Fitter report for DE10_LITE_D8M_VIP
Mon May 24 17:03:14 2021
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon May 24 17:03:14 2021       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; DE10_LITE_D8M_VIP                           ;
; Top-level Entity Name              ; DE10_LITE_D8M_VIP                           ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 35,581 / 49,760 ( 72 % )                    ;
;     Total combinational functions  ; 26,811 / 49,760 ( 54 % )                    ;
;     Dedicated logic registers      ; 23,339 / 49,760 ( 47 % )                    ;
; Total registers                    ; 23406                                       ;
; Total pins                         ; 171 / 360 ( 48 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,215,394 / 1,677,312 ( 72 % )              ;
; Embedded Multiplier 9-bit elements ; 6 / 288 ( 2 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M50DAF484C7G                        ;                                       ;
; Maximum processors allowed for parallel compilation                        ; 4                                     ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.34        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.6%      ;
;     Processor 3            ;  11.2%      ;
;     Processor 4            ;  11.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                    ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[0]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[1]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[2]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[3]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[4]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[5]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[6]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[7]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                              ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+
; Name                        ; Ignored Entity            ; Ignored From ; Ignored To        ; Ignored Value          ; Ignored Source             ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[0]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[10]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[11]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[12]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[13]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[14]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[15]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[1]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[2]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[3]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[4]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[5]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[6]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[7]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[8]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[9]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[0]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[10]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[11]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[12]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[13]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[14]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[15]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[1]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[2]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[3]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[4]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[5]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[6]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[7]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[8]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[9]         ; ON                     ; Compiler or HDL Assignment ;
; Synchronizer Identification ; alt_vipitc131_common_sync ;              ; data_out_sync0[1] ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 51367 ) ; 0.00 % ( 0 / 51367 )       ; 0.00 % ( 0 / 51367 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 51367 ) ; 0.00 % ( 0 / 51367 )       ; 0.00 % ( 0 / 51367 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 50889 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 209 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 256 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/output_files/DE10_LITE_D8M_VIP.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 35,581 / 49,760 ( 72 % )       ;
;     -- Combinational with no register       ; 12242                          ;
;     -- Register only                        ; 8770                           ;
;     -- Combinational with a register        ; 14569                          ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 16839                          ;
;     -- 3 input functions                    ; 6521                           ;
;     -- <=2 input functions                  ; 3451                           ;
;     -- Register only                        ; 8770                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 23501                          ;
;     -- arithmetic mode                      ; 3310                           ;
;                                             ;                                ;
; Total registers*                            ; 23,406 / 51,509 ( 45 % )       ;
;     -- Dedicated logic registers            ; 23,339 / 49,760 ( 47 % )       ;
;     -- I/O registers                        ; 67 / 1,749 ( 4 % )             ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 2,672 / 3,110 ( 86 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 171 / 360 ( 48 % )             ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )                 ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )                ;
;                                             ;                                ;
; M9Ks                                        ; 164 / 182 ( 90 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                  ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                  ;
; Total block memory bits                     ; 1,215,394 / 1,677,312 ( 72 % ) ;
; Total block memory implementation bits      ; 1,511,424 / 1,677,312 ( 90 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )                ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global signals                              ; 18                             ;
;     -- Global clocks                        ; 18 / 20 ( 90 % )               ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 18.3% / 16.8% / 20.3%          ;
; Peak interconnect usage (total/H/V)         ; 30.6% / 29.2% / 32.9%          ;
; Maximum fan-out                             ; 19975                          ;
; Highest non-global fan-out                  ; 2568                           ;
; Total fan-out                               ; 181292                         ;
; Average fan-out                             ; 3.11                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                            ;
+----------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                    ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                   ; Low                   ; Low                            ;
;                                              ;                        ;                       ;                       ;                                ;
; Total logic elements                         ; 35259 / 49760 ( 71 % ) ; 141 / 49760 ( < 1 % ) ; 181 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register        ; 12084                  ; 68                    ; 90                    ; 0                              ;
;     -- Register only                         ; 8747                   ; 7                     ; 16                    ; 0                              ;
;     -- Combinational with a register         ; 14428                  ; 66                    ; 75                    ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 16696                  ; 65                    ; 78                    ; 0                              ;
;     -- 3 input functions                     ; 6457                   ; 20                    ; 44                    ; 0                              ;
;     -- <=2 input functions                   ; 3359                   ; 49                    ; 43                    ; 0                              ;
;     -- Register only                         ; 8747                   ; 7                     ; 16                    ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Logic elements by mode                       ;                        ;                       ;                       ;                                ;
;     -- normal mode                           ; 23216                  ; 129                   ; 156                   ; 0                              ;
;     -- arithmetic mode                       ; 3296                   ; 5                     ; 9                     ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Total registers                              ; 23242                  ; 73                    ; 91                    ; 0                              ;
;     -- Dedicated logic registers             ; 23175 / 49760 ( 47 % ) ; 73 / 49760 ( < 1 % )  ; 91 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                         ; 134                    ; 0                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 2644 / 3110 ( 85 % )   ; 15 / 3110 ( < 1 % )   ; 15 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                              ;                        ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                      ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 171                    ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 288 ( 2 % )        ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                            ; 1215394                ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                         ; 1511424                ; 0                     ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 164 / 182 ( 90 % )     ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                          ; 12 / 24 ( 50 % )       ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 4 / 24 ( 16 % )                ;
; User Flash Memory                            ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Double data rate I/O input circuitry         ; 16 / 144 ( 11 % )      ; 0 / 144 ( 0 % )       ; 0 / 144 ( 0 % )       ; 0 / 144 ( 0 % )                ;
; Double Data Rate I/O output circuitry        ; 35 / 500 ( 7 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 500 ( 3 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                              ;                        ;                       ;                       ;                                ;
; Connections                                  ;                        ;                       ;                       ;                                ;
;     -- Input Connections                     ; 20459                  ; 73                    ; 140                   ; 2                              ;
;     -- Registered Input Connections          ; 20267                  ; 34                    ; 100                   ; 0                              ;
;     -- Output Connections                    ; 303                    ; 6                     ; 211                   ; 20154                          ;
;     -- Registered Output Connections         ; 6                      ; 4                     ; 211                   ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Internal Connections                         ;                        ;                       ;                       ;                                ;
;     -- Total Connections                     ; 180458                 ; 624                   ; 1056                  ; 20165                          ;
;     -- Registered Connections                ; 83195                  ; 333                   ; 742                   ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; External Connections                         ;                        ;                       ;                       ;                                ;
;     -- Top                                   ; 270                    ; 33                    ; 303                   ; 20156                          ;
;     -- pzdyqx:nabboc                         ; 33                     ; 0                     ; 46                    ; 0                              ;
;     -- sld_hub:auto_hub                      ; 303                    ; 46                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 20156                  ; 0                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Partition Interface                          ;                        ;                       ;                       ;                                ;
;     -- Input Ports                           ; 82                     ; 11                    ; 87                    ; 2                              ;
;     -- Output Ports                          ; 109                    ; 4                     ; 104                   ; 5                              ;
;     -- Bidir Ports                           ; 39                     ; 0                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Registered Ports                             ;                        ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                      ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 3                     ; 60                    ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Port Connectivity                            ;                        ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 0                     ; 3                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 0                     ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 0                     ; 68                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 2                     ; 73                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 0                     ; 73                    ; 0                              ;
+----------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; ADC_CLK_10      ; N5    ; 2        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; GSENSOR_INT[1]  ; Y14   ; 4        ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; GSENSOR_INT[2]  ; Y13   ; 4        ; 51           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; KEY[0]          ; B8    ; 7        ; 46           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[1]          ; A7    ; 7        ; 49           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50   ; P11   ; 3        ; 34           ; 0            ; 28           ; 2749                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MAX10_CLK2_50   ; N14   ; 6        ; 78           ; 29           ; 21           ; 44                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_CLK  ; W10   ; 3        ; 24           ; 0            ; 28           ; 369                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[0] ; W9    ; 3        ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[1] ; V8    ; 3        ; 20           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[2] ; W8    ; 3        ; 24           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[3] ; V7    ; 3        ; 20           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[4] ; W7    ; 3        ; 24           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[5] ; W6    ; 3        ; 16           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[6] ; V5    ; 3        ; 14           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[7] ; W5    ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[8] ; AA15  ; 4        ; 54           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[9] ; AA14  ; 4        ; 51           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_HS   ; AA9   ; 3        ; 34           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_VS   ; AB10  ; 4        ; 38           ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[0]           ; C10   ; 7        ; 51           ; 54           ; 28           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[1]           ; C11   ; 7        ; 51           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[2]           ; D12   ; 7        ; 51           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[3]           ; C12   ; 7        ; 54           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[4]           ; A12   ; 7        ; 54           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[5]           ; B12   ; 7        ; 49           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[6]           ; A13   ; 7        ; 54           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[7]           ; A14   ; 7        ; 58           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[8]           ; B14   ; 7        ; 56           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[9]           ; F15   ; 7        ; 69           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CAMERA_PWDN_n ; Y7    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; U17   ; 5        ; 78           ; 3            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; T20   ; 5        ; 78           ; 20           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; P20   ; 5        ; 78           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; R20   ; 5        ; 78           ; 20           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W19   ; 5        ; 78           ; 16           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V18   ; 5        ; 78           ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; U18   ; 5        ; 78           ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; U19   ; 5        ; 78           ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T18   ; 5        ; 78           ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; T19   ; 5        ; 78           ; 20           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; R18   ; 5        ; 78           ; 24           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P18   ; 5        ; 78           ; 24           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P19   ; 5        ; 78           ; 24           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; T21   ; 5        ; 78           ; 18           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; T22   ; 5        ; 78           ; 18           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; U21   ; 5        ; 78           ; 21           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; L14   ; 6        ; 78           ; 36           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; U20   ; 5        ; 78           ; 17           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; V22   ; 5        ; 78           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U22   ; 5        ; 78           ; 21           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; J21   ; 6        ; 78           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V20   ; 5        ; 78           ; 17           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GSENSOR_CS_N  ; AB16  ; 4        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GSENSOR_SCLK  ; AB15  ; 4        ; 51           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[7]       ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[7]       ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[7]       ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[7]       ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[7]       ; F17   ; 6        ; 78           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[7]       ; L19   ; 6        ; 78           ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MIPI_CS_n     ; Y8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MIPI_MCLK     ; AA6   ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MIPI_REFCLK   ; AB11  ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MIPI_RESET_n  ; AA8   ; 3        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ARDUINO_IO[0]   ; AB5   ; 3        ; 29           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[10]  ; AB19  ; 4        ; 56           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[11]  ; AA19  ; 4        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[12]  ; Y19   ; 4        ; 62           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[13]  ; AB20  ; 4        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[14]  ; AB21  ; 4        ; 62           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_txout:i_altr_i2c_txout|data_oe                                                  ;
; ARDUINO_IO[15]  ; AA20  ; 4        ; 62           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_txout:i_altr_i2c_txout|clk_oe                                                   ;
; ARDUINO_IO[1]   ; AB6   ; 3        ; 29           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[2]   ; AB7   ; 3        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[3]   ; AB8   ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[4]   ; AB9   ; 3        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[5]   ; Y10   ; 3        ; 34           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[6]   ; AA11  ; 4        ; 40           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[7]   ; AA12  ; 4        ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[8]   ; AB17  ; 4        ; 69           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[9]   ; AA17  ; 4        ; 58           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_RESET_N ; F16   ; 7        ; 71           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; CAMERA_I2C_SCL  ; AA7   ; 3        ; 29           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|I2C_SCLK~2 (inverted)                                          ;
; CAMERA_I2C_SDA  ; Y6    ; 3        ; 20           ; 0            ; 28           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|I2C_SDAT~2 (inverted)                                          ;
; DRAM_DQ[0]      ; Y21   ; 5        ; 78           ; 16           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe                                                                                                                                 ;
; DRAM_DQ[10]     ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                   ;
; DRAM_DQ[11]     ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                   ;
; DRAM_DQ[12]     ; G22   ; 6        ; 78           ; 31           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                   ;
; DRAM_DQ[13]     ; G20   ; 6        ; 78           ; 31           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                   ;
; DRAM_DQ[14]     ; G19   ; 6        ; 78           ; 31           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                   ;
; DRAM_DQ[15]     ; F22   ; 6        ; 78           ; 31           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_15                                                                                                                   ;
; DRAM_DQ[1]      ; Y20   ; 5        ; 78           ; 16           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                    ;
; DRAM_DQ[2]      ; AA22  ; 5        ; 78           ; 3            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                    ;
; DRAM_DQ[3]      ; AA21  ; 5        ; 78           ; 3            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                    ;
; DRAM_DQ[4]      ; Y22   ; 5        ; 78           ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                    ;
; DRAM_DQ[5]      ; W22   ; 5        ; 78           ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                    ;
; DRAM_DQ[6]      ; W20   ; 5        ; 78           ; 16           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                    ;
; DRAM_DQ[7]      ; V21   ; 5        ; 78           ; 17           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                    ;
; DRAM_DQ[8]      ; P21   ; 5        ; 78           ; 23           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                    ;
; DRAM_DQ[9]      ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                    ;
; GSENSOR_SDI     ; V11   ; 4        ; 38           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; GSENSOR_SDO     ; V12   ; 4        ; 38           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; MIPI_I2C_SCL    ; AA5   ; 3        ; 26           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen ;
; MIPI_I2C_SDA    ; Y4    ; 3        ; 24           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 12 / 36 ( 33 % ) ; 3.3V          ; --           ;
; 3        ; 28 / 48 ( 58 % ) ; 3.3V          ; --           ;
; 4        ; 20 / 48 ( 42 % ) ; 3.3V          ; --           ;
; 5        ; 30 / 40 ( 75 % ) ; 3.3V          ; --           ;
; 6        ; 40 / 60 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 41 / 52 ( 79 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; KEY[1]                               ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LEDR[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDR[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDR[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LEDR[8]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; HEX1[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; HEX1[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HEX1[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; HEX2[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; HEX2[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; HEX2[3]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; VGA_R[0]                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; MIPI_I2C_SCL                         ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 156        ; 3        ; MIPI_MCLK                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 158        ; 3        ; CAMERA_I2C_SCL                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 165        ; 3        ; MIPI_RESET_n                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 169        ; 3        ; MIPI_PIXEL_HS                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; ARDUINO_IO[6]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; ARDUINO_IO[7]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; MIPI_PIXEL_D[9]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 205        ; 4        ; MIPI_PIXEL_D[8]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; ARDUINO_IO[9]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; ARDUINO_IO[11]                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 227        ; 4        ; ARDUINO_IO[15]                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 245        ; 5        ; DRAM_DQ[3]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; DRAM_DQ[2]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; ARDUINO_IO[0]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; ARDUINO_IO[1]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; ARDUINO_IO[2]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; ARDUINO_IO[3]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; ARDUINO_IO[4]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; MIPI_PIXEL_VS                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 179        ; 4        ; MIPI_REFCLK                          ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; GSENSOR_SCLK                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 209        ; 4        ; GSENSOR_CS_N                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; ARDUINO_IO[8]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; ARDUINO_IO[10]                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 215        ; 4        ; ARDUINO_IO[13]                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 225        ; 4        ; ARDUINO_IO[14]                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; KEY[0]                               ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDR[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LEDR[9]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; HEX1[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HEX1[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; HEX2[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; HEX2[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; HEX2[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; HEX2[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; SW[0]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LEDR[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; HEX0[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HEX0[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HEX0[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HEX0[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HEX1[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; HEX3[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; HEX3[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; HEX2[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LEDR[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDR[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; HEX0[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HEX0[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; HEX1[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; HEX3[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; HEX3[7]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LEDR[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; HEX0[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; HEX0[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; HEX3[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; HEX1[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; HEX4[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; HEX4[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; HEX3[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; HEX3[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; ARDUINO_RESET_N                      ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 364        ; 6        ; HEX4[7]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 354        ; 6        ; HEX4[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; HEX4[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; HEX4[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; HEX3[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; DRAM_DQ[15]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; DRAM_DQ[14]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; DRAM_DQ[13]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; DRAM_DQ[12]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; HEX4[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; DRAM_DQ[10]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; DRAM_DQ[11]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; HEX4[3]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; HEX5[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; DRAM_UDQM                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; DRAM_DQ[9]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; HEX5[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; DRAM_CLK                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; HEX5[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; HEX5[7]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; HEX5[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; VGA_VS                               ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; VGA_B[3]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; VGA_HS                               ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; ADC_CLK_10                           ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; MAX10_CLK2_50                        ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; HEX5[3]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; HEX5[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; HEX5[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; DRAM_CKE                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; VGA_B[0]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; VGA_B[2]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; MAX10_CLK1_50                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; DRAM_ADDR[8]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 309        ; 5        ; DRAM_ADDR[9]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 311        ; 5        ; DRAM_ADDR[11]                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 305        ; 5        ; DRAM_DQ[8]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; VGA_G[3]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; VGA_G[2]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; DRAM_ADDR[7]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; DRAM_ADDR[12]                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; VGA_B[1]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; VGA_G[1]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; DRAM_ADDR[5]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 296        ; 5        ; DRAM_ADDR[6]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; DRAM_ADDR[10]                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; DRAM_BA[0]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; DRAM_BA[1]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; DRAM_ADDR[0]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 244        ; 5        ; DRAM_ADDR[3]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 282        ; 5        ; DRAM_ADDR[4]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; DRAM_CS_N                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; DRAM_CAS_N                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; DRAM_RAS_N                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; VGA_R[1]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; MIPI_PIXEL_D[6]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; MIPI_PIXEL_D[3]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 138        ; 3        ; MIPI_PIXEL_D[1]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; GSENSOR_SDI                          ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 174        ; 4        ; GSENSOR_SDO                          ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; DRAM_ADDR[2]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; DRAM_WE_N                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 289        ; 5        ; DRAM_DQ[7]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 291        ; 5        ; DRAM_LDQM                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 2        ; VGA_G[0]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; MIPI_PIXEL_D[7]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W6       ; 126        ; 3        ; MIPI_PIXEL_D[5]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 148        ; 3        ; MIPI_PIXEL_D[4]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 150        ; 3        ; MIPI_PIXEL_D[2]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 144        ; 3        ; MIPI_PIXEL_D[0]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 146        ; 3        ; MIPI_PIXEL_CLK                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; DRAM_ADDR[1]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 286        ; 5        ; DRAM_DQ[6]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; DRAM_DQ[5]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 129        ; 3        ; VGA_R[3]                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; VGA_R[2]                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; MIPI_I2C_SDA                         ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; CAMERA_I2C_SDA                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 141        ; 3        ; CAMERA_PWDN_n                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 143        ; 3        ; MIPI_CS_n                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; ARDUINO_IO[5]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; GSENSOR_INT[2]                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 202        ; 4        ; GSENSOR_INT[1]                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; ARDUINO_IO[12]                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 285        ; 5        ; DRAM_DQ[1]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; DRAM_DQ[0]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 281        ; 5        ; DRAM_DQ[4]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                       ;
+-------------------------------+-------------------------------------------------------------------+
; Name                          ; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|pll7 ;
+-------------------------------+-------------------------------------------------------------------+
; SDC pin name                  ; u0|altpll_0|sd1|pll7                                              ;
; PLL mode                      ; Normal                                                            ;
; Compensate clock              ; clock2                                                            ;
; Compensated input/output pins ; --                                                                ;
; Switchover type               ; --                                                                ;
; Input frequency 0             ; 50.0 MHz                                                          ;
; Input frequency 1             ; --                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                          ;
; Nominal VCO frequency         ; 600.0 MHz                                                         ;
; VCO post scale K counter      ; 2                                                                 ;
; VCO frequency control         ; Auto                                                              ;
; VCO phase shift step          ; 208 ps                                                            ;
; VCO multiply                  ; --                                                                ;
; VCO divide                    ; --                                                                ;
; Freq min lock                 ; 25.0 MHz                                                          ;
; Freq max lock                 ; 54.18 MHz                                                         ;
; M VCO Tap                     ; 0                                                                 ;
; M Initial                     ; 1                                                                 ;
; M value                       ; 12                                                                ;
; N value                       ; 1                                                                 ;
; Charge pump current           ; setting 1                                                         ;
; Loop filter resistance        ; setting 27                                                        ;
; Loop filter capacitance       ; setting 0                                                         ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                ;
; Bandwidth type                ; Medium                                                            ;
; Real time reconfigurable      ; Off                                                               ;
; Scan chain MIF file           ; --                                                                ;
; Preserve PLL counter order    ; Off                                                               ;
; PLL location                  ; PLL_1                                                             ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                     ;
; Inclk1 signal                 ; --                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                     ;
; Inclk1 signal type            ; --                                                                ;
+-------------------------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; Name                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 270 (7500 ps) ; 7.50 (208 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 5       ; 4       ; u0|altpll_0|sd1|pll7|clk[1] ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[2] ; clock2       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)      ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; u0|altpll_0|sd1|pll7|clk[2] ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[3] ; clock3       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)      ; 1.88 (208 ps)    ; 50/50      ; C1      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; u0|altpll_0|sd1|pll7|clk[3] ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[4] ; clock4       ; 2    ; 5   ; 20.0 MHz         ; 0 (0 ps)      ; 1.50 (208 ps)    ; 50/50      ; C3      ; 30            ; 15/15 Even ; --            ; 1       ; 0       ; u0|altpll_0|sd1|pll7|clk[4] ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+-----------------+------------------------+
; Pin Name        ; Reason                 ;
+-----------------+------------------------+
; DRAM_ADDR[0]    ; Missing drive strength ;
; DRAM_ADDR[1]    ; Missing drive strength ;
; DRAM_ADDR[2]    ; Missing drive strength ;
; DRAM_ADDR[3]    ; Missing drive strength ;
; DRAM_ADDR[4]    ; Missing drive strength ;
; DRAM_ADDR[5]    ; Missing drive strength ;
; DRAM_ADDR[6]    ; Missing drive strength ;
; DRAM_ADDR[7]    ; Missing drive strength ;
; DRAM_ADDR[8]    ; Missing drive strength ;
; DRAM_ADDR[9]    ; Missing drive strength ;
; DRAM_ADDR[10]   ; Missing drive strength ;
; DRAM_ADDR[11]   ; Missing drive strength ;
; DRAM_ADDR[12]   ; Missing drive strength ;
; DRAM_BA[0]      ; Missing drive strength ;
; DRAM_BA[1]      ; Missing drive strength ;
; DRAM_CAS_N      ; Missing drive strength ;
; DRAM_CKE        ; Missing drive strength ;
; DRAM_CLK        ; Missing drive strength ;
; DRAM_CS_N       ; Missing drive strength ;
; DRAM_LDQM       ; Missing drive strength ;
; DRAM_RAS_N      ; Missing drive strength ;
; DRAM_UDQM       ; Missing drive strength ;
; DRAM_WE_N       ; Missing drive strength ;
; HEX0[0]         ; Missing drive strength ;
; HEX0[1]         ; Missing drive strength ;
; HEX0[2]         ; Missing drive strength ;
; HEX0[3]         ; Missing drive strength ;
; HEX0[4]         ; Missing drive strength ;
; HEX0[5]         ; Missing drive strength ;
; HEX0[6]         ; Missing drive strength ;
; HEX0[7]         ; Missing drive strength ;
; HEX1[0]         ; Missing drive strength ;
; HEX1[1]         ; Missing drive strength ;
; HEX1[2]         ; Missing drive strength ;
; HEX1[3]         ; Missing drive strength ;
; HEX1[4]         ; Missing drive strength ;
; HEX1[5]         ; Missing drive strength ;
; HEX1[6]         ; Missing drive strength ;
; HEX1[7]         ; Missing drive strength ;
; HEX2[0]         ; Missing drive strength ;
; HEX2[1]         ; Missing drive strength ;
; HEX2[2]         ; Missing drive strength ;
; HEX2[3]         ; Missing drive strength ;
; HEX2[4]         ; Missing drive strength ;
; HEX2[5]         ; Missing drive strength ;
; HEX2[6]         ; Missing drive strength ;
; HEX2[7]         ; Missing drive strength ;
; HEX3[0]         ; Missing drive strength ;
; HEX3[1]         ; Missing drive strength ;
; HEX3[2]         ; Missing drive strength ;
; HEX3[3]         ; Missing drive strength ;
; HEX3[4]         ; Missing drive strength ;
; HEX3[5]         ; Missing drive strength ;
; HEX3[6]         ; Missing drive strength ;
; HEX3[7]         ; Missing drive strength ;
; HEX4[0]         ; Missing drive strength ;
; HEX4[1]         ; Missing drive strength ;
; HEX4[2]         ; Missing drive strength ;
; HEX4[3]         ; Missing drive strength ;
; HEX4[4]         ; Missing drive strength ;
; HEX4[5]         ; Missing drive strength ;
; HEX4[6]         ; Missing drive strength ;
; HEX4[7]         ; Missing drive strength ;
; HEX5[0]         ; Missing drive strength ;
; HEX5[1]         ; Missing drive strength ;
; HEX5[2]         ; Missing drive strength ;
; HEX5[3]         ; Missing drive strength ;
; HEX5[4]         ; Missing drive strength ;
; HEX5[5]         ; Missing drive strength ;
; HEX5[6]         ; Missing drive strength ;
; HEX5[7]         ; Missing drive strength ;
; LEDR[0]         ; Missing drive strength ;
; LEDR[1]         ; Missing drive strength ;
; LEDR[2]         ; Missing drive strength ;
; LEDR[3]         ; Missing drive strength ;
; LEDR[4]         ; Missing drive strength ;
; LEDR[5]         ; Missing drive strength ;
; LEDR[6]         ; Missing drive strength ;
; LEDR[7]         ; Missing drive strength ;
; LEDR[8]         ; Missing drive strength ;
; LEDR[9]         ; Missing drive strength ;
; VGA_B[0]        ; Missing drive strength ;
; VGA_B[1]        ; Missing drive strength ;
; VGA_B[2]        ; Missing drive strength ;
; VGA_B[3]        ; Missing drive strength ;
; VGA_G[0]        ; Missing drive strength ;
; VGA_G[1]        ; Missing drive strength ;
; VGA_G[2]        ; Missing drive strength ;
; VGA_G[3]        ; Missing drive strength ;
; VGA_HS          ; Missing drive strength ;
; VGA_R[0]        ; Missing drive strength ;
; VGA_R[1]        ; Missing drive strength ;
; VGA_R[2]        ; Missing drive strength ;
; VGA_R[3]        ; Missing drive strength ;
; VGA_VS          ; Missing drive strength ;
; GSENSOR_CS_N    ; Missing drive strength ;
; GSENSOR_SCLK    ; Missing drive strength ;
; CAMERA_PWDN_n   ; Missing drive strength ;
; MIPI_CS_n       ; Missing drive strength ;
; MIPI_MCLK       ; Missing drive strength ;
; MIPI_REFCLK     ; Missing drive strength ;
; MIPI_RESET_n    ; Missing drive strength ;
; GSENSOR_SDI     ; Missing drive strength ;
; GSENSOR_SDO     ; Missing drive strength ;
; ARDUINO_IO[0]   ; Missing drive strength ;
; ARDUINO_IO[1]   ; Missing drive strength ;
; ARDUINO_IO[2]   ; Missing drive strength ;
; ARDUINO_IO[3]   ; Missing drive strength ;
; ARDUINO_IO[4]   ; Missing drive strength ;
; ARDUINO_IO[5]   ; Missing drive strength ;
; ARDUINO_IO[6]   ; Missing drive strength ;
; ARDUINO_IO[7]   ; Missing drive strength ;
; ARDUINO_IO[8]   ; Missing drive strength ;
; ARDUINO_IO[9]   ; Missing drive strength ;
; ARDUINO_IO[10]  ; Missing drive strength ;
; ARDUINO_IO[11]  ; Missing drive strength ;
; ARDUINO_IO[12]  ; Missing drive strength ;
; ARDUINO_IO[13]  ; Missing drive strength ;
; ARDUINO_RESET_N ; Missing drive strength ;
; DRAM_DQ[0]      ; Missing drive strength ;
; DRAM_DQ[1]      ; Missing drive strength ;
; DRAM_DQ[2]      ; Missing drive strength ;
; DRAM_DQ[3]      ; Missing drive strength ;
; DRAM_DQ[4]      ; Missing drive strength ;
; DRAM_DQ[5]      ; Missing drive strength ;
; DRAM_DQ[6]      ; Missing drive strength ;
; DRAM_DQ[7]      ; Missing drive strength ;
; DRAM_DQ[8]      ; Missing drive strength ;
; DRAM_DQ[9]      ; Missing drive strength ;
; DRAM_DQ[10]     ; Missing drive strength ;
; DRAM_DQ[11]     ; Missing drive strength ;
; DRAM_DQ[12]     ; Missing drive strength ;
; DRAM_DQ[13]     ; Missing drive strength ;
; DRAM_DQ[14]     ; Missing drive strength ;
; DRAM_DQ[15]     ; Missing drive strength ;
; ARDUINO_IO[14]  ; Missing drive strength ;
; ARDUINO_IO[15]  ; Missing drive strength ;
; CAMERA_I2C_SCL  ; Missing drive strength ;
; CAMERA_I2C_SDA  ; Missing drive strength ;
; MIPI_I2C_SCL    ; Missing drive strength ;
; MIPI_I2C_SDA    ; Missing drive strength ;
+-----------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                   ; Entity Name                                ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------+
; |DE10_LITE_D8M_VIP                                                                                                                      ; 35581 (13)   ; 23339 (12)                ; 67 (67)       ; 1215394     ; 164  ; 1          ; 6            ; 0       ; 3         ; 171  ; 0            ; 12242 (1)    ; 8770 (12)         ; 14569 (0)        ; 0          ; |DE10_LITE_D8M_VIP                                                                                                                                                                                                                                                                                                                                                                                                                    ; DE10_LITE_D8M_VIP                          ; work         ;
;    |FpsMonitor:uFps|                                                                                                                    ; 78 (78)      ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 5 (5)             ; 39 (39)          ; 0          ; |DE10_LITE_D8M_VIP|FpsMonitor:uFps                                                                                                                                                                                                                                                                                                                                                                                                    ; FpsMonitor                                 ; work         ;
;    |Qsys:u0|                                                                                                                            ; 35168 (0)    ; 23119 (0)                 ; 0 (0)         ; 1215394     ; 164  ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 12049 (0)    ; 8730 (0)          ; 14389 (0)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0                                                                                                                                                                                                                                                                                                                                                                                                            ; Qsys                                       ; Qsys         ;
;       |EEE_IMGPROC:eee_imgproc_0|                                                                                                       ; 21360 (1037) ; 13766 (540)               ; 0 (0)         ; 36330       ; 7    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7587 (494)   ; 6279 (134)        ; 7494 (409)       ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0                                                                                                                                                                                                                                                                                                                                                                                  ; EEE_IMGPROC                                ; Qsys         ;
;          |MSG_FIFO:MSG_FIFO_inst|                                                                                                       ; 64 (0)       ; 37 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 38 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst                                                                                                                                                                                                                                                                                                                                                           ; MSG_FIFO                                   ; work         ;
;             |scfifo:scfifo_component|                                                                                                   ; 64 (0)       ; 37 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 38 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                                   ; scfifo                                     ; work         ;
;                |scfifo_9a21:auto_generated|                                                                                             ; 64 (0)       ; 37 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 38 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated                                                                                                                                                                                                                                                                                                        ; scfifo_9a21                                ; work         ;
;                   |a_dpfifo_s121:dpfifo|                                                                                                ; 64 (38)      ; 37 (14)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (23)      ; 0 (0)             ; 38 (15)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo                                                                                                                                                                                                                                                                                   ; a_dpfifo_s121                              ; work         ;
;                      |altsyncram_38b1:FIFOram|                                                                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|altsyncram_38b1:FIFOram                                                                                                                                                                                                                                                           ; altsyncram_38b1                            ; work         ;
;                      |cntr_3l6:usedw_counter|                                                                                           ; 9 (9)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_3l6:usedw_counter                                                                                                                                                                                                                                                            ; cntr_3l6                                   ; work         ;
;                      |cntr_mka:rd_ptr_msb|                                                                                              ; 8 (8)        ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_mka:rd_ptr_msb                                                                                                                                                                                                                                                               ; cntr_mka                                   ; work         ;
;                      |cntr_nka:wr_ptr|                                                                                                  ; 9 (9)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_nka:wr_ptr                                                                                                                                                                                                                                                                   ; cntr_nka                                   ; work         ;
;          |STREAM_REG:in_reg|                                                                                                            ; 31 (31)      ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 28 (28)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg                                                                                                                                                                                                                                                                                                                                                                ; STREAM_REG                                 ; work         ;
;          |STREAM_REG:out_reg|                                                                                                           ; 78 (78)      ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 23 (23)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg                                                                                                                                                                                                                                                                                                                                                               ; STREAM_REG                                 ; work         ;
;          |colour_threshold:c_th|                                                                                                        ; 19364 (58)   ; 12986 (0)                 ; 0 (0)         ; 28138       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6378 (58)    ; 6123 (0)          ; 6863 (0)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th                                                                                                                                                                                                                                                                                                                                                            ; colour_threshold                           ; work         ;
;             |morph_filter:ero_b|                                                                                                        ; 3439 (0)     ; 2691 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 744 (0)      ; 1226 (0)          ; 1469 (0)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b                                                                                                                                                                                                                                                                                                                                         ; morph_filter                               ; work         ;
;                |control:control1|                                                                                                       ; 3435 (84)    ; 2691 (43)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 740 (41)     ; 1226 (0)          ; 1469 (43)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1                                                                                                                                                                                                                                                                                                                        ; control                                    ; work         ;
;                   |line_buffer:lb0|                                                                                                     ; 839 (839)    ; 662 (662)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 177 (177)    ; 310 (310)         ; 352 (352)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb0                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                   |line_buffer:lb1|                                                                                                     ; 836 (836)    ; 662 (662)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 172 (172)    ; 304 (304)         ; 360 (360)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb1                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                   |line_buffer:lb2|                                                                                                     ; 837 (837)    ; 662 (662)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (174)    ; 305 (305)         ; 358 (358)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb2                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                   |line_buffer:lb3|                                                                                                     ; 839 (839)    ; 662 (662)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (176)    ; 307 (307)         ; 356 (356)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb3                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                |erosion:erosion1|                                                                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|erosion:erosion1                                                                                                                                                                                                                                                                                                                        ; erosion                                    ; work         ;
;             |morph_filter:ero_gr|                                                                                                       ; 3225 (0)     ; 2568 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 656 (0)      ; 1230 (0)          ; 1339 (0)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_gr                                                                                                                                                                                                                                                                                                                                        ; morph_filter                               ; work         ;
;                |control:control1|                                                                                                       ; 3219 (23)    ; 2568 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 650 (23)     ; 1230 (0)          ; 1339 (0)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_gr|control:control1                                                                                                                                                                                                                                                                                                                       ; control                                    ; work         ;
;                   |line_buffer:lb0|                                                                                                     ; 795 (795)    ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (152)    ; 307 (307)         ; 336 (336)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_gr|control:control1|line_buffer:lb0                                                                                                                                                                                                                                                                                                       ; line_buffer                                ; work         ;
;                   |line_buffer:lb1|                                                                                                     ; 792 (792)    ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (150)    ; 307 (307)         ; 335 (335)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_gr|control:control1|line_buffer:lb1                                                                                                                                                                                                                                                                                                       ; line_buffer                                ; work         ;
;                   |line_buffer:lb2|                                                                                                     ; 794 (794)    ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (152)    ; 308 (308)         ; 334 (334)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_gr|control:control1|line_buffer:lb2                                                                                                                                                                                                                                                                                                       ; line_buffer                                ; work         ;
;                   |line_buffer:lb3|                                                                                                     ; 815 (815)    ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (173)    ; 308 (308)         ; 334 (334)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_gr|control:control1|line_buffer:lb3                                                                                                                                                                                                                                                                                                       ; line_buffer                                ; work         ;
;                |erosion:erosion1|                                                                                                       ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_gr|erosion:erosion1                                                                                                                                                                                                                                                                                                                       ; erosion                                    ; work         ;
;             |morph_filter:ero_g|                                                                                                        ; 3232 (0)     ; 2568 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 659 (0)      ; 1222 (0)          ; 1351 (0)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_g                                                                                                                                                                                                                                                                                                                                         ; morph_filter                               ; work         ;
;                |control:control1|                                                                                                       ; 3229 (29)    ; 2568 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 656 (29)     ; 1222 (0)          ; 1351 (0)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_g|control:control1                                                                                                                                                                                                                                                                                                                        ; control                                    ; work         ;
;                   |line_buffer:lb0|                                                                                                     ; 801 (801)    ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (158)    ; 307 (307)         ; 336 (336)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_g|control:control1|line_buffer:lb0                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                   |line_buffer:lb1|                                                                                                     ; 798 (798)    ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (155)    ; 303 (303)         ; 340 (340)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_g|control:control1|line_buffer:lb1                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                   |line_buffer:lb2|                                                                                                     ; 808 (808)    ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (163)    ; 305 (305)         ; 340 (340)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_g|control:control1|line_buffer:lb2                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                   |line_buffer:lb3|                                                                                                     ; 793 (793)    ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (151)    ; 307 (307)         ; 335 (335)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_g|control:control1|line_buffer:lb3                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                |erosion:erosion1|                                                                                                       ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_g|erosion:erosion1                                                                                                                                                                                                                                                                                                                        ; erosion                                    ; work         ;
;             |morph_filter:ero_r|                                                                                                        ; 3248 (0)     ; 2591 (0)                  ; 0 (0)         ; 28138       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 655 (0)      ; 1218 (0)          ; 1375 (0)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r                                                                                                                                                                                                                                                                                                                                         ; morph_filter                               ; work         ;
;                |control:control1|                                                                                                       ; 3244 (26)    ; 2591 (0)                  ; 0 (0)         ; 28138       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 651 (26)     ; 1218 (0)          ; 1375 (0)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1                                                                                                                                                                                                                                                                                                                        ; control                                    ; work         ;
;                   |line_buffer:lb0|                                                                                                     ; 808 (808)    ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (166)    ; 305 (305)         ; 337 (337)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|line_buffer:lb0                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                   |line_buffer:lb1|                                                                                                     ; 797 (797)    ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (154)    ; 304 (304)         ; 339 (339)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|line_buffer:lb1                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                   |line_buffer:lb2|                                                                                                     ; 792 (792)    ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (150)    ; 306 (306)         ; 336 (336)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|line_buffer:lb2                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                   |line_buffer:lb3|                                                                                                     ; 792 (792)    ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (149)    ; 303 (303)         ; 340 (340)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|line_buffer:lb3                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                   |shiftreg:pixel_addr_reg|                                                                                             ; 29 (0)       ; 23 (0)                    ; 0 (0)         ; 28138       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 23 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg                                                                                                                                                                                                                                                                                                ; shiftreg                                   ; work         ;
;                      |altshift_taps:ALTSHIFT_TAPS_component|                                                                            ; 29 (0)       ; 23 (0)                    ; 0 (0)         ; 28138       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 23 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component                                                                                                                                                                                                                                                          ; altshift_taps                              ; work         ;
;                         |shift_taps_i1v:auto_generated|                                                                                 ; 29 (0)       ; 23 (1)                    ; 0 (0)         ; 28138       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 23 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated                                                                                                                                                                                                                            ; shift_taps_i1v                             ; work         ;
;                            |altsyncram_dlc1:altsyncram2|                                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 28138       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|altsyncram_dlc1:altsyncram2                                                                                                                                                                                                ; altsyncram_dlc1                            ; work         ;
;                            |cntr_2qg:cntr3|                                                                                             ; 13 (13)      ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|cntr_2qg:cntr3                                                                                                                                                                                                             ; cntr_2qg                                   ; work         ;
;                            |cntr_caf:cntr1|                                                                                             ; 16 (13)      ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 11 (11)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|cntr_caf:cntr1                                                                                                                                                                                                             ; cntr_caf                                   ; work         ;
;                               |cmpr_usb:cmpr6|                                                                                          ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|cntr_caf:cntr1|cmpr_usb:cmpr6                                                                                                                                                                                              ; cmpr_usb                                   ; work         ;
;                |erosion:erosion1|                                                                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|erosion:erosion1                                                                                                                                                                                                                                                                                                                        ; erosion                                    ; work         ;
;             |morph_filter:ero_y|                                                                                                        ; 6205 (0)     ; 2568 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3606 (0)     ; 1227 (0)          ; 1372 (0)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y                                                                                                                                                                                                                                                                                                                                         ; morph_filter                               ; work         ;
;                |control:control1|                                                                                                       ; 6200 (47)    ; 2568 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3601 (46)    ; 1227 (0)          ; 1372 (1)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1                                                                                                                                                                                                                                                                                                                        ; control                                    ; work         ;
;                   |line_buffer:lb0|                                                                                                     ; 1539 (1539)  ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 890 (890)    ; 311 (311)         ; 338 (338)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                   |line_buffer:lb1|                                                                                                     ; 1548 (1548)  ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 896 (896)    ; 308 (308)         ; 344 (344)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                   |line_buffer:lb2|                                                                                                     ; 1540 (1540)  ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 894 (894)    ; 308 (308)         ; 338 (338)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                   |line_buffer:lb3|                                                                                                     ; 1526 (1526)  ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 875 (875)    ; 300 (300)         ; 351 (351)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3                                                                                                                                                                                                                                                                                                        ; line_buffer                                ; work         ;
;                |erosion:erosion1|                                                                                                       ; 5 (5)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|erosion:erosion1                                                                                                                                                                                                                                                                                                                        ; erosion                                    ; work         ;
;          |rgb_to_hsv:rgb_hsv|                                                                                                           ; 786 (375)    ; 154 (154)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 631 (222)    ; 22 (22)           ; 133 (127)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv                                                                                                                                                                                                                                                                                                                                                               ; rgb_to_hsv                                 ; work         ;
;             |lpm_divide:Div0|                                                                                                           ; 192 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                               ; lpm_divide                                 ; work         ;
;                |lpm_divide_qtl:auto_generated|                                                                                          ; 192 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|lpm_divide:Div0|lpm_divide_qtl:auto_generated                                                                                                                                                                                                                                                                                                                 ; lpm_divide_qtl                             ; work         ;
;                   |sign_div_unsign_slh:divider|                                                                                         ; 192 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|lpm_divide:Div0|lpm_divide_qtl:auto_generated|sign_div_unsign_slh:divider                                                                                                                                                                                                                                                                                     ; sign_div_unsign_slh                        ; work         ;
;                      |alt_u_div_2ie:divider|                                                                                            ; 192 (192)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (191)    ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|lpm_divide:Div0|lpm_divide_qtl:auto_generated|sign_div_unsign_slh:divider|alt_u_div_2ie:divider                                                                                                                                                                                                                                                               ; alt_u_div_2ie                              ; work         ;
;             |lpm_divide:Div1|                                                                                                           ; 223 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (0)      ; 0 (0)             ; 5 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                                               ; lpm_divide                                 ; work         ;
;                |lpm_divide_stl:auto_generated|                                                                                          ; 223 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (0)      ; 0 (0)             ; 5 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|lpm_divide:Div1|lpm_divide_stl:auto_generated                                                                                                                                                                                                                                                                                                                 ; lpm_divide_stl                             ; work         ;
;                   |sign_div_unsign_ulh:divider|                                                                                         ; 223 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (0)      ; 0 (0)             ; 5 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|lpm_divide:Div1|lpm_divide_stl:auto_generated|sign_div_unsign_ulh:divider                                                                                                                                                                                                                                                                                     ; sign_div_unsign_ulh                        ; work         ;
;                      |alt_u_div_6ie:divider|                                                                                            ; 223 (223)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (218)    ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|lpm_divide:Div1|lpm_divide_stl:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_6ie:divider                                                                                                                                                                                                                                                               ; alt_u_div_6ie                              ; work         ;
;       |Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|                                                                                      ; 4045 (0)     ; 3159 (0)                  ; 0 (0)         ; 61440       ; 11   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 885 (0)      ; 931 (0)           ; 2229 (0)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0                                                                                                                                                                                                                                                                                                                                                                 ; Qsys_alt_vip_cl_2dfir_0                    ; Qsys         ;
;          |Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|                                                                                    ; 2972 (0)     ; 2348 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 623 (0)      ; 585 (0)           ; 1764 (0)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core                                                                                                                                                                                                                                                                                                                       ; Qsys_alt_vip_cl_2dfir_0_alg_core           ; Qsys         ;
;             |alt_vip_fir_alg_core:fir_core_inst|                                                                                        ; 2972 (124)   ; 2348 (123)                ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 623 (0)      ; 585 (0)           ; 1764 (124)       ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst                                                                                                                                                                                                                                                                                    ; alt_vip_fir_alg_core                       ; Qsys         ;
;                |alt_vip_common_event_packet_encode:dout_encoder|                                                                        ; 28 (28)      ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 25 (25)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_common_event_packet_encode:dout_encoder                                                                                                                                                                                                                                    ; alt_vip_common_event_packet_encode         ; Qsys         ;
;                |alt_vip_fir_alg_core_controller:controller_inst|                                                                        ; 17 (17)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_controller:controller_inst                                                                                                                                                                                                                                    ; alt_vip_fir_alg_core_controller            ; Qsys         ;
;                |alt_vip_fir_alg_core_fir:normal_fir_inst|                                                                               ; 2803 (25)    ; 2189 (25)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 614 (0)      ; 557 (24)          ; 1632 (3)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst                                                                                                                                                                                                                                           ; alt_vip_fir_alg_core_fir                   ; Qsys         ;
;                   |alt_vip_common_mirror:mirror_inst|                                                                                   ; 127 (127)    ; 125 (125)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 24 (24)           ; 101 (101)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_common_mirror:mirror_inst                                                                                                                                                                                                         ; alt_vip_common_mirror                      ; Qsys         ;
;                   |alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|                                                   ; 884 (0)      ; 678 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 171 (0)           ; 507 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst                                                                                                                                                                         ; alt_vip_fir_alg_core_fir_base              ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[0].h_kernel_inst|                                                            ; 56 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 40 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[0].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 56 (56)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 40 (40)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[0].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[1].h_kernel_inst|                                                            ; 56 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 41 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[1].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 56 (56)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 41 (41)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[1].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[2].h_kernel_inst|                                                            ; 56 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 40 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[2].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 56 (56)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 40 (40)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[2].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[3].h_kernel_inst|                                                            ; 56 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 40 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[3].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 56 (56)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 40 (40)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[3].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[4].h_kernel_inst|                                                            ; 56 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 40 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[4].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 56 (56)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 40 (40)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[4].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_mult_add:pip_gen[0].mult_add_inst|                                                                 ; 373 (168)    ; 166 (166)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (3)      ; 26 (26)           ; 141 (123)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst                                                                                                                        ; alt_vip_common_mult_add                    ; Qsys         ;
;                         |lpm_mult:Mult0|                                                                                                ; 30 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 30 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (13)      ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 14 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_jrg:auto_generated|                                                                        ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jrg:auto_generated                      ; add_sub_jrg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_erg:auto_generated|                                                                     ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_erg:auto_generated ; add_sub_erg                                ; work         ;
;                         |lpm_mult:Mult1|                                                                                                ; 35 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 35 (20)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (20)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 15 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_crg:auto_generated|                                                                        ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_crg:auto_generated                      ; add_sub_crg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 7 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 7 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_grg:auto_generated|                                                                     ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_grg:auto_generated ; add_sub_grg                                ; work         ;
;                         |lpm_mult:Mult2|                                                                                                ; 37 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 37 (17)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (15)      ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 20 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_drg:auto_generated|                                                                        ; 11 (11)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_drg:auto_generated                      ; add_sub_drg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 9 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 9 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_hrg:auto_generated|                                                                     ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hrg:auto_generated ; add_sub_hrg                                ; work         ;
;                         |lpm_mult:Mult3|                                                                                                ; 30 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 6 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 30 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (10)      ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 14 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_erg:auto_generated|                                                                        ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_erg:auto_generated                      ; add_sub_erg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_irg:auto_generated|                                                                     ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_irg:auto_generated ; add_sub_irg                                ; work         ;
;                         |lpm_mult:Mult4|                                                                                                ; 43 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 43 (13)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 30 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 16 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_frg:auto_generated|                                                                        ; 16 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_frg:auto_generated                      ; add_sub_frg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 14 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 14 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_arg:auto_generated|                                                                     ; 14 (14)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_arg:auto_generated ; add_sub_arg                                ; work         ;
;                         |lpm_mult:Mult5|                                                                                                ; 46 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 7 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 46 (29)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (23)      ; 0 (0)             ; 7 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 17 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 17 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_grg:auto_generated|                                                                        ; 17 (17)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_grg:auto_generated                      ; add_sub_grg                                ; work         ;
;                      |alt_vip_common_round_sat:pip_gen[0].precision_inst|                                                               ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_common_round_sat:pip_gen[0].precision_inst                                                                                                                      ; alt_vip_common_round_sat                   ; Qsys         ;
;                      |alt_vip_fir_alg_core_symm_add:pip_gen[0].symm_add_inst|                                                           ; 215 (215)    ; 214 (214)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 149 (149)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[0].fir_base_inst|alt_vip_fir_alg_core_symm_add:pip_gen[0].symm_add_inst                                                                                                                  ; alt_vip_fir_alg_core_symm_add              ; Qsys         ;
;                   |alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|                                                   ; 885 (0)      ; 678 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 207 (0)      ; 172 (0)           ; 506 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst                                                                                                                                                                         ; alt_vip_fir_alg_core_fir_base              ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[0].h_kernel_inst|                                                            ; 57 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 43 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[0].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 57 (57)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 43 (43)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[0].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[1].h_kernel_inst|                                                            ; 56 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 42 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[1].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 56 (56)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 42 (42)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[1].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[2].h_kernel_inst|                                                            ; 56 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 40 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[2].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 56 (56)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 40 (40)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[2].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[3].h_kernel_inst|                                                            ; 56 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 40 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[3].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 56 (56)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 40 (40)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[3].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[4].h_kernel_inst|                                                            ; 56 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 40 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[4].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 56 (56)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 40 (40)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[4].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_mult_add:pip_gen[0].mult_add_inst|                                                                 ; 378 (168)    ; 166 (166)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 207 (3)      ; 29 (29)           ; 142 (125)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst                                                                                                                        ; alt_vip_common_mult_add                    ; Qsys         ;
;                         |lpm_mult:Mult0|                                                                                                ; 30 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 30 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (15)      ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 14 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_jrg:auto_generated|                                                                        ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jrg:auto_generated                      ; add_sub_jrg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_erg:auto_generated|                                                                     ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_erg:auto_generated ; add_sub_erg                                ; work         ;
;                         |lpm_mult:Mult1|                                                                                                ; 35 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 35 (20)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (20)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 15 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_crg:auto_generated|                                                                        ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_crg:auto_generated                      ; add_sub_crg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 7 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 7 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_grg:auto_generated|                                                                     ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_grg:auto_generated ; add_sub_grg                                ; work         ;
;                         |lpm_mult:Mult2|                                                                                                ; 37 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 37 (17)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (16)      ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 20 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_drg:auto_generated|                                                                        ; 11 (11)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_drg:auto_generated                      ; add_sub_drg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 9 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 9 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_hrg:auto_generated|                                                                     ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hrg:auto_generated ; add_sub_hrg                                ; work         ;
;                         |lpm_mult:Mult3|                                                                                                ; 30 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 7 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 30 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (9)       ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 14 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_erg:auto_generated|                                                                        ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_erg:auto_generated                      ; add_sub_erg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_irg:auto_generated|                                                                     ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_irg:auto_generated ; add_sub_irg                                ; work         ;
;                         |lpm_mult:Mult4|                                                                                                ; 43 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 43 (13)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (12)      ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 30 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 16 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_frg:auto_generated|                                                                        ; 16 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_frg:auto_generated                      ; add_sub_frg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 14 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 14 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_arg:auto_generated|                                                                     ; 14 (14)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_arg:auto_generated ; add_sub_arg                                ; work         ;
;                         |lpm_mult:Mult5|                                                                                                ; 46 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 7 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 46 (29)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (27)      ; 0 (0)             ; 7 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 17 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 17 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_grg:auto_generated|                                                                        ; 17 (17)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_grg:auto_generated                      ; add_sub_grg                                ; work         ;
;                      |alt_vip_common_round_sat:pip_gen[0].precision_inst|                                                               ; 19 (19)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 18 (18)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_common_round_sat:pip_gen[0].precision_inst                                                                                                                      ; alt_vip_common_round_sat                   ; Qsys         ;
;                      |alt_vip_fir_alg_core_symm_add:pip_gen[0].symm_add_inst|                                                           ; 220 (220)    ; 214 (214)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 154 (154)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[1].fir_base_inst|alt_vip_fir_alg_core_symm_add:pip_gen[0].symm_add_inst                                                                                                                  ; alt_vip_fir_alg_core_symm_add              ; Qsys         ;
;                   |alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|                                                   ; 882 (0)      ; 683 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (0)      ; 166 (0)           ; 517 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst                                                                                                                                                                         ; alt_vip_fir_alg_core_fir_base              ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[0].h_kernel_inst|                                                            ; 56 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 40 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[0].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 56 (56)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 40 (40)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[0].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[1].h_kernel_inst|                                                            ; 56 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 41 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[1].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 56 (56)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 41 (41)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[1].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[2].h_kernel_inst|                                                            ; 56 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 40 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[2].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 56 (56)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 40 (40)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[2].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[3].h_kernel_inst|                                                            ; 57 (0)       ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 41 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[3].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 57 (57)      ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 41 (41)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[3].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_h_kernel:h_kernel_gen[4].h_kernel_inst|                                                            ; 61 (0)       ; 61 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 43 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[4].h_kernel_inst                                                                                                                   ; alt_vip_common_h_kernel                    ; Qsys         ;
;                         |alt_vip_common_h_kernel_seq:h_kernel_seq_inst|                                                                 ; 61 (61)      ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 43 (43)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_h_kernel:h_kernel_gen[4].h_kernel_inst|alt_vip_common_h_kernel_seq:h_kernel_seq_inst                                                                     ; alt_vip_common_h_kernel_seq                ; Qsys         ;
;                      |alt_vip_common_mult_add:pip_gen[0].mult_add_inst|                                                                 ; 372 (166)    ; 166 (166)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (3)      ; 25 (25)           ; 148 (123)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst                                                                                                                        ; alt_vip_common_mult_add                    ; Qsys         ;
;                         |lpm_mult:Mult0|                                                                                                ; 30 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 6 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 30 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (12)      ; 0 (0)             ; 6 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 14 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_jrg:auto_generated|                                                                        ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jrg:auto_generated                      ; add_sub_jrg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_erg:auto_generated|                                                                     ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_erg:auto_generated ; add_sub_erg                                ; work         ;
;                         |lpm_mult:Mult1|                                                                                                ; 35 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 35 (20)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (20)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 15 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_crg:auto_generated|                                                                        ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_crg:auto_generated                      ; add_sub_crg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 7 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 7 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_grg:auto_generated|                                                                     ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_grg:auto_generated ; add_sub_grg                                ; work         ;
;                         |lpm_mult:Mult2|                                                                                                ; 37 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 37 (17)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (16)      ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 20 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_drg:auto_generated|                                                                        ; 11 (11)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_drg:auto_generated                      ; add_sub_drg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 9 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 9 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_hrg:auto_generated|                                                                     ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hrg:auto_generated ; add_sub_hrg                                ; work         ;
;                         |lpm_mult:Mult3|                                                                                                ; 30 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 6 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 30 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (10)      ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 14 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_erg:auto_generated|                                                                        ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_erg:auto_generated                      ; add_sub_erg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_irg:auto_generated|                                                                     ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_irg:auto_generated ; add_sub_irg                                ; work         ;
;                         |lpm_mult:Mult4|                                                                                                ; 43 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 43 (13)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (11)      ; 0 (0)             ; 5 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 30 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 16 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_frg:auto_generated|                                                                        ; 16 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_frg:auto_generated                      ; add_sub_frg                                ; work         ;
;                                  |mpar_add:sub_par_add|                                                                                 ; 14 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                                   ; work         ;
;                                     |lpm_add_sub:adder[0]|                                                                              ; 14 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                                ; work         ;
;                                        |add_sub_arg:auto_generated|                                                                     ; 14 (14)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_arg:auto_generated ; add_sub_arg                                ; work         ;
;                         |lpm_mult:Mult5|                                                                                                ; 46 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 7 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5                                                                                                         ; lpm_mult                                   ; work         ;
;                            |multcore:mult_core|                                                                                         ; 46 (29)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (25)      ; 0 (0)             ; 7 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5|multcore:mult_core                                                                                      ; multcore                                   ; work         ;
;                               |mpar_add:padder|                                                                                         ; 17 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                                   ; work         ;
;                                  |lpm_add_sub:adder[0]|                                                                                 ; 17 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                                ; work         ;
;                                     |add_sub_grg:auto_generated|                                                                        ; 17 (17)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_mult_add:pip_gen[0].mult_add_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_grg:auto_generated                      ; add_sub_grg                                ; work         ;
;                      |alt_vip_common_round_sat:pip_gen[0].precision_inst|                                                               ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_common_round_sat:pip_gen[0].precision_inst                                                                                                                      ; alt_vip_common_round_sat                   ; Qsys         ;
;                      |alt_vip_fir_alg_core_symm_add:pip_gen[0].symm_add_inst|                                                           ; 214 (214)    ; 214 (214)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 60 (60)           ; 154 (154)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_fir_alg_core_fir_base:symbols_in_par_gen[2].fir_base_inst|alt_vip_fir_alg_core_symm_add:pip_gen[0].symm_add_inst                                                                                                                  ; alt_vip_fir_alg_core_symm_add              ; Qsys         ;
;          |alt_vip_fir_scheduler:scheduler|                                                                                              ; 204 (120)    ; 149 (76)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (44)      ; 68 (33)           ; 81 (46)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler                                                                                                                                                                                                                                                                                                                                 ; alt_vip_fir_scheduler                      ; Qsys         ;
;             |alt_vip_common_event_packet_decode:vib_resp_decoder|                                                                       ; 30 (30)      ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 21 (21)           ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_decode:vib_resp_decoder                                                                                                                                                                                                                                                                             ; alt_vip_common_event_packet_decode         ; Qsys         ;
;             |alt_vip_common_event_packet_encode:ac_cmd_encoder|                                                                         ; 5 (5)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_encode:ac_cmd_encoder                                                                                                                                                                                                                                                                               ; alt_vip_common_event_packet_encode         ; Qsys         ;
;             |alt_vip_common_event_packet_encode:lb_cmd_encoder|                                                                         ; 15 (15)      ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_encode:lb_cmd_encoder                                                                                                                                                                                                                                                                               ; alt_vip_common_event_packet_encode         ; Qsys         ;
;             |alt_vip_common_event_packet_encode:mux_cmd_encoder|                                                                        ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_encode:mux_cmd_encoder                                                                                                                                                                                                                                                                              ; alt_vip_common_event_packet_encode         ; Qsys         ;
;             |alt_vip_common_event_packet_encode:vib_cmd_encoder|                                                                        ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_encode:vib_cmd_encoder                                                                                                                                                                                                                                                                              ; alt_vip_common_event_packet_encode         ; Qsys         ;
;             |alt_vip_common_event_packet_encode:vob_cmd_encoder|                                                                        ; 33 (33)      ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 28 (28)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_encode:vob_cmd_encoder                                                                                                                                                                                                                                                                              ; alt_vip_common_event_packet_encode         ; Qsys         ;
;          |alt_vip_line_buffer:line_buffer|                                                                                              ; 249 (0)      ; 235 (0)                   ; 0 (0)         ; 61440       ; 11   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 146 (0)           ; 92 (1)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer                                                                                                                                                                                                                                                                                                                                 ; alt_vip_line_buffer                        ; Qsys         ;
;             |alt_vip_common_event_packet_encode:encoder_gen_loop[0].data_encoder|                                                       ; 124 (124)    ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 100 (100)         ; 23 (23)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_common_event_packet_encode:encoder_gen_loop[0].data_encoder                                                                                                                                                                                                                                                             ; alt_vip_common_event_packet_encode         ; Qsys         ;
;             |alt_vip_line_buffer_controller:local_controller|                                                                           ; 75 (75)      ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 22 (22)           ; 43 (43)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_controller:local_controller                                                                                                                                                                                                                                                                                 ; alt_vip_line_buffer_controller             ; Qsys         ;
;             |alt_vip_line_buffer_mem_block:actual_line_buffers|                                                                         ; 73 (73)      ; 50 (50)                   ; 0 (0)         ; 61440       ; 11   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 49 (49)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_mem_block:actual_line_buffers                                                                                                                                                                                                                                                                               ; alt_vip_line_buffer_mem_block              ; Qsys         ;
;                |altsyncram:main_mem|                                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 61440       ; 11   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_mem_block:actual_line_buffers|altsyncram:main_mem                                                                                                                                                                                                                                                           ; altsyncram                                 ; work         ;
;                   |altsyncram_o6m1:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 61440       ; 11   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_mem_block:actual_line_buffers|altsyncram:main_mem|altsyncram_o6m1:auto_generated                                                                                                                                                                                                                            ; altsyncram_o6m1                            ; work         ;
;          |alt_vip_packet_demux:input_demux|                                                                                             ; 55 (0)       ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 50 (0)            ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_packet_demux:input_demux                                                                                                                                                                                                                                                                                                                                ; alt_vip_packet_demux                       ; Qsys         ;
;             |alt_vip_common_event_packet_encode:gen_loop_no_fifo[0].data_encoder|                                                       ; 27 (27)      ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 25 (25)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_packet_demux:input_demux|alt_vip_common_event_packet_encode:gen_loop_no_fifo[0].data_encoder                                                                                                                                                                                                                                                            ; alt_vip_common_event_packet_encode         ; Qsys         ;
;             |alt_vip_common_event_packet_encode:gen_loop_no_fifo[1].data_encoder|                                                       ; 28 (28)      ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 25 (25)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_packet_demux:input_demux|alt_vip_common_event_packet_encode:gen_loop_no_fifo[1].data_encoder                                                                                                                                                                                                                                                            ; alt_vip_common_event_packet_encode         ; Qsys         ;
;          |alt_vip_packet_mux:output_mux|                                                                                                ; 35 (8)       ; 30 (4)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (1)             ; 30 (30)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_packet_mux:output_mux                                                                                                                                                                                                                                                                                                                                   ; alt_vip_packet_mux                         ; Qsys         ;
;             |alt_vip_common_event_packet_encode:data_encoder|                                                                           ; 27 (27)      ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 26 (26)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_packet_mux:output_mux|alt_vip_common_event_packet_encode:data_encoder                                                                                                                                                                                                                                                                                   ; alt_vip_common_event_packet_encode         ; Qsys         ;
;          |alt_vip_video_input_bridge_cmd:video_in_cmd|                                                                                  ; 37 (5)       ; 32 (3)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 25 (0)            ; 7 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_cmd:video_in_cmd                                                                                                                                                                                                                                                                                                                     ; alt_vip_video_input_bridge_cmd             ; Qsys         ;
;             |alt_vip_common_event_packet_decode:cmd_input|                                                                              ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_cmd:video_in_cmd|alt_vip_common_event_packet_decode:cmd_input                                                                                                                                                                                                                                                                        ; alt_vip_common_event_packet_decode         ; Qsys         ;
;             |alt_vip_common_event_packet_encode:data_output|                                                                            ; 29 (29)      ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 25 (25)           ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_cmd:video_in_cmd|alt_vip_common_event_packet_encode:data_output                                                                                                                                                                                                                                                                      ; alt_vip_common_event_packet_encode         ; Qsys         ;
;          |alt_vip_video_input_bridge_resp:video_in_resp|                                                                                ; 315 (133)    ; 189 (62)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (71)     ; 24 (0)            ; 165 (53)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp                                                                                                                                                                                                                                                                                                                   ; alt_vip_video_input_bridge_resp            ; Qsys         ;
;             |alt_vip_common_event_packet_encode:data_output|                                                                            ; 27 (27)      ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 20 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|alt_vip_common_event_packet_encode:data_output                                                                                                                                                                                                                                                                    ; alt_vip_common_event_packet_encode         ; Qsys         ;
;             |alt_vip_common_event_packet_encode:rsp_output|                                                                             ; 38 (38)      ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 27 (27)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|alt_vip_common_event_packet_encode:rsp_output                                                                                                                                                                                                                                                                     ; alt_vip_common_event_packet_encode         ; Qsys         ;
;             |alt_vip_common_video_packet_decode:video_input|                                                                            ; 157 (104)    ; 77 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (36)      ; 17 (17)           ; 96 (53)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|alt_vip_common_video_packet_decode:video_input                                                                                                                                                                                                                                                                    ; alt_vip_common_video_packet_decode         ; Qsys         ;
;                |alt_vip_common_latency_1_to_latency_0:latency_converter|                                                                ; 53 (53)      ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 45 (45)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter                                                                                                                                                                                                            ; alt_vip_common_latency_1_to_latency_0      ; Qsys         ;
;          |alt_vip_video_output_bridge:video_out|                                                                                        ; 182 (40)     ; 124 (8)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (30)      ; 32 (0)            ; 92 (13)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_output_bridge:video_out                                                                                                                                                                                                                                                                                                                           ; alt_vip_video_output_bridge                ; Qsys         ;
;             |alt_vip_common_event_packet_decode:cmd_input|                                                                              ; 30 (30)      ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 19 (19)           ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input                                                                                                                                                                                                                                                                              ; alt_vip_common_event_packet_decode         ; Qsys         ;
;             |alt_vip_common_video_packet_encode:video_output|                                                                           ; 114 (81)     ; 89 (60)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (21)      ; 13 (12)           ; 76 (74)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output                                                                                                                                                                                                                                                                           ; alt_vip_common_video_packet_encode         ; Qsys         ;
;                |alt_vip_common_latency_0_to_latency_1:latency_converter|                                                                ; 33 (33)      ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 28 (28)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|alt_vip_common_latency_0_to_latency_1:latency_converter                                                                                                                                                                                                                   ; alt_vip_common_latency_0_to_latency_1      ; Qsys         ;
;       |Qsys_alt_vip_vfb_0:alt_vip_vfb_0|                                                                                                ; 1951 (202)   ; 1516 (109)                ; 0 (0)         ; 72192       ; 9    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 435 (93)     ; 380 (9)           ; 1136 (107)       ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0                                                                                                                                                                                                                                                                                                                                                                           ; Qsys_alt_vip_vfb_0                         ; qsys         ;
;          |ALT_CUSP161_AU:vfb_reader_current_packet_id_au|                                                                               ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_reader_current_packet_id_au                                                                                                                                                                                                                                                                                                                            ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:vfb_reader_length_cnt_4_id_3254_line897|                                                                       ; 22 (22)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_reader_length_cnt_4_id_3254_line897                                                                                                                                                                                                                                                                                                                    ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:vfb_reader_length_cnt_id_3256_line897|                                                                         ; 21 (21)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_reader_length_cnt_id_3256_line897                                                                                                                                                                                                                                                                                                                      ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:vfb_reader_length_cnt_id_3265_line897|                                                                         ; 21 (21)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_reader_length_cnt_id_3265_line897                                                                                                                                                                                                                                                                                                                      ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:vfb_reader_packet_read_address_au|                                                                             ; 23 (23)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 22 (22)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_reader_packet_read_address_au                                                                                                                                                                                                                                                                                                                          ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:vfb_reader_read_address_au|                                                                                    ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_reader_read_address_au                                                                                                                                                                                                                                                                                                                                 ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:vfb_writer_first_packet_id_au|                                                                                 ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_writer_first_packet_id_au                                                                                                                                                                                                                                                                                                                              ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:vfb_writer_length_counter_au|                                                                                  ; 22 (22)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_writer_length_counter_au                                                                                                                                                                                                                                                                                                                               ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:vfb_writer_next_to_last_packet_id_au|                                                                          ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_writer_next_to_last_packet_id_au                                                                                                                                                                                                                                                                                                                       ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:vfb_writer_overflow_trigger_au|                                                                                ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_writer_overflow_trigger_au                                                                                                                                                                                                                                                                                                                             ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:vfb_writer_packet_write_address_au|                                                                            ; 23 (23)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 22 (22)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_writer_packet_write_address_au                                                                                                                                                                                                                                                                                                                         ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:vfb_writer_word_counter_au|                                                                                    ; 23 (23)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 20 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_writer_word_counter_au                                                                                                                                                                                                                                                                                                                                 ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:vfb_writer_word_counter_trigger_au|                                                                            ; 4 (4)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_writer_word_counter_trigger_au                                                                                                                                                                                                                                                                                                                         ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:vfb_writer_write_address_au|                                                                                   ; 33 (33)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 22 (22)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_writer_write_address_au                                                                                                                                                                                                                                                                                                                                ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AU:wrap_packet_id_id_3247_line1077|                                                                               ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:wrap_packet_id_id_3247_line1077                                                                                                                                                                                                                                                                                                                            ; ALT_CUSP161_AU                             ; qsys         ;
;          |ALT_CUSP161_AVALON_ST_OUTPUT:dout|                                                                                            ; 31 (31)      ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 28 (28)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AVALON_ST_OUTPUT:dout                                                                                                                                                                                                                                                                                                                                         ; ALT_CUSP161_AVALON_ST_OUTPUT               ; qsys         ;
;          |alt_cusp161_avalon_mm_bursting_master_fifo:read_master|                                                                       ; 327 (225)    ; 248 (157)                 ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (66)      ; 34 (30)           ; 216 (129)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master                                                                                                                                                                                                                                                                                                                    ; alt_cusp161_avalon_mm_bursting_master_fifo ; qsys         ;
;             |alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|                                                                    ; 55 (0)       ; 46 (0)                    ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 3 (0)             ; 43 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo                                                                                                                                                                                                                                                             ; alt_cusp161_general_fifo                   ; qsys         ;
;                |alt_cusp161_fifo_usedw_calculator:usedw_calculator|                                                                     ; 34 (31)      ; 26 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 3 (0)             ; 23 (23)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                                                          ; alt_cusp161_fifo_usedw_calculator          ; qsys         ;
;                   |alt_cusp161_one_bit_delay:\single_clock_gen:wrreq_delayer|                                                           ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator|alt_cusp161_one_bit_delay:\single_clock_gen:wrreq_delayer                                                                                                                                                ; alt_cusp161_one_bit_delay                  ; qsys         ;
;                |alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|                                                                 ; 21 (21)      ; 20 (20)                   ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo                                                                                                                                                                                                      ; alt_cusp161_ram_fifo                       ; qsys         ;
;                   |altsyncram:ram|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram                                                                                                                                                                                       ; altsyncram                                 ; work         ;
;                      |altsyncram_c5l1:auto_generated|                                                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated                                                                                                                                                        ; altsyncram_c5l1                            ; work         ;
;             |alt_cusp161_general_fifo:cmd_fifo|                                                                                         ; 47 (0)       ; 45 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 44 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:cmd_fifo                                                                                                                                                                                                                                                                                  ; alt_cusp161_general_fifo                   ; qsys         ;
;                |alt_cusp161_fifo_usedw_calculator:usedw_calculator|                                                                     ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                                                                               ; alt_cusp161_fifo_usedw_calculator          ; qsys         ;
;                |alt_cusp161_logic_fifo:\single_clock_small_gen:logic_fifo|                                                              ; 45 (44)      ; 43 (42)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 42 (41)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_logic_fifo:\single_clock_small_gen:logic_fifo                                                                                                                                                                                                                        ; alt_cusp161_logic_fifo                     ; qsys         ;
;                   |alt_cusp161_fifo_usedw_calculator:usedw_calculator|                                                                  ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_logic_fifo:\single_clock_small_gen:logic_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                     ; alt_cusp161_fifo_usedw_calculator          ; qsys         ;
;          |alt_cusp161_avalon_mm_bursting_master_fifo:write_master|                                                                      ; 469 (244)    ; 385 (190)                 ; 0 (0)         ; 47616       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (51)      ; 89 (81)           ; 298 (112)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master                                                                                                                                                                                                                                                                                                                   ; alt_cusp161_avalon_mm_bursting_master_fifo ; qsys         ;
;             |alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|                                                                       ; 53 (0)       ; 46 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 2 (0)             ; 44 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo                                                                                                                                                                                                                                                               ; alt_cusp161_general_fifo                   ; qsys         ;
;                |alt_cusp161_fifo_usedw_calculator:usedw_calculator|                                                                     ; 33 (30)      ; 26 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (0)             ; 24 (24)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                                                            ; alt_cusp161_fifo_usedw_calculator          ; qsys         ;
;                   |alt_cusp161_one_bit_delay:\single_clock_gen:wrreq_delayer|                                                           ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator|alt_cusp161_one_bit_delay:\single_clock_gen:wrreq_delayer                                                                                                                                                  ; alt_cusp161_one_bit_delay                  ; qsys         ;
;                |alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|                                                                 ; 20 (20)      ; 20 (20)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo                                                                                                                                                                                                        ; alt_cusp161_ram_fifo                       ; qsys         ;
;                   |altsyncram:ram|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram                                                                                                                                                                                         ; altsyncram                                 ; work         ;
;                      |altsyncram_c5l1:auto_generated|                                                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated                                                                                                                                                          ; altsyncram_c5l1                            ; work         ;
;             |alt_cusp161_general_fifo:cmd_fifo|                                                                                         ; 173 (6)      ; 149 (2)                   ; 0 (0)         ; 14848       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (2)       ; 6 (0)             ; 143 (4)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo                                                                                                                                                                                                                                                                                 ; alt_cusp161_general_fifo                   ; qsys         ;
;                |alt_cusp161_fifo_usedw_calculator:usedw_calculator|                                                                     ; 35 (30)      ; 25 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (0)             ; 22 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                                                                              ; alt_cusp161_fifo_usedw_calculator          ; qsys         ;
;                   |alt_cusp161_one_bit_delay:\single_clock_gen:wrreq_delayer|                                                           ; 5 (5)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator|alt_cusp161_one_bit_delay:\single_clock_gen:wrreq_delayer                                                                                                                                                                    ; alt_cusp161_one_bit_delay                  ; qsys         ;
;                |alt_cusp161_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|                                ; 97 (94)      ; 89 (87)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 89 (87)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo                                                                                                                                                                                         ; alt_cusp161_logic_fifo                     ; qsys         ;
;                   |alt_cusp161_fifo_usedw_calculator:usedw_calculator|                                                                  ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator                                                                                                                                      ; alt_cusp161_fifo_usedw_calculator          ; qsys         ;
;                |alt_cusp161_one_bit_delay:\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer|                        ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_one_bit_delay:\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer                                                                                                                                                                                 ; alt_cusp161_one_bit_delay                  ; qsys         ;
;                |alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|                                                                 ; 35 (18)      ; 31 (18)                   ; 0 (0)         ; 14848       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 30 (18)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo                                                                                                                                                                                                                          ; alt_cusp161_ram_fifo                       ; qsys         ;
;                   |alt_cusp161_fifo_usedw_calculator:usedw_calculator|                                                                  ; 17 (14)      ; 13 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (0)             ; 12 (11)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                       ; alt_cusp161_fifo_usedw_calculator          ; qsys         ;
;                      |alt_cusp161_one_bit_delay:\single_clock_gen:wrreq_delayer|                                                        ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator|alt_cusp161_one_bit_delay:\single_clock_gen:wrreq_delayer                                                                                                             ; alt_cusp161_one_bit_delay                  ; qsys         ;
;                   |altsyncram:ram|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 14848       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram                                                                                                                                                                                                           ; altsyncram                                 ; work         ;
;                      |altsyncram_80l1:auto_generated|                                                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 14848       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated                                                                                                                                                                            ; altsyncram_80l1                            ; work         ;
;          |alt_cusp161_avalon_st_input:din|                                                                                              ; 144 (144)    ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 22 (22)           ; 84 (84)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_st_input:din                                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_avalon_st_input                ; qsys         ;
;          |alt_cusp161_cmp:fu_id_4494_line325_93|                                                                                        ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_cmp:fu_id_4494_line325_93                                                                                                                                                                                                                                                                                                                                     ; alt_cusp161_cmp                            ; qsys         ;
;          |alt_cusp161_cmp:fu_id_4510_line325_52|                                                                                        ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_cmp:fu_id_4510_line325_52                                                                                                                                                                                                                                                                                                                                     ; alt_cusp161_cmp                            ; qsys         ;
;          |alt_cusp161_cmp:fu_id_4526_line201_52|                                                                                        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_cmp:fu_id_4526_line201_52                                                                                                                                                                                                                                                                                                                                     ; alt_cusp161_cmp                            ; qsys         ;
;          |alt_cusp161_cmp:fu_id_4696_line202_58|                                                                                        ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_cmp:fu_id_4696_line202_58                                                                                                                                                                                                                                                                                                                                     ; alt_cusp161_cmp                            ; qsys         ;
;          |alt_cusp161_cmp:fu_id_5804_line563_105|                                                                                       ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_cmp:fu_id_5804_line563_105                                                                                                                                                                                                                                                                                                                                    ; alt_cusp161_cmp                            ; qsys         ;
;          |alt_cusp161_cmp:fu_id_5987_line933_38|                                                                                        ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_cmp:fu_id_5987_line933_38                                                                                                                                                                                                                                                                                                                                     ; alt_cusp161_cmp                            ; qsys         ;
;          |alt_cusp161_cmp:fu_id_6225_line1062_114|                                                                                      ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_cmp:fu_id_6225_line1062_114                                                                                                                                                                                                                                                                                                                                   ; alt_cusp161_cmp                            ; qsys         ;
;          |alt_cusp161_cmp:fu_id_6241_line1063_112|                                                                                      ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_cmp:fu_id_6241_line1063_112                                                                                                                                                                                                                                                                                                                                   ; alt_cusp161_cmp                            ; qsys         ;
;          |alt_cusp161_cmp:fu_id_6323_line1188_29|                                                                                       ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_cmp:fu_id_6323_line1188_29                                                                                                                                                                                                                                                                                                                                    ; alt_cusp161_cmp                            ; qsys         ;
;          |alt_cusp161_cmp:fu_id_6458_line1248_53|                                                                                       ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_cmp:fu_id_6458_line1248_53                                                                                                                                                                                                                                                                                                                                    ; alt_cusp161_cmp                            ; qsys         ;
;          |alt_cusp161_muxbin2:msg_buffer_id_3153_line170_d_muxinst|                                                                     ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:msg_buffer_id_3153_line170_d_muxinst                                                                                                                                                                                                                                                                                                                  ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:msg_buffer_reply_id_3148_line162_d_muxinst|                                                               ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:msg_buffer_reply_id_3148_line162_d_muxinst                                                                                                                                                                                                                                                                                                            ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:msg_field_height_id_3161_line174_d_muxinst|                                                               ; 16 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:msg_field_height_id_3161_line174_d_muxinst                                                                                                                                                                                                                                                                                                            ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:msg_field_interlace_id_3165_line176_d_muxinst|                                                            ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:msg_field_interlace_id_3165_line176_d_muxinst                                                                                                                                                                                                                                                                                                         ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:msg_field_width_id_3157_line172_d_muxinst|                                                                ; 16 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:msg_field_width_id_3157_line172_d_muxinst                                                                                                                                                                                                                                                                                                             ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:msg_first_packet_id_3177_line222_d_muxinst|                                                               ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:msg_first_packet_id_3177_line222_d_muxinst                                                                                                                                                                                                                                                                                                            ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:msg_next_to_last_packet_id_3181_line223_d_muxinst|                                                        ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:msg_next_to_last_packet_id_3181_line223_d_muxinst                                                                                                                                                                                                                                                                                                     ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:msg_samples_in_field_id_3169_line178_d_muxinst|                                                           ; 16 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:msg_samples_in_field_id_3169_line178_d_muxinst                                                                                                                                                                                                                                                                                                        ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:msg_words_in_field_id_3173_line180_d_muxinst|                                                             ; 17 (17)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:msg_words_in_field_id_3173_line180_d_muxinst                                                                                                                                                                                                                                                                                                          ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:output_reg_1532_d_muxinst|                                                                                ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:output_reg_1532_d_muxinst                                                                                                                                                                                                                                                                                                                             ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:output_reg_1533_d_muxinst|                                                                                ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:output_reg_1533_d_muxinst                                                                                                                                                                                                                                                                                                                             ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:output_reg_1534_d_muxinst|                                                                                ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:output_reg_1534_d_muxinst                                                                                                                                                                                                                                                                                                                             ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:output_reg_1535_d_muxinst|                                                                                ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:output_reg_1535_d_muxinst                                                                                                                                                                                                                                                                                                                             ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:output_reg_153_d_muxinst|                                                                                 ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:output_reg_153_d_muxinst                                                                                                                                                                                                                                                                                                                              ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:output_reg_d_muxinst|                                                                                     ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:output_reg_d_muxinst                                                                                                                                                                                                                                                                                                                                  ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:packetdimensions_reg_1312_d_muxinst|                                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:packetdimensions_reg_1312_d_muxinst                                                                                                                                                                                                                                                                                                                   ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:packetdimensions_reg_1313_d_muxinst|                                                                      ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:packetdimensions_reg_1313_d_muxinst                                                                                                                                                                                                                                                                                                                   ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:packetdimensions_reg_131_d_muxinst|                                                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:packetdimensions_reg_131_d_muxinst                                                                                                                                                                                                                                                                                                                    ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:packetdimensions_reg_d_muxinst|                                                                           ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:packetdimensions_reg_d_muxinst                                                                                                                                                                                                                                                                                                                        ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:vfb_reader_length_cnt_id_3256_line897_a_muxinst|                                                          ; 20 (20)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:vfb_reader_length_cnt_id_3256_line897_a_muxinst                                                                                                                                                                                                                                                                                                       ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:vfb_reader_length_cnt_id_3265_line897_a_muxinst|                                                          ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:vfb_reader_length_cnt_id_3265_line897_a_muxinst                                                                                                                                                                                                                                                                                                       ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:vfb_writer_packet_write_address_au_l_muxinst|                                                             ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:vfb_writer_packet_write_address_au_l_muxinst                                                                                                                                                                                                                                                                                                          ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:vfb_writer_packet_write_address_au_sload_muxinst|                                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:vfb_writer_packet_write_address_au_sload_muxinst                                                                                                                                                                                                                                                                                                      ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:vfb_writer_packets_sample_length_reg_d_muxinst|                                                           ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:vfb_writer_packets_sample_length_reg_d_muxinst                                                                                                                                                                                                                                                                                                        ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:vfb_writer_write_address_au_l_muxinst|                                                                    ; 13 (13)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:vfb_writer_write_address_au_l_muxinst                                                                                                                                                                                                                                                                                                                 ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:write_master_len_be_muxinst|                                                                              ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:write_master_len_be_muxinst                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxbin2:write_master_push_input_muxinst|                                                                          ; 24 (24)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 14 (14)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:write_master_push_input_muxinst                                                                                                                                                                                                                                                                                                                       ; alt_cusp161_muxbin2                        ; qsys         ;
;          |alt_cusp161_muxhot16:dout_takeb_trigger_muxinst|                                                                              ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxhot16:dout_takeb_trigger_muxinst                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_muxhot16                       ; qsys         ;
;          |alt_cusp161_muxhot16:dout_wdata_muxinst|                                                                                      ; 21 (21)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxhot16:dout_wdata_muxinst                                                                                                                                                                                                                                                                                                                                   ; alt_cusp161_muxhot16                       ; qsys         ;
;          |alt_cusp161_muxhot16:pc0_usenextpc_trigger_muxinst|                                                                           ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxhot16:pc0_usenextpc_trigger_muxinst                                                                                                                                                                                                                                                                                                                        ; alt_cusp161_muxhot16                       ; qsys         ;
;          |alt_cusp161_muxhot16:pc1_hold_trigger_muxinst|                                                                                ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxhot16:pc1_hold_trigger_muxinst                                                                                                                                                                                                                                                                                                                             ; alt_cusp161_muxhot16                       ; qsys         ;
;          |alt_cusp161_muxhot16:pc1_usenextpc_trigger_muxinst|                                                                           ; 17 (17)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxhot16:pc1_usenextpc_trigger_muxinst                                                                                                                                                                                                                                                                                                                        ; alt_cusp161_muxhot16                       ; qsys         ;
;          |alt_cusp161_muxhot16:read_master_pull_pull_trigger_muxinst|                                                                   ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxhot16:read_master_pull_pull_trigger_muxinst                                                                                                                                                                                                                                                                                                                ; alt_cusp161_muxhot16                       ; qsys         ;
;          |alt_cusp161_muxhot16:vfb_reader_packet_read_address_au_sload_muxinst|                                                         ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxhot16:vfb_reader_packet_read_address_au_sload_muxinst                                                                                                                                                                                                                                                                                                      ; alt_cusp161_muxhot16                       ; qsys         ;
;          |alt_cusp161_muxhot16:write_master_cenable_trigger_muxinst|                                                                    ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxhot16:write_master_cenable_trigger_muxinst                                                                                                                                                                                                                                                                                                                 ; alt_cusp161_muxhot16                       ; qsys         ;
;          |alt_cusp161_pc:pc0|                                                                                                           ; 14 (7)       ; 8 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_pc:pc0                                                                                                                                                                                                                                                                                                                                                        ; alt_cusp161_pc                             ; qsys         ;
;             |lpm_counter:\d2:lpm_counter_component|                                                                                     ; 7 (0)        ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_pc:pc0|lpm_counter:\d2:lpm_counter_component                                                                                                                                                                                                                                                                                                                  ; lpm_counter                                ; work         ;
;                |cntr_qll:auto_generated|                                                                                                ; 7 (7)        ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_pc:pc0|lpm_counter:\d2:lpm_counter_component|cntr_qll:auto_generated                                                                                                                                                                                                                                                                                          ; cntr_qll                                   ; work         ;
;          |alt_cusp161_pc:pc1|                                                                                                           ; 9 (2)        ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_pc:pc1                                                                                                                                                                                                                                                                                                                                                        ; alt_cusp161_pc                             ; qsys         ;
;             |lpm_counter:\d2:lpm_counter_component|                                                                                     ; 7 (0)        ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_pc:pc1|lpm_counter:\d2:lpm_counter_component                                                                                                                                                                                                                                                                                                                  ; lpm_counter                                ; work         ;
;                |cntr_qll:auto_generated|                                                                                                ; 7 (7)        ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_pc:pc1|lpm_counter:\d2:lpm_counter_component|cntr_qll:auto_generated                                                                                                                                                                                                                                                                                          ; cntr_qll                                   ; work         ;
;          |alt_cusp161_pulling_width_adapter:read_master_pull|                                                                           ; 30 (30)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 26 (26)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_pulling_width_adapter:read_master_pull                                                                                                                                                                                                                                                                                                                        ; alt_cusp161_pulling_width_adapter          ; qsys         ;
;          |alt_cusp161_reg:burst_trigger_0_id_3212_line563|                                                                              ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:burst_trigger_0_id_3212_line563                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:cond1113_0_id_3268|                                                                                           ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:cond1113_0_id_3268                                                                                                                                                                                                                                                                                                                                        ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:cond1113_0_stage_1_id_7906|                                                                                   ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:cond1113_0_stage_1_id_7906                                                                                                                                                                                                                                                                                                                                ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:cond1113_0_stage_2_id_7909|                                                                                   ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:cond1113_0_stage_2_id_7909                                                                                                                                                                                                                                                                                                                                ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:cond1113_0_stage_3_id_7912|                                                                                   ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:cond1113_0_stage_3_id_7912                                                                                                                                                                                                                                                                                                                                ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:cond1203_0_id_3263|                                                                                           ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:cond1203_0_id_3263                                                                                                                                                                                                                                                                                                                                        ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:cond1203_0_stage_1_id_7918|                                                                                   ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:cond1203_0_stage_1_id_7918                                                                                                                                                                                                                                                                                                                                ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:cond1203_0_stage_2_id_7921|                                                                                   ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:cond1203_0_stage_2_id_7921                                                                                                                                                                                                                                                                                                                                ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:cond1203_0_stage_3_id_7924|                                                                                   ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:cond1203_0_stage_3_id_7924                                                                                                                                                                                                                                                                                                                                ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:cond290_0_id_3218|                                                                                            ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:cond290_0_id_3218                                                                                                                                                                                                                                                                                                                                         ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:cond568_0_id_3214|                                                                                            ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:cond568_0_id_3214                                                                                                                                                                                                                                                                                                                                         ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:cond588_0_id_3206|                                                                                            ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:cond588_0_id_3206                                                                                                                                                                                                                                                                                                                                         ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:drop_0_id_3208_line345|                                                                                       ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:drop_0_id_3208_line345                                                                                                                                                                                                                                                                                                                                    ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:empty_image_0_comb_id_7915|                                                                                   ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:empty_image_0_comb_id_7915                                                                                                                                                                                                                                                                                                                                ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:iscontrolpacket_0_id_3198_line202|                                                                            ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:iscontrolpacket_0_id_3198_line202                                                                                                                                                                                                                                                                                                                         ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:isnotimagedata_0_id_3196_line144|                                                                             ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:isnotimagedata_0_id_3196_line144                                                                                                                                                                                                                                                                                                                          ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:ispreviousendpacket_0_comb_id_7828|                                                                           ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:ispreviousendpacket_0_comb_id_7828                                                                                                                                                                                                                                                                                                                        ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:ispreviousendpacket_1_comb_id_7840|                                                                           ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:ispreviousendpacket_1_comb_id_7840                                                                                                                                                                                                                                                                                                                        ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:ispreviousendpacket_2_comb_id_7858|                                                                           ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:ispreviousendpacket_2_comb_id_7858                                                                                                                                                                                                                                                                                                                        ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:justreadaccesswire_3_comb_id_7843|                                                                            ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadaccesswire_3_comb_id_7843                                                                                                                                                                                                                                                                                                                         ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:justreadaccesswire_4_comb_id_7846|                                                                            ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadaccesswire_4_comb_id_7846                                                                                                                                                                                                                                                                                                                         ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:justreadaccesswire_6_comb_id_7861|                                                                            ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadaccesswire_6_comb_id_7861                                                                                                                                                                                                                                                                                                                         ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:justreadaccesswire_7_comb_id_7864|                                                                            ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadaccesswire_7_comb_id_7864                                                                                                                                                                                                                                                                                                                         ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:justreadqueue_1_1_comb_id_7831|                                                                               ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadqueue_1_1_comb_id_7831                                                                                                                                                                                                                                                                                                                            ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:justreadqueue_1_2_comb_id_7837|                                                                               ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadqueue_1_2_comb_id_7837                                                                                                                                                                                                                                                                                                                            ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:justreadqueue_1_4_comb_id_7849|                                                                               ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadqueue_1_4_comb_id_7849                                                                                                                                                                                                                                                                                                                            ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:justreadqueue_1_5_comb_id_7855|                                                                               ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadqueue_1_5_comb_id_7855                                                                                                                                                                                                                                                                                                                            ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:justreadqueue_1_7_comb_id_7867|                                                                               ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadqueue_1_7_comb_id_7867                                                                                                                                                                                                                                                                                                                            ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:justreadqueue_1_8_comb_id_7873|                                                                               ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadqueue_1_8_comb_id_7873                                                                                                                                                                                                                                                                                                                            ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:justreadqueue_2_1_comb_id_7834|                                                                               ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadqueue_2_1_comb_id_7834                                                                                                                                                                                                                                                                                                                            ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:justreadqueue_2_2_comb_id_7852|                                                                               ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadqueue_2_2_comb_id_7852                                                                                                                                                                                                                                                                                                                            ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:justreadqueue_2_3_comb_id_7870|                                                                               ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadqueue_2_3_comb_id_7870                                                                                                                                                                                                                                                                                                                            ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:loop_repeat_0_id_3210_line367|                                                                                ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:loop_repeat_0_id_3210_line367                                                                                                                                                                                                                                                                                                                             ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:loop_repeat_0_id_3261_line1148|                                                                               ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:loop_repeat_0_id_3261_line1148                                                                                                                                                                                                                                                                                                                            ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:msg_buffer_id_3153_line170|                                                                                   ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:msg_buffer_id_3153_line170                                                                                                                                                                                                                                                                                                                                ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:msg_buffer_reply_id_3148_line162|                                                                             ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:msg_buffer_reply_id_3148_line162                                                                                                                                                                                                                                                                                                                          ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:msg_field_height_id_3161_line174|                                                                             ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:msg_field_height_id_3161_line174                                                                                                                                                                                                                                                                                                                          ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:msg_field_interlace_id_3165_line176|                                                                          ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:msg_field_interlace_id_3165_line176                                                                                                                                                                                                                                                                                                                       ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:msg_field_width_id_3157_line172|                                                                              ; 17 (17)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:msg_field_width_id_3157_line172                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:msg_first_packet_id_3177_line222|                                                                             ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:msg_first_packet_id_3177_line222                                                                                                                                                                                                                                                                                                                          ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:msg_next_to_last_packet_id_3181_line223|                                                                      ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:msg_next_to_last_packet_id_3181_line223                                                                                                                                                                                                                                                                                                                   ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:msg_packets_sample_length_reg|                                                                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:msg_packets_sample_length_reg                                                                                                                                                                                                                                                                                                                             ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:msg_packets_word_length_reg|                                                                                  ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:msg_packets_word_length_reg                                                                                                                                                                                                                                                                                                                               ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:msg_samples_in_field_id_3169_line178|                                                                         ; 19 (19)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:msg_samples_in_field_id_3169_line178                                                                                                                                                                                                                                                                                                                      ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:msg_words_in_field_id_3173_line180|                                                                           ; 19 (19)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 16 (16)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:msg_words_in_field_id_3173_line180                                                                                                                                                                                                                                                                                                                        ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:no_last_burst_0_id_3200_line301|                                                                              ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:no_last_burst_0_id_3200_line301                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:no_last_burst_0_id_3204_line585|                                                                              ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:no_last_burst_0_id_3204_line585                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:op_2226_comb_0_id_7882|                                                                                       ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:op_2226_comb_0_id_7882                                                                                                                                                                                                                                                                                                                                    ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:op_2226_comb_id_7879|                                                                                         ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:op_2226_comb_id_7879                                                                                                                                                                                                                                                                                                                                      ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:op_3252_comb_0_id_7897|                                                                                       ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:op_3252_comb_0_id_7897                                                                                                                                                                                                                                                                                                                                    ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:op_3252_comb_id_7894|                                                                                         ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:op_3252_comb_id_7894                                                                                                                                                                                                                                                                                                                                      ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:op_4405_comb_id_7885|                                                                                         ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:op_4405_comb_id_7885                                                                                                                                                                                                                                                                                                                                      ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:op_4420_comb_id_7900|                                                                                         ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:op_4420_comb_id_7900                                                                                                                                                                                                                                                                                                                                      ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:op_4421_comb_id_7903|                                                                                         ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:op_4421_comb_id_7903                                                                                                                                                                                                                                                                                                                                      ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:output_reg_1532|                                                                                              ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:output_reg_1532                                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:output_reg_1533|                                                                                              ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:output_reg_1533                                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:output_reg_1534|                                                                                              ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:output_reg_1534                                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:output_reg_1535|                                                                                              ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:output_reg_1535                                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:output_reg_1536|                                                                                              ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:output_reg_1536                                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:output_reg_1537|                                                                                              ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:output_reg_1537                                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:output_reg_1538|                                                                                              ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:output_reg_1538                                                                                                                                                                                                                                                                                                                                           ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:output_reg_153|                                                                                               ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:output_reg_153                                                                                                                                                                                                                                                                                                                                            ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:output_reg|                                                                                                   ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:output_reg                                                                                                                                                                                                                                                                                                                                                ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:packetdimensions_reg_1312|                                                                                    ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:packetdimensions_reg_1312                                                                                                                                                                                                                                                                                                                                 ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:packetdimensions_reg_1313|                                                                                    ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:packetdimensions_reg_1313                                                                                                                                                                                                                                                                                                                                 ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:packetdimensions_reg_131|                                                                                     ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:packetdimensions_reg_131                                                                                                                                                                                                                                                                                                                                  ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:packetdimensions_reg|                                                                                         ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:packetdimensions_reg                                                                                                                                                                                                                                                                                                                                      ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:read_to_write_ack_id_3223_line156|                                                                            ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:read_to_write_ack_id_3223_line156                                                                                                                                                                                                                                                                                                                         ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:read_to_write_buf_id_3226_line160|                                                                            ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:read_to_write_buf_id_3226_line160                                                                                                                                                                                                                                                                                                                         ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:reader_packets_sample_length_0_id_3241_line878|                                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:reader_packets_sample_length_0_id_3241_line878                                                                                                                                                                                                                                                                                                            ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:reader_packets_word_length_0_id_3243_line880|                                                                 ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:reader_packets_word_length_0_id_3243_line880                                                                                                                                                                                                                                                                                                              ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:repeat_0_id_3259_line1140|                                                                                    ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:repeat_0_id_3259_line1140                                                                                                                                                                                                                                                                                                                                 ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_reader_buffer_id_3220_line865|                                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_reader_buffer_id_3220_line865                                                                                                                                                                                                                                                                                                                         ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_reader_field_height_0_id_3233_line775|                                                                    ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_reader_field_height_0_id_3233_line775                                                                                                                                                                                                                                                                                                                 ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_reader_field_interlace_0_id_3237_line777|                                                                 ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_reader_field_interlace_0_id_3237_line777                                                                                                                                                                                                                                                                                                              ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_reader_field_width_0_id_3229_line773|                                                                     ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_reader_field_width_0_id_3229_line773                                                                                                                                                                                                                                                                                                                  ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_reader_length_cnt_3_id_3250_line897|                                                                      ; 19 (19)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 9 (9)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_reader_length_cnt_3_id_3250_line897                                                                                                                                                                                                                                                                                                                   ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_reader_next_to_last_packet_id_0_id_3239_line876|                                                          ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_reader_next_to_last_packet_id_0_id_3239_line876                                                                                                                                                                                                                                                                                                       ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_reader_packet_base_address_0_id_3245_line873|                                                             ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_reader_packet_base_address_0_id_3245_line873                                                                                                                                                                                                                                                                                                          ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_reader_samples_in_field_0_id_3231_line889|                                                                ; 19 (19)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_reader_samples_in_field_0_id_3231_line889                                                                                                                                                                                                                                                                                                             ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_reader_word_cnt_0_id_3252_line898|                                                                        ; 19 (19)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_reader_word_cnt_0_id_3252_line898                                                                                                                                                                                                                                                                                                                     ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_reader_words_in_field_0_id_3235_line891|                                                                  ; 19 (19)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_reader_words_in_field_0_id_3235_line891                                                                                                                                                                                                                                                                                                               ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_writer_buffer_id_3185_line228|                                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_buffer_id_3185_line228                                                                                                                                                                                                                                                                                                                         ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_writer_field_height_reg|                                                                                  ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_field_height_reg                                                                                                                                                                                                                                                                                                                               ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_writer_field_interlace_reg|                                                                               ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_field_interlace_reg                                                                                                                                                                                                                                                                                                                            ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_writer_field_width_reg|                                                                                   ; 17 (17)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_field_width_reg                                                                                                                                                                                                                                                                                                                                ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_writer_just_read_reg|                                                                                     ; 29 (29)      ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_just_read_reg                                                                                                                                                                                                                                                                                                                                  ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_writer_overflow_flag_reg|                                                                                 ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_overflow_flag_reg                                                                                                                                                                                                                                                                                                                              ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_writer_packet_base_address_0_id_3194_line204|                                                             ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_packet_base_address_0_id_3194_line204                                                                                                                                                                                                                                                                                                          ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_writer_packets_sample_length_reg|                                                                         ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_packets_sample_length_reg                                                                                                                                                                                                                                                                                                                      ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:vfb_writer_packets_word_length_reg|                                                                           ; 5 (5)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_packets_word_length_reg                                                                                                                                                                                                                                                                                                                        ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:word_counter_trigger_flag_0_comb_id_7876|                                                                     ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:word_counter_trigger_flag_0_comb_id_7876                                                                                                                                                                                                                                                                                                                  ; alt_cusp161_reg                            ; qsys         ;
;          |alt_cusp161_reg:write_to_read_ack_id_3191_line164|                                                                            ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:write_to_read_ack_id_3191_line164                                                                                                                                                                                                                                                                                                                         ; alt_cusp161_reg                            ; qsys         ;
;       |Qsys_altpll_0:altpll_0|                                                                                                          ; 11 (7)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 6 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_altpll_0:altpll_0                                                                                                                                                                                                                                                                                                                                                                                     ; Qsys_altpll_0                              ; Qsys         ;
;          |Qsys_altpll_0_altpll_u3t2:sd1|                                                                                                ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1                                                                                                                                                                                                                                                                                                                                                       ; Qsys_altpll_0_altpll_u3t2                  ; Qsys         ;
;          |Qsys_altpll_0_stdsync_sv6:stdsync2|                                                                                           ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                                  ; Qsys_altpll_0_stdsync_sv6                  ; Qsys         ;
;             |Qsys_altpll_0_dffpipe_l2c:dffpipe3|                                                                                        ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_stdsync_sv6:stdsync2|Qsys_altpll_0_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                                               ; Qsys_altpll_0_dffpipe_l2c                  ; Qsys         ;
;       |Qsys_data_mem:data_mem|                                                                                                          ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_data_mem:data_mem                                                                                                                                                                                                                                                                                                                                                                                     ; Qsys_data_mem                              ; Qsys         ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                           ; altsyncram                                 ; work         ;
;             |altsyncram_nuu1:auto_generated|                                                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated                                                                                                                                                                                                                                                                                                                            ; altsyncram_nuu1                            ; work         ;
;       |Qsys_jtag_uart:jtag_uart|                                                                                                        ; 165 (41)     ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (18)      ; 23 (4)            ; 94 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys_jtag_uart                             ; Qsys         ;
;          |Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|                                                                          ; 26 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                               ; Qsys_jtag_uart_scfifo_r                    ; Qsys         ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                  ; scfifo                                     ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 26 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                       ; scfifo_9621                                ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 26 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                                  ; a_dpfifo_bb01                              ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                          ; a_fefifo_7cf                               ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                     ; cntr_337                                   ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                                          ; altsyncram_dtn1                            ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                            ; cntr_n2b                                   ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                                  ; cntr_n2b                                   ; work         ;
;          |Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|                                                                          ; 25 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                               ; Qsys_jtag_uart_scfifo_w                    ; Qsys         ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                  ; scfifo                                     ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 25 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                       ; scfifo_9621                                ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 25 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                                  ; a_dpfifo_bb01                              ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                          ; a_fefifo_7cf                               ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                     ; cntr_337                                   ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                                          ; altsyncram_dtn1                            ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                            ; cntr_n2b                                   ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                                  ; cntr_n2b                                   ; work         ;
;          |alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|                                                                           ; 73 (73)      ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 19 (19)           ; 34 (34)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                ; alt_jtag_atlantic                          ; work         ;
;       |Qsys_key:key|                                                                                                                    ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_key:key                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys_key                                   ; Qsys         ;
;       |Qsys_led:led|                                                                                                                    ; 22 (22)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_led:led                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys_led                                   ; Qsys         ;
;       |Qsys_mipi_pwdn_n:mipi_pwdn_n|                                                                                                    ; 6 (6)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mipi_pwdn_n:mipi_pwdn_n                                                                                                                                                                                                                                                                                                                                                                               ; Qsys_mipi_pwdn_n                           ; Qsys         ;
;       |Qsys_mipi_pwdn_n:mipi_reset_n|                                                                                                   ; 3 (3)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mipi_pwdn_n:mipi_reset_n                                                                                                                                                                                                                                                                                                                                                                              ; Qsys_mipi_pwdn_n                           ; Qsys         ;
;       |Qsys_mm_interconnect_0:mm_interconnect_0|                                                                                        ; 2 (0)        ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                   ; Qsys_mm_interconnect_0                     ; Qsys         ;
;          |altera_merlin_slave_translator:data_mem_s2_translator|                                                                        ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:data_mem_s2_translator                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator             ; Qsys         ;
;       |Qsys_mm_interconnect_1:mm_interconnect_1|                                                                                        ; 1044 (0)     ; 618 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 308 (0)      ; 240 (0)           ; 496 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                   ; Qsys_mm_interconnect_1                     ; Qsys         ;
;          |Qsys_mm_interconnect_1_cmd_demux:cmd_demux|                                                                                   ; 34 (34)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                        ; Qsys_mm_interconnect_1_cmd_demux           ; Qsys         ;
;          |Qsys_mm_interconnect_1_cmd_demux_001:cmd_demux_001|                                                                           ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                ; Qsys_mm_interconnect_1_cmd_demux_001       ; Qsys         ;
;          |Qsys_mm_interconnect_1_cmd_mux_004:cmd_mux_004|                                                                               ; 56 (53)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 50 (47)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_mux_004:cmd_mux_004                                                                                                                                                                                                                                                                                                                    ; Qsys_mm_interconnect_1_cmd_mux_004         ; Qsys         ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                       ; altera_merlin_arbitrator                   ; Qsys         ;
;          |Qsys_mm_interconnect_1_cmd_mux_004:cmd_mux_007|                                                                               ; 60 (58)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 8 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_mux_004:cmd_mux_007                                                                                                                                                                                                                                                                                                                    ; Qsys_mm_interconnect_1_cmd_mux_004         ; Qsys         ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_mux_004:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                       ; altera_merlin_arbitrator                   ; Qsys         ;
;          |Qsys_mm_interconnect_1_router:router|                                                                                         ; 54 (54)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_router:router                                                                                                                                                                                                                                                                                                                              ; Qsys_mm_interconnect_1_router              ; Qsys         ;
;          |Qsys_mm_interconnect_1_router_001:router_001|                                                                                 ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_router_001:router_001                                                                                                                                                                                                                                                                                                                      ; Qsys_mm_interconnect_1_router_001          ; Qsys         ;
;          |Qsys_mm_interconnect_1_rsp_demux_004:rsp_demux_004|                                                                           ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_rsp_demux_004:rsp_demux_004                                                                                                                                                                                                                                                                                                                ; Qsys_mm_interconnect_1_rsp_demux_004       ; Qsys         ;
;          |Qsys_mm_interconnect_1_rsp_demux_004:rsp_demux_007|                                                                           ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_rsp_demux_004:rsp_demux_007                                                                                                                                                                                                                                                                                                                ; Qsys_mm_interconnect_1_rsp_demux_004       ; Qsys         ;
;          |Qsys_mm_interconnect_1_rsp_mux:rsp_mux|                                                                                       ; 175 (175)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 127 (127)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                            ; Qsys_mm_interconnect_1_rsp_mux             ; Qsys         ;
;          |Qsys_mm_interconnect_1_rsp_mux_001:rsp_mux_001|                                                                               ; 33 (33)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                    ; Qsys_mm_interconnect_1_rsp_mux_001         ; Qsys         ;
;          |altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo|                                                                      ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:data_mem_s1_agent_rsp_fifo|                                                                             ; 7 (7)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:data_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:eee_imgproc_0_s1_agent_rdata_fifo|                                                                      ; 101 (101)    ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 33 (33)           ; 62 (62)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:eee_imgproc_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:eee_imgproc_0_s1_agent_rsp_fifo|                                                                        ; 8 (8)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:eee_imgproc_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:i2c_opencores_camera_avalon_slave_0_agent_rsp_fifo|                                                     ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:i2c_opencores_camera_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:i2c_opencores_mipi_avalon_slave_0_agent_rsp_fifo|                                                       ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:i2c_opencores_mipi_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|                                                                                  ; 7 (7)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|                                                                                  ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:mipi_pwdn_n_s1_agent_rsp_fifo|                                                                          ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mipi_pwdn_n_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:mipi_reset_n_s1_agent_rsp_fifo|                                                                         ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mipi_reset_n_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rsp_fifo|                                                              ; 13 (13)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 11 (11)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|                                                                                   ; 7 (7)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|                                                                ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:terasic_auto_focus_0_mm_ctrl_agent_rdata_fifo|                                                          ; 37 (37)      ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (11)           ; 24 (24)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:terasic_auto_focus_0_mm_ctrl_agent_rdata_fifo                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:terasic_auto_focus_0_mm_ctrl_agent_rsp_fifo|                                                            ; 11 (11)      ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:terasic_auto_focus_0_mm_ctrl_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|                                                                                ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 71 (0)       ; 68 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 58 (0)            ; 10 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_handshake_clock_crosser   ; Qsys         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 71 (67)      ; 68 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 58 (56)           ; 10 (8)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                     ; altera_avalon_st_clock_crosser             ; Qsys         ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut              ; Qsys         ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut              ; Qsys         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 33 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 12 (0)            ; 18 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_handshake_clock_crosser   ; Qsys         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 33 (29)      ; 30 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 12 (10)           ; 18 (16)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                     ; altera_avalon_st_clock_crosser             ; Qsys         ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut              ; Qsys         ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut              ; Qsys         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 75 (0)       ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 30 (0)            ; 42 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_handshake_clock_crosser   ; Qsys         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 75 (71)      ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 30 (28)           ; 42 (40)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                     ; altera_avalon_st_clock_crosser             ; Qsys         ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut              ; Qsys         ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut              ; Qsys         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 54 (0)       ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 47 (0)            ; 5 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                  ; altera_avalon_st_handshake_clock_crosser   ; Qsys         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 54 (50)      ; 52 (48)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 47 (44)           ; 5 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                         ; altera_avalon_st_clock_crosser             ; Qsys         ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut              ; Qsys         ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut              ; Qsys         ;
;          |altera_merlin_master_agent:nios2_gen2_data_master_agent|                                                                      ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:nios2_gen2_data_master_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_master_agent                 ; Qsys         ;
;          |altera_merlin_slave_agent:eee_imgproc_0_s1_agent|                                                                             ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:eee_imgproc_0_s1_agent                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                  ; Qsys         ;
;          |altera_merlin_slave_agent:key_s1_agent|                                                                                       ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:key_s1_agent                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                  ; Qsys         ;
;          |altera_merlin_slave_agent:mipi_reset_n_s1_agent|                                                                              ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mipi_reset_n_s1_agent                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                  ; Qsys         ;
;          |altera_merlin_slave_agent:nios2_gen2_debug_mem_slave_agent|                                                                   ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:nios2_gen2_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                  ; Qsys         ;
;          |altera_merlin_slave_agent:sw_s1_agent|                                                                                        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sw_s1_agent                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                  ; Qsys         ;
;          |altera_merlin_slave_agent:sysid_qsys_control_slave_agent|                                                                     ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sysid_qsys_control_slave_agent                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                  ; Qsys         ;
;          |altera_merlin_slave_agent:terasic_auto_focus_0_mm_ctrl_agent|                                                                 ; 3 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:terasic_auto_focus_0_mm_ctrl_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                  ; Qsys         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:terasic_auto_focus_0_mm_ctrl_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                        ; altera_merlin_burst_uncompressor           ; Qsys         ;
;          |altera_merlin_slave_translator:altpll_0_pll_slave_translator|                                                                 ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:altpll_0_pll_slave_translator                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:data_mem_s1_translator|                                                                        ; 6 (6)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:data_mem_s1_translator                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:eee_imgproc_0_s1_translator|                                                                   ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 28 (28)           ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:eee_imgproc_0_s1_translator                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:i2c_opencores_camera_avalon_slave_0_translator|                                                ; 11 (11)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:i2c_opencores_camera_avalon_slave_0_translator                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:i2c_opencores_mipi_avalon_slave_0_translator|                                                  ; 11 (11)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:i2c_opencores_mipi_avalon_slave_0_translator                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 24 (24)      ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:key_s1_translator|                                                                             ; 9 (9)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:led_s1_translator|                                                                             ; 18 (18)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:mipi_pwdn_n_s1_translator|                                                                     ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:mipi_pwdn_n_s1_translator                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:mipi_reset_n_s1_translator|                                                                    ; 9 (9)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:mipi_reset_n_s1_translator                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:nios2_gen2_debug_mem_slave_translator|                                                         ; 33 (33)      ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:nios2_gen2_debug_mem_slave_translator                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:sw_s1_translator|                                                                              ; 16 (16)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sw_s1_translator                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                                           ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:terasic_auto_focus_0_mm_ctrl_translator|                                                       ; 18 (18)      ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 11 (11)           ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:terasic_auto_focus_0_mm_ctrl_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_slave_translator:timer_s1_translator|                                                                           ; 24 (24)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator             ; Qsys         ;
;          |altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter|                                                                 ; 38 (38)      ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 24 (24)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter                                                                                                                                                                                                                                                                                                      ; altera_merlin_traffic_limiter              ; Qsys         ;
;          |altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter|                                                          ; 9 (9)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter                                                                                                                                                                                                                                                                                               ; altera_merlin_traffic_limiter              ; Qsys         ;
;       |Qsys_mm_interconnect_2:mm_interconnect_2|                                                                                        ; 818 (0)      ; 532 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 257 (0)      ; 93 (0)            ; 468 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2                                                                                                                                                                                                                                                                                                                                                                   ; Qsys_mm_interconnect_2                     ; Qsys         ;
;          |Qsys_mm_interconnect_2_cmd_mux:cmd_mux|                                                                                       ; 146 (140)    ; 12 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (47)      ; 2 (2)             ; 93 (91)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|Qsys_mm_interconnect_2_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                            ; Qsys_mm_interconnect_2_cmd_mux             ; Qsys         ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 6 (6)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|Qsys_mm_interconnect_2_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                               ; altera_merlin_arbitrator                   ; Qsys         ;
;          |Qsys_mm_interconnect_2_rsp_demux:rsp_demux|                                                                                   ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|Qsys_mm_interconnect_2_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                                        ; Qsys_mm_interconnect_2_rsp_demux           ; Qsys         ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 189 (189)    ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 73 (73)           ; 98 (98)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 133 (133)    ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 15 (15)           ; 105 (105)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                      ; Qsys         ;
;          |altera_merlin_burst_adapter:sdram_s1_burst_adapter|                                                                           ; 213 (0)      ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 2 (0)             ; 107 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:sdram_s1_burst_adapter                                                                                                                                                                                                                                                                                                                ; altera_merlin_burst_adapter                ; Qsys         ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 213 (213)    ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 2 (2)             ; 107 (107)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                ; altera_merlin_burst_adapter_13_1           ; Qsys         ;
;          |altera_merlin_master_agent:alt_vip_vfb_0_read_master_agent|                                                                   ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_agent:alt_vip_vfb_0_read_master_agent                                                                                                                                                                                                                                                                                                        ; altera_merlin_master_agent                 ; Qsys         ;
;          |altera_merlin_master_agent:alt_vip_vfb_0_write_master_agent|                                                                  ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_agent:alt_vip_vfb_0_write_master_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_master_agent                 ; Qsys         ;
;          |altera_merlin_master_translator:alt_vip_vfb_0_read_master_translator|                                                         ; 36 (36)      ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 29 (29)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:alt_vip_vfb_0_read_master_translator                                                                                                                                                                                                                                                                                              ; altera_merlin_master_translator            ; Qsys         ;
;          |altera_merlin_master_translator:alt_vip_vfb_0_write_master_translator|                                                        ; 68 (68)      ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 47 (47)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:alt_vip_vfb_0_write_master_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_master_translator            ; Qsys         ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 29 (3)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (2)       ; 1 (0)             ; 9 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                  ; Qsys         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 26 (26)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 1 (1)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                            ; altera_merlin_burst_uncompressor           ; Qsys         ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                       ; 56 (56)      ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 50 (50)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                            ; altera_merlin_width_adapter                ; Qsys         ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                       ; 41 (41)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 26 (26)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                            ; altera_merlin_width_adapter                ; Qsys         ;
;       |Qsys_nios2_gen2:nios2_gen2|                                                                                                      ; 2663 (44)    ; 1536 (39)                 ; 0 (0)         ; 62720       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1124 (4)     ; 348 (3)           ; 1191 (30)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys_nios2_gen2                            ; Qsys         ;
;          |Qsys_nios2_gen2_cpu:cpu|                                                                                                      ; 2626 (2227)  ; 1497 (1224)               ; 0 (0)         ; 62720       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1120 (995)   ; 345 (295)         ; 1161 (936)       ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu                                                                                                                                                                                                                                                                                                                                                         ; Qsys_nios2_gen2_cpu                        ; Qsys         ;
;             |Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht                                                                                                                                                                                                                                                                                                  ; Qsys_nios2_gen2_cpu_bht_module             ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                        ; altsyncram                                 ; work         ;
;                   |altsyncram_vhc1:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated                                                                                                                                                                                                                                         ; altsyncram_vhc1                            ; work         ;
;             |Qsys_nios2_gen2_cpu_dc_data_module:Qsys_nios2_gen2_cpu_dc_data|                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_data_module:Qsys_nios2_gen2_cpu_dc_data                                                                                                                                                                                                                                                                                          ; Qsys_nios2_gen2_cpu_dc_data_module         ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_data_module:Qsys_nios2_gen2_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                ; altsyncram                                 ; work         ;
;                   |altsyncram_aoe1:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_data_module:Qsys_nios2_gen2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated                                                                                                                                                                                                                                 ; altsyncram_aoe1                            ; work         ;
;             |Qsys_nios2_gen2_cpu_dc_tag_module:Qsys_nios2_gen2_cpu_dc_tag|                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_tag_module:Qsys_nios2_gen2_cpu_dc_tag                                                                                                                                                                                                                                                                                            ; Qsys_nios2_gen2_cpu_dc_tag_module          ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_tag_module:Qsys_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                  ; altsyncram                                 ; work         ;
;                   |altsyncram_9tb1:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_tag_module:Qsys_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_9tb1:auto_generated                                                                                                                                                                                                                                   ; altsyncram_9tb1                            ; work         ;
;             |Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|                                                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim                                                                                                                                                                                                                                                                                      ; Qsys_nios2_gen2_cpu_dc_victim_module       ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                            ; altsyncram                                 ; work         ;
;                   |altsyncram_hec1:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated                                                                                                                                                                                                                             ; altsyncram_hec1                            ; work         ;
;             |Qsys_nios2_gen2_cpu_ic_data_module:Qsys_nios2_gen2_cpu_ic_data|                                                            ; 2 (0)        ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_data_module:Qsys_nios2_gen2_cpu_ic_data                                                                                                                                                                                                                                                                                          ; Qsys_nios2_gen2_cpu_ic_data_module         ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                              ; 2 (0)        ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_data_module:Qsys_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                ; altsyncram                                 ; work         ;
;                   |altsyncram_2uc1:auto_generated|                                                                                      ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_data_module:Qsys_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated                                                                                                                                                                                                                                 ; altsyncram_2uc1                            ; work         ;
;             |Qsys_nios2_gen2_cpu_ic_tag_module:Qsys_nios2_gen2_cpu_ic_tag|                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_tag_module:Qsys_nios2_gen2_cpu_ic_tag                                                                                                                                                                                                                                                                                            ; Qsys_nios2_gen2_cpu_ic_tag_module          ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_tag_module:Qsys_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                  ; altsyncram                                 ; work         ;
;                   |altsyncram_1lc1:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_tag_module:Qsys_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_1lc1:auto_generated                                                                                                                                                                                                                                   ; altsyncram_1lc1                            ; work         ;
;             |Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell                                                                                                                                                                                                                                                                                         ; Qsys_nios2_gen2_cpu_mult_cell              ; Qsys         ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                                                      ; altera_mult_add                            ; work         ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                                  ; altera_mult_add_bbo2                       ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                         ; altera_mult_add_rtl                        ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                ; ama_multiplier_function                    ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                 ; lpm_mult                                   ; work         ;
;                               |mult_9401:auto_generated|                                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated                                                                                        ; mult_9401                                  ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                                                      ; altera_mult_add                            ; work         ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                                  ; altera_mult_add_bbo2                       ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                         ; altera_mult_add_rtl                        ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                ; ama_multiplier_function                    ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                 ; lpm_mult                                   ; work         ;
;                               |mult_9b01:auto_generated|                                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                                                        ; mult_9b01                                  ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                                                      ; altera_mult_add                            ; work         ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                                  ; altera_mult_add_bbo2                       ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                         ; altera_mult_add_rtl                        ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                ; ama_multiplier_function                    ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                 ; lpm_mult                                   ; work         ;
;                               |mult_9b01:auto_generated|                                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                                                        ; mult_9b01                                  ; work         ;
;             |Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|                                                           ; 398 (87)     ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (7)      ; 50 (0)            ; 224 (81)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci                                                                                                                                                                                                                                                                                         ; Qsys_nios2_gen2_cpu_nios2_oci              ; Qsys         ;
;                |Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|                                    ; 136 (0)      ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 44 (0)            ; 53 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper                                                                                                                                                                                                     ; Qsys_nios2_gen2_cpu_debug_slave_wrapper    ; Qsys         ;
;                   |Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|                                   ; 51 (47)      ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 35 (32)           ; 14 (13)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk                                                                                                                   ; Qsys_nios2_gen2_cpu_debug_slave_sysclk     ; Qsys         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                              ; altera_std_synchronizer                    ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                              ; altera_std_synchronizer                    ; work         ;
;                   |Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck|                                         ; 91 (87)      ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 9 (6)             ; 48 (48)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck                                                                                                                         ; Qsys_nios2_gen2_cpu_debug_slave_tck        ; Qsys         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                    ; altera_std_synchronizer                    ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                                    ; altera_std_synchronizer                    ; work         ;
;                   |sld_virtual_jtag_basic:Qsys_nios2_gen2_cpu_debug_slave_phy|                                                          ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Qsys_nios2_gen2_cpu_debug_slave_phy                                                                                                                                          ; sld_virtual_jtag_basic                     ; work         ;
;                |Qsys_nios2_gen2_cpu_nios2_avalon_reg:the_Qsys_nios2_gen2_cpu_nios2_avalon_reg|                                          ; 12 (12)      ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_avalon_reg:the_Qsys_nios2_gen2_cpu_nios2_avalon_reg                                                                                                                                                                                                           ; Qsys_nios2_gen2_cpu_nios2_avalon_reg       ; Qsys         ;
;                |Qsys_nios2_gen2_cpu_nios2_oci_break:the_Qsys_nios2_gen2_cpu_nios2_oci_break|                                            ; 35 (35)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 31 (31)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_break:the_Qsys_nios2_gen2_cpu_nios2_oci_break                                                                                                                                                                                                             ; Qsys_nios2_gen2_cpu_nios2_oci_break        ; Qsys         ;
;                |Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug|                                            ; 12 (10)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (2)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug                                                                                                                                                                                                             ; Qsys_nios2_gen2_cpu_nios2_oci_debug        ; Qsys         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                         ; altera_std_synchronizer                    ; work         ;
;                |Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|                                                  ; 117 (117)    ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 1 (1)             ; 49 (49)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem                                                                                                                                                                                                                   ; Qsys_nios2_gen2_cpu_nios2_ocimem           ; Qsys         ;
;                   |Qsys_nios2_gen2_cpu_ociram_sp_ram_module:Qsys_nios2_gen2_cpu_ociram_sp_ram|                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|Qsys_nios2_gen2_cpu_ociram_sp_ram_module:Qsys_nios2_gen2_cpu_ociram_sp_ram                                                                                                                                        ; Qsys_nios2_gen2_cpu_ociram_sp_ram_module   ; Qsys         ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|Qsys_nios2_gen2_cpu_ociram_sp_ram_module:Qsys_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                              ; altsyncram                                 ; work         ;
;                         |altsyncram_0n61:auto_generated|                                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|Qsys_nios2_gen2_cpu_ociram_sp_ram_module:Qsys_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                                                                               ; altsyncram_0n61                            ; work         ;
;             |Qsys_nios2_gen2_cpu_register_bank_a_module:Qsys_nios2_gen2_cpu_register_bank_a|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_a_module:Qsys_nios2_gen2_cpu_register_bank_a                                                                                                                                                                                                                                                                          ; Qsys_nios2_gen2_cpu_register_bank_a_module ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_a_module:Qsys_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                ; altsyncram                                 ; work         ;
;                   |altsyncram_5tb1:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_a_module:Qsys_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                                                 ; altsyncram_5tb1                            ; work         ;
;             |Qsys_nios2_gen2_cpu_register_bank_b_module:Qsys_nios2_gen2_cpu_register_bank_b|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_b_module:Qsys_nios2_gen2_cpu_register_bank_b                                                                                                                                                                                                                                                                          ; Qsys_nios2_gen2_cpu_register_bank_b_module ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_b_module:Qsys_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                ; altsyncram                                 ; work         ;
;                   |altsyncram_5tb1:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_b_module:Qsys_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                                                 ; altsyncram_5tb1                            ; work         ;
;       |Qsys_onchip_memory2_0:onchip_memory2_0|                                                                                          ; 71 (1)       ; 2 (0)                     ; 0 (0)         ; 800000      ; 98   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (1)       ; 2 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                     ; Qsys_onchip_memory2_0                      ; Qsys         ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 70 (0)       ; 2 (0)                     ; 0 (0)         ; 800000      ; 98   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 2 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                           ; altsyncram                                 ; work         ;
;             |altsyncram_1oc1:auto_generated|                                                                                            ; 70 (2)       ; 2 (2)                     ; 0 (0)         ; 800000      ; 98   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_1oc1:auto_generated                                                                                                                                                                                                                                                                                                            ; altsyncram_1oc1                            ; work         ;
;                |decode_c7a:decode3|                                                                                                     ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_1oc1:auto_generated|decode_c7a:decode3                                                                                                                                                                                                                                                                                         ; decode_c7a                                 ; work         ;
;                |mux_93b:mux2|                                                                                                           ; 64 (64)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_1oc1:auto_generated|mux_93b:mux2                                                                                                                                                                                                                                                                                               ; mux_93b                                    ; work         ;
;       |Qsys_sdram:sdram|                                                                                                                ; 351 (242)    ; 209 (121)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (139)    ; 70 (2)            ; 139 (80)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                           ; Qsys_sdram                                 ; Qsys         ;
;          |Qsys_sdram_input_efifo_module:the_Qsys_sdram_input_efifo_module|                                                              ; 130 (130)    ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 68 (68)           ; 59 (59)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_sdram:sdram|Qsys_sdram_input_efifo_module:the_Qsys_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                           ; Qsys_sdram_input_efifo_module              ; Qsys         ;
;       |Qsys_sw:sw|                                                                                                                      ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_sw:sw                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys_sw                                    ; Qsys         ;
;       |Qsys_timer:timer|                                                                                                                ; 157 (157)    ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 21 (21)           ; 101 (101)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_timer:timer                                                                                                                                                                                                                                                                                                                                                                                           ; Qsys_timer                                 ; Qsys         ;
;       |TERASIC_AUTO_FOCUS:terasic_auto_focus_0|                                                                                         ; 748 (249)    ; 326 (113)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 396 (125)    ; 51 (6)            ; 301 (119)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0                                                                                                                                                                                                                                                                                                                                                                    ; TERASIC_AUTO_FOCUS                         ; Qsys         ;
;          |I2C_VCM_Config:vcm_i2c|                                                                                                       ; 101 (42)     ; 56 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (9)       ; 4 (0)             ; 52 (33)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c                                                                                                                                                                                                                                                                                                                                             ; I2C_VCM_Config                             ; Qsys         ;
;             |I2C_VCM_Controller:u0|                                                                                                     ; 59 (59)      ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 4 (4)             ; 19 (19)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0                                                                                                                                                                                                                                                                                                                       ; I2C_VCM_Controller                         ; Qsys         ;
;          |VCM_CTRL_P:vcm_ctrl|                                                                                                          ; 408 (220)    ; 157 (132)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 226 (71)     ; 41 (41)           ; 141 (105)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl                                                                                                                                                                                                                                                                                                                                                ; VCM_CTRL_P                                 ; Qsys         ;
;             |F_VCM:f|                                                                                                                   ; 106 (106)    ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 35 (35)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f                                                                                                                                                                                                                                                                                                                                        ; F_VCM                                      ; Qsys         ;
;             |lpm_mult:Mult0|                                                                                                            ; 30 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                 ; lpm_mult                                   ; work         ;
;                |multcore:mult_core|                                                                                                     ; 30 (19)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (19)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                              ; multcore                                   ; work         ;
;                   |mpar_add:padder|                                                                                                     ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                              ; mpar_add                                   ; work         ;
;                      |lpm_add_sub:adder[0]|                                                                                             ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                         ; lpm_add_sub                                ; work         ;
;                         |add_sub_jrg:auto_generated|                                                                                    ; 11 (11)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jrg:auto_generated                                                                                                                                                                                                                                              ; add_sub_jrg                                ; work         ;
;             |lpm_mult:Mult1|                                                                                                            ; 32 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                                 ; lpm_mult                                   ; work         ;
;                |multcore:mult_core|                                                                                                     ; 32 (21)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (20)      ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                                                                                                                                              ; multcore                                   ; work         ;
;                   |mpar_add:padder|                                                                                                     ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                              ; mpar_add                                   ; work         ;
;                      |lpm_add_sub:adder[0]|                                                                                             ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                         ; lpm_add_sub                                ; work         ;
;                         |add_sub_brg:auto_generated|                                                                                    ; 11 (11)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_brg:auto_generated                                                                                                                                                                                                                                              ; add_sub_brg                                ; work         ;
;             |lpm_mult:Mult2|                                                                                                            ; 23 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult2                                                                                                                                                                                                                                                                                                                                 ; lpm_mult                                   ; work         ;
;                |multcore:mult_core|                                                                                                     ; 23 (14)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                                                                                                                                              ; multcore                                   ; work         ;
;                   |mpar_add:padder|                                                                                                     ; 9 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                              ; mpar_add                                   ; work         ;
;                      |lpm_add_sub:adder[0]|                                                                                             ; 9 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                         ; lpm_add_sub                                ; work         ;
;                         |add_sub_1qg:auto_generated|                                                                                    ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_1qg:auto_generated                                                                                                                                                                                                                                              ; add_sub_1qg                                ; work         ;
;       |TERASIC_CAMERA:terasic_camera_0|                                                                                                 ; 527 (72)     ; 401 (29)                  ; 0 (0)         ; 129464      ; 17   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (27)     ; 156 (22)          ; 245 (23)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0                                                                                                                                                                                                                                                                                                                                                                            ; TERASIC_CAMERA                             ; Qsys         ;
;          |CAMERA_RGB:CAMERA_RGB_inst|                                                                                                   ; 324 (0)      ; 241 (0)                   ; 0 (0)         ; 22968       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 81 (0)            ; 163 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst                                                                                                                                                                                                                                                                                                                                                 ; CAMERA_RGB                                 ; Qsys         ;
;             |Bayer2RGB:Bayer2RGB_inst|                                                                                                  ; 284 (191)    ; 180 (159)                 ; 0 (0)         ; 22968       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (46)      ; 67 (67)           ; 138 (78)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst                                                                                                                                                                                                                                                                                                                        ; Bayer2RGB                                  ; Qsys         ;
;                |Bayer_LineBuffer:Bayer_LineBuffer_Inst|                                                                                 ; 27 (0)       ; 21 (0)                    ; 0 (0)         ; 22968       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst                                                                                                                                                                                                                                                                                 ; Bayer_LineBuffer                           ; Qsys         ;
;                   |altshift_taps:ALTSHIFT_TAPS_component|                                                                               ; 27 (0)       ; 21 (0)                    ; 0 (0)         ; 22968       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component                                                                                                                                                                                                                                           ; altshift_taps                              ; work         ;
;                      |shift_taps_3021:auto_generated|                                                                                   ; 27 (0)       ; 21 (1)                    ; 0 (0)         ; 22968       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated                                                                                                                                                                                                            ; shift_taps_3021                            ; work         ;
;                         |altsyncram_cic1:altsyncram2|                                                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 22968       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|altsyncram_cic1:altsyncram2                                                                                                                                                                                ; altsyncram_cic1                            ; work         ;
;                         |cntr_fog:cntr3|                                                                                                ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3                                                                                                                                                                                             ; cntr_fog                                   ; work         ;
;                         |cntr_p8f:cntr1|                                                                                                ; 15 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1                                                                                                                                                                                             ; cntr_p8f                                   ; work         ;
;                            |cmpr_tsb:cmpr6|                                                                                             ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|cmpr_tsb:cmpr6                                                                                                                                                                              ; cmpr_tsb                                   ; work         ;
;                |add2:add2_avg3|                                                                                                         ; 13 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add2:add2_avg3                                                                                                                                                                                                                                                                                                         ; add2                                       ; Qsys         ;
;                   |parallel_add:parallel_add_component|                                                                                 ; 13 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add2:add2_avg3|parallel_add:parallel_add_component                                                                                                                                                                                                                                                                     ; parallel_add                               ; work         ;
;                      |par_add_u9e:auto_generated|                                                                                       ; 13 (13)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add2:add2_avg3|parallel_add:parallel_add_component|par_add_u9e:auto_generated                                                                                                                                                                                                                                          ; par_add_u9e                                ; work         ;
;                |add2:add2_avg4|                                                                                                         ; 13 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add2:add2_avg4                                                                                                                                                                                                                                                                                                         ; add2                                       ; Qsys         ;
;                   |parallel_add:parallel_add_component|                                                                                 ; 13 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add2:add2_avg4|parallel_add:parallel_add_component                                                                                                                                                                                                                                                                     ; parallel_add                               ; work         ;
;                      |par_add_u9e:auto_generated|                                                                                       ; 13 (13)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add2:add2_avg4|parallel_add:parallel_add_component|par_add_u9e:auto_generated                                                                                                                                                                                                                                          ; par_add_u9e                                ; work         ;
;                |add4:add4_avg2|                                                                                                         ; 40 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 13 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add4:add4_avg2                                                                                                                                                                                                                                                                                                         ; add4                                       ; Qsys         ;
;                   |parallel_add:parallel_add_component|                                                                                 ; 40 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 13 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add4:add4_avg2|parallel_add:parallel_add_component                                                                                                                                                                                                                                                                     ; parallel_add                               ; work         ;
;                      |par_add_1ae:auto_generated|                                                                                       ; 40 (40)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add4:add4_avg2|parallel_add:parallel_add_component|par_add_1ae:auto_generated                                                                                                                                                                                                                                          ; par_add_1ae                                ; work         ;
;             |CAMERA_Bayer:CAMERA_Bayer_inst|                                                                                            ; 66 (66)      ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 14 (14)           ; 51 (51)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst                                                                                                                                                                                                                                                                                                                  ; CAMERA_Bayer                               ; Qsys         ;
;          |rgb_fifo:rgb_fifo_inst|                                                                                                       ; 150 (0)      ; 131 (0)                   ; 0 (0)         ; 106496      ; 13   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 53 (0)            ; 78 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst                                                                                                                                                                                                                                                                                                                                                     ; rgb_fifo                                   ; Qsys         ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 150 (0)      ; 131 (0)                   ; 0 (0)         ; 106496      ; 13   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 53 (0)            ; 78 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                             ; dcfifo                                     ; work         ;
;                |dcfifo_6kh1:auto_generated|                                                                                             ; 150 (46)     ; 131 (43)                  ; 0 (0)         ; 106496      ; 13   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (2)       ; 53 (25)           ; 78 (6)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated                                                                                                                                                                                                                                                                                                  ; dcfifo_6kh1                                ; work         ;
;                   |a_graycounter_qvb:wrptr_g1p|                                                                                         ; 26 (26)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 25 (25)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p                                                                                                                                                                                                                                                                      ; a_graycounter_qvb                          ; work         ;
;                   |a_graycounter_uh6:rdptr_g1p|                                                                                         ; 26 (26)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_uh6:rdptr_g1p                                                                                                                                                                                                                                                                      ; a_graycounter_uh6                          ; work         ;
;                   |alt_synch_pipe_bpl:rs_dgwp|                                                                                          ; 26 (0)       ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 13 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_bpl:rs_dgwp                                                                                                                                                                                                                                                                       ; alt_synch_pipe_bpl                         ; work         ;
;                      |dffpipe_se9:dffpipe12|                                                                                            ; 26 (26)      ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe12                                                                                                                                                                                                                                                 ; dffpipe_se9                                ; work         ;
;                   |alt_synch_pipe_cpl:ws_dgrp|                                                                                          ; 26 (0)       ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 12 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp                                                                                                                                                                                                                                                                       ; alt_synch_pipe_cpl                         ; work         ;
;                      |dffpipe_te9:dffpipe15|                                                                                            ; 26 (26)      ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 12 (12)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15                                                                                                                                                                                                                                                 ; dffpipe_te9                                ; work         ;
;                   |altsyncram_r541:fifo_ram|                                                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 106496      ; 13   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram                                                                                                                                                                                                                                                                         ; altsyncram_r541                            ; work         ;
;                   |cmpr_3h5:rdempty_eq_comp_lsb|                                                                                        ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|cmpr_3h5:rdempty_eq_comp_lsb                                                                                                                                                                                                                                                                     ; cmpr_3h5                                   ; work         ;
;                   |mux_9d7:rdemp_eq_comp_lsb_mux|                                                                                       ; 10 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|mux_9d7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                    ; mux_9d7                                    ; work         ;
;                   |mux_9d7:rdemp_eq_comp_msb_mux|                                                                                       ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|mux_9d7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                    ; mux_9d7                                    ; work         ;
;                   |mux_9d7:wrfull_eq_comp_lsb_mux|                                                                                      ; 10 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|mux_9d7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                                                   ; mux_9d7                                    ; work         ;
;                   |mux_9d7:wrfull_eq_comp_msb_mux|                                                                                      ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|mux_9d7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                                                   ; mux_9d7                                    ; work         ;
;       |alt_vipitc131_IS2Vid:alt_vip_itc_0|                                                                                              ; 404 (111)    ; 262 (54)                  ; 0 (0)         ; 19456       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (58)     ; 83 (8)            ; 179 (45)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0                                                                                                                                                                                                                                                                                                                                                                         ; alt_vipitc131_IS2Vid                       ; Qsys         ;
;          |alt_vipitc131_IS2Vid_statemachine:statemachine|                                                                               ; 33 (33)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_IS2Vid_statemachine:statemachine                                                                                                                                                                                                                                                                                                                          ; alt_vipitc131_IS2Vid_statemachine          ; Qsys         ;
;          |alt_vipitc131_common_fifo:input_fifo|                                                                                         ; 201 (0)      ; 173 (0)                   ; 0 (0)         ; 19456       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 74 (0)            ; 99 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo                                                                                                                                                                                                                                                                                                                                    ; alt_vipitc131_common_fifo                  ; Qsys         ;
;             |dcfifo:input_fifo|                                                                                                         ; 201 (0)      ; 173 (0)                   ; 0 (0)         ; 19456       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 74 (0)            ; 99 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo                                                                                                                                                                                                                                                                                                                  ; dcfifo                                     ; work         ;
;                |dcfifo_isj1:auto_generated|                                                                                             ; 201 (68)     ; 173 (57)                  ; 0 (0)         ; 19456       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (7)       ; 74 (34)           ; 99 (18)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated                                                                                                                                                                                                                                                                                       ; dcfifo_isj1                                ; work         ;
;                   |a_gray2bin_tsa:rdptr_g_gray2bin|                                                                                     ; 10 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_gray2bin_tsa:rdptr_g_gray2bin                                                                                                                                                                                                                                                       ; a_gray2bin_tsa                             ; work         ;
;                   |a_gray2bin_tsa:rs_dgwp_gray2bin|                                                                                     ; 10 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_gray2bin_tsa:rs_dgwp_gray2bin                                                                                                                                                                                                                                                       ; a_gray2bin_tsa                             ; work         ;
;                   |a_gray2bin_tsa:wrptr_g_gray2bin|                                                                                     ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_gray2bin_tsa:wrptr_g_gray2bin                                                                                                                                                                                                                                                       ; a_gray2bin_tsa                             ; work         ;
;                   |a_gray2bin_tsa:ws_dgrp_gray2bin|                                                                                     ; 10 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_gray2bin_tsa:ws_dgrp_gray2bin                                                                                                                                                                                                                                                       ; a_gray2bin_tsa                             ; work         ;
;                   |a_graycounter_ovb:wrptr_g1p|                                                                                         ; 22 (22)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 18 (18)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_graycounter_ovb:wrptr_g1p                                                                                                                                                                                                                                                           ; a_graycounter_ovb                          ; work         ;
;                   |a_graycounter_sh6:rdptr_g1p|                                                                                         ; 24 (24)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 15 (15)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_graycounter_sh6:rdptr_g1p                                                                                                                                                                                                                                                           ; a_graycounter_sh6                          ; work         ;
;                   |alt_synch_pipe_9pl:rs_dgwp|                                                                                          ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 5 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                                                                                                                                                                                                                            ; alt_synch_pipe_9pl                         ; work         ;
;                      |dffpipe_qe9:dffpipe15|                                                                                            ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe15                                                                                                                                                                                                                                      ; dffpipe_qe9                                ; work         ;
;                   |alt_synch_pipe_apl:ws_dgrp|                                                                                          ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 5 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|alt_synch_pipe_apl:ws_dgrp                                                                                                                                                                                                                                                            ; alt_synch_pipe_apl                         ; work         ;
;                      |dffpipe_re9:dffpipe18|                                                                                            ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe18                                                                                                                                                                                                                                      ; dffpipe_re9                                ; work         ;
;                   |altsyncram_uc61:fifo_ram|                                                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 19456       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram                                                                                                                                                                                                                                                              ; altsyncram_uc61                            ; work         ;
;                   |dffpipe_3dc:rdaclr|                                                                                                  ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|dffpipe_3dc:rdaclr                                                                                                                                                                                                                                                                    ; dffpipe_3dc                                ; work         ;
;                   |dffpipe_pe9:rs_brp|                                                                                                  ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                                                                    ; dffpipe_pe9                                ; work         ;
;                   |dffpipe_pe9:rs_bwp|                                                                                                  ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                                                                    ; dffpipe_pe9                                ; work         ;
;                   |dffpipe_pe9:ws_brp|                                                                                                  ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|dffpipe_pe9:ws_brp                                                                                                                                                                                                                                                                    ; dffpipe_pe9                                ; work         ;
;                   |dffpipe_pe9:ws_bwp|                                                                                                  ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                                                                                                                                                                                    ; dffpipe_pe9                                ; work         ;
;                   |mux_9d7:rdemp_eq_comp_lsb_mux|                                                                                       ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|mux_9d7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                         ; mux_9d7                                    ; work         ;
;                   |mux_9d7:rdemp_eq_comp_msb_mux|                                                                                       ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|mux_9d7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                         ; mux_9d7                                    ; work         ;
;          |alt_vipitc131_common_generic_count:h_counter|                                                                                 ; 28 (28)      ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 12 (12)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_generic_count:h_counter                                                                                                                                                                                                                                                                                                                            ; alt_vipitc131_common_generic_count         ; Qsys         ;
;          |alt_vipitc131_common_generic_count:v_counter|                                                                                 ; 29 (29)      ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 12 (12)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_generic_count:v_counter                                                                                                                                                                                                                                                                                                                            ; alt_vipitc131_common_generic_count         ; Qsys         ;
;          |alt_vipitc131_common_sync:enable_sync|                                                                                        ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_sync:enable_sync                                                                                                                                                                                                                                                                                                                                   ; alt_vipitc131_common_sync                  ; Qsys         ;
;       |altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|                                                                      ; 420 (0)      ; 242 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (0)      ; 17 (0)            ; 225 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0                                                                                                                                                                                                                                                                                                                                                 ; altera_i2cslave_to_avlmm_bridge            ; Qsys         ;
;          |altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|                                                                        ; 218 (218)    ; 127 (127)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 1 (1)             ; 133 (133)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen                                                                                                                                                                                                                                                                                           ; altr_i2c_avl_mst_intf_gen                  ; Qsys         ;
;          |altr_i2c_condt_det:i_altr_i2c_condt_det|                                                                                      ; 8 (8)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_condt_det:i_altr_i2c_condt_det                                                                                                                                                                                                                                                                                                         ; altr_i2c_condt_det                         ; Qsys         ;
;          |altr_i2c_databuffer:rx_databuffer|                                                                                            ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_databuffer:rx_databuffer                                                                                                                                                                                                                                                                                                               ; altr_i2c_databuffer                        ; Qsys         ;
;          |altr_i2c_databuffer:tx_databuffer|                                                                                            ; 9 (9)        ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_databuffer:tx_databuffer                                                                                                                                                                                                                                                                                                               ; altr_i2c_databuffer                        ; Qsys         ;
;          |altr_i2c_rxshifter:i_altr_i2c_rxshifter|                                                                                      ; 38 (38)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 18 (18)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_rxshifter:i_altr_i2c_rxshifter                                                                                                                                                                                                                                                                                                         ; altr_i2c_rxshifter                         ; Qsys         ;
;          |altr_i2c_slvfsm:i_altr_i2c_slvfsm|                                                                                            ; 49 (49)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 20 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_slvfsm:i_altr_i2c_slvfsm                                                                                                                                                                                                                                                                                                               ; altr_i2c_slvfsm                            ; Qsys         ;
;          |altr_i2c_spksupp:i_altr_i2c_spksupp|                                                                                          ; 26 (26)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 22 (22)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_spksupp:i_altr_i2c_spksupp                                                                                                                                                                                                                                                                                                             ; altr_i2c_spksupp                           ; Qsys         ;
;          |altr_i2c_txout:i_altr_i2c_txout|                                                                                              ; 47 (47)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 1 (1)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_txout:i_altr_i2c_txout                                                                                                                                                                                                                                                                                                                 ; altr_i2c_txout                             ; Qsys         ;
;          |altr_i2c_txshifter:i_altr_i2c_txshifter|                                                                                      ; 28 (28)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 4 (4)             ; 15 (15)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_txshifter:i_altr_i2c_txshifter                                                                                                                                                                                                                                                                                                         ; altr_i2c_txshifter                         ; Qsys         ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 16 (10)      ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                 ; altera_reset_controller                    ; Qsys         ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                  ; altera_reset_synchronizer                  ; Qsys         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                      ; altera_reset_synchronizer                  ; Qsys         ;
;       |altera_reset_controller:rst_controller_002|                                                                                      ; 16 (10)      ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                 ; altera_reset_controller                    ; Qsys         ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                  ; altera_reset_synchronizer                  ; Qsys         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                      ; altera_reset_synchronizer                  ; Qsys         ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                     ; altera_reset_controller                    ; Qsys         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                          ; altera_reset_synchronizer                  ; Qsys         ;
;       |i2c_opencores:i2c_opencores_camera|                                                                                              ; 277 (0)      ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 3 (0)             ; 126 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_camera                                                                                                                                                                                                                                                                                                                                                                         ; i2c_opencores                              ; Qsys         ;
;          |i2c_master_top:i2c_master_top_inst|                                                                                           ; 277 (78)     ; 129 (54)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (25)     ; 3 (3)             ; 126 (43)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst                                                                                                                                                                                                                                                                                                                                      ; i2c_master_top                             ; Qsys         ;
;             |i2c_master_byte_ctrl:byte_controller|                                                                                      ; 206 (56)     ; 75 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (30)     ; 0 (0)             ; 83 (26)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                                                                                 ; i2c_master_byte_ctrl                       ; Qsys         ;
;                |i2c_master_bit_ctrl:bit_controller|                                                                                     ; 150 (150)    ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 0 (0)             ; 57 (57)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                                                                                              ; i2c_master_bit_ctrl                        ; Qsys         ;
;       |i2c_opencores:i2c_opencores_mipi|                                                                                                ; 293 (0)      ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (0)      ; 2 (0)             ; 133 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_mipi                                                                                                                                                                                                                                                                                                                                                                           ; i2c_opencores                              ; Qsys         ;
;          |i2c_master_top:i2c_master_top_inst|                                                                                           ; 293 (86)     ; 129 (54)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (30)     ; 2 (2)             ; 133 (54)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst                                                                                                                                                                                                                                                                                                                                        ; i2c_master_top                             ; Qsys         ;
;             |i2c_master_byte_ctrl:byte_controller|                                                                                      ; 207 (56)     ; 75 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (30)     ; 0 (0)             ; 79 (26)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                                                                                   ; i2c_master_byte_ctrl                       ; Qsys         ;
;                |i2c_master_bit_ctrl:bit_controller|                                                                                     ; 151 (151)    ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (98)      ; 0 (0)             ; 53 (53)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                                                                                                ; i2c_master_bit_ctrl                        ; Qsys         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 141 (0)      ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 7 (0)             ; 66 (0)           ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                      ; pzdyqx                                     ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 141 (13)     ; 73 (9)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (4)       ; 7 (1)             ; 66 (8)           ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                         ; pzdyqx_impl                                ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 59 (29)      ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (21)      ; 6 (6)             ; 22 (2)           ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                           ; GHVD5181                                   ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 30 (30)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                         ; LQYT7093                                   ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 13 (13)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                       ; KIFI3548                                   ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 22 (22)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                       ; LQYT7093                                   ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 34 (34)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                       ; PUDL0439                                   ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 181 (1)      ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (1)       ; 16 (0)            ; 75 (0)           ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                   ; sld_hub                                    ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 180 (0)      ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 16 (0)            ; 75 (0)           ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                   ; alt_sld_fab_with_jtag_input                ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 180 (0)      ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 16 (0)            ; 75 (0)           ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                ; alt_sld_fab                                ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 180 (8)      ; 91 (7)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 16 (4)            ; 75 (0)           ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                            ; alt_sld_fab_alt_sld_fab                    ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 175 (0)      ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 12 (0)            ; 75 (0)           ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                ; alt_sld_fab_alt_sld_fab_sldfabric          ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 175 (127)    ; 84 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (69)      ; 12 (12)           ; 75 (48)          ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                   ; sld_jtag_hub                               ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 28 (28)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                           ; sld_rom_sr                                 ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                         ; sld_shadow_jsm                             ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                          ;
+-----------------+----------+---------------+---------------+-----------------------+------------+------------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ; TCOE       ;
+-----------------+----------+---------------+---------------+-----------------------+------------+------------+
; ADC_CLK_10      ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_ADDR[0]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[1]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[2]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[3]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[4]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[5]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[6]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[7]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[8]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[9]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[10]   ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[11]   ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[12]   ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_BA[0]      ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_BA[1]      ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_CAS_N      ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_CKE        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_CLK        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_CS_N       ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_LDQM       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_RAS_N      ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_UDQM       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_WE_N       ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; HEX0[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[8]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[9]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[0]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[1]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[2]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[3]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[0]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[1]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[2]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[3]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_HS          ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[0]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[1]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[2]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[3]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_VS          ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; GSENSOR_CS_N    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; GSENSOR_INT[1]  ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; GSENSOR_INT[2]  ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; GSENSOR_SCLK    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; CAMERA_PWDN_n   ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; MIPI_CS_n       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; MIPI_MCLK       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; MIPI_REFCLK     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; MIPI_RESET_n    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; GSENSOR_SDI     ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; GSENSOR_SDO     ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[0]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[1]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[2]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[3]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[4]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[5]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[6]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[7]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[8]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[9]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[10]  ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[11]  ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[12]  ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[13]  ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_RESET_N ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_DQ[0]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[1]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[2]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[3]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[4]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[5]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[6]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[7]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[8]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[9]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[10]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[11]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[12]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[13]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[14]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[15]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; ARDUINO_IO[14]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[15]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; CAMERA_I2C_SCL  ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; CAMERA_I2C_SDA  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; MIPI_I2C_SCL    ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; MIPI_I2C_SDA    ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; MAX10_CLK1_50   ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MAX10_CLK2_50   ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_VS   ; Input    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; SW[0]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; MIPI_PIXEL_CLK  ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --         ;
; KEY[0]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[8]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; SW[7]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[6]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; SW[5]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[4]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[3]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[2]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; KEY[1]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[1]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[9]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; MIPI_PIXEL_HS   ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[4] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[3] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[2] ; Input    ; --            ; (0) 0 ps      ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[1] ; Input    ; --            ; (0) 0 ps      ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[0] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[5] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[6] ; Input    ; --            ; (0) 0 ps      ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[7] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[8] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[9] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
+-----------------+----------+---------------+---------------+-----------------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_CLK_10                                                                                                                                                                                                                                              ;                   ;         ;
; GSENSOR_INT[1]                                                                                                                                                                                                                                          ;                   ;         ;
; GSENSOR_INT[2]                                                                                                                                                                                                                                          ;                   ;         ;
; GSENSOR_SDI                                                                                                                                                                                                                                             ;                   ;         ;
; GSENSOR_SDO                                                                                                                                                                                                                                             ;                   ;         ;
; ARDUINO_IO[0]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[1]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[2]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[3]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[4]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[5]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[6]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[7]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[8]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[9]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[10]                                                                                                                                                                                                                                          ;                   ;         ;
; ARDUINO_IO[11]                                                                                                                                                                                                                                          ;                   ;         ;
; ARDUINO_IO[12]                                                                                                                                                                                                                                          ;                   ;         ;
; ARDUINO_IO[13]                                                                                                                                                                                                                                          ;                   ;         ;
; ARDUINO_RESET_N                                                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                                             ;                   ;         ;
; ARDUINO_IO[14]                                                                                                                                                                                                                                          ;                   ;         ;
;      - Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_spksupp:i_altr_i2c_spksupp|sda_doublesync_a~0                                                                                                                        ; 0                 ; 6       ;
; ARDUINO_IO[15]                                                                                                                                                                                                                                          ;                   ;         ;
;      - Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_spksupp:i_altr_i2c_spksupp|scl_doublesync_a~0                                                                                                                        ; 0                 ; 6       ;
; CAMERA_I2C_SCL                                                                                                                                                                                                                                          ;                   ;         ;
;      - Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~0                                                                                     ; 1                 ; 6       ;
; CAMERA_I2C_SDA                                                                                                                                                                                                                                          ;                   ;         ;
;      - Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0                                                                                     ; 0                 ; 6       ;
;      - Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|ACK1~0                                                                                                                                              ; 0                 ; 6       ;
;      - Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|ACK2~2                                                                                                                                              ; 0                 ; 6       ;
; MIPI_I2C_SCL                                                                                                                                                                                                                                            ;                   ;         ;
;      - Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~0                                                                                       ; 1                 ; 6       ;
; MIPI_I2C_SDA                                                                                                                                                                                                                                            ;                   ;         ;
;      - Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0                                                                                       ; 0                 ; 6       ;
; MAX10_CLK1_50                                                                                                                                                                                                                                           ;                   ;         ;
; MAX10_CLK2_50                                                                                                                                                                                                                                           ;                   ;         ;
; MIPI_PIXEL_VS                                                                                                                                                                                                                                           ;                   ;         ;
;      - FpsMonitor:uFps|pre_vs                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - FpsMonitor:uFps|rfps_l[0]~2                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - FpsMonitor:uFps|rfps_h[0]~1                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - MIPI_PIXEL_VS_d~feeder                                                                                                                                                                                                                           ; 1                 ; 6       ;
; SW[0]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|EEE_IMGPROC:eee_imgproc_0|concat~0                                                                                                                                                                                                       ; 1                 ; 6       ;
;      - Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg|data_out~48                                                                                                                                                                                 ; 1                 ; 6       ;
;      - Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg|data_out~64                                                                                                                                                                                 ; 1                 ; 6       ;
;      - Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg|data_out~70                                                                                                                                                                                 ; 1                 ; 6       ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[0]                                                                                                                                                                                                               ; 1                 ; 6       ;
; MIPI_PIXEL_CLK                                                                                                                                                                                                                                          ;                   ;         ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_write                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|altsyncram_cic1:altsyncram2|ram_block5a0 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|altsyncram_cic1:altsyncram2|ram_block5a4 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|altsyncram_cic1:altsyncram2|ram_block5a7 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|altsyncram_cic1:altsyncram2|ram_block5a9 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ram_block11a0                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ram_block11a2                                                                                         ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ram_block11a4                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ram_block11a6                                                                                         ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ram_block11a8                                                                                         ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ram_block11a10                                                                                        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ram_block11a12                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ram_block11a14                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ram_block11a16                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ram_block11a18                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ram_block11a20                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ram_block11a22                                                                                        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ram_block11a24                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[9]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[8]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[7]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[6]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[5]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[4]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[3]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[2]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[1]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[0]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[4]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[5]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[6]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[7]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[8]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[9]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[10]                                                                                                                                            ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[11]                                                                                                                                            ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[9]                                                                                                                                       ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[10]                                                                                                                                      ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[11]                                                                                                                                      ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[10]                                                                                                                                      ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[11]                                                                                                                                      ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[9]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[7]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[8]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[5]                                                                                                                                       ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[6]                                                                                                                                       ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[7]                                                                                                                                       ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[8]                                                                                                                                       ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[0]                                                                                                                                       ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[1]                                                                                                                                       ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[2]                                                                                                                                       ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[3]                                                                                                                                       ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[4]                                                                                                                                       ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[0]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[1]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[2]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[3]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[4]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[5]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[6]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[24]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[0]                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[1]                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[2]                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[3]                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[4]                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[5]                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[6]                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[7]                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[8]                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[9]                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[10]                                                                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[12]                                                                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[11]                                                                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[25]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[5]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[6]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[7]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[8]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_VALID                                                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[7]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[8]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[9]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[9]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[10]                                                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[11]                                                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[10]                                                                                                                                            ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[11]                                                                                                                                            ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a6                                                                                         ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a4                                                                                         ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[4]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[6]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a5                                                                                         ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a2                                                                                         ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[2]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[5]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a3                                                                                         ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[3]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a0                                                                                         ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[0]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a1                                                                                         ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[1]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a11                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[11]                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a12                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[12]                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a9                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a10                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[10]                                                                   ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[9]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a7                                                                                         ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a8                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[8]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[7]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[0]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[0]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[1]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[2]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[3]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[4]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[5]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[6]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[1]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[2]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[4]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[3]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[4]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[6]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[2]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[5]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[3]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[0]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[1]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[8]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[7]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[12]                                                                                                            ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[11]                                                                                                            ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[10]                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[9]                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[0]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[1]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[2]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[3]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[4]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[5]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[6]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[7]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[8]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[9]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[10]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[11]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[12]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[13]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[14]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[15]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[5]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[6]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[7]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[8]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_VALID                                                                                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[7]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[8]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[9]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[9]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[10]                                                                                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[11]                                                                                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[10]                                                                                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[11]                                                                                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|parity9                                                                                            ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[4]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[6]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[2]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[5]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[3]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[0]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[1]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[11]                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[12]                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[10]                                                                   ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[9]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[8]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[7]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[0]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[0]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[1]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[2]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[3]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[4]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[5]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[6]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[1]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[2]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[4]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[3]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[23]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[22]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[21]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[20]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[17]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[16]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[19]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[18]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[4]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[5]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[6]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[7]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[8]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[9]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[10]                                                                                                                                            ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[11]                                                                                                                                            ; 1                 ; 0       ;
;      - MIPI_PIXEL_VS_d                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - MIPI_PIXEL_HS_d                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|sub_parity10a[3]                                                                                   ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|sub_parity10a[2]                                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|sub_parity10a[1]                                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|sub_parity10a[0]                                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[11]                                                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[10]                                                                                                                                            ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[9]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[8]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[5]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[4]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[7]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[6]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|in_rgb_active_area                                                                                                                                   ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|xfer_rgb_data                                                                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][4]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][1]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][1]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][5]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][4]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][4]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][1]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][1]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][0]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][4]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][6]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][5]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][4]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][4]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][1]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][1]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][0]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][0]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][6]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][5]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][1]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][0]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][6]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][7]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][7]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][7]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][7]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][8]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][8]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][8]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][8]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][8]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][8]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][7]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][9]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][9]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][9]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][9]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][10]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][10]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][10]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][10]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][10]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][10]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][10]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][10]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][9]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][11]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][11]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][11]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][11]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][11]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][11]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][11]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][11]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][10]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][11]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|pre_CAMERA_FVAL                                                                                                                                ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|pre_CAMERA_LVAL                                                                                                                                ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][1]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|dffe4                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[6]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[5]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[4]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[3]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[2]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[7]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[8]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[9]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[10]                                                                                                                                 ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[11]                                                                                                                                 ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[9]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[8]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[7]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[6]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[5]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[4]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[3]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[2]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[1]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[0]        ; 1                 ; 0       ;
;      - MIPI_PIXEL_D_d[4]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - MIPI_PIXEL_D_d[3]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - MIPI_PIXEL_D_d[2]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - MIPI_PIXEL_D_d[1]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - MIPI_PIXEL_D_d[0]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - MIPI_PIXEL_D_d[5]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - MIPI_PIXEL_D_d[6]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - MIPI_PIXEL_D_d[7]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - MIPI_PIXEL_D_d[8]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - MIPI_PIXEL_D_d[9]                                                                                                                                                                                                                                ; 1                 ; 0       ;
; KEY[0]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - Qsys:u0|Qsys_key:key|read_mux_out[0]                                                                                                                                                                                                             ; 0                 ; 6       ;
; SW[8]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[8]                                                                                                                                                                                                               ; 1                 ; 6       ;
; SW[7]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[7]                                                                                                                                                                                                               ; 0                 ; 6       ;
; SW[6]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[6]                                                                                                                                                                                                               ; 1                 ; 6       ;
; SW[5]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[5]                                                                                                                                                                                                               ; 0                 ; 6       ;
; SW[4]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[4]                                                                                                                                                                                                               ; 0                 ; 6       ;
; SW[3]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[3]                                                                                                                                                                                                               ; 0                 ; 6       ;
; SW[2]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[2]                                                                                                                                                                                                               ; 1                 ; 6       ;
; KEY[1]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - Qsys:u0|Qsys_key:key|read_mux_out[1]                                                                                                                                                                                                             ; 0                 ; 6       ;
; SW[1]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[1]                                                                                                                                                                                                               ; 0                 ; 6       ;
; SW[9]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[9]                                                                                                                                                                                                               ; 1                 ; 6       ;
; MIPI_PIXEL_HS                                                                                                                                                                                                                                           ;                   ;         ;
;      - MIPI_PIXEL_HS_d~feeder                                                                                                                                                                                                                           ; 0                 ; 0       ;
; MIPI_PIXEL_D[4]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[4]~feeder                                                                                                                                                                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[3]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[3]~feeder                                                                                                                                                                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[2]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[2]~feeder                                                                                                                                                                                                                         ; 1                 ; 0       ;
; MIPI_PIXEL_D[1]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[1]~feeder                                                                                                                                                                                                                         ; 1                 ; 0       ;
; MIPI_PIXEL_D[0]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[0]~feeder                                                                                                                                                                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[5]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[5]~feeder                                                                                                                                                                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[6]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[6]~feeder                                                                                                                                                                                                                         ; 1                 ; 0       ;
; MIPI_PIXEL_D[7]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[7]~feeder                                                                                                                                                                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[8]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[8]~feeder                                                                                                                                                                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[9]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[9]~feeder                                                                                                                                                                                                                         ; 0                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; FpsMonitor:uFps|LessThan0~8                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y52_N8      ; 35      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; FpsMonitor:uFps|rfps_h[0]~1                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y52_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; FpsMonitor:uFps|rfps_l[0]~2                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y52_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                               ; PIN_P11                ; 2735    ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                               ; PIN_P11                ; 3       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK2_50                                                                                                                                                                                                                                                                                                                                               ; PIN_N14                ; 44      ; Clock                                              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; MIPI_PIXEL_CLK                                                                                                                                                                                                                                                                                                                                              ; PIN_W10                ; 369     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_3l6:usedw_counter|_~2                                                                                                                                                                                                 ; LCCOMB_X34_Y13_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_mka:rd_ptr_msb|_~0                                                                                                                                                                                                    ; LCCOMB_X31_Y13_N6      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_nka:wr_ptr|_~2                                                                                                                                                                                                        ; LCCOMB_X34_Y13_N18     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                               ; LCCOMB_X31_Y13_N4      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|valid_wreq                                                                                                                                                                                                                 ; LCCOMB_X34_Y13_N26     ; 14      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg|data_out[1]                                                                                                                                                                                                                                                                                             ; FF_X67_Y15_N7          ; 84      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg|data_out[23]~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X67_Y15_N0      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg|data_out[6]~13                                                                                                                                                                                                                                                                                         ; LCCOMB_X67_Y15_N22     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg|valid_out~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X71_Y15_N0      ; 21      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|always2~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y15_N2      ; 229     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|b_x_max[10]~1                                                                                                                                                                                                                                                                                                             ; LCCOMB_X70_Y6_N2       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|b_x_min[10]~1                                                                                                                                                                                                                                                                                                             ; LCCOMB_X70_Y6_N6       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|b_y_max[10]~2                                                                                                                                                                                                                                                                                                             ; LCCOMB_X69_Y13_N4      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|b_y_min[10]~1                                                                                                                                                                                                                                                                                                             ; LCCOMB_X67_Y11_N2      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|bb_col[22]~1                                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y13_N26     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|always1~0                                                                                                                                                                                                                                                       ; LCCOMB_X46_Y22_N24     ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|currentWrLine[1]~0                                                                                                                                                                                                                                              ; LCCOMB_X45_Y19_N26     ; 12      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|data_ready~0                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y22_N22     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|pixelStartUpCounter[5]~13                                                                                                                                                                                                                                       ; LCCOMB_X46_Y22_N2      ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|pixelStartUpCounter[5]~14                                                                                                                                                                                                                                       ; LCCOMB_X46_Y22_N28     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|cntr_2qg:cntr3|counter_reg_bit[10]~0                                                                                                                                ; LCCOMB_X75_Y8_N4       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|cntr_caf:cntr1|cout_actual                                                                                                                                          ; LCCOMB_X74_Y4_N30      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|dffe4                                                                                                                                                               ; FF_X75_Y8_N31          ; 6       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1000                                                                                                                                                                                                                                   ; LCCOMB_X32_Y26_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1001                                                                                                                                                                                                                                   ; LCCOMB_X32_Y26_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1002                                                                                                                                                                                                                                   ; LCCOMB_X30_Y26_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1003                                                                                                                                                                                                                                   ; LCCOMB_X30_Y26_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1004                                                                                                                                                                                                                                   ; LCCOMB_X29_Y26_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1005                                                                                                                                                                                                                                   ; LCCOMB_X29_Y26_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1006                                                                                                                                                                                                                                   ; LCCOMB_X30_Y26_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1007                                                                                                                                                                                                                                   ; LCCOMB_X27_Y33_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1008                                                                                                                                                                                                                                   ; LCCOMB_X35_Y26_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1009                                                                                                                                                                                                                                   ; LCCOMB_X35_Y26_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1010                                                                                                                                                                                                                                   ; LCCOMB_X35_Y26_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1011                                                                                                                                                                                                                                   ; LCCOMB_X36_Y30_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1012                                                                                                                                                                                                                                   ; LCCOMB_X37_Y30_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1013                                                                                                                                                                                                                                   ; LCCOMB_X37_Y30_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1014                                                                                                                                                                                                                                   ; LCCOMB_X36_Y30_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1017                                                                                                                                                                                                                                   ; LCCOMB_X32_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1018                                                                                                                                                                                                                                   ; LCCOMB_X34_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1019                                                                                                                                                                                                                                   ; LCCOMB_X34_Y27_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1020                                                                                                                                                                                                                                   ; LCCOMB_X32_Y27_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1021                                                                                                                                                                                                                                   ; LCCOMB_X29_Y24_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1022                                                                                                                                                                                                                                   ; LCCOMB_X29_Y28_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1023                                                                                                                                                                                                                                   ; LCCOMB_X30_Y24_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1024                                                                                                                                                                                                                                   ; LCCOMB_X30_Y24_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1025                                                                                                                                                                                                                                   ; LCCOMB_X34_Y22_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1026                                                                                                                                                                                                                                   ; LCCOMB_X35_Y22_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1027                                                                                                                                                                                                                                   ; LCCOMB_X35_Y22_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1028                                                                                                                                                                                                                                   ; LCCOMB_X35_Y22_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1029                                                                                                                                                                                                                                   ; LCCOMB_X27_Y35_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1030                                                                                                                                                                                                                                   ; LCCOMB_X23_Y38_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1031                                                                                                                                                                                                                                   ; LCCOMB_X23_Y38_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1032                                                                                                                                                                                                                                   ; LCCOMB_X27_Y35_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1033                                                                                                                                                                                                                                   ; LCCOMB_X35_Y31_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1034                                                                                                                                                                                                                                   ; LCCOMB_X36_Y31_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1035                                                                                                                                                                                                                                   ; LCCOMB_X37_Y28_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1036                                                                                                                                                                                                                                   ; LCCOMB_X37_Y31_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1037                                                                                                                                                                                                                                   ; LCCOMB_X35_Y23_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1038                                                                                                                                                                                                                                   ; LCCOMB_X35_Y23_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1039                                                                                                                                                                                                                                   ; LCCOMB_X35_Y23_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1040                                                                                                                                                                                                                                   ; LCCOMB_X35_Y23_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1041                                                                                                                                                                                                                                   ; LCCOMB_X31_Y25_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1042                                                                                                                                                                                                                                   ; LCCOMB_X31_Y25_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1043                                                                                                                                                                                                                                   ; LCCOMB_X27_Y26_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1044                                                                                                                                                                                                                                   ; LCCOMB_X26_Y28_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1045                                                                                                                                                                                                                                   ; LCCOMB_X27_Y28_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1046                                                                                                                                                                                                                                   ; LCCOMB_X27_Y28_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1047                                                                                                                                                                                                                                   ; LCCOMB_X32_Y29_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1048                                                                                                                                                                                                                                   ; LCCOMB_X31_Y29_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1049                                                                                                                                                                                                                                   ; LCCOMB_X31_Y29_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1050                                                                                                                                                                                                                                   ; LCCOMB_X32_Y29_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1051                                                                                                                                                                                                                                   ; LCCOMB_X37_Y27_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1052                                                                                                                                                                                                                                   ; LCCOMB_X37_Y27_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1053                                                                                                                                                                                                                                   ; LCCOMB_X37_Y27_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1054                                                                                                                                                                                                                                   ; LCCOMB_X36_Y27_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1055                                                                                                                                                                                                                                   ; LCCOMB_X24_Y27_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1056                                                                                                                                                                                                                                   ; LCCOMB_X25_Y25_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1057                                                                                                                                                                                                                                   ; LCCOMB_X25_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1058                                                                                                                                                                                                                                   ; LCCOMB_X25_Y27_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1059                                                                                                                                                                                                                                   ; LCCOMB_X31_Y27_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1060                                                                                                                                                                                                                                   ; LCCOMB_X31_Y25_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1061                                                                                                                                                                                                                                   ; LCCOMB_X31_Y25_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1062                                                                                                                                                                                                                                   ; LCCOMB_X34_Y30_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1063                                                                                                                                                                                                                                   ; LCCOMB_X35_Y30_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1064                                                                                                                                                                                                                                   ; LCCOMB_X35_Y30_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1065                                                                                                                                                                                                                                   ; LCCOMB_X34_Y30_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1066                                                                                                                                                                                                                                   ; LCCOMB_X34_Y28_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1067                                                                                                                                                                                                                                   ; LCCOMB_X35_Y28_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1068                                                                                                                                                                                                                                   ; LCCOMB_X35_Y28_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1069                                                                                                                                                                                                                                   ; LCCOMB_X34_Y28_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1070                                                                                                                                                                                                                                   ; LCCOMB_X32_Y22_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1071                                                                                                                                                                                                                                   ; LCCOMB_X31_Y22_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1072                                                                                                                                                                                                                                   ; LCCOMB_X31_Y22_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1073                                                                                                                                                                                                                                   ; LCCOMB_X32_Y22_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1074                                                                                                                                                                                                                                   ; LCCOMB_X34_Y23_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1075                                                                                                                                                                                                                                   ; LCCOMB_X32_Y23_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1076                                                                                                                                                                                                                                   ; LCCOMB_X32_Y23_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1077                                                                                                                                                                                                                                   ; LCCOMB_X34_Y23_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1078                                                                                                                                                                                                                                   ; LCCOMB_X14_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1079                                                                                                                                                                                                                                   ; LCCOMB_X13_Y24_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1080                                                                                                                                                                                                                                   ; LCCOMB_X13_Y24_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1081                                                                                                                                                                                                                                   ; LCCOMB_X14_Y27_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1082                                                                                                                                                                                                                                   ; LCCOMB_X16_Y30_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1083                                                                                                                                                                                                                                   ; LCCOMB_X17_Y30_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1084                                                                                                                                                                                                                                   ; LCCOMB_X16_Y32_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1085                                                                                                                                                                                                                                   ; LCCOMB_X17_Y26_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1086                                                                                                                                                                                                                                   ; LCCOMB_X17_Y26_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1087                                                                                                                                                                                                                                   ; LCCOMB_X29_Y24_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1088                                                                                                                                                                                                                                   ; LCCOMB_X13_Y28_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1089                                                                                                                                                                                                                                   ; LCCOMB_X13_Y28_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1090                                                                                                                                                                                                                                   ; LCCOMB_X17_Y28_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1091                                                                                                                                                                                                                                   ; LCCOMB_X17_Y28_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1092                                                                                                                                                                                                                                   ; LCCOMB_X20_Y25_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1093                                                                                                                                                                                                                                   ; LCCOMB_X20_Y25_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1094                                                                                                                                                                                                                                   ; LCCOMB_X15_Y34_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1095                                                                                                                                                                                                                                   ; LCCOMB_X18_Y31_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1096                                                                                                                                                                                                                                   ; LCCOMB_X16_Y29_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1097                                                                                                                                                                                                                                   ; LCCOMB_X16_Y33_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1098                                                                                                                                                                                                                                   ; LCCOMB_X16_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1099                                                                                                                                                                                                                                   ; LCCOMB_X18_Y31_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1100                                                                                                                                                                                                                                   ; LCCOMB_X18_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1101                                                                                                                                                                                                                                   ; LCCOMB_X18_Y33_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1102                                                                                                                                                                                                                                   ; LCCOMB_X17_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1103                                                                                                                                                                                                                                   ; LCCOMB_X13_Y31_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1104                                                                                                                                                                                                                                   ; LCCOMB_X15_Y32_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1105                                                                                                                                                                                                                                   ; LCCOMB_X13_Y29_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1106                                                                                                                                                                                                                                   ; LCCOMB_X18_Y31_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1107                                                                                                                                                                                                                                   ; LCCOMB_X16_Y32_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1108                                                                                                                                                                                                                                   ; LCCOMB_X24_Y32_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1109                                                                                                                                                                                                                                   ; LCCOMB_X23_Y32_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1110                                                                                                                                                                                                                                   ; LCCOMB_X24_Y33_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1111                                                                                                                                                                                                                                   ; LCCOMB_X27_Y29_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1112                                                                                                                                                                                                                                   ; LCCOMB_X29_Y29_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1113                                                                                                                                                                                                                                   ; LCCOMB_X29_Y29_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1114                                                                                                                                                                                                                                   ; LCCOMB_X21_Y27_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1115                                                                                                                                                                                                                                   ; LCCOMB_X21_Y27_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1116                                                                                                                                                                                                                                   ; LCCOMB_X21_Y31_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1117                                                                                                                                                                                                                                   ; LCCOMB_X20_Y31_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1118                                                                                                                                                                                                                                   ; LCCOMB_X20_Y31_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1119                                                                                                                                                                                                                                   ; LCCOMB_X21_Y31_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1120                                                                                                                                                                                                                                   ; LCCOMB_X26_Y30_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1121                                                                                                                                                                                                                                   ; LCCOMB_X29_Y30_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1122                                                                                                                                                                                                                                   ; LCCOMB_X25_Y30_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1123                                                                                                                                                                                                                                   ; LCCOMB_X26_Y30_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1124                                                                                                                                                                                                                                   ; LCCOMB_X23_Y28_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1125                                                                                                                                                                                                                                   ; LCCOMB_X22_Y31_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1126                                                                                                                                                                                                                                   ; LCCOMB_X23_Y31_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1127                                                                                                                                                                                                                                   ; LCCOMB_X22_Y31_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1128                                                                                                                                                                                                                                   ; LCCOMB_X21_Y36_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1129                                                                                                                                                                                                                                   ; LCCOMB_X25_Y34_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1130                                                                                                                                                                                                                                   ; LCCOMB_X22_Y33_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1131                                                                                                                                                                                                                                   ; LCCOMB_X25_Y33_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1132                                                                                                                                                                                                                                   ; LCCOMB_X21_Y33_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1133                                                                                                                                                                                                                                   ; LCCOMB_X20_Y33_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1134                                                                                                                                                                                                                                   ; LCCOMB_X25_Y29_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1135                                                                                                                                                                                                                                   ; LCCOMB_X23_Y26_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1136                                                                                                                                                                                                                                   ; LCCOMB_X23_Y26_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1137                                                                                                                                                                                                                                   ; LCCOMB_X23_Y29_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1138                                                                                                                                                                                                                                   ; LCCOMB_X23_Y34_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1139                                                                                                                                                                                                                                   ; LCCOMB_X25_Y34_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1140                                                                                                                                                                                                                                   ; LCCOMB_X21_Y34_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1141                                                                                                                                                                                                                                   ; LCCOMB_X25_Y34_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1142                                                                                                                                                                                                                                   ; LCCOMB_X25_Y26_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1143                                                                                                                                                                                                                                   ; LCCOMB_X25_Y26_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1144                                                                                                                                                                                                                                   ; LCCOMB_X22_Y26_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1145                                                                                                                                                                                                                                   ; LCCOMB_X20_Y23_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1146                                                                                                                                                                                                                                   ; LCCOMB_X20_Y23_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1147                                                                                                                                                                                                                                   ; LCCOMB_X20_Y23_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1148                                                                                                                                                                                                                                   ; LCCOMB_X21_Y23_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1149                                                                                                                                                                                                                                   ; LCCOMB_X32_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1150                                                                                                                                                                                                                                   ; LCCOMB_X32_Y34_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1151                                                                                                                                                                                                                                   ; LCCOMB_X30_Y34_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1152                                                                                                                                                                                                                                   ; LCCOMB_X32_Y34_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1153                                                                                                                                                                                                                                   ; LCCOMB_X25_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1154                                                                                                                                                                                                                                   ; LCCOMB_X25_Y36_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1155                                                                                                                                                                                                                                   ; LCCOMB_X32_Y36_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1156                                                                                                                                                                                                                                   ; LCCOMB_X30_Y36_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1157                                                                                                                                                                                                                                   ; LCCOMB_X34_Y36_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1158                                                                                                                                                                                                                                   ; LCCOMB_X34_Y36_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1159                                                                                                                                                                                                                                   ; LCCOMB_X30_Y36_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1160                                                                                                                                                                                                                                   ; LCCOMB_X31_Y38_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1161                                                                                                                                                                                                                                   ; LCCOMB_X32_Y38_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1162                                                                                                                                                                                                                                   ; LCCOMB_X32_Y38_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1163                                                                                                                                                                                                                                   ; LCCOMB_X31_Y38_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1164                                                                                                                                                                                                                                   ; LCCOMB_X29_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1165                                                                                                                                                                                                                                   ; LCCOMB_X32_Y36_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1166                                                                                                                                                                                                                                   ; LCCOMB_X29_Y36_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1167                                                                                                                                                                                                                                   ; LCCOMB_X34_Y34_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1168                                                                                                                                                                                                                                   ; LCCOMB_X34_Y38_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1169                                                                                                                                                                                                                                   ; LCCOMB_X34_Y38_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1170                                                                                                                                                                                                                                   ; LCCOMB_X34_Y38_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1171                                                                                                                                                                                                                                   ; LCCOMB_X30_Y37_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1172                                                                                                                                                                                                                                   ; LCCOMB_X36_Y35_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1173                                                                                                                                                                                                                                   ; LCCOMB_X34_Y31_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1174                                                                                                                                                                                                                                   ; LCCOMB_X34_Y35_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1175                                                                                                                                                                                                                                   ; LCCOMB_X30_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1176                                                                                                                                                                                                                                   ; LCCOMB_X29_Y38_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1177                                                                                                                                                                                                                                   ; LCCOMB_X30_Y38_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1178                                                                                                                                                                                                                                   ; LCCOMB_X29_Y38_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1179                                                                                                                                                                                                                                   ; LCCOMB_X35_Y33_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1180                                                                                                                                                                                                                                   ; LCCOMB_X35_Y30_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~1181                                                                                                                                                                                                                                   ; LCCOMB_X35_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~463                                                                                                                                                                                                                                    ; LCCOMB_X18_Y38_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~465                                                                                                                                                                                                                                    ; LCCOMB_X15_Y38_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~467                                                                                                                                                                                                                                    ; LCCOMB_X15_Y38_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~469                                                                                                                                                                                                                                    ; LCCOMB_X20_Y38_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~474                                                                                                                                                                                                                                    ; LCCOMB_X15_Y34_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~478                                                                                                                                                                                                                                    ; LCCOMB_X12_Y32_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~482                                                                                                                                                                                                                                    ; LCCOMB_X17_Y37_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~484                                                                                                                                                                                                                                    ; LCCOMB_X17_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~486                                                                                                                                                                                                                                    ; LCCOMB_X14_Y38_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~487                                                                                                                                                                                                                                    ; LCCOMB_X18_Y37_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~488                                                                                                                                                                                                                                    ; LCCOMB_X16_Y38_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~489                                                                                                                                                                                                                                    ; LCCOMB_X17_Y38_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~492                                                                                                                                                                                                                                    ; LCCOMB_X15_Y37_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~493                                                                                                                                                                                                                                    ; LCCOMB_X27_Y33_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~494                                                                                                                                                                                                                                    ; LCCOMB_X15_Y37_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~495                                                                                                                                                                                                                                    ; LCCOMB_X15_Y37_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~496                                                                                                                                                                                                                                    ; LCCOMB_X15_Y37_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~497                                                                                                                                                                                                                                    ; LCCOMB_X15_Y34_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~498                                                                                                                                                                                                                                    ; LCCOMB_X23_Y38_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~499                                                                                                                                                                                                                                    ; LCCOMB_X21_Y38_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~500                                                                                                                                                                                                                                    ; LCCOMB_X21_Y38_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~501                                                                                                                                                                                                                                    ; LCCOMB_X20_Y38_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~504                                                                                                                                                                                                                                    ; LCCOMB_X21_Y27_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~506                                                                                                                                                                                                                                    ; LCCOMB_X30_Y28_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~507                                                                                                                                                                                                                                    ; LCCOMB_X29_Y28_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~508                                                                                                                                                                                                                                    ; LCCOMB_X30_Y28_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~509                                                                                                                                                                                                                                    ; LCCOMB_X30_Y28_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~510                                                                                                                                                                                                                                    ; LCCOMB_X27_Y25_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~511                                                                                                                                                                                                                                    ; LCCOMB_X27_Y22_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~512                                                                                                                                                                                                                                    ; LCCOMB_X27_Y22_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~513                                                                                                                                                                                                                                    ; LCCOMB_X27_Y25_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~515                                                                                                                                                                                                                                    ; LCCOMB_X13_Y25_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~517                                                                                                                                                                                                                                    ; LCCOMB_X12_Y26_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~518                                                                                                                                                                                                                                    ; LCCOMB_X12_Y26_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~519                                                                                                                                                                                                                                    ; LCCOMB_X13_Y25_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~521                                                                                                                                                                                                                                    ; LCCOMB_X20_Y27_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~522                                                                                                                                                                                                                                    ; LCCOMB_X16_Y35_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~523                                                                                                                                                                                                                                    ; LCCOMB_X20_Y24_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~525                                                                                                                                                                                                                                    ; LCCOMB_X12_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~526                                                                                                                                                                                                                                    ; LCCOMB_X15_Y27_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~528                                                                                                                                                                                                                                    ; LCCOMB_X13_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~529                                                                                                                                                                                                                                    ; LCCOMB_X17_Y24_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~530                                                                                                                                                                                                                                    ; LCCOMB_X16_Y24_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~531                                                                                                                                                                                                                                    ; LCCOMB_X16_Y24_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~532                                                                                                                                                                                                                                    ; LCCOMB_X16_Y25_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~533                                                                                                                                                                                                                                    ; LCCOMB_X26_Y25_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~534                                                                                                                                                                                                                                    ; LCCOMB_X22_Y25_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~535                                                                                                                                                                                                                                    ; LCCOMB_X20_Y24_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~539                                                                                                                                                                                                                                    ; LCCOMB_X22_Y27_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~540                                                                                                                                                                                                                                    ; LCCOMB_X20_Y24_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~541                                                                                                                                                                                                                                    ; LCCOMB_X20_Y24_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~542                                                                                                                                                                                                                                    ; LCCOMB_X19_Y24_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~543                                                                                                                                                                                                                                    ; LCCOMB_X20_Y24_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~544                                                                                                                                                                                                                                    ; LCCOMB_X22_Y25_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~548                                                                                                                                                                                                                                    ; LCCOMB_X26_Y23_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~549                                                                                                                                                                                                                                    ; LCCOMB_X26_Y23_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~551                                                                                                                                                                                                                                    ; LCCOMB_X25_Y25_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~552                                                                                                                                                                                                                                    ; LCCOMB_X24_Y28_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~553                                                                                                                                                                                                                                    ; LCCOMB_X26_Y24_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~554                                                                                                                                                                                                                                    ; LCCOMB_X26_Y24_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~556                                                                                                                                                                                                                                    ; LCCOMB_X18_Y27_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~558                                                                                                                                                                                                                                    ; LCCOMB_X15_Y27_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~559                                                                                                                                                                                                                                    ; LCCOMB_X23_Y27_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~561                                                                                                                                                                                                                                    ; LCCOMB_X14_Y27_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~563                                                                                                                                                                                                                                    ; LCCOMB_X15_Y26_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~564                                                                                                                                                                                                                                    ; LCCOMB_X17_Y27_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~565                                                                                                                                                                                                                                    ; LCCOMB_X18_Y27_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~566                                                                                                                                                                                                                                    ; LCCOMB_X17_Y27_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~567                                                                                                                                                                                                                                    ; LCCOMB_X17_Y27_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~568                                                                                                                                                                                                                                    ; LCCOMB_X16_Y26_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~569                                                                                                                                                                                                                                    ; LCCOMB_X15_Y26_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~570                                                                                                                                                                                                                                    ; LCCOMB_X15_Y27_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~571                                                                                                                                                                                                                                    ; LCCOMB_X16_Y26_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~573                                                                                                                                                                                                                                    ; LCCOMB_X29_Y31_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~575                                                                                                                                                                                                                                    ; LCCOMB_X25_Y31_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~576                                                                                                                                                                                                                                    ; LCCOMB_X25_Y31_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~578                                                                                                                                                                                                                                    ; LCCOMB_X24_Y31_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~579                                                                                                                                                                                                                                    ; LCCOMB_X18_Y35_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~580                                                                                                                                                                                                                                    ; LCCOMB_X15_Y35_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~581                                                                                                                                                                                                                                    ; LCCOMB_X19_Y35_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~582                                                                                                                                                                                                                                    ; LCCOMB_X22_Y35_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~583                                                                                                                                                                                                                                    ; LCCOMB_X22_Y35_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~584                                                                                                                                                                                                                                    ; LCCOMB_X23_Y35_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~585                                                                                                                                                                                                                                    ; LCCOMB_X22_Y35_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~586                                                                                                                                                                                                                                    ; LCCOMB_X18_Y35_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~587                                                                                                                                                                                                                                    ; LCCOMB_X16_Y35_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~588                                                                                                                                                                                                                                    ; LCCOMB_X18_Y35_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~591                                                                                                                                                                                                                                    ; LCCOMB_X25_Y38_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~593                                                                                                                                                                                                                                    ; LCCOMB_X25_Y37_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~594                                                                                                                                                                                                                                    ; LCCOMB_X26_Y35_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~595                                                                                                                                                                                                                                    ; LCCOMB_X24_Y38_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~596                                                                                                                                                                                                                                    ; LCCOMB_X26_Y38_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~597                                                                                                                                                                                                                                    ; LCCOMB_X24_Y38_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~598                                                                                                                                                                                                                                    ; LCCOMB_X25_Y38_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~599                                                                                                                                                                                                                                    ; LCCOMB_X25_Y37_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~600                                                                                                                                                                                                                                    ; LCCOMB_X24_Y37_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~601                                                                                                                                                                                                                                    ; LCCOMB_X25_Y36_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~602                                                                                                                                                                                                                                    ; LCCOMB_X12_Y32_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~605                                                                                                                                                                                                                                    ; LCCOMB_X14_Y32_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~606                                                                                                                                                                                                                                    ; LCCOMB_X15_Y34_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~607                                                                                                                                                                                                                                    ; LCCOMB_X14_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~608                                                                                                                                                                                                                                    ; LCCOMB_X14_Y32_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~609                                                                                                                                                                                                                                    ; LCCOMB_X13_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~610                                                                                                                                                                                                                                    ; LCCOMB_X14_Y32_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~611                                                                                                                                                                                                                                    ; LCCOMB_X14_Y32_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~615                                                                                                                                                                                                                                    ; LCCOMB_X36_Y24_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~617                                                                                                                                                                                                                                    ; LCCOMB_X36_Y28_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~618                                                                                                                                                                                                                                    ; LCCOMB_X36_Y28_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~619                                                                                                                                                                                                                                    ; LCCOMB_X36_Y24_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~620                                                                                                                                                                                                                                    ; LCCOMB_X37_Y24_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~621                                                                                                                                                                                                                                    ; LCCOMB_X37_Y24_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~622                                                                                                                                                                                                                                    ; LCCOMB_X37_Y24_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~623                                                                                                                                                                                                                                    ; LCCOMB_X37_Y24_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~624                                                                                                                                                                                                                                    ; LCCOMB_X30_Y25_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~625                                                                                                                                                                                                                                    ; LCCOMB_X34_Y25_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~626                                                                                                                                                                                                                                    ; LCCOMB_X34_Y25_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~627                                                                                                                                                                                                                                    ; LCCOMB_X34_Y25_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~629                                                                                                                                                                                                                                    ; LCCOMB_X29_Y31_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~630                                                                                                                                                                                                                                    ; LCCOMB_X29_Y23_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~631                                                                                                                                                                                                                                    ; LCCOMB_X29_Y27_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~632                                                                                                                                                                                                                                    ; LCCOMB_X29_Y27_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~634                                                                                                                                                                                                                                    ; LCCOMB_X37_Y29_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~635                                                                                                                                                                                                                                    ; LCCOMB_X36_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~636                                                                                                                                                                                                                                    ; LCCOMB_X36_Y32_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~637                                                                                                                                                                                                                                    ; LCCOMB_X37_Y29_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~638                                                                                                                                                                                                                                    ; LCCOMB_X37_Y25_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~639                                                                                                                                                                                                                                    ; LCCOMB_X37_Y25_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~640                                                                                                                                                                                                                                    ; LCCOMB_X37_Y25_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~641                                                                                                                                                                                                                                    ; LCCOMB_X37_Y25_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~642                                                                                                                                                                                                                                    ; LCCOMB_X35_Y29_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~643                                                                                                                                                                                                                                    ; LCCOMB_X35_Y29_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~644                                                                                                                                                                                                                                    ; LCCOMB_X35_Y29_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~645                                                                                                                                                                                                                                    ; LCCOMB_X35_Y29_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~646                                                                                                                                                                                                                                    ; LCCOMB_X30_Y23_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~647                                                                                                                                                                                                                                    ; LCCOMB_X30_Y23_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~648                                                                                                                                                                                                                                    ; LCCOMB_X30_Y23_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~649                                                                                                                                                                                                                                    ; LCCOMB_X30_Y23_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~652                                                                                                                                                                                                                                    ; LCCOMB_X36_Y31_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~653                                                                                                                                                                                                                                    ; LCCOMB_X31_Y31_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~655                                                                                                                                                                                                                                    ; LCCOMB_X37_Y31_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~656                                                                                                                                                                                                                                    ; LCCOMB_X37_Y31_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~657                                                                                                                                                                                                                                    ; LCCOMB_X31_Y25_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~659                                                                                                                                                                                                                                    ; LCCOMB_X31_Y25_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~662                                                                                                                                                                                                                                    ; LCCOMB_X34_Y32_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~663                                                                                                                                                                                                                                    ; LCCOMB_X35_Y24_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~664                                                                                                                                                                                                                                    ; LCCOMB_X34_Y23_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~665                                                                                                                                                                                                                                    ; LCCOMB_X35_Y24_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~667                                                                                                                                                                                                                                    ; LCCOMB_X30_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~668                                                                                                                                                                                                                                    ; LCCOMB_X30_Y27_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~669                                                                                                                                                                                                                                    ; LCCOMB_X31_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~670                                                                                                                                                                                                                                    ; LCCOMB_X29_Y25_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~671                                                                                                                                                                                                                                    ; LCCOMB_X29_Y25_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~672                                                                                                                                                                                                                                    ; LCCOMB_X17_Y30_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~673                                                                                                                                                                                                                                    ; LCCOMB_X16_Y30_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~674                                                                                                                                                                                                                                    ; LCCOMB_X16_Y25_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~675                                                                                                                                                                                                                                    ; LCCOMB_X16_Y25_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~676                                                                                                                                                                                                                                    ; LCCOMB_X14_Y24_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~677                                                                                                                                                                                                                                    ; LCCOMB_X15_Y24_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~679                                                                                                                                                                                                                                    ; LCCOMB_X15_Y24_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~680                                                                                                                                                                                                                                    ; LCCOMB_X15_Y24_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~681                                                                                                                                                                                                                                    ; LCCOMB_X15_Y24_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~683                                                                                                                                                                                                                                    ; LCCOMB_X14_Y23_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~684                                                                                                                                                                                                                                    ; LCCOMB_X13_Y23_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~685                                                                                                                                                                                                                                    ; LCCOMB_X13_Y23_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~686                                                                                                                                                                                                                                    ; LCCOMB_X14_Y23_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~687                                                                                                                                                                                                                                    ; LCCOMB_X17_Y23_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~688                                                                                                                                                                                                                                    ; LCCOMB_X16_Y23_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~689                                                                                                                                                                                                                                    ; LCCOMB_X16_Y23_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~690                                                                                                                                                                                                                                    ; LCCOMB_X17_Y23_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~691                                                                                                                                                                                                                                    ; LCCOMB_X19_Y27_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~692                                                                                                                                                                                                                                    ; LCCOMB_X18_Y30_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~693                                                                                                                                                                                                                                    ; LCCOMB_X18_Y30_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~695                                                                                                                                                                                                                                    ; LCCOMB_X15_Y30_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~696                                                                                                                                                                                                                                    ; LCCOMB_X14_Y30_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~698                                                                                                                                                                                                                                    ; LCCOMB_X13_Y30_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~699                                                                                                                                                                                                                                    ; LCCOMB_X13_Y30_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~700                                                                                                                                                                                                                                    ; LCCOMB_X14_Y30_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~701                                                                                                                                                                                                                                    ; LCCOMB_X20_Y30_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~702                                                                                                                                                                                                                                    ; LCCOMB_X20_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~703                                                                                                                                                                                                                                    ; LCCOMB_X19_Y32_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~704                                                                                                                                                                                                                                    ; LCCOMB_X18_Y26_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~705                                                                                                                                                                                                                                    ; LCCOMB_X18_Y26_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~706                                                                                                                                                                                                                                    ; LCCOMB_X25_Y30_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~707                                                                                                                                                                                                                                    ; LCCOMB_X25_Y28_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~708                                                                                                                                                                                                                                    ; LCCOMB_X24_Y28_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~709                                                                                                                                                                                                                                    ; LCCOMB_X14_Y28_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~710                                                                                                                                                                                                                                    ; LCCOMB_X14_Y28_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~711                                                                                                                                                                                                                                    ; LCCOMB_X15_Y30_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~712                                                                                                                                                                                                                                    ; LCCOMB_X15_Y30_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~713                                                                                                                                                                                                                                    ; LCCOMB_X14_Y27_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~714                                                                                                                                                                                                                                    ; LCCOMB_X14_Y25_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~715                                                                                                                                                                                                                                    ; LCCOMB_X14_Y25_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~716                                                                                                                                                                                                                                    ; LCCOMB_X15_Y30_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~717                                                                                                                                                                                                                                    ; LCCOMB_X15_Y30_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~718                                                                                                                                                                                                                                    ; LCCOMB_X16_Y25_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~719                                                                                                                                                                                                                                    ; LCCOMB_X16_Y29_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~721                                                                                                                                                                                                                                    ; LCCOMB_X15_Y29_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~722                                                                                                                                                                                                                                    ; LCCOMB_X15_Y29_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~723                                                                                                                                                                                                                                    ; LCCOMB_X15_Y30_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~724                                                                                                                                                                                                                                    ; LCCOMB_X15_Y31_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~725                                                                                                                                                                                                                                    ; LCCOMB_X23_Y33_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~726                                                                                                                                                                                                                                    ; LCCOMB_X15_Y30_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~727                                                                                                                                                                                                                                    ; LCCOMB_X18_Y29_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~728                                                                                                                                                                                                                                    ; LCCOMB_X17_Y29_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~729                                                                                                                                                                                                                                    ; LCCOMB_X15_Y29_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~730                                                                                                                                                                                                                                    ; LCCOMB_X14_Y33_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~731                                                                                                                                                                                                                                    ; LCCOMB_X15_Y30_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~732                                                                                                                                                                                                                                    ; LCCOMB_X24_Y35_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~733                                                                                                                                                                                                                                    ; LCCOMB_X15_Y30_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~734                                                                                                                                                                                                                                    ; LCCOMB_X17_Y33_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~735                                                                                                                                                                                                                                    ; LCCOMB_X14_Y31_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~736                                                                                                                                                                                                                                    ; LCCOMB_X14_Y31_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~737                                                                                                                                                                                                                                    ; LCCOMB_X14_Y31_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~740                                                                                                                                                                                                                                    ; LCCOMB_X27_Y23_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~741                                                                                                                                                                                                                                    ; LCCOMB_X27_Y23_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~742                                                                                                                                                                                                                                    ; LCCOMB_X23_Y27_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~743                                                                                                                                                                                                                                    ; LCCOMB_X22_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~745                                                                                                                                                                                                                                    ; LCCOMB_X18_Y29_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~746                                                                                                                                                                                                                                    ; LCCOMB_X21_Y24_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~747                                                                                                                                                                                                                                    ; LCCOMB_X19_Y24_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~749                                                                                                                                                                                                                                    ; LCCOMB_X22_Y24_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~750                                                                                                                                                                                                                                    ; LCCOMB_X18_Y29_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~751                                                                                                                                                                                                                                    ; LCCOMB_X17_Y32_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~752                                                                                                                                                                                                                                    ; LCCOMB_X18_Y31_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~753                                                                                                                                                                                                                                    ; LCCOMB_X14_Y29_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~754                                                                                                                                                                                                                                    ; LCCOMB_X14_Y32_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~755                                                                                                                                                                                                                                    ; LCCOMB_X14_Y29_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~756                                                                                                                                                                                                                                    ; LCCOMB_X18_Y29_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~757                                                                                                                                                                                                                                    ; LCCOMB_X18_Y29_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~758                                                                                                                                                                                                                                    ; LCCOMB_X18_Y31_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~759                                                                                                                                                                                                                                    ; LCCOMB_X18_Y32_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~760                                                                                                                                                                                                                                    ; LCCOMB_X20_Y32_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~761                                                                                                                                                                                                                                    ; LCCOMB_X16_Y32_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~763                                                                                                                                                                                                                                    ; LCCOMB_X19_Y34_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~765                                                                                                                                                                                                                                    ; LCCOMB_X18_Y34_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~766                                                                                                                                                                                                                                    ; LCCOMB_X18_Y34_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~768                                                                                                                                                                                                                                    ; LCCOMB_X21_Y32_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~769                                                                                                                                                                                                                                    ; LCCOMB_X17_Y34_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~770                                                                                                                                                                                                                                    ; LCCOMB_X16_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~771                                                                                                                                                                                                                                    ; LCCOMB_X16_Y36_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~772                                                                                                                                                                                                                                    ; LCCOMB_X17_Y33_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~773                                                                                                                                                                                                                                    ; LCCOMB_X21_Y23_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~774                                                                                                                                                                                                                                    ; LCCOMB_X17_Y23_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~775                                                                                                                                                                                                                                    ; LCCOMB_X21_Y23_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~776                                                                                                                                                                                                                                    ; LCCOMB_X20_Y29_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~777                                                                                                                                                                                                                                    ; LCCOMB_X17_Y34_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~778                                                                                                                                                                                                                                    ; LCCOMB_X17_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~779                                                                                                                                                                                                                                    ; LCCOMB_X17_Y36_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~780                                                                                                                                                                                                                                    ; LCCOMB_X17_Y34_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~782                                                                                                                                                                                                                                    ; LCCOMB_X24_Y32_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~783                                                                                                                                                                                                                                    ; LCCOMB_X23_Y32_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~784                                                                                                                                                                                                                                    ; LCCOMB_X22_Y36_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~785                                                                                                                                                                                                                                    ; LCCOMB_X24_Y36_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~786                                                                                                                                                                                                                                    ; LCCOMB_X24_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~787                                                                                                                                                                                                                                    ; LCCOMB_X26_Y29_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~788                                                                                                                                                                                                                                    ; LCCOMB_X27_Y29_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~789                                                                                                                                                                                                                                    ; LCCOMB_X26_Y29_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~790                                                                                                                                                                                                                                    ; LCCOMB_X30_Y29_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~791                                                                                                                                                                                                                                    ; LCCOMB_X30_Y29_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~792                                                                                                                                                                                                                                    ; LCCOMB_X22_Y30_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~793                                                                                                                                                                                                                                    ; LCCOMB_X21_Y31_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~794                                                                                                                                                                                                                                    ; LCCOMB_X25_Y30_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~795                                                                                                                                                                                                                                    ; LCCOMB_X27_Y31_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~796                                                                                                                                                                                                                                    ; LCCOMB_X27_Y31_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~797                                                                                                                                                                                                                                    ; LCCOMB_X25_Y31_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~798                                                                                                                                                                                                                                    ; LCCOMB_X29_Y31_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~799                                                                                                                                                                                                                                    ; LCCOMB_X29_Y30_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~800                                                                                                                                                                                                                                    ; LCCOMB_X27_Y30_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~801                                                                                                                                                                                                                                    ; LCCOMB_X26_Y33_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~802                                                                                                                                                                                                                                    ; LCCOMB_X26_Y33_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~803                                                                                                                                                                                                                                    ; LCCOMB_X27_Y30_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~804                                                                                                                                                                                                                                    ; LCCOMB_X26_Y31_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~805                                                                                                                                                                                                                                    ; LCCOMB_X26_Y31_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~806                                                                                                                                                                                                                                    ; LCCOMB_X24_Y27_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~807                                                                                                                                                                                                                                    ; LCCOMB_X23_Y28_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~808                                                                                                                                                                                                                                    ; LCCOMB_X22_Y28_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~809                                                                                                                                                                                                                                    ; LCCOMB_X23_Y31_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~810                                                                                                                                                                                                                                    ; LCCOMB_X23_Y35_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~811                                                                                                                                                                                                                                    ; LCCOMB_X25_Y33_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~812                                                                                                                                                                                                                                    ; LCCOMB_X23_Y33_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~813                                                                                                                                                                                                                                    ; LCCOMB_X23_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~814                                                                                                                                                                                                                                    ; LCCOMB_X24_Y32_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~815                                                                                                                                                                                                                                    ; LCCOMB_X21_Y33_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~816                                                                                                                                                                                                                                    ; LCCOMB_X25_Y33_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~817                                                                                                                                                                                                                                    ; LCCOMB_X23_Y34_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~818                                                                                                                                                                                                                                    ; LCCOMB_X19_Y33_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~819                                                                                                                                                                                                                                    ; LCCOMB_X19_Y33_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~821                                                                                                                                                                                                                                    ; LCCOMB_X20_Y29_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~822                                                                                                                                                                                                                                    ; LCCOMB_X20_Y26_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~823                                                                                                                                                                                                                                    ; LCCOMB_X20_Y26_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~824                                                                                                                                                                                                                                    ; LCCOMB_X20_Y29_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~825                                                                                                                                                                                                                                    ; LCCOMB_X21_Y35_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~826                                                                                                                                                                                                                                    ; LCCOMB_X20_Y35_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~827                                                                                                                                                                                                                                    ; LCCOMB_X20_Y35_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~828                                                                                                                                                                                                                                    ; LCCOMB_X21_Y35_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~829                                                                                                                                                                                                                                    ; LCCOMB_X25_Y29_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~830                                                                                                                                                                                                                                    ; LCCOMB_X24_Y27_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~831                                                                                                                                                                                                                                    ; LCCOMB_X24_Y29_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~832                                                                                                                                                                                                                                    ; LCCOMB_X23_Y29_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~833                                                                                                                                                                                                                                    ; LCCOMB_X20_Y34_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~834                                                                                                                                                                                                                                    ; LCCOMB_X20_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~835                                                                                                                                                                                                                                    ; LCCOMB_X22_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~836                                                                                                                                                                                                                                    ; LCCOMB_X23_Y35_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~837                                                                                                                                                                                                                                    ; LCCOMB_X26_Y34_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~838                                                                                                                                                                                                                                    ; LCCOMB_X27_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~839                                                                                                                                                                                                                                    ; LCCOMB_X21_Y34_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~840                                                                                                                                                                                                                                    ; LCCOMB_X27_Y34_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~841                                                                                                                                                                                                                                    ; LCCOMB_X27_Y34_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~842                                                                                                                                                                                                                                    ; LCCOMB_X23_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~843                                                                                                                                                                                                                                    ; LCCOMB_X24_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~844                                                                                                                                                                                                                                    ; LCCOMB_X24_Y34_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~845                                                                                                                                                                                                                                    ; LCCOMB_X23_Y37_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~846                                                                                                                                                                                                                                    ; LCCOMB_X24_Y36_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~847                                                                                                                                                                                                                                    ; LCCOMB_X20_Y36_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~848                                                                                                                                                                                                                                    ; LCCOMB_X20_Y29_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~849                                                                                                                                                                                                                                    ; LCCOMB_X19_Y36_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~850                                                                                                                                                                                                                                    ; LCCOMB_X19_Y36_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~851                                                                                                                                                                                                                                    ; LCCOMB_X19_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~852                                                                                                                                                                                                                                    ; LCCOMB_X20_Y36_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~853                                                                                                                                                                                                                                    ; LCCOMB_X25_Y26_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~855                                                                                                                                                                                                                                    ; LCCOMB_X32_Y30_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~857                                                                                                                                                                                                                                    ; LCCOMB_X31_Y34_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~858                                                                                                                                                                                                                                    ; LCCOMB_X30_Y30_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~859                                                                                                                                                                                                                                    ; LCCOMB_X31_Y28_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~860                                                                                                                                                                                                                                    ; LCCOMB_X31_Y34_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~861                                                                                                                                                                                                                                    ; LCCOMB_X30_Y30_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~862                                                                                                                                                                                                                                    ; LCCOMB_X32_Y30_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~863                                                                                                                                                                                                                                    ; LCCOMB_X31_Y34_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~865                                                                                                                                                                                                                                    ; LCCOMB_X31_Y32_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~866                                                                                                                                                                                                                                    ; LCCOMB_X30_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~867                                                                                                                                                                                                                                    ; LCCOMB_X31_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~868                                                                                                                                                                                                                                    ; LCCOMB_X31_Y32_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~869                                                                                                                                                                                                                                    ; LCCOMB_X25_Y36_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~870                                                                                                                                                                                                                                    ; LCCOMB_X22_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~871                                                                                                                                                                                                                                    ; LCCOMB_X23_Y37_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~872                                                                                                                                                                                                                                    ; LCCOMB_X22_Y37_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~873                                                                                                                                                                                                                                    ; LCCOMB_X22_Y37_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~874                                                                                                                                                                                                                                    ; LCCOMB_X26_Y37_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~875                                                                                                                                                                                                                                    ; LCCOMB_X27_Y37_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~876                                                                                                                                                                                                                                    ; LCCOMB_X27_Y37_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~877                                                                                                                                                                                                                                    ; LCCOMB_X26_Y37_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~878                                                                                                                                                                                                                                    ; LCCOMB_X31_Y32_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~879                                                                                                                                                                                                                                    ; LCCOMB_X26_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~880                                                                                                                                                                                                                                    ; LCCOMB_X26_Y32_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~881                                                                                                                                                                                                                                    ; LCCOMB_X25_Y29_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~882                                                                                                                                                                                                                                    ; LCCOMB_X37_Y33_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~883                                                                                                                                                                                                                                    ; LCCOMB_X37_Y37_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~884                                                                                                                                                                                                                                    ; LCCOMB_X37_Y37_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~885                                                                                                                                                                                                                                    ; LCCOMB_X37_Y33_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~886                                                                                                                                                                                                                                    ; LCCOMB_X34_Y32_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~887                                                                                                                                                                                                                                    ; LCCOMB_X35_Y36_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~888                                                                                                                                                                                                                                    ; LCCOMB_X35_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~889                                                                                                                                                                                                                                    ; LCCOMB_X34_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~890                                                                                                                                                                                                                                    ; LCCOMB_X36_Y36_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~891                                                                                                                                                                                                                                    ; LCCOMB_X37_Y36_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~892                                                                                                                                                                                                                                    ; LCCOMB_X37_Y36_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~893                                                                                                                                                                                                                                    ; LCCOMB_X36_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~894                                                                                                                                                                                                                                    ; LCCOMB_X32_Y32_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~895                                                                                                                                                                                                                                    ; LCCOMB_X32_Y32_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~896                                                                                                                                                                                                                                    ; LCCOMB_X32_Y32_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~897                                                                                                                                                                                                                                    ; LCCOMB_X32_Y35_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~898                                                                                                                                                                                                                                    ; LCCOMB_X32_Y36_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~899                                                                                                                                                                                                                                    ; LCCOMB_X27_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~900                                                                                                                                                                                                                                    ; LCCOMB_X27_Y36_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~901                                                                                                                                                                                                                                    ; LCCOMB_X32_Y36_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~902                                                                                                                                                                                                                                    ; LCCOMB_X29_Y33_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~903                                                                                                                                                                                                                                    ; LCCOMB_X32_Y35_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~904                                                                                                                                                                                                                                    ; LCCOMB_X29_Y35_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~905                                                                                                                                                                                                                                    ; LCCOMB_X29_Y35_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~906                                                                                                                                                                                                                                    ; LCCOMB_X32_Y35_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~907                                                                                                                                                                                                                                    ; LCCOMB_X36_Y34_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~908                                                                                                                                                                                                                                    ; LCCOMB_X36_Y34_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~909                                                                                                                                                                                                                                    ; LCCOMB_X31_Y32_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~910                                                                                                                                                                                                                                    ; LCCOMB_X32_Y32_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~911                                                                                                                                                                                                                                    ; LCCOMB_X32_Y33_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~912                                                                                                                                                                                                                                    ; LCCOMB_X32_Y33_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~913                                                                                                                                                                                                                                    ; LCCOMB_X31_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~914                                                                                                                                                                                                                                    ; LCCOMB_X35_Y38_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~915                                                                                                                                                                                                                                    ; LCCOMB_X31_Y37_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~916                                                                                                                                                                                                                                    ; LCCOMB_X30_Y37_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~917                                                                                                                                                                                                                                    ; LCCOMB_X31_Y37_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~918                                                                                                                                                                                                                                    ; LCCOMB_X32_Y35_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~919                                                                                                                                                                                                                                    ; LCCOMB_X32_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~920                                                                                                                                                                                                                                    ; LCCOMB_X32_Y37_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~921                                                                                                                                                                                                                                    ; LCCOMB_X32_Y35_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~922                                                                                                                                                                                                                                    ; LCCOMB_X36_Y34_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~923                                                                                                                                                                                                                                    ; LCCOMB_X36_Y35_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~924                                                                                                                                                                                                                                    ; LCCOMB_X35_Y35_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~925                                                                                                                                                                                                                                    ; LCCOMB_X35_Y35_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~927                                                                                                                                                                                                                                    ; LCCOMB_X32_Y35_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~928                                                                                                                                                                                                                                    ; LCCOMB_X34_Y31_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~929                                                                                                                                                                                                                                    ; LCCOMB_X31_Y31_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~930                                                                                                                                                                                                                                    ; LCCOMB_X31_Y31_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~931                                                                                                                                                                                                                                    ; LCCOMB_X31_Y31_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~932                                                                                                                                                                                                                                    ; LCCOMB_X29_Y32_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~933                                                                                                                                                                                                                                    ; LCCOMB_X25_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~934                                                                                                                                                                                                                                    ; LCCOMB_X25_Y32_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~935                                                                                                                                                                                                                                    ; LCCOMB_X29_Y32_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~936                                                                                                                                                                                                                                    ; LCCOMB_X31_Y31_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~937                                                                                                                                                                                                                                    ; LCCOMB_X31_Y31_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~938                                                                                                                                                                                                                                    ; LCCOMB_X34_Y31_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~939                                                                                                                                                                                                                                    ; LCCOMB_X31_Y31_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~940                                                                                                                                                                                                                                    ; LCCOMB_X30_Y33_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~941                                                                                                                                                                                                                                    ; LCCOMB_X29_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~942                                                                                                                                                                                                                                    ; LCCOMB_X30_Y33_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~943                                                                                                                                                                                                                                    ; LCCOMB_X34_Y37_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~944                                                                                                                                                                                                                                    ; LCCOMB_X35_Y37_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~945                                                                                                                                                                                                                                    ; LCCOMB_X34_Y37_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~946                                                                                                                                                                                                                                    ; LCCOMB_X34_Y37_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~947                                                                                                                                                                                                                                    ; LCCOMB_X30_Y35_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~948                                                                                                                                                                                                                                    ; LCCOMB_X29_Y34_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~949                                                                                                                                                                                                                                    ; LCCOMB_X29_Y37_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~950                                                                                                                                                                                                                                    ; LCCOMB_X29_Y37_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~951                                                                                                                                                                                                                                    ; LCCOMB_X29_Y34_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~952                                                                                                                                                                                                                                    ; LCCOMB_X35_Y33_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~953                                                                                                                                                                                                                                    ; LCCOMB_X21_Y27_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~954                                                                                                                                                                                                                                    ; LCCOMB_X18_Y37_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~955                                                                                                                                                                                                                                    ; LCCOMB_X14_Y38_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~956                                                                                                                                                                                                                                    ; LCCOMB_X18_Y38_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~957                                                                                                                                                                                                                                    ; LCCOMB_X17_Y38_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~958                                                                                                                                                                                                                                    ; LCCOMB_X20_Y37_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~959                                                                                                                                                                                                                                    ; LCCOMB_X15_Y38_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~960                                                                                                                                                                                                                                    ; LCCOMB_X20_Y37_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~961                                                                                                                                                                                                                                    ; LCCOMB_X19_Y37_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~962                                                                                                                                                                                                                                    ; LCCOMB_X15_Y33_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~963                                                                                                                                                                                                                                    ; LCCOMB_X18_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~964                                                                                                                                                                                                                                    ; LCCOMB_X20_Y27_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~965                                                                                                                                                                                                                                    ; LCCOMB_X13_Y27_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~966                                                                                                                                                                                                                                    ; LCCOMB_X26_Y23_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~967                                                                                                                                                                                                                                    ; LCCOMB_X22_Y23_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~968                                                                                                                                                                                                                                    ; LCCOMB_X26_Y23_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~969                                                                                                                                                                                                                                    ; LCCOMB_X27_Y23_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~970                                                                                                                                                                                                                                    ; LCCOMB_X26_Y23_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~971                                                                                                                                                                                                                                    ; LCCOMB_X26_Y23_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~972                                                                                                                                                                                                                                    ; LCCOMB_X25_Y24_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~973                                                                                                                                                                                                                                    ; LCCOMB_X25_Y25_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~974                                                                                                                                                                                                                                    ; LCCOMB_X27_Y24_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~975                                                                                                                                                                                                                                    ; LCCOMB_X27_Y24_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~976                                                                                                                                                                                                                                    ; LCCOMB_X14_Y26_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~977                                                                                                                                                                                                                                    ; LCCOMB_X14_Y26_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~978                                                                                                                                                                                                                                    ; LCCOMB_X14_Y26_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~979                                                                                                                                                                                                                                    ; LCCOMB_X20_Y35_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~980                                                                                                                                                                                                                                    ; LCCOMB_X18_Y35_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~981                                                                                                                                                                                                                                    ; LCCOMB_X25_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~982                                                                                                                                                                                                                                    ; LCCOMB_X27_Y38_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~983                                                                                                                                                                                                                                    ; LCCOMB_X30_Y37_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~984                                                                                                                                                                                                                                    ; LCCOMB_X25_Y37_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~985                                                                                                                                                                                                                                    ; LCCOMB_X25_Y38_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~986                                                                                                                                                                                                                                    ; LCCOMB_X25_Y38_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~987                                                                                                                                                                                                                                    ; LCCOMB_X13_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~988                                                                                                                                                                                                                                    ; LCCOMB_X13_Y33_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~989                                                                                                                                                                                                                                    ; LCCOMB_X15_Y35_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~990                                                                                                                                                                                                                                    ; LCCOMB_X14_Y34_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~991                                                                                                                                                                                                                                    ; LCCOMB_X13_Y35_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~992                                                                                                                                                                                                                                    ; LCCOMB_X14_Y32_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~993                                                                                                                                                                                                                                    ; LCCOMB_X15_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~994                                                                                                                                                                                                                                    ; LCCOMB_X15_Y36_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~995                                                                                                                                                                                                                                    ; LCCOMB_X36_Y26_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~996                                                                                                                                                                                                                                    ; LCCOMB_X37_Y26_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~997                                                                                                                                                                                                                                    ; LCCOMB_X37_Y26_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~998                                                                                                                                                                                                                                    ; LCCOMB_X36_Y26_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb0|Decoder0~999                                                                                                                                                                                                                                    ; LCCOMB_X34_Y27_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1000                                                                                                                                                                                                                                   ; LCCOMB_X36_Y3_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1001                                                                                                                                                                                                                                   ; LCCOMB_X36_Y3_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1002                                                                                                                                                                                                                                   ; LCCOMB_X37_Y3_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1003                                                                                                                                                                                                                                   ; LCCOMB_X42_Y7_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1004                                                                                                                                                                                                                                   ; LCCOMB_X43_Y7_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1005                                                                                                                                                                                                                                   ; LCCOMB_X43_Y7_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1006                                                                                                                                                                                                                                   ; LCCOMB_X42_Y7_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1007                                                                                                                                                                                                                                   ; LCCOMB_X39_Y5_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1008                                                                                                                                                                                                                                   ; LCCOMB_X40_Y5_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1009                                                                                                                                                                                                                                   ; LCCOMB_X39_Y5_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1010                                                                                                                                                                                                                                   ; LCCOMB_X40_Y5_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1011                                                                                                                                                                                                                                   ; LCCOMB_X34_Y5_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1012                                                                                                                                                                                                                                   ; LCCOMB_X32_Y5_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1013                                                                                                                                                                                                                                   ; LCCOMB_X32_Y5_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1014                                                                                                                                                                                                                                   ; LCCOMB_X34_Y5_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1017                                                                                                                                                                                                                                   ; LCCOMB_X39_Y2_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1018                                                                                                                                                                                                                                   ; LCCOMB_X39_Y2_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1019                                                                                                                                                                                                                                   ; LCCOMB_X39_Y2_N2       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1020                                                                                                                                                                                                                                   ; LCCOMB_X39_Y2_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1021                                                                                                                                                                                                                                   ; LCCOMB_X44_Y2_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1022                                                                                                                                                                                                                                   ; LCCOMB_X45_Y2_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1023                                                                                                                                                                                                                                   ; LCCOMB_X45_Y2_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1024                                                                                                                                                                                                                                   ; LCCOMB_X44_Y2_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1025                                                                                                                                                                                                                                   ; LCCOMB_X40_Y2_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1026                                                                                                                                                                                                                                   ; LCCOMB_X41_Y2_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1027                                                                                                                                                                                                                                   ; LCCOMB_X41_Y2_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1028                                                                                                                                                                                                                                   ; LCCOMB_X40_Y2_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1029                                                                                                                                                                                                                                   ; LCCOMB_X41_Y4_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1030                                                                                                                                                                                                                                   ; LCCOMB_X38_Y7_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1031                                                                                                                                                                                                                                   ; LCCOMB_X38_Y7_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1032                                                                                                                                                                                                                                   ; LCCOMB_X41_Y4_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1033                                                                                                                                                                                                                                   ; LCCOMB_X45_Y7_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1034                                                                                                                                                                                                                                   ; LCCOMB_X44_Y7_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1035                                                                                                                                                                                                                                   ; LCCOMB_X44_Y6_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1036                                                                                                                                                                                                                                   ; LCCOMB_X44_Y7_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1037                                                                                                                                                                                                                                   ; LCCOMB_X42_Y6_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1038                                                                                                                                                                                                                                   ; LCCOMB_X43_Y6_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1039                                                                                                                                                                                                                                   ; LCCOMB_X43_Y6_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1040                                                                                                                                                                                                                                   ; LCCOMB_X42_Y6_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1041                                                                                                                                                                                                                                   ; LCCOMB_X41_Y7_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1042                                                                                                                                                                                                                                   ; LCCOMB_X41_Y7_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1043                                                                                                                                                                                                                                   ; LCCOMB_X38_Y3_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1044                                                                                                                                                                                                                                   ; LCCOMB_X38_Y4_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1045                                                                                                                                                                                                                                   ; LCCOMB_X38_Y4_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1046                                                                                                                                                                                                                                   ; LCCOMB_X38_Y3_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1047                                                                                                                                                                                                                                   ; LCCOMB_X39_Y6_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1048                                                                                                                                                                                                                                   ; LCCOMB_X38_Y6_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1049                                                                                                                                                                                                                                   ; LCCOMB_X38_Y6_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1050                                                                                                                                                                                                                                   ; LCCOMB_X39_Y6_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1051                                                                                                                                                                                                                                   ; LCCOMB_X43_Y8_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1052                                                                                                                                                                                                                                   ; LCCOMB_X44_Y8_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1053                                                                                                                                                                                                                                   ; LCCOMB_X44_Y8_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1054                                                                                                                                                                                                                                   ; LCCOMB_X44_Y8_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1055                                                                                                                                                                                                                                   ; LCCOMB_X40_Y4_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1056                                                                                                                                                                                                                                   ; LCCOMB_X39_Y4_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1057                                                                                                                                                                                                                                   ; LCCOMB_X39_Y4_N2       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1058                                                                                                                                                                                                                                   ; LCCOMB_X40_Y4_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1059                                                                                                                                                                                                                                   ; LCCOMB_X42_Y2_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1060                                                                                                                                                                                                                                   ; LCCOMB_X41_Y7_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1061                                                                                                                                                                                                                                   ; LCCOMB_X41_Y7_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1062                                                                                                                                                                                                                                   ; LCCOMB_X43_Y4_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1063                                                                                                                                                                                                                                   ; LCCOMB_X43_Y4_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1064                                                                                                                                                                                                                                   ; LCCOMB_X43_Y4_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1065                                                                                                                                                                                                                                   ; LCCOMB_X41_Y4_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1066                                                                                                                                                                                                                                   ; LCCOMB_X44_Y3_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1067                                                                                                                                                                                                                                   ; LCCOMB_X45_Y3_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1068                                                                                                                                                                                                                                   ; LCCOMB_X45_Y3_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1069                                                                                                                                                                                                                                   ; LCCOMB_X44_Y3_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1070                                                                                                                                                                                                                                   ; LCCOMB_X43_Y5_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1071                                                                                                                                                                                                                                   ; LCCOMB_X42_Y5_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1072                                                                                                                                                                                                                                   ; LCCOMB_X42_Y5_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1073                                                                                                                                                                                                                                   ; LCCOMB_X43_Y5_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1074                                                                                                                                                                                                                                   ; LCCOMB_X42_Y3_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1075                                                                                                                                                                                                                                   ; LCCOMB_X42_Y3_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1076                                                                                                                                                                                                                                   ; LCCOMB_X42_Y3_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1077                                                                                                                                                                                                                                   ; LCCOMB_X42_Y3_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1078                                                                                                                                                                                                                                   ; LCCOMB_X31_Y4_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1079                                                                                                                                                                                                                                   ; LCCOMB_X32_Y4_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1080                                                                                                                                                                                                                                   ; LCCOMB_X32_Y4_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1081                                                                                                                                                                                                                                   ; LCCOMB_X31_Y4_N2       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1082                                                                                                                                                                                                                                   ; LCCOMB_X29_Y6_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1083                                                                                                                                                                                                                                   ; LCCOMB_X30_Y4_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1084                                                                                                                                                                                                                                   ; LCCOMB_X40_Y16_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1085                                                                                                                                                                                                                                   ; LCCOMB_X26_Y8_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1086                                                                                                                                                                                                                                   ; LCCOMB_X26_Y8_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1087                                                                                                                                                                                                                                   ; LCCOMB_X27_Y12_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1088                                                                                                                                                                                                                                   ; LCCOMB_X25_Y5_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1089                                                                                                                                                                                                                                   ; LCCOMB_X25_Y5_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1090                                                                                                                                                                                                                                   ; LCCOMB_X32_Y6_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1091                                                                                                                                                                                                                                   ; LCCOMB_X32_Y6_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1092                                                                                                                                                                                                                                   ; LCCOMB_X36_Y8_N2       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1093                                                                                                                                                                                                                                   ; LCCOMB_X36_Y8_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1094                                                                                                                                                                                                                                   ; LCCOMB_X29_Y14_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1095                                                                                                                                                                                                                                   ; LCCOMB_X29_Y10_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1096                                                                                                                                                                                                                                   ; LCCOMB_X29_Y10_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1097                                                                                                                                                                                                                                   ; LCCOMB_X31_Y14_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1098                                                                                                                                                                                                                                   ; LCCOMB_X31_Y14_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1099                                                                                                                                                                                                                                   ; LCCOMB_X30_Y7_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1100                                                                                                                                                                                                                                   ; LCCOMB_X31_Y5_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1101                                                                                                                                                                                                                                   ; LCCOMB_X31_Y5_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1102                                                                                                                                                                                                                                   ; LCCOMB_X30_Y7_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1103                                                                                                                                                                                                                                   ; LCCOMB_X31_Y6_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1104                                                                                                                                                                                                                                   ; LCCOMB_X25_Y7_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1105                                                                                                                                                                                                                                   ; LCCOMB_X27_Y7_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1106                                                                                                                                                                                                                                   ; LCCOMB_X25_Y7_N2       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1107                                                                                                                                                                                                                                   ; LCCOMB_X25_Y8_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1108                                                                                                                                                                                                                                   ; LCCOMB_X29_Y15_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1109                                                                                                                                                                                                                                   ; LCCOMB_X30_Y15_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1110                                                                                                                                                                                                                                   ; LCCOMB_X35_Y12_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1111                                                                                                                                                                                                                                   ; LCCOMB_X37_Y12_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1112                                                                                                                                                                                                                                   ; LCCOMB_X45_Y13_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1113                                                                                                                                                                                                                                   ; LCCOMB_X44_Y9_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1114                                                                                                                                                                                                                                   ; LCCOMB_X39_Y11_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1115                                                                                                                                                                                                                                   ; LCCOMB_X39_Y11_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1116                                                                                                                                                                                                                                   ; LCCOMB_X37_Y5_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1117                                                                                                                                                                                                                                   ; LCCOMB_X38_Y5_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1118                                                                                                                                                                                                                                   ; LCCOMB_X38_Y5_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1119                                                                                                                                                                                                                                   ; LCCOMB_X37_Y5_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1120                                                                                                                                                                                                                                   ; LCCOMB_X42_Y11_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1121                                                                                                                                                                                                                                   ; LCCOMB_X45_Y9_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1122                                                                                                                                                                                                                                   ; LCCOMB_X44_Y9_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1123                                                                                                                                                                                                                                   ; LCCOMB_X44_Y9_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1124                                                                                                                                                                                                                                   ; LCCOMB_X35_Y9_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1125                                                                                                                                                                                                                                   ; LCCOMB_X38_Y10_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1126                                                                                                                                                                                                                                   ; LCCOMB_X39_Y10_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1127                                                                                                                                                                                                                                   ; LCCOMB_X38_Y10_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1128                                                                                                                                                                                                                                   ; LCCOMB_X24_Y9_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1129                                                                                                                                                                                                                                   ; LCCOMB_X27_Y9_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1130                                                                                                                                                                                                                                   ; LCCOMB_X26_Y11_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1131                                                                                                                                                                                                                                   ; LCCOMB_X27_Y9_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1132                                                                                                                                                                                                                                   ; LCCOMB_X27_Y11_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1133                                                                                                                                                                                                                                   ; LCCOMB_X29_Y12_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1134                                                                                                                                                                                                                                   ; LCCOMB_X35_Y14_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1135                                                                                                                                                                                                                                   ; LCCOMB_X35_Y15_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1136                                                                                                                                                                                                                                   ; LCCOMB_X35_Y14_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1137                                                                                                                                                                                                                                   ; LCCOMB_X35_Y14_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1138                                                                                                                                                                                                                                   ; LCCOMB_X31_Y19_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1139                                                                                                                                                                                                                                   ; LCCOMB_X29_Y19_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1140                                                                                                                                                                                                                                   ; LCCOMB_X35_Y19_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1141                                                                                                                                                                                                                                   ; LCCOMB_X29_Y12_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1142                                                                                                                                                                                                                                   ; LCCOMB_X36_Y12_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1143                                                                                                                                                                                                                                   ; LCCOMB_X36_Y12_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1144                                                                                                                                                                                                                                   ; LCCOMB_X37_Y14_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1145                                                                                                                                                                                                                                   ; LCCOMB_X37_Y16_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1146                                                                                                                                                                                                                                   ; LCCOMB_X37_Y16_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1147                                                                                                                                                                                                                                   ; LCCOMB_X37_Y16_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1148                                                                                                                                                                                                                                   ; LCCOMB_X39_Y16_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1149                                                                                                                                                                                                                                   ; LCCOMB_X36_Y18_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1150                                                                                                                                                                                                                                   ; LCCOMB_X36_Y18_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1151                                                                                                                                                                                                                                   ; LCCOMB_X32_Y18_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1152                                                                                                                                                                                                                                   ; LCCOMB_X32_Y18_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1153                                                                                                                                                                                                                                   ; LCCOMB_X34_Y15_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1154                                                                                                                                                                                                                                   ; LCCOMB_X34_Y16_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1155                                                                                                                                                                                                                                   ; LCCOMB_X34_Y15_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1156                                                                                                                                                                                                                                   ; LCCOMB_X24_Y16_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1157                                                                                                                                                                                                                                   ; LCCOMB_X23_Y16_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1158                                                                                                                                                                                                                                   ; LCCOMB_X23_Y16_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1159                                                                                                                                                                                                                                   ; LCCOMB_X24_Y16_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1160                                                                                                                                                                                                                                   ; LCCOMB_X24_Y18_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1161                                                                                                                                                                                                                                   ; LCCOMB_X23_Y18_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1162                                                                                                                                                                                                                                   ; LCCOMB_X23_Y18_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1163                                                                                                                                                                                                                                   ; LCCOMB_X24_Y18_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1164                                                                                                                                                                                                                                   ; LCCOMB_X29_Y12_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1165                                                                                                                                                                                                                                   ; LCCOMB_X27_Y15_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1166                                                                                                                                                                                                                                   ; LCCOMB_X27_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1167                                                                                                                                                                                                                                   ; LCCOMB_X30_Y16_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1168                                                                                                                                                                                                                                   ; LCCOMB_X31_Y17_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1169                                                                                                                                                                                                                                   ; LCCOMB_X32_Y17_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1170                                                                                                                                                                                                                                   ; LCCOMB_X31_Y17_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1171                                                                                                                                                                                                                                   ; LCCOMB_X26_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1172                                                                                                                                                                                                                                   ; LCCOMB_X23_Y14_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1173                                                                                                                                                                                                                                   ; LCCOMB_X23_Y12_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1174                                                                                                                                                                                                                                   ; LCCOMB_X23_Y12_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1175                                                                                                                                                                                                                                   ; LCCOMB_X25_Y15_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1176                                                                                                                                                                                                                                   ; LCCOMB_X25_Y14_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1177                                                                                                                                                                                                                                   ; LCCOMB_X24_Y14_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1178                                                                                                                                                                                                                                   ; LCCOMB_X25_Y14_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1179                                                                                                                                                                                                                                   ; LCCOMB_X25_Y13_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1180                                                                                                                                                                                                                                   ; LCCOMB_X25_Y16_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~1181                                                                                                                                                                                                                                   ; LCCOMB_X25_Y13_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~463                                                                                                                                                                                                                                    ; LCCOMB_X41_Y17_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~465                                                                                                                                                                                                                                    ; LCCOMB_X41_Y20_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~467                                                                                                                                                                                                                                    ; LCCOMB_X40_Y16_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~469                                                                                                                                                                                                                                    ; LCCOMB_X43_Y17_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~474                                                                                                                                                                                                                                    ; LCCOMB_X41_Y16_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~478                                                                                                                                                                                                                                    ; LCCOMB_X41_Y19_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~482                                                                                                                                                                                                                                    ; LCCOMB_X43_Y20_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~484                                                                                                                                                                                                                                    ; LCCOMB_X42_Y16_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~486                                                                                                                                                                                                                                    ; LCCOMB_X43_Y20_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~487                                                                                                                                                                                                                                    ; LCCOMB_X42_Y16_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~488                                                                                                                                                                                                                                    ; LCCOMB_X41_Y20_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~489                                                                                                                                                                                                                                    ; LCCOMB_X43_Y17_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~492                                                                                                                                                                                                                                    ; LCCOMB_X44_Y19_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~493                                                                                                                                                                                                                                    ; LCCOMB_X41_Y19_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~494                                                                                                                                                                                                                                    ; LCCOMB_X42_Y19_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~495                                                                                                                                                                                                                                    ; LCCOMB_X41_Y19_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~496                                                                                                                                                                                                                                    ; LCCOMB_X41_Y19_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~497                                                                                                                                                                                                                                    ; LCCOMB_X41_Y16_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~498                                                                                                                                                                                                                                    ; LCCOMB_X41_Y18_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~499                                                                                                                                                                                                                                    ; LCCOMB_X43_Y18_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~500                                                                                                                                                                                                                                    ; LCCOMB_X43_Y18_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~501                                                                                                                                                                                                                                    ; LCCOMB_X41_Y18_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~504                                                                                                                                                                                                                                    ; LCCOMB_X39_Y17_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~506                                                                                                                                                                                                                                    ; LCCOMB_X30_Y13_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~507                                                                                                                                                                                                                                    ; LCCOMB_X29_Y13_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~508                                                                                                                                                                                                                                    ; LCCOMB_X29_Y13_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~509                                                                                                                                                                                                                                    ; LCCOMB_X30_Y13_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~510                                                                                                                                                                                                                                    ; LCCOMB_X32_Y9_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~511                                                                                                                                                                                                                                    ; LCCOMB_X31_Y10_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~512                                                                                                                                                                                                                                    ; LCCOMB_X31_Y9_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~513                                                                                                                                                                                                                                    ; LCCOMB_X31_Y9_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~515                                                                                                                                                                                                                                    ; LCCOMB_X43_Y13_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~517                                                                                                                                                                                                                                    ; LCCOMB_X40_Y12_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~518                                                                                                                                                                                                                                    ; LCCOMB_X43_Y12_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~519                                                                                                                                                                                                                                    ; LCCOMB_X42_Y12_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~521                                                                                                                                                                                                                                    ; LCCOMB_X40_Y9_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~522                                                                                                                                                                                                                                    ; LCCOMB_X39_Y9_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~523                                                                                                                                                                                                                                    ; LCCOMB_X39_Y9_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~525                                                                                                                                                                                                                                    ; LCCOMB_X40_Y8_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~526                                                                                                                                                                                                                                    ; LCCOMB_X40_Y8_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~528                                                                                                                                                                                                                                    ; LCCOMB_X40_Y9_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~529                                                                                                                                                                                                                                    ; LCCOMB_X42_Y12_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~530                                                                                                                                                                                                                                    ; LCCOMB_X43_Y12_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~531                                                                                                                                                                                                                                    ; LCCOMB_X43_Y12_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~532                                                                                                                                                                                                                                    ; LCCOMB_X42_Y12_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~533                                                                                                                                                                                                                                    ; LCCOMB_X38_Y13_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~534                                                                                                                                                                                                                                    ; LCCOMB_X39_Y13_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~535                                                                                                                                                                                                                                    ; LCCOMB_X42_Y13_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~539                                                                                                                                                                                                                                    ; LCCOMB_X40_Y13_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~540                                                                                                                                                                                                                                    ; LCCOMB_X42_Y13_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~541                                                                                                                                                                                                                                    ; LCCOMB_X40_Y9_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~542                                                                                                                                                                                                                                    ; LCCOMB_X42_Y13_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~543                                                                                                                                                                                                                                    ; LCCOMB_X42_Y13_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~544                                                                                                                                                                                                                                    ; LCCOMB_X39_Y13_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~548                                                                                                                                                                                                                                    ; LCCOMB_X45_Y18_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~549                                                                                                                                                                                                                                    ; LCCOMB_X45_Y14_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~551                                                                                                                                                                                                                                    ; LCCOMB_X37_Y15_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~552                                                                                                                                                                                                                                    ; LCCOMB_X37_Y14_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~553                                                                                                                                                                                                                                    ; LCCOMB_X38_Y16_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~554                                                                                                                                                                                                                                    ; LCCOMB_X38_Y16_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~556                                                                                                                                                                                                                                    ; LCCOMB_X44_Y18_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~558                                                                                                                                                                                                                                    ; LCCOMB_X45_Y18_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~559                                                                                                                                                                                                                                    ; LCCOMB_X40_Y20_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~561                                                                                                                                                                                                                                    ; LCCOMB_X44_Y17_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~563                                                                                                                                                                                                                                    ; LCCOMB_X41_Y15_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~564                                                                                                                                                                                                                                    ; LCCOMB_X44_Y18_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~565                                                                                                                                                                                                                                    ; LCCOMB_X43_Y17_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~566                                                                                                                                                                                                                                    ; LCCOMB_X43_Y17_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~567                                                                                                                                                                                                                                    ; LCCOMB_X44_Y18_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~568                                                                                                                                                                                                                                    ; LCCOMB_X44_Y17_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~569                                                                                                                                                                                                                                    ; LCCOMB_X41_Y15_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~570                                                                                                                                                                                                                                    ; LCCOMB_X42_Y15_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~571                                                                                                                                                                                                                                    ; LCCOMB_X44_Y15_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~573                                                                                                                                                                                                                                    ; LCCOMB_X38_Y20_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~575                                                                                                                                                                                                                                    ; LCCOMB_X39_Y20_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~576                                                                                                                                                                                                                                    ; LCCOMB_X39_Y20_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~578                                                                                                                                                                                                                                    ; LCCOMB_X38_Y20_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~579                                                                                                                                                                                                                                    ; LCCOMB_X40_Y22_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~580                                                                                                                                                                                                                                    ; LCCOMB_X40_Y22_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~581                                                                                                                                                                                                                                    ; LCCOMB_X39_Y22_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~582                                                                                                                                                                                                                                    ; LCCOMB_X39_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~583                                                                                                                                                                                                                                    ; LCCOMB_X40_Y20_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~584                                                                                                                                                                                                                                    ; LCCOMB_X39_Y20_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~585                                                                                                                                                                                                                                    ; LCCOMB_X40_Y20_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~586                                                                                                                                                                                                                                    ; LCCOMB_X38_Y18_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~587                                                                                                                                                                                                                                    ; LCCOMB_X40_Y18_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~588                                                                                                                                                                                                                                    ; LCCOMB_X38_Y18_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~591                                                                                                                                                                                                                                    ; LCCOMB_X37_Y18_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~593                                                                                                                                                                                                                                    ; LCCOMB_X30_Y16_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~594                                                                                                                                                                                                                                    ; LCCOMB_X38_Y18_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~595                                                                                                                                                                                                                                    ; LCCOMB_X38_Y21_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~596                                                                                                                                                                                                                                    ; LCCOMB_X38_Y20_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~597                                                                                                                                                                                                                                    ; LCCOMB_X38_Y20_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~598                                                                                                                                                                                                                                    ; LCCOMB_X38_Y19_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~599                                                                                                                                                                                                                                    ; LCCOMB_X37_Y18_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~600                                                                                                                                                                                                                                    ; LCCOMB_X38_Y18_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~601                                                                                                                                                                                                                                    ; LCCOMB_X38_Y18_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~602                                                                                                                                                                                                                                    ; LCCOMB_X38_Y11_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~605                                                                                                                                                                                                                                    ; LCCOMB_X25_Y11_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~606                                                                                                                                                                                                                                    ; LCCOMB_X25_Y10_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~607                                                                                                                                                                                                                                    ; LCCOMB_X25_Y9_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~608                                                                                                                                                                                                                                    ; LCCOMB_X25_Y11_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~609                                                                                                                                                                                                                                    ; LCCOMB_X38_Y11_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~610                                                                                                                                                                                                                                    ; LCCOMB_X25_Y10_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~611                                                                                                                                                                                                                                    ; LCCOMB_X25_Y10_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~615                                                                                                                                                                                                                                    ; LCCOMB_X44_Y11_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~617                                                                                                                                                                                                                                    ; LCCOMB_X43_Y11_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~618                                                                                                                                                                                                                                    ; LCCOMB_X43_Y11_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~619                                                                                                                                                                                                                                    ; LCCOMB_X44_Y11_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~620                                                                                                                                                                                                                                    ; LCCOMB_X40_Y17_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~621                                                                                                                                                                                                                                    ; LCCOMB_X40_Y17_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~622                                                                                                                                                                                                                                    ; LCCOMB_X40_Y17_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~623                                                                                                                                                                                                                                    ; LCCOMB_X40_Y17_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~624                                                                                                                                                                                                                                    ; LCCOMB_X43_Y10_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~625                                                                                                                                                                                                                                    ; LCCOMB_X43_Y10_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~626                                                                                                                                                                                                                                    ; LCCOMB_X43_Y10_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~627                                                                                                                                                                                                                                    ; LCCOMB_X43_Y10_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~629                                                                                                                                                                                                                                    ; LCCOMB_X42_Y10_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~630                                                                                                                                                                                                                                    ; LCCOMB_X42_Y14_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~631                                                                                                                                                                                                                                    ; LCCOMB_X42_Y14_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~632                                                                                                                                                                                                                                    ; LCCOMB_X42_Y10_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~634                                                                                                                                                                                                                                    ; LCCOMB_X35_Y6_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~635                                                                                                                                                                                                                                    ; LCCOMB_X36_Y6_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~636                                                                                                                                                                                                                                    ; LCCOMB_X36_Y6_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~637                                                                                                                                                                                                                                    ; LCCOMB_X35_Y6_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~638                                                                                                                                                                                                                                    ; LCCOMB_X34_Y6_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~639                                                                                                                                                                                                                                    ; LCCOMB_X34_Y4_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~640                                                                                                                                                                                                                                    ; LCCOMB_X34_Y4_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~641                                                                                                                                                                                                                                    ; LCCOMB_X34_Y6_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~642                                                                                                                                                                                                                                    ; LCCOMB_X35_Y5_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~643                                                                                                                                                                                                                                    ; LCCOMB_X36_Y5_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~644                                                                                                                                                                                                                                    ; LCCOMB_X36_Y5_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~645                                                                                                                                                                                                                                    ; LCCOMB_X35_Y5_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~646                                                                                                                                                                                                                                    ; LCCOMB_X44_Y5_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~647                                                                                                                                                                                                                                    ; LCCOMB_X44_Y5_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~648                                                                                                                                                                                                                                    ; LCCOMB_X44_Y5_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~649                                                                                                                                                                                                                                    ; LCCOMB_X44_Y5_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~652                                                                                                                                                                                                                                    ; LCCOMB_X44_Y7_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~653                                                                                                                                                                                                                                    ; LCCOMB_X44_Y7_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~655                                                                                                                                                                                                                                    ; LCCOMB_X44_Y4_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~656                                                                                                                                                                                                                                    ; LCCOMB_X44_Y6_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~657                                                                                                                                                                                                                                    ; LCCOMB_X41_Y8_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~659                                                                                                                                                                                                                                    ; LCCOMB_X41_Y8_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~662                                                                                                                                                                                                                                    ; LCCOMB_X35_Y11_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~663                                                                                                                                                                                                                                    ; LCCOMB_X41_Y7_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~664                                                                                                                                                                                                                                    ; LCCOMB_X43_Y6_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~665                                                                                                                                                                                                                                    ; LCCOMB_X41_Y7_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~667                                                                                                                                                                                                                                    ; LCCOMB_X42_Y2_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~668                                                                                                                                                                                                                                    ; LCCOMB_X43_Y6_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~669                                                                                                                                                                                                                                    ; LCCOMB_X42_Y2_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~670                                                                                                                                                                                                                                    ; LCCOMB_X40_Y7_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~671                                                                                                                                                                                                                                    ; LCCOMB_X40_Y7_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~672                                                                                                                                                                                                                                    ; LCCOMB_X30_Y4_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~673                                                                                                                                                                                                                                    ; LCCOMB_X29_Y4_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~674                                                                                                                                                                                                                                    ; LCCOMB_X40_Y7_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~675                                                                                                                                                                                                                                    ; LCCOMB_X37_Y7_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~676                                                                                                                                                                                                                                    ; LCCOMB_X37_Y7_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~677                                                                                                                                                                                                                                    ; LCCOMB_X37_Y7_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~679                                                                                                                                                                                                                                    ; LCCOMB_X37_Y7_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~680                                                                                                                                                                                                                                    ; LCCOMB_X36_Y7_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~681                                                                                                                                                                                                                                    ; LCCOMB_X36_Y7_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~683                                                                                                                                                                                                                                    ; LCCOMB_X29_Y5_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~684                                                                                                                                                                                                                                    ; LCCOMB_X30_Y5_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~685                                                                                                                                                                                                                                    ; LCCOMB_X30_Y5_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~686                                                                                                                                                                                                                                    ; LCCOMB_X29_Y5_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~687                                                                                                                                                                                                                                    ; LCCOMB_X29_Y6_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~688                                                                                                                                                                                                                                    ; LCCOMB_X30_Y6_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~689                                                                                                                                                                                                                                    ; LCCOMB_X30_Y6_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~690                                                                                                                                                                                                                                    ; LCCOMB_X29_Y6_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~691                                                                                                                                                                                                                                    ; LCCOMB_X31_Y8_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~692                                                                                                                                                                                                                                    ; LCCOMB_X39_Y8_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~693                                                                                                                                                                                                                                    ; LCCOMB_X39_Y8_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~695                                                                                                                                                                                                                                    ; LCCOMB_X31_Y8_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~696                                                                                                                                                                                                                                    ; LCCOMB_X40_Y10_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~698                                                                                                                                                                                                                                    ; LCCOMB_X41_Y10_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~699                                                                                                                                                                                                                                    ; LCCOMB_X41_Y10_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~700                                                                                                                                                                                                                                    ; LCCOMB_X40_Y10_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~701                                                                                                                                                                                                                                    ; LCCOMB_X39_Y10_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~702                                                                                                                                                                                                                                    ; LCCOMB_X35_Y16_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~703                                                                                                                                                                                                                                    ; LCCOMB_X38_Y13_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~704                                                                                                                                                                                                                                    ; LCCOMB_X27_Y8_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~705                                                                                                                                                                                                                                    ; LCCOMB_X27_Y8_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~706                                                                                                                                                                                                                                    ; LCCOMB_X39_Y10_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~707                                                                                                                                                                                                                                    ; LCCOMB_X30_Y13_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~708                                                                                                                                                                                                                                    ; LCCOMB_X27_Y12_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~709                                                                                                                                                                                                                                    ; LCCOMB_X26_Y5_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~710                                                                                                                                                                                                                                    ; LCCOMB_X26_Y5_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~711                                                                                                                                                                                                                                    ; LCCOMB_X32_Y7_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~712                                                                                                                                                                                                                                    ; LCCOMB_X32_Y7_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~713                                                                                                                                                                                                                                    ; LCCOMB_X31_Y7_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~714                                                                                                                                                                                                                                    ; LCCOMB_X29_Y7_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~715                                                                                                                                                                                                                                    ; LCCOMB_X29_Y7_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~716                                                                                                                                                                                                                                    ; LCCOMB_X31_Y7_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~717                                                                                                                                                                                                                                    ; LCCOMB_X34_Y8_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~718                                                                                                                                                                                                                                    ; LCCOMB_X36_Y8_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~719                                                                                                                                                                                                                                    ; LCCOMB_X30_Y8_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~721                                                                                                                                                                                                                                    ; LCCOMB_X29_Y8_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~722                                                                                                                                                                                                                                    ; LCCOMB_X29_Y8_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~723                                                                                                                                                                                                                                    ; LCCOMB_X30_Y8_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~724                                                                                                                                                                                                                                    ; LCCOMB_X30_Y14_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~725                                                                                                                                                                                                                                    ; LCCOMB_X29_Y14_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~726                                                                                                                                                                                                                                    ; LCCOMB_X30_Y14_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~727                                                                                                                                                                                                                                    ; LCCOMB_X27_Y10_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~728                                                                                                                                                                                                                                    ; LCCOMB_X27_Y10_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~729                                                                                                                                                                                                                                    ; LCCOMB_X32_Y14_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~730                                                                                                                                                                                                                                    ; LCCOMB_X32_Y14_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~731                                                                                                                                                                                                                                    ; LCCOMB_X29_Y11_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~732                                                                                                                                                                                                                                    ; LCCOMB_X29_Y9_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~733                                                                                                                                                                                                                                    ; LCCOMB_X29_Y11_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~734                                                                                                                                                                                                                                    ; LCCOMB_X30_Y7_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~735                                                                                                                                                                                                                                    ; LCCOMB_X30_Y9_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~736                                                                                                                                                                                                                                    ; LCCOMB_X31_Y6_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~737                                                                                                                                                                                                                                    ; LCCOMB_X30_Y9_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~740                                                                                                                                                                                                                                    ; LCCOMB_X37_Y6_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~741                                                                                                                                                                                                                                    ; LCCOMB_X37_Y6_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~742                                                                                                                                                                                                                                    ; LCCOMB_X39_Y8_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~743                                                                                                                                                                                                                                    ; LCCOMB_X36_Y8_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~745                                                                                                                                                                                                                                    ; LCCOMB_X37_Y6_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~746                                                                                                                                                                                                                                    ; LCCOMB_X37_Y6_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~747                                                                                                                                                                                                                                    ; LCCOMB_X37_Y6_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~749                                                                                                                                                                                                                                    ; LCCOMB_X37_Y7_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~750                                                                                                                                                                                                                                    ; LCCOMB_X26_Y6_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~751                                                                                                                                                                                                                                    ; LCCOMB_X24_Y8_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~752                                                                                                                                                                                                                                    ; LCCOMB_X26_Y7_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~753                                                                                                                                                                                                                                    ; LCCOMB_X26_Y7_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~754                                                                                                                                                                                                                                    ; LCCOMB_X27_Y7_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~755                                                                                                                                                                                                                                    ; LCCOMB_X26_Y7_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~756                                                                                                                                                                                                                                    ; LCCOMB_X26_Y6_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~757                                                                                                                                                                                                                                    ; LCCOMB_X31_Y6_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~758                                                                                                                                                                                                                                    ; LCCOMB_X26_Y9_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~759                                                                                                                                                                                                                                    ; LCCOMB_X25_Y6_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~760                                                                                                                                                                                                                                    ; LCCOMB_X24_Y8_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~761                                                                                                                                                                                                                                    ; LCCOMB_X25_Y8_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~763                                                                                                                                                                                                                                    ; LCCOMB_X36_Y12_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~765                                                                                                                                                                                                                                    ; LCCOMB_X32_Y12_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~766                                                                                                                                                                                                                                    ; LCCOMB_X32_Y12_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~768                                                                                                                                                                                                                                    ; LCCOMB_X32_Y15_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~769                                                                                                                                                                                                                                    ; LCCOMB_X31_Y10_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~770                                                                                                                                                                                                                                    ; LCCOMB_X31_Y10_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~771                                                                                                                                                                                                                                    ; LCCOMB_X32_Y10_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~772                                                                                                                                                                                                                                    ; LCCOMB_X32_Y10_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~773                                                                                                                                                                                                                                    ; LCCOMB_X42_Y13_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~774                                                                                                                                                                                                                                    ; LCCOMB_X38_Y13_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~775                                                                                                                                                                                                                                    ; LCCOMB_X37_Y13_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~776                                                                                                                                                                                                                                    ; LCCOMB_X32_Y15_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~777                                                                                                                                                                                                                                    ; LCCOMB_X38_Y11_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~778                                                                                                                                                                                                                                    ; LCCOMB_X38_Y15_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~779                                                                                                                                                                                                                                    ; LCCOMB_X38_Y15_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~780                                                                                                                                                                                                                                    ; LCCOMB_X38_Y11_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~782                                                                                                                                                                                                                                    ; LCCOMB_X30_Y15_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~783                                                                                                                                                                                                                                    ; LCCOMB_X29_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~784                                                                                                                                                                                                                                    ; LCCOMB_X40_Y20_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~785                                                                                                                                                                                                                                    ; LCCOMB_X34_Y12_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~786                                                                                                                                                                                                                                    ; LCCOMB_X35_Y12_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~787                                                                                                                                                                                                                                    ; LCCOMB_X34_Y12_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~788                                                                                                                                                                                                                                    ; LCCOMB_X37_Y12_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~789                                                                                                                                                                                                                                    ; LCCOMB_X34_Y12_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~790                                                                                                                                                                                                                                    ; LCCOMB_X45_Y14_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~791                                                                                                                                                                                                                                    ; LCCOMB_X45_Y12_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~792                                                                                                                                                                                                                                    ; LCCOMB_X37_Y9_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~793                                                                                                                                                                                                                                    ; LCCOMB_X37_Y9_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~794                                                                                                                                                                                                                                    ; LCCOMB_X43_Y9_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~795                                                                                                                                                                                                                                    ; LCCOMB_X41_Y11_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~796                                                                                                                                                                                                                                    ; LCCOMB_X41_Y11_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~797                                                                                                                                                                                                                                    ; LCCOMB_X45_Y9_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~798                                                                                                                                                                                                                                    ; LCCOMB_X44_Y10_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~799                                                                                                                                                                                                                                    ; LCCOMB_X44_Y10_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~800                                                                                                                                                                                                                                    ; LCCOMB_X41_Y11_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~801                                                                                                                                                                                                                                    ; LCCOMB_X43_Y9_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~802                                                                                                                                                                                                                                    ; LCCOMB_X42_Y9_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~803                                                                                                                                                                                                                                    ; LCCOMB_X43_Y9_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~804                                                                                                                                                                                                                                    ; LCCOMB_X45_Y6_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~805                                                                                                                                                                                                                                    ; LCCOMB_X45_Y6_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~806                                                                                                                                                                                                                                    ; LCCOMB_X36_Y12_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~807                                                                                                                                                                                                                                    ; LCCOMB_X36_Y5_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~808                                                                                                                                                                                                                                    ; LCCOMB_X35_Y9_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~809                                                                                                                                                                                                                                    ; LCCOMB_X39_Y10_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~810                                                                                                                                                                                                                                    ; LCCOMB_X27_Y9_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~811                                                                                                                                                                                                                                    ; LCCOMB_X24_Y9_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~812                                                                                                                                                                                                                                    ; LCCOMB_X26_Y13_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~813                                                                                                                                                                                                                                    ; LCCOMB_X26_Y13_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~814                                                                                                                                                                                                                                    ; LCCOMB_X26_Y11_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~815                                                                                                                                                                                                                                    ; LCCOMB_X27_Y11_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~816                                                                                                                                                                                                                                    ; LCCOMB_X27_Y9_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~817                                                                                                                                                                                                                                    ; LCCOMB_X29_Y16_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~818                                                                                                                                                                                                                                    ; LCCOMB_X30_Y12_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~819                                                                                                                                                                                                                                    ; LCCOMB_X30_Y12_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~821                                                                                                                                                                                                                                    ; LCCOMB_X32_Y15_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~822                                                                                                                                                                                                                                    ; LCCOMB_X31_Y15_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~823                                                                                                                                                                                                                                    ; LCCOMB_X31_Y15_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~824                                                                                                                                                                                                                                    ; LCCOMB_X32_Y15_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~825                                                                                                                                                                                                                                    ; LCCOMB_X30_Y12_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~826                                                                                                                                                                                                                                    ; LCCOMB_X32_Y11_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~827                                                                                                                                                                                                                                    ; LCCOMB_X31_Y11_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~828                                                                                                                                                                                                                                    ; LCCOMB_X32_Y11_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~829                                                                                                                                                                                                                                    ; LCCOMB_X34_Y14_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~830                                                                                                                                                                                                                                    ; LCCOMB_X36_Y14_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~831                                                                                                                                                                                                                                    ; LCCOMB_X36_Y14_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~832                                                                                                                                                                                                                                    ; LCCOMB_X34_Y11_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~833                                                                                                                                                                                                                                    ; LCCOMB_X37_Y19_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~834                                                                                                                                                                                                                                    ; LCCOMB_X37_Y19_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~835                                                                                                                                                                                                                                    ; LCCOMB_X36_Y19_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~836                                                                                                                                                                                                                                    ; LCCOMB_X29_Y19_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~837                                                                                                                                                                                                                                    ; LCCOMB_X26_Y19_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~838                                                                                                                                                                                                                                    ; LCCOMB_X26_Y19_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~839                                                                                                                                                                                                                                    ; LCCOMB_X35_Y19_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~840                                                                                                                                                                                                                                    ; LCCOMB_X34_Y19_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~841                                                                                                                                                                                                                                    ; LCCOMB_X34_Y19_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~842                                                                                                                                                                                                                                    ; LCCOMB_X31_Y19_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~843                                                                                                                                                                                                                                    ; LCCOMB_X27_Y19_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~844                                                                                                                                                                                                                                    ; LCCOMB_X27_Y19_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~845                                                                                                                                                                                                                                    ; LCCOMB_X23_Y13_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~846                                                                                                                                                                                                                                    ; LCCOMB_X24_Y12_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~847                                                                                                                                                                                                                                    ; LCCOMB_X24_Y12_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~848                                                                                                                                                                                                                                    ; LCCOMB_X32_Y15_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~849                                                                                                                                                                                                                                    ; LCCOMB_X23_Y13_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~850                                                                                                                                                                                                                                    ; LCCOMB_X23_Y14_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~851                                                                                                                                                                                                                                    ; LCCOMB_X23_Y14_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~852                                                                                                                                                                                                                                    ; LCCOMB_X24_Y13_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~853                                                                                                                                                                                                                                    ; LCCOMB_X37_Y14_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~855                                                                                                                                                                                                                                    ; LCCOMB_X34_Y18_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~857                                                                                                                                                                                                                                    ; LCCOMB_X34_Y18_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~858                                                                                                                                                                                                                                    ; LCCOMB_X31_Y18_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~859                                                                                                                                                                                                                                    ; LCCOMB_X31_Y18_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~860                                                                                                                                                                                                                                    ; LCCOMB_X34_Y18_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~861                                                                                                                                                                                                                                    ; LCCOMB_X31_Y18_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~862                                                                                                                                                                                                                                    ; LCCOMB_X34_Y18_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~863                                                                                                                                                                                                                                    ; LCCOMB_X34_Y18_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~865                                                                                                                                                                                                                                    ; LCCOMB_X31_Y19_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~866                                                                                                                                                                                                                                    ; LCCOMB_X32_Y16_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~867                                                                                                                                                                                                                                    ; LCCOMB_X27_Y18_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~868                                                                                                                                                                                                                                    ; LCCOMB_X39_Y17_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~869                                                                                                                                                                                                                                    ; LCCOMB_X34_Y15_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~870                                                                                                                                                                                                                                    ; LCCOMB_X34_Y20_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~871                                                                                                                                                                                                                                    ; LCCOMB_X31_Y20_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~872                                                                                                                                                                                                                                    ; LCCOMB_X34_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~873                                                                                                                                                                                                                                    ; LCCOMB_X34_Y20_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~874                                                                                                                                                                                                                                    ; LCCOMB_X34_Y20_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~875                                                                                                                                                                                                                                    ; LCCOMB_X35_Y21_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~876                                                                                                                                                                                                                                    ; LCCOMB_X35_Y21_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~877                                                                                                                                                                                                                                    ; LCCOMB_X34_Y20_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~878                                                                                                                                                                                                                                    ; LCCOMB_X26_Y12_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~879                                                                                                                                                                                                                                    ; LCCOMB_X26_Y12_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~880                                                                                                                                                                                                                                    ; LCCOMB_X25_Y12_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~881                                                                                                                                                                                                                                    ; LCCOMB_X26_Y17_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~882                                                                                                                                                                                                                                    ; LCCOMB_X39_Y17_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~883                                                                                                                                                                                                                                    ; LCCOMB_X38_Y17_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~884                                                                                                                                                                                                                                    ; LCCOMB_X38_Y17_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~885                                                                                                                                                                                                                                    ; LCCOMB_X39_Y17_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~886                                                                                                                                                                                                                                    ; LCCOMB_X37_Y17_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~887                                                                                                                                                                                                                                    ; LCCOMB_X37_Y21_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~888                                                                                                                                                                                                                                    ; LCCOMB_X36_Y21_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~889                                                                                                                                                                                                                                    ; LCCOMB_X36_Y21_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~890                                                                                                                                                                                                                                    ; LCCOMB_X31_Y21_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~891                                                                                                                                                                                                                                    ; LCCOMB_X31_Y21_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~892                                                                                                                                                                                                                                    ; LCCOMB_X32_Y21_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~893                                                                                                                                                                                                                                    ; LCCOMB_X32_Y21_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~894                                                                                                                                                                                                                                    ; LCCOMB_X37_Y17_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~895                                                                                                                                                                                                                                    ; LCCOMB_X34_Y17_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~896                                                                                                                                                                                                                                    ; LCCOMB_X34_Y17_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~897                                                                                                                                                                                                                                    ; LCCOMB_X34_Y17_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~898                                                                                                                                                                                                                                    ; LCCOMB_X24_Y17_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~899                                                                                                                                                                                                                                    ; LCCOMB_X23_Y17_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~900                                                                                                                                                                                                                                    ; LCCOMB_X23_Y17_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~901                                                                                                                                                                                                                                    ; LCCOMB_X24_Y17_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~902                                                                                                                                                                                                                                    ; LCCOMB_X27_Y15_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~903                                                                                                                                                                                                                                    ; LCCOMB_X30_Y20_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~904                                                                                                                                                                                                                                    ; LCCOMB_X37_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~905                                                                                                                                                                                                                                    ; LCCOMB_X31_Y20_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~906                                                                                                                                                                                                                                    ; LCCOMB_X31_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~907                                                                                                                                                                                                                                    ; LCCOMB_X27_Y16_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~908                                                                                                                                                                                                                                    ; LCCOMB_X27_Y16_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~909                                                                                                                                                                                                                                    ; LCCOMB_X30_Y16_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~910                                                                                                                                                                                                                                    ; LCCOMB_X31_Y20_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~911                                                                                                                                                                                                                                    ; LCCOMB_X27_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~912                                                                                                                                                                                                                                    ; LCCOMB_X29_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~913                                                                                                                                                                                                                                    ; LCCOMB_X30_Y20_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~914                                                                                                                                                                                                                                    ; LCCOMB_X32_Y17_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~915                                                                                                                                                                                                                                    ; LCCOMB_X26_Y20_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~916                                                                                                                                                                                                                                    ; LCCOMB_X26_Y20_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~917                                                                                                                                                                                                                                    ; LCCOMB_X26_Y20_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~918                                                                                                                                                                                                                                    ; LCCOMB_X26_Y17_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~919                                                                                                                                                                                                                                    ; LCCOMB_X27_Y17_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~920                                                                                                                                                                                                                                    ; LCCOMB_X27_Y17_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~921                                                                                                                                                                                                                                    ; LCCOMB_X26_Y17_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~922                                                                                                                                                                                                                                    ; LCCOMB_X25_Y17_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~923                                                                                                                                                                                                                                    ; LCCOMB_X25_Y18_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~924                                                                                                                                                                                                                                    ; LCCOMB_X25_Y18_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~925                                                                                                                                                                                                                                    ; LCCOMB_X25_Y17_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~927                                                                                                                                                                                                                                    ; LCCOMB_X23_Y12_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~928                                                                                                                                                                                                                                    ; LCCOMB_X29_Y17_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~929                                                                                                                                                                                                                                    ; LCCOMB_X30_Y17_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~930                                                                                                                                                                                                                                    ; LCCOMB_X30_Y17_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~931                                                                                                                                                                                                                                    ; LCCOMB_X30_Y16_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~932                                                                                                                                                                                                                                    ; LCCOMB_X25_Y20_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~933                                                                                                                                                                                                                                    ; LCCOMB_X24_Y15_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~934                                                                                                                                                                                                                                    ; LCCOMB_X24_Y20_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~935                                                                                                                                                                                                                                    ; LCCOMB_X24_Y20_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~936                                                                                                                                                                                                                                    ; LCCOMB_X32_Y16_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~937                                                                                                                                                                                                                                    ; LCCOMB_X30_Y19_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~938                                                                                                                                                                                                                                    ; LCCOMB_X24_Y19_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~939                                                                                                                                                                                                                                    ; LCCOMB_X30_Y19_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~940                                                                                                                                                                                                                                    ; LCCOMB_X24_Y15_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~941                                                                                                                                                                                                                                    ; LCCOMB_X24_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~942                                                                                                                                                                                                                                    ; LCCOMB_X25_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~943                                                                                                                                                                                                                                    ; LCCOMB_X27_Y18_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~944                                                                                                                                                                                                                                    ; LCCOMB_X26_Y14_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~945                                                                                                                                                                                                                                    ; LCCOMB_X27_Y18_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~946                                                                                                                                                                                                                                    ; LCCOMB_X26_Y14_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~947                                                                                                                                                                                                                                    ; LCCOMB_X24_Y14_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~948                                                                                                                                                                                                                                    ; LCCOMB_X26_Y14_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~949                                                                                                                                                                                                                                    ; LCCOMB_X27_Y14_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~950                                                                                                                                                                                                                                    ; LCCOMB_X27_Y14_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~951                                                                                                                                                                                                                                    ; LCCOMB_X26_Y14_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~952                                                                                                                                                                                                                                    ; LCCOMB_X25_Y16_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~953                                                                                                                                                                                                                                    ; LCCOMB_X39_Y17_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~954                                                                                                                                                                                                                                    ; LCCOMB_X41_Y16_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~955                                                                                                                                                                                                                                    ; LCCOMB_X43_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~956                                                                                                                                                                                                                                    ; LCCOMB_X41_Y17_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~957                                                                                                                                                                                                                                    ; LCCOMB_X41_Y20_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~958                                                                                                                                                                                                                                    ; LCCOMB_X36_Y20_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~959                                                                                                                                                                                                                                    ; LCCOMB_X42_Y19_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~960                                                                                                                                                                                                                                    ; LCCOMB_X41_Y20_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~961                                                                                                                                                                                                                                    ; LCCOMB_X43_Y18_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~962                                                                                                                                                                                                                                    ; LCCOMB_X42_Y19_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~963                                                                                                                                                                                                                                    ; LCCOMB_X44_Y19_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~964                                                                                                                                                                                                                                    ; LCCOMB_X39_Y9_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~965                                                                                                                                                                                                                                    ; LCCOMB_X41_Y9_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~966                                                                                                                                                                                                                                    ; LCCOMB_X45_Y14_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~967                                                                                                                                                                                                                                    ; LCCOMB_X44_Y14_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~968                                                                                                                                                                                                                                    ; LCCOMB_X44_Y16_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~969                                                                                                                                                                                                                                    ; LCCOMB_X38_Y15_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~970                                                                                                                                                                                                                                    ; LCCOMB_X45_Y14_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~971                                                                                                                                                                                                                                    ; LCCOMB_X44_Y16_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~972                                                                                                                                                                                                                                    ; LCCOMB_X37_Y14_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~973                                                                                                                                                                                                                                    ; LCCOMB_X38_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~974                                                                                                                                                                                                                                    ; LCCOMB_X39_Y16_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~975                                                                                                                                                                                                                                    ; LCCOMB_X39_Y16_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~976                                                                                                                                                                                                                                    ; LCCOMB_X45_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~977                                                                                                                                                                                                                                    ; LCCOMB_X41_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~978                                                                                                                                                                                                                                    ; LCCOMB_X44_Y15_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~979                                                                                                                                                                                                                                    ; LCCOMB_X39_Y22_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~980                                                                                                                                                                                                                                    ; LCCOMB_X40_Y18_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~981                                                                                                                                                                                                                                    ; LCCOMB_X37_Y18_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~982                                                                                                                                                                                                                                    ; LCCOMB_X37_Y18_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~983                                                                                                                                                                                                                                    ; LCCOMB_X38_Y21_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~984                                                                                                                                                                                                                                    ; LCCOMB_X38_Y17_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~985                                                                                                                                                                                                                                    ; LCCOMB_X37_Y18_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~986                                                                                                                                                                                                                                    ; LCCOMB_X37_Y18_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~987                                                                                                                                                                                                                                    ; LCCOMB_X23_Y15_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~988                                                                                                                                                                                                                                    ; LCCOMB_X23_Y15_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~989                                                                                                                                                                                                                                    ; LCCOMB_X26_Y10_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~990                                                                                                                                                                                                                                    ; LCCOMB_X24_Y10_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~991                                                                                                                                                                                                                                    ; LCCOMB_X24_Y11_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~992                                                                                                                                                                                                                                    ; LCCOMB_X29_Y10_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~993                                                                                                                                                                                                                                    ; LCCOMB_X26_Y10_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~994                                                                                                                                                                                                                                    ; LCCOMB_X25_Y10_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~995                                                                                                                                                                                                                                    ; LCCOMB_X45_Y11_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~996                                                                                                                                                                                                                                    ; LCCOMB_X44_Y12_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~997                                                                                                                                                                                                                                    ; LCCOMB_X44_Y12_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~998                                                                                                                                                                                                                                    ; LCCOMB_X45_Y11_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb1|Decoder0~999                                                                                                                                                                                                                                    ; LCCOMB_X37_Y3_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1000                                                                                                                                                                                                                                   ; LCCOMB_X52_Y6_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1001                                                                                                                                                                                                                                   ; LCCOMB_X51_Y6_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1002                                                                                                                                                                                                                                   ; LCCOMB_X47_Y7_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1003                                                                                                                                                                                                                                   ; LCCOMB_X46_Y7_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1004                                                                                                                                                                                                                                   ; LCCOMB_X46_Y7_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1005                                                                                                                                                                                                                                   ; LCCOMB_X47_Y7_N2       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1006                                                                                                                                                                                                                                   ; LCCOMB_X49_Y10_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1007                                                                                                                                                                                                                                   ; LCCOMB_X49_Y8_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1008                                                                                                                                                                                                                                   ; LCCOMB_X49_Y8_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1009                                                                                                                                                                                                                                   ; LCCOMB_X49_Y8_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1010                                                                                                                                                                                                                                   ; LCCOMB_X58_Y3_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1011                                                                                                                                                                                                                                   ; LCCOMB_X59_Y3_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1012                                                                                                                                                                                                                                   ; LCCOMB_X59_Y3_N2       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1013                                                                                                                                                                                                                                   ; LCCOMB_X58_Y3_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1016                                                                                                                                                                                                                                   ; LCCOMB_X50_Y1_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1017                                                                                                                                                                                                                                   ; LCCOMB_X50_Y1_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1018                                                                                                                                                                                                                                   ; LCCOMB_X50_Y1_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1019                                                                                                                                                                                                                                   ; LCCOMB_X50_Y1_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1020                                                                                                                                                                                                                                   ; LCCOMB_X51_Y2_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1021                                                                                                                                                                                                                                   ; LCCOMB_X52_Y2_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1022                                                                                                                                                                                                                                   ; LCCOMB_X52_Y2_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1023                                                                                                                                                                                                                                   ; LCCOMB_X51_Y2_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1024                                                                                                                                                                                                                                   ; LCCOMB_X52_Y3_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1025                                                                                                                                                                                                                                   ; LCCOMB_X52_Y3_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1026                                                                                                                                                                                                                                   ; LCCOMB_X52_Y3_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1027                                                                                                                                                                                                                                   ; LCCOMB_X52_Y3_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1028                                                                                                                                                                                                                                   ; LCCOMB_X47_Y1_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1029                                                                                                                                                                                                                                   ; LCCOMB_X46_Y1_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1030                                                                                                                                                                                                                                   ; LCCOMB_X46_Y1_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1031                                                                                                                                                                                                                                   ; LCCOMB_X46_Y1_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1032                                                                                                                                                                                                                                   ; LCCOMB_X55_Y4_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1033                                                                                                                                                                                                                                   ; LCCOMB_X55_Y4_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1034                                                                                                                                                                                                                                   ; LCCOMB_X51_Y7_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1035                                                                                                                                                                                                                                   ; LCCOMB_X51_Y7_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1036                                                                                                                                                                                                                                   ; LCCOMB_X46_Y5_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1037                                                                                                                                                                                                                                   ; LCCOMB_X46_Y5_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1038                                                                                                                                                                                                                                   ; LCCOMB_X46_Y5_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1039                                                                                                                                                                                                                                   ; LCCOMB_X46_Y5_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1040                                                                                                                                                                                                                                   ; LCCOMB_X54_Y6_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1041                                                                                                                                                                                                                                   ; LCCOMB_X54_Y6_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1042                                                                                                                                                                                                                                   ; LCCOMB_X52_Y1_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1043                                                                                                                                                                                                                                   ; LCCOMB_X52_Y1_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1044                                                                                                                                                                                                                                   ; LCCOMB_X52_Y1_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1045                                                                                                                                                                                                                                   ; LCCOMB_X52_Y1_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1046                                                                                                                                                                                                                                   ; LCCOMB_X50_Y2_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1047                                                                                                                                                                                                                                   ; LCCOMB_X54_Y2_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1048                                                                                                                                                                                                                                   ; LCCOMB_X54_Y2_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1049                                                                                                                                                                                                                                   ; LCCOMB_X50_Y2_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1050                                                                                                                                                                                                                                   ; LCCOMB_X51_Y4_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1051                                                                                                                                                                                                                                   ; LCCOMB_X52_Y4_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1052                                                                                                                                                                                                                                   ; LCCOMB_X52_Y4_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1053                                                                                                                                                                                                                                   ; LCCOMB_X51_Y4_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1054                                                                                                                                                                                                                                   ; LCCOMB_X50_Y10_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1055                                                                                                                                                                                                                                   ; LCCOMB_X49_Y10_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1056                                                                                                                                                                                                                                   ; LCCOMB_X50_Y10_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1057                                                                                                                                                                                                                                   ; LCCOMB_X49_Y10_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1058                                                                                                                                                                                                                                   ; LCCOMB_X47_Y10_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1059                                                                                                                                                                                                                                   ; LCCOMB_X54_Y6_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1060                                                                                                                                                                                                                                   ; LCCOMB_X54_Y6_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1061                                                                                                                                                                                                                                   ; LCCOMB_X47_Y3_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1062                                                                                                                                                                                                                                   ; LCCOMB_X47_Y3_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1063                                                                                                                                                                                                                                   ; LCCOMB_X46_Y3_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1064                                                                                                                                                                                                                                   ; LCCOMB_X47_Y3_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1065                                                                                                                                                                                                                                   ; LCCOMB_X50_Y7_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1066                                                                                                                                                                                                                                   ; LCCOMB_X49_Y7_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1067                                                                                                                                                                                                                                   ; LCCOMB_X49_Y7_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1068                                                                                                                                                                                                                                   ; LCCOMB_X50_Y7_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1069                                                                                                                                                                                                                                   ; LCCOMB_X46_Y4_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1070                                                                                                                                                                                                                                   ; LCCOMB_X45_Y4_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1071                                                                                                                                                                                                                                   ; LCCOMB_X45_Y4_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1072                                                                                                                                                                                                                                   ; LCCOMB_X46_Y4_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1073                                                                                                                                                                                                                                   ; LCCOMB_X52_Y4_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1074                                                                                                                                                                                                                                   ; LCCOMB_X49_Y3_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1075                                                                                                                                                                                                                                   ; LCCOMB_X49_Y3_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1076                                                                                                                                                                                                                                   ; LCCOMB_X52_Y4_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1077                                                                                                                                                                                                                                   ; LCCOMB_X61_Y19_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1078                                                                                                                                                                                                                                   ; LCCOMB_X62_Y20_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1079                                                                                                                                                                                                                                   ; LCCOMB_X62_Y20_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1080                                                                                                                                                                                                                                   ; LCCOMB_X61_Y19_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1081                                                                                                                                                                                                                                   ; LCCOMB_X60_Y17_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1082                                                                                                                                                                                                                                   ; LCCOMB_X59_Y19_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1083                                                                                                                                                                                                                                   ; LCCOMB_X65_Y16_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1084                                                                                                                                                                                                                                   ; LCCOMB_X63_Y15_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1085                                                                                                                                                                                                                                   ; LCCOMB_X63_Y15_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1086                                                                                                                                                                                                                                   ; LCCOMB_X65_Y14_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1087                                                                                                                                                                                                                                   ; LCCOMB_X65_Y15_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1088                                                                                                                                                                                                                                   ; LCCOMB_X65_Y15_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1089                                                                                                                                                                                                                                   ; LCCOMB_X51_Y16_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1090                                                                                                                                                                                                                                   ; LCCOMB_X51_Y16_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1091                                                                                                                                                                                                                                   ; LCCOMB_X55_Y21_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1092                                                                                                                                                                                                                                   ; LCCOMB_X55_Y21_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1093                                                                                                                                                                                                                                   ; LCCOMB_X63_Y16_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1094                                                                                                                                                                                                                                   ; LCCOMB_X62_Y13_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1095                                                                                                                                                                                                                                   ; LCCOMB_X62_Y13_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1096                                                                                                                                                                                                                                   ; LCCOMB_X62_Y15_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1097                                                                                                                                                                                                                                   ; LCCOMB_X62_Y15_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1098                                                                                                                                                                                                                                   ; LCCOMB_X63_Y11_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1099                                                                                                                                                                                                                                   ; LCCOMB_X65_Y18_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1100                                                                                                                                                                                                                                   ; LCCOMB_X65_Y18_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1101                                                                                                                                                                                                                                   ; LCCOMB_X64_Y18_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1102                                                                                                                                                                                                                                   ; LCCOMB_X63_Y21_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1103                                                                                                                                                                                                                                   ; LCCOMB_X63_Y19_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1104                                                                                                                                                                                                                                   ; LCCOMB_X64_Y17_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1105                                                                                                                                                                                                                                   ; LCCOMB_X63_Y19_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1106                                                                                                                                                                                                                                   ; LCCOMB_X64_Y19_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1107                                                                                                                                                                                                                                   ; LCCOMB_X60_Y9_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1108                                                                                                                                                                                                                                   ; LCCOMB_X60_Y9_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1109                                                                                                                                                                                                                                   ; LCCOMB_X55_Y9_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1110                                                                                                                                                                                                                                   ; LCCOMB_X58_Y9_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1111                                                                                                                                                                                                                                   ; LCCOMB_X52_Y9_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1112                                                                                                                                                                                                                                   ; LCCOMB_X52_Y9_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1113                                                                                                                                                                                                                                   ; LCCOMB_X59_Y19_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1114                                                                                                                                                                                                                                   ; LCCOMB_X59_Y19_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1115                                                                                                                                                                                                                                   ; LCCOMB_X57_Y19_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1116                                                                                                                                                                                                                                   ; LCCOMB_X57_Y8_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1117                                                                                                                                                                                                                                   ; LCCOMB_X57_Y8_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1118                                                                                                                                                                                                                                   ; LCCOMB_X57_Y19_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1119                                                                                                                                                                                                                                   ; LCCOMB_X58_Y15_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1120                                                                                                                                                                                                                                   ; LCCOMB_X59_Y15_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1121                                                                                                                                                                                                                                   ; LCCOMB_X58_Y14_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1122                                                                                                                                                                                                                                   ; LCCOMB_X58_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1123                                                                                                                                                                                                                                   ; LCCOMB_X55_Y19_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1124                                                                                                                                                                                                                                   ; LCCOMB_X57_Y22_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1125                                                                                                                                                                                                                                   ; LCCOMB_X58_Y22_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1126                                                                                                                                                                                                                                   ; LCCOMB_X59_Y19_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1127                                                                                                                                                                                                                                   ; LCCOMB_X59_Y14_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1128                                                                                                                                                                                                                                   ; LCCOMB_X60_Y14_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1129                                                                                                                                                                                                                                   ; LCCOMB_X64_Y13_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1130                                                                                                                                                                                                                                   ; LCCOMB_X64_Y10_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1131                                                                                                                                                                                                                                   ; LCCOMB_X65_Y10_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1132                                                                                                                                                                                                                                   ; LCCOMB_X62_Y14_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1133                                                                                                                                                                                                                                   ; LCCOMB_X51_Y19_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1134                                                                                                                                                                                                                                   ; LCCOMB_X54_Y19_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1135                                                                                                                                                                                                                                   ; LCCOMB_X54_Y19_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1136                                                                                                                                                                                                                                   ; LCCOMB_X54_Y19_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1137                                                                                                                                                                                                                                   ; LCCOMB_X61_Y10_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1138                                                                                                                                                                                                                                   ; LCCOMB_X59_Y11_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1139                                                                                                                                                                                                                                   ; LCCOMB_X59_Y10_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1140                                                                                                                                                                                                                                   ; LCCOMB_X60_Y11_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1141                                                                                                                                                                                                                                   ; LCCOMB_X52_Y21_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1142                                                                                                                                                                                                                                   ; LCCOMB_X52_Y21_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1143                                                                                                                                                                                                                                   ; LCCOMB_X51_Y19_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1144                                                                                                                                                                                                                                   ; LCCOMB_X51_Y20_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1145                                                                                                                                                                                                                                   ; LCCOMB_X51_Y20_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1146                                                                                                                                                                                                                                   ; LCCOMB_X52_Y20_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1147                                                                                                                                                                                                                                   ; LCCOMB_X52_Y20_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1148                                                                                                                                                                                                                                   ; LCCOMB_X63_Y1_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1149                                                                                                                                                                                                                                   ; LCCOMB_X62_Y1_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1150                                                                                                                                                                                                                                   ; LCCOMB_X62_Y2_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1151                                                                                                                                                                                                                                   ; LCCOMB_X62_Y2_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1152                                                                                                                                                                                                                                   ; LCCOMB_X55_Y8_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1153                                                                                                                                                                                                                                   ; LCCOMB_X54_Y8_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1154                                                                                                                                                                                                                                   ; LCCOMB_X55_Y8_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1155                                                                                                                                                                                                                                   ; LCCOMB_X65_Y8_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1156                                                                                                                                                                                                                                   ; LCCOMB_X66_Y8_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1157                                                                                                                                                                                                                                   ; LCCOMB_X65_Y8_N2       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1158                                                                                                                                                                                                                                   ; LCCOMB_X66_Y8_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1159                                                                                                                                                                                                                                   ; LCCOMB_X64_Y8_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1160                                                                                                                                                                                                                                   ; LCCOMB_X64_Y8_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1161                                                                                                                                                                                                                                   ; LCCOMB_X63_Y8_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1162                                                                                                                                                                                                                                   ; LCCOMB_X63_Y8_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1163                                                                                                                                                                                                                                   ; LCCOMB_X63_Y10_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1164                                                                                                                                                                                                                                   ; LCCOMB_X63_Y10_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1165                                                                                                                                                                                                                                   ; LCCOMB_X63_Y10_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1166                                                                                                                                                                                                                                   ; LCCOMB_X66_Y4_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1167                                                                                                                                                                                                                                   ; LCCOMB_X58_Y8_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1168                                                                                                                                                                                                                                   ; LCCOMB_X59_Y8_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1169                                                                                                                                                                                                                                   ; LCCOMB_X59_Y8_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1170                                                                                                                                                                                                                                   ; LCCOMB_X56_Y10_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1171                                                                                                                                                                                                                                   ; LCCOMB_X56_Y8_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1172                                                                                                                                                                                                                                   ; LCCOMB_X52_Y8_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1173                                                                                                                                                                                                                                   ; LCCOMB_X56_Y8_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1174                                                                                                                                                                                                                                   ; LCCOMB_X55_Y9_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1175                                                                                                                                                                                                                                   ; LCCOMB_X63_Y8_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1176                                                                                                                                                                                                                                   ; LCCOMB_X59_Y6_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1177                                                                                                                                                                                                                                   ; LCCOMB_X63_Y8_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1178                                                                                                                                                                                                                                   ; LCCOMB_X65_Y2_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1179                                                                                                                                                                                                                                   ; LCCOMB_X65_Y2_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~1180                                                                                                                                                                                                                                   ; LCCOMB_X65_Y2_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~463                                                                                                                                                                                                                                    ; LCCOMB_X65_Y4_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~465                                                                                                                                                                                                                                    ; LCCOMB_X59_Y4_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~467                                                                                                                                                                                                                                    ; LCCOMB_X60_Y4_N2       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~469                                                                                                                                                                                                                                    ; LCCOMB_X65_Y4_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~474                                                                                                                                                                                                                                    ; LCCOMB_X55_Y6_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~478                                                                                                                                                                                                                                    ; LCCOMB_X57_Y4_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~482                                                                                                                                                                                                                                    ; LCCOMB_X56_Y6_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~484                                                                                                                                                                                                                                    ; LCCOMB_X62_Y4_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~486                                                                                                                                                                                                                                    ; LCCOMB_X64_Y6_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~487                                                                                                                                                                                                                                    ; LCCOMB_X64_Y4_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~488                                                                                                                                                                                                                                    ; LCCOMB_X59_Y4_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~489                                                                                                                                                                                                                                    ; LCCOMB_X62_Y4_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~492                                                                                                                                                                                                                                    ; LCCOMB_X58_Y6_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~493                                                                                                                                                                                                                                    ; LCCOMB_X57_Y4_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~494                                                                                                                                                                                                                                    ; LCCOMB_X58_Y6_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~495                                                                                                                                                                                                                                    ; LCCOMB_X56_Y6_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~496                                                                                                                                                                                                                                    ; LCCOMB_X56_Y6_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~497                                                                                                                                                                                                                                    ; LCCOMB_X55_Y6_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~498                                                                                                                                                                                                                                    ; LCCOMB_X58_Y4_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~499                                                                                                                                                                                                                                    ; LCCOMB_X57_Y4_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~500                                                                                                                                                                                                                                    ; LCCOMB_X57_Y4_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~501                                                                                                                                                                                                                                    ; LCCOMB_X58_Y4_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~504                                                                                                                                                                                                                                    ; LCCOMB_X51_Y13_N24     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~506                                                                                                                                                                                                                                    ; LCCOMB_X49_Y19_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~507                                                                                                                                                                                                                                    ; LCCOMB_X47_Y19_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~508                                                                                                                                                                                                                                    ; LCCOMB_X47_Y19_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~509                                                                                                                                                                                                                                    ; LCCOMB_X49_Y19_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~510                                                                                                                                                                                                                                    ; LCCOMB_X50_Y19_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~511                                                                                                                                                                                                                                    ; LCCOMB_X50_Y19_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~512                                                                                                                                                                                                                                    ; LCCOMB_X50_Y18_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~513                                                                                                                                                                                                                                    ; LCCOMB_X50_Y19_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~515                                                                                                                                                                                                                                    ; LCCOMB_X46_Y16_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~517                                                                                                                                                                                                                                    ; LCCOMB_X49_Y14_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~518                                                                                                                                                                                                                                    ; LCCOMB_X49_Y16_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~519                                                                                                                                                                                                                                    ; LCCOMB_X46_Y16_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~521                                                                                                                                                                                                                                    ; LCCOMB_X50_Y13_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~522                                                                                                                                                                                                                                    ; LCCOMB_X49_Y13_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~523                                                                                                                                                                                                                                    ; LCCOMB_X50_Y13_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~525                                                                                                                                                                                                                                    ; LCCOMB_X47_Y14_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~526                                                                                                                                                                                                                                    ; LCCOMB_X47_Y14_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~528                                                                                                                                                                                                                                    ; LCCOMB_X49_Y14_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~529                                                                                                                                                                                                                                    ; LCCOMB_X46_Y15_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~530                                                                                                                                                                                                                                    ; LCCOMB_X46_Y15_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~531                                                                                                                                                                                                                                    ; LCCOMB_X46_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~532                                                                                                                                                                                                                                    ; LCCOMB_X46_Y15_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~533                                                                                                                                                                                                                                    ; LCCOMB_X49_Y14_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~534                                                                                                                                                                                                                                    ; LCCOMB_X49_Y14_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~535                                                                                                                                                                                                                                    ; LCCOMB_X49_Y18_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~539                                                                                                                                                                                                                                    ; LCCOMB_X54_Y18_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~540                                                                                                                                                                                                                                    ; LCCOMB_X58_Y17_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~541                                                                                                                                                                                                                                    ; LCCOMB_X61_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~542                                                                                                                                                                                                                                    ; LCCOMB_X50_Y20_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~543                                                                                                                                                                                                                                    ; LCCOMB_X50_Y20_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~544                                                                                                                                                                                                                                    ; LCCOMB_X49_Y18_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~548                                                                                                                                                                                                                                    ; LCCOMB_X50_Y21_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~549                                                                                                                                                                                                                                    ; LCCOMB_X50_Y21_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~551                                                                                                                                                                                                                                    ; LCCOMB_X51_Y14_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~552                                                                                                                                                                                                                                    ; LCCOMB_X50_Y18_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~553                                                                                                                                                                                                                                    ; LCCOMB_X47_Y16_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~554                                                                                                                                                                                                                                    ; LCCOMB_X47_Y16_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~556                                                                                                                                                                                                                                    ; LCCOMB_X55_Y13_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~558                                                                                                                                                                                                                                    ; LCCOMB_X59_Y14_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~559                                                                                                                                                                                                                                    ; LCCOMB_X56_Y14_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~561                                                                                                                                                                                                                                    ; LCCOMB_X56_Y13_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~563                                                                                                                                                                                                                                    ; LCCOMB_X51_Y13_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~564                                                                                                                                                                                                                                    ; LCCOMB_X54_Y12_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~565                                                                                                                                                                                                                                    ; LCCOMB_X58_Y9_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~566                                                                                                                                                                                                                                    ; LCCOMB_X59_Y14_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~567                                                                                                                                                                                                                                    ; LCCOMB_X55_Y13_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~568                                                                                                                                                                                                                                    ; LCCOMB_X58_Y14_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~569                                                                                                                                                                                                                                    ; LCCOMB_X52_Y14_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~570                                                                                                                                                                                                                                    ; LCCOMB_X59_Y14_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~571                                                                                                                                                                                                                                    ; LCCOMB_X56_Y13_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~573                                                                                                                                                                                                                                    ; LCCOMB_X55_Y9_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~575                                                                                                                                                                                                                                    ; LCCOMB_X55_Y11_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~576                                                                                                                                                                                                                                    ; LCCOMB_X54_Y12_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~578                                                                                                                                                                                                                                    ; LCCOMB_X52_Y11_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~579                                                                                                                                                                                                                                    ; LCCOMB_X51_Y10_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~580                                                                                                                                                                                                                                    ; LCCOMB_X51_Y10_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~581                                                                                                                                                                                                                                    ; LCCOMB_X52_Y10_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~582                                                                                                                                                                                                                                    ; LCCOMB_X55_Y10_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~583                                                                                                                                                                                                                                    ; LCCOMB_X55_Y11_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~584                                                                                                                                                                                                                                    ; LCCOMB_X54_Y10_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~585                                                                                                                                                                                                                                    ; LCCOMB_X55_Y11_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~586                                                                                                                                                                                                                                    ; LCCOMB_X52_Y12_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~587                                                                                                                                                                                                                                    ; LCCOMB_X52_Y12_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~588                                                                                                                                                                                                                                    ; LCCOMB_X52_Y11_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~591                                                                                                                                                                                                                                    ; LCCOMB_X50_Y12_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~593                                                                                                                                                                                                                                    ; LCCOMB_X51_Y10_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~594                                                                                                                                                                                                                                    ; LCCOMB_X51_Y12_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~595                                                                                                                                                                                                                                    ; LCCOMB_X47_Y9_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~596                                                                                                                                                                                                                                    ; LCCOMB_X49_Y12_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~597                                                                                                                                                                                                                                    ; LCCOMB_X47_Y11_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~598                                                                                                                                                                                                                                    ; LCCOMB_X47_Y11_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~599                                                                                                                                                                                                                                    ; LCCOMB_X49_Y11_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~600                                                                                                                                                                                                                                    ; LCCOMB_X47_Y11_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~601                                                                                                                                                                                                                                    ; LCCOMB_X49_Y12_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~602                                                                                                                                                                                                                                    ; LCCOMB_X62_Y12_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~605                                                                                                                                                                                                                                    ; LCCOMB_X63_Y12_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~606                                                                                                                                                                                                                                    ; LCCOMB_X55_Y14_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~607                                                                                                                                                                                                                                    ; LCCOMB_X58_Y12_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~608                                                                                                                                                                                                                                    ; LCCOMB_X63_Y12_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~609                                                                                                                                                                                                                                    ; LCCOMB_X58_Y12_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~610                                                                                                                                                                                                                                    ; LCCOMB_X63_Y12_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~611                                                                                                                                                                                                                                    ; LCCOMB_X62_Y12_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~615                                                                                                                                                                                                                                    ; LCCOMB_X51_Y8_N2       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~617                                                                                                                                                                                                                                    ; LCCOMB_X46_Y8_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~618                                                                                                                                                                                                                                    ; LCCOMB_X46_Y8_N2       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~619                                                                                                                                                                                                                                    ; LCCOMB_X46_Y8_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~620                                                                                                                                                                                                                                    ; LCCOMB_X50_Y9_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~621                                                                                                                                                                                                                                    ; LCCOMB_X50_Y9_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~622                                                                                                                                                                                                                                    ; LCCOMB_X50_Y9_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~623                                                                                                                                                                                                                                    ; LCCOMB_X50_Y9_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~624                                                                                                                                                                                                                                    ; LCCOMB_X50_Y5_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~625                                                                                                                                                                                                                                    ; LCCOMB_X50_Y5_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~626                                                                                                                                                                                                                                    ; LCCOMB_X50_Y5_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~627                                                                                                                                                                                                                                    ; LCCOMB_X50_Y5_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~629                                                                                                                                                                                                                                    ; LCCOMB_X50_Y11_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~630                                                                                                                                                                                                                                    ; LCCOMB_X51_Y11_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~631                                                                                                                                                                                                                                    ; LCCOMB_X50_Y11_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~632                                                                                                                                                                                                                                    ; LCCOMB_X50_Y11_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~634                                                                                                                                                                                                                                    ; LCCOMB_X60_Y3_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~635                                                                                                                                                                                                                                    ; LCCOMB_X61_Y3_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~636                                                                                                                                                                                                                                    ; LCCOMB_X60_Y3_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~637                                                                                                                                                                                                                                    ; LCCOMB_X61_Y3_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~638                                                                                                                                                                                                                                    ; LCCOMB_X56_Y3_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~639                                                                                                                                                                                                                                    ; LCCOMB_X55_Y3_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~640                                                                                                                                                                                                                                    ; LCCOMB_X55_Y3_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~641                                                                                                                                                                                                                                    ; LCCOMB_X56_Y3_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~642                                                                                                                                                                                                                                    ; LCCOMB_X54_Y3_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~643                                                                                                                                                                                                                                    ; LCCOMB_X56_Y2_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~644                                                                                                                                                                                                                                    ; LCCOMB_X56_Y2_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~645                                                                                                                                                                                                                                    ; LCCOMB_X54_Y3_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~646                                                                                                                                                                                                                                    ; LCCOMB_X54_Y3_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~647                                                                                                                                                                                                                                    ; LCCOMB_X54_Y7_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~648                                                                                                                                                                                                                                    ; LCCOMB_X50_Y3_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~649                                                                                                                                                                                                                                    ; LCCOMB_X50_Y3_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~652                                                                                                                                                                                                                                    ; LCCOMB_X54_Y4_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~653                                                                                                                                                                                                                                    ; LCCOMB_X54_Y4_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~655                                                                                                                                                                                                                                    ; LCCOMB_X51_Y7_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~656                                                                                                                                                                                                                                    ; LCCOMB_X51_Y7_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~657                                                                                                                                                                                                                                    ; LCCOMB_X51_Y5_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~659                                                                                                                                                                                                                                    ; LCCOMB_X51_Y5_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~662                                                                                                                                                                                                                                    ; LCCOMB_X50_Y8_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~663                                                                                                                                                                                                                                    ; LCCOMB_X51_Y8_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~664                                                                                                                                                                                                                                    ; LCCOMB_X50_Y8_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~665                                                                                                                                                                                                                                    ; LCCOMB_X51_Y8_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~667                                                                                                                                                                                                                                    ; LCCOMB_X47_Y10_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~668                                                                                                                                                                                                                                    ; LCCOMB_X47_Y10_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~669                                                                                                                                                                                                                                    ; LCCOMB_X47_Y10_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~670                                                                                                                                                                                                                                    ; LCCOMB_X55_Y6_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~671                                                                                                                                                                                                                                    ; LCCOMB_X55_Y6_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~672                                                                                                                                                                                                                                    ; LCCOMB_X60_Y19_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~673                                                                                                                                                                                                                                    ; LCCOMB_X60_Y17_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~674                                                                                                                                                                                                                                    ; LCCOMB_X58_Y12_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~675                                                                                                                                                                                                                                    ; LCCOMB_X56_Y20_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~676                                                                                                                                                                                                                                    ; LCCOMB_X54_Y20_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~677                                                                                                                                                                                                                                    ; LCCOMB_X54_Y21_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~679                                                                                                                                                                                                                                    ; LCCOMB_X54_Y21_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~680                                                                                                                                                                                                                                    ; LCCOMB_X54_Y21_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~681                                                                                                                                                                                                                                    ; LCCOMB_X54_Y21_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~683                                                                                                                                                                                                                                    ; LCCOMB_X59_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~684                                                                                                                                                                                                                                    ; LCCOMB_X58_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~685                                                                                                                                                                                                                                    ; LCCOMB_X58_Y20_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~686                                                                                                                                                                                                                                    ; LCCOMB_X60_Y20_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~687                                                                                                                                                                                                                                    ; LCCOMB_X60_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~688                                                                                                                                                                                                                                    ; LCCOMB_X61_Y21_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~689                                                                                                                                                                                                                                    ; LCCOMB_X61_Y21_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~690                                                                                                                                                                                                                                    ; LCCOMB_X60_Y20_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~691                                                                                                                                                                                                                                    ; LCCOMB_X54_Y18_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~692                                                                                                                                                                                                                                    ; LCCOMB_X63_Y18_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~693                                                                                                                                                                                                                                    ; LCCOMB_X63_Y18_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~695                                                                                                                                                                                                                                    ; LCCOMB_X62_Y16_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~696                                                                                                                                                                                                                                    ; LCCOMB_X55_Y14_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~698                                                                                                                                                                                                                                    ; LCCOMB_X54_Y14_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~699                                                                                                                                                                                                                                    ; LCCOMB_X54_Y14_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~700                                                                                                                                                                                                                                    ; LCCOMB_X55_Y14_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~701                                                                                                                                                                                                                                    ; LCCOMB_X60_Y14_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~702                                                                                                                                                                                                                                    ; LCCOMB_X65_Y16_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~703                                                                                                                                                                                                                                    ; LCCOMB_X65_Y16_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~704                                                                                                                                                                                                                                    ; LCCOMB_X64_Y15_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~705                                                                                                                                                                                                                                    ; LCCOMB_X64_Y15_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~706                                                                                                                                                                                                                                    ; LCCOMB_X60_Y14_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~707                                                                                                                                                                                                                                    ; LCCOMB_X63_Y14_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~708                                                                                                                                                                                                                                    ; LCCOMB_X65_Y14_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~709                                                                                                                                                                                                                                    ; LCCOMB_X65_Y15_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~710                                                                                                                                                                                                                                    ; LCCOMB_X65_Y15_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~711                                                                                                                                                                                                                                    ; LCCOMB_X52_Y16_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~712                                                                                                                                                                                                                                    ; LCCOMB_X52_Y16_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~713                                                                                                                                                                                                                                    ; LCCOMB_X54_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~714                                                                                                                                                                                                                                    ; LCCOMB_X54_Y15_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~715                                                                                                                                                                                                                                    ; LCCOMB_X54_Y15_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~716                                                                                                                                                                                                                                    ; LCCOMB_X52_Y16_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~717                                                                                                                                                                                                                                    ; LCCOMB_X55_Y15_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~718                                                                                                                                                                                                                                    ; LCCOMB_X54_Y20_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~719                                                                                                                                                                                                                                    ; LCCOMB_X55_Y15_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~721                                                                                                                                                                                                                                    ; LCCOMB_X56_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~722                                                                                                                                                                                                                                    ; LCCOMB_X56_Y15_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~723                                                                                                                                                                                                                                    ; LCCOMB_X55_Y15_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~724                                                                                                                                                                                                                                    ; LCCOMB_X61_Y14_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~725                                                                                                                                                                                                                                    ; LCCOMB_X64_Y17_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~726                                                                                                                                                                                                                                    ; LCCOMB_X62_Y16_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~727                                                                                                                                                                                                                                    ; LCCOMB_X62_Y13_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~728                                                                                                                                                                                                                                    ; LCCOMB_X62_Y13_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~729                                                                                                                                                                                                                                    ; LCCOMB_X56_Y15_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~730                                                                                                                                                                                                                                    ; LCCOMB_X62_Y15_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~731                                                                                                                                                                                                                                    ; LCCOMB_X61_Y14_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~732                                                                                                                                                                                                                                    ; LCCOMB_X63_Y11_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~733                                                                                                                                                                                                                                    ; LCCOMB_X62_Y16_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~734                                                                                                                                                                                                                                    ; LCCOMB_X64_Y18_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~735                                                                                                                                                                                                                                    ; LCCOMB_X63_Y20_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~736                                                                                                                                                                                                                                    ; LCCOMB_X63_Y21_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~737                                                                                                                                                                                                                                    ; LCCOMB_X64_Y19_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~740                                                                                                                                                                                                                                    ; LCCOMB_X61_Y17_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~741                                                                                                                                                                                                                                    ; LCCOMB_X61_Y17_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~742                                                                                                                                                                                                                                    ; LCCOMB_X59_Y18_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~743                                                                                                                                                                                                                                    ; LCCOMB_X59_Y18_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~745                                                                                                                                                                                                                                    ; LCCOMB_X61_Y9_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~746                                                                                                                                                                                                                                    ; LCCOMB_X62_Y9_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~747                                                                                                                                                                                                                                    ; LCCOMB_X61_Y9_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~748                                                                                                                                                                                                                                    ; LCCOMB_X62_Y9_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~749                                                                                                                                                                                                                                    ; LCCOMB_X64_Y15_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~750                                                                                                                                                                                                                                    ; LCCOMB_X64_Y19_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~751                                                                                                                                                                                                                                    ; LCCOMB_X62_Y19_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~752                                                                                                                                                                                                                                    ; LCCOMB_X63_Y17_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~753                                                                                                                                                                                                                                    ; LCCOMB_X64_Y17_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~754                                                                                                                                                                                                                                    ; LCCOMB_X63_Y17_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~755                                                                                                                                                                                                                                    ; LCCOMB_X64_Y15_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~756                                                                                                                                                                                                                                    ; LCCOMB_X65_Y16_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~757                                                                                                                                                                                                                                    ; LCCOMB_X62_Y19_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~758                                                                                                                                                                                                                                    ; LCCOMB_X64_Y19_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~759                                                                                                                                                                                                                                    ; LCCOMB_X64_Y19_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~760                                                                                                                                                                                                                                    ; LCCOMB_X64_Y19_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~762                                                                                                                                                                                                                                    ; LCCOMB_X58_Y21_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~764                                                                                                                                                                                                                                    ; LCCOMB_X59_Y21_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~765                                                                                                                                                                                                                                    ; LCCOMB_X59_Y21_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~767                                                                                                                                                                                                                                    ; LCCOMB_X58_Y21_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~768                                                                                                                                                                                                                                    ; LCCOMB_X56_Y21_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~769                                                                                                                                                                                                                                    ; LCCOMB_X56_Y21_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~770                                                                                                                                                                                                                                    ; LCCOMB_X56_Y21_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~771                                                                                                                                                                                                                                    ; LCCOMB_X58_Y21_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~772                                                                                                                                                                                                                                    ; LCCOMB_X64_Y20_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~773                                                                                                                                                                                                                                    ; LCCOMB_X63_Y16_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~774                                                                                                                                                                                                                                    ; LCCOMB_X64_Y20_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~775                                                                                                                                                                                                                                    ; LCCOMB_X64_Y20_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~776                                                                                                                                                                                                                                    ; LCCOMB_X61_Y16_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~777                                                                                                                                                                                                                                    ; LCCOMB_X61_Y20_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~778                                                                                                                                                                                                                                    ; LCCOMB_X61_Y16_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~779                                                                                                                                                                                                                                    ; LCCOMB_X61_Y16_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~781                                                                                                                                                                                                                                    ; LCCOMB_X60_Y9_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~782                                                                                                                                                                                                                                    ; LCCOMB_X60_Y9_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~783                                                                                                                                                                                                                                    ; LCCOMB_X56_Y9_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~784                                                                                                                                                                                                                                    ; LCCOMB_X55_Y7_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~785                                                                                                                                                                                                                                    ; LCCOMB_X55_Y7_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~786                                                                                                                                                                                                                                    ; LCCOMB_X56_Y9_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~787                                                                                                                                                                                                                                    ; LCCOMB_X58_Y9_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~788                                                                                                                                                                                                                                    ; LCCOMB_X56_Y9_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~789                                                                                                                                                                                                                                    ; LCCOMB_X51_Y9_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~790                                                                                                                                                                                                                                    ; LCCOMB_X51_Y9_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~791                                                                                                                                                                                                                                    ; LCCOMB_X58_Y19_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~792                                                                                                                                                                                                                                    ; LCCOMB_X58_Y19_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~793                                                                                                                                                                                                                                    ; LCCOMB_X58_Y14_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~794                                                                                                                                                                                                                                    ; LCCOMB_X57_Y12_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~795                                                                                                                                                                                                                                    ; LCCOMB_X57_Y12_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~796                                                                                                                                                                                                                                    ; LCCOMB_X59_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~797                                                                                                                                                                                                                                    ; LCCOMB_X59_Y12_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~798                                                                                                                                                                                                                                    ; LCCOMB_X59_Y12_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~799                                                                                                                                                                                                                                    ; LCCOMB_X57_Y15_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~800                                                                                                                                                                                                                                    ; LCCOMB_X57_Y14_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~801                                                                                                                                                                                                                                    ; LCCOMB_X56_Y14_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~802                                                                                                                                                                                                                                    ; LCCOMB_X58_Y14_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~803                                                                                                                                                                                                                                    ; LCCOMB_X60_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~804                                                                                                                                                                                                                                    ; LCCOMB_X60_Y15_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~805                                                                                                                                                                                                                                    ; LCCOMB_X54_Y19_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~806                                                                                                                                                                                                                                    ; LCCOMB_X58_Y21_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~807                                                                                                                                                                                                                                    ; LCCOMB_X57_Y20_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~808                                                                                                                                                                                                                                    ; LCCOMB_X58_Y21_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~809                                                                                                                                                                                                                                    ; LCCOMB_X60_Y14_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~810                                                                                                                                                                                                                                    ; LCCOMB_X59_Y11_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~811                                                                                                                                                                                                                                    ; LCCOMB_X65_Y13_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~812                                                                                                                                                                                                                                    ; LCCOMB_X64_Y13_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~813                                                                                                                                                                                                                                    ; LCCOMB_X65_Y13_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~814                                                                                                                                                                                                                                    ; LCCOMB_X59_Y10_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~815                                                                                                                                                                                                                                    ; LCCOMB_X64_Y10_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~816                                                                                                                                                                                                                                    ; LCCOMB_X63_Y14_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~817                                                                                                                                                                                                                                    ; LCCOMB_X61_Y11_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~818                                                                                                                                                                                                                                    ; LCCOMB_X63_Y14_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~820                                                                                                                                                                                                                                    ; LCCOMB_X62_Y16_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~821                                                                                                                                                                                                                                    ; LCCOMB_X60_Y16_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~822                                                                                                                                                                                                                                    ; LCCOMB_X60_Y16_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~823                                                                                                                                                                                                                                    ; LCCOMB_X58_Y16_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~824                                                                                                                                                                                                                                    ; LCCOMB_X58_Y16_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~825                                                                                                                                                                                                                                    ; LCCOMB_X59_Y13_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~826                                                                                                                                                                                                                                    ; LCCOMB_X59_Y13_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~827                                                                                                                                                                                                                                    ; LCCOMB_X58_Y16_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~828                                                                                                                                                                                                                                    ; LCCOMB_X51_Y19_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~829                                                                                                                                                                                                                                    ; LCCOMB_X54_Y19_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~830                                                                                                                                                                                                                                    ; LCCOMB_X57_Y19_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~831                                                                                                                                                                                                                                    ; LCCOMB_X55_Y19_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~832                                                                                                                                                                                                                                    ; LCCOMB_X59_Y14_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~833                                                                                                                                                                                                                                    ; LCCOMB_X58_Y10_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~834                                                                                                                                                                                                                                    ; LCCOMB_X59_Y10_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~835                                                                                                                                                                                                                                    ; LCCOMB_X59_Y11_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~836                                                                                                                                                                                                                                    ; LCCOMB_X59_Y11_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~837                                                                                                                                                                                                                                    ; LCCOMB_X57_Y11_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~838                                                                                                                                                                                                                                    ; LCCOMB_X59_Y10_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~839                                                                                                                                                                                                                                    ; LCCOMB_X61_Y10_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~840                                                                                                                                                                                                                                    ; LCCOMB_X58_Y10_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~841                                                                                                                                                                                                                                    ; LCCOMB_X60_Y11_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~842                                                                                                                                                                                                                                    ; LCCOMB_X61_Y11_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~843                                                                                                                                                                                                                                    ; LCCOMB_X60_Y11_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~844                                                                                                                                                                                                                                    ; LCCOMB_X64_Y20_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~845                                                                                                                                                                                                                                    ; LCCOMB_X65_Y17_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~846                                                                                                                                                                                                                                    ; LCCOMB_X65_Y17_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~847                                                                                                                                                                                                                                    ; LCCOMB_X65_Y21_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~848                                                                                                                                                                                                                                    ; LCCOMB_X62_Y21_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~849                                                                                                                                                                                                                                    ; LCCOMB_X61_Y21_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~850                                                                                                                                                                                                                                    ; LCCOMB_X61_Y21_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~851                                                                                                                                                                                                                                    ; LCCOMB_X62_Y21_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~852                                                                                                                                                                                                                                    ; LCCOMB_X51_Y19_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~854                                                                                                                                                                                                                                    ; LCCOMB_X63_Y1_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~856                                                                                                                                                                                                                                    ; LCCOMB_X63_Y1_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~857                                                                                                                                                                                                                                    ; LCCOMB_X61_Y2_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~858                                                                                                                                                                                                                                    ; LCCOMB_X60_Y2_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~859                                                                                                                                                                                                                                    ; LCCOMB_X60_Y2_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~860                                                                                                                                                                                                                                    ; LCCOMB_X61_Y2_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~861                                                                                                                                                                                                                                    ; LCCOMB_X63_Y2_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~862                                                                                                                                                                                                                                    ; LCCOMB_X63_Y2_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~864                                                                                                                                                                                                                                    ; LCCOMB_X55_Y12_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~865                                                                                                                                                                                                                                    ; LCCOMB_X58_Y7_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~866                                                                                                                                                                                                                                    ; LCCOMB_X55_Y12_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~867                                                                                                                                                                                                                                    ; LCCOMB_X58_Y7_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~868                                                                                                                                                                                                                                    ; LCCOMB_X54_Y8_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~869                                                                                                                                                                                                                                    ; LCCOMB_X61_Y3_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~870                                                                                                                                                                                                                                    ; LCCOMB_X65_Y3_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~871                                                                                                                                                                                                                                    ; LCCOMB_X61_Y3_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~872                                                                                                                                                                                                                                    ; LCCOMB_X65_Y3_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~873                                                                                                                                                                                                                                    ; LCCOMB_X63_Y3_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~874                                                                                                                                                                                                                                    ; LCCOMB_X62_Y3_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~875                                                                                                                                                                                                                                    ; LCCOMB_X62_Y3_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~876                                                                                                                                                                                                                                    ; LCCOMB_X63_Y3_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~877                                                                                                                                                                                                                                    ; LCCOMB_X60_Y7_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~878                                                                                                                                                                                                                                    ; LCCOMB_X61_Y7_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~879                                                                                                                                                                                                                                    ; LCCOMB_X61_Y7_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~880                                                                                                                                                                                                                                    ; LCCOMB_X60_Y7_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~881                                                                                                                                                                                                                                    ; LCCOMB_X54_Y5_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~882                                                                                                                                                                                                                                    ; LCCOMB_X54_Y5_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~883                                                                                                                                                                                                                                    ; LCCOMB_X55_Y5_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~884                                                                                                                                                                                                                                    ; LCCOMB_X54_Y5_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~885                                                                                                                                                                                                                                    ; LCCOMB_X57_Y11_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~886                                                                                                                                                                                                                                    ; LCCOMB_X57_Y11_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~887                                                                                                                                                                                                                                    ; LCCOMB_X56_Y11_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~888                                                                                                                                                                                                                                    ; LCCOMB_X57_Y11_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~889                                                                                                                                                                                                                                    ; LCCOMB_X57_Y5_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~890                                                                                                                                                                                                                                    ; LCCOMB_X57_Y5_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~891                                                                                                                                                                                                                                    ; LCCOMB_X57_Y5_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~892                                                                                                                                                                                                                                    ; LCCOMB_X57_Y5_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~893                                                                                                                                                                                                                                    ; LCCOMB_X56_Y1_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~894                                                                                                                                                                                                                                    ; LCCOMB_X56_Y1_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~895                                                                                                                                                                                                                                    ; LCCOMB_X56_Y1_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~896                                                                                                                                                                                                                                    ; LCCOMB_X56_Y1_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~897                                                                                                                                                                                                                                    ; LCCOMB_X59_Y5_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~898                                                                                                                                                                                                                                    ; LCCOMB_X65_Y5_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~899                                                                                                                                                                                                                                    ; LCCOMB_X61_Y7_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~900                                                                                                                                                                                                                                    ; LCCOMB_X59_Y5_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~901                                                                                                                                                                                                                                    ; LCCOMB_X61_Y10_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~902                                                                                                                                                                                                                                    ; LCCOMB_X64_Y5_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~903                                                                                                                                                                                                                                    ; LCCOMB_X65_Y5_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~904                                                                                                                                                                                                                                    ; LCCOMB_X65_Y5_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~905                                                                                                                                                                                                                                    ; LCCOMB_X64_Y5_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~906                                                                                                                                                                                                                                    ; LCCOMB_X65_Y3_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~907                                                                                                                                                                                                                                    ; LCCOMB_X66_Y4_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~908                                                                                                                                                                                                                                    ; LCCOMB_X64_Y9_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~909                                                                                                                                                                                                                                    ; LCCOMB_X64_Y5_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~910                                                                                                                                                                                                                                    ; LCCOMB_X59_Y1_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~911                                                                                                                                                                                                                                    ; LCCOMB_X64_Y5_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~912                                                                                                                                                                                                                                    ; LCCOMB_X59_Y1_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~913                                                                                                                                                                                                                                    ; LCCOMB_X58_Y8_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~914                                                                                                                                                                                                                                    ; LCCOMB_X57_Y10_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~915                                                                                                                                                                                                                                    ; LCCOMB_X56_Y10_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~916                                                                                                                                                                                                                                    ; LCCOMB_X57_Y10_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~917                                                                                                                                                                                                                                    ; LCCOMB_X58_Y7_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~918                                                                                                                                                                                                                                    ; LCCOMB_X58_Y7_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~919                                                                                                                                                                                                                                    ; LCCOMB_X59_Y7_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~920                                                                                                                                                                                                                                    ; LCCOMB_X58_Y7_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~921                                                                                                                                                                                                                                    ; LCCOMB_X58_Y7_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~922                                                                                                                                                                                                                                    ; LCCOMB_X56_Y7_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~923                                                                                                                                                                                                                                    ; LCCOMB_X56_Y7_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~924                                                                                                                                                                                                                                    ; LCCOMB_X57_Y10_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~926                                                                                                                                                                                                                                    ; LCCOMB_X59_Y6_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~927                                                                                                                                                                                                                                    ; LCCOMB_X64_Y9_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~928                                                                                                                                                                                                                                    ; LCCOMB_X61_Y13_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~929                                                                                                                                                                                                                                    ; LCCOMB_X61_Y13_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~930                                                                                                                                                                                                                                    ; LCCOMB_X64_Y9_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~931                                                                                                                                                                                                                                    ; LCCOMB_X65_Y7_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~932                                                                                                                                                                                                                                    ; LCCOMB_X65_Y6_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~933                                                                                                                                                                                                                                    ; LCCOMB_X65_Y7_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~934                                                                                                                                                                                                                                    ; LCCOMB_X65_Y7_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~935                                                                                                                                                                                                                                    ; LCCOMB_X63_Y9_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~936                                                                                                                                                                                                                                    ; LCCOMB_X63_Y7_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~937                                                                                                                                                                                                                                    ; LCCOMB_X63_Y7_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~938                                                                                                                                                                                                                                    ; LCCOMB_X63_Y7_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~939                                                                                                                                                                                                                                    ; LCCOMB_X55_Y11_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~940                                                                                                                                                                                                                                    ; LCCOMB_X55_Y11_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~941                                                                                                                                                                                                                                    ; LCCOMB_X55_Y9_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~942                                                                                                                                                                                                                                    ; LCCOMB_X55_Y12_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~943                                                                                                                                                                                                                                    ; LCCOMB_X56_Y12_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~944                                                                                                                                                                                                                                    ; LCCOMB_X55_Y12_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~945                                                                                                                                                                                                                                    ; LCCOMB_X56_Y12_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~946                                                                                                                                                                                                                                    ; LCCOMB_X59_Y6_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~947                                                                                                                                                                                                                                    ; LCCOMB_X63_Y9_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~948                                                                                                                                                                                                                                    ; LCCOMB_X64_Y11_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~949                                                                                                                                                                                                                                    ; LCCOMB_X64_Y11_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~950                                                                                                                                                                                                                                    ; LCCOMB_X63_Y9_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~951                                                                                                                                                                                                                                    ; LCCOMB_X65_Y2_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~952                                                                                                                                                                                                                                    ; LCCOMB_X51_Y13_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~953                                                                                                                                                                                                                                    ; LCCOMB_X64_Y6_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~954                                                                                                                                                                                                                                    ; LCCOMB_X64_Y6_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~955                                                                                                                                                                                                                                    ; LCCOMB_X62_Y4_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~956                                                                                                                                                                                                                                    ; LCCOMB_X59_Y4_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~957                                                                                                                                                                                                                                    ; LCCOMB_X61_Y8_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~958                                                                                                                                                                                                                                    ; LCCOMB_X51_Y7_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~959                                                                                                                                                                                                                                    ; LCCOMB_X61_Y11_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~960                                                                                                                                                                                                                                    ; LCCOMB_X58_Y8_N2       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~961                                                                                                                                                                                                                                    ; LCCOMB_X54_Y2_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~962                                                                                                                                                                                                                                    ; LCCOMB_X58_Y6_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~963                                                                                                                                                                                                                                    ; LCCOMB_X49_Y13_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~964                                                                                                                                                                                                                                    ; LCCOMB_X47_Y14_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~965                                                                                                                                                                                                                                    ; LCCOMB_X50_Y21_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~966                                                                                                                                                                                                                                    ; LCCOMB_X47_Y19_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~967                                                                                                                                                                                                                                    ; LCCOMB_X46_Y17_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~968                                                                                                                                                                                                                                    ; LCCOMB_X47_Y17_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~969                                                                                                                                                                                                                                    ; LCCOMB_X46_Y17_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~970                                                                                                                                                                                                                                    ; LCCOMB_X46_Y17_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~971                                                                                                                                                                                                                                    ; LCCOMB_X51_Y19_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~972                                                                                                                                                                                                                                    ; LCCOMB_X51_Y14_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~973                                                                                                                                                                                                                                    ; LCCOMB_X46_Y12_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~974                                                                                                                                                                                                                                    ; LCCOMB_X46_Y12_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~975                                                                                                                                                                                                                                    ; LCCOMB_X54_Y13_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~976                                                                                                                                                                                                                                    ; LCCOMB_X51_Y13_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~977                                                                                                                                                                                                                                    ; LCCOMB_X52_Y13_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~978                                                                                                                                                                                                                                    ; LCCOMB_X52_Y10_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~979                                                                                                                                                                                                                                    ; LCCOMB_X52_Y12_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~980                                                                                                                                                                                                                                    ; LCCOMB_X50_Y12_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~981                                                                                                                                                                                                                                    ; LCCOMB_X50_Y12_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~982                                                                                                                                                                                                                                    ; LCCOMB_X47_Y9_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~983                                                                                                                                                                                                                                    ; LCCOMB_X47_Y11_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~984                                                                                                                                                                                                                                    ; LCCOMB_X49_Y11_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~985                                                                                                                                                                                                                                    ; LCCOMB_X49_Y11_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~986                                                                                                                                                                                                                                    ; LCCOMB_X63_Y15_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~987                                                                                                                                                                                                                                    ; LCCOMB_X64_Y12_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~988                                                                                                                                                                                                                                    ; LCCOMB_X54_Y12_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~989                                                                                                                                                                                                                                    ; LCCOMB_X58_Y12_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~990                                                                                                                                                                                                                                    ; LCCOMB_X60_Y12_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~991                                                                                                                                                                                                                                    ; LCCOMB_X64_Y12_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~992                                                                                                                                                                                                                                    ; LCCOMB_X60_Y12_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~993                                                                                                                                                                                                                                    ; LCCOMB_X60_Y12_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~994                                                                                                                                                                                                                                    ; LCCOMB_X46_Y6_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~995                                                                                                                                                                                                                                    ; LCCOMB_X46_Y9_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~996                                                                                                                                                                                                                                    ; LCCOMB_X46_Y9_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~997                                                                                                                                                                                                                                    ; LCCOMB_X46_Y6_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~998                                                                                                                                                                                                                                    ; LCCOMB_X51_Y6_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb2|Decoder0~999                                                                                                                                                                                                                                    ; LCCOMB_X51_Y6_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1000                                                                                                                                                                                                                                   ; LCCOMB_X40_Y38_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1001                                                                                                                                                                                                                                   ; LCCOMB_X38_Y38_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1002                                                                                                                                                                                                                                   ; LCCOMB_X40_Y37_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1003                                                                                                                                                                                                                                   ; LCCOMB_X38_Y32_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1004                                                                                                                                                                                                                                   ; LCCOMB_X37_Y32_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1005                                                                                                                                                                                                                                   ; LCCOMB_X37_Y32_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1006                                                                                                                                                                                                                                   ; LCCOMB_X38_Y32_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1007                                                                                                                                                                                                                                   ; LCCOMB_X39_Y34_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1008                                                                                                                                                                                                                                   ; LCCOMB_X39_Y32_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1009                                                                                                                                                                                                                                   ; LCCOMB_X39_Y32_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1010                                                                                                                                                                                                                                   ; LCCOMB_X39_Y34_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1011                                                                                                                                                                                                                                   ; LCCOMB_X41_Y38_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1012                                                                                                                                                                                                                                   ; LCCOMB_X41_Y38_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1013                                                                                                                                                                                                                                   ; LCCOMB_X41_Y38_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1014                                                                                                                                                                                                                                   ; LCCOMB_X41_Y38_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1017                                                                                                                                                                                                                                   ; LCCOMB_X38_Y38_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1018                                                                                                                                                                                                                                   ; LCCOMB_X37_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1019                                                                                                                                                                                                                                   ; LCCOMB_X38_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1020                                                                                                                                                                                                                                   ; LCCOMB_X37_Y34_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1021                                                                                                                                                                                                                                   ; LCCOMB_X45_Y35_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1022                                                                                                                                                                                                                                   ; LCCOMB_X37_Y34_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1023                                                                                                                                                                                                                                   ; LCCOMB_X37_Y35_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1024                                                                                                                                                                                                                                   ; LCCOMB_X37_Y35_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1025                                                                                                                                                                                                                                   ; LCCOMB_X41_Y35_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1026                                                                                                                                                                                                                                   ; LCCOMB_X40_Y35_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1027                                                                                                                                                                                                                                   ; LCCOMB_X40_Y35_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1028                                                                                                                                                                                                                                   ; LCCOMB_X41_Y35_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1029                                                                                                                                                                                                                                   ; LCCOMB_X46_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1030                                                                                                                                                                                                                                   ; LCCOMB_X46_Y34_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1031                                                                                                                                                                                                                                   ; LCCOMB_X46_Y34_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1032                                                                                                                                                                                                                                   ; LCCOMB_X46_Y34_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1033                                                                                                                                                                                                                                   ; LCCOMB_X44_Y33_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1034                                                                                                                                                                                                                                   ; LCCOMB_X42_Y30_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1035                                                                                                                                                                                                                                   ; LCCOMB_X47_Y31_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1036                                                                                                                                                                                                                                   ; LCCOMB_X46_Y31_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1037                                                                                                                                                                                                                                   ; LCCOMB_X43_Y34_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1038                                                                                                                                                                                                                                   ; LCCOMB_X44_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1039                                                                                                                                                                                                                                   ; LCCOMB_X44_Y36_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1040                                                                                                                                                                                                                                   ; LCCOMB_X44_Y34_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1041                                                                                                                                                                                                                                   ; LCCOMB_X40_Y30_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1042                                                                                                                                                                                                                                   ; LCCOMB_X41_Y31_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1043                                                                                                                                                                                                                                   ; LCCOMB_X39_Y27_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1044                                                                                                                                                                                                                                   ; LCCOMB_X38_Y27_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1045                                                                                                                                                                                                                                   ; LCCOMB_X38_Y27_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1046                                                                                                                                                                                                                                   ; LCCOMB_X39_Y27_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1047                                                                                                                                                                                                                                   ; LCCOMB_X40_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1048                                                                                                                                                                                                                                   ; LCCOMB_X41_Y27_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1049                                                                                                                                                                                                                                   ; LCCOMB_X41_Y27_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1050                                                                                                                                                                                                                                   ; LCCOMB_X40_Y27_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1051                                                                                                                                                                                                                                   ; LCCOMB_X39_Y31_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1052                                                                                                                                                                                                                                   ; LCCOMB_X38_Y31_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1053                                                                                                                                                                                                                                   ; LCCOMB_X38_Y31_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1054                                                                                                                                                                                                                                   ; LCCOMB_X38_Y31_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1055                                                                                                                                                                                                                                   ; LCCOMB_X40_Y29_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1056                                                                                                                                                                                                                                   ; LCCOMB_X41_Y29_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1057                                                                                                                                                                                                                                   ; LCCOMB_X41_Y29_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1058                                                                                                                                                                                                                                   ; LCCOMB_X41_Y29_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1059                                                                                                                                                                                                                                   ; LCCOMB_X43_Y29_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1060                                                                                                                                                                                                                                   ; LCCOMB_X40_Y30_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1061                                                                                                                                                                                                                                   ; LCCOMB_X41_Y31_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1062                                                                                                                                                                                                                                   ; LCCOMB_X47_Y35_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1063                                                                                                                                                                                                                                   ; LCCOMB_X46_Y35_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1064                                                                                                                                                                                                                                   ; LCCOMB_X47_Y35_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1065                                                                                                                                                                                                                                   ; LCCOMB_X46_Y35_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1066                                                                                                                                                                                                                                   ; LCCOMB_X39_Y29_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1067                                                                                                                                                                                                                                   ; LCCOMB_X38_Y29_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1068                                                                                                                                                                                                                                   ; LCCOMB_X38_Y29_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1069                                                                                                                                                                                                                                   ; LCCOMB_X39_Y29_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1070                                                                                                                                                                                                                                   ; LCCOMB_X39_Y33_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1071                                                                                                                                                                                                                                   ; LCCOMB_X38_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1072                                                                                                                                                                                                                                   ; LCCOMB_X38_Y33_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1073                                                                                                                                                                                                                                   ; LCCOMB_X39_Y33_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1074                                                                                                                                                                                                                                   ; LCCOMB_X42_Y30_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1075                                                                                                                                                                                                                                   ; LCCOMB_X43_Y26_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1076                                                                                                                                                                                                                                   ; LCCOMB_X43_Y29_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1077                                                                                                                                                                                                                                   ; LCCOMB_X43_Y29_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1078                                                                                                                                                                                                                                   ; LCCOMB_X52_Y31_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1079                                                                                                                                                                                                                                   ; LCCOMB_X56_Y31_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1080                                                                                                                                                                                                                                   ; LCCOMB_X56_Y31_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1081                                                                                                                                                                                                                                   ; LCCOMB_X52_Y31_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1082                                                                                                                                                                                                                                   ; LCCOMB_X51_Y37_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1083                                                                                                                                                                                                                                   ; LCCOMB_X52_Y35_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1084                                                                                                                                                                                                                                   ; LCCOMB_X55_Y32_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1085                                                                                                                                                                                                                                   ; LCCOMB_X59_Y29_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1086                                                                                                                                                                                                                                   ; LCCOMB_X59_Y29_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1087                                                                                                                                                                                                                                   ; LCCOMB_X54_Y31_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1088                                                                                                                                                                                                                                   ; LCCOMB_X60_Y28_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1089                                                                                                                                                                                                                                   ; LCCOMB_X60_Y28_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1090                                                                                                                                                                                                                                   ; LCCOMB_X47_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1091                                                                                                                                                                                                                                   ; LCCOMB_X47_Y32_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1092                                                                                                                                                                                                                                   ; LCCOMB_X54_Y29_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1093                                                                                                                                                                                                                                   ; LCCOMB_X54_Y29_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1094                                                                                                                                                                                                                                   ; LCCOMB_X51_Y34_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1095                                                                                                                                                                                                                                   ; LCCOMB_X55_Y33_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1096                                                                                                                                                                                                                                   ; LCCOMB_X55_Y33_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1097                                                                                                                                                                                                                                   ; LCCOMB_X55_Y33_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1098                                                                                                                                                                                                                                   ; LCCOMB_X55_Y33_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1099                                                                                                                                                                                                                                   ; LCCOMB_X54_Y33_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1100                                                                                                                                                                                                                                   ; LCCOMB_X47_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1101                                                                                                                                                                                                                                   ; LCCOMB_X47_Y37_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1102                                                                                                                                                                                                                                   ; LCCOMB_X46_Y37_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1103                                                                                                                                                                                                                                   ; LCCOMB_X45_Y35_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1104                                                                                                                                                                                                                                   ; LCCOMB_X50_Y29_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1105                                                                                                                                                                                                                                   ; LCCOMB_X51_Y31_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1106                                                                                                                                                                                                                                   ; LCCOMB_X49_Y31_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1107                                                                                                                                                                                                                                   ; LCCOMB_X49_Y30_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1108                                                                                                                                                                                                                                   ; LCCOMB_X43_Y31_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1109                                                                                                                                                                                                                                   ; LCCOMB_X55_Y31_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1110                                                                                                                                                                                                                                   ; LCCOMB_X57_Y30_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1111                                                                                                                                                                                                                                   ; LCCOMB_X56_Y34_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1112                                                                                                                                                                                                                                   ; LCCOMB_X55_Y29_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1113                                                                                                                                                                                                                                   ; LCCOMB_X56_Y29_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1114                                                                                                                                                                                                                                   ; LCCOMB_X58_Y30_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1115                                                                                                                                                                                                                                   ; LCCOMB_X57_Y26_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1116                                                                                                                                                                                                                                   ; LCCOMB_X52_Y24_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1117                                                                                                                                                                                                                                   ; LCCOMB_X44_Y24_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1118                                                                                                                                                                                                                                   ; LCCOMB_X44_Y24_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1119                                                                                                                                                                                                                                   ; LCCOMB_X52_Y24_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1120                                                                                                                                                                                                                                   ; LCCOMB_X57_Y31_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1121                                                                                                                                                                                                                                   ; LCCOMB_X57_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1122                                                                                                                                                                                                                                   ; LCCOMB_X60_Y31_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1123                                                                                                                                                                                                                                   ; LCCOMB_X57_Y31_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1124                                                                                                                                                                                                                                   ; LCCOMB_X49_Y26_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1125                                                                                                                                                                                                                                   ; LCCOMB_X50_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1126                                                                                                                                                                                                                                   ; LCCOMB_X50_Y27_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1127                                                                                                                                                                                                                                   ; LCCOMB_X50_Y27_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1128                                                                                                                                                                                                                                   ; LCCOMB_X60_Y32_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1129                                                                                                                                                                                                                                   ; LCCOMB_X61_Y32_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1130                                                                                                                                                                                                                                   ; LCCOMB_X62_Y32_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1131                                                                                                                                                                                                                                   ; LCCOMB_X61_Y37_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1132                                                                                                                                                                                                                                   ; LCCOMB_X58_Y33_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1133                                                                                                                                                                                                                                   ; LCCOMB_X61_Y35_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1134                                                                                                                                                                                                                                   ; LCCOMB_X58_Y28_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1135                                                                                                                                                                                                                                   ; LCCOMB_X59_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1136                                                                                                                                                                                                                                   ; LCCOMB_X59_Y27_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1137                                                                                                                                                                                                                                   ; LCCOMB_X58_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1138                                                                                                                                                                                                                                   ; LCCOMB_X61_Y33_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1139                                                                                                                                                                                                                                   ; LCCOMB_X59_Y33_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1140                                                                                                                                                                                                                                   ; LCCOMB_X61_Y33_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1141                                                                                                                                                                                                                                   ; LCCOMB_X61_Y33_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1142                                                                                                                                                                                                                                   ; LCCOMB_X52_Y25_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1143                                                                                                                                                                                                                                   ; LCCOMB_X52_Y25_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1144                                                                                                                                                                                                                                   ; LCCOMB_X49_Y24_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1145                                                                                                                                                                                                                                   ; LCCOMB_X55_Y26_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1146                                                                                                                                                                                                                                   ; LCCOMB_X59_Y30_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1147                                                                                                                                                                                                                                   ; LCCOMB_X59_Y30_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1148                                                                                                                                                                                                                                   ; LCCOMB_X55_Y26_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1149                                                                                                                                                                                                                                   ; LCCOMB_X57_Y39_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1150                                                                                                                                                                                                                                   ; LCCOMB_X60_Y39_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1151                                                                                                                                                                                                                                   ; LCCOMB_X60_Y39_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1152                                                                                                                                                                                                                                   ; LCCOMB_X60_Y39_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1153                                                                                                                                                                                                                                   ; LCCOMB_X51_Y40_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1154                                                                                                                                                                                                                                   ; LCCOMB_X49_Y40_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1155                                                                                                                                                                                                                                   ; LCCOMB_X51_Y40_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1156                                                                                                                                                                                                                                   ; LCCOMB_X51_Y41_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1157                                                                                                                                                                                                                                   ; LCCOMB_X52_Y41_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1158                                                                                                                                                                                                                                   ; LCCOMB_X51_Y41_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1159                                                                                                                                                                                                                                   ; LCCOMB_X51_Y41_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1160                                                                                                                                                                                                                                   ; LCCOMB_X50_Y41_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1161                                                                                                                                                                                                                                   ; LCCOMB_X50_Y39_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1162                                                                                                                                                                                                                                   ; LCCOMB_X50_Y39_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1163                                                                                                                                                                                                                                   ; LCCOMB_X50_Y39_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1164                                                                                                                                                                                                                                   ; LCCOMB_X49_Y39_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1165                                                                                                                                                                                                                                   ; LCCOMB_X46_Y39_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1166                                                                                                                                                                                                                                   ; LCCOMB_X49_Y39_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1167                                                                                                                                                                                                                                   ; LCCOMB_X52_Y35_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1168                                                                                                                                                                                                                                   ; LCCOMB_X47_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1169                                                                                                                                                                                                                                   ; LCCOMB_X46_Y36_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1170                                                                                                                                                                                                                                   ; LCCOMB_X46_Y36_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1171                                                                                                                                                                                                                                   ; LCCOMB_X47_Y41_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1172                                                                                                                                                                                                                                   ; LCCOMB_X50_Y38_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1173                                                                                                                                                                                                                                   ; LCCOMB_X49_Y38_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1174                                                                                                                                                                                                                                   ; LCCOMB_X50_Y38_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1175                                                                                                                                                                                                                                   ; LCCOMB_X52_Y36_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1176                                                                                                                                                                                                                                   ; LCCOMB_X55_Y35_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1177                                                                                                                                                                                                                                   ; LCCOMB_X52_Y35_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1178                                                                                                                                                                                                                                   ; LCCOMB_X55_Y35_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1179                                                                                                                                                                                                                                   ; LCCOMB_X49_Y36_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1180                                                                                                                                                                                                                                   ; LCCOMB_X49_Y36_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~1181                                                                                                                                                                                                                                   ; LCCOMB_X49_Y36_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~463                                                                                                                                                                                                                                    ; LCCOMB_X43_Y29_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~465                                                                                                                                                                                                                                    ; LCCOMB_X38_Y25_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~467                                                                                                                                                                                                                                    ; LCCOMB_X38_Y25_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~469                                                                                                                                                                                                                                    ; LCCOMB_X42_Y26_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~474                                                                                                                                                                                                                                    ; LCCOMB_X41_Y26_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~478                                                                                                                                                                                                                                    ; LCCOMB_X41_Y27_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~482                                                                                                                                                                                                                                    ; LCCOMB_X40_Y25_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~484                                                                                                                                                                                                                                    ; LCCOMB_X40_Y26_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~486                                                                                                                                                                                                                                    ; LCCOMB_X40_Y26_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~487                                                                                                                                                                                                                                    ; LCCOMB_X38_Y26_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~488                                                                                                                                                                                                                                    ; LCCOMB_X39_Y25_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~489                                                                                                                                                                                                                                    ; LCCOMB_X43_Y26_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~492                                                                                                                                                                                                                                    ; LCCOMB_X41_Y24_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~493                                                                                                                                                                                                                                    ; LCCOMB_X41_Y27_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~494                                                                                                                                                                                                                                    ; LCCOMB_X41_Y24_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~495                                                                                                                                                                                                                                    ; LCCOMB_X40_Y25_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~496                                                                                                                                                                                                                                    ; LCCOMB_X40_Y26_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~497                                                                                                                                                                                                                                    ; LCCOMB_X41_Y26_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~498                                                                                                                                                                                                                                    ; LCCOMB_X43_Y25_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~499                                                                                                                                                                                                                                    ; LCCOMB_X41_Y25_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~500                                                                                                                                                                                                                                    ; LCCOMB_X41_Y25_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~501                                                                                                                                                                                                                                    ; LCCOMB_X43_Y25_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~504                                                                                                                                                                                                                                    ; LCCOMB_X47_Y28_N18     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~506                                                                                                                                                                                                                                    ; LCCOMB_X50_Y23_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~507                                                                                                                                                                                                                                    ; LCCOMB_X49_Y23_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~508                                                                                                                                                                                                                                    ; LCCOMB_X49_Y23_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~509                                                                                                                                                                                                                                    ; LCCOMB_X50_Y23_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~510                                                                                                                                                                                                                                    ; LCCOMB_X52_Y23_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~511                                                                                                                                                                                                                                    ; LCCOMB_X52_Y23_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~512                                                                                                                                                                                                                                    ; LCCOMB_X51_Y23_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~513                                                                                                                                                                                                                                    ; LCCOMB_X51_Y23_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~515                                                                                                                                                                                                                                    ; LCCOMB_X42_Y33_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~517                                                                                                                                                                                                                                    ; LCCOMB_X41_Y33_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~518                                                                                                                                                                                                                                    ; LCCOMB_X41_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~519                                                                                                                                                                                                                                    ; LCCOMB_X42_Y33_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~521                                                                                                                                                                                                                                    ; LCCOMB_X43_Y32_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~522                                                                                                                                                                                                                                    ; LCCOMB_X43_Y32_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~523                                                                                                                                                                                                                                    ; LCCOMB_X43_Y32_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~525                                                                                                                                                                                                                                    ; LCCOMB_X43_Y37_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~526                                                                                                                                                                                                                                    ; LCCOMB_X43_Y36_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~528                                                                                                                                                                                                                                    ; LCCOMB_X43_Y36_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~529                                                                                                                                                                                                                                    ; LCCOMB_X42_Y36_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~530                                                                                                                                                                                                                                    ; LCCOMB_X41_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~531                                                                                                                                                                                                                                    ; LCCOMB_X41_Y36_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~532                                                                                                                                                                                                                                    ; LCCOMB_X42_Y36_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~533                                                                                                                                                                                                                                    ; LCCOMB_X45_Y26_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~534                                                                                                                                                                                                                                    ; LCCOMB_X46_Y30_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~535                                                                                                                                                                                                                                    ; LCCOMB_X46_Y30_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~539                                                                                                                                                                                                                                    ; LCCOMB_X49_Y30_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~540                                                                                                                                                                                                                                    ; LCCOMB_X46_Y30_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~541                                                                                                                                                                                                                                    ; LCCOMB_X45_Y30_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~542                                                                                                                                                                                                                                    ; LCCOMB_X46_Y30_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~543                                                                                                                                                                                                                                    ; LCCOMB_X46_Y30_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~544                                                                                                                                                                                                                                    ; LCCOMB_X46_Y30_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~548                                                                                                                                                                                                                                    ; LCCOMB_X44_Y27_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~549                                                                                                                                                                                                                                    ; LCCOMB_X44_Y27_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~551                                                                                                                                                                                                                                    ; LCCOMB_X49_Y25_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~552                                                                                                                                                                                                                                    ; LCCOMB_X49_Y24_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~553                                                                                                                                                                                                                                    ; LCCOMB_X45_Y26_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~554                                                                                                                                                                                                                                    ; LCCOMB_X44_Y26_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~556                                                                                                                                                                                                                                    ; LCCOMB_X41_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~558                                                                                                                                                                                                                                    ; LCCOMB_X40_Y34_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~559                                                                                                                                                                                                                                    ; LCCOMB_X40_Y34_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~561                                                                                                                                                                                                                                    ; LCCOMB_X43_Y31_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~563                                                                                                                                                                                                                                    ; LCCOMB_X44_Y28_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~564                                                                                                                                                                                                                                    ; LCCOMB_X40_Y31_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~565                                                                                                                                                                                                                                    ; LCCOMB_X41_Y34_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~566                                                                                                                                                                                                                                    ; LCCOMB_X44_Y28_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~567                                                                                                                                                                                                                                    ; LCCOMB_X41_Y31_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~568                                                                                                                                                                                                                                    ; LCCOMB_X41_Y28_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~569                                                                                                                                                                                                                                    ; LCCOMB_X44_Y28_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~570                                                                                                                                                                                                                                    ; LCCOMB_X44_Y28_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~571                                                                                                                                                                                                                                    ; LCCOMB_X41_Y28_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~573                                                                                                                                                                                                                                    ; LCCOMB_X45_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~575                                                                                                                                                                                                                                    ; LCCOMB_X45_Y32_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~576                                                                                                                                                                                                                                    ; LCCOMB_X45_Y32_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~578                                                                                                                                                                                                                                    ; LCCOMB_X47_Y33_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~579                                                                                                                                                                                                                                    ; LCCOMB_X44_Y33_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~580                                                                                                                                                                                                                                    ; LCCOMB_X44_Y33_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~581                                                                                                                                                                                                                                    ; LCCOMB_X46_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~582                                                                                                                                                                                                                                    ; LCCOMB_X47_Y33_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~583                                                                                                                                                                                                                                    ; LCCOMB_X47_Y34_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~584                                                                                                                                                                                                                                    ; LCCOMB_X47_Y34_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~585                                                                                                                                                                                                                                    ; LCCOMB_X47_Y34_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~586                                                                                                                                                                                                                                    ; LCCOMB_X44_Y33_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~587                                                                                                                                                                                                                                    ; LCCOMB_X44_Y33_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~588                                                                                                                                                                                                                                    ; LCCOMB_X46_Y33_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~591                                                                                                                                                                                                                                    ; LCCOMB_X43_Y27_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~593                                                                                                                                                                                                                                    ; LCCOMB_X43_Y23_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~594                                                                                                                                                                                                                                    ; LCCOMB_X44_Y27_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~595                                                                                                                                                                                                                                    ; LCCOMB_X42_Y33_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~596                                                                                                                                                                                                                                    ; LCCOMB_X42_Y34_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~597                                                                                                                                                                                                                                    ; LCCOMB_X42_Y27_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~598                                                                                                                                                                                                                                    ; LCCOMB_X42_Y31_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~599                                                                                                                                                                                                                                    ; LCCOMB_X43_Y27_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~600                                                                                                                                                                                                                                    ; LCCOMB_X42_Y23_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~601                                                                                                                                                                                                                                    ; LCCOMB_X42_Y23_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~602                                                                                                                                                                                                                                    ; LCCOMB_X50_Y32_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~605                                                                                                                                                                                                                                    ; LCCOMB_X57_Y37_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~606                                                                                                                                                                                                                                    ; LCCOMB_X60_Y36_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~607                                                                                                                                                                                                                                    ; LCCOMB_X60_Y36_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~608                                                                                                                                                                                                                                    ; LCCOMB_X57_Y37_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~609                                                                                                                                                                                                                                    ; LCCOMB_X43_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~610                                                                                                                                                                                                                                    ; LCCOMB_X58_Y37_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~611                                                                                                                                                                                                                                    ; LCCOMB_X60_Y36_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~615                                                                                                                                                                                                                                    ; LCCOMB_X41_Y37_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~617                                                                                                                                                                                                                                    ; LCCOMB_X41_Y37_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~618                                                                                                                                                                                                                                    ; LCCOMB_X41_Y37_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~619                                                                                                                                                                                                                                    ; LCCOMB_X41_Y37_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~620                                                                                                                                                                                                                                    ; LCCOMB_X42_Y37_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~621                                                                                                                                                                                                                                    ; LCCOMB_X41_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~622                                                                                                                                                                                                                                    ; LCCOMB_X41_Y37_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~623                                                                                                                                                                                                                                    ; LCCOMB_X42_Y37_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~624                                                                                                                                                                                                                                    ; LCCOMB_X44_Y39_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~625                                                                                                                                                                                                                                    ; LCCOMB_X45_Y39_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~626                                                                                                                                                                                                                                    ; LCCOMB_X45_Y39_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~627                                                                                                                                                                                                                                    ; LCCOMB_X44_Y39_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~629                                                                                                                                                                                                                                    ; LCCOMB_X39_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~630                                                                                                                                                                                                                                    ; LCCOMB_X40_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~631                                                                                                                                                                                                                                    ; LCCOMB_X40_Y36_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~632                                                                                                                                                                                                                                    ; LCCOMB_X39_Y36_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~634                                                                                                                                                                                                                                    ; LCCOMB_X46_Y40_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~635                                                                                                                                                                                                                                    ; LCCOMB_X46_Y40_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~636                                                                                                                                                                                                                                    ; LCCOMB_X47_Y40_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~637                                                                                                                                                                                                                                    ; LCCOMB_X46_Y40_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~638                                                                                                                                                                                                                                    ; LCCOMB_X45_Y40_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~639                                                                                                                                                                                                                                    ; LCCOMB_X44_Y40_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~640                                                                                                                                                                                                                                    ; LCCOMB_X44_Y40_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~641                                                                                                                                                                                                                                    ; LCCOMB_X45_Y40_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~642                                                                                                                                                                                                                                    ; LCCOMB_X45_Y38_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~643                                                                                                                                                                                                                                    ; LCCOMB_X46_Y38_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~644                                                                                                                                                                                                                                    ; LCCOMB_X46_Y38_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~645                                                                                                                                                                                                                                    ; LCCOMB_X45_Y38_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~646                                                                                                                                                                                                                                    ; LCCOMB_X39_Y35_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~647                                                                                                                                                                                                                                    ; LCCOMB_X39_Y35_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~648                                                                                                                                                                                                                                    ; LCCOMB_X39_Y35_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~649                                                                                                                                                                                                                                    ; LCCOMB_X39_Y35_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~652                                                                                                                                                                                                                                    ; LCCOMB_X40_Y32_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~653                                                                                                                                                                                                                                    ; LCCOMB_X40_Y32_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~655                                                                                                                                                                                                                                    ; LCCOMB_X47_Y31_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~656                                                                                                                                                                                                                                    ; LCCOMB_X47_Y31_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~657                                                                                                                                                                                                                                    ; LCCOMB_X39_Y30_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~659                                                                                                                                                                                                                                    ; LCCOMB_X39_Y30_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~662                                                                                                                                                                                                                                    ; LCCOMB_X40_Y32_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~663                                                                                                                                                                                                                                    ; LCCOMB_X40_Y32_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~664                                                                                                                                                                                                                                    ; LCCOMB_X40_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~665                                                                                                                                                                                                                                    ; LCCOMB_X40_Y32_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~667                                                                                                                                                                                                                                    ; LCCOMB_X45_Y29_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~668                                                                                                                                                                                                                                    ; LCCOMB_X45_Y29_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~669                                                                                                                                                                                                                                    ; LCCOMB_X45_Y29_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~670                                                                                                                                                                                                                                    ; LCCOMB_X42_Y30_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~671                                                                                                                                                                                                                                    ; LCCOMB_X42_Y30_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~672                                                                                                                                                                                                                                    ; LCCOMB_X52_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~673                                                                                                                                                                                                                                    ; LCCOMB_X51_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~674                                                                                                                                                                                                                                    ; LCCOMB_X49_Y26_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~675                                                                                                                                                                                                                                    ; LCCOMB_X51_Y30_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~676                                                                                                                                                                                                                                    ; LCCOMB_X50_Y25_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~677                                                                                                                                                                                                                                    ; LCCOMB_X50_Y25_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~679                                                                                                                                                                                                                                    ; LCCOMB_X50_Y25_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~680                                                                                                                                                                                                                                    ; LCCOMB_X50_Y25_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~681                                                                                                                                                                                                                                    ; LCCOMB_X51_Y27_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~683                                                                                                                                                                                                                                    ; LCCOMB_X47_Y29_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~684                                                                                                                                                                                                                                    ; LCCOMB_X52_Y34_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~685                                                                                                                                                                                                                                    ; LCCOMB_X52_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~686                                                                                                                                                                                                                                    ; LCCOMB_X47_Y30_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~687                                                                                                                                                                                                                                    ; LCCOMB_X47_Y29_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~688                                                                                                                                                                                                                                    ; LCCOMB_X46_Y29_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~689                                                                                                                                                                                                                                    ; LCCOMB_X46_Y29_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~690                                                                                                                                                                                                                                    ; LCCOMB_X47_Y29_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~691                                                                                                                                                                                                                                    ; LCCOMB_X50_Y31_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~692                                                                                                                                                                                                                                    ; LCCOMB_X52_Y28_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~693                                                                                                                                                                                                                                    ; LCCOMB_X52_Y28_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~695                                                                                                                                                                                                                                    ; LCCOMB_X52_Y28_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~696                                                                                                                                                                                                                                    ; LCCOMB_X39_Y28_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~698                                                                                                                                                                                                                                    ; LCCOMB_X40_Y28_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~699                                                                                                                                                                                                                                    ; LCCOMB_X40_Y28_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~700                                                                                                                                                                                                                                    ; LCCOMB_X39_Y28_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~701                                                                                                                                                                                                                                    ; LCCOMB_X49_Y30_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~702                                                                                                                                                                                                                                    ; LCCOMB_X54_Y34_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~703                                                                                                                                                                                                                                    ; LCCOMB_X55_Y32_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~704                                                                                                                                                                                                                                    ; LCCOMB_X58_Y29_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~705                                                                                                                                                                                                                                    ; LCCOMB_X58_Y29_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~706                                                                                                                                                                                                                                    ; LCCOMB_X49_Y30_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~707                                                                                                                                                                                                                                    ; LCCOMB_X50_Y35_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~708                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~709                                                                                                                                                                                                                                    ; LCCOMB_X59_Y28_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~710                                                                                                                                                                                                                                    ; LCCOMB_X59_Y28_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~711                                                                                                                                                                                                                                    ; LCCOMB_X54_Y32_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~712                                                                                                                                                                                                                                    ; LCCOMB_X54_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~713                                                                                                                                                                                                                                    ; LCCOMB_X56_Y40_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~714                                                                                                                                                                                                                                    ; LCCOMB_X56_Y40_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~715                                                                                                                                                                                                                                    ; LCCOMB_X55_Y40_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~716                                                                                                                                                                                                                                    ; LCCOMB_X55_Y40_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~717                                                                                                                                                                                                                                    ; LCCOMB_X54_Y30_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~718                                                                                                                                                                                                                                    ; LCCOMB_X54_Y30_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~719                                                                                                                                                                                                                                    ; LCCOMB_X60_Y30_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~721                                                                                                                                                                                                                                    ; LCCOMB_X61_Y30_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~722                                                                                                                                                                                                                                    ; LCCOMB_X61_Y30_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~723                                                                                                                                                                                                                                    ; LCCOMB_X60_Y30_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~724                                                                                                                                                                                                                                    ; LCCOMB_X51_Y34_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~725                                                                                                                                                                                                                                    ; LCCOMB_X50_Y34_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~726                                                                                                                                                                                                                                    ; LCCOMB_X51_Y34_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~727                                                                                                                                                                                                                                    ; LCCOMB_X55_Y33_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~728                                                                                                                                                                                                                                    ; LCCOMB_X56_Y33_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~729                                                                                                                                                                                                                                    ; LCCOMB_X51_Y32_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~730                                                                                                                                                                                                                                    ; LCCOMB_X51_Y33_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~731                                                                                                                                                                                                                                    ; LCCOMB_X60_Y30_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~732                                                                                                                                                                                                                                    ; LCCOMB_X54_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~733                                                                                                                                                                                                                                    ; LCCOMB_X55_Y33_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~734                                                                                                                                                                                                                                    ; LCCOMB_X46_Y37_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~735                                                                                                                                                                                                                                    ; LCCOMB_X45_Y37_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~736                                                                                                                                                                                                                                    ; LCCOMB_X45_Y37_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~737                                                                                                                                                                                                                                    ; LCCOMB_X45_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~740                                                                                                                                                                                                                                    ; LCCOMB_X50_Y29_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~741                                                                                                                                                                                                                                    ; LCCOMB_X50_Y29_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~742                                                                                                                                                                                                                                    ; LCCOMB_X50_Y31_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~743                                                                                                                                                                                                                                    ; LCCOMB_X50_Y31_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~745                                                                                                                                                                                                                                    ; LCCOMB_X51_Y32_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~746                                                                                                                                                                                                                                    ; LCCOMB_X52_Y32_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~747                                                                                                                                                                                                                                    ; LCCOMB_X51_Y32_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~749                                                                                                                                                                                                                                    ; LCCOMB_X52_Y32_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~750                                                                                                                                                                                                                                    ; LCCOMB_X50_Y32_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~751                                                                                                                                                                                                                                    ; LCCOMB_X49_Y32_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~752                                                                                                                                                                                                                                    ; LCCOMB_X49_Y29_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~753                                                                                                                                                                                                                                    ; LCCOMB_X50_Y31_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~754                                                                                                                                                                                                                                    ; LCCOMB_X51_Y31_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~755                                                                                                                                                                                                                                    ; LCCOMB_X50_Y31_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~756                                                                                                                                                                                                                                    ; LCCOMB_X50_Y32_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~757                                                                                                                                                                                                                                    ; LCCOMB_X49_Y35_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~758                                                                                                                                                                                                                                    ; LCCOMB_X49_Y29_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~759                                                                                                                                                                                                                                    ; LCCOMB_X52_Y32_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~760                                                                                                                                                                                                                                    ; LCCOMB_X49_Y32_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~761                                                                                                                                                                                                                                    ; LCCOMB_X49_Y30_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~763                                                                                                                                                                                                                                    ; LCCOMB_X61_Y29_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~765                                                                                                                                                                                                                                    ; LCCOMB_X60_Y29_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~766                                                                                                                                                                                                                                    ; LCCOMB_X60_Y29_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~768                                                                                                                                                                                                                                    ; LCCOMB_X60_Y27_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~769                                                                                                                                                                                                                                    ; LCCOMB_X62_Y29_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~770                                                                                                                                                                                                                                    ; LCCOMB_X62_Y29_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~771                                                                                                                                                                                                                                    ; LCCOMB_X62_Y29_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~772                                                                                                                                                                                                                                    ; LCCOMB_X62_Y29_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~773                                                                                                                                                                                                                                    ; LCCOMB_X42_Y24_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~774                                                                                                                                                                                                                                    ; LCCOMB_X56_Y25_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~775                                                                                                                                                                                                                                    ; LCCOMB_X55_Y25_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~776                                                                                                                                                                                                                                    ; LCCOMB_X60_Y27_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~777                                                                                                                                                                                                                                    ; LCCOMB_X56_Y31_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~778                                                                                                                                                                                                                                    ; LCCOMB_X55_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~779                                                                                                                                                                                                                                    ; LCCOMB_X55_Y27_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~780                                                                                                                                                                                                                                    ; LCCOMB_X56_Y27_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~782                                                                                                                                                                                                                                    ; LCCOMB_X55_Y31_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~783                                                                                                                                                                                                                                    ; LCCOMB_X55_Y31_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~784                                                                                                                                                                                                                                    ; LCCOMB_X59_Y33_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~785                                                                                                                                                                                                                                    ; LCCOMB_X57_Y30_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~786                                                                                                                                                                                                                                    ; LCCOMB_X58_Y30_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~787                                                                                                                                                                                                                                    ; LCCOMB_X56_Y32_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~788                                                                                                                                                                                                                                    ; LCCOMB_X56_Y34_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~789                                                                                                                                                                                                                                    ; LCCOMB_X56_Y32_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~790                                                                                                                                                                                                                                    ; LCCOMB_X56_Y29_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~791                                                                                                                                                                                                                                    ; LCCOMB_X55_Y29_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~792                                                                                                                                                                                                                                    ; LCCOMB_X56_Y30_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~793                                                                                                                                                                                                                                    ; LCCOMB_X55_Y27_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~794                                                                                                                                                                                                                                    ; LCCOMB_X59_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~795                                                                                                                                                                                                                                    ; LCCOMB_X59_Y32_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~796                                                                                                                                                                                                                                    ; LCCOMB_X58_Y31_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~797                                                                                                                                                                                                                                    ; LCCOMB_X57_Y32_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~798                                                                                                                                                                                                                                    ; LCCOMB_X60_Y31_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~799                                                                                                                                                                                                                                    ; LCCOMB_X56_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~800                                                                                                                                                                                                                                    ; LCCOMB_X58_Y31_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~801                                                                                                                                                                                                                                    ; LCCOMB_X60_Y31_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~802                                                                                                                                                                                                                                    ; LCCOMB_X58_Y31_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~803                                                                                                                                                                                                                                    ; LCCOMB_X58_Y31_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~804                                                                                                                                                                                                                                    ; LCCOMB_X59_Y32_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~805                                                                                                                                                                                                                                    ; LCCOMB_X57_Y32_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~806                                                                                                                                                                                                                                    ; LCCOMB_X54_Y27_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~807                                                                                                                                                                                                                                    ; LCCOMB_X49_Y27_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~808                                                                                                                                                                                                                                    ; LCCOMB_X54_Y27_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~809                                                                                                                                                                                                                                    ; LCCOMB_X49_Y27_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~810                                                                                                                                                                                                                                    ; LCCOMB_X61_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~811                                                                                                                                                                                                                                    ; LCCOMB_X60_Y32_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~812                                                                                                                                                                                                                                    ; LCCOMB_X63_Y32_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~813                                                                                                                                                                                                                                    ; LCCOMB_X63_Y32_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~814                                                                                                                                                                                                                                    ; LCCOMB_X62_Y32_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~815                                                                                                                                                                                                                                    ; LCCOMB_X58_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~816                                                                                                                                                                                                                                    ; LCCOMB_X61_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~817                                                                                                                                                                                                                                    ; LCCOMB_X60_Y35_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~818                                                                                                                                                                                                                                    ; LCCOMB_X60_Y35_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~819                                                                                                                                                                                                                                    ; LCCOMB_X60_Y35_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~821                                                                                                                                                                                                                                    ; LCCOMB_X60_Y27_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~822                                                                                                                                                                                                                                    ; LCCOMB_X61_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~823                                                                                                                                                                                                                                    ; LCCOMB_X61_Y27_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~824                                                                                                                                                                                                                                    ; LCCOMB_X60_Y27_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~825                                                                                                                                                                                                                                    ; LCCOMB_X62_Y29_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~826                                                                                                                                                                                                                                    ; LCCOMB_X61_Y26_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~827                                                                                                                                                                                                                                    ; LCCOMB_X62_Y29_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~828                                                                                                                                                                                                                                    ; LCCOMB_X60_Y29_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~829                                                                                                                                                                                                                                    ; LCCOMB_X58_Y28_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~830                                                                                                                                                                                                                                    ; LCCOMB_X57_Y27_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~831                                                                                                                                                                                                                                    ; LCCOMB_X57_Y27_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~832                                                                                                                                                                                                                                    ; LCCOMB_X58_Y28_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~833                                                                                                                                                                                                                                    ; LCCOMB_X63_Y33_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~834                                                                                                                                                                                                                                    ; LCCOMB_X63_Y33_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~835                                                                                                                                                                                                                                    ; LCCOMB_X59_Y33_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~836                                                                                                                                                                                                                                    ; LCCOMB_X59_Y33_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~837                                                                                                                                                                                                                                    ; LCCOMB_X60_Y32_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~838                                                                                                                                                                                                                                    ; LCCOMB_X59_Y34_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~839                                                                                                                                                                                                                                    ; LCCOMB_X61_Y33_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~840                                                                                                                                                                                                                                    ; LCCOMB_X61_Y37_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~841                                                                                                                                                                                                                                    ; LCCOMB_X61_Y34_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~842                                                                                                                                                                                                                                    ; LCCOMB_X60_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~843                                                                                                                                                                                                                                    ; LCCOMB_X58_Y34_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~844                                                                                                                                                                                                                                    ; LCCOMB_X60_Y34_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~845                                                                                                                                                                                                                                    ; LCCOMB_X52_Y24_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~846                                                                                                                                                                                                                                    ; LCCOMB_X50_Y24_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~847                                                                                                                                                                                                                                    ; LCCOMB_X50_Y24_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~848                                                                                                                                                                                                                                    ; LCCOMB_X60_Y27_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~849                                                                                                                                                                                                                                    ; LCCOMB_X57_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~850                                                                                                                                                                                                                                    ; LCCOMB_X57_Y34_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~851                                                                                                                                                                                                                                    ; LCCOMB_X57_Y34_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~852                                                                                                                                                                                                                                    ; LCCOMB_X57_Y34_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~853                                                                                                                                                                                                                                    ; LCCOMB_X55_Y26_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~855                                                                                                                                                                                                                                    ; LCCOMB_X61_Y39_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~857                                                                                                                                                                                                                                    ; LCCOMB_X57_Y39_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~858                                                                                                                                                                                                                                    ; LCCOMB_X57_Y37_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~859                                                                                                                                                                                                                                    ; LCCOMB_X60_Y37_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~860                                                                                                                                                                                                                                    ; LCCOMB_X57_Y37_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~861                                                                                                                                                                                                                                    ; LCCOMB_X57_Y37_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~862                                                                                                                                                                                                                                    ; LCCOMB_X61_Y39_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~863                                                                                                                                                                                                                                    ; LCCOMB_X57_Y39_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~865                                                                                                                                                                                                                                    ; LCCOMB_X54_Y37_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~866                                                                                                                                                                                                                                    ; LCCOMB_X54_Y37_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~867                                                                                                                                                                                                                                    ; LCCOMB_X54_Y37_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~868                                                                                                                                                                                                                                    ; LCCOMB_X54_Y37_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~869                                                                                                                                                                                                                                    ; LCCOMB_X51_Y40_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~870                                                                                                                                                                                                                                    ; LCCOMB_X56_Y38_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~871                                                                                                                                                                                                                                    ; LCCOMB_X57_Y38_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~872                                                                                                                                                                                                                                    ; LCCOMB_X56_Y38_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~873                                                                                                                                                                                                                                    ; LCCOMB_X56_Y38_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~874                                                                                                                                                                                                                                    ; LCCOMB_X49_Y40_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~875                                                                                                                                                                                                                                    ; LCCOMB_X49_Y40_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~876                                                                                                                                                                                                                                    ; LCCOMB_X50_Y40_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~877                                                                                                                                                                                                                                    ; LCCOMB_X50_Y40_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~878                                                                                                                                                                                                                                    ; LCCOMB_X54_Y40_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~879                                                                                                                                                                                                                                    ; LCCOMB_X49_Y38_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~880                                                                                                                                                                                                                                    ; LCCOMB_X55_Y40_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~881                                                                                                                                                                                                                                    ; LCCOMB_X54_Y40_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~882                                                                                                                                                                                                                                    ; LCCOMB_X64_Y34_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~883                                                                                                                                                                                                                                    ; LCCOMB_X63_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~884                                                                                                                                                                                                                                    ; LCCOMB_X63_Y34_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~885                                                                                                                                                                                                                                    ; LCCOMB_X64_Y34_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~886                                                                                                                                                                                                                                    ; LCCOMB_X63_Y35_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~887                                                                                                                                                                                                                                    ; LCCOMB_X63_Y31_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~888                                                                                                                                                                                                                                    ; LCCOMB_X63_Y31_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~889                                                                                                                                                                                                                                    ; LCCOMB_X63_Y35_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~890                                                                                                                                                                                                                                    ; LCCOMB_X62_Y34_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~891                                                                                                                                                                                                                                    ; LCCOMB_X62_Y31_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~892                                                                                                                                                                                                                                    ; LCCOMB_X62_Y31_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~893                                                                                                                                                                                                                                    ; LCCOMB_X62_Y34_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~894                                                                                                                                                                                                                                    ; LCCOMB_X62_Y35_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~895                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~896                                                                                                                                                                                                                                    ; LCCOMB_X62_Y35_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~897                                                                                                                                                                                                                                    ; LCCOMB_X62_Y35_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~898                                                                                                                                                                                                                                    ; LCCOMB_X49_Y37_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~899                                                                                                                                                                                                                                    ; LCCOMB_X49_Y37_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~900                                                                                                                                                                                                                                    ; LCCOMB_X49_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~901                                                                                                                                                                                                                                    ; LCCOMB_X49_Y37_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~902                                                                                                                                                                                                                                    ; LCCOMB_X49_Y37_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~903                                                                                                                                                                                                                                    ; LCCOMB_X59_Y38_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~904                                                                                                                                                                                                                                    ; LCCOMB_X59_Y38_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~905                                                                                                                                                                                                                                    ; LCCOMB_X59_Y40_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~906                                                                                                                                                                                                                                    ; LCCOMB_X58_Y38_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~907                                                                                                                                                                                                                                    ; LCCOMB_X52_Y35_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~908                                                                                                                                                                                                                                    ; LCCOMB_X52_Y35_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~909                                                                                                                                                                                                                                    ; LCCOMB_X52_Y36_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~910                                                                                                                                                                                                                                    ; LCCOMB_X45_Y32_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~911                                                                                                                                                                                                                                    ; LCCOMB_X47_Y39_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~912                                                                                                                                                                                                                                    ; LCCOMB_X52_Y35_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~913                                                                                                                                                                                                                                    ; LCCOMB_X47_Y39_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~914                                                                                                                                                                                                                                    ; LCCOMB_X46_Y36_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~915                                                                                                                                                                                                                                    ; LCCOMB_X47_Y38_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~916                                                                                                                                                                                                                                    ; LCCOMB_X47_Y41_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~917                                                                                                                                                                                                                                    ; LCCOMB_X47_Y38_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~918                                                                                                                                                                                                                                    ; LCCOMB_X58_Y38_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~919                                                                                                                                                                                                                                    ; LCCOMB_X59_Y38_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~920                                                                                                                                                                                                                                    ; LCCOMB_X59_Y38_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~921                                                                                                                                                                                                                                    ; LCCOMB_X58_Y38_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~922                                                                                                                                                                                                                                    ; LCCOMB_X51_Y38_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~923                                                                                                                                                                                                                                    ; LCCOMB_X52_Y38_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~924                                                                                                                                                                                                                                    ; LCCOMB_X52_Y38_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~925                                                                                                                                                                                                                                    ; LCCOMB_X51_Y38_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~927                                                                                                                                                                                                                                    ; LCCOMB_X49_Y38_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~928                                                                                                                                                                                                                                    ; LCCOMB_X54_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~929                                                                                                                                                                                                                                    ; LCCOMB_X54_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~930                                                                                                                                                                                                                                    ; LCCOMB_X54_Y34_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~931                                                                                                                                                                                                                                    ; LCCOMB_X52_Y36_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~932                                                                                                                                                                                                                                    ; LCCOMB_X59_Y37_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~933                                                                                                                                                                                                                                    ; LCCOMB_X60_Y37_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~934                                                                                                                                                                                                                                    ; LCCOMB_X60_Y37_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~935                                                                                                                                                                                                                                    ; LCCOMB_X59_Y37_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~936                                                                                                                                                                                                                                    ; LCCOMB_X59_Y37_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~937                                                                                                                                                                                                                                    ; LCCOMB_X58_Y39_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~938                                                                                                                                                                                                                                    ; LCCOMB_X57_Y35_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~939                                                                                                                                                                                                                                    ; LCCOMB_X58_Y39_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~940                                                                                                                                                                                                                                    ; LCCOMB_X55_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~941                                                                                                                                                                                                                                    ; LCCOMB_X52_Y36_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~942                                                                                                                                                                                                                                    ; LCCOMB_X52_Y36_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~943                                                                                                                                                                                                                                    ; LCCOMB_X49_Y33_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~944                                                                                                                                                                                                                                    ; LCCOMB_X49_Y33_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~945                                                                                                                                                                                                                                    ; LCCOMB_X49_Y33_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~946                                                                                                                                                                                                                                    ; LCCOMB_X50_Y33_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~947                                                                                                                                                                                                                                    ; LCCOMB_X49_Y38_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~948                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~949                                                                                                                                                                                                                                    ; LCCOMB_X57_Y35_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~950                                                                                                                                                                                                                                    ; LCCOMB_X57_Y35_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~951                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~952                                                                                                                                                                                                                                    ; LCCOMB_X49_Y36_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~953                                                                                                                                                                                                                                    ; LCCOMB_X44_Y27_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~954                                                                                                                                                                                                                                    ; LCCOMB_X42_Y26_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~955                                                                                                                                                                                                                                    ; LCCOMB_X39_Y26_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~956                                                                                                                                                                                                                                    ; LCCOMB_X43_Y26_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~957                                                                                                                                                                                                                                    ; LCCOMB_X40_Y25_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~958                                                                                                                                                                                                                                    ; LCCOMB_X43_Y25_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~959                                                                                                                                                                                                                                    ; LCCOMB_X44_Y25_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~960                                                                                                                                                                                                                                    ; LCCOMB_X44_Y25_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~961                                                                                                                                                                                                                                    ; LCCOMB_X43_Y25_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~962                                                                                                                                                                                                                                    ; LCCOMB_X40_Y24_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~963                                                                                                                                                                                                                                    ; LCCOMB_X40_Y26_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~964                                                                                                                                                                                                                                    ; LCCOMB_X42_Y32_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~965                                                                                                                                                                                                                                    ; LCCOMB_X43_Y36_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~966                                                                                                                                                                                                                                    ; LCCOMB_X44_Y27_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~967                                                                                                                                                                                                                                    ; LCCOMB_X45_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~968                                                                                                                                                                                                                                    ; LCCOMB_X44_Y27_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~969                                                                                                                                                                                                                                    ; LCCOMB_X42_Y24_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~970                                                                                                                                                                                                                                    ; LCCOMB_X44_Y27_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~971                                                                                                                                                                                                                                    ; LCCOMB_X43_Y27_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~972                                                                                                                                                                                                                                    ; LCCOMB_X49_Y24_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~973                                                                                                                                                                                                                                    ; LCCOMB_X49_Y25_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~974                                                                                                                                                                                                                                    ; LCCOMB_X44_Y30_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~975                                                                                                                                                                                                                                    ; LCCOMB_X44_Y26_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~976                                                                                                                                                                                                                                    ; LCCOMB_X43_Y28_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~977                                                                                                                                                                                                                                    ; LCCOMB_X44_Y28_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~978                                                                                                                                                                                                                                    ; LCCOMB_X43_Y28_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~979                                                                                                                                                                                                                                    ; LCCOMB_X46_Y33_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~980                                                                                                                                                                                                                                    ; LCCOMB_X46_Y33_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~981                                                                                                                                                                                                                                    ; LCCOMB_X43_Y27_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~982                                                                                                                                                                                                                                    ; LCCOMB_X43_Y34_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~983                                                                                                                                                                                                                                    ; LCCOMB_X42_Y34_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~984                                                                                                                                                                                                                                    ; LCCOMB_X42_Y31_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~985                                                                                                                                                                                                                                    ; LCCOMB_X43_Y27_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~986                                                                                                                                                                                                                                    ; LCCOMB_X43_Y27_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~987                                                                                                                                                                                                                                    ; LCCOMB_X56_Y36_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~988                                                                                                                                                                                                                                    ; LCCOMB_X56_Y36_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~989                                                                                                                                                                                                                                    ; LCCOMB_X60_Y36_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~990                                                                                                                                                                                                                                    ; LCCOMB_X60_Y36_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~991                                                                                                                                                                                                                                    ; LCCOMB_X58_Y36_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~992                                                                                                                                                                                                                                    ; LCCOMB_X59_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~993                                                                                                                                                                                                                                    ; LCCOMB_X59_Y35_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~994                                                                                                                                                                                                                                    ; LCCOMB_X59_Y35_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~995                                                                                                                                                                                                                                    ; LCCOMB_X43_Y35_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~996                                                                                                                                                                                                                                    ; LCCOMB_X43_Y34_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~997                                                                                                                                                                                                                                    ; LCCOMB_X43_Y35_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~998                                                                                                                                                                                                                                    ; LCCOMB_X43_Y35_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_y|control:control1|line_buffer:lb3|Decoder0~999                                                                                                                                                                                                                                    ; LCCOMB_X40_Y37_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|comb~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y13_N30     ; 41      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|g_x_max[10]~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X70_Y6_N30      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|g_x_min[10]~1                                                                                                                                                                                                                                                                                                             ; LCCOMB_X71_Y5_N6       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|g_y_max[10]~2                                                                                                                                                                                                                                                                                                             ; LCCOMB_X69_Y13_N18     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|g_y_min[10]~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X69_Y10_N22     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|gr_x_max[10]~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X71_Y13_N12     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|gr_x_min[10]~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X71_Y13_N24     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|gr_y_max[10]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X71_Y13_N10     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|gr_y_min[10]~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X71_Y13_N20     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|msg_state[0]                                                                                                                                                                                                                                                                                                              ; FF_X65_Y11_N5          ; 78      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|r_x_max[10]~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X71_Y6_N10      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|r_x_min[10]~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X71_Y6_N20      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|r_y_max[10]~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X67_Y15_N20     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|r_y_min[10]~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X69_Y12_N6      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|reg_status[4]~1                                                                                                                                                                                                                                                                                                           ; LCCOMB_X20_Y13_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|always4~1                                                                                                                                                                                                                                                                                              ; LCCOMB_X22_Y10_N12     ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|hsv_h[4]~14                                                                                                                                                                                                                                                                                            ; LCCOMB_X22_Y10_N24     ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|valid_out                                                                                                                                                                                                                                                                                              ; FF_X67_Y5_N5           ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|s_readdata[11]~2                                                                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y14_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|x[8]~15                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X75_Y4_N30      ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|x[8]~16                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X71_Y13_N18     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y[1]~15                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X75_Y4_N2       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y_x_max[10]~8                                                                                                                                                                                                                                                                                                             ; LCCOMB_X71_Y9_N30      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y_x_min[10]~12                                                                                                                                                                                                                                                                                                            ; LCCOMB_X71_Y9_N28      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y_y_max[10]~10                                                                                                                                                                                                                                                                                                            ; LCCOMB_X71_Y13_N0      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y_y_min[10]~11                                                                                                                                                                                                                                                                                                            ; LCCOMB_X71_Y13_N6      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_common_event_packet_encode:dout_encoder|din_ready~1                                                                                                                                                                 ; LCCOMB_X66_Y41_N6      ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_controller:controller_inst|enable~0                                                                                                                                                                    ; LCCOMB_X66_Y41_N12     ; 2306    ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_controller:controller_inst|flush_count[1]~0                                                                                                                                                            ; LCCOMB_X66_Y41_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_controller:controller_inst|state.FLUSH                                                                                                                                                                 ; FF_X65_Y40_N3          ; 126     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_controller:controller_inst|state.IDLE                                                                                                                                                                  ; FF_X65_Y40_N23         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_common_mirror:mirror_inst|flush_mux_select[1][1]                                                                                                                           ; FF_X66_Y48_N13         ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_common_mirror:mirror_inst|mirror_by_tap_r[0][0][21]~1                                                                                                                      ; LCCOMB_X63_Y47_N6      ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_common_mirror:mirror_inst|mirror_by_tap_r[0][4][21]~1                                                                                                                      ; LCCOMB_X64_Y49_N2      ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_fir:normal_fir_inst|alt_vip_common_mirror:mirror_inst|start_mux_select[1][0]                                                                                                                           ; FF_X66_Y48_N9          ; 49      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0                                                                                                                                                                                           ; LCCOMB_X34_Y29_N10     ; 2752    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_decode:vib_resp_decoder|always5~0                                                                                                                                                                                                            ; LCCOMB_X72_Y39_N26     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_decode:vib_resp_decoder|always5~1                                                                                                                                                                                                            ; LCCOMB_X71_Y40_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_decode:vib_resp_decoder|internal_ready                                                                                                                                                                                                       ; LCCOMB_X71_Y40_N12     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_encode:ac_cmd_encoder|arguments_ready                                                                                                                                                                                                        ; LCCOMB_X65_Y40_N20     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_encode:lb_cmd_encoder|arguments_ready                                                                                                                                                                                                        ; LCCOMB_X70_Y44_N28     ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_encode:mux_cmd_encoder|arguments_ready                                                                                                                                                                                                       ; LCCOMB_X65_Y41_N4      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_encode:vib_cmd_encoder|arguments_ready                                                                                                                                                                                                       ; LCCOMB_X70_Y40_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|alt_vip_common_event_packet_encode:vob_cmd_encoder|dout_ready_sig                                                                                                                                                                                                        ; LCCOMB_X66_Y40_N22     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|always4~0                                                                                                                                                                                                                                                                ; LCCOMB_X71_Y40_N0      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|fill_count[0]~0                                                                                                                                                                                                                                                          ; LCCOMB_X67_Y40_N14     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|flush_count[0]~0                                                                                                                                                                                                                                                         ; LCCOMB_X64_Y40_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|state.IDLE                                                                                                                                                                                                                                                               ; FF_X67_Y40_N11         ; 41      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_fir_scheduler:scheduler|vib_resp_new_ctrl                                                                                                                                                                                                                                                        ; LCCOMB_X71_Y40_N30     ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_common_event_packet_encode:encoder_gen_loop[0].data_encoder|din_ready                                                                                                                                                                                            ; LCCOMB_X67_Y44_N30     ; 127     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_controller:local_controller|always4~0                                                                                                                                                                                                                ; LCCOMB_X70_Y44_N22     ; 32      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_controller:local_controller|read_main_addr[8]~33                                                                                                                                                                                                     ; LCCOMB_X69_Y44_N12     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_controller:local_controller|read_main_enable~0                                                                                                                                                                                                       ; LCCOMB_X70_Y44_N10     ; 99      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_controller:local_controller|write_main_enable_shift[1]                                                                                                                                                                                               ; FF_X72_Y45_N23         ; 11      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_packet_demux:input_demux|alt_vip_common_event_packet_encode:gen_loop_no_fifo[0].data_encoder|din_ready                                                                                                                                                                                           ; LCCOMB_X70_Y43_N4      ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_packet_demux:input_demux|alt_vip_common_event_packet_encode:gen_loop_no_fifo[1].data_encoder|din_ready~1                                                                                                                                                                                         ; LCCOMB_X66_Y41_N24     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_packet_mux:output_mux|alt_vip_common_event_packet_encode:data_encoder|din_ready~0                                                                                                                                                                                                                ; LCCOMB_X65_Y37_N12     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_packet_mux:output_mux|rec_cmd_ready                                                                                                                                                                                                                                                              ; LCCOMB_X65_Y41_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_cmd:video_in_cmd|alt_vip_common_event_packet_encode:data_output|din_ready                                                                                                                                                                                                     ; LCCOMB_X69_Y40_N20     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|Selector5~9                                                                                                                                                                                                                                                ; LCCOMB_X75_Y40_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|alt_vip_common_event_packet_encode:data_output|din_ready                                                                                                                                                                                                   ; LCCOMB_X69_Y40_N30     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|alt_vip_common_event_packet_encode:rsp_output|dout_ready_sig                                                                                                                                                                                               ; LCCOMB_X72_Y39_N0      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_ready_0_r                                                                                                                                 ; FF_X75_Y36_N21         ; 56      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|alt_vip_common_video_packet_decode:video_input|always10~0                                                                                                                                                                                                  ; LCCOMB_X74_Y36_N10     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|alt_vip_common_video_packet_decode:video_input|always2~1                                                                                                                                                                                                   ; LCCOMB_X76_Y36_N2      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|alt_vip_common_video_packet_decode:video_input|always5~0                                                                                                                                                                                                   ; LCCOMB_X76_Y36_N16     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|alt_vip_common_video_packet_decode:video_input|control_packet_beat[0]~7                                                                                                                                                                                    ; LCCOMB_X75_Y36_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|alt_vip_common_video_packet_decode:video_input|packet_type[3]~0                                                                                                                                                                                            ; LCCOMB_X75_Y36_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|alt_vip_common_video_packet_decode:video_input|state~27                                                                                                                                                                                                    ; LCCOMB_X75_Y36_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|always3~0                                                                                                                                                                                                                                                  ; LCCOMB_X75_Y40_N4      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|line_counter[12]~20                                                                                                                                                                                                                                        ; LCCOMB_X72_Y39_N16     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|pixel_counter[1]~43                                                                                                                                                                                                                                        ; LCCOMB_X75_Y40_N30     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|state.IDLE                                                                                                                                                                                                                                                 ; FF_X72_Y40_N1          ; 29      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_input_bridge_resp:video_in_resp|state.NEW_LINE_PACKET                                                                                                                                                                                                                                      ; FF_X72_Y40_N31         ; 30      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|always5~0                                                                                                                                                                                                             ; LCCOMB_X66_Y37_N0      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|always5~1                                                                                                                                                                                                             ; LCCOMB_X66_Y37_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|internal_ready                                                                                                                                                                                                        ; LCCOMB_X67_Y36_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|alt_vip_common_latency_0_to_latency_1:latency_converter|av_st_dout_ready_0                                                                                                                                         ; FF_X66_Y27_N13         ; 75      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|av_st_din_dout_control_reg[2][11]~16                                                                                                                                                                               ; LCCOMB_X65_Y35_N16     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|control_packet_beat[3]~1                                                                                                                                                                                           ; LCCOMB_X64_Y37_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|state.IDLE                                                                                                                                                                                                         ; FF_X64_Y37_N7          ; 55      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|state~20                                                                                                                                                                                                           ; LCCOMB_X64_Y37_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_reader_length_cnt_id_3265_line897|trigger                                                                                                                                                                                                                                                       ; LCCOMB_X74_Y33_N10     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_reader_packet_read_address_au|trigger                                                                                                                                                                                                                                                           ; LCCOMB_X71_Y30_N8      ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_writer_length_counter_au|trigger~2                                                                                                                                                                                                                                                              ; LCCOMB_X64_Y26_N12     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_writer_packet_write_address_au|trigger                                                                                                                                                                                                                                                          ; LCCOMB_X63_Y25_N0      ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_writer_word_counter_au|trigger~3                                                                                                                                                                                                                                                                ; LCCOMB_X64_Y26_N16     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AU:vfb_writer_write_address_au|trigger~1                                                                                                                                                                                                                                                               ; LCCOMB_X62_Y27_N18     ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AVALON_ST_OUTPUT:dout|endofpacket_int                                                                                                                                                                                                                                                                  ; FF_X71_Y36_N27         ; 38      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AVALON_ST_OUTPUT:dout|trigger                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y33_N8      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator|rdusedw_reg~13                                                                                                                                    ; LCCOMB_X74_Y31_N28     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator|wrusedw_reg~33                                                                                                                                    ; LCCOMB_X75_Y34_N28     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[9]~9                                                                                                                                ; LCCOMB_X75_Y32_N26     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_logic_fifo:\single_clock_small_gen:logic_fifo|shift_register[0][8]~43                                                                                                                                         ; LCCOMB_X70_Y30_N26     ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|av_burstcount_int[2]~0                                                                                                                                                                                                                                      ; LCCOMB_X71_Y26_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|av_burstcount_int[2]~1                                                                                                                                                                                                                                      ; LCCOMB_X71_Y26_N6      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|pipeline2_en~1                                                                                                                                                                                                                                              ; LCCOMB_X71_Y26_N12     ; 50      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|split_valid                                                                                                                                                                                                                                                 ; FF_X70_Y30_N31         ; 97      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|split_valid~0                                                                                                                                                                                                                                               ; LCCOMB_X71_Y26_N4      ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|update_outstanding_reads~2                                                                                                                                                                                                                                  ; LCCOMB_X72_Y30_N8      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator|rdusedw_reg~33                                                                                                                                      ; LCCOMB_X64_Y22_N28     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator|wrusedw_reg~35                                                                                                                                      ; LCCOMB_X66_Y22_N6      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|\dual_clock_or_large_gen:ram_fifo_rdena                                                                                                                                                                                  ; LCCOMB_X57_Y23_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|\dual_clock_or_large_gen:ram_fifo_rdreq                                                                                                                                                                                  ; LCCOMB_X57_Y23_N8      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator|rdusedw_reg~11                                                                                                                                                        ; LCCOMB_X55_Y23_N28     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator|wrusedw_reg~15                                                                                                                                                        ; LCCOMB_X61_Y25_N30     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator|wrusedw_reg~2                                                                 ; LCCOMB_X57_Y23_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][21]~1                                                                                                          ; LCCOMB_X58_Y24_N16     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[1][19]~31                                                                                                         ; LCCOMB_X58_Y24_N6      ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[2][32]~61                                                                                                         ; LCCOMB_X58_Y24_N26     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|alt_cusp161_fifo_usedw_calculator:usedw_calculator|rdusedw_reg~11                                                                                                 ; LCCOMB_X57_Y23_N2      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|av_address_int[12]~0                                                                                                                                                                                                                                       ; LCCOMB_X63_Y23_N2      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|av_burstcount_int[2]~0                                                                                                                                                                                                                                     ; LCCOMB_X63_Y23_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|cmd_fifo_wrreq~1                                                                                                                                                                                                                                           ; LCCOMB_X61_Y25_N26     ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|pipeline2_en~0                                                                                                                                                                                                                                             ; LCCOMB_X63_Y23_N12     ; 56      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|split_valid                                                                                                                                                                                                                                                ; FF_X60_Y23_N17         ; 71      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|split_valid~0                                                                                                                                                                                                                                              ; LCCOMB_X62_Y23_N18     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|update_outstanding_writes~2                                                                                                                                                                                                                                ; LCCOMB_X59_Y23_N16     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|wdata_fifo_rdreq                                                                                                                                                                                                                                           ; LCCOMB_X67_Y22_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|wdata_fifo_wrreq                                                                                                                                                                                                                                           ; LCCOMB_X66_Y22_N16     ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|wdata_rdena~0                                                                                                                                                                                                                                              ; LCCOMB_X67_Y22_N24     ; 63      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_st_input:din|fifo_data[1][3]~0                                                                                                                                                                                                                                                                  ; LCCOMB_X61_Y4_N20      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_st_input:din|fifo_data[2][24]~1                                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y4_N16      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_st_input:din|take_comb~3                                                                                                                                                                                                                                                                        ; LCCOMB_X66_Y22_N8      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxbin2:vfb_writer_packet_write_address_au_sload_muxinst|Selector0~0                                                                                                                                                                                                                                   ; LCCOMB_X62_Y27_N8      ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_muxhot16:vfb_reader_packet_read_address_au_sload_muxinst|Selector0~0                                                                                                                                                                                                                                   ; LCCOMB_X72_Y32_N6      ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_pc:pc0|ena_pc~1                                                                                                                                                                                                                                                                                        ; LCCOMB_X64_Y26_N0      ; 63      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_pc:pc0|load_pc~3                                                                                                                                                                                                                                                                                       ; LCCOMB_X62_Y26_N20     ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_pc:pc1|ena_pc~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X74_Y32_N16     ; 59      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_pc:pc1|load_pc                                                                                                                                                                                                                                                                                         ; LCCOMB_X71_Y32_N0      ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_pulling_width_adapter:read_master_pull|buffers[0][0]~1                                                                                                                                                                                                                                                 ; LCCOMB_X75_Y32_N10     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:cond1113_0_id_3268|trigger                                                                                                                                                                                                                                                                         ; LCCOMB_X67_Y32_N28     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:cond1203_0_stage_1_id_7918|trigger~0                                                                                                                                                                                                                                                               ; LCCOMB_X75_Y32_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:empty_image_0_comb_id_7915|trigger                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y33_N16     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:ispreviousendpacket_0_comb_id_7828|trigger                                                                                                                                                                                                                                                         ; LCCOMB_X64_Y28_N8      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:ispreviousendpacket_2_comb_id_7858|trigger                                                                                                                                                                                                                                                         ; LCCOMB_X63_Y25_N6      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:justreadqueue_2_2_comb_id_7852|trigger                                                                                                                                                                                                                                                             ; LCCOMB_X66_Y22_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:msg_field_width_id_3157_line172|trigger                                                                                                                                                                                                                                                            ; LCCOMB_X64_Y28_N14     ; 78      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:msg_packets_word_length_reg|trigger                                                                                                                                                                                                                                                                ; LCCOMB_X66_Y25_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:no_last_burst_0_id_3200_line301|trigger~0                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y27_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:no_last_burst_0_id_3204_line585|trigger                                                                                                                                                                                                                                                            ; LCCOMB_X65_Y27_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:op_3252_comb_0_id_7897|trigger                                                                                                                                                                                                                                                                     ; LCCOMB_X64_Y27_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:op_3252_comb_id_7894|trigger                                                                                                                                                                                                                                                                       ; LCCOMB_X64_Y26_N30     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:output_reg|trigger                                                                                                                                                                                                                                                                                 ; LCCOMB_X71_Y33_N20     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:packetdimensions_reg_131|trigger~0                                                                                                                                                                                                                                                                 ; LCCOMB_X64_Y28_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:packetdimensions_reg|trigger                                                                                                                                                                                                                                                                       ; LCCOMB_X64_Y28_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_reader_buffer_id_3220_line865|trigger                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y30_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_reader_next_to_last_packet_id_0_id_3239_line876|trigger                                                                                                                                                                                                                                        ; LCCOMB_X70_Y34_N0      ; 83      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_reader_packet_base_address_0_id_3245_line873|trigger                                                                                                                                                                                                                                           ; LCCOMB_X71_Y32_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_field_height_reg|trigger                                                                                                                                                                                                                                                                ; LCCOMB_X67_Y28_N4      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_field_interlace_reg|q[0]~0                                                                                                                                                                                                                                                              ; LCCOMB_X67_Y26_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_field_interlace_reg|trigger~0                                                                                                                                                                                                                                                           ; LCCOMB_X67_Y26_N0      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_field_width_reg|trigger                                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y28_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_just_read_reg|trigger~4                                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y26_N8      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_packet_base_address_0_id_3194_line204|trigger                                                                                                                                                                                                                                           ; LCCOMB_X63_Y25_N26     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_packets_sample_length_reg|trigger~0                                                                                                                                                                                                                                                     ; LCCOMB_X64_Y28_N16     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_reg:vfb_writer_packets_word_length_reg|trigger~1                                                                                                                                                                                                                                                       ; LCCOMB_X64_Y28_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcf0[4]                                                                                                                                                                                                                                                                                                ; FF_X64_Y25_N31         ; 48      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcw[16]                                                                                                                                                                                                                                                                                                ; FF_X63_Y27_N31         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcw[28]                                                                                                                                                                                                                                                                                                ; FF_X63_Y26_N3          ; 40      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcw[50]                                                                                                                                                                                                                                                                                                ; FF_X66_Y25_N11         ; 141     ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcw[7]                                                                                                                                                                                                                                                                                                 ; FF_X63_Y28_N1          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcw[8]                                                                                                                                                                                                                                                                                                 ; FF_X66_Y25_N15         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcw[9]                                                                                                                                                                                                                                                                                                 ; FF_X66_Y25_N29         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcf0[1]                                                                                                                                                                                                                                                                                                ; FF_X72_Y33_N5          ; 40      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcf0[2]                                                                                                                                                                                                                                                                                                ; FF_X75_Y33_N1          ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcf0[4]                                                                                                                                                                                                                                                                                                ; FF_X75_Y33_N21         ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcf0[5]                                                                                                                                                                                                                                                                                                ; FF_X75_Y33_N31         ; 38      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcw[19]                                                                                                                                                                                                                                                                                                ; FF_X74_Y32_N9          ; 49      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcw[44]                                                                                                                                                                                                                                                                                                ; FF_X71_Y33_N5          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcw[8]                                                                                                                                                                                                                                                                                                 ; FF_X72_Y33_N9          ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_enable_q~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X75_Y32_N20     ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[2]                                                                                                                                                                                                                                                                               ; PLL_1                  ; 19954   ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[3]                                                                                                                                                                                                                                                                               ; PLL_1                  ; 175     ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                               ; PLL_1                  ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|prev_reset                                                                                                                                                                                                                                                                                                                   ; FF_X15_Y15_N21         ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Qsys:u0|Qsys_data_mem:data_mem|wren~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y17_N30      ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                               ; LCCOMB_X9_Y19_N22      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                               ; LCCOMB_X10_Y20_N30     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                 ; LCCOMB_X9_Y24_N18      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                           ; LCCOMB_X9_Y26_N30      ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                         ; LCCOMB_X9_Y26_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|write~1                                                                                                                                                                                                                                                                 ; LCCOMB_X9_Y26_N2       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X9_Y19_N26      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                    ; FF_X10_Y20_N17         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|ien_AF~1                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X11_Y18_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y24_N16      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                     ; FF_X9_Y19_N9           ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X9_Y19_N6       ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_led:led|always0~1                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X15_Y18_N26     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                          ; LCCOMB_X7_Y17_N28      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_mux_004:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                              ; LCCOMB_X7_Y18_N30      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_mux_004:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                          ; LCCOMB_X16_Y17_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_mux_004:cmd_mux_007|update_grant~1                                                                                                                                                                                                                                              ; LCCOMB_X16_Y17_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:eee_imgproc_0_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                          ; LCCOMB_X16_Y15_N22     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:eee_imgproc_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                            ; LCCOMB_X16_Y14_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                              ; LCCOMB_X9_Y18_N10      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                     ; LCCOMB_X17_Y18_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:terasic_auto_focus_0_mm_ctrl_agent_rdata_fifo|always0~0                                                                                                                                                                                                                              ; LCCOMB_X11_Y22_N14     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:terasic_auto_focus_0_mm_ctrl_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                            ; LCCOMB_X11_Y22_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                               ; LCCOMB_X12_Y14_N4      ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                 ; LCCOMB_X11_Y22_N4      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                 ; LCCOMB_X16_Y15_N10     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X12_Y14_N6      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter|pending_response_count[2]~5                                                                                                                                                                                                                   ; LCCOMB_X11_Y15_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter|save_dest_id~2                                                                                                                                                                                                                                ; LCCOMB_X11_Y15_N30     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter|save_dest_id~2                                                                                                                                                                                                                         ; LCCOMB_X8_Y18_N18      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|Qsys_mm_interconnect_2_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                  ; LCCOMB_X70_Y20_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|Qsys_mm_interconnect_2_cmd_mux:cmd_mux|packet_in_progress~0                                                                                                                                                                                                                                                ; LCCOMB_X67_Y21_N24     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|Qsys_mm_interconnect_2_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                      ; LCCOMB_X67_Y21_N8      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|Qsys_mm_interconnect_2_rsp_demux:rsp_demux|src0_valid~0                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y29_N0      ; 17      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                       ; LCCOMB_X74_Y27_N24     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~168                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y27_N26     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~169                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y27_N4      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~170                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y27_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~171                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y27_N20     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~172                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y27_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~173                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y27_N12     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~174                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y27_N30     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~175                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y27_N24     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                      ; LCCOMB_X74_Y27_N10     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y26_N0      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y26_N30     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y26_N30     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y26_N16     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y26_N6      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y26_N16     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y26_N6      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always8~0                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y26_N28     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][61]                                                                                                                                                                                                                                                   ; FF_X75_Y25_N15         ; 3       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                  ; FF_X74_Y26_N9          ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                       ; LCCOMB_X74_Y26_N22     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                      ; LCCOMB_X71_Y21_N14     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                       ; LCCOMB_X72_Y23_N26     ; 70      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:alt_vip_vfb_0_read_master_translator|always4~0                                                                                                                                                                                                                             ; LCCOMB_X70_Y24_N16     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:alt_vip_vfb_0_write_master_translator|address_register[20]~44                                                                                                                                                                                                              ; LCCOMB_X66_Y23_N18     ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:alt_vip_vfb_0_write_master_translator|address_register[20]~45                                                                                                                                                                                                              ; LCCOMB_X67_Y22_N6      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:sdram_s1_agent|rp_valid                                                                                                                                                                                                                                                          ; LCCOMB_X74_Y27_N14     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|byte_cnt_reg[2]~0                                                                                                                                                                                                                                   ; LCCOMB_X71_Y21_N0      ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                             ; FF_X71_Y21_N29         ; 75      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_rd_addr_cnt[3]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X8_Y14_N22      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X8_Y13_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X8_Y13_N2       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                      ; LCCOMB_X12_Y14_N22     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                          ; LCCOMB_X9_Y14_N6       ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_wr_data_cnt[2]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y14_N14      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                       ; FF_X9_Y11_N29          ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                              ; FF_X9_Y11_N1           ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                            ; LCCOMB_X2_Y8_N0        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                            ; FF_X4_Y8_N29           ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                   ; FF_X11_Y9_N5           ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                      ; FF_X8_Y11_N9           ; 806     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_pipe_flush_waddr[1]~12                                                                                                                                                                                                                                                                         ; LCCOMB_X3_Y8_N18       ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                          ; LCCOMB_X8_Y13_N8       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X2_Y8_N30       ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y7_N22      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                           ; FF_X6_Y5_N23           ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                               ; LCCOMB_X1_Y6_N10       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                          ; FF_X6_Y2_N27           ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_src2[0]~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X8_Y7_N2        ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_src2[16]~3                                                                                                                                                                                                                                                                                     ; LCCOMB_X8_Y7_N8        ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_src2[5]~1                                                                                                                                                                                                                                                                                      ; LCCOMB_X8_Y7_N10       ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                      ; FF_X6_Y3_N13           ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X2_Y4_N30       ; 150     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                           ; LCCOMB_X3_Y2_N12       ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                     ; LCCOMB_X3_Y2_N28       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|M_dc_raw_hazard~12                                                                                                                                                                                                                                                                               ; LCCOMB_X7_Y8_N10       ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_data_module:Qsys_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a0~0                                                                                                                                                           ; LCCOMB_X4_Y3_N16       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|jxuir                                                      ; FF_X3_Y25_N21          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|take_action_ocimem_a                                       ; LCCOMB_X2_Y22_N0       ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                     ; LCCOMB_X3_Y25_N12      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|take_action_ocimem_b                                       ; LCCOMB_X3_Y25_N4       ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|update_jdo_strobe                                          ; FF_X3_Y25_N23          ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck|sr[12]~13                                                        ; LCCOMB_X6_Y26_N14      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck|sr[18]~21                                                        ; LCCOMB_X6_Y26_N4       ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck|sr[36]~32                                                        ; LCCOMB_X6_Y26_N28      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Qsys_nios2_gen2_cpu_debug_slave_phy|virtual_state_sdr~0                                                               ; LCCOMB_X6_Y26_N12      ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Qsys_nios2_gen2_cpu_debug_slave_phy|virtual_state_uir~0                                                               ; LCCOMB_X6_Y26_N20      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_avalon_reg:the_Qsys_nios2_gen2_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                    ; LCCOMB_X3_Y22_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_break:the_Qsys_nios2_gen2_cpu_nios2_oci_break|break_readreg[24]~1                                                                                                                                  ; LCCOMB_X3_Y25_N30      ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug|resetrequest                                                                                                                                         ; FF_X2_Y23_N3           ; 6       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|MonDReg[0]~14                                                                                                                                              ; LCCOMB_X3_Y25_N8       ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|MonDReg[17]~19                                                                                                                                             ; LCCOMB_X3_Y25_N6       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                           ; LCCOMB_X6_Y21_N26      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                             ; LCCOMB_X6_Y21_N16      ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                         ; LCCOMB_X2_Y11_N6       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                   ; FF_X9_Y8_N9            ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|d_address_offset_field[2]~1                                                                                                                                                                                                                                                                      ; LCCOMB_X7_Y13_N4       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                             ; LCCOMB_X7_Y12_N8       ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                              ; LCCOMB_X7_Y12_N22      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|dc_wb_rd_port_en~1                                                                                                                                                                                                                                                                               ; LCCOMB_X8_Y12_N22      ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                ; LCCOMB_X15_Y30_N12     ; 1276    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                               ; FF_X9_Y18_N31          ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|ic_fill_ap_cnt[2]~0                                                                                                                                                                                                                                                                              ; LCCOMB_X6_Y18_N6       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                           ; LCCOMB_X2_Y10_N2       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                            ; LCCOMB_X1_Y10_N16      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                      ; LCCOMB_X2_Y11_N2       ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                      ; LCCOMB_X2_Y11_N20      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|d_writedata[9]~33                                                                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N20     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_1oc1:auto_generated|decode_c7a:decode3|w_anode1076w[2]                                                                                                                                                                                                                  ; LCCOMB_X26_Y21_N0      ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_1oc1:auto_generated|decode_c7a:decode3|w_anode1089w[2]~0                                                                                                                                                                                                                ; LCCOMB_X26_Y21_N12     ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_1oc1:auto_generated|decode_c7a:decode3|w_anode1097w[2]~0                                                                                                                                                                                                                ; LCCOMB_X26_Y21_N14     ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_1oc1:auto_generated|decode_c7a:decode3|w_anode1105w[2]~0                                                                                                                                                                                                                ; LCCOMB_X26_Y21_N30     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X17_Y18_N14     ; 102     ; Read enable                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|Qsys_sdram_input_efifo_module:the_Qsys_sdram_input_efifo_module|entry_0[43]~0                                                                                                                                                                                                                                                      ; LCCOMB_X72_Y22_N12     ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|Qsys_sdram_input_efifo_module:the_Qsys_sdram_input_efifo_module|entry_1[43]~0                                                                                                                                                                                                                                                      ; LCCOMB_X72_Y22_N6      ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X75_Y20_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|Selector34~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X74_Y19_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X74_Y19_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X76_Y20_N16     ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[8]~2                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X77_Y20_N14     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                  ; FF_X75_Y20_N31         ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                  ; FF_X76_Y20_N9          ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X78_Y16_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y16_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X78_Y29_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X78_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X78_Y31_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X78_Y31_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X78_Y31_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X78_Y31_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y3_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y3_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y15_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y15_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y16_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y17_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y23_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y30_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_timer:timer|always0~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X9_Y15_N2       ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_timer:timer|always0~2                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X8_Y15_N6       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X13_Y15_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X13_Y15_N16     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X13_Y15_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_timer:timer|snap_strobe~3                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y15_N2      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|I2C_SCLK~2                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y4_N2       ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|I2C_SDAT~2                                                                                                                                                                                                                                                     ; LCCOMB_X20_Y22_N20     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|SD[13]~2                                                                                                                                                                                                                                                       ; LCCOMB_X10_Y29_N4      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|SD_COUNTER[0]~1                                                                                                                                                                                                                                                ; LCCOMB_X11_Y30_N18     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|LessThan0~4                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y1_N6       ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                        ; FF_X40_Y1_N11          ; 39      ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mSetup_ST.0000                                                                                                                                                                                                                                                                       ; FF_X11_Y29_N27         ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|LessThan0~3                                                                                                                                                                                                                                                                     ; LCCOMB_X4_Y34_N6       ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|V_C                                                                                                                                                                                                                                                                             ; FF_X1_Y38_N31          ; 24      ; Async. clear, Latch enable                         ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|LessThan2~14                                                                                                                                                                                                                                                                            ; LCCOMB_X67_Y35_N14     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|STEP_UP[9]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y34_N12     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|SUM[22]~0                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y37_N16     ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|always0~1                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y37_N18     ; 34      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|peakSUM[31]~1                                                                                                                                                                                                                                                                           ; LCCOMB_X10_Y34_N6      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|rSUM[31]~101                                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y37_N28     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|comb~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X1_Y38_N30      ; 5       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|comb~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X1_Y38_N30      ; 24      ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|focus_active_h[11]~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X10_Y22_N24     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|focus_active_w[7]~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X10_Y22_N14     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|focus_active_x_start[3]~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X10_Y22_N28     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|focus_active_y_start[10]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y22_N2      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|process_start_tiggle~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y37_N24     ; 72      ; Async. clear, Clock enable, Sync. load             ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|s_readdata[5]~2                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y22_N26     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|scal_f[3]~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y22_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|th[7]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y22_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|x_cnt[4]~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X3_Y35_N4       ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|y_cnt[6]~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X7_Y37_N26      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[9]~0                                                                                                                 ; LCCOMB_X31_Y1_N4       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|cout_actual                                                                                                                          ; LCCOMB_X34_Y3_N28      ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|dffe4                                                                                                                                               ; FF_X31_Y1_N29          ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|always4~0                                                                                                                                                                                                                                                       ; LCCOMB_X26_Y2_N20      ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|always5~0                                                                                                                                                                                                                                                       ; LCCOMB_X26_Y1_N30      ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_VALID                                                                                                                                                                                                                                               ; FF_X23_Y1_N3           ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|always1~0                                                                                                                                                                                                                                                 ; LCCOMB_X24_Y3_N20      ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|always3~0                                                                                                                                                                                                                                                 ; LCCOMB_X24_Y3_N28      ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[1]~28                                                                                                                                                                                                                                               ; LCCOMB_X24_Y3_N30      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[1]~24                                                                                                                                                                                                                                               ; LCCOMB_X24_Y3_N12      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[24]~6                                                                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y2_N30      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                             ; LCCOMB_X55_Y2_N30      ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                             ; LCCOMB_X32_Y2_N6       ; 37      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|Equal19~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X72_Y16_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_graycounter_sh6:rdptr_g1p|_~0                                                                                                                                                                                                ; LCCOMB_X74_Y16_N8      ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]                                                                                                                                                                                                  ; FF_X75_Y16_N7          ; 85      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_generic_count:h_counter|count[4]~3                                                                                                                                                                                                                                                          ; LCCOMB_X72_Y14_N8      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_generic_count:v_counter|count[3]~4                                                                                                                                                                                                                                                          ; LCCOMB_X67_Y14_N26     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|frames_in_sync[12]~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X72_Y14_N16     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|reset_counters                                                                                                                                                                                                                                                                                                   ; FF_X71_Y16_N7          ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|rst_vid_clk_reg2                                                                                                                                                                                                                                                                                                 ; FF_X72_Y16_N3          ; 87      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|Selector9~6                                                                                                                                                                                                                        ; LCCOMB_X1_Y19_N30      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|addr_cnt[17]~20                                                                                                                                                                                                                    ; LCCOMB_X3_Y16_N28      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_readdatavalid_reg                                                                                                                                                                                                              ; FF_X4_Y18_N9           ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_write                                                                                                                                                                                                                          ; FF_X4_Y15_N25          ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[17]~5                                                                                                                                                                                                                ; LCCOMB_X4_Y15_N10      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[31]~10                                                                                                                                                                                                               ; LCCOMB_X4_Y15_N30      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[3]~2                                                                                                                                                                                                                 ; LCCOMB_X4_Y15_N0       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[8]~7                                                                                                                                                                                                                 ; LCCOMB_X4_Y15_N12      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|incr_addr~4                                                                                                                                                                                                                        ; LCCOMB_X2_Y18_N20      ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|readdatabyte[4]~0                                                                                                                                                                                                                  ; LCCOMB_X4_Y18_N26      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_rxshifter:i_altr_i2c_rxshifter|push_rx_fifo~0                                                                                                                                                                                                                                   ; LCCOMB_X1_Y19_N6       ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_slvfsm:i_altr_i2c_slvfsm|load_tx_shifter                                                                                                                                                                                                                                        ; LCCOMB_X3_Y20_N26      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_spksupp:i_altr_i2c_spksupp|scl_clear_cnt~0                                                                                                                                                                                                                                      ; LCCOMB_X1_Y18_N18      ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_spksupp:i_altr_i2c_spksupp|sda_clear_cnt~0                                                                                                                                                                                                                                      ; LCCOMB_X1_Y18_N20      ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                              ; FF_X42_Y38_N25         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                               ; FF_X42_Y38_N13         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller_002|r_early_rst                                                                                                                                                                                                                                                                                              ; FF_X9_Y31_N25          ; 105     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                                                               ; FF_X9_Y31_N21          ; 165     ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                                                               ; FF_X9_Y31_N21          ; 801     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                           ; FF_X34_Y29_N13         ; 332     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                           ; FF_X34_Y29_N13         ; 1760    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|cr[0]~11                                                                                                                                                                                                                                                                      ; LCCOMB_X14_Y22_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|cr[5]~5                                                                                                                                                                                                                                                                       ; LCCOMB_X15_Y21_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|ctr[3]~2                                                                                                                                                                                                                                                                      ; LCCOMB_X15_Y22_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|core_cmd[2]~5                                                                                                                                                                                                                            ; LCCOMB_X16_Y21_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|dcnt[0]~0                                                                                                                                                                                                                                ; LCCOMB_X16_Y20_N8      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~2                                                                                                                                                                                             ; LCCOMB_X19_Y21_N20     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|prer[0]~5                                                                                                                                                                                                                                                                     ; LCCOMB_X14_Y22_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|prer[15]~4                                                                                                                                                                                                                                                                    ; LCCOMB_X14_Y22_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|txr[5]~2                                                                                                                                                                                                                                                                      ; LCCOMB_X14_Y22_N12     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|cr[1]~11                                                                                                                                                                                                                                                                        ; LCCOMB_X18_Y20_N26     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|cr[6]~5                                                                                                                                                                                                                                                                         ; LCCOMB_X18_Y20_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|ctr[0]~3                                                                                                                                                                                                                                                                        ; LCCOMB_X18_Y20_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|core_cmd[2]~5                                                                                                                                                                                                                              ; LCCOMB_X20_Y16_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|dcnt[1]~0                                                                                                                                                                                                                                  ; LCCOMB_X21_Y19_N0      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                                                                                                                                                                                                 ; FF_X21_Y15_N5          ; 4       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~2                                                                                                                                                                                               ; LCCOMB_X21_Y16_N6      ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen                                                                                                                                                                                                 ; FF_X21_Y15_N15         ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|prer[15]~12                                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y20_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|prer[1]~13                                                                                                                                                                                                                                                                      ; LCCOMB_X18_Y20_N12     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|txr[2]~2                                                                                                                                                                                                                                                                        ; LCCOMB_X18_Y20_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0        ; 205     ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0        ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                         ; LCCOMB_X77_Y38_N4      ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                         ; FF_X49_Y52_N5          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                         ; FF_X47_Y52_N3          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                         ; FF_X47_Y52_N1          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                         ; FF_X47_Y53_N25         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                         ; FF_X46_Y53_N19         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                         ; FF_X46_Y53_N29         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                         ; FF_X45_Y53_N25         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                         ; FF_X44_Y53_N25         ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                      ; FF_X77_Y38_N19         ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                            ; LCCOMB_X49_Y52_N4      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X8_Y30_N18      ; 10      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X8_Y29_N8       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                       ; FF_X7_Y30_N29          ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                      ; FF_X8_Y30_N17          ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X8_Y30_N20      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                          ; LCCOMB_X9_Y30_N28      ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X7_Y30_N28      ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X8_Y30_N24      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X8_Y27_N15          ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X4_Y29_N12      ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X4_Y29_N26      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X4_Y29_N20      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X6_Y29_N2       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                            ; LCCOMB_X7_Y29_N14      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                           ; LCCOMB_X7_Y29_N6       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                             ; LCCOMB_X7_Y28_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~11              ; LCCOMB_X6_Y29_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~18              ; LCCOMB_X4_Y29_N28      ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                ; LCCOMB_X9_Y29_N24      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X6_Y30_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                    ; LCCOMB_X7_Y29_N30      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                     ; LCCOMB_X7_Y29_N18      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~21      ; LCCOMB_X6_Y29_N0       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~17 ; LCCOMB_X4_Y30_N20      ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~24 ; LCCOMB_X4_Y29_N0       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X9_Y29_N5           ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X9_Y29_N15          ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X9_Y29_N1           ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X6_Y30_N1           ; 67      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X9_Y29_N10      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X9_Y27_N25          ; 38      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X6_Y29_N8       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MAX10_CLK1_50                                                                                                                                                                                                       ; PIN_P11            ; 2735    ; 30                                   ; Global Clock         ; GCLK19           ; --                        ;
; MAX10_CLK2_50                                                                                                                                                                                                       ; PIN_N14            ; 44      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0                                                   ; LCCOMB_X34_Y29_N10 ; 2752    ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[1]                                                                                                                                       ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[2]                                                                                                                                       ; PLL_1              ; 19954   ; 29                                   ; Global Clock         ; GCLK18           ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[3]                                                                                                                                       ; PLL_1              ; 175     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[4]                                                                                                                                       ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|prev_reset                                                                                                                                                                           ; FF_X15_Y15_N21     ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug|resetrequest ; FF_X2_Y23_N3       ; 6       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                        ; LCCOMB_X15_Y30_N12 ; 1276    ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK                                                                                                                                ; FF_X40_Y1_N11      ; 39      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|V_C                                                                                                                                     ; FF_X1_Y38_N31      ; 24      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|comb~0                                                                                                                                                              ; LCCOMB_X1_Y38_N30  ; 24      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                       ; FF_X9_Y31_N21      ; 801     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                   ; FF_X34_Y29_N13     ; 1760    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                        ; JTAG_X43_Y40_N0    ; 205     ; 3                                    ; Global Clock         ; GCLK13           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                 ; LCCOMB_X77_Y38_N4  ; 17      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                 ; FF_X44_Y53_N25     ; 20      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|pf_red_detect~2                                                                                                                  ; 2568    ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|pf_blue_detect~4                                                                                                                 ; 2568    ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|pf_grey_detect~4                                                                                                                 ; 2568    ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|pf_green_detect~5                                                                                                                ; 2568    ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|pf_yellow_detect~3                                                                                                               ; 2568    ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|alt_vip_fir_alg_core_controller:controller_inst|enable~0 ; 2306    ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_mem_stall                                                                                                                   ; 806     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb0|rdPtr[2]                                                                     ; 517     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb1|rdPtr[2]                                                                     ; 517     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb3|rdPtr[2]                                                                     ; 516     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb2|rdPtr[2]                                                                     ; 516     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb2|rdPtr[4]                                                                     ; 515     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb1|rdPtr[4]                                                                     ; 515     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb0|rdPtr[4]                                                                     ; 514     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb3|rdPtr[4]                                                                     ; 514     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb0|rdPtr[8]                                                                     ; 508     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb1|rdPtr[8]                                                                     ; 508     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb3|rdPtr[8]                                                                     ; 507     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|line_buffer:lb2|rdPtr[8]                                                                     ; 507     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|altsyncram_38b1:FIFOram|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X33_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|altsyncram_dlc1:altsyncram2|ALTSYNCRAM                                                                                                                  ; M9K  ; Simple Dual Port ; Single Clock ; 1279         ; 22           ; 1279         ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 28138  ; 1279                        ; 22                          ; 1279                        ; 22                          ; 28138               ; 6    ; None ; M9K_X73_Y6_N0, M9K_X73_Y5_N0, M9K_X73_Y4_N0, M9K_X73_Y9_N0, M9K_X73_Y7_N0, M9K_X73_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_mem_block:actual_line_buffers|altsyncram:main_mem|altsyncram_o6m1:auto_generated|ALTSYNCRAM                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 640          ; 120          ; 640          ; 120          ; yes                    ; no                      ; yes                    ; yes                     ; 76800  ; 640                         ; 96                          ; 640                         ; 96                          ; 61440               ; 11   ; None ; M9K_X73_Y44_N0, M9K_X73_Y43_N0, M9K_X73_Y45_N0, M9K_X73_Y46_N0, M9K_X73_Y49_N0, M9K_X73_Y47_N0, M9K_X73_Y48_N0, M9K_X73_Y50_N0, M9K_X73_Y52_N0, M9K_X73_Y51_N0, M9K_X73_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 1024                        ; 24                          ; 1024                        ; 24                          ; 24576               ; 3    ; None ; M9K_X73_Y33_N0, M9K_X73_Y34_N0, M9K_X73_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X73_Y20_N0, M9K_X73_Y19_N0, M9K_X73_Y18_N0, M9K_X73_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 37           ; 512          ; 37           ; yes                    ; no                      ; yes                    ; yes                     ; 18944  ; 512                         ; 29                          ; 512                         ; 29                          ; 14848               ; 2    ; None ; M9K_X53_Y24_N0, M9K_X53_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                              ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X5_Y16_N0, M9K_X5_Y17_N0, M9K_X5_Y15_N0, M9K_X5_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X5_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X5_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X5_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_data_module:Qsys_nios2_gen2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X5_Y11_N0, M9K_X5_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_tag_module:Qsys_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_9tb1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 10           ; 64           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 640    ; 64                          ; 10                          ; 64                          ; 10                          ; 640                 ; 1    ; None ; M9K_X5_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X5_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_data_module:Qsys_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X5_Y5_N0, M9K_X5_Y8_N0, M9K_X5_Y7_N0, M9K_X5_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_tag_module:Qsys_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_1lc1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 15           ; 128          ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 1920   ; 128                         ; 15                          ; 128                         ; 15                          ; 1920                ; 1    ; None ; M9K_X5_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|Qsys_nios2_gen2_cpu_ociram_sp_ram_module:Qsys_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X5_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_a_module:Qsys_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_b_module:Qsys_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_1oc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                              ; AUTO ; Single Port      ; Single Clock ; 25000        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 800000 ; 25000                       ; 32                          ; --                          ; --                          ; 800000              ; 98   ; None ; M9K_X33_Y34_N0, M9K_X33_Y32_N0, M9K_X33_Y33_N0, M9K_X33_Y21_N0, M9K_X53_Y20_N0, M9K_X53_Y26_N0, M9K_X53_Y22_N0, M9K_X33_Y27_N0, M9K_X33_Y29_N0, M9K_X33_Y28_N0, M9K_X33_Y22_N0, M9K_X53_Y40_N0, M9K_X53_Y38_N0, M9K_X53_Y42_N0, M9K_X53_Y27_N0, M9K_X53_Y32_N0, M9K_X53_Y31_N0, M9K_X53_Y10_N0, M9K_X53_Y14_N0, M9K_X53_Y11_N0, M9K_X53_Y30_N0, M9K_X53_Y29_N0, M9K_X33_Y30_N0, M9K_X73_Y41_N0, M9K_X73_Y37_N0, M9K_X53_Y43_N0, M9K_X33_Y37_N0, M9K_X33_Y35_N0, M9K_X33_Y36_N0, M9K_X33_Y12_N0, M9K_X53_Y15_N0, M9K_X53_Y13_N0, M9K_X73_Y27_N0, M9K_X73_Y26_N0, M9K_X5_Y27_N0, M9K_X73_Y28_N0, M9K_X53_Y25_N0, M9K_X73_Y25_N0, M9K_X33_Y24_N0, M9K_X33_Y17_N0, M9K_X33_Y23_N0, M9K_X33_Y16_N0, M9K_X33_Y18_N0, M9K_X33_Y15_N0, M9K_X5_Y34_N0, M9K_X5_Y33_N0, M9K_X5_Y35_N0, M9K_X73_Y39_N0, M9K_X53_Y36_N0, M9K_X73_Y38_N0, M9K_X53_Y17_N0, M9K_X73_Y13_N0, M9K_X73_Y21_N0, M9K_X5_Y26_N0, M9K_X33_Y26_N0, M9K_X33_Y25_N0, M9K_X73_Y30_N0, M9K_X73_Y31_N0, M9K_X33_Y31_N0, M9K_X53_Y39_N0, M9K_X33_Y38_N0, M9K_X53_Y35_N0, M9K_X5_Y29_N0, M9K_X5_Y22_N0, M9K_X5_Y28_N0, M9K_X33_Y20_N0, M9K_X5_Y18_N0, M9K_X5_Y20_N0, M9K_X5_Y37_N0, M9K_X5_Y38_N0, M9K_X5_Y36_N0, M9K_X53_Y33_N0, M9K_X53_Y28_N0, M9K_X53_Y34_N0, M9K_X73_Y23_N0, M9K_X73_Y24_N0, M9K_X53_Y21_N0, M9K_X5_Y24_N0, M9K_X33_Y19_N0, M9K_X5_Y25_N0, M9K_X73_Y22_N0, M9K_X53_Y12_N0, M9K_X73_Y12_N0, M9K_X73_Y29_N0, M9K_X73_Y36_N0, M9K_X73_Y35_N0, M9K_X5_Y31_N0, M9K_X5_Y30_N0, M9K_X5_Y32_N0, M9K_X33_Y10_N0, M9K_X33_Y14_N0, M9K_X33_Y11_N0, M9K_X53_Y19_N0, M9K_X53_Y18_N0, M9K_X53_Y16_N0, M9K_X53_Y41_N0, M9K_X53_Y37_N0, M9K_X53_Y44_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|altsyncram_cic1:altsyncram2|ALTSYNCRAM                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 638          ; 36           ; 638          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 22968  ; 638                         ; 36                          ; 638                         ; 36                          ; 22968               ; 4    ; None ; M9K_X33_Y3_N0, M9K_X33_Y4_N0, M9K_X33_Y2_N0, M9K_X33_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 26           ; 4096         ; 26           ; yes                    ; no                      ; yes                    ; no                      ; 106496 ; 4096                        ; 26                          ; 4096                        ; 26                          ; 106496              ; 13   ; None ; M9K_X33_Y9_N0, M9K_X53_Y5_N0, M9K_X33_Y5_N0, M9K_X33_Y8_N0, M9K_X53_Y1_N0, M9K_X53_Y2_N0, M9K_X33_Y7_N0, M9K_X33_Y6_N0, M9K_X53_Y6_N0, M9K_X53_Y3_N0, M9K_X53_Y4_N0, M9K_X53_Y8_N0, M9K_X53_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 25           ; 1024         ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 25600  ; 1024                        ; 19                          ; 1024                        ; 19                          ; 19456               ; 3    ; None ; M9K_X73_Y15_N0, M9K_X73_Y16_N0, M9K_X73_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                   ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y8_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1               ;                            ; DSPMULT_X28_Y8_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y5_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X28_Y5_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y6_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X28_Y6_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 51,933 / 148,641 ( 35 % ) ;
; C16 interconnects     ; 511 / 5,382 ( 9 % )       ;
; C4 interconnects      ; 22,138 / 106,704 ( 21 % ) ;
; Direct links          ; 9,242 / 148,641 ( 6 % )   ;
; Global clocks         ; 18 / 20 ( 90 % )          ;
; Local interconnects   ; 16,802 / 49,760 ( 34 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 715 / 5,406 ( 13 % )      ;
; R4 interconnects      ; 24,148 / 147,764 ( 16 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.32) ; Number of LABs  (Total = 2672) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 27                             ;
; 2                                           ; 21                             ;
; 3                                           ; 17                             ;
; 4                                           ; 15                             ;
; 5                                           ; 15                             ;
; 6                                           ; 26                             ;
; 7                                           ; 38                             ;
; 8                                           ; 32                             ;
; 9                                           ; 44                             ;
; 10                                          ; 138                            ;
; 11                                          ; 160                            ;
; 12                                          ; 376                            ;
; 13                                          ; 289                            ;
; 14                                          ; 247                            ;
; 15                                          ; 247                            ;
; 16                                          ; 980                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.80) ; Number of LABs  (Total = 2672) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 762                            ;
; 1 Clock                            ; 2419                           ;
; 1 Clock enable                     ; 915                            ;
; 1 Sync. clear                      ; 63                             ;
; 1 Sync. load                       ; 74                             ;
; 2 Async. clears                    ; 65                             ;
; 2 Clock enables                    ; 493                            ;
; 2 Clocks                           ; 29                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 21.40) ; Number of LABs  (Total = 2672) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 2                              ;
; 1                                            ; 20                             ;
; 2                                            ; 14                             ;
; 3                                            ; 14                             ;
; 4                                            ; 14                             ;
; 5                                            ; 11                             ;
; 6                                            ; 21                             ;
; 7                                            ; 12                             ;
; 8                                            ; 16                             ;
; 9                                            ; 20                             ;
; 10                                           ; 29                             ;
; 11                                           ; 22                             ;
; 12                                           ; 26                             ;
; 13                                           ; 32                             ;
; 14                                           ; 58                             ;
; 15                                           ; 52                             ;
; 16                                           ; 107                            ;
; 17                                           ; 57                             ;
; 18                                           ; 82                             ;
; 19                                           ; 85                             ;
; 20                                           ; 166                            ;
; 21                                           ; 235                            ;
; 22                                           ; 335                            ;
; 23                                           ; 245                            ;
; 24                                           ; 222                            ;
; 25                                           ; 187                            ;
; 26                                           ; 235                            ;
; 27                                           ; 55                             ;
; 28                                           ; 50                             ;
; 29                                           ; 57                             ;
; 30                                           ; 69                             ;
; 31                                           ; 44                             ;
; 32                                           ; 78                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.31) ; Number of LABs  (Total = 2672) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 5                              ;
; 1                                               ; 60                             ;
; 2                                               ; 39                             ;
; 3                                               ; 46                             ;
; 4                                               ; 66                             ;
; 5                                               ; 417                            ;
; 6                                               ; 363                            ;
; 7                                               ; 309                            ;
; 8                                               ; 267                            ;
; 9                                               ; 220                            ;
; 10                                              ; 231                            ;
; 11                                              ; 185                            ;
; 12                                              ; 107                            ;
; 13                                              ; 95                             ;
; 14                                              ; 70                             ;
; 15                                              ; 55                             ;
; 16                                              ; 77                             ;
; 17                                              ; 15                             ;
; 18                                              ; 11                             ;
; 19                                              ; 7                              ;
; 20                                              ; 4                              ;
; 21                                              ; 3                              ;
; 22                                              ; 4                              ;
; 23                                              ; 2                              ;
; 24                                              ; 4                              ;
; 25                                              ; 2                              ;
; 26                                              ; 2                              ;
; 27                                              ; 2                              ;
; 28                                              ; 2                              ;
; 29                                              ; 1                              ;
; 30                                              ; 0                              ;
; 31                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 18.04) ; Number of LABs  (Total = 2672) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 6                              ;
; 2                                            ; 6                              ;
; 3                                            ; 18                             ;
; 4                                            ; 44                             ;
; 5                                            ; 29                             ;
; 6                                            ; 30                             ;
; 7                                            ; 49                             ;
; 8                                            ; 44                             ;
; 9                                            ; 49                             ;
; 10                                           ; 90                             ;
; 11                                           ; 105                            ;
; 12                                           ; 119                            ;
; 13                                           ; 219                            ;
; 14                                           ; 143                            ;
; 15                                           ; 115                            ;
; 16                                           ; 128                            ;
; 17                                           ; 161                            ;
; 18                                           ; 111                            ;
; 19                                           ; 118                            ;
; 20                                           ; 116                            ;
; 21                                           ; 100                            ;
; 22                                           ; 127                            ;
; 23                                           ; 126                            ;
; 24                                           ; 95                             ;
; 25                                           ; 97                             ;
; 26                                           ; 70                             ;
; 27                                           ; 58                             ;
; 28                                           ; 51                             ;
; 29                                           ; 54                             ;
; 30                                           ; 47                             ;
; 31                                           ; 26                             ;
; 32                                           ; 27                             ;
; 33                                           ; 33                             ;
; 34                                           ; 19                             ;
; 35                                           ; 19                             ;
; 36                                           ; 8                              ;
; 37                                           ; 12                             ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 171          ; 35           ; 171          ; 0            ; 0            ; 175       ; 171          ; 0            ; 175       ; 175       ; 0            ; 0            ; 0            ; 0            ; 69           ; 0            ; 0            ; 69           ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 175       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 140          ; 4            ; 175          ; 175          ; 0         ; 4            ; 175          ; 0         ; 0         ; 175          ; 175          ; 175          ; 175          ; 106          ; 175          ; 175          ; 106          ; 175          ; 175          ; 156          ; 175          ; 175          ; 175          ; 175          ; 175          ; 175          ; 0         ; 175          ; 175          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ADC_CLK_10          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_CS_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_INT[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_INT[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SCLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_PWDN_n       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_CS_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_MCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_REFCLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_RESET_n        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDI         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDO         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_RESET_N     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_I2C_SCL      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_I2C_SDA      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK2_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_VS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_CLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_HS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[8]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[9]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                 ;
+-----------------------------+-----------------------------+-------------------+
; Source Clock(s)             ; Destination Clock(s)        ; Delay Added in ns ;
+-----------------------------+-----------------------------+-------------------+
; u0|altpll_0|sd1|pll7|clk[2] ; u0|altpll_0|sd1|pll7|clk[2] ; 142.2             ;
; MAX10_CLK1_50               ; MAX10_CLK1_50               ; 56.1              ;
; I/O                         ; MIPI_PIXEL_CLK              ; 26.2              ;
; u0|altpll_0|sd1|pll7|clk[2] ; MAX10_CLK1_50               ; 8.1               ;
; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[3] ; 7.5               ;
+-----------------------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                            ; Destination Register                                                                                                                                                                                                                                                                         ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AVALON_ST_OUTPUT:dout|endofpacket_int                                                                                                                                 ; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CLK_DIV[0]                                                                                                                                                                                                       ; 4.755             ;
; MIPI_PIXEL_CLK                                                                                                                                                                                                             ; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[0]                                                                                                                                                                                   ; 1.450             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                       ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~porta_address_reg0                                                                                    ; 0.568             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                       ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~porta_address_reg0                                                                                    ; 0.568             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                       ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~porta_address_reg0                                                                                    ; 0.568             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]                                       ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~porta_address_reg0                                                                                    ; 0.568             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[0]                                       ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~porta_address_reg0                                                                                    ; 0.568             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[5]                                       ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~porta_address_reg0                                                                                    ; 0.568             ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_controller:local_controller|write_main_addr_shift[1][0]                                                             ; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_mem_block:actual_line_buffers|altsyncram:main_mem|altsyncram_o6m1:auto_generated|ram_block1a96~porta_address_reg0                                                                     ; 0.494             ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_controller:local_controller|write_main_addr_shift[1][1]                                                             ; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_mem_block:actual_line_buffers|altsyncram:main_mem|altsyncram_o6m1:auto_generated|ram_block1a96~porta_address_reg0                                                                     ; 0.494             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[1]   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a0~portb_address_reg0    ; 0.467             ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_controller:local_controller|read_main_addr[1]                                                                       ; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_mem_block:actual_line_buffers|altsyncram:main_mem|altsyncram_o6m1:auto_generated|ram_block1a96~portb_address_reg0                                                                     ; 0.467             ;
; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_controller:local_controller|read_main_addr[0]                                                                       ; Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|alt_vip_line_buffer:line_buffer|alt_vip_line_buffer_mem_block:actual_line_buffers|altsyncram:main_mem|altsyncram_o6m1:auto_generated|ram_block1a96~portb_address_reg0                                                                     ; 0.467             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[6]   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a18~porta_address_reg0   ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[5]   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a18~porta_address_reg0   ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|cntr_caf:cntr1|counter_reg_bit[7]  ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|altsyncram_dlc1:altsyncram2|ram_block5a12~porta_address_reg0                                         ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|cntr_caf:cntr1|counter_reg_bit[6]  ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|altsyncram_dlc1:altsyncram2|ram_block5a12~porta_address_reg0                                         ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[7] ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a17~porta_address_reg0 ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[6] ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a17~porta_address_reg0 ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_nka:wr_ptr|counter_reg_bit[7]                                                        ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|altsyncram_38b1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                     ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[8]   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a18~porta_address_reg0   ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[7]   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a18~porta_address_reg0   ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[4]   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a18~porta_address_reg0   ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[3]   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a18~porta_address_reg0   ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[2]   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a18~porta_address_reg0   ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[9]   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a18~porta_address_reg0   ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|cntr_caf:cntr1|counter_reg_bit[8]  ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|altsyncram_dlc1:altsyncram2|ram_block5a12~porta_address_reg0                                         ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|cntr_caf:cntr1|counter_reg_bit[9]  ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|altsyncram_dlc1:altsyncram2|ram_block5a12~porta_address_reg0                                         ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|cntr_caf:cntr1|counter_reg_bit[5]  ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|altsyncram_dlc1:altsyncram2|ram_block5a12~porta_address_reg0                                         ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|cntr_caf:cntr1|counter_reg_bit[4]  ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|altsyncram_dlc1:altsyncram2|ram_block5a12~porta_address_reg0                                         ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|cntr_caf:cntr1|counter_reg_bit[3]  ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|altsyncram_dlc1:altsyncram2|ram_block5a12~porta_address_reg0                                         ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|cntr_caf:cntr1|counter_reg_bit[10] ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_r|control:control1|shiftreg:pixel_addr_reg|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_i1v:auto_generated|altsyncram_dlc1:altsyncram2|ram_block5a12~porta_address_reg0                                         ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[8] ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a17~porta_address_reg0 ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[5] ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a17~porta_address_reg0 ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[4] ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a17~porta_address_reg0 ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[3] ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a17~porta_address_reg0 ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[2] ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a17~porta_address_reg0 ; 0.464             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[9] ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a17~porta_address_reg0 ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_nka:wr_ptr|counter_reg_bit[6]                                                        ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|altsyncram_38b1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                     ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_nka:wr_ptr|counter_reg_bit[5]                                                        ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|altsyncram_38b1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                     ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_nka:wr_ptr|counter_reg_bit[4]                                                        ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|altsyncram_38b1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                     ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_nka:wr_ptr|counter_reg_bit[3]                                                        ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|altsyncram_38b1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                     ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_nka:wr_ptr|counter_reg_bit[2]                                                        ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|altsyncram_38b1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                     ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_nka:wr_ptr|counter_reg_bit[1]                                                        ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|altsyncram_38b1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                     ; 0.464             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_nka:wr_ptr|counter_reg_bit[0]                                                        ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|altsyncram_38b1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                     ; 0.464             ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_graycounter_sh6:rdptr_g1p|counter5a8                                                        ; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram|ram_block11a1~portb_address_reg0                                                                                                       ; 0.438             ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_graycounter_sh6:rdptr_g1p|counter5a5                                                        ; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram|ram_block11a1~portb_address_reg0                                                                                                       ; 0.438             ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_graycounter_sh6:rdptr_g1p|counter5a6                                                        ; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram|ram_block11a1~portb_address_reg0                                                                                                       ; 0.438             ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_graycounter_sh6:rdptr_g1p|counter5a4                                                        ; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram|ram_block11a1~portb_address_reg0                                                                                                       ; 0.438             ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_graycounter_sh6:rdptr_g1p|counter5a7                                                        ; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram|ram_block11a1~portb_address_reg0                                                                                                       ; 0.438             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[7]                     ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a7~portb_address_reg0                      ; 0.437             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[8]                     ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a7~portb_address_reg0                      ; 0.437             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[6]                     ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a7~portb_address_reg0                      ; 0.437             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[5]                     ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a7~portb_address_reg0                      ; 0.437             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[4]                     ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a7~portb_address_reg0                      ; 0.437             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[3]                     ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a7~portb_address_reg0                      ; 0.437             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[2]                     ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a7~portb_address_reg0                      ; 0.437             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[1]                                                                                                                                            ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a1~porta_datain_reg0                                                                        ; 0.429             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[2]                                                                                                                                            ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a2~porta_datain_reg0                                                                        ; 0.429             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[3]                                                                                                                                            ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a3~porta_datain_reg0                                                                        ; 0.429             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[21]                                                                                                                                           ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a21~porta_datain_reg0                                                                       ; 0.429             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[19]                                                                                                                                           ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a19~porta_datain_reg0                                                                       ; 0.429             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[18]                                                                                                                                           ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a18~porta_datain_reg0                                                                       ; 0.429             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[26]                                                                                                                                           ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a26~porta_datain_reg0                                                                       ; 0.429             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[25]                                                                                                                                           ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a25~porta_datain_reg0                                                                       ; 0.429             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[13]                                                                                                                                           ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a13~porta_datain_reg0                                                                       ; 0.429             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[7]                                                                                                                                            ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a7~porta_datain_reg0                                                                        ; 0.429             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[15]                                                                                                                                           ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a15~porta_datain_reg0                                                                       ; 0.429             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[17]                                                                                                                                           ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a17~porta_datain_reg0                                                                       ; 0.429             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[14]                                                                                                                                           ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a14~porta_datain_reg0                                                                       ; 0.429             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[16]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a16~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[19]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a19~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[27]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a27~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[1]                                                                                  ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a1~portb_datain_reg0                                                                                                                                                                       ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[18]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a18~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[17]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a17~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[26]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a26~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[25]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a25~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[3]                                                                                  ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a3~portb_datain_reg0                                                                                                                                                                       ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[2]                                                                                  ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a2~portb_datain_reg0                                                                                                                                                                       ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[0]                                                                                  ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a0~portb_datain_reg0                                                                                                                                                                       ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[24]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a24~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|d_address_line_field[5]                                                                                                                                         ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                     ; 0.415             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|d_address_line_field[1]                                                                                                                                         ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                     ; 0.415             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_mem_baddr[8]                                                                                                                                                  ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_tag_module:Qsys_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_9tb1:auto_generated|ram_block1a1~porta_address_reg0                                                                             ; 0.415             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|d_address_line_field[3]                                                                                                                                         ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                     ; 0.415             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|d_address_line_field[4]                                                                                                                                         ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                     ; 0.415             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|d_address_tag_field[0]                                                                                                                                          ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a31~porta_address_reg0                                                                                                                                                                     ; 0.415             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|d_address_line_field[2]                                                                                                                                         ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                     ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[29]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a29~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[7]                                                                                  ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a7~portb_datain_reg0                                                                                                                                                                       ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[21]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a21~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[5]                                                                                  ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a5~portb_datain_reg0                                                                                                                                                                       ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[6]                                                                                  ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a6~portb_datain_reg0                                                                                                                                                                       ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[22]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a22~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[23]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a23~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[30]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a30~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[4]                                                                                  ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a4~portb_datain_reg0                                                                                                                                                                       ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[20]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a20~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
; Qsys:u0|altera_i2cslave_to_avlmm_bridge:i2cslave_to_avlmm_bridge_0|altr_i2c_avl_mst_intf_gen:i_altr_i2c_avl_mst_intf_gen|avl_writedata[28]                                                                                 ; Qsys:u0|Qsys_data_mem:data_mem|altsyncram:the_altsyncram|altsyncram_nuu1:auto_generated|ram_block1a28~portb_datain_reg0                                                                                                                                                                      ; 0.415             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (119006): Selected device 10M50DAF484C7G for design "DE10_LITE_D8M_VIP"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|pll7" has been set to clock2 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 151
Info (15535): Implemented PLL "Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|pll7" as MAX 10 PLL type File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 151
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 270 degrees (7500 ps) for Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[1] port File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 151
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[2] port File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[3] port File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 151
    Info (15099): Implementing clock multiplication of 2, clock division of 5, and phase shift of 0 degrees (0 ps) for Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[4] port File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 151
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity alt_vipitc131_common_sync
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_6kh1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_te9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_se9:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_isj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe18|dffe19a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe15|dffe16a* 
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE10_LITE_D8M_VIP.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -multiply_by 2 -phase 270.00 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[1]} {u0|altpll_0|sd1|pll7|clk[1]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[2]} {u0|altpll_0|sd1|pll7|clk[2]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[3]} {u0|altpll_0|sd1|pll7|clk[3]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 5 -multiply_by 2 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[4]} {u0|altpll_0|sd1|pll7|clk[4]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at DE10_LITE_D8M_VIP.SDC(80): clk_vga_ext could not be matched with a clock File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.SDC Line: 80
Warning (332049): Ignored set_output_delay at DE10_LITE_D8M_VIP.SDC(80): Argument -clock is not an object ID File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.SDC Line: 80
    Info (332050): set_output_delay -max -clock clk_vga_ext  0.3 [get_ports {VGA_R* VGA_G* VGA_B* VGA_HS VGA_VS}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.SDC Line: 80
Warning (332049): Ignored set_output_delay at DE10_LITE_D8M_VIP.SDC(81): Argument -clock is not an object ID File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.SDC Line: 81
    Info (332050): set_output_delay -min -clock clk_vga_ext -1.6 [get_ports {VGA_R* VGA_G* VGA_B* VGA_HS VGA_VS}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.SDC Line: 81
Info (332104): Reading SDC File: 'c:/users/tansi/documents/imperial_college_london/year2_project/group7_design_project/vision_subsystem/de10_lite_d8m_vip_16/db/ip/qsys/submodules/qsys_nios2_gen2_cpu.sdc'
Info (332104): Reading SDC File: 'c:/users/tansi/documents/imperial_college_london/year2_project/group7_design_project/vision_subsystem/de10_lite_d8m_vip_16/db/ip/qsys/submodules/alt_vipitc131_cvo.sdc'
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(64): u0|alt_vip_itc_0|mode_banks|u_calculate_mode_dynamic|* could not be matched with a net File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 64
Warning (332049): Ignored set_multicycle_path at alt_vipitc131_cvo.sdc(64): Argument <through> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 64
    Info (332050): set_multicycle_path -setup -start -through [get_nets "${inst}|mode_banks|u_calculate_mode_dynamic|*"] 2 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 64
Warning (332049): Ignored set_multicycle_path at alt_vipitc131_cvo.sdc(65): Argument <through> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 65
    Info (332050): set_multicycle_path -hold -start -through [get_nets "${inst}|mode_banks|u_calculate_mode_dynamic|*"] 1 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 65
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(68): *alt_vipitc131_IS2Vid:*|is_mode_match[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 68
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(68): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 68
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_mode_match[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 68
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(69): *alt_vipitc131_IS2Vid:*|is_interlaced[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 69
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(69): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 69
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_interlaced[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 69
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(70): *alt_vipitc131_IS2Vid:*|is_serial_output[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 70
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(70): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 70
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_serial_output[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 70
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(71): *alt_vipitc131_IS2Vid:*|is_sample_count[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 71
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(71): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 71
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_sample_count[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 71
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(72): *alt_vipitc131_IS2Vid:*|is_line_count_f0[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 72
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(72): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 72
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_line_count_f0[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 72
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(73): *alt_vipitc131_IS2Vid:*|is_line_count_f1[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 73
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(73): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 73
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_line_count_f1[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 73
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(74): *alt_vipitc131_IS2Vid:*|is_h_front_porch[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 74
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(74): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 74
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_h_front_porch[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 74
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(75): *alt_vipitc131_IS2Vid:*|is_h_sync_length[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 75
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(75): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 75
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_h_sync_length[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 75
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(76): *alt_vipitc131_IS2Vid:*|is_h_blank[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 76
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(76): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 76
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_h_blank[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 76
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(77): *alt_vipitc131_IS2Vid:*|is_v_front_porch[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 77
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(77): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 77
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v_front_porch[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 77
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(78): *alt_vipitc131_IS2Vid:*|is_v_sync_length[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 78
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(78): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 78
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v_sync_length[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 78
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(79): *alt_vipitc131_IS2Vid:*|is_v_blank[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 79
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(79): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 79
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v_blank[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 79
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(80): *alt_vipitc131_IS2Vid:*|is_v1_front_porch[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 80
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(80): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 80
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_front_porch[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 80
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(81): *alt_vipitc131_IS2Vid:*|is_v1_sync_length[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 81
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(81): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 81
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_sync_length[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 81
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(82): *alt_vipitc131_IS2Vid:*|is_v1_blank[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 82
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(82): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 82
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_blank[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 82
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(83): *alt_vipitc131_IS2Vid:*|is_ap_line[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 83
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(83): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 83
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_ap_line[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 83
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(84): *alt_vipitc131_IS2Vid:*|is_v1_rising_edge[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 84
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(84): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 84
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_rising_edge[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 84
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(85): *alt_vipitc131_IS2Vid:*|is_f_rising_edge[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 85
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(85): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 85
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_f_rising_edge[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 85
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(86): *alt_vipitc131_IS2Vid:*|is_f_falling_edge[*][*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 86
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(86): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 86
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_f_falling_edge[*][*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 86
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(87): *alt_vipitc131_IS2Vid:*|is_standard[*][* could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 87
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(87): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 87
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_standard[*][*}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 87
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(88): *alt_vipitc131_IS2Vid:*|is_sof_sample[*][* could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 88
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(88): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 88
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_sof_sample[*][*}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 88
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(89): *alt_vipitc131_IS2Vid:*|is_sof_subsample[*][* could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 89
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(89): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 89
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_sof_subsample[*][*}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 89
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(90): *alt_vipitc131_IS2Vid:*|is_sof_line[*][* could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 90
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(90): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 90
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_sof_line[*][*}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 90
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(91): *alt_vipitc131_IS2Vid:*|is_vcoclk_divider_value[*][* could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 91
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(91): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 91
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_vcoclk_divider_value[*][*}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 91
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(92): *alt_vipitc131_IS2Vid:*|is_anc_line[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 92
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(92): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 92
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_anc_line[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 92
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(93): *alt_vipitc131_IS2Vid:*|is_v1_anc_line[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 93
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(93): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 93
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_anc_line[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 93
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(94): *alt_vipitc131_IS2Vid:*|is_valid_mode[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 94
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(94): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 94
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_valid_mode[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 94
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(95): *alt_vipitc131_IS2Vid:*|dirty_mode[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 95
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(95): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 95
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|dirty_mode[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 95
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(98): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:clear_underflow_sticky_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 98
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(98): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 98
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:clear_underflow_sticky_sync|data_out_sync0[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 98
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(99): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:enable_resync_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 99
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(99): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 99
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:enable_resync_sync|data_out_sync0[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 99
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(101): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:genlocked_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 101
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(101): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 101
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:genlocked_sync|data_out_sync0[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 101
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(102): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:genlock_enable_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 102
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(102): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 102
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:genlock_enable_sync|data_out_sync0[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 102
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(103): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:underflow_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 103
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(103): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 103
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:underflow_sync|data_out_sync0[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 103
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(104): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:av_waitrequest_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 104
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(104): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 104
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:av_waitrequest_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 104
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(105): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:av_write_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 105
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(105): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 105
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:av_write_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 105
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(106): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:mode_change_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 106
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(106): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 106
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:mode_change_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 106
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(107): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:sync_generation_generate.sof_cvi_locked_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 107
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(107): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 107
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:sync_generation_generate.sof_cvi_locked_sync|data_out_sync0[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 107
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(108): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:sync_generation_generate.sof_cvi_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 108
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(108): Argument <to> is an empty collection File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 108
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:sync_generation_generate.sof_cvi_sync|data_out_sync0[*]}] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 108
Info (332104): Reading SDC File: 'c:/users/tansi/documents/imperial_college_london/year2_project/group7_design_project/vision_subsystem/de10_lite_d8m_vip_16/db/ip/qsys/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'c:/users/tansi/documents/imperial_college_london/year2_project/group7_design_project/vision_subsystem/de10_lite_d8m_vip_16/db/ip/qsys/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/tansi/documents/imperial_college_london/year2_project/group7_design_project/vision_subsystem/de10_lite_d8m_vip_16/db/ip/qsys/submodules/modules/alt_vip_common_fifo2/src_hdl/alt_vip_common_fifo2.sdc'
Warning (332174): Ignored filter at alt_vip_common_fifo2.sdc(52): alt_vip_common_fifo2:*|* could not be matched with a keeper File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/modules/alt_vip_common_fifo2/src_hdl/alt_vip_common_fifo2.sdc Line: 52
Warning (332060): Node: Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AVALON_ST_OUTPUT:dout|startofpacket was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|VCM_END is being clocked by Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP161_AVALON_ST_OUTPUT:dout|startofpacket
Warning (332060): Node: Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|V_C was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP_f[0]~41 is being clocked by Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|V_C
Warning (332060): Node: Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|SD_COUNTER[0] is being clocked by Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 11 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000   ADC_CLK_10
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   10.000 clk_dram_ext
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 MAX10_CLK2_50
    Info (332111):   40.000 MIPI_PIXEL_CLK
    Info (332111):   40.000 MIPI_PIXEL_CLK_ext
    Info (332111):   10.000 u0|altpll_0|sd1|pll7|clk[1]
    Info (332111):   10.000 u0|altpll_0|sd1|pll7|clk[2]
    Info (332111):   40.000 u0|altpll_0|sd1|pll7|clk[3]
    Info (332111):   50.000 u0|altpll_0|sd1|pll7|clk[4]
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_vcm_config.v Line: 61
Info (176353): Automatically promoted node Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[1] (placed in counter C2 of PLL_1) File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[2] (placed in counter C0 of PLL_1) File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[3] (placed in counter C1 of PLL_1) File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[4] (placed in counter C3 of PLL_1) File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node MAX10_CLK2_50~input (placed in PIN N14 (CLK2p, DIFFIO_RX_R38p, DIFFOUT_R38p, High_Speed)) File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 13
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK  File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_vcm_config.v Line: 61
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|comb~1
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK~0 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_vcm_config.v Line: 61
Info (176353): Automatically promoted node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|V_C File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 8
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|rVS File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/vcm_ctrl_p.v Line: 40
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|SUM[22]~0 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/vcm_ctrl_p.v Line: 53
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|always0~1
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|V_C  File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[2]~0 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[4]~1 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[5]~2 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[1]~3 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[0]~4 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[7]~5 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[3]~6 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[6]~7 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[9]~8 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[8]~9 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Qsys:u0|Qsys_alt_vip_cl_2dfir_0:alt_vip_cl_2dfir_0|Qsys_alt_vip_cl_2dfir_0_alg_core:alg_core|alt_vip_fir_alg_core:fir_core_inst|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|focus_mode File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/terasic_auto_focus.v Line: 80
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|process_start File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/terasic_auto_focus.v Line: 79
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg|data_valid File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/ip/EEE_IMGPROC/STREAM_REG.v Line: 15
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg|data_out[1] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/ip/EEE_IMGPROC/STREAM_REG.v Line: 17
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg|data_valid File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/ip/EEE_IMGPROC/STREAM_REG.v Line: 15
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|colour_threshold:c_th|morph_filter:ero_b|control:control1|currentWrLine[1] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/ip/EEE_IMGPROC/control.v Line: 91
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|hsv_h[8] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/ip/EEE_IMGPROC/rgb_to_hsv.v Line: 200
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|hsv_h[2] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/ip/EEE_IMGPROC/rgb_to_hsv.v Line: 200
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|hsv_h[3] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/ip/EEE_IMGPROC/rgb_to_hsv.v Line: 200
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|hsv_h[0] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/ip/EEE_IMGPROC/rgb_to_hsv.v Line: 200
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node Qsys:u0|altera_reset_controller:rst_controller_002|r_sync_rst  File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 150
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 150
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|clk_en File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 175
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sto_condition File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 228
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 290
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|clk_en File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 175
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sto_condition File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 228
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 290
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|sr[7] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_byte_ctrl.v Line: 176
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|cr[3] File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_top.v Line: 200
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug|resetrequest  File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_nios2_gen2_cpu.v Line: 597
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Qsys:u0|Qsys_altpll_0:altpll_0|prev_reset  File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 287
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|Qsys_altpll_0:altpll_0|readdata[0]~5 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 271
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 51 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 82 register duplicates
Warning (15064): PLL "Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 151
Warning (15064): PLL "Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|pll7" output port clk[4] feeds output pin "MIPI_REFCLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 151
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:45
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:28
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:03:09
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 16% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170134): Cannot fit design in device -- retrying with increased optimization that can result in longer processing time
    Info (170138): Failed to route the following 2 signal(s)
        Info (170139): Signal "Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][6]"
        Info (170139): Signal "Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add4:add4_avg2|parallel_add:parallel_add_component|par_add_1ae:auto_generated|op_2~0"
    Info (170140): Cannot fit design in device -- following 1 routing resource(s) needed by more than one signal during the last fitting attempt
        Info (170141): Routing resource LAB Block interconnect (X25_Y4, I30)
Info (170194): Fitter routing operations ending: elapsed time is 00:01:18
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 16% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170194): Fitter routing operations ending: elapsed time is 00:01:28
Info (11888): Total time spent on timing analysis during the Fitter is 121.59 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (11218): Fitter post-fit operations ending: elapsed time is 00:01:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 69 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin ADC_CLK_10 uses I/O standard 3.3-V LVTTL at N5 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 11
    Info (169178): Pin GSENSOR_INT[1] uses I/O standard 3.3-V LVTTL at Y14 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 54
    Info (169178): Pin GSENSOR_INT[2] uses I/O standard 3.3-V LVTTL at Y13 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 54
    Info (169178): Pin GSENSOR_SDI uses I/O standard 3.3-V LVTTL at V11 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 56
    Info (169178): Pin GSENSOR_SDO uses I/O standard 3.3-V LVTTL at V12 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 57
    Info (169178): Pin ARDUINO_IO[0] uses I/O standard 3.3-V LVTTL at AB5 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[1] uses I/O standard 3.3-V LVTTL at AB6 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[2] uses I/O standard 3.3-V LVTTL at AB7 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[3] uses I/O standard 3.3-V LVTTL at AB8 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[4] uses I/O standard 3.3-V LVTTL at AB9 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[5] uses I/O standard 3.3-V LVTTL at Y10 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[6] uses I/O standard 3.3-V LVTTL at AA11 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[7] uses I/O standard 3.3-V LVTTL at AA12 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[8] uses I/O standard 3.3-V LVTTL at AB17 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[9] uses I/O standard 3.3-V LVTTL at AA17 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[10] uses I/O standard 3.3-V LVTTL at AB19 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[11] uses I/O standard 3.3-V LVTTL at AA19 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[12] uses I/O standard 3.3-V LVTTL at Y19 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[13] uses I/O standard 3.3-V LVTTL at AB20 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_RESET_N uses I/O standard 3.3-V LVTTL at F16 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 61
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at Y21 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at Y20 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AA22 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AA21 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at Y22 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at W22 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at W20 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at V21 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at P21 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at J22 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at H21 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at H22 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at G22 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at G20 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at G19 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at F22 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin ARDUINO_IO[14] uses I/O standard 3.3-V LVTTL at AB21 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[15] uses I/O standard 3.3-V LVTTL at AA20 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin CAMERA_I2C_SCL uses I/O standard 3.3-V LVTTL at AA7 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 64
    Info (169178): Pin CAMERA_I2C_SDA uses I/O standard 3.3-V LVTTL at Y6 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 65
    Info (169178): Pin MIPI_I2C_SCL uses I/O standard 3.3-V LVTTL at AA5 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 68
    Info (169178): Pin MIPI_I2C_SDA uses I/O standard 3.3-V LVTTL at Y4 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 69
    Info (169178): Pin MAX10_CLK1_50 uses I/O standard 3.3-V LVTTL at P11 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 12
    Info (169178): Pin MAX10_CLK2_50 uses I/O standard 3.3-V LVTTL at N14 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 13
    Info (169178): Pin MIPI_PIXEL_VS uses I/O standard 3.3-V LVTTL at AB10 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 74
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at C10 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin MIPI_PIXEL_CLK uses I/O standard 3.3-V LVTTL at W10 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 71
    Info (169178): Pin KEY[0] uses I/O standard 3.3 V Schmitt Trigger at B8 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 37
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at B14 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at A14 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at A13 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at B12 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at A12 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at C12 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at D12 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin KEY[1] uses I/O standard 3.3 V Schmitt Trigger at A7 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 37
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at C11 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at F15 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin MIPI_PIXEL_HS uses I/O standard 3.3-V LVTTL at AA9 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 73
    Info (169178): Pin MIPI_PIXEL_D[4] uses I/O standard 3.3-V LVTTL at W7 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[3] uses I/O standard 3.3-V LVTTL at V7 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[2] uses I/O standard 3.3-V LVTTL at W8 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[1] uses I/O standard 3.3-V LVTTL at V8 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[0] uses I/O standard 3.3-V LVTTL at W9 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[5] uses I/O standard 3.3-V LVTTL at W6 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[6] uses I/O standard 3.3-V LVTTL at V5 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[7] uses I/O standard 3.3-V LVTTL at W5 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[8] uses I/O standard 3.3-V LVTTL at AA15 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[9] uses I/O standard 3.3-V LVTTL at AA14 File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
Warning (169064): Following 17 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GSENSOR_SDI has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 56
    Info (169065): Pin GSENSOR_SDO has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 57
    Info (169065): Pin ARDUINO_IO[0] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[1] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[2] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[3] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[4] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[5] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[6] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[7] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[8] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[9] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[10] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[11] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[12] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[13] has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_RESET_N has a permanently disabled output enable File: C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 61
Info (144001): Generated suppressed messages file C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/output_files/DE10_LITE_D8M_VIP.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 97 warnings
    Info: Peak virtual memory: 6105 megabytes
    Info: Processing ended: Mon May 24 17:03:23 2021
    Info: Elapsed time: 00:09:26
    Info: Total CPU time (on all processors): 00:18:57


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/tansi/Documents/Imperial_College_London/Year2_Project/Group7_design_project/Vision_Subsystem/DE10_LITE_D8M_VIP_16/output_files/DE10_LITE_D8M_VIP.fit.smsg.


