Fitter report for hdvb1
Wed Jan 12 13:33:11 2005
Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Floorplan View
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Bidir Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Wed Jan 12 13:33:11 2005        ;
; Quartus II Version    ; 4.1 Build 208 09/10/2004 SP 2 SJ Web Edition ;
; Revision Name         ; hdvb1                                        ;
; Top-level Entity Name ; hdvb1                                        ;
; Family                ; Cyclone                                      ;
; Device                ; EP1C20F324C8                                 ;
; Timing Models         ; Production                                   ;
; Total logic elements  ; 9,264 / 20,060 ( 46 % )                      ;
; Total pins            ; 160 / 233 ( 68 % )                           ;
; Total memory bits     ; 0 / 294,912 ( 0 % )                          ;
; Total PLLs            ; 0 / 2 ( 0 % )                                ;
+-----------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1C20F324C8                   ;                                ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion -- Logic Duplication          ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Auto-restart configuration after error       ; On                       ;
; Release clears before tri-states             ; Off                      ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in F:/HD_SD_Gen/VHDL/salesmeeting/altera/hdvb1/hdvb1.fit.eqn.


+----------------+
; Floorplan View ;
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/HD_SD_Gen/VHDL/salesmeeting/altera/hdvb1/hdvb1.pin.


+----------------------------------------------------------+
; Fitter Resource Usage Summary                            ;
+--------------------------------+-------------------------+
; Resource                       ; Usage                   ;
+--------------------------------+-------------------------+
; Logic cells                    ; 9,264 / 20,060 ( 46 % ) ;
; Registers                      ; 3,443 / 20,747 ( 16 % ) ;
; Total LABs                     ; 1,212 / 2,006 ( 60 % )  ;
; Logic elements in carry chains ; 1098                    ;
; User inserted logic cells      ; 0                       ;
; Virtual pins                   ; 0                       ;
; I/O pins                       ; 160 / 233 ( 68 % )      ;
;     -- Clock pins              ; 2 / 2 ( 100 % )         ;
; Global signals                 ; 8                       ;
; M4Ks                           ; 0 / 64 ( 0 % )          ;
; Total memory bits              ; 0 / 294,912 ( 0 % )     ;
; Total RAM block bits           ; 0 / 294,912 ( 0 % )     ;
; Global clocks                  ; 8 / 8 ( 100 % )         ;
; Maximum fan-out node           ; txclkc2                 ;
; Maximum fan-out                ; 582                     ;
; Total fan-out                  ; 36942                   ;
; Average fan-out                ; 3.92                    ;
+--------------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; cd_muted2 ; L18   ; 3        ; 69           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; clkout    ; B6    ; 2        ; 12           ; 33           ; 1           ; 90                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ctl[0]    ; G3    ; 1        ; 0            ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ctl[1]    ; G4    ; 1        ; 0            ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ctl[2]    ; H3    ; 1        ; 0            ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lfic      ; R11   ; 4        ; 40           ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lfid      ; T14   ; 4        ; 64           ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxclkc   ; A6    ; 2        ; 10           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxclkd   ; C5    ; 2        ; 6            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdc[0]  ; A7    ; 2        ; 16           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdc[1]  ; A8    ; 2        ; 22           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdc[2]  ; A9    ; 2        ; 26           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdc[3]  ; A10   ; 2        ; 34           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdc[4]  ; A11   ; 2        ; 40           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdc[5]  ; A12   ; 2        ; 44           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdc[6]  ; A13   ; 2        ; 52           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdc[7]  ; A15   ; 2        ; 66           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdc[8]  ; D17   ; 3        ; 69           ; 32           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdc[9]  ; D18   ; 3        ; 69           ; 30           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdd[0]  ; C6    ; 2        ; 10           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdd[1]  ; C7    ; 2        ; 14           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdd[2]  ; C8    ; 2        ; 24           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdd[3]  ; C9    ; 2        ; 28           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdd[4]  ; C10   ; 2        ; 36           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdd[5]  ; C11   ; 2        ; 42           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdd[6]  ; C12   ; 2        ; 46           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdd[7]  ; C13   ; 2        ; 48           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdd[8]  ; C14   ; 2        ; 60           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ptxdd[9]  ; C15   ; 2        ; 64           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reset_n   ; H2    ; 1        ; 0            ; 24           ; 1           ; 296                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxclkc_n  ; J14   ; 3        ; 69           ; 19           ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxclkc_p  ; J15   ; 3        ; 69           ; 18           ; 1           ; 246                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxclkd_n  ; H4    ; 1        ; 0            ; 23           ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxclkd_p  ; J3    ; 1        ; 0            ; 18           ; 2           ; 245                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdc[0]   ; T4    ; 4        ; 4            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdc[1]   ; R5    ; 4        ; 10           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdc[2]   ; R12   ; 4        ; 46           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdc[3]   ; R10   ; 4        ; 36           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdc[4]   ; R8    ; 4        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdc[5]   ; R7    ; 4        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdc[6]   ; R14   ; 4        ; 64           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdc[7]   ; R13   ; 4        ; 52           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdd[0]   ; U4    ; 4        ; 4            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdd[1]   ; R2    ; 1        ; 0            ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdd[2]   ; T11   ; 4        ; 40           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdd[3]   ; T10   ; 4        ; 36           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdd[4]   ; T9    ; 4        ; 28           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdd[5]   ; T6    ; 4        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdd[6]   ; T12   ; 4        ; 46           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxdd[7]   ; T13   ; 4        ; 52           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxstc[0]  ; R6    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxstc[1]  ; R3    ; 1        ; 0            ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxstc[2]  ; P4    ; 1        ; 0            ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxstd[0]  ; T3    ; 1        ; 0            ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxstd[1]  ; T5    ; 4        ; 6            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxstd[2]  ; P3    ; 1        ; 0            ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; scl       ; M2    ; 1        ; 0            ; 8            ; 1           ; 42                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; scse1     ; L3    ; 1        ; 0            ; 10           ; 0           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; sdo       ; M1    ; 1        ; 0            ; 9            ; 0           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ssi_cdc2  ; M17   ; 3        ; 69           ; 7            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; txclkoc   ; J16   ; 3        ; 69           ; 18           ; 2           ; 283                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; txclkod   ; J4    ; 1        ; 0            ; 17           ; 0           ; 283                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; txerrc    ; U9    ; 4        ; 26           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; txerrd    ; R1    ; 1        ; 0            ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; fclkc_n  ; K15   ; 3        ; 69           ; 15           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fclkc_p  ; K16   ; 3        ; 69           ; 15           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fclkd_n  ; K5    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fclkd_p  ; K4    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; inselc   ; P15   ; 3        ; 69           ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; inseld   ; T16   ; 3        ; 69           ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led2     ; C17   ; 3        ; 69           ; 32           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led270c  ; G16   ; 3        ; 69           ; 26           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led270d  ; E17   ; 3        ; 69           ; 29           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led360c  ; H17   ; 3        ; 69           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led360d  ; F17   ; 3        ; 69           ; 28           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led540c  ; H18   ; 3        ; 69           ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led540d  ; F18   ; 3        ; 69           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led7425c ; H16   ; 3        ; 69           ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; led7425d ; F16   ; 3        ; 69           ; 29           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ledcdc   ; G17   ; 3        ; 69           ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ledcdd   ; D16   ; 3        ; 69           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ledlfic  ; G18   ; 3        ; 69           ; 25           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ledlfid  ; E16   ; 3        ; 69           ; 30           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lpenc    ; T15   ; 4        ; 68           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lpend    ; P16   ; 3        ; 69           ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxclkc  ; B7    ; 2        ; 16           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxclkd  ; D5    ; 2        ; 6            ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdc[0] ; B8    ; 2        ; 22           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdc[1] ; B9    ; 2        ; 26           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdc[2] ; B10   ; 2        ; 36           ; 33           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdc[3] ; B11   ; 2        ; 40           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdc[4] ; B12   ; 2        ; 44           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdc[5] ; B13   ; 2        ; 52           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdc[6] ; B14   ; 2        ; 60           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdc[7] ; B15   ; 2        ; 66           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdc[8] ; B16   ; 2        ; 68           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdc[9] ; C16   ; 2        ; 68           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdd[0] ; D6    ; 2        ; 12           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdd[1] ; D7    ; 2        ; 14           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdd[2] ; D8    ; 2        ; 24           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdd[3] ; D9    ; 2        ; 28           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdd[4] ; D10   ; 2        ; 36           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdd[5] ; D11   ; 2        ; 42           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdd[6] ; D12   ; 2        ; 46           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdd[7] ; D13   ; 2        ; 48           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdd[8] ; D14   ; 2        ; 64           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; prxdd[9] ; D15   ; 3        ; 69           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; rclkenc  ; R9    ; 4        ; 28           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; rclkend  ; U15   ; 4        ; 66           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; rdy[0]   ; C4    ; 2        ; 2            ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; rdy[1]   ; D4    ; 1        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; sd_hdc   ; N18   ; 3        ; 69           ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; sd_hdd   ; L17   ; 3        ; 69           ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; sdi      ; L2    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; spdselc  ; V15   ; 4        ; 66           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; spdseld  ; R18   ; 3        ; 69           ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txclkc   ; V10   ; 4        ; 36           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txclkd   ; V4    ; 4        ; 2            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txctc[0] ; V11   ; 4        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txctc[1] ; U13   ; 4        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txctd[0] ; U3    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txctd[1] ; T2    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdc[0]  ; P17   ; 3        ; 69           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdc[1]  ; U14   ; 4        ; 60           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdc[2]  ; U12   ; 4        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdc[3]  ; V12   ; 4        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdc[4]  ; T17   ; 3        ; 69           ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdc[5]  ; V13   ; 4        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdc[6]  ; U10   ; 4        ; 34           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdc[7]  ; U16   ; 4        ; 68           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdd[0]  ; U8    ; 4        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdd[1]  ; V8    ; 4        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdd[2]  ; V9    ; 4        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdd[3]  ; U7    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdd[4]  ; V7    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdd[5]  ; U6    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdd[6]  ; V6    ; 4        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; txdd[7]  ; U5    ; 4        ; 6            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ulcc     ; R16   ; 3        ; 69           ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ulcd     ; R17   ; 3        ; 69           ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                       ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; cd_mutec       ; N17   ; 3        ; 69           ; 5            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; cd_muted       ; M18   ; 3        ; 69           ; 7            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[0]          ; B3    ; 2        ; 2            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[10]         ; F1    ; 1        ; 0            ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[11]         ; F2    ; 1        ; 0            ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[12]         ; D1    ; 1        ; 0            ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[13]         ; D2    ; 1        ; 0            ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[14]         ; B4    ; 2        ; 4            ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[15]         ; A4    ; 2        ; 4            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[1]          ; C3    ; 1        ; 0            ; 32           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[2]          ; C2    ; 1        ; 0            ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[3]          ; D3    ; 1        ; 0            ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[4]          ; E3    ; 1        ; 0            ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[5]          ; E2    ; 1        ; 0            ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[6]          ; F3    ; 1        ; 0            ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[7]          ; F4    ; 1        ; 0            ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[8]          ; G1    ; 1        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fd[9]          ; G2    ; 1        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ifclk          ; B5    ; 2        ; 10           ; 33           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; pa7_flagd_slcs ; H1    ; 1        ; 0            ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 37 / 63 ( 58 % ) ; 3.3V          ; --           ;
; 2        ; 47 / 53 ( 88 % ) ; 3.3V          ; --           ;
; 3        ; 35 / 64 ( 54 % ) ; 3.3V          ; --           ;
; 4        ; 43 / 53 ( 81 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                   ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; A1       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; A2       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; A3       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; A4       ; 310        ; 2        ; fd[15]         ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; A5       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; A6       ; 304        ; 2        ; ptxclkc        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; A7       ; 296        ; 2        ; ptxdc[0]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; A8       ; 292        ; 2        ; ptxdc[1]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; A9       ; 288        ; 2        ; ptxdc[2]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; A10      ; 278        ; 2        ; ptxdc[3]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; A11      ; 271        ; 2        ; ptxdc[4]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; A12      ; 267        ; 2        ; ptxdc[5]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; A13      ; 261        ; 2        ; ptxdc[6]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; A14      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; A15      ; 247        ; 2        ; ptxdc[7]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; A16      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; A17      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; A18      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; B1       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; B2       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; B3       ; 312        ; 2        ; fd[0]          ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; B4       ; 311        ; 2        ; fd[14]         ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; B5       ; 305        ; 2        ; ifclk          ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; B6       ; 302        ; 2        ; clkout         ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; B7       ; 297        ; 2        ; prxclkc        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B8       ; 293        ; 2        ; prxdc[0]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B9       ; 289        ; 2        ; prxdc[1]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B10      ; 277        ; 2        ; prxdc[2]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B11      ; 270        ; 2        ; prxdc[3]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B12      ; 266        ; 2        ; prxdc[4]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B13      ; 260        ; 2        ; prxdc[5]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B14      ; 252        ; 2        ; prxdc[6]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B15      ; 246        ; 2        ; prxdc[7]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B16      ; 245        ; 2        ; prxdc[8]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B17      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; B18      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; C1       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; C2       ; 1          ; 1        ; fd[2]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; C3       ; 0          ; 1        ; fd[1]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; C4       ; 313        ; 2        ; rdy[0]         ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; C5       ; 308        ; 2        ; ptxclkd        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C6       ; 303        ; 2        ; ptxdd[0]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C7       ; 299        ; 2        ; ptxdd[1]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C8       ; 291        ; 2        ; ptxdd[2]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C9       ; 287        ; 2        ; ptxdd[3]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C10      ; 275        ; 2        ; ptxdd[4]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C11      ; 268        ; 2        ; ptxdd[5]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C12      ; 265        ; 2        ; ptxdd[6]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C13      ; 263        ; 2        ; ptxdd[7]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C14      ; 253        ; 2        ; ptxdd[8]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C15      ; 248        ; 2        ; ptxdd[9]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C16      ; 244        ; 2        ; prxdc[9]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; C17      ; 242        ; 3        ; led2           ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; C18      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; D1       ; 5          ; 1        ; fd[12]         ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; D2       ; 3          ; 1        ; fd[13]         ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; D3       ; 2          ; 1        ; fd[3]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; D4       ; 4          ; 1        ; rdy[1]         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; D5       ; 309        ; 2        ; prxclkd        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D6       ; 301        ; 2        ; prxdd[0]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D7       ; 298        ; 2        ; prxdd[1]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D8       ; 290        ; 2        ; prxdd[2]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D9       ; 286        ; 2        ; prxdd[3]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D10      ; 276        ; 2        ; prxdd[4]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D11      ; 269        ; 2        ; prxdd[5]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D12      ; 264        ; 2        ; prxdd[6]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D13      ; 262        ; 2        ; prxdd[7]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D14      ; 249        ; 2        ; prxdd[8]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D15      ; 241        ; 3        ; prxdd[9]       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; D16      ; 240        ; 3        ; ledcdd         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; D17      ; 243        ; 3        ; ptxdc[8]       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; D18      ; 238        ; 3        ; ptxdc[9]       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; E1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; E2       ; 7          ; 1        ; fd[5]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; E3       ; 6          ; 1        ; fd[4]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; E4       ; 9          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; E5       ; 10         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; E6       ; 300        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; E7       ; 295        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; E8       ; 294        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; E9       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; E10      ; 281        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; E11      ; 272        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; E12      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; E13      ; 254        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; E14      ; 239        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; E15      ; 237        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; E16      ; 236        ; 3        ; ledlfid        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; E17      ; 235        ; 3        ; led270d        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; E18      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; F1       ; 8          ; 1        ; fd[10]         ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F2       ; 11         ; 1        ; fd[11]         ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F3       ; 12         ; 1        ; fd[6]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F4       ; 13         ; 1        ; fd[7]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F5       ; 14         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F6       ; 17         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F7       ; 18         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F8       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; F9       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; F10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; F11      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; F12      ; 228        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F13      ; 231        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F14      ; 232        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F15      ; 234        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; F16      ; 233        ; 3        ; led7425d       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; F17      ; 230        ; 3        ; led360d        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; F18      ; 229        ; 3        ; led540d        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; G1       ; 15         ; 1        ; fd[8]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; G2       ; 16         ; 1        ; fd[9]          ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; G3       ; 19         ; 1        ; ctl[0]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; G4       ; 20         ; 1        ; ctl[1]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; G5       ; 21         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G6       ; 22         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G7       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; G8       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; G9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; G10      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; G11      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; G12      ; 227        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G13      ; 223        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G14      ; 224        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G15      ; 225        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; G16      ; 226        ; 3        ; led270c        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; G17      ; 222        ; 3        ; ledcdc         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; G18      ; 221        ; 3        ; ledlfic        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; H1       ; 23         ; 1        ; pa7_flagd_slcs ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H2       ; 24         ; 1        ; reset_n        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H3       ; 25         ; 1        ; ctl[2]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H4       ; 26         ; 1        ; rxclkd_n       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H5       ; 27         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; H6       ; 37         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; H7       ; 39         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ;
; H8       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; H9       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; H10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; H11      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; H12      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; H13      ; 215        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; H14      ; 216        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; H15      ; 217        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; H16      ; 218        ; 3        ; led7425c       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; H17      ; 219        ; 3        ; led360c        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; H18      ; 220        ; 3        ; led540c        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; J1       ; 38         ; 1        ; *~nCSO/nCSO~   ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; J2       ; 40         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ;
; J3       ; 41         ; 1        ; rxclkd_p       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J4       ; 42         ; 1        ; txclkod        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J5       ;            ; 1        ; VCCA_PLL1      ; power  ;              ; 1.5V    ; --         ;                 ;
; J6       ;            ; 1        ; GNDG_PLL1      ; gnd    ;              ;         ; --         ;                 ;
; J7       ; 44         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ;
; J8       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; J9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; J10      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; J11      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; J12      ;            ; 1        ; VCCA_PLL2      ; power  ;              ; 1.5V    ; --         ;                 ;
; J13      ; 214        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; J14      ; 204        ; 3        ; rxclkc_n       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J15      ; 202        ; 3        ; rxclkc_p       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J16      ; 201        ; 3        ; txclkoc        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J17      ; 203        ; 3        ; #TDI           ; input  ;              ;         ; --         ;                 ;
; J18      ;            ; 1        ; GNDG_PLL2      ; gnd    ;              ;         ; --         ;                 ;
; K1       ;            ; 1        ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ;
; K2       ; 43         ; 1        ; ^nCEO          ;        ;              ;         ; --         ;                 ;
; K3       ; 45         ; 1        ; ^MSEL0         ;        ;              ;         ; --         ;                 ;
; K4       ; 49         ; 1        ; fclkd_p        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; K5       ; 50         ; 1        ; fclkd_n        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; K6       ; 48         ; 1        ; *~ASDO/ASDO~   ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; K7       ; 46         ; 1        ; ^MSEL1         ;        ;              ;         ; --         ;                 ;
; K8       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; K9       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; K10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; K11      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; K12      ;            ; 1        ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ;
; K13      ; 200        ; 3        ; #TDO           ; output ;              ;         ; --         ;                 ;
; K14      ; 199        ; 3        ; #TMS           ; input  ;              ;         ; --         ;                 ;
; K15      ; 195        ; 3        ; fclkc_n        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; K16      ; 194        ; 3        ; fclkc_p        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; K17      ; 196        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ;
; K18      ; 198        ; 3        ; #TCK           ; input  ;              ;         ; --         ;                 ;
; L1       ; 47         ; 1        ; ^DCLK          ; bidir  ;              ;         ; --         ;                 ;
; L2       ; 59         ; 1        ; sdi            ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; L3       ; 60         ; 1        ; scse1          ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; L4       ; 62         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L5       ; 61         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L6       ; 58         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L7       ; 57         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L8       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; L9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; L10      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; L11      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; L12      ; 197        ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ;
; L13      ; 184        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L14      ; 193        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L15      ; 186        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L16      ; 185        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; L17      ; 182        ; 3        ; sd_hdd         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; L18      ; 181        ; 3        ; cd_muted2      ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M1       ; 63         ; 1        ; sdo            ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M2       ; 67         ; 1        ; scl            ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M3       ; 66         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; M4       ; 69         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; M5       ; 68         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; M6       ; 72         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; M7       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; M8       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; M9       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; M10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; M11      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; M12      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; M13      ; 183        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; M14      ; 176        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; M15      ; 177        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; M16      ; 180        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; M17      ; 175        ; 3        ; ssi_cdc2       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M18      ; 174        ; 3        ; cd_muted       ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N1       ; 70         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N2       ; 71         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N3       ; 76         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N4       ; 77         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N5       ; 74         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N6       ; 75         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N7       ; 73         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N8       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; N9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; N10      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; N11      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; N12      ; 171        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N13      ; 170        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N14      ; 167        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N15      ; 173        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N16      ; 172        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; N17      ; 169        ; 3        ; cd_mutec       ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N18      ; 168        ; 3        ; sd_hdc         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; P1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; P2       ; 79         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; P3       ; 80         ; 1        ; rxstd[2]       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; P4       ; 82         ; 1        ; rxstc[2]       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; P5       ; 78         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; P6       ; 99         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; P7       ; 100        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; P8       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; P9       ; 119        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; P10      ; 128        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; P11      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; P12      ; 146        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; P13      ; 147        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; P14      ; 166        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; P15      ; 165        ; 3        ; inselc         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; P16      ; 163        ; 3        ; lpend          ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; P17      ; 164        ; 3        ; txdc[0]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; P18      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; R1       ; 81         ; 1        ; txerrd         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; R2       ; 83         ; 1        ; rxdd[1]        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; R3       ; 84         ; 1        ; rxstc[1]       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; R4       ; 95         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; R5       ; 96         ; 4        ; rxdc[1]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; R6       ; 102        ; 4        ; rxstc[0]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; R7       ; 106        ; 4        ; rxdc[5]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; R8       ; 110        ; 4        ; rxdc[4]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; R9       ; 113        ; 4        ; rclkenc        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; R10      ; 125        ; 4        ; rxdc[3]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; R11      ; 129        ; 4        ; lfic           ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; R12      ; 136        ; 4        ; rxdc[2]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; R13      ; 140        ; 4        ; rxdc[7]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; R14      ; 152        ; 4        ; rxdc[6]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; R15      ; 161        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; R16      ; 162        ; 3        ; ulcc           ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; R17      ; 159        ; 3        ; ulcd           ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; R18      ; 160        ; 3        ; spdseld        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; T1       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; T2       ; 85         ; 1        ; txctd[1]       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; T3       ; 86         ; 1        ; rxstd[0]       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T4       ; 89         ; 4        ; rxdc[0]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T5       ; 91         ; 4        ; rxstd[1]       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T6       ; 101        ; 4        ; rxdd[5]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T7       ; 105        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; T8       ; 109        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; T9       ; 114        ; 4        ; rxdd[4]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T10      ; 124        ; 4        ; rxdd[3]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T11      ; 130        ; 4        ; rxdd[2]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T12      ; 135        ; 4        ; rxdd[6]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T13      ; 139        ; 4        ; rxdd[7]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T14      ; 151        ; 4        ; lfid           ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; T15      ; 156        ; 4        ; lpenc          ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; T16      ; 157        ; 3        ; inseld         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; T17      ; 158        ; 3        ; txdc[4]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; T18      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; U1       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; U2       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; U3       ; 87         ; 4        ; txctd[0]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U4       ; 90         ; 4        ; rxdd[0]        ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; U5       ; 92         ; 4        ; txdd[7]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U6       ; 98         ; 4        ; txdd[5]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U7       ; 103        ; 4        ; txdd[3]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U8       ; 107        ; 4        ; txdd[0]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U9       ; 111        ; 4        ; txerrc         ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; U10      ; 122        ; 4        ; txdc[6]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U11      ; 131        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; U12      ; 134        ; 4        ; txdc[2]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U13      ; 138        ; 4        ; txctc[1]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U14      ; 148        ; 4        ; txdc[1]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U15      ; 154        ; 4        ; rclkend        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U16      ; 155        ; 4        ; txdc[7]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U17      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; U18      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; V1       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; V2       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; V3       ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; V4       ; 88         ; 4        ; txclkd         ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V5       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; V6       ; 97         ; 4        ; txdd[6]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V7       ; 104        ; 4        ; txdd[4]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V8       ; 108        ; 4        ; txdd[1]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V9       ; 112        ; 4        ; txdd[2]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V10      ; 123        ; 4        ; txclkc         ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V11      ; 132        ; 4        ; txctc[0]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V12      ; 133        ; 4        ; txdc[3]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V13      ; 137        ; 4        ; txdc[5]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V14      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; V15      ; 153        ; 4        ; spdselc        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V16      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; V17      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; V18      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+


+------------------------------------------------------------------+
; Output Pin Load For Reported TCO                                 ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm                             ;
; LVDS                ; 4 pF  ; 100 Ohm                            ;
; RSDS                ; 0 pF  ; 100 Ohm                            ;
+---------------------+-------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                              ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                                                                                ;
+---------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------+
; |hdvb1                                                  ; 9264 (154)  ; 3443         ; 0           ; 160  ; 0            ; 5821 (30)    ; 889 (24)          ; 2554 (100)       ; 1098 (0)        ; |hdvb1                                                                                                                             ;
;    |autorate:u13a|                                      ; 78 (70)     ; 45           ; 0           ; 0    ; 0            ; 33 (33)      ; 1 (1)             ; 44 (36)          ; 30 (22)         ; |hdvb1|autorate:u13a                                                                                                               ;
;       |lpm_counter:lficount_rtl_1|                      ; 8 (0)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |hdvb1|autorate:u13a|lpm_counter:lficount_rtl_1                                                                                    ;
;          |alt_counter_stratix:wysi_counter|             ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |hdvb1|autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter                                                   ;
;    |autorate:u13b|                                      ; 78 (70)     ; 45           ; 0           ; 0    ; 0            ; 33 (33)      ; 1 (1)             ; 44 (36)          ; 30 (22)         ; |hdvb1|autorate:u13b                                                                                                               ;
;       |lpm_counter:lficount_rtl_0|                      ; 8 (0)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |hdvb1|autorate:u13b|lpm_counter:lficount_rtl_0                                                                                    ;
;          |alt_counter_stratix:wysi_counter|             ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |hdvb1|autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter                                                   ;
;    |channelregs:u2|                                     ; 110 (110)   ; 83           ; 0           ; 0    ; 0            ; 27 (27)      ; 27 (27)           ; 56 (56)          ; 0 (0)           ; |hdvb1|channelregs:u2                                                                                                              ;
;    |channelregs:u3|                                     ; 125 (125)   ; 83           ; 0           ; 0    ; 0            ; 42 (42)      ; 30 (30)           ; 53 (53)          ; 0 (0)           ; |hdvb1|channelregs:u3                                                                                                              ;
;    |crc292check:U10CC|                                  ; 132 (132)   ; 84           ; 0           ; 0    ; 0            ; 48 (48)      ; 3 (3)             ; 81 (81)          ; 32 (32)         ; |hdvb1|crc292check:U10CC                                                                                                           ;
;    |crc292check:U10CY|                                  ; 132 (132)   ; 84           ; 0           ; 0    ; 0            ; 48 (48)      ; 3 (3)             ; 81 (81)          ; 32 (32)         ; |hdvb1|crc292check:U10CY                                                                                                           ;
;    |crc292check:U10DC|                                  ; 132 (132)   ; 84           ; 0           ; 0    ; 0            ; 48 (48)      ; 3 (3)             ; 81 (81)          ; 32 (32)         ; |hdvb1|crc292check:U10DC                                                                                                           ;
;    |crc292check:U10DY|                                  ; 132 (132)   ; 84           ; 0           ; 0    ; 0            ; 48 (48)      ; 3 (3)             ; 81 (81)          ; 32 (32)         ; |hdvb1|crc292check:U10DY                                                                                                           ;
;    |edh:U12A|                                           ; 539 (539)   ; 95           ; 0           ; 0    ; 0            ; 444 (444)    ; 16 (16)           ; 79 (79)          ; 122 (122)       ; |hdvb1|edh:U12A                                                                                                                    ;
;    |edh:U12B|                                           ; 541 (541)   ; 95           ; 0           ; 0    ; 0            ; 446 (446)    ; 16 (16)           ; 79 (79)          ; 122 (122)       ; |hdvb1|edh:U12B                                                                                                                    ;
;    |eg1_292:U6A|                                        ; 422 (422)   ; 102          ; 0           ; 0    ; 0            ; 320 (320)    ; 21 (21)           ; 81 (81)          ; 23 (23)         ; |hdvb1|eg1_292:U6A                                                                                                                 ;
;    |eg1_292:U6B|                                        ; 422 (422)   ; 102          ; 0           ; 0    ; 0            ; 320 (320)    ; 21 (21)           ; 81 (81)          ; 23 (23)         ; |hdvb1|eg1_292:U6B                                                                                                                 ;
;    |grey_292:U9B|                                       ; 244 (244)   ; 102          ; 0           ; 0    ; 0            ; 142 (142)    ; 21 (21)           ; 81 (81)          ; 23 (23)         ; |hdvb1|grey_292:U9B                                                                                                                ;
;    |hdsdi_ffebu_cb:U9A|                                 ; 369 (0)     ; 128          ; 0           ; 0    ; 0            ; 241 (0)      ; 28 (0)            ; 100 (0)          ; 34 (0)          ; |hdvb1|hdsdi_ffebu_cb:U9A                                                                                                          ;
;       |ffebu_colorbar:colorbar|                         ; 68 (28)     ; 24           ; 0           ; 0    ; 0            ; 44 (15)      ; 5 (1)             ; 19 (12)          ; 11 (0)          ; |hdvb1|hdsdi_ffebu_cb:U9A|ffebu_colorbar:colorbar                                                                                  ;
;          |new_color_lut:color|                          ; 17 (17)     ; 0            ; 0           ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |hdvb1|hdsdi_ffebu_cb:U9A|ffebu_colorbar:colorbar|new_color_lut:color                                                              ;
;          |state_counter:counter|                        ; 23 (23)     ; 11           ; 0           ; 0    ; 0            ; 12 (12)      ; 4 (4)             ; 7 (7)            ; 11 (11)         ; |hdvb1|hdsdi_ffebu_cb:U9A|ffebu_colorbar:colorbar|state_counter:counter                                                            ;
;       |hd_framegenerator:hdframe|                       ; 301 (301)   ; 104          ; 0           ; 0    ; 0            ; 197 (197)    ; 23 (23)           ; 81 (81)          ; 23 (23)         ; |hdvb1|hdsdi_ffebu_cb:U9A|hd_framegenerator:hdframe                                                                                ;
;    |rp198:U8A|                                          ; 274 (274)   ; 102          ; 0           ; 0    ; 0            ; 172 (172)    ; 1 (1)             ; 101 (101)        ; 23 (23)         ; |hdvb1|rp198:U8A                                                                                                                   ;
;    |rp198:U8B|                                          ; 274 (274)   ; 102          ; 0           ; 0    ; 0            ; 172 (172)    ; 1 (1)             ; 101 (101)        ; 23 (23)         ; |hdvb1|rp198:U8B                                                                                                                   ;
;    |smpte_292:U7A|                                      ; 686 (0)     ; 508          ; 0           ; 0    ; 0            ; 178 (0)      ; 239 (0)           ; 269 (0)          ; 0 (0)           ; |hdvb1|smpte_292:U7A                                                                                                               ;
;       |dscram20_top:dscram20_top_inst|                  ; 440 (1)     ; 286          ; 0           ; 0    ; 0            ; 154 (0)      ; 105 (1)           ; 181 (0)          ; 0 (0)           ; |hdvb1|smpte_292:U7A|dscram20_top:dscram20_top_inst                                                                                ;
;          |altera_ddr_input10:altera_ddr_input_inst10|   ; 30 (0)      ; 30           ; 0           ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 0 (0)            ; 0 (0)           ; |hdvb1|smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_input10:altera_ddr_input_inst10                                     ;
;             |altddio_in:altddio_in_component|           ; 30 (30)     ; 30           ; 0           ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 0 (0)            ; 0 (0)           ; |hdvb1|smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_input10:altera_ddr_input_inst10|altddio_in:altddio_in_component     ;
;          |altera_ddr_output22:altera_ddr_output_inst22| ; 40 (0)      ; 40           ; 0           ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 20 (0)           ; 0 (0)           ; |hdvb1|smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22                                   ;
;             |altddio_out:altddio_out_component|         ; 40 (40)     ; 40           ; 0           ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 20 (20)          ; 0 (0)           ; |hdvb1|smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component ;
;          |dscram20:dscram20_inst|                       ; 369 (369)   ; 215          ; 0           ; 0    ; 0            ; 154 (154)    ; 54 (54)           ; 161 (161)        ; 0 (0)           ; |hdvb1|smpte_292:U7A|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst                                                         ;
;       |scram20_top:scram20_top_inst|                    ; 246 (84)    ; 222          ; 0           ; 0    ; 0            ; 24 (2)       ; 134 (65)          ; 88 (17)          ; 0 (0)           ; |hdvb1|smpte_292:U7A|scram20_top:scram20_top_inst                                                                                  ;
;          |altera_ddr_input22:altera_ddr_input_inst|     ; 24 (0)      ; 20           ; 0           ; 0    ; 0            ; 4 (0)        ; 16 (0)            ; 4 (0)            ; 0 (0)           ; |hdvb1|smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_input22:altera_ddr_input_inst                                         ;
;             |altddio_in:altddio_in_component|           ; 24 (24)     ; 20           ; 0           ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 4 (4)            ; 0 (0)           ; |hdvb1|smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_input22:altera_ddr_input_inst|altddio_in:altddio_in_component         ;
;          |altera_ddr_output11:altera_ddr_output_inst|   ; 20 (0)      ; 20           ; 0           ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 10 (0)           ; 0 (0)           ; |hdvb1|smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst                                       ;
;             |altddio_out:altddio_out_component|         ; 20 (20)     ; 20           ; 0           ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 10 (10)          ; 0 (0)           ; |hdvb1|smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component     ;
;          |scram20:scram20_inst|                         ; 118 (118)   ; 100          ; 0           ; 0    ; 0            ; 18 (18)      ; 43 (43)           ; 57 (57)          ; 0 (0)           ; |hdvb1|smpte_292:U7A|scram20_top:scram20_top_inst|scram20:scram20_inst                                                             ;
;    |smpte_292:U7B|                                      ; 686 (0)     ; 508          ; 0           ; 0    ; 0            ; 178 (0)      ; 239 (0)           ; 269 (0)          ; 0 (0)           ; |hdvb1|smpte_292:U7B                                                                                                               ;
;       |dscram20_top:dscram20_top_inst|                  ; 440 (1)     ; 286          ; 0           ; 0    ; 0            ; 154 (0)      ; 105 (1)           ; 181 (0)          ; 0 (0)           ; |hdvb1|smpte_292:U7B|dscram20_top:dscram20_top_inst                                                                                ;
;          |altera_ddr_input10:altera_ddr_input_inst10|   ; 30 (0)      ; 30           ; 0           ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 0 (0)            ; 0 (0)           ; |hdvb1|smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_input10:altera_ddr_input_inst10                                     ;
;             |altddio_in:altddio_in_component|           ; 30 (30)     ; 30           ; 0           ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 0 (0)            ; 0 (0)           ; |hdvb1|smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_input10:altera_ddr_input_inst10|altddio_in:altddio_in_component     ;
;          |altera_ddr_output22:altera_ddr_output_inst22| ; 40 (0)      ; 40           ; 0           ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 20 (0)           ; 0 (0)           ; |hdvb1|smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22                                   ;
;             |altddio_out:altddio_out_component|         ; 40 (40)     ; 40           ; 0           ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 20 (20)          ; 0 (0)           ; |hdvb1|smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component ;
;          |dscram20:dscram20_inst|                       ; 369 (369)   ; 215          ; 0           ; 0    ; 0            ; 154 (154)    ; 54 (54)           ; 161 (161)        ; 0 (0)           ; |hdvb1|smpte_292:U7B|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst                                                         ;
;       |scram20_top:scram20_top_inst|                    ; 246 (84)    ; 222          ; 0           ; 0    ; 0            ; 24 (2)       ; 134 (65)          ; 88 (17)          ; 0 (0)           ; |hdvb1|smpte_292:U7B|scram20_top:scram20_top_inst                                                                                  ;
;          |altera_ddr_input22:altera_ddr_input_inst|     ; 24 (0)      ; 20           ; 0           ; 0    ; 0            ; 4 (0)        ; 16 (0)            ; 4 (0)            ; 0 (0)           ; |hdvb1|smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_input22:altera_ddr_input_inst                                         ;
;             |altddio_in:altddio_in_component|           ; 24 (24)     ; 20           ; 0           ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 4 (4)            ; 0 (0)           ; |hdvb1|smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_input22:altera_ddr_input_inst|altddio_in:altddio_in_component         ;
;          |altera_ddr_output11:altera_ddr_output_inst|   ; 20 (0)      ; 20           ; 0           ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 10 (0)           ; 0 (0)           ; |hdvb1|smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst                                       ;
;             |altddio_out:altddio_out_component|         ; 20 (20)     ; 20           ; 0           ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 10 (10)          ; 0 (0)           ; |hdvb1|smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component     ;
;          |scram20:scram20_inst|                         ; 118 (118)   ; 100          ; 0           ; 0    ; 0            ; 18 (18)      ; 43 (43)           ; 57 (57)          ; 0 (0)           ; |hdvb1|smpte_292:U7B|scram20_top:scram20_top_inst|scram20:scram20_inst                                                             ;
;    |smpte_core:u4a|                                     ; 234 (0)     ; 153          ; 0           ; 0    ; 0            ; 81 (0)       ; 40 (0)            ; 113 (0)          ; 0 (0)           ; |hdvb1|smpte_core:u4a                                                                                                              ;
;       |dscramrx:u1|                                     ; 179 (179)   ; 103          ; 0           ; 0    ; 0            ; 76 (76)      ; 31 (31)           ; 72 (72)          ; 0 (0)           ; |hdvb1|smpte_core:u4a|dscramrx:u1                                                                                                  ;
;       |scramtx:u2|                                      ; 55 (55)     ; 50           ; 0           ; 0    ; 0            ; 5 (5)        ; 9 (9)             ; 41 (41)          ; 0 (0)           ; |hdvb1|smpte_core:u4a|scramtx:u2                                                                                                   ;
;    |smpte_core:u4b|                                     ; 231 (0)     ; 152          ; 0           ; 0    ; 0            ; 79 (0)       ; 41 (0)            ; 111 (0)          ; 0 (0)           ; |hdvb1|smpte_core:u4b                                                                                                              ;
;       |dscramrx:u1|                                     ; 176 (176)   ; 102          ; 0           ; 0    ; 0            ; 74 (74)      ; 32 (32)           ; 70 (70)          ; 0 (0)           ; |hdvb1|smpte_core:u4b|dscramrx:u1                                                                                                  ;
;       |scramtx:u2|                                      ; 55 (55)     ; 50           ; 0           ; 0    ; 0            ; 5 (5)        ; 9 (9)             ; 41 (41)          ; 0 (0)           ; |hdvb1|smpte_core:u4b|scramtx:u2                                                                                                   ;
;    |spi:u1|                                             ; 73 (68)     ; 42           ; 0           ; 0    ; 0            ; 31 (31)      ; 26 (26)           ; 16 (11)          ; 5 (0)           ; |hdvb1|spi:u1                                                                                                                      ;
;       |lpm_counter:bitcount_rtl_2|                      ; 5 (0)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; |hdvb1|spi:u1|lpm_counter:bitcount_rtl_2                                                                                           ;
;          |alt_counter_stratix:wysi_counter|             ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; |hdvb1|spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter                                                          ;
;    |tpgen:U5A|                                          ; 1208 (44)   ; 221          ; 0           ; 0    ; 0            ; 987 (34)     ; 42 (10)           ; 179 (0)          ; 224 (0)         ; |hdvb1|tpgen:U5A                                                                                                                   ;
;       |edh:u4|                                          ; 471 (471)   ; 42           ; 0           ; 0    ; 0            ; 429 (429)    ; 0 (0)             ; 42 (42)          ; 114 (114)       ; |hdvb1|tpgen:U5A|edh:u4                                                                                                            ;
;       |eg1:u1|                                          ; 385 (385)   ; 57           ; 0           ; 0    ; 0            ; 328 (328)    ; 16 (16)           ; 41 (41)          ; 33 (33)         ; |hdvb1|tpgen:U5A|eg1:u1                                                                                                            ;
;       |grey:u2|                                         ; 132 (132)   ; 56           ; 0           ; 0    ; 0            ; 76 (76)      ; 8 (8)             ; 48 (48)          ; 33 (33)         ; |hdvb1|tpgen:U5A|grey:u2                                                                                                           ;
;       |rp178:u3|                                        ; 176 (176)   ; 56           ; 0           ; 0    ; 0            ; 120 (120)    ; 8 (8)             ; 48 (48)          ; 44 (44)         ; |hdvb1|tpgen:U5A|rp178:u3                                                                                                          ;
;    |tpgen:U5B|                                          ; 1205 (42)   ; 221          ; 0           ; 0    ; 0            ; 984 (32)     ; 42 (10)           ; 179 (0)          ; 224 (0)         ; |hdvb1|tpgen:U5B                                                                                                                   ;
;       |edh:u4|                                          ; 466 (466)   ; 42           ; 0           ; 0    ; 0            ; 424 (424)    ; 0 (0)             ; 42 (42)          ; 114 (114)       ; |hdvb1|tpgen:U5B|edh:u4                                                                                                            ;
;       |eg1:u1|                                          ; 389 (389)   ; 57           ; 0           ; 0    ; 0            ; 332 (332)    ; 16 (16)           ; 41 (41)          ; 33 (33)         ; |hdvb1|tpgen:U5B|eg1:u1                                                                                                            ;
;       |grey:u2|                                         ; 132 (132)   ; 56           ; 0           ; 0    ; 0            ; 76 (76)      ; 8 (8)             ; 48 (48)          ; 33 (33)         ; |hdvb1|tpgen:U5B|grey:u2                                                                                                           ;
;       |rp178:u3|                                        ; 176 (176)   ; 56           ; 0           ; 0    ; 0            ; 120 (120)    ; 8 (8)             ; 48 (48)          ; 44 (44)         ; |hdvb1|tpgen:U5B|rp178:u3                                                                                                          ;
;    |video_detect:U11A|                                  ; 392 (392)   ; 47           ; 0           ; 0    ; 0            ; 345 (345)    ; 0 (0)             ; 47 (47)          ; 32 (32)         ; |hdvb1|video_detect:U11A                                                                                                           ;
;    |video_detect:U11B|                                  ; 391 (391)   ; 47           ; 0           ; 0    ; 0            ; 344 (344)    ; 0 (0)             ; 47 (47)          ; 32 (32)         ; |hdvb1|video_detect:U11B                                                                                                           ;
+---------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; rxstc[2]       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; rxstd[2]       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; txerrc         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; txerrd         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ptxclkc        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ptxclkd        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ctl[2]         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ctl[1]         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ctl[0]         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; txclkoc        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; txclkod        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; lfic           ; Input    ; OFF           ; ON            ; --                    ; --  ;
; lfid           ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ssi_cdc2       ; Input    ; ON            ; ON            ; --                    ; --  ;
; cd_muted2      ; Input    ; OFF           ; ON            ; --                    ; --  ;
; reset_n        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxclkc_p       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; rxclkd_p       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; scl            ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; scse1          ; Input    ; ON            ; ON            ; --                    ; --  ;
; sdo            ; Input    ; ON            ; ON            ; --                    ; --  ;
; clkout         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ptxdc[2]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxdc[7]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdc[3]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxdc[6]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxdc[5]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdc[0]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxdc[4]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdc[1]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdc[8]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxdc[9]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdd[2]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxdd[7]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdd[3]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxdd[6]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdd[5]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxdd[0]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdd[4]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdd[1]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ptxdd[8]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ptxdd[9]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdc[1]        ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxclkc_n       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; rxdc[0]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdc[5]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdc[6]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxstc[1]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxstc[0]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdc[3]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdc[4]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdc[2]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdd[1]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxclkd_n       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; rxdd[0]        ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxdd[5]        ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxdd[6]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxstd[1]       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxstd[0]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdd[3]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdd[4]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdd[2]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; rxdc[7]        ; Input    ; OFF           ; ON            ; --                    ; --  ;
; rxdd[7]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; txclkc         ; Output   ; --            ; --            ; --                    ; --  ;
; txclkd         ; Output   ; --            ; --            ; --                    ; --  ;
; txdc[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdc[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdc[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdc[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdc[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdc[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdc[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdc[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdd[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdd[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdd[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdd[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdd[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdd[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdd[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; txdd[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; txctc[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; txctc[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; txctd[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; txctd[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; sd_hdc         ; Output   ; --            ; --            ; --                    ; --  ;
; sd_hdd         ; Output   ; --            ; --            ; --                    ; --  ;
; rclkenc        ; Output   ; --            ; --            ; --                    ; --  ;
; rclkend        ; Output   ; --            ; --            ; --                    ; --  ;
; lpenc          ; Output   ; --            ; --            ; --                    ; --  ;
; lpend          ; Output   ; --            ; --            ; --                    ; --  ;
; ulcc           ; Output   ; --            ; --            ; --                    ; --  ;
; ulcd           ; Output   ; --            ; --            ; --                    ; --  ;
; inselc         ; Output   ; --            ; --            ; --                    ; --  ;
; inseld         ; Output   ; --            ; --            ; --                    ; --  ;
; spdselc        ; Output   ; --            ; --            ; --                    ; --  ;
; spdseld        ; Output   ; --            ; --            ; --                    ; --  ;
; fclkc_p        ; Output   ; --            ; --            ; --                    ; --  ;
; fclkc_n        ; Output   ; --            ; --            ; --                    ; --  ;
; fclkd_p        ; Output   ; --            ; --            ; --                    ; --  ;
; fclkd_n        ; Output   ; --            ; --            ; --                    ; --  ;
; prxdc[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdc[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdc[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdc[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdc[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdc[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdc[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdc[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdc[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdc[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdd[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdd[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdd[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdd[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdd[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdd[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdd[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdd[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdd[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxdd[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; prxclkc        ; Output   ; --            ; --            ; --                    ; --  ;
; prxclkd        ; Output   ; --            ; --            ; --                    ; --  ;
; led270c        ; Output   ; --            ; --            ; --                    ; --  ;
; led270d        ; Output   ; --            ; --            ; --                    ; --  ;
; led360c        ; Output   ; --            ; --            ; --                    ; --  ;
; led360d        ; Output   ; --            ; --            ; --                    ; --  ;
; led540c        ; Output   ; --            ; --            ; --                    ; --  ;
; led540d        ; Output   ; --            ; --            ; --                    ; --  ;
; led7425c       ; Output   ; --            ; --            ; --                    ; --  ;
; led7425d       ; Output   ; --            ; --            ; --                    ; --  ;
; ledlfic        ; Output   ; --            ; --            ; --                    ; --  ;
; ledlfid        ; Output   ; --            ; --            ; --                    ; --  ;
; ledcdc         ; Output   ; --            ; --            ; --                    ; --  ;
; ledcdd         ; Output   ; --            ; --            ; --                    ; --  ;
; led2           ; Output   ; --            ; --            ; --                    ; --  ;
; rdy[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; rdy[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; sdi            ; Output   ; --            ; --            ; --                    ; --  ;
; ifclk          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pa7_flagd_slcs ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[15]         ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[14]         ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[13]         ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[12]         ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[11]         ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[10]         ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[9]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[8]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[7]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[6]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[5]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[4]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[3]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[2]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[1]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; fd[0]          ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; cd_mutec       ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cd_muted       ; Bidir    ; OFF           ; ON            ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                 ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+
; rxstc[2]                                                                                         ;                   ;         ;
; rxstd[2]                                                                                         ;                   ;         ;
; txerrc                                                                                           ;                   ;         ;
; txerrd                                                                                           ;                   ;         ;
; ptxclkc                                                                                          ;                   ;         ;
; ptxclkd                                                                                          ;                   ;         ;
; ctl[2]                                                                                           ;                   ;         ;
; ctl[1]                                                                                           ;                   ;         ;
; ctl[0]                                                                                           ;                   ;         ;
; txclkoc                                                                                          ;                   ;         ;
; txclkod                                                                                          ;                   ;         ;
; lfic                                                                                             ;                   ;         ;
;      - ledlfic                                                                                   ; 1                 ; ON      ;
;      - reset_crcc~17                                                                             ; 1                 ; ON      ;
;      - autorate:u13a|lfi0                                                                        ; 1                 ; ON      ;
;      - autorate:u13a|lficount[0]~57                                                              ; 1                 ; ON      ;
;      - channelregs:u2|statusreg[0]                                                               ; 1                 ; ON      ;
; lfid                                                                                             ;                   ;         ;
;      - ledlfid                                                                                   ; 1                 ; ON      ;
;      - reset_crcd~17                                                                             ; 1                 ; ON      ;
;      - autorate:u13b|lfi0                                                                        ; 1                 ; ON      ;
;      - autorate:u13b|lficount[0]~57                                                              ; 1                 ; ON      ;
;      - channelregs:u3|statusreg[0]                                                               ; 1                 ; ON      ;
; ssi_cdc2                                                                                         ;                   ;         ;
;      - ledcdc~8                                                                                  ; 0                 ; ON      ;
;      - channelregs:u2|statusreg[2]                                                               ; 0                 ; ON      ;
; cd_muted2                                                                                        ;                   ;         ;
;      - ledcdd~8                                                                                  ; 1                 ; ON      ;
;      - channelregs:u3|statusreg[2]                                                               ; 1                 ; ON      ;
; reset_n                                                                                          ;                   ;         ;
;      - channelregs:u2|cfgreg[5]                                                                  ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[5]                                                                  ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[3]                                                                  ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[3]                                                                  ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[8]                                                            ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[3]                                                            ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[0]                                                            ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[4]                                                            ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[9]                                                            ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[7]                                                            ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[6]                                                            ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[5]                                                            ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[2]                                                            ; 0                 ; ON      ;
;      - video_detect:U11A|linecount[1]                                                            ; 0                 ; ON      ;
;      - video_detect:U11A|count[3]                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|count[2]                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|count[1]                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|count[0]                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|count[4]                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|count[5]                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|count[6]                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|count[7]                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|count[11]                                                               ; 0                 ; ON      ;
;      - video_detect:U11A|count[10]                                                               ; 0                 ; ON      ;
;      - video_detect:U11A|count[9]                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|count[8]                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|video_type[0]                                                           ; 0                 ; ON      ;
;      - video_detect:U11A|video_type[1]                                                           ; 0                 ; ON      ;
;      - video_detect:U11A|video_type[2]                                                           ; 0                 ; ON      ;
;      - edh:U12A|a_crc[0]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|a_crc[1]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|a_crc[2]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|a_crc[3]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|a_crc[5]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|a_crc[4]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|a_crc[6]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|a_crc[7]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|a_crc[8]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|a_crc[9]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|a_crc[11]                                                                        ; 0                 ; ON      ;
;      - edh:U12A|a_crc[10]                                                                        ; 0                 ; ON      ;
;      - edh:U12A|f_crc[0]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|f_crc[1]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|f_crc[2]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|f_crc[3]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|f_crc[5]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|f_crc[4]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|f_crc[12]                                                                        ; 0                 ; ON      ;
;      - edh:U12A|f_crc[13]                                                                        ; 0                 ; ON      ;
;      - edh:U12A|f_crc[14]                                                                        ; 0                 ; ON      ;
;      - edh:U12A|f_crc[15]                                                                        ; 0                 ; ON      ;
;      - edh:U12A|f_crc[6]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|f_crc[7]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|f_crc[8]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|f_crc[9]                                                                         ; 0                 ; ON      ;
;      - edh:U12A|f_crc[11]                                                                        ; 0                 ; ON      ;
;      - edh:U12A|f_crc[10]                                                                        ; 0                 ; ON      ;
;      - edh:U12A|a_crc[12]                                                                        ; 0                 ; ON      ;
;      - edh:U12A|a_crc[13]                                                                        ; 0                 ; ON      ;
;      - edh:U12A|a_crc[15]                                                                        ; 0                 ; ON      ;
;      - edh:U12A|a_crc[14]                                                                        ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[8]                                                            ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[3]                                                            ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[0]                                                            ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[4]                                                            ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[9]                                                            ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[7]                                                            ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[6]                                                            ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[5]                                                            ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[2]                                                            ; 0                 ; ON      ;
;      - video_detect:U11B|linecount[1]                                                            ; 0                 ; ON      ;
;      - video_detect:U11B|count[3]                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|count[2]                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|count[1]                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|count[0]                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|count[4]                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|count[5]                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|count[6]                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|count[7]                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|count[11]                                                               ; 0                 ; ON      ;
;      - video_detect:U11B|count[10]                                                               ; 0                 ; ON      ;
;      - video_detect:U11B|count[9]                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|count[8]                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|video_type[0]                                                           ; 0                 ; ON      ;
;      - video_detect:U11B|video_type[1]                                                           ; 0                 ; ON      ;
;      - video_detect:U11B|video_type[2]                                                           ; 0                 ; ON      ;
;      - edh:U12B|a_crc[0]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|a_crc[1]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|a_crc[2]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|a_crc[3]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|a_crc[5]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|a_crc[4]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|a_crc[6]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|a_crc[7]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|a_crc[8]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|a_crc[9]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|a_crc[11]                                                                        ; 0                 ; ON      ;
;      - edh:U12B|a_crc[10]                                                                        ; 0                 ; ON      ;
;      - edh:U12B|f_crc[0]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|f_crc[1]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|f_crc[2]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|f_crc[3]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|f_crc[5]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|f_crc[4]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|f_crc[12]                                                                        ; 0                 ; ON      ;
;      - edh:U12B|f_crc[13]                                                                        ; 0                 ; ON      ;
;      - edh:U12B|f_crc[14]                                                                        ; 0                 ; ON      ;
;      - edh:U12B|f_crc[15]                                                                        ; 0                 ; ON      ;
;      - edh:U12B|f_crc[6]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|f_crc[7]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|f_crc[8]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|f_crc[9]                                                                         ; 0                 ; ON      ;
;      - edh:U12B|f_crc[11]                                                                        ; 0                 ; ON      ;
;      - edh:U12B|f_crc[10]                                                                        ; 0                 ; ON      ;
;      - edh:U12B|a_crc[12]                                                                        ; 0                 ; ON      ;
;      - edh:U12B|a_crc[13]                                                                        ; 0                 ; ON      ;
;      - edh:U12B|a_crc[15]                                                                        ; 0                 ; ON      ;
;      - edh:U12B|a_crc[14]                                                                        ; 0                 ; ON      ;
;      - video_detect:U11A|state~39                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|trs_errors[1]                                                           ; 0                 ; ON      ;
;      - video_detect:U11A|f                                                                       ; 0                 ; ON      ;
;      - video_detect:U11A|state~38                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|state~37                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|state~35                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|state~36                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|state~34                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|state~39                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|trs_errors[1]                                                           ; 0                 ; ON      ;
;      - video_detect:U11B|f                                                                       ; 0                 ; ON      ;
;      - video_detect:U11B|state~38                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|state~37                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|state~35                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|state~36                                                                ; 0                 ; ON      ;
;      - video_detect:U11B|state~34                                                                ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[2]                                                                   ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[2]                                                                  ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[2]                                                                   ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[2]                                                                   ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[2]                                                                  ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[2]                                                                   ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[1]                                                                   ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[1]                                                                   ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[1]                                                                   ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[1]                                                                   ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[3]                                                                   ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[3]                                                                   ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[3]                                                                   ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[3]                                                                   ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[0]                                                                   ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[0]                                                                   ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[0]                                                                   ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[0]                                                                   ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[5]                                                                   ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[5]                                                                   ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[5]                                                                   ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[5]                                                                   ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[6]                                                                   ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[6]                                                                  ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[6]                                                                   ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[6]                                                                   ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[6]                                                                  ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[6]                                                                   ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[7]                                                                   ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[7]                                                                  ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[7]                                                                   ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[7]                                                                   ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[7]                                                                  ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[7]                                                                   ; 0                 ; ON      ;
;      - edh:U12A|acrc_errors[4]                                                                   ; 0                 ; ON      ;
;      - edh:U12A|fcrc_errors[4]                                                                   ; 0                 ; ON      ;
;      - edh:U12B|acrc_errors[4]                                                                   ; 0                 ; ON      ;
;      - edh:U12B|fcrc_errors[4]                                                                   ; 0                 ; ON      ;
;      - video_detect:U11A|trs_errors[0]                                                           ; 0                 ; ON      ;
;      - video_detect:U11B|trs_errors[0]                                                           ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset3[0]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset3[3]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset3[1]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset3[2]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|SYNC_flag~103                                                  ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset3[0]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset3[1]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset3[2]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset3[3]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset4[3]~88                                                  ; 0                 ; ON      ;
;      - reset_crcc~17                                                                             ; 0                 ; ON      ;
;      - reset_crcd~17                                                                             ; 0                 ; ON      ;
;      - autorate:u13a|state~135                                                                   ; 0                 ; ON      ;
;      - autorate:u13a|state~136                                                                   ; 0                 ; ON      ;
;      - autorate:u13a|state~137                                                                   ; 0                 ; ON      ;
;      - autorate:u13a|state~138                                                                   ; 0                 ; ON      ;
;      - autorate:u13a|state~139                                                                   ; 0                 ; ON      ;
;      - autorate:u13a|state~132                                                                   ; 0                 ; ON      ;
;      - autorate:u13a|cd0                                                                         ; 0                 ; ON      ;
;      - autorate:u13b|state~135                                                                   ; 0                 ; ON      ;
;      - autorate:u13b|state~136                                                                   ; 0                 ; ON      ;
;      - autorate:u13b|state~137                                                                   ; 0                 ; ON      ;
;      - autorate:u13b|state~138                                                                   ; 0                 ; ON      ;
;      - autorate:u13b|state~139                                                                   ; 0                 ; ON      ;
;      - autorate:u13b|state~132                                                                   ; 0                 ; ON      ;
;      - autorate:u13b|cd0                                                                         ; 0                 ; ON      ;
;      - autorate:u13a|state~131                                                                   ; 0                 ; ON      ;
;      - autorate:u13b|state~131                                                                   ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[5]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[5]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[11]                                                                ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[11]                                                                ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[0]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[0]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[6]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[6]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[12]                                                                ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[12]                                                                ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[4]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[10]                                                                ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[4]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[10]                                                                ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[1]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[1]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[7]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[13]                                                                ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[7]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[13]                                                                ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[2]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[14]                                                                ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[8]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[2]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[8]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[14]                                                                ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[15]                                                                ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[3]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|a_crc[9]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[3]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[9]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5A|edh:u4|f_crc[15]                                                                ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[5]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[5]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[11]                                                                ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[11]                                                                ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[0]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[0]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[6]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[6]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[12]                                                                ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[12]                                                                ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[4]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[10]                                                                ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[4]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[10]                                                                ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[1]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[1]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[13]                                                                ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[7]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[7]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[13]                                                                ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[2]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[14]                                                                ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[8]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[2]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[8]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[14]                                                                ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[15]                                                                ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[3]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|a_crc[9]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[3]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[9]                                                                 ; 0                 ; ON      ;
;      - tpgen:U5B|edh:u4|f_crc[15]                                                                ; 0                 ; ON      ;
;      - channelregs:u2|txsrcreg[2]                                                                ; 0                 ; ON      ;
;      - tpgen:U5A|enable_grey                                                                     ; 0                 ; ON      ;
;      - channelregs:u3|txsrcreg[2]                                                                ; 0                 ; ON      ;
;      - tpgen:U5B|enable_grey                                                                     ; 0                 ; ON      ;
;      - tpgen:U5A|enable_eg1~16                                                                   ; 0                 ; ON      ;
;      - tpgen:U5B|enable_eg1~16                                                                   ; 0                 ; ON      ;
;      - edh:U12A|read_fcrc_errors0                                                                ; 0                 ; ON      ;
;      - edh:U12A|read_acrc_errors0                                                                ; 0                 ; ON      ;
;      - edh:U12B|read_fcrc_errors0                                                                ; 0                 ; ON      ;
;      - edh:U12B|read_acrc_errors0                                                                ; 0                 ; ON      ;
;      - video_detect:U11A|old_f                                                                   ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset2[0]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset2[0]                                                     ; 0                 ; ON      ;
;      - video_detect:U11B|old_f                                                                   ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset2[1]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset2[1]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset2[2]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset2[2]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4a|dscramrx:u1|offset2[3]                                                     ; 0                 ; ON      ;
;      - smpte_core:u4b|dscramrx:u1|offset2[3]                                                     ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[1]                                                                  ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[0]                                                                  ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[1]                                                                  ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[0]                                                                  ; 0                 ; ON      ;
;      - channelregs:u2|txsrcreg[0]                                                                ; 0                 ; ON      ;
;      - channelregs:u2|txsrcreg[1]                                                                ; 0                 ; ON      ;
;      - channelregs:u2|txsrcreg[2]                                                                ; 0                 ; ON      ;
;      - channelregs:u3|txsrcreg[0]                                                                ; 0                 ; ON      ;
;      - channelregs:u3|txsrcreg[1]                                                                ; 0                 ; ON      ;
;      - channelregs:u3|txsrcreg[2]                                                                ; 0                 ; ON      ;
;      - channelregs:u2|cfgreg[4]                                                                  ; 0                 ; ON      ;
;      - channelregs:u3|cfgreg[4]                                                                  ; 0                 ; ON      ;
; rxclkc_p                                                                                         ;                   ;         ;
; rxclkd_p                                                                                         ;                   ;         ;
; scl                                                                                              ;                   ;         ;
;      - spi:u1|data_out[1]                                                                        ; 0                 ; OFF     ;
;      - spi:u1|write                                                                              ; 0                 ; OFF     ;
;      - spi:u1|address[7]                                                                         ; 0                 ; OFF     ;
;      - spi:u1|address[6]                                                                         ; 0                 ; OFF     ;
;      - spi:u1|address[5]                                                                         ; 0                 ; OFF     ;
;      - spi:u1|data_out[0]                                                                        ; 0                 ; OFF     ;
;      - spi:u1|data_out[2]                                                                        ; 0                 ; OFF     ;
;      - spi:u1|data_out[5]                                                                        ; 0                 ; OFF     ;
;      - spi:u1|data_out[3]                                                                        ; 0                 ; OFF     ;
;      - spi:u1|sdi~reg0                                                                           ; 0                 ; OFF     ;
;      - spi:u1|process1~0                                                                         ; 0                 ; OFF     ;
;      - spi:u1|reg[1]                                                                             ; 0                 ; OFF     ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[4]        ; 0                 ; OFF     ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[1]        ; 0                 ; OFF     ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[2]        ; 0                 ; OFF     ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[0]        ; 0                 ; OFF     ;
;      - spi:u1|reg[16]                                                                            ; 0                 ; OFF     ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[3]        ; 0                 ; OFF     ;
;      - spi:u1|reg[10]                                                                            ; 0                 ; OFF     ;
;      - spi:u1|reg[12]                                                                            ; 0                 ; OFF     ;
;      - spi:u1|reg[15]                                                                            ; 0                 ; OFF     ;
;      - spi:u1|reg[14]                                                                            ; 0                 ; OFF     ;
;      - spi:u1|reg[13]                                                                            ; 0                 ; OFF     ;
;      - spi:u1|reg[11]                                                                            ; 0                 ; OFF     ;
;      - spi:u1|reg[9]                                                                             ; 0                 ; OFF     ;
;      - spi:u1|reg[2]                                                                             ; 0                 ; OFF     ;
;      - spi:u1|reg[5]                                                                             ; 0                 ; OFF     ;
;      - spi:u1|reg[3]                                                                             ; 0                 ; OFF     ;
;      - spi:u1|read                                                                               ; 0                 ; OFF     ;
;      - spi:u1|data_out[6]                                                                        ; 0                 ; OFF     ;
;      - spi:u1|data_out[7]                                                                        ; 0                 ; OFF     ;
;      - spi:u1|data_out[4]                                                                        ; 0                 ; OFF     ;
;      - spi:u1|reg[6]                                                                             ; 0                 ; OFF     ;
;      - spi:u1|reg[7]                                                                             ; 0                 ; OFF     ;
;      - spi:u1|reg[4]                                                                             ; 0                 ; OFF     ;
;      - spi:u1|address[4]                                                                         ; 0                 ; OFF     ;
;      - spi:u1|address[1]                                                                         ; 0                 ; OFF     ;
;      - spi:u1|address[0]                                                                         ; 0                 ; OFF     ;
;      - spi:u1|address[3]                                                                         ; 0                 ; OFF     ;
;      - spi:u1|address[2]                                                                         ; 0                 ; OFF     ;
;      - spi:u1|channel                                                                            ; 0                 ; OFF     ;
;      - spi:u1|reg[23]                                                                            ; 0                 ; OFF     ;
; scse1                                                                                            ;                   ;         ;
;      - spi:u1|write                                                                              ; 0                 ; ON      ;
;      - spi:u1|sdi~reg0                                                                           ; 0                 ; ON      ;
;      - spi:u1|process1~0                                                                         ; 0                 ; ON      ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[4]        ; 0                 ; ON      ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[1]        ; 0                 ; ON      ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[2]        ; 0                 ; ON      ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[0]        ; 0                 ; ON      ;
;      - spi:u1|reg[2]~181                                                                         ; 0                 ; ON      ;
;      - spi:u1|lpm_counter:bitcount_rtl_2|alt_counter_stratix:wysi_counter|counter_cell[3]        ; 0                 ; ON      ;
;      - spi:u1|reg[3]~182                                                                         ; 0                 ; ON      ;
;      - spi:u1|reg[6]~183                                                                         ; 0                 ; ON      ;
;      - spi:u1|reg[2]~184                                                                         ; 0                 ; ON      ;
;      - spi:u1|reg[9]~185                                                                         ; 0                 ; ON      ;
;      - spi:u1|read                                                                               ; 0                 ; ON      ;
; sdo                                                                                              ;                   ;         ;
;      - spi:u1|data_out[0]                                                                        ; 0                 ; ON      ;
;      - spi:u1|reg[1]                                                                             ; 0                 ; ON      ;
;      - spi:u1|reg[16]                                                                            ; 0                 ; ON      ;
;      - spi:u1|reg[10]                                                                            ; 0                 ; ON      ;
;      - spi:u1|reg[12]                                                                            ; 0                 ; ON      ;
;      - spi:u1|reg[15]                                                                            ; 0                 ; ON      ;
;      - spi:u1|reg[14]                                                                            ; 0                 ; ON      ;
;      - spi:u1|reg[13]                                                                            ; 0                 ; ON      ;
;      - spi:u1|reg[11]                                                                            ; 0                 ; ON      ;
;      - spi:u1|reg[9]                                                                             ; 0                 ; ON      ;
;      - spi:u1|reg[2]                                                                             ; 0                 ; ON      ;
;      - spi:u1|reg[5]                                                                             ; 0                 ; ON      ;
;      - spi:u1|reg[3]                                                                             ; 0                 ; ON      ;
;      - spi:u1|reg[6]                                                                             ; 0                 ; ON      ;
;      - spi:u1|reg[7]                                                                             ; 0                 ; ON      ;
;      - spi:u1|reg[4]                                                                             ; 0                 ; ON      ;
;      - spi:u1|address[0]                                                                         ; 0                 ; ON      ;
;      - spi:u1|reg[23]                                                                            ; 0                 ; ON      ;
; clkout                                                                                           ;                   ;         ;
;      - autorate:u13b|next_freq[0]                                                                ; 1                 ; OFF     ;
;      - autorate:u13a|next_freq[0]                                                                ; 1                 ; OFF     ;
;      - autorate:u13b|next_freq[1]                                                                ; 1                 ; OFF     ;
;      - autorate:u13a|next_freq[1]                                                                ; 1                 ; OFF     ;
;      - autorate:u13a|state~134                                                                   ; 1                 ; OFF     ;
;      - autorate:u13a|state~135                                                                   ; 1                 ; OFF     ;
;      - autorate:u13a|state~136                                                                   ; 1                 ; OFF     ;
;      - autorate:u13a|state~133                                                                   ; 1                 ; OFF     ;
;      - autorate:u13a|state~137                                                                   ; 1                 ; OFF     ;
;      - autorate:u13a|state~138                                                                   ; 1                 ; OFF     ;
;      - autorate:u13a|state~139                                                                   ; 1                 ; OFF     ;
;      - autorate:u13a|state~132                                                                   ; 1                 ; OFF     ;
;      - autorate:u13a|state~130                                                                   ; 1                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[7] ; 1                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[6] ; 1                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[5] ; 1                 ; OFF     ;
;      - autorate:u13a|lfi0                                                                        ; 1                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[4] ; 1                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[3] ; 1                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[2] ; 1                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[1] ; 1                 ; OFF     ;
;      - autorate:u13a|lpm_counter:lficount_rtl_1|alt_counter_stratix:wysi_counter|counter_cell[0] ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[18]                                                              ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[21]                                                              ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[19]                                                              ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[20]                                                              ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[16]                                                              ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[17]                                                              ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[13]                                                              ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[14]                                                              ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[0]                                                               ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[1]                                                               ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[2]                                                               ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[3]                                                               ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[4]                                                               ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[5]                                                               ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[6]                                                               ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[7]                                                               ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[8]                                                               ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[9]                                                               ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[10]                                                              ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[11]                                                              ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[12]                                                              ; 1                 ; OFF     ;
;      - autorate:u13a|timer200ms[15]                                                              ; 1                 ; OFF     ;
;      - autorate:u13b|state~134                                                                   ; 1                 ; OFF     ;
;      - autorate:u13b|state~135                                                                   ; 1                 ; OFF     ;
;      - autorate:u13b|state~136                                                                   ; 1                 ; OFF     ;
;      - autorate:u13b|state~133                                                                   ; 1                 ; OFF     ;
;      - autorate:u13b|state~137                                                                   ; 1                 ; OFF     ;
;      - autorate:u13b|state~138                                                                   ; 1                 ; OFF     ;
;      - autorate:u13b|state~139                                                                   ; 1                 ; OFF     ;
;      - autorate:u13b|state~132                                                                   ; 1                 ; OFF     ;
;      - autorate:u13b|state~130                                                                   ; 1                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[7] ; 1                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[6] ; 1                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[5] ; 1                 ; OFF     ;
;      - autorate:u13b|lfi0                                                                        ; 1                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[4] ; 1                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[3] ; 1                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[2] ; 1                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[1] ; 1                 ; OFF     ;
;      - autorate:u13b|lpm_counter:lficount_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[0] ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[18]                                                              ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[21]                                                              ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[19]                                                              ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[20]                                                              ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[16]                                                              ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[17]                                                              ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[13]                                                              ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[14]                                                              ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[0]                                                               ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[1]                                                               ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[2]                                                               ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[3]                                                               ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[4]                                                               ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[5]                                                               ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[6]                                                               ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[7]                                                               ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[8]                                                               ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[9]                                                               ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[10]                                                              ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[11]                                                              ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[12]                                                              ; 1                 ; OFF     ;
;      - autorate:u13b|timer200ms[15]                                                              ; 1                 ; OFF     ;
;      - autorate:u13a|state~131                                                                   ; 1                 ; OFF     ;
;      - autorate:u13b|state~131                                                                   ; 1                 ; OFF     ;
;      - autorate:u13a|state~129                                                                   ; 1                 ; OFF     ;
;      - autorate:u13b|state~129                                                                   ; 1                 ; OFF     ;
;      - autorate:u13a|cd0                                                                         ; 1                 ; OFF     ;
;      - autorate:u13b|cd0                                                                         ; 1                 ; OFF     ;
; ptxdc[2]                                                                                         ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[7]                                                        ; 1                 ; ON      ;
; ptxdc[7]                                                                                         ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[2]                                                        ; 0                 ; ON      ;
; ptxdc[3]                                                                                         ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[6]                                                        ; 1                 ; ON      ;
; ptxdc[6]                                                                                         ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[3]                                                        ; 1                 ; ON      ;
; ptxdc[5]                                                                                         ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[4]                                                        ; 0                 ; ON      ;
; ptxdc[0]                                                                                         ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[9]                                                        ; 1                 ; ON      ;
; ptxdc[4]                                                                                         ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[5]                                                        ; 0                 ; ON      ;
; ptxdc[1]                                                                                         ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[8]                                                        ; 0                 ; ON      ;
; ptxdc[8]                                                                                         ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[1]                                                        ; 1                 ; ON      ;
; ptxdc[9]                                                                                         ;                   ;         ;
;      - smpte_core:u4a|scramtx:u2|iregA[0]                                                        ; 0                 ; ON      ;
; ptxdd[2]                                                                                         ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[7]                                                        ; 1                 ; ON      ;
; ptxdd[7]                                                                                         ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[2]                                                        ; 0                 ; ON      ;
; ptxdd[3]                                                                                         ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[6]                                                        ; 1                 ; ON      ;
; ptxdd[6]                                                                                         ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[3]                                                        ; 0                 ; ON      ;
; ptxdd[5]                                                                                         ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[4]                                                        ; 1                 ; ON      ;
; ptxdd[0]                                                                                         ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[9]                                                        ; 0                 ; ON      ;
; ptxdd[4]                                                                                         ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[5]                                                        ; 0                 ; ON      ;
; ptxdd[1]                                                                                         ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[8]                                                        ; 1                 ; ON      ;
; ptxdd[8]                                                                                         ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[1]                                                        ; 0                 ; ON      ;
; ptxdd[9]                                                                                         ;                   ;         ;
;      - smpte_core:u4b|scramtx:u2|iregA[0]                                                        ; 0                 ; ON      ;
; rxdc[1]                                                                                          ;                   ;         ;
;      - rxdata_inc[3]                                                                             ; 1                 ; ON      ;
; rxclkc_n                                                                                         ;                   ;         ;
;      - rxdata_inc[0]                                                                             ; 1                 ; OFF     ;
;      - rxdata_inc[3]                                                                             ; 1                 ; OFF     ;
;      - rxdata_inc[2]                                                                             ; 1                 ; OFF     ;
;      - rxdata_inc[7]                                                                             ; 1                 ; OFF     ;
;      - rxdata_inc[8]                                                                             ; 1                 ; OFF     ;
;      - rxdata_inc[1]                                                                             ; 1                 ; OFF     ;
;      - rxdata_inc[5]                                                                             ; 1                 ; OFF     ;
;      - rxdata_inc[6]                                                                             ; 1                 ; OFF     ;
;      - rxdata_inc[4]                                                                             ; 1                 ; OFF     ;
;      - rxdata_inc[9]                                                                             ; 1                 ; OFF     ;
; rxdc[0]                                                                                          ;                   ;         ;
;      - rxdata_inc[2]                                                                             ; 0                 ; ON      ;
; rxdc[5]                                                                                          ;                   ;         ;
;      - rxdata_inc[7]                                                                             ; 0                 ; ON      ;
; rxdc[6]                                                                                          ;                   ;         ;
;      - rxdata_inc[8]                                                                             ; 0                 ; ON      ;
; rxstc[1]                                                                                         ;                   ;         ;
;      - rxdata_inc[0]                                                                             ; 0                 ; ON      ;
; rxstc[0]                                                                                         ;                   ;         ;
;      - rxdata_inc[1]                                                                             ; 0                 ; ON      ;
; rxdc[3]                                                                                          ;                   ;         ;
;      - rxdata_inc[5]                                                                             ; 0                 ; ON      ;
; rxdc[4]                                                                                          ;                   ;         ;
;      - rxdata_inc[6]                                                                             ; 0                 ; ON      ;
; rxdc[2]                                                                                          ;                   ;         ;
;      - rxdata_inc[4]                                                                             ; 0                 ; ON      ;
; rxdd[1]                                                                                          ;                   ;         ;
;      - rxdata_ind[3]                                                                             ; 0                 ; ON      ;
; rxclkd_n                                                                                         ;                   ;         ;
;      - rxdata_ind[0]                                                                             ; 0                 ; OFF     ;
;      - rxdata_ind[3]                                                                             ; 0                 ; OFF     ;
;      - rxdata_ind[2]                                                                             ; 0                 ; OFF     ;
;      - rxdata_ind[7]                                                                             ; 0                 ; OFF     ;
;      - rxdata_ind[8]                                                                             ; 0                 ; OFF     ;
;      - rxdata_ind[1]                                                                             ; 0                 ; OFF     ;
;      - rxdata_ind[5]                                                                             ; 0                 ; OFF     ;
;      - rxdata_ind[6]                                                                             ; 0                 ; OFF     ;
;      - rxdata_ind[4]                                                                             ; 0                 ; OFF     ;
;      - rxdata_ind[9]                                                                             ; 0                 ; OFF     ;
; rxdd[0]                                                                                          ;                   ;         ;
;      - rxdata_ind[2]                                                                             ; 1                 ; ON      ;
; rxdd[5]                                                                                          ;                   ;         ;
;      - rxdata_ind[7]                                                                             ; 1                 ; ON      ;
; rxdd[6]                                                                                          ;                   ;         ;
;      - rxdata_ind[8]                                                                             ; 0                 ; ON      ;
; rxstd[1]                                                                                         ;                   ;         ;
;      - rxdata_ind[0]                                                                             ; 1                 ; ON      ;
; rxstd[0]                                                                                         ;                   ;         ;
;      - rxdata_ind[1]                                                                             ; 0                 ; ON      ;
; rxdd[3]                                                                                          ;                   ;         ;
;      - rxdata_ind[5]                                                                             ; 0                 ; ON      ;
; rxdd[4]                                                                                          ;                   ;         ;
;      - rxdata_ind[6]                                                                             ; 0                 ; ON      ;
; rxdd[2]                                                                                          ;                   ;         ;
;      - rxdata_ind[4]                                                                             ; 0                 ; ON      ;
; rxdc[7]                                                                                          ;                   ;         ;
;      - rxdata_inc[9]                                                                             ; 1                 ; ON      ;
; rxdd[7]                                                                                          ;                   ;         ;
;      - rxdata_ind[9]                                                                             ; 0                 ; ON      ;
; ifclk                                                                                            ;                   ;         ;
; pa7_flagd_slcs                                                                                   ;                   ;         ;
; fd[15]                                                                                           ;                   ;         ;
; fd[14]                                                                                           ;                   ;         ;
; fd[13]                                                                                           ;                   ;         ;
; fd[12]                                                                                           ;                   ;         ;
; fd[11]                                                                                           ;                   ;         ;
; fd[10]                                                                                           ;                   ;         ;
; fd[9]                                                                                            ;                   ;         ;
; fd[8]                                                                                            ;                   ;         ;
; fd[7]                                                                                            ;                   ;         ;
; fd[6]                                                                                            ;                   ;         ;
; fd[5]                                                                                            ;                   ;         ;
; fd[4]                                                                                            ;                   ;         ;
; fd[3]                                                                                            ;                   ;         ;
; fd[2]                                                                                            ;                   ;         ;
; fd[1]                                                                                            ;                   ;         ;
; fd[0]                                                                                            ;                   ;         ;
; cd_mutec                                                                                         ;                   ;         ;
;      - ledcdc~8                                                                                  ; 0                 ; ON      ;
;      - channelregs:u2|statusreg[1]                                                               ; 0                 ; ON      ;
; cd_muted                                                                                         ;                   ;         ;
;      - ledcdd~8                                                                                  ; 1                 ; ON      ;
;      - channelregs:u3|statusreg[1]                                                               ; 1                 ; ON      ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------+---------------+---------+------------------------------------------+--------+----------------------+------------------+
; Name                                                                                  ; Location      ; Fan-Out ; Usage                                    ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------------------+---------------+---------+------------------------------------------+--------+----------------------+------------------+
; autorate:u13a|process0~217                                                            ; LC_X12_Y29_N1 ; 7       ; Sync. clear                              ; no     ; --                   ; --               ;
; autorate:u13a|process0~222                                                            ; LC_X13_Y30_N6 ; 30      ; Sync. clear, Sync. load                  ; no     ; --                   ; --               ;
; autorate:u13a|reduce_nor~1                                                            ; LC_X13_Y30_N7 ; 14      ; Sync. load                               ; no     ; --                   ; --               ;
; autorate:u13b|process0~217                                                            ; LC_X13_Y29_N2 ; 7       ; Sync. clear                              ; no     ; --                   ; --               ;
; autorate:u13b|process0~222                                                            ; LC_X15_Y30_N8 ; 30      ; Sync. clear, Sync. load                  ; no     ; --                   ; --               ;
; autorate:u13b|reduce_nor~1                                                            ; LC_X15_Y30_N9 ; 14      ; Sync. load                               ; no     ; --                   ; --               ;
; channelregs:u2|cfgreg[1]~4                                                            ; LC_X12_Y9_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ;
; channelregs:u2|txsrcreg[2]                                                            ; LC_X14_Y9_N8  ; 56      ; Sync. load                               ; no     ; --                   ; --               ;
; channelregs:u2|txsrcreg[2]~0                                                          ; LC_X14_Y9_N1  ; 3       ; Clock enable                             ; no     ; --                   ; --               ;
; channelregs:u3|cfgreg[5]~1                                                            ; LC_X13_Y9_N4  ; 8       ; Clock enable                             ; no     ; --                   ; --               ;
; channelregs:u3|readYcrc                                                               ; LC_X8_Y10_N1  ; 130     ; Clock                                    ; no     ; --                   ; --               ;
; channelregs:u3|txsrcreg[2]                                                            ; LC_X9_Y7_N8   ; 56      ; Sync. load                               ; no     ; --                   ; --               ;
; channelregs:u3|txsrcreg[2]~0                                                          ; LC_X9_Y7_N2   ; 3       ; Clock enable                             ; no     ; --                   ; --               ;
; clkout                                                                                ; PIN_B6        ; 90      ; Clock                                    ; no     ; --                   ; --               ;
; crc292check:U10CC|crc_errors~1088                                                     ; LC_X5_Y10_N4  ; 32      ; Sync. load                               ; no     ; --                   ; --               ;
; crc292check:U10CY|crc_errors~1088                                                     ; LC_X37_Y5_N4  ; 32      ; Sync. load                               ; no     ; --                   ; --               ;
; crc292check:U10DC|crc_errors~1088                                                     ; LC_X36_Y25_N0 ; 32      ; Sync. load                               ; no     ; --                   ; --               ;
; crc292check:U10DY|crc_errors~1088                                                     ; LC_X28_Y24_N7 ; 32      ; Sync. load                               ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~13                                                                ; LC_X16_Y18_N5 ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~19                                                                ; LC_X21_Y17_N8 ; 14      ; Clock enable                             ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~20                                                                ; LC_X17_Y16_N4 ; 10      ; Clock enable                             ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~21                                                                ; LC_X17_Y17_N4 ; 13      ; Clock enable                             ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~22                                                                ; LC_X21_Y17_N7 ; 14      ; Clock enable                             ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~23                                                                ; LC_X17_Y17_N3 ; 10      ; Clock enable                             ; no     ; --                   ; --               ;
; edh:U12A|reduce_nor~409                                                               ; LC_X21_Y17_N2 ; 14      ; Clock enable                             ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~13                                                                ; LC_X62_Y26_N6 ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~19                                                                ; LC_X62_Y24_N3 ; 14      ; Clock enable                             ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~20                                                                ; LC_X60_Y24_N7 ; 11      ; Clock enable                             ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~21                                                                ; LC_X63_Y24_N1 ; 14      ; Clock enable                             ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~22                                                                ; LC_X62_Y25_N4 ; 14      ; Clock enable                             ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~23                                                                ; LC_X63_Y24_N5 ; 11      ; Clock enable                             ; no     ; --                   ; --               ;
; edh:U12B|reduce_nor~404                                                               ; LC_X62_Y24_N4 ; 14      ; Clock enable                             ; no     ; --                   ; --               ;
; eg1_292:U6A|LessThan~1185                                                             ; LC_X47_Y18_N7 ; 12      ; Sync. clear                              ; no     ; --                   ; --               ;
; eg1_292:U6A|LessThan~3336                                                             ; LC_X45_Y22_N1 ; 11      ; Sync. load                               ; no     ; --                   ; --               ;
; eg1_292:U6A|reduce_nor~119                                                            ; LC_X45_Y20_N2 ; 11      ; Clock enable                             ; no     ; --                   ; --               ;
; eg1_292:U6B|LessThan~1185                                                             ; LC_X27_Y28_N8 ; 12      ; Sync. clear                              ; no     ; --                   ; --               ;
; eg1_292:U6B|LessThan~3257                                                             ; LC_X28_Y25_N8 ; 11      ; Sync. load                               ; no     ; --                   ; --               ;
; eg1_292:U6B|reduce_nor~119                                                            ; LC_X28_Y28_N9 ; 11      ; Clock enable                             ; no     ; --                   ; --               ;
; enable_eg1_292c~7                                                                     ; LC_X21_Y22_N2 ; 82      ; Async. clear, Async. load, Clock enable  ; no     ; --                   ; --               ;
; enable_eg1_292d~7                                                                     ; LC_X34_Y23_N2 ; 82      ; Async. clear, Async. load, Clock enable  ; no     ; --                   ; --               ;
; enable_grey_292c                                                                      ; LC_X14_Y9_N9  ; 97      ; Async. clear, Clock enable               ; no     ; --                   ; --               ;
; enable_grey_292d~8                                                                    ; LC_X39_Y10_N4 ; 82      ; Async. clear, Async. load, Clock enable  ; no     ; --                   ; --               ;
; enable_rp198c                                                                         ; LC_X14_Y9_N4  ; 82      ; Async. clear, Async. load, Clock enable  ; no     ; --                   ; --               ;
; enable_rp198d                                                                         ; LC_X39_Y10_N2 ; 82      ; Async. clear, Async. load, Clock enable  ; no     ; --                   ; --               ;
; grey_292:U9B|LessThan~376                                                             ; LC_X44_Y6_N3  ; 12      ; Sync. clear                              ; no     ; --                   ; --               ;
; grey_292:U9B|LessThan~757                                                             ; LC_X43_Y9_N8  ; 11      ; Sync. load                               ; no     ; --                   ; --               ;
; grey_292:U9B|reduce_nor~105                                                           ; LC_X43_Y10_N4 ; 11      ; Clock enable                             ; no     ; --                   ; --               ;
; hdsdi_ffebu_cb:U9A|ffebu_colorbar:colorbar|load                                       ; LC_X57_Y18_N2 ; 11      ; Async. clear, Async. load                ; no     ; --                   ; --               ;
; hdsdi_ffebu_cb:U9A|hd_framegenerator:hdframe|line_clk~4                               ; LC_X57_Y10_N4 ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; hdsdi_ffebu_cb:U9A|hd_framegenerator:hdframe|line_clk~reg0                            ; LC_X57_Y10_N7 ; 13      ; Clock                                    ; no     ; --                   ; --               ;
; reduce_nor~356                                                                        ; LC_X16_Y21_N0 ; 47      ; Async. clear, Async. load, Output enable ; no     ; --                   ; --               ;
; reduce_nor~357                                                                        ; LC_X48_Y9_N7  ; 50      ; Async. clear, Async. load, Output enable ; no     ; --                   ; --               ;
; reduce_nor~359                                                                        ; LC_X14_Y9_N3  ; 22      ; Sync. load                               ; no     ; --                   ; --               ;
; reduce_nor~361                                                                        ; LC_X33_Y20_N4 ; 22      ; Sync. load                               ; no     ; --                   ; --               ;
; reset_crcc~17                                                                         ; LC_X29_Y9_N2  ; 168     ; Async. clear, Clock enable               ; no     ; --                   ; --               ;
; reset_crcd~17                                                                         ; LC_X13_Y10_N2 ; 168     ; Async. clear, Clock enable               ; no     ; --                   ; --               ;
; reset_n                                                                               ; PIN_H2        ; 296     ; Async. clear, Clock enable               ; no     ; --                   ; --               ;
; rp198:U8A|LessThan~1035                                                               ; LC_X28_Y17_N8 ; 11      ; Sync. load                               ; no     ; --                   ; --               ;
; rp198:U8A|LessThan~511                                                                ; LC_X26_Y18_N1 ; 12      ; Sync. clear                              ; no     ; --                   ; --               ;
; rp198:U8A|reduce_nor~121                                                              ; LC_X25_Y18_N4 ; 11      ; Clock enable                             ; no     ; --                   ; --               ;
; rp198:U8B|LessThan~1030                                                               ; LC_X25_Y24_N4 ; 11      ; Sync. load                               ; no     ; --                   ; --               ;
; rp198:U8B|LessThan~511                                                                ; LC_X22_Y23_N9 ; 12      ; Sync. clear                              ; no     ; --                   ; --               ;
; rp198:U8B|reduce_nor~121                                                              ; LC_X22_Y22_N0 ; 11      ; Clock enable                             ; no     ; --                   ; --               ;
; rxclkc2                                                                               ; LC_X61_Y16_N2 ; 455     ; Clock                                    ; yes    ; Global clock         ; GCLK4            ;
; rxclkc_n                                                                              ; PIN_J14       ; 10      ; Clock                                    ; no     ; --                   ; --               ;
; rxclkc_p                                                                              ; PIN_J15       ; 246     ; Clock                                    ; yes    ; Global clock         ; GCLK6            ;
; rxclkd2                                                                               ; LC_X58_Y16_N2 ; 455     ; Clock                                    ; yes    ; Global clock         ; GCLK5            ;
; rxclkd_n                                                                              ; PIN_H4        ; 10      ; Clock                                    ; no     ; --                   ; --               ;
; rxclkd_p                                                                              ; PIN_J3        ; 245     ; Clock                                    ; yes    ; Global clock         ; GCLK2            ;
; scl                                                                                   ; PIN_M2        ; 42      ; Clock                                    ; no     ; --                   ; --               ;
; scse1                                                                                 ; PIN_L3        ; 14      ; Async. clear                             ; no     ; --                   ; --               ;
; smpte_292:U7A|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|offset_detect2[4] ; LC_X31_Y5_N2  ; 20      ; Sync. load                               ; no     ; --                   ; --               ;
; smpte_292:U7A|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|reduce_or~192     ; LC_X31_Y5_N6  ; 5       ; Clock enable                             ; no     ; --                   ; --               ;
; smpte_292:U7A|dscram20_top:dscram20_top_inst|reset_sync                               ; LC_X28_Y10_N2 ; 215     ; Async. clear                             ; no     ; --                   ; --               ;
; smpte_292:U7A|scram20_top:scram20_top_inst|reset_sync                                 ; LC_X28_Y10_N4 ; 181     ; Async. clear                             ; no     ; --                   ; --               ;
; smpte_292:U7A|scram20_top:scram20_top_inst|scram20:scram20_inst|N~18                  ; LC_X29_Y12_N7 ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; smpte_292:U7B|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|offset_detect2[4] ; LC_X40_Y28_N9 ; 20      ; Sync. load                               ; no     ; --                   ; --               ;
; smpte_292:U7B|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|reduce_or~192     ; LC_X40_Y28_N4 ; 5       ; Clock enable                             ; no     ; --                   ; --               ;
; smpte_292:U7B|dscram20_top:dscram20_top_inst|reset_sync                               ; LC_X42_Y20_N4 ; 215     ; Async. clear                             ; no     ; --                   ; --               ;
; smpte_292:U7B|scram20_top:scram20_top_inst|reset_sync                                 ; LC_X42_Y20_N2 ; 181     ; Async. clear                             ; no     ; --                   ; --               ;
; smpte_292:U7B|scram20_top:scram20_top_inst|scram20:scram20_inst|N~18                  ; LC_X40_Y11_N8 ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; smpte_core:u4a|dscramrx:u1|SYNC_flag~103                                              ; LC_X18_Y8_N2  ; 2       ; Clock enable                             ; no     ; --                   ; --               ;
; smpte_core:u4a|dscramrx:u1|offset4[3]~0                                               ; LC_X18_Y8_N8  ; 4       ; Clock enable                             ; no     ; --                   ; --               ;
; smpte_core:u4b|dscramrx:u1|offset4[3]~88                                              ; LC_X40_Y20_N9 ; 4       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|Mux~202                                                                        ; LC_X3_Y8_N0   ; 2       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|Mux~852                                                                        ; LC_X3_Y8_N2   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|channel                                                                        ; LC_X7_Y9_N2   ; 27      ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|channel~23                                                                     ; LC_X3_Y8_N6   ; 9       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|data_out[1]~16                                                                 ; LC_X12_Y7_N2  ; 8       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|process1~0                                                                     ; LC_X7_Y9_N0   ; 1       ; Output enable                            ; no     ; --                   ; --               ;
; spi:u1|read                                                                           ; LC_X12_Y8_N7  ; 153     ; Clock                                    ; no     ; --                   ; --               ;
; spi:u1|reg[10]~8                                                                      ; LC_X3_Y8_N4   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[11]~7                                                                      ; LC_X1_Y7_N7   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[12]~6                                                                      ; LC_X3_Y7_N4   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[13]~5                                                                      ; LC_X1_Y7_N0   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[14]~4                                                                      ; LC_X2_Y8_N4   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[15]~3                                                                      ; LC_X2_Y8_N6   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[16]~2                                                                      ; LC_X3_Y8_N8   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[1]~0                                                                       ; LC_X1_Y7_N6   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[23]~1                                                                      ; LC_X3_Y8_N3   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[2]~10                                                                      ; LC_X3_Y8_N5   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[3]~12                                                                      ; LC_X1_Y7_N2   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[4]~15                                                                      ; LC_X12_Y8_N8  ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[5]~11                                                                      ; LC_X1_Y7_N1   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[6]~14                                                                      ; LC_X2_Y7_N5   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[7]~13                                                                      ; LC_X1_Y8_N5   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|reg[9]~9                                                                       ; LC_X1_Y7_N5   ; 1       ; Clock enable                             ; no     ; --                   ; --               ;
; spi:u1|write                                                                          ; LC_X12_Y9_N5  ; 22      ; Clock                                    ; no     ; --                   ; --               ;
; tpgen:U5A|eg1:u1|LessThan~268                                                         ; LC_X14_Y21_N7 ; 13      ; Sync. clear                              ; no     ; --                   ; --               ;
; tpgen:U5A|eg1:u1|LessThan~27791                                                       ; LC_X13_Y28_N3 ; 10      ; Sync. load                               ; no     ; --                   ; --               ;
; tpgen:U5A|eg1:u1|linecount[9]~10                                                      ; LC_X14_Y21_N6 ; 10      ; Clock enable                             ; no     ; --                   ; --               ;
; tpgen:U5A|enable_eg1~16                                                               ; LC_X21_Y22_N4 ; 57      ; Async. clear, Async. load, Clock enable  ; no     ; --                   ; --               ;
; tpgen:U5A|enable_grey                                                                 ; LC_X14_Y9_N6  ; 53      ; Async. clear, Async. load, Clock enable  ; no     ; --                   ; --               ;
; tpgen:U5A|enable_rp178                                                                ; LC_X14_Y9_N8  ; 53      ; Async. clear, Async. load, Clock enable  ; no     ; --                   ; --               ;
; tpgen:U5A|grey:u2|LessThan~157                                                        ; LC_X8_Y18_N4  ; 10      ; Sync. load                               ; no     ; --                   ; --               ;
; tpgen:U5A|grey:u2|LessThan~93                                                         ; LC_X13_Y20_N6 ; 12      ; Sync. clear                              ; no     ; --                   ; --               ;
; tpgen:U5A|grey:u2|comb~38                                                             ; LC_X14_Y12_N5 ; 4       ; Async. clear, Async. load                ; no     ; --                   ; --               ;
; tpgen:U5A|grey:u2|linecount[9]~10                                                     ; LC_X13_Y20_N9 ; 10      ; Clock enable                             ; no     ; --                   ; --               ;
; tpgen:U5A|rp178:u3|LessThan~145                                                       ; LC_X11_Y21_N8 ; 12      ; Sync. clear                              ; no     ; --                   ; --               ;
; tpgen:U5A|rp178:u3|LessThan~253                                                       ; LC_X9_Y15_N5  ; 10      ; Sync. load                               ; no     ; --                   ; --               ;
; tpgen:U5A|rp178:u3|comb~36                                                            ; LC_X11_Y23_N2 ; 4       ; Async. clear, Async. load                ; no     ; --                   ; --               ;
; tpgen:U5A|rp178:u3|linecount[9]~10                                                    ; LC_X11_Y21_N6 ; 10      ; Clock enable                             ; no     ; --                   ; --               ;
; tpgen:U5B|eg1:u1|LessThan~268                                                         ; LC_X59_Y13_N8 ; 13      ; Sync. clear                              ; no     ; --                   ; --               ;
; tpgen:U5B|eg1:u1|LessThan~27473                                                       ; LC_X52_Y12_N3 ; 10      ; Sync. load                               ; no     ; --                   ; --               ;
; tpgen:U5B|eg1:u1|linecount[9]~10                                                      ; LC_X59_Y13_N9 ; 10      ; Clock enable                             ; no     ; --                   ; --               ;
; tpgen:U5B|enable_eg1~16                                                               ; LC_X34_Y23_N4 ; 57      ; Async. clear, Async. load, Clock enable  ; no     ; --                   ; --               ;
; tpgen:U5B|enable_grey                                                                 ; LC_X39_Y10_N5 ; 53      ; Async. clear, Async. load, Clock enable  ; no     ; --                   ; --               ;
; tpgen:U5B|enable_rp178                                                                ; LC_X9_Y7_N8   ; 53      ; Async. clear, Async. load, Clock enable  ; no     ; --                   ; --               ;
; tpgen:U5B|grey:u2|LessThan~157                                                        ; LC_X62_Y8_N4  ; 10      ; Sync. load                               ; no     ; --                   ; --               ;
; tpgen:U5B|grey:u2|LessThan~93                                                         ; LC_X60_Y12_N6 ; 12      ; Sync. clear                              ; no     ; --                   ; --               ;
; tpgen:U5B|grey:u2|comb~38                                                             ; LC_X43_Y11_N5 ; 4       ; Async. clear, Async. load                ; no     ; --                   ; --               ;
; tpgen:U5B|grey:u2|linecount[9]~10                                                     ; LC_X60_Y12_N8 ; 10      ; Clock enable                             ; no     ; --                   ; --               ;
; tpgen:U5B|rp178:u3|LessThan~145                                                       ; LC_X60_Y9_N6  ; 12      ; Sync. clear                              ; no     ; --                   ; --               ;
; tpgen:U5B|rp178:u3|LessThan~253                                                       ; LC_X62_Y14_N1 ; 10      ; Sync. load                               ; no     ; --                   ; --               ;
; tpgen:U5B|rp178:u3|comb~36                                                            ; LC_X63_Y9_N2  ; 4       ; Async. clear, Async. load                ; no     ; --                   ; --               ;
; tpgen:U5B|rp178:u3|linecount[9]~10                                                    ; LC_X60_Y9_N8  ; 10      ; Clock enable                             ; no     ; --                   ; --               ;
; txclkc2                                                                               ; LC_X9_Y16_N5  ; 582     ; Clock                                    ; yes    ; Global clock         ; GCLK0            ;
; txclkd2                                                                               ; LC_X8_Y16_N2  ; 569     ; Clock                                    ; yes    ; Global clock         ; GCLK3            ;
; txclkoc                                                                               ; PIN_J16       ; 283     ; Clock                                    ; yes    ; Global clock         ; GCLK7            ;
; txclkod                                                                               ; PIN_J4        ; 283     ; Clock                                    ; yes    ; Global clock         ; GCLK1            ;
; video_detect:U11A|video_type[2]                                                       ; LC_X16_Y13_N8 ; 56      ; Sync. load                               ; no     ; --                   ; --               ;
; video_detect:U11B|video_type[2]                                                       ; LC_X58_Y28_N3 ; 55      ; Sync. load                               ; no     ; --                   ; --               ;
+---------------------------------------------------------------------------------------+---------------+---------+------------------------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                  ;
+----------+---------------+---------+----------------------+------------------+
; Name     ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+----------+---------------+---------+----------------------+------------------+
; rxclkc2  ; LC_X61_Y16_N2 ; 455     ; Global clock         ; GCLK4            ;
; rxclkc_p ; PIN_J15       ; 246     ; Global clock         ; GCLK6            ;
; rxclkd2  ; LC_X58_Y16_N2 ; 455     ; Global clock         ; GCLK5            ;
; rxclkd_p ; PIN_J3        ; 245     ; Global clock         ; GCLK2            ;
; txclkc2  ; LC_X9_Y16_N5  ; 582     ; Global clock         ; GCLK0            ;
; txclkd2  ; LC_X8_Y16_N2  ; 569     ; Global clock         ; GCLK3            ;
; txclkoc  ; PIN_J16       ; 283     ; Global clock         ; GCLK7            ;
; txclkod  ; PIN_J4        ; 283     ; Global clock         ; GCLK1            ;
+----------+---------------+---------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                 ;
+---------------------------------------------------------------------------------------+---------+
; Name                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------+---------+
; reset_n                                                                               ; 298     ;
; smpte_292:U7B|dscram20_top:dscram20_top_inst|reset_sync                               ; 215     ;
; smpte_292:U7A|dscram20_top:dscram20_top_inst|reset_sync                               ; 215     ;
; ~GND                                                                                  ; 200     ;
; smpte_292:U7B|scram20_top:scram20_top_inst|reset_sync                                 ; 181     ;
; smpte_292:U7A|scram20_top:scram20_top_inst|reset_sync                                 ; 181     ;
; reset_crcd~17                                                                         ; 168     ;
; reset_crcc~17                                                                         ; 168     ;
; spi:u1|read                                                                           ; 153     ;
; channelregs:u3|readYcrc                                                               ; 130     ;
; channelregs:u3|cfgreg[0]                                                              ; 127     ;
; channelregs:u2|cfgreg[0]                                                              ; 122     ;
; channelregs:u3|cfgreg[4]                                                              ; 99      ;
; enable_grey_292c                                                                      ; 97      ;
; channelregs:u2|cfgreg[4]                                                              ; 96      ;
; video_detect:U11A|video_type[1]                                                       ; 92      ;
; clkout                                                                                ; 90      ;
; video_detect:U11B|video_type[1]                                                       ; 90      ;
; enable_eg1_292d~7                                                                     ; 82      ;
; enable_grey_292d~8                                                                    ; 82      ;
; enable_eg1_292c~7                                                                     ; 82      ;
; enable_rp198d                                                                         ; 82      ;
; enable_rp198c                                                                         ; 82      ;
; channelregs:u3|reduce_nor~11                                                          ; 81      ;
; channelregs:u3|reduce_nor~7                                                           ; 81      ;
; channelregs:u2|cfgreg[1]                                                              ; 80      ;
; channelregs:u3|cfgreg[1]                                                              ; 79      ;
; smpte_292:U7B|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|offset_detect2[0] ; 78      ;
; smpte_292:U7B|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|offset_detect2[1] ; 78      ;
; smpte_292:U7A|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|offset_detect2[0] ; 78      ;
; smpte_292:U7A|dscram20_top:dscram20_top_inst|dscram20:dscram20_inst|offset_detect2[1] ; 78      ;
; channelregs:u3|txsrcreg[1]                                                            ; 77      ;
; channelregs:u2|txsrcreg[1]                                                            ; 77      ;
; video_detect:U11A|video_type[0]                                                       ; 72      ;
; video_detect:U11B|video_type[0]                                                       ; 68      ;
; channelregs:u3|txsrcreg[0]                                                            ; 68      ;
; channelregs:u2|txsrcreg[0]                                                            ; 68      ;
; tpgen:U5B|enable_eg1~16                                                               ; 57      ;
; tpgen:U5A|enable_eg1~16                                                               ; 57      ;
; hdsdi_ffebu_cb:U9A|hd_framegenerator:hdframe|reduce_nor~11                            ; 56      ;
; channelregs:u3|txsrcreg[2]                                                            ; 56      ;
; channelregs:u2|txsrcreg[2]                                                            ; 56      ;
; video_detect:U11A|video_type[2]                                                       ; 56      ;
; video_detect:U11B|video_type[2]                                                       ; 55      ;
; grey_292:U9B|reduce_nor~12                                                            ; 54      ;
; tpgen:U5B|enable_grey                                                                 ; 53      ;
; tpgen:U5B|enable_rp178                                                                ; 53      ;
; tpgen:U5A|enable_grey                                                                 ; 53      ;
; tpgen:U5A|enable_rp178                                                                ; 53      ;
; reduce_nor~357                                                                        ; 50      ;
+---------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; C4s                        ; 8,561 / 48,240 ( 17 % )  ;
; Direct links               ; 1,183 / 69,520 ( 1 % )   ;
; Global clocks              ; 8 / 8 ( 100 % )          ;
; LAB clocks                 ; 172 / 384 ( 44 % )       ;
; LUT chains                 ; 718 / 18,054 ( 3 % )     ;
; Local interconnects        ; 14,903 / 69,520 ( 21 % ) ;
; M4K buffers                ; 0 / 2,304 ( 0 % )        ;
; R4s                        ; 7,544 / 45,520 ( 16 % )  ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 7.64) ; Number of LABs  (Total = 1212) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 70                             ;
; 2                                          ; 113                            ;
; 3                                          ; 44                             ;
; 4                                          ; 42                             ;
; 5                                          ; 20                             ;
; 6                                          ; 41                             ;
; 7                                          ; 66                             ;
; 8                                          ; 86                             ;
; 9                                          ; 128                            ;
; 10                                         ; 602                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.32) ; Number of LABs  (Total = 1212) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 477                            ;
; 1 Async. load                      ; 52                             ;
; 1 Clock                            ; 764                            ;
; 1 Clock enable                     ; 111                            ;
; 1 Sync. clear                      ; 25                             ;
; 1 Sync. load                       ; 94                             ;
; 2 Async. clears                    ; 19                             ;
; 2 Clock enables                    ; 9                              ;
; 2 Clocks                           ; 53                             ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 7.98) ; Number of LABs  (Total = 1212) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 1                              ;
; 1                                           ; 66                             ;
; 2                                           ; 111                            ;
; 3                                           ; 48                             ;
; 4                                           ; 44                             ;
; 5                                           ; 33                             ;
; 6                                           ; 36                             ;
; 7                                           ; 57                             ;
; 8                                           ; 82                             ;
; 9                                           ; 124                            ;
; 10                                          ; 486                            ;
; 11                                          ; 25                             ;
; 12                                          ; 22                             ;
; 13                                          ; 23                             ;
; 14                                          ; 20                             ;
; 15                                          ; 17                             ;
; 16                                          ; 13                             ;
; 17                                          ; 2                              ;
; 18                                          ; 1                              ;
; 19                                          ; 1                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 4.57) ; Number of LABs  (Total = 1212) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 1                              ;
; 1                                               ; 167                            ;
; 2                                               ; 251                            ;
; 3                                               ; 121                            ;
; 4                                               ; 126                            ;
; 5                                               ; 118                            ;
; 6                                               ; 106                            ;
; 7                                               ; 99                             ;
; 8                                               ; 69                             ;
; 9                                               ; 53                             ;
; 10                                              ; 79                             ;
; 11                                              ; 12                             ;
; 12                                              ; 3                              ;
; 13                                              ; 4                              ;
; 14                                              ; 2                              ;
; 15                                              ; 0                              ;
; 16                                              ; 0                              ;
; 17                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 12.36) ; Number of LABs  (Total = 1212) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 4                              ;
; 2                                            ; 34                             ;
; 3                                            ; 30                             ;
; 4                                            ; 53                             ;
; 5                                            ; 36                             ;
; 6                                            ; 70                             ;
; 7                                            ; 69                             ;
; 8                                            ; 76                             ;
; 9                                            ; 57                             ;
; 10                                           ; 57                             ;
; 11                                           ; 52                             ;
; 12                                           ; 72                             ;
; 13                                           ; 55                             ;
; 14                                           ; 72                             ;
; 15                                           ; 57                             ;
; 16                                           ; 49                             ;
; 17                                           ; 66                             ;
; 18                                           ; 70                             ;
; 19                                           ; 64                             ;
; 20                                           ; 93                             ;
; 21                                           ; 75                             ;
+----------------------------------------------+--------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Jan 12 13:28:56 2005
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off hdvb1 -c hdvb1
Info: Selected device EP1C20F324C8 for design hdvb1
Info: Fitter is performing an Auto Fit compilation -- Fitter effort may be decreased to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
    Info: Device EP1C4F324C8 is compatible
    Info: Device EP1C12F324C8 is compatible
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: Automatically promoted some destinations of signal txclkoc to use Global clock in PIN J16
    Info: Destination txclkc may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal txclkod to use Global clock in PIN J4
    Info: Destination txclkd may be non-global or may not use global clock
Info: Automatically promoted signal rxclkc_p to use Global clock in PIN J15
Info: Automatically promoted signal rxclkd_p to use Global clock in PIN J3
Info: Automatically promoted some destinations of signal txclkc2 to use Global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[3] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[4] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[5] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[6] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[7] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[8] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[9] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[10] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[1] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[2] may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal txclkd2 to use Global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[3] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[4] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[5] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[6] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[7] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[8] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[9] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[10] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[1] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|scram20_top:scram20_top_inst|altera_ddr_output11:altera_ddr_output_inst|altddio_out:altddio_out_component|mux[2] may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal rxclkc2 to use Global clock
    Info: Destination rxclkc2 may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[5] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[2] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[3] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[4] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[6] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[7] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[8] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[9] may be non-global or may not use global clock
    Info: Destination smpte_292:U7A|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[10] may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal rxclkd2 to use Global clock
    Info: Destination rxclkd2 may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[5] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[2] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[3] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[4] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[6] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[7] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[8] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[9] may be non-global or may not use global clock
    Info: Destination smpte_292:U7B|dscram20_top:dscram20_top_inst|altera_ddr_output22:altera_ddr_output_inst22|altddio_out:altddio_out_component|mux[10] may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Start DSP scan-chain inferencing
Info: Completed DSP scan-chain inferencing
Info: Moving registers into I/Os, LUTs, DSP and RAM blocks to improve timing and density
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/Os, LUTs, DSP and RAM blocks
Info: Finished register packing
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 81 seconds
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated most critical path is register to register delay of 5.323 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X10_Y8; Fanout = 1; REG Node = 'channelregs:u2|Ccrcreg[3]'
    Info: 2: + IC(0.000 ns) + CELL(0.378 ns) = 0.378 ns; Loc. = LAB_X10_Y8; Fanout = 1; COMB Node = 'channelregs:u2|data_out[3]~1321'
    Info: 3: + IC(0.807 ns) + CELL(0.442 ns) = 1.627 ns; Loc. = LAB_X6_Y8; Fanout = 1; COMB Node = 'channelregs:u2|data_out[3]~1322'
    Info: 4: + IC(0.284 ns) + CELL(0.292 ns) = 2.203 ns; Loc. = LAB_X6_Y8; Fanout = 1; COMB Node = 'channelregs:u2|data_out[3]~66'
    Info: 5: + IC(-0.014 ns) + CELL(0.590 ns) = 2.779 ns; Loc. = LAB_X6_Y8; Fanout = 1; COMB Node = 'data_in[3]~454'
    Info: 6: + IC(1.130 ns) + CELL(0.114 ns) = 4.023 ns; Loc. = LAB_X7_Y9; Fanout = 1; COMB Node = 'spi:u1|Mux~631'
    Info: 7: + IC(0.284 ns) + CELL(0.292 ns) = 4.599 ns; Loc. = LAB_X7_Y9; Fanout = 1; COMB Node = 'spi:u1|Mux~632'
    Info: 8: + IC(-0.014 ns) + CELL(0.738 ns) = 5.323 ns; Loc. = LAB_X7_Y9; Fanout = 1; REG Node = 'spi:u1|sdi~reg0'
    Info: Total cell delay = 2.846 ns ( 53.47 % )
    Info: Total interconnect delay = 2.477 ns ( 46.53 % )
Info: Estimated interconnect usage is 21% of the available device resources
Info: Fitter placement operations ending: elapsed time = 42 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 54 seconds
Info: Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: Following 20 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin ifclk has a permanently disabled output enable
    Info: Pin pa7_flagd_slcs has a permanently disabled output enable
    Info: Pin fd[15] has a permanently disabled output enable
    Info: Pin fd[14] has a permanently disabled output enable
    Info: Pin fd[13] has a permanently disabled output enable
    Info: Pin fd[12] has a permanently disabled output enable
    Info: Pin fd[11] has a permanently disabled output enable
    Info: Pin fd[10] has a permanently disabled output enable
    Info: Pin fd[9] has a permanently disabled output enable
    Info: Pin fd[8] has a permanently disabled output enable
    Info: Pin fd[7] has a permanently disabled output enable
    Info: Pin fd[6] has a permanently disabled output enable
    Info: Pin fd[5] has a permanently disabled output enable
    Info: Pin fd[4] has a permanently disabled output enable
    Info: Pin fd[3] has a permanently disabled output enable
    Info: Pin fd[2] has a permanently disabled output enable
    Info: Pin fd[1] has a permanently disabled output enable
    Info: Pin fd[0] has a permanently disabled output enable
    Info: Pin cd_mutec has a permanently disabled output enable
    Info: Pin cd_muted has a permanently disabled output enable
Warning: Following 31 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin ulcc has VCC driving its datain port
    Info: Pin ulcd has VCC driving its datain port
    Info: Pin fclkc_p has GND driving its datain port
    Info: Pin fclkc_n has GND driving its datain port
    Info: Pin fclkd_p has GND driving its datain port
    Info: Pin fclkd_n has GND driving its datain port
    Info: Pin prxclkc has GND driving its datain port
    Info: Pin prxclkd has GND driving its datain port
    Info: Pin led2 has GND driving its datain port
    Info: Pin rdy[1] has GND driving its datain port
    Info: Pin rdy[0] has GND driving its datain port
    Info: Pin ifclk has GND driving its datain port
    Info: Pin pa7_flagd_slcs has GND driving its datain port
    Info: Pin fd[15] has GND driving its datain port
    Info: Pin fd[14] has GND driving its datain port
    Info: Pin fd[13] has GND driving its datain port
    Info: Pin fd[12] has GND driving its datain port
    Info: Pin fd[11] has GND driving its datain port
    Info: Pin fd[10] has GND driving its datain port
    Info: Pin fd[9] has GND driving its datain port
    Info: Pin fd[8] has GND driving its datain port
    Info: Pin fd[7] has GND driving its datain port
    Info: Pin fd[6] has GND driving its datain port
    Info: Pin fd[5] has GND driving its datain port
    Info: Pin fd[4] has GND driving its datain port
    Info: Pin fd[3] has GND driving its datain port
    Info: Pin fd[2] has GND driving its datain port
    Info: Pin fd[1] has GND driving its datain port
    Info: Pin fd[0] has GND driving its datain port
    Info: Pin cd_mutec has GND driving its datain port
    Info: Pin cd_muted has GND driving its datain port
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Processing ended: Wed Jan 12 13:33:11 2005
    Info: Elapsed time: 00:04:15


