{
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0.19  2019-03-26 bk=1.5019 VDI=41 GEI=35 GUI=JA:9.0 non-TLS
#  -string -flagsOSRD
preplace port s_axi -pg 1 -lvl 0 -x 0 -y 1020 -defaultsOSRD
preplace port s_axi1 -pg 1 -lvl 0 -x 0 -y 420 -defaultsOSRD
preplace port s_axi2 -pg 1 -lvl 0 -x 0 -y 50 -defaultsOSRD
preplace port ad9361_DCLK_2_P -pg 1 -lvl 0 -x 0 -y 210 -defaultsOSRD
preplace port ad9361_RX_FRAME2_P -pg 1 -lvl 0 -x 0 -y 250 -defaultsOSRD
preplace port ad9361_DCLK_2_N -pg 1 -lvl 0 -x 0 -y 230 -defaultsOSRD
preplace port ad9361_RX_FRAME1_N -pg 1 -lvl 0 -x 0 -y 730 -defaultsOSRD
preplace port ad9361_RX_FRAME3_N -pg 1 -lvl 0 -x 0 -y 1240 -defaultsOSRD
preplace port ad9361_DCLK_1_N -pg 1 -lvl 0 -x 0 -y 690 -defaultsOSRD
preplace port ad9361_RX_FRAME1_P -pg 1 -lvl 0 -x 0 -y 710 -defaultsOSRD
preplace port ad9361_RX_FRAME3_P -pg 1 -lvl 0 -x 0 -y 1220 -defaultsOSRD
preplace port ad9361_DCLK_3_N -pg 1 -lvl 0 -x 0 -y 1200 -defaultsOSRD
preplace port ad9361_RX_FRAME2_N -pg 1 -lvl 0 -x 0 -y 270 -defaultsOSRD
preplace port s_axi_aclk -pg 1 -lvl 0 -x 0 -y 630 -defaultsOSRD
preplace port delay_clk -pg 1 -lvl 0 -x 0 -y 610 -defaultsOSRD
preplace port s_axi_aresetn -pg 1 -lvl 0 -x 0 -y 650 -defaultsOSRD
preplace port ad9361_DCLK_1_P -pg 1 -lvl 0 -x 0 -y 670 -defaultsOSRD
preplace port ad9361_TXNRX_3 -pg 1 -lvl 3 -x 1140 -y 1100 -defaultsOSRD
preplace port ad9361_EN_3 -pg 1 -lvl 3 -x 1140 -y 1080 -defaultsOSRD
preplace port ad9361_DCLK_3_P -pg 1 -lvl 0 -x 0 -y 1180 -defaultsOSRD
preplace port ad9361_FB_CLK_1_P -pg 1 -lvl 3 -x 1140 -y 590 -defaultsOSRD
preplace port ad9361_FB_CLK_1_N -pg 1 -lvl 3 -x 1140 -y 610 -defaultsOSRD
preplace port ad9361_TX_FRAME1_P -pg 1 -lvl 3 -x 1140 -y 630 -defaultsOSRD
preplace port ad9361_TX_FRAME1_N -pg 1 -lvl 3 -x 1140 -y 650 -defaultsOSRD
preplace port ad9361_FB_CLK_2_P -pg 1 -lvl 3 -x 1140 -y 150 -defaultsOSRD
preplace port ad9361_FB_CLK_2_N -pg 1 -lvl 3 -x 1140 -y 170 -defaultsOSRD
preplace port ad9361_TX_FRAME2_P -pg 1 -lvl 3 -x 1140 -y 190 -defaultsOSRD
preplace port ad9361_TX_FRAME2_N -pg 1 -lvl 3 -x 1140 -y 210 -defaultsOSRD
preplace port ad9361_FB_CLK_3_P -pg 1 -lvl 3 -x 1140 -y 1120 -defaultsOSRD
preplace port ad9361_FB_CLK_3_N -pg 1 -lvl 3 -x 1140 -y 1140 -defaultsOSRD
preplace port ad9361_TX_FRAME3_P -pg 1 -lvl 3 -x 1140 -y 1160 -defaultsOSRD
preplace port ad9361_TX_FRAME3_N -pg 1 -lvl 3 -x 1140 -y 1180 -defaultsOSRD
preplace port ad9361_EN_1 -pg 1 -lvl 3 -x 1140 -y 710 -defaultsOSRD
preplace port ad9361_EN_2 -pg 1 -lvl 3 -x 1140 -y 130 -defaultsOSRD
preplace port ad9361_TXNRX_1 -pg 1 -lvl 3 -x 1140 -y 730 -defaultsOSRD
preplace port ad9361_TXNRX_2 -pg 1 -lvl 3 -x 1140 -y 110 -defaultsOSRD
preplace port FPGA_REF_40MHZ -pg 1 -lvl 0 -x 0 -y 530 -defaultsOSRD
preplace port data_rate_slow_240 -pg 1 -lvl 3 -x 1140 -y 430 -defaultsOSRD
preplace port ext_reset_in -pg 1 -lvl 0 -x 0 -y 550 -defaultsOSRD
preplace portBus ad9361_3_P1_N -pg 1 -lvl 0 -x 0 -y 1280 -defaultsOSRD
preplace portBus ad9361_3_P1_P -pg 1 -lvl 0 -x 0 -y 1260 -defaultsOSRD
preplace portBus ad9361_1_P1_N -pg 1 -lvl 0 -x 0 -y 770 -defaultsOSRD
preplace portBus ad9361_2_P1_P -pg 1 -lvl 0 -x 0 -y 290 -defaultsOSRD
preplace portBus ad9361_2_P1_N -pg 1 -lvl 0 -x 0 -y 310 -defaultsOSRD
preplace portBus ad9361_1_P1_P -pg 1 -lvl 0 -x 0 -y 750 -defaultsOSRD
preplace portBus ad9361_1_P0_P -pg 1 -lvl 3 -x 1140 -y 670 -defaultsOSRD
preplace portBus ad9361_1_P0_N -pg 1 -lvl 3 -x 1140 -y 690 -defaultsOSRD
preplace portBus ad9361_2_P0_P -pg 1 -lvl 3 -x 1140 -y 230 -defaultsOSRD
preplace portBus ad9361_2_P0_N -pg 1 -lvl 3 -x 1140 -y 250 -defaultsOSRD
preplace portBus ad9361_3_P0_P -pg 1 -lvl 3 -x 1140 -y 1200 -defaultsOSRD
preplace portBus ad9361_3_P0_N -pg 1 -lvl 3 -x 1140 -y 1220 -defaultsOSRD
preplace portBus din_data_0 -pg 1 -lvl 0 -x 0 -y 330 -defaultsOSRD
preplace portBus din_data_1 -pg 1 -lvl 0 -x 0 -y 350 -defaultsOSRD
preplace portBus dout_data_0 -pg 1 -lvl 3 -x 1140 -y 750 -defaultsOSRD
preplace portBus dout_data_1 -pg 1 -lvl 3 -x 1140 -y 770 -defaultsOSRD
preplace portBus data_rate -pg 1 -lvl 3 -x 1140 -y 930 -defaultsOSRD
preplace portBus dout_data_2 -pg 1 -lvl 3 -x 1140 -y 790 -defaultsOSRD
preplace portBus dout_data_3 -pg 1 -lvl 3 -x 1140 -y 810 -defaultsOSRD
preplace portBus dout_data_4 -pg 1 -lvl 3 -x 1140 -y 270 -defaultsOSRD
preplace portBus dout_data_5 -pg 1 -lvl 3 -x 1140 -y 290 -defaultsOSRD
preplace portBus dout_data_6 -pg 1 -lvl 3 -x 1140 -y 310 -defaultsOSRD
preplace portBus dout_data_7 -pg 1 -lvl 3 -x 1140 -y 330 -defaultsOSRD
preplace portBus dout_data_8 -pg 1 -lvl 3 -x 1140 -y 1240 -defaultsOSRD
preplace portBus dout_data_9 -pg 1 -lvl 3 -x 1140 -y 1260 -defaultsOSRD
preplace portBus dout_data_10 -pg 1 -lvl 3 -x 1140 -y 1280 -defaultsOSRD
preplace portBus dout_data_11 -pg 1 -lvl 3 -x 1140 -y 1300 -defaultsOSRD
preplace portBus din_data_2 -pg 1 -lvl 0 -x 0 -y 790 -defaultsOSRD
preplace portBus din_data_3 -pg 1 -lvl 0 -x 0 -y 810 -defaultsOSRD
preplace portBus din_data_4 -pg 1 -lvl 0 -x 0 -y 370 -defaultsOSRD
preplace portBus din_data_5 -pg 1 -lvl 0 -x 0 -y 390 -defaultsOSRD
preplace portBus din_data_6 -pg 1 -lvl 0 -x 0 -y 1300 -defaultsOSRD
preplace portBus din_data_7 -pg 1 -lvl 0 -x 0 -y 1320 -defaultsOSRD
preplace portBus din_data_8 -pg 1 -lvl 0 -x 0 -y 1340 -defaultsOSRD
preplace portBus din_data_9 -pg 1 -lvl 0 -x 0 -y 1360 -defaultsOSRD
preplace portBus din_data_10 -pg 1 -lvl 0 -x 0 -y 850 -defaultsOSRD
preplace portBus din_data_11 -pg 1 -lvl 0 -x 0 -y 870 -defaultsOSRD
preplace portBus dout -pg 1 -lvl 3 -x 1140 -y 970 -defaultsOSRD
preplace portBus peripheral_reset -pg 1 -lvl 3 -x 1140 -y 450 -defaultsOSRD
preplace portBus peripheral_aresetn -pg 1 -lvl 3 -x 1140 -y 950 -defaultsOSRD
preplace inst AD9361_1 -pg 1 -lvl 2 -x 830 -y 700 -defaultsOSRD
preplace inst AD9361_2 -pg 1 -lvl 2 -x 830 -y 220 -defaultsOSRD
preplace inst AD9361_3 -pg 1 -lvl 2 -x 830 -y 1410 -defaultsOSRD
preplace inst ad9361_clk -pg 1 -lvl 1 -x 220 -y 540 -defaultsOSRD
preplace inst const_0 -pg 1 -lvl 1 -x 220 -y 1120 -defaultsOSRD
preplace inst Power_meters -pg 1 -lvl 2 -x 830 -y 1060 -defaultsOSRD
preplace netloc ad9361_DCLK_2_P_1 1 0 2 NJ 210 NJ
preplace netloc ad9361_RX_FRAME2_P_1 1 0 2 NJ 250 NJ
preplace netloc ad9361_DCLK_2_N_1 1 0 2 NJ 230 NJ
preplace netloc ad9361_RX_FRAME1_N_1 1 0 2 NJ 730 540J
preplace netloc ad9361_RX_FRAME3_N_1 1 0 2 NJ 1240 410J
preplace netloc ad9361_3_P1_N_1 1 0 2 NJ 1280 390J
preplace netloc ad9361_3_P1_P_1 1 0 2 NJ 1260 400J
preplace netloc ad9361_1_P1_N_1 1 0 2 NJ 770 510J
preplace netloc ad9361_DCLK_1_N_1 1 0 2 NJ 690 610J
preplace netloc ad9361_RX_FRAME1_P_1 1 0 2 NJ 710 580J
preplace netloc ad9361_RX_FRAME3_P_1 1 0 2 NJ 1220 420J
preplace netloc ad9361_DCLK_3_N_1 1 0 2 NJ 1200 430J
preplace netloc ad9361_RX_FRAME2_N_1 1 0 2 NJ 270 NJ
preplace netloc ad9361_2_P1_P_1 1 0 2 NJ 290 NJ
preplace netloc ad9361_2_P1_N_1 1 0 2 NJ 310 NJ
preplace netloc ad9361_1_P1_P_1 1 0 2 40J 760 NJ
preplace netloc up_txnrx_1 1 1 2 500 -20 1120J
preplace netloc din_rstn_1 1 1 2 550 -10 1110J
preplace netloc s_axi_aclk_1 1 0 2 40J 660 490
preplace netloc delay_clk_1 1 0 2 50J 650 560
preplace netloc s_axi_aresetn_1 1 0 2 30J 670 570
preplace netloc ad9361_DCLK_1_P_1 1 0 2 20J 680 NJ
preplace netloc AD9361_3_ad9361_TXNRX_3 1 2 1 1020J 1100n
preplace netloc AD9361_3_ad9361_EN_3 1 2 1 1010J 1080n
preplace netloc ad9361_DCLK_3_P_1 1 0 2 NJ 1180 440J
preplace netloc ad9361_clk_clk_out 1 1 1 460 480n
preplace netloc AD9361_1_ad9361_FB_CLK_1_P 1 2 1 NJ 590
preplace netloc AD9361_1_ad9361_FB_CLK_1_N 1 2 1 NJ 610
preplace netloc AD9361_1_ad9361_TX_FRAME1_P 1 2 1 NJ 630
preplace netloc AD9361_1_ad9361_TX_FRAME1_N 1 2 1 NJ 650
preplace netloc AD9361_2_ad9361_FB_CLK_2_P 1 2 1 NJ 150
preplace netloc AD9361_2_ad9361_FB_CLK_2_N 1 2 1 NJ 170
preplace netloc AD9361_2_ad9361_TX_FRAME2_P 1 2 1 NJ 190
preplace netloc AD9361_2_ad9361_TX_FRAME2_N 1 2 1 NJ 210
preplace netloc AD9361_3_ad9361_FB_CLK_3_P 1 2 1 1030J 1120n
preplace netloc AD9361_3_ad9361_FB_CLK_3_N 1 2 1 1040J 1140n
preplace netloc AD9361_3_ad9361_TX_FRAME3_P 1 2 1 1050J 1160n
preplace netloc AD9361_3_ad9361_TX_FRAME3_N 1 2 1 1060J 1180n
preplace netloc AD9361_1_ad9361_1_P0_P 1 2 1 NJ 670
preplace netloc AD9361_1_ad9361_1_P0_N 1 2 1 NJ 690
preplace netloc AD9361_2_ad9361_2_P0_P 1 2 1 NJ 230
preplace netloc AD9361_2_ad9361_2_P0_N 1 2 1 NJ 250
preplace netloc AD9361_3_ad9361_3_P0_P 1 2 1 1070J 1200n
preplace netloc AD9361_3_ad9361_3_P0_N 1 2 1 1080J 1220n
preplace netloc AD9361_1_ad9361_EN_1 1 2 1 NJ 710
preplace netloc AD9361_2_ad9361_EN_2 1 2 1 NJ 130
preplace netloc AD9361_1_ad9361_TXNRX_1 1 2 1 NJ 730
preplace netloc AD9361_2_ad9361_TXNRX_2 1 2 1 NJ 110
preplace netloc din_data_0_1 1 0 2 NJ 330 600J
preplace netloc din_data_1_1 1 0 2 NJ 350 590J
preplace netloc AD9361_1_dout_data_0 1 2 1 NJ 750
preplace netloc AD9361_1_dout_data_1 1 2 1 NJ 770
preplace netloc FPGA_REF_40MHZ_1 1 0 1 NJ 530
preplace netloc ad9361_clk_data_rate 1 1 2 620J 460 1010J
preplace netloc AD9361_1_dout_data_2 1 2 1 NJ 790
preplace netloc AD9361_1_dout_data_3 1 2 1 NJ 810
preplace netloc AD9361_3_dout_data_8 1 2 1 1090J 1240n
preplace netloc AD9361_3_dout_data_9 1 2 1 1100J 1260n
preplace netloc AD9361_3_dout_data_10 1 2 1 1110J 1280n
preplace netloc AD9361_3_dout_data_11 1 2 1 1120J 1300n
preplace netloc din_data_2_1 1 0 2 NJ 790 510J
preplace netloc din_data_3_1 1 0 2 NJ 810 470J
preplace netloc din_data_4_1 1 0 2 NJ 370 530J
preplace netloc din_data_5_1 1 0 2 NJ 390 520J
preplace netloc din_data_7_1 1 0 2 NJ 1320 470J
preplace netloc din_data_8_1 1 0 2 NJ 1340 530J
preplace netloc din_data_9_1 1 0 2 NJ 1360 480J
preplace netloc din_data_10_1 1 0 2 30J 840 NJ
preplace netloc din_data_11_1 1 0 2 40J 860 NJ
preplace netloc ad9361_clk_clk_out1 1 1 1 400 90n
preplace netloc AD9361_2_dout_data_7 1 2 1 NJ 330
preplace netloc AD9361_2_dout_data_6 1 2 1 NJ 310
preplace netloc AD9361_2_dout_data_5 1 2 1 NJ 290
preplace netloc AD9361_2_dout_data_4 1 2 1 NJ 270
preplace netloc din_rstn_2 1 1 1 390 70n
preplace netloc ad9361_clk_data_rate_slow_240 1 1 2 410J 440 1010J
preplace netloc ext_reset_in_1 1 0 1 NJ 550
preplace netloc din_data_6_1 1 0 2 NJ 1300 520J
preplace netloc ad9361_clk_peripheral_reset 1 1 2 450J 450 NJ
preplace netloc Conn3 1 0 2 NJ 50 NJ
preplace netloc Conn1 1 0 2 NJ 1020 450J
preplace netloc Conn2 1 0 2 NJ 420 630J
levelinfo -pg 1 0 220 830 1140
pagesize -pg 1 -db -bbox -sgen -210 -70 1350 1630
"
}
0
