<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from basejump
rc: 0 (means success: 1)
tags: basejump
incdirs: /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_noc /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_misc /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_misc
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/cores/basejump_stl/bsg_cache/bsg_cache_non_blocking_pkg.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_cache/bsg_cache_non_blocking_pkg.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_cache/bsg_cache_pkg.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_cache/bsg_cache_pkg.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_misc/bsg_defines.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_misc/bsg_defines.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_misc/bsg_encode_one_hot.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_misc/bsg_encode_one_hot.v</a>
defines: 
time_elapsed: 0.023s
ram usage: 12636 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_noc -I /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_misc -I /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_misc -e bsg_encode_one_hot <a href="../../../../third_party/cores/basejump_stl/bsg_cache/bsg_cache_non_blocking_pkg.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_cache/bsg_cache_non_blocking_pkg.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_cache/bsg_cache_pkg.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_cache/bsg_cache_pkg.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_misc/bsg_defines.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_misc/bsg_defines.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_misc/bsg_encode_one_hot.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_misc/bsg_encode_one_hot.v</a>
entity @bsg_encode_one_hot (i8$ %i) -&gt; (i3$ %addr_o, i3$ %v_o) {
    %0 = const i8 0
    %1 = [i8 %0, %0, %0, %0]
    %addr = sig [4 x i8] %1
    %v = sig [4 x i8] %1
    %2 = extf i8$, [4 x i8]$ %v, 0
    %i.prb = prb i8$ %i
    %3 = [i8 %i.prb, %i.prb]
    %4 = extf i8, [2 x i8] %3, 1
    %5 = const time 0s 1e
    drv i8$ %2, %4, %5
    %6 = extf i8$, [4 x i8]$ %addr, 0
    %7 = const i8 1
    drv i8$ %6, %7, %5
    %8 = const i3 0
    %v.prb = prb [4 x i8]$ %v
    %9 = [4 x i8 %0]
    %10 = exts [3 x i8], [4 x i8] %9, 0, 3
    %11 = exts [1 x i8], [4 x i8] %v.prb, 3, 1
    %12 = inss [4 x i8] %9, [3 x i8] %10, 1, 3
    %13 = inss [4 x i8] %12, [1 x i8] %11, 0, 1
    %14 = extf i8, [4 x i8] %13, 0
    %15 = exts i1, i8 %14, 0, 1
    %zext = inss i3 %8, i1 %15, 0, 1
    drv i3$ %v_o, %zext, %5
    %16 = const i32 0
    %zext1 = inss i32 %16, i8 %i.prb, 0, 8
    %17 = const i32 1
    %18 = sub i32 %zext1, %17
    %19 = and i32 %18, %zext1
    %20 = eq i32 %19, %16
    %21 = const i1 0
    %22 = neq i1 %20, %21
    %addr.prb = prb [4 x i8]$ %addr
    %23 = exts [1 x i8], [4 x i8] %addr.prb, 3, 1
    %24 = inss [4 x i8] %12, [1 x i8] %23, 0, 1
    %25 = extf i8, [4 x i8] %24, 0
    %26 = exts i3, i8 %25, 0, 3
    %27 = [i3 %8, %26]
    %28 = mux [2 x i3] %27, i1 %22
    drv i3$ %addr_o, %28, %5
    %29 = const i2 0
    %vs = sig i2 %29
    %30 = extf i8, [4 x i8] %v.prb, 0
    %31 = exts i1, i8 %30, 0, 1
    %32 = inss i2 %29, i1 %31, 0, 1
    %33 = exts i7, i8 %30, 1, 7
    %34 = inss i8 %0, i7 %33, 0, 7
    %35 = exts i1, i8 %34, 0, 1
    %concat = inss i2 %32, i1 %35, 1, 1
    %36 = sig i2 %29
    %37 = const time 0s 1d
    drv i2$ %36, %concat, %37
    con i2$ %vs, %36
    %38 = sig [4 x i8] %9
    %39 = shr [4 x i8]$ %v, [4 x i8]$ %38, i32 %17
    %40 = extf i8$, [4 x i8]$ %39, 0
    %41 = exts i1$, i8$ %40, 0, 1
    %vs.prb = prb i2$ %vs
    %42 = exts i1, i2 %vs.prb, 0, 1
    %43 = exts i1, i2 %vs.prb, 1, 1
    %44 = or i1 %42, %43
    drv i1$ %41, %44, %5
    %45 = sig [4 x i8] %9
    %46 = shr [4 x i8]$ %addr, [4 x i8]$ %45, i32 %17
    %47 = extf i8$, [4 x i8]$ %46, 0
    %48 = exts i1$, i8$ %47, 0, 1
    %49 = inss i2 %29, i1 %43, 0, 1
    %concat1 = exts i1, i2 %49, 0, 1
    drv i1$ %48, %concat1, %5
    %vs1 = sig i2 %29
    %50 = exts i6, i8 %30, 2, 6
    %51 = inss i8 %0, i6 %50, 0, 6
    %52 = exts i1, i8 %51, 0, 1
    %53 = inss i2 %29, i1 %52, 0, 1
    %54 = exts i5, i8 %30, 3, 5
    %55 = inss i8 %0, i5 %54, 0, 5
    %56 = exts i1, i8 %55, 0, 1
    %concat2 = inss i2 %53, i1 %56, 1, 1
    %57 = sig i2 %29
    drv i2$ %57, %concat2, %37
    con i2$ %vs1, %57
    %58 = sig [4 x i8] %9
    %59 = shr [4 x i8]$ %v, [4 x i8]$ %58, i32 %17
    %60 = extf i8$, [4 x i8]$ %59, 0
    %61 = const i32 2
    %62 = sig i8 %0
    %63 = shr i8$ %60, i8$ %62, i32 %61
    %64 = exts i1$, i8$ %63, 0, 1
    %vs.prb1 = prb i2$ %vs1
    %65 = exts i1, i2 %vs.prb1, 0, 1
    %66 = exts i1, i2 %vs.prb1, 1, 1
    %67 = or i1 %65, %66
    drv i1$ %64, %67, %5
    %68 = sig [4 x i8] %9
    %69 = shr [4 x i8]$ %addr, [4 x i8]$ %68, i32 %17
    %70 = extf i8$, [4 x i8]$ %69, 0
    %71 = sig i8 %0
    %72 = shr i8$ %70, i8$ %71, i32 %61
    %73 = exts i1$, i8$ %72, 0, 1
    %74 = inss i2 %29, i1 %66, 0, 1
    %concat3 = exts i1, i2 %74, 0, 1
    drv i1$ %73, %concat3, %5
    %vs2 = sig i2 %29
    %75 = exts i4, i8 %30, 4, 4
    %76 = inss i8 %0, i4 %75, 0, 4
    %77 = exts i1, i8 %76, 0, 1
    %78 = inss i2 %29, i1 %77, 0, 1
    %79 = exts i3, i8 %30, 5, 3
    %80 = inss i8 %0, i3 %79, 0, 3
    %81 = exts i1, i8 %80, 0, 1
    %concat4 = inss i2 %78, i1 %81, 1, 1
    %82 = sig i2 %29
    drv i2$ %82, %concat4, %37
    con i2$ %vs2, %82
    %83 = sig [4 x i8] %9
    %84 = shr [4 x i8]$ %v, [4 x i8]$ %83, i32 %17
    %85 = extf i8$, [4 x i8]$ %84, 0
    %86 = const i32 4
    %87 = sig i8 %0
    %88 = shr i8$ %85, i8$ %87, i32 %86
    %89 = exts i1$, i8$ %88, 0, 1
    %vs.prb2 = prb i2$ %vs2
    %90 = exts i1, i2 %vs.prb2, 0, 1
    %91 = exts i1, i2 %vs.prb2, 1, 1
    %92 = or i1 %90, %91
    drv i1$ %89, %92, %5
    %93 = sig [4 x i8] %9
    %94 = shr [4 x i8]$ %addr, [4 x i8]$ %93, i32 %17
    %95 = extf i8$, [4 x i8]$ %94, 0
    %96 = sig i8 %0
    %97 = shr i8$ %95, i8$ %96, i32 %86
    %98 = exts i1$, i8$ %97, 0, 1
    %99 = inss i2 %29, i1 %91, 0, 1
    %concat5 = exts i1, i2 %99, 0, 1
    drv i1$ %98, %concat5, %5
    %vs3 = sig i2 %29
    %100 = exts i2, i8 %30, 6, 2
    %101 = inss i8 %0, i2 %100, 0, 2
    %102 = exts i1, i8 %101, 0, 1
    %103 = inss i2 %29, i1 %102, 0, 1
    %104 = exts i1, i8 %30, 7, 1
    %105 = inss i8 %0, i1 %104, 0, 1
    %106 = exts i1, i8 %105, 0, 1
    %concat6 = inss i2 %103, i1 %106, 1, 1
    %107 = sig i2 %29
    drv i2$ %107, %concat6, %37
    con i2$ %vs3, %107
    %108 = sig [4 x i8] %9
    %109 = shr [4 x i8]$ %v, [4 x i8]$ %108, i32 %17
    %110 = extf i8$, [4 x i8]$ %109, 0
    %111 = const i32 6
    %112 = sig i8 %0
    %113 = shr i8$ %110, i8$ %112, i32 %111
    %114 = exts i1$, i8$ %113, 0, 1
    %vs.prb3 = prb i2$ %vs3
    %115 = exts i1, i2 %vs.prb3, 0, 1
    %116 = exts i1, i2 %vs.prb3, 1, 1
    %117 = or i1 %115, %116
    drv i1$ %114, %117, %5
    %118 = sig [4 x i8] %9
    %119 = shr [4 x i8]$ %addr, [4 x i8]$ %118, i32 %17
    %120 = extf i8$, [4 x i8]$ %119, 0
    %121 = sig i8 %0
    %122 = shr i8$ %120, i8$ %121, i32 %111
    %123 = exts i1$, i8$ %122, 0, 1
    %124 = inss i2 %29, i1 %116, 0, 1
    %concat7 = exts i1, i2 %124, 0, 1
    drv i1$ %123, %concat7, %5
    %vs4 = sig i2 %29
    %125 = exts [1 x i8], [4 x i8] %9, 0, 1
    %126 = exts [3 x i8], [4 x i8] %v.prb, 1, 3
    %127 = inss [4 x i8] %9, [1 x i8] %125, 3, 1
    %128 = inss [4 x i8] %127, [3 x i8] %126, 0, 3
    %129 = extf i8, [4 x i8] %128, 0
    %130 = exts i1, i8 %129, 0, 1
    %131 = inss i2 %29, i1 %130, 0, 1
    %132 = exts i6, i8 %129, 2, 6
    %133 = inss i8 %0, i6 %132, 0, 6
    %134 = exts i1, i8 %133, 0, 1
    %concat8 = inss i2 %131, i1 %134, 1, 1
    %135 = sig i2 %29
    drv i2$ %135, %concat8, %37
    con i2$ %vs4, %135
    %136 = sig [4 x i8] %9
    %137 = shr [4 x i8]$ %v, [4 x i8]$ %136, i32 %61
    %138 = extf i8$, [4 x i8]$ %137, 0
    %139 = exts i1$, i8$ %138, 0, 1
    %vs.prb4 = prb i2$ %vs4
    %140 = exts i1, i2 %vs.prb4, 0, 1
    %141 = exts i1, i2 %vs.prb4, 1, 1
    %142 = or i1 %140, %141
    drv i1$ %139, %142, %5
    %143 = sig [4 x i8] %9
    %144 = shr [4 x i8]$ %addr, [4 x i8]$ %143, i32 %61
    %145 = extf i8$, [4 x i8]$ %144, 0
    %146 = exts i2$, i8$ %145, 0, 2
    %147 = exts [3 x i8], [4 x i8] %addr.prb, 1, 3
    %148 = inss [4 x i8] %127, [3 x i8] %147, 0, 3
    %149 = extf i8, [4 x i8] %148, 0
    %150 = exts i1, i8 %149, 0, 1
    %151 = exts i6, i8 %149, 2, 6
    %152 = inss i8 %0, i6 %151, 0, 6
    %153 = exts i1, i8 %152, 0, 1
    %154 = or i1 %150, %153
    %155 = inss i2 %29, i1 %154, 0, 1
    %156 = inss i2 %29, i1 %141, 0, 1
    %157 = exts i1, i2 %156, 0, 1
    %concat9 = inss i2 %155, i1 %157, 1, 1
    drv i2$ %146, %concat9, %5
    %vs5 = sig i2 %29
    %158 = exts i4, i8 %129, 4, 4
    %159 = inss i8 %0, i4 %158, 0, 4
    %160 = exts i1, i8 %159, 0, 1
    %161 = inss i2 %29, i1 %160, 0, 1
    %162 = exts i2, i8 %129, 6, 2
    %163 = inss i8 %0, i2 %162, 0, 2
    %164 = exts i1, i8 %163, 0, 1
    %concat10 = inss i2 %161, i1 %164, 1, 1
    %165 = sig i2 %29
    drv i2$ %165, %concat10, %37
    con i2$ %vs5, %165
    %166 = sig [4 x i8] %9
    %167 = shr [4 x i8]$ %v, [4 x i8]$ %166, i32 %61
    %168 = extf i8$, [4 x i8]$ %167, 0
    %169 = sig i8 %0
    %170 = shr i8$ %168, i8$ %169, i32 %86
    %171 = exts i1$, i8$ %170, 0, 1
    %vs.prb5 = prb i2$ %vs5
    %172 = exts i1, i2 %vs.prb5, 0, 1
    %173 = exts i1, i2 %vs.prb5, 1, 1
    %174 = or i1 %172, %173
    drv i1$ %171, %174, %5
    %175 = sig [4 x i8] %9
    %176 = shr [4 x i8]$ %addr, [4 x i8]$ %175, i32 %61
    %177 = extf i8$, [4 x i8]$ %176, 0
    %178 = sig i8 %0
    %179 = shr i8$ %177, i8$ %178, i32 %86
    %180 = exts i2$, i8$ %179, 0, 2
    %181 = exts i4, i8 %149, 4, 4
    %182 = inss i8 %0, i4 %181, 0, 4
    %183 = exts i1, i8 %182, 0, 1
    %184 = exts i2, i8 %149, 6, 2
    %185 = inss i8 %0, i2 %184, 0, 2
    %186 = exts i1, i8 %185, 0, 1
    %187 = or i1 %183, %186
    %188 = inss i2 %29, i1 %187, 0, 1
    %189 = inss i2 %29, i1 %173, 0, 1
    %190 = exts i1, i2 %189, 0, 1
    %concat11 = inss i2 %188, i1 %190, 1, 1
    drv i2$ %180, %concat11, %5
    %vs6 = sig i2 %29
    %191 = exts [2 x i8], [4 x i8] %9, 0, 2
    %192 = exts [2 x i8], [4 x i8] %v.prb, 2, 2
    %193 = inss [4 x i8] %9, [2 x i8] %191, 2, 2
    %194 = inss [4 x i8] %193, [2 x i8] %192, 0, 2
    %195 = extf i8, [4 x i8] %194, 0
    %196 = exts i1, i8 %195, 0, 1
    %197 = inss i2 %29, i1 %196, 0, 1
    %198 = exts i4, i8 %195, 4, 4
    %199 = inss i8 %0, i4 %198, 0, 4
    %200 = exts i1, i8 %199, 0, 1
    %concat12 = inss i2 %197, i1 %200, 1, 1
    %201 = sig i2 %29
    drv i2$ %201, %concat12, %37
    con i2$ %vs6, %201
    %202 = const i32 3
    %203 = sig [4 x i8] %9
    %204 = shr [4 x i8]$ %v, [4 x i8]$ %203, i32 %202
    %205 = extf i8$, [4 x i8]$ %204, 0
    %206 = exts i1$, i8$ %205, 0, 1
    %vs.prb6 = prb i2$ %vs6
    %207 = exts i1, i2 %vs.prb6, 0, 1
    %208 = exts i1, i2 %vs.prb6, 1, 1
    %209 = or i1 %207, %208
    drv i1$ %206, %209, %5
    %210 = sig [4 x i8] %9
    %211 = shr [4 x i8]$ %addr, [4 x i8]$ %210, i32 %202
    %212 = extf i8$, [4 x i8]$ %211, 0
    %213 = exts i3$, i8$ %212, 0, 3
    %214 = exts [2 x i8], [4 x i8] %addr.prb, 2, 2
    %215 = inss [4 x i8] %193, [2 x i8] %214, 0, 2
    %216 = extf i8, [4 x i8] %215, 0
    %217 = exts i2, i8 %216, 0, 2
    %218 = exts i4, i8 %216, 4, 4
    %219 = inss i8 %0, i4 %218, 0, 4
    %220 = exts i2, i8 %219, 0, 2
    %221 = or i2 %217, %220
    %222 = inss i3 %8, i2 %221, 0, 2
    %223 = inss i2 %29, i1 %208, 0, 1
    %224 = exts i1, i2 %223, 0, 1
    %concat13 = inss i3 %222, i1 %224, 2, 1
    drv i3$ %213, %concat13, %5
}

</pre>
</body>