0.7
2020.1
May 27 2020
20:09:33
C:/Users/andre/Downloads/TRABAJO SED/TRABAJO SED/Cafetera VHDL/trabajo_vhdl_DEFINITIVO/trabajo_vhdl.srcs/sim_1/new/divisor_reloj_tb.vhd,1576506855,vhdl,,,,divisor_reloj_tb,,,,,,,,
C:/Users/andre/Downloads/TRABAJO SED/TRABAJO SED/Cafetera VHDL/trabajo_vhdl_DEFINITIVO/trabajo_vhdl.srcs/sources_1/new/C_clk.vhd,1576505304,vhdl,,,,divisor_reloj,,,,,,,,
