# *Mean Filter* em Verilog

## Design e Testbench

[Implementação com minimização de hardware](https://www.edaplayground.com/x/h9DG)

[Implementação com maximização de throughput](https://www.edaplayground.com/x/agC5)

## Input

É possível gerar os arquivos de input executando o código disponível no jupyter notebook [convert_img.ipynb](./notebook/convert_img.ipynb) sobre a imagem desejada

## Output

É possível validar e visualizar o output do hardware executando o código disponível no jupyter notebook [validate.ipynb](./notebook/validate.ipynb) sobre o arquivo "output.txt" gerado ao simular o hardware

