# 计算机算术运算 Verilog HDL

## 定点数加法

- [ ] 行波进位加法
- [ ] 先行进位加法
- [ ] 进位保存加法
- [ ] 多操作数加法
- [ ] 基于内存的加法
- [ ] 进位选择加法
- [ ] 串行加法

## 定点数减法

- [ ] 行波进位减法
- [ ] 进位前瞻减法
- [ ] 加减法合体

## 定点数乘法

- [ ] 顺序加-移位乘法（版本1）
- [ ] 顺序加-移位乘法（版本2）
- [ ] booth乘法
- [ ] 二阶booth乘法
- [ ] 阵列乘法器
- [ ] 查找表乘法
- [ ] 基于内存的乘法
- [ ] 多操作数乘法

## 定点数除法

- [ ] 恢复余数除法（版本1）
- [ ] 恢复余数除法（版本2）
- [ ] 不恢复余数除法
- [ ] SRT除法
- [ ] 使用查找表的SRT除法
- [ ] 使用case语句的SRT除法
- [ ] 采用乘法的除法
- [ ] 阵列除法器

## 浮点数加/减法

- [ ] 浮点数加/减法

## 浮点数乘法

- [ ] 浮点数乘法

## 浮点数除法

- [ ] 浮点数除法
- [ ] 浮点数修约

## 其他数字逻辑器件

- [ ] 多路复用器
- [ ] 解码器
- [ ] 编码器
- [ ] 优先编码器
- [ ] 桶形移位器
- [x] 求补器
- [ ] 数值比较器
- [ ] 二进制到格雷码转换器

---

<font face="楷体" color=silver>

参考资料
- 《计算机算术运算 原理、结构与设计》 黄铠著；李三立，林定基译；1980-12
- *Computer Arithmetic and Verilog HDL Fundamentals* Joseph Cavanagh CRC Press 2009

</font>