<?xml version="1.0" encoding="UTF-8" standalone="no" ?>
<EDKSYSTEM EDWVERSION="1.2" TIMESTAMP="Thu Apr 21 10:55:08 2016" VIVADOVERSION="2015.4.1">

  <SYSTEMINFO ARCH="virtex7" BOARD="xilinx.com:vc707:part0:1.2" DEVICE="7vx485t" NAME="pcie" PACKAGE="ffg1761" SPEEDGRADE="-2"/>

  <EXTERNALPORTS>
    <PORT DIR="I" LEFT="0" NAME="PCIE_REFCLK_clk_p" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="0" NAME="PCIE_REFCLK_clk_n" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="31" NAME="S_AXI_CTL_araddr" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_CTL_arready" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_CTL_arvalid" SIGIS="undef"/>
    <PORT DIR="I" LEFT="31" NAME="S_AXI_CTL_awaddr" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_CTL_awready" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_CTL_awvalid" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_CTL_bready" SIGIS="undef"/>
    <PORT DIR="O" LEFT="1" NAME="S_AXI_CTL_bresp" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_CTL_bvalid" SIGIS="undef"/>
    <PORT DIR="O" LEFT="31" NAME="S_AXI_CTL_rdata" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_CTL_rready" SIGIS="undef"/>
    <PORT DIR="O" LEFT="1" NAME="S_AXI_CTL_rresp" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_CTL_rvalid" SIGIS="undef"/>
    <PORT DIR="I" LEFT="31" NAME="S_AXI_CTL_wdata" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_CTL_wready" SIGIS="undef"/>
    <PORT DIR="I" LEFT="3" NAME="S_AXI_CTL_wstrb" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_CTL_wvalid" SIGIS="undef"/>
    <PORT DIR="O" LEFT="31" NAME="M_AXI_araddr" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" LEFT="1" NAME="M_AXI_arburst" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" LEFT="3" NAME="M_AXI_arcache" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" LEFT="7" NAME="M_AXI_arlen" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="M_AXI_arlock" SIGIS="undef"/>
    <PORT DIR="O" LEFT="2" NAME="M_AXI_arprot" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="M_AXI_arready" SIGIS="undef"/>
    <PORT DIR="O" LEFT="2" NAME="M_AXI_arsize" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="M_AXI_arvalid" SIGIS="undef"/>
    <PORT DIR="O" LEFT="31" NAME="M_AXI_awaddr" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" LEFT="1" NAME="M_AXI_awburst" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" LEFT="3" NAME="M_AXI_awcache" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" LEFT="7" NAME="M_AXI_awlen" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="M_AXI_awlock" SIGIS="undef"/>
    <PORT DIR="O" LEFT="2" NAME="M_AXI_awprot" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="M_AXI_awready" SIGIS="undef"/>
    <PORT DIR="O" LEFT="2" NAME="M_AXI_awsize" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="M_AXI_awvalid" SIGIS="undef"/>
    <PORT DIR="O" NAME="M_AXI_bready" SIGIS="undef"/>
    <PORT DIR="I" LEFT="1" NAME="M_AXI_bresp" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="M_AXI_bvalid" SIGIS="undef"/>
    <PORT DIR="I" LEFT="127" NAME="M_AXI_rdata" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="M_AXI_rlast" SIGIS="undef"/>
    <PORT DIR="O" NAME="M_AXI_rready" SIGIS="undef"/>
    <PORT DIR="I" LEFT="1" NAME="M_AXI_rresp" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="M_AXI_rvalid" SIGIS="undef"/>
    <PORT DIR="O" LEFT="127" NAME="M_AXI_wdata" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="M_AXI_wlast" SIGIS="undef"/>
    <PORT DIR="I" NAME="M_AXI_wready" SIGIS="undef"/>
    <PORT DIR="O" LEFT="15" NAME="M_AXI_wstrb" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="M_AXI_wvalid" SIGIS="undef"/>
    <PORT DIR="I" LEFT="31" NAME="S_AXI_araddr" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="1" NAME="S_AXI_arburst" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="1" NAME="S_AXI_arid" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="7" NAME="S_AXI_arlen" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_arready" SIGIS="undef"/>
    <PORT DIR="I" LEFT="3" NAME="S_AXI_arregion" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="2" NAME="S_AXI_arsize" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_arvalid" SIGIS="undef"/>
    <PORT DIR="I" LEFT="31" NAME="S_AXI_awaddr" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="1" NAME="S_AXI_awburst" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="1" NAME="S_AXI_awid" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="7" NAME="S_AXI_awlen" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_awready" SIGIS="undef"/>
    <PORT DIR="I" LEFT="3" NAME="S_AXI_awregion" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="2" NAME="S_AXI_awsize" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_awvalid" SIGIS="undef"/>
    <PORT DIR="O" LEFT="1" NAME="S_AXI_bid" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_bready" SIGIS="undef"/>
    <PORT DIR="O" LEFT="1" NAME="S_AXI_bresp" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_bvalid" SIGIS="undef"/>
    <PORT DIR="O" LEFT="127" NAME="S_AXI_rdata" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" LEFT="1" NAME="S_AXI_rid" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_rlast" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_rready" SIGIS="undef"/>
    <PORT DIR="O" LEFT="1" NAME="S_AXI_rresp" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_rvalid" SIGIS="undef"/>
    <PORT DIR="I" LEFT="127" NAME="S_AXI_wdata" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_wlast" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_wready" SIGIS="undef"/>
    <PORT DIR="I" LEFT="15" NAME="S_AXI_wstrb" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_wvalid" SIGIS="undef"/>
    <PORT DIR="I" LEFT="3" NAME="PCIE_MGT_rxn" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="3" NAME="PCIE_MGT_rxp" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" LEFT="3" NAME="PCIE_MGT_txn" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" LEFT="3" NAME="PCIE_MGT_txp" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="3" NAME="S_AXI_CTL_IRQ_awaddr" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="2" NAME="S_AXI_CTL_IRQ_awprot" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_CTL_IRQ_awvalid" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_CTL_IRQ_awready" SIGIS="undef"/>
    <PORT DIR="I" LEFT="31" NAME="S_AXI_CTL_IRQ_wdata" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="3" NAME="S_AXI_CTL_IRQ_wstrb" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_CTL_IRQ_wvalid" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_CTL_IRQ_wready" SIGIS="undef"/>
    <PORT DIR="O" LEFT="1" NAME="S_AXI_CTL_IRQ_bresp" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_CTL_IRQ_bvalid" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_CTL_IRQ_bready" SIGIS="undef"/>
    <PORT DIR="I" LEFT="3" NAME="S_AXI_CTL_IRQ_araddr" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" LEFT="2" NAME="S_AXI_CTL_IRQ_arprot" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_CTL_IRQ_arvalid" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_CTL_IRQ_arready" SIGIS="undef"/>
    <PORT DIR="O" LEFT="31" NAME="S_AXI_CTL_IRQ_rdata" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" LEFT="1" NAME="S_AXI_CTL_IRQ_rresp" RIGHT="0" SIGIS="undef"/>
    <PORT DIR="O" NAME="S_AXI_CTL_IRQ_rvalid" SIGIS="undef"/>
    <PORT DIR="I" NAME="S_AXI_CTL_IRQ_rready" SIGIS="undef"/>
    <PORT DIR="O" LEFT="0" NAME="interconnect_aresetn" RIGHT="0" SIGIS="rst" SIGNAME="rst_axi_pcie_0_125M_interconnect_aresetn">
      <CONNECTIONS>
        <CONNECTION INSTANCE="rst_axi_pcie_0_125M" PORT="interconnect_aresetn"/>
      </CONNECTIONS>
    </PORT>
    <PORT DIR="I" NAME="perstn" SIGIS="rst" SIGNAME="External_Ports_perstn">
      <CONNECTIONS>
        <CONNECTION INSTANCE="rst_axi_pcie_0_125M" PORT="aux_reset_in"/>
      </CONNECTIONS>
    </PORT>
    <PORT CLKFREQUENCY="125000000" DIR="O" NAME="axi_aclk_out" SIGIS="clk" SIGNAME="axi_pcie_0_axi_aclk_out">
      <CONNECTIONS>
        <CONNECTION INSTANCE="axi_pcie_0" PORT="axi_aclk_out"/>
      </CONNECTIONS>
    </PORT>
    <PORT DIR="I" NAME="reset" SIGIS="rst" SIGNAME="External_Ports_reset">
      <CONNECTIONS>
        <CONNECTION INSTANCE="rst_axi_pcie_0_125M" PORT="ext_reset_in"/>
      </CONNECTIONS>
    </PORT>
    <PORT DIR="O" LEFT="0" NAME="peripheral_aresetn" RIGHT="0" SIGIS="rst" SIGNAME="rst_axi_pcie_0_125M_peripheral_aresetn">
      <CONNECTIONS>
        <CONNECTION INSTANCE="rst_axi_pcie_0_125M" PORT="peripheral_aresetn"/>
      </CONNECTIONS>
    </PORT>
    <PORT DIR="I" LEFT="7" NAME="msi_irq" RIGHT="0" SIGIS="undef" SIGNAME="External_Ports_msi_irq">
      <CONNECTIONS>
        <CONNECTION INSTANCE="pcie_msi_requester_0" PORT="i_irq"/>
      </CONNECTIONS>
    </PORT>
    <PORT CLKFREQUENCY="125000000" DIR="O" NAME="axi_ctl_aclk_out" SIGIS="clk" SIGNAME="axi_pcie_0_axi_ctl_aclk_out">
      <CONNECTIONS>
        <CONNECTION INSTANCE="axi_pcie_0" PORT="axi_ctl_aclk_out"/>
      </CONNECTIONS>
    </PORT>
  </EXTERNALPORTS>

  <EXTERNALINTERFACES>
    <BUSINTERFACE BUSNAME="External_Interface_PCIE_REFCLK" NAME="PCIE_REFCLK" TYPE="TARGET">
      <PARAMETER NAME="FREQ_HZ" VALUE="100000000"/>
      <PORTMAPS>
        <PORTMAP PHYSICAL="PCIE_REFCLK_clk_p"/>
        <PORTMAP PHYSICAL="PCIE_REFCLK_clk_n"/>
      </PORTMAPS>
    </BUSINTERFACE>
    <BUSINTERFACE BUSNAME="External_Interface_S_AXI_CTL" DATAWIDTH="32" NAME="S_AXI_CTL" TYPE="SLAVE">
      <PARAMETER NAME="DATA_WIDTH" VALUE="32"/>
      <PARAMETER NAME="PROTOCOL" VALUE="AXI4LITE"/>
      <PARAMETER NAME="FREQ_HZ" VALUE="125000000"/>
      <PARAMETER NAME="ID_WIDTH" VALUE="0"/>
      <PARAMETER NAME="ADDR_WIDTH" VALUE="28"/>
      <PARAMETER NAME="AWUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="ARUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="WUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="RUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="BUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="READ_WRITE_MODE" VALUE="READ_WRITE"/>
      <PARAMETER NAME="HAS_BURST" VALUE="0"/>
      <PARAMETER NAME="HAS_LOCK" VALUE="0"/>
      <PARAMETER NAME="HAS_PROT" VALUE="0"/>
      <PARAMETER NAME="HAS_CACHE" VALUE="0"/>
      <PARAMETER NAME="HAS_QOS" VALUE="0"/>
      <PARAMETER NAME="HAS_REGION" VALUE="0"/>
      <PARAMETER NAME="HAS_WSTRB" VALUE="1"/>
      <PARAMETER NAME="HAS_BRESP" VALUE="1"/>
      <PARAMETER NAME="HAS_RRESP" VALUE="1"/>
      <PARAMETER NAME="SUPPORTS_NARROW_BURST" VALUE="0"/>
      <PARAMETER NAME="NUM_READ_OUTSTANDING" VALUE="4"/>
      <PARAMETER NAME="NUM_WRITE_OUTSTANDING" VALUE="4"/>
      <PARAMETER NAME="MAX_BURST_LENGTH" VALUE="1"/>
      <PARAMETER NAME="PHASE" VALUE="0.000"/>
      <PARAMETER NAME="CLK_DOMAIN" VALUE="pcie_axi_pcie_0_0_axi_aclk_out"/>
      <PORTMAPS>
        <PORTMAP PHYSICAL="S_AXI_CTL_araddr"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_arready"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_arvalid"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_awaddr"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_awready"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_awvalid"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_bready"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_bresp"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_bvalid"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_rdata"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_rready"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_rresp"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_rvalid"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_wdata"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_wready"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_wstrb"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_wvalid"/>
      </PORTMAPS>
      <MEMORYMAP>
        <MEMRANGE ADDRESSBLOCK="CTL0" BASENAME="BASEADDR" BASEVALUE="0x00000000" HIGHNAME="HIGHADDR" HIGHVALUE="0x0FFFFFFF" INSTANCE="axi_pcie_0" IS_DATA="TRUE" IS_INSTRUCTION="TRUE" MASTERBUSINTERFACE="S_AXI_CTL" MEMTYPE="MEMORY" SLAVEBUSINTERFACE="S_AXI_CTL"/>
      </MEMORYMAP>
      <PERIPHERALS>
        <PERIPHERAL INSTANCE="axi_pcie_0"/>
      </PERIPHERALS>
    </BUSINTERFACE>
    <BUSINTERFACE BUSNAME="axi_pcie_0_M_AXI" DATAWIDTH="128" NAME="M_AXI" TYPE="MASTER">
      <PARAMETER NAME="DATA_WIDTH" VALUE="128"/>
      <PARAMETER NAME="PROTOCOL" VALUE="AXI4"/>
      <PARAMETER NAME="FREQ_HZ" VALUE="125000000"/>
      <PARAMETER NAME="ID_WIDTH" VALUE="0"/>
      <PARAMETER NAME="ADDR_WIDTH" VALUE="32"/>
      <PARAMETER NAME="AWUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="ARUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="WUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="RUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="BUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="READ_WRITE_MODE" VALUE="READ_WRITE"/>
      <PARAMETER NAME="HAS_BURST" VALUE="1"/>
      <PARAMETER NAME="HAS_LOCK" VALUE="1"/>
      <PARAMETER NAME="HAS_PROT" VALUE="1"/>
      <PARAMETER NAME="HAS_CACHE" VALUE="1"/>
      <PARAMETER NAME="HAS_QOS" VALUE="0"/>
      <PARAMETER NAME="HAS_REGION" VALUE="0"/>
      <PARAMETER NAME="HAS_WSTRB" VALUE="1"/>
      <PARAMETER NAME="HAS_BRESP" VALUE="1"/>
      <PARAMETER NAME="HAS_RRESP" VALUE="1"/>
      <PARAMETER NAME="SUPPORTS_NARROW_BURST" VALUE="1"/>
      <PARAMETER NAME="NUM_READ_OUTSTANDING" VALUE="4"/>
      <PARAMETER NAME="NUM_WRITE_OUTSTANDING" VALUE="4"/>
      <PARAMETER NAME="MAX_BURST_LENGTH" VALUE="256"/>
      <PARAMETER NAME="PHASE" VALUE="0.000"/>
      <PARAMETER NAME="CLK_DOMAIN" VALUE="pcie_axi_pcie_0_0_axi_aclk_out"/>
      <PORTMAPS>
        <PORTMAP PHYSICAL="M_AXI_araddr"/>
        <PORTMAP PHYSICAL="M_AXI_arburst"/>
        <PORTMAP PHYSICAL="M_AXI_arcache"/>
        <PORTMAP PHYSICAL="M_AXI_arlen"/>
        <PORTMAP PHYSICAL="M_AXI_arlock"/>
        <PORTMAP PHYSICAL="M_AXI_arprot"/>
        <PORTMAP PHYSICAL="M_AXI_arready"/>
        <PORTMAP PHYSICAL="M_AXI_arsize"/>
        <PORTMAP PHYSICAL="M_AXI_arvalid"/>
        <PORTMAP PHYSICAL="M_AXI_awaddr"/>
        <PORTMAP PHYSICAL="M_AXI_awburst"/>
        <PORTMAP PHYSICAL="M_AXI_awcache"/>
        <PORTMAP PHYSICAL="M_AXI_awlen"/>
        <PORTMAP PHYSICAL="M_AXI_awlock"/>
        <PORTMAP PHYSICAL="M_AXI_awprot"/>
        <PORTMAP PHYSICAL="M_AXI_awready"/>
        <PORTMAP PHYSICAL="M_AXI_awsize"/>
        <PORTMAP PHYSICAL="M_AXI_awvalid"/>
        <PORTMAP PHYSICAL="M_AXI_bready"/>
        <PORTMAP PHYSICAL="M_AXI_bresp"/>
        <PORTMAP PHYSICAL="M_AXI_bvalid"/>
        <PORTMAP PHYSICAL="M_AXI_rdata"/>
        <PORTMAP PHYSICAL="M_AXI_rlast"/>
        <PORTMAP PHYSICAL="M_AXI_rready"/>
        <PORTMAP PHYSICAL="M_AXI_rresp"/>
        <PORTMAP PHYSICAL="M_AXI_rvalid"/>
        <PORTMAP PHYSICAL="M_AXI_wdata"/>
        <PORTMAP PHYSICAL="M_AXI_wlast"/>
        <PORTMAP PHYSICAL="M_AXI_wready"/>
        <PORTMAP PHYSICAL="M_AXI_wstrb"/>
        <PORTMAP PHYSICAL="M_AXI_wvalid"/>
      </PORTMAPS>
    </BUSINTERFACE>
    <BUSINTERFACE BUSNAME="External_Interface_S_AXI" DATAWIDTH="128" NAME="S_AXI" TYPE="SLAVE">
      <PARAMETER NAME="DATA_WIDTH" VALUE="128"/>
      <PARAMETER NAME="PROTOCOL" VALUE="AXI4"/>
      <PARAMETER NAME="FREQ_HZ" VALUE="125000000"/>
      <PARAMETER NAME="ID_WIDTH" VALUE="2"/>
      <PARAMETER NAME="ADDR_WIDTH" VALUE="32"/>
      <PARAMETER NAME="AWUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="ARUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="WUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="RUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="BUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="READ_WRITE_MODE" VALUE="READ_WRITE"/>
      <PARAMETER NAME="HAS_BURST" VALUE="1"/>
      <PARAMETER NAME="HAS_LOCK" VALUE="0"/>
      <PARAMETER NAME="HAS_PROT" VALUE="0"/>
      <PARAMETER NAME="HAS_CACHE" VALUE="0"/>
      <PARAMETER NAME="HAS_QOS" VALUE="0"/>
      <PARAMETER NAME="HAS_REGION" VALUE="1"/>
      <PARAMETER NAME="HAS_WSTRB" VALUE="1"/>
      <PARAMETER NAME="HAS_BRESP" VALUE="1"/>
      <PARAMETER NAME="HAS_RRESP" VALUE="1"/>
      <PARAMETER NAME="SUPPORTS_NARROW_BURST" VALUE="1"/>
      <PARAMETER NAME="NUM_READ_OUTSTANDING" VALUE="8"/>
      <PARAMETER NAME="NUM_WRITE_OUTSTANDING" VALUE="2"/>
      <PARAMETER NAME="MAX_BURST_LENGTH" VALUE="256"/>
      <PARAMETER NAME="PHASE" VALUE="0.000"/>
      <PARAMETER NAME="CLK_DOMAIN" VALUE="pcie_axi_pcie_0_0_axi_aclk_out"/>
      <PORTMAPS>
        <PORTMAP PHYSICAL="S_AXI_araddr"/>
        <PORTMAP PHYSICAL="S_AXI_arburst"/>
        <PORTMAP PHYSICAL="S_AXI_arid"/>
        <PORTMAP PHYSICAL="S_AXI_arlen"/>
        <PORTMAP PHYSICAL="S_AXI_arready"/>
        <PORTMAP PHYSICAL="S_AXI_arregion"/>
        <PORTMAP PHYSICAL="S_AXI_arsize"/>
        <PORTMAP PHYSICAL="S_AXI_arvalid"/>
        <PORTMAP PHYSICAL="S_AXI_awaddr"/>
        <PORTMAP PHYSICAL="S_AXI_awburst"/>
        <PORTMAP PHYSICAL="S_AXI_awid"/>
        <PORTMAP PHYSICAL="S_AXI_awlen"/>
        <PORTMAP PHYSICAL="S_AXI_awready"/>
        <PORTMAP PHYSICAL="S_AXI_awregion"/>
        <PORTMAP PHYSICAL="S_AXI_awsize"/>
        <PORTMAP PHYSICAL="S_AXI_awvalid"/>
        <PORTMAP PHYSICAL="S_AXI_bid"/>
        <PORTMAP PHYSICAL="S_AXI_bready"/>
        <PORTMAP PHYSICAL="S_AXI_bresp"/>
        <PORTMAP PHYSICAL="S_AXI_bvalid"/>
        <PORTMAP PHYSICAL="S_AXI_rdata"/>
        <PORTMAP PHYSICAL="S_AXI_rid"/>
        <PORTMAP PHYSICAL="S_AXI_rlast"/>
        <PORTMAP PHYSICAL="S_AXI_rready"/>
        <PORTMAP PHYSICAL="S_AXI_rresp"/>
        <PORTMAP PHYSICAL="S_AXI_rvalid"/>
        <PORTMAP PHYSICAL="S_AXI_wdata"/>
        <PORTMAP PHYSICAL="S_AXI_wlast"/>
        <PORTMAP PHYSICAL="S_AXI_wready"/>
        <PORTMAP PHYSICAL="S_AXI_wstrb"/>
        <PORTMAP PHYSICAL="S_AXI_wvalid"/>
      </PORTMAPS>
      <MEMORYMAP>
        <MEMRANGE ADDRESSBLOCK="BAR0" BASENAME="AXIBAR_0" BASEVALUE="0x00000000" HIGHNAME="AXIBAR_HIGHADDR_0" HIGHVALUE="0xFFFFFFFF" INSTANCE="axi_pcie_0" IS_DATA="TRUE" IS_INSTRUCTION="TRUE" MASTERBUSINTERFACE="S_AXI" MEMTYPE="MEMORY" SLAVEBUSINTERFACE="S_AXI"/>
      </MEMORYMAP>
      <PERIPHERALS>
        <PERIPHERAL INSTANCE="axi_pcie_0"/>
      </PERIPHERALS>
    </BUSINTERFACE>
    <BUSINTERFACE BUSNAME="axi_pcie_0_pcie_7x_mgt" NAME="PCIE_MGT" TYPE="INITIATOR">
      <PORTMAPS>
        <PORTMAP PHYSICAL="PCIE_MGT_rxn"/>
        <PORTMAP PHYSICAL="PCIE_MGT_rxp"/>
        <PORTMAP PHYSICAL="PCIE_MGT_txn"/>
        <PORTMAP PHYSICAL="PCIE_MGT_txp"/>
      </PORTMAPS>
    </BUSINTERFACE>
    <BUSINTERFACE BUSNAME="External_Interface_S_AXI_CTL_IRQ" DATAWIDTH="32" NAME="S_AXI_CTL_IRQ" TYPE="SLAVE">
      <PARAMETER NAME="DATA_WIDTH" VALUE="32"/>
      <PARAMETER NAME="PROTOCOL" VALUE="AXI4LITE"/>
      <PARAMETER NAME="FREQ_HZ" VALUE="125000000"/>
      <PARAMETER NAME="ID_WIDTH" VALUE="0"/>
      <PARAMETER NAME="ADDR_WIDTH" VALUE="16"/>
      <PARAMETER NAME="AWUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="ARUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="WUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="RUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="BUSER_WIDTH" VALUE="0"/>
      <PARAMETER NAME="READ_WRITE_MODE" VALUE="READ_WRITE"/>
      <PARAMETER NAME="HAS_BURST" VALUE="0"/>
      <PARAMETER NAME="HAS_LOCK" VALUE="0"/>
      <PARAMETER NAME="HAS_PROT" VALUE="1"/>
      <PARAMETER NAME="HAS_CACHE" VALUE="0"/>
      <PARAMETER NAME="HAS_QOS" VALUE="0"/>
      <PARAMETER NAME="HAS_REGION" VALUE="0"/>
      <PARAMETER NAME="HAS_WSTRB" VALUE="1"/>
      <PARAMETER NAME="HAS_BRESP" VALUE="1"/>
      <PARAMETER NAME="HAS_RRESP" VALUE="1"/>
      <PARAMETER NAME="SUPPORTS_NARROW_BURST" VALUE="0"/>
      <PARAMETER NAME="NUM_READ_OUTSTANDING" VALUE="1"/>
      <PARAMETER NAME="NUM_WRITE_OUTSTANDING" VALUE="1"/>
      <PARAMETER NAME="MAX_BURST_LENGTH" VALUE="1"/>
      <PARAMETER NAME="PHASE" VALUE="0.000"/>
      <PARAMETER NAME="CLK_DOMAIN" VALUE="pcie_axi_pcie_0_0_axi_aclk_out"/>
      <PORTMAPS>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_awaddr"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_awprot"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_awvalid"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_awready"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_wdata"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_wstrb"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_wvalid"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_wready"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_bresp"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_bvalid"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_bready"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_araddr"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_arprot"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_arvalid"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_arready"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_rdata"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_rresp"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_rvalid"/>
        <PORTMAP PHYSICAL="S_AXI_CTL_IRQ_rready"/>
      </PORTMAPS>
      <MEMORYMAP>
        <MEMRANGE ADDRESSBLOCK="Reg" BASENAME="C_BASEADDR" BASEVALUE="0x00000000" HIGHNAME="C_HIGHADDR" HIGHVALUE="0x0000FFFF" INSTANCE="pcie_msi_requester_0" IS_DATA="TRUE" IS_INSTRUCTION="TRUE" MASTERBUSINTERFACE="S_AXI_CTL_IRQ" MEMTYPE="REGISTER" SLAVEBUSINTERFACE="s_axi_ctl"/>
      </MEMORYMAP>
      <PERIPHERALS>
        <PERIPHERAL INSTANCE="pcie_msi_requester_0"/>
      </PERIPHERALS>
    </BUSINTERFACE>
  </EXTERNALINTERFACES>

  <MODULES>
    <MODULE FULLNAME="/axi_pcie_0" HWVERSION="2.7" INSTANCE="axi_pcie_0" IPTYPE="PERIPHERAL" IS_ENABLE="1" MODCLASS="PERIPHERAL" MODTYPE="axi_pcie" VLNV="xilinx.com:ip:axi_pcie:2.7">
      <DOCUMENTS>
        <DOCUMENT SOURCE="http://www.xilinx.com/cgi-bin/docs/ipdoc?c=axi_pcie;v=v2_7;d=pg055-axi-bridge-pcie.pdf"/>
      </DOCUMENTS>
      <PARAMETERS>
        <PARAMETER NAME="C_FAMILY" VALUE="virtex7"/>
        <PARAMETER NAME="C_INSTANCE" VALUE="pcie_axi_pcie_0_0"/>
        <PARAMETER NAME="C_S_AXI_ID_WIDTH" VALUE="2"/>
        <PARAMETER NAME="C_S_AXI_ADDR_WIDTH" VALUE="32"/>
        <PARAMETER NAME="C_S_AXI_DATA_WIDTH" VALUE="128"/>
        <PARAMETER NAME="C_M_AXI_ADDR_WIDTH" VALUE="32"/>
        <PARAMETER NAME="C_M_AXI_DATA_WIDTH" VALUE="128"/>
        <PARAMETER NAME="C_NO_OF_LANES" VALUE="4"/>
        <PARAMETER NAME="C_MAX_LINK_SPEED" VALUE="1"/>
        <PARAMETER NAME="C_PCIE_USE_MODE" VALUE="3.0"/>
        <PARAMETER NAME="C_DEVICE_ID" VALUE="0x7022"/>
        <PARAMETER NAME="C_VENDOR_ID" VALUE="0x10EE"/>
        <PARAMETER NAME="C_CLASS_CODE" VALUE="0x070101"/>
        <PARAMETER NAME="C_REF_CLK_FREQ" VALUE="0"/>
        <PARAMETER NAME="C_REV_ID" VALUE="0x00"/>
        <PARAMETER NAME="C_SUBSYSTEM_ID" VALUE="0x0007"/>
        <PARAMETER NAME="C_SUBSYSTEM_VENDOR_ID" VALUE="0x10EE"/>
        <PARAMETER NAME="C_PCIE_CAP_SLOT_IMPLEMENTED" VALUE="1"/>
        <PARAMETER NAME="C_MSI_DECODE_ENABLE" VALUE="TRUE"/>
        <PARAMETER NAME="C_NUM_MSI_REQ" VALUE="3"/>
        <PARAMETER NAME="C_INTERRUPT_PIN" VALUE="0"/>
        <PARAMETER NAME="C_COMP_TIMEOUT" VALUE="1"/>
        <PARAMETER NAME="C_INCLUDE_RC" VALUE="0"/>
        <PARAMETER NAME="C_S_AXI_SUPPORTS_NARROW_BURST" VALUE="1"/>
        <PARAMETER NAME="C_INCLUDE_BAROFFSET_REG" VALUE="1"/>
        <PARAMETER NAME="C_AXIBAR_NUM" VALUE="1"/>
        <PARAMETER NAME="C_AXIBAR2PCIEBAR_0" VALUE="0x00000000"/>
        <PARAMETER NAME="C_AXIBAR2PCIEBAR_1" VALUE="0x00000000"/>
        <PARAMETER NAME="C_AXIBAR2PCIEBAR_2" VALUE="0x00000000"/>
        <PARAMETER NAME="C_AXIBAR2PCIEBAR_3" VALUE="0x00000000"/>
        <PARAMETER NAME="C_AXIBAR2PCIEBAR_4" VALUE="0x00000000"/>
        <PARAMETER NAME="C_AXIBAR2PCIEBAR_5" VALUE="0x00000000"/>
        <PARAMETER NAME="C_AXIBAR_AS_0" VALUE="0"/>
        <PARAMETER NAME="C_AXIBAR_AS_1" VALUE="0"/>
        <PARAMETER NAME="C_AXIBAR_AS_2" VALUE="0"/>
        <PARAMETER NAME="C_AXIBAR_AS_3" VALUE="0"/>
        <PARAMETER NAME="C_AXIBAR_AS_4" VALUE="0"/>
        <PARAMETER NAME="C_AXIBAR_AS_5" VALUE="0"/>
        <PARAMETER NAME="C_AXIBAR_0" VALUE="0x00000000"/>
        <PARAMETER NAME="C_AXIBAR_HIGHADDR_0" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="C_AXIBAR_1" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="C_AXIBAR_HIGHADDR_1" VALUE="0x00000000"/>
        <PARAMETER NAME="C_AXIBAR_2" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="C_AXIBAR_HIGHADDR_2" VALUE="0x00000000"/>
        <PARAMETER NAME="C_AXIBAR_3" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="C_AXIBAR_HIGHADDR_3" VALUE="0x00000000"/>
        <PARAMETER NAME="C_AXIBAR_4" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="C_AXIBAR_HIGHADDR_4" VALUE="0x00000000"/>
        <PARAMETER NAME="C_AXIBAR_5" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="C_AXIBAR_HIGHADDR_5" VALUE="0x00000000"/>
        <PARAMETER NAME="C_PCIEBAR_NUM" VALUE="1"/>
        <PARAMETER NAME="C_PCIEBAR_AS" VALUE="0"/>
        <PARAMETER NAME="C_PCIEBAR_LEN_0" VALUE="16"/>
        <PARAMETER NAME="C_PCIEBAR2AXIBAR_0" VALUE="0x00000000"/>
        <PARAMETER NAME="C_PCIEBAR2AXIBAR_0_SEC" VALUE="1"/>
        <PARAMETER NAME="C_PCIEBAR_LEN_1" VALUE="16"/>
        <PARAMETER NAME="C_PCIEBAR2AXIBAR_1" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="C_PCIEBAR2AXIBAR_1_SEC" VALUE="1"/>
        <PARAMETER NAME="C_PCIEBAR_LEN_2" VALUE="16"/>
        <PARAMETER NAME="C_PCIEBAR2AXIBAR_2" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="C_PCIEBAR2AXIBAR_2_SEC" VALUE="1"/>
        <PARAMETER NAME="C_PCIE_BLK_LOCN" VALUE="3"/>
        <PARAMETER NAME="C_XLNX_REF_BOARD" VALUE="VC707"/>
        <PARAMETER NAME="PCIE_EXT_CLK" VALUE="FALSE"/>
        <PARAMETER NAME="PCIE_EXT_GT_COMMON" VALUE="FALSE"/>
        <PARAMETER NAME="EXT_CH_GT_DRP" VALUE="FALSE"/>
        <PARAMETER NAME="SHARED_LOGIC_IN_CORE" VALUE="FALSE"/>
        <PARAMETER NAME="TRANSCEIVER_CTRL_STATUS_PORTS" VALUE="FALSE"/>
        <PARAMETER NAME="EXT_PIPE_INTERFACE" VALUE="FALSE"/>
        <PARAMETER NAME="C_DEVICE" VALUE="xc7vx485t"/>
        <PARAMETER NAME="C_SPEED" VALUE="-2"/>
        <PARAMETER NAME="AXI_ACLK_LOOPBACK" VALUE="FALSE"/>
        <PARAMETER NAME="NO_SLV_ERR" VALUE="FALSE"/>
        <PARAMETER NAME="C_RP_BAR_HIDE" VALUE="FALSE"/>
        <PARAMETER NAME="Component_Name" VALUE="pcie_axi_pcie_0_0"/>
        <PARAMETER NAME="INCLUDE_RC" VALUE="PCI_Express_Endpoint_device"/>
        <PARAMETER NAME="REF_CLK_FREQ" VALUE="100_MHz"/>
        <PARAMETER NAME="PCIE_CAP_SLOT_IMPLEMENTED" VALUE="true"/>
        <PARAMETER NAME="PCIE_USE_MODE" VALUE="GES_and_Production"/>
        <PARAMETER NAME="NO_OF_LANES" VALUE="X4"/>
        <PARAMETER NAME="MAX_LINK_SPEED" VALUE="5.0_GT/s"/>
        <PARAMETER NAME="VENDOR_ID" VALUE="0x10EE"/>
        <PARAMETER NAME="DEVICE_ID" VALUE="0x7022"/>
        <PARAMETER NAME="REV_ID" VALUE="0x00"/>
        <PARAMETER NAME="SUBSYSTEM_VENDOR_ID" VALUE="0x10EE"/>
        <PARAMETER NAME="SUBSYSTEM_ID" VALUE="0x0007"/>
        <PARAMETER NAME="ENABLE_CLASS_CODE" VALUE="false"/>
        <PARAMETER NAME="CLASS_CODE" VALUE="0x070101"/>
        <PARAMETER NAME="BASE_CLASS_MENU" VALUE="Simple_communication_controllers"/>
        <PARAMETER NAME="SUB_CLASS_INTERFACE_MENU" VALUE="Bi_directional_parallel_port"/>
        <PARAMETER NAME="BAR0_ENABLED" VALUE="true"/>
        <PARAMETER NAME="BAR1_ENABLED" VALUE="false"/>
        <PARAMETER NAME="BAR2_ENABLED" VALUE="false"/>
        <PARAMETER NAME="BAR0_TYPE" VALUE="Memory"/>
        <PARAMETER NAME="BAR1_TYPE" VALUE="N/A"/>
        <PARAMETER NAME="BAR2_TYPE" VALUE="N/A"/>
        <PARAMETER NAME="BAR0_SCALE" VALUE="Kilobytes"/>
        <PARAMETER NAME="BAR1_SCALE" VALUE="N/A"/>
        <PARAMETER NAME="BAR2_SCALE" VALUE="N/A"/>
        <PARAMETER NAME="BAR0_SIZE" VALUE="64"/>
        <PARAMETER NAME="BAR1_SIZE" VALUE="8"/>
        <PARAMETER NAME="BAR2_SIZE" VALUE="8"/>
        <PARAMETER NAME="PCIEBAR2AXIBAR_0" VALUE="0x00000000"/>
        <PARAMETER NAME="PCIEBAR2AXIBAR_1" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="PCIEBAR2AXIBAR_2" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="PCIEBAR2AXIBAR_1_SEC" VALUE="1"/>
        <PARAMETER NAME="PCIEBAR2AXIBAR_0_SEC" VALUE="1"/>
        <PARAMETER NAME="PCIEBAR2AXIBAR_2_SEC" VALUE="1"/>
        <PARAMETER NAME="INTERRUPT_PIN" VALUE="false"/>
        <PARAMETER NAME="MSI_DECODE_ENABLED" VALUE="true"/>
        <PARAMETER NAME="NUM_MSI_REQ" VALUE="3"/>
        <PARAMETER NAME="COMP_TIMEOUT" VALUE="50ms"/>
        <PARAMETER NAME="INCLUDE_BAROFFSET_REG" VALUE="true"/>
        <PARAMETER NAME="AXIBAR_AS_0" VALUE="false"/>
        <PARAMETER NAME="AXIBAR_AS_1" VALUE="false"/>
        <PARAMETER NAME="AXIBAR_AS_2" VALUE="false"/>
        <PARAMETER NAME="AXIBAR_AS_3" VALUE="false"/>
        <PARAMETER NAME="AXIBAR_AS_4" VALUE="false"/>
        <PARAMETER NAME="AXIBAR_AS_5" VALUE="false"/>
        <PARAMETER NAME="AXIBAR_1" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="AXIBAR_2" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="AXIBAR_3" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="AXIBAR_4" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="AXIBAR_5" VALUE="0xFFFFFFFF"/>
        <PARAMETER NAME="AXIBAR_HIGHADDR_1" VALUE="0x00000000"/>
        <PARAMETER NAME="AXIBAR_HIGHADDR_2" VALUE="0x00000000"/>
        <PARAMETER NAME="AXIBAR_HIGHADDR_3" VALUE="0x00000000"/>
        <PARAMETER NAME="AXIBAR_HIGHADDR_4" VALUE="0x00000000"/>
        <PARAMETER NAME="AXIBAR_HIGHADDR_5" VALUE="0x00000000"/>
        <PARAMETER NAME="AXIBAR2PCIEBAR_0" VALUE="0x00000000"/>
        <PARAMETER NAME="AXIBAR2PCIEBAR_1" VALUE="0x00000000"/>
        <PARAMETER NAME="AXIBAR2PCIEBAR_2" VALUE="0x00000000"/>
        <PARAMETER NAME="AXIBAR2PCIEBAR_3" VALUE="0x00000000"/>
        <PARAMETER NAME="AXIBAR2PCIEBAR_4" VALUE="0x00000000"/>
        <PARAMETER NAME="AXIBAR2PCIEBAR_5" VALUE="0x00000000"/>
        <PARAMETER NAME="S_AXI_ID_WIDTH" VALUE="2"/>
        <PARAMETER NAME="S_AXI_ADDR_WIDTH" VALUE="32"/>
        <PARAMETER NAME="S_AXI_DATA_WIDTH" VALUE="128"/>
        <PARAMETER NAME="M_AXI_ADDR_WIDTH" VALUE="32"/>
        <PARAMETER NAME="M_AXI_DATA_WIDTH" VALUE="128"/>
        <PARAMETER NAME="S_AXI_SUPPORTS_NARROW_BURST" VALUE="true"/>
        <PARAMETER NAME="BAR_64BIT" VALUE="false"/>
        <PARAMETER NAME="XLNX_REF_BOARD" VALUE="VC707"/>
        <PARAMETER NAME="PCIE_BLK_LOCN" VALUE="X1Y0"/>
        <PARAMETER NAME="AXIBAR_NUM" VALUE="1"/>
        <PARAMETER NAME="en_ext_clk" VALUE="false"/>
        <PARAMETER NAME="en_ext_gt_common" VALUE="false"/>
        <PARAMETER NAME="en_ext_ch_gt_drp" VALUE="false"/>
        <PARAMETER NAME="shared_logic_in_core" VALUE="false"/>
        <PARAMETER NAME="en_transceiver_status_ports" VALUE="false"/>
        <PARAMETER NAME="en_ext_pipe_interface" VALUE="false"/>
        <PARAMETER NAME="axi_aclk_loopback" VALUE="false"/>
        <PARAMETER NAME="no_slv_err" VALUE="false"/>
        <PARAMETER NAME="rp_bar_hide" VALUE="false"/>
        <PARAMETER NAME="EDK_IPTYPE" VALUE="PERIPHERAL"/>
        <PARAMETER NAME="BASEADDR" VALUE="0x00000000"/>
        <PARAMETER NAME="HIGHADDR" VALUE="0x0FFFFFFF"/>
        <PARAMETER NAME="AXIBAR_0" VALUE="0x00000000"/>
        <PARAMETER NAME="AXIBAR_HIGHADDR_0" VALUE="0xFFFFFFFF"/>
      </PARAMETERS>
      <PORTS>
        <PORT DIR="I" NAME="axi_aresetn" SIGIS="rst" SIGNAME="rst_axi_pcie_0_125M_interconnect_aresetn">
          <CONNECTIONS>
            <CONNECTION INSTANCE="rst_axi_pcie_0_125M" PORT="interconnect_aresetn"/>
          </CONNECTIONS>
        </PORT>
        <PORT CLKFREQUENCY="125000000" DIR="O" NAME="axi_aclk_out" SIGIS="clk" SIGNAME="axi_pcie_0_axi_aclk_out">
          <CONNECTIONS>
            <CONNECTION INSTANCE="External_Ports" PORT="axi_aclk_out"/>
            <CONNECTION INSTANCE="rst_axi_pcie_0_125M" PORT="slowest_sync_clk"/>
            <CONNECTION INSTANCE="pcie_msi_requester_0" PORT="clk"/>
          </CONNECTIONS>
        </PORT>
        <PORT CLKFREQUENCY="125000000" DIR="O" NAME="axi_ctl_aclk_out" SIGIS="clk" SIGNAME="axi_pcie_0_axi_ctl_aclk_out">
          <CONNECTIONS>
            <CONNECTION INSTANCE="External_Ports" PORT="axi_ctl_aclk_out"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="O" NAME="mmcm_lock" SIGIS="undef" SIGNAME="axi_pcie_0_mmcm_lock">
          <CONNECTIONS>
            <CONNECTION INSTANCE="rst_axi_pcie_0_125M" PORT="dcm_locked"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="O" NAME="interrupt_out" SENSITIVITY="LEVEL_HIGH" SIGIS="INTERRUPT"/>
        <PORT DIR="I" NAME="INTX_MSI_Request" SIGIS="undef" SIGNAME="pcie_msi_requester_0_o_irq">
          <CONNECTIONS>
            <CONNECTION INSTANCE="pcie_msi_requester_0" PORT="o_irq"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="O" NAME="INTX_MSI_Grant" SIGIS="undef" SIGNAME="axi_pcie_0_INTX_MSI_Grant">
          <CONNECTIONS>
            <CONNECTION INSTANCE="pcie_msi_requester_0" PORT="i_granted"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="O" NAME="MSI_enable" SIGIS="undef" SIGNAME="axi_pcie_0_MSI_enable">
          <CONNECTIONS>
            <CONNECTION INSTANCE="pcie_msi_requester_0" PORT="i_msi_enabled"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="I" LEFT="4" NAME="MSI_Vector_Num" RIGHT="0" SIGIS="undef" SIGNAME="pcie_msi_requester_0_o_vector_num">
          <CONNECTIONS>
            <CONNECTION INSTANCE="pcie_msi_requester_0" PORT="o_vector_num"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="O" LEFT="2" NAME="MSI_Vector_Width" RIGHT="0" SIGIS="undef" SIGNAME="axi_pcie_0_MSI_Vector_Width">
          <CONNECTIONS>
            <CONNECTION INSTANCE="pcie_msi_requester_0" PORT="i_vector_width"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="I" LEFT="1" NAME="s_axi_awid" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="31" NAME="s_axi_awaddr" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="3" NAME="s_axi_awregion" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="7" NAME="s_axi_awlen" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="2" NAME="s_axi_awsize" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="1" NAME="s_axi_awburst" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_awvalid" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_awready" SIGIS="undef"/>
        <PORT DIR="I" LEFT="127" NAME="s_axi_wdata" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="15" NAME="s_axi_wstrb" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_wlast" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_wvalid" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_wready" SIGIS="undef"/>
        <PORT DIR="O" LEFT="1" NAME="s_axi_bid" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="1" NAME="s_axi_bresp" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_bvalid" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_bready" SIGIS="undef"/>
        <PORT DIR="I" LEFT="1" NAME="s_axi_arid" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="31" NAME="s_axi_araddr" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="3" NAME="s_axi_arregion" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="7" NAME="s_axi_arlen" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="2" NAME="s_axi_arsize" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="1" NAME="s_axi_arburst" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_arvalid" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_arready" SIGIS="undef"/>
        <PORT DIR="O" LEFT="1" NAME="s_axi_rid" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="127" NAME="s_axi_rdata" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="1" NAME="s_axi_rresp" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_rlast" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_rvalid" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_rready" SIGIS="undef"/>
        <PORT DIR="O" LEFT="31" NAME="m_axi_awaddr" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="7" NAME="m_axi_awlen" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="2" NAME="m_axi_awsize" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="1" NAME="m_axi_awburst" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="2" NAME="m_axi_awprot" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" NAME="m_axi_awvalid" SIGIS="undef"/>
        <PORT DIR="I" NAME="m_axi_awready" SIGIS="undef"/>
        <PORT DIR="O" NAME="m_axi_awlock" SIGIS="undef"/>
        <PORT DIR="O" LEFT="3" NAME="m_axi_awcache" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="127" NAME="m_axi_wdata" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="15" NAME="m_axi_wstrb" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" NAME="m_axi_wlast" SIGIS="undef"/>
        <PORT DIR="O" NAME="m_axi_wvalid" SIGIS="undef"/>
        <PORT DIR="I" NAME="m_axi_wready" SIGIS="undef"/>
        <PORT DIR="I" LEFT="1" NAME="m_axi_bresp" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" NAME="m_axi_bvalid" SIGIS="undef"/>
        <PORT DIR="O" NAME="m_axi_bready" SIGIS="undef"/>
        <PORT DIR="O" LEFT="31" NAME="m_axi_araddr" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="7" NAME="m_axi_arlen" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="2" NAME="m_axi_arsize" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="1" NAME="m_axi_arburst" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="2" NAME="m_axi_arprot" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" NAME="m_axi_arvalid" SIGIS="undef"/>
        <PORT DIR="I" NAME="m_axi_arready" SIGIS="undef"/>
        <PORT DIR="O" NAME="m_axi_arlock" SIGIS="undef"/>
        <PORT DIR="O" LEFT="3" NAME="m_axi_arcache" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="127" NAME="m_axi_rdata" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="1" NAME="m_axi_rresp" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" NAME="m_axi_rlast" SIGIS="undef"/>
        <PORT DIR="I" NAME="m_axi_rvalid" SIGIS="undef"/>
        <PORT DIR="O" NAME="m_axi_rready" SIGIS="undef"/>
        <PORT DIR="O" LEFT="3" NAME="pci_exp_txp" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="3" NAME="pci_exp_txn" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="3" NAME="pci_exp_rxp" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="3" NAME="pci_exp_rxn" RIGHT="0" SIGIS="undef"/>
        <PORT CLKFREQUENCY="100000000" DIR="I" NAME="REFCLK" SIGIS="clk" SIGNAME="util_ds_buf_0_IBUF_OUT">
          <CONNECTIONS>
            <CONNECTION INSTANCE="util_ds_buf_0" PORT="IBUF_OUT"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="I" LEFT="31" NAME="s_axi_ctl_awaddr" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_ctl_awvalid" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_ctl_awready" SIGIS="undef"/>
        <PORT DIR="I" LEFT="31" NAME="s_axi_ctl_wdata" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="3" NAME="s_axi_ctl_wstrb" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_ctl_wvalid" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_ctl_wready" SIGIS="undef"/>
        <PORT DIR="O" LEFT="1" NAME="s_axi_ctl_bresp" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_ctl_bvalid" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_ctl_bready" SIGIS="undef"/>
        <PORT DIR="I" LEFT="31" NAME="s_axi_ctl_araddr" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_ctl_arvalid" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_ctl_arready" SIGIS="undef"/>
        <PORT DIR="O" LEFT="31" NAME="s_axi_ctl_rdata" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="1" NAME="s_axi_ctl_rresp" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_ctl_rvalid" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_ctl_rready" SIGIS="undef"/>
      </PORTS>
      <BUSINTERFACES>
        <BUSINTERFACE BUSNAME="axi_pcie_0_M_AXI" DATAWIDTH="128" NAME="M_AXI" TYPE="MASTER">
          <PARAMETER NAME="NUM_READ_OUTSTANDING" VALUE="4"/>
          <PARAMETER NAME="NUM_WRITE_OUTSTANDING" VALUE="4"/>
          <PARAMETER NAME="DATA_WIDTH" VALUE="128"/>
          <PARAMETER NAME="PROTOCOL" VALUE="AXI4"/>
          <PARAMETER NAME="FREQ_HZ" VALUE="125000000"/>
          <PARAMETER NAME="ID_WIDTH" VALUE="0"/>
          <PARAMETER NAME="ADDR_WIDTH" VALUE="32"/>
          <PARAMETER NAME="AWUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="ARUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="WUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="RUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="BUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="READ_WRITE_MODE" VALUE="READ_WRITE"/>
          <PARAMETER NAME="HAS_BURST" VALUE="1"/>
          <PARAMETER NAME="HAS_LOCK" VALUE="1"/>
          <PARAMETER NAME="HAS_PROT" VALUE="1"/>
          <PARAMETER NAME="HAS_CACHE" VALUE="1"/>
          <PARAMETER NAME="HAS_QOS" VALUE="0"/>
          <PARAMETER NAME="HAS_REGION" VALUE="0"/>
          <PARAMETER NAME="HAS_WSTRB" VALUE="1"/>
          <PARAMETER NAME="HAS_BRESP" VALUE="1"/>
          <PARAMETER NAME="HAS_RRESP" VALUE="1"/>
          <PARAMETER NAME="SUPPORTS_NARROW_BURST" VALUE="1"/>
          <PARAMETER NAME="MAX_BURST_LENGTH" VALUE="256"/>
          <PARAMETER NAME="PHASE" VALUE="0.000"/>
          <PARAMETER NAME="CLK_DOMAIN" VALUE="pcie_axi_pcie_0_0_axi_aclk_out"/>
          <PORTMAPS>
            <PORTMAP PHYSICAL="m_axi_araddr"/>
            <PORTMAP PHYSICAL="m_axi_arburst"/>
            <PORTMAP PHYSICAL="m_axi_arcache"/>
            <PORTMAP PHYSICAL="m_axi_arlen"/>
            <PORTMAP PHYSICAL="m_axi_arlock"/>
            <PORTMAP PHYSICAL="m_axi_arprot"/>
            <PORTMAP PHYSICAL="m_axi_arready"/>
            <PORTMAP PHYSICAL="m_axi_arsize"/>
            <PORTMAP PHYSICAL="m_axi_arvalid"/>
            <PORTMAP PHYSICAL="m_axi_awaddr"/>
            <PORTMAP PHYSICAL="m_axi_awburst"/>
            <PORTMAP PHYSICAL="m_axi_awcache"/>
            <PORTMAP PHYSICAL="m_axi_awlen"/>
            <PORTMAP PHYSICAL="m_axi_awlock"/>
            <PORTMAP PHYSICAL="m_axi_awprot"/>
            <PORTMAP PHYSICAL="m_axi_awready"/>
            <PORTMAP PHYSICAL="m_axi_awsize"/>
            <PORTMAP PHYSICAL="m_axi_awvalid"/>
            <PORTMAP PHYSICAL="m_axi_bready"/>
            <PORTMAP PHYSICAL="m_axi_bresp"/>
            <PORTMAP PHYSICAL="m_axi_bvalid"/>
            <PORTMAP PHYSICAL="m_axi_rdata"/>
            <PORTMAP PHYSICAL="m_axi_rlast"/>
            <PORTMAP PHYSICAL="m_axi_rready"/>
            <PORTMAP PHYSICAL="m_axi_rresp"/>
            <PORTMAP PHYSICAL="m_axi_rvalid"/>
            <PORTMAP PHYSICAL="m_axi_wdata"/>
            <PORTMAP PHYSICAL="m_axi_wlast"/>
            <PORTMAP PHYSICAL="m_axi_wready"/>
            <PORTMAP PHYSICAL="m_axi_wstrb"/>
            <PORTMAP PHYSICAL="m_axi_wvalid"/>
          </PORTMAPS>
        </BUSINTERFACE>
        <BUSINTERFACE BUSNAME="External_Interface_S_AXI" DATAWIDTH="128" NAME="S_AXI" TYPE="SLAVE">
          <PARAMETER NAME="NUM_READ_OUTSTANDING" VALUE="8"/>
          <PARAMETER NAME="NUM_WRITE_OUTSTANDING" VALUE="2"/>
          <PARAMETER NAME="SUPPORTS_NARROW_BURST" VALUE="1"/>
          <PARAMETER NAME="DATA_WIDTH" VALUE="128"/>
          <PARAMETER NAME="PROTOCOL" VALUE="AXI4"/>
          <PARAMETER NAME="FREQ_HZ" VALUE="125000000"/>
          <PARAMETER NAME="ID_WIDTH" VALUE="2"/>
          <PARAMETER NAME="ADDR_WIDTH" VALUE="32"/>
          <PARAMETER NAME="AWUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="ARUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="WUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="RUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="BUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="READ_WRITE_MODE" VALUE="READ_WRITE"/>
          <PARAMETER NAME="HAS_BURST" VALUE="1"/>
          <PARAMETER NAME="HAS_LOCK" VALUE="0"/>
          <PARAMETER NAME="HAS_PROT" VALUE="0"/>
          <PARAMETER NAME="HAS_CACHE" VALUE="0"/>
          <PARAMETER NAME="HAS_QOS" VALUE="0"/>
          <PARAMETER NAME="HAS_REGION" VALUE="1"/>
          <PARAMETER NAME="HAS_WSTRB" VALUE="1"/>
          <PARAMETER NAME="HAS_BRESP" VALUE="1"/>
          <PARAMETER NAME="HAS_RRESP" VALUE="1"/>
          <PARAMETER NAME="MAX_BURST_LENGTH" VALUE="256"/>
          <PARAMETER NAME="PHASE" VALUE="0.000"/>
          <PARAMETER NAME="CLK_DOMAIN" VALUE="pcie_axi_pcie_0_0_axi_aclk_out"/>
          <PORTMAPS>
            <PORTMAP PHYSICAL="s_axi_araddr"/>
            <PORTMAP PHYSICAL="s_axi_arburst"/>
            <PORTMAP PHYSICAL="s_axi_arid"/>
            <PORTMAP PHYSICAL="s_axi_arlen"/>
            <PORTMAP PHYSICAL="s_axi_arready"/>
            <PORTMAP PHYSICAL="s_axi_arregion"/>
            <PORTMAP PHYSICAL="s_axi_arsize"/>
            <PORTMAP PHYSICAL="s_axi_arvalid"/>
            <PORTMAP PHYSICAL="s_axi_awaddr"/>
            <PORTMAP PHYSICAL="s_axi_awburst"/>
            <PORTMAP PHYSICAL="s_axi_awid"/>
            <PORTMAP PHYSICAL="s_axi_awlen"/>
            <PORTMAP PHYSICAL="s_axi_awready"/>
            <PORTMAP PHYSICAL="s_axi_awregion"/>
            <PORTMAP PHYSICAL="s_axi_awsize"/>
            <PORTMAP PHYSICAL="s_axi_awvalid"/>
            <PORTMAP PHYSICAL="s_axi_bid"/>
            <PORTMAP PHYSICAL="s_axi_bready"/>
            <PORTMAP PHYSICAL="s_axi_bresp"/>
            <PORTMAP PHYSICAL="s_axi_bvalid"/>
            <PORTMAP PHYSICAL="s_axi_rdata"/>
            <PORTMAP PHYSICAL="s_axi_rid"/>
            <PORTMAP PHYSICAL="s_axi_rlast"/>
            <PORTMAP PHYSICAL="s_axi_rready"/>
            <PORTMAP PHYSICAL="s_axi_rresp"/>
            <PORTMAP PHYSICAL="s_axi_rvalid"/>
            <PORTMAP PHYSICAL="s_axi_wdata"/>
            <PORTMAP PHYSICAL="s_axi_wlast"/>
            <PORTMAP PHYSICAL="s_axi_wready"/>
            <PORTMAP PHYSICAL="s_axi_wstrb"/>
            <PORTMAP PHYSICAL="s_axi_wvalid"/>
          </PORTMAPS>
        </BUSINTERFACE>
        <BUSINTERFACE BUSNAME="External_Interface_S_AXI_CTL" DATAWIDTH="32" NAME="S_AXI_CTL" TYPE="SLAVE">
          <PARAMETER NAME="DATA_WIDTH" VALUE="32"/>
          <PARAMETER NAME="PROTOCOL" VALUE="AXI4LITE"/>
          <PARAMETER NAME="FREQ_HZ" VALUE="125000000"/>
          <PARAMETER NAME="ID_WIDTH" VALUE="0"/>
          <PARAMETER NAME="ADDR_WIDTH" VALUE="32"/>
          <PARAMETER NAME="AWUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="ARUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="WUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="RUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="BUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="READ_WRITE_MODE" VALUE="READ_WRITE"/>
          <PARAMETER NAME="HAS_BURST" VALUE="0"/>
          <PARAMETER NAME="HAS_LOCK" VALUE="0"/>
          <PARAMETER NAME="HAS_PROT" VALUE="0"/>
          <PARAMETER NAME="HAS_CACHE" VALUE="0"/>
          <PARAMETER NAME="HAS_QOS" VALUE="0"/>
          <PARAMETER NAME="HAS_REGION" VALUE="0"/>
          <PARAMETER NAME="HAS_WSTRB" VALUE="1"/>
          <PARAMETER NAME="HAS_BRESP" VALUE="1"/>
          <PARAMETER NAME="HAS_RRESP" VALUE="1"/>
          <PARAMETER NAME="SUPPORTS_NARROW_BURST" VALUE="0"/>
          <PARAMETER NAME="NUM_READ_OUTSTANDING" VALUE="4"/>
          <PARAMETER NAME="NUM_WRITE_OUTSTANDING" VALUE="4"/>
          <PARAMETER NAME="MAX_BURST_LENGTH" VALUE="1"/>
          <PARAMETER NAME="PHASE" VALUE="0.000"/>
          <PARAMETER NAME="CLK_DOMAIN" VALUE="pcie_axi_pcie_0_0_axi_aclk_out"/>
          <PORTMAPS>
            <PORTMAP PHYSICAL="s_axi_ctl_araddr"/>
            <PORTMAP PHYSICAL="s_axi_ctl_arready"/>
            <PORTMAP PHYSICAL="s_axi_ctl_arvalid"/>
            <PORTMAP PHYSICAL="s_axi_ctl_awaddr"/>
            <PORTMAP PHYSICAL="s_axi_ctl_awready"/>
            <PORTMAP PHYSICAL="s_axi_ctl_awvalid"/>
            <PORTMAP PHYSICAL="s_axi_ctl_bready"/>
            <PORTMAP PHYSICAL="s_axi_ctl_bresp"/>
            <PORTMAP PHYSICAL="s_axi_ctl_bvalid"/>
            <PORTMAP PHYSICAL="s_axi_ctl_rdata"/>
            <PORTMAP PHYSICAL="s_axi_ctl_rready"/>
            <PORTMAP PHYSICAL="s_axi_ctl_rresp"/>
            <PORTMAP PHYSICAL="s_axi_ctl_rvalid"/>
            <PORTMAP PHYSICAL="s_axi_ctl_wdata"/>
            <PORTMAP PHYSICAL="s_axi_ctl_wready"/>
            <PORTMAP PHYSICAL="s_axi_ctl_wstrb"/>
            <PORTMAP PHYSICAL="s_axi_ctl_wvalid"/>
          </PORTMAPS>
        </BUSINTERFACE>
        <BUSINTERFACE BUSNAME="axi_pcie_0_pcie_7x_mgt" NAME="pcie_7x_mgt" TYPE="INITIATOR">
          <PORTMAPS>
            <PORTMAP PHYSICAL="pci_exp_rxn"/>
            <PORTMAP PHYSICAL="pci_exp_rxp"/>
            <PORTMAP PHYSICAL="pci_exp_txn"/>
            <PORTMAP PHYSICAL="pci_exp_txp"/>
          </PORTMAPS>
        </BUSINTERFACE>
      </BUSINTERFACES>
      <MEMORYMAP>
        <MEMRANGE ADDRESSBLOCK="Reg" BASENAME="C_BASEADDR" BASEVALUE="0x00000000" HIGHNAME="C_HIGHADDR" HIGHVALUE="0xFFFFFFFF" INSTANCE="M_AXI" IS_DATA="TRUE" IS_INSTRUCTION="TRUE" MASTERBUSINTERFACE="M_AXI" MEMTYPE="REGISTER"/>
      </MEMORYMAP>
      <PERIPHERALS/>
    </MODULE>
    <MODULE FULLNAME="/pcie_msi_requester_0" HWVERSION="1.1" INSTANCE="pcie_msi_requester_0" IPTYPE="PERIPHERAL" IS_ENABLE="1" MODCLASS="PERIPHERAL" MODTYPE="pcie_msi_requester" VLNV="acs.eonerc.rwth-aachen.de:user:pcie_msi_requester:1.1">
      <DOCUMENTS/>
      <PARAMETERS>
        <PARAMETER NAME="NUM_IRQS" VALUE="8"/>
        <PARAMETER NAME="C_S_AXI_CTL_DATA_WIDTH" VALUE="32"/>
        <PARAMETER NAME="C_S_AXI_CTL_ADDR_WIDTH" VALUE="4"/>
        <PARAMETER NAME="Component_Name" VALUE="pcie_pcie_msi_requester_0_0"/>
        <PARAMETER NAME="EDK_IPTYPE" VALUE="PERIPHERAL"/>
        <PARAMETER NAME="C_BASEADDR" VALUE="0x00000000"/>
        <PARAMETER NAME="C_HIGHADDR" VALUE="0x0000FFFF"/>
      </PARAMETERS>
      <PORTS>
        <PORT CLKFREQUENCY="125000000" DIR="I" NAME="clk" SIGIS="clk" SIGNAME="axi_pcie_0_axi_aclk_out">
          <CONNECTIONS>
            <CONNECTION INSTANCE="axi_pcie_0" PORT="axi_aclk_out"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="I" NAME="aresetn" SIGIS="rst" SIGNAME="rst_axi_pcie_0_125M_peripheral_aresetn">
          <CONNECTIONS>
            <CONNECTION INSTANCE="rst_axi_pcie_0_125M" PORT="peripheral_aresetn"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="I" LEFT="7" NAME="i_irq" RIGHT="0" SIGIS="undef" SIGNAME="External_Ports_msi_irq">
          <CONNECTIONS>
            <CONNECTION INSTANCE="External_Ports" PORT="msi_irq"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="O" NAME="o_irq" SIGIS="undef" SIGNAME="pcie_msi_requester_0_o_irq">
          <CONNECTIONS>
            <CONNECTION INSTANCE="axi_pcie_0" PORT="INTX_MSI_Request"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="O" LEFT="4" NAME="o_vector_num" RIGHT="0" SIGIS="undef" SIGNAME="pcie_msi_requester_0_o_vector_num">
          <CONNECTIONS>
            <CONNECTION INSTANCE="axi_pcie_0" PORT="MSI_Vector_Num"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="I" NAME="i_msi_enabled" SIGIS="undef" SIGNAME="axi_pcie_0_MSI_enable">
          <CONNECTIONS>
            <CONNECTION INSTANCE="axi_pcie_0" PORT="MSI_enable"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="I" NAME="i_granted" SIGIS="undef" SIGNAME="axi_pcie_0_INTX_MSI_Grant">
          <CONNECTIONS>
            <CONNECTION INSTANCE="axi_pcie_0" PORT="INTX_MSI_Grant"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="I" LEFT="2" NAME="i_vector_width" RIGHT="0" SIGIS="undef" SIGNAME="axi_pcie_0_MSI_Vector_Width">
          <CONNECTIONS>
            <CONNECTION INSTANCE="axi_pcie_0" PORT="MSI_Vector_Width"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="I" LEFT="3" NAME="s_axi_ctl_awaddr" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="2" NAME="s_axi_ctl_awprot" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_ctl_awvalid" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_ctl_awready" SIGIS="undef"/>
        <PORT DIR="I" LEFT="31" NAME="s_axi_ctl_wdata" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="3" NAME="s_axi_ctl_wstrb" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_ctl_wvalid" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_ctl_wready" SIGIS="undef"/>
        <PORT DIR="O" LEFT="1" NAME="s_axi_ctl_bresp" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_ctl_bvalid" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_ctl_bready" SIGIS="undef"/>
        <PORT DIR="I" LEFT="3" NAME="s_axi_ctl_araddr" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="2" NAME="s_axi_ctl_arprot" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_ctl_arvalid" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_ctl_arready" SIGIS="undef"/>
        <PORT DIR="O" LEFT="31" NAME="s_axi_ctl_rdata" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="1" NAME="s_axi_ctl_rresp" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" NAME="s_axi_ctl_rvalid" SIGIS="undef"/>
        <PORT DIR="I" NAME="s_axi_ctl_rready" SIGIS="undef"/>
      </PORTS>
      <BUSINTERFACES>
        <BUSINTERFACE BUSNAME="External_Interface_S_AXI_CTL_IRQ" DATAWIDTH="32" NAME="s_axi_ctl" TYPE="SLAVE">
          <PARAMETER NAME="DATA_WIDTH" VALUE="32"/>
          <PARAMETER NAME="PROTOCOL" VALUE="AXI4LITE"/>
          <PARAMETER NAME="FREQ_HZ" VALUE="125000000"/>
          <PARAMETER NAME="ID_WIDTH" VALUE="0"/>
          <PARAMETER NAME="ADDR_WIDTH" VALUE="4"/>
          <PARAMETER NAME="AWUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="ARUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="WUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="RUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="BUSER_WIDTH" VALUE="0"/>
          <PARAMETER NAME="READ_WRITE_MODE" VALUE="READ_WRITE"/>
          <PARAMETER NAME="HAS_BURST" VALUE="0"/>
          <PARAMETER NAME="HAS_LOCK" VALUE="0"/>
          <PARAMETER NAME="HAS_PROT" VALUE="1"/>
          <PARAMETER NAME="HAS_CACHE" VALUE="0"/>
          <PARAMETER NAME="HAS_QOS" VALUE="0"/>
          <PARAMETER NAME="HAS_REGION" VALUE="0"/>
          <PARAMETER NAME="HAS_WSTRB" VALUE="1"/>
          <PARAMETER NAME="HAS_BRESP" VALUE="1"/>
          <PARAMETER NAME="HAS_RRESP" VALUE="1"/>
          <PARAMETER NAME="SUPPORTS_NARROW_BURST" VALUE="0"/>
          <PARAMETER NAME="NUM_READ_OUTSTANDING" VALUE="1"/>
          <PARAMETER NAME="NUM_WRITE_OUTSTANDING" VALUE="1"/>
          <PARAMETER NAME="MAX_BURST_LENGTH" VALUE="1"/>
          <PARAMETER NAME="PHASE" VALUE="0.000"/>
          <PARAMETER NAME="CLK_DOMAIN" VALUE="pcie_axi_pcie_0_0_axi_aclk_out"/>
          <PORTMAPS>
            <PORTMAP PHYSICAL="s_axi_ctl_awaddr"/>
            <PORTMAP PHYSICAL="s_axi_ctl_awprot"/>
            <PORTMAP PHYSICAL="s_axi_ctl_awvalid"/>
            <PORTMAP PHYSICAL="s_axi_ctl_awready"/>
            <PORTMAP PHYSICAL="s_axi_ctl_wdata"/>
            <PORTMAP PHYSICAL="s_axi_ctl_wstrb"/>
            <PORTMAP PHYSICAL="s_axi_ctl_wvalid"/>
            <PORTMAP PHYSICAL="s_axi_ctl_wready"/>
            <PORTMAP PHYSICAL="s_axi_ctl_bresp"/>
            <PORTMAP PHYSICAL="s_axi_ctl_bvalid"/>
            <PORTMAP PHYSICAL="s_axi_ctl_bready"/>
            <PORTMAP PHYSICAL="s_axi_ctl_araddr"/>
            <PORTMAP PHYSICAL="s_axi_ctl_arprot"/>
            <PORTMAP PHYSICAL="s_axi_ctl_arvalid"/>
            <PORTMAP PHYSICAL="s_axi_ctl_arready"/>
            <PORTMAP PHYSICAL="s_axi_ctl_rdata"/>
            <PORTMAP PHYSICAL="s_axi_ctl_rresp"/>
            <PORTMAP PHYSICAL="s_axi_ctl_rvalid"/>
            <PORTMAP PHYSICAL="s_axi_ctl_rready"/>
          </PORTMAPS>
        </BUSINTERFACE>
      </BUSINTERFACES>
    </MODULE>
    <MODULE FULLNAME="/rst_axi_pcie_0_125M" HWVERSION="5.0" INSTANCE="rst_axi_pcie_0_125M" IPTYPE="PERIPHERAL" IS_ENABLE="1" MODCLASS="PERIPHERAL" MODTYPE="proc_sys_reset" VLNV="xilinx.com:ip:proc_sys_reset:5.0">
      <DOCUMENTS>
        <DOCUMENT SOURCE="http://www.xilinx.com/cgi-bin/docs/ipdoc?c=proc_sys_reset;v=v5_0;d=pg164-proc-sys-reset.pdf"/>
      </DOCUMENTS>
      <PARAMETERS>
        <PARAMETER NAME="C_FAMILY" VALUE="virtex7"/>
        <PARAMETER NAME="C_EXT_RST_WIDTH" VALUE="16"/>
        <PARAMETER NAME="C_AUX_RST_WIDTH" VALUE="1"/>
        <PARAMETER NAME="C_EXT_RESET_HIGH" VALUE="1"/>
        <PARAMETER NAME="C_AUX_RESET_HIGH" VALUE="0"/>
        <PARAMETER NAME="C_NUM_BUS_RST" VALUE="1"/>
        <PARAMETER NAME="C_NUM_PERP_RST" VALUE="1"/>
        <PARAMETER NAME="C_NUM_INTERCONNECT_ARESETN" VALUE="1"/>
        <PARAMETER NAME="C_NUM_PERP_ARESETN" VALUE="1"/>
        <PARAMETER NAME="Component_Name" VALUE="pcie_rst_axi_pcie_0_125M_0"/>
        <PARAMETER NAME="USE_BOARD_FLOW" VALUE="true"/>
        <PARAMETER NAME="RESET_BOARD_INTERFACE" VALUE="reset"/>
        <PARAMETER NAME="EDK_IPTYPE" VALUE="PERIPHERAL"/>
      </PARAMETERS>
      <PORTS>
        <PORT CLKFREQUENCY="125000000" DIR="I" NAME="slowest_sync_clk" SIGIS="clk" SIGNAME="axi_pcie_0_axi_aclk_out">
          <CONNECTIONS>
            <CONNECTION INSTANCE="axi_pcie_0" PORT="axi_aclk_out"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="I" NAME="ext_reset_in" SIGIS="rst" SIGNAME="External_Ports_reset">
          <CONNECTIONS>
            <CONNECTION INSTANCE="External_Ports" PORT="reset"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="I" NAME="aux_reset_in" SIGIS="rst" SIGNAME="External_Ports_perstn">
          <CONNECTIONS>
            <CONNECTION INSTANCE="External_Ports" PORT="perstn"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="I" NAME="mb_debug_sys_rst" SIGIS="rst"/>
        <PORT DIR="I" NAME="dcm_locked" SIGIS="undef" SIGNAME="axi_pcie_0_mmcm_lock">
          <CONNECTIONS>
            <CONNECTION INSTANCE="axi_pcie_0" PORT="mmcm_lock"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="O" NAME="mb_reset" SIGIS="rst"/>
        <PORT DIR="O" LEFT="0" NAME="bus_struct_reset" RIGHT="0" SIGIS="rst"/>
        <PORT DIR="O" LEFT="0" NAME="peripheral_reset" RIGHT="0" SIGIS="rst"/>
        <PORT DIR="O" LEFT="0" NAME="interconnect_aresetn" RIGHT="0" SIGIS="rst" SIGNAME="rst_axi_pcie_0_125M_interconnect_aresetn">
          <CONNECTIONS>
            <CONNECTION INSTANCE="External_Ports" PORT="interconnect_aresetn"/>
            <CONNECTION INSTANCE="axi_pcie_0" PORT="axi_aresetn"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="O" LEFT="0" NAME="peripheral_aresetn" RIGHT="0" SIGIS="rst" SIGNAME="rst_axi_pcie_0_125M_peripheral_aresetn">
          <CONNECTIONS>
            <CONNECTION INSTANCE="External_Ports" PORT="peripheral_aresetn"/>
            <CONNECTION INSTANCE="pcie_msi_requester_0" PORT="aresetn"/>
          </CONNECTIONS>
        </PORT>
      </PORTS>
      <BUSINTERFACES/>
    </MODULE>
    <MODULE FULLNAME="/util_ds_buf_0" HWVERSION="2.1" INSTANCE="util_ds_buf_0" IPTYPE="PERIPHERAL" IS_ENABLE="1" MODCLASS="PERIPHERAL" MODTYPE="util_ds_buf" VLNV="xilinx.com:ip:util_ds_buf:2.1">
      <DOCUMENTS/>
      <PARAMETERS>
        <PARAMETER NAME="C_BUF_TYPE" VALUE="ibufdsgte2"/>
        <PARAMETER NAME="C_SIZE" VALUE="1"/>
        <PARAMETER NAME="Component_Name" VALUE="pcie_util_ds_buf_0_0"/>
        <PARAMETER NAME="USE_BOARD_FLOW" VALUE="false"/>
        <PARAMETER NAME="DIFF_CLK_IN_BOARD_INTERFACE" VALUE="Custom"/>
        <PARAMETER NAME="EDK_IPTYPE" VALUE="PERIPHERAL"/>
      </PARAMETERS>
      <PORTS>
        <PORT DIR="I" LEFT="0" NAME="IBUF_DS_P" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="I" LEFT="0" NAME="IBUF_DS_N" RIGHT="0" SIGIS="undef"/>
        <PORT DIR="O" LEFT="0" NAME="IBUF_OUT" RIGHT="0" SIGIS="undef" SIGNAME="util_ds_buf_0_IBUF_OUT">
          <CONNECTIONS>
            <CONNECTION INSTANCE="axi_pcie_0" PORT="REFCLK"/>
          </CONNECTIONS>
        </PORT>
        <PORT DIR="O" LEFT="0" NAME="IBUF_DS_ODIV2" RIGHT="0" SIGIS="undef"/>
      </PORTS>
      <BUSINTERFACES>
        <BUSINTERFACE BUSNAME="External_Interface_PCIE_REFCLK" NAME="CLK_IN_D" TYPE="TARGET">
          <PARAMETER NAME="FREQ_HZ" VALUE="100000000"/>
          <PORTMAPS>
            <PORTMAP PHYSICAL="IBUF_DS_P"/>
            <PORTMAP PHYSICAL="IBUF_DS_N"/>
          </PORTMAPS>
        </BUSINTERFACE>
      </BUSINTERFACES>
    </MODULE>
  </MODULES>

</EDKSYSTEM>
