# Relógio Digital em VHDL
### Este projeto implementa um relógio digital em VHDL a partir de um contador síncrono BCD.

O contador realiza a contagem de 0 até um valor LIMITE determinado por uma entrada correspondente. Enquanto o contador se encontrar em seu último estado, uma saída FIM deve estar em nível lógico ALTO; em todas as outras contagens a saída FIM deve estar em nível lógico BAIXO. O diagrama em bloco abaixo representa o contador BCD.
