|rgrewallab3verilog
Sw0 => LEDR.IN0
Sw1 => LEDR.IN1
Sw2 => LEDR.IN1
Sw3 => LEDR.IN1
Sw4 => LEDR.IN1
Sw5 => LEDR.IN1
LEDR <= LEDR.DB_MAX_OUTPUT_PORT_TYPE
LEDG <= LEDR.DB_MAX_OUTPUT_PORT_TYPE


