Flow report for ram_test
Sat Jul 06 21:52:25 2013
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Flow Summary                                                                  ;
+------------------------------------+------------------------------------------+
; Flow Status                        ; Successful - Sat Jul 06 21:52:25 2013    ;
; Quartus II Version                 ; 9.1 Build 222 10/21/2009 SJ Full Version ;
; Revision Name                      ; ram_test                                 ;
; Top-level Entity Name              ; ram_test                                 ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C16F484C6                             ;
; Timing Models                      ; Final                                    ;
; Met timing requirements            ; N/A                                      ;
; Total logic elements               ; 1,376 / 15,408 ( 9 % )                   ;
;     Total combinational functions  ; 992 / 15,408 ( 6 % )                     ;
;     Dedicated logic registers      ; 889 / 15,408 ( 6 % )                     ;
; Total registers                    ; 889                                      ;
; Total pins                         ; 37 / 347 ( 11 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 133,120 / 516,096 ( 26 % )               ;
; Embedded Multiplier 9-bit elements ; 18 / 112 ( 16 % )                        ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 07/06/2013 21:50:31 ;
; Main task         ; Compilation         ;
; Revision Name     ; ram_test            ;
+-------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                    ;
+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; Assignment Name                      ; Value                                                                                                                       ; Default Value ; Entity Name ; Section Id       ;
+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; COMPILER_SIGNATURE_ID                ; 117960871017.137311863011368                                                                                                ; --            ; --          ; --               ;
; EDA_DESIGN_INSTANCE_NAME             ; i1                                                                                                                          ; --            ; --          ; --               ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; ram_test                                                                                                                    ; --            ; --          ; eda_simulation   ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                                                                                                                 ; --            ; --          ; eda_simulation   ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (Verilog)                                                                                                   ; <None>        ; --          ; --               ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                                                                                                             ; --            ; --          ; eda_simulation   ;
; EDA_TEST_BENCH_FILE                  ; ram_test.v                                                                                                                  ; --            ; --          ; --               ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/ram_test.vt                                                                                             ; --            ; --          ; --               ;
; EDA_TEST_BENCH_MODULE_NAME           ; ram_test_vlg_tst                                                                                                            ; --            ; --          ; --               ;
; EDA_TEST_BENCH_NAME                  ; ram_test                                                                                                                    ; --            ; --          ; eda_simulation   ;
; EDA_TIME_SCALE                       ; 1 ns                                                                                                                        ; --            ; --          ; eda_simulation   ;
; ENABLE_SIGNALTAP                     ; On                                                                                                                          ; --            ; --          ; --               ;
; IP_TOOL_NAME                         ; RAM: 2-PORT                                                                                                                 ; --            ; --          ; --               ;
; IP_TOOL_NAME                         ; RAM: 2-PORT                                                                                                                 ; --            ; --          ; --               ;
; IP_TOOL_NAME                         ; ALTPLL                                                                                                                      ; --            ; --          ; --               ;
; IP_TOOL_VERSION                      ; 9.1                                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_VERSION                      ; 9.1                                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_VERSION                      ; 9.1                                                                                                                         ; --            ; --          ; --               ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                                                                                                          ; --            ; --          ; --               ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                            ; ram.bsf                                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                            ; ram_inst.v                                                                                                                  ; --            ; --          ; --               ;
; MISC_FILE                            ; ram_bb.v                                                                                                                    ; --            ; --          ; --               ;
; MISC_FILE                            ; ram.inc                                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                            ; ram.cmp                                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                            ; ram_vol.bsf                                                                                                                 ; --            ; --          ; --               ;
; MISC_FILE                            ; ram_vol_inst.v                                                                                                              ; --            ; --          ; --               ;
; MISC_FILE                            ; ram_vol_bb.v                                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                            ; ram_vol.inc                                                                                                                 ; --            ; --          ; --               ;
; MISC_FILE                            ; ram_vol.cmp                                                                                                                 ; --            ; --          ; --               ;
; MISC_FILE                            ; pll.bsf                                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                            ; pll_inst.v                                                                                                                  ; --            ; --          ; --               ;
; MISC_FILE                            ; pll_bb.v                                                                                                                    ; --            ; --          ; --               ;
; MISC_FILE                            ; pll.inc                                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                            ; pll.cmp                                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                            ; pll.ppf                                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                            ; E:/quartus_workspace/ram_test/ram_test.dpf                                                                                  ; --            ; --          ; --               ;
; MISC_FILE                            ; D:/7.5/ram_test/ram_test.dpf                                                                                                ; --            ; --          ; --               ;
; NOMINAL_CORE_SUPPLY_VOLTAGE          ; 1.2V                                                                                                                        ; --            ; --          ; --               ;
; PARTITION_COLOR                      ; 16764057                                                                                                                    ; --            ; --          ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; PLACEMENT_AND_ROUTING                                                                                                       ; --            ; --          ; Top              ;
; PARTITION_NETLIST_TYPE               ; SOURCE                                                                                                                      ; --            ; --          ; Top              ;
; SLD_NODE_CREATOR_ID                  ; 110                                                                                                                         ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_ENTITY_NAME                 ; sld_signaltap                                                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_INFO=805334528                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_POWER_UP_TRIGGER=0                                                                                                      ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                              ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_BITS=11                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_BUFFER_FULL_STOP=1                                                                                                      ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL=1                                                                                                         ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_IN_ENABLED=0                                                                                                    ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                        ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SAMPLE_DEPTH=4096                                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_DATA_BITS=26                                                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_BITS=26                                                                                                         ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK=00000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK_LENGTH=104                                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SEGMENT_SIZE=4096                                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_CRC_LOWORD=64306                                                                                                   ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_CRC_HIWORD=52261                                                                                                   ; --            ; --          ; auto_signaltap_0 ;
; USE_GENERATED_PHYSICAL_CONSTRAINTS   ; Off                                                                                                                         ; --            ; --          ; eda_blast_fpga   ;
; USE_SIGNALTAP_FILE                   ; ram_test.stp                                                                                                                ; --            ; --          ; --               ;
+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:37     ; 1.0                     ; 217 MB              ; 00:00:24                           ;
; Fitter                    ; 00:00:34     ; 1.2                     ; 255 MB              ; 00:00:30                           ;
; TimeQuest Timing Analyzer ; 00:00:17     ; 1.3                     ; 188 MB              ; 00:00:12                           ;
; Assembler                 ; 00:00:08     ; 1.0                     ; 180 MB              ; 00:00:05                           ;
; EDA Netlist Writer        ; 00:00:11     ; 1.0                     ; 147 MB              ; 00:00:10                           ;
; Total                     ; 00:01:39     ; --                      ; --                  ; 00:01:16                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+-----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                         ;
+---------------------------+------------------+------------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+---------------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis      ; PC-201205281555  ; Windows XP ; 5.1        ; i686           ;
; Fitter                    ; PC-201205281555  ; Windows XP ; 5.1        ; i686           ;
; Assembler                 ; PC-201205281555  ; Windows XP ; 5.1        ; i686           ;
; TimeQuest Timing Analyzer ; PC-201205281555  ; Windows XP ; 5.1        ; i686           ;
; EDA Netlist Writer        ; PC-201205281555  ; Windows XP ; 5.1        ; i686           ;
+---------------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off ram_test -c ram_test
quartus_fit --read_settings_files=off --write_settings_files=off ram_test -c ram_test
quartus_asm --read_settings_files=off --write_settings_files=off ram_test -c ram_test
quartus_sta ram_test -c ram_test
quartus_eda --read_settings_files=off --write_settings_files=off ram_test -c ram_test



