Fitter report for Project_Flappy_V1
Thu May 25 09:18:42 2023
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Interconnect Usage Summary
 25. Other Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+-------------------------------------+---------------------------------------------+
; Fitter Status                       ; Successful - Thu May 25 09:18:42 2023       ;
; Quartus II 64-Bit Version           ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                       ; Project_Flappy_V1                           ;
; Top-level Entity Name               ; Project_Flappy_V1                           ;
; Family                              ; Cyclone V                                   ;
; Device                              ; 5CEFA4F23C7                                 ;
; Timing Models                       ; Preliminary                                 ;
; Logic utilization (in ALMs)         ; 406 / 18,480 ( 2 % )                        ;
; Total registers                     ; 334                                         ;
; Total pins                          ; 28 / 224 ( 13 % )                           ;
; Total virtual pins                  ; 0                                           ;
; Total block memory bits             ; 0 / 3,153,920 ( 0 % )                       ;
; Total DSP Blocks                    ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs                  ; 0                                           ;
; Total HSSI PMA RX Deserializers     ; 0                                           ;
; Total HSSI PMA RX ATT Deserializers ; 0                                           ;
; Total HSSI TX PCSs                  ; 0                                           ;
; Total HSSI PMA TX Serializers       ; 0                                           ;
; Total HSSI PMA TX ATT Serializers   ; 0                                           ;
; Total PLLs                          ; 0 / 4 ( 0 % )                               ;
; Total DLLs                          ; 0 / 4 ( 0 % )                               ;
+-------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEFA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.22        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  25.9%      ;
;     Processors 5-6         ;  22.2%      ;
+----------------------------+-------------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; pb1            ; Incomplete set of assignments ;
; pb2            ; Incomplete set of assignments ;
; pb4            ; Incomplete set of assignments ;
; red_out        ; Incomplete set of assignments ;
; green_out      ; Incomplete set of assignments ;
; blue_out       ; Incomplete set of assignments ;
; horiz_sync_out ; Incomplete set of assignments ;
; vert_sync_out  ; Incomplete set of assignments ;
; collision      ; Incomplete set of assignments ;
; display1[0]    ; Incomplete set of assignments ;
; display1[1]    ; Incomplete set of assignments ;
; display1[2]    ; Incomplete set of assignments ;
; display1[3]    ; Incomplete set of assignments ;
; display1[4]    ; Incomplete set of assignments ;
; display1[5]    ; Incomplete set of assignments ;
; display1[6]    ; Incomplete set of assignments ;
; display2[0]    ; Incomplete set of assignments ;
; display2[1]    ; Incomplete set of assignments ;
; display2[2]    ; Incomplete set of assignments ;
; display2[3]    ; Incomplete set of assignments ;
; display2[4]    ; Incomplete set of assignments ;
; display2[5]    ; Incomplete set of assignments ;
; display2[6]    ; Incomplete set of assignments ;
; mouse_data     ; Incomplete set of assignments ;
; mouse_clk      ; Incomplete set of assignments ;
; pb3            ; Incomplete set of assignments ;
; CLK            ; Incomplete set of assignments ;
; mode_switch    ; Incomplete set of assignments ;
+----------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                              ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                            ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+
; Div:div_design|t_clkDiv~CLKENA0                                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                             ;                  ;                       ;
; MOUSE:mouse_design|filter[1]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MOUSE:mouse_design|filter[1]~DUPLICATE                                      ;                  ;                       ;
; MOUSE:mouse_design|filter[2]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MOUSE:mouse_design|filter[2]~DUPLICATE                                      ;                  ;                       ;
; MOUSE:mouse_design|filter[3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MOUSE:mouse_design|filter[3]~DUPLICATE                                      ;                  ;                       ;
; MOUSE:mouse_design|filter[5]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MOUSE:mouse_design|filter[5]~DUPLICATE                                      ;                  ;                       ;
; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|enable_latch ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|enable_latch~DUPLICATE ;                  ;                       ;
; VGA_SYNC:vga_design|h_count[1]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|h_count[1]~DUPLICATE                                    ;                  ;                       ;
; VGA_SYNC:vga_design|h_count[3]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|h_count[3]~DUPLICATE                                    ;                  ;                       ;
; VGA_SYNC:vga_design|h_count[5]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|h_count[5]~DUPLICATE                                    ;                  ;                       ;
; VGA_SYNC:vga_design|h_count[7]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|h_count[7]~DUPLICATE                                    ;                  ;                       ;
; VGA_SYNC:vga_design|h_count[8]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|h_count[8]~DUPLICATE                                    ;                  ;                       ;
; VGA_SYNC:vga_design|h_count[9]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|h_count[9]~DUPLICATE                                    ;                  ;                       ;
; VGA_SYNC:vga_design|pixel_column[1]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|pixel_column[1]~DUPLICATE                               ;                  ;                       ;
; VGA_SYNC:vga_design|pixel_column[2]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|pixel_column[2]~DUPLICATE                               ;                  ;                       ;
; VGA_SYNC:vga_design|pixel_column[3]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|pixel_column[3]~DUPLICATE                               ;                  ;                       ;
; VGA_SYNC:vga_design|pixel_column[5]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|pixel_column[5]~DUPLICATE                               ;                  ;                       ;
; VGA_SYNC:vga_design|pixel_column[8]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|pixel_column[8]~DUPLICATE                               ;                  ;                       ;
; VGA_SYNC:vga_design|pixel_column[9]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|pixel_column[9]~DUPLICATE                               ;                  ;                       ;
; VGA_SYNC:vga_design|pixel_row[0]                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|pixel_row[0]~DUPLICATE                                  ;                  ;                       ;
; VGA_SYNC:vga_design|pixel_row[1]                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|pixel_row[1]~DUPLICATE                                  ;                  ;                       ;
; VGA_SYNC:vga_design|pixel_row[4]                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|pixel_row[4]~DUPLICATE                                  ;                  ;                       ;
; VGA_SYNC:vga_design|pixel_row[6]                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|pixel_row[6]~DUPLICATE                                  ;                  ;                       ;
; VGA_SYNC:vga_design|pixel_row[7]                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|pixel_row[7]~DUPLICATE                                  ;                  ;                       ;
; VGA_SYNC:vga_design|pixel_row[8]                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|pixel_row[8]~DUPLICATE                                  ;                  ;                       ;
; VGA_SYNC:vga_design|v_count[2]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|v_count[2]~DUPLICATE                                    ;                  ;                       ;
; VGA_SYNC:vga_design|v_count[5]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|v_count[5]~DUPLICATE                                    ;                  ;                       ;
; VGA_SYNC:vga_design|v_count[7]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|v_count[7]~DUPLICATE                                    ;                  ;                       ;
; VGA_SYNC:vga_design|v_count[8]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_SYNC:vga_design|v_count[8]~DUPLICATE                                    ;                  ;                       ;
+-------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1016 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1016 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1016    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/iros084/OneDrive - The University of Auckland/Documents/GitHub/CS305_Project_Flappy/Project_Flappy_V1/output_files/Project_Flappy_V1.pin.


+-------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                       ;
+-------------------------------------------------------------+---------------+-------+
; Resource                                                    ; Usage         ; %     ;
+-------------------------------------------------------------+---------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 406 / 18,480  ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 406           ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 444 / 18,480  ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 102           ;       ;
;         [b] ALMs used for LUT logic                         ; 290           ;       ;
;         [c] ALMs used for registers                         ; 52            ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0             ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 47 / 18,480   ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 9 / 18,480    ; < 1 % ;
;         [a] Due to location constrained logic               ; 3             ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 3             ;       ;
;         [c] Due to LAB input limits                         ; 3             ;       ;
;         [d] Due to virtual I/Os                             ; 0             ;       ;
;                                                             ;               ;       ;
; Difficulty packing design                                   ; Low           ;       ;
;                                                             ;               ;       ;
; Total LABs:  partially or completely used                   ; 55 / 1,848    ; 3 %   ;
;     -- Logic LABs                                           ; 55            ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0             ;       ;
;                                                             ;               ;       ;
; Combinational ALUT usage for logic                          ; 651           ;       ;
;     -- 7 input functions                                    ; 1             ;       ;
;     -- 6 input functions                                    ; 123           ;       ;
;     -- 5 input functions                                    ; 108           ;       ;
;     -- 4 input functions                                    ; 89            ;       ;
;     -- <=3 input functions                                  ; 330           ;       ;
; Combinational ALUT usage for route-throughs                 ; 36            ;       ;
; Dedicated logic registers                                   ; 334           ;       ;
;     -- By type:                                             ;               ;       ;
;         -- Primary logic registers                          ; 307 / 36,960  ; < 1 % ;
;         -- Secondary logic registers                        ; 27 / 36,960   ; < 1 % ;
;     -- By function:                                         ;               ;       ;
;         -- Design implementation registers                  ; 307           ;       ;
;         -- Routing optimization registers                   ; 27            ;       ;
;                                                             ;               ;       ;
; Virtual pins                                                ; 0             ;       ;
; I/O pins                                                    ; 28 / 224      ; 13 %  ;
;     -- Clock pins                                           ; 2 / 9         ; 22 %  ;
;     -- Dedicated input pins                                 ; 0 / 11        ; 0 %   ;
;                                                             ;               ;       ;
; Global signals                                              ; 1             ;       ;
; M10K blocks                                                 ; 0 / 308       ; 0 %   ;
; Total MLAB memory bits                                      ; 0             ;       ;
; Total block memory bits                                     ; 0 / 3,153,920 ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920 ; 0 %   ;
; Total DSP Blocks                                            ; 0 / 66        ; 0 %   ;
; Fractional PLLs                                             ; 0 / 4         ; 0 %   ;
; Global clocks                                               ; 1 / 16        ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88        ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68        ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68        ; 0 %   ;
; JTAGs                                                       ; 0 / 1         ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1         ; 0 %   ;
; CRC blocks                                                  ; 0 / 1         ; 0 %   ;
; Remote update blocks                                        ; 0 / 1         ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3         ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1         ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0% / 0% / 0%  ;       ;
; Peak interconnect usage (total/H/V)                         ; 5% / 5% / 6%  ;       ;
; Maximum fan-out                                             ; 142           ;       ;
; Highest non-global fan-out                                  ; 128           ;       ;
; Total fan-out                                               ; 3530          ;       ;
; Average fan-out                                             ; 3.27          ;       ;
+-------------------------------------------------------------+---------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 406 / 18480 ( 2 % )   ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 406                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 444 / 18480 ( 2 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 102                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 290                   ; 0                              ;
;         [c] ALMs used for registers                         ; 52                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 47 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 9 / 18480 ( < 1 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 3                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 3                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 3                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 55 / 1848 ( 3 % )     ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 55                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 651                   ; 0                              ;
;     -- 7 input functions                                    ; 1                     ; 0                              ;
;     -- 6 input functions                                    ; 123                   ; 0                              ;
;     -- 5 input functions                                    ; 108                   ; 0                              ;
;     -- 4 input functions                                    ; 89                    ; 0                              ;
;     -- <=3 input functions                                  ; 330                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 36                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 307 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 27 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 307                   ; 0                              ;
;         -- Routing optimization registers                   ; 27                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 28                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 2                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 2                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 3539                  ; 0                              ;
;     -- Registered Connections                               ; 1609                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 4                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 6                     ; 0                              ;
;     -- Output Ports                                         ; 20                    ; 0                              ;
;     -- Bidir Ports                                          ; 2                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLK         ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mode_switch ; AB10  ; 3B       ; 25           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; pb1         ; V21   ; 4A       ; 51           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; pb2         ; Y17   ; 4A       ; 40           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; pb3         ; T9    ; 3B       ; 19           ; 0            ; 17           ; 128                   ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; pb4         ; P8    ; 3B       ; 18           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; blue_out       ; G10   ; 8A       ; 22           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; collision      ; E7    ; 8A       ; 8            ; 45           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display1[0]    ; T10   ; 3B       ; 23           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display1[1]    ; AA9   ; 3B       ; 22           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display1[2]    ; K7    ; 8A       ; 22           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display1[3]    ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display1[4]    ; Y10   ; 3B       ; 23           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display1[5]    ; L7    ; 8A       ; 22           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display1[6]    ; Y9    ; 3B       ; 23           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display2[0]    ; R9    ; 3B       ; 23           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display2[1]    ; R12   ; 3B       ; 24           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display2[2]    ; P12   ; 3B       ; 24           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display2[3]    ; U12   ; 3B       ; 24           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display2[4]    ; U10   ; 3B       ; 19           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display2[5]    ; U11   ; 3B       ; 24           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; display2[6]    ; AA12  ; 3B       ; 29           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; green_out      ; AB8   ; 3B       ; 19           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; horiz_sync_out ; AB11  ; 3B       ; 25           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; red_out        ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; vert_sync_out  ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+-------------------------------------------------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source                                        ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+-------------------------------------------------------------+---------------------+
; mouse_clk  ; N8    ; 3B       ; 18           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; MOUSE:mouse_design|WideOr4 (inverted)                       ; -                   ;
; mouse_data ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; MOUSE:mouse_design|mouse_state.WAIT_OUTPUT_READY (inverted) ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+-------------------------------------------------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 21 / 32 ( 66 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 2 / 48 ( 4 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; mouse_data                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; display1[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; vert_sync_out                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; display2[6]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; green_out                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; mode_switch                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; horiz_sync_out                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; collision                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; blue_out                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; red_out                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; display1[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; display1[5]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; display1[3]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLK                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; mouse_clk                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; pb4                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; display2[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; display2[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; display2[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; pb3                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; display1[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; display2[4]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; display2[5]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; display2[3]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; pb1                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; display1[6]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; display1[4]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; pb2                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                     ; Library Name ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------+--------------+
; |Project_Flappy_V1                     ; 405.5 (9.3)          ; 443.0 (9.7)                      ; 45.5 (0.7)                                        ; 8.0 (0.3)                        ; 0.0 (0.0)            ; 651 (14)            ; 334 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 28   ; 0            ; |Project_Flappy_V1                                                      ;              ;
;    |Div:div_design|                    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|Div:div_design                                       ;              ;
;    |MOUSE:mouse_design|                ; 63.4 (63.4)          ; 80.0 (80.0)                      ; 20.8 (20.8)                                       ; 4.2 (4.2)                        ; 0.0 (0.0)            ; 105 (105)           ; 122 (122)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|MOUSE:mouse_design                                   ;              ;
;    |Pipes_V2:pipe1|                    ; 53.9 (53.9)          ; 55.0 (55.0)                      ; 1.6 (1.6)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 78 (78)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|Pipes_V2:pipe1                                       ;              ;
;    |Pipes_V2:pipe2|                    ; 48.3 (48.3)          ; 47.8 (47.8)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 75 (75)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|Pipes_V2:pipe2                                       ;              ;
;    |Pipes_V2:pipe3|                    ; 47.5 (47.5)          ; 51.8 (51.8)                      ; 4.8 (4.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 77 (77)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|Pipes_V2:pipe3                                       ;              ;
;    |Psudo_Gen:psudo_rand_design|       ; 17.7 (17.7)          ; 18.2 (18.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|Psudo_Gen:psudo_rand_design                          ;              ;
;    |Two_Digit_Counter:seg|             ; 17.8 (1.3)           ; 20.8 (1.8)                       ; 3.1 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (2)              ; 13 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|Two_Digit_Counter:seg                                ;              ;
;       |BCD_to_7Seg:d_1|                ; 3.8 (3.8)            ; 6.5 (6.5)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|Two_Digit_Counter:seg|BCD_to_7Seg:d_1                ;              ;
;       |BCD_to_7Seg:d_2|                ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|Two_Digit_Counter:seg|BCD_to_7Seg:d_2                ;              ;
;       |Four_bit_Counter:first_counter| ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|Two_Digit_Counter:seg|Four_bit_Counter:first_counter ;              ;
;       |Four_bit_Counter:tenth_counter| ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter ;              ;
;    |VGA_SYNC:vga_design|               ; 29.0 (29.0)          ; 37.8 (37.8)                      ; 9.6 (9.6)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 42 (42)             ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|VGA_SYNC:vga_design                                  ;              ;
;    |bouncy_ball:ball_design|           ; 76.3 (76.3)          ; 77.7 (77.7)                      ; 1.8 (1.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 120 (120)           ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|bouncy_ball:ball_design                              ;              ;
;    |move_mouse:move_mouse_design|      ; 31.1 (31.1)          ; 31.8 (31.8)                      ; 1.5 (1.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 53 (53)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|move_mouse:move_mouse_design                         ;              ;
;    |pipe_difficulty:difficulty|        ; 10.3 (10.3)          ; 11.3 (11.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_Flappy_V1|pipe_difficulty:difficulty                           ;              ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; pb1            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pb2            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pb4            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; red_out        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green_out      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue_out       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; horiz_sync_out ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vert_sync_out  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; collision      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display1[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display1[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display1[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display1[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display1[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display1[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display1[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display2[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display2[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display2[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display2[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display2[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display2[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display2[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mouse_data     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mouse_clk      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pb3            ; Input    ; -- ; (1)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLK            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mode_switch    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                  ;
+-------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------+-------------------+---------+
; pb1                                                               ;                   ;         ;
; pb2                                                               ;                   ;         ;
; pb4                                                               ;                   ;         ;
; mouse_data                                                        ;                   ;         ;
;      - MOUSE:mouse_design|PACKET_COUNT[1]~0                       ; 1                 ; 0       ;
;      - MOUSE:mouse_design|READ_CHAR~0                             ; 1                 ; 0       ;
;      - MOUSE:mouse_design|SHIFTIN[8]                              ; 1                 ; 0       ;
;      - MOUSE:mouse_design|iready_set~0                            ; 1                 ; 0       ;
; mouse_clk                                                         ;                   ;         ;
;      - MOUSE:mouse_design|filter[0]                               ; 1                 ; 0       ;
; pb3                                                               ;                   ;         ;
;      - Pipes_V2:pipe3|pipe_1_h[9]                                 ; 1                 ; 0       ;
;      - Pipes_V2:pipe2|pipe_1_h[9]                                 ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|pipe_1_h[9]                                 ; 1                 ; 0       ;
;      - Two_Digit_Counter:seg|Four_bit_Counter:first_counter|v_Q~0 ; 1                 ; 0       ;
;      - Two_Digit_Counter:seg|Four_bit_Counter:first_counter|v_Q~1 ; 1                 ; 0       ;
;      - Two_Digit_Counter:seg|Four_bit_Counter:first_counter|v_Q~2 ; 1                 ; 0       ;
;      - Two_Digit_Counter:seg|Four_bit_Counter:first_counter|v_Q~3 ; 1                 ; 0       ;
;      - Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|v_Q~0 ; 1                 ; 0       ;
;      - Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|v_Q~1 ; 1                 ; 0       ;
;      - Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|v_Q~2 ; 1                 ; 0       ;
;      - Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|v_Q~3 ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_h~0                                  ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|pipe_1_h[0]~0                               ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_h~1                                  ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_h~2                                  ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_h~3                                  ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_h~4                                  ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_h~5                                  ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_h~6                                  ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_h~7                                  ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_h~8                                  ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|pipe_1_x_pos~0                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_x_pos[0]~0                           ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|pipe_1_x_pos~1                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|pipe_1_x_pos~2                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|pipe_1_x_pos~3                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|pipe_1_x_pos~4                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|pipe_1_x_pos~5                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|pipe_1_x_pos~6                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|pipe_1_x_pos~7                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|pipe_1_x_pos~8                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|pipe_1_x_pos~9                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|pipe_1_x_pos~10                             ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_h[8]~9                               ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_x_pos~1                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_x_pos~2                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_x_pos~3                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_x_pos~4                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_x_pos~5                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_x_pos~6                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_x_pos~7                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_x_pos~8                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_x_pos~9                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_x_pos~10                             ; 1                 ; 0       ;
;      - Pipes_V2:pipe3|pipe_1_x_pos~11                             ; 1                 ; 0       ;
;      - Pipes_V2:pipe2|pipe_1_h[0]~0                               ; 1                 ; 0       ;
;      - Pipes_V2:pipe2|pipe_1_x_pos~0                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe2|pipe_1_x_pos~1                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe2|pipe_1_x_pos~2                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe2|pipe_1_x_pos~3                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe2|pipe_1_x_pos~4                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe2|pipe_1_x_pos~5                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe2|pipe_1_x_pos~6                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe2|pipe_1_x_pos~7                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe2|pipe_1_x_pos~8                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe2|pipe_1_x_pos~9                              ; 1                 ; 0       ;
;      - Pipes_V2:pipe2|pipe_1_x_pos~10                             ; 1                 ; 0       ;
;      - MOUSE:mouse_design|PACKET_COUNT[1]                         ; 1                 ; 0       ;
;      - MOUSE:mouse_design|PACKET_COUNT[0]                         ; 1                 ; 0       ;
;      - MOUSE:mouse_design|mouse_state.WAIT_OUTPUT_READY           ; 0                 ; 1       ;
;      - MOUSE:mouse_design|SHIFTIN[8]~0                            ; 1                 ; 0       ;
;      - MOUSE:mouse_design|READ_CHAR                               ; 0                 ; 1       ;
;      - MOUSE:mouse_design|INCNT[3]                                ; 1                 ; 0       ;
;      - MOUSE:mouse_design|INCNT[0]                                ; 1                 ; 0       ;
;      - MOUSE:mouse_design|INCNT[2]                                ; 1                 ; 0       ;
;      - MOUSE:mouse_design|INCNT[1]                                ; 1                 ; 0       ;
;      - MOUSE:mouse_design|left_button                             ; 1                 ; 0       ;
;      - bouncy_ball:ball_design|ball_y_pos[6]~0                    ; 1                 ; 0       ;
;      - MOUSE:mouse_design|mouse_state.INHIBIT_TRANS               ; 1                 ; 0       ;
;      - MOUSE:mouse_design|mouse_state.LOAD_COMMAND                ; 1                 ; 0       ;
;      - MOUSE:mouse_design|mouse_state.LOAD_COMMAND2               ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[2]~_emulated      ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|seed[2]                        ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[2]~26             ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[8]~_emulated      ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|seed[8]                        ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[8]~6              ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[7]~_emulated      ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|seed[7]                        ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[7]~10             ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[6]~_emulated      ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|seed[6]                        ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[6]~14             ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[5]~_emulated      ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|seed[5]                        ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[5]~2              ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[4]~_emulated      ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|seed[4]                        ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[4]~18             ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[0]~_emulated      ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|seed[0]                        ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[0]~34             ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[1]~_emulated      ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|seed[1]                        ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[1]~30             ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[3]~_emulated      ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|seed[3]                        ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[3]~22             ; 1                 ; 0       ;
;      - pipe_difficulty:difficulty|t_speed[8]~1                    ; 1                 ; 0       ;
;      - Pipes_V2:pipe1|timer[9]~0                                  ; 1                 ; 0       ;
;      - pipe_difficulty:difficulty|t_speed[5]~2                    ; 0                 ; 1       ;
;      - MOUSE:mouse_design|send_data                               ; 1                 ; 0       ;
;      - MOUSE:mouse_design|inhibit_wait_count[11]                  ; 1                 ; 0       ;
;      - MOUSE:mouse_design|inhibit_wait_count[10]                  ; 1                 ; 0       ;
;      - bouncy_ball:ball_design|m_ground_strike~0                  ; 1                 ; 0       ;
;      - bouncy_ball:ball_design|ball_y_motion[9]~3                 ; 1                 ; 0       ;
;      - MOUSE:mouse_design|mouse_state.INPUT_PACKETS               ; 1                 ; 0       ;
;      - MOUSE:mouse_design|mouse_state.WAIT_CMD_ACK                ; 1                 ; 0       ;
;      - MOUSE:mouse_design|inhibit_wait_count[9]                   ; 1                 ; 0       ;
;      - MOUSE:mouse_design|inhibit_wait_count[8]                   ; 1                 ; 0       ;
;      - MOUSE:mouse_design|inhibit_wait_count[7]                   ; 1                 ; 0       ;
;      - MOUSE:mouse_design|inhibit_wait_count[6]                   ; 1                 ; 0       ;
;      - MOUSE:mouse_design|inhibit_wait_count[5]                   ; 1                 ; 0       ;
;      - MOUSE:mouse_design|inhibit_wait_count[4]                   ; 1                 ; 0       ;
;      - MOUSE:mouse_design|inhibit_wait_count[3]                   ; 1                 ; 0       ;
;      - MOUSE:mouse_design|inhibit_wait_count[2]                   ; 1                 ; 0       ;
;      - MOUSE:mouse_design|inhibit_wait_count[0]                   ; 1                 ; 0       ;
;      - MOUSE:mouse_design|inhibit_wait_count[1]                   ; 1                 ; 0       ;
;      - t_reset_latch                                              ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[2]~25             ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[8]~5              ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[7]~9              ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[6]~13             ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[5]~1              ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[4]~17             ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[0]~33             ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[1]~29             ; 1                 ; 0       ;
;      - Psudo_Gen:psudo_rand_design|t_psudo_rand[3]~21             ; 1                 ; 0       ;
; CLK                                                               ;                   ;         ;
;      - Div:div_design|t_clkDiv                                    ; 1                 ; 0       ;
; mode_switch                                                       ;                   ;         ;
;      - pipe_difficulty:difficulty|process_0~0                     ; 1                 ; 0       ;
+-------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                        ;
+--------------------------------------------------+---------------------+---------+------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                             ; Location            ; Fan-Out ; Usage                                                ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------+---------------------+---------+------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                              ; PIN_M9              ; 1       ; Clock                                                ; no     ; --                   ; --               ; --                        ;
; Div:div_design|t_clkDiv                          ; FF_X21_Y10_N14      ; 142     ; Clock                                                ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Div:div_design|t_clkDiv                          ; FF_X21_Y10_N14      ; 5       ; Clock                                                ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|Equal4~0                      ; LABCELL_X20_Y7_N24  ; 22      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|INCNT[3]~1                    ; LABCELL_X20_Y6_N3   ; 4       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|MOUSE_CLK_FILTER              ; FF_X19_Y6_N32       ; 91      ; Clock                                                ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|MOUSE_DATA_BUF~0              ; LABCELL_X19_Y2_N3   ; 10      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|PACKET_CHAR2[7]~0             ; MLABCELL_X18_Y7_N0  ; 8       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|PACKET_CHAR3[7]~0             ; LABCELL_X19_Y7_N39  ; 8       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|PACKET_COUNT[1]~1             ; LABCELL_X20_Y7_N0   ; 2       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|SHIFTIN[0]~1                  ; LABCELL_X19_Y7_N12  ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|WideOr4                       ; LABCELL_X20_Y2_N54  ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|cursor_column[0]~0            ; LABCELL_X19_Y7_N42  ; 19      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|cursor_column[7]~1            ; LABCELL_X19_Y7_N27  ; 8       ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|mouse_state.INHIBIT_TRANS     ; FF_X20_Y2_N38       ; 17      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|mouse_state.WAIT_OUTPUT_READY ; FF_X19_Y7_N26       ; 10      ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|new_cursor_column[0]~1        ; LABCELL_X19_Y7_N21  ; 20      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|output_ready~0                ; LABCELL_X19_Y2_N27  ; 5       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; MOUSE:mouse_design|send_data                     ; FF_X20_Y2_N52       ; 17      ; Async. clear                                         ; no     ; --                   ; --               ; --                        ;
; Pipes_V2:pipe1|pipe_1_h[0]~0                     ; LABCELL_X25_Y10_N0  ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; Pipes_V2:pipe1|timer[9]~0                        ; LABCELL_X25_Y12_N0  ; 10      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; Pipes_V2:pipe2|Equal1~3                          ; LABCELL_X25_Y10_N27 ; 16      ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; Pipes_V2:pipe2|pipe_1_h[0]~0                     ; LABCELL_X25_Y10_N24 ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; Pipes_V2:pipe3|pipe_1_h[8]~9                     ; LABCELL_X25_Y9_N36  ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; Pipes_V2:pipe3|pipe_1_x_pos[0]~0                 ; LABCELL_X25_Y12_N48 ; 33      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; VGA_SYNC:vga_design|Equal0~1                     ; LABCELL_X26_Y12_N48 ; 16      ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; VGA_SYNC:vga_design|LessThan6~0                  ; LABCELL_X20_Y12_N57 ; 17      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; VGA_SYNC:vga_design|LessThan7~1                  ; LABCELL_X21_Y12_N57 ; 16      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; VGA_SYNC:vga_design|horiz_sync_out               ; FF_X25_Y11_N26      ; 74      ; Clock                                                ; no     ; --                   ; --               ; --                        ;
; VGA_SYNC:vga_design|process_0~8                  ; LABCELL_X20_Y12_N36 ; 14      ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; VGA_SYNC:vga_design|v_count[1]~0                 ; LABCELL_X20_Y12_N21 ; 14      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; VGA_SYNC:vga_design|vert_sync_out                ; FF_X19_Y11_N41      ; 26      ; Clock                                                ; no     ; --                   ; --               ; --                        ;
; bouncy_ball:ball_design|ball_y_motion[9]~2       ; LABCELL_X19_Y11_N12 ; 10      ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; bouncy_ball:ball_design|ball_y_motion[9]~4       ; LABCELL_X20_Y11_N30 ; 10      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; bouncy_ball:ball_design|ball_y_pos[6]~0          ; LABCELL_X20_Y11_N45 ; 11      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; pb3                                              ; PIN_T9              ; 128     ; Async. clear, Clock enable, Latch enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; pipe_difficulty:difficulty|process_0~1           ; LABCELL_X25_Y16_N27 ; 3       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; pipe_difficulty:difficulty|t_speed[5]~0          ; LABCELL_X24_Y16_N51 ; 8       ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; pipe_difficulty:difficulty|t_speed[5]~2          ; LABCELL_X24_Y16_N42 ; 7       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; t_enable                                         ; LABCELL_X20_Y7_N33  ; 27      ; Clock enable, Sync. load                             ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------+---------------------+---------+------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                              ;
+-------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                    ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Div:div_design|t_clkDiv ; FF_X21_Y10_N14 ; 142     ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------+----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                       ;
+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; pb3~input                                                                   ; 128     ;
; MOUSE:mouse_design|MOUSE_CLK_FILTER                                         ; 91      ;
; VGA_SYNC:vga_design|horiz_sync_out                                          ; 74      ;
; Pipes_V2:pipe3|pipe_1_x_pos[0]~0                                            ; 33      ;
; t_enable                                                                    ; 27      ;
; VGA_SYNC:vga_design|vert_sync_out                                           ; 26      ;
; ~GND                                                                        ; 23      ;
; VGA_SYNC:vga_design|pixel_column[4]                                         ; 23      ;
; MOUSE:mouse_design|Equal4~0                                                 ; 22      ;
; MOUSE:mouse_design|new_cursor_column[0]~1                                   ; 20      ;
; MOUSE:mouse_design|cursor_column[0]~0                                       ; 19      ;
; VGA_SYNC:vga_design|pixel_row[5]                                            ; 18      ;
; MOUSE:mouse_design|send_data                                                ; 17      ;
; MOUSE:mouse_design|mouse_state.INHIBIT_TRANS                                ; 17      ;
; VGA_SYNC:vga_design|LessThan6~0                                             ; 17      ;
; VGA_SYNC:vga_design|Equal0~1                                                ; 16      ;
; Pipes_V2:pipe2|Equal1~3                                                     ; 16      ;
; VGA_SYNC:vga_design|LessThan7~1                                             ; 16      ;
; Pipes_V2:pipe2|pipe_1_x_pos[8]                                              ; 16      ;
; Pipes_V2:pipe3|pipe_1_x_pos[8]                                              ; 16      ;
; Pipes_V2:pipe1|pipe_1_x_pos[8]                                              ; 16      ;
; VGA_SYNC:vga_design|pixel_row[8]~DUPLICATE                                  ; 15      ;
; VGA_SYNC:vga_design|pixel_column[6]                                         ; 15      ;
; VGA_SYNC:vga_design|pixel_column[9]~DUPLICATE                               ; 14      ;
; VGA_SYNC:vga_design|pixel_row[6]~DUPLICATE                                  ; 14      ;
; bouncy_ball:ball_design|dir                                                 ; 14      ;
; VGA_SYNC:vga_design|v_count[1]~0                                            ; 14      ;
; VGA_SYNC:vga_design|process_0~8                                             ; 14      ;
; VGA_SYNC:vga_design|pixel_column[7]                                         ; 14      ;
; VGA_SYNC:vga_design|pixel_column[3]~DUPLICATE                               ; 13      ;
; VGA_SYNC:vga_design|pixel_column[8]                                         ; 13      ;
; Two_Digit_Counter:seg|Four_bit_Counter:first_counter|Q_out[0]               ; 13      ;
; bouncy_ball:ball_design|Add8~1                                              ; 13      ;
; MOUSE:mouse_design|READ_CHAR                                                ; 12      ;
; MOUSE:mouse_design|Equal3~0                                                 ; 12      ;
; Pipes_V2:pipe2|count~0                                                      ; 12      ;
; Pipes_V2:pipe3|count~0                                                      ; 12      ;
; Pipes_V2:pipe1|count~0                                                      ; 12      ;
; VGA_SYNC:vga_design|pixel_row[3]                                            ; 12      ;
; VGA_SYNC:vga_design|pixel_row[2]                                            ; 12      ;
; Two_Digit_Counter:seg|Four_bit_Counter:first_counter|Q_out[1]               ; 12      ;
; Two_Digit_Counter:seg|Four_bit_Counter:first_counter|Q_out[2]               ; 12      ;
; VGA_SYNC:vga_design|pixel_row[7]~DUPLICATE                                  ; 11      ;
; bouncy_ball:ball_design|Move_Ball~1                                         ; 11      ;
; bouncy_ball:ball_design|ball_y_pos[6]~0                                     ; 11      ;
; Pipes_V2:pipe2|Equal2~0                                                     ; 11      ;
; Pipes_V2:pipe3|Equal2~0                                                     ; 11      ;
; Pipes_V2:pipe1|Equal2~0                                                     ; 11      ;
; VGA_SYNC:vga_design|pixel_column[5]                                         ; 11      ;
; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|Q_out[0]               ; 11      ;
; Two_Digit_Counter:seg|Four_bit_Counter:first_counter|Q_out[3]               ; 11      ;
; VGA_SYNC:vga_design|pixel_column[5]~DUPLICATE                               ; 10      ;
; bouncy_ball:ball_design|ball_y_motion[9]~4                                  ; 10      ;
; bouncy_ball:ball_design|ball_y_motion[9]~2                                  ; 10      ;
; MOUSE:mouse_design|MOUSE_DATA_BUF~0                                         ; 10      ;
; Pipes_V2:pipe1|timer[9]~0                                                   ; 10      ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[7]~10                              ; 10      ;
; MOUSE:mouse_design|LessThan1~0                                              ; 10      ;
; MOUSE:mouse_design|mouse_state.WAIT_OUTPUT_READY                            ; 10      ;
; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|Q_out[1]               ; 10      ;
; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|Q_out[2]               ; 10      ;
; MOUSE:mouse_design|new_cursor_column[8]                                     ; 10      ;
; MOUSE:mouse_design|new_cursor_column[9]                                     ; 10      ;
; MOUSE:mouse_design|new_cursor_row[9]                                        ; 10      ;
; MOUSE:mouse_design|SHIFTIN[0]~1                                             ; 9       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[8]~6                               ; 9       ;
; MOUSE:mouse_design|RECV_UART~3                                              ; 9       ;
; Pipes_V2:pipe2|pipe_1_h[0]~0                                                ; 9       ;
; Pipes_V2:pipe3|pipe_1_h[8]~9                                                ; 9       ;
; Pipes_V2:pipe1|pipe_1_h[0]~0                                                ; 9       ;
; VGA_SYNC:vga_design|pixel_column[0]                                         ; 9       ;
; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|Q_out[3]               ; 9       ;
; MOUSE:mouse_design|new_cursor_column[7]                                     ; 9       ;
; VGA_SYNC:vga_design|pixel_column[1]~DUPLICATE                               ; 8       ;
; VGA_SYNC:vga_design|pixel_row[4]~DUPLICATE                                  ; 8       ;
; VGA_SYNC:vga_design|pixel_row[0]~DUPLICATE                                  ; 8       ;
; MOUSE:mouse_design|PACKET_CHAR2[7]~0                                        ; 8       ;
; MOUSE:mouse_design|PACKET_CHAR3[7]~0                                        ; 8       ;
; pipe_difficulty:difficulty|t_speed[5]~0                                     ; 8       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[6]~14                              ; 8       ;
; MOUSE:mouse_design|cursor_column[7]~1                                       ; 8       ;
; VGA_SYNC:vga_design|pixel_row[4]                                            ; 8       ;
; MOUSE:mouse_design|new_cursor_column[0]                                     ; 8       ;
; VGA_SYNC:vga_design|h_count[8]                                              ; 8       ;
; bouncy_ball:ball_design|ball_y_pos[3]                                       ; 8       ;
; MOUSE:mouse_design|OUTCNT[1]                                                ; 7       ;
; MOUSE:mouse_design|OUTCNT[2]                                                ; 7       ;
; MOUSE:mouse_design|OUTCNT[3]                                                ; 7       ;
; pipe_difficulty:difficulty|t_speed[5]~2                                     ; 7       ;
; MOUSE:mouse_design|RECV_UART~4                                              ; 7       ;
; MOUSE:mouse_design|SHIFTIN[8]~0                                             ; 7       ;
; Pipes_V2:pipe2|pipe_1_x_pos[5]                                              ; 7       ;
; Pipes_V2:pipe3|pipe_1_x_pos[5]                                              ; 7       ;
; Pipes_V2:pipe1|pipe_1_x_pos[5]                                              ; 7       ;
; VGA_SYNC:vga_design|pixel_row[1]                                            ; 7       ;
; VGA_SYNC:vga_design|h_count[2]                                              ; 7       ;
; bouncy_ball:ball_design|ball_y_pos[7]                                       ; 7       ;
; bouncy_ball:ball_design|ball_y_pos[6]                                       ; 7       ;
; bouncy_ball:ball_design|ball_y_pos[2]                                       ; 7       ;
; VGA_SYNC:vga_design|pixel_column[2]~DUPLICATE                               ; 6       ;
; VGA_SYNC:vga_design|h_count[7]~DUPLICATE                                    ; 6       ;
; Pipes_V2:pipe2|count                                                        ; 6       ;
; Pipes_V2:pipe1|count                                                        ; 6       ;
; Pipes_V2:pipe3|count                                                        ; 6       ;
; MOUSE:mouse_design|PACKET_COUNT[1]                                          ; 6       ;
; Pipes_V2:pipe2|LessThan7~0                                                  ; 6       ;
; MOUSE:mouse_design|cursor_row[8]                                            ; 6       ;
; Pipes_V2:pipe2|pipe_1_x_pos[7]                                              ; 6       ;
; Pipes_V2:pipe2|pipe_1_x_pos[6]                                              ; 6       ;
; Pipes_V2:pipe2|pipe_1_x_pos[4]                                              ; 6       ;
; Pipes_V2:pipe2|pipe_1_h[5]                                                  ; 6       ;
; Pipes_V2:pipe3|pipe_1_x_pos[7]                                              ; 6       ;
; Pipes_V2:pipe3|pipe_1_x_pos[6]                                              ; 6       ;
; Pipes_V2:pipe3|pipe_1_x_pos[4]                                              ; 6       ;
; Pipes_V2:pipe3|pipe_1_h[5]                                                  ; 6       ;
; Pipes_V2:pipe2|Add0~2                                                       ; 6       ;
; Pipes_V2:pipe2|Add0~1                                                       ; 6       ;
; Pipes_V2:pipe2|Add0~0                                                       ; 6       ;
; Pipes_V2:pipe1|pipe_1_x_pos[7]                                              ; 6       ;
; Pipes_V2:pipe1|pipe_1_x_pos[6]                                              ; 6       ;
; Pipes_V2:pipe1|pipe_1_x_pos[4]                                              ; 6       ;
; Pipes_V2:pipe1|pipe_1_h[5]                                                  ; 6       ;
; VGA_SYNC:vga_design|h_count[6]                                              ; 6       ;
; VGA_SYNC:vga_design|h_count[4]                                              ; 6       ;
; bouncy_ball:ball_design|ball_y_pos[5]                                       ; 6       ;
; bouncy_ball:ball_design|ball_y_pos[8]                                       ; 6       ;
; bouncy_ball:ball_design|ball_y_pos[0]                                       ; 6       ;
; bouncy_ball:ball_design|ball_y_pos[1]                                       ; 6       ;
; VGA_SYNC:vga_design|h_count[5]~DUPLICATE                                    ; 5       ;
; VGA_SYNC:vga_design|h_count[9]~DUPLICATE                                    ; 5       ;
; MOUSE:mouse_design|output_ready~0                                           ; 5       ;
; pipe_difficulty:difficulty|count[0]                                         ; 5       ;
; MOUSE:mouse_design|left_button                                              ; 5       ;
; MOUSE:mouse_design|LessThan5~0                                              ; 5       ;
; MOUSE:mouse_design|INCNT[1]                                                 ; 5       ;
; MOUSE:mouse_design|INCNT[0]                                                 ; 5       ;
; MOUSE:mouse_design|INCNT[3]                                                 ; 5       ;
; MOUSE:mouse_design|PACKET_COUNT[0]                                          ; 5       ;
; Two_Digit_Counter:seg|t_tenth_enable                                        ; 5       ;
; MOUSE:mouse_design|cursor_row[7]                                            ; 5       ;
; Pipes_V2:pipe2|pipe_1_x_pos[9]                                              ; 5       ;
; Pipes_V2:pipe2|pipe_1_x_pos[10]                                             ; 5       ;
; Pipes_V2:pipe2|pipe_1_x_pos[3]                                              ; 5       ;
; Pipes_V2:pipe2|pipe_1_x_pos[2]                                              ; 5       ;
; Pipes_V2:pipe2|pipe_1_x_pos[0]                                              ; 5       ;
; Pipes_V2:pipe2|pipe_1_x_pos[1]                                              ; 5       ;
; Pipes_V2:pipe2|pipe_1_h[4]                                                  ; 5       ;
; Pipes_V2:pipe3|pipe_1_x_pos[9]                                              ; 5       ;
; Pipes_V2:pipe3|pipe_1_x_pos[10]                                             ; 5       ;
; Pipes_V2:pipe3|pipe_1_x_pos[3]                                              ; 5       ;
; Pipes_V2:pipe3|pipe_1_x_pos[2]                                              ; 5       ;
; Pipes_V2:pipe3|pipe_1_x_pos[0]                                              ; 5       ;
; Pipes_V2:pipe3|pipe_1_x_pos[1]                                              ; 5       ;
; Pipes_V2:pipe3|pipe_1_h[4]                                                  ; 5       ;
; Pipes_V2:pipe1|pipe_1_x_pos[9]                                              ; 5       ;
; Pipes_V2:pipe1|pipe_1_x_pos[10]                                             ; 5       ;
; Pipes_V2:pipe1|pipe_1_x_pos[3]                                              ; 5       ;
; Pipes_V2:pipe1|pipe_1_x_pos[2]                                              ; 5       ;
; Pipes_V2:pipe1|pipe_1_x_pos[0]                                              ; 5       ;
; Pipes_V2:pipe1|pipe_1_x_pos[1]                                              ; 5       ;
; Pipes_V2:pipe1|pipe_1_h[4]                                                  ; 5       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_1|SevenSeg_out~0                        ; 5       ;
; VGA_SYNC:vga_design|v_count[4]                                              ; 5       ;
; VGA_SYNC:vga_design|v_count[6]                                              ; 5       ;
; bouncy_ball:ball_design|ball_y_pos[9]                                       ; 5       ;
; bouncy_ball:ball_design|ball_y_pos[4]                                       ; 5       ;
; MOUSE:mouse_design|cursor_column[7]                                         ; 5       ;
; MOUSE:mouse_design|cursor_column[9]                                         ; 5       ;
; VGA_SYNC:vga_design|pixel_column[8]~DUPLICATE                               ; 4       ;
; VGA_SYNC:vga_design|h_count[3]~DUPLICATE                                    ; 4       ;
; mouse_data~input                                                            ; 4       ;
; MOUSE:mouse_design|OUTCNT[0]                                                ; 4       ;
; MOUSE:mouse_design|INCNT[3]~1                                               ; 4       ;
; MOUSE:mouse_design|filter[0]                                                ; 4       ;
; MOUSE:mouse_design|filter[4]                                                ; 4       ;
; pipe_difficulty:difficulty|count[1]                                         ; 4       ;
; pipe_difficulty:difficulty|process_0~0                                      ; 4       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[1]~30                              ; 4       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[0]~34                              ; 4       ;
; Psudo_Gen:psudo_rand_design|seed[0]                                         ; 4       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[5]~2                               ; 4       ;
; MOUSE:mouse_design|INCNT[2]                                                 ; 4       ;
; pipe_difficulty:difficulty|t_speed[8]                                       ; 4       ;
; Two_Digit_Counter:seg|t_first_enable                                        ; 4       ;
; Div:div_design|t_clkDiv                                                     ; 4       ;
; MOUSE:mouse_design|cursor_column[6]                                         ; 4       ;
; MOUSE:mouse_design|cursor_column[8]                                         ; 4       ;
; MOUSE:mouse_design|cursor_row[6]                                            ; 4       ;
; MOUSE:mouse_design|cursor_row[5]                                            ; 4       ;
; MOUSE:mouse_design|cursor_row[2]                                            ; 4       ;
; Pipes_V2:pipe2|pipe_1_h[7]                                                  ; 4       ;
; Pipes_V2:pipe2|pipe_1_h[6]                                                  ; 4       ;
; Pipes_V2:pipe2|pipe_1_h[8]                                                  ; 4       ;
; Pipes_V2:pipe3|pipe_1_h[7]                                                  ; 4       ;
; Pipes_V2:pipe3|pipe_1_h[6]                                                  ; 4       ;
; Pipes_V2:pipe3|pipe_1_h[8]                                                  ; 4       ;
; VGA_SYNC:vga_design|pixel_column[2]                                         ; 4       ;
; Pipes_V2:pipe1|pipe_1_h[7]                                                  ; 4       ;
; Pipes_V2:pipe1|pipe_1_h[6]                                                  ; 4       ;
; Pipes_V2:pipe1|pipe_1_h[8]                                                  ; 4       ;
; VGA_SYNC:vga_design|pixel_row[7]                                            ; 4       ;
; bouncy_ball:ball_design|Add6~5                                              ; 4       ;
; bouncy_ball:ball_design|Add6~1                                              ; 4       ;
; VGA_SYNC:vga_design|h_count[0]                                              ; 4       ;
; VGA_SYNC:vga_design|v_count[3]                                              ; 4       ;
; VGA_SYNC:vga_design|v_count[0]                                              ; 4       ;
; VGA_SYNC:vga_design|v_count[1]                                              ; 4       ;
; VGA_SYNC:vga_design|v_count[9]                                              ; 4       ;
; move_mouse:move_mouse_design|Add3~5                                         ; 4       ;
; MOUSE:mouse_design|cursor_column[5]                                         ; 4       ;
; MOUSE:mouse_design|cursor_column[2]                                         ; 4       ;
; move_mouse:move_mouse_design|Add1~1                                         ; 4       ;
; Pipes_V2:pipe2|pipe_1_h[9]                                                  ; 4       ;
; Pipes_V2:pipe3|pipe_1_h[9]                                                  ; 4       ;
; Pipes_V2:pipe1|pipe_1_h[9]                                                  ; 4       ;
; MOUSE:mouse_design|filter[1]~DUPLICATE                                      ; 3       ;
; VGA_SYNC:vga_design|pixel_row[1]~DUPLICATE                                  ; 3       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[3]~21                              ; 3       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[1]~29                              ; 3       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[0]~33                              ; 3       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[4]~17                              ; 3       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[5]~1                               ; 3       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[6]~13                              ; 3       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[7]~9                               ; 3       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[8]~5                               ; 3       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[2]~25                              ; 3       ;
; MOUSE:mouse_design|iready_set                                               ; 3       ;
; MOUSE:mouse_design|SHIFTIN[6]                                               ; 3       ;
; MOUSE:mouse_design|SHIFTIN[5]                                               ; 3       ;
; MOUSE:mouse_design|SHIFTIN[3]                                               ; 3       ;
; MOUSE:mouse_design|SHIFTIN[4]                                               ; 3       ;
; MOUSE:mouse_design|SHIFTIN[2]                                               ; 3       ;
; MOUSE:mouse_design|SHIFTIN[1]                                               ; 3       ;
; MOUSE:mouse_design|SHIFTIN[7]                                               ; 3       ;
; bouncy_ball:ball_design|m_rst                                               ; 3       ;
; MOUSE:mouse_design|SHIFTIN[0]                                               ; 3       ;
; MOUSE:mouse_design|PACKET_CHAR2[7]                                          ; 3       ;
; MOUSE:mouse_design|PACKET_CHAR3[7]                                          ; 3       ;
; pipe_difficulty:difficulty|process_0~1                                      ; 3       ;
; MOUSE:mouse_design|inhibit_wait_count[10]                                   ; 3       ;
; MOUSE:mouse_design|inhibit_wait_count[11]                                   ; 3       ;
; MOUSE:mouse_design|send_char                                                ; 3       ;
; pipe_difficulty:difficulty|Equal0~0                                         ; 3       ;
; pipe_difficulty:difficulty|count[2]                                         ; 3       ;
; pipe_difficulty:difficulty|count[3]                                         ; 3       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[3]~22                              ; 3       ;
; Psudo_Gen:psudo_rand_design|seed[3]                                         ; 3       ;
; Psudo_Gen:psudo_rand_design|seed[1]                                         ; 3       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[4]~18                              ; 3       ;
; Psudo_Gen:psudo_rand_design|seed[4]                                         ; 3       ;
; Psudo_Gen:psudo_rand_design|seed[5]                                         ; 3       ;
; Psudo_Gen:psudo_rand_design|seed[6]                                         ; 3       ;
; Psudo_Gen:psudo_rand_design|seed[7]                                         ; 3       ;
; Psudo_Gen:psudo_rand_design|seed[8]                                         ; 3       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[2]~26                              ; 3       ;
; Psudo_Gen:psudo_rand_design|seed[2]                                         ; 3       ;
; MOUSE:mouse_design|mouse_state.LOAD_COMMAND2                                ; 3       ;
; MOUSE:mouse_design|mouse_state.LOAD_COMMAND                                 ; 3       ;
; Pipes_V2:pipe2|Equal2~1                                                     ; 3       ;
; Pipes_V2:pipe3|Equal2~1                                                     ; 3       ;
; Pipes_V2:pipe3|pipe_1_h~8                                                   ; 3       ;
; Pipes_V2:pipe3|pipe_1_h~7                                                   ; 3       ;
; Pipes_V2:pipe3|pipe_1_h~6                                                   ; 3       ;
; Pipes_V2:pipe3|pipe_1_h~5                                                   ; 3       ;
; Pipes_V2:pipe3|pipe_1_h~4                                                   ; 3       ;
; Pipes_V2:pipe3|pipe_1_h~3                                                   ; 3       ;
; Pipes_V2:pipe3|pipe_1_h~2                                                   ; 3       ;
; Pipes_V2:pipe3|pipe_1_h~1                                                   ; 3       ;
; Pipes_V2:pipe1|Equal2~1                                                     ; 3       ;
; Pipes_V2:pipe3|pipe_1_h~0                                                   ; 3       ;
; Two_Digit_Counter:seg|Four_bit_Counter:first_counter|enable_latch           ; 3       ;
; MOUSE:mouse_design|cursor_row[0]                                            ; 3       ;
; MOUSE:mouse_design|cursor_row[1]                                            ; 3       ;
; MOUSE:mouse_design|cursor_row[3]                                            ; 3       ;
; MOUSE:mouse_design|cursor_row[4]                                            ; 3       ;
; Pipes_V2:pipe2|pipe_on~3                                                    ; 3       ;
; Pipes_V2:pipe2|pipe_1_h[3]                                                  ; 3       ;
; Pipes_V2:pipe2|pipe_1_h[2]                                                  ; 3       ;
; Pipes_V2:pipe3|pipe_on~3                                                    ; 3       ;
; Pipes_V2:pipe3|pipe_1_h[3]                                                  ; 3       ;
; Pipes_V2:pipe3|pipe_1_h[2]                                                  ; 3       ;
; Pipes_V2:pipe1|pipe_on~3                                                    ; 3       ;
; Pipes_V2:pipe1|pipe_1_h[3]                                                  ; 3       ;
; Pipes_V2:pipe1|pipe_1_h[2]                                                  ; 3       ;
; VGA_SYNC:vga_design|red_out~0                                               ; 3       ;
; bouncy_ball:ball_design|Add6~17                                             ; 3       ;
; bouncy_ball:ball_design|Add6~13                                             ; 3       ;
; bouncy_ball:ball_design|Add6~9                                              ; 3       ;
; bouncy_ball:ball_design|ball_y_motion[9]                                    ; 3       ;
; bouncy_ball:ball_design|ball_y_motion[7]                                    ; 3       ;
; bouncy_ball:ball_design|ball_y_motion[6]                                    ; 3       ;
; bouncy_ball:ball_design|ball_y_motion[5]                                    ; 3       ;
; bouncy_ball:ball_design|ball_y_motion[4]                                    ; 3       ;
; bouncy_ball:ball_design|ball_y_motion[8]                                    ; 3       ;
; bouncy_ball:ball_design|ball_y_motion[3]                                    ; 3       ;
; bouncy_ball:ball_design|ball_y_motion[2]                                    ; 3       ;
; bouncy_ball:ball_design|ball_y_motion[1]                                    ; 3       ;
; bouncy_ball:ball_design|Add10~37                                            ; 3       ;
; bouncy_ball:ball_design|Add10~33                                            ; 3       ;
; bouncy_ball:ball_design|Add10~29                                            ; 3       ;
; bouncy_ball:ball_design|Add10~25                                            ; 3       ;
; bouncy_ball:ball_design|Add10~21                                            ; 3       ;
; bouncy_ball:ball_design|Add10~17                                            ; 3       ;
; bouncy_ball:ball_design|Add10~13                                            ; 3       ;
; MOUSE:mouse_design|new_cursor_row[6]                                        ; 3       ;
; MOUSE:mouse_design|new_cursor_row[7]                                        ; 3       ;
; MOUSE:mouse_design|new_cursor_row[5]                                        ; 3       ;
; MOUSE:mouse_design|new_cursor_row[0]                                        ; 3       ;
; MOUSE:mouse_design|new_cursor_row[8]                                        ; 3       ;
; VGA_SYNC:vga_design|h_count[5]                                              ; 3       ;
; VGA_SYNC:vga_design|h_count[3]                                              ; 3       ;
; VGA_SYNC:vga_design|h_count[1]                                              ; 3       ;
; pipe_difficulty:difficulty|t_speed[4]                                       ; 3       ;
; pipe_difficulty:difficulty|t_speed[3]                                       ; 3       ;
; pipe_difficulty:difficulty|t_speed[5]                                       ; 3       ;
; pipe_difficulty:difficulty|t_speed[1]                                       ; 3       ;
; pipe_difficulty:difficulty|t_speed[2]                                       ; 3       ;
; pipe_difficulty:difficulty|t_speed[7]                                       ; 3       ;
; pipe_difficulty:difficulty|t_speed[6]                                       ; 3       ;
; VGA_SYNC:vga_design|v_count[8]                                              ; 3       ;
; VGA_SYNC:vga_design|v_count[7]                                              ; 3       ;
; bouncy_ball:ball_design|Add2~17                                             ; 3       ;
; bouncy_ball:ball_design|Add2~13                                             ; 3       ;
; bouncy_ball:ball_design|Add3~17                                             ; 3       ;
; bouncy_ball:ball_design|Add3~13                                             ; 3       ;
; bouncy_ball:ball_design|Add3~9                                              ; 3       ;
; bouncy_ball:ball_design|Add3~1                                              ; 3       ;
; MOUSE:mouse_design|cursor_column[0]                                         ; 3       ;
; MOUSE:mouse_design|cursor_column[1]                                         ; 3       ;
; MOUSE:mouse_design|cursor_column[3]                                         ; 3       ;
; MOUSE:mouse_design|cursor_column[4]                                         ; 3       ;
; move_mouse:move_mouse_design|Add1~5                                         ; 3       ;
; move_mouse:move_mouse_design|Add2~1                                         ; 3       ;
; MOUSE:mouse_design|filter[2]~DUPLICATE                                      ; 2       ;
; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|enable_latch~DUPLICATE ; 2       ;
; VGA_SYNC:vga_design|h_count[1]~DUPLICATE                                    ; 2       ;
; VGA_SYNC:vga_design|v_count[2]~DUPLICATE                                    ; 2       ;
; VGA_SYNC:vga_design|v_count[8]~DUPLICATE                                    ; 2       ;
; VGA_SYNC:vga_design|v_count[5]~DUPLICATE                                    ; 2       ;
; VGA_SYNC:vga_design|v_count[7]~DUPLICATE                                    ; 2       ;
; t_reset_latch                                                               ; 2       ;
; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|enable_latch~0         ; 2       ;
; MOUSE:mouse_design|inhibit_wait_count[0]                                    ; 2       ;
; MOUSE:mouse_design|mouse_state.WAIT_CMD_ACK                                 ; 2       ;
; MOUSE:mouse_design|mouse_state.INPUT_PACKETS                                ; 2       ;
; bouncy_ball:ball_design|Move_Ball~3                                         ; 2       ;
; bouncy_ball:ball_design|Move_Ball~0                                         ; 2       ;
; MOUSE:mouse_design|PACKET_CHAR1[0]                                          ; 2       ;
; bouncy_ball:ball_design|m_ground_strike                                     ; 2       ;
; MOUSE:mouse_design|output_ready                                             ; 2       ;
; MOUSE:mouse_design|filter[6]                                                ; 2       ;
; MOUSE:mouse_design|filter[2]                                                ; 2       ;
; MOUSE:mouse_design|filter[3]                                                ; 2       ;
; MOUSE:mouse_design|PACKET_CHAR1[0]~0                                        ; 2       ;
; MOUSE:mouse_design|PACKET_COUNT[1]~1                                        ; 2       ;
; MOUSE:mouse_design|PACKET_COUNT[1]~0                                        ; 2       ;
; MOUSE:mouse_design|new_cursor_column[6]~0                                   ; 2       ;
; VGA_SYNC:vga_design|Equal0~0                                                ; 2       ;
; VGA_SYNC:vga_design|process_0~7                                             ; 2       ;
; VGA_SYNC:vga_design|process_0~5                                             ; 2       ;
; VGA_SYNC:vga_design|LessThan1~0                                             ; 2       ;
; MOUSE:mouse_design|cursor_column~2                                          ; 2       ;
; MOUSE:mouse_design|RECV_UART~6                                              ; 2       ;
; MOUSE:mouse_design|RECV_UART~0                                              ; 2       ;
; Pipes_V2:pipe2|Equal1~2                                                     ; 2       ;
; Pipes_V2:pipe2|Equal1~1                                                     ; 2       ;
; Pipes_V2:pipe2|Equal1~0                                                     ; 2       ;
; VGA_SYNC:vga_design|LessThan7~0                                             ; 2       ;
; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|process_0~0            ; 2       ;
; Two_Digit_Counter:seg|Four_bit_Counter:first_counter|process_0~0            ; 2       ;
; bouncy_ball:ball_design|ball_on                                             ; 2       ;
; bouncy_ball:ball_design|ball_on~3                                           ; 2       ;
; bouncy_ball:ball_design|LessThan1~0                                         ; 2       ;
; bouncy_ball:ball_design|ball_on~1                                           ; 2       ;
; bouncy_ball:ball_design|ball_on~0                                           ; 2       ;
; bouncy_ball:ball_design|LessThan2~7                                         ; 2       ;
; bouncy_ball:ball_design|LessThan2~5                                         ; 2       ;
; bouncy_ball:ball_design|LessThan2~4                                         ; 2       ;
; bouncy_ball:ball_design|LessThan2~1                                         ; 2       ;
; bouncy_ball:ball_design|LessThan3~5                                         ; 2       ;
; bouncy_ball:ball_design|LessThan2~0                                         ; 2       ;
; t_red~5                                                                     ; 2       ;
; move_mouse:move_mouse_design|LessThan3~3                                    ; 2       ;
; move_mouse:move_mouse_design|LessThan3~2                                    ; 2       ;
; move_mouse:move_mouse_design|LessThan3~1                                    ; 2       ;
; move_mouse:move_mouse_design|LessThan1~3                                    ; 2       ;
; move_mouse:move_mouse_design|LessThan1~2                                    ; 2       ;
; move_mouse:move_mouse_design|LessThan1~1                                    ; 2       ;
; t_red~2                                                                     ; 2       ;
; Pipes_V2:pipe2|LessThan3~1                                                  ; 2       ;
; Pipes_V2:pipe2|LessThan3~0                                                  ; 2       ;
; Pipes_V2:pipe2|LessThan0~2                                                  ; 2       ;
; Pipes_V2:pipe2|LessThan0~1                                                  ; 2       ;
; Pipes_V2:pipe2|LessThan2~2                                                  ; 2       ;
; Pipes_V2:pipe2|pipe_1_h[0]                                                  ; 2       ;
; Pipes_V2:pipe2|pipe_1_h[1]                                                  ; 2       ;
; Pipes_V2:pipe3|LessThan3~1                                                  ; 2       ;
; Pipes_V2:pipe3|LessThan3~0                                                  ; 2       ;
; Pipes_V2:pipe3|LessThan0~2                                                  ; 2       ;
; Pipes_V2:pipe3|LessThan0~1                                                  ; 2       ;
; Pipes_V2:pipe3|LessThan2~2                                                  ; 2       ;
; Pipes_V2:pipe3|pipe_1_h[0]                                                  ; 2       ;
; Pipes_V2:pipe3|pipe_1_h[1]                                                  ; 2       ;
; Pipes_V2:pipe1|LessThan3~1                                                  ; 2       ;
; Pipes_V2:pipe1|LessThan3~0                                                  ; 2       ;
; Pipes_V2:pipe1|LessThan0~2                                                  ; 2       ;
; Pipes_V2:pipe1|LessThan0~1                                                  ; 2       ;
; VGA_SYNC:vga_design|pixel_column[9]                                         ; 2       ;
; Pipes_V2:pipe1|LessThan2~2                                                  ; 2       ;
; Pipes_V2:pipe1|pipe_1_h[0]                                                  ; 2       ;
; VGA_SYNC:vga_design|pixel_row[0]                                            ; 2       ;
; Pipes_V2:pipe1|pipe_1_h[1]                                                  ; 2       ;
; VGA_SYNC:vga_design|pixel_row[8]                                            ; 2       ;
; bouncy_ball:ball_design|ball_y_motion[0]                                    ; 2       ;
; VGA_SYNC:vga_design|Add0~33                                                 ; 2       ;
; VGA_SYNC:vga_design|Add0~25                                                 ; 2       ;
; VGA_SYNC:vga_design|Add0~13                                                 ; 2       ;
; VGA_SYNC:vga_design|Add1~21                                                 ; 2       ;
; VGA_SYNC:vga_design|Add0~9                                                  ; 2       ;
; VGA_SYNC:vga_design|Add0~5                                                  ; 2       ;
; VGA_SYNC:vga_design|Add0~1                                                  ; 2       ;
; VGA_SYNC:vga_design|Add1~13                                                 ; 2       ;
; VGA_SYNC:vga_design|Add1~9                                                  ; 2       ;
; VGA_SYNC:vga_design|Add1~5                                                  ; 2       ;
; MOUSE:mouse_design|new_cursor_column[5]                                     ; 2       ;
; MOUSE:mouse_design|new_cursor_column[6]                                     ; 2       ;
; MOUSE:mouse_design|new_cursor_column[4]                                     ; 2       ;
; MOUSE:mouse_design|new_cursor_column[3]                                     ; 2       ;
; MOUSE:mouse_design|new_cursor_column[2]                                     ; 2       ;
; MOUSE:mouse_design|new_cursor_column[1]                                     ; 2       ;
; MOUSE:mouse_design|new_cursor_row[3]                                        ; 2       ;
; MOUSE:mouse_design|new_cursor_row[4]                                        ; 2       ;
; MOUSE:mouse_design|new_cursor_row[2]                                        ; 2       ;
; MOUSE:mouse_design|new_cursor_row[1]                                        ; 2       ;
; Pipes_V2:pipe1|timer[4]                                                     ; 2       ;
; Pipes_V2:pipe1|timer[3]                                                     ; 2       ;
; Pipes_V2:pipe1|timer[5]                                                     ; 2       ;
; Pipes_V2:pipe1|timer[0]                                                     ; 2       ;
; Pipes_V2:pipe1|timer[9]                                                     ; 2       ;
; Pipes_V2:pipe1|timer[1]                                                     ; 2       ;
; Pipes_V2:pipe1|timer[2]                                                     ; 2       ;
; Pipes_V2:pipe1|timer[7]                                                     ; 2       ;
; Pipes_V2:pipe1|timer[6]                                                     ; 2       ;
; Pipes_V2:pipe1|timer[8]                                                     ; 2       ;
; VGA_SYNC:vga_design|v_count[2]                                              ; 2       ;
; VGA_SYNC:vga_design|h_count[7]                                              ; 2       ;
; VGA_SYNC:vga_design|h_count[9]                                              ; 2       ;
; VGA_SYNC:vga_design|v_count[5]                                              ; 2       ;
; bouncy_ball:ball_design|Add3~21                                             ; 2       ;
; bouncy_ball:ball_design|Add2~9                                              ; 2       ;
; bouncy_ball:ball_design|Add2~1                                              ; 2       ;
; bouncy_ball:ball_design|Add3~5                                              ; 2       ;
; move_mouse:move_mouse_design|Add3~25                                        ; 2       ;
; move_mouse:move_mouse_design|Add3~21                                        ; 2       ;
; move_mouse:move_mouse_design|Add3~17                                        ; 2       ;
; move_mouse:move_mouse_design|Add1~29                                        ; 2       ;
; move_mouse:move_mouse_design|Add1~25                                        ; 2       ;
; move_mouse:move_mouse_design|Add1~21                                        ; 2       ;
; move_mouse:move_mouse_design|Add0~29                                        ; 2       ;
; move_mouse:move_mouse_design|Add0~25                                        ; 2       ;
; move_mouse:move_mouse_design|Add0~21                                        ; 2       ;
; move_mouse:move_mouse_design|Add0~1                                         ; 2       ;
; move_mouse:move_mouse_design|Add2~21                                        ; 2       ;
; move_mouse:move_mouse_design|Add2~17                                        ; 2       ;
; move_mouse:move_mouse_design|Add2~13                                        ; 2       ;
; Pipes_V2:pipe2|Add1~1                                                       ; 2       ;
; Pipes_V2:pipe3|Add1~1                                                       ; 2       ;
; Pipes_V2:pipe1|Add1~1                                                       ; 2       ;
; MOUSE:mouse_design|filter[3]~DUPLICATE                                      ; 1       ;
; MOUSE:mouse_design|filter[5]~DUPLICATE                                      ; 1       ;
; VGA_SYNC:vga_design|h_count[8]~DUPLICATE                                    ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[9]~feeder                                       ; 1       ;
; mode_switch~input                                                           ; 1       ;
; CLK~input                                                                   ; 1       ;
; mouse_clk~input                                                             ; 1       ;
; MOUSE:mouse_design|inhibit_wait_count[0]~0                                  ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[8]~3                                            ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[4]~2                                            ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[3]~1                                            ; 1       ;
; bouncy_ball:ball_design|rst~0                                               ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[2]~0                                            ; 1       ;
; pipe_difficulty:difficulty|count[0]~4                                       ; 1       ;
; Psudo_Gen:psudo_rand_design|seed[0]~0                                       ; 1       ;
; bouncy_ball:ball_design|ground_strike~0                                     ; 1       ;
; Two_Digit_Counter:seg|Four_bit_Counter:first_counter|enable_latch~0         ; 1       ;
; Div:div_design|t_clkDiv~0                                                   ; 1       ;
; Pipes_V2:pipe2|pipe_on~8                                                    ; 1       ;
; Pipes_V2:pipe2|pipe_on~7                                                    ; 1       ;
; Pipes_V2:pipe3|pipe_on~8                                                    ; 1       ;
; Pipes_V2:pipe3|pipe_on~7                                                    ; 1       ;
; Pipes_V2:pipe1|pipe_on~6                                                    ; 1       ;
; Pipes_V2:pipe1|pipe_on~5                                                    ; 1       ;
; Pipes_V2:pipe1|pipe_on~4                                                    ; 1       ;
; t_red~6                                                                     ; 1       ;
; VGA_SYNC:vga_design|green_out~1                                             ; 1       ;
; Pipes_V2:pipe1|LessThan0~4                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan0~3                                                  ; 1       ;
; Pipes_V2:pipe2|pipe_on~6                                                    ; 1       ;
; Pipes_V2:pipe2|pipe_on~5                                                    ; 1       ;
; Pipes_V2:pipe2|pipe_on~4                                                    ; 1       ;
; Pipes_V2:pipe3|pipe_on~6                                                    ; 1       ;
; Pipes_V2:pipe3|pipe_on~5                                                    ; 1       ;
; Pipes_V2:pipe3|pipe_on~4                                                    ; 1       ;
; MOUSE:mouse_design|inhibit_wait_count[1]                                    ; 1       ;
; MOUSE:mouse_design|inhibit_wait_count[2]                                    ; 1       ;
; MOUSE:mouse_design|inhibit_wait_count[3]                                    ; 1       ;
; MOUSE:mouse_design|inhibit_wait_count[4]                                    ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[9]                                              ; 1       ;
; MOUSE:mouse_design|inhibit_wait_count[5]                                    ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[8]                                              ; 1       ;
; MOUSE:mouse_design|inhibit_wait_count[6]                                    ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[7]                                              ; 1       ;
; MOUSE:mouse_design|inhibit_wait_count[7]                                    ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[6]                                              ; 1       ;
; MOUSE:mouse_design|inhibit_wait_count[8]                                    ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[5]                                              ; 1       ;
; MOUSE:mouse_design|inhibit_wait_count[9]                                    ; 1       ;
; MOUSE:mouse_design|Selector4~0                                              ; 1       ;
; MOUSE:mouse_design|iready_set~0                                             ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[4]                                              ; 1       ;
; MOUSE:mouse_design|SHIFTIN[8]                                               ; 1       ;
; MOUSE:mouse_design|OUTCNT~3                                                 ; 1       ;
; MOUSE:mouse_design|mouse_state.INPUT_PACKETS~0                              ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[3]                                              ; 1       ;
; bouncy_ball:ball_design|m_rst~0                                             ; 1       ;
; bouncy_ball:ball_design|Move_Ball~4                                         ; 1       ;
; bouncy_ball:ball_design|rst                                                 ; 1       ;
; MOUSE:mouse_design|send_char~0                                              ; 1       ;
; MOUSE:mouse_design|OUTCNT~2                                                 ; 1       ;
; MOUSE:mouse_design|OUTCNT~1                                                 ; 1       ;
; MOUSE:mouse_design|OUTCNT~0                                                 ; 1       ;
; MOUSE:mouse_design|Selector6~0                                              ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[2]                                              ; 1       ;
; bouncy_ball:ball_design|ball_y_motion~13                                    ; 1       ;
; bouncy_ball:ball_design|ball_y_motion~12                                    ; 1       ;
; bouncy_ball:ball_design|ball_y_motion~11                                    ; 1       ;
; bouncy_ball:ball_design|ball_y_motion~10                                    ; 1       ;
; bouncy_ball:ball_design|ball_y_motion~9                                     ; 1       ;
; bouncy_ball:ball_design|ball_y_motion~8                                     ; 1       ;
; bouncy_ball:ball_design|ball_y_motion~7                                     ; 1       ;
; bouncy_ball:ball_design|ball_y_motion~6                                     ; 1       ;
; bouncy_ball:ball_design|ball_y_motion~5                                     ; 1       ;
; bouncy_ball:ball_design|ball_y_motion[9]~3                                  ; 1       ;
; bouncy_ball:ball_design|ball_y_motion[9]~1                                  ; 1       ;
; bouncy_ball:ball_design|LessThan7~0                                         ; 1       ;
; bouncy_ball:ball_design|LessThan6~1                                         ; 1       ;
; bouncy_ball:ball_design|LessThan6~0                                         ; 1       ;
; bouncy_ball:ball_design|Move_Ball~2                                         ; 1       ;
; bouncy_ball:ball_design|ball_y_motion~0                                     ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR1[0]~1                                        ; 1       ;
; bouncy_ball:ball_design|m_ground_strike~1                                   ; 1       ;
; bouncy_ball:ball_design|m_ground_strike~0                                   ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR2[5]                                          ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR2[6]                                          ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR2[4]                                          ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR2[3]                                          ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR2[2]                                          ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR2[1]                                          ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR2[0]                                          ; 1       ;
; MOUSE:mouse_design|LessThan0~0                                              ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR3[6]                                          ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR3[5]                                          ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR3[3]                                          ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR3[4]                                          ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR3[2]                                          ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR3[1]                                          ; 1       ;
; MOUSE:mouse_design|PACKET_CHAR3[0]                                          ; 1       ;
; pipe_difficulty:difficulty|count~3                                          ; 1       ;
; pipe_difficulty:difficulty|count~2                                          ; 1       ;
; pipe_difficulty:difficulty|count[3]~1                                       ; 1       ;
; pipe_difficulty:difficulty|count[3]~0                                       ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[3]~23                              ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[1]~31                              ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[0]~35                              ; 1       ;
; Psudo_Gen:psudo_rand_design|lfsr11~0                                        ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[4]~19                              ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[5]~3                               ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[6]~15                              ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[7]~11                              ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[8]~7                               ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[2]~27                              ; 1       ;
; MOUSE:mouse_design|Selector1~0                                              ; 1       ;
; MOUSE:mouse_design|Selector0~0                                              ; 1       ;
; MOUSE:mouse_design|SHIFTOUT[1]                                              ; 1       ;
; MOUSE:mouse_design|left_button~0                                            ; 1       ;
; MOUSE:mouse_design|INCNT~4                                                  ; 1       ;
; MOUSE:mouse_design|INCNT~3                                                  ; 1       ;
; MOUSE:mouse_design|INCNT~2                                                  ; 1       ;
; MOUSE:mouse_design|INCNT~0                                                  ; 1       ;
; MOUSE:mouse_design|READ_CHAR~0                                              ; 1       ;
; MOUSE:mouse_design|Selector3~0                                              ; 1       ;
; MOUSE:mouse_design|MOUSE_CLK_FILTER~0                                       ; 1       ;
; MOUSE:mouse_design|Equal1~0                                                 ; 1       ;
; MOUSE:mouse_design|filter[7]                                                ; 1       ;
; MOUSE:mouse_design|Equal2~0                                                 ; 1       ;
; MOUSE:mouse_design|filter[1]                                                ; 1       ;
; MOUSE:mouse_design|filter[5]                                                ; 1       ;
; pipe_difficulty:difficulty|t_speed[8]~1                                     ; 1       ;
; pipe_difficulty:difficulty|LessThan0~0                                      ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[3]~_emulated                       ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[1]~_emulated                       ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[0]~_emulated                       ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[4]~_emulated                       ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[5]~_emulated                       ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[6]~_emulated                       ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[7]~_emulated                       ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[8]~_emulated                       ; 1       ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[2]~_emulated                       ; 1       ;
; VGA_SYNC:vga_design|Equal1~0                                                ; 1       ;
; VGA_SYNC:vga_design|process_0~6                                             ; 1       ;
; MOUSE:mouse_design|WideOr4                                                  ; 1       ;
; MOUSE:mouse_design|MOUSE_DATA_BUF                                           ; 1       ;
; Two_Digit_Counter:seg|t_tenth_enable~1                                      ; 1       ;
; Two_Digit_Counter:seg|t_tenth_enable~0                                      ; 1       ;
; t_count                                                                     ; 1       ;
; Pipes_V2:pipe2|count~1                                                      ; 1       ;
; Pipes_V2:pipe1|count~1                                                      ; 1       ;
; Pipes_V2:pipe3|count~1                                                      ; 1       ;
; VGA_SYNC:vga_design|process_0~4                                             ; 1       ;
; VGA_SYNC:vga_design|process_0~3                                             ; 1       ;
; VGA_SYNC:vga_design|process_0~2                                             ; 1       ;
; VGA_SYNC:vga_design|process_0~1                                             ; 1       ;
; VGA_SYNC:vga_design|process_0~0                                             ; 1       ;
; comb~0                                                                      ; 1       ;
; t_enable~0                                                                  ; 1       ;
; bouncy_ball:ball_design|ground_strike                                       ; 1       ;
; MOUSE:mouse_design|cursor_column~11                                         ; 1       ;
; MOUSE:mouse_design|cursor_column~10                                         ; 1       ;
; MOUSE:mouse_design|cursor_column~9                                          ; 1       ;
; MOUSE:mouse_design|cursor_column~8                                          ; 1       ;
; MOUSE:mouse_design|cursor_column~7                                          ; 1       ;
; MOUSE:mouse_design|cursor_column~6                                          ; 1       ;
; MOUSE:mouse_design|cursor_column~5                                          ; 1       ;
; MOUSE:mouse_design|cursor_column~4                                          ; 1       ;
; MOUSE:mouse_design|cursor_column~3                                          ; 1       ;
; MOUSE:mouse_design|RECV_UART~5                                              ; 1       ;
; MOUSE:mouse_design|cursor_row~8                                             ; 1       ;
; MOUSE:mouse_design|cursor_row~7                                             ; 1       ;
; MOUSE:mouse_design|cursor_row~6                                             ; 1       ;
; MOUSE:mouse_design|cursor_row~5                                             ; 1       ;
; MOUSE:mouse_design|cursor_row~4                                             ; 1       ;
; MOUSE:mouse_design|cursor_row~3                                             ; 1       ;
; MOUSE:mouse_design|cursor_row~2                                             ; 1       ;
; MOUSE:mouse_design|cursor_row~1                                             ; 1       ;
; MOUSE:mouse_design|cursor_row~0                                             ; 1       ;
; MOUSE:mouse_design|RECV_UART~2                                              ; 1       ;
; MOUSE:mouse_design|RECV_UART~1                                              ; 1       ;
; Pipes_V2:pipe2|pipe_1_x_pos~10                                              ; 1       ;
; Pipes_V2:pipe2|pipe_1_x_pos~9                                               ; 1       ;
; Pipes_V2:pipe2|pipe_1_x_pos~8                                               ; 1       ;
; Pipes_V2:pipe2|pipe_1_x_pos~7                                               ; 1       ;
; Pipes_V2:pipe2|pipe_1_x_pos~6                                               ; 1       ;
; Pipes_V2:pipe2|pipe_1_x_pos~5                                               ; 1       ;
; Pipes_V2:pipe2|pipe_1_x_pos~4                                               ; 1       ;
; Pipes_V2:pipe2|pipe_1_x_pos~3                                               ; 1       ;
; Pipes_V2:pipe2|pipe_1_x_pos~2                                               ; 1       ;
; Pipes_V2:pipe2|pipe_1_x_pos~1                                               ; 1       ;
; Pipes_V2:pipe2|pipe_1_x_pos~0                                               ; 1       ;
; Pipes_V2:pipe2|pipe_1_h~1                                                   ; 1       ;
; Pipes_V2:pipe3|pipe_1_x_pos~11                                              ; 1       ;
; Pipes_V2:pipe3|pipe_1_x_pos~10                                              ; 1       ;
; Pipes_V2:pipe3|pipe_1_x_pos~9                                               ; 1       ;
; Pipes_V2:pipe3|pipe_1_x_pos~8                                               ; 1       ;
; Pipes_V2:pipe3|pipe_1_x_pos~7                                               ; 1       ;
; Pipes_V2:pipe3|pipe_1_x_pos~6                                               ; 1       ;
; Pipes_V2:pipe3|pipe_1_x_pos~5                                               ; 1       ;
; Pipes_V2:pipe3|pipe_1_x_pos~4                                               ; 1       ;
; Pipes_V2:pipe3|pipe_1_x_pos~3                                               ; 1       ;
; Pipes_V2:pipe3|pipe_1_x_pos~2                                               ; 1       ;
; Pipes_V2:pipe3|pipe_1_x_pos~1                                               ; 1       ;
; Pipes_V2:pipe3|pipe_1_h~10                                                  ; 1       ;
; Pipes_V2:pipe1|pipe_1_x_pos~10                                              ; 1       ;
; Pipes_V2:pipe1|pipe_1_x_pos~9                                               ; 1       ;
; Pipes_V2:pipe1|pipe_1_x_pos~8                                               ; 1       ;
; Pipes_V2:pipe1|pipe_1_x_pos~7                                               ; 1       ;
; Pipes_V2:pipe1|pipe_1_x_pos~6                                               ; 1       ;
; Pipes_V2:pipe1|pipe_1_x_pos~5                                               ; 1       ;
; Pipes_V2:pipe1|pipe_1_x_pos~4                                               ; 1       ;
; Pipes_V2:pipe1|pipe_1_x_pos~3                                               ; 1       ;
; Pipes_V2:pipe1|pipe_1_x_pos~2                                               ; 1       ;
; Pipes_V2:pipe1|pipe_1_x_pos~1                                               ; 1       ;
; Pipes_V2:pipe1|pipe_1_x_pos~0                                               ; 1       ;
; Pipes_V2:pipe1|pipe_1_h~1                                                   ; 1       ;
; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|v_Q~3                  ; 1       ;
; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|v_Q~2                  ; 1       ;
; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|v_Q~1                  ; 1       ;
; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|v_Q~0                  ; 1       ;
; Two_Digit_Counter:seg|Four_bit_Counter:tenth_counter|enable_latch           ; 1       ;
; Two_Digit_Counter:seg|Four_bit_Counter:first_counter|v_Q~3                  ; 1       ;
; Two_Digit_Counter:seg|Four_bit_Counter:first_counter|v_Q~2                  ; 1       ;
; Two_Digit_Counter:seg|Four_bit_Counter:first_counter|v_Q~1                  ; 1       ;
; Two_Digit_Counter:seg|Four_bit_Counter:first_counter|v_Q~0                  ; 1       ;
; VGA_SYNC:vga_design|vert_sync                                               ; 1       ;
; VGA_SYNC:vga_design|horiz_sync                                              ; 1       ;
; VGA_SYNC:vga_design|blue_out~0                                              ; 1       ;
; bouncy_ball:ball_design|ball_on~4                                           ; 1       ;
; bouncy_ball:ball_design|LessThan2~9                                         ; 1       ;
; VGA_SYNC:vga_design|green_out~0                                             ; 1       ;
; bouncy_ball:ball_design|ball_on~2                                           ; 1       ;
; bouncy_ball:ball_design|LessThan2~8                                         ; 1       ;
; bouncy_ball:ball_design|LessThan2~6                                         ; 1       ;
; bouncy_ball:ball_design|LessThan2~3                                         ; 1       ;
; bouncy_ball:ball_design|LessThan2~2                                         ; 1       ;
; bouncy_ball:ball_design|LessThan3~4                                         ; 1       ;
; bouncy_ball:ball_design|LessThan3~3                                         ; 1       ;
; bouncy_ball:ball_design|LessThan3~2                                         ; 1       ;
; bouncy_ball:ball_design|LessThan3~1                                         ; 1       ;
; bouncy_ball:ball_design|LessThan3~0                                         ; 1       ;
; move_mouse:move_mouse_design|LessThan1~7                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan1~6                                    ; 1       ;
; VGA_SYNC:vga_design|red_out~1                                               ; 1       ;
; t_red~4                                                                     ; 1       ;
; t_red~3                                                                     ; 1       ;
; move_mouse:move_mouse_design|LessThan3~4                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan3~0                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan1~5                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan1~4                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan1~0                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan0~4                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan0~3                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan0~2                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan0~1                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan0~0                                    ; 1       ;
; t_red~1                                                                     ; 1       ;
; t_red~0                                                                     ; 1       ;
; move_mouse:move_mouse_design|LessThan2~4                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan2~3                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan2~2                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan2~1                                    ; 1       ;
; move_mouse:move_mouse_design|LessThan2~0                                    ; 1       ;
; Pipes_V2:pipe2|pipe_on~2                                                    ; 1       ;
; Pipes_V2:pipe2|pipe_on~1                                                    ; 1       ;
; Pipes_V2:pipe2|LessThan0~0                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan1~5                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan1~4                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan1~3                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan1~2                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan1~1                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan1~0                                                  ; 1       ;
; Pipes_V2:pipe2|pipe_on~0                                                    ; 1       ;
; Pipes_V2:pipe2|LessThan2~5                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan2~4                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan2~3                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan2~1                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan2~0                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan4~6                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan4~5                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan4~4                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan4~3                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan4~2                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan4~1                                                  ; 1       ;
; Pipes_V2:pipe2|LessThan4~0                                                  ; 1       ;
; Pipes_V2:pipe3|pipe_on~2                                                    ; 1       ;
; Pipes_V2:pipe3|pipe_on~1                                                    ; 1       ;
; Pipes_V2:pipe3|LessThan0~0                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan1~5                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan1~4                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan1~3                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan1~2                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan1~1                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan1~0                                                  ; 1       ;
; Pipes_V2:pipe3|pipe_on~0                                                    ; 1       ;
; Pipes_V2:pipe3|LessThan2~5                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan2~4                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan2~3                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan2~1                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan2~0                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan4~6                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan4~5                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan4~4                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan4~3                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan4~2                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan4~1                                                  ; 1       ;
; Pipes_V2:pipe3|LessThan4~0                                                  ; 1       ;
; Pipes_V2:pipe1|pipe_on~2                                                    ; 1       ;
; Pipes_V2:pipe1|pipe_on~1                                                    ; 1       ;
; Pipes_V2:pipe1|LessThan0~0                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan1~5                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan1~4                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan1~3                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan1~2                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan1~1                                                  ; 1       ;
; VGA_SYNC:vga_design|pixel_column[3]                                         ; 1       ;
; Pipes_V2:pipe1|LessThan1~0                                                  ; 1       ;
; VGA_SYNC:vga_design|pixel_column[1]                                         ; 1       ;
; Pipes_V2:pipe1|pipe_on~0                                                    ; 1       ;
; Pipes_V2:pipe1|LessThan2~5                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan2~4                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan2~3                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan2~1                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan2~0                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan4~6                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan4~5                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan4~4                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan4~3                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan4~2                                                  ; 1       ;
; Pipes_V2:pipe1|LessThan4~1                                                  ; 1       ;
; VGA_SYNC:vga_design|pixel_row[6]                                            ; 1       ;
; Pipes_V2:pipe1|LessThan4~0                                                  ; 1       ;
; VGA_SYNC:vga_design|video_on_h                                              ; 1       ;
; VGA_SYNC:vga_design|video_on_v                                              ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_2|SevenSeg_out[6]~6                     ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_2|SevenSeg_out[5]~5                     ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_2|SevenSeg_out[4]~4                     ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_2|SevenSeg_out[3]~3                     ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_2|SevenSeg_out[2]~2                     ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_2|SevenSeg_out[1]~1                     ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_2|SevenSeg_out[0]~0                     ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_1|SevenSeg_out[6]~7                     ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_1|SevenSeg_out[5]~6                     ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_1|SevenSeg_out[4]~5                     ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_1|SevenSeg_out[3]~4                     ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_1|SevenSeg_out[2]~3                     ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_1|SevenSeg_out[1]~2                     ; 1       ;
; Two_Digit_Counter:seg|BCD_to_7Seg:d_1|SevenSeg_out[0]~1                     ; 1       ;
; VGA_SYNC:vga_design|blue_out                                                ; 1       ;
; VGA_SYNC:vga_design|green_out                                               ; 1       ;
; VGA_SYNC:vga_design|red_out                                                 ; 1       ;
; t_enable~1                                                                  ; 1       ;
; MOUSE:mouse_design|Add0~42                                                  ; 1       ;
; MOUSE:mouse_design|Add0~41                                                  ; 1       ;
; MOUSE:mouse_design|Add0~38                                                  ; 1       ;
; MOUSE:mouse_design|Add0~37                                                  ; 1       ;
; MOUSE:mouse_design|Add0~34                                                  ; 1       ;
; MOUSE:mouse_design|Add0~33                                                  ; 1       ;
; MOUSE:mouse_design|Add0~30                                                  ; 1       ;
; MOUSE:mouse_design|Add0~29                                                  ; 1       ;
; bouncy_ball:ball_design|Add8~26                                             ; 1       ;
; MOUSE:mouse_design|Add0~26                                                  ; 1       ;
; MOUSE:mouse_design|Add0~25                                                  ; 1       ;
; bouncy_ball:ball_design|Add8~22                                             ; 1       ;
; MOUSE:mouse_design|Add0~22                                                  ; 1       ;
; MOUSE:mouse_design|Add0~21                                                  ; 1       ;
; bouncy_ball:ball_design|Add8~18                                             ; 1       ;
; MOUSE:mouse_design|Add0~18                                                  ; 1       ;
; MOUSE:mouse_design|Add0~17                                                  ; 1       ;
; bouncy_ball:ball_design|Add8~14                                             ; 1       ;
; MOUSE:mouse_design|Add0~14                                                  ; 1       ;
; MOUSE:mouse_design|Add0~13                                                  ; 1       ;
; bouncy_ball:ball_design|Add8~10                                             ; 1       ;
; bouncy_ball:ball_design|Add6~26                                             ; 1       ;
; MOUSE:mouse_design|Add0~10                                                  ; 1       ;
; MOUSE:mouse_design|Add0~9                                                   ; 1       ;
; bouncy_ball:ball_design|Add8~6                                              ; 1       ;
; bouncy_ball:ball_design|Add6~22                                             ; 1       ;
; MOUSE:mouse_design|Add0~6                                                   ; 1       ;
; MOUSE:mouse_design|Add0~5                                                   ; 1       ;
; MOUSE:mouse_design|Add0~1                                                   ; 1       ;
; bouncy_ball:ball_design|Add9~37                                             ; 1       ;
; bouncy_ball:ball_design|Add5~37                                             ; 1       ;
; bouncy_ball:ball_design|Add7~21                                             ; 1       ;
; bouncy_ball:ball_design|Add9~34                                             ; 1       ;
; bouncy_ball:ball_design|Add9~33                                             ; 1       ;
; bouncy_ball:ball_design|Add5~34                                             ; 1       ;
; bouncy_ball:ball_design|Add5~33                                             ; 1       ;
; bouncy_ball:ball_design|Add7~18                                             ; 1       ;
; bouncy_ball:ball_design|Add7~17                                             ; 1       ;
; bouncy_ball:ball_design|Add9~30                                             ; 1       ;
; bouncy_ball:ball_design|Add9~29                                             ; 1       ;
; bouncy_ball:ball_design|Add5~30                                             ; 1       ;
; bouncy_ball:ball_design|Add5~29                                             ; 1       ;
; bouncy_ball:ball_design|Add7~14                                             ; 1       ;
; bouncy_ball:ball_design|Add7~13                                             ; 1       ;
; bouncy_ball:ball_design|Add9~26                                             ; 1       ;
; bouncy_ball:ball_design|Add9~25                                             ; 1       ;
; bouncy_ball:ball_design|Add5~26                                             ; 1       ;
; bouncy_ball:ball_design|Add5~25                                             ; 1       ;
; bouncy_ball:ball_design|Add7~10                                             ; 1       ;
; bouncy_ball:ball_design|Add7~9                                              ; 1       ;
; bouncy_ball:ball_design|Add9~22                                             ; 1       ;
; bouncy_ball:ball_design|Add9~21                                             ; 1       ;
; bouncy_ball:ball_design|Add5~22                                             ; 1       ;
; bouncy_ball:ball_design|Add5~21                                             ; 1       ;
; bouncy_ball:ball_design|Add7~6                                              ; 1       ;
; bouncy_ball:ball_design|Add7~5                                              ; 1       ;
; bouncy_ball:ball_design|Add9~18                                             ; 1       ;
; bouncy_ball:ball_design|Add9~17                                             ; 1       ;
; bouncy_ball:ball_design|Add5~18                                             ; 1       ;
; bouncy_ball:ball_design|Add5~17                                             ; 1       ;
; bouncy_ball:ball_design|Add7~2                                              ; 1       ;
; bouncy_ball:ball_design|Add7~1                                              ; 1       ;
; bouncy_ball:ball_design|Add5~14                                             ; 1       ;
; bouncy_ball:ball_design|Add5~13                                             ; 1       ;
; bouncy_ball:ball_design|Add9~14                                             ; 1       ;
; bouncy_ball:ball_design|Add9~13                                             ; 1       ;
; bouncy_ball:ball_design|Add9~10                                             ; 1       ;
; bouncy_ball:ball_design|Add9~9                                              ; 1       ;
; bouncy_ball:ball_design|Add5~10                                             ; 1       ;
; bouncy_ball:ball_design|Add5~9                                              ; 1       ;
; bouncy_ball:ball_design|Add5~6                                              ; 1       ;
; bouncy_ball:ball_design|Add5~5                                              ; 1       ;
; bouncy_ball:ball_design|Add9~6                                              ; 1       ;
; bouncy_ball:ball_design|Add9~5                                              ; 1       ;
; bouncy_ball:ball_design|Add9~2                                              ; 1       ;
; bouncy_ball:ball_design|Add9~1                                              ; 1       ;
; bouncy_ball:ball_design|Add5~2                                              ; 1       ;
; bouncy_ball:ball_design|Add5~1                                              ; 1       ;
; bouncy_ball:ball_design|Add6~18                                             ; 1       ;
; bouncy_ball:ball_design|Add6~14                                             ; 1       ;
; bouncy_ball:ball_design|Add6~10                                             ; 1       ;
; bouncy_ball:ball_design|Add6~6                                              ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~30                                         ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~29                                         ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~26                                         ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~25                                         ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~22                                         ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~21                                         ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~18                                         ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~17                                         ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~14                                         ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~13                                         ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~10                                         ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~9                                          ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~5                                          ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~2                                          ; 1       ;
; Psudo_Gen:psudo_rand_design|Add0~1                                          ; 1       ;
; bouncy_ball:ball_design|Add0~26                                             ; 1       ;
; MOUSE:mouse_design|Add5~38                                                  ; 1       ;
; MOUSE:mouse_design|Add5~37                                                  ; 1       ;
; MOUSE:mouse_design|Add5~34                                                  ; 1       ;
; MOUSE:mouse_design|Add5~33                                                  ; 1       ;
; MOUSE:mouse_design|Add5~30                                                  ; 1       ;
; MOUSE:mouse_design|Add5~29                                                  ; 1       ;
; MOUSE:mouse_design|Add5~26                                                  ; 1       ;
; MOUSE:mouse_design|Add5~25                                                  ; 1       ;
; MOUSE:mouse_design|Add5~22                                                  ; 1       ;
; MOUSE:mouse_design|Add5~21                                                  ; 1       ;
; MOUSE:mouse_design|Add5~18                                                  ; 1       ;
; MOUSE:mouse_design|Add5~17                                                  ; 1       ;
; MOUSE:mouse_design|Add5~14                                                  ; 1       ;
; MOUSE:mouse_design|Add5~13                                                  ; 1       ;
; MOUSE:mouse_design|Add5~10                                                  ; 1       ;
; MOUSE:mouse_design|Add5~9                                                   ; 1       ;
; MOUSE:mouse_design|Add5~6                                                   ; 1       ;
; MOUSE:mouse_design|Add5~5                                                   ; 1       ;
; MOUSE:mouse_design|Add5~1                                                   ; 1       ;
; MOUSE:mouse_design|Add4~39                                                  ; 1       ;
; MOUSE:mouse_design|Add4~38                                                  ; 1       ;
; MOUSE:mouse_design|Add4~37                                                  ; 1       ;
; MOUSE:mouse_design|Add4~35                                                  ; 1       ;
; MOUSE:mouse_design|Add4~34                                                  ; 1       ;
; MOUSE:mouse_design|Add4~33                                                  ; 1       ;
; MOUSE:mouse_design|Add4~31                                                  ; 1       ;
; MOUSE:mouse_design|Add4~30                                                  ; 1       ;
; MOUSE:mouse_design|Add4~29                                                  ; 1       ;
; MOUSE:mouse_design|Add4~27                                                  ; 1       ;
; MOUSE:mouse_design|Add4~26                                                  ; 1       ;
; MOUSE:mouse_design|Add4~25                                                  ; 1       ;
; MOUSE:mouse_design|Add4~23                                                  ; 1       ;
; MOUSE:mouse_design|Add4~22                                                  ; 1       ;
; MOUSE:mouse_design|Add4~21                                                  ; 1       ;
; MOUSE:mouse_design|Add4~19                                                  ; 1       ;
; MOUSE:mouse_design|Add4~18                                                  ; 1       ;
; MOUSE:mouse_design|Add4~17                                                  ; 1       ;
; MOUSE:mouse_design|Add4~15                                                  ; 1       ;
; MOUSE:mouse_design|Add4~14                                                  ; 1       ;
; MOUSE:mouse_design|Add4~13                                                  ; 1       ;
; MOUSE:mouse_design|Add4~11                                                  ; 1       ;
; MOUSE:mouse_design|Add4~10                                                  ; 1       ;
; MOUSE:mouse_design|Add4~9                                                   ; 1       ;
; MOUSE:mouse_design|Add4~7                                                   ; 1       ;
; MOUSE:mouse_design|Add4~6                                                   ; 1       ;
; MOUSE:mouse_design|Add4~5                                                   ; 1       ;
; MOUSE:mouse_design|Add4~1                                                   ; 1       ;
; VGA_SYNC:vga_design|Add0~38                                                 ; 1       ;
; VGA_SYNC:vga_design|Add0~37                                                 ; 1       ;
; VGA_SYNC:vga_design|Add0~34                                                 ; 1       ;
; VGA_SYNC:vga_design|Add0~30                                                 ; 1       ;
; VGA_SYNC:vga_design|Add0~29                                                 ; 1       ;
; VGA_SYNC:vga_design|Add0~26                                                 ; 1       ;
; VGA_SYNC:vga_design|Add0~22                                                 ; 1       ;
; VGA_SYNC:vga_design|Add0~21                                                 ; 1       ;
; VGA_SYNC:vga_design|Add0~18                                                 ; 1       ;
; VGA_SYNC:vga_design|Add0~17                                                 ; 1       ;
; VGA_SYNC:vga_design|Add0~14                                                 ; 1       ;
; VGA_SYNC:vga_design|Add1~38                                                 ; 1       ;
; VGA_SYNC:vga_design|Add1~37                                                 ; 1       ;
; VGA_SYNC:vga_design|Add1~34                                                 ; 1       ;
; VGA_SYNC:vga_design|Add1~33                                                 ; 1       ;
; VGA_SYNC:vga_design|Add1~30                                                 ; 1       ;
; VGA_SYNC:vga_design|Add1~29                                                 ; 1       ;
; VGA_SYNC:vga_design|Add1~26                                                 ; 1       ;
; VGA_SYNC:vga_design|Add1~25                                                 ; 1       ;
; pipe_difficulty:difficulty|Add0~30                                          ; 1       ;
; pipe_difficulty:difficulty|Add0~29                                          ; 1       ;
; Pipes_V2:pipe1|Add3~38                                                      ; 1       ;
; Pipes_V2:pipe1|Add3~37                                                      ; 1       ;
; pipe_difficulty:difficulty|Add0~26                                          ; 1       ;
; pipe_difficulty:difficulty|Add0~25                                          ; 1       ;
; Pipes_V2:pipe1|Add3~34                                                      ; 1       ;
; Pipes_V2:pipe1|Add3~33                                                      ; 1       ;
; pipe_difficulty:difficulty|Add0~22                                          ; 1       ;
; pipe_difficulty:difficulty|Add0~21                                          ; 1       ;
; Pipes_V2:pipe1|Add3~30                                                      ; 1       ;
; Pipes_V2:pipe1|Add3~29                                                      ; 1       ;
; Pipes_V2:pipe1|Add3~26                                                      ; 1       ;
; Pipes_V2:pipe1|Add3~25                                                      ; 1       ;
; Pipes_V2:pipe1|Add3~21                                                      ; 1       ;
; pipe_difficulty:difficulty|Add0~18                                          ; 1       ;
; pipe_difficulty:difficulty|Add0~17                                          ; 1       ;
+-----------------------------------------------------------------------------+---------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 1,347 / 140,056 ( < 1 % ) ;
; C12 interconnects          ; 23 / 6,048 ( < 1 % )      ;
; C2 interconnects           ; 532 / 54,648 ( < 1 % )    ;
; C4 interconnects           ; 278 / 25,920 ( 1 % )      ;
; Local interconnects        ; 371 / 36,960 ( 1 % )      ;
; R14 interconnects          ; 36 / 5,984 ( < 1 % )      ;
; R3 interconnects           ; 657 / 60,192 ( 1 % )      ;
; R6 interconnects           ; 773 / 127,072 ( < 1 % )   ;
+----------------------------+---------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 15 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 15 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 15 ( 0 % )          ;
; Direct links                 ; 171 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 52 / 9,504 ( < 1 % )    ;
; Spine clocks                 ; 1 / 120 ( < 1 % )       ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 28        ; 0            ; 0            ; 28        ; 28        ; 0            ; 22           ; 0            ; 0            ; 0            ; 0            ; 22           ; 0            ; 0            ; 0            ; 0            ; 22           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 28           ; 28           ; 28           ; 28           ; 28           ; 0         ; 28           ; 28           ; 0         ; 0         ; 28           ; 6            ; 28           ; 28           ; 28           ; 28           ; 6            ; 28           ; 28           ; 28           ; 28           ; 6            ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; pb1                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pb2                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pb4                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; red_out            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; green_out          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; blue_out           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; horiz_sync_out     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vert_sync_out      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; collision          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display1[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display1[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display1[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display1[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display1[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display1[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display1[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display2[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display2[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display2[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display2[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display2[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display2[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display2[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mouse_data         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mouse_clk          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pb3                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mode_switch        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                ;
+-------------------------------------------------------------+------------------------------------------------------------+-------------------+
; Source Clock(s)                                             ; Destination Clock(s)                                       ; Delay Added in ns ;
+-------------------------------------------------------------+------------------------------------------------------------+-------------------+
; VGA_SYNC:vga_design|horiz_sync_out                          ; Div:div_design|t_clkDiv                                    ; 160.7             ;
; MOUSE:mouse_design|MOUSE_CLK_FILTER                         ; Div:div_design|t_clkDiv                                    ; 65.3              ;
; VGA_SYNC:vga_design|horiz_sync_out,Div:div_design|t_clkDiv  ; Div:div_design|t_clkDiv                                    ; 33.0              ;
; MOUSE:mouse_design|MOUSE_CLK_FILTER                         ; MOUSE:mouse_design|MOUSE_CLK_FILTER                        ; 24.8              ;
; VGA_SYNC:vga_design|vert_sync_out                           ; Div:div_design|t_clkDiv                                    ; 23.6              ;
; I/O                                                         ; Div:div_design|t_clkDiv                                    ; 22.8              ;
; Div:div_design|t_clkDiv                                     ; Div:div_design|t_clkDiv                                    ; 11.1              ;
; pb3                                                         ; Div:div_design|t_clkDiv                                    ; 10.9              ;
; Div:div_design|t_clkDiv,VGA_SYNC:vga_design|vert_sync_out   ; Div:div_design|t_clkDiv                                    ; 9.8               ;
; Div:div_design|t_clkDiv,MOUSE:mouse_design|MOUSE_CLK_FILTER ; Div:div_design|t_clkDiv                                    ; 9.4               ;
; VGA_SYNC:vga_design|horiz_sync_out                          ; VGA_SYNC:vga_design|horiz_sync_out,Div:div_design|t_clkDiv ; 7.6               ;
; VGA_SYNC:vga_design|horiz_sync_out                          ; VGA_SYNC:vga_design|horiz_sync_out                         ; 7.5               ;
+-------------------------------------------------------------+------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                              ;
+------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Register                                ; Destination Register                                  ; Delay Added in ns ;
+------------------------------------------------+-------------------------------------------------------+-------------------+
; MOUSE:mouse_design|iready_set                  ; MOUSE:mouse_design|mouse_state.INPUT_PACKETS          ; 3.517             ;
; MOUSE:mouse_design|output_ready                ; MOUSE:mouse_design|mouse_state.WAIT_CMD_ACK           ; 2.819             ;
; Pipes_V2:pipe3|pipe_1_x_pos[1]                 ; Two_Digit_Counter:seg|t_tenth_enable                  ; 2.736             ;
; Pipes_V2:pipe3|pipe_1_x_pos[0]                 ; Two_Digit_Counter:seg|t_tenth_enable                  ; 2.714             ;
; Pipes_V2:pipe1|pipe_1_x_pos[8]                 ; Two_Digit_Counter:seg|t_first_enable                  ; 2.681             ;
; Pipes_V2:pipe3|pipe_1_x_pos[2]                 ; Two_Digit_Counter:seg|t_tenth_enable                  ; 2.661             ;
; Pipes_V2:pipe3|pipe_1_x_pos[4]                 ; Two_Digit_Counter:seg|t_tenth_enable                  ; 2.660             ;
; Pipes_V2:pipe3|pipe_1_x_pos[3]                 ; Two_Digit_Counter:seg|t_tenth_enable                  ; 2.650             ;
; Pipes_V2:pipe3|pipe_1_x_pos[6]                 ; Two_Digit_Counter:seg|t_tenth_enable                  ; 2.633             ;
; Pipes_V2:pipe3|pipe_1_x_pos[9]                 ; Two_Digit_Counter:seg|t_tenth_enable                  ; 2.626             ;
; Pipes_V2:pipe3|pipe_1_x_pos[8]                 ; Two_Digit_Counter:seg|t_tenth_enable                  ; 2.620             ;
; Pipes_V2:pipe3|pipe_1_x_pos[7]                 ; Two_Digit_Counter:seg|t_tenth_enable                  ; 2.607             ;
; Pipes_V2:pipe3|pipe_1_h[8]                     ; VGA_SYNC:vga_design|blue_out                          ; 2.591             ;
; MOUSE:mouse_design|cursor_column[9]            ; VGA_SYNC:vga_design|green_out                         ; 2.507             ;
; bouncy_ball:ball_design|ball_y_pos[8]          ; t_enable                                              ; 2.492             ;
; MOUSE:mouse_design|cursor_column[8]            ; VGA_SYNC:vga_design|green_out                         ; 2.443             ;
; MOUSE:mouse_design|cursor_row[8]               ; VGA_SYNC:vga_design|green_out                         ; 2.424             ;
; Pipes_V2:pipe2|pipe_1_x_pos[4]                 ; VGA_SYNC:vga_design|blue_out                          ; 2.396             ;
; Pipes_V2:pipe3|pipe_1_h[5]                     ; VGA_SYNC:vga_design|blue_out                          ; 2.265             ;
; Pipes_V2:pipe3|pipe_1_h[4]                     ; VGA_SYNC:vga_design|blue_out                          ; 2.250             ;
; MOUSE:mouse_design|cursor_column[4]            ; VGA_SYNC:vga_design|green_out                         ; 2.248             ;
; MOUSE:mouse_design|cursor_column[7]            ; VGA_SYNC:vga_design|green_out                         ; 2.209             ;
; Pipes_V2:pipe3|pipe_1_h[3]                     ; VGA_SYNC:vga_design|blue_out                          ; 2.195             ;
; Pipes_V2:pipe3|pipe_1_x_pos[10]                ; Two_Digit_Counter:seg|t_tenth_enable                  ; 2.177             ;
; Pipes_V2:pipe1|pipe_1_x_pos[6]                 ; t_enable                                              ; 2.172             ;
; MOUSE:mouse_design|cursor_row[4]               ; VGA_SYNC:vga_design|green_out                         ; 2.159             ;
; Pipes_V2:pipe1|pipe_1_x_pos[10]                ; Two_Digit_Counter:seg|t_first_enable                  ; 2.142             ;
; MOUSE:mouse_design|cursor_row[5]               ; VGA_SYNC:vga_design|green_out                         ; 2.142             ;
; Pipes_V2:pipe1|pipe_1_x_pos[3]                 ; Two_Digit_Counter:seg|t_first_enable                  ; 2.141             ;
; MOUSE:mouse_design|cursor_row[7]               ; VGA_SYNC:vga_design|green_out                         ; 2.137             ;
; MOUSE:mouse_design|cursor_row[3]               ; VGA_SYNC:vga_design|green_out                         ; 2.124             ;
; Pipes_V2:pipe1|pipe_1_x_pos[1]                 ; Two_Digit_Counter:seg|t_first_enable                  ; 2.122             ;
; Pipes_V2:pipe3|pipe_1_h[9]                     ; VGA_SYNC:vga_design|blue_out                          ; 2.118             ;
; Pipes_V2:pipe1|pipe_1_x_pos[5]                 ; Two_Digit_Counter:seg|t_first_enable                  ; 2.117             ;
; Pipes_V2:pipe1|pipe_1_x_pos[9]                 ; Two_Digit_Counter:seg|t_first_enable                  ; 2.115             ;
; Pipes_V2:pipe1|pipe_1_x_pos[0]                 ; Two_Digit_Counter:seg|t_first_enable                  ; 2.111             ;
; Pipes_V2:pipe2|pipe_1_x_pos[6]                 ; VGA_SYNC:vga_design|blue_out                          ; 2.110             ;
; MOUSE:mouse_design|cursor_column[5]            ; VGA_SYNC:vga_design|green_out                         ; 2.103             ;
; Pipes_V2:pipe1|pipe_1_x_pos[4]                 ; Two_Digit_Counter:seg|t_first_enable                  ; 2.079             ;
; Pipes_V2:pipe2|pipe_1_x_pos[2]                 ; VGA_SYNC:vga_design|blue_out                          ; 2.054             ;
; bouncy_ball:ball_design|ball_y_pos[4]          ; t_enable                                              ; 2.052             ;
; bouncy_ball:ball_design|ball_y_pos[7]          ; VGA_SYNC:vga_design|blue_out                          ; 2.044             ;
; Pipes_V2:pipe2|pipe_1_x_pos[5]                 ; VGA_SYNC:vga_design|blue_out                          ; 2.044             ;
; MOUSE:mouse_design|cursor_column[6]            ; VGA_SYNC:vga_design|green_out                         ; 2.041             ;
; Pipes_V2:pipe1|pipe_1_x_pos[2]                 ; Two_Digit_Counter:seg|t_first_enable                  ; 2.038             ;
; MOUSE:mouse_design|cursor_column[2]            ; VGA_SYNC:vga_design|green_out                         ; 2.010             ;
; MOUSE:mouse_design|cursor_row[6]               ; VGA_SYNC:vga_design|green_out                         ; 1.999             ;
; bouncy_ball:ball_design|ball_y_pos[6]          ; VGA_SYNC:vga_design|blue_out                          ; 1.991             ;
; Pipes_V2:pipe3|pipe_1_h[7]                     ; Two_Digit_Counter:seg|t_tenth_enable                  ; 1.974             ;
; bouncy_ball:ball_design|ball_y_pos[5]          ; VGA_SYNC:vga_design|blue_out                          ; 1.974             ;
; MOUSE:mouse_design|cursor_column[3]            ; VGA_SYNC:vga_design|green_out                         ; 1.954             ;
; Pipes_V2:pipe3|pipe_1_h[6]                     ; Two_Digit_Counter:seg|t_tenth_enable                  ; 1.926             ;
; Pipes_V2:pipe3|pipe_1_x_pos[5]                 ; Two_Digit_Counter:seg|t_tenth_enable                  ; 1.924             ;
; Pipes_V2:pipe2|pipe_1_x_pos[8]                 ; pipe_difficulty:difficulty|count[3]                   ; 1.920             ;
; MOUSE:mouse_design|cursor_column[1]            ; VGA_SYNC:vga_design|green_out                         ; 1.916             ;
; MOUSE:mouse_design|cursor_column[0]            ; VGA_SYNC:vga_design|green_out                         ; 1.905             ;
; MOUSE:mouse_design|cursor_row[0]               ; VGA_SYNC:vga_design|green_out                         ; 1.890             ;
; MOUSE:mouse_design|cursor_row[1]               ; VGA_SYNC:vga_design|green_out                         ; 1.878             ;
; Pipes_V2:pipe3|pipe_1_h[0]                     ; VGA_SYNC:vga_design|blue_out                          ; 1.852             ;
; Pipes_V2:pipe1|pipe_1_h[9]                     ; Two_Digit_Counter:seg|t_first_enable                  ; 1.851             ;
; Pipes_V2:pipe3|pipe_1_h[1]                     ; VGA_SYNC:vga_design|blue_out                          ; 1.841             ;
; Pipes_V2:pipe1|pipe_1_h[7]                     ; Two_Digit_Counter:seg|t_first_enable                  ; 1.840             ;
; Pipes_V2:pipe3|pipe_1_h[2]                     ; VGA_SYNC:vga_design|blue_out                          ; 1.823             ;
; Pipes_V2:pipe1|pipe_1_x_pos[7]                 ; t_enable                                              ; 1.821             ;
; Pipes_V2:pipe2|pipe_1_h[4]                     ; VGA_SYNC:vga_design|blue_out                          ; 1.821             ;
; Pipes_V2:pipe2|pipe_1_x_pos[7]                 ; VGA_SYNC:vga_design|blue_out                          ; 1.818             ;
; Div:div_design|t_clkDiv                        ; Div:div_design|t_clkDiv                               ; 1.814             ;
; Pipes_V2:pipe2|pipe_1_x_pos[10]                ; VGA_SYNC:vga_design|blue_out                          ; 1.786             ;
; MOUSE:mouse_design|cursor_row[2]               ; VGA_SYNC:vga_design|green_out                         ; 1.783             ;
; Pipes_V2:pipe2|pipe_1_x_pos[9]                 ; VGA_SYNC:vga_design|blue_out                          ; 1.771             ;
; bouncy_ball:ball_design|ball_y_pos[0]          ; VGA_SYNC:vga_design|blue_out                          ; 1.757             ;
; bouncy_ball:ball_design|ball_y_pos[1]          ; VGA_SYNC:vga_design|blue_out                          ; 1.741             ;
; pb3                                            ; MOUSE:mouse_design|inhibit_wait_count[0]              ; 1.734             ;
; Pipes_V2:pipe1|pipe_1_h[8]                     ; Two_Digit_Counter:seg|t_first_enable                  ; 1.732             ;
; bouncy_ball:ball_design|ball_y_pos[3]          ; VGA_SYNC:vga_design|blue_out                          ; 1.717             ;
; Pipes_V2:pipe2|pipe_1_h[8]                     ; VGA_SYNC:vga_design|blue_out                          ; 1.715             ;
; Pipes_V2:pipe2|pipe_1_h[9]                     ; VGA_SYNC:vga_design|blue_out                          ; 1.702             ;
; Pipes_V2:pipe2|pipe_1_x_pos[1]                 ; VGA_SYNC:vga_design|blue_out                          ; 1.701             ;
; bouncy_ball:ball_design|ball_y_pos[9]          ; t_enable                                              ; 1.689             ;
; bouncy_ball:ball_design|ball_y_pos[2]          ; VGA_SYNC:vga_design|blue_out                          ; 1.661             ;
; Pipes_V2:pipe2|pipe_1_x_pos[0]                 ; VGA_SYNC:vga_design|blue_out                          ; 1.630             ;
; Pipes_V2:pipe2|pipe_1_h[5]                     ; VGA_SYNC:vga_design|blue_out                          ; 1.609             ;
; Pipes_V2:pipe1|pipe_1_h[3]                     ; Two_Digit_Counter:seg|t_first_enable                  ; 1.577             ;
; Pipes_V2:pipe2|pipe_1_h[2]                     ; VGA_SYNC:vga_design|blue_out                          ; 1.553             ;
; Pipes_V2:pipe1|pipe_1_h[5]                     ; Two_Digit_Counter:seg|t_first_enable                  ; 1.551             ;
; Pipes_V2:pipe1|pipe_1_h[6]                     ; Two_Digit_Counter:seg|t_first_enable                  ; 1.534             ;
; Pipes_V2:pipe2|pipe_1_x_pos[3]                 ; pipe_difficulty:difficulty|count[3]                   ; 1.528             ;
; Pipes_V2:pipe2|pipe_1_h[6]                     ; pipe_difficulty:difficulty|count[3]                   ; 1.471             ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[5]~1  ; Psudo_Gen:psudo_rand_design|t_psudo_rand[5]~_emulated ; 1.450             ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[4]~17 ; Psudo_Gen:psudo_rand_design|t_psudo_rand[4]~_emulated ; 1.449             ;
; Pipes_V2:pipe1|pipe_1_h[2]                     ; t_enable                                              ; 1.446             ;
; Psudo_Gen:psudo_rand_design|t_psudo_rand[2]~25 ; Psudo_Gen:psudo_rand_design|t_psudo_rand[2]~_emulated ; 1.437             ;
; VGA_SYNC:vga_design|pixel_row[7]               ; VGA_SYNC:vga_design|blue_out                          ; 1.428             ;
; VGA_SYNC:vga_design|pixel_row[6]               ; VGA_SYNC:vga_design|blue_out                          ; 1.428             ;
; VGA_SYNC:vga_design|pixel_column[4]            ; VGA_SYNC:vga_design|blue_out                          ; 1.406             ;
; VGA_SYNC:vga_design|pixel_column[5]            ; VGA_SYNC:vga_design|blue_out                          ; 1.406             ;
; Pipes_V2:pipe2|pipe_1_h[7]                     ; VGA_SYNC:vga_design|blue_out                          ; 1.398             ;
; VGA_SYNC:vga_design|pixel_row[1]               ; VGA_SYNC:vga_design|blue_out                          ; 1.396             ;
; VGA_SYNC:vga_design|pixel_row[0]               ; VGA_SYNC:vga_design|blue_out                          ; 1.396             ;
; Pipes_V2:pipe2|pipe_1_h[1]                     ; VGA_SYNC:vga_design|blue_out                          ; 1.395             ;
+------------------------------------------------+-------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CEFA4F23C7 for design "Project_Flappy_V1"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 28 pins of 28 total pins
    Info (169086): Pin pb1 not assigned to an exact location on the device
    Info (169086): Pin pb2 not assigned to an exact location on the device
    Info (169086): Pin pb4 not assigned to an exact location on the device
    Info (169086): Pin red_out not assigned to an exact location on the device
    Info (169086): Pin green_out not assigned to an exact location on the device
    Info (169086): Pin blue_out not assigned to an exact location on the device
    Info (169086): Pin horiz_sync_out not assigned to an exact location on the device
    Info (169086): Pin vert_sync_out not assigned to an exact location on the device
    Info (169086): Pin collision not assigned to an exact location on the device
    Info (169086): Pin display1[0] not assigned to an exact location on the device
    Info (169086): Pin display1[1] not assigned to an exact location on the device
    Info (169086): Pin display1[2] not assigned to an exact location on the device
    Info (169086): Pin display1[3] not assigned to an exact location on the device
    Info (169086): Pin display1[4] not assigned to an exact location on the device
    Info (169086): Pin display1[5] not assigned to an exact location on the device
    Info (169086): Pin display1[6] not assigned to an exact location on the device
    Info (169086): Pin display2[0] not assigned to an exact location on the device
    Info (169086): Pin display2[1] not assigned to an exact location on the device
    Info (169086): Pin display2[2] not assigned to an exact location on the device
    Info (169086): Pin display2[3] not assigned to an exact location on the device
    Info (169086): Pin display2[4] not assigned to an exact location on the device
    Info (169086): Pin display2[5] not assigned to an exact location on the device
    Info (169086): Pin display2[6] not assigned to an exact location on the device
    Info (169086): Pin mouse_data not assigned to an exact location on the device
    Info (169086): Pin mouse_clk not assigned to an exact location on the device
    Info (169086): Pin pb3 not assigned to an exact location on the device
    Info (169086): Pin CLK not assigned to an exact location on the device
    Info (169086): Pin mode_switch not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): Div:div_design|t_clkDiv~CLKENA0 with 115 fanout uses global clock CLKCTRL_G2
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Project_Flappy_V1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X11_Y0 to location X21_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.48 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CEFA4F23C7 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CEFA4F23C7 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file C:/Users/iros084/OneDrive - The University of Auckland/Documents/GitHub/CS305_Project_Flappy/Project_Flappy_V1/output_files/Project_Flappy_V1.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 6162 megabytes
    Info: Processing ended: Thu May 25 09:18:43 2023
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/iros084/OneDrive - The University of Auckland/Documents/GitHub/CS305_Project_Flappy/Project_Flappy_V1/output_files/Project_Flappy_V1.fit.smsg.


