# Prova-finale-Reti-Logiche-2021
* Repository per la Prova Finale "Progetto di Reti Logiche", Politecnico di Milano, anno accademico 2020-2021, prof. Palermo Gianluca.

* Il codice, scritto interamente in linguaggio VHDL, ha ricevuto una valutazione di 30/30.

* Le regole per lo sviluppo del progetto sono consultabili a [questo indirizzo](https://github.com/ursogiuseppe/Prova-finale-Reti-Logiche-2021/blob/main/PFRL_Regole_20_21_V1.pdf).

* Il documento di specifica dei requisiti del progetto è consultabile a [questo indirizzo](https://github.com/ursogiuseppe/Prova-finale-Reti-Logiche-2021/blob/main/PFRL_Specifica_20_21_V3.pdf).

* Il progetto è stato realizzato insieme a [@rbta-svg](https://github.com/rbta-svg).

## Sintetizzazione di un componente per l'equalizzazione di immagini

Il progetto consiste nel progettare, sviluppare e sintetizzare un componente hardware, tramite linguaggio VHDL, per l'equalizzazione di immagini. L'algoritmo implementa una versione semplificata dell'algoritmo standard di equalizzazione.

Input: immagine in scala di grigi a 256 livelli (dimensione massima 128x128 pixel)

Output: una versione equalizzata della stessa immagine
