digraph "CFG for '_Z7Kernel2Pfii' function" {
	label="CFG for '_Z7Kernel2Pfii' function";

	Node0x5e6f1b0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%3:\l  %4 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %5 = getelementptr i8, i8 addrspace(4)* %4, i64 4\l  %6 = bitcast i8 addrspace(4)* %5 to i16 addrspace(4)*\l  %7 = load i16, i16 addrspace(4)* %6, align 4, !range !4, !invariant.load !5\l  %8 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %9 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %10 = getelementptr i8, i8 addrspace(4)* %4, i64 6\l  %11 = bitcast i8 addrspace(4)* %10 to i16 addrspace(4)*\l  %12 = load i16, i16 addrspace(4)* %11, align 2, !range !4, !invariant.load !5\l  %13 = zext i16 %12 to i32\l  %14 = mul i32 %9, %13\l  %15 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %16 = add i32 %14, %15\l  %17 = icmp eq i32 %8, 0\l  %18 = icmp eq i32 %15, 0\l  %19 = select i1 %17, i1 %18, i1 false\l  %20 = mul nsw i32 %2, %1\l  %21 = add nsw i32 %2, 1\l  br i1 %19, label %24, label %22\l|{<s0>T|<s1>F}}"];
	Node0x5e6f1b0:s0 -> Node0x5e72a40;
	Node0x5e6f1b0:s1 -> Node0x5e72ad0;
	Node0x5e72ad0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%22:\l22:                                               \l  %23 = mul nsw i32 %21, %1\l  br label %34\l}"];
	Node0x5e72ad0 -> Node0x5e72ca0;
	Node0x5e72a40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%24:\l24:                                               \l  %25 = add nsw i32 %20, %21\l  %26 = sext i32 %25 to i64\l  %27 = getelementptr inbounds float, float addrspace(1)* %0, i64 %26\l  %28 = load float, float addrspace(1)* %27, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  store float %28, float addrspace(3)* @_ZZ7Kernel2PfiiE4k_k1, align 4, !tbaa\l... !7\l  %29 = mul nsw i32 %21, %1\l  %30 = add nsw i32 %29, %2\l  %31 = sext i32 %30 to i64\l  %32 = getelementptr inbounds float, float addrspace(1)* %0, i64 %31\l  %33 = load float, float addrspace(1)* %32, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  store float %33, float addrspace(3)* @_ZZ7Kernel2PfiiE4k1_k, align 4, !tbaa\l... !7\l  br label %34\l}"];
	Node0x5e72a40 -> Node0x5e72ca0;
	Node0x5e72ca0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%34:\l34:                                               \l  %35 = phi i32 [ %23, %22 ], [ %29, %24 ]\l  %36 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %37 = zext i16 %7 to i32\l  %38 = mul i32 %36, %37\l  %39 = add i32 %38, %8\l  %40 = mul nsw i32 %39, %1\l  %41 = add nsw i32 %40, %16\l  %42 = sext i32 %41 to i64\l  %43 = getelementptr inbounds float, float addrspace(1)* %0, i64 %42\l  %44 = load float, float addrspace(1)* %43, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %45 = add nsw i32 %16, %20\l  %46 = sext i32 %45 to i64\l  %47 = getelementptr inbounds float, float addrspace(1)* %0, i64 %46\l  %48 = load float, float addrspace(1)* %47, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %49 = add nsw i32 %40, %2\l  %50 = sext i32 %49 to i64\l  %51 = getelementptr inbounds float, float addrspace(1)* %0, i64 %50\l  %52 = load float, float addrspace(1)* %51, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %53 = fadd contract float %48, %52\l  %54 = fcmp contract ogt float %44, %53\l  %55 = select i1 %54, float %53, float %44\l  %56 = add nsw i32 %40, %21\l  %57 = sext i32 %56 to i64\l  %58 = getelementptr inbounds float, float addrspace(1)* %0, i64 %57\l  %59 = load float, float addrspace(1)* %58, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %60 = add nsw i32 %16, %35\l  %61 = sext i32 %60 to i64\l  %62 = getelementptr inbounds float, float addrspace(1)* %0, i64 %61\l  %63 = load float, float addrspace(1)* %62, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  fence syncscope(\"workgroup\") release\l  tail call void @llvm.amdgcn.s.barrier()\l  fence syncscope(\"workgroup\") acquire\l  %64 = load float, float addrspace(3)* @_ZZ7Kernel2PfiiE4k_k1, align 4, !tbaa\l... !7\l  %65 = fadd contract float %52, %64\l  %66 = fcmp contract ogt float %59, %65\l  %67 = select i1 %66, float %65, float %59\l  %68 = load float, float addrspace(3)* @_ZZ7Kernel2PfiiE4k1_k, align 4, !tbaa\l... !7\l  %69 = fadd contract float %48, %68\l  %70 = fcmp contract ogt float %63, %69\l  %71 = select i1 %70, float %69, float %63\l  %72 = fadd contract float %67, %71\l  %73 = fcmp contract ogt float %55, %72\l  %74 = select i1 %73, float %72, float %55\l  store float %74, float addrspace(1)* %43, align 4, !tbaa !7\l  ret void\l}"];
}
