 2
中文摘要 
本研究採用真空電漿/化學溶液雙重表面改質，獨創一種全程濕式之超細微（≦3 nm）、
超緻密金屬晶種生長流程，配合無電鍍（Electroless Plating）製程，能在 SiO2 介電層表面生
長兼具自我強化與自我對位能力，並免除高電阻率異質阻障層的 Cu-Mn 合金薄膜與導線圖
案。真空電漿表面預處理為增加晶種吸附的重要因素。密集植入的金屬晶種能夠觸發無電鍍
Cu-Mn 奈米薄膜的生長；透過晶種密度大小的調控可產生自我對位生長薄膜電極圖案的能
力。Cu-Mn 超微量（0.4 at.%）銅合金薄膜的自我強化能力將於本文中獲得證實，另將針對
晶種吸附強化及 Cu-Mn 自我強化之機制進行分析。 
關鍵字：真空電漿表面改質、無電鍍、Cu-Mn合金薄膜、自我對位 
Abstract 
In this work, a new seeding process step, involving dual (vacuum plasma/chemical solution) surface 
pre-treatment, is developed for the dense growth of ultrafine (≤ 3 nm in size) seed particles on 
dielectric layer, facilitating the electroless deposition of barrier-free Cu-alloy thin films and 
electrode patterns with self-strengthening and self-aligned abilities. The vacuum plasma 
pre-treatment is the key factor for the marked increase in seed density. The seeds can be 
site-selectively grown to trigger the growth of nanometer-scaled Cu-Mn thin-film electrode patters. 
The self-strengthening capacity of the Cu-Mn thin films with minute amounts of solutes (0.4 at.%) 
will be confirmed; the mechanisms of the seeding enhancement by the plasma pre-treatment and 
self-strengthening of Cu by minute doping will also be analyzed. 
Keywords: Vacuum Plasma Surface Pre-treatment, Electroless Plating, Cu, Cu-Mn Alloy, Thin 
Film, Self-alignment 
1. 緣由與目的 
90 nm 技術節點（Technology Node）所採用的 10~20 nm 厚 TaN 阻障層（Barrier Layer
）通常以高密度電漿濺鍍沉積之。但 65∼32 nm 技術節點的阻障層之厚度必須低於 5 nm，甚
至需排除這些高電阻率的異質阻障層，而必須採用具自我對位（Self-Aligned）以免除異質
阻障層（Barrier Free）潛力之銅合金化阻障工程（Barrier Engineering）［1］。 
當今製作銅合金化的尖端技術為濺鍍沉積。藉由適當的氣氛退火能使摻雜合金元素逐漸
偏析至銅薄膜導線的外表及（或內部介面），以形成完全包裹銅導線的阻障層及覆蓋層（
Capping Layer）。研究的單位包括 Applied Materials, Inc.、美國壬色列理工學院［2,3］、成功
大學陳貞夙教授［4,5］及台科大朱瑾教授［6,7］等。日本東芝公司針對 45 nm 技術節點，在「
CEATEC JAPAN 2007」發表 12 吋實體晶圓之 Cu-Mn 合金化大馬士自我包裹銅導線。此一
銅合金化製程乃採用高密度電漿濺鍍沉積之［8］。 
上一年度的國科會補助專題研究計畫（民國 97 年 8 月~98 年 7 月）採用一種涉及真空
 4
3. 結果與討論 
3.1 真空電漿表面改質之晶種吸附強化效能與薄膜沉積速率 
圖 2（a）~2（c）顯示，SiO2 介電層試片依序經過真空電漿及化學溶液雙重表面改質、
晶種生長及無電鍍 Cu-Mn 沉積 2、5 及 10 sec 以後所呈現的 SEM 影像。事先經過真空電漿
表面改質後的 SiO2 介電基材浸放於金屬鹽水溶液時，對金屬離子晶種有極強烈的吸附能力，
並產生非常緻密（3.1 × 1015 m−2）且尺寸僅有 3 nm 的晶種［9］，故進行 2、5 及 10 sec 之 Cu-Mn
沉積以後，其表面覆蓋率已分別高達 65%、87%及 97%［分別見圖 2（a）、2（b）及 2（c）］，
並於時間≥ 12 sec 時，形成完全連續的薄膜。若 SiO2 介電層基材未經電漿表面改質，即進行
晶種生長，則其表面所植入的晶種密度極低，以致無電鍍沉積 10 sec 以後仍然顯現稀疏的島
狀金屬顆粒［圖 2（d）］［9］。 
FTIR 及 XPS 分析證實。真空電漿表面改質後的基材表面會產生 Si−OH 及 Si−OH + OH
鍵結，以促進水合金屬離子晶種與其進行離子交換，而造成超密微晶種的吸附［10］。 
 
圖 2. SiO2 介電層試片預先經真空電漿表面改質，再進行無電鍍沉積（a）2 sec、（b）5 sec
及（c）10 sec，及（d）未經真空電漿表面改質，逕行沉積 10 sec 以後，所呈現的 Cu-Mn
表面結構型態。 
圖 3 顯示 Cu 及 Cu-Mn（0.4 at.%）二種薄膜之厚度對應無電鍍沉積時間的曲線。Cu 與
Cu-Mn（0.4 at.%）薄膜的厚度（40~160 nm 範圍）均隨時間而線性的增加，其平均沉積速率
分別為 2.0 及 1.5 nm/sec，亦即 MnSO4 的加入會降低薄膜的沉積速率。下降的主要原因是
Cu-Mn 鍍液的 pH 值較低，造成甲醛的還原能力下降。 
目前所生長之 Cu 與 Cu-Mn 薄膜的最小厚度約 40 nm，遠大於相似方法所生長之 Co-P
阻障層的 10 nm［10］。吾人正透過鍍浴條件的調節，一則降低沉積速率，二則減少生長過程
中的 H2 釋放量，以期進一步將銅膜之厚度降至 15 nm 以下（以滿足 16 nm 技術節點所需）。 
 6
（b）微觀結構分析 
剛沉積的 Cu 膜為~50 nm 的等軸晶粒［圖 5（a）］。熱處理 0.5 hr 即可觀察到 Cu 晶粒
的成長，並於 2.0 hr 時，其晶粒已成長至~150 nm［如圖 5（b）所示範］。一旦熱處理達 3.0 
hr 時，薄膜晶粒的晶界會產生顯著的凹陷［圖 5（c）］，並於 4.5 hr 時，薄膜本身會向介電
層內部擴散，並產生嚴重的破裂，且殘存於表層的 Cu 膜會在降低表面能的驅動下，形成一
些不規則狀的島狀物及非連續圖案［圖 5（d）及插圖］。XRD 分析證實貫穿過 SiO2 介電層
的 Cu 已經與矽晶基材相互產生 Cu3Si 的繞射峰（限於篇幅，圖譜未示出）。 
圖 6（a）顯示剛沉積之 Cu-Mn 薄膜的微結構。其晶粒結構與晶界分布較不明顯［與圖
5（a）的 Cu 膜比較］。經過熱處理 0.5（或 2.0 hr 以後）即會產生明顯的晶粒優化［圖 6（b）］，
若將時間延長至 3.0 hr、4.5 hr，薄膜依然維持相當完整的晶粒結構與穩定的~40 nm 尺寸晶
粒［分別參閱圖 6（c）圖 6（d）］。XRD 鑑定顯示，經熱處理達 4.5 hr 之表層薄膜仍然全
為 Cu-Mn，而未存在任何的 Cu-Si 化合物。 
 
 
圖 5. (a)剛沉積的 Cu
積層試片分別經過
400oC 熱處理 (b) 0.5
（或 2.0 hr）、(c) 3.0 hr
及(d) 4.5 hr 的代表性
SEM 表面型態影像。
插圖的橫截面 SEM 影
像顯示已球狀化的銅。 
圖 6.（a）剛沉積的
Cu-Mn（0.4 at.%）積
層 試 片 分 別 經 過
400oC 熱處理，達（b）
0.5（或 2.0 hr）、（c）
3.0 hr 及（d）4.5 hr 所
呈現的代表性 SEM 表
面型態影像。 
 8
3.3 自我對位圖案化製作 
利用簍空的圓形圖案金屬光罩適當地遮蔽 SiO2 介電層之表面，並採用最適化的 N2-H2
混合氣氛電漿，對特定的區域進行表面改質以後，再以全程濕式的晶種及無電鍍生長程序（圖
1），可以自我對位的方式製作 Cu-Mn（0.4 at.%）或 Cu 薄膜圖案。第一波的研究發現：圓
形圖案的外圍會因被吸附在未經真空電漿表面改質區域的少量金屬晶種，而誘發產生殘餘的
銅基金屬。適當的晶種改善潤濕處理可以消除這些圓形電極外圍的晶種，並且形成相當完美
的圓形薄膜圖案［圖 9（a）］。I-V 量測亦證實 Cu-Mn（0.4 at.%）具有優良的自身強化效
果，故其電容元件［圖 9（b）］之漏電流遠低於 Cu 薄膜電極者。相關研究請參閱文獻 11。 
 
圖 9. 經過選擇性的全程電化學沉積流程所製作的（a）最適化 Cu-Mn（0.4 at.%）合金化
圓形電極薄膜圖案及（b）其所對應的薄膜電容元件。 
4. 計畫成果自評 
於次世代 65 nm 以下的技術節點，傳統的大馬士銅製程會面臨填充性不佳及銅內連接導
線整體電阻率過高的缺陷。新穎製程及材料之開發能使銅製程免除異質阻障層的存在以符合
技術節點所需求的特性（如填充性、熱穩定性及導電度），故委實是非常重要的議題。 
本研究計畫旨在探討具有整體低電阻及高可靠性，且具有自我對位及鈍化功能的新一代
銅合金化導線，以敷次世代技術節點的應用。與目前備受重視的「濺鍍沉積」、高摻雜合金
含量的銅合金化相異，吾人採用與現今電化學銅製程屬性相同的「無電鍍沉積」，生長超微
合金含量（≤ 0.4 at.%）的 Cu-Mn 薄膜導線；採用獨創的超緻密、超細微晶種生長技藝成功
開創具有自我對位與自我偏析鈍化兼備的銅合金化製程。 
本計畫的執行乃依據計畫書的規劃，順利完成以下的工作項目：（1）真空電漿與表面
晶種強化效能評估及無電鍍 Cu-Mn 薄膜製備與分析、（2）高溫自我強化性能鑑定、（3）
同步輻射鑑定自我強化機理、（4）自我對位製作銅合金化薄膜圖案［10,11］。這些研究不但成
功完成超微細、緻密晶種及超薄銅合金化薄膜的生長，且証實吾人所研創的全程電化學晶種
結合無電鍍生長流程，不但具備自我選擇（對位）的沉積能力以生長超微薄的銅合金化薄膜，
而且超微量合金（0.4 at.%）即可產生可觀的穩定微結構與抵抗高溫擴散之自我強化特點。
這些重要發現為 32~16 nm 下世代的技術節點提供了一個後段銅內接導線製程的新型解決方
案。 
(a) (b)
Si
SiO2 
Al
Cu-Mn electrode
50 μm
國科會補助計畫衍生研發成果推廣資料表
日期:2010/11/14
國科會補助計畫
計畫名稱: 次技術節點超細緻晶種技術衍生全程溼式析鍍高強導性銅薄膜內連接導線之特
性
計畫主持人: 陳錦山
計畫編號: 98-2221-E-035-078- 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
