Fitter report for ADPLL_5_3
Thu May 18 15:40:36 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu May 18 15:40:36 2023       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; ADPLL_5_3                                   ;
; Top-level Entity Name           ; ADPLL_5_3                                   ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC5C6F27C7                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 9,782 / 29,080 ( 34 % )                     ;
; Total registers                 ; 273                                         ;
; Total pins                      ; 68 / 364 ( 19 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 4,567,040 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 446 ( 0 % )                             ;
; Total DSP Blocks                ; 20 / 150 ( 13 % )                           ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 12 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC5C6F27C7                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.37        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.4%      ;
;     Processor 3            ;   3.4%      ;
;     Processor 4            ;   3.4%      ;
;     Processor 5            ;   3.3%      ;
;     Processor 6            ;   3.3%      ;
;     Processor 7            ;   3.3%      ;
;     Processor 8            ;   3.3%      ;
;     Processor 9            ;   3.3%      ;
;     Processor 10           ;   3.3%      ;
;     Processor 11           ;   3.3%      ;
;     Processor 12           ;   3.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                     ;
+---------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+
; Node                                              ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                  ; Destination Port ; Destination Port Name ;
+---------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+
; CLOCK_50_B5B~inputCLKENA0                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                   ;                  ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[0]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[1]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[2]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[3]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[4]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[5]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[6]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[7]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[8]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[9]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[10]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[11]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[12]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[13]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[14]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[15]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[16]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[17]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[0]  ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[18]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[19]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[20]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[21]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[22]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[23]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[24]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[25]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[26]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[27]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[28]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[29]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[30]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[31]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|ringSpd[18] ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[0]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[1]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[2]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[3]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[4]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[5]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[6]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[7]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[8]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[9]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[10]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[11]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[12]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[13]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[14]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[15]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[16]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[17]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[0]              ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[18]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[19]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[20]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[21]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[22]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[23]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[24]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[25]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[26]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[27]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[28]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[29]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[30]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[31]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|T3[18]             ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[7]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult1~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[7]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[7]~_Duplicate_1  ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[7]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult1~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[8]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult1~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[8]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[8]~_Duplicate_1  ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[8]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult1~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[9]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult1~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[9]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[9]~_Duplicate_1  ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[9]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult1~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[10]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult1~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[10]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[10]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[10]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult1~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[11]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult1~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[11]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[11]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[11]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult1~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[12]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult1~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[12]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[12]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[12]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult1~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[13]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult1~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[13]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[13]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[13]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult1~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[14]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult1~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[14]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[14]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[14]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult1~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[15]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult1~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[15]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[15]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[15]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult1~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[23]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult2~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[23]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[23]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[23]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult2~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[24]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult2~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[24]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[24]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[24]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult2~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[25]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult2~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[25]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[25]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[25]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult2~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[26]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult2~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[26]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[26]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[26]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult2~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[27]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult2~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[27]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[27]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[27]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult2~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[28]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult2~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[28]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[28]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[28]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult2~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[29]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult2~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[29]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[29]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[29]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult2~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[30]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult2~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[30]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[30]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[30]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult2~8            ; AX               ;                       ;
; User_Input:Unit2|Control_SignalT[31]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|TargetController:Process2|Mult2~327   ; AY               ;                       ;
; User_Input:Unit2|Control_SignalT[31]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; User_Input:Unit2|Control_SignalT[31]~_Duplicate_1 ; Q                ;                       ;
; User_Input:Unit2|Control_SignalT[31]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ADPLL:Unit1|Controller:Process|Mult2~8            ; AX               ;                       ;
; User_Input:Unit2|counter[0]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; User_Input:Unit2|counter[0]~DUPLICATE             ;                  ;                       ;
; User_Input:Unit2|counter[16]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; User_Input:Unit2|counter[16]~DUPLICATE            ;                  ;                       ;
; counter[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter[6]~DUPLICATE                              ;                  ;                       ;
; counter[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter[12]~DUPLICATE                             ;                  ;                       ;
; counter[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter[15]~DUPLICATE                             ;                  ;                       ;
; counter[28]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter[28]~DUPLICATE                             ;                  ;                       ;
+---------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                          ;
+--------------+----------------+--------------+--------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+--------------+---------------+----------------+
; Location     ;                ;              ; CLOCK_125_p  ; PIN_U12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_50_B6A ; PIN_N20       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_50_B7A ; PIN_H12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_50_B8A ; PIN_M10       ; QSF Assignment ;
; I/O Standard ; ADPLL_5_3      ;              ; CLOCK_125_p  ; LVDS          ; QSF Assignment ;
; I/O Standard ; ADPLL_5_3      ;              ; CLOCK_50_B6A ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; ADPLL_5_3      ;              ; CLOCK_50_B7A ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; ADPLL_5_3      ;              ; CLOCK_50_B8A ; 2.5 V         ; QSF Assignment ;
+--------------+----------------+--------------+--------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17529 ) ; 0.00 % ( 0 / 17529 )       ; 0.00 % ( 0 / 17529 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17529 ) ; 0.00 % ( 0 / 17529 )       ; 0.00 % ( 0 / 17529 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 17529 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9,782 / 29,080        ; 34 %  ;
; ALMs needed [=A-B+C]                                        ; 9,782                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 8,587 / 29,080        ; 30 %  ;
;         [a] ALMs used for LUT logic and registers           ; 121                   ;       ;
;         [b] ALMs used for LUT logic                         ; 8,453                 ;       ;
;         [c] ALMs used for registers                         ; 13                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 13 / 29,080           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1,208 / 29,080        ; 4 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 1,207                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,245 / 2,908         ; 43 %  ;
;     -- Logic LABs                                           ; 1,245                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 16,988                ;       ;
;     -- 7 input functions                                    ; 4                     ;       ;
;     -- 6 input functions                                    ; 143                   ;       ;
;     -- 5 input functions                                    ; 74                    ;       ;
;     -- 4 input functions                                    ; 5,820                 ;       ;
;     -- <=3 input functions                                  ; 10,947                ;       ;
; Combinational ALUT usage for route-throughs                 ; 16                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 273                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 267 / 58,160          ; < 1 % ;
;         -- Secondary logic registers                        ; 6 / 58,160            ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 267                   ;       ;
;         -- Routing optimization registers                   ; 6                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 68 / 364              ; 19 %  ;
;     -- Clock pins                                           ; 6 / 14                ; 43 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 446               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 4,567,040         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,567,040         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 20 / 150              ; 13 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 11.5% / 12.0% / 10.0% ;       ;
; Peak interconnect usage (total/H/V)                         ; 27.1% / 26.2% / 30.1% ;       ;
; Maximum fan-out                                             ; 144                   ;       ;
; Highest non-global fan-out                                  ; 142                   ;       ;
; Total fan-out                                               ; 62882                 ;       ;
; Average fan-out                                             ; 3.60                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9782 / 29080 ( 34 % ) ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 9782                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 8587 / 29080 ( 30 % ) ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 121                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 8453                  ; 0                              ;
;         [c] ALMs used for registers                         ; 13                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 13 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1208 / 29080 ( 4 % )  ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 1207                  ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 1245 / 2908 ( 43 % )  ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 1245                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 16988                 ; 0                              ;
;     -- 7 input functions                                    ; 4                     ; 0                              ;
;     -- 6 input functions                                    ; 143                   ; 0                              ;
;     -- 5 input functions                                    ; 74                    ; 0                              ;
;     -- 4 input functions                                    ; 5820                  ; 0                              ;
;     -- <=3 input functions                                  ; 10947                 ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 16                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 267 / 58160 ( < 1 % ) ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 6 / 58160 ( < 1 % )   ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 267                   ; 0                              ;
;         -- Routing optimization registers                   ; 6                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 68                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 20 / 150 ( 13 % )     ; 0 / 150 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 36                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 36                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 63189                 ; 0                              ;
;     -- Registered Connections                               ; 1105                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 72                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 16                    ; 0                              ;
;     -- Output Ports                                         ; 16                    ; 0                              ;
;     -- Bidir Ports                                          ; 36                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50_B5B ; R20   ; 5B       ; 68           ; 22           ; 43           ; 82                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CPU_RESET_n  ; AB24  ; 5A       ; 68           ; 12           ; 54           ; 21                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; P11   ; 3B       ; 21           ; 0            ; 0            ; 46                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; P12   ; 3B       ; 21           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[2]       ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[3]       ; Y16   ; 4A       ; 46           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; AC9   ; 3B       ; 14           ; 0            ; 34           ; 85                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; AE10  ; 4A       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; AD13  ; 4A       ; 34           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; AC8   ; 3B       ; 14           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]        ; W11   ; 3B       ; 10           ; 0            ; 40           ; 142                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]        ; AB10  ; 3B       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]        ; V10   ; 3B       ; 17           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]        ; AC10  ; 3B       ; 12           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]        ; Y11   ; 3B       ; 10           ; 0            ; 57           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]        ; AE19  ; 4A       ; 50           ; 0            ; 34           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Clock1  ; D7    ; 8A       ; 17           ; 61           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Clock2  ; A5    ; 8A       ; 21           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[0] ; V19   ; 4A       ; 66           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; V18   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; V17   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; W18   ; 4A       ; 66           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; Y20   ; 4A       ; 65           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; Y19   ; 4A       ; 65           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; Y18   ; 4A       ; 62           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AA18  ; 4A       ; 62           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AD26  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AB19  ; 4A       ; 65           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AE26  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AE25  ; 4A       ; 62           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AC19  ; 4A       ; 65           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; AF24  ; 4A       ; 62           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO[0]  ; T21   ; 5B       ; 68           ; 14           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[10] ; U19   ; 5A       ; 68           ; 10           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[11] ; U22   ; 5A       ; 68           ; 12           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[12] ; P8    ; 3A       ; 7            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[13] ; R8    ; 3A       ; 7            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[14] ; R9    ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[15] ; R10   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[16] ; F26   ; 6A       ; 68           ; 33           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[17] ; Y9    ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[18] ; G26   ; 6A       ; 68           ; 33           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[19] ; Y8    ; 3A       ; 6            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[1]  ; D26   ; 6A       ; 68           ; 37           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[20] ; AA7   ; 3A       ; 6            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[21] ; AA6   ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[22] ; AD7   ; 3A       ; 7            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[23] ; AD6   ; 3A       ; 7            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[24] ; U20   ; 5A       ; 68           ; 13           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[25] ; V22   ; 5A       ; 68           ; 12           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[26] ; V20   ; 5A       ; 68           ; 10           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[27] ; W21   ; 5A       ; 68           ; 11           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[28] ; W20   ; 5A       ; 68           ; 11           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[29] ; Y24   ; 5A       ; 68           ; 13           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[2]  ; K25   ; 6A       ; 68           ; 40           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[30] ; Y23   ; 5A       ; 68           ; 13           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[31] ; AA23  ; 5A       ; 68           ; 11           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[32] ; AA22  ; 5A       ; 68           ; 11           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[33] ; AC24  ; 5A       ; 68           ; 12           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[34] ; AC23  ; 5A       ; 68           ; 10           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[35] ; AC22  ; 5A       ; 68           ; 10           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[3]  ; E26   ; 6A       ; 68           ; 37           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[4]  ; K26   ; 6A       ; 68           ; 40           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[5]  ; M26   ; 6A       ; 68           ; 37           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[6]  ; M21   ; 6A       ; 68           ; 32           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[7]  ; P20   ; 5B       ; 68           ; 22           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[8]  ; T22   ; 5B       ; 68           ; 14           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO[9]  ; T19   ; 5A       ; 68           ; 13           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 10 / 16 ( 63 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 9 / 32 ( 28 % )   ; 1.2V          ; --           ; 2.5V          ;
; 4A       ; 19 / 80 ( 24 % )  ; 1.2V          ; --           ; 2.5V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 4 / 32 ( 13 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6A       ; 8 / 48 ( 17 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 0 / 80 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 2 / 32 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; Clock2                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; GPIO[21]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA7      ; 47         ; 3A       ; GPIO[20]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; HEX1[0]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; GPIO[32]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA23     ; 172        ; 5A       ; GPIO[31]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; SW[5]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; HEX1[2]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; CPU_RESET_n                     ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; SW[3]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC9      ; 64         ; 3B       ; SW[0]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ; 59         ; 3B       ; SW[7]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; HEX1[5]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; GPIO[35]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC23     ; 168        ; 5A       ; GPIO[34]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A       ; GPIO[33]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; GPIO[23]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD7      ; 53         ; 3A       ; GPIO[22]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; SW[2]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 157        ; 4A       ; HEX1[1]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; SW[1]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; SW[9]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; HEX1[4]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE26     ; 155        ; 4A       ; HEX1[3]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; HEX1[6]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; Clock1                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ; 372        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; GPIO[1]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; GPIO[3]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 366        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; GPIO[16]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 364        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; GPIO[18]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 347        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 349        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 365        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; GPIO[2]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K26      ; 232        ; 6A       ; GPIO[4]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; GPIO[6]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 224        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M25      ; 226        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 228        ; 6A       ; GPIO[5]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 218        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 210        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; GPIO[12]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; KEY[0]                          ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P12      ; 82         ; 3B       ; KEY[1]                          ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; GPIO[7]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P21      ; 206        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; GPIO[13]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R9       ; 48         ; 3A       ; GPIO[14]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 46         ; 3A       ; GPIO[15]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; CLOCK_50_B5B                    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 196        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 204        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; GPIO[9]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; GPIO[0]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T22      ; 184        ; 5B       ; GPIO[8]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; GPIO[10]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U20      ; 181        ; 5A       ; GPIO[24]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; GPIO[11]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 213        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; SW[6]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; HEX0[2]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 156        ; 4A       ; HEX0[1]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 164        ; 4A       ; HEX0[0]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 169        ; 5A       ; GPIO[26]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; GPIO[25]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; SW[4]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; HEX0[3]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; GPIO[28]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 173        ; 5A       ; GPIO[27]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 209        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; GPIO[19]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 44         ; 3A       ; GPIO[17]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; SW[8]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; KEY[2]                          ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 114        ; 4A       ; KEY[3]                          ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; HEX0[6]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 159        ; 4A       ; HEX0[5]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 161        ; 4A       ; HEX0[4]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; GPIO[30]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 180        ; 5A       ; GPIO[29]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; HEX0[0]  ; Missing drive strength and slew rate ;
; HEX0[1]  ; Missing drive strength and slew rate ;
; HEX0[2]  ; Missing drive strength and slew rate ;
; HEX0[3]  ; Missing drive strength and slew rate ;
; HEX0[4]  ; Missing drive strength and slew rate ;
; HEX0[5]  ; Missing drive strength and slew rate ;
; HEX0[6]  ; Missing drive strength and slew rate ;
; HEX1[0]  ; Missing drive strength and slew rate ;
; HEX1[1]  ; Missing drive strength and slew rate ;
; HEX1[2]  ; Missing drive strength and slew rate ;
; HEX1[3]  ; Missing drive strength and slew rate ;
; HEX1[4]  ; Missing drive strength and slew rate ;
; HEX1[5]  ; Missing drive strength and slew rate ;
; HEX1[6]  ; Missing drive strength and slew rate ;
; Clock1   ; Incomplete set of assignments        ;
; Clock2   ; Incomplete set of assignments        ;
; GPIO[0]  ; Missing drive strength and slew rate ;
; GPIO[1]  ; Missing drive strength and slew rate ;
; GPIO[2]  ; Missing drive strength and slew rate ;
; GPIO[3]  ; Missing drive strength and slew rate ;
; GPIO[4]  ; Missing drive strength and slew rate ;
; GPIO[5]  ; Missing drive strength and slew rate ;
; GPIO[6]  ; Missing drive strength and slew rate ;
; GPIO[7]  ; Missing drive strength and slew rate ;
; GPIO[8]  ; Missing drive strength and slew rate ;
; GPIO[9]  ; Missing drive strength and slew rate ;
; GPIO[10] ; Missing drive strength and slew rate ;
; GPIO[11] ; Missing drive strength and slew rate ;
; GPIO[12] ; Missing drive strength and slew rate ;
; GPIO[13] ; Missing drive strength and slew rate ;
; GPIO[14] ; Missing drive strength and slew rate ;
; GPIO[15] ; Missing drive strength and slew rate ;
; GPIO[16] ; Missing drive strength and slew rate ;
; GPIO[17] ; Missing drive strength and slew rate ;
; GPIO[18] ; Missing drive strength and slew rate ;
; GPIO[19] ; Missing drive strength and slew rate ;
; GPIO[20] ; Missing drive strength and slew rate ;
; GPIO[21] ; Missing drive strength and slew rate ;
; GPIO[22] ; Missing drive strength and slew rate ;
; GPIO[23] ; Missing drive strength and slew rate ;
; GPIO[24] ; Missing drive strength and slew rate ;
; GPIO[25] ; Missing drive strength and slew rate ;
; GPIO[26] ; Missing drive strength and slew rate ;
; GPIO[27] ; Missing drive strength and slew rate ;
; GPIO[28] ; Missing drive strength and slew rate ;
; GPIO[29] ; Missing drive strength and slew rate ;
; GPIO[30] ; Missing drive strength and slew rate ;
; GPIO[31] ; Missing drive strength and slew rate ;
; GPIO[32] ; Missing drive strength and slew rate ;
; GPIO[33] ; Missing drive strength and slew rate ;
; GPIO[34] ; Missing drive strength and slew rate ;
; GPIO[35] ; Missing drive strength and slew rate ;
; Clock1   ; Missing location assignment          ;
; Clock2   ; Missing location assignment          ;
+----------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                         ; Entity Name         ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |ADPLL_5_3                                ; 9782.0 (23.5)        ; 8586.5 (24.0)                    ; 12.5 (0.5)                                        ; 1208.0 (0.0)                     ; 0.0 (0.0)            ; 16988 (41)          ; 273 (37)                  ; 0 (0)         ; 0                 ; 0     ; 20         ; 68   ; 0            ; |ADPLL_5_3                                                                                                                  ; ADPLL_5_3           ; work         ;
;    |ADPLL:Unit1|                          ; 9612.8 (20.0)        ; 8415.5 (21.0)                    ; 10.7 (1.0)                                        ; 1208.0 (0.0)                     ; 0.0 (0.0)            ; 16687 (42)          ; 147 (0)                   ; 0 (0)         ; 0                 ; 0     ; 20         ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1                                                                                                      ; ADPLL               ; work         ;
;       |Controller:Process|                ; 4121.1 (35.3)        ; 3719.5 (36.5)                    ; 1.2 (1.2)                                         ; 402.7 (0.0)                      ; 0.0 (0.0)            ; 7444 (78)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|Controller:Process                                                                                   ; Controller          ; work         ;
;          |Number_Division:DUT1|           ; 1261.2 (1261.2)      ; 1066.5 (1066.5)                  ; 0.0 (0.0)                                         ; 194.7 (194.7)                    ; 0.0 (0.0)            ; 2133 (2133)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|Controller:Process|Number_Division:DUT1                                                              ; Number_Division     ; work         ;
;          |Number_Division:DUT2|           ; 1274.5 (1274.5)      ; 1066.5 (1066.5)                  ; 0.0 (0.0)                                         ; 208.0 (208.0)                    ; 0.0 (0.0)            ; 2133 (2133)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|Controller:Process|Number_Division:DUT2                                                              ; Number_Division     ; work         ;
;          |Number_Division:DUT3|           ; 775.0 (775.0)        ; 775.0 (775.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1550 (1550)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|Controller:Process|Number_Division:DUT3                                                              ; Number_Division     ; work         ;
;          |Number_Division:DUT4|           ; 775.0 (775.0)        ; 775.0 (775.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1550 (1550)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|Controller:Process|Number_Division:DUT4                                                              ; Number_Division     ; work         ;
;       |Divider:first|                     ; 114.0 (114.0)        ; 115.0 (115.0)                    ; 1.5 (1.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 168 (168)           ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|Divider:first                                                                                        ; Divider             ; work         ;
;       |Divider:second|                    ; 113.3 (113.3)        ; 113.0 (113.0)                    ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 168 (168)           ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|Divider:second                                                                                       ; Divider             ; work         ;
;       |Freq_ratioA:Crystal_Input|         ; 38.9 (38.9)          ; 40.2 (40.2)                      ; 2.7 (2.7)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 67 (67)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|Freq_ratioA:Crystal_Input                                                                            ; Freq_ratioA         ; work         ;
;       |Freq_ratioA:Ring_Input|            ; 42.1 (42.1)          ; 42.0 (42.0)                      ; 4.0 (4.0)                                         ; 4.1 (4.1)                        ; 0.0 (0.0)            ; 68 (68)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|Freq_ratioA:Ring_Input                                                                               ; Freq_ratioA         ; work         ;
;       |Ring:RingGenerate|                 ; 2.5 (0.0)            ; 2.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|Ring:RingGenerate                                                                                    ; Ring                ; work         ;
;          |oneShot:DUT0|                   ; 1.0 (1.0)            ; 1.5 (1.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|Ring:RingGenerate|oneShot:DUT0                                                                       ; oneShot             ; work         ;
;             |DFF1:unit0|                  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|Ring:RingGenerate|oneShot:DUT0|DFF1:unit0                                                            ; DFF1                ; work         ;
;          |ringOscillator:DUT1|            ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|Ring:RingGenerate|ringOscillator:DUT1                                                                ; ringOscillator      ; work         ;
;       |TargetController:Process2|         ; 5161.0 (96.0)        ; 4362.0 (96.0)                    ; 0.0 (0.0)                                         ; 799.0 (0.0)                      ; 0.0 (0.0)            ; 8724 (192)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 14         ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|TargetController:Process2                                                                            ; TargetController    ; work         ;
;          |Number_Division:fltFinalOne|    ; 1274.0 (1274.0)      ; 1066.5 (1066.5)                  ; 0.0 (0.0)                                         ; 207.5 (207.5)                    ; 0.0 (0.0)            ; 2133 (2133)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|TargetController:Process2|Number_Division:fltFinalOne                                                ; Number_Division     ; work         ;
;          |Number_Division:fltFinalTwo|    ; 1259.4 (1259.4)      ; 1066.5 (1066.5)                  ; 0.0 (0.0)                                         ; 192.9 (192.9)                    ; 0.0 (0.0)            ; 2133 (2133)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|TargetController:Process2|Number_Division:fltFinalTwo                                                ; Number_Division     ; work         ;
;          |Number_Division:intFinalOne|    ; 1261.5 (1261.5)      ; 1066.5 (1066.5)                  ; 0.0 (0.0)                                         ; 195.0 (195.0)                    ; 0.0 (0.0)            ; 2133 (2133)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|TargetController:Process2|Number_Division:intFinalOne                                                ; Number_Division     ; work         ;
;          |Number_Division:intFinalTwo|    ; 1270.1 (1270.1)      ; 1066.5 (1066.5)                  ; 0.0 (0.0)                                         ; 203.6 (203.6)                    ; 0.0 (0.0)            ; 2133 (2133)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|ADPLL:Unit1|TargetController:Process2|Number_Division:intFinalTwo                                                ; Number_Division     ; work         ;
;    |User_Input:Unit2|                     ; 145.7 (68.2)         ; 147.0 (69.5)                     ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 260 (106)           ; 89 (89)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2                                                                                                 ; User_Input          ; work         ;
;       |Decoder:Unit1|                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|Decoder:Unit1                                                                                   ; Decoder             ; work         ;
;       |Decoder:Unit2|                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|Decoder:Unit2                                                                                   ; Decoder             ; work         ;
;       |lpm_divide:Div0|                   ; 24.5 (0.0)           ; 24.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|lpm_divide:Div0                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_5am:auto_generated|  ; 24.5 (0.0)           ; 24.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|lpm_divide:Div0|lpm_divide_5am:auto_generated                                                   ; lpm_divide_5am      ; work         ;
;             |sign_div_unsign_bkh:divider| ; 24.5 (0.0)           ; 24.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|lpm_divide:Div0|lpm_divide_5am:auto_generated|sign_div_unsign_bkh:divider                       ; sign_div_unsign_bkh ; work         ;
;                |alt_u_div_sse:divider|    ; 24.5 (24.5)          ; 24.5 (24.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|lpm_divide:Div0|lpm_divide_5am:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_sse:divider ; alt_u_div_sse       ; work         ;
;       |lpm_divide:Mod0|                   ; 26.5 (0.0)           ; 26.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|lpm_divide:Mod0                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_82m:auto_generated|  ; 26.5 (0.0)           ; 26.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|lpm_divide:Mod0|lpm_divide_82m:auto_generated                                                   ; lpm_divide_82m      ; work         ;
;             |sign_div_unsign_bkh:divider| ; 26.5 (0.0)           ; 26.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|lpm_divide:Mod0|lpm_divide_82m:auto_generated|sign_div_unsign_bkh:divider                       ; sign_div_unsign_bkh ; work         ;
;                |alt_u_div_sse:divider|    ; 26.5 (26.5)          ; 26.5 (26.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|lpm_divide:Mod0|lpm_divide_82m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_sse:divider ; alt_u_div_sse       ; work         ;
;       |lpm_divide:Mod1|                   ; 19.5 (0.0)           ; 19.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|lpm_divide:Mod1                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_82m:auto_generated|  ; 19.5 (0.0)           ; 19.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|lpm_divide:Mod1|lpm_divide_82m:auto_generated                                                   ; lpm_divide_82m      ; work         ;
;             |sign_div_unsign_bkh:divider| ; 19.5 (0.0)           ; 19.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|lpm_divide:Mod1|lpm_divide_82m:auto_generated|sign_div_unsign_bkh:divider                       ; sign_div_unsign_bkh ; work         ;
;                |alt_u_div_sse:divider|    ; 19.5 (19.5)          ; 19.5 (19.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ADPLL_5_3|User_Input:Unit2|lpm_divide:Mod1|lpm_divide_82m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_sse:divider ; alt_u_div_sse       ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; KEY[2]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HEX0[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Clock1       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Clock2       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[0]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[1]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[2]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[3]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[4]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[5]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[6]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[7]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[8]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[9]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[10]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[11]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[12]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[13]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[14]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[15]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[16]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[17]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[18]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[19]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[20]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[21]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[22]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[23]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[24]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[25]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[26]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[27]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[28]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[29]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[30]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[31]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[32]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[33]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[34]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[35]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[8]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CPU_RESET_n  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B5B ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                     ;
+----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------+-------------------+---------+
; KEY[2]                                                               ;                   ;         ;
; KEY[3]                                                               ;                   ;         ;
; SW[3]                                                                ;                   ;         ;
; SW[5]                                                                ;                   ;         ;
; SW[6]                                                                ;                   ;         ;
; SW[7]                                                                ;                   ;         ;
; GPIO[0]                                                              ;                   ;         ;
; GPIO[1]                                                              ;                   ;         ;
; GPIO[2]                                                              ;                   ;         ;
; GPIO[3]                                                              ;                   ;         ;
; GPIO[4]                                                              ;                   ;         ;
; GPIO[5]                                                              ;                   ;         ;
; GPIO[6]                                                              ;                   ;         ;
; GPIO[7]                                                              ;                   ;         ;
; GPIO[8]                                                              ;                   ;         ;
; GPIO[9]                                                              ;                   ;         ;
; GPIO[10]                                                             ;                   ;         ;
; GPIO[11]                                                             ;                   ;         ;
; GPIO[12]                                                             ;                   ;         ;
; GPIO[13]                                                             ;                   ;         ;
; GPIO[14]                                                             ;                   ;         ;
; GPIO[15]                                                             ;                   ;         ;
; GPIO[16]                                                             ;                   ;         ;
; GPIO[17]                                                             ;                   ;         ;
; GPIO[18]                                                             ;                   ;         ;
; GPIO[19]                                                             ;                   ;         ;
; GPIO[20]                                                             ;                   ;         ;
; GPIO[21]                                                             ;                   ;         ;
; GPIO[22]                                                             ;                   ;         ;
; GPIO[23]                                                             ;                   ;         ;
; GPIO[24]                                                             ;                   ;         ;
; GPIO[25]                                                             ;                   ;         ;
; GPIO[26]                                                             ;                   ;         ;
; GPIO[27]                                                             ;                   ;         ;
; GPIO[28]                                                             ;                   ;         ;
; GPIO[29]                                                             ;                   ;         ;
; GPIO[30]                                                             ;                   ;         ;
; GPIO[31]                                                             ;                   ;         ;
; GPIO[32]                                                             ;                   ;         ;
; GPIO[33]                                                             ;                   ;         ;
; GPIO[34]                                                             ;                   ;         ;
; GPIO[35]                                                             ;                   ;         ;
; SW[8]                                                                ;                   ;         ;
;      - User_Input:Unit2|Mux7~0                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Mux6~0                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Mux5~0                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Mux4~0                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Decoder0~0                                   ; 1                 ; 0       ;
;      - User_Input:Unit2|Decoder0~1                                   ; 1                 ; 0       ;
;      - User_Input:Unit2|Decoder0~2                                   ; 1                 ; 0       ;
;      - User_Input:Unit2|Decoder0~3                                   ; 1                 ; 0       ;
;      - User_Input:Unit2|Mux3~0                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Mux2~0                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Mux1~0                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Mux0~0                                       ; 1                 ; 0       ;
; SW[9]                                                                ;                   ;         ;
;      - User_Input:Unit2|Mux7~0                                       ; 0                 ; 0       ;
;      - User_Input:Unit2|Mux6~0                                       ; 0                 ; 0       ;
;      - User_Input:Unit2|Mux5~0                                       ; 0                 ; 0       ;
;      - User_Input:Unit2|Mux4~0                                       ; 0                 ; 0       ;
;      - User_Input:Unit2|Decoder0~0                                   ; 0                 ; 0       ;
;      - User_Input:Unit2|Decoder0~1                                   ; 0                 ; 0       ;
;      - User_Input:Unit2|Decoder0~2                                   ; 0                 ; 0       ;
;      - User_Input:Unit2|Decoder0~3                                   ; 0                 ; 0       ;
;      - User_Input:Unit2|Mux3~0                                       ; 0                 ; 0       ;
;      - User_Input:Unit2|Mux2~0                                       ; 0                 ; 0       ;
;      - User_Input:Unit2|Mux1~0                                       ; 0                 ; 0       ;
;      - User_Input:Unit2|Mux0~0                                       ; 0                 ; 0       ;
; SW[4]                                                                ;                   ;         ;
;      - ADPLL:Unit1|Divider:first|Add0~61                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~57                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~53                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~49                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~45                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~41                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~37                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~33                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~29                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~21                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~25                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~17                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~13                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~9                              ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~5                              ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~1                              ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~85                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~89                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~93                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~97                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~65                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~69                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~73                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|Add0~77                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~61                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~57                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~53                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~49                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~45                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~41                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~37                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~33                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~29                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~21                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~25                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~17                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~13                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~9                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~5                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~1                             ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~85                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~89                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~93                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~97                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~65                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~69                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~73                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|Add0~77                            ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan6~19                       ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan6~19                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan5~25                       ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan5~25                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[6]~0                                          ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[5]~1                                          ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[4]~2                                          ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan0~1                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan0~2                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan0~4                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[2]~3                                          ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[1]~4                                          ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan0~5                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan0~7                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[23]~5                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[11]~6                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan5~0                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan5~1                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan5~2                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan5~3                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[12]~7                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan5~4                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[15]~8                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[14]~9                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[13]~10                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[17]~11                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan5~9                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan5~10                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan5~11                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[18]~12                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan5~12                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[16]~13                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[19]~14                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[22]~15                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[21]~16                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[20]~17                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan5~23                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[6]~0                                          ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[5]~1                                          ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[4]~2                                          ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan0~1                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan0~2                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan0~4                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[2]~3                                          ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[1]~4                                          ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan0~5                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan0~7                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[23]~5                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[11]~6                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan5~0                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan5~1                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan5~2                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan5~3                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[12]~7                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan5~4                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[15]~8                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[14]~9                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[13]~10                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[17]~11                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan5~9                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan5~10                       ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan5~11                       ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[18]~12                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan5~12                       ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[16]~13                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[19]~14                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[22]~15                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[21]~16                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[20]~17                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan5~23                       ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[7]~18                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[0]~19                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_1[10]~20                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan6~0                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan6~1                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan6~2                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan6~3                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan6~7                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan6~9                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan6~10                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan6~11                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:first|LessThan6~18                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[7]~18                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[0]~19                                         ; 1                 ; 0       ;
;      - ADPLL:Unit1|C_2[10]~20                                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan6~0                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan6~1                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan6~2                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan6~3                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan6~7                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan6~9                        ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan6~10                       ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan6~11                       ; 1                 ; 0       ;
;      - ADPLL:Unit1|Divider:second|LessThan6~18                       ; 1                 ; 0       ;
; CPU_RESET_n                                                          ;                   ;         ;
;      - User_Input:Unit2|Dec_2[6]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_2[5]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_2[4]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_2[3]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_2[2]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_2[1]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_2[0]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_1[6]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_1[5]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_1[4]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_1[3]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_1[2]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_1[1]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_1[0]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Whole_1[2]~2                                 ; 1                 ; 0       ;
;      - User_Input:Unit2|Decoder0~0                                   ; 1                 ; 0       ;
;      - User_Input:Unit2|Decoder0~1                                   ; 1                 ; 0       ;
;      - User_Input:Unit2|Whole_2[3]~2                                 ; 1                 ; 0       ;
;      - User_Input:Unit2|Decoder0~2                                   ; 1                 ; 0       ;
;      - User_Input:Unit2|Decoder0~3                                   ; 1                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[31]~0               ; 1                 ; 0       ;
; KEY[0]                                                               ;                   ;         ;
;      - User_Input:Unit2|Dec_2[6]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_2[5]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_2[1]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_2[0]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_1[6]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_1[5]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_1[1]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_1[0]                                     ; 1                 ; 0       ;
;      - User_Input:Unit2|Add2~5                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Add2~9                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Add2~13                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add2~25                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add2~29                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add2~33                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add2~17                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add2~21                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add6~5                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Add6~9                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Add6~13                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add6~21                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add6~29                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add6~33                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add6~25                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add6~17                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add4~5                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Add4~9                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Add4~13                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add4~25                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add4~21                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add4~17                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add8~5                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Add8~9                                       ; 1                 ; 0       ;
;      - User_Input:Unit2|Add8~13                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add8~25                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add8~21                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Add8~17                                      ; 1                 ; 0       ;
;      - User_Input:Unit2|Whole_1[2]~1                                 ; 1                 ; 0       ;
;      - User_Input:Unit2|Decoder0~0                                   ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_1[1]~1                                   ; 1                 ; 0       ;
;      - User_Input:Unit2|Decoder0~1                                   ; 1                 ; 0       ;
;      - User_Input:Unit2|Whole_2[3]~1                                 ; 1                 ; 0       ;
;      - User_Input:Unit2|Decoder0~2                                   ; 1                 ; 0       ;
;      - User_Input:Unit2|Dec_2[6]~1                                   ; 1                 ; 0       ;
;      - User_Input:Unit2|Decoder0~3                                   ; 1                 ; 0       ;
;      - User_Input:Unit2|Whole_1[2]~3                                 ; 1                 ; 0       ;
;      - User_Input:Unit2|Whole_2[3]~3                                 ; 1                 ; 0       ;
; KEY[1]                                                               ;                   ;         ;
;      - User_Input:Unit2|Decoder0~0                                   ; 0                 ; 0       ;
;      - User_Input:Unit2|Decoder0~1                                   ; 0                 ; 0       ;
;      - User_Input:Unit2|Decoder0~2                                   ; 0                 ; 0       ;
;      - User_Input:Unit2|Decoder0~3                                   ; 0                 ; 0       ;
; CLOCK_50_B5B                                                         ;                   ;         ;
;      - User_Input:Unit2|slow_clock                                   ; 1                 ; 0       ;
;      - input_Clk                                                     ; 1                 ; 0       ;
; SW[1]                                                                ;                   ;         ;
;      - ADPLL:Unit1|Ring:RingGenerate|ringOscillator:DUT1|inverter[0] ; 1                 ; 0       ;
; SW[2]                                                                ;                   ;         ;
;      - ADPLL:Unit1|Ring:RingGenerate|ringOscillator:DUT1|inverter[0] ; 0                 ; 0       ;
; SW[0]                                                                ;                   ;         ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[29]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[30]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[31]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[25]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[16]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[15]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[14]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[13]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[12]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[11]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[10]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[9]             ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[8]             ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[7]             ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[17]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[18]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[20]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[21]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[22]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[23]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[24]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[26]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[27]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[28]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[19]            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[20]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[21]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[22]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[17]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[16]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[15]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[14]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[13]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[12]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[19]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[23]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[10]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[9]          ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[8]          ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[7]          ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[11]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[18]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[28]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[24]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[25]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[26]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[27]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[31]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[29]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[30]         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[31]~0               ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[2]           ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[1]           ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[0]           ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[6]           ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[5]           ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[4]           ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[3]           ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[18]~0            ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[0]          ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[1]          ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[2]          ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[3]          ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[4]          ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[5]          ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|ringCounter[6]          ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|clkCounter[2]              ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|clkCounter[1]              ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|clkCounter[0]              ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|clkCounter[6]              ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|clkCounter[5]              ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|clkCounter[4]              ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|clkCounter[3]              ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[18]~1               ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[0]             ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[1]             ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[2]             ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[3]             ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[4]             ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[5]             ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|ringCounter[6]             ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|combReset               ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[6]~0         ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|combReset                  ; 0                 ; 0       ;
;      - ADPLL:Unit1|Freq_ratioA:Ring_Input|clkCounter[6]~0            ; 0                 ; 0       ;
+----------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                              ;
+---------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                          ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ADPLL:Unit1|Divider:first|count_1~2                           ; MLABCELL_X50_Y32_N54 ; 15      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Divider:first|count_p[15]~3                       ; LABCELL_X46_Y32_N12  ; 17      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Divider:first|count_p[15]~4                       ; MLABCELL_X50_Y32_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Divider:second|count_1~2                          ; LABCELL_X48_Y24_N54  ; 15      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Divider:second|count_p[8]~3                       ; LABCELL_X38_Y24_N36  ; 17      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Divider:second|count_p[8]~4                       ; LABCELL_X48_Y24_N48  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|C_freq[18]~0            ; MLABCELL_X42_Y43_N0  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|Equal1~6                ; LABCELL_X45_Y32_N24  ; 25      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[6]~0         ; LABCELL_X45_Y32_N6   ; 39      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[18]~1               ; MLABCELL_X50_Y22_N9  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[31]~0               ; MLABCELL_X50_Y23_N33 ; 6       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|Equal1~6                   ; LABCELL_X49_Y27_N42  ; 25      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Freq_ratioA:Ring_Input|clkCounter[6]~0            ; MLABCELL_X50_Y22_N27 ; 39      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Ring:RingGenerate|oneShot:DUT0|Reset              ; LABCELL_X51_Y26_N33  ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; ADPLL:Unit1|Ring:RingGenerate|ringOscillator:DUT1|inverter[2] ; LABCELL_X49_Y28_N42  ; 131     ; Clock        ; no     ; --                   ; --               ; --                        ;
; CLOCK_50_B5B                                                  ; PIN_R20              ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; CLOCK_50_B5B                                                  ; PIN_R20              ; 80      ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; CPU_RESET_n                                                   ; PIN_AB24             ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Equal0~6                                                      ; LABCELL_X65_Y17_N54  ; 37      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; SW[0]                                                         ; PIN_AC9              ; 85      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; User_Input:Unit2|Dec_1[1]~1                                   ; LABCELL_X53_Y12_N54  ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; User_Input:Unit2|Dec_2[6]~1                                   ; MLABCELL_X50_Y11_N24 ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; User_Input:Unit2|Decoder0~0                                   ; MLABCELL_X50_Y11_N45 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; User_Input:Unit2|Decoder0~1                                   ; MLABCELL_X50_Y11_N42 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; User_Input:Unit2|Decoder0~2                                   ; MLABCELL_X50_Y11_N48 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; User_Input:Unit2|Decoder0~3                                   ; MLABCELL_X50_Y11_N39 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; User_Input:Unit2|Equal0~6                                     ; LABCELL_X59_Y6_N54   ; 35      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; User_Input:Unit2|Whole_1[2]~2                                 ; LABCELL_X54_Y11_N54  ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; User_Input:Unit2|Whole_2[3]~2                                 ; LABCELL_X54_Y10_N39  ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; User_Input:Unit2|slow_clock                                   ; FF_X53_Y11_N20       ; 59      ; Clock        ; no     ; --                   ; --               ; --                        ;
; input_Clk                                                     ; FF_X51_Y22_N44       ; 13      ; Clock        ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                             ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; Name         ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50_B5B ; PIN_R20  ; 80      ; Global Clock         ; GCLK10           ; --                        ;
+--------------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 10          ;
; Independent 18x18 plus 36       ; 6           ;
; Sum of two 18x18                ; 2           ;
; Independent 27x27               ; 2           ;
; Total number of DSP blocks      ; 20          ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 22          ;
+---------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                   ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ADPLL:Unit1|Controller:Process|Mult3~mult_llmac        ; Two Independent 18x18     ; DSP_X52_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|Controller:Process|Mult4~mult_llmac        ; Two Independent 18x18     ; DSP_X24_Y15_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult1~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X52_Y37_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult2~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X52_Y19_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult1~327        ; Two Independent 18x18     ; DSP_X52_Y13_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|Controller:Process|Mult1~8                 ; Independent 27x27         ; DSP_X52_Y9_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult2~327        ; Two Independent 18x18     ; DSP_X52_Y15_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|Controller:Process|Mult2~8                 ; Independent 27x27         ; DSP_X52_Y11_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult4~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X52_Y51_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult4~mult_llmac ; Two Independent 18x18     ; DSP_X52_Y49_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X52_Y29_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult0~mult_llmac ; Two Independent 18x18     ; DSP_X52_Y33_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult6~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X24_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult6~mult_llmac ; Two Independent 18x18     ; DSP_X24_Y29_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|Controller:Process|Mult0~mult_hlmac        ; Independent 18x18 plus 36 ; DSP_X52_Y23_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|Controller:Process|Mult0~mult_llmac        ; Two Independent 18x18     ; DSP_X52_Y21_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult3~136        ; Sum of two 18x18          ; DSP_X52_Y43_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult5~136        ; Sum of two 18x18          ; DSP_X34_Y27_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult3~477        ; Two Independent 18x18     ; DSP_X52_Y45_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ADPLL:Unit1|TargetController:Process2|Mult5~477        ; Two Independent 18x18     ; DSP_X24_Y31_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 36,797 / 217,884 ( 17 % ) ;
; C12 interconnects            ; 256 / 10,080 ( 3 % )      ;
; C2 interconnects             ; 9,347 / 87,208 ( 11 % )   ;
; C4 interconnects             ; 5,246 / 41,360 ( 13 % )   ;
; DQS bus muxes                ; 0 / 21 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )            ;
; Direct links                 ; 3,520 / 217,884 ( 2 % )   ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )            ;
; Local interconnects          ; 671 / 58,160 ( 1 % )      ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 312 / 9,228 ( 3 % )       ;
; R14/C12 interconnect drivers ; 437 / 15,096 ( 3 % )      ;
; R3 interconnects             ; 13,552 / 94,896 ( 14 % )  ;
; R6 interconnects             ; 19,813 / 194,640 ( 10 % ) ;
; Spine clocks                 ; 2 / 180 ( 1 % )           ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 66           ; 0            ; 66           ; 0            ; 0            ; 68        ; 66           ; 0            ; 68        ; 68        ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 33           ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 2            ; 68           ; 2            ; 68           ; 68           ; 0         ; 2            ; 68           ; 0         ; 0         ; 68           ; 52           ; 68           ; 68           ; 68           ; 68           ; 52           ; 68           ; 68           ; 68           ; 35           ; 52           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; KEY[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Clock1             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Clock2             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[16]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[17]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[18]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[19]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[20]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[21]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[22]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[23]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[24]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[25]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[26]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[27]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[28]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[29]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[30]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[31]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[32]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[33]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[34]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[35]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPU_RESET_n        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50_B5B       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50_B5B    ; CLOCK_50_B5B         ; 2.4               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                             ;
+-----------------------------------------------------+-------------------------------------------------+-------------------+
; Source Register                                     ; Destination Register                            ; Delay Added in ns ;
+-----------------------------------------------------+-------------------------------------------------+-------------------+
; User_Input:Unit2|counter[22]                        ; User_Input:Unit2|slow_clock                     ; 1.136             ;
; User_Input:Unit2|counter[21]                        ; User_Input:Unit2|slow_clock                     ; 1.136             ;
; User_Input:Unit2|counter[19]                        ; User_Input:Unit2|slow_clock                     ; 1.136             ;
; User_Input:Unit2|counter[18]                        ; User_Input:Unit2|slow_clock                     ; 1.136             ;
; User_Input:Unit2|counter[17]                        ; User_Input:Unit2|slow_clock                     ; 1.136             ;
; User_Input:Unit2|counter[16]                        ; User_Input:Unit2|slow_clock                     ; 1.136             ;
; User_Input:Unit2|counter[31]                        ; User_Input:Unit2|slow_clock                     ; 0.915             ;
; User_Input:Unit2|counter[30]                        ; User_Input:Unit2|slow_clock                     ; 0.915             ;
; User_Input:Unit2|counter[29]                        ; User_Input:Unit2|slow_clock                     ; 0.915             ;
; User_Input:Unit2|counter[20]                        ; User_Input:Unit2|slow_clock                     ; 0.915             ;
; User_Input:Unit2|counter[1]                         ; User_Input:Unit2|slow_clock                     ; 0.915             ;
; User_Input:Unit2|counter[0]                         ; User_Input:Unit2|slow_clock                     ; 0.915             ;
; User_Input:Unit2|counter[28]                        ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[27]                        ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[26]                        ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[25]                        ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[24]                        ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[15]                        ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[14]                        ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[13]                        ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[12]                        ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[11]                        ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[10]                        ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[9]                         ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[8]                         ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[7]                         ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[6]                         ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[5]                         ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[4]                         ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[3]                         ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[2]                         ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|counter[23]                        ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; User_Input:Unit2|slow_clock                         ; User_Input:Unit2|slow_clock                     ; 0.731             ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[1] ; ADPLL:Unit1|Freq_ratioA:Crystal_Input|combReset ; 0.368             ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[0] ; ADPLL:Unit1|Freq_ratioA:Crystal_Input|combReset ; 0.365             ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[6] ; ADPLL:Unit1|Freq_ratioA:Crystal_Input|combReset ; 0.315             ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[5] ; ADPLL:Unit1|Freq_ratioA:Crystal_Input|combReset ; 0.315             ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[4] ; ADPLL:Unit1|Freq_ratioA:Crystal_Input|combReset ; 0.315             ;
; ADPLL:Unit1|Freq_ratioA:Crystal_Input|clkCounter[3] ; ADPLL:Unit1|Freq_ratioA:Crystal_Input|combReset ; 0.315             ;
; counter[31]                                         ; input_Clk                                       ; 0.059             ;
; counter[30]                                         ; input_Clk                                       ; 0.059             ;
; counter[29]                                         ; input_Clk                                       ; 0.059             ;
; counter[27]                                         ; input_Clk                                       ; 0.059             ;
; counter[26]                                         ; input_Clk                                       ; 0.059             ;
; counter[25]                                         ; input_Clk                                       ; 0.059             ;
; counter[24]                                         ; input_Clk                                       ; 0.059             ;
; counter[23]                                         ; input_Clk                                       ; 0.059             ;
; counter[22]                                         ; input_Clk                                       ; 0.059             ;
; counter[21]                                         ; input_Clk                                       ; 0.059             ;
; counter[20]                                         ; input_Clk                                       ; 0.059             ;
; counter[28]                                         ; input_Clk                                       ; 0.059             ;
; counter[18]                                         ; input_Clk                                       ; 0.059             ;
; counter[19]                                         ; input_Clk                                       ; 0.059             ;
; counter[17]                                         ; input_Clk                                       ; 0.059             ;
; counter[16]                                         ; input_Clk                                       ; 0.059             ;
; counter[15]                                         ; input_Clk                                       ; 0.059             ;
; counter[14]                                         ; input_Clk                                       ; 0.059             ;
; counter[12]                                         ; input_Clk                                       ; 0.059             ;
; counter[11]                                         ; input_Clk                                       ; 0.059             ;
; counter[10]                                         ; input_Clk                                       ; 0.059             ;
; counter[9]                                          ; input_Clk                                       ; 0.059             ;
; counter[8]                                          ; input_Clk                                       ; 0.059             ;
; counter[7]                                          ; input_Clk                                       ; 0.059             ;
; counter[6]                                          ; input_Clk                                       ; 0.059             ;
; counter[5]                                          ; input_Clk                                       ; 0.059             ;
; counter[4]                                          ; input_Clk                                       ; 0.059             ;
; counter[3]                                          ; input_Clk                                       ; 0.059             ;
; counter[2]                                          ; input_Clk                                       ; 0.059             ;
; counter[1]                                          ; input_Clk                                       ; 0.059             ;
; counter[0]                                          ; input_Clk                                       ; 0.059             ;
; counter[13]                                         ; input_Clk                                       ; 0.059             ;
; input_Clk                                           ; input_Clk                                       ; 0.059             ;
+-----------------------------------------------------+-------------------------------------------------+-------------------+
Note: This table only shows the top 72 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 5CGXFC5C6F27C7 for design "ADPLL_5_3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 68 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50_B5B~inputCLKENA0 with 104 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'ADPLL_5_3.SDC'
Warning (332174): Ignored filter at ADPLL_5_3.sdc(9): CLOCK_125_p could not be matched with a port File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.sdc Line: 9
Warning (332049): Ignored create_clock at ADPLL_5_3.sdc(9): Argument <targets> is an empty collection File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.sdc Line: 9
    Info (332050): create_clock -period 8.000ns [get_ports CLOCK_125_p] File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.sdc Line: 9
Warning (332174): Ignored filter at ADPLL_5_3.sdc(11): CLOCK_50_B6A could not be matched with a port File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.sdc Line: 11
Warning (332049): Ignored create_clock at ADPLL_5_3.sdc(11): Argument <targets> is an empty collection File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.sdc Line: 11
    Info (332050): create_clock -period 20.000ns [get_ports CLOCK_50_B6A] File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.sdc Line: 11
Warning (332174): Ignored filter at ADPLL_5_3.sdc(12): CLOCK_50_B7A could not be matched with a port File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.sdc Line: 12
Warning (332049): Ignored create_clock at ADPLL_5_3.sdc(12): Argument <targets> is an empty collection File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.sdc Line: 12
    Info (332050): create_clock -period 20.000ns [get_ports CLOCK_50_B7A] File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.sdc Line: 12
Warning (332174): Ignored filter at ADPLL_5_3.sdc(13): CLOCK_50_B8A could not be matched with a port File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.sdc Line: 13
Warning (332049): Ignored create_clock at ADPLL_5_3.sdc(13): Argument <targets> is an empty collection File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.sdc Line: 13
    Info (332050): create_clock -period 20.000ns [get_ports CLOCK_50_B8A] File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.sdc Line: 13
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ringOscillator.sv Line: 16
    Warning (332126): Node "Unit1|RingGenerate|DUT1|inverter[2]|combout"
    Warning (332126): Node "Unit1|RingGenerate|DUT1|inverter[0]|dataa"
    Warning (332126): Node "Unit1|RingGenerate|DUT1|inverter[0]|combout"
    Warning (332126): Node "Unit1|RingGenerate|DUT1|inverter[1]|dataa"
    Warning (332126): Node "Unit1|RingGenerate|DUT1|inverter[1]|combout"
    Warning (332126): Node "Unit1|RingGenerate|DUT1|inverter[2]|dataa"
Warning (332060): Node: User_Input:Unit2|slow_clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register User_Input:Unit2|Display[0] is being clocked by User_Input:Unit2|slow_clock
Warning (332060): Node: SW[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register ADPLL:Unit1|Divider:first|count_p[6] is being clocked by SW[1]
Warning (332060): Node: input_Clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register ADPLL:Unit1|Freq_ratioA:Ring_Input|C_freq[17] is being clocked by input_Clk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 CLOCK_50_B5B
Info (176235): Finished register packing
    Extra Info (176218): Packed 100 registers into blocks of type DSP block
    Extra Info (176220): Created 18 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK_125_p" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50_B6A" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50_B7A" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50_B8A" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:09
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X46_Y12 to location X56_Y23
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 3.54 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:25
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 36 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO[0] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[1] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[2] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[3] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[4] has a permanently enabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[5] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[6] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[7] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[8] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[9] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[10] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[11] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[12] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[13] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[14] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[15] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[16] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[17] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[18] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[19] has a permanently enabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[20] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[21] has a permanently enabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[22] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[23] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[24] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[25] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[26] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[27] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[28] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[29] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[30] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[31] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[32] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[33] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[34] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
    Info (169065): Pin GPIO[35] has a permanently disabled output enable File: C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.v Line: 22
Info (144001): Generated suppressed messages file C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 7425 megabytes
    Info: Processing ended: Thu May 18 15:40:40 2023
    Info: Elapsed time: 00:04:05
    Info: Total CPU time (on all processors): 00:15:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/pjspi/Downloads/ADPLL_7_4/ADPLL_7_4/ADPLL_7_3/ADPLL5_7/ADPLL_5_4/ADPLL_5_3.fit.smsg.


