#ifndef DEVICE_PRIMITIVES_DATA_H
#define DEVICE_PRIMITIVES_DATA_H
#include <vector>
#include <map>
#define IN_DIR  0
#define OUT_DIR  1
#define INOUT_DIR  2
#define OUT_CLK  3
#define IN_CLK  4
#define IN_RESET  5

struct gb_mods_default
{
    std::vector<std::pair<std::string, std::map<std::string, int>>> gb_mods = {{"CLK_BUF", {{"I", IN_DIR}, {"O", OUT_CLK}}}, 
        {"I_BUF",{{"I", IN_DIR}, {"C",IN_CLK}, {"O", OUT_DIR}}},
        {"I_BUF_DS", {{"OE",IN_DIR}, {"I_N",IN_DIR}, {"I_P",IN_DIR}, {"O",OUT_DIR}}},
        {"I_DDR", {{"D",IN_DIR}, {"R",IN_RESET}, {"DLY_ADJ",IN_DIR}, {"DLY_LD",IN_DIR},{"DLY_INC",IN_DIR}, {"C",IN_CLK}, {"Q",OUT_DIR}}},
        {"I_SERDES", {{"D", IN_DIR}, {"RST", IN_RESET}, {"DPA_RST", IN_DIR}, {"FIFO_RST", IN_RESET}, {"DLY_LOAD", IN_DIR}, {"DLY_ADJ", IN_DIR},
          {"DLY_INCDEC", IN_DIR}, {"BITSLIP_ADJ", IN_DIR}, {"EN", IN_DIR}, {"CLK_IN", IN_CLK}, {"PLL_FAST_CLK", IN_DIR},
          {"FAST_PHASE_CLK", IN_DIR}, {"PLL_LOCK", IN_DIR}, {"CLK_OUT", OUT_DIR}, {"CDR_CORE_CLK", OUT_DIR}, {"Q", OUT_DIR}, 
          {"DATA_VALID", OUT_DIR}, {"DLY_TAP_VALUE", OUT_DIR}, {"DPA_LOCK", OUT_DIR}, {"DPA_ERROR", OUT_DIR}}},
        {"PLL", {{"PLL_EN", IN_DIR}, {"CLK_IN", IN_CLK}, {"CLK_OUT0_EN", IN_DIR}, {"CLK_OUT1_EN", IN_DIR}, 
          {"CLK_OUT2_EN", IN_DIR}, {"CLK_OUT3_EN", IN_DIR}, {"CLK_OUT0", OUT_DIR}, {"CLK_OUT1", OUT_DIR}, 
          {"CLK_OUT2", OUT_DIR}, {"CLK_OUT3", OUT_DIR}, {"GEARBOX_FAST_CLK", OUT_DIR}, {"LOCK", OUT_DIR}}},
        {"IO_BUF", {{"I", IN_DIR}, {"T", IN_DIR}, {"IO", INOUT_DIR}, {"O", OUT_DIR}}},
        {"IO_BUF_DS", {{"I", IN_DIR}, {"T", IN_DIR}, {"IOP", INOUT_DIR}, {"ION", INOUT_DIR}, {"O", OUT_DIR}}},
        {"O_BUF", {{"I", IN_DIR}, {"C",IN_CLK}, {"O", OUT_DIR}}},
        {"O_BUFT", {{"I", IN_DIR}, {"OE", IN_DIR}, {"O", OUT_DIR}}},
        {"O_BUFT_DS", {{"OE",IN_DIR}, {"I",IN_DIR}, {"C",IN_CLK}, {"O_N",OUT_DIR}, {"O_P",OUT_DIR}}},
        {"O_DDR", {{"D",IN_DIR}, {"R",IN_RESET}, {"E",IN_DIR}, {"DLY_ADJ",IN_DIR},{"DLY_LD",IN_DIR}, {"DLY_INC",IN_DIR}, {"C",IN_CLK},
          {"Q",OUT_DIR}}},
        {"O_SERDES", {{"D", IN_DIR}, {"RST", IN_RESET}, {"LOAD_WORD", IN_DIR},{"DLY_LOAD", IN_DIR}, {"DLY_ADJ", IN_DIR}, {"DLY_INCDEC", IN_DIR},
          {"CLK_EN", IN_DIR}, {"CLK_IN", IN_CLK}, {"PLL_LOCK", IN_DIR}, {"PLL_FAST_CLK", IN_DIR}, {"FAST_PHASE_CLK", IN_DIR}, {"OE", IN_DIR},
          {"CLK_OUT", OUT_DIR}, {"Q", OUT_DIR}, {"DLY_TAP_VALUE", OUT_DIR}, {"CHANNEL_BOND_SYNC_IN", IN_DIR}, 
          {"CHANNEL_BOND_SYNC_OUT", OUT_DIR}}}};
};

#define GB_CONSTRUCTS_DATA
struct gb_constructs_data {
    std::map<std::string, std::vector<std::pair<std::string, std::map<std::string, int>>>> device_premitives = {
        { "1GE100-ES1", {
            { "I_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_GPIO", {
                { "GPIO", INOUT_DIR },
                { "GPIO_CLK", IN_DIR },
                { "GPIO_I", OUT_DIR },
                { "GPIO_O", IN_DIR },
                { "GPIO_RST_N", IN_RESET },
                { "GPIO_T", IN_DIR },
            } },
            { "SOC_FPGA_INTF_DMA", {
                { "DMA_ACK", OUT_DIR },
                { "DMA_CLK", IN_DIR },
                { "DMA_REQ", IN_DIR },
                { "DMA_RST_N", IN_RESET },
            } },
            { "I_SERDES", {
                { "BITSLIP_ADJ", IN_DIR },
                { "CDR_CORE_CLK", OUT_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DATA_VALID", OUT_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "DPA_ERROR", OUT_DIR },
                { "DPA_LOCK", OUT_DIR },
                { "DPA_RST", IN_DIR },
                { "EN", IN_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "FIFO_RST", IN_RESET },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_BUFT", {
                { "I", IN_DIR },
                { "O", OUT_DIR },
                { "OE", IN_DIR },
            } },
            { "O_BUF_DS", {
                { "I", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AHB_S", {
                { "S0_HADDR", OUT_DIR },
                { "S0_HBURST", OUT_DIR },
                { "S0_HCLK", IN_DIR },
                { "S0_HMASTLOCK", OUT_DIR },
                { "S0_HPROT", OUT_DIR },
                { "S0_HRDATA", IN_DIR },
                { "S0_HREADY", IN_DIR },
                { "S0_HRESETN_I", OUT_DIR },
                { "S0_HRESP", IN_DIR },
                { "S0_HSEL", OUT_DIR },
                { "S0_HSIZE", OUT_DIR },
                { "S0_HTRANS", OUT_DIR },
                { "S0_HWBE", OUT_DIR },
                { "S0_HWDATA", OUT_DIR },
                { "S0_HWRITE", OUT_DIR },
            } },
            { "O_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_BUF_DS", {
                { "EN", IN_DIR },
                { "I_N", IN_DIR },
                { "I_P", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_JTAG", {
                { "BOOT_JTAG_EN", IN_DIR },
                { "BOOT_JTAG_TCK", IN_DIR },
                { "BOOT_JTAG_TDI", OUT_DIR },
                { "BOOT_JTAG_TDO", IN_DIR },
                { "BOOT_JTAG_TMS", OUT_DIR },
                { "BOOT_JTAG_TRSTN", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M0", {
                { "M0_ACLK", IN_DIR },
                { "M0_ARADDR", IN_DIR },
                { "M0_ARBURST", IN_DIR },
                { "M0_ARCACHE", IN_DIR },
                { "M0_ARESETN_I", OUT_DIR },
                { "M0_ARID", IN_DIR },
                { "M0_ARLEN", IN_DIR },
                { "M0_ARLOCK", IN_DIR },
                { "M0_ARPROT", IN_DIR },
                { "M0_ARREADY", OUT_DIR },
                { "M0_ARSIZE", IN_DIR },
                { "M0_ARVALID", IN_DIR },
                { "M0_AWADDR", IN_DIR },
                { "M0_AWBURST", IN_DIR },
                { "M0_AWCACHE", IN_DIR },
                { "M0_AWID", IN_DIR },
                { "M0_AWLEN", IN_DIR },
                { "M0_AWLOCK", IN_DIR },
                { "M0_AWPROT", IN_DIR },
                { "M0_AWREADY", OUT_DIR },
                { "M0_AWSIZE", IN_DIR },
                { "M0_AWVALID", IN_DIR },
                { "M0_BID", OUT_DIR },
                { "M0_BREADY", IN_DIR },
                { "M0_BRESP", OUT_DIR },
                { "M0_BVALID", OUT_DIR },
                { "M0_RDATA", OUT_DIR },
                { "M0_RID", OUT_DIR },
                { "M0_RLAST", OUT_DIR },
                { "M0_RREADY", IN_DIR },
                { "M0_RRESP", OUT_DIR },
                { "M0_RVALID", OUT_DIR },
                { "M0_WDATA", IN_DIR },
                { "M0_WLAST", IN_DIR },
                { "M0_WREADY", OUT_DIR },
                { "M0_WSTRB", IN_DIR },
                { "M0_WVALID", IN_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M1", {
                { "M1_ACLK", IN_DIR },
                { "M1_ARADDR", IN_DIR },
                { "M1_ARBURST", IN_DIR },
                { "M1_ARCACHE", IN_DIR },
                { "M1_ARESETN_I", OUT_DIR },
                { "M1_ARID", IN_DIR },
                { "M1_ARLEN", IN_DIR },
                { "M1_ARLOCK", IN_DIR },
                { "M1_ARPROT", IN_DIR },
                { "M1_ARREADY", OUT_DIR },
                { "M1_ARSIZE", IN_DIR },
                { "M1_ARVALID", IN_DIR },
                { "M1_AWADDR", IN_DIR },
                { "M1_AWBURST", IN_DIR },
                { "M1_AWCACHE", IN_DIR },
                { "M1_AWID", IN_DIR },
                { "M1_AWLEN", IN_DIR },
                { "M1_AWLOCK", IN_DIR },
                { "M1_AWPROT", IN_DIR },
                { "M1_AWREADY", OUT_DIR },
                { "M1_AWSIZE", IN_DIR },
                { "M1_AWVALID", IN_DIR },
                { "M1_BID", OUT_DIR },
                { "M1_BREADY", IN_DIR },
                { "M1_BRESP", OUT_DIR },
                { "M1_BVALID", OUT_DIR },
                { "M1_RDATA", OUT_DIR },
                { "M1_RID", OUT_DIR },
                { "M1_RLAST", OUT_DIR },
                { "M1_RREADY", IN_DIR },
                { "M1_RRESP", OUT_DIR },
                { "M1_RVALID", OUT_DIR },
                { "M1_WDATA", IN_DIR },
                { "M1_WLAST", IN_DIR },
                { "M1_WREADY", OUT_DIR },
                { "M1_WSTRB", IN_DIR },
                { "M1_WVALID", IN_DIR },
            } },
            { "IO_BUF", {
                { "I", IN_DIR },
                { "IO", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_BUFT_DS", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "OE", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "I_DDR", {
                { "C", IN_CLK },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "CLK_BUF", {
                { "I", IN_CLK },
                { "O", OUT_CLK },
            } },
            { "IO_BUF_DS", {
                { "I", IN_DIR },
                { "ION", INOUT_DIR },
                { "IOP", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_DDR", {
                { "C", IN_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "E", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "PLL", {
                { "CLK_IN", IN_CLK },
                { "CLK_OUT0", OUT_DIR },
                { "CLK_OUT0_EN", IN_DIR },
                { "CLK_OUT1", OUT_DIR },
                { "CLK_OUT1_EN", IN_DIR },
                { "CLK_OUT2", OUT_DIR },
                { "CLK_OUT2_EN", IN_DIR },
                { "CLK_OUT3", OUT_DIR },
                { "CLK_OUT3_EN", IN_DIR },
                { "GEARBOX_FAST_CLK", OUT_DIR },
                { "LOCK", OUT_DIR },
                { "PLL_EN", IN_DIR },
            } },
            { "SOC_FPGA_INTF_IRQ", {
                { "IRQ_CLK", IN_DIR },
                { "IRQ_RST_N", IN_RESET },
                { "IRQ_SET", OUT_DIR },
                { "IRQ_SRC", IN_DIR },
            } },
            { "O_SERDES", {
                { "CHANNEL_BOND_SYNC_IN", IN_DIR },
                { "CHANNEL_BOND_SYNC_OUT", OUT_DIR },
                { "CLK_EN", IN_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "LOAD_WORD", IN_DIR },
                { "OE", IN_DIR },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "BOOT_CLOCK", {
                { "O", OUT_CLK },
            } },
        } },
        { "gemini", {
            { "I_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_GPIO", {
                { "GPIO", INOUT_DIR },
                { "GPIO_CLK", IN_DIR },
                { "GPIO_I", OUT_DIR },
                { "GPIO_O", IN_DIR },
                { "GPIO_RST_N", IN_RESET },
                { "GPIO_T", IN_DIR },
            } },
            { "SOC_FPGA_INTF_DMA", {
                { "DMA_ACK", OUT_DIR },
                { "DMA_CLK", IN_DIR },
                { "DMA_REQ", IN_DIR },
                { "DMA_RST_N", IN_RESET },
            } },
            { "I_SERDES", {
                { "BITSLIP_ADJ", IN_DIR },
                { "CDR_CORE_CLK", OUT_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DATA_VALID", OUT_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "DPA_ERROR", OUT_DIR },
                { "DPA_LOCK", OUT_DIR },
                { "DPA_RST", IN_DIR },
                { "EN", IN_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "FIFO_RST", IN_RESET },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_BUFT", {
                { "I", IN_DIR },
                { "O", OUT_DIR },
                { "OE", IN_DIR },
            } },
            { "O_BUF_DS", {
                { "I", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AHB_S", {
                { "S0_HADDR", OUT_DIR },
                { "S0_HBURST", OUT_DIR },
                { "S0_HCLK", IN_DIR },
                { "S0_HMASTLOCK", OUT_DIR },
                { "S0_HPROT", OUT_DIR },
                { "S0_HRDATA", IN_DIR },
                { "S0_HREADY", IN_DIR },
                { "S0_HRESETN_I", OUT_DIR },
                { "S0_HRESP", IN_DIR },
                { "S0_HSEL", OUT_DIR },
                { "S0_HSIZE", OUT_DIR },
                { "S0_HTRANS", OUT_DIR },
                { "S0_HWBE", OUT_DIR },
                { "S0_HWDATA", OUT_DIR },
                { "S0_HWRITE", OUT_DIR },
            } },
            { "O_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_BUF_DS", {
                { "EN", IN_DIR },
                { "I_N", IN_DIR },
                { "I_P", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_JTAG", {
                { "BOOT_JTAG_EN", IN_DIR },
                { "BOOT_JTAG_TCK", IN_DIR },
                { "BOOT_JTAG_TDI", OUT_DIR },
                { "BOOT_JTAG_TDO", IN_DIR },
                { "BOOT_JTAG_TMS", OUT_DIR },
                { "BOOT_JTAG_TRSTN", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M0", {
                { "M0_ACLK", IN_DIR },
                { "M0_ARADDR", IN_DIR },
                { "M0_ARBURST", IN_DIR },
                { "M0_ARCACHE", IN_DIR },
                { "M0_ARESETN_I", OUT_DIR },
                { "M0_ARID", IN_DIR },
                { "M0_ARLEN", IN_DIR },
                { "M0_ARLOCK", IN_DIR },
                { "M0_ARPROT", IN_DIR },
                { "M0_ARREADY", OUT_DIR },
                { "M0_ARSIZE", IN_DIR },
                { "M0_ARVALID", IN_DIR },
                { "M0_AWADDR", IN_DIR },
                { "M0_AWBURST", IN_DIR },
                { "M0_AWCACHE", IN_DIR },
                { "M0_AWID", IN_DIR },
                { "M0_AWLEN", IN_DIR },
                { "M0_AWLOCK", IN_DIR },
                { "M0_AWPROT", IN_DIR },
                { "M0_AWREADY", OUT_DIR },
                { "M0_AWSIZE", IN_DIR },
                { "M0_AWVALID", IN_DIR },
                { "M0_BID", OUT_DIR },
                { "M0_BREADY", IN_DIR },
                { "M0_BRESP", OUT_DIR },
                { "M0_BVALID", OUT_DIR },
                { "M0_RDATA", OUT_DIR },
                { "M0_RID", OUT_DIR },
                { "M0_RLAST", OUT_DIR },
                { "M0_RREADY", IN_DIR },
                { "M0_RRESP", OUT_DIR },
                { "M0_RVALID", OUT_DIR },
                { "M0_WDATA", IN_DIR },
                { "M0_WLAST", IN_DIR },
                { "M0_WREADY", OUT_DIR },
                { "M0_WSTRB", IN_DIR },
                { "M0_WVALID", IN_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M1", {
                { "M1_ACLK", IN_DIR },
                { "M1_ARADDR", IN_DIR },
                { "M1_ARBURST", IN_DIR },
                { "M1_ARCACHE", IN_DIR },
                { "M1_ARESETN_I", OUT_DIR },
                { "M1_ARID", IN_DIR },
                { "M1_ARLEN", IN_DIR },
                { "M1_ARLOCK", IN_DIR },
                { "M1_ARPROT", IN_DIR },
                { "M1_ARREADY", OUT_DIR },
                { "M1_ARSIZE", IN_DIR },
                { "M1_ARVALID", IN_DIR },
                { "M1_AWADDR", IN_DIR },
                { "M1_AWBURST", IN_DIR },
                { "M1_AWCACHE", IN_DIR },
                { "M1_AWID", IN_DIR },
                { "M1_AWLEN", IN_DIR },
                { "M1_AWLOCK", IN_DIR },
                { "M1_AWPROT", IN_DIR },
                { "M1_AWREADY", OUT_DIR },
                { "M1_AWSIZE", IN_DIR },
                { "M1_AWVALID", IN_DIR },
                { "M1_BID", OUT_DIR },
                { "M1_BREADY", IN_DIR },
                { "M1_BRESP", OUT_DIR },
                { "M1_BVALID", OUT_DIR },
                { "M1_RDATA", OUT_DIR },
                { "M1_RID", OUT_DIR },
                { "M1_RLAST", OUT_DIR },
                { "M1_RREADY", IN_DIR },
                { "M1_RRESP", OUT_DIR },
                { "M1_RVALID", OUT_DIR },
                { "M1_WDATA", IN_DIR },
                { "M1_WLAST", IN_DIR },
                { "M1_WREADY", OUT_DIR },
                { "M1_WSTRB", IN_DIR },
                { "M1_WVALID", IN_DIR },
            } },
            { "IO_BUF", {
                { "I", IN_DIR },
                { "IO", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_BUFT_DS", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "OE", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "I_DDR", {
                { "C", IN_CLK },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "CLK_BUF", {
                { "I", IN_CLK },
                { "O", OUT_CLK },
            } },
            { "IO_BUF_DS", {
                { "I", IN_DIR },
                { "ION", INOUT_DIR },
                { "IOP", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_DDR", {
                { "C", IN_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "E", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "PLL", {
                { "CLK_IN", IN_CLK },
                { "CLK_OUT0", OUT_DIR },
                { "CLK_OUT0_EN", IN_DIR },
                { "CLK_OUT1", OUT_DIR },
                { "CLK_OUT1_EN", IN_DIR },
                { "CLK_OUT2", OUT_DIR },
                { "CLK_OUT2_EN", IN_DIR },
                { "CLK_OUT3", OUT_DIR },
                { "CLK_OUT3_EN", IN_DIR },
                { "GEARBOX_FAST_CLK", OUT_DIR },
                { "LOCK", OUT_DIR },
                { "PLL_EN", IN_DIR },
            } },
            { "SOC_FPGA_INTF_IRQ", {
                { "IRQ_CLK", IN_DIR },
                { "IRQ_RST_N", IN_RESET },
                { "IRQ_SET", OUT_DIR },
                { "IRQ_SRC", IN_DIR },
            } },
            { "O_SERDES", {
                { "CHANNEL_BOND_SYNC_IN", IN_DIR },
                { "CHANNEL_BOND_SYNC_OUT", OUT_DIR },
                { "CLK_EN", IN_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "LOAD_WORD", IN_DIR },
                { "OE", IN_DIR },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "BOOT_CLOCK", {
                { "O", OUT_CLK },
            } },
        } },
        { "gemini_100K", {
            { "I_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_GPIO", {
                { "GPIO", INOUT_DIR },
                { "GPIO_CLK", IN_DIR },
                { "GPIO_I", OUT_DIR },
                { "GPIO_O", IN_DIR },
                { "GPIO_RST_N", IN_RESET },
                { "GPIO_T", IN_DIR },
            } },
            { "SOC_FPGA_INTF_DMA", {
                { "DMA_ACK", OUT_DIR },
                { "DMA_CLK", IN_DIR },
                { "DMA_REQ", IN_DIR },
                { "DMA_RST_N", IN_RESET },
            } },
            { "I_SERDES", {
                { "BITSLIP_ADJ", IN_DIR },
                { "CDR_CORE_CLK", OUT_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DATA_VALID", OUT_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "DPA_ERROR", OUT_DIR },
                { "DPA_LOCK", OUT_DIR },
                { "DPA_RST", IN_DIR },
                { "EN", IN_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "FIFO_RST", IN_RESET },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_BUFT", {
                { "I", IN_DIR },
                { "O", OUT_DIR },
                { "OE", IN_DIR },
            } },
            { "O_BUF_DS", {
                { "I", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AHB_S", {
                { "S0_HADDR", OUT_DIR },
                { "S0_HBURST", OUT_DIR },
                { "S0_HCLK", IN_DIR },
                { "S0_HMASTLOCK", OUT_DIR },
                { "S0_HPROT", OUT_DIR },
                { "S0_HRDATA", IN_DIR },
                { "S0_HREADY", IN_DIR },
                { "S0_HRESETN_I", OUT_DIR },
                { "S0_HRESP", IN_DIR },
                { "S0_HSEL", OUT_DIR },
                { "S0_HSIZE", OUT_DIR },
                { "S0_HTRANS", OUT_DIR },
                { "S0_HWBE", OUT_DIR },
                { "S0_HWDATA", OUT_DIR },
                { "S0_HWRITE", OUT_DIR },
            } },
            { "O_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_BUF_DS", {
                { "EN", IN_DIR },
                { "I_N", IN_DIR },
                { "I_P", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_JTAG", {
                { "BOOT_JTAG_EN", IN_DIR },
                { "BOOT_JTAG_TCK", IN_DIR },
                { "BOOT_JTAG_TDI", OUT_DIR },
                { "BOOT_JTAG_TDO", IN_DIR },
                { "BOOT_JTAG_TMS", OUT_DIR },
                { "BOOT_JTAG_TRSTN", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M0", {
                { "M0_ACLK", IN_DIR },
                { "M0_ARADDR", IN_DIR },
                { "M0_ARBURST", IN_DIR },
                { "M0_ARCACHE", IN_DIR },
                { "M0_ARESETN_I", OUT_DIR },
                { "M0_ARID", IN_DIR },
                { "M0_ARLEN", IN_DIR },
                { "M0_ARLOCK", IN_DIR },
                { "M0_ARPROT", IN_DIR },
                { "M0_ARREADY", OUT_DIR },
                { "M0_ARSIZE", IN_DIR },
                { "M0_ARVALID", IN_DIR },
                { "M0_AWADDR", IN_DIR },
                { "M0_AWBURST", IN_DIR },
                { "M0_AWCACHE", IN_DIR },
                { "M0_AWID", IN_DIR },
                { "M0_AWLEN", IN_DIR },
                { "M0_AWLOCK", IN_DIR },
                { "M0_AWPROT", IN_DIR },
                { "M0_AWREADY", OUT_DIR },
                { "M0_AWSIZE", IN_DIR },
                { "M0_AWVALID", IN_DIR },
                { "M0_BID", OUT_DIR },
                { "M0_BREADY", IN_DIR },
                { "M0_BRESP", OUT_DIR },
                { "M0_BVALID", OUT_DIR },
                { "M0_RDATA", OUT_DIR },
                { "M0_RID", OUT_DIR },
                { "M0_RLAST", OUT_DIR },
                { "M0_RREADY", IN_DIR },
                { "M0_RRESP", OUT_DIR },
                { "M0_RVALID", OUT_DIR },
                { "M0_WDATA", IN_DIR },
                { "M0_WLAST", IN_DIR },
                { "M0_WREADY", OUT_DIR },
                { "M0_WSTRB", IN_DIR },
                { "M0_WVALID", IN_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M1", {
                { "M1_ACLK", IN_DIR },
                { "M1_ARADDR", IN_DIR },
                { "M1_ARBURST", IN_DIR },
                { "M1_ARCACHE", IN_DIR },
                { "M1_ARESETN_I", OUT_DIR },
                { "M1_ARID", IN_DIR },
                { "M1_ARLEN", IN_DIR },
                { "M1_ARLOCK", IN_DIR },
                { "M1_ARPROT", IN_DIR },
                { "M1_ARREADY", OUT_DIR },
                { "M1_ARSIZE", IN_DIR },
                { "M1_ARVALID", IN_DIR },
                { "M1_AWADDR", IN_DIR },
                { "M1_AWBURST", IN_DIR },
                { "M1_AWCACHE", IN_DIR },
                { "M1_AWID", IN_DIR },
                { "M1_AWLEN", IN_DIR },
                { "M1_AWLOCK", IN_DIR },
                { "M1_AWPROT", IN_DIR },
                { "M1_AWREADY", OUT_DIR },
                { "M1_AWSIZE", IN_DIR },
                { "M1_AWVALID", IN_DIR },
                { "M1_BID", OUT_DIR },
                { "M1_BREADY", IN_DIR },
                { "M1_BRESP", OUT_DIR },
                { "M1_BVALID", OUT_DIR },
                { "M1_RDATA", OUT_DIR },
                { "M1_RID", OUT_DIR },
                { "M1_RLAST", OUT_DIR },
                { "M1_RREADY", IN_DIR },
                { "M1_RRESP", OUT_DIR },
                { "M1_RVALID", OUT_DIR },
                { "M1_WDATA", IN_DIR },
                { "M1_WLAST", IN_DIR },
                { "M1_WREADY", OUT_DIR },
                { "M1_WSTRB", IN_DIR },
                { "M1_WVALID", IN_DIR },
            } },
            { "IO_BUF", {
                { "I", IN_DIR },
                { "IO", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_BUFT_DS", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "OE", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "I_DDR", {
                { "C", IN_CLK },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "CLK_BUF", {
                { "I", IN_CLK },
                { "O", OUT_CLK },
            } },
            { "IO_BUF_DS", {
                { "I", IN_DIR },
                { "ION", INOUT_DIR },
                { "IOP", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_DDR", {
                { "C", IN_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "E", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "PLL", {
                { "CLK_IN", IN_CLK },
                { "CLK_OUT0", OUT_DIR },
                { "CLK_OUT0_EN", IN_DIR },
                { "CLK_OUT1", OUT_DIR },
                { "CLK_OUT1_EN", IN_DIR },
                { "CLK_OUT2", OUT_DIR },
                { "CLK_OUT2_EN", IN_DIR },
                { "CLK_OUT3", OUT_DIR },
                { "CLK_OUT3_EN", IN_DIR },
                { "GEARBOX_FAST_CLK", OUT_DIR },
                { "LOCK", OUT_DIR },
                { "PLL_EN", IN_DIR },
            } },
            { "SOC_FPGA_INTF_IRQ", {
                { "IRQ_CLK", IN_DIR },
                { "IRQ_RST_N", IN_RESET },
                { "IRQ_SET", OUT_DIR },
                { "IRQ_SRC", IN_DIR },
            } },
            { "O_SERDES", {
                { "CHANNEL_BOND_SYNC_IN", IN_DIR },
                { "CHANNEL_BOND_SYNC_OUT", OUT_DIR },
                { "CLK_EN", IN_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "LOAD_WORD", IN_DIR },
                { "OE", IN_DIR },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "BOOT_CLOCK", {
                { "O", OUT_CLK },
            } },
        } },
        { "gemini_10x8", {
            { "I_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_GPIO", {
                { "GPIO", INOUT_DIR },
                { "GPIO_CLK", IN_DIR },
                { "GPIO_I", OUT_DIR },
                { "GPIO_O", IN_DIR },
                { "GPIO_RST_N", IN_RESET },
                { "GPIO_T", IN_DIR },
            } },
            { "SOC_FPGA_INTF_DMA", {
                { "DMA_ACK", OUT_DIR },
                { "DMA_CLK", IN_DIR },
                { "DMA_REQ", IN_DIR },
                { "DMA_RST_N", IN_RESET },
            } },
            { "I_SERDES", {
                { "BITSLIP_ADJ", IN_DIR },
                { "CDR_CORE_CLK", OUT_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DATA_VALID", OUT_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "DPA_ERROR", OUT_DIR },
                { "DPA_LOCK", OUT_DIR },
                { "DPA_RST", IN_DIR },
                { "EN", IN_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "FIFO_RST", IN_RESET },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_BUFT", {
                { "I", IN_DIR },
                { "O", OUT_DIR },
                { "OE", IN_DIR },
            } },
            { "O_BUF_DS", {
                { "I", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AHB_S", {
                { "S0_HADDR", OUT_DIR },
                { "S0_HBURST", OUT_DIR },
                { "S0_HCLK", IN_DIR },
                { "S0_HMASTLOCK", OUT_DIR },
                { "S0_HPROT", OUT_DIR },
                { "S0_HRDATA", IN_DIR },
                { "S0_HREADY", IN_DIR },
                { "S0_HRESETN_I", OUT_DIR },
                { "S0_HRESP", IN_DIR },
                { "S0_HSEL", OUT_DIR },
                { "S0_HSIZE", OUT_DIR },
                { "S0_HTRANS", OUT_DIR },
                { "S0_HWBE", OUT_DIR },
                { "S0_HWDATA", OUT_DIR },
                { "S0_HWRITE", OUT_DIR },
            } },
            { "O_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_BUF_DS", {
                { "EN", IN_DIR },
                { "I_N", IN_DIR },
                { "I_P", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_JTAG", {
                { "BOOT_JTAG_EN", IN_DIR },
                { "BOOT_JTAG_TCK", IN_DIR },
                { "BOOT_JTAG_TDI", OUT_DIR },
                { "BOOT_JTAG_TDO", IN_DIR },
                { "BOOT_JTAG_TMS", OUT_DIR },
                { "BOOT_JTAG_TRSTN", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M0", {
                { "M0_ACLK", IN_DIR },
                { "M0_ARADDR", IN_DIR },
                { "M0_ARBURST", IN_DIR },
                { "M0_ARCACHE", IN_DIR },
                { "M0_ARESETN_I", OUT_DIR },
                { "M0_ARID", IN_DIR },
                { "M0_ARLEN", IN_DIR },
                { "M0_ARLOCK", IN_DIR },
                { "M0_ARPROT", IN_DIR },
                { "M0_ARREADY", OUT_DIR },
                { "M0_ARSIZE", IN_DIR },
                { "M0_ARVALID", IN_DIR },
                { "M0_AWADDR", IN_DIR },
                { "M0_AWBURST", IN_DIR },
                { "M0_AWCACHE", IN_DIR },
                { "M0_AWID", IN_DIR },
                { "M0_AWLEN", IN_DIR },
                { "M0_AWLOCK", IN_DIR },
                { "M0_AWPROT", IN_DIR },
                { "M0_AWREADY", OUT_DIR },
                { "M0_AWSIZE", IN_DIR },
                { "M0_AWVALID", IN_DIR },
                { "M0_BID", OUT_DIR },
                { "M0_BREADY", IN_DIR },
                { "M0_BRESP", OUT_DIR },
                { "M0_BVALID", OUT_DIR },
                { "M0_RDATA", OUT_DIR },
                { "M0_RID", OUT_DIR },
                { "M0_RLAST", OUT_DIR },
                { "M0_RREADY", IN_DIR },
                { "M0_RRESP", OUT_DIR },
                { "M0_RVALID", OUT_DIR },
                { "M0_WDATA", IN_DIR },
                { "M0_WLAST", IN_DIR },
                { "M0_WREADY", OUT_DIR },
                { "M0_WSTRB", IN_DIR },
                { "M0_WVALID", IN_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M1", {
                { "M1_ACLK", IN_DIR },
                { "M1_ARADDR", IN_DIR },
                { "M1_ARBURST", IN_DIR },
                { "M1_ARCACHE", IN_DIR },
                { "M1_ARESETN_I", OUT_DIR },
                { "M1_ARID", IN_DIR },
                { "M1_ARLEN", IN_DIR },
                { "M1_ARLOCK", IN_DIR },
                { "M1_ARPROT", IN_DIR },
                { "M1_ARREADY", OUT_DIR },
                { "M1_ARSIZE", IN_DIR },
                { "M1_ARVALID", IN_DIR },
                { "M1_AWADDR", IN_DIR },
                { "M1_AWBURST", IN_DIR },
                { "M1_AWCACHE", IN_DIR },
                { "M1_AWID", IN_DIR },
                { "M1_AWLEN", IN_DIR },
                { "M1_AWLOCK", IN_DIR },
                { "M1_AWPROT", IN_DIR },
                { "M1_AWREADY", OUT_DIR },
                { "M1_AWSIZE", IN_DIR },
                { "M1_AWVALID", IN_DIR },
                { "M1_BID", OUT_DIR },
                { "M1_BREADY", IN_DIR },
                { "M1_BRESP", OUT_DIR },
                { "M1_BVALID", OUT_DIR },
                { "M1_RDATA", OUT_DIR },
                { "M1_RID", OUT_DIR },
                { "M1_RLAST", OUT_DIR },
                { "M1_RREADY", IN_DIR },
                { "M1_RRESP", OUT_DIR },
                { "M1_RVALID", OUT_DIR },
                { "M1_WDATA", IN_DIR },
                { "M1_WLAST", IN_DIR },
                { "M1_WREADY", OUT_DIR },
                { "M1_WSTRB", IN_DIR },
                { "M1_WVALID", IN_DIR },
            } },
            { "IO_BUF", {
                { "I", IN_DIR },
                { "IO", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_BUFT_DS", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "OE", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "I_DDR", {
                { "C", IN_CLK },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "CLK_BUF", {
                { "I", IN_CLK },
                { "O", OUT_CLK },
            } },
            { "IO_BUF_DS", {
                { "I", IN_DIR },
                { "ION", INOUT_DIR },
                { "IOP", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_DDR", {
                { "C", IN_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "E", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "PLL", {
                { "CLK_IN", IN_CLK },
                { "CLK_OUT0", OUT_DIR },
                { "CLK_OUT0_EN", IN_DIR },
                { "CLK_OUT1", OUT_DIR },
                { "CLK_OUT1_EN", IN_DIR },
                { "CLK_OUT2", OUT_DIR },
                { "CLK_OUT2_EN", IN_DIR },
                { "CLK_OUT3", OUT_DIR },
                { "CLK_OUT3_EN", IN_DIR },
                { "GEARBOX_FAST_CLK", OUT_DIR },
                { "LOCK", OUT_DIR },
                { "PLL_EN", IN_DIR },
            } },
            { "SOC_FPGA_INTF_IRQ", {
                { "IRQ_CLK", IN_DIR },
                { "IRQ_RST_N", IN_RESET },
                { "IRQ_SET", OUT_DIR },
                { "IRQ_SRC", IN_DIR },
            } },
            { "O_SERDES", {
                { "CHANNEL_BOND_SYNC_IN", IN_DIR },
                { "CHANNEL_BOND_SYNC_OUT", OUT_DIR },
                { "CLK_EN", IN_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "LOAD_WORD", IN_DIR },
                { "OE", IN_DIR },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "BOOT_CLOCK", {
                { "O", OUT_CLK },
            } },
        } },
        { "gemini_4x4", {
            { "I_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_GPIO", {
                { "GPIO", INOUT_DIR },
                { "GPIO_CLK", IN_DIR },
                { "GPIO_I", OUT_DIR },
                { "GPIO_O", IN_DIR },
                { "GPIO_RST_N", IN_RESET },
                { "GPIO_T", IN_DIR },
            } },
            { "SOC_FPGA_INTF_DMA", {
                { "DMA_ACK", OUT_DIR },
                { "DMA_CLK", IN_DIR },
                { "DMA_REQ", IN_DIR },
                { "DMA_RST_N", IN_RESET },
            } },
            { "I_SERDES", {
                { "BITSLIP_ADJ", IN_DIR },
                { "CDR_CORE_CLK", OUT_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DATA_VALID", OUT_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "DPA_ERROR", OUT_DIR },
                { "DPA_LOCK", OUT_DIR },
                { "DPA_RST", IN_DIR },
                { "EN", IN_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "FIFO_RST", IN_RESET },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_BUFT", {
                { "I", IN_DIR },
                { "O", OUT_DIR },
                { "OE", IN_DIR },
            } },
            { "O_BUF_DS", {
                { "I", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AHB_S", {
                { "S0_HADDR", OUT_DIR },
                { "S0_HBURST", OUT_DIR },
                { "S0_HCLK", IN_DIR },
                { "S0_HMASTLOCK", OUT_DIR },
                { "S0_HPROT", OUT_DIR },
                { "S0_HRDATA", IN_DIR },
                { "S0_HREADY", IN_DIR },
                { "S0_HRESETN_I", OUT_DIR },
                { "S0_HRESP", IN_DIR },
                { "S0_HSEL", OUT_DIR },
                { "S0_HSIZE", OUT_DIR },
                { "S0_HTRANS", OUT_DIR },
                { "S0_HWBE", OUT_DIR },
                { "S0_HWDATA", OUT_DIR },
                { "S0_HWRITE", OUT_DIR },
            } },
            { "O_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_BUF_DS", {
                { "EN", IN_DIR },
                { "I_N", IN_DIR },
                { "I_P", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_JTAG", {
                { "BOOT_JTAG_EN", IN_DIR },
                { "BOOT_JTAG_TCK", IN_DIR },
                { "BOOT_JTAG_TDI", OUT_DIR },
                { "BOOT_JTAG_TDO", IN_DIR },
                { "BOOT_JTAG_TMS", OUT_DIR },
                { "BOOT_JTAG_TRSTN", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M0", {
                { "M0_ACLK", IN_DIR },
                { "M0_ARADDR", IN_DIR },
                { "M0_ARBURST", IN_DIR },
                { "M0_ARCACHE", IN_DIR },
                { "M0_ARESETN_I", OUT_DIR },
                { "M0_ARID", IN_DIR },
                { "M0_ARLEN", IN_DIR },
                { "M0_ARLOCK", IN_DIR },
                { "M0_ARPROT", IN_DIR },
                { "M0_ARREADY", OUT_DIR },
                { "M0_ARSIZE", IN_DIR },
                { "M0_ARVALID", IN_DIR },
                { "M0_AWADDR", IN_DIR },
                { "M0_AWBURST", IN_DIR },
                { "M0_AWCACHE", IN_DIR },
                { "M0_AWID", IN_DIR },
                { "M0_AWLEN", IN_DIR },
                { "M0_AWLOCK", IN_DIR },
                { "M0_AWPROT", IN_DIR },
                { "M0_AWREADY", OUT_DIR },
                { "M0_AWSIZE", IN_DIR },
                { "M0_AWVALID", IN_DIR },
                { "M0_BID", OUT_DIR },
                { "M0_BREADY", IN_DIR },
                { "M0_BRESP", OUT_DIR },
                { "M0_BVALID", OUT_DIR },
                { "M0_RDATA", OUT_DIR },
                { "M0_RID", OUT_DIR },
                { "M0_RLAST", OUT_DIR },
                { "M0_RREADY", IN_DIR },
                { "M0_RRESP", OUT_DIR },
                { "M0_RVALID", OUT_DIR },
                { "M0_WDATA", IN_DIR },
                { "M0_WLAST", IN_DIR },
                { "M0_WREADY", OUT_DIR },
                { "M0_WSTRB", IN_DIR },
                { "M0_WVALID", IN_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M1", {
                { "M1_ACLK", IN_DIR },
                { "M1_ARADDR", IN_DIR },
                { "M1_ARBURST", IN_DIR },
                { "M1_ARCACHE", IN_DIR },
                { "M1_ARESETN_I", OUT_DIR },
                { "M1_ARID", IN_DIR },
                { "M1_ARLEN", IN_DIR },
                { "M1_ARLOCK", IN_DIR },
                { "M1_ARPROT", IN_DIR },
                { "M1_ARREADY", OUT_DIR },
                { "M1_ARSIZE", IN_DIR },
                { "M1_ARVALID", IN_DIR },
                { "M1_AWADDR", IN_DIR },
                { "M1_AWBURST", IN_DIR },
                { "M1_AWCACHE", IN_DIR },
                { "M1_AWID", IN_DIR },
                { "M1_AWLEN", IN_DIR },
                { "M1_AWLOCK", IN_DIR },
                { "M1_AWPROT", IN_DIR },
                { "M1_AWREADY", OUT_DIR },
                { "M1_AWSIZE", IN_DIR },
                { "M1_AWVALID", IN_DIR },
                { "M1_BID", OUT_DIR },
                { "M1_BREADY", IN_DIR },
                { "M1_BRESP", OUT_DIR },
                { "M1_BVALID", OUT_DIR },
                { "M1_RDATA", OUT_DIR },
                { "M1_RID", OUT_DIR },
                { "M1_RLAST", OUT_DIR },
                { "M1_RREADY", IN_DIR },
                { "M1_RRESP", OUT_DIR },
                { "M1_RVALID", OUT_DIR },
                { "M1_WDATA", IN_DIR },
                { "M1_WLAST", IN_DIR },
                { "M1_WREADY", OUT_DIR },
                { "M1_WSTRB", IN_DIR },
                { "M1_WVALID", IN_DIR },
            } },
            { "IO_BUF", {
                { "I", IN_DIR },
                { "IO", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_BUFT_DS", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "OE", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "I_DDR", {
                { "C", IN_CLK },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "CLK_BUF", {
                { "I", IN_CLK },
                { "O", OUT_CLK },
            } },
            { "IO_BUF_DS", {
                { "I", IN_DIR },
                { "ION", INOUT_DIR },
                { "IOP", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_DDR", {
                { "C", IN_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "E", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "PLL", {
                { "CLK_IN", IN_CLK },
                { "CLK_OUT0", OUT_DIR },
                { "CLK_OUT0_EN", IN_DIR },
                { "CLK_OUT1", OUT_DIR },
                { "CLK_OUT1_EN", IN_DIR },
                { "CLK_OUT2", OUT_DIR },
                { "CLK_OUT2_EN", IN_DIR },
                { "CLK_OUT3", OUT_DIR },
                { "CLK_OUT3_EN", IN_DIR },
                { "GEARBOX_FAST_CLK", OUT_DIR },
                { "LOCK", OUT_DIR },
                { "PLL_EN", IN_DIR },
            } },
            { "SOC_FPGA_INTF_IRQ", {
                { "IRQ_CLK", IN_DIR },
                { "IRQ_RST_N", IN_RESET },
                { "IRQ_SET", OUT_DIR },
                { "IRQ_SRC", IN_DIR },
            } },
            { "O_SERDES", {
                { "CHANNEL_BOND_SYNC_IN", IN_DIR },
                { "CHANNEL_BOND_SYNC_OUT", OUT_DIR },
                { "CLK_EN", IN_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "LOAD_WORD", IN_DIR },
                { "OE", IN_DIR },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "BOOT_CLOCK", {
                { "O", OUT_CLK },
            } },
        } },
        { "gemini_compact_104x68", {
            { "I_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_GPIO", {
                { "GPIO", INOUT_DIR },
                { "GPIO_CLK", IN_DIR },
                { "GPIO_I", OUT_DIR },
                { "GPIO_O", IN_DIR },
                { "GPIO_RST_N", IN_RESET },
                { "GPIO_T", IN_DIR },
            } },
            { "SOC_FPGA_INTF_DMA", {
                { "DMA_ACK", OUT_DIR },
                { "DMA_CLK", IN_DIR },
                { "DMA_REQ", IN_DIR },
                { "DMA_RST_N", IN_RESET },
            } },
            { "I_SERDES", {
                { "BITSLIP_ADJ", IN_DIR },
                { "CDR_CORE_CLK", OUT_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DATA_VALID", OUT_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "DPA_ERROR", OUT_DIR },
                { "DPA_LOCK", OUT_DIR },
                { "DPA_RST", IN_DIR },
                { "EN", IN_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "FIFO_RST", IN_RESET },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_BUFT", {
                { "I", IN_DIR },
                { "O", OUT_DIR },
                { "OE", IN_DIR },
            } },
            { "O_BUF_DS", {
                { "I", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AHB_S", {
                { "S0_HADDR", OUT_DIR },
                { "S0_HBURST", OUT_DIR },
                { "S0_HCLK", IN_DIR },
                { "S0_HMASTLOCK", OUT_DIR },
                { "S0_HPROT", OUT_DIR },
                { "S0_HRDATA", IN_DIR },
                { "S0_HREADY", IN_DIR },
                { "S0_HRESETN_I", OUT_DIR },
                { "S0_HRESP", IN_DIR },
                { "S0_HSEL", OUT_DIR },
                { "S0_HSIZE", OUT_DIR },
                { "S0_HTRANS", OUT_DIR },
                { "S0_HWBE", OUT_DIR },
                { "S0_HWDATA", OUT_DIR },
                { "S0_HWRITE", OUT_DIR },
            } },
            { "O_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_BUF_DS", {
                { "EN", IN_DIR },
                { "I_N", IN_DIR },
                { "I_P", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_JTAG", {
                { "BOOT_JTAG_EN", IN_DIR },
                { "BOOT_JTAG_TCK", IN_DIR },
                { "BOOT_JTAG_TDI", OUT_DIR },
                { "BOOT_JTAG_TDO", IN_DIR },
                { "BOOT_JTAG_TMS", OUT_DIR },
                { "BOOT_JTAG_TRSTN", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M0", {
                { "M0_ACLK", IN_DIR },
                { "M0_ARADDR", IN_DIR },
                { "M0_ARBURST", IN_DIR },
                { "M0_ARCACHE", IN_DIR },
                { "M0_ARESETN_I", OUT_DIR },
                { "M0_ARID", IN_DIR },
                { "M0_ARLEN", IN_DIR },
                { "M0_ARLOCK", IN_DIR },
                { "M0_ARPROT", IN_DIR },
                { "M0_ARREADY", OUT_DIR },
                { "M0_ARSIZE", IN_DIR },
                { "M0_ARVALID", IN_DIR },
                { "M0_AWADDR", IN_DIR },
                { "M0_AWBURST", IN_DIR },
                { "M0_AWCACHE", IN_DIR },
                { "M0_AWID", IN_DIR },
                { "M0_AWLEN", IN_DIR },
                { "M0_AWLOCK", IN_DIR },
                { "M0_AWPROT", IN_DIR },
                { "M0_AWREADY", OUT_DIR },
                { "M0_AWSIZE", IN_DIR },
                { "M0_AWVALID", IN_DIR },
                { "M0_BID", OUT_DIR },
                { "M0_BREADY", IN_DIR },
                { "M0_BRESP", OUT_DIR },
                { "M0_BVALID", OUT_DIR },
                { "M0_RDATA", OUT_DIR },
                { "M0_RID", OUT_DIR },
                { "M0_RLAST", OUT_DIR },
                { "M0_RREADY", IN_DIR },
                { "M0_RRESP", OUT_DIR },
                { "M0_RVALID", OUT_DIR },
                { "M0_WDATA", IN_DIR },
                { "M0_WLAST", IN_DIR },
                { "M0_WREADY", OUT_DIR },
                { "M0_WSTRB", IN_DIR },
                { "M0_WVALID", IN_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M1", {
                { "M1_ACLK", IN_DIR },
                { "M1_ARADDR", IN_DIR },
                { "M1_ARBURST", IN_DIR },
                { "M1_ARCACHE", IN_DIR },
                { "M1_ARESETN_I", OUT_DIR },
                { "M1_ARID", IN_DIR },
                { "M1_ARLEN", IN_DIR },
                { "M1_ARLOCK", IN_DIR },
                { "M1_ARPROT", IN_DIR },
                { "M1_ARREADY", OUT_DIR },
                { "M1_ARSIZE", IN_DIR },
                { "M1_ARVALID", IN_DIR },
                { "M1_AWADDR", IN_DIR },
                { "M1_AWBURST", IN_DIR },
                { "M1_AWCACHE", IN_DIR },
                { "M1_AWID", IN_DIR },
                { "M1_AWLEN", IN_DIR },
                { "M1_AWLOCK", IN_DIR },
                { "M1_AWPROT", IN_DIR },
                { "M1_AWREADY", OUT_DIR },
                { "M1_AWSIZE", IN_DIR },
                { "M1_AWVALID", IN_DIR },
                { "M1_BID", OUT_DIR },
                { "M1_BREADY", IN_DIR },
                { "M1_BRESP", OUT_DIR },
                { "M1_BVALID", OUT_DIR },
                { "M1_RDATA", OUT_DIR },
                { "M1_RID", OUT_DIR },
                { "M1_RLAST", OUT_DIR },
                { "M1_RREADY", IN_DIR },
                { "M1_RRESP", OUT_DIR },
                { "M1_RVALID", OUT_DIR },
                { "M1_WDATA", IN_DIR },
                { "M1_WLAST", IN_DIR },
                { "M1_WREADY", OUT_DIR },
                { "M1_WSTRB", IN_DIR },
                { "M1_WVALID", IN_DIR },
            } },
            { "IO_BUF", {
                { "I", IN_DIR },
                { "IO", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_BUFT_DS", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "OE", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "I_DDR", {
                { "C", IN_CLK },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "CLK_BUF", {
                { "I", IN_CLK },
                { "O", OUT_CLK },
            } },
            { "IO_BUF_DS", {
                { "I", IN_DIR },
                { "ION", INOUT_DIR },
                { "IOP", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_DDR", {
                { "C", IN_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "E", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "PLL", {
                { "CLK_IN", IN_CLK },
                { "CLK_OUT0", OUT_DIR },
                { "CLK_OUT0_EN", IN_DIR },
                { "CLK_OUT1", OUT_DIR },
                { "CLK_OUT1_EN", IN_DIR },
                { "CLK_OUT2", OUT_DIR },
                { "CLK_OUT2_EN", IN_DIR },
                { "CLK_OUT3", OUT_DIR },
                { "CLK_OUT3_EN", IN_DIR },
                { "GEARBOX_FAST_CLK", OUT_DIR },
                { "LOCK", OUT_DIR },
                { "PLL_EN", IN_DIR },
            } },
            { "SOC_FPGA_INTF_IRQ", {
                { "IRQ_CLK", IN_DIR },
                { "IRQ_RST_N", IN_RESET },
                { "IRQ_SET", OUT_DIR },
                { "IRQ_SRC", IN_DIR },
            } },
            { "O_SERDES", {
                { "CHANNEL_BOND_SYNC_IN", IN_DIR },
                { "CHANNEL_BOND_SYNC_OUT", OUT_DIR },
                { "CLK_EN", IN_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "LOAD_WORD", IN_DIR },
                { "OE", IN_DIR },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "BOOT_CLOCK", {
                { "O", OUT_CLK },
            } },
        } },
        { "gemini_compact_104x86", {
            { "I_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_GPIO", {
                { "GPIO", INOUT_DIR },
                { "GPIO_CLK", IN_DIR },
                { "GPIO_I", OUT_DIR },
                { "GPIO_O", IN_DIR },
                { "GPIO_RST_N", IN_RESET },
                { "GPIO_T", IN_DIR },
            } },
            { "SOC_FPGA_INTF_DMA", {
                { "DMA_ACK", OUT_DIR },
                { "DMA_CLK", IN_DIR },
                { "DMA_REQ", IN_DIR },
                { "DMA_RST_N", IN_RESET },
            } },
            { "I_SERDES", {
                { "BITSLIP_ADJ", IN_DIR },
                { "CDR_CORE_CLK", OUT_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DATA_VALID", OUT_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "DPA_ERROR", OUT_DIR },
                { "DPA_LOCK", OUT_DIR },
                { "DPA_RST", IN_DIR },
                { "EN", IN_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "FIFO_RST", IN_RESET },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_BUFT", {
                { "I", IN_DIR },
                { "O", OUT_DIR },
                { "OE", IN_DIR },
            } },
            { "O_BUF_DS", {
                { "I", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AHB_S", {
                { "S0_HADDR", OUT_DIR },
                { "S0_HBURST", OUT_DIR },
                { "S0_HCLK", IN_DIR },
                { "S0_HMASTLOCK", OUT_DIR },
                { "S0_HPROT", OUT_DIR },
                { "S0_HRDATA", IN_DIR },
                { "S0_HREADY", IN_DIR },
                { "S0_HRESETN_I", OUT_DIR },
                { "S0_HRESP", IN_DIR },
                { "S0_HSEL", OUT_DIR },
                { "S0_HSIZE", OUT_DIR },
                { "S0_HTRANS", OUT_DIR },
                { "S0_HWBE", OUT_DIR },
                { "S0_HWDATA", OUT_DIR },
                { "S0_HWRITE", OUT_DIR },
            } },
            { "O_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_BUF_DS", {
                { "EN", IN_DIR },
                { "I_N", IN_DIR },
                { "I_P", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_JTAG", {
                { "BOOT_JTAG_EN", IN_DIR },
                { "BOOT_JTAG_TCK", IN_DIR },
                { "BOOT_JTAG_TDI", OUT_DIR },
                { "BOOT_JTAG_TDO", IN_DIR },
                { "BOOT_JTAG_TMS", OUT_DIR },
                { "BOOT_JTAG_TRSTN", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M0", {
                { "M0_ACLK", IN_DIR },
                { "M0_ARADDR", IN_DIR },
                { "M0_ARBURST", IN_DIR },
                { "M0_ARCACHE", IN_DIR },
                { "M0_ARESETN_I", OUT_DIR },
                { "M0_ARID", IN_DIR },
                { "M0_ARLEN", IN_DIR },
                { "M0_ARLOCK", IN_DIR },
                { "M0_ARPROT", IN_DIR },
                { "M0_ARREADY", OUT_DIR },
                { "M0_ARSIZE", IN_DIR },
                { "M0_ARVALID", IN_DIR },
                { "M0_AWADDR", IN_DIR },
                { "M0_AWBURST", IN_DIR },
                { "M0_AWCACHE", IN_DIR },
                { "M0_AWID", IN_DIR },
                { "M0_AWLEN", IN_DIR },
                { "M0_AWLOCK", IN_DIR },
                { "M0_AWPROT", IN_DIR },
                { "M0_AWREADY", OUT_DIR },
                { "M0_AWSIZE", IN_DIR },
                { "M0_AWVALID", IN_DIR },
                { "M0_BID", OUT_DIR },
                { "M0_BREADY", IN_DIR },
                { "M0_BRESP", OUT_DIR },
                { "M0_BVALID", OUT_DIR },
                { "M0_RDATA", OUT_DIR },
                { "M0_RID", OUT_DIR },
                { "M0_RLAST", OUT_DIR },
                { "M0_RREADY", IN_DIR },
                { "M0_RRESP", OUT_DIR },
                { "M0_RVALID", OUT_DIR },
                { "M0_WDATA", IN_DIR },
                { "M0_WLAST", IN_DIR },
                { "M0_WREADY", OUT_DIR },
                { "M0_WSTRB", IN_DIR },
                { "M0_WVALID", IN_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M1", {
                { "M1_ACLK", IN_DIR },
                { "M1_ARADDR", IN_DIR },
                { "M1_ARBURST", IN_DIR },
                { "M1_ARCACHE", IN_DIR },
                { "M1_ARESETN_I", OUT_DIR },
                { "M1_ARID", IN_DIR },
                { "M1_ARLEN", IN_DIR },
                { "M1_ARLOCK", IN_DIR },
                { "M1_ARPROT", IN_DIR },
                { "M1_ARREADY", OUT_DIR },
                { "M1_ARSIZE", IN_DIR },
                { "M1_ARVALID", IN_DIR },
                { "M1_AWADDR", IN_DIR },
                { "M1_AWBURST", IN_DIR },
                { "M1_AWCACHE", IN_DIR },
                { "M1_AWID", IN_DIR },
                { "M1_AWLEN", IN_DIR },
                { "M1_AWLOCK", IN_DIR },
                { "M1_AWPROT", IN_DIR },
                { "M1_AWREADY", OUT_DIR },
                { "M1_AWSIZE", IN_DIR },
                { "M1_AWVALID", IN_DIR },
                { "M1_BID", OUT_DIR },
                { "M1_BREADY", IN_DIR },
                { "M1_BRESP", OUT_DIR },
                { "M1_BVALID", OUT_DIR },
                { "M1_RDATA", OUT_DIR },
                { "M1_RID", OUT_DIR },
                { "M1_RLAST", OUT_DIR },
                { "M1_RREADY", IN_DIR },
                { "M1_RRESP", OUT_DIR },
                { "M1_RVALID", OUT_DIR },
                { "M1_WDATA", IN_DIR },
                { "M1_WLAST", IN_DIR },
                { "M1_WREADY", OUT_DIR },
                { "M1_WSTRB", IN_DIR },
                { "M1_WVALID", IN_DIR },
            } },
            { "IO_BUF", {
                { "I", IN_DIR },
                { "IO", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_BUFT_DS", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "OE", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "I_DDR", {
                { "C", IN_CLK },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "CLK_BUF", {
                { "I", IN_CLK },
                { "O", OUT_CLK },
            } },
            { "IO_BUF_DS", {
                { "I", IN_DIR },
                { "ION", INOUT_DIR },
                { "IOP", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_DDR", {
                { "C", IN_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "E", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "PLL", {
                { "CLK_IN", IN_CLK },
                { "CLK_OUT0", OUT_DIR },
                { "CLK_OUT0_EN", IN_DIR },
                { "CLK_OUT1", OUT_DIR },
                { "CLK_OUT1_EN", IN_DIR },
                { "CLK_OUT2", OUT_DIR },
                { "CLK_OUT2_EN", IN_DIR },
                { "CLK_OUT3", OUT_DIR },
                { "CLK_OUT3_EN", IN_DIR },
                { "GEARBOX_FAST_CLK", OUT_DIR },
                { "LOCK", OUT_DIR },
                { "PLL_EN", IN_DIR },
            } },
            { "SOC_FPGA_INTF_IRQ", {
                { "IRQ_CLK", IN_DIR },
                { "IRQ_RST_N", IN_RESET },
                { "IRQ_SET", OUT_DIR },
                { "IRQ_SRC", IN_DIR },
            } },
            { "O_SERDES", {
                { "CHANNEL_BOND_SYNC_IN", IN_DIR },
                { "CHANNEL_BOND_SYNC_OUT", OUT_DIR },
                { "CLK_EN", IN_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "LOAD_WORD", IN_DIR },
                { "OE", IN_DIR },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "BOOT_CLOCK", {
                { "O", OUT_CLK },
            } },
        } },
        { "gemini_compact_10x8", {
            { "I_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_GPIO", {
                { "GPIO", INOUT_DIR },
                { "GPIO_CLK", IN_DIR },
                { "GPIO_I", OUT_DIR },
                { "GPIO_O", IN_DIR },
                { "GPIO_RST_N", IN_RESET },
                { "GPIO_T", IN_DIR },
            } },
            { "SOC_FPGA_INTF_DMA", {
                { "DMA_ACK", OUT_DIR },
                { "DMA_CLK", IN_DIR },
                { "DMA_REQ", IN_DIR },
                { "DMA_RST_N", IN_RESET },
            } },
            { "I_SERDES", {
                { "BITSLIP_ADJ", IN_DIR },
                { "CDR_CORE_CLK", OUT_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DATA_VALID", OUT_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "DPA_ERROR", OUT_DIR },
                { "DPA_LOCK", OUT_DIR },
                { "DPA_RST", IN_DIR },
                { "EN", IN_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "FIFO_RST", IN_RESET },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_BUFT", {
                { "I", IN_DIR },
                { "O", OUT_DIR },
                { "OE", IN_DIR },
            } },
            { "O_BUF_DS", {
                { "I", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AHB_S", {
                { "S0_HADDR", OUT_DIR },
                { "S0_HBURST", OUT_DIR },
                { "S0_HCLK", IN_DIR },
                { "S0_HMASTLOCK", OUT_DIR },
                { "S0_HPROT", OUT_DIR },
                { "S0_HRDATA", IN_DIR },
                { "S0_HREADY", IN_DIR },
                { "S0_HRESETN_I", OUT_DIR },
                { "S0_HRESP", IN_DIR },
                { "S0_HSEL", OUT_DIR },
                { "S0_HSIZE", OUT_DIR },
                { "S0_HTRANS", OUT_DIR },
                { "S0_HWBE", OUT_DIR },
                { "S0_HWDATA", OUT_DIR },
                { "S0_HWRITE", OUT_DIR },
            } },
            { "O_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_BUF_DS", {
                { "EN", IN_DIR },
                { "I_N", IN_DIR },
                { "I_P", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_JTAG", {
                { "BOOT_JTAG_EN", IN_DIR },
                { "BOOT_JTAG_TCK", IN_DIR },
                { "BOOT_JTAG_TDI", OUT_DIR },
                { "BOOT_JTAG_TDO", IN_DIR },
                { "BOOT_JTAG_TMS", OUT_DIR },
                { "BOOT_JTAG_TRSTN", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M0", {
                { "M0_ACLK", IN_DIR },
                { "M0_ARADDR", IN_DIR },
                { "M0_ARBURST", IN_DIR },
                { "M0_ARCACHE", IN_DIR },
                { "M0_ARESETN_I", OUT_DIR },
                { "M0_ARID", IN_DIR },
                { "M0_ARLEN", IN_DIR },
                { "M0_ARLOCK", IN_DIR },
                { "M0_ARPROT", IN_DIR },
                { "M0_ARREADY", OUT_DIR },
                { "M0_ARSIZE", IN_DIR },
                { "M0_ARVALID", IN_DIR },
                { "M0_AWADDR", IN_DIR },
                { "M0_AWBURST", IN_DIR },
                { "M0_AWCACHE", IN_DIR },
                { "M0_AWID", IN_DIR },
                { "M0_AWLEN", IN_DIR },
                { "M0_AWLOCK", IN_DIR },
                { "M0_AWPROT", IN_DIR },
                { "M0_AWREADY", OUT_DIR },
                { "M0_AWSIZE", IN_DIR },
                { "M0_AWVALID", IN_DIR },
                { "M0_BID", OUT_DIR },
                { "M0_BREADY", IN_DIR },
                { "M0_BRESP", OUT_DIR },
                { "M0_BVALID", OUT_DIR },
                { "M0_RDATA", OUT_DIR },
                { "M0_RID", OUT_DIR },
                { "M0_RLAST", OUT_DIR },
                { "M0_RREADY", IN_DIR },
                { "M0_RRESP", OUT_DIR },
                { "M0_RVALID", OUT_DIR },
                { "M0_WDATA", IN_DIR },
                { "M0_WLAST", IN_DIR },
                { "M0_WREADY", OUT_DIR },
                { "M0_WSTRB", IN_DIR },
                { "M0_WVALID", IN_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M1", {
                { "M1_ACLK", IN_DIR },
                { "M1_ARADDR", IN_DIR },
                { "M1_ARBURST", IN_DIR },
                { "M1_ARCACHE", IN_DIR },
                { "M1_ARESETN_I", OUT_DIR },
                { "M1_ARID", IN_DIR },
                { "M1_ARLEN", IN_DIR },
                { "M1_ARLOCK", IN_DIR },
                { "M1_ARPROT", IN_DIR },
                { "M1_ARREADY", OUT_DIR },
                { "M1_ARSIZE", IN_DIR },
                { "M1_ARVALID", IN_DIR },
                { "M1_AWADDR", IN_DIR },
                { "M1_AWBURST", IN_DIR },
                { "M1_AWCACHE", IN_DIR },
                { "M1_AWID", IN_DIR },
                { "M1_AWLEN", IN_DIR },
                { "M1_AWLOCK", IN_DIR },
                { "M1_AWPROT", IN_DIR },
                { "M1_AWREADY", OUT_DIR },
                { "M1_AWSIZE", IN_DIR },
                { "M1_AWVALID", IN_DIR },
                { "M1_BID", OUT_DIR },
                { "M1_BREADY", IN_DIR },
                { "M1_BRESP", OUT_DIR },
                { "M1_BVALID", OUT_DIR },
                { "M1_RDATA", OUT_DIR },
                { "M1_RID", OUT_DIR },
                { "M1_RLAST", OUT_DIR },
                { "M1_RREADY", IN_DIR },
                { "M1_RRESP", OUT_DIR },
                { "M1_RVALID", OUT_DIR },
                { "M1_WDATA", IN_DIR },
                { "M1_WLAST", IN_DIR },
                { "M1_WREADY", OUT_DIR },
                { "M1_WSTRB", IN_DIR },
                { "M1_WVALID", IN_DIR },
            } },
            { "IO_BUF", {
                { "I", IN_DIR },
                { "IO", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_BUFT_DS", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "OE", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "I_DDR", {
                { "C", IN_CLK },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "CLK_BUF", {
                { "I", IN_CLK },
                { "O", OUT_CLK },
            } },
            { "IO_BUF_DS", {
                { "I", IN_DIR },
                { "ION", INOUT_DIR },
                { "IOP", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_DDR", {
                { "C", IN_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "E", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "PLL", {
                { "CLK_IN", IN_CLK },
                { "CLK_OUT0", OUT_DIR },
                { "CLK_OUT0_EN", IN_DIR },
                { "CLK_OUT1", OUT_DIR },
                { "CLK_OUT1_EN", IN_DIR },
                { "CLK_OUT2", OUT_DIR },
                { "CLK_OUT2_EN", IN_DIR },
                { "CLK_OUT3", OUT_DIR },
                { "CLK_OUT3_EN", IN_DIR },
                { "GEARBOX_FAST_CLK", OUT_DIR },
                { "LOCK", OUT_DIR },
                { "PLL_EN", IN_DIR },
            } },
            { "SOC_FPGA_INTF_IRQ", {
                { "IRQ_CLK", IN_DIR },
                { "IRQ_RST_N", IN_RESET },
                { "IRQ_SET", OUT_DIR },
                { "IRQ_SRC", IN_DIR },
            } },
            { "O_SERDES", {
                { "CHANNEL_BOND_SYNC_IN", IN_DIR },
                { "CHANNEL_BOND_SYNC_OUT", OUT_DIR },
                { "CLK_EN", IN_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "LOAD_WORD", IN_DIR },
                { "OE", IN_DIR },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "BOOT_CLOCK", {
                { "O", OUT_CLK },
            } },
        } },
        { "gemini_compact_21x24", {
            { "I_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_GPIO", {
                { "GPIO", INOUT_DIR },
                { "GPIO_CLK", IN_DIR },
                { "GPIO_I", OUT_DIR },
                { "GPIO_O", IN_DIR },
                { "GPIO_RST_N", IN_RESET },
                { "GPIO_T", IN_DIR },
            } },
            { "SOC_FPGA_INTF_DMA", {
                { "DMA_ACK", OUT_DIR },
                { "DMA_CLK", IN_DIR },
                { "DMA_REQ", IN_DIR },
                { "DMA_RST_N", IN_RESET },
            } },
            { "I_SERDES", {
                { "BITSLIP_ADJ", IN_DIR },
                { "CDR_CORE_CLK", OUT_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DATA_VALID", OUT_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "DPA_ERROR", OUT_DIR },
                { "DPA_LOCK", OUT_DIR },
                { "DPA_RST", IN_DIR },
                { "EN", IN_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "FIFO_RST", IN_RESET },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_BUFT", {
                { "I", IN_DIR },
                { "O", OUT_DIR },
                { "OE", IN_DIR },
            } },
            { "O_BUF_DS", {
                { "I", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AHB_S", {
                { "S0_HADDR", OUT_DIR },
                { "S0_HBURST", OUT_DIR },
                { "S0_HCLK", IN_DIR },
                { "S0_HMASTLOCK", OUT_DIR },
                { "S0_HPROT", OUT_DIR },
                { "S0_HRDATA", IN_DIR },
                { "S0_HREADY", IN_DIR },
                { "S0_HRESETN_I", OUT_DIR },
                { "S0_HRESP", IN_DIR },
                { "S0_HSEL", OUT_DIR },
                { "S0_HSIZE", OUT_DIR },
                { "S0_HTRANS", OUT_DIR },
                { "S0_HWBE", OUT_DIR },
                { "S0_HWDATA", OUT_DIR },
                { "S0_HWRITE", OUT_DIR },
            } },
            { "O_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_BUF_DS", {
                { "EN", IN_DIR },
                { "I_N", IN_DIR },
                { "I_P", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_JTAG", {
                { "BOOT_JTAG_EN", IN_DIR },
                { "BOOT_JTAG_TCK", IN_DIR },
                { "BOOT_JTAG_TDI", OUT_DIR },
                { "BOOT_JTAG_TDO", IN_DIR },
                { "BOOT_JTAG_TMS", OUT_DIR },
                { "BOOT_JTAG_TRSTN", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M0", {
                { "M0_ACLK", IN_DIR },
                { "M0_ARADDR", IN_DIR },
                { "M0_ARBURST", IN_DIR },
                { "M0_ARCACHE", IN_DIR },
                { "M0_ARESETN_I", OUT_DIR },
                { "M0_ARID", IN_DIR },
                { "M0_ARLEN", IN_DIR },
                { "M0_ARLOCK", IN_DIR },
                { "M0_ARPROT", IN_DIR },
                { "M0_ARREADY", OUT_DIR },
                { "M0_ARSIZE", IN_DIR },
                { "M0_ARVALID", IN_DIR },
                { "M0_AWADDR", IN_DIR },
                { "M0_AWBURST", IN_DIR },
                { "M0_AWCACHE", IN_DIR },
                { "M0_AWID", IN_DIR },
                { "M0_AWLEN", IN_DIR },
                { "M0_AWLOCK", IN_DIR },
                { "M0_AWPROT", IN_DIR },
                { "M0_AWREADY", OUT_DIR },
                { "M0_AWSIZE", IN_DIR },
                { "M0_AWVALID", IN_DIR },
                { "M0_BID", OUT_DIR },
                { "M0_BREADY", IN_DIR },
                { "M0_BRESP", OUT_DIR },
                { "M0_BVALID", OUT_DIR },
                { "M0_RDATA", OUT_DIR },
                { "M0_RID", OUT_DIR },
                { "M0_RLAST", OUT_DIR },
                { "M0_RREADY", IN_DIR },
                { "M0_RRESP", OUT_DIR },
                { "M0_RVALID", OUT_DIR },
                { "M0_WDATA", IN_DIR },
                { "M0_WLAST", IN_DIR },
                { "M0_WREADY", OUT_DIR },
                { "M0_WSTRB", IN_DIR },
                { "M0_WVALID", IN_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M1", {
                { "M1_ACLK", IN_DIR },
                { "M1_ARADDR", IN_DIR },
                { "M1_ARBURST", IN_DIR },
                { "M1_ARCACHE", IN_DIR },
                { "M1_ARESETN_I", OUT_DIR },
                { "M1_ARID", IN_DIR },
                { "M1_ARLEN", IN_DIR },
                { "M1_ARLOCK", IN_DIR },
                { "M1_ARPROT", IN_DIR },
                { "M1_ARREADY", OUT_DIR },
                { "M1_ARSIZE", IN_DIR },
                { "M1_ARVALID", IN_DIR },
                { "M1_AWADDR", IN_DIR },
                { "M1_AWBURST", IN_DIR },
                { "M1_AWCACHE", IN_DIR },
                { "M1_AWID", IN_DIR },
                { "M1_AWLEN", IN_DIR },
                { "M1_AWLOCK", IN_DIR },
                { "M1_AWPROT", IN_DIR },
                { "M1_AWREADY", OUT_DIR },
                { "M1_AWSIZE", IN_DIR },
                { "M1_AWVALID", IN_DIR },
                { "M1_BID", OUT_DIR },
                { "M1_BREADY", IN_DIR },
                { "M1_BRESP", OUT_DIR },
                { "M1_BVALID", OUT_DIR },
                { "M1_RDATA", OUT_DIR },
                { "M1_RID", OUT_DIR },
                { "M1_RLAST", OUT_DIR },
                { "M1_RREADY", IN_DIR },
                { "M1_RRESP", OUT_DIR },
                { "M1_RVALID", OUT_DIR },
                { "M1_WDATA", IN_DIR },
                { "M1_WLAST", IN_DIR },
                { "M1_WREADY", OUT_DIR },
                { "M1_WSTRB", IN_DIR },
                { "M1_WVALID", IN_DIR },
            } },
            { "IO_BUF", {
                { "I", IN_DIR },
                { "IO", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_BUFT_DS", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "OE", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "I_DDR", {
                { "C", IN_CLK },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "CLK_BUF", {
                { "I", IN_CLK },
                { "O", OUT_CLK },
            } },
            { "IO_BUF_DS", {
                { "I", IN_DIR },
                { "ION", INOUT_DIR },
                { "IOP", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_DDR", {
                { "C", IN_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "E", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "PLL", {
                { "CLK_IN", IN_CLK },
                { "CLK_OUT0", OUT_DIR },
                { "CLK_OUT0_EN", IN_DIR },
                { "CLK_OUT1", OUT_DIR },
                { "CLK_OUT1_EN", IN_DIR },
                { "CLK_OUT2", OUT_DIR },
                { "CLK_OUT2_EN", IN_DIR },
                { "CLK_OUT3", OUT_DIR },
                { "CLK_OUT3_EN", IN_DIR },
                { "GEARBOX_FAST_CLK", OUT_DIR },
                { "LOCK", OUT_DIR },
                { "PLL_EN", IN_DIR },
            } },
            { "SOC_FPGA_INTF_IRQ", {
                { "IRQ_CLK", IN_DIR },
                { "IRQ_RST_N", IN_RESET },
                { "IRQ_SET", OUT_DIR },
                { "IRQ_SRC", IN_DIR },
            } },
            { "O_SERDES", {
                { "CHANNEL_BOND_SYNC_IN", IN_DIR },
                { "CHANNEL_BOND_SYNC_OUT", OUT_DIR },
                { "CLK_EN", IN_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "LOAD_WORD", IN_DIR },
                { "OE", IN_DIR },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "BOOT_CLOCK", {
                { "O", OUT_CLK },
            } },
        } },
        { "gemini_compact_62x44", {
            { "I_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_GPIO", {
                { "GPIO", INOUT_DIR },
                { "GPIO_CLK", IN_DIR },
                { "GPIO_I", OUT_DIR },
                { "GPIO_O", IN_DIR },
                { "GPIO_RST_N", IN_RESET },
                { "GPIO_T", IN_DIR },
            } },
            { "SOC_FPGA_INTF_DMA", {
                { "DMA_ACK", OUT_DIR },
                { "DMA_CLK", IN_DIR },
                { "DMA_REQ", IN_DIR },
                { "DMA_RST_N", IN_RESET },
            } },
            { "I_SERDES", {
                { "BITSLIP_ADJ", IN_DIR },
                { "CDR_CORE_CLK", OUT_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DATA_VALID", OUT_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "DPA_ERROR", OUT_DIR },
                { "DPA_LOCK", OUT_DIR },
                { "DPA_RST", IN_DIR },
                { "EN", IN_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "FIFO_RST", IN_RESET },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_BUFT", {
                { "I", IN_DIR },
                { "O", OUT_DIR },
                { "OE", IN_DIR },
            } },
            { "O_BUF_DS", {
                { "I", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AHB_S", {
                { "S0_HADDR", OUT_DIR },
                { "S0_HBURST", OUT_DIR },
                { "S0_HCLK", IN_DIR },
                { "S0_HMASTLOCK", OUT_DIR },
                { "S0_HPROT", OUT_DIR },
                { "S0_HRDATA", IN_DIR },
                { "S0_HREADY", IN_DIR },
                { "S0_HRESETN_I", OUT_DIR },
                { "S0_HRESP", IN_DIR },
                { "S0_HSEL", OUT_DIR },
                { "S0_HSIZE", OUT_DIR },
                { "S0_HTRANS", OUT_DIR },
                { "S0_HWBE", OUT_DIR },
                { "S0_HWDATA", OUT_DIR },
                { "S0_HWRITE", OUT_DIR },
            } },
            { "O_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_BUF_DS", {
                { "EN", IN_DIR },
                { "I_N", IN_DIR },
                { "I_P", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_JTAG", {
                { "BOOT_JTAG_EN", IN_DIR },
                { "BOOT_JTAG_TCK", IN_DIR },
                { "BOOT_JTAG_TDI", OUT_DIR },
                { "BOOT_JTAG_TDO", IN_DIR },
                { "BOOT_JTAG_TMS", OUT_DIR },
                { "BOOT_JTAG_TRSTN", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M0", {
                { "M0_ACLK", IN_DIR },
                { "M0_ARADDR", IN_DIR },
                { "M0_ARBURST", IN_DIR },
                { "M0_ARCACHE", IN_DIR },
                { "M0_ARESETN_I", OUT_DIR },
                { "M0_ARID", IN_DIR },
                { "M0_ARLEN", IN_DIR },
                { "M0_ARLOCK", IN_DIR },
                { "M0_ARPROT", IN_DIR },
                { "M0_ARREADY", OUT_DIR },
                { "M0_ARSIZE", IN_DIR },
                { "M0_ARVALID", IN_DIR },
                { "M0_AWADDR", IN_DIR },
                { "M0_AWBURST", IN_DIR },
                { "M0_AWCACHE", IN_DIR },
                { "M0_AWID", IN_DIR },
                { "M0_AWLEN", IN_DIR },
                { "M0_AWLOCK", IN_DIR },
                { "M0_AWPROT", IN_DIR },
                { "M0_AWREADY", OUT_DIR },
                { "M0_AWSIZE", IN_DIR },
                { "M0_AWVALID", IN_DIR },
                { "M0_BID", OUT_DIR },
                { "M0_BREADY", IN_DIR },
                { "M0_BRESP", OUT_DIR },
                { "M0_BVALID", OUT_DIR },
                { "M0_RDATA", OUT_DIR },
                { "M0_RID", OUT_DIR },
                { "M0_RLAST", OUT_DIR },
                { "M0_RREADY", IN_DIR },
                { "M0_RRESP", OUT_DIR },
                { "M0_RVALID", OUT_DIR },
                { "M0_WDATA", IN_DIR },
                { "M0_WLAST", IN_DIR },
                { "M0_WREADY", OUT_DIR },
                { "M0_WSTRB", IN_DIR },
                { "M0_WVALID", IN_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M1", {
                { "M1_ACLK", IN_DIR },
                { "M1_ARADDR", IN_DIR },
                { "M1_ARBURST", IN_DIR },
                { "M1_ARCACHE", IN_DIR },
                { "M1_ARESETN_I", OUT_DIR },
                { "M1_ARID", IN_DIR },
                { "M1_ARLEN", IN_DIR },
                { "M1_ARLOCK", IN_DIR },
                { "M1_ARPROT", IN_DIR },
                { "M1_ARREADY", OUT_DIR },
                { "M1_ARSIZE", IN_DIR },
                { "M1_ARVALID", IN_DIR },
                { "M1_AWADDR", IN_DIR },
                { "M1_AWBURST", IN_DIR },
                { "M1_AWCACHE", IN_DIR },
                { "M1_AWID", IN_DIR },
                { "M1_AWLEN", IN_DIR },
                { "M1_AWLOCK", IN_DIR },
                { "M1_AWPROT", IN_DIR },
                { "M1_AWREADY", OUT_DIR },
                { "M1_AWSIZE", IN_DIR },
                { "M1_AWVALID", IN_DIR },
                { "M1_BID", OUT_DIR },
                { "M1_BREADY", IN_DIR },
                { "M1_BRESP", OUT_DIR },
                { "M1_BVALID", OUT_DIR },
                { "M1_RDATA", OUT_DIR },
                { "M1_RID", OUT_DIR },
                { "M1_RLAST", OUT_DIR },
                { "M1_RREADY", IN_DIR },
                { "M1_RRESP", OUT_DIR },
                { "M1_RVALID", OUT_DIR },
                { "M1_WDATA", IN_DIR },
                { "M1_WLAST", IN_DIR },
                { "M1_WREADY", OUT_DIR },
                { "M1_WSTRB", IN_DIR },
                { "M1_WVALID", IN_DIR },
            } },
            { "IO_BUF", {
                { "I", IN_DIR },
                { "IO", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_BUFT_DS", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "OE", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "I_DDR", {
                { "C", IN_CLK },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "CLK_BUF", {
                { "I", IN_CLK },
                { "O", OUT_CLK },
            } },
            { "IO_BUF_DS", {
                { "I", IN_DIR },
                { "ION", INOUT_DIR },
                { "IOP", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_DDR", {
                { "C", IN_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "E", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "PLL", {
                { "CLK_IN", IN_CLK },
                { "CLK_OUT0", OUT_DIR },
                { "CLK_OUT0_EN", IN_DIR },
                { "CLK_OUT1", OUT_DIR },
                { "CLK_OUT1_EN", IN_DIR },
                { "CLK_OUT2", OUT_DIR },
                { "CLK_OUT2_EN", IN_DIR },
                { "CLK_OUT3", OUT_DIR },
                { "CLK_OUT3_EN", IN_DIR },
                { "GEARBOX_FAST_CLK", OUT_DIR },
                { "LOCK", OUT_DIR },
                { "PLL_EN", IN_DIR },
            } },
            { "SOC_FPGA_INTF_IRQ", {
                { "IRQ_CLK", IN_DIR },
                { "IRQ_RST_N", IN_RESET },
                { "IRQ_SET", OUT_DIR },
                { "IRQ_SRC", IN_DIR },
            } },
            { "O_SERDES", {
                { "CHANNEL_BOND_SYNC_IN", IN_DIR },
                { "CHANNEL_BOND_SYNC_OUT", OUT_DIR },
                { "CLK_EN", IN_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "LOAD_WORD", IN_DIR },
                { "OE", IN_DIR },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "BOOT_CLOCK", {
                { "O", OUT_CLK },
            } },
        } },
        { "gemini_compact_82x68", {
            { "I_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_GPIO", {
                { "GPIO", INOUT_DIR },
                { "GPIO_CLK", IN_DIR },
                { "GPIO_I", OUT_DIR },
                { "GPIO_O", IN_DIR },
                { "GPIO_RST_N", IN_RESET },
                { "GPIO_T", IN_DIR },
            } },
            { "SOC_FPGA_INTF_DMA", {
                { "DMA_ACK", OUT_DIR },
                { "DMA_CLK", IN_DIR },
                { "DMA_REQ", IN_DIR },
                { "DMA_RST_N", IN_RESET },
            } },
            { "I_SERDES", {
                { "BITSLIP_ADJ", IN_DIR },
                { "CDR_CORE_CLK", OUT_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DATA_VALID", OUT_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "DPA_ERROR", OUT_DIR },
                { "DPA_LOCK", OUT_DIR },
                { "DPA_RST", IN_DIR },
                { "EN", IN_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "FIFO_RST", IN_RESET },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_BUFT", {
                { "I", IN_DIR },
                { "O", OUT_DIR },
                { "OE", IN_DIR },
            } },
            { "O_BUF_DS", {
                { "I", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AHB_S", {
                { "S0_HADDR", OUT_DIR },
                { "S0_HBURST", OUT_DIR },
                { "S0_HCLK", IN_DIR },
                { "S0_HMASTLOCK", OUT_DIR },
                { "S0_HPROT", OUT_DIR },
                { "S0_HRDATA", IN_DIR },
                { "S0_HREADY", IN_DIR },
                { "S0_HRESETN_I", OUT_DIR },
                { "S0_HRESP", IN_DIR },
                { "S0_HSEL", OUT_DIR },
                { "S0_HSIZE", OUT_DIR },
                { "S0_HTRANS", OUT_DIR },
                { "S0_HWBE", OUT_DIR },
                { "S0_HWDATA", OUT_DIR },
                { "S0_HWRITE", OUT_DIR },
            } },
            { "O_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_BUF_DS", {
                { "EN", IN_DIR },
                { "I_N", IN_DIR },
                { "I_P", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_JTAG", {
                { "BOOT_JTAG_EN", IN_DIR },
                { "BOOT_JTAG_TCK", IN_DIR },
                { "BOOT_JTAG_TDI", OUT_DIR },
                { "BOOT_JTAG_TDO", IN_DIR },
                { "BOOT_JTAG_TMS", OUT_DIR },
                { "BOOT_JTAG_TRSTN", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M0", {
                { "M0_ACLK", IN_DIR },
                { "M0_ARADDR", IN_DIR },
                { "M0_ARBURST", IN_DIR },
                { "M0_ARCACHE", IN_DIR },
                { "M0_ARESETN_I", OUT_DIR },
                { "M0_ARID", IN_DIR },
                { "M0_ARLEN", IN_DIR },
                { "M0_ARLOCK", IN_DIR },
                { "M0_ARPROT", IN_DIR },
                { "M0_ARREADY", OUT_DIR },
                { "M0_ARSIZE", IN_DIR },
                { "M0_ARVALID", IN_DIR },
                { "M0_AWADDR", IN_DIR },
                { "M0_AWBURST", IN_DIR },
                { "M0_AWCACHE", IN_DIR },
                { "M0_AWID", IN_DIR },
                { "M0_AWLEN", IN_DIR },
                { "M0_AWLOCK", IN_DIR },
                { "M0_AWPROT", IN_DIR },
                { "M0_AWREADY", OUT_DIR },
                { "M0_AWSIZE", IN_DIR },
                { "M0_AWVALID", IN_DIR },
                { "M0_BID", OUT_DIR },
                { "M0_BREADY", IN_DIR },
                { "M0_BRESP", OUT_DIR },
                { "M0_BVALID", OUT_DIR },
                { "M0_RDATA", OUT_DIR },
                { "M0_RID", OUT_DIR },
                { "M0_RLAST", OUT_DIR },
                { "M0_RREADY", IN_DIR },
                { "M0_RRESP", OUT_DIR },
                { "M0_RVALID", OUT_DIR },
                { "M0_WDATA", IN_DIR },
                { "M0_WLAST", IN_DIR },
                { "M0_WREADY", OUT_DIR },
                { "M0_WSTRB", IN_DIR },
                { "M0_WVALID", IN_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M1", {
                { "M1_ACLK", IN_DIR },
                { "M1_ARADDR", IN_DIR },
                { "M1_ARBURST", IN_DIR },
                { "M1_ARCACHE", IN_DIR },
                { "M1_ARESETN_I", OUT_DIR },
                { "M1_ARID", IN_DIR },
                { "M1_ARLEN", IN_DIR },
                { "M1_ARLOCK", IN_DIR },
                { "M1_ARPROT", IN_DIR },
                { "M1_ARREADY", OUT_DIR },
                { "M1_ARSIZE", IN_DIR },
                { "M1_ARVALID", IN_DIR },
                { "M1_AWADDR", IN_DIR },
                { "M1_AWBURST", IN_DIR },
                { "M1_AWCACHE", IN_DIR },
                { "M1_AWID", IN_DIR },
                { "M1_AWLEN", IN_DIR },
                { "M1_AWLOCK", IN_DIR },
                { "M1_AWPROT", IN_DIR },
                { "M1_AWREADY", OUT_DIR },
                { "M1_AWSIZE", IN_DIR },
                { "M1_AWVALID", IN_DIR },
                { "M1_BID", OUT_DIR },
                { "M1_BREADY", IN_DIR },
                { "M1_BRESP", OUT_DIR },
                { "M1_BVALID", OUT_DIR },
                { "M1_RDATA", OUT_DIR },
                { "M1_RID", OUT_DIR },
                { "M1_RLAST", OUT_DIR },
                { "M1_RREADY", IN_DIR },
                { "M1_RRESP", OUT_DIR },
                { "M1_RVALID", OUT_DIR },
                { "M1_WDATA", IN_DIR },
                { "M1_WLAST", IN_DIR },
                { "M1_WREADY", OUT_DIR },
                { "M1_WSTRB", IN_DIR },
                { "M1_WVALID", IN_DIR },
            } },
            { "IO_BUF", {
                { "I", IN_DIR },
                { "IO", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_BUFT_DS", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "OE", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "I_DDR", {
                { "C", IN_CLK },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "CLK_BUF", {
                { "I", IN_CLK },
                { "O", OUT_CLK },
            } },
            { "IO_BUF_DS", {
                { "I", IN_DIR },
                { "ION", INOUT_DIR },
                { "IOP", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_DDR", {
                { "C", IN_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "E", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "PLL", {
                { "CLK_IN", IN_CLK },
                { "CLK_OUT0", OUT_DIR },
                { "CLK_OUT0_EN", IN_DIR },
                { "CLK_OUT1", OUT_DIR },
                { "CLK_OUT1_EN", IN_DIR },
                { "CLK_OUT2", OUT_DIR },
                { "CLK_OUT2_EN", IN_DIR },
                { "CLK_OUT3", OUT_DIR },
                { "CLK_OUT3_EN", IN_DIR },
                { "GEARBOX_FAST_CLK", OUT_DIR },
                { "LOCK", OUT_DIR },
                { "PLL_EN", IN_DIR },
            } },
            { "SOC_FPGA_INTF_IRQ", {
                { "IRQ_CLK", IN_DIR },
                { "IRQ_RST_N", IN_RESET },
                { "IRQ_SET", OUT_DIR },
                { "IRQ_SRC", IN_DIR },
            } },
            { "O_SERDES", {
                { "CHANNEL_BOND_SYNC_IN", IN_DIR },
                { "CHANNEL_BOND_SYNC_OUT", OUT_DIR },
                { "CLK_EN", IN_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "LOAD_WORD", IN_DIR },
                { "OE", IN_DIR },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "BOOT_CLOCK", {
                { "O", OUT_CLK },
            } },
        } },
        { "gemini_legacy", {
            { "I_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_GPIO", {
                { "GPIO", INOUT_DIR },
                { "GPIO_CLK", IN_DIR },
                { "GPIO_I", OUT_DIR },
                { "GPIO_O", IN_DIR },
                { "GPIO_RST_N", IN_RESET },
                { "GPIO_T", IN_DIR },
            } },
            { "SOC_FPGA_INTF_DMA", {
                { "DMA_ACK", OUT_DIR },
                { "DMA_CLK", IN_DIR },
                { "DMA_REQ", IN_DIR },
                { "DMA_RST_N", IN_RESET },
            } },
            { "I_SERDES", {
                { "BITSLIP_ADJ", IN_DIR },
                { "CDR_CORE_CLK", OUT_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DATA_VALID", OUT_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "DPA_ERROR", OUT_DIR },
                { "DPA_LOCK", OUT_DIR },
                { "DPA_RST", IN_DIR },
                { "EN", IN_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "FIFO_RST", IN_RESET },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_BUFT", {
                { "I", IN_DIR },
                { "O", OUT_DIR },
                { "OE", IN_DIR },
            } },
            { "O_BUF_DS", {
                { "I", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AHB_S", {
                { "S0_HADDR", OUT_DIR },
                { "S0_HBURST", OUT_DIR },
                { "S0_HCLK", IN_DIR },
                { "S0_HMASTLOCK", OUT_DIR },
                { "S0_HPROT", OUT_DIR },
                { "S0_HRDATA", IN_DIR },
                { "S0_HREADY", IN_DIR },
                { "S0_HRESETN_I", OUT_DIR },
                { "S0_HRESP", IN_DIR },
                { "S0_HSEL", OUT_DIR },
                { "S0_HSIZE", OUT_DIR },
                { "S0_HTRANS", OUT_DIR },
                { "S0_HWBE", OUT_DIR },
                { "S0_HWDATA", OUT_DIR },
                { "S0_HWRITE", OUT_DIR },
            } },
            { "O_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_BUF_DS", {
                { "EN", IN_DIR },
                { "I_N", IN_DIR },
                { "I_P", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_JTAG", {
                { "BOOT_JTAG_EN", IN_DIR },
                { "BOOT_JTAG_TCK", IN_DIR },
                { "BOOT_JTAG_TDI", OUT_DIR },
                { "BOOT_JTAG_TDO", IN_DIR },
                { "BOOT_JTAG_TMS", OUT_DIR },
                { "BOOT_JTAG_TRSTN", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M0", {
                { "M0_ACLK", IN_DIR },
                { "M0_ARADDR", IN_DIR },
                { "M0_ARBURST", IN_DIR },
                { "M0_ARCACHE", IN_DIR },
                { "M0_ARESETN_I", OUT_DIR },
                { "M0_ARID", IN_DIR },
                { "M0_ARLEN", IN_DIR },
                { "M0_ARLOCK", IN_DIR },
                { "M0_ARPROT", IN_DIR },
                { "M0_ARREADY", OUT_DIR },
                { "M0_ARSIZE", IN_DIR },
                { "M0_ARVALID", IN_DIR },
                { "M0_AWADDR", IN_DIR },
                { "M0_AWBURST", IN_DIR },
                { "M0_AWCACHE", IN_DIR },
                { "M0_AWID", IN_DIR },
                { "M0_AWLEN", IN_DIR },
                { "M0_AWLOCK", IN_DIR },
                { "M0_AWPROT", IN_DIR },
                { "M0_AWREADY", OUT_DIR },
                { "M0_AWSIZE", IN_DIR },
                { "M0_AWVALID", IN_DIR },
                { "M0_BID", OUT_DIR },
                { "M0_BREADY", IN_DIR },
                { "M0_BRESP", OUT_DIR },
                { "M0_BVALID", OUT_DIR },
                { "M0_RDATA", OUT_DIR },
                { "M0_RID", OUT_DIR },
                { "M0_RLAST", OUT_DIR },
                { "M0_RREADY", IN_DIR },
                { "M0_RRESP", OUT_DIR },
                { "M0_RVALID", OUT_DIR },
                { "M0_WDATA", IN_DIR },
                { "M0_WLAST", IN_DIR },
                { "M0_WREADY", OUT_DIR },
                { "M0_WSTRB", IN_DIR },
                { "M0_WVALID", IN_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M1", {
                { "M1_ACLK", IN_DIR },
                { "M1_ARADDR", IN_DIR },
                { "M1_ARBURST", IN_DIR },
                { "M1_ARCACHE", IN_DIR },
                { "M1_ARESETN_I", OUT_DIR },
                { "M1_ARID", IN_DIR },
                { "M1_ARLEN", IN_DIR },
                { "M1_ARLOCK", IN_DIR },
                { "M1_ARPROT", IN_DIR },
                { "M1_ARREADY", OUT_DIR },
                { "M1_ARSIZE", IN_DIR },
                { "M1_ARVALID", IN_DIR },
                { "M1_AWADDR", IN_DIR },
                { "M1_AWBURST", IN_DIR },
                { "M1_AWCACHE", IN_DIR },
                { "M1_AWID", IN_DIR },
                { "M1_AWLEN", IN_DIR },
                { "M1_AWLOCK", IN_DIR },
                { "M1_AWPROT", IN_DIR },
                { "M1_AWREADY", OUT_DIR },
                { "M1_AWSIZE", IN_DIR },
                { "M1_AWVALID", IN_DIR },
                { "M1_BID", OUT_DIR },
                { "M1_BREADY", IN_DIR },
                { "M1_BRESP", OUT_DIR },
                { "M1_BVALID", OUT_DIR },
                { "M1_RDATA", OUT_DIR },
                { "M1_RID", OUT_DIR },
                { "M1_RLAST", OUT_DIR },
                { "M1_RREADY", IN_DIR },
                { "M1_RRESP", OUT_DIR },
                { "M1_RVALID", OUT_DIR },
                { "M1_WDATA", IN_DIR },
                { "M1_WLAST", IN_DIR },
                { "M1_WREADY", OUT_DIR },
                { "M1_WSTRB", IN_DIR },
                { "M1_WVALID", IN_DIR },
            } },
            { "IO_BUF", {
                { "I", IN_DIR },
                { "IO", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_BUFT_DS", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "OE", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "I_DDR", {
                { "C", IN_CLK },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "CLK_BUF", {
                { "I", IN_CLK },
                { "O", OUT_CLK },
            } },
            { "IO_BUF_DS", {
                { "I", IN_DIR },
                { "ION", INOUT_DIR },
                { "IOP", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_DDR", {
                { "C", IN_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "E", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "PLL", {
                { "CLK_IN", IN_CLK },
                { "CLK_OUT0", OUT_DIR },
                { "CLK_OUT0_EN", IN_DIR },
                { "CLK_OUT1", OUT_DIR },
                { "CLK_OUT1_EN", IN_DIR },
                { "CLK_OUT2", OUT_DIR },
                { "CLK_OUT2_EN", IN_DIR },
                { "CLK_OUT3", OUT_DIR },
                { "CLK_OUT3_EN", IN_DIR },
                { "GEARBOX_FAST_CLK", OUT_DIR },
                { "LOCK", OUT_DIR },
                { "PLL_EN", IN_DIR },
            } },
            { "SOC_FPGA_INTF_IRQ", {
                { "IRQ_CLK", IN_DIR },
                { "IRQ_RST_N", IN_RESET },
                { "IRQ_SET", OUT_DIR },
                { "IRQ_SRC", IN_DIR },
            } },
            { "O_SERDES", {
                { "CHANNEL_BOND_SYNC_IN", IN_DIR },
                { "CHANNEL_BOND_SYNC_OUT", OUT_DIR },
                { "CLK_EN", IN_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "LOAD_WORD", IN_DIR },
                { "OE", IN_DIR },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "BOOT_CLOCK", {
                { "O", OUT_CLK },
            } },
        } },
        { "mpw1", {
            { "I_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_GPIO", {
                { "GPIO", INOUT_DIR },
                { "GPIO_CLK", IN_DIR },
                { "GPIO_I", OUT_DIR },
                { "GPIO_O", IN_DIR },
                { "GPIO_RST_N", IN_RESET },
                { "GPIO_T", IN_DIR },
            } },
            { "SOC_FPGA_INTF_DMA", {
                { "DMA_ACK", OUT_DIR },
                { "DMA_CLK", IN_DIR },
                { "DMA_REQ", IN_DIR },
                { "DMA_RST_N", IN_RESET },
            } },
            { "I_SERDES", {
                { "BITSLIP_ADJ", IN_DIR },
                { "CDR_CORE_CLK", OUT_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DATA_VALID", OUT_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "DPA_ERROR", OUT_DIR },
                { "DPA_LOCK", OUT_DIR },
                { "DPA_RST", IN_DIR },
                { "EN", IN_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "FIFO_RST", IN_RESET },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_BUFT", {
                { "I", IN_DIR },
                { "O", OUT_DIR },
                { "OE", IN_DIR },
            } },
            { "O_BUF_DS", {
                { "I", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AHB_S", {
                { "S0_HADDR", OUT_DIR },
                { "S0_HBURST", OUT_DIR },
                { "S0_HCLK", IN_DIR },
                { "S0_HMASTLOCK", OUT_DIR },
                { "S0_HPROT", OUT_DIR },
                { "S0_HRDATA", IN_DIR },
                { "S0_HREADY", IN_DIR },
                { "S0_HRESETN_I", OUT_DIR },
                { "S0_HRESP", IN_DIR },
                { "S0_HSEL", OUT_DIR },
                { "S0_HSIZE", OUT_DIR },
                { "S0_HTRANS", OUT_DIR },
                { "S0_HWBE", OUT_DIR },
                { "S0_HWDATA", OUT_DIR },
                { "S0_HWRITE", OUT_DIR },
            } },
            { "O_BUF", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "I_BUF_DS", {
                { "EN", IN_DIR },
                { "I_N", IN_DIR },
                { "I_P", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_JTAG", {
                { "BOOT_JTAG_EN", IN_DIR },
                { "BOOT_JTAG_TCK", IN_DIR },
                { "BOOT_JTAG_TDI", OUT_DIR },
                { "BOOT_JTAG_TDO", IN_DIR },
                { "BOOT_JTAG_TMS", OUT_DIR },
                { "BOOT_JTAG_TRSTN", OUT_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M0", {
                { "M0_ACLK", IN_DIR },
                { "M0_ARADDR", IN_DIR },
                { "M0_ARBURST", IN_DIR },
                { "M0_ARCACHE", IN_DIR },
                { "M0_ARESETN_I", OUT_DIR },
                { "M0_ARID", IN_DIR },
                { "M0_ARLEN", IN_DIR },
                { "M0_ARLOCK", IN_DIR },
                { "M0_ARPROT", IN_DIR },
                { "M0_ARREADY", OUT_DIR },
                { "M0_ARSIZE", IN_DIR },
                { "M0_ARVALID", IN_DIR },
                { "M0_AWADDR", IN_DIR },
                { "M0_AWBURST", IN_DIR },
                { "M0_AWCACHE", IN_DIR },
                { "M0_AWID", IN_DIR },
                { "M0_AWLEN", IN_DIR },
                { "M0_AWLOCK", IN_DIR },
                { "M0_AWPROT", IN_DIR },
                { "M0_AWREADY", OUT_DIR },
                { "M0_AWSIZE", IN_DIR },
                { "M0_AWVALID", IN_DIR },
                { "M0_BID", OUT_DIR },
                { "M0_BREADY", IN_DIR },
                { "M0_BRESP", OUT_DIR },
                { "M0_BVALID", OUT_DIR },
                { "M0_RDATA", OUT_DIR },
                { "M0_RID", OUT_DIR },
                { "M0_RLAST", OUT_DIR },
                { "M0_RREADY", IN_DIR },
                { "M0_RRESP", OUT_DIR },
                { "M0_RVALID", OUT_DIR },
                { "M0_WDATA", IN_DIR },
                { "M0_WLAST", IN_DIR },
                { "M0_WREADY", OUT_DIR },
                { "M0_WSTRB", IN_DIR },
                { "M0_WVALID", IN_DIR },
            } },
            { "SOC_FPGA_INTF_AXI_M1", {
                { "M1_ACLK", IN_DIR },
                { "M1_ARADDR", IN_DIR },
                { "M1_ARBURST", IN_DIR },
                { "M1_ARCACHE", IN_DIR },
                { "M1_ARESETN_I", OUT_DIR },
                { "M1_ARID", IN_DIR },
                { "M1_ARLEN", IN_DIR },
                { "M1_ARLOCK", IN_DIR },
                { "M1_ARPROT", IN_DIR },
                { "M1_ARREADY", OUT_DIR },
                { "M1_ARSIZE", IN_DIR },
                { "M1_ARVALID", IN_DIR },
                { "M1_AWADDR", IN_DIR },
                { "M1_AWBURST", IN_DIR },
                { "M1_AWCACHE", IN_DIR },
                { "M1_AWID", IN_DIR },
                { "M1_AWLEN", IN_DIR },
                { "M1_AWLOCK", IN_DIR },
                { "M1_AWPROT", IN_DIR },
                { "M1_AWREADY", OUT_DIR },
                { "M1_AWSIZE", IN_DIR },
                { "M1_AWVALID", IN_DIR },
                { "M1_BID", OUT_DIR },
                { "M1_BREADY", IN_DIR },
                { "M1_BRESP", OUT_DIR },
                { "M1_BVALID", OUT_DIR },
                { "M1_RDATA", OUT_DIR },
                { "M1_RID", OUT_DIR },
                { "M1_RLAST", OUT_DIR },
                { "M1_RREADY", IN_DIR },
                { "M1_RRESP", OUT_DIR },
                { "M1_RVALID", OUT_DIR },
                { "M1_WDATA", IN_DIR },
                { "M1_WLAST", IN_DIR },
                { "M1_WREADY", OUT_DIR },
                { "M1_WSTRB", IN_DIR },
                { "M1_WVALID", IN_DIR },
            } },
            { "IO_BUF", {
                { "I", IN_DIR },
                { "IO", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_BUFT_DS", {
                { "C", IN_CLK },
                { "I", IN_DIR },
                { "OE", IN_DIR },
                { "O_N", OUT_DIR },
                { "O_P", OUT_DIR },
            } },
            { "I_DDR", {
                { "C", IN_CLK },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "CLK_BUF", {
                { "I", IN_CLK },
                { "O", OUT_CLK },
            } },
            { "IO_BUF_DS", {
                { "I", IN_DIR },
                { "ION", INOUT_DIR },
                { "IOP", INOUT_DIR },
                { "O", OUT_DIR },
                { "T", IN_DIR },
            } },
            { "O_DDR", {
                { "C", IN_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INC", IN_DIR },
                { "DLY_LD", IN_DIR },
                { "E", IN_DIR },
                { "Q", OUT_DIR },
                { "R", IN_RESET },
            } },
            { "PLL", {
                { "CLK_IN", IN_CLK },
                { "CLK_OUT0", OUT_DIR },
                { "CLK_OUT0_EN", IN_DIR },
                { "CLK_OUT1", OUT_DIR },
                { "CLK_OUT1_EN", IN_DIR },
                { "CLK_OUT2", OUT_DIR },
                { "CLK_OUT2_EN", IN_DIR },
                { "CLK_OUT3", OUT_DIR },
                { "CLK_OUT3_EN", IN_DIR },
                { "GEARBOX_FAST_CLK", OUT_DIR },
                { "LOCK", OUT_DIR },
                { "PLL_EN", IN_DIR },
            } },
            { "SOC_FPGA_INTF_IRQ", {
                { "IRQ_CLK", IN_DIR },
                { "IRQ_RST_N", IN_RESET },
                { "IRQ_SET", OUT_DIR },
                { "IRQ_SRC", IN_DIR },
            } },
            { "O_SERDES", {
                { "CHANNEL_BOND_SYNC_IN", IN_DIR },
                { "CHANNEL_BOND_SYNC_OUT", OUT_DIR },
                { "CLK_EN", IN_DIR },
                { "CLK_IN", IN_CLK },
                { "CLK_OUT", OUT_DIR },
                { "D", IN_DIR },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "FAST_PHASE_CLK", IN_DIR },
                { "LOAD_WORD", IN_DIR },
                { "OE", IN_DIR },
                { "PLL_FAST_CLK", IN_DIR },
                { "PLL_LOCK", IN_DIR },
                { "Q", OUT_DIR },
                { "RST", IN_RESET },
            } },
            { "O_DELAY", {
                { "CLK_IN", IN_CLK },
                { "DLY_ADJ", IN_DIR },
                { "DLY_INCDEC", IN_DIR },
                { "DLY_LOAD", IN_DIR },
                { "DLY_TAP_VALUE", OUT_DIR },
                { "I", IN_DIR },
                { "O", OUT_DIR },
            } },
            { "BOOT_CLOCK", {
                { "O", OUT_CLK },
            } },
        } },
    };
};

#endif // DEVICE_PRIMITIVES_DATA_H
