Fitter report for keyboarToVGA
Thu Nov 04 23:48:42 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 04 23:48:42 2010        ;
; Quartus II Version                 ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name                      ; keyboarToVGA                                 ;
; Top-level Entity Name              ; mainController                               ;
; Family                             ; Cyclone II                                   ;
; Device                             ; EP2C35F672I8                                 ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 4,806 / 33,216 ( 14 % )                      ;
;     Total combinational functions  ; 4,666 / 33,216 ( 14 % )                      ;
;     Dedicated logic registers      ; 1,228 / 33,216 ( 4 % )                       ;
; Total registers                    ; 1228                                         ;
; Total pins                         ; 39 / 475 ( 8 % )                             ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                          ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                ;
+------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C35F672I8                   ;                                ;
; Minimum Core Junction Temperature                                  ; -40                            ;                                ;
; Maximum Core Junction Temperature                                  ; 125                            ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 5933 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 5933 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 5933    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/chouban/Desktop/lvp/tetrise 501/A13 final/keyboardToVga/keyboarToVGA.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 4,806 / 33,216 ( 14 % ) ;
;     -- Combinational with no register       ; 3578                    ;
;     -- Register only                        ; 140                     ;
;     -- Combinational with a register        ; 1088                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 3554                    ;
;     -- 3 input functions                    ; 762                     ;
;     -- <=2 input functions                  ; 350                     ;
;     -- Register only                        ; 140                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 4602                    ;
;     -- arithmetic mode                      ; 64                      ;
;                                             ;                         ;
; Total registers*                            ; 1,228 / 34,593 ( 4 % )  ;
;     -- Dedicated logic registers            ; 1,228 / 33,216 ( 4 % )  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 320 / 2,076 ( 15 % )    ;
; User inserted logic elements                ; 0                       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 39 / 475 ( 8 % )        ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
; Global signals                              ; 2                       ;
; M4Ks                                        ; 0 / 105 ( 0 % )         ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 8% / 7% / 9%            ;
; Peak interconnect usage (total/H/V)         ; 70% / 65% / 77%         ;
; Maximum fan-out node                        ; rst                     ;
; Maximum fan-out                             ; 1255                    ;
; Highest non-global fan-out signal           ; rst                     ;
; Highest non-global fan-out                  ; 1255                    ;
; Total fan-out                               ; 23144                   ;
; Average fan-out                             ; 3.82                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_50mhz ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; kbclk     ; D26   ; 5        ; 65           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; kbdata    ; C24   ; 5        ; 65           ; 32           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst       ; G26   ; 5        ; 65           ; 27           ; 1           ; 1255                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; blank_out      ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; blue_out[0]    ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; blue_out[1]    ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; blue_out[2]    ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; blue_out[3]    ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; blue_out[4]    ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; blue_out[5]    ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; blue_out[6]    ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; blue_out[7]    ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; blue_out[8]    ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; blue_out[9]    ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; clk_25mhz_out  ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; csync_out      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; green_out[0]   ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; green_out[1]   ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; green_out[2]   ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; green_out[3]   ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; green_out[4]   ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; green_out[5]   ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; green_out[6]   ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; green_out[7]   ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; green_out[8]   ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; green_out[9]   ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; horiz_sync_out ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; red_out[0]     ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; red_out[1]     ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; red_out[2]     ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; red_out[3]     ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; red_out[4]     ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; red_out[5]     ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; red_out[6]     ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; red_out[7]     ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; red_out[8]     ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; red_out[9]     ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vert_sync_out  ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 64 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 35 / 56 ( 63 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; horiz_sync_out                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; red_out[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; green_out[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; green_out[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; csync_out                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; clk_25mhz_out                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; green_out[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; green_out[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; blue_out[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; blue_out[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; red_out[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; red_out[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; green_out[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; blue_out[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; blue_out[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; kbdata                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; blank_out                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; vert_sync_out                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; red_out[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; green_out[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; green_out[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; green_out[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; kbclk                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; red_out[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; green_out[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; red_out[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; red_out[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; blue_out[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; red_out[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; green_out[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; blue_out[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; red_out[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; red_out[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; blue_out[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; blue_out[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; blue_out[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; blue_out[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clk_50mhz                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                       ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------+--------------+
; |mainController                                ; 4806 (4657) ; 1228 (1111)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 39   ; 0            ; 3578 (3546)  ; 140 (121)         ; 1088 (991)       ; |mainController                                           ; work         ;
;    |binaryToDeccimal:u_binaryToDeccimal_level| ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 21 (21)          ; |mainController|binaryToDeccimal:u_binaryToDeccimal_level ; work         ;
;    |binaryToDeccimal:u_binaryToDeccimal_score| ; 32 (32)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 28 (28)          ; |mainController|binaryToDeccimal:u_binaryToDeccimal_score ; work         ;
;    |keyPS2controller:u_keyPS2controller|       ; 51 (51)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 19 (19)           ; 28 (28)          ; |mainController|keyPS2controller:u_keyPS2controller       ; work         ;
;    |vga_controller:u_vga_sync|                 ; 46 (46)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 23 (23)          ; |mainController|vga_controller:u_vga_sync                 ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; clk_25mhz_out  ; Output   ; --            ; --            ; --                    ; --  ;
; blank_out      ; Output   ; --            ; --            ; --                    ; --  ;
; csync_out      ; Output   ; --            ; --            ; --                    ; --  ;
; red_out[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; red_out[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; red_out[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; red_out[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; red_out[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; red_out[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; red_out[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; red_out[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; red_out[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; red_out[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; green_out[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; green_out[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; green_out[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; green_out[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; green_out[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; green_out[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; green_out[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; green_out[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; green_out[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; green_out[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; blue_out[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; blue_out[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; blue_out[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; blue_out[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; blue_out[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; blue_out[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; blue_out[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; blue_out[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; blue_out[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; blue_out[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; horiz_sync_out ; Output   ; --            ; --            ; --                    ; --  ;
; vert_sync_out  ; Output   ; --            ; --            ; --                    ; --  ;
; rst            ; Input    ; 6             ; 0             ; --                    ; --  ;
; clk_50mhz      ; Input    ; 0             ; 0             ; --                    ; --  ;
; kbclk          ; Input    ; 6             ; 6             ; --                    ; --  ;
; kbdata         ; Input    ; 6             ; 6             ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                ;
+-----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------+-------------------+---------+
; rst                                                             ;                   ;         ;
;      - count_1hz_reg[26]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[25]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[24]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[23]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[22]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[21]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[20]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[19]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[18]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[17]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[16]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[15]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[14]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[13]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[12]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[11]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[10]                                        ; 0                 ; 6       ;
;      - count_1hz_reg[9]                                         ; 0                 ; 6       ;
;      - count_1hz_reg[8]                                         ; 0                 ; 6       ;
;      - count_1hz_reg[7]                                         ; 0                 ; 6       ;
;      - count_1hz_reg[6]                                         ; 0                 ; 6       ;
;      - count_1hz_reg[5]                                         ; 0                 ; 6       ;
;      - count_1hz_reg[4]                                         ; 0                 ; 6       ;
;      - count_1hz_reg[3]                                         ; 0                 ; 6       ;
;      - count_1hz_reg[2]                                         ; 0                 ; 6       ;
;      - count_1hz_reg[1]                                         ; 0                 ; 6       ;
;      - count_1hz_reg[0]                                         ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|clkdiv                         ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|hc[9]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|hc[8]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|hc[7]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|hc[6]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|hc[5]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|hc[4]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|hc[3]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|hc[2]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|hc[1]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|hc[0]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|vc[9]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|vc[8]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|vc[7]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|vc[6]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|vc[5]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|vc[4]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|vc[3]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|vc[2]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|vc[1]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|vc[0]                          ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|hs                             ; 0                 ; 6       ;
;      - vga_controller:u_vga_sync|vs                             ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[0]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[0]  ; 0                 ; 6       ;
;      - matrix_display_reg[31][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[30][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[29][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[28][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[27][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[26][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[25][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[24][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[23][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[22][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[21][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[20][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[19][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[18][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[17][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[16][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[15][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[14][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[13][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[12][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[11][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[10][15]                               ; 0                 ; 6       ;
;      - matrix_display_reg[9][15]                                ; 0                 ; 6       ;
;      - matrix_display_reg[8][15]                                ; 0                 ; 6       ;
;      - matrix_display_reg[7][15]                                ; 0                 ; 6       ;
;      - matrix_display_reg[6][15]                                ; 0                 ; 6       ;
;      - matrix_display_reg[5][15]                                ; 0                 ; 6       ;
;      - matrix_display_reg[4][15]                                ; 0                 ; 6       ;
;      - matrix_display_reg[3][15]                                ; 0                 ; 6       ;
;      - matrix_display_reg[2][15]                                ; 0                 ; 6       ;
;      - matrix_display_reg[1][15]                                ; 0                 ; 6       ;
;      - matrix_display_reg[0][15]                                ; 0                 ; 6       ;
;      - matrix_display_reg[31][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[30][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[29][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[28][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[27][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[26][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[25][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[24][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[23][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[22][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[21][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[20][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[19][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[18][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[17][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[16][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[15][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[14][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[13][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[12][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[11][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[10][14]                               ; 0                 ; 6       ;
;      - matrix_display_reg[9][14]                                ; 0                 ; 6       ;
;      - matrix_display_reg[8][14]                                ; 0                 ; 6       ;
;      - matrix_display_reg[7][14]                                ; 0                 ; 6       ;
;      - matrix_display_reg[6][14]                                ; 0                 ; 6       ;
;      - matrix_display_reg[5][14]                                ; 0                 ; 6       ;
;      - matrix_display_reg[4][14]                                ; 0                 ; 6       ;
;      - matrix_display_reg[3][14]                                ; 0                 ; 6       ;
;      - matrix_display_reg[2][14]                                ; 0                 ; 6       ;
;      - matrix_display_reg[1][14]                                ; 0                 ; 6       ;
;      - matrix_display_reg[0][14]                                ; 0                 ; 6       ;
;      - matrix_display_reg[31][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[30][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[29][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[28][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[27][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[26][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[25][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[24][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[23][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[22][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[21][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[20][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[19][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[18][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[17][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[16][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[15][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[14][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[13][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[12][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[11][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[10][13]                               ; 0                 ; 6       ;
;      - matrix_display_reg[9][13]                                ; 0                 ; 6       ;
;      - matrix_display_reg[8][13]                                ; 0                 ; 6       ;
;      - matrix_display_reg[7][13]                                ; 0                 ; 6       ;
;      - matrix_display_reg[6][13]                                ; 0                 ; 6       ;
;      - matrix_display_reg[5][13]                                ; 0                 ; 6       ;
;      - matrix_display_reg[4][13]                                ; 0                 ; 6       ;
;      - matrix_display_reg[3][13]                                ; 0                 ; 6       ;
;      - matrix_display_reg[2][13]                                ; 0                 ; 6       ;
;      - matrix_display_reg[1][13]                                ; 0                 ; 6       ;
;      - matrix_display_reg[0][13]                                ; 0                 ; 6       ;
;      - matrix_display_reg[31][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[30][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[29][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[28][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[27][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[26][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[25][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[24][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[23][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[22][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[21][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[20][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[19][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[18][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[17][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[16][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[15][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[14][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[13][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[12][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[11][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[10][12]                               ; 0                 ; 6       ;
;      - matrix_display_reg[9][12]                                ; 0                 ; 6       ;
;      - matrix_display_reg[8][12]                                ; 0                 ; 6       ;
;      - matrix_display_reg[7][12]                                ; 0                 ; 6       ;
;      - matrix_display_reg[6][12]                                ; 0                 ; 6       ;
;      - matrix_display_reg[5][12]                                ; 0                 ; 6       ;
;      - matrix_display_reg[4][12]                                ; 0                 ; 6       ;
;      - matrix_display_reg[3][12]                                ; 0                 ; 6       ;
;      - matrix_display_reg[2][12]                                ; 0                 ; 6       ;
;      - matrix_display_reg[1][12]                                ; 0                 ; 6       ;
;      - matrix_display_reg[0][12]                                ; 0                 ; 6       ;
;      - matrix_display_reg[31][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[30][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[29][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[28][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[27][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[26][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[25][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[24][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[23][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[22][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[21][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[20][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[19][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[18][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[17][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[16][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[15][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[14][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[13][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[12][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[11][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[10][11]                               ; 0                 ; 6       ;
;      - matrix_display_reg[9][11]                                ; 0                 ; 6       ;
;      - matrix_display_reg[8][11]                                ; 0                 ; 6       ;
;      - matrix_display_reg[7][11]                                ; 0                 ; 6       ;
;      - matrix_display_reg[6][11]                                ; 0                 ; 6       ;
;      - matrix_display_reg[5][11]                                ; 0                 ; 6       ;
;      - matrix_display_reg[4][11]                                ; 0                 ; 6       ;
;      - matrix_display_reg[3][11]                                ; 0                 ; 6       ;
;      - matrix_display_reg[2][11]                                ; 0                 ; 6       ;
;      - matrix_display_reg[1][11]                                ; 0                 ; 6       ;
;      - matrix_display_reg[0][11]                                ; 0                 ; 6       ;
;      - matrix_display_reg[31][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[30][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[29][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[28][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[27][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[26][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[25][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[24][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[23][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[22][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[21][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[20][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[19][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[18][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[17][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[16][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[15][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[14][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[13][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[12][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[11][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[10][10]                               ; 0                 ; 6       ;
;      - matrix_display_reg[9][10]                                ; 0                 ; 6       ;
;      - matrix_display_reg[8][10]                                ; 0                 ; 6       ;
;      - matrix_display_reg[7][10]                                ; 0                 ; 6       ;
;      - matrix_display_reg[6][10]                                ; 0                 ; 6       ;
;      - matrix_display_reg[5][10]                                ; 0                 ; 6       ;
;      - matrix_display_reg[4][10]                                ; 0                 ; 6       ;
;      - matrix_display_reg[3][10]                                ; 0                 ; 6       ;
;      - matrix_display_reg[2][10]                                ; 0                 ; 6       ;
;      - matrix_display_reg[1][10]                                ; 0                 ; 6       ;
;      - matrix_display_reg[0][10]                                ; 0                 ; 6       ;
;      - matrix_display_reg[31][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[30][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[29][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[28][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[27][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[26][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[25][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[24][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[23][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[22][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[21][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[20][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[19][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[18][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[17][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[16][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[15][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[14][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[13][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[12][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[11][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[10][9]                                ; 0                 ; 6       ;
;      - matrix_display_reg[9][9]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[8][9]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[7][9]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[6][9]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[5][9]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[4][9]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[3][9]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[2][9]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[1][9]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[0][9]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[31][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[30][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[29][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[28][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[27][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[26][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[25][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[24][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[23][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[22][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[21][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[20][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[19][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[18][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[17][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[16][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[15][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[14][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[13][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[12][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[11][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[10][8]                                ; 0                 ; 6       ;
;      - matrix_display_reg[9][8]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[8][8]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[7][8]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[6][8]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[5][8]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[4][8]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[3][8]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[2][8]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[1][8]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[0][8]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[31][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[30][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[29][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[28][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[27][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[26][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[25][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[24][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[23][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[22][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[21][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[20][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[19][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[18][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[17][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[16][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[15][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[14][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[13][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[12][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[11][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[10][7]                                ; 0                 ; 6       ;
;      - matrix_display_reg[9][7]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[8][7]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[7][7]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[6][7]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[5][7]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[4][7]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[3][7]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[2][7]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[1][7]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[0][7]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[31][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[30][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[29][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[28][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[27][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[26][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[25][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[24][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[23][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[22][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[21][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[20][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[19][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[18][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[17][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[16][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[15][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[14][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[13][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[12][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[11][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[10][6]                                ; 0                 ; 6       ;
;      - matrix_display_reg[9][6]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[8][6]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[7][6]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[6][6]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[5][6]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[4][6]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[3][6]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[2][6]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[1][6]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[0][6]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[31][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[30][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[29][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[28][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[27][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[26][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[25][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[24][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[23][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[22][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[21][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[20][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[19][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[18][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[17][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[16][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[15][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[14][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[13][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[12][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[11][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[10][5]                                ; 0                 ; 6       ;
;      - matrix_display_reg[9][5]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[8][5]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[7][5]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[6][5]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[5][5]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[4][5]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[3][5]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[2][5]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[1][5]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[0][5]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[31][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[30][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[29][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[28][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[27][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[26][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[25][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[24][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[23][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[22][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[21][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[20][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[19][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[18][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[17][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[16][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[15][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[14][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[13][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[12][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[11][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[10][4]                                ; 0                 ; 6       ;
;      - matrix_display_reg[9][4]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[8][4]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[7][4]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[6][4]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[5][4]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[4][4]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[3][4]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[2][4]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[1][4]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[0][4]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[31][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[30][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[29][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[28][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[27][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[26][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[25][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[24][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[23][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[22][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[21][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[20][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[19][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[18][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[17][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[16][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[15][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[14][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[13][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[12][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[11][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[10][3]                                ; 0                 ; 6       ;
;      - matrix_display_reg[9][3]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[8][3]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[7][3]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[6][3]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[5][3]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[4][3]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[3][3]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[2][3]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[1][3]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[0][3]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[31][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[30][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[29][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[28][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[27][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[26][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[25][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[24][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[23][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[22][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[21][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[20][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[19][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[18][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[17][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[16][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[15][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[14][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[13][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[12][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[11][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[10][2]                                ; 0                 ; 6       ;
;      - matrix_display_reg[9][2]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[8][2]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[7][2]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[6][2]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[5][2]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[4][2]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[3][2]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[2][2]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[1][2]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[0][2]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[31][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[30][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[29][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[28][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[27][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[26][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[25][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[24][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[23][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[22][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[21][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[20][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[19][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[18][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[17][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[16][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[15][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[14][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[13][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[12][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[11][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[10][1]                                ; 0                 ; 6       ;
;      - matrix_display_reg[9][1]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[8][1]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[7][1]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[6][1]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[5][1]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[4][1]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[3][1]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[2][1]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[1][1]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[0][1]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[31][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[30][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[29][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[28][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[27][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[26][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[25][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[24][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[23][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[22][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[21][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[20][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[19][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[18][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[17][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[16][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[15][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[14][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[13][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[12][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[11][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[10][0]                                ; 0                 ; 6       ;
;      - matrix_display_reg[9][0]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[8][0]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[7][0]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[6][0]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[5][0]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[4][0]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[3][0]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[2][0]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[1][0]                                 ; 0                 ; 6       ;
;      - matrix_display_reg[0][0]                                 ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[3]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[3]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[3]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[3]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[2]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[2]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[2]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[2]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[1]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[1]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[1]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[1]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0]  ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[0]  ; 0                 ; 6       ;
;      - matrix_reg[1][1]                                         ; 0                 ; 6       ;
;      - matrix_reg[1][11]                                        ; 0                 ; 6       ;
;      - matrix_reg[1][10]                                        ; 0                 ; 6       ;
;      - matrix_reg[1][9]                                         ; 0                 ; 6       ;
;      - matrix_reg[1][8]                                         ; 0                 ; 6       ;
;      - matrix_reg[1][15]                                        ; 0                 ; 6       ;
;      - matrix_reg[1][14]                                        ; 0                 ; 6       ;
;      - matrix_reg[1][12]                                        ; 0                 ; 6       ;
;      - matrix_reg[1][13]                                        ; 0                 ; 6       ;
;      - matrix_reg[1][7]                                         ; 0                 ; 6       ;
;      - matrix_reg[1][6]                                         ; 0                 ; 6       ;
;      - matrix_reg[1][5]                                         ; 0                 ; 6       ;
;      - matrix_reg[1][4]                                         ; 0                 ; 6       ;
;      - matrix_reg[1][3]                                         ; 0                 ; 6       ;
;      - matrix_reg[1][2]                                         ; 0                 ; 6       ;
;      - matrix_reg[1][0]                                         ; 0                 ; 6       ;
;      - matrix_reg[2][10]                                        ; 0                 ; 6       ;
;      - matrix_reg[2][9]                                         ; 0                 ; 6       ;
;      - matrix_reg[2][8]                                         ; 0                 ; 6       ;
;      - matrix_reg[2][7]                                         ; 0                 ; 6       ;
;      - matrix_reg[2][6]                                         ; 0                 ; 6       ;
;      - matrix_reg[2][5]                                         ; 0                 ; 6       ;
;      - matrix_reg[2][4]                                         ; 0                 ; 6       ;
;      - matrix_reg[2][3]                                         ; 0                 ; 6       ;
;      - matrix_reg[2][2]                                         ; 0                 ; 6       ;
;      - matrix_reg[2][1]                                         ; 0                 ; 6       ;
;      - matrix_reg[2][0]                                         ; 0                 ; 6       ;
;      - matrix_reg[2][15]                                        ; 0                 ; 6       ;
;      - matrix_reg[2][14]                                        ; 0                 ; 6       ;
;      - matrix_reg[2][13]                                        ; 0                 ; 6       ;
;      - matrix_reg[2][12]                                        ; 0                 ; 6       ;
;      - matrix_reg[2][11]                                        ; 0                 ; 6       ;
;      - matrix_reg[3][6]                                         ; 0                 ; 6       ;
;      - matrix_reg[3][5]                                         ; 0                 ; 6       ;
;      - matrix_reg[3][4]                                         ; 0                 ; 6       ;
;      - matrix_reg[3][12]                                        ; 0                 ; 6       ;
;      - matrix_reg[3][1]                                         ; 0                 ; 6       ;
;      - matrix_reg[3][0]                                         ; 0                 ; 6       ;
;      - matrix_reg[3][13]                                        ; 0                 ; 6       ;
;      - matrix_reg[3][15]                                        ; 0                 ; 6       ;
;      - matrix_reg[3][11]                                        ; 0                 ; 6       ;
;      - matrix_reg[3][14]                                        ; 0                 ; 6       ;
;      - matrix_reg[3][10]                                        ; 0                 ; 6       ;
;      - matrix_reg[3][9]                                         ; 0                 ; 6       ;
;      - matrix_reg[3][8]                                         ; 0                 ; 6       ;
;      - matrix_reg[3][7]                                         ; 0                 ; 6       ;
;      - matrix_reg[3][3]                                         ; 0                 ; 6       ;
;      - matrix_reg[3][2]                                         ; 0                 ; 6       ;
;      - matrix_reg[4][6]                                         ; 0                 ; 6       ;
;      - matrix_reg[4][5]                                         ; 0                 ; 6       ;
;      - matrix_reg[4][4]                                         ; 0                 ; 6       ;
;      - matrix_reg[4][3]                                         ; 0                 ; 6       ;
;      - matrix_reg[4][2]                                         ; 0                 ; 6       ;
;      - matrix_reg[4][1]                                         ; 0                 ; 6       ;
;      - matrix_reg[4][0]                                         ; 0                 ; 6       ;
;      - matrix_reg[4][9]                                         ; 0                 ; 6       ;
;      - matrix_reg[4][8]                                         ; 0                 ; 6       ;
;      - matrix_reg[4][15]                                        ; 0                 ; 6       ;
;      - matrix_reg[4][14]                                        ; 0                 ; 6       ;
;      - matrix_reg[4][13]                                        ; 0                 ; 6       ;
;      - matrix_reg[4][12]                                        ; 0                 ; 6       ;
;      - matrix_reg[4][11]                                        ; 0                 ; 6       ;
;      - matrix_reg[4][10]                                        ; 0                 ; 6       ;
;      - matrix_reg[4][7]                                         ; 0                 ; 6       ;
;      - matrix_reg[5][13]                                        ; 0                 ; 6       ;
;      - matrix_reg[5][12]                                        ; 0                 ; 6       ;
;      - matrix_reg[5][11]                                        ; 0                 ; 6       ;
;      - matrix_reg[5][10]                                        ; 0                 ; 6       ;
;      - matrix_reg[5][3]                                         ; 0                 ; 6       ;
;      - matrix_reg[5][0]                                         ; 0                 ; 6       ;
;      - matrix_reg[5][9]                                         ; 0                 ; 6       ;
;      - matrix_reg[5][15]                                        ; 0                 ; 6       ;
;      - matrix_reg[5][14]                                        ; 0                 ; 6       ;
;      - matrix_reg[5][1]                                         ; 0                 ; 6       ;
;      - matrix_reg[5][2]                                         ; 0                 ; 6       ;
;      - matrix_reg[5][4]                                         ; 0                 ; 6       ;
;      - matrix_reg[5][5]                                         ; 0                 ; 6       ;
;      - matrix_reg[5][6]                                         ; 0                 ; 6       ;
;      - matrix_reg[5][7]                                         ; 0                 ; 6       ;
;      - matrix_reg[5][8]                                         ; 0                 ; 6       ;
;      - matrix_reg[6][10]                                        ; 0                 ; 6       ;
;      - matrix_reg[6][1]                                         ; 0                 ; 6       ;
;      - matrix_reg[6][2]                                         ; 0                 ; 6       ;
;      - matrix_reg[6][3]                                         ; 0                 ; 6       ;
;      - matrix_reg[6][4]                                         ; 0                 ; 6       ;
;      - matrix_reg[6][5]                                         ; 0                 ; 6       ;
;      - matrix_reg[6][6]                                         ; 0                 ; 6       ;
;      - matrix_reg[6][7]                                         ; 0                 ; 6       ;
;      - matrix_reg[6][8]                                         ; 0                 ; 6       ;
;      - matrix_reg[6][9]                                         ; 0                 ; 6       ;
;      - matrix_reg[6][11]                                        ; 0                 ; 6       ;
;      - matrix_reg[6][12]                                        ; 0                 ; 6       ;
;      - matrix_reg[6][13]                                        ; 0                 ; 6       ;
;      - matrix_reg[6][14]                                        ; 0                 ; 6       ;
;      - matrix_reg[6][15]                                        ; 0                 ; 6       ;
;      - matrix_reg[6][0]                                         ; 0                 ; 6       ;
;      - matrix_reg[7][2]                                         ; 0                 ; 6       ;
;      - matrix_reg[7][6]                                         ; 0                 ; 6       ;
;      - matrix_reg[7][4]                                         ; 0                 ; 6       ;
;      - matrix_reg[7][5]                                         ; 0                 ; 6       ;
;      - matrix_reg[7][1]                                         ; 0                 ; 6       ;
;      - matrix_reg[7][3]                                         ; 0                 ; 6       ;
;      - matrix_reg[7][7]                                         ; 0                 ; 6       ;
;      - matrix_reg[7][15]                                        ; 0                 ; 6       ;
;      - matrix_reg[7][0]                                         ; 0                 ; 6       ;
;      - matrix_reg[7][8]                                         ; 0                 ; 6       ;
;      - matrix_reg[7][9]                                         ; 0                 ; 6       ;
;      - matrix_reg[7][11]                                        ; 0                 ; 6       ;
;      - matrix_reg[7][12]                                        ; 0                 ; 6       ;
;      - matrix_reg[7][13]                                        ; 0                 ; 6       ;
;      - matrix_reg[7][14]                                        ; 0                 ; 6       ;
;      - matrix_reg[7][10]                                        ; 0                 ; 6       ;
;      - matrix_reg[8][7]                                         ; 0                 ; 6       ;
;      - matrix_reg[8][3]                                         ; 0                 ; 6       ;
;      - matrix_reg[8][4]                                         ; 0                 ; 6       ;
;      - matrix_reg[8][2]                                         ; 0                 ; 6       ;
;      - matrix_reg[8][8]                                         ; 0                 ; 6       ;
;      - matrix_reg[8][9]                                         ; 0                 ; 6       ;
;      - matrix_reg[8][0]                                         ; 0                 ; 6       ;
;      - matrix_reg[8][1]                                         ; 0                 ; 6       ;
;      - matrix_reg[8][5]                                         ; 0                 ; 6       ;
;      - matrix_reg[8][6]                                         ; 0                 ; 6       ;
;      - matrix_reg[8][15]                                        ; 0                 ; 6       ;
;      - matrix_reg[8][14]                                        ; 0                 ; 6       ;
;      - matrix_reg[8][13]                                        ; 0                 ; 6       ;
;      - matrix_reg[8][12]                                        ; 0                 ; 6       ;
;      - matrix_reg[8][11]                                        ; 0                 ; 6       ;
;      - matrix_reg[8][10]                                        ; 0                 ; 6       ;
;      - matrix_reg[9][11]                                        ; 0                 ; 6       ;
;      - matrix_reg[9][0]                                         ; 0                 ; 6       ;
;      - matrix_reg[9][1]                                         ; 0                 ; 6       ;
;      - matrix_reg[9][2]                                         ; 0                 ; 6       ;
;      - matrix_reg[9][3]                                         ; 0                 ; 6       ;
;      - matrix_reg[9][4]                                         ; 0                 ; 6       ;
;      - matrix_reg[9][5]                                         ; 0                 ; 6       ;
;      - matrix_reg[9][6]                                         ; 0                 ; 6       ;
;      - matrix_reg[9][7]                                         ; 0                 ; 6       ;
;      - matrix_reg[9][8]                                         ; 0                 ; 6       ;
;      - matrix_reg[9][9]                                         ; 0                 ; 6       ;
;      - matrix_reg[9][14]                                        ; 0                 ; 6       ;
;      - matrix_reg[9][10]                                        ; 0                 ; 6       ;
;      - matrix_reg[9][12]                                        ; 0                 ; 6       ;
;      - matrix_reg[9][15]                                        ; 0                 ; 6       ;
;      - matrix_reg[9][13]                                        ; 0                 ; 6       ;
;      - matrix_reg[10][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[10][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[10][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[10][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[10][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[10][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[10][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[10][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[10][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[10][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[10][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[10][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[10][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[10][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[10][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[10][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[11][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[11][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[11][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[11][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[11][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[11][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[11][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[11][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[11][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[11][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[11][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[11][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[11][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[11][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[11][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[11][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[12][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[12][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[12][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[12][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[12][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[12][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[12][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[12][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[12][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[12][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[12][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[12][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[12][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[12][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[12][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[12][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[13][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[13][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[13][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[13][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[13][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[13][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[13][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[13][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[13][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[13][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[13][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[13][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[13][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[13][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[13][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[13][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[14][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[14][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[14][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[14][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[14][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[14][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[14][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[14][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[14][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[14][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[14][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[14][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[14][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[14][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[14][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[14][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[15][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[15][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[15][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[15][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[15][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[15][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[15][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[15][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[15][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[15][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[15][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[15][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[15][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[15][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[15][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[15][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[16][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[16][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[16][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[16][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[16][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[16][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[16][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[16][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[16][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[16][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[16][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[16][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[16][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[16][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[16][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[16][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[17][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[17][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[17][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[17][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[17][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[17][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[17][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[17][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[17][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[17][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[17][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[17][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[17][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[17][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[17][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[17][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[18][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[18][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[18][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[18][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[18][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[18][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[18][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[18][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[18][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[18][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[18][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[18][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[18][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[18][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[18][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[18][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[19][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[19][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[19][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[19][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[19][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[19][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[19][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[19][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[19][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[19][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[19][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[19][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[19][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[19][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[19][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[19][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[20][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[20][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[20][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[20][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[20][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[20][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[20][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[20][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[20][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[20][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[20][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[20][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[20][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[20][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[20][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[20][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[21][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[21][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[21][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[21][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[21][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[21][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[21][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[21][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[21][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[21][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[21][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[21][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[21][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[21][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[21][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[21][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[22][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[22][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[22][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[22][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[22][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[22][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[22][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[22][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[22][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[22][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[22][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[22][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[22][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[22][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[22][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[22][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[23][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[23][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[23][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[23][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[23][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[23][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[23][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[23][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[23][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[23][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[23][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[23][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[23][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[23][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[23][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[23][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[24][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[24][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[24][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[24][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[24][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[24][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[24][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[24][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[24][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[24][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[24][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[24][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[24][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[24][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[24][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[24][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[25][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[25][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[25][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[25][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[25][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[25][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[25][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[25][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[25][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[25][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[25][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[25][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[25][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[25][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[25][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[25][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[26][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[26][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[26][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[26][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[26][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[26][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[26][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[26][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[26][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[26][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[26][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[26][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[26][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[26][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[26][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[26][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[27][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[27][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[27][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[27][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[27][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[27][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[27][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[27][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[27][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[27][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[27][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[27][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[27][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[27][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[27][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[27][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[29][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[29][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[29][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[29][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[29][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[29][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[29][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[29][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[29][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[29][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[29][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[29][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[29][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[29][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[29][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[29][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[28][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[28][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[28][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[28][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[28][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[28][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[28][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[28][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[28][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[28][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[28][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[28][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[28][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[28][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[28][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[28][11]                                       ; 0                 ; 6       ;
;      - collisionR_reg                                           ; 0                 ; 6       ;
;      - collisionL_reg                                           ; 0                 ; 6       ;
;      - state_reg.StartGameDebut                                 ; 0                 ; 6       ;
;      - state_reg.GameOverFin                                    ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|iteration_q[0] ; 0                 ; 6       ;
;      - count_score_reg[7]                                       ; 0                 ; 6       ;
;      - count_score_reg[6]                                       ; 0                 ; 6       ;
;      - count_score_reg[5]                                       ; 0                 ; 6       ;
;      - count_score_reg[4]                                       ; 0                 ; 6       ;
;      - count_score_reg[3]                                       ; 0                 ; 6       ;
;      - count_score_reg[2]                                       ; 0                 ; 6       ;
;      - count_score_reg[1]                                       ; 0                 ; 6       ;
;      - count_score_reg[0]                                       ; 0                 ; 6       ;
;      - state_reg.DetectCollusion                                ; 0                 ; 6       ;
;      - position_x_reg[0]                                        ; 0                 ; 6       ;
;      - position_x_reg[1]                                        ; 0                 ; 6       ;
;      - position_x_reg[2]                                        ; 0                 ; 6       ;
;      - position_x_reg[3]                                        ; 0                 ; 6       ;
;      - collision_reg                                            ; 0                 ; 6       ;
;      - position_x_reg[4]                                        ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[8]     ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[9]     ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[10]    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[11]    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[12]    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[13]    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[14]    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[15]    ; 0                 ; 6       ;
;      - state_reg.BeginAddObject                                 ; 0                 ; 6       ;
;      - state_reg.EndAddObject                                   ; 0                 ; 6       ;
;      - object_reg[0][0]                                         ; 0                 ; 6       ;
;      - object_reg[2][0]                                         ; 0                 ; 6       ;
;      - position_y_reg[1]                                        ; 0                 ; 6       ;
;      - position_y_reg[0]                                        ; 0                 ; 6       ;
;      - object_reg[1][0]                                         ; 0                 ; 6       ;
;      - matrix_reg[31][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[30][13]                                       ; 0                 ; 6       ;
;      - matrix_reg[0][13]                                        ; 0                 ; 6       ;
;      - matrix_reg[31][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[30][12]                                       ; 0                 ; 6       ;
;      - matrix_reg[0][12]                                        ; 0                 ; 6       ;
;      - matrix_reg[31][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[30][11]                                       ; 0                 ; 6       ;
;      - matrix_reg[0][11]                                        ; 0                 ; 6       ;
;      - matrix_reg[31][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[30][10]                                       ; 0                 ; 6       ;
;      - matrix_reg[0][10]                                        ; 0                 ; 6       ;
;      - matrix_reg[31][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[30][9]                                        ; 0                 ; 6       ;
;      - matrix_reg[0][9]                                         ; 0                 ; 6       ;
;      - matrix_reg[31][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[30][8]                                        ; 0                 ; 6       ;
;      - matrix_reg[0][8]                                         ; 0                 ; 6       ;
;      - matrix_reg[31][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[30][15]                                       ; 0                 ; 6       ;
;      - matrix_reg[0][15]                                        ; 0                 ; 6       ;
;      - matrix_reg[31][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[30][14]                                       ; 0                 ; 6       ;
;      - matrix_reg[0][14]                                        ; 0                 ; 6       ;
;      - matrix_reg[31][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[30][5]                                        ; 0                 ; 6       ;
;      - matrix_reg[0][5]                                         ; 0                 ; 6       ;
;      - matrix_reg[31][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[30][4]                                        ; 0                 ; 6       ;
;      - matrix_reg[0][4]                                         ; 0                 ; 6       ;
;      - matrix_reg[31][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[30][3]                                        ; 0                 ; 6       ;
;      - matrix_reg[0][3]                                         ; 0                 ; 6       ;
;      - matrix_reg[31][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[30][2]                                        ; 0                 ; 6       ;
;      - matrix_reg[0][2]                                         ; 0                 ; 6       ;
;      - matrix_reg[31][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[30][1]                                        ; 0                 ; 6       ;
;      - matrix_reg[0][1]                                         ; 0                 ; 6       ;
;      - matrix_reg[31][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[30][0]                                        ; 0                 ; 6       ;
;      - matrix_reg[0][0]                                         ; 0                 ; 6       ;
;      - matrix_reg[31][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[30][7]                                        ; 0                 ; 6       ;
;      - matrix_reg[0][7]                                         ; 0                 ; 6       ;
;      - matrix_reg[31][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[30][6]                                        ; 0                 ; 6       ;
;      - matrix_reg[0][6]                                         ; 0                 ; 6       ;
;      - state_reg.AddMatrix                                      ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|state_q.op     ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|state_q.done   ; 0                 ; 6       ;
;      - go_reg                                                   ; 0                 ; 6       ;
;      - state_reg.DectectRemoveFullLine                          ; 0                 ; 6       ;
;      - state_reg.RemoveFullLine                                 ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|state_q.idle   ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[12]      ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[12]      ; 0                 ; 6       ;
;      - position_y_reg[2]                                        ; 0                 ; 6       ;
;      - position_y_reg[3]                                        ; 0                 ; 6       ;
;      - state_reg.WaitNextFrameNew                               ; 0                 ; 6       ;
;      - state_reg.CollusionDetected                              ; 0                 ; 6       ;
;      - state_reg.WaitNextFrame                                  ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[0]     ; 0                 ; 6       ;
;      - kb_ack                                                   ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|state_reg.b_stop     ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|filter_reg[7]        ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|filter_reg[6]        ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|filter_reg[5]        ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|filter_reg[4]        ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|filter_reg[3]        ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|filter_reg[2]        ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|filter_reg[1]        ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|filter_reg[0]        ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|kbclk_reg            ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[1]     ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[2]     ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[3]     ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[4]     ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[5]     ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[6]     ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_save_reg[7]     ; 0                 ; 6       ;
;      - line_reg[0]~_emulated                                    ; 0                 ; 6       ;
;      - line_reg[0]~head_lut                                     ; 0                 ; 6       ;
;      - obj_rotate                                               ; 0                 ; 6       ;
;      - coln_reg[1]~_emulated                                    ; 0                 ; 6       ;
;      - coln_reg[1]~head_lut                                     ; 0                 ; 6       ;
;      - obj_move_right                                           ; 0                 ; 6       ;
;      - obj_move_left                                            ; 0                 ; 6       ;
;      - coln_reg[0]~_emulated                                    ; 0                 ; 6       ;
;      - coln_reg[0]~head_lut                                     ; 0                 ; 6       ;
;      - line_reg[1]~_emulated                                    ; 0                 ; 6       ;
;      - line_reg[1]~head_lut                                     ; 0                 ; 6       ;
;      - object_reg[0][2]~_emulated                               ; 0                 ; 6       ;
;      - object_reg[0][2]~head_lut                                ; 0                 ; 6       ;
;      - object_reg[2][2]~_emulated                               ; 0                 ; 6       ;
;      - object_reg[2][2]~head_lut                                ; 0                 ; 6       ;
;      - object_reg[1][2]~_emulated                               ; 0                 ; 6       ;
;      - object_reg[1][2]~head_lut                                ; 0                 ; 6       ;
;      - object_reg[1][1]~_emulated                               ; 0                 ; 6       ;
;      - object_reg[1][1]~head_lut                                ; 0                 ; 6       ;
;      - object_reg[0][1]~_emulated                               ; 0                 ; 6       ;
;      - object_reg[0][1]~head_lut                                ; 0                 ; 6       ;
;      - object_reg[2][1]~_emulated                               ; 0                 ; 6       ;
;      - object_reg[2][1]~head_lut                                ; 0                 ; 6       ;
;      - state_reg.idleClear                                      ; 0                 ; 6       ;
;      - line_reg[3]~_emulated                                    ; 0                 ; 6       ;
;      - line_reg[3]~head_lut                                     ; 0                 ; 6       ;
;      - line_reg[2]~_emulated                                    ; 0                 ; 6       ;
;      - line_reg[2]~head_lut                                     ; 0                 ; 6       ;
;      - line_reg[4]~_emulated                                    ; 0                 ; 6       ;
;      - line_reg[4]~head_lut                                     ; 0                 ; 6       ;
;      - coln_reg[2]~_emulated                                    ; 0                 ; 6       ;
;      - coln_reg[2]~head_lut                                     ; 0                 ; 6       ;
;      - coln_reg[3]~_emulated                                    ; 0                 ; 6       ;
;      - coln_reg[3]~head_lut                                     ; 0                 ; 6       ;
;      - state_reg.idle                                           ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|iteration_q[3] ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|iteration_q[2] ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|iteration_q[1] ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[11]      ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[11]      ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_shift_reg[0]    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|state_reg.b_parity   ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_shift_reg[1]    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_shift_reg[2]    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_shift_reg[3]    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_shift_reg[4]    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_shift_reg[5]    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_shift_reg[6]    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|data_shift_reg[7]    ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[10]      ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[10]      ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|state_reg.idle       ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|state_reg.b_start    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|state_reg.b_7        ; 0                 ; 6       ;
;      - kb_data_ready_reg                                        ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[9]       ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[9]       ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|state_reg.b_6        ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[8]       ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[8]       ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|state_reg.b_5        ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[7]       ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[7]       ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|state_reg.b_4        ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[6]       ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[6]       ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|state_reg.b_3        ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[5]       ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[5]       ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|state_reg.b_2        ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[4]       ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[4]       ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|state_reg.b_1        ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[3]       ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[3]       ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|state_reg.b_0        ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[2]       ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[2]       ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[1]       ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[1]       ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[0]       ; 0                 ; 6       ;
;      - binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[0]       ; 0                 ; 6       ;
;      - line_reg[0]~latch                                        ; 1                 ; 0       ;
;      - coln_reg[1]~latch                                        ; 1                 ; 0       ;
;      - coln_reg[0]~latch                                        ; 1                 ; 0       ;
;      - line_reg[1]~latch                                        ; 1                 ; 0       ;
;      - object_reg[0][2]~latch                                   ; 1                 ; 0       ;
;      - object_reg[2][2]~latch                                   ; 1                 ; 0       ;
;      - object_reg[1][2]~latch                                   ; 1                 ; 0       ;
;      - object_reg[1][1]~latch                                   ; 1                 ; 0       ;
;      - object_reg[0][1]~latch                                   ; 1                 ; 0       ;
;      - object_reg[2][1]~latch                                   ; 1                 ; 0       ;
;      - line_reg[3]~latch                                        ; 1                 ; 0       ;
;      - line_reg[2]~latch                                        ; 1                 ; 0       ;
;      - line_reg[4]~latch                                        ; 1                 ; 0       ;
;      - coln_reg[2]~latch                                        ; 1                 ; 0       ;
;      - coln_reg[3]~latch                                        ; 1                 ; 0       ;
; clk_50mhz                                                       ;                   ;         ;
; kbclk                                                           ;                   ;         ;
;      - keyPS2controller:u_keyPS2controller|filter_reg[7]        ; 0                 ; 6       ;
; kbdata                                                          ;                   ;         ;
;      - keyPS2controller:u_keyPS2controller|data_shift_reg[7]    ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|Selector0~0          ; 0                 ; 6       ;
;      - keyPS2controller:u_keyPS2controller|Selector1~0          ; 0                 ; 6       ;
+-----------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                   ;
+--------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                   ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Selector3~0                                            ; LCCOMB_X48_Y23_N8  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; binaryToDeccimal:u_binaryToDeccimal_score|Selector11~1 ; LCCOMB_X47_Y22_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; binaryToDeccimal:u_binaryToDeccimal_score|Selector27~3 ; LCCOMB_X47_Y22_N8  ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; binaryToDeccimal:u_binaryToDeccimal_score|state_q.op   ; LCFF_X48_Y24_N11   ; 47      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; clk_50mhz                                              ; PIN_N2             ; 1205    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk_50mhz                                              ; PIN_N2             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; collisionL_reg~0                                       ; LCCOMB_X47_Y23_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fsm_StepAddObject                                      ; LCCOMB_X34_Y14_N2  ; 517     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; keyPS2controller:u_keyPS2controller|bautrate~0         ; LCCOMB_X50_Y23_N2  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; keyPS2controller:u_keyPS2controller|data_save_reg[8]~0 ; LCCOMB_X50_Y23_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; keyPS2controller:u_keyPS2controller|run_shift~1        ; LCCOMB_X50_Y23_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; line_reg~17                                            ; LCCOMB_X45_Y21_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[10][10]~46                                  ; LCCOMB_X43_Y17_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[11][5]~58                                   ; LCCOMB_X43_Y17_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[12][3]~50                                   ; LCCOMB_X44_Y18_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[13][10]~30                                  ; LCCOMB_X44_Y18_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[14][4]~61                                   ; LCCOMB_X44_Y16_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[15][8]~32                                   ; LCCOMB_X44_Y18_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[16][0]~53                                   ; LCCOMB_X43_Y20_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[17][8]~57                                   ; LCCOMB_X36_Y18_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[18][7]~48                                   ; LCCOMB_X43_Y20_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[19][8]~33                                   ; LCCOMB_X43_Y20_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[1][1]~40                                    ; LCCOMB_X42_Y18_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[20][0]~64                                   ; LCCOMB_X43_Y20_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[21][7]~43                                   ; LCCOMB_X42_Y26_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[22][7]~44                                   ; LCCOMB_X42_Y26_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[23][9]~59                                   ; LCCOMB_X42_Y23_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[24][5]~55                                   ; LCCOMB_X42_Y23_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[25][8]~34                                   ; LCCOMB_X42_Y23_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[26][10]~63                                  ; LCCOMB_X42_Y23_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[27][2]~36                                   ; LCCOMB_X43_Y20_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[28][1]~52                                   ; LCCOMB_X43_Y20_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[29][15]~60                                  ; LCCOMB_X43_Y22_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[2][10]~62                                   ; LCCOMB_X42_Y18_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[3][6]~37                                    ; LCCOMB_X40_Y14_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[4][6]~51                                    ; LCCOMB_X40_Y26_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[5][13]~56                                   ; LCCOMB_X43_Y22_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[6][10]~45                                   ; LCCOMB_X38_Y14_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[7][2]~28                                    ; LCCOMB_X42_Y23_N2  ; 67      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[7][2]~29                                    ; LCCOMB_X38_Y14_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[8][7]~65                                    ; LCCOMB_X35_Y20_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[9][11]~39                                   ; LCCOMB_X43_Y17_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; object_reg[0][1]~6                                     ; LCCOMB_X45_Y24_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; randum_sel[1]~13                                       ; LCCOMB_X48_Y23_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst                                                    ; PIN_G26            ; 1255    ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; state_reg.AddMatrix                                    ; LCFF_X37_Y14_N13   ; 513     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; state_reg.idleClear                                    ; LCFF_X48_Y23_N5    ; 524     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga_controller:u_vga_sync|Equal0~5                     ; LCCOMB_X31_Y25_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_controller:u_vga_sync|clkdiv                       ; LCFF_X46_Y18_N21   ; 22      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+--------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                         ;
+----------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                             ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; clk_50mhz                        ; PIN_N2           ; 1205    ; Global Clock         ; GCLK2            ; --                        ;
; vga_controller:u_vga_sync|clkdiv ; LCFF_X46_Y18_N21 ; 22      ; Global Clock         ; GCLK6            ; --                        ;
+----------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                  ;
+--------------------------------------------------------+---------+
; Name                                                   ; Fan-Out ;
+--------------------------------------------------------+---------+
; rst                                                    ; 1255    ;
; line_reg[4]~head_lut                                   ; 576     ;
; state_reg.idleClear                                    ; 524     ;
; fsm_StepAddObject                                      ; 517     ;
; state_reg.AddMatrix                                    ; 513     ;
; matrix_display_next~0                                  ; 512     ;
; state_reg.CollusionDetected                            ; 477     ;
; vga_controller:u_vga_sync|hc[0]                        ; 413     ;
; matrix_display_next~3021                               ; 406     ;
; vga_controller:u_vga_sync|vc[0]                        ; 384     ;
; rom_addr[6]~10                                         ; 341     ;
; vga_controller:u_vga_sync|vc[2]                        ; 283     ;
; rom_addr[5]~37                                         ; 270     ;
; rom_addr[4]~29                                         ; 226     ;
; rom_addr[7]~19                                         ; 211     ;
; line_reg[3]~head_lut                                   ; 196     ;
; rom_addr[8]~13                                         ; 190     ;
; vga_controller:u_vga_sync|vc[1]                        ; 176     ;
; rom_addr[10]~4                                         ; 175     ;
; vga_controller:u_vga_sync|hc[3]                        ; 165     ;
; rom_addrkey[6]~3                                       ; 163     ;
; line_reg[2]~head_lut                                   ; 151     ;
; line_reg[1]~head_lut                                   ; 144     ;
; vga_controller:u_vga_sync|hc[2]                        ; 143     ;
; rom_addrkey[4]~0                                       ; 138     ;
; rom_addrkey[5]~1                                       ; 134     ;
; state_reg.GameOverFin                                  ; 113     ;
; vga_controller:u_vga_sync|hc[4]                        ; 111     ;
; state_reg.StartGameDebut                               ; 111     ;
; vga_controller:u_vga_sync|vc[5]                        ; 104     ;
; vga_controller:u_vga_sync|hc[7]                        ; 93      ;
; rom_addrkey[7]~5                                       ; 91      ;
; vga_controller:u_vga_sync|hc[6]                        ; 91      ;
; rom_addrkey[8]~2                                       ; 89      ;
; vga_controller:u_vga_sync|hc[5]                        ; 86      ;
; vga_controller:u_vga_sync|hc[8]                        ; 86      ;
; vga_controller:u_vga_sync|hc[1]                        ; 84      ;
; matrix_reg[7][2]~28                                    ; 67      ;
; rom_addr_dy_key~16                                     ; 60      ;
; rom_addr[4]~21                                         ; 58      ;
; rom_addr_dy_key~14                                     ; 58      ;
; rom_addr[4]~28                                         ; 57      ;
; rom_addrkey[10]~4                                      ; 57      ;
; rom_addr[5]~36                                         ; 54      ;
; rom_addr[5]~31                                         ; 54      ;
; binaryToDeccimal:u_binaryToDeccimal_score|state_q.op   ; 47      ;
; line_reg[0]~head_lut                                   ; 45      ;
; vga_controller:u_vga_sync|vc[6]                        ; 44      ;
; binaryToDeccimal:u_binaryToDeccimal_score|Selector27~3 ; 43      ;
; coln_reg[0]~head_lut                                   ; 42      ;
+--------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 7,668 / 94,460 ( 8 % ) ;
; C16 interconnects          ; 217 / 3,315 ( 7 % )    ;
; C4 interconnects           ; 5,391 / 60,840 ( 9 % ) ;
; Direct links               ; 509 / 94,460 ( < 1 % ) ;
; Global clocks              ; 2 / 16 ( 13 % )        ;
; Local interconnects        ; 3,113 / 33,216 ( 9 % ) ;
; R24 interconnects          ; 173 / 3,091 ( 6 % )    ;
; R4 interconnects           ; 6,245 / 81,294 ( 8 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.02) ; Number of LABs  (Total = 320) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 9                             ;
; 2                                           ; 1                             ;
; 3                                           ; 0                             ;
; 4                                           ; 0                             ;
; 5                                           ; 2                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 1                             ;
; 10                                          ; 0                             ;
; 11                                          ; 2                             ;
; 12                                          ; 9                             ;
; 13                                          ; 11                            ;
; 14                                          ; 20                            ;
; 15                                          ; 7                             ;
; 16                                          ; 257                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.14) ; Number of LABs  (Total = 320) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 200                           ;
; 1 Clock                            ; 204                           ;
; 1 Clock enable                     ; 69                            ;
; 1 Sync. clear                      ; 65                            ;
; 1 Sync. load                       ; 111                           ;
; 2 Clock enables                    ; 35                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.80) ; Number of LABs  (Total = 320) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 0                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 4                             ;
; 14                                           ; 1                             ;
; 15                                           ; 4                             ;
; 16                                           ; 104                           ;
; 17                                           ; 13                            ;
; 18                                           ; 9                             ;
; 19                                           ; 20                            ;
; 20                                           ; 40                            ;
; 21                                           ; 27                            ;
; 22                                           ; 17                            ;
; 23                                           ; 24                            ;
; 24                                           ; 15                            ;
; 25                                           ; 4                             ;
; 26                                           ; 6                             ;
; 27                                           ; 5                             ;
; 28                                           ; 9                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.00) ; Number of LABs  (Total = 320) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 25                            ;
; 2                                               ; 15                            ;
; 3                                               ; 18                            ;
; 4                                               ; 28                            ;
; 5                                               ; 31                            ;
; 6                                               ; 48                            ;
; 7                                               ; 20                            ;
; 8                                               ; 30                            ;
; 9                                               ; 28                            ;
; 10                                              ; 14                            ;
; 11                                              ; 14                            ;
; 12                                              ; 17                            ;
; 13                                              ; 10                            ;
; 14                                              ; 16                            ;
; 15                                              ; 5                             ;
; 16                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.22) ; Number of LABs  (Total = 320) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 9                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 4                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 6                             ;
; 11                                           ; 7                             ;
; 12                                           ; 14                            ;
; 13                                           ; 9                             ;
; 14                                           ; 14                            ;
; 15                                           ; 11                            ;
; 16                                           ; 9                             ;
; 17                                           ; 5                             ;
; 18                                           ; 3                             ;
; 19                                           ; 5                             ;
; 20                                           ; 6                             ;
; 21                                           ; 6                             ;
; 22                                           ; 10                            ;
; 23                                           ; 19                            ;
; 24                                           ; 18                            ;
; 25                                           ; 8                             ;
; 26                                           ; 17                            ;
; 27                                           ; 12                            ;
; 28                                           ; 16                            ;
; 29                                           ; 12                            ;
; 30                                           ; 26                            ;
; 31                                           ; 62                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 125 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Nov 04 23:47:16 2010
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off keyboarToVGA -c keyboarToVGA
Info: Selected device EP2C35F672I8 for design "keyboarToVGA"
Info: Low junction temperature is -40 degrees C
Info: High junction temperature is 125 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C35F672C8 is compatible
    Info: Device EP2C50F672C8 is compatible
    Info: Device EP2C50F672I8 is compatible
    Info: Device EP2C70F672C8 is compatible
    Info: Device EP2C70F672I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk_50mhz (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node vga_controller:u_vga_sync|clkdiv
Info: Automatically promoted node vga_controller:u_vga_sync|clkdiv 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node vga_controller:u_vga_sync|clkdiv~0
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "led[0]" is assigned to location or region, but does not exist in design
    Warning: Node "led[1]" is assigned to location or region, but does not exist in design
    Warning: Node "led[2]" is assigned to location or region, but does not exist in design
    Warning: Node "led[3]" is assigned to location or region, but does not exist in design
    Warning: Node "led[4]" is assigned to location or region, but does not exist in design
    Warning: Node "led[5]" is assigned to location or region, but does not exist in design
    Warning: Node "led[6]" is assigned to location or region, but does not exist in design
    Warning: Node "led[7]" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:07
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:11
Info: Estimated most critical path is register to register delay of 16.807 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X37_Y21; Fanout = 5; REG Node = 'matrix_reg[24][14]'
    Info: 2: + IC(1.386 ns) + CELL(0.206 ns) = 1.592 ns; Loc. = LAB_X36_Y20; Fanout = 1; COMB Node = 'Equal25~3'
    Info: 3: + IC(2.127 ns) + CELL(0.206 ns) = 3.925 ns; Loc. = LAB_X42_Y23; Fanout = 3; COMB Node = 'Equal25~4'
    Info: 4: + IC(0.188 ns) + CELL(0.487 ns) = 4.600 ns; Loc. = LAB_X42_Y23; Fanout = 1; COMB Node = 'matrix_reg[20][0]~23'
    Info: 5: + IC(1.331 ns) + CELL(0.206 ns) = 6.137 ns; Loc. = LAB_X43_Y20; Fanout = 4; COMB Node = 'matrix_reg[20][0]~24'
    Info: 6: + IC(0.161 ns) + CELL(0.647 ns) = 6.945 ns; Loc. = LAB_X43_Y20; Fanout = 4; COMB Node = 'matrix_reg[17][8]~25'
    Info: 7: + IC(0.161 ns) + CELL(0.647 ns) = 7.753 ns; Loc. = LAB_X43_Y20; Fanout = 4; COMB Node = 'temp~28'
    Info: 8: + IC(0.161 ns) + CELL(0.647 ns) = 8.561 ns; Loc. = LAB_X43_Y20; Fanout = 4; COMB Node = 'matrix_reg[9][11]~26'
    Info: 9: + IC(0.161 ns) + CELL(0.647 ns) = 9.369 ns; Loc. = LAB_X43_Y20; Fanout = 4; COMB Node = 'matrix_reg[8][7]~27'
    Info: 10: + IC(1.281 ns) + CELL(0.647 ns) = 11.297 ns; Loc. = LAB_X47_Y22; Fanout = 4; COMB Node = 'temp~29'
    Info: 11: + IC(0.161 ns) + CELL(0.647 ns) = 12.105 ns; Loc. = LAB_X47_Y22; Fanout = 4; COMB Node = 'temp~30'
    Info: 12: + IC(1.709 ns) + CELL(0.624 ns) = 14.438 ns; Loc. = LAB_X42_Y18; Fanout = 16; COMB Node = 'matrix_reg[1][1]~40'
    Info: 13: + IC(1.514 ns) + CELL(0.855 ns) = 16.807 ns; Loc. = LAB_X41_Y26; Fanout = 4; REG Node = 'matrix_reg[1][5]'
    Info: Total cell delay = 6.466 ns ( 38.47 % )
    Info: Total interconnect delay = 10.341 ns ( 61.53 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 6% of the available device resources
    Info: Peak interconnect usage is 60% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:21
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 35 output pins without output pin load capacitance assignment
    Info: Pin "clk_25mhz_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blank_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "csync_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "horiz_sync_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vert_sync_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: Following 2 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin clk_25mhz_out has GND driving its datain port
    Info: Pin csync_out has GND driving its datain port
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 269 megabytes
    Info: Processing ended: Thu Nov 04 23:48:52 2010
    Info: Elapsed time: 00:01:36
    Info: Total CPU time (on all processors): 00:01:27


