# VADL generated file

# Fields:
%rs3       27:5
%rs2       20:5
%rs1       15:5
%rd        7:5
%sh5       20:5
%sh6       20:6

%sh7    20:7
%csr    20:12
%rm     12:3
%nf     29:3                     !function=ex_plus_1

# immediates:
%imm_i    20:s12
%imm_s    25:s7 7:5
%imm_b    31:s1 7:1 25:6 8:4     !function=ex_shift_1
%imm_j    31:s1 12:8 20:1 21:10  !function=ex_shift_1
%imm_u    12:s20                 !function=ex_shift_12
%imm_bs   30:2                   !function=ex_shift_3
%imm_rnum 20:4
%imm_z6   26:1 15:5
%imm_mop5 30:1 26:2 20:2
%imm_mop3 30:1 26:2

# Argument sets:
&empty
&b    imm rs2 rs1
&i    imm rs1 rd
&j    imm rd
&r    rd rs1 rs2
&r2   rd rs1
&r2_s rs1 rs2
&s    imm rs1 rs2
&u    imm rd
&shift     shamt rs1 rd
&atomic    aq rl rs2 rs1 rd
&rmrr      vm rd rs1 rs2
&rmr       vm rd rs2
&r2nfvm    vm rd rs1 nf
&rnfvm     vm rd rs1 rs2 nf
&k_aes     shamt rs2 rs1 rd
&mop5 imm rd rs1
&mop3 imm rd rs1 rs2

# Formats 32:
@r       .......   ..... ..... ... ..... ....... &r                %rs2 %rs1 %rd
@i       ............    ..... ... ..... ....... &i      imm=%imm_i     %rs1 %rd
@b       .......   ..... ..... ... ..... ....... &b      imm=%imm_b %rs2 %rs1
@s       .......   ..... ..... ... ..... ....... &s      imm=%imm_s %rs2 %rs1
@u       ....................      ..... ....... &u      imm=%imm_u          %rd
@j       ....................      ..... ....... &j      imm=%imm_j          %rd

@sh      ......  ...... .....  ... ..... ....... &shift  shamt=%sh7     %rs1 %rd
@csr     ............   .....  ... ..... .......               %csr     %rs1 %rd

@atom_ld ..... aq:1 rl:1 ..... ........ ..... ....... &atomic rs2=0     %rs1 %rd
@atom_st ..... aq:1 rl:1 ..... ........ ..... ....... &atomic %rs2      %rs1 %rd

@r4_rm   ..... ..  ..... ..... ... ..... ....... %rs3 %rs2 %rs1 %rm %rd
@r_rm    .......   ..... ..... ... ..... ....... %rs2 %rs1 %rm %rd
@r2_rm   .......   ..... ..... ... ..... ....... %rs1 %rm %rd
@r2      .......   ..... ..... ... ..... ....... &r2 %rs1 %rd
@r2_vm_1 ...... . ..... ..... ... ..... ....... &rmr vm=1 %rs2 %rd
@r2_nfvm ... ... vm:1 ..... ..... ... ..... ....... &r2nfvm %nf %rs1 %rd
@r2_vm   ...... vm:1 ..... ..... ... ..... ....... &rmr %rs2 %rd
@r1_vm   ...... vm:1 ..... ..... ... ..... ....... %rd
@r_nfvm  ... ... vm:1 ..... ..... ... ..... ....... &rnfvm %nf %rs2 %rs1 %rd
@r2rd    .......   ..... ..... ... ..... ....... %rs2 %rd
@r_vm    ...... vm:1 ..... ..... ... ..... ....... &rmrr %rs2 %rs1 %rd
@r_vm_1  ...... . ..... ..... ... ..... .......    &rmrr vm=1 %rs2 %rs1 %rd
@r_vm_0  ...... . ..... ..... ... ..... .......    &rmrr vm=0 %rs2 %rs1 %rd
@r2_zimm6  ..... . vm:1 ..... ..... ... ..... .......  &rmrr %rs2 rs1=%imm_z6 %rd
@r2_zimm11 . zimm:11  ..... ... ..... ....... %rs1 %rd
@r2_zimm10 .. zimm:10  ..... ... ..... ....... %rs1 %rd
@r2_s    .......   ..... ..... ... ..... ....... %rs2 %rs1

@hfence_gvma ....... ..... .....   ... ..... ....... %rs2 %rs1
@hfence_vvma ....... ..... .....   ... ..... ....... %rs2 %rs1

@sfence_vma ....... ..... .....   ... ..... ....... %rs2 %rs1
@sfence_vm  ....... ..... .....   ... ..... ....... %rs1

@k_aes   .. ..... ..... .....  ... ..... ....... &k_aes  shamt=%imm_bs   %rs2 %rs1 %rd
@i_aes   .. ..... ..... .....  ... ..... ....... &i      imm=%imm_rnum        %rs1 %rd

@mop5 . . .. .. .... .. ..... ... ..... ....... &mop5 imm=%imm_mop5 %rd %rs1
@mop3 . . .. .. . ..... ..... ... ..... ....... &mop3 imm=%imm_mop3 %rd %rs1 %rs2

# Formats 64:
@sh5     .......  ..... .....  ... ..... ....... &shift  shamt=%sh5      %rs1 %rd

# Formats 128:
@sh6       ...... ...... ..... ... ..... ....... &shift shamt=%sh6 %rs1 %rd

# *** Privileged Instructions ***
# ecall       000000000000     00000 000 00000 1110011
# ebreak      000000000001     00000 000 00000 1110011
# uret        0000000    00010 00000 000 00000 1110011
# sret        0001000    00010 00000 000 00000 1110011
# mret        0011000    00010 00000 000 00000 1110011
# wfi         0001000    00101 00000 000 00000 1110011
# sfence_vma  0001001    ..... ..... 000 00000 1110011 @sfence_vma
# sfence_vm   0001000    00100 ..... 000 00000 1110011 @sfence_vm

# *** RV32I Base Instruction Set ***
# lui      ....................       ..... 0110111 @u
# auipc    ....................       ..... 0010111 @u
jal      ....................       ..... 1101111 @j
# jalr     ............     ..... 000 ..... 1100111 @i
# beq      ....... .....    ..... 000 ..... 1100011 @b
# bne      ....... .....    ..... 001 ..... 1100011 @b
# blt      ....... .....    ..... 100 ..... 1100011 @b
# bge      ....... .....    ..... 101 ..... 1100011 @b
# bltu     ....... .....    ..... 110 ..... 1100011 @b
# bgeu     ....... .....    ..... 111 ..... 1100011 @b
lb       ............     ..... 000 ..... 0000011 @i
# lh       ............     ..... 001 ..... 0000011 @i
# lw       ............     ..... 010 ..... 0000011 @i
# lbu      ............     ..... 100 ..... 0000011 @i
# lhu      ............     ..... 101 ..... 0000011 @i
sb       .......  .....   ..... 000 ..... 0100011 @s
# sh       .......  .....   ..... 001 ..... 0100011 @s
# sw       .......  .....   ..... 010 ..... 0100011 @s
addi     ............     ..... 000 ..... 0010011 @i
# slti     ............     ..... 010 ..... 0010011 @i
# sltiu    ............     ..... 011 ..... 0010011 @i
# xori     ............     ..... 100 ..... 0010011 @i
# cbo.prefetch_{i,r,m} instructions are ori with rd=x0 and not decoded.
# ori      ............     ..... 110 ..... 0010011 @i
# andi     ............     ..... 111 ..... 0010011 @i
# slli     00000. ......    ..... 001 ..... 0010011 @sh
# srli     00000. ......    ..... 101 ..... 0010011 @sh
# srai     01000. ......    ..... 101 ..... 0010011 @sh
add      0000000 .....    ..... 000 ..... 0110011 @r
# sub      0100000 .....    ..... 000 ..... 0110011 @r
# sll      0000000 .....    ..... 001 ..... 0110011 @r
# slt      0000000 .....    ..... 010 ..... 0110011 @r
# sltu     0000000 .....    ..... 011 ..... 0110011 @r
# xor      0000000 .....    ..... 100 ..... 0110011 @r
# srl      0000000 .....    ..... 101 ..... 0110011 @r
# sra      0100000 .....    ..... 101 ..... 0110011 @r
# or       0000000 .....    ..... 110 ..... 0110011 @r
# and      0000000 .....    ..... 111 ..... 0110011 @r

# lwu      ............   ..... 110 ..... 0000011 @i
# ld       ............   ..... 011 ..... 0000011 @i
# sd       ....... .....  ..... 011 ..... 0100011 @s
addiw    ............   ..... 000 ..... 0011011 @i
# slliw    0000000 .....  ..... 001 ..... 0011011 @sh5
# srliw    0000000 .....  ..... 101 ..... 0011011 @sh5
# sraiw    0100000 .....  ..... 101 ..... 0011011 @sh5
# addw     0000000 .....  ..... 000 ..... 0111011 @r
# subw     0100000 .....  ..... 000 ..... 0111011 @r
# sllw     0000000 .....  ..... 001 ..... 0111011 @r
# srlw     0000000 .....  ..... 101 ..... 0111011 @r
# sraw     0100000 .....  ..... 101 ..... 0111011 @r

# {
#   pause  0000 0001   0000   00000 000 00000 0001111
#   fence  ---- pred:4 succ:4 ----- 000 ----- 0001111
# }
