# 实验报告

## 实验名称（RISC-V的基本整数指令集RV32I的CPU设计）

班级：信安1602

学号：201608060230

姓名：陈卓

## 实验目标

完成一个执行RISC-V的基本整数指令集RV32I的CPU设计（单周期实现）。

## 实验要求

- 硬件设计采用VHDL或Verilog语言，软件设计采用C/C++或SystemC语言，其它语言例如Chisel、MyHDL等也可选。

- 实验报告采用markdown语言，或者直接上传PDF文档

- 实验最终提交所有代码和文档

## 实验内容

### CPU指令集

CPU的指令集请见[这里](https://riscv.org/specifications/)，其中基本指令集共有47条指令。


### 程序框架

我负责硬件部分的设计，选用的语言为VDHL。

工程打开后如下图：

![](https://github.com/luojike/cpudesign/blob/master/2019/陈卓_陈德飞/201608060230_陈卓/实验报告/工程界面.jpg)

点击左侧simulation选项下的Run simulation并选择 run behavioral simulation 可以查看仿真图形。

点击左侧RTL analysis选项可查看CPU的RTL图形。


这里说明一下CPU的整个框架。

如图所示

![](https://github.com/luojike/cpudesign/blob/master/2019/陈卓_陈德飞/201608060230_陈卓/实验报告/rpu_core_diagram.png)

其次是工程结构，在工程文件夹下面的已经粗略介绍过，这里再介绍一下。

![](https://github.com/luojike/cpudesign/blob/master/2019/陈卓_陈德飞/201608060230_陈卓/实验报告/VHDL文件结构.png)

首先constants.vhd文件定义了工程中要使用的各个常量，并且将其打包成package，方便后面的vhdl文件使用。之后的vhdl文件分别是CPU所需的各个部分的硬件设计，这里顶层文件为core。

由于vivado软件的限制，我将所有中文注释改为了英文注释，中文注释在编译的时候出现了乱码的问题。

顶层文件core.vhdl的定义如下，包括了输入输出、时钟、重置等信号。也包含了对其他CPU部分的VHDL的port map以及信号量的设置。这里截取核心部分讲解。

```vhdl
entity core is
    Port (
        I_clk : in  STD_LOGIC;
        I_reset : in  STD_LOGIC;
        I_halt : in  STD_LOGIC;
        
        -- External Interrupt interface
        I_int_data: in STD_LOGIC_VECTOR(31 downto 0);
        I_int: in STD_LOGIC;
        O_int_ack: out STD_LOGIC;
        
        -- memory interface
        MEM_I_ready : IN  std_logic;
        MEM_O_cmd : OUT  std_logic;
        MEM_O_we : OUT  std_logic;
        -- fixme: this is not a true byteEnable and so is confusing.
        -- Will be fixed when memory swizzling is brought core-size
        MEM_O_byteEnable : OUT  std_logic_vector(1 downto 0);
        MEM_O_addr : OUT  std_logic_vector(XLEN32M1 downto 0);
        MEM_O_data : OUT  std_logic_vector(XLEN32M1 downto 0);
        MEM_I_data : IN  std_logic_vector(XLEN32M1 downto 0);
        MEM_I_dataReady : IN  std_logic
        
        ; -- This debug output contains some internal state for debugging
        O_DBG:out std_logic_vector(63 downto 0)
	);
end core;
```
分别可以看见我在coreCPU核心部分定义了外部中断接口、存储器接口、以及存储器溢出时的数据修复接口（没有实现，暂时设想，所以这里做了假数据处理）。代码中的XLEN32M1等等不常见的常量可以在constants.vhdl中查询，都是为了简化表达式所规定的常量。最后加入了一个输出向量，用于输出一些调试时所用的内部状态变量。
其余部分的VHDL代码我都进行了详细的英文注释，这里不再赘述。

为了方便仿真，我在testbench中对ROM的数据进行了设置,在取址时读取不同的内存完成不同的命令，如下
```vhdl
         type rom_type is array (0 to 31)
               of std_logic_vector(31 downto 0);
               
     constant ROM: rom_type:=(   
     X"00008137", --   lui      sp,0x8
     X"ffc10113", --   addi     sp,sp,-4 # 7ffc <_end+0x7fd0>
     X"c00015f3", --   csrrw    a1,cycle,zero
     X"c8001673", --   csrrw    a2,cycleh,zero
     X"f13016f3", --   csrrw    a3,mimpid,zero
     X"30101773", --   csrrw    a4,misa,zero
     X"c02017f3", --   csrrw    a5,instret,zer
     X"c8201873", --   csrrw    a6,instreth,ze
     X"c00018f3", --   csrrw    a7,cycle,zero
     X"c8001973", --   csrrw    s2,cycleh,zero
     X"400019f3", --   csrrw    s3,0x400,zero
     X"40069a73", --   csrrw    s4,0x400,a3
     X"40001af3", --   csrrw    s5,0x400,zero
     X"40011b73", --   csrrw    s6,0x400,sp
     X"40001bf3", --   csrrw    s7,0x400,zero
     X"40073c73", --   csrrc    s8,0x400,a4
     X"40001cf3", --   csrrw    s9,0x400,zero
     X"40111d73", --   csrrw    s10,0x401,sp
     X"40101df3", --   csrrw    s11,0x401,zero
     X"40172e73", --   csrrs    t3,0x401,a4
     X"40101ef3", --   csrrw    t4,0x401,zero

          X"0000006f", --             infloop
       others => X"00000000");

```

## 测试

### 测试平台

CPU硬件代码在如下机器上进行了测试：

| 部件     |       配置       |  备注  |
| :------- | :--------------: | :----: |
| CPU      |  core M3   |        |
| 内存     |     DDR4 4GB     |        |
| 操作系统 | Windows10家庭版 | 中文版 |

### 测试记录

由testbench所进行的behavior 仿真结果如下：(注：图片有点大，点开后左右滑动可以查看清晰的仿真结果)
![](https://github.com/luojike/cpudesign/blob/master/2019/陈卓_陈德飞/201608060230_陈卓/实验报告/仿真结果1.png)
![](https://github.com/luojike/cpudesign/blob/master/2019/陈卓_陈德飞/201608060230_陈卓/实验报告/仿真结果2.png)

仿真后CPU各个部分数据读写如下：

存储控制器：

![](https://github.com/luojike/cpudesign/blob/master/2019/陈卓_陈德飞/201608060230_陈卓/实验报告/memctl仿真数据.png)

程序计数器：

![](https://github.com/luojike/cpudesign/blob/master/2019/陈卓_陈德飞/201608060230_陈卓/实验报告/pcunit仿真数据.png)

控制单元：

![](https://github.com/luojike/cpudesign/blob/master/2019/陈卓_陈德飞/201608060230_陈卓/实验报告/control仿真数据.png)

译码器：

![](https://github.com/luojike/cpudesign/blob/master/2019/陈卓_陈德飞/201608060230_陈卓/实验报告/decoder仿真数据.png)

计算器(算术逻辑单元)：

![](https://github.com/luojike/cpudesign/blob/master/2019/陈卓_陈德飞/201608060230_陈卓/实验报告/alu仿真数据.png)

寄存器组：

![](https://github.com/luojike/cpudesign/blob/master/2019/陈卓_陈德飞/201608060230_陈卓/实验报告/reg仿真数据.png)

还有部分数据在报告的文件夹下可查看。

## 分析和结论

从测试记录的截图结果可以看到，CPU正常运行，在时钟上升沿且不是停机或者重置命令下能够正确的将ROM中的命令读取并通过存储控制器将正确的数值存入寄存器组，程序计数器正常工作，各项命令没有明显的异常或者是错误出现，之前设置的假数据数据修复功能也能正常运行。综上所述，本次的CPU设计达到了预期的目标。

## 心得体会

这是我第二次独立进行CPU设计，但是相较于之前计算机组成课程上的设计，本次的CPU设计难度可以说是难上加难，在通过大量查询RISC-V CPU方面书籍并配合老师提供的思路和教材以及GITHUB上开源的RV32ICPU项目，才能做出本次CPU设计来。本次小学期可以说是我大学以来最难熬但是也最充实的一段时间，我体会到了挑战未知或者说新领域的不易以及达成目标后的开心和喜悦。在这个过程中，我和小组的同学积极交流，齐心协力完成目标，不懂的地方和其他同学以及老师解决，让我感受到了我们是一家人的那种温馨。本次实验我不但更加了解CPU这个领域的相关专业知识，也学到了遇到问题如何更加高效地解决问题，同时还收获了一众新朋友。总而言之，收获良多，获益匪浅。
