<DOC>
<DOCNO>
EP-0011746
</DOCNO>
<TEXT>
<DATE>
19800611
</DATE>
<IPC-CLASSIFICATIONS>
H04L-25/06 H04L-7/033 <main>H04L-7/02</main> 
</IPC-CLASSIFICATIONS>
<TITLE>
regeneration circuit for an isochronous data signal.
</TITLE>
<APPLICANT>
hasler ag ch<sep>hasler ag<sep>hasler agbelpstrasse 23ch-3000 bern 14ch<sep>hasler ag  <sep>
</APPLICANT>
<INVENTOR>
weiss jurg dipl-ing<sep>weiss, jurg, dipl.-ing.<sep>weiss, jürg, dipl.-ing.mühlestutz 4ch-3150 schwarzenburgch<sep>weiss, jurg, dipl.-ing.<sep>weiss, jürg, dipl.-ing.mühlestutz 4ch-3150 schwarzenburgch<sep>
</INVENTOR>
<ABSTRACT>
1.  a circuit arrangement (8) for regenerating an isochronous data signal which consists of data (fig.  3, signal a) and data timing (fig.  3, signal b) having the timing frequency fd and which is scanned in a transmitter by a scanning signal (fig.  3, signal c) which is plesichronous for same and which has a higher timing frequency fa , is transmitted by way of a line (4) as a sequence of scanning elements (fig.  3, signal d) with this frequency (fa ) and is received by a receiver (5), in which respect this receiver has the following units : - a regenerator circuit for regenerating the scanning elements (fig.  3, signal f), - a detector for determining data transitions of the scanning elements (fig.  3, signal h), - a regenerator for the data timing (fig.  3, signal g) ; and in which respect the circuit arrangement (8) which is connected to the receiver (5) has the following units : - a frequency generator circuit consisting of a controllable oscillator (14) for generating a timing signal having the timing frequency f1 of a first divider (15) with a constant ratio of division for generating a first timing signal (fig.  3, signal i) having the timing frequency f2 , and of a second divider (16) with a controllable ratio of division for generating a second timing signal (fig.  3, signal k) having the timing frequency f3 , in which respect the timing frequency f2 corresponds to the higher timing frequency fa and the timing frequency f3 corresponds to the timing frequency fd and in which respect the timing frequency f1 corresponds to the least common multiple of the data timing frequency (fd ) and of the frequency (fa ) of the scanning signal, as well as of a first phase comparator (13) for comparing the data timing (fig.  3, singal g) with the first timing signal (fig.  3, signal i) for generating a control singal for the oscillator (14), - a control input (21) of the second divider (16) for the input of control signals, by reason of which individual timing segments of the second timing signal having the frequency f3 are in each case variable in length by a fixed amount, - an output circuit (28) in which the second timing signal scans the regenerated scanning elements (fig.  3, signal f) and at the output (9) of which (28), upon correct scanning phase relationship, the regenerated data signal is tappable ; characterised - by a scanner (22) which is connected to the outputs of the dividers (15, 16) and which scans the second timing signal (fig.  3, signal k) in relation to the first timing signal (fig.  3, signal i), whereby there ensues at its output (23) a master signal (fig.  3, signal m), flanks of which designate the points in time at which data transitions of the scanning elements are to be expected, - by a second phase comparator (25), a first input (23) of which is connected to the scanner (22), a second input (11) of which is connected to the detector for determining the data transitions of the scanning elements, and the output (20) of which is connected to at least one control input (21) of the second divider (16), and which within a predetermined phase region constantly checks whether the data transitions of the scanning elements (fig.  3, signal k) occur in-phase with the master signal flanks (fig.  3, signal m) and which, upon each phase deviation, delivers a control signal to the second divider (16). 
</ABSTRACT>
<DESCRIPTION>
schaltungsanordnung zum regenerieren eines isochronen datensignals die erfindung betrifft eine schaltungsanordnung zum regenerieren eines aus daten und datentakt bestehenden isochronen datensignals, welches datensignal in einem sender durch ein plesiochrones abtastsignal höherer frequenz abgetastet, über eine leistung als folge von abtastelementen übertragen und von einem empfänger empfangen wurde, wobei der empfänger regeneratorkreise zum regenerieren der höheren frequenz und der folge von abtastelementen und einen detektor zur feststellung von datenübergängen aufweist, und wobei die schaltungsanordnung einen regenerator für den datentakt, einen pha senregelkreis zur einstellung der richtigen abtastphasenlage und einen abtaster zur abtastung der folge von abtastelementen mittels des phasenrichtigen datentaktes aufweist. zum regenerieren eines übertragenen datensignals ist stets eine taktregeneration notwendig. daher ist die aufgabenstellung der taktregeneration digitaler zeichenelemente oder eines datensignals aus der literatur bekannt. hierzu sei beispielsweise auf die schweizerische patentschrift nr. 604 440 verwiesen. zum regenerieren übertragener datensignale gehört weiter die phasenrichtige-abtastung des übertragenen signals durch das regenerierte taktsignal. zur einregelung der richtigen abtastphase dient eine phasenregelschal- tung. aus ieee transactions on communications, vol. com-26, no. 1, january 1978, seite 35 - 45 ist ein digitaler phasenregelkreis bekannt, der für eine derartige einregelung der abtastphase verwendbar wäre. er besteht aus einem oszillator, einem variablen teiler, einem phasenvergleicher, einem digitalen sequenz filter und einer rückkopplung vom phasenvergleicher über das filter zum variablen teiler. der phasenvergleicher vergleicht ständig die phase eines externen eingangssignals mit den phasensignalen am ausgang des variablen teilers. wird hierbei eine phasenverschiebung festgestellt, so erfolgt über die rückkopplung ein steuerbefehl an den variablen teiler, einmalig sein teilungsverhältnis zu ändern. hierdurch wird die phase des teilerausgangssignals schrittweise so lange geändert, bis der phasenvergleicher keine phasenverschiebung mehr feststellt. das digitale sequenzfilter dient als puffer, indem es nur periodisch auftretende phasenabweichungssignale durchlässt und vereinzelte signale nicht weiterleitet. hierdurch wird der einfluss vereinzelter fehlentscheide des phasenvergleichers auf die phasenlage des ausgangssignals reduziert. wird ein datensignal durch ein abtastsignal abgetastet, dessen frequenz in keinem ganzzahligen verhältnis zur frequenz des datensignals steht, so bildet sich ein abtastmuster. dieses abtastmuster ist ausdruck dafür, dass die signalelemente des datensignals in periodischer folge durch eine variable anzahl gleichwertiger signalelemente des abtastsignals dargestellt werden. wird ein abgetastetes, isochrones datensignal über eine leitung übertragen, so besteht beim empfänger die aufgabe, aus den ungleich langen folgen von signalelementen gleicher wertigkeit den datentakt und die daten als solche wieder zu regenerieren. die schaltungsanordnung, die diese aufgabe erfüllt, ist gekennzeichnet durch einen frequenzerzeugerkreis zur erzeugung einer ersten frequenz, die einem gemeinsamen vielfachen der datentaktfrequenz und der frequenz des abtastsignals entspricht, bestehend aus den in art einer phasenresteuerbarer gelschaltung ringförmig zusammengeschalteten einheitenyoszillator, erster teiler und erster phasenvergleicher, wobei das teilungsverhältnis des ersten teilers konstant und so gewählt ist, dass sein ausgangssignal eine taktfrequenz gleich der frequenz des abtastsignals aufweist, durch einen mit dem ausgang des oszillators und wenigstens einer steuerleitung verbundenen zweiten teiler, dessen teilungsverhältnis in abhängigkeit von steuersignalen auf der steuerleitung variabel ist derart, dass am teilerausgang bei fehlendem steuersignal ein teilersignal entsteht, dessen taktfrequenz gleich ist der datentaktfrequenz und dass sich beim vorliegen eines steuersignales das teilungsverhältnis jeweils einmalig um
</DESCRIPTION>
<CLAIMS>
patentansprüche   1. schaltungsanordnung zum regenerieren eines aus daten und datentakt bestehenden isochronen datensignals, welches datensignal in einem sender durch ein plesiochrones abtastsignal höherer frequenz abgetastet, über eine leitung als folge von abtastelementen übertragen und von einem empfänger empfangen wurde, wobei der empfänger regeneratorkreise zum regenerieren der höheren frequenz und der folge von abtastelementen und einen detektor zur feststellung von datenübergängen aufweist, und wobei die schaltungsanordnung einen regenerator für den datentakt, einen phasenregelkreis zur einstellung der richtigen abtastphasenlage und einen abtaster zur abtastung der folge von abtastelementen mittels des phasenrichtigen datentaktes aufweist,  gekennzeichnet - durch einen frequenzerzeugerkreis zur erzeugung einer ersten frequenz   (kl),    die einem gemeinsamen vielfachen der datentaktfrequenz (fd) und der frequenz (fa) des abtastsignals entspricht, bestehend aus den in art einer   phasenregelsohaltung    ringförmig zusammengeschalteten einheiten steuerbarer oszillator   (l4),erster    teiler (15) und erster phasenvergleicher (13), wobei das teilungsverhältnis des ersten teilers (15) konstant und so gewählt ist, dass sein ausgangssignal eine taktfrequenz   (f2)    gleich der frequenz   (fa)    des abtastsignals aufweist, - durch einen mit dem ausgang des oszillators (14) und wenigstens einer steuerleitung (20;  21) verbundenen zweiten teiler   (16), dessen teilungsverhältnis in abhängigkeit von steuersignalen auf der steuerleitung (20; 21) variabel ist derart, dass am teilerausgang (17) bei fehlendem steuersignal ein teilersignal entsteht, dessen taktfrequenz   (f3)    gleich ist    der datentaktfrequenz (fd) und dass sich beim vorliegen eines    steuersignales das teilungsverhältnis jeweils einmalig um einen festen betrag ändert, - durch einen mit den ausgängen der teiler (15;  16) verbundenen ersten abtaster (22), der das ausgangssignal des zweiten teilers (16) durch das ausgangssignal des ersten teilers (15) abtastet, wodurch sich an seinem ausgang (23) ein mustersignal ergibt, dessen eine flanken die zeitpunkte bezeichnen, zu denen datenübergänge zu erwarten sind und - durch einen zweiten phasenvergleicher (25), dessen zwei eingänge mit dem abtaster (22) und dem ausgang (11) des detektors zur feststellung von datenübergängen verbunden sind und dessen ausgang an die steuerleitung (20; 21) angeschlossen ist, und der innerhalb eines vorbestimmten phasenbereichs ständig untersucht, ob eine phasenverschiebung zwischen einer mustersignalflanke und einem datenübergang auftritt und beim auftreten einer phasenverschiebung ein steuersignal auf die steuerleitung (20; 21) abgibt.     2. schaltungsanordnung nach anspruch 1, dadurch gekennzeichnet, dass der frequenzerzeugerkreis (13; 14; 15) ausgebildet ist zur erzeugung einer frequenz   (f1),    die dem kleinsten gemeinsamen vielfachen der datentaktfrequenz (fd) \und der frequenz   (fa)    des abtastsignals entspricht.   3. schaltungsanordnung nach anspruch 1, dadurch gekennzeichnet, dass der zweite teiler (16) ein zähler ist, dessen   endeähl-    wert um 1 variierbar ist.      4. zu schar schaltungsanordnung nach anspruch 1,    dadurch gekennzeichnet, dass der abtaster (22) ein d-flip-flop ist.   5. schaltungsanordnung nach anspruch 1, dadurch gekennzeichnet, dass der phasenvergleicher (25) beim auftreten einer phasenverschiebung in der einen richtung ein erstes und beim auftreten einer phasenverschiebung in der anderen richtung ein zweites steuersignal auf die steuerleitung (20; 21) abgibt.      6, schaltungsanordnung nach anspruch 1, dadurch gekennzeichnet, dass der zweite phasenvergleicher (25) beim auftreten einer phasenverschiebung in der einen richtung ein steuersignal auf eine erste steuerleitung und beim auftreten einer phasenverschiebung in der anderen richtung ein steuersignal auf eine zweite steuerleitung abgibt.   7. schaltungsanordnung nach anspruch 1, dadurch gekennzeichnet, dass der zweite phasenvergleicher (25) phasenverschiebungen innerhalb eines phasenbereiches registriert, der einer   grundlänge (i/e \ des datentaktes entspricht.      8. schaltungsanordnung nach anspruch 1, dadurch gekennzeichnet, dass in die steuerleitungen (20; 21) ein sequenzfilter (27) eingeschoben ist, welches vereinzelte steuersignale nicht weiterleitet und welches innerhalb eines vorbestimmten zeitintervalls mehrfach auftretende steuersignal weiterleitet.  
</CLAIMS>
</TEXT>
</DOC>
