{
  "module_name": "jedec_ddr.h",
  "hash_id": "3d058e62b17fb785bf3f868062b2a98cc8c9309f0ad4a0d716d487fc14ef85ba",
  "original_prompt": "Ingested from linux-6.6.14/drivers/memory/jedec_ddr.h",
  "human_readable_source": " \n \n#ifndef __JEDEC_DDR_H\n#define __JEDEC_DDR_H\n\n#include <linux/types.h>\n\n \n#define DDR_DENSITY_64Mb\t1\n#define DDR_DENSITY_128Mb\t2\n#define DDR_DENSITY_256Mb\t3\n#define DDR_DENSITY_512Mb\t4\n#define DDR_DENSITY_1Gb\t\t5\n#define DDR_DENSITY_2Gb\t\t6\n#define DDR_DENSITY_4Gb\t\t7\n#define DDR_DENSITY_8Gb\t\t8\n#define DDR_DENSITY_16Gb\t9\n#define DDR_DENSITY_32Gb\t10\n\n \n#define DDR_TYPE_DDR2\t\t1\n#define DDR_TYPE_DDR3\t\t2\n#define DDR_TYPE_LPDDR2_S4\t3\n#define DDR_TYPE_LPDDR2_S2\t4\n#define DDR_TYPE_LPDDR2_NVM\t5\n#define DDR_TYPE_LPDDR3\t\t6\n\n \n#define DDR_IO_WIDTH_4\t\t1\n#define DDR_IO_WIDTH_8\t\t2\n#define DDR_IO_WIDTH_16\t\t3\n#define DDR_IO_WIDTH_32\t\t4\n\n \n#define R9\t\t\t9\n#define R10\t\t\t10\n#define R11\t\t\t11\n#define R12\t\t\t12\n#define R13\t\t\t13\n#define R14\t\t\t14\n#define R15\t\t\t15\n#define R16\t\t\t16\n\n \n#define C7\t\t\t7\n#define C8\t\t\t8\n#define C9\t\t\t9\n#define C10\t\t\t10\n#define C11\t\t\t11\n#define C12\t\t\t12\n\n \n#define B1\t\t\t0\n#define B2\t\t\t1\n#define B4\t\t\t2\n#define B8\t\t\t3\n\n \n#define T_REFI_15_6\t\t15600\n#define T_REFI_7_8\t\t7800\n#define T_REFI_3_9\t\t3900\n\n \n#define T_RFC_90\t\t90000\n#define T_RFC_110\t\t110000\n#define T_RFC_130\t\t130000\n#define T_RFC_160\t\t160000\n#define T_RFC_210\t\t210000\n#define T_RFC_300\t\t300000\n#define T_RFC_350\t\t350000\n\n \n#define DDR_MR0\t\t\t0\n#define DDR_MR1\t\t\t1\n#define DDR_MR2\t\t\t2\n#define DDR_MR3\t\t\t3\n#define DDR_MR4\t\t\t4\n#define DDR_MR5\t\t\t5\n#define DDR_MR6\t\t\t6\n#define DDR_MR7\t\t\t7\n#define DDR_MR8\t\t\t8\n#define DDR_MR9\t\t\t9\n#define DDR_MR10\t\t10\n#define DDR_MR11\t\t11\n#define DDR_MR16\t\t16\n#define DDR_MR17\t\t17\n#define DDR_MR18\t\t18\n\n \n\n \n#define MR4_SDRAM_REF_RATE_SHIFT\t\t\t0\n#define MR4_SDRAM_REF_RATE_MASK\t\t\t\t7\n#define MR4_TUF_SHIFT\t\t\t\t\t7\n#define MR4_TUF_MASK\t\t\t\t\t(1 << 7)\n\n \n#define SDRAM_TEMP_NOMINAL\t\t\t\t0x3\n#define SDRAM_TEMP_RESERVED_4\t\t\t\t0x4\n#define SDRAM_TEMP_HIGH_DERATE_REFRESH\t\t\t0x5\n#define SDRAM_TEMP_HIGH_DERATE_REFRESH_AND_TIMINGS\t0x6\n#define SDRAM_TEMP_VERY_HIGH_SHUTDOWN\t\t\t0x7\n\n#define NUM_DDR_ADDR_TABLE_ENTRIES\t\t\t11\n#define NUM_DDR_TIMING_TABLE_ENTRIES\t\t\t4\n\n#define LPDDR2_MANID_SAMSUNG\t\t\t\t1\n#define LPDDR2_MANID_QIMONDA\t\t\t\t2\n#define LPDDR2_MANID_ELPIDA\t\t\t\t3\n#define LPDDR2_MANID_ETRON\t\t\t\t4\n#define LPDDR2_MANID_NANYA\t\t\t\t5\n#define LPDDR2_MANID_HYNIX\t\t\t\t6\n#define LPDDR2_MANID_MOSEL\t\t\t\t7\n#define LPDDR2_MANID_WINBOND\t\t\t\t8\n#define LPDDR2_MANID_ESMT\t\t\t\t9\n#define LPDDR2_MANID_SPANSION\t\t\t\t11\n#define LPDDR2_MANID_SST\t\t\t\t12\n#define LPDDR2_MANID_ZMOS\t\t\t\t13\n#define LPDDR2_MANID_INTEL\t\t\t\t14\n#define LPDDR2_MANID_NUMONYX\t\t\t\t254\n#define LPDDR2_MANID_MICRON\t\t\t\t255\n\n#define LPDDR2_TYPE_S4\t\t\t\t\t0\n#define LPDDR2_TYPE_S2\t\t\t\t\t1\n#define LPDDR2_TYPE_NVM\t\t\t\t\t2\n\n \nstruct lpddr2_addressing {\n\tu32 num_banks;\n\tu32 tREFI_ns;\n\tu32 tRFCab_ps;\n};\n\n \nstruct lpddr2_timings {\n\tu32 max_freq;\n\tu32 min_freq;\n\tu32 tRPab;\n\tu32 tRCD;\n\tu32 tWR;\n\tu32 tRAS_min;\n\tu32 tRRD;\n\tu32 tWTR;\n\tu32 tXP;\n\tu32 tRTP;\n\tu32 tCKESR;\n\tu32 tDQSCK_max;\n\tu32 tDQSCK_max_derated;\n\tu32 tFAW;\n\tu32 tZQCS;\n\tu32 tZQCL;\n\tu32 tZQinit;\n\tu32 tRAS_max_ns;\n};\n\n \nstruct lpddr2_min_tck {\n\tu32 tRPab;\n\tu32 tRCD;\n\tu32 tWR;\n\tu32 tRASmin;\n\tu32 tRRD;\n\tu32 tWTR;\n\tu32 tXP;\n\tu32 tRTP;\n\tu32 tCKE;\n\tu32 tCKESR;\n\tu32 tFAW;\n};\n\nextern const struct lpddr2_addressing\n\tlpddr2_jedec_addressing_table[NUM_DDR_ADDR_TABLE_ENTRIES];\nextern const struct lpddr2_timings\n\tlpddr2_jedec_timings[NUM_DDR_TIMING_TABLE_ENTRIES];\nextern const struct lpddr2_min_tck lpddr2_jedec_min_tck;\n\n \nunion lpddr2_basic_config4 {\n\tu32 value;\n\n\tstruct {\n\t\tunsigned int arch_type : 2;\n\t\tunsigned int density : 4;\n\t\tunsigned int io_width : 2;\n\t} __packed;\n};\n\n \nstruct lpddr2_info {\n\tint arch_type;\n\tint density;\n\tint io_width;\n\tint manufacturer_id;\n\tint revision_id1;\n\tint revision_id2;\n};\n\nconst char *lpddr2_jedec_manufacturer(unsigned int manufacturer_id);\n\n \nstruct lpddr3_timings {\n\tu32 max_freq;\n\tu32 min_freq;\n\tu32 tRFC;\n\tu32 tRRD;\n\tu32 tRPab;\n\tu32 tRPpb;\n\tu32 tRCD;\n\tu32 tRC;\n\tu32 tRAS;\n\tu32 tWTR;\n\tu32 tWR;\n\tu32 tRTP;\n\tu32 tW2W_C2C;\n\tu32 tR2R_C2C;\n\tu32 tWL;\n\tu32 tDQSCK;\n\tu32 tRL;\n\tu32 tFAW;\n\tu32 tXSR;\n\tu32 tXP;\n\tu32 tCKE;\n\tu32 tCKESR;\n\tu32 tMRD;\n};\n\n \nstruct lpddr3_min_tck {\n\tu32 tRFC;\n\tu32 tRRD;\n\tu32 tRPab;\n\tu32 tRPpb;\n\tu32 tRCD;\n\tu32 tRC;\n\tu32 tRAS;\n\tu32 tWTR;\n\tu32 tWR;\n\tu32 tRTP;\n\tu32 tW2W_C2C;\n\tu32 tR2R_C2C;\n\tu32 tWL;\n\tu32 tDQSCK;\n\tu32 tRL;\n\tu32 tFAW;\n\tu32 tXSR;\n\tu32 tXP;\n\tu32 tCKE;\n\tu32 tCKESR;\n\tu32 tMRD;\n};\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}