TimeQuest Timing Analyzer report for FIFO
Tue Feb 19 17:55:19 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'DIV2:clkDiv|ax'
 12. Slow Model Setup: 'clkM'
 13. Slow Model Setup: 'FIFO:fifo1|y_present.rd1'
 14. Slow Model Setup: 'FIFO:fifo1|y_present.rd2'
 15. Slow Model Setup: 'DIV2:clkDiv|ax2'
 16. Slow Model Setup: 'FIFO:fifo1|y_present.wr2'
 17. Slow Model Hold: 'clkM'
 18. Slow Model Hold: 'DIV2:clkDiv|ax'
 19. Slow Model Hold: 'FIFO:fifo1|y_present.rd1'
 20. Slow Model Hold: 'FIFO:fifo1|y_present.rd2'
 21. Slow Model Hold: 'FIFO:fifo1|y_present.wr2'
 22. Slow Model Hold: 'DIV2:clkDiv|ax2'
 23. Slow Model Minimum Pulse Width: 'DIV2:clkDiv|ax2'
 24. Slow Model Minimum Pulse Width: 'clkM'
 25. Slow Model Minimum Pulse Width: 'DIV2:clkDiv|ax'
 26. Slow Model Minimum Pulse Width: 'FIFO:fifo1|y_present.rd2'
 27. Slow Model Minimum Pulse Width: 'FIFO:fifo1|y_present.wr2'
 28. Slow Model Minimum Pulse Width: 'FIFO:fifo1|y_present.rd1'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'DIV2:clkDiv|ax'
 39. Fast Model Setup: 'FIFO:fifo1|y_present.rd1'
 40. Fast Model Setup: 'clkM'
 41. Fast Model Setup: 'FIFO:fifo1|y_present.rd2'
 42. Fast Model Setup: 'DIV2:clkDiv|ax2'
 43. Fast Model Setup: 'FIFO:fifo1|y_present.wr2'
 44. Fast Model Hold: 'clkM'
 45. Fast Model Hold: 'DIV2:clkDiv|ax'
 46. Fast Model Hold: 'FIFO:fifo1|y_present.rd1'
 47. Fast Model Hold: 'FIFO:fifo1|y_present.rd2'
 48. Fast Model Hold: 'FIFO:fifo1|y_present.wr2'
 49. Fast Model Hold: 'DIV2:clkDiv|ax2'
 50. Fast Model Minimum Pulse Width: 'DIV2:clkDiv|ax2'
 51. Fast Model Minimum Pulse Width: 'clkM'
 52. Fast Model Minimum Pulse Width: 'DIV2:clkDiv|ax'
 53. Fast Model Minimum Pulse Width: 'FIFO:fifo1|y_present.rd2'
 54. Fast Model Minimum Pulse Width: 'FIFO:fifo1|y_present.wr2'
 55. Fast Model Minimum Pulse Width: 'FIFO:fifo1|y_present.rd1'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Multicorner Timing Analysis Summary
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; FIFO                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clkM                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkM }                     ;
; DIV2:clkDiv|ax           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DIV2:clkDiv|ax }           ;
; DIV2:clkDiv|ax2          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DIV2:clkDiv|ax2 }          ;
; FIFO:fifo1|y_present.rd1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FIFO:fifo1|y_present.rd1 } ;
; FIFO:fifo1|y_present.rd2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FIFO:fifo1|y_present.rd2 } ;
; FIFO:fifo1|y_present.wr2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FIFO:fifo1|y_present.wr2 } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                         ;
+------------+-----------------+--------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                  ;
+------------+-----------------+--------------------------+-------------------------------------------------------+
; 261.23 MHz ; 261.23 MHz      ; clkM                     ;                                                       ;
; 284.17 MHz ; 284.17 MHz      ; DIV2:clkDiv|ax           ;                                                       ;
; 575.37 MHz ; 260.01 MHz      ; DIV2:clkDiv|ax2          ; limit due to high minimum pulse width violation (tch) ;
; 766.28 MHz ; 500.0 MHz       ; FIFO:fifo1|y_present.rd2 ; limit due to high minimum pulse width violation (tch) ;
; 775.19 MHz ; 500.0 MHz       ; FIFO:fifo1|y_present.wr2 ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+--------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; DIV2:clkDiv|ax           ; -4.952 ; -601.402      ;
; clkM                     ; -2.828 ; -96.274       ;
; FIFO:fifo1|y_present.rd1 ; -2.798 ; -4.914        ;
; FIFO:fifo1|y_present.rd2 ; -2.224 ; -2.568        ;
; DIV2:clkDiv|ax2          ; -0.738 ; -4.774        ;
; FIFO:fifo1|y_present.wr2 ; -0.290 ; -0.379        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clkM                     ; -2.518 ; -5.025        ;
; DIV2:clkDiv|ax           ; -2.170 ; -4.709        ;
; FIFO:fifo1|y_present.rd1 ; -0.679 ; -1.298        ;
; FIFO:fifo1|y_present.rd2 ; -0.545 ; -0.545        ;
; FIFO:fifo1|y_present.wr2 ; 0.391  ; 0.000         ;
; DIV2:clkDiv|ax2          ; 0.529  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Slow Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; DIV2:clkDiv|ax2          ; -1.423 ; -23.076       ;
; clkM                     ; -1.380 ; -52.380       ;
; DIV2:clkDiv|ax           ; -0.500 ; -143.000      ;
; FIFO:fifo1|y_present.rd2 ; -0.500 ; -4.000        ;
; FIFO:fifo1|y_present.wr2 ; -0.500 ; -4.000        ;
; FIFO:fifo1|y_present.rd1 ; 0.500  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'DIV2:clkDiv|ax'                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------------------+-------------------------------------------+-----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                   ; Launch Clock    ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+-------------------------------------------+-----------------+----------------+--------------+------------+------------+
; -4.952 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[2][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.206     ; 5.782      ;
; -4.952 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[2][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.206     ; 5.782      ;
; -4.952 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[2][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.206     ; 5.782      ;
; -4.952 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[2][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.206     ; 5.782      ;
; -4.952 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[2][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.206     ; 5.782      ;
; -4.952 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[2][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.206     ; 5.782      ;
; -4.870 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[3][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.199     ; 5.707      ;
; -4.870 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[3][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.199     ; 5.707      ;
; -4.870 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[3][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.199     ; 5.707      ;
; -4.870 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[3][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.199     ; 5.707      ;
; -4.870 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[3][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.199     ; 5.707      ;
; -4.870 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[3][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.199     ; 5.707      ;
; -4.859 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[15][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.198     ; 5.697      ;
; -4.859 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[15][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.198     ; 5.697      ;
; -4.859 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[15][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.198     ; 5.697      ;
; -4.859 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[15][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.198     ; 5.697      ;
; -4.859 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[15][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.198     ; 5.697      ;
; -4.859 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[15][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.198     ; 5.697      ;
; -4.834 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[11][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.191     ; 5.679      ;
; -4.834 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[11][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.191     ; 5.679      ;
; -4.834 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[11][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.191     ; 5.679      ;
; -4.834 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[11][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.191     ; 5.679      ;
; -4.834 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[11][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.191     ; 5.679      ;
; -4.834 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[11][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.191     ; 5.679      ;
; -4.810 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[1][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.191     ; 5.655      ;
; -4.810 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[1][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.191     ; 5.655      ;
; -4.810 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[1][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.191     ; 5.655      ;
; -4.810 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[1][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.191     ; 5.655      ;
; -4.810 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[1][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.191     ; 5.655      ;
; -4.810 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[1][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.191     ; 5.655      ;
; -4.806 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[12][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.186     ; 5.656      ;
; -4.806 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[12][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.186     ; 5.656      ;
; -4.806 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[12][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.186     ; 5.656      ;
; -4.806 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[12][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.186     ; 5.656      ;
; -4.806 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[12][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.186     ; 5.656      ;
; -4.806 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[12][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.186     ; 5.656      ;
; -4.787 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[7][6]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.198     ; 5.625      ;
; -4.787 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[7][6]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.198     ; 5.625      ;
; -4.787 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[7][6]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.198     ; 5.625      ;
; -4.787 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[7][6]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.198     ; 5.625      ;
; -4.787 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[7][6]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.198     ; 5.625      ;
; -4.787 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[7][6]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.198     ; 5.625      ;
; -4.756 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[8][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.605      ;
; -4.756 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[8][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.605      ;
; -4.756 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[8][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.605      ;
; -4.756 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[8][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.605      ;
; -4.756 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[8][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.605      ;
; -4.756 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[8][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.605      ;
; -4.752 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[4][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.193     ; 5.595      ;
; -4.752 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[4][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.193     ; 5.595      ;
; -4.752 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[4][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.193     ; 5.595      ;
; -4.752 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[4][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.193     ; 5.595      ;
; -4.752 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[4][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.193     ; 5.595      ;
; -4.752 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[4][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.193     ; 5.595      ;
; -4.731 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[13][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.562      ;
; -4.731 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[13][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.562      ;
; -4.731 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[13][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.562      ;
; -4.731 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[13][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.562      ;
; -4.731 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[13][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.562      ;
; -4.731 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[13][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.562      ;
; -4.721 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[10][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.199     ; 5.558      ;
; -4.721 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[10][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.199     ; 5.558      ;
; -4.721 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[10][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.199     ; 5.558      ;
; -4.721 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[10][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.199     ; 5.558      ;
; -4.721 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[10][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.199     ; 5.558      ;
; -4.721 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[10][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.199     ; 5.558      ;
; -4.698 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[12][0] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.192     ; 5.542      ;
; -4.698 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[12][0] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.192     ; 5.542      ;
; -4.698 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[12][0] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.192     ; 5.542      ;
; -4.698 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[12][0] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.192     ; 5.542      ;
; -4.698 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[12][0] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.192     ; 5.542      ;
; -4.698 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[12][0] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.192     ; 5.542      ;
; -4.694 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[0][0]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.192     ; 5.538      ;
; -4.694 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[0][0]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.192     ; 5.538      ;
; -4.694 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[0][0]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.192     ; 5.538      ;
; -4.694 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[0][0]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.192     ; 5.538      ;
; -4.694 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[0][0]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.192     ; 5.538      ;
; -4.694 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[0][0]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.192     ; 5.538      ;
; -4.690 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[8][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.539      ;
; -4.690 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[9][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.539      ;
; -4.690 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[8][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.539      ;
; -4.690 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[8][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.539      ;
; -4.690 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[8][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.539      ;
; -4.690 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[8][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.539      ;
; -4.690 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[8][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.539      ;
; -4.690 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[9][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.539      ;
; -4.690 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[9][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.539      ;
; -4.690 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[9][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.539      ;
; -4.690 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[9][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.539      ;
; -4.690 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[9][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.187     ; 5.539      ;
; -4.681 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[13][3] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.512      ;
; -4.681 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[13][3] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.512      ;
; -4.681 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[13][3] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.512      ;
; -4.681 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[13][3] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.512      ;
; -4.681 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[13][3] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.512      ;
; -4.681 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[13][3] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.512      ;
; -4.674 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[13][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.505      ;
; -4.674 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[13][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.505      ;
; -4.674 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[13][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.505      ;
; -4.674 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[13][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.205     ; 5.505      ;
+--------+---------------------------------------------------------------------------------------------------------+-------------------------------------------+-----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkM'                                                                                                   ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.828 ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.862      ;
; -2.804 ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.838      ;
; -2.733 ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.767      ;
; -2.696 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[22]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.727      ;
; -2.672 ; DIV2:clkDiv|cnt2[7]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.707      ;
; -2.660 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[22]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.691      ;
; -2.631 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[23]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.662      ;
; -2.623 ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.657      ;
; -2.623 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.657      ;
; -2.608 ; DIV2:clkDiv|cnt2[8]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.643      ;
; -2.599 ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.633      ;
; -2.595 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[23]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.626      ;
; -2.590 ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[22]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.621      ;
; -2.528 ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.562      ;
; -2.525 ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[23]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.556      ;
; -2.494 ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.528      ;
; -2.487 ; DIV2:clkDiv|cnt[3]   ; DIV2:clkDiv|cnt[22]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.518      ;
; -2.481 ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.515      ;
; -2.467 ; DIV2:clkDiv|cnt2[7]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.502      ;
; -2.457 ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.491      ;
; -2.444 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.478      ;
; -2.429 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[0]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[6]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.465      ;
; -2.428 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[5]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.464      ;
; -2.422 ; DIV2:clkDiv|cnt[3]   ; DIV2:clkDiv|cnt[23]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.453      ;
; -2.418 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.452      ;
; -2.416 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[10] ; clkM         ; clkM        ; 1.000        ; 0.001      ; 3.453      ;
; -2.414 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[11] ; clkM         ; clkM        ; 1.000        ; 0.001      ; 3.451      ;
; -2.403 ; DIV2:clkDiv|cnt2[8]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.438      ;
; -2.402 ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[15] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.437      ;
; -2.388 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[19]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.419      ;
; -2.386 ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.420      ;
; -2.378 ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[15] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.413      ;
; -2.377 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|ax       ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.413      ;
; -2.375 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[0]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.411      ;
; -2.375 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[6]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.411      ;
; -2.374 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[5]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.410      ;
; -2.362 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[10] ; clkM         ; clkM        ; 1.000        ; 0.001      ; 3.399      ;
; -2.360 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[11] ; clkM         ; clkM        ; 1.000        ; 0.001      ; 3.397      ;
; -2.358 ; DIV2:clkDiv|cnt[4]   ; DIV2:clkDiv|cnt[22]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.389      ;
; -2.352 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[19]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.383      ;
; -2.334 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[13]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 3.366      ;
; -2.325 ; DIV2:clkDiv|cnt2[7]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.360      ;
; -2.318 ; DIV2:clkDiv|cnt2[6]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.352      ;
; -2.307 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.341      ;
; -2.307 ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[15] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.342      ;
; -2.306 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.340      ;
; -2.301 ; DIV2:clkDiv|cnt[9]   ; DIV2:clkDiv|ax       ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.337      ;
; -2.298 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[13]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 3.330      ;
; -2.296 ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[17] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.331      ;
; -2.295 ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.331      ;
; -2.293 ; DIV2:clkDiv|cnt[4]   ; DIV2:clkDiv|cnt[23]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.324      ;
; -2.290 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[15]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 3.322      ;
; -2.289 ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.323      ;
; -2.285 ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[0]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.321      ;
; -2.285 ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[6]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.321      ;
; -2.284 ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[5]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.320      ;
; -2.284 ; DIV2:clkDiv|cnt[10]  ; DIV2:clkDiv|ax       ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.319      ;
; -2.282 ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[19]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.313      ;
; -2.280 ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[0]  ; clkM         ; clkM        ; 1.000        ; 0.002      ; 3.318      ;
; -2.280 ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[6]  ; clkM         ; clkM        ; 1.000        ; 0.002      ; 3.318      ;
; -2.279 ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[5]  ; clkM         ; clkM        ; 1.000        ; 0.002      ; 3.317      ;
; -2.276 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.310      ;
; -2.272 ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[10] ; clkM         ; clkM        ; 1.000        ; 0.001      ; 3.309      ;
; -2.272 ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[17] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.307      ;
; -2.270 ; DIV2:clkDiv|cnt2[11] ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.003     ; 3.303      ;
; -2.270 ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[11] ; clkM         ; clkM        ; 1.000        ; 0.001      ; 3.307      ;
; -2.269 ; DIV2:clkDiv|cnt2[9]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.002     ; 3.303      ;
; -2.267 ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[10] ; clkM         ; clkM        ; 1.000        ; 0.003      ; 3.306      ;
; -2.267 ; DIV2:clkDiv|cnt2[13] ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.303      ;
; -2.265 ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[11] ; clkM         ; clkM        ; 1.000        ; 0.003      ; 3.304      ;
; -2.261 ; DIV2:clkDiv|cnt2[8]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.296      ;
; -2.257 ; DIV2:clkDiv|cnt[5]   ; DIV2:clkDiv|cnt[22]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 3.288      ;
; -2.255 ; DIV2:clkDiv|cnt2[11] ; DIV2:clkDiv|cnt2[0]  ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.290      ;
; -2.255 ; DIV2:clkDiv|cnt2[11] ; DIV2:clkDiv|cnt2[6]  ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.290      ;
; -2.254 ; DIV2:clkDiv|cnt2[9]  ; DIV2:clkDiv|cnt2[0]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.290      ;
; -2.254 ; DIV2:clkDiv|cnt2[9]  ; DIV2:clkDiv|cnt2[6]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.290      ;
; -2.254 ; DIV2:clkDiv|cnt2[11] ; DIV2:clkDiv|cnt2[5]  ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.289      ;
; -2.254 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[15]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 3.286      ;
; -2.253 ; DIV2:clkDiv|cnt2[9]  ; DIV2:clkDiv|cnt2[5]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.289      ;
; -2.252 ; DIV2:clkDiv|cnt2[13] ; DIV2:clkDiv|cnt2[0]  ; clkM         ; clkM        ; 1.000        ; 0.002      ; 3.290      ;
; -2.252 ; DIV2:clkDiv|cnt2[13] ; DIV2:clkDiv|cnt2[6]  ; clkM         ; clkM        ; 1.000        ; 0.002      ; 3.290      ;
; -2.251 ; DIV2:clkDiv|cnt[11]  ; DIV2:clkDiv|ax       ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.286      ;
; -2.251 ; DIV2:clkDiv|cnt2[13] ; DIV2:clkDiv|cnt2[5]  ; clkM         ; clkM        ; 1.000        ; 0.002      ; 3.289      ;
; -2.246 ; DIV2:clkDiv|cnt2[7]  ; DIV2:clkDiv|cnt2[15] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.282      ;
; -2.244 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[17] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.279      ;
; -2.242 ; DIV2:clkDiv|cnt2[11] ; DIV2:clkDiv|cnt2[10] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.278      ;
; -2.241 ; DIV2:clkDiv|cnt2[9]  ; DIV2:clkDiv|cnt2[10] ; clkM         ; clkM        ; 1.000        ; 0.001      ; 3.278      ;
; -2.240 ; DIV2:clkDiv|cnt2[11] ; DIV2:clkDiv|cnt2[11] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.276      ;
; -2.239 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[16] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.274      ;
; -2.239 ; DIV2:clkDiv|cnt2[9]  ; DIV2:clkDiv|cnt2[11] ; clkM         ; clkM        ; 1.000        ; 0.001      ; 3.276      ;
; -2.239 ; DIV2:clkDiv|cnt2[13] ; DIV2:clkDiv|cnt2[10] ; clkM         ; clkM        ; 1.000        ; 0.003      ; 3.278      ;
; -2.238 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[7]  ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.273      ;
; -2.238 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[8]  ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.273      ;
; -2.237 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[16]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 3.269      ;
; -2.237 ; DIV2:clkDiv|cnt2[13] ; DIV2:clkDiv|cnt2[11] ; clkM         ; clkM        ; 1.000        ; 0.003      ; 3.276      ;
; -2.236 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[6]   ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.272      ;
; -2.236 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[15] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 3.271      ;
; -2.235 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[5]   ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.271      ;
; -2.234 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[0]   ; clkM         ; clkM        ; 1.000        ; 0.000      ; 3.270      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'FIFO:fifo1|y_present.rd1'                                                                                                       ;
+--------+--------------------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.798 ; FIFO:fifo1|y_present.w   ; FIFO:fifo1|loin ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 1.000        ; -1.083     ; 1.396      ;
; -2.693 ; FIFO:fifo1|ffd:D|qs      ; FIFO:fifo1|loin ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 1.000        ; -1.129     ; 1.245      ;
; -2.116 ; FIFO:fifo1|y_present.wr1 ; FIFO:fifo1|wrc  ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 1.000        ; -0.875     ; 1.113      ;
; -0.200 ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|loin ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.rd1 ; 0.500        ; 1.489      ; 1.120      ;
; 0.236  ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|rdc  ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd1 ; 0.500        ; 1.159      ; 0.730      ;
; 0.300  ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|loin ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.rd1 ; 1.000        ; 1.489      ; 1.120      ;
; 0.736  ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|rdc  ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd1 ; 1.000        ; 1.159      ; 0.730      ;
+--------+--------------------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'FIFO:fifo1|y_present.rd2'                                                                                                                                                ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.224 ; FIFO:fifo1|y_present.wr1                 ; FIFO:fifo1|wrc                           ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd2 ; 1.000        ; -0.983     ; 1.113      ;
; -0.305 ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 1.341      ;
; -0.047 ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 1.083      ;
; -0.039 ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 1.075      ;
; 0.102  ; FIFO:fifo1|y_present.rd2                 ; FIFO:fifo1|rdc                           ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.500        ; 1.025      ; 0.730      ;
; 0.189  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.847      ;
; 0.189  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.847      ;
; 0.190  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.846      ;
; 0.379  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.657      ;
; 0.602  ; FIFO:fifo1|y_present.rd2                 ; FIFO:fifo1|rdc                           ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 1.025      ; 0.730      ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'DIV2:clkDiv|ax2'                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                                 ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.738 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.774      ;
; -0.675 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.063      ; 1.703      ;
; -0.667 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.703      ;
; -0.627 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.663      ;
; -0.596 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.632      ;
; -0.596 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.632      ;
; -0.556 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.592      ;
; -0.525 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.561      ;
; -0.525 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.561      ;
; -0.494 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.530      ;
; -0.485 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.521      ;
; -0.454 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.490      ;
; -0.454 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.490      ;
; -0.454 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.490      ;
; -0.435 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.063      ; 1.463      ;
; -0.423 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.459      ;
; -0.414 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.450      ;
; -0.209 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.063      ; 1.237      ;
; -0.207 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.063      ; 1.235      ;
; -0.200 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.063      ; 1.228      ;
; -0.068 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.104      ;
; -0.040 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.076      ;
; -0.031 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 1.067      ;
; 0.054  ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.063      ; 0.974      ;
; 0.241  ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.795      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'FIFO:fifo1|y_present.wr2'                                                                                                                                                ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.290 ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 1.326      ;
; -0.097 ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 1.133      ;
; -0.089 ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 1.125      ;
; 0.181  ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.855      ;
; 0.181  ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.855      ;
; 0.197  ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.839      ;
; 0.379  ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkM'                                                                                                       ;
+--------+----------------------+----------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+-----------------+-------------+--------------+------------+------------+
; -2.518 ; DIV2:clkDiv|ax2      ; DIV2:clkDiv|ax2      ; DIV2:clkDiv|ax2 ; clkM        ; 0.000        ; 2.659      ; 0.657      ;
; -2.507 ; DIV2:clkDiv|ax       ; DIV2:clkDiv|ax       ; DIV2:clkDiv|ax  ; clkM        ; 0.000        ; 2.648      ; 0.657      ;
; -2.018 ; DIV2:clkDiv|ax2      ; DIV2:clkDiv|ax2      ; DIV2:clkDiv|ax2 ; clkM        ; -0.500       ; 2.659      ; 0.657      ;
; -2.007 ; DIV2:clkDiv|ax       ; DIV2:clkDiv|ax       ; DIV2:clkDiv|ax  ; clkM        ; -0.500       ; 2.648      ; 0.657      ;
; 0.795  ; DIV2:clkDiv|cnt2[9]  ; DIV2:clkDiv|cnt2[9]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.061      ;
; 0.801  ; DIV2:clkDiv|cnt2[14] ; DIV2:clkDiv|cnt2[14] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; DIV2:clkDiv|cnt[21]  ; DIV2:clkDiv|cnt[21]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[3]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; DIV2:clkDiv|cnt2[19] ; DIV2:clkDiv|cnt2[19] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.068      ;
; 0.804  ; DIV2:clkDiv|cnt2[13] ; DIV2:clkDiv|cnt2[13] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.070      ;
; 0.806  ; DIV2:clkDiv|cnt[3]   ; DIV2:clkDiv|cnt[3]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; DIV2:clkDiv|cnt[7]   ; DIV2:clkDiv|cnt[7]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.072      ;
; 0.828  ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[18] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.094      ;
; 0.833  ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[4]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.099      ;
; 0.835  ; DIV2:clkDiv|cnt[17]  ; DIV2:clkDiv|cnt[17]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; DIV2:clkDiv|cnt2[20] ; DIV2:clkDiv|cnt2[20] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.103      ;
; 0.837  ; DIV2:clkDiv|cnt[4]   ; DIV2:clkDiv|cnt[4]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; DIV2:clkDiv|cnt2[22] ; DIV2:clkDiv|cnt2[22] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[1]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; DIV2:clkDiv|cnt[8]   ; DIV2:clkDiv|cnt[8]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[20]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[2]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.105      ;
; 0.842  ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[1]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[2]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.108      ;
; 0.926  ; DIV2:clkDiv|cnt[23]  ; DIV2:clkDiv|cnt[23]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.192      ;
; 1.063  ; DIV2:clkDiv|cnt2[24] ; DIV2:clkDiv|cnt2[24] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.329      ;
; 1.181  ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[1]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.447      ;
; 1.184  ; DIV2:clkDiv|cnt[6]   ; DIV2:clkDiv|cnt[7]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.450      ;
; 1.187  ; DIV2:clkDiv|cnt2[13] ; DIV2:clkDiv|cnt2[14] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.453      ;
; 1.189  ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[1]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; DIV2:clkDiv|cnt[7]   ; DIV2:clkDiv|cnt[8]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.455      ;
; 1.190  ; DIV2:clkDiv|cnt2[21] ; DIV2:clkDiv|cnt2[22] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.456      ;
; 1.200  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[18]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.466      ;
; 1.203  ; DIV2:clkDiv|cnt2[23] ; DIV2:clkDiv|cnt2[23] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.469      ;
; 1.204  ; DIV2:clkDiv|cnt2[21] ; DIV2:clkDiv|cnt2[21] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.470      ;
; 1.214  ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[19] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.480      ;
; 1.224  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[21]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[2]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[3]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.491      ;
; 1.228  ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[3]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.494      ;
; 1.228  ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[2]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.494      ;
; 1.252  ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[2]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.518      ;
; 1.255  ; DIV2:clkDiv|cnt[6]   ; DIV2:clkDiv|cnt[8]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.521      ;
; 1.260  ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[2]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.526      ;
; 1.264  ; DIV2:clkDiv|cnt[5]   ; DIV2:clkDiv|cnt[7]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.530      ;
; 1.269  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[13]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 1.536      ;
; 1.277  ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[4]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.543      ;
; 1.277  ; DIV2:clkDiv|cnt2[19] ; DIV2:clkDiv|cnt2[20] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.543      ;
; 1.281  ; DIV2:clkDiv|cnt[3]   ; DIV2:clkDiv|cnt[4]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.547      ;
; 1.282  ; DIV2:clkDiv|cnt[19]  ; DIV2:clkDiv|cnt[20]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.548      ;
; 1.294  ; DIV2:clkDiv|cnt2[20] ; DIV2:clkDiv|cnt2[22] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.560      ;
; 1.295  ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[3]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.561      ;
; 1.299  ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[3]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.565      ;
; 1.311  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[19]  ; clkM            ; clkM        ; 0.000        ; -0.001     ; 1.576      ;
; 1.312  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[22]  ; clkM            ; clkM        ; 0.000        ; -0.001     ; 1.577      ;
; 1.323  ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[3]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.589      ;
; 1.327  ; DIV2:clkDiv|cnt2[6]  ; DIV2:clkDiv|cnt2[9]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.593      ;
; 1.329  ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[0]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.595      ;
; 1.330  ; DIV2:clkDiv|cnt2[12] ; DIV2:clkDiv|cnt2[13] ; clkM            ; clkM        ; 0.000        ; -0.001     ; 1.595      ;
; 1.330  ; DIV2:clkDiv|cnt[19]  ; DIV2:clkDiv|cnt[19]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.596      ;
; 1.331  ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[3]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.597      ;
; 1.334  ; DIV2:clkDiv|cnt[6]   ; DIV2:clkDiv|cnt[6]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.600      ;
; 1.335  ; DIV2:clkDiv|cnt2[6]  ; DIV2:clkDiv|cnt2[6]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.601      ;
; 1.335  ; DIV2:clkDiv|cnt[5]   ; DIV2:clkDiv|cnt[8]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.601      ;
; 1.336  ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[0]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.602      ;
; 1.349  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[20]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.615      ;
; 1.352  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[13]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.618      ;
; 1.353  ; DIV2:clkDiv|cnt[19]  ; DIV2:clkDiv|cnt[21]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.619      ;
; 1.354  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[12]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.620      ;
; 1.354  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[15]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.620      ;
; 1.356  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[19]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.622      ;
; 1.357  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[14]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.623      ;
; 1.357  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[22]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.623      ;
; 1.362  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[17]  ; clkM            ; clkM        ; 0.000        ; -0.001     ; 1.627      ;
; 1.365  ; DIV2:clkDiv|cnt[4]   ; DIV2:clkDiv|cnt[7]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.631      ;
; 1.366  ; DIV2:clkDiv|cnt[23]  ; DIV2:clkDiv|cnt[13]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 1.633      ;
; 1.369  ; DIV2:clkDiv|cnt[22]  ; DIV2:clkDiv|cnt[22]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.635      ;
; 1.373  ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[20] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.639      ;
; 1.384  ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[4]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.650      ;
; 1.387  ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[4]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.653      ;
; 1.397  ; DIV2:clkDiv|cnt2[14] ; DIV2:clkDiv|cnt2[18] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.663      ;
; 1.397  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[13]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 1.664      ;
; 1.399  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[12]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 1.666      ;
; 1.399  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[15]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 1.666      ;
; 1.399  ; DIV2:clkDiv|cnt2[17] ; DIV2:clkDiv|cnt2[18] ; clkM            ; clkM        ; 0.000        ; -0.001     ; 1.664      ;
; 1.401  ; DIV2:clkDiv|cnt2[12] ; DIV2:clkDiv|cnt2[14] ; clkM            ; clkM        ; 0.000        ; -0.001     ; 1.666      ;
; 1.402  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[14]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 1.669      ;
; 1.404  ; DIV2:clkDiv|cnt2[24] ; DIV2:clkDiv|cnt2[12] ; clkM            ; clkM        ; 0.000        ; 0.001      ; 1.671      ;
; 1.404  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[16]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.670      ;
; 1.406  ; DIV2:clkDiv|cnt2[24] ; DIV2:clkDiv|ax2      ; clkM            ; clkM        ; 0.000        ; 0.001      ; 1.673      ;
; 1.407  ; DIV2:clkDiv|cnt[15]  ; DIV2:clkDiv|cnt[17]  ; clkM            ; clkM        ; 0.000        ; -0.001     ; 1.672      ;
; 1.408  ; DIV2:clkDiv|cnt2[16] ; DIV2:clkDiv|cnt2[18] ; clkM            ; clkM        ; 0.000        ; -0.001     ; 1.673      ;
; 1.419  ; DIV2:clkDiv|cnt2[19] ; DIV2:clkDiv|cnt2[22] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.685      ;
; 1.420  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[21]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.686      ;
; 1.420  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[16]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 1.687      ;
; 1.436  ; DIV2:clkDiv|cnt[4]   ; DIV2:clkDiv|cnt[8]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.702      ;
; 1.439  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[14]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 1.706      ;
; 1.441  ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[9]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 1.707      ;
; 1.444  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[12]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 1.711      ;
; 1.444  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[15]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 1.711      ;
+--------+----------------------+----------------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'DIV2:clkDiv|ax'                                                                                                                                  ;
+--------+--------------------------+-------------------------------------------+--------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                   ; Launch Clock             ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------------------+--------------------------+----------------+--------------+------------+------------+
; -2.170 ; FIFO:fifo1|y_present.rd1 ; FIFO:fifo1|y_present.rd2                  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 2.618      ; 0.964      ;
; -1.670 ; FIFO:fifo1|y_present.rd1 ; FIFO:fifo1|y_present.rd2                  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; -0.500       ; 2.618      ; 0.964      ;
; -1.311 ; FIFO:fifo1|loin          ; FIFO:fifo1|ffd:D|qs                       ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 1.129      ; 0.084      ;
; -1.228 ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.w                    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 2.572      ; 1.860      ;
; -1.133 ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.w                    ; FIFO:fifo1|y_present.wr2 ; DIV2:clkDiv|ax ; 0.000        ; 2.572      ; 1.955      ;
; -0.728 ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.w                    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; -0.500       ; 2.572      ; 1.860      ;
; -0.633 ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.w                    ; FIFO:fifo1|y_present.wr2 ; DIV2:clkDiv|ax ; -0.500       ; 2.572      ; 1.955      ;
; 0.292  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][7] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.028      ; 1.586      ;
; 0.292  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][5] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.028      ; 1.586      ;
; 0.292  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][2] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.028      ; 1.586      ;
; 0.303  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[4]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; -0.500       ; 1.593      ; 1.662      ;
; 0.303  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[2]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; -0.500       ; 1.593      ; 1.662      ;
; 0.400  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][7] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.920      ; 1.586      ;
; 0.400  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][5] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.920      ; 1.586      ;
; 0.400  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][2] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.920      ; 1.586      ;
; 0.437  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[4]    ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; -0.500       ; 1.459      ; 1.662      ;
; 0.437  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[2]    ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; -0.500       ; 1.459      ; 1.662      ;
; 0.443  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[10][3] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.023      ; 1.732      ;
; 0.479  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][7]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.027      ; 1.772      ;
; 0.479  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][6]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.027      ; 1.772      ;
; 0.479  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][5]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.027      ; 1.772      ;
; 0.479  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][3]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.027      ; 1.772      ;
; 0.479  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][2]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.027      ; 1.772      ;
; 0.479  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][1]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.027      ; 1.772      ;
; 0.479  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][0]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.027      ; 1.772      ;
; 0.508  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[12][5] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.033      ; 1.807      ;
; 0.508  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[12][4] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.033      ; 1.807      ;
; 0.551  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[10][3] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.915      ; 1.732      ;
; 0.570  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[7]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; -0.500       ; 1.586      ; 1.922      ;
; 0.570  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[6]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; -0.500       ; 1.586      ; 1.922      ;
; 0.570  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[5]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; -0.500       ; 1.586      ; 1.922      ;
; 0.570  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[3]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; -0.500       ; 1.586      ; 1.922      ;
; 0.587  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][7]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.919      ; 1.772      ;
; 0.587  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][6]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.919      ; 1.772      ;
; 0.587  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][5]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.919      ; 1.772      ;
; 0.587  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][3]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.919      ; 1.772      ;
; 0.587  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][2]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.919      ; 1.772      ;
; 0.587  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][1]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.919      ; 1.772      ;
; 0.587  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][0]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.919      ; 1.772      ;
; 0.616  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[12][5] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.925      ; 1.807      ;
; 0.616  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[12][4] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.925      ; 1.807      ;
; 0.637  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[1]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; -0.500       ; 1.579      ; 1.982      ;
; 0.637  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[0]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; -0.500       ; 1.579      ; 1.982      ;
; 0.640  ; FIFO:fifo1|y_present.w   ; FIFO:fifo1|y_present.rd1                  ; DIV2:clkDiv|ax           ; DIV2:clkDiv|ax ; 0.000        ; 0.046      ; 0.952      ;
; 0.693  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|rdata[4]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.029      ; 1.988      ;
; 0.693  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|rdata[2]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.029      ; 1.988      ;
; 0.704  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[7]    ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; -0.500       ; 1.452      ; 1.922      ;
; 0.704  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[6]    ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; -0.500       ; 1.452      ; 1.922      ;
; 0.704  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[5]    ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; -0.500       ; 1.452      ; 1.922      ;
; 0.704  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[3]    ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; -0.500       ; 1.452      ; 1.922      ;
; 0.708  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][4] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.023      ; 1.997      ;
; 0.708  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][3] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.023      ; 1.997      ;
; 0.708  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][0] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.023      ; 1.997      ;
; 0.718  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[10][0] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.033      ; 2.017      ;
; 0.730  ; FIFO:fifo1|y_present.w   ; FIFO:fifo1|y_present.wr1                  ; DIV2:clkDiv|ax           ; DIV2:clkDiv|ax ; 0.000        ; 0.000      ; 0.996      ;
; 0.738  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[10][5] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.015      ; 2.019      ;
; 0.741  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][6] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.014      ; 2.021      ;
; 0.741  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][5] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.014      ; 2.021      ;
; 0.741  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][1] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.014      ; 2.021      ;
; 0.766  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][7]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.032      ; 2.064      ;
; 0.766  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][6]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.032      ; 2.064      ;
; 0.766  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][5]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.032      ; 2.064      ;
; 0.766  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][4]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.032      ; 2.064      ;
; 0.766  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][3]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.032      ; 2.064      ;
; 0.766  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][2]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.032      ; 2.064      ;
; 0.766  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][1]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.032      ; 2.064      ;
; 0.766  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][0]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.032      ; 2.064      ;
; 0.771  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[1]    ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; -0.500       ; 1.445      ; 1.982      ;
; 0.771  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[0]    ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; -0.500       ; 1.445      ; 1.982      ;
; 0.786  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[7][7]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.021      ; 2.073      ;
; 0.786  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[7][6]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.021      ; 2.073      ;
; 0.786  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[7][5]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.021      ; 2.073      ;
; 0.786  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[7][4]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.021      ; 2.073      ;
; 0.786  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[7][3]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.021      ; 2.073      ;
; 0.786  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[7][2]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.021      ; 2.073      ;
; 0.789  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][4] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.022      ; 2.077      ;
; 0.789  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][3] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.022      ; 2.077      ;
; 0.795  ; FIFO:fifo1|y_present.wr1 ; FIFO:fifo1|y_present.wr2                  ; DIV2:clkDiv|ax           ; DIV2:clkDiv|ax ; 0.000        ; 0.046      ; 1.107      ;
; 0.801  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|rdata[4]    ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.921      ; 1.988      ;
; 0.801  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|rdata[2]    ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.921      ; 1.988      ;
; 0.801  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][7]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.013      ; 2.080      ;
; 0.801  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][6]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.013      ; 2.080      ;
; 0.801  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][5]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.013      ; 2.080      ;
; 0.801  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][3]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.013      ; 2.080      ;
; 0.801  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][2]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.013      ; 2.080      ;
; 0.801  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][1]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.013      ; 2.080      ;
; 0.801  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][0]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.013      ; 2.080      ;
; 0.806  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][4]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.004      ; 2.076      ;
; 0.812  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][6] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.013      ; 2.091      ;
; 0.812  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][1] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.013      ; 2.091      ;
; 0.812  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][0] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.013      ; 2.091      ;
; 0.816  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][4] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.915      ; 1.997      ;
; 0.816  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][3] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.915      ; 1.997      ;
; 0.816  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][0] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.915      ; 1.997      ;
; 0.826  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[10][0] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.925      ; 2.017      ;
; 0.846  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[10][5] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.907      ; 2.019      ;
; 0.849  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][6] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.906      ; 2.021      ;
; 0.849  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][5] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.906      ; 2.021      ;
; 0.849  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][1] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.906      ; 2.021      ;
; 0.853  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[13][7] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.014      ; 2.133      ;
+--------+--------------------------+-------------------------------------------+--------------------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'FIFO:fifo1|y_present.rd1'                                                                                                        ;
+--------+--------------------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.679 ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|rdc  ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd1 ; 0.000        ; 1.159      ; 0.730      ;
; -0.619 ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|loin ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.rd1 ; 0.000        ; 1.489      ; 1.120      ;
; -0.179 ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|rdc  ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd1 ; -0.500       ; 1.159      ; 0.730      ;
; -0.119 ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|loin ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.rd1 ; -0.500       ; 1.489      ; 1.120      ;
; 1.988  ; FIFO:fifo1|y_present.wr1 ; FIFO:fifo1|wrc  ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 0.000        ; -0.875     ; 1.113      ;
; 2.374  ; FIFO:fifo1|ffd:D|qs      ; FIFO:fifo1|loin ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 0.000        ; -1.129     ; 1.245      ;
; 2.479  ; FIFO:fifo1|y_present.w   ; FIFO:fifo1|loin ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 0.000        ; -1.083     ; 1.396      ;
+--------+--------------------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'FIFO:fifo1|y_present.rd2'                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.545 ; FIFO:fifo1|y_present.rd2                 ; FIFO:fifo1|rdc                           ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 1.025      ; 0.730      ;
; -0.045 ; FIFO:fifo1|y_present.rd2                 ; FIFO:fifo1|rdc                           ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; -0.500       ; 1.025      ; 0.730      ;
; 0.391  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.580  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.846      ;
; 0.581  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.847      ;
; 0.581  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.847      ;
; 0.809  ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 1.075      ;
; 0.817  ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 1.083      ;
; 1.075  ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 1.341      ;
; 2.096  ; FIFO:fifo1|y_present.wr1                 ; FIFO:fifo1|wrc                           ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd2 ; 0.000        ; -0.983     ; 1.113      ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'FIFO:fifo1|y_present.wr2'                                                                                                                                                ;
+-------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.391 ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.573 ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.839      ;
; 0.589 ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.855      ;
; 0.589 ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.855      ;
; 0.859 ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 1.125      ;
; 0.867 ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 1.133      ;
; 1.060 ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 1.326      ;
+-------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'DIV2:clkDiv|ax2'                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                                 ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.529 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.795      ;
; 0.677 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.063      ; 0.974      ;
; 0.801 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.067      ;
; 0.810 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.076      ;
; 0.838 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.104      ;
; 0.931 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.063      ; 1.228      ;
; 0.938 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.063      ; 1.235      ;
; 0.940 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.063      ; 1.237      ;
; 1.166 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.063      ; 1.463      ;
; 1.184 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.450      ;
; 1.193 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.459      ;
; 1.224 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.490      ;
; 1.255 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.521      ;
; 1.264 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.530      ;
; 1.295 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.561      ;
; 1.326 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.592      ;
; 1.366 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.632      ;
; 1.397 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.663      ;
; 1.406 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.063      ; 1.703      ;
; 1.437 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.703      ;
; 1.508 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 1.774      ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'DIV2:clkDiv|ax2'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; clkDiv|ax2|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; clkDiv|ax2|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; clkDiv|ax2~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; clkDiv|ax2~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; clkDiv|ax2~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; clkDiv|ax2~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom1|altsyncram_component|auto_generated|ram_block1a0|clk0                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom1|altsyncram_component|auto_generated|ram_block1a0|clk0                                              ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkM'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clkM  ; Rise       ; clkM                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|ax       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|ax       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|ax2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|ax2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[8]   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'DIV2:clkDiv|ax'                                                                                    ;
+--------+--------------+----------------+------------------+----------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|ffd:D|qs                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|ffd:D|qs                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[15][0] ;
+--------+--------------+----------------+------------------+----------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'FIFO:fifo1|y_present.rd2'                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Fall       ; FIFO:fifo1|rdc                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Fall       ; FIFO:fifo1|rdc                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|wrc                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|wrc                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|WideOr0|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|WideOr0|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|WideOr0|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|WideOr0|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Fall       ; fifo1|WideOr0~0|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Fall       ; fifo1|WideOr0~0|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|WideOr0~0|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|WideOr0~0|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F1|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F1|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F2|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F2|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F3|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F3|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F4|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F4|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Fall       ; fifo1|rdc|datac                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Fall       ; fifo1|rdc|datac                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|wrc|dataa                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|wrc|dataa                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|y_present.rd2|regout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|y_present.rd2|regout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|y_present.rd2~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|y_present.rd2~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|y_present.rd2~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|y_present.rd2~clkctrl|outclk       ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'FIFO:fifo1|y_present.wr2'                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F1|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F1|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F2|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F2|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F3|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F3|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F4|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F4|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|y_present.wr2|regout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|y_present.wr2|regout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|y_present.wr2~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|y_present.wr2~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|y_present.wr2~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|y_present.wr2~clkctrl|outclk       ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'FIFO:fifo1|y_present.rd1'                                                                    ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; FIFO:fifo1|loin            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; FIFO:fifo1|loin            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Fall       ; FIFO:fifo1|rdc             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Fall       ; FIFO:fifo1|rdc             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; FIFO:fifo1|wrc             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; FIFO:fifo1|wrc             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|WideOr0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|WideOr0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|WideOr0|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|WideOr0|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Fall       ; fifo1|WideOr0~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Fall       ; fifo1|WideOr0~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|WideOr0~0|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|WideOr0~0|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|loin|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|loin|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|loin~1|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|loin~1|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|loin~1|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|loin~1|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Fall       ; fifo1|rdc|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Fall       ; fifo1|rdc|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|wrc|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|wrc|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|y_present.rd1|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|y_present.rd1|regout ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+-----------+-----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-----------------+-------+-------+------------+-----------------+
; clrfifo   ; DIV2:clkDiv|ax  ; 5.976 ; 5.976 ; Rise       ; DIV2:clkDiv|ax  ;
; rd        ; DIV2:clkDiv|ax  ; 1.036 ; 1.036 ; Rise       ; DIV2:clkDiv|ax  ;
; wr        ; DIV2:clkDiv|ax  ; 0.660 ; 0.660 ; Rise       ; DIV2:clkDiv|ax  ;
; ldcnt     ; DIV2:clkDiv|ax2 ; 0.203 ; 0.203 ; Rise       ; DIV2:clkDiv|ax2 ;
+-----------+-----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+-----------+-----------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-----------------+--------+--------+------------+-----------------+
; clrfifo   ; DIV2:clkDiv|ax  ; -4.082 ; -4.082 ; Rise       ; DIV2:clkDiv|ax  ;
; rd        ; DIV2:clkDiv|ax  ; -0.370 ; -0.370 ; Rise       ; DIV2:clkDiv|ax  ;
; wr        ; DIV2:clkDiv|ax  ; 0.031  ; 0.031  ; Rise       ; DIV2:clkDiv|ax  ;
; ldcnt     ; DIV2:clkDiv|ax2 ; 0.027  ; 0.027  ; Rise       ; DIV2:clkDiv|ax2 ;
+-----------+-----------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; emo        ; DIV2:clkDiv|ax           ; 8.977  ; 8.977  ; Rise       ; DIV2:clkDiv|ax           ;
; fuo        ; DIV2:clkDiv|ax           ; 8.524  ; 8.524  ; Rise       ; DIV2:clkDiv|ax           ;
; hex0[*]    ; DIV2:clkDiv|ax           ; 16.903 ; 16.903 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[0]   ; DIV2:clkDiv|ax           ; 15.425 ; 15.425 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[1]   ; DIV2:clkDiv|ax           ; 15.949 ; 15.949 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[2]   ; DIV2:clkDiv|ax           ; 16.629 ; 16.629 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[3]   ; DIV2:clkDiv|ax           ; 16.464 ; 16.464 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[4]   ; DIV2:clkDiv|ax           ; 16.903 ; 16.903 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[5]   ; DIV2:clkDiv|ax           ; 16.368 ; 16.368 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[6]   ; DIV2:clkDiv|ax           ; 15.746 ; 15.746 ; Rise       ; DIV2:clkDiv|ax           ;
; hex1[*]    ; DIV2:clkDiv|ax           ; 15.290 ; 15.290 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[0]   ; DIV2:clkDiv|ax           ; 15.290 ; 15.290 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[1]   ; DIV2:clkDiv|ax           ; 15.175 ; 15.175 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[2]   ; DIV2:clkDiv|ax           ; 14.781 ; 14.781 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[3]   ; DIV2:clkDiv|ax           ; 14.846 ; 14.846 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[4]   ; DIV2:clkDiv|ax           ; 14.865 ; 14.865 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[5]   ; DIV2:clkDiv|ax           ; 14.816 ; 14.816 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[6]   ; DIV2:clkDiv|ax           ; 14.859 ; 14.859 ; Rise       ; DIV2:clkDiv|ax           ;
; hex4[*]    ; DIV2:clkDiv|ax2          ; 11.708 ; 11.708 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[0]   ; DIV2:clkDiv|ax2          ; 11.573 ; 11.573 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[1]   ; DIV2:clkDiv|ax2          ; 11.702 ; 11.702 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[2]   ; DIV2:clkDiv|ax2          ; 11.708 ; 11.708 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[3]   ; DIV2:clkDiv|ax2          ; 11.409 ; 11.409 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[4]   ; DIV2:clkDiv|ax2          ; 11.420 ; 11.420 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[5]   ; DIV2:clkDiv|ax2          ; 11.432 ; 11.432 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[6]   ; DIV2:clkDiv|ax2          ; 11.589 ; 11.589 ; Rise       ; DIV2:clkDiv|ax2          ;
; hex5[*]    ; DIV2:clkDiv|ax2          ; 11.310 ; 11.310 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[0]   ; DIV2:clkDiv|ax2          ; 11.023 ; 11.023 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[1]   ; DIV2:clkDiv|ax2          ; 10.851 ; 10.851 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[2]   ; DIV2:clkDiv|ax2          ; 10.704 ; 10.704 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[3]   ; DIV2:clkDiv|ax2          ; 11.310 ; 11.310 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[4]   ; DIV2:clkDiv|ax2          ; 11.298 ; 11.298 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[5]   ; DIV2:clkDiv|ax2          ; 11.291 ; 11.291 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[6]   ; DIV2:clkDiv|ax2          ; 10.013 ; 10.013 ; Rise       ; DIV2:clkDiv|ax2          ;
; test1[*]   ; DIV2:clkDiv|ax2          ; 10.368 ; 10.368 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[0]  ; DIV2:clkDiv|ax2          ; 9.975  ; 9.975  ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[1]  ; DIV2:clkDiv|ax2          ; 10.304 ; 10.304 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[2]  ; DIV2:clkDiv|ax2          ; 10.294 ; 10.294 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[3]  ; DIV2:clkDiv|ax2          ; 10.248 ; 10.248 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[4]  ; DIV2:clkDiv|ax2          ; 10.268 ; 10.268 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[5]  ; DIV2:clkDiv|ax2          ; 10.243 ; 10.243 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[6]  ; DIV2:clkDiv|ax2          ; 10.244 ; 10.244 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[7]  ; DIV2:clkDiv|ax2          ; 10.368 ; 10.368 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[8]  ; DIV2:clkDiv|ax2          ; 10.182 ; 10.182 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[9]  ; DIV2:clkDiv|ax2          ; 10.013 ; 10.013 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[10] ; DIV2:clkDiv|ax2          ; 10.162 ; 10.162 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[11] ; DIV2:clkDiv|ax2          ; 10.306 ; 10.306 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[12] ; DIV2:clkDiv|ax2          ; 10.295 ; 10.295 ; Rise       ; DIV2:clkDiv|ax2          ;
; emo        ; FIFO:fifo1|y_present.rd2 ; 10.599 ; 10.599 ; Rise       ; FIFO:fifo1|y_present.rd2 ;
; fuo        ; FIFO:fifo1|y_present.rd2 ; 10.630 ; 10.630 ; Rise       ; FIFO:fifo1|y_present.rd2 ;
; emo        ; FIFO:fifo1|y_present.wr2 ; 9.913  ; 9.913  ; Rise       ; FIFO:fifo1|y_present.wr2 ;
; fuo        ; FIFO:fifo1|y_present.wr2 ; 10.097 ; 10.097 ; Rise       ; FIFO:fifo1|y_present.wr2 ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; emo        ; DIV2:clkDiv|ax           ; 8.977  ; 8.977  ; Rise       ; DIV2:clkDiv|ax           ;
; fuo        ; DIV2:clkDiv|ax           ; 8.524  ; 8.524  ; Rise       ; DIV2:clkDiv|ax           ;
; hex0[*]    ; DIV2:clkDiv|ax           ; 8.453  ; 8.453  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[0]   ; DIV2:clkDiv|ax           ; 8.453  ; 8.453  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[1]   ; DIV2:clkDiv|ax           ; 8.974  ; 8.974  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[2]   ; DIV2:clkDiv|ax           ; 9.626  ; 9.626  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[3]   ; DIV2:clkDiv|ax           ; 9.520  ; 9.520  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[4]   ; DIV2:clkDiv|ax           ; 9.959  ; 9.959  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[5]   ; DIV2:clkDiv|ax           ; 9.400  ; 9.400  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[6]   ; DIV2:clkDiv|ax           ; 8.776  ; 8.776  ; Rise       ; DIV2:clkDiv|ax           ;
; hex1[*]    ; DIV2:clkDiv|ax           ; 8.500  ; 8.500  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[0]   ; DIV2:clkDiv|ax           ; 9.009  ; 9.009  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[1]   ; DIV2:clkDiv|ax           ; 8.894  ; 8.894  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[2]   ; DIV2:clkDiv|ax           ; 8.500  ; 8.500  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[3]   ; DIV2:clkDiv|ax           ; 8.565  ; 8.565  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[4]   ; DIV2:clkDiv|ax           ; 8.584  ; 8.584  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[5]   ; DIV2:clkDiv|ax           ; 8.535  ; 8.535  ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[6]   ; DIV2:clkDiv|ax           ; 8.578  ; 8.578  ; Rise       ; DIV2:clkDiv|ax           ;
; hex4[*]    ; DIV2:clkDiv|ax2          ; 9.615  ; 9.615  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[0]   ; DIV2:clkDiv|ax2          ; 9.779  ; 9.779  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[1]   ; DIV2:clkDiv|ax2          ; 9.909  ; 9.909  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[2]   ; DIV2:clkDiv|ax2          ; 9.885  ; 9.885  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[3]   ; DIV2:clkDiv|ax2          ; 9.615  ; 9.615  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[4]   ; DIV2:clkDiv|ax2          ; 9.619  ; 9.619  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[5]   ; DIV2:clkDiv|ax2          ; 9.628  ; 9.628  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[6]   ; DIV2:clkDiv|ax2          ; 9.774  ; 9.774  ; Rise       ; DIV2:clkDiv|ax2          ;
; hex5[*]    ; DIV2:clkDiv|ax2          ; 8.996  ; 8.996  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[0]   ; DIV2:clkDiv|ax2          ; 9.438  ; 9.438  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[1]   ; DIV2:clkDiv|ax2          ; 9.004  ; 9.004  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[2]   ; DIV2:clkDiv|ax2          ; 8.996  ; 8.996  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[3]   ; DIV2:clkDiv|ax2          ; 9.721  ; 9.721  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[4]   ; DIV2:clkDiv|ax2          ; 9.708  ; 9.708  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[5]   ; DIV2:clkDiv|ax2          ; 9.672  ; 9.672  ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[6]   ; DIV2:clkDiv|ax2          ; 9.040  ; 9.040  ; Rise       ; DIV2:clkDiv|ax2          ;
; test1[*]   ; DIV2:clkDiv|ax2          ; 9.975  ; 9.975  ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[0]  ; DIV2:clkDiv|ax2          ; 9.975  ; 9.975  ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[1]  ; DIV2:clkDiv|ax2          ; 10.304 ; 10.304 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[2]  ; DIV2:clkDiv|ax2          ; 10.294 ; 10.294 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[3]  ; DIV2:clkDiv|ax2          ; 10.248 ; 10.248 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[4]  ; DIV2:clkDiv|ax2          ; 10.268 ; 10.268 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[5]  ; DIV2:clkDiv|ax2          ; 10.243 ; 10.243 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[6]  ; DIV2:clkDiv|ax2          ; 10.244 ; 10.244 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[7]  ; DIV2:clkDiv|ax2          ; 10.368 ; 10.368 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[8]  ; DIV2:clkDiv|ax2          ; 10.182 ; 10.182 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[9]  ; DIV2:clkDiv|ax2          ; 10.013 ; 10.013 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[10] ; DIV2:clkDiv|ax2          ; 10.162 ; 10.162 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[11] ; DIV2:clkDiv|ax2          ; 10.306 ; 10.306 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[12] ; DIV2:clkDiv|ax2          ; 10.295 ; 10.295 ; Rise       ; DIV2:clkDiv|ax2          ;
; emo        ; FIFO:fifo1|y_present.rd2 ; 10.164 ; 10.164 ; Rise       ; FIFO:fifo1|y_present.rd2 ;
; fuo        ; FIFO:fifo1|y_present.rd2 ; 10.341 ; 10.341 ; Rise       ; FIFO:fifo1|y_present.rd2 ;
; emo        ; FIFO:fifo1|y_present.wr2 ; 9.630  ; 9.630  ; Rise       ; FIFO:fifo1|y_present.wr2 ;
; fuo        ; FIFO:fifo1|y_present.wr2 ; 9.661  ; 9.661  ; Rise       ; FIFO:fifo1|y_present.wr2 ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+---------------------------------------------------+
; Fast Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; DIV2:clkDiv|ax           ; -2.332 ; -273.759      ;
; FIFO:fifo1|y_present.rd1 ; -1.028 ; -1.634        ;
; clkM                     ; -0.833 ; -20.117       ;
; FIFO:fifo1|y_present.rd2 ; -0.662 ; -0.662        ;
; DIV2:clkDiv|ax2          ; 0.229  ; 0.000         ;
; FIFO:fifo1|y_present.wr2 ; 0.405  ; 0.000         ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clkM                     ; -1.562 ; -3.115        ;
; DIV2:clkDiv|ax           ; -1.342 ; -5.214        ;
; FIFO:fifo1|y_present.rd1 ; -0.282 ; -0.547        ;
; FIFO:fifo1|y_present.rd2 ; -0.229 ; -0.229        ;
; FIFO:fifo1|y_present.wr2 ; 0.215  ; 0.000         ;
; DIV2:clkDiv|ax2          ; 0.241  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Fast Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; DIV2:clkDiv|ax2          ; -1.423 ; -23.076       ;
; clkM                     ; -1.380 ; -52.380       ;
; DIV2:clkDiv|ax           ; -0.500 ; -143.000      ;
; FIFO:fifo1|y_present.rd2 ; -0.500 ; -4.000        ;
; FIFO:fifo1|y_present.wr2 ; -0.500 ; -4.000        ;
; FIFO:fifo1|y_present.rd1 ; 0.500  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'DIV2:clkDiv|ax'                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------------------+-------------------------------------------+-----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                   ; Launch Clock    ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+-------------------------------------------+-----------------+----------------+--------------+------------+------------+
; -2.332 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[2][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.121     ; 3.243      ;
; -2.332 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[2][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.121     ; 3.243      ;
; -2.332 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[2][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.121     ; 3.243      ;
; -2.332 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[2][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.121     ; 3.243      ;
; -2.332 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[2][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.121     ; 3.243      ;
; -2.332 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[2][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.121     ; 3.243      ;
; -2.276 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[3][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.115     ; 3.193      ;
; -2.276 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[3][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.115     ; 3.193      ;
; -2.276 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[3][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.115     ; 3.193      ;
; -2.276 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[3][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.115     ; 3.193      ;
; -2.276 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[3][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.115     ; 3.193      ;
; -2.276 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[3][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.115     ; 3.193      ;
; -2.268 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[15][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.114     ; 3.186      ;
; -2.268 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[15][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.114     ; 3.186      ;
; -2.268 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[15][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.114     ; 3.186      ;
; -2.268 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[15][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.114     ; 3.186      ;
; -2.268 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[15][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.114     ; 3.186      ;
; -2.268 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[15][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.114     ; 3.186      ;
; -2.247 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[11][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.107     ; 3.172      ;
; -2.247 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[11][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.107     ; 3.172      ;
; -2.247 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[11][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.107     ; 3.172      ;
; -2.247 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[11][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.107     ; 3.172      ;
; -2.247 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[11][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.107     ; 3.172      ;
; -2.247 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[11][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.107     ; 3.172      ;
; -2.229 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[1][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.107     ; 3.154      ;
; -2.229 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[1][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.107     ; 3.154      ;
; -2.229 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[1][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.107     ; 3.154      ;
; -2.229 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[1][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.107     ; 3.154      ;
; -2.229 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[1][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.107     ; 3.154      ;
; -2.229 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[1][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.107     ; 3.154      ;
; -2.228 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[12][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.102     ; 3.158      ;
; -2.228 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[12][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.102     ; 3.158      ;
; -2.228 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[12][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.102     ; 3.158      ;
; -2.228 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[12][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.102     ; 3.158      ;
; -2.228 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[12][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.102     ; 3.158      ;
; -2.228 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[12][4] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.102     ; 3.158      ;
; -2.226 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[7][6]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.114     ; 3.144      ;
; -2.226 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[7][6]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.114     ; 3.144      ;
; -2.226 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[7][6]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.114     ; 3.144      ;
; -2.226 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[7][6]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.114     ; 3.144      ;
; -2.226 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[7][6]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.114     ; 3.144      ;
; -2.226 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[7][6]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.114     ; 3.144      ;
; -2.214 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[4][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.109     ; 3.137      ;
; -2.214 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[4][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.109     ; 3.137      ;
; -2.214 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[4][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.109     ; 3.137      ;
; -2.214 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[4][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.109     ; 3.137      ;
; -2.214 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[4][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.109     ; 3.137      ;
; -2.214 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[4][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.109     ; 3.137      ;
; -2.206 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[8][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.103     ; 3.135      ;
; -2.206 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[8][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.103     ; 3.135      ;
; -2.206 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[8][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.103     ; 3.135      ;
; -2.206 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[8][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.103     ; 3.135      ;
; -2.206 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[8][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.103     ; 3.135      ;
; -2.206 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[8][4]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.103     ; 3.135      ;
; -2.204 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[12][0] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.128      ;
; -2.204 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[12][0] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.128      ;
; -2.204 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[12][0] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.128      ;
; -2.204 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[12][0] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.128      ;
; -2.204 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[12][0] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.128      ;
; -2.204 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[12][0] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.128      ;
; -2.201 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[0][0]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.125      ;
; -2.201 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[0][0]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.125      ;
; -2.201 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[0][0]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.125      ;
; -2.201 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[0][0]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.125      ;
; -2.201 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[0][0]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.125      ;
; -2.201 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[0][0]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.125      ;
; -2.196 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[14][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.123     ; 3.105      ;
; -2.196 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[14][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.123     ; 3.105      ;
; -2.196 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[14][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.123     ; 3.105      ;
; -2.196 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[14][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.123     ; 3.105      ;
; -2.196 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[14][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.123     ; 3.105      ;
; -2.196 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[14][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.123     ; 3.105      ;
; -2.193 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[13][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.120     ; 3.105      ;
; -2.193 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[13][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.120     ; 3.105      ;
; -2.193 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[13][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.120     ; 3.105      ;
; -2.193 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[13][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.120     ; 3.105      ;
; -2.193 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[13][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.120     ; 3.105      ;
; -2.193 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[13][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.120     ; 3.105      ;
; -2.181 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[10][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.115     ; 3.098      ;
; -2.181 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[10][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.115     ; 3.098      ;
; -2.181 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[10][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.115     ; 3.098      ;
; -2.181 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[10][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.115     ; 3.098      ;
; -2.181 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[10][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.115     ; 3.098      ;
; -2.181 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[10][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.115     ; 3.098      ;
; -2.173 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[0][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.097      ;
; -2.173 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[0][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.097      ;
; -2.173 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[0][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.097      ;
; -2.173 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[0][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.097      ;
; -2.173 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[0][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.097      ;
; -2.173 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[0][2]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.097      ;
; -2.172 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[12][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.096      ;
; -2.172 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[12][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.096      ;
; -2.172 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[12][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.096      ;
; -2.172 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO:fifo1|register_bank:bank|data[12][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.096      ;
; -2.172 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO:fifo1|register_bank:bank|data[12][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.096      ;
; -2.172 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO:fifo1|register_bank:bank|data[12][2] ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.108     ; 3.096      ;
; -2.170 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[8][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.103     ; 3.099      ;
; -2.170 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO:fifo1|register_bank:bank|data[9][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.103     ; 3.099      ;
; -2.170 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO:fifo1|register_bank:bank|data[8][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.103     ; 3.099      ;
; -2.170 ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO:fifo1|register_bank:bank|data[8][5]  ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax ; 1.000        ; -0.103     ; 3.099      ;
+--------+---------------------------------------------------------------------------------------------------------+-------------------------------------------+-----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'FIFO:fifo1|y_present.rd1'                                                                                                       ;
+--------+--------------------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.028 ; FIFO:fifo1|ffd:D|qs      ; FIFO:fifo1|loin ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 1.000        ; -0.898     ; 0.573      ;
; -0.921 ; FIFO:fifo1|y_present.w   ; FIFO:fifo1|loin ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 1.000        ; -0.720     ; 0.644      ;
; -0.606 ; FIFO:fifo1|y_present.wr1 ; FIFO:fifo1|wrc  ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 1.000        ; -0.605     ; 0.531      ;
; 0.208  ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|loin ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.rd1 ; 0.500        ; 0.652      ; 0.528      ;
; 0.386  ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|rdc  ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd1 ; 0.500        ; 0.506      ; 0.365      ;
; 0.708  ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|loin ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.rd1 ; 1.000        ; 0.652      ; 0.528      ;
; 0.886  ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|rdc  ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd1 ; 1.000        ; 0.506      ; 0.365      ;
+--------+--------------------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkM'                                                                                                   ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.833 ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.864      ;
; -0.817 ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.848      ;
; -0.782 ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.813      ;
; -0.770 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[22]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.797      ;
; -0.747 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[22]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.774      ;
; -0.728 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[23]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.755      ;
; -0.728 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.759      ;
; -0.721 ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.752      ;
; -0.718 ; DIV2:clkDiv|cnt2[7]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.749      ;
; -0.713 ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[22]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.740      ;
; -0.705 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[23]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.732      ;
; -0.705 ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.736      ;
; -0.686 ; DIV2:clkDiv|cnt2[8]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.717      ;
; -0.671 ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[23]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.698      ;
; -0.670 ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.701      ;
; -0.661 ; DIV2:clkDiv|cnt[3]   ; DIV2:clkDiv|cnt[22]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.688      ;
; -0.652 ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.683      ;
; -0.649 ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.680      ;
; -0.636 ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.667      ;
; -0.621 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.652      ;
; -0.619 ; DIV2:clkDiv|cnt[3]   ; DIV2:clkDiv|cnt[23]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.646      ;
; -0.616 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.647      ;
; -0.606 ; DIV2:clkDiv|cnt2[7]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.637      ;
; -0.602 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[19]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.629      ;
; -0.601 ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.632      ;
; -0.582 ; DIV2:clkDiv|cnt[4]   ; DIV2:clkDiv|cnt[22]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.609      ;
; -0.579 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[19]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.606      ;
; -0.576 ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[15] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.608      ;
; -0.574 ; DIV2:clkDiv|cnt2[8]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.605      ;
; -0.570 ; DIV2:clkDiv|cnt2[6]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.601      ;
; -0.564 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[0]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[6]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.596      ;
; -0.563 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[5]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.595      ;
; -0.560 ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[15] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.592      ;
; -0.554 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[10] ; clkM         ; clkM        ; 1.000        ; 0.002      ; 1.588      ;
; -0.551 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[11] ; clkM         ; clkM        ; 1.000        ; 0.002      ; 1.585      ;
; -0.549 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[0]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.581      ;
; -0.549 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[6]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.581      ;
; -0.548 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[5]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.580      ;
; -0.547 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.578      ;
; -0.545 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[15]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 1.573      ;
; -0.545 ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[19]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.572      ;
; -0.541 ; DIV2:clkDiv|cnt[5]   ; DIV2:clkDiv|cnt[22]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.568      ;
; -0.540 ; DIV2:clkDiv|cnt[4]   ; DIV2:clkDiv|cnt[23]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.567      ;
; -0.539 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[13]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 1.567      ;
; -0.539 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[10] ; clkM         ; clkM        ; 1.000        ; 0.002      ; 1.573      ;
; -0.537 ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.568      ;
; -0.537 ; DIV2:clkDiv|cnt2[7]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.568      ;
; -0.536 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[11] ; clkM         ; clkM        ; 1.000        ; 0.002      ; 1.570      ;
; -0.535 ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[17] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.567      ;
; -0.530 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|ax       ; clkM         ; clkM        ; 1.000        ; 0.001      ; 1.563      ;
; -0.525 ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[15] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.557      ;
; -0.522 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[15]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 1.550      ;
; -0.521 ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[22] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.552      ;
; -0.519 ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[17] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.551      ;
; -0.516 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[13]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 1.544      ;
; -0.509 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[14]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 1.537      ;
; -0.509 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[23] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.540      ;
; -0.509 ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.541      ;
; -0.507 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[16]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 1.535      ;
; -0.505 ; DIV2:clkDiv|cnt2[8]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.536      ;
; -0.505 ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[22] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.536      ;
; -0.504 ; DIV2:clkDiv|cnt[9]   ; DIV2:clkDiv|ax       ; clkM         ; clkM        ; 1.000        ; 0.001      ; 1.537      ;
; -0.503 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[21] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.534      ;
; -0.503 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[17] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.535      ;
; -0.502 ; DIV2:clkDiv|cnt2[10] ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.003     ; 1.531      ;
; -0.501 ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[16] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.533      ;
; -0.500 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[8]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[16] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.532      ;
; -0.499 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[7]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.531      ;
; -0.499 ; DIV2:clkDiv|cnt[6]   ; DIV2:clkDiv|cnt[22]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.526      ;
; -0.499 ; DIV2:clkDiv|cnt[5]   ; DIV2:clkDiv|cnt[23]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.526      ;
; -0.499 ; DIV2:clkDiv|cnt2[9]  ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.001     ; 1.530      ;
; -0.498 ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[15] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.530      ;
; -0.496 ; DIV2:clkDiv|cnt2[13] ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.528      ;
; -0.494 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[18]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.521      ;
; -0.494 ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[21]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.521      ;
; -0.493 ; DIV2:clkDiv|cnt[3]   ; DIV2:clkDiv|cnt[19]  ; clkM         ; clkM        ; 1.000        ; -0.005     ; 1.520      ;
; -0.490 ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[0]  ; clkM         ; clkM        ; 1.000        ; 0.001      ; 1.523      ;
; -0.490 ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[6]  ; clkM         ; clkM        ; 1.000        ; 0.001      ; 1.523      ;
; -0.489 ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[5]  ; clkM         ; clkM        ; 1.000        ; 0.001      ; 1.522      ;
; -0.488 ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[15]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 1.516      ;
; -0.488 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[17] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.520      ;
; -0.487 ; DIV2:clkDiv|cnt2[11] ; DIV2:clkDiv|cnt2[24] ; clkM         ; clkM        ; 1.000        ; -0.003     ; 1.516      ;
; -0.486 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[14]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 1.514      ;
; -0.485 ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[16] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.517      ;
; -0.485 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[8]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.517      ;
; -0.485 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[16] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.517      ;
; -0.484 ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[17] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[16]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 1.512      ;
; -0.484 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[7]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.516      ;
; -0.483 ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[15] ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.515      ;
; -0.482 ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[0]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[6]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[13]  ; clkM         ; clkM        ; 1.000        ; -0.004     ; 1.510      ;
; -0.481 ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[5]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.513      ;
; -0.480 ; DIV2:clkDiv|cnt2[9]  ; DIV2:clkDiv|cnt2[0]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.512      ;
; -0.480 ; DIV2:clkDiv|cnt2[9]  ; DIV2:clkDiv|cnt2[6]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.512      ;
; -0.480 ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[10] ; clkM         ; clkM        ; 1.000        ; 0.003      ; 1.515      ;
; -0.479 ; DIV2:clkDiv|cnt2[9]  ; DIV2:clkDiv|cnt2[5]  ; clkM         ; clkM        ; 1.000        ; 0.000      ; 1.511      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'FIFO:fifo1|y_present.rd2'                                                                                                                                                ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.662 ; FIFO:fifo1|y_present.wr1                 ; FIFO:fifo1|wrc                           ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd2 ; 1.000        ; -0.661     ; 0.531      ;
; 0.333  ; FIFO:fifo1|y_present.rd2                 ; FIFO:fifo1|rdc                           ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.500        ; 0.453      ; 0.365      ;
; 0.397  ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.635      ;
; 0.513  ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.519      ;
; 0.518  ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.514      ;
; 0.607  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.425      ;
; 0.608  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.424      ;
; 0.609  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.423      ;
; 0.665  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.000      ; 0.367      ;
; 0.833  ; FIFO:fifo1|y_present.rd2                 ; FIFO:fifo1|rdc                           ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 1.000        ; 0.453      ; 0.365      ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'DIV2:clkDiv|ax2'                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                                 ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.229 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.803      ;
; 0.247 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.070      ; 0.822      ;
; 0.264 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.768      ;
; 0.279 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.753      ;
; 0.299 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.733      ;
; 0.314 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.718      ;
; 0.334 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.698      ;
; 0.334 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.698      ;
; 0.346 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.686      ;
; 0.349 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.683      ;
; 0.361 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.070      ; 0.708      ;
; 0.368 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.664      ;
; 0.369 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.663      ;
; 0.369 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.663      ;
; 0.381 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.651      ;
; 0.384 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.648      ;
; 0.459 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.070      ; 0.610      ;
; 0.459 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.070      ; 0.610      ;
; 0.463 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.070      ; 0.606      ;
; 0.508 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.523      ;
; 0.519 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.513      ;
; 0.522 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.510      ;
; 0.583 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.070      ; 0.486      ;
; 0.639 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 1.000        ; 0.000      ; 0.393      ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'FIFO:fifo1|y_present.wr2'                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.405 ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.627      ;
; 0.486 ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.546      ;
; 0.491 ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.541      ;
; 0.601 ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.431      ;
; 0.601 ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.431      ;
; 0.613 ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.419      ;
; 0.665 ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkM'                                                                                                       ;
+--------+----------------------+----------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+-----------------+-------------+--------------+------------+------------+
; -1.562 ; DIV2:clkDiv|ax2      ; DIV2:clkDiv|ax2      ; DIV2:clkDiv|ax2 ; clkM        ; 0.000        ; 1.636      ; 0.367      ;
; -1.553 ; DIV2:clkDiv|ax       ; DIV2:clkDiv|ax       ; DIV2:clkDiv|ax  ; clkM        ; 0.000        ; 1.627      ; 0.367      ;
; -1.062 ; DIV2:clkDiv|ax2      ; DIV2:clkDiv|ax2      ; DIV2:clkDiv|ax2 ; clkM        ; -0.500       ; 1.636      ; 0.367      ;
; -1.053 ; DIV2:clkDiv|ax       ; DIV2:clkDiv|ax       ; DIV2:clkDiv|ax  ; clkM        ; -0.500       ; 1.627      ; 0.367      ;
; 0.357  ; DIV2:clkDiv|cnt2[9]  ; DIV2:clkDiv|cnt2[9]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; DIV2:clkDiv|cnt2[14] ; DIV2:clkDiv|cnt2[14] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; DIV2:clkDiv|cnt2[19] ; DIV2:clkDiv|cnt2[19] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; DIV2:clkDiv|cnt[21]  ; DIV2:clkDiv|cnt[21]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; DIV2:clkDiv|cnt2[13] ; DIV2:clkDiv|cnt2[13] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; DIV2:clkDiv|cnt[7]   ; DIV2:clkDiv|cnt[7]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[3]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; DIV2:clkDiv|cnt[3]   ; DIV2:clkDiv|cnt[3]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.513      ;
; 0.367  ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[18] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; DIV2:clkDiv|cnt[17]  ; DIV2:clkDiv|cnt[17]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; DIV2:clkDiv|cnt2[4]  ; DIV2:clkDiv|cnt2[4]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; DIV2:clkDiv|cnt[4]   ; DIV2:clkDiv|cnt[4]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; DIV2:clkDiv|cnt2[20] ; DIV2:clkDiv|cnt2[20] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; DIV2:clkDiv|cnt2[22] ; DIV2:clkDiv|cnt2[22] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[1]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; DIV2:clkDiv|cnt[8]   ; DIV2:clkDiv|cnt[8]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[20]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[2]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[1]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[2]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.526      ;
; 0.408  ; DIV2:clkDiv|cnt[23]  ; DIV2:clkDiv|cnt[23]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.560      ;
; 0.486  ; DIV2:clkDiv|cnt2[24] ; DIV2:clkDiv|cnt2[24] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.638      ;
; 0.495  ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[1]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.647      ;
; 0.497  ; DIV2:clkDiv|cnt2[13] ; DIV2:clkDiv|cnt2[14] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; DIV2:clkDiv|cnt[6]   ; DIV2:clkDiv|cnt[7]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; DIV2:clkDiv|cnt[7]   ; DIV2:clkDiv|cnt[8]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[1]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; DIV2:clkDiv|cnt2[21] ; DIV2:clkDiv|cnt2[22] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.652      ;
; 0.507  ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[19] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.659      ;
; 0.511  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[21]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[2]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[3]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.664      ;
; 0.514  ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[3]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[2]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.666      ;
; 0.526  ; DIV2:clkDiv|cnt2[23] ; DIV2:clkDiv|cnt2[23] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.678      ;
; 0.526  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[18]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.678      ;
; 0.528  ; DIV2:clkDiv|cnt2[21] ; DIV2:clkDiv|cnt2[21] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.680      ;
; 0.530  ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[2]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.682      ;
; 0.532  ; DIV2:clkDiv|cnt[6]   ; DIV2:clkDiv|cnt[8]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.684      ;
; 0.534  ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[2]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.686      ;
; 0.539  ; DIV2:clkDiv|cnt[5]   ; DIV2:clkDiv|cnt[7]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.691      ;
; 0.546  ; DIV2:clkDiv|cnt2[20] ; DIV2:clkDiv|cnt2[22] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; DIV2:clkDiv|cnt[1]   ; DIV2:clkDiv|cnt[3]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.698      ;
; 0.549  ; DIV2:clkDiv|cnt2[1]  ; DIV2:clkDiv|cnt2[3]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.701      ;
; 0.551  ; DIV2:clkDiv|cnt2[19] ; DIV2:clkDiv|cnt2[20] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[13]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 0.705      ;
; 0.554  ; DIV2:clkDiv|cnt2[3]  ; DIV2:clkDiv|cnt2[4]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.706      ;
; 0.554  ; DIV2:clkDiv|cnt[3]   ; DIV2:clkDiv|cnt[4]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.706      ;
; 0.555  ; DIV2:clkDiv|cnt[19]  ; DIV2:clkDiv|cnt[20]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.707      ;
; 0.565  ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[3]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.717      ;
; 0.569  ; DIV2:clkDiv|cnt2[12] ; DIV2:clkDiv|cnt2[13] ; clkM            ; clkM        ; 0.000        ; -0.001     ; 0.720      ;
; 0.569  ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[3]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.721      ;
; 0.571  ; DIV2:clkDiv|cnt2[6]  ; DIV2:clkDiv|cnt2[9]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.723      ;
; 0.574  ; DIV2:clkDiv|cnt[5]   ; DIV2:clkDiv|cnt[8]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.726      ;
; 0.576  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[17]  ; clkM            ; clkM        ; 0.000        ; -0.001     ; 0.727      ;
; 0.580  ; DIV2:clkDiv|cnt[4]   ; DIV2:clkDiv|cnt[7]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.732      ;
; 0.589  ; DIV2:clkDiv|cnt2[17] ; DIV2:clkDiv|cnt2[18] ; clkM            ; clkM        ; 0.000        ; -0.001     ; 0.740      ;
; 0.590  ; DIV2:clkDiv|cnt[19]  ; DIV2:clkDiv|cnt[21]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.742      ;
; 0.594  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[20]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.746      ;
; 0.599  ; DIV2:clkDiv|cnt[19]  ; DIV2:clkDiv|cnt[19]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.751      ;
; 0.601  ; DIV2:clkDiv|cnt2[0]  ; DIV2:clkDiv|cnt2[0]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.753      ;
; 0.601  ; DIV2:clkDiv|cnt2[18] ; DIV2:clkDiv|cnt2[20] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.753      ;
; 0.601  ; DIV2:clkDiv|cnt2[14] ; DIV2:clkDiv|cnt2[18] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.753      ;
; 0.602  ; DIV2:clkDiv|cnt[0]   ; DIV2:clkDiv|cnt[0]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.754      ;
; 0.603  ; DIV2:clkDiv|cnt[6]   ; DIV2:clkDiv|cnt[6]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[19]  ; clkM            ; clkM        ; 0.000        ; -0.001     ; 0.754      ;
; 0.604  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[22]  ; clkM            ; clkM        ; 0.000        ; -0.001     ; 0.755      ;
; 0.604  ; DIV2:clkDiv|cnt2[12] ; DIV2:clkDiv|cnt2[14] ; clkM            ; clkM        ; 0.000        ; -0.001     ; 0.755      ;
; 0.605  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[19]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.757      ;
; 0.606  ; DIV2:clkDiv|cnt[2]   ; DIV2:clkDiv|cnt[4]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[22]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.758      ;
; 0.607  ; DIV2:clkDiv|cnt[15]  ; DIV2:clkDiv|cnt[17]  ; clkM            ; clkM        ; 0.000        ; -0.001     ; 0.758      ;
; 0.607  ; DIV2:clkDiv|cnt2[16] ; DIV2:clkDiv|cnt2[18] ; clkM            ; clkM        ; 0.000        ; -0.001     ; 0.758      ;
; 0.608  ; DIV2:clkDiv|cnt2[2]  ; DIV2:clkDiv|cnt2[4]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.760      ;
; 0.611  ; DIV2:clkDiv|cnt2[6]  ; DIV2:clkDiv|cnt2[6]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.763      ;
; 0.612  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[12]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.764      ;
; 0.612  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[15]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.764      ;
; 0.612  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[13]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.764      ;
; 0.613  ; DIV2:clkDiv|cnt[22]  ; DIV2:clkDiv|cnt[22]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.765      ;
; 0.614  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[14]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.766      ;
; 0.614  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[12]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 0.767      ;
; 0.614  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[15]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 0.767      ;
; 0.614  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[13]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 0.767      ;
; 0.615  ; DIV2:clkDiv|cnt[4]   ; DIV2:clkDiv|cnt[8]   ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.767      ;
; 0.616  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[14]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 0.769      ;
; 0.621  ; DIV2:clkDiv|cnt2[19] ; DIV2:clkDiv|cnt2[22] ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.773      ;
; 0.622  ; DIV2:clkDiv|cnt2[5]  ; DIV2:clkDiv|cnt2[9]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.774      ;
; 0.624  ; DIV2:clkDiv|cnt2[17] ; DIV2:clkDiv|cnt2[19] ; clkM            ; clkM        ; 0.000        ; -0.001     ; 0.775      ;
; 0.625  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[14]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 0.778      ;
; 0.626  ; DIV2:clkDiv|cnt[23]  ; DIV2:clkDiv|cnt[13]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 0.779      ;
; 0.629  ; DIV2:clkDiv|cnt[16]  ; DIV2:clkDiv|cnt[16]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.781      ;
; 0.629  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[21]  ; clkM            ; clkM        ; 0.000        ; 0.000      ; 0.781      ;
; 0.630  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[12]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 0.783      ;
; 0.630  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[15]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 0.783      ;
; 0.631  ; DIV2:clkDiv|cnt[20]  ; DIV2:clkDiv|cnt[16]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 0.784      ;
; 0.631  ; DIV2:clkDiv|cnt[18]  ; DIV2:clkDiv|cnt[16]  ; clkM            ; clkM        ; 0.000        ; 0.001      ; 0.784      ;
+--------+----------------------+----------------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'DIV2:clkDiv|ax'                                                                                                                                  ;
+--------+--------------------------+-------------------------------------------+--------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                   ; Launch Clock             ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------------------+--------------------------+----------------+--------------+------------+------------+
; -1.342 ; FIFO:fifo1|y_present.rd1 ; FIFO:fifo1|y_present.rd2                  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 1.550      ; 0.501      ;
; -1.008 ; FIFO:fifo1|loin          ; FIFO:fifo1|ffd:D|qs                       ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.898      ; 0.042      ;
; -0.842 ; FIFO:fifo1|y_present.rd1 ; FIFO:fifo1|y_present.rd2                  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; -0.500       ; 1.550      ; 0.501      ;
; -0.794 ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.w                    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 1.372      ; 0.871      ;
; -0.764 ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.w                    ; FIFO:fifo1|y_present.wr2 ; DIV2:clkDiv|ax ; 0.000        ; 1.372      ; 0.901      ;
; -0.294 ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.w                    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; -0.500       ; 1.372      ; 0.871      ;
; -0.264 ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.w                    ; FIFO:fifo1|y_present.wr2 ; DIV2:clkDiv|ax ; -0.500       ; 1.372      ; 0.901      ;
; -0.216 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][7] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.837      ; 0.773      ;
; -0.216 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][5] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.837      ; 0.773      ;
; -0.216 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][2] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.837      ; 0.773      ;
; -0.160 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][7] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.781      ; 0.773      ;
; -0.160 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][5] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.781      ; 0.773      ;
; -0.160 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][2] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.781      ; 0.773      ;
; -0.140 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[10][3] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.832      ; 0.844      ;
; -0.128 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][7]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.836      ; 0.860      ;
; -0.128 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][6]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.836      ; 0.860      ;
; -0.128 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][5]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.836      ; 0.860      ;
; -0.128 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][3]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.836      ; 0.860      ;
; -0.128 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][2]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.836      ; 0.860      ;
; -0.128 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][1]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.836      ; 0.860      ;
; -0.128 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][0]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.836      ; 0.860      ;
; -0.120 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[12][5] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.842      ; 0.874      ;
; -0.120 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[12][4] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.842      ; 0.874      ;
; -0.084 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[10][3] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.776      ; 0.844      ;
; -0.072 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][7]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.780      ; 0.860      ;
; -0.072 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][6]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.780      ; 0.860      ;
; -0.072 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][5]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.780      ; 0.860      ;
; -0.072 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][3]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.780      ; 0.860      ;
; -0.072 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][2]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.780      ; 0.860      ;
; -0.072 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][1]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.780      ; 0.860      ;
; -0.072 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[0][0]  ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.780      ; 0.860      ;
; -0.064 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[12][5] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.786      ; 0.874      ;
; -0.064 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[12][4] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.786      ; 0.874      ;
; -0.026 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|rdata[4]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.838      ; 0.964      ;
; -0.026 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|rdata[2]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.838      ; 0.964      ;
; -0.024 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[10][0] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.842      ; 0.970      ;
; -0.023 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][4] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.832      ; 0.961      ;
; -0.023 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][3] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.832      ; 0.961      ;
; -0.023 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][0] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.832      ; 0.961      ;
; -0.001 ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[10][5] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.825      ; 0.976      ;
; 0.001  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][6] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.824      ; 0.977      ;
; 0.001  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][5] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.824      ; 0.977      ;
; 0.001  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][1] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.824      ; 0.977      ;
; 0.006  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[7][7]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.830      ; 0.988      ;
; 0.006  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[7][6]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.830      ; 0.988      ;
; 0.006  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[7][5]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.830      ; 0.988      ;
; 0.006  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[7][4]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.830      ; 0.988      ;
; 0.006  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[7][3]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.830      ; 0.988      ;
; 0.006  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[7][2]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.830      ; 0.988      ;
; 0.010  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][4] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.831      ; 0.993      ;
; 0.010  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][3] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.831      ; 0.993      ;
; 0.020  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][7]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.841      ; 1.013      ;
; 0.020  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][6]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.841      ; 1.013      ;
; 0.020  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][5]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.841      ; 1.013      ;
; 0.020  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][4]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.841      ; 1.013      ;
; 0.020  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][3]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.841      ; 1.013      ;
; 0.020  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][2]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.841      ; 1.013      ;
; 0.020  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][1]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.841      ; 1.013      ;
; 0.020  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[8][0]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.841      ; 1.013      ;
; 0.024  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][7]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.823      ; 0.999      ;
; 0.024  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][6]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.823      ; 0.999      ;
; 0.024  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][5]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.823      ; 0.999      ;
; 0.024  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][3]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.823      ; 0.999      ;
; 0.024  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][2]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.823      ; 0.999      ;
; 0.024  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][1]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.823      ; 0.999      ;
; 0.024  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][0]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.823      ; 0.999      ;
; 0.030  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|rdata[4]    ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.782      ; 0.964      ;
; 0.030  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|rdata[2]    ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.782      ; 0.964      ;
; 0.031  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][6] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.823      ; 1.006      ;
; 0.031  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][1] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.823      ; 1.006      ;
; 0.031  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[11][0] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.823      ; 1.006      ;
; 0.032  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[10][0] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.786      ; 0.970      ;
; 0.033  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][4] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.776      ; 0.961      ;
; 0.033  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][3] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.776      ; 0.961      ;
; 0.033  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][0] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.776      ; 0.961      ;
; 0.034  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[2][4]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.814      ; 1.000      ;
; 0.044  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[13][7] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.824      ; 1.020      ;
; 0.044  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[13][6] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.824      ; 1.020      ;
; 0.044  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[13][5] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.824      ; 1.020      ;
; 0.044  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[13][4] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.824      ; 1.020      ;
; 0.044  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[13][3] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.824      ; 1.020      ;
; 0.044  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[13][2] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.824      ; 1.020      ;
; 0.044  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[13][1] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.824      ; 1.020      ;
; 0.044  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[13][0] ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.824      ; 1.020      ;
; 0.045  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[5][7]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.839      ; 1.036      ;
; 0.045  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[5][6]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.839      ; 1.036      ;
; 0.045  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[5][5]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.839      ; 1.036      ;
; 0.045  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[5][4]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.839      ; 1.036      ;
; 0.045  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[5][3]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.839      ; 1.036      ;
; 0.045  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[5][2]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.839      ; 1.036      ;
; 0.045  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[5][1]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.839      ; 1.036      ;
; 0.045  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[5][0]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.839      ; 1.036      ;
; 0.055  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[10][5] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.769      ; 0.976      ;
; 0.056  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[4]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; -0.500       ; 1.096      ; 0.804      ;
; 0.056  ; FIFO:fifo1|rdc           ; FIFO:fifo1|register_bank:bank|rdata[2]    ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; -0.500       ; 1.096      ; 0.804      ;
; 0.057  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][6] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.768      ; 0.977      ;
; 0.057  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][5] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.768      ; 0.977      ;
; 0.057  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[14][1] ; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax ; 0.000        ; 0.768      ; 0.977      ;
; 0.058  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[3][7]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.829      ; 1.039      ;
; 0.058  ; FIFO:fifo1|wrc           ; FIFO:fifo1|register_bank:bank|data[3][6]  ; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax ; 0.000        ; 0.829      ; 1.039      ;
+--------+--------------------------+-------------------------------------------+--------------------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'FIFO:fifo1|y_present.rd1'                                                                                                        ;
+--------+--------------------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.282 ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|rdc  ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd1 ; 0.000        ; 0.506      ; 0.365      ;
; -0.265 ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|loin ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.rd1 ; 0.000        ; 0.652      ; 0.528      ;
; 0.218  ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|rdc  ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd1 ; -0.500       ; 0.506      ; 0.365      ;
; 0.235  ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|loin ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.rd1 ; -0.500       ; 0.652      ; 0.528      ;
; 1.136  ; FIFO:fifo1|y_present.wr1 ; FIFO:fifo1|wrc  ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 0.000        ; -0.605     ; 0.531      ;
; 1.364  ; FIFO:fifo1|y_present.w   ; FIFO:fifo1|loin ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 0.000        ; -0.720     ; 0.644      ;
; 1.471  ; FIFO:fifo1|ffd:D|qs      ; FIFO:fifo1|loin ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 0.000        ; -0.898     ; 0.573      ;
+--------+--------------------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'FIFO:fifo1|y_present.rd2'                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.229 ; FIFO:fifo1|y_present.rd2                 ; FIFO:fifo1|rdc                           ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.453      ; 0.365      ;
; 0.215  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.271  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.423      ;
; 0.271  ; FIFO:fifo1|y_present.rd2                 ; FIFO:fifo1|rdc                           ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; -0.500       ; 0.453      ; 0.365      ;
; 0.272  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.424      ;
; 0.273  ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.425      ;
; 0.362  ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.514      ;
; 0.367  ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.519      ;
; 0.483  ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 0.000        ; 0.000      ; 0.635      ;
; 1.192  ; FIFO:fifo1|y_present.wr1                 ; FIFO:fifo1|wrc                           ; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd2 ; 0.000        ; -0.661     ; 0.531      ;
+--------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'FIFO:fifo1|y_present.wr2'                                                                                                                                                ;
+-------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.215 ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.267 ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.419      ;
; 0.279 ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.431      ;
; 0.279 ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.431      ;
; 0.389 ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.541      ;
; 0.394 ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.546      ;
; 0.475 ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 0.000        ; 0.000      ; 0.627      ;
+-------+------------------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'DIV2:clkDiv|ax2'                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                                 ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.241 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.393      ;
; 0.278 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.070      ; 0.486      ;
; 0.358 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.524      ;
; 0.398 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.070      ; 0.606      ;
; 0.402 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.070      ; 0.610      ;
; 0.402 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.070      ; 0.610      ;
; 0.496 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.070      ; 0.708      ;
; 0.511 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.664      ;
; 0.531 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.686      ;
; 0.546 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.698      ;
; 0.566 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.718      ;
; 0.581 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.733      ;
; 0.601 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.753      ;
; 0.614 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5] ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.070      ; 0.822      ;
; 0.616 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.768      ;
; 0.651 ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0] ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ; DIV2:clkDiv|ax2 ; DIV2:clkDiv|ax2 ; 0.000        ; 0.000      ; 0.803      ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'DIV2:clkDiv|ax2'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom:rom1|altsyncram:altsyncram_component|altsyncram_gg71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; counterROM:contador|lpm_counter:LPM_COUNTER_component|cntr_h9i:auto_generated|safe_q[5]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; clkDiv|ax2|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; clkDiv|ax2|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; clkDiv|ax2~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; clkDiv|ax2~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; clkDiv|ax2~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; clkDiv|ax2~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; contador|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV2:clkDiv|ax2 ; Rise       ; rom1|altsyncram_component|auto_generated|ram_block1a0|clk0                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV2:clkDiv|ax2 ; Rise       ; rom1|altsyncram_component|auto_generated|ram_block1a0|clk0                                              ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkM'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clkM  ; Rise       ; clkM                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|ax       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|ax       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|ax2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|ax2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; DIV2:clkDiv|cnt[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; DIV2:clkDiv|cnt[8]   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'DIV2:clkDiv|ax'                                                                                    ;
+--------+--------------+----------------+------------------+----------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|ffd:D|qs                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|ffd:D|qs                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[14][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV2:clkDiv|ax ; Rise       ; FIFO:fifo1|register_bank:bank|data[15][0] ;
+--------+--------------+----------------+------------------+----------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'FIFO:fifo1|y_present.rd2'                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|counter:iniCounter|FFJK:F4|qs ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Fall       ; FIFO:fifo1|rdc                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Fall       ; FIFO:fifo1|rdc                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|wrc                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; FIFO:fifo1|wrc                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|WideOr0|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|WideOr0|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|WideOr0|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|WideOr0|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Fall       ; fifo1|WideOr0~0|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Fall       ; fifo1|WideOr0~0|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|WideOr0~0|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|WideOr0~0|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F1|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F1|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F2|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F2|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F3|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F3|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F4|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|iniCounter|F4|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Fall       ; fifo1|rdc|datac                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Fall       ; fifo1|rdc|datac                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|wrc|dataa                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|wrc|dataa                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|y_present.rd2|regout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|y_present.rd2|regout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|y_present.rd2~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|y_present.rd2~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|y_present.rd2~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd2 ; Rise       ; fifo1|y_present.rd2~clkctrl|outclk       ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'FIFO:fifo1|y_present.wr2'                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; FIFO:fifo1|counter:fimCounter|FFJK:F4|qs ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F1|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F1|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F2|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F2|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F3|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F3|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F4|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|fimCounter|F4|qs|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|y_present.wr2|regout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|y_present.wr2|regout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|y_present.wr2~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|y_present.wr2~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|y_present.wr2~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.wr2 ; Rise       ; fifo1|y_present.wr2~clkctrl|outclk       ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'FIFO:fifo1|y_present.rd1'                                                                    ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; FIFO:fifo1|loin            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; FIFO:fifo1|loin            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Fall       ; FIFO:fifo1|rdc             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Fall       ; FIFO:fifo1|rdc             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; FIFO:fifo1|wrc             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; FIFO:fifo1|wrc             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|WideOr0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|WideOr0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|WideOr0|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|WideOr0|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Fall       ; fifo1|WideOr0~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Fall       ; fifo1|WideOr0~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|WideOr0~0|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|WideOr0~0|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|loin|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|loin|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|loin~1|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|loin~1|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|loin~1|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|loin~1|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Fall       ; fifo1|rdc|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Fall       ; fifo1|rdc|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|wrc|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|wrc|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|y_present.rd1|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FIFO:fifo1|y_present.rd1 ; Rise       ; fifo1|y_present.rd1|regout ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+-----------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-----------------+--------+--------+------------+-----------------+
; clrfifo   ; DIV2:clkDiv|ax  ; 3.201  ; 3.201  ; Rise       ; DIV2:clkDiv|ax  ;
; rd        ; DIV2:clkDiv|ax  ; 0.354  ; 0.354  ; Rise       ; DIV2:clkDiv|ax  ;
; wr        ; DIV2:clkDiv|ax  ; 0.209  ; 0.209  ; Rise       ; DIV2:clkDiv|ax  ;
; ldcnt     ; DIV2:clkDiv|ax2 ; -0.029 ; -0.029 ; Rise       ; DIV2:clkDiv|ax2 ;
+-----------+-----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+-----------+-----------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-----------------+--------+--------+------------+-----------------+
; clrfifo   ; DIV2:clkDiv|ax  ; -2.276 ; -2.276 ; Rise       ; DIV2:clkDiv|ax  ;
; rd        ; DIV2:clkDiv|ax  ; 0.104  ; 0.104  ; Rise       ; DIV2:clkDiv|ax  ;
; wr        ; DIV2:clkDiv|ax  ; 0.254  ; 0.254  ; Rise       ; DIV2:clkDiv|ax  ;
; ldcnt     ; DIV2:clkDiv|ax2 ; 0.149  ; 0.149  ; Rise       ; DIV2:clkDiv|ax2 ;
+-----------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; emo        ; DIV2:clkDiv|ax           ; 4.761 ; 4.761 ; Rise       ; DIV2:clkDiv|ax           ;
; fuo        ; DIV2:clkDiv|ax           ; 4.560 ; 4.560 ; Rise       ; DIV2:clkDiv|ax           ;
; hex0[*]    ; DIV2:clkDiv|ax           ; 8.532 ; 8.532 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[0]   ; DIV2:clkDiv|ax           ; 7.788 ; 7.788 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[1]   ; DIV2:clkDiv|ax           ; 7.982 ; 7.982 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[2]   ; DIV2:clkDiv|ax           ; 8.247 ; 8.247 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[3]   ; DIV2:clkDiv|ax           ; 8.321 ; 8.321 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[4]   ; DIV2:clkDiv|ax           ; 8.532 ; 8.532 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[5]   ; DIV2:clkDiv|ax           ; 8.130 ; 8.130 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[6]   ; DIV2:clkDiv|ax           ; 7.896 ; 7.896 ; Rise       ; DIV2:clkDiv|ax           ;
; hex1[*]    ; DIV2:clkDiv|ax           ; 7.641 ; 7.641 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[0]   ; DIV2:clkDiv|ax           ; 7.641 ; 7.641 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[1]   ; DIV2:clkDiv|ax           ; 7.580 ; 7.580 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[2]   ; DIV2:clkDiv|ax           ; 7.352 ; 7.352 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[3]   ; DIV2:clkDiv|ax           ; 7.381 ; 7.381 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[4]   ; DIV2:clkDiv|ax           ; 7.398 ; 7.398 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[5]   ; DIV2:clkDiv|ax           ; 7.362 ; 7.362 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[6]   ; DIV2:clkDiv|ax           ; 7.399 ; 7.399 ; Rise       ; DIV2:clkDiv|ax           ;
; hex4[*]    ; DIV2:clkDiv|ax2          ; 5.921 ; 5.921 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[0]   ; DIV2:clkDiv|ax2          ; 5.854 ; 5.854 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[1]   ; DIV2:clkDiv|ax2          ; 5.916 ; 5.916 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[2]   ; DIV2:clkDiv|ax2          ; 5.921 ; 5.921 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[3]   ; DIV2:clkDiv|ax2          ; 5.776 ; 5.776 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[4]   ; DIV2:clkDiv|ax2          ; 5.793 ; 5.793 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[5]   ; DIV2:clkDiv|ax2          ; 5.797 ; 5.797 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[6]   ; DIV2:clkDiv|ax2          ; 5.869 ; 5.869 ; Rise       ; DIV2:clkDiv|ax2          ;
; hex5[*]    ; DIV2:clkDiv|ax2          ; 5.745 ; 5.745 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[0]   ; DIV2:clkDiv|ax2          ; 5.620 ; 5.620 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[1]   ; DIV2:clkDiv|ax2          ; 5.532 ; 5.532 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[2]   ; DIV2:clkDiv|ax2          ; 5.460 ; 5.460 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[3]   ; DIV2:clkDiv|ax2          ; 5.745 ; 5.745 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[4]   ; DIV2:clkDiv|ax2          ; 5.733 ; 5.733 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[5]   ; DIV2:clkDiv|ax2          ; 5.727 ; 5.727 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[6]   ; DIV2:clkDiv|ax2          ; 5.195 ; 5.195 ; Rise       ; DIV2:clkDiv|ax2          ;
; test1[*]   ; DIV2:clkDiv|ax2          ; 5.955 ; 5.955 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[0]  ; DIV2:clkDiv|ax2          ; 5.744 ; 5.744 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[1]  ; DIV2:clkDiv|ax2          ; 5.954 ; 5.954 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[2]  ; DIV2:clkDiv|ax2          ; 5.882 ; 5.882 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[3]  ; DIV2:clkDiv|ax2          ; 5.842 ; 5.842 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[4]  ; DIV2:clkDiv|ax2          ; 5.854 ; 5.854 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[5]  ; DIV2:clkDiv|ax2          ; 5.849 ; 5.849 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[6]  ; DIV2:clkDiv|ax2          ; 5.846 ; 5.846 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[7]  ; DIV2:clkDiv|ax2          ; 5.904 ; 5.904 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[8]  ; DIV2:clkDiv|ax2          ; 5.811 ; 5.811 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[9]  ; DIV2:clkDiv|ax2          ; 5.813 ; 5.813 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[10] ; DIV2:clkDiv|ax2          ; 5.789 ; 5.789 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[11] ; DIV2:clkDiv|ax2          ; 5.955 ; 5.955 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[12] ; DIV2:clkDiv|ax2          ; 5.950 ; 5.950 ; Rise       ; DIV2:clkDiv|ax2          ;
; emo        ; FIFO:fifo1|y_present.rd2 ; 5.479 ; 5.479 ; Rise       ; FIFO:fifo1|y_present.rd2 ;
; fuo        ; FIFO:fifo1|y_present.rd2 ; 5.510 ; 5.510 ; Rise       ; FIFO:fifo1|y_present.rd2 ;
; emo        ; FIFO:fifo1|y_present.wr2 ; 5.185 ; 5.185 ; Rise       ; FIFO:fifo1|y_present.wr2 ;
; fuo        ; FIFO:fifo1|y_present.wr2 ; 5.276 ; 5.276 ; Rise       ; FIFO:fifo1|y_present.wr2 ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; emo        ; DIV2:clkDiv|ax           ; 4.761 ; 4.761 ; Rise       ; DIV2:clkDiv|ax           ;
; fuo        ; DIV2:clkDiv|ax           ; 4.560 ; 4.560 ; Rise       ; DIV2:clkDiv|ax           ;
; hex0[*]    ; DIV2:clkDiv|ax           ; 4.613 ; 4.613 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[0]   ; DIV2:clkDiv|ax           ; 4.613 ; 4.613 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[1]   ; DIV2:clkDiv|ax           ; 4.804 ; 4.804 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[2]   ; DIV2:clkDiv|ax           ; 5.069 ; 5.069 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[3]   ; DIV2:clkDiv|ax           ; 5.154 ; 5.154 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[4]   ; DIV2:clkDiv|ax           ; 5.359 ; 5.359 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[5]   ; DIV2:clkDiv|ax           ; 4.955 ; 4.955 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[6]   ; DIV2:clkDiv|ax           ; 4.721 ; 4.721 ; Rise       ; DIV2:clkDiv|ax           ;
; hex1[*]    ; DIV2:clkDiv|ax           ; 4.456 ; 4.456 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[0]   ; DIV2:clkDiv|ax           ; 4.745 ; 4.745 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[1]   ; DIV2:clkDiv|ax           ; 4.684 ; 4.684 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[2]   ; DIV2:clkDiv|ax           ; 4.456 ; 4.456 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[3]   ; DIV2:clkDiv|ax           ; 4.485 ; 4.485 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[4]   ; DIV2:clkDiv|ax           ; 4.502 ; 4.502 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[5]   ; DIV2:clkDiv|ax           ; 4.466 ; 4.466 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[6]   ; DIV2:clkDiv|ax           ; 4.503 ; 4.503 ; Rise       ; DIV2:clkDiv|ax           ;
; hex4[*]    ; DIV2:clkDiv|ax2          ; 4.982 ; 4.982 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[0]   ; DIV2:clkDiv|ax2          ; 5.065 ; 5.065 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[1]   ; DIV2:clkDiv|ax2          ; 5.126 ; 5.126 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[2]   ; DIV2:clkDiv|ax2          ; 5.128 ; 5.128 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[3]   ; DIV2:clkDiv|ax2          ; 4.982 ; 4.982 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[4]   ; DIV2:clkDiv|ax2          ; 4.995 ; 4.995 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[5]   ; DIV2:clkDiv|ax2          ; 4.999 ; 4.999 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[6]   ; DIV2:clkDiv|ax2          ; 5.061 ; 5.061 ; Rise       ; DIV2:clkDiv|ax2          ;
; hex5[*]    ; DIV2:clkDiv|ax2          ; 4.756 ; 4.756 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[0]   ; DIV2:clkDiv|ax2          ; 4.959 ; 4.959 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[1]   ; DIV2:clkDiv|ax2          ; 4.759 ; 4.759 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[2]   ; DIV2:clkDiv|ax2          ; 4.756 ; 4.756 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[3]   ; DIV2:clkDiv|ax2          ; 5.084 ; 5.084 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[4]   ; DIV2:clkDiv|ax2          ; 5.077 ; 5.077 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[5]   ; DIV2:clkDiv|ax2          ; 5.069 ; 5.069 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[6]   ; DIV2:clkDiv|ax2          ; 4.798 ; 4.798 ; Rise       ; DIV2:clkDiv|ax2          ;
; test1[*]   ; DIV2:clkDiv|ax2          ; 5.744 ; 5.744 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[0]  ; DIV2:clkDiv|ax2          ; 5.744 ; 5.744 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[1]  ; DIV2:clkDiv|ax2          ; 5.954 ; 5.954 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[2]  ; DIV2:clkDiv|ax2          ; 5.882 ; 5.882 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[3]  ; DIV2:clkDiv|ax2          ; 5.842 ; 5.842 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[4]  ; DIV2:clkDiv|ax2          ; 5.854 ; 5.854 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[5]  ; DIV2:clkDiv|ax2          ; 5.849 ; 5.849 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[6]  ; DIV2:clkDiv|ax2          ; 5.846 ; 5.846 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[7]  ; DIV2:clkDiv|ax2          ; 5.904 ; 5.904 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[8]  ; DIV2:clkDiv|ax2          ; 5.811 ; 5.811 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[9]  ; DIV2:clkDiv|ax2          ; 5.813 ; 5.813 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[10] ; DIV2:clkDiv|ax2          ; 5.789 ; 5.789 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[11] ; DIV2:clkDiv|ax2          ; 5.955 ; 5.955 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[12] ; DIV2:clkDiv|ax2          ; 5.950 ; 5.950 ; Rise       ; DIV2:clkDiv|ax2          ;
; emo        ; FIFO:fifo1|y_present.rd2 ; 5.294 ; 5.294 ; Rise       ; FIFO:fifo1|y_present.rd2 ;
; fuo        ; FIFO:fifo1|y_present.rd2 ; 5.385 ; 5.385 ; Rise       ; FIFO:fifo1|y_present.rd2 ;
; emo        ; FIFO:fifo1|y_present.wr2 ; 5.062 ; 5.062 ; Rise       ; FIFO:fifo1|y_present.wr2 ;
; fuo        ; FIFO:fifo1|y_present.wr2 ; 5.093 ; 5.093 ; Rise       ; FIFO:fifo1|y_present.wr2 ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+---------------------------+----------+---------+----------+---------+---------------------+
; Clock                     ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack          ; -4.952   ; -2.518  ; N/A      ; N/A     ; -1.423              ;
;  DIV2:clkDiv|ax           ; -4.952   ; -2.170  ; N/A      ; N/A     ; -0.500              ;
;  DIV2:clkDiv|ax2          ; -0.738   ; 0.241   ; N/A      ; N/A     ; -1.423              ;
;  FIFO:fifo1|y_present.rd1 ; -2.798   ; -0.679  ; N/A      ; N/A     ; 0.500               ;
;  FIFO:fifo1|y_present.rd2 ; -2.224   ; -0.545  ; N/A      ; N/A     ; -0.500              ;
;  FIFO:fifo1|y_present.wr2 ; -0.290   ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clkM                     ; -2.828   ; -2.518  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS           ; -710.311 ; -11.577 ; 0.0      ; 0.0     ; -226.456            ;
;  DIV2:clkDiv|ax           ; -601.402 ; -5.214  ; N/A      ; N/A     ; -143.000            ;
;  DIV2:clkDiv|ax2          ; -4.774   ; 0.000   ; N/A      ; N/A     ; -23.076             ;
;  FIFO:fifo1|y_present.rd1 ; -4.914   ; -1.298  ; N/A      ; N/A     ; 0.000               ;
;  FIFO:fifo1|y_present.rd2 ; -2.568   ; -0.545  ; N/A      ; N/A     ; -4.000              ;
;  FIFO:fifo1|y_present.wr2 ; -0.379   ; 0.000   ; N/A      ; N/A     ; -4.000              ;
;  clkM                     ; -96.274  ; -5.025  ; N/A      ; N/A     ; -52.380             ;
+---------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+-----------+-----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-----------------+-------+-------+------------+-----------------+
; clrfifo   ; DIV2:clkDiv|ax  ; 5.976 ; 5.976 ; Rise       ; DIV2:clkDiv|ax  ;
; rd        ; DIV2:clkDiv|ax  ; 1.036 ; 1.036 ; Rise       ; DIV2:clkDiv|ax  ;
; wr        ; DIV2:clkDiv|ax  ; 0.660 ; 0.660 ; Rise       ; DIV2:clkDiv|ax  ;
; ldcnt     ; DIV2:clkDiv|ax2 ; 0.203 ; 0.203 ; Rise       ; DIV2:clkDiv|ax2 ;
+-----------+-----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+-----------+-----------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-----------------+--------+--------+------------+-----------------+
; clrfifo   ; DIV2:clkDiv|ax  ; -2.276 ; -2.276 ; Rise       ; DIV2:clkDiv|ax  ;
; rd        ; DIV2:clkDiv|ax  ; 0.104  ; 0.104  ; Rise       ; DIV2:clkDiv|ax  ;
; wr        ; DIV2:clkDiv|ax  ; 0.254  ; 0.254  ; Rise       ; DIV2:clkDiv|ax  ;
; ldcnt     ; DIV2:clkDiv|ax2 ; 0.149  ; 0.149  ; Rise       ; DIV2:clkDiv|ax2 ;
+-----------+-----------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; emo        ; DIV2:clkDiv|ax           ; 8.977  ; 8.977  ; Rise       ; DIV2:clkDiv|ax           ;
; fuo        ; DIV2:clkDiv|ax           ; 8.524  ; 8.524  ; Rise       ; DIV2:clkDiv|ax           ;
; hex0[*]    ; DIV2:clkDiv|ax           ; 16.903 ; 16.903 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[0]   ; DIV2:clkDiv|ax           ; 15.425 ; 15.425 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[1]   ; DIV2:clkDiv|ax           ; 15.949 ; 15.949 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[2]   ; DIV2:clkDiv|ax           ; 16.629 ; 16.629 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[3]   ; DIV2:clkDiv|ax           ; 16.464 ; 16.464 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[4]   ; DIV2:clkDiv|ax           ; 16.903 ; 16.903 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[5]   ; DIV2:clkDiv|ax           ; 16.368 ; 16.368 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[6]   ; DIV2:clkDiv|ax           ; 15.746 ; 15.746 ; Rise       ; DIV2:clkDiv|ax           ;
; hex1[*]    ; DIV2:clkDiv|ax           ; 15.290 ; 15.290 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[0]   ; DIV2:clkDiv|ax           ; 15.290 ; 15.290 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[1]   ; DIV2:clkDiv|ax           ; 15.175 ; 15.175 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[2]   ; DIV2:clkDiv|ax           ; 14.781 ; 14.781 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[3]   ; DIV2:clkDiv|ax           ; 14.846 ; 14.846 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[4]   ; DIV2:clkDiv|ax           ; 14.865 ; 14.865 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[5]   ; DIV2:clkDiv|ax           ; 14.816 ; 14.816 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[6]   ; DIV2:clkDiv|ax           ; 14.859 ; 14.859 ; Rise       ; DIV2:clkDiv|ax           ;
; hex4[*]    ; DIV2:clkDiv|ax2          ; 11.708 ; 11.708 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[0]   ; DIV2:clkDiv|ax2          ; 11.573 ; 11.573 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[1]   ; DIV2:clkDiv|ax2          ; 11.702 ; 11.702 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[2]   ; DIV2:clkDiv|ax2          ; 11.708 ; 11.708 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[3]   ; DIV2:clkDiv|ax2          ; 11.409 ; 11.409 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[4]   ; DIV2:clkDiv|ax2          ; 11.420 ; 11.420 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[5]   ; DIV2:clkDiv|ax2          ; 11.432 ; 11.432 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[6]   ; DIV2:clkDiv|ax2          ; 11.589 ; 11.589 ; Rise       ; DIV2:clkDiv|ax2          ;
; hex5[*]    ; DIV2:clkDiv|ax2          ; 11.310 ; 11.310 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[0]   ; DIV2:clkDiv|ax2          ; 11.023 ; 11.023 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[1]   ; DIV2:clkDiv|ax2          ; 10.851 ; 10.851 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[2]   ; DIV2:clkDiv|ax2          ; 10.704 ; 10.704 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[3]   ; DIV2:clkDiv|ax2          ; 11.310 ; 11.310 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[4]   ; DIV2:clkDiv|ax2          ; 11.298 ; 11.298 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[5]   ; DIV2:clkDiv|ax2          ; 11.291 ; 11.291 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[6]   ; DIV2:clkDiv|ax2          ; 10.013 ; 10.013 ; Rise       ; DIV2:clkDiv|ax2          ;
; test1[*]   ; DIV2:clkDiv|ax2          ; 10.368 ; 10.368 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[0]  ; DIV2:clkDiv|ax2          ; 9.975  ; 9.975  ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[1]  ; DIV2:clkDiv|ax2          ; 10.304 ; 10.304 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[2]  ; DIV2:clkDiv|ax2          ; 10.294 ; 10.294 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[3]  ; DIV2:clkDiv|ax2          ; 10.248 ; 10.248 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[4]  ; DIV2:clkDiv|ax2          ; 10.268 ; 10.268 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[5]  ; DIV2:clkDiv|ax2          ; 10.243 ; 10.243 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[6]  ; DIV2:clkDiv|ax2          ; 10.244 ; 10.244 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[7]  ; DIV2:clkDiv|ax2          ; 10.368 ; 10.368 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[8]  ; DIV2:clkDiv|ax2          ; 10.182 ; 10.182 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[9]  ; DIV2:clkDiv|ax2          ; 10.013 ; 10.013 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[10] ; DIV2:clkDiv|ax2          ; 10.162 ; 10.162 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[11] ; DIV2:clkDiv|ax2          ; 10.306 ; 10.306 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[12] ; DIV2:clkDiv|ax2          ; 10.295 ; 10.295 ; Rise       ; DIV2:clkDiv|ax2          ;
; emo        ; FIFO:fifo1|y_present.rd2 ; 10.599 ; 10.599 ; Rise       ; FIFO:fifo1|y_present.rd2 ;
; fuo        ; FIFO:fifo1|y_present.rd2 ; 10.630 ; 10.630 ; Rise       ; FIFO:fifo1|y_present.rd2 ;
; emo        ; FIFO:fifo1|y_present.wr2 ; 9.913  ; 9.913  ; Rise       ; FIFO:fifo1|y_present.wr2 ;
; fuo        ; FIFO:fifo1|y_present.wr2 ; 10.097 ; 10.097 ; Rise       ; FIFO:fifo1|y_present.wr2 ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; emo        ; DIV2:clkDiv|ax           ; 4.761 ; 4.761 ; Rise       ; DIV2:clkDiv|ax           ;
; fuo        ; DIV2:clkDiv|ax           ; 4.560 ; 4.560 ; Rise       ; DIV2:clkDiv|ax           ;
; hex0[*]    ; DIV2:clkDiv|ax           ; 4.613 ; 4.613 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[0]   ; DIV2:clkDiv|ax           ; 4.613 ; 4.613 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[1]   ; DIV2:clkDiv|ax           ; 4.804 ; 4.804 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[2]   ; DIV2:clkDiv|ax           ; 5.069 ; 5.069 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[3]   ; DIV2:clkDiv|ax           ; 5.154 ; 5.154 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[4]   ; DIV2:clkDiv|ax           ; 5.359 ; 5.359 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[5]   ; DIV2:clkDiv|ax           ; 4.955 ; 4.955 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex0[6]   ; DIV2:clkDiv|ax           ; 4.721 ; 4.721 ; Rise       ; DIV2:clkDiv|ax           ;
; hex1[*]    ; DIV2:clkDiv|ax           ; 4.456 ; 4.456 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[0]   ; DIV2:clkDiv|ax           ; 4.745 ; 4.745 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[1]   ; DIV2:clkDiv|ax           ; 4.684 ; 4.684 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[2]   ; DIV2:clkDiv|ax           ; 4.456 ; 4.456 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[3]   ; DIV2:clkDiv|ax           ; 4.485 ; 4.485 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[4]   ; DIV2:clkDiv|ax           ; 4.502 ; 4.502 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[5]   ; DIV2:clkDiv|ax           ; 4.466 ; 4.466 ; Rise       ; DIV2:clkDiv|ax           ;
;  hex1[6]   ; DIV2:clkDiv|ax           ; 4.503 ; 4.503 ; Rise       ; DIV2:clkDiv|ax           ;
; hex4[*]    ; DIV2:clkDiv|ax2          ; 4.982 ; 4.982 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[0]   ; DIV2:clkDiv|ax2          ; 5.065 ; 5.065 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[1]   ; DIV2:clkDiv|ax2          ; 5.126 ; 5.126 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[2]   ; DIV2:clkDiv|ax2          ; 5.128 ; 5.128 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[3]   ; DIV2:clkDiv|ax2          ; 4.982 ; 4.982 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[4]   ; DIV2:clkDiv|ax2          ; 4.995 ; 4.995 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[5]   ; DIV2:clkDiv|ax2          ; 4.999 ; 4.999 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex4[6]   ; DIV2:clkDiv|ax2          ; 5.061 ; 5.061 ; Rise       ; DIV2:clkDiv|ax2          ;
; hex5[*]    ; DIV2:clkDiv|ax2          ; 4.756 ; 4.756 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[0]   ; DIV2:clkDiv|ax2          ; 4.959 ; 4.959 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[1]   ; DIV2:clkDiv|ax2          ; 4.759 ; 4.759 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[2]   ; DIV2:clkDiv|ax2          ; 4.756 ; 4.756 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[3]   ; DIV2:clkDiv|ax2          ; 5.084 ; 5.084 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[4]   ; DIV2:clkDiv|ax2          ; 5.077 ; 5.077 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[5]   ; DIV2:clkDiv|ax2          ; 5.069 ; 5.069 ; Rise       ; DIV2:clkDiv|ax2          ;
;  hex5[6]   ; DIV2:clkDiv|ax2          ; 4.798 ; 4.798 ; Rise       ; DIV2:clkDiv|ax2          ;
; test1[*]   ; DIV2:clkDiv|ax2          ; 5.744 ; 5.744 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[0]  ; DIV2:clkDiv|ax2          ; 5.744 ; 5.744 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[1]  ; DIV2:clkDiv|ax2          ; 5.954 ; 5.954 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[2]  ; DIV2:clkDiv|ax2          ; 5.882 ; 5.882 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[3]  ; DIV2:clkDiv|ax2          ; 5.842 ; 5.842 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[4]  ; DIV2:clkDiv|ax2          ; 5.854 ; 5.854 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[5]  ; DIV2:clkDiv|ax2          ; 5.849 ; 5.849 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[6]  ; DIV2:clkDiv|ax2          ; 5.846 ; 5.846 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[7]  ; DIV2:clkDiv|ax2          ; 5.904 ; 5.904 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[8]  ; DIV2:clkDiv|ax2          ; 5.811 ; 5.811 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[9]  ; DIV2:clkDiv|ax2          ; 5.813 ; 5.813 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[10] ; DIV2:clkDiv|ax2          ; 5.789 ; 5.789 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[11] ; DIV2:clkDiv|ax2          ; 5.955 ; 5.955 ; Rise       ; DIV2:clkDiv|ax2          ;
;  test1[12] ; DIV2:clkDiv|ax2          ; 5.950 ; 5.950 ; Rise       ; DIV2:clkDiv|ax2          ;
; emo        ; FIFO:fifo1|y_present.rd2 ; 5.294 ; 5.294 ; Rise       ; FIFO:fifo1|y_present.rd2 ;
; fuo        ; FIFO:fifo1|y_present.rd2 ; 5.385 ; 5.385 ; Rise       ; FIFO:fifo1|y_present.rd2 ;
; emo        ; FIFO:fifo1|y_present.wr2 ; 5.062 ; 5.062 ; Rise       ; FIFO:fifo1|y_present.wr2 ;
; fuo        ; FIFO:fifo1|y_present.wr2 ; 5.093 ; 5.093 ; Rise       ; FIFO:fifo1|y_present.wr2 ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clkM                     ; clkM                     ; 1384     ; 0        ; 0        ; 0        ;
; DIV2:clkDiv|ax           ; clkM                     ; 1        ; 1        ; 0        ; 0        ;
; DIV2:clkDiv|ax2          ; clkM                     ; 1        ; 1        ; 0        ; 0        ;
; DIV2:clkDiv|ax           ; DIV2:clkDiv|ax           ; 138      ; 0        ; 0        ; 0        ;
; DIV2:clkDiv|ax2          ; DIV2:clkDiv|ax           ; 768      ; 0        ; 0        ; 0        ;
; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax           ; 138      ; 9        ; 0        ; 0        ;
; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax           ; 277      ; 9        ; 0        ; 0        ;
; FIFO:fifo1|y_present.wr2 ; DIV2:clkDiv|ax           ; 533      ; 1        ; 0        ; 0        ;
; DIV2:clkDiv|ax2          ; DIV2:clkDiv|ax2          ; 27       ; 0        ; 0        ; 0        ;
; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 3        ; 0        ; 0        ; 0        ;
; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd1 ; 0        ; 0        ; 1        ; 1        ;
; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.rd1 ; 1        ; 1        ; 0        ; 0        ;
; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd2 ; 1        ; 0        ; 0        ; 0        ;
; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 10       ; 0        ; 1        ; 1        ;
; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 10       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clkM                     ; clkM                     ; 1384     ; 0        ; 0        ; 0        ;
; DIV2:clkDiv|ax           ; clkM                     ; 1        ; 1        ; 0        ; 0        ;
; DIV2:clkDiv|ax2          ; clkM                     ; 1        ; 1        ; 0        ; 0        ;
; DIV2:clkDiv|ax           ; DIV2:clkDiv|ax           ; 138      ; 0        ; 0        ; 0        ;
; DIV2:clkDiv|ax2          ; DIV2:clkDiv|ax           ; 768      ; 0        ; 0        ; 0        ;
; FIFO:fifo1|y_present.rd1 ; DIV2:clkDiv|ax           ; 138      ; 9        ; 0        ; 0        ;
; FIFO:fifo1|y_present.rd2 ; DIV2:clkDiv|ax           ; 277      ; 9        ; 0        ; 0        ;
; FIFO:fifo1|y_present.wr2 ; DIV2:clkDiv|ax           ; 533      ; 1        ; 0        ; 0        ;
; DIV2:clkDiv|ax2          ; DIV2:clkDiv|ax2          ; 27       ; 0        ; 0        ; 0        ;
; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd1 ; 3        ; 0        ; 0        ; 0        ;
; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd1 ; 0        ; 0        ; 1        ; 1        ;
; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.rd1 ; 1        ; 1        ; 0        ; 0        ;
; DIV2:clkDiv|ax           ; FIFO:fifo1|y_present.rd2 ; 1        ; 0        ; 0        ; 0        ;
; FIFO:fifo1|y_present.rd2 ; FIFO:fifo1|y_present.rd2 ; 10       ; 0        ; 1        ; 1        ;
; FIFO:fifo1|y_present.wr2 ; FIFO:fifo1|y_present.wr2 ; 10       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 147   ; 147  ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 277   ; 277  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Feb 19 17:55:18 2019
Info: Command: quartus_sta FIFO -c FIFO
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FIFO.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name DIV2:clkDiv|ax2 DIV2:clkDiv|ax2
    Info (332105): create_clock -period 1.000 -name clkM clkM
    Info (332105): create_clock -period 1.000 -name DIV2:clkDiv|ax DIV2:clkDiv|ax
    Info (332105): create_clock -period 1.000 -name FIFO:fifo1|y_present.rd1 FIFO:fifo1|y_present.rd1
    Info (332105): create_clock -period 1.000 -name FIFO:fifo1|y_present.wr2 FIFO:fifo1|y_present.wr2
    Info (332105): create_clock -period 1.000 -name FIFO:fifo1|y_present.rd2 FIFO:fifo1|y_present.rd2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.952
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.952      -601.402 DIV2:clkDiv|ax 
    Info (332119):    -2.828       -96.274 clkM 
    Info (332119):    -2.798        -4.914 FIFO:fifo1|y_present.rd1 
    Info (332119):    -2.224        -2.568 FIFO:fifo1|y_present.rd2 
    Info (332119):    -0.738        -4.774 DIV2:clkDiv|ax2 
    Info (332119):    -0.290        -0.379 FIFO:fifo1|y_present.wr2 
Info (332146): Worst-case hold slack is -2.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.518        -5.025 clkM 
    Info (332119):    -2.170        -4.709 DIV2:clkDiv|ax 
    Info (332119):    -0.679        -1.298 FIFO:fifo1|y_present.rd1 
    Info (332119):    -0.545        -0.545 FIFO:fifo1|y_present.rd2 
    Info (332119):     0.391         0.000 FIFO:fifo1|y_present.wr2 
    Info (332119):     0.529         0.000 DIV2:clkDiv|ax2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -23.076 DIV2:clkDiv|ax2 
    Info (332119):    -1.380       -52.380 clkM 
    Info (332119):    -0.500      -143.000 DIV2:clkDiv|ax 
    Info (332119):    -0.500        -4.000 FIFO:fifo1|y_present.rd2 
    Info (332119):    -0.500        -4.000 FIFO:fifo1|y_present.wr2 
    Info (332119):     0.500         0.000 FIFO:fifo1|y_present.rd1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.332
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.332      -273.759 DIV2:clkDiv|ax 
    Info (332119):    -1.028        -1.634 FIFO:fifo1|y_present.rd1 
    Info (332119):    -0.833       -20.117 clkM 
    Info (332119):    -0.662        -0.662 FIFO:fifo1|y_present.rd2 
    Info (332119):     0.229         0.000 DIV2:clkDiv|ax2 
    Info (332119):     0.405         0.000 FIFO:fifo1|y_present.wr2 
Info (332146): Worst-case hold slack is -1.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.562        -3.115 clkM 
    Info (332119):    -1.342        -5.214 DIV2:clkDiv|ax 
    Info (332119):    -0.282        -0.547 FIFO:fifo1|y_present.rd1 
    Info (332119):    -0.229        -0.229 FIFO:fifo1|y_present.rd2 
    Info (332119):     0.215         0.000 FIFO:fifo1|y_present.wr2 
    Info (332119):     0.241         0.000 DIV2:clkDiv|ax2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -23.076 DIV2:clkDiv|ax2 
    Info (332119):    -1.380       -52.380 clkM 
    Info (332119):    -0.500      -143.000 DIV2:clkDiv|ax 
    Info (332119):    -0.500        -4.000 FIFO:fifo1|y_present.rd2 
    Info (332119):    -0.500        -4.000 FIFO:fifo1|y_present.wr2 
    Info (332119):     0.500         0.000 FIFO:fifo1|y_present.rd1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 515 megabytes
    Info: Processing ended: Tue Feb 19 17:55:19 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


