<?xml version="1.0" encoding="UTF-8"?>
<patent-document ucid="EP-2680311-A1" country="EP" doc-number="2680311" kind="A1" date="20140101" family-id="47553170" file-reference-id="302153" date-produced="20180824" status="corrected" lang="FR"><bibliographic-data><publication-reference fvid="146549293" ucid="EP-2680311-A1"><document-id><country>EP</country><doc-number>2680311</doc-number><kind>A1</kind><date>20140101</date><lang>FR</lang></document-id></publication-reference><application-reference ucid="EP-13173334-A" is-representative="YES"><document-id mxw-id="PAPP154823216" load-source="docdb" format="epo"><country>EP</country><doc-number>13173334</doc-number><kind>A</kind><date>20130624</date><lang>FR</lang></document-id><document-id mxw-id="PAPP173923775" load-source="docdb" format="original"><country>EP</country><doc-number>13173334.7</doc-number><date>20130624</date></document-id></application-reference><priority-claims><priority-claim mxw-id="PPC140446755" ucid="FR-1255979-A" load-source="docdb"><document-id format="epo"><country>FR</country><doc-number>1255979</doc-number><kind>A</kind><date>20120625</date></document-id></priority-claim></priority-claims><technical-data><classifications-ipcr><classification-ipcr mxw-id="PCL-2051730766" load-source="ipcr">H01L  29/739       20060101AFI20150513BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL-2051731540" load-source="ipcr">H01L  29/08        20060101ALI20150513BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL-2051733851" load-source="ipcr">H01L  29/51        20060101ALN20150513BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL-2051739426" load-source="ipcr">H01L  21/331       20060101ALI20150513BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL-2051739499" load-source="ipcr">H01L  29/165       20060101ALN20150513BHEP        </classification-ipcr></classifications-ipcr><classifications-cpc><classification-cpc mxw-id="PCL-2085585888" load-source="docdb" scheme="CPC">H01L  29/7391      20130101 LI20150310BHEP        </classification-cpc><classification-cpc mxw-id="PCL-2085585889" load-source="docdb" scheme="CPC">H01L  29/66356     20130101 LI20150310BHEP        </classification-cpc><classification-cpc mxw-id="PCL-2085585890" load-source="docdb" scheme="CPC">H01L  29/165       20130101 LA20150310BHEP        </classification-cpc><classification-cpc mxw-id="PCL-2085585891" load-source="docdb" scheme="CPC">H01L  29/0847      20130101 LI20150310BHEP        </classification-cpc><classification-cpc mxw-id="PCL-2085585892" load-source="docdb" scheme="CPC">H01L  29/0843      20130101 LI20150310BHEP        </classification-cpc><classification-cpc mxw-id="PCL-2085585893" load-source="docdb" scheme="CPC">H01L  29/517       20130101 LA20150310BHEP        </classification-cpc><classification-cpc mxw-id="PCL2007295646" load-source="docdb" scheme="CPC">H01L  29/7831      20130101 FI20140130BHEP        </classification-cpc></classifications-cpc><invention-title mxw-id="PT132180363" lang="DE" load-source="patent-office">Tunneleffekttransistor</invention-title><invention-title mxw-id="PT132180364" lang="EN" load-source="patent-office">Tunnel-effect transistor</invention-title><invention-title mxw-id="PT132180365" lang="FR" load-source="patent-office">Transistor à effet tunnel</invention-title><citations><non-patent-citations><nplcit><text>ANGHEL ET AL.: "Tunnel field effect transistor with increased ON current, low-k spacer and hick-k dielectric", APPLIED PHYSICS LETTERS, vol. 96, 2010, pages 122104</text><sources><source mxw-id="PNPL54154369" load-source="docdb" name="APP"/></sources></nplcit><nplcit><text>F. MAYER ET AL.: "Impact of SOI, Si,-xGexOl and Ge01 substrates on CMOS compa- tible Tunnel FET performance", TECH. DIG.-INT. ELECTRON DEVICES MEET., 2008</text><sources><source mxw-id="PNPL54154370" load-source="docdb" name="APP"/></sources></nplcit><nplcit><text>JIE J. SUN; CARLTON M. OSBURN: "Impact of Epi Facets on Deep Submicron Elevated Source/Drain MOSFET Characteristics", IEEE TRANSACTIONS ON ELECTRON DE- VICES, vol. 45, no. 6, June 1998 (1998-06-01)</text><sources><source mxw-id="PNPL54154371" load-source="docdb" name="APP"/></sources></nplcit><nplcit><text>LE ROYER C ET AL: "First Demonstration of Ultrathin Body c-SiGe Channel FDSOI pMOSFETs combined with SiGe(:B) RSD: Drastic Improvement of Electrostatics (Vth, p tuning, DIBL) and Transport (mu0, Isat) Properties down to 23nm Gate Length", 2011 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM 2011), TECHNICAL DIGEST, WASHINGTON, DC, USA, 5 December 2011 (2011-12-05) - 7 December 2011 (2011-12-07), IEEE, New York, NY, USA, pages 16.5.1 - 16.5.4, XP032095959, ISBN: 978-1-4577-0506-9, DOI: 10.1109/IEDM.2011.6131567</text><sources><source mxw-id="PNPL54154372" load-source="docdb" name="SEA" category="A"/></sources></nplcit><nplcit><text>MAYER ET AL.: "Impact of SOI, Si,-xGexOl and Ge01 substrates on CMOS com- patible Tunnel FET performance", TECH. DIG.-INT. ELECTRON DEVICES MEET., 2008</text><sources><source mxw-id="PNPL54154373" load-source="docdb" name="APP"/></sources></nplcit><nplcit><text>VILLALON A ET AL: "Strained tunnel FETs with record I ON: First demonstration of ETSOI TFETs with SiGe channel and RSD", 2012 IEEE SYMPOSIUM ON VLSI TECHNOLOGY, HONOLULU, HI, USA, 12 June 2012 (2012-06-12) - 14 June 2012 (2012-06-14), IEEE, New York, NY, USA, pages 49 - 50, XP032204488, ISBN: 978-1-4673-0846-5, DOI: 10.1109/VLSIT.2012.6242455</text><sources><source mxw-id="PNPL54154374" load-source="docdb" name="SEA" category="A"/></sources></nplcit><nplcit><text>Y.NAKAHAR; K. TA- KEUCHI; T.TATSUMI; Y.OCHIAI; S.MANAKO; S.SAMUKAWA; A.FURUKAWA: "Ultra-shallow in-situ-doped raised source drain structure for sub-tenth micron CMOS", VLSI SYMP, 1996, pages 174 - 475</text><sources><source mxw-id="PNPL54154375" load-source="docdb" name="APP"/></sources></nplcit></non-patent-citations></citations></technical-data><parties><applicants><applicant mxw-id="PPAR918142596" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>COMMISSARIAT ENERGIE ATOMIQUE</last-name><address><country>FR</country></address></addressbook></applicant><applicant mxw-id="PPAR918158084" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIESALTERNATIVES</last-name></addressbook></applicant><applicant mxw-id="PPAR918980108" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Commissariat à l'Énergie Atomique et aux Énergies Alternatives</last-name><iid>101336402</iid><address><street>25, Rue Leblanc Bâtiment Le Ponant D</street><city>75015 Paris</city><country>FR</country></address></addressbook></applicant></applicants><inventors><inventor mxw-id="PPAR918166676" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>LE ROYER CYRILLE</last-name><address><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR918133334" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>LE ROYER, CYRILLE</last-name></addressbook></inventor><inventor mxw-id="PPAR918989412" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>LE ROYER, CYRILLE</last-name><address><street>16 Rue Chambarands</street><city>38210 Tullins-Fures</city><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR918143714" load-source="docdb" sequence="2" format="epo"><addressbook><last-name>ANGHEL COSTIN</last-name><address><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR918132552" load-source="docdb" sequence="2" format="intermediate"><addressbook><last-name>ANGHEL, COSTIN</last-name></addressbook></inventor><inventor mxw-id="PPAR918985951" load-source="patent-office" sequence="2" format="original"><addressbook><last-name>ANGHEL, COSTIN</last-name><address><street>11 Allée du Progrès</street><city>92170 Vanves</city><country>FR</country></address></addressbook></inventor></inventors><agents><agent mxw-id="PPAR918993280" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Lebkiri, Alexandre</last-name><iid>101186692</iid><address><street>Cabinet Camus Lebkiri 87 Rue Taitbout</street><city>75009 Paris</city><country>FR</country></address></addressbook></agent></agents></parties><international-convention-data><designated-states><ep-contracting-states><country mxw-id="DS548853956" load-source="docdb">AL</country><country mxw-id="DS548803997" load-source="docdb">AT</country><country mxw-id="DS548856639" load-source="docdb">BE</country><country mxw-id="DS548839929" load-source="docdb">BG</country><country mxw-id="DS548859344" load-source="docdb">CH</country><country mxw-id="DS548856640" load-source="docdb">CY</country><country mxw-id="DS548804002" load-source="docdb">CZ</country><country mxw-id="DS548853958" load-source="docdb">DE</country><country mxw-id="DS548856641" load-source="docdb">DK</country><country mxw-id="DS548856642" load-source="docdb">EE</country><country mxw-id="DS548802826" load-source="docdb">ES</country><country mxw-id="DS548839930" load-source="docdb">FI</country><country mxw-id="DS548859345" load-source="docdb">FR</country><country mxw-id="DS548853959" load-source="docdb">GB</country><country mxw-id="DS548856643" load-source="docdb">GR</country><country mxw-id="DS548853960" load-source="docdb">HR</country><country mxw-id="DS548804003" load-source="docdb">HU</country><country mxw-id="DS548859346" load-source="docdb">IE</country><country mxw-id="DS548856644" load-source="docdb">IS</country><country mxw-id="DS548839931" load-source="docdb">IT</country><country mxw-id="DS548856645" load-source="docdb">LI</country><country mxw-id="DS548839932" load-source="docdb">LT</country><country mxw-id="DS548878553" load-source="docdb">LU</country><country mxw-id="DS548839933" load-source="docdb">LV</country><country mxw-id="DS548839934" load-source="docdb">MC</country><country mxw-id="DS548878554" load-source="docdb">MK</country><country mxw-id="DS548878555" load-source="docdb">MT</country><country mxw-id="DS548878556" load-source="docdb">NL</country><country mxw-id="DS548859347" load-source="docdb">NO</country><country mxw-id="DS548878557" load-source="docdb">PL</country><country mxw-id="DS548802827" load-source="docdb">PT</country><country mxw-id="DS548857596" load-source="docdb">RO</country><country mxw-id="DS548802828" load-source="docdb">RS</country><country mxw-id="DS548878558" load-source="docdb">SE</country><country mxw-id="DS548853962" load-source="docdb">SI</country><country mxw-id="DS548859348" load-source="docdb">SK</country><country mxw-id="DS548859349" load-source="docdb">SM</country><country mxw-id="DS548856646" load-source="docdb">TR</country></ep-contracting-states><ep-extended-states><ep-extended-state-data><country>BA</country></ep-extended-state-data><ep-extended-state-data><country>ME</country></ep-extended-state-data></ep-extended-states></designated-states></international-convention-data></bibliographic-data><abstract mxw-id="PA135314309" lang="EN" source="transcript" load-source="docdb"><p>The FET (100) has a spacer (112) whose first surface (116) is in contact with a side of a gate region (107) followed by a side of a dielectric layer (108) of a gate such that the surface covers an entire side of the layer. A second surface (115) of the spacer is prolonged along a side of a thickened portion (118) of a source extension area (102). The spacer covers an upper end surface (109) of a channel (101) that is not covered by a gate structure (106), and has a length (l) lower than 5 nanometer. The length is measured according to a longitudinal direction (120) of the channel.</p></abstract><abstract mxw-id="PA128669963" lang="FR" load-source="patent-office"><p id="pa01" num="0001">La présente invention concerne un transistor à effet tunnel comportant un canal (101) intrinsèque, des régions d'extension de source (102) et de drain (103) de types de conductivité respectifs opposés de part et d'autre dudit canal (101), des régions conductrices de source (104) et de drain (105), une structure de grille (106) surmontant le canal (101), une extrémité (109) du canal n'étant pas recouverte par celle-ci. Le transistor comporte des moyens (111) pour former un espace isolant de source entre les flancs respectifs de la structure de grille (106) et la région conductrice de source (104) en regard l'un de l'autre, lesdits moyens comportant un premier (112) et un deuxième (113) espaceurs diélectriques. La région d'extension de source (102) possède une épaisseur strictement (t<sub>S</sub>) supérieure à celle (t<sub>Si</sub>) du canal (101) de sorte que la région d'extension de source (102) présente une surépaisseur (118) en regard de la couche diélectrique (108) de grille. La première face (116) du premier espaceur (112) est au contact du flanc de la zone de grille (107) suivi du flanc de la couche diélectrique (108) de grille de sorte que la première face (116) recouvre l'intégralité du flanc de la couche diélectrique (108). Le premier espaceur (112) recouvre la surface supérieure de l'extrémité (109) du canal (101) non recouverte par la structure de grille (106) et présente une longueur (l) strictement inférieure à 5nm.
<img id="iaf01" file="imgaf001.tif" wi="95" he="76" img-content="drawing" img-format="tif"/></p></abstract><abstract mxw-id="PA128499336" lang="FR" source="EPO" load-source="docdb"><p>La présente invention concerne un transistor à effet tunnel comportant un canal (101) intrinsèque, des régions d'extension de source (102) et de drain (103) de types de conductivité respectifs opposés de part et d'autre dudit canal (101), des régions conductrices de source (104) et de drain (105), une structure de grille (106) surmontant le canal (101), une extrémité (109) du canal n'étant pas recouverte par celle-ci. Le transistor comporte des moyens (111) pour former un espace isolant de source entre les flancs respectifs de la structure de grille (106) et la région conductrice de source (104) en regard l'un de l'autre, lesdits moyens comportant un premier (112) et un deuxième (113) espaceurs diélectriques. La région d'extension de source (102) possède une épaisseur strictement (t S ) supérieure à celle (t Si ) du canal (101) de sorte que la région d'extension de source (102) présente une surépaisseur (118) en regard de la couche diélectrique (108) de grille. La première face (116) du premier espaceur (112) est au contact du flanc de la zone de grille (107) suivi du flanc de la couche diélectrique (108) de grille de sorte que la première face (116) recouvre l'intégralité du flanc de la couche diélectrique (108). Le premier espaceur (112) recouvre la surface supérieure de l'extrémité (109) du canal (101) non recouverte par la structure de grille (106) et présente une longueur (l) strictement inférieure à 5nm.</p></abstract><description mxw-id="PDES63955393" lang="FR" load-source="patent-office"><!-- EPO <DP n="1"> --><p id="p0001" num="0001">La présente invention concerne le domaine de la microélectronique et a plus particulièrement pour objet un transistor à effet tunnel.</p><p id="p0002" num="0002">De manière générale, les transistors à effet tunnel TFET (« Tunnel Field Effect Transistor » en langue anglaise) sont de plus en plus envisagés pour remplacer les transistors de type CMOS, notamment pour des applications à faible puissance. Les transistors à effet tunnel (dit également à jonction tunnel) sont des diodes PiN à grille où le courant à l'état passant provient de porteurs passant de bande à bande par effet tunnel. Ils sont des dispositifs intéressants pour des applications à faible consommation de puissance. Les transistors TFET présentent en effet des courants de fuite I<sub>off</sub> (courant à l'état bloqué du transistor) très bas ainsi que des pentes sous seuil (« subthreshold slope » en langue anglaise) élevées comparés à des transistors CMOS de dimension similaire. Un exemple de structure d'un transistor TFET 1 de type N à double grille est illustré en <figref idrefs="f0001">figure 1</figref>. Le TFET 1 est basé sur une architecture de diode PiN avec une grille et comporte :
<ul><li>une zone semi-conductrice 2 de source dopée p+ ;</li><li>une zone semi-conductrice 3 de canal central intrinsèque ;</li><li>une zone semi-conductrice 4 de drain dopée n+ ;</li><li>deux zones de grille 5 et 6, par exemple métallique, au-dessus et au-dessous de la zone intrinsèque 3 et séparées de celle-ci par une couche diélectrique de grille (respectivement 7 et 8).</li></ul></p><p id="p0003" num="0003">Le matériau diélectrique de la couche diélectrique de grille est le plus souvent un matériau à forte constante diélectrique, dit matériau « high-k » ; un tel matériau permet notamment d'obtenir de meilleurs courants de conduction.</p><p id="p0004" num="0004">On trouve de part et d'autre de la zone de source 2 des zones conductrices de source 9 et 10 (par exemple en NiSi) réalisées par exemple par siliciuration.</p><p id="p0005" num="0005">De même, on trouve de part et d'autre de la zone de drain 4 des zones conductrices de drain 11 et 12 (par exemple en NiSi) réalisées par exemple par siliciuration.<!-- EPO <DP n="2"> --></p><p id="p0006" num="0006">Les zones conductrices de source 9 et 10 sont respectivement isolées des zones de grille 5 et 6 (et de leur couche diélectrique associée) par des espaceurs 13 et 14.</p><p id="p0007" num="0007">Les zones conductrices de drain 11 et 12 sont respectivement isolées des zones de grille 5 et 6 (et de leur couche diélectrique associée) par des espaceurs 15 et 16.</p><p id="p0008" num="0008">La <figref idrefs="f0001">figure 2</figref> illustre les diagrammes de bande du dispositif 1 en fonction de la position le long du dispositif 1 et selon les tensions appliquées à la grille, au drain et à la source.</p><p id="p0009" num="0009">Le principe de fonctionnement est le suivant : en appliquant une tension positive au niveau du drain (ici VD=1 V), on polarise la diode PiN en inverse créant ainsi une barrière de potentiel de sorte qu'on obtient un très faible courant I<sub>off</sub> en mode bloqué. En appliquant une tension de grille positive (ici VG=1.6V), on augmente la probabilité de transition tunnel du côté de la source en rapprochant les bandes de valence et de conduction. Le transport est ensuite assuré par le champ électrique source/drain.</p><p id="p0010" num="0010">Comme mentionné plus haut, un des avantages du transistor TFET est qu'il offre un courant de fuite I<sub>off</sub> très faible comparé à un transistor CMOS (et donc une puissance dissipée réduite en mode bloqué).</p><p id="p0011" num="0011">L'une des problèmes majeurs des transistors TFET réside toutefois dans la faible intensité de courant de conduction I<sub>on</sub> (i.e. courant à l'état passant du transistor) comparée aux valeurs de I<sub>on</sub> obtenues pour des transistors CMOS de dimension similaire.</p><p id="p0012" num="0012">Une solution connue à ce problème est présentée dans le document « Tunnel field effect transistor with increased ON current, low-k spacer and hick-k dielectric » (Anghel et al., Applied Physics Letters 96, 122104 (2010)). Cette solution consiste à remplacer les matériaux high-k des espaceurs 13, 14, 15 et 16 par des matériaux à plus faible constante diélectrique, dits matériaux low-k. Le fait d'utiliser un matériau high-k pour le matériau diélectrique de grille et un matériau low-k pour les espaceurs permet d'augmenter sensiblement le courant de conduction I<sub>on</sub> et la pente sous seuil.</p><p id="p0013" num="0013">Une seconde solution connue à ce problème est présentée dans le document « Impact of SOI, Si<sub>1-x</sub>Ge<sub>x</sub>OI and GeOI substrates on CMOS compatible<!-- EPO <DP n="3"> --> Tunnel FET performance » (Mayer et al. - Tech. Dig.-Int. Electron Devices Meet. - 2008). La <figref idrefs="f0002">figure 3</figref> illustre une structure de transistor TFET 20 conforme à ce document. Le transistor 20 est un transistor simple grille. Il est réalisé sur un substrat de type SOI (« Silicium On Insulator ») 21 et comporte :
<ul><li>une zone semi-conductrice 22 de source dopée p+ ;</li><li>une zone semi-conductrice 23 de canal central intrinsèque ;</li><li>une zone semi-conductrice 24 de drain dopée n+ ;</li><li>une zone de grille 25 surmontant la zone intrinsèque 23 et séparées de celle-ci par une couche diélectrique de grille 26.</li></ul></p><p id="p0014" num="0014">La zone semi-conductrice de source 22 est isolée de la zone de grille 25 par un premier et un deuxième espaceurs 27 et 28. Le premier espaceur 27 s'étend sur une longueur (mesurée suivant le sens longitudinal du canal du transistor) d'environ 10nm tandis que le deuxième espaceur 28 s'étend sur une longueur de 15 ou 30nm. Le premier espaceur 27 est localisé sur toute la hauteur de la zone de grille 25 et s'arrête à la surface supérieure de la couche diélectrique de grille 26. Le second espaceur 28 est localisé côté source entre le premier espaceur 27 et la zone de source 22 sur une partie de la hauteur de la zone de grille 25. Le transistor 20 présente un courant I<sub>on</sub> plus important pour une longueur du second espaceur 28 égale à 30nm que pour une longueur de 15nm.</p><p id="p0015" num="0015">Malgré les résultats mentionnés ci-dessus, les transistors à effet tunnel continuent à présenter des courants I<sub>on</sub> de conduction insuffisants.</p><p id="p0016" num="0016">Dans ce contexte, la présente invention a pour but de fournir un transistor à effet tunnel présentant des caractéristiques améliorées notamment en termes de courant de conduction et de pente sous le seuil.</p><p id="p0017" num="0017">A cette fin, la présente invention a pour but de fournir un transistor à effet tunnel comportant :
<ul><li>un canal réalisé dans un matériau semi-conducteur intrinsèque ;</li><li>des régions d'extension de source et de drain de part et d'autre dudit canal, en contact avec le matériau semi-conducteur intrinsèque dudit canal, ladite région d'extension de source étant réalisée dans un matériau semi-conducteur dopé selon un premier type de dopage P ou<!-- EPO <DP n="4"> --> N et ladite région d'extension de drain étant réalisée dans un matériau semi-conducteur dopé selon un second type de dopage inverse dudit premier type de dopage ;</li></ul>
<ul><li>des régions conductrices de source et de drain respectivement en contact avec les régions d'extension de source et de drain et s'étendant respectivement au-dessus des régions d'extension de source et de drain ;</li><li>une structure de grille surmontant ledit canal et agencée de sorte qu'une extrémité dudit canal n'est pas recouverte par la structure de grille du côté de la région d'extension de source, ladite structure de grille comportant :
<ul><li>○ une couche diélectrique de grille en contact avec ledit canal ;</li><li>○ une zone de grille au-dessus de ladite couche diélectrique de grille de sorte que ladite couche diélectrique de grille est disposée entre ladite zone de grille et ledit canal ;</li></ul></li><li>des moyens pour former un espace isolant de drain entre les flancs respectifs de ladite structure de grille et de ladite région conductrice de drain en regard l'un de l'autre ;</li><li>des moyens pour former un espace isolant de source entre les flancs respectifs de ladite structure de grille et ladite région conductrice de source en regard l'un de l'autre, lesdits moyens comportant un premier et un deuxième espaceur diélectriques présentant chacun une première et une deuxième face latérale ;</li></ul>
ledit transistor étant <b>caractérisé en ce que</b> :
<ul><li>ladite région d'extension de source possède une épaisseur strictement supérieure à celle du canal de sorte que ladite région d'extension de source présente une surépaisseur en regard de ladite couche diélectrique de grille ;</li><li>la première face dudit premier espaceur est au contact du flanc de ladite zone de grille suivi du flanc de ladite couche diélectrique de grille de sorte que ladite première face recouvre l'intégralité du flanc de ladite couche diélectrique ;<!-- EPO <DP n="5"> --></li><li>la deuxième face dudit premier espaceur est au contact de la première face dudit deuxième espaceur et se prolonge le long du flanc de la surépaisseur de la région d'extension de source ;</li><li>le premier espaceur recouvre la surface supérieure de l'extrémité dudit canal non recouverte par la structure de grille et présente une longueur strictement inférieure à 5nm, ladite longueur étant mesurée selon la direction longitudinale dudit canal.</li></ul></p><p id="p0018" num="0018">Grâce à l'invention, le fait d'utiliser une zone d'extension de source dopée P (cas d'un TFET de type N) ou N (cas d'un TFET de type P) présentant une épaisseur plus importante que celle du canal combiné à l'utilisation d'un premier espaceur présentant une faible longueur (i.e. moins de 5 nm) entre la surépaisseur de la zone d'extension de source et le diélectrique de grille permet d'augmenter considérablement le courant I<sub>on</sub> de conduction et d'avoir des performances sous seuil améliorées. Le déposant a ainsi constaté que la présence des caractéristiques ci-dessus permet de limiter la déplétion au niveau de l'interface entre le canal et la zone d'extension de source et donc d'augmenter le courant de conduction. Le fait que le deuxième espaceur vienne recouvrir l'extrémité du canal du côté source en épousant le flanc de la couche diélectrique de grille permet d'éviter d'avoir un contact entre la région d'extension de source et la couche diélectrique de grille. Cette dernière étant le plus souvent réalisée dans un matériau à forte constante diélectrique (high-k), le contact de la région d'extension de source avec un matériau high-k entraîne une déplétion importante de la région d'extension de source évitée grâce à la présente invention. En ce sens, le transistor selon l'invention présente deux différences majeures avec le document « Impact of SOI, Si<sub>1-x</sub>Ge<sub>x</sub>OI and GeOI substrates on CMOS compatible Tunnel FET performance » (F. Mayer et al. - Tech. Dig.-Int. Electron Devices Meet. - 2008) identifié plus haut : le dispositif décrit dans ce document comporte en effet un premier espaceur dont l'épaisseur est de l'ordre de 10nm, donc beaucoup plus élevée que l'épaisseur du premier espaceur selon l'invention ; en outre, ce premier espaceur ne recouvre pas la partie latérale de la couche diélectrique de grille. Ce sont précisément ces deux caractéristiques qui permettent d'obtenir l'effet technique recherché entraînant<!-- EPO <DP n="6"> --> une forte augmentation du courant de conduction. S'agissant du document<nplcit id="ncit0001" npl-type="s"><text>« Tunnel field effect transistor with increased ON current, low-k spacer and hick-k dielectric » (Anghel et al., Applied Physics Letters 96, 122104 (2010</text></nplcit>)), ce dernier décrit un seul espaceur de forte épaisseur (environ 20nm) avec une épaisseur de zone d'extension de source identique à celle du canal.</p><p id="p0019" num="0019">Le transistor selon l'invention peut également présenter une ou plusieurs des caractéristiques ci-dessous, considérées individuellement ou selon toutes les combinaisons techniquement possibles :
<ul><li>selon un mode de réalisation particulièrement avantageux, ledit premier espaceur est réalisé dans un matériau diélectrique low-k et ladite couche diélectrique de grille est réalisée dans un matériau high-k ; on entend par matériau high-k ou matériau diélectrique à forte constante diélectrique un matériau ayant une constante diélectrique k strictement supérieure à 3.9 (constante diélectrique de l'oxyde de silicium) ;</li><li>préférentiellement, ledit deuxième espaceur est réalisé dans un matériau diélectrique low-k ; on entend par matériau low-k ou matériau diélectrique à faible constante diélectrique un matériau ayant une constante diélectrique k inférieure ou égale à 3.9 ;</li><li>la longueur dudit premier espaceur est comprise entre 1 et 4 nm ;</li><li>de manière particulièrement avantageuse, la longueur dudit premier espaceur est comprise entre 1 et 2 nm ;</li><li>selon un mode de réalisation préférentiel, ladite surépaisseur de ladite région d'extension de source est sensiblement égale à l'épaisseur de la couche diélectrique de grille ;</li><li>ledit canal et ladite région d'extension de drain présentent la même épaisseur ;</li><li>ladite région conductrice de drain recouvre intégralement la région d'extension de drain ;</li><li>lesdits moyens pour former un espace isolant de drain entre les flancs respectifs de ladite structure de grille et de ladite région conductrice de drain en regard l'un de l'autre sont au contact dudit canal et<!-- EPO <DP n="7"> --> s'étendent au-dessus de l'extrémité dudit canal du côté de la région d'extension de drain ;</li><li>la deuxième face dudit deuxième espaceur est au contact du flanc de la région conductrice de source ;</li><li>ledit transistor est un transistor à double grille présentant une structure symétrique au-dessus et au-dessous dudit canal prolongé de part et d'autre par les régions d'extension de source et de drain, ledit transistor comportant :
<ul><li>○ des secondes régions conductrices de source et de drain respectivement en contact avec les régions d'extension de source et de drain et s'étendant respectivement au-dessous des régions d'extension de source et de drain ;</li><li>○ une seconde structure de grille au-dessous dudit canal et agencée de sorte qu'une extrémité dudit canal n'est pas recouverte par la seconde structure de grille du côté de la région d'extension de source, ladite seconde structure de grille comportant :
<ul><li>■ une couche diélectrique de grille en contact avec ledit canal ;</li><li>■ une zone de grille au-dessous de ladite couche diélectrique de grille de sorte que ladite couche diélectrique de grille est disposée entre ladite zone de grille et ledit canal ;</li></ul></li><li>○ des moyens pour former un espace isolant de drain entre les flancs respectifs de ladite seconde structure de grille et de ladite seconde région conductrice de drain en regard l'un de l'autre ;</li><li>○ des moyens pour former un espace isolant de source entre les flancs respectifs de ladite seconde structure de grille et ladite seconde région conductrice de source en regard l'un de l'autre, lesdits moyens comportant un premier et un deuxième espaceur diélectriques inférieurs présentant chacun une première et une deuxième face latérale ;<!-- EPO <DP n="8"> --> ladite région d'extension de source présentant une seconde surépaisseur en regard de ladite couche diélectrique de grille de ladite seconde structure de grille,<br/>
la première face dudit premier espaceur inférieur étant au contact du flanc de ladite zone de grille suivi du flanc de ladite couche diélectrique de grille de ladite seconde structure de grille de sorte que ladite première face recouvre l'intégralité du flanc de ladite couche diélectrique,<br/>
la deuxième face dudit premier espaceur inférieur étant au contact de la première face dudit deuxième espaceur inférieur et se prolonge le long du flanc de ladite seconde surépaisseur de la région d'extension de source,<br/>
le premier espaceur inférieur recouvrant la surface inférieure de l'extrémité dudit canal non recouverte par la seconde structure de grille et présentant une longueur strictement inférieure à 5nm, ladite longueur étant mesurée selon la direction longitudinale dudit canal.</li></ul></li></ul></p><p id="p0020" num="0020">D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est donnée ci-dessous, à titre indicatif et nullement limitatif, en référence aux figures annexées, parmi lesquelles :
<ul><li>la <figref idrefs="f0001">figure 1</figref> illustre un exemple de structure d'un transistor TFET selon l'état de la technique ;</li><li>la <figref idrefs="f0001">figure 2</figref> représente le diagramme de bande du transistor de la <figref idrefs="f0001">figure 1</figref> ;</li><li>la <figref idrefs="f0002">figure 3</figref> illustre un second exemple de structure de transistor TFET selon l'état de la technique ;</li><li>la <figref idrefs="f0002">figure 4</figref> représente la structure d'un transistor à effet tunnel à simple grille selon l'invention ;</li><li>la <figref idrefs="f0003">figure 5</figref> représente la structure d'un transistor à effet tunnel à double grille selon l'invention ;</li><li>la <figref idrefs="f0003">figure 6</figref> représente un agrandissement de la zone active du transistor de la <figref idrefs="f0003">figure 5</figref> ;<!-- EPO <DP n="9"> --></li><li>La <figref idrefs="f0004">figure 7</figref> représente l'évolution du courant I<sub>on</sub> en fonction de la tension de grille VG positive pour les transistors de la <figref idrefs="f0001">figure 1</figref> et de la <figref idrefs="f0003">figure 5</figref> ;</li><li>La <figref idrefs="f0004">figure 8</figref> représente les mêmes caractéristiques courant-tension que celles de la <figref idrefs="f0004">figure 7</figref> en échelle semi-logarithmique ;</li><li>les <figref idrefs="f0005 f0006">figures 9a à 9c</figref> illustrent les densités de courant de conduction pour des transistors TFET présentant différentes épaisseurs de région d'extension de source ;</li><li>la <figref idrefs="f0008">figure 10</figref> représente l'évolution de la densité de courant de conduction en fonction de la tension de grille pour des transistors TFET présentant différentes épaisseurs de région d'extension de source ;</li><li>les <figref idrefs="f0006 f0007">figures 11a à 11c</figref> illustrent les zones de déplétion pour des transistors TFET présentant différentes épaisseurs de région d'extension de source ;</li><li>la <figref idrefs="f0008">figure 12</figref> représente l'évolution de la densité de courant de conduction en fonction de la tension de grille pour des transistors TFET présentant différentes longueurs d'espaceur ;</li><li>les <figref idrefs="f0009 f0010 f0011 f0012">figures 13a à 13h</figref> illustrent les étapes d'un premier mode de réalisation d'un procédé de fabrication d'un dispositif selon l'invention ;</li><li>les <figref idrefs="f0013 f0014 f0015">figures 14a à 14f</figref> illustrent les étapes d'un second mode de réalisation d'un procédé de fabrication d'un dispositif selon l'invention ;</li><li>les <figref idrefs="f0016 f0017">figures 15a à 15d</figref> illustrent les étapes d'un troisième mode de réalisation d'un procédé de fabrication d'un dispositif selon l'invention.</li></ul></p><p id="p0021" num="0021">Dans toutes les figures, les éléments communs portent les mêmes numéros de référence. Pour des raisons de clarté, seuls les éléments utiles pour la compréhension de l'invention ont été représentés, et ceci sans respect de l'échelle et de manière schématique.<!-- EPO <DP n="10"> --></p><p id="p0022" num="0022">La <figref idrefs="f0002">figure 4</figref> représente schématiquement la structure d'un transistor à effet tunnel TFET 100 à simple grille selon l'invention.</p><p id="p0023" num="0023">Le transistor à effet tunnel 100 est ici un transistor de type N comportant une architecture de diode PiN formée sur un substrat 119 (par exemple un substrat de type silicium sur isolant) incluant :
<ul><li>un canal central 101 réalisé dans un matériau semiconducteur (par exemple du silicium) intrinsèque ; on entend par semiconducteur intrinsèque un matériau semiconducteur dont le comportement électrique ne dépend que de sa structure, et non de l'adjonction d'impuretés dopantes ;</li><li>une région d'extension de source 102 prolongeant le canal 101 à l'une de ses extrémités et réalisée dans un matériau semiconducteur fortement dopé P de type P+ (par exemple du Si dopé B) ;</li><li>une région d'extension de drain 103 prolongeant le canal 101 à l'autre de ses extrémités et réalisée dans un matériau semiconducteur fortement dopé N de type N+ (par exemple du Si dopé P).</li></ul></p><p id="p0024" num="0024">Comme nous le détaillerons par la suite, l'épaisseur t<sub>S</sub> de la région d'extension de source 102 est supérieure à l'épaisseur t<sub>Si</sub> du canal 101 ; on entend par épaisseur la dimension mesurée suivant la direction perpendiculaire au substrat.</p><p id="p0025" num="0025">Le transistor 100 comporte :
<ul><li>une structure de grille 106 comportant :
<ul><li>○ une couche diélectrique 108 de grille ; le matériau de la couche diélectrique 108 est préférentiellement un matériau diélectrique de type high-k tel que le HfO<sub>2</sub> ;</li><li>○ une zone conductrice de grille 107 au-dessus de la couche diélectrique de grille 108 et au-contact de celle-ci ; le matériau de la zone conductrice de grille 108 est par exemple un métal ;</li></ul></li><li>une région conductrice de source 104 ;</li><li>une région conductrice de drain 105 ;</li><li>des moyens 110 pour former un espace isolant de drain entre les flancs en regard l'un de l'autre de la structure de grille 106 et de la région conductrice de drain 105 ;<!-- EPO <DP n="11"> --></li><li>des moyens 111 pour former un espace isolant de source entre les flancs en regard l'un de l'autre de la structure de grille 106 et de la région conductrice de source 104.</li></ul></p><p id="p0026" num="0026">Les moyens 110 pour former un espace isolant de drain comportent :
<ul><li>un premier espaceur 125 présentant une première face latérale 121 et une deuxième face latérale 122 ;</li><li>un deuxième espaceur 126 présentant une première face latérale 123 et une deuxième face latérale 124.</li></ul></p><p id="p0027" num="0027">De même, les moyens 111 pour former un espace isolant de source comportent :
<ul><li>un premier espaceur 112 présentant une première face latérale 116 et une deuxième face latérale 115 ;</li><li>un deuxième espaceur 113 présentant une première face latérale 114 et une deuxième face latérale 117.</li></ul></p><p id="p0028" num="0028">L'ensemble des espaceurs est préférentiellement réalisé dans un matériau diélectrique low-k tel que du SiO<sub>2</sub>.</p><p id="p0029" num="0029">Le transistor 100 se présente sous la forme d'une série d'éléments successifs situés au-dessus de l'ensemble formé par le canal 101 entouré des régions d'extension 102 et 103, dans le sens longitudinal du canal à partir de la région d'extension de source (repéré par la flèche 120) :
<ul><li>la région conductrice de source 104 ;</li><li>le deuxième espaceur 113 des moyens 111 formant un espace isolant de source ;</li><li>le premier espaceur 112 des moyens 111 formant un espace isolant de source ;</li><li>la structure de grille 106 ;</li><li>le premier espaceur 125 des moyens 110 formant un espace isolant de drain ;</li><li>le deuxième espaceur 126 des moyens 110 formant un espace isolant de drain ;</li><li>la région conductrice de drain 105.</li></ul></p><p id="p0030" num="0030">Nous allons dans ce qui suit détailler l'agencement de cette série d'éléments successifs.<!-- EPO <DP n="12"> --></p><p id="p0031" num="0031">La région conductrice de source 104 surmonte la région d'extension de source 102 et est au contact de celle-ci sur la première partie de sa longueur. Cette région conductrice de source 104 est par exemple une région métallique obtenue par siliciuration.</p><p id="p0032" num="0032">Le deuxième espaceur 113 des moyens 111 formant un espace isolant de source surmonte la région d'extension de source 102 et est au contact de celle-ci sur la partie de sa longueur non recouverte par la région conductrice de source (i.e. jusqu'à l'interface avec le canal 101). La deuxième face latérale 117 du deuxième espaceur 113 des moyens 111 formant un espace isolant de source est au contact du flanc de la région conductrice de source 104 en regard de ladite deuxième face. Le rôle du deuxième espaceur 113 est d'assurer l'isolation électrostatique entre la région conductrice de source 104 et la zone de grille 106.</p><p id="p0033" num="0033">Le premier espaceur 112 des moyens 111 formant un espace isolant de source présente une longueur I (calculée selon le sens longitudinal du canal repéré par la flèche 120) strictement inférieure à 5nm, de manière particulièrement avantageuse comprise entre 1 et 2 nm. Le premier espaceur 112 surmonte l'extrémité 109 du canal 101 et est au contact de cette extrémité sur ladite longueur I. La deuxième face latérale 115 du premier espaceur 112 est en contact direct de la première face latérale 114 du deuxième espaceur 113.</p><p id="p0034" num="0034">La structure de grille 106 surmonte le canal 101 sur une longueur L1 et est agencée de sorte que le canal 101 présente une extrémité libre de longueur I (recouverte par le premier espaceur 112 tel que mentionné ci-dessus).</p><p id="p0035" num="0035">On notera que la couche diélectrique 108 et la zone de grille 107 présentent des flancs latéraux sensiblement alignés (i.e. ont une longueur L1 identique suivant la direction 120). La première face latérale 116 du premier espaceur 112 des moyens 111 formant un espace isolant de source est en contact direct avec les flancs de la couche diélectrique 108 et de la zone de grille 107 en regard. Il convient de noter que la première face latérale 116 du premier espaceur 112 recouvre le flanc de la couche diélectrique 108 sur toute son épaisseur tOx. Comme évoqué plus haut, l'épaisseur tS de la région<!-- EPO <DP n="13"> --> d'extension de source 102 est supérieure à l'épaisseur tSi du canal 101 ; de manière particulièrement avantageuse, la région d'extension de source 102 présente une surépaisseur 118 égale à l'épaisseur tOx de la couche diélectrique 108 de sorte que les surfaces supérieures de la région d'extension de source 102 et de la couche diélectrique de grille 108 soient alignées. En d'autres termes, l'épaisseur totale tS de la région d'extension de source 102 est égale à la somme de l'épaisseur tSi du canal 101 et de l'épaisseur tOx de la couche diélectrique de grille 108. Ainsi, le premier espaceur 112 est utilisé pour séparer la couche diélectrique de grille 108 de la surépaisseur 118 de la région d'extension de source 102. Comme nous le verrons par la suite, la surépaisseur 118 permet d'éviter la déplétion de la région d'extension de source 102 causée par la zone de grille 106.</p><p id="p0036" num="0036">La couche diélectrique de grille 108 est disposée entre la zone de grille 107 et le canal 101 et est réalisée préférentiellement dans un matériau de type high-k tel que du HfO<sub>2</sub>. Dans le prolongement du premier espaceur 112, la couche diélectrique surmonte le canal 101 et est au contact de ce dernier sur toute sa longueur L1 (correspondant à une partie de la longueur totale L2 du canal).</p><p id="p0037" num="0037">La première face latérale 121 du premier espaceur 125 des moyens 110 formant un espace isolant de drain est en contact direct avec les flancs de la couche diélectrique 108 et de la zone de grille 107 en regard. Comme précédemment dans le cas des espaceurs de source, la première face latérale 121 du premier espaceur 125 recouvre le flanc de la couche diélectrique 108 sur toute son épaisseur tOx.</p><p id="p0038" num="0038">La deuxième face latérale 122 du premier espaceur 125 des moyens 110 formant un espace isolant de drain est en contact direct de la première face latérale 123 du deuxième espaceur 126 des moyens 110 formant un espace isolant de drain.</p><p id="p0039" num="0039">Les premier et deuxième espaceurs 125 et 126 des moyens 110 formant un espace isolant de drain surmontent le canal 101 et sont au contact de ce dernier sur toute la longueur restante correspondant à L2-L1 non recouverte par la couche diélectrique de grille 108 et le premier espaceur 112.<!-- EPO <DP n="14"> --></p><p id="p0040" num="0040">On passe ensuite à la région située au-dessus de la région d'extension de drain 103.</p><p id="p0041" num="0041">La région conductrice de drain 105 surmonte la région d'extension de drain 103 et est au contact de celle-ci sur toute sa longueur. Cette région conductrice de drain 105 est par exemple une région métallique obtenue par siliciuration.</p><p id="p0042" num="0042">La deuxième face latérale 124 du deuxième espaceur 126 des moyens 110 formant un espace isolant de drain est au contact du flanc de la région conductrice de drain 105 en regard de ladite deuxième face 124.</p><p id="p0043" num="0043">On remarque qu'une asymétrie a été introduite entre la source et le drain pour réduire le caractère ambipolaire du transistor 100. Ainsi, la zone de grille 106 recouvre seulement une partie du canal 101 à partir de la région d'extension de source 102 alors que le reste du canal 101 du côté de la région d'extension de drain 103 n'est pas recouverte par la zone de grille 106.</p><p id="p0044" num="0044">La <figref idrefs="f0003">figure 5</figref> représente schématiquement la structure d'un transistor à effet tunnel TFET 200 à double grille selon l'invention.</p><p id="p0045" num="0045">Le transistor TFET 200 comporte les mêmes éléments que ceux du transistor à effet tunnel 100 à simple grille de la <figref idrefs="f0002">figure 4</figref> (les références communes sont identiques sur les deux <figref idrefs="f0002">figures 4</figref> et <figref idrefs="f0003">5</figref>). Le transistor 200 intègre en plus une partie inférieure intégrant notamment la grille de commande inférieure. Cette partie inférieure est totalement symétrique de la partie supérieure du transistor par rapport au plan du substrat. Dans ce qui suit, l'association de la notation « ' » (prime) à une référence numérique d'un élément de la <figref idrefs="f0003">figure 5</figref> indique qu'il s'agit d'un élément inférieur (i.e. au-dessous du canal 101). Outre les caractéristiques du transistor 100 de la <figref idrefs="f0002">figure 4</figref>, le transistor 200 comporte sur sa partie inférieure une structure de grille inférieure 106' comportant :
<ul><li>une couche diélectrique 108' de grille ; le matériau de la couche diélectrique 108' est préférentiellement un matériau diélectrique de type high-k tel que le HfO<sub>2</sub> ;<!-- EPO <DP n="15"> --></li><li>une zone conductrice de grille 107' au-dessous de la couche diélectrique de grille 108' et au-contact de celle-ci ; le matériau de la zone conductrice de grille 108' est par exemple un métal ;</li><li>des moyens 110' pour former un espace isolant de drain entre les flancs en regard l'un de l'autre de la structure de grille 106' et de la région conductrice de drain 105' ;</li><li>des moyens 111' pour former un espace isolant de source entre les flancs en regard l'un de l'autre de la structure de grille 106' et la région conductrice de source 104'.</li></ul></p><p id="p0046" num="0046">Les moyens 110' pour former un espace isolant de drain comportent :
<ul><li>un premier espaceur 125' présentant une première face latérale 121' et une deuxième face latérale 122' ;</li><li>un deuxième espaceur 126' présentant une première face latérale 123' et une deuxième face latérale 124'.</li></ul></p><p id="p0047" num="0047">De même, les moyens 111' pour former un espace isolant de source comportent :
<ul><li>un premier espaceur 112' présentant une première face latérale 116' et une deuxième face latérale 115' ;</li><li>un deuxième espaceur 113' présentant une première face latérale 114' et une deuxième face latérale 117'.</li></ul></p><p id="p0048" num="0048">Le transistor 200 se présente sous la forme d'une série d'éléments successifs situés au-dessous de l'ensemble formé par le canal 101 entouré des régions d'extension 102 et 103, dans le sens longitudinal du canal à partir de la région d'extension de source (repéré par la flèche 120) :
<ul><li>la région conductrice de source 104' ;</li><li>le deuxième espaceur 113' des moyens 111' formant un espace isolant de source ;</li><li>le premier espaceur 112' des moyens 111' formant un espace isolant de source ;</li><li>la structure de grille inférieure 106' ;</li><li>le premier espaceur 125' des moyens 110' formant un espace isolant de drain ;<!-- EPO <DP n="16"> --></li><li>le deuxième espaceur 126' des moyens 110' formant un espace isolant de drain ;</li><li>la région conductrice de drain 105'.</li></ul></p><p id="p0049" num="0049">Nous allons dans ce qui suite détailler l'agencement de cette série d'éléments successifs.</p><p id="p0050" num="0050">La région conductrice de source 104' est au-dessous de la région d'extension de source 102 et est au contact de celle-ci sur la première partie de sa longueur. Cette région conductrice de source 104' est par exemple une région métallique obtenue par siliciuration.</p><p id="p0051" num="0051">Le deuxième espaceur 113' des moyens 111' formant un espace isolant de source est au-dessous de la région d'extension de source 102 et est au contact de celle-ci sur la partie de sa longueur non recouverte par la région conductrice de source 104' (i.e. jusqu'à l'interface avec le canal 101). La deuxième face latérale 117' du deuxième espaceur 113' des moyens 111' formant un espace isolant de source est au contact du flanc de la région conductrice de source 104' en regard de ladite deuxième face.</p><p id="p0052" num="0052">Comme le premier espaceur supérieur 112, le premier espaceur 112' des moyens 111' formant un espace isolant de source présente une longueur I (calculée selon le sens longitudinal du canal repéré par la flèche 120) strictement inférieure à 5nm, de manière particulièrement avantageuse comprise entre 1 et 2 nm. Le premier espaceur 112' est au-dessous de l'extrémité 109 du canal 101 et est au contact de cette extrémité sur ladite longueur I. La deuxième face latérale 115' du premier espaceur 112' est en contact direct de la première face latérale 114' du deuxième espaceur 113'.</p><p id="p0053" num="0053">La structure de grille inférieure 106' est au-dessous du canal 101 sur la longueur L1. La structure de grille 106' comporte une couche diélectrique de grille 108' en contact avec le canal 101 et une zone de grille 107' au-dessous de ladite couche diélectrique de grille.</p><p id="p0054" num="0054">La couche diélectrique 108' et la zone de grille 107' présentent des flancs latéraux sensiblement alignés (i.e. ont une longueur L1 identique suivant la direction 120). La première face latérale 116' du premier espaceur 112' des moyens 111' formant un espace isolant de source est en contact direct avec les flancs de la couche diélectrique 108' et de la zone de grille<!-- EPO <DP n="17"> --> 107' en regard. La première face latérale 116' du premier espaceur 112' recouvre le flanc de la couche diélectrique 108' sur toute son épaisseur tOx. Comme évoqué plus haut, l'épaisseur tS de la région d'extension de source 102 est supérieure à l'épaisseur tSi du canal 101 ; de manière particulièrement avantageuse, la région d'extension de source 102 présente une seconde surépaisseur égale à l'épaisseur tOx de la couche diélectrique 108' de sorte que les surfaces inférieures de la région d'extension de source 102 et de la couche diélectrique de grille 108' soient alignées. En d'autres termes, l'épaisseur totale tS de la région d'extension de source 102 est égale à la somme de l'épaisseur tSi du canal 101, de l'épaisseur tOx de la couche diélectrique supérieure de grille 108 et de l'épaisseur tOx de la couche diélectrique inférieure de grille 108' (i.e. tS=tSi +2.tOx). La <figref idrefs="f0003">figure 6</figref> représente un agrandissement de la zone active du transistor 200 montrant l'augmentation de l'épaisseur tS de la zone d'extension de source 102 par rapport à l'épaisseur tSi du canal 101.</p><p id="p0055" num="0055">La couche diélectrique de grille 108' est disposée entre la zone de grille 107' et le canal 101 et est réalisée préférentiellement dans un matériau de type high-k tel que du HfO<sub>2</sub>. Dans le prolongement du premier espaceur 112', la couche diélectrique 108' est au-dessous du canal 101 et est au contact de ce dernier sur toute sa longueur L1 (correspondant à une partie de la longueur L2 du canal).</p><p id="p0056" num="0056">La première face latérale 121' du premier espaceur 125' des moyens 110' formant un espace isolant de drain est en contact direct avec les flancs de la couche diélectrique 108' et de la zone de grille 107' qui sont en regard. Comme précédemment dans le cas des espaceurs de source, la première face latérale 121' du premier espaceur 125' recouvre le flanc de la couche diélectrique 108' sur toute son épaisseur tOx.</p><p id="p0057" num="0057">La deuxième face latérale 122' du premier espaceur 125' des moyens 110' formant un espace isolant de drain est en contact direct de la première face latérale 123' du deuxième espaceur 126' des moyens 110' formant un espace isolant de drain.</p><p id="p0058" num="0058">Les premier et deuxième espaceurs 125' et 126' des moyens 110' formant un espace isolant de drain sont au-dessous du canal 101 et sont au<!-- EPO <DP n="18"> --> contact de ce dernier sur toute la longueur restante correspondant à L2-L1 non recouverte par la couche diélectrique de grille 108' et le premier espaceur 112'.</p><p id="p0059" num="0059">On passe ensuite à la région située au-dessous de la région d'extension de drain 103.</p><p id="p0060" num="0060">La région conductrice de drain 105' est au-dessous de la région d'extension de drain 103 et est au contact de celle-ci sur toute sa longueur. Cette région conductrice de drain 105' est par exemple une région métallique obtenue par siliciuration.</p><p id="p0061" num="0061">La deuxième face latérale 124' du deuxième espaceur 126' des moyens 110' formant un espace isolant de drain est au contact du flanc de la région conductrice de drain 105' en regard de ladite deuxième face 124'.</p><p id="p0062" num="0062">La <figref idrefs="f0004">figure 7</figref> représente l'évolution de la densité ID du courant I<sub>on</sub> en fonction de la tension de grille VG positive en maintenant une tension positive constante au niveau du drain de façon à polariser la diode PiN en inverse. Deux caractéristiques courant-tension sont représentées : la première caractéristique 300 correspondant à la caractéristique du transistor 1 de la <figref idrefs="f0001">figure 1</figref> et la seconde caractéristique 301 correspond à la caractéristique du transistor 200 de la <figref idrefs="f0003">figure 5</figref>. Les résultats présentés sur ses deux courbes montrent clairement que le courant I<sub>on</sub> est bien supérieur dans le cas du transistor 200 selon l'invention que dans le cas du transistor 1 selon l'état de la technique.</p><p id="p0063" num="0063">La <figref idrefs="f0004">figure 8</figref> représente les mêmes caractéristiques courant-tension que celles de la <figref idrefs="f0004">figure 7</figref> mais en échelle semi-logarithmique. On observe que la pente sous le seuil du transistor selon l'invention est supérieure à la pente sous le seuil du transistor selon l'état de la technique. Cet effet est particulièrement intéressant dans la mesure où plus la pente sous le seuil est élevée, plus le courant sous seuil sera négligeable pour une tension de grille donnée.</p><p id="p0064" num="0064">Les <figref idrefs="f0005 f0006">figures 9a à 9c</figref> illustrent les densités de courant pour différents transistors TFET ayant chacun une épaisseur de canal tSi égale à 3nm et une épaisseur tOx de couche diélectrique inférieure et supérieure de grille égale à 3nm.<!-- EPO <DP n="19"> --></p><p id="p0065" num="0065">Les transistors utilisés sont respectivement :
<ul><li>un transistor tel que le transistor 1 de la <figref idrefs="f0001">figure 1</figref> pour lequel l'épaisseur tS de la région d'extension de source est égale à 3nm, c'est-à-dire à l'épaisseur tSi du canal (<figref idrefs="f0005">figure 9a</figref>) ;</li><li>un transistor selon l'invention pour lequel l'épaisseur totale tS de la région d'extension de source est égale à égale à 5nm ; en d'autres termes, l'épaisseur tS est strictement supérieure à l'épaisseur du canal tSi et inférieure à la somme de l'épaisseur tSi du canal, de l'épaisseur tOx de la couche diélectrique supérieure de grille et de l'épaisseur tOx de la couche diélectrique inférieure de grille (i.e. tS=tSi +2.tOx) (<figref idrefs="f0005">figure 9b</figref>) ;</li><li>un transistor selon l'invention tel que représenté en <figref idrefs="f0003">figure 5</figref> pour lequel l'épaisseur totale tS de la région d'extension de source est égale à - 9nm ; en d'autres termes, l'épaisseur tS est égale à la somme de l'épaisseur tSi du canal, de l'épaisseur tOx de la couche diélectrique supérieure de grille et de l'épaisseur tOx de la couche diélectrique inférieure de grille (i.e. tS=tSi +2.tOx) (<figref idrefs="f0006">figure 9c</figref>) ;</li></ul></p><p id="p0066" num="0066">On constate que la densité de courant dans le canal (référencé par la lettre C sur les <figref idrefs="f0005 f0006">figures 9a à 9c</figref> augmente lorsque l'épaisseur tS augmente. Une augmentation de l'épaisseur tS au-delà de tSi + 2.tOx (ou au-delà de tSi + tOx dans le cas d'un transistor à simple grille) ne permet pas d'augmenter davantage la densité de courant dans le canal. En revanche, une telle épaisseur pourrait entraîner un contact entre la région d'extension de source et le premier espaceur low-k (i.e. les premiers espaceurs 112 et 112') au-dessus de la couche diélectrique de grille : un tel contact n'est pas souhaitable car il pourrait alors induire des capacités parasites. L'absence d'effet d'une augmentation de l'épaisseur tS au-delà de tSi + 2.tOx est confirmée par la <figref idrefs="f0008">figure 10</figref> qui représente l'évolution de la densité de courant de conduction en fonction de la tension de grille pour des transistors TFET présentant différentes épaisseurs de région d'extension de source. On constate sur cette figure que le courant de conduction change peu lorsque l'épaisseur devient supérieure ou égale à 9nm (les courbes pour tS=9 et 13nm sont quasiment confondues) ; la diminution est en revanche déjà sensible lorsqu'on<!-- EPO <DP n="20"> --> passe de 9nm à 7nm et encore plus sensible quand on passe de 9nm à 5nm.</p><p id="p0067" num="0067">L'influence de l'épaisseur tS sur le transistor selon l'invention s'explique par l'influence de cette épaisseur sur la zone de déplétion à l'interface entre le canal et la zone d'extension de source. Les <figref idrefs="f0006 f0007">figures 11a à 11c</figref> illustrent les zones de déplétion D (la ligne pleine délimite la zone de déplétion) pour des transistors TFET présentant des épaisseurs de région d'extension de source égales à 3nm (<figref idrefs="f0006">figure 11a</figref>), 5nm (<figref idrefs="f0007">figure 11b</figref>) et 9nm (<figref idrefs="f0007">figure 11c</figref>). Plus l'épaisseur est importante plus la ligne pleine se rapproche de l'interface de sorte que la région de déplétion est réduite.</p><p id="p0068" num="0068">On peut toutefois envisager d'utiliser une épaisseur tS de région d'extension de source supérieure à tSi + 2.tOx dans le cas d'un transistor à double grille (ou supérieure à tSi + tOx dans le cas d'un transistor à simple grille) mais cela suppose de facetter les parties latérales de la région d'extension de source de manière à éviter les contacts avec le premier espaceur low-k. De tels procédés de facettage permettant d'élever la région d'extension de source au-dessus de la surface supérieure de la couche diélectrique de grille supérieure et/ou au-dessous de la surface inférieure de la couche diélectrique de grille inférieure sont par exemple décrits dans les documents (en particulier sur l'angle des facettes) <nplcit id="ncit0002" npl-type="s"><text>« Impact of Epi Facets on Deep Submicron Elevated Source/Drain MOSFET Characteristics » (Jie J. Sun and Carlton M. Osburn, - IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 45, NO. 6, JUNE 1998</text></nplcit>) ou <nplcit id="ncit0003" npl-type="s"><text>« Ultra-shallow in-situ-doped raised source drain structure for sub-tenth micron CMOS » (Y.Nakahar, K. Takeuchi, T.Tatsumi, Y.Ochiai, S.Manako, S.Samukawa and A.Furukawa, VLSI symp 1996, pp. 174-475</text></nplcit>).</p><p id="p0069" num="0069">Comme nous l'avons évoqué plus haut, les premiers espaceurs supérieur et inférieur 112 et 112' des moyens 111 et 111' formant un espace isolant de source présentent chacun une longueur I strictement inférieure à 5nm et de manière particulièrement avantageuse comprise entre 1 et 2 nm. L'effet de cette longueur sur le transistor selon l'invention est illustré sur la <figref idrefs="f0008">figure 12</figref> qui représente quatre caractéristiques courant-tension (courant de conduction Ion en fonction de la tension de grille) pour quatre transistors se-Ion<!-- EPO <DP n="21"> --> l'invention présentant respectivement des longueurs d'espaceur de 1, 2, 3 et 4nm. Les caractéristiques des transistors selon l'invention possédant une longueur de premier espaceur de 1 ou 2nm sont très proches et présentent des courants de conduction plus élevés que les caractéristiques des transistors selon l'invention présentant des longueurs de premier espaceur égales à 3 ou 4nm.</p><p id="p0070" num="0070">On notera que l'une des conséquences de la structure du transistor selon l'invention est que le dopage de la région d'extension de source est en retrait par rapport à la grille d'une longueur correspondant à la longueur du premier espaceur (i.e. préférentiellement comprise entre 1 et 2nm). Technologiquement, le dopage de la région de source est réalisé après la réalisation du premier espaceur : dès lors, le dopage s'arrête avant le premier espaceur. Ainsi, il n'y a aucun contact de type p+/high-k et on évite la déplétion au niveau de la région d'extension de source.</p><p id="p0071" num="0071">Les <figref idrefs="f0009 f0010 f0011 f0012">figures 13a à 13h</figref> illustrent les étapes d'un premier mode de réalisation d'un procédé de fabrication d'un dispositif selon l'invention. Selon cette première variante de réalisation, on utilisera une seule épitaxie pour la réalisation des zones de source et de drain. L'exemple est celui d'un transistor TFET de type N.</p><p id="p0072" num="0072">Selon la première étape 401 illustrée en <figref idrefs="f0009">figure 13a</figref>, on utilise un substrat du type semiconducteur sur isolant ou SOI (« Silicon On Insulator ») comprenant une première couche semiconductrice 500, par exemple à base de silicium sur laquelle repose une couche isolante 501 telle qu'une couche d'oxyde enterré (BOX ou « burried oxide » en anglais) à base de SiO<sub>2</sub> (le BOX peut être épais, par exemple sur une épaisseur de 145nm, ou préférentiellement mince pour le contrôle électrostatique, par exemple sur une épaisseur de 25nm). On a ensuite une fine couche semiconductrice 502 (par exemple un film mince de silicium par exemple sur une épaisseur inférieure à 30 nm voire inférieure à 10nm pour une technologie SOI de type « fully depleted »).</p><p id="p0073" num="0073">Selon cette même étape 401, on va définir la zone active 503, par exemple par la réalisation de tranchées 504. Ces tranchées sont réalisées par un procédé d'isolation par tranchées (STI pour « Shallow Trench Isolation).<!-- EPO <DP n="22"> --> En STI, une gravure localisée des tranchées dans le substrat SOI est réalisée. Cette étape est suivie d'un remplissage des tranchées 504 de silice.</p><p id="p0074" num="0074">La zone active 503 peut également être réalisée par une gravure MESA.</p><p id="p0075" num="0075">La seconde étape 402 illustrée en <figref idrefs="f0009">figure 13b</figref> consiste à réaliser la structure de grille 505. Pour ce faire, on dépose par exemple une couche de diélectrique high-k 506 tel que du Hf02 puis une couche métallique et/ou de polysilicium dopé 507. La zone de grille 505 est ensuite obtenue par lithographie et gravure (avec arrêt sur la couche 502 de silicium) des couches diélectrique et métal/polySi déposées précédemment. On notera qu'on peut également déposer un masque dur (par exemple en SiN) au-dessus de la zone de grille 505 pour ne pas avoir de Silicium apparent en haut de la zone de grille (et éviter un impact sur la surface de grille au moment des épitaxies de source et de drain à venir).</p><p id="p0076" num="0076">La troisième étape 403 illustrée en <figref idrefs="f0010">figure 13c</figref> consiste à réaliser les premiers espaceurs 508 et 509 (côté source et drain équivalents aux premiers espaceurs 112 et 125 de la <figref idrefs="f0002">figure 4</figref>). Cette réalisation est par exemple obtenue en faisant un dépôt conforme d'un matériau diélectrique de type low-k (tel que du SiO<sub>2</sub>) sur une épaisseur typiquement inférieure à 10nm suivi d'une gravure anisotrope de type gravure sèche RIE (pour « Reactive Ion Etching »). Cette gravure anisotrope permet de définir la longueur I des espaceurs 508 et 509 (calculée selon le sens longitudinal du canal) strictement inférieure à 5nm, typiquement comprise entre 1 et 4 nm.</p><p id="p0077" num="0077">Selon l'étape 404 illustrée en <figref idrefs="f0010">figure 13d</figref>, on réalise par les régions d'extension de source 510 et de drain 511 par épitaxie sélective d'un matériau semiconducteur (par exemple du Si ou du SiGe non dopé, l'implantation pour la réalisation des dopages N et P restant à faire).</p><p id="p0078" num="0078">L'épitaxie sélective permet notamment d'obtenir une épaisseur t<sub>S</sub> de la région d'extension de source 510 supérieure à l'épaisseur t<sub>Si</sub> du canal (i.e. épaisseur de la zone active 503).</p><p id="p0079" num="0079">Contrairement au cas de la <figref idrefs="f0002">figure 4</figref>, la surépaisseur est ici supérieure (et non égale) à l'épaisseur t<sub>Ox</sub> de la couche diélectrique 506. Afin d'éviter un<!-- EPO <DP n="23"> --> contact entre la région d'extension de source et l'espaceur 508 au-dessus de la couche diélectrique 506, il est donc ici préférable de facetter la région d'extension de source en introduisant un angle θ entre les flancs respectifs de la région d'extension de source 510 et le premier espaceur 508.</p><p id="p0080" num="0080">L'angle θ est compris entre 1 ° et 45°.</p><p id="p0081" num="0081">On choisira l'épaisseur de la zone d'extension de source 510 typiquement comprise entre 5 et 20nm, le choix de ladite épaisseur étant fait de façon à minimiser les capacités et résistances parasites entre les zones de source/drain et la zone de grille.</p><p id="p0082" num="0082">Bien entendu, il est également possible de réaliser une zone d'extension de source parfaitement rectangulaire (cas des <figref idrefs="f0002">figures 4</figref> et <figref idrefs="f0003">5</figref>) sans facettes.</p><p id="p0083" num="0083">De par l'utilisation d'une seule épitaxie, il ressort ici que la zone d'extension de drain 511 est parfaitement symétrique de la zone d'extension de source 510. Par conséquent, les zones 510 et 511 ont ici la même épaisseur contrairement aux cas des <figref idrefs="f0002">figures 4</figref> et <figref idrefs="f0003">5</figref> où seule la zone d'extension de source était surélevée.</p><p id="p0084" num="0084">Selon l'étape 405 illustrée en <figref idrefs="f0011">figure 13e</figref>, on réalise le dopage P+ de la zone d'extension de source 510. Ce dopage est réalisé en définissant tout d'abord un caisson de résine (non représenté) dans lequel on ouvre la zone à doper (l'ouverture est obtenue par lithographie et gravure). La zone ouverte est dopée P+ par implantation ionique (par exemple une implantation par des ions B ou des ions BF2). Le caisson de résine est ensuite retiré par une méthode de type « stripping » ou « lift-off ».</p><p id="p0085" num="0085">Selon l'étape 406 illustrée en <figref idrefs="f0011">figure 13f</figref>, on définit les seconds espaceurs 512 et 513 respectivement en contact avec les premiers espaceurs 508 et 509. Cette définition peut être obtenue par dépôt conforme d'un matériau diélectrique tel que du SiO<sub>2</sub> ou du SiN (ou un empilement SiN/SiO<sub>2</sub>) puis par gravure anisotrope. La durée de la gravure dépend de la longueur des seconds espaceurs typiquement comprise entre 5 et 15nm.</p><p id="p0086" num="0086">Selon l'étape 407 illustrée en <figref idrefs="f0012">figure 13g</figref>, on va réaliser le dopage N+ de la zone d'extension de drain 511. Ce dopage est réalisé en définissant tout d'abord un caisson de résine 514 dans lequel on ouvre la zone à doper<!-- EPO <DP n="24"> --></p><p id="p0087" num="0087">(l'ouverture est obtenue par lithographie et gravure). La zone ouverte est dopée N+ par implantation ionique (par exemple une implantation par des ions As ou P).</p><p id="p0088" num="0088">Selon l'étape 408 illustrée en <figref idrefs="f0012">figure 13h</figref>, on finalise le dispositif selon l'invention ; pour ce faire, le caisson de résine 514 est retiré par une méthode de type « stripping » ou « lift-off ». Afin d'activer les atomes dopants et de guérir les défauts dus au bombardement, on réalise ensuite un recuit d'implantation (dit également recuit d'activation). Afin de minimiser la résistance des zones d'extension de drain 511 et de source 510 réalisées en silicium monocristallin dopé, on effectue également une étape de siliciuration de ces zones 515 et 516 ; la siliciuration correspond à la métallisation de ces zones.</p><p id="p0089" num="0089">Les <figref idrefs="f0013 f0014 f0015">figures 14a à 14f</figref> illustrent les étapes d'un second mode de réalisation d'un procédé de fabrication d'un dispositif selon l'invention. Selon cette seconde variante de réalisation, on utilisera une seule épitaxie pour la réalisation de la zone de source (et pas d'épitaxie pour la zone de drain). L'exemple est à nouveau celui d'un transistor TFET de type N.</p><p id="p0090" num="0090">Les premières étapes non représentées de cette seconde variante sont identiques aux étapes illustrées aux <figref idrefs="f0009 f0010">figures 13a à 13c</figref>.</p><p id="p0091" num="0091">Selon l'étape 600 illustrée en <figref idrefs="f0013">figure 14a</figref>, on dépose un masque dur 701 recouvrant toute le dispositif à l'exception de la zone de source où l'on va épitaxier une zone d'extension de source surélevée. Pour ce faire, on dépose une couche de diélectrique (oxyde ou nitrure/oxyde) puis on réalise une lithographie et une gravure de la couche diélectrique pour ouvrir la couche 701 au niveau de la zone 702 où l'on veut réaliser l'épitaxie.</p><p id="p0092" num="0092">Selon l'étape 601 illustrée en <figref idrefs="f0013">figure 14b</figref>, on réalise la région d'extension de source 510 par épitaxie sélective d'un matériau semiconducteur (par exemple du Si ou du SiGe non dopé, l'implantation pour la réalisation du dopage P restant à faire).</p><p id="p0093" num="0093">L'épitaxie sélective permet notamment d'obtenir une épaisseur t<sub>S</sub> de la région d'extension de source 510 supérieure à l'épaisseur t<sub>Si</sub> du canal (i.e. épaisseur de la zone active 503).<!-- EPO <DP n="25"> --></p><p id="p0094" num="0094">Contrairement au cas de la <figref idrefs="f0002">figure 4</figref>, la surépaisseur est ici supérieure (et non égale) à l'épaisseur t<sub>Ox</sub> de la couche diélectrique 506. Afin d'éviter un contact entre la région d'extension de source et l'espaceur 508 au-dessus de la couche diélectrique 506, il est donc ici préférable de facetter la région d'extension de source en introduisant un angle θ entre les flancs respectifs de la région d'extension de source 510 et le premier espaceur 508.</p><p id="p0095" num="0095">On choisira l'épaisseur de la zone d'extension de source 510 typiquement comprise entre 5 et 20nm.</p><p id="p0096" num="0096">Bien entendu, il est également possible de réaliser une zone d'extension de source parfaitement rectangulaire (cas des <figref idrefs="f0002">figures 4</figref> et <figref idrefs="f0003">5</figref>) sans facettes. Contrairement à la <figref idrefs="f0010">figure 13d</figref>, on utilise ici une épitaxie uniquement pour la réalisation d'une zone de source surélevée et non pour la réalisation simultanée des zones de source et de drain surélevées.</p><p id="p0097" num="0097">On notera qu'il est également possible de réaliser directement le dopage de la zone d'extension de source 510 en mettant en oeuvre une épitaxie dopée (ici par exemple une zone P+ avec du silicium ou du SiGe dopée in situ avec du bore).</p><p id="p0098" num="0098">Selon l'étape 602 illustrée en <figref idrefs="f0014">figure 14c</figref>, on réalise le dopage P+ de la zone d'extension de source 510. Ce dopage est réalisé en définissant tout d'abord un caisson de résine (non représenté) dans lequel on ouvre la zone à doper (l'ouverture est obtenue par lithographie et gravure). La zone ouverte est dopée P+ par implantation ionique (par exemple une implantation par des ions B ou des ions BF2). Le caisson de résine ainsi que le masque dur 701 sont ensuite retirés par une méthode de type « stripping » ou « lift-off » .</p><p id="p0099" num="0099">Selon l'étape 603 illustrée en <figref idrefs="f0014">figure 14d</figref>, on définit les seconds espaceurs 512 et 513 respectivement en contact avec les premiers espaceurs 508 et 509. Cette définition peut être obtenue par dépôt conforme d'un matériau diélectrique tel que du SiO<sub>2</sub> ou du SiN (ou un empilement SiN/SiO<sub>2</sub>) puis par gravure anisotrope. La durée de la gravure dépend de la longueur des seconds espaceurs typiquement comprise entre 5 et 15nm.</p><p id="p0100" num="0100">Selon l'étape 604 illustrée en <figref idrefs="f0015">figure 14e</figref>, on va réaliser le dopage N+ de la zone d'extension de drain 511. Ce dopage est réalisé en définissant<!-- EPO <DP n="26"> --> tout d'abord un caisson de résine 514 dans lequel on ouvre la zone 703 à doper (l'ouverture est obtenue par lithographie et gravure). La zone ouverte est dopée N+ par implantation ionique (par exemple une implantation par des ions As ou P) de façon à obtenir la zone d'extension de drain 511 dopée. Contrairement à la zone d'extension de drain 511 de la <figref idrefs="f0012">figure 13h</figref> (première variante), la zone d'extension de drain 511 de la <figref idrefs="f0015">figure 14e</figref> n'est pas surélevée (i.e. le dopage N+ est fait directement dans la zone active). En outre, le fait d'avoir préalablement réalisé le second espaceur entraîne un décalage de la zone d'extension de drain 511 rendant le dispositif asymétrique : cette asymétrie réduit le caractère ambipolaire du dispositif ainsi que le courant à l'état bloqué.</p><p id="p0101" num="0101">Selon l'étape 605 illustrée en <figref idrefs="f0015">figure 14f</figref>, on finalise le dispositif selon l'invention ; pour ce faire, le caisson de résine 514 est retiré par une méthode de type « stripping » ou « lift-off ». On réalise ensuite un recuit d'implantation et on effectue également une étape de siliciuration de ces zones 515 et 516 ; la siliciuration correspond à la métallisation de ces zones. Le principal inconvénient de cette solution est qu'on ne dispose que d'une surface réduite pour effectuer la siliciuration côté drain.</p><p id="p0102" num="0102">Les <figref idrefs="f0016 f0017">figures 15a à 15d</figref> illustrent les étapes d'un troisième mode de réalisation d'un procédé de fabrication d'un dispositif selon l'invention visant à résoudre le problème cité ci-dessus. Selon cette troisième variante de réalisation, on utilisera deux épitaxies : une première épitaxie pour la réalisation de la zone de source et une deuxième épitaxie pour la zone de drain. L'exemple est à nouveau celui d'un transistor TFET de type N.</p><p id="p0103" num="0103">Les premières étapes non représentées de cette troisième variante sont identiques aux étapes illustrées aux <figref idrefs="f0009 f0010">figures 13a à 13c</figref> puis aux étapes 14a à 14d.</p><p id="p0104" num="0104">Selon l'étape 800 représentée en <figref idrefs="f0016">figure 15a</figref>, on dépose un masque dur 800 recouvrant toute le dispositif à l'exception de la zone de drain où l'on va épitaxier une zone d'extension de drain surélevée. Pour ce faire, on dépose une couche de diélectrique (oxyde ou nitrure/oxyde) puis on réalise une lithographie et une gravure de la couche diélectrique pour ouvrir la couche 900 au niveau de la zone où l'on veut réaliser l'épitaxie.<!-- EPO <DP n="27"> --></p><p id="p0105" num="0105">Selon l'étape 801 illustrée en <figref idrefs="f0016">figure 15b</figref>, on réalise la région d'extension de drain 511 par épitaxie sélective d'un matériau semiconducteur (par exemple du Si non dopé ou du Si:C, l'implantation pour la réalisation du dopage N restant à faire).</p><p id="p0106" num="0106">L'épitaxie sélective permet notamment d'obtenir une épaisseur de la région d'extension de drain 511 supérieure à l'épaisseur du canal (i.e. épaisseur de la zone active 503).</p><p id="p0107" num="0107">Toutefois, contrairement au cas de la <figref idrefs="f0010">figure 13d</figref>, la région d'extension de drain 511 est réalisée indépendamment de la région d'extension de source 510 de sorte que les épaisseurs de ces régions 510 et 511 ne sont pas nécessairement identiques. De même, la région d'extension de drain est ici représentée avec des facettes mais ces dernières restent facultatives et sont pas nécessairement identiques aux facettes de la région d'extension de source formant un angle θ avec le premier espaceur 508. En d'autres termes, ce troisième mode de réalisation permet de relâcher considérablement les contraintes en séparant la réalisation des deux zones d'extension de drain et de source tout en permettant de surélever la zone d'extension de drain (et donc d'obtenir une zone de siliciuration plus importante).</p><p id="p0108" num="0108">On choisira l'épaisseur de la zone d'extension de drain 511 typiquement comprise entre 5 et 20nm.</p><p id="p0109" num="0109">On notera qu'il est également possible de réaliser directement le dopage de la zone d'extension de drain 511 en mettant en oeuvre une épitaxie dopée (ici par exemple une zone N+ avec du silicium ou du Si:C dopée in situ avec du P).</p><p id="p0110" num="0110">Selon l'étape 802 illustrée en <figref idrefs="f0017">figure 15c</figref>, on va réaliser le dopage N+ de la zone d'extension de drain 511. Ce dopage est réalisé en définissant tout d'abord un caisson de résine 901 dans lequel on ouvre la zone 902 à doper (l'ouverture est obtenue par lithographie et gravure). La zone ouverte est dopée N+ par implantation ionique (par exemple une implantation par des ions As ou P) de façon à obtenir la zone d'extension de drain 511 dopée. A nouveau, le fait d'avoir préalablement réalisé le second espaceur entraîne un décalage de la zone d'extension de drain 511 rendant le dispositif<!-- EPO <DP n="28"> --> asymétrique : cette asymétrie réduit le caractère ambipolaire du dispositif ainsi que le courant à l'état bloqué.</p><p id="p0111" num="0111">Selon l'étape 803 illustrée en <figref idrefs="f0017">figure 15d</figref>, on finalise le dispositif selon l'invention ; pour ce faire, le caisson de résine 901 et le masque dur 900 sont retirés par une méthode de type « stripping » ou « lift-off ». Afin d'activer les atomes dopants et de guérir les défauts dus au bombardement, on réalise ensuite un recuit d'implantation (dit également recuit d'activation). Afin de minimiser la résistance des zones d'extension de drain 511 et de source 510 réalisées en silicium monocristallin dopé, on effectue également une étape de siliciuration de ces zones 515 et 516 ; la siliciuration correspond à la métallisation de ces zones.</p><p id="p0112" num="0112">L'invention trouve une application particulièrement intéressante dans le cas des applications de faible puissance ou l'électronique basse tension, par exemple dans le cas de la réalisation de mémoire statique SRAM (« Static Random Access Memory » en langue anglaise).</p><p id="p0113" num="0113">Bien entendu, le transistor selon l'invention n'est pas limité aux modes de réalisation qui viennent d'être décrits à titre indicatif et nullement limitatif en référence aux figures.</p><p id="p0114" num="0114">Ainsi, même si l'invention a été plus particulièrement décrite dans le cas d'un transistor à effet tunnel de type N, il est entendu qu'elle s'applique tout autant à un transistor à effet tunnel de type P en inversant le dopage P et N des régions semi-conductrices de source et de drain.</p><p id="p0115" num="0115">En outre, même si les différentes courbes présentées ont été obtenues pour des transistors à double grille, il est entendu que des résultats semblables sont obtenus pour un transistor selon l'invention à simple grille.</p></description><claims mxw-id="PCLM56976310" lang="FR" load-source="patent-office"><!-- EPO <DP n="29"> --><claim id="c-fr-0001" num="0001"><claim-text>Transistor (100, 200) à effet tunnel comportant :
<claim-text>- un canal (101) réalisé dans un matériau semi-conducteur intrinsèque ;</claim-text>
<claim-text>- des régions d'extension de source (102) et de drain (103) de part et d'autre dudit canal (101), en contact avec le matériau semi-conducteur intrinsèque dudit canal (101), ladite région d'extension de source (102) étant réalisée dans un matériau semi-conducteur dopé selon un premier type de dopage P ou N et ladite région d'extension de drain (103) étant réalisée dans un matériau semi-conducteur dopé selon un second type de dopage inverse dudit premier type de dopage ;</claim-text>
<claim-text>- des régions conductrices de source (104) et de drain (105) respectivement en contact avec les régions d'extension de source (102) et de drain (103) et s'étendant respectivement au-dessus des régions d'extension de source (102) et de drain (103) ;</claim-text>
<claim-text>- une structure de grille (106) surmontant ledit canal (101) et agencée de sorte qu'une extrémité (109) dudit canal n'est pas recouverte par la structure de grille (106) du côté de la région d'extension de source (102), ladite structure de grille (106) comportant :
<claim-text>○ une couche diélectrique (108) de grille en contact avec ledit canal (101) ;</claim-text>
<claim-text>○ une zone de grille (107) au-dessus de ladite couche diélectrique (108) de grille de sorte que ladite couche diélectrique (108) de grille est disposée entre ladite zone de grille (107) et ledit canal (101) ;</claim-text></claim-text>
<claim-text>- des moyens (110) pour former un espace isolant de drain entre les flancs respectifs de ladite structure de grille (106) et de ladite région conductrice de drain (105) en regard l'un de l'autre ;</claim-text>
<claim-text>- des moyens (111) pour former un espace isolant de source entre les flancs respectifs de ladite structure de grille (106) et ladite région conductrice de source (104) en regard l'un de l'autre, lesdits moyens<!-- EPO <DP n="30"> --> comportant un premier (112) et un deuxième (113) espaceur diélectriques présentant chacun une première (116, 114) et une deuxième face latérale (115, 117) ;</claim-text>
ledit transistor (100, 200) étant <b>caractérisé en ce que</b> :
<claim-text>- ladite région d'extension de source (102) possède une épaisseur strictement (tS) supérieure à celle (tSi) du canal (101) de sorte que ladite région d'extension de source (102) présente une surépaisseur (118) en regard de ladite couche diélectrique (108) de grille ;</claim-text>
<claim-text>- la première face (116) dudit premier espaceur (112) est au contact du flanc de ladite zone de grille (107) suivi du flanc de ladite couche diélectrique (108) de grille de sorte que ladite première face (116) recouvre l'intégralité du flanc de ladite couche diélectrique (108) ;</claim-text>
<claim-text>- la deuxième face (115) dudit premier espaceur (112) est au contact de la première face (114) dudit deuxième espaceur (113) et se prolonge le long du flanc de la surépaisseur (118) de la région d'extension de source (102) ;</claim-text>
<claim-text>- le premier espaceur (112) recouvre la surface supérieure de l'extrémité (109) dudit canal (101) non recouverte par la structure de grille (106) et présente une longueur (1) strictement inférieure à 5nm, ladite longueur (1) étant mesurée selon la direction longitudinale (120) dudit canal (101).</claim-text></claim-text></claim><claim id="c-fr-0002" num="0002"><claim-text>Transistor selon la revendication précédente <b>caractérisé en ce que</b> ledit premier espaceur est réalisé dans un matériau diélectrique low-k et ladite couche diélectrique de grille est réalisée dans un matériau high-k.</claim-text></claim><claim id="c-fr-0003" num="0003"><claim-text>Transistor selon la revendication précédente <b>caractérisé en ce que</b> ledit deuxième espaceur est réalisé dans un matériau diélectrique low-k.<!-- EPO <DP n="31"> --></claim-text></claim><claim id="c-fr-0004" num="0004"><claim-text>Transistor selon l'une des revendications précédentes <b>caractérisé en ce que</b> la longueur dudit premier espaceur est comprise entre 1 et 4 nm.</claim-text></claim><claim id="c-fr-0005" num="0005"><claim-text>Transistor selon la revendication précédente <b>caractérisé en ce que</b> la longueur dudit premier espaceur est comprise entre 1 et 2 nm.</claim-text></claim><claim id="c-fr-0006" num="0006"><claim-text>Transistor selon l'une des revendications précédentes <b>caractérisé en ce que</b> ladite surépaisseur de ladite région d'extension de source est sensiblement égale à l'épaisseur de la couche diélectrique de grille.</claim-text></claim><claim id="c-fr-0007" num="0007"><claim-text>Transistor selon l'une des revendications précédentes <b>caractérisé en ce que</b> ledit canal et ladite région d'extension de drain présentent la même épaisseur.</claim-text></claim><claim id="c-fr-0008" num="0008"><claim-text>Transistor selon l'une des revendications précédentes <b>caractérisé en ce que</b> ladite région conductrice de drain recouvre intégralement la région d'extension de drain.</claim-text></claim><claim id="c-fr-0009" num="0009"><claim-text>Transistor selon l'une des revendications précédentes <b>caractérisé en ce que</b> lesdits moyens pour former un espace isolant de drain entre les flancs respectifs de ladite structure de grille et de ladite région conductrice de drain en regard l'un de l'autre sont au contact dudit canal et s'étendent au-dessus de l'extrémité dudit canal du côté de la région d'extension de drain.</claim-text></claim><claim id="c-fr-0010" num="0010"><claim-text>Transistor selon l'une des revendications précédentes <b>caractérisé en ce que</b> ledit transistor est un transistor à double grille présentant une structure symétrique au-dessus et au-dessous dudit canal prolongé de part et d'autre par les régions d'extension de source et de drain, ledit transistor comportant :
<claim-text>- des secondes régions conductrices de source et de drain respectivement en contact avec les régions d'extension de source et de drain et<!-- EPO <DP n="32"> --> s'étendant respectivement au-dessous des régions d'extension de source et de drain ;</claim-text>
<claim-text>- une seconde structure de grille au-dessous dudit canal et agencée de sorte qu'une extrémité dudit canal n'est pas recouverte par la seconde structure de grille du côté de la région d'extension de source, ladite seconde structure de grille comportant :
<claim-text>○ une couche diélectrique de grille en contact avec ledit canal ;</claim-text>
<claim-text>○ une zone de grille au-dessous de ladite couche diélectrique de grille de sorte que ladite couche diélectrique de grille est disposée entre ladite zone de grille et ledit canal ;</claim-text></claim-text>
<claim-text>- des moyens pour former un espace isolant de drain entre les flancs respectifs de ladite seconde structure de grille et de ladite seconde région conductrice de drain en regard l'un de l'autre ;</claim-text>
<claim-text>- des moyens pour former un espace isolant de source entre les flancs respectifs de ladite seconde structure de grille et ladite seconde région conductrice de source en regard l'un de l'autre, lesdits moyens comportant un premier et un deuxième espaceur diélectriques inférieurs présentant chacun une première et une deuxième face latérale ;<br/>
ladite région d'extension de source présentant une seconde surépaisseur en regard de ladite couche diélectrique de grille de ladite seconde structure de grille,<br/>
la première face dudit premier espaceur inférieur étant au contact du flanc de ladite zone de grille suivi du flanc de ladite couche diélectrique de grille de ladite seconde structure de grille de sorte que ladite première face recouvre l'intégralité du flanc de ladite couche diélectrique,<br/>
la deuxième face dudit premier espaceur inférieur étant au contact de la première face dudit deuxième espaceur inférieur et se prolonge le long du flanc de ladite seconde surépaisseur de la région d'extension de source,<br/>
le premier espaceur inférieur recouvrant la surface inférieure de l'extrémité dudit canal non recouverte par la seconde structure de<!-- EPO <DP n="33"> --> grille et présentant une longueur strictement inférieure à 5nm, ladite longueur étant mesurée selon la direction longitudinale dudit canal.</claim-text></claim-text></claim></claims><drawings mxw-id="PDW16667091" load-source="patent-office"><!-- EPO <DP n="34"> --><figure id="f0001" num="1,2"><img id="if0001" file="imgf0001.tif" wi="165" he="226" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="35"> --><figure id="f0002" num="3,4"><img id="if0002" file="imgf0002.tif" wi="165" he="212" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="36"> --><figure id="f0003" num="5,6"><img id="if0003" file="imgf0003.tif" wi="165" he="222" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="37"> --><figure id="f0004" num="7,8"><img id="if0004" file="imgf0004.tif" wi="165" he="194" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="38"> --><figure id="f0005" num="9a,9b"><img id="if0005" file="imgf0005.tif" wi="165" he="216" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="39"> --><figure id="f0006" num="9c,11a"><img id="if0006" file="imgf0006.tif" wi="165" he="225" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="40"> --><figure id="f0007" num="11b,11c"><img id="if0007" file="imgf0007.tif" wi="165" he="226" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="41"> --><figure id="f0008" num="10,12"><img id="if0008" file="imgf0008.tif" wi="165" he="215" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="42"> --><figure id="f0009" num="13a,13b"><img id="if0009" file="imgf0009.tif" wi="165" he="207" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="43"> --><figure id="f0010" num="13c,13d"><img id="if0010" file="imgf0010.tif" wi="165" he="194" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="44"> --><figure id="f0011" num="13e,13f"><img id="if0011" file="imgf0011.tif" wi="165" he="200" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="45"> --><figure id="f0012" num="13g,13h"><img id="if0012" file="imgf0012.tif" wi="165" he="221" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="46"> --><figure id="f0013" num="14a,14b"><img id="if0013" file="imgf0013.tif" wi="165" he="194" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="47"> --><figure id="f0014" num="14c,14d"><img id="if0014" file="imgf0014.tif" wi="165" he="209" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="48"> --><figure id="f0015" num="14e,14f"><img id="if0015" file="imgf0015.tif" wi="165" he="215" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="49"> --><figure id="f0016" num="15a,15b"><img id="if0016" file="imgf0016.tif" wi="165" he="212" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="50"> --><figure id="f0017" num="15c,15d"><img id="if0017" file="imgf0017.tif" wi="165" he="211" img-content="drawing" img-format="tif"/></figure></drawings><search-report-data><doc-page id="srep0001" file="srep0001.tif" wi="157" he="233" type="tif"/></search-report-data><copyright>User acknowledges that Fairview Research LLC and its third party providers retain all right, title and interest in and to this xml under applicable copyright laws.  User acquires no ownership rights to this xml including but not limited to its format.  User hereby accepts the terms and conditions of the Licence Agreement</copyright></patent-document>
