#ifndef HW_CONFIG_H
#define HW_CONFIG_H

#define MMIO_BASE         (0x3F000000)

#define GPU_MEMORY_SIZE   (48 * 1024 * 1024)
#define GPU_MEMORY_BASE   (MMIO_BASE - GPU_MEMORY_SIZE)

#define GPIO_BASE         (MMIO_BASE + 0x00200000)
#define GPIO_GPFSEL0      ((void*)(GPIO_BASE + 0x00))
#define GPIO_GPFSEL1      ((void*)(GPIO_BASE + 0x04)) 
#define GPIO_GPFSEL2      ((void*)(GPIO_BASE + 0x08)) 
#define GPIO_GPFSEL3      ((void*)(GPIO_BASE + 0x0C)) 
#define GPIO_GPFSEL4      ((void*)(GPIO_BASE + 0x10)) 
#define GPIO_GPFSEL5      ((void*)(GPIO_BASE + 0x14)) 
#define GPIO_GPSET0       ((void*)(GPIO_BASE + 0x1C)) 
#define GPIO_GPSET1       ((void*)(GPIO_BASE + 0x20))
#define GPIO_GPCLR0       ((void*)(GPIO_BASE + 0x28)) 
#define GPIO_GPCLR1       ((void*)(GPIO_BASE + 0x2C))
#define GPIO_GPLEV0       ((void*)(GPIO_BASE + 0x34)) 
#define GPIO_GPLEV1       ((void*)(GPIO_BASE + 0x38)) 
#define GPIO_GPEDS0       ((void*)(GPIO_BASE + 0x40)) 
#define GPIO_GPEDS1       ((void*)(GPIO_BASE + 0x44)) 
#define GPIO_GPHEN0       ((void*)(GPIO_BASE + 0x64)) 
#define GPIO_GPHEN1       ((void*)(GPIO_BASE + 0x68)) 
#define GPIO_GPPUD        ((void*)(GPIO_BASE + 0x94)) 
#define GPIO_GPPUDCLK0    ((void*)(GPIO_BASE + 0x98)) 
#define GPIO_GPPUDCLK1    ((void*)(GPIO_BASE + 0x9C))

#define UART0_BASE        ((void*)GPIO_BASE + 0x1000)
#define UART0_DR          ((void*)UART0_BASE + 0x00)
#define UART0_RSRECR      ((void*)UART0_BASE + 0x04)
#define UART0_FR          ((void*)UART0_BASE + 0x18)
#define UART0_ILPR        ((void*)UART0_BASE + 0x20)
#define UART0_IBRD        ((void*)UART0_BASE + 0x24)
#define UART0_FBRD        ((void*)UART0_BASE + 0x28)
#define UART0_LCRH        ((void*)UART0_BASE + 0x2C)
#define UART0_CR          ((void*)UART0_BASE + 0x30)
#define UART0_IFLS        ((void*)UART0_BASE + 0x34)
#define UART0_IMSC        ((void*)UART0_BASE + 0x38)
#define UART0_RIS         ((void*)UART0_BASE + 0x3C)
#define UART0_MIS         ((void*)UART0_BASE + 0x40)
#define UART0_ICR         ((void*)UART0_BASE + 0x44)
#define UART0_DMACR       ((void*)UART0_BASE + 0x48)
#define UART0_ITCR        ((void*)UART0_BASE + 0x80)
#define UART0_ITIP        ((void*)UART0_BASE + 0x84)
#define UART0_ITOP        ((void*)UART0_BASE + 0x88)
#define UART0_TDR         ((void*)UART0_BASE + 0x8C)

#define UART1_ENABLE      ((void*)(MMIO_BASE + 0x00215004))
#define UART1_MU_IO       ((void*)(MMIO_BASE + 0x00215040))
#define UART1_MU_IER      ((void*)(MMIO_BASE + 0x00215044))
#define UART1_MU_IIR      ((void*)(MMIO_BASE + 0x00215048))
#define UART1_MU_LCR      ((void*)(MMIO_BASE + 0x0021504C))
#define UART1_MU_MCR      ((void*)(MMIO_BASE + 0x00215050))
#define UART1_MU_LSR      ((void*)(MMIO_BASE + 0x00215054))
#define UART1_MU_MSR      ((void*)(MMIO_BASE + 0x00215058))
#define UART1_MU_SCRATCH  ((void*)(MMIO_BASE + 0x0021505C))
#define UART1_MU_CNTL     ((void*)(MMIO_BASE + 0x00215060))
#define UART1_MU_STAT     ((void*)(MMIO_BASE + 0x00215064))
#define UART1_MU_BAUD     ((void*)(MMIO_BASE + 0x00215068))

#define VIDEOCORE_MAILBOX (MMIO_BASE + 0x0000B880)
#define SOC_MAILBOX       (MMIO_BASE + 0x0000B8A0)

#endif // HW_CONFIG_H