create_debug_core u_ila_0 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
set_property C_DATA_DEPTH 2048 [get_debug_cores u_ila_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
set_property port_width 1 [get_debug_ports u_ila_0/clk]
connect_debug_port u_ila_0/clk [get_nets [list xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/rstgen_i/i_rstgen_bypass/i_tc_clk_mux2_rst_no/xilinx_i_clk_mux2_i/RSTN]]
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
set_property port_width 6 [get_debug_ports u_ila_0/probe0]
connect_debug_port u_ila_0/probe0 [get_nets [list {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/ADDR[0]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/ADDR[1]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/ADDR[2]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/ADDR[3]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/ADDR[4]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/ADDR[5]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
set_property port_width 32 [get_debug_ports u_ila_0/probe1]
connect_debug_port u_ila_0/probe1 [get_nets [list {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[0]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[1]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[2]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[3]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[4]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[5]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[6]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[7]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[8]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[9]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[10]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[11]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[12]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[13]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[14]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[15]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[16]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[17]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[18]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[19]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[20]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[21]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[22]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[23]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[24]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[25]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[26]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[27]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[28]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[29]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[30]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/RDATA[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
set_property port_width 4 [get_debug_ports u_ila_0/probe2]
connect_debug_port u_ila_0/probe2 [get_nets [list {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/WE[0]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/WE[1]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/WE[2]} {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/WE[3]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
set_property port_width 1 [get_debug_ports u_ila_0/probe3]
connect_debug_port u_ila_0/probe3 [get_nets [list xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/sram_spike_i/EN]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
set_property port_width 1 [get_debug_ports u_ila_0/probe4]
connect_debug_port u_ila_0/probe4 [get_nets [list {xilinx_core_v_mini_mcu_wrapper_i/x_heep_system_i/core_v_mini_mcu_i/TTFS_tinyODIN_charge_i/spike_core_i/spikecore_slave_req_i[req]}]]
set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets u_ila_0_RSTN]
