Classic Timing Analyzer report for Verilog_Final
Wed Dec 16 21:08:00 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                              ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+---------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                       ; To                  ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+---------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 17.339 ns                        ; right_btn                  ; LCD_state.0100      ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 23.857 ns                        ; screen_col[15]$latch       ; screen_col[15]      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -5.169 ns                        ; function_btn               ; lfsr_rst            ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 40.19 MHz ( period = 24.881 ns ) ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0100      ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; screen_state.0001          ; screen_col[9]$latch ; clk        ; clk      ; 2081         ;
; Total number of failed paths ;                                          ;               ;                                  ;                            ;                     ;            ;          ; 2081         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+---------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 40.19 MHz ( period = 24.881 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 17.891 ns               ;
; N/A                                     ; 40.21 MHz ( period = 24.872 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 17.882 ns               ;
; N/A                                     ; 40.58 MHz ( period = 24.640 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 17.650 ns               ;
; N/A                                     ; 40.59 MHz ( period = 24.639 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 17.649 ns               ;
; N/A                                     ; 40.63 MHz ( period = 24.613 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 17.623 ns               ;
; N/A                                     ; 40.64 MHz ( period = 24.604 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 17.614 ns               ;
; N/A                                     ; 41.03 MHz ( period = 24.372 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 17.382 ns               ;
; N/A                                     ; 41.03 MHz ( period = 24.371 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 17.381 ns               ;
; N/A                                     ; 41.65 MHz ( period = 24.011 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 17.021 ns               ;
; N/A                                     ; 41.66 MHz ( period = 24.002 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 17.012 ns               ;
; N/A                                     ; 42.01 MHz ( period = 23.803 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 16.813 ns               ;
; N/A                                     ; 42.03 MHz ( period = 23.794 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 16.804 ns               ;
; N/A                                     ; 42.07 MHz ( period = 23.770 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 16.780 ns               ;
; N/A                                     ; 42.07 MHz ( period = 23.769 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 16.779 ns               ;
; N/A                                     ; 42.44 MHz ( period = 23.562 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 16.572 ns               ;
; N/A                                     ; 42.44 MHz ( period = 23.561 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 16.571 ns               ;
; N/A                                     ; 43.48 MHz ( period = 23.001 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 16.011 ns               ;
; N/A                                     ; 43.49 MHz ( period = 22.992 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 16.002 ns               ;
; N/A                                     ; 43.94 MHz ( period = 22.760 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 15.770 ns               ;
; N/A                                     ; 43.94 MHz ( period = 22.759 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 15.769 ns               ;
; N/A                                     ; 44.13 MHz ( period = 22.659 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 15.692 ns               ;
; N/A                                     ; 44.42 MHz ( period = 22.511 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 15.521 ns               ;
; N/A                                     ; 44.47 MHz ( period = 22.486 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 15.519 ns               ;
; N/A                                     ; 44.48 MHz ( period = 22.483 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 15.516 ns               ;
; N/A                                     ; 44.50 MHz ( period = 22.474 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 15.507 ns               ;
; N/A                                     ; 44.66 MHz ( period = 22.391 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 15.424 ns               ;
; N/A                                     ; 44.90 MHz ( period = 22.271 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 15.281 ns               ;
; N/A                                     ; 44.96 MHz ( period = 22.243 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 15.253 ns               ;
; N/A                                     ; 45.01 MHz ( period = 22.218 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 15.251 ns               ;
; N/A                                     ; 45.01 MHz ( period = 22.215 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 15.248 ns               ;
; N/A                                     ; 45.03 MHz ( period = 22.206 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 15.239 ns               ;
; N/A                                     ; 45.22 MHz ( period = 22.115 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 15.148 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.003 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 15.013 ns               ;
; N/A                                     ; 45.72 MHz ( period = 21.872 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 14.905 ns               ;
; N/A                                     ; 45.77 MHz ( period = 21.847 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 14.880 ns               ;
; N/A                                     ; 45.93 MHz ( period = 21.770 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 14.803 ns               ;
; N/A                                     ; 46.21 MHz ( period = 21.641 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 14.651 ns               ;
; N/A                                     ; 46.29 MHz ( period = 21.604 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 14.637 ns               ;
; N/A                                     ; 46.30 MHz ( period = 21.597 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 14.630 ns               ;
; N/A                                     ; 46.31 MHz ( period = 21.594 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 14.627 ns               ;
; N/A                                     ; 46.33 MHz ( period = 21.585 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 14.618 ns               ;
; N/A                                     ; 46.38 MHz ( period = 21.562 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 14.595 ns               ;
; N/A                                     ; 46.66 MHz ( period = 21.433 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 14.443 ns               ;
; N/A                                     ; 46.73 MHz ( period = 21.401 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 14.411 ns               ;
; N/A                                     ; 46.75 MHz ( period = 21.389 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 14.422 ns               ;
; N/A                                     ; 46.76 MHz ( period = 21.386 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 14.419 ns               ;
; N/A                                     ; 46.78 MHz ( period = 21.377 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 14.410 ns               ;
; N/A                                     ; 46.86 MHz ( period = 21.338 ns )                    ; knife[0][1]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.070 ns               ;
; N/A                                     ; 46.88 MHz ( period = 21.329 ns )                    ; knife[0][1]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.061 ns               ;
; N/A                                     ; 47.11 MHz ( period = 21.226 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 14.259 ns               ;
; N/A                                     ; 47.19 MHz ( period = 21.193 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 14.203 ns               ;
; N/A                                     ; 47.33 MHz ( period = 21.129 ns )                    ; knife[0][10]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.861 ns               ;
; N/A                                     ; 47.34 MHz ( period = 21.124 ns )                    ; knife[0][0]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.856 ns               ;
; N/A                                     ; 47.35 MHz ( period = 21.120 ns )                    ; knife[0][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.852 ns               ;
; N/A                                     ; 47.36 MHz ( period = 21.115 ns )                    ; knife[0][0]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.847 ns               ;
; N/A                                     ; 47.40 MHz ( period = 21.097 ns )                    ; knife[0][1]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.829 ns               ;
; N/A                                     ; 47.40 MHz ( period = 21.096 ns )                    ; knife[0][1]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.828 ns               ;
; N/A                                     ; 47.42 MHz ( period = 21.086 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 14.119 ns               ;
; N/A                                     ; 47.48 MHz ( period = 21.063 ns )                    ; knife[0][2]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.795 ns               ;
; N/A                                     ; 47.50 MHz ( period = 21.054 ns )                    ; knife[0][2]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.786 ns               ;
; N/A                                     ; 47.58 MHz ( period = 21.018 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 14.051 ns               ;
; N/A                                     ; 47.66 MHz ( period = 20.983 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 14.016 ns               ;
; N/A                                     ; 47.82 MHz ( period = 20.913 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 13.946 ns               ;
; N/A                                     ; 47.82 MHz ( period = 20.910 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 13.943 ns               ;
; N/A                                     ; 47.84 MHz ( period = 20.901 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 13.934 ns               ;
; N/A                                     ; 47.87 MHz ( period = 20.888 ns )                    ; knife[0][10]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.620 ns               ;
; N/A                                     ; 47.88 MHz ( period = 20.887 ns )                    ; knife[0][10]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.619 ns               ;
; N/A                                     ; 47.89 MHz ( period = 20.883 ns )                    ; knife[0][0]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.615 ns               ;
; N/A                                     ; 47.89 MHz ( period = 20.882 ns )                    ; knife[0][0]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.614 ns               ;
; N/A                                     ; 48.03 MHz ( period = 20.822 ns )                    ; knife[0][2]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.554 ns               ;
; N/A                                     ; 48.03 MHz ( period = 20.821 ns )                    ; knife[0][2]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.553 ns               ;
; N/A                                     ; 48.12 MHz ( period = 20.781 ns )                    ; knife[0][3]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.513 ns               ;
; N/A                                     ; 48.13 MHz ( period = 20.775 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 13.808 ns               ;
; N/A                                     ; 48.14 MHz ( period = 20.772 ns )                    ; knife[0][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.504 ns               ;
; N/A                                     ; 48.27 MHz ( period = 20.716 ns )                    ; knife[3][10]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.455 ns               ;
; N/A                                     ; 48.29 MHz ( period = 20.707 ns )                    ; knife[3][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.446 ns               ;
; N/A                                     ; 48.47 MHz ( period = 20.631 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 13.641 ns               ;
; N/A                                     ; 48.68 MHz ( period = 20.542 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 13.575 ns               ;
; N/A                                     ; 48.69 MHz ( period = 20.540 ns )                    ; knife[0][3]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.272 ns               ;
; N/A                                     ; 48.69 MHz ( period = 20.539 ns )                    ; knife[0][3]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.271 ns               ;
; N/A                                     ; 48.84 MHz ( period = 20.475 ns )                    ; knife[3][10]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.214 ns               ;
; N/A                                     ; 48.84 MHz ( period = 20.474 ns )                    ; knife[3][10]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.213 ns               ;
; N/A                                     ; 48.85 MHz ( period = 20.469 ns )                    ; knife[3][9]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.201 ns               ;
; N/A                                     ; 48.88 MHz ( period = 20.460 ns )                    ; knife[3][9]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.192 ns               ;
; N/A                                     ; 49.04 MHz ( period = 20.391 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 13.401 ns               ;
; N/A                                     ; 49.13 MHz ( period = 20.354 ns )                    ; knife[1][9]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.093 ns               ;
; N/A                                     ; 49.15 MHz ( period = 20.345 ns )                    ; knife[3][6]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.077 ns               ;
; N/A                                     ; 49.15 MHz ( period = 20.345 ns )                    ; knife[1][9]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.084 ns               ;
; N/A                                     ; 49.17 MHz ( period = 20.336 ns )                    ; knife[3][6]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.068 ns               ;
; N/A                                     ; 49.26 MHz ( period = 20.299 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 13.332 ns               ;
; N/A                                     ; 49.36 MHz ( period = 20.259 ns )                    ; knife[1][5]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.998 ns               ;
; N/A                                     ; 49.38 MHz ( period = 20.250 ns )                    ; knife[1][5]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.989 ns               ;
; N/A                                     ; 49.44 MHz ( period = 20.228 ns )                    ; knife[3][9]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.960 ns               ;
; N/A                                     ; 49.44 MHz ( period = 20.227 ns )                    ; knife[3][9]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.959 ns               ;
; N/A                                     ; 49.54 MHz ( period = 20.184 ns )                    ; knife[3][0]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.916 ns               ;
; N/A                                     ; 49.57 MHz ( period = 20.175 ns )                    ; knife[3][0]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.907 ns               ;
; N/A                                     ; 49.59 MHz ( period = 20.164 ns )                    ; knife[1][0]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.903 ns               ;
; N/A                                     ; 49.62 MHz ( period = 20.155 ns )                    ; knife[1][0]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.894 ns               ;
; N/A                                     ; 49.62 MHz ( period = 20.152 ns )                    ; knife[10][10]              ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.835 ns               ;
; N/A                                     ; 49.65 MHz ( period = 20.143 ns )                    ; knife[10][10]              ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.826 ns               ;
; N/A                                     ; 49.70 MHz ( period = 20.119 ns )                    ; knife[4][3]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.858 ns               ;
; N/A                                     ; 49.72 MHz ( period = 20.113 ns )                    ; knife[1][9]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.852 ns               ;
; N/A                                     ; 49.72 MHz ( period = 20.112 ns )                    ; knife[1][9]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.851 ns               ;
; N/A                                     ; 49.73 MHz ( period = 20.110 ns )                    ; knife[4][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.849 ns               ;
; N/A                                     ; 49.74 MHz ( period = 20.104 ns )                    ; knife[3][6]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.836 ns               ;
; N/A                                     ; 49.74 MHz ( period = 20.103 ns )                    ; knife[3][6]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.835 ns               ;
; N/A                                     ; 49.80 MHz ( period = 20.081 ns )                    ; knife[1][10]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.820 ns               ;
; N/A                                     ; 49.82 MHz ( period = 20.072 ns )                    ; knife[1][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.811 ns               ;
; N/A                                     ; 49.86 MHz ( period = 20.058 ns )                    ; knife[1][4]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.797 ns               ;
; N/A                                     ; 49.88 MHz ( period = 20.049 ns )                    ; knife[1][4]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.788 ns               ;
; N/A                                     ; 49.94 MHz ( period = 20.023 ns )                    ; knife[3][8]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.755 ns               ;
; N/A                                     ; 49.95 MHz ( period = 20.019 ns )                    ; knife[3][4]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.751 ns               ;
; N/A                                     ; 49.96 MHz ( period = 20.018 ns )                    ; knife[1][5]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.757 ns               ;
; N/A                                     ; 49.96 MHz ( period = 20.017 ns )                    ; knife[1][5]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.756 ns               ;
; N/A                                     ; 49.97 MHz ( period = 20.014 ns )                    ; knife[3][8]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.746 ns               ;
; N/A                                     ; 49.98 MHz ( period = 20.010 ns )                    ; knife[3][4]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.742 ns               ;
; N/A                                     ; 50.03 MHz ( period = 19.988 ns )                    ; drop_knife_limit[6]        ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.694 ns               ;
; N/A                                     ; 50.06 MHz ( period = 19.977 ns )                    ; knife[4][2]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.716 ns               ;
; N/A                                     ; 50.08 MHz ( period = 19.968 ns )                    ; knife[4][2]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.707 ns               ;
; N/A                                     ; 50.09 MHz ( period = 19.964 ns )                    ; knife[1][1]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.703 ns               ;
; N/A                                     ; 50.11 MHz ( period = 19.955 ns )                    ; knife[1][1]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.694 ns               ;
; N/A                                     ; 50.14 MHz ( period = 19.943 ns )                    ; knife[3][0]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.675 ns               ;
; N/A                                     ; 50.15 MHz ( period = 19.942 ns )                    ; knife[3][0]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.674 ns               ;
; N/A                                     ; 50.19 MHz ( period = 19.925 ns )                    ; knife[2][6]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.664 ns               ;
; N/A                                     ; 50.19 MHz ( period = 19.923 ns )                    ; knife[1][0]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.662 ns               ;
; N/A                                     ; 50.20 MHz ( period = 19.922 ns )                    ; knife[1][0]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.661 ns               ;
; N/A                                     ; 50.21 MHz ( period = 19.916 ns )                    ; knife[2][6]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.655 ns               ;
; N/A                                     ; 50.22 MHz ( period = 19.911 ns )                    ; knife[10][10]              ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.594 ns               ;
; N/A                                     ; 50.23 MHz ( period = 19.910 ns )                    ; knife[10][10]              ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.593 ns               ;
; N/A                                     ; 50.31 MHz ( period = 19.878 ns )                    ; knife[4][3]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.617 ns               ;
; N/A                                     ; 50.31 MHz ( period = 19.877 ns )                    ; knife[4][3]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.616 ns               ;
; N/A                                     ; 50.33 MHz ( period = 19.867 ns )                    ; knife[3][1]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.599 ns               ;
; N/A                                     ; 50.36 MHz ( period = 19.858 ns )                    ; knife[3][1]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.590 ns               ;
; N/A                                     ; 50.39 MHz ( period = 19.844 ns )                    ; knife[1][2]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.583 ns               ;
; N/A                                     ; 50.40 MHz ( period = 19.840 ns )                    ; knife[1][10]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.579 ns               ;
; N/A                                     ; 50.41 MHz ( period = 19.839 ns )                    ; knife[1][10]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.578 ns               ;
; N/A                                     ; 50.42 MHz ( period = 19.835 ns )                    ; knife[1][2]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.574 ns               ;
; N/A                                     ; 50.46 MHz ( period = 19.817 ns )                    ; knife[1][4]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.556 ns               ;
; N/A                                     ; 50.46 MHz ( period = 19.816 ns )                    ; knife[1][4]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.555 ns               ;
; N/A                                     ; 50.47 MHz ( period = 19.815 ns )                    ; drop_knife_limit[6]        ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 19.521 ns               ;
; N/A                                     ; 50.47 MHz ( period = 19.812 ns )                    ; drop_knife_limit[6]        ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 19.518 ns               ;
; N/A                                     ; 50.50 MHz ( period = 19.803 ns )                    ; drop_knife_limit[6]        ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 19.509 ns               ;
; N/A                                     ; 50.53 MHz ( period = 19.790 ns )                    ; knife[3][2]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.522 ns               ;
; N/A                                     ; 50.53 MHz ( period = 19.789 ns )                    ; drop_knife_limit[7]        ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.497 ns               ;
; N/A                                     ; 50.55 MHz ( period = 19.782 ns )                    ; knife[3][8]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.514 ns               ;
; N/A                                     ; 50.55 MHz ( period = 19.781 ns )                    ; knife[3][2]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.513 ns               ;
; N/A                                     ; 50.55 MHz ( period = 19.781 ns )                    ; knife[3][8]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.513 ns               ;
; N/A                                     ; 50.56 MHz ( period = 19.778 ns )                    ; knife[3][4]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.510 ns               ;
; N/A                                     ; 50.56 MHz ( period = 19.777 ns )                    ; knife[2][9]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.516 ns               ;
; N/A                                     ; 50.56 MHz ( period = 19.777 ns )                    ; knife[3][4]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.509 ns               ;
; N/A                                     ; 50.59 MHz ( period = 19.768 ns )                    ; knife[2][9]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.507 ns               ;
; N/A                                     ; 50.66 MHz ( period = 19.741 ns )                    ; knife[4][9]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.480 ns               ;
; N/A                                     ; 50.67 MHz ( period = 19.736 ns )                    ; knife[4][2]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.475 ns               ;
; N/A                                     ; 50.67 MHz ( period = 19.735 ns )                    ; knife[4][2]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.474 ns               ;
; N/A                                     ; 50.68 MHz ( period = 19.732 ns )                    ; knife[4][9]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.471 ns               ;
; N/A                                     ; 50.70 MHz ( period = 19.723 ns )                    ; knife[1][1]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.462 ns               ;
; N/A                                     ; 50.70 MHz ( period = 19.722 ns )                    ; knife[1][1]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.461 ns               ;
; N/A                                     ; 50.80 MHz ( period = 19.684 ns )                    ; knife[2][6]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.423 ns               ;
; N/A                                     ; 50.81 MHz ( period = 19.683 ns )                    ; knife[2][6]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.422 ns               ;
; N/A                                     ; 50.85 MHz ( period = 19.666 ns )                    ; knife[3][10]               ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.428 ns               ;
; N/A                                     ; 50.85 MHz ( period = 19.664 ns )                    ; knife[4][1]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.396 ns               ;
; N/A                                     ; 50.86 MHz ( period = 19.660 ns )                    ; knife[2][8]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.399 ns               ;
; N/A                                     ; 50.88 MHz ( period = 19.655 ns )                    ; knife[4][1]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.387 ns               ;
; N/A                                     ; 50.89 MHz ( period = 19.651 ns )                    ; knife[2][8]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.390 ns               ;
; N/A                                     ; 50.91 MHz ( period = 19.641 ns )                    ; knife[1][3]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.380 ns               ;
; N/A                                     ; 50.92 MHz ( period = 19.639 ns )                    ; human_col[1]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.378 ns               ;
; N/A                                     ; 50.94 MHz ( period = 19.632 ns )                    ; knife[1][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.371 ns               ;
; N/A                                     ; 50.94 MHz ( period = 19.631 ns )                    ; knife[3][3]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.363 ns               ;
; N/A                                     ; 50.94 MHz ( period = 19.630 ns )                    ; human_col[1]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.369 ns               ;
; N/A                                     ; 50.95 MHz ( period = 19.626 ns )                    ; knife[3][1]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.358 ns               ;
; N/A                                     ; 50.96 MHz ( period = 19.625 ns )                    ; knife[3][1]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.357 ns               ;
; N/A                                     ; 50.96 MHz ( period = 19.622 ns )                    ; knife[3][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.354 ns               ;
; N/A                                     ; 50.98 MHz ( period = 19.616 ns )                    ; drop_knife_limit[7]        ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 19.324 ns               ;
; N/A                                     ; 50.99 MHz ( period = 19.613 ns )                    ; drop_knife_limit[7]        ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 19.321 ns               ;
; N/A                                     ; 51.01 MHz ( period = 19.604 ns )                    ; drop_knife_limit[7]        ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 19.312 ns               ;
; N/A                                     ; 51.01 MHz ( period = 19.603 ns )                    ; knife[1][2]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.342 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.602 ns )                    ; knife[1][2]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.341 ns               ;
; N/A                                     ; 51.04 MHz ( period = 19.594 ns )                    ; knife[4][8]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.326 ns               ;
; N/A                                     ; 51.06 MHz ( period = 19.585 ns )                    ; knife[4][8]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.317 ns               ;
; N/A                                     ; 51.15 MHz ( period = 19.550 ns )                    ; LFSR_5bit:M1|D123456789[5] ; knife[12][6]      ; clk        ; clk      ; None                        ; None                      ; 12.612 ns               ;
; N/A                                     ; 51.15 MHz ( period = 19.549 ns )                    ; knife[3][2]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.281 ns               ;
; N/A                                     ; 51.16 MHz ( period = 19.548 ns )                    ; knife[3][2]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.280 ns               ;
; N/A                                     ; 51.19 MHz ( period = 19.536 ns )                    ; knife[2][9]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.275 ns               ;
; N/A                                     ; 51.19 MHz ( period = 19.535 ns )                    ; knife[2][9]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.274 ns               ;
; N/A                                     ; 51.22 MHz ( period = 19.524 ns )                    ; knife[7][9]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.263 ns               ;
; N/A                                     ; 51.23 MHz ( period = 19.521 ns )                    ; knife[0][4]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.260 ns               ;
; N/A                                     ; 51.24 MHz ( period = 19.515 ns )                    ; knife[7][9]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.254 ns               ;
; N/A                                     ; 51.25 MHz ( period = 19.512 ns )                    ; knife[0][4]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.251 ns               ;
; N/A                                     ; 51.28 MHz ( period = 19.500 ns )                    ; knife[4][9]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.239 ns               ;
; N/A                                     ; 51.28 MHz ( period = 19.499 ns )                    ; knife[4][9]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.238 ns               ;
; N/A                                     ; 51.29 MHz ( period = 19.498 ns )                    ; knife[4][0]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.230 ns               ;
; N/A                                     ; 51.30 MHz ( period = 19.493 ns )                    ; knife[3][10]               ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 19.255 ns               ;
; N/A                                     ; 51.31 MHz ( period = 19.490 ns )                    ; knife[3][10]               ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 19.252 ns               ;
; N/A                                     ; 51.31 MHz ( period = 19.489 ns )                    ; knife[4][0]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.221 ns               ;
; N/A                                     ; 51.33 MHz ( period = 19.481 ns )                    ; knife[3][10]               ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 19.243 ns               ;
; N/A                                     ; 51.43 MHz ( period = 19.444 ns )                    ; drop_knife_limit[6]        ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 19.150 ns               ;
; N/A                                     ; 51.49 MHz ( period = 19.423 ns )                    ; knife[2][1]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.162 ns               ;
; N/A                                     ; 51.49 MHz ( period = 19.423 ns )                    ; knife[4][1]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.155 ns               ;
; N/A                                     ; 51.49 MHz ( period = 19.422 ns )                    ; knife[4][1]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.154 ns               ;
; N/A                                     ; 51.49 MHz ( period = 19.420 ns )                    ; LFSR_5bit:M1|D123456789[5] ; knife[12][4]      ; clk        ; clk      ; None                        ; None                      ; 12.484 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                   ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                  ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 2.733 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 3.143 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 3.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.414 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 3.649 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 3.403 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 3.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 3.445 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.459 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.463 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 3.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 3.556 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 3.916 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 3.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 3.775 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.704 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.708 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.878 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 3.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 3.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 3.883 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 3.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.136 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.037 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 3.974 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.270 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][5]                                         ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.065 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.294 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.133 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.155 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.154 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.265 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.234 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.390 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.243 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.243 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.267 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 4.452 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.341 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.304 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][5]                                         ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 4.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.389 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.453 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.461 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.452 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][10]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 4.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.529 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 4.697 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.521 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][5]                                         ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 4.785 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 4.791 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.522 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.575 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.566 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.915 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.777 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.746 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.824 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.811 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.840 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.841 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.829 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.946 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.386 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][10]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.133 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.939 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.159 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.958 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.000 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.010 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.308 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.630 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.146 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.126 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][9]                                         ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.202 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.143 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.189 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.083 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.198 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.196 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.469 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][10]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.262 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.574 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.428 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.397 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.324 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[9]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.349 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.370 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.500 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.414 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.530 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.446 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.504 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][9]                                         ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.767 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.502 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.776 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.789 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][9]                                         ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.546 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.560 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.855 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.877 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.586 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.649 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.584 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.730 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.594 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.708 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.730 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.732 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.668 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.827 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.845 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 6.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[9]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.729 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.996 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.759 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.776 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.840 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.779 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 6.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.804 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 6.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.908 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 6.131 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.145 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.093 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][5]                                         ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.148 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.863 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 6.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.945 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------+
; tsu                                                                               ;
+-------+--------------+------------+--------------+---------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                  ; To Clock ;
+-------+--------------+------------+--------------+---------------------+----------+
; N/A   ; None         ; 17.339 ns  ; right_btn    ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 17.236 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 17.098 ns  ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 16.995 ns  ; function_btn ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 16.979 ns  ; right_btn    ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 16.746 ns  ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 16.567 ns  ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 16.419 ns  ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 16.326 ns  ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 16.186 ns  ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 13.741 ns  ; right_btn    ; human_col[0]        ; clk      ;
; N/A   ; None         ; 13.741 ns  ; right_btn    ; human_col[1]        ; clk      ;
; N/A   ; None         ; 13.741 ns  ; right_btn    ; human_col[2]        ; clk      ;
; N/A   ; None         ; 13.741 ns  ; right_btn    ; human_col[3]        ; clk      ;
; N/A   ; None         ; 13.741 ns  ; right_btn    ; human_col[4]        ; clk      ;
; N/A   ; None         ; 13.432 ns  ; function_btn ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 13.218 ns  ; left_btn     ; human_col[0]        ; clk      ;
; N/A   ; None         ; 13.218 ns  ; left_btn     ; human_col[1]        ; clk      ;
; N/A   ; None         ; 13.218 ns  ; left_btn     ; human_col[2]        ; clk      ;
; N/A   ; None         ; 13.218 ns  ; left_btn     ; human_col[3]        ; clk      ;
; N/A   ; None         ; 13.218 ns  ; left_btn     ; human_col[4]        ; clk      ;
; N/A   ; None         ; 13.199 ns  ; function_btn ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 13.129 ns  ; right_btn    ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 13.129 ns  ; right_btn    ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 12.907 ns  ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 12.664 ns  ; right_btn    ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 12.490 ns  ; left_btn     ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 12.490 ns  ; left_btn     ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 12.307 ns  ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A   ; None         ; 12.307 ns  ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A   ; None         ; 12.307 ns  ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A   ; None         ; 12.307 ns  ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A   ; None         ; 12.283 ns  ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A   ; None         ; 12.268 ns  ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 12.225 ns  ; function_btn ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 12.225 ns  ; function_btn ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 12.058 ns  ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A   ; None         ; 12.058 ns  ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A   ; None         ; 12.058 ns  ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A   ; None         ; 12.058 ns  ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A   ; None         ; 12.058 ns  ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A   ; None         ; 12.058 ns  ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A   ; None         ; 12.025 ns  ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 12.004 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 11.761 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 11.644 ns  ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A   ; None         ; 11.644 ns  ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A   ; None         ; 11.644 ns  ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A   ; None         ; 11.644 ns  ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A   ; None         ; 11.622 ns  ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A   ; None         ; 10.933 ns  ; function_btn ; human_col[0]        ; clk      ;
; N/A   ; None         ; 10.933 ns  ; function_btn ; human_col[1]        ; clk      ;
; N/A   ; None         ; 10.933 ns  ; function_btn ; human_col[2]        ; clk      ;
; N/A   ; None         ; 10.933 ns  ; function_btn ; human_col[3]        ; clk      ;
; N/A   ; None         ; 10.933 ns  ; function_btn ; human_col[4]        ; clk      ;
; N/A   ; None         ; 10.605 ns  ; function_btn ; t_tens[3]           ; clk      ;
; N/A   ; None         ; 10.601 ns  ; function_btn ; t_tens[2]           ; clk      ;
; N/A   ; None         ; 10.520 ns  ; function_btn ; t_units[0]          ; clk      ;
; N/A   ; None         ; 10.520 ns  ; function_btn ; t_units[3]          ; clk      ;
; N/A   ; None         ; 10.516 ns  ; function_btn ; t_tens[0]           ; clk      ;
; N/A   ; None         ; 10.510 ns  ; function_btn ; t_tens[1]           ; clk      ;
; N/A   ; None         ; 10.348 ns  ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A   ; None         ; 10.109 ns  ; function_btn ; za_warudo_t[0]      ; clk      ;
; N/A   ; None         ; 10.109 ns  ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A   ; None         ; 10.109 ns  ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A   ; None         ; 10.109 ns  ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A   ; None         ; 10.109 ns  ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A   ; None         ; 10.109 ns  ; function_btn ; za_warudo_t[5]      ; clk      ;
; N/A   ; None         ; 10.042 ns  ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A   ; None         ; 10.042 ns  ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A   ; None         ; 10.042 ns  ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A   ; None         ; 10.042 ns  ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A   ; None         ; 10.042 ns  ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A   ; None         ; 10.042 ns  ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A   ; None         ; 10.042 ns  ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A   ; None         ; 10.030 ns  ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A   ; None         ; 10.030 ns  ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A   ; None         ; 9.673 ns   ; function_btn ; timer[7]            ; clk      ;
; N/A   ; None         ; 9.673 ns   ; function_btn ; timer[6]            ; clk      ;
; N/A   ; None         ; 9.673 ns   ; function_btn ; timer[5]            ; clk      ;
; N/A   ; None         ; 9.673 ns   ; function_btn ; timer[8]            ; clk      ;
; N/A   ; None         ; 9.673 ns   ; function_btn ; timer[4]            ; clk      ;
; N/A   ; None         ; 9.673 ns   ; function_btn ; timer[9]            ; clk      ;
; N/A   ; None         ; 9.673 ns   ; function_btn ; timer[2]            ; clk      ;
; N/A   ; None         ; 9.673 ns   ; function_btn ; timer[1]            ; clk      ;
; N/A   ; None         ; 9.673 ns   ; function_btn ; timer[0]            ; clk      ;
; N/A   ; None         ; 9.673 ns   ; function_btn ; timer[3]            ; clk      ;
; N/A   ; None         ; 9.568 ns   ; function_btn ; t_units[1]          ; clk      ;
; N/A   ; None         ; 9.564 ns   ; function_btn ; t_units[2]          ; clk      ;
; N/A   ; None         ; 8.838 ns   ; function_btn ; za_warudo           ; clk      ;
; N/A   ; None         ; 8.752 ns   ; function_btn ; drop_knife_limit[2] ; clk      ;
; N/A   ; None         ; 8.487 ns   ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A   ; None         ; 8.487 ns   ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A   ; None         ; 8.487 ns   ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A   ; None         ; 8.487 ns   ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A   ; None         ; 8.487 ns   ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A   ; None         ; 8.487 ns   ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A   ; None         ; 8.487 ns   ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A   ; None         ; 8.487 ns   ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A   ; None         ; 8.486 ns   ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A   ; None         ; 8.486 ns   ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A   ; None         ; 8.486 ns   ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A   ; None         ; 8.486 ns   ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A   ; None         ; 8.486 ns   ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A   ; None         ; 8.486 ns   ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A   ; None         ; 8.486 ns   ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A   ; None         ; 8.486 ns   ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A   ; None         ; 8.371 ns   ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A   ; None         ; 8.362 ns   ; function_btn ; drop_knife_limit[6] ; clk      ;
; N/A   ; None         ; 8.001 ns   ; function_btn ; t_counter[3]        ; clk      ;
; N/A   ; None         ; 8.001 ns   ; function_btn ; t_counter[2]        ; clk      ;
; N/A   ; None         ; 8.001 ns   ; function_btn ; t_counter[1]        ; clk      ;
; N/A   ; None         ; 8.001 ns   ; function_btn ; t_counter[0]        ; clk      ;
; N/A   ; None         ; 8.001 ns   ; function_btn ; t_counter[4]        ; clk      ;
; N/A   ; None         ; 8.001 ns   ; function_btn ; t_counter[5]        ; clk      ;
; N/A   ; None         ; 8.001 ns   ; function_btn ; t_counter[6]        ; clk      ;
; N/A   ; None         ; 8.001 ns   ; function_btn ; t_counter[7]        ; clk      ;
; N/A   ; None         ; 8.001 ns   ; function_btn ; t_counter[8]        ; clk      ;
; N/A   ; None         ; 8.001 ns   ; function_btn ; t_counter[9]        ; clk      ;
; N/A   ; None         ; 7.121 ns   ; function_btn ; screen_state.0100   ; clk      ;
; N/A   ; None         ; 6.193 ns   ; function_btn ; screen_state.0001   ; clk      ;
; N/A   ; None         ; 5.871 ns   ; function_btn ; screen_state.0011   ; clk      ;
; N/A   ; None         ; 5.594 ns   ; function_btn ; screen_state.0010   ; clk      ;
; N/A   ; None         ; 5.229 ns   ; function_btn ; screen_state.0101   ; clk      ;
; N/A   ; None         ; 5.225 ns   ; function_btn ; screen_state.0000   ; clk      ;
; N/A   ; None         ; 5.221 ns   ; function_btn ; lfsr_rst            ; clk      ;
+-------+--------------+------------+--------------+---------------------+----------+


+----------------------------------------------------------------------------------------+
; tco                                                                                    ;
+-------+--------------+------------+----------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To             ; From Clock ;
+-------+--------------+------------+----------------------+----------------+------------+
; N/A   ; None         ; 23.857 ns  ; screen_col[15]$latch ; screen_col[15] ; clk        ;
; N/A   ; None         ; 23.551 ns  ; screen_col[7]$latch  ; screen_col[7]  ; clk        ;
; N/A   ; None         ; 23.172 ns  ; screen_col[31]$latch ; screen_col[31] ; clk        ;
; N/A   ; None         ; 23.091 ns  ; screen_col[5]$latch  ; screen_col[5]  ; clk        ;
; N/A   ; None         ; 23.067 ns  ; screen_col[13]$latch ; screen_col[13] ; clk        ;
; N/A   ; None         ; 22.869 ns  ; screen_col[29]$latch ; screen_col[29] ; clk        ;
; N/A   ; None         ; 22.516 ns  ; screen_col[23]$latch ; screen_col[23] ; clk        ;
; N/A   ; None         ; 22.266 ns  ; screen_col[21]$latch ; screen_col[21] ; clk        ;
; N/A   ; None         ; 21.866 ns  ; screen_col[3]$latch  ; screen_col[3]  ; clk        ;
; N/A   ; None         ; 21.644 ns  ; screen_col[28]$latch ; screen_col[28] ; clk        ;
; N/A   ; None         ; 21.604 ns  ; screen_col[10]$latch ; screen_col[10] ; clk        ;
; N/A   ; None         ; 21.567 ns  ; screen_col[0]$latch  ; screen_col[0]  ; clk        ;
; N/A   ; None         ; 21.507 ns  ; screen_col[2]$latch  ; screen_col[2]  ; clk        ;
; N/A   ; None         ; 21.499 ns  ; screen_col[1]$latch  ; screen_col[1]  ; clk        ;
; N/A   ; None         ; 21.494 ns  ; screen_col[6]$latch  ; screen_col[6]  ; clk        ;
; N/A   ; None         ; 21.443 ns  ; screen_col[22]$latch ; screen_col[22] ; clk        ;
; N/A   ; None         ; 21.367 ns  ; screen_col[14]$latch ; screen_col[14] ; clk        ;
; N/A   ; None         ; 21.279 ns  ; screen_col[4]$latch  ; screen_col[4]  ; clk        ;
; N/A   ; None         ; 21.272 ns  ; screen_col[11]$latch ; screen_col[11] ; clk        ;
; N/A   ; None         ; 21.164 ns  ; screen_col[8]$latch  ; screen_col[8]  ; clk        ;
; N/A   ; None         ; 21.124 ns  ; screen_col[17]$latch ; screen_col[17] ; clk        ;
; N/A   ; None         ; 21.108 ns  ; screen_col[9]$latch  ; screen_col[9]  ; clk        ;
; N/A   ; None         ; 20.769 ns  ; screen_col[24]$latch ; screen_col[24] ; clk        ;
; N/A   ; None         ; 20.737 ns  ; screen_col[26]$latch ; screen_col[26] ; clk        ;
; N/A   ; None         ; 20.662 ns  ; screen_col[12]$latch ; screen_col[12] ; clk        ;
; N/A   ; None         ; 20.498 ns  ; screen_col[30]$latch ; screen_col[30] ; clk        ;
; N/A   ; None         ; 20.481 ns  ; screen_col[27]$latch ; screen_col[27] ; clk        ;
; N/A   ; None         ; 20.388 ns  ; screen_col[18]$latch ; screen_col[18] ; clk        ;
; N/A   ; None         ; 20.333 ns  ; screen_col[19]$latch ; screen_col[19] ; clk        ;
; N/A   ; None         ; 20.332 ns  ; screen_col[20]$latch ; screen_col[20] ; clk        ;
; N/A   ; None         ; 20.302 ns  ; screen_col[25]$latch ; screen_col[25] ; clk        ;
; N/A   ; None         ; 20.183 ns  ; screen_col[16]$latch ; screen_col[16] ; clk        ;
; N/A   ; None         ; 9.768 ns   ; screen_row[7]~reg0   ; screen_row[7]  ; clk        ;
; N/A   ; None         ; 9.717 ns   ; screen_state.0010    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 9.671 ns   ; screen_state.0011    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 9.485 ns   ; screen_state.0010    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 9.307 ns   ; screen_state.0100    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 9.187 ns   ; screen_row[4]~reg0   ; screen_row[4]  ; clk        ;
; N/A   ; None         ; 9.162 ns   ; screen_row[6]~reg0   ; screen_row[6]  ; clk        ;
; N/A   ; None         ; 9.134 ns   ; screen_row[2]~reg0   ; screen_row[2]  ; clk        ;
; N/A   ; None         ; 9.108 ns   ; screen_state.0101    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 8.994 ns   ; screen_row[3]~reg0   ; screen_row[3]  ; clk        ;
; N/A   ; None         ; 8.667 ns   ; screen_row[5]~reg0   ; screen_row[5]  ; clk        ;
; N/A   ; None         ; 8.649 ns   ; screen_row[0]~reg0   ; screen_row[0]  ; clk        ;
; N/A   ; None         ; 8.416 ns   ; screen_state.0100    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 8.377 ns   ; screen_row[13]~reg0  ; screen_row[13] ; clk        ;
; N/A   ; None         ; 8.350 ns   ; screen_row[9]~reg0   ; screen_row[9]  ; clk        ;
; N/A   ; None         ; 8.308 ns   ; screen_row[8]~reg0   ; screen_row[8]  ; clk        ;
; N/A   ; None         ; 8.231 ns   ; screen_state.0000    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 8.230 ns   ; screen_row[12]~reg0  ; screen_row[12] ; clk        ;
; N/A   ; None         ; 8.225 ns   ; screen_row[1]~reg0   ; screen_row[1]  ; clk        ;
; N/A   ; None         ; 8.156 ns   ; screen_row[10]~reg0  ; screen_row[10] ; clk        ;
; N/A   ; None         ; 8.015 ns   ; LCD_RST~reg0         ; LCD_RST        ; clk        ;
; N/A   ; None         ; 7.985 ns   ; LCD_RW~reg0          ; LCD_RW         ; clk        ;
; N/A   ; None         ; 7.882 ns   ; screen_row[15]~reg0  ; screen_row[15] ; clk        ;
; N/A   ; None         ; 7.867 ns   ; screen_row[11]~reg0  ; screen_row[11] ; clk        ;
; N/A   ; None         ; 7.826 ns   ; screen_row[14]~reg0  ; screen_row[14] ; clk        ;
; N/A   ; None         ; 7.814 ns   ; LCD_EN~reg0          ; LCD_EN         ; clk        ;
; N/A   ; None         ; 7.739 ns   ; LCD_RS~reg0          ; LCD_RS         ; clk        ;
+-------+--------------+------------+----------------------+----------------+------------+


+------------------------------------------------------------------------------------------+
; th                                                                                       ;
+---------------+-------------+------------+--------------+---------------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From         ; To                  ; To Clock ;
+---------------+-------------+------------+--------------+---------------------+----------+
; N/A           ; None        ; -5.169 ns  ; function_btn ; lfsr_rst            ; clk      ;
; N/A           ; None        ; -5.173 ns  ; function_btn ; screen_state.0000   ; clk      ;
; N/A           ; None        ; -5.177 ns  ; function_btn ; screen_state.0101   ; clk      ;
; N/A           ; None        ; -5.402 ns  ; right_btn    ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -5.542 ns  ; function_btn ; screen_state.0010   ; clk      ;
; N/A           ; None        ; -5.684 ns  ; right_btn    ; human_col[3]        ; clk      ;
; N/A           ; None        ; -5.688 ns  ; right_btn    ; human_col[2]        ; clk      ;
; N/A           ; None        ; -5.688 ns  ; right_btn    ; human_col[4]        ; clk      ;
; N/A           ; None        ; -5.691 ns  ; right_btn    ; human_col[0]        ; clk      ;
; N/A           ; None        ; -5.819 ns  ; function_btn ; screen_state.0011   ; clk      ;
; N/A           ; None        ; -5.983 ns  ; function_btn ; screen_state.0001   ; clk      ;
; N/A           ; None        ; -6.133 ns  ; right_btn    ; human_col[1]        ; clk      ;
; N/A           ; None        ; -6.805 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -6.932 ns  ; function_btn ; screen_state.0100   ; clk      ;
; N/A           ; None        ; -7.048 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -7.165 ns  ; function_btn ; timer[9]            ; clk      ;
; N/A           ; None        ; -7.449 ns  ; function_btn ; timer[8]            ; clk      ;
; N/A           ; None        ; -7.450 ns  ; function_btn ; timer[7]            ; clk      ;
; N/A           ; None        ; -7.451 ns  ; function_btn ; timer[6]            ; clk      ;
; N/A           ; None        ; -7.452 ns  ; function_btn ; timer[5]            ; clk      ;
; N/A           ; None        ; -7.454 ns  ; function_btn ; timer[4]            ; clk      ;
; N/A           ; None        ; -7.456 ns  ; function_btn ; timer[3]            ; clk      ;
; N/A           ; None        ; -7.458 ns  ; function_btn ; timer[2]            ; clk      ;
; N/A           ; None        ; -7.458 ns  ; function_btn ; timer[1]            ; clk      ;
; N/A           ; None        ; -7.459 ns  ; function_btn ; timer[0]            ; clk      ;
; N/A           ; None        ; -7.949 ns  ; function_btn ; t_counter[3]        ; clk      ;
; N/A           ; None        ; -7.949 ns  ; function_btn ; t_counter[2]        ; clk      ;
; N/A           ; None        ; -7.949 ns  ; function_btn ; t_counter[1]        ; clk      ;
; N/A           ; None        ; -7.949 ns  ; function_btn ; t_counter[0]        ; clk      ;
; N/A           ; None        ; -7.949 ns  ; function_btn ; t_counter[4]        ; clk      ;
; N/A           ; None        ; -7.949 ns  ; function_btn ; t_counter[5]        ; clk      ;
; N/A           ; None        ; -7.949 ns  ; function_btn ; t_counter[6]        ; clk      ;
; N/A           ; None        ; -7.949 ns  ; function_btn ; t_counter[7]        ; clk      ;
; N/A           ; None        ; -7.949 ns  ; function_btn ; t_counter[8]        ; clk      ;
; N/A           ; None        ; -7.949 ns  ; function_btn ; t_counter[9]        ; clk      ;
; N/A           ; None        ; -8.282 ns  ; function_btn ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -8.282 ns  ; function_btn ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -8.310 ns  ; function_btn ; drop_knife_limit[6] ; clk      ;
; N/A           ; None        ; -8.319 ns  ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A           ; None        ; -8.434 ns  ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A           ; None        ; -8.434 ns  ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A           ; None        ; -8.434 ns  ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A           ; None        ; -8.434 ns  ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A           ; None        ; -8.434 ns  ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A           ; None        ; -8.434 ns  ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A           ; None        ; -8.434 ns  ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A           ; None        ; -8.434 ns  ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A           ; None        ; -8.435 ns  ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A           ; None        ; -8.435 ns  ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A           ; None        ; -8.435 ns  ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A           ; None        ; -8.435 ns  ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A           ; None        ; -8.435 ns  ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A           ; None        ; -8.435 ns  ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A           ; None        ; -8.435 ns  ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A           ; None        ; -8.435 ns  ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A           ; None        ; -8.700 ns  ; function_btn ; drop_knife_limit[2] ; clk      ;
; N/A           ; None        ; -8.786 ns  ; function_btn ; za_warudo           ; clk      ;
; N/A           ; None        ; -9.512 ns  ; function_btn ; t_units[2]          ; clk      ;
; N/A           ; None        ; -9.516 ns  ; function_btn ; t_units[1]          ; clk      ;
; N/A           ; None        ; -9.751 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -9.752 ns  ; function_btn ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -9.978 ns  ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A           ; None        ; -9.978 ns  ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A           ; None        ; -9.990 ns  ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A           ; None        ; -9.990 ns  ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A           ; None        ; -9.990 ns  ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A           ; None        ; -9.990 ns  ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A           ; None        ; -9.990 ns  ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A           ; None        ; -9.990 ns  ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A           ; None        ; -9.990 ns  ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A           ; None        ; -10.057 ns ; function_btn ; za_warudo_t[0]      ; clk      ;
; N/A           ; None        ; -10.057 ns ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A           ; None        ; -10.057 ns ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A           ; None        ; -10.057 ns ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A           ; None        ; -10.057 ns ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A           ; None        ; -10.057 ns ; function_btn ; za_warudo_t[5]      ; clk      ;
; N/A           ; None        ; -10.113 ns ; function_btn ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -10.296 ns ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A           ; None        ; -10.346 ns ; function_btn ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -10.458 ns ; function_btn ; t_tens[1]           ; clk      ;
; N/A           ; None        ; -10.464 ns ; function_btn ; t_tens[0]           ; clk      ;
; N/A           ; None        ; -10.468 ns ; function_btn ; t_units[0]          ; clk      ;
; N/A           ; None        ; -10.468 ns ; function_btn ; t_units[3]          ; clk      ;
; N/A           ; None        ; -10.549 ns ; function_btn ; t_tens[2]           ; clk      ;
; N/A           ; None        ; -10.553 ns ; function_btn ; t_tens[3]           ; clk      ;
; N/A           ; None        ; -10.590 ns ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A           ; None        ; -10.612 ns ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A           ; None        ; -10.612 ns ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A           ; None        ; -10.612 ns ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A           ; None        ; -10.612 ns ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A           ; None        ; -10.881 ns ; function_btn ; human_col[0]        ; clk      ;
; N/A           ; None        ; -10.881 ns ; function_btn ; human_col[1]        ; clk      ;
; N/A           ; None        ; -10.881 ns ; function_btn ; human_col[2]        ; clk      ;
; N/A           ; None        ; -10.881 ns ; function_btn ; human_col[3]        ; clk      ;
; N/A           ; None        ; -10.881 ns ; function_btn ; human_col[4]        ; clk      ;
; N/A           ; None        ; -11.026 ns ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A           ; None        ; -11.026 ns ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A           ; None        ; -11.026 ns ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A           ; None        ; -11.026 ns ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A           ; None        ; -11.026 ns ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A           ; None        ; -11.026 ns ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A           ; None        ; -11.251 ns ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A           ; None        ; -11.275 ns ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A           ; None        ; -11.275 ns ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A           ; None        ; -11.275 ns ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A           ; None        ; -11.275 ns ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A           ; None        ; -11.528 ns ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -11.761 ns ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -11.813 ns ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -11.973 ns ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -12.046 ns ; right_btn    ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -12.084 ns ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -12.085 ns ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -12.216 ns ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -12.369 ns ; right_btn    ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -12.370 ns ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -12.438 ns ; left_btn     ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -12.438 ns ; left_btn     ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -12.612 ns ; right_btn    ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -12.855 ns ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -13.077 ns ; right_btn    ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -13.166 ns ; left_btn     ; human_col[0]        ; clk      ;
; N/A           ; None        ; -13.166 ns ; left_btn     ; human_col[1]        ; clk      ;
; N/A           ; None        ; -13.166 ns ; left_btn     ; human_col[2]        ; clk      ;
; N/A           ; None        ; -13.166 ns ; left_btn     ; human_col[3]        ; clk      ;
; N/A           ; None        ; -13.166 ns ; left_btn     ; human_col[4]        ; clk      ;
+---------------+-------------+------------+--------------+---------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Wed Dec 16 21:08:00 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Verilog_Final -c Verilog_Final --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "screen_col[0]$latch" is a latch
    Warning: Node "screen_col[1]$latch" is a latch
    Warning: Node "screen_col[2]$latch" is a latch
    Warning: Node "screen_col[3]$latch" is a latch
    Warning: Node "screen_col[4]$latch" is a latch
    Warning: Node "screen_col[5]$latch" is a latch
    Warning: Node "screen_col[6]$latch" is a latch
    Warning: Node "screen_col[7]$latch" is a latch
    Warning: Node "screen_col[8]$latch" is a latch
    Warning: Node "screen_col[9]$latch" is a latch
    Warning: Node "screen_col[10]$latch" is a latch
    Warning: Node "screen_col[11]$latch" is a latch
    Warning: Node "screen_col[12]$latch" is a latch
    Warning: Node "screen_col[13]$latch" is a latch
    Warning: Node "screen_col[14]$latch" is a latch
    Warning: Node "screen_col[15]$latch" is a latch
    Warning: Node "screen_col[16]$latch" is a latch
    Warning: Node "screen_col[17]$latch" is a latch
    Warning: Node "screen_col[18]$latch" is a latch
    Warning: Node "screen_col[19]$latch" is a latch
    Warning: Node "screen_col[20]$latch" is a latch
    Warning: Node "screen_col[21]$latch" is a latch
    Warning: Node "screen_col[22]$latch" is a latch
    Warning: Node "screen_col[23]$latch" is a latch
    Warning: Node "screen_col[24]$latch" is a latch
    Warning: Node "screen_col[25]$latch" is a latch
    Warning: Node "screen_col[26]$latch" is a latch
    Warning: Node "screen_col[27]$latch" is a latch
    Warning: Node "screen_col[28]$latch" is a latch
    Warning: Node "screen_col[29]$latch" is a latch
    Warning: Node "screen_col[30]$latch" is a latch
    Warning: Node "screen_col[31]$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 48 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "Selector541~2" as buffer
    Info: Detected gated clock "comb~3" as buffer
    Info: Detected gated clock "Equal130~1" as buffer
    Info: Detected gated clock "Equal127~2" as buffer
    Info: Detected gated clock "Equal132~0" as buffer
    Info: Detected gated clock "Equal131~1" as buffer
    Info: Detected gated clock "Equal135~0" as buffer
    Info: Detected gated clock "Equal133~0" as buffer
    Info: Detected gated clock "Equal131~0" as buffer
    Info: Detected gated clock "Equal125~0" as buffer
    Info: Detected gated clock "Equal124~1" as buffer
    Info: Detected gated clock "Equal126~0" as buffer
    Info: Detected gated clock "Equal124~0" as buffer
    Info: Detected gated clock "Selector602~2" as buffer
    Info: Detected gated clock "Equal122~1" as buffer
    Info: Detected gated clock "Equal122~0" as buffer
    Info: Detected gated clock "Equal134~1" as buffer
    Info: Detected gated clock "Equal121~0" as buffer
    Info: Detected gated clock "Equal127~1" as buffer
    Info: Detected gated clock "Equal128~1" as buffer
    Info: Detected gated clock "Equal128~0" as buffer
    Info: Detected gated clock "Equal134~0" as buffer
    Info: Detected gated clock "Equal129~1" as buffer
    Info: Detected gated clock "Equal129~0" as buffer
    Info: Detected gated clock "Equal130~0" as buffer
    Info: Detected gated clock "Equal3~1" as buffer
    Info: Detected gated clock "Equal3~0" as buffer
    Info: Detected gated clock "Equal127~0" as buffer
    Info: Detected gated clock "Equal123~0" as buffer
    Info: Detected ripple clock "screen_state.0100" as buffer
    Info: Detected ripple clock "screen_row[15]~reg0" as buffer
    Info: Detected ripple clock "screen_row[14]~reg0" as buffer
    Info: Detected ripple clock "screen_row[13]~reg0" as buffer
    Info: Detected ripple clock "screen_row[12]~reg0" as buffer
    Info: Detected ripple clock "screen_row[11]~reg0" as buffer
    Info: Detected ripple clock "screen_row[10]~reg0" as buffer
    Info: Detected ripple clock "screen_row[9]~reg0" as buffer
    Info: Detected ripple clock "screen_row[8]~reg0" as buffer
    Info: Detected ripple clock "screen_row[7]~reg0" as buffer
    Info: Detected ripple clock "screen_row[6]~reg0" as buffer
    Info: Detected ripple clock "screen_row[5]~reg0" as buffer
    Info: Detected ripple clock "screen_row[4]~reg0" as buffer
    Info: Detected ripple clock "screen_row[3]~reg0" as buffer
    Info: Detected gated clock "Equal3~2" as buffer
    Info: Detected ripple clock "screen_row[2]~reg0" as buffer
    Info: Detected ripple clock "screen_row[1]~reg0" as buffer
    Info: Detected ripple clock "screen_row[0]~reg0" as buffer
    Info: Detected ripple clock "screen_state.0101" as buffer
Info: Clock "clk" has Internal fmax of 40.19 MHz between source register "LFSR_5bit:M1|D123456789[5]" and destination register "LCD_state.0100" (period= 24.881 ns)
    Info: + Longest register to register delay is 17.891 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X15_Y6_N5; Fanout = 4; REG Node = 'LFSR_5bit:M1|D123456789[5]'
        Info: 2: + IC(0.532 ns) + CELL(0.114 ns) = 0.646 ns; Loc. = LC_X15_Y6_N2; Fanout = 3; COMB Node = 'LFSR_5bit:M1|easy_t'
        Info: 3: + IC(0.182 ns) + CELL(0.114 ns) = 0.942 ns; Loc. = LC_X15_Y6_N3; Fanout = 10; COMB Node = 'knife~2376'
        Info: 4: + IC(0.451 ns) + CELL(0.114 ns) = 1.507 ns; Loc. = LC_X15_Y6_N0; Fanout = 9; COMB Node = 'knife~2400'
        Info: 5: + IC(1.795 ns) + CELL(0.114 ns) = 3.416 ns; Loc. = LC_X20_Y2_N6; Fanout = 4; COMB Node = 'knife~2426'
        Info: 6: + IC(0.428 ns) + CELL(0.114 ns) = 3.958 ns; Loc. = LC_X20_Y2_N2; Fanout = 4; COMB Node = 'knife~2427'
        Info: 7: + IC(0.464 ns) + CELL(0.292 ns) = 4.714 ns; Loc. = LC_X20_Y2_N3; Fanout = 1; COMB Node = 'screen_state~747'
        Info: 8: + IC(0.428 ns) + CELL(0.114 ns) = 5.256 ns; Loc. = LC_X20_Y2_N5; Fanout = 2; COMB Node = 'screen_state~748'
        Info: 9: + IC(0.727 ns) + CELL(0.292 ns) = 6.275 ns; Loc. = LC_X21_Y2_N8; Fanout = 1; COMB Node = 'screen_state~749'
        Info: 10: + IC(0.182 ns) + CELL(0.114 ns) = 6.571 ns; Loc. = LC_X21_Y2_N9; Fanout = 1; COMB Node = 'screen_state~752'
        Info: 11: + IC(0.441 ns) + CELL(0.292 ns) = 7.304 ns; Loc. = LC_X21_Y2_N7; Fanout = 4; COMB Node = 'screen_state~754'
        Info: 12: + IC(2.050 ns) + CELL(0.292 ns) = 9.646 ns; Loc. = LC_X12_Y4_N8; Fanout = 1; COMB Node = 'Selector450~93'
        Info: 13: + IC(0.724 ns) + CELL(0.114 ns) = 10.484 ns; Loc. = LC_X11_Y4_N9; Fanout = 1; COMB Node = 'Selector450~94'
        Info: 14: + IC(0.438 ns) + CELL(0.292 ns) = 11.214 ns; Loc. = LC_X11_Y4_N0; Fanout = 1; COMB Node = 'Selector450~95'
        Info: 15: + IC(0.182 ns) + CELL(0.114 ns) = 11.510 ns; Loc. = LC_X11_Y4_N1; Fanout = 1; COMB Node = 'Selector450~96'
        Info: 16: + IC(0.182 ns) + CELL(0.114 ns) = 11.806 ns; Loc. = LC_X11_Y4_N2; Fanout = 1; COMB Node = 'Selector450~97'
        Info: 17: + IC(0.182 ns) + CELL(0.114 ns) = 12.102 ns; Loc. = LC_X11_Y4_N3; Fanout = 1; COMB Node = 'Selector450~98'
        Info: 18: + IC(0.182 ns) + CELL(0.114 ns) = 12.398 ns; Loc. = LC_X11_Y4_N4; Fanout = 1; COMB Node = 'Selector450~99'
        Info: 19: + IC(0.340 ns) + CELL(0.114 ns) = 12.852 ns; Loc. = LC_X11_Y4_N5; Fanout = 1; COMB Node = 'Selector450~100'
        Info: 20: + IC(0.182 ns) + CELL(0.114 ns) = 13.148 ns; Loc. = LC_X11_Y4_N6; Fanout = 1; COMB Node = 'Selector450~101'
        Info: 21: + IC(0.182 ns) + CELL(0.114 ns) = 13.444 ns; Loc. = LC_X11_Y4_N7; Fanout = 1; COMB Node = 'Selector450~102'
        Info: 22: + IC(1.227 ns) + CELL(0.114 ns) = 14.785 ns; Loc. = LC_X10_Y5_N9; Fanout = 2; COMB Node = 'Selector450~103'
        Info: 23: + IC(0.457 ns) + CELL(0.292 ns) = 15.534 ns; Loc. = LC_X10_Y5_N0; Fanout = 1; COMB Node = 'Selector450~104'
        Info: 24: + IC(0.182 ns) + CELL(0.114 ns) = 15.830 ns; Loc. = LC_X10_Y5_N1; Fanout = 1; COMB Node = 'Selector450~105'
        Info: 25: + IC(0.182 ns) + CELL(0.114 ns) = 16.126 ns; Loc. = LC_X10_Y5_N2; Fanout = 2; COMB Node = 'Selector450~121'
        Info: 26: + IC(0.741 ns) + CELL(0.292 ns) = 17.159 ns; Loc. = LC_X9_Y5_N6; Fanout = 2; COMB Node = 'Selector450~138'
        Info: 27: + IC(0.423 ns) + CELL(0.309 ns) = 17.891 ns; Loc. = LC_X9_Y5_N8; Fanout = 13; REG Node = 'LCD_state.0100'
        Info: Total cell delay = 4.405 ns ( 24.62 % )
        Info: Total interconnect delay = 13.486 ns ( 75.38 % )
    Info: - Smallest clock skew is -6.729 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.902 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.711 ns) = 2.902 ns; Loc. = LC_X9_Y5_N8; Fanout = 13; REG Node = 'LCD_state.0100'
            Info: Total cell delay = 2.180 ns ( 75.12 % )
            Info: Total interconnect delay = 0.722 ns ( 24.88 % )
        Info: - Longest clock path from clock "clk" to source register is 9.631 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
            Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X9_Y13_N1; Fanout = 8; REG Node = 'screen_row[6]~reg0'
            Info: 3: + IC(1.185 ns) + CELL(0.590 ns) = 4.953 ns; Loc. = LC_X7_Y13_N7; Fanout = 10; COMB Node = 'comb~3'
            Info: 4: + IC(3.967 ns) + CELL(0.711 ns) = 9.631 ns; Loc. = LC_X15_Y6_N5; Fanout = 4; REG Node = 'LFSR_5bit:M1|D123456789[5]'
            Info: Total cell delay = 3.705 ns ( 38.47 % )
            Info: Total interconnect delay = 5.926 ns ( 61.53 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "screen_state.0001" and destination pin or register "screen_col[9]$latch" for clock "clk" (Hold time is 10.528 ns)
    Info: + Largest clock skew is 13.485 ns
        Info: + Longest clock path from clock "clk" to destination register is 16.410 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
            Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X9_Y13_N8; Fanout = 6; REG Node = 'screen_row[8]~reg0'
            Info: 3: + IC(0.775 ns) + CELL(0.590 ns) = 4.543 ns; Loc. = LC_X10_Y13_N6; Fanout = 3; COMB Node = 'Equal130~0'
            Info: 4: + IC(0.441 ns) + CELL(0.114 ns) = 5.098 ns; Loc. = LC_X10_Y13_N0; Fanout = 4; COMB Node = 'Equal134~0'
            Info: 5: + IC(0.431 ns) + CELL(0.114 ns) = 5.643 ns; Loc. = LC_X10_Y13_N4; Fanout = 2; COMB Node = 'Equal122~0'
            Info: 6: + IC(0.452 ns) + CELL(0.292 ns) = 6.387 ns; Loc. = LC_X10_Y13_N5; Fanout = 4; COMB Node = 'Equal122~1'
            Info: 7: + IC(0.445 ns) + CELL(0.114 ns) = 6.946 ns; Loc. = LC_X10_Y13_N1; Fanout = 3; COMB Node = 'Equal124~0'
            Info: 8: + IC(0.459 ns) + CELL(0.114 ns) = 7.519 ns; Loc. = LC_X10_Y13_N2; Fanout = 10; COMB Node = 'Equal124~1'
            Info: 9: + IC(0.429 ns) + CELL(0.590 ns) = 8.538 ns; Loc. = LC_X10_Y13_N7; Fanout = 4; COMB Node = 'Selector602~3'
            Info: 10: + IC(1.164 ns) + CELL(0.590 ns) = 10.292 ns; Loc. = LC_X12_Y13_N3; Fanout = 2; COMB Node = 'WideOr68~1'
            Info: 11: + IC(0.182 ns) + CELL(0.114 ns) = 10.588 ns; Loc. = LC_X12_Y13_N4; Fanout = 27; COMB Node = 'WideNor0'
            Info: 12: + IC(1.565 ns) + CELL(0.114 ns) = 12.267 ns; Loc. = LC_X8_Y10_N1; Fanout = 32; COMB Node = 'Selector541~2'
            Info: 13: + IC(4.029 ns) + CELL(0.114 ns) = 16.410 ns; Loc. = LC_X7_Y9_N0; Fanout = 1; REG Node = 'screen_col[9]$latch'
            Info: Total cell delay = 5.264 ns ( 32.08 % )
            Info: Total interconnect delay = 11.146 ns ( 67.92 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.925 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X8_Y11_N4; Fanout = 232; REG Node = 'screen_state.0001'
            Info: Total cell delay = 2.180 ns ( 74.53 % )
            Info: Total interconnect delay = 0.745 ns ( 25.47 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 2.733 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X8_Y11_N4; Fanout = 232; REG Node = 'screen_state.0001'
        Info: 2: + IC(1.404 ns) + CELL(0.292 ns) = 1.696 ns; Loc. = LC_X7_Y9_N8; Fanout = 1; COMB Node = 'Selector600~3'
        Info: 3: + IC(0.182 ns) + CELL(0.114 ns) = 1.992 ns; Loc. = LC_X7_Y9_N9; Fanout = 1; COMB Node = 'Selector600~4'
        Info: 4: + IC(0.449 ns) + CELL(0.292 ns) = 2.733 ns; Loc. = LC_X7_Y9_N0; Fanout = 1; REG Node = 'screen_col[9]$latch'
        Info: Total cell delay = 0.698 ns ( 25.54 % )
        Info: Total interconnect delay = 2.035 ns ( 74.46 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "LCD_state.0100" (data pin = "right_btn", clock pin = "clk") is 17.339 ns
    Info: + Longest pin to register delay is 20.204 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_224; Fanout = 10; PIN Node = 'right_btn'
        Info: 2: + IC(8.249 ns) + CELL(0.442 ns) = 10.166 ns; Loc. = LC_X13_Y3_N5; Fanout = 3; COMB Node = 'Selector450~74'
        Info: 3: + IC(1.280 ns) + CELL(0.590 ns) = 12.036 ns; Loc. = LC_X13_Y2_N2; Fanout = 2; COMB Node = 'Selector450~79'
        Info: 4: + IC(0.182 ns) + CELL(0.114 ns) = 12.332 ns; Loc. = LC_X13_Y2_N3; Fanout = 1; COMB Node = 'Selector450~123'
        Info: 5: + IC(0.182 ns) + CELL(0.114 ns) = 12.628 ns; Loc. = LC_X13_Y2_N4; Fanout = 1; COMB Node = 'Selector450~124'
        Info: 6: + IC(0.713 ns) + CELL(0.114 ns) = 13.455 ns; Loc. = LC_X12_Y2_N9; Fanout = 1; COMB Node = 'Selector450~125'
        Info: 7: + IC(0.438 ns) + CELL(0.292 ns) = 14.185 ns; Loc. = LC_X12_Y2_N0; Fanout = 1; COMB Node = 'Selector450~126'
        Info: 8: + IC(0.182 ns) + CELL(0.114 ns) = 14.481 ns; Loc. = LC_X12_Y2_N1; Fanout = 1; COMB Node = 'Selector450~127'
        Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 14.777 ns; Loc. = LC_X12_Y2_N2; Fanout = 1; COMB Node = 'Selector450~128'
        Info: 10: + IC(0.182 ns) + CELL(0.114 ns) = 15.073 ns; Loc. = LC_X12_Y2_N3; Fanout = 1; COMB Node = 'Selector450~129'
        Info: 11: + IC(0.182 ns) + CELL(0.114 ns) = 15.369 ns; Loc. = LC_X12_Y2_N4; Fanout = 1; COMB Node = 'Selector450~130'
        Info: 12: + IC(0.340 ns) + CELL(0.114 ns) = 15.823 ns; Loc. = LC_X12_Y2_N5; Fanout = 1; COMB Node = 'Selector450~131'
        Info: 13: + IC(0.182 ns) + CELL(0.114 ns) = 16.119 ns; Loc. = LC_X12_Y2_N6; Fanout = 1; COMB Node = 'Selector450~132'
        Info: 14: + IC(0.182 ns) + CELL(0.114 ns) = 16.415 ns; Loc. = LC_X12_Y2_N7; Fanout = 1; COMB Node = 'Selector450~133'
        Info: 15: + IC(1.601 ns) + CELL(0.114 ns) = 18.130 ns; Loc. = LC_X9_Y5_N2; Fanout = 1; COMB Node = 'Selector450~134'
        Info: 16: + IC(0.182 ns) + CELL(0.114 ns) = 18.426 ns; Loc. = LC_X9_Y5_N3; Fanout = 1; COMB Node = 'Selector450~135'
        Info: 17: + IC(0.182 ns) + CELL(0.114 ns) = 18.722 ns; Loc. = LC_X9_Y5_N4; Fanout = 1; COMB Node = 'Selector450~136'
        Info: 18: + IC(0.340 ns) + CELL(0.114 ns) = 19.176 ns; Loc. = LC_X9_Y5_N5; Fanout = 1; COMB Node = 'Selector450~137'
        Info: 19: + IC(0.182 ns) + CELL(0.114 ns) = 19.472 ns; Loc. = LC_X9_Y5_N6; Fanout = 2; COMB Node = 'Selector450~138'
        Info: 20: + IC(0.423 ns) + CELL(0.309 ns) = 20.204 ns; Loc. = LC_X9_Y5_N8; Fanout = 13; REG Node = 'LCD_state.0100'
        Info: Total cell delay = 4.818 ns ( 23.85 % )
        Info: Total interconnect delay = 15.386 ns ( 76.15 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.902 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.711 ns) = 2.902 ns; Loc. = LC_X9_Y5_N8; Fanout = 13; REG Node = 'LCD_state.0100'
        Info: Total cell delay = 2.180 ns ( 75.12 % )
        Info: Total interconnect delay = 0.722 ns ( 24.88 % )
Info: tco from clock "clk" to destination pin "screen_col[15]" through register "screen_col[15]$latch" is 23.857 ns
    Info: + Longest clock path from clock "clk" to source register is 16.453 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X9_Y13_N8; Fanout = 6; REG Node = 'screen_row[8]~reg0'
        Info: 3: + IC(0.775 ns) + CELL(0.590 ns) = 4.543 ns; Loc. = LC_X10_Y13_N6; Fanout = 3; COMB Node = 'Equal130~0'
        Info: 4: + IC(0.441 ns) + CELL(0.114 ns) = 5.098 ns; Loc. = LC_X10_Y13_N0; Fanout = 4; COMB Node = 'Equal134~0'
        Info: 5: + IC(0.431 ns) + CELL(0.114 ns) = 5.643 ns; Loc. = LC_X10_Y13_N4; Fanout = 2; COMB Node = 'Equal122~0'
        Info: 6: + IC(0.452 ns) + CELL(0.292 ns) = 6.387 ns; Loc. = LC_X10_Y13_N5; Fanout = 4; COMB Node = 'Equal122~1'
        Info: 7: + IC(0.445 ns) + CELL(0.114 ns) = 6.946 ns; Loc. = LC_X10_Y13_N1; Fanout = 3; COMB Node = 'Equal124~0'
        Info: 8: + IC(0.459 ns) + CELL(0.114 ns) = 7.519 ns; Loc. = LC_X10_Y13_N2; Fanout = 10; COMB Node = 'Equal124~1'
        Info: 9: + IC(0.429 ns) + CELL(0.590 ns) = 8.538 ns; Loc. = LC_X10_Y13_N7; Fanout = 4; COMB Node = 'Selector602~3'
        Info: 10: + IC(1.164 ns) + CELL(0.590 ns) = 10.292 ns; Loc. = LC_X12_Y13_N3; Fanout = 2; COMB Node = 'WideOr68~1'
        Info: 11: + IC(0.182 ns) + CELL(0.114 ns) = 10.588 ns; Loc. = LC_X12_Y13_N4; Fanout = 27; COMB Node = 'WideNor0'
        Info: 12: + IC(1.565 ns) + CELL(0.114 ns) = 12.267 ns; Loc. = LC_X8_Y10_N1; Fanout = 32; COMB Node = 'Selector541~2'
        Info: 13: + IC(4.072 ns) + CELL(0.114 ns) = 16.453 ns; Loc. = LC_X30_Y16_N4; Fanout = 1; REG Node = 'screen_col[15]$latch'
        Info: Total cell delay = 5.264 ns ( 31.99 % )
        Info: Total interconnect delay = 11.189 ns ( 68.01 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 7.404 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X30_Y16_N4; Fanout = 1; REG Node = 'screen_col[15]$latch'
        Info: 2: + IC(5.280 ns) + CELL(2.124 ns) = 7.404 ns; Loc. = PIN_43; Fanout = 0; PIN Node = 'screen_col[15]'
        Info: Total cell delay = 2.124 ns ( 28.69 % )
        Info: Total interconnect delay = 5.280 ns ( 71.31 % )
Info: th for register "lfsr_rst" (data pin = "function_btn", clock pin = "clk") is -5.169 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.925 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
        Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X8_Y11_N9; Fanout = 10; REG Node = 'lfsr_rst'
        Info: Total cell delay = 2.180 ns ( 74.53 % )
        Info: Total interconnect delay = 0.745 ns ( 25.47 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 8.109 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_226; Fanout = 23; PIN Node = 'function_btn'
        Info: 2: + IC(6.156 ns) + CELL(0.478 ns) = 8.109 ns; Loc. = LC_X8_Y11_N9; Fanout = 10; REG Node = 'lfsr_rst'
        Info: Total cell delay = 1.953 ns ( 24.08 % )
        Info: Total interconnect delay = 6.156 ns ( 75.92 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Wed Dec 16 21:08:01 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


