# 20231116课堂摘要

教师拒绝发PDF，怎么办吧，只能多OCR了。排版尽量还原教师。

---

第8章——时序逻辑电路：异步时序电路|时序电路的输出逻辑

* 关键点1：同步时序电路VS异步时序电路

**同步时序电路**：电路由统一的时钟触发内部状态的变化。尽管逻辑门、触发器均有延时，但延时之和小于时钟周期，故在下一个时钟脉冲到来前，电路已处于稳定状态。

**异步时序电路**：没有统一的时钟脉冲，电路状态的改变完全由外部输入信号的变化引起。
按输入信号可分为：**脉冲型**异步时序电路和电平型异步时序电路。

---

* 关键点2：脉冲异步时序逻辑电路的分析

1.脉冲异步时序逻辑电路的特点

（1）与同步时序电路类似，在脉冲异步时序逻辑电路中，记忆部分也是由触发器组成的，但时钟脉冲并不一定送到每位触发器的时钟端。
（2）输入都以脉冲的形式出现，以0表示没有输入脉冲、1表示有输入脉冲。
（3）在同一个时刻，只允许一个输入。例如：设x1、x2、x3为三个输入，则输入组合000, 100, 010, 001是允许出现的，其他的组合形式不允许出现。其中000表示没有输入，其他依次表示输入x1、x2、x3。
（4）在第一个输入脉冲引起的整个电路响应完全结束后，才允许第二个输入脉冲到来，否则电路会出现不可预测的状态。

2.脉冲异步时序逻辑电路的分析步骤
与同步时序电路分析类似，异步时序电路的分析也是利用状态表、状态图作为工具，分析步骤也类似：

（1）写出电路的输出函数、激励函数表达式。
（2）列出电路的次态方程组。
（3）列出电路次态真值表。
（4）做出状态表和状态图。
（5）画出时间图并用文字描述电路的逻辑功能。

---

关键点3：脉冲异步时序逻辑电路的设计

脉冲异步时序逻辑电路的设计方法与同步时序逻辑电路的设计基本类似。不同的是设计脉冲异步时序逻辑电路时，每个触发器的CP端不再是同一个时钟脉冲，而是与其他输入端一样作为触发器的一个激励来考虑。另外，为了使电路工作可靠，输入信号必须是串行序列脉冲，在第二个脉冲达到时，第一个脉冲所引起的电路响应必须已经完成，电路处于稳定状态。也就是前面所说的“在同一个时刻，只允许一个输入”。

由于电路中没有统一时钟，电路中触发器的时钟作为激励来处理，这就意味可以通过控制时钟端的输入脉冲的有无来控制触发器翻转还是不翻转。基于这一思想，在设计脉冲异步时序逻辑电路时，可以使用表1~表4所列的4种常用触发器（带CP）的激励表。

表1 RS 触发器的激励表（CP）

| $Q$ | $Q_{n+1}$ | R   | S   | CP  |
| --- | --------- | --- | --- | --- |
| 0   | 0         | d   | 0   | d   |
| 0   | 0         | d   | d   | 0   |
| 0   | 1         | 0   | 1   | 1   |
| 1   | 0         | 1   | 0   | 1   |
| 1   | 1         | 0   | d   | d   |
| 1   | 1         | d   | d   | 0   |

表2 JK 触发器的激励表（CP）

| $Q$ | $Q_{n+1}$ | J   | K   | CP  |
| --- | --------- | --- | --- | --- |
| 0   | 0         | 0   | d   | d   |
| 0   | 0         | d   | d   | 0   |
| 0   | 1         | 1   | d   | 1   |
| 1   | 0         | d   | 1   | 1   |
| 1   | 1         | d   | 0   | d   |
| 1   | 1         | d   | d   | 0   |

表3 T 触发器的激励表（CP）

| $Q$ | $Q_{n+1}$ | T   | CP  |
| --- | --------- | --- | --- |
| 0   | 0         | 0   | d   |
| 0   | 0         | d   | 0   |
| 0   | 1         | 1   | 1   |
| 1   | 0         | 1   | 1   |
| 1   | 1         | 1   | d   |
| 1   | 1         | d   | 0   |

表4 D 触发器的激励表（CP）

| $Q$ | $Q_{n+1}$ | D   | CP  |
| --- | --------- | --- | --- |
| 0   | 0         | 0   | d   |
| 0   | 0         | d   | 0   |
| 0   | 1         | 1   | 1   |
| 1   | 0         | 0   | 1   |
| 1   | 1         | 1   | d   |
| 1   | 1         | d   | 0   |

从表1~表4可以看出，在要求触发器状态保持不变时，有两种不同的处理方式：
一是令 CP 为 d，输入端取相应的值；
二是令 CP 为 0，输入端取任意值。例如，当要使D触发器维持不变时，可令CP为d，D为Q；也可令CP 为0，D为d。这使激励函数的确定更加灵活。
一般选择CP 为0，输入为任意值。

---

分别对应`课件/异步1.pdf`中的例5-19 例5-20 (P50-55)

练习1：脉冲异步时序逻辑电路的分析。
分析如下图所示的脉冲异步时序电路。

> 解答

(1) 跟时钟有关：$\text{CP}_1 = \text{CP}_3 = \text{CP}$
$\text{CP}_2 = Q_1$

跟 J, K 相关: $J_1 = \overline{Q_3}$; $k_1 = 1$;
$J_2 = k_2 = 1 \to ???$;
$J_2 = 1$; $k_2 = 1$

(2) JK触发器的次态方程: $Q^{n+1} = (J\overline{Q}+\overline{K}Q) \space \text{CP}\downarrow$

第一个JK触发器：

$$
\begin{split}
    Q_1^{n+1}
    &= (J_1\overline{Q_1}+\overline{K_1}Q_1) \space \text{CP}_1\downarrow \\
    &= (\overline{Q_3}\overline{Q_1}+\overline{1}\cdot Q_1) \space \text{CP}_1\downarrow \\
    &= (\overline{Q_3}\overline{Q_1}) \space \text{CP}_1\downarrow \\
    Q_2^{n+1}
    &= (J_2\overline{Q_2}+\overline{K_2}Q_2) \space \text{CP}_2\downarrow \\
    &= (1\cdot\overline{Q_2}+\overline{1}\cdot Q_2) \space Q_1 \downarrow \\
    &= (\overline{Q_2}) \space Q_1 \downarrow \\
    Q_3^{n+1}
    &= (J_3\overline{Q_3}+\overline{K_3}Q_3) \space \text{CP}_3\downarrow \\
    &= (Q_2 Q_1 \overline{Q_3} + \overline{1}Q_3) \space \text{CP}\downarrow \\
    &= (Q_2 Q_1 \overline{Q_3}) \space \text{CP}\downarrow \\
\end{split}
$$

(3)

$Q_1 Q_2 Q_3 = 000 \Rightarrow$ 请代入上面的几个式子

case1 $\text{CP} = 0$ (没有下降沿)

$\text{CP}_3 \text{CP}_2 (Q_1) \text{CP}_1 = 000 \to Q_{3}^{n+1} Q_{2}^{n+1} Q_{1}^{n+1} = 000$

case2 CP = 1 (有下降沿)

$\text{CP}_3 \text{CP}_2 (Q_1) \text{CP}_1 = 101 \to Q_{3}^{n+1} Q_{2}^{n+1} Q_{1}^{n+1} = 001$

$Q_1 Q_2 Q_3 = 101 \Rightarrow$

case1 $\text{CP} = 0$ (没有下降沿)

$\text{CP}_3 \text{CP}_2 (Q_1) \text{CP}_1 = 101 \to Q_{3}^{n+1} Q_{2}^{n+1} Q_{1}^{n+1} = 101$

最后结果

| 输入脉冲数 | $Q_3 Q_2 Q_1$ | $\text{CP}_1 \text{CP}_2 \text{CP}_3$ | $Q_3^{n+1} Q_2^{n+1} Q_1^{n+1}$ | Z |
| ---------- | ------------- | ----------------------------------- | -------------------------------- | - |
| 0          | 000           | 000                                 | 000                              | 0 |
| 1          | 000           | 101                                 | 001                              | 0 |
| 2          | 001           | 111                                 | 010                              | 0 |
| 3          | 010           | 101                                 | 101                              | 0 |

| $Q_1 Q_2 Q_3$ | $Q_{3}^{n+1} Q_{2}^{n+1} Q_{1}^{n+1}$ | Z |
| ------------- | -------------------------------------- | - |
| 000           | 001                                    | 0 |

---

检查下面的文本中是否存在错别字：

课后了解：脉冲异步时序逻辑电路的现实生活例子

脉冲异步时序逻辑电路是一种没有统一的时钟脉冲，而是由输入信号的变化触发状态转换的时序电路。它的特点是电路中各存储单元的状态更新不是同时发生的，而是依次进行的。这种电路可实现更快的响应速度，但电路的分析和设计较复杂，稳定性和可靠性较低，同步性较差。

在现实生活中，有一些场合可以利用它的优点，如下面的几个例子：
（1）用于实现数据的串行传输的移位寄存器，是一种可以将数据在各个存储单元之间移动的电路，它可以实现数据的串行输入、串行输出、并行输入、并行输出等功能。移位寄存器的工作原理是利用输入信号的上升沿或下降沿来触发各个存储单元的状态转换，从而实现数据的移位。
移位寄存器的应用有很多，如数据通信、数据转换、数据加密等。
（2）用于实现计数器的分频电路。分频电路是一种可以将输入信号的频率降低的电路，它的工作原理是利用输入信号的上升沿或下降沿来触发计数器的状态转换，从而实现计数器的增加或减少。分频电路的应用有很多，如时钟信号的产生、数字显示的控制、音乐的合成等。
（3）还有一种是用于实现逻辑分析仪的触发电路。触发电路是一种可以根据输入信号的特定条件来启动或停止逻辑分析仪的电路，它的工作原理是利用输入信号的上升沿或下降沿来触发触发器的状态转换，从而实现触发器的设置或复位。触发电路的应用是为了方便观察和分析电路的逻辑状态和波形。
