# 2. Historical Background: 0.25µm vs 0.18µm

## 2.1 0.5µm〜0.35µm世代の流れ
0.5µm世代まではポリシリコンゲートが主流であり、ゲート抵抗が大きく回路速度の制約要因となっていた。0.35µm世代では、抵抗低減とRC遅延改善を目的にタングステンシリサイド (WSi) ゲートが導入された。  
ただし、この時代は**同極ゲート方式**（NMOS・PMOSともにn⁺ポリゲート）が主流であった。この場合、NMOSは自然に表面チャネルで性能を発揮できたが、PMOSはゲート仕事関数の不整合によりしきい値が高く、駆動電流が不足した。そのため、PMOSは**埋め込みチャネル (buried channel)** 構造を採用するのが一般的であった。しかし、埋め込みチャネルは短チャネル化に伴い制御が難しく、スケーリングの障害要因となった。  

## 2.2 0.25µm世代：異極ゲートとTiサリサイド
0.25µm世代からは、NMOSにn⁺ポリ、PMOSにp⁺ポリを用いる**異極ゲート方式**が本格採用され、PMOSもしきい値電圧が適正化されて**表面チャネル構造へ移行**した。これによりNMOSとPMOSの対称性が改善され、CMOS回路の性能バランスが向上した。  

さらに、ゲートおよびソース/ドレインの低抵抗化を目的に**Tiサリサイド (TiSi₂)** が導入された。これは当時の先端技術であったが、以下のような課題を抱えていた。  

- **相転移問題**：TiSi₂はまず高抵抗相 (C49) を形成し、その後低抵抗相 (C54) へ転移する必要があるが、転移は不完全になりやすく抵抗が高止まりした。  
- **細線効果**：線幅が縮小するとC54相への転移が困難になり、シート抵抗が急増。  
- **不純物との相互作用**：しきい値調整に用いられたBやAsがTiに吸収され、局所的な高抵抗スポットを形成。  
- **プロセスマージンの狭さ**：アニール温度や結晶方位に強く依存し、量産安定性が低下。  

こうした不安定性から、0.25µmプロセスは現場で**「ガラスのようなプロセス (glass-like process)」**と揶揄された。リソグラフィ面では、部分的にハーフトーンPSMが導入されたが、**まだ本格的なOPCは存在せず**、補正は主に人力で行われていた。  

## 2.3 0.18µm世代：CoサリサイドとOPC導入
0.18µm世代では、Tiサリサイドに代わって**Coサリサイド (CoSi₂)** が導入され、Ti特有の相転移問題や細線効果は大幅に軽減された。Coサリサイドは直接低抵抗相が得られるため、量産安定性が飛躍的に改善された。  

一方で、プロセスはさらに複雑化した。素子分離にはShallow Trench Isolation (STI) が導入され、平坦化にはCMPが不可欠となった。さらに、**この世代からはエンジニアによる本格的なOPCが設計段階で加えられるようになり**、PSMと併用してリソグラフィの解像度限界を克服した。結果として、**技術的には安定したが、プロセスコストは大幅に上昇**した。  

## 2.4 市場背景：LCDドライバーのコスト競争
2000年代初頭、LCDドライバーIC市場は急速に拡大し、Samsungの本格参入によって熾烈なコスト競争が始まった。日本および台湾のメーカーもコスト削減圧力に直面し、結果として技術的に不安定であることを承知しつつも、**安価な0.25µmプロセスの継続利用**が強く求められることとなった。  

## 2.5 まとめ
- **0.5µm**：Polyゲート → 抵抗大  
- **0.35µm**：WSiゲート（同極ゲート） → NMOSは良好、PMOSは埋め込みチャネルで性能に限界  
- **0.25µm**：異極ゲート＋Tiサリサイド → PMOSは表面チャネルへ移行し対称性改善。しかし不安定性から「ガラスのようなプロセス」と揶揄。OPCは未導入  
- **0.18µm**：Coサリサイド導入 → 技術的に安定化。STI・CMP・OPC導入でプロセスコスト増大  

このように、0.25µmと0.18µmは、**「技術的安定性と経済的合理性のトレードオフ」**を象徴する対照的な世代であった。0.25µmは安価で市場要求に適合したが技術的に脆弱であり、0.18µmは技術的に安定したが高コストであった。  
