module DataOut_MUX(en1, en2, en3, en4, d1, d2, d3, d4, d);
input en1, en2, en3, en4;
input [7:0] d1, d2, d3, d4;
output [7:0] d;

reg [7:0] d;

always @ (en1 or en2 or en3 or en4)
begin
	case ({en1, en2, en3, en4})
		4'b1000: d = d1;
		4'b0100: d = d2;
		4'b0010: d = d3;
		4'b0001: d = d4;
		default: d = 8'hzz;
	
end
endmodule
