<stg><name>cpu_Pipeline_PROGRAM_LOOP</name>


<trans_list>

<trans id="190" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="245" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="246" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="247" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="248" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="249" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="250" from="7" to="8">
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="1"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="251" from="7" to="9">
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!19"/>
<literal name="opcode" val="!3"/>
<literal name="opcode" val="!103"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="!111"/>
<literal name="opcode" val="!55"/>
<literal name="opcode" val="!23"/>
<literal name="opcode" val="!51"/>
</and_exp><and_exp><literal name="opcode" val="!19"/>
<literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="252" from="7" to="2">
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="or_ln13_1" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="243" from="9" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="4" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:0 %pc = alloca i32 1

]]></Node>
<StgValue><ssdm name="pc"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="5" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
newFuncRoot:1 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %mem, void @empty, i32 0, i32 0, void @empty_0, i32 4294967295, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:2 %store_ln26 = store i32 0, i32 %pc

]]></Node>
<StgValue><ssdm name="store_ln26"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="0" op_0_bw="0">
<![CDATA[
newFuncRoot:3 %br_ln0 = br void %while.body

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="14" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
while.body:0 %pc_1 = load i32 %pc

]]></Node>
<StgValue><ssdm name="pc_1"/></StgValue>
</operation>

<operation id="15" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="10" op_0_bw="10" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
while.body:3 %lshr_ln = partselect i10 @_ssdm_op_PartSelect.i10.i32.i32.i32, i32 %pc_1, i32 2, i32 11

]]></Node>
<StgValue><ssdm name="lshr_ln"/></StgValue>
</operation>

<operation id="16" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="64" op_0_bw="10">
<![CDATA[
while.body:4 %zext_ln34 = zext i10 %lshr_ln

]]></Node>
<StgValue><ssdm name="zext_ln34"/></StgValue>
</operation>

<operation id="17" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
while.body:5 %mem_addr = getelementptr i32 %mem, i64 0, i64 %zext_ln34

]]></Node>
<StgValue><ssdm name="mem_addr"/></StgValue>
</operation>

<operation id="18" st_id="2" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="32" op_0_bw="10">
<![CDATA[
while.body:6 %insn = load i10 %mem_addr

]]></Node>
<StgValue><ssdm name="insn"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="19" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
while.body:1 %specpipeline_ln26 = specpipeline void @_ssdm_op_SpecPipeline, i32 4294967295, i32 0, i32 0, i32 0, void @empty_0

]]></Node>
<StgValue><ssdm name="specpipeline_ln26"/></StgValue>
</operation>

<operation id="20" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
while.body:2 %specloopname_ln29 = specloopname void @_ssdm_op_SpecLoopName, void @empty_3

]]></Node>
<StgValue><ssdm name="specloopname_ln29"/></StgValue>
</operation>

<operation id="21" st_id="3" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="32" op_0_bw="10">
<![CDATA[
while.body:6 %insn = load i10 %mem_addr

]]></Node>
<StgValue><ssdm name="insn"/></StgValue>
</operation>

<operation id="22" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="7" op_0_bw="32">
<![CDATA[
while.body:7 %opcode = trunc i32 %insn

]]></Node>
<StgValue><ssdm name="opcode"/></StgValue>
</operation>

<operation id="23" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="5" op_0_bw="5" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.body:8 %rd = partselect i5 @_ssdm_op_PartSelect.i5.i32.i32, i32 %insn, i32 7

]]></Node>
<StgValue><ssdm name="rd"/></StgValue>
</operation>

<operation id="24" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="5" op_0_bw="5" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.body:9 %rs1 = partselect i5 @_ssdm_op_PartSelect.i5.i32.i32, i32 %insn, i32 15

]]></Node>
<StgValue><ssdm name="rs1"/></StgValue>
</operation>

<operation id="25" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="5" op_0_bw="5" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.body:10 %rs2 = partselect i5 @_ssdm_op_PartSelect.i5.i32.i32, i32 %insn, i32 20

]]></Node>
<StgValue><ssdm name="rs2"/></StgValue>
</operation>

<operation id="26" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="3" op_0_bw="3" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.body:11 %func3 = partselect i3 @_ssdm_op_PartSelect.i3.i32.i32, i32 %insn, i32 12

]]></Node>
<StgValue><ssdm name="func3"/></StgValue>
</operation>

<operation id="27" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="7" op_0_bw="7" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.body:12 %func7 = partselect i7 @_ssdm_op_PartSelect.i7.i32.i32, i32 %insn, i32 25

]]></Node>
<StgValue><ssdm name="func7"/></StgValue>
</operation>

<operation id="28" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
while.body:13 %icmp_ln47 = icmp_eq  i7 %opcode, i7 51

]]></Node>
<StgValue><ssdm name="icmp_ln47"/></StgValue>
</operation>

<operation id="29" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="23" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
while.body:14 %func7_1 = select i1 %icmp_ln47, i7 %func7, i7 0

]]></Node>
<StgValue><ssdm name="func7_1"/></StgValue>
</operation>

<operation id="30" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="24" bw="10" op_0_bw="10" op_1_bw="7" op_2_bw="3">
<![CDATA[
while.body:15 %funcx = bitconcatenate i10 @_ssdm_op_BitConcatenate.i10.i7.i3, i7 %func7_1, i3 %func3

]]></Node>
<StgValue><ssdm name="funcx"/></StgValue>
</operation>

<operation id="31" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="25" bw="12" op_0_bw="12" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
while.body:16 %immI = partselect i12 @_ssdm_op_PartSelect.i12.i32.i32.i32, i32 %insn, i32 20, i32 31

]]></Node>
<StgValue><ssdm name="immI"/></StgValue>
</operation>

<operation id="32" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="26" bw="32" op_0_bw="12">
<![CDATA[
while.body:17 %sext_ln53 = sext i12 %immI

]]></Node>
<StgValue><ssdm name="sext_ln53"/></StgValue>
</operation>

<operation id="33" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.body:18 %tmp = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %insn, i32 7

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="34" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="28" bw="4" op_0_bw="4" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.body:19 %tmp_1 = partselect i4 @_ssdm_op_PartSelect.i4.i32.i32, i32 %insn, i32 8

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="35" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="29" bw="7" op_0_bw="7" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
while.body:20 %tmp_2 = partselect i7 @_ssdm_op_PartSelect.i7.i32.i32.i32, i32 %insn, i32 25, i32 31

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="36" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="30" bw="5" op_0_bw="5" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
while.body:21 %tmp_3 = partselect i5 @_ssdm_op_PartSelect.i5.i32.i32.i32, i32 %insn, i32 7, i32 11

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="37" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="31" bw="12" op_0_bw="12" op_1_bw="7" op_2_bw="5">
<![CDATA[
while.body:22 %immS = bitconcatenate i12 @_ssdm_op_BitConcatenate.i12.i7.i5, i7 %tmp_2, i5 %tmp_3

]]></Node>
<StgValue><ssdm name="immS"/></StgValue>
</operation>

<operation id="38" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="32" bw="32" op_0_bw="12">
<![CDATA[
while.body:23 %sext_ln55 = sext i12 %immS

]]></Node>
<StgValue><ssdm name="sext_ln55"/></StgValue>
</operation>

<operation id="39" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="33" bw="6" op_0_bw="6" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
while.body:24 %tmp_5 = partselect i6 @_ssdm_op_PartSelect.i6.i32.i32.i32, i32 %insn, i32 25, i32 30

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="40" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="34" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.body:25 %tmp_4 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %insn, i32 31

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="41" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="35" bw="13" op_0_bw="13" op_1_bw="1" op_2_bw="1" op_3_bw="6" op_4_bw="4" op_5_bw="1">
<![CDATA[
while.body:26 %imm_2 = bitconcatenate i13 @_ssdm_op_BitConcatenate.i13.i1.i1.i6.i4.i1, i1 %tmp_4, i1 %tmp, i6 %tmp_5, i4 %tmp_1, i1 0

]]></Node>
<StgValue><ssdm name="imm_2"/></StgValue>
</operation>

<operation id="42" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="36" bw="32" op_0_bw="13">
<![CDATA[
while.body:27 %sext_ln57 = sext i13 %imm_2

]]></Node>
<StgValue><ssdm name="sext_ln57"/></StgValue>
</operation>

<operation id="43" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="37" bw="10" op_0_bw="10" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.body:28 %tmp_s = partselect i10 @_ssdm_op_PartSelect.i10.i32.i32, i32 %insn, i32 21

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="44" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="38" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.body:29 %tmp_6 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %insn, i32 20

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="45" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="39" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.body:30 %tmp_9 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32, i32 %insn, i32 12

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="46" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="40" bw="32" op_0_bw="32" op_1_bw="1" op_2_bw="1" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="1" op_7_bw="1" op_8_bw="1" op_9_bw="1" op_10_bw="1" op_11_bw="1" op_12_bw="1" op_13_bw="8" op_14_bw="1" op_15_bw="10" op_16_bw="1">
<![CDATA[
while.body:31 %imm_3 = bitconcatenate i32 @_ssdm_op_BitConcatenate.i32.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i8.i1.i10.i1, i1 %tmp_4, i1 %tmp_4, i1 %tmp_4, i1 %tmp_4, i1 %tmp_4, i1 %tmp_4, i1 %tmp_4, i1 %tmp_4, i1 %tmp_4, i1 %tmp_4, i1 %tmp_4, i1 %tmp_4, i8 %tmp_9, i1 %tmp_6, i10 %tmp_s, i1 0

]]></Node>
<StgValue><ssdm name="imm_3"/></StgValue>
</operation>

<operation id="47" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="41" bw="20" op_0_bw="20" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.body:32 %tmp_7 = partselect i20 @_ssdm_op_PartSelect.i20.i32.i32, i32 %insn, i32 12

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="48" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="42" bw="32" op_0_bw="32" op_1_bw="20" op_2_bw="12">
<![CDATA[
while.body:33 %imm_4 = bitconcatenate i32 @_ssdm_op_BitConcatenate.i32.i20.i12, i20 %tmp_7, i12 0

]]></Node>
<StgValue><ssdm name="imm_4"/></StgValue>
</operation>

<operation id="49" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="43" bw="0" op_0_bw="7" op_1_bw="0" op_2_bw="7" op_3_bw="0" op_4_bw="7" op_5_bw="0" op_6_bw="7" op_7_bw="0" op_8_bw="7" op_9_bw="0" op_10_bw="7" op_11_bw="0" op_12_bw="7" op_13_bw="0" op_14_bw="7" op_15_bw="0" op_16_bw="7" op_17_bw="0">
<![CDATA[
while.body:34 %switch_ln67 = switch i7 %opcode, void %sw.epilog, i7 19, void %sw.bb, i7 3, void %sw.bb, i7 103, void %sw.bb, i7 35, void %sw.bb68, i7 99, void %sw.bb69, i7 111, void %sw.bb70, i7 55, void %sw.bb71, i7 23, void %sw.bb71

]]></Node>
<StgValue><ssdm name="switch_ln67"/></StgValue>
</operation>

<operation id="50" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="56" bw="64" op_0_bw="5">
<![CDATA[
sw.epilog:1 %zext_ln94 = zext i5 %rs1

]]></Node>
<StgValue><ssdm name="zext_ln94"/></StgValue>
</operation>

<operation id="51" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="57" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
sw.epilog:2 %reg_file_addr = getelementptr i32 %reg_file, i64 0, i64 %zext_ln94

]]></Node>
<StgValue><ssdm name="reg_file_addr"/></StgValue>
</operation>

<operation id="52" st_id="3" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="58" bw="32" op_0_bw="5">
<![CDATA[
sw.epilog:3 %src1 = load i5 %reg_file_addr

]]></Node>
<StgValue><ssdm name="src1"/></StgValue>
</operation>

<operation id="53" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="59" bw="2" op_0_bw="2" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.epilog:4 %tmp_8 = partselect i2 @_ssdm_op_PartSelect.i2.i32.i32.i32, i32 %insn, i32 5, i32 6

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="54" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="60" bw="4" op_0_bw="32">
<![CDATA[
sw.epilog:5 %trunc_ln95 = trunc i32 %insn

]]></Node>
<StgValue><ssdm name="trunc_ln95"/></StgValue>
</operation>

<operation id="55" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="61" bw="7" op_0_bw="7" op_1_bw="2" op_2_bw="1" op_3_bw="4">
<![CDATA[
sw.epilog:6 %or_ln = bitconcatenate i7 @_ssdm_op_BitConcatenate.i7.i2.i1.i4, i2 %tmp_8, i1 1, i4 %trunc_ln95

]]></Node>
<StgValue><ssdm name="or_ln"/></StgValue>
</operation>

<operation id="56" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="62" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
sw.epilog:7 %icmp_ln95 = icmp_eq  i7 %or_ln, i7 51

]]></Node>
<StgValue><ssdm name="icmp_ln95"/></StgValue>
</operation>

<operation id="57" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="63" bw="64" op_0_bw="5">
<![CDATA[
sw.epilog:8 %zext_ln95 = zext i5 %rs2

]]></Node>
<StgValue><ssdm name="zext_ln95"/></StgValue>
</operation>

<operation id="58" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0 %reg_file_addr_1 = getelementptr i32 %reg_file, i64 0, i64 %zext_ln95

]]></Node>
<StgValue><ssdm name="reg_file_addr_1"/></StgValue>
</operation>

<operation id="59" st_id="3" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="32" op_0_bw="5">
<![CDATA[
:1 %reg_file_load = load i5 %reg_file_addr_1

]]></Node>
<StgValue><ssdm name="reg_file_load"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="60" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="55"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="0" op_0_bw="0">
<![CDATA[
sw.bb71:0 %br_ln89 = br void %sw.epilog

]]></Node>
<StgValue><ssdm name="br_ln89"/></StgValue>
</operation>

<operation id="61" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-17"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="0" op_0_bw="0">
<![CDATA[
sw.bb70:0 %br_ln84 = br void %sw.epilog

]]></Node>
<StgValue><ssdm name="br_ln84"/></StgValue>
</operation>

<operation id="62" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="0" op_0_bw="0">
<![CDATA[
sw.bb69:0 %br_ln80 = br void %sw.epilog

]]></Node>
<StgValue><ssdm name="br_ln80"/></StgValue>
</operation>

<operation id="63" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="35"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="0">
<![CDATA[
sw.bb68:0 %br_ln76 = br void %sw.epilog

]]></Node>
<StgValue><ssdm name="br_ln76"/></StgValue>
</operation>

<operation id="64" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="0" op_0_bw="0">
<![CDATA[
sw.bb:0 %br_ln72 = br void %sw.epilog

]]></Node>
<StgValue><ssdm name="br_ln72"/></StgValue>
</operation>

<operation id="65" st_id="4" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="58" bw="32" op_0_bw="5">
<![CDATA[
sw.epilog:3 %src1 = load i5 %reg_file_addr

]]></Node>
<StgValue><ssdm name="src1"/></StgValue>
</operation>

<operation id="66" st_id="4" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="32" op_0_bw="5">
<![CDATA[
:1 %reg_file_load = load i5 %reg_file_addr_1

]]></Node>
<StgValue><ssdm name="reg_file_load"/></StgValue>
</operation>

<operation id="67" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln95 = br void %sw.epilog._crit_edge

]]></Node>
<StgValue><ssdm name="br_ln95"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="68" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="55" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
sw.epilog:0 %imm_5 = phi i32 %imm_4, void %sw.bb71, i32 %imm_3, void %sw.bb70, i32 %sext_ln57, void %sw.bb69, i32 %sext_ln55, void %sw.bb68, i32 %sext_ln53, void %sw.bb, i32 0, void %while.body

]]></Node>
<StgValue><ssdm name="imm_5"/></StgValue>
</operation>

<operation id="69" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="64" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.epilog:9 %br_ln95 = br i1 %icmp_ln95, void %sw.epilog._crit_edge, void

]]></Node>
<StgValue><ssdm name="br_ln95"/></StgValue>
</operation>

<operation id="70" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="70" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0">
<![CDATA[
sw.epilog._crit_edge:0 %src2 = phi i32 %reg_file_load, void, i32 %imm_5, void %sw.epilog

]]></Node>
<StgValue><ssdm name="src2"/></StgValue>
</operation>

<operation id="71" st_id="5" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="71" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.epilog._crit_edge:1 %addr = add i32 %src1, i32 %imm_5

]]></Node>
<StgValue><ssdm name="addr"/></StgValue>
</operation>

<operation id="72" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="72" bw="2" op_0_bw="32">
<![CDATA[
sw.epilog._crit_edge:2 %trunc_ln99 = trunc i32 %addr

]]></Node>
<StgValue><ssdm name="trunc_ln99"/></StgValue>
</operation>

<operation id="73" st_id="5" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="73" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.epilog._crit_edge:3 %res_b = add i32 %imm_5, i32 %pc_1

]]></Node>
<StgValue><ssdm name="res_b"/></StgValue>
</operation>

<operation id="74" st_id="5" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="74" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.epilog._crit_edge:4 %pc_2 = add i32 %pc_1, i32 4

]]></Node>
<StgValue><ssdm name="pc_2"/></StgValue>
</operation>

<operation id="75" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="75" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.epilog._crit_edge:5 %imm12 = shl i32 %imm_5, i32 12

]]></Node>
<StgValue><ssdm name="imm12"/></StgValue>
</operation>

<operation id="76" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="76" bw="0" op_0_bw="7" op_1_bw="0" op_2_bw="7" op_3_bw="0" op_4_bw="7" op_5_bw="0" op_6_bw="7" op_7_bw="0" op_8_bw="7" op_9_bw="0" op_10_bw="7" op_11_bw="0" op_12_bw="7" op_13_bw="0" op_14_bw="7" op_15_bw="0" op_16_bw="7" op_17_bw="0" op_18_bw="7" op_19_bw="0">
<![CDATA[
sw.epilog._crit_edge:6 %switch_ln113 = switch i7 %opcode, void %cleanup.thread.exitStub, i7 23, void %sw.bb214, i7 51, void %sw.bb90, i7 19, void %sw.bb90, i7 3, void %sw.bb124, i7 35, void %sw.bb153, i7 99, void %sw.bb162, i7 111, void %sw.bb209, i7 103, void %sw.bb210, i7 55, void %sw.epilog220

]]></Node>
<StgValue><ssdm name="switch_ln113"/></StgValue>
</operation>

<operation id="77" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-25"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="0" op_0_bw="0">
<![CDATA[
sw.bb210:0 %br_ln227 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln227"/></StgValue>
</operation>

<operation id="78" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-17"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="0" op_0_bw="0">
<![CDATA[
sw.bb209:0 %br_ln222 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln222"/></StgValue>
</operation>

<operation id="79" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0" op_8_bw="3" op_9_bw="0" op_10_bw="3" op_11_bw="0" op_12_bw="3" op_13_bw="0">
<![CDATA[
sw.bb162:0 %switch_ln196 = switch i3 %func3, void %sw.epilog220, i3 0, void %sw.bb164, i3 1, void %sw.bb170, i3 4, void %sw.bb176, i3 5, void %sw.bb184, i3 6, void %sw.bb192, i3 7, void %sw.bb200

]]></Node>
<StgValue><ssdm name="switch_ln196"/></StgValue>
</operation>

<operation id="80" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="35"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="0" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0">
<![CDATA[
sw.bb153:0 %switch_ln180 = switch i3 %func3, void %sw.epilog161, i3 0, void %sw.bb155, i3 1, void %sw.bb157, i3 2, void %sw.bb159

]]></Node>
<StgValue><ssdm name="switch_ln180"/></StgValue>
</operation>

<operation id="81" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="35"/>
<literal name="func3" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="0" op_0_bw="0" op_1_bw="4" op_2_bw="4">
<![CDATA[
sw.bb159:0 %write_ln188 = write void @_ssdm_op_Write.ap_auto.volatile.i4P0A, i4 %pstrb, i4 15

]]></Node>
<StgValue><ssdm name="write_ln188"/></StgValue>
</operation>

<operation id="82" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="35"/>
<literal name="func3" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="0" op_0_bw="0">
<![CDATA[
sw.bb159:1 %br_ln189 = br void %sw.epilog161

]]></Node>
<StgValue><ssdm name="br_ln189"/></StgValue>
</operation>

<operation id="83" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="35"/>
<literal name="func3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="0" op_0_bw="0" op_1_bw="4" op_2_bw="4">
<![CDATA[
sw.bb157:0 %write_ln185 = write void @_ssdm_op_Write.ap_auto.volatile.i4P0A, i4 %pstrb, i4 3

]]></Node>
<StgValue><ssdm name="write_ln185"/></StgValue>
</operation>

<operation id="84" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="35"/>
<literal name="func3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="0" op_0_bw="0">
<![CDATA[
sw.bb157:1 %br_ln186 = br void %sw.epilog161

]]></Node>
<StgValue><ssdm name="br_ln186"/></StgValue>
</operation>

<operation id="85" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="35"/>
<literal name="func3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="0" op_0_bw="0" op_1_bw="4" op_2_bw="4">
<![CDATA[
sw.bb155:0 %write_ln182 = write void @_ssdm_op_Write.ap_auto.volatile.i4P0A, i4 %pstrb, i4 1

]]></Node>
<StgValue><ssdm name="write_ln182"/></StgValue>
</operation>

<operation id="86" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="35"/>
<literal name="func3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="0" op_0_bw="0">
<![CDATA[
sw.bb155:1 %br_ln183 = br void %sw.epilog161

]]></Node>
<StgValue><ssdm name="br_ln183"/></StgValue>
</operation>

<operation id="87" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="35"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="0" op_0_bw="0">
<![CDATA[
sw.epilog161:0 %br_ln193 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln193"/></StgValue>
</operation>

<operation id="88" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
sw.bb124:0 %icmp_ln155 = icmp_eq  i2 %trunc_ln99, i2 0

]]></Node>
<StgValue><ssdm name="icmp_ln155"/></StgValue>
</operation>

<operation id="89" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb124:1 %br_ln155 = br i1 %icmp_ln155, void %cleanup.thread.exitStub, void %if.end

]]></Node>
<StgValue><ssdm name="br_ln155"/></StgValue>
</operation>

<operation id="90" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="10" op_0_bw="10" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.end:0 %lshr_ln1 = partselect i10 @_ssdm_op_PartSelect.i10.i32.i32.i32, i32 %addr, i32 2, i32 11

]]></Node>
<StgValue><ssdm name="lshr_ln1"/></StgValue>
</operation>

<operation id="91" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="64" op_0_bw="10">
<![CDATA[
if.end:1 %zext_ln159 = zext i10 %lshr_ln1

]]></Node>
<StgValue><ssdm name="zext_ln159"/></StgValue>
</operation>

<operation id="92" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.end:2 %mem_addr_1 = getelementptr i32 %mem, i64 0, i64 %zext_ln159

]]></Node>
<StgValue><ssdm name="mem_addr_1"/></StgValue>
</operation>

<operation id="93" st_id="5" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="32" op_0_bw="10">
<![CDATA[
if.end:3 %val = load i10 %mem_addr_1

]]></Node>
<StgValue><ssdm name="val"/></StgValue>
</operation>

<operation id="94" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="0" op_0_bw="10" op_1_bw="0" op_2_bw="10" op_3_bw="0" op_4_bw="10" op_5_bw="0" op_6_bw="10" op_7_bw="0" op_8_bw="10" op_9_bw="0" op_10_bw="10" op_11_bw="0" op_12_bw="10" op_13_bw="0" op_14_bw="10" op_15_bw="0" op_16_bw="10" op_17_bw="0" op_18_bw="10" op_19_bw="0" op_20_bw="10" op_21_bw="0">
<![CDATA[
sw.bb90:0 %switch_ln120 = switch i10 %funcx, void %sw.epilog220, i10 0, void %sw.bb92, i10 256, void %sw.bb95, i10 64, void %sw.bb98, i10 96, void %sw.bb100, i10 112, void %sw.bb102, i10 1, void %sw.bb104, i10 5, void %sw.bb106, i10 261, void %sw.bb108, i10 2, void %sw.bb112, i10 3, void %sw.bb117

]]></Node>
<StgValue><ssdm name="switch_ln120"/></StgValue>
</operation>

<operation id="95" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="261"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="261"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb108:0 %res_10 = ashr i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="res_10"/></StgValue>
</operation>

<operation id="96" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="5"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb106:0 %res_9 = lshr i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="res_9"/></StgValue>
</operation>

<operation id="97" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb104:0 %res_8 = shl i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="res_8"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="98" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb200:0 %icmp_ln213 = icmp_ult  i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="icmp_ln213"/></StgValue>
</operation>

<operation id="99" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb200:1 %xor_ln213 = xor i1 %icmp_ln213, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln213"/></StgValue>
</operation>

<operation id="100" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
sw.bb200:2 %res_j_8 = select i1 %xor_ln213, i32 %res_b, i32 %pc_2

]]></Node>
<StgValue><ssdm name="res_j_8"/></StgValue>
</operation>

<operation id="101" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="0" op_0_bw="0">
<![CDATA[
sw.bb200:3 %br_ln214 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln214"/></StgValue>
</operation>

<operation id="102" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb192:0 %icmp_ln210 = icmp_ult  i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="icmp_ln210"/></StgValue>
</operation>

<operation id="103" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
sw.bb192:1 %res_j_7 = select i1 %icmp_ln210, i32 %res_b, i32 %pc_2

]]></Node>
<StgValue><ssdm name="res_j_7"/></StgValue>
</operation>

<operation id="104" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="0" op_0_bw="0">
<![CDATA[
sw.bb192:2 %br_ln211 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln211"/></StgValue>
</operation>

<operation id="105" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb184:0 %icmp_ln207 = icmp_slt  i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="icmp_ln207"/></StgValue>
</operation>

<operation id="106" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb184:1 %xor_ln207 = xor i1 %icmp_ln207, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln207"/></StgValue>
</operation>

<operation id="107" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
sw.bb184:2 %res_j_6 = select i1 %xor_ln207, i32 %res_b, i32 %pc_2

]]></Node>
<StgValue><ssdm name="res_j_6"/></StgValue>
</operation>

<operation id="108" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="0" op_0_bw="0">
<![CDATA[
sw.bb184:3 %br_ln208 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="109" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb176:0 %icmp_ln204 = icmp_slt  i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="icmp_ln204"/></StgValue>
</operation>

<operation id="110" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
sw.bb176:1 %res_j_5 = select i1 %icmp_ln204, i32 %res_b, i32 %pc_2

]]></Node>
<StgValue><ssdm name="res_j_5"/></StgValue>
</operation>

<operation id="111" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="0" op_0_bw="0">
<![CDATA[
sw.bb176:2 %br_ln205 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln205"/></StgValue>
</operation>

<operation id="112" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb170:0 %icmp_ln201 = icmp_ne  i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="icmp_ln201"/></StgValue>
</operation>

<operation id="113" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
sw.bb170:1 %res_j_4 = select i1 %icmp_ln201, i32 %res_b, i32 %pc_2

]]></Node>
<StgValue><ssdm name="res_j_4"/></StgValue>
</operation>

<operation id="114" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="0">
<![CDATA[
sw.bb170:2 %br_ln202 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln202"/></StgValue>
</operation>

<operation id="115" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb164:0 %icmp_ln198 = icmp_eq  i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="icmp_ln198"/></StgValue>
</operation>

<operation id="116" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
sw.bb164:1 %res_j_3 = select i1 %icmp_ln198, i32 %res_b, i32 %pc_2

]]></Node>
<StgValue><ssdm name="res_j_3"/></StgValue>
</operation>

<operation id="117" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="-29"/>
<literal name="func3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="0" op_0_bw="0">
<![CDATA[
sw.bb164:2 %br_ln199 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln199"/></StgValue>
</operation>

<operation id="118" st_id="6" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="32" op_0_bw="10">
<![CDATA[
if.end:3 %val = load i10 %mem_addr_1

]]></Node>
<StgValue><ssdm name="val"/></StgValue>
</operation>

<operation id="119" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="0" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0" op_8_bw="3" op_9_bw="0" op_10_bw="3" op_11_bw="0">
<![CDATA[
if.end:4 %switch_ln160 = switch i3 %func3, void %sw.epilog220, i3 0, void %sw.bb135, i3 1, void %sw.bb140, i3 4, void %sw.bb145, i3 5, void %sw.bb148, i3 2, void %sw.bb151

]]></Node>
<StgValue><ssdm name="switch_ln160"/></StgValue>
</operation>

<operation id="120" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="func3" val="2"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="0" op_0_bw="0">
<![CDATA[
sw.bb151:0 %br_ln175 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln175"/></StgValue>
</operation>

<operation id="121" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="func3" val="-3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="16" op_0_bw="32">
<![CDATA[
sw.bb148:0 %res_16 = trunc i32 %val

]]></Node>
<StgValue><ssdm name="res_16"/></StgValue>
</operation>

<operation id="122" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="func3" val="-3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="32" op_0_bw="16">
<![CDATA[
sw.bb148:1 %zext_ln171 = zext i16 %res_16

]]></Node>
<StgValue><ssdm name="zext_ln171"/></StgValue>
</operation>

<operation id="123" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="func3" val="-3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="0">
<![CDATA[
sw.bb148:2 %br_ln172 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln172"/></StgValue>
</operation>

<operation id="124" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="func3" val="-4"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="8" op_0_bw="32">
<![CDATA[
sw.bb145:0 %res_15 = trunc i32 %val

]]></Node>
<StgValue><ssdm name="res_15"/></StgValue>
</operation>

<operation id="125" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="func3" val="-4"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="32" op_0_bw="8">
<![CDATA[
sw.bb145:1 %zext_ln168 = zext i8 %res_15

]]></Node>
<StgValue><ssdm name="zext_ln168"/></StgValue>
</operation>

<operation id="126" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="func3" val="-4"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="0" op_0_bw="0">
<![CDATA[
sw.bb145:2 %br_ln169 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln169"/></StgValue>
</operation>

<operation id="127" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="func3" val="1"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="16" op_0_bw="32">
<![CDATA[
sw.bb140:0 %res_14 = trunc i32 %val

]]></Node>
<StgValue><ssdm name="res_14"/></StgValue>
</operation>

<operation id="128" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="func3" val="1"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="32" op_0_bw="16">
<![CDATA[
sw.bb140:1 %sext_ln165 = sext i16 %res_14

]]></Node>
<StgValue><ssdm name="sext_ln165"/></StgValue>
</operation>

<operation id="129" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="func3" val="1"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="0">
<![CDATA[
sw.bb140:2 %br_ln166 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln166"/></StgValue>
</operation>

<operation id="130" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="func3" val="0"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="8" op_0_bw="32">
<![CDATA[
sw.bb135:0 %res_13 = trunc i32 %val

]]></Node>
<StgValue><ssdm name="res_13"/></StgValue>
</operation>

<operation id="131" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="func3" val="0"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="32" op_0_bw="8">
<![CDATA[
sw.bb135:1 %sext_ln162 = sext i8 %res_13

]]></Node>
<StgValue><ssdm name="sext_ln162"/></StgValue>
</operation>

<operation id="132" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="3"/>
<literal name="func3" val="0"/>
<literal name="icmp_ln155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="0">
<![CDATA[
sw.bb135:2 %br_ln163 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln163"/></StgValue>
</operation>

<operation id="133" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="3"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb117:0 %res_12 = icmp_ult  i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="res_12"/></StgValue>
</operation>

<operation id="134" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="3"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="32" op_0_bw="1">
<![CDATA[
sw.bb117:1 %zext_ln149 = zext i1 %res_12

]]></Node>
<StgValue><ssdm name="zext_ln149"/></StgValue>
</operation>

<operation id="135" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="3"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="0" op_0_bw="0">
<![CDATA[
sw.bb117:2 %br_ln150 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln150"/></StgValue>
</operation>

<operation id="136" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="2"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb112:0 %res_11 = icmp_slt  i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="res_11"/></StgValue>
</operation>

<operation id="137" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="2"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="32" op_0_bw="1">
<![CDATA[
sw.bb112:1 %zext_ln146 = zext i1 %res_11

]]></Node>
<StgValue><ssdm name="zext_ln146"/></StgValue>
</operation>

<operation id="138" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="2"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="0" op_0_bw="0">
<![CDATA[
sw.bb112:2 %br_ln147 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln147"/></StgValue>
</operation>

<operation id="139" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="261"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="261"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="0">
<![CDATA[
sw.bb108:1 %br_ln144 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln144"/></StgValue>
</operation>

<operation id="140" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="5"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="0" op_0_bw="0">
<![CDATA[
sw.bb106:1 %br_ln141 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln141"/></StgValue>
</operation>

<operation id="141" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="0">
<![CDATA[
sw.bb104:1 %br_ln138 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln138"/></StgValue>
</operation>

<operation id="142" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="112"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="112"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb102:0 %res_7 = and i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="res_7"/></StgValue>
</operation>

<operation id="143" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="112"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="112"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="0" op_0_bw="0">
<![CDATA[
sw.bb102:1 %br_ln135 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln135"/></StgValue>
</operation>

<operation id="144" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="96"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="96"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb100:0 %res_6 = or i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="res_6"/></StgValue>
</operation>

<operation id="145" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="96"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="96"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="0">
<![CDATA[
sw.bb100:1 %br_ln132 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln132"/></StgValue>
</operation>

<operation id="146" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="64"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="64"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb98:0 %res_5 = xor i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="res_5"/></StgValue>
</operation>

<operation id="147" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="64"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="64"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="0" op_0_bw="0">
<![CDATA[
sw.bb98:1 %br_ln129 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln129"/></StgValue>
</operation>

<operation id="148" st_id="6" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="256"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="256"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb95:0 %res_4 = sub i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="res_4"/></StgValue>
</operation>

<operation id="149" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="256"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="256"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="0" op_0_bw="0">
<![CDATA[
sw.bb95:1 %br_ln126 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln126"/></StgValue>
</operation>

<operation id="150" st_id="6" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb92:0 %res_3 = add i32 %src1, i32 %src2

]]></Node>
<StgValue><ssdm name="res_3"/></StgValue>
</operation>

<operation id="151" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="51"/>
<literal name="funcx" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="funcx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="0" op_0_bw="0">
<![CDATA[
sw.bb92:1 %br_ln123 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln123"/></StgValue>
</operation>

<operation id="152" st_id="6" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="23"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb214:0 %res = add i32 %imm12, i32 %pc_1

]]></Node>
<StgValue><ssdm name="res"/></StgValue>
</operation>

<operation id="153" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="23"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="0">
<![CDATA[
sw.bb214:1 %br_ln235 = br void %sw.epilog220

]]></Node>
<StgValue><ssdm name="br_ln235"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="154" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0" op_12_bw="32" op_13_bw="0" op_14_bw="32" op_15_bw="0" op_16_bw="32" op_17_bw="0" op_18_bw="32" op_19_bw="0" op_20_bw="32" op_21_bw="0" op_22_bw="32" op_23_bw="0" op_24_bw="32" op_25_bw="0" op_26_bw="32" op_27_bw="0" op_28_bw="32" op_29_bw="0" op_30_bw="32" op_31_bw="0" op_32_bw="32" op_33_bw="0" op_34_bw="32" op_35_bw="0" op_36_bw="32" op_37_bw="0" op_38_bw="32" op_39_bw="0" op_40_bw="32" op_41_bw="0" op_42_bw="32" op_43_bw="0" op_44_bw="32" op_45_bw="0" op_46_bw="32" op_47_bw="0" op_48_bw="32" op_49_bw="0" op_50_bw="32" op_51_bw="0" op_52_bw="32" op_53_bw="0" op_54_bw="32" op_55_bw="0" op_56_bw="32" op_57_bw="0">
<![CDATA[
sw.epilog220:0 %res_2 = phi i32 %res, void %sw.bb214, i32 %pc_2, void %sw.bb210, i32 %pc_2, void %sw.bb209, i32 %src2, void %sw.epilog161, i32 0, void %sw.bb200, i32 0, void %sw.bb192, i32 0, void %sw.bb184, i32 0, void %sw.bb176, i32 0, void %sw.bb170, i32 0, void %sw.bb164, i32 %val, void %sw.bb151, i32 %zext_ln171, void %sw.bb148, i32 %zext_ln168, void %sw.bb145, i32 %sext_ln165, void %sw.bb140, i32 %sext_ln162, void %sw.bb135, i32 %zext_ln149, void %sw.bb117, i32 %zext_ln146, void %sw.bb112, i32 %res_10, void %sw.bb108, i32 %res_9, void %sw.bb106, i32 %res_8, void %sw.bb104, i32 %res_7, void %sw.bb102, i32 %res_6, void %sw.bb100, i32 %res_5, void %sw.bb98, i32 %res_4, void %sw.bb95, i32 %res_3, void %sw.bb92, i32 %imm12, void %sw.epilog._crit_edge, i32 0, void %sw.bb90, i32 0, void %if.end, i32 0, void %sw.bb162

]]></Node>
<StgValue><ssdm name="res_2"/></StgValue>
</operation>

<operation id="155" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0" op_12_bw="32" op_13_bw="0" op_14_bw="32" op_15_bw="0" op_16_bw="32" op_17_bw="0" op_18_bw="32" op_19_bw="0" op_20_bw="32" op_21_bw="0" op_22_bw="32" op_23_bw="0" op_24_bw="32" op_25_bw="0" op_26_bw="32" op_27_bw="0" op_28_bw="32" op_29_bw="0" op_30_bw="32" op_31_bw="0" op_32_bw="32" op_33_bw="0" op_34_bw="32" op_35_bw="0" op_36_bw="32" op_37_bw="0" op_38_bw="32" op_39_bw="0" op_40_bw="32" op_41_bw="0" op_42_bw="32" op_43_bw="0" op_44_bw="32" op_45_bw="0" op_46_bw="32" op_47_bw="0" op_48_bw="32" op_49_bw="0" op_50_bw="32" op_51_bw="0" op_52_bw="32" op_53_bw="0" op_54_bw="32" op_55_bw="0" op_56_bw="32" op_57_bw="0">
<![CDATA[
sw.epilog220:1 %res_j_1 = phi i32 0, void %sw.bb214, i32 %addr, void %sw.bb210, i32 %res_b, void %sw.bb209, i32 0, void %sw.epilog161, i32 %res_j_8, void %sw.bb200, i32 %res_j_7, void %sw.bb192, i32 %res_j_6, void %sw.bb184, i32 %res_j_5, void %sw.bb176, i32 %res_j_4, void %sw.bb170, i32 %res_j_3, void %sw.bb164, i32 0, void %sw.bb151, i32 0, void %sw.bb148, i32 0, void %sw.bb145, i32 0, void %sw.bb140, i32 0, void %sw.bb135, i32 0, void %sw.bb117, i32 0, void %sw.bb112, i32 0, void %sw.bb108, i32 0, void %sw.bb106, i32 0, void %sw.bb104, i32 0, void %sw.bb102, i32 0, void %sw.bb100, i32 0, void %sw.bb98, i32 0, void %sw.bb95, i32 0, void %sw.bb92, i32 0, void %sw.epilog._crit_edge, i32 0, void %sw.bb90, i32 0, void %if.end, i32 0, void %sw.bb162

]]></Node>
<StgValue><ssdm name="res_j_1"/></StgValue>
</operation>

<operation id="156" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="0" op_0_bw="7" op_1_bw="0" op_2_bw="7" op_3_bw="0" op_4_bw="7" op_5_bw="0">
<![CDATA[
sw.epilog220:2 %switch_ln243 = switch i7 %opcode, void %land.lhs.true, i7 35, void %if.then222, i7 99, void %if.end240

]]></Node>
<StgValue><ssdm name="switch_ln243"/></StgValue>
</operation>

<operation id="157" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!19"/>
<literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
if.then222:0 %icmp_ln244 = icmp_eq  i2 %trunc_ln99, i2 0

]]></Node>
<StgValue><ssdm name="icmp_ln244"/></StgValue>
</operation>

<operation id="158" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!19"/>
<literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then222:1 %br_ln244 = br i1 %icmp_ln244, void %if.end233, void %if.else

]]></Node>
<StgValue><ssdm name="br_ln244"/></StgValue>
</operation>

<operation id="159" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="icmp_ln244" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="10" op_0_bw="10" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.else:0 %lshr_ln2 = partselect i10 @_ssdm_op_PartSelect.i10.i32.i32.i32, i32 %addr, i32 2, i32 11

]]></Node>
<StgValue><ssdm name="lshr_ln2"/></StgValue>
</operation>

<operation id="160" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="icmp_ln244" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="64" op_0_bw="10">
<![CDATA[
if.else:1 %zext_ln248 = zext i10 %lshr_ln2

]]></Node>
<StgValue><ssdm name="zext_ln248"/></StgValue>
</operation>

<operation id="161" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="icmp_ln244" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.else:2 %mem_addr_2 = getelementptr i32 %mem, i64 0, i64 %zext_ln248

]]></Node>
<StgValue><ssdm name="mem_addr_2"/></StgValue>
</operation>

<operation id="162" st_id="7" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="icmp_ln244" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="0" op_0_bw="32" op_1_bw="10" op_2_bw="0">
<![CDATA[
if.else:3 %store_ln248 = store i32 %res_2, i10 %mem_addr_2

]]></Node>
<StgValue><ssdm name="store_ln248"/></StgValue>
</operation>

<operation id="163" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="icmp_ln244" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="0" op_0_bw="0">
<![CDATA[
if.else:4 %br_ln0 = br void %if.end233

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="164" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!19"/>
<literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="0" op_0_bw="0">
<![CDATA[
if.end233:0 %br_ln250 = br void %if.end241

]]></Node>
<StgValue><ssdm name="br_ln250"/></StgValue>
</operation>

<operation id="165" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="55"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="-17"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
land.lhs.true:0 %icmp_ln251 = icmp_eq  i5 %rd, i5 0

]]></Node>
<StgValue><ssdm name="icmp_ln251"/></StgValue>
</operation>

<operation id="166" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="55"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="-17"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true:1 %br_ln251 = br i1 %icmp_ln251, void %if.then237, void %if.end240

]]></Node>
<StgValue><ssdm name="br_ln251"/></StgValue>
</operation>

<operation id="167" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="51"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="23"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="55"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="-17"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="icmp_ln251" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="64" op_0_bw="5">
<![CDATA[
if.then237:0 %zext_ln252 = zext i5 %rd

]]></Node>
<StgValue><ssdm name="zext_ln252"/></StgValue>
</operation>

<operation id="168" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="51"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="23"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="55"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="-17"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="icmp_ln251" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then237:1 %reg_file_addr_2 = getelementptr i32 %reg_file, i64 0, i64 %zext_ln252

]]></Node>
<StgValue><ssdm name="reg_file_addr_2"/></StgValue>
</operation>

<operation id="169" st_id="7" stage="1" lat="1">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="51"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="23"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="55"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="-17"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="icmp_ln251" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="0" op_0_bw="32" op_1_bw="5" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then237:2 %store_ln252 = store i32 %res_2, i5 %reg_file_addr_2

]]></Node>
<StgValue><ssdm name="store_ln252"/></StgValue>
</operation>

<operation id="170" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="51"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="23"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="55"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="!99"/>
<literal name="opcode" val="-17"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="icmp_ln251" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="icmp_ln251" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="0" op_0_bw="0">
<![CDATA[
if.then237:3 %br_ln252 = br void %if.end240

]]></Node>
<StgValue><ssdm name="br_ln252"/></StgValue>
</operation>

<operation id="171" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="55"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="-17"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="!35"/>
<literal name="opcode" val="-29"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="0" op_0_bw="0">
<![CDATA[
if.end240:0 %br_ln0 = br void %if.end241

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="172" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
if.end241:0 %icmp_ln13 = icmp_eq  i7 %opcode, i7 111

]]></Node>
<StgValue><ssdm name="icmp_ln13"/></StgValue>
</operation>

<operation id="173" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
if.end241:1 %icmp_ln13_1 = icmp_eq  i7 %opcode, i7 103

]]></Node>
<StgValue><ssdm name="icmp_ln13_1"/></StgValue>
</operation>

<operation id="174" st_id="7" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end241:2 %or_ln13 = or i1 %icmp_ln13_1, i1 %icmp_ln13

]]></Node>
<StgValue><ssdm name="or_ln13"/></StgValue>
</operation>

<operation id="175" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
if.end241:3 %icmp_ln13_2 = icmp_eq  i7 %opcode, i7 99

]]></Node>
<StgValue><ssdm name="icmp_ln13_2"/></StgValue>
</operation>

<operation id="176" st_id="7" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end241:4 %or_ln13_1 = or i1 %icmp_ln13_2, i1 %or_ln13

]]></Node>
<StgValue><ssdm name="or_ln13_1"/></StgValue>
</operation>

<operation id="177" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end241:5 %br_ln13 = br i1 %or_ln13_1, void %if.end241.cleanup.cont_crit_edge, void %if.then246

]]></Node>
<StgValue><ssdm name="br_ln13"/></StgValue>
</operation>

<operation id="178" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="or_ln13_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end241.cleanup.cont_crit_edge:0 %store_ln26 = store i32 %pc_2, i32 %pc

]]></Node>
<StgValue><ssdm name="store_ln26"/></StgValue>
</operation>

<operation id="179" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="or_ln13_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="0" op_0_bw="0">
<![CDATA[
if.end241.cleanup.cont_crit_edge:1 %br_ln0 = br void %cleanup.cont

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="180" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="or_ln13_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="2" op_0_bw="32">
<![CDATA[
if.then246:0 %trunc_ln256 = trunc i32 %pc_1

]]></Node>
<StgValue><ssdm name="trunc_ln256"/></StgValue>
</operation>

<operation id="181" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="or_ln13_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
if.then246:1 %icmp_ln256 = icmp_ne  i2 %trunc_ln256, i2 0

]]></Node>
<StgValue><ssdm name="icmp_ln256"/></StgValue>
</operation>

<operation id="182" st_id="7" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="or_ln13_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.then246:2 %select_ln256 = select i1 %icmp_ln256, i32 %pc_1, i32 %res_j_1

]]></Node>
<StgValue><ssdm name="select_ln256"/></StgValue>
</operation>

<operation id="183" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="or_ln13_1" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="or_ln13_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then246:3 %br_ln256 = br i1 %icmp_ln256, void %if.then246.cleanup.cont_crit_edge, void %cleanup294.loopexit.exitStub.loopexit

]]></Node>
<StgValue><ssdm name="br_ln256"/></StgValue>
</operation>

<operation id="184" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then246.cleanup.cont_crit_edge:0 %store_ln26 = store i32 %select_ln256, i32 %pc

]]></Node>
<StgValue><ssdm name="store_ln26"/></StgValue>
</operation>

<operation id="185" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="or_ln13_1" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="228" bw="0" op_0_bw="0">
<![CDATA[
if.then246.cleanup.cont_crit_edge:1 %br_ln0 = br void %cleanup.cont

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="186" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
<literal name="or_ln13_1" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="icmp_ln256" val="0"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
<literal name="or_ln13_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="0" op_0_bw="0">
<![CDATA[
cleanup.cont:0 %br_ln29 = br void %while.body

]]></Node>
<StgValue><ssdm name="br_ln29"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="187" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="51"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="23"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="55"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-17"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-29"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="35"/>
</and_exp><and_exp><literal name="opcode" val="!3"/>
<literal name="opcode" val="-25"/>
</and_exp><and_exp><literal name="opcode" val="3"/>
<literal name="icmp_ln155" val="1"/>
</and_exp><and_exp><literal name="opcode" val="19"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="0" op_0_bw="0">
<![CDATA[
cleanup294.loopexit.exitStub.loopexit:0 %br_ln0 = br void %cleanup294.loopexit.exitStub

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="188" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="236" bw="0">
<![CDATA[
cleanup294.loopexit.exitStub:0 %ret_ln0 = ret

]]></Node>
<StgValue><ssdm name="ret_ln0"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="189" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="234" bw="0" op_0_bw="0">
<![CDATA[
cleanup.thread.exitStub:0 %br_ln0 = br void %cleanup294.loopexit.exitStub

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
