淺談訊號
---

**Podcast 主持人 (Lisa):** 歡迎再次收聽「訊號完整性入門」！我是主持人 Lisa。上一集我們邀請到林技術顧問，為我們宏觀地介紹了訊號與電源完整性的重要性，以及整個產業鏈是如何協同合作的。今天，我們非常榮幸再次邀請到林顧問，來和我們更深入地聊聊「訊號」本身。林顧問，您好！

**技術顧問 (林顧問):** Lisa 妳好，各位聽眾朋友們，大家好！很高興能回來和大家繼續這個話題。

**Lisa:** 林顧問，上一集我們提到，訊號就是由0和1構成，並透過電壓表示。在我們日常生活中最常接觸到的複雜電子系統，大概就是個人電腦 (PC) 了。能否請您以PC為例，為我們說明一下裡面有哪些常見的通訊互聯？這些訊號又是如何運作的呢？

**林顧問:** 當然，PC是一個絕佳的例子。我們打開電腦機殼，或是看看電腦的外部接口，就能發現許多大家耳熟能詳的介面，例如連接顯示卡的 **PCI Express (PCIe)**、連接外部儲存或周邊的 **USB**、連接記憶體模組的 **DDR**、輸出影像到螢幕的 **HDMI** 或 **DisplayPort** 等等。這些全都是高速的通訊互聯。

**Lisa:** 哇，真的很多！這些訊號都是在主機板上跑來跑去嗎？

**林顧問:** 沒錯。這些訊號絕大多數都是**透過印刷電路板 (PCB) 上的銅箔走線 (trace) 這類互連結構，在不同的晶片（如CPU、GPU、晶片組）與模組（如記憶體條、顯示卡）之間傳輸。** 想像一下，一張複雜的主機板就像一個微型的城市交通網路，上面佈滿了各種「訊號高速公路」。

**Lisa:** 那這些「高速公路」上的「車輛」（訊號）都一樣嗎？還是有不同的交通規則？

**林顧問:** 問得好！它們當然不一樣。**有的訊號是走「Bus協定」**，就像多線道的並排公路，多個訊號線並行傳輸，例如傳統的DDR記憶體介面中的資料線 (Data Bus)。**有的則是走「差動訊號 (Differential signaling)」**，這更像是兩條結伴而行的特殊車道，一條傳送正相訊號，另一條傳送反相訊號，這種方式抗干擾能力比較強，適合更高速度的傳輸，像是PCIe、USB 3.0以上、HDMI等。

更重要的是，**每種介面都有其各自的電壓準位、傳輸速率、資料編碼方式，甚至是調變技巧的標準需要遵循。** 這些標準就像是交通法規，確保不同的晶片和設備之間能夠正確地「溝通」。

**Lisa:** 聽起來非常複雜，但似乎又可以做些分類？林顧問，您在業界常常提到，這些高速訊號介面裡面，大致上可以分成兩大類，對嗎？

**林顧問:** 是的，如果從訊號如何被接收端判讀的角度來看，我們可以粗略地將許多常見的高速數位介面歸納成兩大主流技術：一種是像 **DDR** 記憶體這樣的介面，另一種則是 **SERDES (Serializer/Deserializer)** 架構的介面。**有趣的是，在訊號完整性這個領域剛開始受到重視的時候，我們主要關注的焦點其實是DDR這類的並列匯流排。因為在當時，DDR的速度已經開始對訊號品質提出嚴峻挑戰，而像SERDES這樣的超高速串列技術，還沒有像今天這麼普及和成熟。**

**Lisa:** 哦，所以訊號完整性分析的發展，也是跟著這些介面技術的演進來的。最早是DDR，然後SERDES才慢慢興起。

**林顧問:** 可以這麼說。DDR技術的成熟和速度提升，讓工程師們不得不開始正視並解決訊號反射、串擾和時序問題。這些早期的經驗，也為後來更複雜的SERDES訊號完整性分析打下了一些基礎。

**Lisa:** DDR 和 SERDES？這兩個名詞我們常常聽到，但它們具體有什麼不同呢？

**林顧問:** 最大的不同在於「如何決定何時讀取訊號」。對於 **DDR** 介面，它通常會有一條或多條獨立的時脈訊號 (Clock) 或選通訊號 (Strobe)。接收端的晶片會依賴這些**由發送端提供的「觸發訊號 (trigger signal)」來決定在什麼時間點去擷取資料線上的0或1。** 簡單來說，就是發送端告訴接收端：「嘿，現在可以讀資料了！」

**Lisa:** 我明白了，DDR 像是有一位指揮家（觸發訊號），告訴樂手們（資料線）何時演奏。那 SERDES 呢？

**林顧問:** **SERDES** 的運作方式就相當不同了。SERDES 通常用於像 PCIe、SATA、USB 3.0/4.0、高速乙太網路、HDMI 等介面。它們是將並列的低速資料「串列化」成非常高速的串列資料流進行傳輸，到了接收端再「解串列化」還原。關鍵在於，**SERDES 通常不傳送獨立的時脈訊號給接收端。**

**Lisa:** 那接收端怎麼知道何時該讀取資料呢？

**林顧問:** 這就是 SERDES 的巧妙之處。它採用一種稱為 **CDR (Clock and Data Recovery，時脈暨資料恢復)** 的技術。接收端的 CDR 電路會**從接收到的高速串列資料流本身「提取」出時脈資訊。** 也就是說，時脈訊號是內嵌在資料訊號裡面的。接收端需要自己從資料的邊緣變化中「猜」出原始的時脈，然後再用這個恢復出來的時脈去判讀資料。

**Lisa:** 哇，一個是外部給時脈，一個是自己從資料找時脈，這聽起來在底層架構上就差很多了！

**林顧問:** 完全正確！**兩者在系統架構上面有著根本性的不同，自然也衍生出截然不同的訊號完整性分析手法與考量重點。**

**Lisa:** 可否請林顧問再稍微展開說明一下，針對這兩種不同的架構，分析手法會有什麼差異？

**林顧問:** 好的。對於 **DDR** 系統，因為它依賴外部時脈，所以分析的重點會放在：
1.  **時序分析 (Timing Analysis):** 確保資料訊號相對於時脈/選通訊號的建立時間 (setup time) 和保持時間 (hold time) 都符合規格。這對多條並列資料線之間的時序歪斜 (skew) 非常敏感。
2.  **訊號品質於取樣點：** 關注在時脈/選通訊號觸發的瞬間，資料訊號的電압準位是否足夠清晰，沒有過多的振鈴 (ringing) 或雜訊。
3.  **反射與串擾：** 因為是並列匯流排，線與線之間的串擾，以及阻抗不匹配造成的反射，都可能影響時序和電壓邊限。

而對於 **SERDES** 系統，由於採用 CDR 技術，分析重點則轉向：
1.  **通道特性 (Channel Characterization):** 通道本身的損耗 (loss)、反射、串擾對高速串列訊號的影響至關重要。我們常用S參數來描述通道的頻率響應。
2.  **抖動分析 (Jitter Analysis):** 由於時脈是從資料中恢復的，資料訊號本身的時間性晃動（也就是抖動）會直接影響 CDR 的性能和誤碼率 (Bit Error Rate, BER)。抖動的來源、大小、頻譜特性都是分析重點。
3.  **眼圖分析 (Eye Diagram Analysis):** 透過模擬或實際量測，觀察在CDR作用後，接收端看到的「眼圖」是否夠大夠清晰。眼圖是評估 SERDES 鏈路品質的重要指標。
4.  **等化器 (Equalization):** 由於高速訊號在通道中衰減嚴重，SERDES 系統通常需要複雜的等化器技術（在發送端預加重 Pre-emphasis/De-emphasis，或在接收端做連續時間線性等化 CTLE、決策回饋等化 DFE）來補償通道損失，打開訊號的「眼睛」。

**Lisa:** 聽起來，DDR 更像是在一個規定好的節拍下跳集體舞，要求大家動作整齊；而 SERDES 則像是在一段充滿雜訊的音樂中，努力辨識出主旋律並跟上。兩者的挑戰點和分析工具、方法論都會有很大的差異。而且從歷史發展來看，訊號完整性工程師們是先在DDR的「集體舞」中練就了基本功，才逐步去應對SERDES這種更高難度的「獨奏辨識」。

**林顧問:** Lisa妳的比喻非常貼切！正是因為這些根本性的差異，以及技術發展的先後順序，訊號完整性工程師在面對不同類型的介面時，會採用不同的設計策略、模擬工具和量測方法。

**Lisa:** 非常感謝林顧問今天為我們深入淺出地剖析了PC中常見的通訊介面，特別是DDR和SERDES這兩大主流技術在架構、歷史演進和分析上的不同。這讓我們對「訊號」有了更具體的認識。今天的「訊號完整性入門」就到這裡，我們下次再見！

**林顧問:** 謝謝Lisa，謝謝各位聽眾！下次見！