Timing Analyzer report for MicroProcessorUnit
Thu Aug 11 10:18:41 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; MicroProcessorUnit                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.9%      ;
;     Processor 3            ;   3.3%      ;
;     Processor 4            ;   2.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 75.68 MHz ; 75.68 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -6.107 ; -169.868           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.440 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -54.646                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                   ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.107 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 0.500        ; 2.921      ; 9.526      ;
; -5.811 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[2] ; clk          ; clk         ; 0.500        ; 2.907      ; 9.216      ;
; -5.739 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 0.500        ; 2.907      ; 9.144      ;
; -5.675 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.346     ; 6.327      ;
; -5.657 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 0.500        ; 3.372      ; 9.527      ;
; -5.641 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 0.500        ; 2.976      ; 9.115      ;
; -5.597 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 0.500        ; 3.372      ; 9.467      ;
; -5.571 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[1] ; clk          ; clk         ; 0.500        ; 2.907      ; 8.976      ;
; -5.565 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[4] ; clk          ; clk         ; 0.500        ; 3.372      ; 9.435      ;
; -5.550 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 0.500        ; 2.907      ; 8.955      ;
; -5.516 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 0.500        ; 2.907      ; 8.921      ;
; -5.444 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[6] ; clk          ; clk         ; 0.500        ; 2.982      ; 8.924      ;
; -5.438 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[4] ; clk          ; clk         ; 0.500        ; 2.982      ; 8.918      ;
; -5.429 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.353     ; 6.074      ;
; -5.419 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[1] ; clk          ; clk         ; 0.500        ; 3.372      ; 9.289      ;
; -5.394 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[2] ; clk          ; clk         ; 0.500        ; 3.372      ; 9.264      ;
; -5.387 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.156      ;
; -5.383 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[3] ; clk          ; clk         ; 0.500        ; 2.993      ; 8.874      ;
; -5.378 ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.774     ; 5.602      ;
; -5.356 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[4] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.499      ;
; -5.345 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 0.500        ; 3.372      ; 9.215      ;
; -5.344 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.251     ; 6.091      ;
; -5.319 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[5] ; clk          ; clk         ; 0.500        ; 2.847      ; 8.664      ;
; -5.318 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[2] ; clk          ; clk         ; 0.500        ; 2.982      ; 8.798      ;
; -5.304 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.094     ; 6.208      ;
; -5.300 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.443      ;
; -5.274 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[2] ; clk          ; clk         ; 1.000        ; -0.360     ; 5.912      ;
; -5.273 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.098      ; 6.369      ;
; -5.269 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[5] ; clk          ; clk         ; 0.500        ; 3.372      ; 9.139      ;
; -5.240 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[1] ; clk          ; clk         ; 0.500        ; 2.976      ; 8.714      ;
; -5.235 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.245     ; 5.988      ;
; -5.231 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[5] ; clk          ; clk         ; 0.500        ; 2.982      ; 8.711      ;
; -5.229 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.245     ; 5.982      ;
; -5.226 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.367     ; 5.857      ;
; -5.225 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.105      ; 6.328      ;
; -5.191 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[1] ; clk          ; clk         ; 1.000        ; -0.360     ; 5.829      ;
; -5.185 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.360     ; 5.823      ;
; -5.165 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.105      ; 6.268      ;
; -5.153 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[0] ; clk          ; clk         ; 0.500        ; 2.907      ; 8.558      ;
; -5.148 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.098      ; 6.244      ;
; -5.138 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.056      ;
; -5.136 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.279      ;
; -5.123 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 6.056      ;
; -5.122 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.103     ; 6.017      ;
; -5.118 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.360     ; 5.756      ;
; -5.105 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[3] ; clk          ; clk         ; 0.500        ; 3.271      ; 8.874      ;
; -5.104 ; Registers:U4|Reg:\Gen:0:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.774     ; 5.328      ;
; -5.104 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.367     ; 5.735      ;
; -5.101 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.367     ; 5.732      ;
; -5.081 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.094     ; 5.985      ;
; -5.054 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[7] ; clk          ; clk         ; 0.500        ; 2.847      ; 8.399      ;
; -5.053 ; Registers:U4|Reg:\Gen:0:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.774     ; 5.277      ;
; -5.045 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.367     ; 5.676      ;
; -5.039 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[1] ; clk          ; clk         ; 1.000        ; 0.105      ; 6.142      ;
; -5.027 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.094     ; 5.931      ;
; -5.018 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[5] ; clk          ; clk         ; 1.000        ; -0.380     ; 5.636      ;
; -5.014 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.096     ; 5.916      ;
; -5.011 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[4] ; clk          ; clk         ; 1.000        ; 0.105      ; 6.114      ;
; -4.997 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.103     ; 5.892      ;
; -4.996 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.360     ; 5.634      ;
; -4.995 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[5] ; clk          ; clk         ; 1.000        ; -0.427     ; 5.566      ;
; -4.979 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.098      ; 6.075      ;
; -4.977 ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[2] ; clk          ; clk         ; 1.000        ; -0.788     ; 5.187      ;
; -4.964 ; Registers:U4|Reg:\Gen:2:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.236     ; 5.726      ;
; -4.957 ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.174     ; 5.781      ;
; -4.946 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.865      ;
; -4.945 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[5] ; clk          ; clk         ; 1.000        ; 0.098      ; 6.041      ;
; -4.941 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[5] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.084      ;
; -4.939 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.367     ; 5.570      ;
; -4.937 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.222      ; 6.157      ;
; -4.935 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 1.000        ; 0.098      ; 6.031      ;
; -4.926 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[4] ; clk          ; clk         ; 1.000        ; 0.160      ; 6.084      ;
; -4.921 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.174     ; 5.745      ;
; -4.920 ; Registers:U4|Reg:\Gen:2:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.160      ; 6.078      ;
; -4.919 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.098      ; 6.015      ;
; -4.914 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.057      ;
; -4.914 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.236     ; 5.676      ;
; -4.913 ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.222      ; 6.133      ;
; -4.912 ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.719     ; 5.191      ;
; -4.899 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.160      ; 6.057      ;
; -4.899 ; Registers:U4|Reg:\Gen:0:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[2] ; clk          ; clk         ; 1.000        ; -0.788     ; 5.109      ;
; -4.898 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[5] ; clk          ; clk         ; 1.000        ; -0.245     ; 5.651      ;
; -4.897 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.243     ; 5.652      ;
; -4.897 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[2] ; clk          ; clk         ; 0.500        ; 2.849      ; 8.244      ;
; -4.894 ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[1] ; clk          ; clk         ; 1.000        ; -0.788     ; 5.104      ;
; -4.888 ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.788     ; 5.098      ;
; -4.887 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.367     ; 5.518      ;
; -4.887 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[5] ; clk          ; clk         ; 1.000        ; -0.420     ; 5.465      ;
; -4.882 ; Registers:U4|Reg:\Gen:2:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.236     ; 5.644      ;
; -4.877 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.222      ; 6.097      ;
; -4.874 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.793      ;
; -4.874 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 1.000        ; 0.098      ; 5.970      ;
; -4.872 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.367     ; 5.503      ;
; -4.870 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.160      ; 6.028      ;
; -4.870 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[2] ; clk          ; clk         ; 1.000        ; 0.105      ; 5.973      ;
; -4.866 ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.243     ; 5.621      ;
; -4.862 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[4] ; clk          ; clk         ; 0.500        ; 2.849      ; 8.209      ;
; -4.839 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.740      ;
; -4.838 ; Registers:U4|Reg:\Gen:2:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.160      ; 5.996      ;
; -4.837 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[5] ; clk          ; clk         ; 1.000        ; 0.105      ; 5.940      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                   ; To Node                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.445 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.674      ;
; 0.628 ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.048      ; 0.862      ;
; 0.628 ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.048      ; 0.862      ;
; 0.706 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.048      ; 0.940      ;
; 0.706 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.048      ; 0.940      ;
; 0.708 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.048      ; 0.942      ;
; 0.901 ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.380      ; 1.023      ;
; 0.902 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.304      ; 3.912      ;
; 0.902 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.304      ; 3.912      ;
; 0.910 ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.380      ; 1.032      ;
; 0.910 ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.380      ; 1.032      ;
; 0.912 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.744      ; 4.362      ;
; 0.914 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.380      ; 1.036      ;
; 0.978 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.366      ; 4.050      ;
; 1.049 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[7]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.302      ; 4.057      ;
; 1.050 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.302      ; 4.058      ;
; 1.105 ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.048      ; 1.339      ;
; 1.218 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.439      ; 4.363      ;
; 1.318 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.428      ; 4.452      ;
; 1.342 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[2]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.849      ; 4.897      ;
; 1.445 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[3]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.849      ; 5.000      ;
; 1.448 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.300      ; 4.454      ;
; 1.448 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.300      ; 4.454      ;
; 1.473 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.428      ; 4.607      ;
; 1.484 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[5]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.428      ; 4.618      ;
; 1.491 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[5]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.849      ; 5.046      ;
; 1.510 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.170      ; 1.866      ;
; 1.516 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[6]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.849      ; 5.071      ;
; 1.525 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[4]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.849      ; 5.080      ;
; 1.525 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[7]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.366      ; 4.597      ;
; 1.531 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.172      ; 1.889      ;
; 1.557 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[7]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.849      ; 5.112      ;
; 1.582 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[5]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.302      ; 4.590      ;
; 1.601 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.239      ; 2.026      ;
; 1.637 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.421      ; 4.764      ;
; 1.658 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.428      ; 4.792      ;
; 1.704 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.969      ;
; 1.716 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[6]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.366      ; 4.788      ;
; 1.730 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[4]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.366      ; 4.802      ;
; 1.748 ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.597      ; 2.531      ;
; 1.766 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[2]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.366      ; 4.838      ;
; 1.866 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.421      ; 4.993      ;
; 1.897 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.168      ; 2.251      ;
; 1.900 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.849      ; 5.455      ;
; 1.912 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.381      ; 4.999      ;
; 1.929 ; Registers:U4|Reg:\Gen:2:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.241      ; 2.356      ;
; 1.945 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.367      ; 2.498      ;
; 2.001 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.170      ; 2.357      ;
; 2.011 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.239      ; 2.436      ;
; 2.012 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.168      ; 2.366      ;
; 2.013 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.166      ; 2.365      ;
; 2.019 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.360      ; 2.565      ;
; 2.025 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.236      ; 2.447      ;
; 2.032 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.669      ; 2.887      ;
; 2.033 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.719      ; 2.938      ;
; 2.039 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.421      ; 5.166      ;
; 2.047 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.230      ; 2.463      ;
; 2.048 ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 2.331      ;
; 2.053 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.788      ; 3.027      ;
; 2.073 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.422      ; 2.681      ;
; 2.086 ; Registers:U4|Reg:\Gen:2:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.243      ; 2.515      ;
; 2.088 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.239      ; 2.513      ;
; 2.132 ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.014      ; 2.332      ;
; 2.147 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.236      ; 2.569      ;
; 2.150 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.166      ; 2.502      ;
; 2.154 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.241      ; 2.581      ;
; 2.162 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[1]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.849      ; 5.717      ;
; 2.185 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.243      ; 2.614      ;
; 2.196 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.850      ; 3.232      ;
; 2.201 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.719      ; 3.106      ;
; 2.218 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.243      ; 2.647      ;
; 2.244 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 2.509      ;
; 2.249 ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 2.532      ;
; 2.264 ; Registers:U4|Reg:\Gen:3:R|outpt[5]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.365      ; 2.815      ;
; 2.285 ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.702      ; 3.173      ;
; 2.296 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.096      ; 2.578      ;
; 2.299 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.172      ; 2.657      ;
; 2.319 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.096      ; 2.601      ;
; 2.321 ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 2.586      ;
; 2.330 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.174      ; 2.690      ;
; 2.332 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.241      ; 2.759      ;
; 2.338 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.364      ; 2.888      ;
; 2.343 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.366      ; 5.415      ;
; 2.346 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.366      ; 5.418      ;
; 2.347 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 2.614      ;
; 2.350 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.683      ; 3.219      ;
; 2.361 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.083      ; 2.630      ;
; 2.361 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.166      ; 2.713      ;
; 2.363 ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.424      ; 2.973      ;
; 2.363 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.174      ; 2.723      ;
; 2.380 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.367      ; 2.933      ;
; 2.400 ; Registers:U4|Reg:\Gen:2:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.788      ; 3.374      ;
; 2.401 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.236      ; 2.823      ;
; 2.403 ; Registers:U4|Reg:\Gen:0:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.218      ; 2.807      ;
; 2.405 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.170      ; 2.761      ;
; 2.412 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.236      ; 2.834      ;
; 2.422 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.083      ; 2.691      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 83.77 MHz ; 83.77 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.469 ; -150.765          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.387 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -54.558                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                   ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.469 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 0.500        ; 2.760      ; 8.728      ;
; -5.207 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[2] ; clk          ; clk         ; 0.500        ; 2.744      ; 8.450      ;
; -5.168 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.321     ; 5.846      ;
; -5.130 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 0.500        ; 2.744      ; 8.373      ;
; -5.055 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 0.500        ; 3.175      ; 8.729      ;
; -4.986 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 0.500        ; 2.816      ; 8.301      ;
; -4.977 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[4] ; clk          ; clk         ; 0.500        ; 3.175      ; 8.651      ;
; -4.973 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[1] ; clk          ; clk         ; 0.500        ; 2.744      ; 8.216      ;
; -4.970 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 0.500        ; 3.175      ; 8.644      ;
; -4.914 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.329     ; 5.584      ;
; -4.904 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 0.500        ; 2.744      ; 8.147      ;
; -4.903 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 0.500        ; 2.744      ; 8.146      ;
; -4.899 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[4] ; clk          ; clk         ; 1.000        ; 0.130      ; 6.028      ;
; -4.884 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 5.666      ;
; -4.839 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.088     ; 5.750      ;
; -4.839 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[1] ; clk          ; clk         ; 0.500        ; 3.175      ; 8.513      ;
; -4.839 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[4] ; clk          ; clk         ; 0.500        ; 2.823      ; 8.161      ;
; -4.830 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[6] ; clk          ; clk         ; 0.500        ; 2.823      ; 8.152      ;
; -4.822 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[2] ; clk          ; clk         ; 0.500        ; 3.175      ; 8.496      ;
; -4.816 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.229     ; 5.586      ;
; -4.807 ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.714     ; 5.092      ;
; -4.791 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[2] ; clk          ; clk         ; 1.000        ; -0.337     ; 5.453      ;
; -4.790 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[3] ; clk          ; clk         ; 0.500        ; 2.832      ; 8.121      ;
; -4.771 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.130      ; 5.900      ;
; -4.771 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.086      ; 5.856      ;
; -4.761 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.222     ; 5.538      ;
; -4.757 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 0.500        ; 3.175      ; 8.431      ;
; -4.754 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.094      ; 5.847      ;
; -4.752 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.222     ; 5.529      ;
; -4.725 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[1] ; clk          ; clk         ; 1.000        ; -0.337     ; 5.387      ;
; -4.720 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[2] ; clk          ; clk         ; 0.500        ; 2.823      ; 8.042      ;
; -4.714 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.337     ; 5.376      ;
; -4.713 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.640      ;
; -4.704 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.345     ; 5.358      ;
; -4.702 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[5] ; clk          ; clk         ; 0.500        ; 2.696      ; 7.897      ;
; -4.679 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 1.000        ; 0.130      ; 5.808      ;
; -4.677 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[5] ; clk          ; clk         ; 0.500        ; 3.175      ; 8.351      ;
; -4.669 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.094      ; 5.762      ;
; -4.653 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[1] ; clk          ; clk         ; 0.500        ; 2.816      ; 7.968      ;
; -4.631 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[5] ; clk          ; clk         ; 0.500        ; 2.823      ; 7.953      ;
; -4.615 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[0] ; clk          ; clk         ; 0.500        ; 2.744      ; 7.858      ;
; -4.613 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.088     ; 5.524      ;
; -4.612 ; Registers:U4|Reg:\Gen:0:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.714     ; 4.897      ;
; -4.608 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.094     ; 5.513      ;
; -4.607 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.551      ;
; -4.605 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.086      ; 5.690      ;
; -4.602 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.337     ; 5.264      ;
; -4.592 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.345     ; 5.246      ;
; -4.591 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[1] ; clk          ; clk         ; 1.000        ; 0.094      ; 5.684      ;
; -4.590 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.345     ; 5.244      ;
; -4.561 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[4] ; clk          ; clk         ; 1.000        ; 0.094      ; 5.654      ;
; -4.546 ; Registers:U4|Reg:\Gen:0:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.714     ; 4.831      ;
; -4.538 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.345     ; 5.192      ;
; -4.537 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.088     ; 5.448      ;
; -4.536 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[3] ; clk          ; clk         ; 0.500        ; 3.085      ; 8.120      ;
; -4.534 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[5] ; clk          ; clk         ; 1.000        ; -0.349     ; 5.184      ;
; -4.512 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.130      ; 5.641      ;
; -4.506 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.419      ;
; -4.503 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[5] ; clk          ; clk         ; 1.000        ; -0.393     ; 5.109      ;
; -4.500 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.086      ; 5.585      ;
; -4.488 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.337     ; 5.150      ;
; -4.478 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[5] ; clk          ; clk         ; 1.000        ; 0.130      ; 5.607      ;
; -4.478 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[5] ; clk          ; clk         ; 1.000        ; 0.086      ; 5.563      ;
; -4.470 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.198      ; 5.667      ;
; -4.466 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.394      ;
; -4.462 ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.161     ; 5.300      ;
; -4.460 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.345     ; 5.114      ;
; -4.457 ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[2] ; clk          ; clk         ; 1.000        ; -0.730     ; 4.726      ;
; -4.455 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.345     ; 5.109      ;
; -4.449 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[4] ; clk          ; clk         ; 1.000        ; 0.147      ; 5.595      ;
; -4.446 ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.198      ; 5.643      ;
; -4.445 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 1.000        ; 0.086      ; 5.530      ;
; -4.443 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 1.000        ; 0.086      ; 5.528      ;
; -4.442 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.094     ; 5.347      ;
; -4.441 ; Registers:U4|Reg:\Gen:2:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.212     ; 5.228      ;
; -4.438 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[7] ; clk          ; clk         ; 0.500        ; 2.696      ; 7.633      ;
; -4.432 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[5] ; clk          ; clk         ; 1.000        ; -0.222     ; 5.209      ;
; -4.430 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.233     ; 5.196      ;
; -4.425 ; Registers:U4|Reg:\Gen:2:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.147      ; 5.571      ;
; -4.421 ; Registers:U4|Reg:\Gen:2:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.212     ; 5.208      ;
; -4.415 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.086      ; 5.500      ;
; -4.406 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.147      ; 5.552      ;
; -4.406 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[2] ; clk          ; clk         ; 1.000        ; 0.094      ; 5.499      ;
; -4.405 ; Registers:U4|Reg:\Gen:0:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[2] ; clk          ; clk         ; 1.000        ; -0.730     ; 4.674      ;
; -4.405 ; Registers:U4|Reg:\Gen:2:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.147      ; 5.551      ;
; -4.401 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.161     ; 5.239      ;
; -4.401 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[5] ; clk          ; clk         ; 1.000        ; -0.385     ; 5.015      ;
; -4.389 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.317      ;
; -4.385 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.198      ; 5.582      ;
; -4.380 ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.730     ; 4.649      ;
; -4.379 ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.233     ; 5.145      ;
; -4.376 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[5] ; clk          ; clk         ; 1.000        ; 0.094      ; 5.469      ;
; -4.368 ; Registers:U4|Reg:\Gen:0:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.658     ; 4.709      ;
; -4.367 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[0] ; clk          ; clk         ; 1.000        ; -0.337     ; 5.029      ;
; -4.366 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.212     ; 5.153      ;
; -4.364 ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[1] ; clk          ; clk         ; 1.000        ; -0.730     ; 4.633      ;
; -4.348 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.345     ; 5.002      ;
; -4.345 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[2] ; clk          ; clk         ; 0.500        ; 2.698      ; 7.542      ;
; -4.341 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 1.000        ; 0.094      ; 5.434      ;
; -4.339 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.087     ; 5.251      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                   ; To Node                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.398 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.608      ;
; 0.577 ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.792      ;
; 0.578 ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.793      ;
; 0.644 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.859      ;
; 0.645 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.860      ;
; 0.646 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.861      ;
; 0.727 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.108      ; 3.526      ;
; 0.727 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.108      ; 3.526      ;
; 0.747 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.512      ; 3.950      ;
; 0.799 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.159      ; 3.649      ;
; 0.860 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[7]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.106      ; 3.657      ;
; 0.861 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.106      ; 3.658      ;
; 1.004 ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.228      ; 0.953      ;
; 1.012 ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.228      ; 0.961      ;
; 1.012 ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.228      ; 0.961      ;
; 1.018 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.228      ; 0.967      ;
; 1.024 ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 1.239      ;
; 1.030 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.230      ; 3.951      ;
; 1.110 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.220      ; 4.021      ;
; 1.158 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[2]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.605      ; 4.454      ;
; 1.234 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.104      ; 4.029      ;
; 1.234 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.104      ; 4.029      ;
; 1.234 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[3]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.605      ; 4.530      ;
; 1.261 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.220      ; 4.172      ;
; 1.273 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[5]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.220      ; 4.184      ;
; 1.284 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[5]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.605      ; 4.580      ;
; 1.301 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[7]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.159      ; 4.151      ;
; 1.314 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[6]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.605      ; 4.610      ;
; 1.320 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[4]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.605      ; 4.616      ;
; 1.346 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[5]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.106      ; 4.143      ;
; 1.346 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[7]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.605      ; 4.642      ;
; 1.355 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.157      ; 1.683      ;
; 1.356 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.159      ; 1.686      ;
; 1.409 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.212      ; 4.312      ;
; 1.421 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.229      ; 1.821      ;
; 1.431 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.220      ; 4.342      ;
; 1.488 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[6]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.159      ; 4.338      ;
; 1.516 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[4]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.159      ; 4.366      ;
; 1.546 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[2]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.159      ; 4.396      ;
; 1.564 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.806      ;
; 1.594 ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.549      ; 2.314      ;
; 1.620 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.212      ; 4.523      ;
; 1.661 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.176      ; 4.528      ;
; 1.664 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.605      ; 4.960      ;
; 1.688 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.154      ; 2.013      ;
; 1.751 ; Registers:U4|Reg:\Gen:2:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.231      ; 2.153      ;
; 1.787 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.334      ; 2.292      ;
; 1.788 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.212      ; 4.691      ;
; 1.789 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.229      ; 2.189      ;
; 1.804 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.658      ; 2.633      ;
; 1.804 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.152      ; 2.127      ;
; 1.812 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.337      ; 2.320      ;
; 1.812 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.157      ; 2.140      ;
; 1.815 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.154      ; 2.140      ;
; 1.818 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.212      ; 2.201      ;
; 1.820 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.730      ; 2.721      ;
; 1.843 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.205      ; 2.219      ;
; 1.848 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.621      ; 2.640      ;
; 1.860 ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.088      ; 2.119      ;
; 1.861 ; Registers:U4|Reg:\Gen:2:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.233      ; 2.265      ;
; 1.870 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[1]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.605      ; 5.166      ;
; 1.910 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.387      ; 2.468      ;
; 1.915 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.231      ; 2.317      ;
; 1.916 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.229      ; 2.316      ;
; 1.924 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.152      ; 2.247      ;
; 1.926 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.233      ; 2.330      ;
; 1.934 ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.014      ; 2.119      ;
; 1.961 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.658      ; 2.790      ;
; 1.963 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.212      ; 2.346      ;
; 1.986 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.233      ; 2.390      ;
; 1.986 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.780      ; 2.937      ;
; 2.024 ; Registers:U4|Reg:\Gen:3:R|outpt[5]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.332      ; 2.527      ;
; 2.029 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 2.271      ;
; 2.053 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.159      ; 2.383      ;
; 2.055 ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.088      ; 2.314      ;
; 2.063 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.159      ; 4.913      ;
; 2.064 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.161      ; 2.396      ;
; 2.064 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; clk          ; clk         ; -0.500       ; 3.159      ; 4.914      ;
; 2.068 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.086      ; 2.325      ;
; 2.076 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.086      ; 2.333      ;
; 2.078 ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.642      ; 2.891      ;
; 2.084 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.637      ; 2.892      ;
; 2.091 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.231      ; 2.493      ;
; 2.110 ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 2.352      ;
; 2.124 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.161      ; 2.456      ;
; 2.131 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.339      ; 2.641      ;
; 2.134 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 2.378      ;
; 2.136 ; Registers:U4|Reg:\Gen:0:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.206      ; 2.513      ;
; 2.136 ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.389      ; 2.696      ;
; 2.143 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.075      ; 2.389      ;
; 2.144 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.152      ; 2.467      ;
; 2.155 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.212      ; 2.538      ;
; 2.166 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.157      ; 2.494      ;
; 2.171 ; Registers:U4|Reg:\Gen:2:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.730      ; 3.072      ;
; 2.180 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.334      ; 2.685      ;
; 2.186 ; Registers:U4|Reg:\Gen:1:R|outpt[5]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.205      ; 2.562      ;
; 2.195 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.212      ; 2.578      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.890 ; -78.874           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.199 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -62.065                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                   ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.890 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 0.500        ; 1.061      ; 4.438      ;
; -2.691 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 0.500        ; 1.261      ; 4.439      ;
; -2.681 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[2] ; clk          ; clk         ; 0.500        ; 1.047      ; 4.215      ;
; -2.674 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 0.500        ; 1.261      ; 4.422      ;
; -2.667 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 0.500        ; 1.068      ; 4.222      ;
; -2.661 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 0.500        ; 1.047      ; 4.195      ;
; -2.616 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[4] ; clk          ; clk         ; 0.500        ; 1.261      ; 4.364      ;
; -2.602 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 0.500        ; 1.047      ; 4.136      ;
; -2.589 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[1] ; clk          ; clk         ; 0.500        ; 1.047      ; 4.123      ;
; -2.565 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 0.500        ; 1.047      ; 4.099      ;
; -2.552 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[3] ; clk          ; clk         ; 0.500        ; 1.086      ; 4.125      ;
; -2.551 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[1] ; clk          ; clk         ; 0.500        ; 1.261      ; 4.299      ;
; -2.540 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[6] ; clk          ; clk         ; 0.500        ; 1.074      ; 4.101      ;
; -2.526 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[4] ; clk          ; clk         ; 0.500        ; 1.074      ; 4.087      ;
; -2.523 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 0.500        ; 1.261      ; 4.271      ;
; -2.513 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[2] ; clk          ; clk         ; 0.500        ; 1.261      ; 4.261      ;
; -2.499 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[5] ; clk          ; clk         ; 0.500        ; 1.008      ; 3.994      ;
; -2.498 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[5] ; clk          ; clk         ; 0.500        ; 1.261      ; 4.246      ;
; -2.470 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[5] ; clk          ; clk         ; 0.500        ; 1.074      ; 4.031      ;
; -2.450 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[2] ; clk          ; clk         ; 0.500        ; 1.074      ; 4.011      ;
; -2.439 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[1] ; clk          ; clk         ; 0.500        ; 1.068      ; 3.994      ;
; -2.424 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[3] ; clk          ; clk         ; 0.500        ; 1.214      ; 4.125      ;
; -2.391 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[7] ; clk          ; clk         ; 0.500        ; 1.008      ; 3.886      ;
; -2.379 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[0] ; clk          ; clk         ; 0.500        ; 1.047      ; 3.913      ;
; -2.320 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.157     ; 3.150      ;
; -2.264 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[2] ; clk          ; clk         ; 0.500        ; 1.010      ; 3.761      ;
; -2.264 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[4] ; clk          ; clk         ; 0.500        ; 1.010      ; 3.761      ;
; -2.255 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[6] ; clk          ; clk         ; 0.500        ; 1.008      ; 3.750      ;
; -2.219 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.104      ;
; -2.212 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[0] ; clk          ; clk         ; 0.500        ; 1.261      ; 3.960      ;
; -2.209 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[5] ; clk          ; clk         ; 0.500        ; 1.047      ; 3.743      ;
; -2.187 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.163     ; 3.011      ;
; -2.169 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.044      ; 3.200      ;
; -2.169 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[1] ; clk          ; clk         ; 0.500        ; 1.006      ; 3.662      ;
; -2.168 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.037      ; 3.192      ;
; -2.162 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.149     ; 3.000      ;
; -2.149 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[4] ; clk          ; clk         ; 1.000        ; 0.044      ; 3.180      ;
; -2.148 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[0] ; clk          ; clk         ; 0.500        ; 1.068      ; 3.703      ;
; -2.134 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.037      ; 3.158      ;
; -2.133 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[2] ; clk          ; clk         ; 1.000        ; -0.171     ; 2.949      ;
; -2.130 ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.363     ; 2.754      ;
; -2.121 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.043      ; 3.151      ;
; -2.104 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.043      ; 3.134      ;
; -2.096 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.177     ; 2.906      ;
; -2.091 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.171     ; 2.907      ;
; -2.089 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 3.034      ;
; -2.080 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.011      ;
; -2.074 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.177     ; 2.884      ;
; -2.073 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.143     ; 2.917      ;
; -2.062 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.177     ; 2.872      ;
; -2.061 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.992      ;
; -2.059 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.143     ; 2.903      ;
; -2.059 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.177     ; 2.869      ;
; -2.056 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 1.000        ; 0.044      ; 3.087      ;
; -2.053 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[1] ; clk          ; clk         ; 1.000        ; -0.171     ; 2.869      ;
; -2.047 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.028     ; 3.006      ;
; -2.046 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[4] ; clk          ; clk         ; 1.000        ; 0.043      ; 3.076      ;
; -2.032 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 1.000        ; 0.037      ; 3.056      ;
; -2.032 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.171     ; 2.848      ;
; -2.028 ; Registers:U4|Reg:\Gen:2:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.058      ; 3.073      ;
; -2.027 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.958      ;
; -2.021 ; Registers:U4|Reg:\Gen:2:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.135     ; 2.873      ;
; -2.020 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.098      ; 3.105      ;
; -2.017 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 1.000        ; 0.037      ; 3.041      ;
; -2.015 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[1] ; clk          ; clk         ; 1.000        ; 0.043      ; 3.045      ;
; -2.013 ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.098      ; 3.098      ;
; -2.006 ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.095     ; 2.898      ;
; -2.004 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.044      ; 3.035      ;
; -2.003 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.098      ; 3.088      ;
; -1.997 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.050     ; 2.934      ;
; -1.996 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.095     ; 2.888      ;
; -1.995 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.171     ; 2.811      ;
; -1.994 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[5] ; clk          ; clk         ; 1.000        ; -0.209     ; 2.772      ;
; -1.993 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[5] ; clk          ; clk         ; 1.000        ; 0.044      ; 3.024      ;
; -1.993 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[5] ; clk          ; clk         ; 1.000        ; -0.216     ; 2.764      ;
; -1.992 ; Registers:U4|Reg:\Gen:0:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.363     ; 2.616      ;
; -1.992 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[5] ; clk          ; clk         ; 1.000        ; 0.037      ; 3.016      ;
; -1.990 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.116     ; 2.861      ;
; -1.988 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.037      ; 3.012      ;
; -1.987 ; Registers:U4|Reg:\Gen:2:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.058      ; 3.032      ;
; -1.984 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.915      ;
; -1.983 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.914      ;
; -1.980 ; Registers:U4|Reg:\Gen:2:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.135     ; 2.832      ;
; -1.971 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.037      ; 2.995      ;
; -1.967 ; Registers:U4|Reg:\Gen:0:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[3] ; clk          ; clk         ; 1.000        ; -0.363     ; 2.591      ;
; -1.965 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[5] ; clk          ; clk         ; 1.000        ; -0.143     ; 2.809      ;
; -1.965 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[2] ; clk          ; clk         ; 1.000        ; 0.043      ; 2.995      ;
; -1.962 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3] ; clk          ; clk         ; 1.000        ; 0.058      ; 3.007      ;
; -1.962 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[0] ; clk          ; clk         ; 0.500        ; 1.006      ; 3.455      ;
; -1.958 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[4] ; clk          ; clk         ; 1.000        ; -0.177     ; 2.768      ;
; -1.953 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6] ; clk          ; clk         ; 1.000        ; 0.043      ; 2.983      ;
; -1.949 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.050     ; 2.886      ;
; -1.945 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7] ; clk          ; clk         ; 1.000        ; 0.058      ; 2.990      ;
; -1.945 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[4] ; clk          ; clk         ; 1.000        ; 0.098      ; 3.030      ;
; -1.943 ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[2] ; clk          ; clk         ; 1.000        ; -0.377     ; 2.553      ;
; -1.941 ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.116     ; 2.812      ;
; -1.940 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[4] ; clk          ; clk         ; 1.000        ; 0.058      ; 2.985      ;
; -1.938 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.135     ; 2.790      ;
; -1.934 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[6] ; clk          ; clk         ; 1.000        ; -0.050     ; 2.871      ;
; -1.931 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7] ; clk          ; clk         ; 1.000        ; -0.116     ; 2.802      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                   ; To Node                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.660      ; 0.483      ;
; 0.201 ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.202 ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.660      ; 0.486      ;
; 0.204 ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.660      ; 0.488      ;
; 0.206 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.660      ; 0.490      ;
; 0.208 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.022      ; 0.314      ;
; 0.281 ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.025      ; 0.390      ;
; 0.281 ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.025      ; 0.390      ;
; 0.327 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.025      ; 0.436      ;
; 0.327 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.025      ; 0.436      ;
; 0.329 ; FetchUnit:U1|ProgramCounter:U1|outpt[0]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.025      ; 0.438      ;
; 0.495 ; FetchUnit:U1|ProgramCounter:U1|outpt[2]                                                                                                     ; FetchUnit:U1|ProgramCounter:U1|outpt[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.025      ; 0.604      ;
; 0.665 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.090      ; 0.839      ;
; 0.683 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.859      ;
; 0.719 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.111      ; 0.914      ;
; 0.762 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.243      ; 1.609      ;
; 0.762 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.243      ; 1.609      ;
; 0.765 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.455      ; 1.824      ;
; 0.775 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.900      ;
; 0.777 ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.289      ; 1.150      ;
; 0.789 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.283      ; 1.676      ;
; 0.839 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[7]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.240      ; 1.683      ;
; 0.840 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.089      ; 1.013      ;
; 0.840 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.240      ; 1.684      ;
; 0.867 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.197      ; 1.148      ;
; 0.871 ; Registers:U4|Reg:\Gen:2:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.113      ; 1.068      ;
; 0.878 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.135      ; 1.097      ;
; 0.894 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.090      ; 1.068      ;
; 0.895 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.129      ; 1.108      ;
; 0.896 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.171      ; 1.151      ;
; 0.896 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.356      ; 1.336      ;
; 0.903 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.111      ; 1.098      ;
; 0.904 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.316      ; 1.824      ;
; 0.906 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.314      ; 1.304      ;
; 0.907 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.089      ; 1.080      ;
; 0.908 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.086      ; 1.078      ;
; 0.912 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.377      ; 1.373      ;
; 0.914 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.212      ; 1.210      ;
; 0.930 ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 1.064      ;
; 0.938 ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.111      ; 1.133      ;
; 0.939 ; Registers:U4|Reg:\Gen:2:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.116      ; 1.139      ;
; 0.951 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.135      ; 1.170      ;
; 0.953 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.304      ; 1.861      ;
; 0.958 ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.022      ; 1.064      ;
; 0.968 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.470      ;
; 0.969 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.356      ; 1.409      ;
; 0.993 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[2]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.504      ; 2.101      ;
; 1.002 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[3]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.504      ; 2.110      ;
; 1.003 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.086      ; 1.173      ;
; 1.014 ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.338      ; 1.436      ;
; 1.015 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 1.149      ;
; 1.016 ; Registers:U4|Reg:\Gen:3:R|outpt[5]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.195      ; 1.295      ;
; 1.016 ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 1.150      ;
; 1.016 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.238      ; 1.858      ;
; 1.017 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.238      ; 1.859      ;
; 1.021 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.116      ; 1.221      ;
; 1.023 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.113      ; 1.220      ;
; 1.026 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.116      ; 1.226      ;
; 1.026 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.304      ; 1.934      ;
; 1.029 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 1.155      ;
; 1.036 ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 1.170      ;
; 1.039 ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.041      ; 1.164      ;
; 1.042 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.197      ; 1.323      ;
; 1.043 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.135      ; 1.262      ;
; 1.045 ; Registers:U4|Reg:\Gen:2:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.175      ; 1.304      ;
; 1.045 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:1:R|outpt[5]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.304      ; 1.953      ;
; 1.048 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:2:R|outpt[7]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.283      ; 1.935      ;
; 1.056 ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.210      ; 1.350      ;
; 1.057 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.095      ; 1.236      ;
; 1.059 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.092      ; 1.235      ;
; 1.062 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.095      ; 1.241      ;
; 1.063 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[5]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.504      ; 2.171      ;
; 1.065 ; Registers:U4|Reg:\Gen:1:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.086      ; 1.235      ;
; 1.068 ; Registers:U4|Reg:\Gen:2:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.377      ; 1.529      ;
; 1.068 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.090      ; 1.242      ;
; 1.068 ; Registers:U4|Reg:\Gen:0:R|outpt[3]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.114      ; 1.266      ;
; 1.069 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.328      ; 1.481      ;
; 1.080 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.135      ; 1.299      ;
; 1.084 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.046      ; 1.214      ;
; 1.084 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[6]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.504      ; 2.192      ;
; 1.085 ; Registers:U4|Reg:\Gen:2:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.113      ; 1.282      ;
; 1.085 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:3:R|outpt[5]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.240      ; 1.929      ;
; 1.086 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 1.213      ;
; 1.086 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[4]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.504      ; 2.194      ;
; 1.087 ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.356      ; 1.527      ;
; 1.089 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.046      ; 1.219      ;
; 1.096 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.218      ; 1.398      ;
; 1.097 ; Registers:U4|Reg:\Gen:1:R|outpt[5]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.129      ; 1.310      ;
; 1.099 ; FetchUnit:U1|ProgramMemory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_lu91:auto_generated|ram_block1a0~porta_address_reg0 ; Registers:U4|Reg:\Gen:0:R|outpt[7]                                                                                                          ; clk          ; clk         ; -0.500       ; 1.504      ; 2.207      ;
; 1.101 ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.350      ; 1.535      ;
; 1.102 ; Registers:U4|Reg:\Gen:3:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.604      ;
; 1.104 ; Registers:U4|Reg:\Gen:2:R|outpt[4]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.116      ; 1.304      ;
; 1.105 ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.212      ; 1.401      ;
; 1.105 ; Registers:U4|Reg:\Gen:1:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:0:R|outpt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.350      ; 1.539      ;
; 1.105 ; Registers:U4|Reg:\Gen:1:R|outpt[1]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.307      ; 1.496      ;
; 1.106 ; Registers:U4|Reg:\Gen:2:R|outpt[6]                                                                                                          ; Registers:U4|Reg:\Gen:3:R|outpt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.113      ; 1.303      ;
; 1.114 ; Registers:U4|Reg:\Gen:3:R|outpt[0]                                                                                                          ; Registers:U4|Reg:\Gen:2:R|outpt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.197      ; 1.395      ;
; 1.116 ; Registers:U4|Reg:\Gen:2:R|outpt[2]                                                                                                          ; Registers:U4|Reg:\Gen:1:R|outpt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.177      ; 1.377      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.107   ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -6.107   ; 0.199 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -169.868 ; 0.0   ; 0.0      ; 0.0     ; -62.065             ;
;  clk             ; -169.868 ; 0.000 ; N/A      ; N/A     ; -62.065             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; reg1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg2[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg3[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reg1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg1[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg2[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; reg3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reg3[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reg1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg1[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg2[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; reg3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reg3[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reg1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg1[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg2[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; reg3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg3[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1418     ; 2240     ; 4        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1418     ; 2240     ; 4        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 232   ; 232  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; reg1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; reg1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg1[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg2[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg3[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu Aug 11 10:18:40 2022
Info: Command: quartus_sta MicroProcessorUnit -c MicroProcessorUnit
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MicroProcessorUnit.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.107
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.107            -169.868 clk 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.440               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.646 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.469
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.469            -150.765 clk 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.387               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.558 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.890
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.890             -78.874 clk 
Info (332146): Worst-case hold slack is 0.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.199               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.065 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4840 megabytes
    Info: Processing ended: Thu Aug 11 10:18:41 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


