平面規劃問題之新解法 
“A New Technique for Floorplanning” 
 
計畫編號：NSC94-2215-E-424-001 
執行期間：94 年 8 月 1 日 至 95 年 7 月 31 日 
主持人：林佑政 開南管理學院資電系助理教授 
 
一、 中文摘要 
 
超大型積體電路(VLSI)的設計流程大致
上包含兩個步驟：邏輯設計(Logic design)以及
實體設計(Physical design)。其中實體設計的過
程非常複雜，為了將這個問題簡化，通常整個
流程會被分為幾個步驟來完成，這些步驟包
括：分割(Partition)、平面規劃(Floorplan)、置
放(Placement)和繞線(Routing)。 
平面規劃(Floorplan)是流程中非常重要的
一個步驟。它規劃各模組(module)在晶片上的
形狀和位置並且允許設計者擁有額外的彈性
調整chip及所有component的幾何性質：例如模
組的方位、長寬比例、或大小等。由於製程的
進步，在平面規劃階段所要考慮的問題規模越
來越大，除了要能夠處理大量的模組數量外，
還需要考慮影響晶片效能的種種因素如：晶片
面 積 最 小 化 的 成 本 考 量 、 內 接 線 長 度
(interconnect length)、可繞度(routability)、低功
率設計 (low power design)、腳位規劃 (pin 
assignment)等。 
在本研究計畫中，我們成功地將螞蟻演算
法(Ant Colony Optimization Algorithm)的概念
與 模 擬 退 火 演 算 法 (Simulated Annealing 
Algorithm)相結合，順利提升整體演算法品質
與效率。 
本研究計畫具有以下優點： 
(1) 可結合多層框架(Multi-Level Framework)
的架構以處理數量日益龐大的模組數量。 
(2) 引進螞蟻演算法[6]的概念，使鄰近解的產
生方式能符合平面規劃問題特性，以提升
整體演算法速度並兼顧解的品質。 
(3) 本演算法具有高度彈性，可套用在各種不
同的平面規劃表示式。 
 
英文摘要 
A typical VLSI CAD flow consists of two 
stages: (1) Logic design (2) Physical design. 
Physical design means all optimization steps 
processed after logic synthesis and before 
fabrication. During physical design stage, the 
locations of various modules on the chip are 
determined, and the interconnections of the 
circuit are routed. Usually, the physical design 
phase can be divided into several steps: partition, 
floorplanning, placement and routing. 
Floorplanning is an important process in the 
physical design stage of VLSI design flow, two 
main works must be done during floorplanning, 
the first work is to specify the relative positions 
of modules on a chip and the second one is to 
determine the shapes of soft modules. There are 
several objectives of floorplanning such as 
minimization on total chip area, total wire-length, 
wire-length of critical nets, estimated power 
consumption, estimated routing congestion…etc. 
In our approach, we integrate Ant Colony 
Optimization algorithm (ACO algorithm) and 
Simulated Annealing algorithm (SA algorithm) 
也就是說首先考慮用何種表示法描述平
面規劃的解，接著將其轉化成最佳化問題，並
利用各種最佳化的演算法，尋求最佳解。目前
已有許多專家學者針對平面規劃提出各種不
同的優秀表示法，如Slicing Structure[23][22]、
Sequence-Pair[19] 、 BSG Structure[20] 、
O-Tree[7][8]、B*-Tree[1][15][24]、CBL[10]、
TCG[17]、Sequence Corner Pair [18]與Corner 
Stitching[16][21]等表示法。 
(2) 尋找最佳解的最佳化演算法。 
在規劃出適當的模組放置表示法後，接著
就需要使用各種最佳化技巧來求解，大部分研
究所廣泛使用的有基因演算法、類神經網路、
模擬退火演算法等。 
 
許多重要研究建立優秀的平面規劃表示
法後，在尋找解的最佳化演算方面都是採用模
擬退火演算法[11](如Sequence Pair、B*-Tree
等)，然而模擬退火演算法的效率會受到幾個
因素所影響： 
(1) 解的表示方法與解空間大小。 
以模擬退火演算法解決問題時，需將問題
的解編與編碼，因此設計一個適當的表示方式
有助提升演算法的效率，但是解的表示方法與
解空間大小在選擇平面規劃表示法時就已經
決定了，在演算法階段能夠改進的空間有限。 
(2) 目標函式與評估函式 
平面規劃針對不同的需求會有不同的目
標函式，而如何快速算出目標值與評估新解舊
解的良莠是很重要的，耗費在評估的時間越
長，在同樣的時間下，所能搜尋解空間的範圍
自然也就相對變小。 
(3) 平衡條件與冷卻法則 
模擬退火法中在每個溫度下，是以平衡條
件來評估是否已經達到穩定狀態。越容易達到
平衡則所能搜尋的解就比較少，雖然可以加快
求解時間，但是解的品質通常也會相對比較
差。冷卻法則則是用來決定溫度下降的法則，
通常是將目前的溫度乘上一常數，而此常數一
般是設定為介於0到1之間的實數。模擬退火法
的溫度高低值直接影響了接受較差解的機
率。溫度越高，模擬退火法接受較差解的機率
就越高。相反的，則接受機率越低。溫度下降
速度控制了是否能夠找到最佳解與求解速度。 
(4) 鄰近解產生機制 
鄰近解產生機制通常是採用機率分布函
數來產生新解，使新解與原來解間的距離不要
差太大。如果解與解之間差太大，會使解在解
空間大幅的跳躍，因此會不容易細部搜尋找到
最佳值。但如果解與新解距離太近，在一次迭
代中探尋解的空間較小，需要花較多的時間找
到全域最佳解，且容易陷入區域最佳解。一般
常用的技巧，在溫度高時，會讓新解與原來解
的距離相差大一些，以求盡量搜尋到大一點的
解空間範圍；在溫度低時，則反過來，會讓新
解與原來解的距離相差小一些，以求能夠細部
搜尋找到最佳值，避免大幅度的跳躍。 
 
由上述可知，在鄰近解產生機制上仍有很
大的研究空間，如何使新解的跳躍方式兼顧求
解速度與搜尋解空間範圍是值得我們深思
的。傳統的模擬退火演算法是屬於單點搜尋，
利用單點擾亂產生然後測試的機制來得到新
解。所產生的新解比較容易維護成合理解，並
且它容許接受比較差的解而不至於收斂為局
部最佳解，進而找到全域最佳解。因此傳統的
模擬退火演算法必需使用大量的執行時間來
搜尋優良的解。 
針對改善隨機產生新解的程序，近來，
Shinn-Ying Ho[9]等學者針對平面規劃問題提
出 了 一 個 直 交 退 火 演 算 法 (Orthogonal 
Simulated Annealing Algorithm)，直交退火演算
法的主要精神在於加入直交實驗產生新解，其
相較於傳統的模擬退火演算法，直交退火演算
法能同時考慮多步擾亂，所以能廣泛地搜尋，
同時能夠系統化推測出鄰近區域中最佳的解
 表 2. 實驗結果(1) 
 SA SANTA 
Circuits Area ratio Area ratio 
apte 47.9141 1 46.9248 0.979353
hp 9.63144 1 9.92074 1.030037
ami33 1.36137 1 1.27635 0.937548
ami49 43.8601 1 41.6541 0.949704
xerox 20.9673 1 20.4506 0.975357
total  5  4.871998466
ratio  1  0.974399693
 
表 4. 實驗結果(3) 
 SA SANTA 
Circuits Area ratio Area ratio 
apte 47.9141 1 46.9248 0.979353
hp 9.7137 1 9.96072 1.02543 
ami33 1.51077 1 1.27905 0.846621
ami49 45.3926 1 40.182 0.88521 
xerox 21.3209 1 21.6032 1.013241
total  5  4.749854849
ratio  1  0.94997097
 
表 3. 實驗結果(2) 
 SA SANTA 
Circuits Area ratio Area ratio 
apte 47.9141 1 46.9248 0.979353
hp 9.45504 1 9.3492 0.988806
ami33 1.36637 1 1.22309 0.895138
ami49 40.3701 1 41.7333 1.033768
xerox 20.8314 1 19.9403 0.957223
total  5  4.854287612
ratio  1  0.970857522
 由實驗結果(1)(2)(3)中，我們可以發現，
無論所設定的參數為何，SANTA 在大部分狀
況下皆有較佳的表現，在一些例子中，甚至可
以達到接近 16%的改進。 
 
五、 結論與討論 
在本研究計畫中，我們成功地將螞蟻演算
法(Ant Colony Optimization Algorithm)的概念
與 模 擬 退 火 演 算 法 (Simulated Annealing 
Algorithm)相結合，順利提升整體演算法品質
與效率。實驗以 Sequence-Pair 的 floorplan 表
示法為例，在各種不同的參數環境下，我們皆
可獲得 3%到 5%的改進率，在一些例子中，甚
至有 16%左右的改進率。 
本研究的方法具有極高的彈性，並不受限
於 floorplan 的表示法，在未來的研究上，我們
研擬將本研究之演算法與其他著名之表示法
如 O-Tree、B*-Tree 等相結合 
 
六、參考文獻 
 
[1] Y.C. Chang, Y.W. Chang, G.M. Wu and S.W. Wu, “B*-trees: 
a new representation for non-slicing floorplans,” in Proc. 
ACM/IEEE Design Automation Conference, pp. 458-463, 
2000. 
[2] C.-C. Chang, J. Cong and X. Yuan, “Multi-level Placement 
for Large-Scale Mixed-Size IC Designs,” Proc. Asia South 
Pacific Design Automation Conference, pp 325-330, 
January 2003. 
[3] H.M. Chen, H. Zhou, F.Y. Young and D. Wong, “Integrated 
floorplanning and interconnect planning,” in Proc. IEEE 
International Conference on Computer Aided Design, pp. 
354-357, 1999. 
[4] J. Cong, “Challenges and opportunities for design 
innovations in nanometer technologies,” in SRC Working 
Papers, 1997. 
[5] J. Cong, T. Kong and D.Z. Pan, “Buffer block planning for 
interconnect-driven floorplanning,” in Proc. IEEE/ACM 
International Conference on Computer Aided Design, pp. 
