 1
一、前言 
非揮發性記憶體(NVM)的記憶內容可以在電源關閉之後仍能繼續保存(在電源
關閉的狀態下資料仍能維持10年)，此特色可應用於數位相機記憶卡、隨身碟、
甚至手機中的資料儲存，在行動通訊的現今社會有其重要地位。此外在Apple公
司 的Mac Air 與 Intel公司主打ultrabook 系統同時，固態硬碟(Solid State 
Device，SSD) 受到相當程度的重視。目前此類非揮發性記憶體的主流為快閃記
憶體(flash)，flash主要缺點為由於操作電壓過大、操作速度慢、操作耐久力不夠
好；及由於元件縮小化下，過薄的穿透閘極氧化層將導致記憶持久時間不夠長等
缺點。同時在SSD中，在功率耗損的表現上仍有改善空間。以快閃記憶體為架構
基礎的SSD，雖然元件功耗會比動態存取記憶體小許多，固態硬碟模組功耗普遍
在1~3 W左右，但與傳統硬碟相去不遠，改善其以快閃記憶體為主的SSD是為低
耗電量電子元件所追尋的目標。所以目前已有許多種材料和元件試圖用來取代快
閃記憶體，其中數種研發中的記憶體都採用元件中電阻值的改變來作為記憶的方
式。包括磁性記憶體(MRAM)、相變化記憶體(OUM)、高分子電阻式記憶體與
電阻式記憶體(RRAM)，但是其電阻改變的原因跟電阻變換機制皆不相同，所以
在元件特性及操作方式上也都不相同。由於RRAM具有寫入操作電壓低(< 1 V)、
寫入抹除時間短(< 10 ns)、非破壞性讀取、元件可承受溫度高（＞ 200 °C）、讀
取速度快(< 5 ns)，多狀態記憶能力、所需面積小(4F2)、與現行CMOS製程相容
與結構簡單等優點[1]。 
    目 前 RRAM 中 ， 電 阻 器 記 憶 體 本 身 是 個 金 屬 - 絕 緣 層 - 金 屬
(Metal-Insulator-Metal, MIM)結構，再者電阻器於後段製程時可以利用金屬、絕
緣層、金屬的連續堆積方式，可進一步節省電阻器於後段製程所佔的面積，而使
用的等效面積則為原來的1/n(n為連續堆疊的層數)。在無機材料的雙穩態電阻變
化的研究中，許多氧化物會隨外加電壓或電流來改變電阻值的現象早在1960年代
就已經被發現，Hickmot對這些材料與其可能的上下電極做了系統的回顧[2]。且
將此一現象應用在雙穩態非揮發性記憶體的電阻式記憶體的概念也很早就被提
出。但此類電阻式記憶體在過去40年的發展中，由於元件的可靠度，材料製備技
術與真空技術一直無法有效的提升，所以無法發揮其應有效能。但近年來隨著大
容量非揮發性記憶體(NVM)的需求，使得具有許多優點的電阻式記憶體逐年獲
得重視。目前而在上下電極選擇上，絕緣層，低電流應用與在陣列中，元件架構
與操作模式(單極性或雙極性)成為各研究團隊之研究重點。 
 
二、研究目的 
本多年期計畫中，主要一個完成高效能與具有穩定記憶體效能的RRAM；在第一
年的研究中，其方法利用設計一層反應金屬鈦或鉭薄膜於氧化絕緣薄膜之雙層結
構，建立其電阻轉換機制並研究其薄膜初始狀態(initial state)之形成電壓對後續
RRAM效能的影響；並研究此元件在初始狀態的電流傳導機制，並研究其傳導電
流與環境溫度關聯，同時關注其記憶體效能生命週期(Life time)，抹寫次數與讀
取能力的可靠度；而不同極性方向操作與上下電極不同功函數與界面能障的對氧
化物RRAM影響，選擇適當功函數金屬電極與反應層。同時開發其他不同成份之
氧化物複合薄膜或應用缺陷工程製作適合RRAM與透明氧化物，配合建立軟性電
子與透明非揮發性記憶體元件之可行性。並注意後續金屬化製程整合溫度與熱處
理時間條件對RRAM的影響，以利此類元件與傳統CMOS的整合。 
    在本研究計畫第二年的研究中，我們預計研究反應金屬於HfO2薄膜之金屬-
 3
beam absorbed current 確認在 TaOx 中電阻絲的存在[12]。韓國三星也發表的
與三維整合的電阻式記憶體(VRRAM)，因為相當具有元件微縮的潛力，受到相當
的重視[13]；imec 使用也 65 奈米製程來製作 RRAM[14]，新加坡大學持續研究
Ni 電極與 HfOx 關連[15]；國內的 RRAM 相關研究中。2011 IEDM 國內交大何拓宏
教授使用 Ni/TiO2/Ni 形成一個好的元件選擇器[16]，旺宏持續使用 WOx 完成 40
奈米元件且具有多階儲存資料能力[17]； 
 
四、研究方法 
在本實驗之結構試片採用金屬-介電層-金屬(MIM)結構，中間介電層所使用的絕
緣層材料為厚度為 5 奈米之氧化鉿與 3 奈米氧化鋁薄膜。此絕緣層係使用原子
層堆疊沉積(Atomic layer deposition, ALD)技術來成長。所使用之底電極為使用
濺鍍法所成長的 TiN 薄膜，部份試片在成長氧化鉿前使用化學機械研磨將其表面
磨平；反應金屬使用鈦，而鈦沉積於氧化鉿沉積之前或後，研究其底電極平坦度
對後續絕緣層絕緣特性影響。結構中上下電極為 TiN。部分結構使用退火研究其
多層薄膜退火後熱穩定性。而部份試片成長上電極後，使用傳統微影方式進行蝕
刻，其形成之元件尺寸從 0.36~ 60 μm；部分試片進行利用電子束蝕刻法，來定
義 MIM 主動區域，其元件尺寸為 50 nm。試片隨後，進行 Post Metal Annealing 
(PMA) 熱處理 450 °C， 5 min，給予不同退火時間來處理，來增加並穩定金屬-
介電層-金屬電阻轉換的行為。在一電晶體一電阻器的元件架構下，搭配台灣積
體電路公司之 0.18 微米製程之電晶體，其via 5 處成長金屬-介電層-金屬(MIM)
結構，中間介電層所使用的絕緣層材料為厚度為 5 奈米之氧化鉿。材料分析工
具為穿透式電子顯微鏡觀察其微觀結構，X-ray 光電子能譜儀觀察其薄膜鍵結情
形與元素分佈，低掠角 X-ray 繞射研究材料之結晶特性與原子力顯微鏡觀察試
片表面。分析電性儀器以 HP -4145A 或 HP 4156 半導體分析儀，量測其相關電流
電壓(I-V)特性及 HP-4284A(LCR)分析儀量測電容電壓(C-V)特性。此外隨後量
測重複寫入抹除次數(Cycles No)和高溫元件記憶能力(Retention)。量測過程期間
以不同量測溫度下嘗試萃取出載子傳輸機制(Carrier transport mechanism)。C-V
以 HP-4284A LCR Meter 量測其絕緣薄膜之介電特性量測，量測值包括電容
(C)。電容-電壓量測的頻率分別為 1、10、100 和 1 MHz，外加電壓的方向為-V 
Æ 0V Æ＋V Æ 0V Æ -V，振盪電壓(oscillation voltage)為 50 mV。經過下列公式
計算出介電常數: dAsC 0εε= ,在此處 C：量測之元件之電容值， sε ：介電常數， 0ε ：
真空介電率= 8.85×10-14 F/cm ，A 為元件面積。d=元件中間介電層膜厚 
 
五、結果與討論 
在圖一為不同底電極的 TiN/Ti/HfOx/TiN 電阻式記憶體經金屬後熱處理後，其氧
化鉿薄膜的微結構穿透式電子顯微鏡微結構圖，圖一(a)為沒有化學機械研磨的
底電極，圖一(b)為有化學機械研磨的底電極，HfOx 薄膜在沒有機械研磨的情況
下，因為濺鍍 TiN 的的柱狀結晶，使其表面較為粗糙。粗糙使其 HfOx 結晶能量
 5
研磨的 TiN 底電極 HfOx(5 nm)/TiN 多層薄膜之 AFM 形貌圖。沒有化學機械研
磨的 TiN 底電極之 HfOx(5 nm)/TiN 其 RMS 粗糙度為 1.3 nm。而化學機械研磨
的 TiN 底電極之 HfOx(5 nm)/TiN 其 AFM 形貌圖可以顯示其平坦度有相當程度
的改善，其 2×2 μm2掃描範圍內 之 RMS 粗糙度為 0.3 nm。圖三(c)為沒有化學
機械研磨的底電極之 HfOx(5 nm)/TiN，有化學機械研磨的底電極 HfOx(5 nm)/TiN 
多層薄膜之 X-ray reflection (XRR)頻譜圖。經模擬計算後，沒有化學機械研磨
的 TiN 底電極之 HfOx(5 nm)，其薄膜密度約 9 g/cm3，有化學機械研磨的 TiN 底
電極之 HfOx(5 nm)，其薄膜密度約 10.1 g/cm3，此一數值也接近 bulk 的 HfOx。 
8.5
nm
0
1.5
nm
0
0.0 2.5 5.0 7.5 10.010
0
101
102
103
104
105
106
107
 
 
X
R
R
 in
te
ns
ity
 (C
PS
)
Incident angle(degree)
  1: HfO2 on TiN
  2: HfO2 on CMP TiN
1
2
(a) (b)
(c)
 
圖三 沒有化學機械研磨的底電極之 HfOx(5 nm)/TiN，(b)為有化學機械研磨的底
電極HfOx(5 nm)/TiN 多層薄膜之AFM 形貌圖(c) 沒有化學機械研磨的底電極之
HfOx(5 nm)/TiN，有化學機械研磨的底電極 HfOx(5 nm)/TiN 多層薄膜之 XRR 頻
譜圖 
0 5 10 15 20 25 30
0
10
20
30
40
O
xy
ge
n 
co
nt
en
t (
%
)
Depth from surface (nm) 
 As perpared
 PMA
 
圖四 TiN/Ti/HfOx/TiN 在退火前後氧原子的分佈圖，TiN 為化學機械研磨後電極 
圖四 TiN/Ti/HfOx/TiN 在退火前後氧原子的分佈圖，TiN 為化學機械研磨後電
極，退火前後其氧原子濃度在 HfOx 薄膜中的變化。此圖證明了反應鈦金屬在退
火前後可以吸收來自 HfOx 薄膜中的氧。此一效能可以降低 HfOx 中的缺陷濃度
與降低此薄膜之介電強度，反應金屬鈦對調整HfOx的介電強度(dielectric strength)
扮演重要的角色。圖五 Ti/HfOx/CMP TiN 電阻式記憶體之初始電流-電壓關係
 7
圖七 TiN/Ti/HfOx(5 nm)/TiN，與 TiN/Ti/HfOx(5 nm)/CMP TiN 多層薄膜之初始
形成過程與第一次 Reset 過程。相對於沒有經化學機械研磨之 TiN 底電極而言，
其 TiN 經化學機械研磨之 TiN 底電極後漏電流約低了 2 個 order。因為粗糙的
TiN 電極會造成其在絕緣薄膜中的部分位置等效電場增加；因此，TiN/Ti/HfOx(5 
nm)/TiN 的元件其漏電流較大。由圖八 TiN/Ti/HfOx(5 nm)/TiN，與 TiN/Ti/HfOx(5 
nm)/CMP TiN 元件之初始形成電壓 Weibull plot，經化學機械研磨之 TiN 底電極
HfOx  元件其形成電壓較大，此因底電極粗糙度的關係。在第一次 Reset 過程
中，經化學機械研磨之 TiN 底電極 HfOx 元件之暴衝電流較大，但值得注意的事，
經 Reset 後(低阻態變高組態)，此一元件之高電組態較沒處理底電極 HfOx 元件
較高。 
1.5 2.0 2.5
0.1
1
 C
um
ul
at
iv
e 
Pr
ob
ab
ili
ty
Froming voltage (V)
 W/O CMP
 W CMP
 
圖八 TiN/Ti/HfOx(5 nm)/TiN，與 TiN/Ti/HfOx(5 nm)/CMP TiN 元件之初始形成
電壓 Weibull plot 
 
圖九為 TiN/Ti/HfOx(5 nm)/TiN，與 TiN/Ti/HfOx(5 nm)/CMP TiN 元件之 SET 與
RESET 過程，在 TiN/Ti/HfOx(5 nm)/CMP TiN 元件中，其 SET voltage 較沒有
CMP 處理元件為小，而高低阻態在 TiN/Ti/HfOx(5 nm)/CMP TiN 元件中，較
TiN/Ti/HfOx(5 nm)/TiN 元件中為大。此因在 CMP TiN 元件中，SET voltage 與
暴衝電流較大所致。 
-1.5 -1.0 -0.5 0.0 0.5 1.0 1.510
-11
10-8
10-5
 
 
C
ur
re
nt
 (A
)
Applied Voltage (V)
 RBE device
 CBE device
 
圖九 TiN/Ti/HfOx(5 nm)/TiN，與 TiN/Ti/HfOx(5 nm)/CMP TiN 元件之 SET 與
RESET 過程 
 
 9
100 101 102 103 104 105 106 107
104
105
106
107
 
R
es
is
ta
nc
e 
(O
hm
)
Cycle numbers 
 LRS
 HRS
 
圖十三 TiN/Ti/HfOx(5 nm)/CMP TiN 元件加上電晶體架構之高低組態 endurance 
測試關係圖。 
-4 -3 -2 -1 0 1
-12
-10
-8
-6
-4
-2
0
 
 
ln
 (J
) (
ln
(A
/c
m
2 ))
ln (Voltage) ( ln(V))
slope =1 
slope = 2
1x10-8 2x10-8 3x10-8 4x10-8 5x10-8
-31.0
-30.5
-30.0
-29.5
-29.0
-28.5
-28.0
-27.5
 
 
ln
(J
/E
2 )
 (l
n(
A
/V
2 )
)
1/E (cm/V)
(a)
(b)
(c)
0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6
10-10
10-8
10-6
300 330 360
1.2x10-6
1.4x10-6
 
 
Cu
rr
en
t (
A)
Temperature (K)
 
 
C
ur
re
nt
 (A
)
Applied voltage (V)
 1: RT
 2: 60 oC
 3: 90 oC
1
23
I at 1V
 
圖十四 TiN/Ti/Al2O3/TiN (a) 變溫 I-V 圖 (b) ln(I)-ln(V) 關係圖 (c) 
ln(J/E2)-ln(1/E) 關係圖 
圖十四(a)為 TiN/Ti/Al2O3/TiN 元件之變溫 I-V；圖十四 (b) ln(I)-ln(V) 關係圖在低
偏壓時，載子依照 ohmic 傳輸機制。在中偏壓時，其 ln(I)-ln(V)斜率約為 2，
其載子依照 space charge limited current (SCLC)傳輸機制。ln(J/E2)-ln(1/E) 關係
 1
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 99-2221-E-159-023- 
計畫名稱 氧化鉿電阻式記憶體研製與可靠度研究(II) 
出國人員姓名 
服務機關及職
稱 
陳邦旭/明新科技大學/副教授 
會議時間地點 日本名古屋/ 100 年 9 月 27 日至 99 年 9 月 30 日 
會議名稱 2011 International conference on Solid State Devices and Materials
發表論文題目 
化學機械研磨底電極對氧化鉿的電阻變換之影響與可靠度提升
/(Characterization and Improved Endurance for HfO2 
Resistive Memory with CMP Treated TiN Bottom Electrode) 
 
2011 年International Conference on Solid State Devices and Materials (2011 
SSDM) 為日本應用物理協會(The Japan Society of Applied Physics)與日本名古屋 
大學(University of Nagoya)所主辦，IEEE Electron Devices Society 技術指導，該
會議以先進固態物理元件與電子材料相關技術領域為討論之主題，此會議為目前
固態元件與材料發展研究之重要國際會議之一。，我於九月二十七日(台灣時間)
搭乘上午十一點五十分的國泰航空於當天下午十五點三十分抵達中日本國際機
場，然後就坐μSky-line快線鐵路先到東京車站，再轉地鐵到達會場所在地名古
屋車站。出了車站步行約五分鐘抵達我住的 Hotel castle plaza，。隨即先到會場
熟悉環境，在Aichi industry & Labor 中心10 F辦理註冊。 
本次正式會議於2011年9月27日至9月30日於愛茲縣名古屋市Aichi 
industry & Labor舉行(Post season 在於6 F.)，與會人員包括日本當地研究半導
體材料學者與工業界代表以及美歐亞等國際產學研各界精英人士，會議中計包含
近55 篇邀請演講，390 篇之口頭論文及約261篇海報論文論文與32 篇late new 
論文發表，。會議時間共為三天，同時進行口頭論文與海報論文發表。一開始的
Plenary Session 主要由日本 Semiconductor Industry Research Institute 的M. 
Fukuma，討論”Social contribution and Next Giant Leap of Semiconductor”，內容為
半導體工業對社會的貢獻與未來的發展，與持續改進來解決生活周遭的問題；另
一個為M Yoshida， Toyota Motor 的研發長M. Yoshida，討論”A car Guy’s 
Expectations for Electronics”, 討論一個汽車開發人員對下世代的汽車中所需要的
在功率，安全性與感測器中的電子元件需求，對我們開發汽車電子元件有極大啟
示，尤其在感測器的開發。第三位為UC Berkeley 的T. J. King Liu, 講題為 
“Electronics Proliferation through Diversification”，論及克服Moore’s law 的挑戰，
包括機械式開關，tunnel field effect transistor(或稱green transistor)，nanowire on Si 
 3
觀的人均提出一些寶貴意見，例如電子顯微鏡影像中TiN晶相與CMP 研磨的問
題，經化學機械研磨後元件為何高阻態值較大，為何漏電流較小，endurance 為
何較差；並分享改善其缺點的策略。來自imec的Ｒadu 博士提出使用金屬V，進
一步氧化後形成two terminal  的selector 元件，相當有趣。在海報展示期間
觀察到，大會議程成員都來詳細的詢問問題，顯示其對海報展示的重視，也為國
內舉辦類似會議的一個好的借鏡。會最後繼續參加flash  section，flash  section 
有1個，可見目前flash微縮化還是研究的主流，其競爭強度也激烈。並參加清華
大學張孟凡教授的演講，討論RRAM 在embedded memory 中的應用與未來挑
戰。 
 
第三天(九月三十日) 主要參與的研討會為先進電阻變換式記憶體的討論，從早
上一直到傍晚。第一篇是有關控制焓在相變化記憶體的應用，由AIST J. Tominaga 
博士受邀演講，主要概念在控制焓的產生，而非傳統的由非晶層與結晶來作相
變，而是由不同結構之結晶，作者利用第一原理來分析此項改變將有助於降低
reset 電流與耗電功率，這個演講也讓我們了解基礎學理對實際應用的重要性，
可以指引一個方向達到更佳的功能性，而不是僅能使用實驗設計來試誤，此後演
講者又提到有關低微度PCM 材料在磁場中的變化，隱含PCM 在磁性記憶體的應
用。第三篇討論GST與電極中一層氧化層對其電阻式記憶體的＂Effect of 
Interfacial oxide layer on Switching Uniformity of Ge2Sb2Te5 Based Resistive 
Switching Memory Device。但一個Interfacial oxide 對電阻式記憶體的重覆
抹寫的可靠度有極大影響，這個是作者沒有提到的問題。第四篇為來自長庚大學
的Sidhu 教授團隊所完成的IrO2/TaOX/WO/W 電阻式記憶體，討論SET 的極性方
向與後續的高低電阻變換的關連性。正偏的SET 步驟可以得到較佳的
endurance。第五篇為該單位去年研究工作的延伸，其標題為 “Reset Current 
Reduction with Excellent Filament Controllability by using Area Minimized and 
Field Enhanced Unipolar RRAM structure”，藉由縮小上電極來降低unipolar元
件的RESET電流，形成電壓降低與SET  voltage 的分佈集中化。接下來參加旺宏
電子的W. C. Chien 博士受邀演講Current Status and Future Challenges of Resistive 
Switching Memories，演講中主要回顧他們近年來在電阻式記憶體上的一些工
作。分成PCM 材料與RTO WO3。他們提出完成一個好的電阻式的元件架構為需要
一個Ion supply layer/ion isolated layer/電阻變換層。此外就RRAM 在未來
IC產業的地位，也提出他們的觀點。來自imec 的Govoreanu 博士發表了paper 
“Investigation of Forming and Its Controllability in Novel HfO2-Based 1T1R 
40nm-Crossbar RRAM Cells”，主要使用Hf/HfO2 來當成電阻式記憶體的電阻變
換層。並討論一個40 nm 的 pillar 與非pillar 結構的電阻式記憶體元件之形成電
壓與其控制因子的討論，值得我們進一步研究。第三篇為CMOS Compatible 
Hf-based RRAM with Ultra-low Switching Currents/Power，雖然有較低的RESET
電流，但其高溫retention 與endurance 均有加強的空間。第四篇為Alloy and 
Characterization and improved endurance for HfO2 resistive memory with CMP treated TiN 
bottom electrode 
Pang-Shiu Chen, Yu-Sheng Chen1,2, Heng-Yuan Lee1, Tai-Yuan Wu1, Wen-Hsing Liu1, Pei-Yi Gu1, Fred Chen1, and Ming-Jinn Tsai1 
Department of Chemical and Materials Engineering, MingShin University of Science & Technology Hsinfong, Hsinchu 304, 
Taiwan, 1Industrial Technology Research Institute, Hsinchu 310, Taiwan, 2Institute of Electronics Engineering, National Tsing 
Hua University, Hsinchu 300, Taiwan, Phone : 886-3-5593142 ext 3377, Fax : 886-3-5593142, E-mail :pschen@must.edu.tw 
1. Introduction 
Recently, binary oxide resistive memories (RM) with simple 
device structure, excellent scalability, and low power consumption, 
are considered as one of attractive candidates for next generation 
nonvolatile memory [1]. The authors proposed a reactive Ti 
overlayer to modify the dielectric strength of HfO2 film [2]. The 
Ti/HfO2 RMs exhibit excellent bipolar resistive switching (BRS) 
with good retention and high speed as fast as 0.3 ns. Meanwhile, 
the surface roughness and stoichiometries of electrode were 
reported to influence the electrical properties of 
metal-insulator-metal capacitor [3,4]. We also adopted chemical 
mechanical polish (CMP) to flatten the bottom electrode (BE) [5], 
the endurance of the Ti/HfO2 RM devices with a series transistor 
(1T1R) was greatly improved. However, the effects of CMP 
treated TiN BE on the structure of HfOx overlayer and the 
electrical properties one RM or 1T1R are still unclear. In this 
work, we comprehensive studied the impacts of CMP treated BE 
(CBE) on the microstructure and memory performance of HfO2 
based RM. A series resistor or a transistor was used to the 
endurance reliability of Ti/HfO2 based RM with CBE by 
suppressing the current overshoot during forming/set step.  
2. Device Fabrication and measurement 
The bipolar RM devices were prepared through the stacked 
layers, which consisted of Ti/HfO2. TiN layer by sputtering were 
served as top electrode (TE) and BE, the detail process can be 
checked elsewhere [2], atomic layer deposition were adopted to 
deposit HfOx films of 5 nm-thick. The BE in some samples are 
treated with CMP process to smoothen the TiN layer, then regrow 
TiN to be the default thickness (50 nm). Some of the stacked films 
were annealed at post-metal annealing (PMA) of 450 °C for 5 min. 
The microstructure of the stacked structure was investigated by 
cross-sectional transmission electron microscopy (XTEM) 
operated at 200 keV. Grazing incident-angle X-ray diffraction 
(GIAXRD) was adopted to characterize the crystal structure of 
HfOx films before/after PMA. X-ray photoelectron spectroscopy 
(XPS) was used to analyze the composition depth profile of the 
stacked layer. The memory devices with or without CBE with cell 
size ranging from 0.13 to 60 μm2 were fabricated, the devices are 
referred as 1R ones. A series resistor or transistor based on 0.18 
μm technology was used to suppress the overshooting current in 
some devices (1T1R) during the forming process. The 
current-voltage (I-V) were characterized by using HP 4156A in 
sweep mode. 50 devices were measured to examine their electrical 
uniformity. The endurance of the 1R and 1T1R was studied by the 
stress mode of HP 4156A and pulse mode of 81110A. 
3. Results and Discussion 
The HRTEM micrograph of Ti/HfOx stacked layer upon BE 
and CBE under PMA are presented in Fig. 1. In the Fig. 1(b), 
there are some blurred regions at the interface of HfOx and CBE. 
The thickness of HfOx in both cases are the same, this results 
suggests that the growth rate of HfOx by ALD seems insensitive 
on the roughness of TiN BE. In Fig. 2, the crystallinity of HfOx 
films on different TiN BE before/after PMA were explored by 
GIAXRD. For the as-prepared sample with CBE, the crystal 
structure of HfOx is amorphous. After PMA, the X-ray spectrum 
for the sample with CBE is partially crystalline, which is similar 
to that without CMP. But, the intensity of X-ray spectra originated 
from HfOx film upon CBE is lower than the latter. The surface 
roughness of the sample with TiN BE is ~ 1.1 nm, which is higher 
than that of CBE one (0.3 nm) as shown in Fig. 3. Oxygen (O) 
atoms distribution in as-grown and PMA for the sample of 
Ti/HfOx above CBE are depicted in Fig. 4. The Ti layer can 
effectively getter a lots of O atoms with the assistance of the 
successive PMA. In Fig. 5, the typical curves of leakage current 
and applied voltage for the 5-μm pristine RM with CBE from 27 
to 180 °C are depicted. The inserted one shows the dependence of 
current density @ 1 V on the measurement temperature. A double 
logarithmic I-V curve for the devices is presented in the insert 
figure of Fig. 6. At low bias (< 0.15 V), the carriers obey ohmic 
behavior and are dominated by space charge limited conduction 
(SCLC) under the bias between 0.15 and 0.35 V. At high E-field, 
the carriers follow the Fowler-Nordheim (F-N) tunneling. The 
CMP devices show a better time dependent to breakdown property 
than that without CBE. The typical forming process and first reset 
I-V curves for the devices are shown (Fig. 7), the inserted one 
exhibits the typical BRS of the devices. The Weibull plots of the 
forming voltage (VF) distribution for the devices are presented in 
Fig. 8. In Fig. 9, the Weibull plot of the resistance of initial 
resistance state (IRS) and first RESET for the devices are 
presented. Owing to a high IRS magnitude of HfOx insulator with 
CBE, the RMs have a relative high VF (~ 2 V) and the lower 
resistance of first low resistance state (LRS) than that without 
CBE (Fig. 7). But the SET voltage and RESET voltage of the RM 
devices seem to be insensitive to the BE roughness (not shown 
here). The resistance of HRS and LRS for the device without CBE 
can be well resolved with a high resistance ratio (> 100) after 
3×105 cycles as shown in Fig. 10. In contrast, the endurance of 
HfOx RM by using CBE is presented in Fig. 11. The HRS was 
degraded and both of the memory states for the device will merge 
after 103 cycles. The excessive overshooting current in the RM 
during the forming or set step is responsible for this result. The 
excessive overshooting current in the CMP device with a series 
resistor (~ 800 Ω) can be suppressed during the forming (not 
shown here), but the memory window of endurance for the 
devices are improved ( > 104 cycles, not shown here). With a 
series transistor as a perfect current limiter, the overshooting 
current in the CMP device during the repetitive forming/SET step 
can be effectively eliminated. Endurance of HfOx RMs with 
1T1R configuration by using CBE in Fig. 12, the repetitive on/off 
states with 40 ns switching speed can exceed up to 5×107 cycles.   
4. Conclusions  
The microstructure of HfOx upon TiN with CMP and without 
CMP BE were investigated. Some nanocrystals embedded in 
amorphous matrix were observed in the HfOx films on CBE under 
PMA. CMP treated BE leads to the RM devices with high VF, low 
IRS current and low first LRS magnitude. High VF and the current 
overshoot may damage the HfOx RMs to suffer unstable 
switching during cycling test. The RM with an 800 Ω series 
resistor can enhance their endurance by alleviate the excessive 
overshooting current during forming. A series transistor as the 
selection device can suppress the current during the successive 
forming/SET step, the RMs with CBE show robust 
programming/erasing during the endurance test (> 5×107 cycles).    
5. References 
[1] Z. Wei et al., IEDM Tech. Dig., p. 293, 2008. [2] Y. S. Chen et al. IEDM Tech. 
Dig., p. 297, 2009. [3] G. Jegert, J. Appl. Phys. 109, 014504, 2011. [4] Y. Otani et al. 
VLSI-tsa p. 104, 2011. [5] H. Y. Lee et al. IEDM Tech. Dig., p. 297, 2009. 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/03/16
國科會補助計畫
計畫名稱: 氧化鉿電阻式記憶體研製與可靠度研究(II)
計畫主持人: 陳邦旭
計畫編號: 99-2221-E-159-023- 學門領域: 固態電子 
研發成果名稱
(中文) 一種具有高紫外光穿透高遠紅外光反射之透明玻璃
(英文) A tranparnt electrode with high UV transmission and high infra-red reflection
成果歸屬機構
明新科技大學 發明人
(創作人)
陳邦旭
技術說明
(中文) 藉由D/M/D 結構作出一個具有紫外光穿透 而紅外線反射玻璃或可橈式基板 在此
基板上先度一層非晶之氧化鈦 在鍍上一層銀 銀的厚度需適當選擇 而氧化鈦的
厚度也需適當選擇 其上在度一層氧化鈦 
此多層膜結構可以具有高的可見光穿透率 同時電阻率較低 可用於透明電極之外 
因其對365 nm 光子有極高穿透率 可同時應用於UV 發光二極體之上 而其在紅外
光區具有高反射特性 可應用於節能玻璃之用 因此其製作方法 可以用乾式 真空
鍍膜 或濕式凝膠法予以完成 因其在室溫製作 其可應用於塑膠基板等 
 
(英文) By inserting a thin low resistivity metal layer into the matrix of dielectric layer, 
metal/dielectric layers (M/D) or dielectric layer/metal/dielectric (D/M/D) layers were 
prepared. The multilayers have enough visible transmittance, infra red reflectance, and 
low resistivity. The multilayer structure exhibited a sufficiently large Ag thickness low 
resistance, high UV transmittance, visible transmittance, and high NIR reflection to serve 
as a transparent conductive electrode and heat mirror. The dependence of the Ag 
thickness, TiOx bottom layer, and TiOx overlayer on the optical and electrical properties 
of TiOx/Ag/TiOx stacked layers were also explored. A figure of merit (FOM) was used to 
find an optimal layer structure for a multilayer with superior conductivity and visible 
transparency. An FOM of 9.810-2 (-1) at the visible wavelength of 550 nm for a 
TiOx/Ag/TiOx stacked layer with an 18-nm-thick Ag layer and a 20-nm-thick TiOx layer 
was achieved.
產業別 電機及電子機械器材業
技術/產品應用範圍 電子 光電 發光二極體 UV 膠硬化處理
技術移轉可行性及
預期效益
具有可能性,可以提供系統的便利
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
1. 研究氧化鉿薄膜電阻式記憶體受到國際間重視 
 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
