# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 35
attribute \dynports 1
attribute \top 1
attribute \src "dut.sv:1.1-22.10"
module \top
  parameter \DATA_WIDTH 8
  parameter \ADDR_WIDTH 8
  parameter \SKIP_RDEN 1
  attribute \src "dut.sv:15.1-20.4"
  wire width 8 $0$memwr$\mem$dut.sv:17$1_ADDR[7:0]$3
  attribute \src "dut.sv:15.1-20.4"
  wire width 8 $0$memwr$\mem$dut.sv:17$1_DATA[7:0]$4
  attribute \src "dut.sv:15.1-20.4"
  wire width 8 $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5
  wire $auto$opt_dff.cc:219:make_patterns_logic$33
  wire $auto$rtlil.cc:2957:Not$32
  attribute \src "dut.sv:18.11-18.35"
  wire $logic_or$dut.sv:18$9_Y
  attribute \src "dut.sv:19.16-19.19"
  wire width 8 $memrd$\mem$dut.sv:19$10_DATA
  attribute \src "dut.sv:9.28-9.32"
  wire width 8 input 5 \addr
  attribute \src "dut.sv:6.7-6.10"
  wire input 1 \clk
  attribute \src "dut.sv:10.29-10.38"
  wire width 8 output 6 \read_data
  attribute \src "dut.sv:7.21-7.32"
  wire input 3 \read_enable
  attribute \src "dut.sv:8.28-8.38"
  wire width 8 input 4 \write_data
  attribute \src "dut.sv:7.7-7.19"
  wire input 2 \write_enable
  attribute \ram_style "huge"
  attribute \src "dut.sv:13.26-13.29"
  memory width 8 size 256 \mem
  attribute \src "dut.sv:15.1-20.4"
  cell $dffe $auto$ff.cc:266:slice$30
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \WIDTH 8
    connect \CLK \clk
    connect \D $memrd$\mem$dut.sv:19$10_DATA
    connect \EN $auto$opt_dff.cc:219:make_patterns_logic$33
    connect \Q \read_data
  end
  cell $not $auto$opt_dff.cc:210:make_patterns_logic$31
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \write_enable
    connect \Y $auto$rtlil.cc:2957:Not$32
  end
  cell $reduce_and $auto$opt_dff.cc:220:make_patterns_logic$34
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A { $auto$rtlil.cc:2957:Not$32 $logic_or$dut.sv:18$9_Y }
    connect \Y $auto$opt_dff.cc:219:make_patterns_logic$33
  end
  attribute \src "dut.sv:17.3-17.26"
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$29
    parameter \ABITS 8
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    parameter \MEMID "\\mem"
    parameter \PORTID 0
    parameter \PRIORITY_MASK 0'x
    parameter \WIDTH 8
    connect \ADDR $0$memwr$\mem$dut.sv:17$1_ADDR[7:0]$3
    connect \CLK \clk
    connect \DATA $0$memwr$\mem$dut.sv:17$1_DATA[7:0]$4
    connect \EN { $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] }
  end
  attribute \src "dut.sv:18.11-18.35"
  cell $logic_or $logic_or$dut.sv:18$9
    parameter \A_SIGNED 1
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A 1
    connect \B \read_enable
    connect \Y $logic_or$dut.sv:18$9_Y
  end
  attribute \src "dut.sv:19.16-19.19"
  cell $memrd $memrd$\mem$dut.sv:19$10
    parameter \ABITS 8
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\mem"
    parameter \TRANSPARENT 0
    parameter \WIDTH 8
    connect \ADDR \addr
    connect \CLK 1'x
    connect \DATA $memrd$\mem$dut.sv:19$10_DATA
    connect \EN 1'x
  end
  attribute \full_case 1
  attribute \src "dut.sv:16.6-16.18|dut.sv:16.2-19.26"
  cell $mux $procmux$12
    parameter \WIDTH 1
    connect \A 1'0
    connect \B 1'1
    connect \S \write_enable
    connect \Y $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7]
  end
  attribute \full_case 1
  attribute \src "dut.sv:16.6-16.18|dut.sv:16.2-19.26"
  cell $mux $procmux$15
    parameter \WIDTH 8
    connect \A 8'x
    connect \B \write_data
    connect \S \write_enable
    connect \Y $0$memwr$\mem$dut.sv:17$1_DATA[7:0]$4
  end
  attribute \full_case 1
  attribute \src "dut.sv:16.6-16.18|dut.sv:16.2-19.26"
  cell $mux $procmux$18
    parameter \WIDTH 8
    connect \A 8'x
    connect \B \addr
    connect \S \write_enable
    connect \Y $0$memwr$\mem$dut.sv:17$1_ADDR[7:0]$3
  end
  connect $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [6:0] { $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] }
end
