---
layout: page
title: Project
permalink: /project/
---
# Warm Up

我们的lab将使用verilog编写，请同学们提前配好本地编写verilog的环境，配环境教程请参考[Environment Setup Tutorial](/2024Fall/static_files/Lab/Verilog环境搭建教程.pdf)

作为Warm Up Session, 也为了让大家检查配置的环境是否正确，请大家在本地实现一个简单的decoder译码器模块并完成验证。


# Lab 1. MIPS Out-of-Order Super-scalar CPU

第一次Lab同学们需要实现一个基于MIPS指令集的OoO超标量CPU，具体任务描述可见:[Lab1](/2024Fall/static_files/Lab/Lab1/Lab_1_Manual.pdf),

Lab的开发在学校计算中心提供的[CLAB平台](https://clab.pku.edu.cn)进行，使用教程参考[CLAB使用教程](/2024Fall/static_files/Lab/Lab1/智能硬件体系结构.pdf)，感谢CLAB技术人员的支持！

实验采用Linux环境开发，运行lab所需的terminal相关指令参考[Linux环境运行Lab说明](/2024Fall/static_files/Lab/Lab1/Linux环境运行Lab说明.html)

CPU的不同模块存在项目./verilog目录下，具体功能请参照：[模块功能介绍](/2024Fall/static_files/Lab/Lab1/模块说明.html)

**实验结束时间为2024.11.25 23:59:59**，请大家注意按时提交代码