TimeQuest Timing Analyzer report for CommModem
Thu Oct 29 20:38:24 2015
Quartus II 64-Bit Version 10.1 Build 153 11/29/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ClkGen:cg|clk_8k'
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Setup: 'ClkGen:cg|clk_slow'
 14. Slow 1200mV 85C Model Setup: 'ClkGen:cg|clk_512'
 15. Slow 1200mV 85C Model Hold: 'ClkGen:cg|clk_512'
 16. Slow 1200mV 85C Model Hold: 'ClkGen:cg|clk_8k'
 17. Slow 1200mV 85C Model Hold: 'sys_clk'
 18. Slow 1200mV 85C Model Hold: 'ClkGen:cg|clk_slow'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'ClkGen:cg|clk_8k'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'ClkGen:cg|clk_slow'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'ClkGen:cg|clk_512'
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'ClkGen:cg|clk_8k'
 35. Slow 1200mV 0C Model Setup: 'sys_clk'
 36. Slow 1200mV 0C Model Setup: 'ClkGen:cg|clk_slow'
 37. Slow 1200mV 0C Model Setup: 'ClkGen:cg|clk_512'
 38. Slow 1200mV 0C Model Hold: 'ClkGen:cg|clk_512'
 39. Slow 1200mV 0C Model Hold: 'ClkGen:cg|clk_8k'
 40. Slow 1200mV 0C Model Hold: 'sys_clk'
 41. Slow 1200mV 0C Model Hold: 'ClkGen:cg|clk_slow'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'ClkGen:cg|clk_8k'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'ClkGen:cg|clk_slow'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'ClkGen:cg|clk_512'
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Slow 1200mV 0C Model Metastability Report
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'ClkGen:cg|clk_8k'
 57. Fast 1200mV 0C Model Setup: 'ClkGen:cg|clk_slow'
 58. Fast 1200mV 0C Model Setup: 'sys_clk'
 59. Fast 1200mV 0C Model Setup: 'ClkGen:cg|clk_512'
 60. Fast 1200mV 0C Model Hold: 'sys_clk'
 61. Fast 1200mV 0C Model Hold: 'ClkGen:cg|clk_8k'
 62. Fast 1200mV 0C Model Hold: 'ClkGen:cg|clk_512'
 63. Fast 1200mV 0C Model Hold: 'ClkGen:cg|clk_slow'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'ClkGen:cg|clk_8k'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'ClkGen:cg|clk_slow'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'ClkGen:cg|clk_512'
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Fast 1200mV 0C Model Metastability Report
 73. Multicorner Timing Analysis Summary
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Progagation Delay
 77. Minimum Progagation Delay
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Signal Integrity Metrics (Slow 1200mv 0c Model)
 81. Signal Integrity Metrics (Slow 1200mv 85c Model)
 82. Signal Integrity Metrics (Fast 1200mv 0c Model)
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 153 11/29/2010 SJ Full Version ;
; Revision Name      ; CommModem                                         ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE75F23C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; ClkGen:cg|clk_8k   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkGen:cg|clk_8k }   ;
; ClkGen:cg|clk_512  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkGen:cg|clk_512 }  ;
; ClkGen:cg|clk_slow ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkGen:cg|clk_slow } ;
; sys_clk            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk }            ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                                          ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
; 414.77 MHz ; 402.09 MHz      ; ClkGen:cg|clk_8k   ; limit due to minimum period restriction (tmin)                ;
; 424.99 MHz ; 250.0 MHz       ; sys_clk            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 426.44 MHz ; 402.09 MHz      ; ClkGen:cg|clk_slow ; limit due to minimum period restriction (tmin)                ;
; 469.48 MHz ; 402.09 MHz      ; ClkGen:cg|clk_512  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------+
; Slow 1200mV 85C Model Setup Summary         ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; ClkGen:cg|clk_8k   ; -1.411 ; -9.881        ;
; sys_clk            ; -1.353 ; -10.101       ;
; ClkGen:cg|clk_slow ; -1.345 ; -7.235        ;
; ClkGen:cg|clk_512  ; -1.130 ; -3.165        ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; ClkGen:cg|clk_512  ; -0.416 ; -0.416        ;
; ClkGen:cg|clk_8k   ; -0.307 ; -0.307        ;
; sys_clk            ; -0.155 ; -0.155        ;
; ClkGen:cg|clk_slow ; 0.459  ; 0.000         ;
+--------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------+--------+---------------------+
; Clock              ; Slack  ; End Point TNS       ;
+--------------------+--------+---------------------+
; sys_clk            ; -3.000 ; -19.357             ;
; ClkGen:cg|clk_8k   ; -1.487 ; -13.383             ;
; ClkGen:cg|clk_slow ; -1.487 ; -11.896             ;
; ClkGen:cg|clk_512  ; -1.487 ; -7.435              ;
+--------------------+--------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkGen:cg|clk_8k'                                                                                       ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+
; -1.411 ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 2.324      ;
; -1.353 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 2.266      ;
; -1.321 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 2.234      ;
; -1.291 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 2.204      ;
; -1.223 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 2.136      ;
; -1.207 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 2.120      ;
; -1.207 ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 2.120      ;
; -1.175 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 2.088      ;
; -1.172 ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 2.085      ;
; -1.145 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 2.058      ;
; -1.142 ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 2.055      ;
; -1.077 ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.990      ;
; -1.077 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.990      ;
; -1.061 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.974      ;
; -1.061 ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.974      ;
; -1.061 ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.974      ;
; -1.029 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.942      ;
; -1.026 ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.939      ;
; -1.025 ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.938      ;
; -0.999 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.912      ;
; -0.996 ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.909      ;
; -0.995 ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.908      ;
; -0.931 ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.844      ;
; -0.931 ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.844      ;
; -0.931 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.844      ;
; -0.915 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.828      ;
; -0.915 ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.828      ;
; -0.915 ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.828      ;
; -0.914 ; ClkGen:cg|count_2[6] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.827      ;
; -0.409 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.322      ;
; -0.409 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.322      ;
; -0.409 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.322      ;
; -0.409 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.322      ;
; -0.409 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.322      ;
; -0.409 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.322      ;
; -0.409 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.322      ;
; -0.409 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.322      ;
; -0.346 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.259      ;
; -0.346 ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.259      ;
; -0.346 ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.259      ;
; -0.345 ; ClkGen:cg|count_2[6] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.258      ;
; -0.330 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.243      ;
; -0.328 ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.241      ;
; -0.327 ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.088     ; 1.240      ;
; 0.119  ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k ; 0.500        ; 3.088      ; 3.731      ;
; 0.515  ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k ; 1.000        ; 3.088      ; 3.835      ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                      ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+
; -1.353 ; ClkGen:cg|count[1] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.266      ;
; -1.350 ; ClkGen:cg|count[0] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.263      ;
; -1.321 ; ClkGen:cg|count[2] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.234      ;
; -1.319 ; ClkGen:cg|count[8] ; ClkGen:cg|clk_512  ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.232      ;
; -1.291 ; ClkGen:cg|count[2] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.204      ;
; -1.231 ; ClkGen:cg|count[0] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.144      ;
; -1.223 ; ClkGen:cg|count[1] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.136      ;
; -1.207 ; ClkGen:cg|count[1] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.120      ;
; -1.207 ; ClkGen:cg|count[3] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.120      ;
; -1.207 ; ClkGen:cg|tmp[8]   ; ClkGen:cg|clk_512  ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.120      ;
; -1.204 ; ClkGen:cg|count[0] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.117      ;
; -1.175 ; ClkGen:cg|count[2] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.088      ;
; -1.175 ; ClkGen:cg|count[4] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.088      ;
; -1.145 ; ClkGen:cg|count[4] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.058      ;
; -1.145 ; ClkGen:cg|count[2] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 2.058      ;
; -1.085 ; ClkGen:cg|count[0] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.998      ;
; -1.077 ; ClkGen:cg|count[3] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.990      ;
; -1.077 ; ClkGen:cg|count[1] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.990      ;
; -1.061 ; ClkGen:cg|count[1] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.974      ;
; -1.061 ; ClkGen:cg|count[3] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.974      ;
; -1.058 ; ClkGen:cg|count[5] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.971      ;
; -1.058 ; ClkGen:cg|count[0] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.971      ;
; -1.029 ; ClkGen:cg|count[2] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.942      ;
; -1.029 ; ClkGen:cg|count[6] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.942      ;
; -1.029 ; ClkGen:cg|count[4] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.942      ;
; -0.999 ; ClkGen:cg|count[6] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.912      ;
; -0.999 ; ClkGen:cg|count[4] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.912      ;
; -0.999 ; ClkGen:cg|count[2] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.912      ;
; -0.939 ; ClkGen:cg|count[5] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.852      ;
; -0.939 ; ClkGen:cg|count[0] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.852      ;
; -0.931 ; ClkGen:cg|count[3] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.844      ;
; -0.931 ; ClkGen:cg|count[1] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.844      ;
; -0.915 ; ClkGen:cg|count[1] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.828      ;
; -0.915 ; ClkGen:cg|count[3] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.828      ;
; -0.912 ; ClkGen:cg|count[5] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.825      ;
; -0.912 ; ClkGen:cg|count[0] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.825      ;
; -0.911 ; ClkGen:cg|count[7] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.824      ;
; -0.366 ; ClkGen:cg|count[8] ; ClkGen:cg|tmp[8]   ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.279      ;
; -0.355 ; ClkGen:cg|count[0] ; ClkGen:cg|count[1] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.268      ;
; -0.355 ; ClkGen:cg|count[7] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.268      ;
; -0.355 ; ClkGen:cg|count[5] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.268      ;
; -0.346 ; ClkGen:cg|count[3] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.259      ;
; -0.346 ; ClkGen:cg|count[1] ; ClkGen:cg|count[1] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.259      ;
; -0.330 ; ClkGen:cg|count[6] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.243      ;
; -0.330 ; ClkGen:cg|count[4] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.243      ;
; -0.330 ; ClkGen:cg|count[2] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 1.243      ;
; -0.017 ; ClkGen:cg|count[8] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 0.930      ;
; 0.043  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512 ; sys_clk     ; 0.500        ; 3.134      ; 3.843      ;
; 0.055  ; ClkGen:cg|count[0] ; ClkGen:cg|count[0] ; sys_clk           ; sys_clk     ; 1.000        ; -0.088     ; 0.858      ;
; 0.365  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512 ; sys_clk     ; 1.000        ; 3.134      ; 4.021      ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkGen:cg|clk_slow'                                                                       ;
+--------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+
; -1.345 ; led_1_reg[2] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 2.259      ;
; -1.259 ; led_1_reg[0] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 2.173      ;
; -1.247 ; led_1_reg[1] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 2.161      ;
; -1.231 ; led_1_reg[0] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 2.145      ;
; -1.231 ; led_1_reg[1] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 2.145      ;
; -1.199 ; led_1_reg[2] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 2.113      ;
; -1.197 ; led_1_reg[4] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 2.111      ;
; -1.169 ; led_1_reg[2] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 2.083      ;
; -1.113 ; led_1_reg[0] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 2.027      ;
; -1.102 ; led_1_reg[3] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 2.016      ;
; -1.101 ; led_1_reg[1] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 2.015      ;
; -1.085 ; led_1_reg[0] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.999      ;
; -1.085 ; led_1_reg[3] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.999      ;
; -1.085 ; led_1_reg[1] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.999      ;
; -1.053 ; led_1_reg[2] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.967      ;
; -1.052 ; led_1_reg[6] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.966      ;
; -1.051 ; led_1_reg[4] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.965      ;
; -1.023 ; led_1_reg[2] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.937      ;
; -1.021 ; led_1_reg[4] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.935      ;
; -0.967 ; led_1_reg[0] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.881      ;
; -0.957 ; led_1_reg[5] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.871      ;
; -0.956 ; led_1_reg[3] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.870      ;
; -0.955 ; led_1_reg[1] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.869      ;
; -0.940 ; led_1_reg[5] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.854      ;
; -0.939 ; led_1_reg[0] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.853      ;
; -0.939 ; led_1_reg[3] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.853      ;
; -0.939 ; led_1_reg[1] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.853      ;
; -0.383 ; led_1_reg[0] ; led_1_reg[1] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.297      ;
; -0.372 ; led_1_reg[5] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.286      ;
; -0.371 ; led_1_reg[3] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.285      ;
; -0.370 ; led_1_reg[1] ; led_1_reg[1] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.284      ;
; -0.354 ; led_1_reg[6] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.268      ;
; -0.354 ; led_1_reg[2] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.268      ;
; -0.353 ; led_1_reg[4] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 1.267      ;
; -0.007 ; led_1_reg[7] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 0.921      ;
; 0.056  ; led_1_reg[0] ; led_1_reg[0] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.087     ; 0.858      ;
+--------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkGen:cg|clk_512'                                                                                  ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+
; -1.130 ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 2.043      ;
; -1.122 ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 2.035      ;
; -0.971 ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 1.884      ;
; -0.830 ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 1.743      ;
; -0.562 ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 1.475      ;
; -0.503 ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 1.416      ;
; -0.487 ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 1.400      ;
; -0.486 ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 1.399      ;
; -0.484 ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 1.397      ;
; -0.484 ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 1.397      ;
; -0.473 ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 1.386      ;
; -0.471 ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 1.384      ;
; -0.470 ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 1.383      ;
; -0.193 ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 1.106      ;
; -0.192 ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 1.105      ;
; -0.019 ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 0.932      ;
; 0.055  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 0.858      ;
; 0.055  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 0.858      ;
; 0.055  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 0.858      ;
; 0.055  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.088     ; 0.858      ;
; 0.458  ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k  ; ClkGen:cg|clk_512 ; 0.500        ; 3.383      ; 3.687      ;
; 0.785  ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k  ; ClkGen:cg|clk_512 ; 1.000        ; 3.383      ; 3.860      ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkGen:cg|clk_512'                                                                                   ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+
; -0.416 ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k  ; ClkGen:cg|clk_512 ; 0.000        ; 3.547      ; 3.624      ;
; -0.079 ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k  ; ClkGen:cg|clk_512 ; -0.500       ; 3.547      ; 3.461      ;
; 0.446  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 0.746      ;
; 0.446  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 0.746      ;
; 0.446  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 0.746      ;
; 0.458  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 0.758      ;
; 0.510  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 0.810      ;
; 0.718  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.018      ;
; 0.719  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.019      ;
; 0.970  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.270      ;
; 0.979  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.279      ;
; 0.979  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.279      ;
; 0.980  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.280      ;
; 0.997  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.297      ;
; 0.998  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.298      ;
; 1.002  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.302      ;
; 1.008  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.308      ;
; 1.015  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.315      ;
; 1.288  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.588      ;
; 1.404  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.704      ;
; 1.518  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.818      ;
; 1.520  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.088      ; 1.820      ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkGen:cg|clk_8k'                                                                                        ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+
; -0.307 ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k ; 0.000        ; 3.240      ; 3.426      ;
; 0.076  ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k ; -0.500       ; 3.240      ; 3.309      ;
; 0.730  ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.030      ;
; 0.730  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.030      ;
; 0.732  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.032      ;
; 0.733  ; ClkGen:cg|count_2[6] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.033      ;
; 0.733  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.033      ;
; 0.734  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.034      ;
; 0.747  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.047      ;
; 0.757  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.057      ;
; 0.919  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.219      ;
; 0.919  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.219      ;
; 0.919  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.219      ;
; 0.919  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.219      ;
; 0.919  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.219      ;
; 0.919  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.219      ;
; 0.919  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.219      ;
; 1.085  ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.385      ;
; 1.085  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.385      ;
; 1.086  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.386      ;
; 1.094  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.394      ;
; 1.094  ; ClkGen:cg|count_2[6] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.394      ;
; 1.095  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.395      ;
; 1.095  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.395      ;
; 1.103  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.403      ;
; 1.104  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.404      ;
; 1.104  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.404      ;
; 1.216  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.516      ;
; 1.216  ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.516      ;
; 1.217  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.517      ;
; 1.225  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.525      ;
; 1.226  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.526      ;
; 1.234  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.534      ;
; 1.235  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.535      ;
; 1.235  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.535      ;
; 1.244  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.544      ;
; 1.244  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.544      ;
; 1.356  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.656      ;
; 1.357  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.657      ;
; 1.366  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.666      ;
; 1.375  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.675      ;
; 1.375  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.675      ;
; 1.384  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.684      ;
; 1.497  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.797      ;
; 1.515  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.815      ;
; 1.667  ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.088      ; 1.967      ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                       ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+
; -0.155 ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512 ; sys_clk     ; 0.000        ; 3.255      ; 3.603      ;
; 0.128  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512 ; sys_clk     ; -0.500       ; 3.255      ; 3.386      ;
; 0.458  ; ClkGen:cg|count[0] ; ClkGen:cg|count[0] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 0.758      ;
; 0.508  ; ClkGen:cg|count[8] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 0.808      ;
; 0.731  ; ClkGen:cg|count[6] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.031      ;
; 0.732  ; ClkGen:cg|count[7] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.032      ;
; 0.732  ; ClkGen:cg|count[5] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.032      ;
; 0.732  ; ClkGen:cg|count[4] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.032      ;
; 0.732  ; ClkGen:cg|count[2] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.032      ;
; 0.734  ; ClkGen:cg|count[3] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.034      ;
; 0.751  ; ClkGen:cg|count[0] ; ClkGen:cg|count[1] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.051      ;
; 0.752  ; ClkGen:cg|count[1] ; ClkGen:cg|count[1] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.052      ;
; 0.926  ; ClkGen:cg|count[8] ; ClkGen:cg|tmp[8]   ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.226      ;
; 1.085  ; ClkGen:cg|count[6] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.385      ;
; 1.086  ; ClkGen:cg|count[4] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.386      ;
; 1.086  ; ClkGen:cg|count[2] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.386      ;
; 1.093  ; ClkGen:cg|count[7] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.393      ;
; 1.093  ; ClkGen:cg|count[5] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.393      ;
; 1.093  ; ClkGen:cg|count[0] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.393      ;
; 1.095  ; ClkGen:cg|count[3] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.395      ;
; 1.095  ; ClkGen:cg|count[1] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.395      ;
; 1.102  ; ClkGen:cg|count[5] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.402      ;
; 1.102  ; ClkGen:cg|count[0] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.402      ;
; 1.104  ; ClkGen:cg|count[3] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.404      ;
; 1.104  ; ClkGen:cg|count[1] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.404      ;
; 1.216  ; ClkGen:cg|count[6] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.516      ;
; 1.217  ; ClkGen:cg|count[4] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.517      ;
; 1.217  ; ClkGen:cg|count[2] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.517      ;
; 1.226  ; ClkGen:cg|count[4] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.526      ;
; 1.226  ; ClkGen:cg|count[2] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.526      ;
; 1.233  ; ClkGen:cg|count[5] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.533      ;
; 1.233  ; ClkGen:cg|count[0] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.533      ;
; 1.235  ; ClkGen:cg|count[3] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.535      ;
; 1.235  ; ClkGen:cg|count[1] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.535      ;
; 1.242  ; ClkGen:cg|count[0] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.542      ;
; 1.244  ; ClkGen:cg|count[3] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.544      ;
; 1.244  ; ClkGen:cg|count[1] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.544      ;
; 1.357  ; ClkGen:cg|count[4] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.657      ;
; 1.357  ; ClkGen:cg|count[2] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.657      ;
; 1.366  ; ClkGen:cg|count[2] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.666      ;
; 1.373  ; ClkGen:cg|count[0] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.673      ;
; 1.375  ; ClkGen:cg|count[3] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.675      ;
; 1.375  ; ClkGen:cg|count[1] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.675      ;
; 1.382  ; ClkGen:cg|count[0] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.682      ;
; 1.384  ; ClkGen:cg|count[1] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.684      ;
; 1.495  ; ClkGen:cg|tmp[8]   ; ClkGen:cg|clk_512  ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.795      ;
; 1.497  ; ClkGen:cg|count[2] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.797      ;
; 1.513  ; ClkGen:cg|count[0] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.813      ;
; 1.515  ; ClkGen:cg|count[1] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.815      ;
; 1.561  ; ClkGen:cg|count[8] ; ClkGen:cg|clk_512  ; sys_clk           ; sys_clk     ; 0.000        ; 0.088      ; 1.861      ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkGen:cg|clk_slow'                                                                       ;
+-------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+
; 0.459 ; led_1_reg[0] ; led_1_reg[0] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 0.758      ;
; 0.503 ; led_1_reg[7] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 0.802      ;
; 0.756 ; led_1_reg[4] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.055      ;
; 0.757 ; led_1_reg[2] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.056      ;
; 0.757 ; led_1_reg[6] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.056      ;
; 0.759 ; led_1_reg[3] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.058      ;
; 0.760 ; led_1_reg[5] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.059      ;
; 0.776 ; led_1_reg[1] ; led_1_reg[1] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.075      ;
; 0.779 ; led_1_reg[0] ; led_1_reg[1] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.078      ;
; 1.111 ; led_1_reg[2] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.410      ;
; 1.111 ; led_1_reg[4] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.410      ;
; 1.112 ; led_1_reg[6] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.411      ;
; 1.119 ; led_1_reg[1] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.418      ;
; 1.120 ; led_1_reg[3] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.419      ;
; 1.121 ; led_1_reg[5] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.420      ;
; 1.121 ; led_1_reg[0] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.420      ;
; 1.128 ; led_1_reg[1] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.427      ;
; 1.129 ; led_1_reg[3] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.428      ;
; 1.130 ; led_1_reg[5] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.429      ;
; 1.130 ; led_1_reg[0] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.429      ;
; 1.242 ; led_1_reg[2] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.541      ;
; 1.242 ; led_1_reg[4] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.541      ;
; 1.251 ; led_1_reg[2] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.550      ;
; 1.251 ; led_1_reg[4] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.550      ;
; 1.259 ; led_1_reg[1] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.558      ;
; 1.260 ; led_1_reg[3] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.559      ;
; 1.261 ; led_1_reg[0] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.560      ;
; 1.268 ; led_1_reg[1] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.567      ;
; 1.269 ; led_1_reg[3] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.568      ;
; 1.270 ; led_1_reg[0] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.569      ;
; 1.382 ; led_1_reg[2] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.681      ;
; 1.391 ; led_1_reg[2] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.690      ;
; 1.399 ; led_1_reg[1] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.698      ;
; 1.401 ; led_1_reg[0] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.700      ;
; 1.408 ; led_1_reg[1] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.707      ;
; 1.410 ; led_1_reg[0] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.087      ; 1.709      ;
+-------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|clk_512             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|tmp[8]              ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|clk_512             ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[0]            ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[1]            ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[2]            ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[3]            ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[4]            ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[5]            ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[6]            ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[7]            ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[8]            ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|tmp[8]              ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|clk_512             ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[0]            ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[1]            ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[2]            ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[3]            ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[4]            ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[5]            ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[6]            ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[7]            ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[8]            ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|tmp[8]              ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|clk_512|clk                ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[0]|clk               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[1]|clk               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[2]|clk               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[3]|clk               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[4]|clk               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[5]|clk               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[6]|clk               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[7]|clk               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[8]|clk               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|tmp[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|clk_512|clk                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[0]|clk               ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[1]|clk               ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[2]|clk               ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[3]|clk               ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[4]|clk               ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[5]|clk               ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[6]|clk               ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[7]|clk               ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[8]|clk               ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|tmp[8]|clk                 ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o               ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClkGen:cg|clk_8k'                                                          ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|clk_slow         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[7]       ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|clk_slow         ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[0]       ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[1]       ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[2]       ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[3]       ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[4]       ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[5]       ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[6]       ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[7]       ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|clk_slow         ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[0]       ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[1]       ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[2]       ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[3]       ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[4]       ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[5]       ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[6]       ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[7]       ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_slow|clk            ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[0]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[1]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[2]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[3]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[4]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[5]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[6]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[7]|clk          ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k~clkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k|q                ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k~clkctrl|inclk[0] ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k~clkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_slow|clk            ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[0]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[1]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[2]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[3]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[4]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[5]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[6]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[7]|clk          ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClkGen:cg|clk_slow'                                                            ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]                 ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]                 ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]                 ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]                 ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]                 ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]                 ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]                 ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]                 ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]                 ;
; 0.389  ; 0.577        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]                 ;
; 0.389  ; 0.577        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]                 ;
; 0.389  ; 0.577        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]                 ;
; 0.389  ; 0.577        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]                 ;
; 0.389  ; 0.577        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]                 ;
; 0.389  ; 0.577        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]                 ;
; 0.389  ; 0.577        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]                 ;
; 0.389  ; 0.577        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]                 ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]|clk             ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow~clkctrl|inclk[0] ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow|q                ;
; 0.511  ; 0.511        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow~clkctrl|inclk[0] ;
; 0.511  ; 0.511        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow~clkctrl|outclk   ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]|clk             ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]|clk             ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]|clk             ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]|clk             ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]|clk             ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]|clk             ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]|clk             ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]|clk             ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClkGen:cg|clk_512'                                                           ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|clk_8k            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[3]          ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|clk_8k            ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[0]          ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[1]          ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[2]          ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[3]          ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_8k|clk               ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[0]|clk             ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[1]|clk             ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[2]|clk             ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[3]|clk             ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512~clkctrl|inclk[0] ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512~clkctrl|outclk   ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|clk_8k            ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[0]          ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[1]          ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[2]          ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512|q                ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512~clkctrl|inclk[0] ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512~clkctrl|outclk   ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_8k|clk               ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[0]|clk             ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[1]|clk             ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[2]|clk             ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[3]|clk             ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_1[*]  ; ClkGen:cg|clk_slow ; 9.733 ; 9.462 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[0] ; ClkGen:cg|clk_slow ; 7.537 ; 7.483 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[1] ; ClkGen:cg|clk_slow ; 7.498 ; 7.455 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[2] ; ClkGen:cg|clk_slow ; 7.510 ; 7.458 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[3] ; ClkGen:cg|clk_slow ; 9.733 ; 9.442 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[4] ; ClkGen:cg|clk_slow ; 7.960 ; 7.881 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[5] ; ClkGen:cg|clk_slow ; 9.195 ; 8.977 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[6] ; ClkGen:cg|clk_slow ; 7.567 ; 7.528 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[7] ; ClkGen:cg|clk_slow ; 9.508 ; 9.462 ; Rise       ; ClkGen:cg|clk_slow ;
; led_2[*]  ; ClkGen:cg|clk_slow ; 8.811 ; 8.637 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[0] ; ClkGen:cg|clk_slow ; 7.540 ; 7.477 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[1] ; ClkGen:cg|clk_slow ; 7.862 ; 7.793 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[2] ; ClkGen:cg|clk_slow ; 7.875 ; 7.792 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[3] ; ClkGen:cg|clk_slow ; 8.811 ; 8.637 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[4] ; ClkGen:cg|clk_slow ; 7.960 ; 7.881 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[5] ; ClkGen:cg|clk_slow ; 7.497 ; 7.441 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[6] ; ClkGen:cg|clk_slow ; 7.526 ; 7.490 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[7] ; ClkGen:cg|clk_slow ; 7.544 ; 7.493 ; Rise       ; ClkGen:cg|clk_slow ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_1[*]  ; ClkGen:cg|clk_slow ; 7.207 ; 7.165 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[0] ; ClkGen:cg|clk_slow ; 7.244 ; 7.191 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[1] ; ClkGen:cg|clk_slow ; 7.207 ; 7.165 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[2] ; ClkGen:cg|clk_slow ; 7.218 ; 7.167 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[3] ; ClkGen:cg|clk_slow ; 9.355 ; 9.074 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[4] ; ClkGen:cg|clk_slow ; 7.650 ; 7.574 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[5] ; ClkGen:cg|clk_slow ; 8.838 ; 8.627 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[6] ; ClkGen:cg|clk_slow ; 7.273 ; 7.235 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[7] ; ClkGen:cg|clk_slow ; 9.138 ; 9.092 ; Rise       ; ClkGen:cg|clk_slow ;
; led_2[*]  ; ClkGen:cg|clk_slow ; 7.206 ; 7.151 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[0] ; ClkGen:cg|clk_slow ; 7.246 ; 7.185 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[1] ; ClkGen:cg|clk_slow ; 7.556 ; 7.489 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[2] ; ClkGen:cg|clk_slow ; 7.569 ; 7.488 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[3] ; ClkGen:cg|clk_slow ; 8.467 ; 8.299 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[4] ; ClkGen:cg|clk_slow ; 7.650 ; 7.574 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[5] ; ClkGen:cg|clk_slow ; 7.206 ; 7.151 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[6] ; ClkGen:cg|clk_slow ; 7.233 ; 7.197 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[7] ; ClkGen:cg|clk_slow ; 7.251 ; 7.201 ; Rise       ; ClkGen:cg|clk_slow ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; DA[0]      ; DB[0]       ; 7.949 ;    ;    ; 8.178 ;
; DA[1]      ; DB[1]       ; 7.813 ;    ;    ; 8.005 ;
; DA[2]      ; DB[2]       ; 7.742 ;    ;    ; 7.924 ;
; DA[3]      ; DB[3]       ; 8.191 ;    ;    ; 8.408 ;
; DA[4]      ; DB[4]       ; 8.556 ;    ;    ; 8.816 ;
; DA[5]      ; DB[5]       ; 7.738 ;    ;    ; 7.885 ;
; DA[6]      ; DB[6]       ; 8.357 ;    ;    ; 8.617 ;
; DA[7]      ; DB[7]       ; 7.248 ;    ;    ; 7.401 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; DA[0]      ; DB[0]       ; 7.674 ;    ;    ; 7.891 ;
; DA[1]      ; DB[1]       ; 7.543 ;    ;    ; 7.726 ;
; DA[2]      ; DB[2]       ; 7.475 ;    ;    ; 7.648 ;
; DA[3]      ; DB[3]       ; 7.906 ;    ;    ; 8.112 ;
; DA[4]      ; DB[4]       ; 8.256 ;    ;    ; 8.504 ;
; DA[5]      ; DB[5]       ; 7.472 ;    ;    ; 7.611 ;
; DA[6]      ; DB[6]       ; 8.064 ;    ;    ; 8.313 ;
; DA[7]      ; DB[7]       ; 7.000 ;    ;    ; 7.145 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                 ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                                          ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
; 440.92 MHz ; 402.09 MHz      ; ClkGen:cg|clk_8k   ; limit due to minimum period restriction (tmin)                ;
; 457.46 MHz ; 250.0 MHz       ; sys_clk            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 476.64 MHz ; 402.09 MHz      ; ClkGen:cg|clk_slow ; limit due to minimum period restriction (tmin)                ;
; 514.93 MHz ; 402.09 MHz      ; ClkGen:cg|clk_512  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------+
; Slow 1200mV 0C Model Setup Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; ClkGen:cg|clk_8k   ; -1.268 ; -8.173        ;
; sys_clk            ; -1.186 ; -8.269        ;
; ClkGen:cg|clk_slow ; -1.098 ; -5.839        ;
; ClkGen:cg|clk_512  ; -0.942 ; -2.513        ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; ClkGen:cg|clk_512  ; -0.261 ; -0.261        ;
; ClkGen:cg|clk_8k   ; -0.198 ; -0.198        ;
; sys_clk            ; -0.054 ; -0.054        ;
; ClkGen:cg|clk_slow ; 0.411  ; 0.000         ;
+--------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------------+--------+--------------------+
; Clock              ; Slack  ; End Point TNS      ;
+--------------------+--------+--------------------+
; sys_clk            ; -3.000 ; -19.357            ;
; ClkGen:cg|clk_8k   ; -1.487 ; -13.383            ;
; ClkGen:cg|clk_slow ; -1.487 ; -11.896            ;
; ClkGen:cg|clk_512  ; -1.487 ; -7.435             ;
+--------------------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkGen:cg|clk_8k'                                                                                        ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+
; -1.268 ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 2.190      ;
; -1.126 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 2.048      ;
; -1.078 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 2.000      ;
; -1.039 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.961      ;
; -1.000 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.922      ;
; -1.000 ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.922      ;
; -0.988 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.910      ;
; -0.952 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.874      ;
; -0.948 ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.870      ;
; -0.913 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.835      ;
; -0.909 ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.831      ;
; -0.874 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.796      ;
; -0.874 ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.796      ;
; -0.874 ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.796      ;
; -0.862 ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.784      ;
; -0.862 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.784      ;
; -0.826 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.748      ;
; -0.822 ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.744      ;
; -0.822 ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.744      ;
; -0.787 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.709      ;
; -0.783 ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.705      ;
; -0.783 ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.705      ;
; -0.748 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.670      ;
; -0.748 ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.670      ;
; -0.748 ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.670      ;
; -0.747 ; ClkGen:cg|count_2[6] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.669      ;
; -0.736 ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.658      ;
; -0.736 ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.658      ;
; -0.736 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.658      ;
; -0.301 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.223      ;
; -0.301 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.223      ;
; -0.301 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.223      ;
; -0.301 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.223      ;
; -0.301 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.223      ;
; -0.301 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.223      ;
; -0.301 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.223      ;
; -0.301 ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.223      ;
; -0.216 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.138      ;
; -0.216 ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.138      ;
; -0.216 ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.138      ;
; -0.215 ; ClkGen:cg|count_2[6] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.137      ;
; -0.203 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.125      ;
; -0.201 ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.123      ;
; -0.201 ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.080     ; 1.123      ;
; 0.117  ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k ; 0.500        ; 2.811      ; 3.436      ;
; 0.375  ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k ; 1.000        ; 2.811      ; 3.678      ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                       ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+
; -1.186 ; ClkGen:cg|count[8] ; ClkGen:cg|clk_512  ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 2.109      ;
; -1.125 ; ClkGen:cg|count[1] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 2.048      ;
; -1.120 ; ClkGen:cg|count[0] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 2.043      ;
; -1.082 ; ClkGen:cg|tmp[8]   ; ClkGen:cg|clk_512  ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 2.005      ;
; -1.078 ; ClkGen:cg|count[2] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 2.001      ;
; -1.039 ; ClkGen:cg|count[2] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.962      ;
; -0.999 ; ClkGen:cg|count[1] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.922      ;
; -0.999 ; ClkGen:cg|count[3] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.922      ;
; -0.994 ; ClkGen:cg|count[0] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.917      ;
; -0.994 ; ClkGen:cg|count[0] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.917      ;
; -0.987 ; ClkGen:cg|count[1] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.910      ;
; -0.952 ; ClkGen:cg|count[2] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.875      ;
; -0.951 ; ClkGen:cg|count[4] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.874      ;
; -0.913 ; ClkGen:cg|count[2] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.836      ;
; -0.912 ; ClkGen:cg|count[4] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.835      ;
; -0.873 ; ClkGen:cg|count[1] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.796      ;
; -0.873 ; ClkGen:cg|count[3] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.796      ;
; -0.868 ; ClkGen:cg|count[5] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.791      ;
; -0.868 ; ClkGen:cg|count[0] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.791      ;
; -0.868 ; ClkGen:cg|count[0] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.791      ;
; -0.861 ; ClkGen:cg|count[3] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.784      ;
; -0.861 ; ClkGen:cg|count[1] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.784      ;
; -0.826 ; ClkGen:cg|count[2] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.749      ;
; -0.825 ; ClkGen:cg|count[6] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.748      ;
; -0.825 ; ClkGen:cg|count[4] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.748      ;
; -0.787 ; ClkGen:cg|count[2] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.710      ;
; -0.786 ; ClkGen:cg|count[6] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.709      ;
; -0.786 ; ClkGen:cg|count[4] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.709      ;
; -0.747 ; ClkGen:cg|count[1] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.670      ;
; -0.747 ; ClkGen:cg|count[3] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.670      ;
; -0.743 ; ClkGen:cg|count[5] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.666      ;
; -0.742 ; ClkGen:cg|count[7] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.665      ;
; -0.742 ; ClkGen:cg|count[5] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.665      ;
; -0.742 ; ClkGen:cg|count[0] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.665      ;
; -0.742 ; ClkGen:cg|count[0] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.665      ;
; -0.735 ; ClkGen:cg|count[3] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.658      ;
; -0.735 ; ClkGen:cg|count[1] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.658      ;
; -0.261 ; ClkGen:cg|count[8] ; ClkGen:cg|tmp[8]   ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.184      ;
; -0.223 ; ClkGen:cg|count[5] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.146      ;
; -0.222 ; ClkGen:cg|count[0] ; ClkGen:cg|count[1] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.145      ;
; -0.222 ; ClkGen:cg|count[7] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.145      ;
; -0.215 ; ClkGen:cg|count[3] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.138      ;
; -0.215 ; ClkGen:cg|count[1] ; ClkGen:cg|count[1] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.138      ;
; -0.203 ; ClkGen:cg|count[2] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.126      ;
; -0.202 ; ClkGen:cg|count[6] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.125      ;
; -0.202 ; ClkGen:cg|count[4] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 1.125      ;
; 0.054  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512 ; sys_clk     ; 0.500        ; 2.861      ; 3.539      ;
; 0.078  ; ClkGen:cg|count[8] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 0.845      ;
; 0.153  ; ClkGen:cg|count[0] ; ClkGen:cg|count[0] ; sys_clk           ; sys_clk     ; 1.000        ; -0.079     ; 0.770      ;
; 0.212  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512 ; sys_clk     ; 1.000        ; 2.861      ; 3.881      ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkGen:cg|clk_slow'                                                                        ;
+--------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+
; -1.098 ; led_1_reg[2] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 2.022      ;
; -1.019 ; led_1_reg[0] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.943      ;
; -1.018 ; led_1_reg[0] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.942      ;
; -1.018 ; led_1_reg[1] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.942      ;
; -1.007 ; led_1_reg[1] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.931      ;
; -0.972 ; led_1_reg[2] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.896      ;
; -0.969 ; led_1_reg[4] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.893      ;
; -0.933 ; led_1_reg[2] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.857      ;
; -0.893 ; led_1_reg[3] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.817      ;
; -0.893 ; led_1_reg[0] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.817      ;
; -0.892 ; led_1_reg[0] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.816      ;
; -0.892 ; led_1_reg[1] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.816      ;
; -0.882 ; led_1_reg[3] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.806      ;
; -0.881 ; led_1_reg[1] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.805      ;
; -0.846 ; led_1_reg[2] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.770      ;
; -0.844 ; led_1_reg[6] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.768      ;
; -0.843 ; led_1_reg[4] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.767      ;
; -0.807 ; led_1_reg[2] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.731      ;
; -0.804 ; led_1_reg[4] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.728      ;
; -0.768 ; led_1_reg[5] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.692      ;
; -0.767 ; led_1_reg[3] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.691      ;
; -0.767 ; led_1_reg[0] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.691      ;
; -0.766 ; led_1_reg[0] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.690      ;
; -0.766 ; led_1_reg[1] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.690      ;
; -0.757 ; led_1_reg[5] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.681      ;
; -0.756 ; led_1_reg[3] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.680      ;
; -0.755 ; led_1_reg[1] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.679      ;
; -0.247 ; led_1_reg[0] ; led_1_reg[1] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.171      ;
; -0.237 ; led_1_reg[5] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.161      ;
; -0.236 ; led_1_reg[3] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.160      ;
; -0.235 ; led_1_reg[1] ; led_1_reg[1] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.159      ;
; -0.223 ; led_1_reg[6] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.147      ;
; -0.223 ; led_1_reg[2] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.147      ;
; -0.222 ; led_1_reg[4] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 1.146      ;
; 0.087  ; led_1_reg[7] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 0.837      ;
; 0.154  ; led_1_reg[0] ; led_1_reg[0] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.078     ; 0.770      ;
+--------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkGen:cg|clk_512'                                                                                   ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+
; -0.942 ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.866      ;
; -0.934 ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.858      ;
; -0.826 ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.750      ;
; -0.673 ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.597      ;
; -0.441 ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.365      ;
; -0.382 ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.306      ;
; -0.379 ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.303      ;
; -0.373 ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.297      ;
; -0.369 ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.293      ;
; -0.367 ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.291      ;
; -0.365 ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.289      ;
; -0.363 ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.287      ;
; -0.332 ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.256      ;
; -0.102 ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.026      ;
; -0.090 ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 1.014      ;
; 0.077  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 0.847      ;
; 0.154  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 0.770      ;
; 0.154  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 0.770      ;
; 0.154  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 0.770      ;
; 0.154  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.078     ; 0.770      ;
; 0.535  ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k  ; ClkGen:cg|clk_512 ; 0.500        ; 3.097      ; 3.304      ;
; 0.654  ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k  ; ClkGen:cg|clk_512 ; 1.000        ; 3.097      ; 3.685      ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkGen:cg|clk_512'                                                                                    ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+
; -0.261 ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k  ; ClkGen:cg|clk_512 ; 0.000        ; 3.247      ; 3.441      ;
; -0.098 ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k  ; ClkGen:cg|clk_512 ; -0.500       ; 3.247      ; 3.104      ;
; 0.396  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 0.669      ;
; 0.396  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 0.669      ;
; 0.396  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 0.669      ;
; 0.411  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 0.684      ;
; 0.470  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 0.743      ;
; 0.649  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 0.922      ;
; 0.678  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 0.951      ;
; 0.892  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 1.165      ;
; 0.893  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 1.166      ;
; 0.895  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 1.168      ;
; 0.904  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 1.177      ;
; 0.911  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 1.184      ;
; 0.912  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 1.185      ;
; 0.912  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 1.185      ;
; 0.926  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 1.199      ;
; 0.938  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 1.211      ;
; 1.189  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 1.462      ;
; 1.280  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 1.553      ;
; 1.402  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 1.675      ;
; 1.404  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.078      ; 1.677      ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkGen:cg|clk_8k'                                                                                         ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+
; -0.198 ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k ; 0.000        ; 2.949      ; 3.206      ;
; 0.050  ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k ; -0.500       ; 2.949      ; 2.954      ;
; 0.677  ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 0.952      ;
; 0.678  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 0.953      ;
; 0.680  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 0.955      ;
; 0.683  ; ClkGen:cg|count_2[6] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 0.958      ;
; 0.683  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 0.958      ;
; 0.683  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 0.958      ;
; 0.693  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 0.968      ;
; 0.707  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 0.982      ;
; 0.864  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.139      ;
; 0.864  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.139      ;
; 0.864  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.139      ;
; 0.864  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.139      ;
; 0.864  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.139      ;
; 0.864  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.139      ;
; 0.864  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.139      ;
; 0.999  ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.274      ;
; 0.999  ; ClkGen:cg|count_2[6] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.274      ;
; 1.000  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.275      ;
; 1.000  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.275      ;
; 1.000  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.275      ;
; 1.001  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.276      ;
; 1.004  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.279      ;
; 1.017  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.292      ;
; 1.017  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.292      ;
; 1.017  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.292      ;
; 1.092  ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.367      ;
; 1.092  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.367      ;
; 1.098  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.373      ;
; 1.122  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.397      ;
; 1.122  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.397      ;
; 1.122  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.397      ;
; 1.123  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.398      ;
; 1.126  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.401      ;
; 1.139  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.414      ;
; 1.139  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.414      ;
; 1.214  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.489      ;
; 1.220  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.495      ;
; 1.244  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.519      ;
; 1.245  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.520      ;
; 1.248  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.523      ;
; 1.261  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.536      ;
; 1.342  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.617      ;
; 1.367  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.642      ;
; 1.505  ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.080      ; 1.780      ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                        ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+
; -0.054 ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512 ; sys_clk     ; 0.000        ; 2.968      ; 3.379      ;
; 0.077  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512 ; sys_clk     ; -0.500       ; 2.968      ; 3.010      ;
; 0.410  ; ClkGen:cg|count[0] ; ClkGen:cg|count[0] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 0.684      ;
; 0.468  ; ClkGen:cg|count[8] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 0.742      ;
; 0.680  ; ClkGen:cg|count[7] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 0.954      ;
; 0.681  ; ClkGen:cg|count[6] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 0.955      ;
; 0.681  ; ClkGen:cg|count[5] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 0.955      ;
; 0.681  ; ClkGen:cg|count[4] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 0.955      ;
; 0.681  ; ClkGen:cg|count[2] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 0.955      ;
; 0.684  ; ClkGen:cg|count[3] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 0.958      ;
; 0.703  ; ClkGen:cg|count[0] ; ClkGen:cg|count[1] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 0.977      ;
; 0.703  ; ClkGen:cg|count[1] ; ClkGen:cg|count[1] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 0.977      ;
; 0.855  ; ClkGen:cg|count[8] ; ClkGen:cg|tmp[8]   ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.129      ;
; 0.999  ; ClkGen:cg|count[7] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.273      ;
; 0.999  ; ClkGen:cg|count[0] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.273      ;
; 1.000  ; ClkGen:cg|count[5] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.274      ;
; 1.002  ; ClkGen:cg|count[3] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.276      ;
; 1.002  ; ClkGen:cg|count[1] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.276      ;
; 1.005  ; ClkGen:cg|count[6] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.279      ;
; 1.005  ; ClkGen:cg|count[4] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.279      ;
; 1.005  ; ClkGen:cg|count[2] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.279      ;
; 1.014  ; ClkGen:cg|count[0] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.288      ;
; 1.015  ; ClkGen:cg|count[5] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.289      ;
; 1.018  ; ClkGen:cg|count[3] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.292      ;
; 1.018  ; ClkGen:cg|count[1] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.292      ;
; 1.099  ; ClkGen:cg|count[6] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.373      ;
; 1.100  ; ClkGen:cg|count[2] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.374      ;
; 1.100  ; ClkGen:cg|count[4] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.374      ;
; 1.121  ; ClkGen:cg|count[0] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.395      ;
; 1.122  ; ClkGen:cg|count[5] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.396      ;
; 1.124  ; ClkGen:cg|count[1] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.398      ;
; 1.124  ; ClkGen:cg|count[3] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.398      ;
; 1.127  ; ClkGen:cg|count[4] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.401      ;
; 1.127  ; ClkGen:cg|count[2] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.401      ;
; 1.136  ; ClkGen:cg|count[0] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.410      ;
; 1.140  ; ClkGen:cg|count[3] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.414      ;
; 1.140  ; ClkGen:cg|count[1] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.414      ;
; 1.222  ; ClkGen:cg|count[2] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.496      ;
; 1.222  ; ClkGen:cg|count[4] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.496      ;
; 1.243  ; ClkGen:cg|count[0] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.517      ;
; 1.246  ; ClkGen:cg|count[1] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.520      ;
; 1.246  ; ClkGen:cg|count[3] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.520      ;
; 1.249  ; ClkGen:cg|count[2] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.523      ;
; 1.258  ; ClkGen:cg|count[0] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.532      ;
; 1.262  ; ClkGen:cg|count[1] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.536      ;
; 1.318  ; ClkGen:cg|tmp[8]   ; ClkGen:cg|clk_512  ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.592      ;
; 1.344  ; ClkGen:cg|count[2] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.618      ;
; 1.365  ; ClkGen:cg|count[0] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.639      ;
; 1.368  ; ClkGen:cg|count[1] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.642      ;
; 1.395  ; ClkGen:cg|count[8] ; ClkGen:cg|clk_512  ; sys_clk           ; sys_clk     ; 0.000        ; 0.079      ; 1.669      ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkGen:cg|clk_slow'                                                                        ;
+-------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+
; 0.411 ; led_1_reg[0] ; led_1_reg[0] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 0.684      ;
; 0.464 ; led_1_reg[7] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 0.737      ;
; 0.701 ; led_1_reg[4] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 0.974      ;
; 0.701 ; led_1_reg[6] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 0.974      ;
; 0.702 ; led_1_reg[2] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 0.975      ;
; 0.706 ; led_1_reg[3] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 0.979      ;
; 0.707 ; led_1_reg[5] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 0.980      ;
; 0.724 ; led_1_reg[1] ; led_1_reg[1] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 0.997      ;
; 0.728 ; led_1_reg[0] ; led_1_reg[1] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.001      ;
; 1.023 ; led_1_reg[6] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.296      ;
; 1.023 ; led_1_reg[1] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.296      ;
; 1.023 ; led_1_reg[4] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.296      ;
; 1.024 ; led_1_reg[3] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.297      ;
; 1.024 ; led_1_reg[5] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.297      ;
; 1.024 ; led_1_reg[0] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.297      ;
; 1.026 ; led_1_reg[2] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.299      ;
; 1.039 ; led_1_reg[0] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.312      ;
; 1.039 ; led_1_reg[1] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.312      ;
; 1.040 ; led_1_reg[3] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.313      ;
; 1.041 ; led_1_reg[5] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.314      ;
; 1.116 ; led_1_reg[4] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.389      ;
; 1.121 ; led_1_reg[2] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.394      ;
; 1.145 ; led_1_reg[4] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.418      ;
; 1.145 ; led_1_reg[1] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.418      ;
; 1.146 ; led_1_reg[3] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.419      ;
; 1.146 ; led_1_reg[0] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.419      ;
; 1.148 ; led_1_reg[2] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.421      ;
; 1.161 ; led_1_reg[0] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.434      ;
; 1.161 ; led_1_reg[1] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.434      ;
; 1.162 ; led_1_reg[3] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.435      ;
; 1.243 ; led_1_reg[2] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.516      ;
; 1.267 ; led_1_reg[1] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.540      ;
; 1.268 ; led_1_reg[0] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.541      ;
; 1.270 ; led_1_reg[2] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.543      ;
; 1.283 ; led_1_reg[0] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.556      ;
; 1.283 ; led_1_reg[1] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.078      ; 1.556      ;
+-------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|clk_512             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|tmp[8]              ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|clk_512             ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[0]            ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[1]            ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[2]            ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[3]            ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[4]            ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[5]            ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[6]            ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[7]            ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[8]            ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|tmp[8]              ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|clk_512             ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[0]            ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[1]            ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[2]            ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[3]            ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[4]            ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[5]            ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[6]            ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[7]            ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[8]            ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|tmp[8]              ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|clk_512|clk                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[0]|clk               ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[1]|clk               ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[2]|clk               ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[3]|clk               ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[4]|clk               ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[5]|clk               ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[6]|clk               ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[7]|clk               ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[8]|clk               ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|tmp[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|clk_512|clk                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[0]|clk               ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[1]|clk               ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[2]|clk               ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[3]|clk               ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[4]|clk               ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[5]|clk               ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[6]|clk               ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[7]|clk               ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[8]|clk               ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|tmp[8]|clk                 ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o               ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClkGen:cg|clk_8k'                                                           ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|clk_slow         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[7]       ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|clk_slow         ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[0]       ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[1]       ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[2]       ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[3]       ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[4]       ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[5]       ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[6]       ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[7]       ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_slow|clk            ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[0]|clk          ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[1]|clk          ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[2]|clk          ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[3]|clk          ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[4]|clk          ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[5]|clk          ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[6]|clk          ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[7]|clk          ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|clk_slow         ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[0]       ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[1]       ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[2]       ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[3]       ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[4]       ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[5]       ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[6]       ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[7]       ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k~clkctrl|inclk[0] ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k|q                ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k~clkctrl|inclk[0] ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k~clkctrl|outclk   ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_slow|clk            ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[0]|clk          ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[1]|clk          ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[2]|clk          ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[3]|clk          ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[4]|clk          ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[5]|clk          ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[6]|clk          ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[7]|clk          ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClkGen:cg|clk_slow'                                                             ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]                 ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]                 ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]                 ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]                 ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]                 ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]                 ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]                 ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]                 ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]                 ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]|clk             ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]|clk             ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]|clk             ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]|clk             ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]|clk             ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]|clk             ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]|clk             ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]|clk             ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow~clkctrl|inclk[0] ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow|q                ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow~clkctrl|inclk[0] ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow~clkctrl|outclk   ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]|clk             ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]|clk             ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]|clk             ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]|clk             ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]|clk             ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]|clk             ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]|clk             ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]|clk             ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClkGen:cg|clk_512'                                                            ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|clk_8k            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[3]          ;
; 0.080  ; 0.296        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|clk_8k            ;
; 0.080  ; 0.296        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[0]          ;
; 0.080  ; 0.296        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[1]          ;
; 0.080  ; 0.296        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[2]          ;
; 0.080  ; 0.296        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[3]          ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_8k|clk               ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[0]|clk             ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[1]|clk             ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[2]|clk             ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[3]|clk             ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512~clkctrl|inclk[0] ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512|q                ;
; 0.511  ; 0.695        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|clk_8k            ;
; 0.511  ; 0.695        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[0]          ;
; 0.511  ; 0.695        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[1]          ;
; 0.511  ; 0.695        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[2]          ;
; 0.511  ; 0.695        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[3]          ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512~clkctrl|inclk[0] ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512~clkctrl|outclk   ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_8k|clk               ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[0]|clk             ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[1]|clk             ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[2]|clk             ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[3]|clk             ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_1[*]  ; ClkGen:cg|clk_slow ; 8.973 ; 8.510 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[0] ; ClkGen:cg|clk_slow ; 6.849 ; 6.729 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[1] ; ClkGen:cg|clk_slow ; 6.815 ; 6.706 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[2] ; ClkGen:cg|clk_slow ; 6.827 ; 6.707 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[3] ; ClkGen:cg|clk_slow ; 8.973 ; 8.502 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[4] ; ClkGen:cg|clk_slow ; 7.258 ; 7.088 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[5] ; ClkGen:cg|clk_slow ; 8.445 ; 8.087 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[6] ; ClkGen:cg|clk_slow ; 6.882 ; 6.774 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[7] ; ClkGen:cg|clk_slow ; 8.736 ; 8.510 ; Rise       ; ClkGen:cg|clk_slow ;
; led_2[*]  ; ClkGen:cg|clk_slow ; 8.084 ; 7.770 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[0] ; ClkGen:cg|clk_slow ; 6.855 ; 6.724 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[1] ; ClkGen:cg|clk_slow ; 7.165 ; 7.011 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[2] ; ClkGen:cg|clk_slow ; 7.178 ; 7.010 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[3] ; ClkGen:cg|clk_slow ; 8.084 ; 7.770 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[4] ; ClkGen:cg|clk_slow ; 7.258 ; 7.088 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[5] ; ClkGen:cg|clk_slow ; 6.815 ; 6.693 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[6] ; ClkGen:cg|clk_slow ; 6.839 ; 6.736 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[7] ; ClkGen:cg|clk_slow ; 6.857 ; 6.739 ; Rise       ; ClkGen:cg|clk_slow ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_1[*]  ; ClkGen:cg|clk_slow ; 6.532 ; 6.426 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[0] ; ClkGen:cg|clk_slow ; 6.564 ; 6.447 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[1] ; ClkGen:cg|clk_slow ; 6.532 ; 6.426 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[2] ; ClkGen:cg|clk_slow ; 6.543 ; 6.426 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[3] ; ClkGen:cg|clk_slow ; 8.603 ; 8.150 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[4] ; ClkGen:cg|clk_slow ; 6.956 ; 6.792 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[5] ; ClkGen:cg|clk_slow ; 8.096 ; 7.751 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[6] ; ClkGen:cg|clk_slow ; 6.596 ; 6.491 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[7] ; ClkGen:cg|clk_slow ; 8.374 ; 8.156 ; Rise       ; ClkGen:cg|clk_slow ;
; led_2[*]  ; ClkGen:cg|clk_slow ; 6.531 ; 6.412 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[0] ; ClkGen:cg|clk_slow ; 6.569 ; 6.442 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[1] ; ClkGen:cg|clk_slow ; 6.867 ; 6.717 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[2] ; ClkGen:cg|clk_slow ; 6.880 ; 6.717 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[3] ; ClkGen:cg|clk_slow ; 7.749 ; 7.447 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[4] ; ClkGen:cg|clk_slow ; 6.956 ; 6.792 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[5] ; ClkGen:cg|clk_slow ; 6.531 ; 6.412 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[6] ; ClkGen:cg|clk_slow ; 6.554 ; 6.454 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[7] ; ClkGen:cg|clk_slow ; 6.572 ; 6.457 ; Rise       ; ClkGen:cg|clk_slow ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; DA[0]      ; DB[0]       ; 7.140 ;    ;    ; 7.225 ;
; DA[1]      ; DB[1]       ; 7.017 ;    ;    ; 7.063 ;
; DA[2]      ; DB[2]       ; 6.958 ;    ;    ; 6.990 ;
; DA[3]      ; DB[3]       ; 7.390 ;    ;    ; 7.421 ;
; DA[4]      ; DB[4]       ; 7.714 ;    ;    ; 7.803 ;
; DA[5]      ; DB[5]       ; 6.951 ;    ;    ; 6.955 ;
; DA[6]      ; DB[6]       ; 7.534 ;    ;    ; 7.609 ;
; DA[7]      ; DB[7]       ; 6.484 ;    ;    ; 6.518 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; DA[0]      ; DB[0]       ; 6.874 ;    ;    ; 6.956 ;
; DA[1]      ; DB[1]       ; 6.757 ;    ;    ; 6.800 ;
; DA[2]      ; DB[2]       ; 6.700 ;    ;    ; 6.730 ;
; DA[3]      ; DB[3]       ; 7.114 ;    ;    ; 7.144 ;
; DA[4]      ; DB[4]       ; 7.425 ;    ;    ; 7.510 ;
; DA[5]      ; DB[5]       ; 6.694 ;    ;    ; 6.697 ;
; DA[6]      ; DB[6]       ; 7.252 ;    ;    ; 7.323 ;
; DA[7]      ; DB[7]       ; 6.245 ;    ;    ; 6.277 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------+
; Fast 1200mV 0C Model Setup Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; ClkGen:cg|clk_8k   ; -0.053 ; -0.085        ;
; ClkGen:cg|clk_slow ; -0.025 ; -0.025        ;
; sys_clk            ; -0.017 ; -0.030        ;
; ClkGen:cg|clk_512  ; 0.077  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Hold Summary           ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; sys_clk            ; -0.370 ; -0.370        ;
; ClkGen:cg|clk_8k   ; -0.337 ; -0.337        ;
; ClkGen:cg|clk_512  ; -0.336 ; -0.336        ;
; ClkGen:cg|clk_slow ; 0.190  ; 0.000         ;
+--------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------------+--------+--------------------+
; Clock              ; Slack  ; End Point TNS      ;
+--------------------+--------+--------------------+
; sys_clk            ; -3.000 ; -24.505            ;
; ClkGen:cg|clk_8k   ; -1.899 ; -17.091            ;
; ClkGen:cg|clk_slow ; -1.899 ; -15.192            ;
; ClkGen:cg|clk_512  ; -1.899 ; -9.495             ;
+--------------------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkGen:cg|clk_8k'                                                                                        ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+
; -0.053 ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.999      ;
; -0.018 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.964      ;
; -0.014 ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.960      ;
; -0.004 ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.950      ;
; 0.034  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.912      ;
; 0.050  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.896      ;
; 0.054  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.892      ;
; 0.054  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.892      ;
; 0.058  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.888      ;
; 0.063  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.883      ;
; 0.064  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.882      ;
; 0.102  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.844      ;
; 0.102  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.844      ;
; 0.118  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.828      ;
; 0.121  ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.825      ;
; 0.122  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.824      ;
; 0.122  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.824      ;
; 0.125  ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.821      ;
; 0.126  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.820      ;
; 0.131  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.815      ;
; 0.132  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.814      ;
; 0.132  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.814      ;
; 0.170  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.776      ;
; 0.170  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.776      ;
; 0.170  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.776      ;
; 0.199  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.747      ;
; 0.200  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.746      ;
; 0.200  ; ClkGen:cg|count_2[6] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.746      ;
; 0.200  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.746      ;
; 0.317  ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k ; 0.500        ; 1.425      ; 1.700      ;
; 0.394  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.552      ;
; 0.406  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.540      ;
; 0.406  ; ClkGen:cg|count_2[6] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.540      ;
; 0.406  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.540      ;
; 0.406  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.540      ;
; 0.415  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.531      ;
; 0.417  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.529      ;
; 0.417  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.529      ;
; 0.417  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.529      ;
; 0.417  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.529      ;
; 0.417  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.529      ;
; 0.417  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.529      ;
; 0.417  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.529      ;
; 0.417  ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.529      ;
; 0.418  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 1.000        ; -0.041     ; 0.528      ;
; 0.946  ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k ; 1.000        ; 1.425      ; 1.571      ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkGen:cg|clk_slow'                                                                        ;
+--------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+
; -0.025 ; led_1_reg[2] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.972      ;
; 0.020  ; led_1_reg[0] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.927      ;
; 0.024  ; led_1_reg[1] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.923      ;
; 0.039  ; led_1_reg[2] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.908      ;
; 0.043  ; led_1_reg[2] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.904      ;
; 0.046  ; led_1_reg[4] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.901      ;
; 0.051  ; led_1_reg[0] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.896      ;
; 0.054  ; led_1_reg[1] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.893      ;
; 0.088  ; led_1_reg[0] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.859      ;
; 0.091  ; led_1_reg[3] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.856      ;
; 0.092  ; led_1_reg[1] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.855      ;
; 0.107  ; led_1_reg[2] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.840      ;
; 0.110  ; led_1_reg[4] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.837      ;
; 0.111  ; led_1_reg[2] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.836      ;
; 0.114  ; led_1_reg[6] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.833      ;
; 0.114  ; led_1_reg[4] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.833      ;
; 0.119  ; led_1_reg[0] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.828      ;
; 0.121  ; led_1_reg[3] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.826      ;
; 0.122  ; led_1_reg[1] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.825      ;
; 0.156  ; led_1_reg[0] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.791      ;
; 0.159  ; led_1_reg[5] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.788      ;
; 0.159  ; led_1_reg[3] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.788      ;
; 0.160  ; led_1_reg[1] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.787      ;
; 0.187  ; led_1_reg[0] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.760      ;
; 0.189  ; led_1_reg[5] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.758      ;
; 0.189  ; led_1_reg[3] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.758      ;
; 0.190  ; led_1_reg[1] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.757      ;
; 0.391  ; led_1_reg[0] ; led_1_reg[1] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.556      ;
; 0.395  ; led_1_reg[5] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.552      ;
; 0.395  ; led_1_reg[3] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.552      ;
; 0.396  ; led_1_reg[1] ; led_1_reg[1] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.551      ;
; 0.404  ; led_1_reg[2] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.543      ;
; 0.406  ; led_1_reg[6] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.541      ;
; 0.406  ; led_1_reg[4] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.541      ;
; 0.564  ; led_1_reg[7] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.383      ;
; 0.588  ; led_1_reg[0] ; led_1_reg[0] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 1.000        ; -0.040     ; 0.359      ;
+--------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                       ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+
; -0.017 ; ClkGen:cg|count[2] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.964      ;
; -0.013 ; ClkGen:cg|count[2] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.960      ;
; -0.004 ; ClkGen:cg|count[0] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.951      ;
; -0.003 ; ClkGen:cg|count[1] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.950      ;
; 0.013  ; ClkGen:cg|count[8] ; ClkGen:cg|clk_512  ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.934      ;
; 0.034  ; ClkGen:cg|count[0] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.913      ;
; 0.035  ; ClkGen:cg|count[1] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.912      ;
; 0.048  ; ClkGen:cg|tmp[8]   ; ClkGen:cg|clk_512  ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.899      ;
; 0.051  ; ClkGen:cg|count[2] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.896      ;
; 0.051  ; ClkGen:cg|count[4] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.896      ;
; 0.055  ; ClkGen:cg|count[2] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.892      ;
; 0.055  ; ClkGen:cg|count[4] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.892      ;
; 0.064  ; ClkGen:cg|count[0] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.883      ;
; 0.065  ; ClkGen:cg|count[3] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.882      ;
; 0.065  ; ClkGen:cg|count[1] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.882      ;
; 0.102  ; ClkGen:cg|count[0] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.845      ;
; 0.103  ; ClkGen:cg|count[3] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.844      ;
; 0.103  ; ClkGen:cg|count[1] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.844      ;
; 0.119  ; ClkGen:cg|count[2] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.828      ;
; 0.119  ; ClkGen:cg|count[6] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.828      ;
; 0.119  ; ClkGen:cg|count[4] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.828      ;
; 0.123  ; ClkGen:cg|count[2] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.824      ;
; 0.123  ; ClkGen:cg|count[6] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.824      ;
; 0.123  ; ClkGen:cg|count[4] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.824      ;
; 0.132  ; ClkGen:cg|count[0] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.815      ;
; 0.133  ; ClkGen:cg|count[5] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.814      ;
; 0.133  ; ClkGen:cg|count[3] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.814      ;
; 0.133  ; ClkGen:cg|count[1] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.814      ;
; 0.170  ; ClkGen:cg|count[0] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.777      ;
; 0.171  ; ClkGen:cg|count[3] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.776      ;
; 0.171  ; ClkGen:cg|count[1] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.776      ;
; 0.172  ; ClkGen:cg|count[5] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.775      ;
; 0.200  ; ClkGen:cg|count[0] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.747      ;
; 0.201  ; ClkGen:cg|count[7] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.746      ;
; 0.201  ; ClkGen:cg|count[5] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.746      ;
; 0.201  ; ClkGen:cg|count[3] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.746      ;
; 0.201  ; ClkGen:cg|count[1] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.746      ;
; 0.359  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512 ; sys_clk     ; 0.500        ; 1.499      ; 1.722      ;
; 0.405  ; ClkGen:cg|count[0] ; ClkGen:cg|count[1] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.542      ;
; 0.406  ; ClkGen:cg|count[7] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.541      ;
; 0.407  ; ClkGen:cg|count[5] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.540      ;
; 0.407  ; ClkGen:cg|count[3] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.540      ;
; 0.407  ; ClkGen:cg|count[1] ; ClkGen:cg|count[1] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.540      ;
; 0.416  ; ClkGen:cg|count[6] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.531      ;
; 0.416  ; ClkGen:cg|count[4] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.531      ;
; 0.416  ; ClkGen:cg|count[2] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.531      ;
; 0.417  ; ClkGen:cg|count[8] ; ClkGen:cg|tmp[8]   ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.530      ;
; 0.558  ; ClkGen:cg|count[8] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.389      ;
; 0.588  ; ClkGen:cg|count[0] ; ClkGen:cg|count[0] ; sys_clk           ; sys_clk     ; 1.000        ; -0.040     ; 0.359      ;
; 0.969  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512 ; sys_clk     ; 1.000        ; 1.499      ; 1.612      ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkGen:cg|clk_512'                                                                                  ;
+-------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+
; 0.077 ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.869      ;
; 0.078 ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.868      ;
; 0.172 ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.774      ;
; 0.212 ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.734      ;
; 0.301 ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.645      ;
; 0.333 ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.613      ;
; 0.334 ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.612      ;
; 0.334 ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.612      ;
; 0.341 ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.605      ;
; 0.341 ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.605      ;
; 0.348 ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.598      ;
; 0.349 ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.597      ;
; 0.353 ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.593      ;
; 0.378 ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k  ; ClkGen:cg|clk_512 ; 0.500        ; 1.527      ; 1.741      ;
; 0.473 ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.473      ;
; 0.475 ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.471      ;
; 0.556 ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.390      ;
; 0.587 ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 1.000        ; -0.041     ; 0.359      ;
; 1.059 ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k  ; ClkGen:cg|clk_512 ; 1.000        ; 1.527      ; 1.560      ;
+-------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                        ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+
; -0.370 ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512 ; sys_clk     ; 0.000        ; 1.557      ; 1.406      ;
; 0.190  ; ClkGen:cg|count[0] ; ClkGen:cg|count[0] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.314      ;
; 0.203  ; ClkGen:cg|count[8] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.327      ;
; 0.239  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512 ; sys_clk     ; -0.500       ; 1.557      ; 1.515      ;
; 0.291  ; ClkGen:cg|count[7] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.415      ;
; 0.291  ; ClkGen:cg|count[6] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.415      ;
; 0.291  ; ClkGen:cg|count[5] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.415      ;
; 0.291  ; ClkGen:cg|count[4] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.415      ;
; 0.291  ; ClkGen:cg|count[2] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.415      ;
; 0.292  ; ClkGen:cg|count[3] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.416      ;
; 0.297  ; ClkGen:cg|count[0] ; ClkGen:cg|count[1] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.421      ;
; 0.297  ; ClkGen:cg|count[1] ; ClkGen:cg|count[1] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.421      ;
; 0.346  ; ClkGen:cg|count[8] ; ClkGen:cg|tmp[8]   ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.470      ;
; 0.440  ; ClkGen:cg|count[6] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.564      ;
; 0.440  ; ClkGen:cg|count[4] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.564      ;
; 0.440  ; ClkGen:cg|count[2] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.564      ;
; 0.449  ; ClkGen:cg|count[7] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.573      ;
; 0.449  ; ClkGen:cg|count[5] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.573      ;
; 0.449  ; ClkGen:cg|count[0] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.573      ;
; 0.450  ; ClkGen:cg|count[3] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; ClkGen:cg|count[1] ; ClkGen:cg|count[2] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.574      ;
; 0.452  ; ClkGen:cg|count[5] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.576      ;
; 0.452  ; ClkGen:cg|count[0] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.576      ;
; 0.453  ; ClkGen:cg|count[3] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.577      ;
; 0.453  ; ClkGen:cg|count[1] ; ClkGen:cg|count[3] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.577      ;
; 0.503  ; ClkGen:cg|count[6] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.627      ;
; 0.503  ; ClkGen:cg|count[4] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.627      ;
; 0.503  ; ClkGen:cg|count[2] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.627      ;
; 0.506  ; ClkGen:cg|count[4] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.630      ;
; 0.506  ; ClkGen:cg|count[2] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.630      ;
; 0.515  ; ClkGen:cg|count[5] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.639      ;
; 0.515  ; ClkGen:cg|count[0] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.639      ;
; 0.516  ; ClkGen:cg|count[3] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.640      ;
; 0.516  ; ClkGen:cg|count[1] ; ClkGen:cg|count[4] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.640      ;
; 0.518  ; ClkGen:cg|count[0] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.642      ;
; 0.519  ; ClkGen:cg|count[3] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.643      ;
; 0.519  ; ClkGen:cg|count[1] ; ClkGen:cg|count[5] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.643      ;
; 0.569  ; ClkGen:cg|count[4] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.693      ;
; 0.569  ; ClkGen:cg|count[2] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.693      ;
; 0.572  ; ClkGen:cg|count[2] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.696      ;
; 0.581  ; ClkGen:cg|count[0] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.705      ;
; 0.582  ; ClkGen:cg|count[3] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.706      ;
; 0.582  ; ClkGen:cg|count[1] ; ClkGen:cg|count[6] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.706      ;
; 0.584  ; ClkGen:cg|count[0] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.708      ;
; 0.585  ; ClkGen:cg|count[1] ; ClkGen:cg|count[7] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.709      ;
; 0.614  ; ClkGen:cg|tmp[8]   ; ClkGen:cg|clk_512  ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.738      ;
; 0.635  ; ClkGen:cg|count[2] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.759      ;
; 0.639  ; ClkGen:cg|count[8] ; ClkGen:cg|clk_512  ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.763      ;
; 0.647  ; ClkGen:cg|count[0] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.771      ;
; 0.648  ; ClkGen:cg|count[1] ; ClkGen:cg|count[8] ; sys_clk           ; sys_clk     ; 0.000        ; 0.040      ; 0.772      ;
+--------+--------------------+--------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkGen:cg|clk_8k'                                                                                         ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+
; -0.337 ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k ; 0.000        ; 1.495      ; 1.367      ;
; 0.289  ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.414      ;
; 0.289  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.414      ;
; 0.290  ; ClkGen:cg|count_2[6] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.415      ;
; 0.290  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.415      ;
; 0.291  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.416      ;
; 0.291  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.416      ;
; 0.296  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.421      ;
; 0.299  ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k ; -0.500       ; 1.495      ; 1.503      ;
; 0.302  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.427      ;
; 0.361  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.486      ;
; 0.361  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.486      ;
; 0.361  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.486      ;
; 0.361  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.486      ;
; 0.361  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.486      ;
; 0.361  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.486      ;
; 0.361  ; ClkGen:cg|count_2[7] ; ClkGen:cg|count_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.486      ;
; 0.438  ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.563      ;
; 0.438  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.563      ;
; 0.439  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.564      ;
; 0.448  ; ClkGen:cg|count_2[6] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.573      ;
; 0.449  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.574      ;
; 0.452  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.577      ;
; 0.452  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.577      ;
; 0.452  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.577      ;
; 0.501  ; ClkGen:cg|count_2[5] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.626      ;
; 0.501  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.626      ;
; 0.502  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.627      ;
; 0.504  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.629      ;
; 0.505  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.630      ;
; 0.515  ; ClkGen:cg|count_2[4] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.640      ;
; 0.515  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.640      ;
; 0.515  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.640      ;
; 0.518  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.643      ;
; 0.518  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[4] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.643      ;
; 0.567  ; ClkGen:cg|count_2[3] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.692      ;
; 0.568  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.693      ;
; 0.571  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.696      ;
; 0.581  ; ClkGen:cg|count_2[2] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.706      ;
; 0.581  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[5] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.706      ;
; 0.584  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[6] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.709      ;
; 0.634  ; ClkGen:cg|count_2[1] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.759      ;
; 0.647  ; ClkGen:cg|count_2[0] ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.772      ;
; 0.689  ; ClkGen:cg|count_2[7] ; ClkGen:cg|clk_slow   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k ; 0.000        ; 0.041      ; 0.814      ;
+--------+----------------------+----------------------+--------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkGen:cg|clk_512'                                                                                    ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+
; -0.336 ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k  ; ClkGen:cg|clk_512 ; 0.000        ; 1.602      ; 1.475      ;
; 0.182  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.307      ;
; 0.189  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.314      ;
; 0.204  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.329      ;
; 0.276  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.401      ;
; 0.282  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.407      ;
; 0.299  ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k  ; ClkGen:cg|clk_512 ; -0.500       ; 1.602      ; 1.610      ;
; 0.374  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.499      ;
; 0.378  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.503      ;
; 0.378  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.503      ;
; 0.379  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.504      ;
; 0.385  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.510      ;
; 0.387  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.512      ;
; 0.388  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.513      ;
; 0.395  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.520      ;
; 0.400  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.525      ;
; 0.510  ; ClkGen:cg|sum_2[1] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.635      ;
; 0.583  ; ClkGen:cg|sum_2[0] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.708      ;
; 0.607  ; ClkGen:cg|sum_2[2] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.732      ;
; 0.608  ; ClkGen:cg|sum_2[3] ; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512 ; ClkGen:cg|clk_512 ; 0.000        ; 0.041      ; 0.733      ;
+--------+--------------------+--------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkGen:cg|clk_slow'                                                                        ;
+-------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+
; 0.190 ; led_1_reg[0] ; led_1_reg[0] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.314      ;
; 0.201 ; led_1_reg[7] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.325      ;
; 0.301 ; led_1_reg[4] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; led_1_reg[6] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; led_1_reg[2] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; led_1_reg[3] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.427      ;
; 0.304 ; led_1_reg[5] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.428      ;
; 0.307 ; led_1_reg[1] ; led_1_reg[1] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.431      ;
; 0.311 ; led_1_reg[0] ; led_1_reg[1] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.435      ;
; 0.450 ; led_1_reg[6] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; led_1_reg[4] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.574      ;
; 0.451 ; led_1_reg[2] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.575      ;
; 0.460 ; led_1_reg[1] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.584      ;
; 0.461 ; led_1_reg[3] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.585      ;
; 0.462 ; led_1_reg[5] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.586      ;
; 0.463 ; led_1_reg[1] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.587      ;
; 0.463 ; led_1_reg[0] ; led_1_reg[2] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.587      ;
; 0.464 ; led_1_reg[3] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.588      ;
; 0.465 ; led_1_reg[5] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.589      ;
; 0.466 ; led_1_reg[0] ; led_1_reg[3] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.590      ;
; 0.513 ; led_1_reg[4] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.637      ;
; 0.514 ; led_1_reg[2] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.638      ;
; 0.516 ; led_1_reg[4] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.640      ;
; 0.517 ; led_1_reg[2] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.641      ;
; 0.526 ; led_1_reg[1] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.650      ;
; 0.527 ; led_1_reg[3] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.651      ;
; 0.529 ; led_1_reg[1] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.653      ;
; 0.529 ; led_1_reg[0] ; led_1_reg[4] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.653      ;
; 0.530 ; led_1_reg[3] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.654      ;
; 0.532 ; led_1_reg[0] ; led_1_reg[5] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.656      ;
; 0.580 ; led_1_reg[2] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.704      ;
; 0.583 ; led_1_reg[2] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.707      ;
; 0.592 ; led_1_reg[1] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.716      ;
; 0.595 ; led_1_reg[1] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.719      ;
; 0.595 ; led_1_reg[0] ; led_1_reg[6] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.719      ;
; 0.598 ; led_1_reg[0] ; led_1_reg[7] ; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 0.000        ; 0.040      ; 0.722      ;
+-------+--------------+--------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|clk_512             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[0]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[1]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[2]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[3]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[4]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[5]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[6]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[7]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|count[8]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; sys_clk ; Rise       ; ClkGen:cg|tmp[8]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|clk_512             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[0]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[1]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[2]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[3]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[4]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[5]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[6]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[7]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|count[8]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; ClkGen:cg|tmp[8]              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|clk_512|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[0]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[1]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[2]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[3]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[4]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[5]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[6]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[7]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|count[8]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cg|tmp[8]|clk                 ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|clk_512             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[0]            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[1]            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[2]            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[3]            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[4]            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[5]            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[6]            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[7]            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|count[8]            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; ClkGen:cg|tmp[8]              ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|clk_512|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[0]|clk               ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[1]|clk               ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[2]|clk               ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[3]|clk               ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[4]|clk               ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[5]|clk               ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[6]|clk               ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[7]|clk               ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|count[8]|clk               ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cg|tmp[8]|clk                 ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o               ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClkGen:cg|clk_8k'                                                           ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|clk_slow         ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[0]       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[1]       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[2]       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[3]       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[4]       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[5]       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[6]       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[7]       ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|clk_slow         ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[0]       ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[1]       ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[2]       ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[3]       ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[4]       ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[5]       ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[6]       ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[7]       ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|clk_slow         ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[0]       ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[1]       ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[2]       ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[3]       ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[4]       ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[5]       ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[6]       ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; ClkGen:cg|count_2[7]       ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_slow|clk            ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[0]|clk          ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[1]|clk          ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[2]|clk          ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[3]|clk          ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[4]|clk          ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[5]|clk          ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[6]|clk          ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[7]|clk          ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k|q                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_8k~clkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|clk_slow|clk            ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[0]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[1]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[2]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[3]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[4]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[5]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[6]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_8k ; Rise       ; cg|count_2[7]|clk          ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClkGen:cg|clk_slow'                                                             ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------+
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]                 ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]                 ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]                 ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]                 ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]                 ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]                 ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]                 ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]                 ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]|clk             ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; cg|clk_slow~clkctrl|outclk   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[0]|clk             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[1]|clk             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[2]|clk             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[3]|clk             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[4]|clk             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[5]|clk             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[6]|clk             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_slow ; Rise       ; led_1_reg[7]|clk             ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClkGen:cg|clk_512'                                                            ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|clk_8k            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[0]          ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[1]          ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[2]          ;
; -1.899 ; 1.000        ; 2.899          ; Min Period       ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[3]          ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|clk_8k            ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[0]          ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[1]          ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[2]          ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[3]          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|clk_8k            ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[0]          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[1]          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[2]          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; ClkGen:cg|sum_2[3]          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_8k|clk               ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[0]|clk             ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[1]|clk             ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[2]|clk             ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[3]|clk             ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512|q                ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512~clkctrl|inclk[0] ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_512~clkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|clk_8k|clk               ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[0]|clk             ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[1]|clk             ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[2]|clk             ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; ClkGen:cg|clk_512 ; Rise       ; cg|sum_2[3]|clk             ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_1[*]  ; ClkGen:cg|clk_slow ; 4.472 ; 4.633 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[0] ; ClkGen:cg|clk_slow ; 3.541 ; 3.619 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[1] ; ClkGen:cg|clk_slow ; 3.524 ; 3.608 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[2] ; ClkGen:cg|clk_slow ; 3.526 ; 3.604 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[3] ; ClkGen:cg|clk_slow ; 4.472 ; 4.633 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[4] ; ClkGen:cg|clk_slow ; 3.728 ; 3.832 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[5] ; ClkGen:cg|clk_slow ; 4.246 ; 4.391 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[6] ; ClkGen:cg|clk_slow ; 3.558 ; 3.649 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[7] ; ClkGen:cg|clk_slow ; 4.408 ; 4.621 ; Rise       ; ClkGen:cg|clk_slow ;
; led_2[*]  ; ClkGen:cg|clk_slow ; 4.074 ; 4.217 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[0] ; ClkGen:cg|clk_slow ; 3.528 ; 3.610 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[1] ; ClkGen:cg|clk_slow ; 3.680 ; 3.781 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[2] ; ClkGen:cg|clk_slow ; 3.685 ; 3.779 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[3] ; ClkGen:cg|clk_slow ; 4.074 ; 4.217 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[4] ; ClkGen:cg|clk_slow ; 3.728 ; 3.832 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[5] ; ClkGen:cg|clk_slow ; 3.520 ; 3.596 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[6] ; ClkGen:cg|clk_slow ; 3.537 ; 3.624 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[7] ; ClkGen:cg|clk_slow ; 3.549 ; 3.627 ; Rise       ; ClkGen:cg|clk_slow ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_1[*]  ; ClkGen:cg|clk_slow ; 3.399 ; 3.476 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[0] ; ClkGen:cg|clk_slow ; 3.414 ; 3.491 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[1] ; ClkGen:cg|clk_slow ; 3.399 ; 3.480 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[2] ; ClkGen:cg|clk_slow ; 3.400 ; 3.476 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[3] ; ClkGen:cg|clk_slow ; 4.306 ; 4.460 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[4] ; ClkGen:cg|clk_slow ; 3.594 ; 3.695 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[5] ; ClkGen:cg|clk_slow ; 4.089 ; 4.228 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[6] ; ClkGen:cg|clk_slow ; 3.431 ; 3.519 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[7] ; ClkGen:cg|clk_slow ; 4.244 ; 4.447 ; Rise       ; ClkGen:cg|clk_slow ;
; led_2[*]  ; ClkGen:cg|clk_slow ; 3.394 ; 3.468 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[0] ; ClkGen:cg|clk_slow ; 3.402 ; 3.481 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[1] ; ClkGen:cg|clk_slow ; 3.548 ; 3.646 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[2] ; ClkGen:cg|clk_slow ; 3.553 ; 3.644 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[3] ; ClkGen:cg|clk_slow ; 3.926 ; 4.064 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[4] ; ClkGen:cg|clk_slow ; 3.594 ; 3.695 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[5] ; ClkGen:cg|clk_slow ; 3.394 ; 3.468 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[6] ; ClkGen:cg|clk_slow ; 3.410 ; 3.495 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[7] ; ClkGen:cg|clk_slow ; 3.422 ; 3.498 ; Rise       ; ClkGen:cg|clk_slow ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; DA[0]      ; DB[0]       ; 3.844 ;    ;    ; 4.469 ;
; DA[1]      ; DB[1]       ; 3.765 ;    ;    ; 4.367 ;
; DA[2]      ; DB[2]       ; 3.729 ;    ;    ; 4.321 ;
; DA[3]      ; DB[3]       ; 3.926 ;    ;    ; 4.559 ;
; DA[4]      ; DB[4]       ; 4.123 ;    ;    ; 4.806 ;
; DA[5]      ; DB[5]       ; 3.721 ;    ;    ; 4.305 ;
; DA[6]      ; DB[6]       ; 4.022 ;    ;    ; 4.681 ;
; DA[7]      ; DB[7]       ; 3.496 ;    ;    ; 4.042 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; DA[0]      ; DB[0]       ; 3.719 ;    ;    ; 4.333 ;
; DA[1]      ; DB[1]       ; 3.643 ;    ;    ; 4.236 ;
; DA[2]      ; DB[2]       ; 3.608 ;    ;    ; 4.192 ;
; DA[3]      ; DB[3]       ; 3.797 ;    ;    ; 4.419 ;
; DA[4]      ; DB[4]       ; 3.986 ;    ;    ; 4.657 ;
; DA[5]      ; DB[5]       ; 3.601 ;    ;    ; 4.177 ;
; DA[6]      ; DB[6]       ; 3.889 ;    ;    ; 4.537 ;
; DA[7]      ; DB[7]       ; 3.384 ;    ;    ; 3.924 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+---------------------+---------+--------+----------+---------+---------------------+
; Clock               ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack    ; -1.411  ; -0.416 ; N/A      ; N/A     ; -3.000              ;
;  ClkGen:cg|clk_512  ; -1.130  ; -0.416 ; N/A      ; N/A     ; -1.899              ;
;  ClkGen:cg|clk_8k   ; -1.411  ; -0.337 ; N/A      ; N/A     ; -1.899              ;
;  ClkGen:cg|clk_slow ; -1.345  ; 0.190  ; N/A      ; N/A     ; -1.899              ;
;  sys_clk            ; -1.353  ; -0.370 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS     ; -30.382 ; -1.043 ; 0.0      ; 0.0     ; -66.283             ;
;  ClkGen:cg|clk_512  ; -3.165  ; -0.416 ; N/A      ; N/A     ; -9.495              ;
;  ClkGen:cg|clk_8k   ; -9.881  ; -0.337 ; N/A      ; N/A     ; -17.091             ;
;  ClkGen:cg|clk_slow ; -7.235  ; 0.000  ; N/A      ; N/A     ; -15.192             ;
;  sys_clk            ; -10.101 ; -0.370 ; N/A      ; N/A     ; -24.505             ;
+---------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_1[*]  ; ClkGen:cg|clk_slow ; 9.733 ; 9.462 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[0] ; ClkGen:cg|clk_slow ; 7.537 ; 7.483 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[1] ; ClkGen:cg|clk_slow ; 7.498 ; 7.455 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[2] ; ClkGen:cg|clk_slow ; 7.510 ; 7.458 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[3] ; ClkGen:cg|clk_slow ; 9.733 ; 9.442 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[4] ; ClkGen:cg|clk_slow ; 7.960 ; 7.881 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[5] ; ClkGen:cg|clk_slow ; 9.195 ; 8.977 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[6] ; ClkGen:cg|clk_slow ; 7.567 ; 7.528 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[7] ; ClkGen:cg|clk_slow ; 9.508 ; 9.462 ; Rise       ; ClkGen:cg|clk_slow ;
; led_2[*]  ; ClkGen:cg|clk_slow ; 8.811 ; 8.637 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[0] ; ClkGen:cg|clk_slow ; 7.540 ; 7.477 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[1] ; ClkGen:cg|clk_slow ; 7.862 ; 7.793 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[2] ; ClkGen:cg|clk_slow ; 7.875 ; 7.792 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[3] ; ClkGen:cg|clk_slow ; 8.811 ; 8.637 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[4] ; ClkGen:cg|clk_slow ; 7.960 ; 7.881 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[5] ; ClkGen:cg|clk_slow ; 7.497 ; 7.441 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[6] ; ClkGen:cg|clk_slow ; 7.526 ; 7.490 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[7] ; ClkGen:cg|clk_slow ; 7.544 ; 7.493 ; Rise       ; ClkGen:cg|clk_slow ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_1[*]  ; ClkGen:cg|clk_slow ; 3.399 ; 3.476 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[0] ; ClkGen:cg|clk_slow ; 3.414 ; 3.491 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[1] ; ClkGen:cg|clk_slow ; 3.399 ; 3.480 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[2] ; ClkGen:cg|clk_slow ; 3.400 ; 3.476 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[3] ; ClkGen:cg|clk_slow ; 4.306 ; 4.460 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[4] ; ClkGen:cg|clk_slow ; 3.594 ; 3.695 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[5] ; ClkGen:cg|clk_slow ; 4.089 ; 4.228 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[6] ; ClkGen:cg|clk_slow ; 3.431 ; 3.519 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_1[7] ; ClkGen:cg|clk_slow ; 4.244 ; 4.447 ; Rise       ; ClkGen:cg|clk_slow ;
; led_2[*]  ; ClkGen:cg|clk_slow ; 3.394 ; 3.468 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[0] ; ClkGen:cg|clk_slow ; 3.402 ; 3.481 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[1] ; ClkGen:cg|clk_slow ; 3.548 ; 3.646 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[2] ; ClkGen:cg|clk_slow ; 3.553 ; 3.644 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[3] ; ClkGen:cg|clk_slow ; 3.926 ; 4.064 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[4] ; ClkGen:cg|clk_slow ; 3.594 ; 3.695 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[5] ; ClkGen:cg|clk_slow ; 3.394 ; 3.468 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[6] ; ClkGen:cg|clk_slow ; 3.410 ; 3.495 ; Rise       ; ClkGen:cg|clk_slow ;
;  led_2[7] ; ClkGen:cg|clk_slow ; 3.422 ; 3.498 ; Rise       ; ClkGen:cg|clk_slow ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; DA[0]      ; DB[0]       ; 7.949 ;    ;    ; 8.178 ;
; DA[1]      ; DB[1]       ; 7.813 ;    ;    ; 8.005 ;
; DA[2]      ; DB[2]       ; 7.742 ;    ;    ; 7.924 ;
; DA[3]      ; DB[3]       ; 8.191 ;    ;    ; 8.408 ;
; DA[4]      ; DB[4]       ; 8.556 ;    ;    ; 8.816 ;
; DA[5]      ; DB[5]       ; 7.738 ;    ;    ; 7.885 ;
; DA[6]      ; DB[6]       ; 8.357 ;    ;    ; 8.617 ;
; DA[7]      ; DB[7]       ; 7.248 ;    ;    ; 7.401 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; DA[0]      ; DB[0]       ; 3.719 ;    ;    ; 4.333 ;
; DA[1]      ; DB[1]       ; 3.643 ;    ;    ; 4.236 ;
; DA[2]      ; DB[2]       ; 3.608 ;    ;    ; 4.192 ;
; DA[3]      ; DB[3]       ; 3.797 ;    ;    ; 4.419 ;
; DA[4]      ; DB[4]       ; 3.986 ;    ;    ; 4.657 ;
; DA[5]      ; DB[5]       ; 3.601 ;    ;    ; 4.177 ;
; DA[6]      ; DB[6]       ; 3.889 ;    ;    ; 4.537 ;
; DA[7]      ; DB[7]       ; 3.384 ;    ;    ; 3.924 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; DB[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_1[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_2[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_2[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_2[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_2[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_2[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_2[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_2[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_2[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DA[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DA[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DA[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DA[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DA[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DA[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DA[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DA[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_1[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_2[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_1[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_2[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_1[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_2[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; 45       ; 0        ; 0        ; 0        ;
; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k   ; 1        ; 1        ; 0        ; 0        ;
; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512  ; 1        ; 1        ; 0        ; 0        ;
; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; 20       ; 0        ; 0        ; 0        ;
; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 36       ; 0        ; 0        ; 0        ;
; ClkGen:cg|clk_512  ; sys_clk            ; 1        ; 1        ; 0        ; 0        ;
; sys_clk            ; sys_clk            ; 48       ; 0        ; 0        ; 0        ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_8k   ; 45       ; 0        ; 0        ; 0        ;
; ClkGen:cg|clk_slow ; ClkGen:cg|clk_8k   ; 1        ; 1        ; 0        ; 0        ;
; ClkGen:cg|clk_8k   ; ClkGen:cg|clk_512  ; 1        ; 1        ; 0        ; 0        ;
; ClkGen:cg|clk_512  ; ClkGen:cg|clk_512  ; 20       ; 0        ; 0        ; 0        ;
; ClkGen:cg|clk_slow ; ClkGen:cg|clk_slow ; 36       ; 0        ; 0        ; 0        ;
; ClkGen:cg|clk_512  ; sys_clk            ; 1        ; 1        ; 0        ; 0        ;
; sys_clk            ; sys_clk            ; 48       ; 0        ; 0        ; 0        ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 10.1 Build 153 11/29/2010 SJ Full Version
    Info: Processing started: Thu Oct 29 20:38:19 2015
Info: Command: quartus_sta CommModem -c CommModem
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'CommModem.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name ClkGen:cg|clk_slow ClkGen:cg|clk_slow
    Info: create_clock -period 1.000 -name ClkGen:cg|clk_8k ClkGen:cg|clk_8k
    Info: create_clock -period 1.000 -name ClkGen:cg|clk_512 ClkGen:cg|clk_512
    Info: create_clock -period 1.000 -name sys_clk sys_clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -rise_to [get_clocks {sys_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -fall_to [get_clocks {sys_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -rise_to [get_clocks {sys_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -fall_to [get_clocks {sys_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -rise_to [get_clocks {sys_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -fall_to [get_clocks {sys_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -rise_to [get_clocks {sys_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -fall_to [get_clocks {sys_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {sys_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {sys_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {sys_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {sys_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {sys_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {sys_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {sys_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {sys_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.411
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.411        -9.881 ClkGen:cg|clk_8k 
    Info:    -1.353       -10.101 sys_clk 
    Info:    -1.345        -7.235 ClkGen:cg|clk_slow 
    Info:    -1.130        -3.165 ClkGen:cg|clk_512 
Info: Worst-case hold slack is -0.416
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.416        -0.416 ClkGen:cg|clk_512 
    Info:    -0.307        -0.307 ClkGen:cg|clk_8k 
    Info:    -0.155        -0.155 sys_clk 
    Info:     0.459         0.000 ClkGen:cg|clk_slow 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -19.357 sys_clk 
    Info:    -1.487       -13.383 ClkGen:cg|clk_8k 
    Info:    -1.487       -11.896 ClkGen:cg|clk_slow 
    Info:    -1.487        -7.435 ClkGen:cg|clk_512 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -rise_to [get_clocks {sys_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -fall_to [get_clocks {sys_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -rise_to [get_clocks {sys_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -fall_to [get_clocks {sys_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -rise_to [get_clocks {sys_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -fall_to [get_clocks {sys_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -rise_to [get_clocks {sys_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -fall_to [get_clocks {sys_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {sys_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {sys_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {sys_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {sys_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {sys_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {sys_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {sys_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {sys_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.268
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.268        -8.173 ClkGen:cg|clk_8k 
    Info:    -1.186        -8.269 sys_clk 
    Info:    -1.098        -5.839 ClkGen:cg|clk_slow 
    Info:    -0.942        -2.513 ClkGen:cg|clk_512 
Info: Worst-case hold slack is -0.261
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.261        -0.261 ClkGen:cg|clk_512 
    Info:    -0.198        -0.198 ClkGen:cg|clk_8k 
    Info:    -0.054        -0.054 sys_clk 
    Info:     0.411         0.000 ClkGen:cg|clk_slow 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -19.357 sys_clk 
    Info:    -1.487       -13.383 ClkGen:cg|clk_8k 
    Info:    -1.487       -11.896 ClkGen:cg|clk_slow 
    Info:    -1.487        -7.435 ClkGen:cg|clk_512 
Info: Analyzing Fast 1200mV 0C Model
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -rise_to [get_clocks {sys_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -fall_to [get_clocks {sys_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -rise_to [get_clocks {sys_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -fall_to [get_clocks {sys_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -rise_to [get_clocks {sys_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -fall_to [get_clocks {sys_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -rise_to [get_clocks {sys_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -fall_to [get_clocks {sys_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sys_clk}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sys_clk}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_slow}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {sys_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {sys_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {sys_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {sys_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {sys_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {sys_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {sys_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {sys_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_512}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_slow}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_512}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -rise_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ClkGen:cg|clk_8k}] -fall_to [get_clocks {ClkGen:cg|clk_8k}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.053
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.053        -0.085 ClkGen:cg|clk_8k 
    Info:    -0.025        -0.025 ClkGen:cg|clk_slow 
    Info:    -0.017        -0.030 sys_clk 
    Info:     0.077         0.000 ClkGen:cg|clk_512 
Info: Worst-case hold slack is -0.370
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.370        -0.370 sys_clk 
    Info:    -0.337        -0.337 ClkGen:cg|clk_8k 
    Info:    -0.336        -0.336 ClkGen:cg|clk_512 
    Info:     0.190         0.000 ClkGen:cg|clk_slow 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -24.505 sys_clk 
    Info:    -1.899       -17.091 ClkGen:cg|clk_8k 
    Info:    -1.899       -15.192 ClkGen:cg|clk_slow 
    Info:    -1.899        -9.495 ClkGen:cg|clk_512 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 403 megabytes
    Info: Processing ended: Thu Oct 29 20:38:24 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


