Timing Analyzer report for TuringMachine
Wed Dec 22 11:04:39 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Hold: 'clk'
 13. Recovery: 'clk'
 14. Removal: 'clk'
 15. Setup Transfers
 16. Hold Transfers
 17. Recovery Transfers
 18. Removal Transfers
 19. Report TCCS
 20. Report RSKM
 21. Unconstrained Paths Summary
 22. Clock Status Summary
 23. Unconstrained Input Ports
 24. Unconstrained Output Ports
 25. Unconstrained Input Ports
 26. Unconstrained Output Ports
 27. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; TuringMachine                                       ;
; Device Family         ; MAX V                                               ;
; Device Name           ; 5M2210ZF256C4                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Slow Model                                          ;
; Rise/Fall Delays      ; Unavailable                                         ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Fmax Summary                                   ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 70.1 MHz ; 70.1 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -13.265 ; -3713.761     ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.137 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Recovery Summary               ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.524 ; -579.072      ;
+-------+--------+---------------+


+-------------------------------+
; Removal Summary               ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 5.074 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                                                                          ;
+---------+----------------------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                        ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.265 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.994     ;
; -13.147 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst28|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.876     ;
; -13.063 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.792     ;
; -13.063 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst1|inst2 ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.792     ;
; -13.057 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; ControlUnit:inst18|s12:s_12|dff                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 13.786     ;
; -13.036 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.765     ;
; -13.031 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst1|inst2 ; ControlUnit:inst18|s12:s_12|dff                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 13.760     ;
; -13.016 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst2|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.745     ;
; -12.939 ; ControlUnit:inst18|s7:inst5|inst                                                 ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.668     ;
; -12.925 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst31|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.654     ;
; -12.911 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst9|reg_1bit:inst1|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.640     ;
; -12.901 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst20|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.630     ;
; -12.889 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; tape_64:tapereg|reg_2bit:inst28|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.618     ;
; -12.880 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst15|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.609     ;
; -12.834 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.563     ;
; -12.834 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst1|inst2 ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.563     ;
; -12.821 ; ControlUnit:inst18|s7:inst5|inst                                                 ; tape_64:tapereg|reg_2bit:inst28|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.550     ;
; -12.814 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst2|inst2  ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.543     ;
; -12.814 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst2|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.543     ;
; -12.814 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst1|inst2 ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst2|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.543     ;
; -12.810 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst1|inst2  ; tape_64:tapereg|reg_2bit:inst28|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.539     ;
; -12.747 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst2|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.476     ;
; -12.747 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst1|inst2  ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.476     ;
; -12.731 ; ControlUnit:inst18|s7:inst5|inst                                                 ; ControlUnit:inst18|s12:s_12|dff                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 13.460     ;
; -12.710 ; ControlUnit:inst18|s7:inst5|inst                                                 ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.439     ;
; -12.696 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst2|inst2  ; tape_64:tapereg|reg_2bit:inst28|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.425     ;
; -12.695 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; ControlUnit:inst18|s9:s_9|dff                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 13.424     ;
; -12.690 ; ControlUnit:inst18|s7:inst5|inst                                                 ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst2|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.419     ;
; -12.670 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst37|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.399     ;
; -12.669 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst1|inst2 ; ControlUnit:inst18|s9:s_9|dff                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 13.398     ;
; -12.667 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; tape_64:tapereg|reg_2bit:inst31|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.396     ;
; -12.653 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; tape_64:tapereg|reg_2bit:inst9|reg_1bit:inst1|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.382     ;
; -12.647 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst57|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.376     ;
; -12.647 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst1|inst2 ; tape_64:tapereg|reg_2bit:inst28|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.376     ;
; -12.643 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; tape_64:tapereg|reg_2bit:inst20|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.372     ;
; -12.622 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; tape_64:tapereg|reg_2bit:inst15|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.351     ;
; -12.599 ; ControlUnit:inst18|s7:inst5|inst                                                 ; tape_64:tapereg|reg_2bit:inst31|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.328     ;
; -12.592 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst21|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.321     ;
; -12.588 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst1|inst2  ; tape_64:tapereg|reg_2bit:inst31|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.317     ;
; -12.585 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst45|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.314     ;
; -12.585 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst2|inst2  ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.314     ;
; -12.585 ; ControlUnit:inst18|s7:inst5|inst                                                 ; tape_64:tapereg|reg_2bit:inst9|reg_1bit:inst1|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.314     ;
; -12.584 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst13|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.313     ;
; -12.575 ; ControlUnit:inst18|s7:inst5|inst                                                 ; tape_64:tapereg|reg_2bit:inst20|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.304     ;
; -12.574 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst1|inst2  ; tape_64:tapereg|reg_2bit:inst9|reg_1bit:inst1|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.303     ;
; -12.572 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst47|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.301     ;
; -12.565 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst2|inst2  ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst2|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.294     ;
; -12.564 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst1|inst2  ; tape_64:tapereg|reg_2bit:inst20|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.293     ;
; -12.556 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst25|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.285     ;
; -12.554 ; ControlUnit:inst18|s7:inst5|inst                                                 ; tape_64:tapereg|reg_2bit:inst15|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.283     ;
; -12.548 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst23|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.277     ;
; -12.545 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst2|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.274     ;
; -12.545 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst1|inst2 ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst2|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.274     ;
; -12.544 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst5|reg_1bit:inst1|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.273     ;
; -12.543 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst1|inst2  ; tape_64:tapereg|reg_2bit:inst15|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.272     ;
; -12.539 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst44|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.268     ;
; -12.538 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst27|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.267     ;
; -12.527 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst11|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.256     ;
; -12.524 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst29|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.253     ;
; -12.518 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst8|reg_1bit:inst1|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.247     ;
; -12.518 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst1|inst2  ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.247     ;
; -12.506 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst2|reg_1bit:inst1|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.235     ;
; -12.498 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst1|inst2  ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst2|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.227     ;
; -12.476 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst13|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.205     ;
; -12.475 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst3|reg_1bit:inst1|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.204     ;
; -12.474 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst2|inst2  ; tape_64:tapereg|reg_2bit:inst31|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.203     ;
; -12.473 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; ControlUnit:inst18|s12:s_12|dff                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 13.202     ;
; -12.460 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst2|inst2  ; tape_64:tapereg|reg_2bit:inst9|reg_1bit:inst1|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.189     ;
; -12.450 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst2|inst2  ; tape_64:tapereg|reg_2bit:inst20|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.179     ;
; -12.429 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst2|inst2  ; tape_64:tapereg|reg_2bit:inst15|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.158     ;
; -12.425 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst1|inst2 ; tape_64:tapereg|reg_2bit:inst31|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.154     ;
; -12.421 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst5|reg_1bit:inst|inst2                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.150     ;
; -12.421 ; ControlUnit:inst18|s7:inst5|inst                                                 ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst2|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.150     ;
; -12.411 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst1|inst2 ; tape_64:tapereg|reg_2bit:inst9|reg_1bit:inst1|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.140     ;
; -12.410 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst15|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.139     ;
; -12.406 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst12|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.135     ;
; -12.401 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst1|inst2 ; tape_64:tapereg|reg_2bit:inst20|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.130     ;
; -12.399 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst61|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.128     ;
; -12.381 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst61|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.110     ;
; -12.380 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst1|inst2 ; tape_64:tapereg|reg_2bit:inst15|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.109     ;
; -12.369 ; ControlUnit:inst18|s7:inst5|inst                                                 ; ControlUnit:inst18|s9:s_9|dff                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 13.098     ;
; -12.364 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst17|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.093     ;
; -12.344 ; ControlUnit:inst18|s7:inst5|inst                                                 ; tape_64:tapereg|reg_2bit:inst37|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.073     ;
; -12.341 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst1|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.070     ;
; -12.335 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst7|reg_1bit:inst|inst2                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.064     ;
; -12.334 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; tape_64:tapereg|reg_2bit:inst21|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.063     ;
; -12.332 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst52|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.061     ;
; -12.328 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst60|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.057     ;
; -12.327 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst1|inst2  ; ControlUnit:inst18|s12:s_12|dff                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 13.056     ;
; -12.326 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; tape_64:tapereg|reg_2bit:inst13|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.055     ;
; -12.324 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst49|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.053     ;
; -12.321 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst63|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.050     ;
; -12.321 ; ControlUnit:inst18|s7:inst5|inst                                                 ; tape_64:tapereg|reg_2bit:inst57|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.050     ;
; -12.320 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; tape_64:tapereg|reg_2bit:inst37|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.049     ;
; -12.317 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst|inst2   ; tape_64:tapereg|reg_2bit:inst53|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.046     ;
; -12.309 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst2|inst2  ; ControlUnit:inst18|s12:s_12|dff                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 13.038     ;
; -12.308 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst1|inst2 ; tape_64:tapereg|reg_2bit:inst37|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.037     ;
; -12.298 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; tape_64:tapereg|reg_2bit:inst25|reg_1bit:inst1|inst2               ; clk          ; clk         ; 1.000        ; 0.000      ; 13.027     ;
; -12.297 ; TableRegister:tableReg|SymbolRegister:inst2|Register2:inst|Register1:inst|inst2  ; tape_64:tapereg|reg_2bit:inst57|reg_1bit:inst|inst2                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.026     ;
; -12.296 ; TableRegister:tableReg|StateRegister:inst1|Register3:reg3|Register1:inst2|inst2  ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst2|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.025     ;
+---------+----------------------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.137 ; keypad:inst3|ud_trigger:inst|inst2                                                              ; keypad:inst3|ud_trigger:inst|inst3                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.316      ;
; 1.143 ; keypad:inst3|ud_trigger:inst3|inst2                                                             ; keypad:inst3|ud_trigger:inst3|inst3                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.322      ;
; 1.147 ; keypad:inst3|ud_trigger:inst5|inst2                                                             ; keypad:inst3|ud_trigger:inst5|inst3                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.326      ;
; 1.151 ; keypad:inst3|ud_trigger:inst2|inst2                                                             ; keypad:inst3|ud_trigger:inst2|inst3                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.330      ;
; 1.157 ; keypad:inst3|ud_trigger:inst6|inst2                                                             ; keypad:inst3|ud_trigger:inst6|inst3                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.336      ;
; 1.175 ; ControlUnit:inst18|s3456:inst8|inst                                                             ; ControlUnit:inst18|s3456:inst7|inst                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.354      ;
; 1.348 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[19]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[19]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.349 ; SegDisplay:inst2|count_8:inst|Register1:reg_b|inst2                                             ; SegDisplay:inst2|count_8:inst|Register1:reg_b|inst2                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.528      ;
; 1.350 ; SegDisplay:inst2|count_8:inst|Register1:reg_b|inst2                                             ; SegDisplay:inst2|count_8:inst|Register1:reg_a|inst2                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.370 ; keypad:inst3|ud_trigger:inst4|inst2                                                             ; keypad:inst3|ud_trigger:inst4|inst3                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.468 ; keypad:inst3|ud_trigger:inst7|inst2                                                             ; keypad:inst3|ud_trigger:inst7|inst3                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.647      ;
; 1.642 ; SegDisplay:inst2|count_8:inst|Register1:reg_c|inst2                                             ; SegDisplay:inst2|count_8:inst|Register1:reg_c|inst2                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.821      ;
; 1.662 ; SegDisplay:inst2|count_8:inst|Register1:reg_c|inst2                                             ; SegDisplay:inst2|count_8:inst|Register1:reg_a|inst2                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.841      ;
; 1.662 ; SegDisplay:inst2|count_8:inst|Register1:reg_c|inst2                                             ; SegDisplay:inst2|count_8:inst|Register1:reg_b|inst2                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.841      ;
; 1.712 ; SegDisplay:inst2|count_8:inst|Register1:reg_a|inst2                                             ; SegDisplay:inst2|count_8:inst|Register1:reg_a|inst2                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.719 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[0]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[0]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.719 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[10]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[10]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.720 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[7]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[7]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.720 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[17]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[17]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.727 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[1]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[1]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.727 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[11]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[11]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.728 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[2]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[2]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.728 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[9]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[9]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.728 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[12]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[12]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.756 ; ControlUnit:inst18|s1:inst2|inst                                                                ; ControlUnit:inst18|s8:inst3|dff                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.935      ;
; 1.804 ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst|inst2                                ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst|inst2                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.983      ;
; 1.805 ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst2|inst2                               ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst2|inst2                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.984      ;
; 1.805 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[3]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[3]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.984      ;
; 1.805 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[8]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[8]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.984      ;
; 1.805 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[13]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[13]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.984      ;
; 1.805 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[18]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[18]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.984      ;
; 1.812 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[5]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[5]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.991      ;
; 1.812 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[6]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[6]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.991      ;
; 1.812 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[15]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[15]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.991      ;
; 1.812 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[16]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[16]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.991      ;
; 1.813 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[14]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[14]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.992      ;
; 1.813 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[4]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[4]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.992      ;
; 1.827 ; ControlUnit:inst18|s12:s_12|dff                                                                 ; ControlUnit:inst18|s12:s_12|dff                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.006      ;
; 1.888 ; ControlUnit:inst18|s2:inst|inst                                                                 ; ControlUnit:inst18|s2:inst|inst                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.951 ; TableRegister:tableReg|Register3:nextState|Register1:inst1|inst2                                ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row0|Register8:inst6|Register1:inst16|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.130      ;
; 1.979 ; TableRegister:tableReg|Register2:moveReg|Register1:inst1|inst2                                  ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row1|Register8:inst7|Register1:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.158      ;
; 2.000 ; TableRegister:tableReg|Register2:moveReg|Register1:inst1|inst2                                  ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row0|Register8:inst6|Register1:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.179      ;
; 2.018 ; TableRegister:tableReg|Register2:writeSymbol|Register1:inst|inst2                               ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row5|Register8:inst6|Register1:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.197      ;
; 2.019 ; keypad:inst3|ud_trigger:inst1|inst2                                                             ; keypad:inst3|ud_trigger:inst1|inst3                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.198      ;
; 2.034 ; ControlUnit:inst18|s3456:inst9|inst                                                             ; ControlUnit:inst18|s3456:inst8|inst                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.213      ;
; 2.049 ; TableRegister:tableReg|Register2:moveReg|Register1:inst1|inst2                                  ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row3|Register8:inst6|Register1:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.228      ;
; 2.050 ; TableRegister:tableReg|Register2:moveReg|Register1:inst1|inst2                                  ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row0|Register8:inst7|Register1:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.229      ;
; 2.056 ; TableRegister:tableReg|Register2:writeSymbol|Register1:inst1|inst2                              ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row5|Register8:inst6|Register1:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.235      ;
; 2.092 ; ControlUnit:inst18|s12:s_12|dff                                                                 ; Cursor:inst5|Register2:inst23|Register1:inst1|inst2                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.271      ;
; 2.148 ; TableRegister:tableReg|Register3:nextState|Register1:inst2|inst2                                ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row1|Register8:inst7|Register1:inst17|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.327      ;
; 2.181 ; ControlUnit:inst18|s13:inst4|dffinst                                                            ; ControlUnit:inst18|s1:inst2|inst                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.360      ;
; 2.188 ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst2|inst2                              ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst2|inst2                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.367      ;
; 2.222 ; ControlUnit:inst18|s_11                                                                         ; ControlUnit:inst18|s9:s_9|dff                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.401      ;
; 2.225 ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst1|inst2                               ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst1|inst2                              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.404      ;
; 2.256 ; ControlUnit:inst18|s_11                                                                         ; IsStable:inst4|Register2:moveReg|Register1:inst1|inst2                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.435      ;
; 2.256 ; ControlUnit:inst18|s_11                                                                         ; IsStable:inst4|Register3:curReg|Register1:inst1|inst2                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.435      ;
; 2.346 ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row0|Register8:inst11|Register1:inst13|inst2 ; IsStable:inst4|Register2:writeReg|Register1:inst1|inst2                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.525      ;
; 2.347 ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst|inst2                                ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst1|inst2                              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.526      ;
; 2.380 ; TableRegister:tableReg|Register3:nextState|Register1:inst2|inst2                                ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row0|Register8:inst6|Register1:inst17|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.559      ;
; 2.381 ; TableRegister:tableReg|Register3:nextState|Register1:inst2|inst2                                ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row1|Register8:inst6|Register1:inst17|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.560      ;
; 2.395 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[0]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[1]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.574      ;
; 2.395 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[10]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[11]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.574      ;
; 2.396 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[7]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[8]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.575      ;
; 2.396 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[17]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[18]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.575      ;
; 2.403 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[1]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[2]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.582      ;
; 2.403 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[11]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[12]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.582      ;
; 2.404 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[2]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[3]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.583      ;
; 2.404 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[12]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[13]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.583      ;
; 2.427 ; ControlUnit:inst18|s_11                                                                         ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst2|inst2                              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.606      ;
; 2.428 ; ControlUnit:inst18|s_11                                                                         ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst2|inst2                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.607      ;
; 2.431 ; ControlUnit:inst18|s_11                                                                         ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst1|inst2                              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.610      ;
; 2.437 ; TableRegister:tableReg|Register3:nextState|Register1:inst1|inst2                                ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row0|Register8:inst7|Register1:inst16|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.616      ;
; 2.461 ; TableRegister:tableReg|Register3:nextState|Register1:inst1|inst2                                ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row1|Register8:inst7|Register1:inst16|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.640      ;
; 2.471 ; TableRegister:tableReg|Register2:moveReg|Register1:inst1|inst2                                  ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row3|Register8:inst7|Register1:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.650      ;
; 2.478 ; TableRegister:tableReg|Register3:nextState|Register1:inst1|inst2                                ; TableRegister:tableReg|SRAM32x8bit:sram|SRAM4x8bit:row3|Register8:inst7|Register1:inst16|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.657      ;
; 2.485 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[0]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[2]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.664      ;
; 2.485 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[10]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[12]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.664      ;
; 2.486 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[17]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[19]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.665      ;
; 2.486 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[7]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[9]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.665      ;
; 2.493 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[1]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[3]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.672      ;
; 2.493 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[11]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[13]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.672      ;
; 2.494 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[12]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[14]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.673      ;
; 2.494 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[2]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[4]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.673      ;
; 2.555 ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst1|inst2                               ; tape_64:tapereg|reg_2bit:inst19|reg_1bit:inst|inst2                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.734      ;
; 2.570 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[18]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[19]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.749      ;
; 2.570 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[8]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[9]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.749      ;
; 2.570 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[13]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[14]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.749      ;
; 2.570 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[3]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[4]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.749      ;
; 2.575 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[0]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[3]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.754      ;
; 2.575 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[10]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[13]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.754      ;
; 2.577 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[5]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[6]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.756      ;
; 2.577 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[6]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[7]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.756      ;
; 2.577 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[15]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[16]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.756      ;
; 2.577 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[16]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[17]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.756      ;
; 2.583 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[11]                                                    ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[14]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.762      ;
; 2.583 ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[1]                                                     ; clk_modifier:clkmod|PNU_CLK_DIV:inst|cnt[4]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.762      ;
; 2.608 ; ControlUnit:inst18|s0:s_0|inst                                                                  ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst2|inst2                              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.787      ;
; 2.608 ; ControlUnit:inst18|s0:s_0|inst                                                                  ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst1|inst2                              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.787      ;
; 2.608 ; ControlUnit:inst18|s0:s_0|inst                                                                  ; Cursor:inst5|Register6:inst2|Register3:inst|Register1:inst|inst2                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.787      ;
; 2.608 ; ControlUnit:inst18|s0:s_0|inst                                                                  ; Cursor:inst5|Register6:inst2|Register3:inst1|Register1:inst|inst2                              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.787      ;
+-------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clk'                                                                                                                                                            ;
+--------+--------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst3|reg_1bit:inst|inst2   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst10|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst9|reg_1bit:inst|inst2   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst8|reg_1bit:inst|inst2   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst7|reg_1bit:inst|inst2   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst22|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst21|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst19|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst20|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst34|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst33|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst32|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst31|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst46|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst45|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst43|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst44|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst58|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst57|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst56|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst55|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst64|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst63|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst59|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst60|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst24|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst23|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst39|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst40|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst38|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst37|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst54|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst53|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst5|reg_1bit:inst|inst2   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst30|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst29|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst48|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst47|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst62|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst61|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst15|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst14|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst13|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst27|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst28|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst26|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst25|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst42|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst41|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst11|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst12|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst18|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst17|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst35|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst36|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst51|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst52|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst50|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst49|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst2|reg_1bit:inst|inst2   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst1|reg_1bit:inst|inst2   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst4|reg_1bit:inst|inst2   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst6|reg_1bit:inst|inst2   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst16|reg_1bit:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst3|reg_1bit:inst1|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst9|reg_1bit:inst1|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst8|reg_1bit:inst1|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst13|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst22|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst21|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst19|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst20|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst26|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst25|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst34|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst33|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst32|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst31|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst38|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst37|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst46|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst45|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst43|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst44|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst50|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst49|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst58|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst57|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst55|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst56|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst59|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst60|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst64|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst63|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst23|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst15|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst30|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst29|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst5|reg_1bit:inst1|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.524 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst51|reg_1bit:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
+--------+--------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clk'                                                                                                                                                            ;
+-------+--------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst3|reg_1bit:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst10|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst9|reg_1bit:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst8|reg_1bit:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst7|reg_1bit:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst22|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst21|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst19|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst20|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst34|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst33|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst32|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst31|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst46|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst45|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst43|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst44|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst58|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst57|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst56|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst55|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst64|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst63|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst59|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst60|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst24|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst23|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst39|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst40|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst38|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst37|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst54|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst53|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst5|reg_1bit:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst30|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst29|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst48|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst47|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst62|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst61|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst15|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst14|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst13|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst27|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst28|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst26|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst25|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst42|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst41|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst11|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst12|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst18|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst17|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst35|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst36|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst51|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst52|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst50|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst49|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst2|reg_1bit:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst1|reg_1bit:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst4|reg_1bit:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst6|reg_1bit:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst16|reg_1bit:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst3|reg_1bit:inst1|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst9|reg_1bit:inst1|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst8|reg_1bit:inst1|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst13|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst22|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst21|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst19|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst20|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst26|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst25|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst34|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst33|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst32|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst31|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst38|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst37|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst46|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst45|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst43|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst44|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst50|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst49|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst58|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst57|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst55|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst56|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst59|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst60|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst64|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst63|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst23|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst15|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst30|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst29|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst5|reg_1bit:inst1|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.074 ; ControlUnit:inst18|s13:inst4|dffinst ; tape_64:tapereg|reg_2bit:inst51|reg_1bit:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 5.253      ;
+-------+--------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36213    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36213    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 128      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 128      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 1187  ; 1187 ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 752   ; 752  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; key0       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key2       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key3       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key4       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key5       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key6       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keyHash    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; quit       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rerun      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resume     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; com1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com2        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com5        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com6        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com7        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com8        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led5        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led6        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led7        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led8        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sega        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segc        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segd        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sege        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segf        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segg        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_a    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_b    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_c    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_d    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_e    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_f    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_g    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; key0       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key2       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key3       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key4       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key5       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key6       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keyHash    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; quit       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rerun      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resume     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; com1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com2        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com5        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com6        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com7        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; com8        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led5        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led6        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led7        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led8        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sega        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segc        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segd        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sege        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segf        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segg        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_a    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_b    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_c    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_d    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_e    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_f    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; single_g    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Dec 22 11:04:35 2021
Info: Command: quartus_sta TuringMachine -c TuringMachine
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TuringMachine.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.265
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.265           -3713.761 clk 
Info (332146): Worst-case hold slack is 1.137
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.137               0.000 clk 
Info (332146): Worst-case recovery slack is -4.524
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.524            -579.072 clk 
Info (332146): Worst-case removal slack is 5.074
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.074               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4695 megabytes
    Info: Processing ended: Wed Dec 22 11:04:39 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


