[
 {
  "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/ROM/rom_test/src/main.v",
  "InstLine" : 18,
  "InstName" : "topmodule",
  "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/ROM/rom_test/src/main.v",
  "ModuleLine" : 18,
  "ModuleName" : "topmodule",
  "SubInsts" : [
   {
    "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/ROM/rom_test/src/main.v",
    "InstLine" : 44,
    "InstName" : "rom",
    "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/ROM/rom_test/src/main.v",
    "ModuleLine" : 1,
    "ModuleName" : "rom_module"
   }
  ]
 }
]