## C部分
###	程序概览

``` C
// 宏定义能让后边的代码更简短
#define REG(add) (*(volatile unsigned int *)(add))  
//GPIO
#define PADDIR REG(0x4A101000)
#define PADOUT REG(0x4A101008)

int main()
{
    PADDIR = 1 << 13; // 设置 GPIO 的第 13 号引脚为输出模式
    int num = 850;    //周期数
    while (1)         // 循环
    {
		for (int j = 0;j<num;j++){
			PADOUT = 1 << 13;                // 设置 GPIO 的第 13 号输出高电平
			for (int i = 0; i < j; i++) // 软件延时
				;
			PADOUT = 0 << 13;  			 	 // 设置 GPIO 的第 13 号输出低电平
			for (int i = 0; i <num - j; i++) // 软件延时
				;
		}
		for (int j = num; j > 0; j--)
		{
			PADOUT = 1 << 13;                
			for (int i = j; i >0; i--) 
				;
			PADOUT = 0 << 13;                
			for (int i =num - j; i >0; i--) 
				;
		}
    }

    return 1;
}

```
为了让灯实现呼吸灯的效果，需要在亮灭切换之间增加延时，延时可以通过软件循环来实现，也可以通过定时器来实现。通过软件循环实现延时的代码比较简单，但无法保证时间精准，适合对时间精准程度要求不高的场景，如果要求时间精准，需使用定时器延时。因编写软件循环实现延时的代码较为容易，所以本节中让灯闪烁的示例代码将使用软件循环来进行延时。而灯闪烁过程中点亮时间与熄灭时间的不同会直接影响视觉效果，这个过程中增加点亮的时间，则可以看到灯更亮，反之灯就越暗。可以通过动态调控我们定义的一个周期内点亮与熄灭时间的占比，来实现呼吸灯缓慢点亮以及熄灭过程，具体步骤如下：
1. 设置 GPIO 的 13 号引脚为输出模式
2. 设置规定周期时间
3. 根据周期时间分配占空比
4. 点亮过程占空比逐渐增大
5. 熄灭过程占空比逐渐减小
6. 回到第4步



从代码中可以看出，直接使用C来实现呼吸灯是比较简单的。但是硬件是无法直接识别C语言的，必须经过一系列编译过程来将其转换成我们硬件能识别的代码。

### 编译与观察编译过程  
  
在初学 C/C++ 时，我们可能会被告知程序会从 `main()` 函数开始运行，但是实际上真的是这样的吗？接下来来看看如何编译这个 `main.c` 文件，再看看编译后得到的是什么。  
  
在终端中，输入如下命令来调用 RISC-V GCC 工具链去编译代码
```
riscv-none-embed-gcc -march=rv32imc -mabi=ilp32 -E -o main.i main.c              # 1 - 预处理
riscv-none-embed-gcc -march=rv32imc -mabi=ilp32 -S -o main.s main.i              # 2 - 编译
riscv-none-embed-gcc -march=rv32imc -mabi=ilp32 -c -o main.o main.s              # 3 - 汇编 main.s 文件
```
即可开始编译刚刚编写的 `main.c`。  
  
上边的命令中
- 参数 `-march=rv32imc` 中的 `rv32` 为指定编译器将面向 32 位的 rv32 内核编译程序，`imc` 表示内核支持整形指令(i)、乘除指令(m)和压缩指令(c)；
- 参数 `-mabi=ilp32` 是设置浮点参数传递规则，由于 YADAN Core 和 Zero-riscy 均不支持浮点扩展指令，所以设置为不需要浮点扩展指令的 `ilp32`；
- 参数 `--specs=nosys.specs` 表示使用精简的 C 库替代标准的 C 库；
- 最后的 `main.c` 是指定代码原文件。  

打开这个 `main.s` 文件就可以看到汇编代码。

---
这里可以具体介绍代码如何从.c->.i->.s->.o->.bin
<center>

![alt text](images\image-10.png)
</center>



---

## 汇编部分

### 程序概览

它主要由以下部分组成：
1. 函数的开头和初始化部分
2. 两个嵌套循环，用于控制呼吸灯的亮度变化
3. 函数的结尾部分

### 详细分析

#### 1. 函数的开头和初始化部分  

```assembly
.file	"main.c"
.option nopic
.text
.align	2
.globl	main
.type	main, @function
main:
	addi	sp,sp,-48      # 调整栈指针，分配 48 字节空间
	sw	s0,44(sp)      # 保存 s0 的值到栈中
	addi	s0,sp,48       # 设置 s0 为当前栈帧的基地址
	li	a5,1242566656   # 将立即数 1242566656 加载到 a5
	li	a4,8192         # 将立即数 8192 加载到 a4
	sw	a4,0(a5)        # 将 a4 的值存储到 a5 指向的地址
	li	a5,850          # 将立即数 850 加载到 a5
	sw	a5,-44(s0)      # 将 a5 的值存储到 s0 基地址的偏移 -44 处
```

这里的主要工作是调整栈指针，保存必要的寄存器，并初始化一些变量。具体来说：
- `addi sp, sp, -48`：调整栈指针，分配 48 字节的栈空间。
- `sw s0, 44(sp)`：将 s0 寄存器的值保存到栈中，以便以后恢复。
- `addi s0, sp, 48`：设置 s0 为当前栈帧的基地址。
- 加载和存储一些初始值，可能是与控制呼吸灯相关的寄存器和计数器。

#### 2. 主循环和第一个嵌套循环

```assembly
.L14:
	sw	zero,-20(s0)      # 将零存储到 s0 基地址的偏移 -20 处
	j	.L2
.L7:
	li	a5,1242566656
	addi	a5,a5,8
	li	a4,8192
	sw	a4,0(a5)
	sw	zero,-24(s0)
	j	.L3
.L4:
	lw	a5,-24(s0)
	addi	a5,a5,1
	sw	a5,-24(s0)
.L3:
	lw	a4,-24(s0)
	lw	a5,-20(s0)
	blt	a4,a5,.L4
	li	a5,1242566656
	addi	a5,a5,8
	sw	zero,0(a5)
	sw	zero,-28(s0)
	j	.L5
.L6:
	lw	a5,-28(s0)
	addi	a5,a5,1
	sw	a5,-28(s0)
.L5:
	lw	a4,-44(s0)
	lw	a5,-20(s0)
	sub	a5,a4,a5
	lw	a4,-28(s0)
	blt	a4,a5,.L6
	lw	a5,-20(s0)
	addi	a5,a5,1
	sw	a5,-20(s0)
.L2:
	lw	a4,-20(s0)
	lw	a5,-44(s0)
	blt	a4,a5,.L7
```

这部分代码包含一个主循环（从 `.L14` 开始）和一个嵌套的子循环（从 `.L7` 开始）。这些循环的目的是控制灯的亮度增加。具体操作如下：
- `sw zero, -20(s0)`：将零存储到 `s0` 基地址的偏移 `-20` 处，初始化一个计数器。
- `.L7` 到 `.L3`：这个子循环用于增加灯的亮度。`li a5, 1242566656` 和后续操作表明，程序正在向某个地址写入特定值来控制灯的亮度。
- `.L4` 到 `.L6`：这是一个内部循环，用于增加计数器的值并与 `-20(s0)` 处的值进行比较，直到达到某个阈值。

#### 3. 第二个嵌套循环

```assembly
lw	a5,-44(s0)
sw	a5,-32(s0)
j	.L8
.L13:
	li	a5,1242566656
	addi	a5,a5,8
	li	a4,8192
	sw	a4,0(a5)
	lw	a5,-32(s0)
	sw	a5,-36(s0)
	j	.L9
.L10:
	lw	a5,-36(s0)
	addi	a5,a5,-1
	sw	a5,-36(s0)
.L9:
	lw	a5,-36(s0)
	bgtz	a5,.L10
	li	a5,1242566656
	addi	a5,a5,8
	sw	zero,0(a5)
	lw	a4,-44(s0)
	lw	a5,-32(s0)
	sub	a5,a4,a5
	sw	a5,-40(s0)
	j	.L11
.L12:
	lw	a5,-40(s0)
	addi	a5,a5,-1
	sw	a5,-40(s0)
.L11:
	lw	a5,-40(s0)
	bgtz	a5,.L12
	lw	a5,-32(s0)
	addi	a5,a5,-1
	sw	a5,-32(s0)
.L8:
	lw	a5,-32(s0)
	bgtz	a5,.L13
	j	.L14
```

这个部分是第二个嵌套循环，用于控制灯的亮度减少。与前面的循环类似，但这里计数器的值逐渐减少，直到达到某个下限。具体操作如下：
- `lw a5, -44(s0)`：加载计数器初始值。
- 从 `.L13` 开始的循环：逐渐减少计数器的值并与 `-36(s0)` 处的值进行比较，直到达到某个下限。
- `li a5, 1242566656` 和后续操作再次控制灯的亮度。

#### 4. 函数的结尾部分

```assembly
.size	main, .-main
.ident	"GCC: (GNU MCU Eclipse RISC-V Embedded GCC, 64-bit) 8.2.0"
```

这部分代码定义了函数的大小，并标识了编译器的信息。

### 总结

这段代码通过两个嵌套循环不断调整灯的亮度，实现了一个简单的呼吸灯效果。程序的核心是通过加载和存储特定寄存器的值，控制灯的亮度逐渐增加和减少。但是我们的机器又是如何识别这段代码的呢？

---

## 指令介绍

### RISC-V

#### 简介
指令集架构（Instruction Set Architecture, ISA）是计算机体系结构的一个重要部分，它定义了计算机程序可以使用的指令、数据类型、寄存器、寻址模式、存储器架构、中断和外部设备接口等。这些定义确保了硬件和软件之间的接口标准化，从而使操作系统和应用程序能够在不同的计算机硬件上运行。

不同的指令集架构反映了设计者对同一功能的不同实现思路，以及对性能、能耗、复杂性、灵活性、兼容性等方面的不同权衡。常见的指令集架构有x86、ARM、MIPS和RISC-V等等。其中，由Intel主导的x86架构应用于绝大多数的个人电脑和服务器，由于流行较早，兼容性极强；ARM架构则在移动设备和嵌入式系统中占据主要地位，以其低功耗和高效能的特点著称；MIPS架构主要应用于早期的嵌入式设备，如今作为教学工具，在学术领域拥有持续的影响力。

尽管x86和ARM在市场上具有强大的地位和丰富的生态系统，RISC-V作为一个新兴的开放指令集架构，如今正在迅速崛起。RISC-V凭借其`自由使用`、`易于理解`、`扩展性强`和`开发门槛较低`等优势，在嵌入式系统、高性能计算以及教育和研究领域等等各种应用中越来越受到关注。

<center>

![alt text](images\image-1.png)
RISC-V处理器原型
</center>

#### 特点
1. **开源与开放**
    RISC-V由加州大学伯克利分校在2010年首次发布。其设计初衷是为了提供一个灵活、模块化且免费使用的架构，以促进计算机架构研究和实际应用的开发。RISC-V的设计和规范是完全开放和免费的，这意味着任何个人或组织都可以自由使用、修改和发布RISC-V架构的实现，而无需支付专利费用。这种开放性鼓励了广泛的学术和商业参与，推动了大量创新和快速发展。可以说，如今的RISC-V对计算机行业的未来意义重大。

2. **定制化能力强**
    RISC-V采用了高度模块化的设计，核心指令集非常简洁，但可以通过添加标准或自定义扩展来实现更复杂的功能，使得其可以根据特定应用的需求进行定制。
    RISC-V提供两个基础指令集，分别是32位的基础整数计算指令集RV32I（Base Integer Instruction Set）和对应的64位版本RV64I。RV32I包含了所有必要的指令，足以实现一个功能齐全的处理器。RV64I则适用于需要更大地址空间和更高性能的应用。

    在此基础上，RISC-V提供一系列可选的扩展指令集：包括乘除法指令（M）、原子操作指令（A）、浮点指令（F和D）、压缩指令（C）、矢量处理指令（V）和位操作指令（B）等。开发者可以根据需要选择合适的扩展进行组合，灵活地适应从简单的嵌入式设备到高性能计算系统的各种需求。

3. **简单与高效**
    RISC-V采用了RISC（精简指令集计算）设计原则。相比CISC（复杂指令集计算）的架构（如x86），RISC更为简洁和统一，能够有效降低设计复杂性。一方面，简洁的指令集使得硬件设计和实现更为简单，加快了处理器的开发周期；另一方面，高度一致的指令格式简化了解码逻辑，在提高执行效率的同时，也简化了编译器的设计。
    此外，RISC-V架构设计非常适合流水线处理。简洁的指令集和一致的指令格式，使得取指、解码、执行、访存和写回等各个阶段可以更均匀地分布在流水线中。

4. **强大的社区支持和生态系统**
    RISC-V的社区支持和生态系统是其快速发展的关键因素。
    RISC-V International是一个非营利性组织，负责协调和推动RISC-V指令集架构的标准化和发展，其成员包括谷歌、NVIDIA、华为等众多知名科技公司，以及中科院等学术机构。该组织定期举办技术研讨会和峰会，推动技术交流和合作，并发布一系列标准和规范。
    RISC-V开源社区十分活跃且正在不断壮大。开发者和公司通过开源项目贡献代码、工具和应用，多方面推动了RISC-V生态系统的繁荣。例如 ，GitHub上有多个开源的RISC-V处理器核心项目，这些项目为开发者提供了丰富的参考设计和实现方案。
    RISC-V的硬件生态系统涵盖了从微控制器到高性能处理器的广泛应用。例如，SiFive推出的HiFive系列开发板和微控制器已经被广泛应用于物联网和嵌入式系统中。平头哥公司开发的Xuantie C910高性能处理器则适用于人工智能、自动驾驶和边缘计算等应用。
    RISC-V的软件生态系统则涵盖了操作系统、编译器、调试器、仿真器等各个方面。例如，Linux和FreeRTOS等主流操作系统已经完整移植到RISC-V平台，GCC和LLVM编译器全面支持RISC-V。此外，GDB调试器和QEMU仿真器等工具也已经广泛应用，为开发者提供了强大的开发支持和调试能力。

### RV32ui介绍

RISC-V指令集架构的独特之处在于其`模块化`的设计，可以通过将基础指令集RV32I/ RV64I/ RV128I，与其拓展指令集进行拼接从而实现更多的指令功能，如加入乘法和除法运算的RV32M，以及用于处理单精度和双精度浮点运算的RV32F以及RV32D， 如果需要减小指令的体积可以采用RVC指令集架构，将指令集的长度缩短到16位，从而减小了存储指令所需要的空间，常用于低功耗和嵌入式领域。以及原子指令集RV32A，和面向向量运算的RVV指令用于并行计算，极大的提升了数据的运算速度，适用于高性能处理器领域。本次的yadan core使用的是32位指令集`RV32I`。

`RV32I`基础整数指令集（RV32I base integer instruction set）是一种针对整数运算的指令集，RISC-V指令集的设计很好的体现了David A. Patterson 在计算机组成与设计软硬件接口中提出的指令集设计的伟大思想：
1.	**规律性支持简单性**：在RISC-V中所有的指令均采用了固定的长度，RV32I为32位，这极大的简化了处理器解码器的设计过程，同时很好的简化了处理器所需要的寄存器数量（32位），并且在指令集设计的过程中许多功能段存在对齐的现象，这大大简化了解码和流水线执行。
2.	**越小越快**：RISC-V指令集的设计遵循精简的原则，和传统的ARM指令集架构和x86指令的大量指令数量相比，RISC-V指令集在数量上极度精简，这种优势同时也体现在指令集的固定长度上，这将比非固定长度的指令集速度更快。
3.	**良好的设计需要做出适当的妥协**：虽然RISC-V指令集在架构上十分的优雅合理，但也会带来一些性能上的妥协。对于RISC-V的拓展性，在一定程度上需要针对专用的领域进行拓展。 


#### 寄存器
基本整数子集用户可见状态为31个寄存器x1~x31,用来保存整数值，其中x0是常数0。还有一个用户
可见的寄存器pc用来保存当前指令的地址。
<center>

![alt text](images\image-2.png)
RISC-V通用寄存器介绍
</center>

#### 指令格式
如图1-4，RV32I 6大类指令类型，从这里可以看出Bit域定义是非常规整的，相同的定义总是在同一位置，这样让代码更简洁、实现更加容易。
<center>

![alt text](images\image-3.png)
6大指令类型
</center>

`opcode`：操作码，每个指令类型都有只属于自己的编码值，用于区分不同的指令类型； 
`rd`:目标寄存器：需要写入的通用寄存器，该Bit域是寄存器的地址；
`func7`、`func3`：表示指令的功能，同一指令类型中通过这几个bit域来区分具体功能（数字“7”代表是占 用7-bit位宽，数字“3”同样）；
`rs1`：源寄存器1，需要读取得通用寄存器，该Bit域是寄存器的地址；
`rs2`：源寄存器2，需要读取得通用寄存器，该Bit域是寄存器的地址；
`imm`：立即数，该Bit域的数值可直接用于计算，是常数；

1.	**R-typed**
R-typed 指令是最常用的运算指令，具有三个寄存器地址，每个都用 5bit 的数表示。指令的操作由7 位的 opcode、7 位的 funct7 以及 3 位的 funct3 共同决定的。R-typed 是不包含立即数的所有整数计算指令，一般表示寄存器-寄存器操作的指令。
2.	**I-typed**
I-typed 具有两个寄存器地址和一个立即数，其中一个是源寄存器 rs1，一个是目的寄存器 rd，指令的高 12 位是立即数。指令的操作仅由 7 位的 opcode 和 3 位的funct3两者决定。值得注意的是，在执行运算时需要先把 12 位立即数扩展到 32 位之后再进行运算。I-typed 指令相当于将 R-typed 指令格式中的一个操作数改为立即数。一般表示短立即数和访存 load 操作的指令。
3.	**S-typed**
S-typed 的指令功能由 7 位 opcode 和 3 位 funct3 决定，指令中包含两个源寄存器和指令的
imm[31:25]和 imm[11:7]构成的一个12位的立即数，在执行指令运算时需要把12 位立即数扩展到   32 位，然后再进行运算，S-typed 一般表示访存 store 操作指令，如存储字(sw)、半字(sh)、字节(sb)等指令。
4.	**B-typed**
B-typed 的指令操作由 7 位 opcode 和 3 位 funct3 决定，指令中具有两个源寄存器和一个 12 位的立即数，该立即数构成是指令的第32位是 imm[12]、第7位是imm[11]、25 到 30 是 imm[10:5]、8 到11 位是 imm[4:1]，同样的，在执行运算时需要把12 位立即数扩展到 32 位，然后再进行运算。B-typed 一般表示条件跳转操作指令，如相等(beq)、不相等(bne)、大于等于(bge)以及小于(blt)等跳转指令。
5.	**U-typed**
U-typed 的指令操作仅由 7 位 opcode 决定，指令中包括一个目的寄存器 rd 和高20位表示的20位立即数。U-typed 一般表示长立即数操作指令，例如 lui 指令，将立即数左移 12 位，并将低 12 位置零，结果写回目的寄存器中。
6.	**J-typed**
J-typed   的指令操作由7位opcode决定，与U-typed一样只有一个目的寄存器rd和一个20位的立即数，但是20位的立即数组成不同，即指令的31位是imm[20]、12到19位是imm[19:12]、20位是
imm[11]、21到30位是imm[10:1]，J-typed一般表示无条件跳转指令，如jal指令。

#### 指令集

##### 算数运算指令
RISC-V 的 32 位基础整数指令集(RV32I)具有 7 条算数运算指令，分别是`ADDI`、`SLTI`、`SLTIU`、`ADD`、`SUB`、`SLT` 和 `SLTU`。它们的指令格式如图所示：
<center>

![alt text](images\image-4.png)
算数运算指令
</center>

`addi`的功能是将立即数和 rs1 相加并写入 rd 中；
`add`是将 rs1 和 rs2 相 加并写入 rd 中；
`sub`是 rs1 减去 rs2 并写入 rd 中；
`slt` 和 `sltu`是有符号和无符号的比较指令，即 rs1 小于 rs2 则置 1，否者置 0； slti 和 `sltiu`的功能是 rs1 小于立即数则置 1，否者置 0。
算数运算指令使用两种类型的指令格式，一种是寄存器-立即数操作的 `I-typed` 指令格式，一种是寄存器-寄存器操作的 `R-typed` 指令格式。对于算数运算指令的两种指令格式，都具有目标寄存器 rd。R- typed是 add、sub、slt 和 sltu，I-typed 是 addi、slti和 sltiu。
##### 移位指令
RV32I 具有 6 条移位指令，分别是 `SLLI`、`SRLI`、`SRAI`、`SLL`、`SRL` 和 `SRA`，其指令格式如图所示，其中 shamt 代表偏移量也就是移位量。
<center>

![alt text](images\image-5.png)
移位指令
</center>

`slli`的功能是立即数逻辑左移，rs1 左移 shamt 位，空位填 0 并写入 rd 中；
`srli`是立即数逻辑右移，rs1 右移 shamt 位，空位填 0 并写入rd 中；
`srai`立即数算数右移，rs1 右移 shamt 位，空位填 rs1 的最高位并写入 rd 中；
`sll`是逻辑左移，rs1 左移 rs2 位，空位填 0 并写入 rd 中；
`srl`是逻辑右移，rs1 右移 rs2位，空位填 0 并写入 rd 中；
`sra`是算数右移，rs1 右移 rs2 位，空位填 rs1 的最高位并写入 rd 中。
 
移位指令也是使用 `R-typed` 和 `I-typed` 两种指令格式，`R-typed` 的是 sll、srl 和 sra， `I-typed` 的是
slli、srli 和 srai。

##### 逻辑操作指令
RV32I 具有 6 条逻辑操作指令，分别是 `XORI`、`ORI`、`ANDI`、`XOR`、`OR` 和 `AND`，其指令格式如图1- 7所示：
<center>

![alt text](images\image-6.png)
逻辑操作指令
</center>

`xori`是立即数异或，rs1 和立即数按位异或并写入 rd中； ori是 rs1 和立即数按位取或并写入 rd 中；
`andi`是 rs1 和立即数位与并写入 rd 中；
`xor`异或，rs1 和 rs2 按位异或并写入 rd 中；
`or`是 rs1 和 rs2 按位取或并写入 rd 中；
`and`是 rs1 和 rs2 位与并写入 rd 中。
逻辑操作指令也是使用 `R-typed` 和 `I-typed` 指令格式，`R-typed` 为 xor、or 和 and， I-typed 为
xori、ori 和 andi。

##### 加载和存储指令
RV32I 具有 8 条加载和存储指令，分别是 `LB`、`LH`、`LW`、`LBU`、`LHU`、`SB`、`SH` 和 `SW`，其指令格式如图所示：
 
<center>

![alt text](images\image-7.png)
加载和存储指令
</center>

`lb` 是字节加载，读取一个字节写入 rd 中； lh 是半字加载，读取两个字节写入 rd 中； lw 是字加载，读取四个字节写入 rd 中；
`lbu` 是无符号字节加载，读取一个字节写入 rd 中；
`lhu` 是无符号半字加载，读取两个字节写入 rd中；
`sb` 是存字节，把 rs2 的低位一字节存入地址 rs1+立即数中； sh 是存半字，把 rs2的低位两字节存入地址 rs1+立即数中； sw 是存字，把 rs2 的低位四字节存入地址 rs1+立即数中。
RV32I 是一个加载-存储结构，只有加载-存储类指令可以访问存储器，在寄存器和存储器之间进行数据传输。加载类指令使用的是 `I-typed`指令格式，存储类指令使用的是 `S-typed` 指令格式。

##### 控制转移指令
RV32I 具有8条控制转移指令，分别是 `BEQ`、`BNE`、`BLT`、`BGE`、`BLTU`、`BGEU`、`JAL` 和 `JALR`，其指令格式如图所示：
 
<center>

![alt text](images\image-8.png)
控制转移指令
</center>

`beq` 是相等条件分支，rs1 和 rs2 的值相等时，把 pc 的值设置成当前值+偏移值； bne 是不等条件分支，rs1 和 rs2 的值不等时，把 pc 的值设置成当前值+偏移值； blt 是小于条件分支，rs1 小于 rs2 的值时，把 pc 的值设置成当前值+偏移值；
`bge`是大于等于条件分支，rs1 大于等于 rs2 的值时，把 pc 的值设置成当前值+偏移值；
`bltu` 是无符号小于条件分支；
`bgeu` 是无符号大于等于条件分支；
`jal` 是跳转并链接，把 pc 设置成当前值+偏移值，然后将 pc+4 当做下一条指令的地址存入 rd 中；
`jalr` 跳转并链接，把 pc 设置成 rs1+偏移值，然后将 pc+4 写入 rd 中。
控制转移指令分为条件分支跳转和无条件跳转链接两类指令，条件分支跳转使用的是 `B-typed` 格式，无条件跳转中 jalr 和 jal 使用的分别是 `I-typed` 格式和 `J-typed` 格式。

##### CSR操作指令
RV32I 具有 6 条 CSR 操作指令，分别是 `CSRRW`、`CSRRWI`、`CSRRS`、`CSRRSI`、 `CSRRC` 和
`CSRRCI`。CSR 操作指令的指令格式如下图所示，其中 csr 表示 CSR 寄存器的地址，zimm 表示零扩展立即数。
<center>

![alt text](images\image-9.png)
CSR操作指令
</center>

`csrrw` 是读后写控制状态寄存器，先将 csr 的值记为 t，把 rs1 的值写入 csr，再将 t 写入 rd 中；
`csrrwi` 是立即数读后写控制状态寄存器，将 csr 的值写入 rd 中，再将立即数写入 csr 中；
csrrs 是读后置位控制状态寄存器，先将 csr 的值记为 t，让 t 和 rs1 取或并写入 csr，再将 t 写入 rd中；
`csrrsi` 是立即数读后置位控制状态寄存器，先将 csr 的值记为 t，把 t 和立即数 zimm 取或并写入 csr， 再将 t 写入 rd 中；
`csrrc` 是读后清除控制状态寄存器，先将 csr 的值记 为 t，把 t 和 rs1 位与并写入 csr，再将 t 写入 rd中；
`csrrci` 是立即数读后清除控制状态寄存器，csr 的值记为 t，把 t 和立即数 zimm 位与并写入 csr，再将 t
写入 rd 中。
CSR 操作指令都是使用 `I-typed` 指令格式。

## YanDan Core总体架构
Yadan core 是一款具有哈佛架构的32位标量处理器，兼容RV32I指令集架构。Yadan core的特点如下：
-	五级整数流水线，分别是:取指、译码、执行、访存、回写。哈佛结构，分开的指令、数据接口。
-	32个32位整数寄存器。
-	具有32bit   数据、地址总线宽度。能实现单周期乘法。
-	支持延迟转移。
-	兼容RV32I指令集架构，支持RV32I指令集中的所有整数指令。大多数指令可以在一个时钟周期内完成。
### 五级流水线
流水线是指将计算机指令处理过程拆分成多个步骤，并通过多个硬件处理单元并行执行来加快指令 执行速度。
Yadan core五级流水线各个阶段的主要工作如下。
1.	取指阶段:从指令存储器读出指令，同时确定下一条指令地址。
2.	译码阶段:对指令进行译码，从通用寄存器中读出要使用的寄存器的值，如果指令中含有立即数， 那么还要将立即数进行符号扩展或无符号扩展。如果是转移指令，并且满足转移条件，那么给出转移目 标，作为新的指令地址。
3.	执行阶段:按照译码阶段给出的操作数、运算类型，进行运算，给出运算结果。如果是Load/Store 指令，那么还会计算Load/Store的目标地址。
4.	访存阶段:如果是Load/Store指令，那么在此阶段会访问数据存储器，反之，只是将执行阶段的结 果向下传递到回写阶段。同时,在此阶段还要判断是否有异常需要处理，如果有，那么会清除流水线，然 后转移到异常处理例程入口地址处继续执行。
5.	回写阶段:将运算结果保存到目标寄存器。

Yadan core是五级流水线处理器，流水线各个阶段的模块、对应的文件如图所示。图中每个模块的上方标注的是模块名，下方标注的是对应的文件名。
<center>

![alt text](images\image-11.png)
yadan core流水线各个阶段的模块、对应的文件
</center>

1.	**取指阶段**
-   PC模块:给出指令地址,其中实现指令指针寄存器PC，该寄存器的值就是指令地址，对应pc_reg.v文 件。
-   IF/ID模块:实现取指与译码阶段之间的寄存器，将取指阶段的结果（取得的指令、指令地址等信息） 在下一个时钟传递到译码阶段，对应if_id.v文件。
2.	**译码阶段**
-	ID模块:对指令进行译码，译码结果包括运算类型、运算所需的源操作数、要写入的目的寄存器地址 等，对应id.v文件。
-	Regfile模块:实现了32个32位通用整数寄存器，可以同时进行两个寄存器的读操作和一个寄存器的 写操作，对应regfile.v文件。
-	ID/EX模块:实现译码与执行阶段之间的寄存器，将译码阶段的结果在下一个时钟周期传递到执行阶 段，对应id_ex.v文件。
3.	**执行阶段**
-	EX模块:依据译码阶段的结果，进行指定的运算，给出运算结果。对应ex.v文件。
-	DIV模块:进行除法 运算的模块，对应 div.v文件。
-	EX/MEM 模块:实现执行与访存阶段之间的寄存器，将执行阶段的结果在下一个时钟周期传递到访存阶段，对应ex_mem.v文件。
4.	**访存阶段**
-	MEM模块:如果是加载、存储指令，那么会对数据存储器进行访问。此外，还会在该模块进行异常 判断。对应 mem.v文件。
-	MEM/WB模块:实现访存与回写阶段之间的寄存器，将访存阶段的结果在下一个时钟周期传递到回写 阶段，对应 mem_wb.v文件。
5.	**回写阶段**
将结果存储到数据寄存器或通用寄存器中。

如果只实现一条指令，可以搭建yadan core的流水线的结构，数据流图如图所示。
<center>

 ![alt text](images\image-12.png)
yadan core实现一条指令的数据流图
</center>



---

## Core代码具体实现

### PC模块介绍
#### 概述

PC（Program Counter，程序计数器）是计算机体系结构中的一个重要寄存器，用于存储正在执行的指令的地址或下一条将要执行的指令的地址。在指令执行期间，CPU会从程序计数器中读取下一条指令的地址，并将该地址发送到指令存储器中以取出指令。

在RISC-V RV32I指令集中，每当执行一条指令时，PC程序计数器便会根据信号实现地址的变化：
- 如果需要顺序执行下一条指令，PC程序计数器便会增加4个字节的地址，来得到存放下一个指令的地址；
- 如果遇到分支，则将PC置为需要跳转的指令地址；
- 如果递增至指令寄存器末端，则跳转回起始位置。

#### 工作原理

PC寄存器模块使用了一些在`yadan_defs.v`中定义的宏：
- `InstAddrBus`：指令地址线的宽度，定义为32位；
- `RstEnable`：复位信号有效，定义为1'b1。即当输入`rst`为高电平时，表示复位信号有效。

在复位状态下，指令存储器的使能信号为`ReadDisable`，表示指令存储器禁用；其他时候，指令存储器的使能信号为`ReadEnable`，表示指令存储器使能。当指令存储器禁用时，PC的值保持为0；当指令存储器使能时，PC的值会在每个时钟周期加4，表示下一条指令的地址，这是由于一条指令共32位，yadan core是可以按照字节寻址的，一条指令对应4个字节，所以PC加4指向下一条指令地址。

```verilog
    input       wire                clk,
    input       wire                rst,
    input       wire                PCchange_enable,
```

上面的代码定义了`pc_reg`模块的接口，包括输入信号`clk`、`rst`、`PCchange_enable`。复位信号`rst`用于初始化PC寄存器。

```verilog
    input       wire                branch_flag_i,
    input       wire[`RegBus]       branch_addr_i,
    input       wire[4:0]           stalled,

    output      reg[`InstAddrBus]   pc_o,
    output      wire                ce_o 
```

接下来定义了分支标志`branch_flag_i`、分支地址`branch_addr_i`、暂停信号`stalled`等输入信号。输出信号`pc_o`表示程序计数器的值，`ce_o`表示指令存储器使能信号。

```verilog
    assign  ce_o = PCchange_enable;
```

这里将指令存储器使能信号`ce_o`与`PCchange_enable`信号关联起来。

```verilog
    if(rst == `RstEnable) begin
        pc_o    <=  `StartAdd;
    end     
```

在时钟信号上升沿或复位信号下降沿时触发。复位信号有效时，PC被设置为初始地址`StartAdd`。

```verilog
    if(branch_flag_i == `BranchEnable) begin
            pc_o    <= branch_addr_i;
    // 优先根据跳转信号更新pc，如果在取指阶段发生流水线停顿，跳转信号不会因此丢失
    end else if(stalled[0] == `NoStop) begin
        if(pc_o < `INSTADD_END) begin
            pc_o  <= pc_o + 4'h4;
        end else begin
            pc_o  <=  `StartAdd;
        end
    end else begin
        pc_o  <=  pc_o;
    end
    endmodule // pc_reg
```

在非复位状态下，根据输入信号的状态更新PC寄存器的值：
- 如果`branch_flag_i`信号有效，PC跳转到`branch_addr_i`所指定的地址。
- 如果`PCchange_enable`信号无效，PC保持不变。
- 如果流水线未暂停，且`stalled[0]`信号为`NoStop`，PC递增4字节。
- 如果递增至指令寄存器末端，则跳转回起始位置`StartAdd`。


---

### 寄存器文件（RegsFile）介绍

#### 概述
寄存器文件`regsfile`模块设计了32个32位的寄存器，用以实现数据暂存、临时变量存储、0寄存器、返回地址寄存器和函数调用寄存器等功能。该模块支持两个端口同时读取和一个端口写入。

#### 工作原理

##### 寄存器设置
定义了32个宽度为`RegBus`的寄存器，`RegBus`在宏定义中为32位。
```verilog
    reg [`RegBus] reg_Q [`RegNum-1:0];
```

##### 写寄存器
在复位信号无效（`rst` 为 `RstDisable`），写使能信号有效（`we` 为 `WriteEnable`），且写操作目的寄存器不等于0的情况下，可以将写输入数据保存到目的寄存器。判断目的寄存器不为0是因为RV32I架构规定`reg0`的值只能为0，因此不应写入。
```verilog
    wire [`RegNum-1:0] we_Q;     // 单个register写使能
    assign we_Q[0] = 1'b0;       // RV32I架构规定reg0的值只能为0，所以不能写入

    genvar i;
    generate
        for(i=1; i < `RegNum; i=i+1) begin
            assign we_Q[i] = (i == waddr_i) ? 1'b1 : 1'b0;
        end
    endgenerate

    generate
        for(i=0; i < `RegNum; i=i+1) begin
            always @(posedge clk or negedge rst) begin
                if(rst == `RstEnable)
                    reg_Q[i] <= 32'h00000000;
                else if(we_Q[i] && (we_i == `WriteEnable)) 
                    reg_Q[i] <= wdata_i;
            end
        end
    endgenerate
```

##### 读寄存器
当复位信号有效时，读寄存器端口的输出始终为0；当复位信号无效时，如果读寄存器端口要读取的目标寄存器与要写入的目的寄存器是同一个寄存器，那么直接将要写入的值作为读寄存器端口的输出；如果上述情况都不满足，则给出读寄存器端口要读取的目标寄存器地址对应寄存器的值；读寄存器端口不能使用时，直接输出`ZeroWord`。读寄存器有两个CPU内部端口。
```verilog
    reg [`RegBus]   rdata1;
    reg [`RegBus]   rdata2;

    always @(*) begin
        if ((raddr1_i == waddr_i) && (we_i == `WriteEnable) && (re1_i == `ReadEnable)) begin
            rdata1 = wdata_i;
        end else if (re1_i == `ReadEnable) begin
            rdata1 = reg_Q[raddr1_i];
        end else begin
            rdata1 = `ZeroWord;
        end
    end
```
---

### ID阶段原理与实现

在RISC-V处理器的设计中，ID（Instruction Decode）阶段是关键的一步，它负责从程序计数器（PC）获取指令，并对其进行解码，以生成控制信号和地址信号，进而驱动后续的执行阶段。以下是对ID阶段原理和实现的详细描述。

#### 工作原理

##### 指令划分
在ID阶段，首先需要从PC获取32位的指令。根据RISC-V ISA手册，指令的不同字段被赋予了特定的意义：
- **Opcode**：操作码，位于指令的最低7位（[6:0]），用于区分指令类型。
- **Rd**：目的寄存器，位于指令的第7到第11位（[11:7]），指定了操作结果的存储位置。
- **Funct3**：功能码3，位于指令的第12到第14位（[14:12]），进一步指定操作类型。
- **Rs1**：源寄存器1，位于指令的第15到第19位（[19:15]），指定了第一个操作数的来源。
- **Rs2**：源寄存器2，位于指令的第20到第24位（[24:20]），指定了第二个操作数的来源。
- **Funct7**：功能码7，位于指令的第25到第31位（[31:25]），用于某些指令类型中进一步指定操作细节。

```verilog
    wire[6:0]   opcode  = inst_i[6:0];
    wire[4:0]   rd      = inst_i[11:7];
    wire[2:0]   funct3  = inst_i[14:12];
    wire[4:0]   rs1     = inst_i[19:15];
    wire[4:0]   rs2     = inst_i[24:20];
```

##### 指令译码
根据opcode和funct3的值，指令被分为不同的类型，如R型指令、I型指令、S/B型指令和U/J型指令以及CSR型指令。这些类型的指令具有相似的格式和数据通路，便于统一设计控制信号。


以S/B型指令为例，根据funct3的值进一步确定具体的操作类型：
```verilog
    INST_S_TYPE: begin
        case (funct3)
            `INST_SB: begin         // sb
                wreg_o          = `WriteDisable; 
                aluop_o         = `EXE_SB;   
                alusel_o        = `EXE_RES_STORE; 
                reg1_read_o     = `ReadEnable;  
                reg2_read_o     = `ReadEnable;  
                instvalid       = `InstValid;

            end
            `INST_SH: begin        // sh
                wreg_o          = `WriteDisable; 
                aluop_o         = `EXE_SH;   
                alusel_o        = `EXE_RES_STORE; 
                reg1_read_o     = `ReadEnable;  
                reg2_read_o     = `ReadEnable;  
                instvalid       = `InstValid;

            end
            `INST_SW: begin        // sw
                wreg_o          = `WriteDisable; 
                aluop_o         = `EXE_SW;   
                alusel_o        = `EXE_RES_STORE; 
                reg1_read_o     = `ReadEnable;  
                reg2_read_o     = `ReadEnable;  
                instvalid       = `InstValid;

            end
            default: begin
                instvalid       =  `InstInvalid;
            end
        endcase
    end
```

#### 特殊情况处理

在ID阶段，需要处理一些特殊情况，例如：
1. **延迟写回**：如果Regfile模块读端口要读取的寄存器就是执行阶段要写的目的寄存器，则直接使用执行阶段的结果。
2. **访存结果**：如果Regfile模块读端口要读取的寄存器就是访存阶段要写的目的寄存器，则直接使用访存阶段的结果。

这些特殊情况的处理确保了指令执行的连贯性和效率。

#### 具体实现

以`addi`指令为例，其指令格式为 `<imm[11:0] rs1[4:0] func3[2:0] rd[3:0] opcode[6:0]>`。在ID阶段，根据opcode找到对应的分支，并进行相应的赋值：
```verilog
    INST_I_TYPE:   begin
        case (funct3)
            `INST_ADDI: begin       // addi
                wreg_o          = `WriteEnable;                      
                aluop_o         = `EXE_ADD;                           
                alusel_o        = `EXE_RES_ARITH;                    
                reg1_read_o     = `ReadEnable;                         
                reg2_read_o     = `ReadDisable;                       
                imm_2           = {{20{inst_i[31]}}, inst_i[31:20]}; 
                reg_wd_o        = rd;                                  
                instvalid       = `InstValid;  
            end
        endcase
    end
```

#### 确定源操作数

在确定源操作数时，需要考虑不同的读取情况：
```verilog
    always @ (*) begin
        // 本条指令不会读取源寄存器，输出对应的立即数
        if (reg1_read_o == 1'b0) begin
            reg1_o  = imm_1;
            reg1_stallreq = `NoStop;
        // 本条指令读取寄存器zero，输出0，不参与后续分支判断
        end else if (reg1_addr_o == 5'b00000) begin
            reg1_o  = `ZeroWord;
            reg1_stallreq = `NoStop;
        // 如果：上条指令是load（在访存阶段才能取到数据），且，上条指令的目的寄存器 是本条指令的源寄存器1
        // 那么存在数据冒险RAW，且必须等待一周期，因此请求流水线停顿
        end else if (pre_inst_is_load == 1'b1 && ex_wd_i == reg1_addr_o) begin
            reg1_o  = `ZeroWord;
            reg1_stallreq = `Stop;
        // 如果：上条指令不是load，但目的寄存器 是本条指令的源寄存器1
        // 那么存在数据冒险RAW，直接把执行阶段的结果 ex_wdata_i 作为 reg1_o 的值
        end else if (ex_wreg_i == 1'b1 && ex_wd_i == reg1_addr_o) begin
            reg1_o  = ex_wdata_i;
            reg1_stallreq = `NoStop;
        // 如果：上上条指令的目的寄存器 是本条指令的源寄存器1
        // 那么存在数据冒险RAW，直接把访存阶段的结果 mem_wdata_i 作为 reg1_o 的值
        end else if (mem_wreg_i == 1'b1 && mem_wd_i == reg1_addr_o) begin
            reg1_o  = mem_wdata_i;
            reg1_stallreq = `NoStop;
        //else 使用 register file port 1 的输出
        end else begin
            reg1_o  = reg1_data_i; 
            reg1_stallreq = `NoStop;        // regfile port 1 output data
        end
    end
```

通过这种方式，ID阶段能够正确地解析指令，并为后续的执行阶段提供必要的控制信号和数据。



---


### 执行阶段（EX）原理与实现

执行阶段（EX）是RISC-V处理器中负责执行算术和逻辑操作的部分，它接收来自译码阶段（ID）的指令和数据，进行相应的操作，并产生结果。以下是对执行阶段原理和实现的详细描述。

#### 模块接口

执行阶段模块`ex`的接口包括多个输入输出信号，用于与处理器的其他部分进行通信：

- **输入信号**：包括从译码阶段送来的信息，如指令、操作码、操作数等。
- **输出信号**：包括执行结果、要写入的寄存器地址和数据，以及控制信号等。

#### 工作原理

##### 执行单元的初始化

执行阶段开始时，需要对执行单元内的一些寄存器进行初始化，以确保处理器的复位行为正确。

##### 执行算术和逻辑操作

执行阶段的核心是算术逻辑单元（ALU），它根据译码阶段提供的控制信号来执行各种操作，包括：

- **算术操作**：加法（`EXE_ADD`）、减法（`EXE_SUB`）、乘法（`EXE_MUL`）和除法（`EXE_DIV`）。
- **逻辑操作**：逻辑与（`EXE_AND`）、逻辑或（`EXE_OR`）、逻辑异或（`EXE_XOR`）。
- **移位操作**：逻辑左移（`EXE_SLL`）、算术右移（`EXE_SRA`）和逻辑右移（`EXE_SRL`）。
- **比较操作**：ALU比较两个操作数的大小，并根据比较结果设置处理器的状态标志，如小于（`SLT`）、等于（`SEQ`）等。
- **分支和跳转**：ALU计算分支指令的目标地址，以及确定分支是否应该发生。
- **CSR操作**：RISC-V中一些专用的指令还涉及到控制和状态寄存器（CSR）的操作，如读取-写入（`CSRRW`）、读取-设置（`CSRRS`）、读取-清除（`CSRRC`）等。

#### 具体实现

以下是执行阶段的一些关键实现细节：

```verilog
    // aluop 传递到 访存阶段
    always @ (*) begin
            ex_aluop_o  = aluop_i;
            ex_reg2_o   = reg2_i; 
            case (alusel_i)
                `EXE_RES_LOAD: begin
                    ex_mem_addr_o   = (reg1_i + {{20{ex_inst[31]}}, ex_inst[31:20]});
                end
                `EXE_RES_STORE: begin
                    ex_mem_addr_o   = (reg1_i + {{20{ex_inst[31]}}, ex_inst[31:25], ex_inst[11:7]});
                end
                default: begin
                    ex_mem_addr_o   = `ZeroWord;
                end
            endcase
    end
```

##### 比较和分支

执行阶段还需要根据比较结果设置分支标志，并计算分支地址：

```verilog
    always @ (*) begin
            branch_flag     = `BranchDisable;
            branch_addr     = `ZeroWord;
            branchres       = `ZeroWord;
            case (aluop_i)
                `EXE_BEQ: begin
                    if (reg1_i == reg2_i) begin
                        branch_flag   = `BranchEnable;
                        branch_addr   = ex_pc + {{20{ex_inst[31]}}, ex_inst[7], ex_inst[30:25], ex_inst[11:8], 1'b0};
                    end
                end 
                `EXE_BNE: begin
                    if (reg1_i != reg2_i) begin
                        branch_flag   = `BranchEnable;
                        branch_addr   = ex_pc + {{20{ex_inst[31]}}, ex_inst[7], ex_inst[30:25], ex_inst[11:8], 1'b0};
                    end
                end
            // ... 其他分支情况 ...
        endcase
    end
```

##### CSR操作

控制和状态寄存器（CSR）的操作也由执行阶段处理：

```verilog
    always @ (*) begin
            case (aluop_i)
                `EXE_CSRRW: begin
                    wcsr_data_o = reg1_i;
                end
                `EXE_CSRRS: begin
                    wcsr_data_o = csr_reg_i | reg1_i;
                end
                `EXE_CSRRC: begin
                    wcsr_data_o = csr_reg_i & (~reg1_i);
                end
                default: begin
                    wcsr_data_o = `ZeroWord;
                end
            endcase
    end
```

##### 结果选择和写回

最后，根据ALU选择信号`alusel_i`，从不同的操作结果中选择最终的执行结果，并准备写回：

```verilog
    always @ (*) begin
        wd    = wd_i;    // wd_o 等于 wd_i, 要写的目的寄存器地址
        wreg  = wreg_i;  // wreg_o 等于 wreg_i,表示是否要写目的寄存器
        case (alusel_i)
            `EXE_RES_LOGIC:     wdata = logicout;    // wdata_o 中存放运算结果
            `EXE_RES_COMPARE:   wdata = compare;  
            `EXE_RES_SHIFT:     wdata = shiftres;
            `EXE_RES_ARITH:     wdata = arithresult;
            `EXE_RES_BRANCH:    wdata = branchres;
            `EXE_RES_CSR:       wdata = csr_reg_i;
            default:            wdata = `ZeroWord;
        endcase
    end
```

#### 总结

执行阶段是处理器中实现指令具体操作的部分，它涉及到算术逻辑运算、分支判断、中断处理以及CSR操作等多个方面。通过上述实现，我们可以看到执行阶段如何根据控制信号来执行不同的操作，并产生结果，为后续的访存阶段（MEM）和写回阶段（WB）做好准备。

#### 具体实现示例

以`addi`指令为例，其指令格式为 `<imm[11:0] rs1[4:0] func3[2:0] rd[3:0] opcode[6:0] >`。在执行阶段，EX模块会先根据它的运算子类型来运算结果：

```verilog
    `EXE_ADD: begin
        arithresult = (reg1_i + reg2_i);
    end
```

其中`reg1_i`和`reg2_i`是ID模块译码后，CPU从寄存器堆中读到的两个结果，这里直接将值相加送到`arithresult`中。

然后进行判断，是否将结果写到寄存器中：

```verilog
    assign  wd_o            =   wd;
    assign  wreg_o          =   (int_assert_i == `INT_ASSERT)? `WriteDisable: wreg;
```

由译码结果可知，`addi`操作的结果需要写到寄存器中，因此这里`wreg`为`WriteEnable`，`wd`为地址`rd`。

再根据运算类型的判断，将`arithresult`作为EX模块的最终输出结果送到回写模块中去：

```verilog
    `EXE_RES_ARITH: begin
        wdata = arithresult;
    end
```

这样，执行阶段就完成了对`addi`指令的执行，并将结果准备写回到指定的寄存器中。

---

### 访存阶段（MEM）介绍

访存阶段（MEM）主要负责处理所有与内存交互的操作。在RISC-V架构中，MEM阶段主要涉及两种类型的指令：加载（L）指令和存储（S）指令。这些指令涉及到从内存中加载数据到寄存器，或者将数据从寄存器存储到内存。

#### 主要功能

1. **接收执行阶段数据**：MEM阶段接收来自执行阶段（EX）的数据，包括目标寄存器地址、数据以及控制信号。

2. **访存操作**：根据执行阶段的指令类型，执行访存操作。对于加载指令，从内存中读取数据；对于存储指令，将数据写入内存。

3. **数据位宽处理**：对于不同位宽的数据加载，MEM阶段负责进行符号扩展或零扩展，确保数据在处理器内部以32位格式表示。

4. **内存地址和数据控制**：生成内存地址，控制数据的读写，包括内存使能（mem_ce_o）、写使能（mem_we_o）、片选（mem_sel_o）等信号。

#### L指令的访存操作

加载（L）指令用于从内存中加载数据到寄存器。根据加载数据的大小，可以分为字节（B）、半字（H）、字（W）等类型。对于有符号数的非全字操作，需要进行符号位扩展，确保数据的高位与最低位的符号位相同：

```verilog
    2'b00: begin
        wdata_o = {{24{mem_data_i[7]}}, mem_data_i[7:0]};
    end
```

对于无符号数的加载，需要在前面补零，保证数据为32位：

```verilog
    2'b00: begin
        wdata_o = {24'h0, mem_data_i[7:0]};
    end
```

#### S指令的访存操作

存储（S）指令用于将数据从寄存器存储到内存。根据存储数据的大小，同样可以分为字节（B）、半字（H）、字（W）等类型。对于单字节存储操作，需要在前面补24位0：

```verilog
    `EXE_SB : begin         // sb
        mem_we = `WriteEnable;
        mem_ce =  `Enable;
        mem_data_o = {24'h000000, mem_reg2_i[7:0]};
        mem_sel_o = 3'b000;
        wdata_o = wdata_i;
    end
```

对于半字操作，直接将数据复制一次：

```verilog
    `EXE_SH: begin          // sh
        mem_we = `WriteEnable;
        mem_ce = `Enable; 
        mem_data_o = {mem_reg2_i[15:0], mem_reg2_i[15:0]};
        mem_sel_o = 3'b001;
        wdata_o = wdata_i;
    end
```

对于全字操作，直接存取32位数据，无需任何扩展或复制。

---

### 访存-写回阶段（MEM_WB）介绍

访存-写回阶段（MEM_WB）是处理器流水线的最后阶段，它的主要任务是将访存阶段（MEM）的结果传递到寄存器文件（Register File），完成指令的最终结果写回。以下是对MEM_WB阶段的介绍：

#### 主要功能

1. **数据转发**：接收来自访存阶段的数据和控制信号，并将它们转发到寄存器文件。

2. **时序控制**：使用时序逻辑确保数据在适当的时钟周期写回寄存器文件。

3. **处理暂停和刷新**：在流水线暂停（Stall）或刷新（Flush）情况下，控制写回逻辑，以避免错误的数据写回。


#### 具体实现

以下是MEM_WB模块的关键实现细节：

```verilog
    always @(posedge clk or negedge rst) begin
        if (rst == `RstEnable) begin
            wb_wd       <= `NOPRegAddr;
            wb_wreg     <= `WriteDisable;
            wb_wdata    <= `ZeroWord;
        end else if (stalled[4] == `NoStop) begin
            wb_wd       <= mem_wd;
            wb_wreg     <= mem_wreg;
            wb_wdata    <= mem_wdata;
        end
    end
```

---

### 控制单元（CTRL）介绍

控制单元（CTRL）是处理器流水线的核心组件，负责协调和管理流水线中的各种控制信号，确保指令的正确执行和数据的正确流动。以下是对CTRL模块的详细介绍：

#### 主要功能

1. **接收分支信号**：从执行阶段（EX）接收分支信号，根据分支结果更新程序计数器（PC）。

2. **接收暂停请求**：从流水线的各个阶段接收暂停请求信号，以控制流水线的暂停行为。

3. **生成控制信号**：生成分支标志、流水线停顿和刷新信号，以控制流水线的走向。

#### 工作原理

1. **分支处理**：当执行阶段产生分支信号时，CTRL模块将更新分支标志和分支地址，以便在流水线中实现跳转。

2. **暂停请求处理**：CTRL模块接收来自ID、EX、MEM等阶段的暂停请求，并根据这些请求生成相应的停顿信号。

<!-- 3. **刷新控制**：在某些情况下，如分支跳转发生时，CTRL模块将刷新流水线，确保流水线中的数据是最新的。-->

#### 具体实现

以下是CTRL模块的关键实现细节：

```verilog
    always @(*) begin
        branch_flag_o   = branch_flag_i;
        branch_addr_o   = branch_addr_i;

        if (stallreq_from_mem == `Stop ) begin //&& branch_flag_i == `BranchDisable) begin  
            stalled_o   =  5'b11111;
        end else if (stallreq_from_ex == `Stop) begin
            stalled_o   =  5'b01111;
        end else if (stallreq_from_id == `Stop) begin    
            stalled_o   =  5'b00111;
        end else if (stallreq_from_if == `Stop) begin   // && branch_flag_i == `BranchDisable
            stalled_o   =  5'b00011;
        end else begin
            stalled_o   =  5'b00000;
        end            
    end
```

---
### CPU-AHB接口（`cpu_ahb_if`）模块介绍

#### 概述
`cpu_ahb_if`模块利用一段式状态机实现通过系统总线与ROM的信息交互。

#### 复位状态下的端口重置
在`Rst`复位情况下，各端口将重置为以下状态：

- `cpu_readdate_o` = `ZeroWord`；
- `M_HBUSREQ` = 1'b0； // 总线请求为0
- `M_HADDR` = `ZeroWord`；// 数据地址
- `M_HTRANS` = 2'b10；  // 传输状态：只传输一个数据
- `M_HSIZE` = 3'b010；  // 每次4字节
- `M_HBURST` = 3'b000； // 传输策略：只传一个数据
- `M_HWRITE` = 1'b0；   // 读设备
- `M_HWDATA` = `ZeroWord`；
- `nxt_state` = IDLE；  // 下一状态为IDLE
- `stallreq` = 1'b0；   // 流水线不停顿

#### 状态机描述
状态机共有四个状态：IDLE、WAIT、CONTROL、ENDS。

##### 状态转移过程
```verilog
    // 状态转移的逻辑
    always @(*) begin   
        case(state)
            IDLE:       nxt_state = cpu_ce_i ? WAIT : IDLE;
            WAIT:       nxt_state = cpu_ce_i ? (M_HGRANT ? CONTROL : WAIT) : IDLE;
            CONTROL:    nxt_state = cpu_ce_i ? ENDS : IDLE;
            ENDS:       nxt_state = cpu_ce_i ? ENDS : IDLE;
        endcase
    end
```
若ROM使能并且仲裁信号通过，则会逐步跳转到ENDS状态，并且会保持在该状态，直到ROM停止使能。

##### IDLE、WAIT、CONTROL状态
```verilog
    IDLE, WAIT, CONTROL: begin
        stallreq    = 1'b1;
        M_HBUSREQ   = cpu_ce_i ? 1'b1 : 1'b0;
    end 
```
在这三个状态下，该AHB接口只需要发送流水线停顿请求以及置总线接口为忙碌状态。

##### ENDS状态
```verilog
    ENDS: begin
        if (cpu_ce_i) begin
            stallreq    =   1'b0;
            M_HBUSREQ   =   1'b1; 
            if (cpu_we_i == `WriteEnable) begin     // cpu写总线
                M_HWDATA    =   cpu_writedata_i;    
            end else begin                          // cpu读总线
                cpu_readdata_o  =  M_HRDATA;
            end
        end else begin
            stallreq    =   1'b1;
            M_HBUSREQ   =   1'b0;
        end 
    end 
```
对于ROM，只读不写，因此`cpu_we_i`一定为WriteDisable。在ENDS状态，通过总线读取数据到`cpu_readdate_o`，流水线停顿信号置0，保持总线请求，状态停留在ENDS，保证流水线正向运行。若ROM使能信号为0，则回到IDLE阶段，等待下一次使能。

---
### CPU-AHB内存接口（`cpu_ahb_mem`）介绍

#### 概述
`cpu_ahb_mem`模块利用一段式状态机实现通过系统总线与RAM的信息交互，与`cpu_ahb_if`模块整体一致，但存在一些关键差异。

#### 主要差异点
1. **可读可写**：与ROM不同，RAM是可读可写的，因此`cpu_we_i`可以设置为`WriteEnable`。
2. **总线就绪信号**：引入了`M_HREADY`信号，当为0时表示总线上有设备忙碌。在这种情况下，状态机将停留在`ENDS`状态，并发送流水停顿请求，直到总线空闲并完成数据读写。
   ```verilog
    always @(*) begin   
        case(state)
            IDLE:       nxt_state = cpu_ce_i ? WAIT : IDLE;
            WAIT:       nxt_state = cpu_ce_i ? (M_HGRANT ? CONTROL : WAIT) : IDLE;
            CONTROL:    nxt_state = cpu_ce_i ? ENDS : IDLE;
            ENDS:       nxt_state = cpu_ce_i ? (M_HREADY ? ENDS : IDLE) : IDLE;
        endcase
    end
   ```
3. **流水线停顿请求**：当RAM未使能时，流水线停顿请求将一直处于关闭状态，不影响流水线工作。仅在RAM工作时才发送流水线停顿请求。
   ```verilog
    IDLE, WAIT, CONTROL: begin
        stallreq    = cpu_ce_i ? 1'b1 : 1'b0;
        M_HBUSREQ   = cpu_ce_i ? 1'b1 : 1'b0;
    end
    ENDS: begin
        if (cpu_ce_i) begin
            stallreq    = M_HREADY ? 1'b0 : 1'b1;
            M_HBUSREQ   =   1'b0;
            if (cpu_we_i == `WriteEnable) begin     // cpu写总线
                M_HWDATA    =   cpu_writedata_i;    
            end else begin                          // cpu读总线
                cpu_readdata_o  =  M_HRDATA;
            end
        end else begin
            stallreq    =   1'b0;
            M_HBUSREQ   =   1'b0;                    
        end 
    end
   ```



#### 工作模式
- **ROM**：保持流水线的正常工作，始终在工作状态，通常用于实现指令的读取。
- **RAM**：工作时会停顿流水线，在访存时才会启用，通常用于存放数据。

#### 总线使用规范
值得注意的是，RAM使能信号与ROM使能信号在时钟上保持相反状态，以此确保总线使用的规范性，避免潜在的总线冲突。

---


### CSR寄存器模块（`csr_reg`）介绍

该模块实现了RISC-V处理器中的控制状态寄存器（CSR），用于管理处理器的状态、控制位以及中断处理等功能。

#### 端口说明
- `clk`: 时钟信号。
- `rst`: 复位信号。
- `we_i`: 写使能信号。
- `waddr_i`: 写地址。
- `wdata_i`: 写数据。
- `raddr_i`: 读地址。
- `interrupt_we_i`, `interrupt_raddr_i`, `interrupt_waddr_i`, `interrupt_data_i`: 中断模块写CSR的信号。
- `interrupt_data_o`, `interrupt_csr_mtvec`, `interrupt_csr_mepc`, `interrupt_csr_mstatus`: CSR传给中断模块的信号。
- `global_int_en_o`: 全局中断使能标志。
- `rdata_o`: EX模块读取CSR的数据。

#### 寄存器列表
- `csr_mstatus`: 机器状态寄存器。
- `csr_misa`: 指令集辅助寄存器。
- `csr_mie`: 机器中断使能寄存器。
- `csr_mtvec`: 机器中断向量基地址寄存器。
- `csr_mscratch`: 机器scratch寄存器。
- `csr_mepc`: 机器异常程序计数器。
- `csr_mcause`: 机器异常原因寄存器。
- `csr_mtval`: 机器异常信息寄存器。
- `csr_mip`: 机器中断挂起寄存器。
- `csr_mcycle`: 机器周期计数器。
- `csr_mhartid`: 硬件线程ID寄存器。

#### 中断使能逻辑
```verilog
    assign global_int_en_o = (csr_mstatus[3] == 1'b1) ? 1'b1 : 1'b0;
```
全局中断使能标志由`csr_mstatus[3]`决定。

#### 周期计数器逻辑
```verilog
    always @ (posedge clk or negedge rst) begin
        if (rst == `RstEnable) begin
            csr_mcycle <= {`ZeroWord, `ZeroWord};
        end else if (we_i == `WriteEnable) begin
            // ... 省略部分代码 ...
        end else begin
            csr_mcycle <= csr_mcycle + 1'b1;
        end
    end
```
机器周期计数器在每个时钟周期递增，除非在复位或写使能时被设置。

#### 写寄存器逻辑
```verilog
    always @ (posedge clk or negedge rst) begin
        if (rst == `RstEnable) begin
            // ... 省略部分代码 ...
        end else begin
            if (we_i == `WriteEnable) begin
                // ... 省略部分代码 ...
            end else if (interrupt_we_i == `WriteEnable) begin
                // ... 省略部分代码 ...
            end
        end
    end
```
根据写使能信号，对CSR寄存器进行写操作。

#### 读寄存器逻辑
```verilog
    always @ (*) begin
        // ... 省略部分代码 ...
        case (raddr_i[11:0])
            // ... 省略部分代码 ...
            default: begin
                rdata = `ZeroWord;
            end
        endcase
    end
```
根据读地址，返回相应的CSR寄存器值。

#### 数据相关性处理
```verilog
    assign rdata_o = ((raddr_i[11:0] == waddr_i[11:0]) && (we_i == `WriteEnable)) ? wdata_i : rdata;
```
如果读地址与写地址相同且写使能，读数据则为写数据，以处理数据相关性。

#### 中断模块读CSR逻辑
```verilog
    always @ (*) begin
        // ... 省略部分代码 ...
        case (interrupt_raddr_i[11:0])
            // ... 省略部分代码 ...
            default: begin
                interrupt_data = `ZeroWord;
            end
        endcase
    end

    assign interrupt_data_o = ((interrupt_raddr_i[11:0] == interrupt_waddr_i[11:0]) && (interrupt_we_i == `WriteEnable)) ? interrupt_data_i : interrupt_data;
```



---


<center>

**PC_reg**
![PC_reg](images\image-13.png)

**if_id**
![if_id](images\image-14.png)

**Regsfile**
![Regsfile](images\image-15.png)


**id**
![id](images\image-16.png)

**id_ex**
![id_ex](images\image-17.png)

**ex**
![ex](images\image-18.png)

**ex_mem**
![ex_mem](images\image-19.png)

**mem**
![mem](images\image-20.png)

**mem_wb**
![mem_wb](images\image-21.png)

**ctrl**
![ctrl](images\image-22.png)

**interrupt_ctrl**
![interrupt_ctrl](images\image-23.png)

**csr_reg**
![csr_reg](images\image-24.png)

**cpu_ahb_if**
![cpu_ahb_if](images\image-25.png)

**cpu_ahb_mem**
![cpu_ahb_mem](images\image-26.png)

</center>


