---
layout:     post
title:      CSAPP读书笔记九
subtitle:   处理器体系结构(2)
date:       2019-02-28
author:     kakakkk
header-img: img/post-img5.jpg
catalog: true
---


### 一、逻辑设计和硬件控制语言HCL
#### 存储器和时钟
引入存储设备，是为了产生时序电路，存储设备都是由同一个时钟控制。
存储器设备：
1、时钟寄存器：存储单个位或字。时钟信号控制寄存器加载输入值。

2、随机访问寄存器：存储多个字，由地址选择该读或该写哪个字。

eg：
1)处理器的虚拟存储器系统

2）寄存器文件。(在硬件中，寄存器直接将它的输入和输出线连接到电路的其他部分。在机器级编程中，寄存器代表的是CPU中为数不多的可寻址的字。)

工作的硬件寄存器
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4.16.png)
当时变成高电位时，输入信号就加载到寄存器中，成为下一个状态Y，直到下一个时钟上升沿，这个状态就一直是寄存器的新输出。(寄存器是作为电路不同部分中的组合逻辑之间的屏障，换言之，每当每个时钟到达上升沿时，值才会从寄存器的输入传送到输出。)

![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-16(2).png)
寄存器允许同时进行多个写和读操作，如图所示，电路可以读两个程序寄存器的值，同时更新第三个寄存器的状态。每个端口都有一个地址输入，目的是为了指明寄存器。

寄存器文件读数据类似于是一个以地址为输入、数据为输出的一个组合逻辑块。

寄存器文件写入字是由时钟信号控制的，类似于将值加载到时钟寄存器。当时钟上升时，输入valw上的值会被写入输入dstw上的寄存器ID指示的程序寄存器。

随机访问寄存器来存储程序数据
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-16(3).png)


### 二、Y86的顺序实现
#### 将处理组织成阶段
取指：取指阶段从寄存器中读取指令字节，地址为程序计数器的值。从指令中抽取出指令指示符字节的两个四位部分，称为icode(指令代码)和ifun(指令功能)。

译码：译码阶段从寄存器文件读入最多两个操作数，得到valA和(或)valB。

执行：在执行阶段，算术/逻辑单元要么执行指令指明的操作，计算存储器引用的有效地址，要么增加或减少找指针。得到的值称为valE。

访存：访存阶段可以将数据写入存储器，或者从存储器读出数据。读出的值为valM。

写回：写回阶段最多可以写两个结果到寄存器文件。

更新PC：将PC、设置成下一条指令的地址。

eg：
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-17.png)

eg：OPl、rrmovl、irmovl
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-18.png)

#### 跟踪subl指令的执行
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-18(2).png)

rmmovl和mrmovl指令的操作处理
该过程需要ALU来家valC和valB。得到存储器操作的有效地址(偏移量与基址寄存器值之和)，在访存阶段，会将寄存器值valA写到存储器，或者从存储器中读出valM。
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-19.png)

#### 跟踪rmmovl指令的执行
###### 0x014:404364000000 rmmovl %esp,100(%ebx)
共六个字节，前两个的值分别为0x40和0x43，后四个数字0x00000064(十进制数100)
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-19(2).png)

#### poshl和popl
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-20.png)

#### 跟踪pushl指令的执行
在译码阶段，用%esp作为第二个寄存器操作数的标识符，将栈指针赋值为valB。在执行阶段，用ALU将栈指针减4。减4的值就是存储器写的地址。在写回阶段，写之前，pushl应该先将栈指针减4,换言之，使栈指针的更新实际上是在存储器操作完成之后进行的。
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-20(2).png)
popl与pushl执行相似，不同的是，在译码阶段，popl要读两次栈指针，在执行阶段，ALU给栈指针加4，没用过加过4的原始值作为存储器操作的地址。在写回阶段，要用加过4的栈指针更新栈指针寄存器，而且还要将寄存器rA更新为从存储器中读出的值，popl应该首先读寄存器，然后再增加栈指针。

#### 跟踪je指令的执行
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-20(3).png)

#### 跟踪ret指令的执行
指令call和ret与指令pushl和popl类似。对于指令call，要将valP也要压入栈中。在更新PC阶段，将PC设为valC。对于指令ret，在更新pC阶段，将valM赋值给PC。
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-20(4).png)


### 三、关于SEQ
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-23.png)
#### 硬件单元和各处理阶段的关系：
取指：将程序计数器寄存器作为地址，指令存储器读取指令的字节。PC增加器计算valP。

译码：寄存器文件由两个读端口A和B，从这两个端口同时读寄存器值valA和valB。

执行：执行阶段会根据指令的类型，将算术/逻辑单元用于不同的目的。

(条件码寄存器由三个条件码位。ALU负责计算条件的新值。当执行一条跳转指令时，会根据条件码和跳转类型计算分支信号Cnd。)

访存：在执行访存操作时，数据存储器读出或写入一个存储字。指令和数据存储器访问的是相同的存储器位置，但作用不同。

为了使所有的状态更新实际上同时发生，且只在时钟上升开始下一个周期时，应当遵循(这段我实在是迷糊)

#### SEQ阶段的实现
常见的常数
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-26.png)

#### 1、取指阶段
包括指令存储器硬件单元。以PC作为第一个字节的地址，这个单元一次从存储器读出6个字节。第一个字节被解释成指令字节，分为两个4位的数。由标号“icode”和“ifun”的控制逻辑块激素那指令和功能码，等于从存储器读出的值，或当指令地址不合法时，这些值对应于nop指令，根据i从的的值，可以计算三个一位的信号。
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-27.png)

#### 2、译码和写回阶段
寄存器文件有四个端口。支持同时进行两个读和两个写。每个端口都有一个地址连接和一个数据连接，地址连接是一个寄存器ID，而数据连接是一组32根线路，即可以作为寄存器文件的输出字，也可以作为它的输入字。两个读端口的地址输入为srcA和srcB，写端口输入的地址输入为dstE和dstM。

以下是srcA的HCL描述

###### int srcA={
###### 	icode in{IRRMOVL,IRMMOVL,IOPL,IPUSHL}:rA
###### 	icode in{IPOPL,IRET}:RESP
###### 	1:RNONE;
###### }

以下是dstE的HCL描述

###### int dstE={
###### 	icode in {IRRMOVL}:rB;
###### 	icode in {IIRMOVL,LOPL}:rB;
###### 	icode in {IPUSHL,IPOPL,ICALL,IRET}:RESP;
###### 	1:RNONE;
###### }

#### 3、执行阶段
执行阶段包括算术/逻辑单元。这个单元根据alufun信号的设置，对输入aluA和aluB执行ADD、SUBTRAVT、AND或EXCLUSIVE-OR运算。
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-29.png)
数据和控制信号由三个控制块产生，ALU的输出就是valE信号。

aluA的控制块的行为：
##### int aluA={
##### 	icode in {IRRMOVL,IOPL}:valA;
##### 	icode in {IIRMOVL,IRMMOVL,IMRMOVL}:valC;
##### 	icode in {ICALL,IPUSHL}:-4;
##### 	icode in {IRET,IPUSHL}:4;
##### };

ALU控制的HCL描述：
##### int alufun={
##### 	icode == IOPL:ifun;
##### 	1:ALUADD;
##### };

执行阶段还包括条件码寄存器。每次运行时，ALU都回产生三个与条件码相关的信号————零、符号和溢出。产生了一个信号set_cc来控制是否应该更新条件码寄存器：
##### bool set_cc = icode in {IOPL};

标号为“cond”的硬件单元根据条件码和功能码来确定是否进行条件分支或者条件数据传送。产生Cnd，用于设置条件传送的dstE。

#### 4、访存阶段
访存阶段就是读或写程序数据
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-30.png)
HCL描述是：
##### int mem_addr = {
##### 	icode in {IRMMOVL,IPUSH,ICALL,IMRMOVL}:valE;
##### 	icode in {IPOPL,IRET}:valA;
##### };

5、更新PC阶段
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-31.png)
HCL描述：

##### int new_pc= {
##### 	icode == ICALL:valC;
##### 	icode == IJXX && Cnd:valC;
##### 	icode -- IRET:valM;
##### 	1:valP;
##### };


### 四、流水线的通用原理
#### 计算流水线
运行系统的最大吞吐量：
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-32.png)

#### 流水线操作的详细说明
(1)时间=239
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-32(1).png)

(2)时间=241
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-32(2).png)

(3)时间=300
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-32(3).png)

(4)时间=359
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-32(4).png)

#### Y86的流水线实现
1、SEQ+：重新安排计算机阶段

2、插入流水线寄存器

3、对信号进行重新排列和标号

4、预测下一个PC

#### PIPE各阶段的实现
PIPE试用来转发技术的流水线化的Y86处理器。其使用了一组与前面顺序设计相同的硬件单元，另增加了一些流水线寄存器、一些重新配置的逻辑块，以及增加的流水线控制逻辑。

eg：SEQ中产生srcA信号逻辑的HCL代码和PIPE中相应的代码：
##### # Code from SEQ
##### int srcA = {
##### 	icode in {IRRMOVL,IRMMMOVL,IOPL,IPUSHL}:rA;
##### 	icode in {IPOPL,IRET}:RESP;
##### 	1:RNONE;
##### };

##### # Code from PIPE
##### int d_srcA = [
##### 	D_icode in {IRRMOVL,IRMMOVL,IOPL,IPUSHL}:D_rA;
##### 	D_icode in {IPOPL,IRET}:RESP;
##### 	1:RNONE;
##### ];

#### 1、PC选择和取指阶段
该阶段必须选择程序计数器的当前值，并预测下一个PC值。
PC选择逻辑从三个程序数据源中进行选择。当一条预测错误的分支进入访存阶段时，会从流水线寄存器M(M_valA)中读出该指令valP的值(指明下一条指令的地址)。当ret指令进入写回阶段时，会从流水线寄存器W(信号W_valM)中读出返回地址。其他情况会使用流水线寄存器F(F_predPC)中PC的预测值：

##### int f_pc = [
##### 	N_icode == IJXX &&b!M_valA;
##### 	W_icode == IRET:W_valM;
##### 	1:F_predPC; 
##### ];

当取出的指令为函数调用或跳转时，PC预测逻辑会选择valC，否则就选择valP：
#####  int f_predPC = [
#####  	f_icode in {IJXX,ICALL}:f_valC;
#####  	1:f_valP;
#####  ];

#### 2、译码和写回阶段
值得一提的是，提供给写端口的寄存器ID来自于写回阶段，而非译码阶段。这是由于我们希望进行写的目的的寄存器是由写回阶段中的指令指定的。
此阶段的复杂行主要是跟转发逻辑有关，标号“Sel+Fwd A”的块扮演两个角色，它为后面阶段将valP信号合并到valA信号，不仅减少流水线寄存器中状态的数量，还实现了源操作数valA的转发逻辑。

合并信号valA和valP的依据是，只有call和跳转指令在后面的阶段中需要valP的值，而这些指令并不需要从寄存器文件A端口中读出的值。当信号D_icode与call或jxx的指令代码相匹配时，这个块就选择D_valP作为它的输出。
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-56.png)

5个转发源：
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-56(2).png)
如果不满足任何一个转发条件，这个块会选择d_rvalA作为其输出。
HCL的描述：

###### int d_valA = [
###### 	D_icode in {ICAL,IJXX}:D_valP;
###### 	d_srcA == e_dstM:e_valE;
###### 	d_srcA == M_dstM:m_valM;
###### 	d_srcA == M_dstE:M_valE;
###### 	d_srcA == W_dstM:W_valM;
###### 	d_srcA == W_dstE:W_valE;
###### 	1:d_rvalA;
###### ];

#### 3、执行阶段
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-58.png)

#### 4、访存阶段
![img](https://github.com/kakakkk/kakakkk.github.io/raw/master/img/post-4-59.png)


### 六、流水线控制逻辑

处理ret：流水线必须暂停直到ret指令到达写回阶段。

加载/使用冒险：在一条从存储器中读出的一个值的指令和一条使用该值的指令之间，流水线必须暂停一个周期。

预测分支错误：在分支逻辑发现不应该选择分支之前，分支目标处的几条指令已经进入流水线。必须从流水线中去掉这些指令。

异常：当一条指令导致异常，在指令到达写回阶段时，停止执行。