![[Untitled 1.png]]
CPU 中 제어 유니트의 구조
- 명령어 해독기(Instruction Decoder)
    
    - IR로부터 들어오는 명령어의 OP코드(연산 코드)를 해독
    - 해당 연산을 수행하기 위한 루틴의 시작 주소를 결정한다.
    
      
    
- 제어 주소 레지스터(Control Address Register, CAR)
    
    - CPU의 MAR같은 역할
    - 다음에 실행할 마이크로명령어의 ==주소==를 저장하는 레지스터
    - 이 주소는 제어 기억장치의 특정 위치를 가리킨다.
    
      
    
- 제어 기억장치(Control Memory)
    
    - 마이크로명령어들로 이루어진 마이크로프로그램을 저장하는 내부 기억장치이다.
    - ROM으로 만들어진다.
        - 마이크로프로그램은 CPU 설계 단계에서 확정되고, 그 후에는 변하지 않기 때문이다.
    
      
    
- 제어 버퍼 레지스터(Control Buffer Register, CBR)
    
    - CPU의 MBR과 같은 역할
    - 제어 기억장치로부터 읽혀진 마이크로명령어를 일시적으로 저장하는 레지스터이다.
    
      
    
- 서브루틴 레지스터(Subroutine Register, SBR)
    - 마이크로프로그램에서 서브 루틴이 호출되는 경우에, 현재의 CAR 내용을 일싲거으로 저장하는 레지스터
  
- 순서제어 모듈(Sequencing Module)
    - 마이크로명령어의 실행 순서를 결정하는 회로들의 집합이다.
  
  
  
- 각 단어의 길이는 다음 절에서 설명할 마이크로명령어 형식에 의해 결정된다.
[[4.3. 마이크로명령어의 형식]]
  
- 인출 사이클 中 : IR에 적재된 명령어의 OP code 부분은 제어 유니트의 명령어 해독기로 들어옴
- 실행 사이클 中 : OP code 가 해독되어 제어 기억장치에 어느 루틴을 지목하고 그 루틴이 실행된다.
  
- 명령어 해독기가 수행하는 “해독”이란?
    
    OP code를 이용하여 해당 제어 기억장치 내 실행 사이클 루틴의 시작 주소를 찾는 것
    
    “해독”에는 여러 방법이 있지만, 교재에서는 사상(mapping)방식을 설명한다.
    
      
    
- 사상(Mapping)
    
    - OP code를 ==특정 비트 패턴과 혼합==시킴으로써 그 연산 수행에 필요한 실행 사이클 루틴의 시작 주소를 찾아낸다.