## 高速缓冲存储器的结构

#### 高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。

#### 主要由三大部分组成：

##### Cache存储体：存放由主存调入的指令与数据块。

##### 地址转换部件：建立目录表以实现主存地址到缓存地址的转换。

##### 替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。

## 高速缓冲存储器的工作原理

##### Cache的速度接近于CPU的速度，它可以连接两个存取速度相差较大的上下级存储器，其中保存了下级存储器中部分当前所需的数据，因此CPU可以直接从Cache中取得所需的数据，而不必访问下一级存储器。当CPU要从存储器中读取一个数据字时，它首先在Cache中查找。如果找到了，则立即从Cache中读取并送到CPU中；如果在Cache中找不到，则用一个存储器读周期的时间从主存中读出这个数据字送到CPU、并且把包含这个数据字的整个内存数据块都从主存送到Cache中。
