Fitter Place Stage Report for histogram
Thu Apr 27 19:11:52 2023
Quartus Prime Version 21.4.0 Build 67 12/06/2021 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Global & Other Fast Signals Summary
  5. Global Signal Visualization
  6. Global & Other Fast Signals Details
  7. Fitter Duplication Summary
  8. Non-Global High Fan-Out Signals
  9. Fitter RAM Summary
 10. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                           ;
+-------------------------------------------------------------+-------------------+-------+
; Resource                                                    ; Usage             ; %     ;
+-------------------------------------------------------------+-------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 15,903 / 933,120  ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 15,903            ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 17,530 / 933,120  ; 2 %   ;
;         [a] ALMs used for LUT logic and register circuitry  ; 2,147             ;       ;
;         [b] ALMs used for LUT logic                         ; 14,446            ;       ;
;         [c] ALMs used for register circuitry                ; 917               ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 20                ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,708 / 933,120   ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 81 / 933,120      ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                 ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                 ;       ;
;         [c] Due to LAB input limits                         ; 81                ;       ;
;         [d] Due to virtual I/Os                             ; 0                 ;       ;
;                                                             ;                   ;       ;
; Difficulty packing design                                   ; High              ;       ;
;                                                             ;                   ;       ;
; Total LABs:  partially or completely used                   ; 2,015 / 93,312    ; 2 %   ;
;     -- Logic LABs                                           ; 2,013             ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 2                 ;       ;
;                                                             ;                   ;       ;
; Combinational ALUT usage for logic                          ; 21,911            ;       ;
;     -- 8 input functions                                    ; 1,561             ;       ;
;     -- 7 input functions                                    ; 37                ;       ;
;     -- 6 input functions                                    ; 5,933             ;       ;
;     -- 5 input functions                                    ; 4,847             ;       ;
;     -- 4 input functions                                    ; 7,280             ;       ;
;     -- <=3 input functions                                  ; 2,253             ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,419             ;       ;
; Memory ALUT usage                                           ; 32                ;       ;
;     -- 64-address deep                                      ; 0                 ;       ;
;     -- 32-address deep                                      ; 32                ;       ;
;                                                             ;                   ;       ;
;                                                             ;                   ;       ;
; Dedicated logic registers                                   ; 6,241             ;       ;
;     -- By type:                                             ;                   ;       ;
;         -- LAB logic registers:                             ;                   ;       ;
;             -- Primary logic registers                      ; 6,128 / 1,866,240 ; < 1 % ;
;             -- Secondary logic registers                    ; 81 / 1,866,240    ; < 1 % ;
;         -- Hyper-Registers:                                 ; 32                ;       ;
;                                                             ;                   ;       ;
; Register control circuitry for power estimation             ; 0                 ;       ;
;                                                             ;                   ;       ;
; ALMs adjustment for power estimation                        ; 1,395             ;       ;
;                                                             ;                   ;       ;
; I/O pins                                                    ; 660 / 1,272       ; 52 %  ;
;     -- Clock pins                                           ; 55 / 104          ; 53 %  ;
;     -- Dedicated input pins                                 ; 3 / 54            ; 6 %   ;
;                                                             ;                   ;       ;
; Hard processor system peripheral utilization                ;                   ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )     ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )     ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )     ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )     ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )     ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )     ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )     ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )     ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )     ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )     ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )     ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )     ;       ;
;     -- EMAC                                                 ; 0 / 3 ( 0 % )     ;       ;
;     -- I2C                                                  ; 0 / 5 ( 0 % )     ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )     ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )     ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )     ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )     ;       ;
;                                                             ;                   ;       ;
; M20K blocks                                                 ; 0 / 11,721        ; 0 %   ;
; Total MLAB memory bits                                      ; 192               ;       ;
; Total block memory bits                                     ; 0 / 240,046,080   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 240,046,080   ; 0 %   ;
;                                                             ;                   ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 0 / 5,760         ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                 ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                 ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0                 ;       ;
;                                                             ;                   ;       ;
; IOPLLs                                                      ; 0 / 24            ; 0 %   ;
; Global signals                                              ; 2                 ;       ;
; Impedance control blocks                                    ; 0 / 24            ; 0 %   ;
; Maximum fan-out                                             ; 6273              ;       ;
; Highest non-global fan-out                                  ; 1873              ;       ;
; Total fan-out                                               ; 127693            ;       ;
; Average fan-out                                             ; 4.23              ;       ;
+-------------------------------------------------------------+-------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+----------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; IOPLLs ; Full Hierarchy Name                                            ; Entity Name              ; Library Name ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+----------------------------------------------------------------+--------------------------+--------------+
; |                                     ; 15902.2 (0.5)        ; 17528.3 (0.5)                    ; 1706.7 (0.0)                                      ; 80.6 (0.0)                       ; 20.0 (0.0)           ; 21911 (1)           ; 6241 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 660  ; 0 (0)  ; |                                                              ; histogram                ; altera_work  ;
;    |Buffer_1|                         ; 57.8 (0.0)           ; 60.6 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 26.2 (26.2)          ; 27.8 (27.8)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 31.6 (31.6)          ; 32.8 (32.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_2|                         ; 67.6 (26.9)          ; 75.2 (28.0)                      ; 8.0 (1.3)                                         ; 0.3 (0.1)                        ; 20.0 (0.0)           ; 53 (32)             ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2                                                       ; transpFIFO               ; altera_work  ;
;       |fifo|                          ; 40.7 (19.7)          ; 47.2 (25.7)                      ; 6.8 (6.2)                                         ; 0.2 (0.2)                        ; 20.0 (0.0)           ; 21 (19)             ; 82 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|fifo                                                  ; elasticFifoInner         ; altera_work  ;
;          |Memory_rtl_0|               ; 20.3 (0.0)           ; 20.9 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|fifo|Memory_rtl_0                                     ; altera_syncram           ; work         ;
;             |auto_generated|          ; 20.3 (0.0)           ; 20.9 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|fifo|Memory_rtl_0|auto_generated                      ; altera_syncram_3gf1      ; work         ;
;                |altera_syncram_impl1| ; 20.3 (20.3)          ; 20.9 (20.9)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|fifo|Memory_rtl_0|auto_generated|altera_syncram_impl1 ; altera_syncram_impl_cmd4 ; altera_work  ;
;          |mod_1_rtl_0|                ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|fifo|mod_1_rtl_0                                      ; lpm_divide               ; work         ;
;             |auto_generated|          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|fifo|mod_1_rtl_0|auto_generated                       ; lpm_divide_08k           ; work         ;
;                |divider|              ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|fifo|mod_1_rtl_0|auto_generated|divider               ; sign_div_unsign_fck      ; altera_work  ;
;                   |divider|           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|fifo|mod_1_rtl_0|auto_generated|divider|divider       ; alt_u_div_8lh            ; altera_work  ;
;    |Buffer_3|                         ; 43.0 (0.0)           ; 48.0 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 17.9 (17.9)          ; 19.0 (19.0)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 25.2 (25.2)          ; 29.0 (29.0)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_4|                         ; 1.7 (0.0)            ; 2.7 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_5|                         ; 27.5 (0.0)           ; 28.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 10.0 (10.0)          ; 10.2 (10.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 17.5 (17.5)          ; 17.8 (17.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_6|                         ; 26.3 (0.0)           ; 30.8 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 9.5 (9.5)            ; 10.2 (10.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 16.9 (16.9)          ; 20.5 (20.5)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_7|                         ; 1.8 (0.0)            ; 1.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_8|                         ; 2.0 (0.0)            ; 2.7 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_9|                         ; 0.9 (0.0)            ; 2.0 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |MC_feature|                       ; 25.6 (0.0)           ; 32.4 (0.0)                       ; 7.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_feature                                                     ; MemCont                  ; altera_work  ;
;       |read_arbiter|                  ; 25.6 (0.0)           ; 32.4 (0.0)                       ; 7.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_feature|read_arbiter                                        ; read_memory_arbiter      ; altera_work  ;
;          |addressing|                 ; 9.0 (9.0)            ; 14.8 (14.8)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_feature|read_arbiter|addressing                             ; read_address_mux         ; altera_work  ;
;          |data|                       ; 16.3 (16.3)          ; 17.3 (17.3)                      ; 1.1 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (33)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_feature|read_arbiter|data                                   ; read_data_signals        ; altera_work  ;
;          |priority|                   ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_feature|read_arbiter|priority                               ; read_priority            ; altera_work  ;
;    |MC_weight|                        ; 18.6 (0.0)           ; 24.6 (0.0)                       ; 6.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_weight                                                      ; MemCont                  ; altera_work  ;
;       |read_arbiter|                  ; 18.6 (0.0)           ; 24.6 (0.0)                       ; 6.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_weight|read_arbiter                                         ; read_memory_arbiter      ; altera_work  ;
;          |addressing|                 ; 10.6 (10.6)          ; 14.5 (14.5)                      ; 4.0 (4.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_weight|read_arbiter|addressing                              ; read_address_mux         ; altera_work  ;
;          |data|                       ; 8.0 (8.0)            ; 9.6 (9.6)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_weight|read_arbiter|data                                    ; read_data_signals        ; altera_work  ;
;          |priority|                   ; -0.0 (-0.0)          ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_weight|read_arbiter|priority                                ; read_priority            ; altera_work  ;
;    |add_13|                           ; 10.3 (8.0)           ; 11.0 (8.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_13                                                         ; add_op                   ; altera_work  ;
;       |join_write_temp|               ; 2.3 (2.3)            ; 3.0 (3.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_13|join_write_temp                                         ; join                     ; altera_work  ;
;    |add_16|                           ; 11.5 (11.5)          ; 16.2 (16.2)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_16                                                         ; add_op                   ; altera_work  ;
;    |branchC_6|                        ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_6                                                      ; branch                   ; altera_work  ;
;       |br|                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_6|br                                                   ; branchSimple             ; altera_work  ;
;    |branchC_8|                        ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_8                                                      ; branch                   ; altera_work  ;
;       |br|                            ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_8|br                                                   ; branchSimple             ; altera_work  ;
;    |branch_0|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_0                                                       ; branch                   ; altera_work  ;
;       |br|                            ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_0|br                                                    ; branchSimple             ; altera_work  ;
;    |branch_1|                         ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_1                                                       ; branch                   ; altera_work  ;
;       |br|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_1|br                                                    ; branchSimple             ; altera_work  ;
;    |branch_4|                         ; 3.7 (0.0)            ; 3.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_4                                                       ; branch                   ; altera_work  ;
;       |br|                            ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_4|br                                                    ; branchSimple             ; altera_work  ;
;       |j|                             ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_4|j                                                     ; join                     ; altera_work  ;
;    |branch_5|                         ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_5                                                       ; branch                   ; altera_work  ;
;       |br|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_5|br                                                    ; branchSimple             ; altera_work  ;
;    |c_LSQ_hist|                       ; 15328.6 (0.0)        ; 16849.3 (0.0)                    ; 1598.2 (0.0)                                      ; 77.5 (0.0)                       ; 0.0 (0.0)            ; 20930 (0)           ; 5385 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_hist                                                     ; LSQ_hist                 ; altera_work  ;
;       |GA|                            ; 34.7 (34.7)          ; 41.7 (41.7)                      ; 7.2 (7.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 63 (63)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_hist|GA                                                  ; GROUP_ALLOCATOR_LSQ_hist ; altera_work  ;
;       |LOAD_PORT_LSQ_hist|            ; 5.9 (5.9)            ; 7.0 (7.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_hist|LOAD_PORT_LSQ_hist                                  ; LOAD_PORT_LSQ_hist       ; altera_work  ;
;       |STORE_ADDR_PORT_LSQ_hist|      ; 5.9 (5.9)            ; 7.0 (7.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_hist|STORE_ADDR_PORT_LSQ_hist                            ; STORE_DATA_PORT_LSQ_hist ; altera_work  ;
;       |STORE_DATA_PORT_LSQ_hist|      ; 8.0 (8.0)            ; 9.0 (9.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_hist|STORE_DATA_PORT_LSQ_hist                            ; STORE_DATA_PORT_LSQ_hist ; altera_work  ;
;       |loadQ|                         ; 13947.4 (13947.4)    ; 15170.9 (15170.9)                ; 1285.6 (1285.6)                                   ; 62.2 (62.2)                      ; 0.0 (0.0)            ; 19444 (19444)       ; 4190 (4190)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_hist|loadQ                                               ; LOAD_QUEUE_LSQ_hist      ; altera_work  ;
;       |storeQ|                        ; 1326.6 (1326.6)      ; 1613.7 (1613.7)                  ; 302.3 (302.3)                                     ; 15.2 (15.2)                      ; 0.0 (0.0)            ; 1396 (1396)         ; 1180 (1180)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_hist|storeQ                                              ; STORE_QUEUE_LSQ_hist     ; altera_work  ;
;    |end_0|                            ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0                                                          ; end_node                 ; altera_work  ;
;       |j|                             ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|j                                                        ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|j|allPValidAndGate                                       ; andN                     ; altera_work  ;
;    |forkC_10|                         ; 4.0 (0.0)            ; 4.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_10                                                       ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_10|generateBlocks[0].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_10|generateBlocks[1].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_10|generateBlocks[2].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;    |forkC_11|                         ; 1.1 (0.0)            ; 2.5 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_11                                                       ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_11|generateBlocks[0].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.6 (0.6)            ; 1.8 (1.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_11|generateBlocks[1].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;    |forkC_9|                          ; 2.2 (0.0)            ; 2.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_9                                                        ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_9|generateBlocks[0].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_9|generateBlocks[1].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_9|genericOr                                              ; orN                      ; altera_work  ;
;    |fork_0|                           ; 4.4 (0.0)            ; 5.2 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.4 (2.4)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_1|                           ; 4.2 (1.0)            ; 4.6 (1.2)                        ; 0.4 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (3)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1|generateBlocks[2].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_2|                           ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_3|                           ; 7.3 (0.0)            ; 7.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.5 (2.5)            ; 2.7 (2.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_4|                           ; 4.9 (1.7)            ; 6.1 (2.0)                        ; 1.1 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (2)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.9 (0.9)            ; 1.8 (1.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_5|                           ; 6.6 (0.0)            ; 7.7 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[2].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 2.7 (2.7)            ; 3.5 (3.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|genericOr                                               ; orN                      ; altera_work  ;
;    |fork_6|                           ; 2.2 (0.0)            ; 4.0 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_6                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_6|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_6|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_6|generateBlocks[2].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_6|genericOr                                               ; orN                      ; altera_work  ;
;    |fork_7|                           ; 3.0 (0.0)            ; 3.7 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[2].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |icmp_0|                           ; 4.3 (4.3)            ; 5.4 (5.4)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_0                                                         ; icmp_sgt_op              ; altera_work  ;
;    |icmp_17|                          ; 12.7 (12.4)          ; 16.6 (16.2)                      ; 4.8 (4.8)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 34 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_17                                                        ; icmp_slt_op              ; altera_work  ;
;       |join_write_temp|               ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_17|join_write_temp                                        ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_17|join_write_temp|allPValidAndGate                       ; andN                     ; altera_work  ;
;    |load_6|                           ; 28.4 (0.0)           ; 41.6 (0.0)                       ; 13.8 (0.0)                                        ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 65 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_6                                                         ; mc_load_op               ; altera_work  ;
;       |Buffer_1|                      ; 9.2 (9.2)            ; 15.9 (15.9)                      ; 7.0 (7.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_6|Buffer_1                                                ; TEHB                     ; altera_work  ;
;       |Buffer_2|                      ; 19.2 (19.2)          ; 25.7 (25.7)                      ; 6.7 (6.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_6|Buffer_2                                                ; TEHB                     ; altera_work  ;
;    |load_9|                           ; 30.5 (0.0)           ; 50.8 (0.0)                       ; 20.7 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_9                                                         ; mc_load_op               ; altera_work  ;
;       |Buffer_1|                      ; 9.7 (9.7)            ; 16.2 (16.2)                      ; 6.8 (6.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_9|Buffer_1                                                ; TEHB                     ; altera_work  ;
;       |Buffer_2|                      ; 20.8 (20.8)          ; 34.5 (34.5)                      ; 13.9 (13.9)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 67 (67)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_9|Buffer_2                                                ; TEHB                     ; altera_work  ;
;    |n|                                ; 28.4 (0.7)           ; 30.9 (1.0)                       ; 2.8 (0.3)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 40 (1)              ; 68 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; n                                                              ; start_node               ; altera_work  ;
;       |startBuff|                     ; 27.6 (0.0)           ; 29.9 (0.0)                       ; 2.6 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; n|startBuff                                                    ; elasticBuffer            ; altera_work  ;
;          |oehb1|                      ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; n|startBuff|oehb1                                              ; OEHB                     ; altera_work  ;
;          |tehb1|                      ; 17.0 (17.0)          ; 19.4 (19.4)                      ; 2.7 (2.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; n|startBuff|tehb1                                              ; TEHB                     ; altera_work  ;
;    |phiC_2|                           ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_2                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_2|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phiC_3|                           ; 5.2 (0.0)            ; 6.3 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_3                                                         ; cntrlMerge               ; altera_work  ;
;       |fork_C1|                       ; 2.3 (0.0)            ; 2.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_3|fork_C1                                                 ; fork                     ; altera_work  ;
;          |generateBlocks[0].regblock| ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_3|fork_C1|generateBlocks[0].regblock                      ; eagerFork_RegisterBLock  ; altera_work  ;
;          |generateBlocks[1].regblock| ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_3|fork_C1|generateBlocks[1].regblock                      ; eagerFork_RegisterBLock  ; altera_work  ;
;       |oehb1|                         ; 2.9 (2.9)            ; 3.7 (3.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_3|oehb1                                                   ; TEHB                     ; altera_work  ;
;    |phiC_4|                           ; 1.9 (0.0)            ; 3.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_4                                                         ; cntrlMerge               ; altera_work  ;
;       |oehb1|                         ; 1.9 (1.9)            ; 3.2 (3.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_4|oehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_19|                           ; 28.5 (11.1)          ; 28.4 (11.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (37)             ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_19                                                         ; mux                      ; altera_work  ;
;       |tehb1|                         ; 17.4 (17.4)          ; 17.3 (17.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_19|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_3|                            ; 18.4 (2.3)           ; 26.6 (2.3)                       ; 8.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (4)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_3                                                          ; mux                      ; altera_work  ;
;       |tehb1|                         ; 15.4 (15.4)          ; 24.3 (24.3)                      ; 8.9 (8.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_3|tehb1                                                    ; TEHB                     ; altera_work  ;
;    |phi_n0|                           ; 17.6 (0.0)           ; 19.2 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 17.6 (17.6)          ; 19.2 (19.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_n1|                           ; 26.0 (7.5)           ; 26.2 (8.4)                       ; 0.2 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (33)             ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 17.8 (17.8)          ; 17.8 (17.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |ret_0|                            ; 21.1 (0.0)           ; 25.4 (0.0)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0                                                          ; ret_op                   ; altera_work  ;
;       |tehb|                          ; 21.1 (21.1)          ; 25.4 (25.4)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0|tehb                                                     ; TEHB                     ; altera_work  ;
;    |start_0|                          ; 2.7 (0.7)            ; 3.1 (1.0)                        ; 0.4 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0                                                        ; start_node               ; altera_work  ;
;       |startBuff|                     ; 2.0 (0.0)            ; 2.1 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff                                              ; elasticBuffer            ; altera_work  ;
;          |oehb1|                      ; 1.4 (1.4)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|oehb1                                        ; OEHB                     ; altera_work  ;
;          |tehb1|                      ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|tehb1                                        ; TEHB                     ; altera_work  ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+----------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; Global & Other Fast Signals Summary                  ;
+------+----------+---------+--------------------------+
; Name ; Location ; Fan-Out ; Clock Region             ;
+------+----------+---------+--------------------------+
; clk  ; PIN_BN40 ; 5894    ; Sectors (2, 3) to (5, 5) ;
; rst  ; PIN_V44  ; 710     ; Sectors (2, 3) to (5, 5) ;
+------+----------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                              ;
+---------------------------------------------------+----------------------------------------------+
; Property                                          ; Value                                        ;
+---------------------------------------------------+----------------------------------------------+
; Name                                              ; clk                                          ;
;     -- Source Node                                ; clk~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_BN40                                     ;
;     -- Fan-Out                                    ; 5894                                         ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (2, 3) to (5, 5)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 4 x 3 (12 total)                             ;
;     -- Clock Region Bounding Box                  ; (62, 109) to (198, 216)                      ;
;     -- Clock Region Constraint                    ; SX2 SY3 SX5 SY5                              ;
;     -- Terminating Spine Index                    ; 2                                            ;
;     -- Path Length                                ; 7.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 5.0 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 0 layer jump(s) ;
;                                                   ;                                              ;
; Name                                              ; rst                                          ;
;     -- Source Node                                ; rst~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_V44                                      ;
;     -- Fan-Out                                    ; 710                                          ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (2, 3) to (5, 5)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 4 x 3 (12 total)                             ;
;     -- Clock Region Bounding Box                  ; (62, 109) to (198, 216)                      ;
;     -- Clock Region Constraint                    ; SX2 SY3 SX5 SY5                              ;
;     -- Terminating Spine Index                    ; 27                                           ;
;     -- Path Length                                ; 6.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 4.0 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 0 layer jump(s) ;
+---------------------------------------------------+----------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Duplication Summary                                                                                                                             ;
+---------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+
; Node Name                 ; Candidate Reason   ; Duplication Status                 ; Total fan-out ; Number of Duplicates ; Average Duplicate fan-out ;
+---------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+
; c_LSQ_hist|storeQ|head[0] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1875          ; 1                    ; 1875.00                   ;
; c_LSQ_hist|storeQ|head[1] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1860          ; 1                    ; 1860.00                   ;
; c_LSQ_hist|storeQ|head[2] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1839          ; 1                    ; 1839.00                   ;
; c_LSQ_hist|storeQ|head[3] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1855          ; 1                    ; 1855.00                   ;
+---------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+


+-----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                 ;
+------------------------------------+---------+------------------+
; Name                               ; Fan-Out ; Physical Fan-Out ;
+------------------------------------+---------+------------------+
; rst~input                          ; 2481    ; 718              ;
; c_LSQ_hist|storeQ|head[0]          ; 1873    ; 1873             ;
; c_LSQ_hist|storeQ|head[1]          ; 1860    ; 1860             ;
; c_LSQ_hist|storeQ|head[3]          ; 1855    ; 1855             ;
; c_LSQ_hist|storeQ|head[2]          ; 1837    ; 1837             ;
; c_LSQ_hist|loadQ|shift_left_0~8    ; 959     ; 959              ;
; c_LSQ_hist|storeQ|reduce_nor_256~8 ; 957     ; 957              ;
; c_LSQ_hist|storeQ|reduce_nor_256~4 ; 937     ; 937              ;
; c_LSQ_hist|storeQ|reduce_nor_256~2 ; 929     ; 929              ;
; c_LSQ_hist|loadQ|shift_left_0~4    ; 928     ; 928              ;
; c_LSQ_hist|loadQ|shift_left_0~0    ; 913     ; 913              ;
; c_LSQ_hist|loadQ|shift_left_0~1    ; 876     ; 876              ;
; c_LSQ_hist|loadQ|shift_left_0~6    ; 833     ; 833              ;
+------------------------------------+---------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF  ; Location                           ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------+
; Buffer_2|fifo|Memory_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 32           ; 6            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 192  ; 6                           ; 32                          ; 6                           ; 32                          ; 192                 ; 0           ; 2     ; None ; LAB_X119_Y141_N0, LAB_X114_Y143_N0 ; Don't care          ;                 ;                 ;          ;                        ;               ;
+-------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 40 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 21.4.0 Build 67 12/06/2021 SC Pro Edition
    Info: Processing started: Thu Apr 27 19:04:43 2023
    Info: System process ID: 91253
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off histogram -c histogram
Info: qfit2_default_script.tcl version: #1
Info: Project  = histogram
Info: Revision = histogram
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:46
Info (18252): The Fitter is using Physical Synthesis.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:25
Info (11888): Total time spent on timing analysis during Global Placement is 3.32 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:07
Info (11178): Promoted 2 clocks 
    Info (18386): rst (710 fanout) drives clock sectors (2, 3) to (5, 5)
    Info (18386): clk (5894 fanout) drives clock sectors (2, 3) to (5, 5)
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:23
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:14
Info (11888): Total time spent on timing analysis during Global Placement is 2.95 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:31
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during Placement is 0.00 seconds.


