%RRI8 format instructions
%\section{RRI8 format instructions}
\setlength{\tabcolsep}{4pt}
\renewcommand{\arraystretch}{2}
%\begin{table}[H]
%	\caption{\textbf{Instructions using RRI8 Format}}
	\begin{longtable}{llllllllllllllllllllllll  p{1cm}  p{7cm} | }
		\caption{Encoding\label{long}}\\
		23 & & & & & & & 16 & 15 & & & 12 & 11 & & & 8 & 7 & & & 4 & 3 & & & 0 & & \multicolumn{1}{c}{}\\
		\hline
        \endhead
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{1100} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0010} & \multicolumn{1}{c|}{$ADDI$} & $AR[s] \leftarrow AR[t] + imm$ \\ \hline
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{1101} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0010} & \multicolumn{1}{c|}{$ADDMI$} & $AR[s] \leftarrow AR[t] + (imm_7^{16} || imm_{7..0} || 0^8)$ \\ \hline
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{0100} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BALL$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow AR[s] AND AR[t] = 0^{32}$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{1000} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BANY$} & $offset \leftarrow sign\_extend(imm)$ \newline  $condition \leftarrow$ (NOT AR[s]) AND AR[t] $\neq 0^{32}$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{0101} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BBC$} & $offset \leftarrow sign\_extend(imm)$ \newline $bit \leftarrow AR[t]_{4..0}$ \newline $condition \leftarrow$ $AR[s]_{bit} = 0$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{011b[4]} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{b[3..0]} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BBCI$} & $offset \leftarrow signe\_extend(imm)$ \newline $condition \leftarrow AR[s]_{b} = 0$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{1101} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BBS$} & $offset \leftarrow sign\_extend(imm)$ \newline $bit \leftarrow AR[t]_{4..0}$ \newline $condition \leftarrow$ $AR[s]_{bit} \neq 0$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{111b[4]} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{b[3..0]} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BBSI$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow AR[s]_{b} \neq 0$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
%BEQ
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{0001} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BEQ$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (AR[t]=AR[s])$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{r} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{0010} & \multicolumn{4}{c|}{0110} & \multicolumn{1}{c|}{$BEQI$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (AR[t] = B4Const[r])$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline

		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{1010} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BGE$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (AR[t] >= AR[s])$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{r} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{1110} & \multicolumn{4}{c|}{0110} & \multicolumn{1}{c|}{$BGEI$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (AR[t] >= B4Const[r])$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{1011} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BGEU$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (0||AR[t]) >= (0||AR[s])$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
        \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{r} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{1111} & \multicolumn{4}{c|}{0110} & \multicolumn{1}{c|}{$BGEUI$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (0||AR[t]) >= (0||B4Const[r])$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{0010} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BLT$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (AR[s] < AR[t])$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
        \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{r} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{1010} & \multicolumn{4}{c|}{0110} & \multicolumn{1}{c|}{$BLTI$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (AR[t] < B4Const[r])$ \newline if     condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
		\multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{0011} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BLTU$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (0||AR[t]) < (0||AR[s])$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
        \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{r} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{1011} & \multicolumn{4}{c|}{0110} & \multicolumn{1}{c|}{$BLTUI$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (0||AR[t]) < (0||B4Const[r])$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
       \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{1100} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BNALL$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (AR[s]$ $AND$ $AR[t])$ $\neq0^{32}$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
%BNE
	   \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{1001} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BNE$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (AR[t] \neq AR[s])$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
       \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{r} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{0110} & \multicolumn{4}{c|}{0110} & \multicolumn{1}{c|}{$BNEI$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (AR[t] \neq B4Const[r])$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
       \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{0000} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0111} & \multicolumn{1}{c|}{$BNONE$} & $offset \leftarrow sign\_extend(imm)$ \newline $condition \leftarrow (AR[s]$ $AND$ $AR[t])$ $=$ $0^{32}$ \newline if condition then \newline $PC \leftarrow PC + offset + 4$ \newline endif\\ \hline
%L8UI
	   \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{0000} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0010} & \multicolumn{1}{c|}{$L8UI$} & $offset \leftarrow sign\_extend(imm)$ \newline $vAddr \leftarrow AR[s] + offset$ \newline $mem \leftarrow LoadMemory(vAddr, 8)$ \newline $AR[t] \leftarrow 0^{24}||mem_{7..0}$\\ \hline
	   \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{1001} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0010} & \multicolumn{1}{c|}{$L16SI$} & $offset \leftarrow sign\_extend(imm)$ \newline $vAddr \leftarrow AR[s] + offset$ \newline $mem \leftarrow LoadMemory(vAddr, 16)$ \newline $AR[t] \leftarrow mem_{15}^{16}||mem_{15..0}$\\ \hline
	   \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{0001} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0010} & \multicolumn{1}{c|}{$L16UI$} & $offset \leftarrow sign\_extend(imm)$ \newline $vAddr \leftarrow AR[s] + offset$ \newline $mem \leftarrow LoadMemory(vAddr, 16)$ \newline $AR[t] \leftarrow 0^{16}||mem_{15..0}$\\ \hline
	   \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{0010} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0010} & \multicolumn{1}{c|}{$L32I$} & $offset \leftarrow sign\_extend(imm)$ \newline $vAddr \leftarrow AR[s] + offset$ \newline $mem \leftarrow LoadMemory(vAddr, 32)$ \newline $AR[t] \leftarrow mem_{31..0}$\\ \hline
	   \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{1010} & \multicolumn{4}{c|}{imm[11..8]} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0010} & \multicolumn{1}{c|}{$MOVI$} & $AR[s] \leftarrow sign\_extend(imm)$ \\ \hline
%S8I
       \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{0100} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0010} & \multicolumn{1}{c|}{$S8I$} & $offset \leftarrow sign\_extend(imm)$ \newline $vAddr \leftarrow AR[s] + offset$ \newline $StoreMemory(vAddr, 8, AR[t]_{7..0})$\\ \hline
       \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{0101} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0010} & \multicolumn{1}{c|}{$S16I$} & $offset \leftarrow sign\_extend(imm)$ \newline $vAddr \leftarrow AR[s] + offset$ \newline $StoreMemory(vAddr, 16, AR[t]_{15..0})$\\ \hline
       \multicolumn{8}{|c|}{imm[7..0]} & \multicolumn{4}{c|}{0110} & \multicolumn{4}{c|}{s} & \multicolumn{4}{c|}{t} & \multicolumn{4}{c|}{0010} & \multicolumn{1}{c|}{$S32I$} & $offset \leftarrow sign\_extend(imm)$ \newline $vAddr \leftarrow AR[s] + offset$ \newline $StoreMemory(vAddr, 32, AR[t]_{31..0})$\\ \hline
	\end{longtable}
%\end{table}

%\begin{table}[]
	\begin{longtable}{|p{5cm}|p{5cm}|}
		\caption{Assembler\label{long}}\\
		\hline
		Instruction & \\
		\hline
		ADDI & addi at, as, imm\\ \hline
		ADDMI & addmi at, as, imm\\ \hline
		BALL & ball as, at, target\\ \hline
		BANY & bany as, at, target\\ \hline
		BBC & bbc as, at, target\\ \hline
		BBCI & bbci as, imm, target\\ \hline
		BBS & bbs as, at, target\\ \hline
		BBSI & bbsi as, imm, target\\ \hline
		BEQ & beq as, at, target\\ \hline
		BEQI & beqi as, imm, target\\ \hline
		BGE & bge as, at, target\\ \hline
		BGEI & bgei as, imm, target\\ \hline
		BGEU & bgeu as, at, target\\ \hline
		BGEUI & bgeui as, imm, target\\ \hline
		BLT & blt as, at, target\\ \hline
		BLTI & blti as, imm, target\\ \hline
		BLTU & bltu as, at, target\\ \hline
		BLTUI & bltui as, imm, target\\ \hline
		BNALL & bnall as, at, target\\ \hline
		BNE & bne as, at, target\\ \hline
		BNEI & bnei as, imm, target\\ \hline
		BNONE & bnone as, at, target\\ \hline
		L8UI & l8ui at, as, imm\\ \hline
		L16SI & l16si at, as, imm\\ \hline
		L16UI & l16ui at, as, imm\\ \hline
		L32I & l32i at, as, imm\\ \hline
		MOVI & movi at, imm\\ \hline
		S8I & s8i at, as, imm\\ \hline
		S16I & s16i at, as, imm\\ \hline
		S32I & s32i at, as, imm\\ \hline
	\end{longtable}
%\end{table}