`timescale 1ns / 1ps

module tb_top;

    // =========================
    // 仿真参数
    // =========================
    parameter CLK_PERIOD = 20;   // 50 MHz 时钟（20ns）

    // =========================
    // 仿真信号
    // =========================
    reg clk;
    reg rst_n;
	 wire [19:0] test_addr;
	 wire [13:0] test_ram_addr;
	 wire [13:0] test_rom_addr;
	 wire [7:0] test_rom_data;
	 wire [7:0] test_ram_data;
	 wire test_ram_cs;
	 wire test_rom_cs;
	 
    // =========================
    // DUT 实例化
    // =========================
    mpe dut (
        .clk   (clk),
        .rst_n (rst_n),
		  .test_addr(test_addr),
		  .test_ram_addr(test_ram_addr),
		  .test_rom_addr(test_rom_addr),
		  .test_ram_cs(test_ram_cs),
		  .test_rom_cs(test_rom_cs),
		  .test_ram_data(test_ram_data),
		  .test_rom_data(test_rom_data)
    );

    // =========================
    // 时钟产生
    // =========================
    initial begin
        clk = 1'b0;
        forever #(CLK_PERIOD/2) clk = ~clk;
    end

    // =========================
    // 复位时序
    // =========================
    initial begin
        rst_n = 1'b0;          // 上电复位
        #100;
        rst_n = 1'b1;          // 释放复位
    end

    // =========================
    // 仿真控制
    // =========================
    initial begin
        // 等待复位完成
        @(posedge rst_n);

        // 运行一段时间，观察 CPU 行为
        #50000;

        $display("Simulation finished.");
        $stop;
    end

endmodule
