TimeQuest Timing Analyzer report for RISC_CPU
Thu Sep 26 21:18:13 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Signal Integrity Metrics (Slow 1200mv 0c Model)
 67. Signal Integrity Metrics (Slow 1200mv 85c Model)
 68. Signal Integrity Metrics (Fast 1200mv 0c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; RISC_CPU                                            ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 180.25 MHz ; 180.25 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.731 ; -112.442           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -104.116                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                  ;
+--------+------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.731 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.651      ;
; -2.694 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.614      ;
; -2.633 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.553      ;
; -2.598 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.518      ;
; -2.596 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.516      ;
; -2.585 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.505      ;
; -2.581 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[1]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.501      ;
; -2.580 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[2]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.500      ;
; -2.534 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.454      ;
; -2.528 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.448      ;
; -2.515 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.435      ;
; -2.497 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.417      ;
; -2.489 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.409      ;
; -2.476 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.396      ;
; -2.471 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[2]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.391      ;
; -2.455 ; accumulator:accumulator_m|accum[3]             ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.375      ;
; -2.442 ; accumulator:accumulator_m|accum[3]             ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.362      ;
; -2.410 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[3]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.330      ;
; -2.391 ; accumulator:accumulator_m|accum[3]             ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.311      ;
; -2.354 ; accumulator:accumulator_m|accum[3]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.274      ;
; -2.330 ; accumulator:accumulator_m|accum[4]             ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.250      ;
; -2.312 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[3]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.232      ;
; -2.296 ; IR:IR_m|state                                  ; IR:IR_m|instr[14]                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.217      ;
; -2.293 ; accumulator:accumulator_m|accum[4]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.213      ;
; -2.282 ; accumulator:accumulator_m|accum[5]             ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.202      ;
; -2.274 ; accumulator:accumulator_m|accum[3]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.037     ; 2.738      ;
; -2.267 ; accumulator:accumulator_m|accum[5]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.037     ; 2.731      ;
; -2.241 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.162      ;
; -2.213 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[3]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.133      ;
; -2.211 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.132      ;
; -2.200 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[12] ; clk          ; clk         ; 0.500        ; -0.124     ; 2.577      ;
; -2.194 ; accumulator:accumulator_m|accum[5]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.114      ;
; -2.183 ; accumulator:accumulator_m|accum[4]             ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.103      ;
; -2.183 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[11] ; clk          ; clk         ; 0.500        ; -0.124     ; 2.560      ;
; -2.165 ; accumulator:accumulator_m|accum[6]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.085      ;
; -2.095 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.016      ;
; -2.065 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[10] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.986      ;
; -2.055 ; controller:controller_m|load_ir                ; IR:IR_m|instr[14]                   ; clk          ; clk         ; 0.500        ; -0.125     ; 2.431      ;
; -2.054 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[10] ; clk          ; clk         ; 0.500        ; -0.124     ; 2.431      ;
; -2.042 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[2]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.962      ;
; -2.037 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[9]  ; clk          ; clk         ; 0.500        ; -0.124     ; 2.414      ;
; -2.028 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[1]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.948      ;
; -1.976 ; IR:IR_m|instr[15]                              ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.037     ; 2.440      ;
; -1.949 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.870      ;
; -1.927 ; accumulator:accumulator_m|accum[4]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.037     ; 2.391      ;
; -1.919 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.840      ;
; -1.908 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[8]  ; clk          ; clk         ; 0.500        ; -0.124     ; 2.285      ;
; -1.897 ; IR:IR_m|state                                  ; IR:IR_m|instr[0]                    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.818      ;
; -1.897 ; IR:IR_m|state                                  ; IR:IR_m|instr[1]                    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.818      ;
; -1.897 ; IR:IR_m|state                                  ; IR:IR_m|instr[2]                    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.818      ;
; -1.897 ; IR:IR_m|state                                  ; IR:IR_m|instr[3]                    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.818      ;
; -1.897 ; IR:IR_m|state                                  ; IR:IR_m|instr[4]                    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.818      ;
; -1.897 ; IR:IR_m|state                                  ; IR:IR_m|instr[5]                    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.818      ;
; -1.897 ; IR:IR_m|state                                  ; IR:IR_m|instr[6]                    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.818      ;
; -1.897 ; IR:IR_m|state                                  ; IR:IR_m|instr[7]                    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.818      ;
; -1.891 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[7]  ; clk          ; clk         ; 0.500        ; -0.124     ; 2.268      ;
; -1.873 ; IR:IR_m|instr[13]                              ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.037     ; 2.337      ;
; -1.863 ; IR:IR_m|instr[14]                              ; alu_cpu:alu_cpu_m|alu_out[0]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.783      ;
; -1.834 ; accumulator:accumulator_m|accum[1]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.037     ; 2.298      ;
; -1.819 ; IR:IR_m|instr[14]                              ; controller:controller_m|rd          ; clk          ; clk         ; 0.500        ; -0.037     ; 2.283      ;
; -1.819 ; accumulator:accumulator_m|accum[2]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.037     ; 2.283      ;
; -1.803 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.724      ;
; -1.777 ; accumulator:accumulator_m|accum[5]             ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.697      ;
; -1.776 ; pc_counter:pc_counter_m|pc_addr[1]             ; pc_counter:pc_counter_m|pc_addr[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.697      ;
; -1.775 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.037     ; 2.239      ;
; -1.773 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.694      ;
; -1.773 ; IR:IR_m|instr[14]                              ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.037     ; 2.237      ;
; -1.765 ; IR:IR_m|instr[15]                              ; alu_cpu:alu_cpu_m|alu_out[0]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.685      ;
; -1.762 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[6]  ; clk          ; clk         ; 0.500        ; -0.124     ; 2.139      ;
; -1.745 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[5]  ; clk          ; clk         ; 0.500        ; -0.124     ; 2.122      ;
; -1.717 ; IR:IR_m|state                                  ; IR:IR_m|instr[15]                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.638      ;
; -1.717 ; IR:IR_m|state                                  ; IR:IR_m|instr[13]                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.638      ;
; -1.717 ; IR:IR_m|state                                  ; IR:IR_m|instr[8]                    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.638      ;
; -1.717 ; IR:IR_m|state                                  ; IR:IR_m|instr[9]                    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.638      ;
; -1.717 ; IR:IR_m|state                                  ; IR:IR_m|instr[10]                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.638      ;
; -1.717 ; IR:IR_m|state                                  ; IR:IR_m|instr[11]                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.638      ;
; -1.717 ; IR:IR_m|state                                  ; IR:IR_m|instr[12]                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.638      ;
; -1.700 ; accumulator:accumulator_m|accum[4]             ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.620      ;
; -1.698 ; IR:IR_m|instr[14]                              ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.618      ;
; -1.698 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|wr          ; clk          ; clk         ; 0.500        ; -0.037     ; 2.162      ;
; -1.698 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|rd          ; clk          ; clk         ; 0.500        ; -0.037     ; 2.162      ;
; -1.698 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|load_pc     ; clk          ; clk         ; 0.500        ; -0.037     ; 2.162      ;
; -1.698 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|state.100   ; clk          ; clk         ; 0.500        ; -0.037     ; 2.162      ;
; -1.698 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|state.101   ; clk          ; clk         ; 0.500        ; -0.037     ; 2.162      ;
; -1.698 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|state.110   ; clk          ; clk         ; 0.500        ; -0.037     ; 2.162      ;
; -1.698 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|state.111   ; clk          ; clk         ; 0.500        ; -0.037     ; 2.162      ;
; -1.665 ; IR:IR_m|instr[13]                              ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.585      ;
; -1.665 ; accumulator:accumulator_m|accum[7]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.037     ; 2.129      ;
; -1.660 ; IR:IR_m|instr[14]                              ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.580      ;
; -1.660 ; IR:IR_m|instr[14]                              ; alu_cpu:alu_cpu_m|alu_out[3]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.580      ;
; -1.657 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.578      ;
; -1.657 ; accumulator:accumulator_m|accum[6]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.037     ; 2.121      ;
; -1.652 ; IR:IR_m|instr[14]                              ; alu_cpu:alu_cpu_m|alu_out[1]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.572      ;
; -1.652 ; IR:IR_m|instr[15]                              ; controller:controller_m|rd          ; clk          ; clk         ; 0.500        ; -0.037     ; 2.116      ;
; -1.644 ; IR:IR_m|instr[14]                              ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.564      ;
; -1.643 ; IR:IR_m|instr[15]                              ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.563      ;
; -1.632 ; controller:controller_m|load_ir                ; IR:IR_m|instr[0]                    ; clk          ; clk         ; 0.500        ; -0.125     ; 2.008      ;
; -1.632 ; controller:controller_m|load_ir                ; IR:IR_m|instr[1]                    ; clk          ; clk         ; 0.500        ; -0.125     ; 2.008      ;
; -1.632 ; controller:controller_m|load_ir                ; IR:IR_m|instr[2]                    ; clk          ; clk         ; 0.500        ; -0.125     ; 2.008      ;
; -1.632 ; controller:controller_m|load_ir                ; IR:IR_m|instr[3]                    ; clk          ; clk         ; 0.500        ; -0.125     ; 2.008      ;
+--------+------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                             ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; controller_ena:controller_ena_m|ena_controller ; controller_ena:controller_ena_m|ena_controller ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; clk_gen:clk_gen_m|count[2]                     ; clk_gen:clk_gen_m|count[2]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; clk_gen:clk_gen_m|count[1]                     ; clk_gen:clk_gen_m|count[1]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; IR:IR_m|state                                  ; IR:IR_m|state                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; clk_gen:clk_gen_m|count[0]                     ; clk_gen:clk_gen_m|count[0]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.492 ; controller:controller_m|state.000              ; controller:controller_m|load_ir                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.784      ;
; 0.493 ; clk_gen:clk_gen_m|count[2]                     ; clk_gen:clk_gen_m|fetch                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.786      ;
; 0.493 ; clk_gen:clk_gen_m|count[1]                     ; clk_gen:clk_gen_m|count[2]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.786      ;
; 0.494 ; controller:controller_m|state.000              ; controller:controller_m|state.001              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.786      ;
; 0.512 ; clk_gen:clk_gen_m|count[2]                     ; clk_gen:clk_gen_m|con_alu                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.805      ;
; 0.527 ; clk_gen:clk_gen_m|fetch                        ; controller_ena:controller_ena_m|ena_controller ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.569 ; controller:controller_m|state.101              ; controller:controller_m|state.110              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.861      ;
; 0.648 ; controller:controller_m|state.001              ; controller:controller_m|load_ir                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.940      ;
; 0.657 ; clk_gen:clk_gen_m|count[0]                     ; clk_gen:clk_gen_m|con_alu                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.950      ;
; 0.667 ; controller:controller_m|state.100              ; controller:controller_m|load_pc                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.959      ;
; 0.701 ; controller:controller_m|state.010              ; controller:controller_m|state.011              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.993      ;
; 0.707 ; controller:controller_m|state.001              ; controller:controller_m|state.010              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.999      ;
; 0.723 ; alu_cpu:alu_cpu_m|alu_out[5]                   ; accumulator:accumulator_m|accum[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.016      ;
; 0.723 ; controller:controller_m|state.100              ; controller:controller_m|state.101              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.015      ;
; 0.725 ; alu_cpu:alu_cpu_m|alu_out[4]                   ; accumulator:accumulator_m|accum[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.018      ;
; 0.733 ; controller:controller_m|state.110              ; controller:controller_m|state.111              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.025      ;
; 0.744 ; controller:controller_m|state.111              ; controller:controller_m|state.000              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.036      ;
; 0.746 ; pc_counter:pc_counter_m|pc_addr[11]            ; pc_counter:pc_counter_m|pc_addr[11]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.754 ; accumulator:accumulator_m|accum[5]             ; alu_cpu:alu_cpu_m|alu_out[5]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.047      ;
; 0.757 ; clk_gen:clk_gen_m|count[0]                     ; clk_gen:clk_gen_m|count[2]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.050      ;
; 0.757 ; clk_gen:clk_gen_m|count[0]                     ; clk_gen:clk_gen_m|count[1]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.050      ;
; 0.758 ; accumulator:accumulator_m|accum[4]             ; alu_cpu:alu_cpu_m|alu_out[4]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.051      ;
; 0.763 ; pc_counter:pc_counter_m|pc_addr[5]             ; pc_counter:pc_counter_m|pc_addr[5]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; pc_counter:pc_counter_m|pc_addr[1]             ; pc_counter:pc_counter_m|pc_addr[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; pc_counter:pc_counter_m|pc_addr[3]             ; pc_counter:pc_counter_m|pc_addr[3]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; pc_counter:pc_counter_m|pc_addr[2]             ; pc_counter:pc_counter_m|pc_addr[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; pc_counter:pc_counter_m|pc_addr[9]             ; pc_counter:pc_counter_m|pc_addr[9]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pc_counter:pc_counter_m|pc_addr[7]             ; pc_counter:pc_counter_m|pc_addr[7]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; pc_counter:pc_counter_m|pc_addr[4]             ; pc_counter:pc_counter_m|pc_addr[4]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; pc_counter:pc_counter_m|pc_addr[10]            ; pc_counter:pc_counter_m|pc_addr[10]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; pc_counter:pc_counter_m|pc_addr[12]            ; pc_counter:pc_counter_m|pc_addr[12]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; pc_counter:pc_counter_m|pc_addr[8]             ; pc_counter:pc_counter_m|pc_addr[8]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; pc_counter:pc_counter_m|pc_addr[6]             ; pc_counter:pc_counter_m|pc_addr[6]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.774 ; clk_gen:clk_gen_m|count[1]                     ; clk_gen:clk_gen_m|con_alu                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 0.808 ; controller:controller_m|state.101              ; controller:controller_m|load_pc                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.100      ;
; 0.831 ; controller:controller_m|state.101              ; controller:controller_m|wr                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.123      ;
; 0.854 ; controller:controller_m|state.011              ; controller:controller_m|HALT                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.146      ;
; 0.871 ; controller:controller_m|state.101              ; controller:controller_m|rd                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.163      ;
; 0.899 ; alu_cpu:alu_cpu_m|alu_out[6]                   ; accumulator:accumulator_m|accum[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.192      ;
; 0.910 ; alu_cpu:alu_cpu_m|alu_out[3]                   ; accumulator:accumulator_m|accum[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.203      ;
; 0.911 ; alu_cpu:alu_cpu_m|alu_out[1]                   ; accumulator:accumulator_m|accum[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.204      ;
; 0.918 ; controller:controller_m|state.011              ; controller:controller_m|state.100              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.210      ;
; 0.959 ; alu_cpu:alu_cpu_m|alu_out[0]                   ; accumulator:accumulator_m|accum[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.963 ; IR:IR_m|instr[13]                              ; controller:controller_m|datactr_ena            ; clk          ; clk         ; -0.500       ; 0.125      ; 0.820      ;
; 0.974 ; alu_cpu:alu_cpu_m|alu_out[2]                   ; accumulator:accumulator_m|accum[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.077 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[1]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.370      ;
; 1.100 ; pc_counter:pc_counter_m|pc_addr[11]            ; pc_counter:pc_counter_m|pc_addr[12]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.392      ;
; 1.112 ; IR:IR_m|instr[15]                              ; controller:controller_m|HALT                   ; clk          ; clk         ; -0.500       ; 0.125      ; 0.969      ;
; 1.117 ; pc_counter:pc_counter_m|pc_addr[1]             ; pc_counter:pc_counter_m|pc_addr[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; pc_counter:pc_counter_m|pc_addr[3]             ; pc_counter:pc_counter_m|pc_addr[4]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; pc_counter:pc_counter_m|pc_addr[5]             ; pc_counter:pc_counter_m|pc_addr[6]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; pc_counter:pc_counter_m|pc_addr[9]             ; pc_counter:pc_counter_m|pc_addr[10]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; pc_counter:pc_counter_m|pc_addr[7]             ; pc_counter:pc_counter_m|pc_addr[8]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.125 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[0]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; pc_counter:pc_counter_m|pc_addr[2]             ; pc_counter:pc_counter_m|pc_addr[3]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; IR:IR_m|instr[14]                              ; controller:controller_m|wr                     ; clk          ; clk         ; -0.500       ; 0.125      ; 0.982      ;
; 1.126 ; IR:IR_m|instr[6]                               ; pc_counter:pc_counter_m|pc_addr[6]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; pc_counter:pc_counter_m|pc_addr[4]             ; pc_counter:pc_counter_m|pc_addr[5]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; pc_counter:pc_counter_m|pc_addr[10]            ; pc_counter:pc_counter_m|pc_addr[11]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; pc_counter:pc_counter_m|pc_addr[8]             ; pc_counter:pc_counter_m|pc_addr[9]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; pc_counter:pc_counter_m|pc_addr[6]             ; pc_counter:pc_counter_m|pc_addr[7]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.130 ; controller:controller_m|state.101              ; controller:controller_m|load_acc               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.422      ;
; 1.134 ; IR:IR_m|instr[4]                               ; pc_counter:pc_counter_m|pc_addr[4]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; pc_counter:pc_counter_m|pc_addr[2]             ; pc_counter:pc_counter_m|pc_addr[4]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; pc_counter:pc_counter_m|pc_addr[4]             ; pc_counter:pc_counter_m|pc_addr[6]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; pc_counter:pc_counter_m|pc_addr[10]            ; pc_counter:pc_counter_m|pc_addr[12]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; pc_counter:pc_counter_m|pc_addr[8]             ; pc_counter:pc_counter_m|pc_addr[10]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; pc_counter:pc_counter_m|pc_addr[6]             ; pc_counter:pc_counter_m|pc_addr[8]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.429      ;
; 1.139 ; IR:IR_m|instr[7]                               ; pc_counter:pc_counter_m|pc_addr[7]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.431      ;
; 1.141 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[2]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.434      ;
; 1.144 ; IR:IR_m|instr[1]                               ; pc_counter:pc_counter_m|pc_addr[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.436      ;
; 1.166 ; controller:controller_m|state.100              ; controller:controller_m|rd                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.458      ;
; 1.168 ; IR:IR_m|instr[14]                              ; controller:controller_m|HALT                   ; clk          ; clk         ; -0.500       ; 0.125      ; 1.025      ;
; 1.169 ; IR:IR_m|instr[14]                              ; controller:controller_m|load_acc               ; clk          ; clk         ; -0.500       ; 0.125      ; 1.026      ;
; 1.190 ; IR:IR_m|instr[2]                               ; pc_counter:pc_counter_m|pc_addr[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.482      ;
; 1.190 ; accumulator:accumulator_m|accum[3]             ; alu_cpu:alu_cpu_m|alu_out[3]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.483      ;
; 1.192 ; clk_gen:clk_gen_m|con_alu                      ; alu_cpu:alu_cpu_m|alu_out[7]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.485      ;
; 1.192 ; clk_gen:clk_gen_m|con_alu                      ; alu_cpu:alu_cpu_m|alu_out[2]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.485      ;
; 1.192 ; clk_gen:clk_gen_m|con_alu                      ; alu_cpu:alu_cpu_m|alu_out[0]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.485      ;
; 1.210 ; IR:IR_m|instr[9]                               ; pc_counter:pc_counter_m|pc_addr[9]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.502      ;
; 1.211 ; accumulator:accumulator_m|accum[7]             ; alu_cpu:alu_cpu_m|alu_out[7]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.504      ;
; 1.228 ; IR:IR_m|instr[12]                              ; pc_counter:pc_counter_m|pc_addr[12]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.520      ;
; 1.230 ; IR:IR_m|instr[8]                               ; pc_counter:pc_counter_m|pc_addr[8]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.522      ;
; 1.234 ; IR:IR_m|instr[15]                              ; controller:controller_m|wr                     ; clk          ; clk         ; -0.500       ; 0.125      ; 1.091      ;
; 1.239 ; IR:IR_m|instr[5]                               ; pc_counter:pc_counter_m|pc_addr[5]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.531      ;
; 1.241 ; IR:IR_m|instr[10]                              ; pc_counter:pc_counter_m|pc_addr[10]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.533      ;
; 1.247 ; IR:IR_m|instr[15]                              ; controller:controller_m|load_acc               ; clk          ; clk         ; -0.500       ; 0.125      ; 1.104      ;
; 1.248 ; pc_counter:pc_counter_m|pc_addr[1]             ; pc_counter:pc_counter_m|pc_addr[3]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; accumulator:accumulator_m|accum[6]             ; alu_cpu:alu_cpu_m|alu_out[6]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; pc_counter:pc_counter_m|pc_addr[3]             ; pc_counter:pc_counter_m|pc_addr[5]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; pc_counter:pc_counter_m|pc_addr[5]             ; pc_counter:pc_counter_m|pc_addr[7]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; pc_counter:pc_counter_m|pc_addr[9]             ; pc_counter:pc_counter_m|pc_addr[11]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; pc_counter:pc_counter_m|pc_addr[7]             ; pc_counter:pc_counter_m|pc_addr[9]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.542      ;
; 1.257 ; pc_counter:pc_counter_m|pc_addr[1]             ; pc_counter:pc_counter_m|pc_addr[4]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.550      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[0]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[10]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[11]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[12]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[13]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[14]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[15]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[1]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[2]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[3]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[4]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[5]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[6]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[7]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[8]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[9]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|state                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[1]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[2]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[5]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[6]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[7]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|con_alu                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|count[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|count[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|count[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|fetch                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|HALT                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|datactr_ena            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|inc_pc                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|load_acc               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|load_ir                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|load_pc                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|rd                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.000              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.001              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.010              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.011              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.100              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.101              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.110              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.111              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|wr                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; controller_ena:controller_ena_m|ena_controller ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[11]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[9]             ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|HALT                   ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|datactr_ena            ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|inc_pc                 ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|load_acc               ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|load_ir                ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|load_pc                ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|rd                     ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.000              ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.001              ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.010              ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.011              ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.100              ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.101              ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.110              ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.111              ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|wr                     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[0]                               ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[10]                              ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[11]                              ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[12]                              ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[13]                              ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[14]                              ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[15]                              ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[1]                               ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[2]                               ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[3]                               ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[4]                               ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[5]                               ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[6]                               ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[7]                               ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[8]                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 5.583 ; 5.478 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.583 ; 5.478 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.097 ; 5.315 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.824 ; 4.793 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.487 ; 4.771 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.972 ; 4.930 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.459 ; 4.725 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.011 ; 4.883 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.035 ; 4.171 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -1.741 ; -1.896 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -1.930 ; -2.107 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -2.292 ; -2.452 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -1.741 ; -1.896 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -1.744 ; -1.900 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -1.794 ; -1.948 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -1.881 ; -2.074 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -2.094 ; -2.235 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -2.300 ; -2.463 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; addr[*]   ; clk        ; 9.427 ; 9.178 ; Rise       ; clk             ;
;  addr[0]  ; clk        ; 9.262 ; 9.055 ; Rise       ; clk             ;
;  addr[1]  ; clk        ; 9.014 ; 8.804 ; Rise       ; clk             ;
;  addr[2]  ; clk        ; 8.789 ; 8.583 ; Rise       ; clk             ;
;  addr[3]  ; clk        ; 8.836 ; 8.660 ; Rise       ; clk             ;
;  addr[4]  ; clk        ; 8.493 ; 8.370 ; Rise       ; clk             ;
;  addr[5]  ; clk        ; 9.427 ; 9.178 ; Rise       ; clk             ;
;  addr[6]  ; clk        ; 9.122 ; 8.932 ; Rise       ; clk             ;
;  addr[7]  ; clk        ; 8.774 ; 8.603 ; Rise       ; clk             ;
;  addr[8]  ; clk        ; 8.673 ; 8.490 ; Rise       ; clk             ;
;  addr[9]  ; clk        ; 8.836 ; 8.618 ; Rise       ; clk             ;
;  addr[10] ; clk        ; 8.861 ; 8.661 ; Rise       ; clk             ;
;  addr[11] ; clk        ; 9.363 ; 9.097 ; Rise       ; clk             ;
;  addr[12] ; clk        ; 8.848 ; 8.619 ; Rise       ; clk             ;
; data[*]   ; clk        ; 8.867 ; 8.828 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 7.020 ; 6.926 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.867 ; 8.828 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 6.918 ; 6.860 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 7.196 ; 7.103 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 7.083 ; 6.971 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 7.167 ; 7.061 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 7.585 ; 7.470 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 7.218 ; 7.145 ; Rise       ; clk             ;
; fetch     ; clk        ; 7.333 ; 7.265 ; Rise       ; clk             ;
; HALT      ; clk        ; 8.919 ; 8.902 ; Fall       ; clk             ;
; rd        ; clk        ; 7.537 ; 7.401 ; Fall       ; clk             ;
; wr        ; clk        ; 7.250 ; 7.158 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; addr[*]   ; clk        ; 7.284 ; 7.140 ; Rise       ; clk             ;
;  addr[0]  ; clk        ; 8.024 ; 7.797 ; Rise       ; clk             ;
;  addr[1]  ; clk        ; 8.413 ; 8.204 ; Rise       ; clk             ;
;  addr[2]  ; clk        ; 8.282 ; 8.071 ; Rise       ; clk             ;
;  addr[3]  ; clk        ; 7.615 ; 7.418 ; Rise       ; clk             ;
;  addr[4]  ; clk        ; 7.284 ; 7.140 ; Rise       ; clk             ;
;  addr[5]  ; clk        ; 7.883 ; 7.669 ; Rise       ; clk             ;
;  addr[6]  ; clk        ; 7.884 ; 7.674 ; Rise       ; clk             ;
;  addr[7]  ; clk        ; 7.554 ; 7.363 ; Rise       ; clk             ;
;  addr[8]  ; clk        ; 7.941 ; 7.834 ; Rise       ; clk             ;
;  addr[9]  ; clk        ; 8.169 ; 7.958 ; Rise       ; clk             ;
;  addr[10] ; clk        ; 7.739 ; 7.565 ; Rise       ; clk             ;
;  addr[11] ; clk        ; 7.874 ; 7.749 ; Rise       ; clk             ;
;  addr[12] ; clk        ; 8.071 ; 7.962 ; Rise       ; clk             ;
; data[*]   ; clk        ; 6.681 ; 6.624 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 6.775 ; 6.682 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.606 ; 8.571 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 6.681 ; 6.624 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 6.947 ; 6.857 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 6.835 ; 6.725 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 6.919 ; 6.817 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 7.320 ; 7.209 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 6.965 ; 6.893 ; Rise       ; clk             ;
; fetch     ; clk        ; 7.078 ; 7.012 ; Rise       ; clk             ;
; HALT      ; clk        ; 8.657 ; 8.643 ; Fall       ; clk             ;
; rd        ; clk        ; 7.278 ; 7.146 ; Fall       ; clk             ;
; wr        ; clk        ; 7.002 ; 6.913 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 7.209 ; 7.111 ; Fall       ; clk             ;
;  data[0]  ; clk        ; 7.519 ; 7.421 ; Fall       ; clk             ;
;  data[1]  ; clk        ; 9.067 ; 9.069 ; Fall       ; clk             ;
;  data[2]  ; clk        ; 7.608 ; 7.531 ; Fall       ; clk             ;
;  data[3]  ; clk        ; 7.608 ; 7.531 ; Fall       ; clk             ;
;  data[4]  ; clk        ; 7.209 ; 7.111 ; Fall       ; clk             ;
;  data[5]  ; clk        ; 7.298 ; 7.221 ; Fall       ; clk             ;
;  data[6]  ; clk        ; 7.708 ; 7.631 ; Fall       ; clk             ;
;  data[7]  ; clk        ; 7.619 ; 7.521 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 6.972 ; 6.874 ; Fall       ; clk             ;
;  data[0]  ; clk        ; 7.269 ; 7.171 ; Fall       ; clk             ;
;  data[1]  ; clk        ; 8.813 ; 8.815 ; Fall       ; clk             ;
;  data[2]  ; clk        ; 7.358 ; 7.281 ; Fall       ; clk             ;
;  data[3]  ; clk        ; 7.358 ; 7.281 ; Fall       ; clk             ;
;  data[4]  ; clk        ; 6.972 ; 6.874 ; Fall       ; clk             ;
;  data[5]  ; clk        ; 7.061 ; 6.984 ; Fall       ; clk             ;
;  data[6]  ; clk        ; 7.454 ; 7.377 ; Fall       ; clk             ;
;  data[7]  ; clk        ; 7.365 ; 7.267 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; data[*]   ; clk        ; 7.045     ; 7.143     ; Fall       ; clk             ;
;  data[0]  ; clk        ; 7.320     ; 7.418     ; Fall       ; clk             ;
;  data[1]  ; clk        ; 8.961     ; 8.959     ; Fall       ; clk             ;
;  data[2]  ; clk        ; 7.430     ; 7.507     ; Fall       ; clk             ;
;  data[3]  ; clk        ; 7.430     ; 7.507     ; Fall       ; clk             ;
;  data[4]  ; clk        ; 7.045     ; 7.143     ; Fall       ; clk             ;
;  data[5]  ; clk        ; 7.155     ; 7.232     ; Fall       ; clk             ;
;  data[6]  ; clk        ; 7.536     ; 7.613     ; Fall       ; clk             ;
;  data[7]  ; clk        ; 7.426     ; 7.524     ; Fall       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; data[*]   ; clk        ; 6.810     ; 6.908     ; Fall       ; clk             ;
;  data[0]  ; clk        ; 7.074     ; 7.172     ; Fall       ; clk             ;
;  data[1]  ; clk        ; 8.712     ; 8.710     ; Fall       ; clk             ;
;  data[2]  ; clk        ; 7.184     ; 7.261     ; Fall       ; clk             ;
;  data[3]  ; clk        ; 7.184     ; 7.261     ; Fall       ; clk             ;
;  data[4]  ; clk        ; 6.810     ; 6.908     ; Fall       ; clk             ;
;  data[5]  ; clk        ; 6.920     ; 6.997     ; Fall       ; clk             ;
;  data[6]  ; clk        ; 7.286     ; 7.363     ; Fall       ; clk             ;
;  data[7]  ; clk        ; 7.176     ; 7.274     ; Fall       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 191.72 MHz ; 191.72 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.503 ; -101.888          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -104.116                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                   ;
+--------+------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.503 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.432      ;
; -2.447 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.376      ;
; -2.375 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.304      ;
; -2.345 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.274      ;
; -2.324 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.253      ;
; -2.319 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.248      ;
; -2.298 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[2]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.227      ;
; -2.290 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.219      ;
; -2.286 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.215      ;
; -2.265 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.194      ;
; -2.252 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.181      ;
; -2.225 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.154      ;
; -2.209 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.138      ;
; -2.200 ; accumulator:accumulator_m|accum[3]             ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.129      ;
; -2.199 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[2]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.128      ;
; -2.197 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[3]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.126      ;
; -2.187 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.116      ;
; -2.162 ; accumulator:accumulator_m|accum[3]             ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.091      ;
; -2.141 ; accumulator:accumulator_m|accum[3]             ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.070      ;
; -2.116 ; accumulator:accumulator_m|accum[4]             ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.045      ;
; -2.108 ; accumulator:accumulator_m|accum[3]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.051     ; 2.559      ;
; -2.102 ; accumulator:accumulator_m|accum[5]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.051     ; 2.553      ;
; -2.085 ; accumulator:accumulator_m|accum[3]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.014      ;
; -2.069 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[3]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.998      ;
; -2.060 ; accumulator:accumulator_m|accum[4]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.989      ;
; -2.045 ; IR:IR_m|state                                  ; IR:IR_m|instr[14]                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.975      ;
; -2.025 ; accumulator:accumulator_m|accum[5]             ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.954      ;
; -1.967 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.897      ;
; -1.959 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[3]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.888      ;
; -1.950 ; accumulator:accumulator_m|accum[6]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.879      ;
; -1.948 ; accumulator:accumulator_m|accum[5]             ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.877      ;
; -1.932 ; accumulator:accumulator_m|accum[4]             ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.928 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.858      ;
; -1.897 ; controller:controller_m|load_ir                ; IR:IR_m|instr[14]                   ; clk          ; clk         ; 0.500        ; -0.094     ; 2.305      ;
; -1.894 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[11] ; clk          ; clk         ; 0.500        ; -0.094     ; 2.302      ;
; -1.883 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[2]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.812      ;
; -1.883 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[12] ; clk          ; clk         ; 0.500        ; -0.094     ; 2.291      ;
; -1.841 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.771      ;
; -1.827 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.756      ;
; -1.804 ; IR:IR_m|instr[13]                              ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.050     ; 2.256      ;
; -1.802 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.732      ;
; -1.802 ; accumulator:accumulator_m|accum[4]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.051     ; 2.253      ;
; -1.800 ; IR:IR_m|instr[15]                              ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.050     ; 2.252      ;
; -1.768 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[9]  ; clk          ; clk         ; 0.500        ; -0.094     ; 2.176      ;
; -1.757 ; IR:IR_m|state                                  ; IR:IR_m|instr[0]                    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.687      ;
; -1.757 ; IR:IR_m|state                                  ; IR:IR_m|instr[1]                    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.687      ;
; -1.757 ; IR:IR_m|state                                  ; IR:IR_m|instr[2]                    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.687      ;
; -1.757 ; IR:IR_m|state                                  ; IR:IR_m|instr[3]                    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.687      ;
; -1.757 ; IR:IR_m|state                                  ; IR:IR_m|instr[4]                    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.687      ;
; -1.757 ; IR:IR_m|state                                  ; IR:IR_m|instr[5]                    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.687      ;
; -1.757 ; IR:IR_m|state                                  ; IR:IR_m|instr[6]                    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.687      ;
; -1.757 ; IR:IR_m|state                                  ; IR:IR_m|instr[7]                    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.687      ;
; -1.757 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[10] ; clk          ; clk         ; 0.500        ; -0.094     ; 2.165      ;
; -1.715 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.645      ;
; -1.700 ; accumulator:accumulator_m|accum[2]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.051     ; 2.151      ;
; -1.693 ; accumulator:accumulator_m|accum[1]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.051     ; 2.144      ;
; -1.688 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.051     ; 2.139      ;
; -1.676 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.606      ;
; -1.642 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[7]  ; clk          ; clk         ; 0.500        ; -0.094     ; 2.050      ;
; -1.641 ; IR:IR_m|instr[14]                              ; alu_cpu:alu_cpu_m|alu_out[0]        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.571      ;
; -1.631 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[8]  ; clk          ; clk         ; 0.500        ; -0.094     ; 2.039      ;
; -1.625 ; IR:IR_m|instr[14]                              ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.050     ; 2.077      ;
; -1.605 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|wr          ; clk          ; clk         ; 0.500        ; -0.050     ; 2.057      ;
; -1.605 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|rd          ; clk          ; clk         ; 0.500        ; -0.050     ; 2.057      ;
; -1.605 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|load_pc     ; clk          ; clk         ; 0.500        ; -0.050     ; 2.057      ;
; -1.605 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|state.100   ; clk          ; clk         ; 0.500        ; -0.050     ; 2.057      ;
; -1.605 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|state.101   ; clk          ; clk         ; 0.500        ; -0.050     ; 2.057      ;
; -1.605 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|state.110   ; clk          ; clk         ; 0.500        ; -0.050     ; 2.057      ;
; -1.605 ; controller_ena:controller_ena_m|ena_controller ; controller:controller_m|state.111   ; clk          ; clk         ; 0.500        ; -0.050     ; 2.057      ;
; -1.599 ; IR:IR_m|instr[14]                              ; controller:controller_m|rd          ; clk          ; clk         ; 0.500        ; -0.049     ; 2.052      ;
; -1.596 ; accumulator:accumulator_m|accum[5]             ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.525      ;
; -1.589 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.519      ;
; -1.577 ; IR:IR_m|instr[15]                              ; alu_cpu:alu_cpu_m|alu_out[0]        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.507      ;
; -1.557 ; IR:IR_m|state                                  ; IR:IR_m|instr[15]                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.487      ;
; -1.557 ; IR:IR_m|state                                  ; IR:IR_m|instr[13]                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.487      ;
; -1.557 ; IR:IR_m|state                                  ; IR:IR_m|instr[8]                    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.487      ;
; -1.557 ; IR:IR_m|state                                  ; IR:IR_m|instr[9]                    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.487      ;
; -1.557 ; IR:IR_m|state                                  ; IR:IR_m|instr[10]                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.487      ;
; -1.557 ; IR:IR_m|state                                  ; IR:IR_m|instr[11]                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.487      ;
; -1.557 ; IR:IR_m|state                                  ; IR:IR_m|instr[12]                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.487      ;
; -1.550 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.480      ;
; -1.545 ; accumulator:accumulator_m|accum[7]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.051     ; 1.996      ;
; -1.539 ; accumulator:accumulator_m|accum[6]             ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; -0.051     ; 1.990      ;
; -1.524 ; accumulator:accumulator_m|accum[4]             ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.453      ;
; -1.523 ; IR:IR_m|instr[15]                              ; controller:controller_m|rd          ; clk          ; clk         ; 0.500        ; -0.049     ; 1.976      ;
; -1.516 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[5]  ; clk          ; clk         ; 0.500        ; -0.094     ; 1.924      ;
; -1.505 ; controller:controller_m|inc_pc                 ; pc_counter:pc_counter_m|pc_addr[6]  ; clk          ; clk         ; 0.500        ; -0.094     ; 1.913      ;
; -1.497 ; IR:IR_m|instr[14]                              ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.427      ;
; -1.482 ; controller:controller_m|load_ir                ; IR:IR_m|instr[0]                    ; clk          ; clk         ; 0.500        ; -0.094     ; 1.890      ;
; -1.482 ; controller:controller_m|load_ir                ; IR:IR_m|instr[1]                    ; clk          ; clk         ; 0.500        ; -0.094     ; 1.890      ;
; -1.482 ; controller:controller_m|load_ir                ; IR:IR_m|instr[2]                    ; clk          ; clk         ; 0.500        ; -0.094     ; 1.890      ;
; -1.482 ; controller:controller_m|load_ir                ; IR:IR_m|instr[3]                    ; clk          ; clk         ; 0.500        ; -0.094     ; 1.890      ;
; -1.482 ; controller:controller_m|load_ir                ; IR:IR_m|instr[4]                    ; clk          ; clk         ; 0.500        ; -0.094     ; 1.890      ;
; -1.482 ; controller:controller_m|load_ir                ; IR:IR_m|instr[5]                    ; clk          ; clk         ; 0.500        ; -0.094     ; 1.890      ;
; -1.482 ; controller:controller_m|load_ir                ; IR:IR_m|instr[6]                    ; clk          ; clk         ; 0.500        ; -0.094     ; 1.890      ;
; -1.482 ; controller:controller_m|load_ir                ; IR:IR_m|instr[7]                    ; clk          ; clk         ; 0.500        ; -0.094     ; 1.890      ;
; -1.477 ; IR:IR_m|instr[13]                              ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.407      ;
; -1.470 ; pc_counter:pc_counter_m|pc_addr[1]             ; pc_counter:pc_counter_m|pc_addr[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.400      ;
; -1.463 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.393      ;
; -1.461 ; IR:IR_m|instr[15]                              ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.391      ;
+--------+------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; controller_ena:controller_ena_m|ena_controller ; controller_ena:controller_ena_m|ena_controller ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; clk_gen:clk_gen_m|count[2]                     ; clk_gen:clk_gen_m|count[2]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; clk_gen:clk_gen_m|count[1]                     ; clk_gen:clk_gen_m|count[1]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; IR:IR_m|state                                  ; IR:IR_m|state                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; clk_gen:clk_gen_m|count[0]                     ; clk_gen:clk_gen_m|count[0]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.456 ; clk_gen:clk_gen_m|count[2]                     ; clk_gen:clk_gen_m|fetch                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.724      ;
; 0.457 ; clk_gen:clk_gen_m|count[1]                     ; clk_gen:clk_gen_m|count[2]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.725      ;
; 0.458 ; controller:controller_m|state.000              ; controller:controller_m|load_ir                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.722      ;
; 0.459 ; controller:controller_m|state.000              ; controller:controller_m|state.001              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.723      ;
; 0.479 ; clk_gen:clk_gen_m|count[2]                     ; clk_gen:clk_gen_m|con_alu                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.747      ;
; 0.492 ; clk_gen:clk_gen_m|fetch                        ; controller_ena:controller_ena_m|ena_controller ; clk          ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.536 ; controller:controller_m|state.101              ; controller:controller_m|state.110              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.800      ;
; 0.608 ; controller:controller_m|state.001              ; controller:controller_m|load_ir                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.872      ;
; 0.615 ; clk_gen:clk_gen_m|count[0]                     ; clk_gen:clk_gen_m|con_alu                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.883      ;
; 0.627 ; controller:controller_m|state.100              ; controller:controller_m|load_pc                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.891      ;
; 0.651 ; controller:controller_m|state.010              ; controller:controller_m|state.011              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.915      ;
; 0.657 ; controller:controller_m|state.001              ; controller:controller_m|state.010              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.921      ;
; 0.666 ; alu_cpu:alu_cpu_m|alu_out[5]                   ; accumulator:accumulator_m|accum[5]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.934      ;
; 0.667 ; alu_cpu:alu_cpu_m|alu_out[4]                   ; accumulator:accumulator_m|accum[4]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.935      ;
; 0.673 ; controller:controller_m|state.100              ; controller:controller_m|state.101              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.937      ;
; 0.679 ; controller:controller_m|state.110              ; controller:controller_m|state.111              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.943      ;
; 0.687 ; controller:controller_m|state.111              ; controller:controller_m|state.000              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.951      ;
; 0.695 ; pc_counter:pc_counter_m|pc_addr[11]            ; pc_counter:pc_counter_m|pc_addr[11]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.703 ; accumulator:accumulator_m|accum[5]             ; alu_cpu:alu_cpu_m|alu_out[5]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.971      ;
; 0.705 ; accumulator:accumulator_m|accum[4]             ; alu_cpu:alu_cpu_m|alu_out[4]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clk_gen:clk_gen_m|count[0]                     ; clk_gen:clk_gen_m|count[2]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; clk_gen:clk_gen_m|count[0]                     ; clk_gen:clk_gen_m|count[1]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; pc_counter:pc_counter_m|pc_addr[5]             ; pc_counter:pc_counter_m|pc_addr[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; pc_counter:pc_counter_m|pc_addr[4]             ; pc_counter:pc_counter_m|pc_addr[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; pc_counter:pc_counter_m|pc_addr[2]             ; pc_counter:pc_counter_m|pc_addr[2]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; pc_counter:pc_counter_m|pc_addr[1]             ; pc_counter:pc_counter_m|pc_addr[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; pc_counter:pc_counter_m|pc_addr[10]            ; pc_counter:pc_counter_m|pc_addr[10]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; pc_counter:pc_counter_m|pc_addr[3]             ; pc_counter:pc_counter_m|pc_addr[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; pc_counter:pc_counter_m|pc_addr[12]            ; pc_counter:pc_counter_m|pc_addr[12]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; pc_counter:pc_counter_m|pc_addr[9]             ; pc_counter:pc_counter_m|pc_addr[9]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; pc_counter:pc_counter_m|pc_addr[7]             ; pc_counter:pc_counter_m|pc_addr[7]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.713 ; pc_counter:pc_counter_m|pc_addr[8]             ; pc_counter:pc_counter_m|pc_addr[8]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; pc_counter:pc_counter_m|pc_addr[6]             ; pc_counter:pc_counter_m|pc_addr[6]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.723 ; clk_gen:clk_gen_m|count[1]                     ; clk_gen:clk_gen_m|con_alu                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.991      ;
; 0.753 ; controller:controller_m|state.101              ; controller:controller_m|load_pc                ; clk          ; clk         ; 0.000        ; 0.069      ; 1.017      ;
; 0.781 ; controller:controller_m|state.101              ; controller:controller_m|wr                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.045      ;
; 0.797 ; controller:controller_m|state.011              ; controller:controller_m|HALT                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.061      ;
; 0.809 ; controller:controller_m|state.101              ; controller:controller_m|rd                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.073      ;
; 0.838 ; alu_cpu:alu_cpu_m|alu_out[1]                   ; accumulator:accumulator_m|accum[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.106      ;
; 0.840 ; controller:controller_m|state.011              ; controller:controller_m|state.100              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.104      ;
; 0.842 ; alu_cpu:alu_cpu_m|alu_out[3]                   ; accumulator:accumulator_m|accum[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.110      ;
; 0.844 ; alu_cpu:alu_cpu_m|alu_out[6]                   ; accumulator:accumulator_m|accum[6]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.112      ;
; 0.883 ; alu_cpu:alu_cpu_m|alu_out[0]                   ; accumulator:accumulator_m|accum[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.151      ;
; 0.891 ; alu_cpu:alu_cpu_m|alu_out[2]                   ; accumulator:accumulator_m|accum[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.159      ;
; 0.947 ; IR:IR_m|instr[13]                              ; controller:controller_m|datactr_ena            ; clk          ; clk         ; -0.500       ; 0.094      ; 0.756      ;
; 0.966 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[1]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.234      ;
; 1.001 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[0]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.269      ;
; 1.014 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[2]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.018 ; IR:IR_m|instr[6]                               ; pc_counter:pc_counter_m|pc_addr[6]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.018 ; controller:controller_m|state.101              ; controller:controller_m|load_acc               ; clk          ; clk         ; 0.000        ; 0.069      ; 1.282      ;
; 1.019 ; pc_counter:pc_counter_m|pc_addr[11]            ; pc_counter:pc_counter_m|pc_addr[12]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.024 ; IR:IR_m|instr[4]                               ; pc_counter:pc_counter_m|pc_addr[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.027 ; pc_counter:pc_counter_m|pc_addr[4]             ; pc_counter:pc_counter_m|pc_addr[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; pc_counter:pc_counter_m|pc_addr[2]             ; pc_counter:pc_counter_m|pc_addr[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; pc_counter:pc_counter_m|pc_addr[10]            ; pc_counter:pc_counter_m|pc_addr[11]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; pc_counter:pc_counter_m|pc_addr[5]             ; pc_counter:pc_counter_m|pc_addr[6]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.031 ; pc_counter:pc_counter_m|pc_addr[8]             ; pc_counter:pc_counter_m|pc_addr[9]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; pc_counter:pc_counter_m|pc_addr[6]             ; pc_counter:pc_counter_m|pc_addr[7]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; IR:IR_m|instr[7]                               ; pc_counter:pc_counter_m|pc_addr[7]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; pc_counter:pc_counter_m|pc_addr[1]             ; pc_counter:pc_counter_m|pc_addr[2]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; IR:IR_m|instr[1]                               ; pc_counter:pc_counter_m|pc_addr[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; pc_counter:pc_counter_m|pc_addr[3]             ; pc_counter:pc_counter_m|pc_addr[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; pc_counter:pc_counter_m|pc_addr[9]             ; pc_counter:pc_counter_m|pc_addr[10]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; pc_counter:pc_counter_m|pc_addr[7]             ; pc_counter:pc_counter_m|pc_addr[8]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.301      ;
; 1.042 ; pc_counter:pc_counter_m|pc_addr[4]             ; pc_counter:pc_counter_m|pc_addr[6]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; pc_counter:pc_counter_m|pc_addr[2]             ; pc_counter:pc_counter_m|pc_addr[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; pc_counter:pc_counter_m|pc_addr[10]            ; pc_counter:pc_counter_m|pc_addr[12]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.310      ;
; 1.047 ; pc_counter:pc_counter_m|pc_addr[8]             ; pc_counter:pc_counter_m|pc_addr[10]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.047 ; pc_counter:pc_counter_m|pc_addr[6]             ; pc_counter:pc_counter_m|pc_addr[8]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.055 ; accumulator:accumulator_m|accum[3]             ; alu_cpu:alu_cpu_m|alu_out[3]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.323      ;
; 1.072 ; IR:IR_m|instr[2]                               ; pc_counter:pc_counter_m|pc_addr[2]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.339      ;
; 1.078 ; accumulator:accumulator_m|accum[7]             ; alu_cpu:alu_cpu_m|alu_out[7]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.346      ;
; 1.088 ; IR:IR_m|instr[15]                              ; controller:controller_m|HALT                   ; clk          ; clk         ; -0.500       ; 0.094      ; 0.897      ;
; 1.093 ; IR:IR_m|instr[9]                               ; pc_counter:pc_counter_m|pc_addr[9]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.360      ;
; 1.098 ; controller:controller_m|state.100              ; controller:controller_m|rd                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.362      ;
; 1.103 ; IR:IR_m|instr[14]                              ; controller:controller_m|wr                     ; clk          ; clk         ; -0.500       ; 0.094      ; 0.912      ;
; 1.105 ; clk_gen:clk_gen_m|con_alu                      ; alu_cpu:alu_cpu_m|alu_out[7]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.373      ;
; 1.105 ; clk_gen:clk_gen_m|con_alu                      ; alu_cpu:alu_cpu_m|alu_out[2]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.373      ;
; 1.105 ; clk_gen:clk_gen_m|con_alu                      ; alu_cpu:alu_cpu_m|alu_out[0]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.373      ;
; 1.106 ; accumulator:accumulator_m|accum[6]             ; alu_cpu:alu_cpu_m|alu_out[6]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.374      ;
; 1.110 ; IR:IR_m|instr[12]                              ; pc_counter:pc_counter_m|pc_addr[12]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.377      ;
; 1.113 ; IR:IR_m|instr[8]                               ; pc_counter:pc_counter_m|pc_addr[8]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.380      ;
; 1.114 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[0]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.381      ;
; 1.115 ; IR:IR_m|instr[14]                              ; controller:controller_m|load_acc               ; clk          ; clk         ; -0.500       ; 0.094      ; 0.924      ;
; 1.116 ; IR:IR_m|instr[5]                               ; pc_counter:pc_counter_m|pc_addr[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.383      ;
; 1.120 ; IR:IR_m|instr[10]                              ; pc_counter:pc_counter_m|pc_addr[10]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.387      ;
; 1.122 ; pc_counter:pc_counter_m|pc_addr[5]             ; pc_counter:pc_counter_m|pc_addr[7]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.127 ; pc_counter:pc_counter_m|pc_addr[1]             ; pc_counter:pc_counter_m|pc_addr[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; IR:IR_m|instr[13]                              ; alu_cpu:alu_cpu_m|alu_out[0]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; pc_counter:pc_counter_m|pc_addr[3]             ; pc_counter:pc_counter_m|pc_addr[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; pc_counter:pc_counter_m|pc_addr[7]             ; pc_counter:pc_counter_m|pc_addr[9]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.129 ; pc_counter:pc_counter_m|pc_addr[9]             ; pc_counter:pc_counter_m|pc_addr[11]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.142 ; IR:IR_m|instr[14]                              ; controller:controller_m|HALT                   ; clk          ; clk         ; -0.500       ; 0.094      ; 0.951      ;
; 1.147 ; IR:IR_m|instr[15]                              ; alu_cpu:alu_cpu_m|alu_out[7]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.415      ;
; 1.149 ; pc_counter:pc_counter_m|pc_addr[4]             ; pc_counter:pc_counter_m|pc_addr[7]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[0]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[10]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[11]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[12]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[13]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[14]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[15]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[1]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[2]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[3]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[4]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[5]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[6]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[7]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[8]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[9]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; IR:IR_m|state                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[1]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[2]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[5]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[6]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[7]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|con_alu                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|count[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|count[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|count[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|fetch                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|HALT                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|datactr_ena            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|inc_pc                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|load_acc               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|load_ir                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|load_pc                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|rd                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.000              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.001              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.010              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.011              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.100              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.101              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.110              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.111              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; controller:controller_m|wr                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; controller_ena:controller_ena_m|ena_controller ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[11]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[9]             ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[0]                               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[1]                               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[2]                               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[3]                               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[4]                               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[5]                               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[6]                               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[7]                               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[1]                   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[3]                   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[6]                   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[10]                              ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[11]                              ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[12]                              ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[13]                              ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[14]                              ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[15]                              ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[8]                               ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|instr[9]                               ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; IR:IR_m|state                                  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; accumulator:accumulator_m|accum[0]             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; accumulator:accumulator_m|accum[1]             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; accumulator:accumulator_m|accum[2]             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; accumulator:accumulator_m|accum[3]             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; accumulator:accumulator_m|accum[4]             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; accumulator:accumulator_m|accum[5]             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; accumulator:accumulator_m|accum[6]             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; accumulator:accumulator_m|accum[7]             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[0]                   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[2]                   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[4]                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 5.136 ; 4.842 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.136 ; 4.842 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.681 ; 4.698 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.419 ; 4.231 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.108 ; 4.216 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.574 ; 4.332 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.079 ; 4.151 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.596 ; 4.299 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 3.741 ; 3.662 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -1.546 ; -1.549 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -1.712 ; -1.757 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -2.064 ; -2.060 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -1.546 ; -1.549 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -1.553 ; -1.551 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -1.602 ; -1.593 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -1.667 ; -1.725 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -1.892 ; -1.848 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -2.074 ; -2.073 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; addr[*]   ; clk        ; 8.710 ; 8.261 ; Rise       ; clk             ;
;  addr[0]  ; clk        ; 8.493 ; 8.255 ; Rise       ; clk             ;
;  addr[1]  ; clk        ; 8.336 ; 7.913 ; Rise       ; clk             ;
;  addr[2]  ; clk        ; 8.110 ; 7.831 ; Rise       ; clk             ;
;  addr[3]  ; clk        ; 8.084 ; 7.896 ; Rise       ; clk             ;
;  addr[4]  ; clk        ; 7.769 ; 7.624 ; Rise       ; clk             ;
;  addr[5]  ; clk        ; 8.710 ; 8.261 ; Rise       ; clk             ;
;  addr[6]  ; clk        ; 8.356 ; 8.139 ; Rise       ; clk             ;
;  addr[7]  ; clk        ; 8.056 ; 7.824 ; Rise       ; clk             ;
;  addr[8]  ; clk        ; 7.994 ; 7.643 ; Rise       ; clk             ;
;  addr[9]  ; clk        ; 8.150 ; 7.762 ; Rise       ; clk             ;
;  addr[10] ; clk        ; 8.174 ; 7.802 ; Rise       ; clk             ;
;  addr[11] ; clk        ; 8.659 ; 8.190 ; Rise       ; clk             ;
;  addr[12] ; clk        ; 8.181 ; 7.751 ; Rise       ; clk             ;
; data[*]   ; clk        ; 8.045 ; 7.892 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 6.403 ; 6.252 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.045 ; 7.892 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 6.311 ; 6.187 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 6.582 ; 6.401 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 6.463 ; 6.293 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 6.554 ; 6.367 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 6.961 ; 6.733 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 6.577 ; 6.451 ; Rise       ; clk             ;
; fetch     ; clk        ; 6.705 ; 6.547 ; Rise       ; clk             ;
; HALT      ; clk        ; 8.075 ; 7.941 ; Fall       ; clk             ;
; rd        ; clk        ; 6.879 ; 6.665 ; Fall       ; clk             ;
; wr        ; clk        ; 6.605 ; 6.444 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; addr[*]   ; clk        ; 6.645 ; 6.412 ; Rise       ; clk             ;
;  addr[0]  ; clk        ; 7.338 ; 7.016 ; Rise       ; clk             ;
;  addr[1]  ; clk        ; 7.671 ; 7.354 ; Rise       ; clk             ;
;  addr[2]  ; clk        ; 7.610 ; 7.261 ; Rise       ; clk             ;
;  addr[3]  ; clk        ; 6.946 ; 6.671 ; Rise       ; clk             ;
;  addr[4]  ; clk        ; 6.645 ; 6.412 ; Rise       ; clk             ;
;  addr[5]  ; clk        ; 7.202 ; 6.898 ; Rise       ; clk             ;
;  addr[6]  ; clk        ; 7.204 ; 6.902 ; Rise       ; clk             ;
;  addr[7]  ; clk        ; 6.921 ; 6.604 ; Rise       ; clk             ;
;  addr[8]  ; clk        ; 7.266 ; 7.049 ; Rise       ; clk             ;
;  addr[9]  ; clk        ; 7.430 ; 7.148 ; Rise       ; clk             ;
;  addr[10] ; clk        ; 7.066 ; 6.804 ; Rise       ; clk             ;
;  addr[11] ; clk        ; 7.199 ; 6.971 ; Rise       ; clk             ;
;  addr[12] ; clk        ; 7.402 ; 7.157 ; Rise       ; clk             ;
; data[*]   ; clk        ; 6.077 ; 5.956 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 6.161 ; 6.015 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 7.788 ; 7.643 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 6.077 ; 5.956 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 6.336 ; 6.162 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 6.219 ; 6.054 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 6.309 ; 6.129 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 6.700 ; 6.480 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 6.328 ; 6.206 ; Rise       ; clk             ;
; fetch     ; clk        ; 6.455 ; 6.301 ; Rise       ; clk             ;
; HALT      ; clk        ; 7.819 ; 7.693 ; Fall       ; clk             ;
; rd        ; clk        ; 6.624 ; 6.417 ; Fall       ; clk             ;
; wr        ; clk        ; 6.361 ; 6.205 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 6.530 ; 6.455 ; Fall       ; clk             ;
;  data[0]  ; clk        ; 6.828 ; 6.753 ; Fall       ; clk             ;
;  data[1]  ; clk        ; 8.196 ; 8.169 ; Fall       ; clk             ;
;  data[2]  ; clk        ; 6.929 ; 6.830 ; Fall       ; clk             ;
;  data[3]  ; clk        ; 6.929 ; 6.830 ; Fall       ; clk             ;
;  data[4]  ; clk        ; 6.530 ; 6.455 ; Fall       ; clk             ;
;  data[5]  ; clk        ; 6.631 ; 6.532 ; Fall       ; clk             ;
;  data[6]  ; clk        ; 7.026 ; 6.927 ; Fall       ; clk             ;
;  data[7]  ; clk        ; 6.925 ; 6.850 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 6.315 ; 6.240 ; Fall       ; clk             ;
;  data[0]  ; clk        ; 6.601 ; 6.526 ; Fall       ; clk             ;
;  data[1]  ; clk        ; 7.965 ; 7.938 ; Fall       ; clk             ;
;  data[2]  ; clk        ; 6.702 ; 6.603 ; Fall       ; clk             ;
;  data[3]  ; clk        ; 6.702 ; 6.603 ; Fall       ; clk             ;
;  data[4]  ; clk        ; 6.315 ; 6.240 ; Fall       ; clk             ;
;  data[5]  ; clk        ; 6.416 ; 6.317 ; Fall       ; clk             ;
;  data[6]  ; clk        ; 6.796 ; 6.697 ; Fall       ; clk             ;
;  data[7]  ; clk        ; 6.695 ; 6.620 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; data[*]   ; clk        ; 6.318     ; 6.393     ; Fall       ; clk             ;
;  data[0]  ; clk        ; 6.561     ; 6.636     ; Fall       ; clk             ;
;  data[1]  ; clk        ; 7.960     ; 7.987     ; Fall       ; clk             ;
;  data[2]  ; clk        ; 6.638     ; 6.737     ; Fall       ; clk             ;
;  data[3]  ; clk        ; 6.638     ; 6.737     ; Fall       ; clk             ;
;  data[4]  ; clk        ; 6.318     ; 6.393     ; Fall       ; clk             ;
;  data[5]  ; clk        ; 6.395     ; 6.494     ; Fall       ; clk             ;
;  data[6]  ; clk        ; 6.735     ; 6.834     ; Fall       ; clk             ;
;  data[7]  ; clk        ; 6.658     ; 6.733     ; Fall       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; data[*]   ; clk        ; 6.108     ; 6.183     ; Fall       ; clk             ;
;  data[0]  ; clk        ; 6.342     ; 6.417     ; Fall       ; clk             ;
;  data[1]  ; clk        ; 7.738     ; 7.765     ; Fall       ; clk             ;
;  data[2]  ; clk        ; 6.419     ; 6.518     ; Fall       ; clk             ;
;  data[3]  ; clk        ; 6.419     ; 6.518     ; Fall       ; clk             ;
;  data[4]  ; clk        ; 6.108     ; 6.183     ; Fall       ; clk             ;
;  data[5]  ; clk        ; 6.185     ; 6.284     ; Fall       ; clk             ;
;  data[6]  ; clk        ; 6.513     ; 6.612     ; Fall       ; clk             ;
;  data[7]  ; clk        ; 6.436     ; 6.511     ; Fall       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.069 ; -34.710           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -76.136                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                       ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.069 ; controller:controller_m|inc_pc     ; pc_counter:pc_counter_m|pc_addr[12] ; clk          ; clk         ; 0.500        ; -0.436     ; 1.120      ;
; -1.038 ; controller:controller_m|inc_pc     ; pc_counter:pc_counter_m|pc_addr[11] ; clk          ; clk         ; 0.500        ; -0.436     ; 1.089      ;
; -1.001 ; controller:controller_m|inc_pc     ; pc_counter:pc_counter_m|pc_addr[10] ; clk          ; clk         ; 0.500        ; -0.436     ; 1.052      ;
; -0.983 ; controller:controller_m|load_ir    ; IR:IR_m|instr[14]                   ; clk          ; clk         ; 0.500        ; -0.436     ; 1.034      ;
; -0.970 ; controller:controller_m|inc_pc     ; pc_counter:pc_counter_m|pc_addr[9]  ; clk          ; clk         ; 0.500        ; -0.436     ; 1.021      ;
; -0.933 ; controller:controller_m|inc_pc     ; pc_counter:pc_counter_m|pc_addr[8]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.984      ;
; -0.902 ; controller:controller_m|inc_pc     ; pc_counter:pc_counter_m|pc_addr[7]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.953      ;
; -0.865 ; controller:controller_m|inc_pc     ; pc_counter:pc_counter_m|pc_addr[6]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.916      ;
; -0.834 ; controller:controller_m|inc_pc     ; pc_counter:pc_counter_m|pc_addr[5]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.885      ;
; -0.798 ; controller:controller_m|load_ir    ; IR:IR_m|instr[0]                    ; clk          ; clk         ; 0.500        ; -0.435     ; 0.850      ;
; -0.798 ; controller:controller_m|load_ir    ; IR:IR_m|instr[1]                    ; clk          ; clk         ; 0.500        ; -0.435     ; 0.850      ;
; -0.798 ; controller:controller_m|load_ir    ; IR:IR_m|instr[2]                    ; clk          ; clk         ; 0.500        ; -0.435     ; 0.850      ;
; -0.798 ; controller:controller_m|load_ir    ; IR:IR_m|instr[3]                    ; clk          ; clk         ; 0.500        ; -0.435     ; 0.850      ;
; -0.798 ; controller:controller_m|load_ir    ; IR:IR_m|instr[4]                    ; clk          ; clk         ; 0.500        ; -0.435     ; 0.850      ;
; -0.798 ; controller:controller_m|load_ir    ; IR:IR_m|instr[5]                    ; clk          ; clk         ; 0.500        ; -0.435     ; 0.850      ;
; -0.798 ; controller:controller_m|load_ir    ; IR:IR_m|instr[6]                    ; clk          ; clk         ; 0.500        ; -0.435     ; 0.850      ;
; -0.798 ; controller:controller_m|load_ir    ; IR:IR_m|instr[7]                    ; clk          ; clk         ; 0.500        ; -0.435     ; 0.850      ;
; -0.797 ; controller:controller_m|inc_pc     ; pc_counter:pc_counter_m|pc_addr[4]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.848      ;
; -0.766 ; controller:controller_m|inc_pc     ; pc_counter:pc_counter_m|pc_addr[3]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.817      ;
; -0.729 ; controller:controller_m|inc_pc     ; pc_counter:pc_counter_m|pc_addr[2]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.780      ;
; -0.729 ; controller:controller_m|load_ir    ; IR:IR_m|instr[15]                   ; clk          ; clk         ; 0.500        ; -0.436     ; 0.780      ;
; -0.729 ; controller:controller_m|load_ir    ; IR:IR_m|instr[13]                   ; clk          ; clk         ; 0.500        ; -0.436     ; 0.780      ;
; -0.729 ; controller:controller_m|load_ir    ; IR:IR_m|instr[8]                    ; clk          ; clk         ; 0.500        ; -0.436     ; 0.780      ;
; -0.729 ; controller:controller_m|load_ir    ; IR:IR_m|instr[9]                    ; clk          ; clk         ; 0.500        ; -0.436     ; 0.780      ;
; -0.729 ; controller:controller_m|load_ir    ; IR:IR_m|instr[10]                   ; clk          ; clk         ; 0.500        ; -0.436     ; 0.780      ;
; -0.729 ; controller:controller_m|load_ir    ; IR:IR_m|instr[11]                   ; clk          ; clk         ; 0.500        ; -0.436     ; 0.780      ;
; -0.729 ; controller:controller_m|load_ir    ; IR:IR_m|instr[12]                   ; clk          ; clk         ; 0.500        ; -0.436     ; 0.780      ;
; -0.721 ; controller:controller_m|load_acc   ; accumulator:accumulator_m|accum[7]  ; clk          ; clk         ; 0.500        ; -0.435     ; 0.773      ;
; -0.721 ; controller:controller_m|load_acc   ; accumulator:accumulator_m|accum[5]  ; clk          ; clk         ; 0.500        ; -0.435     ; 0.773      ;
; -0.721 ; controller:controller_m|load_acc   ; accumulator:accumulator_m|accum[4]  ; clk          ; clk         ; 0.500        ; -0.435     ; 0.773      ;
; -0.721 ; controller:controller_m|load_acc   ; accumulator:accumulator_m|accum[3]  ; clk          ; clk         ; 0.500        ; -0.435     ; 0.773      ;
; -0.721 ; controller:controller_m|load_acc   ; accumulator:accumulator_m|accum[2]  ; clk          ; clk         ; 0.500        ; -0.435     ; 0.773      ;
; -0.721 ; controller:controller_m|load_acc   ; accumulator:accumulator_m|accum[1]  ; clk          ; clk         ; 0.500        ; -0.435     ; 0.773      ;
; -0.721 ; controller:controller_m|load_acc   ; accumulator:accumulator_m|accum[6]  ; clk          ; clk         ; 0.500        ; -0.435     ; 0.773      ;
; -0.721 ; controller:controller_m|load_acc   ; accumulator:accumulator_m|accum[0]  ; clk          ; clk         ; 0.500        ; -0.435     ; 0.773      ;
; -0.698 ; controller:controller_m|inc_pc     ; pc_counter:pc_counter_m|pc_addr[1]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.749      ;
; -0.642 ; controller:controller_m|load_pc    ; pc_counter:pc_counter_m|pc_addr[0]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.693      ;
; -0.642 ; controller:controller_m|load_pc    ; pc_counter:pc_counter_m|pc_addr[1]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.693      ;
; -0.642 ; controller:controller_m|load_pc    ; pc_counter:pc_counter_m|pc_addr[2]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.693      ;
; -0.642 ; controller:controller_m|load_pc    ; pc_counter:pc_counter_m|pc_addr[3]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.693      ;
; -0.642 ; controller:controller_m|load_pc    ; pc_counter:pc_counter_m|pc_addr[4]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.693      ;
; -0.642 ; controller:controller_m|load_pc    ; pc_counter:pc_counter_m|pc_addr[5]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.693      ;
; -0.642 ; controller:controller_m|load_pc    ; pc_counter:pc_counter_m|pc_addr[6]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.693      ;
; -0.642 ; controller:controller_m|load_pc    ; pc_counter:pc_counter_m|pc_addr[7]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.693      ;
; -0.642 ; controller:controller_m|load_pc    ; pc_counter:pc_counter_m|pc_addr[8]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.693      ;
; -0.642 ; controller:controller_m|load_pc    ; pc_counter:pc_counter_m|pc_addr[9]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.693      ;
; -0.642 ; controller:controller_m|load_pc    ; pc_counter:pc_counter_m|pc_addr[10] ; clk          ; clk         ; 0.500        ; -0.436     ; 0.693      ;
; -0.642 ; controller:controller_m|load_pc    ; pc_counter:pc_counter_m|pc_addr[11] ; clk          ; clk         ; 0.500        ; -0.436     ; 0.693      ;
; -0.642 ; controller:controller_m|load_pc    ; pc_counter:pc_counter_m|pc_addr[12] ; clk          ; clk         ; 0.500        ; -0.436     ; 0.693      ;
; -0.551 ; controller:controller_m|load_ir    ; IR:IR_m|state                       ; clk          ; clk         ; 0.500        ; -0.436     ; 0.602      ;
; -0.547 ; accumulator:accumulator_m|accum[1] ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.498      ;
; -0.544 ; accumulator:accumulator_m|accum[1] ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.495      ;
; -0.541 ; accumulator:accumulator_m|accum[1] ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.492      ;
; -0.538 ; accumulator:accumulator_m|accum[1] ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.537 ; accumulator:accumulator_m|accum[1] ; alu_cpu:alu_cpu_m|alu_out[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.488      ;
; -0.537 ; accumulator:accumulator_m|accum[2] ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.488      ;
; -0.534 ; accumulator:accumulator_m|accum[2] ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.485      ;
; -0.526 ; accumulator:accumulator_m|accum[0] ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.477      ;
; -0.524 ; accumulator:accumulator_m|accum[0] ; alu_cpu:alu_cpu_m|alu_out[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.475      ;
; -0.523 ; accumulator:accumulator_m|accum[0] ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.474      ;
; -0.513 ; accumulator:accumulator_m|accum[2] ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.464      ;
; -0.504 ; accumulator:accumulator_m|accum[2] ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.455      ;
; -0.496 ; accumulator:accumulator_m|accum[0] ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.447      ;
; -0.493 ; controller:controller_m|inc_pc     ; pc_counter:pc_counter_m|pc_addr[0]  ; clk          ; clk         ; 0.500        ; -0.436     ; 0.544      ;
; -0.487 ; accumulator:accumulator_m|accum[0] ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.438      ;
; -0.486 ; accumulator:accumulator_m|accum[0] ; alu_cpu:alu_cpu_m|alu_out[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.437      ;
; -0.480 ; accumulator:accumulator_m|accum[3] ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.431      ;
; -0.477 ; accumulator:accumulator_m|accum[3] ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.428      ;
; -0.474 ; accumulator:accumulator_m|accum[3] ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.425      ;
; -0.471 ; accumulator:accumulator_m|accum[3] ; alu_cpu:alu_cpu_m|alu_out[4]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.422      ;
; -0.411 ; accumulator:accumulator_m|accum[1] ; alu_cpu:alu_cpu_m|alu_out[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.362      ;
; -0.408 ; accumulator:accumulator_m|accum[5] ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.359      ;
; -0.404 ; accumulator:accumulator_m|accum[2] ; alu_cpu:alu_cpu_m|alu_out[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.355      ;
; -0.402 ; accumulator:accumulator_m|accum[5] ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.353      ;
; -0.396 ; IR:IR_m|state                      ; IR:IR_m|instr[14]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.347      ;
; -0.393 ; accumulator:accumulator_m|accum[0] ; alu_cpu:alu_cpu_m|alu_out[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.344      ;
; -0.390 ; pc_counter:pc_counter_m|pc_addr[0] ; pc_counter:pc_counter_m|pc_addr[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.386 ; accumulator:accumulator_m|accum[4] ; alu_cpu:alu_cpu_m|alu_out[5]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.383 ; accumulator:accumulator_m|accum[4] ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.334      ;
; -0.357 ; accumulator:accumulator_m|accum[4] ; alu_cpu:alu_cpu_m|alu_out[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.308      ;
; -0.345 ; pc_counter:pc_counter_m|pc_addr[0] ; pc_counter:pc_counter_m|pc_addr[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.325 ; accumulator:accumulator_m|accum[2] ; alu_cpu:alu_cpu_m|alu_out[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.276      ;
; -0.323 ; accumulator:accumulator_m|accum[6] ; alu_cpu:alu_cpu_m|alu_out[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.274      ;
; -0.322 ; pc_counter:pc_counter_m|pc_addr[0] ; pc_counter:pc_counter_m|pc_addr[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.273      ;
; -0.295 ; accumulator:accumulator_m|accum[1] ; alu_cpu:alu_cpu_m|alu_out[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.246      ;
; -0.277 ; pc_counter:pc_counter_m|pc_addr[0] ; pc_counter:pc_counter_m|pc_addr[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.228      ;
; -0.269 ; accumulator:accumulator_m|accum[3] ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; 0.359      ; 1.115      ;
; -0.260 ; accumulator:accumulator_m|accum[5] ; controller:controller_m|inc_pc      ; clk          ; clk         ; 0.500        ; 0.359      ; 1.106      ;
; -0.254 ; pc_counter:pc_counter_m|pc_addr[0] ; pc_counter:pc_counter_m|pc_addr[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.205      ;
; -0.243 ; IR:IR_m|instr[14]                  ; alu_cpu:alu_cpu_m|alu_out[0]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.194      ;
; -0.236 ; IR:IR_m|state                      ; IR:IR_m|instr[0]                    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.188      ;
; -0.236 ; IR:IR_m|state                      ; IR:IR_m|instr[1]                    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.188      ;
; -0.236 ; IR:IR_m|state                      ; IR:IR_m|instr[2]                    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.188      ;
; -0.236 ; IR:IR_m|state                      ; IR:IR_m|instr[3]                    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.188      ;
; -0.236 ; IR:IR_m|state                      ; IR:IR_m|instr[4]                    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.188      ;
; -0.236 ; IR:IR_m|state                      ; IR:IR_m|instr[5]                    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.188      ;
; -0.236 ; IR:IR_m|state                      ; IR:IR_m|instr[6]                    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.188      ;
; -0.236 ; IR:IR_m|state                      ; IR:IR_m|instr[7]                    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.188      ;
; -0.225 ; pc_counter:pc_counter_m|pc_addr[1] ; pc_counter:pc_counter_m|pc_addr[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.176      ;
; -0.209 ; pc_counter:pc_counter_m|pc_addr[0] ; pc_counter:pc_counter_m|pc_addr[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.160      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; IR:IR_m|state                                  ; IR:IR_m|state                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; controller_ena:controller_ena_m|ena_controller ; controller_ena:controller_ena_m|ena_controller ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; clk_gen:clk_gen_m|count[2]                     ; clk_gen:clk_gen_m|count[2]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; clk_gen:clk_gen_m|count[1]                     ; clk_gen:clk_gen_m|count[1]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; clk_gen:clk_gen_m|count[0]                     ; clk_gen:clk_gen_m|count[0]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.200 ; clk_gen:clk_gen_m|count[2]                     ; clk_gen:clk_gen_m|con_alu                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; clk_gen:clk_gen_m|count[1]                     ; clk_gen:clk_gen_m|count[2]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; controller:controller_m|state.000              ; controller:controller_m|state.001              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.322      ;
; 0.200 ; controller:controller_m|state.000              ; controller:controller_m|load_ir                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.322      ;
; 0.203 ; clk_gen:clk_gen_m|count[2]                     ; clk_gen:clk_gen_m|fetch                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.323      ;
; 0.206 ; clk_gen:clk_gen_m|fetch                        ; controller_ena:controller_ena_m|ena_controller ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.225 ; controller:controller_m|state.101              ; controller:controller_m|state.110              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.347      ;
; 0.256 ; controller:controller_m|state.001              ; controller:controller_m|load_ir                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.378      ;
; 0.263 ; clk_gen:clk_gen_m|count[0]                     ; clk_gen:clk_gen_m|con_alu                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.266 ; controller:controller_m|state.100              ; controller:controller_m|load_pc                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.388      ;
; 0.267 ; controller:controller_m|state.010              ; controller:controller_m|state.011              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.389      ;
; 0.270 ; controller:controller_m|state.001              ; controller:controller_m|state.010              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.392      ;
; 0.278 ; alu_cpu:alu_cpu_m|alu_out[5]                   ; accumulator:accumulator_m|accum[5]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.278 ; controller:controller_m|state.100              ; controller:controller_m|state.101              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.400      ;
; 0.280 ; alu_cpu:alu_cpu_m|alu_out[4]                   ; accumulator:accumulator_m|accum[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.281 ; controller:controller_m|state.110              ; controller:controller_m|state.111              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.403      ;
; 0.285 ; controller:controller_m|state.111              ; controller:controller_m|state.000              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.407      ;
; 0.299 ; pc_counter:pc_counter_m|pc_addr[11]            ; pc_counter:pc_counter_m|pc_addr[11]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; IR:IR_m|instr[13]                              ; controller:controller_m|datactr_ena            ; clk          ; clk         ; -0.500       ; 0.436      ; 0.341      ;
; 0.304 ; accumulator:accumulator_m|accum[5]             ; alu_cpu:alu_cpu_m|alu_out[5]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; pc_counter:pc_counter_m|pc_addr[5]             ; pc_counter:pc_counter_m|pc_addr[5]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; accumulator:accumulator_m|accum[4]             ; alu_cpu:alu_cpu_m|alu_out[4]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_gen:clk_gen_m|count[0]                     ; clk_gen:clk_gen_m|count[2]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_gen:clk_gen_m|count[0]                     ; clk_gen:clk_gen_m|count[1]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; pc_counter:pc_counter_m|pc_addr[12]            ; pc_counter:pc_counter_m|pc_addr[12]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; pc_counter:pc_counter_m|pc_addr[10]            ; pc_counter:pc_counter_m|pc_addr[10]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; pc_counter:pc_counter_m|pc_addr[7]             ; pc_counter:pc_counter_m|pc_addr[7]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; pc_counter:pc_counter_m|pc_addr[4]             ; pc_counter:pc_counter_m|pc_addr[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; pc_counter:pc_counter_m|pc_addr[3]             ; pc_counter:pc_counter_m|pc_addr[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; pc_counter:pc_counter_m|pc_addr[2]             ; pc_counter:pc_counter_m|pc_addr[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; pc_counter:pc_counter_m|pc_addr[1]             ; pc_counter:pc_counter_m|pc_addr[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; pc_counter:pc_counter_m|pc_addr[9]             ; pc_counter:pc_counter_m|pc_addr[9]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; pc_counter:pc_counter_m|pc_addr[6]             ; pc_counter:pc_counter_m|pc_addr[6]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; pc_counter:pc_counter_m|pc_addr[8]             ; pc_counter:pc_counter_m|pc_addr[8]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.311 ; clk_gen:clk_gen_m|count[1]                     ; clk_gen:clk_gen_m|con_alu                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.327 ; controller:controller_m|state.101              ; controller:controller_m|load_pc                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.449      ;
; 0.338 ; alu_cpu:alu_cpu_m|alu_out[1]                   ; accumulator:accumulator_m|accum[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.458      ;
; 0.338 ; controller:controller_m|state.101              ; controller:controller_m|wr                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.460      ;
; 0.339 ; alu_cpu:alu_cpu_m|alu_out[6]                   ; accumulator:accumulator_m|accum[6]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.340 ; alu_cpu:alu_cpu_m|alu_out[3]                   ; accumulator:accumulator_m|accum[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.342 ; controller:controller_m|state.011              ; controller:controller_m|HALT                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.464      ;
; 0.347 ; controller:controller_m|state.011              ; controller:controller_m|state.100              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.469      ;
; 0.356 ; alu_cpu:alu_cpu_m|alu_out[0]                   ; accumulator:accumulator_m|accum[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.476      ;
; 0.357 ; controller:controller_m|state.101              ; controller:controller_m|rd                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.479      ;
; 0.358 ; IR:IR_m|instr[14]                              ; controller:controller_m|wr                     ; clk          ; clk         ; -0.500       ; 0.436      ; 0.398      ;
; 0.360 ; alu_cpu:alu_cpu_m|alu_out[2]                   ; accumulator:accumulator_m|accum[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.480      ;
; 0.361 ; IR:IR_m|instr[15]                              ; controller:controller_m|HALT                   ; clk          ; clk         ; -0.500       ; 0.436      ; 0.401      ;
; 0.365 ; IR:IR_m|instr[14]                              ; controller:controller_m|load_acc               ; clk          ; clk         ; -0.500       ; 0.436      ; 0.405      ;
; 0.369 ; IR:IR_m|instr[14]                              ; controller:controller_m|HALT                   ; clk          ; clk         ; -0.500       ; 0.436      ; 0.409      ;
; 0.382 ; IR:IR_m|instr[15]                              ; controller:controller_m|wr                     ; clk          ; clk         ; -0.500       ; 0.436      ; 0.422      ;
; 0.414 ; IR:IR_m|instr[15]                              ; controller:controller_m|load_acc               ; clk          ; clk         ; -0.500       ; 0.436      ; 0.454      ;
; 0.422 ; IR:IR_m|instr[15]                              ; controller:controller_m|datactr_ena            ; clk          ; clk         ; -0.500       ; 0.436      ; 0.462      ;
; 0.430 ; accumulator:accumulator_m|accum[1]             ; alu_cpu:alu_cpu_m|alu_out[1]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.550      ;
; 0.433 ; IR:IR_m|instr[6]                               ; pc_counter:pc_counter_m|pc_addr[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.552      ;
; 0.434 ; IR:IR_m|instr[7]                               ; pc_counter:pc_counter_m|pc_addr[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.553      ;
; 0.436 ; IR:IR_m|instr[4]                               ; pc_counter:pc_counter_m|pc_addr[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.555      ;
; 0.437 ; accumulator:accumulator_m|accum[0]             ; alu_cpu:alu_cpu_m|alu_out[0]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.557      ;
; 0.439 ; IR:IR_m|instr[1]                               ; pc_counter:pc_counter_m|pc_addr[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.558      ;
; 0.442 ; controller:controller_m|state.101              ; controller:controller_m|load_acc               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.564      ;
; 0.445 ; IR:IR_m|instr[13]                              ; controller:controller_m|HALT                   ; clk          ; clk         ; -0.500       ; 0.436      ; 0.485      ;
; 0.448 ; pc_counter:pc_counter_m|pc_addr[11]            ; pc_counter:pc_counter_m|pc_addr[12]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.450 ; accumulator:accumulator_m|accum[2]             ; alu_cpu:alu_cpu_m|alu_out[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.453 ; IR:IR_m|instr[2]                               ; pc_counter:pc_counter_m|pc_addr[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.572      ;
; 0.454 ; pc_counter:pc_counter_m|pc_addr[5]             ; pc_counter:pc_counter_m|pc_addr[6]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; pc_counter:pc_counter_m|pc_addr[3]             ; pc_counter:pc_counter_m|pc_addr[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; pc_counter:pc_counter_m|pc_addr[1]             ; pc_counter:pc_counter_m|pc_addr[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; pc_counter:pc_counter_m|pc_addr[7]             ; pc_counter:pc_counter_m|pc_addr[8]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; pc_counter:pc_counter_m|pc_addr[9]             ; pc_counter:pc_counter_m|pc_addr[10]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.463 ; controller:controller_m|state.100              ; controller:controller_m|rd                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.585      ;
; 0.464 ; pc_counter:pc_counter_m|pc_addr[10]            ; pc_counter:pc_counter_m|pc_addr[11]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; pc_counter:pc_counter_m|pc_addr[4]             ; pc_counter:pc_counter_m|pc_addr[5]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; pc_counter:pc_counter_m|pc_addr[2]             ; pc_counter:pc_counter_m|pc_addr[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; pc_counter:pc_counter_m|pc_addr[6]             ; pc_counter:pc_counter_m|pc_addr[7]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; pc_counter:pc_counter_m|pc_addr[8]             ; pc_counter:pc_counter_m|pc_addr[9]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; IR:IR_m|instr[9]                               ; pc_counter:pc_counter_m|pc_addr[9]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; pc_counter:pc_counter_m|pc_addr[10]            ; pc_counter:pc_counter_m|pc_addr[12]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; pc_counter:pc_counter_m|pc_addr[4]             ; pc_counter:pc_counter_m|pc_addr[6]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; pc_counter:pc_counter_m|pc_addr[2]             ; pc_counter:pc_counter_m|pc_addr[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; IR:IR_m|instr[8]                               ; pc_counter:pc_counter_m|pc_addr[8]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; pc_counter:pc_counter_m|pc_addr[6]             ; pc_counter:pc_counter_m|pc_addr[8]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; pc_counter:pc_counter_m|pc_addr[8]             ; pc_counter:pc_counter_m|pc_addr[10]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.474 ; IR:IR_m|instr[12]                              ; pc_counter:pc_counter_m|pc_addr[12]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.594      ;
; 0.475 ; IR:IR_m|instr[10]                              ; pc_counter:pc_counter_m|pc_addr[10]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.595      ;
; 0.475 ; IR:IR_m|instr[5]                               ; pc_counter:pc_counter_m|pc_addr[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.594      ;
; 0.477 ; accumulator:accumulator_m|accum[3]             ; alu_cpu:alu_cpu_m|alu_out[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.597      ;
; 0.480 ; accumulator:accumulator_m|accum[7]             ; alu_cpu:alu_cpu_m|alu_out[7]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.600      ;
; 0.485 ; IR:IR_m|instr[14]                              ; controller:controller_m|datactr_ena            ; clk          ; clk         ; -0.500       ; 0.436      ; 0.525      ;
; 0.494 ; clk_gen:clk_gen_m|con_alu                      ; alu_cpu:alu_cpu_m|alu_out[7]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.614      ;
; 0.494 ; clk_gen:clk_gen_m|con_alu                      ; alu_cpu:alu_cpu_m|alu_out[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.614      ;
; 0.494 ; clk_gen:clk_gen_m|con_alu                      ; alu_cpu:alu_cpu_m|alu_out[0]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.614      ;
; 0.495 ; accumulator:accumulator_m|accum[6]             ; alu_cpu:alu_cpu_m|alu_out[6]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.615      ;
; 0.502 ; pc_counter:pc_counter_m|pc_addr[0]             ; pc_counter:pc_counter_m|pc_addr[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.622      ;
; 0.510 ; IR:IR_m|instr[13]                              ; alu_cpu:alu_cpu_m|alu_out[0]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.513 ; controller:controller_m|state.101              ; controller:controller_m|datactr_ena            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.635      ;
; 0.515 ; IR:IR_m|instr[15]                              ; alu_cpu:alu_cpu_m|alu_out[7]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.636      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[10]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[11]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[12]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[13]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[14]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[15]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[1]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[2]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[3]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[4]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[5]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[6]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[7]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[8]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|instr[9]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; IR:IR_m|state                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; accumulator:accumulator_m|accum[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; alu_cpu:alu_cpu_m|alu_out[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|con_alu                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|count[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|count[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|count[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:clk_gen_m|fetch                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|HALT                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|datactr_ena            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|inc_pc                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|load_acc               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|load_ir                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|load_pc                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|rd                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.000              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.001              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.010              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.011              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.100              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.101              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.110              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|state.111              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:controller_m|wr                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller_ena:controller_ena_m|ena_controller ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc_counter:pc_counter_m|pc_addr[9]             ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|HALT                   ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|datactr_ena            ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|inc_pc                 ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|load_acc               ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|load_ir                ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|load_pc                ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|rd                     ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.000              ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.001              ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.010              ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.011              ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.100              ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.101              ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.110              ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|state.111              ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:controller_m|wr                     ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; IR:IR_m|instr[0]                               ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; IR:IR_m|instr[1]                               ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; IR:IR_m|instr[2]                               ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; IR:IR_m|instr[3]                               ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; IR:IR_m|instr[4]                               ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; IR:IR_m|instr[5]                               ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; IR:IR_m|instr[6]                               ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; IR:IR_m|instr[7]                               ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; IR:IR_m|state                                  ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; accumulator:accumulator_m|accum[0]             ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; accumulator:accumulator_m|accum[1]             ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; accumulator:accumulator_m|accum[2]             ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; accumulator:accumulator_m|accum[3]             ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; accumulator:accumulator_m|accum[4]             ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; accumulator:accumulator_m|accum[5]             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 2.411 ; 2.950 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 2.411 ; 2.950 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 2.211 ; 2.868 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 2.095 ; 2.610 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 1.965 ; 2.602 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 2.164 ; 2.690 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 1.936 ; 2.590 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 2.193 ; 2.719 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 1.784 ; 2.392 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.805 ; -1.384 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.880 ; -1.454 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -1.031 ; -1.627 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.808 ; -1.384 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.805 ; -1.384 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.824 ; -1.407 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -0.867 ; -1.437 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -0.961 ; -1.557 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.037 ; -1.636 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; addr[*]   ; clk        ; 4.302 ; 4.424 ; Rise       ; clk             ;
;  addr[0]  ; clk        ; 4.302 ; 4.358 ; Rise       ; clk             ;
;  addr[1]  ; clk        ; 4.051 ; 4.216 ; Rise       ; clk             ;
;  addr[2]  ; clk        ; 4.059 ; 4.130 ; Rise       ; clk             ;
;  addr[3]  ; clk        ; 4.114 ; 4.148 ; Rise       ; clk             ;
;  addr[4]  ; clk        ; 3.970 ; 4.012 ; Rise       ; clk             ;
;  addr[5]  ; clk        ; 4.236 ; 4.424 ; Rise       ; clk             ;
;  addr[6]  ; clk        ; 4.227 ; 4.287 ; Rise       ; clk             ;
;  addr[7]  ; clk        ; 4.061 ; 4.113 ; Rise       ; clk             ;
;  addr[8]  ; clk        ; 3.935 ; 4.087 ; Rise       ; clk             ;
;  addr[9]  ; clk        ; 3.999 ; 4.144 ; Rise       ; clk             ;
;  addr[10] ; clk        ; 4.026 ; 4.186 ; Rise       ; clk             ;
;  addr[11] ; clk        ; 4.223 ; 4.403 ; Rise       ; clk             ;
;  addr[12] ; clk        ; 4.005 ; 4.180 ; Rise       ; clk             ;
; data[*]   ; clk        ; 4.360 ; 4.506 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 3.270 ; 3.342 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.360 ; 4.506 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 3.258 ; 3.334 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 3.360 ; 3.454 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 3.296 ; 3.362 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 3.342 ; 3.430 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 3.529 ; 3.650 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 3.372 ; 3.465 ; Rise       ; clk             ;
; fetch     ; clk        ; 3.437 ; 3.545 ; Rise       ; clk             ;
; HALT      ; clk        ; 4.785 ; 4.931 ; Fall       ; clk             ;
; rd        ; clk        ; 3.892 ; 3.976 ; Fall       ; clk             ;
; wr        ; clk        ; 3.772 ; 3.850 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; addr[*]   ; clk        ; 3.400 ; 3.475 ; Rise       ; clk             ;
;  addr[0]  ; clk        ; 3.714 ; 3.802 ; Rise       ; clk             ;
;  addr[1]  ; clk        ; 3.815 ; 3.901 ; Rise       ; clk             ;
;  addr[2]  ; clk        ; 3.774 ; 3.896 ; Rise       ; clk             ;
;  addr[3]  ; clk        ; 3.533 ; 3.600 ; Rise       ; clk             ;
;  addr[4]  ; clk        ; 3.400 ; 3.475 ; Rise       ; clk             ;
;  addr[5]  ; clk        ; 3.642 ; 3.731 ; Rise       ; clk             ;
;  addr[6]  ; clk        ; 3.644 ; 3.735 ; Rise       ; clk             ;
;  addr[7]  ; clk        ; 3.487 ; 3.572 ; Rise       ; clk             ;
;  addr[8]  ; clk        ; 3.650 ; 3.777 ; Rise       ; clk             ;
;  addr[9]  ; clk        ; 3.742 ; 3.802 ; Rise       ; clk             ;
;  addr[10] ; clk        ; 3.592 ; 3.680 ; Rise       ; clk             ;
;  addr[11] ; clk        ; 3.639 ; 3.744 ; Rise       ; clk             ;
;  addr[12] ; clk        ; 3.717 ; 3.869 ; Rise       ; clk             ;
; data[*]   ; clk        ; 3.158 ; 3.231 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 3.167 ; 3.237 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.251 ; 4.394 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 3.158 ; 3.231 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 3.255 ; 3.347 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 3.192 ; 3.256 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 3.238 ; 3.324 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 3.418 ; 3.535 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 3.265 ; 3.355 ; Rise       ; clk             ;
; fetch     ; clk        ; 3.330 ; 3.435 ; Rise       ; clk             ;
; HALT      ; clk        ; 4.672 ; 4.815 ; Fall       ; clk             ;
; rd        ; clk        ; 3.776 ; 3.857 ; Fall       ; clk             ;
; wr        ; clk        ; 3.661 ; 3.736 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 3.747 ; 3.734 ; Fall       ; clk             ;
;  data[0]  ; clk        ; 3.876 ; 3.863 ; Fall       ; clk             ;
;  data[1]  ; clk        ; 4.846 ; 4.881 ; Fall       ; clk             ;
;  data[2]  ; clk        ; 3.931 ; 3.930 ; Fall       ; clk             ;
;  data[3]  ; clk        ; 3.931 ; 3.930 ; Fall       ; clk             ;
;  data[4]  ; clk        ; 3.747 ; 3.734 ; Fall       ; clk             ;
;  data[5]  ; clk        ; 3.802 ; 3.801 ; Fall       ; clk             ;
;  data[6]  ; clk        ; 3.977 ; 3.976 ; Fall       ; clk             ;
;  data[7]  ; clk        ; 3.922 ; 3.909 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 3.644 ; 3.631 ; Fall       ; clk             ;
;  data[0]  ; clk        ; 3.767 ; 3.754 ; Fall       ; clk             ;
;  data[1]  ; clk        ; 4.736 ; 4.771 ; Fall       ; clk             ;
;  data[2]  ; clk        ; 3.822 ; 3.821 ; Fall       ; clk             ;
;  data[3]  ; clk        ; 3.822 ; 3.821 ; Fall       ; clk             ;
;  data[4]  ; clk        ; 3.644 ; 3.631 ; Fall       ; clk             ;
;  data[5]  ; clk        ; 3.699 ; 3.698 ; Fall       ; clk             ;
;  data[6]  ; clk        ; 3.866 ; 3.865 ; Fall       ; clk             ;
;  data[7]  ; clk        ; 3.811 ; 3.798 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; data[*]   ; clk        ; 3.809     ; 3.822     ; Fall       ; clk             ;
;  data[0]  ; clk        ; 3.948     ; 3.961     ; Fall       ; clk             ;
;  data[1]  ; clk        ; 4.980     ; 4.945     ; Fall       ; clk             ;
;  data[2]  ; clk        ; 4.015     ; 4.016     ; Fall       ; clk             ;
;  data[3]  ; clk        ; 4.015     ; 4.016     ; Fall       ; clk             ;
;  data[4]  ; clk        ; 3.809     ; 3.822     ; Fall       ; clk             ;
;  data[5]  ; clk        ; 3.876     ; 3.877     ; Fall       ; clk             ;
;  data[6]  ; clk        ; 4.073     ; 4.074     ; Fall       ; clk             ;
;  data[7]  ; clk        ; 4.006     ; 4.019     ; Fall       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; data[*]   ; clk        ; 3.702     ; 3.715     ; Fall       ; clk             ;
;  data[0]  ; clk        ; 3.836     ; 3.849     ; Fall       ; clk             ;
;  data[1]  ; clk        ; 4.866     ; 4.831     ; Fall       ; clk             ;
;  data[2]  ; clk        ; 3.903     ; 3.904     ; Fall       ; clk             ;
;  data[3]  ; clk        ; 3.903     ; 3.904     ; Fall       ; clk             ;
;  data[4]  ; clk        ; 3.702     ; 3.715     ; Fall       ; clk             ;
;  data[5]  ; clk        ; 3.769     ; 3.770     ; Fall       ; clk             ;
;  data[6]  ; clk        ; 3.959     ; 3.960     ; Fall       ; clk             ;
;  data[7]  ; clk        ; 3.892     ; 3.905     ; Fall       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.731   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.731   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -112.442 ; 0.0   ; 0.0      ; 0.0     ; -104.116            ;
;  clk             ; -112.442 ; 0.000 ; N/A      ; N/A     ; -104.116            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 5.583 ; 5.478 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.583 ; 5.478 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.097 ; 5.315 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.824 ; 4.793 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.487 ; 4.771 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.972 ; 4.930 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.459 ; 4.725 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.011 ; 4.883 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.035 ; 4.171 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.805 ; -1.384 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.880 ; -1.454 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -1.031 ; -1.627 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.808 ; -1.384 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.805 ; -1.384 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.824 ; -1.407 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -0.867 ; -1.437 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -0.961 ; -1.557 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.037 ; -1.636 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; addr[*]   ; clk        ; 9.427 ; 9.178 ; Rise       ; clk             ;
;  addr[0]  ; clk        ; 9.262 ; 9.055 ; Rise       ; clk             ;
;  addr[1]  ; clk        ; 9.014 ; 8.804 ; Rise       ; clk             ;
;  addr[2]  ; clk        ; 8.789 ; 8.583 ; Rise       ; clk             ;
;  addr[3]  ; clk        ; 8.836 ; 8.660 ; Rise       ; clk             ;
;  addr[4]  ; clk        ; 8.493 ; 8.370 ; Rise       ; clk             ;
;  addr[5]  ; clk        ; 9.427 ; 9.178 ; Rise       ; clk             ;
;  addr[6]  ; clk        ; 9.122 ; 8.932 ; Rise       ; clk             ;
;  addr[7]  ; clk        ; 8.774 ; 8.603 ; Rise       ; clk             ;
;  addr[8]  ; clk        ; 8.673 ; 8.490 ; Rise       ; clk             ;
;  addr[9]  ; clk        ; 8.836 ; 8.618 ; Rise       ; clk             ;
;  addr[10] ; clk        ; 8.861 ; 8.661 ; Rise       ; clk             ;
;  addr[11] ; clk        ; 9.363 ; 9.097 ; Rise       ; clk             ;
;  addr[12] ; clk        ; 8.848 ; 8.619 ; Rise       ; clk             ;
; data[*]   ; clk        ; 8.867 ; 8.828 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 7.020 ; 6.926 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.867 ; 8.828 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 6.918 ; 6.860 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 7.196 ; 7.103 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 7.083 ; 6.971 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 7.167 ; 7.061 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 7.585 ; 7.470 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 7.218 ; 7.145 ; Rise       ; clk             ;
; fetch     ; clk        ; 7.333 ; 7.265 ; Rise       ; clk             ;
; HALT      ; clk        ; 8.919 ; 8.902 ; Fall       ; clk             ;
; rd        ; clk        ; 7.537 ; 7.401 ; Fall       ; clk             ;
; wr        ; clk        ; 7.250 ; 7.158 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; addr[*]   ; clk        ; 3.400 ; 3.475 ; Rise       ; clk             ;
;  addr[0]  ; clk        ; 3.714 ; 3.802 ; Rise       ; clk             ;
;  addr[1]  ; clk        ; 3.815 ; 3.901 ; Rise       ; clk             ;
;  addr[2]  ; clk        ; 3.774 ; 3.896 ; Rise       ; clk             ;
;  addr[3]  ; clk        ; 3.533 ; 3.600 ; Rise       ; clk             ;
;  addr[4]  ; clk        ; 3.400 ; 3.475 ; Rise       ; clk             ;
;  addr[5]  ; clk        ; 3.642 ; 3.731 ; Rise       ; clk             ;
;  addr[6]  ; clk        ; 3.644 ; 3.735 ; Rise       ; clk             ;
;  addr[7]  ; clk        ; 3.487 ; 3.572 ; Rise       ; clk             ;
;  addr[8]  ; clk        ; 3.650 ; 3.777 ; Rise       ; clk             ;
;  addr[9]  ; clk        ; 3.742 ; 3.802 ; Rise       ; clk             ;
;  addr[10] ; clk        ; 3.592 ; 3.680 ; Rise       ; clk             ;
;  addr[11] ; clk        ; 3.639 ; 3.744 ; Rise       ; clk             ;
;  addr[12] ; clk        ; 3.717 ; 3.869 ; Rise       ; clk             ;
; data[*]   ; clk        ; 3.158 ; 3.231 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 3.167 ; 3.237 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.251 ; 4.394 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 3.158 ; 3.231 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 3.255 ; 3.347 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 3.192 ; 3.256 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 3.238 ; 3.324 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 3.418 ; 3.535 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 3.265 ; 3.355 ; Rise       ; clk             ;
; fetch     ; clk        ; 3.330 ; 3.435 ; Rise       ; clk             ;
; HALT      ; clk        ; 4.672 ; 4.815 ; Fall       ; clk             ;
; rd        ; clk        ; 3.776 ; 3.857 ; Fall       ; clk             ;
; wr        ; clk        ; 3.661 ; 3.736 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rd            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wr            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HALT          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fetch         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; data[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rd            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wr            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; addr[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; addr[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; addr[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; addr[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; addr[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; addr[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; addr[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; addr[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; addr[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; addr[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; addr[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; addr[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; addr[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; HALT          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; fetch         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rd            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wr            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; addr[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; addr[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; addr[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; addr[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; addr[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; addr[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; addr[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; addr[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; addr[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; addr[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; addr[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; addr[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; addr[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; HALT          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; fetch         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rd            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wr            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; addr[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; addr[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; addr[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; addr[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; addr[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; addr[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; addr[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; addr[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; addr[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; addr[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; addr[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; addr[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; addr[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HALT          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; fetch         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 268      ; 51       ; 46       ; 27       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 268      ; 51       ; 46       ; 27       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 120   ; 120  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 59    ; 59   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Thu Sep 26 21:18:10 2019
Info: Command: quartus_sta RISC_CPU -c RISC_CPU
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RISC_CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.731
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.731            -112.442 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -104.116 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.503
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.503            -101.888 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -104.116 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.069
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.069             -34.710 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.136 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4667 megabytes
    Info: Processing ended: Thu Sep 26 21:18:13 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


