Fitter report for AUEB_PROCESSOR
Tue Apr 12 20:31:32 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Other Routing Usage Summary
 22. LAB Logic Elements
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 12 20:31:32 2022           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; AUEB_PROCESSOR                                  ;
; Top-level Entity Name              ; AUEB_PROCESSOR                                  ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 238 / 33,216 ( < 1 % )                          ;
;     Total combinational functions  ; 238 / 33,216 ( < 1 % )                          ;
;     Dedicated logic registers      ; 0 / 33,216 ( 0 % )                              ;
; Total registers                    ; 0                                               ;
; Total pins                         ; 100 / 475 ( 21 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 343 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 343 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 340     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/niemand/altera/aueb_processor/output_files/AUEB_PROCESSOR.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 238 / 33,216 ( < 1 % ) ;
;     -- Combinational with no register       ; 238                    ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 0                      ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 168                    ;
;     -- 3 input functions                    ; 67                     ;
;     -- <=2 input functions                  ; 3                      ;
;     -- Register only                        ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 238                    ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 0 / 34,593 ( 0 % )     ;
;     -- Dedicated logic registers            ; 0 / 33,216 ( 0 % )     ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 17 / 2,076 ( < 1 % )   ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 100 / 475 ( 21 % )     ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M4Ks                                        ; 0 / 105 ( 0 % )        ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 16 ( 6 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 2% / 1% / 4%           ;
; Maximum fan-out                             ; 99                     ;
; Highest non-global fan-out                  ; 98                     ;
; Total fan-out                               ; 944                    ;
; Average fan-out                             ; 2.76                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 238 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 238                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 168                   ; 0                              ;
;     -- 3 input functions                    ; 67                    ; 0                              ;
;     -- <=2 input functions                  ; 3                     ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 238                   ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 0                     ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 33216 ( 0 % )     ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 17 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 100                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 944                   ; 0                              ;
;     -- Registered Connections               ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 36                    ; 0                              ;
;     -- Output Ports                         ; 64                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock        ; P2    ; 1        ; 0            ; 18           ; 2           ; 99                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[0]       ; W2    ; 1        ; 0            ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[10]      ; U7    ; 1        ; 0            ; 10           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[11]      ; G4    ; 2        ; 0            ; 30           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[12]      ; E5    ; 2        ; 0            ; 34           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[13]      ; B3    ; 2        ; 0            ; 34           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[14]      ; K4    ; 2        ; 0            ; 26           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[15]      ; R7    ; 1        ; 0            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[1]       ; L10   ; 2        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[2]       ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[3]       ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[4]       ; V3    ; 1        ; 0            ; 11           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[5]       ; J8    ; 2        ; 0            ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[6]       ; F6    ; 2        ; 0            ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[7]       ; K9    ; 3        ; 5            ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[8]       ; C3    ; 2        ; 0            ; 33           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in1[9]       ; L4    ; 2        ; 0            ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[0]       ; L7    ; 2        ; 0            ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[10]      ; L2    ; 2        ; 0            ; 24           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[11]      ; N9    ; 2        ; 0            ; 25           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[12]      ; R6    ; 1        ; 0            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[13]      ; H4    ; 2        ; 0            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[14]      ; W1    ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[15]      ; B6    ; 3        ; 3            ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[1]       ; L9    ; 2        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[2]       ; K5    ; 2        ; 0            ; 30           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[3]       ; G6    ; 2        ; 0            ; 33           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[4]       ; L3    ; 2        ; 0            ; 24           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[5]       ; T3    ; 1        ; 0            ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[6]       ; B2    ; 2        ; 0            ; 34           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[7]       ; K6    ; 2        ; 0            ; 30           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[8]       ; T6    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in2[9]       ; U9    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; operation[0] ; C13   ; 3        ; 31           ; 36           ; 2           ; 36                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; operation[1] ; D13   ; 3        ; 31           ; 36           ; 3           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; operation[2] ; G1    ; 2        ; 0            ; 28           ; 2           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; aluout[0]  ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[10] ; F4    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[11] ; T10   ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[12] ; B4    ; 3        ; 1            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[13] ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[14] ; D2    ; 2        ; 0            ; 32           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[15] ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[1]  ; E2    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[2]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[3]  ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[4]  ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[5]  ; H6    ; 2        ; 0            ; 31           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[6]  ; J5    ; 2        ; 0            ; 31           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[7]  ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[8]  ; F3    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; aluout[9]  ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[0]    ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[10]   ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[11]   ; G2    ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[12]   ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[13]   ; F1    ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[14]   ; H3    ; 2        ; 0            ; 28           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[15]   ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[1]    ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[2]    ; V1    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[3]    ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[4]    ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[5]    ; H1    ; 2        ; 0            ; 27           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[6]    ; H2    ; 2        ; 0            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[7]    ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[8]    ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out1[9]    ; J2    ; 2        ; 0            ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[0]    ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[10]   ; K8    ; 2        ; 0            ; 29           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[11]   ; J6    ; 2        ; 0            ; 29           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[12]   ; K7    ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[13]   ; E1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[14]   ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[15]   ; B5    ; 3        ; 3            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[1]    ; U10   ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[2]    ; J1    ; 2        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[3]    ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[4]    ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[5]    ; F7    ; 2        ; 0            ; 32           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[6]    ; J7    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[7]    ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[8]    ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out2[9]    ; G3    ; 2        ; 0            ; 29           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[0]  ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[10] ; D5    ; 3        ; 5            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[11] ; V2    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[12] ; D1    ; 2        ; 0            ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[13] ; J9    ; 3        ; 5            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[14] ; C6    ; 3        ; 1            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[15] ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[1]  ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[2]  ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[3]  ; C5    ; 3        ; 1            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[4]  ; U4    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[5]  ; J4    ; 2        ; 0            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[6]  ; J3    ; 2        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[7]  ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[8]  ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[9]  ; C2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 31 / 64 ( 48 % ) ; 3.3V          ; --           ;
; 2        ; 57 / 59 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 56 ( 25 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; aluout[13]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 482        ; 3        ; aluout[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 479        ; 3        ; output[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; in2[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B3       ; 3          ; 2        ; in1[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B4       ; 483        ; 3        ; aluout[12]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 481        ; 3        ; out2[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 480        ; 3        ; in2[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; output[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 7          ; 2        ; in1[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 478        ; 3        ; output[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 486        ; 3        ; output[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 485        ; 3        ; output[14]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; operation[0]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; output[12]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 12         ; 2        ; aluout[14]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; output[10]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; operation[1]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; out2[13]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 19         ; 2        ; aluout[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; in1[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; out1[13]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 28         ; 2        ; out2[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 10         ; 2        ; aluout[8]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 11         ; 2        ; aluout[10]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; in1[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F7       ; 14         ; 2        ; out2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; operation[2]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 31         ; 2        ; out1[11]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 24         ; 2        ; out2[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 23         ; 2        ; in1[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 8          ; 2        ; out1[12]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ; 9          ; 2        ; in2[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; out1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 36         ; 2        ; out1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 32         ; 2        ; out1[14]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 33         ; 2        ; in2[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; aluout[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; out2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 38         ; 2        ; out1[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 34         ; 2        ; output[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 35         ; 2        ; output[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 15         ; 2        ; aluout[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J6       ; 25         ; 2        ; out2[11]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 17         ; 2        ; out2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ; 16         ; 2        ; in1[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ; 475        ; 3        ; output[13]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; out2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 43         ; 2        ; output[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 41         ; 2        ; out1[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 40         ; 2        ; in1[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 22         ; 2        ; in2[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 21         ; 2        ; in2[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ; 27         ; 2        ; out2[12]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 26         ; 2        ; out2[10]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ; 476        ; 3        ; in1[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; in2[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 51         ; 2        ; in2[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 44         ; 2        ; in1[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; out2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 47         ; 2        ; in2[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; in2[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ; 52         ; 2        ; in1[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; aluout[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 55         ; 2        ; out1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; out2[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 54         ; 2        ; out1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; in2[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; out2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; out1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; output[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ; 77         ; 1        ; aluout[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; out1[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; out1[15]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 72         ; 1        ; out1[10]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 73         ; 1        ; output[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 74         ; 1        ; out1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 81         ; 1        ; in2[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 82         ; 1        ; in1[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; output[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 80         ; 1        ; in2[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 83         ; 1        ; out2[14]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; in2[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ; 92         ; 1        ; in1[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; aluout[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T10      ; 75         ; 1        ; aluout[11]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; aluout[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 84         ; 1        ; aluout[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 88         ; 1        ; in1[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 89         ; 1        ; output[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; in1[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; in2[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U10      ; 87         ; 1        ; out2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; out1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 91         ; 1        ; output[11]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ; 95         ; 1        ; in1[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 94         ; 1        ; aluout[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; in2[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 96         ; 1        ; in1[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                 ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; |AUEB_PROCESSOR                                 ; 238 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 100  ; 0            ; 238 (0)      ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR                                                                                                     ; work         ;
;    |ALU_16bit:P2|                               ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2                                                                                        ; work         ;
;       |COMPLEMENT_GETTER_16bit:A0|              ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0                                                             ; work         ;
;          |FULL_ADDER_16bit:CG161|               ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161                                      ; work         ;
;             |FULL_ADDER_1bit:FA1610|            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA1610               ; work         ;
;                |AND_gate:FAO2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA1610|AND_gate:FAO2 ; work         ;
;             |FULL_ADDER_1bit:FA1611|            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA1611               ; work         ;
;                |AND_gate:FAO2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA1611|AND_gate:FAO2 ; work         ;
;             |FULL_ADDER_1bit:FA1613|            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA1613               ; work         ;
;                |AND_gate:FAO2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA1613|AND_gate:FAO2 ; work         ;
;             |FULL_ADDER_1bit:FA162|             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA162                ; work         ;
;                |AND_gate:FAO2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA162|AND_gate:FAO2  ; work         ;
;             |FULL_ADDER_1bit:FA163|             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA163                ; work         ;
;                |AND_gate:FAO2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA163|AND_gate:FAO2  ; work         ;
;             |FULL_ADDER_1bit:FA165|             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA165                ; work         ;
;                |AND_gate:FAO2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA165|AND_gate:FAO2  ; work         ;
;             |FULL_ADDER_1bit:FA167|             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA167                ; work         ;
;                |AND_gate:FAO2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA167|AND_gate:FAO2  ; work         ;
;             |FULL_ADDER_1bit:FA168|             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA168                ; work         ;
;                |AND_gate:FAO2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA168|AND_gate:FAO2  ; work         ;
;       |FULL_ADDER_16bit:A2|                     ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2                                                                    ; work         ;
;          |FULL_ADDER_1bit:FA1611|               ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1611                                             ; work         ;
;             |AND_gate:FAO2|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1611|AND_gate:FAO2                               ; work         ;
;             |AND_gate:FAO3|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1611|AND_gate:FAO3                               ; work         ;
;             |XOR_gate:FAO0|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1611|XOR_gate:FAO0                               ; work         ;
;             |XOR_gate:FAO1|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1611|XOR_gate:FAO1                               ; work         ;
;          |FULL_ADDER_1bit:FA1612|               ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1612                                             ; work         ;
;             |OR_gate:FAO4|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1612|OR_gate:FAO4                                ; work         ;
;             |XOR_gate:FAO1|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1612|XOR_gate:FAO1                               ; work         ;
;          |FULL_ADDER_1bit:FA1613|               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1613                                             ; work         ;
;             |XOR_gate:FAO0|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1613|XOR_gate:FAO0                               ; work         ;
;          |FULL_ADDER_1bit:FA1614|               ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1614                                             ; work         ;
;             |AND_gate:FAO2|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1614|AND_gate:FAO2                               ; work         ;
;             |AND_gate:FAO3|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1614|AND_gate:FAO3                               ; work         ;
;             |XOR_gate:FAO0|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1614|XOR_gate:FAO0                               ; work         ;
;             |XOR_gate:FAO1|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1614|XOR_gate:FAO1                               ; work         ;
;          |FULL_ADDER_1bit:FA1615|               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1615                                             ; work         ;
;             |XOR_gate:FAO1|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1615|XOR_gate:FAO1                               ; work         ;
;          |FULL_ADDER_1bit:FA161|                ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA161                                              ; work         ;
;             |OR_gate:FAO4|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA161|OR_gate:FAO4                                 ; work         ;
;             |XOR_gate:FAO1|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA161|XOR_gate:FAO1                                ; work         ;
;          |FULL_ADDER_1bit:FA163|                ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA163                                              ; work         ;
;             |AND_gate:FAO2|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA163|AND_gate:FAO2                                ; work         ;
;             |AND_gate:FAO3|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA163|AND_gate:FAO3                                ; work         ;
;             |XOR_gate:FAO0|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA163|XOR_gate:FAO0                                ; work         ;
;             |XOR_gate:FAO1|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA163|XOR_gate:FAO1                                ; work         ;
;          |FULL_ADDER_1bit:FA164|                ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA164                                              ; work         ;
;             |OR_gate:FAO4|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA164|OR_gate:FAO4                                 ; work         ;
;             |XOR_gate:FAO1|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA164|XOR_gate:FAO1                                ; work         ;
;          |FULL_ADDER_1bit:FA166|                ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA166                                              ; work         ;
;             |OR_gate:FAO4|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA166|OR_gate:FAO4                                 ; work         ;
;          |FULL_ADDER_1bit:FA168|                ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA168                                              ; work         ;
;             |AND_gate:FAO2|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA168|AND_gate:FAO2                                ; work         ;
;             |AND_gate:FAO3|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA168|AND_gate:FAO3                                ; work         ;
;             |XOR_gate:FAO0|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA168|XOR_gate:FAO0                                ; work         ;
;             |XOR_gate:FAO1|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA168|XOR_gate:FAO1                                ; work         ;
;          |FULL_ADDER_1bit:FA169|                ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA169                                              ; work         ;
;             |OR_gate:FAO4|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA169|OR_gate:FAO4                                 ; work         ;
;             |XOR_gate:FAO1|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA169|XOR_gate:FAO1                                ; work         ;
;       |MULT_1bit:A1|                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_1bit:A1                                                                           ; work         ;
;          |OR_16bit:M13|                         ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13                                                              ; work         ;
;             |OR_gate:\or_loop:10:OR160|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:10:OR160                                    ; work         ;
;             |OR_gate:\or_loop:12:OR160|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:12:OR160                                    ; work         ;
;             |OR_gate:\or_loop:13:OR160|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:13:OR160                                    ; work         ;
;             |OR_gate:\or_loop:15:OR160|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:15:OR160                                    ; work         ;
;             |OR_gate:\or_loop:1:OR160|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:1:OR160                                     ; work         ;
;             |OR_gate:\or_loop:2:OR160|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:2:OR160                                     ; work         ;
;             |OR_gate:\or_loop:4:OR160|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:4:OR160                                     ; work         ;
;             |OR_gate:\or_loop:5:OR160|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:5:OR160                                     ; work         ;
;             |OR_gate:\or_loop:6:OR160|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:6:OR160                                     ; work         ;
;             |OR_gate:\or_loop:7:OR160|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:7:OR160                                     ; work         ;
;             |OR_gate:\or_loop:9:OR160|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:9:OR160                                     ; work         ;
;       |MULT_3bit:A7|                            ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7                                                                           ; work         ;
;          |MULT_1bit:M36|                        ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36                                                             ; work         ;
;             |AND_16bit:M11|                     ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11                                               ; work         ;
;                |AND_gate:\and_loop:10:AND160|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:10:AND160                  ; work         ;
;                |AND_gate:\and_loop:11:AND160|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:11:AND160                  ; work         ;
;                |AND_gate:\and_loop:12:AND160|   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:12:AND160                  ; work         ;
;                |AND_gate:\and_loop:13:AND160|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:13:AND160                  ; work         ;
;                |AND_gate:\and_loop:14:AND160|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:14:AND160                  ; work         ;
;                |AND_gate:\and_loop:15:AND160|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:15:AND160                  ; work         ;
;                |AND_gate:\and_loop:1:AND160|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:1:AND160                   ; work         ;
;                |AND_gate:\and_loop:2:AND160|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:2:AND160                   ; work         ;
;                |AND_gate:\and_loop:3:AND160|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:3:AND160                   ; work         ;
;                |AND_gate:\and_loop:4:AND160|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:4:AND160                   ; work         ;
;                |AND_gate:\and_loop:5:AND160|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:5:AND160                   ; work         ;
;                |AND_gate:\and_loop:6:AND160|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:6:AND160                   ; work         ;
;                |AND_gate:\and_loop:7:AND160|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:7:AND160                   ; work         ;
;                |AND_gate:\and_loop:8:AND160|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:8:AND160                   ; work         ;
;                |AND_gate:\and_loop:9:AND160|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:9:AND160                   ; work         ;
;             |OR_16bit:M13|                      ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|OR_16bit:M13                                                ; work         ;
;                |OR_gate:\or_loop:0:OR160|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|OR_16bit:M13|OR_gate:\or_loop:0:OR160                       ; work         ;
;       |NOT_16bit:A6|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|NOT_16bit:A6                                                                           ; work         ;
;          |OR_gate:\nor_loop:3:NOT162|           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|ALU_16bit:P2|NOT_16bit:A6|OR_gate:\nor_loop:3:NOT162                                                ; work         ;
;    |reg:P0|                                     ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0                                                                                              ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:10:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:11:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:12:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:13:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:14:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:15:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;    |reg:P1|                                     ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1                                                                                              ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:10:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:11:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:12:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:13:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:14:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:15:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;    |reg:P3|                                     ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3                                                                                              ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:10:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:11:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:12:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:13:REG0| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:14:REG0| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:15:REG0| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0                                                      ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF11                                        ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF11|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF13|                        ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13                                        ; work         ;
;             |AND_gate:SR2|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2                           ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF14                                        ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF14|AND_gate:SR0                           ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
;       |FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0                                                       ; work         ;
;          |SR_LATCH:FF11|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF11                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF11|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF13|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13                                         ; work         ;
;             |AND_gate:SR2|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2                            ; work         ;
;          |SR_LATCH:FF14|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF14                                         ; work         ;
;             |AND_gate:SR0|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AUEB_PROCESSOR|reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF14|AND_gate:SR0                            ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; out1[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; out1[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; out1[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; out1[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; out1[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; out1[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; out2[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; out2[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; out2[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; out2[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; out2[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; out2[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; aluout[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; output[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; output[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; output[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; output[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; output[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; output[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; output[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; output[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; output[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; output[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; output[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; output[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; output[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; output[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; output[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; output[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; operation[0] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; operation[1] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; operation[2] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; clock        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; in1[0]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[1]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[2]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[3]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[4]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[5]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[6]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[7]       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in1[8]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[9]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[10]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[11]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[12]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[13]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[14]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in1[15]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[0]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[1]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[2]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[3]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[4]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[5]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[6]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[7]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[8]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[9]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[10]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[11]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[12]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[13]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[14]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in2[15]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                 ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+
; operation[0]                                                                                     ;                   ;         ;
; operation[1]                                                                                     ;                   ;         ;
; operation[2]                                                                                     ;                   ;         ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|OR_16bit:M13|OR_gate:\or_loop:0:OR160|out1~3      ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:1:AND160|out1~1  ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:2:AND160|out1~2  ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:3:AND160|out1~1  ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:4:AND160|out1~1  ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:5:AND160|out1~2  ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:6:AND160|out1~2  ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:7:AND160|out1~2  ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:8:AND160|out1~1  ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:9:AND160|out1~1  ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:10:AND160|out1~2 ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:11:AND160|out1~1 ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:12:AND160|out1~1 ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:12:AND160|out1~2 ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:14:AND160|out1~3 ; 0                 ; 6       ;
;      - ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:15:AND160|out1~3 ; 0                 ; 6       ;
; clock                                                                                            ;                   ;         ;
; in1[0]                                                                                           ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 1                 ; 6       ;
; in1[1]                                                                                           ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 0                 ; 6       ;
; in1[2]                                                                                           ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 0                 ; 6       ;
; in1[3]                                                                                           ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 0                 ; 6       ;
; in1[4]                                                                                           ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 0                 ; 6       ;
; in1[5]                                                                                           ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 0                 ; 6       ;
; in1[6]                                                                                           ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 1                 ; 6       ;
; in1[7]                                                                                           ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 1                 ; 6       ;
; in1[8]                                                                                           ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 1                 ; 6       ;
; in1[9]                                                                                           ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 0                 ; 6       ;
; in1[10]                                                                                          ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1          ; 0                 ; 6       ;
; in1[11]                                                                                          ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1          ; 1                 ; 6       ;
; in1[12]                                                                                          ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1          ; 1                 ; 6       ;
; in1[13]                                                                                          ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1          ; 0                 ; 6       ;
; in1[14]                                                                                          ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1          ; 0                 ; 6       ;
; in1[15]                                                                                          ;                   ;         ;
;      - reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1          ; 1                 ; 6       ;
; in2[0]                                                                                           ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 0                 ; 6       ;
; in2[1]                                                                                           ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 1                 ; 6       ;
; in2[2]                                                                                           ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 1                 ; 6       ;
; in2[3]                                                                                           ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 0                 ; 6       ;
; in2[4]                                                                                           ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 0                 ; 6       ;
; in2[5]                                                                                           ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 1                 ; 6       ;
; in2[6]                                                                                           ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 0                 ; 6       ;
; in2[7]                                                                                           ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 0                 ; 6       ;
; in2[8]                                                                                           ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 0                 ; 6       ;
; in2[9]                                                                                           ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1           ; 1                 ; 6       ;
; in2[10]                                                                                          ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1          ; 1                 ; 6       ;
; in2[11]                                                                                          ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1          ; 0                 ; 6       ;
; in2[12]                                                                                          ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1          ; 0                 ; 6       ;
; in2[13]                                                                                          ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1          ; 1                 ; 6       ;
; in2[14]                                                                                          ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1          ; 0                 ; 6       ;
; in2[15]                                                                                          ;                   ;         ;
;      - reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1          ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_P2   ; 46      ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                    ;
+----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------+---------+
; clock                                                                                                    ; 98      ;
; operation[0]                                                                                             ; 36      ;
; operation[1]                                                                                             ; 28      ;
; operation[2]                                                                                             ; 16      ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 9       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 7       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 7       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 7       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 7       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 7       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 7       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 7       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 7       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 7       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 6       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 6       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 6       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 6       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 6       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 6       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 6       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 6       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 6       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 6       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 6       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 6       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 6       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 6       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 6       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 6       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 6       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 6       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 5       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 5       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 5       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 4       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:12:AND160|out1~2                ; 4       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:12:AND160|out1~1                ; 4       ;
; ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA168|AND_gate:FAO2|out1  ; 4       ;
; ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA165|AND_gate:FAO2|out1  ; 4       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~2                         ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~2                         ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1                          ; 3       ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                          ; 3       ;
; ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA1613|AND_gate:FAO2|out1 ; 3       ;
; ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:13:OR160|out1~0                                  ; 3       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1612|OR_gate:FAO4|out1                                ; 3       ;
; ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA1611|AND_gate:FAO2|out1 ; 3       ;
; ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:10:OR160|out1~0                                  ; 3       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA169|OR_gate:FAO4|out1                                 ; 3       ;
; ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:7:OR160|out1~0                                   ; 3       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA166|OR_gate:FAO4|out1~1                               ; 3       ;
; ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:5:OR160|out1~0                                   ; 3       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA164|OR_gate:FAO4|out1                                 ; 3       ;
; ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA162|AND_gate:FAO2|out1  ; 3       ;
; ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:2:OR160|out1~0                                   ; 3       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA161|OR_gate:FAO4|out1                                 ; 3       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                         ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 2       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1                          ; 2       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1615|XOR_gate:FAO1|out1                               ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:15:AND160|out1~2                ; 2       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1614|XOR_gate:FAO1|out1                               ; 2       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1614|XOR_gate:FAO0|out1                               ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:14:AND160|out1~2                ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:13:AND160|out1~1                ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:12:AND160|out1~3                ; 2       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1611|AND_gate:FAO3|out1                               ; 2       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1611|AND_gate:FAO2|out1                               ; 2       ;
; ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:12:OR160|out1~0                                  ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:11:AND160|out1~1                ; 2       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1611|XOR_gate:FAO0|out1                               ; 2       ;
; ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA1610|AND_gate:FAO2|out1 ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:10:AND160|out1~2                ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:9:AND160|out1~1                 ; 2       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA168|AND_gate:FAO3|out1                                ; 2       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA168|AND_gate:FAO2|out1                                ; 2       ;
; ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:9:OR160|out1~0                                   ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:8:AND160|out1~1                 ; 2       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA168|XOR_gate:FAO0|out1                                ; 2       ;
; ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA167|AND_gate:FAO2|out1  ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:7:AND160|out1~2                 ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:6:AND160|out1~2                 ; 2       ;
; ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:6:OR160|out1~0                                   ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:5:AND160|out1~2                 ; 2       ;
; ALU_16bit:P2|COMPLEMENT_GETTER_16bit:A0|FULL_ADDER_16bit:CG161|FULL_ADDER_1bit:FA163|AND_gate:FAO2|out1  ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:4:AND160|out1~1                 ; 2       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA163|AND_gate:FAO3|out1                                ; 2       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA163|AND_gate:FAO2|out1                                ; 2       ;
; ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:4:OR160|out1~0                                   ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:3:AND160|out1~1                 ; 2       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA163|XOR_gate:FAO0|out1                                ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:2:AND160|out1~2                 ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:1:AND160|out1~1                 ; 2       ;
; ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:1:OR160|out1~0                                   ; 2       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|OR_16bit:M13|OR_gate:\or_loop:0:OR160|out1~3                     ; 2       ;
; in2[15]                                                                                                  ; 1       ;
; in2[14]                                                                                                  ; 1       ;
; in2[13]                                                                                                  ; 1       ;
; in2[12]                                                                                                  ; 1       ;
; in2[11]                                                                                                  ; 1       ;
; in2[10]                                                                                                  ; 1       ;
; in2[9]                                                                                                   ; 1       ;
; in2[8]                                                                                                   ; 1       ;
; in2[7]                                                                                                   ; 1       ;
; in2[6]                                                                                                   ; 1       ;
; in2[5]                                                                                                   ; 1       ;
; in2[4]                                                                                                   ; 1       ;
; in2[3]                                                                                                   ; 1       ;
; in2[2]                                                                                                   ; 1       ;
; in2[1]                                                                                                   ; 1       ;
; in2[0]                                                                                                   ; 1       ;
; in1[15]                                                                                                  ; 1       ;
; in1[14]                                                                                                  ; 1       ;
; in1[13]                                                                                                  ; 1       ;
; in1[12]                                                                                                  ; 1       ;
; in1[11]                                                                                                  ; 1       ;
; in1[10]                                                                                                  ; 1       ;
; in1[9]                                                                                                   ; 1       ;
; in1[8]                                                                                                   ; 1       ;
; in1[7]                                                                                                   ; 1       ;
; in1[6]                                                                                                   ; 1       ;
; in1[5]                                                                                                   ; 1       ;
; in1[4]                                                                                                   ; 1       ;
; in1[3]                                                                                                   ; 1       ;
; in1[2]                                                                                                   ; 1       ;
; in1[1]                                                                                                   ; 1       ;
; in1[0]                                                                                                   ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:15:AND160|out1~3                ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:14:AND160|out1~3                ; 1       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 1       ;
; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1                         ; 1       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1614|AND_gate:FAO3|out1                               ; 1       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1614|AND_gate:FAO2|out1                               ; 1       ;
; ALU_16bit:P2|MULT_1bit:A1|OR_16bit:M13|OR_gate:\or_loop:15:OR160|out1~0                                  ; 1       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1613|XOR_gate:FAO0|out1                               ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:13:AND160|out1~0                ; 1       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1612|XOR_gate:FAO1|out1                               ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:12:AND160|out1~0                ; 1       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA1611|XOR_gate:FAO1|out1                               ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:11:AND160|out1~0                ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:10:AND160|out1~1                ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:10:AND160|out1~0                ; 1       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA169|XOR_gate:FAO1|out1                                ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:9:AND160|out1~0                 ; 1       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA168|XOR_gate:FAO1|out1                                ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:8:AND160|out1~0                 ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:7:AND160|out1~1                 ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:7:AND160|out1~0                 ; 1       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA166|OR_gate:FAO4|out1~0                               ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:6:AND160|out1~1                 ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:6:AND160|out1~0                 ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:5:AND160|out1~1                 ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:5:AND160|out1~0                 ; 1       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA164|XOR_gate:FAO1|out1                                ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:4:AND160|out1~0                 ; 1       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA163|XOR_gate:FAO1|out1                                ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:3:AND160|out1~0                 ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:2:AND160|out1~1                 ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:2:AND160|out1~0                 ; 1       ;
; ALU_16bit:P2|FULL_ADDER_16bit:A2|FULL_ADDER_1bit:FA161|XOR_gate:FAO1|out1                                ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|AND_16bit:M11|AND_gate:\and_loop:1:AND160|out1~0                 ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|OR_16bit:M13|OR_gate:\or_loop:0:OR160|out1~2                     ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|OR_16bit:M13|OR_gate:\or_loop:0:OR160|out1~1                     ; 1       ;
; ALU_16bit:P2|NOT_16bit:A6|OR_gate:\nor_loop:3:NOT162|out1~3                                              ; 1       ;
; ALU_16bit:P2|NOT_16bit:A6|OR_gate:\nor_loop:3:NOT162|out1~2                                              ; 1       ;
; ALU_16bit:P2|NOT_16bit:A6|OR_gate:\nor_loop:3:NOT162|out1~1                                              ; 1       ;
; ALU_16bit:P2|NOT_16bit:A6|OR_gate:\nor_loop:3:NOT162|out1~0                                              ; 1       ;
; ALU_16bit:P2|MULT_3bit:A7|MULT_1bit:M36|OR_16bit:M13|OR_gate:\or_loop:0:OR160|out1~0                     ; 1       ;
+----------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 392 / 94,460 ( < 1 % ) ;
; C16 interconnects           ; 13 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 232 / 60,840 ( < 1 % ) ;
; Direct links                ; 105 / 94,460 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 180 / 33,216 ( < 1 % ) ;
; R24 interconnects           ; 6 / 3,091 ( < 1 % )    ;
; R4 interconnects            ; 143 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.00) ; Number of LABs  (Total = 17) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
; 14                                          ; 0                            ;
; 15                                          ; 3                            ;
; 16                                          ; 8                            ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.00) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 3                            ;
; 16                                           ; 8                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.41) ; Number of LABs  (Total = 17) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 0                            ;
; 3                                               ; 0                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 2                            ;
; 7                                               ; 3                            ;
; 8                                               ; 2                            ;
; 9                                               ; 0                            ;
; 10                                              ; 2                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.71) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 3                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock,I/O       ; clock,I/O            ; 3.8               ;
; clock,I/O       ; clock                ; 1.8               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                           ;
+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
; Source Register                                                                  ; Destination Register                                                             ; Delay Added in ns ;
+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.576             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.576             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.576             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.576             ;
; operation[0]                                                                     ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.576             ;
; operation[1]                                                                     ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.576             ;
; clock                                                                            ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.576             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.516             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.516             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.516             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.516             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.467             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.435             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.435             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.435             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.435             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.435             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.435             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.435             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:14:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.435             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.435             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:15:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.435             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.435             ;
; reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.435             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; 0.364             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; 0.364             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; 0.364             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:10:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1 ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:11:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; 0.364             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; aluout[13]                                                                       ; 0.263             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:13:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1 ; aluout[13]                                                                       ; 0.263             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; aluout[13]                                                                       ; 0.263             ;
; reg:P1|FLIP_FLOP_1bit:\flip_flops_loop:12:REG0|SR_LATCH:FF11|AND_gate:SR2|out1~1 ; aluout[13]                                                                       ; 0.263             ;
; operation[2]                                                                     ; reg:P3|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; 0.257             ;
+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 64 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "AUEB_PROCESSOR"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (169085): No exact pin location assignment(s) for 100 pins of 100 total pins
    Info (169086): Pin out1[0] not assigned to an exact location on the device
    Info (169086): Pin out1[1] not assigned to an exact location on the device
    Info (169086): Pin out1[2] not assigned to an exact location on the device
    Info (169086): Pin out1[3] not assigned to an exact location on the device
    Info (169086): Pin out1[4] not assigned to an exact location on the device
    Info (169086): Pin out1[5] not assigned to an exact location on the device
    Info (169086): Pin out1[6] not assigned to an exact location on the device
    Info (169086): Pin out1[7] not assigned to an exact location on the device
    Info (169086): Pin out1[8] not assigned to an exact location on the device
    Info (169086): Pin out1[9] not assigned to an exact location on the device
    Info (169086): Pin out1[10] not assigned to an exact location on the device
    Info (169086): Pin out1[11] not assigned to an exact location on the device
    Info (169086): Pin out1[12] not assigned to an exact location on the device
    Info (169086): Pin out1[13] not assigned to an exact location on the device
    Info (169086): Pin out1[14] not assigned to an exact location on the device
    Info (169086): Pin out1[15] not assigned to an exact location on the device
    Info (169086): Pin out2[0] not assigned to an exact location on the device
    Info (169086): Pin out2[1] not assigned to an exact location on the device
    Info (169086): Pin out2[2] not assigned to an exact location on the device
    Info (169086): Pin out2[3] not assigned to an exact location on the device
    Info (169086): Pin out2[4] not assigned to an exact location on the device
    Info (169086): Pin out2[5] not assigned to an exact location on the device
    Info (169086): Pin out2[6] not assigned to an exact location on the device
    Info (169086): Pin out2[7] not assigned to an exact location on the device
    Info (169086): Pin out2[8] not assigned to an exact location on the device
    Info (169086): Pin out2[9] not assigned to an exact location on the device
    Info (169086): Pin out2[10] not assigned to an exact location on the device
    Info (169086): Pin out2[11] not assigned to an exact location on the device
    Info (169086): Pin out2[12] not assigned to an exact location on the device
    Info (169086): Pin out2[13] not assigned to an exact location on the device
    Info (169086): Pin out2[14] not assigned to an exact location on the device
    Info (169086): Pin out2[15] not assigned to an exact location on the device
    Info (169086): Pin aluout[0] not assigned to an exact location on the device
    Info (169086): Pin aluout[1] not assigned to an exact location on the device
    Info (169086): Pin aluout[2] not assigned to an exact location on the device
    Info (169086): Pin aluout[3] not assigned to an exact location on the device
    Info (169086): Pin aluout[4] not assigned to an exact location on the device
    Info (169086): Pin aluout[5] not assigned to an exact location on the device
    Info (169086): Pin aluout[6] not assigned to an exact location on the device
    Info (169086): Pin aluout[7] not assigned to an exact location on the device
    Info (169086): Pin aluout[8] not assigned to an exact location on the device
    Info (169086): Pin aluout[9] not assigned to an exact location on the device
    Info (169086): Pin aluout[10] not assigned to an exact location on the device
    Info (169086): Pin aluout[11] not assigned to an exact location on the device
    Info (169086): Pin aluout[12] not assigned to an exact location on the device
    Info (169086): Pin aluout[13] not assigned to an exact location on the device
    Info (169086): Pin aluout[14] not assigned to an exact location on the device
    Info (169086): Pin aluout[15] not assigned to an exact location on the device
    Info (169086): Pin output[0] not assigned to an exact location on the device
    Info (169086): Pin output[1] not assigned to an exact location on the device
    Info (169086): Pin output[2] not assigned to an exact location on the device
    Info (169086): Pin output[3] not assigned to an exact location on the device
    Info (169086): Pin output[4] not assigned to an exact location on the device
    Info (169086): Pin output[5] not assigned to an exact location on the device
    Info (169086): Pin output[6] not assigned to an exact location on the device
    Info (169086): Pin output[7] not assigned to an exact location on the device
    Info (169086): Pin output[8] not assigned to an exact location on the device
    Info (169086): Pin output[9] not assigned to an exact location on the device
    Info (169086): Pin output[10] not assigned to an exact location on the device
    Info (169086): Pin output[11] not assigned to an exact location on the device
    Info (169086): Pin output[12] not assigned to an exact location on the device
    Info (169086): Pin output[13] not assigned to an exact location on the device
    Info (169086): Pin output[14] not assigned to an exact location on the device
    Info (169086): Pin output[15] not assigned to an exact location on the device
    Info (169086): Pin operation[0] not assigned to an exact location on the device
    Info (169086): Pin operation[1] not assigned to an exact location on the device
    Info (169086): Pin operation[2] not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin in1[0] not assigned to an exact location on the device
    Info (169086): Pin in1[1] not assigned to an exact location on the device
    Info (169086): Pin in1[2] not assigned to an exact location on the device
    Info (169086): Pin in1[3] not assigned to an exact location on the device
    Info (169086): Pin in1[4] not assigned to an exact location on the device
    Info (169086): Pin in1[5] not assigned to an exact location on the device
    Info (169086): Pin in1[6] not assigned to an exact location on the device
    Info (169086): Pin in1[7] not assigned to an exact location on the device
    Info (169086): Pin in1[8] not assigned to an exact location on the device
    Info (169086): Pin in1[9] not assigned to an exact location on the device
    Info (169086): Pin in1[10] not assigned to an exact location on the device
    Info (169086): Pin in1[11] not assigned to an exact location on the device
    Info (169086): Pin in1[12] not assigned to an exact location on the device
    Info (169086): Pin in1[13] not assigned to an exact location on the device
    Info (169086): Pin in1[14] not assigned to an exact location on the device
    Info (169086): Pin in1[15] not assigned to an exact location on the device
    Info (169086): Pin in2[0] not assigned to an exact location on the device
    Info (169086): Pin in2[1] not assigned to an exact location on the device
    Info (169086): Pin in2[2] not assigned to an exact location on the device
    Info (169086): Pin in2[3] not assigned to an exact location on the device
    Info (169086): Pin in2[4] not assigned to an exact location on the device
    Info (169086): Pin in2[5] not assigned to an exact location on the device
    Info (169086): Pin in2[6] not assigned to an exact location on the device
    Info (169086): Pin in2[7] not assigned to an exact location on the device
    Info (169086): Pin in2[8] not assigned to an exact location on the device
    Info (169086): Pin in2[9] not assigned to an exact location on the device
    Info (169086): Pin in2[10] not assigned to an exact location on the device
    Info (169086): Pin in2[11] not assigned to an exact location on the device
    Info (169086): Pin in2[12] not assigned to an exact location on the device
    Info (169086): Pin in2[13] not assigned to an exact location on the device
    Info (169086): Pin in2[14] not assigned to an exact location on the device
    Info (169086): Pin in2[15] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 94 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AUEB_PROCESSOR.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:15:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:15:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:14:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:14:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:13:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:13:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:12:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:12:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:11:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:11:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:10:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:10:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:9:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:9:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:8:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:8:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:7:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:7:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:6:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:6:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:5:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:5:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:4:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:4:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:3:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:3:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:2:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:2:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:1:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:1:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P3|\flip_flops_loop:0:REG0|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "P3|\flip_flops_loop:0:REG0|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "P3|\flip_flops_loop:15:REG0|FF13|SR2|out1~2|combout"
    Warning (332126): Node "P3|\flip_flops_loop:15:REG0|FF13|SR2|out1~1|datab"
    Warning (332126): Node "P3|\flip_flops_loop:15:REG0|FF13|SR2|out1~1|combout"
    Warning (332126): Node "P3|\flip_flops_loop:15:REG0|FF13|SR2|out1~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:15:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:15:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "P3|\flip_flops_loop:14:REG0|FF13|SR2|out1~2|combout"
    Warning (332126): Node "P3|\flip_flops_loop:14:REG0|FF13|SR2|out1~1|datab"
    Warning (332126): Node "P3|\flip_flops_loop:14:REG0|FF13|SR2|out1~1|combout"
    Warning (332126): Node "P3|\flip_flops_loop:14:REG0|FF13|SR2|out1~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:14:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:14:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:13:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:13:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:12:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:12:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:11:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:11:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:10:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:10:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:9:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:9:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:8:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:8:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:7:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:7:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:6:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:6:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:5:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:5:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:4:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:4:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:3:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:3:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:2:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:2:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:1:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:1:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:2:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:2:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:1:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:1:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:4:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:4:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:5:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:5:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:3:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:3:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:6:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:6:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:8:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:8:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:7:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:7:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:10:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:10:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:11:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:11:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:9:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:9:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:12:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:12:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:14:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:14:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:15:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:15:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:13:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:13:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P0|\flip_flops_loop:0:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P0|\flip_flops_loop:0:REG0|FF14|SR0|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "P1|\flip_flops_loop:0:REG0|FF14|SR0|out1~1|combout"
    Warning (332126): Node "P1|\flip_flops_loop:0:REG0|FF14|SR0|out1~1|dataa"
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:0:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1
        Info (176357): Destination node reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:1:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1
        Info (176357): Destination node reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:2:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1
        Info (176357): Destination node reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:3:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1
        Info (176357): Destination node reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:4:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1
        Info (176357): Destination node reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:5:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1
        Info (176357): Destination node reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:6:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1
        Info (176357): Destination node reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:7:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1
        Info (176357): Destination node reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:8:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1
        Info (176357): Destination node reg:P0|FLIP_FLOP_1bit:\flip_flops_loop:9:REG0|SR_LATCH:FF14|AND_gate:SR0|out1~1
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 99 (unused VREF, 3.3V VCCIO, 35 input, 64 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X0_Y24 to location X10_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.66 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 64 output pins without output pin load capacitance assignment
    Info (306007): Pin "out1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "aluout[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/niemand/altera/aueb_processor/output_files/AUEB_PROCESSOR.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 161 warnings
    Info: Peak virtual memory: 728 megabytes
    Info: Processing ended: Tue Apr 12 20:31:32 2022
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/niemand/altera/aueb_processor/output_files/AUEB_PROCESSOR.fit.smsg.


