database -open waves -into waves.shm -default
probe -create -shm tb_l1_cache.TB_DUT.CLK tb_l1_cache.TB_DUT.__assert_1 tb_l1_cache.mem_gen_bus_if.addr tb_l1_cache.proc_gen_bus_if.addr tb_l1_cache.TB_DUT.__assert_2 tb_l1_cache.TB_DUT.__assert_3 tb_l1_cache.proc_gen_bus_if.rdata tb_l1_cache.TB_DUT.__assert_4 tb_l1_cache.TB_DUT.__assert_6 tb_l1_cache.mem_gen_bus_if.wdata tb_l1_cache.TB_DUT.test_value tb_l1_cache.TB_DUT.__assert_7 tb_l1_cache.TB_DUT.__assert_8 tb_l1_cache.TB_DUT.test_value2 tb_l1_cache.TB_DUT.__assert_9 tb_l1_cache.TB_DUT.__assert_10 tb_l1_cache.TB_DUT.__assert_11 tb_l1_cache.TB_DUT.clear tb_l1_cache.TB_DUT.clear_done tb_l1_cache.TB_DUT.flush tb_l1_cache.TB_DUT.flush_done tb_l1_cache.TB_DUT.nRST tb_l1_cache.TB_DUT.test_case tb_l1_cache.TB_DUT.test_num tb_l1_cache.mem_gen_bus_if.generic_bus.addr tb_l1_cache.mem_gen_bus_if.generic_bus.busy tb_l1_cache.mem_gen_bus_if.generic_bus.byte_en tb_l1_cache.mem_gen_bus_if.generic_bus.rdata tb_l1_cache.mem_gen_bus_if.generic_bus.ren tb_l1_cache.mem_gen_bus_if.generic_bus.wdata tb_l1_cache.mem_gen_bus_if.generic_bus.wen tb_l1_cache.proc_gen_bus_if.cpu.addr tb_l1_cache.proc_gen_bus_if.cpu.busy tb_l1_cache.proc_gen_bus_if.cpu.byte_en tb_l1_cache.proc_gen_bus_if.cpu.rdata tb_l1_cache.proc_gen_bus_if.cpu.ren tb_l1_cache.proc_gen_bus_if.cpu.wdata tb_l1_cache.proc_gen_bus_if.cpu.wen
run
probe -create -shm tb_l1_cache.DUT.cache[0]
reset
run
exit
