Fitter report for arinc_708
Fri May 02 14:01:35 2014
Quartus II Version 7.1 Build 156 04/30/2007 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. Output Pin Default Load For Reported TCO
 11. Fitter Resource Utilization by Entity
 12. Delay Chain Summary
 13. Pad To Core Delay Chain Fanout
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Fitter RAM Summary
 18. Interconnect Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Fitter Messages
 26. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Fri May 02 14:01:34 2014    ;
; Quartus II Version                 ; 7.1 Build 156 04/30/2007 SJ Full Version ;
; Revision Name                      ; arinc_708                                ;
; Top-level Entity Name              ; arinc_708                                ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C25F324C7                             ;
; Timing Models                      ; Preliminary                              ;
; Total logic elements               ; 4,875 / 24,624 ( 20 % )                  ;
;     Total combinational functions  ; 4,001 / 24,624 ( 16 % )                  ;
;     Dedicated logic registers      ; 4,154 / 24,624 ( 17 % )                  ;
; Total registers                    ; 4154                                     ;
; Total pins                         ; 20 / 216 ( 9 % )                         ;
; Total virtual pins                 ; 209                                      ;
; Total memory bits                  ; 32,768 / 608,256 ( 5 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                         ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                ; Setting                        ; Default Value                  ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                ; EP3C25F324C7                   ;                                ;
; Fit Attempts to Skip                                                  ; 0                              ; 0.0                            ;
; Use TimeQuest Timing Analyzer                                         ; Off                            ;                                ;
; Router Timing Optimization Level                                      ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                              ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                  ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                           ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                          ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                       ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                            ; On                             ; On                             ;
; Limit to One Fitting Attempt                                          ; Off                            ; Off                            ;
; Final Placement Optimizations                                         ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                           ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                         ; 1                              ; 1                              ;
; PCI I/O                                                               ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                 ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                             ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                    ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/II GX/III Cyclone II/III Arria GX ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                     ; On                             ; On                             ;
; Auto Merge PLLs                                                       ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting        ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance    ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                          ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                           ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                             ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                ; Off                            ; Off                            ;
; Fitter Effort                                                         ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                       ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                              ; Auto                           ; Auto                           ;
; Auto Register Duplication                                             ; Auto                           ; Auto                           ;
; Auto Global Clock                                                     ; On                             ; On                             ;
; Auto Global Register Control Signals                                  ; On                             ; On                             ;
; Stop After Congestion Map Generation                                  ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                     ; Off                            ; Off                            ;
; Use smart compilation                                                 ; Off                            ; Off                            ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/_WORK_/SKIT/REPOS/mavim3_fpga/INCLUDE/ARINC_708/arinc_708.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 4,875 / 24,624 ( 20 % )  ;
;     -- Combinational with no register       ; 721                      ;
;     -- Register only                        ; 874                      ;
;     -- Combinational with a register        ; 3280                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 1868                     ;
;     -- 3 input functions                    ; 1950                     ;
;     -- <=2 input functions                  ; 183                      ;
;     -- Register only                        ; 874                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 3832                     ;
;     -- arithmetic mode                      ; 169                      ;
;                                             ;                          ;
; Total registers*                            ; 4,154 / 25,865 ( 16 % )  ;
;     -- Dedicated logic registers            ; 4,154 / 24,860 ( 17 % )  ;
;     -- I/O registers                        ; 0 / 1,005 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 449 / 1,539 ( 29 % )     ;
; User inserted logic elements                ; 0                        ;
; Virtual pins                                ; 209                      ;
; I/O pins                                    ; 20 / 216 ( 9 % )         ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
; Global signals                              ; 4                        ;
; M9Ks                                        ; 4 / 66 ( 6 % )           ;
; Total memory bits                           ; 32,768 / 608,256 ( 5 % ) ;
; Total RAM block bits                        ; 36,864 / 608,256 ( 6 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 4 / 20 ( 20 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage                  ; 5%                       ;
; Peak interconnect usage                     ; 23%                      ;
; Maximum fan-out node                        ; clk~inputclkctrl         ;
; Maximum fan-out                             ; 4158                     ;
; Highest non-global fan-out signal           ; tx_sclr~0                ;
; Highest non-global fan-out                  ; 1618                     ;
; Total fan-out                               ; 32426                    ;
; Average fan-out                             ; 3.68                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk    ; F2    ; 1        ; 0            ; 16           ; 0            ; 4162                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; nReset ; F1    ; 1        ; 0            ; 16           ; 6            ; 3969                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; end_of_packet        ; R18   ; 5        ; 53           ; 8            ; 12           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; int_ena              ; B11   ; 7        ; 29           ; 34           ; 12           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; tx_fifo_used_out[0]  ; V13   ; 4        ; 34           ; 0            ; 12           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; tx_fifo_used_out[10] ; V11   ; 4        ; 29           ; 0            ; 12           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; tx_fifo_used_out[1]  ; P11   ; 4        ; 36           ; 0            ; 18           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; tx_fifo_used_out[2]  ; B13   ; 7        ; 31           ; 34           ; 6            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; tx_fifo_used_out[3]  ; U13   ; 4        ; 34           ; 0            ; 18           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; tx_fifo_used_out[4]  ; P10   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; tx_fifo_used_out[5]  ; R11   ; 4        ; 38           ; 0            ; 12           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; tx_fifo_used_out[6]  ; U14   ; 4        ; 36           ; 0            ; 12           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; tx_fifo_used_out[7]  ; U15   ; 4        ; 36           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; tx_fifo_used_out[8]  ; U11   ; 4        ; 29           ; 0            ; 18           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; tx_fifo_used_out[9]  ; U12   ; 4        ; 29           ; 0            ; 6            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; tx_sclr_out          ; N10   ; 4        ; 40           ; 0            ; 6            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; valid_indata_out     ; V12   ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; wren_0_out           ; K18   ; 5        ; 53           ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; wren_1_out           ; A13   ; 7        ; 31           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; wx_fifo_rdreq_out    ; V14   ; 4        ; 36           ; 0            ; 6            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 20 ( 30 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 25 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 31 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 13 / 32 ( 41 % ) ; 2.5V          ; --           ;
; 5        ; 2 / 23 ( 9 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 20 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 3 / 33 ( 9 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A2       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 222        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 204        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 202        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 200        ; 7        ; wren_1_out                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 196        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 223        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B11      ; 205        ; 7        ; int_ena                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 203        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 201        ; 7        ; tx_fifo_used_out[2]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 192        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B18      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 214        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 207        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ; 195        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C18      ; 171        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D7       ; 228        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 208        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D16      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 213        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 206        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 162        ; 6        ; ~ALTERA_nCEO~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 26         ; 1        ; nReset                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 25         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 235        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 230        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 194        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 193        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F18      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G5       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 247        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G15      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 18         ; 1        ; ~ALTERA_DATA0~                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H4       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H13      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H14      ; 168        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H15      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 158        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 157        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J5       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 145        ; 5        ; wren_0_out                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L18      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M5       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ; 121        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M14      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ; 109        ; 4        ; tx_sclr_out                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 118        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 122        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N14      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 125        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N18      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P8       ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 98         ; 4        ; tx_fifo_used_out[4]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ; 99         ; 4        ; tx_fifo_used_out[1]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R8       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ; 104        ; 4        ; tx_fifo_used_out[5]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R13      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 131        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 130        ; 5        ; end_of_packet                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T17      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U2       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U3       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U4       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U5       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U6       ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U10      ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U11      ; 90         ; 4        ; tx_fifo_used_out[8]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 92         ; 4        ; tx_fifo_used_out[9]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 96         ; 4        ; tx_fifo_used_out[3]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 100        ; 4        ; tx_fifo_used_out[6]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U15      ; 102        ; 4        ; tx_fifo_used_out[7]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V2       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V3       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V4       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V11      ; 91         ; 4        ; tx_fifo_used_out[10]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 93         ; 4        ; valid_indata_out                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 97         ; 4        ; tx_fifo_used_out[0]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 101        ; 4        ; wx_fifo_rdreq_out                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 114        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                  ; Library Name ;
+-----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |arinc_708                                                ; 4875 (4596) ; 4154 (3967)               ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 20   ; 209          ; 721 (629)    ; 874 (834)         ; 3280 (3134)      ; |arinc_708                                                                                                                                                           ; work         ;
;    |divider:rx_fifo_used_in_packet_cmp|                   ; 64 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 12 (0)           ; |arinc_708|divider:rx_fifo_used_in_packet_cmp                                                                                                                        ; work         ;
;       |lpm_divide:lpm_divide_component|                   ; 64 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 12 (0)           ; |arinc_708|divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component                                                                                        ; work         ;
;          |lpm_divide_6ht:auto_generated|                  ; 64 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 12 (0)           ; |arinc_708|divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated                                                          ; work         ;
;             |sign_div_unsign_77i:divider|                 ; 64 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 12 (0)           ; |arinc_708|divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider                              ; work         ;
;                |alt_u_div_pfg:divider|                    ; 64 (64)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 12 (12)          ; |arinc_708|divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider        ; work         ;
;    |rx_fifo:read_fifo_component|                          ; 110 (0)     ; 90 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 21 (0)            ; 70 (0)           ; |arinc_708|rx_fifo:read_fifo_component                                                                                                                               ; work         ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 110 (0)     ; 90 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 21 (0)            ; 70 (0)           ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ; work         ;
;          |dcfifo_qhn1:auto_generated|                     ; 110 (50)    ; 90 (36)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (12)      ; 21 (11)           ; 70 (4)           ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated                                                  ; work         ;
;             |a_gray2bin_tgb:wrptr_g_gray2bin|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|a_gray2bin_tgb:wrptr_g_gray2bin                  ; work         ;
;             |a_gray2bin_tgb:ws_dgrp_gray2bin|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|a_gray2bin_tgb:ws_dgrp_gray2bin                  ; work         ;
;             |a_graycounter_njc:wrptr_g1p|                 ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|a_graycounter_njc:wrptr_g1p                      ; work         ;
;             |a_graycounter_s57:rdptr_g1p|                 ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|a_graycounter_s57:rdptr_g1p                      ; work         ;
;             |alt_synch_pipe_ud8:ws_dgrp|                  ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 0 (0)            ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|alt_synch_pipe_ud8:ws_dgrp                       ; work         ;
;                |dffpipe_pe9:dffpipe6|                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|alt_synch_pipe_ud8:ws_dgrp|dffpipe_pe9:dffpipe6  ; work         ;
;             |altsyncram_1731:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|altsyncram_1731:fifo_ram                         ; work         ;
;             |cntr_t2e:cntr_b|                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|cntr_t2e:cntr_b                                  ; work         ;
;             |dffpipe_oe9:ws_brp|                          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|dffpipe_oe9:ws_brp                               ; work         ;
;             |dffpipe_qe9:ws_bwp|                          ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|dffpipe_qe9:ws_bwp                               ; work         ;
;             |mux_a18:rdemp_eq_comp_lsb_mux|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux                    ; work         ;
;             |mux_a18:rdemp_eq_comp_msb_mux|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux                    ; work         ;
;             |mux_a18:wrfull_eq_comp_lsb_mux|              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux                   ; work         ;
;             |mux_a18:wrfull_eq_comp_msb_mux|              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |arinc_708|rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux                   ; work         ;
;    |wx_fifo:write_fifo_component|                         ; 106 (0)     ; 85 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 19 (0)            ; 66 (0)           ; |arinc_708|wx_fifo:write_fifo_component                                                                                                                              ; work         ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 106 (0)     ; 85 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 19 (0)            ; 66 (0)           ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                            ; work         ;
;          |dcfifo_ilk1:auto_generated|                     ; 106 (51)    ; 85 (34)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (14)      ; 19 (10)           ; 66 (6)           ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated                                                 ; work         ;
;             |a_gray2bin_lfb:rdptr_g_gray2bin|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|a_gray2bin_lfb:rdptr_g_gray2bin                 ; work         ;
;             |a_gray2bin_lfb:rs_dgwp_gray2bin|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|a_gray2bin_lfb:rs_dgwp_gray2bin                 ; work         ;
;             |a_graycounter_gic:wrptr_g1p|                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|a_graycounter_gic:wrptr_g1p                     ; work         ;
;             |a_graycounter_j47:rdptr_g1p|                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|a_graycounter_j47:rdptr_g1p                     ; work         ;
;             |alt_synch_pipe_mc8:rs_dgwp|                  ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 0 (0)            ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|alt_synch_pipe_mc8:rs_dgwp                      ; work         ;
;                |dffpipe_hd9:dffpipe6|                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 0 (0)            ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|alt_synch_pipe_mc8:rs_dgwp|dffpipe_hd9:dffpipe6 ; work         ;
;             |altsyncram_5731:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|altsyncram_5731:fifo_ram                        ; work         ;
;             |cntr_u2e:cntr_b|                             ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|cntr_u2e:cntr_b                                 ; work         ;
;             |dffpipe_gd9:rs_bwp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|dffpipe_gd9:rs_bwp                              ; work         ;
;             |dffpipe_qe9:rs_brp|                          ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|dffpipe_qe9:rs_brp                              ; work         ;
;             |mux_a18:rdemp_eq_comp_lsb_mux|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux                   ; work         ;
;             |mux_a18:rdemp_eq_comp_msb_mux|               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux                   ; work         ;
;             |mux_a18:wrfull_eq_comp_lsb_mux|              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux                  ; work         ;
;             |mux_a18:wrfull_eq_comp_msb_mux|              ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |arinc_708|wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux                  ; work         ;
+-----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                  ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                 ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+
; valid_indata_out     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wren_0_out           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wren_1_out           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_sclr_out          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_fifo_used_out[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_fifo_used_out[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_fifo_used_out[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_fifo_used_out[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_fifo_used_out[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_fifo_used_out[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_fifo_used_out[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_fifo_used_out[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_fifo_used_out[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_fifo_used_out[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_fifo_used_out[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wx_fifo_rdreq_out    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; end_of_packet        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; int_ena              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk                  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ;
; nReset               ; Input    ; 0             ; 0             ; --                    ; --  ; --   ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; nReset              ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; alarm_frame_ff[0]~182568                                                                                                 ; LCCOMB_X31_Y11_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1000]~182703                                                                                              ; LCCOMB_X23_Y15_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1008]~182735                                                                                              ; LCCOMB_X26_Y15_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1016]~182767                                                                                              ; LCCOMB_X34_Y16_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1024]~182555                                                                                              ; LCCOMB_X34_Y18_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1032]~182572                                                                                              ; LCCOMB_X30_Y21_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1040]~182604                                                                                              ; LCCOMB_X30_Y21_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1048]~182636                                                                                              ; LCCOMB_X24_Y20_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[104]~182714                                                                                               ; LCCOMB_X23_Y11_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1056]~182670                                                                                              ; LCCOMB_X23_Y21_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1064]~182702                                                                                              ; LCCOMB_X23_Y15_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1072]~182734                                                                                              ; LCCOMB_X26_Y15_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1080]~182766                                                                                              ; LCCOMB_X34_Y16_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1088]~182552                                                                                              ; LCCOMB_X34_Y16_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1096]~182600                                                                                              ; LCCOMB_X34_Y20_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1104]~182632                                                                                              ; LCCOMB_X34_Y20_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1112]~182664                                                                                              ; LCCOMB_X21_Y17_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1120]~182690                                                                                              ; LCCOMB_X19_Y17_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1128]~182722                                                                                              ; LCCOMB_X21_Y12_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[112]~182746                                                                                               ; LCCOMB_X25_Y13_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1136]~182754                                                                                              ; LCCOMB_X21_Y12_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1144]~182786                                                                                              ; LCCOMB_X34_Y13_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1152]~182551                                                                                              ; LCCOMB_X34_Y16_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1160]~182599                                                                                              ; LCCOMB_X34_Y18_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1168]~182631                                                                                              ; LCCOMB_X30_Y21_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1176]~182663                                                                                              ; LCCOMB_X25_Y16_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1184]~182689                                                                                              ; LCCOMB_X23_Y15_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1192]~182721                                                                                              ; LCCOMB_X21_Y12_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1200]~182753                                                                                              ; LCCOMB_X23_Y13_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1208]~182785                                                                                              ; LCCOMB_X36_Y14_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[120]~182778                                                                                               ; LCCOMB_X25_Y13_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1216]~182550                                                                                              ; LCCOMB_X34_Y16_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1224]~182598                                                                                              ; LCCOMB_X34_Y20_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1232]~182630                                                                                              ; LCCOMB_X34_Y20_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1240]~182662                                                                                              ; LCCOMB_X19_Y17_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1248]~182688                                                                                              ; LCCOMB_X19_Y17_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1256]~182720                                                                                              ; LCCOMB_X21_Y12_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1264]~182752                                                                                              ; LCCOMB_X21_Y12_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1272]~182784                                                                                              ; LCCOMB_X34_Y13_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1280]~182553                                                                                              ; LCCOMB_X34_Y14_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1288]~182601                                                                                              ; LCCOMB_X31_Y19_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[128]~182566                                                                                               ; LCCOMB_X31_Y11_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1296]~182633                                                                                              ; LCCOMB_X31_Y19_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1304]~182665                                                                                              ; LCCOMB_X20_Y19_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1312]~182691                                                                                              ; LCCOMB_X17_Y18_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1320]~182723                                                                                              ; LCCOMB_X17_Y12_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1328]~182755                                                                                              ; LCCOMB_X21_Y12_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1336]~182787                                                                                              ; LCCOMB_X36_Y14_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1344]~182549                                                                                              ; LCCOMB_X36_Y14_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1352]~182597                                                                                              ; LCCOMB_X31_Y19_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1360]~182629                                                                                              ; LCCOMB_X31_Y19_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1368]~182661                                                                                              ; LCCOMB_X20_Y19_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[136]~182583                                                                                               ; LCCOMB_X31_Y19_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1376]~182687                                                                                              ; LCCOMB_X17_Y18_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1384]~182719                                                                                              ; LCCOMB_X20_Y14_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1392]~182751                                                                                              ; LCCOMB_X25_Y13_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1400]~182783                                                                                              ; LCCOMB_X36_Y14_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1408]~182548                                                                                              ; LCCOMB_X34_Y14_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1416]~182596                                                                                              ; LCCOMB_X31_Y19_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1424]~182628                                                                                              ; LCCOMB_X31_Y19_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1432]~182660                                                                                              ; LCCOMB_X20_Y19_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1440]~182686                                                                                              ; LCCOMB_X17_Y18_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1448]~182718                                                                                              ; LCCOMB_X17_Y12_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[144]~182615                                                                                               ; LCCOMB_X27_Y18_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1456]~182750                                                                                              ; LCCOMB_X23_Y13_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1464]~182782                                                                                              ; LCCOMB_X36_Y14_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1472]~182554                                                                                              ; LCCOMB_X34_Y14_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1480]~182602                                                                                              ; LCCOMB_X31_Y19_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1488]~182634                                                                                              ; LCCOMB_X31_Y19_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1496]~182666                                                                                              ; LCCOMB_X20_Y19_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1504]~182692                                                                                              ; LCCOMB_X17_Y18_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1512]~182724                                                                                              ; LCCOMB_X20_Y14_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1520]~182756                                                                                              ; LCCOMB_X25_Y13_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1528]~182788                                                                                              ; LCCOMB_X36_Y14_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[152]~182647                                                                                               ; LCCOMB_X21_Y17_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1536]~182540                                                                                              ; LCCOMB_X34_Y18_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1544]~182593                                                                                              ; LCCOMB_X29_Y23_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1552]~182625                                                                                              ; LCCOMB_X29_Y23_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1560]~182657                                                                                              ; LCCOMB_X24_Y20_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1568]~182700                                                                                              ; LCCOMB_X19_Y20_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1576]~182732                                                                                              ; LCCOMB_X20_Y14_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1584]~182764                                                                                              ; LCCOMB_X25_Y13_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1592]~182796                                                                                              ; LCCOMB_X34_Y13_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1600]~182545                                                                                              ; LCCOMB_X34_Y13_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1608]~182591                                                                                              ; LCCOMB_X29_Y23_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[160]~182681                                                                                               ; LCCOMB_X23_Y13_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1616]~182623                                                                                              ; LCCOMB_X29_Y23_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1624]~182655                                                                                              ; LCCOMB_X24_Y20_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1632]~182697                                                                                              ; LCCOMB_X17_Y20_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1640]~182729                                                                                              ; LCCOMB_X29_Y10_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1648]~182761                                                                                              ; LCCOMB_X21_Y10_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1656]~182793                                                                                              ; LCCOMB_X34_Y11_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1664]~182544                                                                                              ; LCCOMB_X34_Y13_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1672]~182592                                                                                              ; LCCOMB_X29_Y23_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1680]~182624                                                                                              ; LCCOMB_X29_Y23_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1688]~182656                                                                                              ; LCCOMB_X24_Y20_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[168]~182713                                                                                               ; LCCOMB_X23_Y13_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1696]~182696                                                                                              ; LCCOMB_X19_Y20_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[16]~182617                                                                                                ; LCCOMB_X27_Y18_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1704]~182728                                                                                              ; LCCOMB_X25_Y13_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1712]~182760                                                                                              ; LCCOMB_X21_Y10_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1720]~182792                                                                                              ; LCCOMB_X34_Y13_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1728]~182543                                                                                              ; LCCOMB_X34_Y13_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1736]~182594                                                                                              ; LCCOMB_X29_Y23_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1744]~182626                                                                                              ; LCCOMB_X29_Y23_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1752]~182658                                                                                              ; LCCOMB_X24_Y20_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1760]~182695                                                                                              ; LCCOMB_X17_Y20_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1768]~182727                                                                                              ; LCCOMB_X29_Y10_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[176]~182745                                                                                               ; LCCOMB_X26_Y15_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1776]~182759                                                                                              ; LCCOMB_X21_Y10_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1784]~182791                                                                                              ; LCCOMB_X34_Y11_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1792]~182546                                                                                              ; LCCOMB_X34_Y13_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1800]~182590                                                                                              ; LCCOMB_X31_Y22_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1808]~182622                                                                                              ; LCCOMB_X29_Y23_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1816]~182654                                                                                              ; LCCOMB_X21_Y22_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1824]~182698                                                                                              ; LCCOMB_X19_Y20_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1832]~182730                                                                                              ; LCCOMB_X23_Y13_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1840]~182762                                                                                              ; LCCOMB_X23_Y13_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1848]~182794                                                                                              ; LCCOMB_X34_Y11_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[184]~182777                                                                                               ; LCCOMB_X29_Y10_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1856]~182542                                                                                              ; LCCOMB_X34_Y13_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1864]~182589                                                                                              ; LCCOMB_X31_Y22_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1872]~182621                                                                                              ; LCCOMB_X29_Y23_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1880]~182653                                                                                              ; LCCOMB_X19_Y22_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1888]~182694                                                                                              ; LCCOMB_X20_Y20_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1896]~182726                                                                                              ; LCCOMB_X29_Y10_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1904]~182758                                                                                              ; LCCOMB_X21_Y10_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1912]~182790                                                                                              ; LCCOMB_X34_Y11_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1920]~182541                                                                                              ; LCCOMB_X34_Y13_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1928]~182595                                                                                              ; LCCOMB_X31_Y22_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[192]~182569                                                                                               ; LCCOMB_X34_Y13_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1936]~182627                                                                                              ; LCCOMB_X29_Y23_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1944]~182659                                                                                              ; LCCOMB_X21_Y22_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1952]~182693                                                                                              ; LCCOMB_X19_Y20_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1960]~182725                                                                                              ; LCCOMB_X23_Y10_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1968]~182757                                                                                              ; LCCOMB_X21_Y10_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1976]~182789                                                                                              ; LCCOMB_X34_Y11_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1984]~182547                                                                                              ; LCCOMB_X34_Y13_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[1992]~182603                                                                                              ; LCCOMB_X31_Y22_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[2000]~182635                                                                                              ; LCCOMB_X29_Y23_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[2008]~182667                                                                                              ; LCCOMB_X19_Y22_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[200]~182586                                                                                               ; LCCOMB_X31_Y19_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[2016]~182699                                                                                              ; LCCOMB_X20_Y20_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[2024]~182731                                                                                              ; LCCOMB_X23_Y10_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[2032]~182763                                                                                              ; LCCOMB_X21_Y10_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[2040]~182795                                                                                              ; LCCOMB_X34_Y11_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[208]~182618                                                                                               ; LCCOMB_X27_Y18_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[216]~182650                                                                                               ; LCCOMB_X27_Y18_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[224]~182684                                                                                               ; LCCOMB_X25_Y16_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[232]~182716                                                                                               ; LCCOMB_X23_Y11_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[240]~182748                                                                                               ; LCCOMB_X25_Y13_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[248]~182780                                                                                               ; LCCOMB_X25_Y13_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[24]~182649                                                                                                ; LCCOMB_X21_Y17_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[256]~182565                                                                                               ; LCCOMB_X31_Y13_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[264]~182582                                                                                               ; LCCOMB_X27_Y18_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[272]~182614                                                                                               ; LCCOMB_X27_Y18_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[280]~182646                                                                                               ; LCCOMB_X27_Y18_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[288]~182680                                                                                               ; LCCOMB_X23_Y17_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[296]~182712                                                                                               ; LCCOMB_X23_Y13_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[304]~182744                                                                                               ; LCCOMB_X25_Y13_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[312]~182776                                                                                               ; LCCOMB_X34_Y16_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[320]~182564                                                                                               ; LCCOMB_X34_Y14_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[328]~182581                                                                                               ; LCCOMB_X27_Y18_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[32]~182683                                                                                                ; LCCOMB_X25_Y16_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[336]~182613                                                                                               ; LCCOMB_X27_Y18_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[344]~182645                                                                                               ; LCCOMB_X21_Y17_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[352]~182679                                                                                               ; LCCOMB_X23_Y17_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[360]~182711                                                                                               ; LCCOMB_X23_Y13_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[368]~182743                                                                                               ; LCCOMB_X26_Y15_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[376]~182775                                                                                               ; LCCOMB_X34_Y16_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[384]~182570                                                                                               ; LCCOMB_X34_Y14_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[392]~182587                                                                                               ; LCCOMB_X27_Y18_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[400]~182619                                                                                               ; LCCOMB_X27_Y18_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[408]~182651                                                                                               ; LCCOMB_X27_Y18_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[40]~182715                                                                                                ; LCCOMB_X23_Y13_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[416]~182685                                                                                               ; LCCOMB_X23_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[424]~182717                                                                                               ; LCCOMB_X25_Y13_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[432]~182749                                                                                               ; LCCOMB_X25_Y13_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[440]~182781                                                                                               ; LCCOMB_X34_Y16_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[448]~182539                                                                                               ; LCCOMB_X34_Y20_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[456]~182588                                                                                               ; LCCOMB_X34_Y20_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[464]~182620                                                                                               ; LCCOMB_X27_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[472]~182652                                                                                               ; LCCOMB_X19_Y22_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[480]~182669                                                                                               ; LCCOMB_X19_Y22_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[488]~182701                                                                                               ; LCCOMB_X20_Y14_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[48]~182747                                                                                                ; LCCOMB_X26_Y15_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[496]~182733                                                                                               ; LCCOMB_X23_Y13_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[504]~182765                                                                                               ; LCCOMB_X34_Y13_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[512]~182561                                                                                               ; LCCOMB_X32_Y22_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[520]~182578                                                                                               ; LCCOMB_X34_Y26_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[528]~182610                                                                                               ; LCCOMB_X34_Y26_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[536]~182642                                                                                               ; LCCOMB_X29_Y24_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[544]~182676                                                                                               ; LCCOMB_X25_Y26_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[552]~182708                                                                                               ; LCCOMB_X26_Y19_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[560]~182740                                                                                               ; LCCOMB_X29_Y18_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[568]~182772                                                                                               ; LCCOMB_X36_Y19_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[56]~182779                                                                                                ; LCCOMB_X29_Y10_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[576]~182560                                                                                               ; LCCOMB_X34_Y20_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[584]~182577                                                                                               ; LCCOMB_X29_Y23_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[592]~182609                                                                                               ; LCCOMB_X34_Y26_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[600]~182641                                                                                               ; LCCOMB_X30_Y24_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[608]~182675                                                                                               ; LCCOMB_X27_Y26_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[616]~182707                                                                                               ; LCCOMB_X26_Y19_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[624]~182739                                                                                               ; LCCOMB_X30_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[632]~182771                                                                                               ; LCCOMB_X36_Y19_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[640]~182559                                                                                               ; LCCOMB_X36_Y22_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[648]~182576                                                                                               ; LCCOMB_X34_Y26_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[64]~182567                                                                                                ; LCCOMB_X34_Y13_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[656]~182608                                                                                               ; LCCOMB_X35_Y26_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[664]~182640                                                                                               ; LCCOMB_X29_Y24_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[672]~182674                                                                                               ; LCCOMB_X25_Y26_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[680]~182706                                                                                               ; LCCOMB_X26_Y19_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[688]~182738                                                                                               ; LCCOMB_X29_Y18_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[696]~182770                                                                                               ; LCCOMB_X36_Y19_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[704]~182562                                                                                               ; LCCOMB_X34_Y20_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[712]~182579                                                                                               ; LCCOMB_X30_Y24_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[720]~182611                                                                                               ; LCCOMB_X35_Y25_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[728]~182643                                                                                               ; LCCOMB_X29_Y24_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[72]~182584                                                                                                ; LCCOMB_X31_Y19_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[736]~182677                                                                                               ; LCCOMB_X27_Y26_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[744]~182709                                                                                               ; LCCOMB_X29_Y20_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[752]~182741                                                                                               ; LCCOMB_X30_Y18_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[760]~182773                                                                                               ; LCCOMB_X36_Y19_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[768]~182558                                                                                               ; LCCOMB_X34_Y18_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[776]~182575                                                                                               ; LCCOMB_X34_Y20_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[784]~182607                                                                                               ; LCCOMB_X34_Y20_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[792]~182639                                                                                               ; LCCOMB_X26_Y24_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[800]~182673                                                                                               ; LCCOMB_X23_Y23_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[808]~182705                                                                                               ; LCCOMB_X26_Y19_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[80]~182616                                                                                                ; LCCOMB_X27_Y18_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[816]~182737                                                                                               ; LCCOMB_X25_Y18_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[824]~182769                                                                                               ; LCCOMB_X34_Y16_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[832]~182557                                                                                               ; LCCOMB_X34_Y18_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[840]~182574                                                                                               ; LCCOMB_X34_Y26_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[848]~182606                                                                                               ; LCCOMB_X35_Y25_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[856]~182638                                                                                               ; LCCOMB_X25_Y24_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[864]~182672                                                                                               ; LCCOMB_X23_Y23_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[872]~182704                                                                                               ; LCCOMB_X26_Y19_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[880]~182736                                                                                               ; LCCOMB_X25_Y18_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[888]~182768                                                                                               ; LCCOMB_X34_Y16_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[88]~182648                                                                                                ; LCCOMB_X25_Y16_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[896]~182563                                                                                               ; LCCOMB_X34_Y20_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[8]~182585                                                                                                 ; LCCOMB_X31_Y19_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[904]~182580                                                                                               ; LCCOMB_X34_Y18_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[912]~182612                                                                                               ; LCCOMB_X34_Y20_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[920]~182644                                                                                               ; LCCOMB_X26_Y24_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[928]~182678                                                                                               ; LCCOMB_X23_Y23_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[936]~182710                                                                                               ; LCCOMB_X26_Y19_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[944]~182742                                                                                               ; LCCOMB_X25_Y18_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[952]~182774                                                                                               ; LCCOMB_X34_Y16_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[960]~182556                                                                                               ; LCCOMB_X34_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[968]~182573                                                                                               ; LCCOMB_X30_Y24_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[96]~182682                                                                                                ; LCCOMB_X23_Y17_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[976]~182605                                                                                               ; LCCOMB_X34_Y26_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[984]~182637                                                                                               ; LCCOMB_X25_Y24_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_ff[992]~182671                                                                                               ; LCCOMB_X23_Y21_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; alarm_frame_trg[16]~2233                                                                                                 ; LCCOMB_X27_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bit_to_byte_count_reg[2]~322                                                                                             ; LCCOMB_X28_Y6_N30  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                      ; PIN_F2             ; 4158    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clk_div_count[0]~188                                                                                                     ; LCCOMB_X37_Y7_N30  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                   ; LCCOMB_X28_Y8_N6   ; 87      ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; comb~2                                                                                                                   ; LCCOMB_X28_Y8_N18  ; 92      ; Async. clear               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; ctrl_ff[2]~724                                                                                                           ; LCCOMB_X38_Y15_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cur_packet_reg[1423]~64572                                                                                               ; LCCOMB_X24_Y15_N14 ; 1591    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cur_packet_reg[6]~64558                                                                                                  ; LCCOMB_X36_Y7_N12  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; error_code_reg[0]~2228                                                                                                   ; LCCOMB_X29_Y8_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo_data[15]~3418                                                                                                       ; LCCOMB_X34_Y15_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo_data[48]~3419                                                                                                       ; LCCOMB_X32_Y12_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mask_ff[1]~729                                                                                                           ; LCCOMB_X38_Y15_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nReset                                                                                                                   ; PIN_F1             ; 3967    ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; packet_bit_count_reg[0]~1361                                                                                             ; LCCOMB_X36_Y7_N28  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; packet_bit_count_reg[0]~1366                                                                                             ; LCCOMB_X36_Y7_N20  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; period_count_reg[0]~976                                                                                                  ; LCCOMB_X29_Y6_N18  ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; period_count_reg[0]~977                                                                                                  ; LCCOMB_X28_Y6_N0   ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pos_neg_chech_synch_trg                                                                                                  ; FF_X30_Y9_N7       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; post_synch_count_reg[6]~1024                                                                                             ; LCCOMB_X29_Y8_N14  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; post_synch_count_reg[6]~1026                                                                                             ; LCCOMB_X29_Y8_N26  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pre_data_valid_count_reg[6]~917                                                                                          ; LCCOMB_X27_Y6_N30  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pre_data_valid_count_reg[6]~918                                                                                          ; LCCOMB_X28_Y6_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pre_synch_count_reg[1]~949                                                                                               ; LCCOMB_X30_Y7_N0   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pre_synch_count_reg[1]~950                                                                                               ; LCCOMB_X30_Y7_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|valid_rdreq~27  ; LCCOMB_X20_Y26_N0  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|valid_wrreq~16  ; LCCOMB_X20_Y27_N30 ; 22      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rx_wx_fifo_data_reg[5]~1269                                                                                              ; LCCOMB_X28_Y6_N22  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sts_data[24]~13330                                                                                                       ; LCCOMB_X25_Y22_N20 ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sts_data[4]~13099                                                                                                        ; LCCOMB_X29_Y22_N18 ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sync_count_reg[1]~842                                                                                                    ; LCCOMB_X35_Y8_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; synch_count_ff_reg[7]~1003                                                                                               ; LCCOMB_X29_Y6_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; synch_count_reg[7]~1110                                                                                                  ; LCCOMB_X30_Y7_N28  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; synch_count_reg[7]~1111                                                                                                  ; LCCOMB_X30_Y7_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_sclr~0                                                                                                                ; LCCOMB_X31_Y10_N0  ; 1618    ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|valid_rdreq    ; LCCOMB_X36_Y10_N24 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|valid_wrreq~16 ; LCCOMB_X32_Y9_N2   ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                ;
+--------+-------------------+---------+----------------------+------------------+---------------------------+
; Name   ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+-------------------+---------+----------------------+------------------+---------------------------+
; clk    ; PIN_F2            ; 4158    ; Global Clock         ; GCLK4            ; --                        ;
; comb~0 ; LCCOMB_X28_Y8_N6  ; 87      ; Global Clock         ; GCLK19           ; --                        ;
; comb~2 ; LCCOMB_X28_Y8_N18 ; 92      ; Global Clock         ; GCLK17           ; --                        ;
; nReset ; PIN_F1            ; 3967    ; Global Clock         ; GCLK2            ; --                        ;
+--------+-------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------+
; Non-Global High Fan-Out Signals       ;
+-----------------------------+---------+
; Name                        ; Fan-Out ;
+-----------------------------+---------+
; tx_sclr~0                   ; 1618    ;
; st_tx_reg.st_alarm_trans    ; 1598    ;
; cur_packet_reg[1423]~64572  ; 1591    ;
; wr_adr[4]                   ; 259     ;
; alarm_frame_ff[2040]~182668 ; 128     ;
; sts_data[4]~13096           ; 97      ;
; sts_data[4]~13095           ; 97      ;
; sts_data[4]~13090           ; 97      ;
; sts_data[4]~13089           ; 97      ;
; alarm_frame_ff[1992]~182571 ; 96      ;
; sts_data[4]~13131           ; 96      ;
; sts_data[4]~13130           ; 96      ;
; sts_data[4]~13124           ; 96      ;
; sts_data[4]~13123           ; 96      ;
; sts_data[4]~13122           ; 96      ;
; sts_data[4]~13121           ; 96      ;
; sts_data[4]~13115           ; 96      ;
; sts_data[4]~13114           ; 96      ;
; sts_data[4]~13113           ; 96      ;
; sts_data[4]~13112           ; 96      ;
; ctrl_ff[2]                  ; 73      ;
; tx_sclr_trg                 ; 71      ;
; sts_data[4]~13106           ; 63      ;
; sts_data[4]~13105           ; 63      ;
; sts_data[4]~13104           ; 63      ;
; sts_data[4]~13103           ; 63      ;
; sts_data[48]~13767          ; 51      ;
; sts_data[48]~13762          ; 51      ;
; LessThan0~360               ; 45      ;
; rd_adr[4]                   ; 38      ;
; wr_data_0[5]                ; 35      ;
; wr_data_0[4]                ; 35      ;
; rd_adr[8]                   ; 35      ;
; wr_data_0[7]                ; 35      ;
; wr_data_0[6]                ; 35      ;
; wr_data_0[0]                ; 35      ;
; wr_data_0[1]                ; 35      ;
; wr_data_0[3]                ; 35      ;
; wr_data_0[2]                ; 35      ;
; Equal37~79                  ; 35      ;
; sts_data[48]~14468          ; 34      ;
; sts_data[4]~13084           ; 34      ;
; wr_data_1[31]               ; 33      ;
; wr_data_1[30]               ; 33      ;
; wr_data_1[29]               ; 33      ;
; wr_data_1[28]               ; 33      ;
; wr_data_1[27]               ; 33      ;
; wr_data_1[26]               ; 33      ;
; wr_data_1[25]               ; 33      ;
; wr_data_1[24]               ; 33      ;
+-----------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
; Name                                                                                                                                          ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
; rx_fifo:read_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qhn1:auto_generated|altsyncram_1731:fifo_ram|ALTSYNCRAM  ; M9K  ; Simple Dual Port ; Dual Clocks ; 2048         ; 8            ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X22_Y26_N0, M9K_X22_Y25_N0 ;
; wx_fifo:write_fifo_component|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ilk1:auto_generated|altsyncram_5731:fifo_ram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 64           ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 256                         ; 64                          ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X33_Y12_N0, M9K_X33_Y11_N0 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 7,180 / 71,559 ( 10 % ) ;
; C16 interconnects          ; 48 / 2,597 ( 2 % )      ;
; C4 interconnects           ; 3,239 / 47,064 ( 7 % )  ;
; Direct links               ; 1,558 / 71,559 ( 2 % )  ;
; Global clocks              ; 4 / 20 ( 20 % )         ;
; Local interconnects        ; 2,535 / 24,624 ( 10 % ) ;
; R24 interconnects          ; 49 / 2,496 ( 2 % )      ;
; R4 interconnects           ; 3,591 / 62,424 ( 6 % )  ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.32) ; Number of LABs  (Total = 449) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 65                            ;
; 2                                           ; 26                            ;
; 3                                           ; 9                             ;
; 4                                           ; 8                             ;
; 5                                           ; 8                             ;
; 6                                           ; 4                             ;
; 7                                           ; 10                            ;
; 8                                           ; 6                             ;
; 9                                           ; 9                             ;
; 10                                          ; 5                             ;
; 11                                          ; 9                             ;
; 12                                          ; 10                            ;
; 13                                          ; 12                            ;
; 14                                          ; 18                            ;
; 15                                          ; 32                            ;
; 16                                          ; 218                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.43) ; Number of LABs  (Total = 449) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 330                           ;
; 1 Clock                            ; 336                           ;
; 1 Clock enable                     ; 156                           ;
; 1 Sync. clear                      ; 133                           ;
; 1 Sync. load                       ; 5                             ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 126                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.24) ; Number of LABs  (Total = 449) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 44                            ;
; 1                                            ; 33                            ;
; 2                                            ; 20                            ;
; 3                                            ; 8                             ;
; 4                                            ; 7                             ;
; 5                                            ; 4                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 6                             ;
; 9                                            ; 0                             ;
; 10                                           ; 4                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 3                             ;
; 14                                           ; 3                             ;
; 15                                           ; 1                             ;
; 16                                           ; 12                            ;
; 17                                           ; 3                             ;
; 18                                           ; 12                            ;
; 19                                           ; 9                             ;
; 20                                           ; 5                             ;
; 21                                           ; 5                             ;
; 22                                           ; 13                            ;
; 23                                           ; 13                            ;
; 24                                           ; 23                            ;
; 25                                           ; 18                            ;
; 26                                           ; 13                            ;
; 27                                           ; 22                            ;
; 28                                           ; 29                            ;
; 29                                           ; 12                            ;
; 30                                           ; 18                            ;
; 31                                           ; 9                             ;
; 32                                           ; 90                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.64) ; Number of LABs  (Total = 449) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 44                            ;
; 1                                               ; 70                            ;
; 2                                               ; 46                            ;
; 3                                               ; 33                            ;
; 4                                               ; 26                            ;
; 5                                               ; 11                            ;
; 6                                               ; 7                             ;
; 7                                               ; 12                            ;
; 8                                               ; 8                             ;
; 9                                               ; 15                            ;
; 10                                              ; 8                             ;
; 11                                              ; 15                            ;
; 12                                              ; 24                            ;
; 13                                              ; 9                             ;
; 14                                              ; 9                             ;
; 15                                              ; 9                             ;
; 16                                              ; 8                             ;
; 17                                              ; 4                             ;
; 18                                              ; 4                             ;
; 19                                              ; 4                             ;
; 20                                              ; 9                             ;
; 21                                              ; 10                            ;
; 22                                              ; 14                            ;
; 23                                              ; 20                            ;
; 24                                              ; 29                            ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.36) ; Number of LABs  (Total = 449) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 11                            ;
; 2                                            ; 4                             ;
; 3                                            ; 5                             ;
; 4                                            ; 5                             ;
; 5                                            ; 6                             ;
; 6                                            ; 5                             ;
; 7                                            ; 12                            ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 5                             ;
; 11                                           ; 5                             ;
; 12                                           ; 6                             ;
; 13                                           ; 3                             ;
; 14                                           ; 9                             ;
; 15                                           ; 7                             ;
; 16                                           ; 11                            ;
; 17                                           ; 4                             ;
; 18                                           ; 12                            ;
; 19                                           ; 13                            ;
; 20                                           ; 17                            ;
; 21                                           ; 18                            ;
; 22                                           ; 38                            ;
; 23                                           ; 38                            ;
; 24                                           ; 26                            ;
; 25                                           ; 32                            ;
; 26                                           ; 21                            ;
; 27                                           ; 5                             ;
; 28                                           ; 5                             ;
; 29                                           ; 5                             ;
; 30                                           ; 12                            ;
; 31                                           ; 6                             ;
; 32                                           ; 4                             ;
; 33                                           ; 7                             ;
; 34                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; Data[0]                                      ; As input tri-stated                   ;
; Data[1]/ASDO                                 ; As input tri-stated                   ;
; FLASH_nCE/nCSO                               ; As input tri-stated                   ;
; DCLK                                         ; As output driving ground              ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.1 Build 156 04/30/2007 SJ Full Version
    Info: Processing started: Fri May 02 14:00:26 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off arinc_708 -c arinc_708
Info: Selected device EP3C25F324C7 for design "arinc_708"
Warning: The high junction temperature operating condition is not set. Assuming a default value of '85'.
Warning: The low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: The Fitter has identified 1 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 8419 of 8419 atoms in partition Top
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location H4
    Info: Pin ~ALTERA_DATA0~ is reserved at location H3
    Info: Pin ~ALTERA_nCEO~ is reserved at location E18
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 20 pins of 20 total pins
    Info: Pin valid_indata_out not assigned to an exact location on the device
    Info: Pin wren_0_out not assigned to an exact location on the device
    Info: Pin wren_1_out not assigned to an exact location on the device
    Info: Pin tx_sclr_out not assigned to an exact location on the device
    Info: Pin tx_fifo_used_out[0] not assigned to an exact location on the device
    Info: Pin tx_fifo_used_out[1] not assigned to an exact location on the device
    Info: Pin tx_fifo_used_out[2] not assigned to an exact location on the device
    Info: Pin tx_fifo_used_out[3] not assigned to an exact location on the device
    Info: Pin tx_fifo_used_out[4] not assigned to an exact location on the device
    Info: Pin tx_fifo_used_out[5] not assigned to an exact location on the device
    Info: Pin tx_fifo_used_out[6] not assigned to an exact location on the device
    Info: Pin tx_fifo_used_out[7] not assigned to an exact location on the device
    Info: Pin tx_fifo_used_out[8] not assigned to an exact location on the device
    Info: Pin tx_fifo_used_out[9] not assigned to an exact location on the device
    Info: Pin tx_fifo_used_out[10] not assigned to an exact location on the device
    Info: Pin wx_fifo_rdreq_out not assigned to an exact location on the device
    Info: Pin end_of_packet not assigned to an exact location on the device
    Info: Pin int_ena not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin nReset not assigned to an exact location on the device
Info: Automatically promoted node clk~input (placed in PIN F2 (CLK0, DIFFCLK_0p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node nReset~input (placed in PIN F1 (CLK1, DIFFCLK_0n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node comb~2
        Info: Destination node comb~0
Info: Automatically promoted node comb~2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node comb~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing: elapsed time is 00:00:01
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 18 (unused VREF, 2.50 VCCIO, 0 input, 18 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has unused VCCIO pins. 6 total pin(s) used --  14 pins available
        Info: I/O bank number 2 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  25 pins available
        Info: I/O bank number 3 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  31 pins available
        Info: I/O bank number 4 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  32 pins available
        Info: I/O bank number 5 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  23 pins available
        Info: I/O bank number 6 does not use VREF pins and has unused VCCIO pins. 1 total pin(s) used --  19 pins available
        Info: I/O bank number 7 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  33 pins available
        Info: I/O bank number 8 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  32 pins available
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:11
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:27
Info: Estimated most critical path is register to register delay of 11.311 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X23_Y29_N0; Fanout = 35; REG Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|DFFDenominator[5]'
    Info: 2: + IC(0.306 ns) + CELL(0.501 ns) = 0.807 ns; Loc. = LAB_X23_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_7_result_int[0]~26'
    Info: 3: + IC(0.000 ns) + CELL(0.068 ns) = 0.875 ns; Loc. = LAB_X23_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_7_result_int[1]~28'
    Info: 4: + IC(0.000 ns) + CELL(0.068 ns) = 0.943 ns; Loc. = LAB_X23_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_7_result_int[2]~30'
    Info: 5: + IC(0.000 ns) + CELL(0.068 ns) = 1.011 ns; Loc. = LAB_X23_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_7_result_int[3]~32'
    Info: 6: + IC(0.000 ns) + CELL(0.068 ns) = 1.079 ns; Loc. = LAB_X23_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_7_result_int[4]~34'
    Info: 7: + IC(0.000 ns) + CELL(0.068 ns) = 1.147 ns; Loc. = LAB_X23_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_7_result_int[5]~36'
    Info: 8: + IC(0.000 ns) + CELL(0.068 ns) = 1.215 ns; Loc. = LAB_X23_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_7_result_int[6]~38'
    Info: 9: + IC(0.000 ns) + CELL(0.068 ns) = 1.283 ns; Loc. = LAB_X23_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_7_result_int[7]~40'
    Info: 10: + IC(0.000 ns) + CELL(0.546 ns) = 1.829 ns; Loc. = LAB_X23_Y29_N0; Fanout = 9; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_7_result_int[8]~41'
    Info: 11: + IC(0.230 ns) + CELL(0.156 ns) = 2.215 ns; Loc. = LAB_X23_Y29_N0; Fanout = 3; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|StageOut[63]~867'
    Info: 12: + IC(0.450 ns) + CELL(0.491 ns) = 3.156 ns; Loc. = LAB_X24_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_8_result_int[1]~30'
    Info: 13: + IC(0.000 ns) + CELL(0.068 ns) = 3.224 ns; Loc. = LAB_X24_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_8_result_int[2]~32'
    Info: 14: + IC(0.000 ns) + CELL(0.068 ns) = 3.292 ns; Loc. = LAB_X24_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_8_result_int[3]~34'
    Info: 15: + IC(0.000 ns) + CELL(0.068 ns) = 3.360 ns; Loc. = LAB_X24_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_8_result_int[4]~36'
    Info: 16: + IC(0.000 ns) + CELL(0.068 ns) = 3.428 ns; Loc. = LAB_X24_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_8_result_int[5]~38'
    Info: 17: + IC(0.000 ns) + CELL(0.068 ns) = 3.496 ns; Loc. = LAB_X24_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_8_result_int[6]~40'
    Info: 18: + IC(0.000 ns) + CELL(0.068 ns) = 3.564 ns; Loc. = LAB_X24_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_8_result_int[7]~42'
    Info: 19: + IC(0.000 ns) + CELL(0.068 ns) = 3.632 ns; Loc. = LAB_X24_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_8_result_int[8]~44'
    Info: 20: + IC(0.000 ns) + CELL(0.546 ns) = 4.178 ns; Loc. = LAB_X24_Y29_N0; Fanout = 9; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_8_result_int[9]~45'
    Info: 21: + IC(0.450 ns) + CELL(0.156 ns) = 4.784 ns; Loc. = LAB_X25_Y29_N0; Fanout = 3; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|StageOut[73]~874'
    Info: 22: + IC(0.656 ns) + CELL(0.491 ns) = 5.931 ns; Loc. = LAB_X28_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_9_result_int[2]~32'
    Info: 23: + IC(0.000 ns) + CELL(0.068 ns) = 5.999 ns; Loc. = LAB_X28_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_9_result_int[3]~34'
    Info: 24: + IC(0.000 ns) + CELL(0.068 ns) = 6.067 ns; Loc. = LAB_X28_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_9_result_int[4]~36'
    Info: 25: + IC(0.000 ns) + CELL(0.068 ns) = 6.135 ns; Loc. = LAB_X28_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_9_result_int[5]~38'
    Info: 26: + IC(0.000 ns) + CELL(0.068 ns) = 6.203 ns; Loc. = LAB_X28_Y29_N0; Fanout = 2; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_9_result_int[6]~40'
    Info: 27: + IC(0.000 ns) + CELL(0.068 ns) = 6.271 ns; Loc. = LAB_X28_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_9_result_int[7]~42'
    Info: 28: + IC(0.000 ns) + CELL(0.068 ns) = 6.339 ns; Loc. = LAB_X28_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_9_result_int[8]~44'
    Info: 29: + IC(0.000 ns) + CELL(0.546 ns) = 6.885 ns; Loc. = LAB_X28_Y29_N0; Fanout = 9; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_9_result_int[9]~45'
    Info: 30: + IC(0.655 ns) + CELL(0.156 ns) = 7.696 ns; Loc. = LAB_X30_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|StageOut[81]~883'
    Info: 31: + IC(0.450 ns) + CELL(0.491 ns) = 8.637 ns; Loc. = LAB_X29_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_10_result_int[1]~30'
    Info: 32: + IC(0.000 ns) + CELL(0.068 ns) = 8.705 ns; Loc. = LAB_X29_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_10_result_int[2]~32'
    Info: 33: + IC(0.000 ns) + CELL(0.068 ns) = 8.773 ns; Loc. = LAB_X29_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_10_result_int[3]~34'
    Info: 34: + IC(0.000 ns) + CELL(0.068 ns) = 8.841 ns; Loc. = LAB_X29_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_10_result_int[4]~36'
    Info: 35: + IC(0.000 ns) + CELL(0.068 ns) = 8.909 ns; Loc. = LAB_X29_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_10_result_int[5]~38'
    Info: 36: + IC(0.000 ns) + CELL(0.068 ns) = 8.977 ns; Loc. = LAB_X29_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_10_result_int[6]~40'
    Info: 37: + IC(0.000 ns) + CELL(0.068 ns) = 9.045 ns; Loc. = LAB_X29_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_10_result_int[7]~42'
    Info: 38: + IC(0.000 ns) + CELL(0.068 ns) = 9.113 ns; Loc. = LAB_X29_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_10_result_int[8]~44'
    Info: 39: + IC(0.000 ns) + CELL(0.546 ns) = 9.659 ns; Loc. = LAB_X29_Y29_N0; Fanout = 1; COMB Node = 'divider:rx_fifo_used_in_packet_cmp|lpm_divide:lpm_divide_component|lpm_divide_6ht:auto_generated|sign_div_unsign_77i:divider|alt_u_div_pfg:divider|add_sub_10_result_int[9]~45'
    Info: 40: + IC(0.230 ns) + CELL(0.156 ns) = 10.045 ns; Loc. = LAB_X29_Y29_N0; Fanout = 2; COMB Node = 'LessThan2~108'
    Info: 41: + IC(-0.053 ns) + CELL(0.439 ns) = 10.431 ns; Loc. = LAB_X29_Y29_N0; Fanout = 1; COMB Node = 'sts_data~13100'
    Info: 42: + IC(0.095 ns) + CELL(0.291 ns) = 10.817 ns; Loc. = LAB_X29_Y29_N0; Fanout = 1; COMB Node = 'sts_data~13138'
    Info: 43: + IC(0.095 ns) + CELL(0.291 ns) = 11.203 ns; Loc. = LAB_X29_Y29_N0; Fanout = 1; COMB Node = 'sts_data~13140'
    Info: 44: + IC(0.000 ns) + CELL(0.108 ns) = 11.311 ns; Loc. = LAB_X29_Y29_N0; Fanout = 1; REG Node = 'sts_data[0]'
    Info: Total cell delay = 7.747 ns ( 68.49 % )
    Info: Total interconnect delay = 3.564 ns ( 31.51 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 5% of the available device resources. Peak interconnect usage is 23%
    Info: The peak interconnect region extends from location X21_Y11 to location X31_Y22
Info: Fitter routing operations ending: elapsed time is 00:00:09
Info: The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP3C25F324C7 are preliminary
Info: Delay annotation completed successfully
Info: Generated suppressed messages file D:/_WORK_/SKIT/REPOS/mavim3_fpga/INCLUDE/ARINC_708/arinc_708.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Allocated 317 megabytes of memory during processing
    Info: Processing ended: Fri May 02 14:01:36 2014
    Info: Elapsed time: 00:01:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/_WORK_/SKIT/REPOS/mavim3_fpga/INCLUDE/ARINC_708/arinc_708.fit.smsg.


