# 第三章 门电路

## 3 概述
- 门电路实现基本逻辑：与、或、非、与非、或非、异或等；关注静态/动态特性、电压电流、噪声容限、速度与功耗。

## 3.2 半导体二极管门电路
### 3.2.1 半导体二极管的开关特性
- 导通压降约 0.7 V（硅）；反向截止有反向漏电与反向恢复时间。

### 3.2.2 二极管与门
- 有线与/或：二极管实现“或”逻辑，后接反相器得与门；注意二极管压降叠加影响电平裕度。

### 3.2.3 二极管或门
- 直接二极管汇合实现或；输出电平受输入电平与压降限制，扇入受限。

## 3.3 CMOS 门电路
### 3.3.1 MOS 管的开关特性
- NMOS/PMOS 栅控导通；栅漏电极弱电容形成充放电延迟；阈值电压 $$V_T$$ 决定导通条件。

### 3.3.2 CMOS 反相器的电路结构和工作原理
- 互补结构：PMOS 上拉、NMOS 下拉；静态功耗近零；输出摆幅接近 0 ~ V_DD。

### 3.3.3 CMOS 反相器的静态输入特性和输出特性
- 噪声容限：由 Vᵢₗ、Vᵢₕ、Vₒₗ、Vₒₕ 确定；电压传输特性 VTC 有陡峭过渡区。

### 3.3.4 CMOS 反相器的动态特性
- 传播延迟 tₚₗₕ、tₚₕₗ 与上/下拉等效电阻和负载电容相关；上升/下降时间需匹配。

### 3.3.5 其他类型的 CMOS 门电路
- NAND/NOR 由串并联管阵构成；复杂门可由传输门、互补结构实现。

### 3.3.6 CMOS 集成电路的正确使用
- 未用输入需上拉/下拉；ESD 保护；避免长导线造成过大负载；功耗与频率/负载成正比。

### 3.3.7 CMOS 数字集成电路的各种系列
- 例：74HC、74HCT、74LVC 等，关注供电范围、速度、输入兼容性。

## 3.4 TTL 门电路
### 3.4.1 双极型三极管的开关特性
- 饱和与截止两稳态；存储时间决定关断延迟；速度受结电容与载流子存储影响。

### 3.4.2 TTL 反相器的电路结构和工作原理
- 多发射极输入、相位分离与上拉；典型电平 Vₒₕ≈2.4 V，Vₒₗ≈0.4 V。

### 3.4.3 TTL 反相器的静态输入特性和输出特性
- 噪声容限较 CMOS 小；输入电流需求高；扇出由输出电流能力限制。

### 3.4.4 TTL 反相器的动态特性
- 传播延迟比 CMOS 大；肖特基钳位可减小饱和与存储时间，提升速度（74S/74LS）。

### 3.4.5 其他类型的 TTL 门电路
- 开集电极输出可“有线或”；需外接上拉电阻。

### 3.4.6 TTL 数字集成电路的各系列
- 标准 TTL、低功耗 (LS)、肖特基 (S/AS)、高速 CMOS 兼容 (HCT) 等。

## 3.5 ECL 集成电路
### 3.5.1 ECL 电路的基本结构和工作原理
- 差分对共射极逻辑，晶体管不进入饱和，速度极高，电平通常为负电源附近。

### 3.5.2 ECL 集成电路的各系列
- MECL、ECLinPS 等，关注终端匹配与功耗散热。

## 3.6 Bi-CMOS 电路
### 3.6.1 基本结构和工作原理
- 结合 CMOS 低功耗与双极型高驱动；用于驱动能力与速度要求更高的场合。

### 3.6.2 Bi-CMOS 集成电路的各系列
- 典型如 ABT/ALVT 等高驱动系列。

## 3.7 不同类型数字集成电路间的接口
### 3.7.1 CMOS 电路和 TTL 电路的接口
- 电平兼容性：若不兼容可用上拉/下拉、缓冲器或电平转换器；注意高/低电平阈值与电流能力。
