TimeQuest Timing Analyzer report for Data_Extraction_System
Tue Mar 19 23:41:10 2019
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 13. Slow 1200mV 85C Model Setup: 'accessControl:inst5|idx[0]'
 14. Slow 1200mV 85C Model Setup: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'
 15. Slow 1200mV 85C Model Setup: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'
 16. Slow 1200mV 85C Model Setup: 'CLK_50MHz'
 17. Slow 1200mV 85C Model Setup: 'UART_Receiver:inst1|state.IDLE'
 18. Slow 1200mV 85C Model Hold: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'
 19. Slow 1200mV 85C Model Hold: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'
 20. Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 21. Slow 1200mV 85C Model Hold: 'CLK_50MHz'
 22. Slow 1200mV 85C Model Hold: 'UART_Receiver:inst1|state.IDLE'
 23. Slow 1200mV 85C Model Hold: 'accessControl:inst5|idx[0]'
 24. Slow 1200mV 85C Model Metastability Summary
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 32. Slow 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'
 33. Slow 1200mV 0C Model Setup: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'
 34. Slow 1200mV 0C Model Setup: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'
 35. Slow 1200mV 0C Model Setup: 'CLK_50MHz'
 36. Slow 1200mV 0C Model Setup: 'UART_Receiver:inst1|state.IDLE'
 37. Slow 1200mV 0C Model Hold: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'
 38. Slow 1200mV 0C Model Hold: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'
 39. Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 40. Slow 1200mV 0C Model Hold: 'CLK_50MHz'
 41. Slow 1200mV 0C Model Hold: 'UART_Receiver:inst1|state.IDLE'
 42. Slow 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'
 43. Slow 1200mV 0C Model Metastability Summary
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 50. Fast 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'
 51. Fast 1200mV 0C Model Setup: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'
 52. Fast 1200mV 0C Model Setup: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'
 53. Fast 1200mV 0C Model Setup: 'CLK_50MHz'
 54. Fast 1200mV 0C Model Setup: 'UART_Receiver:inst1|state.IDLE'
 55. Fast 1200mV 0C Model Hold: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'
 56. Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 57. Fast 1200mV 0C Model Hold: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'
 58. Fast 1200mV 0C Model Hold: 'UART_Receiver:inst1|state.IDLE'
 59. Fast 1200mV 0C Model Hold: 'CLK_50MHz'
 60. Fast 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'
 61. Fast 1200mV 0C Model Metastability Summary
 62. Multicorner Timing Analysis Summary
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths Summary
 73. Clock Status Summary
 74. Unconstrained Input Ports
 75. Unconstrained Output Ports
 76. Unconstrained Input Ports
 77. Unconstrained Output Ports
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; Data_Extraction_System                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.59        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.8%      ;
;     Processor 3            ;  13.9%      ;
;     Processor 4            ;  13.1%      ;
;     Processors 5-12        ;   2.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------+
; Clock Name                                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                ;
+----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------+
; accessControl:inst5|idx[0]                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { accessControl:inst5|idx[0] }                         ;
; CLK_50MHz                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50MHz }                                          ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIVIDER:inst20|CLK_OUT }                         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] } ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] }   ;
; UART_Receiver:inst1|state.IDLE                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_Receiver:inst1|state.IDLE }                     ;
+----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 151.24 MHz ; 151.24 MHz      ; CLK_DIVIDER:inst20|CLK_OUT                         ;                                                               ;
; 479.85 MHz ; 479.85 MHz      ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ;                                                               ;
; 498.01 MHz ; 250.0 MHz       ; CLK_50MHz                                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 560.54 MHz ; 560.54 MHz      ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ;                                                               ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT                         ; -5.612 ; -1837.978     ;
; accessControl:inst5|idx[0]                         ; -2.704 ; -4.973        ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -2.215 ; -2.215        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; -2.162 ; -2.162        ;
; CLK_50MHz                                          ; -1.008 ; -4.384        ;
; UART_Receiver:inst1|state.IDLE                     ; -0.541 ; -4.091        ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0.000 ; 0.000         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.227 ; 0.000         ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; 0.285 ; 0.000         ;
; CLK_50MHz                                          ; 0.342 ; 0.000         ;
; UART_Receiver:inst1|state.IDLE                     ; 0.393 ; 0.000         ;
; accessControl:inst5|idx[0]                         ; 2.074 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_50MHz                                          ; -3.000 ; -10.000       ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; -2.174 ; -920.392      ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0.373  ; 0.000         ;
; UART_Receiver:inst1|state.IDLE                     ; 0.374  ; 0.000         ;
; accessControl:inst5|idx[0]                         ; 0.390  ; 0.000         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.411  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                         ;
+--------+----------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -5.612 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.544      ;
; -5.536 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.468      ;
; -5.492 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.424      ;
; -5.457 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.389      ;
; -5.412 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.344      ;
; -5.410 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.341      ;
; -5.410 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.341      ;
; -5.390 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.322      ;
; -5.381 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.313      ;
; -5.360 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.292      ;
; -5.334 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.265      ;
; -5.334 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.265      ;
; -5.320 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[6]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.252      ;
; -5.314 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.246      ;
; -5.290 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.221      ;
; -5.290 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.221      ;
; -5.284 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.216      ;
; -5.270 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.202      ;
; -5.266 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[7]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.198      ;
; -5.255 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.186      ;
; -5.255 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.186      ;
; -5.240 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.172      ;
; -5.235 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.167      ;
; -5.229 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.160      ;
; -5.223 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[8]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.155      ;
; -5.210 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.141      ;
; -5.210 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.141      ;
; -5.209 ; accessControl:inst5|idx[5]                               ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 6.156      ;
; -5.205 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.137      ;
; -5.191 ; accessControl:inst5|idx[7]                               ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 6.138      ;
; -5.190 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.122      ;
; -5.181 ; accessControl:inst5|idx[9]                               ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 6.128      ;
; -5.179 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.110      ;
; -5.179 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.110      ;
; -5.160 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.092      ;
; -5.159 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.091      ;
; -5.158 ; accessControl:inst5|idx[6]                               ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 6.105      ;
; -5.157 ; accessControl:inst5|idx[5]                               ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 6.107      ;
; -5.156 ; accessControl:inst5|idx[14]                              ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 6.103      ;
; -5.153 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.084      ;
; -5.149 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[9]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.081      ;
; -5.147 ; accessControl:inst5|idx[7]                               ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 6.097      ;
; -5.145 ; accessControl:inst5|idx[5]                               ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.085      ;
; -5.131 ; accessControl:inst5|idx[9]                               ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 6.081      ;
; -5.129 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.061      ;
; -5.129 ; accessControl:inst5|idx[14]                              ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 6.079      ;
; -5.128 ; accessControl:inst5|idx[5]                               ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.044     ; 6.079      ;
; -5.127 ; accessControl:inst5|idx[7]                               ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.067      ;
; -5.122 ; accessControl:inst5|idx[5]                               ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 6.069      ;
; -5.118 ; accessControl:inst5|idx[5]                               ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.058      ;
; -5.118 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[6]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.049      ;
; -5.118 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[6]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.049      ;
; -5.117 ; accessControl:inst5|idx[5]                               ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.057      ;
; -5.117 ; accessControl:inst5|idx[9]                               ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.057      ;
; -5.112 ; accessControl:inst5|idx[5]                               ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 6.062      ;
; -5.110 ; accessControl:inst5|idx[7]                               ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.044     ; 6.061      ;
; -5.109 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.040      ;
; -5.106 ; accessControl:inst5|idx[6]                               ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 6.056      ;
; -5.104 ; accessControl:inst5|idx[7]                               ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 6.051      ;
; -5.100 ; accessControl:inst5|idx[13]                              ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 6.047      ;
; -5.100 ; accessControl:inst5|idx[7]                               ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.040      ;
; -5.100 ; accessControl:inst5|idx[9]                               ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.044     ; 6.051      ;
; -5.099 ; accessControl:inst5|idx[7]                               ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.039      ;
; -5.098 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[6]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.030      ;
; -5.096 ; accessControl:inst5|idx[12]                              ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 6.043      ;
; -5.094 ; accessControl:inst5|idx[6]                               ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.034      ;
; -5.094 ; accessControl:inst5|idx[7]                               ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 6.044      ;
; -5.094 ; accessControl:inst5|idx[9]                               ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 6.041      ;
; -5.092 ; accessControl:inst5|idx[14]                              ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.032      ;
; -5.090 ; accessControl:inst5|idx[14]                              ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.044     ; 6.041      ;
; -5.090 ; accessControl:inst5|idx[9]                               ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.030      ;
; -5.089 ; accessControl:inst5|idx[9]                               ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.029      ;
; -5.084 ; accessControl:inst5|idx[9]                               ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 6.034      ;
; -5.077 ; accessControl:inst5|idx[6]                               ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.044     ; 6.028      ;
; -5.074 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 6.005      ;
; -5.073 ; accessControl:inst5|idx[13]                              ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 6.023      ;
; -5.071 ; accessControl:inst5|idx[6]                               ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 6.018      ;
; -5.070 ; accessControl:inst5|idx[5]                               ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 6.017      ;
; -5.069 ; accessControl:inst5|idx[14]                              ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 6.016      ;
; -5.068 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[6]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 6.000      ;
; -5.067 ; accessControl:inst5|idx[6]                               ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.007      ;
; -5.066 ; accessControl:inst5|idx[6]                               ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.006      ;
; -5.065 ; accessControl:inst5|idx[12]                              ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 6.015      ;
; -5.065 ; accessControl:inst5|idx[14]                              ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.005      ;
; -5.064 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[7]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 5.995      ;
; -5.064 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[7]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 5.995      ;
; -5.064 ; accessControl:inst5|idx[14]                              ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 6.004      ;
; -5.061 ; accessControl:inst5|idx[6]                               ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 6.011      ;
; -5.059 ; accessControl:inst5|idx[14]                              ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 6.009      ;
; -5.056 ; accessControl:inst5|idx[5]                               ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 6.006      ;
; -5.052 ; accessControl:inst5|idx[7]                               ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 5.999      ;
; -5.045 ; accessControl:inst5|idx[8]                               ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 5.992      ;
; -5.044 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[7]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.976      ;
; -5.042 ; accessControl:inst5|idx[7]                               ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 5.992      ;
; -5.042 ; accessControl:inst5|idx[9]                               ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 5.989      ;
; -5.036 ; accessControl:inst5|idx[13]                              ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 5.976      ;
; -5.034 ; accessControl:inst5|idx[13]                              ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.044     ; 5.985      ;
; -5.032 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[11] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.964      ;
; -5.032 ; accessControl:inst5|idx[12]                              ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 5.972      ;
; -5.029 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2]  ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.064     ; 5.960      ;
+--------+----------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                  ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.704 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.500        ; -1.707     ; 0.614      ;
; -2.269 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -1.750     ; 0.615      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'                                                                                                                                                                                   ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -2.215 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; -0.012     ; 1.946      ;
; -1.994 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; -0.012     ; 1.725      ;
; -1.862 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; -0.012     ; 1.593      ;
; -0.542 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 1.216      ; 1.710      ;
; -0.124 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 1.000        ; 1.216      ; 1.792      ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'                                                                                                                                                                             ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -2.162 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.015      ; 1.891      ;
; -2.133 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.015      ; 1.862      ;
; -1.998 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.015      ; 1.727      ;
; -0.392 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 1.247      ; 1.562      ;
; 0.061  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 1.000        ; 1.247      ; 1.609      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_50MHz'                                                                                                       ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.008 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.940      ;
; -1.005 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.937      ;
; -0.837 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.769      ;
; -0.836 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.768      ;
; -0.827 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.759      ;
; -0.809 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.741      ;
; -0.768 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.438     ; 1.325      ;
; -0.758 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.438     ; 1.315      ;
; -0.696 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.628      ;
; -0.693 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.625      ;
; -0.668 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.600      ;
; -0.540 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.472      ;
; -0.525 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.457      ;
; -0.517 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.449      ;
; -0.456 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.748      ;
; -0.456 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.438     ; 1.013      ;
; -0.444 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.438     ; 1.001      ;
; -0.396 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.328      ;
; -0.377 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.309      ;
; -0.314 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.606      ;
; -0.253 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.185      ;
; -0.253 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.185      ;
; -0.176 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.468      ;
; -0.100 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.032      ;
; -0.097 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.029      ;
; -0.054 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.346      ;
; -0.039 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.971      ;
; 0.258  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.078     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART_Receiver:inst1|state.IDLE'                                                                                                           ;
+--------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+
; -0.541 ; UART_Receiver:inst1|Rxd[2] ; UART_Receiver:inst1|oRx[2] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.066      ; 0.888      ;
; -0.530 ; UART_Receiver:inst1|Rxd[4] ; UART_Receiver:inst1|oRx[4] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.081      ; 0.888      ;
; -0.515 ; UART_Receiver:inst1|Rxd[1] ; UART_Receiver:inst1|oRx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.066      ; 0.860      ;
; -0.513 ; UART_Receiver:inst1|Rxd[3] ; UART_Receiver:inst1|oRx[3] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.066      ; 0.856      ;
; -0.503 ; UART_Receiver:inst1|Rxd[0] ; UART_Receiver:inst1|oRx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.080      ; 0.862      ;
; -0.499 ; UART_Receiver:inst1|Rxd[6] ; UART_Receiver:inst1|oRx[6] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.081      ; 0.858      ;
; -0.496 ; UART_Receiver:inst1|Rxd[5] ; UART_Receiver:inst1|oRx[5] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.081      ; 0.858      ;
; -0.494 ; UART_Receiver:inst1|Rxd[7] ; UART_Receiver:inst1|oRx[7] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.081      ; 0.856      ;
+--------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'                                                                                                                                                                             ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.000 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.000        ; 1.352      ; 1.551      ;
; 0.456 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 1.352      ; 1.507      ;
; 1.904 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.186      ; 1.600      ;
; 2.000 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.186      ; 1.696      ;
; 2.012 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.186      ; 1.708      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'                                                                                                                                                                                   ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.227 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.000        ; 1.269      ; 1.695      ;
; 0.657 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 1.269      ; 1.625      ;
; 1.822 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.108      ; 1.440      ;
; 1.914 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.108      ; 1.532      ;
; 2.180 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.108      ; 1.798      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                                                              ; Launch Clock                                       ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+
; 0.285 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[0]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.796      ;
; 0.287 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[9]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.152      ; 3.805      ;
; 0.288 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[3]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.801      ;
; 0.291 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[7]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.163      ; 3.820      ;
; 0.305 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|rx_data[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ecc1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.413      ; 0.905      ;
; 0.316 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[2]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.163      ; 3.845      ;
; 0.322 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|rx_data[4] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ecc1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.413      ; 0.922      ;
; 0.326 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[4]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.163      ; 3.855      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[27]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[16]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[17]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[18]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[19]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[20]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[21]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[22]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[23]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[24]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[25]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[26]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[30]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[28]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[29]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.327 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[31]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.147      ; 3.840      ;
; 0.335 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[4]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.846      ;
; 0.335 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[5]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.846      ;
; 0.335 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[6]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.846      ;
; 0.335 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[7]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.846      ;
; 0.335 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[8]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.846      ;
; 0.335 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[9]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.846      ;
; 0.335 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[10]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.846      ;
; 0.335 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[11]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.846      ;
; 0.335 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[12]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.846      ;
; 0.335 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[13]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.846      ;
; 0.335 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[14]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.846      ;
; 0.335 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[15]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.846      ;
; 0.342 ; spi_master1:inst11|state_csl                             ; spi_master1:inst11|state_csl                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.078      ; 0.577      ;
; 0.343 ; spi_master1:inst11|dwReg[2]                              ; spi_master1:inst11|dwReg[2]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; spi_master1:inst11|dwReg[1]                              ; spi_master1:inst11|dwReg[1]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; spi_master1:inst11|dwReg[0]                              ; spi_master1:inst11|dwReg[0]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; spi_master1:inst11|dwReg[3]                              ; spi_master1:inst11|dwReg[3]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; spi_master1:inst11|dwReg[7]                              ; spi_master1:inst11|dwReg[7]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; spi_master1:inst11|dwReg[6]                              ; spi_master1:inst11|dwReg[6]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; spi_master1:inst11|dwReg[5]                              ; spi_master1:inst11|dwReg[5]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; spi_master1:inst11|dwReg[4]                              ; spi_master1:inst11|dwReg[4]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; UART_Receiver:inst1|bPointer[2]                          ; UART_Receiver:inst1|bPointer[2]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csh    ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; IMU_Extraction_Block:inst|spi_master1:inst4|rtl          ; IMU_Extraction_Block:inst|spi_master1:inst4|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_clk  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_clk                                                                              ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]                                                                                     ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.153      ; 3.862      ;
; 0.343 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csl  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csl                                                                              ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csh  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csh                                                                              ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; spi_master1:inst11|state_csh                             ; spi_master1:inst11|state_csh                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.348 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|FS[1]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.377      ; 0.912      ;
; 0.356 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]       ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]                                                                                   ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.867      ;
; 0.356 ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csl    ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; UART_Transmitter:inst2|bPointer[1]                       ; UART_Transmitter:inst2|bPointer[1]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_Transmitter:inst2|bPointer[2]                       ; UART_Transmitter:inst2|bPointer[2]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_Transmitter:inst2|state.Txstpb                      ; UART_Transmitter:inst2|state.Txstpb                                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_Transmitter:inst2|bPointer[0]                       ; UART_Transmitter:inst2|bPointer[0]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_Transmitter:inst2|state.IDLE                        ; UART_Transmitter:inst2|state.IDLE                                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_Transmitter:inst2|clkcount[3]                       ; UART_Transmitter:inst2|clkcount[3]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_Transmitter:inst2|clkcount[2]                       ; UART_Transmitter:inst2|clkcount[2]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_Transmitter:inst2|clkcount[1]                       ; UART_Transmitter:inst2|clkcount[1]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[31] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[31]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[0]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[1]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[2]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[3]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[4]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[5]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[6]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[7]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|DEStx:inst15|state.IDLE        ; IMU_Extraction_Block:inst|DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|DEStx:inst15|state.RDY2SND     ; IMU_Extraction_Block:inst|DEStx:inst15|state.RDY2SND                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|DEStx:inst15|state.W4BFFRtx    ; IMU_Extraction_Block:inst|DEStx:inst15|state.W4BFFRtx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|DEStx:inst15|state.WAITINGtx   ; IMU_Extraction_Block:inst|DEStx:inst15|state.WAITINGtx                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|DESrx:inst|state.W4BFFRrx      ; IMU_Extraction_Block:inst|DESrx:inst|state.W4BFFRrx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|DESrx:inst|state.WAITINGrx     ; IMU_Extraction_Block:inst|DESrx:inst|state.WAITINGrx                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|DESrx:inst|state.IDLE          ; IMU_Extraction_Block:inst|DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[0]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.163      ; 3.886      ;
; 0.357 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[11]                                                                                                      ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.152      ; 3.875      ;
; 0.357 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|wt         ; IMU_Extraction_Block1:inst3|spi_master1:inst4|wt                                                                                     ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|StartTx    ; IMU_Extraction_Block1:inst3|spi_master1:inst4|StartTx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|spi_master1:inst4|wt           ; IMU_Extraction_Block:inst|spi_master1:inst4|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx      ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst11|wt                                    ; spi_master1:inst11|wt                                                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst11|StartTx                               ; spi_master1:inst11|StartTx                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; UART_Receiver:inst1|Rxd[7]                               ; UART_Receiver:inst1|Rxd[7]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_Receiver:inst1|Rxd[6]                               ; UART_Receiver:inst1|Rxd[6]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_Receiver:inst1|Rxd[5]                               ; UART_Receiver:inst1|Rxd[5]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_Receiver:inst1|Rxd[4]                               ; UART_Receiver:inst1|Rxd[4]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_Receiver:inst1|Rxd[3]                               ; UART_Receiver:inst1|Rxd[3]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_Receiver:inst1|Rxd[2]                               ; UART_Receiver:inst1|Rxd[2]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_Receiver:inst1|Rxd[1]                               ; UART_Receiver:inst1|Rxd[1]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_Receiver:inst1|Rxd[0]                               ; UART_Receiver:inst1|Rxd[0]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_Receiver:inst1|state.Rxdb                           ; UART_Receiver:inst1|state.Rxdb                                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_Receiver:inst1|bPointer[1]                          ; UART_Receiver:inst1|bPointer[1]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_Receiver:inst1|bPointer[0]                          ; UART_Receiver:inst1|bPointer[0]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_Receiver:inst1|state.Rxstpb                         ; UART_Receiver:inst1|state.Rxstpb                                                                                                     ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_50MHz'                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.078      ; 0.577      ;
; 0.355 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 0.950      ;
; 0.357 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.580      ;
; 0.475 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 1.070      ;
; 0.549 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 1.144      ;
; 0.566 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 1.161      ;
; 0.634 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.854      ;
; 0.651 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.871      ;
; 0.682 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.902      ;
; 0.689 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.909      ;
; 0.690 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.910      ;
; 0.752 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.972      ;
; 0.753 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.973      ;
; 0.787 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.007      ;
; 0.788 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.008      ;
; 0.800 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.020      ;
; 0.880 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.100      ;
; 0.889 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.109      ;
; 0.890 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.110      ;
; 0.925 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.145      ;
; 0.925 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.297     ; 0.785      ;
; 0.926 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.297     ; 0.786      ;
; 0.986 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.206      ;
; 1.084 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.304      ;
; 1.186 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.406      ;
; 1.220 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.297     ; 1.080      ;
; 1.224 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.444      ;
; 1.309 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.297     ; 1.169      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART_Receiver:inst1|state.IDLE'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+
; 0.393 ; UART_Receiver:inst1|Rxd[6] ; UART_Receiver:inst1|oRx[6] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.359      ; 0.772      ;
; 0.393 ; UART_Receiver:inst1|Rxd[5] ; UART_Receiver:inst1|oRx[5] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.359      ; 0.772      ;
; 0.394 ; UART_Receiver:inst1|Rxd[0] ; UART_Receiver:inst1|oRx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.357      ; 0.771      ;
; 0.395 ; UART_Receiver:inst1|Rxd[7] ; UART_Receiver:inst1|oRx[7] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.359      ; 0.774      ;
; 0.411 ; UART_Receiver:inst1|Rxd[3] ; UART_Receiver:inst1|oRx[3] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.343      ; 0.774      ;
; 0.411 ; UART_Receiver:inst1|Rxd[1] ; UART_Receiver:inst1|oRx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.343      ; 0.774      ;
; 0.424 ; UART_Receiver:inst1|Rxd[4] ; UART_Receiver:inst1|oRx[4] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.359      ; 0.803      ;
; 0.441 ; UART_Receiver:inst1|Rxd[2] ; UART_Receiver:inst1|oRx[2] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.343      ; 0.804      ;
+-------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                  ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 2.074 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -1.538     ; 0.546      ;
; 2.519 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; -0.500       ; -1.483     ; 0.546      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                 ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 169.26 MHz ; 169.26 MHz      ; CLK_DIVIDER:inst20|CLK_OUT                         ;                                                               ;
; 518.67 MHz ; 518.67 MHz      ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ;                                                               ;
; 559.28 MHz ; 250.0 MHz       ; CLK_50MHz                                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 599.52 MHz ; 599.52 MHz      ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ;                                                               ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT                         ; -4.908 ; -1546.527     ;
; accessControl:inst5|idx[0]                         ; -2.391 ; -4.312        ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -1.979 ; -1.979        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; -1.904 ; -1.904        ;
; CLK_50MHz                                          ; -0.788 ; -3.127        ;
; UART_Receiver:inst1|state.IDLE                     ; -0.380 ; -2.831        ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0.004 ; 0.000         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.198 ; 0.000         ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; 0.227 ; 0.000         ;
; CLK_50MHz                                          ; 0.299 ; 0.000         ;
; UART_Receiver:inst1|state.IDLE                     ; 0.358 ; 0.000         ;
; accessControl:inst5|idx[0]                         ; 1.861 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_50MHz                                          ; -3.000 ; -10.000       ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; -2.174 ; -920.392      ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0.408  ; 0.000         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.430  ; 0.000         ;
; accessControl:inst5|idx[0]                         ; 0.435  ; 0.000         ;
; UART_Receiver:inst1|state.IDLE                     ; 0.455  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                         ;
+--------+---------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.908 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.846      ;
; -4.848 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.786      ;
; -4.804 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.742      ;
; -4.773 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.711      ;
; -4.738 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.676      ;
; -4.710 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.648      ;
; -4.705 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.642      ;
; -4.705 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.642      ;
; -4.683 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.621      ;
; -4.659 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[6] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.597      ;
; -4.657 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.595      ;
; -4.645 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.582      ;
; -4.645 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.582      ;
; -4.623 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.561      ;
; -4.610 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[7] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.548      ;
; -4.601 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.538      ;
; -4.601 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.538      ;
; -4.598 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.551      ;
; -4.597 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.535      ;
; -4.586 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.539      ;
; -4.579 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.517      ;
; -4.578 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.531      ;
; -4.575 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[8] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.513      ;
; -4.573 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.529      ;
; -4.570 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.507      ;
; -4.570 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.507      ;
; -4.562 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.515      ;
; -4.561 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.517      ;
; -4.553 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.491      ;
; -4.553 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.509      ;
; -4.550 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.506      ;
; -4.548 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.486      ;
; -4.539 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.492      ;
; -4.538 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.475      ;
; -4.538 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.494      ;
; -4.538 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.494      ;
; -4.535 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.472      ;
; -4.535 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.472      ;
; -4.530 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.486      ;
; -4.530 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.486      ;
; -4.527 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.480      ;
; -4.525 ; accessControl:inst5|idx[13]                             ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.478      ;
; -4.524 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.470      ;
; -4.522 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.460      ;
; -4.519 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.472      ;
; -4.518 ; accessControl:inst5|idx[12]                             ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.471      ;
; -4.517 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.470      ;
; -4.513 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.469      ;
; -4.513 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.451      ;
; -4.512 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.458      ;
; -4.510 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[9] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.448      ;
; -4.510 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.456      ;
; -4.507 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.444      ;
; -4.507 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.444      ;
; -4.505 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.458      ;
; -4.504 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.450      ;
; -4.504 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.450      ;
; -4.502 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.448      ;
; -4.501 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.457      ;
; -4.501 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.457      ;
; -4.500 ; accessControl:inst5|idx[13]                             ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.456      ;
; -4.493 ; accessControl:inst5|idx[12]                             ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.449      ;
; -4.493 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.449      ;
; -4.493 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.449      ;
; -4.492 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.438      ;
; -4.490 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.436      ;
; -4.488 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.444      ;
; -4.487 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.425      ;
; -4.486 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.432      ;
; -4.486 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.432      ;
; -4.485 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.423      ;
; -4.485 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.441      ;
; -4.484 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.430      ;
; -4.482 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.428      ;
; -4.478 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.415      ;
; -4.477 ; accessControl:inst5|idx[13]                             ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.433      ;
; -4.476 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.432      ;
; -4.475 ; accessControl:inst5|idx[8]                              ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.428      ;
; -4.470 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.423      ;
; -4.470 ; accessControl:inst5|idx[12]                             ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.426      ;
; -4.468 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.424      ;
; -4.466 ; accessControl:inst5|idx[13]                             ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.419      ;
; -4.465 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.411      ;
; -4.461 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[4]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.417      ;
; -4.460 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.413      ;
; -4.459 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 5.397      ;
; -4.459 ; accessControl:inst5|idx[12]                             ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.412      ;
; -4.458 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.411      ;
; -4.456 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[6] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.393      ;
; -4.456 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[6] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 5.393      ;
; -4.456 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.412      ;
; -4.453 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.406      ;
; -4.451 ; accessControl:inst5|idx[13]                             ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.397      ;
; -4.450 ; accessControl:inst5|idx[8]                              ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.406      ;
; -4.450 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.403      ;
; -4.449 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[2]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.405      ;
; -4.449 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[4]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.405      ;
; -4.446 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.402      ;
; -4.444 ; accessControl:inst5|idx[12]                             ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.390      ;
; -4.441 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.049     ; 5.387      ;
+--------+---------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.391 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.500        ; -1.555     ; 0.547      ;
; -1.921 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -1.565     ; 0.548      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'                                                                                                                                                                                    ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -1.979 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; -0.040     ; 1.756      ;
; -1.762 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; -0.040     ; 1.539      ;
; -1.639 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; -0.040     ; 1.416      ;
; -0.464 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 1.084      ; 1.555      ;
; -0.002 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 1.000        ; 1.084      ; 1.593      ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'                                                                                                                                                                              ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -1.904 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; -0.016     ; 1.684      ;
; -1.876 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; -0.016     ; 1.656      ;
; -1.796 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; -0.016     ; 1.576      ;
; -0.334 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 1.112      ; 1.432      ;
; 0.165  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 1.000        ; 1.112      ; 1.433      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.788 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.728      ;
; -0.783 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.723      ;
; -0.649 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.589      ;
; -0.647 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.587      ;
; -0.629 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.569      ;
; -0.607 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.547      ;
; -0.569 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.386     ; 1.178      ;
; -0.569 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.386     ; 1.178      ;
; -0.510 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.450      ;
; -0.508 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.448      ;
; -0.505 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.445      ;
; -0.387 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.327      ;
; -0.371 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.311      ;
; -0.349 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.289      ;
; -0.291 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.386     ; 0.900      ;
; -0.288 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.546      ;
; -0.286 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.386     ; 0.895      ;
; -0.249 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.189      ;
; -0.219 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.159      ;
; -0.166 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.424      ;
; -0.106 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.046      ;
; -0.106 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.046      ;
; -0.050 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.308      ;
; 0.015  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.925      ;
; 0.025  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.915      ;
; 0.060  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.198      ;
; 0.079  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.861      ;
; 0.344  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.068     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART_Receiver:inst1|state.IDLE'                                                                                                            ;
+--------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+
; -0.380 ; UART_Receiver:inst1|Rxd[2] ; UART_Receiver:inst1|oRx[2] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.059      ; 0.792      ;
; -0.369 ; UART_Receiver:inst1|Rxd[4] ; UART_Receiver:inst1|oRx[4] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.073      ; 0.792      ;
; -0.358 ; UART_Receiver:inst1|Rxd[1] ; UART_Receiver:inst1|oRx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.059      ; 0.768      ;
; -0.355 ; UART_Receiver:inst1|Rxd[3] ; UART_Receiver:inst1|oRx[3] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.059      ; 0.763      ;
; -0.349 ; UART_Receiver:inst1|Rxd[0] ; UART_Receiver:inst1|oRx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.071      ; 0.771      ;
; -0.344 ; UART_Receiver:inst1|Rxd[6] ; UART_Receiver:inst1|oRx[6] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.073      ; 0.767      ;
; -0.340 ; UART_Receiver:inst1|Rxd[5] ; UART_Receiver:inst1|oRx[5] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.073      ; 0.766      ;
; -0.336 ; UART_Receiver:inst1|Rxd[7] ; UART_Receiver:inst1|oRx[7] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.073      ; 0.762      ;
+--------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'                                                                                                                                                                              ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.004 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.000        ; 1.200      ; 1.384      ;
; 0.500 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 1.200      ; 1.380      ;
; 1.788 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.132      ; 1.430      ;
; 1.903 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.132      ; 1.545      ;
; 1.915 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.132      ; 1.557      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'                                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.198 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.000        ; 1.129      ; 1.507      ;
; 0.673 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 1.129      ; 1.482      ;
; 1.741 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.065      ; 1.316      ;
; 1.823 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.065      ; 1.398      ;
; 2.043 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.065      ; 1.618      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                                                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.227 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[0]                                                                                                           ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.834      ; 3.395      ;
; 0.237 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[3]                                                                                                           ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.407      ;
; 0.264 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[9]                                                                                                       ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.841      ; 3.439      ;
; 0.270 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[4]                                                                                                           ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.834      ; 3.438      ;
; 0.270 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[5]                                                                                                           ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.834      ; 3.438      ;
; 0.270 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[6]                                                                                                           ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.834      ; 3.438      ;
; 0.270 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[7]                                                                                                           ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.834      ; 3.438      ;
; 0.270 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[8]                                                                                                           ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.834      ; 3.438      ;
; 0.270 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[9]                                                                                                           ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.834      ; 3.438      ;
; 0.270 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[10]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.834      ; 3.438      ;
; 0.270 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[11]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.834      ; 3.438      ;
; 0.270 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[12]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.834      ; 3.438      ;
; 0.270 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[13]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.834      ; 3.438      ;
; 0.270 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[14]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.834      ; 3.438      ;
; 0.270 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[15]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.834      ; 3.438      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[27]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[16]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[17]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[18]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[19]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[20]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[21]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[22]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[23]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[24]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[25]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[26]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[30]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[28]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[29]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.275 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[31]                                                                                                          ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.836      ; 3.445      ;
; 0.276 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[7]                                                                                                       ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.852      ; 3.462      ;
; 0.290 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|state.SEARCH                                                                                                     ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.833      ; 3.457      ;
; 0.290 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|state.WAITING                                                                                                    ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.833      ; 3.457      ;
; 0.292 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|state.STRT                                                                                                       ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.833      ; 3.459      ;
; 0.294 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|rx_data[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ecc1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.373      ; 0.836      ;
; 0.295 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[2]                                                                                                       ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.851      ; 3.480      ;
; 0.297 ; UART_Receiver:inst1|bPointer[2]                          ; UART_Receiver:inst1|bPointer[2]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csh    ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_clk  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_clk                                                                              ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; spi_master1:inst11|dwReg[2]                              ; spi_master1:inst11|dwReg[2]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; spi_master1:inst11|dwReg[1]                              ; spi_master1:inst11|dwReg[1]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; spi_master1:inst11|dwReg[0]                              ; spi_master1:inst11|dwReg[0]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; spi_master1:inst11|dwReg[3]                              ; spi_master1:inst11|dwReg[3]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; spi_master1:inst11|dwReg[7]                              ; spi_master1:inst11|dwReg[7]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; spi_master1:inst11|dwReg[6]                              ; spi_master1:inst11|dwReg[6]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; spi_master1:inst11|dwReg[5]                              ; spi_master1:inst11|dwReg[5]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; spi_master1:inst11|dwReg[4]                              ; spi_master1:inst11|dwReg[4]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; spi_master1:inst11|state_csh                             ; spi_master1:inst11|state_csh                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; IMU_Extraction_Block:inst|spi_master1:inst4|rtl          ; IMU_Extraction_Block:inst|spi_master1:inst4|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csh  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csh                                                                              ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst11|state_csl                             ; spi_master1:inst11|state_csl                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csl  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csl                                                                              ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.067      ; 0.511      ;
; 0.303 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[4]                                                                                                       ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.851      ; 3.488      ;
; 0.310 ; UART_Transmitter:inst2|bPointer[1]                       ; UART_Transmitter:inst2|bPointer[1]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; UART_Transmitter:inst2|bPointer[2]                       ; UART_Transmitter:inst2|bPointer[2]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; UART_Transmitter:inst2|state.Txstpb                      ; UART_Transmitter:inst2|state.Txstpb                                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; UART_Transmitter:inst2|bPointer[0]                       ; UART_Transmitter:inst2|bPointer[0]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; UART_Transmitter:inst2|state.IDLE                        ; UART_Transmitter:inst2|state.IDLE                                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[20] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[20]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|FS[1]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|FS[1]                                                                                     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|Rxd[7]                               ; UART_Receiver:inst1|Rxd[7]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|Rxd[6]                               ; UART_Receiver:inst1|Rxd[6]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|Rxd[5]                               ; UART_Receiver:inst1|Rxd[5]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|Rxd[4]                               ; UART_Receiver:inst1|Rxd[4]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|Rxd[3]                               ; UART_Receiver:inst1|Rxd[3]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|Rxd[2]                               ; UART_Receiver:inst1|Rxd[2]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|Rxd[1]                               ; UART_Receiver:inst1|Rxd[1]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|Rxd[0]                               ; UART_Receiver:inst1|Rxd[0]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|state.Rxdb                           ; UART_Receiver:inst1|state.Rxdb                                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|bPointer[1]                          ; UART_Receiver:inst1|bPointer[1]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|bPointer[0]                          ; UART_Receiver:inst1|bPointer[0]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|state.Rxstpb                         ; UART_Receiver:inst1|state.Rxstpb                                                                                                     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|clkcount[1]                          ; UART_Receiver:inst1|clkcount[1]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Receiver:inst1|clkcount[2]                          ; UART_Receiver:inst1|clkcount[2]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Transmitter:inst2|clkcount[3]                       ; UART_Transmitter:inst2|clkcount[3]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Transmitter:inst2|clkcount[2]                       ; UART_Transmitter:inst2|clkcount[2]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_Transmitter:inst2|clkcount[1]                       ; UART_Transmitter:inst2|clkcount[1]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; accessControl:inst5|dataOut[13]                          ; accessControl:inst5|dataOut[13]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[31] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[31]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[0]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[1]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[2]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[3]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[4]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[5]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[6]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[7]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; accessControl:inst5|state.SEARCH                         ; accessControl:inst5|state.SEARCH                                                                                                     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; accessControl:inst5|state.WAITING                        ; accessControl:inst5|state.WAITING                                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block1:inst3|DEStx:inst15|state.W4BFFRtx  ; IMU_Extraction_Block1:inst3|DEStx:inst15|state.W4BFFRtx                                                                              ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block1:inst3|DEStx:inst15|state.IDLE      ; IMU_Extraction_Block1:inst3|DEStx:inst15|state.IDLE                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block1:inst3|DEStx:inst15|state.WAITINGtx ; IMU_Extraction_Block1:inst3|DEStx:inst15|state.WAITINGtx                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[1]       ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[1]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block1:inst3|DESrx:inst|state.W4BFFRrx    ; IMU_Extraction_Block1:inst3|DESrx:inst|state.W4BFFRrx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block1:inst3|DESrx:inst|state.WAITINGrx   ; IMU_Extraction_Block1:inst3|DESrx:inst|state.WAITINGrx                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block1:inst3|DESrx:inst|state.IDLE        ; IMU_Extraction_Block1:inst3|DESrx:inst|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block:inst|DEStx:inst15|state.IDLE        ; IMU_Extraction_Block:inst|DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block:inst|DEStx:inst15|state.RDY2SND     ; IMU_Extraction_Block:inst|DEStx:inst15|state.RDY2SND                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; IMU_Extraction_Block:inst|DEStx:inst15|state.W4BFFRtx    ; IMU_Extraction_Block:inst|DEStx:inst15|state.W4BFFRtx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.519      ;
; 0.326 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 0.856      ;
; 0.434 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 0.964      ;
; 0.503 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 1.033      ;
; 0.514 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 1.044      ;
; 0.568 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.767      ;
; 0.579 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.778      ;
; 0.614 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.813      ;
; 0.619 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.818      ;
; 0.620 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.819      ;
; 0.680 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.879      ;
; 0.681 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.880      ;
; 0.707 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.906      ;
; 0.708 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.907      ;
; 0.723 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.922      ;
; 0.796 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.995      ;
; 0.797 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.996      ;
; 0.815 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.014      ;
; 0.824 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.023      ;
; 0.827 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.263     ; 0.708      ;
; 0.827 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.263     ; 0.708      ;
; 0.886 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.085      ;
; 0.974 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.173      ;
; 1.063 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.262      ;
; 1.091 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.290      ;
; 1.096 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.263     ; 0.977      ;
; 1.168 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.263     ; 1.049      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART_Receiver:inst1|state.IDLE'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+
; 0.358 ; UART_Receiver:inst1|Rxd[5] ; UART_Receiver:inst1|oRx[5] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.324      ; 0.702      ;
; 0.365 ; UART_Receiver:inst1|Rxd[7] ; UART_Receiver:inst1|oRx[7] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.323      ; 0.708      ;
; 0.367 ; UART_Receiver:inst1|Rxd[6] ; UART_Receiver:inst1|oRx[6] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.323      ; 0.710      ;
; 0.368 ; UART_Receiver:inst1|Rxd[0] ; UART_Receiver:inst1|oRx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.322      ; 0.710      ;
; 0.374 ; UART_Receiver:inst1|Rxd[1] ; UART_Receiver:inst1|oRx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.309      ; 0.703      ;
; 0.379 ; UART_Receiver:inst1|Rxd[3] ; UART_Receiver:inst1|oRx[3] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.309      ; 0.708      ;
; 0.389 ; UART_Receiver:inst1|Rxd[4] ; UART_Receiver:inst1|oRx[4] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.323      ; 0.732      ;
; 0.404 ; UART_Receiver:inst1|Rxd[2] ; UART_Receiver:inst1|oRx[2] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.309      ; 0.733      ;
+-------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 1.861 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -1.376     ; 0.495      ;
; 2.341 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; -0.500       ; -1.356     ; 0.495      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT                         ; -2.660 ; -718.214      ;
; accessControl:inst5|idx[0]                         ; -1.335 ; -2.247        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; -0.994 ; -0.994        ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.983 ; -0.983        ;
; CLK_50MHz                                          ; -0.126 ; -0.147        ;
; UART_Receiver:inst1|state.IDLE                     ; 0.147  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0.011 ; 0.000         ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; 0.054 ; 0.000         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.140 ; 0.000         ;
; UART_Receiver:inst1|state.IDLE                     ; 0.170 ; 0.000         ;
; CLK_50MHz                                          ; 0.172 ; 0.000         ;
; accessControl:inst5|idx[0]                         ; 1.227 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_50MHz                                          ; -3.000 ; -10.703       ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; -1.000 ; -911.000      ;
; UART_Receiver:inst1|state.IDLE                     ; 0.341  ; 0.000         ;
; accessControl:inst5|idx[0]                         ; 0.397  ; 0.000         ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0.412  ; 0.000         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.433  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                         ;
+--------+---------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.660 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.610      ;
; -2.618 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.568      ;
; -2.589 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.539      ;
; -2.579 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.539      ;
; -2.574 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.534      ;
; -2.573 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.523      ;
; -2.572 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.038     ; 3.521      ;
; -2.570 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.520      ;
; -2.568 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.518      ;
; -2.562 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.525      ;
; -2.560 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.520      ;
; -2.557 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.507      ;
; -2.557 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.520      ;
; -2.554 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.514      ;
; -2.545 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.495      ;
; -2.543 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.506      ;
; -2.537 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.500      ;
; -2.534 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.494      ;
; -2.534 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.494      ;
; -2.534 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.494      ;
; -2.531 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.481      ;
; -2.529 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.489      ;
; -2.529 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.489      ;
; -2.528 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.478      ;
; -2.528 ; accessControl:inst5|idx[13]                             ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.488      ;
; -2.527 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.490      ;
; -2.526 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.476      ;
; -2.526 ; accessControl:inst5|idx[12]                             ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.486      ;
; -2.525 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.475      ;
; -2.522 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.485      ;
; -2.517 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.480      ;
; -2.517 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.480      ;
; -2.515 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.465      ;
; -2.515 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.475      ;
; -2.515 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.475      ;
; -2.512 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.475      ;
; -2.511 ; accessControl:inst5|idx[13]                             ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.474      ;
; -2.509 ; accessControl:inst5|idx[12]                             ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.472      ;
; -2.509 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.469      ;
; -2.509 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.469      ;
; -2.508 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.471      ;
; -2.506 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.463      ;
; -2.502 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.452      ;
; -2.502 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.465      ;
; -2.501 ; accessControl:inst5|idx[8]                              ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.461      ;
; -2.501 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.458      ;
; -2.499 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.456      ;
; -2.499 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.449      ;
; -2.498 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.461      ;
; -2.497 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.461      ;
; -2.497 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.447      ;
; -2.494 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.451      ;
; -2.493 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[4]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.456      ;
; -2.493 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.450      ;
; -2.492 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.455      ;
; -2.492 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.456      ;
; -2.490 ; accessControl:inst5|idx[7]                              ; accessControl:inst5|dataOut[2]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.453      ;
; -2.490 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[6] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.038     ; 3.439      ;
; -2.489 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.449      ;
; -2.489 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.449      ;
; -2.488 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[4]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.451      ;
; -2.488 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.445      ;
; -2.487 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.444      ;
; -2.486 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.436      ;
; -2.485 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.038     ; 3.434      ;
; -2.485 ; accessControl:inst5|idx[9]                              ; accessControl:inst5|dataOut[2]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.448      ;
; -2.484 ; accessControl:inst5|idx[8]                              ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.447      ;
; -2.483 ; accessControl:inst5|idx[13]                             ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.443      ;
; -2.483 ; accessControl:inst5|idx[13]                             ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.443      ;
; -2.482 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.038     ; 3.431      ;
; -2.482 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.445      ;
; -2.481 ; accessControl:inst5|idx[12]                             ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.441      ;
; -2.481 ; accessControl:inst5|idx[12]                             ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.441      ;
; -2.481 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.438      ;
; -2.480 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.038     ; 3.429      ;
; -2.480 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.437      ;
; -2.478 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.442      ;
; -2.476 ; accessControl:inst5|idx[13]                             ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.439      ;
; -2.474 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.424      ;
; -2.474 ; accessControl:inst5|idx[12]                             ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.437      ;
; -2.474 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.431      ;
; -2.474 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[4]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.437      ;
; -2.474 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.431      ;
; -2.472 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.435      ;
; -2.472 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.436      ;
; -2.471 ; accessControl:inst5|idx[5]                              ; accessControl:inst5|dataOut[2]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.434      ;
; -2.469 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[4] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.038     ; 3.418      ;
; -2.468 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[4]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.431      ;
; -2.468 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.425      ;
; -2.466 ; accessControl:inst5|idx[13]                             ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.429      ;
; -2.465 ; accessControl:inst5|idx[14]                             ; accessControl:inst5|dataOut[2]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.428      ;
; -2.464 ; accessControl:inst5|idx[12]                             ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.024     ; 3.427      ;
; -2.461 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.418      ;
; -2.459 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[7] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.409      ;
; -2.458 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.408      ;
; -2.456 ; accessControl:inst5|idx[8]                              ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.416      ;
; -2.456 ; accessControl:inst5|idx[8]                              ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.027     ; 3.416      ;
; -2.455 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.405      ;
; -2.455 ; accessControl:inst5|idx[13]                             ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.412      ;
; -2.454 ; accessControl:inst5|idx[6]                              ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.030     ; 3.411      ;
+--------+---------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.335 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.500        ; -1.009     ; 0.333      ;
; -0.912 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -1.070     ; 0.336      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'                                                                                                                                                                              ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.994 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.008      ; 1.058      ;
; -0.979 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.008      ; 1.043      ;
; -0.858 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.008      ; 0.922      ;
; 0.040  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.693      ; 0.824      ;
; 0.467  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 1.000        ; 0.693      ; 0.897      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'                                                                                                                                                                                    ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.983 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; -0.002     ; 1.054      ;
; -0.895 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; -0.002     ; 0.966      ;
; -0.827 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; -0.002     ; 0.898      ;
; -0.041 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.676      ; 0.905      ;
; 0.357  ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 1.000        ; 0.676      ; 1.007      ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.126 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 1.075      ;
; -0.122 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 1.071      ;
; -0.032 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.981      ;
; -0.021 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.970      ;
; -0.018 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.967      ;
; -0.017 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.966      ;
; -0.003 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.260     ; 0.730      ;
; 0.001  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.260     ; 0.726      ;
; 0.047  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.902      ;
; 0.051  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.898      ;
; 0.087  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.862      ;
; 0.138  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.811      ;
; 0.141  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.808      ;
; 0.156  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.793      ;
; 0.170  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.260     ; 0.557      ;
; 0.175  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.260     ; 0.552      ;
; 0.184  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.978      ;
; 0.218  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.731      ;
; 0.219  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.730      ;
; 0.271  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.891      ;
; 0.287  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.662      ;
; 0.288  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.661      ;
; 0.356  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.806      ;
; 0.382  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.567      ;
; 0.383  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.566      ;
; 0.417  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.532      ;
; 0.418  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.744      ;
; 0.581  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.047     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART_Receiver:inst1|state.IDLE'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+
; 0.147 ; UART_Receiver:inst1|Rxd[2] ; UART_Receiver:inst1|oRx[2] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.048      ; 0.491      ;
; 0.154 ; UART_Receiver:inst1|Rxd[4] ; UART_Receiver:inst1|oRx[4] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.055      ; 0.491      ;
; 0.164 ; UART_Receiver:inst1|Rxd[1] ; UART_Receiver:inst1|oRx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.048      ; 0.473      ;
; 0.168 ; UART_Receiver:inst1|Rxd[3] ; UART_Receiver:inst1|oRx[3] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.048      ; 0.470      ;
; 0.169 ; UART_Receiver:inst1|Rxd[0] ; UART_Receiver:inst1|oRx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.054      ; 0.475      ;
; 0.171 ; UART_Receiver:inst1|Rxd[6] ; UART_Receiver:inst1|oRx[6] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.055      ; 0.473      ;
; 0.174 ; UART_Receiver:inst1|Rxd[5] ; UART_Receiver:inst1|oRx[5] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.056      ; 0.472      ;
; 0.175 ; UART_Receiver:inst1|Rxd[7] ; UART_Receiver:inst1|oRx[7] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 1.000        ; 0.055      ; 0.470      ;
+-------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'                                                                                                                                                                              ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.011 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.000        ; 0.750      ; 0.866      ;
; 0.440 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.750      ; 0.795      ;
; 1.270 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.103      ; 0.883      ;
; 1.288 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.103      ; 0.901      ;
; 1.297 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.103      ; 0.910      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                                                              ; Launch Clock                                       ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+
; 0.054 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[13]                                                                                                      ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.826      ; 2.079      ;
; 0.097 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[2]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.832      ; 2.128      ;
; 0.105 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[4]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.832      ; 2.136      ;
; 0.112 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[9]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.826      ; 2.137      ;
; 0.117 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[7]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.833      ; 2.149      ;
; 0.128 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[0]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.832      ; 2.159      ;
; 0.131 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[11]                                                                                                      ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.826      ; 2.156      ;
; 0.133 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[12]                                                                                                      ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.826      ; 2.158      ;
; 0.133 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[5]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.829      ; 2.161      ;
; 0.152 ; accessControl:inst5|idx[1]                               ; accessControl:inst5|idx[4]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.054      ; 1.290      ;
; 0.157 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|rx_data[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ecc1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.241      ; 0.502      ;
; 0.162 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[8]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.832      ; 2.193      ;
; 0.163 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[6]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.832      ; 2.194      ;
; 0.164 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|rx_data[4] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ecc1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.241      ; 0.509      ;
; 0.164 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[1]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.829      ; 2.192      ;
; 0.167 ; accessControl:inst5|idx[2]                               ; accessControl:inst5|idx[4]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.054      ; 1.305      ;
; 0.170 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[0]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.819      ; 2.188      ;
; 0.173 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|FS[1]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.219      ; 0.496      ;
; 0.173 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]       ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]                                                                                   ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.818      ; 2.190      ;
; 0.176 ; spi_master1:inst11|state_csl                             ; spi_master1:inst11|state_csl                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.047      ; 0.307      ;
; 0.177 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[3]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.821      ; 2.197      ;
; 0.177 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csl  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csl                                                                              ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; spi_master1:inst11|dwReg[2]                              ; spi_master1:inst11|dwReg[2]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; spi_master1:inst11|dwReg[1]                              ; spi_master1:inst11|dwReg[1]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; spi_master1:inst11|dwReg[0]                              ; spi_master1:inst11|dwReg[0]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; spi_master1:inst11|dwReg[3]                              ; spi_master1:inst11|dwReg[3]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; spi_master1:inst11|dwReg[7]                              ; spi_master1:inst11|dwReg[7]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; spi_master1:inst11|dwReg[6]                              ; spi_master1:inst11|dwReg[6]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; spi_master1:inst11|dwReg[5]                              ; spi_master1:inst11|dwReg[5]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; spi_master1:inst11|dwReg[4]                              ; spi_master1:inst11|dwReg[4]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; IMU_Extraction_Block:inst|spi_master1:inst4|rtl          ; IMU_Extraction_Block:inst|spi_master1:inst4|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_clk  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_clk                                                                              ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; UART_Receiver:inst1|bPointer[2]                          ; UART_Receiver:inst1|bPointer[2]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csh    ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[3]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.829      ; 2.206      ;
; 0.179 ; spi_master1:inst11|state_csh                             ; spi_master1:inst11|state_csh                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csh  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csh                                                                              ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.181 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|OS[0]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.366      ; 0.651      ;
; 0.181 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]                                                                                     ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.826      ; 2.206      ;
; 0.185 ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csl    ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|wt         ; IMU_Extraction_Block1:inst3|spi_master1:inst4|wt                                                                                     ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|StartTx    ; IMU_Extraction_Block1:inst3|spi_master1:inst4|StartTx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; IMU_Extraction_Block:inst|spi_master1:inst4|wt           ; IMU_Extraction_Block:inst|spi_master1:inst4|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx      ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[29]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[29]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[10]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[10]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_Receiver:inst1|Rxd[7]                               ; UART_Receiver:inst1|Rxd[7]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_Receiver:inst1|Rxd[6]                               ; UART_Receiver:inst1|Rxd[6]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_Receiver:inst1|Rxd[5]                               ; UART_Receiver:inst1|Rxd[5]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_Receiver:inst1|Rxd[4]                               ; UART_Receiver:inst1|Rxd[4]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_Receiver:inst1|Rxd[0]                               ; UART_Receiver:inst1|Rxd[0]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_Transmitter:inst2|bPointer[1]                       ; UART_Transmitter:inst2|bPointer[1]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_Transmitter:inst2|bPointer[2]                       ; UART_Transmitter:inst2|bPointer[2]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_Transmitter:inst2|state.Txstpb                      ; UART_Transmitter:inst2|state.Txstpb                                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_Transmitter:inst2|bPointer[0]                       ; UART_Transmitter:inst2|bPointer[0]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_Transmitter:inst2|state.IDLE                        ; UART_Transmitter:inst2|state.IDLE                                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_Transmitter:inst2|clkcount[3]                       ; UART_Transmitter:inst2|clkcount[3]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_Transmitter:inst2|clkcount[2]                       ; UART_Transmitter:inst2|clkcount[2]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_Transmitter:inst2|clkcount[1]                       ; UART_Transmitter:inst2|clkcount[1]                                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; accessControl:inst5|dataOut[13]                          ; accessControl:inst5|dataOut[13]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[31] ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[31]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[0]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[1]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[2]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[3]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[4]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[5]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[6]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[7]     ; IMU_Extraction_Block:inst|spi_master1:inst4|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block1:inst3|DEStx:inst15|state.IDLE      ; IMU_Extraction_Block1:inst3|DEStx:inst15|state.IDLE                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block1:inst3|DESrx:inst|state.W4BFFRrx    ; IMU_Extraction_Block1:inst3|DESrx:inst|state.W4BFFRrx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block1:inst3|DESrx:inst|state.WAITINGrx   ; IMU_Extraction_Block1:inst3|DESrx:inst|state.WAITINGrx                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block1:inst3|DESrx:inst|state.IDLE        ; IMU_Extraction_Block1:inst3|DESrx:inst|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|DEStx:inst15|state.IDLE        ; IMU_Extraction_Block:inst|DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|DEStx:inst15|state.RDY2SND     ; IMU_Extraction_Block:inst|DEStx:inst15|state.RDY2SND                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|DEStx:inst15|state.W4BFFRtx    ; IMU_Extraction_Block:inst|DEStx:inst15|state.W4BFFRtx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|DEStx:inst15|state.WAITINGtx   ; IMU_Extraction_Block:inst|DEStx:inst15|state.WAITINGtx                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|DESrx:inst|state.W4BFFRrx      ; IMU_Extraction_Block:inst|DESrx:inst|state.W4BFFRrx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|DESrx:inst|state.WAITINGrx     ; IMU_Extraction_Block:inst|DESrx:inst|state.WAITINGrx                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; IMU_Extraction_Block:inst|DESrx:inst|state.IDLE          ; IMU_Extraction_Block:inst|DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst11|wt                                    ; spi_master1:inst11|wt                                                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst11|StartTx                               ; spi_master1:inst11|StartTx                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; spi_master1:inst11|rtl                                   ; spi_master1:inst11|rtl                                                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst11|state_clk                             ; spi_master1:inst11|state_clk                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[31]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[31]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[28]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[28]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[23]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[23]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[22]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[22]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[21]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[21]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[19]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[19]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[14]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[14]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[13]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[13]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[0]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[0]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[1]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[1]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[2]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[2]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[3]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[3]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[4]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[4]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[5]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[5]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[6]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[6]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[7]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[7]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'                                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.140 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.000        ; 0.703      ; 0.948      ;
; 0.553 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.703      ; 0.861      ;
; 1.185 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.063      ; 0.758      ;
; 1.238 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.063      ; 0.811      ;
; 1.419 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.063      ; 0.992      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART_Receiver:inst1|state.IDLE'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+
; 0.170 ; UART_Receiver:inst1|Rxd[6] ; UART_Receiver:inst1|oRx[6] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.217      ; 0.407      ;
; 0.170 ; UART_Receiver:inst1|Rxd[5] ; UART_Receiver:inst1|oRx[5] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.217      ; 0.407      ;
; 0.171 ; UART_Receiver:inst1|Rxd[7] ; UART_Receiver:inst1|oRx[7] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.217      ; 0.408      ;
; 0.172 ; UART_Receiver:inst1|Rxd[0] ; UART_Receiver:inst1|oRx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.216      ; 0.408      ;
; 0.180 ; UART_Receiver:inst1|Rxd[3] ; UART_Receiver:inst1|oRx[3] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.208      ; 0.408      ;
; 0.180 ; UART_Receiver:inst1|Rxd[1] ; UART_Receiver:inst1|oRx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.208      ; 0.408      ;
; 0.185 ; UART_Receiver:inst1|Rxd[4] ; UART_Receiver:inst1|oRx[4] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.217      ; 0.422      ;
; 0.194 ; UART_Receiver:inst1|Rxd[2] ; UART_Receiver:inst1|oRx[2] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst1|state.IDLE ; 0.000        ; 0.208      ; 0.422      ;
+-------+----------------------------+----------------------------+----------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.260      ; 0.516      ;
; 0.176 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.047      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.314      ;
; 0.240 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.260      ; 0.584      ;
; 0.269 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.260      ; 0.613      ;
; 0.287 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.260      ; 0.631      ;
; 0.338 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.460      ;
; 0.341 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.463      ;
; 0.359 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.481      ;
; 0.360 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.482      ;
; 0.361 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.483      ;
; 0.398 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.520      ;
; 0.398 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.520      ;
; 0.416 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.538      ;
; 0.417 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.539      ;
; 0.424 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.546      ;
; 0.462 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.584      ;
; 0.475 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.597      ;
; 0.476 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.598      ;
; 0.507 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.629      ;
; 0.513 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.635      ;
; 0.515 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.175     ; 0.424      ;
; 0.517 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.175     ; 0.426      ;
; 0.569 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.691      ;
; 0.628 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.750      ;
; 0.665 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.787      ;
; 0.670 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.175     ; 0.579      ;
; 0.727 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.175     ; 0.636      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 1.227 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -0.946     ; 0.291      ;
; 1.658 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; -0.500       ; -0.878     ; 0.290      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                ;
+-----------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                               ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                                    ; -5.612    ; 0.000 ; N/A      ; N/A     ; -3.000              ;
;  CLK_50MHz                                          ; -1.008    ; 0.172 ; N/A      ; N/A     ; -3.000              ;
;  CLK_DIVIDER:inst20|CLK_OUT                         ; -5.612    ; 0.054 ; N/A      ; N/A     ; -2.174              ;
;  IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -2.215    ; 0.140 ; N/A      ; N/A     ; 0.411               ;
;  IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; -2.162    ; 0.000 ; N/A      ; N/A     ; 0.373               ;
;  UART_Receiver:inst1|state.IDLE                     ; -0.541    ; 0.170 ; N/A      ; N/A     ; 0.341               ;
;  accessControl:inst5|idx[0]                         ; -2.704    ; 1.227 ; N/A      ; N/A     ; 0.390               ;
; Design-wide TNS                                     ; -1855.803 ; 0.0   ; 0.0      ; 0.0     ; -930.392            ;
;  CLK_50MHz                                          ; -4.384    ; 0.000 ; N/A      ; N/A     ; -10.703             ;
;  CLK_DIVIDER:inst20|CLK_OUT                         ; -1837.978 ; 0.000 ; N/A      ; N/A     ; -920.392            ;
;  IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -2.215    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; -2.162    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  UART_Receiver:inst1|state.IDLE                     ; -4.091    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  accessControl:inst5|idx[0]                         ; -4.973    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTR_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_CS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_MOSI      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TxO           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU1_CS       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU1_MSTR_CLK ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU1_MOSI     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK_50MHz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RxI                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MISO                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MISO_MPU                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MISO1_MPU               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; TxO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; MPU1_CS       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; MPU1_MSTR_CLK ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MPU1_MOSI     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; TxO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; MPU1_CS       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; MPU1_MSTR_CLK ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MPU1_MOSI     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; TxO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MPU1_CS       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MPU1_MSTR_CLK ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MPU1_MOSI     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; CLK_DIVIDER:inst20|CLK_OUT                         ; accessControl:inst5|idx[0]                         ; 1        ; 0        ; 1        ; 0        ;
; CLK_50MHz                                          ; CLK_50MHz                                          ; 0        ; 0        ; 0        ; 50       ;
; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; 165      ; 165      ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; 61591    ; 660      ; 48       ; 15147    ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; CLK_DIVIDER:inst20|CLK_OUT                         ; 8        ; 16       ; 0        ; 0        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; CLK_DIVIDER:inst20|CLK_OUT                         ; 8        ; 15       ; 0        ; 0        ;
; UART_Receiver:inst1|state.IDLE                     ; CLK_DIVIDER:inst20|CLK_OUT                         ; 8        ; 8        ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0        ; 0        ; 3        ; 0        ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0        ; 0        ; 1        ; 1        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0        ; 0        ; 3        ; 0        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0        ; 0        ; 1        ; 1        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; UART_Receiver:inst1|state.IDLE                     ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; CLK_DIVIDER:inst20|CLK_OUT                         ; accessControl:inst5|idx[0]                         ; 1        ; 0        ; 1        ; 0        ;
; CLK_50MHz                                          ; CLK_50MHz                                          ; 0        ; 0        ; 0        ; 50       ;
; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; 165      ; 165      ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; 61591    ; 660      ; 48       ; 15147    ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; CLK_DIVIDER:inst20|CLK_OUT                         ; 8        ; 16       ; 0        ; 0        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; CLK_DIVIDER:inst20|CLK_OUT                         ; 8        ; 15       ; 0        ; 0        ;
; UART_Receiver:inst1|state.IDLE                     ; CLK_DIVIDER:inst20|CLK_OUT                         ; 8        ; 8        ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0        ; 0        ; 3        ; 0        ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0        ; 0        ; 1        ; 1        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0        ; 0        ; 3        ; 0        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0        ; 0        ; 1        ; 1        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; UART_Receiver:inst1|state.IDLE                     ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                         ;
+----------------------------------------------------+----------------------------------------------------+------+-------------+
; Target                                             ; Clock                                              ; Type ; Status      ;
+----------------------------------------------------+----------------------------------------------------+------+-------------+
; CLK_50MHz                                          ; CLK_50MHz                                          ; Base ; Constrained ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; Base ; Constrained ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; Base ; Constrained ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; Base ; Constrained ;
; UART_Receiver:inst1|state.IDLE                     ; UART_Receiver:inst1|state.IDLE                     ; Base ; Constrained ;
; accessControl:inst5|idx[0]                         ; accessControl:inst5|idx[0]                         ; Base ; Constrained ;
+----------------------------------------------------+----------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO1_MPU  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO_MPU   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxI        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; CS            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED0          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED5          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED6          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED7          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU1_CS       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU1_MOSI     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU1_MSTR_CLK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_CS        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MOSI      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MSTR_CLK  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MSTR_CLK      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TxO           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO1_MPU  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO_MPU   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxI        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; CS            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED0          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED5          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED6          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED7          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU1_CS       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU1_MOSI     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU1_MSTR_CLK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_CS        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MOSI      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MSTR_CLK  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MSTR_CLK      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TxO           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Tue Mar 19 23:41:06 2019
Info: Command: quartus_sta Data_Extraction_System -c Data_Extraction_System
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 12 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Data_Extraction_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_DIVIDER:inst20|CLK_OUT CLK_DIVIDER:inst20|CLK_OUT
    Info (332105): create_clock -period 1.000 -name CLK_50MHz CLK_50MHz
    Info (332105): create_clock -period 1.000 -name IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]
    Info (332105): create_clock -period 1.000 -name accessControl:inst5|idx[0] accessControl:inst5|idx[0]
    Info (332105): create_clock -period 1.000 -name UART_Receiver:inst1|state.IDLE UART_Receiver:inst1|state.IDLE
    Info (332105): create_clock -period 1.000 -name IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.612
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.612           -1837.978 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -2.704              -4.973 accessControl:inst5|idx[0] 
    Info (332119):    -2.215              -2.215 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):    -2.162              -2.162 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):    -1.008              -4.384 CLK_50MHz 
    Info (332119):    -0.541              -4.091 UART_Receiver:inst1|state.IDLE 
Info (332146): Worst-case hold slack is 0.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.000               0.000 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.227               0.000 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.285               0.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.342               0.000 CLK_50MHz 
    Info (332119):     0.393               0.000 UART_Receiver:inst1|state.IDLE 
    Info (332119):     2.074               0.000 accessControl:inst5|idx[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK_50MHz 
    Info (332119):    -2.174            -920.392 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.373               0.000 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.374               0.000 UART_Receiver:inst1|state.IDLE 
    Info (332119):     0.390               0.000 accessControl:inst5|idx[0] 
    Info (332119):     0.411               0.000 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.908
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.908           -1546.527 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -2.391              -4.312 accessControl:inst5|idx[0] 
    Info (332119):    -1.979              -1.979 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):    -1.904              -1.904 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):    -0.788              -3.127 CLK_50MHz 
    Info (332119):    -0.380              -2.831 UART_Receiver:inst1|state.IDLE 
Info (332146): Worst-case hold slack is 0.004
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.004               0.000 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.198               0.000 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.227               0.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.299               0.000 CLK_50MHz 
    Info (332119):     0.358               0.000 UART_Receiver:inst1|state.IDLE 
    Info (332119):     1.861               0.000 accessControl:inst5|idx[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK_50MHz 
    Info (332119):    -2.174            -920.392 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.408               0.000 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.430               0.000 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.435               0.000 accessControl:inst5|idx[0] 
    Info (332119):     0.455               0.000 UART_Receiver:inst1|state.IDLE 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.660
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.660            -718.214 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -1.335              -2.247 accessControl:inst5|idx[0] 
    Info (332119):    -0.994              -0.994 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):    -0.983              -0.983 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):    -0.126              -0.147 CLK_50MHz 
    Info (332119):     0.147               0.000 UART_Receiver:inst1|state.IDLE 
Info (332146): Worst-case hold slack is 0.011
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.011               0.000 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.054               0.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.140               0.000 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.170               0.000 UART_Receiver:inst1|state.IDLE 
    Info (332119):     0.172               0.000 CLK_50MHz 
    Info (332119):     1.227               0.000 accessControl:inst5|idx[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.703 CLK_50MHz 
    Info (332119):    -1.000            -911.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.341               0.000 UART_Receiver:inst1|state.IDLE 
    Info (332119):     0.397               0.000 accessControl:inst5|idx[0] 
    Info (332119):     0.412               0.000 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.433               0.000 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4911 megabytes
    Info: Processing ended: Tue Mar 19 23:41:10 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


