Vivado Simulator 2015.4
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: /opt/Xilinx/Vivado/2015.4/bin/unwrapped/lnx64.o/xelab -wto 8cfbd71f8c2244a4802a4668ad038820 --debug typical --relax --mt 8 -L xil_defaultlib -L unisims_ver -L secureip --snapshot Testbench_FPU_Add_Subt_func_synth xil_defaultlib.Testbench_FPU_Add_Subt xil_defaultlib.glbl -log elaborate.log 
Using 8 slave threads.
Starting static elaboration
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.FSM_Add_Subtract
Compiling module xil_defaultlib.RegisterAdd(W=1)
Compiling module xil_defaultlib.RegisterAdd(W=2)
Compiling module xil_defaultlib.RegisterAdd(W=32)
Compiling module xil_defaultlib.Comparator(W=31)
Compiling module xil_defaultlib.xor_tri(W=32)
Compiling module xil_defaultlib.sgn_result
Compiling module xil_defaultlib.MultiplexTxT(W=31)
Compiling module xil_defaultlib.RegisterAdd(W=31)
Compiling module xil_defaultlib.Oper_Start_In(W=32)
Compiling module xil_defaultlib.Multiplexer_AC(W=8)
Compiling module xil_defaultlib.Mux_3x1(W=8)
Compiling module xil_defaultlib.add_sub_carry_out(W=8)
Compiling module xil_defaultlib.RegisterAdd(W=8)
Compiling module xil_defaultlib.Exp_Operation(EW=8)
Compiling module xil_defaultlib.Mux_3x1(W=5)
Compiling module xil_defaultlib.Multiplexer_AC(W=26)
Compiling module xil_defaultlib.Multiplexer_AC(W=1)
Compiling module xil_defaultlib.Rotate_Mux_Array(SWR=26)
Compiling module xil_defaultlib.shift_mux_array(SWR=26,LEVEL=0)
Compiling module xil_defaultlib.shift_mux_array(SWR=26,LEVEL=1)
Compiling module xil_defaultlib.shift_mux_array(SWR=26,LEVEL=2)
Compiling module xil_defaultlib.shift_mux_array(SWR=26,LEVEL=3)
Compiling module xil_defaultlib.shift_mux_array(SWR=26,LEVEL=4)
Compiling module xil_defaultlib.Mux_Array(SWR=26,EWR=5)
Compiling module xil_defaultlib.RegisterAdd(W=26)
Compiling module xil_defaultlib.Barrel_Shifter(SWR=26,EWR=5)
Compiling module xil_defaultlib.Full_Adder_PG_1b
Compiling module xil_defaultlib.Full_Adder_PG(SWR=26)
Compiling module xil_defaultlib.Add_Subt(SWR=26)
Compiling module xil_defaultlib.Combinational_Logic_LZA(SWR=26)
Compiling module xil_defaultlib.Priority_Codec_32
Compiling module xil_defaultlib.RegisterAdd(W=5)
Compiling module xil_defaultlib.LZA(SWR=26,EWR=5)
Compiling module xil_defaultlib.Round_Sgf_Dec
Compiling module xil_defaultlib.Mux_3x1(W=1)
Compiling module xil_defaultlib.Multiplexer_AC(W=23)
Compiling module xil_defaultlib.Tenth_Phase(W=32,EW=8,SW=23)
Compiling module xil_defaultlib.FPU_Add_Subtract_Function(W=32,E...
Compiling module xil_defaultlib.Testbench_FPU_Add_Subt
Compiling module xil_defaultlib.glbl
Built simulation snapshot Testbench_FPU_Add_Subt_func_synth
