## P4 CPU设计草稿

---

### 思考题：

#### Q1：

​		addr信号来自于ALUresult， ALUresult的结果是按字节在寻址，左移两位可以按字来取指令（但我cpu的实现是讲32位ALUresult都传入CPU，根据不同的DMop，选择是按字、半字、字节去寻址）

#### Q2：

​		**指令对应的控制信号如何取值**：case中的各种情况是指令，好处是更便于添加一个指令，添加指令时，只需要考虑哪些控制信号需要有效。

​		**控制信号每种取值所对应的指令**：需要依次对每一个信号进行赋值，判断指令信号是否有效，更利于增加一个信号。

#### Q3:

+ 异步复位reset优先级高于clk，reset写入always@作为电路的触发信号
+ 同步复位clk优先级高于reset，clk到来再判断reset是否有效

#### Q4:

​		addi和add，在operate中加入了溢出检测，如果不进行溢出判断（即忽略溢出），那么addi和addiu、add和addu的RTL是完全一致的

---

### 设计思路：

#### 一、整体思路：

基于P3搭建的CPU去实现，值得注意的是：

+ 顶层命名改成了mips.v
+ reset信号从**异步复位**改成了**同步复位**
+ 新增了`jal`，`jr`指令
+ `clk`作为信号输入而不是内置

增加指令：`add, sub, ori, lw, sw, beq, lui, jal, jr, nop`

#### 二、模块设计：

**1、ALU：**

+ 模块端口定义

| 信号名       | 方向 | 描述     |
| ------------ | ---- | -------- |
| a[31:0]      | I    | 运算数a  |
| b[31:0]      | I    | 运算数b  |
| ALUOp[3:0]   | I    | 选择信号 |
| result[31:0] | O    | 输出结果 |
| JSignal      | O    | 零标志位 |

+ ALUOp功能

| ALUOp | 功能                        |
| ----- | --------------------------- |
| 0000  | 实现两个数**相加**（add）   |
| 0001  | 实现两个数**做差**（sub）   |
| 0010  | 实现两个数**或运算**（ori） |
| 0011  | 实现两个数**与运算**（and） |
| 0100  | 实现B低位补零（lui）        |
|       |                             |

**2、IFU:**

+ 模块端口定义：

| 信号名    | 方向 | 描述         |
| --------- | ---- | ------------ |
| NPC[31:0] | I    | NextPC       |
| clk       | I    | 时钟信号     |
| rst       | I    | 同步复位信号 |
| OP[31:0]  | O    | 输出指令     |

+ 此处增加了两个寄存器：
	+ PC
	+ memory

**3、GRF：**

+ 模块端口定义：

| 信号名          | 方向 | 描述                                               |
| --------------- | ---- | -------------------------------------------------- |
| clk             | I    | 时钟信号                                           |
| reset           | I    | 复位信号，32个寄存器清零<br />1：复位<br />0：无效 |
| RegWrite        | I    | 写使能信号<br />有效时将数据写入                   |
| RegAdd1[4:0]    | I    | 将RA1地址的寄存器的数据读到RD1                     |
| RegAdd2[4:0]    | I    | 将RA2地址的寄存器的数据读到RD2                     |
| WriteRegA[4:0]  | I    | 将数据写入的寄存器的地址                           |
| WriteData[31:0] | I    | 写入的数据                                         |
| ReadData1[31:0] | O    | 输出RA1地址的寄存器的数据                          |
| ReadData2[31:0] | O    | 输出RA2地址的寄存器的数据                          |

+ 此处拥有寄存器堆：reg [31:0] register_32 [0:31]

**4、DM：**

+ 模块端口定义：

| 信号名          | 方向 | 描述                                                         |
| --------------- | ---- | ------------------------------------------------------------ |
| addr[31:0]      | I    | 读或写的地址                                                 |
| writeData[31:0] | I    | 写入的数                                                     |
| clk             | I    | 时钟信号                                                     |
| MemWrite        | I    | 控制信号有效且clk下跳时，writeData写入addr地址               |
| reset           | I    | 异步复位信号                                                 |
| DMOp[1:0]       | I    | 操作单位选择信号<br />00：按字（sw，lw）<br />01：按字节（sb， lb）<br />10：按半字（sh， lh） |
| ReadData[31:0]  | O    | 输出读取到的内容                                             |

+ 用verilog复现logisim中的cpu，故继续增加实现按**字**、**半字**、**字节**查找储存的功能
+ 传入的是32位的地址，可以更好的在DM里面操作

**5、NPC：**

+ 模块端口定义：

| 信号名            | 方向 | 描述                                                         |
| ----------------- | ---- | ------------------------------------------------------------ |
| PC[31:0]          | I    | 输入当前正在执行的指令的地址                                 |
| imm26[25:0]       | I    | instr_index                                                  |
| imm16[15:0]       | I    | beq跳转的offset                                              |
| Register_ra[31:0] | I    | 储存在寄存器\$ra中的地址数据                                 |
| NPCOp[2:0]        | I    | 跳转信号类型<br />000：PC + 4<br />001：beq<br />010：j、jal（具体判断由CU控制信号MemToReg决定）<br />011：jr |
| JSignal           | I    | beq跳转标志                                                  |
| NPC[31:0]         | O    | 输出的吓一条要被执行的指令                                   |
| PC4[31:0]         | O    | 输出PC + 4（用于jal）                                        |

**6、Splitter：**

+ 将IFU取出的`OP`分成`Op_CU`、`rs`、`rt`、`rd`、`func`、`imm16`、`imm26`

**7、CU：**

+ 更改logisim中的实现方式，将and和or逻辑合并

+ CU模块端口定义：

| 信号名                                          | 方向 | 描述                                                         |
| ----------------------------------------------- | ---- | ------------------------------------------------------------ |
| OP_CU[5:0]                                      | I    |                                                              |
| func[5:0]                                       | I    |                                                              |
| add、sub、ori、lw、sw、beq、lui、addiu、jal、jr | wire | 指令信号                                                     |
| RegDst[1:0]                                     | O    | 00：写入Rt<br />01：写入Rd<br />10：写入\$RA                 |
| ALUSrc                                          | O    | 0：选项ReadData2输入ALU<br />1：选择立即数经过SignExt输入ALU |
| MemToReg[1:0]                                   | O    | 00：选择ALUResult输入<br />01：选择DMReadData输入<br />10：选的PC + 4输入 |
| RegWrite                                        | O    | 有效时可写入GRF                                              |
| MemWrite                                        | O    | sw指令，有效时写入DM                                         |
| EXTOp                                           | O    | 0：零扩展<br />1：符号扩展                                   |
| ALUOp[3:0]                                      | O    | 传递给ALU，具体功能见ALU                                     |
| NPCOp[2:0]                                      | O    | 跳转信号类型<br />000：PC + 4<br />001：beq<br />010：j、jal<br />011：jr |

+ CU总表：

| 指令  | op     | func   | RegDst | ALUScr | MemtoReg | RegWrite | MemWrite | EXTOp | ALUop[3:0] | NPCOp |
| ----- | ------ | ------ | ------ | ------ | -------- | -------- | -------- | ----- | ---------- | ----- |
| add   | 000000 | 100000 | 01     | 0      | 00       | 1        | 0        | 0     | 0000       | 000   |
| sub   | 000000 | 100010 | 01     | 0      | 00       | 1        | 0        | 0     | 0001       | 000   |
| ori   | 001101 |        | 00     | 1      | 00       | 1        | 0        | 0     | 0010       | 000   |
| lw    | 100011 |        | 00     | 1      | 01       | 1        | 0        | 1     | 0000       | 000   |
| sw    | 101011 |        | 00     | 1      | 00       | 0        | 1        | 1     | 0000       | 000   |
| beq   | 000100 |        | 00     | 0      | 00       | 0        | 0        | 0     | 0001       | 001   |
| lui   | 001111 |        | 00     | 1      | 00       | 1        | 0        | 0     | 0100       | 000   |
| addiu | 001001 |        | 00     | 1      | 00       | 1        | 0        | 1     | 0000       | 000   |
| jal   | 000011 |        | 10     | 0      | 10       | 1        | 0        | 0     | 0000       | 010   |
| jr    | 000000 | 001000 | 00     | 0      | 00       | 0        | 0        | 0     | 0000       | 011   |

#### 三、顶层设计连线：

分为以下几部分：

+ 导线
+ 顶层逻辑的多路选择器

+ 连线
+ 输出语句

---

### 仿真与debug

+ 保存波形图便于仿真















