module AccPipeShared (
	clock,
	io_in_sel_0,
	io_in_sel_1,
	io_ina_0_0_0,
	io_ina_0_1_0,
	io_ina_0_2_0,
	io_ina_0_3_0,
	io_ina_0_4_0,
	io_ina_0_5_0,
	io_ina_0_6_0,
	io_ina_0_7_0,
	io_ina_0_8_0,
	io_ina_0_9_0,
	io_ina_0_10_0,
	io_ina_0_11_0,
	io_ina_0_12_0,
	io_ina_0_13_0,
	io_ina_0_14_0,
	io_ina_0_15_0,
	io_ina_1_0_0,
	io_ina_1_1_0,
	io_ina_1_2_0,
	io_ina_1_3_0,
	io_ina_1_4_0,
	io_ina_1_5_0,
	io_ina_1_6_0,
	io_ina_1_7_0,
	io_ina_1_8_0,
	io_ina_1_9_0,
	io_ina_1_10_0,
	io_ina_1_11_0,
	io_ina_1_12_0,
	io_ina_1_13_0,
	io_ina_1_14_0,
	io_ina_1_15_0,
	io_inb_0_0_0,
	io_inb_0_1_0,
	io_inb_0_2_0,
	io_inb_0_3_0,
	io_inb_0_4_0,
	io_inb_0_5_0,
	io_inb_0_6_0,
	io_inb_0_7_0,
	io_inb_0_8_0,
	io_inb_0_9_0,
	io_inb_0_10_0,
	io_inb_0_11_0,
	io_inb_0_12_0,
	io_inb_0_13_0,
	io_inb_0_14_0,
	io_inb_0_15_0,
	io_inb_1_0_0,
	io_inb_1_1_0,
	io_inb_1_2_0,
	io_inb_1_3_0,
	io_inb_1_4_0,
	io_inb_1_5_0,
	io_inb_1_6_0,
	io_inb_1_7_0,
	io_inb_1_8_0,
	io_inb_1_9_0,
	io_inb_1_10_0,
	io_inb_1_11_0,
	io_inb_1_12_0,
	io_inb_1_13_0,
	io_inb_1_14_0,
	io_inb_1_15_0,
	io_out_0_0,
	io_out_1_0,
	io_out_2_0,
	io_out_3_0,
	io_out_4_0,
	io_out_5_0,
	io_out_6_0,
	io_out_7_0,
	io_out_8_0,
	io_out_9_0,
	io_out_10_0,
	io_out_11_0,
	io_out_12_0,
	io_out_13_0,
	io_out_14_0,
	io_out_15_0
);
	input clock;
	input io_in_sel_0;
	input io_in_sel_1;
	input [31:0] io_ina_0_0_0;
	input [31:0] io_ina_0_1_0;
	input [31:0] io_ina_0_2_0;
	input [31:0] io_ina_0_3_0;
	input [31:0] io_ina_0_4_0;
	input [31:0] io_ina_0_5_0;
	input [31:0] io_ina_0_6_0;
	input [31:0] io_ina_0_7_0;
	input [31:0] io_ina_0_8_0;
	input [31:0] io_ina_0_9_0;
	input [31:0] io_ina_0_10_0;
	input [31:0] io_ina_0_11_0;
	input [31:0] io_ina_0_12_0;
	input [31:0] io_ina_0_13_0;
	input [31:0] io_ina_0_14_0;
	input [31:0] io_ina_0_15_0;
	input [31:0] io_ina_1_0_0;
	input [31:0] io_ina_1_1_0;
	input [31:0] io_ina_1_2_0;
	input [31:0] io_ina_1_3_0;
	input [31:0] io_ina_1_4_0;
	input [31:0] io_ina_1_5_0;
	input [31:0] io_ina_1_6_0;
	input [31:0] io_ina_1_7_0;
	input [31:0] io_ina_1_8_0;
	input [31:0] io_ina_1_9_0;
	input [31:0] io_ina_1_10_0;
	input [31:0] io_ina_1_11_0;
	input [31:0] io_ina_1_12_0;
	input [31:0] io_ina_1_13_0;
	input [31:0] io_ina_1_14_0;
	input [31:0] io_ina_1_15_0;
	input [31:0] io_inb_0_0_0;
	input [31:0] io_inb_0_1_0;
	input [31:0] io_inb_0_2_0;
	input [31:0] io_inb_0_3_0;
	input [31:0] io_inb_0_4_0;
	input [31:0] io_inb_0_5_0;
	input [31:0] io_inb_0_6_0;
	input [31:0] io_inb_0_7_0;
	input [31:0] io_inb_0_8_0;
	input [31:0] io_inb_0_9_0;
	input [31:0] io_inb_0_10_0;
	input [31:0] io_inb_0_11_0;
	input [31:0] io_inb_0_12_0;
	input [31:0] io_inb_0_13_0;
	input [31:0] io_inb_0_14_0;
	input [31:0] io_inb_0_15_0;
	input [31:0] io_inb_1_0_0;
	input [31:0] io_inb_1_1_0;
	input [31:0] io_inb_1_2_0;
	input [31:0] io_inb_1_3_0;
	input [31:0] io_inb_1_4_0;
	input [31:0] io_inb_1_5_0;
	input [31:0] io_inb_1_6_0;
	input [31:0] io_inb_1_7_0;
	input [31:0] io_inb_1_8_0;
	input [31:0] io_inb_1_9_0;
	input [31:0] io_inb_1_10_0;
	input [31:0] io_inb_1_11_0;
	input [31:0] io_inb_1_12_0;
	input [31:0] io_inb_1_13_0;
	input [31:0] io_inb_1_14_0;
	input [31:0] io_inb_1_15_0;
	output wire [31:0] io_out_0_0;
	output wire [31:0] io_out_1_0;
	output wire [31:0] io_out_2_0;
	output wire [31:0] io_out_3_0;
	output wire [31:0] io_out_4_0;
	output wire [31:0] io_out_5_0;
	output wire [31:0] io_out_6_0;
	output wire [31:0] io_out_7_0;
	output wire [31:0] io_out_8_0;
	output wire [31:0] io_out_9_0;
	output wire [31:0] io_out_10_0;
	output wire [31:0] io_out_11_0;
	output wire [31:0] io_out_12_0;
	output wire [31:0] io_out_13_0;
	output wire [31:0] io_out_14_0;
	output wire [31:0] io_out_15_0;
	AccPipe m(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_0_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_0_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_0_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_0_0 : 32'h00000000)),
		.io_sum(io_out_0_0)
	);
	AccPipe m_1(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_1_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_1_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_1_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_1_0 : 32'h00000000)),
		.io_sum(io_out_1_0)
	);
	AccPipe m_2(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_2_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_2_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_2_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_2_0 : 32'h00000000)),
		.io_sum(io_out_2_0)
	);
	AccPipe m_3(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_3_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_3_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_3_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_3_0 : 32'h00000000)),
		.io_sum(io_out_3_0)
	);
	AccPipe m_4(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_4_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_4_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_4_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_4_0 : 32'h00000000)),
		.io_sum(io_out_4_0)
	);
	AccPipe m_5(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_5_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_5_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_5_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_5_0 : 32'h00000000)),
		.io_sum(io_out_5_0)
	);
	AccPipe m_6(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_6_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_6_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_6_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_6_0 : 32'h00000000)),
		.io_sum(io_out_6_0)
	);
	AccPipe m_7(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_7_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_7_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_7_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_7_0 : 32'h00000000)),
		.io_sum(io_out_7_0)
	);
	AccPipe m_8(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_8_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_8_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_8_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_8_0 : 32'h00000000)),
		.io_sum(io_out_8_0)
	);
	AccPipe m_9(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_9_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_9_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_9_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_9_0 : 32'h00000000)),
		.io_sum(io_out_9_0)
	);
	AccPipe m_10(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_10_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_10_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_10_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_10_0 : 32'h00000000)),
		.io_sum(io_out_10_0)
	);
	AccPipe m_11(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_11_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_11_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_11_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_11_0 : 32'h00000000)),
		.io_sum(io_out_11_0)
	);
	AccPipe m_12(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_12_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_12_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_12_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_12_0 : 32'h00000000)),
		.io_sum(io_out_12_0)
	);
	AccPipe m_13(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_13_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_13_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_13_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_13_0 : 32'h00000000)),
		.io_sum(io_out_13_0)
	);
	AccPipe m_14(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_14_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_14_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_14_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_14_0 : 32'h00000000)),
		.io_sum(io_out_14_0)
	);
	AccPipe m_15(
		.clock(clock),
		.io_op1((io_in_sel_0 ? io_ina_0_15_0 : 32'h00000000) | (io_in_sel_1 ? io_ina_1_15_0 : 32'h00000000)),
		.io_op2((io_in_sel_0 ? io_inb_0_15_0 : 32'h00000000) | (io_in_sel_1 ? io_inb_1_15_0 : 32'h00000000)),
		.io_sum(io_out_15_0)
	);
endmodule
