library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;

entity ledc8x8 is
port ( -- Sem doplnte popis rozhrani obvodu.
  SMCLK   : in std_logic;
  RESET   : in std_logic;
  ROW     : out std_logic_vector(0 to 7);
  LED     : out std_logic_vector(0 to 7);
);
end ledc8x8;

architecture main of ledc8x8 is

    -- Sem doplnte definice vnitrnich signalu.
    signal ce : std_logic; --doplnit 
    signal ce_cnt : std_logic_vector(7 downto 0);
    signal rad : std_logic_vector(0 to 7);
    signal led : std_logic_vector(0 to 7);

begin

    -- Sem doplnte popis obvodu. Doporuceni: pouzivejte zakladni obvodove prvky
    -- (multiplexory, registry, dekodery,...), jejich funkce popisujte pomoci
    -- procesu VHDL a propojeni techto prvku, tj. komunikaci mezi procesy,
    -- realizujte pomoci vnitrnich signalu deklarovanych vyse.

    -- DODRZUJTE ZASADY PSANI SYNTETIZOVATELNEHO VHDL KODU OBVODOVYCH PRVKU,
    -- JEZ JSOU PROBIRANY ZEJMENA NA UVODNICH CVICENI INP A SHRNUTY NA WEBU:
    -- http://merlin.fit.vutbr.cz/FITkit/docs/navody/synth_templates.html.

    -- Nezapomente take doplnit mapovani signalu rozhrani na piny FPGA
    -- v souboru ledc8x8.ucf.
    
    ce_gen: process(SMCLK) --citac pro snizeni frekvence
    begin
      if SMCLK'event and SMCLK = '1' then
        ce_cnt <=ce_cnt +1;
      end if;
    end process ce_gen;
    ce<='1' when ce_cnt = "FFF" else '0';

end main;
