TimeQuest Timing Analyzer report for RacingGame
Wed Jul 05 14:32:19 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'GPIO_0[2]'
 13. Slow Model Setup: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'
 14. Slow Model Setup: 'ControleMatriz:inst|Reg8:inst51|Q[1]'
 15. Slow Model Hold: 'CLOCK_50'
 16. Slow Model Hold: 'GPIO_0[2]'
 17. Slow Model Hold: 'ControleMatriz:inst|Reg8:inst51|Q[1]'
 18. Slow Model Hold: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'
 19. Slow Model Recovery: 'GPIO_0[2]'
 20. Slow Model Removal: 'GPIO_0[2]'
 21. Slow Model Minimum Pulse Width: 'GPIO_0[2]'
 22. Slow Model Minimum Pulse Width: 'CLOCK_50'
 23. Slow Model Minimum Pulse Width: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'
 24. Slow Model Minimum Pulse Width: 'ControleMatriz:inst|Reg8:inst51|Q[1]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Propagation Delay
 30. Minimum Propagation Delay
 31. Fast Model Setup Summary
 32. Fast Model Hold Summary
 33. Fast Model Recovery Summary
 34. Fast Model Removal Summary
 35. Fast Model Minimum Pulse Width Summary
 36. Fast Model Setup: 'CLOCK_50'
 37. Fast Model Setup: 'GPIO_0[2]'
 38. Fast Model Setup: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'
 39. Fast Model Setup: 'ControleMatriz:inst|Reg8:inst51|Q[1]'
 40. Fast Model Hold: 'CLOCK_50'
 41. Fast Model Hold: 'GPIO_0[2]'
 42. Fast Model Hold: 'ControleMatriz:inst|Reg8:inst51|Q[1]'
 43. Fast Model Hold: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'
 44. Fast Model Recovery: 'GPIO_0[2]'
 45. Fast Model Removal: 'GPIO_0[2]'
 46. Fast Model Minimum Pulse Width: 'CLOCK_50'
 47. Fast Model Minimum Pulse Width: 'GPIO_0[2]'
 48. Fast Model Minimum Pulse Width: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'
 49. Fast Model Minimum Pulse Width: 'ControleMatriz:inst|Reg8:inst51|Q[1]'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Propagation Delay
 55. Minimum Propagation Delay
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Progagation Delay
 62. Minimum Progagation Delay
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RacingGame                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                     ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; Clock Name                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                          ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; CLOCK_50                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                     ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControleMatriz:inst|fdiv100khz:inst36|clkout } ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControleMatriz:inst|Reg8:inst51|Q[1] }         ;
; GPIO_0[2]                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GPIO_0[2] }                                    ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                             ;
+------------+-----------------+----------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note                                                  ;
+------------+-----------------+----------------------------------------------+-------------------------------------------------------+
; 88.5 MHz   ; 88.5 MHz        ; GPIO_0[2]                                    ;                                                       ;
; 192.68 MHz ; 192.68 MHz      ; CLOCK_50                                     ;                                                       ;
; 604.96 MHz ; 500.0 MHz       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; limit due to high minimum pulse width violation (tch) ;
; 973.71 MHz ; 500.0 MHz       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+----------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------+
; Slow Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -7.121 ; -1410.548     ;
; GPIO_0[2]                                    ; -5.150 ; -1055.342     ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; -0.653 ; -0.725        ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; -0.027 ; -0.027        ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -2.557 ; -2.557        ;
; GPIO_0[2]                                    ; -2.208 ; -344.116      ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 0.391  ; 0.000         ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.541  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+------------------------------------+
; Slow Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; GPIO_0[2] ; -5.539 ; -287.269      ;
+-----------+--------+---------------+


+------------------------------------+
; Slow Model Removal Summary         ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; GPIO_0[2] ; -9.270 ; -588.707      ;
+-----------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; GPIO_0[2]                                    ; -2.163 ; -1491.304     ;
; CLOCK_50                                     ; -1.380 ; -298.380      ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; -0.500 ; -8.000        ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; -0.500 ; -3.000        ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                          ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.121 ; VelsDivider:inst26|fdiv_8:inst12|cont[22]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.771     ; 2.886      ;
; -7.095 ; VelsDivider:inst26|fdiv_8:inst12|cont[6]   ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.774     ; 2.857      ;
; -7.048 ; VelsDivider:inst26|fdiv_8:inst12|cont[16]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.772     ; 2.812      ;
; -7.011 ; VelsDivider:inst26|fdiv_8:inst12|cont[17]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.772     ; 2.775      ;
; -7.007 ; VelsDivider:inst26|fdiv_8:inst12|cont[5]   ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.774     ; 2.769      ;
; -6.992 ; VelsDivider:inst26|fdiv_8:inst12|cont[24]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.771     ; 2.757      ;
; -6.991 ; VelsDivider:inst26|fdiv_8:inst12|cont[30]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.771     ; 2.756      ;
; -6.955 ; VelsDivider:inst26|fdiv_8:inst12|cont[23]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.771     ; 2.720      ;
; -6.901 ; VelsDivider:inst26|fdiv_8:inst12|cont[18]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.772     ; 2.665      ;
; -6.858 ; VelsDivider:inst26|fdiv_8:inst12|cont[7]   ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.774     ; 2.620      ;
; -6.858 ; VelsDivider:inst26|fdiv_8:inst12|cont[29]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.771     ; 2.623      ;
; -6.855 ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.771     ; 2.620      ;
; -6.826 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.160     ; 3.202      ;
; -6.822 ; VelsDivider:inst26|fdiv_8:inst12|cont[21]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.772     ; 2.586      ;
; -6.786 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.620     ; 3.202      ;
; -6.763 ; VelsDivider:inst26|fdiv_8:inst12|cont[19]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.772     ; 2.527      ;
; -6.750 ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.727     ; 3.059      ;
; -6.746 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.162     ; 3.120      ;
; -6.738 ; VelsDivider:inst26|fdiv_8:inst12|cont[20]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.771     ; 2.503      ;
; -6.734 ; VelsDivider:inst26|fdiv_8:inst12|cont[11]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.775     ; 2.495      ;
; -6.725 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.117     ; 3.144      ;
; -6.723 ; VelsDivider:inst26|fdiv_8:inst12|cont[14]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.774     ; 2.485      ;
; -6.721 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.160     ; 3.097      ;
; -6.715 ; VelsDivider:inst26|fdiv_8:inst12|cont[25]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.771     ; 2.480      ;
; -6.711 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.117     ; 3.130      ;
; -6.706 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.622     ; 3.120      ;
; -6.701 ; VelsDivider:inst26|fdiv_8:inst12|cont[9]   ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.775     ; 2.462      ;
; -6.699 ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.117     ; 3.118      ;
; -6.695 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.160     ; 3.071      ;
; -6.681 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.620     ; 3.097      ;
; -6.665 ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.727     ; 2.974      ;
; -6.655 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.620     ; 3.071      ;
; -6.655 ; VelsDivider:inst26|fdiv_1:inst9|cont[5]    ; VelsDivider:inst26|fdiv_1:inst9|clkout    ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.917     ; 3.274      ;
; -6.654 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.160     ; 3.030      ;
; -6.648 ; VelsDivider:inst26|fdiv_2:inst10|cont[6]   ; VelsDivider:inst26|fdiv_2:inst10|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.788     ; 3.396      ;
; -6.645 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.160     ; 3.021      ;
; -6.641 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.160     ; 3.017      ;
; -6.638 ; VelsDivider:inst26|fdiv_000:inst|cont[28]  ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.720     ; 2.954      ;
; -6.632 ; VelsDivider:inst26|fdiv_8:inst12|cont[28]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.771     ; 2.397      ;
; -6.631 ; VelsDivider:inst26|fdiv_8:inst12|cont[4]   ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.774     ; 2.393      ;
; -6.627 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.117     ; 3.046      ;
; -6.621 ; VelsDivider:inst26|fdiv_8:inst12|cont[15]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.775     ; 2.382      ;
; -6.614 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.620     ; 3.030      ;
; -6.613 ; VelsDivider:inst26|fdiv_8:inst12|cont[26]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.771     ; 2.378      ;
; -6.612 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.117     ; 3.031      ;
; -6.605 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.620     ; 3.021      ;
; -6.602 ; VelsDivider:inst26|fdiv_8:inst12|cont[2]   ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.774     ; 2.364      ;
; -6.601 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.620     ; 3.017      ;
; -6.592 ; VelsDivider:inst26|fdiv_1:inst9|cont[13]   ; VelsDivider:inst26|fdiv_1:inst9|clkout    ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.916     ; 3.212      ;
; -6.584 ; VelsDivider:inst26|fdiv_8:inst12|cont[10]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.775     ; 2.345      ;
; -6.582 ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.727     ; 2.891      ;
; -6.579 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.117     ; 2.998      ;
; -6.560 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.160     ; 2.936      ;
; -6.550 ; VelsDivider:inst26|fdiv_1:inst9|cont[3]    ; VelsDivider:inst26|fdiv_1:inst9|clkout    ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.917     ; 3.169      ;
; -6.547 ; VelsDivider:inst26|fdiv_1:inst9|cont[8]    ; VelsDivider:inst26|fdiv_1:inst9|clkout    ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.917     ; 3.166      ;
; -6.546 ; VelsDivider:inst26|fdiv_000:inst|cont[12]  ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.727     ; 2.855      ;
; -6.542 ; VelsDivider:inst26|fdiv_000:inst|cont[7]   ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.727     ; 2.851      ;
; -6.528 ; VelsDivider:inst26|fdiv_1:inst9|cont[7]    ; VelsDivider:inst26|fdiv_1:inst9|clkout    ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.917     ; 3.147      ;
; -6.524 ; VelsDivider:inst26|fdiv_000:inst|cont[29]  ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.721     ; 2.839      ;
; -6.523 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.160     ; 2.899      ;
; -6.520 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.620     ; 2.936      ;
; -6.509 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.117     ; 2.928      ;
; -6.506 ; VelsDivider:inst26|fdiv_2:inst10|cont[7]   ; VelsDivider:inst26|fdiv_2:inst10|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.788     ; 3.254      ;
; -6.504 ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.160     ; 2.880      ;
; -6.497 ; VelsDivider:inst26|fdiv_8:inst12|cont[12]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.774     ; 2.259      ;
; -6.484 ; VelsDivider:inst26|fdiv_000:inst|cont[31]  ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.720     ; 2.800      ;
; -6.483 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.620     ; 2.899      ;
; -6.483 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.160     ; 2.859      ;
; -6.481 ; VelsDivider:inst26|fdiv_000:inst|cont[10]  ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.727     ; 2.790      ;
; -6.479 ; VelsDivider:inst26|fdiv_8:inst12|cont[3]   ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.775     ; 2.240      ;
; -6.476 ; VelsDivider:inst26|fdiv_1:inst9|cont[2]    ; VelsDivider:inst26|fdiv_1:inst9|clkout    ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.917     ; 3.095      ;
; -6.474 ; VelsDivider:inst26|fdiv_000:inst|cont[11]  ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.727     ; 2.783      ;
; -6.474 ; VelsDivider:inst26|fdiv_8:inst12|cont[27]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.771     ; 2.239      ;
; -6.469 ; VelsDivider:inst26|fdiv_000:inst|cont[25]  ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.721     ; 2.784      ;
; -6.464 ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.620     ; 2.880      ;
; -6.463 ; VelsDivider:inst26|fdiv_1:inst9|cont[14]   ; VelsDivider:inst26|fdiv_1:inst9|clkout    ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.916     ; 3.083      ;
; -6.457 ; VelsDivider:inst26|fdiv_05:inst8|cont[20]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.117     ; 2.876      ;
; -6.453 ; VelsDivider:inst26|fdiv_8:inst12|cont[8]   ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.775     ; 2.214      ;
; -6.448 ; VelsDivider:inst26|fdiv_05:inst8|cont[0]   ; VelsDivider:inst26|fdiv_05:inst8|cont[25] ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.092     ; 4.892      ;
; -6.443 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.620     ; 2.859      ;
; -6.443 ; VelsDivider:inst26|fdiv_8:inst12|cont[13]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.775     ; 2.204      ;
; -6.425 ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.727     ; 2.734      ;
; -6.423 ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.727     ; 2.732      ;
; -6.423 ; VelsDivider:inst26|fdiv_1:inst9|cont[12]   ; VelsDivider:inst26|fdiv_1:inst9|clkout    ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.916     ; 3.043      ;
; -6.420 ; VelsDivider:inst26|fdiv_2:inst10|cont[1]   ; VelsDivider:inst26|fdiv_2:inst10|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.788     ; 3.168      ;
; -6.419 ; VelsDivider:inst26|fdiv_1:inst9|cont[0]    ; VelsDivider:inst26|fdiv_1:inst9|clkout    ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.918     ; 3.037      ;
; -6.416 ; VelsDivider:inst26|fdiv_05:inst8|cont[19]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.117     ; 2.835      ;
; -6.415 ; VelsDivider:inst26|fdiv_2:inst10|cont[8]   ; VelsDivider:inst26|fdiv_2:inst10|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.788     ; 3.163      ;
; -6.406 ; VelsDivider:inst26|fdiv_000:inst|cont[30]  ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.720     ; 2.722      ;
; -6.403 ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.117     ; 2.822      ;
; -6.403 ; VelsDivider:inst26|fdiv_025:inst7|cont[13] ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.160     ; 2.779      ;
; -6.402 ; VelsDivider:inst26|fdiv_05:inst8|cont[13]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.116     ; 2.822      ;
; -6.400 ; VelsDivider:inst26|fdiv_1:inst9|cont[15]   ; VelsDivider:inst26|fdiv_1:inst9|clkout    ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.917     ; 3.019      ;
; -6.400 ; VelsDivider:inst26|fdiv_05:inst8|cont[21]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.117     ; 2.819      ;
; -6.398 ; VelsDivider:inst26|fdiv_025:inst7|cont[19] ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.162     ; 2.772      ;
; -6.398 ; VelsDivider:inst26|fdiv_05:inst8|cont[5]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.117     ; 2.817      ;
; -6.394 ; VelsDivider:inst26|fdiv_1:inst9|cont[6]    ; VelsDivider:inst26|fdiv_1:inst9|clkout    ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.918     ; 3.012      ;
; -6.390 ; VelsDivider:inst26|fdiv_025:inst7|cont[21] ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.160     ; 2.766      ;
; -6.387 ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.162     ; 2.761      ;
; -6.378 ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.160     ; 2.754      ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'GPIO_0[2]'                                                                                                                                          ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.150 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 3.202      ;
; -5.070 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.486     ; 3.120      ;
; -5.045 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 3.097      ;
; -5.019 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 3.071      ;
; -4.978 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 3.030      ;
; -4.969 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 3.021      ;
; -4.965 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 3.017      ;
; -4.931 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.265     ; 3.202      ;
; -4.913 ; VelsDivider:inst26|fdiv_8:inst12|cont[22]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.563     ; 2.886      ;
; -4.891 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.725     ; 3.202      ;
; -4.887 ; VelsDivider:inst26|fdiv_8:inst12|cont[6]   ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.566     ; 2.857      ;
; -4.884 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 2.936      ;
; -4.859 ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; VelsDivider:inst26|fdiv_000:inst|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.836     ; 3.059      ;
; -4.854 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.246     ; 3.144      ;
; -4.851 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.267     ; 3.120      ;
; -4.848 ; VelsDivider:inst26|fdiv_1:inst9|cont[5]    ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.110     ; 3.274      ;
; -4.847 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 2.899      ;
; -4.840 ; VelsDivider:inst26|fdiv_8:inst12|cont[16]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.564     ; 2.812      ;
; -4.840 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.246     ; 3.130      ;
; -4.829 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.221     ; 3.144      ;
; -4.828 ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.246     ; 3.118      ;
; -4.828 ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 2.880      ;
; -4.826 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.265     ; 3.097      ;
; -4.815 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.221     ; 3.130      ;
; -4.811 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.727     ; 3.120      ;
; -4.807 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 2.859      ;
; -4.803 ; VelsDivider:inst26|fdiv_8:inst12|cont[17]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.564     ; 2.775      ;
; -4.803 ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.221     ; 3.118      ;
; -4.800 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.265     ; 3.071      ;
; -4.799 ; VelsDivider:inst26|fdiv_8:inst12|cont[5]   ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.566     ; 2.769      ;
; -4.798 ; VelsDivider:inst26|fdiv_8:inst12|cont[22]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.448     ; 2.886      ;
; -4.786 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.725     ; 3.097      ;
; -4.785 ; VelsDivider:inst26|fdiv_1:inst9|cont[13]   ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.109     ; 3.212      ;
; -4.784 ; VelsDivider:inst26|fdiv_8:inst12|cont[24]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.563     ; 2.757      ;
; -4.783 ; VelsDivider:inst26|fdiv_8:inst12|cont[30]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.563     ; 2.756      ;
; -4.774 ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; VelsDivider:inst26|fdiv_000:inst|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.836     ; 2.974      ;
; -4.773 ; VelsDivider:inst26|fdiv_1:inst9|cont[5]    ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.035     ; 3.274      ;
; -4.772 ; VelsDivider:inst26|fdiv_8:inst12|cont[6]   ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.451     ; 2.857      ;
; -4.760 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.725     ; 3.071      ;
; -4.759 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.265     ; 3.030      ;
; -4.756 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.246     ; 3.046      ;
; -4.750 ; VelsDivider:inst26|fdiv_2:inst10|cont[6]   ; VelsDivider:inst26|fdiv_2:inst10|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.890     ; 3.396      ;
; -4.750 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.265     ; 3.021      ;
; -4.747 ; VelsDivider:inst26|fdiv_000:inst|cont[28]  ; VelsDivider:inst26|fdiv_000:inst|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.829     ; 2.954      ;
; -4.747 ; VelsDivider:inst26|fdiv_8:inst12|cont[23]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.563     ; 2.720      ;
; -4.746 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.265     ; 3.017      ;
; -4.743 ; VelsDivider:inst26|fdiv_1:inst9|cont[3]    ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.110     ; 3.169      ;
; -4.741 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.246     ; 3.031      ;
; -4.740 ; VelsDivider:inst26|fdiv_1:inst9|cont[8]    ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.110     ; 3.166      ;
; -4.731 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.221     ; 3.046      ;
; -4.727 ; VelsDivider:inst26|fdiv_2:inst10|cont[6]   ; VelsDivider:inst26|fdiv_2:inst10|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.867     ; 3.396      ;
; -4.727 ; VelsDivider:inst26|fdiv_025:inst7|cont[13] ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 2.779      ;
; -4.725 ; VelsDivider:inst26|fdiv_8:inst12|cont[16]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.449     ; 2.812      ;
; -4.722 ; VelsDivider:inst26|fdiv_025:inst7|cont[19] ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.486     ; 2.772      ;
; -4.721 ; VelsDivider:inst26|fdiv_1:inst9|cont[7]    ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.110     ; 3.147      ;
; -4.719 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.725     ; 3.030      ;
; -4.716 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.221     ; 3.031      ;
; -4.714 ; VelsDivider:inst26|fdiv_025:inst7|cont[21] ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 2.766      ;
; -4.711 ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.486     ; 2.761      ;
; -4.710 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.725     ; 3.021      ;
; -4.710 ; VelsDivider:inst26|fdiv_1:inst9|cont[13]   ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.034     ; 3.212      ;
; -4.708 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.246     ; 2.998      ;
; -4.708 ; VelsDivider:inst26|fdiv_8:inst12|cont[22]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.858     ; 2.886      ;
; -4.706 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.725     ; 3.017      ;
; -4.702 ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 2.754      ;
; -4.693 ; VelsDivider:inst26|fdiv_8:inst12|cont[18]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.564     ; 2.665      ;
; -4.691 ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; VelsDivider:inst26|fdiv_000:inst|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.836     ; 2.891      ;
; -4.691 ; VelsDivider:inst26|fdiv_025:inst7|cont[27] ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.486     ; 2.741      ;
; -4.689 ; VelsDivider:inst26|fdiv_025:inst7|cont[14] ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 2.741      ;
; -4.688 ; VelsDivider:inst26|fdiv_8:inst12|cont[17]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.449     ; 2.775      ;
; -4.684 ; VelsDivider:inst26|fdiv_8:inst12|cont[5]   ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.451     ; 2.769      ;
; -4.683 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.221     ; 2.998      ;
; -4.682 ; VelsDivider:inst26|fdiv_8:inst12|cont[6]   ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.861     ; 2.857      ;
; -4.676 ; VelsDivider:inst26|fdiv_025:inst7|cont[8]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 2.728      ;
; -4.672 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|cont[26] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.460     ; 4.748      ;
; -4.669 ; VelsDivider:inst26|fdiv_8:inst12|cont[24]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.448     ; 2.757      ;
; -4.669 ; VelsDivider:inst26|fdiv_1:inst9|cont[2]    ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.110     ; 3.095      ;
; -4.668 ; VelsDivider:inst26|fdiv_1:inst9|cont[3]    ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.035     ; 3.169      ;
; -4.668 ; VelsDivider:inst26|fdiv_8:inst12|cont[30]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.448     ; 2.756      ;
; -4.665 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.265     ; 2.936      ;
; -4.665 ; VelsDivider:inst26|fdiv_1:inst9|cont[8]    ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.035     ; 3.166      ;
; -4.656 ; VelsDivider:inst26|fdiv_1:inst9|cont[14]   ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.109     ; 3.083      ;
; -4.655 ; VelsDivider:inst26|fdiv_000:inst|cont[12]  ; VelsDivider:inst26|fdiv_000:inst|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.836     ; 2.855      ;
; -4.651 ; VelsDivider:inst26|fdiv_000:inst|cont[7]   ; VelsDivider:inst26|fdiv_000:inst|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.836     ; 2.851      ;
; -4.650 ; VelsDivider:inst26|fdiv_8:inst12|cont[7]   ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.566     ; 2.620      ;
; -4.650 ; VelsDivider:inst26|fdiv_8:inst12|cont[29]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.563     ; 2.623      ;
; -4.647 ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.563     ; 2.620      ;
; -4.646 ; VelsDivider:inst26|fdiv_1:inst9|cont[7]    ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.035     ; 3.147      ;
; -4.638 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.246     ; 2.928      ;
; -4.635 ; VelsDivider:inst26|fdiv_8:inst12|cont[16]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.859     ; 2.812      ;
; -4.633 ; VelsDivider:inst26|fdiv_000:inst|cont[29]  ; VelsDivider:inst26|fdiv_000:inst|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.830     ; 2.839      ;
; -4.632 ; VelsDivider:inst26|fdiv_8:inst12|cont[23]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.448     ; 2.720      ;
; -4.628 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.265     ; 2.899      ;
; -4.625 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.725     ; 2.936      ;
; -4.619 ; VelsDivider:inst26|fdiv_025:inst7|cont[16] ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.484     ; 2.671      ;
; -4.617 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|cont[23] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.460     ; 4.693      ;
; -4.616 ; VelsDivider:inst26|fdiv_1:inst9|cont[12]   ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.109     ; 3.043      ;
; -4.614 ; VelsDivider:inst26|fdiv_8:inst12|cont[21]  ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.564     ; 2.586      ;
; -4.613 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.221     ; 2.928      ;
; -4.612 ; VelsDivider:inst26|fdiv_1:inst9|cont[0]    ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.111     ; 3.037      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'                                                                                                                                        ;
+--------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.653 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.689      ;
; -0.622 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.658      ;
; -0.577 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.613      ;
; -0.489 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.525      ;
; -0.433 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.469      ;
; -0.310 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.346      ;
; -0.257 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.293      ;
; -0.159 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.195      ;
; -0.072 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.108      ;
; 0.034  ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.002      ;
; 0.044  ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.992      ;
; 0.096  ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.940      ;
; 0.096  ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.940      ;
; 0.228  ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.808      ;
; 0.229  ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.807      ;
+--------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ControleMatriz:inst|Reg8:inst51|Q[1]'                                                                                                                              ;
+--------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.027 ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 1.063      ;
; 0.237  ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.798      ;
; 0.379  ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; LivesCounter:inst11|inst2 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                    ;
+--------+------------------------------------------------+------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -2.557 ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; CLOCK_50    ; 0.000        ; 2.698      ; 0.657      ;
; -2.057 ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; CLOCK_50    ; -0.500       ; 2.698      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_000:inst|clkout        ; VelsDivider:inst26|fdiv_000:inst|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_025:inst7|clkout       ; VelsDivider:inst26|fdiv_025:inst7|clkout       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_05:inst8|clkout        ; VelsDivider:inst26|fdiv_05:inst8|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_1:inst9|clkout         ; VelsDivider:inst26|fdiv_1:inst9|clkout         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_32:inst14|clkout       ; VelsDivider:inst26|fdiv_32:inst14|clkout       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_8:inst12|clkout        ; VelsDivider:inst26|fdiv_8:inst12|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_4:inst11|clkout        ; VelsDivider:inst26|fdiv_4:inst11|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_2:inst10|clkout        ; VelsDivider:inst26|fdiv_2:inst10|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.526  ; VelsDivider:inst26|fdiv_000:inst|cont[31]      ; VelsDivider:inst26|fdiv_000:inst|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.531  ; VelsDivider:inst26|fdiv_025:inst7|cont[31]     ; VelsDivider:inst26|fdiv_025:inst7|cont[31]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; VelsDivider:inst26|fdiv_05:inst8|cont[31]      ; VelsDivider:inst26|fdiv_05:inst8|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; VelsDivider:inst26|fdiv_1:inst9|cont[31]       ; VelsDivider:inst26|fdiv_1:inst9|cont[31]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; VelsDivider:inst26|fdiv_32:inst14|cont[31]     ; VelsDivider:inst26|fdiv_32:inst14|cont[31]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; VelsDivider:inst26|fdiv_8:inst12|cont[31]      ; VelsDivider:inst26|fdiv_8:inst12|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; VelsDivider:inst26|fdiv_4:inst11|cont[31]      ; VelsDivider:inst26|fdiv_4:inst11|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; VelsDivider:inst26|fdiv_2:inst10|cont[31]      ; VelsDivider:inst26|fdiv_2:inst10|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.795  ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_05:inst8|cont[27]      ; VelsDivider:inst26|fdiv_05:inst8|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_1:inst9|cont[15]       ; VelsDivider:inst26|fdiv_1:inst9|cont[15]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_1:inst9|cont[23]       ; VelsDivider:inst26|fdiv_1:inst9|cont[23]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_8:inst12|cont[1]       ; VelsDivider:inst26|fdiv_8:inst12|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_8:inst12|cont[14]      ; VelsDivider:inst26|fdiv_8:inst12|cont[14]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_4:inst11|cont[1]       ; VelsDivider:inst26|fdiv_4:inst11|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_4:inst11|cont[23]      ; VelsDivider:inst26|fdiv_4:inst11|cont[23]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_2:inst10|cont[14]      ; VelsDivider:inst26|fdiv_2:inst10|cont[14]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_2:inst10|cont[16]      ; VelsDivider:inst26|fdiv_2:inst10|cont[16]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.800  ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.800  ; VelsDivider:inst26|fdiv_1:inst9|cont[1]        ; VelsDivider:inst26|fdiv_1:inst9|cont[1]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.800  ; VelsDivider:inst26|fdiv_2:inst10|cont[1]       ; VelsDivider:inst26|fdiv_2:inst10|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.801  ; VelsDivider:inst26|fdiv_000:inst|cont[9]       ; VelsDivider:inst26|fdiv_000:inst|cont[9]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_000:inst|cont[30]      ; VelsDivider:inst26|fdiv_000:inst|cont[30]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_05:inst8|cont[2]       ; VelsDivider:inst26|fdiv_05:inst8|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_1:inst9|cont[9]        ; VelsDivider:inst26|fdiv_1:inst9|cont[9]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_32:inst14|cont[2]      ; VelsDivider:inst26|fdiv_32:inst14|cont[2]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_32:inst14|cont[25]     ; VelsDivider:inst26|fdiv_32:inst14|cont[25]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_8:inst12|cont[25]      ; VelsDivider:inst26|fdiv_8:inst12|cont[25]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_4:inst11|cont[2]       ; VelsDivider:inst26|fdiv_4:inst11|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_4:inst11|cont[25]      ; VelsDivider:inst26|fdiv_4:inst11|cont[25]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_2:inst10|cont[9]       ; VelsDivider:inst26|fdiv_2:inst10|cont[9]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_2:inst10|cont[25]      ; VelsDivider:inst26|fdiv_2:inst10|cont[25]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; VelsDivider:inst26|fdiv_05:inst8|cont[4]       ; VelsDivider:inst26|fdiv_05:inst8|cont[4]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_32:inst14|cont[4]      ; VelsDivider:inst26|fdiv_32:inst14|cont[4]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_32:inst14|cont[27]     ; VelsDivider:inst26|fdiv_32:inst14|cont[27]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_8:inst12|cont[20]      ; VelsDivider:inst26|fdiv_8:inst12|cont[20]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_8:inst12|cont[23]      ; VelsDivider:inst26|fdiv_8:inst12|cont[23]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_8:inst12|cont[27]      ; VelsDivider:inst26|fdiv_8:inst12|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_4:inst11|cont[15]      ; VelsDivider:inst26|fdiv_4:inst11|cont[15]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_4:inst11|cont[13]      ; VelsDivider:inst26|fdiv_4:inst11|cont[13]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_4:inst11|cont[7]       ; VelsDivider:inst26|fdiv_4:inst11|cont[7]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_4:inst11|cont[27]      ; VelsDivider:inst26|fdiv_4:inst11|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_2:inst10|cont[27]      ; VelsDivider:inst26|fdiv_2:inst10|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; VelsDivider:inst26|fdiv_025:inst7|cont[1]      ; VelsDivider:inst26|fdiv_025:inst7|cont[1]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; VelsDivider:inst26|fdiv_025:inst7|cont[17]     ; VelsDivider:inst26|fdiv_025:inst7|cont[17]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; VelsDivider:inst26|fdiv_05:inst8|cont[1]       ; VelsDivider:inst26|fdiv_05:inst8|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; VelsDivider:inst26|fdiv_1:inst9|cont[17]       ; VelsDivider:inst26|fdiv_1:inst9|cont[17]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; VelsDivider:inst26|fdiv_000:inst|cont[2]       ; VelsDivider:inst26|fdiv_000:inst|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_000:inst|cont[4]       ; VelsDivider:inst26|fdiv_000:inst|cont[4]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_000:inst|cont[7]       ; VelsDivider:inst26|fdiv_000:inst|cont[7]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[2]      ; VelsDivider:inst26|fdiv_025:inst7|cont[2]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[4]      ; VelsDivider:inst26|fdiv_025:inst7|cont[4]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[7]      ; VelsDivider:inst26|fdiv_025:inst7|cont[7]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[9]      ; VelsDivider:inst26|fdiv_025:inst7|cont[9]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[11]     ; VelsDivider:inst26|fdiv_025:inst7|cont[11]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[25]     ; VelsDivider:inst26|fdiv_025:inst7|cont[25]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[27]     ; VelsDivider:inst26|fdiv_025:inst7|cont[27]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[29]     ; VelsDivider:inst26|fdiv_025:inst7|cont[29]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[30]     ; VelsDivider:inst26|fdiv_025:inst7|cont[30]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_05:inst8|cont[9]       ; VelsDivider:inst26|fdiv_05:inst8|cont[9]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_05:inst8|cont[11]      ; VelsDivider:inst26|fdiv_05:inst8|cont[11]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_05:inst8|cont[29]      ; VelsDivider:inst26|fdiv_05:inst8|cont[29]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_05:inst8|cont[30]      ; VelsDivider:inst26|fdiv_05:inst8|cont[30]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[2]        ; VelsDivider:inst26|fdiv_1:inst9|cont[2]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[4]        ; VelsDivider:inst26|fdiv_1:inst9|cont[4]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[7]        ; VelsDivider:inst26|fdiv_1:inst9|cont[7]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[25]       ; VelsDivider:inst26|fdiv_1:inst9|cont[25]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[27]       ; VelsDivider:inst26|fdiv_1:inst9|cont[27]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[29]       ; VelsDivider:inst26|fdiv_1:inst9|cont[29]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[30]       ; VelsDivider:inst26|fdiv_1:inst9|cont[30]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_32:inst14|cont[18]     ; VelsDivider:inst26|fdiv_32:inst14|cont[18]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_32:inst14|cont[20]     ; VelsDivider:inst26|fdiv_32:inst14|cont[20]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_32:inst14|cont[23]     ; VelsDivider:inst26|fdiv_32:inst14|cont[23]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_32:inst14|cont[29]     ; VelsDivider:inst26|fdiv_32:inst14|cont[29]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_32:inst14|cont[30]     ; VelsDivider:inst26|fdiv_32:inst14|cont[30]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_8:inst12|cont[2]       ; VelsDivider:inst26|fdiv_8:inst12|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_8:inst12|cont[4]       ; VelsDivider:inst26|fdiv_8:inst12|cont[4]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_8:inst12|cont[7]       ; VelsDivider:inst26|fdiv_8:inst12|cont[7]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_8:inst12|cont[29]      ; VelsDivider:inst26|fdiv_8:inst12|cont[29]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_8:inst12|cont[30]      ; VelsDivider:inst26|fdiv_8:inst12|cont[30]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_4:inst11|cont[29]      ; VelsDivider:inst26|fdiv_4:inst11|cont[29]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
+--------+------------------------------------------------+------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'GPIO_0[2]'                                                                                                                                           ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.208 ; VelsDivider:inst26|fdiv_000:inst|clkout    ; VelsDivider:inst26|fdiv_000:inst|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 0.657      ;
; -2.205 ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 0.657      ;
; -2.073 ; VelsDivider:inst26|fdiv_000:inst|cont[31]  ; VelsDivider:inst26|fdiv_000:inst|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 0.792      ;
; -2.065 ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 0.797      ;
; -1.819 ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 0.657      ;
; -1.817 ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.208      ; 0.657      ;
; -1.808 ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.199      ; 0.657      ;
; -1.804 ; VelsDivider:inst26|fdiv_000:inst|cont[20]  ; VelsDivider:inst26|fdiv_000:inst|cont[20]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.061      ;
; -1.799 ; VelsDivider:inst26|fdiv_000:inst|cont[1]   ; VelsDivider:inst26|fdiv_000:inst|cont[1]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.066      ;
; -1.798 ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.067      ;
; -1.798 ; VelsDivider:inst26|fdiv_000:inst|cont[30]  ; VelsDivider:inst26|fdiv_000:inst|cont[30]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.067      ;
; -1.793 ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.072      ;
; -1.793 ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.072      ;
; -1.793 ; VelsDivider:inst26|fdiv_000:inst|cont[7]   ; VelsDivider:inst26|fdiv_000:inst|cont[7]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.072      ;
; -1.793 ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.072      ;
; -1.793 ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.072      ;
; -1.793 ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.072      ;
; -1.791 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.071      ;
; -1.791 ; VelsDivider:inst26|fdiv_025:inst7|cont[17] ; VelsDivider:inst26|fdiv_025:inst7|cont[17] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.071      ;
; -1.790 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.072      ;
; -1.790 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.072      ;
; -1.790 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.072      ;
; -1.790 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.072      ;
; -1.790 ; VelsDivider:inst26|fdiv_025:inst7|cont[11] ; VelsDivider:inst26|fdiv_025:inst7|cont[11] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.072      ;
; -1.790 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.072      ;
; -1.790 ; VelsDivider:inst26|fdiv_025:inst7|cont[27] ; VelsDivider:inst26|fdiv_025:inst7|cont[27] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.072      ;
; -1.790 ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.072      ;
; -1.790 ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.072      ;
; -1.771 ; VelsDivider:inst26|fdiv_000:inst|cont[22]  ; VelsDivider:inst26|fdiv_000:inst|cont[22]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.094      ;
; -1.771 ; VelsDivider:inst26|fdiv_000:inst|cont[28]  ; VelsDivider:inst26|fdiv_000:inst|cont[28]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.094      ;
; -1.768 ; VelsDivider:inst26|fdiv_025:inst7|cont[19] ; VelsDivider:inst26|fdiv_025:inst7|cont[19] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.094      ;
; -1.768 ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.094      ;
; -1.761 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.101      ;
; -1.761 ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.101      ;
; -1.761 ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.104      ;
; -1.761 ; VelsDivider:inst26|fdiv_000:inst|cont[8]   ; VelsDivider:inst26|fdiv_000:inst|cont[8]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.104      ;
; -1.761 ; VelsDivider:inst26|fdiv_000:inst|cont[10]  ; VelsDivider:inst26|fdiv_000:inst|cont[10]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.104      ;
; -1.761 ; VelsDivider:inst26|fdiv_000:inst|cont[12]  ; VelsDivider:inst26|fdiv_000:inst|cont[12]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.104      ;
; -1.760 ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.105      ;
; -1.760 ; VelsDivider:inst26|fdiv_000:inst|cont[6]   ; VelsDivider:inst26|fdiv_000:inst|cont[6]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.105      ;
; -1.758 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.104      ;
; -1.757 ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.105      ;
; -1.757 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.105      ;
; -1.727 ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.618      ; 0.657      ;
; -1.716 ; VelsDivider:inst26|fdiv_2:inst10|clkout    ; VelsDivider:inst26|fdiv_2:inst10|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.107      ; 0.657      ;
; -1.697 ; VelsDivider:inst26|fdiv_4:inst11|clkout    ; VelsDivider:inst26|fdiv_4:inst11|clkout    ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.588      ; 0.657      ;
; -1.692 ; VelsDivider:inst26|fdiv_32:inst14|clkout   ; VelsDivider:inst26|fdiv_32:inst14|clkout   ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.583      ; 0.657      ;
; -1.679 ; VelsDivider:inst26|fdiv_1:inst9|cont[31]   ; VelsDivider:inst26|fdiv_1:inst9|cont[31]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 0.797      ;
; -1.677 ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.208      ; 0.797      ;
; -1.668 ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.199      ; 0.797      ;
; -1.587 ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.618      ; 0.797      ;
; -1.584 ; VelsDivider:inst26|fdiv_4:inst11|clkout    ; VelsDivider:inst26|fdiv_4:inst11|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.975      ; 0.657      ;
; -1.576 ; VelsDivider:inst26|fdiv_2:inst10|cont[31]  ; VelsDivider:inst26|fdiv_2:inst10|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.107      ; 0.797      ;
; -1.557 ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.588      ; 0.797      ;
; -1.552 ; VelsDivider:inst26|fdiv_32:inst14|cont[31] ; VelsDivider:inst26|fdiv_32:inst14|cont[31] ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.583      ; 0.797      ;
; -1.444 ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.975      ; 0.797      ;
; -1.416 ; VelsDivider:inst26|fdiv_000:inst|cont[1]   ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.449      ;
; -1.415 ; VelsDivider:inst26|fdiv_1:inst9|cont[15]   ; VelsDivider:inst26|fdiv_1:inst9|cont[15]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 1.061      ;
; -1.415 ; VelsDivider:inst26|fdiv_1:inst9|cont[23]   ; VelsDivider:inst26|fdiv_1:inst9|cont[23]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 1.061      ;
; -1.415 ; VelsDivider:inst26|fdiv_000:inst|cont[30]  ; VelsDivider:inst26|fdiv_000:inst|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.450      ;
; -1.415 ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; VelsDivider:inst26|fdiv_000:inst|cont[10]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.450      ;
; -1.413 ; VelsDivider:inst26|fdiv_8:inst12|cont[1]   ; VelsDivider:inst26|fdiv_8:inst12|cont[1]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.208      ; 1.061      ;
; -1.413 ; VelsDivider:inst26|fdiv_8:inst12|cont[14]  ; VelsDivider:inst26|fdiv_8:inst12|cont[14]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.208      ; 1.061      ;
; -1.410 ; VelsDivider:inst26|fdiv_1:inst9|cont[1]    ; VelsDivider:inst26|fdiv_1:inst9|cont[1]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 1.066      ;
; -1.410 ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.455      ;
; -1.410 ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.455      ;
; -1.410 ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.455      ;
; -1.410 ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.599      ; 1.455      ;
; -1.409 ; VelsDivider:inst26|fdiv_1:inst9|cont[9]    ; VelsDivider:inst26|fdiv_1:inst9|cont[9]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 1.067      ;
; -1.408 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.454      ;
; -1.407 ; VelsDivider:inst26|fdiv_8:inst12|cont[25]  ; VelsDivider:inst26|fdiv_8:inst12|cont[25]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.208      ; 1.067      ;
; -1.407 ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.455      ;
; -1.407 ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.455      ;
; -1.407 ; VelsDivider:inst26|fdiv_025:inst7|cont[27] ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.455      ;
; -1.407 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.455      ;
; -1.407 ; VelsDivider:inst26|fdiv_025:inst7|cont[11] ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.455      ;
; -1.407 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.455      ;
; -1.407 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.596      ; 1.455      ;
; -1.406 ; VelsDivider:inst26|fdiv_8:inst12|cont[20]  ; VelsDivider:inst26|fdiv_8:inst12|cont[20]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.208      ; 1.068      ;
; -1.406 ; VelsDivider:inst26|fdiv_8:inst12|cont[23]  ; VelsDivider:inst26|fdiv_8:inst12|cont[23]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.208      ; 1.068      ;
; -1.406 ; VelsDivider:inst26|fdiv_8:inst12|cont[27]  ; VelsDivider:inst26|fdiv_8:inst12|cont[27]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.208      ; 1.068      ;
; -1.405 ; VelsDivider:inst26|fdiv_1:inst9|cont[17]   ; VelsDivider:inst26|fdiv_1:inst9|cont[17]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 1.071      ;
; -1.404 ; VelsDivider:inst26|fdiv_05:inst8|cont[27]  ; VelsDivider:inst26|fdiv_05:inst8|cont[27]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.199      ; 1.061      ;
; -1.404 ; VelsDivider:inst26|fdiv_1:inst9|cont[2]    ; VelsDivider:inst26|fdiv_1:inst9|cont[2]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 1.072      ;
; -1.404 ; VelsDivider:inst26|fdiv_1:inst9|cont[4]    ; VelsDivider:inst26|fdiv_1:inst9|cont[4]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 1.072      ;
; -1.404 ; VelsDivider:inst26|fdiv_1:inst9|cont[7]    ; VelsDivider:inst26|fdiv_1:inst9|cont[7]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 1.072      ;
; -1.404 ; VelsDivider:inst26|fdiv_1:inst9|cont[25]   ; VelsDivider:inst26|fdiv_1:inst9|cont[25]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 1.072      ;
; -1.404 ; VelsDivider:inst26|fdiv_1:inst9|cont[27]   ; VelsDivider:inst26|fdiv_1:inst9|cont[27]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 1.072      ;
; -1.404 ; VelsDivider:inst26|fdiv_1:inst9|cont[29]   ; VelsDivider:inst26|fdiv_1:inst9|cont[29]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 1.072      ;
; -1.404 ; VelsDivider:inst26|fdiv_1:inst9|cont[30]   ; VelsDivider:inst26|fdiv_1:inst9|cont[30]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.210      ; 1.072      ;
; -1.402 ; VelsDivider:inst26|fdiv_8:inst12|cont[2]   ; VelsDivider:inst26|fdiv_8:inst12|cont[2]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.208      ; 1.072      ;
; -1.402 ; VelsDivider:inst26|fdiv_8:inst12|cont[4]   ; VelsDivider:inst26|fdiv_8:inst12|cont[4]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.208      ; 1.072      ;
; -1.402 ; VelsDivider:inst26|fdiv_8:inst12|cont[7]   ; VelsDivider:inst26|fdiv_8:inst12|cont[7]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.208      ; 1.072      ;
; -1.402 ; VelsDivider:inst26|fdiv_8:inst12|cont[29]  ; VelsDivider:inst26|fdiv_8:inst12|cont[29]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.208      ; 1.072      ;
; -1.402 ; VelsDivider:inst26|fdiv_8:inst12|cont[30]  ; VelsDivider:inst26|fdiv_8:inst12|cont[30]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.208      ; 1.072      ;
; -1.398 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.199      ; 1.067      ;
; -1.397 ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.199      ; 1.068      ;
; -1.394 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.199      ; 1.071      ;
; -1.393 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.199      ; 1.072      ;
; -1.393 ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.199      ; 1.072      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ControleMatriz:inst|Reg8:inst51|Q[1]'                                                                                                                              ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.391 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LivesCounter:inst11|inst2 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.532 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.797 ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 1.063      ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'                                                                                                                                        ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.541 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.808      ;
; 0.674 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.940      ;
; 0.674 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.940      ;
; 0.726 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.992      ;
; 0.736 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.002      ;
; 0.842 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.108      ;
; 0.929 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.195      ;
; 0.931 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.197      ;
; 1.027 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.293      ;
; 1.080 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.346      ;
; 1.203 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.469      ;
; 1.347 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.613      ;
; 1.392 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.658      ;
; 1.423 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.689      ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_0[2]'                                                                                                                           ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.539 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.346      ;
; -5.539 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.346      ;
; -5.539 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.346      ;
; -5.539 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.346      ;
; -5.539 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.346      ;
; -5.488 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.295      ;
; -5.488 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.295      ;
; -5.488 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.295      ;
; -5.488 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.295      ;
; -5.488 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.295      ;
; -5.441 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.248      ;
; -5.441 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.248      ;
; -5.441 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.248      ;
; -5.441 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.248      ;
; -5.441 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.248      ;
; -5.301 ; mov_carrinho:inst8|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.108      ;
; -5.301 ; mov_carrinho:inst8|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.108      ;
; -5.301 ; mov_carrinho:inst8|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.108      ;
; -5.301 ; mov_carrinho:inst8|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.108      ;
; -5.301 ; mov_carrinho:inst8|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.108      ;
; -5.218 ; mov_carrinho:inst8|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.025      ;
; -5.218 ; mov_carrinho:inst8|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.025      ;
; -5.218 ; mov_carrinho:inst8|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.025      ;
; -5.218 ; mov_carrinho:inst8|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.025      ;
; -5.218 ; mov_carrinho:inst8|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 3.025      ;
; -5.187 ; mov_carrinho:inst8|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.994      ;
; -5.187 ; mov_carrinho:inst8|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.994      ;
; -5.187 ; mov_carrinho:inst8|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.994      ;
; -5.187 ; mov_carrinho:inst8|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.994      ;
; -5.187 ; mov_carrinho:inst8|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.994      ;
; -5.114 ; mov_carrinho:inst8|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.921      ;
; -5.114 ; mov_carrinho:inst8|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.921      ;
; -5.114 ; mov_carrinho:inst8|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.921      ;
; -5.114 ; mov_carrinho:inst8|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.921      ;
; -5.114 ; mov_carrinho:inst8|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.921      ;
; -4.839 ; mov_carrinho:inst8|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.646      ;
; -4.839 ; mov_carrinho:inst8|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.646      ;
; -4.839 ; mov_carrinho:inst8|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.646      ;
; -4.839 ; mov_carrinho:inst8|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.646      ;
; -4.839 ; mov_carrinho:inst8|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.729     ; 2.646      ;
; -4.697 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.155      ;
; -4.697 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.155      ;
; -4.697 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.155      ;
; -4.697 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.155      ;
; -4.697 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.155      ;
; -4.686 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[0]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.399      ;
; -4.686 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[1]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.399      ;
; -4.686 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[2]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.399      ;
; -4.686 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[3]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.399      ;
; -4.686 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[4]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.399      ;
; -4.686 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[5]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.399      ;
; -4.686 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[6]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.399      ;
; -4.686 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[7]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.399      ;
; -4.635 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[0]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.348      ;
; -4.635 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[1]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.348      ;
; -4.635 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[2]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.348      ;
; -4.635 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[3]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.348      ;
; -4.635 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[4]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.348      ;
; -4.635 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[5]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.348      ;
; -4.635 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[6]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.348      ;
; -4.635 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[7]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.348      ;
; -4.629 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.087      ;
; -4.629 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.087      ;
; -4.629 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.087      ;
; -4.629 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.087      ;
; -4.629 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.087      ;
; -4.624 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.346      ;
; -4.624 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.346      ;
; -4.624 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.346      ;
; -4.624 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.346      ;
; -4.624 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.346      ;
; -4.596 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.054      ;
; -4.596 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.054      ;
; -4.596 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.054      ;
; -4.596 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.054      ;
; -4.596 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.078     ; 3.054      ;
; -4.588 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[0]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.301      ;
; -4.588 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[1]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.301      ;
; -4.588 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[2]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.301      ;
; -4.588 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[3]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.301      ;
; -4.588 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[4]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.301      ;
; -4.588 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[5]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.301      ;
; -4.588 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[6]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.301      ;
; -4.588 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[7]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.301      ;
; -4.573 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.295      ;
; -4.573 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.295      ;
; -4.573 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.295      ;
; -4.573 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.295      ;
; -4.573 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.295      ;
; -4.526 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.248      ;
; -4.526 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.248      ;
; -4.526 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.248      ;
; -4.526 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.248      ;
; -4.526 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.314     ; 3.248      ;
; -4.448 ; mov_carrinho:inst8|inst11            ; Contador:inst433|count[0]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.161      ;
; -4.448 ; mov_carrinho:inst8|inst11            ; Contador:inst433|count[1]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.161      ;
; -4.448 ; mov_carrinho:inst8|inst11            ; Contador:inst433|count[2]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.161      ;
; -4.448 ; mov_carrinho:inst8|inst11            ; Contador:inst433|count[3]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.161      ;
; -4.448 ; mov_carrinho:inst8|inst11            ; Contador:inst433|count[4]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.161      ;
; -4.448 ; mov_carrinho:inst8|inst11            ; Contador:inst433|count[5]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.823     ; 4.161      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_0[2]'                                                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -9.270 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.109      ;
; -9.270 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.109      ;
; -9.270 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.109      ;
; -9.270 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.109      ;
; -9.270 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.109      ;
; -9.270 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.109      ;
; -9.270 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.109      ;
; -9.270 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.109      ;
; -8.855 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.864     ; 3.525      ;
; -8.855 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.864     ; 3.525      ;
; -8.855 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.864     ; 3.525      ;
; -8.855 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.864     ; 3.525      ;
; -8.855 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[1]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.864     ; 3.525      ;
; -8.855 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.864     ; 3.525      ;
; -8.855 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.864     ; 3.525      ;
; -8.855 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.864     ; 3.525      ;
; -8.847 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.532      ;
; -8.847 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.532      ;
; -8.847 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.532      ;
; -8.847 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.532      ;
; -8.847 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.532      ;
; -8.847 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.532      ;
; -8.847 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.532      ;
; -8.847 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.532      ;
; -8.847 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.532      ;
; -8.847 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.532      ;
; -8.847 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.532      ;
; -8.837 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.542      ;
; -8.837 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.542      ;
; -8.837 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.542      ;
; -8.837 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.542      ;
; -8.837 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.542      ;
; -8.837 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.863     ; 3.542      ;
; -8.792 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.867     ; 3.591      ;
; -8.792 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.867     ; 3.591      ;
; -8.792 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.867     ; 3.591      ;
; -8.792 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.867     ; 3.591      ;
; -8.792 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.867     ; 3.591      ;
; -8.781 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[6]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.858     ; 3.593      ;
; -8.781 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[5]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.858     ; 3.593      ;
; -8.781 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[3]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.858     ; 3.593      ;
; -8.781 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[4]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.858     ; 3.593      ;
; -8.781 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[2]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.858     ; 3.593      ;
; -8.770 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.109      ;
; -8.770 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.109      ;
; -8.770 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.109      ;
; -8.770 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.109      ;
; -8.770 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.109      ;
; -8.770 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.109      ;
; -8.770 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.109      ;
; -8.770 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.109      ;
; -8.722 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[2]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.858     ; 3.652      ;
; -8.722 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[5]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.858     ; 3.652      ;
; -8.722 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[3]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.858     ; 3.652      ;
; -8.722 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[4]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.858     ; 3.652      ;
; -8.543 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[2]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.857     ; 3.830      ;
; -8.543 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[1]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.857     ; 3.830      ;
; -8.541 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[0]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.857     ; 3.832      ;
; -8.541 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[3]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.857     ; 3.832      ;
; -8.541 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[4]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.857     ; 3.832      ;
; -8.541 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[5]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.857     ; 3.832      ;
; -8.541 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[1]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.857     ; 3.832      ;
; -8.541 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[6]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 11.857     ; 3.832      ;
; -8.355 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.864     ; 3.525      ;
; -8.355 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.864     ; 3.525      ;
; -8.355 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.864     ; 3.525      ;
; -8.355 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.864     ; 3.525      ;
; -8.355 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[1]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.864     ; 3.525      ;
; -8.355 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.864     ; 3.525      ;
; -8.355 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.864     ; 3.525      ;
; -8.355 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.864     ; 3.525      ;
; -8.347 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.532      ;
; -8.347 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.532      ;
; -8.347 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.532      ;
; -8.347 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.532      ;
; -8.347 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.532      ;
; -8.347 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.532      ;
; -8.347 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.532      ;
; -8.347 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.532      ;
; -8.347 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.532      ;
; -8.347 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.532      ;
; -8.347 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.532      ;
; -8.337 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.542      ;
; -8.337 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.542      ;
; -8.337 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.542      ;
; -8.337 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.542      ;
; -8.337 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.542      ;
; -8.337 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.863     ; 3.542      ;
; -8.292 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.867     ; 3.591      ;
; -8.292 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.867     ; 3.591      ;
; -8.292 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.867     ; 3.591      ;
; -8.292 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.867     ; 3.591      ;
; -8.292 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.867     ; 3.591      ;
; -8.281 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[6]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.858     ; 3.593      ;
; -8.281 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[5]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.858     ; 3.593      ;
; -8.281 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[3]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.858     ; 3.593      ;
; -8.281 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[4]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.858     ; 3.593      ;
; -8.281 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[2]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.858     ; 3.593      ;
; -8.222 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[2]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.858     ; 3.652      ;
; -8.222 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[5]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 11.858     ; 3.652      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_0[2]'                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[0]            ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[0]            ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[1]            ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[1]            ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[2]            ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[2]            ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[3]            ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[3]            ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[4]            ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[4]            ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[5]            ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[5]            ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[6]            ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[6]            ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[7]            ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[7]            ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[6] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[6] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[6] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[6] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[6] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[6] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[6] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[6] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[6] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[6] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[6] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[6] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[2] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[3] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[4] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[5] ;
; -2.163 ; -1.163       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[6] ;
; -2.163 ; -1.163       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[6] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|clkout        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|clkout        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[22]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[23]      ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst27          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst27          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst28          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst28          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst29          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst29          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst30          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst30          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst31          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst31          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst32          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst32          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst33          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst33          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst34          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst34          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst27|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst27|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst28|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst28|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst29|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst29|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst30|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst30|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst31|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst31|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst32|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst32|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst33|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst33|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst34|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst34|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ControleMatriz:inst|Reg8:inst51|Q[1]'                                                                               ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst2            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst1|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst1|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst2|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst2|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst51|Q[1]|regout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst51|Q[1]|regout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|dataa            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|dataa            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]  ; GPIO_0[2]  ; -0.929 ; -0.929 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; -0.929 ; -0.929 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; -1.283 ; -1.283 ; Rise       ; GPIO_0[2]       ;
; GPIO_0[*]  ; GPIO_0[2]  ; -1.344 ; -1.344 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; -1.344 ; -1.344 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; -1.698 ; -1.698 ; Fall       ; GPIO_0[2]       ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; GPIO_0[2]  ; 2.033 ; 2.033 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 1.738 ; 1.738 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 2.033 ; 2.033 ; Rise       ; GPIO_0[2]       ;
; GPIO_0[*]  ; GPIO_0[2]  ; 3.783 ; 3.783 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 3.488 ; 3.488 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 3.783 ; 3.783 ; Fall       ; GPIO_0[2]       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port   ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 5.610  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 5.610  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; HEX2[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 9.069  ; 9.069  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 9.021  ; 9.021  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[1]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.759  ; 8.759  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[2]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.715  ; 8.715  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[3]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.805  ; 8.805  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[4]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 9.069  ; 9.069  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[5]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 9.063  ; 9.063  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[6]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 9.060  ; 9.060  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6.052  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6.052  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 5.610  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 5.610  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 6.052  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 6.052  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 11.455 ; 11.455 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[0]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.848  ; 8.848  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[1]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.442 ; 10.442 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[2]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 11.455 ; 11.455 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[3]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.397 ; 10.397 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[4]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.114 ; 10.114 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[5]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.653 ; 10.653 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[6]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.510 ; 10.510 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[7]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.851  ; 8.851  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[10] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.268  ; 7.268  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[11] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.006  ; 7.006  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[12] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.032  ; 7.032  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[13] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.026  ; 7.026  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[14] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 6.942  ; 6.942  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[15] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 6.986  ; 6.986  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[16] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.023  ; 7.023  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[17] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 6.695  ; 6.695  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 17.743 ; 17.743 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 16.765 ; 16.765 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 17.743 ; 17.743 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 16.484 ; 16.484 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 16.544 ; 16.544 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 17.045 ; 17.045 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 16.976 ; 16.976 ; Rise       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 17.154 ; 17.154 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 17.154 ; 17.154 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 17.133 ; 17.133 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 17.112 ; 17.112 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 16.911 ; 16.911 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 16.926 ; 16.926 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 16.900 ; 16.900 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 16.893 ; 16.893 ; Rise       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 14.950 ; 14.950 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 14.936 ; 14.936 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 14.950 ; 14.950 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 14.766 ; 14.766 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 14.733 ; 14.733 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 14.796 ; 14.796 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 14.781 ; 14.781 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 14.750 ; 14.750 ; Rise       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 15.376 ; 15.376 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 15.376 ; 15.376 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 10.840 ; 10.840 ; Rise       ; GPIO_0[2]                                    ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 19.493 ; 19.493 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 18.515 ; 18.515 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 19.493 ; 19.493 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 18.234 ; 18.234 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 18.294 ; 18.294 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 18.795 ; 18.795 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 18.726 ; 18.726 ; Fall       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 18.904 ; 18.904 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 18.904 ; 18.904 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 18.883 ; 18.883 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 18.862 ; 18.862 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 18.661 ; 18.661 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 18.676 ; 18.676 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 18.650 ; 18.650 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 18.643 ; 18.643 ; Fall       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 16.700 ; 16.700 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 16.686 ; 16.686 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 16.700 ; 16.700 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 16.516 ; 16.516 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 16.483 ; 16.483 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 16.546 ; 16.546 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 16.531 ; 16.531 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 16.500 ; 16.500 ; Fall       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 17.126 ; 17.126 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 17.126 ; 17.126 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 10.840 ; 10.840 ; Fall       ; GPIO_0[2]                                    ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port   ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 5.610  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 5.610  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; HEX2[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.473  ; 8.473  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.739  ; 8.739  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[1]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.481  ; 8.481  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[2]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.473  ; 8.473  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[3]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.523  ; 8.523  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[4]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.792  ; 8.792  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[5]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.784  ; 8.784  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[6]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.780  ; 8.780  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6.052  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6.052  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 5.610  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 5.610  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 6.052  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 6.052  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 6.695  ; 6.695  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[0]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.207  ; 8.207  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[1]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.178  ; 8.178  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[2]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 9.361  ; 9.361  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[3]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.496  ; 8.496  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[4]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.857  ; 8.857  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[5]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.928  ; 8.928  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[6]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.866  ; 8.866  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[7]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.210  ; 8.210  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[10] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.268  ; 7.268  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[11] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.006  ; 7.006  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[12] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.032  ; 7.032  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[13] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.026  ; 7.026  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[14] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 6.942  ; 6.942  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[15] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 6.986  ; 6.986  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[16] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.023  ; 7.023  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[17] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 6.695  ; 6.695  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 12.986 ; 12.986 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 13.740 ; 13.740 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 13.350 ; 13.350 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 12.986 ; 12.986 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 13.079 ; 13.079 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 13.383 ; 13.383 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 14.865 ; 14.865 ; Rise       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 15.617 ; 15.617 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 15.883 ; 15.883 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 15.862 ; 15.862 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 15.863 ; 15.863 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 15.635 ; 15.635 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 15.648 ; 15.648 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 15.623 ; 15.623 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 15.617 ; 15.617 ; Rise       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 14.067 ; 14.067 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 14.279 ; 14.279 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 14.286 ; 14.286 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 14.096 ; 14.096 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 14.067 ; 14.067 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 14.128 ; 14.128 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 14.123 ; 14.123 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 14.086 ; 14.086 ; Rise       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 10.840 ; 10.840 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 13.522 ; 13.522 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 10.840 ; 10.840 ; Rise       ; GPIO_0[2]                                    ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 13.401 ; 13.401 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 14.155 ; 14.155 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 13.765 ; 13.765 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 13.401 ; 13.401 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 13.494 ; 13.494 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 13.798 ; 13.798 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 15.280 ; 15.280 ; Fall       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 16.032 ; 16.032 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 16.298 ; 16.298 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 16.277 ; 16.277 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 16.278 ; 16.278 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 16.050 ; 16.050 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 16.063 ; 16.063 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 16.038 ; 16.038 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 16.032 ; 16.032 ; Fall       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 14.482 ; 14.482 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 14.694 ; 14.694 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 14.701 ; 14.701 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 14.511 ; 14.511 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 14.482 ; 14.482 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 14.543 ; 14.543 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 14.538 ; 14.538 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 14.501 ; 14.501 ; Fall       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 10.840 ; 10.840 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 13.937 ; 13.937 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 10.840 ; 10.840 ; Fall       ; GPIO_0[2]                                    ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; GPIO_0[0]  ; LEDG[0]     ; 10.141 ;    ;    ; 10.141 ;
; GPIO_0[1]  ; LEDG[1]     ; 9.948  ;    ;    ; 9.948  ;
; GPIO_0[3]  ; LEDR[6]     ; 10.365 ;    ;    ; 10.365 ;
; GPIO_0[4]  ; LEDR[5]     ; 10.206 ;    ;    ; 10.206 ;
; GPIO_0[5]  ; LEDR[4]     ; 11.443 ;    ;    ; 11.443 ;
; GPIO_0[6]  ; LEDR[3]     ; 10.242 ;    ;    ; 10.242 ;
; GPIO_0[7]  ; LEDR[2]     ; 9.859  ;    ;    ; 9.859  ;
; GPIO_0[8]  ; LEDR[1]     ; 10.234 ;    ;    ; 10.234 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; GPIO_0[0]  ; LEDG[0]     ; 10.141 ;    ;    ; 10.141 ;
; GPIO_0[1]  ; LEDG[1]     ; 9.948  ;    ;    ; 9.948  ;
; GPIO_0[3]  ; LEDR[6]     ; 10.365 ;    ;    ; 10.365 ;
; GPIO_0[4]  ; LEDR[5]     ; 10.206 ;    ;    ; 10.206 ;
; GPIO_0[5]  ; LEDR[4]     ; 11.443 ;    ;    ; 11.443 ;
; GPIO_0[6]  ; LEDR[3]     ; 10.242 ;    ;    ; 10.242 ;
; GPIO_0[7]  ; LEDR[2]     ; 9.859  ;    ;    ; 9.859  ;
; GPIO_0[8]  ; LEDR[1]     ; 10.234 ;    ;    ; 10.234 ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Fast Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -3.311 ; -564.947      ;
; GPIO_0[2]                                    ; -2.366 ; -376.623      ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.262  ; 0.000         ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 0.523  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -1.597 ; -1.597        ;
; GPIO_0[2]                                    ; -0.985 ; -151.297      ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 0.215  ; 0.000         ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.251  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+------------------------------------+
; Fast Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; GPIO_0[2] ; -2.229 ; -93.966       ;
+-----------+--------+---------------+


+------------------------------------+
; Fast Model Removal Summary         ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; GPIO_0[2] ; -4.696 ; -299.006      ;
+-----------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -1.380 ; -298.380      ;
; GPIO_0[2]                                    ; -1.222 ; -915.780      ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; -0.500 ; -8.000        ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; -0.500 ; -3.000        ;
+----------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                         ;
+--------+--------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.311 ; VelsDivider:inst26|fdiv_8:inst12|cont[6]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.512     ; 1.331      ;
; -3.283 ; VelsDivider:inst26|fdiv_8:inst12|cont[22]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.510     ; 1.305      ;
; -3.265 ; VelsDivider:inst26|fdiv_8:inst12|cont[16]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.511     ; 1.286      ;
; -3.247 ; VelsDivider:inst26|fdiv_8:inst12|cont[17]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.511     ; 1.268      ;
; -3.243 ; VelsDivider:inst26|fdiv_8:inst12|cont[5]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.512     ; 1.263      ;
; -3.238 ; VelsDivider:inst26|fdiv_8:inst12|cont[24]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.510     ; 1.260      ;
; -3.237 ; VelsDivider:inst26|fdiv_8:inst12|cont[23]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.510     ; 1.259      ;
; -3.232 ; VelsDivider:inst26|fdiv_8:inst12|cont[30]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.510     ; 1.254      ;
; -3.212 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.481      ;
; -3.207 ; VelsDivider:inst26|fdiv_8:inst12|cont[7]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.512     ; 1.227      ;
; -3.204 ; VelsDivider:inst26|fdiv_8:inst12|cont[18]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.511     ; 1.225      ;
; -3.202 ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.510     ; 1.224      ;
; -3.202 ; VelsDivider:inst26|fdiv_8:inst12|cont[29]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.510     ; 1.224      ;
; -3.186 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.268     ; 1.450      ;
; -3.174 ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.268     ; 1.438      ;
; -3.156 ; VelsDivider:inst26|fdiv_8:inst12|cont[21]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.511     ; 1.177      ;
; -3.154 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.268     ; 1.418      ;
; -3.150 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.419      ;
; -3.145 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.266     ; 1.411      ;
; -3.144 ; VelsDivider:inst26|fdiv_8:inst12|cont[14]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.512     ; 1.164      ;
; -3.137 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.406      ;
; -3.136 ; VelsDivider:inst26|fdiv_8:inst12|cont[11]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.513     ; 1.155      ;
; -3.135 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.404      ;
; -3.133 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.268     ; 1.397      ;
; -3.127 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.396      ;
; -3.126 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.268     ; 1.390      ;
; -3.125 ; VelsDivider:inst26|fdiv_8:inst12|cont[19]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.511     ; 1.146      ;
; -3.122 ; VelsDivider:inst26|fdiv_8:inst12|cont[9]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.513     ; 1.141      ;
; -3.118 ; VelsDivider:inst26|fdiv_8:inst12|cont[20]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.510     ; 1.140      ;
; -3.117 ; VelsDivider:inst26|fdiv_8:inst12|cont[25]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.510     ; 1.139      ;
; -3.113 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.268     ; 1.377      ;
; -3.108 ; VelsDivider:inst26|fdiv_1:inst9|cont[5]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.170     ; 1.470      ;
; -3.107 ; VelsDivider:inst26|fdiv_1:inst9|cont[13]   ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.169     ; 1.470      ;
; -3.106 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.375      ;
; -3.089 ; VelsDivider:inst26|fdiv_1:inst9|cont[3]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.170     ; 1.451      ;
; -3.083 ; VelsDivider:inst26|fdiv_1:inst9|cont[7]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.170     ; 1.445      ;
; -3.081 ; VelsDivider:inst26|fdiv_8:inst12|cont[4]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.512     ; 1.101      ;
; -3.081 ; VelsDivider:inst26|fdiv_8:inst12|cont[15]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.513     ; 1.100      ;
; -3.080 ; VelsDivider:inst26|fdiv_2:inst10|cont[6]   ; VelsDivider:inst26|fdiv_2:inst10|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.065     ; 1.547      ;
; -3.079 ; VelsDivider:inst26|fdiv_8:inst12|cont[28]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.510     ; 1.101      ;
; -3.077 ; VelsDivider:inst26|fdiv_8:inst12|cont[2]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.512     ; 1.097      ;
; -3.077 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.346      ;
; -3.074 ; VelsDivider:inst26|fdiv_8:inst12|cont[10]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.513     ; 1.093      ;
; -3.071 ; VelsDivider:inst26|fdiv_05:inst8|cont[20]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.267     ; 1.336      ;
; -3.067 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.336      ;
; -3.066 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.268     ; 1.330      ;
; -3.064 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.333      ;
; -3.063 ; VelsDivider:inst26|fdiv_1:inst9|cont[8]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.170     ; 1.425      ;
; -3.045 ; VelsDivider:inst26|fdiv_8:inst12|cont[26]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.510     ; 1.067      ;
; -3.045 ; VelsDivider:inst26|fdiv_2:inst10|cont[7]   ; VelsDivider:inst26|fdiv_2:inst10|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.065     ; 1.512      ;
; -3.041 ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.310      ;
; -3.039 ; VelsDivider:inst26|fdiv_05:inst8|cont[19]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.267     ; 1.304      ;
; -3.037 ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.268     ; 1.301      ;
; -3.034 ; VelsDivider:inst26|fdiv_05:inst8|cont[21]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.267     ; 1.299      ;
; -3.032 ; VelsDivider:inst26|fdiv_1:inst9|cont[14]   ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.169     ; 1.395      ;
; -3.031 ; VelsDivider:inst26|fdiv_1:inst9|cont[12]   ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.169     ; 1.394      ;
; -3.031 ; VelsDivider:inst26|fdiv_1:inst9|cont[2]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.170     ; 1.393      ;
; -3.030 ; VelsDivider:inst26|fdiv_05:inst8|cont[13]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.267     ; 1.295      ;
; -3.027 ; VelsDivider:inst26|fdiv_1:inst9|cont[0]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.172     ; 1.387      ;
; -3.026 ; VelsDivider:inst26|fdiv_8:inst12|cont[12]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.512     ; 1.046      ;
; -3.025 ; VelsDivider:inst26|fdiv_05:inst8|cont[18]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.267     ; 1.290      ;
; -3.022 ; VelsDivider:inst26|fdiv_1:inst9|cont[15]   ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.170     ; 1.384      ;
; -3.020 ; VelsDivider:inst26|fdiv_8:inst12|cont[13]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.513     ; 1.039      ;
; -3.013 ; VelsDivider:inst26|fdiv_05:inst8|cont[0]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.267     ; 1.278      ;
; -3.012 ; VelsDivider:inst26|fdiv_05:inst8|cont[14]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.267     ; 1.277      ;
; -3.011 ; VelsDivider:inst26|fdiv_05:inst8|cont[5]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.268     ; 1.275      ;
; -3.010 ; VelsDivider:inst26|fdiv_025:inst7|cont[8]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.279      ;
; -3.003 ; VelsDivider:inst26|fdiv_1:inst9|cont[6]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.172     ; 1.363      ;
; -3.001 ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.268     ; 1.265      ;
; -3.000 ; VelsDivider:inst26|fdiv_2:inst10|cont[1]   ; VelsDivider:inst26|fdiv_2:inst10|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.065     ; 1.467      ;
; -2.999 ; VelsDivider:inst26|fdiv_8:inst12|cont[8]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.513     ; 1.018      ;
; -2.998 ; VelsDivider:inst26|fdiv_025:inst7|cont[21] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.267      ;
; -2.996 ; VelsDivider:inst26|fdiv_8:inst12|cont[3]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.513     ; 1.015      ;
; -2.996 ; VelsDivider:inst26|fdiv_025:inst7|cont[13] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.265      ;
; -2.992 ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.261      ;
; -2.987 ; VelsDivider:inst26|fdiv_8:inst12|cont[27]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.510     ; 1.009      ;
; -2.985 ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.266     ; 1.251      ;
; -2.980 ; VelsDivider:inst26|fdiv_025:inst7|cont[27] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.266     ; 1.246      ;
; -2.980 ; VelsDivider:inst26|fdiv_025:inst7|cont[14] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.249      ;
; -2.975 ; VelsDivider:inst26|fdiv_2:inst10|cont[8]   ; VelsDivider:inst26|fdiv_2:inst10|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.065     ; 1.442      ;
; -2.971 ; VelsDivider:inst26|fdiv_05:inst8|cont[12]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.267     ; 1.236      ;
; -2.970 ; VelsDivider:inst26|fdiv_1:inst9|cont[1]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.170     ; 1.332      ;
; -2.969 ; VelsDivider:inst26|fdiv_05:inst8|cont[15]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.267     ; 1.234      ;
; -2.968 ; VelsDivider:inst26|fdiv_025:inst7|cont[19] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.266     ; 1.234      ;
; -2.966 ; VelsDivider:inst26|fdiv_2:inst10|cont[5]   ; VelsDivider:inst26|fdiv_2:inst10|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.067     ; 1.431      ;
; -2.960 ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.266     ; 1.226      ;
; -2.959 ; VelsDivider:inst26|fdiv_1:inst9|cont[4]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.170     ; 1.321      ;
; -2.959 ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.266     ; 1.225      ;
; -2.957 ; VelsDivider:inst26|fdiv_2:inst10|cont[11]  ; VelsDivider:inst26|fdiv_2:inst10|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.067     ; 1.422      ;
; -2.951 ; VelsDivider:inst26|fdiv_1:inst9|cont[9]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.170     ; 1.313      ;
; -2.947 ; VelsDivider:inst26|fdiv_025:inst7|cont[11] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.216      ;
; -2.943 ; VelsDivider:inst26|fdiv_8:inst12|cont[1]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.512     ; 0.963      ;
; -2.938 ; VelsDivider:inst26|fdiv_025:inst7|cont[15] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.207      ;
; -2.936 ; VelsDivider:inst26|fdiv_05:inst8|cont[24]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.264     ; 1.204      ;
; -2.932 ; VelsDivider:inst26|fdiv_05:inst8|cont[28]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.264     ; 1.200      ;
; -2.927 ; VelsDivider:inst26|fdiv_2:inst10|cont[4]   ; VelsDivider:inst26|fdiv_2:inst10|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.065     ; 1.394      ;
; -2.926 ; VelsDivider:inst26|fdiv_025:inst7|cont[16] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.263     ; 1.195      ;
; -2.922 ; VelsDivider:inst26|fdiv_2:inst10|cont[3]   ; VelsDivider:inst26|fdiv_2:inst10|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.065     ; 1.389      ;
; -2.918 ; VelsDivider:inst26|fdiv_025:inst7|cont[17] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.266     ; 1.184      ;
; -2.916 ; VelsDivider:inst26|fdiv_05:inst8|cont[29]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.264     ; 1.184      ;
+--------+--------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'GPIO_0[2]'                                                                                                                                        ;
+--------+--------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.366 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.481      ;
; -2.317 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.368     ; 1.481      ;
; -2.305 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.387     ; 1.450      ;
; -2.304 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.419      ;
; -2.299 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.420     ; 1.411      ;
; -2.293 ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.387     ; 1.438      ;
; -2.291 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.406      ;
; -2.289 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.404      ;
; -2.281 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.396      ;
; -2.277 ; VelsDivider:inst26|fdiv_8:inst12|cont[6]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.478     ; 1.331      ;
; -2.273 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.387     ; 1.418      ;
; -2.260 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.375      ;
; -2.255 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.368     ; 1.419      ;
; -2.252 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.387     ; 1.397      ;
; -2.250 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.371     ; 1.411      ;
; -2.249 ; VelsDivider:inst26|fdiv_8:inst12|cont[22]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.476     ; 1.305      ;
; -2.245 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.387     ; 1.390      ;
; -2.242 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.368     ; 1.406      ;
; -2.240 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.368     ; 1.404      ;
; -2.233 ; VelsDivider:inst26|fdiv_8:inst12|cont[6]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.434     ; 1.331      ;
; -2.232 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.368     ; 1.396      ;
; -2.232 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.387     ; 1.377      ;
; -2.231 ; VelsDivider:inst26|fdiv_8:inst12|cont[16]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.477     ; 1.286      ;
; -2.231 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.346      ;
; -2.225 ; VelsDivider:inst26|fdiv_1:inst9|cont[5]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.287     ; 1.470      ;
; -2.225 ; VelsDivider:inst26|fdiv_1:inst9|cont[5]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.287     ; 1.470      ;
; -2.224 ; VelsDivider:inst26|fdiv_1:inst9|cont[13]   ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.286     ; 1.470      ;
; -2.224 ; VelsDivider:inst26|fdiv_1:inst9|cont[13]   ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.286     ; 1.470      ;
; -2.221 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.336      ;
; -2.218 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.333      ;
; -2.217 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.299     ; 1.450      ;
; -2.213 ; VelsDivider:inst26|fdiv_8:inst12|cont[17]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.477     ; 1.268      ;
; -2.211 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.368     ; 1.375      ;
; -2.209 ; VelsDivider:inst26|fdiv_8:inst12|cont[5]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.478     ; 1.263      ;
; -2.206 ; VelsDivider:inst26|fdiv_1:inst9|cont[3]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.287     ; 1.451      ;
; -2.206 ; VelsDivider:inst26|fdiv_1:inst9|cont[3]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.287     ; 1.451      ;
; -2.205 ; VelsDivider:inst26|fdiv_8:inst12|cont[22]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.432     ; 1.305      ;
; -2.205 ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.299     ; 1.438      ;
; -2.204 ; VelsDivider:inst26|fdiv_8:inst12|cont[24]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.476     ; 1.260      ;
; -2.203 ; VelsDivider:inst26|fdiv_8:inst12|cont[23]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.476     ; 1.259      ;
; -2.200 ; VelsDivider:inst26|fdiv_1:inst9|cont[7]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.287     ; 1.445      ;
; -2.200 ; VelsDivider:inst26|fdiv_1:inst9|cont[7]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.287     ; 1.445      ;
; -2.198 ; VelsDivider:inst26|fdiv_8:inst12|cont[30]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.476     ; 1.254      ;
; -2.195 ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.310      ;
; -2.190 ; VelsDivider:inst26|fdiv_05:inst8|cont[20]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.386     ; 1.336      ;
; -2.187 ; VelsDivider:inst26|fdiv_8:inst12|cont[16]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.433     ; 1.286      ;
; -2.186 ; VelsDivider:inst26|fdiv_2:inst10|cont[6]   ; VelsDivider:inst26|fdiv_2:inst10|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.171     ; 1.547      ;
; -2.185 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.387     ; 1.330      ;
; -2.185 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.299     ; 1.418      ;
; -2.182 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.368     ; 1.346      ;
; -2.180 ; VelsDivider:inst26|fdiv_1:inst9|cont[8]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.287     ; 1.425      ;
; -2.180 ; VelsDivider:inst26|fdiv_1:inst9|cont[8]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.287     ; 1.425      ;
; -2.173 ; VelsDivider:inst26|fdiv_8:inst12|cont[7]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.478     ; 1.227      ;
; -2.172 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.368     ; 1.336      ;
; -2.170 ; VelsDivider:inst26|fdiv_8:inst12|cont[18]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.477     ; 1.225      ;
; -2.169 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.368     ; 1.333      ;
; -2.169 ; VelsDivider:inst26|fdiv_8:inst12|cont[17]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.433     ; 1.268      ;
; -2.168 ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.476     ; 1.224      ;
; -2.168 ; VelsDivider:inst26|fdiv_8:inst12|cont[29]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.476     ; 1.224      ;
; -2.165 ; VelsDivider:inst26|fdiv_8:inst12|cont[5]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.434     ; 1.263      ;
; -2.164 ; VelsDivider:inst26|fdiv_025:inst7|cont[8]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.279      ;
; -2.164 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.299     ; 1.397      ;
; -2.160 ; VelsDivider:inst26|fdiv_8:inst12|cont[24]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.432     ; 1.260      ;
; -2.159 ; VelsDivider:inst26|fdiv_8:inst12|cont[23]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.432     ; 1.259      ;
; -2.158 ; VelsDivider:inst26|fdiv_05:inst8|cont[19]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.386     ; 1.304      ;
; -2.157 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.299     ; 1.390      ;
; -2.156 ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.387     ; 1.301      ;
; -2.154 ; VelsDivider:inst26|fdiv_8:inst12|cont[30]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.432     ; 1.254      ;
; -2.153 ; VelsDivider:inst26|fdiv_05:inst8|cont[21]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.386     ; 1.299      ;
; -2.152 ; VelsDivider:inst26|fdiv_025:inst7|cont[21] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.267      ;
; -2.151 ; VelsDivider:inst26|fdiv_2:inst10|cont[6]   ; VelsDivider:inst26|fdiv_2:inst10|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.136     ; 1.547      ;
; -2.151 ; VelsDivider:inst26|fdiv_2:inst10|cont[7]   ; VelsDivider:inst26|fdiv_2:inst10|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.171     ; 1.512      ;
; -2.150 ; VelsDivider:inst26|fdiv_025:inst7|cont[13] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.265      ;
; -2.149 ; VelsDivider:inst26|fdiv_05:inst8|cont[13]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.386     ; 1.295      ;
; -2.149 ; VelsDivider:inst26|fdiv_1:inst9|cont[14]   ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.286     ; 1.395      ;
; -2.149 ; VelsDivider:inst26|fdiv_1:inst9|cont[14]   ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.286     ; 1.395      ;
; -2.148 ; VelsDivider:inst26|fdiv_1:inst9|cont[12]   ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.286     ; 1.394      ;
; -2.148 ; VelsDivider:inst26|fdiv_1:inst9|cont[2]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.287     ; 1.393      ;
; -2.148 ; VelsDivider:inst26|fdiv_1:inst9|cont[12]   ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.286     ; 1.394      ;
; -2.148 ; VelsDivider:inst26|fdiv_1:inst9|cont[2]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.287     ; 1.393      ;
; -2.146 ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.368     ; 1.310      ;
; -2.146 ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.261      ;
; -2.144 ; VelsDivider:inst26|fdiv_1:inst9|cont[0]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.289     ; 1.387      ;
; -2.144 ; VelsDivider:inst26|fdiv_05:inst8|cont[18]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.386     ; 1.290      ;
; -2.144 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.299     ; 1.377      ;
; -2.144 ; VelsDivider:inst26|fdiv_1:inst9|cont[0]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.289     ; 1.387      ;
; -2.139 ; VelsDivider:inst26|fdiv_1:inst9|cont[15]   ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.287     ; 1.384      ;
; -2.139 ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.420     ; 1.251      ;
; -2.139 ; VelsDivider:inst26|fdiv_1:inst9|cont[15]   ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.287     ; 1.384      ;
; -2.134 ; VelsDivider:inst26|fdiv_025:inst7|cont[27] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.420     ; 1.246      ;
; -2.134 ; VelsDivider:inst26|fdiv_025:inst7|cont[14] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.249      ;
; -2.132 ; VelsDivider:inst26|fdiv_05:inst8|cont[0]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.386     ; 1.278      ;
; -2.131 ; VelsDivider:inst26|fdiv_05:inst8|cont[14]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.386     ; 1.277      ;
; -2.130 ; VelsDivider:inst26|fdiv_05:inst8|cont[5]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.387     ; 1.275      ;
; -2.129 ; VelsDivider:inst26|fdiv_8:inst12|cont[7]   ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.434     ; 1.227      ;
; -2.126 ; VelsDivider:inst26|fdiv_8:inst12|cont[18]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.433     ; 1.225      ;
; -2.124 ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.432     ; 1.224      ;
; -2.124 ; VelsDivider:inst26|fdiv_8:inst12|cont[29]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.432     ; 1.224      ;
; -2.122 ; VelsDivider:inst26|fdiv_8:inst12|cont[21]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.477     ; 1.177      ;
; -2.122 ; VelsDivider:inst26|fdiv_025:inst7|cont[19] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.420     ; 1.234      ;
+--------+--------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'                                                                                                                                       ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.262 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.770      ;
; 0.279 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.753      ;
; 0.298 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.734      ;
; 0.310 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.722      ;
; 0.355 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.677      ;
; 0.409 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.623      ;
; 0.421 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.611      ;
; 0.463 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.569      ;
; 0.470 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.562      ;
; 0.540 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.492      ;
; 0.547 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.485      ;
; 0.548 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.484      ;
; 0.550 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.482      ;
; 0.628 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.404      ;
; 0.629 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.403      ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ControleMatriz:inst|Reg8:inst51|Q[1]'                                                                                                                             ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.523 ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.509      ;
; 0.634 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.398      ;
; 0.634 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.398      ;
; 0.665 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; LivesCounter:inst11|inst2 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                    ;
+--------+------------------------------------------------+------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -1.597 ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; CLOCK_50    ; 0.000        ; 1.671      ; 0.367      ;
; -1.097 ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; CLOCK_50    ; -0.500       ; 1.671      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_000:inst|clkout        ; VelsDivider:inst26|fdiv_000:inst|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_025:inst7|clkout       ; VelsDivider:inst26|fdiv_025:inst7|clkout       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_05:inst8|clkout        ; VelsDivider:inst26|fdiv_05:inst8|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_1:inst9|clkout         ; VelsDivider:inst26|fdiv_1:inst9|clkout         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_32:inst14|clkout       ; VelsDivider:inst26|fdiv_32:inst14|clkout       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_8:inst12|clkout        ; VelsDivider:inst26|fdiv_8:inst12|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_4:inst11|clkout        ; VelsDivider:inst26|fdiv_4:inst11|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_2:inst10|clkout        ; VelsDivider:inst26|fdiv_2:inst10|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.241  ; VelsDivider:inst26|fdiv_000:inst|cont[31]      ; VelsDivider:inst26|fdiv_000:inst|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; VelsDivider:inst26|fdiv_025:inst7|cont[31]     ; VelsDivider:inst26|fdiv_025:inst7|cont[31]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; VelsDivider:inst26|fdiv_05:inst8|cont[31]      ; VelsDivider:inst26|fdiv_05:inst8|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; VelsDivider:inst26|fdiv_1:inst9|cont[31]       ; VelsDivider:inst26|fdiv_1:inst9|cont[31]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; VelsDivider:inst26|fdiv_32:inst14|cont[31]     ; VelsDivider:inst26|fdiv_32:inst14|cont[31]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; VelsDivider:inst26|fdiv_8:inst12|cont[31]      ; VelsDivider:inst26|fdiv_8:inst12|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; VelsDivider:inst26|fdiv_4:inst11|cont[31]      ; VelsDivider:inst26|fdiv_4:inst11|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; VelsDivider:inst26|fdiv_2:inst10|cont[31]      ; VelsDivider:inst26|fdiv_2:inst10|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.355  ; VelsDivider:inst26|fdiv_8:inst12|cont[1]       ; VelsDivider:inst26|fdiv_8:inst12|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; VelsDivider:inst26|fdiv_4:inst11|cont[1]       ; VelsDivider:inst26|fdiv_4:inst11|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; VelsDivider:inst26|fdiv_2:inst10|cont[16]      ; VelsDivider:inst26|fdiv_2:inst10|cont[16]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; VelsDivider:inst26|fdiv_05:inst8|cont[27]      ; VelsDivider:inst26|fdiv_05:inst8|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; VelsDivider:inst26|fdiv_1:inst9|cont[23]       ; VelsDivider:inst26|fdiv_1:inst9|cont[23]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; VelsDivider:inst26|fdiv_4:inst11|cont[23]      ; VelsDivider:inst26|fdiv_4:inst11|cont[23]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_000:inst|cont[9]       ; VelsDivider:inst26|fdiv_000:inst|cont[9]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_1:inst9|cont[1]        ; VelsDivider:inst26|fdiv_1:inst9|cont[1]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_1:inst9|cont[9]        ; VelsDivider:inst26|fdiv_1:inst9|cont[9]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_1:inst9|cont[15]       ; VelsDivider:inst26|fdiv_1:inst9|cont[15]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_8:inst12|cont[14]      ; VelsDivider:inst26|fdiv_8:inst12|cont[14]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_2:inst10|cont[1]       ; VelsDivider:inst26|fdiv_2:inst10|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_2:inst10|cont[9]       ; VelsDivider:inst26|fdiv_2:inst10|cont[9]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_2:inst10|cont[14]      ; VelsDivider:inst26|fdiv_2:inst10|cont[14]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; VelsDivider:inst26|fdiv_000:inst|cont[30]      ; VelsDivider:inst26|fdiv_000:inst|cont[30]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_05:inst8|cont[2]       ; VelsDivider:inst26|fdiv_05:inst8|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_05:inst8|cont[4]       ; VelsDivider:inst26|fdiv_05:inst8|cont[4]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_32:inst14|cont[4]      ; VelsDivider:inst26|fdiv_32:inst14|cont[4]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_32:inst14|cont[2]      ; VelsDivider:inst26|fdiv_32:inst14|cont[2]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_32:inst14|cont[25]     ; VelsDivider:inst26|fdiv_32:inst14|cont[25]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_32:inst14|cont[27]     ; VelsDivider:inst26|fdiv_32:inst14|cont[27]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_8:inst12|cont[20]      ; VelsDivider:inst26|fdiv_8:inst12|cont[20]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_8:inst12|cont[23]      ; VelsDivider:inst26|fdiv_8:inst12|cont[23]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_8:inst12|cont[25]      ; VelsDivider:inst26|fdiv_8:inst12|cont[25]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_8:inst12|cont[27]      ; VelsDivider:inst26|fdiv_8:inst12|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_4:inst11|cont[2]       ; VelsDivider:inst26|fdiv_4:inst11|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_4:inst11|cont[15]      ; VelsDivider:inst26|fdiv_4:inst11|cont[15]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_4:inst11|cont[13]      ; VelsDivider:inst26|fdiv_4:inst11|cont[13]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_4:inst11|cont[7]       ; VelsDivider:inst26|fdiv_4:inst11|cont[7]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_4:inst11|cont[25]      ; VelsDivider:inst26|fdiv_4:inst11|cont[25]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_4:inst11|cont[27]      ; VelsDivider:inst26|fdiv_4:inst11|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_2:inst10|cont[25]      ; VelsDivider:inst26|fdiv_2:inst10|cont[25]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_2:inst10|cont[27]      ; VelsDivider:inst26|fdiv_2:inst10|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; VelsDivider:inst26|fdiv_025:inst7|cont[1]      ; VelsDivider:inst26|fdiv_025:inst7|cont[1]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; VelsDivider:inst26|fdiv_025:inst7|cont[17]     ; VelsDivider:inst26|fdiv_025:inst7|cont[17]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; VelsDivider:inst26|fdiv_05:inst8|cont[1]       ; VelsDivider:inst26|fdiv_05:inst8|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; VelsDivider:inst26|fdiv_1:inst9|cont[17]       ; VelsDivider:inst26|fdiv_1:inst9|cont[17]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; VelsDivider:inst26|fdiv_000:inst|cont[2]       ; VelsDivider:inst26|fdiv_000:inst|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_025:inst7|cont[2]      ; VelsDivider:inst26|fdiv_025:inst7|cont[2]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_025:inst7|cont[9]      ; VelsDivider:inst26|fdiv_025:inst7|cont[9]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_025:inst7|cont[11]     ; VelsDivider:inst26|fdiv_025:inst7|cont[11]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_025:inst7|cont[25]     ; VelsDivider:inst26|fdiv_025:inst7|cont[25]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_025:inst7|cont[27]     ; VelsDivider:inst26|fdiv_025:inst7|cont[27]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_05:inst8|cont[9]       ; VelsDivider:inst26|fdiv_05:inst8|cont[9]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_05:inst8|cont[11]      ; VelsDivider:inst26|fdiv_05:inst8|cont[11]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_1:inst9|cont[2]        ; VelsDivider:inst26|fdiv_1:inst9|cont[2]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_1:inst9|cont[25]       ; VelsDivider:inst26|fdiv_1:inst9|cont[25]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_1:inst9|cont[27]       ; VelsDivider:inst26|fdiv_1:inst9|cont[27]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_32:inst14|cont[18]     ; VelsDivider:inst26|fdiv_32:inst14|cont[18]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_8:inst12|cont[2]       ; VelsDivider:inst26|fdiv_8:inst12|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_2:inst10|cont[2]       ; VelsDivider:inst26|fdiv_2:inst10|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ControleMatriz:inst|fdiv100khz:inst36|cont[18] ; ControleMatriz:inst|fdiv100khz:inst36|cont[18] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ControleMatriz:inst|fdiv100khz:inst36|cont[25] ; ControleMatriz:inst|fdiv100khz:inst36|cont[25] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ControleMatriz:inst|fdiv100khz:inst36|cont[27] ; ControleMatriz:inst|fdiv100khz:inst36|cont[27] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; VelsDivider:inst26|fdiv_000:inst|cont[4]       ; VelsDivider:inst26|fdiv_000:inst|cont[4]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_000:inst|cont[7]       ; VelsDivider:inst26|fdiv_000:inst|cont[7]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_025:inst7|cont[4]      ; VelsDivider:inst26|fdiv_025:inst7|cont[4]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_025:inst7|cont[7]      ; VelsDivider:inst26|fdiv_025:inst7|cont[7]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_025:inst7|cont[29]     ; VelsDivider:inst26|fdiv_025:inst7|cont[29]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_025:inst7|cont[30]     ; VelsDivider:inst26|fdiv_025:inst7|cont[30]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_05:inst8|cont[29]      ; VelsDivider:inst26|fdiv_05:inst8|cont[29]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_05:inst8|cont[30]      ; VelsDivider:inst26|fdiv_05:inst8|cont[30]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_1:inst9|cont[4]        ; VelsDivider:inst26|fdiv_1:inst9|cont[4]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_1:inst9|cont[7]        ; VelsDivider:inst26|fdiv_1:inst9|cont[7]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_1:inst9|cont[29]       ; VelsDivider:inst26|fdiv_1:inst9|cont[29]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_1:inst9|cont[30]       ; VelsDivider:inst26|fdiv_1:inst9|cont[30]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_32:inst14|cont[20]     ; VelsDivider:inst26|fdiv_32:inst14|cont[20]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_32:inst14|cont[23]     ; VelsDivider:inst26|fdiv_32:inst14|cont[23]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_32:inst14|cont[29]     ; VelsDivider:inst26|fdiv_32:inst14|cont[29]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_32:inst14|cont[30]     ; VelsDivider:inst26|fdiv_32:inst14|cont[30]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_8:inst12|cont[4]       ; VelsDivider:inst26|fdiv_8:inst12|cont[4]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
+--------+------------------------------------------------+------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'GPIO_0[2]'                                                                                                                                           ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.985 ; VelsDivider:inst26|fdiv_000:inst|clkout    ; VelsDivider:inst26|fdiv_000:inst|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.367      ;
; -0.983 ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.367      ;
; -0.959 ; VelsDivider:inst26|fdiv_000:inst|cont[31]  ; VelsDivider:inst26|fdiv_000:inst|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.393      ;
; -0.955 ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.395      ;
; -0.844 ; VelsDivider:inst26|fdiv_000:inst|cont[20]  ; VelsDivider:inst26|fdiv_000:inst|cont[20]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.508      ;
; -0.843 ; VelsDivider:inst26|fdiv_000:inst|cont[1]   ; VelsDivider:inst26|fdiv_000:inst|cont[1]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.509      ;
; -0.843 ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.509      ;
; -0.842 ; VelsDivider:inst26|fdiv_000:inst|cont[30]  ; VelsDivider:inst26|fdiv_000:inst|cont[30]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.510      ;
; -0.840 ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.512      ;
; -0.839 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.511      ;
; -0.839 ; VelsDivider:inst26|fdiv_025:inst7|cont[17] ; VelsDivider:inst26|fdiv_025:inst7|cont[17] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.511      ;
; -0.839 ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.513      ;
; -0.839 ; VelsDivider:inst26|fdiv_000:inst|cont[7]   ; VelsDivider:inst26|fdiv_000:inst|cont[7]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.513      ;
; -0.839 ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.513      ;
; -0.839 ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.513      ;
; -0.839 ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.513      ;
; -0.838 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.512      ;
; -0.838 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.512      ;
; -0.838 ; VelsDivider:inst26|fdiv_025:inst7|cont[11] ; VelsDivider:inst26|fdiv_025:inst7|cont[11] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.512      ;
; -0.838 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.512      ;
; -0.838 ; VelsDivider:inst26|fdiv_025:inst7|cont[27] ; VelsDivider:inst26|fdiv_025:inst7|cont[27] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.512      ;
; -0.837 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.513      ;
; -0.837 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.513      ;
; -0.837 ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.513      ;
; -0.837 ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.513      ;
; -0.833 ; VelsDivider:inst26|fdiv_000:inst|cont[22]  ; VelsDivider:inst26|fdiv_000:inst|cont[22]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.519      ;
; -0.833 ; VelsDivider:inst26|fdiv_000:inst|cont[28]  ; VelsDivider:inst26|fdiv_000:inst|cont[28]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.519      ;
; -0.831 ; VelsDivider:inst26|fdiv_025:inst7|cont[19] ; VelsDivider:inst26|fdiv_025:inst7|cont[19] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.519      ;
; -0.831 ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.519      ;
; -0.829 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.521      ;
; -0.829 ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.521      ;
; -0.829 ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.523      ;
; -0.829 ; VelsDivider:inst26|fdiv_000:inst|cont[8]   ; VelsDivider:inst26|fdiv_000:inst|cont[8]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.523      ;
; -0.829 ; VelsDivider:inst26|fdiv_000:inst|cont[10]  ; VelsDivider:inst26|fdiv_000:inst|cont[10]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.523      ;
; -0.828 ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.524      ;
; -0.828 ; VelsDivider:inst26|fdiv_000:inst|cont[6]   ; VelsDivider:inst26|fdiv_000:inst|cont[6]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.524      ;
; -0.828 ; VelsDivider:inst26|fdiv_000:inst|cont[12]  ; VelsDivider:inst26|fdiv_000:inst|cont[12]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.524      ;
; -0.827 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.523      ;
; -0.826 ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.524      ;
; -0.826 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.524      ;
; -0.819 ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.367      ;
; -0.807 ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.022      ; 0.367      ;
; -0.805 ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.020      ; 0.367      ;
; -0.792 ; VelsDivider:inst26|fdiv_2:inst10|clkout    ; VelsDivider:inst26|fdiv_2:inst10|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.007      ; 0.367      ;
; -0.791 ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.395      ;
; -0.779 ; VelsDivider:inst26|fdiv_1:inst9|cont[31]   ; VelsDivider:inst26|fdiv_1:inst9|cont[31]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.022      ; 0.395      ;
; -0.777 ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.020      ; 0.395      ;
; -0.764 ; VelsDivider:inst26|fdiv_2:inst10|cont[31]  ; VelsDivider:inst26|fdiv_2:inst10|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.007      ; 0.395      ;
; -0.711 ; VelsDivider:inst26|fdiv_4:inst11|clkout    ; VelsDivider:inst26|fdiv_4:inst11|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 0.926      ; 0.367      ;
; -0.705 ; VelsDivider:inst26|fdiv_000:inst|cont[1]   ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.647      ;
; -0.705 ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; VelsDivider:inst26|fdiv_000:inst|cont[10]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.647      ;
; -0.704 ; VelsDivider:inst26|fdiv_000:inst|cont[30]  ; VelsDivider:inst26|fdiv_000:inst|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.648      ;
; -0.702 ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.650      ;
; -0.701 ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.651      ;
; -0.701 ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.651      ;
; -0.701 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.649      ;
; -0.701 ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.651      ;
; -0.700 ; VelsDivider:inst26|fdiv_025:inst7|cont[27] ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.650      ;
; -0.700 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.650      ;
; -0.700 ; VelsDivider:inst26|fdiv_025:inst7|cont[11] ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.650      ;
; -0.700 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.650      ;
; -0.699 ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.651      ;
; -0.699 ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.651      ;
; -0.699 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.651      ;
; -0.691 ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.659      ;
; -0.689 ; VelsDivider:inst26|fdiv_000:inst|cont[8]   ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.663      ;
; -0.689 ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.663      ;
; -0.689 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|cont[11] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.661      ;
; -0.688 ; VelsDivider:inst26|fdiv_000:inst|cont[6]   ; VelsDivider:inst26|fdiv_000:inst|cont[7]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.664      ;
; -0.688 ; VelsDivider:inst26|fdiv_000:inst|cont[12]  ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.664      ;
; -0.688 ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; VelsDivider:inst26|fdiv_000:inst|cont[6]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.664      ;
; -0.687 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.663      ;
; -0.686 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.664      ;
; -0.686 ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.664      ;
; -0.683 ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 0.926      ; 0.395      ;
; -0.679 ; VelsDivider:inst26|fdiv_8:inst12|cont[1]   ; VelsDivider:inst26|fdiv_8:inst12|cont[1]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.507      ;
; -0.677 ; VelsDivider:inst26|fdiv_8:inst12|cont[14]  ; VelsDivider:inst26|fdiv_8:inst12|cont[14]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.509      ;
; -0.676 ; VelsDivider:inst26|fdiv_8:inst12|cont[20]  ; VelsDivider:inst26|fdiv_8:inst12|cont[20]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.510      ;
; -0.676 ; VelsDivider:inst26|fdiv_8:inst12|cont[23]  ; VelsDivider:inst26|fdiv_8:inst12|cont[23]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.510      ;
; -0.676 ; VelsDivider:inst26|fdiv_8:inst12|cont[25]  ; VelsDivider:inst26|fdiv_8:inst12|cont[25]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.510      ;
; -0.676 ; VelsDivider:inst26|fdiv_8:inst12|cont[27]  ; VelsDivider:inst26|fdiv_8:inst12|cont[27]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.510      ;
; -0.674 ; VelsDivider:inst26|fdiv_8:inst12|cont[2]   ; VelsDivider:inst26|fdiv_8:inst12|cont[2]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.512      ;
; -0.673 ; VelsDivider:inst26|fdiv_8:inst12|cont[4]   ; VelsDivider:inst26|fdiv_8:inst12|cont[4]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.513      ;
; -0.673 ; VelsDivider:inst26|fdiv_8:inst12|cont[7]   ; VelsDivider:inst26|fdiv_8:inst12|cont[7]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.513      ;
; -0.673 ; VelsDivider:inst26|fdiv_8:inst12|cont[29]  ; VelsDivider:inst26|fdiv_8:inst12|cont[29]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.513      ;
; -0.673 ; VelsDivider:inst26|fdiv_8:inst12|cont[30]  ; VelsDivider:inst26|fdiv_8:inst12|cont[30]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.513      ;
; -0.671 ; VelsDivider:inst26|fdiv_000:inst|cont[20]  ; VelsDivider:inst26|fdiv_000:inst|cont[22]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.681      ;
; -0.670 ; VelsDivider:inst26|fdiv_000:inst|cont[1]   ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.682      ;
; -0.667 ; VelsDivider:inst26|fdiv_8:inst12|cont[12]  ; VelsDivider:inst26|fdiv_8:inst12|cont[12]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.519      ;
; -0.667 ; VelsDivider:inst26|fdiv_8:inst12|cont[22]  ; VelsDivider:inst26|fdiv_8:inst12|cont[22]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.519      ;
; -0.667 ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.685      ;
; -0.666 ; VelsDivider:inst26|fdiv_1:inst9|cont[23]   ; VelsDivider:inst26|fdiv_1:inst9|cont[23]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.022      ; 0.508      ;
; -0.666 ; VelsDivider:inst26|fdiv_025:inst7|cont[17] ; VelsDivider:inst26|fdiv_025:inst7|cont[19] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.684      ;
; -0.666 ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.686      ;
; -0.666 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.198      ; 0.684      ;
; -0.666 ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; VelsDivider:inst26|fdiv_000:inst|cont[6]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.200      ; 0.686      ;
; -0.665 ; VelsDivider:inst26|fdiv_1:inst9|cont[1]    ; VelsDivider:inst26|fdiv_1:inst9|cont[1]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.022      ; 0.509      ;
; -0.665 ; VelsDivider:inst26|fdiv_1:inst9|cont[9]    ; VelsDivider:inst26|fdiv_1:inst9|cont[9]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.022      ; 0.509      ;
; -0.665 ; VelsDivider:inst26|fdiv_1:inst9|cont[15]   ; VelsDivider:inst26|fdiv_1:inst9|cont[15]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.022      ; 0.509      ;
; -0.665 ; VelsDivider:inst26|fdiv_8:inst12|cont[5]   ; VelsDivider:inst26|fdiv_8:inst12|cont[5]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.034      ; 0.521      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ControleMatriz:inst|Reg8:inst51|Q[1]'                                                                                                                              ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LivesCounter:inst11|inst2 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.357 ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.509      ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'                                                                                                                                        ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.251 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.404      ;
; 0.330 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.485      ;
; 0.340 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.492      ;
; 0.410 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.562      ;
; 0.417 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.569      ;
; 0.435 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.587      ;
; 0.459 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.611      ;
; 0.471 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.623      ;
; 0.525 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.677      ;
; 0.582 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.734      ;
; 0.601 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.753      ;
; 0.618 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.770      ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_0[2]'                                                                                                                           ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.229 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.608      ;
; -2.229 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.608      ;
; -2.229 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.608      ;
; -2.229 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.608      ;
; -2.229 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.608      ;
; -2.205 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.584      ;
; -2.205 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.584      ;
; -2.205 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.584      ;
; -2.205 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.584      ;
; -2.205 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.584      ;
; -2.188 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.567      ;
; -2.188 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.567      ;
; -2.188 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.567      ;
; -2.188 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.567      ;
; -2.188 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.567      ;
; -2.116 ; mov_carrinho:inst8|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.495      ;
; -2.116 ; mov_carrinho:inst8|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.495      ;
; -2.116 ; mov_carrinho:inst8|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.495      ;
; -2.116 ; mov_carrinho:inst8|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.495      ;
; -2.116 ; mov_carrinho:inst8|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.495      ;
; -2.093 ; mov_carrinho:inst8|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.472      ;
; -2.093 ; mov_carrinho:inst8|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.472      ;
; -2.093 ; mov_carrinho:inst8|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.472      ;
; -2.093 ; mov_carrinho:inst8|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.472      ;
; -2.093 ; mov_carrinho:inst8|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.472      ;
; -2.072 ; mov_carrinho:inst8|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.451      ;
; -2.072 ; mov_carrinho:inst8|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.451      ;
; -2.072 ; mov_carrinho:inst8|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.451      ;
; -2.072 ; mov_carrinho:inst8|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.451      ;
; -2.072 ; mov_carrinho:inst8|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.451      ;
; -2.045 ; mov_carrinho:inst8|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.424      ;
; -2.045 ; mov_carrinho:inst8|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.424      ;
; -2.045 ; mov_carrinho:inst8|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.424      ;
; -2.045 ; mov_carrinho:inst8|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.424      ;
; -2.045 ; mov_carrinho:inst8|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.424      ;
; -1.929 ; mov_carrinho:inst8|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.308      ;
; -1.929 ; mov_carrinho:inst8|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.308      ;
; -1.929 ; mov_carrinho:inst8|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.308      ;
; -1.929 ; mov_carrinho:inst8|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.308      ;
; -1.929 ; mov_carrinho:inst8|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.153     ; 1.308      ;
; -1.879 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.537      ;
; -1.879 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.537      ;
; -1.879 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.537      ;
; -1.879 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.537      ;
; -1.879 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.537      ;
; -1.826 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.484      ;
; -1.826 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.484      ;
; -1.826 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.484      ;
; -1.826 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.484      ;
; -1.826 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.484      ;
; -1.819 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.477      ;
; -1.819 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.477      ;
; -1.819 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.477      ;
; -1.819 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.477      ;
; -1.819 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.477      ;
; -1.750 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.408      ;
; -1.750 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.408      ;
; -1.750 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.408      ;
; -1.750 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.408      ;
; -1.750 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.408      ;
; -1.603 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.261      ;
; -1.603 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.261      ;
; -1.603 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.261      ;
; -1.603 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.261      ;
; -1.603 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.874     ; 1.261      ;
; -1.597 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[0]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.103      ;
; -1.597 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[1]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.103      ;
; -1.597 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[2]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.103      ;
; -1.597 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[3]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.103      ;
; -1.597 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[4]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.103      ;
; -1.597 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[5]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.103      ;
; -1.597 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[6]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.103      ;
; -1.597 ; mov_carrinho:inst8|inst14            ; Contador:inst433|count[7]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.103      ;
; -1.573 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[0]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.079      ;
; -1.573 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[1]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.079      ;
; -1.573 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[2]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.079      ;
; -1.573 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[3]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.079      ;
; -1.573 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[4]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.079      ;
; -1.573 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[5]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.079      ;
; -1.573 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[6]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.079      ;
; -1.573 ; mov_carrinho:inst8|inst9             ; Contador:inst433|count[7]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.079      ;
; -1.559 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -0.983     ; 1.608      ;
; -1.559 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -0.983     ; 1.608      ;
; -1.559 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -0.983     ; 1.608      ;
; -1.559 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -0.983     ; 1.608      ;
; -1.559 ; mov_carrinho:inst8|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -0.983     ; 1.608      ;
; -1.556 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[0]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.062      ;
; -1.556 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[1]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.062      ;
; -1.556 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[2]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.062      ;
; -1.556 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[3]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.062      ;
; -1.556 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[4]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.062      ;
; -1.556 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[5]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.062      ;
; -1.556 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[6]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.062      ;
; -1.556 ; mov_carrinho:inst8|inst10            ; Contador:inst433|count[7]            ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.026     ; 2.062      ;
; -1.535 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -0.983     ; 1.584      ;
; -1.535 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -0.983     ; 1.584      ;
; -1.535 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -0.983     ; 1.584      ;
; -1.535 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -0.983     ; 1.584      ;
; -1.535 ; mov_carrinho:inst8|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -0.983     ; 1.584      ;
; -1.518 ; mov_carrinho:inst8|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -0.983     ; 1.567      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_0[2]'                                                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -4.696 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.500      ;
; -4.696 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.500      ;
; -4.696 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.500      ;
; -4.696 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.500      ;
; -4.696 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.500      ;
; -4.696 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.500      ;
; -4.696 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.500      ;
; -4.696 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.500      ;
; -4.513 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.904      ; 1.684      ;
; -4.513 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.904      ; 1.684      ;
; -4.513 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.904      ; 1.684      ;
; -4.513 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.904      ; 1.684      ;
; -4.513 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[1]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.904      ; 1.684      ;
; -4.513 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.904      ; 1.684      ;
; -4.513 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.904      ; 1.684      ;
; -4.513 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.904      ; 1.684      ;
; -4.509 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.687      ;
; -4.509 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.687      ;
; -4.509 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.687      ;
; -4.509 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.687      ;
; -4.509 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.687      ;
; -4.509 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.687      ;
; -4.509 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.687      ;
; -4.509 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.687      ;
; -4.509 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.687      ;
; -4.509 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.687      ;
; -4.509 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.687      ;
; -4.501 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.695      ;
; -4.501 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.695      ;
; -4.501 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.695      ;
; -4.501 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.695      ;
; -4.501 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.695      ;
; -4.501 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.903      ; 1.695      ;
; -4.485 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.907      ; 1.715      ;
; -4.485 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.907      ; 1.715      ;
; -4.485 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.907      ; 1.715      ;
; -4.485 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.907      ; 1.715      ;
; -4.485 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.907      ; 1.715      ;
; -4.474 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[6]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.718      ;
; -4.474 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[5]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.718      ;
; -4.474 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[3]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.718      ;
; -4.474 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[4]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.718      ;
; -4.474 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[2]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.718      ;
; -4.442 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[2]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.750      ;
; -4.442 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[5]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.750      ;
; -4.442 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[3]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.750      ;
; -4.442 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[4]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.750      ;
; -4.370 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[0]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.822      ;
; -4.370 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[3]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.822      ;
; -4.370 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[4]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.822      ;
; -4.370 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[5]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.822      ;
; -4.370 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[1]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.822      ;
; -4.370 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[6]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.899      ; 1.822      ;
; -4.370 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[2]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.898      ; 1.821      ;
; -4.370 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[1]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.898      ; 1.821      ;
; -4.196 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.500      ;
; -4.196 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.500      ;
; -4.196 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.500      ;
; -4.196 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.500      ;
; -4.196 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.500      ;
; -4.196 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.500      ;
; -4.196 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.500      ;
; -4.196 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.500      ;
; -4.182 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[0]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.884      ; 1.995      ;
; -4.182 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[1]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.884      ; 1.995      ;
; -4.182 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[2]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.884      ; 1.995      ;
; -4.182 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[3]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.884      ; 1.995      ;
; -4.182 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[4]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.884      ; 1.995      ;
; -4.182 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[5]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.884      ; 1.995      ;
; -4.182 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[6]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.884      ; 1.995      ;
; -4.182 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[7]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.884      ; 1.995      ;
; -4.013 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.904      ; 1.684      ;
; -4.013 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.904      ; 1.684      ;
; -4.013 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.904      ; 1.684      ;
; -4.013 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.904      ; 1.684      ;
; -4.013 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[1]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.904      ; 1.684      ;
; -4.013 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.904      ; 1.684      ;
; -4.013 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.904      ; 1.684      ;
; -4.013 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.904      ; 1.684      ;
; -4.009 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.687      ;
; -4.009 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.687      ;
; -4.009 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.687      ;
; -4.009 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.687      ;
; -4.009 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.687      ;
; -4.009 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.687      ;
; -4.009 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.687      ;
; -4.009 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.687      ;
; -4.009 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.687      ;
; -4.009 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.687      ;
; -4.009 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.687      ;
; -4.001 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.695      ;
; -4.001 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.695      ;
; -4.001 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.695      ;
; -4.001 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.695      ;
; -4.001 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.695      ;
; -4.001 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.903      ; 1.695      ;
; -3.985 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.907      ; 1.715      ;
; -3.985 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.907      ; 1.715      ;
; -3.985 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.907      ; 1.715      ;
; -3.985 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.907      ; 1.715      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|clkout        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|clkout        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[22]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[23]      ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_0[2]'                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_0[2] ; Rise       ; GPIO_0[2]                            ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[0]            ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[0]            ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[1]            ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[1]            ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[2]            ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[2]            ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[3]            ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[3]            ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[4]            ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[4]            ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[5]            ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[5]            ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[6]            ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[6]            ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[7]            ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[7]            ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[6] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[6] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[6] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[6] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[6] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[6] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[6] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[6] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[6] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[6] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[6] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[6] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[2] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[3] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[4] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[5] ;
; -1.204 ; -0.204       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[6] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst27          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst27          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst28          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst28          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst29          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst29          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst30          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst30          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst31          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst31          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst32          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst32          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst33          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst33          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst34          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst34          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst27|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst27|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst28|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst28|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst29|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst29|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst30|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst30|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst31|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst31|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst32|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst32|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst33|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst33|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst34|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst34|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ControleMatriz:inst|Reg8:inst51|Q[1]'                                                                               ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst2            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst1|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst1|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst2|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst2|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst51|Q[1]|regout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst51|Q[1]|regout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|dataa            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|dataa            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]  ; GPIO_0[2]  ; 0.153  ; 0.153  ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 0.153  ; 0.153  ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; -0.070 ; -0.070 ; Rise       ; GPIO_0[2]       ;
; GPIO_0[*]  ; GPIO_0[2]  ; -0.017 ; -0.017 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; -0.017 ; -0.017 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; -0.240 ; -0.240 ; Fall       ; GPIO_0[2]       ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; GPIO_0[2]  ; 0.433 ; 0.433 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 0.232 ; 0.232 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 0.433 ; 0.433 ; Rise       ; GPIO_0[2]       ;
; GPIO_0[*]  ; GPIO_0[2]  ; 1.168 ; 1.168 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 0.967 ; 0.967 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 1.168 ; 1.168 ; Fall       ; GPIO_0[2]       ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port   ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 2.769 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 2.769 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; HEX2[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.706 ; 4.706 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.684 ; 4.684 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[1]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.550 ; 4.550 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[2]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.566 ; 4.566 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[3]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.597 ; 4.597 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[4]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.706 ; 4.706 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[5]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.702 ; 4.702 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[6]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.697 ; 4.697 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 3.039 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 3.039 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 2.769 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 2.769 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 3.039 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 3.039 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.839 ; 5.839 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[0]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.668 ; 4.668 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[1]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.403 ; 5.403 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[2]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.839 ; 5.839 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[3]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.357 ; 5.357 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[4]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.238 ; 5.238 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[5]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.481 ; 5.481 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[6]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.369 ; 5.369 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[7]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.646 ; 4.646 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[10] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.984 ; 3.984 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[11] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.863 ; 3.863 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[12] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.885 ; 3.885 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[13] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.881 ; 3.881 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[14] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.813 ; 3.813 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[15] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.846 ; 3.846 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[16] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.860 ; 3.860 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[17] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.723 ; 3.723 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 8.838 ; 8.838 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 8.413 ; 8.413 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 8.838 ; 8.838 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 8.280 ; 8.280 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 8.309 ; 8.309 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 8.525 ; 8.525 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 8.481 ; 8.481 ; Rise       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 8.680 ; 8.680 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 8.680 ; 8.680 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 8.649 ; 8.649 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 8.653 ; 8.653 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 8.560 ; 8.560 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 8.569 ; 8.569 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 8.550 ; 8.550 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 8.543 ; 8.543 ; Rise       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 7.665 ; 7.665 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 7.659 ; 7.659 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 7.665 ; 7.665 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 7.527 ; 7.527 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 7.506 ; 7.506 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 7.556 ; 7.556 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 7.540 ; 7.540 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 7.528 ; 7.528 ; Rise       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 7.589 ; 7.589 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 7.589 ; 7.589 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 6.062 ; 6.062 ; Rise       ; GPIO_0[2]                                    ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 9.573 ; 9.573 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 9.148 ; 9.148 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 9.573 ; 9.573 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 9.015 ; 9.015 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 9.044 ; 9.044 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 9.260 ; 9.260 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 9.216 ; 9.216 ; Fall       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 9.415 ; 9.415 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 9.415 ; 9.415 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 9.384 ; 9.384 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 9.388 ; 9.388 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 9.295 ; 9.295 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 9.304 ; 9.304 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 9.285 ; 9.285 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 9.278 ; 9.278 ; Fall       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 8.400 ; 8.400 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 8.394 ; 8.394 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 8.400 ; 8.400 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 8.262 ; 8.262 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 8.241 ; 8.241 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 8.291 ; 8.291 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 8.275 ; 8.275 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 8.263 ; 8.263 ; Fall       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 8.324 ; 8.324 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 8.324 ; 8.324 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 6.062 ; 6.062 ; Fall       ; GPIO_0[2]                                    ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port   ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 2.769 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 2.769 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; HEX2[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.420 ; 4.420 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.548 ; 4.548 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[1]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.420 ; 4.420 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[2]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.441 ; 4.441 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[3]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.465 ; 4.465 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[4]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.576 ; 4.576 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[5]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.570 ; 4.570 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[6]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.567 ; 4.567 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 3.039 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 3.039 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 2.769 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 2.769 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 3.039 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 3.039 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.723 ; 3.723 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[0]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.401 ; 4.401 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[1]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.426 ; 4.426 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[2]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.896 ; 4.896 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[3]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.509 ; 4.509 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[4]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.678 ; 4.678 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[5]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.736 ; 4.736 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[6]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.676 ; 4.676 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[7]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.379 ; 4.379 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[10] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.984 ; 3.984 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[11] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.863 ; 3.863 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[12] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.885 ; 3.885 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[13] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.881 ; 3.881 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[14] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.813 ; 3.813 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[15] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.846 ; 3.846 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[16] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.860 ; 3.860 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[17] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.723 ; 3.723 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 6.487 ; 6.487 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 6.800 ; 6.800 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 6.636 ; 6.636 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 6.487 ; 6.487 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 6.529 ; 6.529 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 6.642 ; 6.642 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 7.317 ; 7.317 ; Rise       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 8.036 ; 8.036 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 8.169 ; 8.169 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 8.143 ; 8.143 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 8.146 ; 8.146 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 8.051 ; 8.051 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 8.057 ; 8.057 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 8.038 ; 8.038 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 8.036 ; 8.036 ; Rise       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 7.218 ; 7.218 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 7.378 ; 7.378 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 7.382 ; 7.382 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 7.235 ; 7.235 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 7.218 ; 7.218 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 7.264 ; 7.264 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 7.259 ; 7.259 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 7.239 ; 7.239 ; Rise       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 6.062 ; 6.062 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 6.824 ; 6.824 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 6.062 ; 6.062 ; Rise       ; GPIO_0[2]                                    ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 6.657 ; 6.657 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 6.970 ; 6.970 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 6.806 ; 6.806 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 6.657 ; 6.657 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 6.699 ; 6.699 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 6.812 ; 6.812 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 7.487 ; 7.487 ; Fall       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 8.206 ; 8.206 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 8.339 ; 8.339 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 8.313 ; 8.313 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 8.316 ; 8.316 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 8.221 ; 8.221 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 8.227 ; 8.227 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 8.208 ; 8.208 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 8.206 ; 8.206 ; Fall       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 7.388 ; 7.388 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 7.548 ; 7.548 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 7.552 ; 7.552 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 7.405 ; 7.405 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 7.388 ; 7.388 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 7.434 ; 7.434 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 7.429 ; 7.429 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 7.409 ; 7.409 ; Fall       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 6.062 ; 6.062 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 6.994 ; 6.994 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 6.062 ; 6.062 ; Fall       ; GPIO_0[2]                                    ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_0[0]  ; LEDG[0]     ; 5.826 ;    ;    ; 5.826 ;
; GPIO_0[1]  ; LEDG[1]     ; 5.692 ;    ;    ; 5.692 ;
; GPIO_0[3]  ; LEDR[6]     ; 5.918 ;    ;    ; 5.918 ;
; GPIO_0[4]  ; LEDR[5]     ; 5.824 ;    ;    ; 5.824 ;
; GPIO_0[5]  ; LEDR[4]     ; 6.462 ;    ;    ; 6.462 ;
; GPIO_0[6]  ; LEDR[3]     ; 5.829 ;    ;    ; 5.829 ;
; GPIO_0[7]  ; LEDR[2]     ; 5.630 ;    ;    ; 5.630 ;
; GPIO_0[8]  ; LEDR[1]     ; 5.824 ;    ;    ; 5.824 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_0[0]  ; LEDG[0]     ; 5.826 ;    ;    ; 5.826 ;
; GPIO_0[1]  ; LEDG[1]     ; 5.692 ;    ;    ; 5.692 ;
; GPIO_0[3]  ; LEDR[6]     ; 5.918 ;    ;    ; 5.918 ;
; GPIO_0[4]  ; LEDR[5]     ; 5.824 ;    ;    ; 5.824 ;
; GPIO_0[5]  ; LEDR[4]     ; 6.462 ;    ;    ; 6.462 ;
; GPIO_0[6]  ; LEDR[3]     ; 5.829 ;    ;    ; 5.829 ;
; GPIO_0[7]  ; LEDR[2]     ; 5.630 ;    ;    ; 5.630 ;
; GPIO_0[8]  ; LEDR[1]     ; 5.824 ;    ;    ; 5.824 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-----------------------------------------------+-----------+----------+----------+----------+---------------------+
; Clock                                         ; Setup     ; Hold     ; Recovery ; Removal  ; Minimum Pulse Width ;
+-----------------------------------------------+-----------+----------+----------+----------+---------------------+
; Worst-case Slack                              ; -7.121    ; -2.557   ; -5.539   ; -9.270   ; -2.163              ;
;  CLOCK_50                                     ; -7.121    ; -2.557   ; N/A      ; N/A      ; -1.380              ;
;  ControleMatriz:inst|Reg8:inst51|Q[1]         ; -0.027    ; 0.215    ; N/A      ; N/A      ; -0.500              ;
;  ControleMatriz:inst|fdiv100khz:inst36|clkout ; -0.653    ; 0.251    ; N/A      ; N/A      ; -0.500              ;
;  GPIO_0[2]                                    ; -5.150    ; -2.208   ; -5.539   ; -9.270   ; -2.163              ;
; Design-wide TNS                               ; -2466.642 ; -346.673 ; -287.269 ; -588.707 ; -1800.684           ;
;  CLOCK_50                                     ; -1410.548 ; -2.557   ; N/A      ; N/A      ; -298.380            ;
;  ControleMatriz:inst|Reg8:inst51|Q[1]         ; -0.027    ; 0.000    ; N/A      ; N/A      ; -3.000              ;
;  ControleMatriz:inst|fdiv100khz:inst36|clkout ; -0.725    ; 0.000    ; N/A      ; N/A      ; -8.000              ;
;  GPIO_0[2]                                    ; -1055.342 ; -344.116 ; -287.269 ; -588.707 ; -1491.304           ;
+-----------------------------------------------+-----------+----------+----------+----------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]  ; GPIO_0[2]  ; 0.153  ; 0.153  ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 0.153  ; 0.153  ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; -0.070 ; -0.070 ; Rise       ; GPIO_0[2]       ;
; GPIO_0[*]  ; GPIO_0[2]  ; -0.017 ; -0.017 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; -0.017 ; -0.017 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; -0.240 ; -0.240 ; Fall       ; GPIO_0[2]       ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; GPIO_0[2]  ; 2.033 ; 2.033 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 1.738 ; 1.738 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 2.033 ; 2.033 ; Rise       ; GPIO_0[2]       ;
; GPIO_0[*]  ; GPIO_0[2]  ; 3.783 ; 3.783 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 3.488 ; 3.488 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 3.783 ; 3.783 ; Fall       ; GPIO_0[2]       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port   ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 5.610  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 5.610  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; HEX2[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 9.069  ; 9.069  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 9.021  ; 9.021  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[1]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.759  ; 8.759  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[2]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.715  ; 8.715  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[3]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.805  ; 8.805  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[4]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 9.069  ; 9.069  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[5]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 9.063  ; 9.063  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[6]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 9.060  ; 9.060  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6.052  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6.052  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 5.610  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 5.610  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 6.052  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 6.052  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 11.455 ; 11.455 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[0]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.848  ; 8.848  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[1]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.442 ; 10.442 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[2]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 11.455 ; 11.455 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[3]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.397 ; 10.397 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[4]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.114 ; 10.114 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[5]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.653 ; 10.653 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[6]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.510 ; 10.510 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[7]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.851  ; 8.851  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[10] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.268  ; 7.268  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[11] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.006  ; 7.006  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[12] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.032  ; 7.032  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[13] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.026  ; 7.026  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[14] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 6.942  ; 6.942  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[15] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 6.986  ; 6.986  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[16] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.023  ; 7.023  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[17] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 6.695  ; 6.695  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 17.743 ; 17.743 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 16.765 ; 16.765 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 17.743 ; 17.743 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 16.484 ; 16.484 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 16.544 ; 16.544 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 17.045 ; 17.045 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 16.976 ; 16.976 ; Rise       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 17.154 ; 17.154 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 17.154 ; 17.154 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 17.133 ; 17.133 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 17.112 ; 17.112 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 16.911 ; 16.911 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 16.926 ; 16.926 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 16.900 ; 16.900 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 16.893 ; 16.893 ; Rise       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 14.950 ; 14.950 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 14.936 ; 14.936 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 14.950 ; 14.950 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 14.766 ; 14.766 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 14.733 ; 14.733 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 14.796 ; 14.796 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 14.781 ; 14.781 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 14.750 ; 14.750 ; Rise       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 15.376 ; 15.376 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 15.376 ; 15.376 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 10.840 ; 10.840 ; Rise       ; GPIO_0[2]                                    ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 19.493 ; 19.493 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 18.515 ; 18.515 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 19.493 ; 19.493 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 18.234 ; 18.234 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 18.294 ; 18.294 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 18.795 ; 18.795 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 18.726 ; 18.726 ; Fall       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 18.904 ; 18.904 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 18.904 ; 18.904 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 18.883 ; 18.883 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 18.862 ; 18.862 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 18.661 ; 18.661 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 18.676 ; 18.676 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 18.650 ; 18.650 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 18.643 ; 18.643 ; Fall       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 16.700 ; 16.700 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 16.686 ; 16.686 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 16.700 ; 16.700 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 16.516 ; 16.516 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 16.483 ; 16.483 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 16.546 ; 16.546 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 16.531 ; 16.531 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 16.500 ; 16.500 ; Fall       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 17.126 ; 17.126 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 17.126 ; 17.126 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 10.840 ; 10.840 ; Fall       ; GPIO_0[2]                                    ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port   ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 2.769 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 2.769 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; HEX2[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.420 ; 4.420 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.548 ; 4.548 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[1]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.420 ; 4.420 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[2]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.441 ; 4.441 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[3]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.465 ; 4.465 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[4]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.576 ; 4.576 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[5]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.570 ; 4.570 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[6]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.567 ; 4.567 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 3.039 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 3.039 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 2.769 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 2.769 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 3.039 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 3.039 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.723 ; 3.723 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[0]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.401 ; 4.401 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[1]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.426 ; 4.426 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[2]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.896 ; 4.896 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[3]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.509 ; 4.509 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[4]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.678 ; 4.678 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[5]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.736 ; 4.736 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[6]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.676 ; 4.676 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[7]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.379 ; 4.379 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[10] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.984 ; 3.984 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[11] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.863 ; 3.863 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[12] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.885 ; 3.885 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[13] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.881 ; 3.881 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[14] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.813 ; 3.813 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[15] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.846 ; 3.846 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[16] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.860 ; 3.860 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[17] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.723 ; 3.723 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 6.487 ; 6.487 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 6.800 ; 6.800 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 6.636 ; 6.636 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 6.487 ; 6.487 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 6.529 ; 6.529 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 6.642 ; 6.642 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 7.317 ; 7.317 ; Rise       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 8.036 ; 8.036 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 8.169 ; 8.169 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 8.143 ; 8.143 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 8.146 ; 8.146 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 8.051 ; 8.051 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 8.057 ; 8.057 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 8.038 ; 8.038 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 8.036 ; 8.036 ; Rise       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 7.218 ; 7.218 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 7.378 ; 7.378 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 7.382 ; 7.382 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 7.235 ; 7.235 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 7.218 ; 7.218 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 7.264 ; 7.264 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 7.259 ; 7.259 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 7.239 ; 7.239 ; Rise       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 6.062 ; 6.062 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 6.824 ; 6.824 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 6.062 ; 6.062 ; Rise       ; GPIO_0[2]                                    ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 6.657 ; 6.657 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 6.970 ; 6.970 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 6.806 ; 6.806 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 6.657 ; 6.657 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 6.699 ; 6.699 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 6.812 ; 6.812 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 7.487 ; 7.487 ; Fall       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 8.206 ; 8.206 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 8.339 ; 8.339 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 8.313 ; 8.313 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 8.316 ; 8.316 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 8.221 ; 8.221 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 8.227 ; 8.227 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 8.208 ; 8.208 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 8.206 ; 8.206 ; Fall       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 7.388 ; 7.388 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 7.548 ; 7.548 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 7.552 ; 7.552 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 7.405 ; 7.405 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 7.388 ; 7.388 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 7.434 ; 7.434 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 7.429 ; 7.429 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 7.409 ; 7.409 ; Fall       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 6.062 ; 6.062 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 6.994 ; 6.994 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 6.062 ; 6.062 ; Fall       ; GPIO_0[2]                                    ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; GPIO_0[0]  ; LEDG[0]     ; 10.141 ;    ;    ; 10.141 ;
; GPIO_0[1]  ; LEDG[1]     ; 9.948  ;    ;    ; 9.948  ;
; GPIO_0[3]  ; LEDR[6]     ; 10.365 ;    ;    ; 10.365 ;
; GPIO_0[4]  ; LEDR[5]     ; 10.206 ;    ;    ; 10.206 ;
; GPIO_0[5]  ; LEDR[4]     ; 11.443 ;    ;    ; 11.443 ;
; GPIO_0[6]  ; LEDR[3]     ; 10.242 ;    ;    ; 10.242 ;
; GPIO_0[7]  ; LEDR[2]     ; 9.859  ;    ;    ; 9.859  ;
; GPIO_0[8]  ; LEDR[1]     ; 10.234 ;    ;    ; 10.234 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_0[0]  ; LEDG[0]     ; 5.826 ;    ;    ; 5.826 ;
; GPIO_0[1]  ; LEDG[1]     ; 5.692 ;    ;    ; 5.692 ;
; GPIO_0[3]  ; LEDR[6]     ; 5.918 ;    ;    ; 5.918 ;
; GPIO_0[4]  ; LEDR[5]     ; 5.824 ;    ;    ; 5.824 ;
; GPIO_0[5]  ; LEDR[4]     ; 6.462 ;    ;    ; 6.462 ;
; GPIO_0[6]  ; LEDR[3]     ; 5.829 ;    ;    ; 5.829 ;
; GPIO_0[7]  ; LEDR[2]     ; 5.630 ;    ;    ; 5.630 ;
; GPIO_0[8]  ; LEDR[1]     ; 5.824 ;    ;    ; 5.824 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                     ; CLOCK_50                                     ; 8600     ; 0        ; 0        ; 0        ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; CLOCK_50                                     ; 1        ; 1        ; 0        ; 0        ;
; GPIO_0[2]                                    ; CLOCK_50                                     ; 6839     ; 6839     ; 0        ; 0        ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 16       ; 0        ; 0        ; 0        ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6        ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; GPIO_0[2]                                    ; 12701    ; 0        ; 12701    ; 0        ;
; GPIO_0[2]                                    ; GPIO_0[2]                                    ; 13291    ; 12314    ; 12314    ; 13291    ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                     ; CLOCK_50                                     ; 8600     ; 0        ; 0        ; 0        ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; CLOCK_50                                     ; 1        ; 1        ; 0        ; 0        ;
; GPIO_0[2]                                    ; CLOCK_50                                     ; 6839     ; 6839     ; 0        ; 0        ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 16       ; 0        ; 0        ; 0        ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6        ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; GPIO_0[2]                                    ; 12701    ; 0        ; 12701    ; 0        ;
; GPIO_0[2]                                    ; GPIO_0[2]                                    ; 13291    ; 12314    ; 12314    ; 13291    ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                           ;
+--------------------------------------+-----------+----------+----------+----------+----------+
; From Clock                           ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+-----------+----------+----------+----------+----------+
; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2] ; 136      ; 136      ; 136      ; 136      ;
; GPIO_0[2]                            ; GPIO_0[2] ; 1768     ; 1768     ; 1768     ; 1768     ;
+--------------------------------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Removal Transfers                                                                            ;
+--------------------------------------+-----------+----------+----------+----------+----------+
; From Clock                           ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+-----------+----------+----------+----------+----------+
; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2] ; 136      ; 136      ; 136      ; 136      ;
; GPIO_0[2]                            ; GPIO_0[2] ; 1768     ; 1768     ; 1768     ; 1768     ;
+--------------------------------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 104   ; 104  ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 226   ; 226  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 05 14:32:16 2017
Info: Command: quartus_sta RacingGame -c RacingGame
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RacingGame.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GPIO_0[2] GPIO_0[2]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ControleMatriz:inst|Reg8:inst51|Q[1] ControleMatriz:inst|Reg8:inst51|Q[1]
    Info (332105): create_clock -period 1.000 -name ControleMatriz:inst|fdiv100khz:inst36|clkout ControleMatriz:inst|fdiv100khz:inst36|clkout
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst26|inst3|Mux0  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~0  from: datac  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~1  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~2  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~3  from: datac  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~4  from: datac  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~5  from: datad  to: combout
    Info (332098): Cell: inst2|Add3~0  from: datad  to: combout
    Info (332098): Cell: inst2|Add3~1  from: datad  to: combout
    Info (332098): Cell: inst2|Add5~0  from: datad  to: combout
    Info (332098): Cell: inst2|Add5~1  from: datac  to: combout
    Info (332098): Cell: inst2|Add5~1  from: datad  to: combout
    Info (332098): Cell: inst2|Add5~3  from: datac  to: combout
    Info (332098): Cell: inst2|Add5~3  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.121     -1410.548 CLOCK_50 
    Info (332119):    -5.150     -1055.342 GPIO_0[2] 
    Info (332119):    -0.653        -0.725 ControleMatriz:inst|fdiv100khz:inst36|clkout 
    Info (332119):    -0.027        -0.027 ControleMatriz:inst|Reg8:inst51|Q[1] 
Info (332146): Worst-case hold slack is -2.557
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.557        -2.557 CLOCK_50 
    Info (332119):    -2.208      -344.116 GPIO_0[2] 
    Info (332119):     0.391         0.000 ControleMatriz:inst|Reg8:inst51|Q[1] 
    Info (332119):     0.541         0.000 ControleMatriz:inst|fdiv100khz:inst36|clkout 
Info (332146): Worst-case recovery slack is -5.539
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.539      -287.269 GPIO_0[2] 
Info (332146): Worst-case removal slack is -9.270
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.270      -588.707 GPIO_0[2] 
Info (332146): Worst-case minimum pulse width slack is -2.163
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.163     -1491.304 GPIO_0[2] 
    Info (332119):    -1.380      -298.380 CLOCK_50 
    Info (332119):    -0.500        -8.000 ControleMatriz:inst|fdiv100khz:inst36|clkout 
    Info (332119):    -0.500        -3.000 ControleMatriz:inst|Reg8:inst51|Q[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst26|inst3|Mux0  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~0  from: datac  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~1  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~2  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~3  from: datac  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~4  from: datac  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~5  from: datad  to: combout
    Info (332098): Cell: inst2|Add3~0  from: datad  to: combout
    Info (332098): Cell: inst2|Add3~1  from: datad  to: combout
    Info (332098): Cell: inst2|Add5~0  from: datad  to: combout
    Info (332098): Cell: inst2|Add5~1  from: datac  to: combout
    Info (332098): Cell: inst2|Add5~1  from: datad  to: combout
    Info (332098): Cell: inst2|Add5~3  from: datac  to: combout
    Info (332098): Cell: inst2|Add5~3  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.311      -564.947 CLOCK_50 
    Info (332119):    -2.366      -376.623 GPIO_0[2] 
    Info (332119):     0.262         0.000 ControleMatriz:inst|fdiv100khz:inst36|clkout 
    Info (332119):     0.523         0.000 ControleMatriz:inst|Reg8:inst51|Q[1] 
Info (332146): Worst-case hold slack is -1.597
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.597        -1.597 CLOCK_50 
    Info (332119):    -0.985      -151.297 GPIO_0[2] 
    Info (332119):     0.215         0.000 ControleMatriz:inst|Reg8:inst51|Q[1] 
    Info (332119):     0.251         0.000 ControleMatriz:inst|fdiv100khz:inst36|clkout 
Info (332146): Worst-case recovery slack is -2.229
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.229       -93.966 GPIO_0[2] 
Info (332146): Worst-case removal slack is -4.696
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.696      -299.006 GPIO_0[2] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -298.380 CLOCK_50 
    Info (332119):    -1.222      -915.780 GPIO_0[2] 
    Info (332119):    -0.500        -8.000 ControleMatriz:inst|fdiv100khz:inst36|clkout 
    Info (332119):    -0.500        -3.000 ControleMatriz:inst|Reg8:inst51|Q[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 439 megabytes
    Info: Processing ended: Wed Jul 05 14:32:19 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


