@==============================================================================
@
@   MCU     : Raspberry Pi RP2305A
@   CPU     : ARM Cortex-M33 (32-bit)
@   Cores   : 2
@   Date    : June 5, 2025
@
@   RP2350 SIO (3.1.11.)
@
@==============================================================================

@ [SIO Registers]
@ The SIO registers start at a base address of SIO_BASE (0xd0000000).

.equ SIO_REG_OFFSET_CPUID, 0x000
.equ SIO_REG_OFFSET_GPIO_IN, 0x004
.equ SIO_REG_OFFSET_GPIO_HI_IN, 0x008
.equ SIO_REG_OFFSET_GPIO_OUT, 0x010
.equ SIO_REG_OFFSET_GPIO_HI_OUT, 0x014
.equ SIO_REG_OFFSET_GPIO_OUT_SET, 0x018
.equ SIO_REG_OFFSET_GPIO_HI_OUT_SET, 0x01c
.equ SIO_REG_OFFSET_GPIO_OUT_CLR, 0x020
.equ SIO_REG_OFFSET_GPIO_HI_OUT_CLR, 0x024
.equ SIO_REG_OFFSET_GPIO_OUT_XOR, 0x028
.equ SIO_REG_OFFSET_GPIO_HI_OUT_XOR, 0x02c
.equ SIO_REG_OFFSET_GPIO_OE, 0x030
.equ SIO_REG_OFFSET_GPIO_HI_OE, 0x034
.equ SIO_REG_OFFSET_GPIO_OE_SET, 0x038
.equ SIO_REG_OFFSET_GPIO_HI_OE_SET , 0x03c
.equ SIO_REG_OFFSET_GPIO_OE_CLR, 0x040
.equ SIO_REG_OFFSET_GPIO_HI_OE_CLR, 0x044
.equ SIO_REG_OFFSET_GPIO_OE_XOR, 0x048
.equ SIO_REG_OFFSET_GPIO_HI_OE_XOR, 0x04c
.equ SIO_REG_OFFSET_FIFO_ST, 0x050
.equ SIO_REG_OFFSET_FIFO_WR, 0x054
.equ SIO_REG_OFFSET_FIFO_RD, 0x058
.equ SIO_REG_OFFSET_SPINLOCK_ST, 0x05c
.equ SIO_REG_OFFSET_INTERP0_ACCUM0, 0x080
.equ SIO_REG_OFFSET_INTERP0_ACCUM1, 0x084
.equ SIO_REG_OFFSET_INTERP0_BASE0, 0x088
.equ SIO_REG_OFFSET_INTERP0_BASE1, 0x08c
.equ SIO_REG_OFFSET_INTERP0_BASE2, 0x090
.equ SIO_REG_OFFSET_INTERP0_POP_LANE0, 0x094
.equ SIO_REG_OFFSET_INTERP0_POP_LANE1, 0x098
.equ SIO_REG_OFFSET_INTERP0_POP_FULL, 0x09c
.equ SIO_REG_OFFSET_INTERP0_PEEK_LANE0, 0x0a0
.equ SIO_REG_OFFSET_INTERP0_PEEK_LANE1, 0x0a4
.equ SIO_REG_OFFSET_INTERP0_PEEK_FULL, 0x0a8
.equ SIO_REG_OFFSET_INTERP0_CTRL_LANE0, 0x0ac
.equ SIO_REG_OFFSET_INTERP0_CTRL_LANE1, 0x0b0
.equ SIO_REG_OFFSET_INTERP0_ACCUM0_ADD, 0x0b4
.equ SIO_REG_OFFSET_INTERP0_ACCUM1_ADD, 0x0b8
.equ SIO_REG_OFFSET_INTERP0_BASE_1AND0, 0x0bc
.equ SIO_REG_OFFSET_INTERP1_ACCUM0, 0x0c0
.equ SIO_REG_OFFSET_INTERP1_ACCUM1, 0x0c4
.equ SIO_REG_OFFSET_INTERP1_BASE0, 0x0c8
.equ SIO_REG_OFFSET_INTERP1_BASE1, 0x0cc
.equ SIO_REG_OFFSET_INTERP1_BASE2, 0x0d0
.equ SIO_REG_OFFSET_INTERP1_POP_LANE0, 0x0d4
.equ SIO_REG_OFFSET_INTERP1_POP_LANE1, 0x0d8
.equ SIO_REG_OFFSET_INTERP1_POP_FULL, 0x0dc
.equ SIO_REG_OFFSET_INTERP1_PEEK_LANE0, 0x0e0
.equ SIO_REG_OFFSET_INTERP1_PEEK_LANE1, 0x0e4
.equ SIO_REG_OFFSET_INTERP1_PEEK_FULL, 0x0e8
.equ SIO_REG_OFFSET_INTERP1_CTRL_LANE0, 0x0ec
.equ SIO_REG_OFFSET_INTERP1_CTRL_LANE1, 0x0f0
.equ SIO_REG_OFFSET_INTERP1_ACCUM0_ADD, 0x0f4
.equ SIO_REG_OFFSET_INTERP1_ACCUM1_ADD, 0x0f8
.equ SIO_REG_OFFSET_INTERP1_BASE_1AND0, 0x0fc
.equ SIO_REG_OFFSET_SPINLOCK0, 0x100
.equ SIO_REG_OFFSET_SPINLOCK1, 0x104
.equ SIO_REG_OFFSET_SPINLOCK2, 0x108
.equ SIO_REG_OFFSET_SPINLOCK3, 0x10c
.equ SIO_REG_OFFSET_SPINLOCK4, 0x110
.equ SIO_REG_OFFSET_SPINLOCK5, 0x114
.equ SIO_REG_OFFSET_SPINLOCK6, 0x118
.equ SIO_REG_OFFSET_SPINLOCK7, 0x11c
.equ SIO_REG_OFFSET_SPINLOCK8, 0x120
.equ SIO_REG_OFFSET_SPINLOCK9, 0x124
.equ SIO_REG_OFFSET_SPINLOCK10, 0x128
.equ SIO_REG_OFFSET_SPINLOCK11, 0x12c
.equ SIO_REG_OFFSET_SPINLOCK12, 0x130
.equ SIO_REG_OFFSET_SPINLOCK13, 0x134
.equ SIO_REG_OFFSET_SPINLOCK14, 0x138
.equ SIO_REG_OFFSET_SPINLOCK15, 0x13c
.equ SIO_REG_OFFSET_SPINLOCK16, 0x140
.equ SIO_REG_OFFSET_SPINLOCK17, 0x144
.equ SIO_REG_OFFSET_SPINLOCK18, 0x148
.equ SIO_REG_OFFSET_SPINLOCK19, 0x14c
.equ SIO_REG_OFFSET_SPINLOCK20, 0x150
.equ SIO_REG_OFFSET_SPINLOCK21, 0x154
.equ SIO_REG_OFFSET_SPINLOCK22, 0x158
.equ SIO_REG_OFFSET_SPINLOCK23, 0x15c
.equ SIO_REG_OFFSET_SPINLOCK24, 0x160
.equ SIO_REG_OFFSET_SPINLOCK25, 0x164
.equ SIO_REG_OFFSET_SPINLOCK26, 0x168
.equ SIO_REG_OFFSET_SPINLOCK27, 0x16c
.equ SIO_REG_OFFSET_SPINLOCK28, 0x170
.equ SIO_REG_OFFSET_SPINLOCK29, 0x174
.equ SIO_REG_OFFSET_SPINLOCK30, 0x178
.equ SIO_REG_OFFSET_SPINLOCK31, 0x17c
.equ SIO_REG_OFFSET_DOORBELL_OUT_SET, 0x180
.equ SIO_REG_OFFSET_DOORBELL_OUT_CLR , 0x184
.equ SIO_REG_OFFSET_DOORBELL_IN_SET , 0x188
.equ SIO_REG_OFFSET_DOORBELL_IN_CLR , 0x18c
.equ SIO_REG_OFFSET_PERI_NONSEC , 0x190
.equ SIO_REG_OFFSET_RISCV_SOFTIRQ , 0x1a0
.equ SIO_REG_OFFSET_MTIME_CTRL , 0x1a4
.equ SIO_REG_OFFSET_MTIME , 0x1b0
.equ SIO_REG_OFFSET_MTIMEH , 0x1b4
.equ SIO_REG_OFFSET_MTIMECMP , 0x1b8
.equ SIO_REG_OFFSET_MTIMECMPH , 0x1bc
.equ SIO_REG_OFFSET_TMDS_CTRL , 0x1c0
.equ SIO_REG_OFFSET_TMDS_WDATA, 0x1c4
.equ SIO_REG_OFFSET_TMDS_PEEK_SINGLE , 0x1c8
.equ SIO_REG_OFFSET_TMDS_POP_SINGLE , 0x1cc
.equ SIO_REG_OFFSET_TMDS_PEEK_DOUBLE_L0 , 0x1d0
.equ SIO_REG_OFFSET_TMDS_POP_DOUBLE_L0 , 0x1d4
.equ SIO_REG_OFFSET_TMDS_PEEK_DOUBLE_L1 , 0x1d8
.equ SIO_REG_OFFSET_TMDS_POP_DOUBLE_L1 , 0x1dc
.equ SIO_REG_OFFSET_TMDS_PEEK_DOUBLE_L2 , 0x1e0
.equ SIO_REG_OFFSET_TMDS_POP_DOUBLE_L2 , 0x1e4
