Fitter report for Timer
Mon Dec 10 18:14:40 2012
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 10 18:14:40 2012         ;
; Quartus II 32-bit Version          ; 12.0 Build 263 08/02/2012 SP 2 SJ Web Edition ;
; Revision Name                      ; Timer                                         ;
; Top-level Entity Name              ; Timer                                         ;
; Family                             ; Cyclone III                                   ;
; Device                             ; EP3C16F484C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 3,766 / 15,408 ( 24 % )                       ;
;     Total combinational functions  ; 3,738 / 15,408 ( 24 % )                       ;
;     Dedicated logic registers      ; 224 / 15,408 ( 1 % )                          ;
; Total registers                    ; 224                                           ;
; Total pins                         ; 40 / 347 ( 12 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; seg1[0]  ; Missing drive strength and slew rate ;
; seg1[1]  ; Missing drive strength and slew rate ;
; seg1[2]  ; Missing drive strength and slew rate ;
; seg1[3]  ; Missing drive strength and slew rate ;
; seg1[4]  ; Missing drive strength and slew rate ;
; seg1[5]  ; Missing drive strength and slew rate ;
; seg1[6]  ; Missing drive strength and slew rate ;
; seg2[0]  ; Missing drive strength and slew rate ;
; seg2[1]  ; Missing drive strength and slew rate ;
; seg2[2]  ; Missing drive strength and slew rate ;
; seg2[3]  ; Missing drive strength and slew rate ;
; seg2[4]  ; Missing drive strength and slew rate ;
; seg2[5]  ; Missing drive strength and slew rate ;
; seg2[6]  ; Missing drive strength and slew rate ;
; seg3[0]  ; Missing drive strength and slew rate ;
; seg3[1]  ; Missing drive strength and slew rate ;
; seg3[2]  ; Missing drive strength and slew rate ;
; seg3[3]  ; Missing drive strength and slew rate ;
; seg3[4]  ; Missing drive strength and slew rate ;
; seg3[5]  ; Missing drive strength and slew rate ;
; seg3[6]  ; Missing drive strength and slew rate ;
; seg4[0]  ; Missing drive strength and slew rate ;
; seg4[1]  ; Missing drive strength and slew rate ;
; seg4[2]  ; Missing drive strength and slew rate ;
; seg4[3]  ; Missing drive strength and slew rate ;
; seg4[4]  ; Missing drive strength and slew rate ;
; seg4[5]  ; Missing drive strength and slew rate ;
; seg4[6]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4068 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4068 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4058    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Prj/Timer/Timer.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 3,766 / 15,408 ( 24 % ) ;
;     -- Combinational with no register       ; 3542                    ;
;     -- Register only                        ; 28                      ;
;     -- Combinational with a register        ; 196                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 881                     ;
;     -- 3 input functions                    ; 1136                    ;
;     -- <=2 input functions                  ; 1721                    ;
;     -- Register only                        ; 28                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 2712                    ;
;     -- arithmetic mode                      ; 1026                    ;
;                                             ;                         ;
; Total registers*                            ; 224 / 17,068 ( 1 % )    ;
;     -- Dedicated logic registers            ; 224 / 15,408 ( 1 % )    ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 291 / 963 ( 30 % )      ;
; User inserted logic elements                ; 0                       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 40 / 347 ( 12 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 16                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )          ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 16 / 20 ( 80 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 7%            ;
; Peak interconnect usage (total/H/V)         ; 20% / 21% / 23%         ;
; Maximum fan-out node                        ; sVALUE~input            ;
; Maximum fan-out                             ; 189                     ;
; Highest non-global fan-out signal           ; sVALUE~input            ;
; Highest non-global fan-out                  ; 189                     ;
; Total fan-out                               ; 10829                   ;
; Average fan-out                             ; 2.65                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3766 / 15408 ( 24 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 3542                  ; 0                              ;
;     -- Register only                        ; 28                    ; 0                              ;
;     -- Combinational with a register        ; 196                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 881                   ; 0                              ;
;     -- 3 input functions                    ; 1136                  ; 0                              ;
;     -- <=2 input functions                  ; 1721                  ; 0                              ;
;     -- Register only                        ; 28                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2712                  ; 0                              ;
;     -- arithmetic mode                      ; 1026                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 224                   ; 0                              ;
;     -- Dedicated logic registers            ; 224 / 15408 ( 1 % )   ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 291 / 963 ( 30 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 40                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 16 / 24 ( 66 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 10824                 ; 5                              ;
;     -- Registered Connections               ; 974                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 12                    ; 0                              ;
;     -- Output Ports                         ; 28                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ALRAM    ; E3    ; 1        ; 0            ; 26           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; DIS24    ; E4    ; 1        ; 0            ; 26           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; LAPTIME1 ; H6    ; 1        ; 0            ; 25           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; LAPTIME2 ; G4    ; 1        ; 0            ; 23           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; LAPTIME3 ; G5    ; 1        ; 0            ; 27           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; STMODE   ; J6    ; 1        ; 0            ; 24           ; 0            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; STSTART  ; H5    ; 1        ; 0            ; 27           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; UPDOWN   ; J7    ; 1        ; 0            ; 22           ; 14           ; 75                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk      ; G21   ; 6        ; 41           ; 15           ; 0            ; 89                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; mENTER   ; F1    ; 1        ; 0            ; 23           ; 0            ; 76                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; mSELECT  ; H2    ; 1        ; 0            ; 21           ; 7            ; 59                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sVALUE   ; D2    ; 1        ; 0            ; 25           ; 0            ; 189                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; seg1[0] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg1[1] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg1[2] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg1[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg1[4] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg1[5] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg1[6] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg2[0] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg2[1] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg2[2] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg2[3] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg2[4] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg2[5] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg2[6] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg3[0] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg3[1] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg3[2] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg3[3] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg3[4] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg3[5] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg3[6] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg4[0] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg4[1] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg4[2] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg4[3] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg4[4] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg4[5] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg4[6] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                     ; Use as regular IO        ; DIS24                   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; seg4[0]                 ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; seg3[4]                 ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; seg3[5]                 ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; seg2[5]                 ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; seg1[6]                 ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; seg2[6]                 ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; seg2[2]                 ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; seg2[3]                 ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; seg2[4]                 ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; seg2[0]                 ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; seg2[1]                 ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; seg1[0]                 ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; seg1[1]                 ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 33 ( 45 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 28 / 47 ( 60 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 350        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 345        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 336        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 334        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 332        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 328        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 326        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; seg2[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; seg2[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; seg2[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; seg3[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; seg3[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 290        ; 7        ; seg4[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 351        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 346        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 337        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 335        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 333        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 329        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 327        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; seg2[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; seg2[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 299        ; 7        ; seg3[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; seg3[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; seg4[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; seg4[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 269        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B22      ; 268        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 7          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 359        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 340        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 339        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; seg2[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; seg4[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 267        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 266        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; sVALUE                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; seg3[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; seg4[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 261        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 260        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; ALRAM                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; DIS24                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 362        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 357        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 325        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 317        ; 7        ; seg1[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 311        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 301        ; 7        ; seg2[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; seg3[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 255        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 16         ; 1        ; mENTER                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 352        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 347        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 348        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 318        ; 7        ; seg1[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; seg1[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; seg1[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; seg3[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; seg4[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 272        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 262        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 251        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 250        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 17         ; 1        ; LAPTIME2                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; LAPTIME3                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 353        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 342        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 341        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 305        ; 7        ; seg1[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 280        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 278        ; 7        ; seg4[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 264        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 1        ; mSELECT                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; STSTART                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; LAPTIME1                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 343        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 323        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 304        ; 7        ; seg1[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; seg1[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 287        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 259        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 265        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 254        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 253        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 246        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 245        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 28         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 27         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; STMODE                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; UPDOWN                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 243        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 258        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 241        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 244        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 247        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 248        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 232        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 234        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 47         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 46         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 66         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 222        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 220        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 219        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 218        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 48         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 64         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 73         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 67         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 196        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 205        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 214        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 215        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 213        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 212        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 217        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 216        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 53         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 52         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 58         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 63         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 79         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 74         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 86         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 192        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 193        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 197        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 211        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 210        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 55         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 54         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 83         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 84         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 87         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 90         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 97         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 98         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 175        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 172        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 194        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 203        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 204        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 200        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 207        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 206        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 81         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 82         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 89         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 91         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 121        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 148        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 161        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 171        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 181        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 182        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 59         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 112        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 122        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 147        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 156        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 174        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 173        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 187        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 202        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 201        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 61         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 77         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 93         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 105        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 113        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 120        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 129        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 142        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 157        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 198        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 69         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 68         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 110        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 159        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 183        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 191        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 190        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                     ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; |Timer                                 ; 3766 (1182) ; 224 (224)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 40   ; 0            ; 3542 (980)   ; 28 (28)           ; 196 (135)        ; |Timer                                                                                                  ;              ;
;    |lpm_divide:Div0|                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div0                                                                                  ;              ;
;       |lpm_divide_7gm:auto_generated|  ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div0|lpm_divide_7gm:auto_generated                                                    ;              ;
;          |sign_div_unsign_8kh:divider| ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider                        ;              ;
;             |alt_u_div_r2f:divider|    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider  ;              ;
;    |lpm_divide:Div10|                  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div10                                                                                 ;              ;
;       |lpm_divide_8gm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div10|lpm_divide_8gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div10|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider                       ;              ;
;             |alt_u_div_t2f:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div10|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider ;              ;
;    |lpm_divide:Div11|                  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div11                                                                                 ;              ;
;       |lpm_divide_7gm:auto_generated|  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div11|lpm_divide_7gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_8kh:divider| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div11|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider                       ;              ;
;             |alt_u_div_r2f:divider|    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div11|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider ;              ;
;    |lpm_divide:Div12|                  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div12                                                                                 ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div12|lpm_divide_9gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div12|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_v2f:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div12|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ;              ;
;    |lpm_divide:Div13|                  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div13                                                                                 ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div13|lpm_divide_9gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div13|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_v2f:divider|    ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div13|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ;              ;
;    |lpm_divide:Div14|                  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div14                                                                                 ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div14|lpm_divide_9gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div14|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_v2f:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div14|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ;              ;
;    |lpm_divide:Div15|                  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div15                                                                                 ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div15|lpm_divide_9gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div15|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_v2f:divider|    ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div15|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ;              ;
;    |lpm_divide:Div16|                  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div16                                                                                 ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div16|lpm_divide_9gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div16|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_v2f:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div16|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ;              ;
;    |lpm_divide:Div17|                  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div17                                                                                 ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div17|lpm_divide_9gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div17|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_v2f:divider|    ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div17|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ;              ;
;    |lpm_divide:Div18|                  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div18                                                                                 ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div18|lpm_divide_9gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div18|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_v2f:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div18|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ;              ;
;    |lpm_divide:Div19|                  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div19                                                                                 ;              ;
;       |lpm_divide_8gm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div19|lpm_divide_8gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div19|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider                       ;              ;
;             |alt_u_div_t2f:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div19|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider ;              ;
;    |lpm_divide:Div1|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div1                                                                                  ;              ;
;       |lpm_divide_8gm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div1|lpm_divide_8gm:auto_generated                                                    ;              ;
;          |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div1|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider                        ;              ;
;             |alt_u_div_t2f:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div1|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider  ;              ;
;    |lpm_divide:Div20|                  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 1 (0)            ; |Timer|lpm_divide:Div20                                                                                 ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 1 (0)            ; |Timer|lpm_divide:Div20|lpm_divide_9gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 1 (0)            ; |Timer|lpm_divide:Div20|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_v2f:divider|    ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 1 (1)            ; |Timer|lpm_divide:Div20|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ;              ;
;    |lpm_divide:Div21|                  ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div21                                                                                 ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div21|lpm_divide_9gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div21|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_v2f:divider|    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div21|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ;              ;
;    |lpm_divide:Div22|                  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div22                                                                                 ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div22|lpm_divide_9gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div22|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_v2f:divider|    ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div22|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ;              ;
;    |lpm_divide:Div23|                  ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 1 (0)            ; |Timer|lpm_divide:Div23                                                                                 ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 1 (0)            ; |Timer|lpm_divide:Div23|lpm_divide_9gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 1 (0)            ; |Timer|lpm_divide:Div23|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_v2f:divider|    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |Timer|lpm_divide:Div23|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ;              ;
;    |lpm_divide:Div24|                  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div24                                                                                 ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div24|lpm_divide_9gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div24|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_v2f:divider|    ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div24|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ;              ;
;    |lpm_divide:Div25|                  ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div25                                                                                 ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div25|lpm_divide_9gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div25|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_v2f:divider|    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div25|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ;              ;
;    |lpm_divide:Div26|                  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div26                                                                                 ;              ;
;       |lpm_divide_8gm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div26|lpm_divide_8gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div26|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider                       ;              ;
;             |alt_u_div_t2f:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div26|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider ;              ;
;    |lpm_divide:Div27|                  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div27                                                                                 ;              ;
;       |lpm_divide_7gm:auto_generated|  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div27|lpm_divide_7gm:auto_generated                                                   ;              ;
;          |sign_div_unsign_8kh:divider| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div27|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider                       ;              ;
;             |alt_u_div_r2f:divider|    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div27|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider ;              ;
;    |lpm_divide:Div2|                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div2                                                                                  ;              ;
;       |lpm_divide_7gm:auto_generated|  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div2|lpm_divide_7gm:auto_generated                                                    ;              ;
;          |sign_div_unsign_8kh:divider| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div2|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider                        ;              ;
;             |alt_u_div_r2f:divider|    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div2|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider  ;              ;
;    |lpm_divide:Div3|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div3                                                                                  ;              ;
;       |lpm_divide_9gm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div3|lpm_divide_9gm:auto_generated                                                    ;              ;
;          |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                        ;              ;
;             |alt_u_div_v2f:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider  ;              ;
;    |lpm_divide:Div4|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div4                                                                                  ;              ;
;       |lpm_divide_8gm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div4|lpm_divide_8gm:auto_generated                                                    ;              ;
;          |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div4|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider                        ;              ;
;             |alt_u_div_t2f:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div4|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider  ;              ;
;    |lpm_divide:Div5|                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div5                                                                                  ;              ;
;       |lpm_divide_7gm:auto_generated|  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div5|lpm_divide_7gm:auto_generated                                                    ;              ;
;          |sign_div_unsign_8kh:divider| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div5|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider                        ;              ;
;             |alt_u_div_r2f:divider|    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div5|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider  ;              ;
;    |lpm_divide:Div6|                   ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div6                                                                                  ;              ;
;       |lpm_divide_6gm:auto_generated|  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div6|lpm_divide_6gm:auto_generated                                                    ;              ;
;          |sign_div_unsign_7kh:divider| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div6|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider                        ;              ;
;             |alt_u_div_p2f:divider|    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div6|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider  ;              ;
;    |lpm_divide:Div7|                   ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div7                                                                                  ;              ;
;       |lpm_divide_2jm:auto_generated|  ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div7|lpm_divide_2jm:auto_generated                                                    ;              ;
;          |sign_div_unsign_3nh:divider| ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_3nh:divider                        ;              ;
;             |alt_u_div_h8f:divider|    ; 61 (61)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_h8f:divider  ;              ;
;    |lpm_divide:Div8|                   ; 118 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div8                                                                                  ;              ;
;       |lpm_divide_ohm:auto_generated|  ; 118 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div8|lpm_divide_ohm:auto_generated                                                    ;              ;
;          |sign_div_unsign_plh:divider| ; 118 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider                        ;              ;
;             |alt_u_div_t5f:divider|    ; 118 (118)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (118)    ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider  ;              ;
;    |lpm_divide:Div9|                   ; 116 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div9                                                                                  ;              ;
;       |lpm_divide_lhm:auto_generated|  ; 116 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div9|lpm_divide_lhm:auto_generated                                                    ;              ;
;          |sign_div_unsign_mlh:divider| ; 116 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider                        ;              ;
;             |alt_u_div_n5f:divider|    ; 116 (116)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider  ;              ;
;    |lpm_divide:Mod0|                   ; 143 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod0                                                                                  ;              ;
;       |lpm_divide_7bm:auto_generated|  ; 143 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod0|lpm_divide_7bm:auto_generated                                                    ;              ;
;          |sign_div_unsign_5nh:divider| ; 143 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider                        ;              ;
;             |alt_u_div_l8f:divider|    ; 143 (143)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (143)    ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider  ;              ;
;    |lpm_divide:Mod10|                  ; 97 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod10                                                                                 ;              ;
;       |lpm_divide_7bm:auto_generated|  ; 97 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod10|lpm_divide_7bm:auto_generated                                                   ;              ;
;          |sign_div_unsign_5nh:divider| ; 97 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider                       ;              ;
;             |alt_u_div_l8f:divider|    ; 97 (97)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider ;              ;
;    |lpm_divide:Mod11|                  ; 175 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod11                                                                                 ;              ;
;       |lpm_divide_7bm:auto_generated|  ; 175 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod11|lpm_divide_7bm:auto_generated                                                   ;              ;
;          |sign_div_unsign_5nh:divider| ; 175 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider                       ;              ;
;             |alt_u_div_l8f:divider|    ; 175 (175)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (175)    ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider ;              ;
;    |lpm_divide:Mod12|                  ; 205 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod12                                                                                 ;              ;
;       |lpm_divide_7bm:auto_generated|  ; 205 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod12|lpm_divide_7bm:auto_generated                                                   ;              ;
;          |sign_div_unsign_5nh:divider| ; 205 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (0)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider                       ;              ;
;             |alt_u_div_l8f:divider|    ; 205 (205)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (205)    ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider ;              ;
;    |lpm_divide:Mod13|                  ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod13                                                                                 ;              ;
;       |lpm_divide_d8m:auto_generated|  ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod13|lpm_divide_d8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod13|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_13f:divider|    ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod13|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ;              ;
;    |lpm_divide:Mod14|                  ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod14                                                                                 ;              ;
;       |lpm_divide_b8m:auto_generated|  ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod14|lpm_divide_b8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_ckh:divider| ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod14|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider                       ;              ;
;             |alt_u_div_u2f:divider|    ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod14|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider ;              ;
;    |lpm_divide:Mod15|                  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 3 (0)            ; |Timer|lpm_divide:Mod15                                                                                 ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 3 (0)            ; |Timer|lpm_divide:Mod15|lpm_divide_f8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 3 (0)            ; |Timer|lpm_divide:Mod15|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_53f:divider|    ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 3 (3)            ; |Timer|lpm_divide:Mod15|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ;              ;
;    |lpm_divide:Mod16|                  ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 5 (0)            ; |Timer|lpm_divide:Mod16                                                                                 ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 5 (0)            ; |Timer|lpm_divide:Mod16|lpm_divide_f8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 5 (0)            ; |Timer|lpm_divide:Mod16|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_53f:divider|    ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 5 (5)            ; |Timer|lpm_divide:Mod16|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ;              ;
;    |lpm_divide:Mod17|                  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 2 (0)            ; |Timer|lpm_divide:Mod17                                                                                 ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 2 (0)            ; |Timer|lpm_divide:Mod17|lpm_divide_f8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 2 (0)            ; |Timer|lpm_divide:Mod17|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_53f:divider|    ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 2 (2)            ; |Timer|lpm_divide:Mod17|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ;              ;
;    |lpm_divide:Mod18|                  ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 4 (0)            ; |Timer|lpm_divide:Mod18                                                                                 ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 4 (0)            ; |Timer|lpm_divide:Mod18|lpm_divide_f8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 4 (0)            ; |Timer|lpm_divide:Mod18|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_53f:divider|    ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 4 (4)            ; |Timer|lpm_divide:Mod18|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ;              ;
;    |lpm_divide:Mod19|                  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 8 (0)            ; |Timer|lpm_divide:Mod19                                                                                 ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 8 (0)            ; |Timer|lpm_divide:Mod19|lpm_divide_f8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 8 (0)            ; |Timer|lpm_divide:Mod19|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_53f:divider|    ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 8 (8)            ; |Timer|lpm_divide:Mod19|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ;              ;
;    |lpm_divide:Mod1|                   ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod1                                                                                  ;              ;
;       |lpm_divide_7bm:auto_generated|  ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod1|lpm_divide_7bm:auto_generated                                                    ;              ;
;          |sign_div_unsign_5nh:divider| ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider                        ;              ;
;             |alt_u_div_l8f:divider|    ; 99 (99)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider  ;              ;
;    |lpm_divide:Mod20|                  ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 7 (0)            ; |Timer|lpm_divide:Mod20                                                                                 ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 7 (0)            ; |Timer|lpm_divide:Mod20|lpm_divide_f8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 7 (0)            ; |Timer|lpm_divide:Mod20|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_53f:divider|    ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 7 (7)            ; |Timer|lpm_divide:Mod20|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ;              ;
;    |lpm_divide:Mod21|                  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod21                                                                                 ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod21|lpm_divide_f8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod21|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_53f:divider|    ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod21|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ;              ;
;    |lpm_divide:Mod22|                  ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod22                                                                                 ;              ;
;       |lpm_divide_d8m:auto_generated|  ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod22|lpm_divide_d8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod22|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_13f:divider|    ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod22|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ;              ;
;    |lpm_divide:Mod23|                  ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 3 (0)            ; |Timer|lpm_divide:Mod23                                                                                 ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 3 (0)            ; |Timer|lpm_divide:Mod23|lpm_divide_f8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 3 (0)            ; |Timer|lpm_divide:Mod23|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_53f:divider|    ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 3 (3)            ; |Timer|lpm_divide:Mod23|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ;              ;
;    |lpm_divide:Mod24|                  ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 6 (0)            ; |Timer|lpm_divide:Mod24                                                                                 ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 6 (0)            ; |Timer|lpm_divide:Mod24|lpm_divide_f8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 6 (0)            ; |Timer|lpm_divide:Mod24|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_53f:divider|    ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 6 (6)            ; |Timer|lpm_divide:Mod24|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ;              ;
;    |lpm_divide:Mod25|                  ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 1 (0)            ; |Timer|lpm_divide:Mod25                                                                                 ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 1 (0)            ; |Timer|lpm_divide:Mod25|lpm_divide_f8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 1 (0)            ; |Timer|lpm_divide:Mod25|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_53f:divider|    ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 1 (1)            ; |Timer|lpm_divide:Mod25|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ;              ;
;    |lpm_divide:Mod26|                  ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 5 (0)            ; |Timer|lpm_divide:Mod26                                                                                 ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 5 (0)            ; |Timer|lpm_divide:Mod26|lpm_divide_f8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 5 (0)            ; |Timer|lpm_divide:Mod26|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_53f:divider|    ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 5 (5)            ; |Timer|lpm_divide:Mod26|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ;              ;
;    |lpm_divide:Mod27|                  ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 7 (0)            ; |Timer|lpm_divide:Mod27                                                                                 ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 7 (0)            ; |Timer|lpm_divide:Mod27|lpm_divide_f8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 7 (0)            ; |Timer|lpm_divide:Mod27|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_53f:divider|    ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 7 (7)            ; |Timer|lpm_divide:Mod27|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ;              ;
;    |lpm_divide:Mod28|                  ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 5 (0)            ; |Timer|lpm_divide:Mod28                                                                                 ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 5 (0)            ; |Timer|lpm_divide:Mod28|lpm_divide_f8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 5 (0)            ; |Timer|lpm_divide:Mod28|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_53f:divider|    ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 5 (5)            ; |Timer|lpm_divide:Mod28|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ;              ;
;    |lpm_divide:Mod29|                  ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 1 (0)            ; |Timer|lpm_divide:Mod29                                                                                 ;              ;
;       |lpm_divide_d8m:auto_generated|  ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 1 (0)            ; |Timer|lpm_divide:Mod29|lpm_divide_d8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 1 (0)            ; |Timer|lpm_divide:Mod29|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_13f:divider|    ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 1 (1)            ; |Timer|lpm_divide:Mod29|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ;              ;
;    |lpm_divide:Mod2|                   ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod2                                                                                  ;              ;
;       |lpm_divide_b8m:auto_generated|  ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod2|lpm_divide_b8m:auto_generated                                                    ;              ;
;          |sign_div_unsign_ckh:divider| ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod2|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider                        ;              ;
;             |alt_u_div_u2f:divider|    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod2|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider  ;              ;
;    |lpm_divide:Mod30|                  ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 2 (0)            ; |Timer|lpm_divide:Mod30                                                                                 ;              ;
;       |lpm_divide_b8m:auto_generated|  ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 2 (0)            ; |Timer|lpm_divide:Mod30|lpm_divide_b8m:auto_generated                                                   ;              ;
;          |sign_div_unsign_ckh:divider| ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 2 (0)            ; |Timer|lpm_divide:Mod30|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider                       ;              ;
;             |alt_u_div_u2f:divider|    ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 2 (2)            ; |Timer|lpm_divide:Mod30|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider ;              ;
;    |lpm_divide:Mod3|                   ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod3                                                                                  ;              ;
;       |lpm_divide_b8m:auto_generated|  ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod3|lpm_divide_b8m:auto_generated                                                    ;              ;
;          |sign_div_unsign_ckh:divider| ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod3|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider                        ;              ;
;             |alt_u_div_u2f:divider|    ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod3|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider  ;              ;
;    |lpm_divide:Mod4|                   ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod4                                                                                  ;              ;
;       |lpm_divide_d8m:auto_generated|  ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod4|lpm_divide_d8m:auto_generated                                                    ;              ;
;          |sign_div_unsign_bkh:divider| ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod4|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                        ;              ;
;             |alt_u_div_13f:divider|    ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod4|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider  ;              ;
;    |lpm_divide:Mod5|                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod5                                                                                  ;              ;
;       |lpm_divide_b8m:auto_generated|  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod5|lpm_divide_b8m:auto_generated                                                    ;              ;
;          |sign_div_unsign_ckh:divider| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod5|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider                        ;              ;
;             |alt_u_div_u2f:divider|    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod5|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider  ;              ;
;    |lpm_divide:Mod6|                   ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod6                                                                                  ;              ;
;       |lpm_divide_f8m:auto_generated|  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod6|lpm_divide_f8m:auto_generated                                                    ;              ;
;          |sign_div_unsign_dkh:divider| ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod6|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                        ;              ;
;             |alt_u_div_53f:divider|    ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod6|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider  ;              ;
;    |lpm_divide:Mod7|                   ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod7                                                                                  ;              ;
;       |lpm_divide_d8m:auto_generated|  ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod7|lpm_divide_d8m:auto_generated                                                    ;              ;
;          |sign_div_unsign_bkh:divider| ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod7|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                        ;              ;
;             |alt_u_div_13f:divider|    ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod7|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider  ;              ;
;    |lpm_divide:Mod8|                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod8                                                                                  ;              ;
;       |lpm_divide_b8m:auto_generated|  ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod8|lpm_divide_b8m:auto_generated                                                    ;              ;
;          |sign_div_unsign_ckh:divider| ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod8|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider                        ;              ;
;             |alt_u_div_u2f:divider|    ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod8|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider  ;              ;
;    |lpm_divide:Mod9|                   ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod9                                                                                  ;              ;
;       |lpm_divide_98m:auto_generated|  ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod9|lpm_divide_98m:auto_generated                                                    ;              ;
;          |sign_div_unsign_7kh:divider| ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod9|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider                        ;              ;
;             |alt_u_div_p2f:divider|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Timer|lpm_divide:Mod9|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider  ;              ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; seg1[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg1[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg1[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg1[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg1[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg1[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg1[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg2[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg2[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg2[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg2[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg2[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg2[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg2[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg3[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg3[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg3[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg3[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg3[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg3[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg3[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg4[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg4[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg4[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg4[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg4[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg4[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg4[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LAPTIME1 ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; LAPTIME2 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LAPTIME3 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; STMODE   ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ALRAM    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; UPDOWN   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mSELECT  ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; sVALUE   ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; DIS24    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; mENTER   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; STSTART  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                             ;
+------------------------------+-------------------+---------+
; Source Pin / Fanout          ; Pad To Core Index ; Setting ;
+------------------------------+-------------------+---------+
; LAPTIME1                     ;                   ;         ;
;      - stsec2[0]~4           ; 1                 ; 6       ;
;      - nFND4[2]~0            ; 1                 ; 6       ;
;      - laphor22[0]~0         ; 1                 ; 6       ;
;      - laphor12[0]~0         ; 1                 ; 6       ;
;      - lapsec22[0]~0         ; 1                 ; 6       ;
;      - lapsec12[0]~0         ; 1                 ; 6       ;
;      - lapsec32[0]~4         ; 1                 ; 6       ;
;      - stsec2[0]~5           ; 1                 ; 6       ;
; LAPTIME2                     ;                   ;         ;
;      - stsec2[0]~4           ; 0                 ; 6       ;
;      - nFND4[2]~0            ; 0                 ; 6       ;
;      - laphor22[0]~0         ; 0                 ; 6       ;
;      - lapsec22[0]~0         ; 0                 ; 6       ;
;      - lapsec32[0]~4         ; 0                 ; 6       ;
;      - stsec2[0]~5           ; 0                 ; 6       ;
; LAPTIME3                     ;                   ;         ;
;      - nFND4[2]~0            ; 0                 ; 6       ;
;      - lapmin32[0]~0         ; 0                 ; 6       ;
;      - stmin1[3]~0           ; 0                 ; 6       ;
;      - lapsec32[0]~4         ; 0                 ; 6       ;
;      - stsec2[0]~5           ; 0                 ; 6       ;
; STMODE                       ;                   ;         ;
;      - nFND4[2]~1            ; 0                 ; 0       ;
;      - nFND4[2]~2            ; 0                 ; 0       ;
;      - nFND4[0]~12           ; 0                 ; 0       ;
;      - process_2~0           ; 0                 ; 0       ;
;      - nFND4[2]~33           ; 1                 ; 6       ;
;      - nFND4[3]~35           ; 1                 ; 6       ;
;      - laphor22[0]~0         ; 0                 ; 0       ;
;      - lapmin32[0]~0         ; 0                 ; 0       ;
;      - stmin1[3]~0           ; 0                 ; 0       ;
;      - laphor12[0]~0         ; 0                 ; 0       ;
;      - process_2~1           ; 0                 ; 0       ;
;      - process_2~2           ; 0                 ; 0       ;
;      - process_2~3           ; 0                 ; 0       ;
;      - hor2[0]~4             ; 0                 ; 0       ;
;      - process_2~4           ; 0                 ; 0       ;
;      - process_2~5           ; 0                 ; 0       ;
;      - lapsec22[0]~0         ; 0                 ; 0       ;
;      - lapsec12[0]~0         ; 0                 ; 0       ;
;      - lapmin2[5]~0          ; 0                 ; 0       ;
;      - lapmin3[5]~0          ; 0                 ; 0       ;
;      - lapmin1[5]~0          ; 0                 ; 0       ;
;      - digit~0               ; 0                 ; 0       ;
;      - process_0~0           ; 0                 ; 0       ;
;      - stflag~0              ; 0                 ; 0       ;
; ALRAM                        ;                   ;         ;
;      - nFND4[2]~6            ; 1                 ; 6       ;
;      - hor1[1]~4             ; 1                 ; 6       ;
;      - hor1[1]~13            ; 1                 ; 6       ;
;      - hor1[2]~14            ; 1                 ; 6       ;
;      - hor2[0]~5             ; 1                 ; 6       ;
;      - hor2[1]~6             ; 1                 ; 6       ;
; UPDOWN                       ;                   ;         ;
;      - Add28~23              ; 0                 ; 6       ;
;      - Add28~21              ; 0                 ; 6       ;
;      - Add28~19              ; 0                 ; 6       ;
;      - Add28~17              ; 0                 ; 6       ;
;      - Add28~15              ; 0                 ; 6       ;
;      - Add28~13              ; 0                 ; 6       ;
;      - Add28~11              ; 0                 ; 6       ;
;      - Add28~9               ; 0                 ; 6       ;
;      - Add28~7               ; 0                 ; 6       ;
;      - Add28~5               ; 0                 ; 6       ;
;      - Add28~3               ; 0                 ; 6       ;
;      - nMODE~0               ; 0                 ; 6       ;
;      - nMODE~1               ; 0                 ; 6       ;
;      - nMODE~2               ; 0                 ; 6       ;
;      - Add32~4               ; 0                 ; 6       ;
;      - Add32~5               ; 0                 ; 6       ;
;      - almin[3]~6            ; 0                 ; 6       ;
;      - almin~7               ; 0                 ; 6       ;
;      - almin~9               ; 0                 ; 6       ;
;      - alhor[0]~5            ; 0                 ; 6       ;
;      - alhor~6               ; 0                 ; 6       ;
;      - almin~10              ; 0                 ; 6       ;
;      - almin~11              ; 0                 ; 6       ;
;      - Add30~10              ; 0                 ; 6       ;
;      - Add30~11              ; 0                 ; 6       ;
;      - alhor~8               ; 0                 ; 6       ;
;      - alhor~9               ; 0                 ; 6       ;
;      - Add30~12              ; 0                 ; 6       ;
;      - setmin[0]~data_lut    ; 0                 ; 6       ;
;      - setmin[1]~data_lut    ; 0                 ; 6       ;
;      - setmin~10             ; 0                 ; 6       ;
;      - setmin~11             ; 0                 ; 6       ;
;      - setmin[3]~data_lut    ; 0                 ; 6       ;
;      - setms~7               ; 0                 ; 6       ;
;      - setms[5]~data_lut     ; 0                 ; 6       ;
;      - setms[1]~data_lut     ; 0                 ; 6       ;
;      - setms~9               ; 0                 ; 6       ;
;      - setms[3]~data_lut     ; 0                 ; 6       ;
;      - setms~10              ; 0                 ; 6       ;
;      - setms~11              ; 0                 ; 6       ;
;      - setms~12              ; 0                 ; 6       ;
;      - setms[4]~data_lut     ; 0                 ; 6       ;
;      - sethor~9              ; 0                 ; 6       ;
;      - sethor[4]~data_lut    ; 0                 ; 6       ;
;      - setms~13              ; 0                 ; 6       ;
;      - setms[6]~data_lut     ; 0                 ; 6       ;
;      - setmin[4]~data_lut    ; 0                 ; 6       ;
;      - setmin[5]~14          ; 0                 ; 6       ;
;      - sethor[0]~data_lut    ; 0                 ; 6       ;
;      - sethor[1]~data_lut    ; 0                 ; 6       ;
;      - sethor[2]~data_lut    ; 0                 ; 6       ;
;      - sethor~10             ; 0                 ; 6       ;
;      - sethor~11             ; 0                 ; 6       ;
;      - setday[0]~data_lut    ; 0                 ; 6       ;
;      - setms[0]~data_lut     ; 0                 ; 6       ;
;      - Add25~6               ; 0                 ; 6       ;
;      - setday[1]~data_lut    ; 0                 ; 6       ;
;      - Add25~14              ; 0                 ; 6       ;
;      - setday[4]~data_lut    ; 0                 ; 6       ;
;      - Add25~16              ; 0                 ; 6       ;
;      - setday[3]~data_lut    ; 0                 ; 6       ;
;      - Add25~18              ; 0                 ; 6       ;
;      - setday[2]~data_lut    ; 0                 ; 6       ;
;      - setsec[0]~data_lut    ; 0                 ; 6       ;
;      - setmon[1]~data_lut    ; 0                 ; 6       ;
;      - setmon~7              ; 0                 ; 6       ;
;      - setmon[3]~data_lut    ; 0                 ; 6       ;
;      - setmon~9              ; 0                 ; 6       ;
;      - setmon[2]~data_lut    ; 0                 ; 6       ;
;      - setsec[1]~data_lut    ; 0                 ; 6       ;
;      - setsec~7              ; 0                 ; 6       ;
;      - setsec[5]~data_lut    ; 0                 ; 6       ;
;      - setsec[4]~data_lut    ; 0                 ; 6       ;
;      - setsec[3]~data_lut    ; 0                 ; 6       ;
;      - setsec~11             ; 0                 ; 6       ;
; mSELECT                      ;                   ;         ;
;      - almin[0]              ; 1                 ; 0       ;
;      - almin[1]              ; 1                 ; 0       ;
;      - almin[2]              ; 1                 ; 0       ;
;      - almin[3]              ; 1                 ; 0       ;
;      - almin[4]              ; 1                 ; 0       ;
;      - almin[5]              ; 1                 ; 0       ;
;      - alhor[0]              ; 1                 ; 0       ;
;      - alhor[1]              ; 1                 ; 0       ;
;      - alhor[2]              ; 1                 ; 0       ;
;      - alhor[3]              ; 1                 ; 0       ;
;      - alhor[4]              ; 1                 ; 0       ;
;      - nMODE[0]              ; 0                 ; 0       ;
;      - nMODE[1]              ; 0                 ; 0       ;
;      - nMODE[2]              ; 0                 ; 0       ;
;      - setmin[0]~_emulated   ; 1                 ; 0       ;
;      - setmin[1]~_emulated   ; 1                 ; 0       ;
;      - setmin[2]~_emulated   ; 1                 ; 0       ;
;      - setmin[3]~_emulated   ; 1                 ; 0       ;
;      - setms[5]~_emulated    ; 1                 ; 0       ;
;      - setms[1]~_emulated    ; 0                 ; 0       ;
;      - setms[3]~_emulated    ; 0                 ; 0       ;
;      - setms[2]~_emulated    ; 1                 ; 0       ;
;      - setms[4]~_emulated    ; 1                 ; 0       ;
;      - sethor[4]~_emulated   ; 1                 ; 0       ;
;      - setms[6]~_emulated    ; 1                 ; 0       ;
;      - setmin[4]~_emulated   ; 1                 ; 0       ;
;      - setmin[5]~_emulated   ; 1                 ; 0       ;
;      - sethor[0]~_emulated   ; 1                 ; 0       ;
;      - sethor[1]~_emulated   ; 1                 ; 0       ;
;      - sethor[2]~_emulated   ; 1                 ; 0       ;
;      - sethor[3]~_emulated   ; 1                 ; 0       ;
;      - setday[0]~_emulated   ; 1                 ; 0       ;
;      - setyear[0]~_emulated  ; 0                 ; 0       ;
;      - setyear[11]~_emulated ; 1                 ; 0       ;
;      - setyear[10]~_emulated ; 1                 ; 0       ;
;      - setyear[9]~_emulated  ; 1                 ; 0       ;
;      - setyear[8]~_emulated  ; 1                 ; 0       ;
;      - setyear[7]~_emulated  ; 0                 ; 0       ;
;      - setyear[6]~_emulated  ; 1                 ; 0       ;
;      - setyear[5]~_emulated  ; 1                 ; 0       ;
;      - setyear[4]~_emulated  ; 1                 ; 0       ;
;      - setyear[3]~_emulated  ; 1                 ; 0       ;
;      - setyear[2]~_emulated  ; 1                 ; 0       ;
;      - setyear[1]~_emulated  ; 0                 ; 0       ;
;      - setms[0]~_emulated    ; 1                 ; 0       ;
;      - setday[1]~_emulated   ; 1                 ; 0       ;
;      - setday[4]~_emulated   ; 1                 ; 0       ;
;      - setday[3]~_emulated   ; 1                 ; 0       ;
;      - setday[2]~_emulated   ; 1                 ; 0       ;
;      - setmon[0]~_emulated   ; 1                 ; 0       ;
;      - setsec[0]~_emulated   ; 0                 ; 0       ;
;      - setmon[1]~_emulated   ; 1                 ; 0       ;
;      - setmon[3]~_emulated   ; 1                 ; 0       ;
;      - setmon[2]~_emulated   ; 1                 ; 0       ;
;      - setsec[1]~_emulated   ; 1                 ; 0       ;
;      - setsec[5]~_emulated   ; 1                 ; 0       ;
;      - setsec[4]~_emulated   ; 1                 ; 0       ;
;      - setsec[3]~_emulated   ; 0                 ; 0       ;
;      - setsec[2]~_emulated   ; 1                 ; 0       ;
; sVALUE                       ;                   ;         ;
;      - nMODE[2]              ; 0                 ; 0       ;
;      - nMODE[0]              ; 0                 ; 0       ;
;      - nMODE[1]              ; 0                 ; 0       ;
;      - nmin~0                ; 0                 ; 0       ;
;      - nmin~1                ; 0                 ; 0       ;
;      - almin[5]~4            ; 0                 ; 0       ;
;      - nmin~2                ; 0                 ; 0       ;
;      - nmin~3                ; 0                 ; 0       ;
;      - nhor~0                ; 1                 ; 0       ;
;      - alhor[4]~7            ; 0                 ; 0       ;
;      - nmin~4                ; 0                 ; 0       ;
;      - nmin~5                ; 0                 ; 0       ;
;      - nhor~1                ; 0                 ; 0       ;
;      - nhor~2                ; 0                 ; 0       ;
;      - nhor~3                ; 0                 ; 0       ;
;      - nhor~4                ; 0                 ; 0       ;
;      - nday~0                ; 0                 ; 0       ;
;      - nyear~0               ; 0                 ; 0       ;
;      - nyear~1               ; 0                 ; 0       ;
;      - nyear~2               ; 0                 ; 0       ;
;      - nyear~3               ; 0                 ; 0       ;
;      - nyear~4               ; 0                 ; 0       ;
;      - nyear~5               ; 0                 ; 0       ;
;      - nyear~6               ; 0                 ; 0       ;
;      - nyear~7               ; 0                 ; 0       ;
;      - nyear~8               ; 0                 ; 0       ;
;      - nyear~9               ; 0                 ; 0       ;
;      - nyear~10              ; 0                 ; 0       ;
;      - nyear~11              ; 0                 ; 0       ;
;      - nms~0                 ; 0                 ; 0       ;
;      - setmin[0]~_emulated   ; 1                 ; 0       ;
;      - setmin[0]~head_lut    ; 1                 ; 0       ;
;      - setmin[1]~_emulated   ; 1                 ; 0       ;
;      - setmin[1]~head_lut    ; 1                 ; 0       ;
;      - digit~0               ; 1                 ; 0       ;
;      - setmin[2]~_emulated   ; 1                 ; 0       ;
;      - setmin[2]~head_lut    ; 1                 ; 0       ;
;      - setmin[3]~_emulated   ; 1                 ; 0       ;
;      - setmin[3]~head_lut    ; 1                 ; 0       ;
;      - comb~10               ; 0                 ; 0       ;
;      - setms[5]~_emulated    ; 1                 ; 0       ;
;      - setms[5]~head_lut     ; 1                 ; 0       ;
;      - setms[1]~_emulated    ; 1                 ; 0       ;
;      - setms[1]~head_lut     ; 1                 ; 0       ;
;      - setms[3]~_emulated    ; 1                 ; 0       ;
;      - setms[3]~head_lut     ; 1                 ; 0       ;
;      - setms[2]~_emulated    ; 1                 ; 0       ;
;      - setms[2]~head_lut     ; 1                 ; 0       ;
;      - setms[4]~_emulated    ; 1                 ; 0       ;
;      - setms[4]~head_lut     ; 1                 ; 0       ;
;      - sethor[4]~_emulated   ; 1                 ; 0       ;
;      - sethor[4]~head_lut    ; 1                 ; 0       ;
;      - setms[6]~_emulated    ; 1                 ; 0       ;
;      - setms[6]~head_lut     ; 1                 ; 0       ;
;      - setmin[4]~_emulated   ; 1                 ; 0       ;
;      - setmin[4]~head_lut    ; 1                 ; 0       ;
;      - setmin[5]~_emulated   ; 1                 ; 0       ;
;      - setmin[5]~head_lut    ; 1                 ; 0       ;
;      - sethor[0]~_emulated   ; 1                 ; 0       ;
;      - sethor[0]~head_lut    ; 1                 ; 0       ;
;      - sethor[1]~_emulated   ; 1                 ; 0       ;
;      - sethor[1]~head_lut    ; 1                 ; 0       ;
;      - sethor[2]~_emulated   ; 1                 ; 0       ;
;      - sethor[2]~head_lut    ; 1                 ; 0       ;
;      - sethor[3]~_emulated   ; 1                 ; 0       ;
;      - sethor[3]~head_lut    ; 1                 ; 0       ;
;      - nday~1                ; 0                 ; 0       ;
;      - nday~2                ; 0                 ; 0       ;
;      - nday~3                ; 0                 ; 0       ;
;      - nday~4                ; 0                 ; 0       ;
;      - nms~1                 ; 0                 ; 0       ;
;      - nms~2                 ; 0                 ; 0       ;
;      - nms~3                 ; 0                 ; 0       ;
;      - nms~4                 ; 0                 ; 0       ;
;      - nms~5                 ; 0                 ; 0       ;
;      - nms~6                 ; 0                 ; 0       ;
;      - nmon~0                ; 0                 ; 0       ;
;      - nsec~0                ; 0                 ; 0       ;
;      - nmon~1                ; 0                 ; 0       ;
;      - nmon~2                ; 0                 ; 0       ;
;      - nmon~3                ; 0                 ; 0       ;
;      - nsec~1                ; 0                 ; 0       ;
;      - nsec~2                ; 0                 ; 0       ;
;      - nsec~3                ; 0                 ; 0       ;
;      - nsec~4                ; 0                 ; 0       ;
;      - nsec~5                ; 0                 ; 0       ;
;      - setday[0]~_emulated   ; 1                 ; 0       ;
;      - setday[0]~head_lut    ; 1                 ; 0       ;
;      - setyear[0]~_emulated  ; 1                 ; 0       ;
;      - setyear[0]~head_lut   ; 1                 ; 0       ;
;      - setyear[11]~_emulated ; 1                 ; 0       ;
;      - setyear[11]~head_lut  ; 1                 ; 0       ;
;      - setyear[10]~_emulated ; 1                 ; 0       ;
;      - setyear[10]~head_lut  ; 1                 ; 0       ;
;      - setyear[9]~_emulated  ; 1                 ; 0       ;
;      - setyear[9]~head_lut   ; 1                 ; 0       ;
;      - setyear[8]~_emulated  ; 1                 ; 0       ;
;      - setyear[8]~head_lut   ; 1                 ; 0       ;
;      - setyear[7]~_emulated  ; 1                 ; 0       ;
;      - setyear[7]~head_lut   ; 1                 ; 0       ;
;      - setyear[6]~_emulated  ; 1                 ; 0       ;
;      - setyear[6]~head_lut   ; 1                 ; 0       ;
;      - setyear[5]~_emulated  ; 1                 ; 0       ;
;      - setyear[5]~head_lut   ; 1                 ; 0       ;
;      - setyear[4]~_emulated  ; 1                 ; 0       ;
;      - setyear[4]~head_lut   ; 1                 ; 0       ;
;      - setyear[3]~_emulated  ; 1                 ; 0       ;
;      - setyear[3]~head_lut   ; 1                 ; 0       ;
;      - setyear[2]~_emulated  ; 1                 ; 0       ;
;      - setyear[2]~head_lut   ; 1                 ; 0       ;
;      - setyear[1]~_emulated  ; 1                 ; 0       ;
;      - setyear[1]~head_lut   ; 1                 ; 0       ;
;      - setms[0]~_emulated    ; 1                 ; 0       ;
;      - setms[0]~head_lut     ; 1                 ; 0       ;
;      - setday[1]~_emulated   ; 1                 ; 0       ;
;      - setday[1]~head_lut    ; 1                 ; 0       ;
;      - setday[4]~_emulated   ; 1                 ; 0       ;
;      - setday[4]~head_lut    ; 1                 ; 0       ;
;      - setday[3]~_emulated   ; 1                 ; 0       ;
;      - setday[3]~head_lut    ; 1                 ; 0       ;
;      - setday[2]~_emulated   ; 1                 ; 0       ;
;      - setday[2]~head_lut    ; 1                 ; 0       ;
;      - setmon[0]~_emulated   ; 1                 ; 0       ;
;      - setmon[0]~head_lut    ; 1                 ; 0       ;
;      - setsec[0]~_emulated   ; 1                 ; 0       ;
;      - setsec[0]~head_lut    ; 1                 ; 0       ;
;      - setmon[1]~_emulated   ; 1                 ; 0       ;
;      - setmon[1]~head_lut    ; 1                 ; 0       ;
;      - setmon[3]~_emulated   ; 1                 ; 0       ;
;      - setmon[3]~head_lut    ; 1                 ; 0       ;
;      - setmon[2]~_emulated   ; 1                 ; 0       ;
;      - setmon[2]~head_lut    ; 1                 ; 0       ;
;      - setsec[1]~_emulated   ; 1                 ; 0       ;
;      - setsec[1]~head_lut    ; 1                 ; 0       ;
;      - setsec[5]~_emulated   ; 1                 ; 0       ;
;      - setsec[5]~head_lut    ; 1                 ; 0       ;
;      - setsec[4]~_emulated   ; 1                 ; 0       ;
;      - setsec[4]~head_lut    ; 1                 ; 0       ;
;      - setsec[3]~_emulated   ; 1                 ; 0       ;
;      - setsec[3]~head_lut    ; 1                 ; 0       ;
;      - setsec[2]~_emulated   ; 1                 ; 0       ;
;      - setsec[2]~head_lut    ; 0                 ; 0       ;
;      - setyear[11]~12        ; 1                 ; 0       ;
;      - setflag               ; 0                 ; 0       ;
;      - setmin[0]~latch       ; 1                 ; 0       ;
;      - setmin[1]~latch       ; 1                 ; 0       ;
;      - setmin[2]~latch       ; 1                 ; 0       ;
;      - setmin[3]~latch       ; 1                 ; 0       ;
;      - setms[5]~latch        ; 1                 ; 0       ;
;      - setms[1]~latch        ; 1                 ; 0       ;
;      - setms[3]~latch        ; 1                 ; 0       ;
;      - setms[2]~latch        ; 1                 ; 0       ;
;      - setms[4]~latch        ; 1                 ; 0       ;
;      - sethor[4]~latch       ; 1                 ; 0       ;
;      - setms[6]~latch        ; 1                 ; 0       ;
;      - setmin[4]~latch       ; 1                 ; 0       ;
;      - setmin[5]~latch       ; 1                 ; 0       ;
;      - sethor[0]~latch       ; 1                 ; 0       ;
;      - sethor[1]~latch       ; 1                 ; 0       ;
;      - sethor[2]~latch       ; 1                 ; 0       ;
;      - sethor[3]~latch       ; 1                 ; 0       ;
;      - setday[0]~latch       ; 1                 ; 0       ;
;      - setyear[0]~latch      ; 1                 ; 0       ;
;      - setyear[11]~latch     ; 1                 ; 0       ;
;      - setyear[10]~latch     ; 1                 ; 0       ;
;      - setyear[9]~latch      ; 1                 ; 0       ;
;      - setyear[8]~latch      ; 1                 ; 0       ;
;      - setyear[7]~latch      ; 1                 ; 0       ;
;      - setyear[6]~latch      ; 1                 ; 0       ;
;      - setyear[5]~latch      ; 1                 ; 0       ;
;      - setyear[4]~latch      ; 1                 ; 0       ;
;      - setyear[3]~latch      ; 1                 ; 0       ;
;      - setyear[2]~latch      ; 1                 ; 0       ;
;      - setyear[1]~latch      ; 1                 ; 0       ;
;      - setms[0]~latch        ; 1                 ; 0       ;
;      - setday[1]~latch       ; 1                 ; 0       ;
;      - setday[4]~latch       ; 1                 ; 0       ;
;      - setday[3]~latch       ; 1                 ; 0       ;
;      - setday[2]~latch       ; 1                 ; 0       ;
;      - setmon[0]~latch       ; 1                 ; 0       ;
;      - setsec[0]~latch       ; 1                 ; 0       ;
;      - setmon[1]~latch       ; 1                 ; 0       ;
;      - setmon[3]~latch       ; 1                 ; 0       ;
;      - setmon[2]~latch       ; 1                 ; 0       ;
;      - setsec[1]~latch       ; 1                 ; 0       ;
;      - setsec[5]~latch       ; 1                 ; 0       ;
;      - setsec[4]~latch       ; 1                 ; 0       ;
;      - setsec[3]~latch       ; 1                 ; 0       ;
;      - setsec[2]~latch       ; 0                 ; 0       ;
; DIS24                        ;                   ;         ;
;      - hor1[1]~4             ; 1                 ; 6       ;
;      - hor1[1]~13            ; 1                 ; 6       ;
;      - hor1[2]~14            ; 1                 ; 6       ;
;      - hor2[0]~5             ; 1                 ; 6       ;
;      - hor2[1]~6             ; 1                 ; 6       ;
; mENTER                       ;                   ;         ;
;      - laphor2[0]            ; 0                 ; 0       ;
;      - laphor2[1]            ; 0                 ; 0       ;
;      - laphor2[2]            ; 0                 ; 0       ;
;      - laphor2[3]            ; 0                 ; 0       ;
;      - laphor2[4]            ; 0                 ; 0       ;
;      - lapmin2[0]            ; 0                 ; 0       ;
;      - lapmin2[1]            ; 0                 ; 0       ;
;      - lapmin2[2]            ; 0                 ; 0       ;
;      - lapmin2[3]            ; 0                 ; 0       ;
;      - lapmin2[4]            ; 0                 ; 0       ;
;      - lapmin2[5]            ; 0                 ; 0       ;
;      - lapsec2[0]            ; 0                 ; 0       ;
;      - lapsec2[1]            ; 0                 ; 0       ;
;      - lapsec2[2]            ; 0                 ; 0       ;
;      - lapsec2[3]            ; 0                 ; 0       ;
;      - lapsec2[4]            ; 0                 ; 0       ;
;      - lapsec2[5]            ; 0                 ; 0       ;
;      - lapms2[0]             ; 0                 ; 0       ;
;      - lapms2[1]             ; 0                 ; 0       ;
;      - lapms2[2]             ; 0                 ; 0       ;
;      - lapms2[3]             ; 0                 ; 0       ;
;      - lapms2[4]             ; 0                 ; 0       ;
;      - lapms2[5]             ; 0                 ; 0       ;
;      - lapms2[6]             ; 0                 ; 0       ;
;      - laphor1[0]            ; 0                 ; 0       ;
;      - laphor1[1]            ; 0                 ; 0       ;
;      - laphor1[2]            ; 0                 ; 0       ;
;      - laphor1[3]            ; 0                 ; 0       ;
;      - laphor1[4]            ; 0                 ; 0       ;
;      - lapmin1[0]            ; 0                 ; 0       ;
;      - lapmin1[1]            ; 0                 ; 0       ;
;      - lapmin1[2]            ; 0                 ; 0       ;
;      - lapmin1[3]            ; 0                 ; 0       ;
;      - lapmin1[4]            ; 0                 ; 0       ;
;      - lapmin1[5]            ; 0                 ; 0       ;
;      - lapsec1[0]            ; 0                 ; 0       ;
;      - lapsec1[1]            ; 0                 ; 0       ;
;      - lapsec1[2]            ; 0                 ; 0       ;
;      - lapsec1[3]            ; 0                 ; 0       ;
;      - lapsec1[4]            ; 0                 ; 0       ;
;      - lapsec1[5]            ; 0                 ; 0       ;
;      - lapms1[0]             ; 0                 ; 0       ;
;      - lapms1[1]             ; 0                 ; 0       ;
;      - lapms1[2]             ; 0                 ; 0       ;
;      - lapms1[3]             ; 0                 ; 0       ;
;      - lapms1[4]             ; 0                 ; 0       ;
;      - lapms1[5]             ; 0                 ; 0       ;
;      - lapms1[6]             ; 0                 ; 0       ;
;      - laphor3[0]            ; 0                 ; 0       ;
;      - laphor3[1]            ; 0                 ; 0       ;
;      - laphor3[2]            ; 0                 ; 0       ;
;      - laphor3[3]            ; 0                 ; 0       ;
;      - laphor3[4]            ; 0                 ; 0       ;
;      - lapmin3[0]            ; 0                 ; 0       ;
;      - lapmin3[1]            ; 0                 ; 0       ;
;      - lapmin3[2]            ; 0                 ; 0       ;
;      - lapmin3[3]            ; 0                 ; 0       ;
;      - lapmin3[4]            ; 0                 ; 0       ;
;      - lapmin3[5]            ; 0                 ; 0       ;
;      - lapsec3[0]            ; 0                 ; 0       ;
;      - lapsec3[1]            ; 0                 ; 0       ;
;      - lapsec3[2]            ; 0                 ; 0       ;
;      - lapsec3[3]            ; 0                 ; 0       ;
;      - lapsec3[4]            ; 0                 ; 0       ;
;      - lapsec3[5]            ; 0                 ; 0       ;
;      - lapms3[0]             ; 0                 ; 0       ;
;      - lapms3[1]             ; 0                 ; 0       ;
;      - lapms3[2]             ; 0                 ; 0       ;
;      - lapms3[3]             ; 0                 ; 0       ;
;      - lapms3[4]             ; 0                 ; 0       ;
;      - lapms3[5]             ; 0                 ; 0       ;
;      - lapms3[6]             ; 0                 ; 0       ;
;      - digit                 ; 0                 ; 0       ;
;      - lapcnt[0]             ; 0                 ; 0       ;
;      - lapcnt[1]             ; 0                 ; 0       ;
;      - stflag                ; 0                 ; 0       ;
; STSTART                      ;                   ;         ;
;      - lapmin2[5]~0          ; 0                 ; 6       ;
;      - lapmin3[5]~0          ; 0                 ; 6       ;
;      - stsec[5]~0            ; 0                 ; 6       ;
;      - lapmin1[5]~0          ; 0                 ; 6       ;
;      - stsec[0]~1            ; 0                 ; 6       ;
;      - process_0~0           ; 0                 ; 6       ;
;      - stflag~0              ; 0                 ; 6       ;
; clk                          ;                   ;         ;
+------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                         ;
+----------------+--------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name           ; Location           ; Fan-Out ; Usage                                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------+--------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; alhor[4]~10    ; LCCOMB_X7_Y22_N30  ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; almin[5]~12    ; LCCOMB_X9_Y24_N12  ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; clk            ; PIN_G21            ; 7       ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; clk            ; PIN_G21            ; 83      ; Clock                                    ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; day[2]~11      ; LCCOMB_X10_Y18_N26 ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; hor2[0]~4      ; LCCOMB_X19_Y20_N6  ; 13      ; Latch enable                             ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; hor[0]~5       ; LCCOMB_X10_Y17_N20 ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; laphor12[0]~0  ; LCCOMB_X20_Y22_N0  ; 13      ; Latch enable                             ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; laphor22[0]~0  ; LCCOMB_X20_Y22_N24 ; 13      ; Latch enable                             ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; lapmin1[5]~0   ; LCCOMB_X22_Y21_N30 ; 24      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; lapmin2[5]~0   ; LCCOMB_X22_Y21_N18 ; 24      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; lapmin32[0]~0  ; LCCOMB_X19_Y18_N12 ; 13      ; Latch enable                             ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; lapmin3[5]~0   ; LCCOMB_X22_Y21_N24 ; 24      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; lapsec12[0]~0  ; LCCOMB_X19_Y18_N26 ; 15      ; Latch enable                             ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; lapsec22[0]~0  ; LCCOMB_X20_Y22_N12 ; 15      ; Latch enable                             ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; lapsec32[0]~4  ; LCCOMB_X19_Y25_N4  ; 15      ; Latch enable                             ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; mENTER         ; PIN_F1             ; 76      ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; mSELECT        ; PIN_H2             ; 59      ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; min[5]~7       ; LCCOMB_X8_Y21_N10  ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; mon[3]~5       ; LCCOMB_X11_Y14_N22 ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; ms[0]~7        ; LCCOMB_X8_Y23_N24  ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; nFND4[0]~12    ; LCCOMB_X19_Y18_N18 ; 16      ; Latch enable                             ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; process_0~0    ; LCCOMB_X22_Y21_N20 ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; process_2~1    ; LCCOMB_X19_Y18_N16 ; 13      ; Latch enable                             ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; process_2~2    ; LCCOMB_X19_Y18_N28 ; 20      ; Latch enable                             ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; process_2~3    ; LCCOMB_X19_Y18_N14 ; 27      ; Latch enable                             ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; process_2~4    ; LCCOMB_X19_Y18_N8  ; 28      ; Latch enable                             ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; process_2~5    ; LCCOMB_X19_Y18_N30 ; 11      ; Latch enable                             ; no     ; --                   ; --               ; --                        ;
; sVALUE         ; PIN_D2             ; 189     ; Async. clear, Clock enable, Latch enable ; no     ; --                   ; --               ; --                        ;
; sec[5]~7       ; LCCOMB_X7_Y21_N4   ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; setday[4]~5    ; LCCOMB_X10_Y16_N30 ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; setflag        ; LCCOMB_X15_Y18_N4  ; 84      ; Async. clear, Latch enable               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; setflag        ; LCCOMB_X15_Y18_N4  ; 54      ; Latch enable                             ; no     ; --                   ; --               ; --                        ;
; sethor[4]~12   ; LCCOMB_X10_Y25_N4  ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; setmin[5]~15   ; LCCOMB_X11_Y21_N4  ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; setmon[3]~4    ; LCCOMB_X9_Y14_N2   ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; setms[6]~8     ; LCCOMB_X8_Y23_N4   ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; setsec[5]~6    ; LCCOMB_X7_Y21_N10  ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; setyear[11]~12 ; LCCOMB_X19_Y18_N20 ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; stflag         ; FF_X21_Y22_N21     ; 25      ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; sthor[4]~0     ; LCCOMB_X23_Y21_N14 ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; stmin1[3]~0    ; LCCOMB_X19_Y18_N6  ; 13      ; Latch enable                             ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; stmin[5]~0     ; LCCOMB_X21_Y24_N18 ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; stsec2[0]~5    ; LCCOMB_X19_Y25_N12 ; 15      ; Latch enable                             ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; stsec[0]~1     ; LCCOMB_X21_Y24_N20 ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; stsec[5]~0     ; LCCOMB_X21_Y24_N24 ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; year[11]~17    ; LCCOMB_X11_Y14_N10 ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
+----------------+--------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                               ;
+---------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name          ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk           ; PIN_G21            ; 83      ; 1                                    ; Global Clock         ; GCLK9            ; --                        ;
; hor2[0]~4     ; LCCOMB_X19_Y20_N6  ; 13      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; laphor12[0]~0 ; LCCOMB_X20_Y22_N0  ; 13      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; laphor22[0]~0 ; LCCOMB_X20_Y22_N24 ; 13      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; lapmin32[0]~0 ; LCCOMB_X19_Y18_N12 ; 13      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; lapsec12[0]~0 ; LCCOMB_X19_Y18_N26 ; 15      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; lapsec22[0]~0 ; LCCOMB_X20_Y22_N12 ; 15      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; lapsec32[0]~4 ; LCCOMB_X19_Y25_N4  ; 15      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; nFND4[0]~12   ; LCCOMB_X19_Y18_N18 ; 16      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; process_2~1   ; LCCOMB_X19_Y18_N16 ; 13      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; process_2~2   ; LCCOMB_X19_Y18_N28 ; 20      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; process_2~3   ; LCCOMB_X19_Y18_N14 ; 27      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; process_2~4   ; LCCOMB_X19_Y18_N8  ; 28      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; setflag       ; LCCOMB_X15_Y18_N4  ; 84      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; stmin1[3]~0   ; LCCOMB_X19_Y18_N6  ; 13      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; stsec2[0]~5   ; LCCOMB_X19_Y25_N12 ; 15      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+---------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; sVALUE~input                                                                                                                  ; 189     ;
; mENTER~input                                                                                                                  ; 76      ;
; UPDOWN~input                                                                                                                  ; 75      ;
; mSELECT~input                                                                                                                 ; 59      ;
; setflag                                                                                                                       ; 53      ;
; nMODE[0]                                                                                                                      ; 46      ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[12]~20 ; 46      ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[12]~18 ; 45      ;
; nFND4[2]~0                                                                                                                    ; 43      ;
; stsec2[0]~4                                                                                                                   ; 43      ;
; nMODE[1]                                                                                                                      ; 39      ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[11]~18 ; 33      ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[11]~16 ; 32      ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[10]~18  ; 30      ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[10]~16  ; 30      ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[10]~16   ; 29      ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[10]~12   ; 29      ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[9]~16   ; 27      ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[9]~14   ; 27      ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[10]~14  ; 27      ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[9]~14    ; 26      ;
; stflag                                                                                                                        ; 25      ;
; nMODE[2]                                                                                                                      ; 25      ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_h8f:divider|add_sub_9_result_int[10]~14   ; 25      ;
; STMODE~input                                                                                                                  ; 24      ;
; lapmin1[5]~0                                                                                                                  ; 24      ;
; lapmin3[5]~0                                                                                                                  ; 24      ;
; lapmin2[5]~0                                                                                                                  ; 24      ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[8]~14   ; 24      ;
; Equal14~5                                                                                                                     ; 23      ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[8]~12    ; 23      ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[11]~14  ; 23      ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[9]~10    ; 23      ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[8]~12   ; 23      ;
; nFND4[2]~2                                                                                                                    ; 22      ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[11]~18  ; 22      ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[11]~20 ; 22      ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|add_sub_9_result_int[8]~12    ; 21      ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|add_sub_8_result_int[8]~12    ; 21      ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[7]~12   ; 21      ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[7]~10   ; 21      ;
; nFND4[2]~1                                                                                                                    ; 20      ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|add_sub_7_result_int[8]~12    ; 20      ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|add_sub_6_result_int[7]~10    ; 20      ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[7]~10    ; 19      ;
; lpm_divide:Mod3|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_4_result_int[5]~6     ; 18      ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_5_result_int[6]~10   ; 18      ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_h8f:divider|add_sub_10_result_int[11]~16  ; 17      ;
; Equal0~0                                                                                                                      ; 15      ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_4_result_int[5]~8    ; 15      ;
; stsec[1]                                                                                                                      ; 14      ;
; stmin[1]                                                                                                                      ; 14      ;
; lpm_divide:Mod15|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8    ; 14      ;
; lpm_divide:Mod21|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8    ; 14      ;
; lpm_divide:Mod17|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8    ; 14      ;
; lpm_divide:Mod19|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8    ; 14      ;
; lpm_divide:Mod6|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8     ; 14      ;
; mon[3]~4                                                                                                                      ; 13      ;
; mon[0]~head_lut                                                                                                               ; 13      ;
; Equal19~1                                                                                                                     ; 13      ;
; stms[3]                                                                                                                       ; 13      ;
; nFND4[2]~11                                                                                                                   ; 13      ;
; lpm_divide:Mod16|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; lpm_divide:Mod18|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; lpm_divide:Mod20|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|add_sub_10_result_int[8]~12   ; 13      ;
; lpm_divide:Mod23|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; lpm_divide:Mod27|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; lpm_divide:Mod25|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; nhor[1]                                                                                                                       ; 12      ;
; year[11]~17                                                                                                                   ; 12      ;
; setyear[11]~12                                                                                                                ; 12      ;
; year[3]~head_lut                                                                                                              ; 12      ;
; year[4]~head_lut                                                                                                              ; 12      ;
; year[5]~head_lut                                                                                                              ; 12      ;
; year[6]~head_lut                                                                                                              ; 12      ;
; lpm_divide:Mod16|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10   ; 12      ;
; lpm_divide:Mod18|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10   ; 12      ;
; lpm_divide:Mod20|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10   ; 12      ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_9_result_int[5]~8     ; 12      ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_8_result_int[5]~8     ; 12      ;
; lpm_divide:Mod15|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10   ; 12      ;
; lpm_divide:Mod21|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10   ; 12      ;
; lpm_divide:Mod17|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10   ; 12      ;
; lpm_divide:Mod19|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10   ; 12      ;
; lpm_divide:Mod6|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10    ; 12      ;
; lpm_divide:Mod23|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10   ; 12      ;
; lpm_divide:Mod27|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10   ; 12      ;
; lpm_divide:Mod25|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10   ; 12      ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_3_result_int[4]~6    ; 12      ;
; nhor[2]                                                                                                                       ; 11      ;
; mon[2]~head_lut                                                                                                               ; 11      ;
; mon[1]~head_lut                                                                                                               ; 11      ;
; setday[2]~head_lut                                                                                                            ; 11      ;
; day[2]~9                                                                                                                      ; 11      ;
; year[2]~head_lut                                                                                                              ; 11      ;
; stsec[2]                                                                                                                      ; 11      ;
; stsec[3]                                                                                                                      ; 11      ;
; stsec[4]                                                                                                                      ; 11      ;
; stms[2]                                                                                                                       ; 11      ;
; stms[4]                                                                                                                       ; 11      ;
; stms[5]                                                                                                                       ; 11      ;
; stmin[2]                                                                                                                      ; 11      ;
; stmin[3]                                                                                                                      ; 11      ;
; stmin[4]                                                                                                                      ; 11      ;
; process_2~5                                                                                                                   ; 11      ;
; almin[4]                                                                                                                      ; 11      ;
; almin[2]                                                                                                                      ; 11      ;
; almin[3]                                                                                                                      ; 11      ;
; lpm_divide:Div13|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Div19|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Div15|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Div17|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Div4|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider|add_sub_3_result_int[4]~6     ; 11      ;
; lpm_divide:Mod22|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Mod7|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6     ; 11      ;
; lpm_divide:Div10|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Div12|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Div12|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Div18|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Div18|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Div14|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Div14|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Div16|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Div16|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8     ; 11      ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6     ; 11      ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_7_result_int[5]~8     ; 11      ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_6_result_int[5]~8     ; 11      ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_5_result_int[5]~8     ; 11      ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_4_result_int[5]~8     ; 11      ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_3_result_int[4]~6     ; 11      ;
; lpm_divide:Div1|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider|add_sub_3_result_int[4]~6     ; 11      ;
; lpm_divide:Div20|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Div26|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Div24|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Div22|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Mod15|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Mod21|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Mod17|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Mod19|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Mod6|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[4]~6     ; 11      ;
; lpm_divide:Mod4|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6     ; 11      ;
; lpm_divide:Mod29|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Mod13|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; mon[3]~head_lut                                                                                                               ; 10      ;
; setmon[1]~head_lut                                                                                                            ; 10      ;
; setmon[0]~head_lut                                                                                                            ; 10      ;
; year[7]~head_lut                                                                                                              ; 10      ;
; year[8]~head_lut                                                                                                              ; 10      ;
; year[9]~head_lut                                                                                                              ; 10      ;
; year[10]~head_lut                                                                                                             ; 10      ;
; year[11]~head_lut                                                                                                             ; 10      ;
; stsec[5]                                                                                                                      ; 10      ;
; sthor[1]                                                                                                                      ; 10      ;
; stsec[0]                                                                                                                      ; 10      ;
; stms[6]                                                                                                                       ; 10      ;
; stms[1]                                                                                                                       ; 10      ;
; stmin[5]                                                                                                                      ; 10      ;
; stmin[0]                                                                                                                      ; 10      ;
; alhor[1]                                                                                                                      ; 10      ;
; almin[5]                                                                                                                      ; 10      ;
; almin[1]                                                                                                                      ; 10      ;
; lpm_divide:Mod22|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8    ; 10      ;
; lpm_divide:Mod7|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8     ; 10      ;
; lpm_divide:Mod24|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10   ; 10      ;
; lpm_divide:Mod28|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10   ; 10      ;
; lpm_divide:Mod26|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10   ; 10      ;
; lpm_divide:Mod3|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_3_result_int[4]~4     ; 10      ;
; lpm_divide:Mod4|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8     ; 10      ;
; lpm_divide:Mod29|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8    ; 10      ;
; lpm_divide:Mod13|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8    ; 10      ;
; nms[3]                                                                                                                        ; 9       ;
; nhor[3]                                                                                                                       ; 9       ;
; nhor[4]                                                                                                                       ; 9       ;
; Equal20~1                                                                                                                     ; 9       ;
; hor[4]~head_lut                                                                                                               ; 9       ;
; sthor[2]                                                                                                                      ; 9       ;
; sthor[3]                                                                                                                      ; 9       ;
; sthor[4]                                                                                                                      ; 9       ;
; alhor[2]                                                                                                                      ; 9       ;
; alhor[3]                                                                                                                      ; 9       ;
; alhor[4]                                                                                                                      ; 9       ;
; lpm_divide:Div11|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|add_sub_3_result_int[4]~6    ; 9       ;
; lpm_divide:Div13|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div19|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider|add_sub_4_result_int[5]~8    ; 9       ;
; lpm_divide:Div15|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div17|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div4|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider|add_sub_4_result_int[5]~8     ; 9       ;
; lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|add_sub_3_result_int[4]~6     ; 9       ;
; lpm_divide:Div2|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|add_sub_3_result_int[4]~6     ; 9       ;
; lpm_divide:Div21|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div27|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|add_sub_3_result_int[4]~6    ; 9       ;
; lpm_divide:Div25|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div23|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div10|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider|add_sub_4_result_int[5]~8    ; 9       ;
; lpm_divide:Div12|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div18|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div14|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div16|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8     ; 9       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_10_result_int[5]~8    ; 9       ;
; lpm_divide:Div5|lpm_divide_7gm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|add_sub_3_result_int[4]~6     ; 9       ;
; lpm_divide:Div1|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider|add_sub_4_result_int[5]~8     ; 9       ;
; lpm_divide:Div20|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div26|lpm_divide_8gm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_t2f:divider|add_sub_4_result_int[5]~8    ; 9       ;
; lpm_divide:Div24|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div22|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8    ; 9       ;
; LAPTIME1~input                                                                                                                ; 8       ;
; nyear[3]                                                                                                                      ; 8       ;
; nyear[4]                                                                                                                      ; 8       ;
; nmin[4]                                                                                                                       ; 8       ;
; nmin[3]                                                                                                                       ; 8       ;
; nmin[2]                                                                                                                       ; 8       ;
; nFND4[2]                                                                                                                      ; 8       ;
; nFND4[1]                                                                                                                      ; 8       ;
; nFND4[0]                                                                                                                      ; 8       ;
; nFND3[2]                                                                                                                      ; 8       ;
; nFND3[1]                                                                                                                      ; 8       ;
; nFND3[0]                                                                                                                      ; 8       ;
; nFND2[2]                                                                                                                      ; 8       ;
; nFND2[1]                                                                                                                      ; 8       ;
; nFND2[0]                                                                                                                      ; 8       ;
; nFND1[2]                                                                                                                      ; 8       ;
; nFND1[1]                                                                                                                      ; 8       ;
; nFND1[0]                                                                                                                      ; 8       ;
; Equal23~1                                                                                                                     ; 8       ;
; year[1]~head_lut                                                                                                              ; 8       ;
; sethor[4]~head_lut                                                                                                            ; 8       ;
; lapms1[3]                                                                                                                     ; 8       ;
; lapms2[3]                                                                                                                     ; 8       ;
; lapms3[3]                                                                                                                     ; 8       ;
; lpm_divide:Mod5|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_3_result_int[4]~6     ; 8       ;
; lpm_divide:Mod30|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_3_result_int[4]~6    ; 8       ;
; lpm_divide:Mod14|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_3_result_int[4]~6    ; 8       ;
; lpm_divide:Mod2|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_3_result_int[4]~6     ; 8       ;
; lpm_divide:Mod8|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_3_result_int[4]~6     ; 8       ;
; STSTART~input                                                                                                                 ; 7       ;
; nsec[2]                                                                                                                       ; 7       ;
; nsec[3]                                                                                                                       ; 7       ;
; nsec[4]                                                                                                                       ; 7       ;
; nms[2]                                                                                                                        ; 7       ;
; nms[4]                                                                                                                        ; 7       ;
; nms[5]                                                                                                                        ; 7       ;
; nyear[5]                                                                                                                      ; 7       ;
; nyear[6]                                                                                                                      ; 7       ;
; nyear[7]                                                                                                                      ; 7       ;
; nyear[8]                                                                                                                      ; 7       ;
; nyear[9]                                                                                                                      ; 7       ;
; nyear[10]                                                                                                                     ; 7       ;
; nmin[5]                                                                                                                       ; 7       ;
; nmin[1]                                                                                                                       ; 7       ;
; nFND4[3]                                                                                                                      ; 7       ;
; nFND3[3]                                                                                                                      ; 7       ;
; nFND2[3]                                                                                                                      ; 7       ;
; nFND1[3]                                                                                                                      ; 7       ;
; setsec[2]~head_lut                                                                                                            ; 7       ;
; setsec[3]~head_lut                                                                                                            ; 7       ;
; setsec[4]~head_lut                                                                                                            ; 7       ;
; setsec[5]~head_lut                                                                                                            ; 7       ;
; setsec[1]~head_lut                                                                                                            ; 7       ;
; setmon[2]~head_lut                                                                                                            ; 7       ;
; setmon[3]~head_lut                                                                                                            ; 7       ;
; setsec[0]~head_lut                                                                                                            ; 7       ;
; setday[3]~head_lut                                                                                                            ; 7       ;
; setday[4]~head_lut                                                                                                            ; 7       ;
; setday[1]~head_lut                                                                                                            ; 7       ;
; Equal22~1                                                                                                                     ; 7       ;
; setms[6]~8                                                                                                                    ; 7       ;
; Equal21~1                                                                                                                     ; 7       ;
; setms[0]~head_lut                                                                                                             ; 7       ;
; setday[0]~head_lut                                                                                                            ; 7       ;
; stsec[0]~1                                                                                                                    ; 7       ;
; sethor[3]~head_lut                                                                                                            ; 7       ;
; sethor[2]~head_lut                                                                                                            ; 7       ;
; sethor[1]~head_lut                                                                                                            ; 7       ;
; sethor[0]~head_lut                                                                                                            ; 7       ;
; setmin[5]~head_lut                                                                                                            ; 7       ;
; setmin[4]~head_lut                                                                                                            ; 7       ;
; setms[6]~head_lut                                                                                                             ; 7       ;
; setms[4]~head_lut                                                                                                             ; 7       ;
; setms[2]~head_lut                                                                                                             ; 7       ;
; setms[3]~head_lut                                                                                                             ; 7       ;
; setms[1]~head_lut                                                                                                             ; 7       ;
; setms[5]~head_lut                                                                                                             ; 7       ;
; ms[0]~7                                                                                                                       ; 7       ;
; rst                                                                                                                           ; 7       ;
; setmin[3]~head_lut                                                                                                            ; 7       ;
; setmin[2]~head_lut                                                                                                            ; 7       ;
; setmin[1]~head_lut                                                                                                            ; 7       ;
; setmin[0]~head_lut                                                                                                            ; 7       ;
; stmin[5]~0                                                                                                                    ; 7       ;
; stsec[5]~0                                                                                                                    ; 7       ;
; sthor[0]                                                                                                                      ; 7       ;
; clk~input                                                                                                                     ; 6       ;
; ALRAM~input                                                                                                                   ; 6       ;
; LAPTIME2~input                                                                                                                ; 6       ;
; nsec[5]                                                                                                                       ; 6       ;
; nsec[1]                                                                                                                       ; 6       ;
; nms[6]                                                                                                                        ; 6       ;
; nms[1]                                                                                                                        ; 6       ;
; nday[1]                                                                                                                       ; 6       ;
; nyear[11]                                                                                                                     ; 6       ;
; setmin[5]~15                                                                                                                  ; 6       ;
; almin[5]~12                                                                                                                   ; 6       ;
; sec[5]~7                                                                                                                      ; 6       ;
; sec[5]~6                                                                                                                      ; 6       ;
; setsec[5]~6                                                                                                                   ; 6       ;
; sec[1]~head_lut                                                                                                               ; 6       ;
; sec[0]~head_lut                                                                                                               ; 6       ;
; day[2]~head_lut                                                                                                               ; 6       ;
; day[3]~head_lut                                                                                                               ; 6       ;
; day[4]~head_lut                                                                                                               ; 6       ;
; min[5]~7                                                                                                                      ; 6       ;
; min[5]~6                                                                                                                      ; 6       ;
; min[5]~head_lut                                                                                                               ; 6       ;
; min[4]~head_lut                                                                                                               ; 6       ;
; lapsec1[2]                                                                                                                    ; 6       ;
; lapsec1[3]                                                                                                                    ; 6       ;
; lapsec1[4]                                                                                                                    ; 6       ;
; lapsec2[2]                                                                                                                    ; 6       ;
; lapsec2[3]                                                                                                                    ; 6       ;
; lapsec2[4]                                                                                                                    ; 6       ;
; lapsec3[2]                                                                                                                    ; 6       ;
; lapsec3[3]                                                                                                                    ; 6       ;
; lapsec3[4]                                                                                                                    ; 6       ;
; lapms1[2]                                                                                                                     ; 6       ;
; lapms1[4]                                                                                                                     ; 6       ;
; lapms1[5]                                                                                                                     ; 6       ;
; lapms2[2]                                                                                                                     ; 6       ;
; lapms2[4]                                                                                                                     ; 6       ;
; lapms2[5]                                                                                                                     ; 6       ;
; lapms3[2]                                                                                                                     ; 6       ;
; lapms3[4]                                                                                                                     ; 6       ;
; lapms3[5]                                                                                                                     ; 6       ;
; lapmin1[2]                                                                                                                    ; 6       ;
; lapmin1[3]                                                                                                                    ; 6       ;
; lapmin1[4]                                                                                                                    ; 6       ;
; lapmin3[2]                                                                                                                    ; 6       ;
; lapmin3[3]                                                                                                                    ; 6       ;
; lapmin3[4]                                                                                                                    ; 6       ;
; lapmin2[2]                                                                                                                    ; 6       ;
; lapmin2[3]                                                                                                                    ; 6       ;
; lapmin2[4]                                                                                                                    ; 6       ;
; stms[0]                                                                                                                       ; 6       ;
; ms[6]~head_lut                                                                                                                ; 6       ;
; ms[4]~head_lut                                                                                                                ; 6       ;
; ms[2]~head_lut                                                                                                                ; 6       ;
; ms[3]~head_lut                                                                                                                ; 6       ;
; ms[1]~head_lut                                                                                                                ; 6       ;
; ms[5]~head_lut                                                                                                                ; 6       ;
; alhor[0]                                                                                                                      ; 6       ;
; almin[0]                                                                                                                      ; 6       ;
; DIS24~input                                                                                                                   ; 5       ;
; LAPTIME3~input                                                                                                                ; 5       ;
; nday[2]                                                                                                                       ; 5       ;
; nday[3]                                                                                                                       ; 5       ;
; nday[4]                                                                                                                       ; 5       ;
; nyear[1]                                                                                                                      ; 5       ;
; nyear[2]                                                                                                                      ; 5       ;
; nhor[0]                                                                                                                       ; 5       ;
; day[2]~11                                                                                                                     ; 5       ;
; day[2]~10                                                                                                                     ; 5       ;
; sethor[4]~12                                                                                                                  ; 5       ;
; alhor[4]~10                                                                                                                   ; 5       ;
; setday[4]~5                                                                                                                   ; 5       ;
; Equal37~0                                                                                                                     ; 5       ;
; Equal36~1                                                                                                                     ; 5       ;
; Equal36~0                                                                                                                     ; 5       ;
; sec[2]~head_lut                                                                                                               ; 5       ;
; sec[3]~head_lut                                                                                                               ; 5       ;
; sec[4]~head_lut                                                                                                               ; 5       ;
; sec[5]~head_lut                                                                                                               ; 5       ;
; day[1]~head_lut                                                                                                               ; 5       ;
; hor[0]~5                                                                                                                      ; 5       ;
; Equal22~0                                                                                                                     ; 5       ;
; ms[0]~head_lut                                                                                                                ; 5       ;
; year[0]~head_lut                                                                                                              ; 5       ;
; day[0]~head_lut                                                                                                               ; 5       ;
; sthor[4]~0                                                                                                                    ; 5       ;
; Equal17~0                                                                                                                     ; 5       ;
; hor[3]~head_lut                                                                                                               ; 5       ;
; hor[2]~head_lut                                                                                                               ; 5       ;
; hor[1]~head_lut                                                                                                               ; 5       ;
; hor[0]~head_lut                                                                                                               ; 5       ;
; min[3]~head_lut                                                                                                               ; 5       ;
; min[2]~head_lut                                                                                                               ; 5       ;
; min[1]~head_lut                                                                                                               ; 5       ;
; min[0]~head_lut                                                                                                               ; 5       ;
; Equal16~0                                                                                                                     ; 5       ;
; lapcnt[1]                                                                                                                     ; 5       ;
; lapcnt[0]                                                                                                                     ; 5       ;
; lapsec1[5]                                                                                                                    ; 5       ;
; lapsec1[1]                                                                                                                    ; 5       ;
; lapsec2[5]                                                                                                                    ; 5       ;
; lapsec2[1]                                                                                                                    ; 5       ;
; lapsec3[5]                                                                                                                    ; 5       ;
; lapsec3[1]                                                                                                                    ; 5       ;
; laphor1[1]                                                                                                                    ; 5       ;
; laphor3[1]                                                                                                                    ; 5       ;
; laphor2[1]                                                                                                                    ; 5       ;
; lapms1[6]                                                                                                                     ; 5       ;
; lapms1[1]                                                                                                                     ; 5       ;
; lapms2[6]                                                                                                                     ; 5       ;
; lapms2[1]                                                                                                                     ; 5       ;
; lapms3[6]                                                                                                                     ; 5       ;
; lapms3[1]                                                                                                                     ; 5       ;
; lapmin1[5]                                                                                                                    ; 5       ;
; lapmin1[1]                                                                                                                    ; 5       ;
; lapmin3[5]                                                                                                                    ; 5       ;
; lapmin3[1]                                                                                                                    ; 5       ;
; lapmin2[5]                                                                                                                    ; 5       ;
; lapmin2[1]                                                                                                                    ; 5       ;
; mday[0]                                                                                                                       ; 4       ;
; mday[1]                                                                                                                       ; 4       ;
; nmon[2]                                                                                                                       ; 4       ;
; nmon[3]                                                                                                                       ; 4       ;
; nmon[1]                                                                                                                       ; 4       ;
; nyear[0]                                                                                                                      ; 4       ;
; lpm_divide:Mod3|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|StageOut[23]~33               ; 4       ;
; lpm_divide:Mod3|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|StageOut[24]~32               ; 4       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[134]~159            ; 4       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[135]~158            ; 4       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[136]~157            ; 4       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[133]~229            ; 4       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[134]~228            ; 4       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[135]~227            ; 4       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[136]~226            ; 4       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[137]~225            ; 4       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[138]~224            ; 4       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[139]~223            ; 4       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[140]~222            ; 4       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[141]~221            ; 4       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[142]~220            ; 4       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[143]~219            ; 4       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[137]~149            ; 4       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[138]~148            ; 4       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[139]~147            ; 4       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[140]~146            ; 4       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[141]~145            ; 4       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[142]~144            ; 4       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[143]~143            ; 4       ;
; setsec~7                                                                                                                      ; 4       ;
; mon[3]~5                                                                                                                      ; 4       ;
; setmon[3]~4                                                                                                                   ; 4       ;
; setmin~10                                                                                                                     ; 4       ;
; setyear[1]~head_lut                                                                                                           ; 4       ;
; setyear[2]~head_lut                                                                                                           ; 4       ;
; setyear[3]~head_lut                                                                                                           ; 4       ;
; setyear[4]~head_lut                                                                                                           ; 4       ;
; setyear[5]~head_lut                                                                                                           ; 4       ;
; setyear[6]~head_lut                                                                                                           ; 4       ;
; setyear[7]~head_lut                                                                                                           ; 4       ;
; setyear[8]~head_lut                                                                                                           ; 4       ;
; setyear[9]~head_lut                                                                                                           ; 4       ;
; setyear[10]~head_lut                                                                                                          ; 4       ;
; setyear[11]~head_lut                                                                                                          ; 4       ;
; setyear[0]~head_lut                                                                                                           ; 4       ;
; Equal15~1                                                                                                                     ; 4       ;
; laphor1[2]                                                                                                                    ; 4       ;
; laphor1[3]                                                                                                                    ; 4       ;
; laphor1[4]                                                                                                                    ; 4       ;
; laphor3[2]                                                                                                                    ; 4       ;
; laphor3[3]                                                                                                                    ; 4       ;
; laphor3[4]                                                                                                                    ; 4       ;
; laphor2[2]                                                                                                                    ; 4       ;
; laphor2[3]                                                                                                                    ; 4       ;
; laphor2[4]                                                                                                                    ; 4       ;
; alhor[4]~7                                                                                                                    ; 4       ;
; almin[3]~6                                                                                                                    ; 4       ;
; almin[5]~4                                                                                                                    ; 4       ;
; process_2~0                                                                                                                   ; 4       ;
; lpm_divide:Mod2|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_4_result_int[5]~10    ; 4       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[12]~24 ; 4       ;
; sec[2]~latch                                                                                                                  ; 3       ;
; setsec[2]~latch                                                                                                               ; 3       ;
; sec[3]~latch                                                                                                                  ; 3       ;
; setsec[3]~latch                                                                                                               ; 3       ;
; sec[4]~latch                                                                                                                  ; 3       ;
; setsec[4]~latch                                                                                                               ; 3       ;
; sec[5]~latch                                                                                                                  ; 3       ;
; setsec[5]~latch                                                                                                               ; 3       ;
; sec[1]~latch                                                                                                                  ; 3       ;
; setsec[1]~latch                                                                                                               ; 3       ;
; mon[2]~latch                                                                                                                  ; 3       ;
; setmon[2]~latch                                                                                                               ; 3       ;
; mon[3]~latch                                                                                                                  ; 3       ;
; setmon[3]~latch                                                                                                               ; 3       ;
; mon[1]~latch                                                                                                                  ; 3       ;
; setmon[1]~latch                                                                                                               ; 3       ;
; sec[0]~latch                                                                                                                  ; 3       ;
; setsec[0]~latch                                                                                                               ; 3       ;
; mon[0]~latch                                                                                                                  ; 3       ;
; setmon[0]~latch                                                                                                               ; 3       ;
; day[2]~latch                                                                                                                  ; 3       ;
; setday[2]~latch                                                                                                               ; 3       ;
; day[3]~latch                                                                                                                  ; 3       ;
; setday[3]~latch                                                                                                               ; 3       ;
; day[4]~latch                                                                                                                  ; 3       ;
; setday[4]~latch                                                                                                               ; 3       ;
; day[1]~latch                                                                                                                  ; 3       ;
; setday[1]~latch                                                                                                               ; 3       ;
; ms[0]~latch                                                                                                                   ; 3       ;
; setms[0]~latch                                                                                                                ; 3       ;
; year[1]~latch                                                                                                                 ; 3       ;
; setyear[1]~latch                                                                                                              ; 3       ;
; year[2]~latch                                                                                                                 ; 3       ;
; setyear[2]~latch                                                                                                              ; 3       ;
; year[3]~latch                                                                                                                 ; 3       ;
; setyear[3]~latch                                                                                                              ; 3       ;
; year[4]~latch                                                                                                                 ; 3       ;
; setyear[4]~latch                                                                                                              ; 3       ;
; year[5]~latch                                                                                                                 ; 3       ;
; setyear[5]~latch                                                                                                              ; 3       ;
; year[6]~latch                                                                                                                 ; 3       ;
; setyear[6]~latch                                                                                                              ; 3       ;
; year[7]~latch                                                                                                                 ; 3       ;
; setyear[7]~latch                                                                                                              ; 3       ;
; year[8]~latch                                                                                                                 ; 3       ;
; setyear[8]~latch                                                                                                              ; 3       ;
; year[9]~latch                                                                                                                 ; 3       ;
; setyear[9]~latch                                                                                                              ; 3       ;
; year[10]~latch                                                                                                                ; 3       ;
; setyear[10]~latch                                                                                                             ; 3       ;
; year[11]~latch                                                                                                                ; 3       ;
; setyear[11]~latch                                                                                                             ; 3       ;
; year[0]~latch                                                                                                                 ; 3       ;
; setyear[0]~latch                                                                                                              ; 3       ;
; day[0]~latch                                                                                                                  ; 3       ;
; setday[0]~latch                                                                                                               ; 3       ;
; hor[3]~latch                                                                                                                  ; 3       ;
; sethor[3]~latch                                                                                                               ; 3       ;
; hor[2]~latch                                                                                                                  ; 3       ;
; sethor[2]~latch                                                                                                               ; 3       ;
; hor[1]~latch                                                                                                                  ; 3       ;
; sethor[1]~latch                                                                                                               ; 3       ;
; hor[0]~latch                                                                                                                  ; 3       ;
; sethor[0]~latch                                                                                                               ; 3       ;
; min[5]~latch                                                                                                                  ; 3       ;
; setmin[5]~latch                                                                                                               ; 3       ;
; min[4]~latch                                                                                                                  ; 3       ;
; setmin[4]~latch                                                                                                               ; 3       ;
; setms[6]~latch                                                                                                                ; 3       ;
; hor[4]~latch                                                                                                                  ; 3       ;
; sethor[4]~latch                                                                                                               ; 3       ;
; setms[4]~latch                                                                                                                ; 3       ;
; setms[2]~latch                                                                                                                ; 3       ;
; setms[3]~latch                                                                                                                ; 3       ;
; setms[1]~latch                                                                                                                ; 3       ;
; setms[5]~latch                                                                                                                ; 3       ;
; min[3]~latch                                                                                                                  ; 3       ;
; setmin[3]~latch                                                                                                               ; 3       ;
; min[2]~latch                                                                                                                  ; 3       ;
; setmin[2]~latch                                                                                                               ; 3       ;
; min[1]~latch                                                                                                                  ; 3       ;
; setmin[1]~latch                                                                                                               ; 3       ;
; min[0]~latch                                                                                                                  ; 3       ;
; setmin[0]~latch                                                                                                               ; 3       ;
; ms[6]~latch                                                                                                                   ; 3       ;
; ms[4]~latch                                                                                                                   ; 3       ;
; ms[2]~latch                                                                                                                   ; 3       ;
; ms[3]~latch                                                                                                                   ; 3       ;
; ms[1]~latch                                                                                                                   ; 3       ;
; ms[5]~latch                                                                                                                   ; 3       ;
; nmin[0]                                                                                                                       ; 3       ;
; mon[3]~6                                                                                                                      ; 3       ;
; Equal33~1                                                                                                                     ; 3       ;
; Equal33~0                                                                                                                     ; 3       ;
; Equal32~1                                                                                                                     ; 3       ;
; Equal32~0                                                                                                                     ; 3       ;
; hor1[1]~4                                                                                                                     ; 3       ;
; digit                                                                                                                         ; 3       ;
; nFND4[2]~13                                                                                                                   ; 3       ;
; lpm_divide:Mod16|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12   ; 3       ;
; lpm_divide:Mod22|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[6]~10   ; 3       ;
; lpm_divide:Mod18|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12   ; 3       ;
; lpm_divide:Mod20|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12   ; 3       ;
; lpm_divide:Mod7|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[6]~10    ; 3       ;
; lpm_divide:Mod9|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[4]~6     ; 3       ;
; lpm_divide:Mod5|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_4_result_int[5]~8     ; 3       ;
; lpm_divide:Mod24|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12   ; 3       ;
; lpm_divide:Mod30|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_4_result_int[5]~8    ; 3       ;
; lpm_divide:Mod28|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12   ; 3       ;
; lpm_divide:Mod26|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12   ; 3       ;
; lpm_divide:Mod14|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_4_result_int[5]~8    ; 3       ;
; lpm_divide:Mod3|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_4_result_int[1]~8     ; 3       ;
; lpm_divide:Mod3|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_4_result_int[4]~4     ; 3       ;
; lpm_divide:Mod3|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_4_result_int[3]~2     ; 3       ;
; lpm_divide:Mod3|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_4_result_int[2]~0     ; 3       ;
; lpm_divide:Mod15|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12   ; 3       ;
; lpm_divide:Mod21|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12   ; 3       ;
; lpm_divide:Mod17|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12   ; 3       ;
; lpm_divide:Mod19|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12   ; 3       ;
; lpm_divide:Mod6|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12    ; 3       ;
; lpm_divide:Mod8|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|add_sub_4_result_int[5]~8     ; 3       ;
; lpm_divide:Mod4|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[6]~10    ; 3       ;
; lpm_divide:Mod23|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12   ; 3       ;
; lpm_divide:Mod29|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[6]~10   ; 3       ;
; lpm_divide:Mod27|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12   ; 3       ;
; lpm_divide:Mod25|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12   ; 3       ;
; lpm_divide:Mod13|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[6]~10   ; 3       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[1]~24  ; 3       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[11]~18 ; 3       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[10]~16 ; 3       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[9]~14  ; 3       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[8]~12  ; 3       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[7]~10  ; 3       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[6]~8   ; 3       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[5]~6   ; 3       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[4]~4   ; 3       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[3]~2   ; 3       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[2]~0   ; 3       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[2]~20  ; 3       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[11]~16 ; 3       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[10]~14 ; 3       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[9]~12  ; 3       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[8]~10  ; 3       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[7]~8   ; 3       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[6]~6   ; 3       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[5]~4   ; 3       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[4]~2   ; 3       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[3]~0   ; 3       ;
; nsec[0]                                                                                                                       ; 2       ;
; nmon[0]                                                                                                                       ; 2       ;
; nms[0]                                                                                                                        ; 2       ;
; nday[0]                                                                                                                       ; 2       ;
; year4[2]                                                                                                                      ; 2       ;
; sec2[2]                                                                                                                       ; 2       ;
; lapsec12[2]                                                                                                                   ; 2       ;
; stsec2[2]                                                                                                                     ; 2       ;
; lapsec22[2]                                                                                                                   ; 2       ;
; lapsec32[2]                                                                                                                   ; 2       ;
; lapsec12[1]                                                                                                                   ; 2       ;
; stsec2[1]                                                                                                                     ; 2       ;
; lapsec22[1]                                                                                                                   ; 2       ;
; lapsec32[1]                                                                                                                   ; 2       ;
; hor2[1]                                                                                                                       ; 2       ;
; sec2[1]                                                                                                                       ; 2       ;
; year4[1]                                                                                                                      ; 2       ;
; laphor12[1]                                                                                                                   ; 2       ;
; sthor2[1]                                                                                                                     ; 2       ;
; laphor32[1]                                                                                                                   ; 2       ;
; laphor22[1]                                                                                                                   ; 2       ;
; alhor2[1]                                                                                                                     ; 2       ;
; alhor2[0]                                                                                                                     ; 2       ;
; lapsec12[0]                                                                                                                   ; 2       ;
; stsec2[0]                                                                                                                     ; 2       ;
; lapsec22[0]                                                                                                                   ; 2       ;
; lapsec32[0]                                                                                                                   ; 2       ;
; sec2[0]                                                                                                                       ; 2       ;
; year4[0]                                                                                                                      ; 2       ;
; mon2[0]                                                                                                                       ; 2       ;
; hor2[0]                                                                                                                       ; 2       ;
; laphor12[0]                                                                                                                   ; 2       ;
; sthor2[0]                                                                                                                     ; 2       ;
; laphor32[0]                                                                                                                   ; 2       ;
; laphor22[0]                                                                                                                   ; 2       ;
; lapsec11[3]                                                                                                                   ; 2       ;
; stsec1[3]                                                                                                                     ; 2       ;
; lapsec21[3]                                                                                                                   ; 2       ;
; lapsec31[3]                                                                                                                   ; 2       ;
; sec1[3]                                                                                                                       ; 2       ;
; hor1[3]                                                                                                                       ; 2       ;
; year3[3]                                                                                                                      ; 2       ;
; mon1[3]                                                                                                                       ; 2       ;
; laphor11[3]                                                                                                                   ; 2       ;
; sthor1[3]                                                                                                                     ; 2       ;
; laphor31[3]                                                                                                                   ; 2       ;
; laphor21[3]                                                                                                                   ; 2       ;
; alhor1[3]                                                                                                                     ; 2       ;
; lapsec11[2]                                                                                                                   ; 2       ;
; stsec1[2]                                                                                                                     ; 2       ;
; lapsec21[2]                                                                                                                   ; 2       ;
; lapsec31[2]                                                                                                                   ; 2       ;
; sec1[2]                                                                                                                       ; 2       ;
; hor1[2]                                                                                                                       ; 2       ;
; year3[2]                                                                                                                      ; 2       ;
; mon1[2]                                                                                                                       ; 2       ;
; alhor1[2]                                                                                                                     ; 2       ;
; laphor11[2]                                                                                                                   ; 2       ;
; sthor1[2]                                                                                                                     ; 2       ;
; laphor31[2]                                                                                                                   ; 2       ;
; laphor21[2]                                                                                                                   ; 2       ;
; lapsec11[1]                                                                                                                   ; 2       ;
; stsec1[1]                                                                                                                     ; 2       ;
; lapsec21[1]                                                                                                                   ; 2       ;
; lapsec31[1]                                                                                                                   ; 2       ;
; sec1[1]                                                                                                                       ; 2       ;
; year3[1]                                                                                                                      ; 2       ;
; mon1[1]                                                                                                                       ; 2       ;
; hor1[1]                                                                                                                       ; 2       ;
; laphor11[1]                                                                                                                   ; 2       ;
; sthor1[1]                                                                                                                     ; 2       ;
; laphor31[1]                                                                                                                   ; 2       ;
; laphor21[1]                                                                                                                   ; 2       ;
; alhor1[1]                                                                                                                     ; 2       ;
; lapsec11[0]                                                                                                                   ; 2       ;
; stsec1[0]                                                                                                                     ; 2       ;
; lapsec21[0]                                                                                                                   ; 2       ;
; lapsec31[0]                                                                                                                   ; 2       ;
; sec1[0]                                                                                                                       ; 2       ;
; hor1[0]                                                                                                                       ; 2       ;
; year3[0]                                                                                                                      ; 2       ;
; mon1[0]                                                                                                                       ; 2       ;
; alhor1[0]                                                                                                                     ; 2       ;
; laphor11[0]                                                                                                                   ; 2       ;
; sthor1[0]                                                                                                                     ; 2       ;
; laphor31[0]                                                                                                                   ; 2       ;
; laphor21[0]                                                                                                                   ; 2       ;
; lapms12[3]                                                                                                                    ; 2       ;
; stms2[3]                                                                                                                      ; 2       ;
; lapms22[3]                                                                                                                    ; 2       ;
; lapms32[3]                                                                                                                    ; 2       ;
; ms2[3]                                                                                                                        ; 2       ;
; year2[3]                                                                                                                      ; 2       ;
; lapms12[2]                                                                                                                    ; 2       ;
; stms2[2]                                                                                                                      ; 2       ;
; lapms22[2]                                                                                                                    ; 2       ;
; lapms32[2]                                                                                                                    ; 2       ;
; min2[2]                                                                                                                       ; 2       ;
; ms2[2]                                                                                                                        ; 2       ;
; year2[2]                                                                                                                      ; 2       ;
; almin2[2]                                                                                                                     ; 2       ;
; lapmin12[2]                                                                                                                   ; 2       ;
; stmin2[2]                                                                                                                     ; 2       ;
; lapmin32[2]                                                                                                                   ; 2       ;
; lapmin22[2]                                                                                                                   ; 2       ;
; lapms12[1]                                                                                                                    ; 2       ;
; stms2[1]                                                                                                                      ; 2       ;
; lapms22[1]                                                                                                                    ; 2       ;
; lapms32[1]                                                                                                                    ; 2       ;
; ms2[1]                                                                                                                        ; 2       ;
; min2[1]                                                                                                                       ; 2       ;
; year2[1]                                                                                                                      ; 2       ;
; day2[1]                                                                                                                       ; 2       ;
; lapmin12[1]                                                                                                                   ; 2       ;
; stmin2[1]                                                                                                                     ; 2       ;
; lapmin32[1]                                                                                                                   ; 2       ;
; lapmin22[1]                                                                                                                   ; 2       ;
; almin2[1]                                                                                                                     ; 2       ;
; almin2[0]                                                                                                                     ; 2       ;
; lapms12[0]                                                                                                                    ; 2       ;
; stms2[0]                                                                                                                      ; 2       ;
; lapms22[0]                                                                                                                    ; 2       ;
; lapms32[0]                                                                                                                    ; 2       ;
; ms2[0]                                                                                                                        ; 2       ;
; year2[0]                                                                                                                      ; 2       ;
; day2[0]                                                                                                                       ; 2       ;
; min2[0]                                                                                                                       ; 2       ;
; lapmin12[0]                                                                                                                   ; 2       ;
; stmin2[0]                                                                                                                     ; 2       ;
; lapmin32[0]                                                                                                                   ; 2       ;
; lapmin22[0]                                                                                                                   ; 2       ;
; lapms11[3]                                                                                                                    ; 2       ;
; stms1[3]                                                                                                                      ; 2       ;
; lapms21[3]                                                                                                                    ; 2       ;
; lapms31[3]                                                                                                                    ; 2       ;
; almin1[3]                                                                                                                     ; 2       ;
; ms1[3]                                                                                                                        ; 2       ;
; year1[3]                                                                                                                      ; 2       ;
; day1[3]                                                                                                                       ; 2       ;
; min1[3]                                                                                                                       ; 2       ;
; lapmin11[3]                                                                                                                   ; 2       ;
; stmin1[3]                                                                                                                     ; 2       ;
; lapmin31[3]                                                                                                                   ; 2       ;
; lapmin21[3]                                                                                                                   ; 2       ;
; lapms11[2]                                                                                                                    ; 2       ;
; stms1[2]                                                                                                                      ; 2       ;
; lapms21[2]                                                                                                                    ; 2       ;
; lapms31[2]                                                                                                                    ; 2       ;
; ms1[2]                                                                                                                        ; 2       ;
; min1[2]                                                                                                                       ; 2       ;
; year1[2]                                                                                                                      ; 2       ;
; day1[2]                                                                                                                       ; 2       ;
; almin1[2]                                                                                                                     ; 2       ;
; lapmin11[2]                                                                                                                   ; 2       ;
; stmin1[2]                                                                                                                     ; 2       ;
; lapmin31[2]                                                                                                                   ; 2       ;
; lapmin21[2]                                                                                                                   ; 2       ;
; lapms11[1]                                                                                                                    ; 2       ;
; stms1[1]                                                                                                                      ; 2       ;
; lapms21[1]                                                                                                                    ; 2       ;
; lapms31[1]                                                                                                                    ; 2       ;
; ms1[1]                                                                                                                        ; 2       ;
; year1[1]                                                                                                                      ; 2       ;
; day1[1]                                                                                                                       ; 2       ;
; min1[1]                                                                                                                       ; 2       ;
; lapmin11[1]                                                                                                                   ; 2       ;
; stmin1[1]                                                                                                                     ; 2       ;
; lapmin31[1]                                                                                                                   ; 2       ;
; lapmin21[1]                                                                                                                   ; 2       ;
; almin1[1]                                                                                                                     ; 2       ;
; lapms11[0]                                                                                                                    ; 2       ;
; stms1[0]                                                                                                                      ; 2       ;
; lapms21[0]                                                                                                                    ; 2       ;
; lapms31[0]                                                                                                                    ; 2       ;
; ms1[0]                                                                                                                        ; 2       ;
; min1[0]                                                                                                                       ; 2       ;
; year1[0]                                                                                                                      ; 2       ;
; day1[0]                                                                                                                       ; 2       ;
; almin1[0]                                                                                                                     ; 2       ;
; lapmin11[0]                                                                                                                   ; 2       ;
; stmin1[0]                                                                                                                     ; 2       ;
; lapmin31[0]                                                                                                                   ; 2       ;
; lapmin21[0]                                                                                                                   ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[122]~199             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[110]~198             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[98]~197              ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[99]~196              ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[87]~195              ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[88]~194              ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[89]~193              ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[90]~192              ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[91]~191              ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[122]~141             ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~140             ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~139             ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~138             ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[113]~137             ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~136             ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~135             ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~134             ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~133             ; 2       ;
; lpm_divide:Mod16|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~49              ; 2       ;
; lpm_divide:Mod22|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~44              ; 2       ;
; lpm_divide:Mod18|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~49              ; 2       ;
; lpm_divide:Mod20|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~49              ; 2       ;
; lpm_divide:Mod7|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~44               ; 2       ;
; lpm_divide:Mod2|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|StageOut[15]~27               ; 2       ;
; lpm_divide:Mod2|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|StageOut[16]~26               ; 2       ;
; lpm_divide:Div12|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48              ; 2       ;
; lpm_divide:Div18|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48              ; 2       ;
; lpm_divide:Div14|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48              ; 2       ;
; lpm_divide:Div16|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48              ; 2       ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48               ; 2       ;
; lpm_divide:Mod15|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~70              ; 2       ;
; lpm_divide:Mod15|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[30]~69              ; 2       ;
; lpm_divide:Mod15|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[31]~68              ; 2       ;
; lpm_divide:Mod15|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[32]~67              ; 2       ;
; lpm_divide:Mod21|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~70              ; 2       ;
; lpm_divide:Mod21|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[30]~69              ; 2       ;
; lpm_divide:Mod21|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[31]~68              ; 2       ;
; lpm_divide:Mod21|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[32]~67              ; 2       ;
; lpm_divide:Mod17|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~70              ; 2       ;
; lpm_divide:Mod17|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[30]~69              ; 2       ;
; lpm_divide:Mod17|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[31]~68              ; 2       ;
; lpm_divide:Mod17|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[32]~67              ; 2       ;
; lpm_divide:Mod19|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~70              ; 2       ;
; lpm_divide:Mod19|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[30]~69              ; 2       ;
; lpm_divide:Mod19|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[31]~68              ; 2       ;
; lpm_divide:Mod19|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[32]~67              ; 2       ;
; lpm_divide:Mod6|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~70               ; 2       ;
; lpm_divide:Mod6|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[30]~69               ; 2       ;
; lpm_divide:Mod6|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[31]~68               ; 2       ;
; lpm_divide:Mod6|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[32]~67               ; 2       ;
; lpm_divide:Mod4|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~44               ; 2       ;
; lpm_divide:Mod23|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~49              ; 2       ;
; lpm_divide:Mod29|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~44              ; 2       ;
; lpm_divide:Mod27|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~49              ; 2       ;
; lpm_divide:Mod25|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~49              ; 2       ;
; lpm_divide:Mod13|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~44              ; 2       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[120]~230            ; 2       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~156            ; 2       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~155            ; 2       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~154            ; 2       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~153            ; 2       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~152            ; 2       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~151            ; 2       ;
; lpm_divide:Mod10|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[130]~150            ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~190             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~189             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~188             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~187             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~186             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~185             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~184             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[130]~183             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[111]~182             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[112]~181             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[113]~180             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~179             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~178             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~177             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~176             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[100]~175             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[101]~174             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[102]~173             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[103]~172             ; 2       ;
; lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[104]~171             ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~132             ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~131             ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~130             ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~129             ; 2       ;
; lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[130]~128             ; 2       ;
; lpm_divide:Mod2|lpm_divide_b8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_u2f:divider|StageOut[17]~25               ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[72]~134              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[73]~128              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[64]~127              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[74]~126              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[75]~125              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[76]~124              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[77]~123              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[65]~121              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[56]~120              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[66]~119              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[67]~118              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[68]~117              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[69]~116              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[57]~114              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[48]~113              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[58]~112              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[59]~111              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[60]~110              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[61]~109              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[49]~107              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[50]~106              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[51]~105              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[52]~104              ; 2       ;
; lpm_divide:Div8|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|StageOut[53]~103              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[45]~123              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[46]~122              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[47]~121              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[40]~119              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[41]~118              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[42]~117              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[35]~115              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[36]~114              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[37]~113              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[30]~111              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[31]~110              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[32]~109              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[25]~107              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[26]~106              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[27]~105              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[20]~103              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[21]~102              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[22]~101              ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[15]~99               ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[16]~98               ; 2       ;
; lpm_divide:Div9|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[17]~97               ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[120]~243            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[121]~242            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[122]~241            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[108]~232            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[109]~231            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[110]~230            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[111]~229            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[112]~228            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[113]~227            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~226            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~225            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~224            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~223            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[96]~222             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[97]~221             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[98]~220             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[99]~219             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[100]~218            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[101]~217            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[102]~216            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[103]~215            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[104]~214            ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[84]~213             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[85]~212             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[86]~211             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[87]~210             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[88]~209             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[89]~208             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[90]~207             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[91]~206             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[72]~205             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[73]~204             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[74]~203             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[75]~202             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[76]~201             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[77]~200             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[78]~199             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[60]~198             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[61]~197             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[62]~196             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[63]~195             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[64]~194             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[65]~193             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[48]~192             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[49]~191             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[50]~190             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[51]~189             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[52]~188             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[36]~187             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[37]~186             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[38]~185             ; 2       ;
; lpm_divide:Mod12|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[39]~184             ; 2       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[121]~218            ; 2       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[108]~217            ; 2       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[122]~216            ; 2       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~215            ; 2       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~214            ; 2       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~213            ; 2       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~212            ; 2       ;
; lpm_divide:Mod11|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~211            ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 4,716 / 47,787 ( 10 % ) ;
; C16 interconnects          ; 66 / 1,804 ( 4 % )      ;
; C4 interconnects           ; 2,418 / 31,272 ( 8 % )  ;
; Direct links               ; 1,170 / 47,787 ( 2 % )  ;
; Global clocks              ; 16 / 20 ( 80 % )        ;
; Local interconnects        ; 1,891 / 15,408 ( 12 % ) ;
; R24 interconnects          ; 103 / 1,775 ( 6 % )     ;
; R4 interconnects           ; 2,973 / 41,310 ( 7 % )  ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.94) ; Number of LABs  (Total = 291) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 19                            ;
; 2                                           ; 8                             ;
; 3                                           ; 4                             ;
; 4                                           ; 3                             ;
; 5                                           ; 6                             ;
; 6                                           ; 5                             ;
; 7                                           ; 6                             ;
; 8                                           ; 5                             ;
; 9                                           ; 3                             ;
; 10                                          ; 6                             ;
; 11                                          ; 4                             ;
; 12                                          ; 10                            ;
; 13                                          ; 15                            ;
; 14                                          ; 7                             ;
; 15                                          ; 19                            ;
; 16                                          ; 171                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.69) ; Number of LABs  (Total = 291) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 37                            ;
; 1 Clock                            ; 53                            ;
; 1 Clock enable                     ; 44                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 31                            ;
; 2 Clocks                           ; 32                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 12.93) ; Number of LABs  (Total = 291) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 18                            ;
; 2                                            ; 9                             ;
; 3                                            ; 3                             ;
; 4                                            ; 4                             ;
; 5                                            ; 7                             ;
; 6                                            ; 9                             ;
; 7                                            ; 4                             ;
; 8                                            ; 7                             ;
; 9                                            ; 6                             ;
; 10                                           ; 4                             ;
; 11                                           ; 8                             ;
; 12                                           ; 20                            ;
; 13                                           ; 22                            ;
; 14                                           ; 18                            ;
; 15                                           ; 32                            ;
; 16                                           ; 63                            ;
; 17                                           ; 11                            ;
; 18                                           ; 23                            ;
; 19                                           ; 8                             ;
; 20                                           ; 5                             ;
; 21                                           ; 2                             ;
; 22                                           ; 5                             ;
; 23                                           ; 0                             ;
; 24                                           ; 0                             ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.31) ; Number of LABs  (Total = 291) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 32                            ;
; 2                                               ; 18                            ;
; 3                                               ; 25                            ;
; 4                                               ; 12                            ;
; 5                                               ; 24                            ;
; 6                                               ; 19                            ;
; 7                                               ; 31                            ;
; 8                                               ; 20                            ;
; 9                                               ; 21                            ;
; 10                                              ; 28                            ;
; 11                                              ; 11                            ;
; 12                                              ; 13                            ;
; 13                                              ; 10                            ;
; 14                                              ; 5                             ;
; 15                                              ; 4                             ;
; 16                                              ; 11                            ;
; 17                                              ; 0                             ;
; 18                                              ; 2                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.72) ; Number of LABs  (Total = 291) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 13                            ;
; 3                                            ; 5                             ;
; 4                                            ; 13                            ;
; 5                                            ; 17                            ;
; 6                                            ; 13                            ;
; 7                                            ; 6                             ;
; 8                                            ; 16                            ;
; 9                                            ; 18                            ;
; 10                                           ; 14                            ;
; 11                                           ; 9                             ;
; 12                                           ; 15                            ;
; 13                                           ; 16                            ;
; 14                                           ; 21                            ;
; 15                                           ; 14                            ;
; 16                                           ; 16                            ;
; 17                                           ; 20                            ;
; 18                                           ; 13                            ;
; 19                                           ; 10                            ;
; 20                                           ; 10                            ;
; 21                                           ; 7                             ;
; 22                                           ; 4                             ;
; 23                                           ; 3                             ;
; 24                                           ; 2                             ;
; 25                                           ; 5                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 3                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 2                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 40        ; 0            ; 40        ; 0            ; 0            ; 40        ; 40        ; 0            ; 40        ; 40        ; 0            ; 28           ; 0            ; 0            ; 12           ; 0            ; 28           ; 12           ; 0            ; 0            ; 0            ; 28           ; 0            ; 0            ; 0            ; 0            ; 0            ; 40        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 40           ; 0         ; 40           ; 40           ; 0         ; 0         ; 40           ; 0         ; 0         ; 40           ; 12           ; 40           ; 40           ; 28           ; 40           ; 12           ; 28           ; 40           ; 40           ; 40           ; 12           ; 40           ; 40           ; 40           ; 40           ; 40           ; 0         ; 40           ; 40           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; seg1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LAPTIME1           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LAPTIME2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LAPTIME3           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STMODE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALRAM              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UPDOWN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mSELECT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sVALUE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIS24              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mENTER             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STSTART            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                      ;
+----------------------------+-----------------------------------+-------------------+
; Source Clock(s)            ; Destination Clock(s)              ; Delay Added in ns ;
+----------------------------+-----------------------------------+-------------------+
; mSELECT,STMODE             ; sVALUE,mSELECT,STMODE,setflag,clk ; 259.6             ;
; mSELECT                    ; mSELECT,STMODE                    ; 167.5             ;
; mENTER                     ; mSELECT,STMODE                    ; 122.3             ;
; clk                        ; mSELECT,STMODE                    ; 87.0              ;
; sVALUE,mSELECT,setflag,clk ; mSELECT,STMODE                    ; 78.3              ;
; sVALUE,mSELECT,setflag,clk ; clk                               ; 27.9              ;
; sVALUE                     ; mSELECT                           ; 11.7              ;
; sVALUE,mSELECT,setflag,clk ; sVALUE                            ; 11.4              ;
; mENTER,I/O                 ; mENTER                            ; 11.4              ;
; sVALUE,mSELECT,setflag,clk ; mSELECT                           ; 11.1              ;
; clk                        ; mENTER                            ; 10.9              ;
+----------------------------+-----------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; nmin[0]         ; min1[0]              ; 6.072             ;
; nmin[1]         ; min1[1]              ; 5.241             ;
; nhor[0]         ; hor1[0]              ; 4.762             ;
; nmin[1]         ; min2[0]              ; 4.525             ;
; nhor[1]         ; hor1[1]              ; 4.506             ;
; nmin[2]         ; min2[0]              ; 4.358             ;
; nhor[3]         ; hor1[0]              ; 4.107             ;
; nmin[3]         ; min1[3]              ; 4.073             ;
; nmin[3]         ; min2[0]              ; 4.013             ;
; nmin[4]         ; min2[0]              ; 3.993             ;
; nmin[2]         ; min1[2]              ; 3.951             ;
; nhor[2]         ; hor1[2]              ; 3.905             ;
; nmin[4]         ; min2[2]              ; 3.854             ;
; nmin[5]         ; min2[2]              ; 3.852             ;
; nmin[3]         ; min2[2]              ; 3.763             ;
; nhor[2]         ; hor2[1]              ; 3.704             ;
; nhor[4]         ; hor2[1]              ; 3.574             ;
; nhor[2]         ; hor1[1]              ; 3.512             ;
; nhor[2]         ; hor1[0]              ; 3.505             ;
; nhor[3]         ; hor2[1]              ; 3.492             ;
; nmin[5]         ; min1[3]              ; 3.482             ;
; nmin[5]         ; min1[2]              ; 3.480             ;
; nmin[3]         ; min1[2]              ; 3.473             ;
; nmin[5]         ; min1[1]              ; 3.471             ;
; nmin[3]         ; min1[1]              ; 3.464             ;
; nmin[1]         ; min1[3]              ; 3.453             ;
; nmin[1]         ; min1[2]              ; 3.451             ;
; nhor[3]         ; hor1[3]              ; 3.424             ;
; nhor[4]         ; hor1[0]              ; 3.423             ;
; nmin[4]         ; min1[3]              ; 3.342             ;
; nmin[4]         ; min1[2]              ; 3.340             ;
; nmin[4]         ; min1[1]              ; 3.331             ;
; nhor[1]         ; hor1[0]              ; 3.325             ;
; nhor[2]         ; hor2[0]              ; 3.309             ;
; nmin[2]         ; min1[3]              ; 3.283             ;
; nhor[3]         ; hor1[1]              ; 3.275             ;
; nmin[2]         ; min1[1]              ; 3.272             ;
; sthor[0]        ; sthor1[0]            ; 3.265             ;
; nhor[1]         ; hor2[0]              ; 3.249             ;
; nmin[4]         ; min2[1]              ; 3.222             ;
; nhor[4]         ; hor2[0]              ; 3.175             ;
; nhor[3]         ; hor2[0]              ; 3.150             ;
; nhor[3]         ; hor1[2]              ; 3.113             ;
; sVALUE          ; nsec[1]              ; 3.062             ;
; sVALUE          ; nsec[0]              ; 3.038             ;
; sVALUE          ; nsec[4]              ; 3.035             ;
; nmin[5]         ; min2[1]              ; 3.034             ;
; sVALUE          ; nsec[5]              ; 3.018             ;
; nhor[2]         ; hor1[3]              ; 3.005             ;
; sVALUE          ; nms[0]               ; 3.004             ;
; nmin[3]         ; min2[1]              ; 2.997             ;
; sVALUE          ; nsec[3]              ; 2.989             ;
; sVALUE          ; nsec[2]              ; 2.988             ;
; alhor[0]        ; alhor1[0]            ; 2.988             ;
; sVALUE          ; nms[6]               ; 2.985             ;
; sVALUE          ; nms[1]               ; 2.970             ;
; sVALUE          ; nms[2]               ; 2.957             ;
; sVALUE          ; nms[5]               ; 2.957             ;
; lapmin3[0]      ; lapmin31[0]          ; 2.923             ;
; laphor3[0]      ; laphor31[0]          ; 2.915             ;
; nhor[4]         ; hor1[1]              ; 2.902             ;
; sVALUE          ; nms[4]               ; 2.898             ;
; sVALUE          ; nmon[0]              ; 2.882             ;
; sVALUE          ; nmon[3]              ; 2.842             ;
; sVALUE          ; nmon[2]              ; 2.841             ;
; nhor[1]         ; hor1[2]              ; 2.841             ;
; sVALUE          ; nmon[1]              ; 2.839             ;
; setflag         ; nyear[0]             ; 2.822             ;
; sVALUE          ; nday[2]              ; 2.811             ;
; nmin[2]         ; min2[1]              ; 2.803             ;
; sVALUE          ; nday[4]              ; 2.800             ;
; STMODE          ; nFND4[2]             ; 2.799             ;
; stmin[0]        ; stmin1[0]            ; 2.764             ;
; nhor[4]         ; hor1[2]              ; 2.739             ;
; STMODE          ; nFND4[3]             ; 2.731             ;
; sVALUE          ; nms[3]               ; 2.714             ;
; lapsec1[0]      ; lapsec11[0]          ; 2.702             ;
; setflag         ; nsec[0]              ; 2.693             ;
; nmin[5]         ; min2[0]              ; 2.693             ;
; setflag         ; nyear[1]             ; 2.682             ;
; sVALUE          ; nyear[0]             ; 2.671             ;
; sVALUE          ; nyear[1]             ; 2.643             ;
; setflag         ; nday[1]              ; 2.618             ;
; nMODE[2]        ; nFND4[3]             ; 2.617             ;
; sVALUE          ; nyear[8]             ; 2.614             ;
; sVALUE          ; nyear[7]             ; 2.613             ;
; setflag         ; nyear[5]             ; 2.610             ;
; sVALUE          ; nyear[2]             ; 2.598             ;
; almin[0]        ; almin1[0]            ; 2.548             ;
; sVALUE          ; nyear[11]            ; 2.547             ;
; setflag         ; nsec[1]              ; 2.532             ;
; setflag         ; nsec[4]              ; 2.523             ;
; nhor[1]         ; hor1[3]              ; 2.496             ;
; setflag         ; nyear[2]             ; 2.494             ;
; lapms1[0]       ; lapms11[0]           ; 2.474             ;
; sVALUE          ; nday[1]              ; 2.438             ;
; setflag         ; nday[2]              ; 2.425             ;
; stms[0]         ; stms1[0]             ; 2.424             ;
; stsec[0]        ; stsec1[0]            ; 2.423             ;
; setflag         ; nmon[0]              ; 2.408             ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Dec 10 18:12:26 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Timer -c Timer
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "Timer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 332 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Timer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "sec[2]~head_lut|combout"
    Warning (332126): Node "setsec[2]~head_lut|datad"
    Warning (332126): Node "setsec[2]~head_lut|combout"
    Warning (332126): Node "sec[2]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "sec[5]~head_lut|combout"
    Warning (332126): Node "setsec[5]~head_lut|datad"
    Warning (332126): Node "setsec[5]~head_lut|combout"
    Warning (332126): Node "sec[5]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "sec[4]~head_lut|combout"
    Warning (332126): Node "setsec[4]~head_lut|datad"
    Warning (332126): Node "setsec[4]~head_lut|combout"
    Warning (332126): Node "sec[4]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "sec[3]~head_lut|combout"
    Warning (332126): Node "setsec[3]~head_lut|datad"
    Warning (332126): Node "setsec[3]~head_lut|combout"
    Warning (332126): Node "sec[3]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "ms[4]~head_lut|combout"
    Warning (332126): Node "setms[4]~head_lut|datad"
    Warning (332126): Node "setms[4]~head_lut|combout"
    Warning (332126): Node "ms[4]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "ms[3]~head_lut|combout"
    Warning (332126): Node "setms[3]~head_lut|datad"
    Warning (332126): Node "setms[3]~head_lut|combout"
    Warning (332126): Node "ms[3]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "ms[2]~head_lut|combout"
    Warning (332126): Node "setms[2]~head_lut|datad"
    Warning (332126): Node "setms[2]~head_lut|combout"
    Warning (332126): Node "ms[2]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "ms[5]~head_lut|combout"
    Warning (332126): Node "setms[5]~head_lut|datad"
    Warning (332126): Node "setms[5]~head_lut|combout"
    Warning (332126): Node "ms[5]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "ms[6]~head_lut|combout"
    Warning (332126): Node "setms[6]~head_lut|datad"
    Warning (332126): Node "setms[6]~head_lut|combout"
    Warning (332126): Node "ms[6]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "ms[1]~head_lut|combout"
    Warning (332126): Node "setms[1]~head_lut|datad"
    Warning (332126): Node "setms[1]~head_lut|combout"
    Warning (332126): Node "ms[1]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "day[0]~head_lut|combout"
    Warning (332126): Node "setday[0]~head_lut|datad"
    Warning (332126): Node "setday[0]~head_lut|combout"
    Warning (332126): Node "day[0]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "mday[0]|combout"
    Warning (332126): Node "mday[0]~14|datac"
    Warning (332126): Node "mday[0]~14|combout"
    Warning (332126): Node "mday[0]|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "year[6]~head_lut|combout"
    Warning (332126): Node "setyear[6]~head_lut|datad"
    Warning (332126): Node "setyear[6]~head_lut|combout"
    Warning (332126): Node "year[6]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "year[11]~head_lut|combout"
    Warning (332126): Node "setyear[11]~head_lut|datad"
    Warning (332126): Node "setyear[11]~head_lut|combout"
    Warning (332126): Node "year[11]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "year[10]~head_lut|combout"
    Warning (332126): Node "setyear[10]~head_lut|datad"
    Warning (332126): Node "setyear[10]~head_lut|combout"
    Warning (332126): Node "year[10]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "year[9]~head_lut|combout"
    Warning (332126): Node "setyear[9]~head_lut|datad"
    Warning (332126): Node "setyear[9]~head_lut|combout"
    Warning (332126): Node "year[9]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "year[8]~head_lut|combout"
    Warning (332126): Node "setyear[8]~head_lut|datad"
    Warning (332126): Node "setyear[8]~head_lut|combout"
    Warning (332126): Node "year[8]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "year[7]~head_lut|combout"
    Warning (332126): Node "setyear[7]~head_lut|datad"
    Warning (332126): Node "setyear[7]~head_lut|combout"
    Warning (332126): Node "year[7]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "mon[1]~head_lut|combout"
    Warning (332126): Node "setmon[1]~head_lut|datad"
    Warning (332126): Node "setmon[1]~head_lut|combout"
    Warning (332126): Node "mon[1]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "mon[0]~head_lut|combout"
    Warning (332126): Node "setmon[0]~head_lut|datad"
    Warning (332126): Node "setmon[0]~head_lut|combout"
    Warning (332126): Node "mon[0]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "mon[3]~head_lut|combout"
    Warning (332126): Node "setmon[3]~head_lut|datad"
    Warning (332126): Node "setmon[3]~head_lut|combout"
    Warning (332126): Node "mon[3]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "mon[2]~head_lut|combout"
    Warning (332126): Node "setmon[2]~head_lut|datad"
    Warning (332126): Node "setmon[2]~head_lut|combout"
    Warning (332126): Node "mon[2]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "day[1]~head_lut|combout"
    Warning (332126): Node "setday[1]~head_lut|datad"
    Warning (332126): Node "setday[1]~head_lut|combout"
    Warning (332126): Node "day[1]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "day[4]~head_lut|combout"
    Warning (332126): Node "setday[4]~head_lut|datad"
    Warning (332126): Node "setday[4]~head_lut|combout"
    Warning (332126): Node "day[4]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "min[4]~head_lut|combout"
    Warning (332126): Node "setmin[4]~head_lut|datad"
    Warning (332126): Node "setmin[4]~head_lut|combout"
    Warning (332126): Node "min[4]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "min[5]~head_lut|combout"
    Warning (332126): Node "setmin[5]~head_lut|datad"
    Warning (332126): Node "setmin[5]~head_lut|combout"
    Warning (332126): Node "min[5]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "hor[4]~head_lut|combout"
    Warning (332126): Node "sethor[4]~head_lut|datad"
    Warning (332126): Node "sethor[4]~head_lut|combout"
    Warning (332126): Node "hor[4]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "day[3]~head_lut|combout"
    Warning (332126): Node "setday[3]~head_lut|datad"
    Warning (332126): Node "setday[3]~head_lut|combout"
    Warning (332126): Node "day[3]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "day[2]~head_lut|combout"
    Warning (332126): Node "setday[2]~head_lut|datad"
    Warning (332126): Node "setday[2]~head_lut|combout"
    Warning (332126): Node "day[2]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "min[2]~head_lut|combout"
    Warning (332126): Node "setmin[2]~head_lut|datad"
    Warning (332126): Node "setmin[2]~head_lut|combout"
    Warning (332126): Node "min[2]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "min[0]~head_lut|combout"
    Warning (332126): Node "setmin[0]~head_lut|datad"
    Warning (332126): Node "setmin[0]~head_lut|combout"
    Warning (332126): Node "min[0]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "min[1]~head_lut|combout"
    Warning (332126): Node "setmin[1]~head_lut|datad"
    Warning (332126): Node "setmin[1]~head_lut|combout"
    Warning (332126): Node "min[1]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "min[3]~head_lut|combout"
    Warning (332126): Node "setmin[3]~head_lut|datad"
    Warning (332126): Node "setmin[3]~head_lut|combout"
    Warning (332126): Node "min[3]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "hor[3]~head_lut|combout"
    Warning (332126): Node "sethor[3]~head_lut|datad"
    Warning (332126): Node "sethor[3]~head_lut|combout"
    Warning (332126): Node "hor[3]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "hor[1]~head_lut|combout"
    Warning (332126): Node "sethor[1]~head_lut|datad"
    Warning (332126): Node "sethor[1]~head_lut|combout"
    Warning (332126): Node "hor[1]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "ms[0]~head_lut|combout"
    Warning (332126): Node "setms[0]~head_lut|datad"
    Warning (332126): Node "setms[0]~head_lut|combout"
    Warning (332126): Node "ms[0]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "setsec[0]~head_lut|combout"
    Warning (332126): Node "sec[0]~head_lut|datad"
    Warning (332126): Node "sec[0]~head_lut|combout"
    Warning (332126): Node "setsec[0]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "sec[1]~head_lut|combout"
    Warning (332126): Node "setsec[1]~head_lut|datad"
    Warning (332126): Node "setsec[1]~head_lut|combout"
    Warning (332126): Node "sec[1]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "sethor[0]~head_lut|combout"
    Warning (332126): Node "hor[0]~head_lut|datad"
    Warning (332126): Node "hor[0]~head_lut|combout"
    Warning (332126): Node "sethor[0]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "setyear[4]~head_lut|combout"
    Warning (332126): Node "year[4]~head_lut|datad"
    Warning (332126): Node "year[4]~head_lut|combout"
    Warning (332126): Node "setyear[4]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "setyear[3]~head_lut|combout"
    Warning (332126): Node "year[3]~head_lut|datad"
    Warning (332126): Node "year[3]~head_lut|combout"
    Warning (332126): Node "setyear[3]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "setyear[2]~head_lut|combout"
    Warning (332126): Node "year[2]~head_lut|datad"
    Warning (332126): Node "year[2]~head_lut|combout"
    Warning (332126): Node "setyear[2]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "setyear[1]~head_lut|combout"
    Warning (332126): Node "year[1]~head_lut|datad"
    Warning (332126): Node "year[1]~head_lut|combout"
    Warning (332126): Node "setyear[1]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "hor[2]~head_lut|combout"
    Warning (332126): Node "sethor[2]~head_lut|datad"
    Warning (332126): Node "sethor[2]~head_lut|combout"
    Warning (332126): Node "hor[2]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "setyear[0]~head_lut|combout"
    Warning (332126): Node "year[0]~head_lut|datad"
    Warning (332126): Node "year[0]~head_lut|combout"
    Warning (332126): Node "setyear[0]~head_lut|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "year[5]~head_lut|combout"
    Warning (332126): Node "setyear[5]~head_lut|datad"
    Warning (332126): Node "setyear[5]~head_lut|combout"
    Warning (332126): Node "year[5]~head_lut|datad"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: ms[1]~head_lut|datac  to: setms[1]~head_lut|combout
    Info (332098): From: ms[2]~head_lut|datac  to: setms[2]~head_lut|combout
    Info (332098): From: ms[3]~head_lut|datac  to: setms[3]~head_lut|combout
    Info (332098): From: ms[4]~head_lut|datac  to: setms[4]~head_lut|combout
    Info (332098): From: ms[5]~head_lut|datac  to: setms[5]~head_lut|combout
    Info (332098): From: ms[6]~head_lut|datac  to: setms[6]~head_lut|combout
    Info (332098): From: setms[1]~head_lut|datac  to: ms[1]~head_lut|combout
    Info (332098): From: setms[2]~head_lut|datac  to: ms[2]~head_lut|combout
    Info (332098): From: setms[3]~head_lut|datac  to: ms[3]~head_lut|combout
    Info (332098): From: setms[4]~head_lut|datac  to: ms[4]~head_lut|combout
    Info (332098): From: setms[5]~head_lut|datac  to: ms[5]~head_lut|combout
    Info (332098): From: setms[6]~head_lut|datac  to: ms[6]~head_lut|combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ms[1]~_emulated
        Info (176357): Destination node ms[2]~_emulated
        Info (176357): Destination node ms[3]~_emulated
        Info (176357): Destination node ms[4]~_emulated
        Info (176357): Destination node ms[5]~_emulated
        Info (176357): Destination node ms[6]~_emulated
Info (176353): Automatically promoted node setflag 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ms[6]~head_lut
        Info (176357): Destination node ms[5]~head_lut
        Info (176357): Destination node ms[4]~head_lut
        Info (176357): Destination node ms[3]~head_lut
        Info (176357): Destination node ms[2]~head_lut
        Info (176357): Destination node ms[1]~head_lut
        Info (176357): Destination node min[0]~head_lut
        Info (176357): Destination node min[1]~head_lut
        Info (176357): Destination node min[2]~head_lut
        Info (176357): Destination node min[3]~head_lut
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node process_2~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node process_2~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node process_2~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node nFND4[0]~12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node lapsec12[0]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node lapsec22[0]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node lapsec32[0]~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node stsec2[0]~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node hor2[0]~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node laphor12[0]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node laphor22[0]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node lapmin32[0]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node process_2~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node stmin1[3]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:09
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:20
Info (170193): Fitter routing operations beginning
Info (170089): 1e+03 ns of routing delay (approximately 3.3% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:49
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info: Quartus II 32-bit Fitter was successful. 0 errors, 235 warnings
    Info: Peak virtual memory: 410 megabytes
    Info: Processing ended: Mon Dec 10 18:14:43 2012
    Info: Elapsed time: 00:02:17
    Info: Total CPU time (on all processors): 00:02:08


