Fitter report for Hermes
Sat Dec 01 09:34:04 2012
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |Hermes|receiver:MDC[1].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM
 30. |Hermes|receiver:MDC[2].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM
 31. |Hermes|receiver:MDC[0].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM
 32. |Hermes|receiver:MDC[3].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM
 33. Fitter DSP Block Usage Summary
 34. DSP Block Details
 35. Interconnect Usage Summary
 36. LAB Logic Elements
 37. LAB-wide Signals
 38. LAB Signals Sourced
 39. LAB Signals Sourced Out
 40. LAB Distinct Inputs
 41. I/O Rules Summary
 42. I/O Rules Details
 43. I/O Rules Matrix
 44. Fitter Device Options
 45. Operating Settings and Conditions
 46. Estimated Delay Added for Hold Timing Summary
 47. Estimated Delay Added for Hold Timing Details
 48. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sat Dec 01 09:34:03 2012         ;
; Quartus II 32-bit Version          ; 11.1 Build 259 01/25/2012 SP 2 SJ Web Edition ;
; Revision Name                      ; Hermes                                        ;
; Top-level Entity Name              ; Hermes                                        ;
; Family                             ; Cyclone III                                   ;
; Device                             ; EP3C40Q240C8                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 39,336 / 39,600 ( 99 % )                      ;
;     Total combinational functions  ; 32,793 / 39,600 ( 83 % )                      ;
;     Dedicated logic registers      ; 32,456 / 39,600 ( 82 % )                      ;
; Total registers                    ; 32456                                         ;
; Total pins                         ; 119 / 129 ( 92 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 562,800 / 1,161,216 ( 48 % )                  ;
; Embedded Multiplier 9-bit elements ; 104 / 252 ( 41 % )                            ;
; Total PLLs                         ; 4 / 4 ( 100 % )                               ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP3C40Q240C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM             ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; On                  ; Off                                   ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS        ;                                       ;
; SDO Pin                                                                    ; On                  ;                                       ;
; SCE Pin                                                                    ; On                  ;                                       ;
; DCLK Pin                                                                   ; On                  ;                                       ;
; Data[0] Pin                                                                ; On                  ;                                       ;
; Optimize Multi-Corner Timing                                               ; On                  ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                  ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                  ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                  ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit        ; Auto Fit                              ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Maximum number of global clocks allowed                                    ; -1                  ; -1 (Unlimited)                        ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------+
; I/O Assignment Warnings                                   ;
+----------------------------------+------------------------+
; Pin Name                         ; Reason                 ;
+----------------------------------+------------------------+
; CBCLK                            ; Missing drive strength ;
; CLRCIN                           ; Missing drive strength ;
; CDIN                             ; Missing drive strength ;
; Status_LED                       ; Missing drive strength ;
; FPGA_PTT                         ; Missing drive strength ;
; CMCLK                            ; Missing drive strength ;
; CLRCOUT                          ; Missing drive strength ;
; ATTN_CLK                         ; Missing drive strength ;
; ATTN_DATA                        ; Missing drive strength ;
; ATTN_LE                          ; Missing drive strength ;
; RAND                             ; Missing drive strength ;
; PGA                              ; Missing drive strength ;
; DITH                             ; Missing drive strength ;
; SHDN                             ; Missing drive strength ;
; USEROUT0                         ; Missing drive strength ;
; USEROUT1                         ; Missing drive strength ;
; USEROUT2                         ; Missing drive strength ;
; USEROUT3                         ; Missing drive strength ;
; USEROUT4                         ; Missing drive strength ;
; USEROUT5                         ; Missing drive strength ;
; USEROUT6                         ; Missing drive strength ;
; FPGA_PLL                         ; Missing drive strength ;
; CMODE                            ; Missing drive strength ;
; nCS                              ; Missing drive strength ;
; MOSI                             ; Missing drive strength ;
; SSCK                             ; Missing drive strength ;
; DAC_ALC                          ; Missing drive strength ;
; DACD[0]                          ; Missing drive strength ;
; DACD[1]                          ; Missing drive strength ;
; DACD[2]                          ; Missing drive strength ;
; DACD[3]                          ; Missing drive strength ;
; DACD[4]                          ; Missing drive strength ;
; DACD[5]                          ; Missing drive strength ;
; DACD[6]                          ; Missing drive strength ;
; DACD[7]                          ; Missing drive strength ;
; DACD[8]                          ; Missing drive strength ;
; DACD[9]                          ; Missing drive strength ;
; DACD[10]                         ; Missing drive strength ;
; DACD[11]                         ; Missing drive strength ;
; DACD[12]                         ; Missing drive strength ;
; DACD[13]                         ; Missing drive strength ;
; SPI_SDO                          ; Missing drive strength ;
; SPI_SCK                          ; Missing drive strength ;
; ADCMOSI                          ; Missing drive strength ;
; ADCCLK                           ; Missing drive strength ;
; nADCCS                           ; Missing drive strength ;
; IO1                              ; Missing drive strength ;
; DEBUG_LED1                       ; Missing drive strength ;
; DEBUG_LED2                       ; Missing drive strength ;
; DEBUG_LED3                       ; Missing drive strength ;
; DEBUG_LED4                       ; Missing drive strength ;
; DEBUG_LED5                       ; Missing drive strength ;
; DEBUG_LED6                       ; Missing drive strength ;
; DEBUG_LED7                       ; Missing drive strength ;
; DEBUG_LED8                       ; Missing drive strength ;
; DEBUG_LED9                       ; Missing drive strength ;
; DEBUG_LED10                      ; Missing drive strength ;
; PHY_TX[0]                        ; Missing drive strength ;
; PHY_TX[1]                        ; Missing drive strength ;
; PHY_TX[2]                        ; Missing drive strength ;
; PHY_TX[3]                        ; Missing drive strength ;
; PHY_TX_CLOCK                     ; Missing drive strength ;
; PHY_TX_EN                        ; Missing drive strength ;
; J15_5                            ; Missing drive strength ;
; J15_6                            ; Missing drive strength ;
; PHY_MDC                          ; Missing drive strength ;
; PHY_RESET_N                      ; Missing drive strength ;
; SCK                              ; Missing drive strength ;
; SI                               ; Missing drive strength ;
; CS                               ; Missing drive strength ;
; NCONFIG                          ; Missing drive strength ;
; cycloneii_asmiblock2~ALTERA_DCLK ; Missing drive strength ;
; cycloneii_asmiblock2~ALTERA_SCE  ; Missing drive strength ;
; cycloneii_asmiblock2~ALTERA_SDO  ; Missing drive strength ;
; PHY_MDIO                         ; Missing drive strength ;
+----------------------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                         ;
+----------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Node                                         ; Action          ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                                 ; Destination Port ; Destination Port Name ;
+----------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Rx_MAC:Rx_MAC_inst|IP_lease[1]               ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[1]               ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[1]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[1]~_Duplicate_1  ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[1]~_Duplicate_1  ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[1]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[2]               ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[2]               ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[2]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[2]~_Duplicate_1  ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[2]~_Duplicate_1  ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[2]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[3]               ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[3]               ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[3]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[3]~_Duplicate_1  ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[3]~_Duplicate_1  ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[3]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[4]               ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[4]               ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[4]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[4]~_Duplicate_1  ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[4]~_Duplicate_1  ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[4]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[5]               ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[5]               ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[5]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[5]~_Duplicate_1  ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[5]~_Duplicate_1  ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[5]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[6]               ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[6]               ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[6]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[6]~_Duplicate_1  ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[6]~_Duplicate_1  ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[6]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[7]               ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[7]               ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[7]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[7]~_Duplicate_1  ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[7]~_Duplicate_1  ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[7]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[8]               ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[8]               ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[8]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[8]~_Duplicate_1  ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[8]~_Duplicate_1  ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[8]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[9]               ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[9]               ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[9]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[9]~_Duplicate_1  ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[9]~_Duplicate_1  ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[9]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[10]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[10]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[10]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[10]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[10]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[10]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[11]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[11]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[11]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[11]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[11]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[11]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[12]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[12]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[12]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[12]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[12]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[12]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[13]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[13]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[13]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[13]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[13]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[13]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[14]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[14]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[14]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[14]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[14]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[14]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[15]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[15]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[15]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[15]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[15]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[15]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[16]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[16]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[16]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[16]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[16]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[16]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[17]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[17]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[17]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[17]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[17]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[17]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[18]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[18]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[18]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[18]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[18]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[18]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[19]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[19]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[19]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[19]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[19]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[19]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[20]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[20]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[20]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[20]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[20]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[20]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[21]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[21]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[21]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[21]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[21]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[21]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[22]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[22]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[22]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[22]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[22]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[22]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[23]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[23]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[23]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[23]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[23]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[23]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[24]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[24]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[24]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[24]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[24]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[24]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[25]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[25]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[25]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[25]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[25]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[25]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[26]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[26]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[26]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[26]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[26]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[26]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[27]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[27]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[27]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[27]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[27]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[27]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[28]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[28]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[28]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[28]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[28]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[28]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[29]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[29]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[29]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[29]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[29]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[29]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[30]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[30]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[30]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[30]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[30]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[30]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[31]              ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[31]              ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[31]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[31]~_Duplicate_1 ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[31]~_Duplicate_1 ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[31]~_Duplicate_2     ; Q                ;                       ;
; cdc_sync:freq0|sigb[0]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[0]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[0]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq0|sigb[0]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[0]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[0]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq0|sigb[1]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[1]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[1]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq0|sigb[1]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[1]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[1]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq0|sigb[2]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[2]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[2]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq0|sigb[2]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[2]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[2]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq0|sigb[3]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[3]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[3]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq0|sigb[3]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[3]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[3]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq0|sigb[4]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[4]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[4]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq0|sigb[4]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[4]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[4]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq0|sigb[5]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[5]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[5]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq0|sigb[5]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[5]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[5]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq0|sigb[6]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[6]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[6]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq0|sigb[6]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[6]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[6]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq0|sigb[7]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[7]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[7]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq0|sigb[7]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[7]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[7]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq0|sigb[8]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[8]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[8]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq0|sigb[8]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[8]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[8]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq0|sigb[9]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[9]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[9]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq0|sigb[9]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[9]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[9]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq0|sigb[10]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[10]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[10]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[10]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[10]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[10]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[11]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[11]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[11]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[11]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[11]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[11]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[12]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[12]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[12]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[12]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[12]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[12]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[13]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[13]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[13]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[13]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[13]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[13]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[14]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[14]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[14]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[14]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[14]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[14]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[15]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[15]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[15]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[15]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[15]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[15]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[16]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[16]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[16]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[16]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[16]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[16]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[17]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[17]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[17]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[17]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[17]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[17]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[18]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[18]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[18]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[18]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[18]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[18]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[19]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[19]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[19]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[19]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[19]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[19]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[20]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[20]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[20]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[20]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[20]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[20]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[21]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[21]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[21]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[21]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[21]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[21]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[22]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[22]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[22]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[22]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[22]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[22]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[23]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[23]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[23]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[23]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[23]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[23]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[24]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[24]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[24]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[24]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[24]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[24]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[25]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[25]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[25]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[25]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[25]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[25]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[26]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[26]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[26]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[26]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[26]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[26]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[27]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[27]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[27]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[27]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[27]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[27]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[28]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[28]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[28]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[28]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[28]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[28]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[29]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[29]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[29]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[29]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[29]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[29]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[30]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[30]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[30]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[30]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[30]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[30]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq0|sigb[31]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[31]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[31]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq0|sigb[31]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq0|sigb[31]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq0|sigb[31]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[0]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[0]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[0]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq1|sigb[0]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[0]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[0]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq1|sigb[1]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[1]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[1]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq1|sigb[1]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[1]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[1]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq1|sigb[2]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[2]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[2]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq1|sigb[2]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[2]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[2]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq1|sigb[3]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[3]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[3]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq1|sigb[3]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[3]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[3]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq1|sigb[4]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[4]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[4]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq1|sigb[4]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[4]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[4]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq1|sigb[5]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[5]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[5]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq1|sigb[5]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[5]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[5]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq1|sigb[6]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[6]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[6]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq1|sigb[6]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[6]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[6]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq1|sigb[7]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[7]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[7]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq1|sigb[7]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[7]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[7]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq1|sigb[8]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[8]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[8]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq1|sigb[8]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[8]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[8]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq1|sigb[9]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[9]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[9]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq1|sigb[9]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[9]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[9]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq1|sigb[10]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[10]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[10]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[10]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[10]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[10]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[11]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[11]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[11]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[11]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[11]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[11]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[12]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[12]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[12]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[12]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[12]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[12]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[13]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[13]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[13]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[13]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[13]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[13]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[14]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[14]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[14]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[14]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[14]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[14]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[15]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[15]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[15]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[15]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[15]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[15]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[16]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[16]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[16]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[16]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[16]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[16]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[17]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[17]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[17]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[17]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[17]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[17]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[18]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[18]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[18]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[18]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[18]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[18]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[19]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[19]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[19]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[19]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[19]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[19]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[20]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[20]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[20]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[20]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[20]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[20]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[21]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[21]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[21]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[21]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[21]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[21]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[22]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[22]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[22]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[22]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[22]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[22]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[23]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[23]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[23]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[23]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[23]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[23]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[24]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[24]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[24]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[24]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[24]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[24]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[25]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[25]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[25]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[25]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[25]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[25]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[26]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[26]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[26]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[26]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[26]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[26]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[27]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[27]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[27]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[27]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[27]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[27]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[28]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[28]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[28]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[28]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[28]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[28]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[29]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[29]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[29]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[29]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[29]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[29]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[30]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[30]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[30]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[30]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[30]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[30]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq1|sigb[31]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[31]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[31]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq1|sigb[31]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq1|sigb[31]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq1|sigb[31]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[0]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[0]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[0]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq2|sigb[0]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[0]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[0]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq2|sigb[1]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[1]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[1]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq2|sigb[1]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[1]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[1]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq2|sigb[2]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[2]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[2]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq2|sigb[2]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[2]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[2]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq2|sigb[3]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[3]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[3]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq2|sigb[3]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[3]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[3]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq2|sigb[4]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[4]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[4]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq2|sigb[4]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[4]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[4]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq2|sigb[5]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[5]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[5]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq2|sigb[5]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[5]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[5]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq2|sigb[6]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[6]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[6]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq2|sigb[6]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[6]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[6]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq2|sigb[7]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[7]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[7]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq2|sigb[7]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[7]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[7]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq2|sigb[8]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[8]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[8]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq2|sigb[8]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[8]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[8]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq2|sigb[9]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[9]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[9]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq2|sigb[9]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[9]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[9]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq2|sigb[10]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[10]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[10]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[10]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[10]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[10]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[11]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[11]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[11]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[11]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[11]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[11]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[12]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[12]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[12]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[12]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[12]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[12]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[13]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[13]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[13]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[13]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[13]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[13]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[14]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[14]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[14]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[14]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[14]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[14]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[15]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[15]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[15]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[15]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[15]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[15]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[16]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[16]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[16]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[16]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[16]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[16]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[17]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[17]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[17]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[17]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[17]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[17]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[18]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[18]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[18]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[18]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[18]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[18]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[19]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[19]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[19]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[19]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[19]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[19]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[20]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[20]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[20]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[20]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[20]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[20]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[21]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[21]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[21]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[21]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[21]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[21]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[22]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[22]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[22]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[22]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[22]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[22]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[23]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[23]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[23]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[23]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[23]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[23]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[24]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[24]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[24]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[24]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[24]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[24]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[25]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[25]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[25]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[25]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[25]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[25]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[26]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[26]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[26]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[26]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[26]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[26]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[27]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[27]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[27]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[27]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[27]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[27]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[28]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[28]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[28]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[28]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[28]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[28]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[29]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[29]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[29]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[29]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[29]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[29]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[30]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[30]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[30]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[30]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[30]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[30]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq2|sigb[31]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[31]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[31]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq2|sigb[31]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq2|sigb[31]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq2|sigb[31]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[0]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[0]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[0]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq3|sigb[0]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[0]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[0]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq3|sigb[1]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[1]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[1]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq3|sigb[1]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[1]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[1]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq3|sigb[2]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[2]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[2]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq3|sigb[2]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[2]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[2]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq3|sigb[3]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[3]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[3]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq3|sigb[3]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[3]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[3]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq3|sigb[4]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[4]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[4]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq3|sigb[4]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[4]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[4]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq3|sigb[5]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[5]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[5]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq3|sigb[5]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[5]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[5]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq3|sigb[6]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[6]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[6]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq3|sigb[6]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[6]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[6]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq3|sigb[7]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[7]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[7]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq3|sigb[7]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[7]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[7]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq3|sigb[8]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[8]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[8]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq3|sigb[8]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[8]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[8]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq3|sigb[9]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[9]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[9]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq3|sigb[9]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[9]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[9]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq3|sigb[10]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[10]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[10]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[10]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[10]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[10]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[11]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[11]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[11]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[11]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[11]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[11]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[12]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[12]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[12]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[12]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[12]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[12]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[13]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[13]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[13]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[13]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[13]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[13]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[14]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[14]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[14]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[14]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[14]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[14]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[15]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[15]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[15]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[15]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[15]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[15]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[16]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[16]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[16]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[16]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[16]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[16]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[17]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[17]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[17]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[17]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[17]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[17]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[18]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[18]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[18]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[18]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[18]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[18]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[19]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[19]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[19]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[19]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[19]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[19]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[20]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[20]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[20]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[20]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[20]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[20]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[21]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[21]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[21]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[21]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[21]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[21]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[22]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[22]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[22]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[22]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[22]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[22]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[23]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[23]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[23]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[23]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[23]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[23]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[24]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[24]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[24]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[24]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[24]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[24]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[25]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[25]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[25]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[25]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[25]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[25]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[26]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[26]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[26]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[26]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[26]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[26]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[27]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[27]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[27]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[27]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[27]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[27]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[28]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[28]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[28]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[28]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[28]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[28]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[29]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[29]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[29]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[29]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[29]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[29]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[30]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[30]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[30]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[30]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[30]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[30]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq3|sigb[31]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[31]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[31]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq3|sigb[31]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq3|sigb[31]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq3|sigb[31]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[0]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[0]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[0]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq4|sigb[0]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[0]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[0]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq4|sigb[1]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[1]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[1]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq4|sigb[1]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[1]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[1]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq4|sigb[2]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[2]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[2]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq4|sigb[2]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[2]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[2]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq4|sigb[3]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[3]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[3]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq4|sigb[3]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[3]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[3]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq4|sigb[4]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[4]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[4]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq4|sigb[4]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[4]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[4]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq4|sigb[5]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[5]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[5]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq4|sigb[5]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[5]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[5]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq4|sigb[6]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[6]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[6]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq4|sigb[6]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[6]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[6]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq4|sigb[7]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[7]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[7]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq4|sigb[7]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[7]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[7]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq4|sigb[8]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[8]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[8]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq4|sigb[8]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[8]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[8]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq4|sigb[9]                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[9]                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[9]~_Duplicate_1              ; Q                ;                       ;
; cdc_sync:freq4|sigb[9]~_Duplicate_1          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[9]~_Duplicate_1          ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[9]~_Duplicate_2              ; Q                ;                       ;
; cdc_sync:freq4|sigb[10]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[10]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[10]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[10]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[10]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[10]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[11]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[11]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[11]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[11]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[11]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[11]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[12]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[12]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[12]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[12]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[12]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[12]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[13]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[13]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[13]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[13]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[13]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[13]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[14]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[14]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[14]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[14]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[14]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[14]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[15]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[15]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[15]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[15]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[15]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[15]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[16]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[16]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[16]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[16]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[16]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[16]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[17]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[17]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[17]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[17]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[17]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[17]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[18]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[18]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[18]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[18]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[18]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[18]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[19]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[19]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[19]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[19]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[19]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[19]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[20]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[20]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[20]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[20]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[20]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[20]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[21]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[21]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[21]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[21]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[21]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[21]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[22]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[22]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[22]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[22]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[22]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[22]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[23]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[23]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[23]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[23]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[23]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[23]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[24]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[24]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[24]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[24]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[24]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[24]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[25]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[25]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[25]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[25]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[25]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[25]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[26]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[26]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[26]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[26]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[26]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[26]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[27]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[27]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[27]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[27]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[27]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[27]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[28]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[28]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[28]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[28]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[28]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[28]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[29]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[29]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[29]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[29]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[29]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[29]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[30]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[30]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[30]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[30]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[30]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[30]~_Duplicate_2             ; Q                ;                       ;
; cdc_sync:freq4|sigb[31]                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[31]                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[31]~_Duplicate_1             ; Q                ;                       ;
; cdc_sync:freq4|sigb[31]~_Duplicate_1         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7 ; DATAA            ;                       ;
; cdc_sync:freq4|sigb[31]~_Duplicate_1         ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; cdc_sync:freq4|sigb[31]~_Duplicate_2             ; Q                ;                       ;
; Add6~0                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~0_Duplicate_25                              ; COMBOUT          ;                       ;
; Add6~0                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~0_Duplicate_45                              ; COMBOUT          ;                       ;
; Add6~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~1_Duplicate_24                              ; COMBOUT          ;                       ;
; Add6~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~1_Duplicate_43                              ; COMBOUT          ;                       ;
; Add6~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~2_Duplicate_41                              ; COMBOUT          ;                       ;
; Add6~3                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~3_Duplicate_23                              ; COMBOUT          ;                       ;
; Add6~3                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~3_Duplicate_40                              ; COMBOUT          ;                       ;
; Add6~4                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~4_Duplicate_22                              ; COMBOUT          ;                       ;
; Add6~4                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~4_Duplicate_38                              ; COMBOUT          ;                       ;
; Add6~5                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~5_Duplicate_21                              ; COMBOUT          ;                       ;
; Add6~6                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~6_Duplicate_17                              ; COMBOUT          ;                       ;
; Add6~6                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~6_Duplicate_36                              ; COMBOUT          ;                       ;
; Add6~7                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~7_Duplicate_18                              ; COMBOUT          ;                       ;
; Add6~8                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~8_Duplicate_34                              ; COMBOUT          ;                       ;
; Add6~9                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~9_Duplicate_33                              ; COMBOUT          ;                       ;
; Add6~10                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~10_Duplicate_32                             ; COMBOUT          ;                       ;
; Add6~11                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~11_Duplicate_20                             ; COMBOUT          ;                       ;
; Add6~11                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~11_Duplicate_31                             ; COMBOUT          ;                       ;
; Add6~12                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~12_Duplicate_29                             ; COMBOUT          ;                       ;
; Add6~13                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~13_Duplicate_19                             ; COMBOUT          ;                       ;
; Add6~13                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~13_Duplicate_27                             ; COMBOUT          ;                       ;
; Add6~14                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Add6~14_Duplicate_28                             ; COMBOUT          ;                       ;
; C122_cic_i[1]                                ; Duplicated      ; Physical Synthesis ; Timing optimization ; Q         ;                ; C122_cic_i[1]~_Duplicate_1                       ; Q                ;                       ;
; C122_cic_i[1]                                ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[4]~8_OTERM289                     ; Duplicated      ; Physical Synthesis ; Timing optimization ; Q         ;                ; C122_out_q[4]~8_OTERM289_Duplicate               ; Q                ;                       ;
; C122_out_q[4]~8_OTERM289                     ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[5]~10_OTERM287                    ; Duplicated      ; Physical Synthesis ; Timing optimization ; Q         ;                ; C122_out_q[5]~10_OTERM287_Duplicate              ; Q                ;                       ;
; C122_out_q[5]~10_OTERM287                    ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~2_OTERM369                 ; Duplicated      ; Physical Synthesis ; Timing optimization ; Q         ;                ; cicint:cic_I|Add3~2_OTERM369_Duplicate           ; Q                ;                       ;
; cicint:cic_I|Add3~2_OTERM369                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~4_OTERM367                 ; Duplicated      ; Physical Synthesis ; Timing optimization ; Q         ;                ; cicint:cic_I|Add3~4_OTERM367_Duplicate           ; Q                ;                       ;
; cicint:cic_I|Add3~4_OTERM367                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~6_OTERM365                 ; Duplicated      ; Physical Synthesis ; Timing optimization ; Q         ;                ; cicint:cic_I|Add3~6_OTERM365_Duplicate           ; Q                ;                       ;
; cicint:cic_I|Add3~6_OTERM365                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~8_OTERM363                 ; Duplicated      ; Physical Synthesis ; Timing optimization ; Q         ;                ; cicint:cic_I|Add3~8_OTERM363_Duplicate           ; Q                ;                       ;
; cicint:cic_I|Add3~8_OTERM363                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~0_OTERM333                 ; Duplicated      ; Physical Synthesis ; Timing optimization ; Q         ;                ; cicint:cic_Q|Add3~0_OTERM333_Duplicate           ; Q                ;                       ;
; cicint:cic_Q|Add3~0_OTERM333                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~2_OTERM331                 ; Duplicated      ; Physical Synthesis ; Timing optimization ; Q         ;                ; cicint:cic_Q|Add3~2_OTERM331_Duplicate           ; Q                ;                       ;
; cicint:cic_Q|Add3~2_OTERM331                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~4_OTERM329                 ; Duplicated      ; Physical Synthesis ; Timing optimization ; Q         ;                ; cicint:cic_Q|Add3~4_OTERM329_Duplicate           ; Q                ;                       ;
; cicint:cic_Q|Add3~4_OTERM329                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|input_register[0]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; Q         ;                ; cicint:cic_Q|input_register[0]~_Duplicate_1      ; Q                ;                       ;
; cpl_cordic:cordic_inst|Add4~36               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; cpl_cordic:cordic_inst|Add4~36_Duplicate_55      ; COMBOUT          ;                       ;
; cpl_cordic:cordic_inst|Add4~41               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; cpl_cordic:cordic_inst|Add4~41_Duplicate_56      ; COMBOUT          ;                       ;
; cpl_cordic:cordic_inst|Add4~42               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; cpl_cordic:cordic_inst|Add4~42_Duplicate_58      ; COMBOUT          ;                       ;
; cpl_cordic:cordic_inst|Add4~43               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; cpl_cordic:cordic_inst|Add4~43_Duplicate_59      ; COMBOUT          ;                       ;
; cpl_cordic:cordic_inst|Add4~43               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; cpl_cordic:cordic_inst|Add4~43_Duplicate_61      ; COMBOUT          ;                       ;
; cpl_cordic:cordic_inst|Add4~43               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add4~44               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; cpl_cordic:cordic_inst|Add4~44_Duplicate_62      ; COMBOUT          ;                       ;
; cpl_cordic:cordic_inst|Add4~44               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; cpl_cordic:cordic_inst|Add4~44_Duplicate_64      ; COMBOUT          ;                       ;
; cpl_cordic:cordic_inst|Add4~44               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add4~45               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; cpl_cordic:cordic_inst|Add4~45_Duplicate_57      ; COMBOUT          ;                       ;
+----------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                      ;
+-------------+----------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Name        ; Ignored Entity ; Ignored From ; Ignored To                                                                                                                                    ; Ignored Value ; Ignored Source             ;
+-------------+----------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; SDO Pin     ;                ;              ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; ON            ; Compiler or HDL Assignment ;
; SCE Pin     ;                ;              ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; ON            ; Compiler or HDL Assignment ;
; DCLK Pin    ;                ;              ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; ON            ; Compiler or HDL Assignment ;
; Data[0] Pin ;                ;              ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; ON            ; Compiler or HDL Assignment ;
+-------------+----------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 65966 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 65966 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 65954   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/HPSDR/trunk/Hermes/Source/Hermes_V2.0/Hermes.pin.


+--------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                ;
+---------------------------------------------+----------------------------------------------------------------+
; Resource                                    ; Usage                                                          ;
+---------------------------------------------+----------------------------------------------------------------+
; Total logic elements                        ; 39,336 / 39,600 ( 99 % )                                       ;
;     -- Combinational with no register       ; 6880                                                           ;
;     -- Register only                        ; 6543                                                           ;
;     -- Combinational with a register        ; 25913                                                          ;
;                                             ;                                                                ;
; Logic element usage by number of LUT inputs ;                                                                ;
;     -- 4 input functions                    ; 4734                                                           ;
;     -- 3 input functions                    ; 22137                                                          ;
;     -- <=2 input functions                  ; 5922                                                           ;
;     -- Register only                        ; 6543                                                           ;
;                                             ;                                                                ;
; Logic elements by mode                      ;                                                                ;
;     -- normal mode                          ; 10395                                                          ;
;     -- arithmetic mode                      ; 22398                                                          ;
;                                             ;                                                                ;
; Total registers*                            ; 32,456 / 40,170 ( 81 % )                                       ;
;     -- Dedicated logic registers            ; 32,456 / 39,600 ( 82 % )                                       ;
;     -- I/O registers                        ; 0 / 570 ( 0 % )                                                ;
;                                             ;                                                                ;
; Total LABs:  partially or completely used   ; 2,475 / 2,475 ( 100 % )                                        ;
; User inserted logic elements                ; 0                                                              ;
; Virtual pins                                ; 0                                                              ;
; I/O pins                                    ; 119 / 129 ( 92 % )                                             ;
;     -- Clock pins                           ; 5 / 8 ( 63 % )                                                 ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                  ;
; Global signals                              ; 19                                                             ;
; M9Ks                                        ; 71 / 126 ( 56 % )                                              ;
; Total block memory bits                     ; 562,800 / 1,161,216 ( 48 % )                                   ;
; Total block memory implementation bits      ; 654,336 / 1,161,216 ( 56 % )                                   ;
; Embedded Multiplier 9-bit elements          ; 104 / 252 ( 41 % )                                             ;
; PLLs                                        ; 4 / 4 ( 100 % )                                                ;
; Global clocks                               ; 19 / 20 ( 95 % )                                               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                  ;
; Average interconnect usage (total/H/V)      ; 40% / 41% / 40%                                                ;
; Peak interconnect usage (total/H/V)         ; 55% / 53% / 58%                                                ;
; Maximum fan-out node                        ; LTC2208_122MHz~inputclkctrl                                    ;
; Maximum fan-out                             ; 26407                                                          ;
; Highest non-global fan-out signal           ; receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|out_strobe ;
; Highest non-global fan-out                  ; 8857                                                           ;
; Total fan-out                               ; 195216                                                         ;
; Average fan-out                             ; 2.75                                                           ;
+---------------------------------------------+----------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 39336 / 39600 ( 99 % ) ; 0 / 39600 ( 0 % )              ;
;     -- Combinational with no register       ; 6880                   ; 0                              ;
;     -- Register only                        ; 6543                   ; 0                              ;
;     -- Combinational with a register        ; 25913                  ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 4734                   ; 0                              ;
;     -- 3 input functions                    ; 22137                  ; 0                              ;
;     -- <=2 input functions                  ; 5922                   ; 0                              ;
;     -- Register only                        ; 6543                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 10395                  ; 0                              ;
;     -- arithmetic mode                      ; 22398                  ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 32456                  ; 0                              ;
;     -- Dedicated logic registers            ; 32456 / 39600 ( 81 % ) ; 0 / 39600 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 2475 / 2475 ( 100 % )  ; 0 / 2475 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 119                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 104 / 252 ( 41 % )     ; 0 / 252 ( 0 % )                ;
; Total memory bits                           ; 562800                 ; 0                              ;
; Total RAM block bits                        ; 654336                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 4 / 4 ( 100 % )                ;
; M9K                                         ; 71 / 126 ( 56 % )      ; 0 / 126 ( 0 % )                ;
; Clock control block                         ; 11 / 24 ( 45 % )       ; 8 / 24 ( 33 % )                ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 2861                   ; 4                              ;
;     -- Registered Input Connections         ; 2515                   ; 0                              ;
;     -- Output Connections                   ; 5                      ; 2860                           ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 197895                 ; 2876                           ;
;     -- Registered Connections               ; 93596                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 2                      ; 2864                           ;
;     -- hard_block:auto_generated_inst       ; 2864                   ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 44                     ; 4                              ;
;     -- Output Ports                         ; 74                     ; 9                              ;
;     -- Bidir Ports                          ; 1                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                                                                                                                                          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADCMISO                                                                                                                                       ; 57    ; 2        ; 0            ; 3            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; ANT_TUNE                                                                                                                                      ; 94    ; 4        ; 38           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; 24    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVCMOS ; --                        ; Fitter               ;
; CDOUT                                                                                                                                         ; 235   ; 8        ; 5            ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; CLK_25MHZ                                                                                                                                     ; 33    ; 2        ; 0            ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[0]                                                                                                                                        ; 187   ; 7        ; 56           ; 43           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[10]                                                                                                                                       ; 166   ; 6        ; 67           ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[11]                                                                                                                                       ; 164   ; 6        ; 67           ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[12]                                                                                                                                       ; 162   ; 6        ; 67           ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[13]                                                                                                                                       ; 161   ; 6        ; 67           ; 26           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[14]                                                                                                                                       ; 160   ; 6        ; 67           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[15]                                                                                                                                       ; 159   ; 6        ; 67           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[1]                                                                                                                                        ; 186   ; 7        ; 59           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[2]                                                                                                                                        ; 185   ; 7        ; 59           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[3]                                                                                                                                        ; 184   ; 7        ; 61           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[4]                                                                                                                                        ; 183   ; 7        ; 63           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[5]                                                                                                                                        ; 177   ; 6        ; 67           ; 40           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[6]                                                                                                                                        ; 176   ; 6        ; 67           ; 39           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[7]                                                                                                                                        ; 173   ; 6        ; 67           ; 35           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[8]                                                                                                                                        ; 171   ; 6        ; 67           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; INA[9]                                                                                                                                        ; 169   ; 6        ; 67           ; 31           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; IO2                                                                                                                                           ; 46    ; 2        ; 0            ; 12           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; IO4                                                                                                                                           ; 88    ; 3        ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; IO5                                                                                                                                           ; 99    ; 4        ; 43           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; IO6                                                                                                                                           ; 100   ; 4        ; 43           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; IO8                                                                                                                                           ; 126   ; 5        ; 67           ; 3            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; KEY_DASH                                                                                                                                      ; 73    ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; KEY_DOT                                                                                                                                       ; 76    ; 3        ; 20           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; LTC2208_122MHz                                                                                                                                ; 152   ; 6        ; 67           ; 22           ; 0            ; 26408                 ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; MODE2                                                                                                                                         ; 110   ; 4        ; 54           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; OSC_10MHZ                                                                                                                                     ; 89    ; 3        ; 36           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; OVERFLOW                                                                                                                                      ; 146   ; 5        ; 67           ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; PHY_CLK125                                                                                                                                    ; 149   ; 5        ; 67           ; 22           ; 21           ; 27                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; PHY_INT_N                                                                                                                                     ; 55    ; 2        ; 0            ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; PHY_RX[0]                                                                                                                                     ; 6     ; 1        ; 0            ; 40           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; PHY_RX[1]                                                                                                                                     ; 13    ; 1        ; 0            ; 37           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; PHY_RX[2]                                                                                                                                     ; 18    ; 1        ; 0            ; 31           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; PHY_RX[3]                                                                                                                                     ; 21    ; 1        ; 0            ; 29           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; PHY_RX_CLOCK                                                                                                                                  ; 31    ; 1        ; 0            ; 21           ; 0            ; 123                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; PTT                                                                                                                                           ; 98    ; 4        ; 43           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; RX_DV                                                                                                                                         ; 113   ; 4        ; 61           ; 0            ; 28           ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; SO                                                                                                                                            ; 70    ; 3        ; 7            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; SPI_SDI                                                                                                                                       ; 32    ; 1        ; 0            ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; Fitter               ;
; _122MHz                                                                                                                                       ; 150   ; 5        ; 67           ; 22           ; 14           ; 1846                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                                                                                                                                         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADCCLK                                                                                                                                       ; 82    ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADCMOSI                                                                                                                                      ; 78    ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK ; 23    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVCMOS ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE  ; 14    ; 1        ; 0            ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVCMOS ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO  ; 12    ; 1        ; 0            ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVCMOS ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ATTN_CLK                                                                                                                                     ; 22    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ATTN_DATA                                                                                                                                    ; 39    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ATTN_LE                                                                                                                                      ; 69    ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CBCLK                                                                                                                                        ; 240   ; 8        ; 1            ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CDIN                                                                                                                                         ; 239   ; 8        ; 1            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CLRCIN                                                                                                                                       ; 236   ; 8        ; 3            ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CLRCOUT                                                                                                                                      ; 232   ; 8        ; 9            ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CMCLK                                                                                                                                        ; 223   ; 8        ; 22           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CMODE                                                                                                                                        ; 230   ; 8        ; 11           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CS                                                                                                                                           ; 87    ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[0]                                                                                                                                      ; 195   ; 7        ; 50           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[10]                                                                                                                                     ; 217   ; 8        ; 27           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[11]                                                                                                                                     ; 218   ; 8        ; 25           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[12]                                                                                                                                     ; 219   ; 8        ; 25           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[13]                                                                                                                                     ; 221   ; 8        ; 25           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[1]                                                                                                                                      ; 196   ; 7        ; 48           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[2]                                                                                                                                      ; 197   ; 7        ; 48           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[3]                                                                                                                                      ; 200   ; 7        ; 45           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[4]                                                                                                                                      ; 201   ; 7        ; 45           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[5]                                                                                                                                      ; 202   ; 7        ; 45           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[6]                                                                                                                                      ; 203   ; 7        ; 41           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[7]                                                                                                                                      ; 207   ; 7        ; 38           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[8]                                                                                                                                      ; 214   ; 8        ; 29           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DACD[9]                                                                                                                                      ; 216   ; 8        ; 29           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_ALC                                                                                                                                      ; 137   ; 5        ; 67           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DEBUG_LED1                                                                                                                                   ; 9     ; 1        ; 0            ; 38           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DEBUG_LED10                                                                                                                                  ; 106   ; 4        ; 48           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DEBUG_LED2                                                                                                                                   ; 93    ; 4        ; 38           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DEBUG_LED3                                                                                                                                   ; 142   ; 5        ; 67           ; 14           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DEBUG_LED4                                                                                                                                   ; 139   ; 5        ; 67           ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DEBUG_LED5                                                                                                                                   ; 188   ; 7        ; 56           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DEBUG_LED6                                                                                                                                   ; 37    ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DEBUG_LED7                                                                                                                                   ; 111   ; 4        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DEBUG_LED8                                                                                                                                   ; 112   ; 4        ; 59           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DEBUG_LED9                                                                                                                                   ; 103   ; 4        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DITH                                                                                                                                         ; 189   ; 7        ; 54           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_PLL                                                                                                                                     ; 144   ; 5        ; 67           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_PTT                                                                                                                                     ; 84    ; 3        ; 29           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IO1                                                                                                                                          ; 95    ; 4        ; 41           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; J15_5                                                                                                                                        ; 114   ; 4        ; 61           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; J15_6                                                                                                                                        ; 117   ; 4        ; 63           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MOSI                                                                                                                                         ; 226   ; 8        ; 14           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; NCONFIG                                                                                                                                      ; 63    ; 3        ; 3            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PGA                                                                                                                                          ; 143   ; 5        ; 67           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PHY_MDC                                                                                                                                      ; 51    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PHY_RESET_N                                                                                                                                  ; 56    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PHY_TX[0]                                                                                                                                    ; 50    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PHY_TX[1]                                                                                                                                    ; 49    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PHY_TX[2]                                                                                                                                    ; 45    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PHY_TX[3]                                                                                                                                    ; 44    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PHY_TX_CLOCK                                                                                                                                 ; 43    ; 2        ; 0            ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PHY_TX_EN                                                                                                                                    ; 41    ; 2        ; 0            ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RAND                                                                                                                                         ; 145   ; 5        ; 67           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SCK                                                                                                                                          ; 68    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SHDN                                                                                                                                         ; 194   ; 7        ; 50           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SI                                                                                                                                           ; 38    ; 2        ; 0            ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPI_SCK                                                                                                                                      ; 83    ; 3        ; 27           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPI_SDO                                                                                                                                      ; 81    ; 3        ; 22           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSCK                                                                                                                                         ; 224   ; 8        ; 20           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Status_LED                                                                                                                                   ; 80    ; 3        ; 22           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USEROUT0                                                                                                                                     ; 135   ; 5        ; 67           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USEROUT1                                                                                                                                     ; 134   ; 5        ; 67           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USEROUT2                                                                                                                                     ; 133   ; 5        ; 67           ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USEROUT3                                                                                                                                     ; 132   ; 5        ; 67           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USEROUT4                                                                                                                                     ; 131   ; 5        ; 67           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USEROUT5                                                                                                                                     ; 128   ; 5        ; 67           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USEROUT6                                                                                                                                     ; 127   ; 5        ; 67           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; nADCCS                                                                                                                                       ; 118   ; 4        ; 63           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; nCS                                                                                                                                          ; 231   ; 8        ; 9            ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                   ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+
; PHY_MDIO ; 52    ; 2        ; 0            ; 5            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; MDIO:MDIO_inst|MDIO_inout~3 (inverted) ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                                                                                                                                            ;
+----------+------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name                                                                                                                              ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; 12       ; DIFFIO_L8n, DATA1, ASDO                  ; As input tri-stated      ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L10p, FLASH_nCE, nCSO             ; As input tri-stated      ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                  ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 23       ; DCLK                                     ; As output driving ground ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; Dual Purpose Pin          ;
; 24       ; DATA0                                    ; As input tri-stated      ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; Dual Purpose Pin          ;
; 25       ; nCONFIG                                  ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 30       ; nCE                                      ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 144      ; DIFFIO_R32n, DEV_OE                      ; Use as regular IO        ; FPGA_PLL                                                                                                                                      ; Dual Purpose Pin          ;
; 145      ; DIFFIO_R32p, DEV_CLRn                    ; Use as regular IO        ; RAND                                                                                                                                          ; Dual Purpose Pin          ;
; 153      ; CONF_DONE                                ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 155      ; MSEL0                                    ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 157      ; MSEL1                                    ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 158      ; MSEL2                                    ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 158      ; MSEL3                                    ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 159      ; DIFFIO_R27n, INIT_DONE                   ; Use as regular IO        ; INA[15]                                                                                                                                       ; Dual Purpose Pin          ;
; 160      ; DIFFIO_R27p, CRC_ERROR                   ; Use as regular IO        ; INA[14]                                                                                                                                       ; Dual Purpose Pin          ;
; 162      ; DIFFIO_R24n, nCEO                        ; Use as programming pin   ; INA[12]                                                                                                                                       ; Dual Purpose Pin          ;
; 164      ; DIFFIO_R24p, CLKUSR                      ; Use as regular IO        ; INA[11]                                                                                                                                       ; Dual Purpose Pin          ;
; 171      ; DIFFIO_R12n, nWE                         ; Use as regular IO        ; INA[8]                                                                                                                                        ; Dual Purpose Pin          ;
; 176      ; DIFFIO_R4n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; INA[6]                                                                                                                                        ; Dual Purpose Pin          ;
; 194      ; DIFFIO_T41p, PADD2                       ; Use as regular IO        ; SHDN                                                                                                                                          ; Dual Purpose Pin          ;
; 196      ; DIFFIO_T38n, PADD3                       ; Use as regular IO        ; DACD[1]                                                                                                                                       ; Dual Purpose Pin          ;
; 200      ; DIFFIO_T37p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; DACD[3]                                                                                                                                       ; Dual Purpose Pin          ;
; 201      ; DIFFIO_T36n, PADD5                       ; Use as regular IO        ; DACD[4]                                                                                                                                       ; Dual Purpose Pin          ;
; 202      ; DIFFIO_T36p, PADD6                       ; Use as regular IO        ; DACD[5]                                                                                                                                       ; Dual Purpose Pin          ;
; 207      ; DIFFIO_T29p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; DACD[7]                                                                                                                                       ; Dual Purpose Pin          ;
; 214      ; DIFFIO_T24p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; DACD[8]                                                                                                                                       ; Dual Purpose Pin          ;
; 218      ; DIFFIO_T20n, DATA2                       ; Use as regular IO        ; DACD[11]                                                                                                                                      ; Dual Purpose Pin          ;
; 219      ; DIFFIO_T20p, DATA3                       ; Use as regular IO        ; DACD[12]                                                                                                                                      ; Dual Purpose Pin          ;
; 221      ; DIFFIO_T19p, DATA4                       ; Use as regular IO        ; DACD[13]                                                                                                                                      ; Dual Purpose Pin          ;
; 224      ; DIFFIO_T16n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; SSCK                                                                                                                                          ; Dual Purpose Pin          ;
; 226      ; DIFFIO_T11p, DATA5                       ; Use as regular IO        ; MOSI                                                                                                                                          ; Dual Purpose Pin          ;
; 231      ; DIFFIO_T8p, DATA6                        ; Use as regular IO        ; nCS                                                                                                                                           ; Dual Purpose Pin          ;
; 232      ; DIFFIO_T7n, DATA7                        ; Use as regular IO        ; CLRCOUT                                                                                                                                       ; Dual Purpose Pin          ;
; 236      ; DIFFIO_T3p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; CLRCIN                                                                                                                                        ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 12 / 12 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 17 ( 94 % )  ; 3.3V          ; --           ;
; 3        ; 15 / 16 ( 94 % )  ; 3.3V          ; --           ;
; 4        ; 15 / 18 ( 83 % )  ; 3.3V          ; --           ;
; 5        ; 17 / 17 ( 100 % ) ; 3.3V          ; --           ;
; 6        ; 12 / 13 ( 92 % )  ; 3.3V          ; --           ;
; 7        ; 16 / 18 ( 89 % )  ; 3.3V          ; --           ;
; 8        ; 16 / 18 ( 89 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                                                                                            ;
+----------+------------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                                                                                                                ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                                                                                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; PHY_RX[0]                                                                                                                                     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 14         ; 1        ; DEBUG_LED1                                                                                                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 17         ; 1        ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 18         ; 1        ; PHY_RX[1]                                                                                                                                     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 21         ; 1        ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 41         ; 1        ; ^nSTATUS                                                                                                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 42         ; 1        ; PHY_RX[2]                                                                                                                                     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 20       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 50         ; 1        ; PHY_RX[3]                                                                                                                                     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 53         ; 1        ; ATTN_CLK                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 58         ; 1        ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 59         ; 1        ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 60         ; 1        ; ^nCONFIG                                                                                                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 61         ; 1        ; #TDI                                                                                                                                          ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 62         ; 1        ; #TCK                                                                                                                                          ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 63         ; 1        ; #TMS                                                                                                                                          ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 64         ; 1        ; #TDO                                                                                                                                          ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 65         ; 1        ; ^nCE                                                                                                                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 66         ; 1        ; PHY_RX_CLOCK                                                                                                                                  ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 67         ; 1        ; SPI_SDI                                                                                                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; Off          ;
; 33       ; 68         ; 2        ; CLK_25MHZ                                                                                                                                     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 69         ; 2        ; GND+                                                                                                                                          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 74         ; 2        ; DEBUG_LED6                                                                                                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ; 75         ; 2        ; SI                                                                                                                                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 80         ; 2        ; ATTN_DATA                                                                                                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 83         ; 2        ; PHY_TX_EN                                                                                                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 86         ; 2        ; PHY_TX_CLOCK                                                                                                                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 88         ; 2        ; PHY_TX[3]                                                                                                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 89         ; 2        ; PHY_TX[2]                                                                                                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 103        ; 2        ; IO2                                                                                                                                           ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ;            ; 2        ; VCCIO2                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 110        ; 2        ; PHY_TX[1]                                                                                                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 121        ; 2        ; PHY_TX[0]                                                                                                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 51       ; 129        ; 2        ; PHY_MDC                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 52       ; 130        ; 2        ; PHY_MDIO                                                                                                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 53       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 134        ; 2        ; PHY_INT_N                                                                                                                                     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 135        ; 2        ; PHY_RESET_N                                                                                                                                   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 57       ; 136        ; 2        ; ADCMISO                                                                                                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                                                                                                                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 147        ; 3        ; NCONFIG                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ; 3        ; VCCIO3                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 152        ; 3        ; SCK                                                                                                                                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 154        ; 3        ; ATTN_LE                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 155        ; 3        ; SO                                                                                                                                            ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 73       ; 159        ; 3        ; KEY_DASH                                                                                                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 178        ; 3        ; KEY_DOT                                                                                                                                       ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ; 179        ; 3        ; ADCMOSI                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 182        ; 3        ; Status_LED                                                                                                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 183        ; 3        ; SPI_SDO                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 184        ; 3        ; ADCCLK                                                                                                                                        ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 190        ; 3        ; SPI_SCK                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 191        ; 3        ; FPGA_PTT                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 86       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 202        ; 3        ; CS                                                                                                                                            ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 203        ; 3        ; IO4                                                                                                                                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 204        ; 3        ; OSC_10MHZ                                                                                                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 90       ; 205        ; 3        ; GND+                                                                                                                                          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 206        ; 4        ; GND+                                                                                                                                          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 207        ; 4        ; GND+                                                                                                                                          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 208        ; 4        ; DEBUG_LED2                                                                                                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 209        ; 4        ; ANT_TUNE                                                                                                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 213        ; 4        ; IO1                                                                                                                                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 218        ; 4        ; PTT                                                                                                                                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 219        ; 4        ; IO5                                                                                                                                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 222        ; 4        ; IO6                                                                                                                                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 224        ; 4        ; DEBUG_LED9                                                                                                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 228        ; 4        ; DEBUG_LED10                                                                                                                                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 229        ; 4        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ; 245        ; 4        ; MODE2                                                                                                                                         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 252        ; 4        ; DEBUG_LED7                                                                                                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 253        ; 4        ; DEBUG_LED8                                                                                                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 258        ; 4        ; RX_DV                                                                                                                                         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 261        ; 4        ; J15_5                                                                                                                                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 266        ; 4        ; J15_6                                                                                                                                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 267        ; 4        ; nADCCS                                                                                                                                        ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 121      ;            ;          ; VCCD_PLL4                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                                                                                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 277        ; 5        ; IO8                                                                                                                                           ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 127      ; 278        ; 5        ; USEROUT6                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 128      ; 280        ; 5        ; USEROUT5                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 283        ; 5        ; USEROUT4                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 284        ; 5        ; USEROUT3                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 285        ; 5        ; USEROUT2                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 288        ; 5        ; USEROUT1                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 289        ; 5        ; USEROUT0                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 5        ; VCCIO5                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 299        ; 5        ; DAC_ALC                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 301        ; 5        ; DEBUG_LED4                                                                                                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 317        ; 5        ; DEBUG_LED3                                                                                                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 330        ; 5        ; PGA                                                                                                                                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 331        ; 5        ; FPGA_PLL                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 332        ; 5        ; RAND                                                                                                                                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 337        ; 5        ; OVERFLOW                                                                                                                                      ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 148      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 342        ; 5        ; PHY_CLK125                                                                                                                                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 343        ; 5        ; _122MHz                                                                                                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 344        ; 6        ; GND+                                                                                                                                          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 345        ; 6        ; LTC2208_122MHz                                                                                                                                ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ; 346        ; 6        ; ^CONF_DONE                                                                                                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 155      ; 347        ; 6        ; ^MSEL0                                                                                                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 348        ; 6        ; ^MSEL1                                                                                                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 349        ; 6        ; ^MSEL2                                                                                                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 350        ; 6        ; ^MSEL3                                                                                                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 353        ; 6        ; INA[15]                                                                                                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 354        ; 6        ; INA[14]                                                                                                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 357        ; 6        ; INA[13]                                                                                                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 360        ; 6        ; INA[12]                                                                                                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 361        ; 6        ; INA[11]                                                                                                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 362        ; 6        ; INA[10]                                                                                                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 168      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 169      ; 374        ; 6        ; INA[9]                                                                                                                                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 171      ; 387        ; 6        ; INA[8]                                                                                                                                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 172      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 391        ; 6        ; INA[7]                                                                                                                                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 175      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 176      ; 405        ; 6        ; INA[6]                                                                                                                                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 407        ; 6        ; INA[5]                                                                                                                                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ;            ; --       ; VCCA2                                                                                                                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 182      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 183      ; 423        ; 7        ; INA[4]                                                                                                                                        ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 426        ; 7        ; INA[3]                                                                                                                                        ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 430        ; 7        ; INA[2]                                                                                                                                        ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 431        ; 7        ; INA[1]                                                                                                                                        ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 434        ; 7        ; INA[0]                                                                                                                                        ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 435        ; 7        ; DEBUG_LED5                                                                                                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 439        ; 7        ; DITH                                                                                                                                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 447        ; 7        ; SHDN                                                                                                                                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 450        ; 7        ; DACD[0]                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 453        ; 7        ; DACD[1]                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 454        ; 7        ; DACD[2]                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 457        ; 7        ; DACD[3]                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 458        ; 7        ; DACD[4]                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 459        ; 7        ; DACD[5]                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 468        ; 7        ; DACD[6]                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 207      ; 474        ; 7        ; DACD[7]                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 479        ; 7        ; GND+                                                                                                                                          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 480        ; 7        ; GND+                                                                                                                                          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 481        ; 8        ; GND+                                                                                                                                          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 482        ; 8        ; GND+                                                                                                                                          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 214      ; 488        ; 8        ; DACD[8]                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 491        ; 8        ; DACD[9]                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 492        ; 8        ; DACD[10]                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 497        ; 8        ; DACD[11]                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ; 498        ; 8        ; DACD[12]                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ; 500        ; 8        ; DACD[13]                                                                                                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 222      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 223      ; 506        ; 8        ; CMCLK                                                                                                                                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 507        ; 8        ; SSCK                                                                                                                                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ;            ; 8        ; VCCIO8                                                                                                                                        ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 226      ; 518        ; 8        ; MOSI                                                                                                                                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 523        ; 8        ; CMODE                                                                                                                                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 525        ; 8        ; nCS                                                                                                                                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 232      ; 526        ; 8        ; CLRCOUT                                                                                                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 233      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 234      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 235      ; 536        ; 8        ; CDOUT                                                                                                                                         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 539        ; 8        ; CLRCIN                                                                                                                                        ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 238      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 239      ; 545        ; 8        ; CDIN                                                                                                                                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 546        ; 8        ; CBCLK                                                                                                                                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+
; Name                          ; PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|pll1 ; C10_PLL:PLL2_inst|altpll:altpll_component|C10_PLL_altpll:auto_generated|pll1 ; C122_PLL:PLL_inst|altpll:altpll_component|C122_PLL_altpll:auto_generated|pll1 ; PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+
; SDC pin name                  ; PLL_IF_inst|altpll_component|auto_generated|pll1                             ; PLL2_inst|altpll_component|auto_generated|pll1                               ; PLL_inst|altpll_component|auto_generated|pll1                                 ; PLL_clocks_inst|altpll_component|auto_generated|pll1                                     ;
; PLL mode                      ; Normal                                                                       ; Normal                                                                       ; Normal                                                                        ; No compensation                                                                          ;
; Compensate clock              ; clock0                                                                       ; clock0                                                                       ; clock0                                                                        ; --                                                                                       ;
; Compensated input/output pins ; --                                                                           ; --                                                                           ; --                                                                            ; --                                                                                       ;
; Switchover type               ; --                                                                           ; --                                                                           ; --                                                                            ; --                                                                                       ;
; Input frequency 0             ; 122.88 MHz                                                                   ; 10.0 MHz                                                                     ; 122.88 MHz                                                                    ; 125.0 MHz                                                                                ;
; Input frequency 1             ; --                                                                           ; --                                                                           ; --                                                                            ; --                                                                                       ;
; Nominal PFD frequency         ; 12.3 MHz                                                                     ; 10.0 MHz                                                                     ; 122.9 MHz                                                                     ; 125.0 MHz                                                                                ;
; Nominal VCO frequency         ; 528.3 MHz                                                                    ; 400.0 MHz                                                                    ; 614.3 MHz                                                                     ; 625.0 MHz                                                                                ;
; VCO post scale                ; 2                                                                            ; 2                                                                            ; 2                                                                             ; 2                                                                                        ;
; VCO frequency control         ; Auto                                                                         ; Auto                                                                         ; Auto                                                                          ; Auto                                                                                     ;
; VCO phase shift step          ; 236 ps                                                                       ; 312 ps                                                                       ; 203 ps                                                                        ; 200 ps                                                                                   ;
; VCO multiply                  ; --                                                                           ; --                                                                           ; --                                                                            ; --                                                                                       ;
; VCO divide                    ; --                                                                           ; --                                                                           ; --                                                                            ; --                                                                                       ;
; Freq min lock                 ; 69.78 MHz                                                                    ; 7.5 MHz                                                                      ; 60.01 MHz                                                                     ; 60.01 MHz                                                                                ;
; Freq max lock                 ; 151.22 MHz                                                                   ; 16.25 MHz                                                                    ; 130.04 MHz                                                                    ; 130.04 MHz                                                                               ;
; M VCO Tap                     ; 0                                                                            ; 0                                                                            ; 0                                                                             ; 0                                                                                        ;
; M Initial                     ; 1                                                                            ; 1                                                                            ; 1                                                                             ; 1                                                                                        ;
; M value                       ; 43                                                                           ; 40                                                                           ; 5                                                                             ; 5                                                                                        ;
; N value                       ; 10                                                                           ; 1                                                                            ; 1                                                                             ; 1                                                                                        ;
; Charge pump current           ; setting 1                                                                    ; setting 1                                                                    ; setting 1                                                                     ; setting 1                                                                                ;
; Loop filter resistance        ; setting 20                                                                   ; setting 20                                                                   ; setting 28                                                                    ; setting 28                                                                               ;
; Loop filter capacitance       ; setting 0                                                                    ; setting 0                                                                    ; setting 0                                                                     ; setting 0                                                                                ;
; Bandwidth                     ; 450 kHz to 590 kHz                                                           ; 450 kHz to 590 kHz                                                           ; 1.19 MHz to 1.7 MHz                                                           ; 1.19 MHz to 1.7 MHz                                                                      ;
; Bandwidth type                ; Medium                                                                       ; Medium                                                                       ; Medium                                                                        ; Medium                                                                                   ;
; Real time reconfigurable      ; Off                                                                          ; Off                                                                          ; Off                                                                           ; Off                                                                                      ;
; Scan chain MIF file           ; --                                                                           ; --                                                                           ; --                                                                            ; --                                                                                       ;
; Preserve PLL counter order    ; Off                                                                          ; Off                                                                          ; Off                                                                           ; Off                                                                                      ;
; PLL location                  ; PLL_2                                                                        ; PLL_1                                                                        ; PLL_4                                                                         ; PLL_3                                                                                    ;
; Inclk0 signal                 ; LTC2208_122MHz                                                               ; OSC_10MHZ                                                                    ; _122MHz                                                                       ; PHY_CLK125                                                                               ;
; Inclk1 signal                 ; --                                                                           ; --                                                                           ; --                                                                            ; --                                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                                ; Dedicated Pin                                                                ; Dedicated Pin                                                                 ; Global Clock                                                                             ;
; Inclk1 signal type            ; --                                                                           ; --                                                                           ; --                                                                            ; --                                                                                       ;
+-------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------+
; Name                                                                                                 ; Output Clock ; Mult ; Div   ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                ;
+------------------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------+
; PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[0]             ; clock0       ; 43   ; 110   ; 48.03 MHz        ; 0 (0 ps)    ; 4.09 (236 ps)    ; 50/50      ; C0      ; 11            ; 6/5 Odd      ; --            ; 1       ; 0       ; PLL_IF_inst|altpll_component|auto_generated|pll1|clk[0]     ;
; PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[1]             ; clock1       ; 1    ; 10    ; 12.29 MHz        ; 0 (0 ps)    ; 1.05 (236 ps)    ; 50/50      ; C1      ; 43            ; 22/21 Odd    ; --            ; 1       ; 0       ; PLL_IF_inst|altpll_component|auto_generated|pll1|clk[1]     ;
; PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[2]             ; clock2       ; 43   ; 35230 ; 0.15 MHz         ; 0 (0 ps)    ; 0.17 (236 ps)    ; 50/50      ; C3      ; 271           ; 136/135 Odd  ; C2            ; 1       ; 0       ; PLL_IF_inst|altpll_component|auto_generated|pll1|clk[2]     ;
; PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[2]~cascade_in  ; --           ; --   ; --    ; --               ; --          ; --               ; --         ; C2      ; 13            ; 6/7 Odd      ; --            ; 1       ; 0       ;                                                             ;
; C10_PLL:PLL2_inst|altpll:altpll_component|C10_PLL_altpll:auto_generated|wire_pll1_clk[0]             ; clock0       ; 1    ; 125   ; 0.08 MHz         ; 0 (0 ps)    ; 0.09 (312 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; C0            ; 1       ; 0       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0]       ;
; C10_PLL:PLL2_inst|altpll:altpll_component|C10_PLL_altpll:auto_generated|wire_pll1_clk[0]~cascade_in  ; --           ; --   ; --    ; --               ; --          ; --               ; --         ; C0      ; 10            ; 5/5 Even     ; --            ; 1       ; 0       ;                                                             ;
; C122_PLL:PLL_inst|altpll:altpll_component|C122_PLL_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 1536  ; 0.08 MHz         ; 0 (0 ps)    ; 0.09 (203 ps)    ; 50/50      ; C1      ; 512           ; 256/256 Even ; C0            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]        ;
; C122_PLL:PLL_inst|altpll:altpll_component|C122_PLL_altpll:auto_generated|wire_pll1_clk[0]~cascade_in ; --           ; --   ; --    ; --               ; --          ; --               ; --         ; C0      ; 15            ; 7/8 Odd      ; --            ; 1       ; 0       ;                                                             ;
; PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 50    ; 2.5 MHz          ; 0 (0 ps)    ; 0.18 (200 ps)    ; 50/50      ; C0      ; 250           ; 125/125 Even ; --            ; 1       ; 0       ; PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[0] ;
; PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 5     ; 25.0 MHz         ; 0 (0 ps)    ; 1.80 (200 ps)    ; 50/50      ; C2      ; 25            ; 13/12 Odd    ; --            ; 1       ; 0       ; PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[1] ;
; PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 10    ; 12.5 MHz         ; 0 (0 ps)    ; 0.90 (200 ps)    ; 50/50      ; C1      ; 50            ; 25/25 Even   ; --            ; 1       ; 0       ; PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2] ;
+------------------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                 ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                            ; Library Name ;
+----------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Hermes                                                                    ; 39336 (1797) ; 32456 (1058)              ; 0 (0)         ; 562800      ; 71   ; 104          ; 8       ; 48        ; 119  ; 0            ; 6880 (650)   ; 6543 (244)        ; 25913 (926)      ; |Hermes                                                                                                                                                                                                                        ;              ;
;    |ASMI_interface:ASMI_int_inst|                                          ; 352 (173)    ; 210 (77)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 4    ; 0            ; 131 (81)     ; 1 (0)             ; 220 (93)         ; |Hermes|ASMI_interface:ASMI_int_inst                                                                                                                                                                                           ;              ;
;       |ASMI:ASMI_inst|                                                     ; 184 (0)      ; 133 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 4    ; 0            ; 50 (0)       ; 1 (0)             ; 133 (0)          ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst                                                                                                                                                                            ;              ;
;          |ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component| ; 184 (110)    ; 133 (72)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 4    ; 0            ; 50 (38)      ; 1 (1)             ; 133 (69)         ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component                                                                                                            ;              ;
;             |a_graycounter:addbyte_cntr|                                   ; 4 (0)        ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:addbyte_cntr                                                                                 ;              ;
;                |a_graycounter_cfg:auto_generated|                          ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:addbyte_cntr|a_graycounter_cfg:auto_generated                                                ;              ;
;             |a_graycounter:gen_cntr|                                       ; 4 (0)        ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:gen_cntr                                                                                     ;              ;
;                |a_graycounter_cfg:auto_generated|                          ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:gen_cntr|a_graycounter_cfg:auto_generated                                                    ;              ;
;             |a_graycounter:stage_cntr|                                     ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:stage_cntr                                                                                   ;              ;
;                |a_graycounter_bfg:auto_generated|                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:stage_cntr|a_graycounter_bfg:auto_generated                                                  ;              ;
;             |a_graycounter:wrstage_cntr|                                   ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:wrstage_cntr                                                                                 ;              ;
;                |a_graycounter_bfg:auto_generated|                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:wrstage_cntr|a_graycounter_bfg:auto_generated                                                ;              ;
;             |lpm_compare:cmpr4|                                            ; 1 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_compare:cmpr4                                                                                          ;              ;
;                |cmpr_und:auto_generated|                                   ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_compare:cmpr4|cmpr_und:auto_generated                                                                  ;              ;
;             |lpm_compare:cmpr5|                                            ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_compare:cmpr5                                                                                          ;              ;
;                |cmpr_und:auto_generated|                                   ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_compare:cmpr5|cmpr_und:auto_generated                                                                  ;              ;
;             |lpm_counter:pgwr_data_cntr|                                   ; 9 (0)        ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_counter:pgwr_data_cntr                                                                                 ;              ;
;                |cntr_kqi:auto_generated|                                   ; 9 (9)        ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_counter:pgwr_data_cntr|cntr_kqi:auto_generated                                                         ;              ;
;             |lpm_counter:pgwr_read_cntr|                                   ; 9 (0)        ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_counter:pgwr_read_cntr                                                                                 ;              ;
;                |cntr_kqi:auto_generated|                                   ; 9 (9)        ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_counter:pgwr_read_cntr|cntr_kqi:auto_generated                                                         ;              ;
;             |scfifo:scfifo3|                                               ; 37 (0)       ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 30 (0)           ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3                                                                                             ;              ;
;                |scfifo_6ul:auto_generated|                                 ; 37 (0)       ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 30 (0)           ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated                                                                   ;              ;
;                   |a_dpfifo_1as:dpfifo|                                    ; 37 (1)       ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (1)        ; 0 (0)             ; 30 (0)           ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo                                               ;              ;
;                      |a_fefifo_48e:fifo_state|                             ; 18 (9)       ; 11 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (3)           ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state                       ;              ;
;                         |cntr_7n7:count_usedw|                             ; 9 (9)        ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|cntr_7n7:count_usedw  ;              ;
;                      |cntr_rmb:rd_ptr_count|                               ; 9 (9)        ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|cntr_rmb:rd_ptr_count                         ;              ;
;                      |cntr_rmb:wr_ptr|                                     ; 9 (9)        ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|cntr_rmb:wr_ptr                               ;              ;
;                      |dpram_flt:FIFOram|                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|dpram_flt:FIFOram                             ;              ;
;                         |altsyncram_jvj1:altsyncram1|                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|dpram_flt:FIFOram|altsyncram_jvj1:altsyncram1 ;              ;
;    |Apollo:Apollo_inst|                                                    ; 219 (219)    ; 104 (104)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 16 (16)           ; 97 (97)          ; |Hermes|Apollo:Apollo_inst                                                                                                                                                                                                     ;              ;
;    |Attenuator:Attenuator_inst|                                            ; 29 (29)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 20 (20)          ; |Hermes|Attenuator:Attenuator_inst                                                                                                                                                                                             ;              ;
;    |C10_PLL:PLL2_inst|                                                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|C10_PLL:PLL2_inst                                                                                                                                                                                                      ;              ;
;       |altpll:altpll_component|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|C10_PLL:PLL2_inst|altpll:altpll_component                                                                                                                                                                              ;              ;
;          |C10_PLL_altpll:auto_generated|                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|C10_PLL:PLL2_inst|altpll:altpll_component|C10_PLL_altpll:auto_generated                                                                                                                                                ;              ;
;    |C122_PLL:PLL_inst|                                                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|C122_PLL:PLL_inst                                                                                                                                                                                                      ;              ;
;       |altpll:altpll_component|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|C122_PLL:PLL_inst|altpll:altpll_component                                                                                                                                                                              ;              ;
;          |C122_PLL_altpll:auto_generated|                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|C122_PLL:PLL_inst|altpll:altpll_component|C122_PLL_altpll:auto_generated                                                                                                                                               ;              ;
;    |DHCP:DHCP_inst|                                                        ; 49 (49)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 32 (32)          ; |Hermes|DHCP:DHCP_inst                                                                                                                                                                                                         ;              ;
;    |EEPROM:EEPROM_inst|                                                    ; 168 (168)    ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 2 (2)             ; 119 (119)        ; |Hermes|EEPROM:EEPROM_inst                                                                                                                                                                                                     ;              ;
;    |EPCS_fifo:EPCS_fifo_inst|                                              ; 133 (0)      ; 127 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 37 (0)            ; 90 (0)           ; |Hermes|EPCS_fifo:EPCS_fifo_inst                                                                                                                                                                                               ;              ;
;       |dcfifo:dcfifo_component|                                            ; 133 (0)      ; 127 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 37 (0)            ; 90 (0)           ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component                                                                                                                                                                       ;              ;
;          |dcfifo_7gh1:auto_generated|                                      ; 133 (41)     ; 127 (33)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 37 (14)           ; 90 (17)          ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated                                                                                                                                            ;              ;
;             |a_gray2bin_ugb:rdptr_g_gray2bin|                              ; 10 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                            ;              ;
;             |a_gray2bin_ugb:rs_dgwp_gray2bin|                              ; 10 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                            ;              ;
;             |a_graycounter_pjc:wrptr_g1p|                                  ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                ;              ;
;             |a_graycounter_t57:rdptr_g1p|                                  ; 22 (22)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                ;              ;
;             |alt_synch_pipe_rld:rs_dgwp|                                   ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 13 (0)           ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|alt_synch_pipe_rld:rs_dgwp                                                                                                                 ;              ;
;                |dffpipe_qe9:dffpipe13|                                     ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 13 (13)          ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|alt_synch_pipe_rld:rs_dgwp|dffpipe_qe9:dffpipe13                                                                                           ;              ;
;             |alt_synch_pipe_sld:ws_dgrp|                                   ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 8 (0)            ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|alt_synch_pipe_sld:ws_dgrp                                                                                                                 ;              ;
;                |dffpipe_re9:dffpipe16|                                     ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 8 (8)            ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe16                                                                                           ;              ;
;             |altsyncram_7i31:fifo_ram|                                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|altsyncram_7i31:fifo_ram                                                                                                                   ;              ;
;             |cmpr_f66:rdempty_eq_comp|                                     ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                   ;              ;
;             |cmpr_f66:wrfull_eq_comp|                                      ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                    ;              ;
;             |dffpipe_pe9:rs_brp|                                           ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                         ;              ;
;             |dffpipe_pe9:rs_bwp|                                           ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Hermes|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                         ;              ;
;    |FIFO:RXF|                                                              ; 110 (110)    ; 93 (93)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 32 (32)           ; 63 (63)          ; |Hermes|FIFO:RXF                                                                                                                                                                                                               ;              ;
;       |altsyncram:mem_rtl_0|                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|FIFO:RXF|altsyncram:mem_rtl_0                                                                                                                                                                                          ;              ;
;          |altsyncram_15h1:auto_generated|                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_15h1:auto_generated                                                                                                                                                           ;              ;
;    |HPF_select:Alex_HPF_select|                                            ; 46 (46)      ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 13 (13)          ; |Hermes|HPF_select:Alex_HPF_select                                                                                                                                                                                             ;              ;
;    |Hermes_ADC:ADC_SPI|                                                    ; 196 (196)    ; 161 (161)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 23 (23)           ; 140 (140)        ; |Hermes|Hermes_ADC:ADC_SPI                                                                                                                                                                                                     ;              ;
;    |Hermes_Tx_fifo_ctrl:TXFC|                                              ; 281 (281)    ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 189 (189)    ; 0 (0)             ; 92 (92)          ; |Hermes|Hermes_Tx_fifo_ctrl:TXFC                                                                                                                                                                                               ;              ;
;    |Hermes_clk_lrclk_gen:clrgen|                                           ; 41 (41)      ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 24 (24)          ; |Hermes|Hermes_clk_lrclk_gen:clrgen                                                                                                                                                                                            ;              ;
;    |I2S_rcv:MIC|                                                           ; 65 (65)      ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 24 (24)           ; 33 (33)          ; |Hermes|I2S_rcv:MIC                                                                                                                                                                                                            ;              ;
;    |I2S_xmit:LR|                                                           ; 65 (65)      ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 32 (32)           ; 28 (28)          ; |Hermes|I2S_xmit:LR                                                                                                                                                                                                            ;              ;
;    |LPF_select:Alex_LPF_select|                                            ; 56 (56)      ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 14 (14)          ; |Hermes|LPF_select:Alex_LPF_select                                                                                                                                                                                             ;              ;
;    |Led_control:Control_LED0|                                              ; 47 (47)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 30 (30)          ; |Hermes|Led_control:Control_LED0                                                                                                                                                                                               ;              ;
;    |Led_control:Control_LED1|                                              ; 53 (53)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 30 (30)          ; |Hermes|Led_control:Control_LED1                                                                                                                                                                                               ;              ;
;    |Led_flash:Flash_LED10|                                                 ; 33 (33)      ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Hermes|Led_flash:Flash_LED10                                                                                                                                                                                                  ;              ;
;    |Led_flash:Flash_LED1|                                                  ; 33 (33)      ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Hermes|Led_flash:Flash_LED1                                                                                                                                                                                                   ;              ;
;    |Led_flash:Flash_LED2|                                                  ; 33 (33)      ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 26 (26)          ; |Hermes|Led_flash:Flash_LED2                                                                                                                                                                                                   ;              ;
;    |Led_flash:Flash_LED3|                                                  ; 33 (33)      ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Hermes|Led_flash:Flash_LED3                                                                                                                                                                                                   ;              ;
;    |Led_flash:Flash_LED5|                                                  ; 33 (33)      ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Hermes|Led_flash:Flash_LED5                                                                                                                                                                                                   ;              ;
;    |Led_flash:Flash_LED6|                                                  ; 33 (33)      ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 26 (26)          ; |Hermes|Led_flash:Flash_LED6                                                                                                                                                                                                   ;              ;
;    |Led_flash:Flash_LED8|                                                  ; 33 (33)      ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Hermes|Led_flash:Flash_LED8                                                                                                                                                                                                   ;              ;
;    |Led_flash:Flash_LED9|                                                  ; 33 (33)      ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Hermes|Led_flash:Flash_LED9                                                                                                                                                                                                   ;              ;
;    |MDIO:MDIO_inst|                                                        ; 138 (138)    ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 68 (68)          ; |Hermes|MDIO:MDIO_inst                                                                                                                                                                                                         ;              ;
;    |PHY_Rx_fifo:PHY_Rx_fifo_inst|                                          ; 166 (0)      ; 141 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 68 (0)            ; 74 (0)           ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst                                                                                                                                                                                           ;              ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                  ; 166 (0)      ; 141 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 68 (0)            ; 74 (0)           ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                         ;              ;
;          |dcfifo_nhk1:auto_generated|                                      ; 166 (43)     ; 141 (43)                  ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (1)       ; 68 (25)           ; 74 (5)           ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated                                                                                                              ;              ;
;             |a_graycounter_067:rdptr_g1p|                                  ; 27 (27)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 22 (22)          ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p                                                                                  ;              ;
;             |a_graycounter_rjc:wrptr_g1p|                                  ; 27 (27)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 26 (26)          ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p                                                                                  ;              ;
;             |alt_synch_pipe_uld:rs_dgwp|                                   ; 28 (0)       ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 8 (0)            ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|alt_synch_pipe_uld:rs_dgwp                                                                                   ;              ;
;                |dffpipe_te9:dffpipe15|                                     ; 28 (28)      ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 8 (8)            ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe15                                                             ;              ;
;             |alt_synch_pipe_vld:ws_dgrp|                                   ; 28 (0)       ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 9 (0)            ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|alt_synch_pipe_vld:ws_dgrp                                                                                   ;              ;
;                |dffpipe_ve9:dffpipe19|                                     ; 28 (28)      ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 9 (9)            ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|alt_synch_pipe_vld:ws_dgrp|dffpipe_ve9:dffpipe19                                                             ;              ;
;             |altsyncram_tj31:fifo_ram|                                     ; 21 (3)       ; 3 (3)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 2 (2)             ; 4 (1)            ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram                                                                                     ;              ;
;                |decode_177:decode12|                                       ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|decode_177:decode12                                                                 ;              ;
;                |mux_038:mux13|                                             ; 16 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|mux_038:mux13                                                                       ;              ;
;             |cmpr_i66:rdempty_eq_comp|                                     ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|cmpr_i66:rdempty_eq_comp                                                                                     ;              ;
;             |cmpr_i66:wrfull_eq_comp|                                      ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|cmpr_i66:wrfull_eq_comp                                                                                      ;              ;
;             |cntr_s2e:cntr_b|                                              ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Hermes|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|cntr_s2e:cntr_b                                                                                              ;              ;
;    |PLL_IF:PLL_IF_inst|                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|PLL_IF:PLL_IF_inst                                                                                                                                                                                                     ;              ;
;       |altpll:altpll_component|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|PLL_IF:PLL_IF_inst|altpll:altpll_component                                                                                                                                                                             ;              ;
;          |PLL_IF_altpll:auto_generated|                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated                                                                                                                                                ;              ;
;    |PLL_clocks:PLL_clocks_inst|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|PLL_clocks:PLL_clocks_inst                                                                                                                                                                                             ;              ;
;       |altpll:altpll_component|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|PLL_clocks:PLL_clocks_inst|altpll:altpll_component                                                                                                                                                                     ;              ;
;          |PLL_clocks_altpll:auto_generated|                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated                                                                                                                                    ;              ;
;    |Rx_MAC:Rx_MAC_inst|                                                    ; 1818 (1818)  ; 1455 (1455)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 357 (357)    ; 175 (175)         ; 1286 (1286)      ; |Hermes|Rx_MAC:Rx_MAC_inst                                                                                                                                                                                                     ;              ;
;    |SPI:Alex_SPI_Tx|                                                       ; 69 (69)      ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 7 (7)             ; 38 (38)          ; |Hermes|SPI:Alex_SPI_Tx                                                                                                                                                                                                        ;              ;
;    |SP_fifo:SPF|                                                           ; 174 (0)      ; 152 (0)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 60 (0)            ; 92 (0)           ; |Hermes|SP_fifo:SPF                                                                                                                                                                                                            ;              ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                  ; 174 (0)      ; 152 (0)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 60 (0)            ; 92 (0)           ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                          ;              ;
;          |dcfifo_atj1:auto_generated|                                      ; 174 (45)     ; 152 (45)                  ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (3)       ; 60 (22)           ; 92 (7)           ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated                                                                                                                               ;              ;
;             |a_graycounter_167:rdptr_g1p|                                  ; 28 (28)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 26 (26)          ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_167:rdptr_g1p                                                                                                   ;              ;
;             |a_graycounter_tjc:wrptr_g1p|                                  ; 31 (31)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 29 (29)          ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_tjc:wrptr_g1p                                                                                                   ;              ;
;             |alt_synch_pipe_0md:rs_dgwp|                                   ; 30 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 13 (0)           ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|alt_synch_pipe_0md:rs_dgwp                                                                                                    ;              ;
;                |dffpipe_0f9:dffpipe14|                                     ; 30 (30)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 13 (13)          ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_0f9:dffpipe14                                                                              ;              ;
;             |alt_synch_pipe_1md:ws_dgrp|                                   ; 30 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 10 (0)           ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|alt_synch_pipe_1md:ws_dgrp                                                                                                    ;              ;
;                |dffpipe_1f9:dffpipe17|                                     ; 30 (30)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 10 (10)          ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_1f9:dffpipe17                                                                              ;              ;
;             |altsyncram_vj31:fifo_ram|                                     ; 24 (6)       ; 6 (6)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 1 (1)             ; 9 (3)            ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram                                                                                                      ;              ;
;                |decode_477:decode12|                                       ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|decode_477:decode12                                                                                  ;              ;
;                |mux_k18:mux13|                                             ; 16 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|mux_k18:mux13                                                                                        ;              ;
;             |cmpr_j66:rdempty_eq_comp|                                     ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|cmpr_j66:rdempty_eq_comp                                                                                                      ;              ;
;             |cmpr_j66:wrfull_eq_comp|                                      ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|cmpr_j66:wrfull_eq_comp                                                                                                       ;              ;
;             |cntr_s2e:cntr_b|                                              ; 3 (3)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Hermes|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|cntr_s2e:cntr_b                                                                                                               ;              ;
;    |TLV320_SPI:TLV|                                                        ; 74 (74)      ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 49 (49)          ; |Hermes|TLV320_SPI:TLV                                                                                                                                                                                                         ;              ;
;    |Tx_MAC:Tx_MAC_inst|                                                    ; 3504 (3461)  ; 359 (327)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2167 (2157)  ; 6 (6)             ; 1331 (1297)      ; |Hermes|Tx_MAC:Tx_MAC_inst                                                                                                                                                                                                     ;              ;
;       |CRC32:CRC32_inst|                                                   ; 44 (44)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 34 (34)          ; |Hermes|Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst                                                                                                                                                                                    ;              ;
;    |Tx_fifo:Tx_fifo_inst|                                                  ; 144 (0)      ; 130 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 44 (0)            ; 86 (0)           ; |Hermes|Tx_fifo:Tx_fifo_inst                                                                                                                                                                                                   ;              ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                  ; 144 (0)      ; 130 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 44 (0)            ; 86 (0)           ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                 ;              ;
;          |dcfifo_a9l1:auto_generated|                                      ; 144 (47)     ; 130 (34)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (3)       ; 44 (21)           ; 86 (19)          ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated                                                                                                                      ;              ;
;             |a_gray2bin_ugb:rdptr_g_gray2bin|                              ; 10 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                      ;              ;
;             |a_gray2bin_ugb:rs_dgwp_gray2bin|                              ; 10 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                      ;              ;
;             |a_graycounter_pjc:wrptr_g1p|                                  ; 20 (20)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                          ;              ;
;             |a_graycounter_s57:rdptr_g1p|                                  ; 21 (21)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p                                                                                          ;              ;
;             |alt_synch_pipe_2md:ws_dgrp|                                   ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 9 (0)            ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|alt_synch_pipe_2md:ws_dgrp                                                                                           ;              ;
;                |dffpipe_4f9:dffpipe13|                                     ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 9 (9)            ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|alt_synch_pipe_2md:ws_dgrp|dffpipe_4f9:dffpipe13                                                                     ;              ;
;             |alt_synch_pipe_tld:rs_dgwp|                                   ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 12 (0)           ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|alt_synch_pipe_tld:rs_dgwp                                                                                           ;              ;
;                |dffpipe_3f9:dffpipe10|                                     ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 12 (12)          ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|alt_synch_pipe_tld:rs_dgwp|dffpipe_3f9:dffpipe10                                                                     ;              ;
;             |altsyncram_nj31:fifo_ram|                                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|altsyncram_nj31:fifo_ram                                                                                             ;              ;
;             |cmpr_f66:rdempty_eq_comp|                                     ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                             ;              ;
;             |cmpr_f66:wrfull_eq_comp|                                      ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                              ;              ;
;             |cntr_s2e:cntr_b|                                              ; 3 (3)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|cntr_s2e:cntr_b                                                                                                      ;              ;
;             |dffpipe_2f9:rs_brp|                                           ; 11 (11)      ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|dffpipe_2f9:rs_brp                                                                                                   ;              ;
;             |dffpipe_pe9:rs_bwp|                                           ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Hermes|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                   ;              ;
;    |cdc_mcp:MDC[0].IQ_sync|                                                ; 55 (51)      ; 54 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 52 (50)          ; |Hermes|cdc_mcp:MDC[0].IQ_sync                                                                                                                                                                                                 ;              ;
;       |cdc_sync:ack|                                                       ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Hermes|cdc_mcp:MDC[0].IQ_sync|cdc_sync:ack                                                                                                                                                                                    ;              ;
;       |cdc_sync:rdy|                                                       ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Hermes|cdc_mcp:MDC[0].IQ_sync|cdc_sync:rdy                                                                                                                                                                                    ;              ;
;    |cdc_mcp:MDC[1].IQ_sync|                                                ; 55 (51)      ; 54 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 52 (50)          ; |Hermes|cdc_mcp:MDC[1].IQ_sync                                                                                                                                                                                                 ;              ;
;       |cdc_sync:ack|                                                       ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Hermes|cdc_mcp:MDC[1].IQ_sync|cdc_sync:ack                                                                                                                                                                                    ;              ;
;       |cdc_sync:rdy|                                                       ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Hermes|cdc_mcp:MDC[1].IQ_sync|cdc_sync:rdy                                                                                                                                                                                    ;              ;
;    |cdc_mcp:MDC[2].IQ_sync|                                                ; 55 (51)      ; 54 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 52 (50)          ; |Hermes|cdc_mcp:MDC[2].IQ_sync                                                                                                                                                                                                 ;              ;
;       |cdc_sync:ack|                                                       ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Hermes|cdc_mcp:MDC[2].IQ_sync|cdc_sync:ack                                                                                                                                                                                    ;              ;
;       |cdc_sync:rdy|                                                       ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Hermes|cdc_mcp:MDC[2].IQ_sync|cdc_sync:rdy                                                                                                                                                                                    ;              ;
;    |cdc_mcp:MDC[3].IQ_sync|                                                ; 55 (51)      ; 54 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 52 (50)          ; |Hermes|cdc_mcp:MDC[3].IQ_sync                                                                                                                                                                                                 ;              ;
;       |cdc_sync:ack|                                                       ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Hermes|cdc_mcp:MDC[3].IQ_sync|cdc_sync:ack                                                                                                                                                                                    ;              ;
;       |cdc_sync:rdy|                                                       ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Hermes|cdc_mcp:MDC[3].IQ_sync|cdc_sync:rdy                                                                                                                                                                                    ;              ;
;    |cdc_sync:LR_audio|                                                     ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 59 (59)           ; 5 (5)            ; |Hermes|cdc_sync:LR_audio                                                                                                                                                                                                      ;              ;
;    |cdc_sync:Tx_I|                                                         ; 32 (32)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 17 (17)          ; |Hermes|cdc_sync:Tx_I                                                                                                                                                                                                          ;              ;
;    |cdc_sync:Tx_Q|                                                         ; 32 (32)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |Hermes|cdc_sync:Tx_Q                                                                                                                                                                                                          ;              ;
;    |cdc_sync:cdc_CRLCLK|                                                   ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Hermes|cdc_sync:cdc_CRLCLK                                                                                                                                                                                                    ;              ;
;    |cdc_sync:cdc_mic|                                                      ; 32 (32)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Hermes|cdc_sync:cdc_mic                                                                                                                                                                                                       ;              ;
;    |cdc_sync:freq0|                                                        ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 61 (61)           ; 3 (3)            ; |Hermes|cdc_sync:freq0                                                                                                                                                                                                         ;              ;
;    |cdc_sync:freq1|                                                        ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 30 (30)          ; |Hermes|cdc_sync:freq1                                                                                                                                                                                                         ;              ;
;    |cdc_sync:freq2|                                                        ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 37 (37)          ; |Hermes|cdc_sync:freq2                                                                                                                                                                                                         ;              ;
;    |cdc_sync:freq3|                                                        ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 44 (44)          ; |Hermes|cdc_sync:freq3                                                                                                                                                                                                         ;              ;
;    |cdc_sync:freq4|                                                        ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 45 (45)          ; |Hermes|cdc_sync:freq4                                                                                                                                                                                                         ;              ;
;    |cdc_sync:rate|                                                         ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |Hermes|cdc_sync:rate                                                                                                                                                                                                          ;              ;
;    |cicint:cic_I|                                                          ; 387 (387)    ; 342 (342)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 31 (31)           ; 316 (316)        ; |Hermes|cicint:cic_I                                                                                                                                                                                                           ;              ;
;    |cicint:cic_Q|                                                          ; 344 (344)    ; 317 (317)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 21 (21)           ; 300 (300)        ; |Hermes|cicint:cic_Q                                                                                                                                                                                                           ;              ;
;    |cpl_cordic:cordic_inst|                                                ; 1740 (1740)  ; 1052 (1052)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 504 (504)    ; 5 (5)             ; 1231 (1231)      ; |Hermes|cpl_cordic:cordic_inst                                                                                                                                                                                                 ;              ;
;    |debounce:de_PTT|                                                       ; 43 (43)      ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 28 (28)          ; |Hermes|debounce:de_PTT                                                                                                                                                                                                        ;              ;
;    |debounce:de_dash|                                                      ; 45 (45)      ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 3 (3)             ; 22 (22)          ; |Hermes|debounce:de_dash                                                                                                                                                                                                       ;              ;
;    |debounce:de_dot|                                                       ; 45 (45)      ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 3 (3)             ; 24 (24)          ; |Hermes|debounce:de_dot                                                                                                                                                                                                        ;              ;
;    |lpm_mult:Mult0|                                                        ; 66 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 12 (0)           ; |Hermes|lpm_mult:Mult0                                                                                                                                                                                                         ;              ;
;       |mult_ift:auto_generated|                                            ; 66 (66)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 12 (12)          ; |Hermes|lpm_mult:Mult0|mult_ift:auto_generated                                                                                                                                                                                 ;              ;
;    |lpm_mult:Mult1|                                                        ; 33 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |Hermes|lpm_mult:Mult1                                                                                                                                                                                                         ;              ;
;       |mult_gft:auto_generated|                                            ; 33 (33)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |Hermes|lpm_mult:Mult1|mult_gft:auto_generated                                                                                                                                                                                 ;              ;
;    |lpm_mult:Mult2|                                                        ; 33 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 13 (0)           ; |Hermes|lpm_mult:Mult2                                                                                                                                                                                                         ;              ;
;       |mult_gft:auto_generated|                                            ; 33 (33)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 13 (13)          ; |Hermes|lpm_mult:Mult2|mult_gft:auto_generated                                                                                                                                                                                 ;              ;
;    |lpm_mult:Mult3|                                                        ; 33 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 18 (0)           ; |Hermes|lpm_mult:Mult3                                                                                                                                                                                                         ;              ;
;       |mult_gft:auto_generated|                                            ; 33 (33)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 18 (18)          ; |Hermes|lpm_mult:Mult3|mult_gft:auto_generated                                                                                                                                                                                 ;              ;
;    |lpm_mult:Mult4|                                                        ; 33 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 13 (0)           ; |Hermes|lpm_mult:Mult4                                                                                                                                                                                                         ;              ;
;       |mult_gft:auto_generated|                                            ; 33 (33)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 13 (13)          ; |Hermes|lpm_mult:Mult4|mult_gft:auto_generated                                                                                                                                                                                 ;              ;
;    |lpm_mult:Mult5|                                                        ; 33 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |Hermes|lpm_mult:Mult5                                                                                                                                                                                                         ;              ;
;       |mult_gft:auto_generated|                                            ; 33 (33)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |Hermes|lpm_mult:Mult5|mult_gft:auto_generated                                                                                                                                                                                 ;              ;
;    |pulsegen:cdc_m|                                                        ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Hermes|pulsegen:cdc_m                                                                                                                                                                                                         ;              ;
;    |receiver:MDC[0].receiver_inst|                                         ; 7013 (0)     ; 6332 (0)                  ; 0 (0)         ; 18844       ; 3    ; 14           ; 2       ; 6         ; 0    ; 0            ; 478 (0)      ; 1324 (0)          ; 5211 (0)         ; |Hermes|receiver:MDC[0].receiver_inst                                                                                                                                                                                          ;              ;
;       |cic:cic_inst_I2|                                                    ; 1512 (70)    ; 1482 (17)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 435 (0)           ; 1068 (62)        ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2                                                                                                                                                                          ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[10].cic_comb_inst|                           ; 71 (71)      ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 61 (61)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[10].cic_comb_inst                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 56 (56)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 42 (42)           ; 48 (48)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 44 (44)           ; 46 (46)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[5].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[5].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[6].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[6].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[7].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[7].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[8].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 42 (42)           ; 48 (48)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[8].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[9].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (38)           ; 52 (52)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[9].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[10].cic_integrator_inst|               ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[10].cic_integrator_inst                                                                                                                        ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[5].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[5].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[6].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[6].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[7].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[7].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[8].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[8].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[9].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[9].cic_integrator_inst                                                                                                                         ;              ;
;       |cic:cic_inst_Q2|                                                    ; 1479 (48)    ; 1465 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 393 (0)           ; 1073 (35)        ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2                                                                                                                                                                          ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 41 (41)           ; 49 (49)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[10].cic_comb_inst|                           ; 70 (70)      ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 64 (64)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[10].cic_comb_inst                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 42 (42)           ; 48 (48)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 51 (51)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[5].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 33 (33)           ; 57 (57)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[5].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[6].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 33 (33)           ; 57 (57)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[6].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[7].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 63 (63)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[7].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[8].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 43 (43)           ; 47 (47)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[8].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[9].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 51 (51)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[9].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[10].cic_integrator_inst|               ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[10].cic_integrator_inst                                                                                                                        ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[5].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[5].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[6].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[6].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[7].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[7].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[8].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[8].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[9].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[0].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[9].cic_integrator_inst                                                                                                                         ;              ;
;       |cordic:cordic_inst|                                                 ; 1609 (1609)  ; 1046 (1046)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 388 (388)    ; 31 (31)           ; 1190 (1190)      ; |Hermes|receiver:MDC[0].receiver_inst|cordic:cordic_inst                                                                                                                                                                       ;              ;
;       |fir:fir_inst_I|                                                     ; 214 (36)     ; 205 (31)                  ; 0 (0)         ; 6350        ; 1    ; 7            ; 1       ; 3         ; 0    ; 0            ; 6 (2)        ; 58 (0)            ; 150 (34)         ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_I                                                                                                                                                                           ;              ;
;          |fir_mac:fir_mac_inst|                                            ; 166 (47)     ; 166 (47)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 58 (0)            ; 108 (47)         ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst                                                                                                                                                      ;              ;
;             |mult_24Sx24S:mult_24Sx24S_inst|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 58 (0)            ; 61 (0)           ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst                                                                                                                       ;              ;
;                |lpm_mult:lpm_mult_component|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 58 (0)            ; 61 (0)           ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component                                                                                           ;              ;
;                   |mult_djp:auto_generated|                                ; 119 (119)    ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 58 (58)           ; 61 (61)          ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated                                                                   ;              ;
;          |fir_shiftreg:fir_shiftreg_inst|                                  ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst                                                                                                                                            ;              ;
;             |altshift_taps:altshift_taps_component|                        ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component                                                                                                      ;              ;
;                |shift_taps_ils:auto_generated|                             ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated                                                                        ;              ;
;                   |altsyncram_qka1:altsyncram2|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2                                            ;              ;
;                   |cntr_brf:cntr1|                                         ; 12 (10)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 8 (8)            ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1                                                         ;              ;
;                      |cmpr_lfc:cmpr4|                                      ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cmpr_lfc:cmpr4                                          ;              ;
;       |fir:fir_inst_Q|                                                     ; 211 (33)     ; 203 (29)                  ; 0 (0)         ; 6350        ; 1    ; 7            ; 1       ; 3         ; 0    ; 0            ; 6 (2)        ; 59 (0)            ; 146 (31)         ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_Q                                                                                                                                                                           ;              ;
;          |fir_mac:fir_mac_inst|                                            ; 166 (47)     ; 166 (47)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 107 (47)         ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst                                                                                                                                                      ;              ;
;             |mult_24Sx24S:mult_24Sx24S_inst|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 60 (0)           ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst                                                                                                                       ;              ;
;                |lpm_mult:lpm_mult_component|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 60 (0)           ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component                                                                                           ;              ;
;                   |mult_djp:auto_generated|                                ; 119 (119)    ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (59)           ; 60 (60)          ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated                                                                   ;              ;
;          |fir_shiftreg:fir_shiftreg_inst|                                  ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst                                                                                                                                            ;              ;
;             |altshift_taps:altshift_taps_component|                        ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component                                                                                                      ;              ;
;                |shift_taps_ils:auto_generated|                             ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated                                                                        ;              ;
;                   |altsyncram_qka1:altsyncram2|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2                                            ;              ;
;                   |cntr_brf:cntr1|                                         ; 12 (10)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 8 (8)            ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1                                                         ;              ;
;                      |cmpr_lfc:cmpr4|                                      ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cmpr_lfc:cmpr4                                          ;              ;
;       |fir_coeffs:fir_coeffs_inst|                                         ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Hermes|receiver:MDC[0].receiver_inst|fir_coeffs:fir_coeffs_inst                                                                                                                                                               ;              ;
;          |fir_coeffs_rom:fir_coeffs_rom_inst|                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[0].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst                                                                                                                            ;              ;
;             |altsyncram:altsyncram_component|                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[0].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component                                                                                            ;              ;
;                |altsyncram_h2a1:auto_generated|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[0].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated                                                             ;              ;
;       |varcic:varcic_inst_I1|                                              ; 1019 (106)   ; 970 (40)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 116 (0)           ; 885 (88)         ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1                                                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 105 (105)        ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 102 (102)        ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 40 (40)           ; 88 (88)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 107 (107)        ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 98 (98)      ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 92 (92)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                               ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                   ;              ;
;       |varcic:varcic_inst_Q1|                                              ; 1000 (70)    ; 953 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 232 (0)           ; 730 (32)         ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_Q1                                                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 62 (62)           ; 66 (66)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 41 (41)           ; 87 (87)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 42 (42)           ; 86 (86)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 62 (62)           ; 66 (66)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 99 (99)      ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 74 (74)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                               ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                   ;              ;
;    |receiver:MDC[1].receiver_inst|                                         ; 6948 (0)     ; 6291 (0)                  ; 0 (0)         ; 18844       ; 3    ; 14           ; 2       ; 6         ; 0    ; 0            ; 563 (0)      ; 1428 (0)          ; 4957 (0)         ; |Hermes|receiver:MDC[1].receiver_inst                                                                                                                                                                                          ;              ;
;       |cic:cic_inst_I2|                                                    ; 1511 (48)    ; 1465 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 454 (0)           ; 1016 (7)         ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2                                                                                                                                                                          ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (38)           ; 52 (52)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[10].cic_comb_inst|                           ; 71 (71)      ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 50 (50)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[10].cic_comb_inst                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 40 (40)           ; 50 (50)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 41 (41)           ; 49 (49)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[5].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[5].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[6].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[6].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[7].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 44 (44)           ; 46 (46)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[7].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[8].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[8].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[9].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[9].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[10].cic_integrator_inst|               ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[10].cic_integrator_inst                                                                                                                        ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[5].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[5].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[6].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[6].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[7].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[7].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[8].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[8].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[9].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[9].cic_integrator_inst                                                                                                                         ;              ;
;       |cic:cic_inst_Q2|                                                    ; 1490 (48)    ; 1465 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 447 (0)           ; 1025 (30)        ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2                                                                                                                                                                          ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[10].cic_comb_inst|                           ; 71 (71)      ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 67 (67)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[10].cic_comb_inst                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[5].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[5].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[6].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[6].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[7].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[7].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[8].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[8].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[9].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (38)           ; 52 (52)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[9].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[10].cic_integrator_inst|               ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[10].cic_integrator_inst                                                                                                                        ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[5].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[5].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[6].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[6].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[7].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[7].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[8].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[8].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[9].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[1].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[9].cic_integrator_inst                                                                                                                         ;              ;
;       |cordic:cordic_inst|                                                 ; 1591 (1591)  ; 1047 (1047)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 459 (459)    ; 19 (19)           ; 1113 (1113)      ; |Hermes|receiver:MDC[1].receiver_inst|cordic:cordic_inst                                                                                                                                                                       ;              ;
;       |fir:fir_inst_I|                                                     ; 212 (35)     ; 205 (31)                  ; 0 (0)         ; 6350        ; 1    ; 7            ; 1       ; 3         ; 0    ; 0            ; 6 (2)        ; 57 (0)            ; 149 (34)         ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_I                                                                                                                                                                           ;              ;
;          |fir_mac:fir_mac_inst|                                            ; 166 (47)     ; 166 (47)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 57 (0)            ; 109 (47)         ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst                                                                                                                                                      ;              ;
;             |mult_24Sx24S:mult_24Sx24S_inst|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 57 (0)            ; 62 (0)           ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst                                                                                                                       ;              ;
;                |lpm_mult:lpm_mult_component|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 57 (0)            ; 62 (0)           ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component                                                                                           ;              ;
;                   |mult_djp:auto_generated|                                ; 119 (119)    ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 57 (57)           ; 62 (62)          ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated                                                                   ;              ;
;          |fir_shiftreg:fir_shiftreg_inst|                                  ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst                                                                                                                                            ;              ;
;             |altshift_taps:altshift_taps_component|                        ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component                                                                                                      ;              ;
;                |shift_taps_ils:auto_generated|                             ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated                                                                        ;              ;
;                   |altsyncram_qka1:altsyncram2|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2                                            ;              ;
;                   |cntr_brf:cntr1|                                         ; 12 (10)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 8 (8)            ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1                                                         ;              ;
;                      |cmpr_lfc:cmpr4|                                      ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cmpr_lfc:cmpr4                                          ;              ;
;       |fir:fir_inst_Q|                                                     ; 211 (32)     ; 203 (29)                  ; 0 (0)         ; 6350        ; 1    ; 7            ; 1       ; 3         ; 0    ; 0            ; 5 (1)        ; 51 (0)            ; 155 (32)         ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_Q                                                                                                                                                                           ;              ;
;          |fir_mac:fir_mac_inst|                                            ; 167 (47)     ; 166 (47)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 51 (0)            ; 116 (47)         ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst                                                                                                                                                      ;              ;
;             |mult_24Sx24S:mult_24Sx24S_inst|                               ; 120 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 51 (0)            ; 69 (0)           ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst                                                                                                                       ;              ;
;                |lpm_mult:lpm_mult_component|                               ; 120 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 51 (0)            ; 69 (0)           ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component                                                                                           ;              ;
;                   |mult_djp:auto_generated|                                ; 120 (120)    ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 51 (51)           ; 69 (69)          ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated                                                                   ;              ;
;          |fir_shiftreg:fir_shiftreg_inst|                                  ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst                                                                                                                                            ;              ;
;             |altshift_taps:altshift_taps_component|                        ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component                                                                                                      ;              ;
;                |shift_taps_ils:auto_generated|                             ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated                                                                        ;              ;
;                   |altsyncram_qka1:altsyncram2|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2                                            ;              ;
;                   |cntr_brf:cntr1|                                         ; 12 (10)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 8 (8)            ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1                                                         ;              ;
;                      |cmpr_lfc:cmpr4|                                      ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cmpr_lfc:cmpr4                                          ;              ;
;       |fir_coeffs:fir_coeffs_inst|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir_coeffs:fir_coeffs_inst                                                                                                                                                               ;              ;
;          |fir_coeffs_rom:fir_coeffs_rom_inst|                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst                                                                                                                            ;              ;
;             |altsyncram:altsyncram_component|                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component                                                                                            ;              ;
;                |altsyncram_h2a1:auto_generated|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[1].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated                                                             ;              ;
;       |varcic:varcic_inst_I1|                                              ; 962 (70)     ; 953 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 156 (0)           ; 802 (66)         ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_I1                                                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 129 (129)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 94 (94)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 47 (47)           ; 81 (81)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 103 (103)        ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (38)           ; 90 (90)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 98 (98)      ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 87 (87)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                               ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                   ;              ;
;       |varcic:varcic_inst_Q1|                                              ; 995 (70)     ; 953 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (29)      ; 244 (0)           ; 721 (41)         ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_Q1                                                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 50 (50)           ; 78 (78)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 59 (59)           ; 69 (69)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 129 (129)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 56 (56)           ; 72 (72)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 54 (54)           ; 74 (74)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 100 (100)    ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 75 (75)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                               ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[1].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                   ;              ;
;    |receiver:MDC[2].receiver_inst|                                         ; 6946 (0)     ; 6292 (0)                  ; 0 (0)         ; 18844       ; 2    ; 14           ; 2       ; 6         ; 0    ; 0            ; 494 (0)      ; 1381 (0)          ; 5071 (0)         ; |Hermes|receiver:MDC[2].receiver_inst                                                                                                                                                                                          ;              ;
;       |cic:cic_inst_I2|                                                    ; 1504 (48)    ; 1465 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 423 (0)           ; 1048 (15)        ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2                                                                                                                                                                          ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 44 (44)           ; 46 (46)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[10].cic_comb_inst|                           ; 71 (71)      ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 62 (62)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[10].cic_comb_inst                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 42 (42)           ; 48 (48)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 41 (41)           ; 49 (49)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 41 (41)           ; 49 (49)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 43 (43)           ; 47 (47)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[5].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 41 (41)           ; 49 (49)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[5].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[6].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 51 (51)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[6].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[7].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 43 (43)           ; 47 (47)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[7].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[8].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[8].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[9].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 55 (55)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[9].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[10].cic_integrator_inst|               ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[10].cic_integrator_inst                                                                                                                        ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 46 (46)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 46 (46)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[5].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[5].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[6].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[6].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[7].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[7].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[8].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[8].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[9].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[9].cic_integrator_inst                                                                                                                         ;              ;
;       |cic:cic_inst_Q2|                                                    ; 1493 (48)    ; 1465 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 443 (0)           ; 1029 (27)        ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2                                                                                                                                                                          ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[10].cic_comb_inst|                           ; 70 (70)      ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 66 (66)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[10].cic_comb_inst                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 42 (42)           ; 48 (48)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[5].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[5].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[6].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[6].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[7].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[7].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[8].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 51 (51)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[8].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[9].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 43 (43)           ; 47 (47)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[9].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[10].cic_integrator_inst|               ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[10].cic_integrator_inst                                                                                                                        ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[5].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[5].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[6].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[6].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[7].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[7].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[8].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[8].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[9].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[2].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[9].cic_integrator_inst                                                                                                                         ;              ;
;       |cordic:cordic_inst|                                                 ; 1596 (1596)  ; 1048 (1048)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 385 (385)    ; 34 (34)           ; 1177 (1177)      ; |Hermes|receiver:MDC[2].receiver_inst|cordic:cordic_inst                                                                                                                                                                       ;              ;
;       |fir:fir_inst_I|                                                     ; 214 (36)     ; 205 (31)                  ; 0 (0)         ; 6350        ; 1    ; 7            ; 1       ; 3         ; 0    ; 0            ; 8 (4)        ; 57 (0)            ; 149 (32)         ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_I                                                                                                                                                                           ;              ;
;          |fir_mac:fir_mac_inst|                                            ; 166 (47)     ; 166 (47)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 57 (0)            ; 109 (47)         ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst                                                                                                                                                      ;              ;
;             |mult_24Sx24S:mult_24Sx24S_inst|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 57 (0)            ; 62 (0)           ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst                                                                                                                       ;              ;
;                |lpm_mult:lpm_mult_component|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 57 (0)            ; 62 (0)           ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component                                                                                           ;              ;
;                   |mult_djp:auto_generated|                                ; 119 (119)    ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 57 (57)           ; 62 (62)          ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated                                                                   ;              ;
;          |fir_shiftreg:fir_shiftreg_inst|                                  ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst                                                                                                                                            ;              ;
;             |altshift_taps:altshift_taps_component|                        ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component                                                                                                      ;              ;
;                |shift_taps_ils:auto_generated|                             ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated                                                                        ;              ;
;                   |altsyncram_qka1:altsyncram2|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2                                            ;              ;
;                   |cntr_brf:cntr1|                                         ; 12 (10)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 8 (8)            ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1                                                         ;              ;
;                      |cmpr_lfc:cmpr4|                                      ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cmpr_lfc:cmpr4                                          ;              ;
;       |fir:fir_inst_Q|                                                     ; 211 (33)     ; 203 (29)                  ; 0 (0)         ; 6350        ; 1    ; 7            ; 1       ; 3         ; 0    ; 0            ; 8 (4)        ; 51 (0)            ; 152 (29)         ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_Q                                                                                                                                                                           ;              ;
;          |fir_mac:fir_mac_inst|                                            ; 166 (47)     ; 166 (47)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 51 (0)            ; 115 (47)         ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst                                                                                                                                                      ;              ;
;             |mult_24Sx24S:mult_24Sx24S_inst|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 51 (0)            ; 68 (0)           ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst                                                                                                                       ;              ;
;                |lpm_mult:lpm_mult_component|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 51 (0)            ; 68 (0)           ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component                                                                                           ;              ;
;                   |mult_djp:auto_generated|                                ; 119 (119)    ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 51 (51)           ; 68 (68)          ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated                                                                   ;              ;
;          |fir_shiftreg:fir_shiftreg_inst|                                  ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst                                                                                                                                            ;              ;
;             |altshift_taps:altshift_taps_component|                        ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component                                                                                                      ;              ;
;                |shift_taps_ils:auto_generated|                             ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated                                                                        ;              ;
;                   |altsyncram_qka1:altsyncram2|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2                                            ;              ;
;                   |cntr_brf:cntr1|                                         ; 12 (10)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 8 (8)            ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1                                                         ;              ;
;                      |cmpr_lfc:cmpr4|                                      ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cmpr_lfc:cmpr4                                          ;              ;
;       |fir_coeffs:fir_coeffs_inst|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir_coeffs:fir_coeffs_inst                                                                                                                                                               ;              ;
;          |fir_coeffs_rom:fir_coeffs_rom_inst|                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst                                                                                                                            ;              ;
;             |altsyncram:altsyncram_component|                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component                                                                                            ;              ;
;                |altsyncram_h2a1:auto_generated|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[2].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated                                                             ;              ;
;       |varcic:varcic_inst_I1|                                              ; 962 (68)     ; 953 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 138 (0)           ; 818 (64)         ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_I1                                                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 120 (120)        ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 104 (104)        ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 52 (52)           ; 76 (76)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 83 (83)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 102 (102)    ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 93 (93)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                               ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                   ;              ;
;       |varcic:varcic_inst_Q1|                                              ; 989 (70)     ; 953 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 235 (0)           ; 721 (37)         ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_Q1                                                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 59 (59)           ; 69 (69)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 57 (57)           ; 71 (71)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 48 (48)           ; 80 (80)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 51 (51)           ; 77 (77)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 99 (99)      ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 79 (79)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                               ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[2].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                   ;              ;
;    |receiver:MDC[3].receiver_inst|                                         ; 6913 (0)     ; 6292 (0)                  ; 0 (0)         ; 18844       ; 3    ; 14           ; 2       ; 6         ; 0    ; 0            ; 437 (0)      ; 1315 (0)          ; 5161 (0)         ; |Hermes|receiver:MDC[3].receiver_inst                                                                                                                                                                                          ;              ;
;       |cic:cic_inst_I2|                                                    ; 1503 (48)    ; 1465 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 416 (0)           ; 1058 (19)        ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2                                                                                                                                                                          ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 40 (40)           ; 50 (50)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[10].cic_comb_inst|                           ; 70 (70)      ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 55 (55)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[10].cic_comb_inst                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 72 (72)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 62 (62)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[5].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[5].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[6].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[6].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[7].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[7].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[8].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[8].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[9].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[9].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[10].cic_integrator_inst|               ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[10].cic_integrator_inst                                                                                                                        ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[5].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[5].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[6].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[6].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[7].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[7].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[8].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[8].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[9].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[9].cic_integrator_inst                                                                                                                         ;              ;
;       |cic:cic_inst_Q2|                                                    ; 1490 (48)    ; 1465 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 406 (0)           ; 1062 (26)        ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2                                                                                                                                                                          ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[10].cic_comb_inst|                           ; 70 (70)      ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 62 (62)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[10].cic_comb_inst                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 44 (44)           ; 46 (46)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 43 (43)           ; 47 (47)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 43 (43)           ; 47 (47)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (37)           ; 53 (53)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[5].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (38)           ; 52 (52)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[5].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[6].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 64 (64)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[6].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[7].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (37)           ; 53 (53)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[7].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[8].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 43 (43)           ; 47 (47)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[8].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_comb:cic_stages[9].cic_comb_inst|                            ; 90 (90)      ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 42 (42)           ; 48 (48)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[9].cic_comb_inst                                                                                                                                     ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[10].cic_integrator_inst|               ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[10].cic_integrator_inst                                                                                                                        ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[5].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[5].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[6].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[6].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[7].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[7].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[8].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[8].cic_integrator_inst                                                                                                                         ;              ;
;          |cic_integrator:cic_stages[9].cic_integrator_inst|                ; 45 (45)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Hermes|receiver:MDC[3].receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[9].cic_integrator_inst                                                                                                                         ;              ;
;       |cordic:cordic_inst|                                                 ; 1593 (1593)  ; 1048 (1048)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 314 (314)    ; 27 (27)           ; 1252 (1252)      ; |Hermes|receiver:MDC[3].receiver_inst|cordic:cordic_inst                                                                                                                                                                       ;              ;
;       |fir:fir_inst_I|                                                     ; 213 (35)     ; 205 (31)                  ; 0 (0)         ; 6350        ; 1    ; 7            ; 1       ; 3         ; 0    ; 0            ; 8 (4)        ; 57 (0)            ; 148 (32)         ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_I                                                                                                                                                                           ;              ;
;          |fir_mac:fir_mac_inst|                                            ; 166 (47)     ; 166 (47)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 57 (0)            ; 109 (47)         ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst                                                                                                                                                      ;              ;
;             |mult_24Sx24S:mult_24Sx24S_inst|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 57 (0)            ; 62 (0)           ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst                                                                                                                       ;              ;
;                |lpm_mult:lpm_mult_component|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 57 (0)            ; 62 (0)           ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component                                                                                           ;              ;
;                   |mult_djp:auto_generated|                                ; 119 (119)    ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 57 (57)           ; 62 (62)          ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated                                                                   ;              ;
;          |fir_shiftreg:fir_shiftreg_inst|                                  ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst                                                                                                                                            ;              ;
;             |altshift_taps:altshift_taps_component|                        ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component                                                                                                      ;              ;
;                |shift_taps_ils:auto_generated|                             ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated                                                                        ;              ;
;                   |altsyncram_qka1:altsyncram2|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2                                            ;              ;
;                   |cntr_brf:cntr1|                                         ; 12 (10)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 8 (8)            ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1                                                         ;              ;
;                      |cmpr_lfc:cmpr4|                                      ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cmpr_lfc:cmpr4                                          ;              ;
;       |fir:fir_inst_Q|                                                     ; 211 (33)     ; 203 (29)                  ; 0 (0)         ; 6350        ; 1    ; 7            ; 1       ; 3         ; 0    ; 0            ; 8 (4)        ; 49 (0)            ; 154 (29)         ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_Q                                                                                                                                                                           ;              ;
;          |fir_mac:fir_mac_inst|                                            ; 166 (47)     ; 166 (47)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 49 (0)            ; 117 (47)         ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst                                                                                                                                                      ;              ;
;             |mult_24Sx24S:mult_24Sx24S_inst|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 49 (0)            ; 70 (0)           ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst                                                                                                                       ;              ;
;                |lpm_mult:lpm_mult_component|                               ; 119 (0)      ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 49 (0)            ; 70 (0)           ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component                                                                                           ;              ;
;                   |mult_djp:auto_generated|                                ; 119 (119)    ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 49 (49)           ; 70 (70)          ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated                                                                   ;              ;
;          |fir_shiftreg:fir_shiftreg_inst|                                  ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst                                                                                                                                            ;              ;
;             |altshift_taps:altshift_taps_component|                        ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component                                                                                                      ;              ;
;                |shift_taps_ils:auto_generated|                             ; 12 (0)       ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated                                                                        ;              ;
;                   |altsyncram_qka1:altsyncram2|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2                                            ;              ;
;                   |cntr_brf:cntr1|                                         ; 12 (10)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 8 (8)            ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1                                                         ;              ;
;                      |cmpr_lfc:cmpr4|                                      ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cmpr_lfc:cmpr4                                          ;              ;
;       |fir_coeffs:fir_coeffs_inst|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir_coeffs:fir_coeffs_inst                                                                                                                                                               ;              ;
;          |fir_coeffs_rom:fir_coeffs_rom_inst|                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst                                                                                                                            ;              ;
;             |altsyncram:altsyncram_component|                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component                                                                                            ;              ;
;                |altsyncram_h2a1:auto_generated|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Hermes|receiver:MDC[3].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated                                                             ;              ;
;       |varcic:varcic_inst_I1|                                              ; 998 (70)     ; 953 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 148 (0)           ; 813 (33)         ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_I1                                                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 117 (117)        ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 93 (93)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 50 (50)           ; 78 (78)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 93 (93)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 100 (100)    ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 83 (83)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                               ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                   ;              ;
;       |varcic:varcic_inst_Q1|                                              ; 977 (70)     ; 953 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 212 (0)           ; 746 (51)         ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_Q1                                                                                                                                                                    ;              ;
;          |cic_comb:cic_stages[0].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 41 (41)           ; 87 (87)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[1].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 53 (53)           ; 75 (75)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[2].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 56 (56)           ; 72 (72)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[3].cic_comb_inst|                            ; 128 (128)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (37)           ; 91 (91)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst                                                                                                                               ;              ;
;          |cic_comb:cic_stages[4].cic_comb_inst|                            ; 100 (100)    ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 75 (75)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst                                                                                                                               ;              ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                                                   ;              ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|                ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Hermes|receiver:MDC[3].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                                                   ;              ;
;    |sp_rcv_ctrl:SPC|                                                       ; 11 (11)      ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |Hermes|sp_rcv_ctrl:SPC                                                                                                                                                                                                        ;              ;
+----------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                                                                                                                                          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; CBCLK                                                                                                                                         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLRCIN                                                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CDIN                                                                                                                                          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Status_LED                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_PTT                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CMCLK                                                                                                                                         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLRCOUT                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATTN_CLK                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATTN_DATA                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATTN_LE                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAND                                                                                                                                          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PGA                                                                                                                                           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DITH                                                                                                                                          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SHDN                                                                                                                                          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USEROUT0                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USEROUT1                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USEROUT2                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USEROUT3                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USEROUT4                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USEROUT5                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USEROUT6                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_PLL                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CMODE                                                                                                                                         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; nCS                                                                                                                                           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MOSI                                                                                                                                          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSCK                                                                                                                                          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_ALC                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[0]                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[1]                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[2]                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[3]                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[4]                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[5]                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[6]                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[7]                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[8]                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[9]                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[10]                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[11]                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[12]                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACD[13]                                                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_SDO                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_SDI                                                                                                                                       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SPI_SCK                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADCMOSI                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADCCLK                                                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; nADCCS                                                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO1                                                                                                                                           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO2                                                                                                                                           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED1                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED2                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED3                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED4                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED5                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED6                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED7                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED8                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED9                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED10                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX[0]                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX[1]                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX[2]                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX[3]                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX_CLOCK                                                                                                                                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX_EN                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; J15_5                                                                                                                                         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; J15_6                                                                                                                                         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_MDC                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_INT_N                                                                                                                                     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PHY_RESET_N                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK_25MHZ                                                                                                                                     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MODE2                                                                                                                                         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SCK                                                                                                                                           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SI                                                                                                                                            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS                                                                                                                                            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; NCONFIG                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ANT_TUNE                                                                                                                                      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_MDIO                                                                                                                                      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; LTC2208_122MHz                                                                                                                                ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PHY_CLK125                                                                                                                                    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; OSC_10MHZ                                                                                                                                     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; _122MHz                                                                                                                                       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RX_DV                                                                                                                                         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PHY_RX_CLOCK                                                                                                                                  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SO                                                                                                                                            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PHY_RX[0]                                                                                                                                     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PHY_RX[2]                                                                                                                                     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PHY_RX[3]                                                                                                                                     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PHY_RX[1]                                                                                                                                     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IO8                                                                                                                                           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OVERFLOW                                                                                                                                      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IO4                                                                                                                                           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IO5                                                                                                                                           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IO6                                                                                                                                           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; INA[0]                                                                                                                                        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; INA[4]                                                                                                                                        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INA[12]                                                                                                                                       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; INA[8]                                                                                                                                        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; INA[5]                                                                                                                                        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INA[13]                                                                                                                                       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; INA[1]                                                                                                                                        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; INA[9]                                                                                                                                        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INA[6]                                                                                                                                        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INA[14]                                                                                                                                       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INA[2]                                                                                                                                        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INA[10]                                                                                                                                       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; INA[7]                                                                                                                                        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INA[15]                                                                                                                                       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INA[3]                                                                                                                                        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; INA[11]                                                                                                                                       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADCMISO                                                                                                                                       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PTT                                                                                                                                           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; KEY_DASH                                                                                                                                      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY_DOT                                                                                                                                       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CDOUT                                                                                                                                         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SPI_SDI                                                                                                                                       ;                   ;         ;
; IO2                                                                                                                                           ;                   ;         ;
; PHY_INT_N                                                                                                                                     ;                   ;         ;
; CLK_25MHZ                                                                                                                                     ;                   ;         ;
; MODE2                                                                                                                                         ;                   ;         ;
; ANT_TUNE                                                                                                                                      ;                   ;         ;
; PHY_MDIO                                                                                                                                      ;                   ;         ;
;      - MDIO:MDIO_inst|temp_reg_data[0]                                                                                                        ; 1                 ; 6       ;
; LTC2208_122MHz                                                                                                                                ;                   ;         ;
; PHY_CLK125                                                                                                                                    ;                   ;         ;
; OSC_10MHZ                                                                                                                                     ;                   ;         ;
; _122MHz                                                                                                                                       ;                   ;         ;
; RX_DV                                                                                                                                         ;                   ;         ;
;      - Led_flash:Flash_LED5|LED                                                                                                               ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[0]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[1]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[2]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[3]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[4]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[5]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[6]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[7]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[8]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[9]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[10]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[11]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[12]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[13]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[14]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[15]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[16]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[17]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[18]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[19]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[20]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[21]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[22]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED5|counter[23]                                                                                                       ; 0                 ; 6       ;
;      - Rx_MAC:Rx_MAC_inst|PHY_100T_state~0                                                                                                    ; 0                 ; 6       ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[0]~0                                                                                                       ; 0                 ; 6       ;
; PHY_RX_CLOCK                                                                                                                                  ;                   ;         ;
; SO                                                                                                                                            ;                   ;         ;
;      - EEPROM:EEPROM_inst|This_MAC[0]                                                                                                         ; 0                 ; 6       ;
;      - EEPROM:EEPROM_inst|Selector88~0                                                                                                        ; 0                 ; 6       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ;                   ;         ;
;      - ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|read_dout_reg[0]           ; 1                 ; 6       ;
; PHY_RX[0]                                                                                                                                     ;                   ;         ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[0]                                                                                                         ; 1                 ; 6       ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[4]                                                                                                         ; 1                 ; 6       ;
; PHY_RX[2]                                                                                                                                     ;                   ;         ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[6]~feeder                                                                                                  ; 1                 ; 6       ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[2]~feeder                                                                                                  ; 1                 ; 6       ;
; PHY_RX[3]                                                                                                                                     ;                   ;         ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[3]                                                                                                         ; 1                 ; 6       ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[7]                                                                                                         ; 1                 ; 6       ;
; PHY_RX[1]                                                                                                                                     ;                   ;         ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[1]~feeder                                                                                                  ; 0                 ; 6       ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[5]~feeder                                                                                                  ; 0                 ; 6       ;
; IO8                                                                                                                                           ;                   ;         ;
;      - Hermes_Tx_fifo_ctrl:TXFC|Selector27~1                                                                                                  ; 1                 ; 6       ;
; OVERFLOW                                                                                                                                      ;                   ;         ;
;      - Hermes_Tx_fifo_ctrl:TXFC|Selector31~11                                                                                                 ; 0                 ; 6       ;
; IO4                                                                                                                                           ;                   ;         ;
;      - Hermes_Tx_fifo_ctrl:TXFC|Selector30~10                                                                                                 ; 1                 ; 6       ;
; IO5                                                                                                                                           ;                   ;         ;
;      - Hermes_Tx_fifo_ctrl:TXFC|Selector29~10                                                                                                 ; 0                 ; 6       ;
; IO6                                                                                                                                           ;                   ;         ;
;      - Hermes_Tx_fifo_ctrl:TXFC|Selector28~10                                                                                                 ; 1                 ; 6       ;
; INA[0]                                                                                                                                        ;                   ;         ;
;      - temp_ADC[0]                                                                                                                            ; 1                 ; 6       ;
;      - temp_ADC~0                                                                                                                             ; 1                 ; 6       ;
;      - temp_ADC~1                                                                                                                             ; 1                 ; 6       ;
;      - temp_ADC~2                                                                                                                             ; 1                 ; 6       ;
;      - temp_ADC~3                                                                                                                             ; 1                 ; 6       ;
;      - temp_ADC~4                                                                                                                             ; 1                 ; 6       ;
;      - temp_ADC~5                                                                                                                             ; 1                 ; 6       ;
;      - temp_ADC~6                                                                                                                             ; 1                 ; 6       ;
;      - temp_ADC~7                                                                                                                             ; 1                 ; 6       ;
;      - temp_ADC~8                                                                                                                             ; 1                 ; 6       ;
;      - temp_ADC~9                                                                                                                             ; 1                 ; 6       ;
;      - temp_ADC~10                                                                                                                            ; 1                 ; 6       ;
;      - temp_ADC~11                                                                                                                            ; 1                 ; 6       ;
;      - temp_ADC~12                                                                                                                            ; 1                 ; 6       ;
;      - temp_ADC~13                                                                                                                            ; 1                 ; 6       ;
;      - temp_ADC~14                                                                                                                            ; 1                 ; 6       ;
; INA[4]                                                                                                                                        ;                   ;         ;
;      - temp_ADC~0                                                                                                                             ; 0                 ; 6       ;
; INA[12]                                                                                                                                       ;                   ;         ;
;      - temp_ADC~1                                                                                                                             ; 1                 ; 6       ;
; INA[8]                                                                                                                                        ;                   ;         ;
;      - temp_ADC~2                                                                                                                             ; 1                 ; 6       ;
; INA[5]                                                                                                                                        ;                   ;         ;
;      - temp_ADC~3                                                                                                                             ; 0                 ; 6       ;
; INA[13]                                                                                                                                       ;                   ;         ;
;      - temp_ADC~4                                                                                                                             ; 1                 ; 6       ;
; INA[1]                                                                                                                                        ;                   ;         ;
;      - temp_ADC~5                                                                                                                             ; 1                 ; 6       ;
; INA[9]                                                                                                                                        ;                   ;         ;
;      - temp_ADC~6                                                                                                                             ; 0                 ; 6       ;
; INA[6]                                                                                                                                        ;                   ;         ;
;      - temp_ADC~7                                                                                                                             ; 0                 ; 6       ;
; INA[14]                                                                                                                                       ;                   ;         ;
;      - temp_ADC~8                                                                                                                             ; 0                 ; 6       ;
; INA[2]                                                                                                                                        ;                   ;         ;
;      - temp_ADC~9                                                                                                                             ; 0                 ; 6       ;
; INA[10]                                                                                                                                       ;                   ;         ;
;      - temp_ADC~10                                                                                                                            ; 1                 ; 6       ;
; INA[7]                                                                                                                                        ;                   ;         ;
;      - temp_ADC~11                                                                                                                            ; 0                 ; 6       ;
; INA[15]                                                                                                                                       ;                   ;         ;
;      - temp_ADC~12                                                                                                                            ; 0                 ; 6       ;
; INA[3]                                                                                                                                        ;                   ;         ;
;      - temp_ADC~13                                                                                                                            ; 1                 ; 6       ;
; INA[11]                                                                                                                                       ;                   ;         ;
;      - temp_ADC~14                                                                                                                            ; 0                 ; 6       ;
; ADCMISO                                                                                                                                       ;                   ;         ;
;      - Hermes_ADC:ADC_SPI|temp_6[8]~0                                                                                                         ; 0                 ; 6       ;
; PTT                                                                                                                                           ;                   ;         ;
;      - debounce:de_PTT|pb_history[0]~0                                                                                                        ; 1                 ; 6       ;
; KEY_DASH                                                                                                                                      ;                   ;         ;
;      - debounce:de_dash|pb_history[0]~0                                                                                                       ; 0                 ; 6       ;
; KEY_DOT                                                                                                                                       ;                   ;         ;
;      - debounce:de_dot|pb_history[0]~0                                                                                                        ; 0                 ; 6       ;
; CDOUT                                                                                                                                         ;                   ;         ;
;      - I2S_rcv:MIC|d0~feeder                                                                                                                  ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_addmsb_reg                                                                                    ; FF_X18_Y28_N19     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_rstat_reg                                                                                     ; FF_X18_Y28_N15     ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_rstat_reg2                                                                                    ; FF_X18_Y28_N27     ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_write_reg2                                                                                    ; FF_X18_Y28_N23     ; 66      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~1                                                                                            ; LCCOMB_X18_Y28_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~10                                                                                           ; LCCOMB_X22_Y28_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~11                                                                                           ; LCCOMB_X19_Y28_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~7                                                                                            ; LCCOMB_X20_Y28_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~9                                                                                            ; LCCOMB_X22_Y28_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end1_cyc_reg                                                                                      ; FF_X22_Y28_N31     ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end_op_reg                                                                                        ; FF_X20_Y28_N7      ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|read_buf~2                                                                                        ; LCCOMB_X22_Y24_N16 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|_~0          ; LCCOMB_X23_Y28_N22 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|valid_rreq~0 ; LCCOMB_X23_Y28_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|valid_wreq~0                         ; LCCOMB_X22_Y28_N2  ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_addr_reg_ena[0]                                                                              ; LCCOMB_X18_Y29_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_asmi_opcode_reg_ena[0]                                                                       ; LCCOMB_X22_Y24_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_pgwrbuf_dataout_ena[0]                                                                       ; LCCOMB_X19_Y28_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_read_dout_reg_ena~0                                                                          ; LCCOMB_X18_Y29_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_statreg_int_ena[0]~1                                                                         ; LCCOMB_X20_Y28_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_write_reg_ena                                                                                ; LCCOMB_X20_Y28_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|address[10]~16                                                                                                                                                                   ; LCCOMB_X17_Y30_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|address[21]~18                                                                                                                                                                   ; LCCOMB_X17_Y30_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|byte_count[0]~20                                                                                                                                                                 ; LCCOMB_X22_Y36_N26 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|byte_count[0]~21                                                                                                                                                                 ; LCCOMB_X18_Y32_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|page[10]~32                                                                                                                                                                      ; LCCOMB_X17_Y30_N16 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|reset_delay[0]~28                                                                                                                                                                ; LCCOMB_X17_Y30_N4  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|state[2]                                                                                                                                                                         ; FF_X17_Y31_N11     ; 37      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|state[3]                                                                                                                                                                         ; FF_X17_Y31_N5      ; 46      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Apollo:Apollo_inst|Selector63~0                                                                                                                                                                               ; LCCOMB_X43_Y24_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Apollo:Apollo_inst|Selector65~0                                                                                                                                                                               ; LCCOMB_X35_Y23_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Apollo:Apollo_inst|count[0]~6                                                                                                                                                                                 ; LCCOMB_X38_Y24_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Apollo:Apollo_inst|lastFrequency[6]~32                                                                                                                                                                        ; LCCOMB_X44_Y23_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Apollo:Apollo_inst|message[12]~19                                                                                                                                                                             ; LCCOMB_X37_Y24_N18 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Apollo:Apollo_inst|msCount[3]~10                                                                                                                                                                              ; LCCOMB_X43_Y22_N0  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Apollo:Apollo_inst|msCount[3]~11                                                                                                                                                                              ; LCCOMB_X43_Y22_N10 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Apollo:Apollo_inst|msCount[3]~14                                                                                                                                                                              ; LCCOMB_X43_Y22_N8  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Apollo:Apollo_inst|resetCounter[5]~20                                                                                                                                                                         ; LCCOMB_X46_Y24_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Apollo:Apollo_inst|state[0]                                                                                                                                                                                   ; FF_X45_Y23_N9      ; 47      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Apollo:Apollo_inst|state[3]                                                                                                                                                                                   ; FF_X46_Y23_N11     ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Apollo:Apollo_inst|state[4]                                                                                                                                                                                   ; FF_X46_Y23_N13     ; 25      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Apollo:Apollo_inst|statusCount[6]~19                                                                                                                                                                          ; LCCOMB_X43_Y24_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Attenuator:Attenuator_inst|Decoder0~1                                                                                                                                                                         ; LCCOMB_X35_Y21_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Attenuator:Attenuator_inst|Decoder0~2                                                                                                                                                                         ; LCCOMB_X36_Y21_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Attenuator:Attenuator_inst|clk_2                                                                                                                                                                              ; FF_X37_Y3_N21      ; 14      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; C122_sync_phase_word[0][31]~202                                                                                                                                                                               ; LCCOMB_X48_Y23_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; C122_sync_phase_word[1][31]~439                                                                                                                                                                               ; LCCOMB_X33_Y31_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; C122_sync_phase_word[2][31]~281                                                                                                                                                                               ; LCCOMB_X29_Y27_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; C122_sync_phase_word[3][31]~364                                                                                                                                                                               ; LCCOMB_X33_Y40_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; C122_sync_phase_word_Tx[31]~106                                                                                                                                                                               ; LCCOMB_X48_Y27_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DHCP:DHCP_inst|DHCP_discover                                                                                                                                                                                  ; FF_X18_Y30_N17     ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DHCP:DHCP_inst|time_count[1]~53                                                                                                                                                                               ; LCCOMB_X18_Y32_N10 ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DHCP:DHCP_inst|time_count[1]~54                                                                                                                                                                               ; LCCOMB_X18_Y30_N12 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|EEPROM_read[14]~15                                                                                                                                                                         ; LCCOMB_X7_Y27_N30  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|EEPROM_write[42]~6                                                                                                                                                                         ; LCCOMB_X25_Y20_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|Selector89~1                                                                                                                                                                               ; LCCOMB_X14_Y26_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|This_IP[19]~33                                                                                                                                                                             ; LCCOMB_X15_Y26_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|This_MAC[47]~0                                                                                                                                                                             ; LCCOMB_X8_Y27_N16  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|shift_count[2]~24                                                                                                                                                                          ; LCCOMB_X6_Y27_N16  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|shift_count[2]~26                                                                                                                                                                          ; LCCOMB_X4_Y31_N8   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|valid_rdreq~0                                                                                                                     ; LCCOMB_X22_Y29_N4  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|valid_wrreq~0                                                                                                                     ; LCCOMB_X32_Y29_N6  ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Hermes_ADC:ADC_SPI|ADC_state.000                                                                                                                                                                              ; FF_X57_Y16_N1      ; 81      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Hermes_Tx_fifo_ctrl:TXFC|AD_state.AD_ERR                                                                                                                                                                      ; FF_X30_Y15_N9      ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Hermes_Tx_fifo_ctrl:TXFC|AD_timer[4]~8                                                                                                                                                                        ; LCCOMB_X28_Y21_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Hermes_Tx_fifo_ctrl:TXFC|always2~2                                                                                                                                                                            ; LCCOMB_X28_Y20_N10 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Hermes_Tx_fifo_ctrl:TXFC|tx_addr[2]~17                                                                                                                                                                        ; LCCOMB_X33_Y13_N20 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Hermes_Tx_fifo_ctrl:TXFC|tx_addr[2]~18                                                                                                                                                                        ; LCCOMB_X30_Y14_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Hermes_clk_lrclk_gen:clrgen|BCLK                                                                                                                                                                              ; FF_X33_Y42_N3      ; 163     ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Hermes_clk_lrclk_gen:clrgen|Brise                                                                                                                                                                             ; FF_X33_Y42_N5      ; 290     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:MIC|Equal2~2                                                                                                                                                                                          ; LCCOMB_X25_Y21_N4  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:MIC|always0~1                                                                                                                                                                                         ; LCCOMB_X28_Y17_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:MIC|always0~3                                                                                                                                                                                         ; LCCOMB_X25_Y13_N30 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:MIC|shift_cnt[1]~15                                                                                                                                                                                   ; LCCOMB_X25_Y13_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:MIC|xBrise                                                                                                                                                                                            ; LCCOMB_X34_Y13_N16 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:MIC|xData_rdy                                                                                                                                                                                         ; FF_X28_Y17_N3      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:LR|TLV_state.TLV_IDLE                                                                                                                                                                                ; FF_X44_Y26_N25     ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:LR|TLV_state.TLV_WH                                                                                                                                                                                  ; FF_X44_Y26_N21     ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:LR|data[3]~18                                                                                                                                                                                        ; LCCOMB_X44_Y25_N22 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_Apollo~2                                                                                                                                                                                                   ; LCCOMB_X41_Y23_N4  ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_Line_In_Gain[3]~5                                                                                                                                                                                          ; LCCOMB_X41_Y23_N20 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_OC[6]~8                                                                                                                                                                                                    ; LCCOMB_X39_Y23_N6  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_PHY_drdy~0                                                                                                                                                                                                 ; LCCOMB_X54_Y25_N0  ; 55      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_I_AUDIO                                                                                                                                                                                      ; FF_X35_Y19_N23     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_LEFT                                                                                                                                                                                         ; FF_X35_Y19_N15     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_Q_AUDIO                                                                                                                                                                                      ; FF_X35_Y19_N19     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_RIGHT                                                                                                                                                                                        ; FF_X35_Y19_N5      ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_Rx_fifo_rreq~1                                                                                                                                                                                             ; LCCOMB_X54_Y25_N28 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_Rx_fifo_wreq~0                                                                                                                                                                                             ; LCCOMB_X54_Y25_N30 ; 11      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; IF_SYNC_state.SYNC_RX_1_2                                                                                                                                                                                     ; FF_X41_Y23_N31     ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; IF_SYNC_state.SYNC_START                                                                                                                                                                                      ; FF_X45_Y23_N21     ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; IF_SYNC_state~9                                                                                                                                                                                               ; LCCOMB_X35_Y19_N24 ; 128     ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; IF_SYNC_state~9                                                                                                                                                                                               ; LCCOMB_X35_Y19_N24 ; 86      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; IF_frequency[0][23]~160                                                                                                                                                                                       ; LCCOMB_X39_Y23_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_frequency[1][5]~165                                                                                                                                                                                        ; LCCOMB_X45_Y23_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_frequency[2][18]~201                                                                                                                                                                                       ; LCCOMB_X37_Y23_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_frequency[3][18]~199                                                                                                                                                                                       ; LCCOMB_X39_Y23_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_frequency[4][2]~202                                                                                                                                                                                        ; LCCOMB_X39_Y23_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IP_valid~1                                                                                                                                                                                                    ; LCCOMB_X16_Y34_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTC2208_122MHz                                                                                                                                                                                                ; PIN_152            ; 26407   ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; LTC2208_122MHz                                                                                                                                                                                                ; PIN_152            ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Led_control:Control_LED0|LED~6                                                                                                                                                                                ; LCCOMB_X15_Y27_N12 ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Led_control:Control_LED0|swap[1]~0                                                                                                                                                                            ; LCCOMB_X15_Y28_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Led_control:Control_LED1|counter[12]~52                                                                                                                                                                       ; LCCOMB_X20_Y33_N30 ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Led_control:Control_LED1|counter[23]~53                                                                                                                                                                       ; LCCOMB_X20_Y33_N4  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Led_control:Control_LED1|period[10]~0                                                                                                                                                                         ; LCCOMB_X20_Y34_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|MDIO_inout~3                                                                                                                                                                                   ; LCCOMB_X18_Y22_N28 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|Selector11~2                                                                                                                                                                                   ; LCCOMB_X17_Y22_N8  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|address[2]~3                                                                                                                                                                                   ; LCCOMB_X16_Y23_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|loop_count[3]~16                                                                                                                                                                               ; LCCOMB_X16_Y23_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|mask[2]~9                                                                                                                                                                                      ; LCCOMB_X17_Y23_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|preamble2[0]~14                                                                                                                                                                                ; LCCOMB_X18_Y22_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|preamble[0]~18                                                                                                                                                                                 ; LCCOMB_X16_Y23_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|read[0]                                                                                                                                                                                        ; FF_X18_Y24_N21     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|read[2]                                                                                                                                                                                        ; FF_X18_Y22_N7      ; 27      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|read_count[0]~20                                                                                                                                                                               ; LCCOMB_X17_Y22_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|register_data[5]~0                                                                                                                                                                             ; LCCOMB_X18_Y22_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|temp_address[3]~5                                                                                                                                                                              ; LCCOMB_X17_Y21_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|temp_reg_data[5]~0                                                                                                                                                                             ; LCCOMB_X18_Y24_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|write[3]                                                                                                                                                                                       ; FF_X16_Y23_N1      ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; OSC_10MHZ                                                                                                                                                                                                     ; PIN_89             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; PHY_CLK125                                                                                                                                                                                                    ; PIN_149            ; 27      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; PHY_RX_CLOCK                                                                                                                                                                                                  ; PIN_31             ; 123     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|_~0                                                                                                 ; LCCOMB_X54_Y29_N12 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|decode_177:decode12|eq_node[0]                                             ; LCCOMB_X54_Y29_N0  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|decode_177:decode12|eq_node[1]                                             ; LCCOMB_X54_Y29_N30 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|valid_wrreq~0                                                                                       ; LCCOMB_X54_Y29_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                      ; PLL_2              ; 1142    ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                      ; PLL_2              ; 48      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                      ; PLL_2              ; 104     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[0]                                                                                                          ; PLL_3              ; 182     ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1]                                                                                                          ; PLL_3              ; 352     ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2]                                                                                                          ; PLL_3              ; 700     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; RX_DV                                                                                                                                                                                                         ; PIN_113            ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|DHCP_ACK                                                                                                                                                                                   ; FF_X9_Y31_N31      ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|DHCP_IP[24]~0                                                                                                                                                                              ; LCCOMB_X5_Y33_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~11                                                                                                                                                                                ; LCCOMB_X5_Y28_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~13                                                                                                                                                                                ; LCCOMB_X1_Y29_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~15                                                                                                                                                                                ; LCCOMB_X1_Y29_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~17                                                                                                                                                                                ; LCCOMB_X3_Y28_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~21                                                                                                                                                                                ; LCCOMB_X7_Y28_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~22                                                                                                                                                                                ; LCCOMB_X5_Y28_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~23                                                                                                                                                                                ; LCCOMB_X5_Y28_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~25                                                                                                                                                                                ; LCCOMB_X5_Y28_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~26                                                                                                                                                                                ; LCCOMB_X5_Y28_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~27                                                                                                                                                                                ; LCCOMB_X1_Y29_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~28                                                                                                                                                                                ; LCCOMB_X3_Y28_N10  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~29                                                                                                                                                                                ; LCCOMB_X3_Y28_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~3                                                                                                                                                                                 ; LCCOMB_X1_Y30_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~30                                                                                                                                                                                ; LCCOMB_X5_Y28_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~31                                                                                                                                                                                ; LCCOMB_X5_Y28_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~32                                                                                                                                                                                ; LCCOMB_X5_Y28_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~33                                                                                                                                                                                ; LCCOMB_X5_Y28_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~35                                                                                                                                                                                ; LCCOMB_X7_Y28_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~36                                                                                                                                                                                ; LCCOMB_X1_Y29_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~37                                                                                                                                                                                ; LCCOMB_X1_Y29_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~38                                                                                                                                                                                ; LCCOMB_X5_Y28_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~39                                                                                                                                                                                ; LCCOMB_X1_Y29_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~40                                                                                                                                                                                ; LCCOMB_X5_Y28_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~41                                                                                                                                                                                ; LCCOMB_X1_Y29_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~42                                                                                                                                                                                ; LCCOMB_X5_Y28_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~44                                                                                                                                                                                ; LCCOMB_X10_Y28_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~45                                                                                                                                                                                ; LCCOMB_X8_Y27_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~46                                                                                                                                                                                ; LCCOMB_X10_Y28_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~48                                                                                                                                                                                ; LCCOMB_X9_Y28_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~49                                                                                                                                                                                ; LCCOMB_X4_Y30_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~5                                                                                                                                                                                 ; LCCOMB_X4_Y30_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~50                                                                                                                                                                                ; LCCOMB_X6_Y27_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~51                                                                                                                                                                                ; LCCOMB_X8_Y29_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~52                                                                                                                                                                                ; LCCOMB_X9_Y29_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~53                                                                                                                                                                                ; LCCOMB_X10_Y24_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~55                                                                                                                                                                                ; LCCOMB_X7_Y28_N10  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~56                                                                                                                                                                                ; LCCOMB_X7_Y28_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~57                                                                                                                                                                                ; LCCOMB_X9_Y29_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~59                                                                                                                                                                                ; LCCOMB_X10_Y28_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~6                                                                                                                                                                                 ; LCCOMB_X1_Y30_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~60                                                                                                                                                                                ; LCCOMB_X10_Y28_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~61                                                                                                                                                                                ; LCCOMB_X10_Y28_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~62                                                                                                                                                                                ; LCCOMB_X9_Y28_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~63                                                                                                                                                                                ; LCCOMB_X9_Y28_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~64                                                                                                                                                                                ; LCCOMB_X3_Y28_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~65                                                                                                                                                                                ; LCCOMB_X8_Y29_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~66                                                                                                                                                                                ; LCCOMB_X9_Y28_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~68                                                                                                                                                                                ; LCCOMB_X10_Y24_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~69                                                                                                                                                                                ; LCCOMB_X8_Y28_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~7                                                                                                                                                                                 ; LCCOMB_X4_Y30_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~70                                                                                                                                                                                ; LCCOMB_X10_Y28_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~72                                                                                                                                                                                ; LCCOMB_X8_Y28_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~73                                                                                                                                                                                ; LCCOMB_X9_Y28_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~74                                                                                                                                                                                ; LCCOMB_X7_Y28_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~75                                                                                                                                                                                ; LCCOMB_X8_Y28_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~76                                                                                                                                                                                ; LCCOMB_X3_Y28_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~77                                                                                                                                                                                ; LCCOMB_X10_Y24_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~78                                                                                                                                                                                ; LCCOMB_X8_Y28_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~79                                                                                                                                                                                ; LCCOMB_X10_Y28_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~80                                                                                                                                                                                ; LCCOMB_X8_Y28_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|IP_lease[31]~0                                                                                                                                                                             ; LCCOMB_X8_Y31_N2   ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Length[3]~0                                                                                                                                                                                ; LCCOMB_X7_Y36_N14  ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|METIS_discovery                                                                                                                                                                            ; FF_X7_Y33_N17      ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PC_IP[19]~32                                                                                                                                                                               ; LCCOMB_X7_Y34_N26  ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PC_sequence_number[31]~1                                                                                                                                                                   ; LCCOMB_X8_Y33_N14  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                                             ; FF_X7_Y21_N3       ; 1491    ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                                             ; FF_X7_Y21_N3       ; 120     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.DHCP                                                                                                                                                                          ; FF_X7_Y32_N31      ; 74      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.PING                                                                                                                                                                          ; FF_X9_Y32_N23      ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.SEND_TO_FIFO                                                                                                                                                                  ; FF_X7_Y32_N5       ; 19      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.START                                                                                                                                                                         ; FF_X8_Y30_N9       ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.UDP                                                                                                                                                                           ; FF_X8_Y33_N19      ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_byte[0]~0                                                                                                                                                                              ; LCCOMB_X3_Y33_N2   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Ping_PC_MAC[40]~1                                                                                                                                                                          ; LCCOMB_X9_Y32_N6   ; 80      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Selector211~4                                                                                                                                                                              ; LCCOMB_X7_Y33_N24  ; 81      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Selector235~1                                                                                                                                                                              ; LCCOMB_X9_Y29_N24  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Selector245~1                                                                                                                                                                              ; LCCOMB_X8_Y30_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Selector248~0                                                                                                                                                                              ; LCCOMB_X8_Y36_N8   ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Selector250~13                                                                                                                                                                             ; LCCOMB_X8_Y32_N22  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|ToPort[8]~0                                                                                                                                                                                ; LCCOMB_X6_Y32_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|UDP_check[0]~0                                                                                                                                                                             ; LCCOMB_X7_Y36_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|YIADDR[31]~0                                                                                                                                                                               ; LCCOMB_X3_Y33_N28  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|broadcast                                                                                                                                                                                  ; FF_X8_Y30_N29      ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|num_blocks[13]~0                                                                                                                                                                           ; LCCOMB_X8_Y33_N22  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|run                                                                                                                                                                                        ; FF_X17_Y34_N21     ; 180     ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Rx_MAC:Rx_MAC_inst|run                                                                                                                                                                                        ; FF_X17_Y34_N21     ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|skip[0]~8                                                                                                                                                                                  ; LCCOMB_X9_Y31_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|temp_PC_MAC[40]~2                                                                                                                                                                          ; LCCOMB_X8_Y33_N10  ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|temp_YIADDR[31]~0                                                                                                                                                                          ; LCCOMB_X5_Y33_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|this_MAC                                                                                                                                                                                   ; FF_X8_Y30_N31      ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|wide_spectrum~3                                                                                                                                                                            ; LCCOMB_X9_Y32_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|data_count[0]~20                                                                                                                                                                              ; LCCOMB_X37_Y23_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|spi_state.0100                                                                                                                                                                                ; FF_X36_Y23_N27     ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|spi_state.0110                                                                                                                                                                                ; FF_X37_Y23_N11     ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|_~0                                                                                                                  ; LCCOMB_X29_Y37_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|decode_477:decode12|w_anode692w[2]~0                                                        ; LCCOMB_X25_Y37_N14 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|decode_477:decode12|w_anode705w[2]~0                                                        ; LCCOMB_X25_Y37_N16 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|decode_477:decode12|w_anode713w[2]~0                                                        ; LCCOMB_X25_Y37_N12 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|decode_477:decode12|w_anode721w[2]~0                                                        ; LCCOMB_X25_Y37_N30 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|valid_rdreq~2                                                                                                        ; LCCOMB_X29_Y38_N30 ; 56      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|valid_wrreq~0                                                                                                        ; LCCOMB_X25_Y37_N6  ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Selector17~0                                                                                                                                                                                                  ; LCCOMB_X42_Y23_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TLV320_SPI:TLV|Equal0~7                                                                                                                                                                                       ; LCCOMB_X46_Y20_N18 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TLV320_SPI:TLV|TLV.0100                                                                                                                                                                                       ; FF_X38_Y20_N27     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Add49~82                                                                                                                                                                                   ; LCCOMB_X14_Y29_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Add55~3                                                                                                                                                                                    ; LCCOMB_X17_Y34_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Discovery_MAC[40]~1                                                                                                                                                                        ; LCCOMB_X21_Y36_N18 ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|METIS_discover_sent                                                                                                                                                                        ; FF_X18_Y32_N25     ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Selector91~0                                                                                                                                                                               ; LCCOMB_X20_Y35_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Selector94~0                                                                                                                                                                               ; LCCOMB_X9_Y29_N0   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Tx_CTL                                                                                                                                                                                     ; FF_X11_Y32_N7      ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~443                                                                                                                                                                             ; LCCOMB_X17_Y34_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~801                                                                                                                                                                             ; LCCOMB_X27_Y37_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|data_count[0]~28                                                                                                                                                                           ; LCCOMB_X22_Y20_N8  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|rdaddress[1]~34                                                                                                                                                                            ; LCCOMB_X19_Y35_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|reset_CRC                                                                                                                                                                                  ; FF_X18_Y36_N23     ; 33      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|sequence_number[11]~106                                                                                                                                                                    ; LCCOMB_X17_Y34_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|spec_seq_number[11]~106                                                                                                                                                                    ; LCCOMB_X17_Y34_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|state_Tx.PING1                                                                                                                                                                             ; FF_X14_Y29_N7      ; 49      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|state_Tx.RESET                                                                                                                                                                             ; FF_X20_Y35_N25     ; 50      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|state_Tx.SPECTRUM                                                                                                                                                                          ; FF_X22_Y34_N21     ; 57      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|state_Tx.UDP                                                                                                                                                                               ; FF_X27_Y14_N13     ; 48      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|sync_TD[2]~2                                                                                                                                                                               ; LCCOMB_X11_Y32_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|temp_CRC32[13]~38                                                                                                                                                                          ; LCCOMB_X9_Y29_N22  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|temp_CRC32[13]~41                                                                                                                                                                          ; LCCOMB_X19_Y35_N22 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|zero_count[8]~35                                                                                                                                                                           ; LCCOMB_X19_Y35_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|_~0                                                                                                         ; LCCOMB_X23_Y36_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|valid_rdreq~0                                                                                               ; LCCOMB_X23_Y33_N22 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|valid_wrreq~0                                                                                               ; LCCOMB_X25_Y33_N0  ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; _122MHz                                                                                                                                                                                                       ; PIN_150            ; 1846    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; always16~3                                                                                                                                                                                                    ; LCCOMB_X41_Y23_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; always16~4                                                                                                                                                                                                    ; LCCOMB_X46_Y21_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cdc_mcp:MDC[0].IQ_sync|b_data[45]~49                                                                                                                                                                          ; LCCOMB_X23_Y17_N18 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cdc_mcp:MDC[1].IQ_sync|b_data[18]~49                                                                                                                                                                          ; LCCOMB_X18_Y21_N8  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cdc_mcp:MDC[2].IQ_sync|b_data[23]~49                                                                                                                                                                          ; LCCOMB_X20_Y14_N18 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cdc_mcp:MDC[3].IQ_sync|b_data[36]~49                                                                                                                                                                          ; LCCOMB_X26_Y14_N6  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cicint:cic_I|Equal1~3                                                                                                                                                                                         ; LCCOMB_X65_Y14_N0  ; 219     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cicint:cic_I|ce_out_reg                                                                                                                                                                                       ; FF_X66_Y14_N1      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                                                                                        ; LCCOMB_X50_Y25_N14 ; 155     ; Async. clear               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; comb~0                                                                                                                                                                                                        ; LCCOMB_X50_Y25_N14 ; 2       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; comb~1                                                                                                                                                                                                        ; LCCOMB_X18_Y29_N16 ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; comb~2                                                                                                                                                                                                        ; LCCOMB_X30_Y15_N10 ; 132     ; Async. clear               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; cpl_cordic:cordic_inst|Z[0][18]                                                                                                                                                                               ; FF_X56_Y22_N13     ; 55      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[13][6]                                                                                                                                                                               ; FF_X63_Y26_N29     ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[14][5]                                                                                                                                                                               ; FF_X63_Y24_N29     ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[1][18]                                                                                                                                                                               ; FF_X57_Y20_N19     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[2][17]                                                                                                                                                                               ; FF_X61_Y20_N17     ; 57      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[3][16]                                                                                                                                                                               ; FF_X63_Y19_N31     ; 55      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[6][13]                                                                                                                                                                               ; FF_X63_Y22_N27     ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[7][12]                                                                                                                                                                               ; FF_X60_Y26_N25     ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[8][11]                                                                                                                                                                               ; FF_X53_Y26_N31     ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[9][10]                                                                                                                                                                               ; FF_X55_Y26_N23     ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|phase[30]                                                                                                                                                                              ; FF_X53_Y23_N29     ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; delay[0]~25                                                                                                                                                                                                   ; LCCOMB_X15_Y27_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|cic:cic_inst_I2|out_strobe                                                                                                                                                      ; FF_X16_Y4_N21      ; 7984    ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[0][18]                                                                                                                                                     ; FF_X50_Y22_N25     ; 52      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[13][6]                                                                                                                                                     ; FF_X53_Y30_N15     ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[14][5]                                                                                                                                                     ; FF_X53_Y30_N23     ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[1][18]                                                                                                                                                     ; FF_X50_Y22_N19     ; 56      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[2][17]                                                                                                                                                     ; FF_X46_Y22_N17     ; 55      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[3][16]                                                                                                                                                     ; FF_X22_Y14_N31     ; 53      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[6][13]                                                                                                                                                     ; FF_X49_Y11_N29     ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[7][12]                                                                                                                                                     ; FF_X52_Y18_N19     ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[8][11]                                                                                                                                                     ; FF_X53_Y19_N27     ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[9][10]                                                                                                                                                     ; FF_X55_Y23_N23     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|Mux0~0                                                                                                                                                           ; LCCOMB_X17_Y4_N14  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|clear_mac                                                                                                                                                        ; FF_X16_Y4_N13      ; 171     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|comb~0                                                                                                                                                           ; LCCOMB_X17_Y4_N0   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; LCCOMB_X20_Y7_N8   ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_Q|Decoder0~0                                                                                                                                                       ; LCCOMB_X14_Y1_N22  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_Q|clear_mac                                                                                                                                                        ; FF_X14_Y1_N15      ; 171     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_Q|comb~0                                                                                                                                                           ; LCCOMB_X15_Y1_N30  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; LCCOMB_X22_Y1_N24  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|Add0~1                                                                                                                                                    ; LCCOMB_X46_Y22_N30 ; 185     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|Equal0~8                                                                                                                                                  ; LCCOMB_X48_Y19_N2  ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|out_strobe                                                                                                                                                ; FF_X48_Y19_N3      ; 8857    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[0][18]                                                                                                                                                     ; FF_X27_Y19_N1      ; 52      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[13][6]                                                                                                                                                     ; FF_X37_Y18_N29     ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[14][5]                                                                                                                                                     ; FF_X48_Y18_N11     ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[1][18]                                                                                                                                                     ; FF_X43_Y15_N19     ; 57      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[2][17]                                                                                                                                                     ; FF_X45_Y16_N17     ; 55      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[3][16]                                                                                                                                                     ; FF_X29_Y18_N31     ; 53      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[6][13]                                                                                                                                                     ; FF_X33_Y22_N27     ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[7][12]                                                                                                                                                     ; FF_X37_Y22_N27     ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[8][11]                                                                                                                                                     ; FF_X35_Y22_N23     ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[9][10]                                                                                                                                                     ; FF_X34_Y24_N17     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|Decoder0~0                                                                                                                                                       ; LCCOMB_X34_Y6_N4   ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|clear_mac                                                                                                                                                        ; FF_X34_Y4_N11      ; 171     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|comb~0                                                                                                                                                           ; LCCOMB_X27_Y2_N8   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; LCCOMB_X25_Y2_N26  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_Q|Decoder0~0                                                                                                                                                       ; LCCOMB_X19_Y21_N30 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_Q|clear_mac                                                                                                                                                        ; FF_X19_Y21_N15     ; 171     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_Q|comb~0                                                                                                                                                           ; LCCOMB_X19_Y21_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; LCCOMB_X25_Y18_N2  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[0][18]                                                                                                                                                     ; FF_X23_Y20_N31     ; 53      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[13][6]                                                                                                                                                     ; FF_X45_Y32_N15     ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[14][5]                                                                                                                                                     ; FF_X37_Y25_N13     ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[1][18]                                                                                                                                                     ; FF_X32_Y23_N19     ; 56      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[2][17]                                                                                                                                                     ; FF_X33_Y23_N17     ; 55      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[3][16]                                                                                                                                                     ; FF_X35_Y20_N31     ; 53      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[6][13]                                                                                                                                                     ; FF_X32_Y25_N27     ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[7][12]                                                                                                                                                     ; FF_X32_Y27_N15     ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[8][11]                                                                                                                                                     ; FF_X44_Y27_N25     ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[9][10]                                                                                                                                                     ; FF_X50_Y27_N25     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|Decoder0~0                                                                                                                                                       ; LCCOMB_X18_Y13_N8  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|clear_mac                                                                                                                                                        ; FF_X17_Y12_N21     ; 171     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|comb~0                                                                                                                                                           ; LCCOMB_X20_Y13_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; LCCOMB_X25_Y14_N0  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|Decoder0~0                                                                                                                                                       ; LCCOMB_X26_Y11_N4  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|clear_mac                                                                                                                                                        ; FF_X26_Y11_N25     ; 171     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|comb~0                                                                                                                                                           ; LCCOMB_X25_Y11_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; LCCOMB_X25_Y10_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[0][18]                                                                                                                                                     ; FF_X37_Y13_N3      ; 52      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[13][6]                                                                                                                                                     ; FF_X57_Y10_N19     ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[14][5]                                                                                                                                                     ; FF_X48_Y16_N29     ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[1][18]                                                                                                                                                     ; FF_X37_Y12_N19     ; 56      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[2][17]                                                                                                                                                     ; FF_X36_Y12_N17     ; 55      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[3][16]                                                                                                                                                     ; FF_X26_Y5_N31      ; 53      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[6][13]                                                                                                                                                     ; FF_X51_Y7_N29      ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[7][12]                                                                                                                                                     ; FF_X50_Y7_N19      ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[8][11]                                                                                                                                                     ; FF_X50_Y11_N17     ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[9][10]                                                                                                                                                     ; FF_X48_Y11_N27     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|Decoder0~0                                                                                                                                                       ; LCCOMB_X17_Y13_N18 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|clear_mac                                                                                                                                                        ; FF_X16_Y13_N17     ; 171     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|comb~0                                                                                                                                                           ; LCCOMB_X20_Y13_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; LCCOMB_X23_Y9_N28  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_Q|Decoder0~0                                                                                                                                                       ; LCCOMB_X33_Y17_N4  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_Q|clear_mac                                                                                                                                                        ; FF_X29_Y17_N11     ; 171     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_Q|comb~0                                                                                                                                                           ; LCCOMB_X25_Y11_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; LCCOMB_X25_Y11_N22 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; renew_counter[45]~120                                                                                                                                                                                         ; LCCOMB_X18_Y30_N26 ; 52      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; renew_counter[45]~122                                                                                                                                                                                         ; LCCOMB_X22_Y23_N18 ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; renew_timer[8]~52                                                                                                                                                                                             ; LCCOMB_X18_Y30_N30 ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; renew_timer[8]~53                                                                                                                                                                                             ; LCCOMB_X22_Y23_N30 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spc[1]                                                                                                                                                                                                        ; FF_X37_Y1_N25      ; 41      ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; speed_1000T                                                                                                                                                                                                   ; FF_X15_Y28_N25     ; 27      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; speed_1000T~2                                                                                                                                                                                                 ; LCCOMB_X15_Y28_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                 ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Attenuator:Attenuator_inst|clk_2                                                                     ; FF_X37_Y3_N21      ; 14      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; C10_PLL:PLL2_inst|altpll:altpll_component|C10_PLL_altpll:auto_generated|wire_pll1_clk[0]             ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; C122_PLL:PLL_inst|altpll:altpll_component|C122_PLL_altpll:auto_generated|wire_pll1_clk[0]            ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; Hermes_clk_lrclk_gen:clrgen|BCLK                                                                     ; FF_X33_Y42_N3      ; 163     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; IF_SYNC_state~9                                                                                      ; LCCOMB_X35_Y19_N24 ; 128     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; LTC2208_122MHz                                                                                       ; PIN_152            ; 26407   ; 228                                  ; Global Clock         ; GCLK7            ; --                        ;
; PHY_CLK125                                                                                           ; PIN_149            ; 27      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; PHY_RX_CLOCK                                                                                         ; PIN_31             ; 123     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[0]             ; PLL_2              ; 1142    ; 12                                   ; Global Clock         ; GCLK5            ; --                        ;
; PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[1]             ; PLL_2              ; 48      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[2]             ; PLL_2              ; 104     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[0] ; PLL_3              ; 182     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1] ; PLL_3              ; 352     ; 9                                    ; Global Clock         ; GCLK12           ; --                        ;
; PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2] ; PLL_3              ; 700     ; 12                                   ; Global Clock         ; GCLK14           ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                    ; FF_X7_Y21_N3       ; 1491    ; 17                                   ; Global Clock         ; GCLK0            ; --                        ;
; Rx_MAC:Rx_MAC_inst|run                                                                               ; FF_X17_Y34_N21     ; 180     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; comb~0                                                                                               ; LCCOMB_X50_Y25_N14 ; 155     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; comb~2                                                                                               ; LCCOMB_X30_Y15_N10 ; 132     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; spc[1]                                                                                               ; FF_X37_Y1_N25      ; 41      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|out_strobe                                                                                                                                                ; 8857    ;
; receiver:MDC[0].receiver_inst|cic:cic_inst_I2|out_strobe                                                                                                                                                      ; 7984    ;
; _122MHz~input                                                                                                                                                                                                 ; 1846    ;
; Tx_MAC:Tx_MAC_inst|rdaddress[5]                                                                                                                                                                               ; 398     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[6]                                                                                                                                                                               ; 378     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[3]                                                                                                                                                                               ; 376     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[2]                                                                                                                                                                               ; 356     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[9]                                                                                                                                                                               ; 347     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[4]                                                                                                                                                                               ; 340     ;
; reset                                                                                                                                                                                                         ; 330     ;
; PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_locked                                                                                                                      ; 329     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[7]                                                                                                                                                                               ; 328     ;
; Hermes_clk_lrclk_gen:clrgen|Brise                                                                                                                                                                             ; 290     ;
; cicint:cic_I|Equal1~3                                                                                                                                                                                         ; 219     ;
; cdc_sync:rate|sigb[0]                                                                                                                                                                                         ; 201     ;
; cdc_sync:rate|sigb[1]                                                                                                                                                                                         ; 195     ;
; receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|Add0~1                                                                                                                                                    ; 185     ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|clear_mac                                                                                                                                                        ; 171     ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|clear_mac                                                                                                                                                        ; 171     ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|clear_mac                                                                                                                                                        ; 171     ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|clear_mac                                                                                                                                                        ; 171     ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_Q|clear_mac                                                                                                                                                        ; 171     ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_Q|clear_mac                                                                                                                                                        ; 171     ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_Q|clear_mac                                                                                                                                                        ; 171     ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|clear_mac                                                                                                                                                        ; 171     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[1]                                                                                                                                                                               ; 129     ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                                             ; 119     ;
; Tx_MAC:Tx_MAC_inst|data_count[2]                                                                                                                                                                              ; 116     ;
; Tx_MAC:Tx_MAC_inst|data_count[1]                                                                                                                                                                              ; 115     ;
; Tx_MAC:Tx_MAC_inst|data_count[0]                                                                                                                                                                              ; 114     ;
; Tx_MAC:Tx_MAC_inst|data_count[3]                                                                                                                                                                              ; 112     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[0]                                                                                                                                                                               ; 108     ;
; Tx_MAC:Tx_MAC_inst|ck_count[3]                                                                                                                                                                                ; 103     ;
; Tx_MAC:Tx_MAC_inst|ck_count[4]                                                                                                                                                                                ; 103     ;
; Tx_MAC:Tx_MAC_inst|ck_count[1]                                                                                                                                                                                ; 100     ;
; Tx_MAC:Tx_MAC_inst|ck_count[2]                                                                                                                                                                                ; 100     ;
; Rx_MAC:Rx_MAC_inst|Selector255~4                                                                                                                                                                              ; 97      ;
; Rx_MAC:Rx_MAC_inst|temp_PC_MAC[40]~2                                                                                                                                                                          ; 96      ;
; Tx_MAC:Tx_MAC_inst|Discovery_MAC[40]~1                                                                                                                                                                        ; 96      ;
; Rx_MAC:Rx_MAC_inst|PC_IP[19]~32                                                                                                                                                                               ; 96      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|valid_rdreq~2                                                                                                        ; 88      ;
; VNA                                                                                                                                                                                                           ; 86      ;
; IF_SYNC_state~9                                                                                                                                                                                               ; 85      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[2]                                                                                                                                                                              ; 83      ;
; Rx_MAC:Rx_MAC_inst|Selector211~4                                                                                                                                                                              ; 81      ;
; Hermes_ADC:ADC_SPI|ADC_state.000                                                                                                                                                                              ; 81      ;
; Rx_MAC:Rx_MAC_inst|Ping_PC_MAC[40]~1                                                                                                                                                                          ; 80      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[1]                                                                                                                                                                              ; 79      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[7]                                                                                                                                                                              ; 77      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[6]                                                                                                                                                                              ; 77      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[5]                                                                                                                                                                              ; 77      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[4]                                                                                                                                                                              ; 77      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[3]                                                                                                                                                                              ; 77      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[0]                                                                                                                                                                              ; 77      ;
; Hermes_Tx_fifo_ctrl:TXFC|IF_chan[0]                                                                                                                                                                           ; 76      ;
; Hermes_Tx_fifo_ctrl:TXFC|IF_chan[1]                                                                                                                                                                           ; 75      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.DHCP                                                                                                                                                                          ; 74      ;
; IF_PHY_drdy~0                                                                                                                                                                                                 ; 71      ;
; ~GND                                                                                                                                                                                                          ; 68      ;
; Tx_MAC:Tx_MAC_inst|rdaddress[8]                                                                                                                                                                               ; 68      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_write_reg2                                                                                    ; 66      ;
; Rx_MAC:Rx_MAC_inst|Length[3]~0                                                                                                                                                                                ; 65      ;
; Rx_MAC:Rx_MAC_inst|Selector248~0                                                                                                                                                                              ; 65      ;
; cpl_cordic:cordic_inst|Z[1][18]                                                                                                                                                                               ; 59      ;
; EEPROM:EEPROM_inst|EEPROM[1]                                                                                                                                                                                  ; 58      ;
; cpl_cordic:cordic_inst|phase[31]                                                                                                                                                                              ; 58      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.SPECTRUM                                                                                                                                                                          ; 57      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[1][18]                                                                                                                                                     ; 57      ;
; cpl_cordic:cordic_inst|Z[2][17]                                                                                                                                                                               ; 57      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[1][18]                                                                                                                                                     ; 56      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[1][18]                                                                                                                                                     ; 56      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[1][18]                                                                                                                                                     ; 56      ;
; cpl_cordic:cordic_inst|Z[0][18]                                                                                                                                                                               ; 55      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[2][17]                                                                                                                                                     ; 55      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[2][17]                                                                                                                                                     ; 55      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[2][17]                                                                                                                                                     ; 55      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[2][17]                                                                                                                                                     ; 55      ;
; cpl_cordic:cordic_inst|Z[3][16]                                                                                                                                                                               ; 55      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[0][18]                                                                                                                                                     ; 53      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[3][16]                                                                                                                                                     ; 53      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[3][16]                                                                                                                                                     ; 53      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[3][16]                                                                                                                                                     ; 53      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[3][16]                                                                                                                                                     ; 53      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[0][18]                                                                                                                                                     ; 52      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[0][18]                                                                                                                                                     ; 52      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[0][18]                                                                                                                                                     ; 52      ;
; renew_counter[45]~122                                                                                                                                                                                         ; 52      ;
; renew_counter[45]~120                                                                                                                                                                                         ; 52      ;
; LessThan15~10                                                                                                                                                                                                 ; 52      ;
; cpl_cordic:cordic_inst|Z[4][15]                                                                                                                                                                               ; 52      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.RESET                                                                                                                                                                             ; 50      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[4][15]                                                                                                                                                     ; 50      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[4][15]                                                                                                                                                     ; 50      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[4][15]                                                                                                                                                     ; 50      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[4][15]                                                                                                                                                     ; 50      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.PING1                                                                                                                                                                             ; 49      ;
; cpl_cordic:cordic_inst|Z[5][14]                                                                                                                                                                               ; 49      ;
; cdc_mcp:MDC[3].IQ_sync|b_data[36]~49                                                                                                                                                                          ; 48      ;
; cdc_mcp:MDC[0].IQ_sync|b_data[45]~49                                                                                                                                                                          ; 48      ;
; cdc_mcp:MDC[1].IQ_sync|b_data[18]~49                                                                                                                                                                          ; 48      ;
; cdc_mcp:MDC[2].IQ_sync|b_data[23]~49                                                                                                                                                                          ; 48      ;
; EEPROM:EEPROM_inst|This_MAC[47]~0                                                                                                                                                                             ; 48      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.UDP                                                                                                                                                                               ; 48      ;
; Assigned_IP_valid                                                                                                                                                                                             ; 47      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[5][14]                                                                                                                                                     ; 47      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[5][14]                                                                                                                                                     ; 47      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[5][14]                                                                                                                                                     ; 47      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[5][14]                                                                                                                                                     ; 47      ;
; Apollo:Apollo_inst|state[0]                                                                                                                                                                                   ; 47      ;
; ASMI_interface:ASMI_int_inst|state[3]                                                                                                                                                                         ; 46      ;
; Equal4~10                                                                                                                                                                                                     ; 45      ;
; IF_Rx_ctrl_0[0]                                                                                                                                                                                               ; 45      ;
; EEPROM:EEPROM_inst|EEPROM[0]                                                                                                                                                                                  ; 44      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|X[18][21]                                                                                                                                                    ; 43      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|X[18][21]                                                                                                                                                    ; 43      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|X[18][21]                                                                                                                                                    ; 43      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|X[18][21]                                                                                                                                                    ; 43      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Y[18][21]                                                                                                                                                    ; 43      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Y[18][21]                                                                                                                                                    ; 43      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Y[18][21]                                                                                                                                                    ; 43      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Y[18][21]                                                                                                                                                    ; 43      ;
; cpl_cordic:cordic_inst|Z[6][13]                                                                                                                                                                               ; 42      ;
; Rx_MAC:Rx_MAC_inst|ping_count[1]                                                                                                                                                                              ; 42      ;
; cicint:cic_I|Equal1~2                                                                                                                                                                                         ; 41      ;
; cicint:cic_I|Equal1~1                                                                                                                                                                                         ; 41      ;
; cicint:cic_I|Equal1~0                                                                                                                                                                                         ; 41      ;
; Apollo:Apollo_inst|state[3]                                                                                                                                                                                   ; 40      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[6][13]                                                                                                                                                     ; 40      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[6][13]                                                                                                                                                     ; 40      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[6][13]                                                                                                                                                     ; 40      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[6][13]                                                                                                                                                     ; 40      ;
; cpl_cordic:cordic_inst|Z[7][12]                                                                                                                                                                               ; 40      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_167:rdptr_g1p|counter7a[8]                                                                             ; 39      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_167:rdptr_g1p|counter7a[7]                                                                             ; 39      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_167:rdptr_g1p|counter7a[4]                                                                             ; 39      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_167:rdptr_g1p|counter7a[1]                                                                             ; 39      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_167:rdptr_g1p|counter7a[11]                                                                            ; 38      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_167:rdptr_g1p|counter7a[10]                                                                            ; 38      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_167:rdptr_g1p|counter7a[9]                                                                             ; 38      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_167:rdptr_g1p|counter7a[5]                                                                             ; 38      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_167:rdptr_g1p|counter7a[2]                                                                             ; 38      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[7][12]                                                                                                                                                     ; 38      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[7][12]                                                                                                                                                     ; 38      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[7][12]                                                                                                                                                     ; 38      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[7][12]                                                                                                                                                     ; 38      ;
; cpl_cordic:cordic_inst|Z[8][11]                                                                                                                                                                               ; 38      ;
; Rx_MAC:Rx_MAC_inst|ping_count[5]                                                                                                                                                                              ; 38      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_167:rdptr_g1p|counter7a[6]                                                                             ; 37      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_167:rdptr_g1p|counter7a[3]                                                                             ; 37      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_167:rdptr_g1p|counter7a[0]                                                                             ; 37      ;
; Tx_MAC:Tx_MAC_inst|Equal506~5                                                                                                                                                                                 ; 37      ;
; ASMI_interface:ASMI_int_inst|state[2]                                                                                                                                                                         ; 37      ;
; cpl_cordic:cordic_inst|phase[30]                                                                                                                                                                              ; 37      ;
; Rx_MAC:Rx_MAC_inst|IP_lease[31]~0                                                                                                                                                                             ; 36      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[8][11]                                                                                                                                                     ; 36      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[8][11]                                                                                                                                                     ; 36      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[8][11]                                                                                                                                                     ; 36      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[8][11]                                                                                                                                                     ; 36      ;
; cpl_cordic:cordic_inst|Z[9][10]                                                                                                                                                                               ; 36      ;
; LessThan2~62                                                                                                                                                                                                  ; 36      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[1]                                                                                                           ; 34      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[0]                                                                                                           ; 34      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[3]                                                                                                           ; 34      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[2]                                                                                                           ; 34      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[5]                                                                                                           ; 34      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[4]                                                                                                           ; 34      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[7]                                                                                                           ; 34      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[6]                                                                                                           ; 34      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[9]                                                                                                           ; 34      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[8]                                                                                                           ; 34      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[11]                                                                                                          ; 34      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[10]                                                                                                          ; 34      ;
; I2S_xmit:LR|TLV_state.TLV_IDLE                                                                                                                                                                                ; 34      ;
; Rx_MAC:Rx_MAC_inst|left_shift[4]                                                                                                                                                                              ; 34      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[9][10]                                                                                                                                                     ; 34      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[9][10]                                                                                                                                                     ; 34      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[9][10]                                                                                                                                                     ; 34      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[9][10]                                                                                                                                                     ; 34      ;
; cpl_cordic:cordic_inst|Z[10][9]                                                                                                                                                                               ; 34      ;
; Tx_MAC:Tx_MAC_inst|reset_CRC                                                                                                                                                                                  ; 33      ;
; use_IPIPA                                                                                                                                                                                                     ; 33      ;
; Rx_MAC:Rx_MAC_inst|METIS_discovery                                                                                                                                                                            ; 33      ;
; Apollo:Apollo_inst|state[2]                                                                                                                                                                                   ; 33      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|phase[31]                                                                                                                                                    ; 33      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|phase[31]                                                                                                                                                    ; 33      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|phase[31]                                                                                                                                                    ; 33      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|cntr_s2e:cntr_b|counter_reg_bit[0]~_wirecell                                                                         ; 32      ;
; C122_sync_phase_word[1][31]~439                                                                                                                                                                               ; 32      ;
; C122_sync_phase_word[3][31]~364                                                                                                                                                                               ; 32      ;
; C122_sync_phase_word[2][31]~281                                                                                                                                                                               ; 32      ;
; cicint:cic_I|ce_out_reg                                                                                                                                                                                       ; 32      ;
; C122_sync_phase_word_Tx[31]~106                                                                                                                                                                               ; 32      ;
; C122_sync_phase_word[0][31]~202                                                                                                                                                                               ; 32      ;
; IF_frequency[4][2]~202                                                                                                                                                                                        ; 32      ;
; IF_frequency[2][18]~201                                                                                                                                                                                       ; 32      ;
; IF_frequency[3][18]~199                                                                                                                                                                                       ; 32      ;
; Rx_MAC:Rx_MAC_inst|temp_YIADDR[31]~0                                                                                                                                                                          ; 32      ;
; Tx_MAC:Tx_MAC_inst|sequence_number[11]~106                                                                                                                                                                    ; 32      ;
; Tx_MAC:Tx_MAC_inst|spec_seq_number[11]~106                                                                                                                                                                    ; 32      ;
; Rx_MAC:Rx_MAC_inst|DHCP_IP[24]~0                                                                                                                                                                              ; 32      ;
; Rx_MAC:Rx_MAC_inst|YIADDR[31]~0                                                                                                                                                                               ; 32      ;
; Rx_MAC:Rx_MAC_inst|ToPort[8]~0                                                                                                                                                                                ; 32      ;
; IF_frequency[1][5]~165                                                                                                                                                                                        ; 32      ;
; IF_frequency[1][5]~162                                                                                                                                                                                        ; 32      ;
; C122_freq_max~35                                                                                                                                                                                              ; 32      ;
; C122_freq_max~33                                                                                                                                                                                              ; 32      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~295                                                                                                                                                                             ; 32      ;
; EEPROM:EEPROM_inst|This_IP[19]~33                                                                                                                                                                             ; 32      ;
; Rx_MAC:Rx_MAC_inst|PC_sequence_number[31]~1                                                                                                                                                                   ; 32      ;
; Rx_MAC:Rx_MAC_inst|Selector245~1                                                                                                                                                                              ; 32      ;
; Apollo:Apollo_inst|lastFrequency[6]~32                                                                                                                                                                        ; 32      ;
; IF_frequency[0][23]~160                                                                                                                                                                                       ; 32      ;
; Rx_MAC:Rx_MAC_inst|left_shift[3]                                                                                                                                                                              ; 32      ;
; Rx_MAC:Rx_MAC_inst|broadcast                                                                                                                                                                                  ; 32      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[10][9]                                                                                                                                                     ; 32      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[10][9]                                                                                                                                                     ; 32      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[10][9]                                                                                                                                                     ; 32      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[10][9]                                                                                                                                                     ; 32      ;
; cpl_cordic:cordic_inst|Z[11][8]                                                                                                                                                                               ; 31      ;
; LessThan6~62                                                                                                                                                                                                  ; 31      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.START                                                                                                                                                                         ; 30      ;
; ASMI_interface:ASMI_int_inst|state[1]                                                                                                                                                                         ; 30      ;
; MDIO:MDIO_inst|write[3]                                                                                                                                                                                       ; 30      ;
; Rx_MAC:Rx_MAC_inst|ping_count[3]                                                                                                                                                                              ; 30      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|valid_wrreq~0                                                                                                        ; 29      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~201                                                                                                                                                                             ; 29      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[11][8]                                                                                                                                                     ; 29      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[11][8]                                                                                                                                                     ; 29      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[11][8]                                                                                                                                                     ; 29      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[11][8]                                                                                                                                                     ; 29      ;
; LessThan3~62                                                                                                                                                                                                  ; 29      ;
; always20~0                                                                                                                                                                                                    ; 28      ;
; IF_SYNC_state.SYNC_RX_1_2                                                                                                                                                                                     ; 28      ;
; Apollo:Apollo_inst|state[1]                                                                                                                                                                                   ; 28      ;
; IF_Apollo~2                                                                                                                                                                                                   ; 28      ;
; cpl_cordic:cordic_inst|Z[12][7]                                                                                                                                                                               ; 28      ;
; Rx_MAC:Rx_MAC_inst|ping_count[4]                                                                                                                                                                              ; 28      ;
; LessThan4~62                                                                                                                                                                                                  ; 28      ;
; RX_DV~input                                                                                                                                                                                                   ; 27      ;
; always20~1                                                                                                                                                                                                    ; 27      ;
; SPI:Alex_SPI_Tx|spi_state.0110                                                                                                                                                                                ; 27      ;
; speed_1000T                                                                                                                                                                                                   ; 27      ;
; MDIO:MDIO_inst|read[2]                                                                                                                                                                                        ; 27      ;
; C122_freq_min~33                                                                                                                                                                                              ; 26      ;
; C122_freq_min~28                                                                                                                                                                                              ; 26      ;
; C122_freq_min~27                                                                                                                                                                                              ; 26      ;
; EEPROM:EEPROM_inst|EEPROM[2]                                                                                                                                                                                  ; 26      ;
; Tx_MAC:Tx_MAC_inst|Tx_CTL                                                                                                                                                                                     ; 26      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[12][7]                                                                                                                                                     ; 26      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[12][7]                                                                                                                                                     ; 26      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[12][7]                                                                                                                                                     ; 26      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[12][7]                                                                                                                                                     ; 26      ;
; renew_timer[8]~53                                                                                                                                                                                             ; 25      ;
; renew_timer[8]~52                                                                                                                                                                                             ; 25      ;
; Tx_MAC:Tx_MAC_inst|Mux1~1                                                                                                                                                                                     ; 25      ;
; delay[0]~25                                                                                                                                                                                                   ; 25      ;
; DHCP:DHCP_inst|time_count[1]~54                                                                                                                                                                               ; 25      ;
; DHCP:DHCP_inst|time_count[1]~53                                                                                                                                                                               ; 25      ;
; TLV320_SPI:TLV|Equal0~7                                                                                                                                                                                       ; 25      ;
; start_up[2]                                                                                                                                                                                                   ; 25      ;
; ASMI_interface:ASMI_int_inst|state[0]                                                                                                                                                                         ; 25      ;
; Led_control:Control_LED0|LED~6                                                                                                                                                                                ; 25      ;
; Rx_MAC:Rx_MAC_inst|this_MAC                                                                                                                                                                                   ; 25      ;
; Apollo:Apollo_inst|state[4]                                                                                                                                                                                   ; 25      ;
; Tx_MAC:Tx_MAC_inst|METIS_discover_sent                                                                                                                                                                        ; 25      ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|Decoder0~0                                                                                                                                                       ; 24      ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|Mux0~0                                                                                                                                                           ; 24      ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|Decoder0~0                                                                                                                                                       ; 24      ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|Decoder0~0                                                                                                                                                       ; 24      ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_Q|Decoder0~0                                                                                                                                                       ; 24      ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_Q|Decoder0~0                                                                                                                                                       ; 24      ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_Q|Decoder0~0                                                                                                                                                       ; 24      ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|Decoder0~0                                                                                                                                                       ; 24      ;
; Tx_MAC:Tx_MAC_inst|temp_CRC32[13]~41                                                                                                                                                                          ; 24      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~299                                                                                                                                                                             ; 24      ;
; ASMI_interface:ASMI_int_inst|reset_delay[0]~28                                                                                                                                                                ; 24      ;
; Led_control:Control_LED1|counter[23]~53                                                                                                                                                                       ; 24      ;
; Led_control:Control_LED1|counter[12]~52                                                                                                                                                                       ; 24      ;
; comb~1                                                                                                                                                                                                        ; 24      ;
; MDIO:MDIO_inst|write[0]                                                                                                                                                                                       ; 24      ;
; cpl_cordic:cordic_inst|Z[13][6]                                                                                                                                                                               ; 24      ;
; Hermes_Tx_fifo_ctrl:TXFC|tx_addr[0]                                                                                                                                                                           ; 24      ;
; Tx_MAC:Tx_MAC_inst|Mux1~2                                                                                                                                                                                     ; 23      ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|valid_wrreq~0                                                                                               ; 23      ;
; Rx_MAC:Rx_MAC_inst|left_shift[1]                                                                                                                                                                              ; 23      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a5                                                              ; 23      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a2                                                              ; 23      ;
; EEPROM:EEPROM_inst|EEPROM[3]                                                                                                                                                                                  ; 23      ;
; IF_OC[6]~8                                                                                                                                                                                                    ; 23      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|write_reg                                                                                         ; 23      ;
; receiver:MDC[3].receiver_inst|varcic:varcic_inst_I1|out_data[22]                                                                                                                                              ; 23      ;
; receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|out_data[22]                                                                                                                                              ; 23      ;
; receiver:MDC[1].receiver_inst|varcic:varcic_inst_I1|out_data[22]                                                                                                                                              ; 23      ;
; receiver:MDC[2].receiver_inst|varcic:varcic_inst_I1|out_data[22]                                                                                                                                              ; 23      ;
; receiver:MDC[3].receiver_inst|varcic:varcic_inst_Q1|out_data[22]                                                                                                                                              ; 23      ;
; receiver:MDC[0].receiver_inst|varcic:varcic_inst_Q1|out_data[22]                                                                                                                                              ; 23      ;
; receiver:MDC[1].receiver_inst|varcic:varcic_inst_Q1|out_data[22]                                                                                                                                              ; 23      ;
; receiver:MDC[2].receiver_inst|varcic:varcic_inst_Q1|out_data[22]                                                                                                                                              ; 23      ;
; MDIO:MDIO_inst|read[0]                                                                                                                                                                                        ; 23      ;
; temp_ADC[15]                                                                                                                                                                                                  ; 22      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.UDP                                                                                                                                                                           ; 22      ;
; I2S_xmit:LR|TLV_state.TLV_WH                                                                                                                                                                                  ; 22      ;
; I2S_xmit:LR|TLV_state.TLV_WL                                                                                                                                                                                  ; 22      ;
; Rx_MAC:Rx_MAC_inst|left_shift[0]                                                                                                                                                                              ; 22      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a10                                                             ; 22      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a8                                                              ; 22      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a6                                                              ; 22      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a3                                                              ; 22      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[13][6]                                                                                                                                                     ; 22      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[13][6]                                                                                                                                                     ; 22      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[13][6]                                                                                                                                                     ; 22      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[13][6]                                                                                                                                                     ; 22      ;
; cpl_cordic:cordic_inst|Z[14][5]                                                                                                                                                                               ; 22      ;
; Hermes_Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ3                                                                                                                                                                 ; 21      ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|valid_rdreq~0                                                                                                                     ; 21      ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|valid_wrreq~0                                                                                                                     ; 21      ;
; Apollo:Apollo_inst|msCount[3]~11                                                                                                                                                                              ; 21      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~66                                                                                                                                                                              ; 21      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a11                                                             ; 21      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a9                                                              ; 21      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a7                                                              ; 21      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a4                                                              ; 21      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a1                                                              ; 21      ;
; MDIO:MDIO_inst|write[1]                                                                                                                                                                                       ; 21      ;
; Hermes_Tx_fifo_ctrl:TXFC|tx_addr[1]                                                                                                                                                                           ; 21      ;
; Tx_MAC:Tx_MAC_inst|Equal507~4                                                                                                                                                                                 ; 20      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~337                                                                                                                                                                             ; 20      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.GET_TYPE                                                                                                                                                                      ; 20      ;
; Rx_MAC:Rx_MAC_inst|Equal13~0                                                                                                                                                                                  ; 20      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|valid_wreq~0                         ; 20      ;
; IF_PWM_state.PWM_Q_AUDIO                                                                                                                                                                                      ; 20      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|phase[31]                                                                                                                                                    ; 20      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[14][5]                                                                                                                                                     ; 20      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[14][5]                                                                                                                                                     ; 20      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[14][5]                                                                                                                                                     ; 20      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[14][5]                                                                                                                                                     ; 20      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add189~1                                                                                                                                                     ; 19      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add189~1                                                                                                                                                     ; 19      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add189~1                                                                                                                                                     ; 19      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add189~1                                                                                                                                                     ; 19      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add195~1                                                                                                                                                     ; 19      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add195~1                                                                                                                                                     ; 19      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add195~1                                                                                                                                                     ; 19      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add195~1                                                                                                                                                     ; 19      ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|valid_rdreq~0                                                                                               ; 19      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~431                                                                                                                                                                             ; 19      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|stage3_reg                                                                                        ; 19      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~64                                                                                                                                                                              ; 19      ;
; Rx_MAC:Rx_MAC_inst|left_shift[2]                                                                                                                                                                              ; 19      ;
; Hermes_ADC:ADC_SPI|bit_cnt[3]                                                                                                                                                                                 ; 19      ;
; cpl_cordic:cordic_inst|Z[15][4]                                                                                                                                                                               ; 19      ;
; Tx_MAC:Tx_MAC_inst|ck_count[5]                                                                                                                                                                                ; 19      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.SEND_TO_FIFO                                                                                                                                                                  ; 19      ;
; MDIO:MDIO_inst|read[1]                                                                                                                                                                                        ; 19      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add185~1                                                                                                                                                     ; 18      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add179~1                                                                                                                                                     ; 18      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add185~1                                                                                                                                                     ; 18      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add179~1                                                                                                                                                     ; 18      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add185~1                                                                                                                                                     ; 18      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add179~1                                                                                                                                                     ; 18      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add185~1                                                                                                                                                     ; 18      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add179~1                                                                                                                                                     ; 18      ;
; I2S_rcv:MIC|Equal2~2                                                                                                                                                                                          ; 18      ;
; IF_Rx_fifo_rreq~1                                                                                                                                                                                             ; 18      ;
; debounce:de_dot|count[0]~19                                                                                                                                                                                   ; 18      ;
; debounce:de_dot|clean_pb~1                                                                                                                                                                                    ; 18      ;
; debounce:de_dash|count[0]~19                                                                                                                                                                                  ; 18      ;
; debounce:de_dash|clean_pb~1                                                                                                                                                                                   ; 18      ;
; debounce:de_PTT|count[0]~19                                                                                                                                                                                   ; 18      ;
; debounce:de_PTT|clean_pb~1                                                                                                                                                                                    ; 18      ;
; cpl_cordic:cordic_inst|Add189~1                                                                                                                                                                               ; 18      ;
; Rx_MAC:Rx_MAC_inst|Equal13~1                                                                                                                                                                                  ; 18      ;
; start_up[1]                                                                                                                                                                                                   ; 18      ;
; start_up[0]                                                                                                                                                                                                   ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[2]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[1]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[4]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[3]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[6]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[5]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[8]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[7]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[10]                                                                                         ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[9]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[12]                                                                                         ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[11]                                                                                         ; 18      ;
; Hermes_ADC:ADC_SPI|ADC_address[11]                                                                                                                                                                            ; 18      ;
; Hermes_ADC:ADC_SPI|ADC_address[12]                                                                                                                                                                            ; 18      ;
; Hermes_ADC:ADC_SPI|bit_cnt[0]                                                                                                                                                                                 ; 18      ;
; Hermes_ADC:ADC_SPI|ADC_address[13]                                                                                                                                                                            ; 18      ;
; Hermes_ADC:ADC_SPI|bit_cnt[1]                                                                                                                                                                                 ; 18      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Mux16~0                                                                                                                                                      ; 17      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add168~1                                                                                                                                                     ; 17      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add174~1                                                                                                                                                     ; 17      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add168~1                                                                                                                                                     ; 17      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add174~1                                                                                                                                                     ; 17      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add168~1                                                                                                                                                     ; 17      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add174~1                                                                                                                                                     ; 17      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add168~1                                                                                                                                                     ; 17      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add174~1                                                                                                                                                     ; 17      ;
; receiver:MDC[0].receiver_inst|varcic:varcic_inst_I1|Equal0~8                                                                                                                                                  ; 17      ;
; cpl_cordic:cordic_inst|Add178~1                                                                                                                                                                               ; 17      ;
; cpl_cordic:cordic_inst|Add172~1                                                                                                                                                                               ; 17      ;
; IF_PWM_state.PWM_LEFT                                                                                                                                                                                         ; 17      ;
; Tx_MAC:Tx_MAC_inst|temp_CRC32[13]~38                                                                                                                                                                          ; 17      ;
; Hermes_Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_PJ                                                                                                                                                                  ; 17      ;
; IF_PWM_state.PWM_RIGHT                                                                                                                                                                                        ; 17      ;
; Tx_MAC:Tx_MAC_inst|Selector94~0                                                                                                                                                                               ; 17      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~417                                                                                                                                                                             ; 17      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.PING                                                                                                                                                                          ; 17      ;
; Rx_MAC:Rx_MAC_inst|Equal35~0                                                                                                                                                                                  ; 17      ;
; cpl_cordic:cordic_inst|Add193~1                                                                                                                                                                               ; 17      ;
; IF_PWM_state.PWM_I_AUDIO                                                                                                                                                                                      ; 17      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|busy_det_reg                                                                                      ; 17      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.DHCP_REQUEST_RENEW                                                                                                                                                                ; 17      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.ARP                                                                                                                                                                               ; 17      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.METIS_DISCOVERY                                                                                                                                                                   ; 17      ;
; Hermes_ADC:ADC_SPI|bit_cnt[2]                                                                                                                                                                                 ; 17      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|out_address_reg_b[0]                                                       ; 17      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|phase[30]                                                                                                                                                    ; 17      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|phase[30]                                                                                                                                                    ; 17      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|phase[30]                                                                                                                                                    ; 17      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[15][4]                                                                                                                                                     ; 17      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[15][4]                                                                                                                                                     ; 17      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[15][4]                                                                                                                                                     ; 17      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[15][4]                                                                                                                                                     ; 17      ;
; Hermes_Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ1                                                                                                                                                                 ; 17      ;
; Rx_MAC:Rx_MAC_inst|ping_count[2]                                                                                                                                                                              ; 17      ;
; Rx_MAC:Rx_MAC_inst|ping_count[0]                                                                                                                                                                              ; 17      ;
; INA[0]~input                                                                                                                                                                                                  ; 16      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a0~_wirecell                                                    ; 16      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add163~1                                                                                                                                                     ; 16      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add157~1                                                                                                                                                     ; 16      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add163~1                                                                                                                                                     ; 16      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add157~1                                                                                                                                                     ; 16      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add163~1                                                                                                                                                     ; 16      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add157~1                                                                                                                                                     ; 16      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add163~1                                                                                                                                                     ; 16      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add157~1                                                                                                                                                     ; 16      ;
; I2S_rcv:MIC|always0~1                                                                                                                                                                                         ; 16      ;
; FIFO:RXF|mem~7                                                                                                                                                                                                ; 16      ;
; I2S_rcv:MIC|xData_rdy                                                                                                                                                                                         ; 16      ;
; cpl_cordic:cordic_inst|Add161~1                                                                                                                                                                               ; 16      ;
; cpl_cordic:cordic_inst|Add167~1                                                                                                                                                                               ; 16      ;
; Tx_MAC:Tx_MAC_inst|Add49~82                                                                                                                                                                                   ; 16      ;
; Tx_MAC:Tx_MAC_inst|Mux0~6                                                                                                                                                                                     ; 16      ;
; Tx_MAC:Tx_MAC_inst|Mux1~0                                                                                                                                                                                     ; 16      ;
; Hermes_Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ2                                                                                                                                                                 ; 16      ;
; Rx_MAC:Rx_MAC_inst|Decoder2~19                                                                                                                                                                                ; 16      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|decode_477:decode12|w_anode721w[2]~0                                                        ; 16      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|decode_477:decode12|w_anode692w[2]~0                                                        ; 16      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|decode_477:decode12|w_anode713w[2]~0                                                        ; 16      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|decode_477:decode12|w_anode705w[2]~0                                                        ; 16      ;
; Rx_MAC:Rx_MAC_inst|UDP_check[0]~0                                                                                                                                                                             ; 16      ;
; cpl_cordic:cordic_inst|Add183~1                                                                                                                                                                               ; 16      ;
; Apollo:Apollo_inst|msCount[3]~10                                                                                                                                                                              ; 16      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~687                                                                                                                                                                             ; 16      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~193                                                                                                                                                                             ; 16      ;
; Equal2~7                                                                                                                                                                                                      ; 16      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|valid_wrreq~0                                                                                       ; 16      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_addr_reg_ena[0]                                                                              ; 16      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.PING2                                                                                                                                                                             ; 16      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[19]                                                                                                                                                                             ; 16      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[17]                                                                                                                                                                             ; 16      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[10]                                                                                                                                                                             ; 16      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[8]                                                                                                                                                                              ; 16      ;
; always16~4                                                                                                                                                                                                    ; 16      ;
; Selector17~0                                                                                                                                                                                                  ; 16      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|decode_177:decode12|eq_node[0]                                             ; 16      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[0]                                                                                          ; 16      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|decode_177:decode12|eq_node[1]                                             ; 16      ;
; IF_RAND                                                                                                                                                                                                       ; 16      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add146~1                                                                                                                                                     ; 15      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add152~1                                                                                                                                                     ; 15      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add146~1                                                                                                                                                     ; 15      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add152~1                                                                                                                                                     ; 15      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add146~1                                                                                                                                                     ; 15      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add152~1                                                                                                                                                     ; 15      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add146~1                                                                                                                                                     ; 15      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add152~1                                                                                                                                                     ; 15      ;
; cpl_cordic:cordic_inst|Add156~1                                                                                                                                                                               ; 15      ;
; cpl_cordic:cordic_inst|Add150~1                                                                                                                                                                               ; 15      ;
; Rx_MAC:Rx_MAC_inst|Decoder2~20                                                                                                                                                                                ; 15      ;
; Rx_MAC:Rx_MAC_inst|num_blocks[13]~0                                                                                                                                                                           ; 15      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~121                                                                                                                                                                             ; 15      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.ARP                                                                                                                                                                           ; 15      ;
; I2S_xmit:LR|data[3]~18                                                                                                                                                                                        ; 15      ;
; EEPROM:EEPROM_inst|EEPROM_read[14]~15                                                                                                                                                                         ; 15      ;
; Tx_MAC:Tx_MAC_inst|Equal0~2                                                                                                                                                                                   ; 15      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.CRC                                                                                                                                                                               ; 15      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[16]                                                                                                                                                                             ; 15      ;
; Apollo:Apollo_inst|message[12]~19                                                                                                                                                                             ; 15      ;
; Apollo:Apollo_inst|message[12]~15                                                                                                                                                                             ; 15      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|write_rstat_reg                                                                                   ; 15      ;
; Alex_manual                                                                                                                                                                                                   ; 15      ;
; TLV320_SPI:TLV|TLV.0100                                                                                                                                                                                       ; 15      ;
; MDIO:MDIO_inst|write[2]                                                                                                                                                                                       ; 15      ;
; cpl_cordic:cordic_inst|Z[16][3]                                                                                                                                                                               ; 15      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add141~1                                                                                                                                                     ; 14      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add135~1                                                                                                                                                     ; 14      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add141~1                                                                                                                                                     ; 14      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add135~1                                                                                                                                                     ; 14      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add141~1                                                                                                                                                     ; 14      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add135~1                                                                                                                                                     ; 14      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add141~1                                                                                                                                                     ; 14      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add135~1                                                                                                                                                     ; 14      ;
; cpl_cordic:cordic_inst|Add139~1                                                                                                                                                                               ; 14      ;
; cpl_cordic:cordic_inst|Add145~1                                                                                                                                                                               ; 14      ;
; Rx_MAC:Rx_MAC_inst|Decoder2~9                                                                                                                                                                                 ; 14      ;
; ASMI_interface:ASMI_int_inst|page[10]~32                                                                                                                                                                      ; 14      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~422                                                                                                                                                                             ; 14      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~236                                                                                                                                                                             ; 14      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~91                                                                                                                                                                              ; 14      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|read_buf~2                                                                                        ; 14      ;
; Tx_MAC:Tx_MAC_inst|Equal0~14                                                                                                                                                                                  ; 14      ;
; Rx_MAC:Rx_MAC_inst|Equal23~1                                                                                                                                                                                  ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[31]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[30]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[29]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[28]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[27]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[26]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[25]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[24]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[23]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[22]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[21]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[20]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[18]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[13]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[12]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[9]                                                                                                                                                                              ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[41]                                                                                                                                                                             ; 14      ;
; Apollo:Apollo_inst|Equal3~20                                                                                                                                                                                  ; 14      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|X[1][4]                                                                                                                                                      ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.PROGRAM_FIFO                                                                                                                                                                  ; 14      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add124~1                                                                                                                                                     ; 13      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add130~1                                                                                                                                                     ; 13      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add124~1                                                                                                                                                     ; 13      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add130~1                                                                                                                                                     ; 13      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add124~1                                                                                                                                                     ; 13      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add130~1                                                                                                                                                     ; 13      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add124~1                                                                                                                                                     ; 13      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add130~1                                                                                                                                                     ; 13      ;
; cpl_cordic:cordic_inst|Add134~1                                                                                                                                                                               ; 13      ;
; cpl_cordic:cordic_inst|Add128~1                                                                                                                                                                               ; 13      ;
; Hermes_Tx_fifo_ctrl:TXFC|always2~2                                                                                                                                                                            ; 13      ;
; temp_ADC[11]                                                                                                                                                                                                  ; 13      ;
; temp_ADC[3]                                                                                                                                                                                                   ; 13      ;
; temp_ADC[7]                                                                                                                                                                                                   ; 13      ;
; temp_ADC[10]                                                                                                                                                                                                  ; 13      ;
; temp_ADC[2]                                                                                                                                                                                                   ; 13      ;
; temp_ADC[14]                                                                                                                                                                                                  ; 13      ;
; temp_ADC[6]                                                                                                                                                                                                   ; 13      ;
; temp_ADC[9]                                                                                                                                                                                                   ; 13      ;
; temp_ADC[1]                                                                                                                                                                                                   ; 13      ;
; temp_ADC[13]                                                                                                                                                                                                  ; 13      ;
; temp_ADC[5]                                                                                                                                                                                                   ; 13      ;
; temp_ADC[8]                                                                                                                                                                                                   ; 13      ;
; temp_ADC[12]                                                                                                                                                                                                  ; 13      ;
; temp_ADC[4]                                                                                                                                                                                                   ; 13      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~419                                                                                                                                                                             ; 13      ;
; Tx_MAC:Tx_MAC_inst|Selector172~17                                                                                                                                                                             ; 13      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~385                                                                                                                                                                             ; 13      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~370                                                                                                                                                                             ; 13      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~309                                                                                                                                                                             ; 13      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~173                                                                                                                                                                             ; 13      ;
; renew[1]                                                                                                                                                                                                      ; 13      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.DHCP_DISCOVER                                                                                                                                                                     ; 13      ;
; DHCP:DHCP_inst|DHCP_discover                                                                                                                                                                                  ; 13      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[11]                                                                                                                                                                             ; 13      ;
; Rx_MAC:Rx_MAC_inst|DHCP_ACK                                                                                                                                                                                   ; 13      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|sec_erase_reg                                                                                     ; 13      ;
; IF_Apollo                                                                                                                                                                                                     ; 13      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Y[0][5]                                                                                                                                                      ; 13      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[16][3]                                                                                                                                                     ; 13      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[16][3]                                                                                                                                                     ; 13      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[16][3]                                                                                                                                                     ; 13      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[16][3]                                                                                                                                                     ; 13      ;
; cicint:cic_I|section_out6[19]                                                                                                                                                                                 ; 13      ;
; cicint:cic_Q|section_out6[19]                                                                                                                                                                                 ; 13      ;
; cicint:cic_I|section_out9[50]                                                                                                                                                                                 ; 13      ;
; cicint:cic_Q|section_out9[50]                                                                                                                                                                                 ; 13      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add119~1                                                                                                                                                     ; 12      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add113~1                                                                                                                                                     ; 12      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add119~1                                                                                                                                                     ; 12      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add113~1                                                                                                                                                     ; 12      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add119~1                                                                                                                                                     ; 12      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add113~1                                                                                                                                                     ; 12      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add119~1                                                                                                                                                     ; 12      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add113~1                                                                                                                                                     ; 12      ;
; cpl_cordic:cordic_inst|Add117~1                                                                                                                                                                               ; 12      ;
; cpl_cordic:cordic_inst|Add123~1                                                                                                                                                                               ; 12      ;
; Hermes_ADC:ADC_SPI|temp_2[4]~1                                                                                                                                                                                ; 12      ;
; Hermes_ADC:ADC_SPI|temp_2[8]~0                                                                                                                                                                                ; 12      ;
; Hermes_ADC:ADC_SPI|temp_4[4]~1                                                                                                                                                                                ; 12      ;
; Hermes_ADC:ADC_SPI|temp_4[8]~0                                                                                                                                                                                ; 12      ;
; Hermes_ADC:ADC_SPI|temp_3[4]~1                                                                                                                                                                                ; 12      ;
; Hermes_ADC:ADC_SPI|temp_3[8]~0                                                                                                                                                                                ; 12      ;
; Hermes_ADC:ADC_SPI|temp_1[4]~1                                                                                                                                                                                ; 12      ;
; Hermes_ADC:ADC_SPI|temp_1[8]~0                                                                                                                                                                                ; 12      ;
; Hermes_ADC:ADC_SPI|temp_5[4]~1                                                                                                                                                                                ; 12      ;
; Hermes_ADC:ADC_SPI|temp_5[8]~0                                                                                                                                                                                ; 12      ;
; Hermes_ADC:ADC_SPI|temp_6[4]~2                                                                                                                                                                                ; 12      ;
; Hermes_ADC:ADC_SPI|temp_6[8]~1                                                                                                                                                                                ; 12      ;
; cdc_sync:freq4|sigb[31]~_Duplicate_2                                                                                                                                                                          ; 12      ;
; cdc_sync:freq3|sigb[31]~_Duplicate_2                                                                                                                                                                          ; 12      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~801                                                                                                                                                                             ; 12      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~686                                                                                                                                                                             ; 12      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~424                                                                                                                                                                             ; 12      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~416                                                                                                                                                                             ; 12      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~185                                                                                                                                                                             ; 12      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~70                                                                                                                                                                              ; 12      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~69                                                                                                                                                                              ; 12      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|out_address_reg_b[1]                                                                        ; 12      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|out_address_reg_b[0]                                                                        ; 12      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.METIS_DISCOVERY                                                                                                                                                               ; 12      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[15]                                                                                                                                                                             ; 12      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[14]                                                                                                                                                                             ; 12      ;
; read_MAC                                                                                                                                                                                                      ; 12      ;
; SPI:Alex_SPI_Tx|spi_state.0100                                                                                                                                                                                ; 12      ;
; TLV320_SPI:TLV|load[0]                                                                                                                                                                                        ; 12      ;
; TLV320_SPI:TLV|load[2]                                                                                                                                                                                        ; 12      ;
; Attenuator:Attenuator_inst|state[1]                                                                                                                                                                           ; 12      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:wrstage_cntr|a_graycounter_bfg:auto_generated|counter2a[0]                          ; 12      ;
; cicint:cic_I|section_out7[30]                                                                                                                                                                                 ; 12      ;
; cicint:cic_Q|section_out7[30]                                                                                                                                                                                 ; 12      ;
; cicint:cic_I|section_out8[40]                                                                                                                                                                                 ; 12      ;
; cicint:cic_Q|section_out8[40]                                                                                                                                                                                 ; 12      ;
; SPI:Alex_SPI_Tx|data_count[4]                                                                                                                                                                                 ; 12      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add102~1                                                                                                                                                     ; 11      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add108~1                                                                                                                                                     ; 11      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add102~1                                                                                                                                                     ; 11      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add108~1                                                                                                                                                     ; 11      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add102~1                                                                                                                                                     ; 11      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add108~1                                                                                                                                                     ; 11      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add102~1                                                                                                                                                     ; 11      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add108~1                                                                                                                                                     ; 11      ;
; cpl_cordic:cordic_inst|Add112~1                                                                                                                                                                               ; 11      ;
; cpl_cordic:cordic_inst|Add106~1                                                                                                                                                                               ; 11      ;
; I2S_rcv:MIC|xBrise                                                                                                                                                                                            ; 11      ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc2~2                                                                                                                                                                    ; 11      ;
; Hermes_Tx_fifo_ctrl:TXFC|Selector34~2                                                                                                                                                                         ; 11      ;
; Hermes_Tx_fifo_ctrl:TXFC|Selector34~0                                                                                                                                                                         ; 11      ;
; Hermes_Tx_fifo_ctrl:TXFC|Selector27~6                                                                                                                                                                         ; 11      ;
; Tx_MAC:Tx_MAC_inst|data_count[0]~28                                                                                                                                                                           ; 11      ;
; IF_Rx_fifo_wreq~0                                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~395                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~388                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~380                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~342                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~319                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Equal0~15                                                                                                                                                                                  ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~82                                                                                                                                                                              ; 11      ;
; Tx_MAC:Tx_MAC_inst|Equal509~9                                                                                                                                                                                 ; 11      ;
; renew[2]                                                                                                                                                                                                      ; 11      ;
; Rx_MAC:Rx_MAC_inst|Equal38~0                                                                                                                                                                                  ; 11      ;
; Rx_MAC:Rx_MAC_inst|Equal18~21                                                                                                                                                                                 ; 11      ;
; Tx_MAC:Tx_MAC_inst|Selector172~14                                                                                                                                                                             ; 11      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[33]                                                                                                                                                                             ; 11      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[32]                                                                                                                                                                             ; 11      ;
; IF_Line_In_Gain[3]~5                                                                                                                                                                                          ; 11      ;
; FIFO:RXF|always0~0                                                                                                                                                                                            ; 11      ;
; IF_SYNC_state.SYNC_START                                                                                                                                                                                      ; 11      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:wrstage_cntr|a_graycounter_bfg:auto_generated|counter2a[1]                          ; 11      ;
; Hermes_Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_SYNC1                                                                                                                                                               ; 11      ;
; Tx_MAC:Tx_MAC_inst|zero_count[5]                                                                                                                                                                              ; 11      ;
; Tx_MAC:Tx_MAC_inst|zero_count[4]                                                                                                                                                                              ; 11      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|X[0][5]                                                                                                                                                      ; 10      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add97~1                                                                                                                                                      ; 10      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add91~1                                                                                                                                                      ; 10      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add97~1                                                                                                                                                      ; 10      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add91~1                                                                                                                                                      ; 10      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add97~1                                                                                                                                                      ; 10      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add91~1                                                                                                                                                      ; 10      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add97~1                                                                                                                                                      ; 10      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add91~1                                                                                                                                                      ; 10      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Z[17][2]                                                                                                                                                     ; 10      ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Z[17][2]                                                                                                                                                     ; 10      ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Z[17][2]                                                                                                                                                     ; 10      ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Z[17][2]                                                                                                                                                     ; 10      ;
; cpl_cordic:cordic_inst|Add95~1                                                                                                                                                                                ; 10      ;
; cpl_cordic:cordic_inst|Add101~1                                                                                                                                                                               ; 10      ;
; FIFO:RXF|Add1~35                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~32                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~29                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~26                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~23                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~20                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~17                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~14                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~11                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~8                                                                                                                                                                                               ; 10      ;
; FIFO:RXF|Add1~5                                                                                                                                                                                               ; 10      ;
; FIFO:RXF|Add1~2                                                                                                                                                                                               ; 10      ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc2~0                                                                                                                                                                    ; 10      ;
; Hermes_Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_CTL3_4                                                                                                                                                              ; 10      ;
; Hermes_Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_SYNC2                                                                                                                                                               ; 10      ;
; Hermes_Tx_fifo_ctrl:TXFC|AD_state.AD_ERR                                                                                                                                                                      ; 10      ;
; cdc_sync:freq4|sigb[5]~_Duplicate_2                                                                                                                                                                           ; 10      ;
; cdc_sync:freq4|sigb[6]~_Duplicate_2                                                                                                                                                                           ; 10      ;
; cdc_sync:freq4|sigb[7]~_Duplicate_2                                                                                                                                                                           ; 10      ;
; cdc_sync:freq4|sigb[8]~_Duplicate_2                                                                                                                                                                           ; 10      ;
; cdc_sync:freq4|sigb[9]~_Duplicate_2                                                                                                                                                                           ; 10      ;
; cdc_sync:freq4|sigb[10]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[11]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[12]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[13]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[14]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[15]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[16]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[17]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[18]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[19]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[20]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[21]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[22]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[23]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[24]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[25]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[26]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[27]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[29]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[30]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; cdc_sync:freq4|sigb[28]~_Duplicate_2                                                                                                                                                                          ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~688                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~420                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~347                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~334                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~326                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~323                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~159                                                                                                                                                                             ; 10      ;
; Rx_MAC:Rx_MAC_inst|WideNor0                                                                                                                                                                                   ; 10      ;
; Rx_MAC:Rx_MAC_inst|Equal9~1                                                                                                                                                                                   ; 10      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|valid_rreq~0 ; 10      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.DHCP_REQUEST                                                                                                                                                                      ; 10      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:stage_cntr|a_graycounter_bfg:auto_generated|counter2a[1]                            ; 10      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:stage_cntr|a_graycounter_bfg:auto_generated|counter2a[0]                            ; 10      ;
; LessThan16~10                                                                                                                                                                                                 ; 10      ;
; Apollo:Apollo_inst|count[0]                                                                                                                                                                                   ; 10      ;
; TLV320_SPI:TLV|load[1]                                                                                                                                                                                        ; 10      ;
; Attenuator:Attenuator_inst|state[0]                                                                                                                                                                           ; 10      ;
; Attenuator:Attenuator_inst|state[2]                                                                                                                                                                           ; 10      ;
; Hermes_clk_lrclk_gen:clrgen|LRCLK                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[11]                                                                                                                                                                                            ; 10      ;
; FIFO:RXF|inptr[10]                                                                                                                                                                                            ; 10      ;
; FIFO:RXF|inptr[9]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[8]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[7]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[6]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[5]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[4]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[3]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[2]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[1]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[0]                                                                                                                                                                                             ; 10      ;
; EEPROM:EEPROM_inst|shift_count[5]                                                                                                                                                                             ; 10      ;
; SPI:Alex_SPI_Tx|data_count[2]                                                                                                                                                                                 ; 10      ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add80~1                                                                                                                                                      ; 9       ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add86~1                                                                                                                                                      ; 9       ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add80~1                                                                                                                                                      ; 9       ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add86~1                                                                                                                                                      ; 9       ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add80~1                                                                                                                                                      ; 9       ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add86~1                                                                                                                                                      ; 9       ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add80~1                                                                                                                                                      ; 9       ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add86~1                                                                                                                                                      ; 9       ;
; cpl_cordic:cordic_inst|Add90~1                                                                                                                                                                                ; 9       ;
; cpl_cordic:cordic_inst|Add84~1                                                                                                                                                                                ; 9       ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|comb~0                                                                                                                                                           ; 9       ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|comb~0                                                                                                                                                           ; 9       ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|comb~0                                                                                                                                                           ; 9       ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|comb~0                                                                                                                                                           ; 9       ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_Q|comb~0                                                                                                                                                           ; 9       ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_Q|comb~0                                                                                                                                                           ; 9       ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_Q|comb~0                                                                                                                                                           ; 9       ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|comb~0                                                                                                                                                           ; 9       ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|state[1]                                                                                                                                                         ; 9       ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|state[2]                                                                                                                                                         ; 9       ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|state[1]                                                                                                                                                         ; 9       ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|state[2]                                                                                                                                                         ; 9       ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|state[1]                                                                                                                                                         ; 9       ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|state[2]                                                                                                                                                         ; 9       ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|state[2]                                                                                                                                                         ; 9       ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|state[1]                                                                                                                                                         ; 9       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_tjc:wrptr_g1p|counter8a5                                                                               ; 9       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|_~0          ; 9       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]                                                                    ; 9       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]                                                                    ; 9       ;
; Hermes_Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_CTL1_2                                                                                                                                                              ; 9       ;
; Tx_MAC:Tx_MAC_inst|zero_count[8]~35                                                                                                                                                                           ; 9       ;
; Rx_MAC:Rx_MAC_inst|Selector235~1                                                                                                                                                                              ; 9       ;
; IF_last_chan[2]                                                                                                                                                                                               ; 9       ;
; cdc_sync:freq3|sigb[5]~_Duplicate_2                                                                                                                                                                           ; 9       ;
; cdc_sync:freq3|sigb[6]~_Duplicate_2                                                                                                                                                                           ; 9       ;
; cdc_sync:freq3|sigb[7]~_Duplicate_2                                                                                                                                                                           ; 9       ;
; cdc_sync:freq3|sigb[8]~_Duplicate_2                                                                                                                                                                           ; 9       ;
; cdc_sync:freq3|sigb[9]~_Duplicate_2                                                                                                                                                                           ; 9       ;
; cdc_sync:freq3|sigb[10]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[11]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[12]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[13]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[14]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[15]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[16]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[17]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[18]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[19]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[20]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[21]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[22]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[23]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[24]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[25]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[26]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[27]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[29]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[30]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq3|sigb[28]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|_~0                                                                                                 ; 9       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~10                                                                                           ; 9       ;
; ASMI_interface:ASMI_int_inst|byte_count[0]~21                                                                                                                                                                 ; 9       ;
; ASMI_interface:ASMI_int_inst|byte_count[0]~20                                                                                                                                                                 ; 9       ;
; Tx_MAC:Tx_MAC_inst|rdaddress[1]~34                                                                                                                                                                            ; 9       ;
; Tx_MAC:Tx_MAC_inst|rdaddress[1]~28                                                                                                                                                                            ; 9       ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc[5]                                                                                                                                                                    ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~421                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~404                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~400                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Equal517~3                                                                                                                                                                                 ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~351                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~339                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~315                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~304                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~283                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~259                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~183                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]~139                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Equal0~16                                                                                                                                                                                  ; 9       ;
; Rx_MAC:Rx_MAC_inst|run                                                                                                                                                                                        ; 9       ;
; renew[0]                                                                                                                                                                                                      ; 9       ;
; Rx_MAC:Rx_MAC_inst|Equal37~0                                                                                                                                                                                  ; 9       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end1_cyc_reg                                                                                      ; 9       ;
; Tx_MAC:Tx_MAC_inst|Equal0~10                                                                                                                                                                                  ; 9       ;
; Tx_MAC:Tx_MAC_inst|Equal0~0                                                                                                                                                                                   ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]                                                                                                                                                                                 ; 9       ;
; Send_ARP                                                                                                                                                                                                      ; 9       ;
; DHCP:DHCP_inst|DHCP_request                                                                                                                                                                                   ; 9       ;
; Rx_MAC:Rx_MAC_inst|Equal1~31                                                                                                                                                                                  ; 9       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[47]                                                                                                                                                                             ; 9       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[42]                                                                                                                                                                             ; 9       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[40]                                                                                                                                                                             ; 9       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|read_bufdly_reg                                                                                   ; 9       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end_op_reg                                                                                        ; 9       ;
; MDIO:MDIO_inst|Equal2~1                                                                                                                                                                                       ; 9       ;
; DHCP:DHCP_inst|time_out                                                                                                                                                                                       ; 9       ;
; cdc_sync:freq1|sigb[15]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[14]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[13]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[12]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[6]~_Duplicate_2                                                                                                                                                                           ; 9       ;
; cdc_sync:freq1|sigb[5]~_Duplicate_2                                                                                                                                                                           ; 9       ;
; cdc_sync:freq1|sigb[7]~_Duplicate_2                                                                                                                                                                           ; 9       ;
; cdc_sync:freq1|sigb[11]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[10]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[9]~_Duplicate_2                                                                                                                                                                           ; 9       ;
; cdc_sync:freq1|sigb[8]~_Duplicate_2                                                                                                                                                                           ; 9       ;
; cdc_sync:freq1|sigb[16]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[17]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[18]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[22]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[21]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[20]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[19]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[23]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[24]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[25]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[31]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[30]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[29]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[28]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[27]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; cdc_sync:freq1|sigb[26]~_Duplicate_2                                                                                                                                                                          ; 9       ;
; Attenuator:Attenuator_inst|bit_count[0]                                                                                                                                                                       ; 9       ;
; always16~3                                                                                                                                                                                                    ; 9       ;
; Hermes_clk_lrclk_gen:clrgen|Bfall                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|data_count[4]                                                                                                                                                                              ; 9       ;
; SPI:Alex_SPI_Tx|data_count[1]                                                                                                                                                                                 ; 9       ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add75~1                                                                                                                                                      ; 8       ;
; receiver:MDC[3].receiver_inst|cordic:cordic_inst|Add69~1                                                                                                                                                      ; 8       ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add75~1                                                                                                                                                      ; 8       ;
; receiver:MDC[0].receiver_inst|cordic:cordic_inst|Add69~1                                                                                                                                                      ; 8       ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add75~1                                                                                                                                                      ; 8       ;
; receiver:MDC[1].receiver_inst|cordic:cordic_inst|Add69~1                                                                                                                                                      ; 8       ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add75~1                                                                                                                                                      ; 8       ;
; receiver:MDC[2].receiver_inst|cordic:cordic_inst|Add69~1                                                                                                                                                      ; 8       ;
; Add7~15                                                                                                                                                                                                       ; 8       ;
; cpl_cordic:cordic_inst|Add73~1                                                                                                                                                                                ; 8       ;
; cpl_cordic:cordic_inst|Add79~1                                                                                                                                                                                ; 8       ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; 8       ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; 8       ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; 8       ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; 8       ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; 8       ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; 8       ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; 8       ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual                                    ; 8       ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|state[0]                                                                                                                                                         ; 8       ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|state[0]                                                                                                                                                         ; 8       ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|state[0]                                                                                                                                                         ; 8       ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|state[0]                                                                                                                                                         ; 8       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|a_graycounter_tjc:wrptr_g1p|counter8a6                                                                               ; 8       ;
; Apollo:Apollo_inst|Selector12~1                                                                                                                                                                               ; 8       ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc1~1                                                                                                                                                                    ; 8       ;
; temp_ADC[0]                                                                                                                                                                                                   ; 8       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[7]                                                                    ; 8       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]                                                                    ; 8       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[2]                                                                    ; 8       ;
; Hermes_Tx_fifo_ctrl:TXFC|Selector34~3                                                                                                                                                                         ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~80                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~79                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~78                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~77                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~76                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~75                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~74                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~73                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~72                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~70                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~69                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~68                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~66                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~65                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~64                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~63                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~62                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~61                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~60                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~59                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~57                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~56                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~55                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~53                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~52                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~51                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~50                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~49                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~48                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~46                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~45                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~44                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~42                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~41                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~40                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~39                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~38                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~37                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~36                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~35                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~34                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~33                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~32                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~31                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~30                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~29                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~28                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~27                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~26                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~25                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~23                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~22                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~21                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~17                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~15                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~13                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~11                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~7                                                                                                                                                                                 ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~6                                                                                                                                                                                 ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~5                                                                                                                                                                                 ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~3                                                                                                                                                                                 ; 8       ;
; Rx_MAC:Rx_MAC_inst|skip[0]~8                                                                                                                                                                                  ; 8       ;
; Rx_MAC:Rx_MAC_inst|Equal44~7                                                                                                                                                                                  ; 8       ;
; cdc_sync:freq2|sigb[5]~_Duplicate_2                                                                                                                                                                           ; 8       ;
; cdc_sync:freq2|sigb[6]~_Duplicate_2                                                                                                                                                                           ; 8       ;
; cdc_sync:freq2|sigb[7]~_Duplicate_2                                                                                                                                                                           ; 8       ;
; cdc_sync:freq2|sigb[8]~_Duplicate_2                                                                                                                                                                           ; 8       ;
; cdc_sync:freq2|sigb[9]~_Duplicate_2                                                                                                                                                                           ; 8       ;
; cdc_sync:freq2|sigb[10]~_Duplicate_2                                                                                                                                                                          ; 8       ;
; cdc_sync:freq2|sigb[11]~_Duplicate_2                                                                                                                                                                          ; 8       ;
; cdc_sync:freq2|sigb[12]~_Duplicate_2                                                                                                                                                                          ; 8       ;
; cdc_sync:freq2|sigb[13]~_Duplicate_2                                                                                                                                                                          ; 8       ;
; cdc_sync:freq2|sigb[14]~_Duplicate_2                                                                                                                                                                          ; 8       ;
; cdc_sync:freq2|sigb[15]~_Duplicate_2                                                                                                                                                                          ; 8       ;
; cdc_sync:freq2|sigb[16]~_Duplicate_2                                                                                                                                                                          ; 8       ;
; cdc_sync:freq2|sigb[17]~_Duplicate_2                                                                                                                                                                          ; 8       ;
; cdc_sync:freq2|sigb[18]~_Duplicate_2                                                                                                                                                                          ; 8       ;
; cdc_sync:freq2|sigb[19]~_Duplicate_2                                                                                                                                                                          ; 8       ;
; cdc_sync:freq2|sigb[20]~_Duplicate_2                                                                                                                                                                          ; 8       ;
; cdc_sync:freq2|sigb[21]~_Duplicate_2                                                                                                                                                                          ; 8       ;
; cdc_sync:freq2|sigb[22]~_Duplicate_2                                                                                                                                                                          ; 8       ;
; cdc_sync:freq2|sigb[23]~_Duplicate_2                                                                                                                                                                          ; 8       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|dpram_flt:FIFOram|altsyncram_jvj1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None               ; M9K_X24_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|altsyncram_7i31:fifo_ram|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None               ; M9K_X24_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_15h1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8    ; None               ; M9K_X58_Y22_N0, M9K_X40_Y23_N0, M9K_X40_Y22_N0, M9K_X58_Y23_N0, M9K_X40_Y20_N0, M9K_X58_Y20_N0, M9K_X40_Y21_N0, M9K_X58_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                 ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 8            ; 8192         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 16384                       ; 8                           ; 8192                        ; 16                          ; 131072              ; 16   ; None               ; M9K_X58_Y26_N0, M9K_X58_Y29_N0, M9K_X58_Y24_N0, M9K_X58_Y28_N0, M9K_X58_Y31_N0, M9K_X58_Y25_N0, M9K_X58_Y30_N0, M9K_X58_Y27_N0, M9K_X40_Y27_N0, M9K_X40_Y29_N0, M9K_X40_Y24_N0, M9K_X40_Y25_N0, M9K_X40_Y31_N0, M9K_X40_Y28_N0, M9K_X40_Y30_N0, M9K_X40_Y26_N0                                                                                                                                                                                                                                                                 ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 16           ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 16384                       ; 16                          ; 32768                       ; 8                           ; 262144              ; 32   ; None               ; M9K_X24_Y39_N0, M9K_X24_Y37_N0, M9K_X24_Y40_N0, M9K_X24_Y41_N0, M9K_X24_Y36_N0, M9K_X24_Y32_N0, M9K_X24_Y33_N0, M9K_X24_Y35_N0, M9K_X40_Y38_N0, M9K_X40_Y37_N0, M9K_X24_Y38_N0, M9K_X40_Y35_N0, M9K_X58_Y38_N0, M9K_X40_Y39_N0, M9K_X58_Y37_N0, M9K_X58_Y39_N0, M9K_X40_Y36_N0, M9K_X58_Y35_N0, M9K_X58_Y36_N0, M9K_X58_Y34_N0, M9K_X40_Y40_N0, M9K_X40_Y41_N0, M9K_X58_Y33_N0, M9K_X58_Y41_N0, M9K_X40_Y32_N0, M9K_X24_Y34_N0, M9K_X40_Y33_N0, M9K_X40_Y34_N0, M9K_X24_Y42_N0, M9K_X40_Y42_N0, M9K_X58_Y40_N0, M9K_X58_Y42_N0 ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|altsyncram_nj31:fifo_ram|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 1024                        ; 16                          ; 2048                        ; 8                           ; 16384               ; 2    ; None               ; M9K_X24_Y30_N0, M9K_X24_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 254          ; 25           ; 254          ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 6350   ; 254                         ; 25                          ; 254                         ; 25                          ; 6350                ; 1    ; None               ; M9K_X24_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 254          ; 25           ; 254          ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 6350   ; 254                         ; 25                          ; 254                         ; 25                          ; 6350                ; 1    ; None               ; M9K_X24_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; receiver:MDC[0].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM                                                             ; AUTO ; ROM              ; Single Clock ; 256          ; 24           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 6144   ; 256                         ; 24                          ; --                          ; --                          ; 6144                ; 1    ; fir_coeffs_rom.hex ; M9K_X24_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 254          ; 25           ; 254          ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 6350   ; 254                         ; 25                          ; 254                         ; 25                          ; 6350                ; 1    ; None               ; M9K_X24_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 254          ; 25           ; 254          ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 6350   ; 254                         ; 25                          ; 254                         ; 25                          ; 6350                ; 1    ; None               ; M9K_X24_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; receiver:MDC[1].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM                                                             ; AUTO ; ROM              ; Single Clock ; 256          ; 24           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 6144   ; 256                         ; 24                          ; --                          ; --                          ; 6144                ; 2    ; fir_coeffs_rom.hex ; M9K_X24_Y13_N0, M9K_X24_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 254          ; 25           ; 254          ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 6350   ; 254                         ; 25                          ; 254                         ; 25                          ; 6350                ; 1    ; None               ; M9K_X24_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 254          ; 25           ; 254          ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 6350   ; 254                         ; 25                          ; 254                         ; 25                          ; 6350                ; 1    ; None               ; M9K_X24_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; receiver:MDC[2].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM                                                             ; AUTO ; ROM              ; Single Clock ; 256          ; 24           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 6144   ; 256                         ; 24                          ; --                          ; --                          ; 6144                ; 1    ; fir_coeffs_rom.hex ; M9K_X24_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 254          ; 25           ; 254          ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 6350   ; 254                         ; 25                          ; 254                         ; 25                          ; 6350                ; 1    ; None               ; M9K_X24_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 254          ; 25           ; 254          ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 6350   ; 254                         ; 25                          ; 254                         ; 25                          ; 6350                ; 1    ; None               ; M9K_X24_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; receiver:MDC[3].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM                                                             ; AUTO ; ROM              ; Single Clock ; 256          ; 24           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 6144   ; 256                         ; 24                          ; --                          ; --                          ; 6144                ; 1    ; fir_coeffs_rom.hex ; M9K_X24_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Hermes|receiver:MDC[1].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000001100) (14) (12) (0C)   ;(000000000000000000000001) (1) (1) (01)   ;(111111111111111111100110) (77777746) (16777190) (FFFFE6)   ;(111111111111111111111110) (77777776) (16777214) (FFFFFE)   ;(000000000000000000110010) (62) (50) (32)   ;(000000000000000000000110) (6) (6) (06)   ;
;8;(111111111111111110101011) (77777653) (16777131) (FFFFAB)    ;(111111111111111111110100) (77777764) (16777204) (FFFFF4)   ;(000000000000000010000111) (207) (135) (87)   ;(000000000000000000010111) (27) (23) (17)   ;(111111111111111100110111) (77777467) (16777015) (FFFF37)   ;(111111111111111111011000) (77777730) (16777176) (FFFFD8)   ;(000000000000000100100000) (440) (288) (120)   ;(000000000000000001000000) (100) (64) (40)   ;
;16;(111111111111111001110010) (77777162) (16776818) (FFFE72)    ;(111111111111111110011100) (77777634) (16777116) (FFFF9C)   ;(000000000000001000011001) (1031) (537) (219)   ;(000000000000000010010110) (226) (150) (96)   ;(111111111111110100111001) (77776471) (16776505) (FFFD39)   ;(111111111111111100100110) (77777446) (16776998) (FFFF26)   ;(000000000000001110011100) (1634) (924) (39C)   ;(000000000000000100110101) (465) (309) (135)   ;
;24;(111111111111101101100001) (77775541) (16776033) (FFFB61)    ;(111111111111111001010010) (77777122) (16776786) (FFFE52)   ;(000000000000010111010110) (2726) (1494) (5D6)   ;(000000000000001001001011) (1113) (587) (24B)   ;(111111111111100010110110) (77774266) (16775350) (FFF8B6)   ;(111111111111110011101100) (77776354) (16776428) (FFFCEC)   ;(000000000000100100000010) (4402) (2306) (902)   ;(000000000000010000010010) (2022) (1042) (412)   ;
;32;(111111111111010011111010) (77772372) (16774394) (FFF4FA)    ;(111111111111101010101111) (77775257) (16775855) (FFFAAF)   ;(000000000000110101011110) (6536) (3422) (D5E)   ;(000000000000011011011101) (3335) (1757) (6DD)   ;(111111111110111111101110) (77767756) (16773102) (FFEFEE)   ;(111111111111011100111100) (77773474) (16774972) (FFF73C)   ;(000000000001001100101100) (11454) (4908) (132C)   ;(000000000000101100010100) (5424) (2836) (B14)   ;
;40;(111111111110100101001100) (77764514) (16771404) (FFE94C)    ;(111111111111001000100000) (77771040) (16773664) (FFF220)   ;(000000000001101010110010) (15262) (6834) (1AB2)   ;(000000000001000100111011) (10473) (4411) (113B)   ;(111111111110000011010001) (77760321) (16769233) (FFE0D1)   ;(111111111110101011000110) (77765306) (16771782) (FFEAC6)   ;(000000000010010000110011) (22063) (9267) (2433)   ;(000000000001100111110101) (14765) (6645) (19F5)   ;
;48;(111111111101011000111011) (77753073) (16766523) (FFD63B)    ;(111111111110000001111010) (77760172) (16769146) (FFE07A)   ;(000000000010111111101100) (27754) (12268) (2FEC)   ;(000000000010011000001000) (23010) (9736) (2608)   ;(111111111100100101010010) (77744522) (16763218) (FFC952)   ;(111111111101001001100111) (77751147) (16765543) (FFD267)   ;(000000000011111000001111) (37017) (15887) (3E0F)   ;(000000000011011001011100) (33134) (13916) (365C)   ;
;56;(111111111011100111101101) (77734755) (16759277) (FFB9ED)    ;(111111111011111110001100) (77737614) (16760716) (FFBF8C)   ;(000000000100111010111110) (47276) (20158) (4EBE)   ;(000000000100110000000111) (46007) (19463) (4C07)   ;(111111111010011111110001) (77723761) (16754673) (FFA7F1)   ;(111111111010011011000010) (77723302) (16754370) (FFA6C2)   ;(000000000110001000000110) (61006) (25094) (6206)   ;(000000000110100001000111) (64107) (26695) (6847)   ;
;64;(111111111001001101100000) (77711540) (16749408) (FF9360)    ;(111111111000011010101111) (77703257) (16746159) (FF86AF)   ;(000000000111011111011001) (73731) (30681) (77D9)   ;(000000001000110010010001) (106221) (35985) (8C91)   ;(111111110111110001010110) (77676126) (16743510) (FF7C56)   ;(111111110101110111000010) (77656702) (16735682) (FF5DC2)   ;(000000001001000000001001) (110011) (36873) (9009)   ;(000000001011101010010101) (135225) (47765) (BA95)   ;
;72;(111111110110001100010100) (77661424) (16737044) (FF6314)    ;(111111110010101000101000) (77625050) (16722472) (FF2A28)   ;(000000001010101001000011) (125103) (43587) (AA43)   ;(000000001111010001010000) (172120) (62544) (F450)   ;(111111110100100000000010) (77644002) (16730114) (FF4802)   ;(111111101110100110110100) (77564664) (16705972) (FEE9B4)   ;(000000001100011000000111) (143007) (50695) (C607)   ;(000000010011110000100011) (236043) (80931) (13C23)   ;
;80;(111111110010101110111001) (77625671) (16722873) (FF2BB9)    ;(111111101001100111000110) (77514706) (16685510) (FE99C6)   ;(000000001110001010100010) (161242) (58018) (E2A2)   ;(000000011001010011111110) (312376) (103678) (194FE)   ;(111111110000111100001000) (77607410) (16715528) (FF0F08)   ;(111111100011011100001111) (77433417) (16660239) (FE370F)   ;(000000001111111100100100) (177444) (65316) (FF24)   ;(000000100000001010100110) (401246) (131750) (202A6)   ;
;88;(111111101111001100000011) (77571403) (16708355) (FEF303)    ;(111111011011110100110110) (77336466) (16629046) (FDBD36)   ;(000000010001101001010001) (215121) (72273) (11A51)   ;(000000101000101000101100) (505054) (166444) (28A2C)   ;(111111101101100100011011) (77554433) (16701723) (FED91B)   ;(111111010010011000111011) (77223073) (16590395) (FD263B)   ;(000000010011001001110110) (231166) (78454) (13276)   ;(000000110011001011000100) (631304) (209604) (332C4)   ;
;96;(111111101100001101001111) (77541517) (16696143) (FEC34F)    ;(111111000110100101011001) (77064531) (16542041) (FC6959)   ;(000000010100010100101101) (242455) (83245) (1452D)   ;(000001000000011101001100) (1003514) (264012) (4074C)   ;(111111101011010010010111) (77532227) (16692375) (FEB497)   ;(111110110111100011100010) (76674342) (16480482) (FB78E2)   ;(000000010100111010110111) (247267) (85687) (14EB7)   ;(000001010001100101001000) (1214510) (334152) (51948)   ;
;104;(111111101011000111010010) (77530722) (16691666) (FEB1D2)    ;(111110100011110111111000) (76436770) (16399864) (FA3DF8)   ;(000000010100100010000100) (244204) (84100) (14884)   ;(000001101000011100110010) (1503462) (427826) (68732)   ;(111111101100010000101011) (77542053) (16696363) (FEC42B)   ;(111110001000111100000111) (76107407) (16289543) (F88F07)   ;(000000010010010100110110) (222466) (75062) (12536)   ;(000010001000101101001101) (2105515) (559949) (88B4D)   ;
;112;(111111110000000000001100) (77600014) (16711692) (FF000C)    ;(111101100001011111010110) (75413726) (16127958) (F617D6)   ;(000000001100001111111011) (141773) (50171) (C3FB)   ;(000010111010001111101001) (2721751) (762857) (BA3E9)   ;(111111111001110110010001) (77716621) (16752017) (FF9D91)   ;(111100100001001001000010) (74411102) (15864386) (F21242)   ;(111111111011110110000001) (77736601) (16760193) (FFBD81)   ;(000100010001100110111111) (4214677) (1120703) (1119BF)   ;
;120;(000000010110110110101101) (266655) (93613) (16DAD)    ;(111010100011010011110001) (72432361) (15348977) (EA34F1)   ;(111111000011001010000111) (77031207) (16528007) (FC3287)   ;(000111010110000011001001) (7260311) (1925321) (1D60C9)   ;(000010011001010000011110) (2312036) (627742) (9941E)   ;(110101001110010110110111) (65162667) (13952439) (D4E5B7)   ;(111000111000101001000100) (70705104) (14912068) (E38A44)   ;(010001000111001011001010) (21071312) (4485834) (4472CA)   ;
;128;(011111111111111111111111) (37777777) (8388607) (7FFFFF)    ;(010001000111001011001010) (21071312) (4485834) (4472CA)   ;(111000111000101001000100) (70705104) (14912068) (E38A44)   ;(110101001110010110110111) (65162667) (13952439) (D4E5B7)   ;(000010011001010000011110) (2312036) (627742) (9941E)   ;(000111010110000011001001) (7260311) (1925321) (1D60C9)   ;(111111000011001010000111) (77031207) (16528007) (FC3287)   ;(111010100011010011110001) (72432361) (15348977) (EA34F1)   ;
;136;(000000010110110110101101) (266655) (93613) (16DAD)    ;(000100010001100110111111) (4214677) (1120703) (1119BF)   ;(111111111011110110000001) (77736601) (16760193) (FFBD81)   ;(111100100001001001000010) (74411102) (15864386) (F21242)   ;(111111111001110110010001) (77716621) (16752017) (FF9D91)   ;(000010111010001111101001) (2721751) (762857) (BA3E9)   ;(000000001100001111111011) (141773) (50171) (C3FB)   ;(111101100001011111010110) (75413726) (16127958) (F617D6)   ;
;144;(111111110000000000001100) (77600014) (16711692) (FF000C)    ;(000010001000101101001101) (2105515) (559949) (88B4D)   ;(000000010010010100110110) (222466) (75062) (12536)   ;(111110001000111100000111) (76107407) (16289543) (F88F07)   ;(111111101100010000101011) (77542053) (16696363) (FEC42B)   ;(000001101000011100110010) (1503462) (427826) (68732)   ;(000000010100100010000100) (244204) (84100) (14884)   ;(111110100011110111111000) (76436770) (16399864) (FA3DF8)   ;
;152;(111111101011000111010010) (77530722) (16691666) (FEB1D2)    ;(000001010001100101001000) (1214510) (334152) (51948)   ;(000000010100111010110111) (247267) (85687) (14EB7)   ;(111110110111100011100010) (76674342) (16480482) (FB78E2)   ;(111111101011010010010111) (77532227) (16692375) (FEB497)   ;(000001000000011101001100) (1003514) (264012) (4074C)   ;(000000010100010100101101) (242455) (83245) (1452D)   ;(111111000110100101011001) (77064531) (16542041) (FC6959)   ;
;160;(111111101100001101001111) (77541517) (16696143) (FEC34F)    ;(000000110011001011000100) (631304) (209604) (332C4)   ;(000000010011001001110110) (231166) (78454) (13276)   ;(111111010010011000111011) (77223073) (16590395) (FD263B)   ;(111111101101100100011011) (77554433) (16701723) (FED91B)   ;(000000101000101000101100) (505054) (166444) (28A2C)   ;(000000010001101001010001) (215121) (72273) (11A51)   ;(111111011011110100110110) (77336466) (16629046) (FDBD36)   ;
;168;(111111101111001100000011) (77571403) (16708355) (FEF303)    ;(000000100000001010100110) (401246) (131750) (202A6)   ;(000000001111111100100100) (177444) (65316) (FF24)   ;(111111100011011100001111) (77433417) (16660239) (FE370F)   ;(111111110000111100001000) (77607410) (16715528) (FF0F08)   ;(000000011001010011111110) (312376) (103678) (194FE)   ;(000000001110001010100010) (161242) (58018) (E2A2)   ;(111111101001100111000110) (77514706) (16685510) (FE99C6)   ;
;176;(111111110010101110111001) (77625671) (16722873) (FF2BB9)    ;(000000010011110000100011) (236043) (80931) (13C23)   ;(000000001100011000000111) (143007) (50695) (C607)   ;(111111101110100110110100) (77564664) (16705972) (FEE9B4)   ;(111111110100100000000010) (77644002) (16730114) (FF4802)   ;(000000001111010001010000) (172120) (62544) (F450)   ;(000000001010101001000011) (125103) (43587) (AA43)   ;(111111110010101000101000) (77625050) (16722472) (FF2A28)   ;
;184;(111111110110001100010100) (77661424) (16737044) (FF6314)    ;(000000001011101010010101) (135225) (47765) (BA95)   ;(000000001001000000001001) (110011) (36873) (9009)   ;(111111110101110111000010) (77656702) (16735682) (FF5DC2)   ;(111111110111110001010110) (77676126) (16743510) (FF7C56)   ;(000000001000110010010001) (106221) (35985) (8C91)   ;(000000000111011111011001) (73731) (30681) (77D9)   ;(111111111000011010101111) (77703257) (16746159) (FF86AF)   ;
;192;(111111111001001101100000) (77711540) (16749408) (FF9360)    ;(000000000110100001000111) (64107) (26695) (6847)   ;(000000000110001000000110) (61006) (25094) (6206)   ;(111111111010011011000010) (77723302) (16754370) (FFA6C2)   ;(111111111010011111110001) (77723761) (16754673) (FFA7F1)   ;(000000000100110000000111) (46007) (19463) (4C07)   ;(000000000100111010111110) (47276) (20158) (4EBE)   ;(111111111011111110001100) (77737614) (16760716) (FFBF8C)   ;
;200;(111111111011100111101101) (77734755) (16759277) (FFB9ED)    ;(000000000011011001011100) (33134) (13916) (365C)   ;(000000000011111000001111) (37017) (15887) (3E0F)   ;(111111111101001001100111) (77751147) (16765543) (FFD267)   ;(111111111100100101010010) (77744522) (16763218) (FFC952)   ;(000000000010011000001000) (23010) (9736) (2608)   ;(000000000010111111101100) (27754) (12268) (2FEC)   ;(111111111110000001111010) (77760172) (16769146) (FFE07A)   ;
;208;(111111111101011000111011) (77753073) (16766523) (FFD63B)    ;(000000000001100111110101) (14765) (6645) (19F5)   ;(000000000010010000110011) (22063) (9267) (2433)   ;(111111111110101011000110) (77765306) (16771782) (FFEAC6)   ;(111111111110000011010001) (77760321) (16769233) (FFE0D1)   ;(000000000001000100111011) (10473) (4411) (113B)   ;(000000000001101010110010) (15262) (6834) (1AB2)   ;(111111111111001000100000) (77771040) (16773664) (FFF220)   ;
;216;(111111111110100101001100) (77764514) (16771404) (FFE94C)    ;(000000000000101100010100) (5424) (2836) (B14)   ;(000000000001001100101100) (11454) (4908) (132C)   ;(111111111111011100111100) (77773474) (16774972) (FFF73C)   ;(111111111110111111101110) (77767756) (16773102) (FFEFEE)   ;(000000000000011011011101) (3335) (1757) (6DD)   ;(000000000000110101011110) (6536) (3422) (D5E)   ;(111111111111101010101111) (77775257) (16775855) (FFFAAF)   ;
;224;(111111111111010011111010) (77772372) (16774394) (FFF4FA)    ;(000000000000010000010010) (2022) (1042) (412)   ;(000000000000100100000010) (4402) (2306) (902)   ;(111111111111110011101100) (77776354) (16776428) (FFFCEC)   ;(111111111111100010110110) (77774266) (16775350) (FFF8B6)   ;(000000000000001001001011) (1113) (587) (24B)   ;(000000000000010111010110) (2726) (1494) (5D6)   ;(111111111111111001010010) (77777122) (16776786) (FFFE52)   ;
;232;(111111111111101101100001) (77775541) (16776033) (FFFB61)    ;(000000000000000100110101) (465) (309) (135)   ;(000000000000001110011100) (1634) (924) (39C)   ;(111111111111111100100110) (77777446) (16776998) (FFFF26)   ;(111111111111110100111001) (77776471) (16776505) (FFFD39)   ;(000000000000000010010110) (226) (150) (96)   ;(000000000000001000011001) (1031) (537) (219)   ;(111111111111111110011100) (77777634) (16777116) (FFFF9C)   ;
;240;(111111111111111001110010) (77777162) (16776818) (FFFE72)    ;(000000000000000001000000) (100) (64) (40)   ;(000000000000000100100000) (440) (288) (120)   ;(111111111111111111011000) (77777730) (16777176) (FFFFD8)   ;(111111111111111100110111) (77777467) (16777015) (FFFF37)   ;(000000000000000000010111) (27) (23) (17)   ;(000000000000000010000111) (207) (135) (87)   ;(111111111111111111110100) (77777764) (16777204) (FFFFF4)   ;
;248;(111111111111111110101011) (77777653) (16777131) (FFFFAB)    ;(000000000000000000000110) (6) (6) (06)   ;(000000000000000000110010) (62) (50) (32)   ;(111111111111111111111110) (77777776) (16777214) (FFFFFE)   ;(111111111111111111100110) (77777746) (16777190) (FFFFE6)   ;(000000000000000000000001) (1) (1) (01)   ;(000000000000000000001100) (14) (12) (0C)   ;(000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Hermes|receiver:MDC[2].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000001100) (14) (12) (0C)   ;(000000000000000000000001) (1) (1) (01)   ;(111111111111111111100110) (77777746) (16777190) (FFFFE6)   ;(111111111111111111111110) (77777776) (16777214) (FFFFFE)   ;(000000000000000000110010) (62) (50) (32)   ;(000000000000000000000110) (6) (6) (06)   ;
;8;(111111111111111110101011) (77777653) (16777131) (FFFFAB)    ;(111111111111111111110100) (77777764) (16777204) (FFFFF4)   ;(000000000000000010000111) (207) (135) (87)   ;(000000000000000000010111) (27) (23) (17)   ;(111111111111111100110111) (77777467) (16777015) (FFFF37)   ;(111111111111111111011000) (77777730) (16777176) (FFFFD8)   ;(000000000000000100100000) (440) (288) (120)   ;(000000000000000001000000) (100) (64) (40)   ;
;16;(111111111111111001110010) (77777162) (16776818) (FFFE72)    ;(111111111111111110011100) (77777634) (16777116) (FFFF9C)   ;(000000000000001000011001) (1031) (537) (219)   ;(000000000000000010010110) (226) (150) (96)   ;(111111111111110100111001) (77776471) (16776505) (FFFD39)   ;(111111111111111100100110) (77777446) (16776998) (FFFF26)   ;(000000000000001110011100) (1634) (924) (39C)   ;(000000000000000100110101) (465) (309) (135)   ;
;24;(111111111111101101100001) (77775541) (16776033) (FFFB61)    ;(111111111111111001010010) (77777122) (16776786) (FFFE52)   ;(000000000000010111010110) (2726) (1494) (5D6)   ;(000000000000001001001011) (1113) (587) (24B)   ;(111111111111100010110110) (77774266) (16775350) (FFF8B6)   ;(111111111111110011101100) (77776354) (16776428) (FFFCEC)   ;(000000000000100100000010) (4402) (2306) (902)   ;(000000000000010000010010) (2022) (1042) (412)   ;
;32;(111111111111010011111010) (77772372) (16774394) (FFF4FA)    ;(111111111111101010101111) (77775257) (16775855) (FFFAAF)   ;(000000000000110101011110) (6536) (3422) (D5E)   ;(000000000000011011011101) (3335) (1757) (6DD)   ;(111111111110111111101110) (77767756) (16773102) (FFEFEE)   ;(111111111111011100111100) (77773474) (16774972) (FFF73C)   ;(000000000001001100101100) (11454) (4908) (132C)   ;(000000000000101100010100) (5424) (2836) (B14)   ;
;40;(111111111110100101001100) (77764514) (16771404) (FFE94C)    ;(111111111111001000100000) (77771040) (16773664) (FFF220)   ;(000000000001101010110010) (15262) (6834) (1AB2)   ;(000000000001000100111011) (10473) (4411) (113B)   ;(111111111110000011010001) (77760321) (16769233) (FFE0D1)   ;(111111111110101011000110) (77765306) (16771782) (FFEAC6)   ;(000000000010010000110011) (22063) (9267) (2433)   ;(000000000001100111110101) (14765) (6645) (19F5)   ;
;48;(111111111101011000111011) (77753073) (16766523) (FFD63B)    ;(111111111110000001111010) (77760172) (16769146) (FFE07A)   ;(000000000010111111101100) (27754) (12268) (2FEC)   ;(000000000010011000001000) (23010) (9736) (2608)   ;(111111111100100101010010) (77744522) (16763218) (FFC952)   ;(111111111101001001100111) (77751147) (16765543) (FFD267)   ;(000000000011111000001111) (37017) (15887) (3E0F)   ;(000000000011011001011100) (33134) (13916) (365C)   ;
;56;(111111111011100111101101) (77734755) (16759277) (FFB9ED)    ;(111111111011111110001100) (77737614) (16760716) (FFBF8C)   ;(000000000100111010111110) (47276) (20158) (4EBE)   ;(000000000100110000000111) (46007) (19463) (4C07)   ;(111111111010011111110001) (77723761) (16754673) (FFA7F1)   ;(111111111010011011000010) (77723302) (16754370) (FFA6C2)   ;(000000000110001000000110) (61006) (25094) (6206)   ;(000000000110100001000111) (64107) (26695) (6847)   ;
;64;(111111111001001101100000) (77711540) (16749408) (FF9360)    ;(111111111000011010101111) (77703257) (16746159) (FF86AF)   ;(000000000111011111011001) (73731) (30681) (77D9)   ;(000000001000110010010001) (106221) (35985) (8C91)   ;(111111110111110001010110) (77676126) (16743510) (FF7C56)   ;(111111110101110111000010) (77656702) (16735682) (FF5DC2)   ;(000000001001000000001001) (110011) (36873) (9009)   ;(000000001011101010010101) (135225) (47765) (BA95)   ;
;72;(111111110110001100010100) (77661424) (16737044) (FF6314)    ;(111111110010101000101000) (77625050) (16722472) (FF2A28)   ;(000000001010101001000011) (125103) (43587) (AA43)   ;(000000001111010001010000) (172120) (62544) (F450)   ;(111111110100100000000010) (77644002) (16730114) (FF4802)   ;(111111101110100110110100) (77564664) (16705972) (FEE9B4)   ;(000000001100011000000111) (143007) (50695) (C607)   ;(000000010011110000100011) (236043) (80931) (13C23)   ;
;80;(111111110010101110111001) (77625671) (16722873) (FF2BB9)    ;(111111101001100111000110) (77514706) (16685510) (FE99C6)   ;(000000001110001010100010) (161242) (58018) (E2A2)   ;(000000011001010011111110) (312376) (103678) (194FE)   ;(111111110000111100001000) (77607410) (16715528) (FF0F08)   ;(111111100011011100001111) (77433417) (16660239) (FE370F)   ;(000000001111111100100100) (177444) (65316) (FF24)   ;(000000100000001010100110) (401246) (131750) (202A6)   ;
;88;(111111101111001100000011) (77571403) (16708355) (FEF303)    ;(111111011011110100110110) (77336466) (16629046) (FDBD36)   ;(000000010001101001010001) (215121) (72273) (11A51)   ;(000000101000101000101100) (505054) (166444) (28A2C)   ;(111111101101100100011011) (77554433) (16701723) (FED91B)   ;(111111010010011000111011) (77223073) (16590395) (FD263B)   ;(000000010011001001110110) (231166) (78454) (13276)   ;(000000110011001011000100) (631304) (209604) (332C4)   ;
;96;(111111101100001101001111) (77541517) (16696143) (FEC34F)    ;(111111000110100101011001) (77064531) (16542041) (FC6959)   ;(000000010100010100101101) (242455) (83245) (1452D)   ;(000001000000011101001100) (1003514) (264012) (4074C)   ;(111111101011010010010111) (77532227) (16692375) (FEB497)   ;(111110110111100011100010) (76674342) (16480482) (FB78E2)   ;(000000010100111010110111) (247267) (85687) (14EB7)   ;(000001010001100101001000) (1214510) (334152) (51948)   ;
;104;(111111101011000111010010) (77530722) (16691666) (FEB1D2)    ;(111110100011110111111000) (76436770) (16399864) (FA3DF8)   ;(000000010100100010000100) (244204) (84100) (14884)   ;(000001101000011100110010) (1503462) (427826) (68732)   ;(111111101100010000101011) (77542053) (16696363) (FEC42B)   ;(111110001000111100000111) (76107407) (16289543) (F88F07)   ;(000000010010010100110110) (222466) (75062) (12536)   ;(000010001000101101001101) (2105515) (559949) (88B4D)   ;
;112;(111111110000000000001100) (77600014) (16711692) (FF000C)    ;(111101100001011111010110) (75413726) (16127958) (F617D6)   ;(000000001100001111111011) (141773) (50171) (C3FB)   ;(000010111010001111101001) (2721751) (762857) (BA3E9)   ;(111111111001110110010001) (77716621) (16752017) (FF9D91)   ;(111100100001001001000010) (74411102) (15864386) (F21242)   ;(111111111011110110000001) (77736601) (16760193) (FFBD81)   ;(000100010001100110111111) (4214677) (1120703) (1119BF)   ;
;120;(000000010110110110101101) (266655) (93613) (16DAD)    ;(111010100011010011110001) (72432361) (15348977) (EA34F1)   ;(111111000011001010000111) (77031207) (16528007) (FC3287)   ;(000111010110000011001001) (7260311) (1925321) (1D60C9)   ;(000010011001010000011110) (2312036) (627742) (9941E)   ;(110101001110010110110111) (65162667) (13952439) (D4E5B7)   ;(111000111000101001000100) (70705104) (14912068) (E38A44)   ;(010001000111001011001010) (21071312) (4485834) (4472CA)   ;
;128;(011111111111111111111111) (37777777) (8388607) (7FFFFF)    ;(010001000111001011001010) (21071312) (4485834) (4472CA)   ;(111000111000101001000100) (70705104) (14912068) (E38A44)   ;(110101001110010110110111) (65162667) (13952439) (D4E5B7)   ;(000010011001010000011110) (2312036) (627742) (9941E)   ;(000111010110000011001001) (7260311) (1925321) (1D60C9)   ;(111111000011001010000111) (77031207) (16528007) (FC3287)   ;(111010100011010011110001) (72432361) (15348977) (EA34F1)   ;
;136;(000000010110110110101101) (266655) (93613) (16DAD)    ;(000100010001100110111111) (4214677) (1120703) (1119BF)   ;(111111111011110110000001) (77736601) (16760193) (FFBD81)   ;(111100100001001001000010) (74411102) (15864386) (F21242)   ;(111111111001110110010001) (77716621) (16752017) (FF9D91)   ;(000010111010001111101001) (2721751) (762857) (BA3E9)   ;(000000001100001111111011) (141773) (50171) (C3FB)   ;(111101100001011111010110) (75413726) (16127958) (F617D6)   ;
;144;(111111110000000000001100) (77600014) (16711692) (FF000C)    ;(000010001000101101001101) (2105515) (559949) (88B4D)   ;(000000010010010100110110) (222466) (75062) (12536)   ;(111110001000111100000111) (76107407) (16289543) (F88F07)   ;(111111101100010000101011) (77542053) (16696363) (FEC42B)   ;(000001101000011100110010) (1503462) (427826) (68732)   ;(000000010100100010000100) (244204) (84100) (14884)   ;(111110100011110111111000) (76436770) (16399864) (FA3DF8)   ;
;152;(111111101011000111010010) (77530722) (16691666) (FEB1D2)    ;(000001010001100101001000) (1214510) (334152) (51948)   ;(000000010100111010110111) (247267) (85687) (14EB7)   ;(111110110111100011100010) (76674342) (16480482) (FB78E2)   ;(111111101011010010010111) (77532227) (16692375) (FEB497)   ;(000001000000011101001100) (1003514) (264012) (4074C)   ;(000000010100010100101101) (242455) (83245) (1452D)   ;(111111000110100101011001) (77064531) (16542041) (FC6959)   ;
;160;(111111101100001101001111) (77541517) (16696143) (FEC34F)    ;(000000110011001011000100) (631304) (209604) (332C4)   ;(000000010011001001110110) (231166) (78454) (13276)   ;(111111010010011000111011) (77223073) (16590395) (FD263B)   ;(111111101101100100011011) (77554433) (16701723) (FED91B)   ;(000000101000101000101100) (505054) (166444) (28A2C)   ;(000000010001101001010001) (215121) (72273) (11A51)   ;(111111011011110100110110) (77336466) (16629046) (FDBD36)   ;
;168;(111111101111001100000011) (77571403) (16708355) (FEF303)    ;(000000100000001010100110) (401246) (131750) (202A6)   ;(000000001111111100100100) (177444) (65316) (FF24)   ;(111111100011011100001111) (77433417) (16660239) (FE370F)   ;(111111110000111100001000) (77607410) (16715528) (FF0F08)   ;(000000011001010011111110) (312376) (103678) (194FE)   ;(000000001110001010100010) (161242) (58018) (E2A2)   ;(111111101001100111000110) (77514706) (16685510) (FE99C6)   ;
;176;(111111110010101110111001) (77625671) (16722873) (FF2BB9)    ;(000000010011110000100011) (236043) (80931) (13C23)   ;(000000001100011000000111) (143007) (50695) (C607)   ;(111111101110100110110100) (77564664) (16705972) (FEE9B4)   ;(111111110100100000000010) (77644002) (16730114) (FF4802)   ;(000000001111010001010000) (172120) (62544) (F450)   ;(000000001010101001000011) (125103) (43587) (AA43)   ;(111111110010101000101000) (77625050) (16722472) (FF2A28)   ;
;184;(111111110110001100010100) (77661424) (16737044) (FF6314)    ;(000000001011101010010101) (135225) (47765) (BA95)   ;(000000001001000000001001) (110011) (36873) (9009)   ;(111111110101110111000010) (77656702) (16735682) (FF5DC2)   ;(111111110111110001010110) (77676126) (16743510) (FF7C56)   ;(000000001000110010010001) (106221) (35985) (8C91)   ;(000000000111011111011001) (73731) (30681) (77D9)   ;(111111111000011010101111) (77703257) (16746159) (FF86AF)   ;
;192;(111111111001001101100000) (77711540) (16749408) (FF9360)    ;(000000000110100001000111) (64107) (26695) (6847)   ;(000000000110001000000110) (61006) (25094) (6206)   ;(111111111010011011000010) (77723302) (16754370) (FFA6C2)   ;(111111111010011111110001) (77723761) (16754673) (FFA7F1)   ;(000000000100110000000111) (46007) (19463) (4C07)   ;(000000000100111010111110) (47276) (20158) (4EBE)   ;(111111111011111110001100) (77737614) (16760716) (FFBF8C)   ;
;200;(111111111011100111101101) (77734755) (16759277) (FFB9ED)    ;(000000000011011001011100) (33134) (13916) (365C)   ;(000000000011111000001111) (37017) (15887) (3E0F)   ;(111111111101001001100111) (77751147) (16765543) (FFD267)   ;(111111111100100101010010) (77744522) (16763218) (FFC952)   ;(000000000010011000001000) (23010) (9736) (2608)   ;(000000000010111111101100) (27754) (12268) (2FEC)   ;(111111111110000001111010) (77760172) (16769146) (FFE07A)   ;
;208;(111111111101011000111011) (77753073) (16766523) (FFD63B)    ;(000000000001100111110101) (14765) (6645) (19F5)   ;(000000000010010000110011) (22063) (9267) (2433)   ;(111111111110101011000110) (77765306) (16771782) (FFEAC6)   ;(111111111110000011010001) (77760321) (16769233) (FFE0D1)   ;(000000000001000100111011) (10473) (4411) (113B)   ;(000000000001101010110010) (15262) (6834) (1AB2)   ;(111111111111001000100000) (77771040) (16773664) (FFF220)   ;
;216;(111111111110100101001100) (77764514) (16771404) (FFE94C)    ;(000000000000101100010100) (5424) (2836) (B14)   ;(000000000001001100101100) (11454) (4908) (132C)   ;(111111111111011100111100) (77773474) (16774972) (FFF73C)   ;(111111111110111111101110) (77767756) (16773102) (FFEFEE)   ;(000000000000011011011101) (3335) (1757) (6DD)   ;(000000000000110101011110) (6536) (3422) (D5E)   ;(111111111111101010101111) (77775257) (16775855) (FFFAAF)   ;
;224;(111111111111010011111010) (77772372) (16774394) (FFF4FA)    ;(000000000000010000010010) (2022) (1042) (412)   ;(000000000000100100000010) (4402) (2306) (902)   ;(111111111111110011101100) (77776354) (16776428) (FFFCEC)   ;(111111111111100010110110) (77774266) (16775350) (FFF8B6)   ;(000000000000001001001011) (1113) (587) (24B)   ;(000000000000010111010110) (2726) (1494) (5D6)   ;(111111111111111001010010) (77777122) (16776786) (FFFE52)   ;
;232;(111111111111101101100001) (77775541) (16776033) (FFFB61)    ;(000000000000000100110101) (465) (309) (135)   ;(000000000000001110011100) (1634) (924) (39C)   ;(111111111111111100100110) (77777446) (16776998) (FFFF26)   ;(111111111111110100111001) (77776471) (16776505) (FFFD39)   ;(000000000000000010010110) (226) (150) (96)   ;(000000000000001000011001) (1031) (537) (219)   ;(111111111111111110011100) (77777634) (16777116) (FFFF9C)   ;
;240;(111111111111111001110010) (77777162) (16776818) (FFFE72)    ;(000000000000000001000000) (100) (64) (40)   ;(000000000000000100100000) (440) (288) (120)   ;(111111111111111111011000) (77777730) (16777176) (FFFFD8)   ;(111111111111111100110111) (77777467) (16777015) (FFFF37)   ;(000000000000000000010111) (27) (23) (17)   ;(000000000000000010000111) (207) (135) (87)   ;(111111111111111111110100) (77777764) (16777204) (FFFFF4)   ;
;248;(111111111111111110101011) (77777653) (16777131) (FFFFAB)    ;(000000000000000000000110) (6) (6) (06)   ;(000000000000000000110010) (62) (50) (32)   ;(111111111111111111111110) (77777776) (16777214) (FFFFFE)   ;(111111111111111111100110) (77777746) (16777190) (FFFFE6)   ;(000000000000000000000001) (1) (1) (01)   ;(000000000000000000001100) (14) (12) (0C)   ;(000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Hermes|receiver:MDC[0].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000001100) (14) (12) (0C)   ;(000000000000000000000001) (1) (1) (01)   ;(111111111111111111100110) (77777746) (16777190) (FFFFE6)   ;(111111111111111111111110) (77777776) (16777214) (FFFFFE)   ;(000000000000000000110010) (62) (50) (32)   ;(000000000000000000000110) (6) (6) (06)   ;
;8;(111111111111111110101011) (77777653) (16777131) (FFFFAB)    ;(111111111111111111110100) (77777764) (16777204) (FFFFF4)   ;(000000000000000010000111) (207) (135) (87)   ;(000000000000000000010111) (27) (23) (17)   ;(111111111111111100110111) (77777467) (16777015) (FFFF37)   ;(111111111111111111011000) (77777730) (16777176) (FFFFD8)   ;(000000000000000100100000) (440) (288) (120)   ;(000000000000000001000000) (100) (64) (40)   ;
;16;(111111111111111001110010) (77777162) (16776818) (FFFE72)    ;(111111111111111110011100) (77777634) (16777116) (FFFF9C)   ;(000000000000001000011001) (1031) (537) (219)   ;(000000000000000010010110) (226) (150) (96)   ;(111111111111110100111001) (77776471) (16776505) (FFFD39)   ;(111111111111111100100110) (77777446) (16776998) (FFFF26)   ;(000000000000001110011100) (1634) (924) (39C)   ;(000000000000000100110101) (465) (309) (135)   ;
;24;(111111111111101101100001) (77775541) (16776033) (FFFB61)    ;(111111111111111001010010) (77777122) (16776786) (FFFE52)   ;(000000000000010111010110) (2726) (1494) (5D6)   ;(000000000000001001001011) (1113) (587) (24B)   ;(111111111111100010110110) (77774266) (16775350) (FFF8B6)   ;(111111111111110011101100) (77776354) (16776428) (FFFCEC)   ;(000000000000100100000010) (4402) (2306) (902)   ;(000000000000010000010010) (2022) (1042) (412)   ;
;32;(111111111111010011111010) (77772372) (16774394) (FFF4FA)    ;(111111111111101010101111) (77775257) (16775855) (FFFAAF)   ;(000000000000110101011110) (6536) (3422) (D5E)   ;(000000000000011011011101) (3335) (1757) (6DD)   ;(111111111110111111101110) (77767756) (16773102) (FFEFEE)   ;(111111111111011100111100) (77773474) (16774972) (FFF73C)   ;(000000000001001100101100) (11454) (4908) (132C)   ;(000000000000101100010100) (5424) (2836) (B14)   ;
;40;(111111111110100101001100) (77764514) (16771404) (FFE94C)    ;(111111111111001000100000) (77771040) (16773664) (FFF220)   ;(000000000001101010110010) (15262) (6834) (1AB2)   ;(000000000001000100111011) (10473) (4411) (113B)   ;(111111111110000011010001) (77760321) (16769233) (FFE0D1)   ;(111111111110101011000110) (77765306) (16771782) (FFEAC6)   ;(000000000010010000110011) (22063) (9267) (2433)   ;(000000000001100111110101) (14765) (6645) (19F5)   ;
;48;(111111111101011000111011) (77753073) (16766523) (FFD63B)    ;(111111111110000001111010) (77760172) (16769146) (FFE07A)   ;(000000000010111111101100) (27754) (12268) (2FEC)   ;(000000000010011000001000) (23010) (9736) (2608)   ;(111111111100100101010010) (77744522) (16763218) (FFC952)   ;(111111111101001001100111) (77751147) (16765543) (FFD267)   ;(000000000011111000001111) (37017) (15887) (3E0F)   ;(000000000011011001011100) (33134) (13916) (365C)   ;
;56;(111111111011100111101101) (77734755) (16759277) (FFB9ED)    ;(111111111011111110001100) (77737614) (16760716) (FFBF8C)   ;(000000000100111010111110) (47276) (20158) (4EBE)   ;(000000000100110000000111) (46007) (19463) (4C07)   ;(111111111010011111110001) (77723761) (16754673) (FFA7F1)   ;(111111111010011011000010) (77723302) (16754370) (FFA6C2)   ;(000000000110001000000110) (61006) (25094) (6206)   ;(000000000110100001000111) (64107) (26695) (6847)   ;
;64;(111111111001001101100000) (77711540) (16749408) (FF9360)    ;(111111111000011010101111) (77703257) (16746159) (FF86AF)   ;(000000000111011111011001) (73731) (30681) (77D9)   ;(000000001000110010010001) (106221) (35985) (8C91)   ;(111111110111110001010110) (77676126) (16743510) (FF7C56)   ;(111111110101110111000010) (77656702) (16735682) (FF5DC2)   ;(000000001001000000001001) (110011) (36873) (9009)   ;(000000001011101010010101) (135225) (47765) (BA95)   ;
;72;(111111110110001100010100) (77661424) (16737044) (FF6314)    ;(111111110010101000101000) (77625050) (16722472) (FF2A28)   ;(000000001010101001000011) (125103) (43587) (AA43)   ;(000000001111010001010000) (172120) (62544) (F450)   ;(111111110100100000000010) (77644002) (16730114) (FF4802)   ;(111111101110100110110100) (77564664) (16705972) (FEE9B4)   ;(000000001100011000000111) (143007) (50695) (C607)   ;(000000010011110000100011) (236043) (80931) (13C23)   ;
;80;(111111110010101110111001) (77625671) (16722873) (FF2BB9)    ;(111111101001100111000110) (77514706) (16685510) (FE99C6)   ;(000000001110001010100010) (161242) (58018) (E2A2)   ;(000000011001010011111110) (312376) (103678) (194FE)   ;(111111110000111100001000) (77607410) (16715528) (FF0F08)   ;(111111100011011100001111) (77433417) (16660239) (FE370F)   ;(000000001111111100100100) (177444) (65316) (FF24)   ;(000000100000001010100110) (401246) (131750) (202A6)   ;
;88;(111111101111001100000011) (77571403) (16708355) (FEF303)    ;(111111011011110100110110) (77336466) (16629046) (FDBD36)   ;(000000010001101001010001) (215121) (72273) (11A51)   ;(000000101000101000101100) (505054) (166444) (28A2C)   ;(111111101101100100011011) (77554433) (16701723) (FED91B)   ;(111111010010011000111011) (77223073) (16590395) (FD263B)   ;(000000010011001001110110) (231166) (78454) (13276)   ;(000000110011001011000100) (631304) (209604) (332C4)   ;
;96;(111111101100001101001111) (77541517) (16696143) (FEC34F)    ;(111111000110100101011001) (77064531) (16542041) (FC6959)   ;(000000010100010100101101) (242455) (83245) (1452D)   ;(000001000000011101001100) (1003514) (264012) (4074C)   ;(111111101011010010010111) (77532227) (16692375) (FEB497)   ;(111110110111100011100010) (76674342) (16480482) (FB78E2)   ;(000000010100111010110111) (247267) (85687) (14EB7)   ;(000001010001100101001000) (1214510) (334152) (51948)   ;
;104;(111111101011000111010010) (77530722) (16691666) (FEB1D2)    ;(111110100011110111111000) (76436770) (16399864) (FA3DF8)   ;(000000010100100010000100) (244204) (84100) (14884)   ;(000001101000011100110010) (1503462) (427826) (68732)   ;(111111101100010000101011) (77542053) (16696363) (FEC42B)   ;(111110001000111100000111) (76107407) (16289543) (F88F07)   ;(000000010010010100110110) (222466) (75062) (12536)   ;(000010001000101101001101) (2105515) (559949) (88B4D)   ;
;112;(111111110000000000001100) (77600014) (16711692) (FF000C)    ;(111101100001011111010110) (75413726) (16127958) (F617D6)   ;(000000001100001111111011) (141773) (50171) (C3FB)   ;(000010111010001111101001) (2721751) (762857) (BA3E9)   ;(111111111001110110010001) (77716621) (16752017) (FF9D91)   ;(111100100001001001000010) (74411102) (15864386) (F21242)   ;(111111111011110110000001) (77736601) (16760193) (FFBD81)   ;(000100010001100110111111) (4214677) (1120703) (1119BF)   ;
;120;(000000010110110110101101) (266655) (93613) (16DAD)    ;(111010100011010011110001) (72432361) (15348977) (EA34F1)   ;(111111000011001010000111) (77031207) (16528007) (FC3287)   ;(000111010110000011001001) (7260311) (1925321) (1D60C9)   ;(000010011001010000011110) (2312036) (627742) (9941E)   ;(110101001110010110110111) (65162667) (13952439) (D4E5B7)   ;(111000111000101001000100) (70705104) (14912068) (E38A44)   ;(010001000111001011001010) (21071312) (4485834) (4472CA)   ;
;128;(011111111111111111111111) (37777777) (8388607) (7FFFFF)    ;(010001000111001011001010) (21071312) (4485834) (4472CA)   ;(111000111000101001000100) (70705104) (14912068) (E38A44)   ;(110101001110010110110111) (65162667) (13952439) (D4E5B7)   ;(000010011001010000011110) (2312036) (627742) (9941E)   ;(000111010110000011001001) (7260311) (1925321) (1D60C9)   ;(111111000011001010000111) (77031207) (16528007) (FC3287)   ;(111010100011010011110001) (72432361) (15348977) (EA34F1)   ;
;136;(000000010110110110101101) (266655) (93613) (16DAD)    ;(000100010001100110111111) (4214677) (1120703) (1119BF)   ;(111111111011110110000001) (77736601) (16760193) (FFBD81)   ;(111100100001001001000010) (74411102) (15864386) (F21242)   ;(111111111001110110010001) (77716621) (16752017) (FF9D91)   ;(000010111010001111101001) (2721751) (762857) (BA3E9)   ;(000000001100001111111011) (141773) (50171) (C3FB)   ;(111101100001011111010110) (75413726) (16127958) (F617D6)   ;
;144;(111111110000000000001100) (77600014) (16711692) (FF000C)    ;(000010001000101101001101) (2105515) (559949) (88B4D)   ;(000000010010010100110110) (222466) (75062) (12536)   ;(111110001000111100000111) (76107407) (16289543) (F88F07)   ;(111111101100010000101011) (77542053) (16696363) (FEC42B)   ;(000001101000011100110010) (1503462) (427826) (68732)   ;(000000010100100010000100) (244204) (84100) (14884)   ;(111110100011110111111000) (76436770) (16399864) (FA3DF8)   ;
;152;(111111101011000111010010) (77530722) (16691666) (FEB1D2)    ;(000001010001100101001000) (1214510) (334152) (51948)   ;(000000010100111010110111) (247267) (85687) (14EB7)   ;(111110110111100011100010) (76674342) (16480482) (FB78E2)   ;(111111101011010010010111) (77532227) (16692375) (FEB497)   ;(000001000000011101001100) (1003514) (264012) (4074C)   ;(000000010100010100101101) (242455) (83245) (1452D)   ;(111111000110100101011001) (77064531) (16542041) (FC6959)   ;
;160;(111111101100001101001111) (77541517) (16696143) (FEC34F)    ;(000000110011001011000100) (631304) (209604) (332C4)   ;(000000010011001001110110) (231166) (78454) (13276)   ;(111111010010011000111011) (77223073) (16590395) (FD263B)   ;(111111101101100100011011) (77554433) (16701723) (FED91B)   ;(000000101000101000101100) (505054) (166444) (28A2C)   ;(000000010001101001010001) (215121) (72273) (11A51)   ;(111111011011110100110110) (77336466) (16629046) (FDBD36)   ;
;168;(111111101111001100000011) (77571403) (16708355) (FEF303)    ;(000000100000001010100110) (401246) (131750) (202A6)   ;(000000001111111100100100) (177444) (65316) (FF24)   ;(111111100011011100001111) (77433417) (16660239) (FE370F)   ;(111111110000111100001000) (77607410) (16715528) (FF0F08)   ;(000000011001010011111110) (312376) (103678) (194FE)   ;(000000001110001010100010) (161242) (58018) (E2A2)   ;(111111101001100111000110) (77514706) (16685510) (FE99C6)   ;
;176;(111111110010101110111001) (77625671) (16722873) (FF2BB9)    ;(000000010011110000100011) (236043) (80931) (13C23)   ;(000000001100011000000111) (143007) (50695) (C607)   ;(111111101110100110110100) (77564664) (16705972) (FEE9B4)   ;(111111110100100000000010) (77644002) (16730114) (FF4802)   ;(000000001111010001010000) (172120) (62544) (F450)   ;(000000001010101001000011) (125103) (43587) (AA43)   ;(111111110010101000101000) (77625050) (16722472) (FF2A28)   ;
;184;(111111110110001100010100) (77661424) (16737044) (FF6314)    ;(000000001011101010010101) (135225) (47765) (BA95)   ;(000000001001000000001001) (110011) (36873) (9009)   ;(111111110101110111000010) (77656702) (16735682) (FF5DC2)   ;(111111110111110001010110) (77676126) (16743510) (FF7C56)   ;(000000001000110010010001) (106221) (35985) (8C91)   ;(000000000111011111011001) (73731) (30681) (77D9)   ;(111111111000011010101111) (77703257) (16746159) (FF86AF)   ;
;192;(111111111001001101100000) (77711540) (16749408) (FF9360)    ;(000000000110100001000111) (64107) (26695) (6847)   ;(000000000110001000000110) (61006) (25094) (6206)   ;(111111111010011011000010) (77723302) (16754370) (FFA6C2)   ;(111111111010011111110001) (77723761) (16754673) (FFA7F1)   ;(000000000100110000000111) (46007) (19463) (4C07)   ;(000000000100111010111110) (47276) (20158) (4EBE)   ;(111111111011111110001100) (77737614) (16760716) (FFBF8C)   ;
;200;(111111111011100111101101) (77734755) (16759277) (FFB9ED)    ;(000000000011011001011100) (33134) (13916) (365C)   ;(000000000011111000001111) (37017) (15887) (3E0F)   ;(111111111101001001100111) (77751147) (16765543) (FFD267)   ;(111111111100100101010010) (77744522) (16763218) (FFC952)   ;(000000000010011000001000) (23010) (9736) (2608)   ;(000000000010111111101100) (27754) (12268) (2FEC)   ;(111111111110000001111010) (77760172) (16769146) (FFE07A)   ;
;208;(111111111101011000111011) (77753073) (16766523) (FFD63B)    ;(000000000001100111110101) (14765) (6645) (19F5)   ;(000000000010010000110011) (22063) (9267) (2433)   ;(111111111110101011000110) (77765306) (16771782) (FFEAC6)   ;(111111111110000011010001) (77760321) (16769233) (FFE0D1)   ;(000000000001000100111011) (10473) (4411) (113B)   ;(000000000001101010110010) (15262) (6834) (1AB2)   ;(111111111111001000100000) (77771040) (16773664) (FFF220)   ;
;216;(111111111110100101001100) (77764514) (16771404) (FFE94C)    ;(000000000000101100010100) (5424) (2836) (B14)   ;(000000000001001100101100) (11454) (4908) (132C)   ;(111111111111011100111100) (77773474) (16774972) (FFF73C)   ;(111111111110111111101110) (77767756) (16773102) (FFEFEE)   ;(000000000000011011011101) (3335) (1757) (6DD)   ;(000000000000110101011110) (6536) (3422) (D5E)   ;(111111111111101010101111) (77775257) (16775855) (FFFAAF)   ;
;224;(111111111111010011111010) (77772372) (16774394) (FFF4FA)    ;(000000000000010000010010) (2022) (1042) (412)   ;(000000000000100100000010) (4402) (2306) (902)   ;(111111111111110011101100) (77776354) (16776428) (FFFCEC)   ;(111111111111100010110110) (77774266) (16775350) (FFF8B6)   ;(000000000000001001001011) (1113) (587) (24B)   ;(000000000000010111010110) (2726) (1494) (5D6)   ;(111111111111111001010010) (77777122) (16776786) (FFFE52)   ;
;232;(111111111111101101100001) (77775541) (16776033) (FFFB61)    ;(000000000000000100110101) (465) (309) (135)   ;(000000000000001110011100) (1634) (924) (39C)   ;(111111111111111100100110) (77777446) (16776998) (FFFF26)   ;(111111111111110100111001) (77776471) (16776505) (FFFD39)   ;(000000000000000010010110) (226) (150) (96)   ;(000000000000001000011001) (1031) (537) (219)   ;(111111111111111110011100) (77777634) (16777116) (FFFF9C)   ;
;240;(111111111111111001110010) (77777162) (16776818) (FFFE72)    ;(000000000000000001000000) (100) (64) (40)   ;(000000000000000100100000) (440) (288) (120)   ;(111111111111111111011000) (77777730) (16777176) (FFFFD8)   ;(111111111111111100110111) (77777467) (16777015) (FFFF37)   ;(000000000000000000010111) (27) (23) (17)   ;(000000000000000010000111) (207) (135) (87)   ;(111111111111111111110100) (77777764) (16777204) (FFFFF4)   ;
;248;(111111111111111110101011) (77777653) (16777131) (FFFFAB)    ;(000000000000000000000110) (6) (6) (06)   ;(000000000000000000110010) (62) (50) (32)   ;(111111111111111111111110) (77777776) (16777214) (FFFFFE)   ;(111111111111111111100110) (77777746) (16777190) (FFFFE6)   ;(000000000000000000000001) (1) (1) (01)   ;(000000000000000000001100) (14) (12) (0C)   ;(000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Hermes|receiver:MDC[3].receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000001100) (14) (12) (0C)   ;(000000000000000000000001) (1) (1) (01)   ;(111111111111111111100110) (77777746) (16777190) (FFFFE6)   ;(111111111111111111111110) (77777776) (16777214) (FFFFFE)   ;(000000000000000000110010) (62) (50) (32)   ;(000000000000000000000110) (6) (6) (06)   ;
;8;(111111111111111110101011) (77777653) (16777131) (FFFFAB)    ;(111111111111111111110100) (77777764) (16777204) (FFFFF4)   ;(000000000000000010000111) (207) (135) (87)   ;(000000000000000000010111) (27) (23) (17)   ;(111111111111111100110111) (77777467) (16777015) (FFFF37)   ;(111111111111111111011000) (77777730) (16777176) (FFFFD8)   ;(000000000000000100100000) (440) (288) (120)   ;(000000000000000001000000) (100) (64) (40)   ;
;16;(111111111111111001110010) (77777162) (16776818) (FFFE72)    ;(111111111111111110011100) (77777634) (16777116) (FFFF9C)   ;(000000000000001000011001) (1031) (537) (219)   ;(000000000000000010010110) (226) (150) (96)   ;(111111111111110100111001) (77776471) (16776505) (FFFD39)   ;(111111111111111100100110) (77777446) (16776998) (FFFF26)   ;(000000000000001110011100) (1634) (924) (39C)   ;(000000000000000100110101) (465) (309) (135)   ;
;24;(111111111111101101100001) (77775541) (16776033) (FFFB61)    ;(111111111111111001010010) (77777122) (16776786) (FFFE52)   ;(000000000000010111010110) (2726) (1494) (5D6)   ;(000000000000001001001011) (1113) (587) (24B)   ;(111111111111100010110110) (77774266) (16775350) (FFF8B6)   ;(111111111111110011101100) (77776354) (16776428) (FFFCEC)   ;(000000000000100100000010) (4402) (2306) (902)   ;(000000000000010000010010) (2022) (1042) (412)   ;
;32;(111111111111010011111010) (77772372) (16774394) (FFF4FA)    ;(111111111111101010101111) (77775257) (16775855) (FFFAAF)   ;(000000000000110101011110) (6536) (3422) (D5E)   ;(000000000000011011011101) (3335) (1757) (6DD)   ;(111111111110111111101110) (77767756) (16773102) (FFEFEE)   ;(111111111111011100111100) (77773474) (16774972) (FFF73C)   ;(000000000001001100101100) (11454) (4908) (132C)   ;(000000000000101100010100) (5424) (2836) (B14)   ;
;40;(111111111110100101001100) (77764514) (16771404) (FFE94C)    ;(111111111111001000100000) (77771040) (16773664) (FFF220)   ;(000000000001101010110010) (15262) (6834) (1AB2)   ;(000000000001000100111011) (10473) (4411) (113B)   ;(111111111110000011010001) (77760321) (16769233) (FFE0D1)   ;(111111111110101011000110) (77765306) (16771782) (FFEAC6)   ;(000000000010010000110011) (22063) (9267) (2433)   ;(000000000001100111110101) (14765) (6645) (19F5)   ;
;48;(111111111101011000111011) (77753073) (16766523) (FFD63B)    ;(111111111110000001111010) (77760172) (16769146) (FFE07A)   ;(000000000010111111101100) (27754) (12268) (2FEC)   ;(000000000010011000001000) (23010) (9736) (2608)   ;(111111111100100101010010) (77744522) (16763218) (FFC952)   ;(111111111101001001100111) (77751147) (16765543) (FFD267)   ;(000000000011111000001111) (37017) (15887) (3E0F)   ;(000000000011011001011100) (33134) (13916) (365C)   ;
;56;(111111111011100111101101) (77734755) (16759277) (FFB9ED)    ;(111111111011111110001100) (77737614) (16760716) (FFBF8C)   ;(000000000100111010111110) (47276) (20158) (4EBE)   ;(000000000100110000000111) (46007) (19463) (4C07)   ;(111111111010011111110001) (77723761) (16754673) (FFA7F1)   ;(111111111010011011000010) (77723302) (16754370) (FFA6C2)   ;(000000000110001000000110) (61006) (25094) (6206)   ;(000000000110100001000111) (64107) (26695) (6847)   ;
;64;(111111111001001101100000) (77711540) (16749408) (FF9360)    ;(111111111000011010101111) (77703257) (16746159) (FF86AF)   ;(000000000111011111011001) (73731) (30681) (77D9)   ;(000000001000110010010001) (106221) (35985) (8C91)   ;(111111110111110001010110) (77676126) (16743510) (FF7C56)   ;(111111110101110111000010) (77656702) (16735682) (FF5DC2)   ;(000000001001000000001001) (110011) (36873) (9009)   ;(000000001011101010010101) (135225) (47765) (BA95)   ;
;72;(111111110110001100010100) (77661424) (16737044) (FF6314)    ;(111111110010101000101000) (77625050) (16722472) (FF2A28)   ;(000000001010101001000011) (125103) (43587) (AA43)   ;(000000001111010001010000) (172120) (62544) (F450)   ;(111111110100100000000010) (77644002) (16730114) (FF4802)   ;(111111101110100110110100) (77564664) (16705972) (FEE9B4)   ;(000000001100011000000111) (143007) (50695) (C607)   ;(000000010011110000100011) (236043) (80931) (13C23)   ;
;80;(111111110010101110111001) (77625671) (16722873) (FF2BB9)    ;(111111101001100111000110) (77514706) (16685510) (FE99C6)   ;(000000001110001010100010) (161242) (58018) (E2A2)   ;(000000011001010011111110) (312376) (103678) (194FE)   ;(111111110000111100001000) (77607410) (16715528) (FF0F08)   ;(111111100011011100001111) (77433417) (16660239) (FE370F)   ;(000000001111111100100100) (177444) (65316) (FF24)   ;(000000100000001010100110) (401246) (131750) (202A6)   ;
;88;(111111101111001100000011) (77571403) (16708355) (FEF303)    ;(111111011011110100110110) (77336466) (16629046) (FDBD36)   ;(000000010001101001010001) (215121) (72273) (11A51)   ;(000000101000101000101100) (505054) (166444) (28A2C)   ;(111111101101100100011011) (77554433) (16701723) (FED91B)   ;(111111010010011000111011) (77223073) (16590395) (FD263B)   ;(000000010011001001110110) (231166) (78454) (13276)   ;(000000110011001011000100) (631304) (209604) (332C4)   ;
;96;(111111101100001101001111) (77541517) (16696143) (FEC34F)    ;(111111000110100101011001) (77064531) (16542041) (FC6959)   ;(000000010100010100101101) (242455) (83245) (1452D)   ;(000001000000011101001100) (1003514) (264012) (4074C)   ;(111111101011010010010111) (77532227) (16692375) (FEB497)   ;(111110110111100011100010) (76674342) (16480482) (FB78E2)   ;(000000010100111010110111) (247267) (85687) (14EB7)   ;(000001010001100101001000) (1214510) (334152) (51948)   ;
;104;(111111101011000111010010) (77530722) (16691666) (FEB1D2)    ;(111110100011110111111000) (76436770) (16399864) (FA3DF8)   ;(000000010100100010000100) (244204) (84100) (14884)   ;(000001101000011100110010) (1503462) (427826) (68732)   ;(111111101100010000101011) (77542053) (16696363) (FEC42B)   ;(111110001000111100000111) (76107407) (16289543) (F88F07)   ;(000000010010010100110110) (222466) (75062) (12536)   ;(000010001000101101001101) (2105515) (559949) (88B4D)   ;
;112;(111111110000000000001100) (77600014) (16711692) (FF000C)    ;(111101100001011111010110) (75413726) (16127958) (F617D6)   ;(000000001100001111111011) (141773) (50171) (C3FB)   ;(000010111010001111101001) (2721751) (762857) (BA3E9)   ;(111111111001110110010001) (77716621) (16752017) (FF9D91)   ;(111100100001001001000010) (74411102) (15864386) (F21242)   ;(111111111011110110000001) (77736601) (16760193) (FFBD81)   ;(000100010001100110111111) (4214677) (1120703) (1119BF)   ;
;120;(000000010110110110101101) (266655) (93613) (16DAD)    ;(111010100011010011110001) (72432361) (15348977) (EA34F1)   ;(111111000011001010000111) (77031207) (16528007) (FC3287)   ;(000111010110000011001001) (7260311) (1925321) (1D60C9)   ;(000010011001010000011110) (2312036) (627742) (9941E)   ;(110101001110010110110111) (65162667) (13952439) (D4E5B7)   ;(111000111000101001000100) (70705104) (14912068) (E38A44)   ;(010001000111001011001010) (21071312) (4485834) (4472CA)   ;
;128;(011111111111111111111111) (37777777) (8388607) (7FFFFF)    ;(010001000111001011001010) (21071312) (4485834) (4472CA)   ;(111000111000101001000100) (70705104) (14912068) (E38A44)   ;(110101001110010110110111) (65162667) (13952439) (D4E5B7)   ;(000010011001010000011110) (2312036) (627742) (9941E)   ;(000111010110000011001001) (7260311) (1925321) (1D60C9)   ;(111111000011001010000111) (77031207) (16528007) (FC3287)   ;(111010100011010011110001) (72432361) (15348977) (EA34F1)   ;
;136;(000000010110110110101101) (266655) (93613) (16DAD)    ;(000100010001100110111111) (4214677) (1120703) (1119BF)   ;(111111111011110110000001) (77736601) (16760193) (FFBD81)   ;(111100100001001001000010) (74411102) (15864386) (F21242)   ;(111111111001110110010001) (77716621) (16752017) (FF9D91)   ;(000010111010001111101001) (2721751) (762857) (BA3E9)   ;(000000001100001111111011) (141773) (50171) (C3FB)   ;(111101100001011111010110) (75413726) (16127958) (F617D6)   ;
;144;(111111110000000000001100) (77600014) (16711692) (FF000C)    ;(000010001000101101001101) (2105515) (559949) (88B4D)   ;(000000010010010100110110) (222466) (75062) (12536)   ;(111110001000111100000111) (76107407) (16289543) (F88F07)   ;(111111101100010000101011) (77542053) (16696363) (FEC42B)   ;(000001101000011100110010) (1503462) (427826) (68732)   ;(000000010100100010000100) (244204) (84100) (14884)   ;(111110100011110111111000) (76436770) (16399864) (FA3DF8)   ;
;152;(111111101011000111010010) (77530722) (16691666) (FEB1D2)    ;(000001010001100101001000) (1214510) (334152) (51948)   ;(000000010100111010110111) (247267) (85687) (14EB7)   ;(111110110111100011100010) (76674342) (16480482) (FB78E2)   ;(111111101011010010010111) (77532227) (16692375) (FEB497)   ;(000001000000011101001100) (1003514) (264012) (4074C)   ;(000000010100010100101101) (242455) (83245) (1452D)   ;(111111000110100101011001) (77064531) (16542041) (FC6959)   ;
;160;(111111101100001101001111) (77541517) (16696143) (FEC34F)    ;(000000110011001011000100) (631304) (209604) (332C4)   ;(000000010011001001110110) (231166) (78454) (13276)   ;(111111010010011000111011) (77223073) (16590395) (FD263B)   ;(111111101101100100011011) (77554433) (16701723) (FED91B)   ;(000000101000101000101100) (505054) (166444) (28A2C)   ;(000000010001101001010001) (215121) (72273) (11A51)   ;(111111011011110100110110) (77336466) (16629046) (FDBD36)   ;
;168;(111111101111001100000011) (77571403) (16708355) (FEF303)    ;(000000100000001010100110) (401246) (131750) (202A6)   ;(000000001111111100100100) (177444) (65316) (FF24)   ;(111111100011011100001111) (77433417) (16660239) (FE370F)   ;(111111110000111100001000) (77607410) (16715528) (FF0F08)   ;(000000011001010011111110) (312376) (103678) (194FE)   ;(000000001110001010100010) (161242) (58018) (E2A2)   ;(111111101001100111000110) (77514706) (16685510) (FE99C6)   ;
;176;(111111110010101110111001) (77625671) (16722873) (FF2BB9)    ;(000000010011110000100011) (236043) (80931) (13C23)   ;(000000001100011000000111) (143007) (50695) (C607)   ;(111111101110100110110100) (77564664) (16705972) (FEE9B4)   ;(111111110100100000000010) (77644002) (16730114) (FF4802)   ;(000000001111010001010000) (172120) (62544) (F450)   ;(000000001010101001000011) (125103) (43587) (AA43)   ;(111111110010101000101000) (77625050) (16722472) (FF2A28)   ;
;184;(111111110110001100010100) (77661424) (16737044) (FF6314)    ;(000000001011101010010101) (135225) (47765) (BA95)   ;(000000001001000000001001) (110011) (36873) (9009)   ;(111111110101110111000010) (77656702) (16735682) (FF5DC2)   ;(111111110111110001010110) (77676126) (16743510) (FF7C56)   ;(000000001000110010010001) (106221) (35985) (8C91)   ;(000000000111011111011001) (73731) (30681) (77D9)   ;(111111111000011010101111) (77703257) (16746159) (FF86AF)   ;
;192;(111111111001001101100000) (77711540) (16749408) (FF9360)    ;(000000000110100001000111) (64107) (26695) (6847)   ;(000000000110001000000110) (61006) (25094) (6206)   ;(111111111010011011000010) (77723302) (16754370) (FFA6C2)   ;(111111111010011111110001) (77723761) (16754673) (FFA7F1)   ;(000000000100110000000111) (46007) (19463) (4C07)   ;(000000000100111010111110) (47276) (20158) (4EBE)   ;(111111111011111110001100) (77737614) (16760716) (FFBF8C)   ;
;200;(111111111011100111101101) (77734755) (16759277) (FFB9ED)    ;(000000000011011001011100) (33134) (13916) (365C)   ;(000000000011111000001111) (37017) (15887) (3E0F)   ;(111111111101001001100111) (77751147) (16765543) (FFD267)   ;(111111111100100101010010) (77744522) (16763218) (FFC952)   ;(000000000010011000001000) (23010) (9736) (2608)   ;(000000000010111111101100) (27754) (12268) (2FEC)   ;(111111111110000001111010) (77760172) (16769146) (FFE07A)   ;
;208;(111111111101011000111011) (77753073) (16766523) (FFD63B)    ;(000000000001100111110101) (14765) (6645) (19F5)   ;(000000000010010000110011) (22063) (9267) (2433)   ;(111111111110101011000110) (77765306) (16771782) (FFEAC6)   ;(111111111110000011010001) (77760321) (16769233) (FFE0D1)   ;(000000000001000100111011) (10473) (4411) (113B)   ;(000000000001101010110010) (15262) (6834) (1AB2)   ;(111111111111001000100000) (77771040) (16773664) (FFF220)   ;
;216;(111111111110100101001100) (77764514) (16771404) (FFE94C)    ;(000000000000101100010100) (5424) (2836) (B14)   ;(000000000001001100101100) (11454) (4908) (132C)   ;(111111111111011100111100) (77773474) (16774972) (FFF73C)   ;(111111111110111111101110) (77767756) (16773102) (FFEFEE)   ;(000000000000011011011101) (3335) (1757) (6DD)   ;(000000000000110101011110) (6536) (3422) (D5E)   ;(111111111111101010101111) (77775257) (16775855) (FFFAAF)   ;
;224;(111111111111010011111010) (77772372) (16774394) (FFF4FA)    ;(000000000000010000010010) (2022) (1042) (412)   ;(000000000000100100000010) (4402) (2306) (902)   ;(111111111111110011101100) (77776354) (16776428) (FFFCEC)   ;(111111111111100010110110) (77774266) (16775350) (FFF8B6)   ;(000000000000001001001011) (1113) (587) (24B)   ;(000000000000010111010110) (2726) (1494) (5D6)   ;(111111111111111001010010) (77777122) (16776786) (FFFE52)   ;
;232;(111111111111101101100001) (77775541) (16776033) (FFFB61)    ;(000000000000000100110101) (465) (309) (135)   ;(000000000000001110011100) (1634) (924) (39C)   ;(111111111111111100100110) (77777446) (16776998) (FFFF26)   ;(111111111111110100111001) (77776471) (16776505) (FFFD39)   ;(000000000000000010010110) (226) (150) (96)   ;(000000000000001000011001) (1031) (537) (219)   ;(111111111111111110011100) (77777634) (16777116) (FFFF9C)   ;
;240;(111111111111111001110010) (77777162) (16776818) (FFFE72)    ;(000000000000000001000000) (100) (64) (40)   ;(000000000000000100100000) (440) (288) (120)   ;(111111111111111111011000) (77777730) (16777176) (FFFFD8)   ;(111111111111111100110111) (77777467) (16777015) (FFFF37)   ;(000000000000000000010111) (27) (23) (17)   ;(000000000000000010000111) (207) (135) (87)   ;(111111111111111111110100) (77777764) (16777204) (FFFFF4)   ;
;248;(111111111111111110101011) (77777653) (16777131) (FFFFAB)    ;(000000000000000000000110) (6) (6) (06)   ;(000000000000000000110010) (62) (50) (32)   ;(111111111111111111111110) (77777776) (16777214) (FFFFFE)   ;(111111111111111111100110) (77777746) (16777190) (FFFFE6)   ;(000000000000000000000001) (1) (1) (01)   ;(000000000000000000001100) (14) (12) (0C)   ;(000000000000000000000000) (0) (0) (00)   ;




+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 8           ; 2                   ; 252               ;
; Simple Multipliers (18-bit)           ; 48          ; 1                   ; 126               ;
; Embedded Multiplier Blocks            ; 56          ; --                  ; 126               ;
; Embedded Multiplier 9-bit elements    ; 104         ; 2                   ; 252               ;
; Signed Embedded Multipliers           ; 8           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 32          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 16          ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_ift:auto_generated|w455w[0]                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1                                                                                                               ;                            ; DSPMULT_X13_Y34_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_ift:auto_generated|mac_out4                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3                                                                                                               ;                            ; DSPMULT_X13_Y33_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_ift:auto_generated|mac_out6                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5                                                                                                               ;                            ; DSPMULT_X13_Y32_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_ift:auto_generated|mac_out8                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7                                                                                                               ;                            ; DSPMULT_X13_Y31_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult5 ;                            ; DSPMULT_X31_Y13_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult3 ;                            ; DSPMULT_X31_Y11_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y19_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y23_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y21_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y3_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y2_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y4_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult5 ;                            ; DSPMULT_X31_Y7_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult3 ;                            ; DSPMULT_X31_Y8_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y9_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X13_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult7 ;                            ; DSPMULT_X13_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y13_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y16_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[2].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y14_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X31_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult7 ;                            ; DSPMULT_X31_Y1_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult5 ;                            ; DSPMULT_X31_Y5_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult3 ;                            ; DSPMULT_X31_Y2_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[1].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y4_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X13_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult7 ;                            ; DSPMULT_X13_Y8_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y5_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y6_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[0].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y7_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X13_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult7 ;                            ; DSPMULT_X13_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y10_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y11_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[3].receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y9_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X31_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult7 ;                            ; DSPMULT_X31_Y10_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X13_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[1].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult7 ;                            ; DSPMULT_X13_Y22_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X13_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[0].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult7 ;                            ; DSPMULT_X13_Y1_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X31_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:MDC[3].receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult7 ;                            ; DSPMULT_X31_Y6_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult1|mult_gft:auto_generated|mac_out8                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_gft:auto_generated|mac_mult7                                                                                                               ;                            ; DSPMULT_X47_Y20_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult1|mult_gft:auto_generated|mac_out6                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_gft:auto_generated|mac_mult5                                                                                                               ;                            ; DSPMULT_X47_Y21_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; lpm_mult:Mult1|mult_gft:auto_generated|mac_out4                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_gft:auto_generated|mac_mult3                                                                                                               ;                            ; DSPMULT_X47_Y22_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult1|mult_gft:auto_generated|w507w[0]                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_gft:auto_generated|mac_mult1                                                                                                               ;                            ; DSPMULT_X47_Y23_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult5|mult_gft:auto_generated|mac_out8                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult5|mult_gft:auto_generated|mac_mult7                                                                                                               ;                            ; DSPMULT_X47_Y25_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult5|mult_gft:auto_generated|mac_out6                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult5|mult_gft:auto_generated|mac_mult5                                                                                                               ;                            ; DSPMULT_X47_Y27_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; lpm_mult:Mult5|mult_gft:auto_generated|mac_out4                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult5|mult_gft:auto_generated|mac_mult3                                                                                                               ;                            ; DSPMULT_X47_Y26_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult5|mult_gft:auto_generated|w507w[0]                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult5|mult_gft:auto_generated|mac_mult1                                                                                                               ;                            ; DSPMULT_X47_Y28_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult3|mult_gft:auto_generated|mac_out8                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult3|mult_gft:auto_generated|mac_mult7                                                                                                               ;                            ; DSPMULT_X31_Y27_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult3|mult_gft:auto_generated|mac_out6                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult3|mult_gft:auto_generated|mac_mult5                                                                                                               ;                            ; DSPMULT_X31_Y28_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; lpm_mult:Mult3|mult_gft:auto_generated|mac_out4                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult3|mult_gft:auto_generated|mac_mult3                                                                                                               ;                            ; DSPMULT_X31_Y29_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult3|mult_gft:auto_generated|w507w[0]                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult3|mult_gft:auto_generated|mac_mult1                                                                                                               ;                            ; DSPMULT_X31_Y26_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult4|mult_gft:auto_generated|mac_out8                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult4|mult_gft:auto_generated|mac_mult7                                                                                                               ;                            ; DSPMULT_X31_Y40_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult4|mult_gft:auto_generated|mac_out6                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult4|mult_gft:auto_generated|mac_mult5                                                                                                               ;                            ; DSPMULT_X31_Y42_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; lpm_mult:Mult4|mult_gft:auto_generated|mac_out4                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult4|mult_gft:auto_generated|mac_mult3                                                                                                               ;                            ; DSPMULT_X31_Y41_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult4|mult_gft:auto_generated|w507w[0]                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult4|mult_gft:auto_generated|mac_mult1                                                                                                               ;                            ; DSPMULT_X31_Y39_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult2|mult_gft:auto_generated|mac_out8                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult2|mult_gft:auto_generated|mac_mult7                                                                                                               ;                            ; DSPMULT_X31_Y31_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult2|mult_gft:auto_generated|mac_out6                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult2|mult_gft:auto_generated|mac_mult5                                                                                                               ;                            ; DSPMULT_X31_Y33_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; lpm_mult:Mult2|mult_gft:auto_generated|mac_out4                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult2|mult_gft:auto_generated|mac_mult3                                                                                                               ;                            ; DSPMULT_X31_Y32_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult2|mult_gft:auto_generated|w507w[0]                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult2|mult_gft:auto_generated|mac_mult1                                                                                                               ;                            ; DSPMULT_X31_Y30_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 62,641 / 116,715 ( 54 % ) ;
; C16 interconnects          ; 895 / 3,886 ( 23 % )      ;
; C4 interconnects           ; 29,385 / 73,752 ( 40 % )  ;
; Direct links               ; 15,300 / 116,715 ( 13 % ) ;
; Global clocks              ; 19 / 20 ( 95 % )          ;
; Local interconnects        ; 12,026 / 39,600 ( 30 % )  ;
; R24 interconnects          ; 1,123 / 3,777 ( 30 % )    ;
; R4 interconnects           ; 40,634 / 99,858 ( 41 % )  ;
+----------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 15.89) ; Number of LABs  (Total = 2475) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 2                              ;
; 2                                           ; 0                              ;
; 3                                           ; 0                              ;
; 4                                           ; 0                              ;
; 5                                           ; 0                              ;
; 6                                           ; 0                              ;
; 7                                           ; 0                              ;
; 8                                           ; 2                              ;
; 9                                           ; 1                              ;
; 10                                          ; 3                              ;
; 11                                          ; 10                             ;
; 12                                          ; 6                              ;
; 13                                          ; 15                             ;
; 14                                          ; 18                             ;
; 15                                          ; 38                             ;
; 16                                          ; 2380                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.87) ; Number of LABs  (Total = 2475) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 181                            ;
; 1 Clock                            ; 2135                           ;
; 1 Clock enable                     ; 1418                           ;
; 1 Sync. clear                      ; 85                             ;
; 1 Sync. load                       ; 90                             ;
; 2 Async. clears                    ; 5                              ;
; 2 Clock enables                    ; 411                            ;
; 2 Clocks                           ; 310                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 28.09) ; Number of LABs  (Total = 2475) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 2                              ;
; 3                                            ; 0                              ;
; 4                                            ; 0                              ;
; 5                                            ; 1                              ;
; 6                                            ; 1                              ;
; 7                                            ; 2                              ;
; 8                                            ; 4                              ;
; 9                                            ; 4                              ;
; 10                                           ; 5                              ;
; 11                                           ; 2                              ;
; 12                                           ; 1                              ;
; 13                                           ; 3                              ;
; 14                                           ; 1                              ;
; 15                                           ; 7                              ;
; 16                                           ; 37                             ;
; 17                                           ; 33                             ;
; 18                                           ; 66                             ;
; 19                                           ; 47                             ;
; 20                                           ; 49                             ;
; 21                                           ; 49                             ;
; 22                                           ; 66                             ;
; 23                                           ; 47                             ;
; 24                                           ; 62                             ;
; 25                                           ; 135                            ;
; 26                                           ; 109                            ;
; 27                                           ; 94                             ;
; 28                                           ; 177                            ;
; 29                                           ; 114                            ;
; 30                                           ; 137                            ;
; 31                                           ; 230                            ;
; 32                                           ; 990                            ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 14.55) ; Number of LABs  (Total = 2475) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 11                             ;
; 1                                                ; 24                             ;
; 2                                                ; 10                             ;
; 3                                                ; 9                              ;
; 4                                                ; 17                             ;
; 5                                                ; 27                             ;
; 6                                                ; 27                             ;
; 7                                                ; 41                             ;
; 8                                                ; 49                             ;
; 9                                                ; 65                             ;
; 10                                               ; 78                             ;
; 11                                               ; 86                             ;
; 12                                               ; 91                             ;
; 13                                               ; 91                             ;
; 14                                               ; 178                            ;
; 15                                               ; 219                            ;
; 16                                               ; 1123                           ;
; 17                                               ; 85                             ;
; 18                                               ; 57                             ;
; 19                                               ; 45                             ;
; 20                                               ; 53                             ;
; 21                                               ; 20                             ;
; 22                                               ; 12                             ;
; 23                                               ; 14                             ;
; 24                                               ; 7                              ;
; 25                                               ; 5                              ;
; 26                                               ; 6                              ;
; 27                                               ; 12                             ;
; 28                                               ; 4                              ;
; 29                                               ; 1                              ;
; 30                                               ; 3                              ;
; 31                                               ; 1                              ;
; 32                                               ; 4                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 23.57) ; Number of LABs  (Total = 2475) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 1                              ;
; 3                                            ; 21                             ;
; 4                                            ; 21                             ;
; 5                                            ; 5                              ;
; 6                                            ; 12                             ;
; 7                                            ; 13                             ;
; 8                                            ; 19                             ;
; 9                                            ; 18                             ;
; 10                                           ; 8                              ;
; 11                                           ; 11                             ;
; 12                                           ; 25                             ;
; 13                                           ; 18                             ;
; 14                                           ; 22                             ;
; 15                                           ; 25                             ;
; 16                                           ; 32                             ;
; 17                                           ; 127                            ;
; 18                                           ; 302                            ;
; 19                                           ; 268                            ;
; 20                                           ; 155                            ;
; 21                                           ; 86                             ;
; 22                                           ; 79                             ;
; 23                                           ; 82                             ;
; 24                                           ; 62                             ;
; 25                                           ; 77                             ;
; 26                                           ; 73                             ;
; 27                                           ; 80                             ;
; 28                                           ; 83                             ;
; 29                                           ; 78                             ;
; 30                                           ; 74                             ;
; 31                                           ; 58                             ;
; 32                                           ; 114                            ;
; 33                                           ; 89                             ;
; 34                                           ; 37                             ;
; 35                                           ; 228                            ;
; 36                                           ; 32                             ;
; 37                                           ; 33                             ;
; 38                                           ; 6                              ;
; 39                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                      ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                                                                                                                                     ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                                                                                                                                    ; 114          ; 0            ; 114          ; 0            ; 0            ; 119       ; 114          ; 0            ; 119       ; 119       ; 0            ; 0            ; 0            ; 4            ; 44           ; 0            ; 0            ; 44           ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 119       ; 0            ; 0            ;
; Total Unchecked                                                                                                                               ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable                                                                                                                            ; 5            ; 119          ; 5            ; 119          ; 119          ; 0         ; 5            ; 119          ; 0         ; 0         ; 119          ; 119          ; 119          ; 115          ; 75           ; 119          ; 119          ; 75           ; 115          ; 119          ; 119          ; 119          ; 119          ; 119          ; 119          ; 119          ; 119          ; 0         ; 119          ; 119          ;
; Total Fail                                                                                                                                    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CBCLK                                                                                                                                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLRCIN                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CDIN                                                                                                                                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Status_LED                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_PTT                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMCLK                                                                                                                                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLRCOUT                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATTN_CLK                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATTN_DATA                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATTN_LE                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAND                                                                                                                                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PGA                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DITH                                                                                                                                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SHDN                                                                                                                                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USEROUT0                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USEROUT1                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USEROUT2                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USEROUT3                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USEROUT4                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USEROUT5                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USEROUT6                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_PLL                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMODE                                                                                                                                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nCS                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MOSI                                                                                                                                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSCK                                                                                                                                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_ALC                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[0]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[1]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[2]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[3]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[4]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[5]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[6]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[7]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[8]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[9]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[10]                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[11]                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[12]                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACD[13]                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SDO                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SDI                                                                                                                                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SCK                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADCMOSI                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADCCLK                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nADCCS                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO1                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO2                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED1                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED2                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED3                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED4                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED5                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED6                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED7                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED8                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED9                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED10                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX[0]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX[1]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX[2]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX[3]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX_CLOCK                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX_EN                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; J15_5                                                                                                                                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; J15_6                                                                                                                                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_MDC                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_INT_N                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RESET_N                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_25MHZ                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MODE2                                                                                                                                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCK                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SI                                                                                                                                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS                                                                                                                                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NCONFIG                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ANT_TUNE                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_MDIO                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LTC2208_122MHz                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_CLK125                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OSC_10MHZ                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; _122MHz                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RX_DV                                                                                                                                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX_CLOCK                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SO                                                                                                                                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX[0]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX[2]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX[3]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX[1]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO8                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OVERFLOW                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO4                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO5                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO6                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[0]                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[4]                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[12]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[8]                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[5]                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[13]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[1]                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[9]                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[6]                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[14]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[2]                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[10]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[7]                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[15]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[3]                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[11]                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADCMISO                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PTT                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY_DASH                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY_DOT                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CDOUT                                                                                                                                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; On                       ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                              ;
+--------------------------------------------------------------------------+-------------------------------------------------------------+-------------------+
; Source Clock(s)                                                          ; Destination Clock(s)                                        ; Delay Added in ns ;
+--------------------------------------------------------------------------+-------------------------------------------------------------+-------------------+
; LTC2208_122MHz                                                           ; LTC2208_122MHz                                              ; 36.4              ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                        ; Rx_MAC:Rx_MAC_inst|PHY_100T_state                           ; 7.3               ;
; PLL_IF_inst|altpll_component|auto_generated|pll1|clk[0]                  ; PLL_IF_inst|altpll_component|auto_generated|pll1|clk[0]     ; 7.2               ;
; PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]              ; PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2] ; 5.0               ;
; PHY_RX_CLOCK                                                             ; PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2] ; 3.5               ;
; PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[1]              ; PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.7               ;
; PHY_RX_CLOCK,PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2] ; PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2] ; 1.5               ;
; PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[0]              ; PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.4               ;
+--------------------------------------------------------------------------+-------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                   ; Destination Register                                                                                                                                                                                         ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[86]                                                                                                                                                                            ; 2.144             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[44]                                                                                                                                                                            ; 2.075             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[41]                                                                                                                                                                            ; 2.062             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[58]                                                                                                                                                                            ; 2.055             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[47]                                                                                                                                                                            ; 2.051             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[57]                                                                                                                                                                            ; 1.994             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[104]                                                                                                                                                                           ; 1.984             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[60]                                                                                                                                                                            ; 1.968             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[25]                                                                                                                                                                            ; 1.964             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[4]                                                                                                                                                                             ; 1.962             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[17]                                                                                                                                                                            ; 1.848             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[2]                                                                                                                                                                             ; 1.842             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[77]                                                                                                                                                                            ; 1.754             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[33]                                                                                                                                                                            ; 1.626             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[83]                                                                                                                                                                            ; 1.601             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                 ; Rx_MAC:Rx_MAC_inst|PHY_output[5]                                                                                                                                                                             ; 1.599             ;
; reset                                                                                                                                                                             ; Tx_MAC:Tx_MAC_inst|state_Tx.ARP                                                                                                                                                                              ; 1.094             ;
; DHCP:DHCP_inst|DHCP_discover                                                                                                                                                      ; Tx_MAC:Tx_MAC_inst|state_Tx.ARP                                                                                                                                                                              ; 1.094             ;
; Tx_MAC:Tx_MAC_inst|state_Tx.RESET                                                                                                                                                 ; Tx_MAC:Tx_MAC_inst|state_Tx.ARP                                                                                                                                                                              ; 1.094             ;
; DHCP_request_renew                                                                                                                                                                ; Tx_MAC:Tx_MAC_inst|state_Tx.ARP                                                                                                                                                                              ; 1.094             ;
; DHCP:DHCP_inst|DHCP_request                                                                                                                                                       ; Tx_MAC:Tx_MAC_inst|state_Tx.ARP                                                                                                                                                                              ; 1.094             ;
; Send_ARP                                                                                                                                                                          ; Tx_MAC:Tx_MAC_inst|state_Tx.ARP                                                                                                                                                                              ; 1.094             ;
; _122MHz                                                                                                                                                                           ; DACD[8]~reg0                                                                                                                                                                                                 ; 0.939             ;
; _122MHz                                                                                                                                                                           ; cdc_sync:Tx_I|q1[7]                                                                                                                                                                                          ; 0.911             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|rdaddress[7]                                                                                                                                                                              ; 0.902             ;
; Send_ARP                                                                                                                                                                          ; Tx_MAC:Tx_MAC_inst|rdaddress[7]                                                                                                                                                                              ; 0.867             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|X[0][15]                                                                                                                                                                              ; 0.862             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|Y[0][13]                                                                                                                                                                              ; 0.856             ;
; _122MHz                                                                                                                                                                           ; DACD[12]~reg0                                                                                                                                                                                                ; 0.848             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|Y[6][0]                                                                                                                                                                               ; 0.846             ;
; _122MHz                                                                                                                                                                           ; DACD[7]~reg0                                                                                                                                                                                                 ; 0.839             ;
; _122MHz                                                                                                                                                                           ; DACD[13]~reg0                                                                                                                                                                                                ; 0.837             ;
; _122MHz                                                                                                                                                                           ; DACD[10]~reg0                                                                                                                                                                                                ; 0.831             ;
; _122MHz                                                                                                                                                                           ; DACD[2]~reg0                                                                                                                                                                                                 ; 0.824             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|X[0][14]                                                                                                                                                                              ; 0.820             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|Y[0][19]                                                                                                                                                                              ; 0.815             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|X[0][12]                                                                                                                                                                              ; 0.810             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|X[0][16]                                                                                                                                                                              ; 0.806             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|X[5][8]                                                                                                                                                                               ; 0.800             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|Y[0][10]                                                                                                                                                                              ; 0.790             ;
; _122MHz                                                                                                                                                                           ; cdc_sync:Tx_I|q1[1]                                                                                                                                                                                          ; 0.774             ;
; _122MHz                                                                                                                                                                           ; cicint:cic_I|ce_out_reg                                                                                                                                                                                      ; 0.771             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|X[0][8]                                                                                                                                                                               ; 0.738             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|Y[0][17]                                                                                                                                                                              ; 0.730             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|phase[0]                                                                                                                                                                              ; 0.722             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|phase[31]                                                                                                                                                                             ; 0.721             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|Y[0][12]                                                                                                                                                                              ; 0.718             ;
; _122MHz                                                                                                                                                                           ; cdc_sync:Tx_I|sigb[0]                                                                                                                                                                                        ; 0.710             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|X[0][5]                                                                                                                                                                               ; 0.706             ;
; _122MHz                                                                                                                                                                           ; cdc_sync:Tx_Q|q1[10]                                                                                                                                                                                         ; 0.696             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|rdaddress[6]                                                                                                                                                                              ; 0.679             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|X[1][13]                                                                                                                                                                              ; 0.659             ;
; _122MHz                                                                                                                                                                           ; cicint:cic_Q|section_out6[0]                                                                                                                                                                                 ; 0.634             ;
; _122MHz                                                                                                                                                                           ; cicint:cic_I|section_out6[0]                                                                                                                                                                                 ; 0.630             ;
; _122MHz                                                                                                                                                                           ; cdc_sync:Tx_Q|q1[6]                                                                                                                                                                                          ; 0.625             ;
; _122MHz                                                                                                                                                                           ; cdc_sync:Tx_Q|sigb[7]                                                                                                                                                                                        ; 0.618             ;
; _122MHz                                                                                                                                                                           ; cicint:cic_I|Add2~2_OTERM263                                                                                                                                                                                 ; 0.557             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|rdaddress[4]                                                                                                                                                                              ; 0.542             ;
; _122MHz                                                                                                                                                                           ; cdc_sync:Tx_I|q1[2]                                                                                                                                                                                          ; 0.541             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|X[5][11]                                                                                                                                                                              ; 0.533             ;
; _122MHz                                                                                                                                                                           ; DAC_ALC~reg0                                                                                                                                                                                                 ; 0.528             ;
; _122MHz                                                                                                                                                                           ; cdc_sync:Tx_I|q1[4]                                                                                                                                                                                          ; 0.515             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|Y[2][12]                                                                                                                                                                              ; 0.509             ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[10]                                                                              ; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|ram_block11a20~porta_address_reg0                                                          ; 0.502             ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[11]                                                                              ; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|ram_block11a20~porta_address_reg0                                                          ; 0.502             ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|wrptr_g[9]                                                                               ; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|ram_block11a20~porta_address_reg0                                                          ; 0.502             ;
; _122MHz                                                                                                                                                                           ; cicint:cic_Q|section_out7[0]                                                                                                                                                                                 ; 0.502             ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[0] ; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a24~portb_address_reg0 ; 0.500             ;
; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[0] ; receiver:MDC[2].receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a24~porta_address_reg0 ; 0.499             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|Y[0][5]                                                                                                                                                                               ; 0.496             ;
; _122MHz                                                                                                                                                                           ; cicint:cic_I|section_out9[0]                                                                                                                                                                                 ; 0.496             ;
; _122MHz                                                                                                                                                                           ; cdc_sync:Tx_I|sigb[4]                                                                                                                                                                                        ; 0.495             ;
; _122MHz                                                                                                                                                                           ; cpl_cordic:cordic_inst|X[4][8]                                                                                                                                                                               ; 0.494             ;
; _122MHz                                                                                                                                                                           ; cicint:cic_I|section_out6[10]                                                                                                                                                                                ; 0.491             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|send_more_ACK                                                                                                                                                                             ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|state_Tx.RESET                                                                                                                                                                            ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|erase_done_ACK                                                                                                                                                                            ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|state_Tx.METIS_DISCOVERY                                                                                                                                                                  ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|state_Tx.UDP                                                                                                                                                                              ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|state_Tx.SPECTRUM                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[36]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[20]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[32]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[16]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[28]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[44]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[34]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[24]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[40]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_IP[0]                                                                                                                                                                           ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_IP[12]                                                                                                                                                                          ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[38]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[22]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[18]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_IP[4]                                                                                                                                                                           ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[35]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[19]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[30]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[46]                                                                                                                                                                         ; 0.465             ;
; ping_reply                                                                                                                                                                        ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[26]                                                                                                                                                                         ; 0.465             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Dec 01 08:54:17 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Hermes -c Hermes
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C40Q240C8 for design "Hermes"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 43, clock division of 110, and phase shift of 0 degrees (0 ps) for PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 10, and phase shift of 0 degrees (0 ps) for PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 43, clock division of 35230, and phase shift of 0 degrees (0 ps) for PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[2] port
Info (15535): Implemented PLL "C10_PLL:PLL2_inst|altpll:altpll_component|C10_PLL_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 125, and phase shift of 0 degrees (0 ps) for C10_PLL:PLL2_inst|altpll:altpll_component|C10_PLL_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "C122_PLL:PLL_inst|altpll:altpll_component|C122_PLL_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1536, and phase shift of 0 degrees (0 ps) for C122_PLL:PLL_inst|altpll:altpll_component|C122_PLL_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 10, and phase shift of 0 degrees (0 ps) for PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2] port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C16Q240C8 is compatible
    Info (176445): Device EP3C25Q240C8 is compatible
Warning (169123): Ignored reserve pin assignment to SPI programming pin Data[1]/ASDO
Warning (169123): Ignored reserve pin assignment to SPI programming pin FLASH_nCE/nCSO
Warning (169123): Ignored reserve pin assignment to SPI programming pin DCLK
Warning (169123): Ignored reserve pin assignment to SPI programming pin Data[0]
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 119 total pins
    Info (169086): Pin SPI_SDI not assigned to an exact location on the device
Critical Warning (176598): PLL "C10_PLL:PLL2_inst|altpll:altpll_component|C10_PLL_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_89"
Critical Warning (176598): PLL "C122_PLL:PLL_inst|altpll:altpll_component|C122_PLL_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_150"
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_7gh1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe13|dffe14a* 
    Info (332165): Entity dcfifo_a9l1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_4f9:dffpipe13|dffe14a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_3f9:dffpipe10|dffe11a* 
    Info (332165): Entity dcfifo_atj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_1f9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_0f9:dffpipe14|dffe15a* 
    Info (332165): Entity dcfifo_nhk1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ve9:dffpipe19|dffe20a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_te9:dffpipe15|dffe16a* 
Info (332104): Reading SDC File: 'Hermes.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {PLL_clocks_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[0]} {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {PLL_clocks_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[1]} {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {PLL_clocks_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -duty_cycle 50.00 -name {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]} {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {PLL_IF_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 110 -multiply_by 43 -duty_cycle 50.00 -name {PLL_IF_inst|altpll_component|auto_generated|pll1|clk[0]} {PLL_IF_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {PLL_IF_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -duty_cycle 50.00 -name {PLL_IF_inst|altpll_component|auto_generated|pll1|clk[1]} {PLL_IF_inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {PLL_IF_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 35230 -multiply_by 43 -duty_cycle 50.00 -name {PLL_IF_inst|altpll_component|auto_generated|pll1|clk[2]} {PLL_IF_inst|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {PLL2_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -duty_cycle 50.00 -name {PLL2_inst|altpll_component|auto_generated|pll1|clk[0]} {PLL2_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 1536 -duty_cycle 50.00 -name {PLL_inst|altpll_component|auto_generated|pll1|clk[0]} {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PHY_RX_CLOCK}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PHY_RX_CLOCK}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PHY_RX_CLOCK}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PHY_RX_CLOCK}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PHY_RX_CLOCK}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PHY_RX_CLOCK}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PHY_RX_CLOCK}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PHY_RX_CLOCK}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {PHY_RX_CLOCK}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {PHY_RX_CLOCK}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {PHY_RX_CLOCK}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {PHY_RX_CLOCK}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {PHY_RX_CLOCK}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {PHY_RX_CLOCK}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {PHY_RX_CLOCK}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {PHY_RX_CLOCK}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 18 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    8.138      _122MHz
    Info (332111):   41.666 Attenuator:Attenuator_inst|clk_2
    Info (332111):   40.000    CLK_25MHZ
    Info (332111):  325.520 Hermes_clk_lrclk_gen:clrgen|BCLK
    Info (332111):    8.138 LTC2208_122MHz
    Info (332111):  100.000    OSC_10MHZ
    Info (332111):    8.000   PHY_CLK125
    Info (332111):   40.000 PHY_RX_CLOCK
    Info (332111): 12500.000 PLL2_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):  400.000 PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   40.000 PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   80.000 PLL_clocks_inst|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):   20.818 PLL_IF_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   81.380 PLL_IF_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332111): 6667.482 PLL_IF_inst|altpll_component|auto_generated|pll1|clk[2]
    Info (332111): 12499.968 PLL_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   80.000 Rx_MAC:Rx_MAC_inst|PHY_100T_state
    Info (332111): 1302.083       spc[1]
Info (176353): Automatically promoted node C10_PLL:PLL2_inst|altpll:altpll_component|C10_PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node C122_PLL:PLL_inst|altpll:altpll_component|C122_PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node LTC2208_122MHz~input (placed in PIN 152 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176352): Promoted node PHY_CLK125~input (placed in PIN 149 (CLK7, DIFFCLK_3n))
    Info (176354): Promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info (176353): Automatically promoted node PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C3 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node PHY_RX_CLOCK~input (placed in PIN 31 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node Rx_MAC:Rx_MAC_inst|PHY_100T_state 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Rx_MAC:Rx_MAC_inst|PHY_100T_state
        Info (176357): Destination node Rx_MAC:Rx_MAC_inst|PHY_output[0]
        Info (176357): Destination node Rx_MAC:Rx_MAC_inst|PHY_output[2]
        Info (176357): Destination node Rx_MAC:Rx_MAC_inst|PHY_output[3]
        Info (176357): Destination node Rx_MAC:Rx_MAC_inst|PHY_output[4]
        Info (176357): Destination node Rx_MAC:Rx_MAC_inst|PHY_output[5]
        Info (176357): Destination node Rx_MAC:Rx_MAC_inst|PHY_output[6]
        Info (176357): Destination node Rx_MAC:Rx_MAC_inst|PHY_output[1]
        Info (176357): Destination node Rx_MAC:Rx_MAC_inst|PHY_output[7]
        Info (176357): Destination node Rx_MAC:Rx_MAC_inst|PHY_output[32]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Hermes_clk_lrclk_gen:clrgen|BCLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Hermes_clk_lrclk_gen:clrgen|BCLK~0
        Info (176357): Destination node I2S_rcv:MIC|bc0
        Info (176357): Destination node CBCLK~output
Info (176353): Automatically promoted node spc[1] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node spc[1]~0
Info (176353): Automatically promoted node Attenuator:Attenuator_inst|clk_2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Attenuator:Attenuator_inst|clk_2~0
Info (176353): Automatically promoted node Rx_MAC:Rx_MAC_inst|run 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|address_reg_b[0]
        Info (176357): Destination node SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_atj1:auto_generated|altsyncram_vj31:fifo_ram|address_reg_b[1]
        Info (176357): Destination node Tx_MAC:Tx_MAC_inst|always1~0
        Info (176357): Destination node Tx_MAC:Tx_MAC_inst|Add40~0
        Info (176357): Destination node Tx_MAC:Tx_MAC_inst|Selector172~139
        Info (176357): Destination node Tx_MAC:Tx_MAC_inst|Add40~1
        Info (176357): Destination node Tx_MAC:Tx_MAC_inst|Add40~2
        Info (176357): Destination node Tx_MAC:Tx_MAC_inst|spec_seq_number[11]~106
        Info (176357): Destination node Tx_MAC:Tx_MAC_inst|sequence_number[11]~106
Info (176353): Automatically promoted node comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|address_reg_b[0]
Info (176353): Automatically promoted node comb~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node IF_SYNC_state~9 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FIFO:RXF|usedw[8]
        Info (176357): Destination node FIFO:RXF|usedw[9]
        Info (176357): Destination node FIFO:RXF|usedw[10]
        Info (176357): Destination node FIFO:RXF|usedw[11]
        Info (176357): Destination node FIFO:RXF|usedw[2]
        Info (176357): Destination node FIFO:RXF|usedw[3]
        Info (176357): Destination node FIFO:RXF|usedw[4]
        Info (176357): Destination node FIFO:RXF|usedw[5]
        Info (176357): Destination node FIFO:RXF|usedw[6]
        Info (176357): Destination node FIFO:RXF|usedw[7]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176218): Packed 382 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 382 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVCMOS.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 17 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 12 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  2 pins available
Warning (15064): PLL "PLL_IF:PLL_IF_inst|altpll:altpll_component|PLL_IF_altpll:auto_generated|pll1" output port clk[1] feeds output pin "CMCLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15056): PLL "PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1" input clock inclk[0] may have reduced jitter performance because it is fed by a non-dedicated input
    Info (15024): Input port INCLK[0] of node "PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1" is driven by PHY_CLK125~inputclkctrl which is OUTCLK output port of Clock control block type node PHY_CLK125~inputclkctrl
Warning (15064): PLL "PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1" output port clk[1] feeds output pin "ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK_OBUF" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "PLL_clocks:PLL_clocks_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1" output port clk[1] feeds output pin "PHY_TX_CLOCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:33
Info (171121): Fitter preparation operations ending: elapsed time is 00:01:36
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:44
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:19:42
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 51 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:07:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 34% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 45% of the available device resources in the region that extends from location X34_Y22 to location X44_Y32
Info (170194): Fitter routing operations ending: elapsed time is 00:16:17
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 uses I/O standard 3.3-V LVCMOS at 24
Warning (169177): 44 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SPI_SDI uses I/O standard 3.3-V LVCMOS at 32
    Info (169178): Pin IO2 uses I/O standard 3.3-V LVCMOS at 46
    Info (169178): Pin PHY_INT_N uses I/O standard 3.3-V LVCMOS at 55
    Info (169178): Pin CLK_25MHZ uses I/O standard 3.3-V LVCMOS at 33
    Info (169178): Pin MODE2 uses I/O standard 3.3-V LVCMOS at 110
    Info (169178): Pin ANT_TUNE uses I/O standard 3.3-V LVCMOS at 94
    Info (169178): Pin PHY_MDIO uses I/O standard 3.3-V LVCMOS at 52
    Info (169178): Pin LTC2208_122MHz uses I/O standard 3.3-V LVCMOS at 152
    Info (169178): Pin PHY_CLK125 uses I/O standard 3.3-V LVCMOS at 149
    Info (169178): Pin OSC_10MHZ uses I/O standard 3.3-V LVCMOS at 89
    Info (169178): Pin _122MHz uses I/O standard 3.3-V LVCMOS at 150
    Info (169178): Pin RX_DV uses I/O standard 3.3-V LVCMOS at 113
    Info (169178): Pin PHY_RX_CLOCK uses I/O standard 3.3-V LVCMOS at 31
    Info (169178): Pin SO uses I/O standard 3.3-V LVCMOS at 70
    Info (169178): Pin PHY_RX[0] uses I/O standard 3.3-V LVCMOS at 6
    Info (169178): Pin PHY_RX[2] uses I/O standard 3.3-V LVCMOS at 18
    Info (169178): Pin PHY_RX[3] uses I/O standard 3.3-V LVCMOS at 21
    Info (169178): Pin PHY_RX[1] uses I/O standard 3.3-V LVCMOS at 13
    Info (169178): Pin IO8 uses I/O standard 3.3-V LVCMOS at 126
    Info (169178): Pin OVERFLOW uses I/O standard 3.3-V LVCMOS at 146
    Info (169178): Pin IO4 uses I/O standard 3.3-V LVCMOS at 88
    Info (169178): Pin IO5 uses I/O standard 3.3-V LVCMOS at 99
    Info (169178): Pin IO6 uses I/O standard 3.3-V LVCMOS at 100
    Info (169178): Pin INA[0] uses I/O standard 3.3-V LVCMOS at 187
    Info (169178): Pin INA[4] uses I/O standard 3.3-V LVCMOS at 183
    Info (169178): Pin INA[12] uses I/O standard 3.3-V LVCMOS at 162
    Info (169178): Pin INA[8] uses I/O standard 3.3-V LVCMOS at 171
    Info (169178): Pin INA[5] uses I/O standard 3.3-V LVCMOS at 177
    Info (169178): Pin INA[13] uses I/O standard 3.3-V LVCMOS at 161
    Info (169178): Pin INA[1] uses I/O standard 3.3-V LVCMOS at 186
    Info (169178): Pin INA[9] uses I/O standard 3.3-V LVCMOS at 169
    Info (169178): Pin INA[6] uses I/O standard 3.3-V LVCMOS at 176
    Info (169178): Pin INA[14] uses I/O standard 3.3-V LVCMOS at 160
    Info (169178): Pin INA[2] uses I/O standard 3.3-V LVCMOS at 185
    Info (169178): Pin INA[10] uses I/O standard 3.3-V LVCMOS at 166
    Info (169178): Pin INA[7] uses I/O standard 3.3-V LVCMOS at 173
    Info (169178): Pin INA[15] uses I/O standard 3.3-V LVCMOS at 159
    Info (169178): Pin INA[3] uses I/O standard 3.3-V LVCMOS at 184
    Info (169178): Pin INA[11] uses I/O standard 3.3-V LVCMOS at 164
    Info (169178): Pin ADCMISO uses I/O standard 3.3-V LVCMOS at 57
    Info (169178): Pin PTT uses I/O standard 3.3-V LVCMOS at 98
    Info (169178): Pin KEY_DASH uses I/O standard 3.3-V LVCMOS at 73
    Info (169178): Pin KEY_DOT uses I/O standard 3.3-V LVCMOS at 76
    Info (169178): Pin CDOUT uses I/O standard 3.3-V LVCMOS at 235
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 uses I/O standard 3.3-V LVCMOS at 24
Info: Quartus II 32-bit Fitter was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 944 megabytes
    Info: Processing ended: Sat Dec 01 09:34:20 2012
    Info: Elapsed time: 00:40:03
    Info: Total CPU time (on all processors): 00:39:49


