--- verilog_synth
+++ uhdm_synth
@@ -1,6 +1,6 @@
 /* Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC) */
-(* top =  1  *)
 (* src = "dut.sv:1.1-42.10" *)
+(* top =  1  *)
 module scope_task(k, x, y);
 (* src = "dut.sv:1.31-1.32" *)
 input [3:0] k;
@@ -11,410 +11,14 @@
 (* src = "dut.sv:1.55-1.56" *)
 output [15:0] y;
 wire [15:0] y;
-wire _000_;
-wire _001_;
-wire _002_;
-wire _003_;
-wire _004_;
-wire _005_;
-wire _006_;
-wire _007_;
-wire _008_;
-wire _009_;
-wire _010_;
-wire _011_;
-wire _012_;
-wire _013_;
-wire _014_;
-wire _015_;
-wire _016_;
-wire _017_;
-wire _018_;
-wire _019_;
-wire _020_;
-wire _021_;
-wire _022_;
-wire _023_;
-wire _024_;
-wire _025_;
-wire _026_;
-wire _027_;
-wire _028_;
-wire _029_;
-wire _030_;
-wire _031_;
-wire _032_;
-wire _033_;
-wire _034_;
-wire _035_;
-wire _036_;
-wire _037_;
-wire _038_;
-wire _039_;
-wire _040_;
-wire _041_;
-wire _042_;
-wire _043_;
-wire _044_;
-wire _045_;
-wire _046_;
-wire _047_;
-wire _048_;
-wire _049_;
-wire _050_;
-wire _051_;
-(* nosync = 32'd1 *)
-(* src = "dut.sv:4.21-4.22" *)
-wire [3:0] \task_01$func$dut.sv:36$1.a ;
-(* nosync = 32'd1 *)
-(* src = "dut.sv:5.23-5.29" *)
-wire [15:0] \task_01$func$dut.sv:36$1.result ;
-(* nosync = 32'd1 *)
-(* src = "dut.sv:6.20-6.24" *)
-wire [15:0] \task_01$func$dut.sv:36$1.temp ;
-(* nosync = 32'd1 *)
-(* src = "dut.sv:15.21-15.22" *)
-wire [3:0] \task_02$func$dut.sv:39$2.a ;
-(* src = "dut.sv:18.24-18.25" *)
-wire [15:0] \task_02$func$dut.sv:39$2.foo.x ;
-(* src = "dut.sv:18.27-18.28" *)
-wire [15:0] \task_02$func$dut.sv:39$2.foo.z ;
-(* nosync = 32'd1 *)
-(* src = "dut.sv:16.23-16.29" *)
-wire [15:0] \task_02$func$dut.sv:39$2.result ;
-wire [9:0] temp1;
+(* \reg  = 32'd1 *)
+(* src = "dut.sv:29.16-29.21" *)
+wire [15:0] temp1;
+(* \reg  = 32'd1 *)
 (* src = "dut.sv:29.23-29.28" *)
 wire [15:0] temp2;
-\$_NOT_  _052_ (
-.A(k[0]),
-.Y(y[0])
-);
-\$_NOT_  _053_ (
-.A(k[1]),
-.Y(y[1])
-);
-\$_ORNOT_  _054_ (
-.A(k[0]),
-.B(k[1]),
-.Y(_000_)
-);
-\$_ANDNOT_  _055_ (
-.A(k[0]),
-.B(k[1]),
-.Y(_001_)
-);
-\$_ORNOT_  _056_ (
-.A(_001_),
-.B(_000_),
-.Y(x[1])
-);
-\$_NOT_  _057_ (
-.A(k[2]),
-.Y(_002_)
-);
-\$_OR_  _058_ (
-.A(k[1]),
-.B(k[0]),
-.Y(_003_)
-);
-\$_XOR_  _059_ (
-.A(_003_),
-.B(_002_),
-.Y(x[2])
-);
-\$_NOT_  _060_ (
-.A(k[3]),
-.Y(_004_)
-);
-\$_XOR_  _061_ (
-.A(_001_),
-.B(k[2]),
-.Y(_005_)
-);
-\$_NAND_  _062_ (
-.A(k[1]),
-.B(k[0]),
-.Y(_006_)
-);
-\$_ANDNOT_  _063_ (
-.A(k[2]),
-.B(_003_),
-.Y(_007_)
-);
-\$_ANDNOT_  _064_ (
-.A(_006_),
-.B(_007_),
-.Y(_008_)
-);
-\$_XNOR_  _065_ (
-.A(_008_),
-.B(_005_),
-.Y(_009_)
-);
-\$_XOR_  _066_ (
-.A(_009_),
-.B(_004_),
-.Y(x[3])
-);
-\$_XOR_  _067_ (
-.A(k[1]),
-.B(k[0]),
-.Y(_010_)
-);
-\$_ANDNOT_  _068_ (
-.A(k[2]),
-.B(_010_),
-.Y(_011_)
-);
-\$_ANDNOT_  _069_ (
-.A(_000_),
-.B(_011_),
-.Y(_012_)
-);
-\$_XNOR_  _070_ (
-.A(_012_),
-.B(_010_),
-.Y(_013_)
-);
-\$_XOR_  _071_ (
-.A(_013_),
-.B(k[3]),
-.Y(_014_)
-);
-\$_XOR_  _072_ (
-.A(_010_),
-.B(_002_),
-.Y(_015_)
-);
-\$_ORNOT_  _073_ (
-.A(k[1]),
-.B(k[0]),
-.Y(_016_)
-);
-\$_ANDNOT_  _074_ (
-.A(k[2]),
-.B(_001_),
-.Y(_017_)
-);
-\$_ANDNOT_  _075_ (
-.A(_016_),
-.B(_017_),
-.Y(_018_)
-);
-\$_ORNOT_  _076_ (
-.A(_018_),
-.B(_015_),
-.Y(_019_)
-);
-\$_XOR_  _077_ (
-.A(_018_),
-.B(_015_),
-.Y(_020_)
-);
-\$_ANDNOT_  _078_ (
-.A(k[3]),
-.B(_020_),
-.Y(_021_)
-);
-\$_ANDNOT_  _079_ (
-.A(_019_),
-.B(_021_),
-.Y(_022_)
-);
-\$_XOR_  _080_ (
-.A(_022_),
-.B(_014_),
-.Y(_023_)
-);
-\$_XOR_  _081_ (
-.A(_020_),
-.B(k[3]),
-.Y(_024_)
-);
-\$_OR_  _082_ (
-.A(_008_),
-.B(_005_),
-.Y(_025_)
-);
-\$_ANDNOT_  _083_ (
-.A(k[3]),
-.B(_009_),
-.Y(_026_)
-);
-\$_ANDNOT_  _084_ (
-.A(_025_),
-.B(_026_),
-.Y(_027_)
-);
-\$_OR_  _085_ (
-.A(_027_),
-.B(_024_),
-.Y(_028_)
-);
-\$_XNOR_  _086_ (
-.A(_028_),
-.B(_023_),
-.Y(x[5])
-);
-\$_XNOR_  _087_ (
-.A(k[2]),
-.B(k[1]),
-.Y(_029_)
-);
-\$_XOR_  _088_ (
-.A(_029_),
-.B(_001_),
-.Y(_030_)
-);
-\$_OR_  _089_ (
-.A(_012_),
-.B(_010_),
-.Y(_031_)
-);
-\$_ANDNOT_  _090_ (
-.A(k[3]),
-.B(_013_),
-.Y(_032_)
-);
-\$_ANDNOT_  _091_ (
-.A(_031_),
-.B(_032_),
-.Y(_033_)
-);
-\$_XNOR_  _092_ (
-.A(_033_),
-.B(_030_),
-.Y(_034_)
-);
-\$_OR_  _093_ (
-.A(_022_),
-.B(_014_),
-.Y(_035_)
-);
-\$_ANDNOT_  _094_ (
-.A(_023_),
-.B(_028_),
-.Y(_036_)
-);
-\$_ORNOT_  _095_ (
-.A(_036_),
-.B(_035_),
-.Y(_037_)
-);
-\$_XNOR_  _096_ (
-.A(_037_),
-.B(_034_),
-.Y(x[6])
-);
-\$_AND_  _097_ (
-.A(k[2]),
-.B(k[1]),
-.Y(_038_)
-);
-\$_XOR_  _098_ (
-.A(_038_),
-.B(_004_),
-.Y(_039_)
-);
-\$_ANDNOT_  _099_ (
-.A(_001_),
-.B(_029_),
-.Y(_040_)
-);
-\$_XOR_  _100_ (
-.A(_040_),
-.B(_039_),
-.Y(_041_)
-);
-\$_OR_  _101_ (
-.A(_033_),
-.B(_030_),
-.Y(_042_)
-);
-\$_ANDNOT_  _102_ (
-.A(_037_),
-.B(_034_),
-.Y(_043_)
-);
-\$_ANDNOT_  _103_ (
-.A(_042_),
-.B(_043_),
-.Y(_044_)
-);
-\$_XOR_  _104_ (
-.A(_044_),
-.B(_041_),
-.Y(x[7])
-);
-\$_ANDNOT_  _105_ (
-.A(_038_),
-.B(_004_),
-.Y(_045_)
-);
-\$_ORNOT_  _106_ (
-.A(_039_),
-.B(_040_),
-.Y(_046_)
-);
-\$_NOR_  _107_ (
-.A(_042_),
-.B(_041_),
-.Y(_047_)
-);
-\$_ANDNOT_  _108_ (
-.A(_046_),
-.B(_047_),
-.Y(_048_)
-);
-\$_OR_  _109_ (
-.A(_041_),
-.B(_034_),
-.Y(_049_)
-);
-\$_ANDNOT_  _110_ (
-.A(_037_),
-.B(_049_),
-.Y(_050_)
-);
-\$_ANDNOT_  _111_ (
-.A(_048_),
-.B(_050_),
-.Y(_051_)
-);
-\$_XNOR_  _112_ (
-.A(_051_),
-.B(_045_),
-.Y(x[8])
-);
-\$_XOR_  _113_ (
-.A(_027_),
-.B(_024_),
-.Y(x[4])
-);
-\$_XOR_  _114_ (
-.A(k[3]),
-.B(k[2]),
-.Y(y[3])
-);
-\$_ANDNOT_  _115_ (
-.A(_045_),
-.B(_051_),
-.Y(x[9])
-);
-\$_NOR_  _116_ (
-.A(k[3]),
-.B(k[2]),
-.Y(y[4])
-);
-assign \task_01$func$dut.sv:36$1.a  = 4'hx;
-assign \task_01$func$dut.sv:36$1.result  = 16'hxxxx;
-assign \task_01$func$dut.sv:36$1.temp  = 16'hxxxx;
-assign \task_02$func$dut.sv:39$2.a  = 4'hx;
-assign \task_02$func$dut.sv:39$2.foo.x  = 16'h0000;
-assign \task_02$func$dut.sv:39$2.foo.z  = { 11'h7fd, y[4:3], k[2], y[1:0] };
-assign \task_02$func$dut.sv:39$2.result  = 16'hxxxx;
-assign temp1 = { x[9:1], k[0] };
-assign temp2 = { 11'h7fd, y[4:3], k[2], y[1:0] };
-assign { x[15:10], x[0] } = { 6'h00, k[0] };
-assign { y[15:5], y[2] } = { 11'h7fd, k[2] };
+assign temp1 = 16'hxxxx;
+assign temp2 = 16'hxxxx;
+assign x = 16'hxxxx;
+assign y = 16'hxxxx;
 endmodule
