# projeto-residencia-fpga-medidor-de-nivel-liquido
Sistema autom√°tico de bombeamento d'√°gua desenvolvido com FPGA e linguagem de descri√ß√£o de hardware Verilog.

# üíß Controlador Autom√°tico de Reservat√≥rio em FPGA

![Verilog](https://img.shields.io/badge/Language-Verilog-blue)
![FPGA](https://img.shields.io/badge/Hardware-Lattice%20ECP5-orange)
![License](https://img.shields.io/badge/License-MIT-green)

Este projeto implementa um sistema de controle autom√°tico para dois reservat√≥rios de √°gua (Cisterna e Caixa Superior) utilizando uma FPGA. O sistema monitora n√≠veis de √°gua atrav√©s de sensores, exibe o status em displays de 7 segmentos e controla uma bomba d'√°gua de forma aut√¥noma utilizando uma M√°quina de Estados Finitos (FSM) do tipo Moore.

## üì∏ Demonstra√ß√£o

![Foto do Projeto](https://via.placeholder.com/600x400?text=Insira+Foto+ou+GIF+da+Placa+Aqui)

## üìã Funcionalidades

* **Monitoramento de N√≠vel:** Leitura de 5 n√≠veis de √°gua (0%, 25%, 50%, 75%, 100%) para dois reservat√≥rios independentes.
* **Controle Inteligente (Histerese):** Evita o acionamento intermitente da bomba ("bouncing"). A bomba liga quando a caixa superior est√° vazia e a inferior est√° cheia e desliga quando a caixa superior atinge 75% ou quando a caixa inferior estiver seca.
* **Prote√ß√£o:** Impede o acionamento da bomba se a cisterna (caixa inferior) n√£o tiver √°gua suficiente (prote√ß√£o contra marcha a seco).
* **Feedback Visual:**
    * **Displays 7-Seg:** Mostram o n√≠vel num√©rico atual (0 a 4) de cada caixa.
    * **LEDs de Status:** Indicam se a bomba est√° ligada (Verde).
* **L√≥gica de Sensor Invertida:** O sistema √© projetado para sensores que operam em n√≠vel baixo ativo (0 = √Ågua Presente / 1 = Sem √Ågua).

## üõ†Ô∏è Hardware e Ferramentas

* **Placa FPGA:** Colorlight-i9 (Lattice ECP5 - LFE5U-25F)
* **Sensores de N√≠vel (Customizados):**
    * Circuitos desenvolvidos manualmente utilizando componentes discretos: **Transistores (BJT), Resistores e LEDs**.
    * **Funcionamento:** Utilizam a condutividade da √°gua para saturar o transistor, enviando n√≠vel l√≥gico '0' para a FPGA e acendendo o LED correspondente para verifica√ß√£o visual imediata.
* **Linguagem:** Verilog (IEEE 1364).
* **Toolchain (Open Source):**
    * Yosys (S√≠ntese)
    * Nextpnr (Place & Route)
    * openFPGALoader (Grava√ß√£o)

## ‚öôÔ∏è Arquitetura da FSM

O n√∫cleo do projeto √© uma M√°quina de Estados (Moore) com 3 estados principais:

1.  **S_VAZIA (Idle/Prote√ß√£o):**
    * Estado inicial ou de espera.
    * V√°lvula aberta.
    * Aguardando que a Cisterna (Inferior) tenha n√≠vel suficiente (100%) para permitir opera√ß√£o.
    * **Transi√ß√£o:** Se a Caixa Superior ficar **totalmente cheia** (N√≠vel 100%), vai para `CHEIA`.
2.  **S_CHEIA (Pronto/Monitorando):**
    * A Cisterna inferior est√° cheia.
    * A v√°lvula de entrada d'√°gua √© fechada.
    * **Transi√ß√£o:** Se a Caixa Superior ficar **totalmente vazia** (N√≠vel 0% seco), vai para `S_ESVAZIANDO`.
3.  **S_ESVAZIANDO (Bombeando):**
    * A bomba √© ligada (LED Verde).
    * A v√°lvula de entrada d'√°gua √© aberta.
    * **Transi√ß√£o:** A bomba permanece ligada at√© que a Caixa Superior atinja **75%** OU se a Cisterna ficar **vazia** (< 25%).

## üîå Pinagem (Exemplo Colorlight-i9)

| Sinal | Descri√ß√£o | Pino (Exemplo) | IO Type |
| :--- | :--- | :--- | :--- |
| `clk` | Clock (25MHz) | P3 | LVCMOS33 |
| `sensores_inf[0..4]` | Sensores Cisterna | P2 Header | Pull-up |
| `sensores_sup[0..4]` | Sensores Superior | P3 Header | Pull-up |
| `bomba` | Rel√© da Bomba | H18 | Output |
| `led_verde` | Indicador Bomba ON | G16 | Output |
| `display_inf` | 7-Seg Cisterna | P5 Header | Output |

*(Consulte o arquivo `.lpf` para a pinagem completa e exata)*

## üöÄ Como Executar

### Pr√©-requisitos
Instale o [OSS CAD Suite](https://github.com/YosysHQ/oss-cad-suite-build) para ter acesso a todas as ferramentas necess√°rias.

### Compila√ß√£o e Grava√ß√£o

1.  **Sintetizar e Criar Bitstream:**
    ```bash
    yosys -p "synth_ecp5 -top controlador_caixa_dagua -json hardware.json" controlador_caixa_dagua.v decodificador_nivel.v
    nextpnr-ecp5 --25k --package CABGA381 --json hardware.json --textcfg hardware.config --lpf pinout.lpf
    ecppack hardware.config hardware.bit
    ```

2.  **Gravar na Mem√≥ria Flash (Persistente):**
    ```bash
    openFPGALoader -b colorlight-i9 -f hardware.bit
    ```

## üìÇ Estrutura do Reposit√≥rio

* `controlador_caixa_dagua.v`: M√≥dulo principal contendo a FSM.
* `decodificador_nivel.v`: M√≥dulo auxiliar para convers√£o Sensor -> Display.
* `pinout.lpf`: Arquivo de restri√ß√µes de pinos (Lattice Preference File).

---
*Desenvolvido por Manoel Felipe, Paulo Gabriel e Yuri Gomes.*
