## Pipeline da arquitetura MIPS
##### RISC x CISC

3 implementações:

|Implementação||Ciclo de clock(CPI)|Tempo para 100 instruções|
|------------------|-|--------------------|------------------|
|Monociclo|1 unico ciclo p/ todas as etapas|45ns(1)|4500ns|
|Multiciclo|vários ciclos, 1 por etapa|10ns(4,2)|4200ns|
|Pipeline|vários ciclos, 1 por etapa, etapas sobrepostas|10ns(1)|100*10+(5-1)*10 = 1040ns|


Etapas para execução de uma instrução

1. Busca
2. Decodifica e busca operandos
3. Executa
4. Acessa Memória
5. Escreve de volta no banco de registradores

<!--stackedit_data:
eyJoaXN0b3J5IjpbMjAyOTA3MzYxNSwtMTAwNzk0NDgyMF19
-->