#Substrate Graph
# noVertices
40
# noArcs
128
# Vertices: id availableCpu routingCapacity isCenter
0 487 487 1
1 386 386 1
2 125 125 0
3 450 450 1
4 387 387 1
5 561 561 1
6 150 150 0
7 586 586 1
8 279 279 1
9 274 274 0
10 100 100 0
11 280 280 1
12 100 100 0
13 279 279 1
14 337 337 1
15 150 150 0
16 336 336 0
17 125 125 0
18 125 125 0
19 100 100 0
20 150 150 0
21 243 243 1
22 780 780 1
23 574 574 1
24 150 150 0
25 693 693 1
26 418 418 1
27 150 150 0
28 605 605 1
29 150 150 0
30 212 212 0
31 400 400 1
32 500 500 1
33 125 125 0
34 605 605 1
35 125 125 0
36 150 150 0
37 279 279 1
38 150 150 0
39 150 150 0
# Arcs: idS idT delay bandwidth
3 4 2 125
3 5 7 125
3 6 2 75
3 7 7 125
9 10 1 50
9 11 6 112
9 5 6 112
13 8 1 93
13 7 1 93
13 1 1 93
14 15 2 75
14 16 1 112
14 17 2 75
14 18 1 75
18 19 2 50
18 14 1 75
20 7 1 75
20 1 1 75
15 14 2 75
15 21 2 75
16 0 2 112
16 14 1 112
16 22 2 112
8 7 1 93
8 13 1 93
8 1 1 93
24 7 2 75
24 25 8 75
25 26 11 125
25 27 3 75
25 28 1 156
25 24 8 75
25 22 13 187
25 29 1 75
12 10 1 50
12 30 1 50
10 9 1 50
10 12 1 50
33 17 43 50
33 21 44 75
35 4 3 75
35 30 1 50
30 35 1 50
30 4 3 112
30 12 1 50
11 5 1 93
11 9 6 112
11 36 1 75
5 11 1 93
5 3 7 125
5 9 6 112
5 28 8 156
5 36 1 75
28 26 11 125
28 5 8 156
28 37 11 93
28 25 1 156
28 29 1 75
29 25 1 75
29 28 1 75
4 35 3 75
4 30 3 112
4 6 1 75
4 3 2 125
6 4 1 75
6 3 2 75
2 19 1 50
2 23 1 75
19 2 1 50
19 18 2 50
26 37 1 93
26 38 1 75
26 25 11 125
26 28 11 125
37 26 1 93
37 34 2 93
37 28 11 93
36 11 1 75
36 5 1 75
21 33 44 75
21 15 2 75
21 23 2 93
31 32 4 125
31 39 4 75
31 34 1 125
31 27 11 75
34 37 2 93
34 38 2 75
34 31 1 125
34 22 4 156
34 23 4 156
27 31 11 75
27 25 3 75
22 0 1 125
22 32 1 125
22 39 1 75
22 16 2 112
22 25 13 187
22 34 4 156
32 0 1 125
32 31 4 125
32 23 1 125
32 22 1 125
39 31 4 75
39 22 1 75
38 26 1 75
38 34 2 75
17 33 43 50
17 14 2 75
23 0 1 125
23 32 1 125
23 2 1 75
23 34 4 156
23 21 2 93
0 32 1 125
0 16 2 112
0 23 1 125
0 22 1 125
7 3 7 125
7 8 1 93
7 13 1 93
7 24 2 75
7 1 1 125
7 20 1 75
1 8 1 93
1 13 1 93
1 7 1 125
1 20 1 75
