---
layout: default
---

# RISC-V 双周简报 (2018-04-27)

要点新闻：

## RV新闻

### ISCA图灵讲座：计算机体系结构的新黄金时代

John L. Hennessy and David A. Patterson将在ISCA 2018上举办图灵讲座，题目是《A New Golden Age for Computer Architecture:Domain-Specific Hardware/Software Co-Design, Enhanced Security, Open Instruction Sets, and Agile Chip Development》。

在预告中，提到了以下几个关键领域来界定这个新时代。

1. 面向高层次和特定领域的语言的软硬件协同设计(Hardware/Software Co-Design for High-Level and Domain-Specific Languages)
1. 增强的安全性(Enhancing Security)
1. 免费和开放的架构及其开源实现(Free and Open Architectures and Open-Source Implementations)
    1. 许多人可以同时利用RISC-V进行创新(Many people in many organizations can innovate simultaneously using RISC-V.)
    1. 指令集架构是模块化和可扩展的(The ISA is designed for modularity and extensions)
    1. 这个现代化的指令集是面向所有应用的，上至云端服务器，下至移动和物联网设备(It comes with a complete software stack, including compilers, operating systems, and debuggers, which are open source and thus also modifiable)
    1. 其包含完整的软件生态：包括编译器、操作系统以及调试器，而且是开源且可被修改的(This modern ISA is designed to work for any application, from cloud-level servers down to mobile and IoT devices)
    1. RISC-V是由有100多个成员启动的基金会推动的，以保证其长期的稳定性和持续演进(RISC-V is driven by a 100-member foundation that ensures its long-term stability and evolution)
1. 敏捷芯片开发(Agile Chip Development)

Link: [http://iscaconf.org/isca2018/turing_lecture.html](http://iscaconf.org/isca2018/turing_lecture.html)

## 技术讨论

### 通过兼容测试并不代表无错（compliant is not validated）

在关于缓存操作指令的讨论中，Allen Baum解释了RISC-V兼容性测试的一些概念：

- 兼容并不代表无错：一个通过RISC-V兼容性测试的处理器可能仍然存在设计错误。清除设计错误是处理器设计者的工作，而不是兼容性测试的目的。
- 兼容测试是开源的：兼容性测试集将会是开放获取的。如果RISC-V指令中存在后门，一定有人能够发现。
- 兼容是针对某一种配置的：一个兼容测试必须确定处理器的指令集配置和兼容测试版本。在一个配置下通过兼容性测试并不保证兼容于另外一种配置。
- 兼容认证是可以被取消的：如果一个处理器被发现伪造了测试结果（声称兼容但是第三方重复兼容性测试确实败），基金会可以取消其兼容认证。
- 只有当一个处理器通过了兼容性测试却被发现和标准不兼容，基金会才需要处理，比如说修改兼容性测试集。
- 处理器可以随意添加自己的非标准指令扩展，只有实现的标准指令集部分通过兼容性测试，则仍然兼容于RISC-V指令集。

Allen Baum的[邮件](https://groups.google.com/a/groups.riscv.org/d/msg/isa-dev/4skJJjphi60/CVZyb0fqAwAJ)

## 代码更新
## 生态系统

### seL4在RISC-V上初步移植成功

seL4是在高可靠领域非常知名的微内核，整个系统通过形式验证，用数学证明保证其软件没有缺陷。

Data61在seL4 Version 9.0.1 Release中包含了RISC-V的移植，移植目前还很初步。

> Initial prototype RISC-V architecture port. This port currently only supports running in 64-bit mode without FPU or or multicore support on the Spike simulation platform. There is no verification for this platform.

- [seL4 Version 9.0.1 Release](https://docs.sel4.systems/sel4_release/seL4_9.0.1)
- [Data61 ports seL4 microkernel to RISC-V architecture](https://www.computerworld.com.au/article/640287/data61-ports-sel4-risc-v/)

## 实用资料
## 市场相关
## 行业视角
## 暴走事件
## 招聘简讯
## 暴走事件

### 五月

+ [8th RISC-V workshop](https://riscv.org/workshops/) 第八次RISC-V workshop将在5月7-10日在西班牙举办。

### 六月

+ [2nd CARRV](https://carrv.github.io/) 第二次CARRV workshop(Computer Architecture Research with RISC-V ) 将在6月2日和ISCA 2018共同举办。


## 招聘简讯

_CNRV提供为行业公司提供公益性质的一句话的招聘信息发布，若有任何体系结构、IC设计、软件开发的招聘信息，欢迎联系我们！_

----

整理编集: 宋威、黄柏玮、郭雄飞

----

**欢迎关注微信公众号CNRV，接收最新最时尚的RISC-V讯息！**

![CNRV微信公众号](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/cn/80x15.png" /></a><br />本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/">知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议</a>进行许可。

