###  一、实验预习报告

#### 1、实验相关知识简述

跑马灯是利用分频器、译码器和计数器将LED灯定时变换花样的电路。跑马灯实验相对来说有点复杂，需要利用模块化思想，将跑马灯功能分成译码器、分频器和计数器等几个小模块，最后在设计一个顶层模块一起调用即可。

#### 2、实验原理的预习情况

##### （1）实验电路设计原理及思路说明

本实验利用分频器、计数器和译码器，实现定时变换花样的跑马灯电路。该电路的输入/输出信号设计说明，参见表1

|          | 信号名称 | 喜好用途说明 |
| -------- | -------- | ------------ |
| 输入信号 | clk      | 时钟信号     |
|          | rst_n    | 复位信号     |
| 输出信号 | led[3:0] | led输出信号  |



#####  （2）实验电路原理图

根据电路功能要求设计的电路原理图如下图1所示。

![image-20200531115224663](%E6%A8%A1%E6%9D%BF.assets/image-20200531115224663.png)

#### 3、实验注意事项

实验过程中，在顶层模块调用其他模块时，需要注意模块和模块之间的端口要对应，否则会导致仿真失败。

### 二、实验报告

#### 1、实验目的与要求

（1）熟悉Vivado软件的使用方法。

（2）熟悉译码器、分频器和计数器的功能。

（3）掌握译码器、分频器和计数器的设计方法。

（4）掌握利用Vivado设计、仿真和测试硬件电路的方法。

#### 2、实验仪器或材料

（1）一台内存4GB以上，装有64位Windows操作系统和Vivado 2017.4以上版本软件的PC机。

（2） EG01实验板一个。

#### 3、实验原理

根据图1所示的电路原理和表1的输入输出说明，可知该电路的功能如表2所示。复位信号高电平有效。

| 输入 |       |        |        | 输出   |        |
| ---- | ----- | ------ | ------ | ------ | ------ |
| clk  | rst_n | led[0] | led[1] | led[2] | led[3] |
| 0    | 0     | 0      | 0      | 0      | 0      |
| 1    | 0     | 1      | 0      | 1      | 0      |
| 0    | 0     | 0      | 1      | 0      | 1      |
| 1    | 0     | 1      | 0      | 0      | 0      |
| 0    | 0     | 1      | 1      | 0      | 0      |
| 1    | 0     | 1      | 1      | 1      | 0      |
| 0    | 0     | 1      | 1      | 1      | 1      |
| 1    | 0     | 0      | 0      | 0      | 0      |
| 0    | 0     | 1      | 1      | 1      | 1      |



利用Verilog HDL描述该电路，设计代码如下：

**flow_led_top.v**

```verilog
module flow_led_top(
    input clk,
    input rst_n,
    output [3:0] led
    );

    wire clk_div;

    //调用分频器模块
    divider divider(
        .clk(clk),
        .rst_n(rst_n),
        .clk_div(clk_div)
    );
    
    //调用流水灯的控制模块
    flow_led flow_led(
        .clk(clk),
        .clk_div(clk_div),
        .led(led)
    );

endmodule
```



**divider.v**

```verilog
module divider(
    input wire clk,
    input wire rst_n,
    output reg clk_div
    );

    parameter NUM_DIV = 4;		//4分频
    integer cnt;                // 计数

    always @(posedge clk or posedge rst_n) begin
        if(rst_n) begin				//复位信号，高电平有效
            cnt = 0;
            clk_div <= 1'b0;
        end
        else if(cnt < NUM_DIV / 2 -1) begin
            cnt = cnt + 1;
            clk_div <= clk_div;
        end
        else begin
            cnt = 0;
            clk_div <= ~clk_div;
        end
    end
endmodule
```



**flow_led**

```verilog
module flow_led(
    input clk,
    input clk_div,
    output reg[3:0] led
    );

    //定义当前状态，下一个状态
    reg[10:0] current_state, next_state;

    //12种状态编码
    parameter s0 = 11'b00000000000,
            s1 = 11'b00000000001,
            s2 = 11'b00000000010,
            s3 = 11'b00000000100,
            s4 = 11'b00000001000,
            s5 = 11'b00000010000,
            s6 = 11'b00000100000,
            s7 = 11'b00001000000,
            s8 = 11'b00010000000,
            s9 = 11'b00100000000,
            s10 = 11'b01000000000,
            s11 = 11'b10000000000;

    always @(posedge clk) begin
        current_state <= next_state;
        case(current_state)
            s0: next_state <= s1;
            s1: next_state <= s2;
            s2: next_state <= s3;
            s3: next_state <= s4;
            s4: next_state <= s5;
            s5: next_state <= s6;
            s6: next_state <= s7;
            s7: next_state <= s8;
            s8: next_state <= s9;
            s9: next_state <= s10;
            s10: next_state <= s11;
            s11: next_state <= s0;
            default: next_state <=s0;
        endcase
    end

    always @(posedge clk) begin
        case(current_state)
            s0: led <= 4'b0101;
            s1: led <= 4'b1010;
            s2: led <= 4'b0001;
            s3: led <= 4'b0011;
            s4: led <= 4'b0111;
            s5: led <= 4'b1111;
            s6: led <= 4'b1110;
            s7: led <= 4'b1100;
            s8: led <= 4'b1000;
            s9: led <= 4'b0000;
            s10: led <= 4'b1111;
            s11: led <= 4'b0000;
            default: led <= 4'b0000;
        endcase
    end

endmodule
```



#### 4、实验过程及数据记录

本实验利用EDA工具软件Vivado完成，实验分为：电路的Verilog建模、仿真测试与分析、综合、实现、FPGA配置与下载这几个个步骤。具体为：

（1）电路的Verilog建模

依据实验任务要求，设计电路，在Vivado环境中，利用Verilog HDL建立电路模型，输入并修改预习阶段完成的Verilog HDL设计代码，保存为.v文件。

（2）仿真测试与分析

根据电路的功能，设定输入信号状态，编写测试文件，根据电路功能要求，设计如下测试代码：

**flow_led_sim.v**

```verilog
module flow_led_sim(
    );
    reg clk;
    wire[3:0] led;
    reg rst_n;
    wire clk_div;

    divider divider(
        .clk(clk),
        .rst_n(rst_n),
        .clk_div(clk_div)
    );

    flow_led_top flow_led_top(
        .clk(clk),
        .rst_n(rst_n),
        .led(led)
    );

    initial begin
        clk <= 1;
        rst_n <= 0;
        #1 rst_n <= 1;
        #1 rst_n <= 0;
    end

    //设置时钟周期 50MHz
    always #10 clk <= ~clk;

endmodule
```



运行仿真测试，仿真结果如图所示

![image-20200531111231160](%E6%A8%A1%E6%9D%BF.assets/image-20200531111231160.png)



#### 5、实验结果分析

仿真结果中，设置了一个50Mhz的时钟周期clk。因为是仿真，为了便于观察，所以分频器只做了4分频，输出信号为clk_div。rst_n为复位信号，高电平有效。

四个led灯信号根据clk_div信号做出如下变换：

* 首先1、3 灯亮，然后2、4 灯亮，接着1、2、3、4灯依次点亮，然后全灭，最后再点亮，间隔为半个时钟周期。
* 重复上一步

### 三、实验总结

本实验利用分频器、计数器和译码器，实现定时变换花样的跑马灯电路。本实验所设计的跑马灯利用Vivado 2019 软件进行设计，完成了综合和仿真。通过分析仿真结果。可知该实验电路完全满足设计要求。

通过本次实验，使我熟悉了Verilog HDL模块设计思想，进一步熟悉了Vivado软件的使用方法，同时了解了FPGA设计的基本流程和方法，为今后硬件电路设计打下了基础。同时经过和同学交流讨论，学习了仿真文件的编写和仿真波形图的分析，进一步巩固了课堂上所学习的知识。