module vga(clk, rst_n);

	input clk, rst_n;
	
	
	pll p1(clk, rst_n, clk_40m);


endmodule
