{
  "module_name": "intel_gvt_mmio_table.c",
  "hash_id": "95b86106258cf94d51621dfd3bf9092e2f42807d79e0aadebf264c65afea6dec",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/i915/intel_gvt_mmio_table.c",
  "human_readable_source": "\n \n\n#include \"display/intel_audio_regs.h\"\n#include \"display/intel_backlight_regs.h\"\n#include \"display/intel_display_types.h\"\n#include \"display/intel_dmc_regs.h\"\n#include \"display/intel_dp_aux_regs.h\"\n#include \"display/intel_dpio_phy.h\"\n#include \"display/intel_fdi_regs.h\"\n#include \"display/intel_lvds_regs.h\"\n#include \"display/intel_psr_regs.h\"\n#include \"display/skl_watermark_regs.h\"\n#include \"display/vlv_dsi_pll_regs.h\"\n#include \"gt/intel_gt_regs.h\"\n#include \"gvt/gvt.h\"\n\n#include \"i915_drv.h\"\n#include \"i915_pvinfo.h\"\n#include \"i915_reg.h\"\n#include \"intel_gvt.h\"\n#include \"intel_mchbar_regs.h\"\n\n#define MMIO_F(reg, s) do { \\\n\tint ret; \\\n\tret = iter->handle_mmio_cb(iter, i915_mmio_reg_offset(reg), s); \\\n\tif (ret) \\\n\t\treturn ret; \\\n} while (0)\n\n#define MMIO_D(reg) MMIO_F(reg, 4)\n\n#define MMIO_RING_F(prefix, s) do { \\\n\tMMIO_F(prefix(RENDER_RING_BASE), s); \\\n\tMMIO_F(prefix(BLT_RING_BASE), s); \\\n\tMMIO_F(prefix(GEN6_BSD_RING_BASE), s); \\\n\tMMIO_F(prefix(VEBOX_RING_BASE), s); \\\n\tif (HAS_ENGINE(to_gt(iter->i915), VCS1)) \\\n\t\tMMIO_F(prefix(GEN8_BSD2_RING_BASE), s); \\\n} while (0)\n\n#define MMIO_RING_D(prefix) \\\n\tMMIO_RING_F(prefix, 4)\n\nstatic int iterate_generic_mmio(struct intel_gvt_mmio_table_iter *iter)\n{\n\tstruct drm_i915_private *dev_priv = iter->i915;\n\n\tMMIO_RING_D(RING_IMR);\n\tMMIO_D(SDEIMR);\n\tMMIO_D(SDEIER);\n\tMMIO_D(SDEIIR);\n\tMMIO_D(SDEISR);\n\tMMIO_RING_D(RING_HWSTAM);\n\tMMIO_D(BSD_HWS_PGA_GEN7);\n\tMMIO_D(BLT_HWS_PGA_GEN7);\n\tMMIO_D(VEBOX_HWS_PGA_GEN7);\n\n#define RING_REG(base) _MMIO((base) + 0x28)\n\tMMIO_RING_D(RING_REG);\n#undef RING_REG\n\n#define RING_REG(base) _MMIO((base) + 0x134)\n\tMMIO_RING_D(RING_REG);\n#undef RING_REG\n\n#define RING_REG(base) _MMIO((base) + 0x6c)\n\tMMIO_RING_D(RING_REG);\n#undef RING_REG\n\tMMIO_D(_MMIO(0x2148));\n\tMMIO_D(CCID(RENDER_RING_BASE));\n\tMMIO_D(_MMIO(0x12198));\n\tMMIO_D(GEN7_CXT_SIZE);\n\tMMIO_RING_D(RING_TAIL);\n\tMMIO_RING_D(RING_HEAD);\n\tMMIO_RING_D(RING_CTL);\n\tMMIO_RING_D(RING_ACTHD);\n\tMMIO_RING_D(RING_START);\n\n\t \n#define RING_REG(base) _MMIO((base) + 0x29c)\n\tMMIO_RING_D(RING_REG);\n#undef RING_REG\n\n\tMMIO_RING_D(RING_MI_MODE);\n\tMMIO_RING_D(RING_INSTPM);\n\tMMIO_RING_D(RING_TIMESTAMP);\n\tMMIO_RING_D(RING_TIMESTAMP_UDW);\n\tMMIO_D(GEN7_GT_MODE);\n\tMMIO_D(CACHE_MODE_0_GEN7);\n\tMMIO_D(CACHE_MODE_1);\n\tMMIO_D(CACHE_MODE_0);\n\tMMIO_D(_MMIO(0x2124));\n\tMMIO_D(_MMIO(0x20dc));\n\tMMIO_D(_3D_CHICKEN3);\n\tMMIO_D(_MMIO(0x2088));\n\tMMIO_D(FF_SLICE_CS_CHICKEN2);\n\tMMIO_D(_MMIO(0x2470));\n\tMMIO_D(GAM_ECOCHK);\n\tMMIO_D(GEN7_COMMON_SLICE_CHICKEN1);\n\tMMIO_D(COMMON_SLICE_CHICKEN2);\n\tMMIO_D(_MMIO(0x9030));\n\tMMIO_D(_MMIO(0x20a0));\n\tMMIO_D(_MMIO(0x2420));\n\tMMIO_D(_MMIO(0x2430));\n\tMMIO_D(_MMIO(0x2434));\n\tMMIO_D(_MMIO(0x2438));\n\tMMIO_D(_MMIO(0x243c));\n\tMMIO_D(_MMIO(0x7018));\n\tMMIO_D(HSW_HALF_SLICE_CHICKEN3);\n\tMMIO_D(GEN7_HALF_SLICE_CHICKEN1);\n\t \n\tMMIO_F(_MMIO(0x60220), 0x20);\n\tMMIO_D(_MMIO(0x602a0));\n\tMMIO_D(_MMIO(0x65050));\n\tMMIO_D(_MMIO(0x650b4));\n\tMMIO_D(_MMIO(0xc4040));\n\tMMIO_D(DERRMR);\n\tMMIO_D(PIPEDSL(PIPE_A));\n\tMMIO_D(PIPEDSL(PIPE_B));\n\tMMIO_D(PIPEDSL(PIPE_C));\n\tMMIO_D(PIPEDSL(_PIPE_EDP));\n\tMMIO_D(TRANSCONF(TRANSCODER_A));\n\tMMIO_D(TRANSCONF(TRANSCODER_B));\n\tMMIO_D(TRANSCONF(TRANSCODER_C));\n\tMMIO_D(TRANSCONF(TRANSCODER_EDP));\n\tMMIO_D(PIPESTAT(PIPE_A));\n\tMMIO_D(PIPESTAT(PIPE_B));\n\tMMIO_D(PIPESTAT(PIPE_C));\n\tMMIO_D(PIPESTAT(_PIPE_EDP));\n\tMMIO_D(PIPE_FLIPCOUNT_G4X(PIPE_A));\n\tMMIO_D(PIPE_FLIPCOUNT_G4X(PIPE_B));\n\tMMIO_D(PIPE_FLIPCOUNT_G4X(PIPE_C));\n\tMMIO_D(PIPE_FLIPCOUNT_G4X(_PIPE_EDP));\n\tMMIO_D(PIPE_FRMCOUNT_G4X(PIPE_A));\n\tMMIO_D(PIPE_FRMCOUNT_G4X(PIPE_B));\n\tMMIO_D(PIPE_FRMCOUNT_G4X(PIPE_C));\n\tMMIO_D(PIPE_FRMCOUNT_G4X(_PIPE_EDP));\n\tMMIO_D(CURCNTR(PIPE_A));\n\tMMIO_D(CURCNTR(PIPE_B));\n\tMMIO_D(CURCNTR(PIPE_C));\n\tMMIO_D(CURPOS(PIPE_A));\n\tMMIO_D(CURPOS(PIPE_B));\n\tMMIO_D(CURPOS(PIPE_C));\n\tMMIO_D(CURBASE(PIPE_A));\n\tMMIO_D(CURBASE(PIPE_B));\n\tMMIO_D(CURBASE(PIPE_C));\n\tMMIO_D(CUR_FBC_CTL(PIPE_A));\n\tMMIO_D(CUR_FBC_CTL(PIPE_B));\n\tMMIO_D(CUR_FBC_CTL(PIPE_C));\n\tMMIO_D(_MMIO(0x700ac));\n\tMMIO_D(_MMIO(0x710ac));\n\tMMIO_D(_MMIO(0x720ac));\n\tMMIO_D(_MMIO(0x70090));\n\tMMIO_D(_MMIO(0x70094));\n\tMMIO_D(_MMIO(0x70098));\n\tMMIO_D(_MMIO(0x7009c));\n\tMMIO_D(DSPCNTR(PIPE_A));\n\tMMIO_D(DSPADDR(PIPE_A));\n\tMMIO_D(DSPSTRIDE(PIPE_A));\n\tMMIO_D(DSPPOS(PIPE_A));\n\tMMIO_D(DSPSIZE(PIPE_A));\n\tMMIO_D(DSPSURF(PIPE_A));\n\tMMIO_D(DSPOFFSET(PIPE_A));\n\tMMIO_D(DSPSURFLIVE(PIPE_A));\n\tMMIO_D(REG_50080(PIPE_A, PLANE_PRIMARY));\n\tMMIO_D(DSPCNTR(PIPE_B));\n\tMMIO_D(DSPADDR(PIPE_B));\n\tMMIO_D(DSPSTRIDE(PIPE_B));\n\tMMIO_D(DSPPOS(PIPE_B));\n\tMMIO_D(DSPSIZE(PIPE_B));\n\tMMIO_D(DSPSURF(PIPE_B));\n\tMMIO_D(DSPOFFSET(PIPE_B));\n\tMMIO_D(DSPSURFLIVE(PIPE_B));\n\tMMIO_D(REG_50080(PIPE_B, PLANE_PRIMARY));\n\tMMIO_D(DSPCNTR(PIPE_C));\n\tMMIO_D(DSPADDR(PIPE_C));\n\tMMIO_D(DSPSTRIDE(PIPE_C));\n\tMMIO_D(DSPPOS(PIPE_C));\n\tMMIO_D(DSPSIZE(PIPE_C));\n\tMMIO_D(DSPSURF(PIPE_C));\n\tMMIO_D(DSPOFFSET(PIPE_C));\n\tMMIO_D(DSPSURFLIVE(PIPE_C));\n\tMMIO_D(REG_50080(PIPE_C, PLANE_PRIMARY));\n\tMMIO_D(SPRCTL(PIPE_A));\n\tMMIO_D(SPRLINOFF(PIPE_A));\n\tMMIO_D(SPRSTRIDE(PIPE_A));\n\tMMIO_D(SPRPOS(PIPE_A));\n\tMMIO_D(SPRSIZE(PIPE_A));\n\tMMIO_D(SPRKEYVAL(PIPE_A));\n\tMMIO_D(SPRKEYMSK(PIPE_A));\n\tMMIO_D(SPRSURF(PIPE_A));\n\tMMIO_D(SPRKEYMAX(PIPE_A));\n\tMMIO_D(SPROFFSET(PIPE_A));\n\tMMIO_D(SPRSCALE(PIPE_A));\n\tMMIO_D(SPRSURFLIVE(PIPE_A));\n\tMMIO_D(REG_50080(PIPE_A, PLANE_SPRITE0));\n\tMMIO_D(SPRCTL(PIPE_B));\n\tMMIO_D(SPRLINOFF(PIPE_B));\n\tMMIO_D(SPRSTRIDE(PIPE_B));\n\tMMIO_D(SPRPOS(PIPE_B));\n\tMMIO_D(SPRSIZE(PIPE_B));\n\tMMIO_D(SPRKEYVAL(PIPE_B));\n\tMMIO_D(SPRKEYMSK(PIPE_B));\n\tMMIO_D(SPRSURF(PIPE_B));\n\tMMIO_D(SPRKEYMAX(PIPE_B));\n\tMMIO_D(SPROFFSET(PIPE_B));\n\tMMIO_D(SPRSCALE(PIPE_B));\n\tMMIO_D(SPRSURFLIVE(PIPE_B));\n\tMMIO_D(REG_50080(PIPE_B, PLANE_SPRITE0));\n\tMMIO_D(SPRCTL(PIPE_C));\n\tMMIO_D(SPRLINOFF(PIPE_C));\n\tMMIO_D(SPRSTRIDE(PIPE_C));\n\tMMIO_D(SPRPOS(PIPE_C));\n\tMMIO_D(SPRSIZE(PIPE_C));\n\tMMIO_D(SPRKEYVAL(PIPE_C));\n\tMMIO_D(SPRKEYMSK(PIPE_C));\n\tMMIO_D(SPRSURF(PIPE_C));\n\tMMIO_D(SPRKEYMAX(PIPE_C));\n\tMMIO_D(SPROFFSET(PIPE_C));\n\tMMIO_D(SPRSCALE(PIPE_C));\n\tMMIO_D(SPRSURFLIVE(PIPE_C));\n\tMMIO_D(REG_50080(PIPE_C, PLANE_SPRITE0));\n\tMMIO_D(TRANS_HTOTAL(TRANSCODER_A));\n\tMMIO_D(TRANS_HBLANK(TRANSCODER_A));\n\tMMIO_D(TRANS_HSYNC(TRANSCODER_A));\n\tMMIO_D(TRANS_VTOTAL(TRANSCODER_A));\n\tMMIO_D(TRANS_VBLANK(TRANSCODER_A));\n\tMMIO_D(TRANS_VSYNC(TRANSCODER_A));\n\tMMIO_D(BCLRPAT(TRANSCODER_A));\n\tMMIO_D(TRANS_VSYNCSHIFT(TRANSCODER_A));\n\tMMIO_D(PIPESRC(TRANSCODER_A));\n\tMMIO_D(TRANS_HTOTAL(TRANSCODER_B));\n\tMMIO_D(TRANS_HBLANK(TRANSCODER_B));\n\tMMIO_D(TRANS_HSYNC(TRANSCODER_B));\n\tMMIO_D(TRANS_VTOTAL(TRANSCODER_B));\n\tMMIO_D(TRANS_VBLANK(TRANSCODER_B));\n\tMMIO_D(TRANS_VSYNC(TRANSCODER_B));\n\tMMIO_D(BCLRPAT(TRANSCODER_B));\n\tMMIO_D(TRANS_VSYNCSHIFT(TRANSCODER_B));\n\tMMIO_D(PIPESRC(TRANSCODER_B));\n\tMMIO_D(TRANS_HTOTAL(TRANSCODER_C));\n\tMMIO_D(TRANS_HBLANK(TRANSCODER_C));\n\tMMIO_D(TRANS_HSYNC(TRANSCODER_C));\n\tMMIO_D(TRANS_VTOTAL(TRANSCODER_C));\n\tMMIO_D(TRANS_VBLANK(TRANSCODER_C));\n\tMMIO_D(TRANS_VSYNC(TRANSCODER_C));\n\tMMIO_D(BCLRPAT(TRANSCODER_C));\n\tMMIO_D(TRANS_VSYNCSHIFT(TRANSCODER_C));\n\tMMIO_D(PIPESRC(TRANSCODER_C));\n\tMMIO_D(TRANS_HTOTAL(TRANSCODER_EDP));\n\tMMIO_D(TRANS_HBLANK(TRANSCODER_EDP));\n\tMMIO_D(TRANS_HSYNC(TRANSCODER_EDP));\n\tMMIO_D(TRANS_VTOTAL(TRANSCODER_EDP));\n\tMMIO_D(TRANS_VBLANK(TRANSCODER_EDP));\n\tMMIO_D(TRANS_VSYNC(TRANSCODER_EDP));\n\tMMIO_D(BCLRPAT(TRANSCODER_EDP));\n\tMMIO_D(TRANS_VSYNCSHIFT(TRANSCODER_EDP));\n\tMMIO_D(PIPE_DATA_M1(TRANSCODER_A));\n\tMMIO_D(PIPE_DATA_N1(TRANSCODER_A));\n\tMMIO_D(PIPE_DATA_M2(TRANSCODER_A));\n\tMMIO_D(PIPE_DATA_N2(TRANSCODER_A));\n\tMMIO_D(PIPE_LINK_M1(TRANSCODER_A));\n\tMMIO_D(PIPE_LINK_N1(TRANSCODER_A));\n\tMMIO_D(PIPE_LINK_M2(TRANSCODER_A));\n\tMMIO_D(PIPE_LINK_N2(TRANSCODER_A));\n\tMMIO_D(PIPE_DATA_M1(TRANSCODER_B));\n\tMMIO_D(PIPE_DATA_N1(TRANSCODER_B));\n\tMMIO_D(PIPE_DATA_M2(TRANSCODER_B));\n\tMMIO_D(PIPE_DATA_N2(TRANSCODER_B));\n\tMMIO_D(PIPE_LINK_M1(TRANSCODER_B));\n\tMMIO_D(PIPE_LINK_N1(TRANSCODER_B));\n\tMMIO_D(PIPE_LINK_M2(TRANSCODER_B));\n\tMMIO_D(PIPE_LINK_N2(TRANSCODER_B));\n\tMMIO_D(PIPE_DATA_M1(TRANSCODER_C));\n\tMMIO_D(PIPE_DATA_N1(TRANSCODER_C));\n\tMMIO_D(PIPE_DATA_M2(TRANSCODER_C));\n\tMMIO_D(PIPE_DATA_N2(TRANSCODER_C));\n\tMMIO_D(PIPE_LINK_M1(TRANSCODER_C));\n\tMMIO_D(PIPE_LINK_N1(TRANSCODER_C));\n\tMMIO_D(PIPE_LINK_M2(TRANSCODER_C));\n\tMMIO_D(PIPE_LINK_N2(TRANSCODER_C));\n\tMMIO_D(PIPE_DATA_M1(TRANSCODER_EDP));\n\tMMIO_D(PIPE_DATA_N1(TRANSCODER_EDP));\n\tMMIO_D(PIPE_DATA_M2(TRANSCODER_EDP));\n\tMMIO_D(PIPE_DATA_N2(TRANSCODER_EDP));\n\tMMIO_D(PIPE_LINK_M1(TRANSCODER_EDP));\n\tMMIO_D(PIPE_LINK_N1(TRANSCODER_EDP));\n\tMMIO_D(PIPE_LINK_M2(TRANSCODER_EDP));\n\tMMIO_D(PIPE_LINK_N2(TRANSCODER_EDP));\n\tMMIO_D(PF_CTL(PIPE_A));\n\tMMIO_D(PF_WIN_SZ(PIPE_A));\n\tMMIO_D(PF_WIN_POS(PIPE_A));\n\tMMIO_D(PF_VSCALE(PIPE_A));\n\tMMIO_D(PF_HSCALE(PIPE_A));\n\tMMIO_D(PF_CTL(PIPE_B));\n\tMMIO_D(PF_WIN_SZ(PIPE_B));\n\tMMIO_D(PF_WIN_POS(PIPE_B));\n\tMMIO_D(PF_VSCALE(PIPE_B));\n\tMMIO_D(PF_HSCALE(PIPE_B));\n\tMMIO_D(PF_CTL(PIPE_C));\n\tMMIO_D(PF_WIN_SZ(PIPE_C));\n\tMMIO_D(PF_WIN_POS(PIPE_C));\n\tMMIO_D(PF_VSCALE(PIPE_C));\n\tMMIO_D(PF_HSCALE(PIPE_C));\n\tMMIO_D(WM0_PIPE_ILK(PIPE_A));\n\tMMIO_D(WM0_PIPE_ILK(PIPE_B));\n\tMMIO_D(WM0_PIPE_ILK(PIPE_C));\n\tMMIO_D(WM1_LP_ILK);\n\tMMIO_D(WM2_LP_ILK);\n\tMMIO_D(WM3_LP_ILK);\n\tMMIO_D(WM1S_LP_ILK);\n\tMMIO_D(WM2S_LP_IVB);\n\tMMIO_D(WM3S_LP_IVB);\n\tMMIO_D(BLC_PWM_CPU_CTL2);\n\tMMIO_D(BLC_PWM_CPU_CTL);\n\tMMIO_D(BLC_PWM_PCH_CTL1);\n\tMMIO_D(BLC_PWM_PCH_CTL2);\n\tMMIO_D(_MMIO(0x48268));\n\tMMIO_F(PCH_GMBUS0, 4 * 4);\n\tMMIO_F(PCH_GPIO_BASE, 6 * 4);\n\tMMIO_F(_MMIO(0xe4f00), 0x28);\n\tMMIO_D(_MMIO(_PCH_TRANSACONF));\n\tMMIO_D(_MMIO(_PCH_TRANSBCONF));\n\tMMIO_D(FDI_RX_IIR(PIPE_A));\n\tMMIO_D(FDI_RX_IIR(PIPE_B));\n\tMMIO_D(FDI_RX_IIR(PIPE_C));\n\tMMIO_D(FDI_RX_IMR(PIPE_A));\n\tMMIO_D(FDI_RX_IMR(PIPE_B));\n\tMMIO_D(FDI_RX_IMR(PIPE_C));\n\tMMIO_D(FDI_RX_CTL(PIPE_A));\n\tMMIO_D(FDI_RX_CTL(PIPE_B));\n\tMMIO_D(FDI_RX_CTL(PIPE_C));\n\tMMIO_D(_MMIO(_PCH_TRANS_HTOTAL_A));\n\tMMIO_D(_MMIO(_PCH_TRANS_HBLANK_A));\n\tMMIO_D(_MMIO(_PCH_TRANS_HSYNC_A));\n\tMMIO_D(_MMIO(_PCH_TRANS_VTOTAL_A));\n\tMMIO_D(_MMIO(_PCH_TRANS_VBLANK_A));\n\tMMIO_D(_MMIO(_PCH_TRANS_VSYNC_A));\n\tMMIO_D(_MMIO(_PCH_TRANS_VSYNCSHIFT_A));\n\tMMIO_D(_MMIO(_PCH_TRANS_HTOTAL_B));\n\tMMIO_D(_MMIO(_PCH_TRANS_HBLANK_B));\n\tMMIO_D(_MMIO(_PCH_TRANS_HSYNC_B));\n\tMMIO_D(_MMIO(_PCH_TRANS_VTOTAL_B));\n\tMMIO_D(_MMIO(_PCH_TRANS_VBLANK_B));\n\tMMIO_D(_MMIO(_PCH_TRANS_VSYNC_B));\n\tMMIO_D(_MMIO(_PCH_TRANS_VSYNCSHIFT_B));\n\tMMIO_D(_MMIO(_PCH_TRANSA_DATA_M1));\n\tMMIO_D(_MMIO(_PCH_TRANSA_DATA_N1));\n\tMMIO_D(_MMIO(_PCH_TRANSA_DATA_M2));\n\tMMIO_D(_MMIO(_PCH_TRANSA_DATA_N2));\n\tMMIO_D(_MMIO(_PCH_TRANSA_LINK_M1));\n\tMMIO_D(_MMIO(_PCH_TRANSA_LINK_N1));\n\tMMIO_D(_MMIO(_PCH_TRANSA_LINK_M2));\n\tMMIO_D(_MMIO(_PCH_TRANSA_LINK_N2));\n\tMMIO_D(TRANS_DP_CTL(PIPE_A));\n\tMMIO_D(TRANS_DP_CTL(PIPE_B));\n\tMMIO_D(TRANS_DP_CTL(PIPE_C));\n\tMMIO_D(TVIDEO_DIP_CTL(PIPE_A));\n\tMMIO_D(TVIDEO_DIP_DATA(PIPE_A));\n\tMMIO_D(TVIDEO_DIP_GCP(PIPE_A));\n\tMMIO_D(TVIDEO_DIP_CTL(PIPE_B));\n\tMMIO_D(TVIDEO_DIP_DATA(PIPE_B));\n\tMMIO_D(TVIDEO_DIP_GCP(PIPE_B));\n\tMMIO_D(TVIDEO_DIP_CTL(PIPE_C));\n\tMMIO_D(TVIDEO_DIP_DATA(PIPE_C));\n\tMMIO_D(TVIDEO_DIP_GCP(PIPE_C));\n\tMMIO_D(_MMIO(_FDI_RXA_MISC));\n\tMMIO_D(_MMIO(_FDI_RXB_MISC));\n\tMMIO_D(_MMIO(_FDI_RXA_TUSIZE1));\n\tMMIO_D(_MMIO(_FDI_RXA_TUSIZE2));\n\tMMIO_D(_MMIO(_FDI_RXB_TUSIZE1));\n\tMMIO_D(_MMIO(_FDI_RXB_TUSIZE2));\n\tMMIO_D(PCH_PP_CONTROL);\n\tMMIO_D(PCH_PP_DIVISOR);\n\tMMIO_D(PCH_PP_STATUS);\n\tMMIO_D(PCH_LVDS);\n\tMMIO_D(_MMIO(_PCH_DPLL_A));\n\tMMIO_D(_MMIO(_PCH_DPLL_B));\n\tMMIO_D(_MMIO(_PCH_FPA0));\n\tMMIO_D(_MMIO(_PCH_FPA1));\n\tMMIO_D(_MMIO(_PCH_FPB0));\n\tMMIO_D(_MMIO(_PCH_FPB1));\n\tMMIO_D(PCH_DREF_CONTROL);\n\tMMIO_D(PCH_RAWCLK_FREQ);\n\tMMIO_D(PCH_DPLL_SEL);\n\tMMIO_D(_MMIO(0x61208));\n\tMMIO_D(_MMIO(0x6120c));\n\tMMIO_D(PCH_PP_ON_DELAYS);\n\tMMIO_D(PCH_PP_OFF_DELAYS);\n\tMMIO_D(_MMIO(0xe651c));\n\tMMIO_D(_MMIO(0xe661c));\n\tMMIO_D(_MMIO(0xe671c));\n\tMMIO_D(_MMIO(0xe681c));\n\tMMIO_D(_MMIO(0xe6c04));\n\tMMIO_D(_MMIO(0xe6e1c));\n\tMMIO_D(PCH_PORT_HOTPLUG);\n\tMMIO_D(LCPLL_CTL);\n\tMMIO_D(FUSE_STRAP);\n\tMMIO_D(DIGITAL_PORT_HOTPLUG_CNTRL);\n\tMMIO_D(DISP_ARB_CTL);\n\tMMIO_D(DISP_ARB_CTL2);\n\tMMIO_D(ILK_DISPLAY_CHICKEN1);\n\tMMIO_D(ILK_DISPLAY_CHICKEN2);\n\tMMIO_D(ILK_DSPCLK_GATE_D);\n\tMMIO_D(SOUTH_CHICKEN1);\n\tMMIO_D(SOUTH_CHICKEN2);\n\tMMIO_D(_MMIO(_TRANSA_CHICKEN1));\n\tMMIO_D(_MMIO(_TRANSB_CHICKEN1));\n\tMMIO_D(SOUTH_DSPCLK_GATE_D);\n\tMMIO_D(_MMIO(_TRANSA_CHICKEN2));\n\tMMIO_D(_MMIO(_TRANSB_CHICKEN2));\n\tMMIO_D(ILK_DPFC_CB_BASE(INTEL_FBC_A));\n\tMMIO_D(ILK_DPFC_CONTROL(INTEL_FBC_A));\n\tMMIO_D(ILK_DPFC_RECOMP_CTL(INTEL_FBC_A));\n\tMMIO_D(ILK_DPFC_STATUS(INTEL_FBC_A));\n\tMMIO_D(ILK_DPFC_FENCE_YOFF(INTEL_FBC_A));\n\tMMIO_D(ILK_DPFC_CHICKEN(INTEL_FBC_A));\n\tMMIO_D(ILK_FBC_RT_BASE);\n\tMMIO_D(IPS_CTL);\n\tMMIO_D(PIPE_CSC_COEFF_RY_GY(PIPE_A));\n\tMMIO_D(PIPE_CSC_COEFF_BY(PIPE_A));\n\tMMIO_D(PIPE_CSC_COEFF_RU_GU(PIPE_A));\n\tMMIO_D(PIPE_CSC_COEFF_BU(PIPE_A));\n\tMMIO_D(PIPE_CSC_COEFF_RV_GV(PIPE_A));\n\tMMIO_D(PIPE_CSC_COEFF_BV(PIPE_A));\n\tMMIO_D(PIPE_CSC_MODE(PIPE_A));\n\tMMIO_D(PIPE_CSC_PREOFF_HI(PIPE_A));\n\tMMIO_D(PIPE_CSC_PREOFF_ME(PIPE_A));\n\tMMIO_D(PIPE_CSC_PREOFF_LO(PIPE_A));\n\tMMIO_D(PIPE_CSC_POSTOFF_HI(PIPE_A));\n\tMMIO_D(PIPE_CSC_POSTOFF_ME(PIPE_A));\n\tMMIO_D(PIPE_CSC_POSTOFF_LO(PIPE_A));\n\tMMIO_D(PIPE_CSC_COEFF_RY_GY(PIPE_B));\n\tMMIO_D(PIPE_CSC_COEFF_BY(PIPE_B));\n\tMMIO_D(PIPE_CSC_COEFF_RU_GU(PIPE_B));\n\tMMIO_D(PIPE_CSC_COEFF_BU(PIPE_B));\n\tMMIO_D(PIPE_CSC_COEFF_RV_GV(PIPE_B));\n\tMMIO_D(PIPE_CSC_COEFF_BV(PIPE_B));\n\tMMIO_D(PIPE_CSC_MODE(PIPE_B));\n\tMMIO_D(PIPE_CSC_PREOFF_HI(PIPE_B));\n\tMMIO_D(PIPE_CSC_PREOFF_ME(PIPE_B));\n\tMMIO_D(PIPE_CSC_PREOFF_LO(PIPE_B));\n\tMMIO_D(PIPE_CSC_POSTOFF_HI(PIPE_B));\n\tMMIO_D(PIPE_CSC_POSTOFF_ME(PIPE_B));\n\tMMIO_D(PIPE_CSC_POSTOFF_LO(PIPE_B));\n\tMMIO_D(PIPE_CSC_COEFF_RY_GY(PIPE_C));\n\tMMIO_D(PIPE_CSC_COEFF_BY(PIPE_C));\n\tMMIO_D(PIPE_CSC_COEFF_RU_GU(PIPE_C));\n\tMMIO_D(PIPE_CSC_COEFF_BU(PIPE_C));\n\tMMIO_D(PIPE_CSC_COEFF_RV_GV(PIPE_C));\n\tMMIO_D(PIPE_CSC_COEFF_BV(PIPE_C));\n\tMMIO_D(PIPE_CSC_MODE(PIPE_C));\n\tMMIO_D(PIPE_CSC_PREOFF_HI(PIPE_C));\n\tMMIO_D(PIPE_CSC_PREOFF_ME(PIPE_C));\n\tMMIO_D(PIPE_CSC_PREOFF_LO(PIPE_C));\n\tMMIO_D(PIPE_CSC_POSTOFF_HI(PIPE_C));\n\tMMIO_D(PIPE_CSC_POSTOFF_ME(PIPE_C));\n\tMMIO_D(PIPE_CSC_POSTOFF_LO(PIPE_C));\n\tMMIO_D(PREC_PAL_INDEX(PIPE_A));\n\tMMIO_D(PREC_PAL_DATA(PIPE_A));\n\tMMIO_F(PREC_PAL_GC_MAX(PIPE_A, 0), 4 * 3);\n\tMMIO_D(PREC_PAL_INDEX(PIPE_B));\n\tMMIO_D(PREC_PAL_DATA(PIPE_B));\n\tMMIO_F(PREC_PAL_GC_MAX(PIPE_B, 0), 4 * 3);\n\tMMIO_D(PREC_PAL_INDEX(PIPE_C));\n\tMMIO_D(PREC_PAL_DATA(PIPE_C));\n\tMMIO_F(PREC_PAL_GC_MAX(PIPE_C, 0), 4 * 3);\n\tMMIO_D(_MMIO(0x60110));\n\tMMIO_D(_MMIO(0x61110));\n\tMMIO_F(_MMIO(0x70400), 0x40);\n\tMMIO_F(_MMIO(0x71400), 0x40);\n\tMMIO_F(_MMIO(0x72400), 0x40);\n\tMMIO_D(WM_LINETIME(PIPE_A));\n\tMMIO_D(WM_LINETIME(PIPE_B));\n\tMMIO_D(WM_LINETIME(PIPE_C));\n\tMMIO_D(SPLL_CTL);\n\tMMIO_D(_MMIO(_WRPLL_CTL1));\n\tMMIO_D(_MMIO(_WRPLL_CTL2));\n\tMMIO_D(PORT_CLK_SEL(PORT_A));\n\tMMIO_D(PORT_CLK_SEL(PORT_B));\n\tMMIO_D(PORT_CLK_SEL(PORT_C));\n\tMMIO_D(PORT_CLK_SEL(PORT_D));\n\tMMIO_D(PORT_CLK_SEL(PORT_E));\n\tMMIO_D(TRANS_CLK_SEL(TRANSCODER_A));\n\tMMIO_D(TRANS_CLK_SEL(TRANSCODER_B));\n\tMMIO_D(TRANS_CLK_SEL(TRANSCODER_C));\n\tMMIO_D(HSW_NDE_RSTWRN_OPT);\n\tMMIO_D(_MMIO(0x46508));\n\tMMIO_D(_MMIO(0x49080));\n\tMMIO_D(_MMIO(0x49180));\n\tMMIO_D(_MMIO(0x49280));\n\tMMIO_F(_MMIO(0x49090), 0x14);\n\tMMIO_F(_MMIO(0x49190), 0x14);\n\tMMIO_F(_MMIO(0x49290), 0x14);\n\tMMIO_D(GAMMA_MODE(PIPE_A));\n\tMMIO_D(GAMMA_MODE(PIPE_B));\n\tMMIO_D(GAMMA_MODE(PIPE_C));\n\tMMIO_D(TRANS_MULT(TRANSCODER_A));\n\tMMIO_D(TRANS_MULT(TRANSCODER_B));\n\tMMIO_D(TRANS_MULT(TRANSCODER_C));\n\tMMIO_D(HSW_TVIDEO_DIP_CTL(TRANSCODER_A));\n\tMMIO_D(HSW_TVIDEO_DIP_CTL(TRANSCODER_B));\n\tMMIO_D(HSW_TVIDEO_DIP_CTL(TRANSCODER_C));\n\tMMIO_D(SFUSE_STRAP);\n\tMMIO_D(SBI_ADDR);\n\tMMIO_D(SBI_DATA);\n\tMMIO_D(SBI_CTL_STAT);\n\tMMIO_D(PIXCLK_GATE);\n\tMMIO_F(_MMIO(_DPA_AUX_CH_CTL), 6 * 4);\n\tMMIO_D(DDI_BUF_CTL(PORT_A));\n\tMMIO_D(DDI_BUF_CTL(PORT_B));\n\tMMIO_D(DDI_BUF_CTL(PORT_C));\n\tMMIO_D(DDI_BUF_CTL(PORT_D));\n\tMMIO_D(DDI_BUF_CTL(PORT_E));\n\tMMIO_D(DP_TP_CTL(PORT_A));\n\tMMIO_D(DP_TP_CTL(PORT_B));\n\tMMIO_D(DP_TP_CTL(PORT_C));\n\tMMIO_D(DP_TP_CTL(PORT_D));\n\tMMIO_D(DP_TP_CTL(PORT_E));\n\tMMIO_D(DP_TP_STATUS(PORT_A));\n\tMMIO_D(DP_TP_STATUS(PORT_B));\n\tMMIO_D(DP_TP_STATUS(PORT_C));\n\tMMIO_D(DP_TP_STATUS(PORT_D));\n\tMMIO_D(DP_TP_STATUS(PORT_E));\n\tMMIO_F(_MMIO(_DDI_BUF_TRANS_A), 0x50);\n\tMMIO_F(_MMIO(0x64e60), 0x50);\n\tMMIO_F(_MMIO(0x64eC0), 0x50);\n\tMMIO_F(_MMIO(0x64f20), 0x50);\n\tMMIO_F(_MMIO(0x64f80), 0x50);\n\tMMIO_D(HSW_AUD_CFG(PIPE_A));\n\tMMIO_D(HSW_AUD_PIN_ELD_CP_VLD);\n\tMMIO_D(HSW_AUD_MISC_CTRL(PIPE_A));\n\tMMIO_D(_MMIO(_TRANS_DDI_FUNC_CTL_A));\n\tMMIO_D(_MMIO(_TRANS_DDI_FUNC_CTL_B));\n\tMMIO_D(_MMIO(_TRANS_DDI_FUNC_CTL_C));\n\tMMIO_D(_MMIO(_TRANS_DDI_FUNC_CTL_EDP));\n\tMMIO_D(_MMIO(_TRANSA_MSA_MISC));\n\tMMIO_D(_MMIO(_TRANSB_MSA_MISC));\n\tMMIO_D(_MMIO(_TRANSC_MSA_MISC));\n\tMMIO_D(_MMIO(_TRANS_EDP_MSA_MISC));\n\tMMIO_D(FORCEWAKE);\n\tMMIO_D(FORCEWAKE_ACK);\n\tMMIO_D(GEN6_GT_CORE_STATUS);\n\tMMIO_D(GEN6_GT_THREAD_STATUS_REG);\n\tMMIO_D(GTFIFODBG);\n\tMMIO_D(GTFIFOCTL);\n\tMMIO_D(ECOBUS);\n\tMMIO_D(GEN6_RC_CONTROL);\n\tMMIO_D(GEN6_RC_STATE);\n\tMMIO_D(GEN6_RPNSWREQ);\n\tMMIO_D(GEN6_RC_VIDEO_FREQ);\n\tMMIO_D(GEN6_RP_DOWN_TIMEOUT);\n\tMMIO_D(GEN6_RP_INTERRUPT_LIMITS);\n\tMMIO_D(GEN6_RPSTAT1);\n\tMMIO_D(GEN6_RP_CONTROL);\n\tMMIO_D(GEN6_RP_UP_THRESHOLD);\n\tMMIO_D(GEN6_RP_DOWN_THRESHOLD);\n\tMMIO_D(GEN6_RP_CUR_UP_EI);\n\tMMIO_D(GEN6_RP_CUR_UP);\n\tMMIO_D(GEN6_RP_PREV_UP);\n\tMMIO_D(GEN6_RP_CUR_DOWN_EI);\n\tMMIO_D(GEN6_RP_CUR_DOWN);\n\tMMIO_D(GEN6_RP_PREV_DOWN);\n\tMMIO_D(GEN6_RP_UP_EI);\n\tMMIO_D(GEN6_RP_DOWN_EI);\n\tMMIO_D(GEN6_RP_IDLE_HYSTERSIS);\n\tMMIO_D(GEN6_RC1_WAKE_RATE_LIMIT);\n\tMMIO_D(GEN6_RC6_WAKE_RATE_LIMIT);\n\tMMIO_D(GEN6_RC6pp_WAKE_RATE_LIMIT);\n\tMMIO_D(GEN6_RC_EVALUATION_INTERVAL);\n\tMMIO_D(GEN6_RC_IDLE_HYSTERSIS);\n\tMMIO_D(GEN6_RC_SLEEP);\n\tMMIO_D(GEN6_RC1e_THRESHOLD);\n\tMMIO_D(GEN6_RC6_THRESHOLD);\n\tMMIO_D(GEN6_RC6p_THRESHOLD);\n\tMMIO_D(GEN6_RC6pp_THRESHOLD);\n\tMMIO_D(GEN6_PMINTRMSK);\n\n\tMMIO_D(RSTDBYCTL);\n\tMMIO_D(GEN6_GDRST);\n\tMMIO_F(FENCE_REG_GEN6_LO(0), 0x80);\n\tMMIO_D(CPU_VGACNTRL);\n\tMMIO_D(TILECTL);\n\tMMIO_D(GEN6_UCGCTL1);\n\tMMIO_D(GEN6_UCGCTL2);\n\tMMIO_F(_MMIO(0x4f000), 0x90);\n\tMMIO_D(GEN6_PCODE_DATA);\n\tMMIO_D(_MMIO(0x13812c));\n\tMMIO_D(GEN7_ERR_INT);\n\tMMIO_D(HSW_EDRAM_CAP);\n\tMMIO_D(HSW_IDICR);\n\tMMIO_D(GFX_FLSH_CNTL_GEN6);\n\tMMIO_D(_MMIO(0x3c));\n\tMMIO_D(_MMIO(0x860));\n\tMMIO_D(ECOSKPD(RENDER_RING_BASE));\n\tMMIO_D(_MMIO(0x121d0));\n\tMMIO_D(ECOSKPD(BLT_RING_BASE));\n\tMMIO_D(_MMIO(0x41d0));\n\tMMIO_D(GAC_ECO_BITS);\n\tMMIO_D(_MMIO(0x6200));\n\tMMIO_D(_MMIO(0x6204));\n\tMMIO_D(_MMIO(0x6208));\n\tMMIO_D(_MMIO(0x7118));\n\tMMIO_D(_MMIO(0x7180));\n\tMMIO_D(_MMIO(0x7408));\n\tMMIO_D(_MMIO(0x7c00));\n\tMMIO_D(GEN6_MBCTL);\n\tMMIO_D(_MMIO(0x911c));\n\tMMIO_D(_MMIO(0x9120));\n\tMMIO_D(GEN7_UCGCTL4);\n\tMMIO_D(GAB_CTL);\n\tMMIO_D(_MMIO(0x48800));\n\tMMIO_D(_MMIO(0xce044));\n\tMMIO_D(_MMIO(0xe6500));\n\tMMIO_D(_MMIO(0xe6504));\n\tMMIO_D(_MMIO(0xe6600));\n\tMMIO_D(_MMIO(0xe6604));\n\tMMIO_D(_MMIO(0xe6700));\n\tMMIO_D(_MMIO(0xe6704));\n\tMMIO_D(_MMIO(0xe6800));\n\tMMIO_D(_MMIO(0xe6804));\n\tMMIO_D(PCH_GMBUS4);\n\tMMIO_D(PCH_GMBUS5);\n\tMMIO_D(_MMIO(0x902c));\n\tMMIO_D(_MMIO(0xec008));\n\tMMIO_D(_MMIO(0xec00c));\n\tMMIO_D(_MMIO(0xec008 + 0x18));\n\tMMIO_D(_MMIO(0xec00c + 0x18));\n\tMMIO_D(_MMIO(0xec008 + 0x18 * 2));\n\tMMIO_D(_MMIO(0xec00c + 0x18 * 2));\n\tMMIO_D(_MMIO(0xec008 + 0x18 * 3));\n\tMMIO_D(_MMIO(0xec00c + 0x18 * 3));\n\tMMIO_D(_MMIO(0xec408));\n\tMMIO_D(_MMIO(0xec40c));\n\tMMIO_D(_MMIO(0xec408 + 0x18));\n\tMMIO_D(_MMIO(0xec40c + 0x18));\n\tMMIO_D(_MMIO(0xec408 + 0x18 * 2));\n\tMMIO_D(_MMIO(0xec40c + 0x18 * 2));\n\tMMIO_D(_MMIO(0xec408 + 0x18 * 3));\n\tMMIO_D(_MMIO(0xec40c + 0x18 * 3));\n\tMMIO_D(_MMIO(0xfc810));\n\tMMIO_D(_MMIO(0xfc81c));\n\tMMIO_D(_MMIO(0xfc828));\n\tMMIO_D(_MMIO(0xfc834));\n\tMMIO_D(_MMIO(0xfcc00));\n\tMMIO_D(_MMIO(0xfcc0c));\n\tMMIO_D(_MMIO(0xfcc18));\n\tMMIO_D(_MMIO(0xfcc24));\n\tMMIO_D(_MMIO(0xfd000));\n\tMMIO_D(_MMIO(0xfd00c));\n\tMMIO_D(_MMIO(0xfd018));\n\tMMIO_D(_MMIO(0xfd024));\n\tMMIO_D(_MMIO(0xfd034));\n\tMMIO_D(FPGA_DBG);\n\tMMIO_D(_MMIO(0x2054));\n\tMMIO_D(_MMIO(0x12054));\n\tMMIO_D(_MMIO(0x22054));\n\tMMIO_D(_MMIO(0x1a054));\n\tMMIO_D(_MMIO(0x44070));\n\tMMIO_D(_MMIO(0x2178));\n\tMMIO_D(_MMIO(0x217c));\n\tMMIO_D(_MMIO(0x12178));\n\tMMIO_D(_MMIO(0x1217c));\n\tMMIO_F(_MMIO(0x5200), 32);\n\tMMIO_F(_MMIO(0x5240), 32);\n\tMMIO_F(_MMIO(0x5280), 16);\n\tMMIO_D(BCS_SWCTRL);\n\tMMIO_F(HS_INVOCATION_COUNT, 8);\n\tMMIO_F(DS_INVOCATION_COUNT, 8);\n\tMMIO_F(IA_VERTICES_COUNT, 8);\n\tMMIO_F(IA_PRIMITIVES_COUNT, 8);\n\tMMIO_F(VS_INVOCATION_COUNT, 8);\n\tMMIO_F(GS_INVOCATION_COUNT, 8);\n\tMMIO_F(GS_PRIMITIVES_COUNT, 8);\n\tMMIO_F(CL_INVOCATION_COUNT, 8);\n\tMMIO_F(CL_PRIMITIVES_COUNT, 8);\n\tMMIO_F(PS_INVOCATION_COUNT, 8);\n\tMMIO_F(PS_DEPTH_COUNT, 8);\n\tMMIO_D(ARB_MODE);\n\tMMIO_RING_D(RING_BBADDR);\n\tMMIO_D(_MMIO(0x2220));\n\tMMIO_D(_MMIO(0x12220));\n\tMMIO_D(_MMIO(0x22220));\n\tMMIO_RING_D(RING_SYNC_1);\n\tMMIO_RING_D(RING_SYNC_0);\n\tMMIO_D(GUC_STATUS);\n\n\tMMIO_F(_MMIO(MCHBAR_MIRROR_BASE_SNB), 0x40000);\n\tMMIO_F(_MMIO(VGT_PVINFO_PAGE), VGT_PVINFO_SIZE);\n\tMMIO_F(LGC_PALETTE(PIPE_A, 0), 1024);\n\tMMIO_F(LGC_PALETTE(PIPE_B, 0), 1024);\n\tMMIO_F(LGC_PALETTE(PIPE_C, 0), 1024);\n\n\treturn 0;\n}\n\nstatic int iterate_bdw_only_mmio(struct intel_gvt_mmio_table_iter *iter)\n{\n\tMMIO_D(HSW_PWR_WELL_CTL1);\n\tMMIO_D(HSW_PWR_WELL_CTL2);\n\tMMIO_D(HSW_PWR_WELL_CTL3);\n\tMMIO_D(HSW_PWR_WELL_CTL4);\n\tMMIO_D(HSW_PWR_WELL_CTL5);\n\tMMIO_D(HSW_PWR_WELL_CTL6);\n\n\tMMIO_D(WM_MISC);\n\tMMIO_D(_MMIO(_SRD_CTL_EDP));\n\n\tMMIO_D(_MMIO(0xb1f0));\n\tMMIO_D(_MMIO(0xb1c0));\n\tMMIO_D(_MMIO(0xb100));\n\tMMIO_D(_MMIO(0xb10c));\n\tMMIO_D(_MMIO(0xb110));\n\tMMIO_D(_MMIO(0x83a4));\n\tMMIO_D(_MMIO(0x8430));\n\tMMIO_D(_MMIO(0x2248));\n\tMMIO_D(FORCEWAKE_ACK_HSW);\n\n\treturn 0;\n}\n\nstatic int iterate_bdw_plus_mmio(struct intel_gvt_mmio_table_iter *iter)\n{\n\tstruct drm_i915_private *dev_priv = iter->i915;\n\n\tMMIO_D(GEN8_GT_IMR(0));\n\tMMIO_D(GEN8_GT_IER(0));\n\tMMIO_D(GEN8_GT_IIR(0));\n\tMMIO_D(GEN8_GT_ISR(0));\n\tMMIO_D(GEN8_GT_IMR(1));\n\tMMIO_D(GEN8_GT_IER(1));\n\tMMIO_D(GEN8_GT_IIR(1));\n\tMMIO_D(GEN8_GT_ISR(1));\n\tMMIO_D(GEN8_GT_IMR(2));\n\tMMIO_D(GEN8_GT_IER(2));\n\tMMIO_D(GEN8_GT_IIR(2));\n\tMMIO_D(GEN8_GT_ISR(2));\n\tMMIO_D(GEN8_GT_IMR(3));\n\tMMIO_D(GEN8_GT_IER(3));\n\tMMIO_D(GEN8_GT_IIR(3));\n\tMMIO_D(GEN8_GT_ISR(3));\n\tMMIO_D(GEN8_DE_PIPE_IMR(PIPE_A));\n\tMMIO_D(GEN8_DE_PIPE_IER(PIPE_A));\n\tMMIO_D(GEN8_DE_PIPE_IIR(PIPE_A));\n\tMMIO_D(GEN8_DE_PIPE_ISR(PIPE_A));\n\tMMIO_D(GEN8_DE_PIPE_IMR(PIPE_B));\n\tMMIO_D(GEN8_DE_PIPE_IER(PIPE_B));\n\tMMIO_D(GEN8_DE_PIPE_IIR(PIPE_B));\n\tMMIO_D(GEN8_DE_PIPE_ISR(PIPE_B));\n\tMMIO_D(GEN8_DE_PIPE_IMR(PIPE_C));\n\tMMIO_D(GEN8_DE_PIPE_IER(PIPE_C));\n\tMMIO_D(GEN8_DE_PIPE_IIR(PIPE_C));\n\tMMIO_D(GEN8_DE_PIPE_ISR(PIPE_C));\n\tMMIO_D(GEN8_DE_PORT_IMR);\n\tMMIO_D(GEN8_DE_PORT_IER);\n\tMMIO_D(GEN8_DE_PORT_IIR);\n\tMMIO_D(GEN8_DE_PORT_ISR);\n\tMMIO_D(GEN8_DE_MISC_IMR);\n\tMMIO_D(GEN8_DE_MISC_IER);\n\tMMIO_D(GEN8_DE_MISC_IIR);\n\tMMIO_D(GEN8_DE_MISC_ISR);\n\tMMIO_D(GEN8_PCU_IMR);\n\tMMIO_D(GEN8_PCU_IER);\n\tMMIO_D(GEN8_PCU_IIR);\n\tMMIO_D(GEN8_PCU_ISR);\n\tMMIO_D(GEN8_MASTER_IRQ);\n\tMMIO_RING_D(RING_ACTHD_UDW);\n\n#define RING_REG(base) _MMIO((base) + 0xd0)\n\tMMIO_RING_D(RING_REG);\n#undef RING_REG\n\n#define RING_REG(base) _MMIO((base) + 0x230)\n\tMMIO_RING_D(RING_REG);\n#undef RING_REG\n\n#define RING_REG(base) _MMIO((base) + 0x234)\n\tMMIO_RING_F(RING_REG, 8);\n#undef RING_REG\n\n#define RING_REG(base) _MMIO((base) + 0x244)\n\tMMIO_RING_D(RING_REG);\n#undef RING_REG\n\n#define RING_REG(base) _MMIO((base) + 0x370)\n\tMMIO_RING_F(RING_REG, 48);\n#undef RING_REG\n\n#define RING_REG(base) _MMIO((base) + 0x3a0)\n\tMMIO_RING_D(RING_REG);\n#undef RING_REG\n\n\tMMIO_D(PIPE_MISC(PIPE_A));\n\tMMIO_D(PIPE_MISC(PIPE_B));\n\tMMIO_D(PIPE_MISC(PIPE_C));\n\tMMIO_D(_MMIO(0x1c1d0));\n\tMMIO_D(GEN6_MBCUNIT_SNPCR);\n\tMMIO_D(GEN7_MISCCPCTL);\n\tMMIO_D(_MMIO(0x1c054));\n\tMMIO_D(GEN6_PCODE_MAILBOX);\n\tif (!IS_BROXTON(dev_priv))\n\t\tMMIO_D(GEN8_PRIVATE_PAT_LO);\n\tMMIO_D(GEN8_PRIVATE_PAT_HI);\n\tMMIO_D(GAMTARBMODE);\n\n#define RING_REG(base) _MMIO((base) + 0x270)\n\tMMIO_RING_F(RING_REG, 32);\n#undef RING_REG\n\n\tMMIO_RING_D(RING_HWS_PGA);\n\tMMIO_D(HDC_CHICKEN0);\n\tMMIO_D(CHICKEN_PIPESL_1(PIPE_A));\n\tMMIO_D(CHICKEN_PIPESL_1(PIPE_B));\n\tMMIO_D(CHICKEN_PIPESL_1(PIPE_C));\n\tMMIO_D(_MMIO(0x6671c));\n\tMMIO_D(_MMIO(0x66c00));\n\tMMIO_D(_MMIO(0x66c04));\n\tMMIO_D(HSW_GTT_CACHE_EN);\n\tMMIO_D(GEN8_EU_DISABLE0);\n\tMMIO_D(GEN8_EU_DISABLE1);\n\tMMIO_D(GEN8_EU_DISABLE2);\n\tMMIO_D(_MMIO(0xfdc));\n\tMMIO_D(GEN8_ROW_CHICKEN);\n\tMMIO_D(GEN7_ROW_CHICKEN2);\n\tMMIO_D(GEN8_UCGCTL6);\n\tMMIO_D(GEN8_L3SQCREG4);\n\tMMIO_D(GEN9_SCRATCH_LNCF1);\n\tMMIO_F(_MMIO(0x24d0), 48);\n\tMMIO_D(_MMIO(0x44484));\n\tMMIO_D(_MMIO(0x4448c));\n\tMMIO_D(GEN8_L3_LRA_1_GPGPU);\n\tMMIO_D(_MMIO(0x110000));\n\tMMIO_D(_MMIO(0x48400));\n\tMMIO_D(_MMIO(0x6e570));\n\tMMIO_D(_MMIO(0x65f10));\n\tMMIO_D(_MMIO(0xe194));\n\tMMIO_D(_MMIO(0xe188));\n\tMMIO_D(HALF_SLICE_CHICKEN2);\n\tMMIO_D(_MMIO(0x2580));\n\tMMIO_D(_MMIO(0xe220));\n\tMMIO_D(_MMIO(0xe230));\n\tMMIO_D(_MMIO(0xe240));\n\tMMIO_D(_MMIO(0xe260));\n\tMMIO_D(_MMIO(0xe270));\n\tMMIO_D(_MMIO(0xe280));\n\tMMIO_D(_MMIO(0xe2a0));\n\tMMIO_D(_MMIO(0xe2b0));\n\tMMIO_D(_MMIO(0xe2c0));\n\tMMIO_D(_MMIO(0x21f0));\n\tMMIO_D(GEN8_GAMW_ECO_DEV_RW_IA);\n\tMMIO_D(_MMIO(0x215c));\n\tMMIO_F(_MMIO(0x2290), 8);\n\tMMIO_D(_MMIO(0x2b00));\n\tMMIO_D(_MMIO(0x2360));\n\tMMIO_D(_MMIO(0x1c17c));\n\tMMIO_D(_MMIO(0x1c178));\n\tMMIO_D(_MMIO(0x4260));\n\tMMIO_D(_MMIO(0x4264));\n\tMMIO_D(_MMIO(0x4268));\n\tMMIO_D(_MMIO(0x426c));\n\tMMIO_D(_MMIO(0x4270));\n\tMMIO_D(_MMIO(0x4094));\n\tMMIO_D(_MMIO(0x22178));\n\tMMIO_D(_MMIO(0x1a178));\n\tMMIO_D(_MMIO(0x1a17c));\n\tMMIO_D(_MMIO(0x2217c));\n\tMMIO_D(EDP_PSR_IMR);\n\tMMIO_D(EDP_PSR_IIR);\n\tMMIO_D(_MMIO(0xe4cc));\n\tMMIO_D(GEN7_SC_INSTDONE);\n\n\treturn 0;\n}\n\nstatic int iterate_pre_skl_mmio(struct intel_gvt_mmio_table_iter *iter)\n{\n\tMMIO_D(FORCEWAKE_MT);\n\n\tMMIO_D(PCH_ADPA);\n\tMMIO_F(_MMIO(_PCH_DPB_AUX_CH_CTL), 6 * 4);\n\tMMIO_F(_MMIO(_PCH_DPC_AUX_CH_CTL), 6 * 4);\n\tMMIO_F(_MMIO(_PCH_DPD_AUX_CH_CTL), 6 * 4);\n\n\tMMIO_F(_MMIO(0x70440), 0xc);\n\tMMIO_F(_MMIO(0x71440), 0xc);\n\tMMIO_F(_MMIO(0x72440), 0xc);\n\tMMIO_F(_MMIO(0x7044c), 0xc);\n\tMMIO_F(_MMIO(0x7144c), 0xc);\n\tMMIO_F(_MMIO(0x7244c), 0xc);\n\n\treturn 0;\n}\n\nstatic int iterate_skl_plus_mmio(struct intel_gvt_mmio_table_iter *iter)\n{\n\tstruct drm_i915_private *dev_priv = iter->i915;\n\n\tMMIO_D(FORCEWAKE_RENDER_GEN9);\n\tMMIO_D(FORCEWAKE_ACK_RENDER_GEN9);\n\tMMIO_D(FORCEWAKE_GT_GEN9);\n\tMMIO_D(FORCEWAKE_ACK_GT_GEN9);\n\tMMIO_D(FORCEWAKE_MEDIA_GEN9);\n\tMMIO_D(FORCEWAKE_ACK_MEDIA_GEN9);\n\tMMIO_F(DP_AUX_CH_CTL(AUX_CH_B), 6 * 4);\n\tMMIO_F(DP_AUX_CH_CTL(AUX_CH_C), 6 * 4);\n\tMMIO_F(DP_AUX_CH_CTL(AUX_CH_D), 6 * 4);\n\tMMIO_D(HSW_PWR_WELL_CTL1);\n\tMMIO_D(HSW_PWR_WELL_CTL2);\n\tMMIO_D(DBUF_CTL_S(0));\n\tMMIO_D(GEN9_PG_ENABLE);\n\tMMIO_D(GEN9_MEDIA_PG_IDLE_HYSTERESIS);\n\tMMIO_D(GEN9_RENDER_PG_IDLE_HYSTERESIS);\n\tMMIO_D(GEN9_GAMT_ECO_REG_RW_IA);\n\tMMIO_D(MMCD_MISC_CTRL);\n\tMMIO_D(CHICKEN_PAR1_1);\n\tMMIO_D(DC_STATE_EN);\n\tMMIO_D(DC_STATE_DEBUG);\n\tMMIO_D(CDCLK_CTL);\n\tMMIO_D(LCPLL1_CTL);\n\tMMIO_D(LCPLL2_CTL);\n\tMMIO_D(_MMIO(_DPLL1_CFGCR1));\n\tMMIO_D(_MMIO(_DPLL2_CFGCR1));\n\tMMIO_D(_MMIO(_DPLL3_CFGCR1));\n\tMMIO_D(_MMIO(_DPLL1_CFGCR2));\n\tMMIO_D(_MMIO(_DPLL2_CFGCR2));\n\tMMIO_D(_MMIO(_DPLL3_CFGCR2));\n\tMMIO_D(DPLL_CTRL1);\n\tMMIO_D(DPLL_CTRL2);\n\tMMIO_D(DPLL_STATUS);\n\tMMIO_D(SKL_PS_WIN_POS(PIPE_A, 0));\n\tMMIO_D(SKL_PS_WIN_POS(PIPE_A, 1));\n\tMMIO_D(SKL_PS_WIN_POS(PIPE_B, 0));\n\tMMIO_D(SKL_PS_WIN_POS(PIPE_B, 1));\n\tMMIO_D(SKL_PS_WIN_POS(PIPE_C, 0));\n\tMMIO_D(SKL_PS_WIN_POS(PIPE_C, 1));\n\tMMIO_D(SKL_PS_WIN_SZ(PIPE_A, 0));\n\tMMIO_D(SKL_PS_WIN_SZ(PIPE_A, 1));\n\tMMIO_D(SKL_PS_WIN_SZ(PIPE_B, 0));\n\tMMIO_D(SKL_PS_WIN_SZ(PIPE_B, 1));\n\tMMIO_D(SKL_PS_WIN_SZ(PIPE_C, 0));\n\tMMIO_D(SKL_PS_WIN_SZ(PIPE_C, 1));\n\tMMIO_D(SKL_PS_CTRL(PIPE_A, 0));\n\tMMIO_D(SKL_PS_CTRL(PIPE_A, 1));\n\tMMIO_D(SKL_PS_CTRL(PIPE_B, 0));\n\tMMIO_D(SKL_PS_CTRL(PIPE_B, 1));\n\tMMIO_D(SKL_PS_CTRL(PIPE_C, 0));\n\tMMIO_D(SKL_PS_CTRL(PIPE_C, 1));\n\tMMIO_D(PLANE_BUF_CFG(PIPE_A, 0));\n\tMMIO_D(PLANE_BUF_CFG(PIPE_A, 1));\n\tMMIO_D(PLANE_BUF_CFG(PIPE_A, 2));\n\tMMIO_D(PLANE_BUF_CFG(PIPE_A, 3));\n\tMMIO_D(PLANE_BUF_CFG(PIPE_B, 0));\n\tMMIO_D(PLANE_BUF_CFG(PIPE_B, 1));\n\tMMIO_D(PLANE_BUF_CFG(PIPE_B, 2));\n\tMMIO_D(PLANE_BUF_CFG(PIPE_B, 3));\n\tMMIO_D(PLANE_BUF_CFG(PIPE_C, 0));\n\tMMIO_D(PLANE_BUF_CFG(PIPE_C, 1));\n\tMMIO_D(PLANE_BUF_CFG(PIPE_C, 2));\n\tMMIO_D(PLANE_BUF_CFG(PIPE_C, 3));\n\tMMIO_D(CUR_BUF_CFG(PIPE_A));\n\tMMIO_D(CUR_BUF_CFG(PIPE_B));\n\tMMIO_D(CUR_BUF_CFG(PIPE_C));\n\tMMIO_F(PLANE_WM(PIPE_A, 0, 0), 4 * 8);\n\tMMIO_F(PLANE_WM(PIPE_A, 1, 0), 4 * 8);\n\tMMIO_F(PLANE_WM(PIPE_A, 2, 0), 4 * 8);\n\tMMIO_F(PLANE_WM(PIPE_B, 0, 0), 4 * 8);\n\tMMIO_F(PLANE_WM(PIPE_B, 1, 0), 4 * 8);\n\tMMIO_F(PLANE_WM(PIPE_B, 2, 0), 4 * 8);\n\tMMIO_F(PLANE_WM(PIPE_C, 0, 0), 4 * 8);\n\tMMIO_F(PLANE_WM(PIPE_C, 1, 0), 4 * 8);\n\tMMIO_F(PLANE_WM(PIPE_C, 2, 0), 4 * 8);\n\tMMIO_F(CUR_WM(PIPE_A, 0), 4 * 8);\n\tMMIO_F(CUR_WM(PIPE_B, 0), 4 * 8);\n\tMMIO_F(CUR_WM(PIPE_C, 0), 4 * 8);\n\tMMIO_D(PLANE_WM_TRANS(PIPE_A, 0));\n\tMMIO_D(PLANE_WM_TRANS(PIPE_A, 1));\n\tMMIO_D(PLANE_WM_TRANS(PIPE_A, 2));\n\tMMIO_D(PLANE_WM_TRANS(PIPE_B, 0));\n\tMMIO_D(PLANE_WM_TRANS(PIPE_B, 1));\n\tMMIO_D(PLANE_WM_TRANS(PIPE_B, 2));\n\tMMIO_D(PLANE_WM_TRANS(PIPE_C, 0));\n\tMMIO_D(PLANE_WM_TRANS(PIPE_C, 1));\n\tMMIO_D(PLANE_WM_TRANS(PIPE_C, 2));\n\tMMIO_D(CUR_WM_TRANS(PIPE_A));\n\tMMIO_D(CUR_WM_TRANS(PIPE_B));\n\tMMIO_D(CUR_WM_TRANS(PIPE_C));\n\tMMIO_D(PLANE_NV12_BUF_CFG(PIPE_A, 0));\n\tMMIO_D(PLANE_NV12_BUF_CFG(PIPE_A, 1));\n\tMMIO_D(PLANE_NV12_BUF_CFG(PIPE_A, 2));\n\tMMIO_D(PLANE_NV12_BUF_CFG(PIPE_A, 3));\n\tMMIO_D(PLANE_NV12_BUF_CFG(PIPE_B, 0));\n\tMMIO_D(PLANE_NV12_BUF_CFG(PIPE_B, 1));\n\tMMIO_D(PLANE_NV12_BUF_CFG(PIPE_B, 2));\n\tMMIO_D(PLANE_NV12_BUF_CFG(PIPE_B, 3));\n\tMMIO_D(PLANE_NV12_BUF_CFG(PIPE_C, 0));\n\tMMIO_D(PLANE_NV12_BUF_CFG(PIPE_C, 1));\n\tMMIO_D(PLANE_NV12_BUF_CFG(PIPE_C, 2));\n\tMMIO_D(PLANE_NV12_BUF_CFG(PIPE_C, 3));\n\tMMIO_D(_MMIO(_REG_701C0(PIPE_A, 1)));\n\tMMIO_D(_MMIO(_REG_701C0(PIPE_A, 2)));\n\tMMIO_D(_MMIO(_REG_701C0(PIPE_A, 3)));\n\tMMIO_D(_MMIO(_REG_701C0(PIPE_A, 4)));\n\tMMIO_D(_MMIO(_REG_701C0(PIPE_B, 1)));\n\tMMIO_D(_MMIO(_REG_701C0(PIPE_B, 2)));\n\tMMIO_D(_MMIO(_REG_701C0(PIPE_B, 3)));\n\tMMIO_D(_MMIO(_REG_701C0(PIPE_B, 4)));\n\tMMIO_D(_MMIO(_REG_701C0(PIPE_C, 1)));\n\tMMIO_D(_MMIO(_REG_701C0(PIPE_C, 2)));\n\tMMIO_D(_MMIO(_REG_701C0(PIPE_C, 3)));\n\tMMIO_D(_MMIO(_REG_701C0(PIPE_C, 4)));\n\tMMIO_D(_MMIO(_REG_701C4(PIPE_A, 1)));\n\tMMIO_D(_MMIO(_REG_701C4(PIPE_A, 2)));\n\tMMIO_D(_MMIO(_REG_701C4(PIPE_A, 3)));\n\tMMIO_D(_MMIO(_REG_701C4(PIPE_A, 4)));\n\tMMIO_D(_MMIO(_REG_701C4(PIPE_B, 1)));\n\tMMIO_D(_MMIO(_REG_701C4(PIPE_B, 2)));\n\tMMIO_D(_MMIO(_REG_701C4(PIPE_B, 3)));\n\tMMIO_D(_MMIO(_REG_701C4(PIPE_B, 4)));\n\tMMIO_D(_MMIO(_REG_701C4(PIPE_C, 1)));\n\tMMIO_D(_MMIO(_REG_701C4(PIPE_C, 2)));\n\tMMIO_D(_MMIO(_REG_701C4(PIPE_C, 3)));\n\tMMIO_D(_MMIO(_REG_701C4(PIPE_C, 4)));\n\tMMIO_D(_MMIO(_PLANE_CTL_3_A));\n\tMMIO_D(_MMIO(_PLANE_CTL_3_B));\n\tMMIO_D(_MMIO(0x72380));\n\tMMIO_D(_MMIO(0x7239c));\n\tMMIO_D(_MMIO(_PLANE_SURF_3_A));\n\tMMIO_D(_MMIO(_PLANE_SURF_3_B));\n\tMMIO_D(DMC_SSP_BASE);\n\tMMIO_D(DMC_HTP_SKL);\n\tMMIO_D(DMC_LAST_WRITE);\n\tMMIO_D(BDW_SCRATCH1);\n\tMMIO_D(SKL_DFSM);\n\tMMIO_D(DISPIO_CR_TX_BMU_CR0);\n\tMMIO_F(GEN9_GFX_MOCS(0), 0x7f8);\n\tMMIO_F(GEN7_L3CNTLREG2, 0x80);\n\tMMIO_D(RPM_CONFIG0);\n\tMMIO_D(_MMIO(0xd08));\n\tMMIO_D(RC6_LOCATION);\n\tMMIO_D(GEN7_FF_SLICE_CS_CHICKEN1);\n\tMMIO_D(GEN9_CS_DEBUG_MODE1);\n\t \n\tMMIO_D(TRVATTL3PTRDW(0));\n\tMMIO_D(TRVATTL3PTRDW(1));\n\tMMIO_D(TRVATTL3PTRDW(2));\n\tMMIO_D(TRVATTL3PTRDW(3));\n\tMMIO_D(TRVADR);\n\tMMIO_D(TRTTE);\n\tMMIO_D(_MMIO(0x4dfc));\n\tMMIO_D(_MMIO(0x46430));\n\tMMIO_D(_MMIO(0x46520));\n\tMMIO_D(_MMIO(0xc403c));\n\tMMIO_D(GEN8_GARBCNTL);\n\tMMIO_D(DMA_CTRL);\n\tMMIO_D(_MMIO(0x65900));\n\tMMIO_D(GEN6_STOLEN_RESERVED);\n\tMMIO_D(_MMIO(0x4068));\n\tMMIO_D(_MMIO(0x67054));\n\tMMIO_D(_MMIO(0x6e560));\n\tMMIO_D(_MMIO(0x6e554));\n\tMMIO_D(_MMIO(0x2b20));\n\tMMIO_D(_MMIO(0x65f00));\n\tMMIO_D(_MMIO(0x65f08));\n\tMMIO_D(_MMIO(0x320f0));\n\tMMIO_D(_MMIO(0x70034));\n\tMMIO_D(_MMIO(0x71034));\n\tMMIO_D(_MMIO(0x72034));\n\tMMIO_D(_MMIO(_PLANE_KEYVAL_1(PIPE_A)));\n\tMMIO_D(_MMIO(_PLANE_KEYVAL_1(PIPE_B)));\n\tMMIO_D(_MMIO(_PLANE_KEYVAL_1(PIPE_C)));\n\tMMIO_D(_MMIO(_PLANE_KEYMAX_1(PIPE_A)));\n\tMMIO_D(_MMIO(_PLANE_KEYMAX_1(PIPE_B)));\n\tMMIO_D(_MMIO(_PLANE_KEYMAX_1(PIPE_C)));\n\tMMIO_D(_MMIO(_PLANE_KEYMSK_1(PIPE_A)));\n\tMMIO_D(_MMIO(_PLANE_KEYMSK_1(PIPE_B)));\n\tMMIO_D(_MMIO(_PLANE_KEYMSK_1(PIPE_C)));\n\tMMIO_D(_MMIO(0x44500));\n#define CSFE_CHICKEN1_REG(base) _MMIO((base) + 0xD4)\n\tMMIO_RING_D(CSFE_CHICKEN1_REG);\n#undef CSFE_CHICKEN1_REG\n\tMMIO_D(GEN8_HDC_CHICKEN1);\n\tMMIO_D(GEN9_WM_CHICKEN3);\n\n\tif (IS_KABYLAKE(dev_priv) ||\n\t    IS_COFFEELAKE(dev_priv) || IS_COMETLAKE(dev_priv))\n\t\tMMIO_D(GAMT_CHKN_BIT_REG);\n\tif (!IS_BROXTON(dev_priv))\n\t\tMMIO_D(GEN9_CTX_PREEMPT_REG);\n\tMMIO_F(_MMIO(DMC_MMIO_START_RANGE), 0x3000);\n\treturn 0;\n}\n\nstatic int iterate_bxt_mmio(struct intel_gvt_mmio_table_iter *iter)\n{\n\tstruct drm_i915_private *dev_priv = iter->i915;\n\n\tMMIO_F(_MMIO(0x80000), 0x3000);\n\tMMIO_D(GEN7_SAMPLER_INSTDONE);\n\tMMIO_D(GEN7_ROW_INSTDONE);\n\tMMIO_D(GEN8_FAULT_TLB_DATA0);\n\tMMIO_D(GEN8_FAULT_TLB_DATA1);\n\tMMIO_D(ERROR_GEN6);\n\tMMIO_D(DONE_REG);\n\tMMIO_D(EIR);\n\tMMIO_D(PGTBL_ER);\n\tMMIO_D(_MMIO(0x4194));\n\tMMIO_D(_MMIO(0x4294));\n\tMMIO_D(_MMIO(0x4494));\n\tMMIO_RING_D(RING_PSMI_CTL);\n\tMMIO_RING_D(RING_DMA_FADD);\n\tMMIO_RING_D(RING_DMA_FADD_UDW);\n\tMMIO_RING_D(RING_IPEHR);\n\tMMIO_RING_D(RING_INSTPS);\n\tMMIO_RING_D(RING_BBADDR_UDW);\n\tMMIO_RING_D(RING_BBSTATE);\n\tMMIO_RING_D(RING_IPEIR);\n\tMMIO_F(SOFT_SCRATCH(0), 16 * 4);\n\tMMIO_D(BXT_P_CR_GT_DISP_PWRON);\n\tMMIO_D(BXT_RP_STATE_CAP);\n\tMMIO_D(BXT_PHY_CTL_FAMILY(DPIO_PHY0));\n\tMMIO_D(BXT_PHY_CTL_FAMILY(DPIO_PHY1));\n\tMMIO_D(BXT_PHY_CTL(PORT_A));\n\tMMIO_D(BXT_PHY_CTL(PORT_B));\n\tMMIO_D(BXT_PHY_CTL(PORT_C));\n\tMMIO_D(BXT_PORT_PLL_ENABLE(PORT_A));\n\tMMIO_D(BXT_PORT_PLL_ENABLE(PORT_B));\n\tMMIO_D(BXT_PORT_PLL_ENABLE(PORT_C));\n\tMMIO_D(BXT_PORT_CL1CM_DW0(DPIO_PHY0));\n\tMMIO_D(BXT_PORT_CL1CM_DW9(DPIO_PHY0));\n\tMMIO_D(BXT_PORT_CL1CM_DW10(DPIO_PHY0));\n\tMMIO_D(BXT_PORT_CL1CM_DW28(DPIO_PHY0));\n\tMMIO_D(BXT_PORT_CL1CM_DW30(DPIO_PHY0));\n\tMMIO_D(BXT_PORT_CL2CM_DW6(DPIO_PHY0));\n\tMMIO_D(BXT_PORT_REF_DW3(DPIO_PHY0));\n\tMMIO_D(BXT_PORT_REF_DW6(DPIO_PHY0));\n\tMMIO_D(BXT_PORT_REF_DW8(DPIO_PHY0));\n\tMMIO_D(BXT_PORT_CL1CM_DW0(DPIO_PHY1));\n\tMMIO_D(BXT_PORT_CL1CM_DW9(DPIO_PHY1));\n\tMMIO_D(BXT_PORT_CL1CM_DW10(DPIO_PHY1));\n\tMMIO_D(BXT_PORT_CL1CM_DW28(DPIO_PHY1));\n\tMMIO_D(BXT_PORT_CL1CM_DW30(DPIO_PHY1));\n\tMMIO_D(BXT_PORT_CL2CM_DW6(DPIO_PHY1));\n\tMMIO_D(BXT_PORT_REF_DW3(DPIO_PHY1));\n\tMMIO_D(BXT_PORT_REF_DW6(DPIO_PHY1));\n\tMMIO_D(BXT_PORT_REF_DW8(DPIO_PHY1));\n\tMMIO_D(BXT_PORT_PLL_EBB_0(DPIO_PHY0, DPIO_CH0));\n\tMMIO_D(BXT_PORT_PLL_EBB_4(DPIO_PHY0, DPIO_CH0));\n\tMMIO_D(BXT_PORT_PCS_DW10_LN01(DPIO_PHY0, DPIO_CH0));\n\tMMIO_D(BXT_PORT_PCS_DW10_GRP(DPIO_PHY0, DPIO_CH0));\n\tMMIO_D(BXT_PORT_PCS_DW12_LN01(DPIO_PHY0, DPIO_CH0));\n\tMMIO_D(BXT_PORT_PCS_DW12_LN23(DPIO_PHY0, DPIO_CH0));\n\tMMIO_D(BXT_PORT_PCS_DW12_GRP(DPIO_PHY0, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW2_LN0(DPIO_PHY0, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW2_GRP(DPIO_PHY0, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW3_LN0(DPIO_PHY0, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW3_GRP(DPIO_PHY0, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW4_LN0(DPIO_PHY0, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW4_GRP(DPIO_PHY0, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 0));\n\tMMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 1));\n\tMMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 2));\n\tMMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 3));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 0));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 1));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 2));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 3));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 6));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 8));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 9));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 10));\n\tMMIO_D(BXT_PORT_PLL_EBB_0(DPIO_PHY0, DPIO_CH1));\n\tMMIO_D(BXT_PORT_PLL_EBB_4(DPIO_PHY0, DPIO_CH1));\n\tMMIO_D(BXT_PORT_PCS_DW10_LN01(DPIO_PHY0, DPIO_CH1));\n\tMMIO_D(BXT_PORT_PCS_DW10_GRP(DPIO_PHY0, DPIO_CH1));\n\tMMIO_D(BXT_PORT_PCS_DW12_LN01(DPIO_PHY0, DPIO_CH1));\n\tMMIO_D(BXT_PORT_PCS_DW12_LN23(DPIO_PHY0, DPIO_CH1));\n\tMMIO_D(BXT_PORT_PCS_DW12_GRP(DPIO_PHY0, DPIO_CH1));\n\tMMIO_D(BXT_PORT_TX_DW2_LN0(DPIO_PHY0, DPIO_CH1));\n\tMMIO_D(BXT_PORT_TX_DW2_GRP(DPIO_PHY0, DPIO_CH1));\n\tMMIO_D(BXT_PORT_TX_DW3_LN0(DPIO_PHY0, DPIO_CH1));\n\tMMIO_D(BXT_PORT_TX_DW3_GRP(DPIO_PHY0, DPIO_CH1));\n\tMMIO_D(BXT_PORT_TX_DW4_LN0(DPIO_PHY0, DPIO_CH1));\n\tMMIO_D(BXT_PORT_TX_DW4_GRP(DPIO_PHY0, DPIO_CH1));\n\tMMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 0));\n\tMMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 1));\n\tMMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 2));\n\tMMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 3));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 0));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 1));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 2));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 3));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 6));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 8));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 9));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 10));\n\tMMIO_D(BXT_PORT_PLL_EBB_0(DPIO_PHY1, DPIO_CH0));\n\tMMIO_D(BXT_PORT_PLL_EBB_4(DPIO_PHY1, DPIO_CH0));\n\tMMIO_D(BXT_PORT_PCS_DW10_LN01(DPIO_PHY1, DPIO_CH0));\n\tMMIO_D(BXT_PORT_PCS_DW10_GRP(DPIO_PHY1, DPIO_CH0));\n\tMMIO_D(BXT_PORT_PCS_DW12_LN01(DPIO_PHY1, DPIO_CH0));\n\tMMIO_D(BXT_PORT_PCS_DW12_LN23(DPIO_PHY1, DPIO_CH0));\n\tMMIO_D(BXT_PORT_PCS_DW12_GRP(DPIO_PHY1, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW2_LN0(DPIO_PHY1, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW2_GRP(DPIO_PHY1, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW3_LN0(DPIO_PHY1, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW3_GRP(DPIO_PHY1, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW4_LN0(DPIO_PHY1, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW4_GRP(DPIO_PHY1, DPIO_CH0));\n\tMMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY1, DPIO_CH0, 0));\n\tMMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY1, DPIO_CH0, 1));\n\tMMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY1, DPIO_CH0, 2));\n\tMMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY1, DPIO_CH0, 3));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 0));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 1));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 2));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 3));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 6));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 8));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 9));\n\tMMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 10));\n\tMMIO_D(BXT_DE_PLL_CTL);\n\tMMIO_D(BXT_DE_PLL_ENABLE);\n\tMMIO_D(BXT_DSI_PLL_CTL);\n\tMMIO_D(BXT_DSI_PLL_ENABLE);\n\tMMIO_D(GEN9_CLKGATE_DIS_0);\n\tMMIO_D(GEN9_CLKGATE_DIS_4);\n\tMMIO_D(HSW_TVIDEO_DIP_GCP(TRANSCODER_A));\n\tMMIO_D(HSW_TVIDEO_DIP_GCP(TRANSCODER_B));\n\tMMIO_D(HSW_TVIDEO_DIP_GCP(TRANSCODER_C));\n\tMMIO_D(RC6_CTX_BASE);\n\tMMIO_D(GEN8_PUSHBUS_CONTROL);\n\tMMIO_D(GEN8_PUSHBUS_ENABLE);\n\tMMIO_D(GEN8_PUSHBUS_SHIFT);\n\tMMIO_D(GEN6_GFXPAUSE);\n\tMMIO_D(GEN8_L3SQCREG1);\n\tMMIO_D(GEN8_L3CNTLREG);\n\tMMIO_D(_MMIO(0x20D8));\n\tMMIO_F(GEN8_RING_CS_GPR(RENDER_RING_BASE, 0), 0x40);\n\tMMIO_F(GEN8_RING_CS_GPR(GEN6_BSD_RING_BASE, 0), 0x40);\n\tMMIO_F(GEN8_RING_CS_GPR(BLT_RING_BASE, 0), 0x40);\n\tMMIO_F(GEN8_RING_CS_GPR(VEBOX_RING_BASE, 0), 0x40);\n\tMMIO_D(GEN9_CTX_PREEMPT_REG);\n\tMMIO_D(GEN8_PRIVATE_PAT_LO);\n\n\treturn 0;\n}\n\n \nint intel_gvt_iterate_mmio_table(struct intel_gvt_mmio_table_iter *iter)\n{\n\tstruct drm_i915_private *i915 = iter->i915;\n\tint ret;\n\n\tret = iterate_generic_mmio(iter);\n\tif (ret)\n\t\tgoto err;\n\n\tif (IS_BROADWELL(i915)) {\n\t\tret = iterate_bdw_only_mmio(iter);\n\t\tif (ret)\n\t\t\tgoto err;\n\t\tret = iterate_bdw_plus_mmio(iter);\n\t\tif (ret)\n\t\t\tgoto err;\n\t\tret = iterate_pre_skl_mmio(iter);\n\t\tif (ret)\n\t\t\tgoto err;\n\t} else if (IS_SKYLAKE(i915) ||\n\t\t   IS_KABYLAKE(i915) ||\n\t\t   IS_COFFEELAKE(i915) ||\n\t\t   IS_COMETLAKE(i915)) {\n\t\tret = iterate_bdw_plus_mmio(iter);\n\t\tif (ret)\n\t\t\tgoto err;\n\t\tret = iterate_skl_plus_mmio(iter);\n\t\tif (ret)\n\t\t\tgoto err;\n\t} else if (IS_BROXTON(i915)) {\n\t\tret = iterate_bdw_plus_mmio(iter);\n\t\tif (ret)\n\t\t\tgoto err;\n\t\tret = iterate_skl_plus_mmio(iter);\n\t\tif (ret)\n\t\t\tgoto err;\n\t\tret = iterate_bxt_mmio(iter);\n\t\tif (ret)\n\t\t\tgoto err;\n\t}\n\n\treturn 0;\nerr:\n\treturn ret;\n}\nEXPORT_SYMBOL_NS_GPL(intel_gvt_iterate_mmio_table, I915_GVT);\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}