 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description 
 0x0000 ; SAR_READ_CTRL; pclk ; reset_n ;;;; [31:29] ; 3'h0 ; RO ;;;;
;;;;;; reg_sar1_data_inv ; [28] ; 1'd0 ; R/W ;;;;
;;;;;; reg_sar1_dig_force ; [27] ; 1'd0 ; R/W ;;;;
;;;;;; reg_sar1_sample_num ; [26:19] ; 8'd0 ; R/W ;;;;
;;;;;; reg_sar1_clk_gated ; [18] ; 1'b1 ; R/W ;;;;
;;;;;; reg_sar1_sample_bit ; [17:16] ; 2'd3 ; R/W ;;;;
;;;;;; reg_sar1_sample_cycle ; [15:8] ; 8'd9 ; R/W ;;;;
;;;;;; reg_sar1_clk_div ; [7:0] ; 8'd2 ; R/W ;;;;
 0x0004 ; SAR_READ_STATUS1; pclk ; reset_n ;;; sar1_reader_status ; [31:0] ; 32'h0 ; RO ;;;;
 0x0008 ; SAR_MEAS_WAIT1; pclk ; reset_n ;;; reg_sar_amp_wait2 ; [31:16] ; 16'd10 ; R/W ;;;;
;;;;;; reg_sar_amp_wait1 ; [15:0] ; 16'd10 ; R/W ;;;;
 0x000c ; SAR_MEAS_WAIT2; pclk ; reset_n ;;;; [31:28] ; 4'h0 ; RO ;;;;
;;;;;; reg_sar2_rstb_wait ; [27:20] ; 8'd2 ; R/W ;;;;
;;;;;; reg_force_xpd_sar ; [19:18] ; 2'd0 ; R/W ;;;;
;;;;;; reg_force_xpd_amp ; [17:16] ; 2'd0 ; R/W ;;;;
;;;;;; reg_sar_amp_wait3 ; [15:0] ; 16'd10 ; R/W ;;;;
 0x0010 ; SAR_MEAS_CTRL; pclk ; reset_n ;;; reg_sar2_xpd_wait; [31:24] ; 8'h7 ; R/W ;;;;
;;;;;; reg_sar_rstb_fsm ; [23:20] ; 4'b0000 ; R/W ;;;;
;;;;;; reg_xpd_sar_fsm ; [19:16] ; 4'b0111 ; R/W ;;;;
;;;;;; reg_amp_short_ref_gnd_fsm ; [15:12] ; 4'b0011 ; R/W ;;;;
;;;;;; reg_amp_short_ref_fsm ; [11:8] ; 4'b0011 ; R/W ;;;;
;;;;;; reg_amp_rst_fb_fsm ; [7:4] ; 4'b1000 ; R/W ;;;;
;;;;;; reg_xpd_sar_amp_fsm ; [3:0] ; 4'b1111 ; R/W ;;;;
 0x0014 ; SAR_READ_STATUS2; pclk ; reset_n ;;; sar2_reader_status ; [31:0] ; 32'h0 ; RO ;;;;
 0x0018 ; SAR_FSM_SLEEP_CYC0; pclk ; reset_n ;;; reg_sleep_cycles_s0 ; [31:0] ; 32'd200 ; R/W ;;;;
 0x001c ; SAR_FSM_SLEEP_CYC1; pclk ; reset_n ;;; reg_sleep_cycles_s1 ; [31:0] ; 32'd100 ; R/W ;;;;
 0x0020 ; SAR_FSM_SLEEP_CYC2; pclk ; reset_n ;;; reg_sleep_cycles_s2 ; [31:0] ; 32'd50 ; R/W ;;;;
 0x0024 ; SAR_FSM_SLEEP_CYC3; pclk ; reset_n ;;; reg_sleep_cycles_s3 ; [31:0] ; 32'd40 ; R/W ;;;;
 0x0028 ; SAR_FSM_SLEEP_CYC4; pclk ; reset_n ;;; reg_sleep_cycles_s4 ; [31:0] ; 32'd20 ; R/W ;;;;
 0x002c ; SAR_START_FORCE; pclk ; reset_n ;;;; [31:25] ; 7'h0 ; RO ;;;;
;;;;;; reg_sar2_pwdet_en ; [24] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sar1_stop ; [23] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sar2_stop ; [22] ; 1'b0 ; R/W ;;;;
;;;;;; reg_pc_init ; [21:11] ; 11'b0 ; R/W ;;;;
;;;; Not ;; reg_sarclk_en ; [10] ; 1'b0 ; R/W ;;;;
;;;;;; reg_saradc_start_top ; [9] ; 1'b0 ; R/W ;;;;
;;;;;; reg_saradc_force_start_top ; [8] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sar2_pwdet_cct ; [7:5] ; 3'b0 ; R/W ;;;;
;;;;;; reg_sar2_en_test ; [4] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sar2_bit_width ; [3:2] ; 2'b11 ; R/W ;;;;
;;;;;; reg_sar1_bit_width ; [1:0] ; 2'b11 ; R/W ;;;;
 0x0030 ; SAR_MEM_WR_CTRL; pclk ; reset_n ;;;; [31:23] ; 9'h0 ; RO ;;;;
;;;;;; rtc_mem_wr_offst_clr ; [22] ; 1'd0 ; WO ;;;;
;;;;;; reg_mem_wr_addr_size ; [21:11] ; 11'd512 ; R/W ;;;;
;;;;;; reg_mem_wr_addr_init ; [10:0] ; 11'd512 ; R/W ;;;;
 0x0034 ; SAR_ATTEN1; pclk ; reset_n ;;; reg_sar1_atten ; [31:0] ; 32'hffffffff ; R/W ;;;;
 0x0038 ; SAR_ATTEN2; pclk ; reset_n ;;; reg_sar2_atten ; [31:0] ; 32'hffffffff ; R/W ;;;;
 0x003c ; SAR_SLAVE_ADDR1; pclk ; reset_n ;;;; [31:30] ; 2'h0 ; RO ;;;;
;;;;;; saradc_meas_status ; [29:22] ; 8'h0 ; RO ;;;;
;;;;;; reg_i2c_slave_addr0 ; [21:11] ; 11'h0 ; R/W ;;;;
;;;;;; reg_i2c_slave_addr1 ; [10:0] ; 11'h0 ; R/W ;;;;
 0x0040 ; SAR_SLAVE_ADDR2; pclk ; reset_n ;;;; [31:22] ; 10'h0 ; RO ;;;;
;;;;;; reg_i2c_slave_addr2 ; [21:11] ; 11'h0 ; R/W ;;;;
;;;;;; reg_i2c_slave_addr3 ; [10:0] ; 11'h0 ; R/W ;;;;
 0x0044 ; SAR_SLAVE_ADDR3; pclk ; reset_n ;;;; [31] ; 1'h0 ; RO ;;;;
;;;;;; reg_tsens_rdy_out ; [30] ; 1'h0 ; RO ;;;;
;;;;;; reg_tsens_out ; [29:22] ; 8'h0 ; RO ;;;;
;;;;;; reg_i2c_slave_addr4 ; [21:11] ; 11'h0 ; R/W ;;;;
;;;;;; reg_i2c_slave_addr5 ; [10:0] ; 11'h0 ; R/W ;;;;
 0x0048 ; SAR_SLAVE_ADDR4; pclk ; reset_n ;;;; [31] ; 1'h0 ; RO ;;;;
;;;;;; reg_i2c_done ; [30] ; 1'h0 ; RO ;;;;
;;;;;; reg_i2c_rdata ; [29:22] ; 8'h0 ; RO ;;;;
;;;;;; reg_i2c_slave_addr6 ; [21:11] ; 11'h0 ; R/W ;;;;
;;;;;; reg_i2c_slave_addr7 ; [10:0] ; 11'h0 ; R/W ;;;;
 0x004c ; SAR_TSENS_CTRL; pclk ; reset_n ;;;; [31:27] ; 5'h0 ; RO ;;;;
;;;;;; reg_tsens_dump_out ; [26] ; 1'b0 ; R/W ;;;;
;;;;;; reg_tsens_power_up_force ; [25] ; 1'b0 ; R/W ;;;;
;;;;;; reg_tsens_power_up ; [24] ; 1'b0 ; R/W ;;;;
;;;;;; reg_tsens_clk_div ; [23:16] ; 8'd6 ; R/W ;;;;
;;;;;; reg_tsens_in_inv ; [15] ; 1'b0 ; R/W ;;;;
;;;;;; reg_tsens_clk_gated ; [14] ; 1'b1 ; R/W ;;;;
;;;;;; reg_tsens_clk_inv ; [13] ; 1'b1 ; R/W ;;;;
;;;;;; reg_tsens_xpd_force ; [12] ; 1'b0 ; R/W ;;;;
;;;;;; reg_tsens_xpd_wait ; [11:0] ; 12'h2 ; R/W ;;;;
 0x0050 ; SAR_I2C_CTRL; pclk ; reset_n ;;;; [31:30] ; 2'h0 ; RO ;;;;
;;;;;; reg_sar_i2c_start_force ; [29] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sar_i2c_start ; [28] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sar_i2c_ctrl ; [27:0] ; 28'b0 ; R/W ;;;;
 0x0054 ; SAR_MEAS_START1; pclk ; reset_n ;;; reg_sar1_en_pad_force ; [31] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sar1_en_pad ; [30:19] ; 12'b0 ; R/W ;;;;
;;;;;; reg_meas1_start_force ; [18] ; 1'b0 ; R/W ;;;;
;;;;;; reg_meas1_start_sar ; [17] ; 1'b0 ; R/W ;;;;
;;;;;; reg_meas1_done_sar ; [16] ; 1'b0 ; RO ;;;;
;;;;;; reg_meas1_data_sar ; [15:0] ; 16'b0 ; RO ;;;;
 0x0058 ; SAR_TOUCH_CTRL1; pclk ; reset_n ;;;; [31:28] ; 4'h0 ; RO ;;;;
;;;;;; reg_hall_phase_force ; [27] ; 1'b0 ; R/W ;;;;
;;;;;; reg_xpd_hall_force ; [26] ; 1'b0 ; R/W ;;;;
;;;;;; reg_touch_out_1en ; [25] ; 1'b1 ; R/W ;;;;
;;;;;; reg_touch_out_sel ; [24] ; 1'b0 ; R/W ;;;;
;;;;;; reg_touch_xpd_wait ; [23:16] ; 8'h4 ; R/W ;;;;
;;;;;; reg_touch_meas_delay ; [15:0] ; 16'h1000 ; R/W ;;;;
 0x005c ; SAR_TOUCH_THRES1; pclk ; reset_n ;;; reg_touch_out_th0 ; [31:16] ; 16'h0 ; R/W ;;;;
;;;;;; reg_touch_out_th1 ; [15:0] ; 16'h0 ; R/W ;;;;
 0x0060 ; SAR_TOUCH_THRES2; pclk ; reset_n ;;; reg_touch_out_th2 ; [31:16] ; 16'h0 ; R/W ;;;;
;;;;;; reg_touch_out_th3 ; [15:0] ; 16'h0 ; R/W ;;;;
 0x0064 ; SAR_TOUCH_THRES3; pclk ; reset_n ;;; reg_touch_out_th4 ; [31:16] ; 16'h0 ; R/W ;;;;
;;;;;; reg_touch_out_th5 ; [15:0] ; 16'h0 ; R/W ;;;;
 0x0068 ; SAR_TOUCH_THRES4; pclk ; reset_n ;;; reg_touch_out_th6 ; [31:16] ; 16'h0 ; R/W ;;;;
;;;;;; reg_touch_out_th7 ; [15:0] ; 16'h0 ; R/W ;;;;
 0x006c ; SAR_TOUCH_THRES5; pclk ; reset_n ;;; reg_touch_out_th8 ; [31:16] ; 16'h0 ; R/W ;;;;
;;;;;; reg_touch_out_th9 ; [15:0] ; 16'h0 ; R/W ;;;;
 0x0070 ; SAR_TOUCH_OUT1; pclk ; reset_n ;;; reg_touch_meas_out0 ; [31:16] ; 16'h0 ; RO ;;;;
;;;;;; reg_touch_meas_out1 ; [15:0] ; 16'h0 ; RO ;;;;
 0x0074 ; SAR_TOUCH_OUT2; pclk ; reset_n ;;; reg_touch_meas_out2 ; [31:16] ; 16'h0 ; RO ;;;;
;;;;;; reg_touch_meas_out3 ; [15:0] ; 16'h0 ; RO ;;;;
 0x0078 ; SAR_TOUCH_OUT3; pclk ; reset_n ;;; reg_touch_meas_out4 ; [31:16] ; 16'h0 ; RO ;;;;
;;;;;; reg_touch_meas_out5 ; [15:0] ; 16'h0 ; RO ;;;;
 0x007c ; SAR_TOUCH_OUT4; pclk ; reset_n ;;; reg_touch_meas_out6 ; [31:16] ; 16'h0 ; RO ;;;;
;;;;;; reg_touch_meas_out7 ; [15:0] ; 16'h0 ; RO ;;;;
 0x0080 ; SAR_TOUCH_OUT5; pclk ; reset_n ;;; reg_touch_meas_out8 ; [31:16] ; 16'h0 ; RO ;;;;
;;;;;; reg_touch_meas_out9 ; [15:0] ; 16'h0 ; RO ;;;;
 0x0084 ; SAR_TOUCH_CTRL2; pclk ; reset_n ;;;; [31] ; 1'h0 ; RO ;;;;
;;;;;; touch_meas_en_clr ; [30] ; 1'h0 ; WO ;;;;
;;;;;; reg_touch_sleep_cycles ; [29:14] ; 16'h100 ; R/W ;;;;
;;;;;; reg_touch_start_force ; [13] ; 1'h0 ; R/W ;;;;
;;;;;; reg_touch_start_en ; [12] ; 1'h0 ; R/W ;;;;
;;;;;; reg_touch_start_fsm_en ; [11] ; 1'h1 ; R/W ;;;;
;;;;;; touch_meas_done ; [10] ; 1'h0 ; RO ;;;;
;;;;;; reg_touch_meas_en ; [9:0] ; 10'h0 ; RO ;;;;
 0x008c ; SAR_TOUCH_ENABLE ; pclk ; reset_n ;;;; [31:30] ; 2'h0 ; RO ;;;;
;;;;;; reg_touch_pad_outen1 ; [29:20] ; 10'h3ff ; R/W ;;;;
;;;;;; reg_touch_pad_outen2 ; [19:10] ; 10'h3ff ; R/W ;;;;
;;;;;; reg_touch_pad_worken ; [9:0] ; 10'h3ff ; R/W ;;;;
 0x0090 ; SAR_READ_CTRL2; pclk ; reset_n ;;;; [31:30] ; 2'h0 ; RO ;;;;
;;;;;; reg_sar2_data_inv ; [29] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sar2_dig_force ; [28] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sar2_pwdet_force ; [27] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sar2_sample_num ; [26:19] ; 8'd0 ; R/W ;;;;
;;;;;; reg_sar2_clk_gated ; [18] ; 1'b1 ; R/W ;;;;
;;;;;; reg_sar2_sample_bit ; [17:16] ; 2'd3 ; R/W ;;;;
;;;;;; reg_sar2_sample_cycle ; [15:8] ; 8'd9 ; R/W ;;;;
;;;;;; reg_sar2_clk_div ; [7:0] ; 8'd2 ; R/W ;;;;
 0x0094 ; SAR_MEAS_START2; pclk ; reset_n ;;; reg_sar2_en_pad_force ; [31] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sar2_en_pad ; [30:19] ; 12'b0 ; R/W ;;;;
;;;;;; reg_meas2_start_force ; [18] ; 1'b0 ; R/W ;;;;
;;;;;; reg_meas2_start_sar ; [17] ; 1'b0 ; R/W ;;;;
;;;;;; reg_meas2_done_sar ; [16] ; 1'b0 ; RO ;;;;
;;;;;; reg_meas2_data_sar ; [15:0] ; 16'b0 ; RO ;;;;
 0x0098 ; SAR_DAC_CTRL1; pclk ; reset_n ;;;; [31:26] ; 6'b0 ; RO ;;;;
;;;;;; reg_dac_clk_inv ; [25] ; 1'b0 ; R/W ;;;;
;;;;;; reg_dac_clk_force_high ; [24] ; 1'b0 ; R/W ;;;;
;;;;;; reg_dac_clk_force_low ; [23] ; 1'b0 ; R/W ;;;;
;;;;;; reg_dac_dig_force ; [22] ; 1'b0 ; R/W ;;;;
;;;;;; reg_debug_bit_sel ; [21:17] ; 5'b0 ; R/W ;;;;
;;;;;; reg_sw_tone_en ; [16] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sw_fstep ; [15:0] ; 16'b0 ; R/W ;;;;
 0x009c ; SAR_DAC_CTRL2; pclk ; reset_n ;;;; [31:26] ; 6'b0 ; RO ;;;;
;;;;;; reg_dac_cw_en2 ; [25] ; 1'b1 ; R/W ;;;;
;;;;;; reg_dac_cw_en1 ; [24] ; 1'b1 ; R/W ;;;;
;;;;;; reg_dac_inv2 ; [23:22] ; 2'b0 ; R/W ;;;;
;;;;;; reg_dac_inv1 ; [21:20] ; 2'b0 ; R/W ;;;;
;;;;;; reg_dac_scale2 ; [19:18] ; 2'b0 ; R/W ;;;;
;;;;;; reg_dac_scale1 ; [17:16] ; 2'b0 ; R/W ;;;;
;;;;;; reg_dac_dc2 ; [15:8] ; 8'b0 ; R/W ;;;;
;;;;;; reg_dac_dc1 ; [7:0] ; 8'b0 ; R/W ;;;;
 0x0a0 ; SAR_MEAS_CTRL2; pclk ; reset_n ;;;; [31:19] ; 13'b0 ; RO ;;;;
;;;;;; reg_amp_short_ref_gnd_force ; [18:17] ; 2'b0 ; R/W ;;;;
;;;;;; reg_amp_short_ref_force ; [16:15] ; 2'b0 ; R/W ;;;;
;;;;;; reg_amp_rst_fb_force ; [14:13] ; 2'b0 ; R/W ;;;;
;;;;;; reg_sar2_rstb_force ; [12:11] ; 2'b0 ; R/W ;;;;
;;;;;; reg_sar_rstb_fsm_idle ; [10] ; 1'b0 ; R/W ;;;;
;;;;;; reg_xpd_sar_fsm_idle ; [9] ; 1'b0 ; R/W ;;;;
;;;;;; reg_amp_short_ref_gnd_fsm_idle ; [8] ; 1'b0 ; R/W ;;;;
;;;;;; reg_amp_short_ref_fsm_idle ; [7] ; 1'b0 ; R/W ;;;;
;;;;;; reg_amp_rst_fb_fsm_idle ; [6] ; 1'b0 ; R/W ;;;;
;;;;;; reg_xpd_sar_amp_fsm_idle ; [5] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sar1_dac_xpd_fsm_idle ; [4] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sar1_dac_xpd_fsm ; [3:0] ; 4'b0011 ; R/W ;;;;
 0x00F8 ; SAR_NOUSE ; pclk ; reset_n ;;;reg_sar_nouse;[31:0];32'h0;R/W;;;;
 0x00FC ; SARDATE ; pclk ; reset_n ;;;; [31:28] ; 4'h0 ; R/W ;;;;
;;;;;; reg_sar_date ; [27:0] ; 28'h1605180 ; R/W ;;;;
