#Substrate Graph
# noVertices
50
# noArcs
108
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 99 99 1
2 261 261 1
3 37 37 0
4 37 37 0
5 416 416 1
6 37 37 0
7 124 124 1
8 37 37 0
9 161 161 1
10 614 614 1
11 37 37 0
12 99 99 1
13 37 37 0
14 124 124 1
15 37 37 0
16 37 37 0
17 124 124 1
18 37 37 0
19 31 31 1
20 663 663 1
21 597 597 1
22 279 279 1
23 31 31 1
24 37 37 0
25 37 37 0
26 37 37 0
27 323 323 1
28 37 37 0
29 37 37 0
30 37 37 0
31 37 37 0
32 248 248 1
33 447 447 1
34 192 192 1
35 37 37 0
36 124 124 1
37 124 124 1
38 37 37 0
39 37 37 0
40 37 37 0
41 99 99 1
42 37 37 0
43 37 37 0
44 31 31 1
45 124 124 1
46 37 37 0
47 31 31 1
48 31 31 1
49 37 37 0
# Arcs: idS idT delay bandwidth
0 1 5 37
1 0 5 37
1 2 5 62
2 1 5 62
2 3 5 37
3 2 5 37
2 4 5 37
4 2 5 37
2 5 1 125
5 2 1 125
5 6 7 37
6 5 7 37
5 7 2 62
7 5 2 62
5 8 6 37
8 5 6 37
5 9 3 93
9 5 3 93
5 12 4 62
12 5 4 62
7 10 4 62
10 7 4 62
9 19 1 31
19 9 1 31
9 25 5 37
25 9 5 37
10 11 5 37
11 10 5 37
10 14 2 62
14 10 2 62
10 15 6 37
15 10 6 37
10 16 1 37
16 10 1 37
10 17 6 62
17 10 6 62
10 18 5 37
18 10 5 37
10 21 3 187
21 10 3 187
10 22 1 93
22 10 1 93
12 13 1 37
13 12 1 37
14 20 3 62
20 14 3 62
17 27 9 62
27 17 9 62
20 23 7 31
23 20 7 31
20 24 5 37
24 20 5 37
20 26 6 37
26 20 6 37
20 27 3 156
27 20 3 156
20 28 3 37
28 20 3 37
20 31 3 37
31 20 3 37
20 32 6 93
32 20 6 93
20 35 3 37
35 20 3 37
20 38 7 37
38 20 7 37
20 41 1 62
41 20 1 62
20 42 1 37
42 20 1 37
21 33 2 187
33 21 2 187
21 45 6 62
45 21 6 62
21 48 6 31
48 21 6 31
21 49 5 37
49 21 5 37
21 22 5 93
22 21 5 93
22 33 3 93
33 22 3 93
27 29 1 37
29 27 1 37
27 30 4 37
30 27 4 37
27 44 5 31
44 27 5 31
32 34 2 93
34 32 2 93
32 36 8 62
36 32 8 62
33 40 8 37
40 33 8 37
33 43 6 37
43 33 6 37
33 47 6 31
47 33 6 31
33 45 3 62
45 33 3 62
34 39 4 37
39 34 4 37
34 37 1 62
37 34 1 62
36 37 2 62
37 36 2 62
41 46 3 37
46 41 3 37
