Timing Analyzer report for MicrocomputerPCB
Sat Mar 07 11:48:20 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Recovery: 'clk'
 16. Slow 1200mV 85C Model Removal: 'clk'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Recovery: 'clk'
 27. Slow 1200mV 0C Model Removal: 'clk'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Recovery: 'clk'
 37. Fast 1200mV 0C Model Removal: 'clk'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; MicrocomputerPCB                                    ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE15F23C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.80        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  27.3%      ;
;     Processor 3            ;  26.7%      ;
;     Processor 4            ;  26.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------+
; SDC File List                                                ;
+--------------------------+--------+--------------------------+
; SDC File Path            ; Status ; Read at                  ;
+--------------------------+--------+--------------------------+
; MicrocomputerPCB.out.sdc ; OK     ; Sat Mar 07 11:48:16 2020 ;
+--------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.45 MHz ; 44.45 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.495 ; -16.291            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.415 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 8.275 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.145 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.554 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                       ;
+--------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.495 ; cpu09p:cpu1|md[0]                       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.115     ; 14.380     ;
; -2.311 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.650     ;
; -2.300 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.639     ;
; -2.211 ; cpu09p:cpu1|md[0]                       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -3.115     ; 14.096     ;
; -2.210 ; cpu09p:cpu1|state.mul0_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.062     ; 14.148     ;
; -2.152 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.491     ;
; -2.141 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.480     ;
; -2.102 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.441     ;
; -2.088 ; cpu09p:cpu1|state.pulu_ixl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.565     ; 14.523     ;
; -2.079 ; cpu09p:cpu1|md[1]                       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.082     ; 13.997     ;
; -2.078 ; cpu09p:cpu1|md[0]                       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.115     ; 13.963     ;
; -2.078 ; cpu09p:cpu1|state.mul6_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.626     ; 14.452     ;
; -2.072 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.565     ; 14.507     ;
; -2.070 ; cpu09p:cpu1|state.mul4_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.626     ; 14.444     ;
; -2.053 ; cpu09p:cpu1|state.int_irqmask_state     ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.721     ; 14.332     ;
; -2.050 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.128     ; 13.922     ;
; -2.027 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.366     ;
; -2.026 ; cpu09p:cpu1|state.mul2_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.062     ; 13.964     ;
; -2.016 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.355     ;
; -2.015 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.653     ; 14.362     ;
; -2.001 ; cpu09p:cpu1|state.indirect2_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.321     ;
; -1.987 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.626     ; 14.361     ;
; -1.976 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.626     ; 14.350     ;
; -1.972 ; cpu09p:cpu1|state.int_acca_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.415     ; 14.557     ;
; -1.967 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.306     ;
; -1.964 ; cpu09p:cpu1|state.int_dp_state          ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.415     ; 14.549     ;
; -1.943 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.282     ;
; -1.931 ; cpu09p:cpu1|state.pulu_accb_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.648     ; 14.283     ;
; -1.929 ; cpu09p:cpu1|state.pulu_ixl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.565     ; 14.364     ;
; -1.929 ; cpu09p:cpu1|state.puls_cc_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.653     ; 14.276     ;
; -1.926 ; cpu09p:cpu1|state.mul0_state            ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -3.062     ; 13.864     ;
; -1.913 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.565     ; 14.348     ;
; -1.894 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.233     ;
; -1.886 ; cpu09p:cpu1|state.dual_op_read8_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.206     ;
; -1.885 ; cpu09p:cpu1|state.mul7_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.626     ; 14.259     ;
; -1.883 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.222     ;
; -1.879 ; cpu09p:cpu1|md[0]                       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.115     ; 13.764     ;
; -1.874 ; cpu09p:cpu1|state.dual_op_write16_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.194     ;
; -1.872 ; cpu09p:cpu1|md[2]                       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.082     ; 13.790     ;
; -1.862 ; cpu09p:cpu1|state.pulu_cc_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.565     ; 14.297     ;
; -1.856 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.653     ; 14.203     ;
; -1.853 ; cpu09p:cpu1|state.pulu_dp_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.648     ; 14.205     ;
; -1.842 ; cpu09p:cpu1|state.indirect2_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.162     ;
; -1.828 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.626     ; 14.202     ;
; -1.826 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.165     ;
; -1.821 ; cpu09p:cpu1|state.int_swimask_state     ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.721     ; 14.100     ;
; -1.818 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.157     ;
; -1.817 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.626     ; 14.191     ;
; -1.816 ; cpu09p:cpu1|state.mul3_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.062     ; 13.754     ;
; -1.815 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.154     ;
; -1.813 ; cpu09p:cpu1|state.int_acca_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.415     ; 14.398     ;
; -1.808 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.147     ;
; -1.805 ; cpu09p:cpu1|state.int_dp_state          ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.415     ; 14.390     ;
; -1.804 ; cpu09p:cpu1|state.pulu_ixl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.565     ; 14.239     ;
; -1.798 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.137     ;
; -1.795 ; cpu09p:cpu1|md[1]                       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -3.082     ; 13.713     ;
; -1.795 ; cpu09p:cpu1|state.rti_iyh_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.134     ;
; -1.794 ; cpu09p:cpu1|state.mul6_state            ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.626     ; 14.168     ;
; -1.788 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.565     ; 14.223     ;
; -1.786 ; cpu09p:cpu1|state.mul4_state            ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.626     ; 14.160     ;
; -1.783 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.122     ;
; -1.783 ; cpu09p:cpu1|state.mul0_state            ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.062     ; 13.721     ;
; -1.772 ; cpu09p:cpu1|state.pulu_accb_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.648     ; 14.124     ;
; -1.772 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.111     ;
; -1.770 ; cpu09p:cpu1|state.puls_cc_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.653     ; 14.117     ;
; -1.769 ; cpu09p:cpu1|state.int_irqmask_state     ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.721     ; 14.048     ;
; -1.766 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -3.128     ; 13.638     ;
; -1.762 ; cpu09p:cpu1|state.puls_uph_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.626     ; 14.136     ;
; -1.762 ; cpu09p:cpu1|state.int_accb_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.415     ; 14.347     ;
; -1.755 ; cpu09p:cpu1|state.pulu_iyl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.565     ; 14.190     ;
; -1.754 ; cpu09p:cpu1|state.puls_acca_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.653     ; 14.101     ;
; -1.748 ; cpu09p:cpu1|state.mul5_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.626     ; 14.122     ;
; -1.748 ; cpu09p:cpu1|state.dual_op_write8_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.068     ;
; -1.746 ; cpu09p:cpu1|state.single_op_write_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.066     ;
; -1.742 ; cpu09p:cpu1|state.mul2_state            ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -3.062     ; 13.680     ;
; -1.734 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.648     ; 14.086     ;
; -1.731 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.653     ; 14.078     ;
; -1.727 ; cpu09p:cpu1|state.dual_op_read8_state   ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.047     ;
; -1.717 ; cpu09p:cpu1|state.indirect2_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.037     ;
; -1.715 ; cpu09p:cpu1|state.dual_op_write16_state ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.035     ;
; -1.703 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.626     ; 14.077     ;
; -1.703 ; cpu09p:cpu1|state.pulu_ixh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.565     ; 14.138     ;
; -1.703 ; cpu09p:cpu1|state.pulu_cc_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.565     ; 14.138     ;
; -1.698 ; cpu09p:cpu1|state.mul1_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.062     ; 13.636     ;
; -1.694 ; cpu09p:cpu1|state.pulu_dp_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.648     ; 14.046     ;
; -1.692 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.626     ; 14.066     ;
; -1.688 ; cpu09p:cpu1|state.int_nmimask_state     ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.721     ; 13.967     ;
; -1.688 ; cpu09p:cpu1|state.pshu_iyh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.465     ; 14.223     ;
; -1.688 ; cpu09p:cpu1|state.int_acca_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.415     ; 14.273     ;
; -1.685 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.024     ;
; -1.683 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.661     ; 14.022     ;
; -1.680 ; cpu09p:cpu1|state.pshu_ixh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.465     ; 14.215     ;
; -1.680 ; cpu09p:cpu1|state.int_dp_state          ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.415     ; 14.265     ;
; -1.676 ; cpu09p:cpu1|md[0]                       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -3.115     ; 13.561     ;
; -1.674 ; cpu09p:cpu1|md[3]                       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.082     ; 13.592     ;
; -1.671 ; cpu09p:cpu1|state.pulu_ixl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.565     ; 14.106     ;
; -1.670 ; cpu09p:cpu1|state.orcc_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.737     ; 13.933     ;
; -1.662 ; cpu09p:cpu1|md[1]                       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.082     ; 13.580     ;
; -1.655 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.565     ; 14.090     ;
; -1.648 ; cpu09p:cpu1|state.indirect_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.680     ; 13.968     ;
+--------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.415 ; SBCTextDisplayRGB:io1|dispCharWRData[5]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.486      ; 1.155      ;
; 0.416 ; SBCTextDisplayRGB:io1|dispCharWRData[7]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.486      ; 1.156      ;
; 0.434 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|paramCount[0]             ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|param1[0]                 ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|cursorVert[0]             ; SBCTextDisplayRGB:io1|cursorVert[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|cursorVert[4]             ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|saved_state.int_nmimask_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.fetch_state             ; cpu09p:cpu1|saved_state.fetch_state                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|nmi_enable                          ; cpu09p:cpu1|nmi_enable                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.single_op_read_state    ; cpu09p:cpu1|saved_state.single_op_read_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.int_irqmask_state       ; cpu09p:cpu1|saved_state.int_irqmask_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.reset_state             ; cpu09p:cpu1|saved_state.reset_state                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|pre_code[0]                         ; cpu09p:cpu1|pre_code[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBuffer[7]                    ; bufferedUART:io2|txBuffer[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state[1]                                        ; state[1]                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmi_i                           ; mem_mapper2:mm1|nmi_i                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[0]                       ; mem_mapper2:mm1|nmiDly[0]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[2]                       ; mem_mapper2:mm1|nmiDly[2]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[1]                       ; mem_mapper2:mm1|nmiDly[1]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[3]                       ; mem_mapper2:mm1|nmiDly[3]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[4]                       ; mem_mapper2:mm1|nmiDly[4]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txByteSent                     ; bufferedUART:io2|txByteSent                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBitCount[3]                  ; bufferedUART:io2|txBitCount[3]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBitCount[2]                  ; bufferedUART:io2|txBitCount[2]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBitCount[1]                  ; bufferedUART:io2|txBitCount[1]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBitCount[0]                  ; bufferedUART:io2|txBitCount[0]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|HighSpeed                     ; sd_controller:sd1|HighSpeed                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|attBold                   ; SBCTextDisplayRGB:io1|attBold                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|attInverse                ; SBCTextDisplayRGB:io1|attInverse                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|\fsm:bit_counter[5]           ; sd_controller:sd1|\fsm:bit_counter[5]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|pixelCount[1]             ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|hActive                   ; SBCTextDisplayRGB:io1|hActive                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param3[0]                 ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param4[0]                 ; SBCTextDisplayRGB:io1|param4[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2Ctrl                   ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|cursorVert[2]             ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|cursorVert[3]             ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|paramCount[1]             ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|paramCount[2]             ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispCharWRData[6]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.486      ; 1.194      ;
; 0.454 ; SBCTextDisplayRGB:io1|n_kbWR                    ; SBCTextDisplayRGB:io1|n_kbWR                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2Shift                  ; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2Caps                   ; SBCTextDisplayRGB:io1|ps2Caps                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2Num                    ; SBCTextDisplayRGB:io1|ps2Num                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2ClkFiltered            ; SBCTextDisplayRGB:io1|ps2ClkFiltered                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|op_code[3]                          ; cpu09p:cpu1|op_code[3]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.dual_op_write16_state   ; cpu09p:cpu1|saved_state.dual_op_write16_state                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.vect_hi_state           ; cpu09p:cpu1|saved_state.vect_hi_state                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|op_code[0]                          ; cpu09p:cpu1|op_code[0]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|op_code[5]                          ; cpu09p:cpu1|op_code[5]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|op_code[2]                          ; cpu09p:cpu1|op_code[2]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|pre_code[2]                         ; cpu09p:cpu1|pre_code[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                               ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.275 ; n_reset   ; cpu09p:cpu1|state.puls_accb_state         ; clk          ; clk         ; 20.000       ; 2.551      ; 6.297      ;
; 8.275 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state         ; clk          ; clk         ; 20.000       ; 2.551      ; 6.297      ;
; 8.275 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state           ; clk          ; clk         ; 20.000       ; 2.551      ; 6.297      ;
; 8.275 ; n_reset   ; cpu09p:cpu1|state.int_cc_state            ; clk          ; clk         ; 20.000       ; 2.551      ; 6.297      ;
; 8.275 ; n_reset   ; cpu09p:cpu1|state.pshs_cc_state           ; clk          ; clk         ; 20.000       ; 2.551      ; 6.297      ;
; 8.275 ; n_reset   ; cpu09p:cpu1|state.push_return_hi_state    ; clk          ; clk         ; 20.000       ; 2.551      ; 6.297      ;
; 8.275 ; n_reset   ; cpu09p:cpu1|state.puls_dp_state           ; clk          ; clk         ; 20.000       ; 2.551      ; 6.297      ;
; 8.275 ; n_reset   ; cpu09p:cpu1|state.fetch_state             ; clk          ; clk         ; 20.000       ; 2.551      ; 6.297      ;
; 8.435 ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state          ; clk          ; clk         ; 20.000       ; 2.320      ; 5.906      ;
; 8.435 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state          ; clk          ; clk         ; 20.000       ; 2.320      ; 5.906      ;
; 8.435 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state          ; clk          ; clk         ; 20.000       ; 2.320      ; 5.906      ;
; 8.435 ; n_reset   ; cpu09p:cpu1|state.puls_pch_state          ; clk          ; clk         ; 20.000       ; 2.320      ; 5.906      ;
; 8.435 ; n_reset   ; cpu09p:cpu1|state.puls_pcl_state          ; clk          ; clk         ; 20.000       ; 2.320      ; 5.906      ;
; 8.435 ; n_reset   ; cpu09p:cpu1|state.rti_pch_state           ; clk          ; clk         ; 20.000       ; 2.320      ; 5.906      ;
; 8.435 ; n_reset   ; cpu09p:cpu1|state.rti_pcl_state           ; clk          ; clk         ; 20.000       ; 2.320      ; 5.906      ;
; 8.435 ; n_reset   ; cpu09p:cpu1|state.pull_return_hi_state    ; clk          ; clk         ; 20.000       ; 2.320      ; 5.906      ;
; 8.435 ; n_reset   ; cpu09p:cpu1|state.pull_return_lo_state    ; clk          ; clk         ; 20.000       ; 2.320      ; 5.906      ;
; 8.435 ; n_reset   ; cpu09p:cpu1|state.rti_acca_state          ; clk          ; clk         ; 20.000       ; 2.320      ; 5.906      ;
; 8.435 ; n_reset   ; cpu09p:cpu1|state.rti_accb_state          ; clk          ; clk         ; 20.000       ; 2.320      ; 5.906      ;
; 8.435 ; n_reset   ; cpu09p:cpu1|state.rti_dp_state            ; clk          ; clk         ; 20.000       ; 2.320      ; 5.906      ;
; 8.614 ; n_reset   ; sd_controller:sd1|state.read_block_data   ; clk          ; clk         ; 20.000       ; 2.749      ; 6.156      ;
; 8.614 ; n_reset   ; sd_controller:sd1|state.receive_byte      ; clk          ; clk         ; 20.000       ; 2.749      ; 6.156      ;
; 8.629 ; n_reset   ; cpu09p:cpu1|state.mul_state               ; clk          ; clk         ; 20.000       ; 2.625      ; 6.017      ;
; 8.629 ; n_reset   ; cpu09p:cpu1|state.tfr_state               ; clk          ; clk         ; 20.000       ; 2.625      ; 6.017      ;
; 8.629 ; n_reset   ; cpu09p:cpu1|state.exg1_state              ; clk          ; clk         ; 20.000       ; 2.625      ; 6.017      ;
; 8.629 ; n_reset   ; cpu09p:cpu1|state.exg2_state              ; clk          ; clk         ; 20.000       ; 2.625      ; 6.017      ;
; 8.629 ; n_reset   ; cpu09p:cpu1|state.rti_entire_state        ; clk          ; clk         ; 20.000       ; 2.625      ; 6.017      ;
; 8.629 ; n_reset   ; cpu09p:cpu1|state.int_cwai_state          ; clk          ; clk         ; 20.000       ; 2.625      ; 6.017      ;
; 8.629 ; n_reset   ; cpu09p:cpu1|state.sync_state              ; clk          ; clk         ; 20.000       ; 2.625      ; 6.017      ;
; 8.646 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state          ; clk          ; clk         ; 20.000       ; 2.263      ; 5.638      ;
; 8.646 ; n_reset   ; cpu09p:cpu1|state.pshs_iyl_state          ; clk          ; clk         ; 20.000       ; 2.263      ; 5.638      ;
; 8.646 ; n_reset   ; cpu09p:cpu1|state.pshs_iyh_state          ; clk          ; clk         ; 20.000       ; 2.263      ; 5.638      ;
; 8.646 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state          ; clk          ; clk         ; 20.000       ; 2.263      ; 5.638      ;
; 8.646 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state          ; clk          ; clk         ; 20.000       ; 2.263      ; 5.638      ;
; 8.648 ; n_reset   ; sd_controller:sd1|state.idle              ; clk          ; clk         ; 20.000       ; 2.749      ; 6.122      ;
; 8.648 ; n_reset   ; sd_controller:sd1|state.read_block_cmd    ; clk          ; clk         ; 20.000       ; 2.749      ; 6.122      ;
; 8.648 ; n_reset   ; sd_controller:sd1|state.write_block_cmd   ; clk          ; clk         ; 20.000       ; 2.749      ; 6.122      ;
; 8.648 ; n_reset   ; sd_controller:sd1|state.cmd58             ; clk          ; clk         ; 20.000       ; 2.749      ; 6.122      ;
; 8.648 ; n_reset   ; sd_controller:sd1|HighSpeed               ; clk          ; clk         ; 20.000       ; 2.749      ; 6.122      ;
; 8.679 ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state          ; clk          ; clk         ; 20.000       ; 2.563      ; 5.905      ;
; 8.679 ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state          ; clk          ; clk         ; 20.000       ; 2.563      ; 5.905      ;
; 8.679 ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state          ; clk          ; clk         ; 20.000       ; 2.563      ; 5.905      ;
; 8.679 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state           ; clk          ; clk         ; 20.000       ; 2.563      ; 5.905      ;
; 8.679 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state           ; clk          ; clk         ; 20.000       ; 2.563      ; 5.905      ;
; 8.679 ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state           ; clk          ; clk         ; 20.000       ; 2.563      ; 5.905      ;
; 8.679 ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state          ; clk          ; clk         ; 20.000       ; 2.563      ; 5.905      ;
; 8.679 ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state           ; clk          ; clk         ; 20.000       ; 2.563      ; 5.905      ;
; 8.679 ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state           ; clk          ; clk         ; 20.000       ; 2.563      ; 5.905      ;
; 8.679 ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state           ; clk          ; clk         ; 20.000       ; 2.563      ; 5.905      ;
; 8.700 ; n_reset   ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 20.000       ; 2.742      ; 6.063      ;
; 8.700 ; n_reset   ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 20.000       ; 2.742      ; 6.063      ;
; 8.700 ; n_reset   ; sd_controller:sd1|state.send_regreq       ; clk          ; clk         ; 20.000       ; 2.742      ; 6.063      ;
; 8.700 ; n_reset   ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 20.000       ; 2.742      ; 6.063      ;
; 8.721 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state           ; clk          ; clk         ; 20.000       ; 2.072      ; 5.372      ;
; 8.721 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state         ; clk          ; clk         ; 20.000       ; 2.072      ; 5.372      ;
; 8.721 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state         ; clk          ; clk         ; 20.000       ; 2.072      ; 5.372      ;
; 8.755 ; n_reset   ; cpu09p:cpu1|state.pshu_iyl_state          ; clk          ; clk         ; 20.000       ; 2.350      ; 5.616      ;
; 8.755 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state          ; clk          ; clk         ; 20.000       ; 2.350      ; 5.616      ;
; 8.755 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state          ; clk          ; clk         ; 20.000       ; 2.350      ; 5.616      ;
; 8.755 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state          ; clk          ; clk         ; 20.000       ; 2.350      ; 5.616      ;
; 8.840 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                    ; clk          ; clk         ; 20.000       ; 2.734      ; 5.915      ;
; 8.840 ; n_reset   ; gpio:gpio1|reg_dat2[6]                    ; clk          ; clk         ; 20.000       ; 2.734      ; 5.915      ;
; 8.840 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                    ; clk          ; clk         ; 20.000       ; 2.734      ; 5.915      ;
; 8.840 ; n_reset   ; gpio:gpio1|reg_dat2[5]                    ; clk          ; clk         ; 20.000       ; 2.734      ; 5.915      ;
; 8.840 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                    ; clk          ; clk         ; 20.000       ; 2.734      ; 5.915      ;
; 8.840 ; n_reset   ; gpio:gpio1|reg_dat2[4]                    ; clk          ; clk         ; 20.000       ; 2.734      ; 5.915      ;
; 8.840 ; n_reset   ; gpio:gpio1|reg_ddr2[2]                    ; clk          ; clk         ; 20.000       ; 2.734      ; 5.915      ;
; 8.840 ; n_reset   ; gpio:gpio1|reg_dat2[2]                    ; clk          ; clk         ; 20.000       ; 2.734      ; 5.915      ;
; 8.840 ; n_reset   ; gpio:gpio1|reg_ddr2[0]                    ; clk          ; clk         ; 20.000       ; 2.734      ; 5.915      ;
; 8.840 ; n_reset   ; gpio:gpio1|reg_dat2[0]                    ; clk          ; clk         ; 20.000       ; 2.734      ; 5.915      ;
; 8.844 ; n_reset   ; gpio:gpio1|reg[0]                         ; clk          ; clk         ; 20.000       ; 2.735      ; 5.912      ;
; 8.844 ; n_reset   ; gpio:gpio1|reg[1]                         ; clk          ; clk         ; 20.000       ; 2.735      ; 5.912      ;
; 8.844 ; n_reset   ; gpio:gpio1|reg[3]                         ; clk          ; clk         ; 20.000       ; 2.735      ; 5.912      ;
; 8.844 ; n_reset   ; gpio:gpio1|reg[7]                         ; clk          ; clk         ; 20.000       ; 2.735      ; 5.912      ;
; 8.844 ; n_reset   ; gpio:gpio1|reg[2]                         ; clk          ; clk         ; 20.000       ; 2.735      ; 5.912      ;
; 8.844 ; n_reset   ; gpio:gpio1|reg_ddr2[1]                    ; clk          ; clk         ; 20.000       ; 2.735      ; 5.912      ;
; 8.844 ; n_reset   ; gpio:gpio1|reg_ddr2[7]                    ; clk          ; clk         ; 20.000       ; 2.735      ; 5.912      ;
; 8.844 ; n_reset   ; gpio:gpio1|reg_ddr2[3]                    ; clk          ; clk         ; 20.000       ; 2.735      ; 5.912      ;
; 8.878 ; n_reset   ; gpio:gpio1|reg_ddr0[1]                    ; clk          ; clk         ; 20.000       ; 2.735      ; 5.878      ;
; 8.878 ; n_reset   ; gpio:gpio1|reg_dat0[1]                    ; clk          ; clk         ; 20.000       ; 2.735      ; 5.878      ;
; 8.878 ; n_reset   ; gpio:gpio1|reg_ddr0[2]                    ; clk          ; clk         ; 20.000       ; 2.735      ; 5.878      ;
; 8.878 ; n_reset   ; gpio:gpio1|reg_dat0[2]                    ; clk          ; clk         ; 20.000       ; 2.735      ; 5.878      ;
; 8.878 ; n_reset   ; gpio:gpio1|reg_ddr0[0]                    ; clk          ; clk         ; 20.000       ; 2.735      ; 5.878      ;
; 8.878 ; n_reset   ; gpio:gpio1|reg_dat0[0]                    ; clk          ; clk         ; 20.000       ; 2.735      ; 5.878      ;
; 8.889 ; n_reset   ; gpio:gpio1|reg[4]                         ; clk          ; clk         ; 20.000       ; 2.734      ; 5.866      ;
; 8.889 ; n_reset   ; gpio:gpio1|reg[5]                         ; clk          ; clk         ; 20.000       ; 2.734      ; 5.866      ;
; 8.889 ; n_reset   ; gpio:gpio1|reg[6]                         ; clk          ; clk         ; 20.000       ; 2.734      ; 5.866      ;
; 8.894 ; n_reset   ; cpu09p:cpu1|state.mul5_state              ; clk          ; clk         ; 20.000       ; 2.530      ; 5.657      ;
; 8.894 ; n_reset   ; cpu09p:cpu1|state.mul6_state              ; clk          ; clk         ; 20.000       ; 2.530      ; 5.657      ;
; 8.894 ; n_reset   ; cpu09p:cpu1|state.mul7_state              ; clk          ; clk         ; 20.000       ; 2.530      ; 5.657      ;
; 8.894 ; n_reset   ; cpu09p:cpu1|state.rti_uph_state           ; clk          ; clk         ; 20.000       ; 2.530      ; 5.657      ;
; 8.894 ; n_reset   ; cpu09p:cpu1|state.puls_uph_state          ; clk          ; clk         ; 20.000       ; 2.530      ; 5.657      ;
; 8.894 ; n_reset   ; cpu09p:cpu1|state.rti_upl_state           ; clk          ; clk         ; 20.000       ; 2.530      ; 5.657      ;
; 8.894 ; n_reset   ; cpu09p:cpu1|state.puls_upl_state          ; clk          ; clk         ; 20.000       ; 2.530      ; 5.657      ;
; 8.894 ; n_reset   ; cpu09p:cpu1|state.mul4_state              ; clk          ; clk         ; 20.000       ; 2.530      ; 5.657      ;
; 8.956 ; n_reset   ; cpu09p:cpu1|fic                           ; clk          ; clk         ; 20.000       ; 2.764      ; 5.829      ;
; 8.969 ; n_reset   ; cpu09p:cpu1|state.indirect_state          ; clk          ; clk         ; 20.000       ; 2.582      ; 5.634      ;
; 8.969 ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state   ; clk          ; clk         ; 20.000       ; 2.582      ; 5.634      ;
; 8.969 ; n_reset   ; cpu09p:cpu1|state.indirect2_state         ; clk          ; clk         ; 20.000       ; 2.582      ; 5.634      ;
; 8.969 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state  ; clk          ; clk         ; 20.000       ; 2.582      ; 5.634      ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                 ;
+--------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.145  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.437      ;
; 1.145  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.437      ;
; 1.145  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.437      ;
; 1.145  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.437      ;
; 1.145  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.437      ;
; 1.145  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.437      ;
; 2.074  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent            ; clk          ; clk         ; 0.000        ; 0.081      ; 2.367      ;
; 2.074  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle          ; clk          ; clk         ; 0.000        ; 0.081      ; 2.367      ;
; 2.074  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit       ; clk          ; clk         ; 0.000        ; 0.081      ; 2.367      ;
; 2.074  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit       ; clk          ; clk         ; 0.000        ; 0.081      ; 2.367      ;
; 2.132  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.067      ; 2.411      ;
; 2.132  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.067      ; 2.411      ;
; 2.132  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.067      ; 2.411      ;
; 2.132  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.067      ; 2.411      ;
; 2.132  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.067      ; 2.411      ;
; 2.132  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.067      ; 2.411      ;
; 2.148  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.067      ; 2.427      ;
; 2.148  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.067      ; 2.427      ;
; 2.148  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.067      ; 2.427      ;
; 2.148  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.067      ; 2.427      ;
; 2.148  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.067      ; 2.427      ;
; 2.148  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.067      ; 2.427      ;
; 2.177  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle          ; clk          ; clk         ; 0.000        ; 0.066      ; 2.455      ;
; 2.177  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit       ; clk          ; clk         ; 0.000        ; 0.066      ; 2.455      ;
; 2.177  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]         ; clk          ; clk         ; 0.000        ; 0.066      ; 2.455      ;
; 2.177  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]         ; clk          ; clk         ; 0.000        ; 0.066      ; 2.455      ;
; 2.177  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]         ; clk          ; clk         ; 0.000        ; 0.066      ; 2.455      ;
; 2.177  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]         ; clk          ; clk         ; 0.000        ; 0.066      ; 2.455      ;
; 2.177  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit       ; clk          ; clk         ; 0.000        ; 0.066      ; 2.455      ;
; 2.658  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]      ; clk          ; clk         ; 0.000        ; 0.075      ; 2.945      ;
; 2.658  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]      ; clk          ; clk         ; 0.000        ; 0.075      ; 2.945      ;
; 2.658  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]      ; clk          ; clk         ; 0.000        ; 0.075      ; 2.945      ;
; 2.658  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]      ; clk          ; clk         ; 0.000        ; 0.075      ; 2.945      ;
; 2.658  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]      ; clk          ; clk         ; 0.000        ; 0.075      ; 2.945      ;
; 2.658  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]      ; clk          ; clk         ; 0.000        ; 0.075      ; 2.945      ;
; 2.658  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]      ; clk          ; clk         ; 0.000        ; 0.075      ; 2.945      ;
; 2.658  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]      ; clk          ; clk         ; 0.000        ; 0.075      ; 2.945      ;
; 2.715  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]         ; clk          ; clk         ; 0.000        ; 0.078      ; 3.005      ;
; 2.715  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]         ; clk          ; clk         ; 0.000        ; 0.078      ; 3.005      ;
; 2.715  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]         ; clk          ; clk         ; 0.000        ; 0.078      ; 3.005      ;
; 2.715  ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]         ; clk          ; clk         ; 0.000        ; 0.078      ; 3.005      ;
; 3.702  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]      ; clk          ; clk         ; 0.000        ; 0.071      ; 3.985      ;
; 3.702  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]      ; clk          ; clk         ; 0.000        ; 0.071      ; 3.985      ;
; 3.702  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]      ; clk          ; clk         ; 0.000        ; 0.071      ; 3.985      ;
; 3.702  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]      ; clk          ; clk         ; 0.000        ; 0.071      ; 3.985      ;
; 3.702  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]      ; clk          ; clk         ; 0.000        ; 0.071      ; 3.985      ;
; 3.702  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]      ; clk          ; clk         ; 0.000        ; 0.071      ; 3.985      ;
; 3.702  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]      ; clk          ; clk         ; 0.000        ; 0.071      ; 3.985      ;
; 3.702  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]      ; clk          ; clk         ; 0.000        ; 0.071      ; 3.985      ;
; 3.752  ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED             ; clk          ; clk         ; 0.000        ; 0.037      ; 3.915      ;
; 4.798  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED             ; clk          ; clk         ; 0.000        ; 0.033      ; 4.957      ;
; 9.212  ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[3] ; clk          ; clk         ; 0.000        ; 2.862      ; 4.286      ;
; 9.620  ; n_reset                      ; cpu09p:cpu1|state.indexed_state        ; clk          ; clk         ; 0.000        ; 3.128      ; 4.960      ;
; 9.625  ; n_reset                      ; gpio:gpio1|reg_dat2[1]                 ; clk          ; clk         ; 0.000        ; 2.867      ; 4.704      ;
; 9.625  ; n_reset                      ; gpio:gpio1|reg_dat2[7]                 ; clk          ; clk         ; 0.000        ; 2.867      ; 4.704      ;
; 9.625  ; n_reset                      ; gpio:gpio1|reg_dat2[3]                 ; clk          ; clk         ; 0.000        ; 2.867      ; 4.704      ;
; 9.737  ; n_reset                      ; cpu09p:cpu1|state.mulea_state          ; clk          ; clk         ; 0.000        ; 3.062      ; 5.011      ;
; 9.737  ; n_reset                      ; cpu09p:cpu1|state.mul0_state           ; clk          ; clk         ; 0.000        ; 3.062      ; 5.011      ;
; 9.737  ; n_reset                      ; cpu09p:cpu1|state.mul1_state           ; clk          ; clk         ; 0.000        ; 3.062      ; 5.011      ;
; 9.737  ; n_reset                      ; cpu09p:cpu1|state.mul2_state           ; clk          ; clk         ; 0.000        ; 3.062      ; 5.011      ;
; 9.737  ; n_reset                      ; cpu09p:cpu1|state.mul3_state           ; clk          ; clk         ; 0.000        ; 3.062      ; 5.011      ;
; 9.761  ; n_reset                      ; mem_mapper2:mm1|nmiDly[2]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.826      ;
; 9.761  ; n_reset                      ; mem_mapper2:mm1|nmiDly[1]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.826      ;
; 9.761  ; n_reset                      ; mem_mapper2:mm1|nmiDly[3]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.826      ;
; 9.761  ; n_reset                      ; mem_mapper2:mm1|nmiDly[0]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.826      ;
; 9.761  ; n_reset                      ; mem_mapper2:mm1|nmiDly[4]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.826      ;
; 9.761  ; n_reset                      ; mem_mapper2:mm1|nmi_i                  ; clk          ; clk         ; 0.000        ; 2.853      ; 4.826      ;
; 9.814  ; n_reset                      ; cpu09p:cpu1|state.pulu_state           ; clk          ; clk         ; 0.000        ; 2.721      ; 4.747      ;
; 9.814  ; n_reset                      ; cpu09p:cpu1|state.int_irqmask_state    ; clk          ; clk         ; 0.000        ; 2.721      ; 4.747      ;
; 9.814  ; n_reset                      ; cpu09p:cpu1|state.int_swimask_state    ; clk          ; clk         ; 0.000        ; 2.721      ; 4.747      ;
; 9.814  ; n_reset                      ; cpu09p:cpu1|state.reset_state          ; clk          ; clk         ; 0.000        ; 2.721      ; 4.747      ;
; 9.814  ; n_reset                      ; cpu09p:cpu1|state.int_nmimask_state    ; clk          ; clk         ; 0.000        ; 2.721      ; 4.747      ;
; 9.817  ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[7] ; clk          ; clk         ; 0.000        ; 2.848      ; 4.877      ;
; 9.817  ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4] ; clk          ; clk         ; 0.000        ; 2.848      ; 4.877      ;
; 9.817  ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[0] ; clk          ; clk         ; 0.000        ; 2.848      ; 4.877      ;
; 9.830  ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6] ; clk          ; clk         ; 0.000        ; 2.859      ; 4.901      ;
; 9.830  ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[2] ; clk          ; clk         ; 0.000        ; 2.859      ; 4.901      ;
; 9.830  ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5] ; clk          ; clk         ; 0.000        ; 2.859      ; 4.901      ;
; 9.830  ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[1] ; clk          ; clk         ; 0.000        ; 2.859      ; 4.901      ;
; 9.907  ; n_reset                      ; cpu09p:cpu1|nmi_req                    ; clk          ; clk         ; 0.000        ; 2.864      ; 4.983      ;
; 9.907  ; n_reset                      ; cpu09p:cpu1|nmi_ack                    ; clk          ; clk         ; 0.000        ; 2.864      ; 4.983      ;
; 9.924  ; n_reset                      ; cpu09p:cpu1|state.puls_cc_state        ; clk          ; clk         ; 0.000        ; 2.653      ; 4.789      ;
; 9.924  ; n_reset                      ; cpu09p:cpu1|state.puls_acca_state      ; clk          ; clk         ; 0.000        ; 2.653      ; 4.789      ;
; 9.924  ; n_reset                      ; cpu09p:cpu1|state.pulu_acca_state      ; clk          ; clk         ; 0.000        ; 2.653      ; 4.789      ;
; 10.013 ; n_reset                      ; cpu09p:cpu1|state.pulu_cc_state        ; clk          ; clk         ; 0.000        ; 2.565      ; 4.790      ;
; 10.013 ; n_reset                      ; cpu09p:cpu1|state.pulu_ixh_state       ; clk          ; clk         ; 0.000        ; 2.565      ; 4.790      ;
; 10.013 ; n_reset                      ; cpu09p:cpu1|state.pulu_ixl_state       ; clk          ; clk         ; 0.000        ; 2.565      ; 4.790      ;
; 10.013 ; n_reset                      ; cpu09p:cpu1|state.pulu_iyl_state       ; clk          ; clk         ; 0.000        ; 2.565      ; 4.790      ;
; 10.013 ; n_reset                      ; cpu09p:cpu1|state.pulu_sph_state       ; clk          ; clk         ; 0.000        ; 2.565      ; 4.790      ;
; 10.013 ; n_reset                      ; cpu09p:cpu1|state.pulu_spl_state       ; clk          ; clk         ; 0.000        ; 2.565      ; 4.790      ;
; 10.033 ; n_reset                      ; sd_controller:sd1|state.init           ; clk          ; clk         ; 0.000        ; 2.850      ; 5.095      ;
; 10.040 ; n_reset                      ; cpu09p:cpu1|state.int_irq_state        ; clk          ; clk         ; 0.000        ; 2.724      ; 4.976      ;
; 10.040 ; n_reset                      ; cpu09p:cpu1|state.int_irq1_state       ; clk          ; clk         ; 0.000        ; 2.724      ; 4.976      ;
; 10.040 ; n_reset                      ; cpu09p:cpu1|state.jsr_state            ; clk          ; clk         ; 0.000        ; 2.724      ; 4.976      ;
; 10.040 ; n_reset                      ; cpu09p:cpu1|state.indexaddr_state      ; clk          ; clk         ; 0.000        ; 2.724      ; 4.976      ;
; 10.040 ; n_reset                      ; cpu09p:cpu1|state.puls_state           ; clk          ; clk         ; 0.000        ; 2.724      ; 4.976      ;
; 10.040 ; n_reset                      ; cpu09p:cpu1|state.lea_state            ; clk          ; clk         ; 0.000        ; 2.724      ; 4.976      ;
; 10.040 ; n_reset                      ; cpu09p:cpu1|state.sbranch_state        ; clk          ; clk         ; 0.000        ; 2.724      ; 4.976      ;
; 10.040 ; n_reset                      ; cpu09p:cpu1|state.int_nmi_state        ; clk          ; clk         ; 0.000        ; 2.724      ; 4.976      ;
; 10.040 ; n_reset                      ; cpu09p:cpu1|state.int_nmi1_state       ; clk          ; clk         ; 0.000        ; 2.724      ; 4.976      ;
+--------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 46.77 MHz ; 46.77 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.383 ; -6.645            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.384 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 8.689 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.044 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.449 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                        ;
+--------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.383 ; cpu09p:cpu1|md[0]                       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.870     ; 13.513     ;
; -1.210 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.753     ;
; -1.203 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.746     ;
; -1.096 ; cpu09p:cpu1|md[0]                       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.870     ; 13.226     ;
; -1.096 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.639     ;
; -1.089 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.632     ;
; -1.063 ; cpu09p:cpu1|state.mul0_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.823     ; 13.240     ;
; -1.036 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.579     ;
; -1.028 ; cpu09p:cpu1|md[0]                       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.870     ; 13.158     ;
; -1.026 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.875     ; 13.151     ;
; -1.022 ; cpu09p:cpu1|md[1]                       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.833     ; 13.189     ;
; -0.988 ; cpu09p:cpu1|state.pulu_ixl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.371     ; 13.617     ;
; -0.971 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.371     ; 13.600     ;
; -0.964 ; cpu09p:cpu1|state.indirect2_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.487     ;
; -0.923 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.466     ;
; -0.922 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.465     ;
; -0.916 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.459     ;
; -0.909 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.452     ;
; -0.901 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.450     ; 13.451     ;
; -0.891 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.417     ; 13.474     ;
; -0.887 ; cpu09p:cpu1|state.int_acca_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.231     ; 13.656     ;
; -0.882 ; cpu09p:cpu1|state.int_dp_state          ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.231     ; 13.651     ;
; -0.879 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.417     ; 13.462     ;
; -0.874 ; cpu09p:cpu1|state.pulu_ixl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.371     ; 13.503     ;
; -0.859 ; cpu09p:cpu1|state.mul4_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.417     ; 13.442     ;
; -0.857 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.371     ; 13.486     ;
; -0.855 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.398     ;
; -0.854 ; cpu09p:cpu1|state.mul6_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.417     ; 13.437     ;
; -0.850 ; cpu09p:cpu1|state.indirect2_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.373     ;
; -0.848 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.391     ;
; -0.846 ; cpu09p:cpu1|state.dual_op_read8_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.369     ;
; -0.846 ; cpu09p:cpu1|state.dual_op_write16_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.369     ;
; -0.841 ; cpu09p:cpu1|state.puls_cc_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.450     ; 13.391     ;
; -0.833 ; cpu09p:cpu1|state.pulu_accb_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.443     ; 13.390     ;
; -0.828 ; cpu09p:cpu1|state.int_irqmask_state     ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.515     ; 13.313     ;
; -0.827 ; cpu09p:cpu1|state.mul2_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.823     ; 13.004     ;
; -0.819 ; cpu09p:cpu1|md[2]                       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.833     ; 12.986     ;
; -0.805 ; cpu09p:cpu1|md[0]                       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.870     ; 12.935     ;
; -0.795 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.338     ;
; -0.795 ; cpu09p:cpu1|state.pulu_cc_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.371     ; 13.424     ;
; -0.787 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.450     ; 13.337     ;
; -0.777 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.417     ; 13.360     ;
; -0.777 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.320     ;
; -0.776 ; cpu09p:cpu1|state.mul0_state            ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.823     ; 12.953     ;
; -0.773 ; cpu09p:cpu1|state.int_acca_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.231     ; 13.542     ;
; -0.770 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.313     ;
; -0.768 ; cpu09p:cpu1|state.int_dp_state          ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.231     ; 13.537     ;
; -0.765 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.417     ; 13.348     ;
; -0.757 ; cpu09p:cpu1|state.pulu_dp_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.443     ; 13.314     ;
; -0.749 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.292     ;
; -0.739 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.875     ; 12.864     ;
; -0.735 ; cpu09p:cpu1|md[1]                       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.833     ; 12.902     ;
; -0.732 ; cpu09p:cpu1|state.dual_op_read8_state   ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.255     ;
; -0.732 ; cpu09p:cpu1|state.dual_op_write16_state ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.255     ;
; -0.727 ; cpu09p:cpu1|state.puls_cc_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.450     ; 13.277     ;
; -0.726 ; cpu09p:cpu1|state.single_op_write_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.249     ;
; -0.720 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.263     ;
; -0.719 ; cpu09p:cpu1|state.pulu_accb_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.443     ; 13.276     ;
; -0.719 ; cpu09p:cpu1|state.rti_iyh_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.262     ;
; -0.718 ; cpu09p:cpu1|state.dual_op_write8_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.241     ;
; -0.712 ; cpu09p:cpu1|state.int_accb_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.231     ; 13.481     ;
; -0.708 ; cpu09p:cpu1|state.mul0_state            ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.823     ; 12.885     ;
; -0.701 ; cpu09p:cpu1|state.pulu_ixl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.371     ; 13.330     ;
; -0.700 ; cpu09p:cpu1|state.puls_uph_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.417     ; 13.283     ;
; -0.696 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.239     ;
; -0.694 ; cpu09p:cpu1|state.pulu_iyl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.371     ; 13.323     ;
; -0.689 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.232     ;
; -0.684 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.371     ; 13.313     ;
; -0.684 ; cpu09p:cpu1|state.puls_acca_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.450     ; 13.234     ;
; -0.681 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.224     ;
; -0.681 ; cpu09p:cpu1|state.pulu_cc_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.371     ; 13.310     ;
; -0.677 ; cpu09p:cpu1|state.indirect2_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.200     ;
; -0.671 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.875     ; 12.796     ;
; -0.670 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.443     ; 13.227     ;
; -0.667 ; cpu09p:cpu1|md[1]                       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.833     ; 12.834     ;
; -0.652 ; cpu09p:cpu1|state.mul7_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.417     ; 13.235     ;
; -0.643 ; cpu09p:cpu1|state.pulu_dp_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.443     ; 13.200     ;
; -0.640 ; cpu09p:cpu1|md[0]                       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.870     ; 12.770     ;
; -0.636 ; cpu09p:cpu1|state.indirect_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.159     ;
; -0.633 ; cpu09p:cpu1|state.pulu_ixl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.371     ; 13.262     ;
; -0.624 ; cpu09p:cpu1|state.single_op_read_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.147     ;
; -0.622 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.165     ;
; -0.616 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.371     ; 13.245     ;
; -0.615 ; cpu09p:cpu1|state.int_swimask_state     ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.515     ; 13.100     ;
; -0.614 ; cpu09p:cpu1|md[3]                       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.833     ; 12.781     ;
; -0.614 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.450     ; 13.164     ;
; -0.613 ; cpu09p:cpu1|state.pulu_ixh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.371     ; 13.242     ;
; -0.612 ; cpu09p:cpu1|state.single_op_write_state ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.135     ;
; -0.609 ; cpu09p:cpu1|state.indirect2_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.132     ;
; -0.606 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.149     ;
; -0.605 ; cpu09p:cpu1|state.rti_iyh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.148     ;
; -0.604 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.417     ; 13.187     ;
; -0.604 ; cpu09p:cpu1|state.dual_op_write8_state  ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.477     ; 13.127     ;
; -0.604 ; cpu09p:cpu1|state.mul3_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.823     ; 12.781     ;
; -0.603 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.457     ; 13.146     ;
; -0.600 ; cpu09p:cpu1|state.int_acca_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.231     ; 13.369     ;
; -0.598 ; cpu09p:cpu1|state.int_accb_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.231     ; 13.367     ;
; -0.595 ; cpu09p:cpu1|state.pshu_iyh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.273     ; 13.322     ;
; -0.595 ; cpu09p:cpu1|state.int_dp_state          ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.231     ; 13.364     ;
; -0.592 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.417     ; 13.175     ;
+--------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.397 ; SBCTextDisplayRGB:io1|dispCharWRData[5]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.429      ; 1.056      ;
; 0.398 ; SBCTextDisplayRGB:io1|dispCharWRData[7]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.429      ; 1.057      ;
; 0.402 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|param3[0]                 ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2Ctrl                   ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2Shift                  ; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2Caps                   ; SBCTextDisplayRGB:io1|ps2Caps                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2Num                    ; SBCTextDisplayRGB:io1|ps2Num                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|saved_state.int_nmimask_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.fetch_state             ; cpu09p:cpu1|saved_state.fetch_state                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[3]                          ; cpu09p:cpu1|op_code[3]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.single_op_read_state    ; cpu09p:cpu1|saved_state.single_op_read_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.int_irqmask_state       ; cpu09p:cpu1|saved_state.int_irqmask_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.reset_state             ; cpu09p:cpu1|saved_state.reset_state                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[0]                          ; cpu09p:cpu1|op_code[0]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[2]                          ; cpu09p:cpu1|op_code[2]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txBuffer[7]                    ; bufferedUART:io2|txBuffer[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|frt_i                           ; mem_mapper2:mm1|frt_i                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; state[1]                                        ; state[1]                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmi_i                           ; mem_mapper2:mm1|nmi_i                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[0]                       ; mem_mapper2:mm1|nmiDly[0]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[2]                       ; mem_mapper2:mm1|nmiDly[2]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[1]                       ; mem_mapper2:mm1|nmiDly[1]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[3]                       ; mem_mapper2:mm1|nmiDly[3]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[4]                       ; mem_mapper2:mm1|nmiDly[4]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|romInhib_i                      ; mem_mapper2:mm1|romInhib_i                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txByteSent                     ; bufferedUART:io2|txByteSent                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txBitCount[3]                  ; bufferedUART:io2|txBitCount[3]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txBitCount[2]                  ; bufferedUART:io2|txBitCount[2]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txBitCount[1]                  ; bufferedUART:io2|txBitCount[1]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txBitCount[0]                  ; bufferedUART:io2|txBitCount[0]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|HighSpeed                     ; sd_controller:sd1|HighSpeed                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|attBold                   ; SBCTextDisplayRGB:io1|attBold                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|attInverse                ; SBCTextDisplayRGB:io1|attInverse                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|\fsm:bit_counter[5]           ; sd_controller:sd1|\fsm:bit_counter[5]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|pixelCount[1]             ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|hActive                   ; SBCTextDisplayRGB:io1|hActive                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|paramCount[0]             ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|param1[0]                 ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|param2[0]                 ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|ps2DataOut                ; SBCTextDisplayRGB:io1|ps2DataOut                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|cursorVert[0]             ; SBCTextDisplayRGB:io1|cursorVert[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.689 ; n_reset   ; cpu09p:cpu1|state.puls_accb_state         ; clk          ; clk         ; 20.000       ; 2.356      ; 5.689      ;
; 8.689 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state         ; clk          ; clk         ; 20.000       ; 2.356      ; 5.689      ;
; 8.689 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state           ; clk          ; clk         ; 20.000       ; 2.356      ; 5.689      ;
; 8.689 ; n_reset   ; cpu09p:cpu1|state.int_cc_state            ; clk          ; clk         ; 20.000       ; 2.356      ; 5.689      ;
; 8.689 ; n_reset   ; cpu09p:cpu1|state.pshs_cc_state           ; clk          ; clk         ; 20.000       ; 2.356      ; 5.689      ;
; 8.689 ; n_reset   ; cpu09p:cpu1|state.push_return_hi_state    ; clk          ; clk         ; 20.000       ; 2.356      ; 5.689      ;
; 8.689 ; n_reset   ; cpu09p:cpu1|state.puls_dp_state           ; clk          ; clk         ; 20.000       ; 2.356      ; 5.689      ;
; 8.689 ; n_reset   ; cpu09p:cpu1|state.fetch_state             ; clk          ; clk         ; 20.000       ; 2.356      ; 5.689      ;
; 8.870 ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state          ; clk          ; clk         ; 20.000       ; 2.147      ; 5.299      ;
; 8.870 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state          ; clk          ; clk         ; 20.000       ; 2.147      ; 5.299      ;
; 8.870 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state          ; clk          ; clk         ; 20.000       ; 2.147      ; 5.299      ;
; 8.870 ; n_reset   ; cpu09p:cpu1|state.puls_pch_state          ; clk          ; clk         ; 20.000       ; 2.147      ; 5.299      ;
; 8.870 ; n_reset   ; cpu09p:cpu1|state.puls_pcl_state          ; clk          ; clk         ; 20.000       ; 2.147      ; 5.299      ;
; 8.870 ; n_reset   ; cpu09p:cpu1|state.rti_pch_state           ; clk          ; clk         ; 20.000       ; 2.147      ; 5.299      ;
; 8.870 ; n_reset   ; cpu09p:cpu1|state.rti_pcl_state           ; clk          ; clk         ; 20.000       ; 2.147      ; 5.299      ;
; 8.870 ; n_reset   ; cpu09p:cpu1|state.pull_return_hi_state    ; clk          ; clk         ; 20.000       ; 2.147      ; 5.299      ;
; 8.870 ; n_reset   ; cpu09p:cpu1|state.pull_return_lo_state    ; clk          ; clk         ; 20.000       ; 2.147      ; 5.299      ;
; 8.870 ; n_reset   ; cpu09p:cpu1|state.rti_acca_state          ; clk          ; clk         ; 20.000       ; 2.147      ; 5.299      ;
; 8.870 ; n_reset   ; cpu09p:cpu1|state.rti_accb_state          ; clk          ; clk         ; 20.000       ; 2.147      ; 5.299      ;
; 8.870 ; n_reset   ; cpu09p:cpu1|state.rti_dp_state            ; clk          ; clk         ; 20.000       ; 2.147      ; 5.299      ;
; 9.043 ; n_reset   ; sd_controller:sd1|state.read_block_data   ; clk          ; clk         ; 20.000       ; 2.516      ; 5.495      ;
; 9.043 ; n_reset   ; sd_controller:sd1|state.receive_byte      ; clk          ; clk         ; 20.000       ; 2.516      ; 5.495      ;
; 9.074 ; n_reset   ; cpu09p:cpu1|state.mul_state               ; clk          ; clk         ; 20.000       ; 2.426      ; 5.374      ;
; 9.074 ; n_reset   ; cpu09p:cpu1|state.tfr_state               ; clk          ; clk         ; 20.000       ; 2.426      ; 5.374      ;
; 9.074 ; n_reset   ; cpu09p:cpu1|state.exg1_state              ; clk          ; clk         ; 20.000       ; 2.426      ; 5.374      ;
; 9.074 ; n_reset   ; cpu09p:cpu1|state.exg2_state              ; clk          ; clk         ; 20.000       ; 2.426      ; 5.374      ;
; 9.074 ; n_reset   ; cpu09p:cpu1|state.rti_entire_state        ; clk          ; clk         ; 20.000       ; 2.426      ; 5.374      ;
; 9.074 ; n_reset   ; cpu09p:cpu1|state.int_cwai_state          ; clk          ; clk         ; 20.000       ; 2.426      ; 5.374      ;
; 9.074 ; n_reset   ; cpu09p:cpu1|state.sync_state              ; clk          ; clk         ; 20.000       ; 2.426      ; 5.374      ;
; 9.078 ; n_reset   ; sd_controller:sd1|state.idle              ; clk          ; clk         ; 20.000       ; 2.517      ; 5.461      ;
; 9.078 ; n_reset   ; sd_controller:sd1|state.read_block_cmd    ; clk          ; clk         ; 20.000       ; 2.517      ; 5.461      ;
; 9.078 ; n_reset   ; sd_controller:sd1|state.write_block_cmd   ; clk          ; clk         ; 20.000       ; 2.517      ; 5.461      ;
; 9.078 ; n_reset   ; sd_controller:sd1|state.cmd58             ; clk          ; clk         ; 20.000       ; 2.517      ; 5.461      ;
; 9.078 ; n_reset   ; sd_controller:sd1|HighSpeed               ; clk          ; clk         ; 20.000       ; 2.517      ; 5.461      ;
; 9.088 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state          ; clk          ; clk         ; 20.000       ; 2.098      ; 5.032      ;
; 9.088 ; n_reset   ; cpu09p:cpu1|state.pshs_iyl_state          ; clk          ; clk         ; 20.000       ; 2.098      ; 5.032      ;
; 9.088 ; n_reset   ; cpu09p:cpu1|state.pshs_iyh_state          ; clk          ; clk         ; 20.000       ; 2.098      ; 5.032      ;
; 9.088 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state          ; clk          ; clk         ; 20.000       ; 2.098      ; 5.032      ;
; 9.088 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state          ; clk          ; clk         ; 20.000       ; 2.098      ; 5.032      ;
; 9.095 ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state          ; clk          ; clk         ; 20.000       ; 2.371      ; 5.298      ;
; 9.095 ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state          ; clk          ; clk         ; 20.000       ; 2.371      ; 5.298      ;
; 9.095 ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state          ; clk          ; clk         ; 20.000       ; 2.371      ; 5.298      ;
; 9.095 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state           ; clk          ; clk         ; 20.000       ; 2.371      ; 5.298      ;
; 9.095 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state           ; clk          ; clk         ; 20.000       ; 2.371      ; 5.298      ;
; 9.095 ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state           ; clk          ; clk         ; 20.000       ; 2.371      ; 5.298      ;
; 9.095 ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state          ; clk          ; clk         ; 20.000       ; 2.371      ; 5.298      ;
; 9.095 ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state           ; clk          ; clk         ; 20.000       ; 2.371      ; 5.298      ;
; 9.095 ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state           ; clk          ; clk         ; 20.000       ; 2.371      ; 5.298      ;
; 9.095 ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state           ; clk          ; clk         ; 20.000       ; 2.371      ; 5.298      ;
; 9.122 ; n_reset   ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 20.000       ; 2.509      ; 5.409      ;
; 9.122 ; n_reset   ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 20.000       ; 2.509      ; 5.409      ;
; 9.122 ; n_reset   ; sd_controller:sd1|state.send_regreq       ; clk          ; clk         ; 20.000       ; 2.509      ; 5.409      ;
; 9.122 ; n_reset   ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 20.000       ; 2.509      ; 5.409      ;
; 9.153 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state           ; clk          ; clk         ; 20.000       ; 1.926      ; 4.795      ;
; 9.153 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state         ; clk          ; clk         ; 20.000       ; 1.926      ; 4.795      ;
; 9.153 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state         ; clk          ; clk         ; 20.000       ; 1.926      ; 4.795      ;
; 9.176 ; n_reset   ; cpu09p:cpu1|state.pshu_iyl_state          ; clk          ; clk         ; 20.000       ; 2.170      ; 5.016      ;
; 9.176 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state          ; clk          ; clk         ; 20.000       ; 2.170      ; 5.016      ;
; 9.176 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state          ; clk          ; clk         ; 20.000       ; 2.170      ; 5.016      ;
; 9.176 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state          ; clk          ; clk         ; 20.000       ; 2.170      ; 5.016      ;
; 9.224 ; n_reset   ; gpio:gpio1|reg[0]                         ; clk          ; clk         ; 20.000       ; 2.506      ; 5.304      ;
; 9.224 ; n_reset   ; gpio:gpio1|reg[1]                         ; clk          ; clk         ; 20.000       ; 2.506      ; 5.304      ;
; 9.224 ; n_reset   ; gpio:gpio1|reg[3]                         ; clk          ; clk         ; 20.000       ; 2.506      ; 5.304      ;
; 9.224 ; n_reset   ; gpio:gpio1|reg[7]                         ; clk          ; clk         ; 20.000       ; 2.506      ; 5.304      ;
; 9.224 ; n_reset   ; gpio:gpio1|reg[2]                         ; clk          ; clk         ; 20.000       ; 2.506      ; 5.304      ;
; 9.224 ; n_reset   ; gpio:gpio1|reg_ddr2[1]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.304      ;
; 9.224 ; n_reset   ; gpio:gpio1|reg_ddr2[7]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.304      ;
; 9.224 ; n_reset   ; gpio:gpio1|reg_ddr2[3]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.304      ;
; 9.241 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.287      ;
; 9.241 ; n_reset   ; gpio:gpio1|reg_dat2[6]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.287      ;
; 9.241 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.287      ;
; 9.241 ; n_reset   ; gpio:gpio1|reg_dat2[5]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.287      ;
; 9.241 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.287      ;
; 9.241 ; n_reset   ; gpio:gpio1|reg_dat2[4]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.287      ;
; 9.241 ; n_reset   ; gpio:gpio1|reg_ddr2[2]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.287      ;
; 9.241 ; n_reset   ; gpio:gpio1|reg_dat2[2]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.287      ;
; 9.241 ; n_reset   ; gpio:gpio1|reg_ddr2[0]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.287      ;
; 9.241 ; n_reset   ; gpio:gpio1|reg_dat2[0]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.287      ;
; 9.277 ; n_reset   ; gpio:gpio1|reg_ddr0[1]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.251      ;
; 9.277 ; n_reset   ; gpio:gpio1|reg_dat0[1]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.251      ;
; 9.277 ; n_reset   ; gpio:gpio1|reg_ddr0[2]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.251      ;
; 9.277 ; n_reset   ; gpio:gpio1|reg_dat0[2]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.251      ;
; 9.277 ; n_reset   ; gpio:gpio1|reg_ddr0[0]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.251      ;
; 9.277 ; n_reset   ; gpio:gpio1|reg_dat0[0]                    ; clk          ; clk         ; 20.000       ; 2.506      ; 5.251      ;
; 9.293 ; n_reset   ; gpio:gpio1|reg[4]                         ; clk          ; clk         ; 20.000       ; 2.505      ; 5.234      ;
; 9.293 ; n_reset   ; gpio:gpio1|reg[5]                         ; clk          ; clk         ; 20.000       ; 2.505      ; 5.234      ;
; 9.293 ; n_reset   ; gpio:gpio1|reg[6]                         ; clk          ; clk         ; 20.000       ; 2.505      ; 5.234      ;
; 9.305 ; n_reset   ; cpu09p:cpu1|state.mul5_state              ; clk          ; clk         ; 20.000       ; 2.332      ; 5.049      ;
; 9.305 ; n_reset   ; cpu09p:cpu1|state.mul6_state              ; clk          ; clk         ; 20.000       ; 2.332      ; 5.049      ;
; 9.305 ; n_reset   ; cpu09p:cpu1|state.mul7_state              ; clk          ; clk         ; 20.000       ; 2.332      ; 5.049      ;
; 9.305 ; n_reset   ; cpu09p:cpu1|state.rti_uph_state           ; clk          ; clk         ; 20.000       ; 2.332      ; 5.049      ;
; 9.305 ; n_reset   ; cpu09p:cpu1|state.puls_uph_state          ; clk          ; clk         ; 20.000       ; 2.332      ; 5.049      ;
; 9.305 ; n_reset   ; cpu09p:cpu1|state.rti_upl_state           ; clk          ; clk         ; 20.000       ; 2.332      ; 5.049      ;
; 9.305 ; n_reset   ; cpu09p:cpu1|state.puls_upl_state          ; clk          ; clk         ; 20.000       ; 2.332      ; 5.049      ;
; 9.305 ; n_reset   ; cpu09p:cpu1|state.mul4_state              ; clk          ; clk         ; 20.000       ; 2.332      ; 5.049      ;
; 9.339 ; n_reset   ; cpu09p:cpu1|fic                           ; clk          ; clk         ; 20.000       ; 2.529      ; 5.212      ;
; 9.380 ; n_reset   ; cpu09p:cpu1|state.indirect_state          ; clk          ; clk         ; 20.000       ; 2.389      ; 5.031      ;
; 9.380 ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state   ; clk          ; clk         ; 20.000       ; 2.389      ; 5.031      ;
; 9.380 ; n_reset   ; cpu09p:cpu1|state.indirect2_state         ; clk          ; clk         ; 20.000       ; 2.389      ; 5.031      ;
; 9.380 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state  ; clk          ; clk         ; 20.000       ; 2.389      ; 5.031      ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                 ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.044 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.310      ;
; 1.044 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.310      ;
; 1.044 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.310      ;
; 1.044 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.310      ;
; 1.044 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.310      ;
; 1.044 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.310      ;
; 1.869 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent            ; clk          ; clk         ; 0.000        ; 0.074      ; 2.138      ;
; 1.869 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.138      ;
; 1.869 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit       ; clk          ; clk         ; 0.000        ; 0.074      ; 2.138      ;
; 1.869 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit       ; clk          ; clk         ; 0.000        ; 0.074      ; 2.138      ;
; 1.924 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.059      ; 2.178      ;
; 1.924 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.059      ; 2.178      ;
; 1.924 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.059      ; 2.178      ;
; 1.924 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.059      ; 2.178      ;
; 1.924 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.059      ; 2.178      ;
; 1.924 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.059      ; 2.178      ;
; 1.930 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.060      ; 2.185      ;
; 1.930 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.060      ; 2.185      ;
; 1.930 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.060      ; 2.185      ;
; 1.930 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.060      ; 2.185      ;
; 1.930 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.060      ; 2.185      ;
; 1.930 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.060      ; 2.185      ;
; 1.960 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle          ; clk          ; clk         ; 0.000        ; 0.059      ; 2.214      ;
; 1.960 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit       ; clk          ; clk         ; 0.000        ; 0.059      ; 2.214      ;
; 1.960 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]         ; clk          ; clk         ; 0.000        ; 0.059      ; 2.214      ;
; 1.960 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]         ; clk          ; clk         ; 0.000        ; 0.059      ; 2.214      ;
; 1.960 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]         ; clk          ; clk         ; 0.000        ; 0.059      ; 2.214      ;
; 1.960 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]         ; clk          ; clk         ; 0.000        ; 0.059      ; 2.214      ;
; 1.960 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit       ; clk          ; clk         ; 0.000        ; 0.059      ; 2.214      ;
; 2.390 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]      ; clk          ; clk         ; 0.000        ; 0.064      ; 2.649      ;
; 2.390 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]      ; clk          ; clk         ; 0.000        ; 0.064      ; 2.649      ;
; 2.390 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 2.649      ;
; 2.390 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 2.649      ;
; 2.390 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 2.649      ;
; 2.390 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]      ; clk          ; clk         ; 0.000        ; 0.064      ; 2.649      ;
; 2.390 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]      ; clk          ; clk         ; 0.000        ; 0.064      ; 2.649      ;
; 2.390 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]      ; clk          ; clk         ; 0.000        ; 0.064      ; 2.649      ;
; 2.440 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]         ; clk          ; clk         ; 0.000        ; 0.069      ; 2.704      ;
; 2.440 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]         ; clk          ; clk         ; 0.000        ; 0.069      ; 2.704      ;
; 2.440 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]         ; clk          ; clk         ; 0.000        ; 0.069      ; 2.704      ;
; 2.440 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]         ; clk          ; clk         ; 0.000        ; 0.069      ; 2.704      ;
; 3.374 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED             ; clk          ; clk         ; 0.000        ; 0.035      ; 3.521      ;
; 3.418 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 3.675      ;
; 3.418 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 3.675      ;
; 3.418 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 3.675      ;
; 3.418 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 3.675      ;
; 3.418 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 3.675      ;
; 3.418 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 3.675      ;
; 3.418 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]      ; clk          ; clk         ; 0.000        ; 0.062      ; 3.675      ;
; 3.418 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 3.675      ;
; 4.438 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED             ; clk          ; clk         ; 0.000        ; 0.033      ; 4.583      ;
; 9.125 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[3] ; clk          ; clk         ; 0.000        ; 2.616      ; 3.936      ;
; 9.523 ; n_reset                      ; gpio:gpio1|reg_dat2[1]                 ; clk          ; clk         ; 0.000        ; 2.620      ; 4.338      ;
; 9.523 ; n_reset                      ; gpio:gpio1|reg_dat2[7]                 ; clk          ; clk         ; 0.000        ; 2.620      ; 4.338      ;
; 9.523 ; n_reset                      ; gpio:gpio1|reg_dat2[3]                 ; clk          ; clk         ; 0.000        ; 2.620      ; 4.338      ;
; 9.537 ; n_reset                      ; cpu09p:cpu1|state.indexed_state        ; clk          ; clk         ; 0.000        ; 2.875      ; 4.607      ;
; 9.625 ; n_reset                      ; cpu09p:cpu1|state.mulea_state          ; clk          ; clk         ; 0.000        ; 2.823      ; 4.643      ;
; 9.625 ; n_reset                      ; cpu09p:cpu1|state.mul0_state           ; clk          ; clk         ; 0.000        ; 2.823      ; 4.643      ;
; 9.625 ; n_reset                      ; cpu09p:cpu1|state.mul1_state           ; clk          ; clk         ; 0.000        ; 2.823      ; 4.643      ;
; 9.625 ; n_reset                      ; cpu09p:cpu1|state.mul2_state           ; clk          ; clk         ; 0.000        ; 2.823      ; 4.643      ;
; 9.625 ; n_reset                      ; cpu09p:cpu1|state.mul3_state           ; clk          ; clk         ; 0.000        ; 2.823      ; 4.643      ;
; 9.653 ; n_reset                      ; mem_mapper2:mm1|nmiDly[2]              ; clk          ; clk         ; 0.000        ; 2.608      ; 4.456      ;
; 9.653 ; n_reset                      ; mem_mapper2:mm1|nmiDly[1]              ; clk          ; clk         ; 0.000        ; 2.608      ; 4.456      ;
; 9.653 ; n_reset                      ; mem_mapper2:mm1|nmiDly[3]              ; clk          ; clk         ; 0.000        ; 2.608      ; 4.456      ;
; 9.653 ; n_reset                      ; mem_mapper2:mm1|nmiDly[0]              ; clk          ; clk         ; 0.000        ; 2.608      ; 4.456      ;
; 9.653 ; n_reset                      ; mem_mapper2:mm1|nmiDly[4]              ; clk          ; clk         ; 0.000        ; 2.608      ; 4.456      ;
; 9.653 ; n_reset                      ; mem_mapper2:mm1|nmi_i                  ; clk          ; clk         ; 0.000        ; 2.608      ; 4.456      ;
; 9.670 ; n_reset                      ; cpu09p:cpu1|state.pulu_state           ; clk          ; clk         ; 0.000        ; 2.515      ; 4.380      ;
; 9.670 ; n_reset                      ; cpu09p:cpu1|state.int_irqmask_state    ; clk          ; clk         ; 0.000        ; 2.515      ; 4.380      ;
; 9.670 ; n_reset                      ; cpu09p:cpu1|state.int_swimask_state    ; clk          ; clk         ; 0.000        ; 2.515      ; 4.380      ;
; 9.670 ; n_reset                      ; cpu09p:cpu1|state.reset_state          ; clk          ; clk         ; 0.000        ; 2.515      ; 4.380      ;
; 9.670 ; n_reset                      ; cpu09p:cpu1|state.int_nmimask_state    ; clk          ; clk         ; 0.000        ; 2.515      ; 4.380      ;
; 9.701 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6] ; clk          ; clk         ; 0.000        ; 2.614      ; 4.510      ;
; 9.701 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[2] ; clk          ; clk         ; 0.000        ; 2.614      ; 4.510      ;
; 9.701 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5] ; clk          ; clk         ; 0.000        ; 2.614      ; 4.510      ;
; 9.701 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[1] ; clk          ; clk         ; 0.000        ; 2.614      ; 4.510      ;
; 9.701 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[7] ; clk          ; clk         ; 0.000        ; 2.602      ; 4.498      ;
; 9.701 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4] ; clk          ; clk         ; 0.000        ; 2.602      ; 4.498      ;
; 9.701 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[0] ; clk          ; clk         ; 0.000        ; 2.602      ; 4.498      ;
; 9.775 ; n_reset                      ; cpu09p:cpu1|state.puls_cc_state        ; clk          ; clk         ; 0.000        ; 2.450      ; 4.420      ;
; 9.775 ; n_reset                      ; cpu09p:cpu1|state.puls_acca_state      ; clk          ; clk         ; 0.000        ; 2.450      ; 4.420      ;
; 9.775 ; n_reset                      ; cpu09p:cpu1|state.pulu_acca_state      ; clk          ; clk         ; 0.000        ; 2.450      ; 4.420      ;
; 9.797 ; n_reset                      ; cpu09p:cpu1|nmi_req                    ; clk          ; clk         ; 0.000        ; 2.617      ; 4.609      ;
; 9.797 ; n_reset                      ; cpu09p:cpu1|nmi_ack                    ; clk          ; clk         ; 0.000        ; 2.617      ; 4.609      ;
; 9.854 ; n_reset                      ; cpu09p:cpu1|state.pulu_cc_state        ; clk          ; clk         ; 0.000        ; 2.371      ; 4.420      ;
; 9.854 ; n_reset                      ; cpu09p:cpu1|state.pulu_ixh_state       ; clk          ; clk         ; 0.000        ; 2.371      ; 4.420      ;
; 9.854 ; n_reset                      ; cpu09p:cpu1|state.pulu_ixl_state       ; clk          ; clk         ; 0.000        ; 2.371      ; 4.420      ;
; 9.854 ; n_reset                      ; cpu09p:cpu1|state.pulu_iyl_state       ; clk          ; clk         ; 0.000        ; 2.371      ; 4.420      ;
; 9.854 ; n_reset                      ; cpu09p:cpu1|state.pulu_sph_state       ; clk          ; clk         ; 0.000        ; 2.371      ; 4.420      ;
; 9.854 ; n_reset                      ; cpu09p:cpu1|state.pulu_spl_state       ; clk          ; clk         ; 0.000        ; 2.371      ; 4.420      ;
; 9.896 ; n_reset                      ; cpu09p:cpu1|state.int_irq_state        ; clk          ; clk         ; 0.000        ; 2.516      ; 4.607      ;
; 9.896 ; n_reset                      ; cpu09p:cpu1|state.int_irq1_state       ; clk          ; clk         ; 0.000        ; 2.516      ; 4.607      ;
; 9.896 ; n_reset                      ; cpu09p:cpu1|state.jsr_state            ; clk          ; clk         ; 0.000        ; 2.516      ; 4.607      ;
; 9.896 ; n_reset                      ; cpu09p:cpu1|state.indexaddr_state      ; clk          ; clk         ; 0.000        ; 2.516      ; 4.607      ;
; 9.896 ; n_reset                      ; cpu09p:cpu1|state.puls_state           ; clk          ; clk         ; 0.000        ; 2.516      ; 4.607      ;
; 9.896 ; n_reset                      ; cpu09p:cpu1|state.lea_state            ; clk          ; clk         ; 0.000        ; 2.516      ; 4.607      ;
; 9.896 ; n_reset                      ; cpu09p:cpu1|state.sbranch_state        ; clk          ; clk         ; 0.000        ; 2.516      ; 4.607      ;
; 9.896 ; n_reset                      ; cpu09p:cpu1|state.int_nmi_state        ; clk          ; clk         ; 0.000        ; 2.516      ; 4.607      ;
; 9.896 ; n_reset                      ; cpu09p:cpu1|state.int_nmi1_state       ; clk          ; clk         ; 0.000        ; 2.516      ; 4.607      ;
; 9.908 ; n_reset                      ; cpu09p:cpu1|state.pshs_state           ; clk          ; clk         ; 0.000        ; 2.508      ; 4.611      ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.682 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.141 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 9.627 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.503 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.206 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+-------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 1.682 ; vduffd0                                 ; n_LED9          ; clk          ; clk         ; 20.000       ; 0.000      ; 3.318      ;
; 5.983 ; mem_mapper2:mm1|frt_i                   ; n_LED7          ; clk          ; clk         ; 20.000       ; -1.257     ; 2.760      ;
; 6.836 ; sd_controller:sd1|driveLED              ; driveLED        ; clk          ; clk         ; 20.000       ; -1.229     ; 1.935      ;
; 7.055 ; cpu09p:cpu1|md[0]                       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.422     ; 6.523      ;
; 7.132 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.411     ; 6.457      ;
; 7.150 ; cpu09p:cpu1|md[1]                       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.405     ; 6.445      ;
; 7.150 ; cpu09p:cpu1|state.mul0_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.395     ; 6.455      ;
; 7.158 ; cpu09p:cpu1|md[0]                       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.422     ; 6.420      ;
; 7.192 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.634      ;
; 7.194 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.632      ;
; 7.195 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.631      ;
; 7.197 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.629      ;
; 7.235 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.411     ; 6.354      ;
; 7.241 ; cpu09p:cpu1|state.mul2_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.395     ; 6.364      ;
; 7.245 ; cpu09p:cpu1|md[2]                       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.405     ; 6.350      ;
; 7.253 ; cpu09p:cpu1|md[1]                       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.405     ; 6.342      ;
; 7.253 ; cpu09p:cpu1|state.mul0_state            ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.395     ; 6.352      ;
; 7.257 ; cpu09p:cpu1|state.int_irqmask_state     ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.215     ; 6.528      ;
; 7.266 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.560      ;
; 7.268 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.558      ;
; 7.270 ; cpu09p:cpu1|state.mul6_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.151     ; 6.579      ;
; 7.277 ; cpu09p:cpu1|state.mul4_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.151     ; 6.572      ;
; 7.278 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.548      ;
; 7.281 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.545      ;
; 7.288 ; cpu09p:cpu1|state.indirect2_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.520      ;
; 7.291 ; cpu09p:cpu1|state.indirect2_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.517      ;
; 7.299 ; cpu09p:cpu1|md[0]                       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.422     ; 6.279      ;
; 7.332 ; cpu09p:cpu1|md[0]                       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.422     ; 6.246      ;
; 7.333 ; cpu09p:cpu1|state.pulu_ixl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.121     ; 6.546      ;
; 7.336 ; cpu09p:cpu1|state.pulu_ixl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.121     ; 6.543      ;
; 7.337 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.489      ;
; 7.340 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.486      ;
; 7.341 ; cpu09p:cpu1|state.dual_op_write16_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.467      ;
; 7.344 ; cpu09p:cpu1|state.dual_op_write16_state ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.464      ;
; 7.344 ; cpu09p:cpu1|state.mul3_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.395     ; 6.261      ;
; 7.344 ; cpu09p:cpu1|state.mul2_state            ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.395     ; 6.261      ;
; 7.345 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.121     ; 6.534      ;
; 7.347 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.173     ; 6.480      ;
; 7.348 ; cpu09p:cpu1|md[2]                       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.405     ; 6.247      ;
; 7.348 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.121     ; 6.531      ;
; 7.350 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.173     ; 6.477      ;
; 7.352 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.474      ;
; 7.355 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.471      ;
; 7.356 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.151     ; 6.493      ;
; 7.357 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.469      ;
; 7.359 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.151     ; 6.490      ;
; 7.359 ; cpu09p:cpu1|state.dual_op_read8_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.449      ;
; 7.360 ; cpu09p:cpu1|state.int_irqmask_state     ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.215     ; 6.425      ;
; 7.362 ; cpu09p:cpu1|state.indirect2_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.446      ;
; 7.362 ; cpu09p:cpu1|state.dual_op_read8_state   ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.446      ;
; 7.363 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.151     ; 6.486      ;
; 7.366 ; cpu09p:cpu1|state.mul7_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.151     ; 6.483      ;
; 7.366 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.151     ; 6.483      ;
; 7.371 ; cpu09p:cpu1|md[0]                       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.422     ; 6.207      ;
; 7.373 ; cpu09p:cpu1|state.int_swimask_state     ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.215     ; 6.412      ;
; 7.373 ; cpu09p:cpu1|state.mul6_state            ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.151     ; 6.476      ;
; 7.374 ; cpu09p:cpu1|md[3]                       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.405     ; 6.221      ;
; 7.376 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.411     ; 6.213      ;
; 7.378 ; cpu09p:cpu1|state.puls_cc_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.173     ; 6.449      ;
; 7.379 ; cpu09p:cpu1|state.pulu_accb_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.171     ; 6.450      ;
; 7.380 ; cpu09p:cpu1|state.mul4_state            ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.151     ; 6.469      ;
; 7.381 ; cpu09p:cpu1|state.puls_cc_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.173     ; 6.446      ;
; 7.382 ; cpu09p:cpu1|state.pulu_accb_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.171     ; 6.447      ;
; 7.388 ; cpu09p:cpu1|state.mul1_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.395     ; 6.217      ;
; 7.393 ; cpu09p:cpu1|md[7]                       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.405     ; 6.202      ;
; 7.394 ; cpu09p:cpu1|md[1]                       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.405     ; 6.201      ;
; 7.394 ; cpu09p:cpu1|state.mul0_state            ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.395     ; 6.211      ;
; 7.405 ; cpu09p:cpu1|state.int_dp_state          ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.038     ; 6.557      ;
; 7.406 ; cpu09p:cpu1|state.dual_op_write8_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.402      ;
; 7.406 ; cpu09p:cpu1|state.int_acca_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.038     ; 6.556      ;
; 7.407 ; cpu09p:cpu1|state.pulu_ixl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.121     ; 6.472      ;
; 7.408 ; cpu09p:cpu1|state.int_dp_state          ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.038     ; 6.554      ;
; 7.409 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.411     ; 6.180      ;
; 7.409 ; cpu09p:cpu1|state.dual_op_write8_state  ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.399      ;
; 7.409 ; cpu09p:cpu1|state.int_acca_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.038     ; 6.553      ;
; 7.411 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.415      ;
; 7.413 ; cpu09p:cpu1|state.pulu_dp_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.171     ; 6.416      ;
; 7.414 ; cpu09p:cpu1|state.orcc_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.224     ; 6.362      ;
; 7.415 ; cpu09p:cpu1|state.dual_op_write16_state ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.393      ;
; 7.416 ; cpu09p:cpu1|state.pulu_dp_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.171     ; 6.413      ;
; 7.416 ; cpu09p:cpu1|state.single_op_write_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.392      ;
; 7.419 ; cpu09p:cpu1|state.mul5_state            ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.151     ; 6.430      ;
; 7.419 ; cpu09p:cpu1|state.single_op_write_state ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.389      ;
; 7.419 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.121     ; 6.460      ;
; 7.421 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.173     ; 6.406      ;
; 7.423 ; cpu09p:cpu1|state.int_nmimask_state     ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.215     ; 6.362      ;
; 7.427 ; cpu09p:cpu1|md[1]                       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.405     ; 6.168      ;
; 7.427 ; cpu09p:cpu1|state.mul0_state            ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.395     ; 6.178      ;
; 7.430 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.151     ; 6.419      ;
; 7.433 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.393      ;
; 7.433 ; cpu09p:cpu1|state.dual_op_read8_state   ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.375      ;
; 7.433 ; cpu09p:cpu1|state.pulu_cc_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.121     ; 6.446      ;
; 7.435 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.391      ;
; 7.436 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.390      ;
; 7.436 ; cpu09p:cpu1|state.pulu_cc_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.121     ; 6.443      ;
; 7.437 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.151     ; 6.412      ;
; 7.438 ; cpu09p:cpu1|state.rti_ixl_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.388      ;
; 7.441 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.385      ;
; 7.445 ; cpu09p:cpu1|state.rti_iyh_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.381      ;
; 7.447 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.174     ; 6.379      ;
+-------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                         ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.141 ; SBCTextDisplayRGB:io1|dispCharWRData[5]       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.225      ; 0.470      ;
; 0.142 ; SBCTextDisplayRGB:io1|dispCharWRData[7]       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.225      ; 0.471      ;
; 0.156 ; SBCTextDisplayRGB:io1|dispCharWRData[6]       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.225      ; 0.485      ;
; 0.162 ; bufferedUART:io2|rxCurrentByteBuffer[3]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.220      ; 0.486      ;
; 0.162 ; bufferedUART:io2|rxCurrentByteBuffer[7]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.220      ; 0.486      ;
; 0.168 ; bufferedUART:io2|rxCurrentByteBuffer[6]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.220      ; 0.492      ;
; 0.169 ; bufferedUART:io2|rxCurrentByteBuffer[4]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.220      ; 0.493      ;
; 0.172 ; SBCTextDisplayRGB:io1|dispAttWRData[6]        ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.502      ;
; 0.174 ; SBCTextDisplayRGB:io1|charHoriz[0]            ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.500      ;
; 0.175 ; SBCTextDisplayRGB:io1|dispAttWRData[5]        ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.505      ;
; 0.175 ; bufferedUART:io2|rxCurrentByteBuffer[5]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.220      ; 0.499      ;
; 0.177 ; bufferedUART:io2|rxCurrentByteBuffer[0]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.220      ; 0.501      ;
; 0.179 ; cpu09p:cpu1|saved_state.jmp_state             ; cpu09p:cpu1|saved_state.jmp_state                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cpu09p:cpu1|saved_state.int_cwai_state        ; cpu09p:cpu1|saved_state.int_cwai_state                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.183 ; bufferedUART:io2|rxCurrentByteBuffer[1]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.220      ; 0.507      ;
; 0.185 ; bufferedUART:io2|rxCurrentByteBuffer[2]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.220      ; 0.509      ;
; 0.186 ; SBCTextDisplayRGB:io1|kbInPointer[2]          ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|kbInPointer[1]          ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|dispByteSent            ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|cursorVert[4]           ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_mode                    ; sd_controller:sd1|cmd_mode                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[43]                 ; sd_controller:sd1|cmd_out[43]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[42]                 ; sd_controller:sd1|cmd_out[42]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[41]                 ; sd_controller:sd1|cmd_out[41]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[40]                 ; sd_controller:sd1|cmd_out[40]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|\fsm:bit_counter[5]         ; sd_controller:sd1|\fsm:bit_counter[5]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|response_mode               ; sd_controller:sd1|response_mode                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|\fsm:bit_counter[6]         ; sd_controller:sd1|\fsm:bit_counter[6]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.init                  ; sd_controller:sd1|state.init                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[4]                     ; sd_controller:sd1|dout[4]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|paramCount[0]           ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|param1[0]               ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|param3[0]               ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.receive_ocr_wait      ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.send_regreq           ; sd_controller:sd1|state.send_regreq                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[47]                 ; sd_controller:sd1|cmd_out[47]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBuffer[7]                  ; bufferedUART:io2|txBuffer[7]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|frt_i                         ; mem_mapper2:mm1|frt_i                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[38]                 ; sd_controller:sd1|cmd_out[38]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[7]                  ; sd_controller:sd1|cmd_out[7]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|led_on_count[0]             ; sd_controller:sd1|led_on_count[0]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmi_i                         ; mem_mapper2:mm1|nmi_i                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[0]                     ; mem_mapper2:mm1|nmiDly[0]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[2]                     ; mem_mapper2:mm1|nmiDly[2]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[1]                     ; mem_mapper2:mm1|nmiDly[1]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[3]                     ; mem_mapper2:mm1|nmiDly[3]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[4]                     ; mem_mapper2:mm1|nmiDly[4]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|romInhib_i                    ; mem_mapper2:mm1|romInhib_i                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[3]                     ; sd_controller:sd1|dout[3]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[7]                     ; sd_controller:sd1|dout[7]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txByteSent                   ; bufferedUART:io2|txByteSent                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBitCount[3]                ; bufferedUART:io2|txBitCount[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBitCount[2]                ; bufferedUART:io2|txBitCount[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBitCount[1]                ; bufferedUART:io2|txBitCount[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBitCount[0]                ; bufferedUART:io2|txBitCount[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[0]                     ; sd_controller:sd1|dout[0]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|HighSpeed                   ; sd_controller:sd1|HighSpeed                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[1]                     ; sd_controller:sd1|dout[1]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|block_start_ack             ; sd_controller:sd1|block_start_ack                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|init_busy                   ; sd_controller:sd1|init_busy                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[6]                     ; sd_controller:sd1|dout[6]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[5]                     ; sd_controller:sd1|dout[5]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[2]                     ; sd_controller:sd1|dout[2]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.read_block_data       ; sd_controller:sd1|state.read_block_data                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.receive_byte          ; sd_controller:sd1|state.receive_byte                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|rxdFiltered                  ; bufferedUART:io2|rxdFiltered                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2Ctrl                 ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|dispState.dispWrite     ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|cursorVert[0]           ; SBCTextDisplayRGB:io1|cursorVert[0]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|paramCount[1]           ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|paramCount[2]           ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|dispWR                  ; SBCTextDisplayRGB:io1|dispWR                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|n_kbWR                  ; SBCTextDisplayRGB:io1|n_kbWR                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2Shift                ; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2Scroll               ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2Caps                 ; SBCTextDisplayRGB:io1|ps2Caps                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2Num                  ; SBCTextDisplayRGB:io1|ps2Num                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]          ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_nmimask_state     ; cpu09p:cpu1|saved_state.int_nmimask_state                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.fetch_state           ; cpu09p:cpu1|saved_state.fetch_state                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[3]                        ; cpu09p:cpu1|op_code[3]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.dual_op_read8_state   ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|nmi_enable                        ; cpu09p:cpu1|nmi_enable                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.single_op_read_state  ; cpu09p:cpu1|saved_state.single_op_read_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.lea_state             ; cpu09p:cpu1|saved_state.lea_state                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.dual_op_write16_state ; cpu09p:cpu1|saved_state.dual_op_write16_state                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.dual_op_write8_state  ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.dual_op_read16_state  ; cpu09p:cpu1|saved_state.dual_op_read16_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.vect_hi_state         ; cpu09p:cpu1|saved_state.vect_hi_state                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.sbranch_state         ; cpu09p:cpu1|saved_state.sbranch_state                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_swimask_state     ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.single_op_exec_state  ; cpu09p:cpu1|saved_state.single_op_exec_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.jsr_state             ; cpu09p:cpu1|saved_state.jsr_state                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_irqmask_state     ; cpu09p:cpu1|saved_state.int_irqmask_state                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.reset_state           ; cpu09p:cpu1|saved_state.reset_state                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[6]                        ; cpu09p:cpu1|op_code[6]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[7]                        ; cpu09p:cpu1|op_code[7]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[0]                        ; cpu09p:cpu1|op_code[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[5]                        ; cpu09p:cpu1|op_code[5]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[2]                        ; cpu09p:cpu1|op_code[2]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.627 ; n_reset   ; cpu09p:cpu1|state.puls_accb_state         ; clk          ; clk         ; 20.000       ; 1.125      ; 3.505      ;
; 9.627 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state         ; clk          ; clk         ; 20.000       ; 1.125      ; 3.505      ;
; 9.627 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state           ; clk          ; clk         ; 20.000       ; 1.125      ; 3.505      ;
; 9.627 ; n_reset   ; cpu09p:cpu1|state.int_cc_state            ; clk          ; clk         ; 20.000       ; 1.125      ; 3.505      ;
; 9.627 ; n_reset   ; cpu09p:cpu1|state.pshs_cc_state           ; clk          ; clk         ; 20.000       ; 1.125      ; 3.505      ;
; 9.627 ; n_reset   ; cpu09p:cpu1|state.push_return_hi_state    ; clk          ; clk         ; 20.000       ; 1.125      ; 3.505      ;
; 9.627 ; n_reset   ; cpu09p:cpu1|state.puls_dp_state           ; clk          ; clk         ; 20.000       ; 1.125      ; 3.505      ;
; 9.627 ; n_reset   ; cpu09p:cpu1|state.fetch_state             ; clk          ; clk         ; 20.000       ; 1.125      ; 3.505      ;
; 9.713 ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state          ; clk          ; clk         ; 20.000       ; 0.991      ; 3.285      ;
; 9.713 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state          ; clk          ; clk         ; 20.000       ; 0.991      ; 3.285      ;
; 9.713 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state          ; clk          ; clk         ; 20.000       ; 0.991      ; 3.285      ;
; 9.713 ; n_reset   ; cpu09p:cpu1|state.puls_pch_state          ; clk          ; clk         ; 20.000       ; 0.991      ; 3.285      ;
; 9.713 ; n_reset   ; cpu09p:cpu1|state.puls_pcl_state          ; clk          ; clk         ; 20.000       ; 0.991      ; 3.285      ;
; 9.713 ; n_reset   ; cpu09p:cpu1|state.rti_pch_state           ; clk          ; clk         ; 20.000       ; 0.991      ; 3.285      ;
; 9.713 ; n_reset   ; cpu09p:cpu1|state.rti_pcl_state           ; clk          ; clk         ; 20.000       ; 0.991      ; 3.285      ;
; 9.713 ; n_reset   ; cpu09p:cpu1|state.pull_return_hi_state    ; clk          ; clk         ; 20.000       ; 0.991      ; 3.285      ;
; 9.713 ; n_reset   ; cpu09p:cpu1|state.pull_return_lo_state    ; clk          ; clk         ; 20.000       ; 0.991      ; 3.285      ;
; 9.713 ; n_reset   ; cpu09p:cpu1|state.rti_acca_state          ; clk          ; clk         ; 20.000       ; 0.991      ; 3.285      ;
; 9.713 ; n_reset   ; cpu09p:cpu1|state.rti_accb_state          ; clk          ; clk         ; 20.000       ; 0.991      ; 3.285      ;
; 9.713 ; n_reset   ; cpu09p:cpu1|state.rti_dp_state            ; clk          ; clk         ; 20.000       ; 0.991      ; 3.285      ;
; 9.791 ; n_reset   ; sd_controller:sd1|state.read_block_data   ; clk          ; clk         ; 20.000       ; 1.208      ; 3.424      ;
; 9.791 ; n_reset   ; sd_controller:sd1|state.receive_byte      ; clk          ; clk         ; 20.000       ; 1.208      ; 3.424      ;
; 9.792 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state          ; clk          ; clk         ; 20.000       ; 0.962      ; 3.177      ;
; 9.792 ; n_reset   ; cpu09p:cpu1|state.pshs_iyl_state          ; clk          ; clk         ; 20.000       ; 0.962      ; 3.177      ;
; 9.792 ; n_reset   ; cpu09p:cpu1|state.pshs_iyh_state          ; clk          ; clk         ; 20.000       ; 0.962      ; 3.177      ;
; 9.792 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state          ; clk          ; clk         ; 20.000       ; 0.962      ; 3.177      ;
; 9.792 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state          ; clk          ; clk         ; 20.000       ; 0.962      ; 3.177      ;
; 9.805 ; n_reset   ; cpu09p:cpu1|state.mul_state               ; clk          ; clk         ; 20.000       ; 1.173      ; 3.375      ;
; 9.805 ; n_reset   ; cpu09p:cpu1|state.tfr_state               ; clk          ; clk         ; 20.000       ; 1.173      ; 3.375      ;
; 9.805 ; n_reset   ; cpu09p:cpu1|state.exg1_state              ; clk          ; clk         ; 20.000       ; 1.173      ; 3.375      ;
; 9.805 ; n_reset   ; cpu09p:cpu1|state.exg2_state              ; clk          ; clk         ; 20.000       ; 1.173      ; 3.375      ;
; 9.805 ; n_reset   ; cpu09p:cpu1|state.rti_entire_state        ; clk          ; clk         ; 20.000       ; 1.173      ; 3.375      ;
; 9.805 ; n_reset   ; cpu09p:cpu1|state.int_cwai_state          ; clk          ; clk         ; 20.000       ; 1.173      ; 3.375      ;
; 9.805 ; n_reset   ; cpu09p:cpu1|state.sync_state              ; clk          ; clk         ; 20.000       ; 1.173      ; 3.375      ;
; 9.807 ; n_reset   ; sd_controller:sd1|state.idle              ; clk          ; clk         ; 20.000       ; 1.208      ; 3.408      ;
; 9.807 ; n_reset   ; sd_controller:sd1|state.read_block_cmd    ; clk          ; clk         ; 20.000       ; 1.208      ; 3.408      ;
; 9.807 ; n_reset   ; sd_controller:sd1|state.write_block_cmd   ; clk          ; clk         ; 20.000       ; 1.208      ; 3.408      ;
; 9.807 ; n_reset   ; sd_controller:sd1|state.cmd58             ; clk          ; clk         ; 20.000       ; 1.208      ; 3.408      ;
; 9.807 ; n_reset   ; sd_controller:sd1|HighSpeed               ; clk          ; clk         ; 20.000       ; 1.208      ; 3.408      ;
; 9.827 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state           ; clk          ; clk         ; 20.000       ; 0.864      ; 3.044      ;
; 9.827 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state         ; clk          ; clk         ; 20.000       ; 0.864      ; 3.044      ;
; 9.827 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state         ; clk          ; clk         ; 20.000       ; 0.864      ; 3.044      ;
; 9.833 ; n_reset   ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 20.000       ; 1.201      ; 3.375      ;
; 9.833 ; n_reset   ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 20.000       ; 1.201      ; 3.375      ;
; 9.833 ; n_reset   ; sd_controller:sd1|state.send_regreq       ; clk          ; clk         ; 20.000       ; 1.201      ; 3.375      ;
; 9.833 ; n_reset   ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 20.000       ; 1.201      ; 3.375      ;
; 9.838 ; n_reset   ; cpu09p:cpu1|state.pshu_iyl_state          ; clk          ; clk         ; 20.000       ; 1.002      ; 3.171      ;
; 9.838 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state          ; clk          ; clk         ; 20.000       ; 1.002      ; 3.171      ;
; 9.838 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state          ; clk          ; clk         ; 20.000       ; 1.002      ; 3.171      ;
; 9.838 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state          ; clk          ; clk         ; 20.000       ; 1.002      ; 3.171      ;
; 9.850 ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state          ; clk          ; clk         ; 20.000       ; 1.127      ; 3.284      ;
; 9.850 ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state          ; clk          ; clk         ; 20.000       ; 1.127      ; 3.284      ;
; 9.850 ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state          ; clk          ; clk         ; 20.000       ; 1.127      ; 3.284      ;
; 9.850 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state           ; clk          ; clk         ; 20.000       ; 1.127      ; 3.284      ;
; 9.850 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state           ; clk          ; clk         ; 20.000       ; 1.127      ; 3.284      ;
; 9.850 ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state           ; clk          ; clk         ; 20.000       ; 1.127      ; 3.284      ;
; 9.850 ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state          ; clk          ; clk         ; 20.000       ; 1.127      ; 3.284      ;
; 9.850 ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state           ; clk          ; clk         ; 20.000       ; 1.127      ; 3.284      ;
; 9.850 ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state           ; clk          ; clk         ; 20.000       ; 1.127      ; 3.284      ;
; 9.850 ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state           ; clk          ; clk         ; 20.000       ; 1.127      ; 3.284      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg[0]                         ; clk          ; clk         ; 20.000       ; 1.202      ; 3.306      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg[1]                         ; clk          ; clk         ; 20.000       ; 1.202      ; 3.306      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg[3]                         ; clk          ; clk         ; 20.000       ; 1.202      ; 3.306      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg[7]                         ; clk          ; clk         ; 20.000       ; 1.202      ; 3.306      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg[2]                         ; clk          ; clk         ; 20.000       ; 1.202      ; 3.306      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg_ddr2[1]                    ; clk          ; clk         ; 20.000       ; 1.202      ; 3.306      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                    ; clk          ; clk         ; 20.000       ; 1.201      ; 3.305      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg_dat2[6]                    ; clk          ; clk         ; 20.000       ; 1.201      ; 3.305      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                    ; clk          ; clk         ; 20.000       ; 1.201      ; 3.305      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg_dat2[5]                    ; clk          ; clk         ; 20.000       ; 1.201      ; 3.305      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                    ; clk          ; clk         ; 20.000       ; 1.201      ; 3.305      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg_dat2[4]                    ; clk          ; clk         ; 20.000       ; 1.201      ; 3.305      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg_ddr2[2]                    ; clk          ; clk         ; 20.000       ; 1.201      ; 3.305      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg_dat2[2]                    ; clk          ; clk         ; 20.000       ; 1.201      ; 3.305      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg_ddr2[0]                    ; clk          ; clk         ; 20.000       ; 1.201      ; 3.305      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg_dat2[0]                    ; clk          ; clk         ; 20.000       ; 1.201      ; 3.305      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg_ddr2[7]                    ; clk          ; clk         ; 20.000       ; 1.202      ; 3.306      ;
; 9.903 ; n_reset   ; gpio:gpio1|reg_ddr2[3]                    ; clk          ; clk         ; 20.000       ; 1.202      ; 3.306      ;
; 9.920 ; n_reset   ; gpio:gpio1|reg_ddr0[1]                    ; clk          ; clk         ; 20.000       ; 1.202      ; 3.289      ;
; 9.920 ; n_reset   ; gpio:gpio1|reg_dat0[1]                    ; clk          ; clk         ; 20.000       ; 1.202      ; 3.289      ;
; 9.920 ; n_reset   ; gpio:gpio1|reg_ddr0[2]                    ; clk          ; clk         ; 20.000       ; 1.202      ; 3.289      ;
; 9.920 ; n_reset   ; gpio:gpio1|reg_dat0[2]                    ; clk          ; clk         ; 20.000       ; 1.202      ; 3.289      ;
; 9.920 ; n_reset   ; gpio:gpio1|reg_ddr0[0]                    ; clk          ; clk         ; 20.000       ; 1.202      ; 3.289      ;
; 9.920 ; n_reset   ; gpio:gpio1|reg_dat0[0]                    ; clk          ; clk         ; 20.000       ; 1.202      ; 3.289      ;
; 9.922 ; n_reset   ; cpu09p:cpu1|state.mul5_state              ; clk          ; clk         ; 20.000       ; 1.106      ; 3.191      ;
; 9.922 ; n_reset   ; cpu09p:cpu1|state.mul6_state              ; clk          ; clk         ; 20.000       ; 1.106      ; 3.191      ;
; 9.922 ; n_reset   ; cpu09p:cpu1|state.mul7_state              ; clk          ; clk         ; 20.000       ; 1.106      ; 3.191      ;
; 9.922 ; n_reset   ; cpu09p:cpu1|state.rti_uph_state           ; clk          ; clk         ; 20.000       ; 1.106      ; 3.191      ;
; 9.922 ; n_reset   ; cpu09p:cpu1|state.puls_uph_state          ; clk          ; clk         ; 20.000       ; 1.106      ; 3.191      ;
; 9.922 ; n_reset   ; cpu09p:cpu1|state.rti_upl_state           ; clk          ; clk         ; 20.000       ; 1.106      ; 3.191      ;
; 9.922 ; n_reset   ; cpu09p:cpu1|state.puls_upl_state          ; clk          ; clk         ; 20.000       ; 1.106      ; 3.191      ;
; 9.922 ; n_reset   ; cpu09p:cpu1|state.mul4_state              ; clk          ; clk         ; 20.000       ; 1.106      ; 3.191      ;
; 9.933 ; n_reset   ; gpio:gpio1|reg[4]                         ; clk          ; clk         ; 20.000       ; 1.201      ; 3.275      ;
; 9.933 ; n_reset   ; gpio:gpio1|reg[5]                         ; clk          ; clk         ; 20.000       ; 1.201      ; 3.275      ;
; 9.933 ; n_reset   ; gpio:gpio1|reg[6]                         ; clk          ; clk         ; 20.000       ; 1.201      ; 3.275      ;
; 9.951 ; n_reset   ; cpu09p:cpu1|fic                           ; clk          ; clk         ; 20.000       ; 1.213      ; 3.269      ;
; 9.976 ; n_reset   ; cpu09p:cpu1|state.indirect_state          ; clk          ; clk         ; 20.000       ; 1.145      ; 3.176      ;
; 9.976 ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state   ; clk          ; clk         ; 20.000       ; 1.145      ; 3.176      ;
; 9.976 ; n_reset   ; cpu09p:cpu1|state.indirect2_state         ; clk          ; clk         ; 20.000       ; 1.145      ; 3.176      ;
; 9.976 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state  ; clk          ; clk         ; 20.000       ; 1.145      ; 3.176      ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                 ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.503 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.623      ;
; 0.503 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.623      ;
; 0.503 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.623      ;
; 0.503 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.623      ;
; 0.503 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.623      ;
; 0.503 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.623      ;
; 0.896 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent            ; clk          ; clk         ; 0.000        ; 0.041      ; 1.021      ;
; 0.896 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle          ; clk          ; clk         ; 0.000        ; 0.041      ; 1.021      ;
; 0.896 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit       ; clk          ; clk         ; 0.000        ; 0.041      ; 1.021      ;
; 0.896 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit       ; clk          ; clk         ; 0.000        ; 0.041      ; 1.021      ;
; 0.916 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.033      ; 1.033      ;
; 0.916 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.033      ; 1.033      ;
; 0.916 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.033      ; 1.033      ;
; 0.916 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.033      ; 1.033      ;
; 0.916 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.033      ; 1.033      ;
; 0.916 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.033      ; 1.033      ;
; 0.919 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.033      ; 1.036      ;
; 0.919 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.033      ; 1.036      ;
; 0.919 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.033      ; 1.036      ;
; 0.919 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.033      ; 1.036      ;
; 0.919 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.033      ; 1.036      ;
; 0.919 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.033      ; 1.036      ;
; 0.930 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle          ; clk          ; clk         ; 0.000        ; 0.032      ; 1.046      ;
; 0.930 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit       ; clk          ; clk         ; 0.000        ; 0.032      ; 1.046      ;
; 0.930 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]         ; clk          ; clk         ; 0.000        ; 0.032      ; 1.046      ;
; 0.930 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]         ; clk          ; clk         ; 0.000        ; 0.032      ; 1.046      ;
; 0.930 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]         ; clk          ; clk         ; 0.000        ; 0.032      ; 1.046      ;
; 0.930 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]         ; clk          ; clk         ; 0.000        ; 0.032      ; 1.046      ;
; 0.930 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit       ; clk          ; clk         ; 0.000        ; 0.032      ; 1.046      ;
; 1.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]      ; clk          ; clk         ; 0.000        ; 0.030      ; 1.223      ;
; 1.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]      ; clk          ; clk         ; 0.000        ; 0.030      ; 1.223      ;
; 1.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]      ; clk          ; clk         ; 0.000        ; 0.030      ; 1.223      ;
; 1.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]      ; clk          ; clk         ; 0.000        ; 0.030      ; 1.223      ;
; 1.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]      ; clk          ; clk         ; 0.000        ; 0.030      ; 1.223      ;
; 1.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]      ; clk          ; clk         ; 0.000        ; 0.030      ; 1.223      ;
; 1.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]      ; clk          ; clk         ; 0.000        ; 0.030      ; 1.223      ;
; 1.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]      ; clk          ; clk         ; 0.000        ; 0.030      ; 1.223      ;
; 1.178 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.299      ;
; 1.178 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.299      ;
; 1.178 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.299      ;
; 1.178 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.299      ;
; 1.613 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]      ; clk          ; clk         ; 0.000        ; 0.028      ; 1.725      ;
; 1.613 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]      ; clk          ; clk         ; 0.000        ; 0.028      ; 1.725      ;
; 1.613 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]      ; clk          ; clk         ; 0.000        ; 0.028      ; 1.725      ;
; 1.613 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]      ; clk          ; clk         ; 0.000        ; 0.028      ; 1.725      ;
; 1.613 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]      ; clk          ; clk         ; 0.000        ; 0.028      ; 1.725      ;
; 1.613 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]      ; clk          ; clk         ; 0.000        ; 0.028      ; 1.725      ;
; 1.613 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]      ; clk          ; clk         ; 0.000        ; 0.028      ; 1.725      ;
; 1.613 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]      ; clk          ; clk         ; 0.000        ; 0.028      ; 1.725      ;
; 1.618 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED             ; clk          ; clk         ; 0.000        ; 0.011      ; 1.687      ;
; 2.142 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED             ; clk          ; clk         ; 0.000        ; 0.009      ; 2.209      ;
; 8.500 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[3] ; clk          ; clk         ; 0.000        ; 1.262      ; 1.846      ;
; 8.598 ; n_reset                      ; cpu09p:cpu1|state.indexed_state        ; clk          ; clk         ; 0.000        ; 1.411      ; 2.093      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.mulea_state          ; clk          ; clk         ; 0.000        ; 1.395      ; 2.148      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.mul0_state           ; clk          ; clk         ; 0.000        ; 1.395      ; 2.148      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.mul1_state           ; clk          ; clk         ; 0.000        ; 1.395      ; 2.148      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.mul2_state           ; clk          ; clk         ; 0.000        ; 1.395      ; 2.148      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.mul3_state           ; clk          ; clk         ; 0.000        ; 1.395      ; 2.148      ;
; 8.679 ; n_reset                      ; gpio:gpio1|reg_dat2[1]                 ; clk          ; clk         ; 0.000        ; 1.265      ; 2.028      ;
; 8.679 ; n_reset                      ; gpio:gpio1|reg_dat2[7]                 ; clk          ; clk         ; 0.000        ; 1.265      ; 2.028      ;
; 8.679 ; n_reset                      ; gpio:gpio1|reg_dat2[3]                 ; clk          ; clk         ; 0.000        ; 1.265      ; 2.028      ;
; 8.744 ; n_reset                      ; cpu09p:cpu1|state.pulu_state           ; clk          ; clk         ; 0.000        ; 1.215      ; 2.043      ;
; 8.744 ; n_reset                      ; cpu09p:cpu1|state.int_irqmask_state    ; clk          ; clk         ; 0.000        ; 1.215      ; 2.043      ;
; 8.744 ; n_reset                      ; cpu09p:cpu1|state.int_swimask_state    ; clk          ; clk         ; 0.000        ; 1.215      ; 2.043      ;
; 8.744 ; n_reset                      ; cpu09p:cpu1|state.reset_state          ; clk          ; clk         ; 0.000        ; 1.215      ; 2.043      ;
; 8.744 ; n_reset                      ; mem_mapper2:mm1|nmiDly[2]              ; clk          ; clk         ; 0.000        ; 1.258      ; 2.086      ;
; 8.744 ; n_reset                      ; mem_mapper2:mm1|nmiDly[1]              ; clk          ; clk         ; 0.000        ; 1.258      ; 2.086      ;
; 8.744 ; n_reset                      ; mem_mapper2:mm1|nmiDly[3]              ; clk          ; clk         ; 0.000        ; 1.258      ; 2.086      ;
; 8.744 ; n_reset                      ; mem_mapper2:mm1|nmiDly[0]              ; clk          ; clk         ; 0.000        ; 1.258      ; 2.086      ;
; 8.744 ; n_reset                      ; mem_mapper2:mm1|nmiDly[4]              ; clk          ; clk         ; 0.000        ; 1.258      ; 2.086      ;
; 8.744 ; n_reset                      ; mem_mapper2:mm1|nmi_i                  ; clk          ; clk         ; 0.000        ; 1.258      ; 2.086      ;
; 8.744 ; n_reset                      ; cpu09p:cpu1|state.int_nmimask_state    ; clk          ; clk         ; 0.000        ; 1.215      ; 2.043      ;
; 8.756 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6] ; clk          ; clk         ; 0.000        ; 1.259      ; 2.099      ;
; 8.756 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[2] ; clk          ; clk         ; 0.000        ; 1.259      ; 2.099      ;
; 8.756 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5] ; clk          ; clk         ; 0.000        ; 1.259      ; 2.099      ;
; 8.756 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[1] ; clk          ; clk         ; 0.000        ; 1.259      ; 2.099      ;
; 8.765 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[7] ; clk          ; clk         ; 0.000        ; 1.254      ; 2.103      ;
; 8.765 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4] ; clk          ; clk         ; 0.000        ; 1.254      ; 2.103      ;
; 8.765 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[0] ; clk          ; clk         ; 0.000        ; 1.254      ; 2.103      ;
; 8.798 ; n_reset                      ; cpu09p:cpu1|nmi_req                    ; clk          ; clk         ; 0.000        ; 1.261      ; 2.143      ;
; 8.798 ; n_reset                      ; cpu09p:cpu1|nmi_ack                    ; clk          ; clk         ; 0.000        ; 1.261      ; 2.143      ;
; 8.819 ; n_reset                      ; cpu09p:cpu1|state.puls_cc_state        ; clk          ; clk         ; 0.000        ; 1.173      ; 2.076      ;
; 8.819 ; n_reset                      ; cpu09p:cpu1|state.puls_acca_state      ; clk          ; clk         ; 0.000        ; 1.173      ; 2.076      ;
; 8.819 ; n_reset                      ; cpu09p:cpu1|state.pulu_acca_state      ; clk          ; clk         ; 0.000        ; 1.173      ; 2.076      ;
; 8.842 ; n_reset                      ; cpu09p:cpu1|state.int_irq_state        ; clk          ; clk         ; 0.000        ; 1.208      ; 2.134      ;
; 8.842 ; n_reset                      ; cpu09p:cpu1|state.int_irq1_state       ; clk          ; clk         ; 0.000        ; 1.208      ; 2.134      ;
; 8.842 ; n_reset                      ; cpu09p:cpu1|state.jsr_state            ; clk          ; clk         ; 0.000        ; 1.208      ; 2.134      ;
; 8.842 ; n_reset                      ; cpu09p:cpu1|state.indexaddr_state      ; clk          ; clk         ; 0.000        ; 1.208      ; 2.134      ;
; 8.842 ; n_reset                      ; cpu09p:cpu1|state.puls_state           ; clk          ; clk         ; 0.000        ; 1.208      ; 2.134      ;
; 8.842 ; n_reset                      ; cpu09p:cpu1|state.lea_state            ; clk          ; clk         ; 0.000        ; 1.208      ; 2.134      ;
; 8.842 ; n_reset                      ; cpu09p:cpu1|state.sbranch_state        ; clk          ; clk         ; 0.000        ; 1.208      ; 2.134      ;
; 8.842 ; n_reset                      ; cpu09p:cpu1|state.int_nmi_state        ; clk          ; clk         ; 0.000        ; 1.208      ; 2.134      ;
; 8.842 ; n_reset                      ; cpu09p:cpu1|state.int_nmi1_state       ; clk          ; clk         ; 0.000        ; 1.208      ; 2.134      ;
; 8.850 ; n_reset                      ; cpu09p:cpu1|state.pshs_state           ; clk          ; clk         ; 0.000        ; 1.204      ; 2.138      ;
; 8.850 ; n_reset                      ; cpu09p:cpu1|state.pshu_state           ; clk          ; clk         ; 0.000        ; 1.204      ; 2.138      ;
; 8.850 ; n_reset                      ; cpu09p:cpu1|state.postincr2_state      ; clk          ; clk         ; 0.000        ; 1.204      ; 2.138      ;
; 8.850 ; n_reset                      ; cpu09p:cpu1|state.jmp_state            ; clk          ; clk         ; 0.000        ; 1.204      ; 2.138      ;
; 8.850 ; n_reset                      ; cpu09p:cpu1|state.postincr1_state      ; clk          ; clk         ; 0.000        ; 1.204      ; 2.138      ;
; 8.850 ; n_reset                      ; cpu09p:cpu1|state.single_op_exec_state ; clk          ; clk         ; 0.000        ; 1.204      ; 2.138      ;
; 8.855 ; n_reset                      ; cpu09p:cpu1|state.muld_state           ; clk          ; clk         ; 0.000        ; 1.224      ; 2.163      ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.495  ; 0.141 ; 8.275    ; 0.503   ; 9.206               ;
;  clk             ; -2.495  ; 0.141 ; 8.275    ; 0.503   ; 9.206               ;
; Design-wide TNS  ; -16.291 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; -16.291 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_LED9          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rts1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdCS            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; driveLED        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Data         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; sdRamData[0]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[1]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[2]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[3]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[4]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[5]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[6]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[7]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[8]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[9]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[10] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[11] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[12] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[13] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[14] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[15] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Clk        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Data       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[0]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[1]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[2]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[0]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[1]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[2]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[3]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[4]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[5]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[6]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[7]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vduffd0       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_reset       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; cts1          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdMISO        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rxd1          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36532658 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36532658 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 294      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 294      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+---------------------------------------------------+
; Clock Status Summary                              ;
+--------------------+-------+------+---------------+
; Target             ; Clock ; Type ; Status        ;
+--------------------+-------+------+---------------+
; clk                ; clk   ; Base ; Constrained   ;
; cpu09p:cpu1|ea[10] ;       ; Base ; Unconstrained ;
; vduffd0            ;       ; Base ; Unconstrained ;
+--------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cts1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; gpio0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cts1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; gpio0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Mar 07 11:48:14 2020
Info: Command: quartus_sta MicrocomputerPCB -c MicrocomputerPCB
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'MicrocomputerPCB.out.sdc'
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(70): rxd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332049): Ignored set_input_delay at MicrocomputerPCB.out.sdc(70): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
    Info (332050): set_input_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rxd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(92): n_sRamCS2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(92): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  4.000 [get_ports {n_sRamCS2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(98): rts2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(98): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rts2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(130): txd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(130): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {txd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(132): video could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(132): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {video}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(139): videoSync could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(139): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {videoSync}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SBCTextDisplayRGB:io1|dataOut[3] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|host_write_flag is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.495
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.495             -16.291 clk 
Info (332146): Worst-case hold slack is 0.415
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.415               0.000 clk 
Info (332146): Worst-case recovery slack is 8.275
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.275               0.000 clk 
Info (332146): Worst-case removal slack is 1.145
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.145               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.554
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.554               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SBCTextDisplayRGB:io1|dataOut[3] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|host_write_flag is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.383              -6.645 clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 clk 
Info (332146): Worst-case recovery slack is 8.689
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.689               0.000 clk 
Info (332146): Worst-case removal slack is 1.044
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.044               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.449
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.449               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SBCTextDisplayRGB:io1|dataOut[3] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|host_write_flag is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 1.682
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.682               0.000 clk 
Info (332146): Worst-case hold slack is 0.141
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.141               0.000 clk 
Info (332146): Worst-case recovery slack is 9.627
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.627               0.000 clk 
Info (332146): Worst-case removal slack is 0.503
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.503               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.206               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 26 warnings
    Info: Peak virtual memory: 4832 megabytes
    Info: Processing ended: Sat Mar 07 11:48:20 2020
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:09


