Classic Timing Analyzer report for controlunit
Wed Oct 25 15:13:05 2017
Quartus II Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'cuclk'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                            ;
+------------------------------+-------+---------------+------------------------------------------------+------------------+------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From             ; To               ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+------------------+------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 10.270 ns                                      ; instrmem[15]     ; bccout~reg0      ; --         ; cuclk    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.506 ns                                      ; braout~reg0      ; braout           ; cuclk      ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 9.487 ns                                       ; instrmem[3]      ; controlout[3]    ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -4.171 ns                                      ; instrmem[9]      ; bccout~reg0      ; --         ; cuclk    ; 0            ;
; Clock Setup: 'cuclk'         ; N/A   ; None          ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; memwriteout~reg0 ; memwriteout~reg0 ; cuclk      ; cuclk    ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;                  ;                  ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+------------------+------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP1C12F324C8       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; cuclk           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'cuclk'                                                                                                                                                                                     ;
+-------+------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From             ; To               ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; bmiout~reg0      ; bmiout~reg0      ; cuclk      ; cuclk    ; None                        ; None                      ; 0.834 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; memwriteout~reg0 ; memwriteout~reg0 ; cuclk      ; cuclk    ; None                        ; None                      ; 0.834 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; bneout~reg0      ; bneout~reg0      ; cuclk      ; cuclk    ; None                        ; None                      ; 0.832 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; beqout~reg0      ; beqout~reg0      ; cuclk      ; cuclk    ; None                        ; None                      ; 0.832 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; bccout~reg0      ; bccout~reg0      ; cuclk      ; cuclk    ; None                        ; None                      ; 0.831 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; mux1selout~reg0  ; mux1selout~reg0  ; cuclk      ; cuclk    ; None                        ; None                      ; 0.831 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; braout~reg0      ; braout~reg0      ; cuclk      ; cuclk    ; None                        ; None                      ; 0.829 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; bplout~reg0      ; bplout~reg0      ; cuclk      ; cuclk    ; None                        ; None                      ; 0.829 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; bcsout~reg0      ; bcsout~reg0      ; cuclk      ; cuclk    ; None                        ; None                      ; 0.822 ns                ;
+-------+------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------+
; tsu                                                                            ;
+-------+--------------+------------+--------------+------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To               ; To Clock ;
+-------+--------------+------------+--------------+------------------+----------+
; N/A   ; None         ; 10.270 ns  ; instrmem[15] ; bccout~reg0      ; cuclk    ;
; N/A   ; None         ; 10.264 ns  ; instrmem[15] ; bneout~reg0      ; cuclk    ;
; N/A   ; None         ; 9.370 ns   ; instrmem[15] ; bmiout~reg0      ; cuclk    ;
; N/A   ; None         ; 9.369 ns   ; instrmem[15] ; bplout~reg0      ; cuclk    ;
; N/A   ; None         ; 9.318 ns   ; instrmem[15] ; bcsout~reg0      ; cuclk    ;
; N/A   ; None         ; 9.205 ns   ; instrmem[12] ; bccout~reg0      ; cuclk    ;
; N/A   ; None         ; 9.199 ns   ; instrmem[12] ; bneout~reg0      ; cuclk    ;
; N/A   ; None         ; 9.154 ns   ; instrmem[15] ; beqout~reg0      ; cuclk    ;
; N/A   ; None         ; 9.128 ns   ; instrmem[15] ; braout~reg0      ; cuclk    ;
; N/A   ; None         ; 9.090 ns   ; instrmem[15] ; accloadout~reg0  ; cuclk    ;
; N/A   ; None         ; 8.821 ns   ; instrmem[11] ; accloadout~reg0  ; cuclk    ;
; N/A   ; None         ; 8.644 ns   ; instrmem[15] ; memwriteout~reg0 ; cuclk    ;
; N/A   ; None         ; 8.493 ns   ; instrmem[15] ; mux1selout~reg0  ; cuclk    ;
; N/A   ; None         ; 8.323 ns   ; instrmem[12] ; accloadout~reg0  ; cuclk    ;
; N/A   ; None         ; 8.305 ns   ; instrmem[12] ; bmiout~reg0      ; cuclk    ;
; N/A   ; None         ; 8.304 ns   ; instrmem[12] ; bplout~reg0      ; cuclk    ;
; N/A   ; None         ; 8.258 ns   ; instrmem[11] ; memwriteout~reg0 ; cuclk    ;
; N/A   ; None         ; 8.253 ns   ; instrmem[12] ; bcsout~reg0      ; cuclk    ;
; N/A   ; None         ; 8.089 ns   ; instrmem[12] ; beqout~reg0      ; cuclk    ;
; N/A   ; None         ; 8.070 ns   ; instrmem[11] ; bccout~reg0      ; cuclk    ;
; N/A   ; None         ; 8.069 ns   ; instrmem[11] ; braout~reg0      ; cuclk    ;
; N/A   ; None         ; 8.064 ns   ; instrmem[11] ; bneout~reg0      ; cuclk    ;
; N/A   ; None         ; 8.063 ns   ; instrmem[12] ; braout~reg0      ; cuclk    ;
; N/A   ; None         ; 7.898 ns   ; instrmem[11] ; bplout~reg0      ; cuclk    ;
; N/A   ; None         ; 7.877 ns   ; instrmem[12] ; memwriteout~reg0 ; cuclk    ;
; N/A   ; None         ; 7.806 ns   ; instrmem[11] ; bmiout~reg0      ; cuclk    ;
; N/A   ; None         ; 7.653 ns   ; instrmem[15] ; aluinselout~reg0 ; cuclk    ;
; N/A   ; None         ; 7.515 ns   ; instrmem[8]  ; accloadout~reg0  ; cuclk    ;
; N/A   ; None         ; 7.432 ns   ; instrmem[12] ; mux1selout~reg0  ; cuclk    ;
; N/A   ; None         ; 7.408 ns   ; instrmem[14] ; bccout~reg0      ; cuclk    ;
; N/A   ; None         ; 7.402 ns   ; instrmem[14] ; bneout~reg0      ; cuclk    ;
; N/A   ; None         ; 7.323 ns   ; instrmem[11] ; bcsout~reg0      ; cuclk    ;
; N/A   ; None         ; 7.237 ns   ; instrmem[11] ; beqout~reg0      ; cuclk    ;
; N/A   ; None         ; 7.159 ns   ; instrmem[13] ; bccout~reg0      ; cuclk    ;
; N/A   ; None         ; 7.153 ns   ; instrmem[13] ; bneout~reg0      ; cuclk    ;
; N/A   ; None         ; 7.069 ns   ; instrmem[8]  ; memwriteout~reg0 ; cuclk    ;
; N/A   ; None         ; 6.944 ns   ; instrmem[9]  ; accloadout~reg0  ; cuclk    ;
; N/A   ; None         ; 6.613 ns   ; instrmem[10] ; accloadout~reg0  ; cuclk    ;
; N/A   ; None         ; 6.573 ns   ; instrmem[12] ; aluinselout~reg0 ; cuclk    ;
; N/A   ; None         ; 6.520 ns   ; instrmem[14] ; accloadout~reg0  ; cuclk    ;
; N/A   ; None         ; 6.508 ns   ; instrmem[14] ; bmiout~reg0      ; cuclk    ;
; N/A   ; None         ; 6.507 ns   ; instrmem[14] ; bplout~reg0      ; cuclk    ;
; N/A   ; None         ; 6.498 ns   ; instrmem[9]  ; memwriteout~reg0 ; cuclk    ;
; N/A   ; None         ; 6.456 ns   ; instrmem[14] ; bcsout~reg0      ; cuclk    ;
; N/A   ; None         ; 6.292 ns   ; instrmem[14] ; beqout~reg0      ; cuclk    ;
; N/A   ; None         ; 6.266 ns   ; instrmem[14] ; braout~reg0      ; cuclk    ;
; N/A   ; None         ; 6.259 ns   ; instrmem[13] ; bmiout~reg0      ; cuclk    ;
; N/A   ; None         ; 6.258 ns   ; instrmem[13] ; bplout~reg0      ; cuclk    ;
; N/A   ; None         ; 6.207 ns   ; instrmem[13] ; bcsout~reg0      ; cuclk    ;
; N/A   ; None         ; 6.194 ns   ; instrmem[13] ; accloadout~reg0  ; cuclk    ;
; N/A   ; None         ; 6.167 ns   ; instrmem[10] ; memwriteout~reg0 ; cuclk    ;
; N/A   ; None         ; 6.074 ns   ; instrmem[14] ; memwriteout~reg0 ; cuclk    ;
; N/A   ; None         ; 6.043 ns   ; instrmem[13] ; beqout~reg0      ; cuclk    ;
; N/A   ; None         ; 6.017 ns   ; instrmem[13] ; braout~reg0      ; cuclk    ;
; N/A   ; None         ; 5.969 ns   ; instrmem[8]  ; beqout~reg0      ; cuclk    ;
; N/A   ; None         ; 5.902 ns   ; instrmem[8]  ; bccout~reg0      ; cuclk    ;
; N/A   ; None         ; 5.896 ns   ; instrmem[8]  ; bneout~reg0      ; cuclk    ;
; N/A   ; None         ; 5.748 ns   ; instrmem[13] ; memwriteout~reg0 ; cuclk    ;
; N/A   ; None         ; 5.628 ns   ; instrmem[14] ; mux1selout~reg0  ; cuclk    ;
; N/A   ; None         ; 5.614 ns   ; instrmem[8]  ; bcsout~reg0      ; cuclk    ;
; N/A   ; None         ; 5.398 ns   ; instrmem[9]  ; beqout~reg0      ; cuclk    ;
; N/A   ; None         ; 5.382 ns   ; instrmem[13] ; mux1selout~reg0  ; cuclk    ;
; N/A   ; None         ; 5.233 ns   ; instrmem[9]  ; braout~reg0      ; cuclk    ;
; N/A   ; None         ; 5.232 ns   ; instrmem[10] ; bcsout~reg0      ; cuclk    ;
; N/A   ; None         ; 5.146 ns   ; instrmem[10] ; beqout~reg0      ; cuclk    ;
; N/A   ; None         ; 5.062 ns   ; instrmem[9]  ; bplout~reg0      ; cuclk    ;
; N/A   ; None         ; 4.982 ns   ; instrmem[8]  ; bmiout~reg0      ; cuclk    ;
; N/A   ; None         ; 4.973 ns   ; instrmem[8]  ; braout~reg0      ; cuclk    ;
; N/A   ; None         ; 4.970 ns   ; instrmem[9]  ; bmiout~reg0      ; cuclk    ;
; N/A   ; None         ; 4.895 ns   ; instrmem[8]  ; bplout~reg0      ; cuclk    ;
; N/A   ; None         ; 4.880 ns   ; instrmem[9]  ; bcsout~reg0      ; cuclk    ;
; N/A   ; None         ; 4.751 ns   ; instrmem[14] ; aluinselout~reg0 ; cuclk    ;
; N/A   ; None         ; 4.697 ns   ; instrmem[10] ; bccout~reg0      ; cuclk    ;
; N/A   ; None         ; 4.695 ns   ; instrmem[10] ; braout~reg0      ; cuclk    ;
; N/A   ; None         ; 4.691 ns   ; instrmem[10] ; bneout~reg0      ; cuclk    ;
; N/A   ; None         ; 4.558 ns   ; instrmem[13] ; aluinselout~reg0 ; cuclk    ;
; N/A   ; None         ; 4.523 ns   ; instrmem[10] ; bplout~reg0      ; cuclk    ;
; N/A   ; None         ; 4.431 ns   ; instrmem[10] ; bmiout~reg0      ; cuclk    ;
; N/A   ; None         ; 4.230 ns   ; instrmem[9]  ; bneout~reg0      ; cuclk    ;
; N/A   ; None         ; 4.223 ns   ; instrmem[9]  ; bccout~reg0      ; cuclk    ;
+-------+--------------+------------+--------------+------------------+----------+


+---------------------------------------------------------------------------------+
; tco                                                                             ;
+-------+--------------+------------+------------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From             ; To          ; From Clock ;
+-------+--------------+------------+------------------+-------------+------------+
; N/A   ; None         ; 10.506 ns  ; braout~reg0      ; braout      ; cuclk      ;
; N/A   ; None         ; 9.927 ns   ; accloadout~reg0  ; accloadout  ; cuclk      ;
; N/A   ; None         ; 8.099 ns   ; bcsout~reg0      ; bcsout      ; cuclk      ;
; N/A   ; None         ; 8.089 ns   ; memwriteout~reg0 ; memwriteout ; cuclk      ;
; N/A   ; None         ; 7.638 ns   ; beqout~reg0      ; beqout      ; cuclk      ;
; N/A   ; None         ; 7.633 ns   ; aluinselout~reg0 ; aluinselout ; cuclk      ;
; N/A   ; None         ; 7.190 ns   ; bccout~reg0      ; bccout      ; cuclk      ;
; N/A   ; None         ; 7.183 ns   ; bmiout~reg0      ; bmiout      ; cuclk      ;
; N/A   ; None         ; 6.879 ns   ; bneout~reg0      ; bneout      ; cuclk      ;
; N/A   ; None         ; 6.876 ns   ; mux1selout~reg0  ; mux1selout  ; cuclk      ;
; N/A   ; None         ; 6.875 ns   ; bplout~reg0      ; bplout      ; cuclk      ;
+-------+--------------+------------+------------------+-------------+------------+


+------------------------------------------------------------------------------+
; tpd                                                                          ;
+-------+-------------------+-----------------+--------------+-----------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From         ; To              ;
+-------+-------------------+-----------------+--------------+-----------------+
; N/A   ; None              ; 9.487 ns        ; instrmem[3]  ; controlout[3]   ;
; N/A   ; None              ; 9.472 ns        ; instrmem[1]  ; controlout[1]   ;
; N/A   ; None              ; 9.454 ns        ; instrmem[10] ; aluopcodeout[2] ;
; N/A   ; None              ; 9.436 ns        ; instrmem[9]  ; aluopcodeout[1] ;
; N/A   ; None              ; 9.431 ns        ; instrmem[0]  ; controlout[0]   ;
; N/A   ; None              ; 9.421 ns        ; instrmem[6]  ; controlout[6]   ;
; N/A   ; None              ; 9.421 ns        ; instrmem[5]  ; controlout[5]   ;
; N/A   ; None              ; 9.386 ns        ; instrmem[11] ; aluopcodeout[3] ;
; N/A   ; None              ; 9.373 ns        ; instrmem[4]  ; controlout[4]   ;
; N/A   ; None              ; 8.981 ns        ; instrmem[7]  ; controlout[7]   ;
; N/A   ; None              ; 8.802 ns        ; instrmem[8]  ; aluopcodeout[0] ;
; N/A   ; None              ; 8.793 ns        ; instrmem[15] ; aluopcodeout[4] ;
; N/A   ; None              ; 8.783 ns        ; instrmem[2]  ; controlout[2]   ;
+-------+-------------------+-----------------+--------------+-----------------+


+--------------------------------------------------------------------------------------+
; th                                                                                   ;
+---------------+-------------+-----------+--------------+------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From         ; To               ; To Clock ;
+---------------+-------------+-----------+--------------+------------------+----------+
; N/A           ; None        ; -4.171 ns ; instrmem[9]  ; bccout~reg0      ; cuclk    ;
; N/A           ; None        ; -4.178 ns ; instrmem[9]  ; bneout~reg0      ; cuclk    ;
; N/A           ; None        ; -4.379 ns ; instrmem[10] ; bmiout~reg0      ; cuclk    ;
; N/A           ; None        ; -4.471 ns ; instrmem[10] ; bplout~reg0      ; cuclk    ;
; N/A           ; None        ; -4.506 ns ; instrmem[13] ; aluinselout~reg0 ; cuclk    ;
; N/A           ; None        ; -4.639 ns ; instrmem[10] ; bneout~reg0      ; cuclk    ;
; N/A           ; None        ; -4.643 ns ; instrmem[10] ; braout~reg0      ; cuclk    ;
; N/A           ; None        ; -4.645 ns ; instrmem[10] ; bccout~reg0      ; cuclk    ;
; N/A           ; None        ; -4.699 ns ; instrmem[14] ; aluinselout~reg0 ; cuclk    ;
; N/A           ; None        ; -4.828 ns ; instrmem[9]  ; bcsout~reg0      ; cuclk    ;
; N/A           ; None        ; -4.843 ns ; instrmem[8]  ; bplout~reg0      ; cuclk    ;
; N/A           ; None        ; -4.918 ns ; instrmem[9]  ; bmiout~reg0      ; cuclk    ;
; N/A           ; None        ; -4.921 ns ; instrmem[8]  ; braout~reg0      ; cuclk    ;
; N/A           ; None        ; -4.930 ns ; instrmem[8]  ; bmiout~reg0      ; cuclk    ;
; N/A           ; None        ; -5.010 ns ; instrmem[9]  ; bplout~reg0      ; cuclk    ;
; N/A           ; None        ; -5.094 ns ; instrmem[10] ; beqout~reg0      ; cuclk    ;
; N/A           ; None        ; -5.180 ns ; instrmem[10] ; bcsout~reg0      ; cuclk    ;
; N/A           ; None        ; -5.181 ns ; instrmem[9]  ; braout~reg0      ; cuclk    ;
; N/A           ; None        ; -5.328 ns ; instrmem[13] ; memwriteout~reg0 ; cuclk    ;
; N/A           ; None        ; -5.330 ns ; instrmem[13] ; mux1selout~reg0  ; cuclk    ;
; N/A           ; None        ; -5.346 ns ; instrmem[9]  ; beqout~reg0      ; cuclk    ;
; N/A           ; None        ; -5.395 ns ; instrmem[10] ; accloadout~reg0  ; cuclk    ;
; N/A           ; None        ; -5.562 ns ; instrmem[8]  ; bcsout~reg0      ; cuclk    ;
; N/A           ; None        ; -5.574 ns ; instrmem[14] ; memwriteout~reg0 ; cuclk    ;
; N/A           ; None        ; -5.576 ns ; instrmem[14] ; mux1selout~reg0  ; cuclk    ;
; N/A           ; None        ; -5.795 ns ; instrmem[13] ; accloadout~reg0  ; cuclk    ;
; N/A           ; None        ; -5.844 ns ; instrmem[8]  ; bneout~reg0      ; cuclk    ;
; N/A           ; None        ; -5.850 ns ; instrmem[8]  ; bccout~reg0      ; cuclk    ;
; N/A           ; None        ; -5.917 ns ; instrmem[8]  ; beqout~reg0      ; cuclk    ;
; N/A           ; None        ; -5.933 ns ; instrmem[9]  ; accloadout~reg0  ; cuclk    ;
; N/A           ; None        ; -5.942 ns ; instrmem[8]  ; accloadout~reg0  ; cuclk    ;
; N/A           ; None        ; -5.965 ns ; instrmem[13] ; braout~reg0      ; cuclk    ;
; N/A           ; None        ; -5.991 ns ; instrmem[13] ; beqout~reg0      ; cuclk    ;
; N/A           ; None        ; -6.044 ns ; instrmem[14] ; accloadout~reg0  ; cuclk    ;
; N/A           ; None        ; -6.080 ns ; instrmem[13] ; bneout~reg0      ; cuclk    ;
; N/A           ; None        ; -6.081 ns ; instrmem[13] ; bccout~reg0      ; cuclk    ;
; N/A           ; None        ; -6.115 ns ; instrmem[10] ; memwriteout~reg0 ; cuclk    ;
; N/A           ; None        ; -6.155 ns ; instrmem[13] ; bcsout~reg0      ; cuclk    ;
; N/A           ; None        ; -6.206 ns ; instrmem[13] ; bplout~reg0      ; cuclk    ;
; N/A           ; None        ; -6.207 ns ; instrmem[13] ; bmiout~reg0      ; cuclk    ;
; N/A           ; None        ; -6.214 ns ; instrmem[14] ; braout~reg0      ; cuclk    ;
; N/A           ; None        ; -6.240 ns ; instrmem[14] ; beqout~reg0      ; cuclk    ;
; N/A           ; None        ; -6.329 ns ; instrmem[14] ; bneout~reg0      ; cuclk    ;
; N/A           ; None        ; -6.330 ns ; instrmem[14] ; bccout~reg0      ; cuclk    ;
; N/A           ; None        ; -6.404 ns ; instrmem[14] ; bcsout~reg0      ; cuclk    ;
; N/A           ; None        ; -6.446 ns ; instrmem[9]  ; memwriteout~reg0 ; cuclk    ;
; N/A           ; None        ; -6.455 ns ; instrmem[14] ; bplout~reg0      ; cuclk    ;
; N/A           ; None        ; -6.456 ns ; instrmem[14] ; bmiout~reg0      ; cuclk    ;
; N/A           ; None        ; -6.521 ns ; instrmem[12] ; aluinselout~reg0 ; cuclk    ;
; N/A           ; None        ; -7.017 ns ; instrmem[8]  ; memwriteout~reg0 ; cuclk    ;
; N/A           ; None        ; -7.185 ns ; instrmem[11] ; beqout~reg0      ; cuclk    ;
; N/A           ; None        ; -7.271 ns ; instrmem[11] ; bcsout~reg0      ; cuclk    ;
; N/A           ; None        ; -7.378 ns ; instrmem[12] ; memwriteout~reg0 ; cuclk    ;
; N/A           ; None        ; -7.380 ns ; instrmem[12] ; mux1selout~reg0  ; cuclk    ;
; N/A           ; None        ; -7.601 ns ; instrmem[15] ; aluinselout~reg0 ; cuclk    ;
; N/A           ; None        ; -7.602 ns ; instrmem[15] ; mux1selout~reg0  ; cuclk    ;
; N/A           ; None        ; -7.603 ns ; instrmem[15] ; memwriteout~reg0 ; cuclk    ;
; N/A           ; None        ; -7.754 ns ; instrmem[11] ; bmiout~reg0      ; cuclk    ;
; N/A           ; None        ; -7.841 ns ; instrmem[12] ; accloadout~reg0  ; cuclk    ;
; N/A           ; None        ; -7.846 ns ; instrmem[11] ; bplout~reg0      ; cuclk    ;
; N/A           ; None        ; -8.011 ns ; instrmem[12] ; braout~reg0      ; cuclk    ;
; N/A           ; None        ; -8.012 ns ; instrmem[11] ; bneout~reg0      ; cuclk    ;
; N/A           ; None        ; -8.017 ns ; instrmem[11] ; braout~reg0      ; cuclk    ;
; N/A           ; None        ; -8.018 ns ; instrmem[11] ; bccout~reg0      ; cuclk    ;
; N/A           ; None        ; -8.037 ns ; instrmem[12] ; beqout~reg0      ; cuclk    ;
; N/A           ; None        ; -8.126 ns ; instrmem[12] ; bneout~reg0      ; cuclk    ;
; N/A           ; None        ; -8.127 ns ; instrmem[12] ; bccout~reg0      ; cuclk    ;
; N/A           ; None        ; -8.201 ns ; instrmem[12] ; bcsout~reg0      ; cuclk    ;
; N/A           ; None        ; -8.206 ns ; instrmem[11] ; memwriteout~reg0 ; cuclk    ;
; N/A           ; None        ; -8.252 ns ; instrmem[12] ; bplout~reg0      ; cuclk    ;
; N/A           ; None        ; -8.253 ns ; instrmem[12] ; bmiout~reg0      ; cuclk    ;
; N/A           ; None        ; -8.270 ns ; instrmem[15] ; accloadout~reg0  ; cuclk    ;
; N/A           ; None        ; -8.652 ns ; instrmem[11] ; accloadout~reg0  ; cuclk    ;
; N/A           ; None        ; -9.076 ns ; instrmem[15] ; braout~reg0      ; cuclk    ;
; N/A           ; None        ; -9.102 ns ; instrmem[15] ; beqout~reg0      ; cuclk    ;
; N/A           ; None        ; -9.191 ns ; instrmem[15] ; bneout~reg0      ; cuclk    ;
; N/A           ; None        ; -9.192 ns ; instrmem[15] ; bccout~reg0      ; cuclk    ;
; N/A           ; None        ; -9.266 ns ; instrmem[15] ; bcsout~reg0      ; cuclk    ;
; N/A           ; None        ; -9.317 ns ; instrmem[15] ; bplout~reg0      ; cuclk    ;
; N/A           ; None        ; -9.318 ns ; instrmem[15] ; bmiout~reg0      ; cuclk    ;
+---------------+-------------+-----------+--------------+------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 25 15:13:05 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off controlunit -c controlunit --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "cuclk" is an undefined clock
Info: Clock "cuclk" Internal fmax is restricted to 275.03 MHz between source register "bmiout~reg0" and destination register "bmiout~reg0"
    Info: fmax restricted to Clock High delay (1.818 ns) plus Clock Low delay (1.818 ns) : restricted to 3.636 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 0.834 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y26_N3; Fanout = 2; REG Node = 'bmiout~reg0'
            Info: 2: + IC(0.525 ns) + CELL(0.309 ns) = 0.834 ns; Loc. = LC_X11_Y26_N3; Fanout = 2; REG Node = 'bmiout~reg0'
            Info: Total cell delay = 0.309 ns ( 37.05 % )
            Info: Total interconnect delay = 0.525 ns ( 62.95 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "cuclk" to destination register is 3.246 ns
                Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_J4; Fanout = 11; CLK Node = 'cuclk'
                Info: 2: + IC(1.066 ns) + CELL(0.711 ns) = 3.246 ns; Loc. = LC_X11_Y26_N3; Fanout = 2; REG Node = 'bmiout~reg0'
                Info: Total cell delay = 2.180 ns ( 67.16 % )
                Info: Total interconnect delay = 1.066 ns ( 32.84 % )
            Info: - Longest clock path from clock "cuclk" to source register is 3.246 ns
                Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_J4; Fanout = 11; CLK Node = 'cuclk'
                Info: 2: + IC(1.066 ns) + CELL(0.711 ns) = 3.246 ns; Loc. = LC_X11_Y26_N3; Fanout = 2; REG Node = 'bmiout~reg0'
                Info: Total cell delay = 2.180 ns ( 67.16 % )
                Info: Total interconnect delay = 1.066 ns ( 32.84 % )
        Info: + Micro clock to output delay of source is 0.224 ns
        Info: + Micro setup delay of destination is 0.037 ns
Info: tsu for register "bccout~reg0" (data pin = "instrmem[15]", clock pin = "cuclk") is 10.270 ns
    Info: + Longest pin to register delay is 13.479 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_D16; Fanout = 8; PIN Node = 'instrmem[15]'
        Info: 2: + IC(8.918 ns) + CELL(0.292 ns) = 10.679 ns; Loc. = LC_X9_Y26_N2; Fanout = 9; COMB Node = 'Equal0~0'
        Info: 3: + IC(1.164 ns) + CELL(0.442 ns) = 12.285 ns; Loc. = LC_X11_Y26_N2; Fanout = 2; COMB Node = 'bneout~3'
        Info: 4: + IC(0.456 ns) + CELL(0.738 ns) = 13.479 ns; Loc. = LC_X11_Y26_N5; Fanout = 2; REG Node = 'bccout~reg0'
        Info: Total cell delay = 2.941 ns ( 21.82 % )
        Info: Total interconnect delay = 10.538 ns ( 78.18 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "cuclk" to destination register is 3.246 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_J4; Fanout = 11; CLK Node = 'cuclk'
        Info: 2: + IC(1.066 ns) + CELL(0.711 ns) = 3.246 ns; Loc. = LC_X11_Y26_N5; Fanout = 2; REG Node = 'bccout~reg0'
        Info: Total cell delay = 2.180 ns ( 67.16 % )
        Info: Total interconnect delay = 1.066 ns ( 32.84 % )
Info: tco from clock "cuclk" to destination pin "braout" through register "braout~reg0" is 10.506 ns
    Info: + Longest clock path from clock "cuclk" to source register is 3.246 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_J4; Fanout = 11; CLK Node = 'cuclk'
        Info: 2: + IC(1.066 ns) + CELL(0.711 ns) = 3.246 ns; Loc. = LC_X11_Y26_N6; Fanout = 2; REG Node = 'braout~reg0'
        Info: Total cell delay = 2.180 ns ( 67.16 % )
        Info: Total interconnect delay = 1.066 ns ( 32.84 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Longest register to pin delay is 7.036 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y26_N6; Fanout = 2; REG Node = 'braout~reg0'
        Info: 2: + IC(4.912 ns) + CELL(2.124 ns) = 7.036 ns; Loc. = PIN_D17; Fanout = 0; PIN Node = 'braout'
        Info: Total cell delay = 2.124 ns ( 30.19 % )
        Info: Total interconnect delay = 4.912 ns ( 69.81 % )
Info: Longest tpd from source pin "instrmem[3]" to destination pin "controlout[3]" is 9.487 ns
    Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_R7; Fanout = 1; PIN Node = 'instrmem[3]'
    Info: 2: + IC(5.904 ns) + CELL(2.108 ns) = 9.487 ns; Loc. = PIN_U8; Fanout = 0; PIN Node = 'controlout[3]'
    Info: Total cell delay = 3.583 ns ( 37.77 % )
    Info: Total interconnect delay = 5.904 ns ( 62.23 % )
Info: th for register "bccout~reg0" (data pin = "instrmem[9]", clock pin = "cuclk") is -4.171 ns
    Info: + Longest clock path from clock "cuclk" to destination register is 3.246 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_J4; Fanout = 11; CLK Node = 'cuclk'
        Info: 2: + IC(1.066 ns) + CELL(0.711 ns) = 3.246 ns; Loc. = LC_X11_Y26_N5; Fanout = 2; REG Node = 'bccout~reg0'
        Info: Total cell delay = 2.180 ns ( 67.16 % )
        Info: Total interconnect delay = 1.066 ns ( 32.84 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 7.432 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_E7; Fanout = 7; PIN Node = 'instrmem[9]'
        Info: 2: + IC(5.479 ns) + CELL(0.478 ns) = 7.432 ns; Loc. = LC_X11_Y26_N5; Fanout = 2; REG Node = 'bccout~reg0'
        Info: Total cell delay = 1.953 ns ( 26.28 % )
        Info: Total interconnect delay = 5.479 ns ( 73.72 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 187 megabytes
    Info: Processing ended: Wed Oct 25 15:13:05 2017
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


