<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:25.2425</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0013780</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE COMPRISING  THE SAME</inventionTitleEng><openDate>2024.08.08</openDate><openNumber>10-2024-0121031</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 금속층; 및 상기 금속층 상에 배치되고, 캐비티를 구비한 제2 절연층을 포함하고, 상기 금속층은, 상기 캐비티의 측벽의 하단의 둘레 방향을 따라 서로 이격되며 배치되는 복수의 금속 패턴을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치된 금속층; 및상기 금속층 상에 배치되고, 캐비티를 구비한 제2 절연층을 포함하고,상기 금속층은,상기 캐비티의 측벽의 하단의 둘레 방향을 따라 서로 이격되며 배치되는 복수의 금속 패턴을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 절연층 상에 배치된 제1 회로 패턴층을 더 포함하고,상기 제1 회로 패턴층은,상기 캐비티와 수직 방향으로 중첩된 제1 패드; 및상기 캐비티와 수직 방향으로 중첩되지 않는 제2 패드를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 회로 패턴층은,상기 제1 패드 및 상기 제2 패드 사이를 연결하는 연결 패턴을 더 포함하고,상기 연결 패턴은,상기 캐비티와 수직으로 중첩되고 상기 제2 절연층으로 덮이지 않는 제1 부분과,상기 캐비티와 수직으로 중첩되지 않고 상기 제2 절연층으로 덮이는 제2 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 연결 패턴은 상기 제1 절연층 상에서 상기 복수의 금속 패턴 사이를 가로지르며 구비된,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 연결 패턴은 상기 복수의 금속 패턴 각각과 연결되지 않는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 연결 패턴은 복수 개 구비되고,상기 복수 개의 연결 패턴 중 적어도 하나는 상기 복수의 금속 패턴 중 적어도 하나와 연결되는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 복수의 금속 패턴은 상기 둘레 방향을 따라 서로 다른 수평 방향으로의 폭을 가지며 구비되는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 복수의 금속 패턴은 상기 둘레 방향을 따라 2㎛ 내지 12㎛의 범위의 간격을 가지고 이격된,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제2항에 있어서,상기 제1 패드 및 상기 제2 패드 각각은,상기 제1 절연층 상에 배치된 제1층; 및 상기 제1층 상에 배치된 제2층을 포함하고,상기 복수의 금속 패턴 각각의 두께는 상기 제1 및 제2 패드의 상기 제2층의 두께에 대응하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서,상기 제2 절연층은 상기 캐비티의 측벽의 하단으로부터 상기 제2 절연층의 외측면을 향하는 수평 방향으로 오목하게 구비된 제1 리세스부를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 리세스부는상기 복수의 금속 패턴과 상기 캐비티의 측벽 사이에 구비된 복수의 제1 리세스를 포함하며,상기 복수의 금속 패턴 각각의 측면의 일부는 상기 제1 리세스 및 상기 캐비티를 통해 노출된,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 복수의 제1 리세스 각각의 수직 방향으로의 수직 거리는, 상기 복수의 금속 패턴 각각의 두께에 대응하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서,상기 제1 절연층은 상기 캐비티의 측벽의 하단과 연결되며 상기 제1 절연층의 상면에서 상기 제1 절연층의 하면을 향하는 수직 방향으로 오목한 제2 리세스부를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제2 리세스부는 상기 둘레 방향을 따라 서로 이격된 복수의 제2 리세스를 포함하고, 상기 복수의 제1 리세스 및 상기 복수의 제2 리세스는 상기 둘레 방향을 따라 서로 교대로 배치되는,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제1 절연층;상기 제1 절연층 상에 배치되고, 캐비티를 포함하는 제2 절연층;상기 제1 절연층과 상기 제2 절연층 사이에 배치되고, 상기 캐비티와 수직 방향으로 중첩된 제1 패드, 상기 캐비티와 수직 방향으로 중첩되지 않는 제2 패드, 및 상기 제1 패드와 상기 제2 패드 사이를 연결하는 연결 패턴을 포함하는 제1 회로 패턴층; 상기 제1 패드 상에 배치된 접속 부재;상기 접속 부재 상에 배치된 연결 부재; 및상기 제1 절연층 상에 상기 캐비티의 측벽의 하단의 둘레 방향을 따라 구비된 금속층을 포함하고,상기 금속층은 상기 둘레 방향을 따라 서로 이격된 복수의 금속 패턴을 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>16.  제15항에 있어서,상기 캐비티 내에 상기 연결 부재를 몰딩하며 배치되는 몰딩 부재를 포함하며,상기 몰딩 부재는 상기 복수의 금속 패턴과 접촉하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>17.  제16항에 있어서,상기 제2 절연층은 상기 캐비티의 측벽의 하단으로부터 상기 제2 절연층의 외측면을 향하는 수평 방향으로 오목하게 구비된 제1 리세스부를 포함하고,상기 제1 리세스부는 상기 복수의 금속 패턴과 상기 캐비티의 측벽 사이에 구비된 복수의 제1 리세스를 포함하며,상기 몰딩 부재는 상기 복수의 제1 리세스를 채우며 구비되는,반도체 패키지.</claim></claimInfo><claimInfo><claim>18.  제17항에 있어서,상기 제1 절연층은 상기 제1 절연층의 상면에서 상기 제1 절연층의 하면을 향하는 수직 방향으로 오목하게 구비되고 상기 둘레 방향을 따라 상기 복수의 제1 리세스와 교대로 구비되는 복수의 제2 리세스를 포함하고,상기 몰딩 부재는 상기 복수의 제2 리세스를 더 채우며 구비되는,반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제16항 내지 제18항 중 어느 한 항에 있어서,상기 연결 부재는 인터포저, 반도체 소자, 유기물 브리지 및 무기물 브리지 중 적어도 하나를 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>CHO, YOUNG JAE</engName><name>조영재</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NOH, JIN MI</engName><name>노진미</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SHIN, JONG BAE</engName><name>신종배</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.02.01</receiptDate><receiptNumber>1-1-2023-0121158-41</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230013780.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f583437b31af2d75bca7519aa515f6174df3c3a8209aaf4e4d8e88ac9305110b89a982d1bd76b91a2818c10f793866f60fbc042cccc4b935</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6c293c2556aaed94b86e9a2fa4073cf496eaba478d8da6a4385f8eb76f450eec8641b2da08a25ab4a140494e078106cf779454960d64de0b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>