Analysis & Synthesis report for DE1_programmer
Mon Jul 18 12:57:05 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |DE1_programmer|SDRAM_DP64_I:SDRAM_controller|state
 11. State Machine - |DE1_programmer|DE1_SRAM_controller:SRAM_inst|state
 12. State Machine - |DE1_programmer|DE1_flash_controller:flash_controller_inst|state
 13. Registers Removed During Synthesis
 14. Removed Registers Triggering Further Register Optimizations
 15. General Register Statistics
 16. Inverted Register Statistics
 17. Multiplexer Restructuring Statistics (Restructuring Performed)
 18. Source assignments for BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated
 19. Source assignments for PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated
 20. Parameter Settings for User Entity Instance: PLL0:PLL_inst|altpll:altpll_component
 21. Parameter Settings for User Entity Instance: BRAM_8K:main_mem|altsyncram:altsyncram_component
 22. Parameter Settings for User Entity Instance: PRG_ROM:PRG_inst|altsyncram:altsyncram_component
 23. altpll Parameter Settings by Entity Instance
 24. altsyncram Parameter Settings by Entity Instance
 25. Port Connectivity Checks: "NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0"
 26. Port Connectivity Checks: "NeonFox:CPU_inst"
 27. Port Connectivity Checks: "SDRAM_DP64_I:SDRAM_controller"
 28. Port Connectivity Checks: "IOMM64:IOMM_inst2"
 29. Port Connectivity Checks: "IOMM:IOMM_inst1"
 30. Port Connectivity Checks: "IOMM:IOMM_inst0"
 31. Port Connectivity Checks: "interrupt_controller:intcon_inst"
 32. Port Connectivity Checks: "timer:timer_inst"
 33. Port Connectivity Checks: "BRAM_8K:main_mem"
 34. Elapsed Time Per Partition
 35. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Jul 18 12:57:05 2022           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DE1_programmer                                  ;
; Top-level Entity Name              ; DE1_programmer                                  ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 4,894                                           ;
;     Total combinational functions  ; 3,082                                           ;
;     Dedicated logic registers      ; 2,889                                           ;
; Total registers                    ; 2889                                            ;
; Total pins                         ; 166                                             ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 196,608                                         ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 1                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C20F484C7       ;                    ;
; Top-level entity name                                                      ; DE1_programmer     ; DE1_programmer     ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                          ;
+----------------------------------+-----------------+----------------------------------------+-------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                              ; File Name with Absolute Path                                            ; Library ;
+----------------------------------+-----------------+----------------------------------------+-------------------------------------------------------------------------+---------+
; queue_8_8.sv                     ; yes             ; User SystemVerilog HDL File            ; C:/Users/Steve/Workspace/DE1_programmer/queue_8_8.sv                    ;         ;
; ps2_host.sv                      ; yes             ; User SystemVerilog HDL File            ; C:/Users/Steve/Workspace/DE1_programmer/ps2_host.sv                     ;         ;
; button_debounce.sv               ; yes             ; User SystemVerilog HDL File            ; C:/Users/Steve/Workspace/DE1_programmer/button_debounce.sv              ;         ;
; IOMM64.sv                        ; yes             ; User SystemVerilog HDL File            ; C:/Users/Steve/Workspace/DE1_programmer/IOMM64.sv                       ;         ;
; SDRAM_DP64_I.v                   ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/SDRAM_DP64_I.v                  ;         ;
; DE1_SRAM_controller.sv           ; yes             ; User SystemVerilog HDL File            ; C:/Users/Steve/Workspace/DE1_programmer/DE1_SRAM_controller.sv          ;         ;
; DE1_hex_driver.sv                ; yes             ; User SystemVerilog HDL File            ; C:/Users/Steve/Workspace/DE1_programmer/DE1_hex_driver.sv               ;         ;
; DE1_flash_controller.sv          ; yes             ; User SystemVerilog HDL File            ; C:/Users/Steve/Workspace/DE1_programmer/DE1_flash_controller.sv         ;         ;
; DE1_PS2_driver.sv                ; yes             ; User SystemVerilog HDL File            ; C:/Users/Steve/Workspace/DE1_programmer/DE1_PS2_driver.sv               ;         ;
; CPU/reg_file.v                   ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/CPU/reg_file.v                  ;         ;
; CPU/PC.v                         ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/CPU/PC.v                        ;         ;
; CPU/NeonFox.v                    ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/CPU/NeonFox.v                   ;         ;
; CPU/hazard_unit.v                ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/CPU/hazard_unit.v               ;         ;
; CPU/decode_unit.v                ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/CPU/decode_unit.v               ;         ;
; CPU/ALU.v                        ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/CPU/ALU.v                       ;         ;
; UART.v                           ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/UART.v                          ;         ;
; Toplevel.v                       ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/Toplevel.v                      ;         ;
; timer.v                          ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/timer.v                         ;         ;
; serial.v                         ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/serial.v                        ;         ;
; keyboard.v                       ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/keyboard.v                      ;         ;
; IOMM16.v                         ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/IOMM16.v                        ;         ;
; interrupt_controller.v           ; yes             ; User Verilog HDL File                  ; C:/Users/Steve/Workspace/DE1_programmer/interrupt_controller.v          ;         ;
; PLL0.v                           ; yes             ; User Wizard-Generated File             ; C:/Users/Steve/Workspace/DE1_programmer/PLL0.v                          ;         ;
; BRAM_8K.v                        ; yes             ; User Wizard-Generated File             ; C:/Users/Steve/Workspace/DE1_programmer/BRAM_8K.v                       ;         ;
; PRG_ROM.v                        ; yes             ; User Wizard-Generated File             ; C:/Users/Steve/Workspace/DE1_programmer/PRG_ROM.v                       ;         ;
; altpll.tdf                       ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altpll.tdf            ;         ;
; aglobal130.inc                   ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc        ;         ;
; stratix_pll.inc                  ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratix_pll.inc       ;         ;
; stratixii_pll.inc                ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratixii_pll.inc     ;         ;
; cycloneii_pll.inc                ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/cycloneii_pll.inc     ;         ;
; altsyncram.tdf                   ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altsyncram.tdf        ;         ;
; stratix_ram_block.inc            ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratix_ram_block.inc ;         ;
; lpm_mux.inc                      ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mux.inc           ;         ;
; lpm_decode.inc                   ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_decode.inc        ;         ;
; a_rdenreg.inc                    ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/a_rdenreg.inc         ;         ;
; altrom.inc                       ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altrom.inc            ;         ;
; altram.inc                       ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altram.inc            ;         ;
; altdpram.inc                     ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altdpram.inc          ;         ;
; db/altsyncram_01a2.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/Steve/Workspace/DE1_programmer/db/altsyncram_01a2.tdf          ;         ;
; de1_programmer.mif               ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/Steve/Workspace/DE1_programmer/de1_programmer.mif              ;         ;
; db/decode_1oa.tdf                ; yes             ; Auto-Generated Megafunction            ; C:/Users/Steve/Workspace/DE1_programmer/db/decode_1oa.tdf               ;         ;
; db/mux_0kb.tdf                   ; yes             ; Auto-Generated Megafunction            ; C:/Users/Steve/Workspace/DE1_programmer/db/mux_0kb.tdf                  ;         ;
; db/altsyncram_gn81.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/Steve/Workspace/DE1_programmer/db/altsyncram_gn81.tdf          ;         ;
; riptide3_snake.mif               ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/Steve/Workspace/DE1_programmer/riptide3_snake.mif              ;         ;
+----------------------------------+-----------------+----------------------------------------+-------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                               ;
+---------------------------------------------+---------------------------------------------+
; Resource                                    ; Usage                                       ;
+---------------------------------------------+---------------------------------------------+
; Estimated Total logic elements              ; 4,894                                       ;
;                                             ;                                             ;
; Total combinational functions               ; 3082                                        ;
; Logic element usage by number of LUT inputs ;                                             ;
;     -- 4 input functions                    ; 1928                                        ;
;     -- 3 input functions                    ; 730                                         ;
;     -- <=2 input functions                  ; 424                                         ;
;                                             ;                                             ;
; Logic elements by mode                      ;                                             ;
;     -- normal mode                          ; 2795                                        ;
;     -- arithmetic mode                      ; 287                                         ;
;                                             ;                                             ;
; Total registers                             ; 2889                                        ;
;     -- Dedicated logic registers            ; 2889                                        ;
;     -- I/O registers                        ; 0                                           ;
;                                             ;                                             ;
; I/O pins                                    ; 166                                         ;
; Total memory bits                           ; 196608                                      ;
; Embedded Multiplier 9-bit elements          ; 0                                           ;
; Total PLLs                                  ; 1                                           ;
;     -- PLLs                                 ; 1                                           ;
;                                             ;                                             ;
; Maximum fan-out node                        ; PLL0:PLL_inst|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 2938                                        ;
; Total fan-out                               ; 21323                                       ;
; Average fan-out                             ; 3.45                                        ;
+---------------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                             ;
+-------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                ; Library Name ;
+-------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------+--------------+
; |DE1_programmer                                 ; 3082 (30)         ; 2889 (44)    ; 196608      ; 0            ; 0       ; 0         ; 166  ; 0            ; |DE1_programmer                                                                                                    ; work         ;
;    |BRAM_8K:main_mem|                           ; 2 (0)             ; 1 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|BRAM_8K:main_mem                                                                                   ; work         ;
;       |altsyncram:altsyncram_component|         ; 2 (0)             ; 1 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|BRAM_8K:main_mem|altsyncram:altsyncram_component                                                   ; work         ;
;          |altsyncram_01a2:auto_generated|       ; 2 (0)             ; 1 (1)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated                    ; work         ;
;             |decode_1oa:decode3|                ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|decode_1oa:decode3 ; work         ;
;    |DE1_PS2_driver:PS2_driver_inst|             ; 0 (0)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|DE1_PS2_driver:PS2_driver_inst                                                                     ; work         ;
;    |DE1_SRAM_controller:SRAM_inst|              ; 20 (20)           ; 63 (63)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|DE1_SRAM_controller:SRAM_inst                                                                      ; work         ;
;    |DE1_flash_controller:flash_controller_inst| ; 77 (77)           ; 83 (83)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|DE1_flash_controller:flash_controller_inst                                                         ; work         ;
;    |DE1_hex_driver:hex_inst|                    ; 28 (0)            ; 28 (28)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|DE1_hex_driver:hex_inst                                                                            ; work         ;
;       |hexdriver:driver_inst0|                  ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|DE1_hex_driver:hex_inst|hexdriver:driver_inst0                                                     ; work         ;
;       |hexdriver:driver_inst1|                  ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|DE1_hex_driver:hex_inst|hexdriver:driver_inst1                                                     ; work         ;
;       |hexdriver:driver_inst2|                  ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|DE1_hex_driver:hex_inst|hexdriver:driver_inst2                                                     ; work         ;
;       |hexdriver:driver_inst3|                  ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|DE1_hex_driver:hex_inst|hexdriver:driver_inst3                                                     ; work         ;
;    |IOMM64:IOMM_inst2|                          ; 159 (159)         ; 220 (220)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|IOMM64:IOMM_inst2                                                                                  ; work         ;
;    |IOMM:IOMM_inst0|                            ; 138 (138)         ; 104 (104)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|IOMM:IOMM_inst0                                                                                    ; work         ;
;    |IOMM:IOMM_inst1|                            ; 133 (133)         ; 120 (120)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|IOMM:IOMM_inst1                                                                                    ; work         ;
;    |NeonFox:CPU_inst|                           ; 1540 (108)        ; 1436 (66)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|NeonFox:CPU_inst                                                                                   ; work         ;
;       |ALU:ALU_inst|                            ; 219 (219)         ; 20 (20)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|NeonFox:CPU_inst|ALU:ALU_inst                                                                      ; work         ;
;       |PC:PC_inst|                              ; 634 (276)         ; 807 (226)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|NeonFox:CPU_inst|PC:PC_inst                                                                        ; work         ;
;          |call_stack:cstack0|                   ; 358 (358)         ; 581 (581)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0                                                     ; work         ;
;       |decode_unit:decoder_inst|                ; 82 (82)           ; 68 (68)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|NeonFox:CPU_inst|decode_unit:decoder_inst                                                          ; work         ;
;       |hazard_unit:hazard_inst|                 ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|NeonFox:CPU_inst|hazard_unit:hazard_inst                                                           ; work         ;
;       |reg_file:reg_file_inst|                  ; 488 (488)         ; 475 (475)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|NeonFox:CPU_inst|reg_file:reg_file_inst                                                            ; work         ;
;    |PLL0:PLL_inst|                              ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|PLL0:PLL_inst                                                                                      ; work         ;
;       |altpll:altpll_component|                 ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|PLL0:PLL_inst|altpll:altpll_component                                                              ; work         ;
;    |PRG_ROM:PRG_inst|                           ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|PRG_ROM:PRG_inst                                                                                   ; work         ;
;       |altsyncram:altsyncram_component|         ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|PRG_ROM:PRG_inst|altsyncram:altsyncram_component                                                   ; work         ;
;          |altsyncram_gn81:auto_generated|       ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated                    ; work         ;
;    |SDRAM_DP64_I:SDRAM_controller|              ; 306 (306)         ; 241 (241)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|SDRAM_DP64_I:SDRAM_controller                                                                      ; work         ;
;    |button_debounce:debounce_inst|              ; 65 (65)           ; 40 (40)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|button_debounce:debounce_inst                                                                      ; work         ;
;    |interrupt_controller:intcon_inst|           ; 74 (74)           ; 55 (55)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|interrupt_controller:intcon_inst                                                                   ; work         ;
;    |keyboard:keyboard_inst|                     ; 209 (14)          ; 209 (11)     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|keyboard:keyboard_inst                                                                             ; work         ;
;       |ps2_host:ps2_host_inst|                  ; 77 (77)           ; 54 (54)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|keyboard:keyboard_inst|ps2_host:ps2_host_inst                                                      ; work         ;
;       |queue_8_8:rx_queue|                      ; 55 (55)           ; 72 (72)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|keyboard:keyboard_inst|queue_8_8:rx_queue                                                          ; work         ;
;       |queue_8_8:tx_queue|                      ; 63 (63)           ; 72 (72)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|keyboard:keyboard_inst|queue_8_8:tx_queue                                                          ; work         ;
;    |serial:serial_inst|                         ; 220 (15)          ; 208 (12)     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|serial:serial_inst                                                                                 ; work         ;
;       |UART:UART_inst|                          ; 93 (93)           ; 52 (52)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|serial:serial_inst|UART:UART_inst                                                                  ; work         ;
;       |queue_8_8:rx_queue|                      ; 55 (55)           ; 72 (72)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|serial:serial_inst|queue_8_8:rx_queue                                                              ; work         ;
;       |queue_8_8:tx_queue|                      ; 57 (57)           ; 72 (72)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|serial:serial_inst|queue_8_8:tx_queue                                                              ; work         ;
;    |timer:timer_inst|                           ; 81 (81)           ; 33 (33)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE1_programmer|timer:timer_inst                                                                                   ; work         ;
+-------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+--------------------+
; Name                                                                                       ; Type ; Mode           ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                ;
+--------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+--------------------+
; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; 8192         ; 16           ; 8192         ; 16           ; 131072 ; de1_programmer.mif ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|ALTSYNCRAM ; AUTO ; ROM            ; 4096         ; 16           ; --           ; --           ; 65536  ; riptide3_snake.mif ;
+--------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                ;
+--------+--------------+---------+--------------+--------------+----------------------------------+---------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                  ; IP Include File                                   ;
+--------+--------------+---------+--------------+--------------+----------------------------------+---------------------------------------------------+
; Altera ; ALTPLL       ; 13.0    ; N/A          ; N/A          ; |DE1_programmer|PLL0:PLL_inst    ; C:/Users/Steve/Workspace/DE1_programmer/PLL0.v    ;
; Altera ; ROM: 1-PORT  ; 13.0    ; N/A          ; N/A          ; |DE1_programmer|PRG_ROM:PRG_inst ; C:/Users/Steve/Workspace/DE1_programmer/PRG_ROM.v ;
; Altera ; RAM: 2-PORT  ; 13.0    ; N/A          ; N/A          ; |DE1_programmer|BRAM_8K:main_mem ; C:/Users/Steve/Workspace/DE1_programmer/BRAM_8K.v ;
+--------+--------------+---------+--------------+--------------+----------------------------------+---------------------------------------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DE1_programmer|SDRAM_DP64_I:SDRAM_controller|state                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------+-------------+-------------------------+-------------------------+---------------------+---------------------+---------------------+--------------------+----------------------------+------------------------+--------------+-------------------+----------------------+----------------------+----------------------+-----------------+-----------------------+-----------------------+------------------------+------------------------+------------------------+------------------+-----------------------+-----------------------+-----------------------+-----------------------+----------------------+----------------------+-----------------+-------------------------+---------------------+-----------------------+-----------------------+-----------------------+-----------------------+----------------------+----------------------+-----------------+-------------------------+---------------------+--------------+------------------+--------------+-------------------------+---------------------+---------------+
; Name                       ; state.S_INC ; state.S_WRITE_DATA_NOP2 ; state.S_WRITE_DATA_NOP1 ; state.S_WRITE_DATA3 ; state.S_WRITE_DATA2 ; state.S_WRITE_DATA1 ; state.S_WRITE_DATA ; state.S_WRITE_ACTIVATE_NOP ; state.S_WRITE_ACTIVATE ; state.S_READ ; state.S_INIT_DATA ; state.S_REFRESH_NOP3 ; state.S_REFRESH_NOP2 ; state.S_REFRESH_NOP1 ; state.S_REFRESH ; state.S_WRITE_P2_NOP2 ; state.S_WRITE_P2_NOP1 ; state.S_WRITE_P2_DATA3 ; state.S_WRITE_P2_DATA2 ; state.S_WRITE_P2_DATA1 ; state.S_WRITE_P2 ; state.S_READ_P2_DATA3 ; state.S_READ_P2_DATA2 ; state.S_READ_P2_DATA1 ; state.S_READ_P2_DATA0 ; state.S_READ_P2_NOP2 ; state.S_READ_P2_NOP1 ; state.S_READ_P2 ; state.S_ACTIVATE_P2_NOP ; state.S_ACTIVATE_P2 ; state.S_READ_P1_DATA3 ; state.S_READ_P1_DATA2 ; state.S_READ_P1_DATA1 ; state.S_READ_P1_DATA0 ; state.S_READ_P1_NOP2 ; state.S_READ_P1_NOP1 ; state.S_READ_P1 ; state.S_ACTIVATE_P1_NOP ; state.S_ACTIVATE_P1 ; state.S_IDLE ; state.S_MODE_NOP ; state.S_MODE ; state.S_INIT_DEVICE_NOP ; state.S_INIT_DEVICE ; state.S_RESET ;
+----------------------------+-------------+-------------------------+-------------------------+---------------------+---------------------+---------------------+--------------------+----------------------------+------------------------+--------------+-------------------+----------------------+----------------------+----------------------+-----------------+-----------------------+-----------------------+------------------------+------------------------+------------------------+------------------+-----------------------+-----------------------+-----------------------+-----------------------+----------------------+----------------------+-----------------+-------------------------+---------------------+-----------------------+-----------------------+-----------------------+-----------------------+----------------------+----------------------+-----------------+-------------------------+---------------------+--------------+------------------+--------------+-------------------------+---------------------+---------------+
; state.S_RESET              ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 0             ;
; state.S_INIT_DEVICE        ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 1                   ; 1             ;
; state.S_INIT_DEVICE_NOP    ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 1                       ; 0                   ; 1             ;
; state.S_MODE               ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 1            ; 0                       ; 0                   ; 1             ;
; state.S_MODE_NOP           ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 1                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_IDLE               ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 1            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_ACTIVATE_P1        ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 1                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_ACTIVATE_P1_NOP    ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 1                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P1            ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 1               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P1_NOP1       ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 1                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P1_NOP2       ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 1                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P1_DATA0      ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 1                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P1_DATA1      ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 1                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P1_DATA2      ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 1                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P1_DATA3      ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 1                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_ACTIVATE_P2        ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 1                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_ACTIVATE_P2_NOP    ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 1                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P2            ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 1               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P2_NOP1       ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 1                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P2_NOP2       ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 1                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P2_DATA0      ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 1                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P2_DATA1      ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 1                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P2_DATA2      ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 1                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ_P2_DATA3      ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 1                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_P2           ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 1                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_P2_DATA1     ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 1                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_P2_DATA2     ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 1                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_P2_DATA3     ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 1                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_P2_NOP1      ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 1                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_P2_NOP2      ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 1                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_REFRESH            ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 1               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_REFRESH_NOP1       ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 1                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_REFRESH_NOP2       ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 1                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_REFRESH_NOP3       ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 1                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_INIT_DATA          ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 1                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_READ               ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 1            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_ACTIVATE     ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 1                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_ACTIVATE_NOP ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 1                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_DATA         ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 1                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_DATA1        ; 0           ; 0                       ; 0                       ; 0                   ; 0                   ; 1                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_DATA2        ; 0           ; 0                       ; 0                       ; 0                   ; 1                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_DATA3        ; 0           ; 0                       ; 0                       ; 1                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_DATA_NOP1    ; 0           ; 0                       ; 1                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_WRITE_DATA_NOP2    ; 0           ; 1                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
; state.S_INC                ; 1           ; 0                       ; 0                       ; 0                   ; 0                   ; 0                   ; 0                  ; 0                          ; 0                      ; 0            ; 0                 ; 0                    ; 0                    ; 0                    ; 0               ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                    ; 0                    ; 0               ; 0                       ; 0                   ; 0            ; 0                ; 0            ; 0                       ; 0                   ; 1             ;
+----------------------------+-------------+-------------------------+-------------------------+---------------------+---------------------+---------------------+--------------------+----------------------------+------------------------+--------------+-------------------+----------------------+----------------------+----------------------+-----------------+-----------------------+-----------------------+------------------------+------------------------+------------------------+------------------+-----------------------+-----------------------+-----------------------+-----------------------+----------------------+----------------------+-----------------+-------------------------+---------------------+-----------------------+-----------------------+-----------------------+-----------------------+----------------------+----------------------+-----------------+-------------------------+---------------------+--------------+------------------+--------------+-------------------------+---------------------+---------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------+
; State Machine - |DE1_programmer|DE1_SRAM_controller:SRAM_inst|state             ;
+--------------------+-------------------+--------------------+-------------------+
; Name               ; state.S_SRAM_IDLE ; state.S_SRAM_WRITE ; state.S_SRAM_READ ;
+--------------------+-------------------+--------------------+-------------------+
; state.S_SRAM_IDLE  ; 0                 ; 0                  ; 0                 ;
; state.S_SRAM_READ  ; 1                 ; 0                  ; 1                 ;
; state.S_SRAM_WRITE ; 1                 ; 1                  ; 0                 ;
+--------------------+-------------------+--------------------+-------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DE1_programmer|DE1_flash_controller:flash_controller_inst|state                                                                        ;
+------------------------+---------------------+--------------------+------------------------+-----------------------+---------------------+--------------+
; Name                   ; state.S_FLASH_WRITE ; state.S_FLASH_READ ; state.S_FLASH_ACTIVATE ; state.S_FLASH_RELEASE ; state.S_FLASH_RESET ; state.S_INIT ;
+------------------------+---------------------+--------------------+------------------------+-----------------------+---------------------+--------------+
; state.S_INIT           ; 0                   ; 0                  ; 0                      ; 0                     ; 0                   ; 0            ;
; state.S_FLASH_RESET    ; 0                   ; 0                  ; 0                      ; 0                     ; 1                   ; 1            ;
; state.S_FLASH_RELEASE  ; 0                   ; 0                  ; 0                      ; 1                     ; 0                   ; 1            ;
; state.S_FLASH_ACTIVATE ; 0                   ; 0                  ; 1                      ; 0                     ; 0                   ; 1            ;
; state.S_FLASH_READ     ; 0                   ; 1                  ; 0                      ; 0                     ; 0                   ; 1            ;
; state.S_FLASH_WRITE    ; 1                   ; 0                  ; 0                      ; 0                     ; 0                   ; 1            ;
+------------------------+---------------------+--------------------+------------------------+-----------------------+---------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------+------------------------------------------------------------------+
; Register name                                                                                    ; Reason for Removal                                               ;
+--------------------------------------------------------------------------------------------------+------------------------------------------------------------------+
; NeonFox:CPU_inst|decode_unit:decoder_inst|prev_p_cache_miss                                      ; Stuck at GND due to stuck port data_in                           ;
; NeonFox:CPU_inst|PC:PC_inst|p_miss                                                               ; Stuck at GND due to stuck port data_in                           ;
; NeonFox:CPU_inst|PC:PC_inst|prev_p_miss                                                          ; Stuck at GND due to stuck port data_in                           ;
; NeonFox:CPU_inst|PC:PC_inst|backtrack_enable                                                     ; Lost fanout                                                      ;
; NeonFox:CPU_inst|PC:PC_inst|pc_hazard2                                                           ; Lost fanout                                                      ;
; NeonFox:CPU_inst|PC:PC_inst|A_miss[0..31]                                                        ; Lost fanout                                                      ;
; NeonFox:CPU_inst|PC:PC_inst|prev_interrupt                                                       ; Lost fanout                                                      ;
; NeonFox:CPU_inst|PC:PC_inst|delay_p_miss                                                         ; Stuck at GND due to stuck port data_in                           ;
; SDRAM_DP64_I:SDRAM_controller|prev_p1_req                                                        ; Lost fanout                                                      ;
; interrupt_controller:intcon_inst|prev_in[1,2,4,5,8,9,11..13]                                     ; Lost fanout                                                      ;
; NeonFox:CPU_inst|PC:PC_inst|prev_delay_p_miss                                                    ; Stuck at GND due to stuck port data_in                           ;
; NeonFox:CPU_inst|PC:PC_inst|pc_hazard1                                                           ; Lost fanout                                                      ;
; NeonFox:CPU_inst|PC:PC_inst|p_miss_override                                                      ; Lost fanout                                                      ;
; IOMM:IOMM_inst0|read_data[8..15]                                                                 ; Stuck at GND due to stuck port data_in                           ;
; IOMM:IOMM_inst0|to_CPU[8..15]                                                                    ; Stuck at GND due to stuck port data_in                           ;
; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|address_reg_a[0] ; Merged with NeonFox:CPU_inst|PC:PC_inst|A_next_I[12]             ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_a_address[0]                                        ; Merged with NeonFox:CPU_inst|I_field1[5]                         ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_a_address[1]                                        ; Merged with NeonFox:CPU_inst|I_field1[6]                         ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|prev_a_address[2]                                        ; Merged with NeonFox:CPU_inst|I_field1[7]                         ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|src_raddr[4]                                           ; Merged with NeonFox:CPU_inst|decode_unit:decoder_inst|I_field[9] ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|src_raddr[3]                                           ; Merged with NeonFox:CPU_inst|decode_unit:decoder_inst|I_field[8] ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|src_raddr[2]                                           ; Merged with NeonFox:CPU_inst|decode_unit:decoder_inst|I_field[7] ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|src_raddr[1]                                           ; Merged with NeonFox:CPU_inst|decode_unit:decoder_inst|I_field[6] ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|src_raddr[0]                                           ; Merged with NeonFox:CPU_inst|decode_unit:decoder_inst|I_field[5] ;
; SDRAM_DP64_I:SDRAM_controller|sdram_dqm[1]                                                       ; Merged with SDRAM_DP64_I:SDRAM_controller|sdram_dqm[0]           ;
; SDRAM_DP64_I:SDRAM_controller|p1_req_flag                                                        ; Stuck at GND due to stuck port data_in                           ;
; interrupt_controller:intcon_inst|status[1,2,4,5,8,9,11..13]                                      ; Stuck at GND due to stuck port data_in                           ;
; SDRAM_DP64_I:SDRAM_controller|state~47                                                           ; Lost fanout                                                      ;
; SDRAM_DP64_I:SDRAM_controller|state~48                                                           ; Lost fanout                                                      ;
; SDRAM_DP64_I:SDRAM_controller|state~49                                                           ; Lost fanout                                                      ;
; SDRAM_DP64_I:SDRAM_controller|state~50                                                           ; Lost fanout                                                      ;
; SDRAM_DP64_I:SDRAM_controller|state~51                                                           ; Lost fanout                                                      ;
; SDRAM_DP64_I:SDRAM_controller|state~52                                                           ; Lost fanout                                                      ;
; DE1_SRAM_controller:SRAM_inst|state~9                                                            ; Lost fanout                                                      ;
; DE1_SRAM_controller:SRAM_inst|state~10                                                           ; Lost fanout                                                      ;
; DE1_flash_controller:flash_controller_inst|state~10                                              ; Lost fanout                                                      ;
; DE1_flash_controller:flash_controller_inst|state~11                                              ; Lost fanout                                                      ;
; DE1_flash_controller:flash_controller_inst|state~12                                              ; Lost fanout                                                      ;
; DE1_flash_controller:flash_controller_inst|state~13                                              ; Lost fanout                                                      ;
; SDRAM_DP64_I:SDRAM_controller|state.S_ACTIVATE_P1                                                ; Stuck at GND due to stuck port data_in                           ;
; SDRAM_DP64_I:SDRAM_controller|state.S_ACTIVATE_P1_NOP                                            ; Stuck at GND due to stuck port data_in                           ;
; SDRAM_DP64_I:SDRAM_controller|state.S_READ_P1                                                    ; Stuck at GND due to stuck port data_in                           ;
; SDRAM_DP64_I:SDRAM_controller|state.S_READ_P1_NOP1                                               ; Stuck at GND due to stuck port data_in                           ;
; SDRAM_DP64_I:SDRAM_controller|state.S_READ_P1_NOP2                                               ; Stuck at GND due to stuck port data_in                           ;
; SDRAM_DP64_I:SDRAM_controller|state.S_READ_P1_DATA0                                              ; Stuck at GND due to stuck port data_in                           ;
; SDRAM_DP64_I:SDRAM_controller|state.S_READ_P1_DATA1                                              ; Stuck at GND due to stuck port data_in                           ;
; SDRAM_DP64_I:SDRAM_controller|state.S_READ_P1_DATA2                                              ; Stuck at GND due to stuck port data_in                           ;
; SDRAM_DP64_I:SDRAM_controller|state.S_READ_P1_DATA3                                              ; Stuck at GND due to stuck port data_in                           ;
; IOMM:IOMM_inst0|read_address_high[6..15]                                                         ; Lost fanout                                                      ;
; IOMM:IOMM_inst0|write_address_high[6..15]                                                        ; Lost fanout                                                      ;
; IOMM:IOMM_inst1|read_address_high[2..15]                                                         ; Lost fanout                                                      ;
; IOMM:IOMM_inst1|write_address_high[2..15]                                                        ; Lost fanout                                                      ;
; IOMM64:IOMM_inst2|read_address_high[4..15]                                                       ; Lost fanout                                                      ;
; IOMM64:IOMM_inst2|write_address_high[4..15]                                                      ; Lost fanout                                                      ;
; Total Number of Removed Registers = 181                                                          ;                                                                  ;
+--------------------------------------------------------------------------------------------------+------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                   ;
+-------------------------------------------------------------+---------------------------+-------------------------------------------------------------------------------------+
; Register name                                               ; Reason for Removal        ; Registers Removed due to This Register                                              ;
+-------------------------------------------------------------+---------------------------+-------------------------------------------------------------------------------------+
; NeonFox:CPU_inst|PC:PC_inst|p_miss                          ; Stuck at GND              ; NeonFox:CPU_inst|PC:PC_inst|backtrack_enable,                                       ;
;                                                             ; due to stuck port data_in ; NeonFox:CPU_inst|PC:PC_inst|pc_hazard2, NeonFox:CPU_inst|PC:PC_inst|A_miss[31],     ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[30], NeonFox:CPU_inst|PC:PC_inst|A_miss[29],     ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[28], NeonFox:CPU_inst|PC:PC_inst|A_miss[27],     ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[26], NeonFox:CPU_inst|PC:PC_inst|A_miss[25],     ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[24], NeonFox:CPU_inst|PC:PC_inst|A_miss[23],     ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[22], NeonFox:CPU_inst|PC:PC_inst|A_miss[21],     ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[20], NeonFox:CPU_inst|PC:PC_inst|A_miss[19],     ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[18], NeonFox:CPU_inst|PC:PC_inst|A_miss[17],     ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[16], NeonFox:CPU_inst|PC:PC_inst|A_miss[15],     ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[14], NeonFox:CPU_inst|PC:PC_inst|A_miss[13],     ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[11], NeonFox:CPU_inst|PC:PC_inst|A_miss[10],     ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[9], NeonFox:CPU_inst|PC:PC_inst|A_miss[8],       ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[7], NeonFox:CPU_inst|PC:PC_inst|A_miss[6],       ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[5], NeonFox:CPU_inst|PC:PC_inst|A_miss[4],       ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|A_miss[3], NeonFox:CPU_inst|PC:PC_inst|A_miss[0],       ;
;                                                             ;                           ; NeonFox:CPU_inst|PC:PC_inst|prev_interrupt, NeonFox:CPU_inst|PC:PC_inst|pc_hazard1  ;
; IOMM:IOMM_inst1|read_address_high[15]                       ; Lost Fanouts              ; IOMM:IOMM_inst1|read_address_high[14], IOMM:IOMM_inst1|read_address_high[13],       ;
;                                                             ;                           ; IOMM:IOMM_inst1|read_address_high[12], IOMM:IOMM_inst1|read_address_high[11],       ;
;                                                             ;                           ; IOMM:IOMM_inst1|read_address_high[10], IOMM:IOMM_inst1|read_address_high[9],        ;
;                                                             ;                           ; IOMM:IOMM_inst1|read_address_high[8], IOMM:IOMM_inst1|read_address_high[7],         ;
;                                                             ;                           ; IOMM:IOMM_inst1|read_address_high[6], IOMM:IOMM_inst1|read_address_high[5],         ;
;                                                             ;                           ; IOMM:IOMM_inst1|read_address_high[4], IOMM:IOMM_inst1|read_address_high[3],         ;
;                                                             ;                           ; IOMM:IOMM_inst1|read_address_high[2]                                                ;
; IOMM:IOMM_inst1|write_address_high[15]                      ; Lost Fanouts              ; IOMM:IOMM_inst1|write_address_high[14], IOMM:IOMM_inst1|write_address_high[13],     ;
;                                                             ;                           ; IOMM:IOMM_inst1|write_address_high[12], IOMM:IOMM_inst1|write_address_high[11],     ;
;                                                             ;                           ; IOMM:IOMM_inst1|write_address_high[10], IOMM:IOMM_inst1|write_address_high[9],      ;
;                                                             ;                           ; IOMM:IOMM_inst1|write_address_high[8], IOMM:IOMM_inst1|write_address_high[7],       ;
;                                                             ;                           ; IOMM:IOMM_inst1|write_address_high[6], IOMM:IOMM_inst1|write_address_high[5],       ;
;                                                             ;                           ; IOMM:IOMM_inst1|write_address_high[4], IOMM:IOMM_inst1|write_address_high[3],       ;
;                                                             ;                           ; IOMM:IOMM_inst1|write_address_high[2]                                               ;
; IOMM64:IOMM_inst2|read_address_high[15]                     ; Lost Fanouts              ; IOMM64:IOMM_inst2|read_address_high[14], IOMM64:IOMM_inst2|read_address_high[13],   ;
;                                                             ;                           ; IOMM64:IOMM_inst2|read_address_high[12], IOMM64:IOMM_inst2|read_address_high[11],   ;
;                                                             ;                           ; IOMM64:IOMM_inst2|read_address_high[10], IOMM64:IOMM_inst2|read_address_high[9],    ;
;                                                             ;                           ; IOMM64:IOMM_inst2|read_address_high[8], IOMM64:IOMM_inst2|read_address_high[7],     ;
;                                                             ;                           ; IOMM64:IOMM_inst2|read_address_high[6], IOMM64:IOMM_inst2|read_address_high[5],     ;
;                                                             ;                           ; IOMM64:IOMM_inst2|read_address_high[4]                                              ;
; IOMM64:IOMM_inst2|write_address_high[15]                    ; Lost Fanouts              ; IOMM64:IOMM_inst2|write_address_high[14], IOMM64:IOMM_inst2|write_address_high[13], ;
;                                                             ;                           ; IOMM64:IOMM_inst2|write_address_high[12], IOMM64:IOMM_inst2|write_address_high[11], ;
;                                                             ;                           ; IOMM64:IOMM_inst2|write_address_high[10], IOMM64:IOMM_inst2|write_address_high[9],  ;
;                                                             ;                           ; IOMM64:IOMM_inst2|write_address_high[8], IOMM64:IOMM_inst2|write_address_high[7],   ;
;                                                             ;                           ; IOMM64:IOMM_inst2|write_address_high[6], IOMM64:IOMM_inst2|write_address_high[5],   ;
;                                                             ;                           ; IOMM64:IOMM_inst2|write_address_high[4]                                             ;
; IOMM:IOMM_inst0|read_address_high[15]                       ; Lost Fanouts              ; IOMM:IOMM_inst0|read_address_high[14], IOMM:IOMM_inst0|read_address_high[13],       ;
;                                                             ;                           ; IOMM:IOMM_inst0|read_address_high[12], IOMM:IOMM_inst0|read_address_high[11],       ;
;                                                             ;                           ; IOMM:IOMM_inst0|read_address_high[10], IOMM:IOMM_inst0|read_address_high[9],        ;
;                                                             ;                           ; IOMM:IOMM_inst0|read_address_high[8], IOMM:IOMM_inst0|read_address_high[7],         ;
;                                                             ;                           ; IOMM:IOMM_inst0|read_address_high[6]                                                ;
; IOMM:IOMM_inst0|write_address_high[15]                      ; Lost Fanouts              ; IOMM:IOMM_inst0|write_address_high[14], IOMM:IOMM_inst0|write_address_high[13],     ;
;                                                             ;                           ; IOMM:IOMM_inst0|write_address_high[12], IOMM:IOMM_inst0|write_address_high[11],     ;
;                                                             ;                           ; IOMM:IOMM_inst0|write_address_high[10], IOMM:IOMM_inst0|write_address_high[9],      ;
;                                                             ;                           ; IOMM:IOMM_inst0|write_address_high[8], IOMM:IOMM_inst0|write_address_high[7],       ;
;                                                             ;                           ; IOMM:IOMM_inst0|write_address_high[6]                                               ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|prev_p_cache_miss ; Stuck at GND              ; NeonFox:CPU_inst|PC:PC_inst|A_miss[12]                                              ;
;                                                             ; due to stuck port data_in ;                                                                                     ;
; NeonFox:CPU_inst|PC:PC_inst|delay_p_miss                    ; Stuck at GND              ; NeonFox:CPU_inst|PC:PC_inst|prev_delay_p_miss                                       ;
;                                                             ; due to stuck port data_in ;                                                                                     ;
; IOMM:IOMM_inst0|read_data[15]                               ; Stuck at GND              ; IOMM:IOMM_inst0|to_CPU[15]                                                          ;
;                                                             ; due to stuck port data_in ;                                                                                     ;
; IOMM:IOMM_inst0|read_data[14]                               ; Stuck at GND              ; IOMM:IOMM_inst0|to_CPU[14]                                                          ;
;                                                             ; due to stuck port data_in ;                                                                                     ;
; IOMM:IOMM_inst0|read_data[13]                               ; Stuck at GND              ; IOMM:IOMM_inst0|to_CPU[13]                                                          ;
;                                                             ; due to stuck port data_in ;                                                                                     ;
; IOMM:IOMM_inst0|read_data[12]                               ; Stuck at GND              ; IOMM:IOMM_inst0|to_CPU[12]                                                          ;
;                                                             ; due to stuck port data_in ;                                                                                     ;
; IOMM:IOMM_inst0|read_data[11]                               ; Stuck at GND              ; IOMM:IOMM_inst0|to_CPU[11]                                                          ;
;                                                             ; due to stuck port data_in ;                                                                                     ;
; IOMM:IOMM_inst0|read_data[10]                               ; Stuck at GND              ; IOMM:IOMM_inst0|to_CPU[10]                                                          ;
;                                                             ; due to stuck port data_in ;                                                                                     ;
; IOMM:IOMM_inst0|read_data[9]                                ; Stuck at GND              ; IOMM:IOMM_inst0|to_CPU[9]                                                           ;
;                                                             ; due to stuck port data_in ;                                                                                     ;
; IOMM:IOMM_inst0|read_data[8]                                ; Stuck at GND              ; IOMM:IOMM_inst0|to_CPU[8]                                                           ;
;                                                             ; due to stuck port data_in ;                                                                                     ;
; SDRAM_DP64_I:SDRAM_controller|state.S_ACTIVATE_P1           ; Stuck at GND              ; SDRAM_DP64_I:SDRAM_controller|state.S_ACTIVATE_P1_NOP                               ;
;                                                             ; due to stuck port data_in ;                                                                                     ;
+-------------------------------------------------------------+---------------------------+-------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 2889  ;
; Number of registers using Synchronous Clear  ; 155   ;
; Number of registers using Synchronous Load   ; 111   ;
; Number of registers using Asynchronous Clear ; 797   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 2356  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------+
; Inverted Register Statistics                                             ;
+----------------------------------------------------------------+---------+
; Inverted Register                                              ; Fan out ;
+----------------------------------------------------------------+---------+
; DE1_SRAM_controller:SRAM_inst|sram_we_n                        ; 2       ;
; rst                                                            ; 914     ;
; NeonFox:CPU_inst|alu_op1[1]                                    ; 13      ;
; NeonFox:CPU_inst|alu_op1[0]                                    ; 30      ;
; NeonFox:CPU_inst|alu_op1[2]                                    ; 19      ;
; rst_s                                                          ; 1       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[0]  ; 3       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[1]  ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[2]                  ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[0]                  ; 3       ;
; serial:serial_inst|UART:UART_inst|rx_frame[1]                  ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[8]                  ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[7]                  ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[6]                  ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[5]                  ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[4]                  ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[3]                  ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[2]  ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_s                         ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[9]                  ; 1       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[3]  ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[11] ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[4]  ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[5]  ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[6]  ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[7]  ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[8]  ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[9]  ; 3       ;
; Total number of inverted registers = 28                        ;         ;
+----------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------+
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |DE1_programmer|SDRAM_DP64_I:SDRAM_controller|word_address[0]                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |DE1_programmer|keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_data[1]      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |DE1_programmer|DE1_SRAM_controller:SRAM_inst|sram_cycle[0]                   ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |DE1_programmer|timer:timer_inst|to_cpu[6]                                    ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |DE1_programmer|timer:timer_inst|to_cpu[3]                                    ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |DE1_programmer|serial:serial_inst|queue_8_8:tx_queue|read_addr[1]            ;
; 3:1                ; 10 bits   ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; Yes        ; |DE1_programmer|SDRAM_DP64_I:SDRAM_controller|refresh_timer[4]                ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |DE1_programmer|serial:serial_inst|queue_8_8:tx_queue|write_addr[1]           ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|decode_unit:decoder_inst|alu_op[0]           ;
; 3:1                ; 4 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |DE1_programmer|button_debounce:debounce_inst|button_3_count[3]               ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DE1_programmer|interrupt_controller:intcon_inst|control[3]                   ;
; 3:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|interrupt_controller:intcon_inst|status[7]                    ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |DE1_programmer|keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[0]       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |DE1_programmer|keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[3]        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |DE1_programmer|keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[0]        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |DE1_programmer|serial:serial_inst|queue_8_8:rx_queue|read_addr[3]            ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|decode_unit:decoder_inst|I_alternate[4]      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |DE1_programmer|serial:serial_inst|UART:UART_inst|rx_data[0]                  ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[2]          ;
; 3:1                ; 4 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |DE1_programmer|button_debounce:debounce_inst|button_2_count[1]               ;
; 3:1                ; 4 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |DE1_programmer|button_debounce:debounce_inst|button_1_count[3]               ;
; 3:1                ; 4 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |DE1_programmer|button_debounce:debounce_inst|button_0_count[3]               ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|PC:PC_inst|A_pipe0[23]                       ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|ALU:ALU_inst|n                               ;
; 4:1                ; 13 bits   ; 26 LEs        ; 26 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[4]        ;
; 5:1                ; 13 bits   ; 39 LEs        ; 39 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|IOMM64:IOMM_inst2|to_CPU[4]                                   ;
; 5:1                ; 3 bits    ; 9 LEs         ; 9 LEs                ; 0 LEs                  ; Yes        ; |DE1_programmer|IOMM64:IOMM_inst2|to_CPU[0]                                   ;
; 4:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |DE1_programmer|serial:serial_inst|UART:UART_inst|tx_timer[2]                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|reg_file:reg_file_inst|rah[13]               ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|reg_file:reg_file_inst|rah[7]                ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|reg_file:reg_file_inst|ral[9]                ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|reg_file:reg_file_inst|ral[7]                ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[14]           ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |DE1_programmer|interrupt_controller:intcon_inst|timer[3]                     ;
; 4:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |DE1_programmer|keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[6] ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|PC:PC_inst|A_current_I[3]                    ;
; 4:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|serial:serial_inst|UART:UART_inst|rx_timer[7]                 ;
; 4:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|SDRAM_DP64_I:SDRAM_controller|sdram_a[2]                      ;
; 4:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM64:IOMM_inst2|read_address_low[6]                         ;
; 4:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM64:IOMM_inst2|read_address_high[4]                        ;
; 4:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM64:IOMM_inst2|write_address_low[10]                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM64:IOMM_inst2|write_address_high[4]                       ;
; 13:1               ; 3 bits    ; 24 LEs        ; 3 LEs                ; 21 LEs                 ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|decode_unit:decoder_inst|dest_waddr[3]       ;
; 13:1               ; 2 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|decode_unit:decoder_inst|dest_waddr[1]       ;
; 5:1                ; 28 bits   ; 84 LEs        ; 84 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|PC:PC_inst|PC_reg[22]                        ;
; 5:1                ; 4 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|PC:PC_inst|PC_reg[2]                         ;
; 5:1                ; 2 bits    ; 6 LEs         ; 2 LEs                ; 4 LEs                  ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|decode_unit:decoder_inst|pc_jmp              ;
; 4:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |DE1_programmer|SDRAM_DP64_I:SDRAM_controller|init_refresh_count[1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |DE1_programmer|serial:serial_inst|UART:UART_inst|tx_frame[8]                 ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst1|read_address_low[5]                           ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst0|read_address_low[2]                           ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst1|read_address_high[2]                          ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst0|read_address_high[4]                          ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst1|write_address_low[4]                          ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst0|write_address_low[0]                          ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst1|write_address_high[7]                         ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst0|write_address_high[1]                         ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst1|read_address_low[9]                           ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst0|read_address_low[13]                          ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst1|read_address_high[11]                         ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst0|read_address_high[8]                          ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst1|write_address_low[12]                         ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst0|write_address_low[15]                         ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst1|write_address_high[8]                         ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |DE1_programmer|IOMM:IOMM_inst0|write_address_high[10]                        ;
; 29:1               ; 12 bits   ; 228 LEs       ; 216 LEs              ; 12 LEs                 ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|reg_file:reg_file_inst|a_reg[15]             ;
; 29:1               ; 4 bits    ; 76 LEs        ; 76 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|reg_file:reg_file_inst|a_reg[3]              ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|timer:timer_inst|counter[22]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|timer:timer_inst|counter[9]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|timer:timer_inst|counter[2]                                   ;
; 18:1               ; 5 bits    ; 60 LEs        ; 5 LEs                ; 55 LEs                 ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|decode_unit:decoder_inst|address_select      ;
; 18:1               ; 3 bits    ; 36 LEs        ; 3 LEs                ; 33 LEs                 ; Yes        ; |DE1_programmer|NeonFox:CPU_inst|decode_unit:decoder_inst|data_ren            ;
; 7:1                ; 20 bits   ; 80 LEs        ; 40 LEs               ; 40 LEs                 ; Yes        ; |DE1_programmer|SDRAM_DP64_I:SDRAM_controller|address_hold[1]                 ;
; 7:1                ; 16 bits   ; 64 LEs        ; 16 LEs               ; 48 LEs                 ; Yes        ; |DE1_programmer|SDRAM_DP64_I:SDRAM_controller|data_hold[53]                   ;
; 7:1                ; 16 bits   ; 64 LEs        ; 16 LEs               ; 48 LEs                 ; Yes        ; |DE1_programmer|SDRAM_DP64_I:SDRAM_controller|data_hold[36]                   ;
; 7:1                ; 16 bits   ; 64 LEs        ; 16 LEs               ; 48 LEs                 ; Yes        ; |DE1_programmer|SDRAM_DP64_I:SDRAM_controller|data_hold[16]                   ;
; 7:1                ; 16 bits   ; 64 LEs        ; 16 LEs               ; 48 LEs                 ; Yes        ; |DE1_programmer|SDRAM_DP64_I:SDRAM_controller|data_hold[3]                    ;
; 7:1                ; 9 bits    ; 36 LEs        ; 18 LEs               ; 18 LEs                 ; Yes        ; |DE1_programmer|DE1_flash_controller:flash_controller_inst|flash_cycle[8]     ;
; 10:1               ; 2 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |DE1_programmer|DE1_flash_controller:flash_controller_inst|flash_cycle[0]     ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[2] ;
; 4:1                ; 10 bits   ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; Yes        ; |DE1_programmer|serial:serial_inst|UART:UART_inst|rx_frame[5]                 ;
; 5:1                ; 16 bits   ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; Yes        ; |DE1_programmer|SDRAM_DP64_I:SDRAM_controller|data_out[6]                     ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; Yes        ; |DE1_programmer|DE1_SRAM_controller:SRAM_inst|sram_we_n                       ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |DE1_programmer|DE1_SRAM_controller:SRAM_inst|Selector6                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |DE1_programmer|NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[8]             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |DE1_programmer|NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[1]             ;
; 10:1               ; 9 bits    ; 54 LEs        ; 54 LEs               ; 0 LEs                  ; No         ; |DE1_programmer|NeonFox:CPU_inst|ALU:ALU_inst|Mux10                           ;
; 11:1               ; 7 bits    ; 49 LEs        ; 42 LEs               ; 7 LEs                  ; No         ; |DE1_programmer|NeonFox:CPU_inst|ALU:ALU_inst|Mux4                            ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |DE1_programmer|DE1_flash_controller:flash_controller_inst|Selector12         ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |DE1_programmer|DE1_flash_controller:flash_controller_inst|Selector17         ;
; 7:1                ; 2 bits    ; 8 LEs         ; 6 LEs                ; 2 LEs                  ; No         ; |DE1_programmer|DE1_flash_controller:flash_controller_inst|Selector14         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Source assignments for BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------+
; Assignment                      ; Value              ; From ; To                                       ;
+---------------------------------+--------------------+------+------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                        ;
+---------------------------------+--------------------+------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Source assignments for PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------+
; Assignment                      ; Value              ; From ; To                                       ;
+---------------------------------+--------------------+------+------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                        ;
+---------------------------------+--------------------+------+------------------------------------------+


+------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PLL0:PLL_inst|altpll:altpll_component ;
+-------------------------------+------------------------+---------------------------+
; Parameter Name                ; Value                  ; Type                      ;
+-------------------------------+------------------------+---------------------------+
; OPERATION_MODE                ; NORMAL                 ; Untyped                   ;
; PLL_TYPE                      ; AUTO                   ; Untyped                   ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=PLL0 ; Untyped                   ;
; QUALIFY_CONF_DONE             ; OFF                    ; Untyped                   ;
; COMPENSATE_CLOCK              ; CLK0                   ; Untyped                   ;
; SCAN_CHAIN                    ; LONG                   ; Untyped                   ;
; PRIMARY_CLOCK                 ; INCLK0                 ; Untyped                   ;
; INCLK0_INPUT_FREQUENCY        ; 20000                  ; Signed Integer            ;
; INCLK1_INPUT_FREQUENCY        ; 0                      ; Untyped                   ;
; GATE_LOCK_SIGNAL              ; NO                     ; Untyped                   ;
; GATE_LOCK_COUNTER             ; 0                      ; Untyped                   ;
; LOCK_HIGH                     ; 1                      ; Untyped                   ;
; LOCK_LOW                      ; 1                      ; Untyped                   ;
; VALID_LOCK_MULTIPLIER         ; 1                      ; Untyped                   ;
; INVALID_LOCK_MULTIPLIER       ; 5                      ; Untyped                   ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                    ; Untyped                   ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                    ; Untyped                   ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                    ; Untyped                   ;
; SKIP_VCO                      ; OFF                    ; Untyped                   ;
; SWITCH_OVER_COUNTER           ; 0                      ; Untyped                   ;
; SWITCH_OVER_TYPE              ; AUTO                   ; Untyped                   ;
; FEEDBACK_SOURCE               ; EXTCLK0                ; Untyped                   ;
; BANDWIDTH                     ; 0                      ; Untyped                   ;
; BANDWIDTH_TYPE                ; AUTO                   ; Untyped                   ;
; SPREAD_FREQUENCY              ; 0                      ; Untyped                   ;
; DOWN_SPREAD                   ; 0                      ; Untyped                   ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                    ; Untyped                   ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                    ; Untyped                   ;
; CLK9_MULTIPLY_BY              ; 0                      ; Untyped                   ;
; CLK8_MULTIPLY_BY              ; 0                      ; Untyped                   ;
; CLK7_MULTIPLY_BY              ; 0                      ; Untyped                   ;
; CLK6_MULTIPLY_BY              ; 0                      ; Untyped                   ;
; CLK5_MULTIPLY_BY              ; 1                      ; Untyped                   ;
; CLK4_MULTIPLY_BY              ; 1                      ; Untyped                   ;
; CLK3_MULTIPLY_BY              ; 1                      ; Untyped                   ;
; CLK2_MULTIPLY_BY              ; 1                      ; Signed Integer            ;
; CLK1_MULTIPLY_BY              ; 1                      ; Signed Integer            ;
; CLK0_MULTIPLY_BY              ; 1                      ; Signed Integer            ;
; CLK9_DIVIDE_BY                ; 0                      ; Untyped                   ;
; CLK8_DIVIDE_BY                ; 0                      ; Untyped                   ;
; CLK7_DIVIDE_BY                ; 0                      ; Untyped                   ;
; CLK6_DIVIDE_BY                ; 0                      ; Untyped                   ;
; CLK5_DIVIDE_BY                ; 1                      ; Untyped                   ;
; CLK4_DIVIDE_BY                ; 1                      ; Untyped                   ;
; CLK3_DIVIDE_BY                ; 1                      ; Untyped                   ;
; CLK2_DIVIDE_BY                ; 1                      ; Signed Integer            ;
; CLK1_DIVIDE_BY                ; 1                      ; Signed Integer            ;
; CLK0_DIVIDE_BY                ; 2                      ; Signed Integer            ;
; CLK9_PHASE_SHIFT              ; 0                      ; Untyped                   ;
; CLK8_PHASE_SHIFT              ; 0                      ; Untyped                   ;
; CLK7_PHASE_SHIFT              ; 0                      ; Untyped                   ;
; CLK6_PHASE_SHIFT              ; 0                      ; Untyped                   ;
; CLK5_PHASE_SHIFT              ; 0                      ; Untyped                   ;
; CLK4_PHASE_SHIFT              ; 0                      ; Untyped                   ;
; CLK3_PHASE_SHIFT              ; 0                      ; Untyped                   ;
; CLK2_PHASE_SHIFT              ; 0                      ; Untyped                   ;
; CLK1_PHASE_SHIFT              ; 0                      ; Untyped                   ;
; CLK0_PHASE_SHIFT              ; 0                      ; Untyped                   ;
; CLK5_TIME_DELAY               ; 0                      ; Untyped                   ;
; CLK4_TIME_DELAY               ; 0                      ; Untyped                   ;
; CLK3_TIME_DELAY               ; 0                      ; Untyped                   ;
; CLK2_TIME_DELAY               ; 0                      ; Untyped                   ;
; CLK1_TIME_DELAY               ; 0                      ; Untyped                   ;
; CLK0_TIME_DELAY               ; 0                      ; Untyped                   ;
; CLK9_DUTY_CYCLE               ; 50                     ; Untyped                   ;
; CLK8_DUTY_CYCLE               ; 50                     ; Untyped                   ;
; CLK7_DUTY_CYCLE               ; 50                     ; Untyped                   ;
; CLK6_DUTY_CYCLE               ; 50                     ; Untyped                   ;
; CLK5_DUTY_CYCLE               ; 50                     ; Untyped                   ;
; CLK4_DUTY_CYCLE               ; 50                     ; Untyped                   ;
; CLK3_DUTY_CYCLE               ; 50                     ; Untyped                   ;
; CLK2_DUTY_CYCLE               ; 50                     ; Signed Integer            ;
; CLK1_DUTY_CYCLE               ; 50                     ; Signed Integer            ;
; CLK0_DUTY_CYCLE               ; 50                     ; Signed Integer            ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                    ; Untyped                   ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                    ; Untyped                   ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                    ; Untyped                   ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                    ; Untyped                   ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                    ; Untyped                   ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                    ; Untyped                   ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                    ; Untyped                   ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                    ; Untyped                   ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                    ; Untyped                   ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                    ; Untyped                   ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                    ; Untyped                   ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                    ; Untyped                   ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                    ; Untyped                   ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                    ; Untyped                   ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                    ; Untyped                   ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                    ; Untyped                   ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                    ; Untyped                   ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                    ; Untyped                   ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                    ; Untyped                   ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                    ; Untyped                   ;
; LOCK_WINDOW_UI                ;  0.05                  ; Untyped                   ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                 ; Untyped                   ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                 ; Untyped                   ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                 ; Untyped                   ;
; DPA_MULTIPLY_BY               ; 0                      ; Untyped                   ;
; DPA_DIVIDE_BY                 ; 1                      ; Untyped                   ;
; DPA_DIVIDER                   ; 0                      ; Untyped                   ;
; EXTCLK3_MULTIPLY_BY           ; 1                      ; Untyped                   ;
; EXTCLK2_MULTIPLY_BY           ; 1                      ; Untyped                   ;
; EXTCLK1_MULTIPLY_BY           ; 1                      ; Untyped                   ;
; EXTCLK0_MULTIPLY_BY           ; 1                      ; Untyped                   ;
; EXTCLK3_DIVIDE_BY             ; 1                      ; Untyped                   ;
; EXTCLK2_DIVIDE_BY             ; 1                      ; Untyped                   ;
; EXTCLK1_DIVIDE_BY             ; 1                      ; Untyped                   ;
; EXTCLK0_DIVIDE_BY             ; 1                      ; Untyped                   ;
; EXTCLK3_PHASE_SHIFT           ; 0                      ; Untyped                   ;
; EXTCLK2_PHASE_SHIFT           ; 0                      ; Untyped                   ;
; EXTCLK1_PHASE_SHIFT           ; 0                      ; Untyped                   ;
; EXTCLK0_PHASE_SHIFT           ; 0                      ; Untyped                   ;
; EXTCLK3_TIME_DELAY            ; 0                      ; Untyped                   ;
; EXTCLK2_TIME_DELAY            ; 0                      ; Untyped                   ;
; EXTCLK1_TIME_DELAY            ; 0                      ; Untyped                   ;
; EXTCLK0_TIME_DELAY            ; 0                      ; Untyped                   ;
; EXTCLK3_DUTY_CYCLE            ; 50                     ; Untyped                   ;
; EXTCLK2_DUTY_CYCLE            ; 50                     ; Untyped                   ;
; EXTCLK1_DUTY_CYCLE            ; 50                     ; Untyped                   ;
; EXTCLK0_DUTY_CYCLE            ; 50                     ; Untyped                   ;
; VCO_MULTIPLY_BY               ; 0                      ; Untyped                   ;
; VCO_DIVIDE_BY                 ; 0                      ; Untyped                   ;
; SCLKOUT0_PHASE_SHIFT          ; 0                      ; Untyped                   ;
; SCLKOUT1_PHASE_SHIFT          ; 0                      ; Untyped                   ;
; VCO_MIN                       ; 0                      ; Untyped                   ;
; VCO_MAX                       ; 0                      ; Untyped                   ;
; VCO_CENTER                    ; 0                      ; Untyped                   ;
; PFD_MIN                       ; 0                      ; Untyped                   ;
; PFD_MAX                       ; 0                      ; Untyped                   ;
; M_INITIAL                     ; 0                      ; Untyped                   ;
; M                             ; 0                      ; Untyped                   ;
; N                             ; 1                      ; Untyped                   ;
; M2                            ; 1                      ; Untyped                   ;
; N2                            ; 1                      ; Untyped                   ;
; SS                            ; 1                      ; Untyped                   ;
; C0_HIGH                       ; 0                      ; Untyped                   ;
; C1_HIGH                       ; 0                      ; Untyped                   ;
; C2_HIGH                       ; 0                      ; Untyped                   ;
; C3_HIGH                       ; 0                      ; Untyped                   ;
; C4_HIGH                       ; 0                      ; Untyped                   ;
; C5_HIGH                       ; 0                      ; Untyped                   ;
; C6_HIGH                       ; 0                      ; Untyped                   ;
; C7_HIGH                       ; 0                      ; Untyped                   ;
; C8_HIGH                       ; 0                      ; Untyped                   ;
; C9_HIGH                       ; 0                      ; Untyped                   ;
; C0_LOW                        ; 0                      ; Untyped                   ;
; C1_LOW                        ; 0                      ; Untyped                   ;
; C2_LOW                        ; 0                      ; Untyped                   ;
; C3_LOW                        ; 0                      ; Untyped                   ;
; C4_LOW                        ; 0                      ; Untyped                   ;
; C5_LOW                        ; 0                      ; Untyped                   ;
; C6_LOW                        ; 0                      ; Untyped                   ;
; C7_LOW                        ; 0                      ; Untyped                   ;
; C8_LOW                        ; 0                      ; Untyped                   ;
; C9_LOW                        ; 0                      ; Untyped                   ;
; C0_INITIAL                    ; 0                      ; Untyped                   ;
; C1_INITIAL                    ; 0                      ; Untyped                   ;
; C2_INITIAL                    ; 0                      ; Untyped                   ;
; C3_INITIAL                    ; 0                      ; Untyped                   ;
; C4_INITIAL                    ; 0                      ; Untyped                   ;
; C5_INITIAL                    ; 0                      ; Untyped                   ;
; C6_INITIAL                    ; 0                      ; Untyped                   ;
; C7_INITIAL                    ; 0                      ; Untyped                   ;
; C8_INITIAL                    ; 0                      ; Untyped                   ;
; C9_INITIAL                    ; 0                      ; Untyped                   ;
; C0_MODE                       ; BYPASS                 ; Untyped                   ;
; C1_MODE                       ; BYPASS                 ; Untyped                   ;
; C2_MODE                       ; BYPASS                 ; Untyped                   ;
; C3_MODE                       ; BYPASS                 ; Untyped                   ;
; C4_MODE                       ; BYPASS                 ; Untyped                   ;
; C5_MODE                       ; BYPASS                 ; Untyped                   ;
; C6_MODE                       ; BYPASS                 ; Untyped                   ;
; C7_MODE                       ; BYPASS                 ; Untyped                   ;
; C8_MODE                       ; BYPASS                 ; Untyped                   ;
; C9_MODE                       ; BYPASS                 ; Untyped                   ;
; C0_PH                         ; 0                      ; Untyped                   ;
; C1_PH                         ; 0                      ; Untyped                   ;
; C2_PH                         ; 0                      ; Untyped                   ;
; C3_PH                         ; 0                      ; Untyped                   ;
; C4_PH                         ; 0                      ; Untyped                   ;
; C5_PH                         ; 0                      ; Untyped                   ;
; C6_PH                         ; 0                      ; Untyped                   ;
; C7_PH                         ; 0                      ; Untyped                   ;
; C8_PH                         ; 0                      ; Untyped                   ;
; C9_PH                         ; 0                      ; Untyped                   ;
; L0_HIGH                       ; 1                      ; Untyped                   ;
; L1_HIGH                       ; 1                      ; Untyped                   ;
; G0_HIGH                       ; 1                      ; Untyped                   ;
; G1_HIGH                       ; 1                      ; Untyped                   ;
; G2_HIGH                       ; 1                      ; Untyped                   ;
; G3_HIGH                       ; 1                      ; Untyped                   ;
; E0_HIGH                       ; 1                      ; Untyped                   ;
; E1_HIGH                       ; 1                      ; Untyped                   ;
; E2_HIGH                       ; 1                      ; Untyped                   ;
; E3_HIGH                       ; 1                      ; Untyped                   ;
; L0_LOW                        ; 1                      ; Untyped                   ;
; L1_LOW                        ; 1                      ; Untyped                   ;
; G0_LOW                        ; 1                      ; Untyped                   ;
; G1_LOW                        ; 1                      ; Untyped                   ;
; G2_LOW                        ; 1                      ; Untyped                   ;
; G3_LOW                        ; 1                      ; Untyped                   ;
; E0_LOW                        ; 1                      ; Untyped                   ;
; E1_LOW                        ; 1                      ; Untyped                   ;
; E2_LOW                        ; 1                      ; Untyped                   ;
; E3_LOW                        ; 1                      ; Untyped                   ;
; L0_INITIAL                    ; 1                      ; Untyped                   ;
; L1_INITIAL                    ; 1                      ; Untyped                   ;
; G0_INITIAL                    ; 1                      ; Untyped                   ;
; G1_INITIAL                    ; 1                      ; Untyped                   ;
; G2_INITIAL                    ; 1                      ; Untyped                   ;
; G3_INITIAL                    ; 1                      ; Untyped                   ;
; E0_INITIAL                    ; 1                      ; Untyped                   ;
; E1_INITIAL                    ; 1                      ; Untyped                   ;
; E2_INITIAL                    ; 1                      ; Untyped                   ;
; E3_INITIAL                    ; 1                      ; Untyped                   ;
; L0_MODE                       ; BYPASS                 ; Untyped                   ;
; L1_MODE                       ; BYPASS                 ; Untyped                   ;
; G0_MODE                       ; BYPASS                 ; Untyped                   ;
; G1_MODE                       ; BYPASS                 ; Untyped                   ;
; G2_MODE                       ; BYPASS                 ; Untyped                   ;
; G3_MODE                       ; BYPASS                 ; Untyped                   ;
; E0_MODE                       ; BYPASS                 ; Untyped                   ;
; E1_MODE                       ; BYPASS                 ; Untyped                   ;
; E2_MODE                       ; BYPASS                 ; Untyped                   ;
; E3_MODE                       ; BYPASS                 ; Untyped                   ;
; L0_PH                         ; 0                      ; Untyped                   ;
; L1_PH                         ; 0                      ; Untyped                   ;
; G0_PH                         ; 0                      ; Untyped                   ;
; G1_PH                         ; 0                      ; Untyped                   ;
; G2_PH                         ; 0                      ; Untyped                   ;
; G3_PH                         ; 0                      ; Untyped                   ;
; E0_PH                         ; 0                      ; Untyped                   ;
; E1_PH                         ; 0                      ; Untyped                   ;
; E2_PH                         ; 0                      ; Untyped                   ;
; E3_PH                         ; 0                      ; Untyped                   ;
; M_PH                          ; 0                      ; Untyped                   ;
; C1_USE_CASC_IN                ; OFF                    ; Untyped                   ;
; C2_USE_CASC_IN                ; OFF                    ; Untyped                   ;
; C3_USE_CASC_IN                ; OFF                    ; Untyped                   ;
; C4_USE_CASC_IN                ; OFF                    ; Untyped                   ;
; C5_USE_CASC_IN                ; OFF                    ; Untyped                   ;
; C6_USE_CASC_IN                ; OFF                    ; Untyped                   ;
; C7_USE_CASC_IN                ; OFF                    ; Untyped                   ;
; C8_USE_CASC_IN                ; OFF                    ; Untyped                   ;
; C9_USE_CASC_IN                ; OFF                    ; Untyped                   ;
; CLK0_COUNTER                  ; G0                     ; Untyped                   ;
; CLK1_COUNTER                  ; G0                     ; Untyped                   ;
; CLK2_COUNTER                  ; G0                     ; Untyped                   ;
; CLK3_COUNTER                  ; G0                     ; Untyped                   ;
; CLK4_COUNTER                  ; G0                     ; Untyped                   ;
; CLK5_COUNTER                  ; G0                     ; Untyped                   ;
; CLK6_COUNTER                  ; E0                     ; Untyped                   ;
; CLK7_COUNTER                  ; E1                     ; Untyped                   ;
; CLK8_COUNTER                  ; E2                     ; Untyped                   ;
; CLK9_COUNTER                  ; E3                     ; Untyped                   ;
; L0_TIME_DELAY                 ; 0                      ; Untyped                   ;
; L1_TIME_DELAY                 ; 0                      ; Untyped                   ;
; G0_TIME_DELAY                 ; 0                      ; Untyped                   ;
; G1_TIME_DELAY                 ; 0                      ; Untyped                   ;
; G2_TIME_DELAY                 ; 0                      ; Untyped                   ;
; G3_TIME_DELAY                 ; 0                      ; Untyped                   ;
; E0_TIME_DELAY                 ; 0                      ; Untyped                   ;
; E1_TIME_DELAY                 ; 0                      ; Untyped                   ;
; E2_TIME_DELAY                 ; 0                      ; Untyped                   ;
; E3_TIME_DELAY                 ; 0                      ; Untyped                   ;
; M_TIME_DELAY                  ; 0                      ; Untyped                   ;
; N_TIME_DELAY                  ; 0                      ; Untyped                   ;
; EXTCLK3_COUNTER               ; E3                     ; Untyped                   ;
; EXTCLK2_COUNTER               ; E2                     ; Untyped                   ;
; EXTCLK1_COUNTER               ; E1                     ; Untyped                   ;
; EXTCLK0_COUNTER               ; E0                     ; Untyped                   ;
; ENABLE0_COUNTER               ; L0                     ; Untyped                   ;
; ENABLE1_COUNTER               ; L0                     ; Untyped                   ;
; CHARGE_PUMP_CURRENT           ; 2                      ; Untyped                   ;
; LOOP_FILTER_R                 ;  1.000000              ; Untyped                   ;
; LOOP_FILTER_C                 ; 5                      ; Untyped                   ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                   ; Untyped                   ;
; LOOP_FILTER_R_BITS            ; 9999                   ; Untyped                   ;
; LOOP_FILTER_C_BITS            ; 9999                   ; Untyped                   ;
; VCO_POST_SCALE                ; 0                      ; Untyped                   ;
; CLK2_OUTPUT_FREQUENCY         ; 0                      ; Untyped                   ;
; CLK1_OUTPUT_FREQUENCY         ; 0                      ; Untyped                   ;
; CLK0_OUTPUT_FREQUENCY         ; 0                      ; Untyped                   ;
; INTENDED_DEVICE_FAMILY        ; Cyclone II             ; Untyped                   ;
; PORT_CLKENA0                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLKENA1                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLKENA2                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLKENA3                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLKENA4                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLKENA5                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY      ; Untyped                   ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY      ; Untyped                   ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY      ; Untyped                   ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY      ; Untyped                   ;
; PORT_EXTCLK0                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_EXTCLK1                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_EXTCLK2                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_EXTCLK3                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLKBAD0                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLKBAD1                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLK0                     ; PORT_USED              ; Untyped                   ;
; PORT_CLK1                     ; PORT_USED              ; Untyped                   ;
; PORT_CLK2                     ; PORT_USED              ; Untyped                   ;
; PORT_CLK3                     ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLK4                     ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLK5                     ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLK6                     ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLK7                     ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLK8                     ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLK9                     ; PORT_UNUSED            ; Untyped                   ;
; PORT_SCANDATA                 ; PORT_UNUSED            ; Untyped                   ;
; PORT_SCANDATAOUT              ; PORT_UNUSED            ; Untyped                   ;
; PORT_SCANDONE                 ; PORT_UNUSED            ; Untyped                   ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY      ; Untyped                   ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY      ; Untyped                   ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLKLOSS                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_INCLK1                   ; PORT_UNUSED            ; Untyped                   ;
; PORT_INCLK0                   ; PORT_USED              ; Untyped                   ;
; PORT_FBIN                     ; PORT_UNUSED            ; Untyped                   ;
; PORT_PLLENA                   ; PORT_UNUSED            ; Untyped                   ;
; PORT_CLKSWITCH                ; PORT_UNUSED            ; Untyped                   ;
; PORT_ARESET                   ; PORT_UNUSED            ; Untyped                   ;
; PORT_PFDENA                   ; PORT_UNUSED            ; Untyped                   ;
; PORT_SCANCLK                  ; PORT_UNUSED            ; Untyped                   ;
; PORT_SCANACLR                 ; PORT_UNUSED            ; Untyped                   ;
; PORT_SCANREAD                 ; PORT_UNUSED            ; Untyped                   ;
; PORT_SCANWRITE                ; PORT_UNUSED            ; Untyped                   ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY      ; Untyped                   ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY      ; Untyped                   ;
; PORT_LOCKED                   ; PORT_UNUSED            ; Untyped                   ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED            ; Untyped                   ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY      ; Untyped                   ;
; PORT_PHASEDONE                ; PORT_UNUSED            ; Untyped                   ;
; PORT_PHASESTEP                ; PORT_UNUSED            ; Untyped                   ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED            ; Untyped                   ;
; PORT_SCANCLKENA               ; PORT_UNUSED            ; Untyped                   ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED            ; Untyped                   ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY      ; Untyped                   ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY      ; Untyped                   ;
; M_TEST_SOURCE                 ; 5                      ; Untyped                   ;
; C0_TEST_SOURCE                ; 5                      ; Untyped                   ;
; C1_TEST_SOURCE                ; 5                      ; Untyped                   ;
; C2_TEST_SOURCE                ; 5                      ; Untyped                   ;
; C3_TEST_SOURCE                ; 5                      ; Untyped                   ;
; C4_TEST_SOURCE                ; 5                      ; Untyped                   ;
; C5_TEST_SOURCE                ; 5                      ; Untyped                   ;
; C6_TEST_SOURCE                ; 5                      ; Untyped                   ;
; C7_TEST_SOURCE                ; 5                      ; Untyped                   ;
; C8_TEST_SOURCE                ; 5                      ; Untyped                   ;
; C9_TEST_SOURCE                ; 5                      ; Untyped                   ;
; CBXI_PARAMETER                ; NOTHING                ; Untyped                   ;
; VCO_FREQUENCY_CONTROL         ; AUTO                   ; Untyped                   ;
; VCO_PHASE_SHIFT_STEP          ; 0                      ; Untyped                   ;
; WIDTH_CLOCK                   ; 6                      ; Untyped                   ;
; WIDTH_PHASECOUNTERSELECT      ; 4                      ; Untyped                   ;
; USING_FBMIMICBIDIR_PORT       ; OFF                    ; Untyped                   ;
; DEVICE_FAMILY                 ; Cyclone II             ; Untyped                   ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                 ; Untyped                   ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                    ; Untyped                   ;
; AUTO_CARRY_CHAINS             ; ON                     ; AUTO_CARRY                ;
; IGNORE_CARRY_BUFFERS          ; OFF                    ; IGNORE_CARRY              ;
; AUTO_CASCADE_CHAINS           ; ON                     ; AUTO_CASCADE              ;
; IGNORE_CASCADE_BUFFERS        ; OFF                    ; IGNORE_CASCADE            ;
+-------------------------------+------------------------+---------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: BRAM_8K:main_mem|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------------+
; Parameter Name                     ; Value                ; Type                              ;
+------------------------------------+----------------------+-----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                           ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                    ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                           ;
; OPERATION_MODE                     ; BIDIR_DUAL_PORT      ; Untyped                           ;
; WIDTH_A                            ; 16                   ; Signed Integer                    ;
; WIDTHAD_A                          ; 13                   ; Signed Integer                    ;
; NUMWORDS_A                         ; 8192                 ; Signed Integer                    ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                           ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                           ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                           ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                           ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                           ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                           ;
; WIDTH_B                            ; 16                   ; Signed Integer                    ;
; WIDTHAD_B                          ; 13                   ; Signed Integer                    ;
; NUMWORDS_B                         ; 8192                 ; Signed Integer                    ;
; INDATA_REG_B                       ; CLOCK0               ; Untyped                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK0               ; Untyped                           ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                           ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                           ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                           ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                           ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                           ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                           ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                           ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                           ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                           ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                           ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                    ;
; WIDTH_BYTEENA_B                    ; 1                    ; Signed Integer                    ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                           ;
; BYTE_SIZE                          ; 8                    ; Untyped                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                           ;
; INIT_FILE                          ; de1_programmer.mif   ; Untyped                           ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                           ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                           ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                           ;
; CLOCK_ENABLE_INPUT_B               ; BYPASS               ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_B              ; BYPASS               ; Untyped                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                           ;
; ENABLE_ECC                         ; FALSE                ; Untyped                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                           ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                           ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                           ;
; CBXI_PARAMETER                     ; altsyncram_01a2      ; Untyped                           ;
+------------------------------------+----------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PRG_ROM:PRG_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------------+
; Parameter Name                     ; Value                ; Type                              ;
+------------------------------------+----------------------+-----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                           ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                    ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                           ;
; OPERATION_MODE                     ; ROM                  ; Untyped                           ;
; WIDTH_A                            ; 16                   ; Signed Integer                    ;
; WIDTHAD_A                          ; 12                   ; Signed Integer                    ;
; NUMWORDS_A                         ; 4096                 ; Signed Integer                    ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                           ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                           ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                           ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                           ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                           ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                           ;
; WIDTH_B                            ; 1                    ; Untyped                           ;
; WIDTHAD_B                          ; 1                    ; Untyped                           ;
; NUMWORDS_B                         ; 1                    ; Untyped                           ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                           ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                           ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                           ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                           ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                           ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                           ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                           ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                           ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                           ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                           ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                           ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                    ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                           ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                           ;
; BYTE_SIZE                          ; 8                    ; Untyped                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                           ;
; INIT_FILE                          ; riptide3_snake.mif   ; Untyped                           ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                           ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                           ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                           ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                           ;
; ENABLE_ECC                         ; FALSE                ; Untyped                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                           ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                           ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                           ;
; CBXI_PARAMETER                     ; altsyncram_gn81      ; Untyped                           ;
+------------------------------------+----------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                          ;
+-------------------------------+---------------------------------------+
; Name                          ; Value                                 ;
+-------------------------------+---------------------------------------+
; Number of entity instances    ; 1                                     ;
; Entity Instance               ; PLL0:PLL_inst|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                ;
;     -- PLL_TYPE               ; AUTO                                  ;
;     -- PRIMARY_CLOCK          ; INCLK0                                ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                 ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                     ;
;     -- VCO_MULTIPLY_BY        ; 0                                     ;
;     -- VCO_DIVIDE_BY          ; 0                                     ;
+-------------------------------+---------------------------------------+


+----------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                             ;
+-------------------------------------------+--------------------------------------------------+
; Name                                      ; Value                                            ;
+-------------------------------------------+--------------------------------------------------+
; Number of entity instances                ; 2                                                ;
; Entity Instance                           ; BRAM_8K:main_mem|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; BIDIR_DUAL_PORT                                  ;
;     -- WIDTH_A                            ; 16                                               ;
;     -- NUMWORDS_A                         ; 8192                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                     ;
;     -- WIDTH_B                            ; 16                                               ;
;     -- NUMWORDS_B                         ; 8192                                             ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                           ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                     ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                        ;
; Entity Instance                           ; PRG_ROM:PRG_inst|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; ROM                                              ;
;     -- WIDTH_A                            ; 16                                               ;
;     -- NUMWORDS_A                         ; 4096                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                     ;
;     -- WIDTH_B                            ; 1                                                ;
;     -- NUMWORDS_B                         ; 1                                                ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                           ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                     ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                        ;
+-------------------------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------+
; Port Connectivity Checks: "NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0" ;
+------+-------+----------+--------------------------------------------------+
; Port ; Type  ; Severity ; Details                                          ;
+------+-------+----------+--------------------------------------------------+
; en   ; Input ; Info     ; Stuck at VCC                                     ;
+------+-------+----------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "NeonFox:CPU_inst"                                                                                   ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; halt                 ; Input  ; Info     ; Stuck at GND                                                                        ;
; p_cache_miss         ; Input  ; Info     ; Stuck at GND                                                                        ;
; d_cache_read_miss    ; Input  ; Info     ; Stuck at GND                                                                        ;
; d_cache_write_miss   ; Input  ; Info     ; Stuck at GND                                                                        ;
; prg_address[31..13]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; data_address[31..13] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; data_ren             ; Output ; Info     ; Explicitly unconnected                                                              ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------+
; Port Connectivity Checks: "SDRAM_DP64_I:SDRAM_controller" ;
+------------+--------+----------+--------------------------+
; Port       ; Type   ; Severity ; Details                  ;
+------------+--------+----------+--------------------------+
; p1_address ; Input  ; Info     ; Stuck at GND             ;
; p1_page    ; Input  ; Info     ; Stuck at GND             ;
; p1_data    ; Output ; Info     ; Explicitly unconnected   ;
; p1_req     ; Input  ; Info     ; Stuck at GND             ;
; p1_ready   ; Output ; Info     ; Explicitly unconnected   ;
+------------+--------+----------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IOMM64:IOMM_inst2"                                                                                 ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                ; Type   ; Severity ; Details                                                                             ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+
; mem_address[31..20] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IOMM:IOMM_inst1"                                                                                   ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                ; Type   ; Severity ; Details                                                                             ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+
; mem_address[31..18] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IOMM:IOMM_inst0"                                                                                   ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                ; Type   ; Severity ; Details                                                                             ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+
; mem_address[31..22] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; to_mem[15..8]       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; from_mem[15..8]     ; Input  ; Info     ; Stuck at GND                                                                        ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------+
; Port Connectivity Checks: "interrupt_controller:intcon_inst" ;
+------+-------+----------+------------------------------------+
; Port ; Type  ; Severity ; Details                            ;
+------+-------+----------+------------------------------------+
; in4  ; Input ; Info     ; Stuck at GND                       ;
; in5  ; Input ; Info     ; Stuck at GND                       ;
; in8  ; Input ; Info     ; Stuck at GND                       ;
; in9  ; Input ; Info     ; Stuck at GND                       ;
; in11 ; Input ; Info     ; Stuck at GND                       ;
; in12 ; Input ; Info     ; Stuck at GND                       ;
; in13 ; Input ; Info     ; Stuck at GND                       ;
+------+-------+----------+------------------------------------+


+----------------------------------------------+
; Port Connectivity Checks: "timer:timer_inst" ;
+-------+-------+----------+-------------------+
; Port  ; Type  ; Severity ; Details           ;
+-------+-------+----------+-------------------+
; hsync ; Input ; Info     ; Stuck at VCC      ;
; vsync ; Input ; Info     ; Stuck at VCC      ;
+-------+-------+----------+-------------------+


+----------------------------------------------+
; Port Connectivity Checks: "BRAM_8K:main_mem" ;
+--------+-------+----------+------------------+
; Port   ; Type  ; Severity ; Details          ;
+--------+-------+----------+------------------+
; wren_a ; Input ; Info     ; Stuck at GND     ;
; data_a ; Input ; Info     ; Stuck at GND     ;
+--------+-------+----------+------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:05     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jul 18 12:56:57 2022
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off DE1_programmer -c DE1_programmer
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file queue_8_8.sv
    Info (12023): Found entity 1: queue_8_8
Info (12021): Found 1 design units, including 1 entities, in source file ps2_host.sv
    Info (12023): Found entity 1: ps2_host
Info (12021): Found 1 design units, including 1 entities, in source file button_debounce.sv
    Info (12023): Found entity 1: button_debounce
Info (12021): Found 1 design units, including 1 entities, in source file iomm64.sv
    Info (12023): Found entity 1: IOMM64
Info (12021): Found 1 design units, including 1 entities, in source file sdram_dp64_i.v
    Info (12023): Found entity 1: SDRAM_DP64_I
Info (12021): Found 1 design units, including 1 entities, in source file de1_sram_controller.sv
    Info (12023): Found entity 1: DE1_SRAM_controller
Info (12021): Found 2 design units, including 2 entities, in source file de1_hex_driver.sv
    Info (12023): Found entity 1: DE1_hex_driver
    Info (12023): Found entity 2: hexdriver
Info (12021): Found 1 design units, including 1 entities, in source file de1_flash_controller.sv
    Info (12023): Found entity 1: DE1_flash_controller
Info (12021): Found 1 design units, including 1 entities, in source file de1_ps2_driver.sv
    Info (12023): Found entity 1: DE1_PS2_driver
Info (12021): Found 1 design units, including 1 entities, in source file cpu/reg_file.v
    Info (12023): Found entity 1: reg_file
Info (12021): Found 2 design units, including 2 entities, in source file cpu/pc.v
    Info (12023): Found entity 1: PC
    Info (12023): Found entity 2: call_stack
Info (12021): Found 1 design units, including 1 entities, in source file cpu/neonfox.v
    Info (12023): Found entity 1: NeonFox
Info (12021): Found 1 design units, including 1 entities, in source file cpu/hazard_unit.v
    Info (12023): Found entity 1: hazard_unit
Info (12021): Found 1 design units, including 1 entities, in source file cpu/decode_unit.v
    Info (12023): Found entity 1: decode_unit
Info (12021): Found 1 design units, including 1 entities, in source file cpu/alu.v
    Info (12023): Found entity 1: ALU
Info (12021): Found 1 design units, including 1 entities, in source file uart.v
    Info (12023): Found entity 1: UART
Info (12021): Found 1 design units, including 1 entities, in source file toplevel.v
    Info (12023): Found entity 1: DE1_programmer
Info (12021): Found 1 design units, including 1 entities, in source file timer.v
    Info (12023): Found entity 1: timer
Info (12021): Found 1 design units, including 1 entities, in source file testbench.v
    Info (12023): Found entity 1: testbench
Info (12021): Found 1 design units, including 1 entities, in source file serial.v
    Info (12023): Found entity 1: serial
Info (12021): Found 1 design units, including 1 entities, in source file keyboard.v
    Info (12023): Found entity 1: keyboard
Info (12021): Found 1 design units, including 1 entities, in source file iomm16.v
    Info (12023): Found entity 1: IOMM
Info (12021): Found 1 design units, including 1 entities, in source file interrupt_controller.v
    Info (12023): Found entity 1: interrupt_controller
Info (12021): Found 1 design units, including 1 entities, in source file pll0.v
    Info (12023): Found entity 1: PLL0
Info (12021): Found 1 design units, including 1 entities, in source file bram_16k.v
    Info (12023): Found entity 1: BRAM_16K
Info (12021): Found 1 design units, including 1 entities, in source file bram_8k.v
    Info (12023): Found entity 1: BRAM_8K
Info (12021): Found 1 design units, including 1 entities, in source file prg_rom.v
    Info (12023): Found entity 1: PRG_ROM
Info (12127): Elaborating entity "DE1_programmer" for the top level hierarchy
Info (12128): Elaborating entity "PLL0" for hierarchy "PLL0:PLL_inst"
Info (12128): Elaborating entity "altpll" for hierarchy "PLL0:PLL_inst|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "PLL0:PLL_inst|altpll:altpll_component"
Info (12133): Instantiated megafunction "PLL0:PLL_inst|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "clk0_divide_by" = "2"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "1"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "clk1_divide_by" = "1"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "1"
    Info (12134): Parameter "clk1_phase_shift" = "0"
    Info (12134): Parameter "clk2_divide_by" = "1"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "1"
    Info (12134): Parameter "clk2_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "intended_device_family" = "Cyclone II"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=PLL0"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
Info (12128): Elaborating entity "DE1_hex_driver" for hierarchy "DE1_hex_driver:hex_inst"
Info (12128): Elaborating entity "hexdriver" for hierarchy "DE1_hex_driver:hex_inst|hexdriver:driver_inst0"
Info (12128): Elaborating entity "button_debounce" for hierarchy "button_debounce:debounce_inst"
Info (12128): Elaborating entity "BRAM_8K" for hierarchy "BRAM_8K:main_mem"
Info (12128): Elaborating entity "altsyncram" for hierarchy "BRAM_8K:main_mem|altsyncram:altsyncram_component"
Info (12130): Elaborated megafunction instantiation "BRAM_8K:main_mem|altsyncram:altsyncram_component"
Info (12133): Instantiated megafunction "BRAM_8K:main_mem|altsyncram:altsyncram_component" with the following parameter:
    Info (12134): Parameter "address_reg_b" = "CLOCK0"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_input_b" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_b" = "BYPASS"
    Info (12134): Parameter "indata_reg_b" = "CLOCK0"
    Info (12134): Parameter "init_file" = "de1_programmer.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone II"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "8192"
    Info (12134): Parameter "numwords_b" = "8192"
    Info (12134): Parameter "operation_mode" = "BIDIR_DUAL_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_aclr_b" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "outdata_reg_b" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "read_during_write_mode_mixed_ports" = "DONT_CARE"
    Info (12134): Parameter "widthad_a" = "13"
    Info (12134): Parameter "widthad_b" = "13"
    Info (12134): Parameter "width_a" = "16"
    Info (12134): Parameter "width_b" = "16"
    Info (12134): Parameter "width_byteena_a" = "1"
    Info (12134): Parameter "width_byteena_b" = "1"
    Info (12134): Parameter "wrcontrol_wraddress_reg_b" = "CLOCK0"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_01a2.tdf
    Info (12023): Found entity 1: altsyncram_01a2
Info (12128): Elaborating entity "altsyncram_01a2" for hierarchy "BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated"
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_1oa.tdf
    Info (12023): Found entity 1: decode_1oa
Info (12128): Elaborating entity "decode_1oa" for hierarchy "BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|decode_1oa:decode2"
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_0kb.tdf
    Info (12023): Found entity 1: mux_0kb
Info (12128): Elaborating entity "mux_0kb" for hierarchy "BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|mux_0kb:mux4"
Info (12128): Elaborating entity "serial" for hierarchy "serial:serial_inst"
Info (12128): Elaborating entity "queue_8_8" for hierarchy "serial:serial_inst|queue_8_8:tx_queue"
Info (12128): Elaborating entity "UART" for hierarchy "serial:serial_inst|UART:UART_inst"
Info (12128): Elaborating entity "keyboard" for hierarchy "keyboard:keyboard_inst"
Info (12128): Elaborating entity "ps2_host" for hierarchy "keyboard:keyboard_inst|ps2_host:ps2_host_inst"
Info (12128): Elaborating entity "DE1_PS2_driver" for hierarchy "DE1_PS2_driver:PS2_driver_inst"
Info (12128): Elaborating entity "timer" for hierarchy "timer:timer_inst"
Info (12128): Elaborating entity "interrupt_controller" for hierarchy "interrupt_controller:intcon_inst"
Info (12128): Elaborating entity "IOMM" for hierarchy "IOMM:IOMM_inst0"
Info (12128): Elaborating entity "IOMM64" for hierarchy "IOMM64:IOMM_inst2"
Info (12128): Elaborating entity "DE1_flash_controller" for hierarchy "DE1_flash_controller:flash_controller_inst"
Info (12128): Elaborating entity "DE1_SRAM_controller" for hierarchy "DE1_SRAM_controller:SRAM_inst"
Info (12128): Elaborating entity "SDRAM_DP64_I" for hierarchy "SDRAM_DP64_I:SDRAM_controller"
Info (12128): Elaborating entity "PRG_ROM" for hierarchy "PRG_ROM:PRG_inst"
Info (12128): Elaborating entity "altsyncram" for hierarchy "PRG_ROM:PRG_inst|altsyncram:altsyncram_component"
Info (12130): Elaborated megafunction instantiation "PRG_ROM:PRG_inst|altsyncram:altsyncram_component"
Info (12133): Instantiated megafunction "PRG_ROM:PRG_inst|altsyncram:altsyncram_component" with the following parameter:
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "riptide3_snake.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone II"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "4096"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "widthad_a" = "12"
    Info (12134): Parameter "width_a" = "16"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_gn81.tdf
    Info (12023): Found entity 1: altsyncram_gn81
Info (12128): Elaborating entity "altsyncram_gn81" for hierarchy "PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated"
Info (12128): Elaborating entity "NeonFox" for hierarchy "NeonFox:CPU_inst"
Info (12128): Elaborating entity "reg_file" for hierarchy "NeonFox:CPU_inst|reg_file:reg_file_inst"
Info (12128): Elaborating entity "ALU" for hierarchy "NeonFox:CPU_inst|ALU:ALU_inst"
Info (12128): Elaborating entity "PC" for hierarchy "NeonFox:CPU_inst|PC:PC_inst"
Info (12128): Elaborating entity "call_stack" for hierarchy "NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0"
Info (12128): Elaborating entity "decode_unit" for hierarchy "NeonFox:CPU_inst|decode_unit:decoder_inst"
Info (12128): Elaborating entity "hazard_unit" for hierarchy "NeonFox:CPU_inst|hazard_unit:hazard_inst"
Info (276014): Found 5 instances of uninferred RAM logic
    Info (276004): RAM logic "serial:serial_inst|queue_8_8:tx_queue|queue_mem" is uninferred due to inappropriate RAM size
    Info (276004): RAM logic "keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem" is uninferred due to inappropriate RAM size
    Info (276004): RAM logic "serial:serial_inst|queue_8_8:rx_queue|queue_mem" is uninferred due to inappropriate RAM size
    Info (276006): RAM logic "NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem" is uninferred due to "logic" being set as ramstyle synthesis attribute
    Info (276004): RAM logic "keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem" is uninferred due to inappropriate RAM size
Info (13000): Registers with preset signals will power-up high
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "flash_ce_n" is stuck at GND
    Warning (13410): Pin "sram_ce_n" is stuck at GND
    Warning (13410): Pin "sram_lb_n" is stuck at GND
    Warning (13410): Pin "sram_ub_n" is stuck at GND
    Warning (13410): Pin "sdram_cke" is stuck at VCC
    Warning (13410): Pin "sdram_cs_n" is stuck at GND
Info (17049): 131 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 5206 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 8 input pins
    Info (21059): Implemented 116 output pins
    Info (21060): Implemented 42 bidirectional pins
    Info (21061): Implemented 4991 logic cells
    Info (21064): Implemented 48 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4650 megabytes
    Info: Processing ended: Mon Jul 18 12:57:05 2022
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


