低功率容錯匯流排架構之設計(I) 
“Design and Analysis of Low Power Dynamic Bus Based on RLC simulation” 
計畫編號：NSC95-2221-E-011-188 
執行期間：95 年 08 月 01 日 至 96 年 07 月 31 日 
主持人：阮聖彰 國立臺灣科技大學電子工程系教授 
 
一、 中文摘要 
從奈米科技設計的趨勢顯示，製程中互連
網路幾何縮減、密度增加、低阻抗的金屬互連
網路、CPU 震盪頻率不斷上升，不光只有電容
效應影響，晶片上的電感效應影響也日趨重
要，[12]就指出了在互連網路上的 RLC 效應模
型造成延遲的影響，與 RC 效應模型比較有相
當大的差異，所以傳統的 RC 模型不再適用於
現代的互連網路設計。 
在本計畫中，我們實際提出一個 RLC 量
測模型，同時能夠降低電容以及電感效應的低
功率動態匯流排編碼技術，特別注意是我們所
提出的方法在匯流排上並不需要太多關於樣
本的資訊，實驗結果指出此技術和未編碼的情
況比較，能夠節省 12%的功率消耗，另一方
面，我們也提出了關於面積的方法，在不損失
多餘功率的情況之下，最佳化我們所設計的電
路，而達到節省電路面積達到 29%。 
英文摘要 
Since the trend of nanometer designs 
exhibits shrinking geometries, increased 
interconnect density, faster clock rates, and 
low-resistance metal interconnection, on-chip 
inductive effects have become significant as 
capacitive effects does. Tu [12] demonstrated 
that the impact of the RLC effects on 
interconnect delay is quite different from that of 
the RC effects. The traditional RC model is no 
longer adequate for modern interconnect 
designs. 
 In this project, we propose a low power 
dynamic bus encoding scheme which 
simultaneously reduces the capacitive and 
inductive effects by the measurement of real 
RLC model. It should be noted that our method 
does not need a sufficient knowledge of the 
patterns on the bus. Our experimental results 
show that the proposed approach can save power 
consumption of the bus up to 12% compared to 
the non-encoded case. We also propose an 
area-aware scheme to optimize our circuits in 
terms of power consumption and area. The 
scheme can reduce the circuit area up to 29% 
while keeping almost the same power reduction. 
二、 計畫的緣由與目的 
在晶片上互連網路的研究中，許多研究都
是個別去減低並改進電容和電感在互連網路
的影響，[10]、[4]、[8]提到了改進由自我電
容影響造成的額外功率消耗，[7]、[11]則只
考慮相鄰導線耦合電容造成的影響，[2]和[6]
則只改善電感效應做互連網路的最佳化，然
而，在互連網路中，同時考慮電容及電感效應
所造成的影響，仍有需多值得探討的議題。 
在晶片上互連網路的設計，因為互相有關
連，同時要改善電容及電感所造成的影響是相
當困難的，舉例來說，當匯流排上兩條導線有
相同極性並且有 180 度的相位反向時，則電容
效應增加時，電感效應反而減低，另外，當兩
會呈現指數的成長，舉例來說，如果每一組切
割Group有 bitn ，所以會有 n22 entry 存在BED
中，為了簡化BED的大小，依據下列法則，
我們對於每一個 entry 的功率值在 BED 只存
bitinvert ： 
(1) 如果原本的功率消耗≤反置後的功率
消耗，則 bitinvert 設定為 0。 
(2) 如果原本的功率消耗>反置後的功率
消耗，則 bitinvert 設定為 1。 
 事實上，簡化並且讓BED減小也會降低
編碼器的複雜度，注意在不同製程之下，在
HSPICE 中我們只需要對BED的值做一次特徵
化的動作即可，整個匯流排模型的建構流程和
使用的參數將在下一節提到。， 
(三、二)節 ISDS2 (Encoding and Decoding 
Schemes) 
為了更深入的減低BED的大小，匯流排導
線被分成具有相同 bit 數的 groupsub − ，
ISDS2 的方法使用字典查詢的方式讓每一個
groupsub − 動態地最佳化導線上訊號的傳
遞，整個功率消耗可以根據 ISDS2 來降低，如
下列流程： 
(1) 編碼器使用之前在匯流排上已編碼過
的資料和特定 group 去BED中查詢屬於自己
的當前資料。 
(2) 我們可以得每一個 group的 bitinvert 。 
(3) 接下來，如果 bitinvert 為 1，則每一
個 group當前資料在匯流排上傳遞時反置，否
則，依原來的資料傳遞，當解碼器接收到匯流
排上的資料時， group 上的資料值會根據
bitinvert 有條件地反置，每一個週期裡面，匯
流 排 上 傳 遞 的 bitinvert 當 成 控 制 訊 號
( signalcontrol )，透過字典查詢的技巧，我們
的方法中並不需要事先知道匯流排上資料特
徵值的資訊。 
(三、二)節 The proposed Architecture 
在圖(三)中顯示的是 ISDS2 的編碼器和
解碼器架構，兩個連接到第二部分提到的匯流
排模型， )D(i 、 )(D 1ienc − 、和 )(Dctrl 1i − 分別
代表目前未編碼過的資料，編碼過的資料，及
控制訊號，另外， )1( −i 和 i表示的是目前匯流
排上的資料值和下一個時間階段資料值。 
 
圖(三) The proposed architecture 
 
如圖(三)所示，編碼器可以由三個區塊所
組成： 
(1) icBED log−  ( kBED )，利用目前未
編碼過的資料 )D(i 和在匯流排上已編碼的資
料 )(D 1ienc − 當成輸入在目前週期得到下一個
週期的控制訊號 )D(i 。 
(2) icInversion log− ( kINV ) ， 從
BED-logic 等待下一個週期的控制訊號決定未
編碼的資料 )D(i 是否要反置。 
(3) Memory-logic，包含 dataR 和 Rctrl ，在當
前週期儲存並傳遞下一週期編碼的資料 )(Denc i 和
控制訊號 )(D ictrl 。 
 另外，解碼器的複雜度也會影響整個設計的
功率消耗，如圖(三)所示，整個設計的架構的編碼
器只利用反向器和 XOR邏輯閘組成，編碼的資料
)(D 1ienc − 和控制訊號 )(Dctrl 1i − 在匯流排上
傳遞並且在前一個週期傳遞給解碼器，前一週
期的控制訊號 )(Dctrl 1i − 決定資料 )(D 1ienc −
是否反置，最後解碼器輸出 )D( 1i − 。 
(三、四)節 Area-aware Inversion Scheme 
 之前的小節討論到 icBED log− 是由 k 個
BED組成，k 是 groupsub − 的個數，因此，我
們設計了一種節省面積的技巧，在BED中保留有
用資料反置，這對 icBED log− 是非常有用的。 
 在建構 BED之前我們先定一個省功率因
子λ，我們假設原來轉態樣本 orgP 的功率消耗
是大於反置後的轉態樣本 invtP ，省功率因子λ
可以定義成下列： 
圖(五) Trade-off between power saving and 
area overhead 
 
 在我們所提方法的兩個設定中，面積和功
率節省的衡量在圖(五)顯示，黑色和白色柱狀
分別表示 bit−4 和 bit−8 設定，因為面積的限
制之下， bit−4 的設定會比 bit−8 設定來的適
合，這是因為 bit−4 整個功率消耗和 bit−8 的
功率消耗幾乎一樣，確有比較少的面積負載。 
 
圖(六) Power reduction(%) for 4-bit segment 
configuration with different λ  
圖(七) Area reduction(%) for 4-bit segment 
configuration with different λ  
 
在圖(六)和圖(七)中我們可以指出在
bit−4 設定之下使用我們的 awareArea − 反置
方法所消耗的功率和節省面積比例，在不同匯
流排寬度透過改變省功率因子λ。而圖(七)中
的 reductionArea 可以藉由下列式子計算： 
org
org
Area
AreaArea λ−                (2) 
 
圖(八) Power reduction(%) for 8-bit segment 
configuration with different λ  
 
圖(九) Area reduction(%) for 8-bit segment 
configuration with different λ  
 
同樣地，在 bit−8 設定之下的 reductionPower 
和 reductionArea 可以在圖(八)和圖(九)顯
示，對於 bit−4 分段設定來說，省功率因子λ介
於 7.0~1.0 之間當 reductionArea 平均可以達
到 %9 時， reductionPower 可以和原本設定
(λ =0)幾乎相同甚至比較好，對於 bit−8 分段
設定來說，和原本的編碼面積比較，當λ 1.0≥
和 λ 2.0≥ 時， reductionPower 和原本的設定
( λ =0)幾乎相同，平均的 reductionArea 可以
達到 %29 。 
 從圖(六)和圖(八)在某些情況下這兩個
設定都可以得到較佳個功率節省，進一步來
說，因為我們使用較小的省功率因子而犧牲了
部分資料反置，全部功率的節省降低而得到較
11. S.-J. Ruan, E. Naroska, and C.-C. Chen. Optima 
partitioned fault-tolerant  bus  layout  for  
reducing  power  in  nanometer designs.  In 
Proceedings of ACM International Symposium on 
Physical Design, pages 114–119, April 2006. 
12. S.-W. Tu, Y.-W. Chang, and J.-Y. Jou.  Rlc 
coupling-aware simulation  and  on-chip  bus  
encoding  for  delay  reduction. IEEE 
Transactions on Computer-Aided Design of 
Integrated Circuits and Systems, 25(10):2258–2264, 
Oct. 2006. 
