Fitter report for ver2
Sun Jul 06 17:45:50 2025
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. I/O Standard
 11. Dedicated Inputs I/O
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Interconnect Usage Summary
 18. LAB External Interconnect
 19. LAB Macrocells
 20. Parallel Expander
 21. Shareable Expander
 22. Logic Cell Interconnection
 23. Fitter Device Options
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Sun Jul 06 17:45:50 2025        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; ver2                                         ;
; Top-level Entity Name ; ver2                                         ;
; Family                ; MAX7000S                                     ;
; Device                ; EPM7128SLC84-15                              ;
; Timing Models         ; Final                                        ;
; Total macrocells      ; 44 / 128 ( 34 % )                            ;
; Total pins            ; 45 / 68 ( 66 % )                             ;
+-----------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Settings                                                                      ;
+----------------------------------------------------+-----------------+---------------+
; Option                                             ; Setting         ; Default Value ;
+----------------------------------------------------+-----------------+---------------+
; Device                                             ; EPM7128SLC84-15 ;               ;
; Use smart compilation                              ; Off             ; Off           ;
; Use TimeQuest Timing Analyzer                      ; Off             ; Off           ;
; Optimize Timing for ECOs                           ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles     ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing         ; On              ; On            ;
; Limit to One Fitting Attempt                       ; Off             ; Off           ;
; Fitter Initial Placement Seed                      ; 1               ; 1             ;
; Slow Slew Rate                                     ; Off             ; Off           ;
; Fitter Effort                                      ; Auto Fit        ; Auto Fit      ;
; Force Fitter to Avoid Periphery Placement Warnings ; Off             ; Off           ;
+----------------------------------------------------+-----------------+---------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-16 processors        ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/ver2/ver2.pin.


+-------------------------------------------------------+
; Fitter Resource Usage Summary                         ;
+-----------------------------------+-------------------+
; Resource                          ; Usage             ;
+-----------------------------------+-------------------+
; Logic cells                       ; 44 / 128 ( 34 % ) ;
; Registers                         ; 29 / 128 ( 23 % ) ;
; Number of pterms used             ; 149               ;
; User inserted logic elements      ; 0                 ;
; I/O pins                          ; 45 / 68 ( 66 % )  ;
;     -- Clock pins                 ; 2 / 2 ( 100 % )   ;
;     -- Dedicated input pins       ; 2 / 2 ( 100 % )   ;
; Global signals                    ; 2                 ;
; Shareable expanders               ; 6 / 128 ( 5 % )   ;
; Parallel expanders                ; 12 / 120 ( 10 % ) ;
; Cells using turbo bit             ; 44 / 128 ( 34 % ) ;
; Maximum fan-out node              ; W[1]              ;
; Maximum fan-out                   ; 43                ;
; Highest non-global fan-out signal ; W[1]              ;
; Highest non-global fan-out        ; 43                ;
; Total fan-out                     ; 483               ;
; Average fan-out                   ; 5.08              ;
+-----------------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                           ;
+----------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name           ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+----------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; C              ; 2     ; --       ; --  ; 8                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; CLR            ; 1     ; --       ; --  ; 29                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; IR7_IR4[0]     ; 8     ; --       ; 1   ; 33                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; IR7_IR4[1]     ; 9     ; --       ; 1   ; 34                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; IR7_IR4[2]     ; 10    ; --       ; 1   ; 33                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; IR7_IR4[3]     ; 11    ; --       ; 1   ; 33                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; SWC_SWB_SWA[0] ; 4     ; --       ; 1   ; 41                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; SWC_SWB_SWA[1] ; 5     ; --       ; 1   ; 40                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; SWC_SWB_SWA[2] ; 6     ; --       ; 1   ; 38                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; T3             ; 83    ; --       ; --  ; 29                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; W1             ; 12    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; W2             ; 15    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; W3             ; 16    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Z              ; 84    ; --       ; --  ; 8                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
+----------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                   ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+
; Name   ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+
; ABUS   ; 40    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; ARINC  ; 24    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; CIN    ; 33    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; DRW    ; 20    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; LAR    ; 25    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; LDC    ; 31    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; LDZ    ; 30    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; LIR    ; 29    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; LONG   ; 46    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; LPC    ; 22    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; M      ; 39    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; MBUS   ; 44    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; MEMW   ; 27    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; PCADD  ; 18    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; PCINC  ; 21    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SBUS   ; 41    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SELCTL ; 52    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SEL[0] ; 48    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SEL[1] ; 49    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SEL[2] ; 50    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SEL[3] ; 51    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SHORT  ; 45    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; STOP   ; 28    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; S[0]   ; 34    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; S[1]   ; 35    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; S[2]   ; 36    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; S[3]   ; 37    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; CLR            ; input  ; TTL          ;         ; Y               ;
; 2        ; 1          ; --       ; C              ; input  ; TTL          ;         ; Y               ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; SWC_SWB_SWA[0] ; input  ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; SWC_SWB_SWA[1] ; input  ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; SWC_SWB_SWA[2] ; input  ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; IR7_IR4[0]     ; input  ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; IR7_IR4[1]     ; input  ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; IR7_IR4[2]     ; input  ; TTL          ;         ; Y               ;
; 11       ; 10         ; --       ; IR7_IR4[3]     ; input  ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; W1             ; input  ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; Y               ;
; 15       ; 14         ; --       ; W2             ; input  ; TTL          ;         ; Y               ;
; 16       ; 15         ; --       ; W3             ; input  ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 18       ; 17         ; --       ; PCADD          ; output ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; DRW            ; output ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; PCINC          ; output ; TTL          ;         ; Y               ;
; 22       ; 21         ; --       ; LPC            ; output ; TTL          ;         ; Y               ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; Y               ;
; 24       ; 23         ; --       ; ARINC          ; output ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; LAR            ; output ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; MEMW           ; output ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; STOP           ; output ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; LIR            ; output ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; LDZ            ; output ; TTL          ;         ; Y               ;
; 31       ; 30         ; --       ; LDC            ; output ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; CIN            ; output ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; S[0]           ; output ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; S[1]           ; output ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; S[2]           ; output ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; S[3]           ; output ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; M              ; output ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; ABUS           ; output ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; SBUS           ; output ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; MBUS           ; output ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; SHORT          ; output ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; LONG           ; output ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; SEL[0]         ; output ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; SEL[1]         ; output ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; SEL[2]         ; output ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; SEL[3]         ; output ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; SELCTL         ; output ; TTL          ;         ; Y               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 55       ; 54         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 56       ; 55         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 57       ; 56         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 58       ; 57         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 61       ; 60         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; Y               ;
; 63       ; 62         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 64       ; 63         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 65       ; 64         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 68       ; 67         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 69       ; 68         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 70       ; 69         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; Y               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 74       ; 73         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 75       ; 74         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 76       ; 75         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 77       ; 76         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 80       ; 79         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 81       ; 80         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; T3             ; input  ; TTL          ;         ; Y               ;
; 84       ; 83         ; --       ; Z              ; input  ; TTL          ;         ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 4                    ; 0                 ; 0                 ; 4     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+--------------------------------------------------------------------+
; Dedicated Inputs I/O                                               ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; C    ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; CLR  ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; T3   ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; Z    ; 84    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                               ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |ver2                      ; 44         ; 45   ; |ver2               ; work         ;
+----------------------------+------------+------+---------------------+--------------+


+---------------------------------------------------------------------------------------------+
; Control Signals                                                                             ;
+------+----------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+--------------+--------+----------------------+------------------+
; CLR  ; PIN_1    ; 29      ; Async. clear ; yes    ; On                   ; --               ;
; T3   ; PIN_83   ; 29      ; Clock        ; yes    ; On                   ; --               ;
+------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; CLR  ; PIN_1    ; 29      ; On                   ; --               ;
; T3   ; PIN_83   ; 29      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------+----------------+
; Name           ; Fan-Out        ;
+----------------+----------------+
; W[1]           ; 43             ;
; SWC_SWB_SWA[0] ; 41             ;
; SWC_SWB_SWA[1] ; 40             ;
; ST0            ; 40             ;
; SWC_SWB_SWA[2] ; 38             ;
; IR7_IR4[1]     ; 34             ;
; IR7_IR4[3]     ; 33             ;
; IR7_IR4[2]     ; 33             ;
; IR7_IR4[0]     ; 33             ;
; W[2]           ; 21             ;
; Z              ; 8              ;
; C              ; 8              ;
; PCINC~53       ; 2              ;
; PCINC~52       ; 2              ;
; PCINC~51       ; 2              ;
; PCINC~50       ; 2              ;
; PCINC~49       ; 2              ;
; PCINC~48       ; 2              ;
; LIR~0          ; 1              ;
; PCINC~75       ; 1              ;
; ~GND~0         ; 1              ;
; STOP~14        ; 1              ;
; DRW~15         ; 1              ;
; S~59           ; 1              ;
; S~57           ; 1              ;
; ABUS~23        ; 1              ;
; M~17           ; 1              ;
; PCINC~70       ; 1              ;
; PCINC~64       ; 1              ;
; PCINC~61       ; 1              ;
; SHORT~12       ; 1              ;
; W~31           ; 1              ;
; W~27           ; 1              ;
; SEL[3]~reg0    ; 1              ;
; STOP~reg0      ; 1              ;
; MBUS~reg0      ; 1              ;
; SBUS~reg0      ; 1              ;
; MEMW~reg0      ; 1              ;
; LAR~reg0       ; 1              ;
; DRW~reg0       ; 1              ;
; SELCTL~reg0    ; 1              ;
; SEL[1]~reg0    ; 1              ;
; S[1]~reg0      ; 1              ;
; S[3]~reg0      ; 1              ;
; ABUS~reg0      ; 1              ;
; M~reg0         ; 1              ;
; LIR~reg0       ; 1              ;
; ARINC~reg0     ; 1              ;
; PCINC~reg0     ; 1              ;
; SEL[0]~reg0    ; 1              ;
+----------------+----------------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 36 / 288 ( 13 % ) ;
; PIAs                       ; 46 / 288 ( 16 % ) ;
+----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 5.75) ; Number of LABs  (Total = 4) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 4                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 1                           ;
; 11                                           ; 1                           ;
; 12                                           ; 1                           ;
; 13                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 5.50) ; Number of LABs  (Total = 4) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 4                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;
; 6                                      ; 0                           ;
; 7                                      ; 0                           ;
; 8                                      ; 1                           ;
; 9                                      ; 1                           ;
; 10                                     ; 0                           ;
; 11                                     ; 0                           ;
; 12                                     ; 1                           ;
; 13                                     ; 0                           ;
; 14                                     ; 0                           ;
; 15                                     ; 1                           ;
+----------------------------------------+-----------------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 10                           ;
; 2                        ; 1                            ;
+--------------------------+------------------------------+


+-------------------------------------------------------------------------------+
; Shareable Expander                                                            ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders  (Average = 0.75) ; Number of LABs  (Total = 1) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 7                           ;
; 1                                               ; 0                           ;
; 2                                               ; 0                           ;
; 3                                               ; 0                           ;
; 4                                               ; 0                           ;
; 5                                               ; 0                           ;
; 6                                               ; 1                           ;
+-------------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                                                                       ; Output                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;  B  ; LC18       ; T3, CLR, W[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], W[2]                                                                                                                    ; ST0, LPC~reg0, PCADD~reg0, LDZ~reg0, LDC~reg0, CIN~reg0, SHORT~reg0, S[2]~reg0, S[0]~reg0, PCINC~reg0, ARINC~reg0, PCINC~48, PCINC~50, PCINC~51, PCINC~52, PCINC~53, LIR~reg0, M~reg0, ABUS~reg0, S[3]~reg0, S[1]~reg0, SEL[1]~reg0, DRW~reg0, LAR~reg0, MEMW~reg0, SBUS~reg0, MBUS~reg0, STOP~reg0, SEL[3]~reg0, W~27, W~31, SHORT~12, PCINC~61, PCINC~64, PCINC~70, M~17, ABUS~23, S~57, S~59, DRW~15                              ;
;  B  ; LC26       ; T3, CLR, W~27, W[1], SWC_SWB_SWA[2], SWC_SWB_SWA[1], SWC_SWB_SWA[0], IR7_IR4[0], IR7_IR4[3], IR7_IR4[1], IR7_IR4[2], C                                                                      ; ST0, SEL[2]~reg0, SEL[0]~reg0, PCINC~reg0, PCINC~49, LIR~reg0, ABUS~reg0, S[3]~reg0, SEL[1]~reg0, SELCTL~reg0, MEMW~reg0, SBUS~reg0, MBUS~reg0, STOP~reg0, SEL[3]~reg0, W~31, PCINC~64, PCINC~70, M~17, S~59, DRW~15                                                                                                                                                                                                                 ;
;  B  ; LC31       ; T3, CLR, PCINC~70, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], PCINC~48, PCINC~49, PCINC~50, PCINC~51, PCINC~52, PCINC~53, IR7_IR4[1], IR7_IR4[0], W[2], IR7_IR4[3], IR7_IR4[2], ST0, C ; LIR~0                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;  B  ; LC23       ; T3, CLR, W~31, W[1], SWC_SWB_SWA[2], SWC_SWB_SWA[1], SWC_SWB_SWA[0], IR7_IR4[0], IR7_IR4[3], IR7_IR4[1], IR7_IR4[2], C                                                                      ; ST0, W[2], W[1], LPC~reg0, PCADD~reg0, LDZ~reg0, LDC~reg0, CIN~reg0, SHORT~reg0, S[2]~reg0, S[0]~reg0, SEL[0]~reg0, ARINC~reg0, PCINC~48, PCINC~49, PCINC~50, PCINC~51, PCINC~52, PCINC~53, M~reg0, ABUS~reg0, S[3]~reg0, S[1]~reg0, SEL[1]~reg0, SELCTL~reg0, DRW~reg0, LAR~reg0, MEMW~reg0, SBUS~reg0, MBUS~reg0, STOP~reg0, SEL[3]~reg0, W~27, W~31, SHORT~12, PCINC~61, PCINC~64, PCINC~70, ABUS~23, S~57, S~59, DRW~15, STOP~14 ;
;  B  ; LC17       ; T3, CLR, W[1], IR7_IR4[2], IR7_IR4[3], IR7_IR4[0], IR7_IR4[1], SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], ST0                                                                          ; LPC                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  B  ; LC24       ; T3, CLR, W[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], IR7_IR4[3], Z, IR7_IR4[0], IR7_IR4[2], IR7_IR4[1], C                                                                    ; PCADD                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;  B  ; LC30       ; SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], PCINC~48, PCINC~49, PCINC~50, PCINC~51, PCINC~52, PCINC~53, W[1], ST0, IR7_IR4[3], IR7_IR4[2], W[2], IR7_IR4[1], IR7_IR4[0], Z              ; LIR~reg0                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;  B  ; LC21       ; T3, CLR, DRW~15, W[1], SWC_SWB_SWA[1], SWC_SWB_SWA[0], IR7_IR4[1], IR7_IR4[2], IR7_IR4[3], ST0, IR7_IR4[0]                                                                                  ; DRW                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  B  ; LC28       ; PCINC~61, W[1], ST0, IR7_IR4[1], SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], IR7_IR4[0], IR7_IR4[3], Z, IR7_IR4[2], W[2]                                                                ; PCINC~reg0                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  B  ; LC27       ; W[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], IR7_IR4[0], IR7_IR4[3], IR7_IR4[2], IR7_IR4[1], C                                                                                ; PCINC~64                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;  B  ; LC22       ; W[2], W[1], IR7_IR4[0], SWC_SWB_SWA[1], IR7_IR4[3], IR7_IR4[1], IR7_IR4[2], SWC_SWB_SWA[0], Z, ST0                                                                                          ; W[1]                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  B  ; LC19       ; PCINC~reg0                                                                                                                                                                                  ; PCINC                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;  B  ; LC20       ; W[1], SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], W[2], IR7_IR4[1], IR7_IR4[2], IR7_IR4[3], IR7_IR4[0], ST0                                                                             ; DRW~reg0                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;  B  ; LC29       ; T3, CLR, PCINC~64, IR7_IR4[1], W[2], SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], IR7_IR4[0], IR7_IR4[3], IR7_IR4[2], ST0, Z, C                                                          ; PCINC~75                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;  B  ; LC25       ; IR7_IR4[0], SWC_SWB_SWA[1], IR7_IR4[3], IR7_IR4[1], W[1], IR7_IR4[2], SWC_SWB_SWA[0], Z, ST0                                                                                                ; W[2]                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  C  ; LC45       ; T3, CLR, W[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], IR7_IR4[0], IR7_IR4[1], IR7_IR4[3], IR7_IR4[2]                                                                          ; LAR                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  C  ; LC37       ; T3, CLR, IR7_IR4[3], W[1], IR7_IR4[2], IR7_IR4[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], IR7_IR4[0]                                                                          ; LDZ                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  C  ; LC35       ; T3, CLR, IR7_IR4[3], W[1], IR7_IR4[0], IR7_IR4[2], IR7_IR4[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2]                                                                          ; LDC                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  C  ; LC43       ; T3, CLR, W[2], IR7_IR4[0], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], IR7_IR4[1], IR7_IR4[3], IR7_IR4[2], W[1]                                                                    ; MEMW                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  C  ; LC38       ; LIR~reg0                                                                                                                                                                                    ; LIR                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  C  ; LC39       ; W[1], SWC_SWB_SWA[1], SWC_SWB_SWA[2], SWC_SWB_SWA[0]                                                                                                                                        ; STOP~reg0                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;  C  ; LC46       ; T3, CLR, W[1], SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], ST0                                                                                                                          ; ARINC                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;  C  ; LC40       ; T3, CLR, STOP~14, W[2], SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], W[1], ST0, IR7_IR4[0], IR7_IR4[3], IR7_IR4[2], IR7_IR4[1]                                                           ; STOP                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  D  ; LC64       ; T3, CLR, W[1], IR7_IR4[0], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], IR7_IR4[3], IR7_IR4[2], IR7_IR4[1]                                                                          ; CIN                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  D  ; LC57       ; T3, CLR, W[1], IR7_IR4[3], IR7_IR4[0], IR7_IR4[2], IR7_IR4[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2]                                                                          ; S[2]                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  D  ; LC51       ; T3, CLR, ABUS~23, W[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], IR7_IR4[3], IR7_IR4[2], IR7_IR4[0], IR7_IR4[1], W[2]                                                           ; ABUS                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  D  ; LC59       ; T3, CLR, S~59, IR7_IR4[3], IR7_IR4[0], IR7_IR4[2], IR7_IR4[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], W[1]                                                                    ; S[1]                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  D  ; LC56       ; T3, CLR, S~57, W[2], IR7_IR4[2], IR7_IR4[3], IR7_IR4[0], IR7_IR4[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], W[1]                                                              ; S[3]                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  D  ; LC53       ; T3, CLR, M~17, IR7_IR4[3], W[1], IR7_IR4[2], IR7_IR4[0], IR7_IR4[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2]                                                                    ; M                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  D  ; LC52       ; W[2], IR7_IR4[3], IR7_IR4[2], IR7_IR4[0], IR7_IR4[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2]                                                                                   ; M~reg0                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;  D  ; LC50       ; W[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], IR7_IR4[1], IR7_IR4[2]                                                                                                           ; ABUS~reg0                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;  D  ; LC55       ; IR7_IR4[2], IR7_IR4[0], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], W[1]                                                                                                           ; S[3]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;  D  ; LC49       ; T3, CLR, SWC_SWB_SWA[1], W[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], W[2], ST0                                                                                                                    ; SBUS                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  D  ; LC61       ; T3, CLR, IR7_IR4[3], W[1], IR7_IR4[2], IR7_IR4[0], IR7_IR4[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2]                                                                          ; S[0]                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  D  ; LC58       ; IR7_IR4[2], IR7_IR4[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], W[1], W[2], IR7_IR4[3], IR7_IR4[0]                                                                             ; S[1]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;  E  ; LC75       ; T3, CLR, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], W[2]                                                                                                                               ; SEL[2]                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;  E  ; LC67       ; T3, CLR, SHORT~12, SWC_SWB_SWA[0], W[1], SWC_SWB_SWA[2], IR7_IR4[2], ST0, IR7_IR4[1], IR7_IR4[0], Z, IR7_IR4[3], C                                                                          ; SHORT                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;  E  ; LC77       ; T3, CLR, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], W[2], W[1], ST0                                                                                                                    ; SEL[3]                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;  E  ; LC80       ; T3, CLR, W[1], SWC_SWB_SWA[1], SWC_SWB_SWA[2], SWC_SWB_SWA[0], W[2]                                                                                                                         ; SELCTL                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;  E  ; LC73       ; T3, CLR, W[1], SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], ST0, W[2]                                                                                                                    ; SEL[1]                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;  E  ; LC66       ; SWC_SWB_SWA[0], W[1], SWC_SWB_SWA[1], SWC_SWB_SWA[2], IR7_IR4[3], IR7_IR4[2], ST0                                                                                                           ; SHORT~reg0                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  E  ; LC72       ; T3, CLR, W[2], SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], W[1]                                                                                                                         ; SEL[0]                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;  E  ; LC65       ; T3, CLR, W[2], IR7_IR4[0], IR7_IR4[1], ST0, SWC_SWB_SWA[1], SWC_SWB_SWA[0], SWC_SWB_SWA[2], IR7_IR4[3], IR7_IR4[2], W[1]                                                                    ; MBUS                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  E  ; LC69       ;                                                                                                                                                                                             ; LONG                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Jul 06 17:45:50 2025
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ver2 -c ver2
Info: Parallel compilation is enabled and will use 4 of the 16 processors detected
Info: Selected device EPM7128SLC84-15 for design "ver2"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "TCK" is assigned to location or region, but does not exist in design
    Warning: Node "TDI" is assigned to location or region, but does not exist in design
    Warning: Node "TDO" is assigned to location or region, but does not exist in design
    Warning: Node "TMS" is assigned to location or region, but does not exist in design
Warning: Macrocell buffer inserted after node "PCINC~reg0"
Warning: Macrocell buffer inserted after node "LIR~reg0"
Info: Quartus II Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 244 megabytes
    Info: Processing ended: Sun Jul 06 17:45:53 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:00


