---
title: Objectifs
---
# Objectifs

-   Pouvoir expliquer la différence entre un language descriptif de
    matériel et un langage de programmation
-   Pouvoir expliquer les mécanismes d'assignation de signaux et la
    notion de concurrence
-   Savoir distinguer entre une description d'entité et une architecture
-   Savoir distinguer entre un modèle structural et un modèle
    comportemental
-   Savoir distinguer entre un signal et une variable
-   Être familier avec les principaux types utilisés en descriptions
    de circuits
-   Pouvoir préparer une description (modèle) de circuit en langage VHDL
-   Pouvoir préparer un banc d'essai permettant de tester un modèle de circuit
-   Pouvoir simuler un modèle VHDL au moyen d'un banc d'essai et
    interpréter les résultats
-   Pouvoir élaborer une description complète en VHDL pour un système simple


