// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and OpenCL
// Version: 2019.2
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _myproject_HH_
#define _myproject_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "Block_preheader139_s.h"
#include "Loop_LSTM_TS_proc234.h"
#include "Block_preheader_i_0.h"
#include "dense_simple_0_0_1.h"
#include "softmax.h"
#include "fifo_w16_d2_A.h"

namespace ap_rtl {

struct myproject : public sc_module {
    // Port declarations 310
    sc_out< sc_lv<5> > input_1_0_V_address0;
    sc_out< sc_logic > input_1_0_V_ce0;
    sc_out< sc_lv<16> > input_1_0_V_d0;
    sc_in< sc_lv<16> > input_1_0_V_q0;
    sc_out< sc_logic > input_1_0_V_we0;
    sc_out< sc_lv<5> > input_1_0_V_address1;
    sc_out< sc_logic > input_1_0_V_ce1;
    sc_out< sc_lv<16> > input_1_0_V_d1;
    sc_in< sc_lv<16> > input_1_0_V_q1;
    sc_out< sc_logic > input_1_0_V_we1;
    sc_out< sc_lv<5> > input_1_1_V_address0;
    sc_out< sc_logic > input_1_1_V_ce0;
    sc_out< sc_lv<16> > input_1_1_V_d0;
    sc_in< sc_lv<16> > input_1_1_V_q0;
    sc_out< sc_logic > input_1_1_V_we0;
    sc_out< sc_lv<5> > input_1_1_V_address1;
    sc_out< sc_logic > input_1_1_V_ce1;
    sc_out< sc_lv<16> > input_1_1_V_d1;
    sc_in< sc_lv<16> > input_1_1_V_q1;
    sc_out< sc_logic > input_1_1_V_we1;
    sc_out< sc_lv<5> > input_1_2_V_address0;
    sc_out< sc_logic > input_1_2_V_ce0;
    sc_out< sc_lv<16> > input_1_2_V_d0;
    sc_in< sc_lv<16> > input_1_2_V_q0;
    sc_out< sc_logic > input_1_2_V_we0;
    sc_out< sc_lv<5> > input_1_2_V_address1;
    sc_out< sc_logic > input_1_2_V_ce1;
    sc_out< sc_lv<16> > input_1_2_V_d1;
    sc_in< sc_lv<16> > input_1_2_V_q1;
    sc_out< sc_logic > input_1_2_V_we1;
    sc_out< sc_lv<5> > input_1_3_V_address0;
    sc_out< sc_logic > input_1_3_V_ce0;
    sc_out< sc_lv<16> > input_1_3_V_d0;
    sc_in< sc_lv<16> > input_1_3_V_q0;
    sc_out< sc_logic > input_1_3_V_we0;
    sc_out< sc_lv<5> > input_1_3_V_address1;
    sc_out< sc_logic > input_1_3_V_ce1;
    sc_out< sc_lv<16> > input_1_3_V_d1;
    sc_in< sc_lv<16> > input_1_3_V_q1;
    sc_out< sc_logic > input_1_3_V_we1;
    sc_out< sc_lv<5> > input_1_4_V_address0;
    sc_out< sc_logic > input_1_4_V_ce0;
    sc_out< sc_lv<16> > input_1_4_V_d0;
    sc_in< sc_lv<16> > input_1_4_V_q0;
    sc_out< sc_logic > input_1_4_V_we0;
    sc_out< sc_lv<5> > input_1_4_V_address1;
    sc_out< sc_logic > input_1_4_V_ce1;
    sc_out< sc_lv<16> > input_1_4_V_d1;
    sc_in< sc_lv<16> > input_1_4_V_q1;
    sc_out< sc_logic > input_1_4_V_we1;
    sc_out< sc_lv<5> > input_1_5_V_address0;
    sc_out< sc_logic > input_1_5_V_ce0;
    sc_out< sc_lv<16> > input_1_5_V_d0;
    sc_in< sc_lv<16> > input_1_5_V_q0;
    sc_out< sc_logic > input_1_5_V_we0;
    sc_out< sc_lv<5> > input_1_5_V_address1;
    sc_out< sc_logic > input_1_5_V_ce1;
    sc_out< sc_lv<16> > input_1_5_V_d1;
    sc_in< sc_lv<16> > input_1_5_V_q1;
    sc_out< sc_logic > input_1_5_V_we1;
    sc_out< sc_lv<5> > input_1_6_V_address0;
    sc_out< sc_logic > input_1_6_V_ce0;
    sc_out< sc_lv<16> > input_1_6_V_d0;
    sc_in< sc_lv<16> > input_1_6_V_q0;
    sc_out< sc_logic > input_1_6_V_we0;
    sc_out< sc_lv<5> > input_1_6_V_address1;
    sc_out< sc_logic > input_1_6_V_ce1;
    sc_out< sc_lv<16> > input_1_6_V_d1;
    sc_in< sc_lv<16> > input_1_6_V_q1;
    sc_out< sc_logic > input_1_6_V_we1;
    sc_out< sc_lv<5> > input_1_7_V_address0;
    sc_out< sc_logic > input_1_7_V_ce0;
    sc_out< sc_lv<16> > input_1_7_V_d0;
    sc_in< sc_lv<16> > input_1_7_V_q0;
    sc_out< sc_logic > input_1_7_V_we0;
    sc_out< sc_lv<5> > input_1_7_V_address1;
    sc_out< sc_logic > input_1_7_V_ce1;
    sc_out< sc_lv<16> > input_1_7_V_d1;
    sc_in< sc_lv<16> > input_1_7_V_q1;
    sc_out< sc_logic > input_1_7_V_we1;
    sc_out< sc_lv<5> > input_1_8_V_address0;
    sc_out< sc_logic > input_1_8_V_ce0;
    sc_out< sc_lv<16> > input_1_8_V_d0;
    sc_in< sc_lv<16> > input_1_8_V_q0;
    sc_out< sc_logic > input_1_8_V_we0;
    sc_out< sc_lv<5> > input_1_8_V_address1;
    sc_out< sc_logic > input_1_8_V_ce1;
    sc_out< sc_lv<16> > input_1_8_V_d1;
    sc_in< sc_lv<16> > input_1_8_V_q1;
    sc_out< sc_logic > input_1_8_V_we1;
    sc_out< sc_lv<5> > input_1_9_V_address0;
    sc_out< sc_logic > input_1_9_V_ce0;
    sc_out< sc_lv<16> > input_1_9_V_d0;
    sc_in< sc_lv<16> > input_1_9_V_q0;
    sc_out< sc_logic > input_1_9_V_we0;
    sc_out< sc_lv<5> > input_1_9_V_address1;
    sc_out< sc_logic > input_1_9_V_ce1;
    sc_out< sc_lv<16> > input_1_9_V_d1;
    sc_in< sc_lv<16> > input_1_9_V_q1;
    sc_out< sc_logic > input_1_9_V_we1;
    sc_out< sc_lv<5> > input_1_10_V_address0;
    sc_out< sc_logic > input_1_10_V_ce0;
    sc_out< sc_lv<16> > input_1_10_V_d0;
    sc_in< sc_lv<16> > input_1_10_V_q0;
    sc_out< sc_logic > input_1_10_V_we0;
    sc_out< sc_lv<5> > input_1_10_V_address1;
    sc_out< sc_logic > input_1_10_V_ce1;
    sc_out< sc_lv<16> > input_1_10_V_d1;
    sc_in< sc_lv<16> > input_1_10_V_q1;
    sc_out< sc_logic > input_1_10_V_we1;
    sc_out< sc_lv<5> > input_1_11_V_address0;
    sc_out< sc_logic > input_1_11_V_ce0;
    sc_out< sc_lv<16> > input_1_11_V_d0;
    sc_in< sc_lv<16> > input_1_11_V_q0;
    sc_out< sc_logic > input_1_11_V_we0;
    sc_out< sc_lv<5> > input_1_11_V_address1;
    sc_out< sc_logic > input_1_11_V_ce1;
    sc_out< sc_lv<16> > input_1_11_V_d1;
    sc_in< sc_lv<16> > input_1_11_V_q1;
    sc_out< sc_logic > input_1_11_V_we1;
    sc_out< sc_lv<5> > input_1_12_V_address0;
    sc_out< sc_logic > input_1_12_V_ce0;
    sc_out< sc_lv<16> > input_1_12_V_d0;
    sc_in< sc_lv<16> > input_1_12_V_q0;
    sc_out< sc_logic > input_1_12_V_we0;
    sc_out< sc_lv<5> > input_1_12_V_address1;
    sc_out< sc_logic > input_1_12_V_ce1;
    sc_out< sc_lv<16> > input_1_12_V_d1;
    sc_in< sc_lv<16> > input_1_12_V_q1;
    sc_out< sc_logic > input_1_12_V_we1;
    sc_out< sc_lv<5> > input_1_13_V_address0;
    sc_out< sc_logic > input_1_13_V_ce0;
    sc_out< sc_lv<16> > input_1_13_V_d0;
    sc_in< sc_lv<16> > input_1_13_V_q0;
    sc_out< sc_logic > input_1_13_V_we0;
    sc_out< sc_lv<5> > input_1_13_V_address1;
    sc_out< sc_logic > input_1_13_V_ce1;
    sc_out< sc_lv<16> > input_1_13_V_d1;
    sc_in< sc_lv<16> > input_1_13_V_q1;
    sc_out< sc_logic > input_1_13_V_we1;
    sc_out< sc_lv<5> > input_1_14_V_address0;
    sc_out< sc_logic > input_1_14_V_ce0;
    sc_out< sc_lv<16> > input_1_14_V_d0;
    sc_in< sc_lv<16> > input_1_14_V_q0;
    sc_out< sc_logic > input_1_14_V_we0;
    sc_out< sc_lv<5> > input_1_14_V_address1;
    sc_out< sc_logic > input_1_14_V_ce1;
    sc_out< sc_lv<16> > input_1_14_V_d1;
    sc_in< sc_lv<16> > input_1_14_V_q1;
    sc_out< sc_logic > input_1_14_V_we1;
    sc_out< sc_lv<5> > input_1_15_V_address0;
    sc_out< sc_logic > input_1_15_V_ce0;
    sc_out< sc_lv<16> > input_1_15_V_d0;
    sc_in< sc_lv<16> > input_1_15_V_q0;
    sc_out< sc_logic > input_1_15_V_we0;
    sc_out< sc_lv<5> > input_1_15_V_address1;
    sc_out< sc_logic > input_1_15_V_ce1;
    sc_out< sc_lv<16> > input_1_15_V_d1;
    sc_in< sc_lv<16> > input_1_15_V_q1;
    sc_out< sc_logic > input_1_15_V_we1;
    sc_out< sc_lv<5> > input_1_16_V_address0;
    sc_out< sc_logic > input_1_16_V_ce0;
    sc_out< sc_lv<16> > input_1_16_V_d0;
    sc_in< sc_lv<16> > input_1_16_V_q0;
    sc_out< sc_logic > input_1_16_V_we0;
    sc_out< sc_lv<5> > input_1_16_V_address1;
    sc_out< sc_logic > input_1_16_V_ce1;
    sc_out< sc_lv<16> > input_1_16_V_d1;
    sc_in< sc_lv<16> > input_1_16_V_q1;
    sc_out< sc_logic > input_1_16_V_we1;
    sc_out< sc_lv<5> > input_1_17_V_address0;
    sc_out< sc_logic > input_1_17_V_ce0;
    sc_out< sc_lv<16> > input_1_17_V_d0;
    sc_in< sc_lv<16> > input_1_17_V_q0;
    sc_out< sc_logic > input_1_17_V_we0;
    sc_out< sc_lv<5> > input_1_17_V_address1;
    sc_out< sc_logic > input_1_17_V_ce1;
    sc_out< sc_lv<16> > input_1_17_V_d1;
    sc_in< sc_lv<16> > input_1_17_V_q1;
    sc_out< sc_logic > input_1_17_V_we1;
    sc_out< sc_lv<5> > input_1_18_V_address0;
    sc_out< sc_logic > input_1_18_V_ce0;
    sc_out< sc_lv<16> > input_1_18_V_d0;
    sc_in< sc_lv<16> > input_1_18_V_q0;
    sc_out< sc_logic > input_1_18_V_we0;
    sc_out< sc_lv<5> > input_1_18_V_address1;
    sc_out< sc_logic > input_1_18_V_ce1;
    sc_out< sc_lv<16> > input_1_18_V_d1;
    sc_in< sc_lv<16> > input_1_18_V_q1;
    sc_out< sc_logic > input_1_18_V_we1;
    sc_out< sc_lv<5> > input_1_19_V_address0;
    sc_out< sc_logic > input_1_19_V_ce0;
    sc_out< sc_lv<16> > input_1_19_V_d0;
    sc_in< sc_lv<16> > input_1_19_V_q0;
    sc_out< sc_logic > input_1_19_V_we0;
    sc_out< sc_lv<5> > input_1_19_V_address1;
    sc_out< sc_logic > input_1_19_V_ce1;
    sc_out< sc_lv<16> > input_1_19_V_d1;
    sc_in< sc_lv<16> > input_1_19_V_q1;
    sc_out< sc_logic > input_1_19_V_we1;
    sc_out< sc_lv<5> > input_1_20_V_address0;
    sc_out< sc_logic > input_1_20_V_ce0;
    sc_out< sc_lv<16> > input_1_20_V_d0;
    sc_in< sc_lv<16> > input_1_20_V_q0;
    sc_out< sc_logic > input_1_20_V_we0;
    sc_out< sc_lv<5> > input_1_20_V_address1;
    sc_out< sc_logic > input_1_20_V_ce1;
    sc_out< sc_lv<16> > input_1_20_V_d1;
    sc_in< sc_lv<16> > input_1_20_V_q1;
    sc_out< sc_logic > input_1_20_V_we1;
    sc_out< sc_lv<5> > input_1_21_V_address0;
    sc_out< sc_logic > input_1_21_V_ce0;
    sc_out< sc_lv<16> > input_1_21_V_d0;
    sc_in< sc_lv<16> > input_1_21_V_q0;
    sc_out< sc_logic > input_1_21_V_we0;
    sc_out< sc_lv<5> > input_1_21_V_address1;
    sc_out< sc_logic > input_1_21_V_ce1;
    sc_out< sc_lv<16> > input_1_21_V_d1;
    sc_in< sc_lv<16> > input_1_21_V_q1;
    sc_out< sc_logic > input_1_21_V_we1;
    sc_out< sc_lv<5> > input_1_22_V_address0;
    sc_out< sc_logic > input_1_22_V_ce0;
    sc_out< sc_lv<16> > input_1_22_V_d0;
    sc_in< sc_lv<16> > input_1_22_V_q0;
    sc_out< sc_logic > input_1_22_V_we0;
    sc_out< sc_lv<5> > input_1_22_V_address1;
    sc_out< sc_logic > input_1_22_V_ce1;
    sc_out< sc_lv<16> > input_1_22_V_d1;
    sc_in< sc_lv<16> > input_1_22_V_q1;
    sc_out< sc_logic > input_1_22_V_we1;
    sc_out< sc_lv<5> > input_1_23_V_address0;
    sc_out< sc_logic > input_1_23_V_ce0;
    sc_out< sc_lv<16> > input_1_23_V_d0;
    sc_in< sc_lv<16> > input_1_23_V_q0;
    sc_out< sc_logic > input_1_23_V_we0;
    sc_out< sc_lv<5> > input_1_23_V_address1;
    sc_out< sc_logic > input_1_23_V_ce1;
    sc_out< sc_lv<16> > input_1_23_V_d1;
    sc_in< sc_lv<16> > input_1_23_V_q1;
    sc_out< sc_logic > input_1_23_V_we1;
    sc_out< sc_lv<5> > input_1_24_V_address0;
    sc_out< sc_logic > input_1_24_V_ce0;
    sc_out< sc_lv<16> > input_1_24_V_d0;
    sc_in< sc_lv<16> > input_1_24_V_q0;
    sc_out< sc_logic > input_1_24_V_we0;
    sc_out< sc_lv<5> > input_1_24_V_address1;
    sc_out< sc_logic > input_1_24_V_ce1;
    sc_out< sc_lv<16> > input_1_24_V_d1;
    sc_in< sc_lv<16> > input_1_24_V_q1;
    sc_out< sc_logic > input_1_24_V_we1;
    sc_out< sc_lv<5> > input_1_25_V_address0;
    sc_out< sc_logic > input_1_25_V_ce0;
    sc_out< sc_lv<16> > input_1_25_V_d0;
    sc_in< sc_lv<16> > input_1_25_V_q0;
    sc_out< sc_logic > input_1_25_V_we0;
    sc_out< sc_lv<5> > input_1_25_V_address1;
    sc_out< sc_logic > input_1_25_V_ce1;
    sc_out< sc_lv<16> > input_1_25_V_d1;
    sc_in< sc_lv<16> > input_1_25_V_q1;
    sc_out< sc_logic > input_1_25_V_we1;
    sc_out< sc_lv<5> > input_1_26_V_address0;
    sc_out< sc_logic > input_1_26_V_ce0;
    sc_out< sc_lv<16> > input_1_26_V_d0;
    sc_in< sc_lv<16> > input_1_26_V_q0;
    sc_out< sc_logic > input_1_26_V_we0;
    sc_out< sc_lv<5> > input_1_26_V_address1;
    sc_out< sc_logic > input_1_26_V_ce1;
    sc_out< sc_lv<16> > input_1_26_V_d1;
    sc_in< sc_lv<16> > input_1_26_V_q1;
    sc_out< sc_logic > input_1_26_V_we1;
    sc_out< sc_lv<5> > input_1_27_V_address0;
    sc_out< sc_logic > input_1_27_V_ce0;
    sc_out< sc_lv<16> > input_1_27_V_d0;
    sc_in< sc_lv<16> > input_1_27_V_q0;
    sc_out< sc_logic > input_1_27_V_we0;
    sc_out< sc_lv<5> > input_1_27_V_address1;
    sc_out< sc_logic > input_1_27_V_ce1;
    sc_out< sc_lv<16> > input_1_27_V_d1;
    sc_in< sc_lv<16> > input_1_27_V_q1;
    sc_out< sc_logic > input_1_27_V_we1;
    sc_out< sc_lv<16> > layer5_out_0_V;
    sc_out< sc_lv<16> > layer5_out_1_V;
    sc_out< sc_lv<16> > layer5_out_2_V;
    sc_out< sc_lv<16> > layer5_out_3_V;
    sc_out< sc_lv<16> > layer5_out_4_V;
    sc_out< sc_lv<16> > layer5_out_5_V;
    sc_out< sc_lv<16> > layer5_out_6_V;
    sc_out< sc_lv<16> > layer5_out_7_V;
    sc_out< sc_lv<16> > layer5_out_8_V;
    sc_out< sc_lv<16> > layer5_out_9_V;
    sc_out< sc_lv<16> > const_size_in_1;
    sc_out< sc_lv<16> > const_size_out_1;
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_out< sc_logic > const_size_in_1_ap_vld;
    sc_out< sc_logic > const_size_out_1_ap_vld;
    sc_in< sc_logic > ap_start;
    sc_out< sc_logic > ap_done;
    sc_out< sc_logic > layer5_out_0_V_ap_vld;
    sc_out< sc_logic > layer5_out_1_V_ap_vld;
    sc_out< sc_logic > layer5_out_2_V_ap_vld;
    sc_out< sc_logic > layer5_out_3_V_ap_vld;
    sc_out< sc_logic > layer5_out_4_V_ap_vld;
    sc_out< sc_logic > layer5_out_5_V_ap_vld;
    sc_out< sc_logic > layer5_out_6_V_ap_vld;
    sc_out< sc_logic > layer5_out_7_V_ap_vld;
    sc_out< sc_logic > layer5_out_8_V_ap_vld;
    sc_out< sc_logic > layer5_out_9_V_ap_vld;
    sc_out< sc_logic > ap_ready;
    sc_out< sc_logic > ap_idle;
    sc_signal< sc_logic > ap_var_for_const0;


    // Module declarations
    myproject(sc_module_name name);
    SC_HAS_PROCESS(myproject);

    ~myproject();

    sc_trace_file* mVcdFile;

    ofstream mHdltvinHandle;
    ofstream mHdltvoutHandle;
    Block_preheader139_s* Block_preheader139_U0;
    Loop_LSTM_TS_proc234* Loop_LSTM_TS_proc234_U0;
    Block_preheader_i_0* Block_preheader_i_0_U0;
    dense_simple_0_0_1* dense_simple_0_0_1_U0;
    softmax* softmax_U0;
    fifo_w16_d2_A* h_pre_V_31_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_30_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_29_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_28_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_27_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_26_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_25_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_24_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_23_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_22_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_21_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_20_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_19_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_18_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_17_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_16_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_15_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_14_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_13_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_12_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_11_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_10_0_loc_cha_U;
    fifo_w16_d2_A* h_pre_V_9_0_loc_chan_U;
    fifo_w16_d2_A* h_pre_V_8_0_loc_chan_U;
    fifo_w16_d2_A* h_pre_V_7_0_loc_chan_U;
    fifo_w16_d2_A* h_pre_V_6_0_loc_chan_U;
    fifo_w16_d2_A* h_pre_V_5_0_loc_chan_U;
    fifo_w16_d2_A* h_pre_V_4_0_loc_chan_U;
    fifo_w16_d2_A* h_pre_V_3_0_loc_chan_U;
    fifo_w16_d2_A* h_pre_V_2_0_loc_chan_U;
    fifo_w16_d2_A* h_pre_V_1_0_loc_chan_U;
    fifo_w16_d2_A* h_pre_V_0_0_loc_chan_U;
    fifo_w16_d2_A* layer2_out_0_V_U;
    fifo_w16_d2_A* layer2_out_1_V_U;
    fifo_w16_d2_A* layer2_out_2_V_U;
    fifo_w16_d2_A* layer2_out_3_V_U;
    fifo_w16_d2_A* layer2_out_4_V_U;
    fifo_w16_d2_A* layer2_out_5_V_U;
    fifo_w16_d2_A* layer2_out_6_V_U;
    fifo_w16_d2_A* layer2_out_7_V_U;
    fifo_w16_d2_A* layer2_out_8_V_U;
    fifo_w16_d2_A* layer2_out_9_V_U;
    fifo_w16_d2_A* layer2_out_10_V_U;
    fifo_w16_d2_A* layer2_out_11_V_U;
    fifo_w16_d2_A* layer2_out_12_V_U;
    fifo_w16_d2_A* layer2_out_13_V_U;
    fifo_w16_d2_A* layer2_out_14_V_U;
    fifo_w16_d2_A* layer2_out_15_V_U;
    fifo_w16_d2_A* layer2_out_16_V_U;
    fifo_w16_d2_A* layer2_out_17_V_U;
    fifo_w16_d2_A* layer2_out_18_V_U;
    fifo_w16_d2_A* layer2_out_19_V_U;
    fifo_w16_d2_A* layer2_out_20_V_U;
    fifo_w16_d2_A* layer2_out_21_V_U;
    fifo_w16_d2_A* layer2_out_22_V_U;
    fifo_w16_d2_A* layer2_out_23_V_U;
    fifo_w16_d2_A* layer2_out_24_V_U;
    fifo_w16_d2_A* layer2_out_25_V_U;
    fifo_w16_d2_A* layer2_out_26_V_U;
    fifo_w16_d2_A* layer2_out_27_V_U;
    fifo_w16_d2_A* layer2_out_28_V_U;
    fifo_w16_d2_A* layer2_out_29_V_U;
    fifo_w16_d2_A* layer2_out_30_V_U;
    fifo_w16_d2_A* layer2_out_31_V_U;
    fifo_w16_d2_A* layer3_out_0_V_U;
    fifo_w16_d2_A* layer3_out_1_V_U;
    fifo_w16_d2_A* layer3_out_2_V_U;
    fifo_w16_d2_A* layer3_out_3_V_U;
    fifo_w16_d2_A* layer3_out_4_V_U;
    fifo_w16_d2_A* layer3_out_5_V_U;
    fifo_w16_d2_A* layer3_out_6_V_U;
    fifo_w16_d2_A* layer3_out_7_V_U;
    fifo_w16_d2_A* layer3_out_8_V_U;
    fifo_w16_d2_A* layer3_out_9_V_U;
    sc_signal< sc_logic > Block_preheader139_U0_ap_start;
    sc_signal< sc_logic > Block_preheader139_U0_ap_done;
    sc_signal< sc_logic > Block_preheader139_U0_ap_continue;
    sc_signal< sc_logic > Block_preheader139_U0_ap_idle;
    sc_signal< sc_logic > Block_preheader139_U0_ap_ready;
    sc_signal< sc_lv<16> > Block_preheader139_U0_const_size_in_1;
    sc_signal< sc_logic > Block_preheader139_U0_const_size_in_1_ap_vld;
    sc_signal< sc_lv<16> > Block_preheader139_U0_const_size_out_1;
    sc_signal< sc_logic > Block_preheader139_U0_const_size_out_1_ap_vld;
    sc_signal< sc_logic > ap_sync_continue;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_ap_start;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_ap_done;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_ap_continue;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_ap_idle;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_ap_ready;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_0_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_0_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_1_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_1_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_2_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_2_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_3_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_3_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_4_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_4_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_5_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_5_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_6_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_6_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_7_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_7_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_8_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_8_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_9_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_9_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_10_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_10_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_11_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_11_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_12_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_12_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_13_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_13_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_14_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_14_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_15_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_15_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_16_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_16_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_17_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_17_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_18_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_18_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_19_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_19_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_20_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_20_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_21_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_21_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_22_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_22_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_23_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_23_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_24_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_24_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_25_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_25_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_26_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_26_V_ce0;
    sc_signal< sc_lv<5> > Loop_LSTM_TS_proc234_U0_input_1_27_V_address0;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_input_1_27_V_ce0;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_0;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_1;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_2;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_3;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_4;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_5;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_6;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_7;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_8;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_9;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_10;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_11;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_12;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_13;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_14;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_15;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_16;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_17;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_18;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_19;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_20;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_21;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_22;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_23;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_24;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_25;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_26;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_27;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_28;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_29;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_30;
    sc_signal< sc_lv<16> > Loop_LSTM_TS_proc234_U0_ap_return_31;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_0_0_loc_chan;
    sc_signal< sc_logic > h_pre_V_0_0_loc_chan_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_0_0_loc_chan;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_0_0_loc_chan;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_1_0_loc_chan;
    sc_signal< sc_logic > h_pre_V_1_0_loc_chan_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_1_0_loc_chan;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_1_0_loc_chan;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_2_0_loc_chan;
    sc_signal< sc_logic > h_pre_V_2_0_loc_chan_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_2_0_loc_chan;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_2_0_loc_chan;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_3_0_loc_chan;
    sc_signal< sc_logic > h_pre_V_3_0_loc_chan_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_3_0_loc_chan;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_3_0_loc_chan;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_4_0_loc_chan;
    sc_signal< sc_logic > h_pre_V_4_0_loc_chan_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_4_0_loc_chan;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_4_0_loc_chan;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_5_0_loc_chan;
    sc_signal< sc_logic > h_pre_V_5_0_loc_chan_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_5_0_loc_chan;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_5_0_loc_chan;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_6_0_loc_chan;
    sc_signal< sc_logic > h_pre_V_6_0_loc_chan_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_6_0_loc_chan;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_6_0_loc_chan;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_7_0_loc_chan;
    sc_signal< sc_logic > h_pre_V_7_0_loc_chan_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_7_0_loc_chan;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_7_0_loc_chan;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_8_0_loc_chan;
    sc_signal< sc_logic > h_pre_V_8_0_loc_chan_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_8_0_loc_chan;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_8_0_loc_chan;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_9_0_loc_chan;
    sc_signal< sc_logic > h_pre_V_9_0_loc_chan_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_9_0_loc_chan;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_9_0_loc_chan;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_10_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_10_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_10_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_10_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_11_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_11_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_11_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_11_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_12_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_12_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_12_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_12_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_13_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_13_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_13_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_13_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_14_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_14_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_14_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_14_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_15_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_15_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_15_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_15_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_16_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_16_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_16_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_16_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_17_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_17_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_17_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_17_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_18_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_18_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_18_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_18_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_19_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_19_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_19_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_19_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_20_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_20_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_20_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_20_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_21_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_21_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_21_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_21_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_22_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_22_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_22_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_22_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_23_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_23_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_23_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_23_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_24_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_24_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_24_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_24_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_25_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_25_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_25_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_25_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_26_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_26_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_26_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_26_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_27_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_27_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_27_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_27_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_28_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_28_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_28_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_28_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_29_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_29_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_29_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_29_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_30_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_30_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_30_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_30_0_loc_cha;
    sc_signal< sc_logic > ap_channel_done_h_pre_V_31_0_loc_cha;
    sc_signal< sc_logic > h_pre_V_31_0_loc_cha_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_h_pre_V_31_0_loc_cha;
    sc_signal< sc_logic > ap_sync_channel_write_h_pre_V_31_0_loc_cha;
    sc_signal< sc_logic > Block_preheader_i_0_U0_ap_start;
    sc_signal< sc_logic > Block_preheader_i_0_U0_ap_done;
    sc_signal< sc_logic > Block_preheader_i_0_U0_ap_continue;
    sc_signal< sc_logic > Block_preheader_i_0_U0_ap_idle;
    sc_signal< sc_logic > Block_preheader_i_0_U0_ap_ready;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_0;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_1;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_2;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_3;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_4;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_5;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_6;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_7;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_8;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_9;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_10;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_11;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_12;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_13;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_14;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_15;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_16;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_17;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_18;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_19;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_20;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_21;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_22;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_23;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_24;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_25;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_26;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_27;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_28;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_29;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_30;
    sc_signal< sc_lv<16> > Block_preheader_i_0_U0_ap_return_31;
    sc_signal< sc_logic > ap_channel_done_layer2_out_31_V;
    sc_signal< sc_logic > layer2_out_31_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_31_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_31_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_30_V;
    sc_signal< sc_logic > layer2_out_30_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_30_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_30_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_29_V;
    sc_signal< sc_logic > layer2_out_29_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_29_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_29_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_28_V;
    sc_signal< sc_logic > layer2_out_28_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_28_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_28_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_27_V;
    sc_signal< sc_logic > layer2_out_27_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_27_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_27_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_26_V;
    sc_signal< sc_logic > layer2_out_26_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_26_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_26_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_25_V;
    sc_signal< sc_logic > layer2_out_25_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_25_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_25_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_24_V;
    sc_signal< sc_logic > layer2_out_24_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_24_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_24_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_23_V;
    sc_signal< sc_logic > layer2_out_23_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_23_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_23_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_22_V;
    sc_signal< sc_logic > layer2_out_22_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_22_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_22_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_21_V;
    sc_signal< sc_logic > layer2_out_21_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_21_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_21_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_20_V;
    sc_signal< sc_logic > layer2_out_20_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_20_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_20_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_19_V;
    sc_signal< sc_logic > layer2_out_19_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_19_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_19_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_18_V;
    sc_signal< sc_logic > layer2_out_18_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_18_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_18_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_17_V;
    sc_signal< sc_logic > layer2_out_17_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_17_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_17_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_16_V;
    sc_signal< sc_logic > layer2_out_16_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_16_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_16_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_15_V;
    sc_signal< sc_logic > layer2_out_15_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_15_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_15_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_14_V;
    sc_signal< sc_logic > layer2_out_14_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_14_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_14_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_13_V;
    sc_signal< sc_logic > layer2_out_13_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_13_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_13_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_12_V;
    sc_signal< sc_logic > layer2_out_12_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_12_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_12_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_11_V;
    sc_signal< sc_logic > layer2_out_11_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_11_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_11_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_10_V;
    sc_signal< sc_logic > layer2_out_10_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_10_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_10_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_9_V;
    sc_signal< sc_logic > layer2_out_9_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_9_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_9_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_8_V;
    sc_signal< sc_logic > layer2_out_8_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_8_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_8_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_7_V;
    sc_signal< sc_logic > layer2_out_7_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_7_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_7_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_6_V;
    sc_signal< sc_logic > layer2_out_6_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_6_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_6_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_5_V;
    sc_signal< sc_logic > layer2_out_5_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_5_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_5_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_4_V;
    sc_signal< sc_logic > layer2_out_4_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_4_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_4_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_3_V;
    sc_signal< sc_logic > layer2_out_3_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_3_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_3_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_2_V;
    sc_signal< sc_logic > layer2_out_2_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_2_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_2_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_1_V;
    sc_signal< sc_logic > layer2_out_1_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_1_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_1_V;
    sc_signal< sc_logic > ap_channel_done_layer2_out_0_V;
    sc_signal< sc_logic > layer2_out_0_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer2_out_0_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer2_out_0_V;
    sc_signal< sc_logic > dense_simple_0_0_1_U0_ap_start;
    sc_signal< sc_logic > dense_simple_0_0_1_U0_ap_done;
    sc_signal< sc_logic > dense_simple_0_0_1_U0_ap_continue;
    sc_signal< sc_logic > dense_simple_0_0_1_U0_ap_idle;
    sc_signal< sc_logic > dense_simple_0_0_1_U0_ap_ready;
    sc_signal< sc_lv<16> > dense_simple_0_0_1_U0_ap_return_0;
    sc_signal< sc_lv<16> > dense_simple_0_0_1_U0_ap_return_1;
    sc_signal< sc_lv<16> > dense_simple_0_0_1_U0_ap_return_2;
    sc_signal< sc_lv<16> > dense_simple_0_0_1_U0_ap_return_3;
    sc_signal< sc_lv<16> > dense_simple_0_0_1_U0_ap_return_4;
    sc_signal< sc_lv<16> > dense_simple_0_0_1_U0_ap_return_5;
    sc_signal< sc_lv<16> > dense_simple_0_0_1_U0_ap_return_6;
    sc_signal< sc_lv<16> > dense_simple_0_0_1_U0_ap_return_7;
    sc_signal< sc_lv<16> > dense_simple_0_0_1_U0_ap_return_8;
    sc_signal< sc_lv<16> > dense_simple_0_0_1_U0_ap_return_9;
    sc_signal< sc_logic > ap_channel_done_layer3_out_9_V;
    sc_signal< sc_logic > layer3_out_9_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer3_out_9_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer3_out_9_V;
    sc_signal< sc_logic > ap_channel_done_layer3_out_8_V;
    sc_signal< sc_logic > layer3_out_8_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer3_out_8_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer3_out_8_V;
    sc_signal< sc_logic > ap_channel_done_layer3_out_7_V;
    sc_signal< sc_logic > layer3_out_7_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer3_out_7_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer3_out_7_V;
    sc_signal< sc_logic > ap_channel_done_layer3_out_6_V;
    sc_signal< sc_logic > layer3_out_6_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer3_out_6_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer3_out_6_V;
    sc_signal< sc_logic > ap_channel_done_layer3_out_5_V;
    sc_signal< sc_logic > layer3_out_5_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer3_out_5_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer3_out_5_V;
    sc_signal< sc_logic > ap_channel_done_layer3_out_4_V;
    sc_signal< sc_logic > layer3_out_4_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer3_out_4_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer3_out_4_V;
    sc_signal< sc_logic > ap_channel_done_layer3_out_3_V;
    sc_signal< sc_logic > layer3_out_3_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer3_out_3_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer3_out_3_V;
    sc_signal< sc_logic > ap_channel_done_layer3_out_2_V;
    sc_signal< sc_logic > layer3_out_2_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer3_out_2_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer3_out_2_V;
    sc_signal< sc_logic > ap_channel_done_layer3_out_1_V;
    sc_signal< sc_logic > layer3_out_1_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer3_out_1_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer3_out_1_V;
    sc_signal< sc_logic > ap_channel_done_layer3_out_0_V;
    sc_signal< sc_logic > layer3_out_0_V_full_n;
    sc_signal< sc_logic > ap_sync_reg_channel_write_layer3_out_0_V;
    sc_signal< sc_logic > ap_sync_channel_write_layer3_out_0_V;
    sc_signal< sc_logic > softmax_U0_ap_start;
    sc_signal< sc_logic > softmax_U0_ap_done;
    sc_signal< sc_logic > softmax_U0_ap_continue;
    sc_signal< sc_logic > softmax_U0_ap_idle;
    sc_signal< sc_logic > softmax_U0_ap_ready;
    sc_signal< sc_lv<16> > softmax_U0_res_0_V;
    sc_signal< sc_logic > softmax_U0_res_0_V_ap_vld;
    sc_signal< sc_lv<16> > softmax_U0_res_1_V;
    sc_signal< sc_logic > softmax_U0_res_1_V_ap_vld;
    sc_signal< sc_lv<16> > softmax_U0_res_2_V;
    sc_signal< sc_logic > softmax_U0_res_2_V_ap_vld;
    sc_signal< sc_lv<16> > softmax_U0_res_3_V;
    sc_signal< sc_logic > softmax_U0_res_3_V_ap_vld;
    sc_signal< sc_lv<16> > softmax_U0_res_4_V;
    sc_signal< sc_logic > softmax_U0_res_4_V_ap_vld;
    sc_signal< sc_lv<16> > softmax_U0_res_5_V;
    sc_signal< sc_logic > softmax_U0_res_5_V_ap_vld;
    sc_signal< sc_lv<16> > softmax_U0_res_6_V;
    sc_signal< sc_logic > softmax_U0_res_6_V_ap_vld;
    sc_signal< sc_lv<16> > softmax_U0_res_7_V;
    sc_signal< sc_logic > softmax_U0_res_7_V_ap_vld;
    sc_signal< sc_lv<16> > softmax_U0_res_8_V;
    sc_signal< sc_logic > softmax_U0_res_8_V_ap_vld;
    sc_signal< sc_lv<16> > softmax_U0_res_9_V;
    sc_signal< sc_logic > softmax_U0_res_9_V_ap_vld;
    sc_signal< sc_lv<16> > h_pre_V_31_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_31_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_30_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_30_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_29_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_29_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_28_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_28_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_27_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_27_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_26_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_26_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_25_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_25_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_24_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_24_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_23_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_23_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_22_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_22_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_21_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_21_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_20_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_20_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_19_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_19_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_18_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_18_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_17_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_17_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_16_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_16_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_15_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_15_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_14_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_14_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_13_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_13_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_12_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_12_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_11_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_11_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_10_0_loc_cha_dout;
    sc_signal< sc_logic > h_pre_V_10_0_loc_cha_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_9_0_loc_chan_dout;
    sc_signal< sc_logic > h_pre_V_9_0_loc_chan_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_8_0_loc_chan_dout;
    sc_signal< sc_logic > h_pre_V_8_0_loc_chan_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_7_0_loc_chan_dout;
    sc_signal< sc_logic > h_pre_V_7_0_loc_chan_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_6_0_loc_chan_dout;
    sc_signal< sc_logic > h_pre_V_6_0_loc_chan_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_5_0_loc_chan_dout;
    sc_signal< sc_logic > h_pre_V_5_0_loc_chan_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_4_0_loc_chan_dout;
    sc_signal< sc_logic > h_pre_V_4_0_loc_chan_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_3_0_loc_chan_dout;
    sc_signal< sc_logic > h_pre_V_3_0_loc_chan_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_2_0_loc_chan_dout;
    sc_signal< sc_logic > h_pre_V_2_0_loc_chan_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_1_0_loc_chan_dout;
    sc_signal< sc_logic > h_pre_V_1_0_loc_chan_empty_n;
    sc_signal< sc_lv<16> > h_pre_V_0_0_loc_chan_dout;
    sc_signal< sc_logic > h_pre_V_0_0_loc_chan_empty_n;
    sc_signal< sc_lv<16> > layer2_out_0_V_dout;
    sc_signal< sc_logic > layer2_out_0_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_1_V_dout;
    sc_signal< sc_logic > layer2_out_1_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_2_V_dout;
    sc_signal< sc_logic > layer2_out_2_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_3_V_dout;
    sc_signal< sc_logic > layer2_out_3_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_4_V_dout;
    sc_signal< sc_logic > layer2_out_4_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_5_V_dout;
    sc_signal< sc_logic > layer2_out_5_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_6_V_dout;
    sc_signal< sc_logic > layer2_out_6_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_7_V_dout;
    sc_signal< sc_logic > layer2_out_7_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_8_V_dout;
    sc_signal< sc_logic > layer2_out_8_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_9_V_dout;
    sc_signal< sc_logic > layer2_out_9_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_10_V_dout;
    sc_signal< sc_logic > layer2_out_10_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_11_V_dout;
    sc_signal< sc_logic > layer2_out_11_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_12_V_dout;
    sc_signal< sc_logic > layer2_out_12_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_13_V_dout;
    sc_signal< sc_logic > layer2_out_13_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_14_V_dout;
    sc_signal< sc_logic > layer2_out_14_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_15_V_dout;
    sc_signal< sc_logic > layer2_out_15_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_16_V_dout;
    sc_signal< sc_logic > layer2_out_16_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_17_V_dout;
    sc_signal< sc_logic > layer2_out_17_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_18_V_dout;
    sc_signal< sc_logic > layer2_out_18_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_19_V_dout;
    sc_signal< sc_logic > layer2_out_19_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_20_V_dout;
    sc_signal< sc_logic > layer2_out_20_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_21_V_dout;
    sc_signal< sc_logic > layer2_out_21_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_22_V_dout;
    sc_signal< sc_logic > layer2_out_22_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_23_V_dout;
    sc_signal< sc_logic > layer2_out_23_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_24_V_dout;
    sc_signal< sc_logic > layer2_out_24_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_25_V_dout;
    sc_signal< sc_logic > layer2_out_25_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_26_V_dout;
    sc_signal< sc_logic > layer2_out_26_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_27_V_dout;
    sc_signal< sc_logic > layer2_out_27_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_28_V_dout;
    sc_signal< sc_logic > layer2_out_28_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_29_V_dout;
    sc_signal< sc_logic > layer2_out_29_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_30_V_dout;
    sc_signal< sc_logic > layer2_out_30_V_empty_n;
    sc_signal< sc_lv<16> > layer2_out_31_V_dout;
    sc_signal< sc_logic > layer2_out_31_V_empty_n;
    sc_signal< sc_lv<16> > layer3_out_0_V_dout;
    sc_signal< sc_logic > layer3_out_0_V_empty_n;
    sc_signal< sc_lv<16> > layer3_out_1_V_dout;
    sc_signal< sc_logic > layer3_out_1_V_empty_n;
    sc_signal< sc_lv<16> > layer3_out_2_V_dout;
    sc_signal< sc_logic > layer3_out_2_V_empty_n;
    sc_signal< sc_lv<16> > layer3_out_3_V_dout;
    sc_signal< sc_logic > layer3_out_3_V_empty_n;
    sc_signal< sc_lv<16> > layer3_out_4_V_dout;
    sc_signal< sc_logic > layer3_out_4_V_empty_n;
    sc_signal< sc_lv<16> > layer3_out_5_V_dout;
    sc_signal< sc_logic > layer3_out_5_V_empty_n;
    sc_signal< sc_lv<16> > layer3_out_6_V_dout;
    sc_signal< sc_logic > layer3_out_6_V_empty_n;
    sc_signal< sc_lv<16> > layer3_out_7_V_dout;
    sc_signal< sc_logic > layer3_out_7_V_empty_n;
    sc_signal< sc_lv<16> > layer3_out_8_V_dout;
    sc_signal< sc_logic > layer3_out_8_V_empty_n;
    sc_signal< sc_lv<16> > layer3_out_9_V_dout;
    sc_signal< sc_logic > layer3_out_9_V_empty_n;
    sc_signal< sc_logic > ap_sync_done;
    sc_signal< sc_logic > ap_sync_ready;
    sc_signal< sc_logic > ap_sync_reg_Block_preheader139_U0_ap_ready;
    sc_signal< sc_logic > ap_sync_Block_preheader139_U0_ap_ready;
    sc_signal< sc_lv<2> > Block_preheader139_U0_ap_ready_count;
    sc_signal< sc_logic > ap_sync_reg_Loop_LSTM_TS_proc234_U0_ap_ready;
    sc_signal< sc_logic > ap_sync_Loop_LSTM_TS_proc234_U0_ap_ready;
    sc_signal< sc_lv<2> > Loop_LSTM_TS_proc234_U0_ap_ready_count;
    sc_signal< sc_logic > Block_preheader139_U0_start_full_n;
    sc_signal< sc_logic > Block_preheader139_U0_start_write;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_start_full_n;
    sc_signal< sc_logic > Loop_LSTM_TS_proc234_U0_start_write;
    sc_signal< sc_logic > Block_preheader_i_0_U0_start_full_n;
    sc_signal< sc_logic > Block_preheader_i_0_U0_start_write;
    sc_signal< sc_logic > dense_simple_0_0_1_U0_start_full_n;
    sc_signal< sc_logic > dense_simple_0_0_1_U0_start_write;
    sc_signal< sc_logic > softmax_U0_start_full_n;
    sc_signal< sc_logic > softmax_U0_start_write;
    static const sc_lv<5> ap_const_lv5_0;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<16> ap_const_lv16_0;
    static const sc_logic ap_const_logic_1;
    static const sc_lv<2> ap_const_lv2_0;
    static const sc_lv<2> ap_const_lv2_1;
    static const bool ap_const_boolean_1;
    // Thread declarations
    void thread_ap_var_for_const0();
    void thread_ap_clk_no_reset_();
    void thread_Block_preheader139_U0_ap_continue();
    void thread_Block_preheader139_U0_ap_start();
    void thread_Block_preheader139_U0_start_full_n();
    void thread_Block_preheader139_U0_start_write();
    void thread_Block_preheader_i_0_U0_ap_continue();
    void thread_Block_preheader_i_0_U0_ap_start();
    void thread_Block_preheader_i_0_U0_start_full_n();
    void thread_Block_preheader_i_0_U0_start_write();
    void thread_Loop_LSTM_TS_proc234_U0_ap_continue();
    void thread_Loop_LSTM_TS_proc234_U0_ap_start();
    void thread_Loop_LSTM_TS_proc234_U0_start_full_n();
    void thread_Loop_LSTM_TS_proc234_U0_start_write();
    void thread_ap_channel_done_h_pre_V_0_0_loc_chan();
    void thread_ap_channel_done_h_pre_V_10_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_11_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_12_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_13_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_14_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_15_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_16_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_17_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_18_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_19_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_1_0_loc_chan();
    void thread_ap_channel_done_h_pre_V_20_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_21_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_22_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_23_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_24_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_25_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_26_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_27_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_28_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_29_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_2_0_loc_chan();
    void thread_ap_channel_done_h_pre_V_30_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_31_0_loc_cha();
    void thread_ap_channel_done_h_pre_V_3_0_loc_chan();
    void thread_ap_channel_done_h_pre_V_4_0_loc_chan();
    void thread_ap_channel_done_h_pre_V_5_0_loc_chan();
    void thread_ap_channel_done_h_pre_V_6_0_loc_chan();
    void thread_ap_channel_done_h_pre_V_7_0_loc_chan();
    void thread_ap_channel_done_h_pre_V_8_0_loc_chan();
    void thread_ap_channel_done_h_pre_V_9_0_loc_chan();
    void thread_ap_channel_done_layer2_out_0_V();
    void thread_ap_channel_done_layer2_out_10_V();
    void thread_ap_channel_done_layer2_out_11_V();
    void thread_ap_channel_done_layer2_out_12_V();
    void thread_ap_channel_done_layer2_out_13_V();
    void thread_ap_channel_done_layer2_out_14_V();
    void thread_ap_channel_done_layer2_out_15_V();
    void thread_ap_channel_done_layer2_out_16_V();
    void thread_ap_channel_done_layer2_out_17_V();
    void thread_ap_channel_done_layer2_out_18_V();
    void thread_ap_channel_done_layer2_out_19_V();
    void thread_ap_channel_done_layer2_out_1_V();
    void thread_ap_channel_done_layer2_out_20_V();
    void thread_ap_channel_done_layer2_out_21_V();
    void thread_ap_channel_done_layer2_out_22_V();
    void thread_ap_channel_done_layer2_out_23_V();
    void thread_ap_channel_done_layer2_out_24_V();
    void thread_ap_channel_done_layer2_out_25_V();
    void thread_ap_channel_done_layer2_out_26_V();
    void thread_ap_channel_done_layer2_out_27_V();
    void thread_ap_channel_done_layer2_out_28_V();
    void thread_ap_channel_done_layer2_out_29_V();
    void thread_ap_channel_done_layer2_out_2_V();
    void thread_ap_channel_done_layer2_out_30_V();
    void thread_ap_channel_done_layer2_out_31_V();
    void thread_ap_channel_done_layer2_out_3_V();
    void thread_ap_channel_done_layer2_out_4_V();
    void thread_ap_channel_done_layer2_out_5_V();
    void thread_ap_channel_done_layer2_out_6_V();
    void thread_ap_channel_done_layer2_out_7_V();
    void thread_ap_channel_done_layer2_out_8_V();
    void thread_ap_channel_done_layer2_out_9_V();
    void thread_ap_channel_done_layer3_out_0_V();
    void thread_ap_channel_done_layer3_out_1_V();
    void thread_ap_channel_done_layer3_out_2_V();
    void thread_ap_channel_done_layer3_out_3_V();
    void thread_ap_channel_done_layer3_out_4_V();
    void thread_ap_channel_done_layer3_out_5_V();
    void thread_ap_channel_done_layer3_out_6_V();
    void thread_ap_channel_done_layer3_out_7_V();
    void thread_ap_channel_done_layer3_out_8_V();
    void thread_ap_channel_done_layer3_out_9_V();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_ap_sync_Block_preheader139_U0_ap_ready();
    void thread_ap_sync_Loop_LSTM_TS_proc234_U0_ap_ready();
    void thread_ap_sync_channel_write_h_pre_V_0_0_loc_chan();
    void thread_ap_sync_channel_write_h_pre_V_10_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_11_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_12_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_13_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_14_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_15_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_16_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_17_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_18_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_19_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_1_0_loc_chan();
    void thread_ap_sync_channel_write_h_pre_V_20_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_21_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_22_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_23_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_24_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_25_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_26_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_27_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_28_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_29_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_2_0_loc_chan();
    void thread_ap_sync_channel_write_h_pre_V_30_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_31_0_loc_cha();
    void thread_ap_sync_channel_write_h_pre_V_3_0_loc_chan();
    void thread_ap_sync_channel_write_h_pre_V_4_0_loc_chan();
    void thread_ap_sync_channel_write_h_pre_V_5_0_loc_chan();
    void thread_ap_sync_channel_write_h_pre_V_6_0_loc_chan();
    void thread_ap_sync_channel_write_h_pre_V_7_0_loc_chan();
    void thread_ap_sync_channel_write_h_pre_V_8_0_loc_chan();
    void thread_ap_sync_channel_write_h_pre_V_9_0_loc_chan();
    void thread_ap_sync_channel_write_layer2_out_0_V();
    void thread_ap_sync_channel_write_layer2_out_10_V();
    void thread_ap_sync_channel_write_layer2_out_11_V();
    void thread_ap_sync_channel_write_layer2_out_12_V();
    void thread_ap_sync_channel_write_layer2_out_13_V();
    void thread_ap_sync_channel_write_layer2_out_14_V();
    void thread_ap_sync_channel_write_layer2_out_15_V();
    void thread_ap_sync_channel_write_layer2_out_16_V();
    void thread_ap_sync_channel_write_layer2_out_17_V();
    void thread_ap_sync_channel_write_layer2_out_18_V();
    void thread_ap_sync_channel_write_layer2_out_19_V();
    void thread_ap_sync_channel_write_layer2_out_1_V();
    void thread_ap_sync_channel_write_layer2_out_20_V();
    void thread_ap_sync_channel_write_layer2_out_21_V();
    void thread_ap_sync_channel_write_layer2_out_22_V();
    void thread_ap_sync_channel_write_layer2_out_23_V();
    void thread_ap_sync_channel_write_layer2_out_24_V();
    void thread_ap_sync_channel_write_layer2_out_25_V();
    void thread_ap_sync_channel_write_layer2_out_26_V();
    void thread_ap_sync_channel_write_layer2_out_27_V();
    void thread_ap_sync_channel_write_layer2_out_28_V();
    void thread_ap_sync_channel_write_layer2_out_29_V();
    void thread_ap_sync_channel_write_layer2_out_2_V();
    void thread_ap_sync_channel_write_layer2_out_30_V();
    void thread_ap_sync_channel_write_layer2_out_31_V();
    void thread_ap_sync_channel_write_layer2_out_3_V();
    void thread_ap_sync_channel_write_layer2_out_4_V();
    void thread_ap_sync_channel_write_layer2_out_5_V();
    void thread_ap_sync_channel_write_layer2_out_6_V();
    void thread_ap_sync_channel_write_layer2_out_7_V();
    void thread_ap_sync_channel_write_layer2_out_8_V();
    void thread_ap_sync_channel_write_layer2_out_9_V();
    void thread_ap_sync_channel_write_layer3_out_0_V();
    void thread_ap_sync_channel_write_layer3_out_1_V();
    void thread_ap_sync_channel_write_layer3_out_2_V();
    void thread_ap_sync_channel_write_layer3_out_3_V();
    void thread_ap_sync_channel_write_layer3_out_4_V();
    void thread_ap_sync_channel_write_layer3_out_5_V();
    void thread_ap_sync_channel_write_layer3_out_6_V();
    void thread_ap_sync_channel_write_layer3_out_7_V();
    void thread_ap_sync_channel_write_layer3_out_8_V();
    void thread_ap_sync_channel_write_layer3_out_9_V();
    void thread_ap_sync_continue();
    void thread_ap_sync_done();
    void thread_ap_sync_ready();
    void thread_const_size_in_1();
    void thread_const_size_in_1_ap_vld();
    void thread_const_size_out_1();
    void thread_const_size_out_1_ap_vld();
    void thread_dense_simple_0_0_1_U0_ap_continue();
    void thread_dense_simple_0_0_1_U0_ap_start();
    void thread_dense_simple_0_0_1_U0_start_full_n();
    void thread_dense_simple_0_0_1_U0_start_write();
    void thread_input_1_0_V_address0();
    void thread_input_1_0_V_address1();
    void thread_input_1_0_V_ce0();
    void thread_input_1_0_V_ce1();
    void thread_input_1_0_V_d0();
    void thread_input_1_0_V_d1();
    void thread_input_1_0_V_we0();
    void thread_input_1_0_V_we1();
    void thread_input_1_10_V_address0();
    void thread_input_1_10_V_address1();
    void thread_input_1_10_V_ce0();
    void thread_input_1_10_V_ce1();
    void thread_input_1_10_V_d0();
    void thread_input_1_10_V_d1();
    void thread_input_1_10_V_we0();
    void thread_input_1_10_V_we1();
    void thread_input_1_11_V_address0();
    void thread_input_1_11_V_address1();
    void thread_input_1_11_V_ce0();
    void thread_input_1_11_V_ce1();
    void thread_input_1_11_V_d0();
    void thread_input_1_11_V_d1();
    void thread_input_1_11_V_we0();
    void thread_input_1_11_V_we1();
    void thread_input_1_12_V_address0();
    void thread_input_1_12_V_address1();
    void thread_input_1_12_V_ce0();
    void thread_input_1_12_V_ce1();
    void thread_input_1_12_V_d0();
    void thread_input_1_12_V_d1();
    void thread_input_1_12_V_we0();
    void thread_input_1_12_V_we1();
    void thread_input_1_13_V_address0();
    void thread_input_1_13_V_address1();
    void thread_input_1_13_V_ce0();
    void thread_input_1_13_V_ce1();
    void thread_input_1_13_V_d0();
    void thread_input_1_13_V_d1();
    void thread_input_1_13_V_we0();
    void thread_input_1_13_V_we1();
    void thread_input_1_14_V_address0();
    void thread_input_1_14_V_address1();
    void thread_input_1_14_V_ce0();
    void thread_input_1_14_V_ce1();
    void thread_input_1_14_V_d0();
    void thread_input_1_14_V_d1();
    void thread_input_1_14_V_we0();
    void thread_input_1_14_V_we1();
    void thread_input_1_15_V_address0();
    void thread_input_1_15_V_address1();
    void thread_input_1_15_V_ce0();
    void thread_input_1_15_V_ce1();
    void thread_input_1_15_V_d0();
    void thread_input_1_15_V_d1();
    void thread_input_1_15_V_we0();
    void thread_input_1_15_V_we1();
    void thread_input_1_16_V_address0();
    void thread_input_1_16_V_address1();
    void thread_input_1_16_V_ce0();
    void thread_input_1_16_V_ce1();
    void thread_input_1_16_V_d0();
    void thread_input_1_16_V_d1();
    void thread_input_1_16_V_we0();
    void thread_input_1_16_V_we1();
    void thread_input_1_17_V_address0();
    void thread_input_1_17_V_address1();
    void thread_input_1_17_V_ce0();
    void thread_input_1_17_V_ce1();
    void thread_input_1_17_V_d0();
    void thread_input_1_17_V_d1();
    void thread_input_1_17_V_we0();
    void thread_input_1_17_V_we1();
    void thread_input_1_18_V_address0();
    void thread_input_1_18_V_address1();
    void thread_input_1_18_V_ce0();
    void thread_input_1_18_V_ce1();
    void thread_input_1_18_V_d0();
    void thread_input_1_18_V_d1();
    void thread_input_1_18_V_we0();
    void thread_input_1_18_V_we1();
    void thread_input_1_19_V_address0();
    void thread_input_1_19_V_address1();
    void thread_input_1_19_V_ce0();
    void thread_input_1_19_V_ce1();
    void thread_input_1_19_V_d0();
    void thread_input_1_19_V_d1();
    void thread_input_1_19_V_we0();
    void thread_input_1_19_V_we1();
    void thread_input_1_1_V_address0();
    void thread_input_1_1_V_address1();
    void thread_input_1_1_V_ce0();
    void thread_input_1_1_V_ce1();
    void thread_input_1_1_V_d0();
    void thread_input_1_1_V_d1();
    void thread_input_1_1_V_we0();
    void thread_input_1_1_V_we1();
    void thread_input_1_20_V_address0();
    void thread_input_1_20_V_address1();
    void thread_input_1_20_V_ce0();
    void thread_input_1_20_V_ce1();
    void thread_input_1_20_V_d0();
    void thread_input_1_20_V_d1();
    void thread_input_1_20_V_we0();
    void thread_input_1_20_V_we1();
    void thread_input_1_21_V_address0();
    void thread_input_1_21_V_address1();
    void thread_input_1_21_V_ce0();
    void thread_input_1_21_V_ce1();
    void thread_input_1_21_V_d0();
    void thread_input_1_21_V_d1();
    void thread_input_1_21_V_we0();
    void thread_input_1_21_V_we1();
    void thread_input_1_22_V_address0();
    void thread_input_1_22_V_address1();
    void thread_input_1_22_V_ce0();
    void thread_input_1_22_V_ce1();
    void thread_input_1_22_V_d0();
    void thread_input_1_22_V_d1();
    void thread_input_1_22_V_we0();
    void thread_input_1_22_V_we1();
    void thread_input_1_23_V_address0();
    void thread_input_1_23_V_address1();
    void thread_input_1_23_V_ce0();
    void thread_input_1_23_V_ce1();
    void thread_input_1_23_V_d0();
    void thread_input_1_23_V_d1();
    void thread_input_1_23_V_we0();
    void thread_input_1_23_V_we1();
    void thread_input_1_24_V_address0();
    void thread_input_1_24_V_address1();
    void thread_input_1_24_V_ce0();
    void thread_input_1_24_V_ce1();
    void thread_input_1_24_V_d0();
    void thread_input_1_24_V_d1();
    void thread_input_1_24_V_we0();
    void thread_input_1_24_V_we1();
    void thread_input_1_25_V_address0();
    void thread_input_1_25_V_address1();
    void thread_input_1_25_V_ce0();
    void thread_input_1_25_V_ce1();
    void thread_input_1_25_V_d0();
    void thread_input_1_25_V_d1();
    void thread_input_1_25_V_we0();
    void thread_input_1_25_V_we1();
    void thread_input_1_26_V_address0();
    void thread_input_1_26_V_address1();
    void thread_input_1_26_V_ce0();
    void thread_input_1_26_V_ce1();
    void thread_input_1_26_V_d0();
    void thread_input_1_26_V_d1();
    void thread_input_1_26_V_we0();
    void thread_input_1_26_V_we1();
    void thread_input_1_27_V_address0();
    void thread_input_1_27_V_address1();
    void thread_input_1_27_V_ce0();
    void thread_input_1_27_V_ce1();
    void thread_input_1_27_V_d0();
    void thread_input_1_27_V_d1();
    void thread_input_1_27_V_we0();
    void thread_input_1_27_V_we1();
    void thread_input_1_2_V_address0();
    void thread_input_1_2_V_address1();
    void thread_input_1_2_V_ce0();
    void thread_input_1_2_V_ce1();
    void thread_input_1_2_V_d0();
    void thread_input_1_2_V_d1();
    void thread_input_1_2_V_we0();
    void thread_input_1_2_V_we1();
    void thread_input_1_3_V_address0();
    void thread_input_1_3_V_address1();
    void thread_input_1_3_V_ce0();
    void thread_input_1_3_V_ce1();
    void thread_input_1_3_V_d0();
    void thread_input_1_3_V_d1();
    void thread_input_1_3_V_we0();
    void thread_input_1_3_V_we1();
    void thread_input_1_4_V_address0();
    void thread_input_1_4_V_address1();
    void thread_input_1_4_V_ce0();
    void thread_input_1_4_V_ce1();
    void thread_input_1_4_V_d0();
    void thread_input_1_4_V_d1();
    void thread_input_1_4_V_we0();
    void thread_input_1_4_V_we1();
    void thread_input_1_5_V_address0();
    void thread_input_1_5_V_address1();
    void thread_input_1_5_V_ce0();
    void thread_input_1_5_V_ce1();
    void thread_input_1_5_V_d0();
    void thread_input_1_5_V_d1();
    void thread_input_1_5_V_we0();
    void thread_input_1_5_V_we1();
    void thread_input_1_6_V_address0();
    void thread_input_1_6_V_address1();
    void thread_input_1_6_V_ce0();
    void thread_input_1_6_V_ce1();
    void thread_input_1_6_V_d0();
    void thread_input_1_6_V_d1();
    void thread_input_1_6_V_we0();
    void thread_input_1_6_V_we1();
    void thread_input_1_7_V_address0();
    void thread_input_1_7_V_address1();
    void thread_input_1_7_V_ce0();
    void thread_input_1_7_V_ce1();
    void thread_input_1_7_V_d0();
    void thread_input_1_7_V_d1();
    void thread_input_1_7_V_we0();
    void thread_input_1_7_V_we1();
    void thread_input_1_8_V_address0();
    void thread_input_1_8_V_address1();
    void thread_input_1_8_V_ce0();
    void thread_input_1_8_V_ce1();
    void thread_input_1_8_V_d0();
    void thread_input_1_8_V_d1();
    void thread_input_1_8_V_we0();
    void thread_input_1_8_V_we1();
    void thread_input_1_9_V_address0();
    void thread_input_1_9_V_address1();
    void thread_input_1_9_V_ce0();
    void thread_input_1_9_V_ce1();
    void thread_input_1_9_V_d0();
    void thread_input_1_9_V_d1();
    void thread_input_1_9_V_we0();
    void thread_input_1_9_V_we1();
    void thread_layer5_out_0_V();
    void thread_layer5_out_0_V_ap_vld();
    void thread_layer5_out_1_V();
    void thread_layer5_out_1_V_ap_vld();
    void thread_layer5_out_2_V();
    void thread_layer5_out_2_V_ap_vld();
    void thread_layer5_out_3_V();
    void thread_layer5_out_3_V_ap_vld();
    void thread_layer5_out_4_V();
    void thread_layer5_out_4_V_ap_vld();
    void thread_layer5_out_5_V();
    void thread_layer5_out_5_V_ap_vld();
    void thread_layer5_out_6_V();
    void thread_layer5_out_6_V_ap_vld();
    void thread_layer5_out_7_V();
    void thread_layer5_out_7_V_ap_vld();
    void thread_layer5_out_8_V();
    void thread_layer5_out_8_V_ap_vld();
    void thread_layer5_out_9_V();
    void thread_layer5_out_9_V_ap_vld();
    void thread_softmax_U0_ap_continue();
    void thread_softmax_U0_ap_start();
    void thread_softmax_U0_start_full_n();
    void thread_softmax_U0_start_write();
    void thread_hdltv_gen();
};

}

using namespace ap_rtl;

#endif
