TimeQuest Timing Analyzer report for Mips
Mon Sep 08 21:33:59 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clk'
 13. Slow Model Hold: 'Clk'
 14. Slow Model Minimum Pulse Width: 'Clk'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clk'
 23. Fast Model Hold: 'Clk'
 24. Fast Model Minimum Pulse Width: 'Clk'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; Mips                                              ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Mips.sdc      ; OK     ; Mon Sep 08 21:33:58 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 64.52 MHz ; 64.52 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; 24.501 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; 16.933 ; 0.000                 ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                                                     ;
+--------+--------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 24.501 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[13] ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.539     ;
; 24.503 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]  ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.537     ;
; 24.503 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]  ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.537     ;
; 24.503 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[16] ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.537     ;
; 24.505 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[15] ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.535     ;
; 24.507 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]  ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.533     ;
; 24.508 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[11] ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.532     ;
; 24.508 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[14] ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.532     ;
; 24.509 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[12] ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.531     ;
; 24.546 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]  ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.496     ;
; 24.546 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[10] ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.496     ;
; 24.550 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]  ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.492     ;
; 24.551 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]  ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.491     ;
; 24.552 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]  ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.490     ;
; 24.840 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[21] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.196     ;
; 24.840 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[30] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.196     ;
; 24.841 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]  ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.195     ;
; 24.841 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[29] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.195     ;
; 24.842 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[22] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.194     ;
; 24.842 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[23] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.194     ;
; 24.844 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[18] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.192     ;
; 24.847 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[31] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.189     ;
; 24.850 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[24] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.186     ;
; 24.850 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[25] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.186     ;
; 24.851 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[13] ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.191     ;
; 24.853 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]  ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.189     ;
; 24.853 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]  ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.189     ;
; 24.853 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[16] ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.189     ;
; 24.854 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[26] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.182     ;
; 24.854 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[27] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.182     ;
; 24.854 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[28] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.182     ;
; 24.855 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[19] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 15.181     ;
; 24.855 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[15] ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.187     ;
; 24.857 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]  ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.185     ;
; 24.858 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[11] ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.184     ;
; 24.858 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[14] ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.184     ;
; 24.859 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[12] ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.183     ;
; 24.896 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]  ; Clk          ; Clk         ; 40.000       ; 0.004      ; 15.148     ;
; 24.896 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[10] ; Clk          ; Clk         ; 40.000       ; 0.004      ; 15.148     ;
; 24.900 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]  ; Clk          ; Clk         ; 40.000       ; 0.004      ; 15.144     ;
; 24.901 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]  ; Clk          ; Clk         ; 40.000       ; 0.004      ; 15.143     ;
; 24.902 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]  ; Clk          ; Clk         ; 40.000       ; 0.004      ; 15.142     ;
; 24.907 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[13] ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.133     ;
; 24.909 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]  ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.131     ;
; 24.909 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]  ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.131     ;
; 24.909 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[16] ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.131     ;
; 24.911 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[15] ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.129     ;
; 24.913 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]  ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.127     ;
; 24.914 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[11] ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.126     ;
; 24.914 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[14] ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.126     ;
; 24.915 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[12] ; Clk          ; Clk         ; 40.000       ; 0.000      ; 15.125     ;
; 24.952 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]  ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.090     ;
; 24.952 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[10] ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.090     ;
; 24.956 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]  ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.086     ;
; 24.957 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]  ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.085     ;
; 24.958 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]  ; Clk          ; Clk         ; 40.000       ; 0.002      ; 15.084     ;
; 24.989 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[17] ; Clk          ; Clk         ; 40.000       ; -0.005     ; 15.046     ;
; 24.990 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]  ; Clk          ; Clk         ; 40.000       ; -0.005     ; 15.045     ;
; 24.990 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[20] ; Clk          ; Clk         ; 40.000       ; -0.005     ; 15.045     ;
; 25.190 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[21] ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.848     ;
; 25.190 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[30] ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.848     ;
; 25.191 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]  ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.847     ;
; 25.191 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[29] ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.847     ;
; 25.192 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[22] ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.846     ;
; 25.192 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[23] ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.846     ;
; 25.194 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[18] ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.844     ;
; 25.197 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[31] ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.841     ;
; 25.200 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[24] ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.838     ;
; 25.200 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[25] ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.838     ;
; 25.204 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[26] ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.834     ;
; 25.204 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[27] ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.834     ;
; 25.204 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[28] ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.834     ;
; 25.205 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[12] ; IF_PC_Reg:IF_PC_Reg|PC_IF[19] ; Clk          ; Clk         ; 40.000       ; -0.002     ; 14.833     ;
; 25.246 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[21] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.790     ;
; 25.246 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[30] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.790     ;
; 25.247 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]  ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.789     ;
; 25.247 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[29] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.789     ;
; 25.248 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[22] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.788     ;
; 25.248 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[23] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.788     ;
; 25.250 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[18] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.786     ;
; 25.253 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[31] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.783     ;
; 25.256 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[24] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.780     ;
; 25.256 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[25] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.780     ;
; 25.260 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[26] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.776     ;
; 25.260 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[27] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.776     ;
; 25.260 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[28] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.776     ;
; 25.261 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]           ; IF_PC_Reg:IF_PC_Reg|PC_IF[19] ; Clk          ; Clk         ; 40.000       ; -0.004     ; 14.775     ;
; 25.266 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16] ; IF_PC_Reg:IF_PC_Reg|PC_IF[13] ; Clk          ; Clk         ; 40.000       ; 0.001      ; 14.775     ;
; 25.268 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16] ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]  ; Clk          ; Clk         ; 40.000       ; 0.001      ; 14.773     ;
; 25.268 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16] ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]  ; Clk          ; Clk         ; 40.000       ; 0.001      ; 14.773     ;
; 25.268 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16] ; IF_PC_Reg:IF_PC_Reg|PC_IF[16] ; Clk          ; Clk         ; 40.000       ; 0.001      ; 14.773     ;
; 25.270 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16] ; IF_PC_Reg:IF_PC_Reg|PC_IF[15] ; Clk          ; Clk         ; 40.000       ; 0.001      ; 14.771     ;
; 25.272 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16] ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]  ; Clk          ; Clk         ; 40.000       ; 0.001      ; 14.769     ;
; 25.273 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16] ; IF_PC_Reg:IF_PC_Reg|PC_IF[11] ; Clk          ; Clk         ; 40.000       ; 0.001      ; 14.768     ;
; 25.273 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16] ; IF_PC_Reg:IF_PC_Reg|PC_IF[14] ; Clk          ; Clk         ; 40.000       ; 0.001      ; 14.768     ;
; 25.274 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16] ; IF_PC_Reg:IF_PC_Reg|PC_IF[12] ; Clk          ; Clk         ; 40.000       ; 0.001      ; 14.767     ;
; 25.311 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16] ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]  ; Clk          ; Clk         ; 40.000       ; 0.003      ; 14.732     ;
; 25.311 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16] ; IF_PC_Reg:IF_PC_Reg|PC_IF[10] ; Clk          ; Clk         ; 40.000       ; 0.003      ; 14.732     ;
; 25.315 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16] ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]  ; Clk          ; Clk         ; 40.000       ; 0.003      ; 14.728     ;
; 25.316 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16] ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]  ; Clk          ; Clk         ; 40.000       ; 0.003      ; 14.727     ;
+--------+--------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.756 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[22]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[55]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.776 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[15]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.898 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.204      ;
; 0.900 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.206      ;
; 0.900 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.206      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.212      ;
; 0.912 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.218      ;
; 0.912 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.218      ;
; 0.917 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.918 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.224      ;
; 0.924 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[45]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.230      ;
; 0.924 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.230      ;
; 0.925 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[9]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.231      ;
; 0.931 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[43]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.237      ;
; 0.932 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[63]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.238      ;
; 0.988 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg0 ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.346      ;
; 1.065 ; ID_Registers:ID_Registers|register_rtl_0_bypass[47]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[18]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.371      ;
; 1.067 ; ID_Registers:ID_Registers|register_rtl_0_bypass[25]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.373      ;
; 1.071 ; ID_Registers:ID_Registers|register_rtl_0_bypass[49]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[19]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.377      ;
; 1.078 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.384      ;
; 1.110 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[61]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.416      ;
; 1.127 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.433      ;
; 1.127 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.433      ;
; 1.173 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.178 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[45]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[43]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.179 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[22]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[55]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.204 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.510      ;
; 1.211 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.211 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.212 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.212 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.215 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                              ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.522      ;
; 1.216 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                            ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.523      ;
; 1.216 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.219 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.224 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.230 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[6]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[23]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.235 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.251 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.557      ;
; 1.256 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.562      ;
; 1.272 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[27]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[65]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.578      ;
; 1.290 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[27]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.311 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[51]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.617      ;
; 1.359 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg1 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.718      ;
; 1.371 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg4  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.729      ;
; 1.378 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_datain_reg4 ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.736      ;
; 1.382 ; ID_Registers:ID_Registers|register_rtl_0_bypass[33]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[11]                                                                ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.686      ;
; 1.385 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[53]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.692      ;
; 1.389 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg5  ; Clk          ; Clk         ; 0.000        ; 0.097      ; 1.753      ;
; 1.400 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.765      ;
; 1.404 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[57]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.710      ;
; 1.405 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.757      ;
; 1.429 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.736      ;
; 1.434 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.785      ;
; 1.449 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_address_reg6 ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.800      ;
; 1.458 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_address_reg4 ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.810      ;
; 1.479 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[6]       ; ID_Registers:ID_Registers|register_rtl_0_bypass[23]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.785      ;
; 1.492 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[12]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[35]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.798      ;
; 1.496 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.802      ;
; 1.497 ; ID_Registers:ID_Registers|register_rtl_0_bypass[23]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.803      ;
; 1.498 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                         ; Clk          ; Clk         ; 0.000        ; -0.009     ; 1.795      ;
; 1.501 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]    ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2          ; Clk          ; Clk         ; 0.000        ; 0.074      ; 1.842      ;
; 1.502 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.808      ;
; 1.509 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[12]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.514 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[19]                                                                         ; Clk          ; Clk         ; 0.000        ; -0.004     ; 1.816      ;
; 1.531 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[25]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.837      ;
; 1.541 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.847      ;
; 1.542 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[63]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.848      ;
; 1.543 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.849      ;
; 1.547 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]    ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2          ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.892      ;
; 1.559 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[73]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.002      ; 1.867      ;
; 1.564 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[5]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[21]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.870      ;
; 1.568 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[11]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]                                                             ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.875      ;
; 1.570 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.876      ;
; 1.572 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]                                                             ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.879      ;
; 1.580 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.886      ;
; 1.587 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[4]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[19]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.893      ;
; 1.589 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM                                                                    ; Clk          ; Clk         ; 0.000        ; 0.010      ; 1.905      ;
; 1.592 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.598 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]                                                                ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.902      ;
; 1.612 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]                                                                ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.917      ;
; 1.613 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[26]                                                                ; Clk          ; Clk         ; 0.000        ; 0.002      ; 1.921      ;
; 1.623 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[4]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.929      ;
; 1.626 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.932      ;
; 1.643 ; ID_Registers:ID_Registers|register_rtl_0_bypass[67]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.949      ;
; 1.644 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                ; Clk          ; Clk         ; 0.000        ; -0.012     ; 1.938      ;
; 1.668 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                ; Clk          ; Clk         ; 0.000        ; -0.013     ; 1.961      ;
; 1.672 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[29]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[69]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.978      ;
; 1.680 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                ; Clk          ; Clk         ; 0.000        ; -0.018     ; 1.968      ;
; 1.680 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[10]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]                                                               ; Clk          ; Clk         ; 0.000        ; 0.015      ; 2.001      ;
; 1.710 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg7 ; Clk          ; Clk         ; 0.000        ; 0.087      ; 2.064      ;
; 1.715 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[27]     ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27          ; Clk          ; Clk         ; 0.000        ; 0.096      ; 2.078      ;
; 1.716 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31          ; Clk          ; Clk         ; 0.000        ; 0.092      ; 2.075      ;
; 1.733 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]     ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 2.081      ;
; 1.733 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_datain_reg2 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 2.073      ;
; 1.746 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[27]     ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27          ; Clk          ; Clk         ; 0.000        ; 0.100      ; 2.113      ;
; 1.755 ; ID_Registers:ID_Registers|register_rtl_0_bypass[19]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[4]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.061      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 19.637 ; 19.637 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 19.637 ; 19.637 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 19.331 ; 19.331 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 23.455 ; 23.455 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 14.151 ; 14.151 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 14.113 ; 14.113 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 14.037 ; 14.037 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 14.151 ; 14.151 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 20.609 ; 20.609 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 17.927 ; 17.927 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 16.577 ; 16.577 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 15.421 ; 15.421 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 17.129 ; 17.129 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 17.690 ; 17.690 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 18.614 ; 18.614 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 15.936 ; 15.936 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 17.675 ; 17.675 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 17.806 ; 17.806 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 18.114 ; 18.114 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 16.480 ; 16.480 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 16.051 ; 16.051 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 16.229 ; 16.229 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 17.888 ; 17.888 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 16.020 ; 16.020 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 16.039 ; 16.039 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 19.684 ; 19.684 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 19.092 ; 19.092 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 17.061 ; 17.061 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 18.675 ; 18.675 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 20.609 ; 20.609 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 18.334 ; 18.334 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 16.676 ; 16.676 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 16.917 ; 16.917 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 19.110 ; 19.110 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 19.645 ; 19.645 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 18.159 ; 18.159 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 18.557 ; 18.557 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 17.350 ; 17.350 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 16.534 ; 16.534 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 17.476 ; 17.476 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 17.040 ; 17.040 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 24.905 ; 24.905 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 23.241 ; 23.241 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 21.259 ; 21.259 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 20.207 ; 20.207 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 21.109 ; 21.109 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 21.612 ; 21.612 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 19.572 ; 19.572 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 20.140 ; 20.140 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 22.631 ; 22.631 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 21.573 ; 21.573 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 23.211 ; 23.211 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 22.971 ; 22.971 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 23.825 ; 23.825 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 22.230 ; 22.230 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 24.195 ; 24.195 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 21.951 ; 21.951 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 24.278 ; 24.278 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 22.140 ; 22.140 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 22.159 ; 22.159 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 21.371 ; 21.371 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 23.906 ; 23.906 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 23.758 ; 23.758 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 23.827 ; 23.827 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 23.219 ; 23.219 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 24.258 ; 24.258 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 24.728 ; 24.728 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 23.166 ; 23.166 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 21.733 ; 21.733 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 23.590 ; 23.590 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 23.233 ; 23.233 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 24.905 ; 24.905 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 24.539 ; 24.539 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 22.315 ; 22.315 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 12.442 ; 12.442 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.228 ; 10.228 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 10.802 ; 10.802 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 10.137 ; 10.137 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 10.333 ; 10.333 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 11.468 ; 11.468 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 11.493 ; 11.493 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 9.422  ; 9.422  ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 11.121 ; 11.121 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 11.656 ; 11.656 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 11.144 ; 11.144 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 9.804  ; 9.804  ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 10.891 ; 10.891 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 10.930 ; 10.930 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 9.459  ; 9.459  ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 10.754 ; 10.754 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 12.106 ; 12.106 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 12.442 ; 12.442 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 9.596  ; 9.596  ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 10.923 ; 10.923 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 11.361 ; 11.361 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 11.358 ; 11.358 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 11.954 ; 11.954 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 10.655 ; 10.655 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 11.648 ; 11.648 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 11.403 ; 11.403 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 11.756 ; 11.756 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.914 ; 10.914 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 11.336 ; 11.336 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 11.933 ; 11.933 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 9.994  ; 9.994  ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 10.932 ; 10.932 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 11.964 ; 11.964 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 13.803 ; 13.803 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.644 ; 11.644 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 12.966 ; 12.966 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 13.324 ; 13.324 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 10.693 ; 10.693 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 10.939 ; 10.939 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 11.809 ; 11.809 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 10.465 ; 10.465 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 10.159 ; 10.159 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 12.614 ; 12.614 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 9.452  ; 9.452  ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 13.803 ; 13.803 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 10.552 ; 10.552 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 12.872 ; 12.872 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 10.855 ; 10.855 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 11.247 ; 11.247 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 9.898  ; 9.898  ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 12.024 ; 12.024 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 11.250 ; 11.250 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 11.028 ; 11.028 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 12.045 ; 12.045 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 12.380 ; 12.380 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 12.297 ; 12.297 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 11.596 ; 11.596 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 10.219 ; 10.219 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 10.705 ; 10.705 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 12.845 ; 12.845 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 11.105 ; 11.105 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 12.003 ; 12.003 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 11.362 ; 11.362 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 10.021 ; 10.021 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 11.332 ; 11.332 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 12.182 ; 12.182 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 19.607 ; 19.607 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 13.717 ; 13.717 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 13.318 ; 13.318 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 13.717 ; 13.717 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 14.897 ; 14.897 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 14.897 ; 14.897 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 13.290 ; 13.290 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 18.801 ; 18.801 ; Rise       ; Clk             ;
; Forward_C_out[*]               ; Clk        ; 23.207 ; 23.207 ; Rise       ; Clk             ;
;  Forward_C_out[0]              ; Clk        ; 22.643 ; 22.643 ; Rise       ; Clk             ;
;  Forward_C_out[1]              ; Clk        ; 20.656 ; 20.656 ; Rise       ; Clk             ;
;  Forward_C_out[2]              ; Clk        ; 22.223 ; 22.223 ; Rise       ; Clk             ;
;  Forward_C_out[3]              ; Clk        ; 21.600 ; 21.600 ; Rise       ; Clk             ;
;  Forward_C_out[4]              ; Clk        ; 21.138 ; 21.138 ; Rise       ; Clk             ;
;  Forward_C_out[5]              ; Clk        ; 21.554 ; 21.554 ; Rise       ; Clk             ;
;  Forward_C_out[6]              ; Clk        ; 20.783 ; 20.783 ; Rise       ; Clk             ;
;  Forward_C_out[7]              ; Clk        ; 22.361 ; 22.361 ; Rise       ; Clk             ;
;  Forward_C_out[8]              ; Clk        ; 22.354 ; 22.354 ; Rise       ; Clk             ;
;  Forward_C_out[9]              ; Clk        ; 18.854 ; 18.854 ; Rise       ; Clk             ;
;  Forward_C_out[10]             ; Clk        ; 20.022 ; 20.022 ; Rise       ; Clk             ;
;  Forward_C_out[11]             ; Clk        ; 19.708 ; 19.708 ; Rise       ; Clk             ;
;  Forward_C_out[12]             ; Clk        ; 20.627 ; 20.627 ; Rise       ; Clk             ;
;  Forward_C_out[13]             ; Clk        ; 21.526 ; 21.526 ; Rise       ; Clk             ;
;  Forward_C_out[14]             ; Clk        ; 21.127 ; 21.127 ; Rise       ; Clk             ;
;  Forward_C_out[15]             ; Clk        ; 20.742 ; 20.742 ; Rise       ; Clk             ;
;  Forward_C_out[16]             ; Clk        ; 21.725 ; 21.725 ; Rise       ; Clk             ;
;  Forward_C_out[17]             ; Clk        ; 20.384 ; 20.384 ; Rise       ; Clk             ;
;  Forward_C_out[18]             ; Clk        ; 21.683 ; 21.683 ; Rise       ; Clk             ;
;  Forward_C_out[19]             ; Clk        ; 22.964 ; 22.964 ; Rise       ; Clk             ;
;  Forward_C_out[20]             ; Clk        ; 22.141 ; 22.141 ; Rise       ; Clk             ;
;  Forward_C_out[21]             ; Clk        ; 20.507 ; 20.507 ; Rise       ; Clk             ;
;  Forward_C_out[22]             ; Clk        ; 19.441 ; 19.441 ; Rise       ; Clk             ;
;  Forward_C_out[23]             ; Clk        ; 22.415 ; 22.415 ; Rise       ; Clk             ;
;  Forward_C_out[24]             ; Clk        ; 21.238 ; 21.238 ; Rise       ; Clk             ;
;  Forward_C_out[25]             ; Clk        ; 21.950 ; 21.950 ; Rise       ; Clk             ;
;  Forward_C_out[26]             ; Clk        ; 21.115 ; 21.115 ; Rise       ; Clk             ;
;  Forward_C_out[27]             ; Clk        ; 19.919 ; 19.919 ; Rise       ; Clk             ;
;  Forward_C_out[28]             ; Clk        ; 20.537 ; 20.537 ; Rise       ; Clk             ;
;  Forward_C_out[29]             ; Clk        ; 23.207 ; 23.207 ; Rise       ; Clk             ;
;  Forward_C_out[30]             ; Clk        ; 21.397 ; 21.397 ; Rise       ; Clk             ;
;  Forward_C_out[31]             ; Clk        ; 22.392 ; 22.392 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 18.426 ; 18.426 ; Rise       ; Clk             ;
; Forward_D_out[*]               ; Clk        ; 23.450 ; 23.450 ; Rise       ; Clk             ;
;  Forward_D_out[0]              ; Clk        ; 23.450 ; 23.450 ; Rise       ; Clk             ;
;  Forward_D_out[1]              ; Clk        ; 21.957 ; 21.957 ; Rise       ; Clk             ;
;  Forward_D_out[2]              ; Clk        ; 21.171 ; 21.171 ; Rise       ; Clk             ;
;  Forward_D_out[3]              ; Clk        ; 22.176 ; 22.176 ; Rise       ; Clk             ;
;  Forward_D_out[4]              ; Clk        ; 22.548 ; 22.548 ; Rise       ; Clk             ;
;  Forward_D_out[5]              ; Clk        ; 21.809 ; 21.809 ; Rise       ; Clk             ;
;  Forward_D_out[6]              ; Clk        ; 19.769 ; 19.769 ; Rise       ; Clk             ;
;  Forward_D_out[7]              ; Clk        ; 19.590 ; 19.590 ; Rise       ; Clk             ;
;  Forward_D_out[8]              ; Clk        ; 19.690 ; 19.690 ; Rise       ; Clk             ;
;  Forward_D_out[9]              ; Clk        ; 19.898 ; 19.898 ; Rise       ; Clk             ;
;  Forward_D_out[10]             ; Clk        ; 20.963 ; 20.963 ; Rise       ; Clk             ;
;  Forward_D_out[11]             ; Clk        ; 21.407 ; 21.407 ; Rise       ; Clk             ;
;  Forward_D_out[12]             ; Clk        ; 21.231 ; 21.231 ; Rise       ; Clk             ;
;  Forward_D_out[13]             ; Clk        ; 19.733 ; 19.733 ; Rise       ; Clk             ;
;  Forward_D_out[14]             ; Clk        ; 22.158 ; 22.158 ; Rise       ; Clk             ;
;  Forward_D_out[15]             ; Clk        ; 21.696 ; 21.696 ; Rise       ; Clk             ;
;  Forward_D_out[16]             ; Clk        ; 20.799 ; 20.799 ; Rise       ; Clk             ;
;  Forward_D_out[17]             ; Clk        ; 22.123 ; 22.123 ; Rise       ; Clk             ;
;  Forward_D_out[18]             ; Clk        ; 21.410 ; 21.410 ; Rise       ; Clk             ;
;  Forward_D_out[19]             ; Clk        ; 21.120 ; 21.120 ; Rise       ; Clk             ;
;  Forward_D_out[20]             ; Clk        ; 21.591 ; 21.591 ; Rise       ; Clk             ;
;  Forward_D_out[21]             ; Clk        ; 20.666 ; 20.666 ; Rise       ; Clk             ;
;  Forward_D_out[22]             ; Clk        ; 21.767 ; 21.767 ; Rise       ; Clk             ;
;  Forward_D_out[23]             ; Clk        ; 20.198 ; 20.198 ; Rise       ; Clk             ;
;  Forward_D_out[24]             ; Clk        ; 19.201 ; 19.201 ; Rise       ; Clk             ;
;  Forward_D_out[25]             ; Clk        ; 22.864 ; 22.864 ; Rise       ; Clk             ;
;  Forward_D_out[26]             ; Clk        ; 21.927 ; 21.927 ; Rise       ; Clk             ;
;  Forward_D_out[27]             ; Clk        ; 22.070 ; 22.070 ; Rise       ; Clk             ;
;  Forward_D_out[28]             ; Clk        ; 20.303 ; 20.303 ; Rise       ; Clk             ;
;  Forward_D_out[29]             ; Clk        ; 22.594 ; 22.594 ; Rise       ; Clk             ;
;  Forward_D_out[30]             ; Clk        ; 21.491 ; 21.491 ; Rise       ; Clk             ;
;  Forward_D_out[31]             ; Clk        ; 22.903 ; 22.903 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 14.830 ; 14.830 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 14.830 ; 14.830 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 14.212 ; 14.212 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 21.195 ; 21.195 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 21.170 ; 21.170 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 13.065 ; 13.065 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 9.576  ; 9.576  ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 10.208 ; 10.208 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 12.967 ; 12.967 ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 8.325  ; 8.325  ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 8.131  ; 8.131  ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 12.664 ; 12.664 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 10.868 ; 10.868 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 11.951 ; 11.951 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 13.063 ; 13.063 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 11.999 ; 11.999 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 11.403 ; 11.403 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 11.660 ; 11.660 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 13.065 ; 13.065 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 10.433 ; 10.433 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 12.238 ; 12.238 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 11.805 ; 11.805 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 10.847 ; 10.847 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 11.095 ; 11.095 ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 8.982  ; 8.982  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 12.492 ; 12.492 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 17.550 ; 17.550 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 17.106 ; 17.106 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 14.867 ; 14.867 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 15.614 ; 15.614 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 13.783 ; 13.783 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 14.784 ; 14.784 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 14.159 ; 14.159 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 15.063 ; 15.063 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 14.764 ; 14.764 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 17.400 ; 17.400 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 14.486 ; 14.486 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 14.056 ; 14.056 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 14.744 ; 14.744 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 17.056 ; 17.056 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 14.804 ; 14.804 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 13.621 ; 13.621 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 14.165 ; 14.165 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 17.550 ; 17.550 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 17.550 ; 17.550 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 14.165 ; 14.165 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 17.343 ; 17.343 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 18.440 ; 18.440 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 18.440 ; 18.440 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 29.663 ; 29.663 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 29.663 ; 29.663 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 29.653 ; 29.653 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 28.307 ; 28.307 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 25.725 ; 25.725 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 25.910 ; 25.910 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 26.031 ; 26.031 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 25.266 ; 25.266 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 25.150 ; 25.150 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 26.431 ; 26.431 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 27.250 ; 27.250 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 26.791 ; 26.791 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 25.468 ; 25.468 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 26.337 ; 26.337 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 26.162 ; 26.162 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 25.179 ; 25.179 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 26.567 ; 26.567 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 26.992 ; 26.992 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 25.825 ; 25.825 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 26.673 ; 26.673 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 27.488 ; 27.488 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 27.146 ; 27.146 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 28.420 ; 28.420 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 26.258 ; 26.258 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 27.296 ; 27.296 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 26.875 ; 26.875 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 24.523 ; 24.523 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 25.864 ; 25.864 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 26.929 ; 26.929 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 25.350 ; 25.350 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 25.273 ; 25.273 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 26.218 ; 26.218 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 25.556 ; 25.556 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 27.563 ; 27.563 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 18.887 ; 18.887 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 11.447 ; 11.447 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 11.447 ; 11.447 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 12.630 ; 12.630 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 13.809 ; 13.809 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 15.099 ; 15.099 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 13.956 ; 13.956 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 13.033 ; 13.033 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 14.778 ; 14.778 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 14.159 ; 14.159 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 13.677 ; 13.677 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 14.116 ; 14.116 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 13.920 ; 13.920 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 15.499 ; 15.499 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 15.038 ; 15.038 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 14.452 ; 14.452 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 15.581 ; 15.581 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 14.169 ; 14.169 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 14.810 ; 14.810 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 17.804 ; 17.804 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 17.075 ; 17.075 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 13.211 ; 13.211 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 15.673 ; 15.673 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 14.213 ; 14.213 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 15.526 ; 15.526 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 17.653 ; 17.653 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 15.771 ; 15.771 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 18.887 ; 18.887 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 16.398 ; 16.398 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 16.060 ; 16.060 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 15.330 ; 15.330 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 18.026 ; 18.026 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 17.074 ; 17.074 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 13.689 ; 13.689 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 13.689 ; 13.689 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 11.147 ; 11.147 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 12.331 ; 12.331 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 20.942 ; 20.942 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 20.379 ; 20.379 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 16.136 ; 16.136 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 16.983 ; 16.983 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 18.729 ; 18.729 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 17.522 ; 17.522 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 16.763 ; 16.763 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 18.347 ; 18.347 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 16.829 ; 16.829 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 18.531 ; 18.531 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 15.846 ; 15.846 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 18.276 ; 18.276 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 19.030 ; 19.030 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 18.482 ; 18.482 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 18.470 ; 18.470 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 19.340 ; 19.340 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 17.791 ; 17.791 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 20.942 ; 20.942 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 17.761 ; 17.761 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 16.729 ; 16.729 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 17.210 ; 17.210 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 18.809 ; 18.809 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 18.252 ; 18.252 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 19.850 ; 19.850 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 17.987 ; 17.987 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 17.149 ; 17.149 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 19.774 ; 19.774 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 18.952 ; 18.952 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 18.661 ; 18.661 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 17.501 ; 17.501 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 18.019 ; 18.019 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 19.399 ; 19.399 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 18.879 ; 18.879 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 14.244 ; 14.244 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 12.755 ; 12.755 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 12.724 ; 12.724 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 11.579 ; 11.579 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 10.389 ; 10.389 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 10.545 ; 10.545 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 11.203 ; 11.203 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 13.102 ; 13.102 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 11.649 ; 11.649 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 12.938 ; 12.938 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 10.846 ; 10.846 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 10.561 ; 10.561 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 12.240 ; 12.240 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 11.578 ; 11.578 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 12.404 ; 12.404 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 10.449 ; 10.449 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 10.805 ; 10.805 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 10.555 ; 10.555 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 13.561 ; 13.561 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 10.204 ; 10.204 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 12.415 ; 12.415 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 12.380 ; 12.380 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 9.948  ; 9.948  ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 12.368 ; 12.368 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 12.128 ; 12.128 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 12.570 ; 12.570 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 10.950 ; 10.950 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 14.244 ; 14.244 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 10.296 ; 10.296 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 10.338 ; 10.338 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 12.757 ; 12.757 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 10.860 ; 10.860 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 11.558 ; 11.558 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 14.703 ; 14.703 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 10.525 ; 10.525 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 10.721 ; 10.721 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 11.515 ; 11.515 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 12.132 ; 12.132 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 13.590 ; 13.590 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 11.417 ; 11.417 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 10.554 ; 10.554 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 11.969 ; 11.969 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 14.551 ; 14.551 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 13.829 ; 13.829 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 10.638 ; 10.638 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 12.156 ; 12.156 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 14.703 ; 14.703 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 13.149 ; 13.149 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 11.773 ; 11.773 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 12.312 ; 12.312 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 10.939 ; 10.939 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 12.337 ; 12.337 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 11.384 ; 11.384 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 13.849 ; 13.849 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 11.039 ; 11.039 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 10.574 ; 10.574 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 13.076 ; 13.076 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 11.380 ; 11.380 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 10.860 ; 10.860 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 12.506 ; 12.506 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 13.629 ; 13.629 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 10.904 ; 10.904 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 13.233 ; 13.233 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 11.638 ; 11.638 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 10.831 ; 10.831 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 10.219 ; 10.219 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 14.693 ; 14.693 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 10.515 ; 10.515 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 10.711 ; 10.711 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 11.555 ; 11.555 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 12.092 ; 12.092 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 13.580 ; 13.580 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 11.417 ; 11.417 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 10.554 ; 10.554 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 11.979 ; 11.979 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 14.611 ; 14.611 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 13.665 ; 13.665 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 10.648 ; 10.648 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 12.216 ; 12.216 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 14.693 ; 14.693 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 13.184 ; 13.184 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 11.733 ; 11.733 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 12.312 ; 12.312 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 10.939 ; 10.939 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 12.327 ; 12.327 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 11.384 ; 11.384 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 13.869 ; 13.869 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 11.039 ; 11.039 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 10.564 ; 10.564 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 13.076 ; 13.076 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 11.380 ; 11.380 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 10.850 ; 10.850 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 12.554 ; 12.554 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 13.579 ; 13.579 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 10.854 ; 10.854 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 13.233 ; 13.233 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 11.705 ; 11.705 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 10.811 ; 10.811 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 10.209 ; 10.209 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 14.223 ; 14.223 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 11.778 ; 11.778 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 12.621 ; 12.621 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 12.251 ; 12.251 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 11.579 ; 11.579 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 12.548 ; 12.548 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 12.125 ; 12.125 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 12.840 ; 12.840 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 13.995 ; 13.995 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 12.482 ; 12.482 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 12.890 ; 12.890 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 13.664 ; 13.664 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 12.216 ; 12.216 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 13.202 ; 13.202 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 12.006 ; 12.006 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 14.223 ; 14.223 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 12.797 ; 12.797 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 13.433 ; 13.433 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 12.838 ; 12.838 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 12.111 ; 12.111 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 12.833 ; 12.833 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 11.926 ; 11.926 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 13.217 ; 13.217 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 13.309 ; 13.309 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 13.123 ; 13.123 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 13.082 ; 13.082 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 13.466 ; 13.466 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 13.732 ; 13.732 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 12.806 ; 12.806 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 13.537 ; 13.537 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 12.879 ; 12.879 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 13.553 ; 13.553 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 11.276 ; 11.276 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 14.256 ; 14.256 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 13.505 ; 13.505 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 14.256 ; 14.256 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 12.011 ; 12.011 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 13.065 ; 13.065 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 27.834 ; 27.834 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 23.870 ; 23.870 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 21.215 ; 21.215 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 13.526 ; 13.526 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 13.526 ; 13.526 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 14.535 ; 14.535 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 14.261 ; 14.261 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 11.363 ; 11.363 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 12.225 ; 12.225 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 11.363 ; 11.363 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 12.415 ; 12.415 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 10.137 ; 10.137 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 14.008 ; 14.008 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 13.013 ; 13.013 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 10.137 ; 10.137 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 14.009 ; 14.009 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 13.384 ; 13.384 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 13.781 ; 13.781 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 11.572 ; 11.572 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 13.318 ; 13.318 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 13.448 ; 13.448 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 13.273 ; 13.273 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 11.538 ; 11.538 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 11.227 ; 11.227 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 13.380 ; 13.380 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 14.465 ; 14.465 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 12.439 ; 12.439 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 11.966 ; 11.966 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 14.325 ; 14.325 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 13.367 ; 13.367 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 10.742 ; 10.742 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 13.385 ; 13.385 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 15.564 ; 15.564 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 11.915 ; 11.915 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 12.298 ; 12.298 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 12.488 ; 12.488 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 13.652 ; 13.652 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 14.199 ; 14.199 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 12.940 ; 12.940 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 12.298 ; 12.298 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 12.673 ; 12.673 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 13.246 ; 13.246 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 13.000 ; 13.000 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 13.755 ; 13.755 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 12.493 ; 12.493 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 13.996 ; 13.996 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 14.952 ; 14.952 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 12.967 ; 12.967 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 14.013 ; 14.013 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 14.406 ; 14.406 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 13.266 ; 13.266 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 14.137 ; 14.137 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 14.409 ; 14.409 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 13.267 ; 13.267 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 15.352 ; 15.352 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 15.703 ; 15.703 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 15.427 ; 15.427 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 15.138 ; 15.138 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 15.774 ; 15.774 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 14.125 ; 14.125 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 14.329 ; 14.329 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 13.723 ; 13.723 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 13.586 ; 13.586 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 12.493 ; 12.493 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 15.361 ; 15.361 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 15.875 ; 15.875 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 13.977 ; 13.977 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 15.109 ; 15.109 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 15.807 ; 15.807 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 16.075 ; 16.075 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 14.677 ; 14.677 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 13.431 ; 13.431 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 14.648 ; 14.648 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 14.756 ; 14.756 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 16.358 ; 16.358 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 15.337 ; 15.337 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 12.937 ; 12.937 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 9.422  ; 9.422  ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.228 ; 10.228 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 10.802 ; 10.802 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 10.137 ; 10.137 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 10.333 ; 10.333 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 11.468 ; 11.468 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 11.493 ; 11.493 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 9.422  ; 9.422  ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 11.121 ; 11.121 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 11.656 ; 11.656 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 11.144 ; 11.144 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 9.804  ; 9.804  ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 10.891 ; 10.891 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 10.930 ; 10.930 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 9.459  ; 9.459  ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 10.754 ; 10.754 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 12.106 ; 12.106 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 12.442 ; 12.442 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 9.596  ; 9.596  ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 10.923 ; 10.923 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 11.361 ; 11.361 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 11.358 ; 11.358 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 11.954 ; 11.954 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 10.655 ; 10.655 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 11.648 ; 11.648 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 11.403 ; 11.403 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 11.756 ; 11.756 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.914 ; 10.914 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 11.336 ; 11.336 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 11.933 ; 11.933 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 9.994  ; 9.994  ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 10.932 ; 10.932 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 11.964 ; 11.964 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 9.452  ; 9.452  ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.644 ; 11.644 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 12.966 ; 12.966 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 13.324 ; 13.324 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 10.693 ; 10.693 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 10.939 ; 10.939 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 11.809 ; 11.809 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 10.465 ; 10.465 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 10.159 ; 10.159 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 12.614 ; 12.614 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 9.452  ; 9.452  ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 13.803 ; 13.803 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 10.552 ; 10.552 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 12.872 ; 12.872 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 10.855 ; 10.855 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 11.247 ; 11.247 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 9.898  ; 9.898  ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 12.024 ; 12.024 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 11.250 ; 11.250 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 11.028 ; 11.028 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 12.045 ; 12.045 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 12.380 ; 12.380 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 12.297 ; 12.297 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 11.596 ; 11.596 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 10.219 ; 10.219 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 10.705 ; 10.705 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 12.845 ; 12.845 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 11.105 ; 11.105 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 12.003 ; 12.003 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 11.362 ; 11.362 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 10.021 ; 10.021 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 11.332 ; 11.332 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 12.182 ; 12.182 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 13.496 ; 13.496 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 11.355 ; 11.355 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 11.355 ; 11.355 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 11.959 ; 11.959 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 11.440 ; 11.440 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 11.653 ; 11.653 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 11.440 ; 11.440 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 12.690 ; 12.690 ; Rise       ; Clk             ;
; Forward_C_out[*]               ; Clk        ; 12.209 ; 12.209 ; Rise       ; Clk             ;
;  Forward_C_out[0]              ; Clk        ; 16.039 ; 16.039 ; Rise       ; Clk             ;
;  Forward_C_out[1]              ; Clk        ; 14.465 ; 14.465 ; Rise       ; Clk             ;
;  Forward_C_out[2]              ; Clk        ; 14.544 ; 14.544 ; Rise       ; Clk             ;
;  Forward_C_out[3]              ; Clk        ; 13.431 ; 13.431 ; Rise       ; Clk             ;
;  Forward_C_out[4]              ; Clk        ; 14.661 ; 14.661 ; Rise       ; Clk             ;
;  Forward_C_out[5]              ; Clk        ; 15.406 ; 15.406 ; Rise       ; Clk             ;
;  Forward_C_out[6]              ; Clk        ; 13.104 ; 13.104 ; Rise       ; Clk             ;
;  Forward_C_out[7]              ; Clk        ; 15.135 ; 15.135 ; Rise       ; Clk             ;
;  Forward_C_out[8]              ; Clk        ; 16.049 ; 16.049 ; Rise       ; Clk             ;
;  Forward_C_out[9]              ; Clk        ; 12.591 ; 12.591 ; Rise       ; Clk             ;
;  Forward_C_out[10]             ; Clk        ; 12.287 ; 12.287 ; Rise       ; Clk             ;
;  Forward_C_out[11]             ; Clk        ; 12.801 ; 12.801 ; Rise       ; Clk             ;
;  Forward_C_out[12]             ; Clk        ; 13.342 ; 13.342 ; Rise       ; Clk             ;
;  Forward_C_out[13]             ; Clk        ; 13.944 ; 13.944 ; Rise       ; Clk             ;
;  Forward_C_out[14]             ; Clk        ; 13.425 ; 13.425 ; Rise       ; Clk             ;
;  Forward_C_out[15]             ; Clk        ; 14.264 ; 14.264 ; Rise       ; Clk             ;
;  Forward_C_out[16]             ; Clk        ; 14.264 ; 14.264 ; Rise       ; Clk             ;
;  Forward_C_out[17]             ; Clk        ; 13.348 ; 13.348 ; Rise       ; Clk             ;
;  Forward_C_out[18]             ; Clk        ; 13.616 ; 13.616 ; Rise       ; Clk             ;
;  Forward_C_out[19]             ; Clk        ; 15.175 ; 15.175 ; Rise       ; Clk             ;
;  Forward_C_out[20]             ; Clk        ; 14.730 ; 14.730 ; Rise       ; Clk             ;
;  Forward_C_out[21]             ; Clk        ; 12.683 ; 12.683 ; Rise       ; Clk             ;
;  Forward_C_out[22]             ; Clk        ; 12.209 ; 12.209 ; Rise       ; Clk             ;
;  Forward_C_out[23]             ; Clk        ; 14.879 ; 14.879 ; Rise       ; Clk             ;
;  Forward_C_out[24]             ; Clk        ; 13.531 ; 13.531 ; Rise       ; Clk             ;
;  Forward_C_out[25]             ; Clk        ; 14.634 ; 14.634 ; Rise       ; Clk             ;
;  Forward_C_out[26]             ; Clk        ; 14.561 ; 14.561 ; Rise       ; Clk             ;
;  Forward_C_out[27]             ; Clk        ; 12.953 ; 12.953 ; Rise       ; Clk             ;
;  Forward_C_out[28]             ; Clk        ; 12.828 ; 12.828 ; Rise       ; Clk             ;
;  Forward_C_out[29]             ; Clk        ; 15.907 ; 15.907 ; Rise       ; Clk             ;
;  Forward_C_out[30]             ; Clk        ; 13.713 ; 13.713 ; Rise       ; Clk             ;
;  Forward_C_out[31]             ; Clk        ; 14.202 ; 14.202 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 12.315 ; 12.315 ; Rise       ; Clk             ;
; Forward_D_out[*]               ; Clk        ; 11.232 ; 11.232 ; Rise       ; Clk             ;
;  Forward_D_out[0]              ; Clk        ; 15.007 ; 15.007 ; Rise       ; Clk             ;
;  Forward_D_out[1]              ; Clk        ; 14.253 ; 14.253 ; Rise       ; Clk             ;
;  Forward_D_out[2]              ; Clk        ; 14.224 ; 14.224 ; Rise       ; Clk             ;
;  Forward_D_out[3]              ; Clk        ; 14.219 ; 14.219 ; Rise       ; Clk             ;
;  Forward_D_out[4]              ; Clk        ; 16.096 ; 16.096 ; Rise       ; Clk             ;
;  Forward_D_out[5]              ; Clk        ; 15.258 ; 15.258 ; Rise       ; Clk             ;
;  Forward_D_out[6]              ; Clk        ; 12.447 ; 12.447 ; Rise       ; Clk             ;
;  Forward_D_out[7]              ; Clk        ; 11.232 ; 11.232 ; Rise       ; Clk             ;
;  Forward_D_out[8]              ; Clk        ; 13.579 ; 13.579 ; Rise       ; Clk             ;
;  Forward_D_out[9]              ; Clk        ; 13.787 ; 13.787 ; Rise       ; Clk             ;
;  Forward_D_out[10]             ; Clk        ; 13.806 ; 13.806 ; Rise       ; Clk             ;
;  Forward_D_out[11]             ; Clk        ; 14.599 ; 14.599 ; Rise       ; Clk             ;
;  Forward_D_out[12]             ; Clk        ; 13.773 ; 13.773 ; Rise       ; Clk             ;
;  Forward_D_out[13]             ; Clk        ; 11.974 ; 11.974 ; Rise       ; Clk             ;
;  Forward_D_out[14]             ; Clk        ; 14.460 ; 14.460 ; Rise       ; Clk             ;
;  Forward_D_out[15]             ; Clk        ; 14.750 ; 14.750 ; Rise       ; Clk             ;
;  Forward_D_out[16]             ; Clk        ; 13.289 ; 13.289 ; Rise       ; Clk             ;
;  Forward_D_out[17]             ; Clk        ; 15.038 ; 15.038 ; Rise       ; Clk             ;
;  Forward_D_out[18]             ; Clk        ; 13.750 ; 13.750 ; Rise       ; Clk             ;
;  Forward_D_out[19]             ; Clk        ; 13.455 ; 13.455 ; Rise       ; Clk             ;
;  Forward_D_out[20]             ; Clk        ; 14.314 ; 14.314 ; Rise       ; Clk             ;
;  Forward_D_out[21]             ; Clk        ; 12.978 ; 12.978 ; Rise       ; Clk             ;
;  Forward_D_out[22]             ; Clk        ; 14.427 ; 14.427 ; Rise       ; Clk             ;
;  Forward_D_out[23]             ; Clk        ; 12.860 ; 12.860 ; Rise       ; Clk             ;
;  Forward_D_out[24]             ; Clk        ; 11.788 ; 11.788 ; Rise       ; Clk             ;
;  Forward_D_out[25]             ; Clk        ; 15.250 ; 15.250 ; Rise       ; Clk             ;
;  Forward_D_out[26]             ; Clk        ; 14.763 ; 14.763 ; Rise       ; Clk             ;
;  Forward_D_out[27]             ; Clk        ; 14.977 ; 14.977 ; Rise       ; Clk             ;
;  Forward_D_out[28]             ; Clk        ; 12.233 ; 12.233 ; Rise       ; Clk             ;
;  Forward_D_out[29]             ; Clk        ; 15.651 ; 15.651 ; Rise       ; Clk             ;
;  Forward_D_out[30]             ; Clk        ; 14.012 ; 14.012 ; Rise       ; Clk             ;
;  Forward_D_out[31]             ; Clk        ; 14.702 ; 14.702 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 11.740 ; 11.740 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 12.140 ; 12.140 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 11.740 ; 11.740 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 12.774 ; 12.774 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 12.749 ; 12.749 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 8.131  ; 8.131  ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 9.576  ; 9.576  ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 10.208 ; 10.208 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 12.967 ; 12.967 ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 8.325  ; 8.325  ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 8.131  ; 8.131  ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 12.664 ; 12.664 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 10.868 ; 10.868 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 11.951 ; 11.951 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 13.063 ; 13.063 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 11.999 ; 11.999 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 11.403 ; 11.403 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 11.660 ; 11.660 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 13.065 ; 13.065 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 10.433 ; 10.433 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 12.238 ; 12.238 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 11.805 ; 11.805 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 10.847 ; 10.847 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 11.095 ; 11.095 ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 8.982  ; 8.982  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 12.492 ; 12.492 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 11.604 ; 11.604 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 15.400 ; 15.400 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 13.023 ; 13.023 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 13.385 ; 13.385 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 12.119 ; 12.119 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 12.701 ; 12.701 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 12.449 ; 12.449 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 13.270 ; 13.270 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 13.102 ; 13.102 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 15.694 ; 15.694 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 12.115 ; 12.115 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 11.992 ; 11.992 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 13.082 ; 13.082 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 15.350 ; 15.350 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 12.721 ; 12.721 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 11.604 ; 11.604 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 12.501 ; 12.501 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 15.752 ; 15.752 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 15.752 ; 15.752 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 12.501 ; 12.501 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 15.545 ; 15.545 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 12.974 ; 12.974 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 12.974 ; 12.974 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 12.679 ; 12.679 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 15.269 ; 15.269 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 15.259 ; 15.259 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 16.133 ; 16.133 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 13.358 ; 13.358 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 13.558 ; 13.558 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 13.754 ; 13.754 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 13.376 ; 13.376 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 13.125 ; 13.125 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 14.544 ; 14.544 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 15.273 ; 15.273 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 14.901 ; 14.901 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 13.647 ; 13.647 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 14.230 ; 14.230 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 13.689 ; 13.689 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 13.161 ; 13.161 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 14.096 ; 14.096 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 14.841 ; 14.841 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 13.646 ; 13.646 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 14.651 ; 14.651 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 15.480 ; 15.480 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 15.273 ; 15.273 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 16.285 ; 16.285 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 14.125 ; 14.125 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 15.170 ; 15.170 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 14.347 ; 14.347 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 12.679 ; 12.679 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 14.026 ; 14.026 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 15.219 ; 15.219 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 13.513 ; 13.513 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 13.160 ; 13.160 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 14.541 ; 14.541 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 13.015 ; 13.015 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 15.721 ; 15.721 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 10.622 ; 10.622 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 11.447 ; 11.447 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 11.447 ; 11.447 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 12.630 ; 12.630 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 12.930 ; 12.930 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 14.120 ; 14.120 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 13.329 ; 13.329 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 12.279 ; 12.279 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 13.984 ; 13.984 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 13.248 ; 13.248 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 12.169 ; 12.169 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 12.934 ; 12.934 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 12.217 ; 12.217 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 13.726 ; 13.726 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 13.177 ; 13.177 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 12.550 ; 12.550 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 13.597 ; 13.597 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 12.068 ; 12.068 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 12.918 ; 12.918 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 15.449 ; 15.449 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 14.654 ; 14.654 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 10.622 ; 10.622 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 13.032 ; 13.032 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 11.468 ; 11.468 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 12.747 ; 12.747 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 14.753 ; 14.753 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 12.682 ; 12.682 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 15.708 ; 15.708 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 13.124 ; 13.124 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 12.713 ; 12.713 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 11.890 ; 11.890 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 14.524 ; 14.524 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 13.075 ; 13.075 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 11.147 ; 11.147 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 13.689 ; 13.689 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 11.147 ; 11.147 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 12.331 ; 12.331 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 10.601 ; 10.601 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 15.106 ; 15.106 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 11.818 ; 11.818 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 11.478 ; 11.478 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 13.597 ; 13.597 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 11.986 ; 11.986 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 11.840 ; 11.840 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 13.529 ; 13.529 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 12.295 ; 12.295 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 12.572 ; 12.572 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 11.494 ; 11.494 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 12.749 ; 12.749 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 13.069 ; 13.069 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 12.896 ; 12.896 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 12.886 ; 12.886 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 13.479 ; 13.479 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 13.446 ; 13.446 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 15.036 ; 15.036 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 12.815 ; 12.815 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 10.601 ; 10.601 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 11.144 ; 11.144 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 13.808 ; 13.808 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 13.193 ; 13.193 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 15.307 ; 15.307 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 14.241 ; 14.241 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 11.247 ; 11.247 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 14.374 ; 14.374 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 14.290 ; 14.290 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 12.757 ; 12.757 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 12.528 ; 12.528 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 12.894 ; 12.894 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 14.869 ; 14.869 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 12.917 ; 12.917 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 9.948  ; 9.948  ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 12.755 ; 12.755 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 12.724 ; 12.724 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 11.579 ; 11.579 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 10.389 ; 10.389 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 10.545 ; 10.545 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 11.203 ; 11.203 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 13.102 ; 13.102 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 11.649 ; 11.649 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 12.938 ; 12.938 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 10.846 ; 10.846 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 10.561 ; 10.561 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 12.240 ; 12.240 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 11.578 ; 11.578 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 12.404 ; 12.404 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 10.449 ; 10.449 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 10.805 ; 10.805 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 10.555 ; 10.555 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 13.561 ; 13.561 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 10.204 ; 10.204 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 12.415 ; 12.415 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 12.380 ; 12.380 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 9.948  ; 9.948  ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 12.368 ; 12.368 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 12.128 ; 12.128 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 12.570 ; 12.570 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 10.950 ; 10.950 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 14.244 ; 14.244 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 10.296 ; 10.296 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 10.338 ; 10.338 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 12.757 ; 12.757 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 10.860 ; 10.860 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 11.558 ; 11.558 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 10.219 ; 10.219 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 10.525 ; 10.525 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 10.721 ; 10.721 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 11.515 ; 11.515 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 12.132 ; 12.132 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 13.590 ; 13.590 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 11.417 ; 11.417 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 10.554 ; 10.554 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 11.969 ; 11.969 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 14.551 ; 14.551 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 13.829 ; 13.829 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 10.638 ; 10.638 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 12.156 ; 12.156 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 14.703 ; 14.703 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 13.149 ; 13.149 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 11.773 ; 11.773 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 12.312 ; 12.312 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 10.939 ; 10.939 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 12.337 ; 12.337 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 11.384 ; 11.384 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 13.849 ; 13.849 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 11.039 ; 11.039 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 10.574 ; 10.574 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 13.076 ; 13.076 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 11.380 ; 11.380 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 10.860 ; 10.860 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 12.506 ; 12.506 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 13.629 ; 13.629 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 10.904 ; 10.904 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 13.233 ; 13.233 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 11.638 ; 11.638 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 10.831 ; 10.831 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 10.219 ; 10.219 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 10.209 ; 10.209 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 10.515 ; 10.515 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 10.711 ; 10.711 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 11.555 ; 11.555 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 12.092 ; 12.092 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 13.580 ; 13.580 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 11.417 ; 11.417 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 10.554 ; 10.554 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 11.979 ; 11.979 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 14.611 ; 14.611 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 13.665 ; 13.665 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 10.648 ; 10.648 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 12.216 ; 12.216 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 14.693 ; 14.693 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 13.184 ; 13.184 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 11.733 ; 11.733 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 12.312 ; 12.312 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 10.939 ; 10.939 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 12.327 ; 12.327 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 11.384 ; 11.384 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 13.869 ; 13.869 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 11.039 ; 11.039 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 10.564 ; 10.564 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 13.076 ; 13.076 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 11.380 ; 11.380 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 10.850 ; 10.850 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 12.554 ; 12.554 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 13.579 ; 13.579 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 10.854 ; 10.854 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 13.233 ; 13.233 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 11.705 ; 11.705 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 10.811 ; 10.811 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 10.209 ; 10.209 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 9.350  ; 9.350  ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 10.803 ; 10.803 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 11.590 ; 11.590 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 11.362 ; 11.362 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 10.583 ; 10.583 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 12.195 ; 12.195 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 11.117 ; 11.117 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 12.156 ; 12.156 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 12.217 ; 12.217 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 11.508 ; 11.508 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 11.040 ; 11.040 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 12.223 ; 12.223 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 11.419 ; 11.419 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 11.816 ; 11.816 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 10.565 ; 10.565 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 12.703 ; 12.703 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 12.223 ; 12.223 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 11.488 ; 11.488 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 11.380 ; 11.380 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 10.909 ; 10.909 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 11.388 ; 11.388 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 10.109 ; 10.109 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 11.286 ; 11.286 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 11.604 ; 11.604 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 12.070 ; 12.070 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 11.391 ; 11.391 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 11.101 ; 11.101 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 11.807 ; 11.807 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 10.177 ; 10.177 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 11.656 ; 11.656 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 11.108 ; 11.108 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 12.030 ; 12.030 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 9.350  ; 9.350  ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 12.011 ; 12.011 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 13.208 ; 13.208 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 13.583 ; 13.583 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 12.011 ; 12.011 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 13.065 ; 13.065 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 15.669 ; 15.669 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 14.061 ; 14.061 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 12.794 ; 12.794 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; 35.324 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; 17.873 ; 0.000                 ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 35.324 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.029      ; 4.704      ;
; 35.340 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.052      ; 4.711      ;
; 35.341 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.036      ; 4.694      ;
; 35.341 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.029      ; 4.687      ;
; 35.357 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.052      ; 4.694      ;
; 35.358 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.036      ; 4.677      ;
; 35.382 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.599      ;
; 35.382 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.599      ;
; 35.382 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.599      ;
; 35.382 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.599      ;
; 35.382 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.599      ;
; 35.382 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.599      ;
; 35.382 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.599      ;
; 35.382 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.599      ;
; 35.382 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.599      ;
; 35.382 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.599      ;
; 35.382 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.599      ;
; 35.382 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.599      ;
; 35.383 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.598      ;
; 35.383 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.598      ;
; 35.383 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.598      ;
; 35.383 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.598      ;
; 35.384 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.597      ;
; 35.384 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.597      ;
; 35.384 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.597      ;
; 35.384 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.597      ;
; 35.385 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.596      ;
; 35.385 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.596      ;
; 35.385 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.596      ;
; 35.385 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.596      ;
; 35.386 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.595      ;
; 35.386 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.595      ;
; 35.386 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.595      ;
; 35.386 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.595      ;
; 35.386 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.595      ;
; 35.386 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.595      ;
; 35.386 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.595      ;
; 35.386 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.595      ;
; 35.387 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.594      ;
; 35.387 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.594      ;
; 35.387 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.594      ;
; 35.387 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.049     ; 4.594      ;
; 35.397 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.586      ;
; 35.397 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.586      ;
; 35.397 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.586      ;
; 35.397 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.586      ;
; 35.397 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.586      ;
; 35.397 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.586      ;
; 35.397 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.586      ;
; 35.397 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.586      ;
; 35.400 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.583      ;
; 35.400 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.583      ;
; 35.400 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.583      ;
; 35.400 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.583      ;
; 35.401 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.582      ;
; 35.401 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.582      ;
; 35.401 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.582      ;
; 35.401 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.582      ;
; 35.402 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.581      ;
; 35.402 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.581      ;
; 35.402 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.581      ;
; 35.402 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.047     ; 4.581      ;
; 35.408 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.029      ; 4.620      ;
; 35.409 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.029      ; 4.619      ;
; 35.424 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.052      ; 4.627      ;
; 35.425 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.036      ; 4.610      ;
; 35.425 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.052      ; 4.626      ;
; 35.426 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.036      ; 4.609      ;
; 35.457 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.527      ;
; 35.457 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.527      ;
; 35.457 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.527      ;
; 35.457 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.527      ;
; 35.457 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.527      ;
; 35.457 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.527      ;
; 35.457 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.527      ;
; 35.457 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.527      ;
; 35.457 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.527      ;
; 35.457 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.527      ;
; 35.457 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.527      ;
; 35.457 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.527      ;
; 35.458 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.526      ;
; 35.458 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.526      ;
; 35.458 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.526      ;
; 35.458 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.526      ;
; 35.459 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.525      ;
; 35.459 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.525      ;
; 35.459 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.525      ;
; 35.459 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.525      ;
; 35.460 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.524      ;
; 35.460 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.524      ;
; 35.460 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.524      ;
; 35.460 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.524      ;
; 35.461 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.523      ;
; 35.461 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.523      ;
; 35.461 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.523      ;
; 35.461 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.523      ;
; 35.461 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.523      ;
; 35.461 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.523      ;
; 35.461 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.523      ;
; 35.461 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.046     ; 4.523      ;
+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.223 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.371      ;
; 0.231 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[22]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[55]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.379      ;
; 0.241 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[15]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.249 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg0 ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.441      ;
; 0.278 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[43]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.426      ;
; 0.278 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[63]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.426      ;
; 0.279 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[45]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.427      ;
; 0.280 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.428      ;
; 0.307 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.455      ;
; 0.308 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.456      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.462      ;
; 0.315 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.463      ;
; 0.316 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.464      ;
; 0.320 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[9]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.468      ;
; 0.339 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.341 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[45]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.342 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[22]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[55]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.344 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[43]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.347 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.495      ;
; 0.358 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[6]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[23]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.506      ;
; 0.360 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg1 ; Clk          ; Clk         ; 0.000        ; 0.058      ; 0.553      ;
; 0.360 ; ID_Registers:ID_Registers|register_rtl_0_bypass[47]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[18]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.361 ; ID_Registers:ID_Registers|register_rtl_0_bypass[25]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.362 ; ID_Registers:ID_Registers|register_rtl_0_bypass[49]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[19]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.364 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.365 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg4  ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.556      ;
; 0.366 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg5  ; Clk          ; Clk         ; 0.000        ; 0.062      ; 0.563      ;
; 0.369 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_datain_reg4 ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.560      ;
; 0.377 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clk          ; Clk         ; 0.000        ; 0.063      ; 0.575      ;
; 0.378 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[61]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.379 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.052      ; 0.566      ;
; 0.380 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.383 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[51]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.387 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.391 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.392 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.392 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.393 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.393 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.394 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                            ; Clk          ; Clk         ; 0.000        ; 0.002      ; 0.544      ;
; 0.394 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.542      ;
; 0.398 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.546      ;
; 0.402 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.051      ; 0.588      ;
; 0.403 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.551      ;
; 0.410 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.558      ;
; 0.411 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_address_reg6 ; Clk          ; Clk         ; 0.000        ; 0.051      ; 0.597      ;
; 0.413 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_address_reg4 ; Clk          ; Clk         ; 0.000        ; 0.051      ; 0.599      ;
; 0.414 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.417 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.566      ;
; 0.426 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[6]       ; ID_Registers:ID_Registers|register_rtl_0_bypass[23]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.574      ;
; 0.429 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[27]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.577      ;
; 0.430 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[57]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.578      ;
; 0.439 ; ID_Registers:ID_Registers|register_rtl_0_bypass[23]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.587      ;
; 0.440 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]    ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2          ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.618      ;
; 0.442 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[12]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.590      ;
; 0.442 ; ID_Registers:ID_Registers|register_rtl_0_bypass[33]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[11]                                                                ; Clk          ; Clk         ; 0.000        ; -0.001     ; 0.589      ;
; 0.443 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[53]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.591      ;
; 0.444 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[63]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.592      ;
; 0.453 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[4]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[19]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.454 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]    ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2          ; Clk          ; Clk         ; 0.000        ; 0.046      ; 0.635      ;
; 0.457 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[19]                                                                         ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.602      ;
; 0.459 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg7 ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.648      ;
; 0.461 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.461 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                         ; Clk          ; Clk         ; 0.000        ; -0.008     ; 0.601      ;
; 0.464 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[27]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[65]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.473 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_datain_reg2 ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.649      ;
; 0.474 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[12]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[35]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.480 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.628      ;
; 0.482 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg8  ; Clk          ; Clk         ; 0.000        ; 0.064      ; 0.681      ;
; 0.482 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.482 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg4 ; Clk          ; Clk         ; 0.000        ; 0.053      ; 0.670      ;
; 0.486 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg3 ; Clk          ; Clk         ; 0.000        ; 0.064      ; 0.685      ;
; 0.487 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.064      ; 0.686      ;
; 0.488 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[11]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]                                                             ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.637      ;
; 0.488 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg1  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.672      ;
; 0.490 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.638      ;
; 0.490 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.638      ;
; 0.490 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg8  ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.695      ;
; 0.492 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[25]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.640      ;
; 0.493 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg2 ; Clk          ; Clk         ; 0.000        ; 0.064      ; 0.692      ;
; 0.493 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.641      ;
; 0.495 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.643      ;
; 0.495 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.643      ;
; 0.499 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM                                                                    ; Clk          ; Clk         ; 0.000        ; 0.009      ; 0.656      ;
; 0.502 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[27]     ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27          ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.698      ;
; 0.502 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg6 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.686      ;
; 0.503 ; ID_Registers:ID_Registers|register_rtl_0_bypass[19]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[4]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.504 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]                                                                ; Clk          ; Clk         ; 0.000        ; -0.001     ; 0.651      ;
; 0.505 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[51]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.506 ; ID_Registers:ID_Registers|register_rtl_0_bypass[19]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[22]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.656      ;
; 0.507 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[26]                                                                ; Clk          ; Clk         ; 0.000        ; 0.002      ; 0.657      ;
; 0.508 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[11]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.657      ;
; 0.508 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[27]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.657      ;
; 0.509 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 7.123  ; 7.123  ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 7.077  ; 7.077  ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 7.123  ; 7.123  ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 8.217  ; 8.217  ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 5.618  ; 5.618  ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 5.559  ; 5.559  ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 5.618  ; 5.618  ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 5.393  ; 5.393  ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 7.507  ; 7.507  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 6.797  ; 6.797  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 6.287  ; 6.287  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 5.849  ; 5.849  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 6.576  ; 6.576  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 6.704  ; 6.704  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 6.591  ; 6.591  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 6.137  ; 6.137  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 6.553  ; 6.553  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 6.711  ; 6.711  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 6.626  ; 6.626  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 6.268  ; 6.268  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 6.137  ; 6.137  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 6.247  ; 6.247  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 6.537  ; 6.537  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 6.227  ; 6.227  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 6.161  ; 6.161  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 7.299  ; 7.299  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 6.923  ; 6.923  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 6.416  ; 6.416  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 6.795  ; 6.795  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 7.507  ; 7.507  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 6.773  ; 6.773  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 6.228  ; 6.228  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 6.395  ; 6.395  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 7.119  ; 7.119  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 7.450  ; 7.450  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 6.698  ; 6.698  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 6.742  ; 6.742  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 6.422  ; 6.422  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 6.274  ; 6.274  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 6.557  ; 6.557  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 6.501  ; 6.501  ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 8.858  ; 8.858  ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 8.669  ; 8.669  ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 7.461  ; 7.461  ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 7.343  ; 7.343  ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 7.600  ; 7.600  ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 7.811  ; 7.811  ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 7.234  ; 7.234  ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 7.360  ; 7.360  ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 8.250  ; 8.250  ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 7.780  ; 7.780  ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 8.110  ; 8.110  ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 8.274  ; 8.274  ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 8.359  ; 8.359  ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 7.849  ; 7.849  ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 8.487  ; 8.487  ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 7.864  ; 7.864  ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 8.523  ; 8.523  ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 7.961  ; 7.961  ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 8.049  ; 8.049  ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 7.831  ; 7.831  ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 8.424  ; 8.424  ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 8.452  ; 8.452  ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 8.613  ; 8.613  ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 8.477  ; 8.477  ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 8.737  ; 8.737  ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 8.832  ; 8.832  ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 8.396  ; 8.396  ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 8.005  ; 8.005  ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 8.489  ; 8.489  ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 8.491  ; 8.491  ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 8.737  ; 8.737  ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 8.858  ; 8.858  ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 8.207  ; 8.207  ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 5.039  ; 5.039  ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.365  ; 4.365  ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 4.610  ; 4.610  ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 4.398  ; 4.398  ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 4.439  ; 4.439  ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.774  ; 4.774  ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.779  ; 4.779  ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.127  ; 4.127  ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.656  ; 4.656  ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.888  ; 4.888  ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.631  ; 4.631  ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 4.251  ; 4.251  ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.559  ; 4.559  ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.568  ; 4.568  ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.167  ; 4.167  ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 4.559  ; 4.559  ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 5.039  ; 5.039  ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 4.927  ; 4.927  ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.279  ; 4.279  ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.593  ; 4.593  ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.710  ; 4.710  ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.567  ; 4.567  ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.785  ; 4.785  ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.464  ; 4.464  ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 4.763  ; 4.763  ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.735  ; 4.735  ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.676  ; 4.676  ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.609  ; 4.609  ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.541  ; 4.541  ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 5.029  ; 5.029  ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.313  ; 4.313  ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 4.426  ; 4.426  ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.779  ; 4.779  ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 5.615  ; 5.615  ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.891  ; 4.891  ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 5.372  ; 5.372  ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 5.333  ; 5.333  ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 4.692  ; 4.692  ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 4.448  ; 4.448  ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 4.811  ; 4.811  ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 4.452  ; 4.452  ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.351  ; 4.351  ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.886  ; 4.886  ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 4.169  ; 4.169  ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 5.615  ; 5.615  ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.589  ; 4.589  ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 5.291  ; 5.291  ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.633  ; 4.633  ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.864  ; 4.864  ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 4.290  ; 4.290  ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 4.814  ; 4.814  ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.589  ; 4.589  ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 4.695  ; 4.695  ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.890  ; 4.890  ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 5.001  ; 5.001  ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 4.874  ; 4.874  ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.870  ; 4.870  ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 4.483  ; 4.483  ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 4.517  ; 4.517  ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 5.258  ; 5.258  ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 4.728  ; 4.728  ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.817  ; 4.817  ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 4.919  ; 4.919  ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 4.339  ; 4.339  ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.628  ; 4.628  ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 4.907  ; 4.907  ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 7.047  ; 7.047  ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 5.480  ; 5.480  ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 5.399  ; 5.399  ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 5.480  ; 5.480  ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 5.822  ; 5.822  ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 5.822  ; 5.822  ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 5.472  ; 5.472  ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 6.809  ; 6.809  ; Rise       ; Clk             ;
; Forward_C_out[*]               ; Clk        ; 8.394  ; 8.394  ; Rise       ; Clk             ;
;  Forward_C_out[0]              ; Clk        ; 8.329  ; 8.329  ; Rise       ; Clk             ;
;  Forward_C_out[1]              ; Clk        ; 7.256  ; 7.256  ; Rise       ; Clk             ;
;  Forward_C_out[2]              ; Clk        ; 7.882  ; 7.882  ; Rise       ; Clk             ;
;  Forward_C_out[3]              ; Clk        ; 7.659  ; 7.659  ; Rise       ; Clk             ;
;  Forward_C_out[4]              ; Clk        ; 8.156  ; 8.156  ; Rise       ; Clk             ;
;  Forward_C_out[5]              ; Clk        ; 8.156  ; 8.156  ; Rise       ; Clk             ;
;  Forward_C_out[6]              ; Clk        ; 7.336  ; 7.336  ; Rise       ; Clk             ;
;  Forward_C_out[7]              ; Clk        ; 8.017  ; 8.017  ; Rise       ; Clk             ;
;  Forward_C_out[8]              ; Clk        ; 8.057  ; 8.057  ; Rise       ; Clk             ;
;  Forward_C_out[9]              ; Clk        ; 7.050  ; 7.050  ; Rise       ; Clk             ;
;  Forward_C_out[10]             ; Clk        ; 7.337  ; 7.337  ; Rise       ; Clk             ;
;  Forward_C_out[11]             ; Clk        ; 7.364  ; 7.364  ; Rise       ; Clk             ;
;  Forward_C_out[12]             ; Clk        ; 7.698  ; 7.698  ; Rise       ; Clk             ;
;  Forward_C_out[13]             ; Clk        ; 7.619  ; 7.619  ; Rise       ; Clk             ;
;  Forward_C_out[14]             ; Clk        ; 7.713  ; 7.713  ; Rise       ; Clk             ;
;  Forward_C_out[15]             ; Clk        ; 7.877  ; 7.877  ; Rise       ; Clk             ;
;  Forward_C_out[16]             ; Clk        ; 7.728  ; 7.728  ; Rise       ; Clk             ;
;  Forward_C_out[17]             ; Clk        ; 7.354  ; 7.354  ; Rise       ; Clk             ;
;  Forward_C_out[18]             ; Clk        ; 7.673  ; 7.673  ; Rise       ; Clk             ;
;  Forward_C_out[19]             ; Clk        ; 8.394  ; 8.394  ; Rise       ; Clk             ;
;  Forward_C_out[20]             ; Clk        ; 7.932  ; 7.932  ; Rise       ; Clk             ;
;  Forward_C_out[21]             ; Clk        ; 7.324  ; 7.324  ; Rise       ; Clk             ;
;  Forward_C_out[22]             ; Clk        ; 7.008  ; 7.008  ; Rise       ; Clk             ;
;  Forward_C_out[23]             ; Clk        ; 7.902  ; 7.902  ; Rise       ; Clk             ;
;  Forward_C_out[24]             ; Clk        ; 7.614  ; 7.614  ; Rise       ; Clk             ;
;  Forward_C_out[25]             ; Clk        ; 7.937  ; 7.937  ; Rise       ; Clk             ;
;  Forward_C_out[26]             ; Clk        ; 7.761  ; 7.761  ; Rise       ; Clk             ;
;  Forward_C_out[27]             ; Clk        ; 7.454  ; 7.454  ; Rise       ; Clk             ;
;  Forward_C_out[28]             ; Clk        ; 7.416  ; 7.416  ; Rise       ; Clk             ;
;  Forward_C_out[29]             ; Clk        ; 8.166  ; 8.166  ; Rise       ; Clk             ;
;  Forward_C_out[30]             ; Clk        ; 7.564  ; 7.564  ; Rise       ; Clk             ;
;  Forward_C_out[31]             ; Clk        ; 7.770  ; 7.770  ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 6.714  ; 6.714  ; Rise       ; Clk             ;
; Forward_D_out[*]               ; Clk        ; 8.271  ; 8.271  ; Rise       ; Clk             ;
;  Forward_D_out[0]              ; Clk        ; 8.271  ; 8.271  ; Rise       ; Clk             ;
;  Forward_D_out[1]              ; Clk        ; 7.711  ; 7.711  ; Rise       ; Clk             ;
;  Forward_D_out[2]              ; Clk        ; 7.590  ; 7.590  ; Rise       ; Clk             ;
;  Forward_D_out[3]              ; Clk        ; 8.158  ; 8.158  ; Rise       ; Clk             ;
;  Forward_D_out[4]              ; Clk        ; 8.069  ; 8.069  ; Rise       ; Clk             ;
;  Forward_D_out[5]              ; Clk        ; 8.174  ; 8.174  ; Rise       ; Clk             ;
;  Forward_D_out[6]              ; Clk        ; 7.102  ; 7.102  ; Rise       ; Clk             ;
;  Forward_D_out[7]              ; Clk        ; 6.986  ; 6.986  ; Rise       ; Clk             ;
;  Forward_D_out[8]              ; Clk        ; 7.458  ; 7.458  ; Rise       ; Clk             ;
;  Forward_D_out[9]              ; Clk        ; 7.687  ; 7.687  ; Rise       ; Clk             ;
;  Forward_D_out[10]             ; Clk        ; 7.664  ; 7.664  ; Rise       ; Clk             ;
;  Forward_D_out[11]             ; Clk        ; 7.837  ; 7.837  ; Rise       ; Clk             ;
;  Forward_D_out[12]             ; Clk        ; 7.475  ; 7.475  ; Rise       ; Clk             ;
;  Forward_D_out[13]             ; Clk        ; 7.139  ; 7.139  ; Rise       ; Clk             ;
;  Forward_D_out[14]             ; Clk        ; 7.970  ; 7.970  ; Rise       ; Clk             ;
;  Forward_D_out[15]             ; Clk        ; 7.740  ; 7.740  ; Rise       ; Clk             ;
;  Forward_D_out[16]             ; Clk        ; 7.273  ; 7.273  ; Rise       ; Clk             ;
;  Forward_D_out[17]             ; Clk        ; 7.909  ; 7.909  ; Rise       ; Clk             ;
;  Forward_D_out[18]             ; Clk        ; 7.733  ; 7.733  ; Rise       ; Clk             ;
;  Forward_D_out[19]             ; Clk        ; 7.557  ; 7.557  ; Rise       ; Clk             ;
;  Forward_D_out[20]             ; Clk        ; 7.791  ; 7.791  ; Rise       ; Clk             ;
;  Forward_D_out[21]             ; Clk        ; 7.283  ; 7.283  ; Rise       ; Clk             ;
;  Forward_D_out[22]             ; Clk        ; 7.634  ; 7.634  ; Rise       ; Clk             ;
;  Forward_D_out[23]             ; Clk        ; 7.217  ; 7.217  ; Rise       ; Clk             ;
;  Forward_D_out[24]             ; Clk        ; 7.023  ; 7.023  ; Rise       ; Clk             ;
;  Forward_D_out[25]             ; Clk        ; 7.863  ; 7.863  ; Rise       ; Clk             ;
;  Forward_D_out[26]             ; Clk        ; 7.598  ; 7.598  ; Rise       ; Clk             ;
;  Forward_D_out[27]             ; Clk        ; 7.836  ; 7.836  ; Rise       ; Clk             ;
;  Forward_D_out[28]             ; Clk        ; 7.265  ; 7.265  ; Rise       ; Clk             ;
;  Forward_D_out[29]             ; Clk        ; 8.069  ; 8.069  ; Rise       ; Clk             ;
;  Forward_D_out[30]             ; Clk        ; 7.579  ; 7.579  ; Rise       ; Clk             ;
;  Forward_D_out[31]             ; Clk        ; 7.987  ; 7.987  ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 5.715  ; 5.715  ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 5.715  ; 5.715  ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 5.516  ; 5.516  ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 7.608  ; 7.608  ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 7.580  ; 7.580  ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 5.472  ; 5.472  ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 4.199  ; 4.199  ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 4.402  ; 4.402  ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 5.094  ; 5.094  ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 3.716  ; 3.716  ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 3.695  ; 3.695  ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 5.349  ; 5.349  ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 4.648  ; 4.648  ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 4.973  ; 4.973  ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 5.470  ; 5.470  ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.979  ; 4.979  ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 4.852  ; 4.852  ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 4.932  ; 4.932  ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 5.472  ; 5.472  ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 4.494  ; 4.494  ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 5.020  ; 5.020  ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 4.740  ; 4.740  ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 4.546  ; 4.546  ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 4.661  ; 4.661  ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 3.910  ; 3.910  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 5.145  ; 5.145  ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 6.522  ; 6.522  ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 6.455  ; 6.455  ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 5.756  ; 5.756  ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 6.094  ; 6.094  ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 5.561  ; 5.561  ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 5.817  ; 5.817  ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 5.567  ; 5.567  ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 5.883  ; 5.883  ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 5.860  ; 5.860  ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 6.497  ; 6.497  ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 5.672  ; 5.672  ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 5.432  ; 5.432  ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 5.840  ; 5.840  ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 6.405  ; 6.405  ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 5.837  ; 5.837  ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 5.404  ; 5.404  ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 5.653  ; 5.653  ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 6.512  ; 6.512  ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 6.512  ; 6.512  ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 5.653  ; 5.653  ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 6.522  ; 6.522  ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 6.931  ; 6.931  ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 6.931  ; 6.931  ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 10.299 ; 10.299 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 10.299 ; 10.299 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 10.289 ; 10.289 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 9.822  ; 9.822  ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 8.942  ; 8.942  ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 9.088  ; 9.088  ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 9.020  ; 9.020  ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 8.953  ; 8.953  ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 8.749  ; 8.749  ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 9.273  ; 9.273  ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 9.620  ; 9.620  ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 9.334  ; 9.334  ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 8.919  ; 8.919  ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 9.171  ; 9.171  ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 9.191  ; 9.191  ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 8.851  ; 8.851  ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 9.231  ; 9.231  ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 9.449  ; 9.449  ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 9.037  ; 9.037  ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 9.290  ; 9.290  ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 9.454  ; 9.454  ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 9.394  ; 9.394  ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 9.788  ; 9.788  ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 9.155  ; 9.155  ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 9.391  ; 9.391  ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 9.268  ; 9.268  ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 8.690  ; 8.690  ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 8.953  ; 8.953  ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 9.361  ; 9.361  ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 9.000  ; 9.000  ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 8.942  ; 8.942  ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 9.153  ; 9.153  ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 8.966  ; 8.966  ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 9.581  ; 9.581  ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 7.209  ; 7.209  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 4.906  ; 4.906  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 4.906  ; 4.906  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 5.040  ; 5.040  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 5.299  ; 5.299  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.628  ; 5.628  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 5.502  ; 5.502  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.316  ; 5.316  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 5.764  ; 5.764  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 5.599  ; 5.599  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 5.611  ; 5.611  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 5.695  ; 5.695  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 5.583  ; 5.583  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 5.991  ; 5.991  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 5.919  ; 5.919  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 5.617  ; 5.617  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 6.104  ; 6.104  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 5.597  ; 5.597  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 5.749  ; 5.749  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 6.923  ; 6.923  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 6.707  ; 6.707  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 5.383  ; 5.383  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 6.146  ; 6.146  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 5.728  ; 5.728  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 6.145  ; 6.145  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 6.955  ; 6.955  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 6.252  ; 6.252  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 7.209  ; 7.209  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 6.563  ; 6.563  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 6.371  ; 6.371  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 6.153  ; 6.153  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 6.800  ; 6.800  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 6.784  ; 6.784  ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 5.434  ; 5.434  ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 5.434  ; 5.434  ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 4.548  ; 4.548  ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 5.052  ; 5.052  ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 7.763  ; 7.763  ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 7.639  ; 7.639  ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 6.615  ; 6.615  ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 6.997  ; 6.997  ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 7.337  ; 7.337  ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 6.763  ; 6.763  ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 7.058  ; 7.058  ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 7.490  ; 7.490  ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 6.928  ; 6.928  ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 7.072  ; 7.072  ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 6.226  ; 6.226  ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 7.280  ; 7.280  ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 7.060  ; 7.060  ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 7.439  ; 7.439  ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 7.188  ; 7.188  ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 7.584  ; 7.584  ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 7.352  ; 7.352  ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 7.651  ; 7.651  ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 7.045  ; 7.045  ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 6.676  ; 6.676  ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 7.019  ; 7.019  ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 7.289  ; 7.289  ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 7.208  ; 7.208  ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 7.653  ; 7.653  ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 7.337  ; 7.337  ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 6.781  ; 6.781  ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 7.763  ; 7.763  ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 7.727  ; 7.727  ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 7.156  ; 7.156  ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 7.126  ; 7.126  ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 7.149  ; 7.149  ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 7.412  ; 7.412  ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 7.155  ; 7.155  ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 5.566  ; 5.566  ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 5.216  ; 5.216  ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 5.069  ; 5.069  ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.844  ; 4.844  ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 4.534  ; 4.534  ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 4.328  ; 4.328  ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 4.577  ; 4.577  ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 5.168  ; 5.168  ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.996  ; 4.996  ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 5.219  ; 5.219  ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.679  ; 4.679  ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 4.571  ; 4.571  ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 5.028  ; 5.028  ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 4.684  ; 4.684  ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 5.007  ; 5.007  ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 4.478  ; 4.478  ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 4.652  ; 4.652  ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 4.597  ; 4.597  ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 5.369  ; 5.369  ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.497  ; 4.497  ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 5.015  ; 5.015  ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 5.006  ; 5.006  ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.373  ; 4.373  ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 5.096  ; 5.096  ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.999  ; 4.999  ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 5.041  ; 5.041  ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 4.756  ; 4.756  ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 5.566  ; 5.566  ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 4.349  ; 4.349  ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 4.423  ; 4.423  ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 5.060  ; 5.060  ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.659  ; 4.659  ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 4.823  ; 4.823  ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 5.865  ; 5.865  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 4.557  ; 4.557  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 4.705  ; 4.705  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 4.725  ; 4.725  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 5.116  ; 5.116  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.390  ; 5.390  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 4.776  ; 4.776  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 4.613  ; 4.613  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 4.971  ; 4.971  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 5.865  ; 5.865  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 5.484  ; 5.484  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 4.512  ; 4.512  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 5.053  ; 5.053  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 5.810  ; 5.810  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 5.384  ; 5.384  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 4.786  ; 4.786  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 5.008  ; 5.008  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 4.789  ; 4.789  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 4.933  ; 4.933  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 4.836  ; 4.836  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 5.420  ; 5.420  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 4.647  ; 4.647  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 4.606  ; 4.606  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 5.129  ; 5.129  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 4.808  ; 4.808  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 4.597  ; 4.597  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.237  ; 5.237  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 5.345  ; 5.345  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 4.702  ; 4.702  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 5.383  ; 5.383  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 4.965  ; 4.965  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 4.616  ; 4.616  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.367  ; 4.367  ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 5.925  ; 5.925  ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 4.547  ; 4.547  ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 4.695  ; 4.695  ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 4.765  ; 4.765  ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 5.076  ; 5.076  ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.380  ; 5.380  ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 4.776  ; 4.776  ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 4.613  ; 4.613  ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 4.981  ; 4.981  ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 5.925  ; 5.925  ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 5.379  ; 5.379  ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 4.522  ; 4.522  ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 5.113  ; 5.113  ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 5.800  ; 5.800  ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 5.417  ; 5.417  ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 4.746  ; 4.746  ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 5.008  ; 5.008  ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 4.789  ; 4.789  ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 4.923  ; 4.923  ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 4.836  ; 4.836  ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 5.440  ; 5.440  ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 4.647  ; 4.647  ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 4.596  ; 4.596  ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 5.129  ; 5.129  ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 4.808  ; 4.808  ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 4.587  ; 4.587  ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.285  ; 5.285  ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 5.295  ; 5.295  ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 4.652  ; 4.652  ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 5.383  ; 5.383  ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 5.018  ; 5.018  ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 4.596  ; 4.596  ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.357  ; 4.357  ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 5.651  ; 5.651  ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 4.886  ; 4.886  ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 5.173  ; 5.173  ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 5.053  ; 5.053  ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 4.741  ; 4.741  ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 5.114  ; 5.114  ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 4.976  ; 4.976  ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 5.169  ; 5.169  ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 5.641  ; 5.641  ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 5.079  ; 5.079  ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 5.140  ; 5.140  ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.438  ; 5.438  ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 5.012  ; 5.012  ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 5.105  ; 5.105  ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.992  ; 4.992  ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 5.651  ; 5.651  ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 5.096  ; 5.096  ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 5.392  ; 5.392  ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 5.268  ; 5.268  ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 4.989  ; 4.989  ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 5.101  ; 5.101  ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 4.865  ; 4.865  ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 5.160  ; 5.160  ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 5.295  ; 5.295  ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 5.308  ; 5.308  ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 5.101  ; 5.101  ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 5.440  ; 5.440  ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 5.485  ; 5.485  ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 5.168  ; 5.168  ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 5.242  ; 5.242  ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 5.191  ; 5.191  ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 5.242  ; 5.242  ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 4.682  ; 4.682  ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 5.611  ; 5.611  ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 5.427  ; 5.427  ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 5.611  ; 5.611  ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 5.033  ; 5.033  ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 5.472  ; 5.472  ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 9.641  ; 9.641  ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 8.494  ; 8.494  ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 7.628  ; 7.628  ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 5.397 ; 5.397 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 5.397 ; 5.397 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 5.718 ; 5.718 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 5.628 ; 5.628 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 4.871 ; 4.871 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 5.002 ; 5.002 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 4.872 ; 4.872 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 4.871 ; 4.871 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 4.305 ; 4.305 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 5.628 ; 5.628 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 5.290 ; 5.290 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 4.305 ; 4.305 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 5.645 ; 5.645 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 5.344 ; 5.344 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 5.223 ; 5.223 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 4.808 ; 4.808 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 5.232 ; 5.232 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 5.388 ; 5.388 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 5.181 ; 5.181 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 4.796 ; 4.796 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 4.733 ; 4.733 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 5.369 ; 5.369 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 5.538 ; 5.538 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 4.911 ; 4.911 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 5.609 ; 5.609 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 5.138 ; 5.138 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 4.547 ; 4.547 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 5.153 ; 5.153 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 5.938 ; 5.938 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 4.839 ; 4.839 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 4.925 ; 4.925 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 5.028 ; 5.028 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 5.504 ; 5.504 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 5.843 ; 5.843 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 5.157 ; 5.157 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 4.895 ; 4.895 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 5.043 ; 5.043 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 5.298 ; 5.298 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 5.158 ; 5.158 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 5.546 ; 5.546 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 5.097 ; 5.097 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 5.629 ; 5.629 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 5.707 ; 5.707 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 5.500 ; 5.500 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 5.732 ; 5.732 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 5.436 ; 5.436 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 5.637 ; 5.637 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 5.872 ; 5.872 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 5.366 ; 5.366 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 5.770 ; 5.770 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 6.116 ; 6.116 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 5.950 ; 5.950 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 5.786 ; 5.786 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 6.063 ; 6.063 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 5.552 ; 5.552 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 5.574 ; 5.574 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 5.320 ; 5.320 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 5.375 ; 5.375 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 5.097 ; 5.097 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 5.842 ; 5.842 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 6.059 ; 6.059 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 5.578 ; 5.578 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 6.036 ; 6.036 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 6.153 ; 6.153 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 6.190 ; 6.190 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 5.727 ; 5.727 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 5.452 ; 5.452 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 5.735 ; 5.735 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 5.867 ; 5.867 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 6.070 ; 6.070 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 6.003 ; 6.003 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 5.266 ; 5.266 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 4.127 ; 4.127 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.365 ; 4.365 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 4.610 ; 4.610 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 4.398 ; 4.398 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 4.439 ; 4.439 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.774 ; 4.774 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.779 ; 4.779 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.127 ; 4.127 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.656 ; 4.656 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.888 ; 4.888 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.631 ; 4.631 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 4.251 ; 4.251 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.559 ; 4.559 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.568 ; 4.568 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.167 ; 4.167 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 4.559 ; 4.559 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 5.039 ; 5.039 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 4.927 ; 4.927 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.279 ; 4.279 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.593 ; 4.593 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.710 ; 4.710 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.567 ; 4.567 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.464 ; 4.464 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 4.763 ; 4.763 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.735 ; 4.735 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.676 ; 4.676 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.609 ; 4.609 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.541 ; 4.541 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 5.029 ; 5.029 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.313 ; 4.313 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 4.426 ; 4.426 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.779 ; 4.779 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 4.169 ; 4.169 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.891 ; 4.891 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 5.372 ; 5.372 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 5.333 ; 5.333 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 4.692 ; 4.692 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 4.448 ; 4.448 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 4.811 ; 4.811 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 4.452 ; 4.452 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.351 ; 4.351 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.886 ; 4.886 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 4.169 ; 4.169 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 5.615 ; 5.615 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.589 ; 4.589 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 5.291 ; 5.291 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.633 ; 4.633 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.864 ; 4.864 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 4.290 ; 4.290 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 4.814 ; 4.814 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.589 ; 4.589 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 4.695 ; 4.695 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 5.001 ; 5.001 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 4.874 ; 4.874 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.870 ; 4.870 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 4.483 ; 4.483 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 4.517 ; 4.517 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 5.258 ; 5.258 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 4.728 ; 4.728 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.817 ; 4.817 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 4.919 ; 4.919 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 4.339 ; 4.339 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.628 ; 4.628 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 5.367 ; 5.367 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 4.804 ; 4.804 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 4.804 ; 4.804 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 4.957 ; 4.957 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 4.867 ; 4.867 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 4.867 ; 4.867 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 4.937 ; 4.937 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 5.129 ; 5.129 ; Rise       ; Clk             ;
; Forward_C_out[*]               ; Clk        ; 4.992 ; 4.992 ; Rise       ; Clk             ;
;  Forward_C_out[0]              ; Clk        ; 6.167 ; 6.167 ; Rise       ; Clk             ;
;  Forward_C_out[1]              ; Clk        ; 5.486 ; 5.486 ; Rise       ; Clk             ;
;  Forward_C_out[2]              ; Clk        ; 5.752 ; 5.752 ; Rise       ; Clk             ;
;  Forward_C_out[3]              ; Clk        ; 5.376 ; 5.376 ; Rise       ; Clk             ;
;  Forward_C_out[4]              ; Clk        ; 5.999 ; 5.999 ; Rise       ; Clk             ;
;  Forward_C_out[5]              ; Clk        ; 5.970 ; 5.970 ; Rise       ; Clk             ;
;  Forward_C_out[6]              ; Clk        ; 5.190 ; 5.190 ; Rise       ; Clk             ;
;  Forward_C_out[7]              ; Clk        ; 5.961 ; 5.961 ; Rise       ; Clk             ;
;  Forward_C_out[8]              ; Clk        ; 6.125 ; 6.125 ; Rise       ; Clk             ;
;  Forward_C_out[9]              ; Clk        ; 5.078 ; 5.078 ; Rise       ; Clk             ;
;  Forward_C_out[10]             ; Clk        ; 5.207 ; 5.207 ; Rise       ; Clk             ;
;  Forward_C_out[11]             ; Clk        ; 5.196 ; 5.196 ; Rise       ; Clk             ;
;  Forward_C_out[12]             ; Clk        ; 5.496 ; 5.496 ; Rise       ; Clk             ;
;  Forward_C_out[13]             ; Clk        ; 5.502 ; 5.502 ; Rise       ; Clk             ;
;  Forward_C_out[14]             ; Clk        ; 5.547 ; 5.547 ; Rise       ; Clk             ;
;  Forward_C_out[15]             ; Clk        ; 5.734 ; 5.734 ; Rise       ; Clk             ;
;  Forward_C_out[16]             ; Clk        ; 5.582 ; 5.582 ; Rise       ; Clk             ;
;  Forward_C_out[17]             ; Clk        ; 5.313 ; 5.313 ; Rise       ; Clk             ;
;  Forward_C_out[18]             ; Clk        ; 5.411 ; 5.411 ; Rise       ; Clk             ;
;  Forward_C_out[19]             ; Clk        ; 6.017 ; 6.017 ; Rise       ; Clk             ;
;  Forward_C_out[20]             ; Clk        ; 5.801 ; 5.801 ; Rise       ; Clk             ;
;  Forward_C_out[21]             ; Clk        ; 5.072 ; 5.072 ; Rise       ; Clk             ;
;  Forward_C_out[22]             ; Clk        ; 4.992 ; 4.992 ; Rise       ; Clk             ;
;  Forward_C_out[23]             ; Clk        ; 5.636 ; 5.636 ; Rise       ; Clk             ;
;  Forward_C_out[24]             ; Clk        ; 5.356 ; 5.356 ; Rise       ; Clk             ;
;  Forward_C_out[25]             ; Clk        ; 5.836 ; 5.836 ; Rise       ; Clk             ;
;  Forward_C_out[26]             ; Clk        ; 5.663 ; 5.663 ; Rise       ; Clk             ;
;  Forward_C_out[27]             ; Clk        ; 5.227 ; 5.227 ; Rise       ; Clk             ;
;  Forward_C_out[28]             ; Clk        ; 5.257 ; 5.257 ; Rise       ; Clk             ;
;  Forward_C_out[29]             ; Clk        ; 6.133 ; 6.133 ; Rise       ; Clk             ;
;  Forward_C_out[30]             ; Clk        ; 5.421 ; 5.421 ; Rise       ; Clk             ;
;  Forward_C_out[31]             ; Clk        ; 5.523 ; 5.523 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 5.034 ; 5.034 ; Rise       ; Clk             ;
; Forward_D_out[*]               ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
;  Forward_D_out[0]              ; Clk        ; 5.928 ; 5.928 ; Rise       ; Clk             ;
;  Forward_D_out[1]              ; Clk        ; 5.602 ; 5.602 ; Rise       ; Clk             ;
;  Forward_D_out[2]              ; Clk        ; 5.606 ; 5.606 ; Rise       ; Clk             ;
;  Forward_D_out[3]              ; Clk        ; 5.726 ; 5.726 ; Rise       ; Clk             ;
;  Forward_D_out[4]              ; Clk        ; 5.955 ; 5.955 ; Rise       ; Clk             ;
;  Forward_D_out[5]              ; Clk        ; 5.901 ; 5.901 ; Rise       ; Clk             ;
;  Forward_D_out[6]              ; Clk        ; 5.033 ; 5.033 ; Rise       ; Clk             ;
;  Forward_D_out[7]              ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
;  Forward_D_out[8]              ; Clk        ; 5.487 ; 5.487 ; Rise       ; Clk             ;
;  Forward_D_out[9]              ; Clk        ; 5.522 ; 5.522 ; Rise       ; Clk             ;
;  Forward_D_out[10]             ; Clk        ; 5.548 ; 5.548 ; Rise       ; Clk             ;
;  Forward_D_out[11]             ; Clk        ; 5.640 ; 5.640 ; Rise       ; Clk             ;
;  Forward_D_out[12]             ; Clk        ; 5.392 ; 5.392 ; Rise       ; Clk             ;
;  Forward_D_out[13]             ; Clk        ; 4.968 ; 4.968 ; Rise       ; Clk             ;
;  Forward_D_out[14]             ; Clk        ; 5.781 ; 5.781 ; Rise       ; Clk             ;
;  Forward_D_out[15]             ; Clk        ; 5.831 ; 5.831 ; Rise       ; Clk             ;
;  Forward_D_out[16]             ; Clk        ; 5.134 ; 5.134 ; Rise       ; Clk             ;
;  Forward_D_out[17]             ; Clk        ; 5.875 ; 5.875 ; Rise       ; Clk             ;
;  Forward_D_out[18]             ; Clk        ; 5.485 ; 5.485 ; Rise       ; Clk             ;
;  Forward_D_out[19]             ; Clk        ; 5.295 ; 5.295 ; Rise       ; Clk             ;
;  Forward_D_out[20]             ; Clk        ; 5.571 ; 5.571 ; Rise       ; Clk             ;
;  Forward_D_out[21]             ; Clk        ; 5.074 ; 5.074 ; Rise       ; Clk             ;
;  Forward_D_out[22]             ; Clk        ; 5.572 ; 5.572 ; Rise       ; Clk             ;
;  Forward_D_out[23]             ; Clk        ; 5.156 ; 5.156 ; Rise       ; Clk             ;
;  Forward_D_out[24]             ; Clk        ; 4.816 ; 4.816 ; Rise       ; Clk             ;
;  Forward_D_out[25]             ; Clk        ; 5.770 ; 5.770 ; Rise       ; Clk             ;
;  Forward_D_out[26]             ; Clk        ; 5.573 ; 5.573 ; Rise       ; Clk             ;
;  Forward_D_out[27]             ; Clk        ; 5.721 ; 5.721 ; Rise       ; Clk             ;
;  Forward_D_out[28]             ; Clk        ; 5.058 ; 5.058 ; Rise       ; Clk             ;
;  Forward_D_out[29]             ; Clk        ; 6.017 ; 6.017 ; Rise       ; Clk             ;
;  Forward_D_out[30]             ; Clk        ; 5.509 ; 5.509 ; Rise       ; Clk             ;
;  Forward_D_out[31]             ; Clk        ; 5.739 ; 5.739 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 4.865 ; 4.865 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 4.865 ; 4.865 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 5.243 ; 5.243 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 5.215 ; 5.215 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 3.695 ; 3.695 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 4.199 ; 4.199 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 4.402 ; 4.402 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 5.094 ; 5.094 ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 3.716 ; 3.716 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 3.695 ; 3.695 ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 5.349 ; 5.349 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 4.648 ; 4.648 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 4.973 ; 4.973 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 5.470 ; 5.470 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.979 ; 4.979 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 4.932 ; 4.932 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 5.472 ; 5.472 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 5.020 ; 5.020 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 4.740 ; 4.740 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 4.546 ; 4.546 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 4.661 ; 4.661 ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 3.910 ; 3.910 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 5.145 ; 5.145 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 5.952 ; 5.952 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 5.244 ; 5.244 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 5.433 ; 5.433 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 5.061 ; 5.061 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 5.239 ; 5.239 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 5.065 ; 5.065 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 5.340 ; 5.340 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 5.359 ; 5.359 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 5.994 ; 5.994 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 5.022 ; 5.022 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 5.339 ; 5.339 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 5.902 ; 5.902 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 5.153 ; 5.153 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 6.002 ; 6.002 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 6.002 ; 6.002 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 5.153 ; 5.153 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 6.012 ; 6.012 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 5.360 ; 5.360 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 5.360 ; 5.360 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 5.148 ; 5.148 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 6.088 ; 6.088 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 6.078 ; 6.078 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 6.233 ; 6.233 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 5.227 ; 5.227 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 5.382 ; 5.382 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 5.355 ; 5.355 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 5.453 ; 5.453 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 5.148 ; 5.148 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 5.776 ; 5.776 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 6.024 ; 6.024 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 5.834 ; 5.834 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 5.395 ; 5.395 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 5.535 ; 5.535 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 5.462 ; 5.462 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 5.234 ; 5.234 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 5.499 ; 5.499 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 5.823 ; 5.823 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 5.441 ; 5.441 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 5.668 ; 5.668 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 5.836 ; 5.836 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 5.879 ; 5.879 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 6.137 ; 6.137 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 5.507 ; 5.507 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 5.745 ; 5.745 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 5.544 ; 5.544 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 5.197 ; 5.197 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 5.413 ; 5.413 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 5.827 ; 5.827 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 5.512 ; 5.512 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 5.303 ; 5.303 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 5.621 ; 5.621 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 5.214 ; 5.214 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 6.118 ; 6.118 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 4.449 ; 4.449 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 4.906 ; 4.906 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 4.906 ; 4.906 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 5.040 ; 5.040 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 5.049 ; 5.049 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.340 ; 5.340 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 5.302 ; 5.302 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.091 ; 5.091 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 5.501 ; 5.501 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 5.297 ; 5.297 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 5.097 ; 5.097 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 5.271 ; 5.271 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 4.991 ; 4.991 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 5.372 ; 5.372 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 5.281 ; 5.281 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 4.937 ; 4.937 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 5.394 ; 5.394 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 4.849 ; 4.849 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 5.016 ; 5.016 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 6.059 ; 6.059 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 5.807 ; 5.807 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 4.449 ; 4.449 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 5.166 ; 5.166 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 4.708 ; 4.708 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 5.102 ; 5.102 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 5.874 ; 5.874 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 6.001 ; 6.001 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 5.317 ; 5.317 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 5.098 ; 5.098 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 4.858 ; 4.858 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 5.467 ; 5.467 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 5.311 ; 5.311 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 4.548 ; 4.548 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 5.434 ; 5.434 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 4.548 ; 4.548 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 5.052 ; 5.052 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 5.861 ; 5.861 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 4.855 ; 4.855 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 4.875 ; 4.875 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 5.451 ; 5.451 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 4.856 ; 4.856 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 4.944 ; 4.944 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 5.453 ; 5.453 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 4.979 ; 4.979 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 5.140 ; 5.140 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 4.633 ; 4.633 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 5.236 ; 5.236 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 5.127 ; 5.127 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 5.288 ; 5.288 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 5.167 ; 5.167 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 5.418 ; 5.418 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 5.366 ; 5.366 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 5.620 ; 5.620 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 5.142 ; 5.142 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 4.731 ; 4.731 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 5.475 ; 5.475 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 5.235 ; 5.235 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 5.877 ; 5.877 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 5.608 ; 5.608 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 4.715 ; 4.715 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 5.662 ; 5.662 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 5.629 ; 5.629 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 5.104 ; 5.104 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 5.251 ; 5.251 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 5.802 ; 5.802 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 5.221 ; 5.221 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 4.328 ; 4.328 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 5.216 ; 5.216 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 5.069 ; 5.069 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.844 ; 4.844 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 4.534 ; 4.534 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 4.328 ; 4.328 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 4.577 ; 4.577 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 5.168 ; 5.168 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.996 ; 4.996 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 5.219 ; 5.219 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.679 ; 4.679 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 4.571 ; 4.571 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 5.028 ; 5.028 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 5.007 ; 5.007 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 4.478 ; 4.478 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 4.652 ; 4.652 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 4.597 ; 4.597 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 5.369 ; 5.369 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.497 ; 4.497 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 5.015 ; 5.015 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 5.006 ; 5.006 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.373 ; 4.373 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 5.096 ; 5.096 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.999 ; 4.999 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 5.041 ; 5.041 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 4.756 ; 4.756 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 5.566 ; 5.566 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 4.349 ; 4.349 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 4.423 ; 4.423 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 5.060 ; 5.060 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.659 ; 4.659 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 4.823 ; 4.823 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 4.367 ; 4.367 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 4.557 ; 4.557 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 4.705 ; 4.705 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 4.725 ; 4.725 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 5.116 ; 5.116 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.390 ; 5.390 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 4.613 ; 4.613 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 4.971 ; 4.971 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 5.865 ; 5.865 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 5.484 ; 5.484 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 4.512 ; 4.512 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 5.053 ; 5.053 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 5.810 ; 5.810 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 5.384 ; 5.384 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 4.786 ; 4.786 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 5.008 ; 5.008 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 4.789 ; 4.789 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 4.933 ; 4.933 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 4.836 ; 4.836 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 5.420 ; 5.420 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 4.647 ; 4.647 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 4.606 ; 4.606 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 5.129 ; 5.129 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 4.808 ; 4.808 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 4.597 ; 4.597 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.237 ; 5.237 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 5.345 ; 5.345 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 4.702 ; 4.702 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 5.383 ; 5.383 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 4.965 ; 4.965 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 4.616 ; 4.616 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.367 ; 4.367 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 4.357 ; 4.357 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 4.547 ; 4.547 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 4.695 ; 4.695 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 4.765 ; 4.765 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 5.076 ; 5.076 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.380 ; 5.380 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 4.613 ; 4.613 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 4.981 ; 4.981 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 5.925 ; 5.925 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 5.379 ; 5.379 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 4.522 ; 4.522 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 5.113 ; 5.113 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 5.800 ; 5.800 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 5.417 ; 5.417 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 4.746 ; 4.746 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 5.008 ; 5.008 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 4.789 ; 4.789 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 4.923 ; 4.923 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 4.836 ; 4.836 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 5.440 ; 5.440 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 4.647 ; 4.647 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 4.596 ; 4.596 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 5.129 ; 5.129 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 4.808 ; 4.808 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 4.587 ; 4.587 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.285 ; 5.285 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 5.295 ; 5.295 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 4.652 ; 4.652 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 5.383 ; 5.383 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 5.018 ; 5.018 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 4.596 ; 4.596 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.357 ; 4.357 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 4.132 ; 4.132 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 4.612 ; 4.612 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 4.901 ; 4.901 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 4.758 ; 4.758 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 4.467 ; 4.467 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 5.028 ; 5.028 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 4.722 ; 4.722 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 4.952 ; 4.952 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 5.034 ; 5.034 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 4.800 ; 4.800 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 4.613 ; 4.613 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.043 ; 5.043 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 4.733 ; 4.733 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 4.668 ; 4.668 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.591 ; 4.591 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 5.185 ; 5.185 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 4.915 ; 4.915 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 4.796 ; 4.796 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 4.586 ; 4.586 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 4.632 ; 4.632 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 4.274 ; 4.274 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 4.578 ; 4.578 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 4.993 ; 4.993 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 4.593 ; 4.593 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 4.848 ; 4.848 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 4.404 ; 4.404 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 4.697 ; 4.697 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 4.660 ; 4.660 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 4.772 ; 4.772 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 4.132 ; 4.132 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 5.033 ; 5.033 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 5.353 ; 5.353 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 5.439 ; 5.439 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 5.033 ; 5.033 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 5.472 ; 5.472 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 6.058 ; 6.058 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 5.570 ; 5.570 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 5.263 ; 5.263 ; Rise       ; Clk             ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 24.501 ; 0.203 ; N/A      ; N/A     ; 16.933              ;
;  Clk             ; 24.501 ; 0.203 ; N/A      ; N/A     ; 16.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 19.637 ; 19.637 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 19.637 ; 19.637 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 19.331 ; 19.331 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 23.455 ; 23.455 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 14.151 ; 14.151 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 14.113 ; 14.113 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 14.037 ; 14.037 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 14.151 ; 14.151 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 20.609 ; 20.609 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 17.927 ; 17.927 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 16.577 ; 16.577 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 15.421 ; 15.421 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 17.129 ; 17.129 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 17.690 ; 17.690 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 18.614 ; 18.614 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 15.936 ; 15.936 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 17.675 ; 17.675 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 17.806 ; 17.806 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 18.114 ; 18.114 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 16.480 ; 16.480 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 16.051 ; 16.051 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 16.229 ; 16.229 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 17.888 ; 17.888 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 16.020 ; 16.020 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 16.039 ; 16.039 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 19.684 ; 19.684 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 19.092 ; 19.092 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 17.061 ; 17.061 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 18.675 ; 18.675 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 20.609 ; 20.609 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 18.334 ; 18.334 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 16.676 ; 16.676 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 16.917 ; 16.917 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 19.110 ; 19.110 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 19.645 ; 19.645 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 18.159 ; 18.159 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 18.557 ; 18.557 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 17.350 ; 17.350 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 16.534 ; 16.534 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 17.476 ; 17.476 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 17.040 ; 17.040 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 24.905 ; 24.905 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 23.241 ; 23.241 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 21.259 ; 21.259 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 20.207 ; 20.207 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 21.109 ; 21.109 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 21.612 ; 21.612 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 19.572 ; 19.572 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 20.140 ; 20.140 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 22.631 ; 22.631 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 21.573 ; 21.573 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 23.211 ; 23.211 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 22.971 ; 22.971 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 23.825 ; 23.825 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 22.230 ; 22.230 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 24.195 ; 24.195 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 21.951 ; 21.951 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 24.278 ; 24.278 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 22.140 ; 22.140 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 22.159 ; 22.159 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 21.371 ; 21.371 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 23.906 ; 23.906 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 23.758 ; 23.758 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 23.827 ; 23.827 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 23.219 ; 23.219 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 24.258 ; 24.258 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 24.728 ; 24.728 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 23.166 ; 23.166 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 21.733 ; 21.733 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 23.590 ; 23.590 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 23.233 ; 23.233 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 24.905 ; 24.905 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 24.539 ; 24.539 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 22.315 ; 22.315 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 12.442 ; 12.442 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.228 ; 10.228 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 10.802 ; 10.802 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 10.137 ; 10.137 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 10.333 ; 10.333 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 11.468 ; 11.468 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 11.493 ; 11.493 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 9.422  ; 9.422  ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 11.121 ; 11.121 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 11.656 ; 11.656 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 11.144 ; 11.144 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 9.804  ; 9.804  ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 10.891 ; 10.891 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 10.930 ; 10.930 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 9.459  ; 9.459  ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 10.754 ; 10.754 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 12.106 ; 12.106 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 12.442 ; 12.442 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 9.596  ; 9.596  ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 10.923 ; 10.923 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 11.361 ; 11.361 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 11.358 ; 11.358 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 11.954 ; 11.954 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 10.655 ; 10.655 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 11.648 ; 11.648 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 11.403 ; 11.403 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 11.756 ; 11.756 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.914 ; 10.914 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 11.336 ; 11.336 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 11.933 ; 11.933 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 9.994  ; 9.994  ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 10.932 ; 10.932 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 11.964 ; 11.964 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 13.803 ; 13.803 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.644 ; 11.644 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 12.966 ; 12.966 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 13.324 ; 13.324 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 10.693 ; 10.693 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 10.939 ; 10.939 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 11.809 ; 11.809 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 10.465 ; 10.465 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 10.159 ; 10.159 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 12.614 ; 12.614 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 9.452  ; 9.452  ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 13.803 ; 13.803 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 10.552 ; 10.552 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 12.872 ; 12.872 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 10.855 ; 10.855 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 11.247 ; 11.247 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 9.898  ; 9.898  ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 12.024 ; 12.024 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 11.250 ; 11.250 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 11.028 ; 11.028 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 12.045 ; 12.045 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 12.380 ; 12.380 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 12.297 ; 12.297 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 11.596 ; 11.596 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 10.219 ; 10.219 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 10.705 ; 10.705 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 12.845 ; 12.845 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 11.105 ; 11.105 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 12.003 ; 12.003 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 11.362 ; 11.362 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 10.021 ; 10.021 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 11.332 ; 11.332 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 12.182 ; 12.182 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 19.607 ; 19.607 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 13.717 ; 13.717 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 13.318 ; 13.318 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 13.717 ; 13.717 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 14.897 ; 14.897 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 14.897 ; 14.897 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 13.290 ; 13.290 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 18.801 ; 18.801 ; Rise       ; Clk             ;
; Forward_C_out[*]               ; Clk        ; 23.207 ; 23.207 ; Rise       ; Clk             ;
;  Forward_C_out[0]              ; Clk        ; 22.643 ; 22.643 ; Rise       ; Clk             ;
;  Forward_C_out[1]              ; Clk        ; 20.656 ; 20.656 ; Rise       ; Clk             ;
;  Forward_C_out[2]              ; Clk        ; 22.223 ; 22.223 ; Rise       ; Clk             ;
;  Forward_C_out[3]              ; Clk        ; 21.600 ; 21.600 ; Rise       ; Clk             ;
;  Forward_C_out[4]              ; Clk        ; 21.138 ; 21.138 ; Rise       ; Clk             ;
;  Forward_C_out[5]              ; Clk        ; 21.554 ; 21.554 ; Rise       ; Clk             ;
;  Forward_C_out[6]              ; Clk        ; 20.783 ; 20.783 ; Rise       ; Clk             ;
;  Forward_C_out[7]              ; Clk        ; 22.361 ; 22.361 ; Rise       ; Clk             ;
;  Forward_C_out[8]              ; Clk        ; 22.354 ; 22.354 ; Rise       ; Clk             ;
;  Forward_C_out[9]              ; Clk        ; 18.854 ; 18.854 ; Rise       ; Clk             ;
;  Forward_C_out[10]             ; Clk        ; 20.022 ; 20.022 ; Rise       ; Clk             ;
;  Forward_C_out[11]             ; Clk        ; 19.708 ; 19.708 ; Rise       ; Clk             ;
;  Forward_C_out[12]             ; Clk        ; 20.627 ; 20.627 ; Rise       ; Clk             ;
;  Forward_C_out[13]             ; Clk        ; 21.526 ; 21.526 ; Rise       ; Clk             ;
;  Forward_C_out[14]             ; Clk        ; 21.127 ; 21.127 ; Rise       ; Clk             ;
;  Forward_C_out[15]             ; Clk        ; 20.742 ; 20.742 ; Rise       ; Clk             ;
;  Forward_C_out[16]             ; Clk        ; 21.725 ; 21.725 ; Rise       ; Clk             ;
;  Forward_C_out[17]             ; Clk        ; 20.384 ; 20.384 ; Rise       ; Clk             ;
;  Forward_C_out[18]             ; Clk        ; 21.683 ; 21.683 ; Rise       ; Clk             ;
;  Forward_C_out[19]             ; Clk        ; 22.964 ; 22.964 ; Rise       ; Clk             ;
;  Forward_C_out[20]             ; Clk        ; 22.141 ; 22.141 ; Rise       ; Clk             ;
;  Forward_C_out[21]             ; Clk        ; 20.507 ; 20.507 ; Rise       ; Clk             ;
;  Forward_C_out[22]             ; Clk        ; 19.441 ; 19.441 ; Rise       ; Clk             ;
;  Forward_C_out[23]             ; Clk        ; 22.415 ; 22.415 ; Rise       ; Clk             ;
;  Forward_C_out[24]             ; Clk        ; 21.238 ; 21.238 ; Rise       ; Clk             ;
;  Forward_C_out[25]             ; Clk        ; 21.950 ; 21.950 ; Rise       ; Clk             ;
;  Forward_C_out[26]             ; Clk        ; 21.115 ; 21.115 ; Rise       ; Clk             ;
;  Forward_C_out[27]             ; Clk        ; 19.919 ; 19.919 ; Rise       ; Clk             ;
;  Forward_C_out[28]             ; Clk        ; 20.537 ; 20.537 ; Rise       ; Clk             ;
;  Forward_C_out[29]             ; Clk        ; 23.207 ; 23.207 ; Rise       ; Clk             ;
;  Forward_C_out[30]             ; Clk        ; 21.397 ; 21.397 ; Rise       ; Clk             ;
;  Forward_C_out[31]             ; Clk        ; 22.392 ; 22.392 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 18.426 ; 18.426 ; Rise       ; Clk             ;
; Forward_D_out[*]               ; Clk        ; 23.450 ; 23.450 ; Rise       ; Clk             ;
;  Forward_D_out[0]              ; Clk        ; 23.450 ; 23.450 ; Rise       ; Clk             ;
;  Forward_D_out[1]              ; Clk        ; 21.957 ; 21.957 ; Rise       ; Clk             ;
;  Forward_D_out[2]              ; Clk        ; 21.171 ; 21.171 ; Rise       ; Clk             ;
;  Forward_D_out[3]              ; Clk        ; 22.176 ; 22.176 ; Rise       ; Clk             ;
;  Forward_D_out[4]              ; Clk        ; 22.548 ; 22.548 ; Rise       ; Clk             ;
;  Forward_D_out[5]              ; Clk        ; 21.809 ; 21.809 ; Rise       ; Clk             ;
;  Forward_D_out[6]              ; Clk        ; 19.769 ; 19.769 ; Rise       ; Clk             ;
;  Forward_D_out[7]              ; Clk        ; 19.590 ; 19.590 ; Rise       ; Clk             ;
;  Forward_D_out[8]              ; Clk        ; 19.690 ; 19.690 ; Rise       ; Clk             ;
;  Forward_D_out[9]              ; Clk        ; 19.898 ; 19.898 ; Rise       ; Clk             ;
;  Forward_D_out[10]             ; Clk        ; 20.963 ; 20.963 ; Rise       ; Clk             ;
;  Forward_D_out[11]             ; Clk        ; 21.407 ; 21.407 ; Rise       ; Clk             ;
;  Forward_D_out[12]             ; Clk        ; 21.231 ; 21.231 ; Rise       ; Clk             ;
;  Forward_D_out[13]             ; Clk        ; 19.733 ; 19.733 ; Rise       ; Clk             ;
;  Forward_D_out[14]             ; Clk        ; 22.158 ; 22.158 ; Rise       ; Clk             ;
;  Forward_D_out[15]             ; Clk        ; 21.696 ; 21.696 ; Rise       ; Clk             ;
;  Forward_D_out[16]             ; Clk        ; 20.799 ; 20.799 ; Rise       ; Clk             ;
;  Forward_D_out[17]             ; Clk        ; 22.123 ; 22.123 ; Rise       ; Clk             ;
;  Forward_D_out[18]             ; Clk        ; 21.410 ; 21.410 ; Rise       ; Clk             ;
;  Forward_D_out[19]             ; Clk        ; 21.120 ; 21.120 ; Rise       ; Clk             ;
;  Forward_D_out[20]             ; Clk        ; 21.591 ; 21.591 ; Rise       ; Clk             ;
;  Forward_D_out[21]             ; Clk        ; 20.666 ; 20.666 ; Rise       ; Clk             ;
;  Forward_D_out[22]             ; Clk        ; 21.767 ; 21.767 ; Rise       ; Clk             ;
;  Forward_D_out[23]             ; Clk        ; 20.198 ; 20.198 ; Rise       ; Clk             ;
;  Forward_D_out[24]             ; Clk        ; 19.201 ; 19.201 ; Rise       ; Clk             ;
;  Forward_D_out[25]             ; Clk        ; 22.864 ; 22.864 ; Rise       ; Clk             ;
;  Forward_D_out[26]             ; Clk        ; 21.927 ; 21.927 ; Rise       ; Clk             ;
;  Forward_D_out[27]             ; Clk        ; 22.070 ; 22.070 ; Rise       ; Clk             ;
;  Forward_D_out[28]             ; Clk        ; 20.303 ; 20.303 ; Rise       ; Clk             ;
;  Forward_D_out[29]             ; Clk        ; 22.594 ; 22.594 ; Rise       ; Clk             ;
;  Forward_D_out[30]             ; Clk        ; 21.491 ; 21.491 ; Rise       ; Clk             ;
;  Forward_D_out[31]             ; Clk        ; 22.903 ; 22.903 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 14.830 ; 14.830 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 14.830 ; 14.830 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 14.212 ; 14.212 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 21.195 ; 21.195 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 21.170 ; 21.170 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 13.065 ; 13.065 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 9.576  ; 9.576  ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 10.208 ; 10.208 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 12.967 ; 12.967 ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 8.325  ; 8.325  ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 8.131  ; 8.131  ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 12.664 ; 12.664 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 10.868 ; 10.868 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 11.951 ; 11.951 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 13.063 ; 13.063 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 11.999 ; 11.999 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 11.403 ; 11.403 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 11.660 ; 11.660 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 13.065 ; 13.065 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 10.433 ; 10.433 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 12.238 ; 12.238 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 11.805 ; 11.805 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 10.847 ; 10.847 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 11.095 ; 11.095 ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 8.982  ; 8.982  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 12.492 ; 12.492 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 17.550 ; 17.550 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 17.106 ; 17.106 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 14.867 ; 14.867 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 15.614 ; 15.614 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 13.783 ; 13.783 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 14.784 ; 14.784 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 14.159 ; 14.159 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 15.063 ; 15.063 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 14.764 ; 14.764 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 17.400 ; 17.400 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 14.486 ; 14.486 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 14.056 ; 14.056 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 14.744 ; 14.744 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 17.056 ; 17.056 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 14.804 ; 14.804 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 13.621 ; 13.621 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 14.165 ; 14.165 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 17.550 ; 17.550 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 17.550 ; 17.550 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 14.165 ; 14.165 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 17.343 ; 17.343 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 18.440 ; 18.440 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 18.440 ; 18.440 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 29.663 ; 29.663 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 29.663 ; 29.663 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 29.653 ; 29.653 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 28.307 ; 28.307 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 25.725 ; 25.725 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 25.910 ; 25.910 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 26.031 ; 26.031 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 25.266 ; 25.266 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 25.150 ; 25.150 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 26.431 ; 26.431 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 27.250 ; 27.250 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 26.791 ; 26.791 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 25.468 ; 25.468 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 26.337 ; 26.337 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 26.162 ; 26.162 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 25.179 ; 25.179 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 26.567 ; 26.567 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 26.992 ; 26.992 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 25.825 ; 25.825 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 26.673 ; 26.673 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 27.488 ; 27.488 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 27.146 ; 27.146 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 28.420 ; 28.420 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 26.258 ; 26.258 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 27.296 ; 27.296 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 26.875 ; 26.875 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 24.523 ; 24.523 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 25.864 ; 25.864 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 26.929 ; 26.929 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 25.350 ; 25.350 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 25.273 ; 25.273 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 26.218 ; 26.218 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 25.556 ; 25.556 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 27.563 ; 27.563 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 18.887 ; 18.887 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 11.447 ; 11.447 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 11.447 ; 11.447 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 12.630 ; 12.630 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 13.809 ; 13.809 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 15.099 ; 15.099 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 13.956 ; 13.956 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 13.033 ; 13.033 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 14.778 ; 14.778 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 14.159 ; 14.159 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 13.677 ; 13.677 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 14.116 ; 14.116 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 13.920 ; 13.920 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 15.499 ; 15.499 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 15.038 ; 15.038 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 14.452 ; 14.452 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 15.581 ; 15.581 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 14.169 ; 14.169 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 14.810 ; 14.810 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 17.804 ; 17.804 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 17.075 ; 17.075 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 13.211 ; 13.211 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 15.673 ; 15.673 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 14.213 ; 14.213 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 15.526 ; 15.526 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 17.653 ; 17.653 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 15.771 ; 15.771 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 18.887 ; 18.887 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 16.398 ; 16.398 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 16.060 ; 16.060 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 15.330 ; 15.330 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 18.026 ; 18.026 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 17.074 ; 17.074 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 13.689 ; 13.689 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 13.689 ; 13.689 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 11.147 ; 11.147 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 12.331 ; 12.331 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 20.942 ; 20.942 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 20.379 ; 20.379 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 16.136 ; 16.136 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 16.983 ; 16.983 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 18.729 ; 18.729 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 17.522 ; 17.522 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 16.763 ; 16.763 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 18.347 ; 18.347 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 16.829 ; 16.829 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 18.531 ; 18.531 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 15.846 ; 15.846 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 18.276 ; 18.276 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 19.030 ; 19.030 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 18.482 ; 18.482 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 18.470 ; 18.470 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 19.340 ; 19.340 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 17.791 ; 17.791 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 20.942 ; 20.942 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 17.761 ; 17.761 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 16.729 ; 16.729 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 17.210 ; 17.210 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 18.809 ; 18.809 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 18.252 ; 18.252 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 19.850 ; 19.850 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 17.987 ; 17.987 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 17.149 ; 17.149 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 19.774 ; 19.774 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 18.952 ; 18.952 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 18.661 ; 18.661 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 17.501 ; 17.501 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 18.019 ; 18.019 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 19.399 ; 19.399 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 18.879 ; 18.879 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 14.244 ; 14.244 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 12.755 ; 12.755 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 12.724 ; 12.724 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 11.579 ; 11.579 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 10.389 ; 10.389 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 10.545 ; 10.545 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 11.203 ; 11.203 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 13.102 ; 13.102 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 11.649 ; 11.649 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 12.938 ; 12.938 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 10.846 ; 10.846 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 10.561 ; 10.561 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 12.240 ; 12.240 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 11.578 ; 11.578 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 12.404 ; 12.404 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 10.449 ; 10.449 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 10.805 ; 10.805 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 10.555 ; 10.555 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 13.561 ; 13.561 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 10.204 ; 10.204 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 12.415 ; 12.415 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 12.380 ; 12.380 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 9.948  ; 9.948  ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 12.368 ; 12.368 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 12.128 ; 12.128 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 12.570 ; 12.570 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 10.950 ; 10.950 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 14.244 ; 14.244 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 10.296 ; 10.296 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 10.338 ; 10.338 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 12.757 ; 12.757 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 10.860 ; 10.860 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 11.558 ; 11.558 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 14.703 ; 14.703 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 10.525 ; 10.525 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 10.721 ; 10.721 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 11.515 ; 11.515 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 12.132 ; 12.132 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 13.590 ; 13.590 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 11.417 ; 11.417 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 10.554 ; 10.554 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 11.969 ; 11.969 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 14.551 ; 14.551 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 13.829 ; 13.829 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 10.638 ; 10.638 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 12.156 ; 12.156 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 14.703 ; 14.703 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 13.149 ; 13.149 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 11.773 ; 11.773 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 12.312 ; 12.312 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 10.939 ; 10.939 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 12.337 ; 12.337 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 11.384 ; 11.384 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 13.849 ; 13.849 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 11.039 ; 11.039 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 10.574 ; 10.574 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 13.076 ; 13.076 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 11.380 ; 11.380 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 10.860 ; 10.860 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 12.506 ; 12.506 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 13.629 ; 13.629 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 10.904 ; 10.904 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 13.233 ; 13.233 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 11.638 ; 11.638 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 10.831 ; 10.831 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 10.219 ; 10.219 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 14.693 ; 14.693 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 10.515 ; 10.515 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 10.711 ; 10.711 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 11.555 ; 11.555 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 12.092 ; 12.092 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 13.580 ; 13.580 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 11.417 ; 11.417 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 10.554 ; 10.554 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 11.979 ; 11.979 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 14.611 ; 14.611 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 13.665 ; 13.665 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 10.648 ; 10.648 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 12.216 ; 12.216 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 14.693 ; 14.693 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 13.184 ; 13.184 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 11.733 ; 11.733 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 12.312 ; 12.312 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 10.939 ; 10.939 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 12.327 ; 12.327 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 11.384 ; 11.384 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 13.869 ; 13.869 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 11.039 ; 11.039 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 10.564 ; 10.564 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 13.076 ; 13.076 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 11.380 ; 11.380 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 10.850 ; 10.850 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 12.554 ; 12.554 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 13.579 ; 13.579 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 10.854 ; 10.854 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 13.233 ; 13.233 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 11.705 ; 11.705 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 10.811 ; 10.811 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 10.209 ; 10.209 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 14.223 ; 14.223 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 11.778 ; 11.778 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 12.621 ; 12.621 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 12.251 ; 12.251 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 11.579 ; 11.579 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 12.548 ; 12.548 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 12.125 ; 12.125 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 12.840 ; 12.840 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 13.995 ; 13.995 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 12.482 ; 12.482 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 12.890 ; 12.890 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 13.664 ; 13.664 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 12.216 ; 12.216 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 13.202 ; 13.202 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 12.006 ; 12.006 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 14.223 ; 14.223 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 12.797 ; 12.797 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 13.433 ; 13.433 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 12.838 ; 12.838 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 12.111 ; 12.111 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 12.833 ; 12.833 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 11.926 ; 11.926 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 13.217 ; 13.217 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 13.309 ; 13.309 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 13.123 ; 13.123 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 13.082 ; 13.082 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 13.466 ; 13.466 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 13.732 ; 13.732 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 12.806 ; 12.806 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 13.537 ; 13.537 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 12.879 ; 12.879 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 13.553 ; 13.553 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 11.276 ; 11.276 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 14.256 ; 14.256 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 13.505 ; 13.505 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 14.256 ; 14.256 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 12.011 ; 12.011 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 13.065 ; 13.065 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 27.834 ; 27.834 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 23.870 ; 23.870 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 21.215 ; 21.215 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 5.397 ; 5.397 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 5.397 ; 5.397 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 5.718 ; 5.718 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 5.628 ; 5.628 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 4.871 ; 4.871 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 5.002 ; 5.002 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 4.872 ; 4.872 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 4.871 ; 4.871 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 4.305 ; 4.305 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 5.628 ; 5.628 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 5.290 ; 5.290 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 4.305 ; 4.305 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 5.645 ; 5.645 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 5.344 ; 5.344 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 5.223 ; 5.223 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 4.808 ; 4.808 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 5.232 ; 5.232 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 5.388 ; 5.388 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 5.181 ; 5.181 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 4.796 ; 4.796 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 4.733 ; 4.733 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 5.369 ; 5.369 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 5.538 ; 5.538 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 4.911 ; 4.911 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 5.609 ; 5.609 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 5.138 ; 5.138 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 4.547 ; 4.547 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 5.153 ; 5.153 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 5.938 ; 5.938 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 4.839 ; 4.839 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 4.925 ; 4.925 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 5.028 ; 5.028 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 5.504 ; 5.504 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 5.843 ; 5.843 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 5.157 ; 5.157 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 4.895 ; 4.895 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 5.043 ; 5.043 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 5.298 ; 5.298 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 5.158 ; 5.158 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 5.546 ; 5.546 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 5.097 ; 5.097 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 5.629 ; 5.629 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 5.707 ; 5.707 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 5.500 ; 5.500 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 5.732 ; 5.732 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 5.436 ; 5.436 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 5.637 ; 5.637 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 5.872 ; 5.872 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 5.366 ; 5.366 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 5.770 ; 5.770 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 6.116 ; 6.116 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 5.950 ; 5.950 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 5.786 ; 5.786 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 6.063 ; 6.063 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 5.552 ; 5.552 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 5.574 ; 5.574 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 5.320 ; 5.320 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 5.375 ; 5.375 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 5.097 ; 5.097 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 5.842 ; 5.842 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 6.059 ; 6.059 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 5.578 ; 5.578 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 6.036 ; 6.036 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 6.153 ; 6.153 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 6.190 ; 6.190 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 5.727 ; 5.727 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 5.452 ; 5.452 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 5.735 ; 5.735 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 5.867 ; 5.867 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 6.070 ; 6.070 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 6.003 ; 6.003 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 5.266 ; 5.266 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 4.127 ; 4.127 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.365 ; 4.365 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 4.610 ; 4.610 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 4.398 ; 4.398 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 4.439 ; 4.439 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.774 ; 4.774 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.779 ; 4.779 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.127 ; 4.127 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.656 ; 4.656 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.888 ; 4.888 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.631 ; 4.631 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 4.251 ; 4.251 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.559 ; 4.559 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.568 ; 4.568 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.167 ; 4.167 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 4.559 ; 4.559 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 5.039 ; 5.039 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 4.927 ; 4.927 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.279 ; 4.279 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.593 ; 4.593 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.710 ; 4.710 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.567 ; 4.567 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.464 ; 4.464 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 4.763 ; 4.763 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.735 ; 4.735 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.676 ; 4.676 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.609 ; 4.609 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.541 ; 4.541 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 5.029 ; 5.029 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.313 ; 4.313 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 4.426 ; 4.426 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.779 ; 4.779 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 4.169 ; 4.169 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.891 ; 4.891 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 5.372 ; 5.372 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 5.333 ; 5.333 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 4.692 ; 4.692 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 4.448 ; 4.448 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 4.811 ; 4.811 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 4.452 ; 4.452 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.351 ; 4.351 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.886 ; 4.886 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 4.169 ; 4.169 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 5.615 ; 5.615 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.589 ; 4.589 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 5.291 ; 5.291 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.633 ; 4.633 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.864 ; 4.864 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 4.290 ; 4.290 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 4.814 ; 4.814 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.589 ; 4.589 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 4.695 ; 4.695 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 5.001 ; 5.001 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 4.874 ; 4.874 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.870 ; 4.870 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 4.483 ; 4.483 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 4.517 ; 4.517 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 5.258 ; 5.258 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 4.728 ; 4.728 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.817 ; 4.817 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 4.919 ; 4.919 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 4.339 ; 4.339 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.628 ; 4.628 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 5.367 ; 5.367 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 4.804 ; 4.804 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 4.804 ; 4.804 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 4.957 ; 4.957 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 4.867 ; 4.867 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 4.867 ; 4.867 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 4.937 ; 4.937 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 5.129 ; 5.129 ; Rise       ; Clk             ;
; Forward_C_out[*]               ; Clk        ; 4.992 ; 4.992 ; Rise       ; Clk             ;
;  Forward_C_out[0]              ; Clk        ; 6.167 ; 6.167 ; Rise       ; Clk             ;
;  Forward_C_out[1]              ; Clk        ; 5.486 ; 5.486 ; Rise       ; Clk             ;
;  Forward_C_out[2]              ; Clk        ; 5.752 ; 5.752 ; Rise       ; Clk             ;
;  Forward_C_out[3]              ; Clk        ; 5.376 ; 5.376 ; Rise       ; Clk             ;
;  Forward_C_out[4]              ; Clk        ; 5.999 ; 5.999 ; Rise       ; Clk             ;
;  Forward_C_out[5]              ; Clk        ; 5.970 ; 5.970 ; Rise       ; Clk             ;
;  Forward_C_out[6]              ; Clk        ; 5.190 ; 5.190 ; Rise       ; Clk             ;
;  Forward_C_out[7]              ; Clk        ; 5.961 ; 5.961 ; Rise       ; Clk             ;
;  Forward_C_out[8]              ; Clk        ; 6.125 ; 6.125 ; Rise       ; Clk             ;
;  Forward_C_out[9]              ; Clk        ; 5.078 ; 5.078 ; Rise       ; Clk             ;
;  Forward_C_out[10]             ; Clk        ; 5.207 ; 5.207 ; Rise       ; Clk             ;
;  Forward_C_out[11]             ; Clk        ; 5.196 ; 5.196 ; Rise       ; Clk             ;
;  Forward_C_out[12]             ; Clk        ; 5.496 ; 5.496 ; Rise       ; Clk             ;
;  Forward_C_out[13]             ; Clk        ; 5.502 ; 5.502 ; Rise       ; Clk             ;
;  Forward_C_out[14]             ; Clk        ; 5.547 ; 5.547 ; Rise       ; Clk             ;
;  Forward_C_out[15]             ; Clk        ; 5.734 ; 5.734 ; Rise       ; Clk             ;
;  Forward_C_out[16]             ; Clk        ; 5.582 ; 5.582 ; Rise       ; Clk             ;
;  Forward_C_out[17]             ; Clk        ; 5.313 ; 5.313 ; Rise       ; Clk             ;
;  Forward_C_out[18]             ; Clk        ; 5.411 ; 5.411 ; Rise       ; Clk             ;
;  Forward_C_out[19]             ; Clk        ; 6.017 ; 6.017 ; Rise       ; Clk             ;
;  Forward_C_out[20]             ; Clk        ; 5.801 ; 5.801 ; Rise       ; Clk             ;
;  Forward_C_out[21]             ; Clk        ; 5.072 ; 5.072 ; Rise       ; Clk             ;
;  Forward_C_out[22]             ; Clk        ; 4.992 ; 4.992 ; Rise       ; Clk             ;
;  Forward_C_out[23]             ; Clk        ; 5.636 ; 5.636 ; Rise       ; Clk             ;
;  Forward_C_out[24]             ; Clk        ; 5.356 ; 5.356 ; Rise       ; Clk             ;
;  Forward_C_out[25]             ; Clk        ; 5.836 ; 5.836 ; Rise       ; Clk             ;
;  Forward_C_out[26]             ; Clk        ; 5.663 ; 5.663 ; Rise       ; Clk             ;
;  Forward_C_out[27]             ; Clk        ; 5.227 ; 5.227 ; Rise       ; Clk             ;
;  Forward_C_out[28]             ; Clk        ; 5.257 ; 5.257 ; Rise       ; Clk             ;
;  Forward_C_out[29]             ; Clk        ; 6.133 ; 6.133 ; Rise       ; Clk             ;
;  Forward_C_out[30]             ; Clk        ; 5.421 ; 5.421 ; Rise       ; Clk             ;
;  Forward_C_out[31]             ; Clk        ; 5.523 ; 5.523 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 5.034 ; 5.034 ; Rise       ; Clk             ;
; Forward_D_out[*]               ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
;  Forward_D_out[0]              ; Clk        ; 5.928 ; 5.928 ; Rise       ; Clk             ;
;  Forward_D_out[1]              ; Clk        ; 5.602 ; 5.602 ; Rise       ; Clk             ;
;  Forward_D_out[2]              ; Clk        ; 5.606 ; 5.606 ; Rise       ; Clk             ;
;  Forward_D_out[3]              ; Clk        ; 5.726 ; 5.726 ; Rise       ; Clk             ;
;  Forward_D_out[4]              ; Clk        ; 5.955 ; 5.955 ; Rise       ; Clk             ;
;  Forward_D_out[5]              ; Clk        ; 5.901 ; 5.901 ; Rise       ; Clk             ;
;  Forward_D_out[6]              ; Clk        ; 5.033 ; 5.033 ; Rise       ; Clk             ;
;  Forward_D_out[7]              ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
;  Forward_D_out[8]              ; Clk        ; 5.487 ; 5.487 ; Rise       ; Clk             ;
;  Forward_D_out[9]              ; Clk        ; 5.522 ; 5.522 ; Rise       ; Clk             ;
;  Forward_D_out[10]             ; Clk        ; 5.548 ; 5.548 ; Rise       ; Clk             ;
;  Forward_D_out[11]             ; Clk        ; 5.640 ; 5.640 ; Rise       ; Clk             ;
;  Forward_D_out[12]             ; Clk        ; 5.392 ; 5.392 ; Rise       ; Clk             ;
;  Forward_D_out[13]             ; Clk        ; 4.968 ; 4.968 ; Rise       ; Clk             ;
;  Forward_D_out[14]             ; Clk        ; 5.781 ; 5.781 ; Rise       ; Clk             ;
;  Forward_D_out[15]             ; Clk        ; 5.831 ; 5.831 ; Rise       ; Clk             ;
;  Forward_D_out[16]             ; Clk        ; 5.134 ; 5.134 ; Rise       ; Clk             ;
;  Forward_D_out[17]             ; Clk        ; 5.875 ; 5.875 ; Rise       ; Clk             ;
;  Forward_D_out[18]             ; Clk        ; 5.485 ; 5.485 ; Rise       ; Clk             ;
;  Forward_D_out[19]             ; Clk        ; 5.295 ; 5.295 ; Rise       ; Clk             ;
;  Forward_D_out[20]             ; Clk        ; 5.571 ; 5.571 ; Rise       ; Clk             ;
;  Forward_D_out[21]             ; Clk        ; 5.074 ; 5.074 ; Rise       ; Clk             ;
;  Forward_D_out[22]             ; Clk        ; 5.572 ; 5.572 ; Rise       ; Clk             ;
;  Forward_D_out[23]             ; Clk        ; 5.156 ; 5.156 ; Rise       ; Clk             ;
;  Forward_D_out[24]             ; Clk        ; 4.816 ; 4.816 ; Rise       ; Clk             ;
;  Forward_D_out[25]             ; Clk        ; 5.770 ; 5.770 ; Rise       ; Clk             ;
;  Forward_D_out[26]             ; Clk        ; 5.573 ; 5.573 ; Rise       ; Clk             ;
;  Forward_D_out[27]             ; Clk        ; 5.721 ; 5.721 ; Rise       ; Clk             ;
;  Forward_D_out[28]             ; Clk        ; 5.058 ; 5.058 ; Rise       ; Clk             ;
;  Forward_D_out[29]             ; Clk        ; 6.017 ; 6.017 ; Rise       ; Clk             ;
;  Forward_D_out[30]             ; Clk        ; 5.509 ; 5.509 ; Rise       ; Clk             ;
;  Forward_D_out[31]             ; Clk        ; 5.739 ; 5.739 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 4.865 ; 4.865 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 4.865 ; 4.865 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 5.243 ; 5.243 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 5.215 ; 5.215 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 3.695 ; 3.695 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 4.199 ; 4.199 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 4.402 ; 4.402 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 5.094 ; 5.094 ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 3.716 ; 3.716 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 3.695 ; 3.695 ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 5.349 ; 5.349 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 4.648 ; 4.648 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 4.973 ; 4.973 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 5.470 ; 5.470 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.979 ; 4.979 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 4.932 ; 4.932 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 5.472 ; 5.472 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 5.020 ; 5.020 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 4.740 ; 4.740 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 4.546 ; 4.546 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 4.661 ; 4.661 ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 3.910 ; 3.910 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 5.145 ; 5.145 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 5.952 ; 5.952 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 5.244 ; 5.244 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 5.433 ; 5.433 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 5.061 ; 5.061 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 5.239 ; 5.239 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 5.065 ; 5.065 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 5.340 ; 5.340 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 5.359 ; 5.359 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 5.994 ; 5.994 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 5.022 ; 5.022 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 5.339 ; 5.339 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 5.902 ; 5.902 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 5.153 ; 5.153 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 6.002 ; 6.002 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 6.002 ; 6.002 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 5.153 ; 5.153 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 6.012 ; 6.012 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 5.360 ; 5.360 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 5.360 ; 5.360 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 5.148 ; 5.148 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 6.088 ; 6.088 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 6.078 ; 6.078 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 6.233 ; 6.233 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 5.227 ; 5.227 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 5.382 ; 5.382 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 5.355 ; 5.355 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 5.453 ; 5.453 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 5.148 ; 5.148 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 5.776 ; 5.776 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 6.024 ; 6.024 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 5.834 ; 5.834 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 5.395 ; 5.395 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 5.535 ; 5.535 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 5.462 ; 5.462 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 5.234 ; 5.234 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 5.499 ; 5.499 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 5.823 ; 5.823 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 5.441 ; 5.441 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 5.668 ; 5.668 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 5.836 ; 5.836 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 5.879 ; 5.879 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 6.137 ; 6.137 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 5.507 ; 5.507 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 5.745 ; 5.745 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 5.544 ; 5.544 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 5.197 ; 5.197 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 5.413 ; 5.413 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 5.827 ; 5.827 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 5.512 ; 5.512 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 5.303 ; 5.303 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 5.621 ; 5.621 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 5.214 ; 5.214 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 6.118 ; 6.118 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 4.449 ; 4.449 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 4.906 ; 4.906 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 4.906 ; 4.906 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 5.040 ; 5.040 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 5.049 ; 5.049 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.340 ; 5.340 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 5.302 ; 5.302 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.091 ; 5.091 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 5.501 ; 5.501 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 5.297 ; 5.297 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 5.097 ; 5.097 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 5.271 ; 5.271 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 4.991 ; 4.991 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 5.372 ; 5.372 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 5.281 ; 5.281 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 4.937 ; 4.937 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 5.394 ; 5.394 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 4.849 ; 4.849 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 5.016 ; 5.016 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 6.059 ; 6.059 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 5.807 ; 5.807 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 4.449 ; 4.449 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 5.166 ; 5.166 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 4.708 ; 4.708 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 5.102 ; 5.102 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 5.874 ; 5.874 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 6.001 ; 6.001 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 5.317 ; 5.317 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 5.098 ; 5.098 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 4.858 ; 4.858 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 5.467 ; 5.467 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 5.311 ; 5.311 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 4.548 ; 4.548 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 5.434 ; 5.434 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 4.548 ; 4.548 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 5.052 ; 5.052 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 5.861 ; 5.861 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 4.855 ; 4.855 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 4.875 ; 4.875 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 5.451 ; 5.451 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 4.856 ; 4.856 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 4.944 ; 4.944 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 5.453 ; 5.453 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 4.979 ; 4.979 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 5.140 ; 5.140 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 4.633 ; 4.633 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 5.236 ; 5.236 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 5.127 ; 5.127 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 5.288 ; 5.288 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 5.167 ; 5.167 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 5.418 ; 5.418 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 5.366 ; 5.366 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 5.620 ; 5.620 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 5.142 ; 5.142 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 4.731 ; 4.731 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 5.475 ; 5.475 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 5.235 ; 5.235 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 5.877 ; 5.877 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 5.608 ; 5.608 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 4.715 ; 4.715 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 5.662 ; 5.662 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 5.629 ; 5.629 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 5.104 ; 5.104 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 5.251 ; 5.251 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 5.802 ; 5.802 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 5.221 ; 5.221 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 4.328 ; 4.328 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 5.216 ; 5.216 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 5.069 ; 5.069 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.844 ; 4.844 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 4.534 ; 4.534 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 4.328 ; 4.328 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 4.577 ; 4.577 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 5.168 ; 5.168 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.996 ; 4.996 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 5.219 ; 5.219 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.679 ; 4.679 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 4.571 ; 4.571 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 5.028 ; 5.028 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 5.007 ; 5.007 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 4.478 ; 4.478 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 4.652 ; 4.652 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 4.597 ; 4.597 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 5.369 ; 5.369 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.497 ; 4.497 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 5.015 ; 5.015 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 5.006 ; 5.006 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.373 ; 4.373 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 5.096 ; 5.096 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.999 ; 4.999 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 5.041 ; 5.041 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 4.756 ; 4.756 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 5.566 ; 5.566 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 4.349 ; 4.349 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 4.423 ; 4.423 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 5.060 ; 5.060 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.659 ; 4.659 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 4.823 ; 4.823 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 4.367 ; 4.367 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 4.557 ; 4.557 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 4.705 ; 4.705 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 4.725 ; 4.725 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 5.116 ; 5.116 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.390 ; 5.390 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 4.613 ; 4.613 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 4.971 ; 4.971 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 5.865 ; 5.865 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 5.484 ; 5.484 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 4.512 ; 4.512 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 5.053 ; 5.053 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 5.810 ; 5.810 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 5.384 ; 5.384 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 4.786 ; 4.786 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 5.008 ; 5.008 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 4.789 ; 4.789 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 4.933 ; 4.933 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 4.836 ; 4.836 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 5.420 ; 5.420 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 4.647 ; 4.647 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 4.606 ; 4.606 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 5.129 ; 5.129 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 4.808 ; 4.808 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 4.597 ; 4.597 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.237 ; 5.237 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 5.345 ; 5.345 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 4.702 ; 4.702 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 5.383 ; 5.383 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 4.965 ; 4.965 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 4.616 ; 4.616 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.367 ; 4.367 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 4.357 ; 4.357 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 4.547 ; 4.547 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 4.695 ; 4.695 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 4.765 ; 4.765 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 5.076 ; 5.076 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.380 ; 5.380 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 4.613 ; 4.613 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 4.981 ; 4.981 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 5.925 ; 5.925 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 5.379 ; 5.379 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 4.522 ; 4.522 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 5.113 ; 5.113 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 5.800 ; 5.800 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 5.417 ; 5.417 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 4.746 ; 4.746 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 5.008 ; 5.008 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 4.789 ; 4.789 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 4.923 ; 4.923 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 4.836 ; 4.836 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 5.440 ; 5.440 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 4.647 ; 4.647 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 4.596 ; 4.596 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 5.129 ; 5.129 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 4.808 ; 4.808 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 4.587 ; 4.587 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.285 ; 5.285 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 5.295 ; 5.295 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 4.652 ; 4.652 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 5.383 ; 5.383 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 5.018 ; 5.018 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 4.596 ; 4.596 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.357 ; 4.357 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 4.132 ; 4.132 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 4.612 ; 4.612 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 4.901 ; 4.901 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 4.758 ; 4.758 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 4.467 ; 4.467 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 5.028 ; 5.028 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 4.722 ; 4.722 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 4.952 ; 4.952 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 5.034 ; 5.034 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 4.800 ; 4.800 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 4.613 ; 4.613 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.043 ; 5.043 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 4.733 ; 4.733 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 4.668 ; 4.668 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.591 ; 4.591 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 5.185 ; 5.185 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 4.915 ; 4.915 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 4.796 ; 4.796 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 4.586 ; 4.586 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 4.632 ; 4.632 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 4.274 ; 4.274 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 4.578 ; 4.578 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 4.993 ; 4.993 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 4.593 ; 4.593 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 4.848 ; 4.848 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 4.404 ; 4.404 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 4.697 ; 4.697 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 4.660 ; 4.660 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 4.772 ; 4.772 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 4.132 ; 4.132 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 5.033 ; 5.033 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 5.353 ; 5.353 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 5.439 ; 5.439 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 5.033 ; 5.033 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 5.472 ; 5.472 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 6.058 ; 6.058 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 5.570 ; 5.570 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 5.263 ; 5.263 ; Rise       ; Clk             ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 306958   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 306958   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 1     ; 1     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 518   ; 518   ;
; Unconstrained Output Port Paths ; 15990 ; 15990 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Mon Sep 08 21:33:56 2014
Info: Command: quartus_sta Mips -c Mips
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'Mips.sdc'
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "Data_Forwarding_unit|always0~3|combout"
    Warning (332126): Node "ID_Control|Decoder0~1|dataa"
    Warning (332126): Node "ID_Control|Decoder0~1|combout"
    Warning (332126): Node "ID_Control|Decoder0~4|datab"
    Warning (332126): Node "ID_Control|Decoder0~4|combout"
    Warning (332126): Node "Data_Forwarding_unit|always0~3|dataa"
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 24.501
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    24.501         0.000 Clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 16.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.933         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 35.324
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    35.324         0.000 Clk 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 17.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.873         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 415 megabytes
    Info: Processing ended: Mon Sep 08 21:33:59 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


