
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_ip_rv_timer_0.1/rtl/rv_timer_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: `include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 ">   8: </pre>
<pre style="margin:0; padding:0 ">   9: module rv_timer_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  12: </pre>
<pre style="margin:0; padding:0 ">  13:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  16:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   output rv_timer_reg_pkg::rv_timer_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input  rv_timer_reg_pkg::rv_timer_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  19: </pre>
<pre style="margin:0; padding:0 ">  20:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  22: );</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="margin:0; padding:0 ">  24:   import rv_timer_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  25: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   localparam int AW = 9;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  29: </pre>
<pre style="margin:0; padding:0 ">  30:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  48: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  55: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  58: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  66:   );</pre>
<pre style="margin:0; padding:0 ">  67: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  70: </pre>
<pre style="margin:0; padding:0 ">  71:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  72:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  73:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic ctrl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic ctrl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic ctrl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic [11:0] cfg0_prescale_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic [11:0] cfg0_prescale_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic cfg0_prescale_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic [7:0] cfg0_step_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic [7:0] cfg0_step_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic cfg0_step_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic [31:0] timer_v_lower0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic [31:0] timer_v_lower0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic timer_v_lower0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic [31:0] timer_v_upper0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic [31:0] timer_v_upper0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic timer_v_upper0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic [31:0] compare_lower0_0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   logic [31:0] compare_lower0_0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   logic compare_lower0_0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:   logic [31:0] compare_upper0_0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   logic [31:0] compare_upper0_0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   logic compare_upper0_0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   logic intr_enable0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   logic intr_enable0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   logic intr_enable0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   logic intr_state0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   logic intr_state0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   logic intr_state0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   logic intr_test0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:   logic intr_test0_we;</pre>
<pre style="margin:0; padding:0 "> 103: </pre>
<pre style="margin:0; padding:0 "> 104:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 105: </pre>
<pre style="margin:0; padding:0 "> 106:   // Subregister 0 of Multireg ctrl</pre>
<pre style="margin:0; padding:0 "> 107:   // R[ctrl]: V(False)</pre>
<pre style="margin:0; padding:0 "> 108: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:   ) u_ctrl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 116: </pre>
<pre style="margin:0; padding:0 "> 117:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:     .we     (ctrl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:     .wd     (ctrl_wd),</pre>
<pre style="margin:0; padding:0 "> 120: </pre>
<pre style="margin:0; padding:0 "> 121:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 124: </pre>
<pre style="margin:0; padding:0 "> 125:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:     .q      (reg2hw.ctrl[0].q ),</pre>
<pre style="margin:0; padding:0 "> 128: </pre>
<pre style="margin:0; padding:0 "> 129:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:     .qs     (ctrl_qs)</pre>
<pre style="margin:0; padding:0 "> 131:   );</pre>
<pre style="margin:0; padding:0 "> 132: </pre>
<pre style="margin:0; padding:0 "> 133: </pre>
<pre style="margin:0; padding:0 "> 134:   // R[cfg0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 135: </pre>
<pre style="margin:0; padding:0 "> 136:   //   F[prescale]: 11:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:     .DW      (12),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:     .RESVAL  (12'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:   ) u_cfg0_prescale (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 144: </pre>
<pre style="margin:0; padding:0 "> 145:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:     .we     (cfg0_prescale_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:     .wd     (cfg0_prescale_wd),</pre>
<pre style="margin:0; padding:0 "> 148: </pre>
<pre style="margin:0; padding:0 "> 149:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 152: </pre>
<pre style="margin:0; padding:0 "> 153:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:     .q      (reg2hw.cfg0.prescale.q ),</pre>
<pre style="margin:0; padding:0 "> 156: </pre>
<pre style="margin:0; padding:0 "> 157:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:     .qs     (cfg0_prescale_qs)</pre>
<pre style="margin:0; padding:0 "> 159:   );</pre>
<pre style="margin:0; padding:0 "> 160: </pre>
<pre style="margin:0; padding:0 "> 161: </pre>
<pre style="margin:0; padding:0 "> 162:   //   F[step]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:     .DW      (8),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:     .RESVAL  (8'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:   ) u_cfg0_step (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 170: </pre>
<pre style="margin:0; padding:0 "> 171:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:     .we     (cfg0_step_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:     .wd     (cfg0_step_wd),</pre>
<pre style="margin:0; padding:0 "> 174: </pre>
<pre style="margin:0; padding:0 "> 175:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 178: </pre>
<pre style="margin:0; padding:0 "> 179:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 181:     .q      (reg2hw.cfg0.step.q ),</pre>
<pre style="margin:0; padding:0 "> 182: </pre>
<pre style="margin:0; padding:0 "> 183:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:     .qs     (cfg0_step_qs)</pre>
<pre style="margin:0; padding:0 "> 185:   );</pre>
<pre style="margin:0; padding:0 "> 186: </pre>
<pre style="margin:0; padding:0 "> 187: </pre>
<pre style="margin:0; padding:0 "> 188:   // R[timer_v_lower0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 189: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:   ) u_timer_v_lower0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 197: </pre>
<pre style="margin:0; padding:0 "> 198:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:     .we     (timer_v_lower0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:     .wd     (timer_v_lower0_wd),</pre>
<pre style="margin:0; padding:0 "> 201: </pre>
<pre style="margin:0; padding:0 "> 202:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:     .de     (hw2reg.timer_v_lower0.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:     .d      (hw2reg.timer_v_lower0.d ),</pre>
<pre style="margin:0; padding:0 "> 205: </pre>
<pre style="margin:0; padding:0 "> 206:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:     .q      (reg2hw.timer_v_lower0.q ),</pre>
<pre style="margin:0; padding:0 "> 209: </pre>
<pre style="margin:0; padding:0 "> 210:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:     .qs     (timer_v_lower0_qs)</pre>
<pre style="margin:0; padding:0 "> 212:   );</pre>
<pre style="margin:0; padding:0 "> 213: </pre>
<pre style="margin:0; padding:0 "> 214: </pre>
<pre style="margin:0; padding:0 "> 215:   // R[timer_v_upper0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 216: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:   ) u_timer_v_upper0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 224: </pre>
<pre style="margin:0; padding:0 "> 225:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:     .we     (timer_v_upper0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 227:     .wd     (timer_v_upper0_wd),</pre>
<pre style="margin:0; padding:0 "> 228: </pre>
<pre style="margin:0; padding:0 "> 229:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:     .de     (hw2reg.timer_v_upper0.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:     .d      (hw2reg.timer_v_upper0.d ),</pre>
<pre style="margin:0; padding:0 "> 232: </pre>
<pre style="margin:0; padding:0 "> 233:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:     .q      (reg2hw.timer_v_upper0.q ),</pre>
<pre style="margin:0; padding:0 "> 236: </pre>
<pre style="margin:0; padding:0 "> 237:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:     .qs     (timer_v_upper0_qs)</pre>
<pre style="margin:0; padding:0 "> 239:   );</pre>
<pre style="margin:0; padding:0 "> 240: </pre>
<pre style="margin:0; padding:0 "> 241: </pre>
<pre style="margin:0; padding:0 "> 242:   // R[compare_lower0_0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 243: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:     .RESVAL  (32'hffffffff)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:   ) u_compare_lower0_0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 251: </pre>
<pre style="margin:0; padding:0 "> 252:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:     .we     (compare_lower0_0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:     .wd     (compare_lower0_0_wd),</pre>
<pre style="margin:0; padding:0 "> 255: </pre>
<pre style="margin:0; padding:0 "> 256:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 259: </pre>
<pre style="margin:0; padding:0 "> 260:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 261:     .qe     (reg2hw.compare_lower0_0.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 262:     .q      (reg2hw.compare_lower0_0.q ),</pre>
<pre style="margin:0; padding:0 "> 263: </pre>
<pre style="margin:0; padding:0 "> 264:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 265:     .qs     (compare_lower0_0_qs)</pre>
<pre style="margin:0; padding:0 "> 266:   );</pre>
<pre style="margin:0; padding:0 "> 267: </pre>
<pre style="margin:0; padding:0 "> 268: </pre>
<pre style="margin:0; padding:0 "> 269:   // R[compare_upper0_0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 270: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:     .RESVAL  (32'hffffffff)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:   ) u_compare_upper0_0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 277:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 278: </pre>
<pre style="margin:0; padding:0 "> 279:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 280:     .we     (compare_upper0_0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 281:     .wd     (compare_upper0_0_wd),</pre>
<pre style="margin:0; padding:0 "> 282: </pre>
<pre style="margin:0; padding:0 "> 283:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 284:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 286: </pre>
<pre style="margin:0; padding:0 "> 287:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 288:     .qe     (reg2hw.compare_upper0_0.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 289:     .q      (reg2hw.compare_upper0_0.q ),</pre>
<pre style="margin:0; padding:0 "> 290: </pre>
<pre style="margin:0; padding:0 "> 291:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 292:     .qs     (compare_upper0_0_qs)</pre>
<pre style="margin:0; padding:0 "> 293:   );</pre>
<pre style="margin:0; padding:0 "> 294: </pre>
<pre style="margin:0; padding:0 "> 295: </pre>
<pre style="margin:0; padding:0 "> 296: </pre>
<pre style="margin:0; padding:0 "> 297:   // Subregister 0 of Multireg intr_enable0</pre>
<pre style="margin:0; padding:0 "> 298:   // R[intr_enable0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 299: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 301:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:   ) u_intr_enable0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 305:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 307: </pre>
<pre style="margin:0; padding:0 "> 308:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 309:     .we     (intr_enable0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 310:     .wd     (intr_enable0_wd),</pre>
<pre style="margin:0; padding:0 "> 311: </pre>
<pre style="margin:0; padding:0 "> 312:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 313:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 314:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 315: </pre>
<pre style="margin:0; padding:0 "> 316:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 317:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 318:     .q      (reg2hw.intr_enable0[0].q ),</pre>
<pre style="margin:0; padding:0 "> 319: </pre>
<pre style="margin:0; padding:0 "> 320:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 321:     .qs     (intr_enable0_qs)</pre>
<pre style="margin:0; padding:0 "> 322:   );</pre>
<pre style="margin:0; padding:0 "> 323: </pre>
<pre style="margin:0; padding:0 "> 324: </pre>
<pre style="margin:0; padding:0 "> 325: </pre>
<pre style="margin:0; padding:0 "> 326:   // Subregister 0 of Multireg intr_state0</pre>
<pre style="margin:0; padding:0 "> 327:   // R[intr_state0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 328: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 329:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 330:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 331:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 332:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 333:   ) u_intr_state0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 334:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 335:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 336: </pre>
<pre style="margin:0; padding:0 "> 337:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:     .we     (intr_state0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 339:     .wd     (intr_state0_wd),</pre>
<pre style="margin:0; padding:0 "> 340: </pre>
<pre style="margin:0; padding:0 "> 341:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 342:     .de     (hw2reg.intr_state0[0].de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 343:     .d      (hw2reg.intr_state0[0].d ),</pre>
<pre style="margin:0; padding:0 "> 344: </pre>
<pre style="margin:0; padding:0 "> 345:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 346:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 347:     .q      (reg2hw.intr_state0[0].q ),</pre>
<pre style="margin:0; padding:0 "> 348: </pre>
<pre style="margin:0; padding:0 "> 349:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 350:     .qs     (intr_state0_qs)</pre>
<pre style="margin:0; padding:0 "> 351:   );</pre>
<pre style="margin:0; padding:0 "> 352: </pre>
<pre style="margin:0; padding:0 "> 353: </pre>
<pre style="margin:0; padding:0 "> 354: </pre>
<pre style="margin:0; padding:0 "> 355:   // Subregister 0 of Multireg intr_test0</pre>
<pre style="margin:0; padding:0 "> 356:   // R[intr_test0]: V(True)</pre>
<pre style="margin:0; padding:0 "> 357: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 358:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 359:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 360:   ) u_intr_test0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 361:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 362:     .we     (intr_test0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 363:     .wd     (intr_test0_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 364:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 365:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 366:     .qe     (reg2hw.intr_test0[0].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 367:     .q      (reg2hw.intr_test0[0].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 368:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 369:   );</pre>
<pre style="margin:0; padding:0 "> 370: </pre>
<pre style="margin:0; padding:0 "> 371: </pre>
<pre style="margin:0; padding:0 "> 372: </pre>
<pre style="margin:0; padding:0 "> 373: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 374:   logic [8:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 375:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 376:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 377:     addr_hit[0] = (reg_addr == RV_TIMER_CTRL_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 378:     addr_hit[1] = (reg_addr == RV_TIMER_CFG0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 379:     addr_hit[2] = (reg_addr == RV_TIMER_TIMER_V_LOWER0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 380:     addr_hit[3] = (reg_addr == RV_TIMER_TIMER_V_UPPER0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 381:     addr_hit[4] = (reg_addr == RV_TIMER_COMPARE_LOWER0_0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 382:     addr_hit[5] = (reg_addr == RV_TIMER_COMPARE_UPPER0_0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:     addr_hit[6] = (reg_addr == RV_TIMER_INTR_ENABLE0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:     addr_hit[7] = (reg_addr == RV_TIMER_INTR_STATE0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 385:     addr_hit[8] = (reg_addr == RV_TIMER_INTR_TEST0_OFFSET);</pre>
<pre style="margin:0; padding:0 "> 386:   end</pre>
<pre style="margin:0; padding:0 "> 387: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 388:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 "> 389: </pre>
<pre style="margin:0; padding:0 "> 390:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 391:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 392:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 393:     if (addr_hit[0] && reg_we && (RV_TIMER_PERMIT[0] != (RV_TIMER_PERMIT[0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 394:     if (addr_hit[1] && reg_we && (RV_TIMER_PERMIT[1] != (RV_TIMER_PERMIT[1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 395:     if (addr_hit[2] && reg_we && (RV_TIMER_PERMIT[2] != (RV_TIMER_PERMIT[2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 396:     if (addr_hit[3] && reg_we && (RV_TIMER_PERMIT[3] != (RV_TIMER_PERMIT[3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 397:     if (addr_hit[4] && reg_we && (RV_TIMER_PERMIT[4] != (RV_TIMER_PERMIT[4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 398:     if (addr_hit[5] && reg_we && (RV_TIMER_PERMIT[5] != (RV_TIMER_PERMIT[5] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 399:     if (addr_hit[6] && reg_we && (RV_TIMER_PERMIT[6] != (RV_TIMER_PERMIT[6] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 400:     if (addr_hit[7] && reg_we && (RV_TIMER_PERMIT[7] != (RV_TIMER_PERMIT[7] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 401:     if (addr_hit[8] && reg_we && (RV_TIMER_PERMIT[8] != (RV_TIMER_PERMIT[8] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 "> 402:   end</pre>
<pre style="margin:0; padding:0 "> 403: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 404:   assign ctrl_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 405:   assign ctrl_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 406: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 407:   assign cfg0_prescale_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 408:   assign cfg0_prescale_wd = reg_wdata[11:0];</pre>
<pre style="margin:0; padding:0 "> 409: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 410:   assign cfg0_step_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 411:   assign cfg0_step_wd = reg_wdata[23:16];</pre>
<pre style="margin:0; padding:0 "> 412: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 413:   assign timer_v_lower0_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 414:   assign timer_v_lower0_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 415: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 416:   assign timer_v_upper0_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 417:   assign timer_v_upper0_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 418: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 419:   assign compare_lower0_0_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 420:   assign compare_lower0_0_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 421: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 422:   assign compare_upper0_0_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 423:   assign compare_upper0_0_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 424: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 425:   assign intr_enable0_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 426:   assign intr_enable0_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 427: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 428:   assign intr_state0_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 429:   assign intr_state0_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 430: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 431:   assign intr_test0_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 432:   assign intr_test0_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 433: </pre>
<pre style="margin:0; padding:0 "> 434:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 435:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 436:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 437:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 438:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 439:         reg_rdata_next[0] = ctrl_qs;</pre>
<pre style="margin:0; padding:0 "> 440:       end</pre>
<pre style="margin:0; padding:0 "> 441: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 442:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 443:         reg_rdata_next[11:0] = cfg0_prescale_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 444:         reg_rdata_next[23:16] = cfg0_step_qs;</pre>
<pre style="margin:0; padding:0 "> 445:       end</pre>
<pre style="margin:0; padding:0 "> 446: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 447:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 448:         reg_rdata_next[31:0] = timer_v_lower0_qs;</pre>
<pre style="margin:0; padding:0 "> 449:       end</pre>
<pre style="margin:0; padding:0 "> 450: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 451:       addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 452:         reg_rdata_next[31:0] = timer_v_upper0_qs;</pre>
<pre style="margin:0; padding:0 "> 453:       end</pre>
<pre style="margin:0; padding:0 "> 454: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 455:       addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 456:         reg_rdata_next[31:0] = compare_lower0_0_qs;</pre>
<pre style="margin:0; padding:0 "> 457:       end</pre>
<pre style="margin:0; padding:0 "> 458: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 459:       addr_hit[5]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 460:         reg_rdata_next[31:0] = compare_upper0_0_qs;</pre>
<pre style="margin:0; padding:0 "> 461:       end</pre>
<pre style="margin:0; padding:0 "> 462: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 463:       addr_hit[6]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 464:         reg_rdata_next[0] = intr_enable0_qs;</pre>
<pre style="margin:0; padding:0 "> 465:       end</pre>
<pre style="margin:0; padding:0 "> 466: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 467:       addr_hit[7]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 468:         reg_rdata_next[0] = intr_state0_qs;</pre>
<pre style="margin:0; padding:0 "> 469:       end</pre>
<pre style="margin:0; padding:0 "> 470: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 471:       addr_hit[8]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 472:         reg_rdata_next[0] = '0;</pre>
<pre style="margin:0; padding:0 "> 473:       end</pre>
<pre style="margin:0; padding:0 "> 474: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 475:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 476:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 "> 477:       end</pre>
<pre style="margin:0; padding:0 "> 478:     endcase</pre>
<pre style="margin:0; padding:0 "> 479:   end</pre>
<pre style="margin:0; padding:0 "> 480: </pre>
<pre style="margin:0; padding:0 "> 481:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 "> 482:   `ASSERT_PULSE(wePulse, reg_we)</pre>
<pre style="margin:0; padding:0 "> 483:   `ASSERT_PULSE(rePulse, reg_re)</pre>
<pre style="margin:0; padding:0 "> 484: </pre>
<pre style="margin:0; padding:0 "> 485:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid)</pre>
<pre style="margin:0; padding:0 "> 486: </pre>
<pre style="margin:0; padding:0 "> 487:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit))</pre>
<pre style="margin:0; padding:0 "> 488: </pre>
<pre style="margin:0; padding:0 "> 489:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 "> 490:   // property by mistake</pre>
<pre style="margin:0; padding:0 "> 491:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0)</pre>
<pre style="margin:0; padding:0 "> 492: </pre>
<pre style="margin:0; padding:0 "> 493: endmodule</pre>
<pre style="margin:0; padding:0 "> 494: </pre>
</body>
</html>
