# üöÄ Portf√≥lio de Projetos - Trainee CoreTech (UFS)

Este reposit√≥rio documenta as atividades pr√°ticas desenvolvidas durante o processo de trainee da **CoreTech - Liga de Hardware e Rob√≥tica da Universidade Federal de Sergipe**. Os projetos abaixo demonstram a aplica√ß√£o de conceitos fundamentais de Arquitetura de Computadores e Descri√ß√£o de Hardware.

---

## üõ†Ô∏è Atividade 1: Exponencia√ß√£o Bin√°ria em Assembly x86-64

### Descri√ß√£o do Desafio
Este projeto consiste na implementa√ß√£o do algoritmo de **Exponencia√ß√£o Bin√°ria (Binary Exponentiation)** utilizando puramente linguagem **Assembly x86-64**.

O c√≥digo foi desenvolvido como parte do desafio t√©cnico do **Trainee CoreTech**, com o objetivo de demonstrar dom√≠nio sobre a arquitetura de computadores, manipula√ß√£o direta de mem√≥ria e conformidade com a ABI do Linux.

### üöÄ Sobre o Algoritmo

A exponencia√ß√£o bin√°ria (ou exponencia√ß√£o por quadrados) √© um m√©todo eficiente para calcular pot√™ncias de um n√∫mero. Diferente da abordagem ing√™nua que possui complexidade $O(N)$, este algoritmo reduz o n√∫mero de multiplica√ß√µes para $O(\log N)$ utilizando a representa√ß√£o bin√°ria do expoente.

A l√≥gica implementada segue a defini√ß√£o recursiva:

$$
a^n = \begin{cases} 
1 & \text{se } n = 0 \\
(a^{\frac{n}{2}})^2 & \text{se } n > 0 \text{ e par} \\
(a^{\frac{n}{2}})^2 \cdot a & \text{se } n > 0 \text{ e √≠mpar}
\end{cases}
$$

### üõ†Ô∏è Conceitos T√©cnicos Abordados

A implementa√ß√£o destaca os seguintes conceitos avan√ßados de Assembly e Arquitetura de Computadores:

* **Recurs√£o em Assembly:** Gerenciamento manual do fluxo de execu√ß√£o e chamadas de fun√ß√£o aninhadas.
* **System V AMD64 ABI:** Estrita observ√¢ncia das conven√ß√µes de chamada do Linux, incluindo:
    * **Alinhamento da Stack:** Garantia de alinhamento de 16 bytes antes de chamadas `call` para compatibilidade com a `libc`.
    * **Preserva√ß√£o de Registradores:** Uso correto de registradores *callee-saved* (como `RBX`, `R12`) para manter o estado entre chamadas recursivas.
* **Integra√ß√£o com C (libc):** Uso das fun√ß√µes `fscanf` e `fprintf` para entrada e sa√≠da de dados formatados.
* **Manipula√ß√£o de Tipos:** Tratamento de extens√£o de sinal e zero (`movsx`, `movzx`) para opera√ß√µes entre tipos de tamanhos mistos (`int8_t`, `uint8_t` e `int64_t`).

### üìã Entrada e Sa√≠da

O programa l√™ um n√∫mero $N$ de casos de teste, seguido por $N$ linhas contendo a base e o expoente no formato `base^expoente`.

**Exemplo de Entrada:**
```text
5
-2^3
0^2
-5^6
3^6
-3^27
```

**Sa√≠da Esperada:**
```text
-8
0
15625
729
-7625597484987
```

---

## ‚ö° Atividade 2: Descri√ß√£o de Hardware com Verilog (Multiplexador 2:1)

### Descri√ß√£o do Desafio
O desafio consistiu em projetar um **Multiplexador (MUX) 2:1** utilizando a linguagem de descri√ß√£o de hardware **Verilog**. O objetivo principal foi demonstrar a compreens√£o dos tr√™s n√≠veis de abstra√ß√£o no design digital: **Comportamental**, **RTL** e **Portas L√≥gicas**.

### 1. N√≠vel Comportamental (Behavioral Level)
Neste n√≠vel, descrevemos **o que** o circuito faz, sem detalhar a implementa√ß√£o f√≠sica. Utiliza-se blocos procedurais (`always`) que monitoram altera√ß√µes nos sinais de entrada.

```verilog
module mux2to1_behaviroal (
    input i0,       // entrada 0
    input i1,       // entrada 1
    input seletor,  // "chave seletora"
    output reg y
);
    always @( i0 or i1 or seletor ) begin
        if ( seletor == 1'b0 )
            y = i0;
        else
            y = i1;
    end
endmodule
```
***An√°lise Pr√°tica:*** A execu√ß√£o ocorre linha a linha dentro do bloco `always`. √â o n√≠vel mais alto de abstra√ß√£o, ideal para descrever algoritmos complexos de controle.

### 2. N√≠vel de Registrador-Transfer√™ncia (RTL - Register-Transfer Level)
Aqui utilizei o fluxo de dados cont√≠nuo. O bloco `assign` funciona como uma "solda" digital: qualquer altera√ß√£o na entrada reflete instantaneamente na sa√≠da.
```verilog
module mux2to1_rtl (
    input i0,       // entrada 0
    input i1,       // entrada 1
    input seletor,  // "chave seletora"
    output y
);
    assign y = ( seletor ) ? i1 : i0;
endmodule
```
***An√°lise Pr√°tica:*** Este n√≠vel √© mais pr√≥ximo do hardware real do que o comportamental, definindo como os dados fluem entre registradores e operadores l√≥gicos/condicionas.

### 3. N√≠vel de Porta L√≥gica (Gate Level)
O n√≠vel mais baixo de abstra√ß√£o antes do layout f√≠sico. O circuito √© constru√≠do conectando **primitivas** de portas l√≥gicas baseadas na equa√ß√£o booleana do MUX: $Y = (i0 \cdot \overline{S}) + (i1 \cdot S)$.
```verilog
module mux2to1_gate (
    input i0,       // entrada 0
    input i1,       // entrada 1
    input seletor,  // "chave seletora"
    output reg y
);
    wire seletor_not;  // fio para o sinal de sele√ß√£o invertido
    wire terminal1;    // fio para a sa√≠da da primeira porta AND
    wire terminal2;    // fio para a sa√≠da da segunda porta AND

    // portas primitivas:
    not ( seletor_not, seletor );          // inversor do sinal do seletor
    and ( terminal1, i0, seletor_not );    // i0 AND !seletor
    and ( terminal2, i1, seletor );        // i1 AND seletor
    or ( y, terminal1, terminal2);         // term1 OR term2
endmodule
```
***An√°lise Pr√°tica:*** Define a estrutura exata do circuito ("netlist"). √â a representa√ß√£o fiel de como os transistores l√≥gicos ser√£o organizados para satisfazer a l√≥gica booleana: "A sa√≠da √© verdadeira se (i0 for 1 e S for 0) OU se (i1 for 1 e S for 1)".
