Fitter report for decoregistro
Wed Sep 25 00:14:21 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |decoregistro|decoder:decoder_inst|altsyncram:Mux6_rtl_0|altsyncram_pe11:auto_generated|ALTSYNCRAM
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Sep 25 00:14:21 2024      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; decoregistro                               ;
; Top-level Entity Name              ; decoregistro                               ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE6E22C8L                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 319 / 6,272 ( 5 % )                        ;
;     Total combinational functions  ; 239 / 6,272 ( 4 % )                        ;
;     Dedicated logic registers      ; 221 / 6,272 ( 4 % )                        ;
; Total registers                    ; 221                                        ;
; Total pins                         ; 21 / 92 ( 23 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 1,792 / 276,480 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8L                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.0V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; FILAS[0]     ; Missing drive strength and slew rate ;
; FILAS[1]     ; Missing drive strength and slew rate ;
; FILAS[2]     ; Missing drive strength and slew rate ;
; FILAS[3]     ; Missing drive strength and slew rate ;
; SEGMENTOS[0] ; Missing drive strength and slew rate ;
; SEGMENTOS[1] ; Missing drive strength and slew rate ;
; SEGMENTOS[2] ; Missing drive strength and slew rate ;
; SEGMENTOS[3] ; Missing drive strength and slew rate ;
; SEGMENTOS[4] ; Missing drive strength and slew rate ;
; SEGMENTOS[5] ; Missing drive strength and slew rate ;
; SEGMENTOS[6] ; Missing drive strength and slew rate ;
; KEY_PRESSED  ; Missing drive strength and slew rate ;
; SEGMENTO     ; Missing drive strength and slew rate ;
; CTRL         ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; CLR_P      ; PIN_38        ; QSF Assignment ;
; Location ;                ;              ; SET_P      ; PIN_42        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 523 ) ; 0.00 % ( 0 / 523 )         ; 0.00 % ( 0 / 523 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 523 ) ; 0.00 % ( 0 / 523 )         ; 0.00 % ( 0 / 523 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 513 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/Mi unidad/5TO/DSD/PRACTICAS/Practica2/decoregistro/output_files/decoregistro.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 319 / 6,272 ( 5 % )       ;
;     -- Combinational with no register       ; 98                        ;
;     -- Register only                        ; 80                        ;
;     -- Combinational with a register        ; 141                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 130                       ;
;     -- 3 input functions                    ; 20                        ;
;     -- <=2 input functions                  ; 89                        ;
;     -- Register only                        ; 80                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 166                       ;
;     -- arithmetic mode                      ; 73                        ;
;                                             ;                           ;
; Total registers*                            ; 221 / 6,684 ( 3 % )       ;
;     -- Dedicated logic registers            ; 221 / 6,272 ( 4 % )       ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 25 / 392 ( 6 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 21 / 92 ( 23 % )          ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 3                         ;
; M9Ks                                        ; 1 / 30 ( 3 % )            ;
; Total block memory bits                     ; 1,792 / 276,480 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 276,480 ( 3 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 3 / 10 ( 30 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 3% / 4% / 3%              ;
; Maximum fan-out                             ; 128                       ;
; Highest non-global fan-out                  ; 48                        ;
; Total fan-out                               ; 1538                      ;
; Average fan-out                             ; 2.59                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 319 / 6272 ( 5 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 98                 ; 0                              ;
;     -- Register only                        ; 80                 ; 0                              ;
;     -- Combinational with a register        ; 141                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 130                ; 0                              ;
;     -- 3 input functions                    ; 20                 ; 0                              ;
;     -- <=2 input functions                  ; 89                 ; 0                              ;
;     -- Register only                        ; 80                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 166                ; 0                              ;
;     -- arithmetic mode                      ; 73                 ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 221                ; 0                              ;
;     -- Dedicated logic registers            ; 221 / 6272 ( 4 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 25 / 392 ( 6 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 21                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 1792               ; 0                              ;
; Total RAM block bits                        ; 9216               ; 0                              ;
; M9K                                         ; 1 / 30 ( 3 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 3 / 12 ( 25 % )    ; 0 / 12 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1533               ; 5                              ;
;     -- Registered Connections               ; 505                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 7                  ; 0                              ;
;     -- Output Ports                         ; 14                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK         ; 23    ; 1        ; 0            ; 11           ; 7            ; 92                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLR         ; 89    ; 5        ; 34           ; 12           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; COLUMNAS[0] ; 70    ; 4        ; 32           ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; COLUMNAS[1] ; 68    ; 4        ; 30           ; 0            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; COLUMNAS[2] ; 66    ; 4        ; 28           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; COLUMNAS[3] ; 64    ; 4        ; 25           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SET         ; 88    ; 5        ; 34           ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CTRL         ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FILAS[0]     ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FILAS[1]     ; 55    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FILAS[2]     ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FILAS[3]     ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; KEY_PRESSED  ; 28    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEGMENTO     ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEGMENTOS[0] ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEGMENTOS[1] ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEGMENTOS[2] ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEGMENTOS[3] ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEGMENTOS[4] ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEGMENTOS[5] ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEGMENTOS[6] ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; SEGMENTOS[4]            ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; SEGMENTO                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )  ; 2.5V          ; --           ;
; 3        ; 2 / 11 ( 18 % ) ; 2.5V          ; --           ;
; 4        ; 6 / 14 ( 43 % ) ; 2.5V          ; --           ;
; 5        ; 3 / 13 ( 23 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % ) ; 2.5V          ; --           ;
; 7        ; 4 / 13 ( 31 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 12 ( 33 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; KEY_PRESSED                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; FILAS[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; FILAS[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; FILAS[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; FILAS[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; COLUMNAS[3]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; COLUMNAS[2]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; COLUMNAS[1]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; COLUMNAS[0]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; CTRL                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; SET                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 126        ; 5        ; CLR                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; SEGMENTOS[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; SEGMENTOS[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; SEGMENTOS[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; SEGMENTOS[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; SEGMENTOS[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; SEGMENTOS[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; SEGMENTOS[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; SEGMENTO                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
; |decoregistro                             ; 319 (0)     ; 221 (0)                   ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 21   ; 0            ; 98 (0)       ; 80 (0)            ; 141 (0)          ; |decoregistro                                                                           ; work         ;
;    |debouncer:debouncer_clr_inst|         ; 27 (27)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 21 (21)          ; |decoregistro|debouncer:debouncer_clr_inst                                              ; work         ;
;    |debouncer:debouncer_set_inst|         ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |decoregistro|debouncer:debouncer_set_inst                                              ; work         ;
;    |decoder:decoder_inst|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |decoregistro|decoder:decoder_inst                                                      ; work         ;
;       |altsyncram:Mux6_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |decoregistro|decoder:decoder_inst|altsyncram:Mux6_rtl_0                                ; work         ;
;          |altsyncram_pe11:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |decoregistro|decoder:decoder_inst|altsyncram:Mux6_rtl_0|altsyncram_pe11:auto_generated ; work         ;
;    |keypad:keypad_inst|                   ; 258 (210)   ; 174 (139)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (71)      ; 80 (78)           ; 94 (61)          ; |decoregistro|keypad:keypad_inst                                                        ; work         ;
;       |divisor:Div10ms|                   ; 26 (26)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 18 (18)          ; |decoregistro|keypad:keypad_inst|divisor:Div10ms                                        ; work         ;
;       |divisor:Div1ms|                    ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 15 (15)          ; |decoregistro|keypad:keypad_inst|divisor:Div1ms                                         ; work         ;
;    |latchRS:controler_inst|               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |decoregistro|latchRS:controler_inst                                                    ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; FILAS[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FILAS[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FILAS[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FILAS[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEGMENTOS[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEGMENTOS[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEGMENTOS[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEGMENTOS[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEGMENTOS[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEGMENTOS[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEGMENTOS[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY_PRESSED  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEGMENTO     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CTRL         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; COLUMNAS[0]  ; Input    ; (6) 2054 ps   ; --            ; --                    ; --  ; --   ;
; COLUMNAS[3]  ; Input    ; (6) 2054 ps   ; --            ; --                    ; --  ; --   ;
; COLUMNAS[2]  ; Input    ; (6) 2054 ps   ; --            ; --                    ; --  ; --   ;
; COLUMNAS[1]  ; Input    ; --            ; (6) 2054 ps   ; --                    ; --  ; --   ;
; SET          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLR          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                              ;
+-----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------+-------------------+---------+
; CLK                                           ;                   ;         ;
; COLUMNAS[0]                                   ;                   ;         ;
;      - keypad:keypad_inst|REG_B[7][0]~feeder  ; 0                 ; 6       ;
;      - keypad:keypad_inst|REG_B[11][0]~feeder ; 0                 ; 6       ;
;      - keypad:keypad_inst|REG_B[15][0]~feeder ; 0                 ; 6       ;
;      - keypad:keypad_inst|REG_B[3][0]~feeder  ; 0                 ; 6       ;
; COLUMNAS[3]                                   ;                   ;         ;
;      - keypad:keypad_inst|REG_B[0][0]         ; 0                 ; 6       ;
;      - keypad:keypad_inst|REG_B[4][0]         ; 0                 ; 6       ;
;      - keypad:keypad_inst|REG_B[8][0]         ; 0                 ; 6       ;
;      - keypad:keypad_inst|REG_B[12][0]~feeder ; 0                 ; 6       ;
; COLUMNAS[2]                                   ;                   ;         ;
;      - keypad:keypad_inst|REG_B[1][0]         ; 0                 ; 6       ;
;      - keypad:keypad_inst|REG_B[9][0]         ; 0                 ; 6       ;
;      - keypad:keypad_inst|REG_B[13][0]~feeder ; 0                 ; 6       ;
;      - keypad:keypad_inst|REG_B[5][0]~feeder  ; 0                 ; 6       ;
; COLUMNAS[1]                                   ;                   ;         ;
;      - keypad:keypad_inst|REG_B[2][0]         ; 1                 ; 6       ;
;      - keypad:keypad_inst|REG_B[10][0]~feeder ; 1                 ; 6       ;
;      - keypad:keypad_inst|REG_B[14][0]~feeder ; 1                 ; 6       ;
;      - keypad:keypad_inst|REG_B[6][0]~feeder  ; 1                 ; 6       ;
; SET                                           ;                   ;         ;
; CLR                                           ;                   ;         ;
+-----------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                             ;
+------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                                            ; PIN_23             ; 92      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; debouncer:debouncer_clr_inst|count[19]~42      ; LCCOMB_X30_Y11_N26 ; 20      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; debouncer:debouncer_set_inst|count[14]~68      ; LCCOMB_X32_Y12_N2  ; 24      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; keypad:keypad_inst|Mux0~0                      ; LCCOMB_X19_Y9_N18  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; keypad:keypad_inst|Mux2~0                      ; LCCOMB_X21_Y10_N12 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; keypad:keypad_inst|Mux2~1                      ; LCCOMB_X19_Y10_N28 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; keypad:keypad_inst|Mux2~2                      ; LCCOMB_X19_Y9_N24  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; keypad:keypad_inst|divisor:Div10ms|LessThan0~5 ; LCCOMB_X33_Y12_N12 ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; keypad:keypad_inst|divisor:Div10ms|clk_reg     ; FF_X33_Y12_N9      ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; keypad:keypad_inst|divisor:Div1ms|LessThan0~4  ; LCCOMB_X18_Y16_N30 ; 15      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; keypad:keypad_inst|divisor:Div1ms|clk_reg      ; FF_X19_Y16_N23     ; 128     ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; keypad:keypad_inst|process_2~10                ; LCCOMB_X17_Y9_N0   ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; latchRS:controler_inst|q_reg                   ; FF_X31_Y12_N9      ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                        ;
+--------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                       ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                                        ; PIN_23         ; 92      ; 30                                   ; Global Clock         ; GCLK2            ; --                        ;
; keypad:keypad_inst|divisor:Div10ms|clk_reg ; FF_X33_Y12_N9  ; 2       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; FF_X19_Y16_N23 ; 128     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+--------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; keypad:keypad_inst|FILA[1]                                                             ; 48      ;
; keypad:keypad_inst|FILA[0]                                                             ; 47      ;
; keypad:keypad_inst|Mux0~0                                                              ; 33      ;
; keypad:keypad_inst|Mux2~2                                                              ; 33      ;
; keypad:keypad_inst|Mux2~1                                                              ; 33      ;
; keypad:keypad_inst|Mux2~0                                                              ; 33      ;
; debouncer:debouncer_set_inst|count[14]~68                                              ; 24      ;
; debouncer:debouncer_clr_inst|count[19]~42                                              ; 20      ;
; keypad:keypad_inst|divisor:Div10ms|LessThan0~5                                         ; 19      ;
; keypad:keypad_inst|divisor:Div1ms|LessThan0~4                                          ; 15      ;
; keypad:keypad_inst|process_2~10                                                        ; 7       ;
; keypad:keypad_inst|process_2~6                                                         ; 7       ;
; COLUMNAS[1]~input                                                                      ; 4       ;
; COLUMNAS[2]~input                                                                      ; 4       ;
; COLUMNAS[3]~input                                                                      ; 4       ;
; COLUMNAS[0]~input                                                                      ; 4       ;
; keypad:keypad_inst|Mux11~1                                                             ; 4       ;
; keypad:keypad_inst|Mux12~1                                                             ; 4       ;
; keypad:keypad_inst|Mux13~1                                                             ; 4       ;
; keypad:keypad_inst|Mux14~1                                                             ; 4       ;
; keypad:keypad_inst|Mux15~1                                                             ; 4       ;
; keypad:keypad_inst|Mux16~1                                                             ; 4       ;
; keypad:keypad_inst|Mux17~1                                                             ; 4       ;
; keypad:keypad_inst|Mux18~1                                                             ; 4       ;
; keypad:keypad_inst|Mux19~1                                                             ; 4       ;
; keypad:keypad_inst|Mux20~1                                                             ; 4       ;
; keypad:keypad_inst|Mux21~1                                                             ; 4       ;
; keypad:keypad_inst|Mux22~1                                                             ; 4       ;
; keypad:keypad_inst|Mux23~1                                                             ; 4       ;
; keypad:keypad_inst|Mux24~1                                                             ; 4       ;
; keypad:keypad_inst|Mux25~1                                                             ; 4       ;
; keypad:keypad_inst|Mux26~1                                                             ; 4       ;
; keypad:keypad_inst|Mux27~1                                                             ; 4       ;
; keypad:keypad_inst|Mux28~1                                                             ; 4       ;
; keypad:keypad_inst|Mux29~1                                                             ; 4       ;
; keypad:keypad_inst|Mux30~1                                                             ; 4       ;
; keypad:keypad_inst|Mux31~1                                                             ; 4       ;
; keypad:keypad_inst|Mux4~1                                                              ; 4       ;
; keypad:keypad_inst|Mux5~1                                                              ; 4       ;
; keypad:keypad_inst|Mux6~1                                                              ; 4       ;
; keypad:keypad_inst|Mux7~1                                                              ; 4       ;
; keypad:keypad_inst|Mux8~1                                                              ; 4       ;
; keypad:keypad_inst|Mux9~1                                                              ; 4       ;
; keypad:keypad_inst|Mux10~1                                                             ; 4       ;
; keypad:keypad_inst|process_2~20                                                        ; 4       ;
; keypad:keypad_inst|Equal2~1                                                            ; 4       ;
; keypad:keypad_inst|Equal2~0                                                            ; 4       ;
; keypad:keypad_inst|process_2~2                                                         ; 4       ;
; keypad:keypad_inst|Equal3~2                                                            ; 4       ;
; keypad:keypad_inst|Equal7~2                                                            ; 3       ;
; debouncer:debouncer_clr_inst|button_out                                                ; 3       ;
; debouncer:debouncer_set_inst|button_out                                                ; 3       ;
; keypad:keypad_inst|BOTON_PRES~5                                                        ; 3       ;
; keypad:keypad_inst|Equal12~1                                                           ; 3       ;
; keypad:keypad_inst|Equal12~0                                                           ; 3       ;
; keypad:keypad_inst|Equal15~1                                                           ; 3       ;
; keypad:keypad_inst|Equal15~0                                                           ; 3       ;
; keypad:keypad_inst|process_2~9                                                         ; 3       ;
; keypad:keypad_inst|Equal9~1                                                            ; 3       ;
; keypad:keypad_inst|Equal9~0                                                            ; 3       ;
; keypad:keypad_inst|Equal8~1                                                            ; 3       ;
; keypad:keypad_inst|Equal8~0                                                            ; 3       ;
; keypad:keypad_inst|Equal7~1                                                            ; 3       ;
; keypad:keypad_inst|Equal7~0                                                            ; 3       ;
; keypad:keypad_inst|Equal10~1                                                           ; 3       ;
; keypad:keypad_inst|Equal10~0                                                           ; 3       ;
; keypad:keypad_inst|Equal5~1                                                            ; 3       ;
; keypad:keypad_inst|Equal5~0                                                            ; 3       ;
; keypad:keypad_inst|Equal4~2                                                            ; 3       ;
; keypad:keypad_inst|Equal0~1                                                            ; 3       ;
; keypad:keypad_inst|Equal0~0                                                            ; 3       ;
; latchRS:controler_inst|q_reg                                                           ; 3       ;
; keypad:keypad_inst|divisor:Div1ms|count[14]                                            ; 3       ;
; keypad:keypad_inst|divisor:Div1ms|count[13]                                            ; 3       ;
; debouncer:debouncer_clr_inst|count[15]                                                 ; 3       ;
; debouncer:debouncer_set_inst|count[14]                                                 ; 3       ;
; debouncer:debouncer_set_inst|count[13]                                                 ; 3       ;
; debouncer:debouncer_set_inst|count[22]                                                 ; 3       ;
; debouncer:debouncer_set_inst|count[21]                                                 ; 3       ;
; CLR~input                                                                              ; 2       ;
; SET~input                                                                              ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|LessThan0~3                                          ; 2       ;
; debouncer:debouncer_clr_inst|LessThan0~4                                               ; 2       ;
; debouncer:debouncer_set_inst|LessThan0~6                                               ; 2       ;
; keypad:keypad_inst|Equal14~1                                                           ; 2       ;
; keypad:keypad_inst|REG_B[14][0]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[14][1]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[14][2]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[14][3]                                                        ; 2       ;
; keypad:keypad_inst|Equal14~0                                                           ; 2       ;
; keypad:keypad_inst|REG_B[14][4]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[14][5]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[14][6]                                                        ; 2       ;
; keypad:keypad_inst|BOTON_PRES~4                                                        ; 2       ;
; keypad:keypad_inst|Equal13~1                                                           ; 2       ;
; keypad:keypad_inst|REG_B[13][0]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[13][1]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[13][2]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[13][3]                                                        ; 2       ;
; keypad:keypad_inst|Equal13~0                                                           ; 2       ;
; keypad:keypad_inst|REG_B[13][4]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[13][5]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[13][6]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[12][0]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[12][1]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[12][2]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[12][3]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[12][4]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[12][5]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[12][6]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[15][0]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[15][1]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[15][2]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[15][3]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[15][4]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[15][5]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[15][6]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[9][6]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[9][5]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[9][4]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[9][3]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[9][2]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[9][0]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[9][1]                                                         ; 2       ;
; keypad:keypad_inst|process_2~8                                                         ; 2       ;
; keypad:keypad_inst|REG_B[8][6]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[8][5]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[8][4]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[8][3]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[8][2]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[8][1]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[8][0]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[7][6]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[7][5]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[7][4]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[7][3]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[7][2]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[7][1]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[7][0]                                                         ; 2       ;
; keypad:keypad_inst|process_2~7                                                         ; 2       ;
; keypad:keypad_inst|REG_B[10][0]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[10][1]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[10][2]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[10][3]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[11][0]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[11][1]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[11][2]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[11][3]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[11][4]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[11][5]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[11][6]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[10][4]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[10][5]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[10][6]                                                        ; 2       ;
; keypad:keypad_inst|REG_B[5][6]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[5][5]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[5][4]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[5][3]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[5][2]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[5][1]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[5][0]                                                         ; 2       ;
; keypad:keypad_inst|Equal4~1                                                            ; 2       ;
; keypad:keypad_inst|REG_B[4][6]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[4][5]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[4][4]                                                         ; 2       ;
; keypad:keypad_inst|Equal4~0                                                            ; 2       ;
; keypad:keypad_inst|REG_B[4][3]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[4][2]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[4][1]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[4][0]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[6][3]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[6][6]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[6][5]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[6][2]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[6][1]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[6][0]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[6][4]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[2][6]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[2][5]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[2][4]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[2][3]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[2][2]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[2][1]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[2][0]                                                         ; 2       ;
; keypad:keypad_inst|Equal1~1                                                            ; 2       ;
; keypad:keypad_inst|REG_B[1][6]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[1][5]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[1][4]                                                         ; 2       ;
; keypad:keypad_inst|Equal1~0                                                            ; 2       ;
; keypad:keypad_inst|REG_B[1][3]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[1][2]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[1][1]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[1][0]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[0][6]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[0][5]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[0][4]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[0][3]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[0][2]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[0][1]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[0][0]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[3][6]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[3][5]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[3][4]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[3][3]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[3][2]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[3][1]                                                         ; 2       ;
; keypad:keypad_inst|REG_B[3][0]                                                         ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|count[3]                                             ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|count[2]                                             ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|count[1]                                             ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|count[0]                                             ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|count[4]                                             ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|count[6]                                             ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|count[5]                                             ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|count[12]                                            ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|count[11]                                            ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|count[10]                                            ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|count[9]                                             ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|count[8]                                             ; 2       ;
; keypad:keypad_inst|divisor:Div1ms|count[7]                                             ; 2       ;
; debouncer:debouncer_clr_inst|count[19]                                                 ; 2       ;
; debouncer:debouncer_clr_inst|count[18]                                                 ; 2       ;
; debouncer:debouncer_clr_inst|count[17]                                                 ; 2       ;
; debouncer:debouncer_clr_inst|count[16]                                                 ; 2       ;
; debouncer:debouncer_clr_inst|count[14]                                                 ; 2       ;
; debouncer:debouncer_clr_inst|count[9]                                                  ; 2       ;
; debouncer:debouncer_clr_inst|count[8]                                                  ; 2       ;
; debouncer:debouncer_clr_inst|count[7]                                                  ; 2       ;
; debouncer:debouncer_clr_inst|count[6]                                                  ; 2       ;
; debouncer:debouncer_clr_inst|count[13]                                                 ; 2       ;
; debouncer:debouncer_clr_inst|count[12]                                                 ; 2       ;
; debouncer:debouncer_clr_inst|count[11]                                                 ; 2       ;
; debouncer:debouncer_clr_inst|count[10]                                                 ; 2       ;
; debouncer:debouncer_set_inst|count[23]                                                 ; 2       ;
; debouncer:debouncer_set_inst|count[20]                                                 ; 2       ;
; debouncer:debouncer_set_inst|count[19]                                                 ; 2       ;
; debouncer:debouncer_set_inst|count[18]                                                 ; 2       ;
; debouncer:debouncer_set_inst|count[15]                                                 ; 2       ;
; debouncer:debouncer_set_inst|count[12]                                                 ; 2       ;
; debouncer:debouncer_set_inst|count[11]                                                 ; 2       ;
; debouncer:debouncer_set_inst|count[10]                                                 ; 2       ;
; debouncer:debouncer_set_inst|count[9]                                                  ; 2       ;
; debouncer:debouncer_set_inst|count[8]                                                  ; 2       ;
; debouncer:debouncer_set_inst|count[7]                                                  ; 2       ;
; debouncer:debouncer_set_inst|count[17]                                                 ; 2       ;
; debouncer:debouncer_set_inst|count[16]                                                 ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[7]                                            ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[6]                                            ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[5]                                            ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[4]                                            ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[3]                                            ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[2]                                            ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[1]                                            ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[0]                                            ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[11]                                           ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[10]                                           ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[9]                                            ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[8]                                            ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[17]                                           ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[16]                                           ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[15]                                           ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[14]                                           ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[12]                                           ; 2       ;
; keypad:keypad_inst|divisor:Div10ms|count[13]                                           ; 2       ;
; keypad:keypad_inst|FILA[0]~1                                                           ; 1       ;
; keypad:keypad_inst|process_2~24                                                        ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|clk_reg~0                                            ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|LessThan0~2                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|LessThan0~1                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|LessThan0~0                                          ; 1       ;
; debouncer:debouncer_clr_inst|button_out~0                                              ; 1       ;
; debouncer:debouncer_clr_inst|LessThan0~3                                               ; 1       ;
; debouncer:debouncer_clr_inst|LessThan0~2                                               ; 1       ;
; debouncer:debouncer_clr_inst|LessThan0~1                                               ; 1       ;
; debouncer:debouncer_clr_inst|LessThan0~0                                               ; 1       ;
; debouncer:debouncer_set_inst|button_out~0                                              ; 1       ;
; debouncer:debouncer_set_inst|LessThan0~5                                               ; 1       ;
; debouncer:debouncer_set_inst|LessThan0~4                                               ; 1       ;
; debouncer:debouncer_set_inst|LessThan0~3                                               ; 1       ;
; debouncer:debouncer_set_inst|LessThan0~2                                               ; 1       ;
; debouncer:debouncer_set_inst|LessThan0~1                                               ; 1       ;
; debouncer:debouncer_set_inst|LessThan0~0                                               ; 1       ;
; keypad:keypad_inst|Mux11~0                                                             ; 1       ;
; keypad:keypad_inst|Mux12~0                                                             ; 1       ;
; keypad:keypad_inst|Mux13~0                                                             ; 1       ;
; keypad:keypad_inst|Mux14~0                                                             ; 1       ;
; keypad:keypad_inst|Mux15~0                                                             ; 1       ;
; keypad:keypad_inst|Mux16~0                                                             ; 1       ;
; keypad:keypad_inst|Mux17~0                                                             ; 1       ;
; keypad:keypad_inst|Mux18~0                                                             ; 1       ;
; keypad:keypad_inst|Mux19~0                                                             ; 1       ;
; keypad:keypad_inst|Mux20~0                                                             ; 1       ;
; keypad:keypad_inst|Mux21~0                                                             ; 1       ;
; keypad:keypad_inst|Mux22~0                                                             ; 1       ;
; keypad:keypad_inst|Mux23~0                                                             ; 1       ;
; keypad:keypad_inst|Mux24~0                                                             ; 1       ;
; keypad:keypad_inst|Mux25~0                                                             ; 1       ;
; keypad:keypad_inst|Mux26~0                                                             ; 1       ;
; keypad:keypad_inst|Mux27~0                                                             ; 1       ;
; keypad:keypad_inst|Mux28~0                                                             ; 1       ;
; keypad:keypad_inst|Mux29~0                                                             ; 1       ;
; keypad:keypad_inst|Mux30~0                                                             ; 1       ;
; keypad:keypad_inst|Mux31~0                                                             ; 1       ;
; keypad:keypad_inst|Mux4~0                                                              ; 1       ;
; keypad:keypad_inst|Mux5~0                                                              ; 1       ;
; keypad:keypad_inst|Mux6~0                                                              ; 1       ;
; keypad:keypad_inst|Mux7~0                                                              ; 1       ;
; keypad:keypad_inst|Mux8~0                                                              ; 1       ;
; keypad:keypad_inst|Mux9~0                                                              ; 1       ;
; keypad:keypad_inst|Mux10~0                                                             ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|clk_reg                                              ; 1       ;
; keypad:keypad_inst|BOTON_PRES~11                                                       ; 1       ;
; keypad:keypad_inst|BOTON_PRES~10                                                       ; 1       ;
; keypad:keypad_inst|BOTON_PRES~9                                                        ; 1       ;
; keypad:keypad_inst|Equal12~2                                                           ; 1       ;
; keypad:keypad_inst|process_2~23                                                        ; 1       ;
; keypad:keypad_inst|process_2~22                                                        ; 1       ;
; keypad:keypad_inst|BOTON_PRES~8                                                        ; 1       ;
; keypad:keypad_inst|process_2~21                                                        ; 1       ;
; keypad:keypad_inst|Equal5~2                                                            ; 1       ;
; keypad:keypad_inst|process_2~19                                                        ; 1       ;
; keypad:keypad_inst|process_2~18                                                        ; 1       ;
; keypad:keypad_inst|BOTON_PRES~7                                                        ; 1       ;
; keypad:keypad_inst|process_2~17                                                        ; 1       ;
; keypad:keypad_inst|process_2~16                                                        ; 1       ;
; keypad:keypad_inst|process_2~15                                                        ; 1       ;
; keypad:keypad_inst|BOTON_PRES~6                                                        ; 1       ;
; keypad:keypad_inst|process_2~14                                                        ; 1       ;
; keypad:keypad_inst|process_2~13                                                        ; 1       ;
; keypad:keypad_inst|process_2~12                                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|clk_reg~0                                           ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|LessThan0~4                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|LessThan0~3                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|LessThan0~2                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|LessThan0~1                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|LessThan0~0                                         ; 1       ;
; latchRS:controler_inst|q_reg~0                                                         ; 1       ;
; keypad:keypad_inst|process_2~11                                                        ; 1       ;
; keypad:keypad_inst|REG_B[14][7]                                                        ; 1       ;
; keypad:keypad_inst|REG_B[13][7]                                                        ; 1       ;
; keypad:keypad_inst|REG_B[12][7]                                                        ; 1       ;
; keypad:keypad_inst|REG_B[15][7]                                                        ; 1       ;
; keypad:keypad_inst|REG_B[9][7]                                                         ; 1       ;
; keypad:keypad_inst|REG_B[8][7]                                                         ; 1       ;
; keypad:keypad_inst|REG_B[7][7]                                                         ; 1       ;
; keypad:keypad_inst|Equal11~1                                                           ; 1       ;
; keypad:keypad_inst|Equal11~0                                                           ; 1       ;
; keypad:keypad_inst|REG_B[11][7]                                                        ; 1       ;
; keypad:keypad_inst|REG_B[10][7]                                                        ; 1       ;
; keypad:keypad_inst|REG_B[5][7]                                                         ; 1       ;
; keypad:keypad_inst|REG_B[4][7]                                                         ; 1       ;
; keypad:keypad_inst|process_2~5                                                         ; 1       ;
; keypad:keypad_inst|process_2~4                                                         ; 1       ;
; keypad:keypad_inst|REG_B[6][7]                                                         ; 1       ;
; keypad:keypad_inst|process_2~3                                                         ; 1       ;
; keypad:keypad_inst|REG_B[2][7]                                                         ; 1       ;
; keypad:keypad_inst|REG_B[1][7]                                                         ; 1       ;
; keypad:keypad_inst|REG_B[0][7]                                                         ; 1       ;
; keypad:keypad_inst|Equal3~1                                                            ; 1       ;
; keypad:keypad_inst|REG_B[3][7]                                                         ; 1       ;
; keypad:keypad_inst|Equal3~0                                                            ; 1       ;
; keypad:keypad_inst|BOTON_PRES[7]                                                       ; 1       ;
; keypad:keypad_inst|BOTON_PRES[6]                                                       ; 1       ;
; keypad:keypad_inst|BOTON_PRES[5]                                                       ; 1       ;
; keypad:keypad_inst|BOTON_PRES[4]                                                       ; 1       ;
; keypad:keypad_inst|FILA[1]~0                                                           ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|clk_reg                                             ; 1       ;
; keypad:keypad_inst|IND                                                                 ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[14]~43                                         ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[13]~42                                         ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[13]~41                                         ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[12]~40                                         ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[12]~39                                         ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[11]~38                                         ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[11]~37                                         ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[10]~36                                         ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[10]~35                                         ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[9]~34                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[9]~33                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[8]~32                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[8]~31                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[7]~30                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[7]~29                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[6]~28                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[6]~27                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[5]~26                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[5]~25                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[4]~24                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[4]~23                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[3]~22                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[3]~21                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[2]~20                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[2]~19                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[1]~18                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[1]~17                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[0]~16                                          ; 1       ;
; keypad:keypad_inst|divisor:Div1ms|count[0]~15                                          ; 1       ;
; debouncer:debouncer_clr_inst|count[19]~59                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[18]~58                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[18]~57                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[17]~56                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[17]~55                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[16]~54                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[16]~53                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[15]~52                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[15]~51                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[14]~50                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[14]~49                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[13]~48                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[13]~47                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[12]~46                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[12]~45                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[11]~44                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[11]~43                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[10]~41                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[10]~40                                              ; 1       ;
; debouncer:debouncer_clr_inst|count[9]~39                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[9]~38                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[8]~37                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[8]~36                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[7]~35                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[7]~34                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[6]~33                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[6]~32                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[5]~31                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[5]~30                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[4]~29                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[4]~28                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[3]~27                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[3]~26                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[2]~25                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[2]~24                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[1]~23                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[1]~22                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[0]~21                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[0]~20                                               ; 1       ;
; debouncer:debouncer_clr_inst|count[0]                                                  ; 1       ;
; debouncer:debouncer_clr_inst|count[1]                                                  ; 1       ;
; debouncer:debouncer_clr_inst|count[2]                                                  ; 1       ;
; debouncer:debouncer_clr_inst|count[3]                                                  ; 1       ;
; debouncer:debouncer_clr_inst|count[4]                                                  ; 1       ;
; debouncer:debouncer_clr_inst|count[5]                                                  ; 1       ;
; debouncer:debouncer_set_inst|count[23]~71                                              ; 1       ;
; debouncer:debouncer_set_inst|count[22]~70                                              ; 1       ;
; debouncer:debouncer_set_inst|count[22]~69                                              ; 1       ;
; debouncer:debouncer_set_inst|count[21]~67                                              ; 1       ;
; debouncer:debouncer_set_inst|count[21]~66                                              ; 1       ;
; debouncer:debouncer_set_inst|count[20]~65                                              ; 1       ;
; debouncer:debouncer_set_inst|count[20]~64                                              ; 1       ;
; debouncer:debouncer_set_inst|count[19]~63                                              ; 1       ;
; debouncer:debouncer_set_inst|count[19]~62                                              ; 1       ;
; debouncer:debouncer_set_inst|count[18]~61                                              ; 1       ;
; debouncer:debouncer_set_inst|count[18]~60                                              ; 1       ;
; debouncer:debouncer_set_inst|count[17]~59                                              ; 1       ;
; debouncer:debouncer_set_inst|count[17]~58                                              ; 1       ;
; debouncer:debouncer_set_inst|count[16]~57                                              ; 1       ;
; debouncer:debouncer_set_inst|count[16]~56                                              ; 1       ;
; debouncer:debouncer_set_inst|count[15]~55                                              ; 1       ;
; debouncer:debouncer_set_inst|count[15]~54                                              ; 1       ;
; debouncer:debouncer_set_inst|count[14]~53                                              ; 1       ;
; debouncer:debouncer_set_inst|count[14]~52                                              ; 1       ;
; debouncer:debouncer_set_inst|count[13]~51                                              ; 1       ;
; debouncer:debouncer_set_inst|count[13]~50                                              ; 1       ;
; debouncer:debouncer_set_inst|count[12]~49                                              ; 1       ;
; debouncer:debouncer_set_inst|count[12]~48                                              ; 1       ;
; debouncer:debouncer_set_inst|count[11]~47                                              ; 1       ;
; debouncer:debouncer_set_inst|count[11]~46                                              ; 1       ;
; debouncer:debouncer_set_inst|count[10]~45                                              ; 1       ;
; debouncer:debouncer_set_inst|count[10]~44                                              ; 1       ;
; debouncer:debouncer_set_inst|count[9]~43                                               ; 1       ;
; debouncer:debouncer_set_inst|count[9]~42                                               ; 1       ;
; debouncer:debouncer_set_inst|count[8]~41                                               ; 1       ;
; debouncer:debouncer_set_inst|count[8]~40                                               ; 1       ;
; debouncer:debouncer_set_inst|count[7]~39                                               ; 1       ;
; debouncer:debouncer_set_inst|count[7]~38                                               ; 1       ;
; debouncer:debouncer_set_inst|count[6]~37                                               ; 1       ;
; debouncer:debouncer_set_inst|count[6]~36                                               ; 1       ;
; debouncer:debouncer_set_inst|count[5]~35                                               ; 1       ;
; debouncer:debouncer_set_inst|count[5]~34                                               ; 1       ;
; debouncer:debouncer_set_inst|count[4]~33                                               ; 1       ;
; debouncer:debouncer_set_inst|count[4]~32                                               ; 1       ;
; debouncer:debouncer_set_inst|count[3]~31                                               ; 1       ;
; debouncer:debouncer_set_inst|count[3]~30                                               ; 1       ;
; debouncer:debouncer_set_inst|count[2]~29                                               ; 1       ;
; debouncer:debouncer_set_inst|count[2]~28                                               ; 1       ;
; debouncer:debouncer_set_inst|count[1]~27                                               ; 1       ;
; debouncer:debouncer_set_inst|count[1]~26                                               ; 1       ;
; debouncer:debouncer_set_inst|count[0]~25                                               ; 1       ;
; debouncer:debouncer_set_inst|count[0]~24                                               ; 1       ;
; debouncer:debouncer_set_inst|count[0]                                                  ; 1       ;
; debouncer:debouncer_set_inst|count[1]                                                  ; 1       ;
; debouncer:debouncer_set_inst|count[2]                                                  ; 1       ;
; debouncer:debouncer_set_inst|count[3]                                                  ; 1       ;
; debouncer:debouncer_set_inst|count[4]                                                  ; 1       ;
; debouncer:debouncer_set_inst|count[5]                                                  ; 1       ;
; debouncer:debouncer_set_inst|count[6]                                                  ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[17]~52                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[16]~51                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[16]~50                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[15]~49                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[15]~48                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[14]~47                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[14]~46                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[13]~45                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[13]~44                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[12]~43                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[12]~42                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[11]~41                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[11]~40                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[10]~39                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[10]~38                                        ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[9]~37                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[9]~36                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[8]~35                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[8]~34                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[7]~33                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[7]~32                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[6]~31                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[6]~30                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[5]~29                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[5]~28                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[4]~27                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[4]~26                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[3]~25                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[3]~24                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[2]~23                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[2]~22                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[1]~21                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[1]~20                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[0]~19                                         ; 1       ;
; keypad:keypad_inst|divisor:Div10ms|count[0]~18                                         ; 1       ;
; keypad:keypad_inst|BOTON_PRES[3]~3                                                     ; 1       ;
; keypad:keypad_inst|BOTON_PRES[2]~2                                                     ; 1       ;
; keypad:keypad_inst|BOTON_PRES[1]~1                                                     ; 1       ;
; keypad:keypad_inst|BOTON_PRES[0]~0                                                     ; 1       ;
; keypad:keypad_inst|BOTON_PRES[3]                                                       ; 1       ;
; keypad:keypad_inst|BOTON_PRES[2]                                                       ; 1       ;
; keypad:keypad_inst|BOTON_PRES[1]                                                       ; 1       ;
; keypad:keypad_inst|BOTON_PRES[0]                                                       ; 1       ;
; decoder:decoder_inst|altsyncram:Mux6_rtl_0|altsyncram_pe11:auto_generated|ram_block1a1 ; 1       ;
; decoder:decoder_inst|altsyncram:Mux6_rtl_0|altsyncram_pe11:auto_generated|ram_block1a2 ; 1       ;
; decoder:decoder_inst|altsyncram:Mux6_rtl_0|altsyncram_pe11:auto_generated|ram_block1a3 ; 1       ;
; decoder:decoder_inst|altsyncram:Mux6_rtl_0|altsyncram_pe11:auto_generated|ram_block1a4 ; 1       ;
; decoder:decoder_inst|altsyncram:Mux6_rtl_0|altsyncram_pe11:auto_generated|ram_block1a5 ; 1       ;
; decoder:decoder_inst|altsyncram:Mux6_rtl_0|altsyncram_pe11:auto_generated|ram_block1a6 ; 1       ;
; decoder:decoder_inst|altsyncram:Mux6_rtl_0|altsyncram_pe11:auto_generated|ram_block1a0 ; 1       ;
+----------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------+---------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                 ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+--------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------+---------------+----------------------+-----------------+-----------------+---------------+
; decoder:decoder_inst|altsyncram:Mux6_rtl_0|altsyncram_pe11:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792 ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1    ; decoregistro.decoregistro0.rtl.mif ; M9K_X15_Y9_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+--------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------+---------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |decoregistro|decoder:decoder_inst|altsyncram:Mux6_rtl_0|altsyncram_pe11:auto_generated|ALTSYNCRAM                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;8;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;16;(1111111) (177) (127) (7F)    ;(0100001) (41) (33) (21)   ;(0001110) (16) (14) (0E)   ;(1111111) (177) (127) (7F)   ;(1000000) (100) (64) (40)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;24;(0000110) (6) (6) (06)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;32;(1111111) (177) (127) (7F)    ;(1000110) (106) (70) (46)   ;(0010000) (20) (16) (10)   ;(1111111) (177) (127) (7F)   ;(0000000) (0) (0) (00)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;40;(0111000) (70) (56) (38)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;48;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;56;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;64;(1111111) (177) (127) (7F)    ;(0000011) (3) (3) (03)   ;(0000010) (2) (2) (02)   ;(1111111) (177) (127) (7F)   ;(0010010) (22) (18) (12)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;72;(0011001) (31) (25) (19)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;80;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;88;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;96;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;104;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;112;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;120;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;128;(1111111) (177) (127) (7F)    ;(0001000) (10) (8) (08)   ;(0110000) (60) (48) (30)   ;(1111111) (177) (127) (7F)   ;(0100100) (44) (36) (24)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;136;(1111001) (171) (121) (79)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;144;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;152;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;160;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;168;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;176;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;184;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;192;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;200;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;208;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;216;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;224;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;232;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;240;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;
;248;(1111111) (177) (127) (7F)    ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;(1111111) (177) (127) (7F)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 399 / 32,401 ( 1 % )   ;
; C16 interconnects     ; 9 / 1,326 ( < 1 % )    ;
; C4 interconnects      ; 181 / 21,816 ( < 1 % ) ;
; Direct links          ; 112 / 32,401 ( < 1 % ) ;
; Global clocks         ; 3 / 10 ( 30 % )        ;
; Local interconnects   ; 237 / 10,320 ( 2 % )   ;
; R24 interconnects     ; 6 / 1,289 ( < 1 % )    ;
; R4 interconnects      ; 249 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.76) ; Number of LABs  (Total = 25) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 2                            ;
; 15                                          ; 1                            ;
; 16                                          ; 15                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.60) ; Number of LABs  (Total = 25) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 22                           ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. clear                      ; 3                            ;
; 2 Clock enables                    ; 8                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.52) ; Number of LABs  (Total = 25) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 4                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.36) ; Number of LABs  (Total = 25) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 5                            ;
; 3                                               ; 0                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 2                            ;
; 7                                               ; 1                            ;
; 8                                               ; 0                            ;
; 9                                               ; 0                            ;
; 10                                              ; 0                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 3                            ;
; 14                                              ; 3                            ;
; 15                                              ; 3                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.64) ; Number of LABs  (Total = 25) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 3                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 21        ; 0            ; 21        ; 0            ; 0            ; 21        ; 21        ; 0            ; 21        ; 21        ; 0            ; 14           ; 0            ; 0            ; 7            ; 0            ; 14           ; 7            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 21        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 21           ; 0         ; 21           ; 21           ; 0         ; 0         ; 21           ; 0         ; 0         ; 21           ; 7            ; 21           ; 21           ; 14           ; 21           ; 7            ; 14           ; 21           ; 21           ; 21           ; 7            ; 21           ; 21           ; 21           ; 21           ; 21           ; 0         ; 21           ; 21           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; FILAS[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FILAS[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FILAS[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FILAS[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEGMENTOS[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEGMENTOS[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEGMENTOS[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEGMENTOS[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEGMENTOS[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEGMENTOS[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEGMENTOS[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY_PRESSED        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEGMENTO           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CTRL               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COLUMNAS[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COLUMNAS[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COLUMNAS[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COLUMNAS[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SET                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLR                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.00 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                        ;
+--------------------------------------------------------------------------------------+-------------------------------------------+-------------------+
; Source Clock(s)                                                                      ; Destination Clock(s)                      ; Delay Added in ns ;
+--------------------------------------------------------------------------------------+-------------------------------------------+-------------------+
; keypad:keypad_inst|divisor:Div10ms|clk_reg                                           ; keypad:keypad_inst|divisor:Div1ms|clk_reg ; 9.8               ;
; CLK                                                                                  ; CLK                                       ; 4.4               ;
; keypad:keypad_inst|divisor:Div1ms|clk_reg,keypad:keypad_inst|divisor:Div10ms|clk_reg ; keypad:keypad_inst|divisor:Div1ms|clk_reg ; 2.6               ;
+--------------------------------------------------------------------------------------+-------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                 ;
+----------------------------------------------+--------------------------------------------+-------------------+
; Source Register                              ; Destination Register                       ; Delay Added in ns ;
+----------------------------------------------+--------------------------------------------+-------------------+
; keypad:keypad_inst|divisor:Div1ms|clk_reg    ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 2.136             ;
; keypad:keypad_inst|divisor:Div10ms|clk_reg   ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 2.033             ;
; keypad:keypad_inst|divisor:Div1ms|count[13]  ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[12]  ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[11]  ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[10]  ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[9]   ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[8]   ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[7]   ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[6]   ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[5]   ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[4]   ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[2]   ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[1]   ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[0]   ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[14]  ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div1ms|count[3]   ; keypad:keypad_inst|divisor:Div1ms|clk_reg  ; 1.068             ;
; keypad:keypad_inst|divisor:Div10ms|count[16] ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[15] ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[14] ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[13] ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[12] ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[17] ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[10] ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[9]  ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[8]  ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[11] ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[6]  ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[5]  ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[4]  ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[3]  ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[2]  ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[1]  ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[0]  ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|divisor:Div10ms|count[7]  ; keypad:keypad_inst|divisor:Div10ms|clk_reg ; 1.016             ;
; keypad:keypad_inst|FILA[0]                   ; keypad:keypad_inst|REG_B[9][2]             ; 0.863             ;
; keypad:keypad_inst|FILA[1]                   ; keypad:keypad_inst|REG_B[6][2]             ; 0.850             ;
; keypad:keypad_inst|REG_B[7][5]               ; keypad:keypad_inst|REG_B[3][6]             ; 0.285             ;
; keypad:keypad_inst|REG_B[11][5]              ; keypad:keypad_inst|REG_B[3][6]             ; 0.285             ;
; keypad:keypad_inst|REG_B[3][5]               ; keypad:keypad_inst|REG_B[3][6]             ; 0.285             ;
; keypad:keypad_inst|REG_B[15][5]              ; keypad:keypad_inst|REG_B[3][6]             ; 0.285             ;
; keypad:keypad_inst|REG_B[9][1]               ; keypad:keypad_inst|REG_B[9][2]             ; 0.224             ;
; keypad:keypad_inst|REG_B[1][1]               ; keypad:keypad_inst|REG_B[9][2]             ; 0.224             ;
; keypad:keypad_inst|REG_B[11][4]              ; keypad:keypad_inst|REG_B[3][5]             ; 0.219             ;
; keypad:keypad_inst|REG_B[7][4]               ; keypad:keypad_inst|REG_B[3][5]             ; 0.219             ;
; keypad:keypad_inst|REG_B[3][4]               ; keypad:keypad_inst|REG_B[3][5]             ; 0.219             ;
; keypad:keypad_inst|REG_B[15][4]              ; keypad:keypad_inst|REG_B[3][5]             ; 0.219             ;
; keypad:keypad_inst|REG_B[11][0]              ; keypad:keypad_inst|REG_B[3][1]             ; 0.203             ;
; keypad:keypad_inst|REG_B[7][0]               ; keypad:keypad_inst|REG_B[3][1]             ; 0.203             ;
; keypad:keypad_inst|REG_B[3][0]               ; keypad:keypad_inst|REG_B[3][1]             ; 0.203             ;
; keypad:keypad_inst|REG_B[15][0]              ; keypad:keypad_inst|REG_B[3][1]             ; 0.203             ;
; keypad:keypad_inst|BOTON_PRES[5]             ; SEGMENTOS[0]                               ; 0.194             ;
; keypad:keypad_inst|REG_B[6][0]               ; keypad:keypad_inst|REG_B[10][1]            ; 0.150             ;
; keypad:keypad_inst|REG_B[10][0]              ; keypad:keypad_inst|REG_B[10][1]            ; 0.150             ;
; keypad:keypad_inst|REG_B[2][0]               ; keypad:keypad_inst|REG_B[10][1]            ; 0.150             ;
; keypad:keypad_inst|REG_B[14][0]              ; keypad:keypad_inst|REG_B[10][1]            ; 0.150             ;
; keypad:keypad_inst|REG_B[9][0]               ; keypad:keypad_inst|REG_B[9][1]             ; 0.150             ;
; keypad:keypad_inst|REG_B[5][0]               ; keypad:keypad_inst|REG_B[9][1]             ; 0.150             ;
; keypad:keypad_inst|REG_B[1][0]               ; keypad:keypad_inst|REG_B[9][1]             ; 0.150             ;
; keypad:keypad_inst|REG_B[13][0]              ; keypad:keypad_inst|REG_B[9][1]             ; 0.150             ;
; keypad:keypad_inst|REG_B[11][2]              ; keypad:keypad_inst|REG_B[3][3]             ; 0.146             ;
; keypad:keypad_inst|REG_B[7][2]               ; keypad:keypad_inst|REG_B[3][3]             ; 0.146             ;
; keypad:keypad_inst|REG_B[3][2]               ; keypad:keypad_inst|REG_B[3][3]             ; 0.146             ;
; keypad:keypad_inst|REG_B[15][2]              ; keypad:keypad_inst|REG_B[3][3]             ; 0.146             ;
; keypad:keypad_inst|REG_B[11][6]              ; keypad:keypad_inst|REG_B[15][7]            ; 0.134             ;
; keypad:keypad_inst|REG_B[7][6]               ; keypad:keypad_inst|REG_B[15][7]            ; 0.134             ;
; keypad:keypad_inst|REG_B[3][6]               ; keypad:keypad_inst|REG_B[15][7]            ; 0.134             ;
; keypad:keypad_inst|REG_B[15][6]              ; keypad:keypad_inst|REG_B[15][7]            ; 0.134             ;
; keypad:keypad_inst|REG_B[8][4]               ; keypad:keypad_inst|REG_B[8][5]             ; 0.123             ;
; keypad:keypad_inst|REG_B[0][4]               ; keypad:keypad_inst|REG_B[8][5]             ; 0.123             ;
; keypad:keypad_inst|REG_B[6][1]               ; keypad:keypad_inst|REG_B[6][2]             ; 0.117             ;
; keypad:keypad_inst|REG_B[2][1]               ; keypad:keypad_inst|REG_B[6][2]             ; 0.117             ;
; keypad:keypad_inst|REG_B[5][2]               ; keypad:keypad_inst|REG_B[5][3]             ; 0.098             ;
; keypad:keypad_inst|REG_B[1][2]               ; keypad:keypad_inst|REG_B[5][3]             ; 0.098             ;
; keypad:keypad_inst|REG_B[10][2]              ; keypad:keypad_inst|REG_B[10][3]            ; 0.078             ;
; keypad:keypad_inst|REG_B[2][2]               ; keypad:keypad_inst|REG_B[10][3]            ; 0.078             ;
; keypad:keypad_inst|REG_B[10][4]              ; keypad:keypad_inst|REG_B[10][5]            ; 0.020             ;
; keypad:keypad_inst|REG_B[2][4]               ; keypad:keypad_inst|REG_B[10][5]            ; 0.020             ;
+----------------------------------------------+--------------------------------------------+-------------------+
Note: This table only shows the top 78 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP4CE6E22C8L for design "decoregistro"
Info (21077): Core supply voltage is 1.0V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8L is compatible
    Info (176445): Device EP4CE10E22I8L is compatible
    Info (176445): Device EP4CE6E22I8L is compatible
    Info (176445): Device EP4CE15E22C8L is compatible
    Info (176445): Device EP4CE15E22I8L is compatible
    Info (176445): Device EP4CE22E22C8L is compatible
    Info (176445): Device EP4CE22E22I8L is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'decoregistro.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node keypad:keypad_inst|divisor:Div1ms|clk_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node keypad:keypad_inst|divisor:Div1ms|clk_reg~0
Info (176353): Automatically promoted node keypad:keypad_inst|divisor:Div10ms|clk_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node keypad:keypad_inst|divisor:Div10ms|clk_reg~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLR_P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SET_P" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.00 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file G:/Mi unidad/5TO/DSD/PRACTICAS/Practica2/decoregistro/output_files/decoregistro.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5525 megabytes
    Info: Processing ended: Wed Sep 25 00:14:22 2024
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/Mi unidad/5TO/DSD/PRACTICAS/Practica2/decoregistro/output_files/decoregistro.fit.smsg.


