<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1650829738">
  <File Type="PA-TCL" Name="network_clock_wrapper.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="network_clock_wrapper_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="network_clock_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="network_clock_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="network_clock_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="network_clock_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="network_clock_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="network_clock_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="network_clock_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/seg7_display.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/network_clock/network_clock.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PGENDIR/sources_1/bd/network_clock/hdl/network_clock_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/seg7_display_wrapper.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/network_clock/ip/network_clock_mig_7series_0_0/board.prj">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="ScopedToCell" Val="network_clock_mig_7series_0_0"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="network_clock_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/../Nexys-A7-100T-Master.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PPRDIR/../warnings.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;WRITE_BITSTREAM;TCL.PRE"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="network_clock_axi_gpio_0_3"/>
  <BlockFileSet Type="BlockSrcs" Name="network_clock_clk_wiz_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="network_clock_lmb_bram_0"/>
  <BlockFileSet Type="BlockSrcs" Name="network_clock_axi_ethernet_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="network_clock_microblaze_0_axi_intc_0"/>
  <BlockFileSet Type="BlockSrcs" Name="network_clock_ilmb_bram_if_cntlr_0"/>
  <BlockFileSet Type="BlockSrcs" Name="network_clock_dlmb_bram_if_cntlr_0"/>
  <BlockFileSet Type="BlockSrcs" Name="bd_ae0d_mac_0"/>
  <BlockFileSet Type="BlockSrcs" Name="network_clock_seg7_display_0_1"/>
</GenRun>
