---
layout: default
title: 2.7 デジタル回路構成要素の関係と統合的設計視点
---

# 2.7 デジタル回路構成要素の関係と統合的設計視点  
**2.7 Component Hierarchy and Systematic Design View**

---

## 🎯 本節のねらい｜Goal of This Section

これまで学んできた**論理ゲート・組み合わせ回路・FSM**といった構成要素が、  
**どのように役割を分担し、協調して動作するのか**を、**システム全体の視点**から整理します。

---

## 🔍 構成要素の役割分担と分類｜Functional Classification

デジタル回路の主な構成カテゴリは以下の3つです：

| カテゴリ / Category | 代表構成要素 / Example Components | 主な役割 / Main Role | 使用例 / Typical Use |
|---------------------|----------------------------------|-----------------------|-----------------------|
| **制御 / Control**    | FSM, デコーダ / FSM, Decoder     | 動作条件の制御・遷移切替 | シーケンサ, 状態制御 |
| **選択 / Selection** | MUX, セレクタ / MUX, Selector    | 信号の切替・入力選択     | データバス制御       |
| **演算 / Operation** | AND, XOR, 加算器 / Adder         | 計算・ビット演算         | ALU, カウンタ        |

---

## 🧭 階層構成モデル｜Hierarchical Model

📘 図2.7-1：制御・選択・演算の階層モデル  
**Figure 2.7-1: Hierarchical Structure of Control → Selection → Operation**

<img src="./images/chapter2_component_hierarchy.png" alt="図2.7-1 構成要素の階層関係図" width="45%">

```
  [ 制御 Control（FSM, Decoder） ]
                  ↓
     [ 選択 Selection（MUX, Selector） ]
                  ↓
     [ 演算 Operation（Adder, AND, XOR） ]
```

- FSMの出力信号 → MUX/Selectorを制御  
- MUXが選んだ信号 → 加算器やゲートに渡されて演算  
- 各ブロックが**明確な役割とインタフェース**を持って動作連携します

---

## 🧠 教材的ポイント｜Educational Focus

- 個別のゲートではなく、**構成全体の動作イメージ**を育む
- FSM → MUX → 演算という**制御の流れ**を体感させる
- SoCやHDL設計では、この**モジュール間接続視点**が極めて重要

---

## 🔄 次章への接続｜Transition to Next Chapter

第3章では、こうした機能ブロックの実装に不可欠な  
**半導体プロセス技術とトランジスタ構造**について学びます。  
本章の「構成要素の階層化視点」は、次章の「物理的実装制約」への導入となります。

📎 次章リンク：[`chapter3_process_evolution/`](../chapter3_process_evolution/)

---

[← 戻る / Back to Chapter 2: Combinational Logic Top](./README.md)
