
/* GPIO port mode register */
#define GPIO_MODER_MODER0_MASK	0x00000003
#define GPIO_MODER_MODER0_SHIFT 0
#define GPIO_MODER_MODER1_MASK	0x0000000c
#define GPIO_MODER_MODER1_SHIFT 2
#define GPIO_MODER_MODER2_MASK	0x00000030
#define GPIO_MODER_MODER2_SHIFT 4
#define GPIO_MODER_MODER3_MASK	0x000000c0
#define GPIO_MODER_MODER3_SHIFT 6
#define GPIO_MODER_MODER4_MASK	0x00000300
#define GPIO_MODER_MODER4_SHIFT 8
#define GPIO_MODER_MODER5_MASK	0x00000c00
#define GPIO_MODER_MODER5_SHIFT 10
#define GPIO_MODER_MODER6_MASK	0x00003000
#define GPIO_MODER_MODER6_SHIFT 12
#define GPIO_MODER_MODER7_MASK	0x0000c000
#define GPIO_MODER_MODER7_SHIFT 14
#define GPIO_MODER_MODER8_MASK	0x00030000
#define GPIO_MODER_MODER8_SHIFT 16
#define GPIO_MODER_MODER9_MASK	0x000c0000
#define GPIO_MODER_MODER9_SHIFT 18
#define GPIO_MODER_MODER10_MASK	0x00300000
#define GPIO_MODER_MODER10_SHIFT 20
#define GPIO_MODER_MODER11_MASK	0x00c00000
#define GPIO_MODER_MODER11_SHIFT 22
#define GPIO_MODER_MODER12_MASK	0x03000000
#define GPIO_MODER_MODER12_SHIFT 24
#define GPIO_MODER_MODER13_MASK	0x0c000000
#define GPIO_MODER_MODER13_SHIFT 26
#define GPIO_MODER_MODER14_MASK	0x30000000
#define GPIO_MODER_MODER14_SHIFT 28
#define GPIO_MODER_MODER15_MASK	0xc0000000
#define GPIO_MODER_MODER15_SHIFT 30

/* GPIO port output type register */
#define GPIO_OTYPER_OT0		0x00000001
#define GPIO_OTYPER_OT1		0x00000002
#define GPIO_OTYPER_OT2		0x00000004
#define GPIO_OTYPER_OT3		0x00000008
#define GPIO_OTYPER_OT4		0x00000010
#define GPIO_OTYPER_OT5		0x00000020
#define GPIO_OTYPER_OT6		0x00000040
#define GPIO_OTYPER_OT7		0x00000080
#define GPIO_OTYPER_OT8		0x00000100
#define GPIO_OTYPER_OT9		0x00000200
#define GPIO_OTYPER_OT10	0x00000400
#define GPIO_OTYPER_OT11	0x00000800
#define GPIO_OTYPER_OT12	0x00001000
#define GPIO_OTYPER_OT13	0x00002000
#define GPIO_OTYPER_OT14	0x00004000
#define GPIO_OTYPER_OT15	0x00008000

/* GPIO port output speed register */
#define GPIO_OSPEEDR_OSPEEDR0_MASK	0x00000003
#define GPIO_OSPEEDR_OSPEEDR0_SHIFT 	0
#define GPIO_OSPEEDR_OSPEEDR1_MASK	0x0000000c
#define GPIO_OSPEEDR_OSPEEDR1_SHIFT 	2
#define GPIO_OSPEEDR_OSPEEDR2_MASK	0x00000030
#define GPIO_OSPEEDR_OSPEEDR2_SHIFT 	4
#define GPIO_OSPEEDR_OSPEEDR3_MASK	0x000000c0
#define GPIO_OSPEEDR_OSPEEDR3_SHIFT 	6
#define GPIO_OSPEEDR_OSPEEDR4_MASK	0x00000300
#define GPIO_OSPEEDR_OSPEEDR4_SHIFT 	8
#define GPIO_OSPEEDR_OSPEEDR5_MASK	0x00000c00
#define GPIO_OSPEEDR_OSPEEDR5_SHIFT 	10
#define GPIO_OSPEEDR_OSPEEDR6_MASK	0x00003000
#define GPIO_OSPEEDR_OSPEEDR6_SHIFT 	12
#define GPIO_OSPEEDR_OSPEEDR7_MASK	0x0000c000
#define GPIO_OSPEEDR_OSPEEDR7_SHIFT 	14
#define GPIO_OSPEEDR_OSPEEDR8_MASK	0x00030000
#define GPIO_OSPEEDR_OSPEEDR8_SHIFT 	16
#define GPIO_OSPEEDR_OSPEEDR9_MASK	0x000c0000
#define GPIO_OSPEEDR_OSPEEDR9_SHIFT 	18
#define GPIO_OSPEEDR_OSPEEDR10_MASK	0x00300000
#define GPIO_OSPEEDR_OSPEEDR10_SHIFT 	20
#define GPIO_OSPEEDR_OSPEEDR11_MASK	0x00c00000
#define GPIO_OSPEEDR_OSPEEDR11_SHIFT 	22
#define GPIO_OSPEEDR_OSPEEDR12_MASK	0x03000000
#define GPIO_OSPEEDR_OSPEEDR12_SHIFT 	24
#define GPIO_OSPEEDR_OSPEEDR13_MASK	0x0c000000
#define GPIO_OSPEEDR_OSPEEDR13_SHIFT 	26
#define GPIO_OSPEEDR_OSPEEDR14_MASK	0x30000000
#define GPIO_OSPEEDR_OSPEEDR14_SHIFT 	28
#define GPIO_OSPEEDR_OSPEEDR15_MASK	0xc0000000
#define GPIO_OSPEEDR_OSPEEDR15_SHIFT 	30

/* GPIO port pull-up/pull-down register */
#define GPIO_PUPDR_PUPDR0_MASK	0x00000003
#define GPIO_PUPDR_PUPDR0_SHIFT 	0
#define GPIO_PUPDR_PUPDR1_MASK	0x0000000c
#define GPIO_PUPDR_PUPDR1_SHIFT 	2
#define GPIO_PUPDR_PUPDR2_MASK	0x00000030
#define GPIO_PUPDR_PUPDR2_SHIFT 	4
#define GPIO_PUPDR_PUPDR3_MASK	0x000000c0
#define GPIO_PUPDR_PUPDR3_SHIFT 	6
#define GPIO_PUPDR_PUPDR4_MASK	0x00000300
#define GPIO_PUPDR_PUPDR4_SHIFT 	8
#define GPIO_PUPDR_PUPDR5_MASK	0x00000c00
#define GPIO_PUPDR_PUPDR5_SHIFT 	10
#define GPIO_PUPDR_PUPDR6_MASK	0x00003000
#define GPIO_PUPDR_PUPDR6_SHIFT 	12
#define GPIO_PUPDR_PUPDR7_MASK	0x0000c000
#define GPIO_PUPDR_PUPDR7_SHIFT 	14
#define GPIO_PUPDR_PUPDR8_MASK	0x00030000
#define GPIO_PUPDR_PUPDR8_SHIFT 	16
#define GPIO_PUPDR_PUPDR9_MASK	0x000c0000
#define GPIO_PUPDR_PUPDR9_SHIFT 	18
#define GPIO_PUPDR_PUPDR10_MASK	0x00300000
#define GPIO_PUPDR_PUPDR10_SHIFT 	20
#define GPIO_PUPDR_PUPDR11_MASK	0x00c00000
#define GPIO_PUPDR_PUPDR11_SHIFT 	22
#define GPIO_PUPDR_PUPDR12_MASK	0x03000000
#define GPIO_PUPDR_PUPDR12_SHIFT 	24
#define GPIO_PUPDR_PUPDR13_MASK	0x0c000000
#define GPIO_PUPDR_PUPDR13_SHIFT 	26
#define GPIO_PUPDR_PUPDR14_MASK	0x30000000
#define GPIO_PUPDR_PUPDR14_SHIFT 	28
#define GPIO_PUPDR_PUPDR15_MASK	0xc0000000
#define GPIO_PUPDR_PUPDR15_SHIFT 	30

/* GPIO port input data register */
#define GPIO_IDR_IDR0	0x00000001
#define GPIO_IDR_IDR1	0x00000002
#define GPIO_IDR_IDR2	0x00000004
#define GPIO_IDR_IDR3	0x00000008
#define GPIO_IDR_IDR4	0x00000010
#define GPIO_IDR_IDR5	0x00000020
#define GPIO_IDR_IDR6	0x00000040
#define GPIO_IDR_IDR7	0x00000080
#define GPIO_IDR_IDR8	0x00000100
#define GPIO_IDR_IDR9	0x00000200
#define GPIO_IDR_IDR10	0x00000400
#define GPIO_IDR_IDR11	0x00000800
#define GPIO_IDR_IDR12	0x00001000
#define GPIO_IDR_IDR13	0x00002000
#define GPIO_IDR_IDR14	0x00004000
#define GPIO_IDR_IDR15	0x00008000

/* GPIO port output data register */
#define GPIO_ODR_ODR0	0x00000001
#define GPIO_ODR_ODR1	0x00000002
#define GPIO_ODR_ODR2	0x00000004
#define GPIO_ODR_ODR3	0x00000008
#define GPIO_ODR_ODR4	0x00000010
#define GPIO_ODR_ODR5	0x00000020
#define GPIO_ODR_ODR6	0x00000040
#define GPIO_ODR_ODR7	0x00000080
#define GPIO_ODR_ODR8	0x00000100
#define GPIO_ODR_ODR9	0x00000200
#define GPIO_ODR_ODR10	0x00000400
#define GPIO_ODR_ODR11	0x00000800
#define GPIO_ODR_ODR12	0x00001000
#define GPIO_ODR_ODR13	0x00002000
#define GPIO_ODR_ODR14	0x00004000
#define GPIO_ODR_ODR15	0x00008000

/* GPIO port bit set/reset register */
#define GPIO_BSRR_BS0	0x00000001
#define GPIO_BSRR_BS1	0x00000002
#define GPIO_BSRR_BS2	0x00000004
#define GPIO_BSRR_BS3	0x00000008
#define GPIO_BSRR_BS4	0x00000010
#define GPIO_BSRR_BS5	0x00000020
#define GPIO_BSRR_BS6	0x00000040
#define GPIO_BSRR_BS7	0x00000080
#define GPIO_BSRR_BS8	0x00000100
#define GPIO_BSRR_BS9	0x00000200
#define GPIO_BSRR_BS10	0x00000400
#define GPIO_BSRR_BS11	0x00000800
#define GPIO_BSRR_BS12	0x00001000
#define GPIO_BSRR_BS13	0x00002000
#define GPIO_BSRR_BS14	0x00004000
#define GPIO_BSRR_BS15	0x00008000
#define GPIO_BSRR_BR0	0x00010000
#define GPIO_BSRR_BR1	0x00020000
#define GPIO_BSRR_BR2	0x00040000
#define GPIO_BSRR_BR3	0x00080000
#define GPIO_BSRR_BR4	0x00100000
#define GPIO_BSRR_BR5	0x00200000
#define GPIO_BSRR_BR6	0x00400000
#define GPIO_BSRR_BR7	0x00800000
#define GPIO_BSRR_BR8	0x01000000
#define GPIO_BSRR_BR9	0x02000000
#define GPIO_BSRR_BR10	0x04000000
#define GPIO_BSRR_BR11	0x08000000
#define GPIO_BSRR_BR12	0x10000000
#define GPIO_BSRR_BR13	0x20000000
#define GPIO_BSRR_BR14	0x40000000
#define GPIO_BSRR_BR15	0x80000000

/* GPIO port configuration lock register */
#define GPIO_LCKR_LCK0	0x00000001
#define GPIO_LCKR_LCK1	0x00000002
#define GPIO_LCKR_LCK2	0x00000004
#define GPIO_LCKR_LCK3	0x00000008
#define GPIO_LCKR_LCK4	0x00000010
#define GPIO_LCKR_LCK5	0x00000020
#define GPIO_LCKR_LCK6	0x00000040
#define GPIO_LCKR_LCK7	0x00000080
#define GPIO_LCKR_LCK8	0x00000100
#define GPIO_LCKR_LCK9	0x00000200
#define GPIO_LCKR_LCK10	0x00000400
#define GPIO_LCKR_LCK11	0x00000800
#define GPIO_LCKR_LCK12	0x00001000
#define GPIO_LCKR_LCK13	0x00002000
#define GPIO_LCKR_LCK14	0x00004000
#define GPIO_LCKR_LCK15	0x00008000
#define GPIO_LCKR_LCKK	0x00010000

/* GPIO alternate function low register */
#define GPIO_AFRL_AFRL0_MASK	0x0000000f
#define GPIO_AFRL_AFRL0_SHIFT	0
#define GPIO_AFRL_AFRL1_MASK	0x000000f0
#define GPIO_AFRL_AFRL1_SHIFT	4
#define GPIO_AFRL_AFRL2_MASK	0x00000f00
#define GPIO_AFRL_AFRL2_SHIFT	8
#define GPIO_AFRL_AFRL3_MASK	0x0000f000
#define GPIO_AFRL_AFRL3_SHIFT	12
#define GPIO_AFRL_AFRL4_MASK	0x000f0000
#define GPIO_AFRL_AFRL4_SHIFT	16
#define GPIO_AFRL_AFRL5_MASK	0x00f00000
#define GPIO_AFRL_AFRL5_SHIFT	20
#define GPIO_AFRL_AFRL6_MASK	0x0f000000
#define GPIO_AFRL_AFRL6_SHIFT	24
#define GPIO_AFRL_AFRL7_MASK	0xf0000000
#define GPIO_AFRL_AFRL7_SHIFT	28

/* GPIO alternate function high register */
#define GPIO_AFRH_AFRH8_MASK	0x0000000f
#define GPIO_AFRH_AFRH8_SHIFT	0
#define GPIO_AFRH_AFRH9_MASK	0x000000f0
#define GPIO_AFRH_AFRH9_SHIFT	4
#define GPIO_AFRH_AFRH10_MASK	0x00000f00
#define GPIO_AFRH_AFRH10_SHIFT	8
#define GPIO_AFRH_AFRH11_MASK	0x0000f000
#define GPIO_AFRH_AFRH11_SHIFT	12
#define GPIO_AFRH_AFRH12_MASK	0x000f0000
#define GPIO_AFRH_AFRH12_SHIFT	16
#define GPIO_AFRH_AFRH13_MASK	0x00f00000
#define GPIO_AFRH_AFRH13_SHIFT	20
#define GPIO_AFRH_AFRH14_MASK	0x0f000000
#define GPIO_AFRH_AFRH14_SHIFT	24
#define GPIO_AFRH_AFRH15_MASK	0xf0000000
#define GPIO_AFRH_AFRH15_SHIFT	28

struct GPIO {
	volatile unsigned int MODER;
	volatile unsigned int OTYPER;
	volatile unsigned int OSPEEDR;
	volatile unsigned int PUPDR;
	volatile unsigned int IDR;
	volatile unsigned int ODR;
	volatile unsigned int BSRR;
	volatile unsigned int LCKR;
	volatile unsigned int AFRL;
	volatile unsigned int AFRH;
};
