TimeQuest Timing Analyzer report for 2018510033_osman_taha_gunes_DEUNIAC
Tue Jun 08 01:18:42 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'Clk'
 29. Slow 1200mV 0C Model Hold: 'Clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'Clk'
 44. Fast 1200mV 0C Model Hold: 'Clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; 2018510033_osman_taha_gunes_DEUNIAC                               ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 189.32 MHz ; 189.32 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -4.282 ; -91.803            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.628 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.000 ; -44.392                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                                                                                                                                                                           ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.282 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.061     ; 5.216      ;
; -4.256 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.284      ; 5.568      ;
; -4.172 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.061     ; 5.106      ;
; -4.146 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.284      ; 5.458      ;
; -4.088 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.061     ; 5.022      ;
; -4.085 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.061     ; 5.019      ;
; -4.051 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.999      ;
; -4.048 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.996      ;
; -4.047 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.283      ; 5.358      ;
; -4.017 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.284      ; 5.329      ;
; -3.998 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.270      ; 5.296      ;
; -3.985 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.905      ;
; -3.978 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.912      ;
; -3.975 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.909      ;
; -3.941 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.889      ;
; -3.938 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.886      ;
; -3.938 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.886      ;
; -3.935 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.869      ;
; -3.932 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.284      ; 5.244      ;
; -3.927 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]           ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; -0.023     ; 4.932      ;
; -3.919 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.853      ;
; -3.910 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.844      ;
; -3.909 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 4.856      ;
; -3.907 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.048     ; 4.854      ;
; -3.893 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.284      ; 5.205      ;
; -3.879 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.827      ;
; -3.878 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.048     ; 4.825      ;
; -3.878 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.284      ; 5.190      ;
; -3.877 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.825      ;
; -3.857 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.283      ; 5.168      ;
; -3.836 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.270      ; 5.134      ;
; -3.833 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.767      ;
; -3.828 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.776      ;
; -3.827 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.062     ; 4.760      ;
; -3.826 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.283      ; 5.137      ;
; -3.825 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.759      ;
; -3.819 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.062     ; 4.752      ;
; -3.816 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]           ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.368     ; 4.443      ;
; -3.812 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.746      ;
; -3.810 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.744      ;
; -3.802 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.048     ; 4.749      ;
; -3.791 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.711      ;
; -3.790 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]           ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; -0.023     ; 4.795      ;
; -3.788 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.708      ;
; -3.779 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3] ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.269      ; 5.076      ;
; -3.774 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.694      ;
; -3.774 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.694      ;
; -3.772 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.720      ;
; -3.768 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.048     ; 4.715      ;
; -3.747 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]        ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.270      ; 5.045      ;
; -3.736 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.049     ; 4.682      ;
; -3.725 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.659      ;
; -3.722 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.656      ;
; -3.716 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.650      ;
; -3.713 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.647      ;
; -3.708 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.642      ;
; -3.708 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.642      ;
; -3.706 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.048     ; 4.653      ;
; -3.705 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.639      ;
; -3.703 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]           ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.368     ; 4.330      ;
; -3.703 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]           ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.368     ; 4.330      ;
; -3.698 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.632      ;
; -3.695 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.629      ;
; -3.692 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.640      ;
; -3.690 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.638      ;
; -3.688 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.636      ;
; -3.685 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.633      ;
; -3.679 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.627      ;
; -3.676 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.047     ; 4.624      ;
; -3.671 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 4.618      ;
; -3.669 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.048     ; 4.616      ;
; -3.661 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.283      ; 4.972      ;
; -3.655 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.076     ; 4.574      ;
; -3.654 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.588      ;
; -3.654 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.588      ;
; -3.646 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.062     ; 4.579      ;
; -3.640 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 4.587      ;
; -3.639 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.062     ; 4.572      ;
; -3.639 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.062     ; 4.572      ;
; -3.639 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.573      ;
; -3.638 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3] ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.062     ; 4.571      ;
; -3.638 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.558      ;
; -3.638 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.048     ; 4.585      ;
; -3.636 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.570      ;
; -3.633 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.062     ; 4.566      ;
; -3.633 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.062     ; 4.566      ;
; -3.633 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.062     ; 4.566      ;
; -3.630 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.062     ; 4.563      ;
; -3.625 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.062     ; 4.558      ;
; -3.623 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.543      ;
; -3.622 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]           ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.368     ; 4.249      ;
; -3.622 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.062     ; 4.555      ;
; -3.619 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                      ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.539      ;
; -3.619 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]           ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.368     ; 4.246      ;
; -3.617 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.537      ;
; -3.617 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]               ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.551      ;
; -3.616 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.536      ;
; -3.616 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.550      ;
; -3.614 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.548      ;
; -3.614 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.061     ; 4.548      ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                                                                                                                                                                     ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.628 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]              ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.388      ; 1.203      ;
; 0.639 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]              ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.388      ; 1.214      ;
; 0.671 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]              ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.388      ; 1.246      ;
; 0.695 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]              ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.388      ; 1.270      ;
; 1.228 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.446      ;
; 1.290 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.509      ;
; 1.315 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 1.896      ;
; 1.408 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 1.989      ;
; 1.413 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ; Clk          ; Clk         ; 0.000        ; 0.075      ; 1.645      ;
; 1.423 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.641      ;
; 1.449 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ; Clk          ; Clk         ; 0.000        ; 0.075      ; 1.681      ;
; 1.550 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ; Clk          ; Clk         ; 0.000        ; 0.075      ; 1.782      ;
; 1.562 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.780      ;
; 1.661 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 2.242      ;
; 1.694 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.912      ;
; 1.702 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ; Clk          ; Clk         ; 0.000        ; 0.075      ; 1.934      ;
; 1.771 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 2.352      ;
; 1.780 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.012      ;
; 1.806 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 2.387      ;
; 1.819 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.051      ;
; 1.832 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.050      ;
; 1.835 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.053      ;
; 1.847 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]          ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.079      ;
; 1.882 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.391      ; 2.460      ;
; 1.895 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.127      ;
; 1.901 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                       ; Clk          ; Clk         ; 0.000        ; 0.048      ; 2.106      ;
; 1.903 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                           ; Clk          ; Clk         ; 0.000        ; 0.048      ; 2.108      ;
; 1.905 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                     ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.123      ;
; 1.916 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.134      ;
; 1.917 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.135      ;
; 1.927 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.159      ;
; 1.935 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 2.516      ;
; 1.946 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 2.527      ;
; 1.948 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                     ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.180      ;
; 1.958 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 2.539      ;
; 1.961 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 2.542      ;
; 1.962 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.181      ;
; 1.988 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.206      ;
; 1.989 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.207      ;
; 2.042 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                ; Clk          ; Clk         ; 0.000        ; 0.047      ; 2.246      ;
; 2.066 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.285      ;
; 2.069 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.288      ;
; 2.098 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]          ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.316      ;
; 2.106 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 2.687      ;
; 2.156 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.405      ; 2.748      ;
; 2.161 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.405      ; 2.753      ;
; 2.170 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.388      ;
; 2.206 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.438      ;
; 2.256 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.474      ;
; 2.288 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.506      ;
; 2.291 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.509      ;
; 2.292 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.524      ;
; 2.319 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.538      ;
; 2.322 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.541      ;
; 2.323 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.541      ;
; 2.326 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.544      ;
; 2.327 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[3]                          ; Clk          ; Clk         ; 0.000        ; 0.028      ; 2.514      ;
; 2.327 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]                          ; Clk          ; Clk         ; 0.000        ; 0.028      ; 2.514      ;
; 2.327 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]                          ; Clk          ; Clk         ; 0.000        ; 0.028      ; 2.514      ;
; 2.327 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[0]                          ; Clk          ; Clk         ; 0.000        ; 0.028      ; 2.514      ;
; 2.338 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.556      ;
; 2.356 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 2.937      ;
; 2.373 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.605      ;
; 2.375 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 2.956      ;
; 2.383 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.615      ;
; 2.405 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.623      ;
; 2.414 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.405      ; 3.006      ;
; 2.417 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 2.998      ;
; 2.418 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.650      ;
; 2.435 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.667      ;
; 2.444 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.662      ;
; 2.445 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.663      ;
; 2.452 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.670      ;
; 2.452 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 3.033      ;
; 2.455 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.673      ;
; 2.455 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.673      ;
; 2.467 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.685      ;
; 2.467 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.685      ;
; 2.473 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 3.054      ;
; 2.479 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.697      ;
; 2.480 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.698      ;
; 2.503 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.721      ;
; 2.509 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.727      ;
; 2.529 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.761      ;
; 2.542 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.774      ;
; 2.549 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.768      ;
; 2.561 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.793      ;
; 2.570 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.802      ;
; 2.572 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.791      ;
; 2.572 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                ; Clk          ; Clk         ; 0.000        ; 0.076      ; 2.805      ;
; 2.590 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]          ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.822      ;
; 2.604 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.836      ;
; 2.604 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.424      ; 3.185      ;
; 2.604 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.823      ;
; 2.606 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                     ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ; Clk          ; Clk         ; 0.000        ; 0.075      ; 2.838      ;
; 2.607 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.826      ;
; 2.608 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.826      ;
; 2.609 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ; Clk          ; Clk         ; 0.000        ; 0.061      ; 2.827      ;
; 2.612 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.405      ; 3.204      ;
; 2.616 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.835      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[0]                          ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]                          ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]                          ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[3]                          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                           ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst40|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst40|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|o                                                                                                   ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst38|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst40|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; R2|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; R2|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; R2|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst26|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst38|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst38|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst39|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst39|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst40|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst44|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst44|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst44|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst44|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; R2|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst26|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst26|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst26|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst38|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst39|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst39|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst42|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                                                                                     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                                                                                       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; OP_CODE[*]  ; Clk        ; 6.171 ; 6.683 ; Rise       ; Clk             ;
;  OP_CODE[0] ; Clk        ; 6.171 ; 6.683 ; Rise       ; Clk             ;
;  OP_CODE[1] ; Clk        ; 5.978 ; 6.291 ; Rise       ; Clk             ;
;  OP_CODE[2] ; Clk        ; 5.508 ; 6.039 ; Rise       ; Clk             ;
;  OP_CODE[3] ; Clk        ; 5.230 ; 5.785 ; Rise       ; Clk             ;
; Q           ; Clk        ; 4.711 ; 5.113 ; Rise       ; Clk             ;
; Rd[*]       ; Clk        ; 5.409 ; 5.832 ; Rise       ; Clk             ;
;  Rd[0]      ; Clk        ; 5.284 ; 5.716 ; Rise       ; Clk             ;
;  Rd[1]      ; Clk        ; 5.409 ; 5.832 ; Rise       ; Clk             ;
; S1S2[*]     ; Clk        ; 6.277 ; 6.766 ; Rise       ; Clk             ;
;  S1S2[0]    ; Clk        ; 5.820 ; 6.251 ; Rise       ; Clk             ;
;  S1S2[1]    ; Clk        ; 6.081 ; 6.540 ; Rise       ; Clk             ;
;  S1S2[2]    ; Clk        ; 6.076 ; 6.693 ; Rise       ; Clk             ;
;  S1S2[3]    ; Clk        ; 6.277 ; 6.766 ; Rise       ; Clk             ;
; T2          ; Clk        ; 5.587 ; 5.889 ; Rise       ; Clk             ;
; T3          ; Clk        ; 5.215 ; 5.793 ; Rise       ; Clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; OP_CODE[*]  ; Clk        ; -1.373 ; -1.785 ; Rise       ; Clk             ;
;  OP_CODE[0] ; Clk        ; -1.775 ; -2.190 ; Rise       ; Clk             ;
;  OP_CODE[1] ; Clk        ; -1.373 ; -1.785 ; Rise       ; Clk             ;
;  OP_CODE[2] ; Clk        ; -1.928 ; -2.313 ; Rise       ; Clk             ;
;  OP_CODE[3] ; Clk        ; -1.457 ; -1.877 ; Rise       ; Clk             ;
; Q           ; Clk        ; -1.770 ; -2.131 ; Rise       ; Clk             ;
; Rd[*]       ; Clk        ; -1.987 ; -2.369 ; Rise       ; Clk             ;
;  Rd[0]      ; Clk        ; -1.987 ; -2.369 ; Rise       ; Clk             ;
;  Rd[1]      ; Clk        ; -2.040 ; -2.479 ; Rise       ; Clk             ;
; S1S2[*]     ; Clk        ; -1.108 ; -1.511 ; Rise       ; Clk             ;
;  S1S2[0]    ; Clk        ; -1.374 ; -1.784 ; Rise       ; Clk             ;
;  S1S2[1]    ; Clk        ; -1.361 ; -1.744 ; Rise       ; Clk             ;
;  S1S2[2]    ; Clk        ; -1.442 ; -1.841 ; Rise       ; Clk             ;
;  S1S2[3]    ; Clk        ; -1.108 ; -1.511 ; Rise       ; Clk             ;
; T2          ; Clk        ; -2.072 ; -2.476 ; Rise       ; Clk             ;
; T3          ; Clk        ; -2.196 ; -2.548 ; Rise       ; Clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ADR_OUT[*]   ; Clk        ; 6.117 ; 6.084 ; Rise       ; Clk             ;
;  ADR_OUT[0]  ; Clk        ; 5.686 ; 5.657 ; Rise       ; Clk             ;
;  ADR_OUT[1]  ; Clk        ; 6.117 ; 6.084 ; Rise       ; Clk             ;
;  ADR_OUT[2]  ; Clk        ; 6.113 ; 6.073 ; Rise       ; Clk             ;
;  ADR_OUT[3]  ; Clk        ; 6.087 ; 6.053 ; Rise       ; Clk             ;
; Data[*]      ; Clk        ; 9.984 ; 9.964 ; Rise       ; Clk             ;
;  Data[0]     ; Clk        ; 9.160 ; 9.277 ; Rise       ; Clk             ;
;  Data[1]     ; Clk        ; 9.165 ; 9.118 ; Rise       ; Clk             ;
;  Data[2]     ; Clk        ; 9.746 ; 9.797 ; Rise       ; Clk             ;
;  Data[3]     ; Clk        ; 9.984 ; 9.964 ; Rise       ; Clk             ;
; INPT_REG[*]  ; Clk        ; 6.586 ; 6.717 ; Rise       ; Clk             ;
;  INPT_REG[0] ; Clk        ; 5.701 ; 5.748 ; Rise       ; Clk             ;
;  INPT_REG[1] ; Clk        ; 5.691 ; 5.720 ; Rise       ; Clk             ;
;  INPT_REG[2] ; Clk        ; 6.586 ; 6.717 ; Rise       ; Clk             ;
;  INPT_REG[3] ; Clk        ; 5.713 ; 5.675 ; Rise       ; Clk             ;
; MEM_Data[*]  ; Clk        ; 7.613 ; 7.711 ; Rise       ; Clk             ;
;  MEM_Data[0] ; Clk        ; 6.805 ; 6.720 ; Rise       ; Clk             ;
;  MEM_Data[1] ; Clk        ; 6.878 ; 6.803 ; Rise       ; Clk             ;
;  MEM_Data[2] ; Clk        ; 6.912 ; 6.818 ; Rise       ; Clk             ;
;  MEM_Data[3] ; Clk        ; 7.613 ; 7.711 ; Rise       ; Clk             ;
; OUT_REG[*]   ; Clk        ; 5.977 ; 5.995 ; Rise       ; Clk             ;
;  OUT_REG[0]  ; Clk        ; 5.466 ; 5.462 ; Rise       ; Clk             ;
;  OUT_REG[1]  ; Clk        ; 5.977 ; 5.995 ; Rise       ; Clk             ;
;  OUT_REG[2]  ; Clk        ; 5.977 ; 5.951 ; Rise       ; Clk             ;
;  OUT_REG[3]  ; Clk        ; 5.471 ; 5.467 ; Rise       ; Clk             ;
; OVFLW        ; Clk        ; 9.042 ; 9.200 ; Rise       ; Clk             ;
; R0_OUT[*]    ; Clk        ; 5.701 ; 5.697 ; Rise       ; Clk             ;
;  R0_OUT[0]   ; Clk        ; 5.701 ; 5.697 ; Rise       ; Clk             ;
;  R0_OUT[1]   ; Clk        ; 5.357 ; 5.380 ; Rise       ; Clk             ;
;  R0_OUT[2]   ; Clk        ; 5.669 ; 5.686 ; Rise       ; Clk             ;
;  R0_OUT[3]   ; Clk        ; 5.498 ; 5.478 ; Rise       ; Clk             ;
; R1_OUT[*]    ; Clk        ; 5.955 ; 5.958 ; Rise       ; Clk             ;
;  R1_OUT[0]   ; Clk        ; 5.817 ; 5.821 ; Rise       ; Clk             ;
;  R1_OUT[1]   ; Clk        ; 5.410 ; 5.431 ; Rise       ; Clk             ;
;  R1_OUT[2]   ; Clk        ; 5.690 ; 5.709 ; Rise       ; Clk             ;
;  R1_OUT[3]   ; Clk        ; 5.955 ; 5.958 ; Rise       ; Clk             ;
; R2_OUT[*]    ; Clk        ; 5.774 ; 5.735 ; Rise       ; Clk             ;
;  R2_OUT[0]   ; Clk        ; 5.707 ; 5.732 ; Rise       ; Clk             ;
;  R2_OUT[1]   ; Clk        ; 5.774 ; 5.735 ; Rise       ; Clk             ;
;  R2_OUT[2]   ; Clk        ; 5.671 ; 5.686 ; Rise       ; Clk             ;
;  R2_OUT[3]   ; Clk        ; 5.413 ; 5.428 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ADR_OUT[*]   ; Clk        ; 5.563 ; 5.533 ; Rise       ; Clk             ;
;  ADR_OUT[0]  ; Clk        ; 5.563 ; 5.533 ; Rise       ; Clk             ;
;  ADR_OUT[1]  ; Clk        ; 5.976 ; 5.941 ; Rise       ; Clk             ;
;  ADR_OUT[2]  ; Clk        ; 5.973 ; 5.932 ; Rise       ; Clk             ;
;  ADR_OUT[3]  ; Clk        ; 5.947 ; 5.912 ; Rise       ; Clk             ;
; Data[*]      ; Clk        ; 6.592 ; 6.557 ; Rise       ; Clk             ;
;  Data[0]     ; Clk        ; 6.961 ; 6.947 ; Rise       ; Clk             ;
;  Data[1]     ; Clk        ; 6.592 ; 6.557 ; Rise       ; Clk             ;
;  Data[2]     ; Clk        ; 6.976 ; 6.966 ; Rise       ; Clk             ;
;  Data[3]     ; Clk        ; 7.846 ; 7.797 ; Rise       ; Clk             ;
; INPT_REG[*]  ; Clk        ; 5.574 ; 5.550 ; Rise       ; Clk             ;
;  INPT_REG[0] ; Clk        ; 5.585 ; 5.630 ; Rise       ; Clk             ;
;  INPT_REG[1] ; Clk        ; 5.574 ; 5.602 ; Rise       ; Clk             ;
;  INPT_REG[2] ; Clk        ; 6.480 ; 6.610 ; Rise       ; Clk             ;
;  INPT_REG[3] ; Clk        ; 5.589 ; 5.550 ; Rise       ; Clk             ;
; MEM_Data[*]  ; Clk        ; 6.654 ; 6.570 ; Rise       ; Clk             ;
;  MEM_Data[0] ; Clk        ; 6.654 ; 6.570 ; Rise       ; Clk             ;
;  MEM_Data[1] ; Clk        ; 6.724 ; 6.650 ; Rise       ; Clk             ;
;  MEM_Data[2] ; Clk        ; 6.757 ; 6.664 ; Rise       ; Clk             ;
;  MEM_Data[3] ; Clk        ; 7.480 ; 7.576 ; Rise       ; Clk             ;
; OUT_REG[*]   ; Clk        ; 5.351 ; 5.345 ; Rise       ; Clk             ;
;  OUT_REG[0]  ; Clk        ; 5.351 ; 5.345 ; Rise       ; Clk             ;
;  OUT_REG[1]  ; Clk        ; 5.847 ; 5.863 ; Rise       ; Clk             ;
;  OUT_REG[2]  ; Clk        ; 5.846 ; 5.819 ; Rise       ; Clk             ;
;  OUT_REG[3]  ; Clk        ; 5.355 ; 5.350 ; Rise       ; Clk             ;
; OVFLW        ; Clk        ; 7.327 ; 7.281 ; Rise       ; Clk             ;
; R0_OUT[*]    ; Clk        ; 5.253 ; 5.275 ; Rise       ; Clk             ;
;  R0_OUT[0]   ; Clk        ; 5.578 ; 5.572 ; Rise       ; Clk             ;
;  R0_OUT[1]   ; Clk        ; 5.253 ; 5.275 ; Rise       ; Clk             ;
;  R0_OUT[2]   ; Clk        ; 5.553 ; 5.569 ; Rise       ; Clk             ;
;  R0_OUT[3]   ; Clk        ; 5.381 ; 5.360 ; Rise       ; Clk             ;
; R1_OUT[*]    ; Clk        ; 5.304 ; 5.324 ; Rise       ; Clk             ;
;  R1_OUT[0]   ; Clk        ; 5.694 ; 5.698 ; Rise       ; Clk             ;
;  R1_OUT[1]   ; Clk        ; 5.304 ; 5.324 ; Rise       ; Clk             ;
;  R1_OUT[2]   ; Clk        ; 5.573 ; 5.590 ; Rise       ; Clk             ;
;  R1_OUT[3]   ; Clk        ; 5.825 ; 5.826 ; Rise       ; Clk             ;
; R2_OUT[*]    ; Clk        ; 5.309 ; 5.323 ; Rise       ; Clk             ;
;  R2_OUT[0]   ; Clk        ; 5.589 ; 5.613 ; Rise       ; Clk             ;
;  R2_OUT[1]   ; Clk        ; 5.650 ; 5.611 ; Rise       ; Clk             ;
;  R2_OUT[2]   ; Clk        ; 5.555 ; 5.568 ; Rise       ; Clk             ;
;  R2_OUT[3]   ; Clk        ; 5.309 ; 5.323 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; OP_CODE[0] ; Data[0]     ; 8.814  ; 8.971  ; 9.435  ; 9.221  ;
; OP_CODE[0] ; Data[1]     ; 9.082  ; 9.106  ; 9.529  ; 9.535  ;
; OP_CODE[0] ; Data[2]     ; 9.481  ; 9.581  ; 9.926  ; 10.008 ;
; OP_CODE[0] ; Data[3]     ; 9.811  ; 9.637  ; 10.110 ; 10.183 ;
; OP_CODE[0] ; OVFLW       ; 8.037  ; 8.153  ; 8.615  ; 8.498  ;
; OP_CODE[1] ; Data[0]     ; 8.730  ; 8.922  ; 9.316  ; 9.106  ;
; OP_CODE[1] ; Data[1]     ; 8.062  ; 8.014  ; 8.506  ; 8.458  ;
; OP_CODE[1] ; Data[2]     ; 8.691  ; 8.667  ; 9.072  ; 9.132  ;
; OP_CODE[1] ; Data[3]     ; 8.264  ; 8.242  ; 8.700  ; 8.690  ;
; OP_CODE[1] ; OVFLW       ; 7.910  ; 7.370  ; 7.778  ; 8.273  ;
; OP_CODE[2] ; Data[0]     ; 8.385  ; 8.669  ; 9.111  ; 8.796  ;
; OP_CODE[2] ; Data[1]     ; 7.442  ; 9.401  ; 9.788  ; 7.779  ;
; OP_CODE[2] ; Data[2]     ; 7.715  ; 9.266  ; 9.578  ; 8.105  ;
; OP_CODE[2] ; Data[3]     ; 9.244  ; 9.631  ; 10.066 ; 9.603  ;
; OP_CODE[2] ; OVFLW       ;        ; 6.703  ; 7.163  ;        ;
; OP_CODE[3] ; Data[0]     ; 8.767  ; 7.596  ; 8.090  ; 9.127  ;
; OP_CODE[3] ; Data[1]     ; 9.444  ; 7.276  ; 7.718  ; 9.903  ;
; OP_CODE[3] ; Data[2]     ; 9.234  ; 7.776  ; 8.138  ; 9.768  ;
; OP_CODE[3] ; Data[3]     ; 8.913  ; 8.013  ; 8.464  ; 9.383  ;
; Q          ; Data[0]     ; 8.540  ; 8.497  ; 8.927  ; 8.917  ;
; Q          ; Data[1]     ; 8.770  ; 8.750  ; 9.138  ; 9.153  ;
; Q          ; Data[2]     ; 9.168  ; 9.224  ; 9.535  ; 9.626  ;
; Q          ; Data[3]     ; 9.034  ; 9.084  ; 9.469  ; 9.501  ;
; Rd[0]      ; Data[0]     ; 9.363  ; 9.348  ; 9.795  ; 9.772  ;
; Rd[0]      ; Data[1]     ; 9.376  ; 9.402  ; 9.799  ; 9.834  ;
; Rd[0]      ; Data[2]     ; 9.394  ; 9.456  ; 9.834  ; 9.896  ;
; Rd[0]      ; Data[3]     ; 9.596  ; 9.615  ; 9.998  ; 10.017 ;
; Rd[1]      ; Data[0]     ; 9.600  ; 9.586  ; 10.009 ; 9.988  ;
; Rd[1]      ; Data[1]     ; 9.492  ; 9.527  ; 9.951  ; 9.950  ;
; Rd[1]      ; Data[2]     ; 9.623  ; 9.690  ; 10.045 ; 10.107 ;
; Rd[1]      ; Data[3]     ; 9.698  ; 9.717  ; 10.138 ; 10.148 ;
; S1S2[0]    ; Data[0]     ; 9.828  ; 9.818  ; 10.282 ; 10.272 ;
; S1S2[0]    ; Data[1]     ; 9.956  ; 9.909  ; 10.410 ; 10.363 ;
; S1S2[0]    ; Data[2]     ; 10.282 ; 10.333 ; 10.713 ; 10.764 ;
; S1S2[0]    ; Data[3]     ; 10.608 ; 10.542 ; 11.079 ; 11.013 ;
; S1S2[0]    ; OVFLW       ; 9.655  ; 9.788  ; 10.126 ; 10.250 ;
; S1S2[1]    ; Data[0]     ; 9.849  ; 9.839  ; 10.307 ; 10.297 ;
; S1S2[1]    ; Data[1]     ; 9.977  ; 9.930  ; 10.435 ; 10.388 ;
; S1S2[1]    ; Data[2]     ; 10.543 ; 10.594 ; 11.002 ; 11.053 ;
; S1S2[1]    ; Data[3]     ; 10.781 ; 10.761 ; 11.240 ; 11.220 ;
; S1S2[1]    ; OVFLW       ; 9.755  ; 9.972  ; 10.214 ; 10.431 ;
; S1S2[2]    ; Data[0]     ; 10.341 ; 10.065 ; 10.437 ; 10.796 ;
; S1S2[2]    ; Data[1]     ; 9.971  ; 9.923  ; 10.406 ; 10.367 ;
; S1S2[2]    ; Data[2]     ; 10.459 ; 10.556 ; 11.155 ; 11.206 ;
; S1S2[2]    ; Data[3]     ; 10.915 ; 10.849 ; 11.393 ; 11.373 ;
; S1S2[2]    ; OVFLW       ; 9.962  ; 10.044 ; 10.264 ; 10.584 ;
; S1S2[3]    ; Data[0]     ; 10.392 ; 10.380 ; 10.778 ; 10.869 ;
; S1S2[3]    ; Data[1]     ; 10.022 ; 9.974  ; 10.479 ; 10.440 ;
; S1S2[3]    ; Data[2]     ; 10.739 ; 10.790 ; 11.228 ; 11.279 ;
; S1S2[3]    ; Data[3]     ; 10.977 ; 10.957 ; 11.466 ; 11.446 ;
; S1S2[3]    ; OVFLW       ; 10.134 ; 10.282 ; 10.497 ; 10.748 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OP_CODE[0] ; Data[0]     ; 8.058 ; 8.062 ; 8.513 ; 8.462 ;
; OP_CODE[0] ; Data[1]     ; 7.409 ; 7.345 ; 7.783 ; 7.774 ;
; OP_CODE[0] ; Data[2]     ; 7.861 ; 7.863 ; 8.229 ; 8.286 ;
; OP_CODE[0] ; Data[3]     ; 8.615 ; 8.396 ; 8.793 ; 9.067 ;
; OP_CODE[0] ; OVFLW       ; 7.811 ; 7.811 ; 8.267 ; 8.219 ;
; OP_CODE[1] ; Data[0]     ; 7.709 ; 7.719 ; 8.187 ; 8.072 ;
; OP_CODE[1] ; Data[1]     ; 7.339 ; 7.318 ; 7.768 ; 7.728 ;
; OP_CODE[1] ; Data[2]     ; 7.435 ; 7.423 ; 7.838 ; 7.857 ;
; OP_CODE[1] ; Data[3]     ; 7.325 ; 7.744 ; 8.173 ; 7.677 ;
; OP_CODE[1] ; OVFLW       ; 7.172 ; 7.130 ; 7.566 ; 7.556 ;
; OP_CODE[2] ; Data[0]     ; 8.108 ; 8.285 ; 8.747 ; 8.471 ;
; OP_CODE[2] ; Data[1]     ; 7.253 ; 7.475 ; 7.899 ; 7.580 ;
; OP_CODE[2] ; Data[2]     ; 7.515 ; 7.954 ; 8.304 ; 7.893 ;
; OP_CODE[2] ; Data[3]     ; 8.229 ; 7.997 ; 8.401 ; 8.652 ;
; OP_CODE[2] ; OVFLW       ;       ; 6.542 ; 6.991 ;       ;
; OP_CODE[3] ; Data[0]     ; 8.474 ; 7.368 ; 7.838 ; 8.836 ;
; OP_CODE[3] ; Data[1]     ; 9.134 ; 6.858 ; 7.291 ; 9.552 ;
; OP_CODE[3] ; Data[2]     ; 8.929 ; 7.154 ; 7.565 ; 9.420 ;
; OP_CODE[3] ; Data[3]     ; 8.623 ; 7.349 ; 7.829 ; 9.052 ;
; Q          ; Data[0]     ; 8.002 ; 7.965 ; 8.391 ; 8.316 ;
; Q          ; Data[1]     ; 8.449 ; 8.207 ; 8.591 ; 8.821 ;
; Q          ; Data[2]     ; 8.640 ; 8.702 ; 8.996 ; 9.105 ;
; Q          ; Data[3]     ; 8.485 ; 8.127 ; 8.545 ; 8.887 ;
; Rd[0]      ; Data[0]     ; 9.090 ; 9.069 ; 9.481 ; 9.466 ;
; Rd[0]      ; Data[1]     ; 8.700 ; 8.735 ; 9.116 ; 9.092 ;
; Rd[0]      ; Data[2]     ; 9.106 ; 9.173 ; 9.504 ; 9.571 ;
; Rd[0]      ; Data[3]     ; 8.805 ; 8.818 ; 9.187 ; 9.230 ;
; Rd[1]      ; Data[0]     ; 8.661 ; 8.630 ; 9.068 ; 9.080 ;
; Rd[1]      ; Data[1]     ; 9.082 ; 9.122 ; 9.571 ; 9.536 ;
; Rd[1]      ; Data[2]     ; 9.032 ; 9.083 ; 9.420 ; 9.514 ;
; Rd[1]      ; Data[3]     ; 9.408 ; 9.413 ; 9.819 ; 9.833 ;
; S1S2[0]    ; Data[0]     ; 8.218 ; 9.174 ; 9.636 ; 8.575 ;
; S1S2[0]    ; Data[1]     ; 7.724 ; 7.694 ; 8.141 ; 8.120 ;
; S1S2[0]    ; Data[2]     ; 8.246 ; 8.236 ; 8.682 ; 8.672 ;
; S1S2[0]    ; Data[3]     ; 8.952 ; 8.944 ; 9.343 ; 9.378 ;
; S1S2[0]    ; OVFLW       ; 8.584 ; 8.601 ; 9.010 ; 9.018 ;
; S1S2[1]    ; Data[0]     ; 9.180 ; 9.139 ; 9.577 ; 9.579 ;
; S1S2[1]    ; Data[1]     ; 8.257 ; 8.442 ; 8.894 ; 8.644 ;
; S1S2[1]    ; Data[2]     ; 7.841 ; 7.822 ; 8.246 ; 8.236 ;
; S1S2[1]    ; Data[3]     ; 9.137 ; 9.145 ; 9.579 ; 9.587 ;
; S1S2[1]    ; OVFLW       ; 8.717 ; 8.723 ; 9.118 ; 9.167 ;
; S1S2[2]    ; Data[0]     ; 8.805 ; 8.777 ; 9.213 ; 9.152 ;
; S1S2[2]    ; Data[1]     ; 7.941 ; 7.897 ; 8.286 ; 8.251 ;
; S1S2[2]    ; Data[2]     ; 8.281 ; 8.266 ; 8.633 ; 8.630 ;
; S1S2[2]    ; Data[3]     ; 8.788 ; 8.768 ; 9.148 ; 9.229 ;
; S1S2[2]    ; OVFLW       ; 8.719 ; 8.358 ; 8.799 ; 9.161 ;
; S1S2[3]    ; Data[0]     ; 9.124 ; 8.751 ; 9.175 ; 9.496 ;
; S1S2[3]    ; Data[1]     ; 8.241 ; 8.197 ; 8.557 ; 8.522 ;
; S1S2[3]    ; Data[2]     ; 8.532 ; 8.529 ; 8.952 ; 8.949 ;
; S1S2[3]    ; Data[3]     ; 8.418 ; 9.056 ; 9.423 ; 8.831 ;
; S1S2[3]    ; OVFLW       ; 8.726 ; 8.570 ; 8.947 ; 9.159 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 210.97 MHz ; 210.97 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -3.740 ; -79.219           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.613 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -44.392                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.740 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.681      ;
; -3.693 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.247      ; 4.960      ;
; -3.640 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.581      ;
; -3.629 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.247      ; 4.896      ;
; -3.607 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.247      ; 4.874      ;
; -3.593 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.247      ; 4.860      ;
; -3.555 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.235      ; 4.810      ;
; -3.541 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.482      ;
; -3.539 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.480      ;
; -3.513 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.465      ;
; -3.513 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.465      ;
; -3.510 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]           ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; -0.027     ; 4.503      ;
; -3.478 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.407      ;
; -3.455 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.247      ; 4.722      ;
; -3.453 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.405      ;
; -3.453 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.405      ;
; -3.441 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.382      ;
; -3.439 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.380      ;
; -3.431 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.383      ;
; -3.431 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.383      ;
; -3.416 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.042     ; 4.369      ;
; -3.413 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.365      ;
; -3.413 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.365      ;
; -3.412 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.247      ; 4.679      ;
; -3.410 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.351      ;
; -3.407 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.348      ;
; -3.404 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.235      ; 4.659      ;
; -3.402 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.247      ; 4.669      ;
; -3.397 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.247      ; 4.664      ;
; -3.389 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 1.000        ; -0.055     ; 4.329      ;
; -3.387 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]           ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.328     ; 4.054      ;
; -3.379 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.055     ; 4.319      ;
; -3.379 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.055     ; 4.319      ;
; -3.363 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.247      ; 4.630      ;
; -3.362 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3] ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.235      ; 4.617      ;
; -3.356 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.042     ; 4.309      ;
; -3.345 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]        ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.235      ; 4.600      ;
; -3.343 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.284      ;
; -3.339 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.268      ;
; -3.339 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.291      ;
; -3.339 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.280      ;
; -3.337 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.266      ;
; -3.334 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.042     ; 4.287      ;
; -3.332 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.273      ;
; -3.319 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]           ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; -0.027     ; 4.312      ;
; -3.316 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.042     ; 4.269      ;
; -3.307 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.247      ; 4.574      ;
; -3.303 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]           ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.328     ; 3.970      ;
; -3.301 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]           ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.328     ; 3.968      ;
; -3.289 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 1.000        ; -0.055     ; 4.229      ;
; -3.282 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.223      ;
; -3.279 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.208      ;
; -3.279 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.231      ;
; -3.279 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.231      ;
; -3.279 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.231      ;
; -3.277 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.206      ;
; -3.257 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.209      ;
; -3.239 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.180      ;
; -3.239 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.191      ;
; -3.237 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.178      ;
; -3.228 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.055     ; 4.168      ;
; -3.228 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.055     ; 4.168      ;
; -3.226 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.178      ;
; -3.226 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.178      ;
; -3.221 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.173      ;
; -3.221 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.173      ;
; -3.211 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.152      ;
; -3.209 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.150      ;
; -3.208 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.149      ;
; -3.206 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.147      ;
; -3.205 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.134      ;
; -3.205 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.055     ; 4.145      ;
; -3.200 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]   ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.235      ; 4.455      ;
; -3.195 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.136      ;
; -3.194 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.135      ;
; -3.193 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.134      ;
; -3.188 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]           ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.328     ; 3.855      ;
; -3.188 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.117      ;
; -3.186 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]           ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.328     ; 3.853      ;
; -3.186 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.055     ; 4.126      ;
; -3.186 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3] ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.055     ; 4.126      ;
; -3.186 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.127      ;
; -3.184 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                      ; Clk          ; Clk         ; 1.000        ; -0.067     ; 4.112      ;
; -3.184 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.125      ;
; -3.183 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.135      ;
; -3.183 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.135      ;
; -3.183 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.112      ;
; -3.182 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.042     ; 4.135      ;
; -3.181 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 1.000        ; -0.067     ; 4.109      ;
; -3.181 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.122      ;
; -3.180 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.132      ;
; -3.180 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.132      ;
; -3.179 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.120      ;
; -3.171 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.112      ;
; -3.169 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.055     ; 4.109      ;
; -3.169 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.055     ; 4.109      ;
; -3.164 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.105      ;
; -3.162 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.054     ; 4.103      ;
; -3.148 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]           ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                      ; Clk          ; Clk         ; 1.000        ; -0.329     ; 3.814      ;
; -3.145 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]           ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 1.000        ; -0.329     ; 3.811      ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.613 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]              ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.347      ; 1.129      ;
; 0.624 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]              ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.347      ; 1.140      ;
; 0.646 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]              ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.347      ; 1.162      ;
; 0.663 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]              ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.347      ; 1.179      ;
; 1.126 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.325      ;
; 1.172 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.702      ;
; 1.174 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.373      ;
; 1.247 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.777      ;
; 1.291 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.490      ;
; 1.300 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ; Clk          ; Clk         ; 0.000        ; 0.066      ; 1.510      ;
; 1.325 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ; Clk          ; Clk         ; 0.000        ; 0.067      ; 1.536      ;
; 1.413 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ; Clk          ; Clk         ; 0.000        ; 0.067      ; 1.624      ;
; 1.433 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.632      ;
; 1.492 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.385      ; 2.021      ;
; 1.525 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ; Clk          ; Clk         ; 0.000        ; 0.066      ; 1.735      ;
; 1.551 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.750      ;
; 1.587 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ; Clk          ; Clk         ; 0.000        ; 0.066      ; 1.797      ;
; 1.588 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.385      ; 2.117      ;
; 1.634 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.385      ; 2.163      ;
; 1.654 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ; Clk          ; Clk         ; 0.000        ; 0.067      ; 1.865      ;
; 1.658 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.857      ;
; 1.660 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.859      ;
; 1.677 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]          ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ; Clk          ; Clk         ; 0.000        ; 0.066      ; 1.887      ;
; 1.718 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ; Clk          ; Clk         ; 0.000        ; 0.066      ; 1.928      ;
; 1.719 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.918      ;
; 1.724 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.067      ; 1.935      ;
; 1.728 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                     ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.927      ;
; 1.729 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.351      ; 2.249      ;
; 1.732 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                       ; Clk          ; Clk         ; 0.000        ; 0.043      ; 1.919      ;
; 1.733 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                           ; Clk          ; Clk         ; 0.000        ; 0.043      ; 1.920      ;
; 1.750 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.949      ;
; 1.753 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.386      ; 2.283      ;
; 1.757 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.385      ; 2.286      ;
; 1.761 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                     ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ; Clk          ; Clk         ; 0.000        ; 0.066      ; 1.971      ;
; 1.765 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.385      ; 2.294      ;
; 1.777 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.976      ;
; 1.781 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.386      ; 2.311      ;
; 1.792 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.991      ;
; 1.793 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.992      ;
; 1.848 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.047      ;
; 1.851 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.050      ;
; 1.864 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                ; Clk          ; Clk         ; 0.000        ; 0.043      ; 2.051      ;
; 1.918 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]          ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.116      ;
; 1.931 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.386      ; 2.461      ;
; 1.964 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.162      ;
; 1.982 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.363      ; 2.514      ;
; 1.993 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.363      ; 2.525      ;
; 2.004 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ; Clk          ; Clk         ; 0.000        ; 0.066      ; 2.214      ;
; 2.014 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.213      ;
; 2.053 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.067      ; 2.264      ;
; 2.074 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.272      ;
; 2.076 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.274      ;
; 2.087 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[3]                          ; Clk          ; Clk         ; 0.000        ; 0.031      ; 2.260      ;
; 2.087 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]                          ; Clk          ; Clk         ; 0.000        ; 0.031      ; 2.260      ;
; 2.087 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]                          ; Clk          ; Clk         ; 0.000        ; 0.031      ; 2.260      ;
; 2.087 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[0]                          ; Clk          ; Clk         ; 0.000        ; 0.031      ; 2.260      ;
; 2.093 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.291      ;
; 2.096 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.294      ;
; 2.120 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.318      ;
; 2.122 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.320      ;
; 2.130 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.329      ;
; 2.148 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.066      ; 2.358      ;
; 2.166 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.385      ; 2.695      ;
; 2.175 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ; Clk          ; Clk         ; 0.000        ; 0.066      ; 2.385      ;
; 2.186 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.066      ; 2.396      ;
; 2.190 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.385      ; 2.719      ;
; 2.201 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.399      ;
; 2.205 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.385      ; 2.734      ;
; 2.208 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.406      ;
; 2.209 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.407      ;
; 2.214 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ; Clk          ; Clk         ; 0.000        ; 0.066      ; 2.424      ;
; 2.229 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.427      ;
; 2.237 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.435      ;
; 2.238 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.362      ; 2.769      ;
; 2.239 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.438      ;
; 2.240 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.439      ;
; 2.241 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.440      ;
; 2.243 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.385      ; 2.772      ;
; 2.254 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.452      ;
; 2.255 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.453      ;
; 2.259 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.457      ;
; 2.268 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.385      ; 2.797      ;
; 2.274 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ; Clk          ; Clk         ; 0.000        ; 0.067      ; 2.485      ;
; 2.288 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.066      ; 2.498      ;
; 2.293 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.492      ;
; 2.300 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                ; Clk          ; Clk         ; 0.000        ; 0.067      ; 2.511      ;
; 2.314 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.066      ; 2.524      ;
; 2.320 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.519      ;
; 2.321 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.067      ; 2.532      ;
; 2.354 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]          ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ; Clk          ; Clk         ; 0.000        ; 0.066      ; 2.564      ;
; 2.356 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.555      ;
; 2.358 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.556      ;
; 2.361 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.559      ;
; 2.366 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.564      ;
; 2.367 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ; Clk          ; Clk         ; 0.000        ; 0.067      ; 2.578      ;
; 2.369 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.567      ;
; 2.373 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.572      ;
; 2.374 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.573      ;
; 2.378 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.386      ; 2.908      ;
; 2.381 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                     ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ; Clk          ; Clk         ; 0.000        ; 0.066      ; 2.591      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ;
; 0.074  ; 0.304        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.074  ; 0.304        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.074  ; 0.304        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.076  ; 0.306        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[0]                          ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]                          ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]                          ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[3]                          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                           ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst40|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst40|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|o                                                                                                   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; R2|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                                ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst38|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst39|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst39|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst40|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst26|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst40|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst42|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst44|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst44|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst44|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst44|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; R2|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; R2|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; R2|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst26|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst26|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst26|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst38|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst38|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst38|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst39|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst39|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                                                                                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                                                                                       ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                           ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                       ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; OP_CODE[*]  ; Clk        ; 5.535 ; 5.873 ; Rise       ; Clk             ;
;  OP_CODE[0] ; Clk        ; 5.535 ; 5.873 ; Rise       ; Clk             ;
;  OP_CODE[1] ; Clk        ; 5.306 ; 5.595 ; Rise       ; Clk             ;
;  OP_CODE[2] ; Clk        ; 4.950 ; 5.285 ; Rise       ; Clk             ;
;  OP_CODE[3] ; Clk        ; 4.737 ; 5.072 ; Rise       ; Clk             ;
; Q           ; Clk        ; 4.190 ; 4.481 ; Rise       ; Clk             ;
; Rd[*]       ; Clk        ; 4.759 ; 5.138 ; Rise       ; Clk             ;
;  Rd[0]      ; Clk        ; 4.654 ; 5.008 ; Rise       ; Clk             ;
;  Rd[1]      ; Clk        ; 4.759 ; 5.138 ; Rise       ; Clk             ;
; S1S2[*]     ; Clk        ; 5.562 ; 5.964 ; Rise       ; Clk             ;
;  S1S2[0]    ; Clk        ; 5.223 ; 5.584 ; Rise       ; Clk             ;
;  S1S2[1]    ; Clk        ; 5.387 ; 5.751 ; Rise       ; Clk             ;
;  S1S2[2]    ; Clk        ; 5.491 ; 5.887 ; Rise       ; Clk             ;
;  S1S2[3]    ; Clk        ; 5.562 ; 5.964 ; Rise       ; Clk             ;
; T2          ; Clk        ; 4.926 ; 5.235 ; Rise       ; Clk             ;
; T3          ; Clk        ; 4.681 ; 5.061 ; Rise       ; Clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; OP_CODE[*]  ; Clk        ; -1.165 ; -1.485 ; Rise       ; Clk             ;
;  OP_CODE[0] ; Clk        ; -1.521 ; -1.862 ; Rise       ; Clk             ;
;  OP_CODE[1] ; Clk        ; -1.165 ; -1.485 ; Rise       ; Clk             ;
;  OP_CODE[2] ; Clk        ; -1.685 ; -1.943 ; Rise       ; Clk             ;
;  OP_CODE[3] ; Clk        ; -1.226 ; -1.558 ; Rise       ; Clk             ;
; Q           ; Clk        ; -1.522 ; -1.805 ; Rise       ; Clk             ;
; Rd[*]       ; Clk        ; -1.709 ; -2.037 ; Rise       ; Clk             ;
;  Rd[0]      ; Clk        ; -1.709 ; -2.037 ; Rise       ; Clk             ;
;  Rd[1]      ; Clk        ; -1.757 ; -2.114 ; Rise       ; Clk             ;
; S1S2[*]     ; Clk        ; -0.913 ; -1.243 ; Rise       ; Clk             ;
;  S1S2[0]    ; Clk        ; -1.169 ; -1.499 ; Rise       ; Clk             ;
;  S1S2[1]    ; Clk        ; -1.159 ; -1.449 ; Rise       ; Clk             ;
;  S1S2[2]    ; Clk        ; -1.221 ; -1.533 ; Rise       ; Clk             ;
;  S1S2[3]    ; Clk        ; -0.913 ; -1.243 ; Rise       ; Clk             ;
; T2          ; Clk        ; -1.797 ; -2.119 ; Rise       ; Clk             ;
; T3          ; Clk        ; -1.937 ; -2.186 ; Rise       ; Clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ADR_OUT[*]   ; Clk        ; 5.819 ; 5.725 ; Rise       ; Clk             ;
;  ADR_OUT[0]  ; Clk        ; 5.406 ; 5.351 ; Rise       ; Clk             ;
;  ADR_OUT[1]  ; Clk        ; 5.819 ; 5.725 ; Rise       ; Clk             ;
;  ADR_OUT[2]  ; Clk        ; 5.815 ; 5.721 ; Rise       ; Clk             ;
;  ADR_OUT[3]  ; Clk        ; 5.790 ; 5.700 ; Rise       ; Clk             ;
; Data[*]      ; Clk        ; 9.291 ; 9.154 ; Rise       ; Clk             ;
;  Data[0]     ; Clk        ; 8.601 ; 8.581 ; Rise       ; Clk             ;
;  Data[1]     ; Clk        ; 8.559 ; 8.468 ; Rise       ; Clk             ;
;  Data[2]     ; Clk        ; 9.053 ; 9.001 ; Rise       ; Clk             ;
;  Data[3]     ; Clk        ; 9.291 ; 9.154 ; Rise       ; Clk             ;
; INPT_REG[*]  ; Clk        ; 6.336 ; 6.444 ; Rise       ; Clk             ;
;  INPT_REG[0] ; Clk        ; 5.427 ; 5.438 ; Rise       ; Clk             ;
;  INPT_REG[1] ; Clk        ; 5.413 ; 5.409 ; Rise       ; Clk             ;
;  INPT_REG[2] ; Clk        ; 6.336 ; 6.444 ; Rise       ; Clk             ;
;  INPT_REG[3] ; Clk        ; 5.426 ; 5.368 ; Rise       ; Clk             ;
; MEM_Data[*]  ; Clk        ; 7.270 ; 7.308 ; Rise       ; Clk             ;
;  MEM_Data[0] ; Clk        ; 6.423 ; 6.301 ; Rise       ; Clk             ;
;  MEM_Data[1] ; Clk        ; 6.488 ; 6.374 ; Rise       ; Clk             ;
;  MEM_Data[2] ; Clk        ; 6.520 ; 6.403 ; Rise       ; Clk             ;
;  MEM_Data[3] ; Clk        ; 7.270 ; 7.308 ; Rise       ; Clk             ;
; OUT_REG[*]   ; Clk        ; 5.672 ; 5.656 ; Rise       ; Clk             ;
;  OUT_REG[0]  ; Clk        ; 5.193 ; 5.152 ; Rise       ; Clk             ;
;  OUT_REG[1]  ; Clk        ; 5.672 ; 5.656 ; Rise       ; Clk             ;
;  OUT_REG[2]  ; Clk        ; 5.671 ; 5.632 ; Rise       ; Clk             ;
;  OUT_REG[3]  ; Clk        ; 5.198 ; 5.156 ; Rise       ; Clk             ;
; OVFLW        ; Clk        ; 8.447 ; 8.469 ; Rise       ; Clk             ;
; R0_OUT[*]    ; Clk        ; 5.415 ; 5.398 ; Rise       ; Clk             ;
;  R0_OUT[0]   ; Clk        ; 5.415 ; 5.358 ; Rise       ; Clk             ;
;  R0_OUT[1]   ; Clk        ; 5.110 ; 5.110 ; Rise       ; Clk             ;
;  R0_OUT[2]   ; Clk        ; 5.400 ; 5.398 ; Rise       ; Clk             ;
;  R0_OUT[3]   ; Clk        ; 5.224 ; 5.186 ; Rise       ; Clk             ;
; R1_OUT[*]    ; Clk        ; 5.654 ; 5.627 ; Rise       ; Clk             ;
;  R1_OUT[0]   ; Clk        ; 5.539 ; 5.515 ; Rise       ; Clk             ;
;  R1_OUT[1]   ; Clk        ; 5.156 ; 5.153 ; Rise       ; Clk             ;
;  R1_OUT[2]   ; Clk        ; 5.415 ; 5.414 ; Rise       ; Clk             ;
;  R1_OUT[3]   ; Clk        ; 5.654 ; 5.627 ; Rise       ; Clk             ;
; R2_OUT[*]    ; Clk        ; 5.494 ; 5.435 ; Rise       ; Clk             ;
;  R2_OUT[0]   ; Clk        ; 5.433 ; 5.435 ; Rise       ; Clk             ;
;  R2_OUT[1]   ; Clk        ; 5.494 ; 5.428 ; Rise       ; Clk             ;
;  R2_OUT[2]   ; Clk        ; 5.400 ; 5.390 ; Rise       ; Clk             ;
;  R2_OUT[3]   ; Clk        ; 5.163 ; 5.155 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ADR_OUT[*]   ; Clk        ; 5.296 ; 5.241 ; Rise       ; Clk             ;
;  ADR_OUT[0]  ; Clk        ; 5.296 ; 5.241 ; Rise       ; Clk             ;
;  ADR_OUT[1]  ; Clk        ; 5.691 ; 5.599 ; Rise       ; Clk             ;
;  ADR_OUT[2]  ; Clk        ; 5.688 ; 5.596 ; Rise       ; Clk             ;
;  ADR_OUT[3]  ; Clk        ; 5.664 ; 5.575 ; Rise       ; Clk             ;
; Data[*]      ; Clk        ; 6.229 ; 6.141 ; Rise       ; Clk             ;
;  Data[0]     ; Clk        ; 6.586 ; 6.498 ; Rise       ; Clk             ;
;  Data[1]     ; Clk        ; 6.229 ; 6.141 ; Rise       ; Clk             ;
;  Data[2]     ; Clk        ; 6.583 ; 6.500 ; Rise       ; Clk             ;
;  Data[3]     ; Clk        ; 7.402 ; 7.260 ; Rise       ; Clk             ;
; INPT_REG[*]  ; Clk        ; 5.309 ; 5.256 ; Rise       ; Clk             ;
;  INPT_REG[0] ; Clk        ; 5.322 ; 5.333 ; Rise       ; Clk             ;
;  INPT_REG[1] ; Clk        ; 5.309 ; 5.304 ; Rise       ; Clk             ;
;  INPT_REG[2] ; Clk        ; 6.241 ; 6.349 ; Rise       ; Clk             ;
;  INPT_REG[3] ; Clk        ; 5.314 ; 5.256 ; Rise       ; Clk             ;
; MEM_Data[*]  ; Clk        ; 6.281 ; 6.161 ; Rise       ; Clk             ;
;  MEM_Data[0] ; Clk        ; 6.281 ; 6.161 ; Rise       ; Clk             ;
;  MEM_Data[1] ; Clk        ; 6.343 ; 6.232 ; Rise       ; Clk             ;
;  MEM_Data[2] ; Clk        ; 6.373 ; 6.260 ; Rise       ; Clk             ;
;  MEM_Data[3] ; Clk        ; 7.143 ; 7.183 ; Rise       ; Clk             ;
; OUT_REG[*]   ; Clk        ; 5.091 ; 5.049 ; Rise       ; Clk             ;
;  OUT_REG[0]  ; Clk        ; 5.091 ; 5.049 ; Rise       ; Clk             ;
;  OUT_REG[1]  ; Clk        ; 5.554 ; 5.537 ; Rise       ; Clk             ;
;  OUT_REG[2]  ; Clk        ; 5.552 ; 5.513 ; Rise       ; Clk             ;
;  OUT_REG[3]  ; Clk        ; 5.095 ; 5.052 ; Rise       ; Clk             ;
; OVFLW        ; Clk        ; 6.901 ; 6.778 ; Rise       ; Clk             ;
; R0_OUT[*]    ; Clk        ; 5.018 ; 5.018 ; Rise       ; Clk             ;
;  R0_OUT[0]   ; Clk        ; 5.304 ; 5.248 ; Rise       ; Clk             ;
;  R0_OUT[1]   ; Clk        ; 5.018 ; 5.018 ; Rise       ; Clk             ;
;  R0_OUT[2]   ; Clk        ; 5.296 ; 5.295 ; Rise       ; Clk             ;
;  R0_OUT[3]   ; Clk        ; 5.121 ; 5.083 ; Rise       ; Clk             ;
; R1_OUT[*]    ; Clk        ; 5.061 ; 5.057 ; Rise       ; Clk             ;
;  R1_OUT[0]   ; Clk        ; 5.430 ; 5.406 ; Rise       ; Clk             ;
;  R1_OUT[1]   ; Clk        ; 5.061 ; 5.057 ; Rise       ; Clk             ;
;  R1_OUT[2]   ; Clk        ; 5.311 ; 5.310 ; Rise       ; Clk             ;
;  R1_OUT[3]   ; Clk        ; 5.537 ; 5.510 ; Rise       ; Clk             ;
; R2_OUT[*]    ; Clk        ; 5.070 ; 5.061 ; Rise       ; Clk             ;
;  R2_OUT[0]   ; Clk        ; 5.330 ; 5.331 ; Rise       ; Clk             ;
;  R2_OUT[1]   ; Clk        ; 5.383 ; 5.318 ; Rise       ; Clk             ;
;  R2_OUT[2]   ; Clk        ; 5.297 ; 5.287 ; Rise       ; Clk             ;
;  R2_OUT[3]   ; Clk        ; 5.070 ; 5.061 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+-------------+--------+-------+--------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR     ; FF     ;
+------------+-------------+--------+-------+--------+--------+
; OP_CODE[0] ; Data[0]     ; 8.198  ; 8.242 ; 8.682  ; 8.410  ;
; OP_CODE[0] ; Data[1]     ; 8.395  ; 8.342 ; 8.776  ; 8.701  ;
; OP_CODE[0] ; Data[2]     ; 8.758  ; 8.761 ; 9.138  ; 9.119  ;
; OP_CODE[0] ; Data[3]     ; 9.128  ; 8.826 ; 9.314  ; 9.255  ;
; OP_CODE[0] ; OVFLW       ; 7.431  ; 7.494 ; 7.921  ; 7.773  ;
; OP_CODE[1] ; Data[0]     ; 8.115  ; 8.174 ; 8.574  ; 8.313  ;
; OP_CODE[1] ; Data[1]     ; 7.464  ; 7.370 ; 7.826  ; 7.727  ;
; OP_CODE[1] ; Data[2]     ; 8.031  ; 7.936 ; 8.345  ; 8.338  ;
; OP_CODE[1] ; Data[3]     ; 7.682  ; 7.580 ; 8.026  ; 7.939  ;
; OP_CODE[1] ; OVFLW       ; 7.354  ; 6.792 ; 7.162  ; 7.554  ;
; OP_CODE[2] ; Data[0]     ; 7.778  ; 7.954 ; 8.414  ; 8.036  ;
; OP_CODE[2] ; Data[1]     ; 6.916  ; 8.607 ; 9.024  ; 7.116  ;
; OP_CODE[2] ; Data[2]     ; 7.172  ; 8.464 ; 8.818  ; 7.397  ;
; OP_CODE[2] ; Data[3]     ; 8.582  ; 8.799 ; 9.307  ; 8.745  ;
; OP_CODE[2] ; OVFLW       ;        ; 6.201 ; 6.618  ;        ;
; OP_CODE[3] ; Data[0]     ; 8.141  ; 7.008 ; 7.467  ; 8.317  ;
; OP_CODE[3] ; Data[1]     ; 8.751  ; 6.700 ; 7.126  ; 9.017  ;
; OP_CODE[3] ; Data[2]     ; 8.545  ; 7.142 ; 7.514  ; 8.874  ;
; OP_CODE[3] ; Data[3]     ; 8.269  ; 7.379 ; 7.797  ; 8.543  ;
; Q          ; Data[0]     ; 7.937  ; 7.818 ; 8.246  ; 8.158  ;
; Q          ; Data[1]     ; 8.142  ; 8.045 ; 8.433  ; 8.367  ;
; Q          ; Data[2]     ; 8.504  ; 8.463 ; 8.795  ; 8.785  ;
; Q          ; Data[3]     ; 8.377  ; 8.336 ; 8.738  ; 8.675  ;
; Rd[0]      ; Data[0]     ; 8.671  ; 8.577 ; 9.011  ; 8.917  ;
; Rd[0]      ; Data[1]     ; 8.668  ; 8.583 ; 9.010  ; 8.953  ;
; Rd[0]      ; Data[2]     ; 8.694  ; 8.638 ; 9.072  ; 9.011  ;
; Rd[0]      ; Data[3]     ; 8.906  ; 8.825 ; 9.229  ; 9.148  ;
; Rd[1]      ; Data[0]     ; 8.899  ; 8.805 ; 9.236  ; 9.142  ;
; Rd[1]      ; Data[1]     ; 8.747  ; 8.704 ; 9.152  ; 9.063  ;
; Rd[1]      ; Data[2]     ; 8.918  ; 8.865 ; 9.268  ; 9.207  ;
; Rd[1]      ; Data[3]     ; 9.002  ; 8.921 ; 9.334  ; 9.253  ;
; S1S2[0]    ; Data[0]     ; 9.107  ; 8.995 ; 9.488  ; 9.376  ;
; S1S2[0]    ; Data[1]     ; 9.184  ; 9.093 ; 9.565  ; 9.474  ;
; S1S2[0]    ; Data[2]     ; 9.470  ; 9.418 ; 9.806  ; 9.754  ;
; S1S2[0]    ; Data[3]     ; 9.826  ; 9.649 ; 10.187 ; 10.010 ;
; S1S2[0]    ; OVFLW       ; 8.939  ; 8.928 ; 9.300  ; 9.315  ;
; S1S2[1]    ; Data[0]     ; 9.120  ; 9.008 ; 9.485  ; 9.373  ;
; S1S2[1]    ; Data[1]     ; 9.197  ; 9.106 ; 9.562  ; 9.471  ;
; S1S2[1]    ; Data[2]     ; 9.701  ; 9.649 ; 10.065 ; 10.013 ;
; S1S2[1]    ; Data[3]     ; 9.939  ; 9.802 ; 10.303 ; 10.166 ;
; S1S2[1]    ; OVFLW       ; 9.013  ; 9.095 ; 9.374  ; 9.459  ;
; S1S2[2]    ; Data[0]     ; 9.568  ; 9.210 ; 9.614  ; 9.829  ;
; S1S2[2]    ; Data[1]     ; 9.191  ; 9.092 ; 9.534  ; 9.443  ;
; S1S2[2]    ; Data[2]     ; 9.660  ; 9.648 ; 10.201 ; 10.149 ;
; S1S2[2]    ; Data[3]     ; 10.094 ; 9.917 ; 10.439 ; 10.302 ;
; S1S2[2]    ; OVFLW       ; 9.207  ; 9.152 ; 9.467  ; 9.595  ;
; S1S2[3]    ; Data[0]     ; 9.630  ; 9.504 ; 9.940  ; 9.906  ;
; S1S2[3]    ; Data[1]     ; 9.253  ; 9.154 ; 9.611  ; 9.520  ;
; S1S2[3]    ; Data[2]     ; 9.876  ; 9.824 ; 10.278 ; 10.226 ;
; S1S2[3]    ; Data[3]     ; 10.156 ; 9.979 ; 10.516 ; 10.379 ;
; S1S2[3]    ; OVFLW       ; 9.382  ; 9.375 ; 9.652  ; 9.737  ;
+------------+-------------+--------+-------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OP_CODE[0] ; Data[0]     ; 7.500 ; 7.434 ; 7.855 ; 7.739 ;
; OP_CODE[0] ; Data[1]     ; 6.875 ; 6.764 ; 7.168 ; 7.105 ;
; OP_CODE[0] ; Data[2]     ; 7.288 ; 7.222 ; 7.576 ; 7.558 ;
; OP_CODE[0] ; Data[3]     ; 8.008 ; 7.739 ; 8.107 ; 8.277 ;
; OP_CODE[0] ; OVFLW       ; 7.232 ; 7.189 ; 7.617 ; 7.534 ;
; OP_CODE[1] ; Data[0]     ; 7.174 ; 7.118 ; 7.568 ; 7.397 ;
; OP_CODE[1] ; Data[1]     ; 6.822 ; 6.749 ; 7.183 ; 7.091 ;
; OP_CODE[1] ; Data[2]     ; 6.915 ; 6.830 ; 7.259 ; 7.202 ;
; OP_CODE[1] ; Data[3]     ; 6.836 ; 7.148 ; 7.557 ; 7.040 ;
; OP_CODE[1] ; OVFLW       ; 6.666 ; 6.586 ; 6.978 ; 6.927 ;
; OP_CODE[2] ; Data[0]     ; 7.535 ; 7.612 ; 8.094 ; 7.755 ;
; OP_CODE[2] ; Data[1]     ; 6.751 ; 6.910 ; 7.276 ; 6.947 ;
; OP_CODE[2] ; Data[2]     ; 6.997 ; 7.332 ; 7.649 ; 7.215 ;
; OP_CODE[2] ; Data[3]     ; 7.644 ; 7.363 ; 7.767 ; 7.918 ;
; OP_CODE[2] ; OVFLW       ;       ; 6.063 ; 6.471 ;       ;
; OP_CODE[3] ; Data[0]     ; 7.879 ; 6.813 ; 7.251 ; 8.064 ;
; OP_CODE[3] ; Data[1]     ; 8.479 ; 6.335 ; 6.746 ; 8.710 ;
; OP_CODE[3] ; Data[2]     ; 8.277 ; 6.586 ; 7.000 ; 8.569 ;
; OP_CODE[3] ; Data[3]     ; 8.013 ; 6.781 ; 7.229 ; 8.255 ;
; Q          ; Data[0]     ; 7.452 ; 7.350 ; 7.766 ; 7.621 ;
; Q          ; Data[1]     ; 7.846 ; 7.569 ; 7.941 ; 8.084 ;
; Q          ; Data[2]     ; 8.020 ; 8.001 ; 8.298 ; 8.325 ;
; Q          ; Data[3]     ; 7.887 ; 7.487 ; 7.910 ; 8.134 ;
; Rd[0]      ; Data[0]     ; 8.402 ; 8.305 ; 8.762 ; 8.665 ;
; Rd[0]      ; Data[1]     ; 8.072 ; 8.027 ; 8.384 ; 8.290 ;
; Rd[0]      ; Data[2]     ; 8.447 ; 8.393 ; 8.788 ; 8.736 ;
; Rd[0]      ; Data[3]     ; 8.175 ; 8.097 ; 8.484 ; 8.434 ;
; Rd[1]      ; Data[0]     ; 8.039 ; 7.940 ; 8.361 ; 8.297 ;
; Rd[1]      ; Data[1]     ; 8.418 ; 8.377 ; 8.789 ; 8.688 ;
; Rd[1]      ; Data[2]     ; 8.384 ; 8.324 ; 8.714 ; 8.689 ;
; Rd[1]      ; Data[3]     ; 8.715 ; 8.633 ; 9.068 ; 8.986 ;
; S1S2[0]    ; Data[0]     ; 7.648 ; 8.411 ; 8.907 ; 7.865 ;
; S1S2[0]    ; Data[1]     ; 7.172 ; 7.109 ; 7.499 ; 7.437 ;
; S1S2[0]    ; Data[2]     ; 7.655 ; 7.566 ; 8.009 ; 7.920 ;
; S1S2[0]    ; Data[3]     ; 8.326 ; 8.224 ; 8.640 ; 8.573 ;
; S1S2[0]    ; OVFLW       ; 7.972 ; 7.886 ; 8.305 ; 8.213 ;
; S1S2[1]    ; Data[0]     ; 8.531 ; 8.390 ; 8.824 ; 8.718 ;
; S1S2[1]    ; Data[1]     ; 7.671 ; 7.783 ; 8.194 ; 7.918 ;
; S1S2[1]    ; Data[2]     ; 7.286 ; 7.197 ; 7.607 ; 7.524 ;
; S1S2[1]    ; Data[3]     ; 8.494 ; 8.400 ; 8.855 ; 8.755 ;
; S1S2[1]    ; OVFLW       ; 8.091 ; 7.999 ; 8.408 ; 8.351 ;
; S1S2[2]    ; Data[0]     ; 8.173 ; 8.045 ; 8.493 ; 8.362 ;
; S1S2[2]    ; Data[1]     ; 7.369 ; 7.275 ; 7.637 ; 7.549 ;
; S1S2[2]    ; Data[2]     ; 7.664 ; 7.577 ; 7.962 ; 7.889 ;
; S1S2[2]    ; Data[3]     ; 8.156 ; 8.061 ; 8.460 ; 8.451 ;
; S1S2[2]    ; OVFLW       ; 8.064 ; 7.677 ; 8.092 ; 8.345 ;
; S1S2[3]    ; Data[0]     ; 8.435 ; 8.044 ; 8.501 ; 8.692 ;
; S1S2[3]    ; Data[1]     ; 7.625 ; 7.531 ; 7.885 ; 7.797 ;
; S1S2[3]    ; Data[2]     ; 7.916 ; 7.829 ; 8.257 ; 8.170 ;
; S1S2[3]    ; Data[3]     ; 7.818 ; 8.328 ; 8.694 ; 8.083 ;
; S1S2[3]    ; OVFLW       ; 8.079 ; 7.849 ; 8.248 ; 8.352 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -2.011 ; -38.603           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.323 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -37.390                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.011 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.158      ; 3.178      ;
; -1.952 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.904      ;
; -1.947 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.158      ; 3.114      ;
; -1.939 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]           ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; -0.023     ; 2.925      ;
; -1.888 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.840      ;
; -1.886 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.157      ; 3.052      ;
; -1.878 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.158      ; 3.045      ;
; -1.872 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.148      ; 3.029      ;
; -1.857 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]           ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; -0.023     ; 2.843      ;
; -1.851 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.813      ;
; -1.849 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.811      ;
; -1.843 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.158      ; 3.010      ;
; -1.836 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.788      ;
; -1.834 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.786      ;
; -1.820 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.158      ; 2.987      ;
; -1.813 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.755      ;
; -1.802 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.764      ;
; -1.798 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]           ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.216     ; 2.569      ;
; -1.787 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.749      ;
; -1.786 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.148      ; 2.943      ;
; -1.785 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.747      ;
; -1.772 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.724      ;
; -1.770 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.722      ;
; -1.765 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3] ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.148      ; 2.922      ;
; -1.761 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.713      ;
; -1.761 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.157      ; 2.927      ;
; -1.761 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.158      ; 2.928      ;
; -1.748 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.026     ; 2.709      ;
; -1.748 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.700      ;
; -1.744 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.696      ;
; -1.743 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.157      ; 2.909      ;
; -1.740 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.026     ; 2.701      ;
; -1.738 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.700      ;
; -1.738 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.026     ; 2.699      ;
; -1.737 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]           ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.216     ; 2.508      ;
; -1.736 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]           ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.216     ; 2.507      ;
; -1.734 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]        ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.148      ; 2.891      ;
; -1.732 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.694      ;
; -1.730 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.692      ;
; -1.712 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.664      ;
; -1.710 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.662      ;
; -1.702 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.654      ;
; -1.697 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.639      ;
; -1.695 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.637      ;
; -1.691 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.026     ; 2.652      ;
; -1.689 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.640      ;
; -1.684 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.026     ; 2.645      ;
; -1.684 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.635      ;
; -1.683 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.645      ;
; -1.682 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]           ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.216     ; 2.453      ;
; -1.680 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]           ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.216     ; 2.451      ;
; -1.680 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.632      ;
; -1.665 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.607      ;
; -1.664 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.606      ;
; -1.663 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.615      ;
; -1.660 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.622      ;
; -1.658 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.620      ;
; -1.655 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]   ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.148      ; 2.812      ;
; -1.647 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.609      ;
; -1.647 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clk          ; Clk         ; 1.000        ; 0.157      ; 2.813      ;
; -1.646 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]           ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                      ; Clk          ; Clk         ; 1.000        ; -0.216     ; 2.417      ;
; -1.645 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]               ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.597      ;
; -1.645 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.607      ;
; -1.645 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.597      ;
; -1.644 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]           ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 1.000        ; -0.216     ; 2.415      ;
; -1.643 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.595      ;
; -1.641 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                          ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.593      ;
; -1.640 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.592      ;
; -1.640 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]               ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.592      ;
; -1.638 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.590      ;
; -1.637 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.027     ; 2.597      ;
; -1.632 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.584      ;
; -1.630 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.582      ;
; -1.629 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.026     ; 2.590      ;
; -1.619 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3] ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.571      ;
; -1.617 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.569      ;
; -1.613 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.555      ;
; -1.611 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]   ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.573      ;
; -1.609 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                      ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.560      ;
; -1.606 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.026     ; 2.567      ;
; -1.605 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.547      ;
; -1.604 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.555      ;
; -1.604 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.026     ; 2.565      ;
; -1.601 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.563      ;
; -1.599 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.561      ;
; -1.598 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.560      ;
; -1.596 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2] ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.548      ;
; -1.591 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]               ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.543      ;
; -1.590 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]           ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 1.000        ; -0.216     ; 2.361      ;
; -1.588 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]        ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.540      ;
; -1.586 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.538      ;
; -1.586 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.538      ;
; -1.584 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0] ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                      ; Clk          ; Clk         ; 1.000        ; -0.035     ; 2.536      ;
; -1.583 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 1.000        ; -0.026     ; 2.544      ;
; -1.582 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]        ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.524      ;
; -1.581 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]               ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.523      ;
; -1.581 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                          ; Clk          ; Clk         ; 1.000        ; -0.026     ; 2.542      ;
; -1.577 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[0]           ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]               ; Clk          ; Clk         ; 1.000        ; -0.216     ; 2.348      ;
; -1.574 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]   ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                      ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.516      ;
; -1.573 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]        ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                          ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.524      ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.323 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]              ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.225      ; 0.652      ;
; 0.331 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]              ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.225      ; 0.660      ;
; 0.339 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]              ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.225      ; 0.668      ;
; 0.372 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]              ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.225      ; 0.701      ;
; 0.655 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.679 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.995      ;
; 0.687 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.807      ;
; 0.733 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.049      ;
; 0.743 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.872      ;
; 0.751 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.870      ;
; 0.764 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.893      ;
; 0.822 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.951      ;
; 0.828 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.947      ;
; 0.857 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.173      ;
; 0.884 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.003      ;
; 0.897 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.026      ;
; 0.913 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.229      ;
; 0.933 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.249      ;
; 0.950 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.079      ;
; 0.954 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.073      ;
; 0.955 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.084      ;
; 0.957 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.076      ;
; 0.981 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]          ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.110      ;
; 0.985 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.226      ; 1.315      ;
; 1.002 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.121      ;
; 1.002 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.318      ;
; 1.003 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                       ; Clk          ; Clk         ; 0.000        ; 0.026      ; 1.113      ;
; 1.004 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                           ; Clk          ; Clk         ; 0.000        ; 0.026      ; 1.114      ;
; 1.005 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                     ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.124      ;
; 1.011 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.327      ;
; 1.012 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.131      ;
; 1.014 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.330      ;
; 1.018 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.147      ;
; 1.019 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                     ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.148      ;
; 1.019 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.148      ;
; 1.027 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.343      ;
; 1.035 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[3]                          ; Clk          ; Clk         ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]                          ; Clk          ; Clk         ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]                          ; Clk          ; Clk         ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[0]                          ; Clk          ; Clk         ; 0.000        ; 0.026      ; 1.151      ;
; 1.038 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.157      ;
; 1.038 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.157      ;
; 1.041 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.161      ;
; 1.074 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                ; Clk          ; Clk         ; 0.000        ; 0.025      ; 1.183      ;
; 1.085 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.205      ;
; 1.086 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.206      ;
; 1.101 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.417      ;
; 1.103 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]          ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.222      ;
; 1.126 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.245      ;
; 1.143 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.236      ; 1.483      ;
; 1.149 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.236      ; 1.489      ;
; 1.172 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.301      ;
; 1.186 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.305      ;
; 1.188 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.307      ;
; 1.191 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.310      ;
; 1.208 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.327      ;
; 1.209 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.329      ;
; 1.210 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.330      ;
; 1.211 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.330      ;
; 1.225 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.354      ;
; 1.230 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.546      ;
; 1.231 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.350      ;
; 1.231 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.547      ;
; 1.253 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.382      ;
; 1.255 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.374      ;
; 1.259 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.388      ;
; 1.261 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.577      ;
; 1.272 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.391      ;
; 1.272 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.391      ;
; 1.273 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.236      ; 1.613      ;
; 1.273 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.402      ;
; 1.277 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.396      ;
; 1.280 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.399      ;
; 1.280 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.399      ;
; 1.281 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.597      ;
; 1.283 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.402      ;
; 1.292 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.608      ;
; 1.292 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.411      ;
; 1.292 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.411      ;
; 1.296 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.415      ;
; 1.297 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]          ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.426      ;
; 1.310 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.429      ;
; 1.315 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.434      ;
; 1.322 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.451      ;
; 1.344 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.464      ;
; 1.349 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.468      ;
; 1.354 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                     ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.483      ;
; 1.355 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.484      ;
; 1.356 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]            ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.485      ;
; 1.358 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.487      ;
; 1.361 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.480      ;
; 1.361 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.480      ;
; 1.363 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.483      ;
; 1.364 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]          ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.484      ;
; 1.366 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.682      ;
; 1.366 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.486      ;
; 1.367 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.487      ;
; 1.376 ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]            ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.495      ;
; 1.377 ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                     ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.236      ; 1.717      ;
; 1.378 ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.498      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_re_reg       ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[0]                          ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[1]                          ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[2]                          ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|q_a[3]                          ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; datamem:inst42|altsyncram:altsyncram_component|altsyncram_vbk1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                 ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                 ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                       ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; adrreg:inst44|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                 ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; outputreg:inst40|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; generalreg:inst26|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst40|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst40|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|o                                                                                                   ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst38|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst40|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst40|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst44|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst44|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst44|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst44|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; R2|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                                ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst26|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst39|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst39|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                                            ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst42|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; R2|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; R2|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; R2|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst26|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst26|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst26|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst38|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst38|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst38|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst39|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                                            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst39|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                                            ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                                                                                     ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|i                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|i                                                                                                   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; GPR:inst38|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; inputreg:inst39|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                  ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                           ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; GPR:R2|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; OP_CODE[*]  ; Clk        ; 3.395 ; 4.129 ; Rise       ; Clk             ;
;  OP_CODE[0] ; Clk        ; 3.395 ; 4.129 ; Rise       ; Clk             ;
;  OP_CODE[1] ; Clk        ; 3.369 ; 3.827 ; Rise       ; Clk             ;
;  OP_CODE[2] ; Clk        ; 3.090 ; 3.794 ; Rise       ; Clk             ;
;  OP_CODE[3] ; Clk        ; 2.902 ; 3.720 ; Rise       ; Clk             ;
; Q           ; Clk        ; 2.682 ; 3.286 ; Rise       ; Clk             ;
; Rd[*]       ; Clk        ; 3.115 ; 3.675 ; Rise       ; Clk             ;
;  Rd[0]      ; Clk        ; 3.019 ; 3.612 ; Rise       ; Clk             ;
;  Rd[1]      ; Clk        ; 3.115 ; 3.675 ; Rise       ; Clk             ;
; S1S2[*]     ; Clk        ; 3.544 ; 4.205 ; Rise       ; Clk             ;
;  S1S2[0]    ; Clk        ; 3.326 ; 3.906 ; Rise       ; Clk             ;
;  S1S2[1]    ; Clk        ; 3.457 ; 4.059 ; Rise       ; Clk             ;
;  S1S2[2]    ; Clk        ; 3.405 ; 4.133 ; Rise       ; Clk             ;
;  S1S2[3]    ; Clk        ; 3.544 ; 4.205 ; Rise       ; Clk             ;
; T2          ; Clk        ; 3.191 ; 3.577 ; Rise       ; Clk             ;
; T3          ; Clk        ; 2.829 ; 3.632 ; Rise       ; Clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; OP_CODE[*]  ; Clk        ; -0.747 ; -1.325 ; Rise       ; Clk             ;
;  OP_CODE[0] ; Clk        ; -0.963 ; -1.548 ; Rise       ; Clk             ;
;  OP_CODE[1] ; Clk        ; -0.747 ; -1.325 ; Rise       ; Clk             ;
;  OP_CODE[2] ; Clk        ; -1.033 ; -1.654 ; Rise       ; Clk             ;
;  OP_CODE[3] ; Clk        ; -0.806 ; -1.390 ; Rise       ; Clk             ;
; Q           ; Clk        ; -0.975 ; -1.530 ; Rise       ; Clk             ;
; Rd[*]       ; Clk        ; -1.063 ; -1.634 ; Rise       ; Clk             ;
;  Rd[0]      ; Clk        ; -1.063 ; -1.634 ; Rise       ; Clk             ;
;  Rd[1]      ; Clk        ; -1.128 ; -1.695 ; Rise       ; Clk             ;
; S1S2[*]     ; Clk        ; -0.589 ; -1.156 ; Rise       ; Clk             ;
;  S1S2[0]    ; Clk        ; -0.769 ; -1.352 ; Rise       ; Clk             ;
;  S1S2[1]    ; Clk        ; -0.741 ; -1.316 ; Rise       ; Clk             ;
;  S1S2[2]    ; Clk        ; -0.768 ; -1.368 ; Rise       ; Clk             ;
;  S1S2[3]    ; Clk        ; -0.589 ; -1.156 ; Rise       ; Clk             ;
; T2          ; Clk        ; -1.127 ; -1.700 ; Rise       ; Clk             ;
; T3          ; Clk        ; -1.197 ; -1.816 ; Rise       ; Clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ADR_OUT[*]   ; Clk        ; 3.604 ; 3.694 ; Rise       ; Clk             ;
;  ADR_OUT[0]  ; Clk        ; 3.374 ; 3.442 ; Rise       ; Clk             ;
;  ADR_OUT[1]  ; Clk        ; 3.601 ; 3.689 ; Rise       ; Clk             ;
;  ADR_OUT[2]  ; Clk        ; 3.604 ; 3.694 ; Rise       ; Clk             ;
;  ADR_OUT[3]  ; Clk        ; 3.588 ; 3.674 ; Rise       ; Clk             ;
; Data[*]      ; Clk        ; 5.744 ; 5.888 ; Rise       ; Clk             ;
;  Data[0]     ; Clk        ; 5.311 ; 5.534 ; Rise       ; Clk             ;
;  Data[1]     ; Clk        ; 5.312 ; 5.435 ; Rise       ; Clk             ;
;  Data[2]     ; Clk        ; 5.579 ; 5.727 ; Rise       ; Clk             ;
;  Data[3]     ; Clk        ; 5.744 ; 5.888 ; Rise       ; Clk             ;
; INPT_REG[*]  ; Clk        ; 4.069 ; 4.237 ; Rise       ; Clk             ;
;  INPT_REG[0] ; Clk        ; 3.470 ; 3.510 ; Rise       ; Clk             ;
;  INPT_REG[1] ; Clk        ; 3.444 ; 3.493 ; Rise       ; Clk             ;
;  INPT_REG[2] ; Clk        ; 4.069 ; 4.237 ; Rise       ; Clk             ;
;  INPT_REG[3] ; Clk        ; 3.371 ; 3.433 ; Rise       ; Clk             ;
; MEM_Data[*]  ; Clk        ; 4.679 ; 4.854 ; Rise       ; Clk             ;
;  MEM_Data[0] ; Clk        ; 4.016 ; 4.110 ; Rise       ; Clk             ;
;  MEM_Data[1] ; Clk        ; 4.075 ; 4.176 ; Rise       ; Clk             ;
;  MEM_Data[2] ; Clk        ; 4.087 ; 4.182 ; Rise       ; Clk             ;
;  MEM_Data[3] ; Clk        ; 4.679 ; 4.854 ; Rise       ; Clk             ;
; OUT_REG[*]   ; Clk        ; 3.553 ; 3.634 ; Rise       ; Clk             ;
;  OUT_REG[0]  ; Clk        ; 3.250 ; 3.301 ; Rise       ; Clk             ;
;  OUT_REG[1]  ; Clk        ; 3.553 ; 3.634 ; Rise       ; Clk             ;
;  OUT_REG[2]  ; Clk        ; 3.522 ; 3.602 ; Rise       ; Clk             ;
;  OUT_REG[3]  ; Clk        ; 3.249 ; 3.300 ; Rise       ; Clk             ;
; OVFLW        ; Clk        ; 5.204 ; 5.458 ; Rise       ; Clk             ;
; R0_OUT[*]    ; Clk        ; 3.436 ; 3.478 ; Rise       ; Clk             ;
;  R0_OUT[0]   ; Clk        ; 3.386 ; 3.437 ; Rise       ; Clk             ;
;  R0_OUT[1]   ; Clk        ; 3.244 ; 3.268 ; Rise       ; Clk             ;
;  R0_OUT[2]   ; Clk        ; 3.436 ; 3.478 ; Rise       ; Clk             ;
;  R0_OUT[3]   ; Clk        ; 3.258 ; 3.320 ; Rise       ; Clk             ;
; R1_OUT[*]    ; Clk        ; 3.537 ; 3.643 ; Rise       ; Clk             ;
;  R1_OUT[0]   ; Clk        ; 3.505 ; 3.548 ; Rise       ; Clk             ;
;  R1_OUT[1]   ; Clk        ; 3.275 ; 3.299 ; Rise       ; Clk             ;
;  R1_OUT[2]   ; Clk        ; 3.438 ; 3.481 ; Rise       ; Clk             ;
;  R1_OUT[3]   ; Clk        ; 3.537 ; 3.643 ; Rise       ; Clk             ;
; R2_OUT[*]    ; Clk        ; 3.462 ; 3.507 ; Rise       ; Clk             ;
;  R2_OUT[0]   ; Clk        ; 3.462 ; 3.507 ; Rise       ; Clk             ;
;  R2_OUT[1]   ; Clk        ; 3.394 ; 3.480 ; Rise       ; Clk             ;
;  R2_OUT[2]   ; Clk        ; 3.442 ; 3.476 ; Rise       ; Clk             ;
;  R2_OUT[3]   ; Clk        ; 3.289 ; 3.310 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ADR_OUT[*]   ; Clk        ; 3.303 ; 3.368 ; Rise       ; Clk             ;
;  ADR_OUT[0]  ; Clk        ; 3.303 ; 3.368 ; Rise       ; Clk             ;
;  ADR_OUT[1]  ; Clk        ; 3.520 ; 3.604 ; Rise       ; Clk             ;
;  ADR_OUT[2]  ; Clk        ; 3.524 ; 3.610 ; Rise       ; Clk             ;
;  ADR_OUT[3]  ; Clk        ; 3.507 ; 3.590 ; Rise       ; Clk             ;
; Data[*]      ; Clk        ; 3.854 ; 3.915 ; Rise       ; Clk             ;
;  Data[0]     ; Clk        ; 4.042 ; 4.175 ; Rise       ; Clk             ;
;  Data[1]     ; Clk        ; 3.854 ; 3.915 ; Rise       ; Clk             ;
;  Data[2]     ; Clk        ; 4.037 ; 4.136 ; Rise       ; Clk             ;
;  Data[3]     ; Clk        ; 4.530 ; 4.631 ; Rise       ; Clk             ;
; INPT_REG[*]  ; Clk        ; 3.300 ; 3.359 ; Rise       ; Clk             ;
;  INPT_REG[0] ; Clk        ; 3.403 ; 3.441 ; Rise       ; Clk             ;
;  INPT_REG[1] ; Clk        ; 3.377 ; 3.423 ; Rise       ; Clk             ;
;  INPT_REG[2] ; Clk        ; 4.008 ; 4.174 ; Rise       ; Clk             ;
;  INPT_REG[3] ; Clk        ; 3.300 ; 3.359 ; Rise       ; Clk             ;
; MEM_Data[*]  ; Clk        ; 3.921 ; 4.011 ; Rise       ; Clk             ;
;  MEM_Data[0] ; Clk        ; 3.921 ; 4.011 ; Rise       ; Clk             ;
;  MEM_Data[1] ; Clk        ; 3.978 ; 4.074 ; Rise       ; Clk             ;
;  MEM_Data[2] ; Clk        ; 3.989 ; 4.080 ; Rise       ; Clk             ;
;  MEM_Data[3] ; Clk        ; 4.593 ; 4.765 ; Rise       ; Clk             ;
; OUT_REG[*]   ; Clk        ; 3.182 ; 3.231 ; Rise       ; Clk             ;
;  OUT_REG[0]  ; Clk        ; 3.183 ; 3.231 ; Rise       ; Clk             ;
;  OUT_REG[1]  ; Clk        ; 3.478 ; 3.556 ; Rise       ; Clk             ;
;  OUT_REG[2]  ; Clk        ; 3.447 ; 3.525 ; Rise       ; Clk             ;
;  OUT_REG[3]  ; Clk        ; 3.182 ; 3.231 ; Rise       ; Clk             ;
; OVFLW        ; Clk        ; 4.239 ; 4.350 ; Rise       ; Clk             ;
; R0_OUT[*]    ; Clk        ; 3.184 ; 3.206 ; Rise       ; Clk             ;
;  R0_OUT[0]   ; Clk        ; 3.314 ; 3.363 ; Rise       ; Clk             ;
;  R0_OUT[1]   ; Clk        ; 3.184 ; 3.206 ; Rise       ; Clk             ;
;  R0_OUT[2]   ; Clk        ; 3.369 ; 3.409 ; Rise       ; Clk             ;
;  R0_OUT[3]   ; Clk        ; 3.191 ; 3.251 ; Rise       ; Clk             ;
; R1_OUT[*]    ; Clk        ; 3.214 ; 3.237 ; Rise       ; Clk             ;
;  R1_OUT[0]   ; Clk        ; 3.434 ; 3.475 ; Rise       ; Clk             ;
;  R1_OUT[1]   ; Clk        ; 3.214 ; 3.237 ; Rise       ; Clk             ;
;  R1_OUT[2]   ; Clk        ; 3.370 ; 3.411 ; Rise       ; Clk             ;
;  R1_OUT[3]   ; Clk        ; 3.461 ; 3.564 ; Rise       ; Clk             ;
; R2_OUT[*]    ; Clk        ; 3.229 ; 3.249 ; Rise       ; Clk             ;
;  R2_OUT[0]   ; Clk        ; 3.394 ; 3.437 ; Rise       ; Clk             ;
;  R2_OUT[1]   ; Clk        ; 3.324 ; 3.407 ; Rise       ; Clk             ;
;  R2_OUT[2]   ; Clk        ; 3.374 ; 3.407 ; Rise       ; Clk             ;
;  R2_OUT[3]   ; Clk        ; 3.229 ; 3.249 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OP_CODE[0] ; Data[0]     ; 5.057 ; 5.290 ; 5.764 ; 5.798 ;
; OP_CODE[0] ; Data[1]     ; 5.198 ; 5.320 ; 5.868 ; 5.974 ;
; OP_CODE[0] ; Data[2]     ; 5.390 ; 5.565 ; 6.059 ; 6.218 ;
; OP_CODE[0] ; Data[3]     ; 5.607 ; 5.699 ; 6.142 ; 6.404 ;
; OP_CODE[0] ; OVFLW       ; 4.662 ; 4.834 ; 5.368 ; 5.401 ;
; OP_CODE[1] ; Data[0]     ; 5.004 ; 5.258 ; 5.702 ; 5.722 ;
; OP_CODE[1] ; Data[1]     ; 4.687 ; 4.738 ; 5.289 ; 5.340 ;
; OP_CODE[1] ; Data[2]     ; 5.015 ; 5.091 ; 5.578 ; 5.694 ;
; OP_CODE[1] ; Data[3]     ; 4.783 ; 4.873 ; 5.380 ; 5.476 ;
; OP_CODE[1] ; OVFLW       ; 4.587 ; 4.376 ; 4.885 ; 5.266 ;
; OP_CODE[2] ; Data[0]     ; 4.827 ; 5.139 ; 5.577 ; 5.548 ;
; OP_CODE[2] ; Data[1]     ; 4.344 ; 5.592 ; 5.990 ; 4.975 ;
; OP_CODE[2] ; Data[2]     ; 4.464 ; 5.448 ; 5.822 ; 5.145 ;
; OP_CODE[2] ; Data[3]     ; 5.305 ; 5.745 ; 6.104 ; 6.035 ;
; OP_CODE[2] ; OVFLW       ;       ; 4.016 ; 4.568 ;       ;
; OP_CODE[3] ; Data[0]     ; 5.042 ; 4.549 ; 5.063 ; 5.752 ;
; OP_CODE[3] ; Data[1]     ; 5.455 ; 4.333 ; 4.874 ; 6.222 ;
; OP_CODE[3] ; Data[2]     ; 5.287 ; 4.599 ; 5.080 ; 6.078 ;
; OP_CODE[3] ; Data[3]     ; 5.140 ; 4.762 ; 5.271 ; 5.872 ;
; Q          ; Data[0]     ; 4.919 ; 5.038 ; 5.489 ; 5.627 ;
; Q          ; Data[1]     ; 5.058 ; 5.159 ; 5.643 ; 5.763 ;
; Q          ; Data[2]     ; 5.250 ; 5.404 ; 5.835 ; 6.008 ;
; Q          ; Data[3]     ; 5.209 ; 5.356 ; 5.814 ; 5.945 ;
; Rd[0]      ; Data[0]     ; 5.393 ; 5.520 ; 5.985 ; 6.112 ;
; Rd[0]      ; Data[1]     ; 5.401 ; 5.521 ; 5.994 ; 6.114 ;
; Rd[0]      ; Data[2]     ; 5.344 ; 5.530 ; 5.936 ; 6.122 ;
; Rd[0]      ; Data[3]     ; 5.507 ; 5.634 ; 6.088 ; 6.215 ;
; Rd[1]      ; Data[0]     ; 5.520 ; 5.647 ; 6.122 ; 6.249 ;
; Rd[1]      ; Data[1]     ; 5.497 ; 5.617 ; 6.057 ; 6.177 ;
; Rd[1]      ; Data[2]     ; 5.472 ; 5.658 ; 6.074 ; 6.260 ;
; Rd[1]      ; Data[3]     ; 5.582 ; 5.709 ; 6.165 ; 6.292 ;
; S1S2[0]    ; Data[0]     ; 5.643 ; 5.810 ; 6.257 ; 6.424 ;
; S1S2[0]    ; Data[1]     ; 5.724 ; 5.775 ; 6.338 ; 6.389 ;
; S1S2[0]    ; Data[2]     ; 5.900 ; 6.048 ; 6.480 ; 6.628 ;
; S1S2[0]    ; Data[3]     ; 6.065 ; 6.209 ; 6.673 ; 6.792 ;
; S1S2[0]    ; OVFLW       ; 5.552 ; 5.775 ; 6.169 ; 6.394 ;
; S1S2[1]    ; Data[0]     ; 5.659 ; 5.826 ; 6.262 ; 6.429 ;
; S1S2[1]    ; Data[1]     ; 5.740 ; 5.791 ; 6.343 ; 6.394 ;
; S1S2[1]    ; Data[2]     ; 6.031 ; 6.179 ; 6.633 ; 6.781 ;
; S1S2[1]    ; Data[3]     ; 6.196 ; 6.340 ; 6.798 ; 6.942 ;
; S1S2[1]    ; OVFLW       ; 5.613 ; 5.874 ; 6.215 ; 6.476 ;
; S1S2[2]    ; Data[0]     ; 5.890 ; 5.942 ; 6.302 ; 6.726 ;
; S1S2[2]    ; Data[1]     ; 5.698 ; 5.749 ; 6.332 ; 6.383 ;
; S1S2[2]    ; Data[2]     ; 5.923 ; 6.081 ; 6.707 ; 6.855 ;
; S1S2[2]    ; Data[3]     ; 6.183 ; 6.302 ; 6.872 ; 7.016 ;
; S1S2[2]    ; OVFLW       ; 5.679 ; 5.906 ; 6.213 ; 6.550 ;
; S1S2[3]    ; Data[0]     ; 5.927 ; 6.137 ; 6.526 ; 6.798 ;
; S1S2[3]    ; Data[1]     ; 5.743 ; 5.794 ; 6.404 ; 6.455 ;
; S1S2[3]    ; Data[2]     ; 6.118 ; 6.266 ; 6.779 ; 6.927 ;
; S1S2[3]    ; Data[3]     ; 6.283 ; 6.427 ; 6.944 ; 7.088 ;
; S1S2[3]    ; OVFLW       ; 5.767 ; 6.037 ; 6.350 ; 6.682 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OP_CODE[0] ; Data[0]     ; 4.657 ; 4.779 ; 5.274 ; 5.362 ;
; OP_CODE[0] ; Data[1]     ; 4.296 ; 4.334 ; 4.873 ; 4.942 ;
; OP_CODE[0] ; Data[2]     ; 4.516 ; 4.607 ; 5.093 ; 5.215 ;
; OP_CODE[0] ; Data[3]     ; 4.960 ; 4.944 ; 5.439 ; 5.684 ;
; OP_CODE[0] ; OVFLW       ; 4.533 ; 4.596 ; 5.191 ; 5.237 ;
; OP_CODE[1] ; Data[0]     ; 4.451 ; 4.580 ; 5.086 ; 5.143 ;
; OP_CODE[1] ; Data[1]     ; 4.287 ; 4.350 ; 4.874 ; 4.926 ;
; OP_CODE[1] ; Data[2]     ; 4.306 ; 4.400 ; 4.873 ; 4.987 ;
; OP_CODE[1] ; Data[3]     ; 4.279 ; 4.590 ; 5.093 ; 4.909 ;
; OP_CODE[1] ; OVFLW       ; 4.193 ; 4.235 ; 4.763 ; 4.825 ;
; OP_CODE[2] ; Data[0]     ; 4.671 ; 4.926 ; 5.369 ; 5.361 ;
; OP_CODE[2] ; Data[1]     ; 4.236 ; 4.411 ; 4.972 ; 4.858 ;
; OP_CODE[2] ; Data[2]     ; 4.351 ; 4.666 ; 5.168 ; 5.021 ;
; OP_CODE[2] ; Data[3]     ; 4.759 ; 4.736 ; 5.213 ; 5.445 ;
; OP_CODE[2] ; OVFLW       ;       ; 3.922 ; 4.468 ;       ;
; OP_CODE[3] ; Data[0]     ; 4.879 ; 4.413 ; 4.916 ; 5.585 ;
; OP_CODE[3] ; Data[1]     ; 5.282 ; 4.097 ; 4.651 ; 6.021 ;
; OP_CODE[3] ; Data[2]     ; 5.119 ; 4.254 ; 4.773 ; 5.883 ;
; OP_CODE[3] ; Data[3]     ; 4.979 ; 4.390 ; 4.922 ; 5.686 ;
; Q          ; Data[0]     ; 4.628 ; 4.740 ; 5.200 ; 5.297 ;
; Q          ; Data[1]     ; 4.888 ; 4.852 ; 5.343 ; 5.573 ;
; Q          ; Data[2]     ; 4.971 ; 5.110 ; 5.535 ; 5.703 ;
; Q          ; Data[3]     ; 4.912 ; 4.829 ; 5.301 ; 5.601 ;
; Rd[0]      ; Data[0]     ; 5.201 ; 5.331 ; 5.767 ; 5.897 ;
; Rd[0]      ; Data[1]     ; 4.994 ; 5.118 ; 5.613 ; 5.700 ;
; Rd[0]      ; Data[2]     ; 5.178 ; 5.365 ; 5.745 ; 5.932 ;
; Rd[0]      ; Data[3]     ; 5.058 ; 5.184 ; 5.629 ; 5.774 ;
; Rd[1]      ; Data[0]     ; 4.988 ; 5.102 ; 5.555 ; 5.695 ;
; Rd[1]      ; Data[1]     ; 5.229 ; 5.354 ; 5.854 ; 5.942 ;
; Rd[1]      ; Data[2]     ; 5.152 ; 5.323 ; 5.733 ; 5.930 ;
; Rd[1]      ; Data[3]     ; 5.388 ; 5.518 ; 5.946 ; 6.076 ;
; S1S2[0]    ; Data[0]     ; 4.743 ; 5.455 ; 5.896 ; 5.444 ;
; S1S2[0]    ; Data[1]     ; 4.496 ; 4.553 ; 5.077 ; 5.134 ;
; S1S2[0]    ; Data[2]     ; 4.739 ; 4.838 ; 5.318 ; 5.417 ;
; S1S2[0]    ; Data[3]     ; 5.155 ; 5.278 ; 5.735 ; 5.884 ;
; S1S2[0]    ; OVFLW       ; 4.969 ; 5.120 ; 5.550 ; 5.694 ;
; S1S2[1]    ; Data[0]     ; 5.274 ; 5.425 ; 5.876 ; 6.053 ;
; S1S2[1]    ; Data[1]     ; 4.754 ; 4.945 ; 5.483 ; 5.441 ;
; S1S2[1]    ; Data[2]     ; 4.540 ; 4.635 ; 5.103 ; 5.202 ;
; S1S2[1]    ; Data[3]     ; 5.231 ; 5.370 ; 5.809 ; 5.948 ;
; S1S2[1]    ; OVFLW       ; 5.038 ; 5.171 ; 5.601 ; 5.760 ;
; S1S2[2]    ; Data[0]     ; 5.036 ; 5.206 ; 5.633 ; 5.728 ;
; S1S2[2]    ; Data[1]     ; 4.588 ; 4.642 ; 5.152 ; 5.213 ;
; S1S2[2]    ; Data[2]     ; 4.756 ; 4.844 ; 5.290 ; 5.388 ;
; S1S2[2]    ; Data[3]     ; 5.051 ; 5.155 ; 5.619 ; 5.779 ;
; S1S2[2]    ; OVFLW       ; 4.993 ; 4.939 ; 5.426 ; 5.734 ;
; S1S2[3]    ; Data[0]     ; 5.211 ; 5.194 ; 5.589 ; 5.892 ;
; S1S2[3]    ; Data[1]     ; 4.770 ; 4.824 ; 5.291 ; 5.352 ;
; S1S2[3]    ; Data[2]     ; 4.869 ; 4.967 ; 5.457 ; 5.555 ;
; S1S2[3]    ; Data[3]     ; 4.846 ; 5.305 ; 5.753 ; 5.528 ;
; S1S2[3]    ; OVFLW       ; 5.005 ; 5.066 ; 5.483 ; 5.745 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.282  ; 0.323 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -4.282  ; 0.323 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -91.803 ; 0.0   ; 0.0      ; 0.0     ; -44.392             ;
;  Clk             ; -91.803 ; 0.000 ; N/A      ; N/A     ; -44.392             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; OP_CODE[*]  ; Clk        ; 6.171 ; 6.683 ; Rise       ; Clk             ;
;  OP_CODE[0] ; Clk        ; 6.171 ; 6.683 ; Rise       ; Clk             ;
;  OP_CODE[1] ; Clk        ; 5.978 ; 6.291 ; Rise       ; Clk             ;
;  OP_CODE[2] ; Clk        ; 5.508 ; 6.039 ; Rise       ; Clk             ;
;  OP_CODE[3] ; Clk        ; 5.230 ; 5.785 ; Rise       ; Clk             ;
; Q           ; Clk        ; 4.711 ; 5.113 ; Rise       ; Clk             ;
; Rd[*]       ; Clk        ; 5.409 ; 5.832 ; Rise       ; Clk             ;
;  Rd[0]      ; Clk        ; 5.284 ; 5.716 ; Rise       ; Clk             ;
;  Rd[1]      ; Clk        ; 5.409 ; 5.832 ; Rise       ; Clk             ;
; S1S2[*]     ; Clk        ; 6.277 ; 6.766 ; Rise       ; Clk             ;
;  S1S2[0]    ; Clk        ; 5.820 ; 6.251 ; Rise       ; Clk             ;
;  S1S2[1]    ; Clk        ; 6.081 ; 6.540 ; Rise       ; Clk             ;
;  S1S2[2]    ; Clk        ; 6.076 ; 6.693 ; Rise       ; Clk             ;
;  S1S2[3]    ; Clk        ; 6.277 ; 6.766 ; Rise       ; Clk             ;
; T2          ; Clk        ; 5.587 ; 5.889 ; Rise       ; Clk             ;
; T3          ; Clk        ; 5.215 ; 5.793 ; Rise       ; Clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; OP_CODE[*]  ; Clk        ; -0.747 ; -1.325 ; Rise       ; Clk             ;
;  OP_CODE[0] ; Clk        ; -0.963 ; -1.548 ; Rise       ; Clk             ;
;  OP_CODE[1] ; Clk        ; -0.747 ; -1.325 ; Rise       ; Clk             ;
;  OP_CODE[2] ; Clk        ; -1.033 ; -1.654 ; Rise       ; Clk             ;
;  OP_CODE[3] ; Clk        ; -0.806 ; -1.390 ; Rise       ; Clk             ;
; Q           ; Clk        ; -0.975 ; -1.530 ; Rise       ; Clk             ;
; Rd[*]       ; Clk        ; -1.063 ; -1.634 ; Rise       ; Clk             ;
;  Rd[0]      ; Clk        ; -1.063 ; -1.634 ; Rise       ; Clk             ;
;  Rd[1]      ; Clk        ; -1.128 ; -1.695 ; Rise       ; Clk             ;
; S1S2[*]     ; Clk        ; -0.589 ; -1.156 ; Rise       ; Clk             ;
;  S1S2[0]    ; Clk        ; -0.769 ; -1.352 ; Rise       ; Clk             ;
;  S1S2[1]    ; Clk        ; -0.741 ; -1.316 ; Rise       ; Clk             ;
;  S1S2[2]    ; Clk        ; -0.768 ; -1.368 ; Rise       ; Clk             ;
;  S1S2[3]    ; Clk        ; -0.589 ; -1.156 ; Rise       ; Clk             ;
; T2          ; Clk        ; -1.127 ; -1.700 ; Rise       ; Clk             ;
; T3          ; Clk        ; -1.197 ; -1.816 ; Rise       ; Clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ADR_OUT[*]   ; Clk        ; 6.117 ; 6.084 ; Rise       ; Clk             ;
;  ADR_OUT[0]  ; Clk        ; 5.686 ; 5.657 ; Rise       ; Clk             ;
;  ADR_OUT[1]  ; Clk        ; 6.117 ; 6.084 ; Rise       ; Clk             ;
;  ADR_OUT[2]  ; Clk        ; 6.113 ; 6.073 ; Rise       ; Clk             ;
;  ADR_OUT[3]  ; Clk        ; 6.087 ; 6.053 ; Rise       ; Clk             ;
; Data[*]      ; Clk        ; 9.984 ; 9.964 ; Rise       ; Clk             ;
;  Data[0]     ; Clk        ; 9.160 ; 9.277 ; Rise       ; Clk             ;
;  Data[1]     ; Clk        ; 9.165 ; 9.118 ; Rise       ; Clk             ;
;  Data[2]     ; Clk        ; 9.746 ; 9.797 ; Rise       ; Clk             ;
;  Data[3]     ; Clk        ; 9.984 ; 9.964 ; Rise       ; Clk             ;
; INPT_REG[*]  ; Clk        ; 6.586 ; 6.717 ; Rise       ; Clk             ;
;  INPT_REG[0] ; Clk        ; 5.701 ; 5.748 ; Rise       ; Clk             ;
;  INPT_REG[1] ; Clk        ; 5.691 ; 5.720 ; Rise       ; Clk             ;
;  INPT_REG[2] ; Clk        ; 6.586 ; 6.717 ; Rise       ; Clk             ;
;  INPT_REG[3] ; Clk        ; 5.713 ; 5.675 ; Rise       ; Clk             ;
; MEM_Data[*]  ; Clk        ; 7.613 ; 7.711 ; Rise       ; Clk             ;
;  MEM_Data[0] ; Clk        ; 6.805 ; 6.720 ; Rise       ; Clk             ;
;  MEM_Data[1] ; Clk        ; 6.878 ; 6.803 ; Rise       ; Clk             ;
;  MEM_Data[2] ; Clk        ; 6.912 ; 6.818 ; Rise       ; Clk             ;
;  MEM_Data[3] ; Clk        ; 7.613 ; 7.711 ; Rise       ; Clk             ;
; OUT_REG[*]   ; Clk        ; 5.977 ; 5.995 ; Rise       ; Clk             ;
;  OUT_REG[0]  ; Clk        ; 5.466 ; 5.462 ; Rise       ; Clk             ;
;  OUT_REG[1]  ; Clk        ; 5.977 ; 5.995 ; Rise       ; Clk             ;
;  OUT_REG[2]  ; Clk        ; 5.977 ; 5.951 ; Rise       ; Clk             ;
;  OUT_REG[3]  ; Clk        ; 5.471 ; 5.467 ; Rise       ; Clk             ;
; OVFLW        ; Clk        ; 9.042 ; 9.200 ; Rise       ; Clk             ;
; R0_OUT[*]    ; Clk        ; 5.701 ; 5.697 ; Rise       ; Clk             ;
;  R0_OUT[0]   ; Clk        ; 5.701 ; 5.697 ; Rise       ; Clk             ;
;  R0_OUT[1]   ; Clk        ; 5.357 ; 5.380 ; Rise       ; Clk             ;
;  R0_OUT[2]   ; Clk        ; 5.669 ; 5.686 ; Rise       ; Clk             ;
;  R0_OUT[3]   ; Clk        ; 5.498 ; 5.478 ; Rise       ; Clk             ;
; R1_OUT[*]    ; Clk        ; 5.955 ; 5.958 ; Rise       ; Clk             ;
;  R1_OUT[0]   ; Clk        ; 5.817 ; 5.821 ; Rise       ; Clk             ;
;  R1_OUT[1]   ; Clk        ; 5.410 ; 5.431 ; Rise       ; Clk             ;
;  R1_OUT[2]   ; Clk        ; 5.690 ; 5.709 ; Rise       ; Clk             ;
;  R1_OUT[3]   ; Clk        ; 5.955 ; 5.958 ; Rise       ; Clk             ;
; R2_OUT[*]    ; Clk        ; 5.774 ; 5.735 ; Rise       ; Clk             ;
;  R2_OUT[0]   ; Clk        ; 5.707 ; 5.732 ; Rise       ; Clk             ;
;  R2_OUT[1]   ; Clk        ; 5.774 ; 5.735 ; Rise       ; Clk             ;
;  R2_OUT[2]   ; Clk        ; 5.671 ; 5.686 ; Rise       ; Clk             ;
;  R2_OUT[3]   ; Clk        ; 5.413 ; 5.428 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ADR_OUT[*]   ; Clk        ; 3.303 ; 3.368 ; Rise       ; Clk             ;
;  ADR_OUT[0]  ; Clk        ; 3.303 ; 3.368 ; Rise       ; Clk             ;
;  ADR_OUT[1]  ; Clk        ; 3.520 ; 3.604 ; Rise       ; Clk             ;
;  ADR_OUT[2]  ; Clk        ; 3.524 ; 3.610 ; Rise       ; Clk             ;
;  ADR_OUT[3]  ; Clk        ; 3.507 ; 3.590 ; Rise       ; Clk             ;
; Data[*]      ; Clk        ; 3.854 ; 3.915 ; Rise       ; Clk             ;
;  Data[0]     ; Clk        ; 4.042 ; 4.175 ; Rise       ; Clk             ;
;  Data[1]     ; Clk        ; 3.854 ; 3.915 ; Rise       ; Clk             ;
;  Data[2]     ; Clk        ; 4.037 ; 4.136 ; Rise       ; Clk             ;
;  Data[3]     ; Clk        ; 4.530 ; 4.631 ; Rise       ; Clk             ;
; INPT_REG[*]  ; Clk        ; 3.300 ; 3.359 ; Rise       ; Clk             ;
;  INPT_REG[0] ; Clk        ; 3.403 ; 3.441 ; Rise       ; Clk             ;
;  INPT_REG[1] ; Clk        ; 3.377 ; 3.423 ; Rise       ; Clk             ;
;  INPT_REG[2] ; Clk        ; 4.008 ; 4.174 ; Rise       ; Clk             ;
;  INPT_REG[3] ; Clk        ; 3.300 ; 3.359 ; Rise       ; Clk             ;
; MEM_Data[*]  ; Clk        ; 3.921 ; 4.011 ; Rise       ; Clk             ;
;  MEM_Data[0] ; Clk        ; 3.921 ; 4.011 ; Rise       ; Clk             ;
;  MEM_Data[1] ; Clk        ; 3.978 ; 4.074 ; Rise       ; Clk             ;
;  MEM_Data[2] ; Clk        ; 3.989 ; 4.080 ; Rise       ; Clk             ;
;  MEM_Data[3] ; Clk        ; 4.593 ; 4.765 ; Rise       ; Clk             ;
; OUT_REG[*]   ; Clk        ; 3.182 ; 3.231 ; Rise       ; Clk             ;
;  OUT_REG[0]  ; Clk        ; 3.183 ; 3.231 ; Rise       ; Clk             ;
;  OUT_REG[1]  ; Clk        ; 3.478 ; 3.556 ; Rise       ; Clk             ;
;  OUT_REG[2]  ; Clk        ; 3.447 ; 3.525 ; Rise       ; Clk             ;
;  OUT_REG[3]  ; Clk        ; 3.182 ; 3.231 ; Rise       ; Clk             ;
; OVFLW        ; Clk        ; 4.239 ; 4.350 ; Rise       ; Clk             ;
; R0_OUT[*]    ; Clk        ; 3.184 ; 3.206 ; Rise       ; Clk             ;
;  R0_OUT[0]   ; Clk        ; 3.314 ; 3.363 ; Rise       ; Clk             ;
;  R0_OUT[1]   ; Clk        ; 3.184 ; 3.206 ; Rise       ; Clk             ;
;  R0_OUT[2]   ; Clk        ; 3.369 ; 3.409 ; Rise       ; Clk             ;
;  R0_OUT[3]   ; Clk        ; 3.191 ; 3.251 ; Rise       ; Clk             ;
; R1_OUT[*]    ; Clk        ; 3.214 ; 3.237 ; Rise       ; Clk             ;
;  R1_OUT[0]   ; Clk        ; 3.434 ; 3.475 ; Rise       ; Clk             ;
;  R1_OUT[1]   ; Clk        ; 3.214 ; 3.237 ; Rise       ; Clk             ;
;  R1_OUT[2]   ; Clk        ; 3.370 ; 3.411 ; Rise       ; Clk             ;
;  R1_OUT[3]   ; Clk        ; 3.461 ; 3.564 ; Rise       ; Clk             ;
; R2_OUT[*]    ; Clk        ; 3.229 ; 3.249 ; Rise       ; Clk             ;
;  R2_OUT[0]   ; Clk        ; 3.394 ; 3.437 ; Rise       ; Clk             ;
;  R2_OUT[1]   ; Clk        ; 3.324 ; 3.407 ; Rise       ; Clk             ;
;  R2_OUT[2]   ; Clk        ; 3.374 ; 3.407 ; Rise       ; Clk             ;
;  R2_OUT[3]   ; Clk        ; 3.229 ; 3.249 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; OP_CODE[0] ; Data[0]     ; 8.814  ; 8.971  ; 9.435  ; 9.221  ;
; OP_CODE[0] ; Data[1]     ; 9.082  ; 9.106  ; 9.529  ; 9.535  ;
; OP_CODE[0] ; Data[2]     ; 9.481  ; 9.581  ; 9.926  ; 10.008 ;
; OP_CODE[0] ; Data[3]     ; 9.811  ; 9.637  ; 10.110 ; 10.183 ;
; OP_CODE[0] ; OVFLW       ; 8.037  ; 8.153  ; 8.615  ; 8.498  ;
; OP_CODE[1] ; Data[0]     ; 8.730  ; 8.922  ; 9.316  ; 9.106  ;
; OP_CODE[1] ; Data[1]     ; 8.062  ; 8.014  ; 8.506  ; 8.458  ;
; OP_CODE[1] ; Data[2]     ; 8.691  ; 8.667  ; 9.072  ; 9.132  ;
; OP_CODE[1] ; Data[3]     ; 8.264  ; 8.242  ; 8.700  ; 8.690  ;
; OP_CODE[1] ; OVFLW       ; 7.910  ; 7.370  ; 7.778  ; 8.273  ;
; OP_CODE[2] ; Data[0]     ; 8.385  ; 8.669  ; 9.111  ; 8.796  ;
; OP_CODE[2] ; Data[1]     ; 7.442  ; 9.401  ; 9.788  ; 7.779  ;
; OP_CODE[2] ; Data[2]     ; 7.715  ; 9.266  ; 9.578  ; 8.105  ;
; OP_CODE[2] ; Data[3]     ; 9.244  ; 9.631  ; 10.066 ; 9.603  ;
; OP_CODE[2] ; OVFLW       ;        ; 6.703  ; 7.163  ;        ;
; OP_CODE[3] ; Data[0]     ; 8.767  ; 7.596  ; 8.090  ; 9.127  ;
; OP_CODE[3] ; Data[1]     ; 9.444  ; 7.276  ; 7.718  ; 9.903  ;
; OP_CODE[3] ; Data[2]     ; 9.234  ; 7.776  ; 8.138  ; 9.768  ;
; OP_CODE[3] ; Data[3]     ; 8.913  ; 8.013  ; 8.464  ; 9.383  ;
; Q          ; Data[0]     ; 8.540  ; 8.497  ; 8.927  ; 8.917  ;
; Q          ; Data[1]     ; 8.770  ; 8.750  ; 9.138  ; 9.153  ;
; Q          ; Data[2]     ; 9.168  ; 9.224  ; 9.535  ; 9.626  ;
; Q          ; Data[3]     ; 9.034  ; 9.084  ; 9.469  ; 9.501  ;
; Rd[0]      ; Data[0]     ; 9.363  ; 9.348  ; 9.795  ; 9.772  ;
; Rd[0]      ; Data[1]     ; 9.376  ; 9.402  ; 9.799  ; 9.834  ;
; Rd[0]      ; Data[2]     ; 9.394  ; 9.456  ; 9.834  ; 9.896  ;
; Rd[0]      ; Data[3]     ; 9.596  ; 9.615  ; 9.998  ; 10.017 ;
; Rd[1]      ; Data[0]     ; 9.600  ; 9.586  ; 10.009 ; 9.988  ;
; Rd[1]      ; Data[1]     ; 9.492  ; 9.527  ; 9.951  ; 9.950  ;
; Rd[1]      ; Data[2]     ; 9.623  ; 9.690  ; 10.045 ; 10.107 ;
; Rd[1]      ; Data[3]     ; 9.698  ; 9.717  ; 10.138 ; 10.148 ;
; S1S2[0]    ; Data[0]     ; 9.828  ; 9.818  ; 10.282 ; 10.272 ;
; S1S2[0]    ; Data[1]     ; 9.956  ; 9.909  ; 10.410 ; 10.363 ;
; S1S2[0]    ; Data[2]     ; 10.282 ; 10.333 ; 10.713 ; 10.764 ;
; S1S2[0]    ; Data[3]     ; 10.608 ; 10.542 ; 11.079 ; 11.013 ;
; S1S2[0]    ; OVFLW       ; 9.655  ; 9.788  ; 10.126 ; 10.250 ;
; S1S2[1]    ; Data[0]     ; 9.849  ; 9.839  ; 10.307 ; 10.297 ;
; S1S2[1]    ; Data[1]     ; 9.977  ; 9.930  ; 10.435 ; 10.388 ;
; S1S2[1]    ; Data[2]     ; 10.543 ; 10.594 ; 11.002 ; 11.053 ;
; S1S2[1]    ; Data[3]     ; 10.781 ; 10.761 ; 11.240 ; 11.220 ;
; S1S2[1]    ; OVFLW       ; 9.755  ; 9.972  ; 10.214 ; 10.431 ;
; S1S2[2]    ; Data[0]     ; 10.341 ; 10.065 ; 10.437 ; 10.796 ;
; S1S2[2]    ; Data[1]     ; 9.971  ; 9.923  ; 10.406 ; 10.367 ;
; S1S2[2]    ; Data[2]     ; 10.459 ; 10.556 ; 11.155 ; 11.206 ;
; S1S2[2]    ; Data[3]     ; 10.915 ; 10.849 ; 11.393 ; 11.373 ;
; S1S2[2]    ; OVFLW       ; 9.962  ; 10.044 ; 10.264 ; 10.584 ;
; S1S2[3]    ; Data[0]     ; 10.392 ; 10.380 ; 10.778 ; 10.869 ;
; S1S2[3]    ; Data[1]     ; 10.022 ; 9.974  ; 10.479 ; 10.440 ;
; S1S2[3]    ; Data[2]     ; 10.739 ; 10.790 ; 11.228 ; 11.279 ;
; S1S2[3]    ; Data[3]     ; 10.977 ; 10.957 ; 11.466 ; 11.446 ;
; S1S2[3]    ; OVFLW       ; 10.134 ; 10.282 ; 10.497 ; 10.748 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OP_CODE[0] ; Data[0]     ; 4.657 ; 4.779 ; 5.274 ; 5.362 ;
; OP_CODE[0] ; Data[1]     ; 4.296 ; 4.334 ; 4.873 ; 4.942 ;
; OP_CODE[0] ; Data[2]     ; 4.516 ; 4.607 ; 5.093 ; 5.215 ;
; OP_CODE[0] ; Data[3]     ; 4.960 ; 4.944 ; 5.439 ; 5.684 ;
; OP_CODE[0] ; OVFLW       ; 4.533 ; 4.596 ; 5.191 ; 5.237 ;
; OP_CODE[1] ; Data[0]     ; 4.451 ; 4.580 ; 5.086 ; 5.143 ;
; OP_CODE[1] ; Data[1]     ; 4.287 ; 4.350 ; 4.874 ; 4.926 ;
; OP_CODE[1] ; Data[2]     ; 4.306 ; 4.400 ; 4.873 ; 4.987 ;
; OP_CODE[1] ; Data[3]     ; 4.279 ; 4.590 ; 5.093 ; 4.909 ;
; OP_CODE[1] ; OVFLW       ; 4.193 ; 4.235 ; 4.763 ; 4.825 ;
; OP_CODE[2] ; Data[0]     ; 4.671 ; 4.926 ; 5.369 ; 5.361 ;
; OP_CODE[2] ; Data[1]     ; 4.236 ; 4.411 ; 4.972 ; 4.858 ;
; OP_CODE[2] ; Data[2]     ; 4.351 ; 4.666 ; 5.168 ; 5.021 ;
; OP_CODE[2] ; Data[3]     ; 4.759 ; 4.736 ; 5.213 ; 5.445 ;
; OP_CODE[2] ; OVFLW       ;       ; 3.922 ; 4.468 ;       ;
; OP_CODE[3] ; Data[0]     ; 4.879 ; 4.413 ; 4.916 ; 5.585 ;
; OP_CODE[3] ; Data[1]     ; 5.282 ; 4.097 ; 4.651 ; 6.021 ;
; OP_CODE[3] ; Data[2]     ; 5.119 ; 4.254 ; 4.773 ; 5.883 ;
; OP_CODE[3] ; Data[3]     ; 4.979 ; 4.390 ; 4.922 ; 5.686 ;
; Q          ; Data[0]     ; 4.628 ; 4.740 ; 5.200 ; 5.297 ;
; Q          ; Data[1]     ; 4.888 ; 4.852 ; 5.343 ; 5.573 ;
; Q          ; Data[2]     ; 4.971 ; 5.110 ; 5.535 ; 5.703 ;
; Q          ; Data[3]     ; 4.912 ; 4.829 ; 5.301 ; 5.601 ;
; Rd[0]      ; Data[0]     ; 5.201 ; 5.331 ; 5.767 ; 5.897 ;
; Rd[0]      ; Data[1]     ; 4.994 ; 5.118 ; 5.613 ; 5.700 ;
; Rd[0]      ; Data[2]     ; 5.178 ; 5.365 ; 5.745 ; 5.932 ;
; Rd[0]      ; Data[3]     ; 5.058 ; 5.184 ; 5.629 ; 5.774 ;
; Rd[1]      ; Data[0]     ; 4.988 ; 5.102 ; 5.555 ; 5.695 ;
; Rd[1]      ; Data[1]     ; 5.229 ; 5.354 ; 5.854 ; 5.942 ;
; Rd[1]      ; Data[2]     ; 5.152 ; 5.323 ; 5.733 ; 5.930 ;
; Rd[1]      ; Data[3]     ; 5.388 ; 5.518 ; 5.946 ; 6.076 ;
; S1S2[0]    ; Data[0]     ; 4.743 ; 5.455 ; 5.896 ; 5.444 ;
; S1S2[0]    ; Data[1]     ; 4.496 ; 4.553 ; 5.077 ; 5.134 ;
; S1S2[0]    ; Data[2]     ; 4.739 ; 4.838 ; 5.318 ; 5.417 ;
; S1S2[0]    ; Data[3]     ; 5.155 ; 5.278 ; 5.735 ; 5.884 ;
; S1S2[0]    ; OVFLW       ; 4.969 ; 5.120 ; 5.550 ; 5.694 ;
; S1S2[1]    ; Data[0]     ; 5.274 ; 5.425 ; 5.876 ; 6.053 ;
; S1S2[1]    ; Data[1]     ; 4.754 ; 4.945 ; 5.483 ; 5.441 ;
; S1S2[1]    ; Data[2]     ; 4.540 ; 4.635 ; 5.103 ; 5.202 ;
; S1S2[1]    ; Data[3]     ; 5.231 ; 5.370 ; 5.809 ; 5.948 ;
; S1S2[1]    ; OVFLW       ; 5.038 ; 5.171 ; 5.601 ; 5.760 ;
; S1S2[2]    ; Data[0]     ; 5.036 ; 5.206 ; 5.633 ; 5.728 ;
; S1S2[2]    ; Data[1]     ; 4.588 ; 4.642 ; 5.152 ; 5.213 ;
; S1S2[2]    ; Data[2]     ; 4.756 ; 4.844 ; 5.290 ; 5.388 ;
; S1S2[2]    ; Data[3]     ; 5.051 ; 5.155 ; 5.619 ; 5.779 ;
; S1S2[2]    ; OVFLW       ; 4.993 ; 4.939 ; 5.426 ; 5.734 ;
; S1S2[3]    ; Data[0]     ; 5.211 ; 5.194 ; 5.589 ; 5.892 ;
; S1S2[3]    ; Data[1]     ; 4.770 ; 4.824 ; 5.291 ; 5.352 ;
; S1S2[3]    ; Data[2]     ; 4.869 ; 4.967 ; 5.457 ; 5.555 ;
; S1S2[3]    ; Data[3]     ; 4.846 ; 5.305 ; 5.753 ; 5.528 ;
; S1S2[3]    ; OVFLW       ; 5.005 ; 5.066 ; 5.483 ; 5.745 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OVFLW         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_OUT[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_OUT[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_OUT[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_OUT[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_OUT[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_OUT[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_OUT[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_OUT[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2_OUT[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2_OUT[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2_OUT[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2_OUT[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; INPT_REG[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; INPT_REG[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; INPT_REG[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; INPT_REG[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MEM_Data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MEM_Data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MEM_Data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MEM_Data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADR_OUT[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADR_OUT[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADR_OUT[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADR_OUT[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_REG[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_REG[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_REG[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_REG[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; S1S2[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1S2[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP_CODE[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP_CODE[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1S2[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1S2[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP_CODE[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP_CODE[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Q                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rd[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rd[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; T3                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; T2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OVFLW         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; R0_OUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; R0_OUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; R0_OUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; R0_OUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; R1_OUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; R1_OUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; R1_OUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; R1_OUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; R2_OUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; R2_OUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; R2_OUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; R2_OUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; INPT_REG[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; INPT_REG[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; INPT_REG[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; INPT_REG[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; MEM_Data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; MEM_Data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; MEM_Data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; MEM_Data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ADR_OUT[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ADR_OUT[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ADR_OUT[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ADR_OUT[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; OUT_REG[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; OUT_REG[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; OUT_REG[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; OUT_REG[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OVFLW         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R0_OUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R0_OUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; R0_OUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; R0_OUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R1_OUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; R1_OUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; R1_OUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; R1_OUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; R2_OUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; R2_OUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; R2_OUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; R2_OUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; INPT_REG[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; INPT_REG[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; INPT_REG[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; INPT_REG[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; MEM_Data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; MEM_Data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; MEM_Data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; MEM_Data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ADR_OUT[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ADR_OUT[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ADR_OUT[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ADR_OUT[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; OUT_REG[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; OUT_REG[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; OUT_REG[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; OUT_REG[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 1320     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 1320     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 373   ; 373  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 151   ; 151  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jun 08 01:18:40 2021
Info: Command: quartus_sta 2018510033_osman_taha_gunes_DEUNIAC -c 2018510033_osman_taha_gunes_DEUNIAC
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: '2018510033_osman_taha_gunes_DEUNIAC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.282
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.282       -91.803 Clk 
Info (332146): Worst-case hold slack is 0.628
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.628         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -44.392 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.740
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.740       -79.219 Clk 
Info (332146): Worst-case hold slack is 0.613
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.613         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -44.392 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.011
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.011       -38.603 Clk 
Info (332146): Worst-case hold slack is 0.323
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.323         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.390 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4588 megabytes
    Info: Processing ended: Tue Jun 08 01:18:42 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


