# Relat√≥rio: Desenvolvimento de Biblioteca assembly para comunica√ß√£o entre HPS e FPGA

## üìå Introdu√ß√£o
---
O uso de coprocessadores especializados tem se tornado cada vez mais relevante em aplica√ß√µes que exigem alto desempenho em c√°lculos matriciais, como vis√£o computacional, aprendizado de m√°quina e simula√ß√µes cient√≠ficas. Nesse contexto, o presente trabalho d√° continuidade ao desenvolvimento de um coprocessador aritm√©tico voltado para opera√ß√µes de multiplica√ß√£o de matrizes, utilizando a plataforma DE1-SoC.

A proposta atual consiste em expandir a usabilidade do sistema previamente desenvolvido atrav√©s da cria√ß√£o de uma biblioteca em linguagem Assembly. Essa biblioteca visa permitir que aplica√ß√µes em alto n√≠vel possam se comunicar com o hardware de forma eficiente, simplificando o uso das opera√ß√µes aceleradas por hardware e maximizando o desempenho das aplica√ß√µes que dependem de opera√ß√µes matriciais intensivas.

Al√©m da biblioteca, este trabalho contempla a integra√ß√£o entre o c√≥digo Assembly e aplica√ß√µes escritas em linguagem C, o que exige um entendimento detalhado da arquitetura ARM, do mapeamento de mem√≥ria e dos protocolos de comunica√ß√£o entre o HPS (Hard Processor System) e a FPGA.

## üéØ Objetivos e Requisitos
---
### Objetivos

Este projeto tem como principal objetivo permitir a reutiliza√ß√£o das funcionalidades do coprocessador matricial por meio de uma biblioteca desenvolvida em Assembly. Com isso, espera-se alcan√ßar:

- A facilita√ß√£o do desenvolvimento de novas aplica√ß√µes que demandem acelera√ß√£o de c√°lculos matriciais;
- O fortalecimento da compreens√£o sobre a intera√ß√£o hardware-software na plataforma DE1-SoC;
- A pr√°tica na programa√ß√£o em linguagem Assembly para a arquitetura ARM;
- A aplica√ß√£o dos conceitos de comunica√ß√£o entre o HPS e a FPGA usando barramentos, PIOs e protocolos de handshake.

### Requisitos

Para atender √†s especifica√ß√µes do problema, o projeto deve cumprir os seguintes requisitos:

- A biblioteca deve ser escrita em linguagem Assembly;
- Devem ser implementadas fun√ß√µes que permitam o uso direto das opera√ß√µes oferecidas pelo coprocessador;
- O estilo de codifica√ß√£o deve seguir o guia dispon√≠vel em [MaJerle/c-code-style](https://github.com/MaJerle/c-code-style);
- A biblioteca deve ser compat√≠vel com aplica√ß√µes desenvolvidas em linguagem C;
- O sistema deve ser validado atrav√©s de testes funcionais, com documenta√ß√£o adequada sobre o processo de compila√ß√£o, configura√ß√£o e uso.

## üõ†Ô∏è Recursos Utilizados
---

### üîß Quartus Prime
S√≠ntese e Compila√ß√£o:
O Quartus Prime √© utilizado para compilar o projeto em Verilog, convertendo a descri√ß√£o HDL em uma implementa√ß√£o f√≠sica adequada para a FPGA. Durante esse processo, o compilador realiza a s√≠ntese l√≥gica, o mapeamento e o ajuste de layout (place and route), otimizando as rotas l√≥gicas e a aloca√ß√£o dos recursos internos da FPGA, conforme as recomenda√ß√µes descritas no User Guide: Compiler.

An√°lise de Timing:
Emprega-se o TimeQuest Timing Analyzer para validar as restri√ß√µes temporais, como os tempos de setup e hold, al√©m de identificar os caminhos cr√≠ticos no design. Essa an√°lise √© essencial para garantir que o projeto opere de forma est√°vel em frequ√™ncia alvo, conforme metodologias detalhadas na documenta√ß√£o oficial.

Grava√ß√£o na FPGA:
A programa√ß√£o da FPGA √© realizada via Programmer, utilizando o cabo USB-Blaster. Esse procedimento suporta a grava√ß√£o de m√∫ltiplos arquivos .sof, permitindo a configura√ß√£o e reconfigura√ß√£o do hardware conforme especificado nos guias t√©cnicos da Intel.

Design Constraints:
S√£o definidas as restri√ß√µes de pinos e de clock por meio do Pin Planner e das ferramentas de timing. Essas constraints garantem que as conex√µes f√≠sicas e os requisitos temporais sejam atendidos, alinhando-se √†s pr√°ticas recomendadas no User Guide da ferramenta.

### üíª FPGA
Especifica√ß√µes T√©cnicas:
A placa DE1-SoC, baseada no FPGA Cyclone V SoC (modelo 5CSEMA5F31C6N), conta com aproximadamente 85K elementos l√≥gicos (LEs), 4.450 Kbits de mem√≥ria embarcada e 6 blocos DSP de 18x18 bits. Essas caracter√≠sticas permitem a implementa√ß√£o de designs complexos e o processamento paralelo de dados.

Perif√©ricos Utilizados:

Switches e LEDs: Utilizados para depura√ß√£o e controle manual, permitindo, por exemplo, a sele√ß√£o e visualiza√ß√£o de opera√ß√µes matriciais.

Compatibilidade:
O projeto foi compilado com Quartus Prime 20.1.1 e testado com a vers√£o 6.0.0 do CD-ROM da DE1-SoC (rev.H), conforme as especifica√ß√µes t√©cnicas fornecidas pela Terasic.

Refer√™ncia oficial: 

### ‚öô GCC

O GCC (GNU Compiler Collection) √© um compilador robusto e amplamente utilizado em projetos que envolvem linguagens como C e Assembly. Neste projeto, o GCC foi utilizado para compilar tanto os arquivos escritos em linguagem C quanto os arquivos em Assembly, garantindo a gera√ß√£o de execut√°veis compat√≠veis com a arquitetura ARM presente na plataforma DE1-SoC.

No caso do c√≥digo em C, o GCC foi respons√°vel por compilar a l√≥gica de interface com o usu√°rio e o controle de chamadas para fun√ß√µes Assembly. J√° para o Assembly, o compilador foi utilizado para traduzir as instru√ß√µes de baixo n√≠vel que acessam diretamente os recursos do coprocessador, permitindo uma comunica√ß√£o eficiente com o hardware.

A compila√ß√£o foi automatizada por meio de um script `Makefile`, o que facilitou a integra√ß√£o dos diferentes m√≥dulos e agilizou o processo de testes.

Refer√™ncia oficial: 

### üíª Linguagens C e Assembly

A linguagem C foi empregada como camada de alto n√≠vel para intera√ß√£o com o usu√°rio, gerenciamento de dados e chamada das rotinas implementadas em Assembly. Sua utiliza√ß√£o permitiu desenvolver uma aplica√ß√£o mais estruturada e acess√≠vel, mantendo a flexibilidade na manipula√ß√£o de ponteiros e acesso a endere√ßos de mem√≥ria espec√≠ficos.

Por outro lado, a linguagem Assembly foi utilizada para criar uma biblioteca especializada em acessar e acionar o coprocessador implementado na FPGA. Atrav√©s do Assembly, foi poss√≠vel implementar instru√ß√µes personalizadas, manipular registradores e controlar com precis√£o o fluxo de dados entre o HPS e o hardware, respeitando os protocolos de comunica√ß√£o definidos.

Essa combina√ß√£o entre C e Assembly garantiu um equil√≠brio entre desempenho e legibilidade, permitindo a constru√ß√£o de um sistema eficiente e de f√°cil manuten√ß√£o.


## ‚öôÔ∏è Desenvolvimento e Descri√ß√£o em Alto N√≠vel
---
### üîß Ajustes Realizados no Coprocessador

Inicialmente, foi realizada uma revis√£o na arquitetura do coprocessador previamente desenvolvido, com o objetivo de simplificar etapas do processamento e alinhar o projeto a pr√°ticas adotadas em arquiteturas mais modernas. Essa reformula√ß√£o visou n√£o apenas otimizar o desempenho geral do sistema, mas tamb√©m facilitar a implementa√ß√£o da biblioteca em linguagem Assembly.

A principal modifica√ß√£o consistiu na reformula√ß√£o do formato da instru√ß√£o do coprocessador, que passou de 8 para 27 bits. Essa expans√£o permitiu a inclus√£o direta dos dados das matrizes dentro da pr√≥pria instru√ß√£o, eliminando a necessidade de etapas intermedi√°rias de carregamento. Com isso, tornou-se poss√≠vel estabelecer uma comunica√ß√£o mais direta entre o processador e o coprocessador, viabilizando uma integra√ß√£o mais eficiente e simplificada no contexto da execu√ß√£o de opera√ß√µes matriciais.

// Imagem com novo formato das instru√ß√µes

| Atributo | Descri√ß√£o |
|----------|-----------|
| MT       | Matriz alvo do carregamento (A ou B) |
| M_Size   | Tamanho da matriz utilizado por opera√ß√µes de movimenta√ß√£o de dados e aritm√©ticas |
| OPCODE   | C√≥digo de opera√ß√£o |
| Position |Posi√ß√£o do registrador utilizada por opera√ß√µes de movimenta√ß√£o de dados|
|Num 1 | N√∫mero a ser inserido na matriz alvo|
|Num 2 | N√∫mero a ser inserido na matriz alvo|

A nova implementa√ß√£o exigiu uma reformula√ß√£o na forma como os dados eram inseridos nos registradores e enviados ao processador. Essa mudan√ßa foi uma consequ√™ncia direta da modifica√ß√£o no formato da instru√ß√£o, que passou a incorporar informa√ß√µes adicionais sobre os dados e suas posi√ß√µes.

A comunica√ß√£o entre o processador e o coprocessador foi estruturada seguindo a metodologia mestre-escravo, onde o processador (mestre) envia instru√ß√µes ao coprocessador (escravo), que as interpreta e executa. No caso das instru√ß√µes do tipo `LOAD`, o processador transmite os valores das matrizes juntamente com suas posi√ß√µes codificadas dentro da pr√≥pria instru√ß√£o. O coprocessador ent√£o realiza o armazenamento desses valores nos registradores internos correspondentes.

De forma an√°loga, a instru√ß√£o `STORE` √© utilizada para retornar os resultados ao processador. Nessa opera√ß√£o, o coprocessador empacota quatro bytes de resultado e os envia ao HPS, respeitando a posi√ß√£o especificada na instru√ß√£o recebida. Esse modelo de comunica√ß√£o direta e estruturada permitiu maior controle sobre o fluxo de dados, al√©m de garantir efici√™ncia e sincroniza√ß√£o entre os m√≥dulos envolvidos.

### üîå Comunica√ß√£o Utilizada

A comunica√ß√£o desenvolvida, como j√° mencionado, segue a arquitetura mestre-escravo, na qual o processador (mestre) envia instru√ß√µes ao coprocessador (escravo), respons√°vel por process√°-las e retornar os dados. Esse envio √© realizado por meio do barramento **Lightweight HPS-to-FPGA (LW-H2F)**, uma interface AXI dispon√≠vel na plataforma DE1-SoC.

O barramento LW-H2F possui uma largura de 32 bits e foi projetado para transfer√™ncias de controle e pequenos volumes de dados. Ele permite uma comunica√ß√£o eficiente e simplificada entre o HPS (Hard Processor System) e a l√≥gica program√°vel da FPGA. Sua utiliza√ß√£o neste projeto foi fundamental para garantir a troca r√°pida de comandos e dados entre as duas partes da placa, sem a necessidade de protocolos complexos.

#### üì• PIOs ‚Äì Parallel Input/Output

Outro componente essencial utilizado na comunica√ß√£o foi o **PIO (Parallel Input/Output)**, dispon√≠vel como perif√©rico padr√£o no Platform Designer (Qsys) do Quartus. O PIO √© um m√≥dulo simples que permite realizar leitura e escrita paralela de dados entre o HPS e a FPGA. Ele √© amplamente utilizado para envio de sinais de controle, estados ou dados discretos em aplica√ß√µes embarcadas.

No contexto deste projeto, os PIOs desempenharam m√∫ltiplas fun√ß√µes:

- Controle de sinais de sincroniza√ß√£o entre o processador e o coprocessador (como ‚Äúpronto‚Äù enviado pela FPGA), viabilizando um protocolo de handshaking confi√°vel;
- Transmiss√£o das instru√ß√µes montadas no processador para o coprocessador, permitindo a ativa√ß√£o direta das opera√ß√µes matriciais;
- Envio de pacotes de bits do coprocessador para o HPS, contendo os resultados das opera√ß√µes, especialmente nos casos de instru√ß√µes do tipo `STORE`.

Essa abordagem multifuncional com os PIOs proporcionou flexibilidade na comunica√ß√£o e reduziu a complexidade de controle interno do sistema. O uso combinado do barramento AXI e dos PIOs resultou em um canal de comunica√ß√£o robusto, eficiente e altamente adaptado √†s exig√™ncias do projeto.
#### ü§ù Protocolo de Handshaking

O protocolo de handshaking implementado entre o HPS e o coprocessador (FPGA) segue os seguintes passos:

1. **Envio da instru√ß√£o**  
   - O HPS monta a instru√ß√£o em Assembly e a escreve nos registradores via barramento e PIOs.  
   - Em seguida, o HPS aciona o sinal `Start` (coloca `Start = 1`) para indicar que h√° uma nova opera√ß√£o a ser executada.

2. **Modo de espera do HPS**  
   - Ap√≥s ativar `Start`, o HPS entra em loop de espera, monitorando o sinal `Done_operation` vindo do coprocessador.

3. **Processamento pelo coprocessador**  
   - O coprocessador, ao detectar `Start = 1`, l√™ a instru√ß√£o e executa a opera√ß√£o correspondente.  
   - Durante a execu√ß√£o, o coprocessador mant√©m `Done_operation = 0`.

4. **Conclus√£o da opera√ß√£o**  
   - Quando o coprocessador finaliza o processamento (por exemplo, multiplica√ß√£o matricial ou empacotamento de bytes), ele coloca `Done_operation = 1`.  
   - Esse pulso indica ao HPS que a opera√ß√£o foi finalizada.

5. **Reset do ciclo**  
   - O HPS detecta `Done_operation = 1` e zera o sinal `Start` (`Start = 0`).  
   - Ap√≥s limpar `Start`, o HPS  fica pronto para enviar a pr√≥xima instru√ß√£o.

Esse fluxo garante sincroniza√ß√£o precisa entre ambos os m√≥dulos, evitando condi√ß√µes de corrida e garantindo que cada instru√ß√£o seja processada individualmente antes do envio da pr√≥xima.  

