
TEST19_TIMER1_TRAFFIC_LIGHT.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000690  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000002  00800060  00000690  00000724  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000002  00800062  00800062  00000726  2**0
                  ALLOC
  3 .stab         00001890  00000000  00000000  00000728  2**2
                  CONTENTS, READONLY, DEBUGGING
  4 .stabstr      0000051f  00000000  00000000  00001fb8  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_aranges 00000080  00000000  00000000  000024d8  2**3
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000067e  00000000  00000000  00002558  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000177  00000000  00000000  00002bd6  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000338  00000000  00000000  00002d4d  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000001f8  00000000  00000000  00003088  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004e0  00000000  00000000  00003280  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000002dd  00000000  00000000  00003760  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   8:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  10:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  14:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  18:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  1c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  20:	0c 94 7b 01 	jmp	0x2f6	; 0x2f6 <__vector_8>
  24:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  28:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  2c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  30:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  34:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  38:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  3c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  40:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  44:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  48:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  4c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  50:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d4 e0       	ldi	r29, 0x04	; 4
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_copy_data>:
  60:	10 e0       	ldi	r17, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	e0 e9       	ldi	r30, 0x90	; 144
  68:	f6 e0       	ldi	r31, 0x06	; 6
  6a:	02 c0       	rjmp	.+4      	; 0x70 <__do_copy_data+0x10>
  6c:	05 90       	lpm	r0, Z+
  6e:	0d 92       	st	X+, r0
  70:	a2 36       	cpi	r26, 0x62	; 98
  72:	b1 07       	cpc	r27, r17
  74:	d9 f7       	brne	.-10     	; 0x6c <__do_copy_data+0xc>

00000076 <__do_clear_bss>:
  76:	10 e0       	ldi	r17, 0x00	; 0
  78:	a2 e6       	ldi	r26, 0x62	; 98
  7a:	b0 e0       	ldi	r27, 0x00	; 0
  7c:	01 c0       	rjmp	.+2      	; 0x80 <.do_clear_bss_start>

0000007e <.do_clear_bss_loop>:
  7e:	1d 92       	st	X+, r1

00000080 <.do_clear_bss_start>:
  80:	a4 36       	cpi	r26, 0x64	; 100
  82:	b1 07       	cpc	r27, r17
  84:	e1 f7       	brne	.-8      	; 0x7e <.do_clear_bss_loop>
  86:	0e 94 f5 01 	call	0x3ea	; 0x3ea <main>
  8a:	0c 94 46 03 	jmp	0x68c	; 0x68c <_exit>

0000008e <__bad_interrupt>:
  8e:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000092 <_Z12delay_reducel>:

#define uchar unsigned char


void delay_reduce(long int delay)
{
  92:	dc 01       	movw	r26, r24
  94:	cb 01       	movw	r24, r22
    for(;delay > 1;delay--)
	{
		asm volatile ("nop");
	}
	*/
	while (delay)
  96:	00 97       	sbiw	r24, 0x00	; 0
  98:	a1 05       	cpc	r26, r1
  9a:	b1 05       	cpc	r27, r1
  9c:	41 f0       	breq	.+16     	; 0xae <_Z12delay_reducel+0x1c>
	{
		delay--;
  9e:	01 97       	sbiw	r24, 0x01	; 1
  a0:	a1 09       	sbc	r26, r1
  a2:	b1 09       	sbc	r27, r1
		asm volatile ("nop");
  a4:	00 00       	nop
    for(;delay > 1;delay--)
	{
		asm volatile ("nop");
	}
	*/
	while (delay)
  a6:	00 97       	sbiw	r24, 0x00	; 0
  a8:	a1 05       	cpc	r26, r1
  aa:	b1 05       	cpc	r27, r1
  ac:	c1 f7       	brne	.-16     	; 0x9e <_Z12delay_reducel+0xc>
  ae:	08 95       	ret

000000b0 <_Z12delay_secondi>:

void delay_second(int i) 
{
	
	int j;
	for(;i!=0;i--)
  b0:	00 97       	sbiw	r24, 0x00	; 0
  b2:	41 f4       	brne	.+16     	; 0xc4 <_Z12delay_secondi+0x14>
  b4:	08 95       	ret
  b6:	21 50       	subi	r18, 0x01	; 1
  b8:	30 40       	sbci	r19, 0x00	; 0
	{
		for(j=65535;j!=0;j--);
  ba:	e9 f7       	brne	.-6      	; 0xb6 <_Z12delay_secondi+0x6>
		{
			asm volatile ("nop");
  bc:	00 00       	nop

void delay_second(int i) 
{
	
	int j;
	for(;i!=0;i--)
  be:	01 97       	sbiw	r24, 0x01	; 1
  c0:	19 f4       	brne	.+6      	; 0xc8 <_Z12delay_secondi+0x18>
  c2:	08 95       	ret
		asm volatile ("nop");
	}
}

void delay_second(int i) 
{
  c4:	4f ef       	ldi	r20, 0xFF	; 255
  c6:	5f ef       	ldi	r21, 0xFF	; 255
  c8:	9a 01       	movw	r18, r20
  ca:	f5 cf       	rjmp	.-22     	; 0xb6 <_Z12delay_secondi+0x6>

000000cc <_Z22TIMER0_NORMAL_PWM_INITv>:
void TIMER0_NORMAL_PWM_INIT()
{
	//端口初始化
	//PWM_TIMER0_DDR |= (1 << PWM_TIMER0_OUT); 
	//计数器初始化
	TCNT0=0x00;
  cc:	12 be       	out	0x32, r1	; 50
	//OCR0 = 0X01;//***避免与bottom相同时候特殊情况
	//中断初始化
	TIMSK |= 1 << TOIE0;
  ce:	89 b7       	in	r24, 0x39	; 57
  d0:	81 60       	ori	r24, 0x01	; 1
  d2:	89 bf       	out	0x39, r24	; 57
	//PWM模式设置
	TCCR0 |= (1 << CS00) | (1 << CS02);//设置为普通PWM；匹配时将取反；1024分频
  d4:	83 b7       	in	r24, 0x33	; 51
  d6:	85 60       	ori	r24, 0x05	; 5
  d8:	83 bf       	out	0x33, r24	; 51
	
	
}
  da:	08 95       	ret

000000dc <_Z27TIMER0_NORMAL_PWM_TCNT0_setf>:
//**************************************************************


void TIMER0_NORMAL_PWM_TCNT0_set(float compare_time)
{
	TCNT0 = 256 - F_CPU/1024 * compare_time;
  dc:	20 e0       	ldi	r18, 0x00	; 0
  de:	30 e0       	ldi	r19, 0x00	; 0
  e0:	41 ee       	ldi	r20, 0xE1	; 225
  e2:	55 e4       	ldi	r21, 0x45	; 69
  e4:	0e 94 e3 02 	call	0x5c6	; 0x5c6 <__mulsf3>
  e8:	9b 01       	movw	r18, r22
  ea:	ac 01       	movw	r20, r24
  ec:	60 e0       	ldi	r22, 0x00	; 0
  ee:	70 e0       	ldi	r23, 0x00	; 0
  f0:	80 e8       	ldi	r24, 0x80	; 128
  f2:	93 e4       	ldi	r25, 0x43	; 67
  f4:	0e 94 01 02 	call	0x402	; 0x402 <__subsf3>
  f8:	0e 94 66 02 	call	0x4cc	; 0x4cc <__fixunssfsi>
  fc:	62 bf       	out	0x32, r22	; 50
	
}
  fe:	08 95       	ret

00000100 <_Z24TIMER0_NORMAL_PWM_SEARCHv>:
//*****************F_CPU/1024 * compare_time 不大于255******
//**************一般compare_time取0.01 在中断中累加或者用TIMER1
//**************************************************************
void TIMER0_NORMAL_PWM_SEARCH()
{
	while(!(TIFR & ~(1 << TOV0)));//***********等待置位
 100:	88 b7       	in	r24, 0x38	; 56
 102:	8e 7f       	andi	r24, 0xFE	; 254
 104:	e9 f3       	breq	.-6      	; 0x100 <_Z24TIMER0_NORMAL_PWM_SEARCHv>
	
	TIFR |= 1 << TOV0;//***************写1清零
 106:	88 b7       	in	r24, 0x38	; 56
 108:	81 60       	ori	r24, 0x01	; 1
 10a:	88 bf       	out	0x38, r24	; 56
	
	
	
}
 10c:	08 95       	ret

0000010e <_Z21TIMER0_CATCH_PWM_INITv>:
//**************************************************************

void TIMER0_CATCH_PWM_INIT()
{
	//端口初始化
	PWM_TIMER0_DDR &= ~(1 << PWM_TIMER0_T0); 
 10e:	b8 98       	cbi	0x17, 0	; 23
	PWM_TIMER0_PORT |= 1 << PWM_TIMER0_T0;
 110:	c0 9a       	sbi	0x18, 0	; 24
	//计数器初始化
	TCNT0 = 255;
 112:	8f ef       	ldi	r24, 0xFF	; 255
 114:	82 bf       	out	0x32, r24	; 50
	//OCR0 = 0X01;//***避免与bottom相同时候特殊情况
	//中断初始化
	TIMSK |= 1 << TICIE1;
 116:	89 b7       	in	r24, 0x39	; 57
 118:	80 62       	ori	r24, 0x20	; 32
 11a:	89 bf       	out	0x39, r24	; 57
	//快速PWM模式设置
	TCCR0 |=  (1 << CS01) | (1 << CS02);//设置为捕获PWM；
 11c:	83 b7       	in	r24, 0x33	; 51
 11e:	86 60       	ori	r24, 0x06	; 6
 120:	83 bf       	out	0x33, r24	; 51
	
	
}
 122:	08 95       	ret

00000124 <_Z24TIMER0_FASTPWM_OCR0_initv>:

//**********************FAST PWM OCR0模式初始化*******************//
void TIMER0_FASTPWM_OCR0_init()
{
	//端口初始化
	PWM_TIMER0_DDR|=(1<<PWM_TIMER0_OUT); 
 124:	bb 9a       	sbi	0x17, 3	; 23
	//计数器初始化
	TCNT0=0x00;OCR0 = 0X01;//***避免与bottom相同时候特殊情况
 126:	12 be       	out	0x32, r1	; 50
 128:	81 e0       	ldi	r24, 0x01	; 1
 12a:	8c bf       	out	0x3c, r24	; 60
	//中断初始化
	TIMSK |= (1<<OCIE0)|(1<<TOIE0);
 12c:	89 b7       	in	r24, 0x39	; 57
 12e:	83 60       	ori	r24, 0x03	; 3
 130:	89 bf       	out	0x39, r24	; 57
	//快速PWM模式设置
	TCCR0 |= (1 << WGM00) | (1 << WGM01) | (1 << COM01) | (1 << COM00) | (1 << CS01);//设置为快速PWM；与OCR0匹配时将清零；8分频
 132:	83 b7       	in	r24, 0x33	; 51
 134:	8a 67       	ori	r24, 0x7A	; 122
 136:	83 bf       	out	0x33, r24	; 51
	
	
}
 138:	08 95       	ret

0000013a <_Z24TIMER0_FASTPWMA_OCR0_setf>:
//********************FAST PWM ICR0模式时间设定*********************//
void TIMER0_FASTPWMA_OCR0_set(float compare_time)
{
	OCR0=F_CPU/8*compare_time;
 13a:	20 e0       	ldi	r18, 0x00	; 0
 13c:	30 e0       	ldi	r19, 0x00	; 0
 13e:	41 e6       	ldi	r20, 0x61	; 97
 140:	59 e4       	ldi	r21, 0x49	; 73
 142:	0e 94 e3 02 	call	0x5c6	; 0x5c6 <__mulsf3>
 146:	0e 94 66 02 	call	0x4cc	; 0x4cc <__fixunssfsi>
 14a:	6c bf       	out	0x3c, r22	; 60
	
}
 14c:	08 95       	ret

0000014e <_Z22TIMER1_NORMAL_PWM_INITv>:
void TIMER1_NORMAL_PWM_INIT()
{
	//端口初始化
	//PWM_TIMER1_DDR |= (1<<PWM_TIMER1_OUTA);  PWM_TIMER1_PORT &= ~(1 << PWM_TIMER1_OUTA);
	//计数器初始化
	TCNT1 = 0x00;
 14e:	1d bc       	out	0x2d, r1	; 45
 150:	1c bc       	out	0x2c, r1	; 44
	//中断初始化
	TIMSK |= 1<<TOIE1;
 152:	89 b7       	in	r24, 0x39	; 57
 154:	84 60       	ori	r24, 0x04	; 4
 156:	89 bf       	out	0x39, r24	; 57
	//普通PWM模式设置
	//TCCR1A |= 1<<COM1A1;//比较匹配清零 TOP置位
	TCCR1B |= (1<<CS10)|(1<<CS12);//1024分频
 158:	8e b5       	in	r24, 0x2e	; 46
 15a:	85 60       	ori	r24, 0x05	; 5
 15c:	8e bd       	out	0x2e, r24	; 46
	//TCCR1B |= 1 << CS10;//**********1分频
	
}
 15e:	08 95       	ret

00000160 <_Z21TIMER1_NORMAL_PWM_setf>:
//********************TIMER1 NORMAL PWM 模式时间设定*********************//
void TIMER1_NORMAL_PWM_set(float compare_time)
{
	TCNT1 = 65536 - F_CPU/1024*compare_time;
 160:	20 e0       	ldi	r18, 0x00	; 0
 162:	30 e0       	ldi	r19, 0x00	; 0
 164:	41 ee       	ldi	r20, 0xE1	; 225
 166:	55 e4       	ldi	r21, 0x45	; 69
 168:	0e 94 e3 02 	call	0x5c6	; 0x5c6 <__mulsf3>
 16c:	9b 01       	movw	r18, r22
 16e:	ac 01       	movw	r20, r24
 170:	60 e0       	ldi	r22, 0x00	; 0
 172:	70 e0       	ldi	r23, 0x00	; 0
 174:	80 e8       	ldi	r24, 0x80	; 128
 176:	97 e4       	ldi	r25, 0x47	; 71
 178:	0e 94 01 02 	call	0x402	; 0x402 <__subsf3>
 17c:	0e 94 66 02 	call	0x4cc	; 0x4cc <__fixunssfsi>
 180:	dc 01       	movw	r26, r24
 182:	cb 01       	movw	r24, r22
 184:	9d bd       	out	0x2d, r25	; 45
 186:	8c bd       	out	0x2c, r24	; 44
	
}
 188:	08 95       	ret

0000018a <_Z25TIMER1_FASTPWMA_ICR1_initv>:

//**********************FAST PWM ICR1模式初始化*******************//
void TIMER1_FASTPWMA_ICR1_init()
{
	//端口初始化
	PWM_TIMER1_DDR |= (1<<PWM_TIMER1_OUTA);  PWM_TIMER1_PORT &= ~(1 << PWM_TIMER1_OUTA);
 18a:	8d 9a       	sbi	0x11, 5	; 17
 18c:	95 98       	cbi	0x12, 5	; 18
	//计数器初始化
	TCNT1 = 0x00;
 18e:	1d bc       	out	0x2d, r1	; 45
 190:	1c bc       	out	0x2c, r1	; 44
	//中断初始化
	TIMSK |= (1<<OCIE1A)|(1<<TOIE1);
 192:	89 b7       	in	r24, 0x39	; 57
 194:	84 61       	ori	r24, 0x14	; 20
 196:	89 bf       	out	0x39, r24	; 57
	//快速PWM模式设置
	TCCR1A |= (1<<COM1A1)|(1<<WGM11);//比较匹配清零 TOP置位 
 198:	8f b5       	in	r24, 0x2f	; 47
 19a:	82 68       	ori	r24, 0x82	; 130
 19c:	8f bd       	out	0x2f, r24	; 47
	TCCR1B |= (1<<WGM12)|(1<<WGM13)|(1<<CS10)|(1<<CS12);//TOP为ICR1的值 1024分频
 19e:	8e b5       	in	r24, 0x2e	; 46
 1a0:	8d 61       	ori	r24, 0x1D	; 29
 1a2:	8e bd       	out	0x2e, r24	; 46
	
	
}
 1a4:	08 95       	ret

000001a6 <_Z24TIMER1_FASTPWMA_ICR1_setff>:
//********************FAST PWM ICR1模式时间设定*********************//
void TIMER1_FASTPWMA_ICR1_set(float compare_time,float top_time)
{
 1a6:	cf 92       	push	r12
 1a8:	df 92       	push	r13
 1aa:	ef 92       	push	r14
 1ac:	ff 92       	push	r15
 1ae:	69 01       	movw	r12, r18
 1b0:	7a 01       	movw	r14, r20
	OCR1A=F_CPU/1024*compare_time;
 1b2:	20 e0       	ldi	r18, 0x00	; 0
 1b4:	30 e0       	ldi	r19, 0x00	; 0
 1b6:	41 ee       	ldi	r20, 0xE1	; 225
 1b8:	55 e4       	ldi	r21, 0x45	; 69
 1ba:	0e 94 e3 02 	call	0x5c6	; 0x5c6 <__mulsf3>
 1be:	0e 94 66 02 	call	0x4cc	; 0x4cc <__fixunssfsi>
 1c2:	dc 01       	movw	r26, r24
 1c4:	cb 01       	movw	r24, r22
 1c6:	9b bd       	out	0x2b, r25	; 43
 1c8:	8a bd       	out	0x2a, r24	; 42
	ICR1=F_CPU/1024*top_time;
 1ca:	c7 01       	movw	r24, r14
 1cc:	b6 01       	movw	r22, r12
 1ce:	20 e0       	ldi	r18, 0x00	; 0
 1d0:	30 e0       	ldi	r19, 0x00	; 0
 1d2:	41 ee       	ldi	r20, 0xE1	; 225
 1d4:	55 e4       	ldi	r21, 0x45	; 69
 1d6:	0e 94 e3 02 	call	0x5c6	; 0x5c6 <__mulsf3>
 1da:	0e 94 66 02 	call	0x4cc	; 0x4cc <__fixunssfsi>
 1de:	dc 01       	movw	r26, r24
 1e0:	cb 01       	movw	r24, r22
 1e2:	97 bd       	out	0x27, r25	; 39
 1e4:	86 bd       	out	0x26, r24	; 38
}
 1e6:	ff 90       	pop	r15
 1e8:	ef 90       	pop	r14
 1ea:	df 90       	pop	r13
 1ec:	cf 90       	pop	r12
 1ee:	08 95       	ret

000001f0 <_Z31TIMER1_PHASE_CORRECTION_10_initv>:

//**********************十位相位修正PWM模式初始化*******************//
void TIMER1_PHASE_CORRECTION_10_init()
{
	//端口初始化
	PWM_TIMER1_DDR |= (1<<PWM_TIMER1_OUTA);  PWM_TIMER1_PORT &= ~(1 << PWM_TIMER1_OUTA);
 1f0:	8d 9a       	sbi	0x11, 5	; 17
 1f2:	95 98       	cbi	0x12, 5	; 18
	//计数器初始化
	TCNT1 = 0x00;OCR1A = 0X00;
 1f4:	1d bc       	out	0x2d, r1	; 45
 1f6:	1c bc       	out	0x2c, r1	; 44
 1f8:	1b bc       	out	0x2b, r1	; 43
 1fa:	1a bc       	out	0x2a, r1	; 42
	//中断初始化
	TIMSK |= (1<<OCIE1A)|(1<<TOIE1);
 1fc:	89 b7       	in	r24, 0x39	; 57
 1fe:	84 61       	ori	r24, 0x14	; 20
 200:	89 bf       	out	0x39, r24	; 57
	//快速PWM模式设置
	TCCR1A |= (1<<COM1A1)|(1<<WGM11)|(1<<WGM10);//比较匹配清零 TOP置位
 202:	8f b5       	in	r24, 0x2f	; 47
 204:	83 68       	ori	r24, 0x83	; 131
 206:	8f bd       	out	0x2f, r24	; 47
	TCCR1B |= (1<<CS11);//TOP为ICR1的值 8分频
 208:	8e b5       	in	r24, 0x2e	; 46
 20a:	82 60       	ori	r24, 0x02	; 2
 20c:	8e bd       	out	0x2e, r24	; 46
	
	
}
 20e:	08 95       	ret

00000210 <_Z21TIMER1_CATCH_PWM_INITv>:
//**************************************************************

void TIMER1_CATCH_PWM_INIT()
{
	//端口初始化
	PWM_TIMER1_DDR &= ~(1 << PWM_TIMER1_CATCH); 
 210:	8e 98       	cbi	0x11, 6	; 17
	PWM_TIMER1_PORT |= 1 << PWM_TIMER1_CATCH;
 212:	96 9a       	sbi	0x12, 6	; 18
	//计数器初始化
	TCNT0 = 0X00;
 214:	12 be       	out	0x32, r1	; 50
	//OCR0 = 0X01;//***避免与bottom相同时候特殊情况
	//中断初始化
	TIMSK |= 1 << TICIE1;
 216:	89 b7       	in	r24, 0x39	; 57
 218:	80 62       	ori	r24, 0x20	; 32
 21a:	89 bf       	out	0x39, r24	; 57
	//快速PWM模式设置
	//TCCR0 |=  (1 << CS01) | (1 << CS02);//设置为捕获PWM；
	TCCR1B |= (1 << ICNC1) | (1 << ICES1) | (1 << CS10);//********频率1分频
 21c:	8e b5       	in	r24, 0x2e	; 46
 21e:	81 6c       	ori	r24, 0xC1	; 193
 220:	8e bd       	out	0x2e, r24	; 46
	
}
 222:	08 95       	ret

00000224 <_Z22TIMER2_NORMAL_PWM_INITv>:
void TIMER2_NORMAL_PWM_INIT()
{
	//端口初始化
	//PWM_TIMER1_DDR |= (1<<PWM_TIMER1_OUTA);  PWM_TIMER1_PORT &= ~(1 << PWM_TIMER1_OUTA);
	//计数器初始化
	TCNT2 = 0x00;
 224:	14 bc       	out	0x24, r1	; 36
	//中断初始化
	TIMSK |= 1<<TOIE2;
 226:	89 b7       	in	r24, 0x39	; 57
 228:	80 64       	ori	r24, 0x40	; 64
 22a:	89 bf       	out	0x39, r24	; 57
	//普通PWM模式设置
	//TCCR2 |= 1<<COM20;//比较匹配取反
	TCCR2 |= (1 << CS22) | (1 << CS21) | (1 << CS20);//1024分频
 22c:	85 b5       	in	r24, 0x25	; 37
 22e:	87 60       	ori	r24, 0x07	; 7
 230:	85 bd       	out	0x25, r24	; 37
	
	
}
 232:	08 95       	ret

00000234 <_Z21TIMER2_NORMAL_PWM_setf>:
//********************TIMER1 NORMAL PWM 模式时间设定*********************//
void TIMER2_NORMAL_PWM_set(float compare_time)
{
	TCNT2 = 256 - F_CPU/1024*compare_time;
 234:	20 e0       	ldi	r18, 0x00	; 0
 236:	30 e0       	ldi	r19, 0x00	; 0
 238:	41 ee       	ldi	r20, 0xE1	; 225
 23a:	55 e4       	ldi	r21, 0x45	; 69
 23c:	0e 94 e3 02 	call	0x5c6	; 0x5c6 <__mulsf3>
 240:	9b 01       	movw	r18, r22
 242:	ac 01       	movw	r20, r24
 244:	60 e0       	ldi	r22, 0x00	; 0
 246:	70 e0       	ldi	r23, 0x00	; 0
 248:	80 e8       	ldi	r24, 0x80	; 128
 24a:	93 e4       	ldi	r25, 0x43	; 67
 24c:	0e 94 01 02 	call	0x402	; 0x402 <__subsf3>
 250:	0e 94 66 02 	call	0x4cc	; 0x4cc <__fixunssfsi>
 254:	64 bd       	out	0x24, r22	; 36
	
}
 256:	08 95       	ret

00000258 <_Z8LED_INITv>:

//************初始化
void LED_INIT()
{
	
	LED_DDR = 0XFF;
 258:	8f ef       	ldi	r24, 0xFF	; 255
 25a:	8a bb       	out	0x1a, r24	; 26
	
	LED_PORT = 0X00;
 25c:	1b ba       	out	0x1b, r1	; 27
	
	
}
 25e:	08 95       	ret

00000260 <_Z9LED_TWINKh>:


//********指定位取反
void LED_TWINK(uchar num)
{
	LED_PORT ^= 1 << num;//********指定位取反
 260:	4b b3       	in	r20, 0x1b	; 27
 262:	21 e0       	ldi	r18, 0x01	; 1
 264:	30 e0       	ldi	r19, 0x00	; 0
 266:	b9 01       	movw	r22, r18
 268:	02 c0       	rjmp	.+4      	; 0x26e <_Z9LED_TWINKh+0xe>
 26a:	66 0f       	add	r22, r22
 26c:	77 1f       	adc	r23, r23
 26e:	8a 95       	dec	r24
 270:	e2 f7       	brpl	.-8      	; 0x26a <_Z9LED_TWINKh+0xa>
 272:	cb 01       	movw	r24, r22
 274:	84 27       	eor	r24, r20
 276:	8b bb       	out	0x1b, r24	; 27
}
 278:	08 95       	ret

0000027a <_Z9LED_BLINKhh>:


//****************指定位闪烁
void LED_BLINK(uchar num,uchar time)
{
 27a:	0f 93       	push	r16
 27c:	1f 93       	push	r17
 27e:	cf 93       	push	r28
 280:	c6 2f       	mov	r28, r22
	LED_DDR |= 1 << num;//******指定位为输出
 282:	9a b3       	in	r25, 0x1a	; 26
 284:	01 e0       	ldi	r16, 0x01	; 1
 286:	10 e0       	ldi	r17, 0x00	; 0
 288:	02 c0       	rjmp	.+4      	; 0x28e <_Z9LED_BLINKhh+0x14>
 28a:	00 0f       	add	r16, r16
 28c:	11 1f       	adc	r17, r17
 28e:	8a 95       	dec	r24
 290:	e2 f7       	brpl	.-8      	; 0x28a <_Z9LED_BLINKhh+0x10>
 292:	80 2f       	mov	r24, r16
 294:	90 2b       	or	r25, r16
 296:	9a bb       	out	0x1a, r25	; 26
	
	LED_PORT |= 1 << num;//********指定位为点亮
 298:	9b b3       	in	r25, 0x1b	; 27
 29a:	89 2b       	or	r24, r25
 29c:	8b bb       	out	0x1b, r24	; 27
	
	delay_second(time);
 29e:	86 2f       	mov	r24, r22
 2a0:	90 e0       	ldi	r25, 0x00	; 0
 2a2:	0e 94 58 00 	call	0xb0	; 0xb0 <_Z12delay_secondi>
	
	LED_PORT &= ~(1 << num);//*******指定位为灭
 2a6:	8b b3       	in	r24, 0x1b	; 27
 2a8:	00 95       	com	r16
 2aa:	08 23       	and	r16, r24
 2ac:	0b bb       	out	0x1b, r16	; 27
	
	delay_second(time);
 2ae:	8c 2f       	mov	r24, r28
 2b0:	90 e0       	ldi	r25, 0x00	; 0
 2b2:	0e 94 58 00 	call	0xb0	; 0xb0 <_Z12delay_secondi>
	
	
}
 2b6:	cf 91       	pop	r28
 2b8:	1f 91       	pop	r17
 2ba:	0f 91       	pop	r16
 2bc:	08 95       	ret

000002be <_Z8LED_FLOWv>:


/*********************流水灯*********************/

void LED_FLOW()
{
 2be:	cf 93       	push	r28
	LED_DDR = 0XFF;
 2c0:	8f ef       	ldi	r24, 0xFF	; 255
 2c2:	8a bb       	out	0x1a, r24	; 26
	LED_PORT = 0x01;
 2c4:	81 e0       	ldi	r24, 0x01	; 1
 2c6:	8b bb       	out	0x1b, r24	; 27
 2c8:	c8 e0       	ldi	r28, 0x08	; 8
	for(uchar K = 0;K < 8;K ++)
	{
		delay_second(5);
 2ca:	85 e0       	ldi	r24, 0x05	; 5
 2cc:	90 e0       	ldi	r25, 0x00	; 0
 2ce:	0e 94 58 00 	call	0xb0	; 0xb0 <_Z12delay_secondi>
		
		LED_PORT = LED_PORT <<1;
 2d2:	8b b3       	in	r24, 0x1b	; 27
 2d4:	88 0f       	add	r24, r24
 2d6:	8b bb       	out	0x1b, r24	; 27
 2d8:	c1 50       	subi	r28, 0x01	; 1

void LED_FLOW()
{
	LED_DDR = 0XFF;
	LED_PORT = 0x01;
	for(uchar K = 0;K < 8;K ++)
 2da:	b9 f7       	brne	.-18     	; 0x2ca <_Z8LED_FLOWv+0xc>
		LED_PORT = LED_PORT <<1;
		
		
		 
	}
}
 2dc:	cf 91       	pop	r28
 2de:	08 95       	ret

000002e0 <_Z15LED_LEFT_CIRCLEv>:

//*************循环左移
void LED_LEFT_CIRCLE()
{
	if (LED_PORT & 0X80)
 2e0:	df 9b       	sbis	0x1b, 7	; 27
 2e2:	05 c0       	rjmp	.+10     	; 0x2ee <_Z15LED_LEFT_CIRCLEv+0xe>
	{
		LED_PORT = (LED_PORT << 1)| 0X01;
 2e4:	8b b3       	in	r24, 0x1b	; 27
 2e6:	88 0f       	add	r24, r24
 2e8:	81 60       	ori	r24, 0x01	; 1
 2ea:	8b bb       	out	0x1b, r24	; 27
 2ec:	08 95       	ret
	
	else
	
	
	
	LED_PORT <<= 1;
 2ee:	8b b3       	in	r24, 0x1b	; 27
 2f0:	88 0f       	add	r24, r24
 2f2:	8b bb       	out	0x1b, r24	; 27
 2f4:	08 95       	ret

000002f6 <__vector_8>:
//-----------------------------------------------------------

uchar MODEL,FLASH_COUNT = 0;

ISR(TIMER1_OVF_vect)
{
 2f6:	1f 92       	push	r1
 2f8:	0f 92       	push	r0
 2fa:	0f b6       	in	r0, 0x3f	; 63
 2fc:	0f 92       	push	r0
 2fe:	11 24       	eor	r1, r1
 300:	2f 93       	push	r18
 302:	3f 93       	push	r19
 304:	4f 93       	push	r20
 306:	5f 93       	push	r21
 308:	6f 93       	push	r22
 30a:	7f 93       	push	r23
 30c:	8f 93       	push	r24
 30e:	9f 93       	push	r25
 310:	af 93       	push	r26
 312:	bf 93       	push	r27
 314:	ef 93       	push	r30
 316:	ff 93       	push	r31
	TIMER1_NORMAL_PWM_set(0.5);
 318:	60 e0       	ldi	r22, 0x00	; 0
 31a:	70 e0       	ldi	r23, 0x00	; 0
 31c:	80 e0       	ldi	r24, 0x00	; 0
 31e:	9f e3       	ldi	r25, 0x3F	; 63
 320:	0e 94 b0 00 	call	0x160	; 0x160 <_Z21TIMER1_NORMAL_PWM_setf>
	
	
	 switch (MODEL)
 324:	80 91 63 00 	lds	r24, 0x0063
 328:	81 30       	cpi	r24, 0x01	; 1
 32a:	d9 f0       	breq	.+54     	; 0x362 <__vector_8+0x6c>
 32c:	81 30       	cpi	r24, 0x01	; 1
 32e:	30 f0       	brcs	.+12     	; 0x33c <__vector_8+0x46>
 330:	82 30       	cpi	r24, 0x02	; 2
 332:	41 f1       	breq	.+80     	; 0x384 <__vector_8+0x8e>
 334:	83 30       	cpi	r24, 0x03	; 3
 336:	09 f0       	breq	.+2      	; 0x33a <__vector_8+0x44>
 338:	47 c0       	rjmp	.+142    	; 0x3c8 <__vector_8+0xd2>
 33a:	37 c0       	rjmp	.+110    	; 0x3aa <__vector_8+0xb4>
	 {
		 //-----------------------------------------------------------
		 case 0:
		 
		 RED_NORTH_ON;YELLOW_NORTH_OFF;GREEN_NORTH_OFF;
 33c:	d8 9a       	sbi	0x1b, 0	; 27
 33e:	d9 98       	cbi	0x1b, 1	; 27
 340:	da 98       	cbi	0x1b, 2	; 27
		 
		 RED_WEST_OFF;YELLOW_WEST_OFF;GREEN_WEST_ON;
 342:	db 98       	cbi	0x1b, 3	; 27
 344:	dc 98       	cbi	0x1b, 4	; 27
 346:	dd 9a       	sbi	0x1b, 5	; 27
		 
		 if (++ FLASH_COUNT != 10)break;
 348:	80 91 62 00 	lds	r24, 0x0062
 34c:	8f 5f       	subi	r24, 0xFF	; 255
 34e:	80 93 62 00 	sts	0x0062, r24
 352:	8a 30       	cpi	r24, 0x0A	; 10
 354:	c9 f5       	brne	.+114    	; 0x3c8 <__vector_8+0xd2>
		 
		 MODEL = 1;
 356:	81 e0       	ldi	r24, 0x01	; 1
 358:	80 93 63 00 	sts	0x0063, r24
		 
		 FLASH_COUNT = 0;
 35c:	10 92 62 00 	sts	0x0062, r1
		 
		 break;
 360:	33 c0       	rjmp	.+102    	; 0x3c8 <__vector_8+0xd2>
		 //-----------------------------------------------------------
		 case 1:
		 
		 YELLOW_EAST_BLINK;
 362:	9b b3       	in	r25, 0x1b	; 27
 364:	80 e1       	ldi	r24, 0x10	; 16
 366:	89 27       	eor	r24, r25
 368:	8b bb       	out	0x1b, r24	; 27
		 
		 if (++ FLASH_COUNT != 10)break;
 36a:	80 91 62 00 	lds	r24, 0x0062
 36e:	8f 5f       	subi	r24, 0xFF	; 255
 370:	80 93 62 00 	sts	0x0062, r24
 374:	8a 30       	cpi	r24, 0x0A	; 10
 376:	41 f5       	brne	.+80     	; 0x3c8 <__vector_8+0xd2>
		 
		 MODEL = 2;
 378:	82 e0       	ldi	r24, 0x02	; 2
 37a:	80 93 63 00 	sts	0x0063, r24
		 
		 FLASH_COUNT = 0;
 37e:	10 92 62 00 	sts	0x0062, r1
		 
		 break;
 382:	22 c0       	rjmp	.+68     	; 0x3c8 <__vector_8+0xd2>
		 //-----------------------------------------------------------
		 case 2:
		 
		 RED_NORTH_OFF;YELLOW_NORTH_OFF;GREEN_NORTH_ON;
 384:	d8 98       	cbi	0x1b, 0	; 27
 386:	d9 98       	cbi	0x1b, 1	; 27
 388:	da 9a       	sbi	0x1b, 2	; 27
		 
		 RED_WEST_ON;YELLOW_WEST_OFF;GREEN_WEST_OFF;
 38a:	db 9a       	sbi	0x1b, 3	; 27
 38c:	dc 98       	cbi	0x1b, 4	; 27
 38e:	dd 98       	cbi	0x1b, 5	; 27
		 
		 if (++ FLASH_COUNT != 10)break;
 390:	80 91 62 00 	lds	r24, 0x0062
 394:	8f 5f       	subi	r24, 0xFF	; 255
 396:	80 93 62 00 	sts	0x0062, r24
 39a:	8a 30       	cpi	r24, 0x0A	; 10
 39c:	a9 f4       	brne	.+42     	; 0x3c8 <__vector_8+0xd2>
		 
		 MODEL = 3;
 39e:	83 e0       	ldi	r24, 0x03	; 3
 3a0:	80 93 63 00 	sts	0x0063, r24
		 
		 FLASH_COUNT = 0;
 3a4:	10 92 62 00 	sts	0x0062, r1
		 
		 break;
 3a8:	0f c0       	rjmp	.+30     	; 0x3c8 <__vector_8+0xd2>
		 //-----------------------------------------------------------
		 case 3:
		 
		 YELLOW_NORTH_BLINK;
 3aa:	9b b3       	in	r25, 0x1b	; 27
 3ac:	82 e0       	ldi	r24, 0x02	; 2
 3ae:	89 27       	eor	r24, r25
 3b0:	8b bb       	out	0x1b, r24	; 27
		 
		 if (++ FLASH_COUNT != 10)break;
 3b2:	80 91 62 00 	lds	r24, 0x0062
 3b6:	8f 5f       	subi	r24, 0xFF	; 255
 3b8:	80 93 62 00 	sts	0x0062, r24
 3bc:	8a 30       	cpi	r24, 0x0A	; 10
 3be:	21 f4       	brne	.+8      	; 0x3c8 <__vector_8+0xd2>
		 
		 MODEL = 0;
 3c0:	10 92 63 00 	sts	0x0063, r1
		 
		 FLASH_COUNT = 0;
 3c4:	10 92 62 00 	sts	0x0062, r1
		 
		 break;
		 //-----------------------------------------------------------
		 
	 }
 }
 3c8:	ff 91       	pop	r31
 3ca:	ef 91       	pop	r30
 3cc:	bf 91       	pop	r27
 3ce:	af 91       	pop	r26
 3d0:	9f 91       	pop	r25
 3d2:	8f 91       	pop	r24
 3d4:	7f 91       	pop	r23
 3d6:	6f 91       	pop	r22
 3d8:	5f 91       	pop	r21
 3da:	4f 91       	pop	r20
 3dc:	3f 91       	pop	r19
 3de:	2f 91       	pop	r18
 3e0:	0f 90       	pop	r0
 3e2:	0f be       	out	0x3f, r0	; 63
 3e4:	0f 90       	pop	r0
 3e6:	1f 90       	pop	r1
 3e8:	18 95       	reti

000003ea <main>:
	


int main(void)
{
	LED_INIT();
 3ea:	0e 94 2c 01 	call	0x258	; 0x258 <_Z8LED_INITv>
	
	TIMER1_NORMAL_PWM_INIT();
 3ee:	0e 94 a7 00 	call	0x14e	; 0x14e <_Z22TIMER1_NORMAL_PWM_INITv>
	
	TIMER1_NORMAL_PWM_set(0.01);
 3f2:	6a e0       	ldi	r22, 0x0A	; 10
 3f4:	77 ed       	ldi	r23, 0xD7	; 215
 3f6:	83 e2       	ldi	r24, 0x23	; 35
 3f8:	9c e3       	ldi	r25, 0x3C	; 60
 3fa:	0e 94 b0 00 	call	0x160	; 0x160 <_Z21TIMER1_NORMAL_PWM_setf>
	
	sei();
 3fe:	78 94       	sei
 400:	ff cf       	rjmp	.-2      	; 0x400 <main+0x16>

00000402 <__subsf3>:
 402:	50 58       	subi	r21, 0x80	; 128

00000404 <__addsf3>:
 404:	bb 27       	eor	r27, r27
 406:	aa 27       	eor	r26, r26
 408:	0e d0       	rcall	.+28     	; 0x426 <__addsf3x>
 40a:	a3 c0       	rjmp	.+326    	; 0x552 <__fp_round>
 40c:	94 d0       	rcall	.+296    	; 0x536 <__fp_pscA>
 40e:	30 f0       	brcs	.+12     	; 0x41c <__addsf3+0x18>
 410:	99 d0       	rcall	.+306    	; 0x544 <__fp_pscB>
 412:	20 f0       	brcs	.+8      	; 0x41c <__addsf3+0x18>
 414:	31 f4       	brne	.+12     	; 0x422 <__addsf3+0x1e>
 416:	9f 3f       	cpi	r25, 0xFF	; 255
 418:	11 f4       	brne	.+4      	; 0x41e <__addsf3+0x1a>
 41a:	1e f4       	brtc	.+6      	; 0x422 <__addsf3+0x1e>
 41c:	89 c0       	rjmp	.+274    	; 0x530 <__fp_nan>
 41e:	0e f4       	brtc	.+2      	; 0x422 <__addsf3+0x1e>
 420:	e0 95       	com	r30
 422:	e7 fb       	bst	r30, 7
 424:	7f c0       	rjmp	.+254    	; 0x524 <__fp_inf>

00000426 <__addsf3x>:
 426:	e9 2f       	mov	r30, r25
 428:	a5 d0       	rcall	.+330    	; 0x574 <__fp_split3>
 42a:	80 f3       	brcs	.-32     	; 0x40c <__addsf3+0x8>
 42c:	ba 17       	cp	r27, r26
 42e:	62 07       	cpc	r22, r18
 430:	73 07       	cpc	r23, r19
 432:	84 07       	cpc	r24, r20
 434:	95 07       	cpc	r25, r21
 436:	18 f0       	brcs	.+6      	; 0x43e <__addsf3x+0x18>
 438:	71 f4       	brne	.+28     	; 0x456 <__addsf3x+0x30>
 43a:	9e f5       	brtc	.+102    	; 0x4a2 <__stack+0x43>
 43c:	bd c0       	rjmp	.+378    	; 0x5b8 <__fp_zero>
 43e:	0e f4       	brtc	.+2      	; 0x442 <__addsf3x+0x1c>
 440:	e0 95       	com	r30
 442:	0b 2e       	mov	r0, r27
 444:	ba 2f       	mov	r27, r26
 446:	a0 2d       	mov	r26, r0
 448:	0b 01       	movw	r0, r22
 44a:	b9 01       	movw	r22, r18
 44c:	90 01       	movw	r18, r0
 44e:	0c 01       	movw	r0, r24
 450:	ca 01       	movw	r24, r20
 452:	a0 01       	movw	r20, r0
 454:	11 24       	eor	r1, r1
 456:	ff 27       	eor	r31, r31
 458:	59 1b       	sub	r21, r25
 45a:	99 f0       	breq	.+38     	; 0x482 <__stack+0x23>
 45c:	59 3f       	cpi	r21, 0xF9	; 249
 45e:	50 f4       	brcc	.+20     	; 0x474 <__stack+0x15>
 460:	50 3e       	cpi	r21, 0xE0	; 224
 462:	68 f1       	brcs	.+90     	; 0x4be <__stack+0x5f>
 464:	1a 16       	cp	r1, r26
 466:	f0 40       	sbci	r31, 0x00	; 0
 468:	a2 2f       	mov	r26, r18
 46a:	23 2f       	mov	r18, r19
 46c:	34 2f       	mov	r19, r20
 46e:	44 27       	eor	r20, r20
 470:	58 5f       	subi	r21, 0xF8	; 248
 472:	f3 cf       	rjmp	.-26     	; 0x45a <__addsf3x+0x34>
 474:	46 95       	lsr	r20
 476:	37 95       	ror	r19
 478:	27 95       	ror	r18
 47a:	a7 95       	ror	r26
 47c:	f0 40       	sbci	r31, 0x00	; 0
 47e:	53 95       	inc	r21
 480:	c9 f7       	brne	.-14     	; 0x474 <__stack+0x15>
 482:	7e f4       	brtc	.+30     	; 0x4a2 <__stack+0x43>
 484:	1f 16       	cp	r1, r31
 486:	ba 0b       	sbc	r27, r26
 488:	62 0b       	sbc	r22, r18
 48a:	73 0b       	sbc	r23, r19
 48c:	84 0b       	sbc	r24, r20
 48e:	ba f0       	brmi	.+46     	; 0x4be <__stack+0x5f>
 490:	91 50       	subi	r25, 0x01	; 1
 492:	a1 f0       	breq	.+40     	; 0x4bc <__stack+0x5d>
 494:	ff 0f       	add	r31, r31
 496:	bb 1f       	adc	r27, r27
 498:	66 1f       	adc	r22, r22
 49a:	77 1f       	adc	r23, r23
 49c:	88 1f       	adc	r24, r24
 49e:	c2 f7       	brpl	.-16     	; 0x490 <__stack+0x31>
 4a0:	0e c0       	rjmp	.+28     	; 0x4be <__stack+0x5f>
 4a2:	ba 0f       	add	r27, r26
 4a4:	62 1f       	adc	r22, r18
 4a6:	73 1f       	adc	r23, r19
 4a8:	84 1f       	adc	r24, r20
 4aa:	48 f4       	brcc	.+18     	; 0x4be <__stack+0x5f>
 4ac:	87 95       	ror	r24
 4ae:	77 95       	ror	r23
 4b0:	67 95       	ror	r22
 4b2:	b7 95       	ror	r27
 4b4:	f7 95       	ror	r31
 4b6:	9e 3f       	cpi	r25, 0xFE	; 254
 4b8:	08 f0       	brcs	.+2      	; 0x4bc <__stack+0x5d>
 4ba:	b3 cf       	rjmp	.-154    	; 0x422 <__addsf3+0x1e>
 4bc:	93 95       	inc	r25
 4be:	88 0f       	add	r24, r24
 4c0:	08 f0       	brcs	.+2      	; 0x4c4 <__stack+0x65>
 4c2:	99 27       	eor	r25, r25
 4c4:	ee 0f       	add	r30, r30
 4c6:	97 95       	ror	r25
 4c8:	87 95       	ror	r24
 4ca:	08 95       	ret

000004cc <__fixunssfsi>:
 4cc:	5b d0       	rcall	.+182    	; 0x584 <__fp_splitA>
 4ce:	88 f0       	brcs	.+34     	; 0x4f2 <__fixunssfsi+0x26>
 4d0:	9f 57       	subi	r25, 0x7F	; 127
 4d2:	90 f0       	brcs	.+36     	; 0x4f8 <__fixunssfsi+0x2c>
 4d4:	b9 2f       	mov	r27, r25
 4d6:	99 27       	eor	r25, r25
 4d8:	b7 51       	subi	r27, 0x17	; 23
 4da:	a0 f0       	brcs	.+40     	; 0x504 <__fixunssfsi+0x38>
 4dc:	d1 f0       	breq	.+52     	; 0x512 <__fixunssfsi+0x46>
 4de:	66 0f       	add	r22, r22
 4e0:	77 1f       	adc	r23, r23
 4e2:	88 1f       	adc	r24, r24
 4e4:	99 1f       	adc	r25, r25
 4e6:	1a f0       	brmi	.+6      	; 0x4ee <__fixunssfsi+0x22>
 4e8:	ba 95       	dec	r27
 4ea:	c9 f7       	brne	.-14     	; 0x4de <__fixunssfsi+0x12>
 4ec:	12 c0       	rjmp	.+36     	; 0x512 <__fixunssfsi+0x46>
 4ee:	b1 30       	cpi	r27, 0x01	; 1
 4f0:	81 f0       	breq	.+32     	; 0x512 <__fixunssfsi+0x46>
 4f2:	62 d0       	rcall	.+196    	; 0x5b8 <__fp_zero>
 4f4:	b1 e0       	ldi	r27, 0x01	; 1
 4f6:	08 95       	ret
 4f8:	5f c0       	rjmp	.+190    	; 0x5b8 <__fp_zero>
 4fa:	67 2f       	mov	r22, r23
 4fc:	78 2f       	mov	r23, r24
 4fe:	88 27       	eor	r24, r24
 500:	b8 5f       	subi	r27, 0xF8	; 248
 502:	39 f0       	breq	.+14     	; 0x512 <__fixunssfsi+0x46>
 504:	b9 3f       	cpi	r27, 0xF9	; 249
 506:	cc f3       	brlt	.-14     	; 0x4fa <__fixunssfsi+0x2e>
 508:	86 95       	lsr	r24
 50a:	77 95       	ror	r23
 50c:	67 95       	ror	r22
 50e:	b3 95       	inc	r27
 510:	d9 f7       	brne	.-10     	; 0x508 <__fixunssfsi+0x3c>
 512:	3e f4       	brtc	.+14     	; 0x522 <__fixunssfsi+0x56>
 514:	90 95       	com	r25
 516:	80 95       	com	r24
 518:	70 95       	com	r23
 51a:	61 95       	neg	r22
 51c:	7f 4f       	sbci	r23, 0xFF	; 255
 51e:	8f 4f       	sbci	r24, 0xFF	; 255
 520:	9f 4f       	sbci	r25, 0xFF	; 255
 522:	08 95       	ret

00000524 <__fp_inf>:
 524:	97 f9       	bld	r25, 7
 526:	9f 67       	ori	r25, 0x7F	; 127
 528:	80 e8       	ldi	r24, 0x80	; 128
 52a:	70 e0       	ldi	r23, 0x00	; 0
 52c:	60 e0       	ldi	r22, 0x00	; 0
 52e:	08 95       	ret

00000530 <__fp_nan>:
 530:	9f ef       	ldi	r25, 0xFF	; 255
 532:	80 ec       	ldi	r24, 0xC0	; 192
 534:	08 95       	ret

00000536 <__fp_pscA>:
 536:	00 24       	eor	r0, r0
 538:	0a 94       	dec	r0
 53a:	16 16       	cp	r1, r22
 53c:	17 06       	cpc	r1, r23
 53e:	18 06       	cpc	r1, r24
 540:	09 06       	cpc	r0, r25
 542:	08 95       	ret

00000544 <__fp_pscB>:
 544:	00 24       	eor	r0, r0
 546:	0a 94       	dec	r0
 548:	12 16       	cp	r1, r18
 54a:	13 06       	cpc	r1, r19
 54c:	14 06       	cpc	r1, r20
 54e:	05 06       	cpc	r0, r21
 550:	08 95       	ret

00000552 <__fp_round>:
 552:	09 2e       	mov	r0, r25
 554:	03 94       	inc	r0
 556:	00 0c       	add	r0, r0
 558:	11 f4       	brne	.+4      	; 0x55e <__fp_round+0xc>
 55a:	88 23       	and	r24, r24
 55c:	52 f0       	brmi	.+20     	; 0x572 <__fp_round+0x20>
 55e:	bb 0f       	add	r27, r27
 560:	40 f4       	brcc	.+16     	; 0x572 <__fp_round+0x20>
 562:	bf 2b       	or	r27, r31
 564:	11 f4       	brne	.+4      	; 0x56a <__fp_round+0x18>
 566:	60 ff       	sbrs	r22, 0
 568:	04 c0       	rjmp	.+8      	; 0x572 <__fp_round+0x20>
 56a:	6f 5f       	subi	r22, 0xFF	; 255
 56c:	7f 4f       	sbci	r23, 0xFF	; 255
 56e:	8f 4f       	sbci	r24, 0xFF	; 255
 570:	9f 4f       	sbci	r25, 0xFF	; 255
 572:	08 95       	ret

00000574 <__fp_split3>:
 574:	57 fd       	sbrc	r21, 7
 576:	90 58       	subi	r25, 0x80	; 128
 578:	44 0f       	add	r20, r20
 57a:	55 1f       	adc	r21, r21
 57c:	59 f0       	breq	.+22     	; 0x594 <__fp_splitA+0x10>
 57e:	5f 3f       	cpi	r21, 0xFF	; 255
 580:	71 f0       	breq	.+28     	; 0x59e <__fp_splitA+0x1a>
 582:	47 95       	ror	r20

00000584 <__fp_splitA>:
 584:	88 0f       	add	r24, r24
 586:	97 fb       	bst	r25, 7
 588:	99 1f       	adc	r25, r25
 58a:	61 f0       	breq	.+24     	; 0x5a4 <__fp_splitA+0x20>
 58c:	9f 3f       	cpi	r25, 0xFF	; 255
 58e:	79 f0       	breq	.+30     	; 0x5ae <__fp_splitA+0x2a>
 590:	87 95       	ror	r24
 592:	08 95       	ret
 594:	12 16       	cp	r1, r18
 596:	13 06       	cpc	r1, r19
 598:	14 06       	cpc	r1, r20
 59a:	55 1f       	adc	r21, r21
 59c:	f2 cf       	rjmp	.-28     	; 0x582 <__fp_split3+0xe>
 59e:	46 95       	lsr	r20
 5a0:	f1 df       	rcall	.-30     	; 0x584 <__fp_splitA>
 5a2:	08 c0       	rjmp	.+16     	; 0x5b4 <__fp_splitA+0x30>
 5a4:	16 16       	cp	r1, r22
 5a6:	17 06       	cpc	r1, r23
 5a8:	18 06       	cpc	r1, r24
 5aa:	99 1f       	adc	r25, r25
 5ac:	f1 cf       	rjmp	.-30     	; 0x590 <__fp_splitA+0xc>
 5ae:	86 95       	lsr	r24
 5b0:	71 05       	cpc	r23, r1
 5b2:	61 05       	cpc	r22, r1
 5b4:	08 94       	sec
 5b6:	08 95       	ret

000005b8 <__fp_zero>:
 5b8:	e8 94       	clt

000005ba <__fp_szero>:
 5ba:	bb 27       	eor	r27, r27
 5bc:	66 27       	eor	r22, r22
 5be:	77 27       	eor	r23, r23
 5c0:	cb 01       	movw	r24, r22
 5c2:	97 f9       	bld	r25, 7
 5c4:	08 95       	ret

000005c6 <__mulsf3>:
 5c6:	0b d0       	rcall	.+22     	; 0x5de <__mulsf3x>
 5c8:	c4 cf       	rjmp	.-120    	; 0x552 <__fp_round>
 5ca:	b5 df       	rcall	.-150    	; 0x536 <__fp_pscA>
 5cc:	28 f0       	brcs	.+10     	; 0x5d8 <__mulsf3+0x12>
 5ce:	ba df       	rcall	.-140    	; 0x544 <__fp_pscB>
 5d0:	18 f0       	brcs	.+6      	; 0x5d8 <__mulsf3+0x12>
 5d2:	95 23       	and	r25, r21
 5d4:	09 f0       	breq	.+2      	; 0x5d8 <__mulsf3+0x12>
 5d6:	a6 cf       	rjmp	.-180    	; 0x524 <__fp_inf>
 5d8:	ab cf       	rjmp	.-170    	; 0x530 <__fp_nan>
 5da:	11 24       	eor	r1, r1
 5dc:	ee cf       	rjmp	.-36     	; 0x5ba <__fp_szero>

000005de <__mulsf3x>:
 5de:	ca df       	rcall	.-108    	; 0x574 <__fp_split3>
 5e0:	a0 f3       	brcs	.-24     	; 0x5ca <__mulsf3+0x4>

000005e2 <__mulsf3_pse>:
 5e2:	95 9f       	mul	r25, r21
 5e4:	d1 f3       	breq	.-12     	; 0x5da <__mulsf3+0x14>
 5e6:	95 0f       	add	r25, r21
 5e8:	50 e0       	ldi	r21, 0x00	; 0
 5ea:	55 1f       	adc	r21, r21
 5ec:	62 9f       	mul	r22, r18
 5ee:	f0 01       	movw	r30, r0
 5f0:	72 9f       	mul	r23, r18
 5f2:	bb 27       	eor	r27, r27
 5f4:	f0 0d       	add	r31, r0
 5f6:	b1 1d       	adc	r27, r1
 5f8:	63 9f       	mul	r22, r19
 5fa:	aa 27       	eor	r26, r26
 5fc:	f0 0d       	add	r31, r0
 5fe:	b1 1d       	adc	r27, r1
 600:	aa 1f       	adc	r26, r26
 602:	64 9f       	mul	r22, r20
 604:	66 27       	eor	r22, r22
 606:	b0 0d       	add	r27, r0
 608:	a1 1d       	adc	r26, r1
 60a:	66 1f       	adc	r22, r22
 60c:	82 9f       	mul	r24, r18
 60e:	22 27       	eor	r18, r18
 610:	b0 0d       	add	r27, r0
 612:	a1 1d       	adc	r26, r1
 614:	62 1f       	adc	r22, r18
 616:	73 9f       	mul	r23, r19
 618:	b0 0d       	add	r27, r0
 61a:	a1 1d       	adc	r26, r1
 61c:	62 1f       	adc	r22, r18
 61e:	83 9f       	mul	r24, r19
 620:	a0 0d       	add	r26, r0
 622:	61 1d       	adc	r22, r1
 624:	22 1f       	adc	r18, r18
 626:	74 9f       	mul	r23, r20
 628:	33 27       	eor	r19, r19
 62a:	a0 0d       	add	r26, r0
 62c:	61 1d       	adc	r22, r1
 62e:	23 1f       	adc	r18, r19
 630:	84 9f       	mul	r24, r20
 632:	60 0d       	add	r22, r0
 634:	21 1d       	adc	r18, r1
 636:	82 2f       	mov	r24, r18
 638:	76 2f       	mov	r23, r22
 63a:	6a 2f       	mov	r22, r26
 63c:	11 24       	eor	r1, r1
 63e:	9f 57       	subi	r25, 0x7F	; 127
 640:	50 40       	sbci	r21, 0x00	; 0
 642:	8a f0       	brmi	.+34     	; 0x666 <__mulsf3_pse+0x84>
 644:	e1 f0       	breq	.+56     	; 0x67e <__mulsf3_pse+0x9c>
 646:	88 23       	and	r24, r24
 648:	4a f0       	brmi	.+18     	; 0x65c <__mulsf3_pse+0x7a>
 64a:	ee 0f       	add	r30, r30
 64c:	ff 1f       	adc	r31, r31
 64e:	bb 1f       	adc	r27, r27
 650:	66 1f       	adc	r22, r22
 652:	77 1f       	adc	r23, r23
 654:	88 1f       	adc	r24, r24
 656:	91 50       	subi	r25, 0x01	; 1
 658:	50 40       	sbci	r21, 0x00	; 0
 65a:	a9 f7       	brne	.-22     	; 0x646 <__mulsf3_pse+0x64>
 65c:	9e 3f       	cpi	r25, 0xFE	; 254
 65e:	51 05       	cpc	r21, r1
 660:	70 f0       	brcs	.+28     	; 0x67e <__mulsf3_pse+0x9c>
 662:	60 cf       	rjmp	.-320    	; 0x524 <__fp_inf>
 664:	aa cf       	rjmp	.-172    	; 0x5ba <__fp_szero>
 666:	5f 3f       	cpi	r21, 0xFF	; 255
 668:	ec f3       	brlt	.-6      	; 0x664 <__mulsf3_pse+0x82>
 66a:	98 3e       	cpi	r25, 0xE8	; 232
 66c:	dc f3       	brlt	.-10     	; 0x664 <__mulsf3_pse+0x82>
 66e:	86 95       	lsr	r24
 670:	77 95       	ror	r23
 672:	67 95       	ror	r22
 674:	b7 95       	ror	r27
 676:	f7 95       	ror	r31
 678:	e7 95       	ror	r30
 67a:	9f 5f       	subi	r25, 0xFF	; 255
 67c:	c1 f7       	brne	.-16     	; 0x66e <__mulsf3_pse+0x8c>
 67e:	fe 2b       	or	r31, r30
 680:	88 0f       	add	r24, r24
 682:	91 1d       	adc	r25, r1
 684:	96 95       	lsr	r25
 686:	87 95       	ror	r24
 688:	97 f9       	bld	r25, 7
 68a:	08 95       	ret

0000068c <_exit>:
 68c:	f8 94       	cli

0000068e <__stop_program>:
 68e:	ff cf       	rjmp	.-2      	; 0x68e <__stop_program>
