Fitter Place Stage Report for ghrd_agfb014r24b2e2v
Thu Jan  4 12:33:49 2024
Quartus Prime Version 22.4.0 Build 94 12/07/2022 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Fitter Partition Statistics
  5. Global & Other Fast Signals Summary
  6. Global Signal Visualization
  7. Global & Other Fast Signals Details
  8. Fitter Duplication Summary
  9. Non-Global High Fan-Out Signals
 10. Fitter RAM Summary
 11. Fitter Physical RAM Information
 12. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                 ;
+-------------------------------------------------------------+-------------------------+-------+
; Resource                                                    ; Usage                   ; %     ;
+-------------------------------------------------------------+-------------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 10,220 / 487,200        ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 10,220                  ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 11,363 / 487,200        ; 2 %   ;
;         [a] ALMs used for LUT logic and register circuitry  ; 5,932                   ;       ;
;         [b] ALMs used for LUT logic                         ; 3,087                   ;       ;
;         [c] ALMs used for register circuitry                ; 2,324                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 20                      ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,186 / 487,200         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 43 / 487,200            ; < 1 % ;
;         [a] Due to location constrained logic               ; 2                       ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 22                      ;       ;
;         [c] Due to LAB input limits                         ; 19                      ;       ;
;         [d] Due to virtual I/Os                             ; 0                       ;       ;
;                                                             ;                         ;       ;
; Difficulty packing design                                   ; High                    ;       ;
;                                                             ;                         ;       ;
; Total LABs:  partially or completely used                   ; 1,540 / 48,720          ; 3 %   ;
;     -- Logic LABs                                           ; 1,538                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 2                       ;       ;
;                                                             ;                         ;       ;
; Combinational ALUT usage for logic                          ; 15,898                  ;       ;
;     -- 8 input functions                                    ; 273                     ;       ;
;     -- 7 input functions                                    ; 56                      ;       ;
;     -- 6 input functions                                    ; 997                     ;       ;
;     -- 5 input functions                                    ; 1,394                   ;       ;
;     -- 4 input functions                                    ; 2,233                   ;       ;
;     -- <=3 input functions                                  ; 10,945                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,442                   ;       ;
; Memory ALUT usage                                           ; 20                      ;       ;
;     -- 64-address deep                                      ; 0                       ;       ;
;     -- 32-address deep                                      ; 0                       ;       ;
;                                                             ;                         ;       ;
;                                                             ;                         ;       ;
; Dedicated logic registers                                   ; 19,194                  ;       ;
;     -- By type:                                             ;                         ;       ;
;         -- LAB logic registers:                             ;                         ;       ;
;             -- Primary logic registers                      ; 16,512 / 974,400        ; 2 %   ;
;             -- Secondary logic registers                    ; 1,038 / 974,400         ; < 1 % ;
;         -- Hyper-Registers:                                 ; 1,644                   ;       ;
;                                                             ;                         ;       ;
; Register control circuitry for power estimation             ; 40                      ;       ;
;                                                             ;                         ;       ;
; ALMs adjustment for power estimation                        ; 2,551                   ;       ;
;                                                             ;                         ;       ;
; I/O pins                                                    ; 209 / 924               ; 23 %  ;
;     -- Clock pins                                           ; 1 / 78                  ; 1 %   ;
;     -- Dedicated input pins                                 ; 0 / 70                  ; 0 %   ;
;                                                             ;                         ;       ;
; M20K blocks                                                 ; 135 / 7,110             ; 2 %   ;
; Total MLAB memory bits                                      ; 480                     ;       ;
; Total block memory bits                                     ; 2,099,520 / 145,612,800 ; 1 %   ;
; Total block memory implementation bits                      ; 2,764,800 / 145,612,800 ; 2 %   ;
; eSRAMs                                                      ; 0 / 2                   ; 0 %   ;
;                                                             ;                         ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 0 / 4,510               ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                       ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                       ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0                       ;       ;
;                                                             ;                         ;       ;
; IOPLLs                                                      ; 4 / 24                  ; 17 %  ;
;     -- Fabric-Feeding IOPLLs                                ; 0 / 8                   ; 0 %   ;
;     -- I/O Bank IOPLLs                                      ; 4 / 16                  ; 25 %  ;
; Global signals                                              ; 6                       ;       ;
; Impedance control blocks                                    ; 1 / 16                  ; 6 %   ;
; Maximum fan-out                                             ; 5140                    ;       ;
; Highest non-global fan-out                                  ; 1024                    ;       ;
; Total fan-out                                               ; 90016                   ;       ;
; Average fan-out                                             ; 2.46                    ;       ;
+-------------------------------------------------------------+-------------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------+
; Compilation Hierarchy Node                                                                            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                           ; Entity Name                                                            ; Library Name                           ;
+-------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------+
; |                                                                                                     ; 10219.7 (11.8)       ; 11363.0 (12.9)                   ; 1183.6 (1.1)                                      ; 40.3 (0.0)                       ; 20.0 (0.0)           ; 15898 (26)          ; 19194 (24)                ; 0 (0)         ; 2099520           ; 135   ; 0          ; 209  ; 4 (0)  ; |                                                                                                                                                                                             ; ghrd_agilex_top                                                        ; altera_work                            ;
;    |auto_fab_0|                                                                                       ; 78.3 (0.5)           ; 83.5 (0.5)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (1)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0                                                                                                                                                                                    ; alt_sld_fab_0                                                          ; N/A                                    ;
;       |alt_sld_fab_0|                                                                                 ; 77.8 (0.0)           ; 83.0 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                      ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq                                 ; N/A                                    ;
;          |alt_sld_fab_0|                                                                              ; 77.8 (0.0)           ; 83.0 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                        ; alt_sld_fab_0_alt_sld_fab_1920_yo2c5vq                                 ; N/A                                    ;
;             |agilexconfigreset|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset                                                                                                                                      ; alt_sld_fab_0_intel_agilex_reset_release_from_sdm_203_bv4oeci          ; N/A                                    ;
;                |user_reset|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset                                                                                                                           ; intel_agilex_reset_release_from_sdm_atom                               ; N/A                                    ;
;             |configresetfabric|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric                                                                                                                                      ; alt_sld_fab_0_intel_configuration_debug_reset_release_hub_203_6z3q55i  ; N/A                                    ;
;                |conf_reset_src|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src                                                                                                                       ; intel_configuration_reset_release_for_debug                            ; N/A                                    ;
;             |ident|                                                                                   ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ident                                                                                                                                                  ; alt_sld_fab_0_altera_connection_identification_hub_1920_mxanbri        ; N/A                                    ;
;             |jtagpins|                                                                                ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins                                                                                                                                               ; altera_jtag_wys_atom                                                   ; N/A                                    ;
;                |atom_inst|                                                                            ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst                                                                                                                                     ; altera_jtag_wys_atom_bare                                              ; N/A                                    ;
;             |sldfabric|                                                                               ; 75.5 (0.0)           ; 80.5 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric                                                                                                                                              ; alt_sld_fab_0_altera_sld_jtag_hub_1920_rj2p36q                         ; N/A                                    ;
;                |jtag_hub_gen.real_sld_jtag_hub|                                                       ; 75.5 (55.3)          ; 80.5 (60.0)                      ; 5.0 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (81)            ; 88 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub                                                                                                               ; sld_jtag_hub                                                           ; N/A                                    ;
;                   |hub_info_reg|                                                                      ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg                                                                                                  ; sld_rom_sr                                                             ; N/A                                    ;
;                   |shadow_jsm|                                                                        ; 9.5 (9.5)            ; 10.0 (10.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm                                                                                                    ; sld_shadow_jsm                                                         ; N/A                                    ;
;    |debounce_inst|                                                                                    ; 156.1 (156.1)        ; 160.2 (160.2)                    ; 7.1 (7.1)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 191 (191)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; debounce_inst                                                                                                                                                                                 ; debounce                                                               ; altera_work                            ;
;    |fpga_reset_n_debounce_inst|                                                                       ; 36.4 (36.4)          ; 36.4 (36.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fpga_reset_n_debounce_inst                                                                                                                                                                    ; debounce                                                               ; altera_work                            ;
;    |soc_inst|                                                                                         ; 9936.5 (0.0)         ; 11070.0 (0.0)                    ; 1170.8 (0.0)                                      ; 37.3 (0.0)                       ; 20.0 (0.0)           ; 15518 (0)           ; 18922 (0)                 ; 0 (0)         ; 2099520           ; 135   ; 0          ; 0    ; 4 (0)  ; soc_inst                                                                                                                                                                                      ; qsys_top                                                               ; qsys_top                               ;
;       |agilex_hps|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|agilex_hps                                                                                                                                                                           ; agilex_hps                                                             ; agilex_hps                             ;
;          |intel_agilex_hps_inst|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|agilex_hps|intel_agilex_hps_inst                                                                                                                                                     ; agilex_hps_intel_agilex_hps_2300_6t6zi3a                               ; intel_agilex_hps_2300                  ;
;             |fpga_interfaces|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces                                                                                                                                     ; agilex_hps_intel_agilex_interface_generator_191_lsv6t5y                ; intel_agilex_interface_generator_191   ;
;                |hps_inst|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst                                                                                                                            ; tennm_hps_hps_wrapper                                                  ; intel_agilex_interface_generator_191   ;
;                |mpfe_inst|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst                                                                                                                           ; tennm_hps_mpfe_wrapper                                                 ; intel_agilex_interface_generator_191   ;
;       |emif_calbus_0|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_calbus_0                                                                                                                                                                        ; emif_calbus_0                                                          ; emif_calbus_0                          ;
;          |altera_emif_cal_inst|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_calbus_0|altera_emif_cal_inst                                                                                                                                                   ; emif_calbus_0_altera_emif_cal_262_nkkelhq                              ; altera_emif_cal_262                    ;
;             |emif_cal|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_calbus_0|altera_emif_cal_inst|emif_cal                                                                                                                                          ; emif_calbus_0_altera_emif_cal_iossm_262_xlix7da                        ; altera_emif_cal_iossm_262              ;
;                |arch_inst|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_calbus_0|altera_emif_cal_inst|emif_cal|arch_inst                                                                                                                                ; emif_calbus_0_altera_emif_cal_iossm_262_xlix7da_arch                   ; altera_emif_cal_iossm_262              ;
;       |emif_hps|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 3 (0)  ; soc_inst|emif_hps                                                                                                                                                                             ; emif_hps                                                               ; emif_hps                               ;
;          |altera_emif_fm_hps_inst|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 3 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst                                                                                                                                                     ; emif_hps_altera_emif_fm_hps_262_ijg2uvy                                ; altera_emif_fm_hps_262                 ;
;             |arch|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 3 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch                                                                                                                                                ; emif_hps_altera_emif_arch_fm_191_ky5ybpi                               ; altera_emif_arch_fm_191                ;
;                |arch_inst|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 3 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst                                                                                                                                      ; emif_hps_altera_emif_arch_fm_191_ky5ybpi_top                           ; altera_emif_arch_fm_191                ;
;                   |bufs_inst|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst                                                                                                                            ; altera_emif_arch_fm_bufs                                               ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[0].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[0].b                                                                                                        ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[10].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[10].b                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[11].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[11].b                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[12].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[12].b                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[13].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[13].b                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[14].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[14].b                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[15].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[15].b                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[16].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[16].b                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[1].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[1].b                                                                                                        ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[2].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[2].b                                                                                                        ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[3].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[3].b                                                                                                        ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[4].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[4].b                                                                                                        ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[5].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[5].b                                                                                                        ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[6].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[6].b                                                                                                        ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[7].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[7].b                                                                                                        ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[8].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[8].b                                                                                                        ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_a.inst[9].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[9].b                                                                                                        ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_act_n.inst[0].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_act_n.inst[0].b                                                                                                    ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_alert_n.inst[0].b|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_alert_n.inst[0].b                                                                                                  ; altera_emif_arch_fm_buf_udir_se_i                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_ba.inst[0].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_ba.inst[0].b                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_ba.inst[1].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_ba.inst[1].b                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_bg.inst[0].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_bg.inst[0].b                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_ck.inst[0].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b                                                                                                       ; altera_emif_arch_fm_buf_udir_df_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_cke.inst[0].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_cke.inst[0].b                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_cs_n.inst[0].b|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_cs_n.inst[0].b                                                                                                     ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dbi_n.inst[0].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[0].b                                                                                                    ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dbi_n.inst[1].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[1].b                                                                                                    ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dbi_n.inst[2].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[2].b                                                                                                    ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dbi_n.inst[3].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[3].b                                                                                                    ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dbi_n.inst[4].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[4].b                                                                                                    ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dbi_n.inst[5].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[5].b                                                                                                    ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dbi_n.inst[6].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[6].b                                                                                                    ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dbi_n.inst[7].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[7].b                                                                                                    ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dbi_n.inst[8].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[8].b                                                                                                    ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[0].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[0].b                                                                                                       ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[10].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[10].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[11].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[11].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[12].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[12].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[13].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[13].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[14].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[14].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[15].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[15].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[16].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[16].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[17].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[17].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[18].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[18].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[19].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[19].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[1].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[1].b                                                                                                       ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[20].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[20].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[21].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[21].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[22].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[22].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[23].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[23].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[24].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[24].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[25].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[25].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[26].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[26].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[27].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[27].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[28].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[28].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[29].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[29].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[2].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[2].b                                                                                                       ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[30].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[30].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[31].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[31].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[32].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[32].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[33].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[33].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[34].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[34].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[35].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[35].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[36].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[36].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[37].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[37].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[38].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[38].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[39].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[39].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[3].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[3].b                                                                                                       ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[40].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[40].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[41].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[41].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[42].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[42].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[43].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[43].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[44].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[44].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[45].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[45].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[46].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[46].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[47].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[47].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[48].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[48].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[49].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[49].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[4].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[4].b                                                                                                       ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[50].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[50].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[51].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[51].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[52].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[52].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[53].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[53].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[54].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[54].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[55].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[55].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[56].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[56].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[57].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[57].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[58].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[58].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[59].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[59].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[5].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[5].b                                                                                                       ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[60].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[60].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[61].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[61].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[62].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[62].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[63].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[63].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[64].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[64].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[65].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[65].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[66].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[66].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[67].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[67].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[68].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[68].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[69].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[69].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[6].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[6].b                                                                                                       ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[70].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[70].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[71].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[71].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[7].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[7].b                                                                                                       ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[8].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[8].b                                                                                                       ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dq.inst[9].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[9].b                                                                                                       ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dqs.inst[0].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dqs.inst[1].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dqs.inst[2].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dqs.inst[3].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dqs.inst[4].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dqs.inst[5].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dqs.inst[6].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dqs.inst[7].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_dqs.inst[8].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b                                                                                                      ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191                ;
;                      |gen_mem_odt.inst[0].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_odt.inst[0].b                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_par.inst[0].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_par.inst[0].b                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                      |gen_mem_reset_n.inst[0].b|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_reset_n.inst[0].b                                                                                                  ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191                ;
;                   |fm_ufis|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis                                                                                                                              ; altera_emif_arch_fm_ufis                                               ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_cmd_ready_0_amm_p2c_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_cmd_ready_0_amm_p2c_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[0].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[0].avl0_amm_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[10].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[10].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[11].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[11].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[12].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[12].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[13].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[13].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[14].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[14].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[15].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[15].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[16].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[16].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[17].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[17].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[18].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[18].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[19].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[19].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[1].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[1].avl0_amm_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[20].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[20].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[21].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[21].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[22].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[22].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[23].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[23].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[24].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[24].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[25].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[25].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[26].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[26].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[27].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[27].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[28].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[28].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[29].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[29].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[2].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[2].avl0_amm_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[30].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[30].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[31].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[31].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[32].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[32].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[33].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[33].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[34].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[34].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[35].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[35].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[36].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[36].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[37].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[37].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[38].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[38].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[39].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[39].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[3].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[3].avl0_amm_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[40].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[40].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[41].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[41].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[42].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[42].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[43].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[43].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[44].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[44].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[45].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[45].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[46].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[46].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[47].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[47].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[48].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[48].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[49].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[49].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[4].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[4].avl0_amm_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[50].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[50].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[51].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[51].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[52].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[52].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[53].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[53].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[54].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[54].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[55].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[55].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[56].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[56].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[57].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[57].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[58].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[58].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[59].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[59].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[5].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[5].avl0_amm_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[60].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[60].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[61].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[61].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[62].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[62].avl0_amm_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[6].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[6].avl0_amm_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[7].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[7].avl0_amm_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[8].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[8].avl0_amm_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[9].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[9].avl0_amm_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.avl_rd_data_ready_0_amm_c2p_ufi_i|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_rd_data_ready_0_amm_c2p_ufi_i                                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[0].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[0].mmr_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[10].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[10].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[11].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[11].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[12].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[12].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[13].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[13].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[14].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[14].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[15].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[15].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[16].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[16].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[17].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[17].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[18].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[18].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[19].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[19].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[1].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[1].mmr_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[20].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[20].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[21].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[21].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[22].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[22].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[23].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[23].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[24].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[24].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[25].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[25].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[26].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[26].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[27].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[27].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[28].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[28].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[29].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[29].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[2].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[2].mmr_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[30].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[30].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[31].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[31].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[32].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[32].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[33].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[33].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[34].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[34].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[35].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[35].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[36].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[36].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[37].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[37].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[38].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[38].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[39].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[39].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[3].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[3].mmr_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[40].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[40].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[41].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[41].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[42].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[42].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[43].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[43].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[44].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[44].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[45].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[45].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[46].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[46].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[47].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[47].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[48].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[48].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[49].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[49].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[4].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[4].mmr_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[50].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[50].mmr_c2p_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[5].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[5].mmr_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[6].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[6].mmr_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[7].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[7].mmr_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[8].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[8].mmr_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[9].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[9].mmr_c2p_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[0].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[0].sideband_c2p_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[10].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[10].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[11].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[11].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[12].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[12].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[13].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[13].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[14].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[14].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[15].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[15].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[16].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[16].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[17].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[17].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[18].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[18].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[19].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[19].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[1].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[1].sideband_c2p_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[20].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[20].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[21].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[21].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[22].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[22].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[23].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[23].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[24].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[24].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[25].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[25].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[26].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[26].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[27].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[27].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[28].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[28].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[29].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[29].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[2].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[2].sideband_c2p_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[30].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[30].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[31].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[31].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[32].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[32].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[33].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[33].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[34].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[34].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[35].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[35].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[36].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[36].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[37].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[37].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[38].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[38].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[39].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[39].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[3].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[3].sideband_c2p_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[40].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[40].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[41].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[41].sideband_c2p_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[4].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[4].sideband_c2p_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[5].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[5].sideband_c2p_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[6].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[6].sideband_c2p_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[7].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[7].sideband_c2p_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[8].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[8].sideband_c2p_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[9].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[9].sideband_c2p_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[0].rdata_id_amm_p2c_ufi_i|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[0].rdata_id_amm_p2c_ufi_i                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[10].rdata_id_amm_p2c_ufi_i|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[10].rdata_id_amm_p2c_ufi_i                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[11].rdata_id_amm_p2c_ufi_i|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[11].rdata_id_amm_p2c_ufi_i                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[12].rdata_id_amm_p2c_ufi_i|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[12].rdata_id_amm_p2c_ufi_i                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[1].rdata_id_amm_p2c_ufi_i|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[1].rdata_id_amm_p2c_ufi_i                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[2].rdata_id_amm_p2c_ufi_i|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[2].rdata_id_amm_p2c_ufi_i                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[3].rdata_id_amm_p2c_ufi_i|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[3].rdata_id_amm_p2c_ufi_i                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[4].rdata_id_amm_p2c_ufi_i|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[4].rdata_id_amm_p2c_ufi_i                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[5].rdata_id_amm_p2c_ufi_i|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[5].rdata_id_amm_p2c_ufi_i                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[6].rdata_id_amm_p2c_ufi_i|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[6].rdata_id_amm_p2c_ufi_i                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[7].rdata_id_amm_p2c_ufi_i|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[7].rdata_id_amm_p2c_ufi_i                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[8].rdata_id_amm_p2c_ufi_i|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[8].rdata_id_amm_p2c_ufi_i                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[9].rdata_id_amm_p2c_ufi_i|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[9].rdata_id_amm_p2c_ufi_i                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[0].mmr_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[0].mmr_p2c_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[10].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[10].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[11].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[11].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[12].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[12].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[13].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[13].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[14].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[14].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[15].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[15].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[16].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[16].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[17].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[17].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[18].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[18].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[19].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[19].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[1].mmr_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[1].mmr_p2c_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[20].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[20].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[21].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[21].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[22].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[22].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[23].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[23].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[24].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[24].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[25].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[25].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[26].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[26].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[27].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[27].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[28].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[28].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[29].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[29].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[2].mmr_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[2].mmr_p2c_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[30].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[30].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[31].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[31].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[32].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[32].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[33].mmr_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[33].mmr_p2c_ufi_i                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[3].mmr_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[3].mmr_p2c_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[4].mmr_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[4].mmr_p2c_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[5].mmr_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[5].mmr_p2c_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[6].mmr_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[6].mmr_p2c_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[7].mmr_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[7].mmr_p2c_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[8].mmr_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[8].mmr_p2c_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[9].mmr_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[9].mmr_p2c_ufi_i                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[0].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[0].sideband_p2c_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[10].sideband_p2c_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[10].sideband_p2c_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[11].sideband_p2c_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[11].sideband_p2c_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[12].sideband_p2c_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[12].sideband_p2c_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[13].sideband_p2c_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[13].sideband_p2c_ufi_i                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[1].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[1].sideband_p2c_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[2].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[2].sideband_p2c_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[3].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[3].sideband_p2c_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[4].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[4].sideband_p2c_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[5].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[5].sideband_p2c_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[6].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[6].sideband_p2c_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[7].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[7].sideband_p2c_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[8].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[8].sideband_p2c_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[9].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[9].sideband_p2c_ufi_i                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[0].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[0].wb_ptr_ecc_p2c_ufi_i                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[10].wb_ptr_ecc_p2c_ufi_i| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[10].wb_ptr_ecc_p2c_ufi_i                                               ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[11].wb_ptr_ecc_p2c_ufi_i| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[11].wb_ptr_ecc_p2c_ufi_i                                               ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[1].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[1].wb_ptr_ecc_p2c_ufi_i                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[2].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[2].wb_ptr_ecc_p2c_ufi_i                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[3].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[3].wb_ptr_ecc_p2c_ufi_i                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[4].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[4].wb_ptr_ecc_p2c_ufi_i                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[5].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[5].wb_ptr_ecc_p2c_ufi_i                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[6].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[6].wb_ptr_ecc_p2c_ufi_i                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[7].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[7].wb_ptr_ecc_p2c_ufi_i                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[8].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[8].wb_ptr_ecc_p2c_ufi_i                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[9].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[9].wb_ptr_ecc_p2c_ufi_i                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.wr_data_rdy_ast_ecc_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.wr_data_rdy_ast_ecc_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.rd_data_vld_avl_lane_p2c_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.rd_data_vld_avl_lane_p2c_ufi_i                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |p2c_per_if_hmc_ufi_gen.rd_type_avl_lane_p2c_ufi_i|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.rd_type_avl_lane_p2c_ufi_i                                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_c2p_ufi_gen[0].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[0].core2ctl_seq_c2p_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_c2p_ufi_gen[1].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[1].core2ctl_seq_c2p_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_c2p_ufi_gen[2].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[2].core2ctl_seq_c2p_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_c2p_ufi_gen[3].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[3].core2ctl_seq_c2p_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_c2p_ufi_gen[4].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[4].core2ctl_seq_c2p_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_c2p_ufi_gen[5].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[5].core2ctl_seq_c2p_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_c2p_ufi_gen[6].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[6].core2ctl_seq_c2p_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_c2p_ufi_gen[7].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[7].core2ctl_seq_c2p_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[0].ctl2core_seq_p2c_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[0].ctl2core_seq_p2c_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[10].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[10].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[11].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[11].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[12].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[12].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[13].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[13].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[14].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[14].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[15].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[15].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[16].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[16].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[17].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[17].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[18].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[18].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[19].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[19].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[1].ctl2core_seq_p2c_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[1].ctl2core_seq_p2c_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[20].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[20].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[21].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[21].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[22].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[22].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[23].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[23].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[24].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[24].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[25].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[25].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[26].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[26].ctl2core_seq_p2c_ufi_i                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[2].ctl2core_seq_p2c_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[2].ctl2core_seq_p2c_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[3].ctl2core_seq_p2c_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[3].ctl2core_seq_p2c_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[4].ctl2core_seq_p2c_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[4].ctl2core_seq_p2c_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[5].ctl2core_seq_p2c_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[5].ctl2core_seq_p2c_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[6].ctl2core_seq_p2c_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[6].ctl2core_seq_p2c_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[7].ctl2core_seq_p2c_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[7].ctl2core_seq_p2c_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[8].ctl2core_seq_p2c_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[8].ctl2core_seq_p2c_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |sequencer_p2c_ufi_gen[9].ctl2core_seq_p2c_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[9].ctl2core_seq_p2c_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i                                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i                                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i                                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i                                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i                                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i                                                                  ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[1].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191                ;
;                   |io_tiles_wrap_inst|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst                                                                                                                   ; altera_emif_arch_fm_io_tiles_wrap                                      ; altera_emif_arch_fm_191                ;
;                      |io_tiles_inst|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst                                                                                                     ; altera_emif_arch_fm_io_tiles                                           ; altera_emif_arch_fm_191                ;
;                         |tile_gen[0].lane_gen[0].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst                                                                   ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191                ;
;                         |tile_gen[0].lane_gen[1].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst                                                                   ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191                ;
;                         |tile_gen[0].lane_gen[2].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst                                                                   ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191                ;
;                         |tile_gen[0].lane_gen[3].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst                                                                   ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191                ;
;                         |tile_gen[1].lane_gen[0].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst                                                                   ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191                ;
;                         |tile_gen[1].lane_gen[1].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst                                                                   ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191                ;
;                         |tile_gen[1].lane_gen[2].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst                                                                   ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191                ;
;                         |tile_gen[1].lane_gen[3].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst                                                                   ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191                ;
;                         |tile_gen[2].lane_gen[0].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst                                                                   ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191                ;
;                         |tile_gen[2].lane_gen[1].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst                                                                   ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191                ;
;                         |tile_gen[2].lane_gen[2].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst                                                                   ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191                ;
;                         |tile_gen[2].lane_gen[3].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst                                                                   ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191                ;
;                   |oct_inst|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|oct_inst                                                                                                                             ; altera_emif_arch_fm_oct                                                ; altera_emif_arch_fm_191                ;
;                   |pll_inst|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 3 (3)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst                                                                                                                             ; altera_emif_arch_fm_pll                                                ; altera_emif_arch_fm_191                ;
;       |fpga_m2ocm_pb|                                                                                 ; 150.9 (0.0)          ; 188.8 (0.0)                      ; 37.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (0)             ; 451 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|fpga_m2ocm_pb                                                                                                                                                                        ; fpga_m2ocm_pb                                                          ; fpga_m2ocm_pb                          ;
;          |altera_avalon_mm_bridge_inst|                                                               ; 150.9 (150.9)        ; 188.8 (188.8)                    ; 37.8 (37.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (163)           ; 451 (451)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|fpga_m2ocm_pb|altera_avalon_mm_bridge_inst                                                                                                                                           ; fpga_m2ocm_pb_altera_avalon_mm_bridge_2001_k2bg7dq                     ; altera_avalon_mm_bridge_2001           ;
;       |jtg_mst|                                                                                       ; 1068.7 (0.0)         ; 1196.5 (0.0)                     ; 129.9 (0.0)                                       ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 1427 (0)            ; 962 (0)                   ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst                                                                                                                                                                              ; subsys_jtg_mst                                                         ; subsys_jtg_mst                         ;
;          |fpga_m|                                                                                     ; 547.9 (0.0)          ; 610.5 (0.0)                      ; 64.1 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 729 (0)             ; 481 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m                                                                                                                                                                       ; fpga_m                                                                 ; fpga_m                                 ;
;             |altera_jtag_avalon_master_inst|                                                          ; 547.9 (0.0)          ; 610.5 (0.0)                      ; 64.1 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 729 (0)             ; 481 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst                                                                                                                                        ; fpga_m_altera_jtag_avalon_master_191_3zppvky                           ; altera_jtag_avalon_master_191          ;
;                |b2p|                                                                                  ; 10.1 (10.1)          ; 10.8 (10.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|b2p                                                                                                                                    ; altera_avalon_st_bytes_to_packets                                      ; altera_avalon_st_bytes_to_packets_1920 ;
;                |fifo|                                                                                 ; 20.1 (20.1)          ; 24.0 (24.0)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 28 (28)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|fifo                                                                                                                                   ; fpga_m_altera_avalon_sc_fifo_1931_fzgstwy                              ; altera_avalon_sc_fifo_1931             ;
;                   |gen_blk9.gen_blk10_else.altera_syncram_component|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|fifo|gen_blk9.gen_blk10_else.altera_syncram_component                                                                                  ; altera_syncram                                                         ; altera_avalon_sc_fifo_1931             ;
;                      |auto_generated|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated                                                                   ; altera_syncram_il42                                                    ; altera_work                            ;
;                         |altera_syncram_impl1|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1                                              ; altera_syncram_impl_89h4                                               ; altera_work                            ;
;                |jtag_phy_embedded_in_jtag_master|                                                     ; 284.2 (0.0)          ; 314.3 (0.0)                      ; 31.2 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 363 (0)             ; 271 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master                                                                                                       ; altera_avalon_st_jtag_interface                                        ; altera_jtag_dc_streaming_191           ;
;                   |node|                                                                              ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|node                                                                                                  ; altera_jtag_sld_node                                                   ; altera_jtag_dc_streaming_191           ;
;                      |sld_virtual_jtag_component|                                                     ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component                                                                       ; sld_virtual_jtag_basic                                                 ; altera_work                            ;
;                         |sld_virtual_jtag_impl_inst|                                                  ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst                                            ; sld_virtual_jtag_impl                                                  ; altera_work                            ;
;                   |normal.jtag_dc_streaming|                                                          ; 283.2 (0.0)          ; 313.0 (0.0)                      ; 30.8 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 360 (0)             ; 271 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                              ; altera_jtag_dc_streaming                                               ; altera_jtag_dc_streaming_191           ;
;                      |jtag_streaming|                                                                 ; 249.2 (237.2)        ; 269.4 (255.5)                    ; 21.2 (18.3)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 341 (333)           ; 186 (167)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                               ; altera_jtag_streaming                                                  ; altera_jtag_dc_streaming_191           ;
;                         |clock_sense_reset_n_synchronizer|                                            ; 2.0 (2.0)            ; 4.0 (4.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer                              ; altera_std_synchronizer                                                ; altera_work                            ;
;                         |clock_sensor_synchronizer|                                                   ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer                                     ; altera_std_synchronizer                                                ; altera_work                            ;
;                         |clock_to_sample_div2_synchronizer|                                           ; 1.7 (1.7)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_to_sample_div2_synchronizer                             ; altera_std_synchronizer                                                ; altera_work                            ;
;                         |idle_inserter|                                                               ; 2.4 (2.4)            ; 2.5 (2.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                 ; altera_avalon_st_idle_inserter                                         ; altera_jtag_dc_streaming_191           ;
;                         |idle_remover|                                                                ; 2.5 (2.5)            ; 2.9 (2.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                  ; altera_avalon_st_idle_remover                                          ; altera_jtag_dc_streaming_191           ;
;                         |reset_to_sample_synchronizer|                                                ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer                                  ; altera_std_synchronizer                                                ; altera_work                            ;
;                      |sink_crosser|                                                                   ; 23.5 (8.3)           ; 28.5 (10.2)                      ; 5.0 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (5)              ; 55 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                 ; altera_avalon_st_clock_crosser                                         ; altera_jtag_dc_streaming_191           ;
;                         |alt_rst_req_sync_in_rst|                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_in_rst                                         ; altera_reset_synchronizer                                              ; altera_jtag_dc_streaming_191           ;
;                         |alt_rst_req_sync_out_rst|                                                    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_out_rst                                        ; altera_reset_synchronizer                                              ; altera_jtag_dc_streaming_191           ;
;                         |in_to_out_synchronizer|                                                      ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                          ; altera_std_synchronizer_nocut                                          ; altera_jtag_dc_streaming_191           ;
;                         |out_to_in_synchronizer|                                                      ; 2.1 (2.1)            ; 2.8 (2.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                          ; altera_std_synchronizer_nocut                                          ; altera_jtag_dc_streaming_191           ;
;                         |output_stage|                                                                ; 9.0 (9.0)            ; 11.2 (11.2)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                    ; altera_avalon_st_pipeline_base                                         ; altera_jtag_dc_streaming_191           ;
;                      |source_crosser|                                                                 ; 9.1 (6.6)            ; 13.6 (8.8)                       ; 4.5 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                               ; altera_jtag_src_crosser                                                ; altera_jtag_dc_streaming_191           ;
;                         |crosser|                                                                     ; 2.5 (0.5)            ; 4.8 (1.0)                        ; 2.4 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                       ; altera_jtag_control_signal_crosser                                     ; altera_jtag_dc_streaming_191           ;
;                            |synchronizer|                                                             ; 2.0 (2.0)            ; 3.8 (3.8)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|synchronizer                                          ; altera_std_synchronizer                                                ; altera_work                            ;
;                      |synchronizer|                                                                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer                                                                 ; altera_std_synchronizer                                                ; altera_work                            ;
;                |p2b|                                                                                  ; 13.5 (13.5)          ; 15.2 (15.2)                      ; 1.8 (1.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 23 (23)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|p2b                                                                                                                                    ; altera_avalon_st_packets_to_bytes                                      ; altera_avalon_st_packets_to_bytes_1920 ;
;                |rst_controller|                                                                       ; 1.2 (0.0)            ; 1.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|rst_controller                                                                                                                         ; altera_reset_controller                                                ; altera_reset_controller_1921           ;
;                   |alt_rst_sync_uq1|                                                                  ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|rst_controller|alt_rst_sync_uq1                                                                                                        ; altera_reset_synchronizer                                              ; altera_reset_controller_1921           ;
;                |transacto|                                                                            ; 218.8 (0.0)          ; 244.7 (0.0)                      ; 26.2 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 292 (0)             ; 152 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|transacto                                                                                                                              ; altera_avalon_packets_to_master                                        ; altera_avalon_packets_to_master_1920   ;
;                   |p2m|                                                                               ; 218.8 (218.8)        ; 244.7 (244.7)                    ; 26.2 (26.2)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 292 (292)           ; 152 (152)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|transacto|p2m                                                                                                                          ; packets_to_master                                                      ; altera_avalon_packets_to_master_1920   ;
;          |hps_m|                                                                                      ; 520.8 (0.0)          ; 586.0 (0.0)                      ; 65.7 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 698 (0)             ; 481 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m                                                                                                                                                                        ; hps_m                                                                  ; hps_m                                  ;
;             |altera_jtag_avalon_master_inst|                                                          ; 520.8 (0.0)          ; 586.0 (0.0)                      ; 65.7 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 698 (0)             ; 481 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst                                                                                                                                         ; hps_m_altera_jtag_avalon_master_191_3zppvky                            ; altera_jtag_avalon_master_191          ;
;                |b2p|                                                                                  ; 9.8 (9.8)            ; 12.3 (12.3)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|b2p                                                                                                                                     ; altera_avalon_st_bytes_to_packets                                      ; altera_avalon_st_bytes_to_packets_1920 ;
;                |fifo|                                                                                 ; 19.1 (19.1)          ; 26.0 (26.0)                      ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 28 (28)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|fifo                                                                                                                                    ; hps_m_altera_avalon_sc_fifo_1931_fzgstwy                               ; altera_avalon_sc_fifo_1931             ;
;                   |gen_blk9.gen_blk10_else.altera_syncram_component|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|fifo|gen_blk9.gen_blk10_else.altera_syncram_component                                                                                   ; altera_syncram                                                         ; altera_avalon_sc_fifo_1931             ;
;                      |auto_generated|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated                                                                    ; altera_syncram_il42                                                    ; altera_work                            ;
;                         |altera_syncram_impl1|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1                                               ; altera_syncram_impl_89h4                                               ; altera_work                            ;
;                |jtag_phy_embedded_in_jtag_master|                                                     ; 284.9 (0.0)          ; 315.0 (0.0)                      ; 30.7 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 363 (0)             ; 271 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master                                                                                                        ; altera_avalon_st_jtag_interface                                        ; altera_jtag_dc_streaming_191           ;
;                   |node|                                                                              ; 1.2 (0.0)            ; 1.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|node                                                                                                   ; altera_jtag_sld_node                                                   ; altera_jtag_dc_streaming_191           ;
;                      |sld_virtual_jtag_component|                                                     ; 1.2 (0.0)            ; 1.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component                                                                        ; sld_virtual_jtag_basic                                                 ; altera_work                            ;
;                         |sld_virtual_jtag_impl_inst|                                                  ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst                                             ; sld_virtual_jtag_impl                                                  ; altera_work                            ;
;                   |normal.jtag_dc_streaming|                                                          ; 283.7 (0.0)          ; 313.7 (0.0)                      ; 30.5 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 360 (0)             ; 271 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                               ; altera_jtag_dc_streaming                                               ; altera_jtag_dc_streaming_191           ;
;                      |jtag_streaming|                                                                 ; 249.2 (238.6)        ; 268.7 (254.7)                    ; 19.5 (16.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 341 (333)           ; 186 (167)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                ; altera_jtag_streaming                                                  ; altera_jtag_dc_streaming_191           ;
;                         |clock_sense_reset_n_synchronizer|                                            ; 2.0 (2.0)            ; 4.0 (4.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer                               ; altera_std_synchronizer                                                ; altera_work                            ;
;                         |clock_sensor_synchronizer|                                                   ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer                                      ; altera_std_synchronizer                                                ; altera_work                            ;
;                         |clock_to_sample_div2_synchronizer|                                           ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_to_sample_div2_synchronizer                              ; altera_std_synchronizer                                                ; altera_work                            ;
;                         |idle_inserter|                                                               ; 2.4 (2.4)            ; 2.5 (2.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                  ; altera_avalon_st_idle_inserter                                         ; altera_jtag_dc_streaming_191           ;
;                         |idle_remover|                                                                ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                   ; altera_avalon_st_idle_remover                                          ; altera_jtag_dc_streaming_191           ;
;                         |reset_to_sample_synchronizer|                                                ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer                                   ; altera_std_synchronizer                                                ; altera_work                            ;
;                      |sink_crosser|                                                                   ; 23.6 (8.5)           ; 31.0 (11.0)                      ; 7.4 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (5)              ; 55 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                  ; altera_avalon_st_clock_crosser                                         ; altera_jtag_dc_streaming_191           ;
;                         |alt_rst_req_sync_in_rst|                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_in_rst                                          ; altera_reset_synchronizer                                              ; altera_jtag_dc_streaming_191           ;
;                         |alt_rst_req_sync_out_rst|                                                    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_out_rst                                         ; altera_reset_synchronizer                                              ; altera_jtag_dc_streaming_191           ;
;                         |in_to_out_synchronizer|                                                      ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                           ; altera_std_synchronizer_nocut                                          ; altera_jtag_dc_streaming_191           ;
;                         |out_to_in_synchronizer|                                                      ; 2.0 (2.0)            ; 4.0 (4.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                           ; altera_std_synchronizer_nocut                                          ; altera_jtag_dc_streaming_191           ;
;                         |output_stage|                                                                ; 9.0 (9.0)            ; 11.5 (11.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                     ; altera_avalon_st_pipeline_base                                         ; altera_jtag_dc_streaming_191           ;
;                      |source_crosser|                                                                 ; 9.4 (6.8)            ; 12.5 (8.5)                       ; 3.6 (2.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                ; altera_jtag_src_crosser                                                ; altera_jtag_dc_streaming_191           ;
;                         |crosser|                                                                     ; 2.7 (0.5)            ; 4.0 (0.5)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                        ; altera_jtag_control_signal_crosser                                     ; altera_jtag_dc_streaming_191           ;
;                            |synchronizer|                                                             ; 2.1 (2.1)            ; 3.5 (3.5)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|synchronizer                                           ; altera_std_synchronizer                                                ; altera_work                            ;
;                      |synchronizer|                                                                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer                                                                  ; altera_std_synchronizer                                                ; altera_work                            ;
;                |p2b|                                                                                  ; 13.3 (13.3)          ; 15.0 (15.0)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|p2b                                                                                                                                     ; altera_avalon_st_packets_to_bytes                                      ; altera_avalon_st_packets_to_bytes_1920 ;
;                |rst_controller|                                                                       ; 1.2 (0.0)            ; 1.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|rst_controller                                                                                                                          ; altera_reset_controller                                                ; altera_reset_controller_1921           ;
;                   |alt_rst_sync_uq1|                                                                  ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|rst_controller|alt_rst_sync_uq1                                                                                                         ; altera_reset_synchronizer                                              ; altera_reset_controller_1921           ;
;                |transacto|                                                                            ; 192.4 (0.0)          ; 216.2 (0.0)                      ; 23.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 261 (0)             ; 152 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|transacto                                                                                                                               ; altera_avalon_packets_to_master                                        ; altera_avalon_packets_to_master_1920   ;
;                   |p2m|                                                                               ; 192.4 (192.4)        ; 216.2 (216.2)                    ; 23.7 (23.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 261 (261)           ; 152 (152)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|transacto|p2m                                                                                                                           ; packets_to_master                                                      ; altera_avalon_packets_to_master_1920   ;
;       |mm_interconnect_0|                                                                             ; 1716.5 (0.0)         ; 1877.1 (0.0)                     ; 161.4 (0.0)                                       ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 2720 (0)            ; 3255 (0)                  ; 0 (0)         ; 1024              ; 4     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0                                                                                                                                                                    ; qsys_top_altera_mm_interconnect_1920_7ebetzq                           ; altera_mm_interconnect_1920            ;
;          |agent_pipeline|                                                                             ; 42.0 (0.0)           ; 47.2 (0.0)                       ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (0)              ; 108 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline                                                                                                                                                     ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 38.7 (38.7)          ; 43.9 (43.9)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 103 (103)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline|gen_inst[0].core                                                                                                                                    ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline|gen_inst[1].core                                                                                                                                    ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |agent_pipeline_001|                                                                         ; 38.9 (0.0)           ; 44.6 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_001                                                                                                                                                 ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 36.6 (36.6)          ; 41.6 (41.6)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 89 (89)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_001|gen_inst[0].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 2.3 (2.3)            ; 3.0 (3.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_001|gen_inst[1].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |agent_pipeline_002|                                                                         ; 43.8 (0.0)           ; 48.7 (0.0)                       ; 4.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 112 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_002                                                                                                                                                 ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 40.2 (40.2)          ; 45.7 (45.7)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 107 (107)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_002|gen_inst[1].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |agent_pipeline_003|                                                                         ; 40.0 (0.0)           ; 44.1 (0.0)                       ; 4.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_003                                                                                                                                                 ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 37.2 (37.2)          ; 40.9 (40.9)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 89 (89)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 2.8 (2.8)            ; 3.2 (3.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_003|gen_inst[1].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |agent_pipeline_004|                                                                         ; 129.1 (0.0)          ; 133.0 (0.0)                      ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 169 (0)             ; 326 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_004                                                                                                                                                 ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 102.0 (102.0)        ; 102.0 (102.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 259 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_004|gen_inst[0].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 26.8 (26.8)          ; 31.0 (31.0)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_004|gen_inst[1].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |agent_pipeline_005|                                                                         ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_005                                                                                                                                                 ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agent_pipeline_005|gen_inst[1].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |agilex_hps_h2f_lw_axi_master_agent|                                                         ; 124.1 (89.0)         ; 142.5 (107.5)                    ; 18.4 (18.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 187 (131)           ; 130 (115)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agilex_hps_h2f_lw_axi_master_agent                                                                                                                                 ; qsys_top_altera_merlin_axi_master_ni_1941_dfsyzvi                      ; altera_merlin_axi_master_ni_1941       ;
;             |align_address_to_size|                                                                   ; 35.0 (35.0)          ; 35.0 (35.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agilex_hps_h2f_lw_axi_master_agent|align_address_to_size                                                                                                           ; altera_merlin_address_alignment                                        ; altera_merlin_axi_master_ni_1941       ;
;          |agilex_hps_h2f_lw_axi_master_rd_limiter|                                                    ; 14.5 (14.5)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agilex_hps_h2f_lw_axi_master_rd_limiter                                                                                                                            ; qsys_top_altera_merlin_traffic_limiter_191_6blplji                     ; altera_merlin_traffic_limiter_191      ;
;          |agilex_hps_h2f_lw_axi_master_wr_limiter|                                                    ; 14.6 (14.6)          ; 15.0 (15.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agilex_hps_h2f_lw_axi_master_wr_limiter                                                                                                                            ; qsys_top_altera_merlin_traffic_limiter_191_6blplji                     ; altera_merlin_traffic_limiter_191      ;
;          |cmd_demux|                                                                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|cmd_demux                                                                                                                                                          ; qsys_top_altera_merlin_demultiplexer_1921_l4jli4q                      ; altera_merlin_demultiplexer_1921       ;
;          |cmd_mux|                                                                                    ; 34.2 (29.6)          ; 40.1 (34.8)                      ; 5.9 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (80)             ; 9 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|cmd_mux                                                                                                                                                            ; qsys_top_altera_merlin_multiplexer_1921_c2vhg3y                        ; altera_merlin_multiplexer_1921         ;
;             |arb|                                                                                     ; 4.7 (4.3)            ; 5.3 (5.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|cmd_mux|arb                                                                                                                                                        ; altera_merlin_arbitrator                                               ; altera_merlin_multiplexer_1921         ;
;                |adder|                                                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                                  ; altera_merlin_arb_adder                                                ; altera_merlin_multiplexer_1921         ;
;          |cmd_mux_001|                                                                                ; 36.9 (32.3)          ; 43.8 (38.4)                      ; 6.9 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (82)             ; 9 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|cmd_mux_001                                                                                                                                                        ; qsys_top_altera_merlin_multiplexer_1921_c2vhg3y                        ; altera_merlin_multiplexer_1921         ;
;             |arb|                                                                                     ; 4.6 (4.2)            ; 5.3 (5.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                    ; altera_merlin_arbitrator                                               ; altera_merlin_multiplexer_1921         ;
;                |adder|                                                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                              ; altera_merlin_arb_adder                                                ; altera_merlin_multiplexer_1921         ;
;          |fpga_m2ocm_pb_s0_agent|                                                                     ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|fpga_m2ocm_pb_s0_agent                                                                                                                                             ; qsys_top_altera_merlin_slave_agent_191_ncfkfri                         ; altera_merlin_slave_agent_191          ;
;          |fpga_m2ocm_pb_s0_agent_rdata_fifo|                                                          ; 75.9 (75.9)          ; 80.7 (80.7)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 153 (153)           ; 147 (147)                 ; 0 (0)         ; 1024              ; 4     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|fpga_m2ocm_pb_s0_agent_rdata_fifo                                                                                                                                  ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931             ;
;             |gen_blk9.gen_blk10_else.altera_syncram_component|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 4     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|fpga_m2ocm_pb_s0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component                                                                                 ; altera_syncram                                                         ; altera_avalon_sc_fifo_1931             ;
;                |auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 4     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|fpga_m2ocm_pb_s0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated                                                                  ; altera_syncram_0o42                                                    ; altera_work                            ;
;                   |altera_syncram_impl1|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 4     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|fpga_m2ocm_pb_s0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1                                             ; altera_syncram_impl_mbh4                                               ; altera_work                            ;
;          |fpga_m2ocm_pb_s0_agent_rsp_fifo|                                                            ; 46.9 (46.9)          ; 53.0 (53.0)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 115 (115)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|fpga_m2ocm_pb_s0_agent_rsp_fifo                                                                                                                                    ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931             ;
;          |fpga_m2ocm_pb_s0_cmd_width_adapter|                                                         ; 38.6 (38.6)          ; 40.2 (40.2)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 144 (144)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|fpga_m2ocm_pb_s0_cmd_width_adapter                                                                                                                                 ; qsys_top_altera_merlin_width_adapter_1920_kfhpo5a                      ; altera_merlin_width_adapter_1920       ;
;          |fpga_m2ocm_pb_s0_rsp_width_adapter|                                                         ; 34.9 (34.9)          ; 37.5 (37.5)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|fpga_m2ocm_pb_s0_rsp_width_adapter                                                                                                                                 ; qsys_top_altera_merlin_width_adapter_1920_pbpa2vy                      ; altera_merlin_width_adapter_1920       ;
;          |jtg_mst_fpga_m_master_agent|                                                                ; 1.9 (1.9)            ; 2.3 (2.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|jtg_mst_fpga_m_master_agent                                                                                                                                        ; qsys_top_altera_merlin_master_agent_191_mpbm6tq                        ; altera_merlin_master_agent_191         ;
;          |jtg_mst_fpga_m_master_limiter|                                                              ; 13.0 (13.0)          ; 13.7 (13.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|jtg_mst_fpga_m_master_limiter                                                                                                                                      ; qsys_top_altera_merlin_traffic_limiter_191_6blplji                     ; altera_merlin_traffic_limiter_191      ;
;          |limiter_pipeline|                                                                           ; 47.8 (0.0)           ; 52.2 (0.0)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 120 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 41.9 (41.9)          ; 45.5 (45.5)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 111 (111)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 5.9 (5.9)            ; 6.7 (6.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |limiter_pipeline_001|                                                                       ; 12.4 (0.0)           ; 12.8 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_001                                                                                                                                               ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 12.0 (12.0)          ; 12.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_001|gen_inst[0].core                                                                                                                              ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_001|gen_inst[1].core                                                                                                                              ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |limiter_pipeline_002|                                                                       ; 64.7 (0.0)           ; 70.5 (0.0)                       ; 5.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (0)              ; 153 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_002                                                                                                                                               ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 58.9 (58.9)          ; 63.5 (63.5)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 143 (143)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_002|gen_inst[0].core                                                                                                                              ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 5.8 (5.8)            ; 7.0 (7.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_002|gen_inst[1].core                                                                                                                              ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |limiter_pipeline_003|                                                                       ; 9.0 (0.0)            ; 9.6 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_003                                                                                                                                               ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 5.4 (5.4)            ; 5.4 (5.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_003|gen_inst[0].core                                                                                                                              ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 3.5 (3.5)            ; 4.2 (4.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_003|gen_inst[1].core                                                                                                                              ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |limiter_pipeline_004|                                                                       ; 37.6 (0.0)           ; 40.8 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 73 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_004                                                                                                                                               ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 33.5 (33.5)          ; 36.3 (36.3)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_004|gen_inst[0].core                                                                                                                              ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 4.1 (4.1)            ; 4.6 (4.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_004|gen_inst[1].core                                                                                                                              ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |limiter_pipeline_005|                                                                       ; 35.7 (0.0)           ; 36.2 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_005                                                                                                                                               ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_005|gen_inst[0].core                                                                                                                              ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 3.5 (3.5)            ; 4.2 (4.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|limiter_pipeline_005|gen_inst[1].core                                                                                                                              ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline|                                                                               ; 35.8 (0.0)           ; 43.7 (0.0)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline                                                                                                                                                       ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 34.0 (34.0)          ; 41.7 (41.7)                      ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 89 (89)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline|gen_inst[0].core                                                                                                                                      ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline|gen_inst[1].core                                                                                                                                      ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_001|                                                                           ; 56.5 (0.0)           ; 62.3 (0.0)                       ; 5.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (0)              ; 146 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_001                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 52.3 (52.3)          ; 57.3 (57.3)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 139 (139)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_001|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 4.2 (4.2)            ; 5.0 (5.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_001|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_002|                                                                           ; 26.4 (0.0)           ; 29.3 (0.0)                       ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_002                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 24.4 (24.4)          ; 27.3 (27.3)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_002|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_002|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_003|                                                                           ; 37.6 (0.0)           ; 40.2 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_003                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 35.9 (35.9)          ; 38.2 (38.2)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 93 (93)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_003|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_003|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_004|                                                                           ; 57.8 (0.0)           ; 62.0 (0.0)                       ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 150 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_004                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 53.8 (53.8)          ; 57.2 (57.2)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 143 (143)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_004|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 4.1 (4.1)            ; 4.8 (4.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_004|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_005|                                                                           ; 27.6 (0.0)           ; 29.2 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 70 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_005                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 26.2 (26.2)          ; 27.6 (27.6)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_005|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 1.4 (1.4)            ; 1.6 (1.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_005|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_006|                                                                           ; 43.9 (0.0)           ; 50.0 (0.0)                       ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_006                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 42.4 (42.4)          ; 48.2 (48.2)                      ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 111 (111)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_006|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_007|                                                                           ; 29.9 (0.0)           ; 32.3 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_007                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 29.4 (29.4)          ; 31.8 (31.8)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_007|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_007|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_008|                                                                           ; 29.3 (0.0)           ; 34.0 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_008                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 28.8 (28.8)          ; 33.0 (33.0)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_008|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_008|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_009|                                                                           ; 29.0 (0.0)           ; 34.7 (0.0)                       ; 5.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_009                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 28.5 (28.5)          ; 34.2 (34.2)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_009|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_009|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_010|                                                                           ; 8.4 (0.0)            ; 9.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_010                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 5.2 (5.2)            ; 6.3 (6.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_010|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_010|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_011|                                                                           ; 8.4 (0.0)            ; 9.5 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_011                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 5.7 (5.7)            ; 6.5 (6.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_011|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_011|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_012|                                                                           ; 32.6 (0.0)           ; 35.0 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_012                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 29.8 (29.8)          ; 32.0 (32.0)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_012|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_012|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_013|                                                                           ; 32.1 (0.0)           ; 35.5 (0.0)                       ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_013                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 29.2 (29.2)          ; 33.0 (33.0)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_013|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|mux_pipeline_013|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |periph_pb_cpu_0_s0_agent|                                                                   ; 23.5 (1.9)           ; 23.8 (2.5)                       ; 0.3 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (5)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|periph_pb_cpu_0_s0_agent                                                                                                                                           ; qsys_top_altera_merlin_slave_agent_191_ncfkfri                         ; altera_merlin_slave_agent_191          ;
;             |uncompressor|                                                                            ; 21.3 (21.3)          ; 21.3 (21.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|periph_pb_cpu_0_s0_agent|uncompressor                                                                                                                              ; altera_merlin_burst_uncompressor                                       ; altera_merlin_slave_agent_191          ;
;          |periph_pb_cpu_0_s0_agent_rdata_fifo|                                                        ; 32.7 (32.7)          ; 33.9 (33.9)                      ; 1.4 (1.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 68 (68)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|periph_pb_cpu_0_s0_agent_rdata_fifo                                                                                                                                ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931             ;
;          |periph_pb_cpu_0_s0_agent_rsp_fifo|                                                          ; 11.7 (11.7)          ; 13.3 (13.3)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|periph_pb_cpu_0_s0_agent_rsp_fifo                                                                                                                                  ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931             ;
;          |periph_pb_cpu_0_s0_burst_adapter|                                                           ; 69.3 (0.0)           ; 75.4 (0.0)                       ; 6.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 100 (0)             ; 113 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|periph_pb_cpu_0_s0_burst_adapter                                                                                                                                   ; qsys_top_altera_merlin_burst_adapter_1923_rregqry                      ; altera_merlin_burst_adapter_1923       ;
;             |altera_merlin_burst_adapter_new.burst_adapter|                                           ; 69.3 (37.1)          ; 75.4 (42.9)                      ; 6.3 (5.8)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 100 (40)            ; 113 (82)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|periph_pb_cpu_0_s0_burst_adapter|altera_merlin_burst_adapter_new.burst_adapter                                                                                     ; altera_merlin_burst_adapter_new                                        ; altera_merlin_burst_adapter_1923       ;
;                |align_address_to_size|                                                                ; 1.6 (1.6)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|periph_pb_cpu_0_s0_burst_adapter|altera_merlin_burst_adapter_new.burst_adapter|align_address_to_size                                                               ; altera_merlin_address_alignment                                        ; altera_merlin_burst_adapter_1923       ;
;                |non_bursting_slave_converters_sel.the_default_burst_converter|                        ; 30.6 (30.6)          ; 30.7 (30.7)                      ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 57 (57)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|periph_pb_cpu_0_s0_burst_adapter|altera_merlin_burst_adapter_new.burst_adapter|non_bursting_slave_converters_sel.the_default_burst_converter                       ; altera_default_burst_converter                                         ; altera_merlin_burst_adapter_1923       ;
;          |router|                                                                                     ; 3.7 (3.7)            ; 3.8 (3.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|router                                                                                                                                                             ; qsys_top_altera_merlin_router_1921_mnhklva                             ; altera_merlin_router_1921              ;
;          |router_001|                                                                                 ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|router_001                                                                                                                                                         ; qsys_top_altera_merlin_router_1921_qh2i2ra                             ; altera_merlin_router_1921              ;
;          |router_002|                                                                                 ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|router_002                                                                                                                                                         ; qsys_top_altera_merlin_router_1921_qh2i2ra                             ; altera_merlin_router_1921              ;
;          |rsp_demux|                                                                                  ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|rsp_demux                                                                                                                                                          ; qsys_top_altera_merlin_demultiplexer_1921_l4jli4q                      ; altera_merlin_demultiplexer_1921       ;
;          |rsp_demux_001|                                                                              ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|rsp_demux_001                                                                                                                                                      ; qsys_top_altera_merlin_demultiplexer_1921_l4jli4q                      ; altera_merlin_demultiplexer_1921       ;
;          |rsp_mux|                                                                                    ; 24.5 (24.5)          ; 24.7 (24.7)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|rsp_mux                                                                                                                                                            ; qsys_top_altera_merlin_multiplexer_1921_mq2iztq                        ; altera_merlin_multiplexer_1921         ;
;          |rsp_mux_001|                                                                                ; 1.1 (1.1)            ; 1.6 (1.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|rsp_mux_001                                                                                                                                                        ; qsys_top_altera_merlin_multiplexer_1921_masmxoq                        ; altera_merlin_multiplexer_1921         ;
;          |rsp_mux_002|                                                                                ; 12.2 (12.2)          ; 13.0 (13.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|rsp_mux_002                                                                                                                                                        ; qsys_top_altera_merlin_multiplexer_1921_masmxoq                        ; altera_merlin_multiplexer_1921         ;
;          |subsys_sgmii_emac1_csr_agent|                                                               ; 22.6 (3.1)           ; 25.2 (3.5)                       ; 2.5 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (8)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|subsys_sgmii_emac1_csr_agent                                                                                                                                       ; qsys_top_altera_merlin_slave_agent_191_ncfkfri                         ; altera_merlin_slave_agent_191          ;
;             |uncompressor|                                                                            ; 19.5 (19.5)          ; 21.7 (21.7)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|subsys_sgmii_emac1_csr_agent|uncompressor                                                                                                                          ; altera_merlin_burst_uncompressor                                       ; altera_merlin_slave_agent_191          ;
;          |subsys_sgmii_emac1_csr_agent_rdata_fifo|                                                    ; 33.5 (33.5)          ; 33.7 (33.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|subsys_sgmii_emac1_csr_agent_rdata_fifo                                                                                                                            ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931             ;
;          |subsys_sgmii_emac1_csr_agent_rsp_fifo|                                                      ; 11.3 (11.3)          ; 11.3 (11.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|subsys_sgmii_emac1_csr_agent_rsp_fifo                                                                                                                              ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931             ;
;          |subsys_sgmii_emac1_csr_burst_adapter|                                                       ; 67.2 (0.0)           ; 76.1 (0.0)                       ; 9.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 105 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|subsys_sgmii_emac1_csr_burst_adapter                                                                                                                               ; qsys_top_altera_merlin_burst_adapter_1923_rregqry                      ; altera_merlin_burst_adapter_1923       ;
;             |altera_merlin_burst_adapter_new.burst_adapter|                                           ; 67.2 (37.5)          ; 76.1 (45.3)                      ; 9.3 (7.8)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 89 (37)             ; 105 (78)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|subsys_sgmii_emac1_csr_burst_adapter|altera_merlin_burst_adapter_new.burst_adapter                                                                                 ; altera_merlin_burst_adapter_new                                        ; altera_merlin_burst_adapter_1923       ;
;                |align_address_to_size|                                                                ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|subsys_sgmii_emac1_csr_burst_adapter|altera_merlin_burst_adapter_new.burst_adapter|align_address_to_size                                                           ; altera_merlin_address_alignment                                        ; altera_merlin_burst_adapter_1923       ;
;                |non_bursting_slave_converters_sel.the_default_burst_converter|                        ; 28.1 (28.1)          ; 28.8 (28.8)                      ; 1.2 (1.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 49 (49)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|subsys_sgmii_emac1_csr_burst_adapter|altera_merlin_burst_adapter_new.burst_adapter|non_bursting_slave_converters_sel.the_default_burst_converter                   ; altera_default_burst_converter                                         ; altera_merlin_burst_adapter_1923       ;
;       |mm_interconnect_1|                                                                             ; 1253.9 (0.0)         ; 1401.2 (0.0)                     ; 150.1 (0.0)                                       ; 2.7 (0.0)                        ; 0.0 (0.0)            ; 1958 (0)            ; 2816 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1                                                                                                                                                                    ; qsys_top_altera_mm_interconnect_1920_dla3g6i                           ; altera_mm_interconnect_1920            ;
;          |agent_pipeline|                                                                             ; 131.5 (0.0)          ; 159.6 (0.0)                      ; 28.5 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 176 (0)             ; 375 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|agent_pipeline                                                                                                                                                     ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 97.2 (97.2)          ; 103.2 (103.2)                    ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 259 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[0].core                                                                                                                                    ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 34.4 (34.4)          ; 56.3 (56.3)                      ; 22.4 (22.4)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 44 (44)             ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core                                                                                                                                    ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |agent_pipeline_001|                                                                         ; 113.2 (0.0)          ; 116.8 (0.0)                      ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 146 (0)             ; 278 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|agent_pipeline_001                                                                                                                                                 ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 104.1 (104.1)        ; 105.6 (105.6)                    ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 259 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|agent_pipeline_001|gen_inst[0].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 9.1 (9.1)            ; 11.2 (11.2)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|agent_pipeline_001|gen_inst[1].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |agilex_hps_h2f_axi_master_agent|                                                            ; 162.7 (119.9)        ; 206.6 (160.4)                    ; 44.1 (40.7)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 210 (131)           ; 248 (229)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent                                                                                                                                    ; qsys_top_altera_merlin_axi_master_ni_1941_dfsyzvi                      ; altera_merlin_axi_master_ni_1941       ;
;             |align_address_to_size|                                                                   ; 42.7 (42.7)          ; 46.2 (46.2)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size                                                                                                              ; altera_merlin_address_alignment                                        ; altera_merlin_axi_master_ni_1941       ;
;          |cmd_mux|                                                                                    ; 71.6 (66.9)          ; 82.7 (77.3)                      ; 11.8 (11.2)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 214 (206)           ; 9 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|cmd_mux                                                                                                                                                            ; qsys_top_altera_merlin_multiplexer_1921_cmx766a                        ; altera_merlin_multiplexer_1921         ;
;             |arb|                                                                                     ; 4.7 (4.4)            ; 5.3 (4.8)                        ; 0.6 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|cmd_mux|arb                                                                                                                                                        ; altera_merlin_arbitrator                                               ; altera_merlin_multiplexer_1921         ;
;                |adder|                                                                                ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|cmd_mux|arb|adder                                                                                                                                                  ; altera_merlin_arb_adder                                                ; altera_merlin_multiplexer_1921         ;
;          |fpga_m2ocm_pb_m0_agent|                                                                     ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|fpga_m2ocm_pb_m0_agent                                                                                                                                             ; qsys_top_altera_merlin_master_agent_191_mpbm6tq                        ; altera_merlin_master_agent_191         ;
;          |mux_pipeline|                                                                               ; 149.5 (0.0)          ; 161.5 (0.0)                      ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 201 (0)             ; 384 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline                                                                                                                                                       ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 97.3 (97.3)          ; 100.5 (100.5)                    ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 259 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline|gen_inst[0].core                                                                                                                                      ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 52.2 (52.2)          ; 61.0 (61.0)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 125 (125)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline|gen_inst[1].core                                                                                                                                      ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_001|                                                                           ; 42.4 (0.0)           ; 46.3 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 89 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline_001                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 42.4 (42.4)          ; 46.3 (46.3)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 89 (89)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline_001|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_002|                                                                           ; 123.1 (0.0)          ; 131.7 (0.0)                      ; 8.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 169 (0)             ; 326 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline_002                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 96.1 (96.1)          ; 102.5 (102.5)                    ; 6.4 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 259 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline_002|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 27.0 (27.0)          ; 29.2 (29.2)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline_002|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_003|                                                                           ; 5.7 (0.0)            ; 7.5 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline_003                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 5.7 (5.7)            ; 7.5 (7.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline_003|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_004|                                                                           ; 102.8 (0.0)          ; 111.5 (0.0)                      ; 8.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (0)             ; 272 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline_004                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 96.2 (96.2)          ; 103.8 (103.8)                    ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 259 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline_004|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 6.6 (6.6)            ; 7.8 (7.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline_004|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_005|                                                                           ; 0.2 (0.0)            ; 4.3 (0.0)                        ; 4.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 130 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline_005                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 0.0 (0.0)            ; 3.5 (3.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline_005|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|mux_pipeline_005|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |ocm_s1_agent|                                                                               ; 22.4 (4.6)           ; 23.3 (5.3)                       ; 0.9 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (10)             ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|ocm_s1_agent                                                                                                                                                       ; qsys_top_altera_merlin_slave_agent_191_ncfkfri                         ; altera_merlin_slave_agent_191          ;
;             |uncompressor|                                                                            ; 17.8 (17.8)          ; 18.0 (18.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|ocm_s1_agent|uncompressor                                                                                                                                          ; altera_merlin_burst_uncompressor                                       ; altera_merlin_slave_agent_191          ;
;          |ocm_s1_agent_rdata_fifo|                                                                    ; 174.1 (174.1)        ; 178.9 (178.9)                    ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 391 (391)           ; 388 (388)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|ocm_s1_agent_rdata_fifo                                                                                                                                            ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931             ;
;          |ocm_s1_agent_rsp_fifo|                                                                      ; 15.7 (15.7)          ; 16.0 (16.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|ocm_s1_agent_rsp_fifo                                                                                                                                              ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931             ;
;          |ocm_s1_burst_adapter|                                                                       ; 135.5 (0.0)          ; 150.8 (0.0)                      ; 16.7 (0.0)                                        ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 170 (0)             ; 255 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|ocm_s1_burst_adapter                                                                                                                                               ; qsys_top_altera_merlin_burst_adapter_1923_kfoohfq                      ; altera_merlin_burst_adapter_1923       ;
;             |altera_merlin_burst_adapter_new.burst_adapter|                                           ; 135.5 (84.0)         ; 150.8 (99.2)                     ; 16.7 (16.3)                                       ; 1.4 (1.2)                        ; 0.0 (0.0)            ; 170 (75)            ; 255 (208)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|ocm_s1_burst_adapter|altera_merlin_burst_adapter_new.burst_adapter                                                                                                 ; altera_merlin_burst_adapter_new                                        ; altera_merlin_burst_adapter_1923       ;
;                |align_address_to_size|                                                                ; 2.7 (2.7)            ; 3.3 (3.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|ocm_s1_burst_adapter|altera_merlin_burst_adapter_new.burst_adapter|align_address_to_size                                                                           ; altera_merlin_address_alignment                                        ; altera_merlin_burst_adapter_1923       ;
;                |non_bursting_slave_converters_sel.the_default_burst_converter|                        ; 48.5 (48.5)          ; 48.3 (48.3)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 89 (89)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|ocm_s1_burst_adapter|altera_merlin_burst_adapter_new.burst_adapter|non_bursting_slave_converters_sel.the_default_burst_converter                                   ; altera_default_burst_converter                                         ; altera_merlin_burst_adapter_1923       ;
;          |ocm_s1_translator|                                                                          ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|ocm_s1_translator                                                                                                                                                  ; qsys_top_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191     ;
;          |rsp_demux|                                                                                  ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|rsp_demux                                                                                                                                                          ; qsys_top_altera_merlin_demultiplexer_1921_lzqylyy                      ; altera_merlin_demultiplexer_1921       ;
;       |mm_interconnect_2|                                                                             ; 3764.3 (0.0)         ; 4058.0 (0.0)                     ; 300.6 (0.0)                                       ; 6.9 (0.0)                        ; 0.0 (0.0)            ; 6869 (0)            ; 8373 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2                                                                                                                                                                    ; qsys_top_altera_mm_interconnect_1920_7su3sya                           ; altera_mm_interconnect_1920            ;
;          |agent_pipeline|                                                                             ; 495.0 (0.0)          ; 515.8 (0.0)                      ; 20.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 630 (0)             ; 1235 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline                                                                                                                                                     ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 99.5 (99.5)          ; 104.5 (104.5)                    ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 259 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline|gen_inst[0].core                                                                                                                                    ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 106.9 (106.9)        ; 109.2 (109.2)                    ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 259 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline|gen_inst[1].core                                                                                                                                    ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[2].core|                                                                        ; 106.4 (106.4)        ; 111.0 (111.0)                    ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 259 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline|gen_inst[2].core                                                                                                                                    ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[3].core|                                                                        ; 105.1 (105.1)        ; 108.3 (108.3)                    ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 259 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline|gen_inst[3].core                                                                                                                                    ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[4].core|                                                                        ; 75.9 (75.9)          ; 81.3 (81.3)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 196 (196)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline|gen_inst[4].core                                                                                                                                    ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[5].core|                                                                        ; 1.3 (1.3)            ; 1.6 (1.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline|gen_inst[5].core                                                                                                                                    ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |agent_pipeline_001|                                                                         ; 77.7 (0.0)           ; 83.1 (0.0)                       ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 102 (0)             ; 279 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline_001                                                                                                                                                 ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[4].core|                                                                        ; 76.4 (76.4)          ; 81.3 (81.3)                      ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 276 (276)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline_001|gen_inst[4].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[5].core|                                                                        ; 1.2 (1.2)            ; 1.8 (1.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline_001|gen_inst[5].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |agent_pipeline_002|                                                                         ; 0.4 (0.0)            ; 0.7 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline_002                                                                                                                                                 ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[5].core|                                                                        ; 0.4 (0.4)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline_002|gen_inst[5].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |agent_pipeline_003|                                                                         ; 0.7 (0.0)            ; 3.2 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 514 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline_003                                                                                                                                                 ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 0.0 (0.0)            ; 1.9 (1.9)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline_003|gen_inst[0].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline_003|gen_inst[1].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[2].core|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline_003|gen_inst[2].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[3].core|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline_003|gen_inst[3].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[5].core|                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agent_pipeline_003|gen_inst[5].core                                                                                                                                ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |agilex_hps_f2h_axi_slave_agent|                                                             ; 2396.8 (4.6)         ; 2553.6 (4.8)                     ; 162.1 (0.2)                                       ; 5.3 (0.0)                        ; 0.0 (0.0)            ; 4536 (8)            ; 5757 (3)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent                                                                                                                                     ; qsys_top_altera_merlin_axi_slave_ni_1941_5ooumii                       ; altera_merlin_axi_slave_ni_1941        ;
;             |read_rsp_fifo|                                                                           ; 234.9 (0.0)          ; 243.0 (0.0)                      ; 9.3 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 472 (0)             ; 543 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo                                                                                                                       ; qsys_top_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_1941_36k3nhi ; altera_merlin_axi_slave_ni_1941        ;
;                |my_altera_avalon_sc_fifo_wr|                                                          ; 234.9 (234.9)        ; 243.0 (243.0)                    ; 9.3 (9.3)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 472 (472)           ; 543 (543)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                           ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931             ;
;             |write_rsp_fifo|                                                                          ; 2157.3 (0.0)         ; 2305.8 (0.0)                     ; 152.5 (0.0)                                       ; 4.1 (0.0)                        ; 0.0 (0.0)            ; 4056 (0)            ; 5211 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo                                                                                                                      ; qsys_top_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_1941_36k3nhi ; altera_merlin_axi_slave_ni_1941        ;
;                |my_altera_avalon_sc_fifo_wr|                                                          ; 2157.3 (2157.3)      ; 2305.8 (2305.8)                  ; 152.5 (152.5)                                     ; 4.1 (4.1)                        ; 0.0 (0.0)            ; 4056 (4056)         ; 5211 (5211)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                          ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931             ;
;          |agilex_hps_f2h_axi_slave_rd_cmd_width_adapter|                                              ; 25.6 (25.6)          ; 25.6 (25.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_rd_cmd_width_adapter                                                                                                                      ; qsys_top_altera_merlin_width_adapter_1920_vczjhya                      ; altera_merlin_width_adapter_1920       ;
;          |agilex_hps_f2h_axi_slave_rd_rsp_width_adapter|                                              ; 193.2 (193.2)        ; 207.2 (207.2)                    ; 14.5 (14.5)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 304 (304)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_rd_rsp_width_adapter                                                                                                                      ; qsys_top_altera_merlin_width_adapter_1920_tlmozpy                      ; altera_merlin_width_adapter_1920       ;
;          |agilex_hps_f2h_axi_slave_wr_cmd_width_adapter|                                              ; 183.2 (183.2)        ; 213.9 (213.9)                    ; 30.8 (30.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 585 (585)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_wr_cmd_width_adapter                                                                                                                      ; qsys_top_altera_merlin_width_adapter_1920_vczjhya                      ; altera_merlin_width_adapter_1920       ;
;          |agilex_hps_f2h_axi_slave_wr_rsp_width_adapter|                                              ; 168.3 (168.3)        ; 198.0 (198.0)                    ; 30.2 (30.2)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 304 (304)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_wr_rsp_width_adapter                                                                                                                      ; qsys_top_altera_merlin_width_adapter_1920_tlmozpy                      ; altera_merlin_width_adapter_1920       ;
;          |jtg_mst_hps_m_master_agent|                                                                 ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|jtg_mst_hps_m_master_agent                                                                                                                                         ; qsys_top_altera_merlin_master_agent_191_mpbm6tq                        ; altera_merlin_master_agent_191         ;
;          |jtg_mst_hps_m_master_limiter|                                                               ; 7.3 (7.3)            ; 8.5 (8.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|jtg_mst_hps_m_master_limiter                                                                                                                                       ; qsys_top_altera_merlin_traffic_limiter_191_6blplji                     ; altera_merlin_traffic_limiter_191      ;
;          |limiter_pipeline|                                                                           ; 55.8 (0.0)           ; 61.0 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (0)              ; 147 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|limiter_pipeline                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 51.9 (51.9)          ; 57.0 (57.0)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 141 (141)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|limiter_pipeline|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 3.9 (3.9)            ; 4.0 (4.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|limiter_pipeline|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |limiter_pipeline_001|                                                                       ; 5.2 (0.0)            ; 10.3 (0.0)                       ; 5.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 40 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|limiter_pipeline_001                                                                                                                                               ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 4.7 (4.7)            ; 9.3 (9.3)                        ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|limiter_pipeline_001|gen_inst[0].core                                                                                                                              ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|limiter_pipeline_001|gen_inst[1].core                                                                                                                              ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline|                                                                               ; 53.7 (0.0)           ; 58.8 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 143 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|mux_pipeline                                                                                                                                                       ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 52.2 (52.2)          ; 56.8 (56.8)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|mux_pipeline|gen_inst[0].core                                                                                                                                      ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 1.6 (1.6)            ; 2.0 (2.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|mux_pipeline|gen_inst[1].core                                                                                                                                      ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_001|                                                                           ; 31.2 (0.0)           ; 35.8 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 79 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|mux_pipeline_001                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 29.0 (29.0)          ; 33.8 (33.8)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|mux_pipeline_001|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|mux_pipeline_001|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_002|                                                                           ; 32.4 (0.0)           ; 37.2 (0.0)                       ; 5.2 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 79 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|mux_pipeline_002                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 32.1 (32.1)          ; 36.7 (36.7)                      ; 4.9 (4.9)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 41 (41)             ; 77 (77)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|mux_pipeline_002|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|mux_pipeline_002|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |mux_pipeline_003|                                                                           ; 30.8 (0.0)           ; 34.2 (0.0)                       ; 3.6 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 79 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|mux_pipeline_003                                                                                                                                                   ; qsys_top_altera_avalon_st_pipeline_stage_1920_zterisq                  ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[0].core|                                                                        ; 30.5 (30.5)          ; 33.7 (33.7)                      ; 3.3 (3.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 41 (41)             ; 77 (77)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|mux_pipeline_003|gen_inst[0].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;             |gen_inst[1].core|                                                                        ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|mux_pipeline_003|gen_inst[1].core                                                                                                                                  ; altera_avalon_st_pipeline_base                                         ; altera_avalon_st_pipeline_stage_1920   ;
;          |router|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|router                                                                                                                                                             ; qsys_top_altera_merlin_router_1921_4zbrsli                             ; altera_merlin_router_1921              ;
;          |rsp_mux|                                                                                    ; 4.7 (4.7)            ; 9.3 (9.3)                        ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|rsp_mux                                                                                                                                                            ; qsys_top_altera_merlin_multiplexer_1921_5p55ega                        ; altera_merlin_multiplexer_1921         ;
;       |ocm|                                                                                           ; 271.1 (0.0)          ; 269.5 (0.0)                      ; 1.1 (0.0)                                         ; 2.7 (0.0)                        ; 0.0 (0.0)            ; 272 (0)             ; 131 (0)                   ; 0 (0)         ; 2097152           ; 128   ; 0          ; 0    ; 0 (0)  ; soc_inst|ocm                                                                                                                                                                                  ; ocm                                                                    ; ocm                                    ;
;          |altera_avalon_onchip_memory2_inst|                                                          ; 271.1 (44.0)         ; 269.5 (42.7)                     ; 1.1 (0.0)                                         ; 2.7 (1.4)                        ; 0.0 (0.0)            ; 272 (0)             ; 131 (128)                 ; 0 (0)         ; 2097152           ; 128   ; 0          ; 0    ; 0 (0)  ; soc_inst|ocm|altera_avalon_onchip_memory2_inst                                                                                                                                                ; ocm_altera_avalon_onchip_memory2_1936_xtg22ay                          ; altera_avalon_onchip_memory2_1936      ;
;             |the_altsyncram|                                                                          ; 227.0 (0.0)          ; 226.8 (0.0)                      ; 1.1 (0.0)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 272 (0)             ; 3 (0)                     ; 0 (0)         ; 2097152           ; 128   ; 0          ; 0    ; 0 (0)  ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram                                                                                                                                 ; altsyncram                                                             ; altera_avalon_onchip_memory2_1936      ;
;                |auto_generated|                                                                       ; 227.0 (0.0)          ; 226.8 (0.0)                      ; 1.1 (0.0)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 272 (0)             ; 3 (0)                     ; 0 (0)         ; 2097152           ; 128   ; 0          ; 0    ; 0 (0)  ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated                                                                                                                  ; altsyncram_9ou1                                                        ; altera_work                            ;
;                   |altera_syncram_impl1|                                                              ; 227.0 (1.0)          ; 226.8 (1.5)                      ; 1.1 (0.5)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 272 (0)             ; 3 (3)                     ; 0 (0)         ; 2097152           ; 128   ; 0          ; 0    ; 0 (0)  ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1                                                                                             ; altera_syncram_impl_s2u3                                               ; altera_work                            ;
;                      |decode3|                                                                        ; 11.4 (11.4)          ; 12.0 (12.0)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|decode3                                                                                     ; decode_d5d                                                             ; altera_work                            ;
;                      |mux4|                                                                           ; 214.7 (214.7)        ; 213.3 (213.3)                    ; 0.0 (0.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 256 (256)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|mux4                                                                                        ; mux_03e                                                                ; altera_work                            ;
;       |periph|                                                                                        ; 220.0 (0.0)          ; 261.2 (0.0)                      ; 41.4 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 345 (0)             ; 421 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph                                                                                                                                                                               ; subsys_periph                                                          ; subsys_periph                          ;
;          |button_pio|                                                                                 ; 12.2 (0.0)           ; 13.7 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|button_pio                                                                                                                                                                    ; button_pio                                                             ; button_pio                             ;
;             |altera_avalon_pio_inst|                                                                  ; 12.2 (12.2)          ; 13.7 (13.7)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|button_pio|altera_avalon_pio_inst                                                                                                                                             ; button_pio_altera_avalon_pio_1920_xdlv2ly                              ; altera_avalon_pio_1920                 ;
;          |dipsw_pio|                                                                                  ; 10.9 (0.0)           ; 12.5 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|dipsw_pio                                                                                                                                                                     ; dipsw_pio                                                              ; dipsw_pio                              ;
;             |altera_avalon_pio_inst|                                                                  ; 10.9 (10.9)          ; 12.5 (12.5)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|dipsw_pio|altera_avalon_pio_inst                                                                                                                                              ; dipsw_pio_altera_avalon_pio_1920_xdlv2ly                               ; altera_avalon_pio_1920                 ;
;          |ilc|                                                                                        ; 103.2 (0.0)          ; 119.8 (0.0)                      ; 16.9 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 157 (0)             ; 205 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|ilc                                                                                                                                                                           ; ILC                                                                    ; ILC                                    ;
;             |interrupt_latency_counter_inst|                                                          ; 103.2 (95.2)         ; 119.8 (110.8)                    ; 16.9 (15.9)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 157 (143)           ; 205 (195)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|ilc|interrupt_latency_counter_inst                                                                                                                                            ; interrupt_latency_counter                                              ; interrupt_latency_counter_1910         ;
;                |irq_detector_cicuit[0].irq_detector|                                                  ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|ilc|interrupt_latency_counter_inst|irq_detector_cicuit[0].irq_detector                                                                                                        ; irq_detector                                                           ; interrupt_latency_counter_1910         ;
;                |irq_detector_cicuit[1].irq_detector|                                                  ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|ilc|interrupt_latency_counter_inst|irq_detector_cicuit[1].irq_detector                                                                                                        ; irq_detector                                                           ; interrupt_latency_counter_1910         ;
;                |state_machine[0].state_machine_counter|                                               ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|ilc|interrupt_latency_counter_inst|state_machine[0].state_machine_counter                                                                                                     ; state_machine_counter                                                  ; interrupt_latency_counter_1910         ;
;                |state_machine[1].state_machine_counter|                                               ; 3.7 (3.7)            ; 4.3 (4.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|ilc|interrupt_latency_counter_inst|state_machine[1].state_machine_counter                                                                                                     ; state_machine_counter                                                  ; interrupt_latency_counter_1910         ;
;          |led_pio|                                                                                    ; 3.2 (0.0)            ; 4.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|led_pio                                                                                                                                                                       ; led_pio                                                                ; led_pio                                ;
;             |altera_avalon_pio_inst|                                                                  ; 3.2 (3.2)            ; 4.5 (4.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|led_pio|altera_avalon_pio_inst                                                                                                                                                ; led_pio_altera_avalon_pio_1920_7gvrqkq                                 ; altera_avalon_pio_1920                 ;
;          |mm_interconnect_0|                                                                          ; 50.0 (0.0)           ; 63.8 (0.0)                       ; 13.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (0)             ; 53 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0                                                                                                                                                             ; subsys_periph_altera_mm_interconnect_1920_rzaxtci                      ; altera_mm_interconnect_1920            ;
;             |button_pio_s1_agent_rsp_fifo|                                                            ; 2.3 (2.3)            ; 3.0 (3.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0|button_pio_s1_agent_rsp_fifo                                                                                                                                ; subsys_periph_altera_avalon_sc_fifo_1931_vhmcgqy                       ; altera_avalon_sc_fifo_1931             ;
;             |button_pio_s1_translator|                                                                ; 6.4 (6.4)            ; 8.2 (8.2)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0|button_pio_s1_translator                                                                                                                                    ; subsys_periph_altera_merlin_slave_translator_191_x56fcki               ; altera_merlin_slave_translator_191     ;
;             |dipsw_pio_s1_agent_rsp_fifo|                                                             ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0|dipsw_pio_s1_agent_rsp_fifo                                                                                                                                 ; subsys_periph_altera_avalon_sc_fifo_1931_vhmcgqy                       ; altera_avalon_sc_fifo_1931             ;
;             |dipsw_pio_s1_translator|                                                                 ; 6.1 (6.1)            ; 8.5 (8.5)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0|dipsw_pio_s1_translator                                                                                                                                     ; subsys_periph_altera_merlin_slave_translator_191_x56fcki               ; altera_merlin_slave_translator_191     ;
;             |ilc_avalon_slave_agent|                                                                  ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0|ilc_avalon_slave_agent                                                                                                                                      ; subsys_periph_altera_merlin_slave_agent_191_ncfkfri                    ; altera_merlin_slave_agent_191          ;
;             |ilc_avalon_slave_agent_rsp_fifo|                                                         ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0|ilc_avalon_slave_agent_rsp_fifo                                                                                                                             ; subsys_periph_altera_avalon_sc_fifo_1931_vhmcgqy                       ; altera_avalon_sc_fifo_1931             ;
;             |ilc_avalon_slave_translator|                                                             ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0|ilc_avalon_slave_translator                                                                                                                                 ; subsys_periph_altera_merlin_slave_translator_191_x56fcki               ; altera_merlin_slave_translator_191     ;
;             |led_pio_s1_agent_rsp_fifo|                                                               ; 3.0 (3.0)            ; 3.1 (3.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0|led_pio_s1_agent_rsp_fifo                                                                                                                                   ; subsys_periph_altera_avalon_sc_fifo_1931_vhmcgqy                       ; altera_avalon_sc_fifo_1931             ;
;             |led_pio_s1_translator|                                                                   ; 6.2 (6.2)            ; 7.9 (7.9)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0|led_pio_s1_translator                                                                                                                                       ; subsys_periph_altera_merlin_slave_translator_191_x56fcki               ; altera_merlin_slave_translator_191     ;
;             |pb_cpu_0_m0_agent|                                                                       ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0|pb_cpu_0_m0_agent                                                                                                                                           ; subsys_periph_altera_merlin_master_agent_191_mpbm6tq                   ; altera_merlin_master_agent_191         ;
;             |pb_cpu_0_m0_limiter|                                                                     ; 7.9 (7.9)            ; 8.4 (8.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0|pb_cpu_0_m0_limiter                                                                                                                                         ; subsys_periph_altera_merlin_traffic_limiter_191_6blplji                ; altera_merlin_traffic_limiter_191      ;
;             |router|                                                                                  ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0|router                                                                                                                                                      ; subsys_periph_altera_merlin_router_1921_dlg23vy                        ; altera_merlin_router_1921              ;
;             |rsp_mux|                                                                                 ; 7.4 (7.4)            ; 11.6 (11.6)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|mm_interconnect_0|rsp_mux                                                                                                                                                     ; subsys_periph_altera_merlin_multiplexer_1921_3ikhc2i                   ; altera_merlin_multiplexer_1921         ;
;          |pb_cpu_0|                                                                                   ; 40.4 (0.0)           ; 46.9 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 117 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|pb_cpu_0                                                                                                                                                                      ; pb_cpu_0                                                               ; pb_cpu_0                               ;
;             |altera_avalon_mm_bridge_inst|                                                            ; 40.4 (40.4)          ; 46.9 (46.9)                      ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 117 (117)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|periph|pb_cpu_0|altera_avalon_mm_bridge_inst                                                                                                                                         ; pb_cpu_0_altera_avalon_mm_bridge_2001_k2bg7dq                          ; altera_avalon_mm_bridge_2001           ;
;       |rst_controller|                                                                                ; 5.8 (4.1)            ; 9.0 (6.6)                        ; 3.2 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (6)               ; 19 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|rst_controller                                                                                                                                                                       ; altera_reset_controller                                                ; altera_reset_controller_1921           ;
;          |alt_rst_req_sync_uq1|                                                                       ; 0.6 (0.6)            ; 0.9 (0.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                  ; altera_reset_synchronizer                                              ; altera_reset_controller_1921           ;
;          |alt_rst_sync_uq1|                                                                           ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|rst_controller|alt_rst_sync_uq1                                                                                                                                                      ; altera_reset_synchronizer                                              ; altera_reset_controller_1921           ;
;       |rst_controller_001|                                                                            ; 0.9 (0.0)            ; 1.5 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|rst_controller_001                                                                                                                                                                   ; altera_reset_controller                                                ; altera_reset_controller_1921           ;
;          |alt_rst_sync_uq1|                                                                           ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                  ; altera_reset_synchronizer                                              ; altera_reset_controller_1921           ;
;       |rst_controller_002|                                                                            ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|rst_controller_002                                                                                                                                                                   ; altera_reset_controller                                                ; altera_reset_controller_1921           ;
;          |alt_rst_sync_uq1|                                                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                  ; altera_reset_synchronizer                                              ; altera_reset_controller_1921           ;
;       |subsys_sgmii_emac1|                                                                            ; 1483.6 (0.0)         ; 1805.8 (0.0)                     ; 344.1 (0.0)                                       ; 21.9 (0.0)                       ; 20.0 (0.0)           ; 1757 (0)            ; 2488 (0)                  ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 1 (0)  ; soc_inst|subsys_sgmii_emac1                                                                                                                                                                   ; subsys_sgmii                                                           ; subsys_sgmii                           ;
;          |eth_tse_0|                                                                                  ; 887.4 (0.0)          ; 1020.6 (0.0)                     ; 148.7 (0.0)                                       ; 15.5 (0.0)                       ; 20.0 (0.0)           ; 1165 (0)            ; 1370 (0)                  ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 1 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0                                                                                                                                                         ; eth_tse_0                                                              ; eth_tse_0                              ;
;             |altera_eth_tse_inst|                                                                     ; 887.4 (0.0)          ; 1020.6 (0.0)                     ; 148.7 (0.0)                                       ; 15.5 (0.0)                       ; 20.0 (0.0)           ; 1165 (0)            ; 1370 (0)                  ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 1 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst                                                                                                                                     ; eth_tse_0_altera_eth_tse_2110_rbegixy                                  ; altera_eth_tse_2110                    ;
;                |i_lvdsio_rx_0|                                                                        ; 14.3 (0.0)           ; 14.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0                                                                                                                       ; eth_tse_0_altera_lvds_2001_2asfj3i                                     ; altera_lvds_2001                       ;
;                   |core|                                                                              ; 14.3 (0.0)           ; 14.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core                                                                                                                  ; eth_tse_0_intel_lvds_core10_191_4tqn4ji                                ; intel_lvds_core10_191                  ;
;                      |arch_inst|                                                                      ; 14.3 (11.1)          ; 14.5 (11.3)                      ; 0.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 28 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core|arch_inst                                                                                                        ; intel_lvds_core10_eth_tse_0_intel_lvds_core10_191_4tqn4ji              ; intel_lvds_core10_191                  ;
;                         |rx_channels[0].soft_cdr.pll_areset_sync_divfwdclk|                           ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core|arch_inst|rx_channels[0].soft_cdr.pll_areset_sync_divfwdclk                                                      ; reset_synchronizer_active_high                                         ; intel_lvds_core10_191                  ;
;                            |sync_inst|                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core|arch_inst|rx_channels[0].soft_cdr.pll_areset_sync_divfwdclk|sync_inst                                            ; altera_std_synchronizer_nocut                                          ; intel_lvds_core10_191                  ;
;                         |rx_channels[0].soft_cdr.pll_areset_sync_rxdivfwdclk|                         ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core|arch_inst|rx_channels[0].soft_cdr.pll_areset_sync_rxdivfwdclk                                                    ; reset_synchronizer_active_high                                         ; intel_lvds_core10_191                  ;
;                            |sync_inst|                                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core|arch_inst|rx_channels[0].soft_cdr.pll_areset_sync_rxdivfwdclk|sync_inst                                          ; altera_std_synchronizer_nocut                                          ; intel_lvds_core10_191                  ;
;                         |rx_channels[0].soft_cdr.rx_dpa_locked_sync_inst|                             ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core|arch_inst|rx_channels[0].soft_cdr.rx_dpa_locked_sync_inst                                                        ; data_synchronizer                                                      ; intel_lvds_core10_191                  ;
;                            |sync_inst|                                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core|arch_inst|rx_channels[0].soft_cdr.rx_dpa_locked_sync_inst|sync_inst                                              ; altera_std_synchronizer_nocut                                          ; intel_lvds_core10_191                  ;
;                |i_lvdsio_terminator_0|                                                                ; 51.0 (0.0)           ; 72.8 (0.0)                       ; 21.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 129 (0)                   ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0                                                                                                               ; altera_eth_tse_ag_lvds_terminator                                      ; altera_eth_tse_ag_lvds_terminator_1950 ;
;                   |reset_sync|                                                                        ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|reset_sync                                                                                                    ; altera_tse_reset_synchronizer                                          ; altera_eth_tse_ag_lvds_terminator_1950 ;
;                   |the_altera_tse_lvds_channel_reset_sequencer_0|                                     ; 2.2 (1.5)            ; 3.0 (2.2)                        ; 0.8 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|the_altera_tse_lvds_channel_reset_sequencer_0                                                                 ; altera_tse_nf_lvds_channel_reset_sequencer                             ; altera_eth_tse_ag_lvds_terminator_1950 ;
;                      |dpa_locked_std_sync|                                                            ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|the_altera_tse_lvds_channel_reset_sequencer_0|dpa_locked_std_sync                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_ag_lvds_terminator_1950 ;
;                         |std_sync_no_cut|                                                             ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|the_altera_tse_lvds_channel_reset_sequencer_0|dpa_locked_std_sync|std_sync_no_cut                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_ag_lvds_terminator_1950 ;
;                   |the_altera_tse_lvds_common_reset_sequencer|                                        ; 4.6 (4.0)            ; 7.0 (5.9)                        ; 2.4 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 15 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|the_altera_tse_lvds_common_reset_sequencer                                                                    ; altera_tse_nf_lvds_common_reset_sequencer                              ; altera_eth_tse_ag_lvds_terminator_1950 ;
;                      |pll_locked_std_sync|                                                            ; 0.6 (0.0)            ; 1.1 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|the_altera_tse_lvds_common_reset_sequencer|pll_locked_std_sync                                                ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_ag_lvds_terminator_1950 ;
;                         |std_sync_no_cut|                                                             ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|the_altera_tse_lvds_common_reset_sequencer|pll_locked_std_sync|std_sync_no_cut                                ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_ag_lvds_terminator_1950 ;
;                   |tx_dc_fifo_0|                                                                      ; 42.9 (0.7)           ; 61.2 (1.0)                       ; 18.3 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (1)              ; 103 (2)                   ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0                                                                                                  ; altera_tse_lvds_tx_clockcomp_fifo                                      ; altera_eth_tse_ag_lvds_terminator_1950 ;
;                      |async_fifo|                                                                     ; 42.2 (3.8)           ; 60.2 (6.1)                       ; 18.1 (2.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (2)              ; 101 (11)                  ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo                                                                                       ; altera_tse_async_fifo_fpga                                             ; altera_eth_tse_ag_lvds_terminator_1950 ;
;                         |dcfifo_componenet|                                                           ; 38.4 (0.0)           ; 54.2 (0.0)                       ; 15.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 90 (0)                    ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet                                                                     ; dcfifo                                                                 ; altera_eth_tse_ag_lvds_terminator_1950 ;
;                            |auto_generated|                                                           ; 38.4 (10.8)          ; 54.2 (15.0)                      ; 15.8 (4.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (12)             ; 90 (28)                   ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated                                                      ; dcfifo_3522                                                            ; altera_work                            ;
;                               |fifo_altera_syncram|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|fifo_altera_syncram                                  ; altera_syncram_eii1                                                    ; altera_work                            ;
;                                  |altera_syncram_impl1|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|fifo_altera_syncram|altera_syncram_impl1             ; altera_syncram_impl_24l4                                               ; altera_work                            ;
;                               |rdaclr|                                                                ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|rdaclr                                               ; dffpipe_c5f                                                            ; altera_work                            ;
;                               |rdemp_eq_comp_lsb_mux|                                                 ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|rdemp_eq_comp_lsb_mux                                ; mux_5ba                                                                ; altera_work                            ;
;                               |rdemp_eq_comp_msb_mux|                                                 ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|rdemp_eq_comp_msb_mux                                ; mux_5ba                                                                ; altera_work                            ;
;                               |rdptr_g1p|                                                             ; 4.9 (4.9)            ; 7.7 (7.7)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|rdptr_g1p                                            ; altera_gray_counter                                                    ; altera_work                            ;
;                               |rdptr_g_gray2bin|                                                      ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|rdptr_g_gray2bin                                     ; a_gray2bin_k69                                                         ; altera_work                            ;
;                               |rs_brp|                                                                ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|rs_brp                                               ; dffpipe_m5c                                                            ; altera_work                            ;
;                               |rs_bwp|                                                                ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|rs_bwp                                               ; dffpipe_m5c                                                            ; altera_work                            ;
;                               |rs_dgwp|                                                               ; 2.5 (0.0)            ; 4.7 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp                                              ; alt_synch_pipe_6go                                                     ; altera_work                            ;
;                                  |dffpipe6|                                                           ; 2.5 (2.5)            ; 4.7 (4.7)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp|dffpipe6                                     ; dffpipe_n5c                                                            ; altera_work                            ;
;                               |rs_dgwp_gray2bin|                                                      ; 0.9 (0.9)            ; 1.8 (1.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp_gray2bin                                     ; a_gray2bin_k69                                                         ; altera_work                            ;
;                               |wraclr|                                                                ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|wraclr                                               ; dffpipe_c5f                                                            ; altera_work                            ;
;                               |wrfull_eq_comp_lsb_mux|                                                ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|wrfull_eq_comp_lsb_mux                               ; mux_5ba                                                                ; altera_work                            ;
;                               |wrfull_eq_comp_msb_mux|                                                ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|wrfull_eq_comp_msb_mux                               ; mux_5ba                                                                ; altera_work                            ;
;                               |wrptr_g1p|                                                             ; 4.4 (4.4)            ; 7.1 (7.1)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|wrptr_g1p                                            ; altera_gray_counter                                                    ; altera_work                            ;
;                               |ws_dgrp|                                                               ; 4.5 (0.0)            ; 4.6 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp                                              ; alt_synch_pipe_6go                                                     ; altera_work                            ;
;                                  |dffpipe6|                                                           ; 4.5 (4.5)            ; 4.6 (4.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp|dffpipe6                                     ; dffpipe_n5c                                                            ; altera_work                            ;
;                |i_lvdsio_tx_0|                                                                        ; 11.6 (0.0)           ; 12.0 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_tx_0                                                                                                                       ; eth_tse_0_altera_lvds_2001_f6avgwq                                     ; altera_lvds_2001                       ;
;                   |core|                                                                              ; 11.6 (0.0)           ; 12.0 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_tx_0|core                                                                                                                  ; eth_tse_0_intel_lvds_core10_191_vvutosq                                ; intel_lvds_core10_191                  ;
;                      |arch_inst|                                                                      ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_tx_0|core|arch_inst                                                                                                        ; intel_lvds_core10_eth_tse_0_intel_lvds_core10_191_vvutosq              ; intel_lvds_core10_191                  ;
;                |i_tse_pcs_0|                                                                          ; 810.2 (8.3)          ; 920.8 (11.1)                     ; 126.2 (2.8)                                       ; 15.5 (0.0)                       ; 20.0 (0.0)           ; 1070 (3)            ; 1182 (20)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0                                                                                                                         ; altera_eth_tse_pcs_pma_nf_lvds                                         ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                   |U_SYNC_RX_RESET_SEQUENCE_DONE|                                                     ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|U_SYNC_RX_RESET_SEQUENCE_DONE                                                                                           ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                      |std_sync_no_cut|                                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|U_SYNC_RX_RESET_SEQUENCE_DONE|std_sync_no_cut                                                                           ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                   |altera_tse_top_1000_base_x_inst|                                                   ; 792.4 (5.6)          ; 900.8 (5.6)                      ; 123.4 (0.0)                                       ; 15.0 (0.0)                       ; 20.0 (0.0)           ; 1067 (13)           ; 1144 (10)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst                                                                                         ; altera_tse_top_1000_base_x                                             ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                      |U_REG|                                                                          ; 113.7 (0.0)          ; 138.3 (0.0)                      ; 25.7 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 108 (0)             ; 227 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG                                                                                   ; altera_tse_pcs_control                                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                         |U_CTRL|                                                                      ; 13.1 (13.1)          ; 18.3 (18.3)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_CTRL                                                                            ; altera_tse_pcs_host_control                                            ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                         |U_REG|                                                                       ; 100.5 (80.3)         ; 120.0 (95.2)                     ; 20.5 (14.9)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 96 (93)             ; 182 (126)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG                                                                             ; altera_tse_mdio_reg                                                    ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_1|                                                                 ; 1.1 (0.0)            ; 1.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|U_SYNC_1                                                                    ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|U_SYNC_1|std_sync_no_cut                                                    ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_2|                                                                 ; 0.8 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|U_SYNC_2                                                                    ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|U_SYNC_2|std_sync_no_cut                                                    ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_3|                                                                 ; 1.1 (0.0)            ; 1.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|U_SYNC_3                                                                    ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|U_SYNC_3|std_sync_no_cut                                                    ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_4|                                                                 ; 0.6 (0.0)            ; 1.2 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|U_SYNC_4                                                                    ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|U_SYNC_4|std_sync_no_cut                                                    ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_PAGE_RCV|                                                          ; 1.2 (0.0)            ; 1.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|U_SYNC_PAGE_RCV                                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|U_SYNC_PAGE_RCV|std_sync_no_cut                                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_PAGE_RCV_RXCK|                                                     ; 0.9 (0.0)            ; 1.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|U_SYNC_PAGE_RCV_RXCK                                                        ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|U_SYNC_PAGE_RCV_RXCK|std_sync_no_cut                                        ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |i_partner_ability_clock_crosser|                                          ; 14.5 (12.9)          ; 17.7 (16.0)                      ; 4.1 (4.1)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 38 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|i_partner_ability_clock_crosser                                             ; altera_tse_clock_crosser                                               ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |in_to_out_synchronizer|                                                ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|i_partner_ability_clock_crosser|in_to_out_synchronizer                      ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|i_partner_ability_clock_crosser|in_to_out_synchronizer|std_sync_no_cut      ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |out_to_in_synchronizer|                                                ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|i_partner_ability_clock_crosser|out_to_in_synchronizer                      ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_REG|U_REG|i_partner_ability_clock_crosser|out_to_in_synchronizer|std_sync_no_cut      ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                      |U_RXCLK_ENA|                                                                    ; 8.9 (6.2)            ; 11.2 (8.5)                       ; 2.2 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (12)             ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_RXCLK_ENA                                                                             ; altera_tse_sgmii_clk_enable                                            ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                         |U_SYNC_1|                                                                    ; 2.7 (0.0)            ; 2.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_RXCLK_ENA|U_SYNC_1                                                                    ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |sync[0].u|                                                                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_RXCLK_ENA|U_SYNC_1|sync[0].u                                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_RXCLK_ENA|U_SYNC_1|sync[0].u|std_sync_no_cut                                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |sync[1].u|                                                                ; 1.6 (0.0)            ; 1.7 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_RXCLK_ENA|U_SYNC_1|sync[1].u                                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 1.6 (1.6)            ; 1.7 (1.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_RXCLK_ENA|U_SYNC_1|sync[1].u|std_sync_no_cut                                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                      |U_SGMII|                                                                        ; 646.6 (0.0)          ; 727.8 (0.0)                      ; 94.2 (0.0)                                        ; 13.0 (0.0)                       ; 20.0 (0.0)           ; 920 (0)             ; 860 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII                                                                                 ; altera_tse_top_sgmii                                                   ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                         |U_COL|                                                                       ; 5.4 (0.8)            ; 5.0 (0.8)                        ; 0.1 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_COL                                                                           ; altera_tse_colision_detect                                             ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_1|                                                                 ; 2.0 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_COL|U_SYNC_1                                                                  ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_COL|U_SYNC_1|std_sync_no_cut                                                  ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_2|                                                                 ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_COL|U_SYNC_2                                                                  ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_COL|U_SYNC_2|std_sync_no_cut                                                  ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_3|                                                                 ; 1.4 (0.0)            ; 1.5 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_COL|U_SYNC_3                                                                  ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_COL|U_SYNC_3|std_sync_no_cut                                                  ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                         |U_PCS|                                                                       ; 461.5 (0.0)          ; 512.8 (0.0)                      ; 58.3 (0.0)                                        ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 699 (0)             ; 519 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS                                                                           ; altera_tse_top_pcs                                                     ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_AUTONEG|                                                                ; 146.1 (128.5)        ; 151.5 (133.6)                    ; 5.4 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 250 (234)           ; 163 (119)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_AUTONEG                                                                 ; altera_tse_top_autoneg                                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_FALSE_PATH_AN_ABILITY_IN|                                            ; 6.1 (6.1)            ; 7.5 (7.5)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_AUTONEG|U_FALSE_PATH_AN_ABILITY_IN                                      ; altera_tse_false_path_marker                                           ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_FALSE_PATH_MAX_LINK_TIMER|                                           ; 7.6 (7.6)            ; 7.6 (7.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_AUTONEG|U_FALSE_PATH_MAX_LINK_TIMER                                     ; altera_tse_false_path_marker                                           ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_1|                                                              ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_AUTONEG|U_SYNC_1                                                        ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_AUTONEG|U_SYNC_1|std_sync_no_cut                                        ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_2|                                                              ; 1.1 (0.0)            ; 1.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_AUTONEG|U_SYNC_2                                                        ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_AUTONEG|U_SYNC_2|std_sync_no_cut                                        ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_3|                                                              ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_AUTONEG|U_SYNC_3                                                        ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_AUTONEG|U_SYNC_3|std_sync_no_cut                                        ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_RX|                                                                     ; 199.1 (4.0)          ; 237.3 (8.7)                      ; 38.2 (4.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 314 (1)             ; 221 (21)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX                                                                      ; altera_tse_top_rx                                                      ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_DECOD|                                                               ; 102.6 (4.9)          ; 120.7 (6.2)                      ; 18.1 (1.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 153 (12)            ; 93 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX|U_DECOD                                                              ; altera_tse_dec10b8b                                                    ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |U_ALIGN|                                                            ; 63.7 (63.7)          ; 73.3 (73.3)                      ; 9.6 (9.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (85)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX|U_DECOD|U_ALIGN                                                      ; altera_tse_align_sync                                                  ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |U_DEC|                                                              ; 32.9 (32.9)          ; 40.0 (40.0)                      ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX|U_DECOD|U_DEC                                                        ; altera_tse_dec_func                                                    ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |U_SYNC_1|                                                           ; 1.1 (0.0)            ; 1.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX|U_DECOD|U_SYNC_1                                                     ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX|U_DECOD|U_SYNC_1|std_sync_no_cut                                     ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_FRM|                                                                 ; 69.6 (68.5)          ; 81.8 (81.0)                      ; 12.1 (12.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (126)           ; 83 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX|U_FRM                                                                ; altera_tse_rx_encapsulation                                            ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |U_SYNC_1|                                                           ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX|U_FRM|U_SYNC_1                                                       ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX|U_FRM|U_SYNC_1|std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC|                                                                ; 21.9 (20.8)          ; 24.8 (23.5)                      ; 2.9 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 21 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX|U_SYNC                                                               ; altera_tse_rx_sync                                                     ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |U_SYNC_1|                                                           ; 1.1 (0.0)            ; 1.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX|U_SYNC|U_SYNC_1                                                      ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX|U_SYNC|U_SYNC_1|std_sync_no_cut                                      ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_1|                                                              ; 0.9 (0.0)            ; 1.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX|U_SYNC_1                                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_RX|U_SYNC_1|std_sync_no_cut                                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SENSE|                                                                  ; 3.0 (0.8)            ; 3.4 (0.9)                        ; 0.5 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_SENSE                                                                   ; altera_tse_carrier_sense                                               ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_1|                                                              ; 1.2 (0.0)            ; 1.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_SENSE|U_SYNC_1                                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_SENSE|U_SYNC_1|std_sync_no_cut                                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_2|                                                              ; 0.9 (0.0)            ; 1.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_SENSE|U_SYNC_2                                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_SENSE|U_SYNC_2|std_sync_no_cut                                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_TX|                                                                     ; 113.4 (6.5)          ; 120.6 (10.7)                     ; 14.2 (4.2)                                        ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 134 (20)            ; 127 (20)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX                                                                      ; altera_tse_top_tx                                                      ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_ENCOD|                                                               ; 19.1 (17.3)          ; 20.0 (19.1)                      ; 1.4 (1.8)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 14 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_ENCOD                                                              ; altera_tse_enc8b10b                                                    ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |U_SYNC_1|                                                           ; 1.4 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_ENCOD|U_SYNC_1                                                     ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.4 (1.4)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_ENCOD|U_SYNC_1|std_sync_no_cut                                     ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_FRM|                                                                 ; 86.2 (54.7)          ; 89.0 (60.8)                      ; 8.8 (6.1)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 90 (90)             ; 90 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM                                                                ; altera_tse_tx_encapsulation                                            ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |U_SYNC_1|                                                           ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_1                                                       ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_1|std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |U_SYNC_2|                                                           ; 1.6 (0.0)            ; 1.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_2                                                       ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.6 (1.6)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_2|std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |U_SYNC_3|                                                           ; 24.8 (0.0)           ; 22.8 (0.0)                       ; 2.9 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3                                                       ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[0].u|                                                       ; 1.6 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[0].u                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 1.6 (1.6)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[0].u|std_sync_no_cut                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[10].u|                                                      ; 2.2 (0.0)            ; 1.3 (0.0)                        ; 0.1 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[10].u                                            ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 2.2 (2.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[10].u|std_sync_no_cut                            ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[11].u|                                                      ; 1.7 (0.0)            ; 1.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[11].u                                            ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 1.7 (1.7)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[11].u|std_sync_no_cut                            ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[12].u|                                                      ; 1.7 (0.0)            ; 1.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[12].u                                            ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 1.7 (1.7)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[12].u|std_sync_no_cut                            ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[13].u|                                                      ; 1.7 (0.0)            ; 1.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[13].u                                            ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 1.7 (1.7)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[13].u|std_sync_no_cut                            ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[14].u|                                                      ; 1.4 (0.0)            ; 1.5 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[14].u                                            ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[14].u|std_sync_no_cut                            ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[15].u|                                                      ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[15].u                                            ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[15].u|std_sync_no_cut                            ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[1].u|                                                       ; 1.2 (0.0)            ; 1.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[1].u                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[1].u|std_sync_no_cut                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[2].u|                                                       ; 0.9 (0.0)            ; 1.5 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[2].u                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[2].u|std_sync_no_cut                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[3].u|                                                       ; 1.7 (0.0)            ; 1.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[3].u                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 1.7 (1.7)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[3].u|std_sync_no_cut                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[4].u|                                                       ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[4].u                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[4].u|std_sync_no_cut                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[5].u|                                                       ; 2.4 (0.0)            ; 1.5 (0.0)                        ; 0.1 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[5].u                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 2.4 (2.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[5].u|std_sync_no_cut                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[6].u|                                                       ; 1.8 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[6].u                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 1.8 (1.8)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[6].u|std_sync_no_cut                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[7].u|                                                       ; 1.4 (0.0)            ; 1.5 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[7].u                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[7].u|std_sync_no_cut                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[8].u|                                                       ; 0.9 (0.0)            ; 1.3 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[8].u                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[8].u|std_sync_no_cut                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |sync[9].u|                                                       ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[9].u                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                        |std_sync_no_cut|                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_3|sync[9].u|std_sync_no_cut                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |U_SYNC_4|                                                           ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_4                                                       ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_4|std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |U_SYNC_5|                                                           ; 1.7 (0.0)            ; 1.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_5                                                       ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.7 (1.7)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_5|std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |U_SYNC_6|                                                           ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_6                                                       ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_FRM|U_SYNC_6|std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_1|                                                              ; 1.4 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_SYNC_1                                                             ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 1.4 (1.4)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_PCS|U_TX|U_SYNC_1|std_sync_no_cut                                             ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                         |U_RXCV|                                                                      ; 81.3 (9.6)           ; 98.2 (9.7)                       ; 18.9 (0.4)                                        ; 2.0 (0.2)                        ; 10.0 (0.0)           ; 108 (20)            ; 155 (23)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV                                                                          ; altera_tse_top_rx_converter                                            ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_DSW|                                                                    ; 37.7 (7.8)           ; 47.8 (12.3)                      ; 11.2 (4.5)                                        ; 1.0 (0.0)                        ; 10.0 (0.0)           ; 44 (24)             ; 73 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW                                                                    ; altera_tse_a_fifo_24                                                   ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_RAM|                                                                 ; 11.5 (0.0)           ; 12.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_RAM                                                              ; altera_tse_sdpm_altsyncram                                             ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |altera_syncram_component|                                           ; 11.5 (0.0)           ; 12.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_RAM|altera_syncram_component                                     ; altera_syncram                                                         ; altera_avalon_sc_fifo_1931             ;
;                                     |auto_generated|                                                  ; 11.5 (0.0)           ; 12.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_RAM|altera_syncram_component|auto_generated                      ; altera_syncram_crm1                                                    ; altera_work                            ;
;                                        |altera_syncram_impl1|                                         ; 11.5 (11.5)          ; 12.5 (12.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_RAM|altera_syncram_component|auto_generated|altera_syncram_impl1 ; altera_syncram_impl_vao4                                               ; altera_work                            ;
;                               |U_RD|                                                                  ; 5.2 (5.2)            ; 7.3 (7.3)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_RD                                                               ; altera_tse_gray_cnt                                                    ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_RD_G_PTR|                                                       ; 3.7 (0.0)            ; 3.9 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_RD_G_PTR                                                    ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[0].u|                                                          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_RD_G_PTR|sync[0].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_RD_G_PTR|sync[0].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[1].u|                                                          ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_RD_G_PTR|sync[1].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_RD_G_PTR|sync[1].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[2].u|                                                          ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_RD_G_PTR|sync[2].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_RD_G_PTR|sync[2].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[3].u|                                                          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_RD_G_PTR|sync[3].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_RD_G_PTR|sync[3].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[4].u|                                                          ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_RD_G_PTR|sync[4].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_RD_G_PTR|sync[4].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_WR_G_PTR|                                                       ; 5.3 (0.0)            ; 4.3 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_WR_G_PTR                                                    ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[0].u|                                                          ; 1.4 (0.0)            ; 1.0 (0.0)                        ; 0.1 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_WR_G_PTR|sync[0].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.4 (1.4)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_WR_G_PTR|sync[0].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[1].u|                                                          ; 1.4 (0.0)            ; 1.0 (0.0)                        ; 0.1 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_WR_G_PTR|sync[1].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.4 (1.4)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_WR_G_PTR|sync[1].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[2].u|                                                          ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_WR_G_PTR|sync[2].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_WR_G_PTR|sync[2].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[3].u|                                                          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_WR_G_PTR|sync[3].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_WR_G_PTR|sync[3].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[4].u|                                                          ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_WR_G_PTR|sync[4].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_SYNC_WR_G_PTR|sync[4].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_WRT|                                                                 ; 3.9 (3.9)            ; 7.5 (7.5)                        ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_WRT                                                              ; altera_tse_gray_cnt                                                    ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_FFRD|                                                                   ; 2.0 (1.2)            ; 2.3 (1.7)                        ; 0.3 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_FFRD                                                                   ; altera_tse_rx_fifo_rd                                                  ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_PCS_DV|                                                         ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_FFRD|U_SYNC_PCS_DV                                                     ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_FFRD|U_SYNC_PCS_DV|std_sync_no_cut                                     ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_RXC|                                                                    ; 19.4 (18.8)          ; 25.9 (25.1)                      ; 6.4 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 28 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_RXC                                                                    ; altera_tse_rx_converter                                                ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_1|                                                              ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_RXC|U_SYNC_1                                                           ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_RXC|U_SYNC_1|std_sync_no_cut                                           ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_RXMII|                                                                  ; 6.0 (4.0)            ; 5.5 (4.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_RXMII                                                                  ; altera_tse_mii_tx_if_pcs                                               ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_1|                                                              ; 2.0 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_RXMII|U_SYNC_1                                                         ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_RXMII|U_SYNC_1|std_sync_no_cut                                         ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_MAC_CLK|                                                           ; 2.6 (0.0)            ; 2.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_SYNC_MAC_CLK                                                           ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |sync[0].u|                                                             ; 1.4 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_SYNC_MAC_CLK|sync[0].u                                                 ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 1.4 (1.4)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_SYNC_MAC_CLK|sync[0].u|std_sync_no_cut                                 ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |sync[1].u|                                                             ; 1.1 (0.0)            ; 1.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_SYNC_MAC_CLK|sync[1].u                                                 ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_SYNC_MAC_CLK|sync[1].u|std_sync_no_cut                                 ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_PCS_CLK|                                                           ; 1.9 (0.0)            ; 2.1 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_SYNC_PCS_CLK                                                           ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |sync[0].u|                                                             ; 0.9 (0.0)            ; 1.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_SYNC_PCS_CLK|sync[0].u                                                 ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_SYNC_PCS_CLK|sync[0].u|std_sync_no_cut                                 ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |sync[1].u|                                                             ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_SYNC_PCS_CLK|sync[1].u                                                 ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_SYNC_PCS_CLK|sync[1].u|std_sync_no_cut                                 ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |reset_sync_0|                                                             ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|reset_sync_0                                                             ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |sync[0].u|                                                             ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|reset_sync_0|sync[0].u                                                   ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|reset_sync_0|sync[0].u|std_sync_no_cut                                   ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |reset_sync_1|                                                             ; 0.9 (0.0)            ; 1.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|reset_sync_1                                                             ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |sync[0].u|                                                             ; 0.9 (0.0)            ; 1.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|reset_sync_1|sync[0].u                                                   ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|reset_sync_1|sync[0].u|std_sync_no_cut                                   ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                         |U_SENSE|                                                                     ; 4.6 (0.6)            ; 4.0 (1.0)                        ; 0.4 (0.4)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_SENSE                                                                         ; altera_tse_carrier_sense                                               ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_1|                                                                 ; 2.0 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_SENSE|U_SYNC_1                                                                ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_SENSE|U_SYNC_1|std_sync_no_cut                                                ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_2|                                                                 ; 2.0 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_SENSE|U_SYNC_2                                                                ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_SENSE|U_SYNC_2|std_sync_no_cut                                                ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                         |U_TXCV|                                                                      ; 93.8 (7.6)           ; 107.8 (13.6)                     ; 16.5 (6.0)                                        ; 2.5 (0.0)                        ; 10.0 (0.0)           ; 111 (17)            ; 168 (29)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV                                                                          ; altera_tse_top_tx_converter                                            ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_DSW|                                                                    ; 39.9 (12.8)          ; 45.0 (13.3)                      ; 5.6 (0.7)                                         ; 0.5 (0.2)                        ; 10.0 (0.0)           ; 44 (29)             ; 59 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW                                                                    ; altera_tse_a_fifo_24                                                   ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_RAM|                                                                 ; 11.0 (0.0)           ; 12.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_RAM                                                              ; altera_tse_sdpm_altsyncram                                             ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |altera_syncram_component|                                           ; 11.0 (0.0)           ; 12.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_RAM|altera_syncram_component                                     ; altera_syncram                                                         ; altera_avalon_sc_fifo_1931             ;
;                                     |auto_generated|                                                  ; 11.0 (0.0)           ; 12.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_RAM|altera_syncram_component|auto_generated                      ; altera_syncram_erm1                                                    ; altera_work                            ;
;                                        |altera_syncram_impl1|                                         ; 11.0 (11.0)          ; 12.0 (12.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_RAM|altera_syncram_component|auto_generated|altera_syncram_impl1 ; altera_syncram_impl_1bo4                                               ; altera_work                            ;
;                               |U_RD|                                                                  ; 5.4 (5.4)            ; 6.3 (6.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_RD                                                               ; altera_tse_gray_cnt                                                    ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_RD_G_PTR|                                                       ; 3.1 (0.0)            ; 2.9 (0.0)                        ; 0.1 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_RD_G_PTR                                                    ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[0].u|                                                          ; 0.4 (0.0)            ; 0.7 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_RD_G_PTR|sync[0].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.4 (0.4)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_RD_G_PTR|sync[0].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[1].u|                                                          ; 0.8 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_RD_G_PTR|sync[1].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.8 (0.8)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_RD_G_PTR|sync[1].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[2].u|                                                          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_RD_G_PTR|sync[2].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_RD_G_PTR|sync[2].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[3].u|                                                          ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_RD_G_PTR|sync[3].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_RD_G_PTR|sync[3].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_WR_G_PTR|                                                       ; 3.7 (0.0)            ; 4.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_WR_G_PTR                                                    ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[0].u|                                                          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_WR_G_PTR|sync[0].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_WR_G_PTR|sync[0].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[1].u|                                                          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_WR_G_PTR|sync[1].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_WR_G_PTR|sync[1].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[2].u|                                                          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_WR_G_PTR|sync[2].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_WR_G_PTR|sync[2].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[3].u|                                                          ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_WR_G_PTR|sync[3].u                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_SYNC_WR_G_PTR|sync[3].u|std_sync_no_cut                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_WRT|                                                                 ; 3.9 (3.9)            ; 6.5 (6.5)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_WRT                                                              ; altera_tse_gray_cnt                                                    ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_MII_IF|                                                                 ; 15.2 (15.2)          ; 18.2 (18.2)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_MII_IF                                                                 ; altera_tse_mii_rx_if_pcs                                               ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_MAC_CLK|                                                           ; 2.8 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_SYNC_MAC_CLK                                                           ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |sync[0].u|                                                             ; 1.7 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_SYNC_MAC_CLK|sync[0].u                                                 ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 1.7 (1.7)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_SYNC_MAC_CLK|sync[0].u|std_sync_no_cut                                 ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |sync[1].u|                                                             ; 1.1 (0.0)            ; 1.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_SYNC_MAC_CLK|sync[1].u                                                 ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_SYNC_MAC_CLK|sync[1].u|std_sync_no_cut                                 ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_SYNC_PCS_CLK|                                                           ; 3.2 (0.0)            ; 2.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_SYNC_PCS_CLK                                                           ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |sync[0].u|                                                             ; 2.0 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_SYNC_PCS_CLK|sync[0].u                                                 ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_SYNC_PCS_CLK|sync[0].u|std_sync_no_cut                                 ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |sync[1].u|                                                             ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_SYNC_PCS_CLK|sync[1].u                                                 ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_SYNC_PCS_CLK|sync[1].u|std_sync_no_cut                                 ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |U_TXCV|                                                                   ; 21.8 (16.8)          ; 23.5 (19.7)                      ; 2.2 (2.8)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 31 (30)             ; 32 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_TXCV                                                                   ; altera_tse_tx_converter                                                ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_1|                                                              ; 1.2 (0.0)            ; 1.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_TXCV|U_SYNC_1                                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_TXCV|U_SYNC_1|std_sync_no_cut                                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |U_SYNC_2|                                                              ; 2.8 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_TXCV|U_SYNC_2                                                          ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[0].u|                                                          ; 1.3 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_TXCV|U_SYNC_2|sync[0].u                                                ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.3 (1.3)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_TXCV|U_SYNC_2|sync[0].u|std_sync_no_cut                                ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |sync[1].u|                                                          ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_TXCV|U_SYNC_2|sync[1].u                                                ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                     |std_sync_no_cut|                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_TXCV|U_SYNC_2|sync[1].u|std_sync_no_cut                                ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |reset_sync_0|                                                             ; 1.7 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|reset_sync_0                                                             ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |sync[0].u|                                                             ; 1.7 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|reset_sync_0|sync[0].u                                                   ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 1.7 (1.7)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|reset_sync_0|sync[0].u|std_sync_no_cut                                   ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |reset_sync_1|                                                             ; 1.1 (0.0)            ; 1.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|reset_sync_1                                                             ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |sync[0].u|                                                             ; 1.1 (0.0)            ; 1.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|reset_sync_1|sync[0].u                                                   ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                                  |std_sync_no_cut|                                                    ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|reset_sync_1|sync[0].u|std_sync_no_cut                                   ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                      |U_SYNC_1|                                                                       ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SYNC_1                                                                                ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                         |std_sync_no_cut|                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SYNC_1|std_sync_no_cut                                                                ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                      |U_SYNC_2|                                                                       ; 1.4 (0.0)            ; 1.5 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SYNC_2                                                                                ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                         |std_sync_no_cut|                                                             ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SYNC_2|std_sync_no_cut                                                                ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                      |U_SYNC_3|                                                                       ; 2.0 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SYNC_3                                                                                ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                         |std_sync_no_cut|                                                             ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SYNC_3|std_sync_no_cut                                                                ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                      |U_TXCLK_ENA|                                                                    ; 9.1 (6.2)            ; 10.5 (7.8)                       ; 1.4 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (12)             ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_TXCLK_ENA                                                                             ; altera_tse_sgmii_clk_enable                                            ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                         |U_SYNC_1|                                                                    ; 2.7 (0.0)            ; 2.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_TXCLK_ENA|U_SYNC_1                                                                    ; altera_eth_tse_std_synchronizer_bundle                                 ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |sync[0].u|                                                                ; 1.4 (0.0)            ; 1.5 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_TXCLK_ENA|U_SYNC_1|sync[0].u                                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_TXCLK_ENA|U_SYNC_1|sync[0].u|std_sync_no_cut                                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                            |sync[1].u|                                                                ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_TXCLK_ENA|U_SYNC_1|sync[1].u                                                          ; altera_eth_tse_std_synchronizer                                        ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                               |std_sync_no_cut|                                                       ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_TXCLK_ENA|U_SYNC_1|sync[1].u|std_sync_no_cut                                          ; altera_std_synchronizer_nocut                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                      |reset_sync_0|                                                                   ; 1.8 (1.8)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|reset_sync_0                                                                            ; altera_tse_reset_synchronizer                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                      |reset_sync_1|                                                                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|reset_sync_1                                                                            ; altera_tse_reset_synchronizer                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                   |reset_sync_0|                                                                      ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|reset_sync_0                                                                                                            ; altera_tse_reset_synchronizer                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                   |reset_sync_1|                                                                      ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|reset_sync_1                                                                                                            ; altera_tse_reset_synchronizer                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                   |reset_sync_rx|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|reset_sync_rx                                                                                                           ; altera_tse_reset_synchronizer                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                   |reset_sync_rx_reset_reg_clk|                                                       ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|reset_sync_rx_reset_reg_clk                                                                                             ; altera_tse_reset_synchronizer                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                   |reset_sync_tx|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|reset_sync_tx                                                                                                           ; altera_tse_reset_synchronizer                                          ; altera_eth_tse_pcs_pma_nf_lvds_1950    ;
;                |iopll|                                                                                ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 1 (1)  ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|iopll                                                                                                                               ; eth_tse_0_altera_iopll_1931_c6qpzfa                                    ; altera_iopll_1931                      ;
;          |gmii_sgmii_adapter_0|                                                                       ; 461.1 (0.0)          ; 618.2 (0.0)                      ; 161.9 (0.0)                                       ; 4.9 (0.0)                        ; 0.0 (0.0)            ; 350 (0)             ; 830 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0                                                                                                                                              ; gmii_sgmii_adapter_0                                                   ; gmii_sgmii_adapter_0                   ;
;             |altera_gmii_to_sgmii_adapter_inst|                                                       ; 461.1 (7.2)          ; 618.2 (8.0)                      ; 161.9 (0.8)                                       ; 4.9 (0.0)                        ; 0.0 (0.0)            ; 350 (10)            ; 830 (16)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst                                                                                                            ; altera_gmii_to_sgmii_adapter                                           ; altera_gmii_to_sgmii_adapter_1922      ;
;                |u_csr|                                                                                ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_csr                                                                                                      ; altera_gts_csr                                                         ; altera_gmii_to_sgmii_adapter_1922      ;
;                |u_gmii_mii_mode_synch|                                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_gmii_mii_mode_synch                                                                                      ; altera_std_synchronizer                                                ; altera_work                            ;
;                |u_pcs_rx_clk_gated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_pcs_rx_clk_gated                                                                                         ; altera_gts_clock_gate                                                  ; altera_gmii_to_sgmii_adapter_1922      ;
;                   |altclkctrl_comp|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_pcs_rx_clk_gated|altclkctrl_comp                                                                         ; altclkctrl_inst                                                        ; altera_gmii_to_sgmii_adapter_1922      ;
;                      |altclkctrl_inst|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_pcs_rx_clk_gated|altclkctrl_comp|altclkctrl_inst                                                         ; gmii_sgmii_adapter_0_intelclkctrl_200_kpobney                          ; intelclkctrl_200                       ;
;                |u_pcs_tx_clk_gated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_pcs_tx_clk_gated                                                                                         ; altera_gts_clock_gate                                                  ; altera_gmii_to_sgmii_adapter_1922      ;
;                   |altclkctrl_comp|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_pcs_tx_clk_gated|altclkctrl_comp                                                                         ; altclkctrl_inst                                                        ; altera_gmii_to_sgmii_adapter_1922      ;
;                      |altclkctrl_inst|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_pcs_tx_clk_gated|altclkctrl_comp|altclkctrl_inst                                                         ; gmii_sgmii_adapter_0_intelclkctrl_200_kpobney                          ; intelclkctrl_200                       ;
;                |u_reset_blk|                                                                          ; 4.9 (0.7)            ; 6.0 (0.7)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_reset_blk                                                                                                ; altera_gts_reset_blk                                                   ; altera_gmii_to_sgmii_adapter_1922      ;
;                   |u_mac_rst_rx_pcs|                                                                  ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_reset_blk|u_mac_rst_rx_pcs                                                                               ; altera_gts_reset_synchronizer                                          ; altera_gmii_to_sgmii_adapter_1922      ;
;                   |u_mac_rst_tx_pcs|                                                                  ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_reset_blk|u_mac_rst_tx_pcs                                                                               ; altera_gts_reset_synchronizer                                          ; altera_gmii_to_sgmii_adapter_1922      ;
;                   |u_sw_tx_rst_mac|                                                                   ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_reset_blk|u_sw_tx_rst_mac                                                                                ; altera_gts_reset_synchronizer                                          ; altera_gmii_to_sgmii_adapter_1922      ;
;                   |u_sw_tx_rst_pcs|                                                                   ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_reset_blk|u_sw_tx_rst_pcs                                                                                ; altera_gts_reset_synchronizer                                          ; altera_gmii_to_sgmii_adapter_1922      ;
;                |u_txbuffer|                                                                           ; 446.6 (45.4)         ; 601.7 (48.2)                     ; 160.0 (3.2)                                       ; 4.9 (0.4)                        ; 0.0 (0.0)            ; 335 (55)            ; 798 (47)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer                                                                                                 ; altera_gts_txbuffer                                                    ; altera_gmii_to_sgmii_adapter_1922      ;
;                   |u_fifomem|                                                                         ; 376.0 (376.0)        ; 528.2 (528.2)                    ; 156.6 (156.6)                                     ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 260 (260)           ; 723 (723)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_fifomem                                                                                       ; altera_gts_fifomem                                                     ; altera_gmii_to_sgmii_adapter_1922      ;
;                   |u_rd_bin_to_gray|                                                                  ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_rd_bin_to_gray                                                                                ; altera_gts_bin_gray                                                    ; altera_gmii_to_sgmii_adapter_1922      ;
;                   |u_rd_gray_to_bin|                                                                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_rd_gray_to_bin                                                                                ; altera_gts_gray_bin                                                    ; altera_gmii_to_sgmii_adapter_1922      ;
;                   |u_rd_to_wr_synch|                                                                  ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_rd_to_wr_synch                                                                                ; altera_std_synchronizer_bundle                                         ; altera_work                            ;
;                      |sync[0].u|                                                                      ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_rd_to_wr_synch|sync[0].u                                                                      ; altera_std_synchronizer                                                ; altera_work                            ;
;                      |sync[1].u|                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_rd_to_wr_synch|sync[1].u                                                                      ; altera_std_synchronizer                                                ; altera_work                            ;
;                      |sync[2].u|                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_rd_to_wr_synch|sync[2].u                                                                      ; altera_std_synchronizer                                                ; altera_work                            ;
;                      |sync[3].u|                                                                      ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_rd_to_wr_synch|sync[3].u                                                                      ; altera_std_synchronizer                                                ; altera_work                            ;
;                      |sync[4].u|                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_rd_to_wr_synch|sync[4].u                                                                      ; altera_std_synchronizer                                                ; altera_work                            ;
;                      |sync[5].u|                                                                      ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_rd_to_wr_synch|sync[5].u                                                                      ; altera_std_synchronizer                                                ; altera_work                            ;
;                      |sync[6].u|                                                                      ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_rd_to_wr_synch|sync[6].u                                                                      ; altera_std_synchronizer                                                ; altera_work                            ;
;                   |u_wr_bin_to_gray|                                                                  ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_wr_bin_to_gray                                                                                ; altera_gts_bin_gray                                                    ; altera_gmii_to_sgmii_adapter_1922      ;
;                   |u_wr_gray_to_bin|                                                                  ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_wr_gray_to_bin                                                                                ; altera_gts_gray_bin                                                    ; altera_gmii_to_sgmii_adapter_1922      ;
;                   |u_wr_to_rd_synch|                                                                  ; 5.3 (5.3)            ; 6.3 (6.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_txbuffer|u_wr_to_rd_synch                                                                                ; altera_gts_synchronizer_bundle                                         ; altera_gmii_to_sgmii_adapter_1922      ;
;          |mm_interconnect_0|                                                                          ; 75.6 (0.0)           ; 94.1 (0.0)                       ; 20.0 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 166 (0)             ; 109 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0                                                                                                                                                 ; subsys_sgmii_altera_mm_interconnect_1920_xwlfuty                       ; altera_mm_interconnect_1920            ;
;             |cmd_demux|                                                                               ; 4.4 (4.4)            ; 4.7 (4.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|cmd_demux                                                                                                                                       ; subsys_sgmii_altera_merlin_demultiplexer_1921_gjflily                  ; altera_merlin_demultiplexer_1921       ;
;             |eth_tse_0_control_port_agent|                                                            ; 2.9 (1.4)            ; 3.4 (1.7)                        ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|eth_tse_0_control_port_agent                                                                                                                    ; subsys_sgmii_altera_merlin_slave_agent_191_ncfkfri                     ; altera_merlin_slave_agent_191          ;
;                |uncompressor|                                                                         ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|eth_tse_0_control_port_agent|uncompressor                                                                                                       ; altera_merlin_burst_uncompressor                                       ; altera_merlin_slave_agent_191          ;
;             |eth_tse_0_control_port_agent_rsp_fifo|                                                   ; 6.1 (6.1)            ; 7.3 (7.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|eth_tse_0_control_port_agent_rsp_fifo                                                                                                           ; subsys_sgmii_altera_avalon_sc_fifo_1931_vhmcgqy                        ; altera_avalon_sc_fifo_1931             ;
;             |eth_tse_0_control_port_cmd_width_adapter|                                                ; 15.4 (15.4)          ; 19.3 (19.3)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|eth_tse_0_control_port_cmd_width_adapter                                                                                                        ; subsys_sgmii_altera_merlin_width_adapter_1920_nixemsy                  ; altera_merlin_width_adapter_1920       ;
;             |eth_tse_0_control_port_rsp_width_adapter|                                                ; 9.2 (9.2)            ; 10.3 (10.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|eth_tse_0_control_port_rsp_width_adapter                                                                                                        ; subsys_sgmii_altera_merlin_width_adapter_1920_vlgnzxq                  ; altera_merlin_width_adapter_1920       ;
;             |eth_tse_0_control_port_translator|                                                       ; 4.7 (4.7)            ; 8.6 (8.6)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|eth_tse_0_control_port_translator                                                                                                               ; subsys_sgmii_altera_merlin_slave_translator_191_x56fcki                ; altera_merlin_slave_translator_191     ;
;             |gmii_sgmii_adapter_0_avalon_slave_agent_rsp_fifo|                                        ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|gmii_sgmii_adapter_0_avalon_slave_agent_rsp_fifo                                                                                                ; subsys_sgmii_altera_avalon_sc_fifo_1931_vhmcgqy                        ; altera_avalon_sc_fifo_1931             ;
;             |gmii_sgmii_adapter_0_avalon_slave_translator|                                            ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|gmii_sgmii_adapter_0_avalon_slave_translator                                                                                                    ; subsys_sgmii_altera_merlin_slave_translator_191_x56fcki                ; altera_merlin_slave_translator_191     ;
;             |router|                                                                                  ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|router                                                                                                                                          ; subsys_sgmii_altera_merlin_router_1921_ibd2ssy                         ; altera_merlin_router_1921              ;
;             |rsp_mux|                                                                                 ; 5.2 (5.2)            ; 9.2 (9.2)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|rsp_mux                                                                                                                                         ; subsys_sgmii_altera_merlin_multiplexer_1921_i33pauy                    ; altera_merlin_multiplexer_1921         ;
;             |sgmii_csr_m0_agent|                                                                      ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|sgmii_csr_m0_agent                                                                                                                              ; subsys_sgmii_altera_merlin_master_agent_191_mpbm6tq                    ; altera_merlin_master_agent_191         ;
;             |sgmii_csr_m0_limiter|                                                                    ; 9.8 (9.8)            ; 11.2 (11.2)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|sgmii_csr_m0_limiter                                                                                                                            ; subsys_sgmii_altera_merlin_traffic_limiter_191_6blplji                 ; altera_merlin_traffic_limiter_191      ;
;             |sgmii_debug_status_pio_s1_agent|                                                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|sgmii_debug_status_pio_s1_agent                                                                                                                 ; subsys_sgmii_altera_merlin_slave_agent_191_ncfkfri                     ; altera_merlin_slave_agent_191          ;
;             |sgmii_debug_status_pio_s1_agent_rsp_fifo|                                                ; 1.9 (1.9)            ; 3.2 (3.2)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|sgmii_debug_status_pio_s1_agent_rsp_fifo                                                                                                        ; subsys_sgmii_altera_avalon_sc_fifo_1931_vhmcgqy                        ; altera_avalon_sc_fifo_1931             ;
;             |sgmii_debug_status_pio_s1_translator|                                                    ; 11.2 (11.2)          ; 10.9 (10.9)                      ; 1.2 (1.2)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 7 (7)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|mm_interconnect_0|sgmii_debug_status_pio_s1_translator                                                                                                            ; subsys_sgmii_altera_merlin_slave_translator_191_x56fcki                ; altera_merlin_slave_translator_191     ;
;          |rst_controller|                                                                             ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|rst_controller                                                                                                                                                    ; altera_reset_controller                                                ; altera_reset_controller_1921           ;
;             |alt_rst_sync_uq1|                                                                        ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|rst_controller|alt_rst_sync_uq1                                                                                                                                   ; altera_reset_synchronizer                                              ; altera_reset_controller_1921           ;
;          |rst_controller_001|                                                                         ; 0.4 (0.0)            ; 0.8 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|rst_controller_001                                                                                                                                                ; altera_reset_controller                                                ; altera_reset_controller_1921           ;
;             |alt_rst_sync_uq1|                                                                        ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|rst_controller_001|alt_rst_sync_uq1                                                                                                                               ; altera_reset_synchronizer                                              ; altera_reset_controller_1921           ;
;          |sgmii_csr|                                                                                  ; 40.2 (0.0)           ; 47.3 (0.0)                       ; 7.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 121 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|sgmii_csr                                                                                                                                                         ; sgmii_csr                                                              ; sgmii_csr                              ;
;             |altera_avalon_mm_bridge_inst|                                                            ; 40.2 (40.2)          ; 47.3 (47.3)                      ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 121 (121)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|sgmii_csr|altera_avalon_mm_bridge_inst                                                                                                                            ; sgmii_csr_altera_avalon_mm_bridge_2001_k2bg7dq                         ; altera_avalon_mm_bridge_2001           ;
;          |sgmii_debug_status_pio|                                                                     ; 17.6 (0.0)           ; 23.6 (0.0)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|sgmii_debug_status_pio                                                                                                                                            ; sgmii_debug_status_pio                                                 ; sgmii_debug_status_pio                 ;
;             |altera_avalon_pio_inst|                                                                  ; 17.6 (17.6)          ; 23.6 (23.6)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|subsys_sgmii_emac1|sgmii_debug_status_pio|altera_avalon_pio_inst                                                                                                                     ; sgmii_debug_status_pio_altera_avalon_pio_1920_ma53bmy                  ; altera_avalon_pio_1920                 ;
+-------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                 ;
+-------------------------------------------------------+---------------------------+-------------------------+
; Statistic                                             ; |                         ; auto_fab_0              ;
+-------------------------------------------------------+---------------------------+-------------------------+
; ALMs needed [=A-B+C]                                  ; 10219.7 / 487200 ( 2 % )  ; 78.3 / 487200 ( < 1 % ) ;
;     [A] ALMs used in final placement                  ; 11363.0 / 487200 ( 2 % )  ; 83.5 / 487200 ( < 1 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 1183.6 / 487200 ( < 1 % ) ; 5.2 / 487200 ( < 1 % )  ;
;     [C] Estimate of ALMs unavailable                  ; 40.3 / 487200 ( < 1 % )   ; 0.0 / 487200 ( 0 % )    ;
; ALMs used for memory                                  ; 20.0                      ; 0.0                     ;
; Combinational ALUTs                                   ; 15898                     ; 120                     ;
; Dedicated Logic Registers                             ; 19194 / 1948800 ( < 1 % ) ; 88 / 1948800 ( < 1 % )  ;
; I/O Registers                                         ; 0                         ; 0                       ;
; Block Memory Bits                                     ; 2099520                   ; 0                       ;
; M20Ks                                                 ; 135 / 7110 ( 1 % )        ; 0 / 7110 ( 0 % )        ;
; DSP Blocks                                            ; 0 / 4510 ( 0 % )          ; 0 / 4510 ( 0 % )        ;
; Pins                                                  ; 209                       ; 0                       ;
; IOPLLs                                                ; 4                         ; 0                       ;
;                                                       ;                           ;                         ;
; Region Placement                                      ; -                         ; -                       ;
;                                                       ;                           ;                         ;
; Partition Ports                                       ;                           ;                         ;
;     -- Input Ports                                    ; 160                       ; 13                      ;
;     -- Output Ports                                   ; 50                        ; 54                      ;
;                                                       ;                           ;                         ;
; Connections                                           ;                           ;                         ;
;     -- Input Connections                              ; 14                        ; 821                     ;
;     -- Registered Input Connections                   ; 0                         ; 300                     ;
;     -- Output Connections                             ; 821                       ; 14                      ;
;     -- Registered Output Connections                  ; 489                       ; 0                       ;
;                                                       ;                           ;                         ;
; Internal Connections                                  ;                           ;                         ;
;     -- Total Connections                              ; 159154                    ; 1574                    ;
;     -- Registered Connections                         ; 84513                     ; 731                     ;
;                                                       ;                           ;                         ;
; External Connections                                  ;                           ;                         ;
;     -- |                                              ; 0                         ; 835                     ;
;     -- auto_fab_0                                     ; 835                       ; 0                       ;
+-------------------------------------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+---------+--------------------------+
; Name                                                                                                                                              ; Location                                       ; Fan-Out ; Clock Region             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+---------+--------------------------+
; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|emac1_phy_txclk_o_hio                                                          ; HPSHPS_X280_Y211_N1                            ; 684     ; Sectors (4, 3) to (5, 4) ;
; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_rst                                                                        ; HPSHPS_X280_Y211_N1                            ; 1       ; Sector (2, 3)            ;
; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_tx_0|core|arch_inst|u_lvds_cpa                                                 ; CPA_X186_Y0_N299                               ; 123     ; Sectors (3, 0) to (4, 3) ;
; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core|arch_inst|rx_channels[0].soft_cdr.serdes_dpa_inst~O_PCLK             ; IOSERDESDPA_X186_Y0_N293                       ; 679     ; Sectors (3, 0) to (5, 4) ;
; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_pcs_rx_clk_gated|altclkctrl_comp|altclkctrl_inst|clkena_inst ; CLKGATE_X307_Y187_N146                         ; 16      ; Sector (5, 4)            ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                                                                ; SDMJTAGELA_X11_Y0_N4                           ; 534     ; Sectors (3, 2) to (4, 4) ;
; fpga_clk_100[0]                                                                                                                                   ; PIN_U52                                        ; 17832   ; Sectors (2, 3) to (5, 4) ;
; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_pcs_tx_clk_gated|altclkctrl_comp|altclkctrl_inst|clkena_inst ; CLKGATE_X253_Y187_N104 (and 3 other locations) ; 133     ; Sectors (4, 3) to (5, 4) ;
; enet_refclk                                                                                                                                       ; PIN_CN22                                       ; 446     ; Sectors (4, 2) to (5, 4) ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                                          ; Value                                                                                                                                             ;
+---------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                              ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|emac1_phy_txclk_o_hio                                                          ;
;     -- SDC Name                                   ; hps_emac1_gtx_clk                                                                                                                                 ;
;     -- Source Node                                ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module                                                                     ;
;     -- Source Type                                ; HPS HPS                                                                                                                                           ;
;     -- Source Location                            ; HPSHPS_X280_Y211_N1                                                                                                                               ;
;     -- Fan-Out                                    ; 684                                                                                                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                         ;
;     -- Clock Region                               ; Sectors (4, 3) to (5, 4)                                                                                                                          ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                    ;
;     -- Clock Region Size (in Sectors)             ; 2 x 2 (4 total)                                                                                                                                   ;
;     -- Clock Region Bounding Box                  ; (226, 126) to (332, 207)                                                                                                                          ;
;     -- Clock Region Constraint                    ; SX4 SY3 SX5 SY4                                                                                                                                   ;
;     -- Terminating Spine Index                    ; 15                                                                                                                                                ;
;     -- Path Length                                ; 2.5 clock sector wire(s) and 0 layer jump(s)                                                                                                      ;
;         -- Length from Clock Source to Clock Tree ; 2.0 clock sector wire(s) and 0 layer jump(s)                                                                                                      ;
;         -- Clock Tree Length                      ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                      ;
;                                                   ;                                                                                                                                                   ;
; Name                                              ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_rst                                                                        ;
;     -- Source Node                                ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module                                                                     ;
;     -- Source Type                                ; HPS HPS                                                                                                                                           ;
;     -- Source Location                            ; HPSHPS_X280_Y211_N1                                                                                                                               ;
;     -- Fan-Out                                    ; 1                                                                                                                                                 ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                         ;
;     -- Clock Region                               ; Sector (2, 3)                                                                                                                                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                    ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                                   ;
;     -- Clock Region Bounding Box                  ; (118, 126) to (171, 166)                                                                                                                          ;
;     -- Clock Region Constraint                    ; SX2 SY3 SX2 SY3                                                                                                                                   ;
;     -- Terminating Spine Index                    ; 29                                                                                                                                                ;
;     -- Path Length                                ; 4.5 clock sector wire(s) and 0 layer jump(s)                                                                                                      ;
;         -- Length from Clock Source to Clock Tree ; 4.5 clock sector wire(s) and 0 layer jump(s)*                                                                                                     ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                      ;
;                                                   ;                                                                                                                                                   ;
; Name                                              ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_tx_0|core|arch_inst|u_lvds_cpa                                                 ;
;     -- SDC Name                                   ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_tx_0|core|cpa_clk                                                              ;
;     -- Source Node                                ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_tx_0|core|arch_inst|u_lvds_cpa                                                 ;
;     -- Source Type                                ; I/O cpa                                                                                                                                           ;
;     -- Source Location                            ; CPA_X186_Y0_N299                                                                                                                                  ;
;     -- Fan-Out                                    ; 123                                                                                                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                         ;
;     -- Clock Region                               ; Sectors (3, 0) to (4, 3)                                                                                                                          ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                    ;
;     -- Clock Region Size (in Sectors)             ; 2 x 4 (8 total)                                                                                                                                   ;
;     -- Clock Region Bounding Box                  ; (172, 3) to (279, 166)                                                                                                                            ;
;     -- Clock Region Constraint                    ; SX3 SY0 SX4 SY3                                                                                                                                   ;
;     -- Terminating Spine Index                    ; 1                                                                                                                                                 ;
;     -- Path Length                                ; 3.5 clock sector wire(s) and 2 layer jump(s)                                                                                                      ;
;         -- Length from Clock Source to Clock Tree ; 2.0 clock sector wire(s) and 1 layer jump(s)                                                                                                      ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                                      ;
;                                                   ;                                                                                                                                                   ;
; Name                                              ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core|arch_inst|rx_channels[0].soft_cdr.serdes_dpa_inst~O_PCLK             ;
;     -- SDC Name                                   ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core_core_ck_name_0                                                       ;
;     -- Source Node                                ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core|arch_inst|rx_channels[0].soft_cdr.serdes_dpa_inst                    ;
;     -- Source Type                                ; LVDS SerDes and DPA circuitry                                                                                                                     ;
;     -- Source Location                            ; IOSERDESDPA_X186_Y0_N293                                                                                                                          ;
;     -- Fan-Out                                    ; 679                                                                                                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                         ;
;     -- Clock Region                               ; Sectors (3, 0) to (5, 4)                                                                                                                          ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                    ;
;     -- Clock Region Size (in Sectors)             ; 3 x 5 (15 total)                                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (172, 3) to (332, 207)                                                                                                                            ;
;     -- Clock Region Constraint                    ; SX3 SY0 SX5 SY4                                                                                                                                   ;
;     -- Terminating Spine Index                    ; 12                                                                                                                                                ;
;     -- Path Length                                ; 5.5 clock sector wire(s) and 2 layer jump(s)                                                                                                      ;
;         -- Length from Clock Source to Clock Tree ; 2.0 clock sector wire(s) and 1 layer jump(s)                                                                                                      ;
;         -- Clock Tree Length                      ; 3.5 clock sector wire(s) and 1 layer jump(s)                                                                                                      ;
;                                                   ;                                                                                                                                                   ;
; Name                                              ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_pcs_rx_clk_gated|altclkctrl_comp|altclkctrl_inst|outclk      ;
;     -- Source Node                                ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core|arch_inst|rx_channels[0].soft_cdr.serdes_dpa_inst~O_PCLK_wirecell    ;
;     -- Source Type                                ; Combinational cell                                                                                                                                ;
;     -- Source Location                            ; MLABCELL_X280_Y165_N51                                                                                                                            ;
;     -- Fan-Out                                    ; 16                                                                                                                                                ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                         ;
;     -- Clock Region                               ; Sector (5, 4)                                                                                                                                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                    ;
;     -- Clock Gate Node                            ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_pcs_rx_clk_gated|altclkctrl_comp|altclkctrl_inst|clkena_inst ;
;         -- Type                                   ; Distributed Sector Level                                                                                                                          ;
;         -- Location                               ; CLKGATE_X307_Y187_N146                                                                                                                            ;
;         -- Enable Signal                          ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_RXCLK_ENA|clk_ena_i                       ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                                   ;
;     -- Clock Region Bounding Box                  ; (280, 167) to (332, 207)                                                                                                                          ;
;     -- Clock Region Constraint                    ; SX5 SY4 SX5 SY4                                                                                                                                   ;
;     -- Terminating Spine Index                    ; 28                                                                                                                                                ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                      ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                      ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                      ;
;                                                   ;                                                                                                                                                   ;
; Name                                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                                                                ;
;     -- Source Node                                ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom                                                                                    ;
;     -- Source Type                                ; SDM JTAG ELA block                                                                                                                                ;
;     -- Source Location                            ; SDMJTAGELA_X11_Y0_N4                                                                                                                              ;
;     -- Fan-Out                                    ; 534                                                                                                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                         ;
;     -- Clock Region                               ; Sectors (3, 2) to (4, 4)                                                                                                                          ;
;     -- Clock Partition Ownership for Preservation ; root_partition, auto_fab_0                                                                                                                        ;
;     -- Clock Region Size (in Sectors)             ; 2 x 3 (6 total)                                                                                                                                   ;
;     -- Clock Region Bounding Box                  ; (172, 85) to (279, 207)                                                                                                                           ;
;     -- Clock Region Constraint                    ; SX3 SY2 SX4 SY4                                                                                                                                   ;
;     -- Terminating Spine Index                    ; 5                                                                                                                                                 ;
;     -- Path Length                                ; 8.5 clock sector wire(s) and 1 layer jump(s)                                                                                                      ;
;         -- Length from Clock Source to Clock Tree ; 7.0 clock sector wire(s) and 0 layer jump(s)*                                                                                                     ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                                      ;
;                                                   ;                                                                                                                                                   ;
; Name                                              ; fpga_clk_100[0]                                                                                                                                   ;
;     -- Source Node                                ; fpga_clk_100(0)~pad                                                                                                                               ;
;     -- Source Type                                ; I/O pad                                                                                                                                           ;
;     -- Source Location                            ; PIN_U52                                                                                                                                           ;
;     -- Fan-Out                                    ; 17832                                                                                                                                             ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                         ;
;     -- Clock Region                               ; Sectors (2, 3) to (5, 4)                                                                                                                          ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                    ;
;     -- Clock Region Size (in Sectors)             ; 4 x 2 (8 total)                                                                                                                                   ;
;     -- Clock Region Bounding Box                  ; (118, 126) to (332, 207)                                                                                                                          ;
;     -- Clock Region Constraint                    ; SX2 SY3 SX5 SY4                                                                                                                                   ;
;     -- Terminating Spine Index                    ; 18                                                                                                                                                ;
;     -- Path Length                                ; 4.5 clock sector wire(s) and 0 layer jump(s)                                                                                                      ;
;         -- Length from Clock Source to Clock Tree ; 3.0 clock sector wire(s) and 0 layer jump(s)                                                                                                      ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                                      ;
;                                                   ;                                                                                                                                                   ;
; Name                                              ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_pcs_tx_clk_gated|altclkctrl_comp|altclkctrl_inst|outclk      ;
;     -- Source Node                                ; enet_refclk~pad                                                                                                                                   ;
;     -- Source Type                                ; I/O pad                                                                                                                                           ;
;     -- Source Location                            ; PIN_CN22                                                                                                                                          ;
;     -- Fan-Out                                    ; 133                                                                                                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                         ;
;     -- Clock Region                               ; Sectors (4, 3) to (5, 4)                                                                                                                          ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                    ;
;     -- Clock Gate Node                            ; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_pcs_tx_clk_gated|altclkctrl_comp|altclkctrl_inst|clkena_inst ;
;         -- Type                                   ; Distributed Sector Level                                                                                                                          ;
;         -- Location                               ; CLKGATE_X253_Y187_N104 (and 3 other locations)                                                                                                    ;
;         -- Enable Signal                          ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_TXCLK_ENA|clk_ena_i                       ;
;     -- Clock Region Size (in Sectors)             ; 2 x 2 (4 total)                                                                                                                                   ;
;     -- Clock Region Bounding Box                  ; (226, 126) to (332, 207)                                                                                                                          ;
;     -- Clock Region Constraint                    ; SX4 SY3 SX5 SY4                                                                                                                                   ;
;     -- Terminating Spine Index                    ; 0                                                                                                                                                 ;
;     -- Path Length                                ; 7.5 clock sector wire(s) and 4 layer jump(s)                                                                                                      ;
;         -- Length from Clock Source to Clock Tree ; 7.0 clock sector wire(s) and 4 layer jump(s)*                                                                                                     ;
;         -- Clock Tree Length                      ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                      ;
;                                                   ;                                                                                                                                                   ;
; Name                                              ; enet_refclk                                                                                                                                       ;
;     -- Source Node                                ; enet_refclk~pad                                                                                                                                   ;
;     -- Source Type                                ; I/O pad                                                                                                                                           ;
;     -- Source Location                            ; PIN_CN22                                                                                                                                          ;
;     -- Fan-Out                                    ; 446                                                                                                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                         ;
;     -- Clock Region                               ; Sectors (4, 2) to (5, 4)                                                                                                                          ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                    ;
;     -- Clock Region Size (in Sectors)             ; 2 x 3 (6 total)                                                                                                                                   ;
;     -- Clock Region Bounding Box                  ; (226, 85) to (332, 207)                                                                                                                           ;
;     -- Clock Region Constraint                    ; SX4 SY2 SX5 SY4                                                                                                                                   ;
;     -- Terminating Spine Index                    ; 2                                                                                                                                                 ;
;     -- Path Length                                ; 5.5 clock sector wire(s) and 2 layer jump(s)                                                                                                      ;
;         -- Length from Clock Source to Clock Tree ; 4.0 clock sector wire(s) and 1 layer jump(s)                                                                                                      ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                                      ;
+---------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.
* A long insertion path may limit performance on high-speed signals. Consider revising the clock pin location or use Clock Region and/or Logic Lock Region assignments to constrain the placement of the fanout closer to the source.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Duplication Summary                                                                                                                                                        ;
+----------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
; Node Name                                                            ; Candidate Reason   ; Duplication Status ; Total fan-out ; Number of Duplicates ; Average Duplicate fan-out ;
+----------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
; soc_inst|rst_controller|r_early_rst                                  ; Auto: High Fan-out ; Accepted           ; 1025          ; 4                    ; 256.25                    ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[20] ; Auto: High Fan-out ; Accepted           ; 1024          ; 4                    ; 256.00                    ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[21] ; Auto: High Fan-out ; Accepted           ; 1024          ; 4                    ; 256.00                    ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[22] ; Auto: High Fan-out ; Accepted           ; 1024          ; 4                    ; 256.00                    ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[23] ; Auto: High Fan-out ; Accepted           ; 1024          ; 4                    ; 256.00                    ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[24] ; Auto: High Fan-out ; Accepted           ; 1024          ; 4                    ; 256.00                    ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[25] ; Auto: High Fan-out ; Accepted           ; 1024          ; 4                    ; 256.00                    ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[26] ; Auto: High Fan-out ; Accepted           ; 1024          ; 4                    ; 256.00                    ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[27] ; Auto: High Fan-out ; Accepted           ; 1024          ; 4                    ; 256.00                    ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[28] ; Auto: High Fan-out ; Accepted           ; 1024          ; 4                    ; 256.00                    ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[29] ; Auto: High Fan-out ; Accepted           ; 1024          ; 4                    ; 256.00                    ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[30] ; Auto: High Fan-out ; Accepted           ; 1024          ; 4                    ; 256.00                    ;
+----------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
Disclaimer: Duplicate registers created may later be merged for timing optimization in the final design


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; Name                                                                                                                            ; Fan-Out ; Physical Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; soc_inst|mm_interconnect_1|ocm_s1_agent|m0_write~0                                                                              ; 1024    ; 128              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1PHY_CLK_UFI_0 ; 964     ; 0                ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[23]~_Duplicate_7                                               ; 768     ; 96               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[22]~_Duplicate_5                                               ; 768     ; 96               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[25]~_Duplicate_11                                              ; 768     ; 96               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[26]~_Duplicate_13                                              ; 768     ; 96               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[24]~_Duplicate_9                                               ; 768     ; 96               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[29]~_Duplicate_19                                              ; 768     ; 96               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[27]~_Duplicate_15                                              ; 768     ; 96               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[28]~_Duplicate_17                                              ; 768     ; 96               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[30]~_Duplicate_21                                              ; 768     ; 96               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[20]~_Duplicate_1                                               ; 768     ; 96               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[21]~_Duplicate_3                                               ; 768     ; 96               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[23]~_Duplicate                                                 ; 688     ; 86               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[27]~_Duplicate                                                 ; 688     ; 86               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[25]~_Duplicate                                                 ; 688     ; 86               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[26]~_Duplicate                                                 ; 688     ; 86               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[24]~_Duplicate                                                 ; 688     ; 86               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[30]~_Duplicate                                                 ; 688     ; 86               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[28]~_Duplicate                                                 ; 688     ; 86               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[29]~_Duplicate                                                 ; 688     ; 86               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[21]~_Duplicate                                                 ; 688     ; 86               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[20]~_Duplicate                                                 ; 688     ; 86               ;
; soc_inst|mm_interconnect_1|agent_pipeline|gen_inst[1].core|data1[22]~_Duplicate                                                 ; 688     ; 86               ;
; soc_inst|subsys_sgmii_emac1|gmii_sgmii_adapter_0|altera_gmii_to_sgmii_adapter_inst|u_reset_blk|wr_tx_rst_n                      ; 678     ; 93               ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i2117~216_ERTM             ; 578     ; 578              ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i8420~394_ERTM0            ; 578     ; 578              ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i4218~80_ERTM0             ; 578     ; 578              ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i6319~64_ERTM0             ; 578     ; 578              ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i10521~144_ERTM0           ; 578     ; 578              ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i12622~64_ERTM0            ; 577     ; 577              ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i14723~576_ERTM0           ; 577     ; 577              ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i11922                     ; 577     ; 119              ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i7720                      ; 577     ; 102              ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i9821                      ; 577     ; 99               ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i3518                      ; 577     ; 96               ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem[6][552]~ERTM           ; 577     ; 90               ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem[0][352]~ERTM           ; 577     ; 84               ;
; soc_inst|mm_interconnect_2|agilex_hps_f2h_axi_slave_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i5619                      ; 577     ; 84               ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_DuplicatePHY_CLK_UFI_0   ; 559     ; 0                ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                                                                         ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF                                                                                               ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                              ; M20K block ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 7                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                                              ; M20K_X284_Y180_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                               ; M20K block ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 7                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                                              ; M20K_X241_Y188_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; soc_inst|mm_interconnect_0|fpga_m2ocm_pb_s0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                             ; M20K block ; Simple Dual Port ; Single Clock ; 8            ; 130          ; 8            ; 130          ; yes                    ; no                      ; yes                    ; yes                     ; 1040    ; 8                           ; 127                         ; 8                           ; 128                         ; 1024                ; 4           ; 0     ; None                                                                                              ; M20K_X295_Y196_N0, M20K_X295_Y193_N0, M20K_X295_Y194_N0, M20K_X295_Y195_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                             ; AUTO       ; Simple Dual Port ; Single Clock ; 16384        ; 128          ; 16384        ; 128          ; yes                    ; no                      ; yes                    ; no                      ; 2097152 ; 16384                       ; 128                         ; 16384                       ; 128                         ; 2097152             ; 128         ; 0     ; ip/qsys_top/ocm/altera_avalon_onchip_memory2_1936/synth/ocm_altera_avalon_onchip_memory2_inst.hex ; M20K_X306_Y186_N0, M20K_X311_Y186_N0, M20K_X311_Y185_N0, M20K_X311_Y187_N0, M20K_X306_Y184_N0, M20K_X311_Y183_N0, M20K_X306_Y185_N0, M20K_X311_Y184_N0, M20K_X306_Y188_N0, M20K_X306_Y189_N0, M20K_X306_Y190_N0, M20K_X306_Y187_N0, M20K_X306_Y191_N0, M20K_X295_Y191_N0, M20K_X295_Y190_N0, M20K_X295_Y192_N0, M20K_X295_Y189_N0, M20K_X295_Y188_N0, M20K_X295_Y186_N0, M20K_X295_Y187_N0, M20K_X295_Y185_N0, M20K_X295_Y183_N0, M20K_X295_Y182_N0, M20K_X295_Y184_N0, M20K_X316_Y188_N0, M20K_X316_Y189_N0, M20K_X316_Y187_N0, M20K_X316_Y186_N0, M20K_X327_Y186_N0, M20K_X316_Y183_N0, M20K_X316_Y184_N0, M20K_X316_Y185_N0, M20K_X295_Y201_N0, M20K_X295_Y202_N0, M20K_X295_Y204_N0, M20K_X295_Y200_N0, M20K_X295_Y197_N0, M20K_X295_Y198_N0, M20K_X295_Y199_N0, M20K_X295_Y203_N0, M20K_X306_Y196_N0, M20K_X306_Y195_N0, M20K_X311_Y196_N0, M20K_X311_Y195_N0, M20K_X306_Y192_N0, M20K_X306_Y193_N0, M20K_X306_Y194_N0, M20K_X311_Y194_N0, M20K_X311_Y193_N0, M20K_X311_Y192_N0, M20K_X316_Y194_N0, M20K_X316_Y193_N0, M20K_X311_Y190_N0, M20K_X311_Y188_N0, M20K_X311_Y189_N0, M20K_X311_Y191_N0, M20K_X311_Y201_N0, M20K_X311_Y200_N0, M20K_X311_Y202_N0, M20K_X311_Y199_N0, M20K_X311_Y197_N0, M20K_X306_Y197_N0, M20K_X311_Y198_N0, M20K_X306_Y198_N0, M20K_X327_Y182_N0, M20K_X327_Y185_N0, M20K_X327_Y183_N0, M20K_X327_Y184_N0, M20K_X327_Y181_N0, M20K_X327_Y178_N0, M20K_X327_Y179_N0, M20K_X327_Y180_N0, M20K_X316_Y182_N0, M20K_X311_Y181_N0, M20K_X316_Y181_N0, M20K_X316_Y180_N0, M20K_X311_Y180_N0, M20K_X311_Y179_N0, M20K_X316_Y179_N0, M20K_X316_Y178_N0, M20K_X327_Y199_N0, M20K_X327_Y198_N0, M20K_X327_Y196_N0, M20K_X327_Y197_N0, M20K_X327_Y192_N0, M20K_X327_Y193_N0, M20K_X327_Y194_N0, M20K_X327_Y195_N0, M20K_X306_Y182_N0, M20K_X306_Y181_N0, M20K_X311_Y182_N0, M20K_X306_Y183_N0, M20K_X306_Y180_N0, M20K_X306_Y178_N0, M20K_X306_Y179_N0, M20K_X311_Y178_N0, M20K_X316_Y196_N0, M20K_X316_Y197_N0, M20K_X316_Y198_N0, M20K_X316_Y195_N0, M20K_X316_Y200_N0, M20K_X316_Y202_N0, M20K_X316_Y201_N0, M20K_X316_Y199_N0, M20K_X316_Y191_N0, M20K_X316_Y190_N0, M20K_X327_Y191_N0, M20K_X316_Y192_N0, M20K_X327_Y187_N0, M20K_X327_Y189_N0, M20K_X327_Y188_N0, M20K_X327_Y190_N0, M20K_X311_Y206_N0, M20K_X311_Y204_N0, M20K_X311_Y205_N0, M20K_X311_Y203_N0, M20K_X316_Y204_N0, M20K_X316_Y205_N0, M20K_X316_Y206_N0, M20K_X316_Y203_N0, M20K_X327_Y207_N0, M20K_X327_Y200_N0, M20K_X327_Y202_N0, M20K_X327_Y201_N0, M20K_X327_Y204_N0, M20K_X327_Y205_N0, M20K_X327_Y206_N0, M20K_X327_Y203_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM             ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 32           ; 10           ; 32           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 320     ; 32                          ; 9                           ; 32                          ; 10                          ; 320                 ; 1           ; 0     ; None                                                                                              ; M20K_X230_Y128_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_RXCV|U_DSW|U_RAM|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 10           ; 32           ; 10           ; yes                    ; no                      ; no                     ; no                      ; 320     ; 32                          ; 10                          ; 32                          ; 10                          ; 320                 ; 0           ; 1     ; None                                                                                              ; LAB_X293_Y172_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_tse_pcs_0|altera_tse_top_1000_base_x_inst|U_SGMII|U_TXCV|U_DSW|U_RAM|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; no                     ; no                      ; 160     ; 16                          ; 10                          ; 16                          ; 10                          ; 160                 ; 0           ; 1     ; None                                                                                              ; LAB_X296_Y163_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Physical RAM Information                                                                                                                                                                                                                                                    ;
+-----------------------+-------------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Physical RAM Location ; Physical RAM Usage Bits ; Physical RAM Usage Percentage ; Logical RAM Name                                                                                                                                                                                 ;
+-----------------------+-------------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; M20K_X295_Y195_N0     ; 64                      ; 0.3                           ; soc_inst|mm_interconnect_0|fpga_m2ocm_pb_s0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                 ;
; M20K_X230_Y128_N0     ; 320                     ; 1.6                           ; soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_terminator_0|tx_dc_fifo_0|async_fifo|dcfifo_componenet|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X295_Y193_N0     ; 320                     ; 1.6                           ; soc_inst|mm_interconnect_0|fpga_m2ocm_pb_s0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                 ;
; M20K_X295_Y194_N0     ; 320                     ; 1.6                           ; soc_inst|mm_interconnect_0|fpga_m2ocm_pb_s0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                 ;
; M20K_X295_Y196_N0     ; 320                     ; 1.6                           ; soc_inst|mm_interconnect_0|fpga_m2ocm_pb_s0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                 ;
; M20K_X241_Y188_N0     ; 512                     ; 2.5                           ; soc_inst|jtg_mst|hps_m|altera_jtag_avalon_master_inst|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                   ;
; M20K_X284_Y180_N0     ; 512                     ; 2.5                           ; soc_inst|jtg_mst|fpga_m|altera_jtag_avalon_master_inst|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                  ;
; M20K_X295_Y182_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y183_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y184_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y185_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y186_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y187_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y188_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y189_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y190_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y191_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y192_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y197_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y198_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y199_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y200_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y201_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y202_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y203_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X295_Y204_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y178_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y179_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y180_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y181_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y182_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y183_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y184_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y185_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y186_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y187_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y188_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y189_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y190_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y191_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y192_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y193_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y194_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y195_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y196_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y197_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X306_Y198_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y178_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y179_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y180_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y181_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y182_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y183_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y184_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y185_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y186_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y187_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y188_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y189_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y190_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y191_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y192_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y193_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y194_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y195_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y196_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y197_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y198_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y199_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y200_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y201_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y202_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y203_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y204_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y205_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X311_Y206_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y178_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y179_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y180_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y181_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y182_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y183_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y184_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y185_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y186_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y187_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y188_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y189_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y190_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y191_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y192_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y193_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y194_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y195_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y196_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y197_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y198_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y199_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y200_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y201_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y202_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y203_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y204_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y205_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X316_Y206_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y178_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y179_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y180_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y181_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y182_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y183_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y184_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y185_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y186_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y187_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y188_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y189_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y190_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y191_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y192_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y193_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y194_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y195_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y196_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y197_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y198_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y199_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y200_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y201_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y202_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y203_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y204_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y205_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y206_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
; M20K_X327_Y207_N0     ; 16384                   ; 80.0                          ; soc_inst|ocm|altera_avalon_onchip_memory2_inst|the_altsyncram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                 ;
+-----------------------+-------------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: This table shows up to 500 physical rams that are least utilized. You can change this number by setting PHYSICAL_RAM_RPT_MAX_ROW in qsf file.


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 22.4.0 Build 94 12/07/2022 SC Pro Edition
    Info: Processing started: Thu Jan  4 12:26:14 2024
    Info: System process ID: 40245
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off ghrd_agfb014r24b2e2v -c ghrd_agfb014r24b2e2v
Info: qfit2_default_script.tcl version: #1
Info: Project  = ghrd_agfb014r24b2e2v
Info: Revision = ghrd_agfb014r24b2e2v
Info (11165): Fitter preparation operations ending: elapsed time is 00:03:22
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (11888): Total time spent on timing analysis during Global Placement is 0.00 seconds.
Info (18252): The Fitter is using Physical Synthesis.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (11178): Promoted 9 clocks 
    Info (18386): soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core|arch_inst|rx_channels[0].soft_cdr.serdes_dpa_inst~O_PCLK (679 fanout) drives clock sectors (3, 0) to (5, 4)
    Info (18386): soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_tx_0|core|arch_inst|u_lvds_cpa (123 fanout) drives clock sectors (3, 0) to (4, 3)
    Info (18386): fpga_clk_100[0] (17832 fanout) drives clock sectors (2, 3) to (5, 4)
    Info (18386): auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck (534 fanout) drives clock sectors (3, 2) to (4, 4)
    Info (18386): enet_refclk (446 fanout) drives clock sectors (4, 2) to (5, 4)
    Info (18386): enet_refclk (133 fanout) drives clock sectors (4, 3) to (5, 4)
    Info (18386): soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|emac1_phy_txclk_o_hio (684 fanout) drives clock sectors (4, 3) to (5, 4)
    Info (18386): soc_inst|subsys_sgmii_emac1|eth_tse_0|altera_eth_tse_inst|i_lvdsio_rx_0|core|arch_inst|rx_channels[0].soft_cdr.serdes_dpa_inst~O_PCLK_wirecell (16 fanout) drives clock sector (5, 4)
    Info (18386): soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_rst (1 fanout) drives clock sector (2, 3)
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:17
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:48
Info (11888): Total time spent on timing analysis during Placement is 0.02 seconds.


