Fitter report for DE0_Default
Sat Nov 12 13:15:06 2011
Quartus II Version 9.1 Build 222 10/21/2009 Service Pack 0.08 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_1:u4|altsyncram:altsyncram_component|altsyncram_2da1:auto_generated|ALTSYNCRAM
 29. |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_4:u7|altsyncram:altsyncram_component|altsyncram_iba1:auto_generated|ALTSYNCRAM
 30. |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_3:u6|altsyncram:altsyncram_component|altsyncram_uca1:auto_generated|ALTSYNCRAM
 31. |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_vca1:auto_generated|ALTSYNCRAM
 32. Interconnect Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Sat Nov 12 13:15:06 2011            ;
; Quartus II Version                 ; 9.1 Build 222 10/21/2009 SP 0.08 SJ Full Version ;
; Revision Name                      ; DE0_Default                                      ;
; Top-level Entity Name              ; Block1                                           ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C16F484C6                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 1,486 / 15,408 ( 10 % )                          ;
;     Total combinational functions  ; 1,163 / 15,408 ( 8 % )                           ;
;     Dedicated logic registers      ; 803 / 15,408 ( 5 % )                             ;
; Total registers                    ; 842                                              ;
; Total pins                         ; 108 / 347 ( 31 % )                               ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 263,312 / 516,096 ( 51 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                  ;
; Total PLLs                         ; 3 / 4 ( 75 % )                                   ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Use TimeQuest Timing Analyzer                                              ; Off                                   ; On                                    ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                                ; 4                                     ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 4                                     ; 1.0                                   ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device Migration List                                                      ; EP3C16F484C6                          ;                                       ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS                          ;                                       ;
; Optimize Hold Timing                                                       ; All Paths                             ; IO Paths and Minimum TPD Paths        ;
; Optimize Multi-Corner Timing                                               ; On                                    ; Off                                   ;
; PowerPlay Power Optimization                                               ; Extra effort                          ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; On                                    ; Off                                   ;
; Final Placement Optimizations                                              ; Always                                ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Always                                ; Automatically                         ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; Off                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; On                                    ; On                                    ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Save Intermediate Fitting Results                                          ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Use Best Effort Settings for Compilation                                   ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.34        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  18.0%      ;
;     3 processors           ;  17.2%      ;
;     4 processors           ;  16.3%      ;
+----------------------------+-------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; EN_FIFO       ; Missing drive strength ;
; Wrusedw0[10]  ; Missing drive strength ;
; Wrusedw0[9]   ; Missing drive strength ;
; Wrusedw0[8]   ; Missing drive strength ;
; Wrusedw0[7]   ; Missing drive strength ;
; Wrusedw0[6]   ; Missing drive strength ;
; Wrusedw0[5]   ; Missing drive strength ;
; Wrusedw0[4]   ; Missing drive strength ;
; Wrusedw0[3]   ; Missing drive strength ;
; Wrusedw0[2]   ; Missing drive strength ;
; Wrusedw0[1]   ; Missing drive strength ;
; Wrusedw0[0]   ; Missing drive strength ;
; addEN         ; Missing drive strength ;
; TrigEN_CMD    ; Missing drive strength ;
; SetInit       ; Missing drive strength ;
; SetTrigTime   ; Missing drive strength ;
; HEX0_DP       ; Missing drive strength ;
; HEX1_DP       ; Missing drive strength ;
; HEX2_DP       ; Missing drive strength ;
; HEX3_DP       ; Missing drive strength ;
; CLKUN         ; Missing drive strength ;
; PLLbusy       ; Missing drive strength ;
; TxOut         ; Missing drive strength ;
; HEX0_D[6]     ; Missing drive strength ;
; HEX0_D[5]     ; Missing drive strength ;
; HEX0_D[4]     ; Missing drive strength ;
; HEX0_D[3]     ; Missing drive strength ;
; HEX0_D[2]     ; Missing drive strength ;
; HEX0_D[1]     ; Missing drive strength ;
; HEX0_D[0]     ; Missing drive strength ;
; HEX1_D[6]     ; Missing drive strength ;
; HEX1_D[5]     ; Missing drive strength ;
; HEX1_D[4]     ; Missing drive strength ;
; HEX1_D[3]     ; Missing drive strength ;
; HEX1_D[2]     ; Missing drive strength ;
; HEX1_D[1]     ; Missing drive strength ;
; HEX1_D[0]     ; Missing drive strength ;
; HEX2_D[6]     ; Missing drive strength ;
; HEX2_D[5]     ; Missing drive strength ;
; HEX2_D[4]     ; Missing drive strength ;
; HEX2_D[3]     ; Missing drive strength ;
; HEX2_D[2]     ; Missing drive strength ;
; HEX2_D[1]     ; Missing drive strength ;
; HEX2_D[0]     ; Missing drive strength ;
; HEX3_D[6]     ; Missing drive strength ;
; HEX3_D[5]     ; Missing drive strength ;
; HEX3_D[4]     ; Missing drive strength ;
; HEX3_D[3]     ; Missing drive strength ;
; HEX3_D[2]     ; Missing drive strength ;
; HEX3_D[1]     ; Missing drive strength ;
; HEX3_D[0]     ; Missing drive strength ;
; LED[9]        ; Missing drive strength ;
; LED[8]        ; Missing drive strength ;
; LED[7]        ; Missing drive strength ;
; LED[6]        ; Missing drive strength ;
; LED[5]        ; Missing drive strength ;
; LED[4]        ; Missing drive strength ;
; LED[3]        ; Missing drive strength ;
; LED[2]        ; Missing drive strength ;
; LED[1]        ; Missing drive strength ;
; LED[0]        ; Missing drive strength ;
; TestOut[15]   ; Missing drive strength ;
; TestOut[14]   ; Missing drive strength ;
; TestOut[13]   ; Missing drive strength ;
; TestOut[12]   ; Missing drive strength ;
; TestOut[11]   ; Missing drive strength ;
; TestOut[10]   ; Missing drive strength ;
; TestOut[9]    ; Missing drive strength ;
; TestOut[8]    ; Missing drive strength ;
; TestOut[7]    ; Missing drive strength ;
; TestOut[6]    ; Missing drive strength ;
; TestOut[5]    ; Missing drive strength ;
; TestOut[4]    ; Missing drive strength ;
; TestOut[3]    ; Missing drive strength ;
; TestOut[2]    ; Missing drive strength ;
; TestOut[1]    ; Missing drive strength ;
; TestOut[0]    ; Missing drive strength ;
; TX_DATAOUT[7] ; Missing drive strength ;
; TX_DATAOUT[6] ; Missing drive strength ;
; TX_DATAOUT[5] ; Missing drive strength ;
; TX_DATAOUT[4] ; Missing drive strength ;
; TX_DATAOUT[3] ; Missing drive strength ;
; TX_DATAOUT[2] ; Missing drive strength ;
; TX_DATAOUT[1] ; Missing drive strength ;
; TX_DATAOUT[0] ; Missing drive strength ;
+---------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                          ; Action           ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                  ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a48~RAM_ENABLE_AND  ; Created          ; Placement          ; Power reduction     ; COMBOUT   ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a176~RAM_ENABLE_AND ; Created          ; Placement          ; Power reduction     ; COMBOUT   ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a304~RAM_ENABLE_AND ; Created          ; Placement          ; Power reduction     ; COMBOUT   ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a432~RAM_ENABLE_AND ; Created          ; Placement          ; Power reduction     ; COMBOUT   ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_vca1:auto_generated|ram_block1a0~RAM_ENABLE_DFF                                                            ; Created          ; Placement          ; Power reduction     ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_vca1:auto_generated|ram_block1a0~RAM_ENABLE_DUAL                                                           ; Created          ; Placement          ; Power reduction     ; COMBOUT   ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[0]                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[0]~_Duplicate_1                                                           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[0]                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[0]~output                                                                                                                                                                                                ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[1]                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[1]~_Duplicate_1                                                           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[1]                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[1]~output                                                                                                                                                                                                ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[2]                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[2]~_Duplicate_1                                                           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[2]                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[2]~output                                                                                                                                                                                                ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]~_Duplicate_1                                                           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[3]~output                                                                                                                                                                                                ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]~_Duplicate_1                                                           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[4]~output                                                                                                                                                                                                ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]~_Duplicate_1                                                           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[5]~output                                                                                                                                                                                                ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]~_Duplicate_1                                                           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[6]~output                                                                                                                                                                                                ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[7]                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[7]~_Duplicate_1                                                           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[7]                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[7]~output                                                                                                                                                                                                ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[8]                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[8]~_Duplicate_1                                                           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[8]                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[8]~output                                                                                                                                                                                                ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[9]                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[9]~_Duplicate_1                                                           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[9]                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[9]~output                                                                                                                                                                                                ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[10]                                                                   ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[10]~_Duplicate_1                                                          ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[10]                                                                   ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[10]~output                                                                                                                                                                                               ; I                ;                       ;
; AllStore:inst2|QSignal:inst3|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[0]~input                                                                                                                                                                                                      ; O                ;                       ;
; AllStore:inst2|QSignal:inst3|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[1]~input                                                                                                                                                                                                      ; O                ;                       ;
; AllStore:inst2|QSignal:inst3|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[2]~input                                                                                                                                                                                                      ; O                ;                       ;
; AllStore:inst2|QSignal:inst3|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[3]~input                                                                                                                                                                                                      ; O                ;                       ;
; AllStore:inst2|QSignal:inst4|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[4]~input                                                                                                                                                                                                      ; O                ;                       ;
; AllStore:inst2|QSignal:inst4|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[5]~input                                                                                                                                                                                                      ; O                ;                       ;
; AllStore:inst2|QSignal:inst4|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[6]~input                                                                                                                                                                                                      ; O                ;                       ;
; AllStore:inst2|QSignal:inst4|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[7]~input                                                                                                                                                                                                      ; O                ;                       ;
; AllStore:inst2|QSignal:inst5|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[8]~input                                                                                                                                                                                                      ; O                ;                       ;
; AllStore:inst2|QSignal:inst5|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[9]~input                                                                                                                                                                                                      ; O                ;                       ;
; AllStore:inst2|QSignal:inst5|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[10]~input                                                                                                                                                                                                     ; O                ;                       ;
; AllStore:inst2|QSignal:inst5|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[11]~input                                                                                                                                                                                                     ; O                ;                       ;
; AllStore:inst2|QSignal:inst6|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[12]~input                                                                                                                                                                                                     ; O                ;                       ;
; AllStore:inst2|QSignal:inst6|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[13]~input                                                                                                                                                                                                     ; O                ;                       ;
; AllStore:inst2|QSignal:inst6|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[14]~input                                                                                                                                                                                                     ; O                ;                       ;
; AllStore:inst2|QSignal:inst6|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[15]~input                                                                                                                                                                                                     ; O                ;                       ;
; CLKD16:inst23|CLKout                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; CLKD16:inst23|CLKout~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; CLKD16:inst23|CLKout                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; LED[2]~output                                                                                                                                                                                                     ; I                ;                       ;
; Decode:inst3|adden                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; Decode:inst3|adden~_Duplicate_1                                                                                                                                                                                   ; Q                ;                       ;
; Decode:inst3|adden                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; addEN~output                                                                                                                                                                                                      ; I                ;                       ;
; Decode:inst3|state[1]                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; Decode:inst3|state[1]~_Duplicate_1                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|state[1]                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; LED[7]~output                                                                                                                                                                                                     ; I                ;                       ;
; MyRx:inst1|DataOut[0]                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[0]~_Duplicate_1                                                                                                                                                                                ; Q                ;                       ;
; MyRx:inst1|DataOut[0]                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[0]~output                                                                                                                                                                                              ; I                ;                       ;
; MyRx:inst1|DataOut[1]                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[1]~_Duplicate_1                                                                                                                                                                                ; Q                ;                       ;
; MyRx:inst1|DataOut[1]                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[1]~output                                                                                                                                                                                              ; I                ;                       ;
; MyRx:inst1|DataOut[2]                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[2]~_Duplicate_1                                                                                                                                                                                ; Q                ;                       ;
; MyRx:inst1|DataOut[2]                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[2]~output                                                                                                                                                                                              ; I                ;                       ;
; MyRx:inst1|DataOut[3]                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[3]~_Duplicate_1                                                                                                                                                                                ; Q                ;                       ;
; MyRx:inst1|DataOut[3]                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[3]~output                                                                                                                                                                                              ; I                ;                       ;
; MyRx:inst1|DataOut[4]                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[4]~_Duplicate_1                                                                                                                                                                                ; Q                ;                       ;
; MyRx:inst1|DataOut[4]                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[4]~output                                                                                                                                                                                              ; I                ;                       ;
; MyRx:inst1|DataOut[5]                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[5]~_Duplicate_1                                                                                                                                                                                ; Q                ;                       ;
; MyRx:inst1|DataOut[5]                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[5]~output                                                                                                                                                                                              ; I                ;                       ;
; MyRx:inst1|DataOut[6]                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[6]~_Duplicate_1                                                                                                                                                                                ; Q                ;                       ;
; MyRx:inst1|DataOut[6]                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[6]~output                                                                                                                                                                                              ; I                ;                       ;
; MyRx:inst1|DataOut[7]                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[7]~_Duplicate_1                                                                                                                                                                                ; Q                ;                       ;
; MyRx:inst1|DataOut[7]                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[7]~output                                                                                                                                                                                              ; I                ;                       ;
; MyUart:inst15|Tx                                                                                                                                                                                              ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyUart:inst15|Tx~_Duplicate_1                                                                                                                                                                                     ; Q                ;                       ;
; MyUart:inst15|Tx                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TxOut~output                                                                                                                                                                                                      ; I                ;                       ;
; MyUart:inst15|Tx                                                                                                                                                                                              ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[1]                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[2]                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[2]_OTERM103                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[3]                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst1|CMD[0]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst1|CMD[0]_OTERM181                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst1|CMD[1]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst1|CMD[1]_OTERM179                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst1|CMD[3]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst1|CMD[3]_NEW_REG134_OTERM689                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst1|CMD[3]_OTERM133                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst1|CMD[3]_OTERM135                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst2|CMD[0]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst2|CMD[0]_OTERM185                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst2|CMD[1]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst2|CMD[1]_OTERM183                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst2|CMD[3]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst2|CMD[3]_NEW_REG116_OTERM691                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst2|CMD[3]_OTERM115                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst2|CMD[3]_OTERM117                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst3|CMD[0]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst3|CMD[0]_OTERM211                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst3|CMD[1]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst3|CMD[1]_OTERM209                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst3|CMD[3]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst3|CMD[3]_NEW_REG154_OTERM693                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst3|CMD[3]_OTERM153                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst3|CMD[3]_OTERM155                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD[0]                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD[0]_OTERM237                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD[1]                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD[1]_OTERM235                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD[3]                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD[3]_NEW_REG176_OTERM687                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD[3]_OTERM175                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD[3]_OTERM177                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD~0                                                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD~2                                                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD~3                                                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]_OTERM99                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[1]                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[2]                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[3]                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst1|CMD[0]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst1|CMD[0]_OTERM217                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst1|CMD[1]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst1|CMD[1]_OTERM203                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst1|CMD[3]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst1|CMD[3]_NEW_REG150_OTERM697                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst1|CMD[3]_OTERM149                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst1|CMD[3]_OTERM151                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst2|CMD[0]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst2|CMD[0]_OTERM207                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst2|CMD[1]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst2|CMD[1]_OTERM205                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst2|CMD[3]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst2|CMD[3]_NEW_REG126_OTERM699                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst2|CMD[3]_OTERM125                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst2|CMD[3]_OTERM127                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst3|CMD[0]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst3|CMD[0]_OTERM241                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst3|CMD[1]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst3|CMD[1]_OTERM239                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst3|CMD[3]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst3|CMD[3]_NEW_REG170_OTERM703                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst3|CMD[3]_OTERM169                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst3|CMD[3]_OTERM171                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst|CMD[0]                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst|CMD[0]_OTERM213                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst|CMD[1]                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst|CMD[1]_OTERM187                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst|CMD[3]                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst|CMD[3]_NEW_REG130_OTERM695                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst|CMD[3]_OTERM129                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst|CMD[3]_OTERM131                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[1]                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[2]                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[2]_OTERM101                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[3]                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst1|CMD[0]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst1|CMD[0]_OTERM215                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst1|CMD[1]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst1|CMD[1]_OTERM197                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst1|CMD[3]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst1|CMD[3]_NEW_REG146_OTERM707                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst1|CMD[3]_OTERM145                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst1|CMD[3]_OTERM147                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst2|CMD[0]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst2|CMD[0]_OTERM201                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst2|CMD[1]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst2|CMD[1]_OTERM199                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst2|CMD[3]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst2|CMD[3]_NEW_REG122_OTERM709                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst2|CMD[3]_OTERM121                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst2|CMD[3]_OTERM123                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst3|CMD[0]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst3|CMD[0]_OTERM233                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst3|CMD[1]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst3|CMD[1]_OTERM221                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst3|CMD[3]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst3|CMD[3]_NEW_REG162_OTERM711                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst3|CMD[3]_OTERM161                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst3|CMD[3]_OTERM163                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst|CMD[0]                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst|CMD[0]_OTERM245                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst|CMD[1]                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst|CMD[1]_OTERM243                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst|CMD[3]                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst|CMD[3]_NEW_REG166_OTERM705                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst|CMD[3]_OTERM165                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst|CMD[3]_OTERM167                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]_OTERM93                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]_OTERM95                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]_OTERM97                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[1]                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[2]                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[3]                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst1|CMD[0]                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst1|CMD[0]_OTERM229                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst1|CMD[1]                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst1|CMD[1]_OTERM227                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst1|CMD[3]                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst1|CMD[3]_NEW_REG158_OTERM715                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst1|CMD[3]_OTERM157                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst1|CMD[3]_OTERM159                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst2|CMD[0]                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst2|CMD[0]_OTERM231                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst2|CMD[1]                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst2|CMD[1]_OTERM219                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst2|CMD[3]                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst2|CMD[3]_NEW_REG142_OTERM717                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst2|CMD[3]_OTERM141                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst2|CMD[3]_OTERM143                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|CMD[0]                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|CMD[0]_OTERM173                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|CMD[1]                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|CMD[1]_OTERM119                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|CMD[3]                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|CMD[3]_NEW_REG112_OTERM701                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|CMD[3]_OTERM111                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|CMD[3]_OTERM113                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|CMD~2                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|always2~0                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst|CMD[0]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst|CMD[0]_OTERM225                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst|CMD[1]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst|CMD[1]_OTERM223                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst|CMD[3]                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst|CMD[3]_NEW_REG138_OTERM713                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst|CMD[3]_OTERM137                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst|CMD[3]_OTERM139                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|inst6~0_RTM0922                                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|inst6~0_RTM0922                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~1                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~1_OTERM193                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~1_RTM0195                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~1_RTM0195                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~2                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~2_OTERM189                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~2_RTM0191                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~2_RTM0191                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_OTERM633                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_RTM0635                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_RTM0635                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|usedw_will_be_2~1                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Equal1~0_OTERM1                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Equal2~0_OTERM3                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[3]                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[3]_OTERM617                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[3]_OTERM619                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[4]                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[4]_OTERM613                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[4]_OTERM615                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[5]                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[5]_OTERM607                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[5]_OTERM609                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[5]_OTERM611                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[6]                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[6]_OTERM593                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[6]_OTERM595                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[7]                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[7]_OTERM605                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[8]                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[8]_OTERM585                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[8]_OTERM587                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[8]_OTERM589                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[8]_OTERM591                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[9]                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[9]_OTERM603                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[10]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[10]_OTERM597                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[10]_OTERM599                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Data[10]_OTERM601                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Mux2~0                                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Mux2~0_RTM0583                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Mux2~1_RTM0720                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Mux2~1_RTM0720                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|Selector3~0                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[0]                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[0]_OTERM305                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[0]_OTERM639_OTERM719                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[1]                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[1]_OTERM309                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[1]_OTERM645                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[1]_OTERM647                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[1]~0                                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[1]~0_RTM0721                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[2]                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[2]_OTERM307                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[2]_OTERM641                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[2]_OTERM643                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[3]                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[3]_OTERM311                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[3]_OTERM649                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|num[3]_OTERM651                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|state[0]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|state[0]_OTERM89                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|state[0]_OTERM91_NEW_REG580_RTM0582                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|state[0]_OTERM91_NEW_REG580_RTM0582                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|state[0]_OTERM91_OTERM575                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|state[0]_OTERM91_OTERM577                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|state[0]_OTERM91_OTERM579                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; MyRx:inst1|state[0]_OTERM91_OTERM581                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|DataOut[1]~10                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|LessThan1~0                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|LessThan1~0_OTERM637                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|always1~0                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|always1~0_RTM0634                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|always2~0                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|always2~2                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[0]_OTERM451                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[1]_OTERM387                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[2]_OTERM553                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[3]_OTERM419                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[4]_OTERM355                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[5]_OTERM489                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[6]_OTERM323                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[7]_OTERM521                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[8]_OTERM455                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[9]_OTERM403                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[10]_OTERM555                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[11]_OTERM427                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[12]_OTERM359                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[13]_OTERM505                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[14]_OTERM325                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[15]_OTERM529                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[16]_OTERM453                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[17]_OTERM395                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[18]_OTERM557                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[19]_OTERM435                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[20]_OTERM357                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[21]_OTERM497                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[22]_OTERM327                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[23]_OTERM537                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[24]_OTERM449                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[25]_OTERM379                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[26]_OTERM551                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[27]_OTERM411                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[28]_OTERM353                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[29]_OTERM481                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[30]_OTERM321                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[31]_OTERM513                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[32]_OTERM467                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[33]_OTERM389                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[34]_OTERM561                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[35]_OTERM423                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[36]_OTERM371                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[37]_OTERM491                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[38]_OTERM331                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[39]_OTERM525                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[40]_OTERM469                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[41]_OTERM407                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[42]_OTERM565                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[43]_OTERM429                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[44]_OTERM373                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[45]_OTERM509                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[46]_OTERM335                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[47]_OTERM531                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[48]_OTERM471                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[49]_OTERM397                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[50]_OTERM563                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[51]_OTERM439                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[52]_OTERM375                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[53]_OTERM499                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[54]_OTERM333                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[55]_OTERM541                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[56]_OTERM465                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[57]_OTERM383                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[58]_OTERM559                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[59]_OTERM413                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[60]_OTERM369                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[61]_OTERM485                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[62]_OTERM329                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[63]_OTERM515                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[64]_OTERM459                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[65]_OTERM391                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[66]_OTERM569                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[67]_OTERM421                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[68]_OTERM363                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[69]_OTERM493                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[70]_OTERM339                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[71]_OTERM523                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[72]_OTERM463                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[73]_OTERM405                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[74]_OTERM571                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[75]_OTERM431                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[76]_OTERM367                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[77]_OTERM507                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[78]_OTERM341                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[79]_OTERM533                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[80]_OTERM461                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[81]_OTERM399                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[82]_OTERM573                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[83]_OTERM437                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[84]_OTERM365                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[85]_OTERM501                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[86]_OTERM343                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[87]_OTERM539                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[88]_OTERM457                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[89]_OTERM381                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[89]~3                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[90]_OTERM567                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[91]_OTERM415                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[92]_OTERM361                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[93]_OTERM483                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[94]_OTERM337                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[95]_OTERM517                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[96]_OTERM443                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[97]_OTERM385                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[98]_OTERM545                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[99]_OTERM417                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[100]_OTERM347                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[101]_OTERM487                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[102]_OTERM315                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[103]_OTERM519                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[104]_OTERM445                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[105]_OTERM401                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[106]_OTERM549                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[107]_OTERM425                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[108]_OTERM349                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[109]_OTERM503                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[110]_OTERM319                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[111]_OTERM527                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[112]_OTERM447                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[113]_OTERM393                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[114]_OTERM547                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[115]_OTERM433                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[116]_OTERM351                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[117]_OTERM495                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[118]_OTERM317                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[119]_OTERM535                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[120]_OTERM441                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[121]_OTERM377                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[122]_OTERM543                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[123]_OTERM409                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[124]_OTERM345                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[125]_OTERM479                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[126]_OTERM313                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[127]_OTERM511                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst28|WideOr0~0_OTERM61                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst28|WideOr1~0_OTERM63                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst28|WideOr2~0_OTERM65                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst28|WideOr3~0_OTERM67                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst28|WideOr4~0_OTERM69                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst28|WideOr5~0_OTERM71                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst28|WideOr6~0_OTERM73                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr0~0_OTERM33                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr1~0_OTERM35                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr2~0_OTERM37                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr3~0_OTERM39                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr4~0_OTERM41                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr5~0_OTERM43                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr6~0_OTERM45                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr0~0_OTERM19                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr0~0_OTERM75                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr1~0_OTERM21                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr1~0_OTERM77                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr2~0_OTERM23                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr2~0_OTERM79                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr3~0_OTERM25                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr3~0_OTERM81                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr4~0_OTERM27                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr4~0_OTERM83                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr5~0_OTERM29                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr5~0_OTERM85                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr6~0_OTERM31                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr6~0_OTERM87                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr0~0_OTERM5                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr0~0_OTERM47                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr1~0_OTERM7                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr1~0_OTERM49                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr2~0_OTERM9                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr2~0_OTERM51                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr3~0_OTERM11                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr3~0_OTERM53                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr4~0_OTERM13                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr4~0_OTERM55                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr5~0_OTERM15                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr5~0_OTERM57                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr6~0_OTERM17                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst43|WideOr6~0_OTERM59                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|Add1~1                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[0]                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[0]_NEW_REG264_OTERM673                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[0]_OTERM265_OTERM889                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[0]_OTERM265_OTERM891                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[0]_OTERM267                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[1]                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[1]_NEW_REG288_OTERM685                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[1]_OTERM289_OTERM873                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[1]_OTERM289_OTERM875                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[1]_OTERM291                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[2]                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[2]_NEW_REG272_OTERM677                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[2]_OTERM273_OTERM913                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[2]_OTERM273_OTERM915                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[2]_OTERM275                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[3]                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[3]_NEW_REG280_OTERM681                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[3]_OTERM281_OTERM865                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[3]_OTERM281_OTERM867                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[3]_OTERM281_OTERM869                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[3]_OTERM281_OTERM871                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[3]_OTERM283                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[4]                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[4]_NEW_REG260_OTERM671                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[4]_OTERM261_OTERM893                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[4]_OTERM261_OTERM895                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[4]_OTERM263                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[5]                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[5]_NEW_REG268_OTERM675                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[5]_OTERM269_OTERM909                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[5]_OTERM269_OTERM911                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[5]_OTERM271                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[6]                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[6]_NEW_REG276_OTERM679                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[6]_OTERM277_OTERM905                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[6]_OTERM277_OTERM907                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[6]_OTERM279                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[7]                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[7]_NEW_REG284_OTERM683                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[7]_OTERM285_OTERM897                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[7]_OTERM285_OTERM899                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[7]_OTERM287                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[8]                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[8]_NEW_REG252_OTERM667                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[8]_OTERM253_OTERM881                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[8]_OTERM253_OTERM883                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[8]_OTERM255                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[9]                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[9]_NEW_REG246_OTERM663                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[9]_NEW_REG248_OTERM665                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[9]_OTERM247_OTERM885                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[9]_OTERM247_OTERM887                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[9]_OTERM249_OTERM901                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[9]_OTERM249_OTERM903                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[9]_OTERM251                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]_NEW_REG256_OTERM669                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]_OTERM257_OTERM877                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]_OTERM257_OTERM879                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]_OTERM259                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~2                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~3                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~3_RESYN820_BDD821                                                                                                                                                           ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~3_RESYN820_RESYN830_BDD831                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~3_RESYN820_RESYN832_BDD833                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~3_RESYN820_RESYN834_BDD835                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~3_RESYN820_RESYN836_BDD837                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~13                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~27                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~28                                                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~28_RESYN806_BDD807                                                                                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~28_RESYN808_BDD809                                                                                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[0]                                                                                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[0]_RTM0926                                                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[0]_RTM0926                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[0]~2                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[0]~2_RTM0928                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[0]~2_RTM0929                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[1]                                                                                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[1]_OTERM917                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[1]_OTERM919                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[1]_OTERM921                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[1]_OTERM925                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[1]~3                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[1]~3_RTM0923                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[1]~3_RTM0927                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[2]                                                                                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[2]_OTERM931                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[2]_OTERM933                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[2]_OTERM935                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[2]~1                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[2]~1_RTM0936                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[3]                                                                                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[3]~0                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|state[3]~0_RTM0943                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|Mux3~0                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|Mux4~0                                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|Mux4~0_OTERM973                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|Mux4~0_RESYN812_BDD813                                                                                                                                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|Mux4~0_RTM0657                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[1]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[1]~7_OTERM963_OTERM975                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[1]~7_OTERM963_OTERM977                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[1]~7_OTERM963_OTERM979                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[1]~7_OTERM963_OTERM981                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]_OTERM303                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~1                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~1_RTM0656                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~2                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~3                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~3_RTM0190                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~3_RTM0194                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~4                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~5                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~6                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~6_RESYN804_BDD805                                                                                                                                                                        ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~6_RESYN804_RESYN824_BDD825                                                                                                                                                               ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~6_RESYN804_RESYN826_BDD827                                                                                                                                                               ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~6_RESYN804_RESYN826_OTERM947                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~8_OTERM961_OTERM983                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[3]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[0]                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[0]_OTERM473                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[0]_OTERM851                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[0]_OTERM853                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[0]_OTERM855                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[1]                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[1]_OTERM475                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[1]_OTERM839                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[1]_OTERM841                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[2]                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[2]_OTERM477                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[2]_OTERM845                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[2]_OTERM847_OTERM949_OTERM965                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_NEW_REG104_OTERM659                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_NEW_REG106_OTERM661                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM105                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM107                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM109_NEW_REG620_OTERM733                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM109_NEW_REG622_NEW734_RESYN810_BDD811                                                                                                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM109_NEW_REG622_NEW734_RESYN810_RESYN828_BDD829                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM109_NEW_REG622_OTERM735                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM109_NEW_REG624_OTERM737                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM109_NEW_REG626_OTERM739                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM109_OTERM621                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM109_OTERM623_OTERM859                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM109_OTERM623_OTERM861                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM109_OTERM623_OTERM863                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM109_OTERM625                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM109_OTERM627                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]~2                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]~2_RESYN814_BDD815                                                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; inst54~0                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; inst54~0_Duplicate_2                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; inst54~0_Duplicate_2_Duplicate                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; 16Trig:inst4|Decode24:inst5|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[3]                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; 16Trig:inst4|Decode24:inst5|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[3]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; 16Trig:inst4|Decode24:inst5|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[3]                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_1 ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_3 ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|dffe_af                                                                                                                           ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|dffe_af~_Duplicate_6                                                                                                                  ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_5                                                                                                                                                                                 ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_13                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_15                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_25                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_35                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_39                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_45                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_57                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_61                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_65                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_69                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_73                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[0]~_Duplicate_5                                                                                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_5_Duplicate                                                                                                                                                                       ; Q                ;                       ;
; Decode:inst3|Data[0]~_Duplicate_5                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[0]~_Duplicate_15                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_15_Duplicate                                                                                                                                                                      ; Q                ;                       ;
; Decode:inst3|Data[0]~_Duplicate_15                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[0]~_Duplicate_15_Duplicate                                                                                                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_15_Duplicate_Duplicate                                                                                                                                                            ; Q                ;                       ;
; Decode:inst3|Data[0]~_Duplicate_15_Duplicate                                                                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[0]~_Duplicate_15_Duplicate_Duplicate                                                                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_15_Duplicate_Duplicate_Duplicate                                                                                                                                                  ; Q                ;                       ;
; Decode:inst3|Data[0]~_Duplicate_15_Duplicate_Duplicate                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[0]~_Duplicate_25                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_25_Duplicate                                                                                                                                                                      ; Q                ;                       ;
; Decode:inst3|Data[0]~_Duplicate_25                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_2                                                                                                                                                                                 ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_4                                                                                                                                                                                 ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_7                                                                                                                                                                                 ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_9                                                                                                                                                                                 ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_17                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_19                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_23                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_27                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_33                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_37                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_43                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_55                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_59                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_63                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[1]~_Duplicate_4                                                                                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_4_Duplicate                                                                                                                                                                       ; Q                ;                       ;
; Decode:inst3|Data[1]~_Duplicate_4                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[1]~_Duplicate_7                                                                                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_7_Duplicate                                                                                                                                                                       ; Q                ;                       ;
; Decode:inst3|Data[1]~_Duplicate_7                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[1]~_Duplicate_17                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_17_Duplicate                                                                                                                                                                      ; Q                ;                       ;
; Decode:inst3|Data[1]~_Duplicate_17                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[1]~_Duplicate_17_Duplicate                                                                                                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_17_Duplicate_Duplicate                                                                                                                                                            ; Q                ;                       ;
; Decode:inst3|Data[1]~_Duplicate_17_Duplicate                                                                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[1]~_Duplicate_17_Duplicate_Duplicate                                                                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_17_Duplicate_Duplicate_Duplicate                                                                                                                                                  ; Q                ;                       ;
; Decode:inst3|Data[1]~_Duplicate_17_Duplicate_Duplicate                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[1]~_Duplicate_23                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_23_Duplicate                                                                                                                                                                      ; Q                ;                       ;
; Decode:inst3|Data[1]~_Duplicate_23                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_11                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_21                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_29                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_31                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_41                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_47                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_49                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_51                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_53                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_67                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_71                                                                                                                                                                                ; Q                ;                       ;
; Decode:inst3|Data[3]~_Duplicate_1                                                                                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_1_Duplicate                                                                                                                                                                       ; Q                ;                       ;
; Decode:inst3|Data[3]~_Duplicate_1                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[3]~_Duplicate_1_Duplicate                                                                                                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_1_Duplicate_Duplicate                                                                                                                                                             ; Q                ;                       ;
; Decode:inst3|Data[3]~_Duplicate_1_Duplicate                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[3]~_Duplicate_1_Duplicate_Duplicate                                                                                                                                                         ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_1_Duplicate_Duplicate_Duplicate                                                                                                                                                   ; Q                ;                       ;
; Decode:inst3|Data[3]~_Duplicate_1_Duplicate_Duplicate                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[3]~_Duplicate_11                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_11_Duplicate                                                                                                                                                                      ; Q                ;                       ;
; Decode:inst3|Data[3]~_Duplicate_11                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|Data[3]~_Duplicate_21                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_21_Duplicate                                                                                                                                                                      ; Q                ;                       ;
; Decode:inst3|Data[3]~_Duplicate_21                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Decode:inst3|SetInit_S                                                                                                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|SetInit_S~_Duplicate_3                                                                                                                                                                               ; Q                ;                       ;
; Decode:inst3|SetInit_S                                                                                                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|SetInit_S~_Duplicate_5                                                                                                                                                                               ; Q                ;                       ;
; Decode:inst3|SetInit_S                                                                                                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|SetInit_S~_Duplicate_7                                                                                                                                                                               ; Q                ;                       ;
; Decode:inst3|SetInit_S                                                                                                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|SetInit_S~_Duplicate_9                                                                                                                                                                               ; Q                ;                       ;
; Decode:inst3|SetInit_S                                                                                                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|SetInit_S~_Duplicate_11                                                                                                                                                                              ; Q                ;                       ;
; Decode:inst3|SetInit_S                                                                                                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|SetInit_S~_Duplicate_13                                                                                                                                                                              ; Q                ;                       ;
; Decode:inst3|SetInit_S                                                                                                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|SetInit_S~_Duplicate_15                                                                                                                                                                              ; Q                ;                       ;
; Decode:inst3|SetInit_S~_Duplicate_13                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|SetInit_S~_Duplicate_13_Duplicate                                                                                                                                                                    ; Q                ;                       ;
; Decode:inst3|SetInit_S~_Duplicate_13                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[0]_NEW450_RESYN3275_BDD3276                                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[0]_NEW450_RESYN3277_BDD3278                                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[0]_NEW450_RESYN3279_BDD3280                                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[0]_OTERM451                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[6]_NEW322_RESYN3221_BDD3222                                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[6]_NEW322_RESYN3223_BDD3224                                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[6]_NEW322_RESYN3225_BDD3226                                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[6]_OTERM323                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[16]_NEW452_RESYN3281_BDD3282                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[16]_NEW452_RESYN3283_BDD3284                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[16]_NEW452_RESYN3285_BDD3286                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[16]_OTERM453                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[22]_NEW326_RESYN3227_BDD3228                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[22]_NEW326_RESYN3229_BDD3230                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[22]_NEW326_RESYN3231_BDD3232                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[22]_OTERM327                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[24]_NEW448_RESYN3269_BDD3270                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[24]_NEW448_RESYN3271_BDD3272                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[24]_NEW448_RESYN3273_BDD3274                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[24]_OTERM449                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[30]_NEW320_RESYN3215_BDD3216                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[30]_NEW320_RESYN3217_BDD3218                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[30]_NEW320_RESYN3219_BDD3220                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[30]_OTERM321                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[46]_NEW334_RESYN3245_BDD3246                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[46]_NEW334_RESYN3247_BDD3248                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[46]_NEW334_RESYN3249_BDD3250                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[46]_OTERM335                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[54]_NEW332_RESYN3239_BDD3240                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[54]_NEW332_RESYN3241_BDD3242                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[54]_NEW332_RESYN3243_BDD3244                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[54]_OTERM333                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[62]_NEW328_RESYN3233_BDD3234                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[62]_NEW328_RESYN3235_BDD3236                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[62]_NEW328_RESYN3237_BDD3238                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[62]_OTERM329                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[64]_NEW458_RESYN3293_BDD3294                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[64]_NEW458_RESYN3295_BDD3296                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[64]_NEW458_RESYN3297_BDD3298                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[64]_OTERM459                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[70]_NEW338_RESYN3317_BDD3318                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[70]_NEW338_RESYN3319_BDD3320                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[70]_NEW338_RESYN3321_BDD3322                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[70]_OTERM339                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[72]_NEW462_RESYN3305_BDD3306                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[72]_NEW462_RESYN3307_BDD3308                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[72]_NEW462_RESYN3309_BDD3310                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[72]_OTERM463                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[78]_NEW340_RESYN3323_BDD3324                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[78]_NEW340_RESYN3325_BDD3326                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[78]_NEW340_RESYN3327_BDD3328                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[78]_OTERM341                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[80]_NEW460_RESYN3299_BDD3300                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[80]_NEW460_RESYN3301_BDD3302                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[80]_NEW460_RESYN3303_BDD3304                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[80]_OTERM461                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[86]_NEW342_RESYN3329_BDD3330                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[86]_NEW342_RESYN3331_BDD3332                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[86]_NEW342_RESYN3333_BDD3334                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[86]_OTERM343                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[88]_NEW456_RESYN3287_BDD3288                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[88]_NEW456_RESYN3289_BDD3290                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[88]_NEW456_RESYN3291_BDD3292                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[88]_OTERM457                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[108]_NEW348_RESYN3257_BDD3258                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[108]_NEW348_RESYN3259_BDD3260                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[108]_NEW348_RESYN3261_BDD3262                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[108]_OTERM349                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[110]_NEW318_RESYN3209_BDD3210                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[110]_NEW318_RESYN3211_BDD3212                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[110]_NEW318_RESYN3213_BDD3214                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[110]_OTERM319                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[116]_NEW350_RESYN3263_BDD3264                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[116]_NEW350_RESYN3265_BDD3266                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[116]_NEW350_RESYN3267_BDD3268                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[116]_OTERM351                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[118]_NEW316_RESYN3203_BDD3204                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[118]_NEW316_RESYN3205_BDD3206                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[118]_NEW316_RESYN3207_BDD3208                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[118]_OTERM317                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[124]_NEW344_RESYN3251_BDD3252                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[124]_NEW344_RESYN3253_BDD3254                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[124]_NEW344_RESYN3255_BDD3256                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[124]_OTERM345                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[126]_NEW312_RESYN3197_BDD3198                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[126]_NEW312_RESYN3199_BDD3200                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[126]_NEW312_RESYN3199_BDD3200                                                                                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn[126]_NEW312_RESYN3199_BDD3200~_Duplicate                                                                                                                                          ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn[126]_NEW312_RESYN3199_BDD3200                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[126]_NEW312_RESYN3201_BDD3202                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn[126]_OTERM313                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~13                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~14                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~15                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~16                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~17                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~18                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~19                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~20                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~21                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~22                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~23                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~24                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~28                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~29                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~30                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~31                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~32                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~33                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~34                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~35                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~36                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~49                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~49_Duplicate_324                                                                                                                                                                  ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~49                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~52                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~52_Duplicate_325                                                                                                                                                                  ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~52                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~79                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~79_Duplicate_323                                                                                                                                                                  ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~79                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~137                                                                                                                                                                           ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~137_Duplicate_322                                                                                                                                                                 ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~137                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~181                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~182                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~183                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~184                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~185                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~186                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~190                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~191                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~192                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~193                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~194                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~195                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~196                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~197                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~198                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~199                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~200                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~201                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~205                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~206                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~207                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~208                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~209                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~210                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~214                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~215                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~216                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~217                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~218                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~219                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~223                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~224                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~225                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~226                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~227                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~228                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~229                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~230                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~231                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~232                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~233                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~234                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~238                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~239                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; OutputController:inst13|tDataIn~240                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; RandomSeq:inst8|TestOutput:inst4|Allout[12]                                                                                                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; RandomSeq:inst8|TestOutput:inst4|Allout[12]~_Duplicate_1                                                                                                                                                          ; COMBOUT          ;                       ;
; SEG7_LUT:inst29|WideOr5~0_OTERM43                                                                                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; SEG7_LUT:inst29|WideOr5~0_OTERM43_Duplicate                                                                                                                                                                       ; Q                ;                       ;
; SEG7_LUT:inst29|WideOr5~0_OTERM43                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr5~0_OTERM43_Duplicate                                                                                                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; SEG7_LUT:inst29|WideOr5~0_OTERM43_Duplicate_Duplicate                                                                                                                                                             ; Q                ;                       ;
; SEG7_LUT:inst29|WideOr5~0_OTERM43_Duplicate                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr5~0_OTERM43_Duplicate_Duplicate                                                                                                                                                         ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; SEG7_LUT:inst29|WideOr5~0_OTERM43_Duplicate_Duplicate_Duplicate                                                                                                                                                   ; Q                ;                       ;
; SEG7_LUT:inst29|WideOr5~0_OTERM43_Duplicate_Duplicate                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr5~0_OTERM43_Duplicate_Duplicate_Duplicate                                                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; SEG7_LUT:inst29|WideOr5~0_OTERM43_Duplicate_Duplicate_Duplicate_Duplicate                                                                                                                                         ; Q                ;                       ;
; SEG7_LUT:inst29|WideOr5~0_OTERM43_Duplicate_Duplicate_Duplicate                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr6~0_OTERM45                                                                                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; SEG7_LUT:inst29|WideOr6~0_OTERM45_Duplicate                                                                                                                                                                       ; Q                ;                       ;
; SEG7_LUT:inst29|WideOr6~0_OTERM45                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr6~0_OTERM45_Duplicate                                                                                                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; SEG7_LUT:inst29|WideOr6~0_OTERM45_Duplicate_Duplicate                                                                                                                                                             ; Q                ;                       ;
; SEG7_LUT:inst29|WideOr6~0_OTERM45_Duplicate                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr6~0_OTERM45_Duplicate_Duplicate                                                                                                                                                         ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; SEG7_LUT:inst29|WideOr6~0_OTERM45_Duplicate_Duplicate_Duplicate                                                                                                                                                   ; Q                ;                       ;
; SEG7_LUT:inst29|WideOr6~0_OTERM45_Duplicate_Duplicate                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst29|WideOr6~0_OTERM45_Duplicate_Duplicate_Duplicate                                                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; SEG7_LUT:inst29|WideOr6~0_OTERM45_Duplicate_Duplicate_Duplicate_Duplicate                                                                                                                                         ; Q                ;                       ;
; SEG7_LUT:inst29|WideOr6~0_OTERM45_Duplicate_Duplicate_Duplicate                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SEG7_LUT:inst42|WideOr0~0_OTERM19                                                                                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; SEG7_LUT:inst42|WideOr0~0_OTERM19_Duplicate                                                                                                                                                                       ; Q                ;                       ;
; SEG7_LUT:inst42|WideOr0~0_OTERM19                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~7                                                                                                                                                                           ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; TrigClrDelay:inst25|delaytime[10]~7_Duplicate_32                                                                                                                                                                  ; COMBOUT          ;                       ;
; TrigClrDelay:inst25|delaytime[10]~7                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; TrigClrDelay:inst25|delaytime[10]~28                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; TrigClrDelay:inst25|delaytime[10]~28_Duplicate_31                                                                                                                                                                 ; COMBOUT          ;                       ;
; TrigClrDelay:inst25|delaytime[10]~28_RESYN808_BDD809                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; TrigClrDelay:inst25|delaytime[10]~28_RESYN808_BDD809_Duplicate                                                                                                                                                    ; COMBOUT          ;                       ;
; core:inst14|state[2]~6                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~6_RESYN804_BDD805                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~6_RESYN804_RESYN824_BDD825                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~6_RESYN3335_BDD3336                                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|state[2]~6_RESYN3339_BDD3340                                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_NEW_REG104_NEW658_RESYN3341_BDD3342                                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_NEW_REG104_NEW658_RESYN3343_BDD3344                                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; core:inst14|timecalc[3]_NEW_REG104_OTERM659                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------+-----------------------------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+----------------------------+
; Name                                  ; Ignored Entity                    ; Ignored From ; Ignored To                                                                                                                                                                                                                                                            ; Ignored Value      ; Ignored Source             ;
+---------------------------------------+-----------------------------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+----------------------------+
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[1]~1                                                ; LCCOMB_X17_Y13_N0  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                 ; FF_X11_Y13_N3      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                              ; FF_X17_Y13_N7      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed~0                                                                                                                                            ; LCCOMB_X17_Y13_N6  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|bypass_reg_out                                                                                                                                                           ; FF_X10_Y14_N23     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|bypass_reg_out~0                                                                                                                                                         ; LCCOMB_X10_Y14_N22 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[0]                                                                                                                                                   ; FF_X17_Y13_N15     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                   ; FF_X17_Y13_N13     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|crc_rom_sr_ena~2                                                                                                                                                         ; LCCOMB_X11_Y14_N8  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                               ; FF_X17_Y13_N9      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~10                                                                                                                                        ; LCCOMB_X16_Y14_N30 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~14                                                                                                                                        ; LCCOMB_X16_Y13_N12 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~2                                                                                                                                         ; LCCOMB_X16_Y13_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~5                                                                                                                                         ; LCCOMB_X16_Y13_N8  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~66                                                                                                                                        ; LCCOMB_X17_Y14_N30 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~67                                                                                                                                        ; LCCOMB_X17_Y13_N8  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~7                                                                                                                                         ; LCCOMB_X16_Y13_N0  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~70                                                                                                                                        ; LCCOMB_X17_Y13_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~71                                                                                                                                        ; LCCOMB_X16_Y13_N4  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~72                                                                                                                                        ; LCCOMB_X16_Y13_N2  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                     ; FF_X17_Y14_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[10]                                                                                                                                    ; FF_X16_Y13_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[12]                                                                                                                                    ; FF_X16_Y13_N9      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[15]                                                                                                                                    ; FF_X16_Y13_N11     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                     ; FF_X17_Y13_N11     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                     ; FF_X16_Y13_N13     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                     ; FF_X16_Y13_N5      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                     ; FF_X16_Y13_N3      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[7]                                                                                                                                     ; FF_X16_Y14_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                ; FF_X10_Y14_N29     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|reset_all~0                                                                                                                                                              ; LCCOMB_X10_Y14_N28 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                                    ; LCCOMB_X11_Y13_N12 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]    ; FF_X16_Y13_N7      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|full_go[0]                                                                     ; FF_X17_Y13_N3      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|full_go[0]~2                                                                   ; LCCOMB_X17_Y13_N2  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~0                                                                                ; LCCOMB_X14_Y13_N0  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal1~0                                                                                ; LCCOMB_X14_Y13_N2  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal3~0                                                                                ; LCCOMB_X12_Y13_N14 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                      ; LCCOMB_X14_Y14_N20 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~1                                                                    ; LCCOMB_X14_Y14_N26 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~2                                                                    ; LCCOMB_X14_Y15_N30 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_5fi:auto_generated|counter_reg_bit[3]~6 ; LCCOMB_X12_Y14_N30 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~64                                                   ; LCCOMB_X15_Y13_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~65                                                   ; LCCOMB_X15_Y13_N0  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~66                                                   ; LCCOMB_X15_Y13_N2  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~67                                                   ; LCCOMB_X15_Y13_N4  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~68                                                   ; LCCOMB_X15_Y13_N14 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~72                                                   ; LCCOMB_X15_Y14_N30 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~75                                                   ; LCCOMB_X15_Y13_N12 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~76                                                   ; LCCOMB_X15_Y13_N6  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[10]                                               ; FF_X15_Y14_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[13]                                               ; FF_X15_Y13_N13     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[14]                                               ; FF_X15_Y13_N7      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[2]                                                ; FF_X15_Y13_N11     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[3]                                                ; FF_X15_Y13_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[4]                                                ; FF_X15_Y13_N3      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[5]                                                ; FF_X15_Y13_N5      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[6]                                                ; FF_X15_Y13_N15     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                       ; LCCOMB_X10_Y13_N2  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                            ; LCCOMB_X14_Y14_N24 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                 ; LCCOMB_X11_Y13_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|Add0~0                                                                                                                                             ; LCCOMB_X12_Y14_N8  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|Add0~1                                                                                                                                             ; LCCOMB_X12_Y14_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                         ; FF_X12_Y14_N7      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                         ; FF_X12_Y14_N25     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                         ; FF_X12_Y14_N3      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                         ; FF_X12_Y14_N13     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~22                                                                                                                                      ; LCCOMB_X11_Y14_N20 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~14                                                                                                                                         ; LCCOMB_X12_Y14_N18 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~15                                                                                                                                         ; LCCOMB_X12_Y14_N6  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~16                                                                                                                                         ; LCCOMB_X12_Y14_N16 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~17                                                                                                                                         ; LCCOMB_X12_Y14_N24 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~18                                                                                                                                         ; LCCOMB_X12_Y14_N22 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~19                                                                                                                                         ; LCCOMB_X12_Y14_N2  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~20                                                                                                                                         ; LCCOMB_X12_Y14_N28 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~21                                                                                                                                         ; LCCOMB_X12_Y14_N12 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                       ; LCCOMB_X12_Y14_N0  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                    ; FF_X12_Y14_N27     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~20                                                                                                                                 ; LCCOMB_X12_Y14_N14 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~24                                                                                                                                 ; LCCOMB_X11_Y14_N26 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                    ; FF_X12_Y14_N21     ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                    ; FF_X12_Y15_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                    ; FF_X12_Y14_N5      ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~21                                                                                                                                    ; LCCOMB_X12_Y15_N30 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~22                                                                                                                                    ; LCCOMB_X12_Y14_N4  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~23                                                                                                                                    ; LCCOMB_X12_Y14_N20 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~25                                                                                                                                    ; LCCOMB_X12_Y14_N26 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|status_load_on~1                                                                                                                                                         ; LCCOMB_X12_Y13_N8  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|status_load_on~2                                                                                                                                                         ; LCCOMB_X16_Y13_N14 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~3                                                                                                                                                    ; LCCOMB_X14_Y14_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~4                                                                                                                                                    ; LCCOMB_X14_Y14_N22 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|tdo~4                                                                                                                                                                    ; LCCOMB_X14_Y14_N0  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|tdo~5                                                                                                                                                                    ; LCCOMB_X12_Y15_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|tdo~6                                                                                                                                                                    ; LCCOMB_X12_Y15_N24 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|tdo~7                                                                                                                                                                    ; LCCOMB_X11_Y15_N22 ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|tdo~8                                                                                                                                                                    ; LCCOMB_X11_Y15_N0  ; QSF Assignment             ;
; Location                              ;                                   ;              ; SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                        ; LCCOMB_X11_Y14_N14 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|Equal6~0                                                                                                                                                                                                                                         ; LCCOMB_X11_Y16_N18 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|Equal6~1                                                                                                                                                                                                                                         ; LCCOMB_X11_Y15_N2  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                                                          ; FF_X11_Y16_N11     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|clr_reg_proc~0                                                                                                                                                                                                                                   ; LCCOMB_X11_Y16_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg[0]_OTERM227                                                                                                                                                                                                                         ; FF_X12_Y15_N21     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg[0]_OTERM229                                                                                                                                                                                                                         ; FF_X11_Y15_N13     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg[0]_OTERM231                                                                                                                                                                                                                         ; FF_X10_Y15_N17     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg[0]_OTERM233                                                                                                                                                                                                                         ; FF_X11_Y15_N3      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg[0]~16                                                                                                                                                                                                                               ; LCCOMB_X11_Y15_N12 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg[1]_OTERM219                                                                                                                                                                                                                         ; FF_X11_Y16_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg[1]_OTERM221                                                                                                                                                                                                                         ; FF_X12_Y15_N15     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg[1]_OTERM223_OTERM265                                                                                                                                                                                                                ; FF_X11_Y15_N25     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg[1]_OTERM225                                                                                                                                                                                                                         ; FF_X12_Y15_N27     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg[1]~12                                                                                                                                                                                                                               ; LCCOMB_X11_Y15_N24 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg[1]~13                                                                                                                                                                                                                               ; LCCOMB_X12_Y15_N26 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg[1]~14                                                                                                                                                                                                                               ; LCCOMB_X11_Y16_N30 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                                  ; FF_X12_Y16_N23     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|hub_mode_reg~15                                                                                                                                                                                                                                  ; LCCOMB_X12_Y16_N22 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_proc~2                                                                                                                                                                                                                                       ; LCCOMB_X10_Y15_N26 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                    ; FF_X10_Y15_N11     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg[1][0]~57                                                                                                                                                                                                                                 ; LCCOMB_X12_Y15_N18 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg[1][0]~58                                                                                                                                                                                                                                 ; LCCOMB_X10_Y15_N0  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg[1][0]~59                                                                                                                                                                                                                                 ; LCCOMB_X10_Y15_N2  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                    ; FF_X10_Y15_N29     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                                    ; FF_X10_Y15_N23     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                    ; FF_X10_Y15_N21     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                                    ; FF_X10_Y15_N15     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg[1][5]                                                                                                                                                                                                                                    ; FF_X10_Y15_N9      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                                    ; FF_X10_Y15_N19     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                                    ; FF_X10_Y15_N25     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg~56                                                                                                                                                                                                                                       ; LCCOMB_X10_Y15_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg~60                                                                                                                                                                                                                                       ; LCCOMB_X10_Y15_N28 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg~61                                                                                                                                                                                                                                       ; LCCOMB_X10_Y15_N22 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg~62                                                                                                                                                                                                                                       ; LCCOMB_X10_Y15_N20 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg~63                                                                                                                                                                                                                                       ; LCCOMB_X10_Y15_N14 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg~64                                                                                                                                                                                                                                       ; LCCOMB_X10_Y15_N8  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg~65                                                                                                                                                                                                                                       ; LCCOMB_X10_Y15_N18 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irf_reg~66                                                                                                                                                                                                                                       ; LCCOMB_X10_Y15_N24 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                      ; FF_X11_Y16_N7      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[0]~46                                                                                                                                                                                                                                   ; LCCOMB_X12_Y16_N30 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                      ; FF_X11_Y16_N13     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                      ; FF_X11_Y16_N5      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                      ; FF_X12_Y15_N13     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[3]~49                                                                                                                                                                                                                                   ; LCCOMB_X12_Y15_N8  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[3]~50                                                                                                                                                                                                                                   ; LCCOMB_X12_Y15_N22 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[3]~51                                                                                                                                                                                                                                   ; LCCOMB_X12_Y15_N28 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[3]~52                                                                                                                                                                                                                                   ; LCCOMB_X12_Y15_N12 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                      ; FF_X12_Y15_N7      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[4]~45                                                                                                                                                                                                                                   ; LCCOMB_X12_Y15_N4  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                      ; FF_X11_Y15_N27     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                      ; FF_X11_Y15_N9      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg[7]                                                                                                                                                                                                                                      ; FF_X11_Y15_N15     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg~44                                                                                                                                                                                                                                      ; LCCOMB_X11_Y16_N12 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg~47                                                                                                                                                                                                                                      ; LCCOMB_X11_Y16_N6  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg~48                                                                                                                                                                                                                                      ; LCCOMB_X11_Y16_N4  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg~53                                                                                                                                                                                                                                      ; LCCOMB_X12_Y15_N6  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg~54                                                                                                                                                                                                                                      ; LCCOMB_X11_Y15_N26 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg~55                                                                                                                                                                                                                                      ; LCCOMB_X11_Y15_N8  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|irsr_reg~56                                                                                                                                                                                                                                      ; LCCOMB_X11_Y15_N14 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|node_ena_proc~0                                                                                                                                                                                                                                  ; LCCOMB_X10_Y13_N14 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|node_ena_proc~1                                                                                                                                                                                                                                  ; LCCOMB_X10_Y13_N4  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|node_ena~7                                                                                                                                                                                                                                       ; LCCOMB_X10_Y15_N4  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|node_ena~8                                                                                                                                                                                                                                       ; LCCOMB_X10_Y15_N6  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|node_ena~9                                                                                                                                                                                                                                       ; LCCOMB_X10_Y13_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|reset_ena_reg                                                                                                                                                                                                                                    ; FF_X10_Y16_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|reset_ena_reg_proc~2                                                                                                                                                                                                                             ; LCCOMB_X10_Y15_N16 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]_OTERM251                                                                                                                                                                                                                    ; LCCOMB_X11_Y16_N16 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]_OTERM297                                                                                                                                                                                                                    ; FF_X11_Y16_N17     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]_OTERM299                                                                                                                                                                                                                    ; FF_X11_Y16_N27     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~49                                                                                                                                                                                                                          ; LCCOMB_X12_Y15_N0  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~50                                                                                                                                                                                                                          ; LCCOMB_X11_Y15_N20 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][1]_OTERM249                                                                                                                                                                                                                    ; LCCOMB_X11_Y17_N30 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][1]_OTERM293                                                                                                                                                                                                                    ; FF_X11_Y17_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][1]_OTERM295                                                                                                                                                                                                                    ; FF_X11_Y16_N21     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][2]_OTERM247                                                                                                                                                                                                                    ; LCCOMB_X11_Y16_N28 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][2]_OTERM289                                                                                                                                                                                                                    ; FF_X11_Y16_N29     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][2]_OTERM291                                                                                                                                                                                                                    ; FF_X11_Y16_N3      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][3]_OTERM245                                                                                                                                                                                                                    ; LCCOMB_X11_Y16_N22 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][3]_OTERM285                                                                                                                                                                                                                    ; FF_X11_Y16_N23     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][3]_OTERM287                                                                                                                                                                                                                    ; FF_X11_Y16_N25     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][4]_OTERM243                                                                                                                                                                                                                    ; LCCOMB_X11_Y15_N16 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][4]_OTERM281                                                                                                                                                                                                                    ; FF_X11_Y15_N17     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][4]_OTERM283                                                                                                                                                                                                                    ; FF_X12_Y15_N3      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][5]_OTERM241                                                                                                                                                                                                                    ; LCCOMB_X11_Y15_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][5]_OTERM277                                                                                                                                                                                                                    ; FF_X11_Y15_N11     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][5]_OTERM279                                                                                                                                                                                                                    ; FF_X12_Y15_N17     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][6]_OTERM239                                                                                                                                                                                                                    ; LCCOMB_X11_Y15_N4  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][6]_OTERM273                                                                                                                                                                                                                    ; FF_X11_Y15_N5      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][6]_OTERM275                                                                                                                                                                                                                    ; FF_X11_Y15_N29     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][7]_OTERM237                                                                                                                                                                                                                    ; LCCOMB_X11_Y15_N18 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][7]_OTERM267                                                                                                                                                                                                                    ; FF_X11_Y15_N19     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][7]_OTERM269_OTERM343                                                                                                                                                                                                           ; FF_X11_Y15_N21     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][7]_OTERM269_OTERM345                                                                                                                                                                                                           ; FF_X10_Y15_N13     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][7]_OTERM269_OTERM347                                                                                                                                                                                                           ; FF_X12_Y15_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg[1][7]_OTERM271                                                                                                                                                                                                                    ; FF_X11_Y15_N7      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg~48                                                                                                                                                                                                                                ; LCCOMB_X11_Y16_N26 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg~51                                                                                                                                                                                                                                ; LCCOMB_X11_Y16_N20 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg~52                                                                                                                                                                                                                                ; LCCOMB_X11_Y16_N2  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg~53                                                                                                                                                                                                                                ; LCCOMB_X11_Y16_N24 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg~54                                                                                                                                                                                                                                ; LCCOMB_X12_Y15_N2  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg~55                                                                                                                                                                                                                                ; LCCOMB_X12_Y15_N16 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg~56                                                                                                                                                                                                                                ; LCCOMB_X11_Y15_N28 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|shadow_irf_reg~57                                                                                                                                                                                                                                ; LCCOMB_X11_Y15_N6  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                                                               ; FF_X10_Y14_N7      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~29                                                                                                                                                                                                            ; LCCOMB_X10_Y14_N26 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                                               ; FF_X10_Y15_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                                               ; FF_X10_Y14_N11     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                                               ; FF_X10_Y14_N19     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~16                                                                                                                                                                                                               ; LCCOMB_X10_Y14_N24 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~17                                                                                                                                                                                                               ; LCCOMB_X10_Y14_N6  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~18                                                                                                                                                                                                               ; LCCOMB_X11_Y14_N24 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~19                                                                                                                                                                                                               ; LCCOMB_X10_Y14_N4  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~20                                                                                                                                                                                                               ; LCCOMB_X10_Y14_N16 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~21                                                                                                                                                                                                               ; LCCOMB_X11_Y14_N12 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~22                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N30 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~23                                                                                                                                                                                                               ; LCCOMB_X11_Y14_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~24                                                                                                                                                                                                               ; LCCOMB_X11_Y14_N28 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~25                                                                                                                                                                                                               ; LCCOMB_X10_Y14_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~26                                                                                                                                                                                                               ; LCCOMB_X11_Y14_N22 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~27                                                                                                                                                                                                               ; LCCOMB_X10_Y14_N20 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~28                                                                                                                                                                                                               ; LCCOMB_X10_Y14_N18 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                             ; LCCOMB_X10_Y14_N8  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                          ; FF_X11_Y15_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~25                                                                                                                                                                                                       ; LCCOMB_X11_Y15_N30 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~26                                                                                                                                                                                                       ; LCCOMB_X11_Y15_N30 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                          ; FF_X11_Y14_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~29                                                                                                                                                                                                       ; LCCOMB_X11_Y14_N0  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~30                                                                                                                                                                                                       ; LCCOMB_X11_Y14_N0  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                          ; FF_X11_Y14_N3      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~31                                                                                                                                                                                                       ; LCCOMB_X11_Y14_N2  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~32                                                                                                                                                                                                       ; LCCOMB_X11_Y14_N2  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                          ; FF_X11_Y14_N5      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~27                                                                                                                                                                                                       ; LCCOMB_X11_Y14_N18 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~28                                                                                                                                                                                                       ; LCCOMB_X10_Y14_N14 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~33                                                                                                                                                                                                       ; LCCOMB_X11_Y14_N4  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~34                                                                                                                                                                                                       ; LCCOMB_X11_Y14_N4  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                          ; FF_X11_Y14_N7      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~35                                                                                                                                                                                                       ; LCCOMB_X11_Y14_N6  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                               ; FF_X10_Y16_N23     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                              ; FF_X10_Y16_N21     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                              ; FF_X10_Y16_N19     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                              ; FF_X10_Y16_N11     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                              ; FF_X10_Y16_N17     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                               ; FF_X10_Y16_N3      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                               ; FF_X10_Y16_N29     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                               ; FF_X10_Y16_N7      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                               ; FF_X10_Y16_N25     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                               ; FF_X10_Y16_N13     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                               ; FF_X10_Y17_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                               ; FF_X10_Y15_N27     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                               ; FF_X10_Y13_N15     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~13                                                                                                                                                                                                               ; LCCOMB_X10_Y16_N12 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~15                                                                                                                                                                                                               ; LCCOMB_X10_Y17_N30 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~19                                                                                                                                                                                                               ; LCCOMB_X10_Y16_N20 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~24                                                                                                                                                                                                               ; LCCOMB_X10_Y16_N10 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~26                                                                                                                                                                                                               ; LCCOMB_X10_Y16_N16 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~29                                                                                                                                                                                                               ; LCCOMB_X10_Y16_N22 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~3                                                                                                                                                                                                                ; LCCOMB_X10_Y16_N2  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~30                                                                                                                                                                                                               ; LCCOMB_X10_Y16_N28 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~31                                                                                                                                                                                                               ; LCCOMB_X10_Y16_N24 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~32                                                                                                                                                                                                               ; LCCOMB_X10_Y16_N18 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~8                                                                                                                                                                                                                ; LCCOMB_X10_Y16_N6  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                             ; FF_X10_Y16_N5      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]_NEW479_RTM0481                                                                                                                                                                                              ; LCCOMB_X10_Y16_N0  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]_OTERM499                                                                                                                                                                                                    ; FF_X10_Y16_N1      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~0                                                                                                                                                                                                              ; LCCOMB_X10_Y16_N4  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|tdo                                                                                                                                                                                                                                              ; FF_X10_Y16_N9      ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                                   ; FF_X11_Y16_N15     ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|tdo_bypass_reg~0                                                                                                                                                                                                                                 ; LCCOMB_X11_Y16_N14 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|tdo~3                                                                                                                                                                                                                                            ; LCCOMB_X11_Y16_N8  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|tdo~4                                                                                                                                                                                                                                            ; LCCOMB_X11_Y16_N0  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|tdo~5                                                                                                                                                                                                                                            ; LCCOMB_X10_Y16_N26 ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|tdo~6                                                                                                                                                                                                                                            ; LCCOMB_X10_Y16_N8  ; QSF Assignment             ;
; Location                              ;                                   ;              ; sld_hub:sld_hub_inst|tdo~_wirecell                                                                                                                                                                                                                                    ; LCCOMB_X10_Y16_N14 ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; CLKD4P0                                                                                                                                                                                                                                                               ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; CLKD4P1                                                                                                                                                                                                                                                               ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; CLKP0                                                                                                                                                                                                                                                                 ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; CLKP1                                                                                                                                                                                                                                                                 ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; ENOUT                                                                                                                                                                                                                                                                 ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; ENTrig                                                                                                                                                                                                                                                                ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; ENWFIFO                                                                                                                                                                                                                                                               ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_Data_For_TXOUT[0]                                                                                                                                                                                                                                                 ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_Data_For_TXOUT[1]                                                                                                                                                                                                                                                 ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_Data_For_TXOUT[2]                                                                                                                                                                                                                                                 ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_Data_For_TXOUT[3]                                                                                                                                                                                                                                                 ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_Data_For_TXOUT[4]                                                                                                                                                                                                                                                 ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_Data_For_TXOUT[5]                                                                                                                                                                                                                                                 ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_Data_For_TXOUT[6]                                                                                                                                                                                                                                                 ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_Data_For_TXOUT[7]                                                                                                                                                                                                                                                 ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_FinishRD                                                                                                                                                                                                                                                          ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_RD                                                                                                                                                                                                                                                                ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[0]                                                                                                                                                                                                                                                       ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[10]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[11]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[12]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[13]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[14]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[15]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[16]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[17]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[18]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[19]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[1]                                                                                                                                                                                                                                                       ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[20]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[21]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[22]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[23]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[24]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[25]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[26]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[27]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[28]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[29]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[2]                                                                                                                                                                                                                                                       ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[30]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[31]                                                                                                                                                                                                                                                      ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[3]                                                                                                                                                                                                                                                       ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[4]                                                                                                                                                                                                                                                       ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[5]                                                                                                                                                                                                                                                       ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[6]                                                                                                                                                                                                                                                       ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[7]                                                                                                                                                                                                                                                       ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[8]                                                                                                                                                                                                                                                       ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_TDataOut[9]                                                                                                                                                                                                                                                       ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_tIndex[0]                                                                                                                                                                                                                                                         ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_tIndex[1]                                                                                                                                                                                                                                                         ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_tIndex[2]                                                                                                                                                                                                                                                         ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_tIndex[3]                                                                                                                                                                                                                                                         ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OPC_tIndex[4]                                                                                                                                                                                                                                                         ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; OutCLK                                                                                                                                                                                                                                                                ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; ResTri                                                                                                                                                                                                                                                                ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[0]                                                                                                                                                                                                                                                               ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[10]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[11]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[12]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[13]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[14]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[15]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[16]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[17]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[18]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[19]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[1]                                                                                                                                                                                                                                                               ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[20]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[21]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[22]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[23]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[24]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[25]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[26]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[27]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[28]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[29]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[2]                                                                                                                                                                                                                                                               ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[30]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[31]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[3]                                                                                                                                                                                                                                                               ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[4]                                                                                                                                                                                                                                                               ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[5]                                                                                                                                                                                                                                                               ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[6]                                                                                                                                                                                                                                                               ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[7]                                                                                                                                                                                                                                                               ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[8]                                                                                                                                                                                                                                                               ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SOUT[9]                                                                                                                                                                                                                                                               ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; SoftReload                                                                                                                                                                                                                                                            ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; aclr                                                                                                                                                                                                                                                                  ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; state[0]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; state[1]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; state[2]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; I/O Standard                          ;                                   ;              ; state[3]                                                                                                                                                                                                                                                              ; 3.3-V LVTTL        ; QSF Assignment             ;
; PLL_SCAN_RECONFIG_COUNTER_REMAP_LCELL ; pll_reconfig_circuit_pllrcfg_go91 ;              ; le_comb10                                                                                                                                                                                                                                                             ; 2                  ; Compiler or HDL Assignment ;
; PLL_SCAN_RECONFIG_COUNTER_REMAP_LCELL ; pll_reconfig_circuit_pllrcfg_go91 ;              ; le_comb8                                                                                                                                                                                                                                                              ; 0                  ; Compiler or HDL Assignment ;
; PLL_SCAN_RECONFIG_COUNTER_REMAP_LCELL ; pll_reconfig_circuit_pllrcfg_go91 ;              ; le_comb9                                                                                                                                                                                                                                                              ; 1                  ; Compiler or HDL Assignment ;
+---------------------------------------+-----------------------------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+----------------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Netlist                 ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
;                         ;                     ;
; Placement               ;                     ;
;     -- Requested        ; 0 / 2398 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 2398 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 2398    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/FCD-3009-1.1/DE0/OPLA/FPGA_LE3/DE0_Default.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                                                                      ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                                                                                ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 1,486 / 15,408 ( 10 % )                                                                                                                                                                              ;
;     -- Combinational with no register       ; 683                                                                                                                                                                                                  ;
;     -- Register only                        ; 323                                                                                                                                                                                                  ;
;     -- Combinational with a register        ; 480                                                                                                                                                                                                  ;
;                                             ;                                                                                                                                                                                                      ;
; Logic element usage by number of LUT inputs ;                                                                                                                                                                                                      ;
;     -- 4 input functions                    ; 692                                                                                                                                                                                                  ;
;     -- 3 input functions                    ; 263                                                                                                                                                                                                  ;
;     -- <=2 input functions                  ; 208                                                                                                                                                                                                  ;
;     -- Register only                        ; 323                                                                                                                                                                                                  ;
;                                             ;                                                                                                                                                                                                      ;
; Logic elements by mode                      ;                                                                                                                                                                                                      ;
;     -- normal mode                          ; 1076                                                                                                                                                                                                 ;
;     -- arithmetic mode                      ; 87                                                                                                                                                                                                   ;
;                                             ;                                                                                                                                                                                                      ;
; Total registers*                            ; 842 / 17,068 ( 5 % )                                                                                                                                                                                 ;
;     -- Dedicated logic registers            ; 803 / 15,408 ( 5 % )                                                                                                                                                                                 ;
;     -- I/O registers                        ; 39 / 1,660 ( 2 % )                                                                                                                                                                                   ;
;                                             ;                                                                                                                                                                                                      ;
; Total LABs:  partially or completely used   ; 153 / 963 ( 16 % )                                                                                                                                                                                   ;
; User inserted logic elements                ; 0                                                                                                                                                                                                    ;
; Virtual pins                                ; 0                                                                                                                                                                                                    ;
; I/O pins                                    ; 108 / 347 ( 31 % )                                                                                                                                                                                   ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                                                                                                                                                       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                                                                                                                                        ;
; Global signals                              ; 20                                                                                                                                                                                                   ;
; M9Ks                                        ; 34 / 56 ( 61 % )                                                                                                                                                                                     ;
; Total block memory bits                     ; 263,312 / 516,096 ( 51 % )                                                                                                                                                                           ;
; Total block memory implementation bits      ; 313,344 / 516,096 ( 61 % )                                                                                                                                                                           ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )                                                                                                                                                                                      ;
; PLLs                                        ; 3 / 4 ( 75 % )                                                                                                                                                                                       ;
; Global clocks                               ; 20 / 20 ( 100 % )                                                                                                                                                                                    ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                                                                                                        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                                                                                        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                                                                                        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                                                                                                        ;
; Average interconnect usage (total/H/V)      ; 10% / 10% / 10%                                                                                                                                                                                      ;
; Peak interconnect usage (total/H/V)         ; 34% / 34% / 33%                                                                                                                                                                                      ;
; Maximum fan-out node                        ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0] ;
; Maximum fan-out                             ; 248                                                                                                                                                                                                  ;
; Highest non-global fan-out signal           ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0] ;
; Highest non-global fan-out                  ; 248                                                                                                                                                                                                  ;
; Total fan-out                               ; 7917                                                                                                                                                                                                 ;
; Average fan-out                             ; 3.12                                                                                                                                                                                                 ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLKIN     ; G21   ; 6        ; 41           ; 15           ; 0            ; 109                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLKIN2    ; B12   ; 7        ; 19           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; Reload1   ; H2    ; 1        ; 0            ; 21           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Reload2   ; J6    ; 1        ; 0            ; 24           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Rx        ; U22   ; 5        ; 41           ; 8            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW2       ; H6    ; 1        ; 0            ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; TrigEN_SW ; H5    ; 1        ; 0            ; 27           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[0]    ; AB13  ; 4        ; 23           ; 0            ; 21           ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[10]   ; W13   ; 4        ; 26           ; 0            ; 28           ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[11]   ; V12   ; 4        ; 23           ; 0            ; 0            ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[12]   ; R10   ; 3        ; 1            ; 0            ; 14           ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[13]   ; Y10   ; 3        ; 19           ; 0            ; 7            ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[14]   ; W10   ; 3        ; 19           ; 0            ; 14           ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[15]   ; V8    ; 3        ; 11           ; 0            ; 28           ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[1]    ; AA13  ; 4        ; 23           ; 0            ; 28           ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[2]    ; AA10  ; 3        ; 19           ; 0            ; 0            ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[3]    ; AB8   ; 3        ; 16           ; 0            ; 21           ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[4]    ; AB5   ; 3        ; 9            ; 0            ; 21           ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[5]    ; AA5   ; 3        ; 9            ; 0            ; 28           ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[6]    ; AB4   ; 3        ; 7            ; 0            ; 0            ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[7]    ; AA4   ; 3        ; 7            ; 0            ; 7            ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[8]    ; V14   ; 4        ; 30           ; 0            ; 0            ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xin[9]    ; Y13   ; 4        ; 26           ; 0            ; 21           ; 2                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; CLKUN         ; B20   ; 7        ; 35           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; EN_FIFO       ; V10   ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0_DP       ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[0]     ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[1]     ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[2]     ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[3]     ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[4]     ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[5]     ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[6]     ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_DP       ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[0]     ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[1]     ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[2]     ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[3]     ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[4]     ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[5]     ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[6]     ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_DP       ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[0]     ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[1]     ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[2]     ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[3]     ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[4]     ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[5]     ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[6]     ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_DP       ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[0]     ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[1]     ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[2]     ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[3]     ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[4]     ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[5]     ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[6]     ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[0]        ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[1]        ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[2]        ; J3    ; 1        ; 0            ; 21           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[3]        ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[4]        ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[5]        ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[6]        ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[7]        ; C2    ; 1        ; 0            ; 26           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[8]        ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[9]        ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PLLbusy       ; E12   ; 7        ; 21           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SetInit       ; U11   ; 3        ; 19           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SetTrigTime   ; H11   ; 8        ; 19           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[0] ; E10   ; 8        ; 16           ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[1] ; B9    ; 8        ; 14           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[2] ; A8    ; 8        ; 14           ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[3] ; C10   ; 8        ; 14           ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[4] ; D10   ; 8        ; 16           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[5] ; E13   ; 7        ; 23           ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[6] ; A10   ; 8        ; 16           ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[7] ; B10   ; 8        ; 16           ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[0]    ; AA17  ; 4        ; 28           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[10]   ; R14   ; 4        ; 39           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[11]   ; T12   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[12]   ; R11   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[13]   ; U10   ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[14]   ; T10   ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[15]   ; T9    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[1]    ; AB17  ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[2]    ; W17   ; 4        ; 35           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[3]    ; U15   ; 4        ; 39           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[4]    ; W15   ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[5]    ; V15   ; 4        ; 32           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[6]    ; AB9   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[7]    ; AA9   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[8]    ; AA7   ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TestOut[9]    ; T14   ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TrigEN_CMD    ; G11   ; 8        ; 14           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TxOut         ; U21   ; 5        ; 41           ; 8            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Wrusedw0[0]   ; T11   ; 3        ; 16           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[10]  ; V2    ; 2        ; 0            ; 9            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[1]   ; AA8   ; 3        ; 16           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[2]   ; Y7    ; 3        ; 9            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[3]   ; AB7   ; 3        ; 11           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[4]   ; Y8    ; 3        ; 11           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[5]   ; U9    ; 3        ; 9            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[6]   ; W8    ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[7]   ; P3    ; 2        ; 0            ; 9            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[8]   ; U1    ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[9]   ; U2    ; 2        ; 0            ; 9            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; addEN         ; A9    ; 8        ; 16           ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO        ; HEX3_D[0]               ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; HEX2_D[4]               ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; HEX2_D[5]               ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; HEX1_D[5]               ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; HEX0_D[6]               ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO        ; HEX1_D[6]               ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; HEX1_DP                 ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; HEX1_D[2]               ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; HEX0_DP                 ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; HEX1_D[3]               ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO        ; HEX1_D[4]               ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; HEX1_D[0]               ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; HEX1_D[1]               ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO        ; HEX0_D[0]               ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO        ; HEX0_D[1]               ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; TX_DATAOUT[7]           ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; addEN                   ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; TX_DATAOUT[1]           ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; TX_DATAOUT[2]           ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 18 / 33 ( 55 % ) ; 3.3V          ; --           ;
; 2        ; 4 / 48 ( 8 % )   ; 3.3V          ; --           ;
; 3        ; 26 / 46 ( 57 % ) ; 3.3V          ; --           ;
; 4        ; 15 / 41 ( 37 % ) ; 3.3V          ; --           ;
; 5        ; 2 / 46 ( 4 % )   ; 3.3V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
; 7        ; 36 / 47 ( 77 % ) ; 3.3V          ; --           ;
; 8        ; 10 / 43 ( 23 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; TX_DATAOUT[2]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 328        ; 8        ; addEN                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 326        ; 8        ; TX_DATAOUT[6]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; HEX1_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; HEX1_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; HEX1_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; HEX2_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; HEX2_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; HEX2_DP                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; HEX3_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; Xin[7]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; Xin[5]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; TestOut[8]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 123        ; 3        ; Wrusedw0[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; TestOut[7]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; Xin[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; Xin[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; TestOut[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; Xin[6]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; Xin[4]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; Wrusedw0[3]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; Xin[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; TestOut[6]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; Xin[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; TestOut[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; LED[9]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; LED[8]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; TX_DATAOUT[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 327        ; 8        ; TX_DATAOUT[7]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; CLKIN2                                                    ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 315        ; 7        ; HEX1_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; HEX1_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; HEX1_DP                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; HEX2_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; HEX2_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; HEX3_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; HEX3_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; CLKUN                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; LED[6]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; LED[7]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; TX_DATAOUT[3]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; HEX1_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; HEX3_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; TX_DATAOUT[4]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; HEX0_DP                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; HEX2_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; HEX3_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; LED[5]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 325        ; 8        ; TX_DATAOUT[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; HEX0_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; PLLbusy                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; TX_DATAOUT[5]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; HEX1_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; HEX2_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; LED[4]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; HEX0_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; HEX0_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; HEX0_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; HEX2_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; HEX3_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; TrigEN_CMD                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 305        ; 7        ; HEX0_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; HEX3_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; HEX3_DP                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLKIN                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; LED[3]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; Reload1                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; TrigEN_SW                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; SW2                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; SetTrigTime                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; HEX0_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; HEX0_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; LED[0]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; LED[1]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; LED[2]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; Reload2                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; Wrusedw0[7]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; Xin[12]                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 97         ; 3        ; TestOut[12]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; TestOut[10]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; TestOut[15]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 121        ; 3        ; TestOut[14]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 125        ; 3        ; Wrusedw0[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 148        ; 4        ; TestOut[11]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; TestOut[9]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; Wrusedw0[8]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 59         ; 2        ; Wrusedw0[9]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; Wrusedw0[5]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 122        ; 3        ; TestOut[13]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 128        ; 3        ; SetInit                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; TestOut[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; TxOut                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 201        ; 5        ; Rx                                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; Wrusedw0[10]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; Xin[15]                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; EN_FIFO                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; Xin[11]                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; Xin[8]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 4        ; TestOut[5]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; Wrusedw0[6]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; Xin[14]                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; Xin[10]                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; TestOut[4]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; TestOut[2]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; Wrusedw0[2]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 117        ; 3        ; Wrusedw0[4]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; Xin[13]                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; Xin[9]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+
; Name                          ; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 ; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 ; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+
; SDC pin name                  ; inst|inst|u1|altpll_component|auto_generated|pll1                                                                    ; inst19|altpll_component|auto_generated|pll1                               ; inst8|inst|altpll_component|auto_generated|pll1                                               ;
; PLL mode                      ; Zero Delay Buffer                                                                                                    ; Normal                                                                    ; Source Synchronous                                                                            ;
; Compensate clock              ; clock4                                                                                                               ; clock0                                                                    ; clock0                                                                                        ;
; Compensated input/output pins ; CLKUN                                                                                                                ; --                                                                        ; --                                                                                            ;
; Switchover type               ; --                                                                                                                   ; --                                                                        ; --                                                                                            ;
; Input frequency 0             ; 50.0 MHz                                                                                                             ; 50.0 MHz                                                                  ; 50.0 MHz                                                                                      ;
; Input frequency 1             ; --                                                                                                                   ; --                                                                        ; --                                                                                            ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                             ; 50.0 MHz                                                                  ; 50.0 MHz                                                                                      ;
; Nominal VCO frequency         ; 1000.0 MHz                                                                                                           ; 599.9 MHz                                                                 ; 500.0 MHz                                                                                     ;
; VCO post scale                ; --                                                                                                                   ; 2                                                                         ; 2                                                                                             ;
; VCO frequency control         ; Auto                                                                                                                 ; Auto                                                                      ; Auto                                                                                          ;
; VCO phase shift step          ; 125 ps                                                                                                               ; 208 ps                                                                    ; 250 ps                                                                                        ;
; VCO multiply                  ; --                                                                                                                   ; --                                                                        ; --                                                                                            ;
; VCO divide                    ; --                                                                                                                   ; --                                                                        ; --                                                                                            ;
; Freq min lock                 ; 30.01 MHz                                                                                                            ; 25.0 MHz                                                                  ; 30.0 MHz                                                                                      ;
; Freq max lock                 ; 65.02 MHz                                                                                                            ; 54.18 MHz                                                                 ; 65.02 MHz                                                                                     ;
; M VCO Tap                     ; 0                                                                                                                    ; 0                                                                         ; 0                                                                                             ;
; M Initial                     ; 1                                                                                                                    ; 1                                                                         ; 1                                                                                             ;
; M value                       ; 20                                                                                                                   ; 12                                                                        ; 10                                                                                            ;
; N value                       ; 1                                                                                                                    ; 1                                                                         ; 1                                                                                             ;
; Charge pump current           ; setting 1                                                                                                            ; setting 1                                                                 ; setting 1                                                                                     ;
; Loop filter resistance        ; setting 27                                                                                                           ; setting 27                                                                ; setting 27                                                                                    ;
; Loop filter capacitance       ; setting 0                                                                                                            ; setting 0                                                                 ; setting 0                                                                                     ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                                 ; 680 kHz to 980 kHz                                                        ; 1.03 MHz to 1.97 MHz                                                                          ;
; Real time reconfigurable      ; On                                                                                                                   ; Off                                                                       ; Off                                                                                           ;
; Scan chain MIF file           ; NewPLL_500MSPS.mif (mismatches detected between MIF file settings and PLL settings)                                  ; --                                                                        ; --                                                                                            ;
; Preserve PLL counter order    ; Off                                                                                                                  ; Off                                                                       ; Off                                                                                           ;
; PLL location                  ; PLL_2                                                                                                                ; PLL_4                                                                     ; PLL_3                                                                                         ;
; Inclk0 signal                 ; CLKIN                                                                                                                ; CLKIN                                                                     ; CLKIN2                                                                                        ;
; Inclk1 signal                 ; --                                                                                                                   ; --                                                                        ; --                                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                        ; Dedicated Pin                                                             ; Dedicated Pin                                                                                 ;
; Inclk1 signal type            ; --                                                                                                                   ; --                                                                        ; --                                                                                            ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                                                             ; Output Clock ; Mult ; Div   ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------+
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 10   ; 1     ; 500.0 MHz        ; 0 (0 ps)        ; 22.50 (125 ps)   ; 50/50      ; C2      ; 2             ; 1/1 Even     ; --            ; 1       ; 0       ; inst|inst|u1|altpll_component|auto_generated|pll1|clk[0] ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 10   ; 1     ; 500.0 MHz        ; 180 (1000 ps)   ; 22.50 (125 ps)   ; 50/50      ; C3      ; 2             ; 1/1 Even     ; --            ; 2       ; 0       ; inst|inst|u1|altpll_component|auto_generated|pll1|clk[1] ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 5    ; 2     ; 125.0 MHz        ; 0 (0 ps)        ; 5.63 (125 ps)    ; 50/50      ; C1      ; 8             ; 4/4 Even     ; --            ; 1       ; 0       ; inst|inst|u1|altpll_component|auto_generated|pll1|clk[2] ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[4] ; clock4       ; 20   ; 7     ; 142.86 MHz       ; 0 (0 ps)        ; 6.43 (125 ps)    ; 50/50      ; C0      ; 7             ; 4/3 Odd      ; --            ; 1       ; 0       ; inst|inst|u1|altpll_component|auto_generated|pll1|clk[4] ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0]                                            ; clock0       ; 1    ; 434   ; 0.12 MHz         ; 0 (0 ps)        ; 0.10 (208 ps)    ; 50/50      ; C1      ; 434           ; 217/217 Even ; C0            ; 1       ; 0       ; inst19|altpll_component|auto_generated|pll1|clk[0]       ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1]                                            ; clock1       ; 2    ; 217   ; 0.46 MHz         ; 0 (0 ps)        ; 0.10 (208 ps)    ; 50/50      ; C3      ; 434           ; 217/217 Even ; C2            ; 1       ; 0       ; inst19|altpll_component|auto_generated|pll1|clk[1]       ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1]~cascade_in                                 ; --           ; --   ; --    ; --               ; --              ; --               ; --         ; C2      ; 3             ; 1/2 Odd      ; --            ; 1       ; 0       ;                                                          ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0]~cascade_in                                 ; --           ; --   ; --    ; --               ; --              ; --               ; --         ; C0      ; 12            ; 6/6 Even     ; --            ; 1       ; 0       ;                                                          ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[0]                        ; clock0       ; 2    ; 5     ; 20.0 MHz         ; 0 (0 ps)        ; 1.80 (250 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd    ; --            ; 1       ; 0       ; inst8|inst|altpll_component|auto_generated|pll1|clk[0]   ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[1]                        ; clock1       ; 1    ; 50    ; 1.0 MHz          ; 180 (500000 ps) ; 0.09 (250 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; --            ; 251     ; 0       ; inst8|inst|altpll_component|auto_generated|pll1|clk[1]   ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[2]                        ; clock2       ; 1    ; 20000 ; 0.0 MHz          ; 0 (0 ps)        ; 0.09 (250 ps)    ; 50/50      ; C3      ; 500           ; 250/250 Even ; C2            ; 1       ; 0       ; inst8|inst|altpll_component|auto_generated|pll1|clk[2]   ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[2]~cascade_in             ; --           ; --   ; --    ; --               ; --              ; --               ; --         ; C2      ; 400           ; 200/200 Even ; --            ; 1       ; 0       ;                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                ; Library Name ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Block1                                                                                     ; 1486 (4)    ; 803 (1)                   ; 39 (39)       ; 263312      ; 34   ; 0            ; 0       ; 0         ; 108  ; 0            ; 683 (2)      ; 323 (0)           ; 480 (2)          ; |Block1                                                                                                                                                                                                            ; work         ;
;    |16Trig:inst4|                                                                           ; 143 (3)     ; 106 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (2)       ; 28 (0)            ; 86 (1)           ; |Block1|16Trig:inst4                                                                                                                                                                                               ;              ;
;       |Decode24:inst5|                                                                      ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 3 (0)            ; |Block1|16Trig:inst4|Decode24:inst5                                                                                                                                                                                ;              ;
;          |lpm_decode:lpm_decode_component|                                                  ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 3 (0)            ; |Block1|16Trig:inst4|Decode24:inst5|lpm_decode:lpm_decode_component                                                                                                                                                ;              ;
;             |decode_cdi:auto_generated|                                                     ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |Block1|16Trig:inst4|Decode24:inst5|lpm_decode:lpm_decode_component|decode_cdi:auto_generated                                                                                                                      ;              ;
;       |QTrig:inst10|                                                                        ; 36 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 8 (0)             ; 21 (0)           ; |Block1|16Trig:inst4|QTrig:inst10                                                                                                                                                                                  ;              ;
;          |Decode24:inst4|                                                                   ; 7 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|16Trig:inst4|QTrig:inst10|Decode24:inst4                                                                                                                                                                   ;              ;
;             |lpm_decode:lpm_decode_component|                                               ; 7 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component                                                                                                                                   ;              ;
;                |decode_cdi:auto_generated|                                                  ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 0 (0)            ; |Block1|16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated                                                                                                         ;              ;
;          |trig:inst1|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |Block1|16Trig:inst4|QTrig:inst10|trig:inst1                                                                                                                                                                       ;              ;
;          |trig:inst2|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |Block1|16Trig:inst4|QTrig:inst10|trig:inst2                                                                                                                                                                       ;              ;
;          |trig:inst3|                                                                       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |Block1|16Trig:inst4|QTrig:inst10|trig:inst3                                                                                                                                                                       ;              ;
;          |trig:inst|                                                                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |Block1|16Trig:inst4|QTrig:inst10|trig:inst                                                                                                                                                                        ;              ;
;       |QTrig:inst7|                                                                         ; 33 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 7 (0)             ; 21 (0)           ; |Block1|16Trig:inst4|QTrig:inst7                                                                                                                                                                                   ;              ;
;          |Decode24:inst4|                                                                   ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 0 (0)            ; |Block1|16Trig:inst4|QTrig:inst7|Decode24:inst4                                                                                                                                                                    ;              ;
;             |lpm_decode:lpm_decode_component|                                               ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 0 (0)            ; |Block1|16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component                                                                                                                                    ;              ;
;                |decode_cdi:auto_generated|                                                  ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 0 (0)            ; |Block1|16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated                                                                                                          ;              ;
;          |trig:inst1|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |Block1|16Trig:inst4|QTrig:inst7|trig:inst1                                                                                                                                                                        ;              ;
;          |trig:inst2|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |Block1|16Trig:inst4|QTrig:inst7|trig:inst2                                                                                                                                                                        ;              ;
;          |trig:inst3|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |Block1|16Trig:inst4|QTrig:inst7|trig:inst3                                                                                                                                                                        ;              ;
;          |trig:inst|                                                                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 4 (4)            ; |Block1|16Trig:inst4|QTrig:inst7|trig:inst                                                                                                                                                                         ;              ;
;       |QTrig:inst8|                                                                         ; 33 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 7 (0)             ; 20 (0)           ; |Block1|16Trig:inst4|QTrig:inst8                                                                                                                                                                                   ;              ;
;          |Decode24:inst4|                                                                   ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 0 (0)            ; |Block1|16Trig:inst4|QTrig:inst8|Decode24:inst4                                                                                                                                                                    ;              ;
;             |lpm_decode:lpm_decode_component|                                               ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 0 (0)            ; |Block1|16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component                                                                                                                                    ;              ;
;                |decode_cdi:auto_generated|                                                  ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 0 (0)            ; |Block1|16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated                                                                                                          ;              ;
;          |trig:inst1|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 5 (5)            ; |Block1|16Trig:inst4|QTrig:inst8|trig:inst1                                                                                                                                                                        ;              ;
;          |trig:inst2|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |Block1|16Trig:inst4|QTrig:inst8|trig:inst2                                                                                                                                                                        ;              ;
;          |trig:inst3|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |Block1|16Trig:inst4|QTrig:inst8|trig:inst3                                                                                                                                                                        ;              ;
;          |trig:inst|                                                                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |Block1|16Trig:inst4|QTrig:inst8|trig:inst                                                                                                                                                                         ;              ;
;       |QTrig:inst9|                                                                         ; 33 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 20 (0)           ; |Block1|16Trig:inst4|QTrig:inst9                                                                                                                                                                                   ;              ;
;          |Decode24:inst4|                                                                   ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 0 (0)            ; |Block1|16Trig:inst4|QTrig:inst9|Decode24:inst4                                                                                                                                                                    ;              ;
;             |lpm_decode:lpm_decode_component|                                               ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 0 (0)            ; |Block1|16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component                                                                                                                                    ;              ;
;                |decode_cdi:auto_generated|                                                  ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 0 (0)            ; |Block1|16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated                                                                                                          ;              ;
;          |trig:inst1|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |Block1|16Trig:inst4|QTrig:inst9|trig:inst1                                                                                                                                                                        ;              ;
;          |trig:inst2|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |Block1|16Trig:inst4|QTrig:inst9|trig:inst2                                                                                                                                                                        ;              ;
;          |trig:inst3|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |Block1|16Trig:inst4|QTrig:inst9|trig:inst3                                                                                                                                                                        ;              ;
;          |trig:inst|                                                                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |Block1|16Trig:inst4|QTrig:inst9|trig:inst                                                                                                                                                                         ;              ;
;    |AllStore:inst2|                                                                         ; 332 (1)     ; 172 (0)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (1)      ; 161 (0)           ; 11 (0)           ; |Block1|AllStore:inst2                                                                                                                                                                                             ;              ;
;       |21mux:inst16|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|21mux:inst16                                                                                                                                                                                ;              ;
;       |FIFO:inst|                                                                           ; 218 (0)     ; 60 (0)                    ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (0)      ; 49 (0)            ; 11 (0)           ; |Block1|AllStore:inst2|FIFO:inst                                                                                                                                                                                   ;              ;
;          |scfifo:scfifo_component|                                                          ; 218 (0)     ; 60 (0)                    ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (0)      ; 49 (0)            ; 11 (0)           ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component                                                                                                                                                           ;              ;
;             |scfifo_h0c1:auto_generated|                                                    ; 218 (6)     ; 60 (2)                    ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (4)      ; 49 (2)            ; 11 (1)           ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated                                                                                                                                ;              ;
;                |a_dpfifo_ku81:dpfifo|                                                       ; 212 (38)    ; 58 (20)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (18)     ; 47 (14)           ; 11 (9)           ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo                                                                                                           ;              ;
;                   |altsyncram_t1g1:FIFOram|                                                 ; 110 (0)     ; 6 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 6 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram                                                                                   ;              ;
;                      |altsyncram:ram_block1a0|                                              ; 110 (0)     ; 6 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 6 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0                                                           ; work         ;
;                         |altsyncram_sch3:auto_generated|                                    ; 110 (10)    ; 6 (6)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (4)      ; 6 (6)             ; 0 (0)            ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated                            ;              ;
;                            |decode_dra:decode2|                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|decode_dra:decode2         ;              ;
;                            |mux_0pb:mux3|                                                   ; 96 (96)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 0 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3               ;              ;
;                   |cntr_3ob:rd_ptr_msb|                                                     ; 20 (20)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 10 (10)           ; 0 (0)            ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_3ob:rd_ptr_msb                                                                                       ;              ;
;                   |cntr_4ob:wr_ptr|                                                         ; 22 (22)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 11 (11)           ; 0 (0)            ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr                                                                                           ;              ;
;                   |cntr_go7:usedw_counter|                                                  ; 22 (22)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 6 (6)             ; 5 (5)            ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter                                                                                    ;              ;
;       |QSignal:inst3|                                                                       ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3                                                                                                                                                                               ;              ;
;          |ASignal:inst5|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst5                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst5|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst5|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst5|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst6|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst6                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst6|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst6|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst6|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst7|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst7                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst7|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst7|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst7|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst8|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst8                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst8|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst8|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst8|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;       |QSignal:inst4|                                                                       ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4                                                                                                                                                                               ;              ;
;          |ASignal:inst5|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst5                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst5|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst5|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst5|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst6|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst6                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst6|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst6|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst6|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst7|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst7                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst7|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst7|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst7|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst8|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst8                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst8|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst8|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst8|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;       |QSignal:inst5|                                                                       ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5                                                                                                                                                                               ;              ;
;          |ASignal:inst5|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst5                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst5|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst5|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst5|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst6|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst6                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst6|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst6|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst6|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst7|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst7                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst7|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst7|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst7|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst8|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst8                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst8|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst8|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst8|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;       |QSignal:inst6|                                                                       ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6                                                                                                                                                                               ;              ;
;          |ASignal:inst5|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst5                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst5|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst5|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst5|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst6|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst6                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst6|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst6|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst6|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst7|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst7                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst7|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst7|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst7|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst8|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst8                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst8|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst8|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst8|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;    |CLKD16:inst10|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Block1|CLKD16:inst10                                                                                                                                                                                              ;              ;
;    |CLKD16:inst12|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Block1|CLKD16:inst12                                                                                                                                                                                              ;              ;
;    |CLKD16:inst21|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Block1|CLKD16:inst21                                                                                                                                                                                              ;              ;
;    |CLKD16:inst22|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Block1|CLKD16:inst22                                                                                                                                                                                              ;              ;
;    |CLKD16:inst23|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Block1|CLKD16:inst23                                                                                                                                                                                              ;              ;
;    |CLKD16:inst5|                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Block1|CLKD16:inst5                                                                                                                                                                                               ;              ;
;    |Decode:inst3|                                                                           ; 84 (84)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 58 (58)           ; 13 (13)          ; |Block1|Decode:inst3                                                                                                                                                                                               ;              ;
;    |MyRx:inst1|                                                                             ; 56 (56)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 14 (14)           ; 31 (31)          ; |Block1|MyRx:inst1                                                                                                                                                                                                 ;              ;
;    |MyUart:inst15|                                                                          ; 28 (28)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 15 (15)          ; |Block1|MyUart:inst15                                                                                                                                                                                              ;              ;
;    |OutputController:inst13|                                                                ; 470 (470)   ; 143 (143)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 324 (324)    ; 5 (5)             ; 141 (141)        ; |Block1|OutputController:inst13                                                                                                                                                                                    ;              ;
;    |PLL_Reconfig_TOP:inst|                                                                  ; 176 (0)     ; 101 (0)                   ; 0 (0)         ; 1168        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 16 (0)            ; 85 (0)           ; |Block1|PLL_Reconfig_TOP:inst                                                                                                                                                                                      ;              ;
;       |altpll_reconfig_rom:inst|                                                            ; 176 (0)     ; 101 (0)                   ; 0 (0)         ; 1168        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 16 (0)            ; 85 (0)           ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst                                                                                                                                                             ;              ;
;          |control_sm:u12|                                                                   ; 15 (15)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 9 (9)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|control_sm:u12                                                                                                                                              ;              ;
;          |pll_reconfig_circuit:u2|                                                          ; 158 (0)     ; 89 (0)                    ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 15 (0)            ; 74 (0)           ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2                                                                                                                                     ;              ;
;             |pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component| ; 158 (101)   ; 89 (46)                   ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (55)      ; 15 (15)           ; 74 (31)          ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component                                                       ;              ;
;                |altsyncram:altsyncram4|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|altsyncram:altsyncram4                                ;              ;
;                   |altsyncram_fv01:auto_generated|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|altsyncram:altsyncram4|altsyncram_fv01:auto_generated ;              ;
;                |lpm_counter:cntr12|                                                         ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr12                                    ;              ;
;                   |cntr_30l:auto_generated|                                                 ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr12|cntr_30l:auto_generated            ;              ;
;                |lpm_counter:cntr13|                                                         ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr13                                    ;              ;
;                   |cntr_qij:auto_generated|                                                 ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr13|cntr_qij:auto_generated            ;              ;
;                |lpm_counter:cntr14|                                                         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr14                                    ;              ;
;                   |cntr_sij:auto_generated|                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr14|cntr_sij:auto_generated            ;              ;
;                |lpm_counter:cntr15|                                                         ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr15                                    ;              ;
;                   |cntr_pij:auto_generated|                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr15|cntr_pij:auto_generated            ;              ;
;                |lpm_counter:cntr16|                                                         ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr16                                    ;              ;
;                   |cntr_30l:auto_generated|                                                 ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr16|cntr_30l:auto_generated            ;              ;
;                |lpm_counter:cntr2|                                                          ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr2                                     ;              ;
;                   |cntr_9cj:auto_generated|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr2|cntr_9cj:auto_generated             ;              ;
;          |rom_1:u4|                                                                         ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_1:u4                                                                                                                                                    ;              ;
;             |altsyncram:altsyncram_component|                                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_1:u4|altsyncram:altsyncram_component                                                                                                                    ;              ;
;                |altsyncram_2da1:auto_generated|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_1:u4|altsyncram:altsyncram_component|altsyncram_2da1:auto_generated                                                                                     ;              ;
;          |rom_2:u5|                                                                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5                                                                                                                                                    ;              ;
;             |altsyncram:altsyncram_component|                                               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component                                                                                                                    ;              ;
;                |altsyncram_vca1:auto_generated|                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_vca1:auto_generated                                                                                     ;              ;
;          |rom_3:u6|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_3:u6                                                                                                                                                    ;              ;
;             |altsyncram:altsyncram_component|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_3:u6|altsyncram:altsyncram_component                                                                                                                    ;              ;
;                |altsyncram_uca1:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_3:u6|altsyncram:altsyncram_component|altsyncram_uca1:auto_generated                                                                                     ;              ;
;          |rom_4:u7|                                                                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_4:u7                                                                                                                                                    ;              ;
;             |altsyncram:altsyncram_component|                                               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_4:u7|altsyncram:altsyncram_component                                                                                                                    ;              ;
;                |altsyncram_iba1:auto_generated|                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_4:u7|altsyncram:altsyncram_component|altsyncram_iba1:auto_generated                                                                                     ;              ;
;          |rom_muxer:u3|                                                                     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_muxer:u3                                                                                                                                                ;              ;
;             |lpm_mux:lpm_mux_component|                                                     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_muxer:u3|lpm_mux:lpm_mux_component                                                                                                                      ;              ;
;                |mux_6qc:auto_generated|                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_muxer:u3|lpm_mux:lpm_mux_component|mux_6qc:auto_generated                                                                                               ;              ;
;          |the_pll:u1|                                                                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1                                                                                                                                                  ;              ;
;             |altpll:altpll_component|                                                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component                                                                                                                          ;              ;
;                |the_pll_altpll:auto_generated|                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated                                                                                            ;              ;
;    |RandomSeq:inst8|                                                                        ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|RandomSeq:inst8                                                                                                                                                                                            ;              ;
;       |RandomPLLs:inst|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|RandomSeq:inst8|RandomPLLs:inst                                                                                                                                                                            ;              ;
;          |altpll:altpll_component|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component                                                                                                                                                    ;              ;
;             |RandomPLLs_altpll:auto_generated|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated                                                                                                                   ;              ;
;       |TestOutput:inst4|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Block1|RandomSeq:inst8|TestOutput:inst4                                                                                                                                                                           ;              ;
;    |SEG7_LUT:inst28|                                                                        ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 6 (6)            ; |Block1|SEG7_LUT:inst28                                                                                                                                                                                            ;              ;
;    |SEG7_LUT:inst29|                                                                        ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |Block1|SEG7_LUT:inst29                                                                                                                                                                                            ;              ;
;    |SEG7_LUT:inst42|                                                                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 7 (7)            ; |Block1|SEG7_LUT:inst42                                                                                                                                                                                            ;              ;
;    |SEG7_LUT:inst43|                                                                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 7 (7)            ; |Block1|SEG7_LUT:inst43                                                                                                                                                                                            ;              ;
;    |TrigClrDelay:inst25|                                                                    ; 108 (108)   ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 19 (19)           ; 52 (52)          ; |Block1|TrigClrDelay:inst25                                                                                                                                                                                        ;              ;
;    |UartPLL:inst19|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|UartPLL:inst19                                                                                                                                                                                             ;              ;
;       |altpll:altpll_component|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|UartPLL:inst19|altpll:altpll_component                                                                                                                                                                     ;              ;
;          |UartPLL_altpll:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated                                                                                                                                       ;              ;
;    |core:inst14|                                                                            ; 44 (44)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 7 (7)             ; 21 (21)          ; |Block1|core:inst14                                                                                                                                                                                                ;              ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+---------------+----------+---------------+---------------+-----------------------+----------+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+----------+------+
; EN_FIFO       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Wrusedw0[10]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[9]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[8]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[7]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[6]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[5]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[4]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; addEN         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TrigEN_CMD    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SetInit       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SetTrigTime   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_DP       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_DP       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_DP       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_DP       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; CLKUN         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; PLLbusy       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TxOut         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; HEX0_D[6]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_D[5]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_D[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_D[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_D[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_D[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_D[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[6]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[5]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[6]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[5]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[6]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[5]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[9]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[8]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[7]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LED[6]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[5]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[4]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[3]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[2]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LED[1]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[0]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[15]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[14]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[13]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[12]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[11]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[10]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[9]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[8]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[7]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[6]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[5]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[4]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[3]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[2]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[1]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[0]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TX_DATAOUT[7] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[6] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[5] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[4] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[3] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[2] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TrigEN_SW     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; SW2           ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; CLKIN         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; Reload2       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; Reload1       ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; CLKIN2        ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; Rx            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; Xin[0]        ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[2]        ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[1]        ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[4]        ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[3]        ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[6]        ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[5]        ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[15]       ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[8]        ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[7]        ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[10]       ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[9]        ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[12]       ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[11]       ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[14]       ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[13]       ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
+---------------+----------+---------------+---------------+-----------------------+----------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; TrigEN_SW                                                                                                          ;                   ;         ;
;      - 16Trig:inst4|inst6~0                                                                                        ; 0                 ; 0       ;
;      - TrigClrDelay:inst25|delaytime[10]~3                                                                         ; 0                 ; 0       ;
; SW2                                                                                                                ;                   ;         ;
;      - TestOut[15]~output                                                                                          ; 0                 ; 0       ;
; CLKIN                                                                                                              ;                   ;         ;
; Reload2                                                                                                            ;                   ;         ;
;      - inst54~0_Duplicate                                                                                          ; 0                 ; 0       ;
;      - inst54~0_Duplicate_Duplicate                                                                                ; 0                 ; 0       ;
;      - core:inst14|timecalc[3]_OTERM109_OTERM623_OTERM859~feeder                                                   ; 0                 ; 0       ;
; Reload1                                                                                                            ;                   ;         ;
;      - inst54~0_Duplicate                                                                                          ; 1                 ; 0       ;
;      - core:inst14|timecalc[3]_OTERM109_OTERM623_NEW_REG860                                                        ; 1                 ; 0       ;
;      - inst54~0_Duplicate_Duplicate                                                                                ; 1                 ; 0       ;
; CLKIN2                                                                                                             ;                   ;         ;
; Rx                                                                                                                 ;                   ;         ;
;      - MyRx:inst1|state[0]_OTERM91_NEW_REG580_RTM0582                                                              ; 0                 ; 0       ;
;      - MyRx:inst1|Data[8]_OTERM591~feeder                                                                          ; 0                 ; 0       ;
; Xin[0]                                                                                                             ;                   ;         ;
;      - AllStore:inst2|QSignal:inst3|ASignal:inst5|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
;      - 16Trig:inst4|QTrig:inst7|trig:inst|XinReg[0]~feeder                                                         ; 1                 ; 0       ;
; Xin[2]                                                                                                             ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst7|trig:inst2|XinReg[0]~feeder                                                        ; 1                 ; 0       ;
;      - AllStore:inst2|QSignal:inst3|ASignal:inst7|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
; Xin[1]                                                                                                             ;                   ;         ;
;      - AllStore:inst2|QSignal:inst3|ASignal:inst6|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
;      - 16Trig:inst4|QTrig:inst7|trig:inst1|XinReg[0]~feeder                                                        ; 1                 ; 0       ;
; Xin[4]                                                                                                             ;                   ;         ;
;      - AllStore:inst2|QSignal:inst4|ASignal:inst5|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
;      - 16Trig:inst4|QTrig:inst8|trig:inst|XinReg[0]~feeder                                                         ; 1                 ; 0       ;
; Xin[3]                                                                                                             ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst7|trig:inst3|XinReg[0]~feeder                                                        ; 1                 ; 0       ;
;      - AllStore:inst2|QSignal:inst3|ASignal:inst8|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
; Xin[6]                                                                                                             ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst8|trig:inst2|XinReg[0]~feeder                                                        ; 1                 ; 0       ;
;      - AllStore:inst2|QSignal:inst4|ASignal:inst7|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
; Xin[5]                                                                                                             ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst8|trig:inst1|XinReg[0]~feeder                                                        ; 1                 ; 0       ;
;      - AllStore:inst2|QSignal:inst4|ASignal:inst6|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
; Xin[15]                                                                                                            ;                   ;         ;
;      - AllStore:inst2|QSignal:inst6|ASignal:inst8|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
;      - 16Trig:inst4|QTrig:inst10|trig:inst3|XinReg[0]~feeder                                                       ; 1                 ; 0       ;
; Xin[8]                                                                                                             ;                   ;         ;
;      - AllStore:inst2|QSignal:inst5|ASignal:inst5|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
;      - 16Trig:inst4|QTrig:inst9|trig:inst|XinReg[0]~feeder                                                         ; 1                 ; 0       ;
; Xin[7]                                                                                                             ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst8|trig:inst3|XinReg[0]~feeder                                                        ; 1                 ; 0       ;
;      - AllStore:inst2|QSignal:inst4|ASignal:inst8|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
; Xin[10]                                                                                                            ;                   ;         ;
;      - AllStore:inst2|QSignal:inst5|ASignal:inst7|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
;      - 16Trig:inst4|QTrig:inst9|trig:inst2|XinReg[0]~feeder                                                        ; 1                 ; 0       ;
; Xin[9]                                                                                                             ;                   ;         ;
;      - AllStore:inst2|QSignal:inst5|ASignal:inst6|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
;      - 16Trig:inst4|QTrig:inst9|trig:inst1|XinReg[0]~feeder                                                        ; 1                 ; 0       ;
; Xin[12]                                                                                                            ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst10|trig:inst|XinReg[0]~feeder                                                        ; 1                 ; 0       ;
;      - AllStore:inst2|QSignal:inst6|ASignal:inst5|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
; Xin[11]                                                                                                            ;                   ;         ;
;      - AllStore:inst2|QSignal:inst5|ASignal:inst8|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
;      - 16Trig:inst4|QTrig:inst9|trig:inst3|XinReg[0]~feeder                                                        ; 1                 ; 0       ;
; Xin[14]                                                                                                            ;                   ;         ;
;      - AllStore:inst2|QSignal:inst6|ASignal:inst7|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
;      - 16Trig:inst4|QTrig:inst10|trig:inst2|XinReg[0]~feeder                                                       ; 1                 ; 0       ;
; Xin[13]                                                                                                            ;                   ;         ;
;      - AllStore:inst2|QSignal:inst6|ASignal:inst6|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]~feeder ; 1                 ; 0       ;
;      - 16Trig:inst4|QTrig:inst10|trig:inst1|XinReg[0]~feeder                                                       ; 1                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                 ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; 16Trig:inst4|QTrig:inst10|trig:inst1|CMD[1]~1                                                                                                                                                                        ; LCCOMB_X17_Y2_N0   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst10|trig:inst2|CMD[1]~1                                                                                                                                                                        ; LCCOMB_X19_Y7_N2   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|CMD[3]~1                                                                                                                                                                        ; LCCOMB_X19_Y7_N26  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst10|trig:inst|CMD[3]~1                                                                                                                                                                         ; LCCOMB_X16_Y4_N28  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst7|trig:inst1|CMD[3]~1                                                                                                                                                                         ; LCCOMB_X14_Y3_N16  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst7|trig:inst2|CMD[1]~1                                                                                                                                                                         ; LCCOMB_X16_Y5_N24  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst7|trig:inst3|CMD[0]~1                                                                                                                                                                         ; LCCOMB_X20_Y5_N14  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD[0]~1                                                                                                                                                                          ; LCCOMB_X20_Y7_N4   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst8|trig:inst1|CMD[3]~1                                                                                                                                                                         ; LCCOMB_X16_Y4_N18  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst8|trig:inst2|CMD[3]~1                                                                                                                                                                         ; LCCOMB_X22_Y3_N0   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst8|trig:inst3|CMD[1]~1                                                                                                                                                                         ; LCCOMB_X15_Y7_N2   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst8|trig:inst|CMD[1]~1                                                                                                                                                                          ; LCCOMB_X20_Y5_N30  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst9|trig:inst1|CMD[3]~1                                                                                                                                                                         ; LCCOMB_X19_Y7_N4   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst9|trig:inst2|CMD[3]~1                                                                                                                                                                         ; LCCOMB_X19_Y7_N6   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst9|trig:inst3|CMD[0]~1                                                                                                                                                                         ; LCCOMB_X19_Y7_N8   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst9|trig:inst|CMD[1]~1                                                                                                                                                                          ; LCCOMB_X17_Y7_N2   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|inst40~0                                                                                                                                                                                                ; LCCOMB_X16_Y7_N12  ; 7       ; Async. clear            ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; AllStore:inst2|21mux:inst16|5                                                                                                                                                                                        ; LCCOMB_X16_Y10_N6  ; 105     ; Clock                   ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~0                                                                                                                 ; LCCOMB_X16_Y10_N8  ; 27      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~5                                                                                                                 ; LCCOMB_X17_Y10_N2  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~6                                                                                                                 ; LCCOMB_X17_Y11_N10 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|decode_dra:decode2|w_anode4250w[2]~0 ; LCCOMB_X15_Y9_N22  ; 9       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|decode_dra:decode2|w_anode4263w[2]~0 ; LCCOMB_X15_Y9_N8   ; 9       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|decode_dra:decode2|w_anode4271w[2]~0 ; LCCOMB_X15_Y9_N4   ; 9       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|decode_dra:decode2|w_anode4279w[2]~0 ; LCCOMB_X16_Y7_N26  ; 9       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a176~RAM_ENABLE_AND        ; LCCOMB_X15_Y9_N14  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a304~RAM_ENABLE_AND        ; LCCOMB_X15_Y8_N14  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a432~RAM_ENABLE_AND        ; LCCOMB_X16_Y7_N16  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a48~RAM_ENABLE_AND         ; LCCOMB_X16_Y11_N22 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|pulse_ram_output~1                                                                                                  ; LCCOMB_X17_Y10_N26 ; 49      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|inst2~0                                                                                                                                                                                               ; LCCOMB_X16_Y7_N20  ; 27      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CLKD16:inst10|CLKout                                                                                                                                                                                                 ; FF_X2_Y14_N11      ; 3       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; CLKD16:inst10|CLKout                                                                                                                                                                                                 ; FF_X2_Y14_N11      ; 3       ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CLKD16:inst12|CLKout                                                                                                                                                                                                 ; FF_X1_Y14_N3       ; 3       ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CLKD16:inst12|CLKout                                                                                                                                                                                                 ; FF_X1_Y14_N3       ; 3       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; CLKD16:inst21|CLKout                                                                                                                                                                                                 ; FF_X1_Y20_N7       ; 3       ; Clock                   ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; CLKD16:inst21|CLKout                                                                                                                                                                                                 ; FF_X1_Y20_N7       ; 4       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; CLKD16:inst22|CLKout                                                                                                                                                                                                 ; FF_X2_Y20_N23      ; 5       ; Clock                   ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CLKD16:inst5|CLKout                                                                                                                                                                                                  ; FF_X3_Y14_N11      ; 3       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; CLKD16:inst5|CLKout                                                                                                                                                                                                  ; FF_X3_Y14_N11      ; 3       ; Clock                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; CLKIN                                                                                                                                                                                                                ; PIN_G21            ; 3       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; CLKIN                                                                                                                                                                                                                ; PIN_G21            ; 107     ; Clock                   ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CLKIN2                                                                                                                                                                                                               ; PIN_B12            ; 1       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; Decode:inst3|Order[0]~0                                                                                                                                                                                              ; LCCOMB_X20_Y27_N30 ; 25      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decode:inst3|SerPLL                                                                                                                                                                                                  ; FF_X20_Y27_N15     ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decode:inst3|SetTrigTime                                                                                                                                                                                             ; FF_X19_Y26_N1      ; 11      ; Clock                   ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Decode:inst3|SoftReload                                                                                                                                                                                              ; FF_X19_Y26_N25     ; 2       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; Decode:inst3|state~0                                                                                                                                                                                                 ; LCCOMB_X20_Y27_N24 ; 50      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; MyRx:inst1|DataOut[0]~0                                                                                                                                                                                              ; LCCOMB_X20_Y28_N22 ; 44      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; MyRx:inst1|DataReady                                                                                                                                                                                                 ; FF_X19_Y26_N9      ; 3       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; MyRx:inst1|DataReady                                                                                                                                                                                                 ; FF_X19_Y26_N9      ; 85      ; Clock                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; MyUart:inst15|RdCLK                                                                                                                                                                                                  ; FF_X21_Y10_N17     ; 2       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; MyUart:inst15|RdCLK                                                                                                                                                                                                  ; FF_X21_Y10_N17     ; 141     ; Clock                   ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; MyUart:inst15|always0~1                                                                                                                                                                                              ; LCCOMB_X21_Y6_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; MyUart:inst15|index~10                                                                                                                                                                                               ; LCCOMB_X21_Y6_N26  ; 5       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; OutputController:inst13|DataOut[1]~10                                                                                                                                                                                ; LCCOMB_X16_Y10_N22 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; OutputController:inst13|LessThan1~0_OTERM637                                                                                                                                                                         ; FF_X16_Y10_N17     ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; OutputController:inst13|tIndex[4]                                                                                                                                                                                    ; FF_X23_Y7_N9       ; 15      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr12|cntr_30l:auto_generated|counter_reg_bit[7]~0 ; LCCOMB_X27_Y25_N0  ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr13|cntr_qij:auto_generated|_~0                  ; LCCOMB_X23_Y25_N0  ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr16|cntr_30l:auto_generated|counter_reg_bit[7]~0 ; LCCOMB_X27_Y24_N28 ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr2|cntr_9cj:auto_generated|_~0                   ; LCCOMB_X24_Y25_N2  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|pll_areset~0                                                    ; LCCOMB_X22_Y25_N12 ; 2       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|power_up~0                                                      ; LCCOMB_X22_Y25_N16 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|reconfig_counter_state~0                                        ; LCCOMB_X26_Y24_N0  ; 11      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|reconfig_counter_state~2                                        ; LCCOMB_X27_Y24_N20 ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|reconfig_seq_ena_state                                          ; FF_X28_Y25_N11     ; 13      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|rom_init_state                                                  ; FF_X22_Y25_N27     ; 19      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|scan_cache_write_enable~0                                       ; LCCOMB_X22_Y25_N8  ; 10      ; Write enable            ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|write_rom_ena                                                   ; LCCOMB_X24_Y24_N10 ; 4       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_vca1:auto_generated|ram_block1a0~RAM_ENABLE_DUAL                                                                  ; LCCOMB_X24_Y24_N12 ; 1       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                     ; PLL_2              ; 64      ; Clock                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                     ; PLL_2              ; 64      ; Clock                   ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                     ; PLL_2              ; 178     ; Clock                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_locked                                                                                     ; PLL_2              ; 7       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; TrigClrDelay:inst25|delaytime[10]~28                                                                                                                                                                                 ; LCCOMB_X16_Y8_N2   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; TrigClrDelay:inst25|delaytime[10]~28_Duplicate_31                                                                                                                                                                    ; LCCOMB_X17_Y8_N28  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; TrigClrDelay:inst25|delaytime[5]~0                                                                                                                                                                                   ; LCCOMB_X20_Y8_N0   ; 12      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                ; PLL_4              ; 16      ; Clock                   ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                ; PLL_4              ; 81      ; Clock                   ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; core:inst14|ClrFIFO                                                                                                                                                                                                  ; FF_X19_Y7_N19      ; 67      ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; core:inst14|ENOUT                                                                                                                                                                                                    ; FF_X19_Y7_N13      ; 133     ; Async. clear            ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; core:inst14|Mux4~0_OTERM973                                                                                                                                                                                          ; FF_X19_Y10_N31     ; 14      ; Async. clear            ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                             ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; 16Trig:inst4|inst40~0                                                                                                            ; LCCOMB_X16_Y7_N12 ; 7       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; AllStore:inst2|21mux:inst16|5                                                                                                    ; LCCOMB_X16_Y10_N6 ; 105     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; CLKD16:inst10|CLKout                                                                                                             ; FF_X2_Y14_N11     ; 3       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; CLKD16:inst12|CLKout                                                                                                             ; FF_X1_Y14_N3      ; 3       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; CLKD16:inst21|CLKout                                                                                                             ; FF_X1_Y20_N7      ; 3       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; CLKD16:inst22|CLKout                                                                                                             ; FF_X2_Y20_N23     ; 5       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; CLKD16:inst5|CLKout                                                                                                              ; FF_X3_Y14_N11     ; 3       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; CLKIN                                                                                                                            ; PIN_G21           ; 107     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; Decode:inst3|SetTrigTime                                                                                                         ; FF_X19_Y26_N1     ; 11      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; MyRx:inst1|DataReady                                                                                                             ; FF_X19_Y26_N9     ; 85      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; MyUart:inst15|RdCLK                                                                                                              ; FF_X21_Y10_N17    ; 141     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2             ; 64      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_2             ; 64      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_2             ; 178     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[0]                        ; PLL_3             ; 6       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[1]                        ; PLL_3             ; 6       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[2]                        ; PLL_3             ; 6       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0]                                            ; PLL_4             ; 16      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1]                                            ; PLL_4             ; 81      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; core:inst14|ENOUT                                                                                                                ; FF_X19_Y7_N13     ; 133     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0] ; 248     ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1] ; 185     ;
; OutputController:inst13|tDataIn[89]~3                                                                                                                                                                ; 128     ;
; OutputController:inst13|always2~1                                                                                                                                                                    ; 82      ;
; OutputController:inst13|always2~0                                                                                                                                                                    ; 80      ;
; core:inst14|ClrFIFO                                                                                                                                                                                  ; 67      ;
; Decode:inst3|state~0                                                                                                                                                                                 ; 50      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|pulse_ram_output~1                                                                                  ; 49      ;
; OutputController:inst13|always2~2                                                                                                                                                                    ; 48      ;
; MyRx:inst1|DataOut[0]~0                                                                                                                                                                              ; 44      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[8]~8                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[7]~7                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[6]~6                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[5]~5                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[4]~4                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[3]~3                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[2]~2                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[1]~1                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[0]~0                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[8]                                                                  ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[7]                                                                  ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[6]                                                                  ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[5]                                                                  ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[4]                                                                  ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[3]                                                                  ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[2]                                                                  ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[1]                                                                  ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[0]                                                                  ; 33      ;
; OutputController:inst13|tIndex[3]                                                                                                                                                                    ; 32      ;
; OutputController:inst13|tIndex[2]                                                                                                                                                                    ; 32      ;
; OutputController:inst13|tIndex[0]                                                                                                                                                                    ; 32      ;
; OutputController:inst13|tIndex[1]                                                                                                                                                                    ; 32      ;
; 16Trig:inst4|inst40~0                                                                                                                                                                                ; 28      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~0                                                                                                 ; 27      ;
; AllStore:inst2|inst2~0                                                                                                                                                                               ; 27      ;
; Decode:inst3|Order[0]~0                                                                                                                                                                              ; 25      ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|rom_init_state                                  ; 19      ;
; ~GND                                                                                                                                                                                                 ; 17      ;
; MyRx:inst1|Data[10]~7                                                                                                                                                                                ; 17      ;
; MyRx:inst1|Data[9]~6                                                                                                                                                                                 ; 17      ;
; MyRx:inst1|Data[8]~5                                                                                                                                                                                 ; 17      ;
; MyRx:inst1|Data[7]~4                                                                                                                                                                                 ; 17      ;
; MyRx:inst1|Data[6]~3                                                                                                                                                                                 ; 17      ;
; MyRx:inst1|Data[5]~2                                                                                                                                                                                 ; 17      ;
; MyRx:inst1|Data[4]~1                                                                                                                                                                                 ; 17      ;
; MyRx:inst1|Data[3]~0                                                                                                                                                                                 ; 17      ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|reconfig_seq_ena_state                          ; 17      ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|rom_data_state                                  ; 17      ;
; MyRx:inst1|DataOut[1]~_Duplicate_1                                                                                                                                                                   ; 17      ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]_OTERM95                                                                                 ; 16      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ALTSYNCRAM                            ; M9K  ; Simple Dual Port ; Dual Clocks  ; 2048         ; 128          ; 2048         ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 2048                        ; 128                         ; 2048                        ; 128                         ; 262144              ; 32   ; None               ; M9K_X13_Y2_N0, M9K_X13_Y3_N0, M9K_X13_Y1_N0, M9K_X13_Y4_N0, M9K_X13_Y6_N0, M9K_X13_Y7_N0, M9K_X13_Y8_N0, M9K_X13_Y5_N0, M9K_X13_Y13_N0, M9K_X13_Y16_N0, M9K_X13_Y14_N0, M9K_X13_Y15_N0, M9K_X13_Y9_N0, M9K_X13_Y10_N0, M9K_X13_Y12_N0, M9K_X13_Y11_N0, M9K_X25_Y13_N0, M9K_X25_Y14_N0, M9K_X25_Y11_N0, M9K_X25_Y12_N0, M9K_X25_Y7_N0, M9K_X25_Y10_N0, M9K_X25_Y8_N0, M9K_X25_Y9_N0, M9K_X25_Y3_N0, M9K_X25_Y4_N0, M9K_X25_Y6_N0, M9K_X25_Y5_N0, M9K_X25_Y2_N0, M9K_X25_Y16_N0, M9K_X25_Y1_N0, M9K_X25_Y15_N0 ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|altsyncram:altsyncram4|altsyncram_fv01:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 144          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 144    ; 144                         ; 1                           ; --                          ; --                          ; 144                 ; 1    ; None               ; M9K_X25_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_1:u4|altsyncram:altsyncram_component|altsyncram_2da1:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; ROM              ; Single Clock ; 256          ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256    ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; NewPLL_500MSPS.mif ; M9K_X25_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_vca1:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; ROM              ; Single Clock ; 256          ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256    ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; NewPLL_200MSPS.mif ; M9K_X25_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_3:u6|altsyncram:altsyncram_component|altsyncram_uca1:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; ROM              ; Single Clock ; 256          ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256    ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; NewPLL_100MSPS.mif ; M9K_X25_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_4:u7|altsyncram:altsyncram_component|altsyncram_iba1:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; ROM              ; Single Clock ; 256          ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256    ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; NewPLL_50MSPS.mif  ; M9K_X25_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_1:u4|altsyncram:altsyncram_component|altsyncram_2da1:auto_generated|ALTSYNCRAM                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;8;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;16;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;24;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;32;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;40;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;48;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;56;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;64;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;72;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;80;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;88;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;96;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;104;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;112;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;120;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;224;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;248;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_4:u7|altsyncram:altsyncram_component|altsyncram_iba1:auto_generated|ALTSYNCRAM                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;8;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;16;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;24;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;32;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;40;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;48;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;56;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;64;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;72;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;80;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;88;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;96;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;112;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;120;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;224;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;248;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_3:u6|altsyncram:altsyncram_component|altsyncram_uca1:auto_generated|ALTSYNCRAM                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;8;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;16;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;24;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;32;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;40;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;48;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;56;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;64;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;72;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;80;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;88;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;96;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;104;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;112;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;120;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;224;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;248;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_vca1:auto_generated|ALTSYNCRAM                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;8;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;16;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;24;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;32;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;40;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;48;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;56;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;64;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;72;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;80;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;88;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;96;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;104;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;112;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;120;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;224;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;248;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;




+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 3,251 / 47,787 ( 7 % ) ;
; C16 interconnects          ; 166 / 1,804 ( 9 % )    ;
; C4 interconnects           ; 2,956 / 31,272 ( 9 % ) ;
; Direct links               ; 297 / 47,787 ( < 1 % ) ;
; Global clocks              ; 20 / 20 ( 100 % )      ;
; Local interconnects        ; 807 / 15,408 ( 5 % )   ;
; R24 interconnects          ; 183 / 1,775 ( 10 % )   ;
; R4 interconnects           ; 3,885 / 41,310 ( 9 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 9.71) ; Number of LABs  (Total = 153) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 7                             ;
; 2                                          ; 17                            ;
; 3                                          ; 7                             ;
; 4                                          ; 11                            ;
; 5                                          ; 4                             ;
; 6                                          ; 8                             ;
; 7                                          ; 8                             ;
; 8                                          ; 6                             ;
; 9                                          ; 3                             ;
; 10                                         ; 7                             ;
; 11                                         ; 4                             ;
; 12                                         ; 7                             ;
; 13                                         ; 6                             ;
; 14                                         ; 5                             ;
; 15                                         ; 13                            ;
; 16                                         ; 40                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.61) ; Number of LABs  (Total = 153) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 51                            ;
; 1 Clock                            ; 109                           ;
; 1 Clock enable                     ; 30                            ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 3                             ;
; 2 Clock enables                    ; 12                            ;
; 2 Clocks                           ; 37                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.47) ; Number of LABs  (Total = 153) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 6                             ;
; 3                                            ; 4                             ;
; 4                                            ; 15                            ;
; 5                                            ; 5                             ;
; 6                                            ; 1                             ;
; 7                                            ; 4                             ;
; 8                                            ; 11                            ;
; 9                                            ; 2                             ;
; 10                                           ; 5                             ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 2                             ;
; 14                                           ; 4                             ;
; 15                                           ; 8                             ;
; 16                                           ; 3                             ;
; 17                                           ; 8                             ;
; 18                                           ; 3                             ;
; 19                                           ; 10                            ;
; 20                                           ; 12                            ;
; 21                                           ; 8                             ;
; 22                                           ; 3                             ;
; 23                                           ; 3                             ;
; 24                                           ; 5                             ;
; 25                                           ; 6                             ;
; 26                                           ; 5                             ;
; 27                                           ; 0                             ;
; 28                                           ; 4                             ;
; 29                                           ; 0                             ;
; 30                                           ; 2                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.35) ; Number of LABs  (Total = 153) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 27                            ;
; 2                                               ; 21                            ;
; 3                                               ; 17                            ;
; 4                                               ; 18                            ;
; 5                                               ; 12                            ;
; 6                                               ; 13                            ;
; 7                                               ; 6                             ;
; 8                                               ; 5                             ;
; 9                                               ; 6                             ;
; 10                                              ; 7                             ;
; 11                                              ; 6                             ;
; 12                                              ; 2                             ;
; 13                                              ; 3                             ;
; 14                                              ; 3                             ;
; 15                                              ; 3                             ;
; 16                                              ; 2                             ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.50) ; Number of LABs  (Total = 153) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 10                            ;
; 3                                            ; 5                             ;
; 4                                            ; 10                            ;
; 5                                            ; 7                             ;
; 6                                            ; 10                            ;
; 7                                            ; 11                            ;
; 8                                            ; 10                            ;
; 9                                            ; 4                             ;
; 10                                           ; 12                            ;
; 11                                           ; 8                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 5                             ;
; 15                                           ; 2                             ;
; 16                                           ; 1                             ;
; 17                                           ; 2                             ;
; 18                                           ; 6                             ;
; 19                                           ; 2                             ;
; 20                                           ; 2                             ;
; 21                                           ; 3                             ;
; 22                                           ; 4                             ;
; 23                                           ; 6                             ;
; 24                                           ; 5                             ;
; 25                                           ; 0                             ;
; 26                                           ; 2                             ;
; 27                                           ; 8                             ;
; 28                                           ; 7                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 82           ; 39           ; 82           ; 0            ; 0            ; 108       ; 82           ; 0            ; 108       ; 108       ; 0            ; 0            ; 0            ; 0            ; 23           ; 0            ; 0            ; 23           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 108       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 26           ; 69           ; 26           ; 108          ; 108          ; 0         ; 26           ; 108          ; 0         ; 0         ; 108          ; 108          ; 108          ; 108          ; 85           ; 108          ; 108          ; 85           ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 0         ; 108          ; 108          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; EN_FIFO            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[10]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[9]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[8]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[7]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[6]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[5]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[4]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[3]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[2]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[1]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[0]        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addEN              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TrigEN_CMD         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SetInit            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SetTrigTime        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_DP            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_DP            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_DP            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_DP            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLKUN              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PLLbusy            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TxOut              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[7]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[6]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[5]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[4]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[3]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[2]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[1]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[0]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TrigEN_SW          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLKIN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reload2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reload1            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLKIN2             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rx                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[0]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[2]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[1]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[4]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[3]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[6]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[5]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[15]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[8]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[7]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[10]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[9]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[12]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[11]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[14]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[13]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; On                       ;
; nCEO                                         ; As output driving ground ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                                        ; Destination Clock(s)                                                                                                                                                                                                   ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                       ; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2],UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0] ; 864.348           ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                       ; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2],UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0] ; 593.169           ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2],UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2],UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0] ; 197.055           ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                  ; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                  ; 135.081           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 Service Pack 0.08 SJ Full Version
    Info: Processing started: Sat Nov 12 13:10:05 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE0_Default -c DE0_Default
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP3C16F484C6 for design "DE0_Default"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Compensating output pin "CLKUN", which is fed by CLK[4] port of PLL "PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1"
Info: Implemented PLL "PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 10, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 10, clock division of 1, and phase shift of 180 degrees (1000 ps) for PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info: Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2] port
    Info: Implementing clock multiplication of 20, clock division of 7, and phase shift of 0 degrees (0 ps) for PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[4] port
Warning: The contents of the scan chain Memory Initialization File Z:/FCD-3009-1.1/DE0/OPLA/FPGA_LE3/NewPLL_500MSPS.mif for PLL "PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1" do not match the initial state of the scan chain for the PLL
    Warning: The value for the clk0 Counter High Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info: The value in the parameter value source scan chain initialization file: 2
        Info: The value in the parameter value source PLL node: 1
    Warning: The value for the clk0 Counter Low Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info: The value in the parameter value source scan chain initialization file: 2
        Info: The value in the parameter value source PLL node: 1
    Warning: The value for the clk1 Counter High Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info: The value in the parameter value source scan chain initialization file: 2
        Info: The value in the parameter value source PLL node: 1
    Warning: The value for the clk1 Counter Low Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info: The value in the parameter value source scan chain initialization file: 2
        Info: The value in the parameter value source PLL node: 1
    Warning: The value for the clk2 Counter High Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info: The value in the parameter value source scan chain initialization file: 8
        Info: The value in the parameter value source PLL node: 4
    Warning: The value for the clk2 Counter Low Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info: The value in the parameter value source scan chain initialization file: 8
        Info: The value in the parameter value source PLL node: 4
    Warning: The value for the clk3 Counter Bypass parameter does not match the value of the initial state of the scan chain for the PLL
        Info: The value in the parameter value source scan chain initialization file: Not Bypassed
        Info: The value in the parameter value source PLL node: Bypassed
    Warning: The value for the clk3 Counter High Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info: The value in the parameter value source scan chain initialization file: 8
        Info: The value in the parameter value source PLL node: 0
    Warning: The value for the clk3 Counter Low Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info: The value in the parameter value source scan chain initialization file: 8
        Info: The value in the parameter value source PLL node: 0
Info: Implemented PLL "UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 1, clock division of 434, and phase shift of 0 degrees (0 ps) for UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 2, clock division of 217, and phase shift of 0 degrees (0 ps) for UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1] port
Warning: Compensate clock of PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" has been set to clock0
Info: Implemented PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 2, clock division of 5, and phase shift of 0 degrees (0 ps) for RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 50, and phase shift of 180 degrees (500000 ps) for RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[1] port
    Info: Implementing clock multiplication of 1, clock division of 20000, and phase shift of 0 degrees (0 ps) for RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[2] port
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C40F484C6 is compatible
    Info: Device EP3C55F484C6 is compatible
    Info: Device EP3C80F484C6 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location K2
    Info: Pin ~ALTERA_DATA0~ is reserved at location K1
    Info: Pin ~ALTERA_nCEO~ is reserved at location K22
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 26 pins of 108 total pins
    Info: Pin EN_FIFO not assigned to an exact location on the device
    Info: Pin Wrusedw0[10] not assigned to an exact location on the device
    Info: Pin Wrusedw0[9] not assigned to an exact location on the device
    Info: Pin Wrusedw0[8] not assigned to an exact location on the device
    Info: Pin Wrusedw0[7] not assigned to an exact location on the device
    Info: Pin Wrusedw0[6] not assigned to an exact location on the device
    Info: Pin Wrusedw0[5] not assigned to an exact location on the device
    Info: Pin Wrusedw0[4] not assigned to an exact location on the device
    Info: Pin Wrusedw0[3] not assigned to an exact location on the device
    Info: Pin Wrusedw0[2] not assigned to an exact location on the device
    Info: Pin Wrusedw0[1] not assigned to an exact location on the device
    Info: Pin Wrusedw0[0] not assigned to an exact location on the device
    Info: Pin addEN not assigned to an exact location on the device
    Info: Pin TrigEN_CMD not assigned to an exact location on the device
    Info: Pin SetInit not assigned to an exact location on the device
    Info: Pin SetTrigTime not assigned to an exact location on the device
    Info: Pin CLKUN not assigned to an exact location on the device
    Info: Pin PLLbusy not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[7] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[6] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[5] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[4] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[3] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[2] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[1] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[0] not assigned to an exact location on the device
Warning: The input ports of the PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 and the PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning: PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 and PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 have different input signals for input port ARESET
    Warning: PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 and PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 have different input signals for input port FBIN
    Warning: PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 and PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 have different input signals for input port SCANDATA
    Warning: PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 and PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 have different input signals for input port SCANCLK
    Warning: PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 and PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 have different input signals for input port SCANCLKENA
    Warning: PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 and PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 have different input signals for input port CONFIGUPDATE
Critical Warning: Output pin "TestOut[11]" (external output clock of PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1") uses I/O standard 3.3-V LVTTL, has current strength 8mA, output load 0pF, and output clock frequency of -0 MHz, but target device can support only maximum output clock frequency of 250 MHz for this combination of I/O standard, current strength and load
Critical Warning: Output pin "TestOut[10]" (external output clock of PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1") uses I/O standard 3.3-V LVTTL, has current strength 8mA, output load 0pF, and output clock frequency of -0 MHz, but target device can support only maximum output clock frequency of 250 MHz for this combination of I/O standard, current strength and load
Critical Warning: Output pin "TestOut[9]" (external output clock of PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1") uses I/O standard 3.3-V LVTTL, has current strength 8mA, output load 0pF, and output clock frequency of -0 MHz, but target device can support only maximum output clock frequency of 250 MHz for this combination of I/O standard, current strength and load
Critical Warning: Output pin "TestOut[8]" (external output clock of PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1") uses I/O standard 3.3-V LVTTL, has current strength 8mA, output load 0pF, and output clock frequency of -0 MHz, but target device can support only maximum output clock frequency of 250 MHz for this combination of I/O standard, current strength and load
Critical Warning: PLL "UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_G21"
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node CLKIN~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info: Automatically promoted node PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C2 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info: Automatically promoted node PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C3 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info: Automatically promoted node PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[4] (placed in counter C0 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL2E0
Info: Automatically promoted node RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info: Automatically promoted node RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C3 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info: Automatically promoted node UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C3 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info: Automatically promoted node AllStore:inst2|21mux:inst16|5 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node MyUart:inst15|RdCLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node OutputController:inst13|RD
Info: Automatically promoted node MyRx:inst1|DataReady 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Decode:inst3|SetTrigTime
        Info: Destination node Decode:inst3|SoftReload
Info: Automatically promoted node Decode:inst3|SetTrigTime 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Decode:inst3|SetTrigTime~0
        Info: Destination node SetTrigTime~output
Info: Automatically promoted node CLKD16:inst22|CLKout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLKD16:inst22|CLKout~0
Info: Automatically promoted node CLKD16:inst10|CLKout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLKD16:inst12|CLKout
        Info: Destination node CLKD16:inst10|CLKout~0
Info: Automatically promoted node CLKD16:inst12|CLKout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLKD16:inst21|CLKout
        Info: Destination node CLKD16:inst12|CLKout~0
Info: Automatically promoted node CLKD16:inst21|CLKout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLKD16:inst22|CLKout
        Info: Destination node CLKD16:inst21|CLKout~0
        Info: Destination node LED[1]~output
Info: Automatically promoted node CLKD16:inst5|CLKout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLKD16:inst10|CLKout
        Info: Destination node CLKD16:inst5|CLKout~0
Info: Automatically promoted node core:inst14|ENOUT 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node MyUart:inst15|Tx~1
        Info: Destination node MyUart:inst15|index~10
        Info: Destination node MyUart:inst15|always0~1
        Info: Destination node OutputController:inst13|DataOut[1]~10
        Info: Destination node MyUart:inst15|Tx~5
Info: Automatically promoted node 16Trig:inst4|inst40~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_h0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~0
        Info: Destination node core:inst14|always2~2
        Info: Destination node core:inst14|timecalc[3]~2
        Info: Destination node 16Trig:inst4|QTrig:inst7|trig:inst|CMD[0]~1
        Info: Destination node 16Trig:inst4|QTrig:inst7|trig:inst1|CMD[3]~1
        Info: Destination node 16Trig:inst4|QTrig:inst7|trig:inst2|CMD[1]~1
        Info: Destination node 16Trig:inst4|QTrig:inst7|trig:inst3|CMD[0]~1
        Info: Destination node 16Trig:inst4|QTrig:inst8|trig:inst|CMD[1]~1
        Info: Destination node 16Trig:inst4|QTrig:inst8|trig:inst1|CMD[3]~1
        Info: Destination node 16Trig:inst4|QTrig:inst8|trig:inst2|CMD[3]~1
        Info: Non-global destination nodes limited to 10 nodes
Warning: No remapping logic cells found for PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 with non-phase dynamic reconfiguration enabled
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info: Packed 23 registers into blocks of type I/O Output Buffer
    Extra Info: Created 23 register duplicates
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 25 (unused VREF, 3.3V VCCIO, 0 input, 25 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 18 total pin(s) used --  15 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 17 total pin(s) used --  29 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  26 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  44 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 34 total pin(s) used --  13 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" in Source Synchronous mode with compensated output clock set to clk[0] is not fully compensated because it does not feed an I/O input register
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[0] feeds output pin "TestOut[3]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[0] feeds output pin "TestOut[2]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[0] feeds output pin "TestOut[1]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[0] feeds output pin "TestOut[0]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[1] feeds output pin "TestOut[7]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[1] feeds output pin "TestOut[6]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[1] feeds output pin "TestOut[5]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[1] feeds output pin "TestOut[4]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[2] feeds output pin "TestOut[11]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[2] feeds output pin "TestOut[10]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[2] feeds output pin "TestOut[9]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[2] feeds output pin "TestOut[8]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Evaluation Phase
    Info: Asynchronous signal |Block1|core:inst14|ENOUT~clkctrl
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|pll_areset~0
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |Block1|core:inst14|ClrFIFO
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |Block1|16Trig:inst4|inst40~0clkctrl
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |Block1|core:inst14|state[3]
        Info: Signal not critical. No action is required
    Info: Found 5 asynchronous signals of which 0 will be pipelined
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 405 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 1234 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:01:41
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "CLKD4P0"
    Warning: Ignored I/O standard assignment to node "CLKD4P1"
    Warning: Ignored I/O standard assignment to node "CLKP0"
    Warning: Ignored I/O standard assignment to node "CLKP1"
    Warning: Ignored I/O standard assignment to node "ENOUT"
    Warning: Ignored I/O standard assignment to node "ENTrig"
    Warning: Ignored I/O standard assignment to node "ENWFIFO"
    Warning: Ignored I/O standard assignment to node "OPC_Data_For_TXOUT[0]"
    Warning: Ignored I/O standard assignment to node "OPC_Data_For_TXOUT[1]"
    Warning: Ignored I/O standard assignment to node "OPC_Data_For_TXOUT[2]"
    Warning: Ignored I/O standard assignment to node "OPC_Data_For_TXOUT[3]"
    Warning: Ignored I/O standard assignment to node "OPC_Data_For_TXOUT[4]"
    Warning: Ignored I/O standard assignment to node "OPC_Data_For_TXOUT[5]"
    Warning: Ignored I/O standard assignment to node "OPC_Data_For_TXOUT[6]"
    Warning: Ignored I/O standard assignment to node "OPC_Data_For_TXOUT[7]"
    Warning: Ignored I/O standard assignment to node "OPC_FinishRD"
    Warning: Ignored I/O standard assignment to node "OPC_RD"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[0]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[10]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[11]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[12]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[13]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[14]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[15]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[16]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[17]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[18]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[19]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[1]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[20]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[21]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[22]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[23]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[24]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[25]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[26]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[27]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[28]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[29]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[2]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[30]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[31]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[3]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[4]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[5]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[6]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[7]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[8]"
    Warning: Ignored I/O standard assignment to node "OPC_TDataOut[9]"
    Warning: Ignored I/O standard assignment to node "OPC_tIndex[0]"
    Warning: Ignored I/O standard assignment to node "OPC_tIndex[1]"
    Warning: Ignored I/O standard assignment to node "OPC_tIndex[2]"
    Warning: Ignored I/O standard assignment to node "OPC_tIndex[3]"
    Warning: Ignored I/O standard assignment to node "OPC_tIndex[4]"
    Warning: Ignored I/O standard assignment to node "OutCLK"
    Warning: Ignored I/O standard assignment to node "ResTri"
    Warning: Ignored I/O standard assignment to node "SOUT[0]"
    Warning: Ignored I/O standard assignment to node "SOUT[10]"
    Warning: Ignored I/O standard assignment to node "SOUT[11]"
    Warning: Ignored I/O standard assignment to node "SOUT[12]"
    Warning: Ignored I/O standard assignment to node "SOUT[13]"
    Warning: Ignored I/O standard assignment to node "SOUT[14]"
    Warning: Ignored I/O standard assignment to node "SOUT[15]"
    Warning: Ignored I/O standard assignment to node "SOUT[16]"
    Warning: Ignored I/O standard assignment to node "SOUT[17]"
    Warning: Ignored I/O standard assignment to node "SOUT[18]"
    Warning: Ignored I/O standard assignment to node "SOUT[19]"
    Warning: Ignored I/O standard assignment to node "SOUT[1]"
    Warning: Ignored I/O standard assignment to node "SOUT[20]"
    Warning: Ignored I/O standard assignment to node "SOUT[21]"
    Warning: Ignored I/O standard assignment to node "SOUT[22]"
    Warning: Ignored I/O standard assignment to node "SOUT[23]"
    Warning: Ignored I/O standard assignment to node "SOUT[24]"
    Warning: Ignored I/O standard assignment to node "SOUT[25]"
    Warning: Ignored I/O standard assignment to node "SOUT[26]"
    Warning: Ignored I/O standard assignment to node "SOUT[27]"
    Warning: Ignored I/O standard assignment to node "SOUT[28]"
    Warning: Ignored I/O standard assignment to node "SOUT[29]"
    Warning: Ignored I/O standard assignment to node "SOUT[2]"
    Warning: Ignored I/O standard assignment to node "SOUT[30]"
    Warning: Ignored I/O standard assignment to node "SOUT[31]"
    Warning: Ignored I/O standard assignment to node "SOUT[3]"
    Warning: Ignored I/O standard assignment to node "SOUT[4]"
    Warning: Ignored I/O standard assignment to node "SOUT[5]"
    Warning: Ignored I/O standard assignment to node "SOUT[6]"
    Warning: Ignored I/O standard assignment to node "SOUT[7]"
    Warning: Ignored I/O standard assignment to node "SOUT[8]"
    Warning: Ignored I/O standard assignment to node "SOUT[9]"
    Warning: Ignored I/O standard assignment to node "SoftReload"
    Warning: Ignored I/O standard assignment to node "aclr"
    Warning: Ignored I/O standard assignment to node "state[0]"
    Warning: Ignored I/O standard assignment to node "state[1]"
    Warning: Ignored I/O standard assignment to node "state[2]"
    Warning: Ignored I/O standard assignment to node "state[3]"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[1]~1" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed~0" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|bypass_reg_out" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|bypass_reg_out~0" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|crc_rom_sr_ena~2" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|current_segment_delayed[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~10" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~14" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~2" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~5" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~66" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~67" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~7" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~70" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~71" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~72" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[12]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[15]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|reset_all" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|reset_all~0" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sdr~0" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|full_go[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|full_go[0]~2" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~0" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal1~0" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal3~0" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~1" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~2" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_5fi:auto_generated|counter_reg_bit[3]~6" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~64" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~65" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~66" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~67" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~68" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~72" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~75" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~76" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[13]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[14]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|Add0~0" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|Add0~1" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~22" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~14" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~15" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~16" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~17" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~18" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~19" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~20" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~21" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~20" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~24" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~21" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~22" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~23" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~25" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|status_load_on~1" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|status_load_on~2" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~3" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~4" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|tdo~4" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|tdo~5" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|tdo~6" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|tdo~7" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|tdo~8" is assigned to location or region, but does not exist in design
    Warning: Node "SignalTap:inst16|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|Equal6~0" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|Equal6~1" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|clr_reg" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|clr_reg_proc~0" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg[0]_OTERM227" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg[0]_OTERM229" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg[0]_OTERM231" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg[0]_OTERM233" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg[0]~16" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg[1]_OTERM219" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg[1]_OTERM221" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg[1]_OTERM223_OTERM265" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg[1]_OTERM225" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg[1]~12" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg[1]~13" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg[1]~14" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|hub_mode_reg~15" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_proc~2" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg[1][0]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg[1][0]~57" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg[1][0]~58" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg[1][0]~59" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg[1][1]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg[1][2]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg[1][3]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg[1][4]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg[1][5]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg[1][6]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg[1][7]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg~56" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg~60" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg~61" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg~62" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg~63" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg~64" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg~65" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irf_reg~66" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[0]~46" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[3]~49" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[3]~50" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[3]~51" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[3]~52" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[4]~45" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg~44" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg~47" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg~48" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg~53" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg~54" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg~55" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|irsr_reg~56" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|node_ena_proc~0" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|node_ena_proc~1" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|node_ena~7" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|node_ena~8" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|node_ena~9" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|reset_ena_reg" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|reset_ena_reg_proc~2" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][0]_OTERM251" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][0]_OTERM297" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][0]_OTERM299" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~49" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~50" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][1]_OTERM249" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][1]_OTERM293" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][1]_OTERM295" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][2]_OTERM247" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][2]_OTERM289" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][2]_OTERM291" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][3]_OTERM245" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][3]_OTERM285" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][3]_OTERM287" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][4]_OTERM243" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][4]_OTERM281" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][4]_OTERM283" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][5]_OTERM241" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][5]_OTERM277" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][5]_OTERM279" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][6]_OTERM239" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][6]_OTERM273" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][6]_OTERM275" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][7]_OTERM237" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][7]_OTERM267" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][7]_OTERM269_OTERM343" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][7]_OTERM269_OTERM345" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][7]_OTERM269_OTERM347" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg[1][7]_OTERM271" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg~48" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg~51" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg~52" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg~53" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg~54" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg~55" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg~56" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|shadow_irf_reg~57" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~29" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~16" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~17" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~18" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~19" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~20" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~21" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~22" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~23" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~24" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~25" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~26" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~27" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~28" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|clear_signal" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~25" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~26" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~29" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~30" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~31" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~32" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~27" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~28" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~33" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~34" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~35" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~13" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~15" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~19" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~24" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~26" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~29" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~3" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~30" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~31" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~32" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~8" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]_NEW479_RTM0481" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]_OTERM499" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~0" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|tdo" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|tdo_bypass_reg" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|tdo_bypass_reg~0" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|tdo~3" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|tdo~4" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|tdo~5" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|tdo~6" is assigned to location or region, but does not exist in design
    Warning: Node "sld_hub:sld_hub_inst|tdo~_wirecell" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:01:50
Info: Fitter placement preparation operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Fitter placement preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:31
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Execution Phase
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 85 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 1559 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:01:57
Info: Estimated most critical path is register to pin delay of 2.351 ns
    Info: 1: + IC(0.000 ns) + CELL(0.192 ns) = 0.192 ns; Loc. = DDIOOUTCELL_X0_Y21_N25; Fanout = 1; REG Node = 'CLKD16:inst23|CLKout'
    Info: 2: + IC(0.044 ns) + CELL(2.115 ns) = 2.351 ns; Loc. = IOOBUF_X0_Y21_N23; Fanout = 1; COMB Node = 'LED[2]~output'
    Info: 3: + IC(0.000 ns) + CELL(0.000 ns) = 2.351 ns; Loc. = PIN_J3; Fanout = 0; PIN Node = 'LED[2]'
    Info: Total cell delay = 2.307 ns ( 98.13 % )
    Info: Total interconnect delay = 0.044 ns ( 1.87 % )
Info: Fitter routing operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: 15 (of 5797) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 9% of the available device resources
    Info: Peak interconnect usage is 30% of the available device resources in the region that extends from location X10_Y0 to location X20_Y9
Info: Fitter routing operations ending: elapsed time is 00:00:59
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: 23 pins must meet Altera requirements for 3.3, 3.0, and 2.5-V interfaces. Refer to the device Application Note 447 (Interfacing Cyclone&nbsp;III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems).
    Info: Pin TrigEN_SW uses I/O standard 3.3-V LVTTL at H5
    Info: Pin SW2 uses I/O standard 3.3-V LVCMOS at H6
    Info: Pin CLKIN uses I/O standard 3.3-V LVTTL at G21
    Info: Pin Reload2 uses I/O standard 3.3-V LVTTL at J6
    Info: Pin Reload1 uses I/O standard 3.3-V LVTTL at H2
    Info: Pin CLKIN2 uses I/O standard 3.3-V LVCMOS at B12
    Info: Pin Rx uses I/O standard 3.3-V LVTTL at U22
    Info: Pin Xin[0] uses I/O standard 3.3-V LVTTL at AB13
    Info: Pin Xin[2] uses I/O standard 3.3-V LVTTL at AA10
    Info: Pin Xin[1] uses I/O standard 3.3-V LVTTL at AA13
    Info: Pin Xin[4] uses I/O standard 3.3-V LVTTL at AB5
    Info: Pin Xin[3] uses I/O standard 3.3-V LVTTL at AB8
    Info: Pin Xin[6] uses I/O standard 3.3-V LVTTL at AB4
    Info: Pin Xin[5] uses I/O standard 3.3-V LVTTL at AA5
    Info: Pin Xin[15] uses I/O standard 3.3-V LVTTL at V8
    Info: Pin Xin[8] uses I/O standard 3.3-V LVTTL at V14
    Info: Pin Xin[7] uses I/O standard 3.3-V LVTTL at AA4
    Info: Pin Xin[10] uses I/O standard 3.3-V LVTTL at W13
    Info: Pin Xin[9] uses I/O standard 3.3-V LVTTL at Y13
    Info: Pin Xin[12] uses I/O standard 3.3-V LVTTL at R10
    Info: Pin Xin[11] uses I/O standard 3.3-V LVTTL at V12
    Info: Pin Xin[14] uses I/O standard 3.3-V LVTTL at W10
    Info: Pin Xin[13] uses I/O standard 3.3-V LVTTL at Y10
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Info: Generated suppressed messages file Z:/FCD-3009-1.1/DE0/OPLA/FPGA_LE3/DE0_Default.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 416 warnings
    Info: Peak virtual memory: 406 megabytes
    Info: Processing ended: Sat Nov 12 13:15:07 2011
    Info: Elapsed time: 00:05:02
    Info: Total CPU time (on all processors): 00:05:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in Z:/FCD-3009-1.1/DE0/OPLA/FPGA_LE3/DE0_Default.fit.smsg.


