<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:56.2256</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.09.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0124381</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로기판 및 이를 포함하는 패키지 기판</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2023.03.23</openDate><openNumber>10-2023-0040822</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.08.23</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제1 회로 패턴층; 상기 제1 절연층 및 상기 제1 회로 패턴층 상에 배치되고, 캐비티를 포함하는 제2 절연층을 포함하고, 상기 제1 회로 패턴층은, 상기 캐비티와 수직으로 중첩되고, 칩이 실장되는 제1 패드부; 및 상기 제1 패드부와 연결되는 연결부를 포함하고, 상기 연결부는, 상기 캐비티와 수직으로 중첩되는 제1 부분; 및 상기 캐비티와 수직으로 중첩되지 않는 제2 부분을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치된 제1 회로 패턴층;상기 제1 절연층 및 상기 제1 회로 패턴층 상에 배치되고, 캐비티를 포함하는 제2 절연층을 포함하고,상기 제1 회로 패턴층은,상기 캐비티와 수직으로 중첩되고, 칩이 실장되는 제1 패드부; 및상기 제1 패드부와 연결되는 연결부를 포함하고,상기 연결부는,상기 캐비티와 수직으로 중첩되는 제1 부분; 및상기 캐비티와 수직으로 중첩되지 않는 제2 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 패드부의 폭은 상기 연결부의 폭보다 크고,상기 연결부는 트레이스를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 회로 패턴층은,상기 캐비티와 수직으로 중첩되지 않는 제2 패드부를 포함하고,상기 연결부의 제1 부분의 일단은 상기 제1 패드부와 직접 접촉하고,상기 연결부의 제2 부분의 일단은 상기 제2 패드부와 직접 접촉하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 캐비티를 포함하는 상기 제2 절연층은,상기 제1 절연층을 향할수록 폭이 점진적으로 감소하는 경사면을 갖는,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 연결부는 상기 제2 절연층의 상기 경사면과 수직으로 중첩되는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제2 절연층의 상기 경사면은,상기 연결부를 포함하는 제1 회로 패턴층과 수직으로 중첩되는 중첩 영역; 및상기 제1 회로 패턴층과 수직으로 중첩되지 않는 비중첩 영역을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 연결부의 상기 제1 및 제2 부분은 동일 평면 상에 위치하고,상기 연결부의 상기 제2 부분의 상면은 상기 제2 절연층으로 덮이는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 제1 절연층은 제1 절연물질을 포함하고,상기 제2 절연층은 상기 제1 절연물질과 다른 제2 절연물질을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제1 절연층은 프리프레그를 포함하고,상기 제2 절연층은 PID(Photoimageable dielectics)를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 제1 패드부 상에 배치되는 제1 도전성 결합부; 및상기 제1 도전성 결합부 상에 배치되는 칩을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제2 절연층 상에 배치되는 제2 회로 패턴층; 및상기 제2 회로 패턴층 상에 배치되는 제2 도전성 결합부를 포함하고,상기 제2 도전성 결합부의 최상단은,상기 소자의 최상단보다 낮게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 제1 절연층 및 상기 제2 절연층은 동일한 제1 절연 물질을 포함하고,상기 제1 절연 물질은 PID(Photoimageable dielectics)를 포함하고,상기 캐비티의 바닥면은,상기 제1 패드부의 하면보다 높게 위치하고, 상기 제1 패드부의 상면보다 낮게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 회로 패턴층은 상기 제1 절연층의 상면 위로 돌출되고,상기 제2 절연층은,상기 캐비티와 수직으로 중첩되고, 상기 제1 패드부 및 상기 연결부 사이에 배치되는 지지 절연부를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 지지 절연부의 두께는, 상기 제1 회로 패턴층의 두께의 20% 내지 95%의 사이의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 제2 절연층 아래에 배치된 제3 절연층을 포함하고,상기 제3 절연층은 상기 제1 및 제2 절연층과 다른 제2 절연물질을 포함하고,상기 제2 절연물질은 프리프레그를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>16. 제1 캐비티를 포함하는 제1 회로 기판; 및상기 제1 캐비티와 수직으로 중첩되는 제2 캐비티를 포함하고, 상기 제1 회로 기판 상에 결합되는 제2 회로 기판;을 포함하고,상기 제1 회로 기판은, 제1 절연층;상기 제1 절연층 상에 배치된 제1 회로 패턴층;상기 제1 절연층 및 상기 제1 회로 패턴층 상에 배치되고 상기 제1 캐비티를 포함하는 제2 절연층;상기 제2 절연층 상에 배치되는 제2 회로 패턴층;을 포함하고,상기 제1 캐비티와 수직으로 중첩된 제1 회로 패턴층 상에 배치되는 제1 도전성 결합부;상기 제1 도전성 결합부 상에 배치된 프로세서 칩;상기 제2 회로 패턴층 상에 배치되고, 상기 제2 회로 기판과 결합되는 제2 도전성 결합부를 포함하고,상기 프로세서 칩의 적어도 일부는 상기 제2 캐비티 내에 배치되는,패키지 기판.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 프로세서 칩의 최상단은, 상기 제2 도전성 결합부의 최상단보다 높게 위치하는,패키지 기판.</claim></claimInfo><claimInfo><claim>18. 제16항 또는 제17항에 있어서,상기 제2 회로 기판 상에 배치되는 제3 회로 기판을 포함하고,상기 제3 회로 기판은 메모리 칩을 포함하며,상기 제2 회로 기판은,상기 제1 회로 기판과 상기 제3 회로 기판 사이를 연결하는 인터포져 기판인,패키지 기판.</claim></claimInfo><claimInfo><claim>19. 제16항 또는 제17항에 있어서,상기 제2 회로 기판에 실장된 메모리 칩을 포함하고,상기 제2 회로 기판은 상기 제1 회로 기판과 연결되는 메모리 기판인,패키지 기판.</claim></claimInfo><claimInfo><claim>20. 제16항 또는 제17항에 있어서,상기 제1 캐비티는 길이 방향 또는 폭 방향으로 이격되는 제1-1 캐비티 및 제1-2 캐비티를 포함하고,상기 프로세서 칩은,상기 제1-1 캐비티 내에 배치되는 제1 프로세서 칩과,상기 제1-2 캐비티 내에 배치되는 제2 프로세서 칩을 포함하고,상기 제1 회로 패턴층은 상기 제1 프로세서 칩과 상기 제2 프로세서 칩을 연결하는 연결부를 포함하고,상기 연결부는,상기 제1-1 캐비티와 수직으로 중첩되고, 상기 제1 프로세서 칩과 연결되는 제1 부분과,상기 제1-2 캐비티와 수직으로 중첩되고, 상기 제2 프로세서 칩과 연결되는 제2 부분과,상기 제1 및 제2 부분 사이를 직접 연결하며, 상기 제1-1 및 제1-2 캐비티 사이의 상기 제2 절연층으로 덮이는 제3 부분을 포함하는, 패키지 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, DONG KEON</engName><name>이동건</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KANG, TAE GYU</engName><name>강태규</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>YOO, HO DOL</engName><name>유호돌</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.09.16</receiptDate><receiptNumber>1-1-2021-1079133-34</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.08.23</receiptDate><receiptNumber>1-1-2024-0922886-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.04.09</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.04.30</receiptDate><receiptNumber>9-6-2025-0107950-51</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.06.17</receiptDate><receiptNumber>9-5-2025-0574040-81</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.18</receiptDate><receiptNumber>1-1-2025-0934968-22</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.08.18</receiptDate><receiptNumber>1-1-2025-0934967-87</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210124381.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9306ae33572f7fecb24203f25ca19e82b1f846bb5ce5b4bc9749d6692b09a6c39800249630b9667b78220be30d9b3792ba2bbf31c39b28307b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfebeb83d4cfa27b3d6b64430be5d64cb6c36296269d9f97101fa8d41b8de60de0c0fd00611e57ee0ddff2f88e10d3125a653e325d9cd6b10d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>