Timing Analyzer report for uart_blink
Tue Mar  1 18:03:43 2022
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clock'
 22. Slow 1200mV 0C Model Hold: 'clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clock'
 30. Fast 1200mV 0C Model Hold: 'clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart_blink                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.6%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 225.48 MHz ; 225.48 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -3.435 ; -201.061           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.385 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -91.665                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                   ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -3.435 ; cntReg[1]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.353      ;
; -3.435 ; cntReg[1]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.353      ;
; -3.435 ; cntReg[1]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.353      ;
; -3.435 ; cntReg[1]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.353      ;
; -3.435 ; cntReg[1]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.353      ;
; -3.435 ; cntReg[1]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.353      ;
; -3.435 ; cntReg[1]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.353      ;
; -3.435 ; cntReg[1]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.353      ;
; -3.435 ; cntReg[1]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.353      ;
; -3.435 ; cntReg[1]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.353      ;
; -3.435 ; cntReg[1]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.353      ;
; -3.389 ; cntReg[2]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.877      ;
; -3.389 ; cntReg[2]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.877      ;
; -3.389 ; cntReg[2]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.877      ;
; -3.389 ; cntReg[2]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.877      ;
; -3.389 ; cntReg[2]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.877      ;
; -3.389 ; cntReg[2]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.877      ;
; -3.389 ; cntReg[2]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.877      ;
; -3.389 ; cntReg[2]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.877      ;
; -3.389 ; cntReg[2]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.877      ;
; -3.389 ; cntReg[2]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.877      ;
; -3.389 ; cntReg[2]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.877      ;
; -3.384 ; cntReg[11] ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.872      ;
; -3.384 ; cntReg[11] ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.872      ;
; -3.384 ; cntReg[11] ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.872      ;
; -3.384 ; cntReg[11] ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.872      ;
; -3.384 ; cntReg[11] ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.872      ;
; -3.384 ; cntReg[11] ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.872      ;
; -3.384 ; cntReg[11] ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.872      ;
; -3.384 ; cntReg[11] ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.872      ;
; -3.384 ; cntReg[11] ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.872      ;
; -3.384 ; cntReg[11] ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.872      ;
; -3.384 ; cntReg[11] ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.872      ;
; -3.351 ; cntReg[13] ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.839      ;
; -3.351 ; cntReg[13] ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.839      ;
; -3.351 ; cntReg[13] ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.839      ;
; -3.351 ; cntReg[13] ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.839      ;
; -3.351 ; cntReg[13] ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.839      ;
; -3.351 ; cntReg[13] ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.839      ;
; -3.351 ; cntReg[13] ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.839      ;
; -3.351 ; cntReg[13] ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.839      ;
; -3.351 ; cntReg[13] ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.839      ;
; -3.351 ; cntReg[13] ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.839      ;
; -3.351 ; cntReg[13] ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.839      ;
; -3.350 ; cntReg[14] ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.838      ;
; -3.350 ; cntReg[14] ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.838      ;
; -3.350 ; cntReg[14] ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.838      ;
; -3.350 ; cntReg[14] ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.838      ;
; -3.350 ; cntReg[14] ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.838      ;
; -3.350 ; cntReg[14] ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.838      ;
; -3.350 ; cntReg[14] ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.838      ;
; -3.350 ; cntReg[14] ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.838      ;
; -3.350 ; cntReg[14] ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.838      ;
; -3.350 ; cntReg[14] ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.838      ;
; -3.350 ; cntReg[14] ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.838      ;
; -3.330 ; cntReg[9]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.248      ;
; -3.330 ; cntReg[9]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.248      ;
; -3.330 ; cntReg[9]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.248      ;
; -3.330 ; cntReg[9]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.248      ;
; -3.330 ; cntReg[9]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.248      ;
; -3.330 ; cntReg[9]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.248      ;
; -3.330 ; cntReg[9]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.248      ;
; -3.330 ; cntReg[9]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.248      ;
; -3.330 ; cntReg[9]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.248      ;
; -3.330 ; cntReg[9]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.248      ;
; -3.330 ; cntReg[9]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.248      ;
; -3.320 ; cntReg[3]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.238      ;
; -3.320 ; cntReg[3]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.238      ;
; -3.320 ; cntReg[3]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.238      ;
; -3.320 ; cntReg[3]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.238      ;
; -3.320 ; cntReg[3]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.238      ;
; -3.320 ; cntReg[3]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.238      ;
; -3.320 ; cntReg[3]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.238      ;
; -3.320 ; cntReg[3]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.238      ;
; -3.320 ; cntReg[3]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.238      ;
; -3.320 ; cntReg[3]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.238      ;
; -3.320 ; cntReg[3]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.238      ;
; -3.287 ; cntReg[12] ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.775      ;
; -3.287 ; cntReg[12] ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.775      ;
; -3.287 ; cntReg[12] ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.775      ;
; -3.287 ; cntReg[12] ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.775      ;
; -3.287 ; cntReg[12] ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.775      ;
; -3.287 ; cntReg[12] ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.775      ;
; -3.287 ; cntReg[12] ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.775      ;
; -3.287 ; cntReg[12] ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.775      ;
; -3.287 ; cntReg[12] ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.775      ;
; -3.287 ; cntReg[12] ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.775      ;
; -3.287 ; cntReg[12] ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.775      ;
; -3.219 ; cntReg[4]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; cntReg[4]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; cntReg[4]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; cntReg[4]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; cntReg[4]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; cntReg[4]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; cntReg[4]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; cntReg[4]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; cntReg[4]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; cntReg[4]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; cntReg[4]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.137      ;
; -3.206 ; cntReg[6]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.080     ; 4.124      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; BufferedTx:tx|Buffer:buf_|stateReg   ; BufferedTx:tx|Buffer:buf_|stateReg   ; clock        ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.403 ; BufferedTx:tx|Tx:tx|shiftReg[1]      ; BufferedTx:tx|Tx:tx|shiftReg[1]      ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; BufferedTx:tx|Buffer:buf_|dataReg[4] ; BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; BufferedTx:tx|Tx:tx|bitsReg[1]       ; BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; BufferedTx:tx|Tx:tx|bitsReg[3]       ; BufferedTx:tx|Tx:tx|bitsReg[3]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; BufferedTx:tx|Tx:tx|bitsReg[2]       ; BufferedTx:tx|Tx:tx|bitsReg[2]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; BufferedTx:tx|Tx:tx|bitsReg[0]       ; BufferedTx:tx|Tx:tx|bitsReg[0]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; blkReg                               ; blkReg                               ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.412 ; BufferedTx:tx|Tx:tx|cntReg[19]       ; BufferedTx:tx|Tx:tx|cntReg[19]       ; clock        ; clock       ; 0.000        ; 0.096      ; 0.694      ;
; 0.429 ; BufferedTx:tx|Tx:tx|shiftReg[3]      ; BufferedTx:tx|Tx:tx|shiftReg[2]      ; clock        ; clock       ; 0.000        ; 0.080      ; 0.695      ;
; 0.431 ; BufferedTx:tx|Tx:tx|shiftReg[5]      ; BufferedTx:tx|Tx:tx|shiftReg[4]      ; clock        ; clock       ; 0.000        ; 0.080      ; 0.697      ;
; 0.432 ; BufferedTx:tx|Tx:tx|shiftReg[1]      ; BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.080      ; 0.698      ;
; 0.432 ; BufferedTx:tx|Tx:tx|shiftReg[4]      ; BufferedTx:tx|Tx:tx|shiftReg[3]      ; clock        ; clock       ; 0.000        ; 0.080      ; 0.698      ;
; 0.543 ; cntReg[1]                            ; cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.510      ; 1.239      ;
; 0.558 ; cntReg[10]                           ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.254      ;
; 0.558 ; cntReg[20]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.254      ;
; 0.559 ; cntReg[24]                           ; cntReg[25]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.255      ;
; 0.560 ; BufferedTx:tx|Tx:tx|cntReg[15]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.480      ; 1.226      ;
; 0.561 ; cntReg[0]                            ; cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.510      ; 1.257      ;
; 0.562 ; BufferedTx:tx|Tx:tx|cntReg[3]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.479      ; 1.227      ;
; 0.563 ; cntReg[10]                           ; cntReg[12]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.259      ;
; 0.563 ; cntReg[20]                           ; cntReg[22]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.259      ;
; 0.579 ; BufferedTx:tx|Tx:tx|cntReg[14]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.480      ; 1.245      ;
; 0.580 ; BufferedTx:tx|Tx:tx|cntReg[2]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.479      ; 1.245      ;
; 0.627 ; BufferedTx:tx|Tx:tx|cntReg[16]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.096      ; 0.909      ;
; 0.629 ; BufferedTx:tx|Tx:tx|cntReg[4]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.095      ; 0.910      ;
; 0.630 ; BufferedTx:tx|Tx:tx|cntReg[18]       ; BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.096      ; 0.912      ;
; 0.633 ; BufferedTx:tx|Tx:tx|cntReg[17]       ; BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.096      ; 0.915      ;
; 0.638 ; BufferedTx:tx|Tx:tx|shiftReg[8]      ; BufferedTx:tx|Tx:tx|shiftReg[7]      ; clock        ; clock       ; 0.000        ; 0.080      ; 0.904      ;
; 0.638 ; cntReg[13]                           ; cntReg[13]                           ; clock        ; clock       ; 0.000        ; 0.097      ; 0.921      ;
; 0.639 ; cntReg[11]                           ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.097      ; 0.922      ;
; 0.639 ; cntReg[21]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.097      ; 0.922      ;
; 0.641 ; cntReg[22]                           ; cntReg[22]                           ; clock        ; clock       ; 0.000        ; 0.097      ; 0.924      ;
; 0.642 ; BufferedTx:tx|Tx:tx|cntReg[10]       ; BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; cntReg[23]                           ; cntReg[23]                           ; clock        ; clock       ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; cntReg[25]                           ; cntReg[25]                           ; clock        ; clock       ; 0.000        ; 0.097      ; 0.925      ;
; 0.643 ; BufferedTx:tx|Tx:tx|cntReg[7]        ; BufferedTx:tx|Tx:tx|cntReg[7]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; BufferedTx:tx|Tx:tx|cntReg[12]       ; BufferedTx:tx|Tx:tx|cntReg[12]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; BufferedTx:tx|Tx:tx|cntReg[13]       ; BufferedTx:tx|Tx:tx|cntReg[13]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; cntReg[14]                           ; cntReg[14]                           ; clock        ; clock       ; 0.000        ; 0.097      ; 0.926      ;
; 0.643 ; cntReg[2]                            ; cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.097      ; 0.926      ;
; 0.644 ; BufferedTx:tx|Tx:tx|cntReg[5]        ; BufferedTx:tx|Tx:tx|cntReg[5]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.909      ;
; 0.644 ; BufferedTx:tx|Tx:tx|cntReg[6]        ; BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.909      ;
; 0.644 ; BufferedTx:tx|Tx:tx|cntReg[15]       ; BufferedTx:tx|Tx:tx|cntReg[15]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; BufferedTx:tx|Tx:tx|cntReg[14]       ; BufferedTx:tx|Tx:tx|cntReg[14]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; cntReg[12]                           ; cntReg[12]                           ; clock        ; clock       ; 0.000        ; 0.097      ; 0.927      ;
; 0.645 ; BufferedTx:tx|Tx:tx|cntReg[2]        ; BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; BufferedTx:tx|Tx:tx|cntReg[11]       ; BufferedTx:tx|Tx:tx|cntReg[11]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.911      ;
; 0.648 ; BufferedTx:tx|Tx:tx|cntReg[3]        ; BufferedTx:tx|Tx:tx|cntReg[3]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.913      ;
; 0.649 ; BufferedTx:tx|Tx:tx|cntReg[1]        ; BufferedTx:tx|Tx:tx|cntReg[1]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.914      ;
; 0.655 ; cntReg[3]                            ; cntReg[3]                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; cntReg[5]                            ; cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; cntReg[15]                           ; cntReg[15]                           ; clock        ; clock       ; 0.000        ; 0.080      ; 0.921      ;
; 0.656 ; cntReg[1]                            ; cntReg[1]                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; cntReg[19]                           ; cntReg[19]                           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; cntReg[29]                           ; cntReg[29]                           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.922      ;
; 0.658 ; BufferedTx:tx|Tx:tx|cntReg[9]        ; BufferedTx:tx|Tx:tx|cntReg[9]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; cntReg[6]                            ; cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cntReg[7]                            ; cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cntReg[9]                            ; cntReg[9]                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cntReg[17]                           ; cntReg[17]                           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; cntReg[27]                           ; cntReg[27]                           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.923      ;
; 0.659 ; BufferedTx:tx|Tx:tx|cntReg[8]        ; BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; cntReg[31]                           ; cntReg[31]                           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.924      ;
; 0.661 ; cntReg[4]                            ; cntReg[4]                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; cntReg[8]                            ; cntReg[8]                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; cntReg[10]                           ; cntReg[10]                           ; clock        ; clock       ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; cntReg[16]                           ; cntReg[16]                           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.926      ;
; 0.662 ; cntReg[18]                           ; cntReg[18]                           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; cntReg[20]                           ; cntReg[20]                           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.663 ; cntReg[24]                           ; cntReg[24]                           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; cntReg[26]                           ; cntReg[26]                           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; cntReg[28]                           ; cntReg[28]                           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; cntReg[30]                           ; cntReg[30]                           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.928      ;
; 0.664 ; BufferedTx:tx|Tx:tx|cntReg[0]        ; BufferedTx:tx|Tx:tx|cntReg[0]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.929      ;
; 0.665 ; cntReg[19]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.361      ;
; 0.666 ; cntReg[9]                            ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.362      ;
; 0.670 ; cntReg[19]                           ; cntReg[22]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.366      ;
; 0.671 ; cntReg[9]                            ; cntReg[12]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.367      ;
; 0.681 ; BufferedTx:tx|Tx:tx|cntReg[15]       ; BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.480      ; 1.347      ;
; 0.682 ; cntReg[0]                            ; cntReg[0]                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.948      ;
; 0.684 ; cntReg[10]                           ; cntReg[13]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.380      ;
; 0.684 ; cntReg[18]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.380      ;
; 0.684 ; cntReg[8]                            ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.380      ;
; 0.684 ; cntReg[20]                           ; cntReg[23]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.380      ;
; 0.685 ; BufferedTx:tx|Tx:tx|cntReg[13]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.480      ; 1.351      ;
; 0.686 ; BufferedTx:tx|Tx:tx|cntReg[15]       ; BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.480      ; 1.352      ;
; 0.689 ; BufferedTx:tx|Tx:tx|cntReg[1]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.479      ; 1.354      ;
; 0.689 ; cntReg[10]                           ; cntReg[14]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.385      ;
; 0.689 ; cntReg[18]                           ; cntReg[22]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.385      ;
; 0.689 ; cntReg[8]                            ; cntReg[12]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.385      ;
; 0.700 ; BufferedTx:tx|Tx:tx|cntReg[14]       ; BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.480      ; 1.366      ;
; 0.703 ; BufferedTx:tx|Tx:tx|cntReg[0]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.479      ; 1.368      ;
; 0.704 ; BufferedTx:tx|Tx:tx|cntReg[12]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.480      ; 1.370      ;
; 0.705 ; BufferedTx:tx|Tx:tx|cntReg[14]       ; BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.480      ; 1.371      ;
; 0.718 ; BufferedTx:tx|Tx:tx|bitsReg[0]       ; BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.984      ;
; 0.791 ; cntReg[17]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.487      ;
; 0.791 ; cntReg[19]                           ; cntReg[23]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.487      ;
; 0.792 ; cntReg[9]                            ; cntReg[13]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.488      ;
; 0.792 ; cntReg[7]                            ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.510      ; 1.488      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 246.06 MHz ; 246.06 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -3.064 ; -176.962          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.339 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -91.665                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                    ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -3.064 ; cntReg[1]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.992      ;
; -3.064 ; cntReg[1]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.992      ;
; -3.064 ; cntReg[1]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.992      ;
; -3.064 ; cntReg[1]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.992      ;
; -3.064 ; cntReg[1]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.992      ;
; -3.064 ; cntReg[1]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.992      ;
; -3.064 ; cntReg[1]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.992      ;
; -3.064 ; cntReg[1]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.992      ;
; -3.064 ; cntReg[1]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.992      ;
; -3.064 ; cntReg[1]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.992      ;
; -3.064 ; cntReg[1]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.992      ;
; -3.038 ; cntReg[13] ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.570      ;
; -3.038 ; cntReg[13] ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.570      ;
; -3.038 ; cntReg[13] ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.570      ;
; -3.038 ; cntReg[13] ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.570      ;
; -3.038 ; cntReg[13] ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.570      ;
; -3.038 ; cntReg[13] ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.570      ;
; -3.038 ; cntReg[13] ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.570      ;
; -3.038 ; cntReg[13] ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.570      ;
; -3.038 ; cntReg[13] ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.570      ;
; -3.038 ; cntReg[13] ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.570      ;
; -3.038 ; cntReg[13] ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.570      ;
; -3.034 ; cntReg[14] ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.566      ;
; -3.034 ; cntReg[14] ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.566      ;
; -3.034 ; cntReg[14] ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.566      ;
; -3.034 ; cntReg[14] ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.566      ;
; -3.034 ; cntReg[14] ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.566      ;
; -3.034 ; cntReg[14] ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.566      ;
; -3.034 ; cntReg[14] ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.566      ;
; -3.034 ; cntReg[14] ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.566      ;
; -3.034 ; cntReg[14] ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.566      ;
; -3.034 ; cntReg[14] ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.566      ;
; -3.034 ; cntReg[14] ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.566      ;
; -3.030 ; cntReg[2]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.562      ;
; -3.030 ; cntReg[2]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.562      ;
; -3.030 ; cntReg[2]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.562      ;
; -3.030 ; cntReg[2]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.562      ;
; -3.030 ; cntReg[2]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.562      ;
; -3.030 ; cntReg[2]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.562      ;
; -3.030 ; cntReg[2]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.562      ;
; -3.030 ; cntReg[2]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.562      ;
; -3.030 ; cntReg[2]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.562      ;
; -3.030 ; cntReg[2]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.562      ;
; -3.030 ; cntReg[2]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.562      ;
; -3.025 ; cntReg[11] ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.557      ;
; -3.025 ; cntReg[11] ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.557      ;
; -3.025 ; cntReg[11] ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.557      ;
; -3.025 ; cntReg[11] ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.557      ;
; -3.025 ; cntReg[11] ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.557      ;
; -3.025 ; cntReg[11] ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.557      ;
; -3.025 ; cntReg[11] ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.557      ;
; -3.025 ; cntReg[11] ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.557      ;
; -3.025 ; cntReg[11] ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.557      ;
; -3.025 ; cntReg[11] ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.557      ;
; -3.025 ; cntReg[11] ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.557      ;
; -2.967 ; cntReg[9]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.895      ;
; -2.967 ; cntReg[9]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.895      ;
; -2.967 ; cntReg[9]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.895      ;
; -2.967 ; cntReg[9]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.895      ;
; -2.967 ; cntReg[9]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.895      ;
; -2.967 ; cntReg[9]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.895      ;
; -2.967 ; cntReg[9]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.895      ;
; -2.967 ; cntReg[9]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.895      ;
; -2.967 ; cntReg[9]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.895      ;
; -2.967 ; cntReg[9]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.895      ;
; -2.967 ; cntReg[9]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.895      ;
; -2.965 ; cntReg[3]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.893      ;
; -2.965 ; cntReg[3]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.893      ;
; -2.965 ; cntReg[3]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.893      ;
; -2.965 ; cntReg[3]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.893      ;
; -2.965 ; cntReg[3]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.893      ;
; -2.965 ; cntReg[3]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.893      ;
; -2.965 ; cntReg[3]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.893      ;
; -2.965 ; cntReg[3]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.893      ;
; -2.965 ; cntReg[3]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.893      ;
; -2.965 ; cntReg[3]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.893      ;
; -2.965 ; cntReg[3]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.893      ;
; -2.960 ; cntReg[12] ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.492      ;
; -2.960 ; cntReg[12] ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.492      ;
; -2.960 ; cntReg[12] ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.492      ;
; -2.960 ; cntReg[12] ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.492      ;
; -2.960 ; cntReg[12] ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.492      ;
; -2.960 ; cntReg[12] ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.492      ;
; -2.960 ; cntReg[12] ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.492      ;
; -2.960 ; cntReg[12] ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.492      ;
; -2.960 ; cntReg[12] ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.492      ;
; -2.960 ; cntReg[12] ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.492      ;
; -2.960 ; cntReg[12] ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.492      ;
; -2.859 ; cntReg[4]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.787      ;
; -2.859 ; cntReg[4]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.787      ;
; -2.859 ; cntReg[4]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.787      ;
; -2.859 ; cntReg[4]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.787      ;
; -2.859 ; cntReg[4]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.787      ;
; -2.859 ; cntReg[4]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.787      ;
; -2.859 ; cntReg[4]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.787      ;
; -2.859 ; cntReg[4]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.787      ;
; -2.859 ; cntReg[4]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.787      ;
; -2.859 ; cntReg[4]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.787      ;
; -2.859 ; cntReg[4]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.787      ;
; -2.851 ; cntReg[6]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.779      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; BufferedTx:tx|Buffer:buf_|stateReg   ; BufferedTx:tx|Buffer:buf_|stateReg   ; clock        ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.355 ; BufferedTx:tx|Tx:tx|shiftReg[1]      ; BufferedTx:tx|Tx:tx|shiftReg[1]      ; clock        ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; BufferedTx:tx|Buffer:buf_|dataReg[4] ; BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; BufferedTx:tx|Tx:tx|bitsReg[1]       ; BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; BufferedTx:tx|Tx:tx|bitsReg[3]       ; BufferedTx:tx|Tx:tx|bitsReg[3]       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; BufferedTx:tx|Tx:tx|bitsReg[2]       ; BufferedTx:tx|Tx:tx|bitsReg[2]       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; BufferedTx:tx|Tx:tx|bitsReg[0]       ; BufferedTx:tx|Tx:tx|bitsReg[0]       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; blkReg                               ; blkReg                               ; clock        ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.373 ; BufferedTx:tx|Tx:tx|cntReg[19]       ; BufferedTx:tx|Tx:tx|cntReg[19]       ; clock        ; clock       ; 0.000        ; 0.086      ; 0.630      ;
; 0.397 ; BufferedTx:tx|Tx:tx|shiftReg[3]      ; BufferedTx:tx|Tx:tx|shiftReg[2]      ; clock        ; clock       ; 0.000        ; 0.071      ; 0.639      ;
; 0.398 ; BufferedTx:tx|Tx:tx|shiftReg[5]      ; BufferedTx:tx|Tx:tx|shiftReg[4]      ; clock        ; clock       ; 0.000        ; 0.071      ; 0.640      ;
; 0.399 ; BufferedTx:tx|Tx:tx|shiftReg[1]      ; BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.071      ; 0.641      ;
; 0.399 ; BufferedTx:tx|Tx:tx|shiftReg[4]      ; BufferedTx:tx|Tx:tx|shiftReg[3]      ; clock        ; clock       ; 0.000        ; 0.071      ; 0.641      ;
; 0.493 ; cntReg[1]                            ; cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.467      ; 1.131      ;
; 0.497 ; cntReg[10]                           ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.135      ;
; 0.497 ; cntReg[20]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.135      ;
; 0.498 ; cntReg[24]                           ; cntReg[25]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.136      ;
; 0.506 ; cntReg[0]                            ; cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.467      ; 1.144      ;
; 0.507 ; BufferedTx:tx|Tx:tx|cntReg[15]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.437      ; 1.115      ;
; 0.508 ; cntReg[10]                           ; cntReg[12]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.146      ;
; 0.508 ; cntReg[20]                           ; cntReg[22]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.146      ;
; 0.512 ; BufferedTx:tx|Tx:tx|cntReg[3]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.436      ; 1.119      ;
; 0.525 ; BufferedTx:tx|Tx:tx|cntReg[14]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.437      ; 1.133      ;
; 0.526 ; BufferedTx:tx|Tx:tx|cntReg[2]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.436      ; 1.133      ;
; 0.574 ; BufferedTx:tx|Tx:tx|cntReg[16]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.086      ; 0.831      ;
; 0.576 ; BufferedTx:tx|Tx:tx|cntReg[4]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.085      ; 0.832      ;
; 0.577 ; BufferedTx:tx|Tx:tx|cntReg[18]       ; BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.086      ; 0.834      ;
; 0.579 ; BufferedTx:tx|Tx:tx|cntReg[17]       ; BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.086      ; 0.836      ;
; 0.583 ; cntReg[13]                           ; cntReg[13]                           ; clock        ; clock       ; 0.000        ; 0.087      ; 0.841      ;
; 0.584 ; BufferedTx:tx|Tx:tx|shiftReg[8]      ; BufferedTx:tx|Tx:tx|shiftReg[7]      ; clock        ; clock       ; 0.000        ; 0.071      ; 0.826      ;
; 0.584 ; cntReg[11]                           ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.087      ; 0.842      ;
; 0.584 ; cntReg[21]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.087      ; 0.842      ;
; 0.586 ; cntReg[22]                           ; cntReg[22]                           ; clock        ; clock       ; 0.000        ; 0.087      ; 0.844      ;
; 0.587 ; BufferedTx:tx|Tx:tx|cntReg[5]        ; BufferedTx:tx|Tx:tx|cntReg[5]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; BufferedTx:tx|Tx:tx|cntReg[7]        ; BufferedTx:tx|Tx:tx|cntReg[7]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.829      ;
; 0.588 ; BufferedTx:tx|Tx:tx|cntReg[15]       ; BufferedTx:tx|Tx:tx|cntReg[15]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; BufferedTx:tx|Tx:tx|cntReg[10]       ; BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; BufferedTx:tx|Tx:tx|cntReg[13]       ; BufferedTx:tx|Tx:tx|cntReg[13]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; cntReg[14]                           ; cntReg[14]                           ; clock        ; clock       ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; cntReg[23]                           ; cntReg[23]                           ; clock        ; clock       ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; cntReg[2]                            ; cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; cntReg[25]                           ; cntReg[25]                           ; clock        ; clock       ; 0.000        ; 0.087      ; 0.846      ;
; 0.589 ; BufferedTx:tx|Tx:tx|cntReg[6]        ; BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; BufferedTx:tx|Tx:tx|cntReg[12]       ; BufferedTx:tx|Tx:tx|cntReg[12]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; cntReg[19]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.227      ;
; 0.589 ; cntReg[12]                           ; cntReg[12]                           ; clock        ; clock       ; 0.000        ; 0.087      ; 0.847      ;
; 0.590 ; BufferedTx:tx|Tx:tx|cntReg[2]        ; BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.832      ;
; 0.590 ; BufferedTx:tx|Tx:tx|cntReg[14]       ; BufferedTx:tx|Tx:tx|cntReg[14]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.832      ;
; 0.591 ; BufferedTx:tx|Tx:tx|cntReg[11]       ; BufferedTx:tx|Tx:tx|cntReg[11]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.833      ;
; 0.592 ; BufferedTx:tx|Tx:tx|cntReg[3]        ; BufferedTx:tx|Tx:tx|cntReg[3]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.834      ;
; 0.593 ; BufferedTx:tx|Tx:tx|cntReg[1]        ; BufferedTx:tx|Tx:tx|cntReg[1]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.835      ;
; 0.593 ; cntReg[9]                            ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.231      ;
; 0.599 ; cntReg[3]                            ; cntReg[3]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; cntReg[15]                           ; cntReg[15]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.841      ;
; 0.600 ; BufferedTx:tx|Tx:tx|cntReg[9]        ; BufferedTx:tx|Tx:tx|cntReg[9]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; cntReg[5]                            ; cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; cntReg[19]                           ; cntReg[19]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; cntReg[29]                           ; cntReg[29]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; cntReg[19]                           ; cntReg[22]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.238      ;
; 0.601 ; cntReg[31]                           ; cntReg[31]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; cntReg[6]                            ; cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; cntReg[27]                           ; cntReg[27]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; cntReg[1]                            ; cntReg[1]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; cntReg[17]                           ; cntReg[17]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.844      ;
; 0.603 ; BufferedTx:tx|Tx:tx|cntReg[8]        ; BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; cntReg[7]                            ; cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; cntReg[9]                            ; cntReg[9]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.845      ;
; 0.604 ; cntReg[16]                           ; cntReg[16]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; cntReg[9]                            ; cntReg[12]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.242      ;
; 0.605 ; cntReg[4]                            ; cntReg[4]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; cntReg[8]                            ; cntReg[8]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; cntReg[10]                           ; cntReg[10]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; cntReg[18]                           ; cntReg[18]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; cntReg[20]                           ; cntReg[20]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; cntReg[30]                           ; cntReg[30]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; cntReg[24]                           ; cntReg[24]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; cntReg[26]                           ; cntReg[26]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; cntReg[28]                           ; cntReg[28]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; BufferedTx:tx|Tx:tx|cntReg[15]       ; BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.437      ; 1.214      ;
; 0.607 ; cntReg[20]                           ; cntReg[23]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.245      ;
; 0.607 ; cntReg[18]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.245      ;
; 0.607 ; cntReg[8]                            ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.245      ;
; 0.607 ; cntReg[10]                           ; cntReg[13]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.245      ;
; 0.608 ; BufferedTx:tx|Tx:tx|cntReg[0]        ; BufferedTx:tx|Tx:tx|cntReg[0]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.850      ;
; 0.617 ; BufferedTx:tx|Tx:tx|cntReg[13]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.437      ; 1.225      ;
; 0.617 ; BufferedTx:tx|Tx:tx|cntReg[15]       ; BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.437      ; 1.225      ;
; 0.618 ; cntReg[10]                           ; cntReg[14]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.256      ;
; 0.618 ; cntReg[18]                           ; cntReg[22]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.256      ;
; 0.618 ; cntReg[8]                            ; cntReg[12]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.256      ;
; 0.623 ; BufferedTx:tx|Tx:tx|cntReg[1]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.436      ; 1.230      ;
; 0.624 ; cntReg[0]                            ; cntReg[0]                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.866      ;
; 0.624 ; BufferedTx:tx|Tx:tx|cntReg[14]       ; BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.437      ; 1.232      ;
; 0.633 ; BufferedTx:tx|Tx:tx|cntReg[0]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.436      ; 1.240      ;
; 0.634 ; BufferedTx:tx|Tx:tx|cntReg[12]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.437      ; 1.242      ;
; 0.635 ; BufferedTx:tx|Tx:tx|cntReg[14]       ; BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.437      ; 1.243      ;
; 0.661 ; BufferedTx:tx|Tx:tx|bitsReg[0]       ; BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.902      ;
; 0.699 ; cntReg[19]                           ; cntReg[23]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.337      ;
; 0.702 ; cntReg[17]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.340      ;
; 0.703 ; cntReg[7]                            ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.341      ;
; 0.703 ; cntReg[9]                            ; cntReg[13]                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.341      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.211 ; -63.852           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.174 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -92.402                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                    ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -1.211 ; cntReg[1]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.158      ;
; -1.211 ; cntReg[1]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.158      ;
; -1.211 ; cntReg[1]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.158      ;
; -1.211 ; cntReg[1]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.158      ;
; -1.211 ; cntReg[1]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.158      ;
; -1.211 ; cntReg[1]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.158      ;
; -1.211 ; cntReg[1]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.158      ;
; -1.211 ; cntReg[1]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.158      ;
; -1.211 ; cntReg[1]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.158      ;
; -1.211 ; cntReg[1]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.040     ; 2.158      ;
; -1.211 ; cntReg[1]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.040     ; 2.158      ;
; -1.172 ; cntReg[2]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.916      ;
; -1.172 ; cntReg[2]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.916      ;
; -1.172 ; cntReg[2]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.916      ;
; -1.172 ; cntReg[2]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.916      ;
; -1.172 ; cntReg[2]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.916      ;
; -1.172 ; cntReg[2]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.916      ;
; -1.172 ; cntReg[2]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.916      ;
; -1.172 ; cntReg[2]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.916      ;
; -1.172 ; cntReg[2]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.916      ;
; -1.172 ; cntReg[2]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.916      ;
; -1.172 ; cntReg[2]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.916      ;
; -1.149 ; cntReg[11] ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.893      ;
; -1.149 ; cntReg[11] ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.893      ;
; -1.149 ; cntReg[11] ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.893      ;
; -1.149 ; cntReg[11] ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.893      ;
; -1.149 ; cntReg[11] ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.893      ;
; -1.149 ; cntReg[11] ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.893      ;
; -1.149 ; cntReg[11] ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.893      ;
; -1.149 ; cntReg[11] ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.893      ;
; -1.149 ; cntReg[11] ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.893      ;
; -1.149 ; cntReg[11] ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.893      ;
; -1.149 ; cntReg[11] ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.893      ;
; -1.145 ; cntReg[3]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.092      ;
; -1.145 ; cntReg[3]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.092      ;
; -1.145 ; cntReg[3]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.092      ;
; -1.145 ; cntReg[3]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.092      ;
; -1.145 ; cntReg[3]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.092      ;
; -1.145 ; cntReg[3]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.092      ;
; -1.145 ; cntReg[3]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.092      ;
; -1.145 ; cntReg[3]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.092      ;
; -1.145 ; cntReg[3]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.092      ;
; -1.145 ; cntReg[3]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.040     ; 2.092      ;
; -1.145 ; cntReg[3]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.040     ; 2.092      ;
; -1.139 ; cntReg[13] ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.883      ;
; -1.139 ; cntReg[13] ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.883      ;
; -1.139 ; cntReg[13] ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.883      ;
; -1.139 ; cntReg[13] ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.883      ;
; -1.139 ; cntReg[13] ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.883      ;
; -1.139 ; cntReg[13] ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.883      ;
; -1.139 ; cntReg[13] ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.883      ;
; -1.139 ; cntReg[13] ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.883      ;
; -1.139 ; cntReg[13] ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.883      ;
; -1.139 ; cntReg[13] ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.883      ;
; -1.139 ; cntReg[13] ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.883      ;
; -1.138 ; cntReg[14] ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.882      ;
; -1.138 ; cntReg[14] ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.882      ;
; -1.138 ; cntReg[14] ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.882      ;
; -1.138 ; cntReg[14] ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.882      ;
; -1.138 ; cntReg[14] ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.882      ;
; -1.138 ; cntReg[14] ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.882      ;
; -1.138 ; cntReg[14] ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.882      ;
; -1.138 ; cntReg[14] ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.882      ;
; -1.138 ; cntReg[14] ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.882      ;
; -1.138 ; cntReg[14] ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.882      ;
; -1.138 ; cntReg[14] ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.882      ;
; -1.110 ; cntReg[12] ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.854      ;
; -1.110 ; cntReg[12] ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.854      ;
; -1.110 ; cntReg[12] ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.854      ;
; -1.110 ; cntReg[12] ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.854      ;
; -1.110 ; cntReg[12] ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.854      ;
; -1.110 ; cntReg[12] ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.854      ;
; -1.110 ; cntReg[12] ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.854      ;
; -1.110 ; cntReg[12] ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.854      ;
; -1.110 ; cntReg[12] ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.854      ;
; -1.110 ; cntReg[12] ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.854      ;
; -1.110 ; cntReg[12] ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.854      ;
; -1.089 ; cntReg[4]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.036      ;
; -1.089 ; cntReg[4]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.036      ;
; -1.089 ; cntReg[4]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.036      ;
; -1.089 ; cntReg[4]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.036      ;
; -1.089 ; cntReg[4]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.036      ;
; -1.089 ; cntReg[4]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.036      ;
; -1.089 ; cntReg[4]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.036      ;
; -1.089 ; cntReg[4]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.036      ;
; -1.089 ; cntReg[4]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.036      ;
; -1.089 ; cntReg[4]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.040     ; 2.036      ;
; -1.089 ; cntReg[4]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.040     ; 2.036      ;
; -1.085 ; cntReg[0]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.032      ;
; -1.085 ; cntReg[0]  ; cntReg[1]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.032      ;
; -1.085 ; cntReg[0]  ; cntReg[3]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.032      ;
; -1.085 ; cntReg[0]  ; cntReg[4]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.032      ;
; -1.085 ; cntReg[0]  ; cntReg[5]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.032      ;
; -1.085 ; cntReg[0]  ; cntReg[6]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.032      ;
; -1.085 ; cntReg[0]  ; cntReg[7]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.032      ;
; -1.085 ; cntReg[0]  ; cntReg[8]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.032      ;
; -1.085 ; cntReg[0]  ; cntReg[9]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.032      ;
; -1.085 ; cntReg[0]  ; cntReg[10] ; clock        ; clock       ; 1.000        ; -0.040     ; 2.032      ;
; -1.085 ; cntReg[0]  ; cntReg[15] ; clock        ; clock       ; 1.000        ; -0.040     ; 2.032      ;
; -1.070 ; cntReg[5]  ; cntReg[0]  ; clock        ; clock       ; 1.000        ; -0.040     ; 2.017      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.174 ; BufferedTx:tx|Buffer:buf_|stateReg   ; BufferedTx:tx|Buffer:buf_|stateReg   ; clock        ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.183 ; BufferedTx:tx|Tx:tx|shiftReg[1]      ; BufferedTx:tx|Tx:tx|shiftReg[1]      ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; BufferedTx:tx|Buffer:buf_|dataReg[4] ; BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; BufferedTx:tx|Tx:tx|bitsReg[1]       ; BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; BufferedTx:tx|Tx:tx|bitsReg[3]       ; BufferedTx:tx|Tx:tx|bitsReg[3]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; BufferedTx:tx|Tx:tx|bitsReg[2]       ; BufferedTx:tx|Tx:tx|bitsReg[2]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; BufferedTx:tx|Tx:tx|bitsReg[0]       ; BufferedTx:tx|Tx:tx|bitsReg[0]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; blkReg                               ; blkReg                               ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.186 ; BufferedTx:tx|Tx:tx|cntReg[19]       ; BufferedTx:tx|Tx:tx|cntReg[19]       ; clock        ; clock       ; 0.000        ; 0.048      ; 0.318      ;
; 0.190 ; BufferedTx:tx|Tx:tx|shiftReg[3]      ; BufferedTx:tx|Tx:tx|shiftReg[2]      ; clock        ; clock       ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; BufferedTx:tx|Tx:tx|shiftReg[5]      ; BufferedTx:tx|Tx:tx|shiftReg[4]      ; clock        ; clock       ; 0.000        ; 0.040      ; 0.315      ;
; 0.192 ; BufferedTx:tx|Tx:tx|shiftReg[1]      ; BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.040      ; 0.316      ;
; 0.192 ; BufferedTx:tx|Tx:tx|shiftReg[4]      ; BufferedTx:tx|Tx:tx|shiftReg[3]      ; clock        ; clock       ; 0.000        ; 0.040      ; 0.316      ;
; 0.247 ; cntReg[1]                            ; cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.243      ; 0.574      ;
; 0.254 ; BufferedTx:tx|Tx:tx|cntReg[3]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.230      ; 0.568      ;
; 0.254 ; BufferedTx:tx|Tx:tx|cntReg[15]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.567      ;
; 0.258 ; cntReg[10]                           ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.585      ;
; 0.258 ; cntReg[20]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.585      ;
; 0.258 ; cntReg[24]                           ; cntReg[25]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.585      ;
; 0.259 ; cntReg[0]                            ; cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.243      ; 0.586      ;
; 0.261 ; cntReg[10]                           ; cntReg[12]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.588      ;
; 0.261 ; cntReg[20]                           ; cntReg[22]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.588      ;
; 0.267 ; BufferedTx:tx|Tx:tx|cntReg[2]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.230      ; 0.581      ;
; 0.268 ; BufferedTx:tx|Tx:tx|cntReg[14]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.581      ;
; 0.287 ; BufferedTx:tx|Tx:tx|cntReg[4]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.048      ; 0.419      ;
; 0.287 ; BufferedTx:tx|Tx:tx|cntReg[16]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.048      ; 0.419      ;
; 0.288 ; BufferedTx:tx|Tx:tx|cntReg[18]       ; BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.048      ; 0.420      ;
; 0.289 ; BufferedTx:tx|Tx:tx|cntReg[17]       ; BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.048      ; 0.421      ;
; 0.291 ; cntReg[13]                           ; cntReg[13]                           ; clock        ; clock       ; 0.000        ; 0.049      ; 0.424      ;
; 0.292 ; BufferedTx:tx|Tx:tx|shiftReg[8]      ; BufferedTx:tx|Tx:tx|shiftReg[7]      ; clock        ; clock       ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; cntReg[11]                           ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; BufferedTx:tx|Tx:tx|cntReg[10]       ; BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.417      ;
; 0.293 ; cntReg[14]                           ; cntReg[14]                           ; clock        ; clock       ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; cntReg[2]                            ; cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; cntReg[21]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.425      ;
; 0.294 ; BufferedTx:tx|Tx:tx|cntReg[7]        ; BufferedTx:tx|Tx:tx|cntReg[7]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; BufferedTx:tx|Tx:tx|cntReg[11]       ; BufferedTx:tx|Tx:tx|cntReg[11]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; cntReg[23]                           ; cntReg[23]                           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.426      ;
; 0.294 ; cntReg[25]                           ; cntReg[25]                           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.426      ;
; 0.294 ; cntReg[12]                           ; cntReg[12]                           ; clock        ; clock       ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; cntReg[22]                           ; cntReg[22]                           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.426      ;
; 0.295 ; BufferedTx:tx|Tx:tx|cntReg[2]        ; BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; BufferedTx:tx|Tx:tx|cntReg[5]        ; BufferedTx:tx|Tx:tx|cntReg[5]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; BufferedTx:tx|Tx:tx|cntReg[6]        ; BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; BufferedTx:tx|Tx:tx|cntReg[15]       ; BufferedTx:tx|Tx:tx|cntReg[15]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; BufferedTx:tx|Tx:tx|cntReg[12]       ; BufferedTx:tx|Tx:tx|cntReg[12]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; BufferedTx:tx|Tx:tx|cntReg[13]       ; BufferedTx:tx|Tx:tx|cntReg[13]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; BufferedTx:tx|Tx:tx|cntReg[14]       ; BufferedTx:tx|Tx:tx|cntReg[14]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.419      ;
; 0.296 ; BufferedTx:tx|Tx:tx|cntReg[1]        ; BufferedTx:tx|Tx:tx|cntReg[1]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; BufferedTx:tx|Tx:tx|cntReg[3]        ; BufferedTx:tx|Tx:tx|cntReg[3]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.420      ;
; 0.299 ; cntReg[31]                           ; cntReg[31]                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; cntReg[15]                           ; cntReg[15]                           ; clock        ; clock       ; 0.000        ; 0.040      ; 0.423      ;
; 0.300 ; cntReg[3]                            ; cntReg[3]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; cntReg[5]                            ; cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; cntReg[17]                           ; cntReg[17]                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cntReg[19]                           ; cntReg[19]                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cntReg[27]                           ; cntReg[27]                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cntReg[29]                           ; cntReg[29]                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; BufferedTx:tx|Tx:tx|cntReg[8]        ; BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; BufferedTx:tx|Tx:tx|cntReg[9]        ; BufferedTx:tx|Tx:tx|cntReg[9]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; cntReg[1]                            ; cntReg[1]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; cntReg[6]                            ; cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; cntReg[7]                            ; cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; cntReg[16]                           ; cntReg[16]                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; cntReg[8]                            ; cntReg[8]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; cntReg[9]                            ; cntReg[9]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; cntReg[18]                           ; cntReg[18]                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cntReg[20]                           ; cntReg[20]                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cntReg[24]                           ; cntReg[24]                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cntReg[30]                           ; cntReg[30]                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; cntReg[4]                            ; cntReg[4]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; cntReg[10]                           ; cntReg[10]                           ; clock        ; clock       ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; cntReg[26]                           ; cntReg[26]                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; cntReg[28]                           ; cntReg[28]                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.428      ;
; 0.304 ; BufferedTx:tx|Tx:tx|cntReg[0]        ; BufferedTx:tx|Tx:tx|cntReg[0]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.428      ;
; 0.310 ; cntReg[19]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.637      ;
; 0.311 ; cntReg[9]                            ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.638      ;
; 0.312 ; cntReg[0]                            ; cntReg[0]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.436      ;
; 0.313 ; cntReg[19]                           ; cntReg[22]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.640      ;
; 0.314 ; cntReg[9]                            ; cntReg[12]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.641      ;
; 0.317 ; BufferedTx:tx|Tx:tx|cntReg[15]       ; BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.630      ;
; 0.320 ; BufferedTx:tx|Tx:tx|cntReg[1]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.230      ; 0.634      ;
; 0.320 ; BufferedTx:tx|Tx:tx|cntReg[13]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.633      ;
; 0.320 ; BufferedTx:tx|Tx:tx|cntReg[15]       ; BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.633      ;
; 0.323 ; cntReg[8]                            ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.650      ;
; 0.324 ; cntReg[10]                           ; cntReg[13]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.651      ;
; 0.324 ; cntReg[20]                           ; cntReg[23]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.651      ;
; 0.324 ; cntReg[18]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.651      ;
; 0.326 ; cntReg[8]                            ; cntReg[12]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.653      ;
; 0.327 ; cntReg[10]                           ; cntReg[14]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.654      ;
; 0.327 ; cntReg[18]                           ; cntReg[22]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.654      ;
; 0.331 ; BufferedTx:tx|Tx:tx|cntReg[14]       ; BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.644      ;
; 0.332 ; BufferedTx:tx|Tx:tx|bitsReg[0]       ; BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.456      ;
; 0.332 ; BufferedTx:tx|Tx:tx|cntReg[0]        ; BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.230      ; 0.646      ;
; 0.334 ; BufferedTx:tx|Tx:tx|cntReg[12]       ; BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.647      ;
; 0.334 ; BufferedTx:tx|Tx:tx|cntReg[14]       ; BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.647      ;
; 0.376 ; cntReg[7]                            ; cntReg[11]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.703      ;
; 0.376 ; cntReg[19]                           ; cntReg[23]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.703      ;
; 0.376 ; cntReg[17]                           ; cntReg[21]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.703      ;
; 0.377 ; cntReg[9]                            ; cntReg[13]                           ; clock        ; clock       ; 0.000        ; 0.243      ; 0.704      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.435   ; 0.174 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -3.435   ; 0.174 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -201.061 ; 0.0   ; 0.0      ; 0.0     ; -92.402             ;
;  clock           ; -201.061 ; 0.000 ; N/A      ; N/A     ; -92.402             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; io_ledg0      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io_txd        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; reset                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; io_ledg0      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; io_txd        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.151 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.151 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.76e-08 V                   ; 3.11 V              ; -0.0327 V           ; 0.192 V                              ; 0.17 V                               ; 1.06e-09 s                  ; 1.04e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.76e-08 V                  ; 3.11 V             ; -0.0327 V          ; 0.192 V                             ; 0.17 V                              ; 1.06e-09 s                 ; 1.04e-09 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; io_ledg0      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; io_txd        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.03e-06 V                   ; 3.09 V              ; -0.0148 V           ; 0.119 V                              ; 0.208 V                              ; 1.27e-09 s                  ; 1.27e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.03e-06 V                  ; 3.09 V             ; -0.0148 V          ; 0.119 V                             ; 0.208 V                             ; 1.27e-09 s                 ; 1.27e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; io_ledg0      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; io_txd        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2702     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2702     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 69    ; 69   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; io_ledg0    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_txd      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; io_ledg0    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_txd      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Tue Mar  1 18:03:41 2022
Info: Command: quartus_sta uart_blink -c uart_blink
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_blink.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.435            -201.061 clock 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -91.665 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.064
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.064            -176.962 clock 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -91.665 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.211
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.211             -63.852 clock 
Info (332146): Worst-case hold slack is 0.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.174               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -92.402 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 891 megabytes
    Info: Processing ended: Tue Mar  1 18:03:43 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


