<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from yosys
rc: 0 (means success: 1)
should_fail: 0
tags: yosys
incdirs: /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/memories
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tools/yosys/tests/memories/shared_ports.v.html" target="file-frame">third_party/tools/yosys/tests/memories/shared_ports.v</a>
time_elapsed: 0.004s
ram usage: 9532 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/memories -e test <a href="../../../../third_party/tools/yosys/tests/memories/shared_ports.v.html" target="file-frame">third_party/tools/yosys/tests/memories/shared_ports.v</a>
proc %test.always.265.0 (i1$ %clk, i1$ %wr_en1, i1$ %wr_en2, i1$ %wr_en3, i4$ %wr_addr1, i4$ %wr_addr2, i4$ %wr_addr3, i16$ %wr_data, i4$ %rd_addr) -&gt; (i32$ %rd_data, i32$ %mem) {
0:
    br %init
init:
    %clk1 = prb i1$ %clk
    wait %check, %clk
check:
    %clk2 = prb i1$ %clk
    %1 = const i1 0
    %2 = eq i1 %clk1, %1
    %3 = neq i1 %clk2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %wr_en11 = prb i1$ %wr_en1
    br %wr_en11, %if_false, %if_true
if_true:
    %wr_addr11 = prb i4$ %wr_addr1
    %4 = const i32 0
    %5 = sig i32 %4
    %6 = shr i32$ %mem, i32$ %5, i4 %wr_addr11
    %7 = exts i1$, i32$ %6, 0, 1
    %8 = const i1 0
    %9 = const i1 0
    %10 = sig i1 %9
    %11 = shr i1$ %7, i1$ %10, i1 %8
    %12 = exts i16$, i1$ %11, 0, 16
    %wr_data1 = prb i16$ %wr_data
    %13 = const time 0s 1d
    drv i16$ %12, %wr_data1, %13
    br %if_exit
if_false:
    %wr_en21 = prb i1$ %wr_en2
    br %wr_en21, %if_false1, %if_true1
if_exit:
    %14 = const i32 0
    %mem1 = prb i32$ %mem
    %rd_addr1 = prb i4$ %rd_addr
    %15 = const i32 0
    %16 = shr i32 %mem1, i32 %15, i4 %rd_addr1
    %17 = exts i1, i32 %16, 0, 1
    %18 = inss i32 %14, i1 %17, 0, 1
    %19 = const time 0s 1d
    drv i32$ %rd_data, %18, %19
    br %0
if_true1:
    %wr_addr21 = prb i4$ %wr_addr2
    %20 = const i32 0
    %21 = sig i32 %20
    %22 = shr i32$ %mem, i32$ %21, i4 %wr_addr21
    %23 = exts i1$, i32$ %22, 0, 1
    %24 = const i4 8
    %25 = const i1 0
    %26 = sig i1 %25
    %27 = shr i1$ %23, i1$ %26, i4 %24
    %28 = exts i16$, i1$ %27, 0, 16
    %wr_data2 = prb i16$ %wr_data
    %29 = const time 0s 1d
    drv i16$ %28, %wr_data2, %29
    br %if_exit1
if_false1:
    %wr_en31 = prb i1$ %wr_en3
    br %wr_en31, %if_false2, %if_true2
if_exit1:
    br %if_exit
if_true2:
    %wr_addr31 = prb i4$ %wr_addr3
    %30 = const i32 0
    %31 = sig i32 %30
    %32 = shr i32$ %mem, i32$ %31, i4 %wr_addr31
    %33 = exts i1$, i32$ %32, 0, 1
    %34 = const i5 16
    %35 = const i1 0
    %36 = sig i1 %35
    %37 = shr i1$ %33, i1$ %36, i5 %34
    %38 = exts i16$, i1$ %37, 0, 16
    %wr_data3 = prb i16$ %wr_data
    %39 = const time 0s 1d
    drv i16$ %38, %wr_data3, %39
    br %if_exit2
if_false2:
    br %if_exit2
if_exit2:
    br %if_exit1
}

entity @test (i1$ %clk, i1$ %wr_en1, i1$ %wr_en2, i1$ %wr_en3, i4$ %wr_addr1, i4$ %wr_addr2, i4$ %wr_addr3, i16$ %wr_data, i4$ %rd_addr) -&gt; (i32$ %rd_data) {
    %0 = const i32 0
    %mem = sig i32 %0
    inst %test.always.265.0 (i1$ %clk, i1$ %wr_en1, i1$ %wr_en2, i1$ %wr_en3, i4$ %wr_addr1, i4$ %wr_addr2, i4$ %wr_addr3, i16$ %wr_data, i4$ %rd_addr) -&gt; (i32$ %rd_data, i32$ %mem)
}

</pre>
</body>