\chapter{Generazione dei Segnali Principali}\label{segnali_principali}

%--------------------------------------------------------------------------------------------

Si comincia dalla generazione dei segnali a rampa e a triangolo, per i quali si decide di
procedere per via digitale, utilizzando dei contatori binari abbinati ad un convertitore
digitale-analogico.

%--------------------------------------------------------------------------------------------

\section{Rampa}

%--------------------------------------------------------------------------------------------

\subsection*{Principio di Funzionamento}

%--------------------------------------------------------------------------------------------

Per il segnale a rampa si fa uso di un contatore unidirezionale, ovvero un dispositivo
in grado di contare automaticamente da $0$ a $2^n$ (con $n$ numero di bit) semplicemente
fornendo un segnale di clock adeguatamente dimensionato. Maggiore il numero di bit,
maggiore la precisione del nostro segnale, quindi minore l'intensità del rumore generato.

\begin{figure}[H]
    \centering

    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{graphs/low_res_ramp.png}
        \caption{Rampa ottenuta con un contatore a 2 bit}
        \label{low_res_ramp}
    \end{subfigure}%
    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{graphs/high_res_ramp.png}
        \caption{Rampa ottenuta con un contatore a 8 bit}
        \label{high_res_ramp}
    \end{subfigure}

    \caption{Confronto tra contatori unidirezionali con diverso numero di bit}
    \label{ramps}
\end{figure}

Tuttavia aumentando il numero di bit del contatore è facile intuire che, a parità di
frequenza del segnale in uscita, la frequenza del segnale di clock debba necessariamente
aumentare, vale infatti la seguente relazione:

\begin{equation}\label{fsignal}
    f_{signal}=\frac{f_{clk}}{2^n}\ [Hz]
\end{equation}

poichè il contatore deve effettuare un conteggio completo durante un periodo del segnale
in uscita. Questo implica dunque un limite massimo al numero di bit del contatore.

Il numero di bit utilizzati per la nostra applicazione è pari a $8$, valore che ci consente
di limitare al $MHz$ la frequenza di clock, contare fino a $255$ e dividere l'intervallo di
tensione d'uscita in altrettanti livelli, ottenendo quindi una variazione di

\begin{equation}\label{vstep}
    V_{step}=\frac{2\cdot V_{ref}}{2^n}=\frac{10}{256}\approx39\ mV
\end{equation}

per ogni singolo bit (scegliendo $V_{ref}=+5\ V$).

\begin{figure}[H]
    \centering
    \includegraphics{block_diagrams/ramp_block_diagram.png}
    \caption{Schema a blocchi del sottosistema per la generazione della rampa}
    \label{ramp_block_diagram}
\end{figure}

A questo punto possiamo calcolare le specifiche del segnale di clock da generare,
andando a vedere quali sono le frequenze desiderate per i segnali audio:

\begin{itemize}
    \item Valore minimo (nota A0): $f_{signal-min}=27.5\ Hz\rightarrow f_{clk-min}\approx7\ kHz$
          a cui corrisponderà un ingresso di $0\ V$;
    \item Valore massimo (nota A8): $f_{signal-max}\approx7\ kHz\rightarrow f_{clk-max}\approx1.8\ MHz$
          a cui corrisponderà un ingresso di $+8\ V$;
\end{itemize}

quindi un range di funzionamento esteso lungo 8 ottave.

%--------------------------------------------------------------------------------------------

\subsection*{Componenti Utilizzati e Schemi Elettrici}

%--------------------------------------------------------------------------------------------

I componenti utilizzati per la realizzazione del circuito sono un 74HC590 \cite{74hc590},
contatore binario a 8 bit, e un DAC0800 \cite{dac0800}, convertitore digitale-analogico, sempre
a 8 bit.

Per il circuito DAC si utilizza lo schema a pg.10 del relativo datasheet del componente.
Tale configurazione ci permette di convertire il dato binario in un valore compreso
nell'intervallo $\pm V_{ref}$, tuttavia si utilizzano un amplificatore operazionale e dei
resistori di valore differente (rispettivamente TL074 \cite{tl074} e $R_L=\bar{R_L}=3.3\ k\Omega$)
per questioni di disponibilità. Si noti che anche $V_{ref}$ viene scelta diversa rispetto
allo schema nel datasheet (ovvero $+5\ V$), in modo da garantire le specifiche di progetto
sul segnale in uscita.

\begin{figure}[H]
    \centering
    \includegraphics{circuits/DAC_circuit.png}
    \caption{Schema elettrico del DAC ($\pm V_{cc}=\pm 12\ V$)}
    \label{DAC_circuit}
\end{figure}

Il DAC eroga una corrente $I_{out}$ proporzionale all'ingresso digitale $x$, che viene poi
convertita in una tensione con un operazionale. Le due grandezze sono legate dalla relazione:

\begin{equation}\label{vout_dac}
    V_{out}=V_{ref}\left(\frac{2x-255}{256}\right)=5\left(\frac{2x-255}{256}\right)\ [V]
\end{equation}

Il contatore invece viene collegato nel seguente modo:

\begin{figure}[H]
    \centering
    \includegraphics{circuits/ramp_counter_circuit.png}
    \caption{Schema elettrico del contatore per l'onda a rampa ($+V_{dd}=+5\ V$)}
    \label{ramp_counter_circuit}
\end{figure}

Si noti l'uscita $RCO$ in figura \ref{ramp_counter_circuit} dalla quale viene prelevato
il segnale per la generazione dell'impulso, che verrà discusso più in dettaglio nel capitolo
\ref{segnali_secondari}.

Infine, collegando i due blocchi insieme, l'andamento di $V_{out}$ sarà simile a quello
rappresentato in figura \ref{high_res_ramp}, e ad ogni impulso di clock corrisponderà un
gradino di tensione di circa $40\ mV$ come calcolato con la formula \ref{vstep}.

%--------------------------------------------------------------------------------------------

\subsection*{Risultati Pratici}

%--------------------------------------------------------------------------------------------

Verifichiamo quindi la correttezza del circuito realizzato con il setup di misura in figura
\ref{mis_ramp}.

\begin{figure}[H]
    \centering

    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{block_diagrams/mis_ramp.png}
        \caption{Setup di misura}
        \label{mis_ramp}
    \end{subfigure}%
    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics[scale = 0.2]{acquisitions/ramp_wave.png}
        \caption{Acquisizione del segnale ottenuto}
        \label{acq_ramp}
    \end{subfigure}

    \caption{Funzionamento del circuito per il segnale a rampa}
    \label{acq_ramp_signals}
\end{figure}

Si apprezza come l'onda generata abbia esattamente la forma voluta, descritta nel
principio di funzionamento.

%--------------------------------------------------------------------------------------------

\section{Triangolo}

%--------------------------------------------------------------------------------------------

\subsection*{Principio di Funzionamento}

%--------------------------------------------------------------------------------------------

Il ragionamento è del tutto analogo a quello del contatore per la rampa, tuttavia in questo
caso il contatore utilizzato è bidirezionale (quindi in grado di contare da $0$ a $2^n$ e
viceversa) e necessita di un segnale che determini la direzione di conteggio (Up o Down).

\begin{figure}[H]
    \centering
    \includegraphics{block_diagrams/triangle_block_diagram.png}
    \caption{Schema a blocchi del sottosistema per la generazione del triangolo}
    \label{triangle_block_diagram}
\end{figure}

\begin{figure}[H]
    \centering

    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{graphs/low_res_triangle.png}
        \caption{Triangolo ottenuto con un contatore a 2 bit}
        \label{low_res_triangle}
    \end{subfigure}%
    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{graphs/high_res_triangle.png}
        \caption{Triangolo ottenuto con un contatore a 8 bit}
        \label{high_res_triangle}
    \end{subfigure}

    \caption{Confronto tra contatori bidirezionali con diverso numero di bit}
    \label{triangles}
\end{figure}

La configurazione del DAC rimane quella utilizzata per la rampa e rappresentata in figura
\ref{DAC_circuit}. In questo caso tuttavia il numero di cicli di clock utilizzati è doppio
rispetto a quello per la rampa, poichè dovranno essere eseguiti 256 conteggi verso l'alto
e altri 256 verso il basso per ottenere un singolo periodo di onda triangolare. Ne
consegue quindi che anche la frequenza di clock in ingresso a questo sottosistema dovrà
essere doppia rispetto alla rampa, come risulta evidente in figura \ref{steps}.

\begin{figure}[H]
    \centering

    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{graphs/low_res_ramp.png}
        \caption{Rampa ottenuta con un contatore a 2 bit}
    \end{subfigure}%
    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{graphs/low_res_triangle.png}
        \caption{Triangolo ottenuto con un contatore a 2 bit}
    \end{subfigure}

    \caption{Confronto del conteggio tra contatori unidirezionali (a) e bidirezionali (b)}
    \label{steps}
\end{figure}

%--------------------------------------------------------------------------------------------

\subsection*{Componenti Utilizzati e Schemi Elettrici}

%--------------------------------------------------------------------------------------------

L'unico componente diverso rispetto al circuito per la rampa è il contatore, che come già
detto deve essere bidirezionale. Si utilizzano due 74LS169 \cite{74ls169} in cascata nella
seguente configurazione:

\begin{figure}[H]
    \centering
    \includegraphics{circuits/triangle_counter_circuit.png}
    \caption{Schema elettrico dei contatori per l'onda triangolare ($+V_{dd}=+5\ V$)}
    \label{triangle_counter_circuit}
\end{figure}

Il componente utilizzato presenta anche degli ingressi per il preset del numero di partenza
(pin da 3 a 6), che però nel nostro caso non vengono utilizzati.

L'uscita denominata $RCO2$ verrà utilizzata per pilotare il verso del conteggio, essa infatti
commuta durante il ciclo di clock corrispondente al conteggio precedente all'overflow, ovvero
$255$ in modalità "Up" e $0$ in modalità "Down".

\begin{figure}[H]
    \centering
    \includegraphics{graphs/RCO2_behaviour.png}
    \caption{Andamento teorico del segnale $RCO2$ in funzione del conteggio}
    \label{RCO2_behaviour}
\end{figure}

%--------------------------------------------------------------------------------------------

\subsection*{Risultati Pratici}

%--------------------------------------------------------------------------------------------

Si verifica ora la correttezza del circuito realizzato.

\begin{figure}[H]
    \centering

    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{block_diagrams/mis_triangle.png}
        \caption{Setup di misura}
        \label{mis_triangle}
    \end{subfigure}%
    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics[scale = 0.2]{acquisitions/triangle_wave.png}
        \caption{Acquisizione dei segnali ottenuti}
        \label{acq_triangle}
    \end{subfigure}

    \caption{Funzionamento del circuito per il segnale a triangolo}
    \label{acq_triangle_signals}
\end{figure}

Anche in questo caso si apprezza che quanto discusso finora corrisponde al reale comportamento
del circuito.

%--------------------------------------------------------------------------------------------

\section{Adattamento dei Segnali di Clock e Pilotaggio}

%--------------------------------------------------------------------------------------------

Si è visto come, per avere la stessa frequenza di segnale d'uscita, il contatore del
triangolo deve avere una frequenza di clock doppia rispetto a quella del contatore della
rampa. Questo problema si risolve facilmente inserendo prima del contatore unidirezionale
un divisore di frequenza, ottenuto con un semplice toggle flip-flop (TFF).

\begin{figure}[H]
    \centering

    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{block_diagrams/freq_divider_block_diagram.png}
        \caption{Schema a blocchi}
        \label{freq_divider_block_diagram}
    \end{subfigure}%
    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{graphs/clock_divider_behaviour.png}
        \caption{Andamento dei segnali previsto}
        \label{clock_divider_behaviour}
    \end{subfigure}

    \caption{Divisore di frequenza}
\end{figure}

Le specifiche sul segnale di clock ci impongono allora di generare un segnale a onda rettangolare
con frequenza variabile nel range $(14\ kHz\div3.6\ MHz)$, in modo che ½$f_{clk}$ abbia
i valori di frequenza inizialmente calcolati.

Per fare in modo che il contatore del triangolo cambi effettivamente verso di conteggio invece,
è necessario impiegare un altro TFF utilizzando come ingresso $\overline{RCO2}$ (poichè
attivo a livello logico basso) e connesso all'ingresso $U/D$ del contatore.

\begin{figure}[H]
    \centering

    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{block_diagrams/UD_block_diagram.png}
        \caption{Schema a blocchi}
        \label{UD_block_diagram}
    \end{subfigure}%
    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{graphs/UD_behaviour.png}
        \caption{Andamento dei segnali previsto}
        \label{UD_behaviour}
    \end{subfigure}

    \caption{Pilotaggio del contatore}
\end{figure}

I componenti utilizzati per lo scopo sono un 74HC73 \cite{74hc73}, che fornisce i due
flip-flop necessari, e un 2N7000 \cite{2n7000}, mosfet a canale N con tensioni di soglia
compatibili con i livelli di tensione presenti nel circuito ($+5\ V$).

Lo schema elettrico per l'inverter è rappresentato in figura \ref{inverter_circuit}.

\begin{figure}[H]
    \centering
    \includegraphics{circuits/inverter_circuit.png}
    \caption{Schema elettrico dell'inverter logico ($+V_{dd}=+5\ V$)}
    \label{inverter_circuit}
\end{figure}

%--------------------------------------------------------------------------------------------

\subsection*{Risultati Pratici}

%--------------------------------------------------------------------------------------------

Si verifica la correttezza dei circuiti:

\begin{figure}[H]
    \centering

    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{block_diagrams/mis_clock_divider.png}
        \caption{Setup di misura}
        \label{mis_clock_divider}
    \end{subfigure}%
    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics[scale = 0.2]{acquisitions/clock_wave.png}
        \caption{Acquisizione dei segnali $f_{clk}$ e ½$f_{clk}$}
        \label{acq_clock_divider}
    \end{subfigure}

    \caption{Funzionamento del circuito divisore di frequenza}
    \label{clock_divider}
\end{figure}

\begin{figure}[H]
    \centering

    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics{block_diagrams/mis_UD.png}
        \caption{Setup di misura}
        \label{mis_UD}
    \end{subfigure}%
    \begin{subfigure}{.5\textwidth}
        \centering
        \includegraphics[scale = 0.2]{acquisitions/UD_wave.png}
        \caption{Acquisizione dei segnali $RCO2$ e $U/D$}
        \label{acq_UD}
    \end{subfigure}

    \caption{Funzionamento del circuito di pilotaggio del contatore up-down}
    \label{UD}
\end{figure}

I comportamenti coincidono con quanto descritto nelle figure \ref{clock_divider_behaviour} e
\ref{UD_behaviour}.

%--------------------------------------------------------------------------------------------
