INST:    1101 1001 1001 0000 add r4, r1, r4
ARCH:    REG: 4 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 0000 0000 0000 halt
FAIL: 1 differences
