# Processador Ciclo √önico RISC-V 32 Bits üíª

Reposit√≥rio dedicado ao trabalho final da mat√©ria de Laborat√≥rio de Arquitetura de Sistemas Digitais do curso de Engenharia El√©trica da UFCG.

O projeto envolve melhorar o processador ciclo √∫nico desenvolvido no laborat√≥rio com o aux√≠lio da placa *FPGA Altera DE2* e o sintetizador *Quartus II*.

O processador atual possui as seguintes especifica√ß√µes:

- Intru√ß√µes de 32 Bits;
- Registros de 32 Bits;
- 8 KiB de SRAM;
- Clock de 1 MHz.

e comporta as seguintes instru√ß√µes:

- Tipo R - `ADD`, `SUB`, `AND`, `OR`, `XOR`, `SLT`, `SLL`, `SRL`;
- Tipo I - `ADDI`, `ANDI`, `ORI`, `XORI`, `SLTI`, `SLLI`, `SRLI`, `LW`;
- Tipo S - `SW`;
- Tipo B - `BEQ`;
- Tipo U - `LUI`.

Como aplica√ß√£o pr√°tica, o projeto disp√µe de um c√≥digo que simula um **Controlador PID Digital** Implementado em RISC-V.


A organiza√ß√£o do projeto se encontra da seguinte maneira: 

    ‚îú‚îÄ‚îÄ /code/ # C√≥digos
    |   |
    |   ‚îú‚îÄ‚îÄ /VHDL/ Projeto de Descri√ß√£o de Hardware da CPU em Verilog  
    |   |
    |   ‚îî‚îÄ‚îÄ /RV32/ Projeto pr√°tico em RISC-V e teste de instru√ß√µes
    |
    ‚îî‚îÄ‚îÄ /docs/ # Requerimentos do projeto 

A disciplina foi ministrada pelos professores Rafael B. C. Lima e Gutemberg Gon√ßalves dos Santos J√∫nior em 2024.

---


