Fitter report for TOP_LEVEL
Tue Nov 29 12:09:15 2016
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 29 12:09:15 2016       ;
; Quartus Prime Version              ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name                      ; TOP_LEVEL                                   ;
; Top-level Entity Name              ; TOP_LEVEL                                   ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 6,026 / 22,320 ( 27 % )                     ;
;     Total combinational functions  ; 3,852 / 22,320 ( 17 % )                     ;
;     Dedicated logic registers      ; 4,404 / 22,320 ( 20 % )                     ;
; Total registers                    ; 4404                                        ;
; Total pins                         ; 18 / 154 ( 12 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 60,928 / 608,256 ( 10 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.3%      ;
+----------------------------+-------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; RESULT[0]  ; Incomplete set of assignments ;
; RESULT[1]  ; Incomplete set of assignments ;
; RESULT[2]  ; Incomplete set of assignments ;
; RESULT[3]  ; Incomplete set of assignments ;
; RESULT[4]  ; Incomplete set of assignments ;
; RESULT[5]  ; Incomplete set of assignments ;
; RESULT[6]  ; Incomplete set of assignments ;
; RESULT[7]  ; Incomplete set of assignments ;
; RESULT[8]  ; Incomplete set of assignments ;
; RESULT[9]  ; Incomplete set of assignments ;
; RESULT[10] ; Incomplete set of assignments ;
; RESULT[11] ; Incomplete set of assignments ;
; RESULT[12] ; Incomplete set of assignments ;
; RESULT[13] ; Incomplete set of assignments ;
; RESULT[14] ; Incomplete set of assignments ;
; RESULT[15] ; Incomplete set of assignments ;
; reset      ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; RESULT[0]  ; Missing location assignment   ;
; RESULT[1]  ; Missing location assignment   ;
; RESULT[2]  ; Missing location assignment   ;
; RESULT[3]  ; Missing location assignment   ;
; RESULT[4]  ; Missing location assignment   ;
; RESULT[5]  ; Missing location assignment   ;
; RESULT[6]  ; Missing location assignment   ;
; RESULT[7]  ; Missing location assignment   ;
; RESULT[8]  ; Missing location assignment   ;
; RESULT[9]  ; Missing location assignment   ;
; RESULT[10] ; Missing location assignment   ;
; RESULT[11] ; Missing location assignment   ;
; RESULT[12] ; Missing location assignment   ;
; RESULT[13] ; Missing location assignment   ;
; RESULT[14] ; Missing location assignment   ;
; RESULT[15] ; Missing location assignment   ;
+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8433 ) ; 0.00 % ( 0 / 8433 )        ; 0.00 % ( 0 / 8433 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8433 ) ; 0.00 % ( 0 / 8433 )        ; 0.00 % ( 0 / 8433 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5622 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 218 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 2583 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/abhishek konale/Desktop/IITB_RISC_PIPELINE/output_files/TOP_LEVEL.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 6,026 / 22,320 ( 27 % )   ;
;     -- Combinational with no register       ; 1622                      ;
;     -- Register only                        ; 2174                      ;
;     -- Combinational with a register        ; 2230                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 2735                      ;
;     -- 3 input functions                    ; 587                       ;
;     -- <=2 input functions                  ; 530                       ;
;     -- Register only                        ; 2174                      ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 3767                      ;
;     -- arithmetic mode                      ; 85                        ;
;                                             ;                           ;
; Total registers*                            ; 4,404 / 23,018 ( 19 % )   ;
;     -- Dedicated logic registers            ; 4,404 / 22,320 ( 20 % )   ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 478 / 1,395 ( 34 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 18 / 154 ( 12 % )         ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )            ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M9Ks                                        ; 7 / 66 ( 11 % )           ;
; Total block memory bits                     ; 60,928 / 608,256 ( 10 % ) ;
; Total block memory implementation bits      ; 64,512 / 608,256 ( 11 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 4 / 20 ( 20 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 7.8% / 7.3% / 8.4%        ;
; Peak interconnect usage (total/H/V)         ; 33.5% / 30.6% / 37.6%     ;
; Maximum fan-out                             ; 3653                      ;
; Highest non-global fan-out                  ; 551                       ;
; Total fan-out                               ; 28473                     ;
; Average fan-out                             ; 2.79                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                   ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                             ;                       ;                       ;                                ;                                ;
; Total logic elements                        ; 3987 / 22320 ( 18 % ) ; 151 / 22320 ( < 1 % ) ; 1888 / 22320 ( 8 % )           ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 1414                  ; 61                    ; 147                            ; 0                              ;
;     -- Register only                        ; 987                   ; 23                    ; 1164                           ; 0                              ;
;     -- Combinational with a register        ; 1586                  ; 67                    ; 577                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 2300                  ; 55                    ; 380                            ; 0                              ;
;     -- 3 input functions                    ; 340                   ; 34                    ; 213                            ; 0                              ;
;     -- <=2 input functions                  ; 360                   ; 39                    ; 131                            ; 0                              ;
;     -- Register only                        ; 987                   ; 23                    ; 1164                           ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;                                ;
;     -- normal mode                          ; 3000                  ; 120                   ; 647                            ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 8                     ; 77                             ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Total registers                             ; 2573                  ; 90                    ; 1741                           ; 0                              ;
;     -- Dedicated logic registers            ; 2573 / 22320 ( 12 % ) ; 90 / 22320 ( < 1 % )  ; 1741 / 22320 ( 8 % )           ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 318 / 1395 ( 23 % )   ; 12 / 1395 ( < 1 % )   ; 164 / 1395 ( 12 % )            ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 18                    ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                     ; 60928                          ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                     ; 64512                          ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )        ; 7 / 66 ( 10 % )                ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )       ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                       ;                                ;                                ;
; Connections                                 ;                       ;                       ;                                ;                                ;
;     -- Input Connections                    ; 1                     ; 133                   ; 2173                           ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 99                    ; 1818                           ; 0                              ;
;     -- Output Connections                   ; 2120                  ; 153                   ; 34                             ; 0                              ;
;     -- Registered Output Connections        ; 198                   ; 153                   ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;                                ;
;     -- Total Connections                    ; 21490                 ; 860                   ; 8399                           ; 5                              ;
;     -- Registered Connections               ; 6539                  ; 605                   ; 4681                           ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; External Connections                        ;                       ;                       ;                                ;                                ;
;     -- Top                                  ; 0                     ; 122                   ; 1999                           ; 0                              ;
;     -- sld_hub:auto_hub                     ; 122                   ; 20                    ; 144                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1999                  ; 144                   ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;                                ;
;     -- Input Ports                          ; 5                     ; 45                    ; 425                            ; 0                              ;
;     -- Output Ports                         ; 135                   ; 62                    ; 253                            ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                     ; 56                             ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 29                    ; 239                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                     ; 14                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 28                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 25                    ; 122                            ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 30                    ; 136                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 29                    ; 241                            ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk   ; R8    ; 3        ; 27           ; 0            ; 21           ; 3654                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; reset ; J15   ; 5        ; 53           ; 14           ; 0            ; 551                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; RESULT[0]  ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[10] ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[11] ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[12] ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[13] ; J16   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[14] ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[15] ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[1]  ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[2]  ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[3]  ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[4]  ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[5]  ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[6]  ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[7]  ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[8]  ; J14   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[9]  ; R13   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE          ; Use as regular IO        ; RESULT[13]              ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; reset                   ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 6 / 20 ( 30 % )  ; 2.5V          ; --           ;
; 5        ; 11 / 18 ( 61 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESULT[8]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 143        ; 5        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESULT[13]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESULT[14]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 140        ; 5        ; RESULT[10]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESULT[12]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 134        ; 5        ; RESULT[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 138        ; 5        ; RESULT[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 137        ; 5        ; RESULT[11]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESULT[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 132        ; 5        ; RESULT[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESULT[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESULT[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESULT[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESULT[9]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESULT[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 108        ; 4        ; RESULT[15]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                   ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |TOP_LEVEL                                                                                                                              ; 6026 (73)   ; 4404 (0)                  ; 0 (0)         ; 60928       ; 7    ; 0            ; 0       ; 0         ; 18   ; 0            ; 1622 (73)    ; 2174 (0)          ; 2230 (5)         ; |TOP_LEVEL                                                                                                                                                                                                                                                                                                                                            ; TOP_LEVEL                         ; work         ;
;    |DATA_REGISTER:EX_MA_10|                                                                                                             ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |TOP_LEVEL|DATA_REGISTER:EX_MA_10                                                                                                                                                                                                                                                                                                                     ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:EX_MA_11|                                                                                                             ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER:EX_MA_11                                                                                                                                                                                                                                                                                                                     ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:EX_MA_2|                                                                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TOP_LEVEL|DATA_REGISTER:EX_MA_2                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:EX_MA_3|                                                                                                              ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER:EX_MA_3                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:EX_MA_4|                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TOP_LEVEL|DATA_REGISTER:EX_MA_4                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:EX_MA_5|                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TOP_LEVEL|DATA_REGISTER:EX_MA_5                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:EX_MA_6|                                                                                                              ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |TOP_LEVEL|DATA_REGISTER:EX_MA_6                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:EX_MA_7|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER:EX_MA_7                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:EX_MA_9|                                                                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TOP_LEVEL|DATA_REGISTER:EX_MA_9                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:ID_RR_2|                                                                                                              ; 34 (34)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 14 (14)          ; |TOP_LEVEL|DATA_REGISTER:ID_RR_2                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:ID_RR_3|                                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TOP_LEVEL|DATA_REGISTER:ID_RR_3                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:ID_RR_4|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER:ID_RR_4                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:ID_RR_5|                                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TOP_LEVEL|DATA_REGISTER:ID_RR_5                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:ID_RR_6|                                                                                                              ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |TOP_LEVEL|DATA_REGISTER:ID_RR_6                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:ID_RR_7|                                                                                                              ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER:ID_RR_7                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:IF_ID_2|                                                                                                              ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER:IF_ID_2                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:IF_ID_3|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER:IF_ID_3                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:MA_WB_2|                                                                                                              ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |TOP_LEVEL|DATA_REGISTER:MA_WB_2                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:MA_WB_3|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER:MA_WB_3                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:MA_WB_4|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER:MA_WB_4                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:MA_WB_5|                                                                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TOP_LEVEL|DATA_REGISTER:MA_WB_5                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:MA_WB_6|                                                                                                              ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |TOP_LEVEL|DATA_REGISTER:MA_WB_6                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:MA_WB_7|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER:MA_WB_7                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:RR_EX_2|                                                                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |TOP_LEVEL|DATA_REGISTER:RR_EX_2                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:RR_EX_3|                                                                                                              ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |TOP_LEVEL|DATA_REGISTER:RR_EX_3                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:RR_EX_4|                                                                                                              ; 213 (213)   ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (167)    ; 0 (0)             ; 46 (46)          ; |TOP_LEVEL|DATA_REGISTER:RR_EX_4                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:RR_EX_5|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER:RR_EX_5                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:RR_EX_6|                                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TOP_LEVEL|DATA_REGISTER:RR_EX_6                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:RR_EX_7|                                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TOP_LEVEL|DATA_REGISTER:RR_EX_7                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER:RR_EX_8|                                                                                                              ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER:RR_EX_8                                                                                                                                                                                                                                                                                                                      ; DATA_REGISTER                     ; work         ;
;    |DATA_REGISTER_16:EX_MA_1|                                                                                                           ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER_16:EX_MA_1                                                                                                                                                                                                                                                                                                                   ; DATA_REGISTER_16                  ; work         ;
;    |DATA_REGISTER_16:ID_RR_1|                                                                                                           ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER_16:ID_RR_1                                                                                                                                                                                                                                                                                                                   ; DATA_REGISTER_16                  ; work         ;
;    |DATA_REGISTER_16:IF_ID_1|                                                                                                           ; 66 (66)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER_16:IF_ID_1                                                                                                                                                                                                                                                                                                                   ; DATA_REGISTER_16                  ; work         ;
;    |DATA_REGISTER_16:MA_WB_1|                                                                                                           ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 14 (14)          ; |TOP_LEVEL|DATA_REGISTER_16:MA_WB_1                                                                                                                                                                                                                                                                                                                   ; DATA_REGISTER_16                  ; work         ;
;    |DATA_REGISTER_16:RR_EX_1|                                                                                                           ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|DATA_REGISTER_16:RR_EX_1                                                                                                                                                                                                                                                                                                                   ; DATA_REGISTER_16                  ; work         ;
;    |EXECUTION_STAGE:EX_Stage|                                                                                                           ; 110 (57)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (54)     ; 0 (0)             ; 6 (3)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage                                                                                                                                                                                                                                                                                                                   ; EXECUTION_STAGE                   ; work         ;
;       |ALU:ALU_1|                                                                                                                       ; 53 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (26)      ; 0 (0)             ; 3 (1)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1                                                                                                                                                                                                                                                                                                         ; ALU                               ; work         ;
;          |ADDER_16:ADD1|                                                                                                                ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (1)       ; 0 (0)             ; 2 (0)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1                                                                                                                                                                                                                                                                                           ; ADDER_16                          ; work         ;
;             |FULL_ADDER:FA10|                                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA10                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;             |FULL_ADDER:FA11|                                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA11                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;             |FULL_ADDER:FA12|                                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA12                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;             |FULL_ADDER:FA13|                                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA13                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;             |FULL_ADDER:FA14|                                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA14                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;             |FULL_ADDER:FA15|                                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA15                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;             |FULL_ADDER:FA16|                                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA16                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;             |FULL_ADDER:FA2|                                                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA2                                                                                                                                                                                                                                                                            ; FULL_ADDER                        ; work         ;
;             |FULL_ADDER:FA4|                                                                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA4                                                                                                                                                                                                                                                                            ; FULL_ADDER                        ; work         ;
;             |FULL_ADDER:FA5|                                                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA5                                                                                                                                                                                                                                                                            ; FULL_ADDER                        ; work         ;
;             |FULL_ADDER:FA6|                                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA6                                                                                                                                                                                                                                                                            ; FULL_ADDER                        ; work         ;
;             |FULL_ADDER:FA7|                                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA7                                                                                                                                                                                                                                                                            ; FULL_ADDER                        ; work         ;
;             |FULL_ADDER:FA8|                                                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA8                                                                                                                                                                                                                                                                            ; FULL_ADDER                        ; work         ;
;             |FULL_ADDER:FA9|                                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|EXECUTION_STAGE:EX_Stage|ALU:ALU_1|ADDER_16:ADD1|FULL_ADDER:FA9                                                                                                                                                                                                                                                                            ; FULL_ADDER                        ; work         ;
;    |INSTRUCTION_DECODE_STAGE:ID_Stage|                                                                                                  ; 36 (6)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (6)       ; 0 (0)             ; 3 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage                                                                                                                                                                                                                                                                                                          ; INSTRUCTION_DECODE_STAGE          ; work         ;
;       |ADDER_16:ADDER2|                                                                                                                 ; 24 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (1)       ; 0 (0)             ; 3 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2                                                                                                                                                                                                                                                                                          ; ADDER_16                          ; work         ;
;          |FULL_ADDER:FA10|                                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA10                                                                                                                                                                                                                                                                          ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA11|                                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA11                                                                                                                                                                                                                                                                          ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA12|                                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA12                                                                                                                                                                                                                                                                          ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA14|                                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA14                                                                                                                                                                                                                                                                          ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA15|                                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA15                                                                                                                                                                                                                                                                          ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA1|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA1                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA2|                                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA2                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA3|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA3                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA4|                                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA4                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA5|                                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA5                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA6|                                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA6                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA7|                                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA7                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA8|                                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA8                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA9|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|ADDER_16:ADDER2|FULL_ADDER:FA9                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;       |PRIORITY_ENCODER:PRI_EN|                                                                                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_DECODE_STAGE:ID_Stage|PRIORITY_ENCODER:PRI_EN                                                                                                                                                                                                                                                                                  ; PRIORITY_ENCODER                  ; work         ;
;    |INSTRUCTION_FETCH_STAGE:IF_Stage|                                                                                                   ; 158 (4)     ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (4)      ; 0 (0)             ; 16 (0)           ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage                                                                                                                                                                                                                                                                                                           ; INSTRUCTION_FETCH_STAGE           ; work         ;
;       |ADDER_16:ADDER1|                                                                                                                 ; 17 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (1)       ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|ADDER_16:ADDER1                                                                                                                                                                                                                                                                                           ; ADDER_16                          ; work         ;
;          |FULL_ADDER:FA10|                                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|ADDER_16:ADDER1|FULL_ADDER:FA10                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA11|                                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|ADDER_16:ADDER1|FULL_ADDER:FA11                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA12|                                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|ADDER_16:ADDER1|FULL_ADDER:FA12                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA13|                                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|ADDER_16:ADDER1|FULL_ADDER:FA13                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA14|                                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|ADDER_16:ADDER1|FULL_ADDER:FA14                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA15|                                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|ADDER_16:ADDER1|FULL_ADDER:FA15                                                                                                                                                                                                                                                                           ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA2|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|ADDER_16:ADDER1|FULL_ADDER:FA2                                                                                                                                                                                                                                                                            ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA4|                                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|ADDER_16:ADDER1|FULL_ADDER:FA4                                                                                                                                                                                                                                                                            ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA6|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|ADDER_16:ADDER1|FULL_ADDER:FA6                                                                                                                                                                                                                                                                            ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA7|                                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|ADDER_16:ADDER1|FULL_ADDER:FA7                                                                                                                                                                                                                                                                            ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA8|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|ADDER_16:ADDER1|FULL_ADDER:FA8                                                                                                                                                                                                                                                                            ; FULL_ADDER                        ; work         ;
;          |FULL_ADDER:FA9|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|ADDER_16:ADDER1|FULL_ADDER:FA9                                                                                                                                                                                                                                                                            ; FULL_ADDER                        ; work         ;
;       |DATA_REGISTER:PC|                                                                                                                ; 93 (93)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 16 (16)          ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|DATA_REGISTER:PC                                                                                                                                                                                                                                                                                          ; DATA_REGISTER                     ; work         ;
;       |PROGRAM_MEMORY:PROGRAM_MEM|                                                                                                      ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|INSTRUCTION_FETCH_STAGE:IF_Stage|PROGRAM_MEMORY:PROGRAM_MEM                                                                                                                                                                                                                                                                                ; PROGRAM_MEMORY                    ; work         ;
;    |MEMORY_ACCESS_STAGE:MA_Stage|                                                                                                       ; 2525 (6)    ; 2048 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 475 (5)      ; 953 (0)           ; 1097 (1)         ; |TOP_LEVEL|MEMORY_ACCESS_STAGE:MA_Stage                                                                                                                                                                                                                                                                                                               ; MEMORY_ACCESS_STAGE               ; work         ;
;       |DATA_MEMORY:DATA_MEM|                                                                                                            ; 2519 (2519) ; 2048 (2048)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 470 (470)    ; 953 (953)         ; 1096 (1096)      ; |TOP_LEVEL|MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM                                                                                                                                                                                                                                                                                          ; DATA_MEMORY                       ; work         ;
;    |REGISTER_READ_STAGE:RR_Stage|                                                                                                       ; 401 (266)   ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 280 (259)    ; 31 (0)            ; 90 (52)          ; |TOP_LEVEL|REGISTER_READ_STAGE:RR_Stage                                                                                                                                                                                                                                                                                                               ; REGISTER_READ_STAGE               ; work         ;
;       |REGISTER_FILE:REG_FILE|                                                                                                          ; 135 (133)   ; 112 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (20)      ; 31 (31)           ; 83 (82)          ; |TOP_LEVEL|REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE                                                                                                                                                                                                                                                                                        ; REGISTER_FILE                     ; work         ;
;          |MUX_16_8:M1|                                                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|MUX_16_8:M1                                                                                                                                                                                                                                                                            ; MUX_16_8                          ; work         ;
;          |MUX_16_8:M2|                                                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TOP_LEVEL|REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|MUX_16_8:M2                                                                                                                                                                                                                                                                            ; MUX_16_8                          ; work         ;
;    |WRITE_BACK_STAGE:WB_Stage|                                                                                                          ; 46 (38)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (37)      ; 0 (0)             ; 3 (1)            ; |TOP_LEVEL|WRITE_BACK_STAGE:WB_Stage                                                                                                                                                                                                                                                                                                                  ; WRITE_BACK_STAGE                  ; work         ;
;       |DATA_REGISTER:C_FLAG|                                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TOP_LEVEL|WRITE_BACK_STAGE:WB_Stage|DATA_REGISTER:C_FLAG                                                                                                                                                                                                                                                                                             ; DATA_REGISTER                     ; work         ;
;       |DATA_REGISTER:Z_FLAG|                                                                                                            ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |TOP_LEVEL|WRITE_BACK_STAGE:WB_Stage|DATA_REGISTER:Z_FLAG                                                                                                                                                                                                                                                                                             ; DATA_REGISTER                     ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 151 (1)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (1)       ; 23 (0)            ; 67 (0)           ; |TOP_LEVEL|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 150 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 23 (0)            ; 67 (0)           ; |TOP_LEVEL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 150 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 23 (0)            ; 67 (0)           ; |TOP_LEVEL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 150 (6)     ; 90 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (1)       ; 23 (3)            ; 67 (0)           ; |TOP_LEVEL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 146 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 20 (0)            ; 67 (0)           ; |TOP_LEVEL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 146 (105)   ; 85 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (46)      ; 20 (19)           ; 67 (41)          ; |TOP_LEVEL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |TOP_LEVEL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |TOP_LEVEL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 1888 (240)  ; 1741 (238)                ; 0 (0)         ; 60928       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (2)      ; 1164 (238)        ; 577 (0)          ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1648 (0)    ; 1503 (0)                  ; 0 (0)         ; 60928       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (0)      ; 926 (0)           ; 577 (0)          ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1648 (587)  ; 1503 (554)                ; 0 (0)         ; 60928       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (33)     ; 926 (496)         ; 577 (56)         ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 60 (58)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 21 (0)           ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                   ; decode_dvf                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                           ; work         ;
;                   |mux_0tc:auto_generated|                                                                                              ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_0tc:auto_generated                                                                                                                              ; mux_0tc                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 60928       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_q124:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 60928       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated                                                                                                                                                 ; altsyncram_q124                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 1 (1)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 88 (88)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 12 (12)           ; 43 (43)          ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 650 (1)     ; 611 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 370 (0)           ; 241 (1)          ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 595 (0)     ; 595 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 356 (0)           ; 239 (0)          ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 357 (357)   ; 357 (357)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 352 (352)         ; 5 (5)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 243 (0)     ; 238 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 239 (0)          ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 51 (41)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 10 (0)            ; 2 (2)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 197 (11)    ; 179 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (11)      ; 1 (0)             ; 179 (0)          ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_6ii:auto_generated|                                                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6ii:auto_generated                                                             ; cntr_6ii                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_h6j:auto_generated|                                                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_h6j:auto_generated                                                                                      ; cntr_h6j                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_jgi:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_jgi:auto_generated                                                                            ; cntr_jgi                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                               ; cntr_23j                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 120 (120)   ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 119 (119)        ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |TOP_LEVEL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; RESULT[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                ;
+---------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                             ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------+-------------------+---------+
; reset                                                                           ;                   ;         ;
;      - INSTRUCTION_FETCH_STAGE:IF_Stage|DATA_REGISTER:PC|Dout[10]               ; 1                 ; 6       ;
;      - INSTRUCTION_FETCH_STAGE:IF_Stage|DATA_REGISTER:PC|Dout[11]               ; 1                 ; 6       ;
;      - INSTRUCTION_FETCH_STAGE:IF_Stage|DATA_REGISTER:PC|Dout[12]               ; 1                 ; 6       ;
;      - INSTRUCTION_FETCH_STAGE:IF_Stage|DATA_REGISTER:PC|Dout[13]               ; 1                 ; 6       ;
;      - INSTRUCTION_FETCH_STAGE:IF_Stage|DATA_REGISTER:PC|Dout[14]               ; 1                 ; 6       ;
;      - INSTRUCTION_FETCH_STAGE:IF_Stage|DATA_REGISTER:PC|Dout[15]               ; 1                 ; 6       ;
;      - INSTRUCTION_FETCH_STAGE:IF_Stage|DATA_REGISTER:PC|Dout[7]                ; 1                 ; 6       ;
;      - INSTRUCTION_FETCH_STAGE:IF_Stage|DATA_REGISTER:PC|Dout[8]                ; 1                 ; 6       ;
;      - INSTRUCTION_FETCH_STAGE:IF_Stage|DATA_REGISTER:PC|Dout[9]                ; 1                 ; 6       ;
;      - WRITE_BACK_STAGE:WB_Stage|DATA_REGISTER:C_FLAG|Dout[0]                   ; 1                 ; 6       ;
;      - WRITE_BACK_STAGE:WB_Stage|DATA_REGISTER:Z_FLAG|Dout[0]                   ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_4|Dout[0]                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_5|Dout[0]                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_2|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_2|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_3|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_2|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_4|Dout[4]~24                                         ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_2|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_2|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_3|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_3|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_3|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_3|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_3|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_4|Dout[15]~102                                       ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_4|Dout[15]~109                                       ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~9                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~9                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~10                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~10                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~11                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~11                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~12                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~12                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~13                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~13                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~14                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~14                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_3|Dout~15                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_5|Dout~15                                            ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~0                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~1                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~2                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~3                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~4                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~5                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~6                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~7                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~8                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~9                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~10                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~11                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~12                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~13                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~14                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:RR_EX_1|Dout~15                                         ; 1                 ; 6       ;
;      - IF_ID_reset~26                                                           ; 1                 ; 6       ;
;      - INSTRUCTION_FETCH_STAGE:IF_Stage|DATA_REGISTER:PC|Dout[4]~6              ; 1                 ; 6       ;
;      - INSTRUCTION_FETCH_STAGE:IF_Stage|DATA_REGISTER:PC|Dout[4]~8              ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_2|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_2|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~0                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~1                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~2                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~3                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~4                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~5                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~6                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~7                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~8                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~9                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~10                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~11                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~12                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~13                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~14                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:EX_MA_1|Dout~15                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~2                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~3                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~4                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~5                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~6                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~7                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~8                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~9                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~10                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~11                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~12                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~13                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~14                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~15                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~16                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout~17                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~0                                          ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_2|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~1                                          ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_2|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~2                                          ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_6|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~3                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~4                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~5                                          ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_6|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~6                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~7                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~8                                          ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_6|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_2|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_2|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_5|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_5|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_5|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_5|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_5|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_5|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~9                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~9                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~9                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~10                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~10                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~10                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~11                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~11                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~11                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~12                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~12                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~12                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~13                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~13                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~13                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_5|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~14                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~14                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~14                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_5|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_7|Dout~15                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_3|Dout~15                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_4|Dout~15                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_5|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:MA_WB_2|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~9                                          ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~10                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~11                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~12                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~13                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~14                                         ; 1                 ; 6       ;
;      - DATA_REGISTER_16:MA_WB_1|Dout~15                                         ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_6|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout[5]~0                                          ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_6|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_6|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_3|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_2|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_10|Dout~0                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_10|Dout~1                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_10|Dout~2                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~0                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~0                                             ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~0           ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[5][13]~1    ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[4][13]~2    ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[6][8]~3     ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[2][12]~4    ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[1][10]~5    ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[0][0]~6     ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[3][8]~7     ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_3|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~1                                             ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~8           ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~1                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~2                                             ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~9           ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~2                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_3|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_3|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~3                                             ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~10          ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~3                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_3|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~4                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~4                                             ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~11          ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_3|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~5                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~5                                             ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~12          ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~6                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~6                                             ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~13          ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~7                                             ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~14          ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~7                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_9|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~8                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~8                                             ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~15          ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_9|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~9                                             ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~16          ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~9                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~9                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_9|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~10                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~10                                           ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~10                                            ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~17          ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_9|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~11                                            ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~18          ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~11                                           ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~11                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_9|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~12                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~12                                           ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~19          ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~12                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_9|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~13                                            ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~20          ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~13                                           ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~13                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_6|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_9|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~14                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~14                                           ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_6|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~14                                            ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~21          ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_9|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_4|Dout~15                                            ; 1                 ; 6       ;
;      - REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8~22          ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_8|Dout~15                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_11|Dout~15                                           ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_6|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_9|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_7|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_7|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_7|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~9                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~10                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~11                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~12                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~13                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~14                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_2|Dout~15                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_2|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_2|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_2|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_2|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_2|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_2|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_2|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_2|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~1                                             ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~0           ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[77][0]~1    ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[89][2]~2    ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[73][0]~3    ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[93][2]~4    ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[90][7]~5    ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[78][0]~6    ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[74][0]~7    ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[94][2]~8    ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[76][0]~9    ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[88][7]~10   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[72][4]~11   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[92][2]~12   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[79][9]~13   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[91][15]~14  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[75][0]~15   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[95][2]~16   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[116][5]~17  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[102][7]~18  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[100][12]~19 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[118][6]~20  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[113][10]~21 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[99][3]~22   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[97][13]~23  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[115][5]~24  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[112][1]~25  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[98][5]~26   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[96][10]~27  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[114][1]~28  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[117][1]~29  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[103][10]~30 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[101][9]~31  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[119][1]~32  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[81][15]~33  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[69][11]~34  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[65][6]~35   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[85][15]~36  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[82][3]~37   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[70][11]~38  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[66][4]~39   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[86][9]~40   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[80][15]~41  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[68][13]~42  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[64][6]~43   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[84][15]~44  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[83][12]~45  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[71][2]~46   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[67][6]~47   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[87][7]~48   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[107][0]~49  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[122][13]~50 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[106][7]~51  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[123][12]~52 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[109][9]~53  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[124][12]~54 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[108][5]~55  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[125][7]~56  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[105][8]~57  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[120][13]~58 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[104][9]~59  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[121][11]~60 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[111][1]~61  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[126][4]~62  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[110][7]~63  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[127][5]~64  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[38][2]~65   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[42][14]~66  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[34][3]~67   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[46][14]~68  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[41][14]~69  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[37][14]~70  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[33][15]~71  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[45][4]~72   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[36][11]~73  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[40][14]~74  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[32][5]~75   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[44][4]~76   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[43][14]~77  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[39][10]~78  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[35][2]~79   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[47][14]~80  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[21][6]~81   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[22][5]~82   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[20][14]~83  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[23][12]~84  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[26][12]~85  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[25][11]~86  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[24][12]~87  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[27][1]~88   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[17][6]~89   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[18][12]~90  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[16][9]~91   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[19][1]~92   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[29][7]~93   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[30][5]~94   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[28][15]~95  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[31][4]~96   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[6][2]~97    ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[12][3]~98   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[4][4]~99    ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[14][4]~100  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[9][4]~101   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[3][9]~102   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~103         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[1][0]~104   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[11][12]~105 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[8][4]~106   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[2][11]~107  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[0][9]~108   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[10][0]~109  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[7][7]~110   ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[13][3]~111  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[5][14]~112  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[15][8]~113  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[54][14]~114 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[53][13]~115 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[52][14]~116 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[55][8]~117  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[57][11]~118 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[58][0]~119  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[56][3]~120  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[59][15]~121 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[49][14]~122 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[50][14]~123 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[48][14]~124 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[51][14]~125 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[62][9]~126  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[61][3]~127  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[60][6]~128  ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[63][14]~129 ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~130         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~131         ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~3                                             ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~132         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~133         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~134         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~135         ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~5                                             ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~136         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~137         ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~6                                             ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~138         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~139         ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~7                                             ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~140         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~141         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~142         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~143         ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~9                                             ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~144         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~145         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~146         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~147         ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~10                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~11                                            ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~148         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~149         ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~12                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~13                                            ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~150         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~151         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~152         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~153         ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~14                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_5|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~15                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_5|Dout~1                                             ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~154         ; 1                 ; 6       ;
;      - MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128~155         ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_7|Dout~16                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_5|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_2|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_2|Dout~9                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_2|Dout~10                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_2|Dout~11                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_2|Dout~12                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~0                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_2|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~1                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~2                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~3                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~4                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~5                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~6                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~7                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~8                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~9                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~9                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~9                                             ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~10                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~10                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~10                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~11                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~11                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~11                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~12                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~12                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~12                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~13                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~13                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~13                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~14                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~14                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~14                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_7|Dout~15                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:EX_MA_6|Dout~15                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:IF_ID_3|Dout~15                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:ID_RR_2|Dout~40                                            ; 1                 ; 6       ;
;      - DATA_REGISTER:RR_EX_4|Dout[15]~216                                       ; 1                 ; 6       ;
;      - DATA_REGISTER_16:ID_RR_1|Dout[0]~18                                      ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[118]                   ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[118]~feeder               ; 1                 ; 6       ;
; clk                                                                             ;                   ;         ;
+---------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; DATA_REGISTER:EX_MA_2|Dout[5]                                                                                                                                                                                                                                                                                                                               ; FF_X30_Y11_N29     ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; DATA_REGISTER:ID_RR_7|Dout[5]~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y9_N10  ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DATA_REGISTER_16:ID_RR_1|Dout[0]~18                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y10_N26 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; INSTRUCTION_FETCH_STAGE:IF_Stage|DATA_REGISTER:PC|Dout[4]~8                                                                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y8_N22  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[0][9]~108                                                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y19_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[100][12]~19                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y18_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[101][9]~31                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y25_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[102][7]~18                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y18_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[103][10]~30                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y20_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[104][9]~59                                                                                                                                                                                                                                                                                     ; LCCOMB_X27_Y25_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[105][8]~57                                                                                                                                                                                                                                                                                     ; LCCOMB_X32_Y25_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[106][7]~51                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y25_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[107][0]~49                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y25_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[108][5]~55                                                                                                                                                                                                                                                                                     ; LCCOMB_X27_Y19_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[109][9]~53                                                                                                                                                                                                                                                                                     ; LCCOMB_X32_Y24_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[10][0]~109                                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y21_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[110][7]~63                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y22_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[111][1]~61                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y22_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[112][1]~25                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y25_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[113][10]~21                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y25_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[114][1]~28                                                                                                                                                                                                                                                                                     ; LCCOMB_X29_Y24_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[115][5]~24                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y22_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[116][5]~17                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y21_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[117][1]~29                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y25_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[118][6]~20                                                                                                                                                                                                                                                                                     ; LCCOMB_X29_Y23_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[119][1]~32                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y20_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[11][12]~105                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y20_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[120][13]~58                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y25_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[121][11]~60                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y25_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[122][13]~50                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y23_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[123][12]~52                                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y22_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[124][12]~54                                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y23_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[125][7]~56                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y24_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[126][4]~62                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y22_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[127][5]~64                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y22_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[12][3]~98                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y20_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[13][3]~111                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y22_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[14][4]~100                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y19_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[15][8]~113                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y20_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[16][9]~91                                                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y19_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[17][6]~89                                                                                                                                                                                                                                                                                      ; LCCOMB_X41_Y20_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[18][12]~90                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y21_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[19][1]~92                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y21_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[1][0]~104                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y20_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[20][14]~83                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y20_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[21][6]~81                                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y20_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[22][5]~82                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y21_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[23][12]~84                                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y21_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[24][12]~87                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y22_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[25][11]~86                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y22_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[26][12]~85                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y20_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[27][1]~88                                                                                                                                                                                                                                                                                      ; LCCOMB_X36_Y20_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[28][15]~95                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y22_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[29][7]~93                                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y22_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[2][11]~107                                                                                                                                                                                                                                                                                     ; LCCOMB_X44_Y19_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[30][5]~94                                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y22_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[31][4]~96                                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y18_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[32][5]~75                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y20_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[33][15]~71                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y20_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[34][3]~67                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y22_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[35][2]~79                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y22_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[36][11]~73                                                                                                                                                                                                                                                                                     ; LCCOMB_X44_Y18_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[37][14]~70                                                                                                                                                                                                                                                                                     ; LCCOMB_X43_Y20_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[38][2]~65                                                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y18_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[39][10]~78                                                                                                                                                                                                                                                                                     ; LCCOMB_X44_Y18_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[3][9]~102                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y20_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[40][14]~74                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y25_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[41][14]~69                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y25_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[42][14]~66                                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y25_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[43][14]~77                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y25_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[44][4]~76                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y25_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[45][4]~72                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y25_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[46][14]~68                                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y25_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[47][14]~80                                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y25_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[48][14]~124                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y20_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[49][14]~122                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y21_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[4][4]~99                                                                                                                                                                                                                                                                                       ; LCCOMB_X44_Y19_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[50][14]~123                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y19_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[51][14]~125                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y21_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[52][14]~116                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y23_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[53][13]~115                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y22_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[54][14]~114                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y19_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[55][8]~117                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y19_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[56][3]~120                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y22_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[57][11]~118                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y23_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[58][0]~119                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y20_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[59][15]~121                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y20_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[5][14]~112                                                                                                                                                                                                                                                                                     ; LCCOMB_X43_Y20_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[60][6]~128                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y23_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[61][3]~127                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y23_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[62][9]~126                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y23_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[63][14]~129                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y18_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[64][6]~43                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y26_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[65][6]~35                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y26_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[66][4]~39                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y21_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[67][6]~47                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y21_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[68][13]~42                                                                                                                                                                                                                                                                                     ; LCCOMB_X32_Y20_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[69][11]~34                                                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y26_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[6][2]~97                                                                                                                                                                                                                                                                                       ; LCCOMB_X44_Y19_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[70][11]~38                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y18_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[71][2]~46                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y20_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[72][4]~11                                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y26_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[73][0]~3                                                                                                                                                                                                                                                                                       ; LCCOMB_X34_Y25_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[74][0]~7                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y19_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[75][0]~15                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y22_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[76][0]~9                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y19_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[77][0]~1                                                                                                                                                                                                                                                                                       ; LCCOMB_X34_Y24_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[78][0]~6                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y19_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[79][9]~13                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y19_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[7][7]~110                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y19_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[80][15]~41                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y25_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[81][15]~33                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y25_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[82][3]~37                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y22_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[83][12]~45                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y22_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[84][15]~44                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y21_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[85][15]~36                                                                                                                                                                                                                                                                                     ; LCCOMB_X32_Y26_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[86][9]~40                                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y23_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[87][7]~48                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y22_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[88][7]~10                                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y26_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[89][2]~2                                                                                                                                                                                                                                                                                       ; LCCOMB_X34_Y25_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[8][4]~106                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y21_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[90][7]~5                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y22_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[91][15]~14                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y24_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[92][2]~12                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y23_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[93][2]~4                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y26_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[94][2]~8                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y22_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[95][2]~16                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y23_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[96][10]~27                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y25_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[97][13]~23                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y25_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[98][5]~26                                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y24_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[99][3]~22                                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y24_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[9][4]~101                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y20_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[0][0]~6                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y9_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[1][10]~5                                                                                                                                                                                                                                                                                       ; LCCOMB_X43_Y9_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[2][12]~4                                                                                                                                                                                                                                                                                       ; LCCOMB_X43_Y9_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[3][8]~7                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y9_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[4][13]~2                                                                                                                                                                                                                                                                                       ; LCCOMB_X43_Y9_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[5][13]~1                                                                                                                                                                                                                                                                                       ; LCCOMB_X43_Y9_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_READ_STAGE:RR_Stage|REGISTER_FILE:REG_FILE|REG_16X8[6][8]~3                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y9_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0     ; 764     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                         ; PIN_R8             ; 3653    ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                         ; PIN_R8             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                                                                                                                                                                                                       ; PIN_J15            ; 551     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X11_Y17_N21     ; 26      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X11_Y18_N12 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X11_Y18_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X11_Y17_N24 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X12_Y17_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X11_Y15_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                              ; FF_X11_Y15_N17     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                              ; FF_X11_Y15_N11     ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X12_Y15_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~13              ; LCCOMB_X12_Y18_N30 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~14              ; LCCOMB_X11_Y18_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~17      ; LCCOMB_X11_Y18_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13 ; LCCOMB_X11_Y16_N14 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~20 ; LCCOMB_X11_Y18_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X14_Y17_N17     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X14_Y17_N7      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X14_Y17_N25     ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X11_Y17_N17     ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X14_Y17_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X12_Y16_N21     ; 31      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X12_Y17_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X16_Y12_N8  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X16_Y12_N22 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X15_Y12_N17     ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X15_Y12_N2  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X14_Y15_N4  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X14_Y15_N22 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X12_Y13_N21     ; 585     ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]~1                                                                                                                                                                                              ; LCCOMB_X14_Y16_N20 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X15_Y12_N30 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X15_Y12_N22 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                       ; LCCOMB_X18_Y14_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X18_Y11_N4  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6ii:auto_generated|counter_reg_bit[6]~0                                                         ; LCCOMB_X17_Y11_N28 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_jgi:auto_generated|counter_reg_bit[4]~0                                                                        ; LCCOMB_X18_Y14_N16 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X17_Y14_N30 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X17_Y11_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~8                                                                                                                                                                                                              ; LCCOMB_X11_Y14_N18 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~9                                                                                                                                                                                                              ; LCCOMB_X11_Y14_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~5                                                                                                                                                                                                         ; LCCOMB_X11_Y14_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X15_Y14_N0  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~34                                                                                                                                                                                                                           ; LCCOMB_X10_Y14_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X14_Y15_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X14_Y15_N6  ; 380     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DATA_REGISTER:EX_MA_2|Dout[5]                                                                                         ; FF_X30_Y11_N29 ; 16      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y17_N0 ; 764     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk                                                                                                                   ; PIN_R8         ; 3653    ; 117                                  ; Global Clock         ; GCLK18           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X12_Y13_N21 ; 585     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; reset~input ; 551               ;
+-------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                    ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 119          ; 512          ; 119          ; yes                    ; no                      ; yes                    ; no                      ; 60928 ; 512                         ; 119                         ; 512                         ; 119                         ; 60928               ; 7    ; None ; M9K_X22_Y9_N0, M9K_X22_Y8_N0, M9K_X22_Y10_N0, M9K_X22_Y13_N0, M9K_X22_Y7_N0, M9K_X22_Y12_N0, M9K_X22_Y11_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,359 / 71,559 ( 12 % ) ;
; C16 interconnects     ; 37 / 2,597 ( 1 % )      ;
; C4 interconnects      ; 4,115 / 46,848 ( 9 % )  ;
; Direct links          ; 1,145 / 71,559 ( 2 % )  ;
; Global clocks         ; 4 / 20 ( 20 % )         ;
; Local interconnects   ; 3,130 / 24,624 ( 13 % ) ;
; R24 interconnects     ; 72 / 2,496 ( 3 % )      ;
; R4 interconnects      ; 4,688 / 62,424 ( 8 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.61) ; Number of LABs  (Total = 478) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 15                            ;
; 2                                           ; 13                            ;
; 3                                           ; 19                            ;
; 4                                           ; 8                             ;
; 5                                           ; 10                            ;
; 6                                           ; 6                             ;
; 7                                           ; 7                             ;
; 8                                           ; 11                            ;
; 9                                           ; 2                             ;
; 10                                          ; 17                            ;
; 11                                          ; 19                            ;
; 12                                          ; 32                            ;
; 13                                          ; 24                            ;
; 14                                          ; 39                            ;
; 15                                          ; 62                            ;
; 16                                          ; 194                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.85) ; Number of LABs  (Total = 478) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 91                            ;
; 1 Clock                            ; 388                           ;
; 1 Clock enable                     ; 147                           ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 173                           ;
; 2 Clocks                           ; 72                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.21) ; Number of LABs  (Total = 478) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 2                             ;
; 2                                            ; 12                            ;
; 3                                            ; 2                             ;
; 4                                            ; 13                            ;
; 5                                            ; 5                             ;
; 6                                            ; 15                            ;
; 7                                            ; 1                             ;
; 8                                            ; 9                             ;
; 9                                            ; 4                             ;
; 10                                           ; 9                             ;
; 11                                           ; 2                             ;
; 12                                           ; 9                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 12                            ;
; 16                                           ; 16                            ;
; 17                                           ; 7                             ;
; 18                                           ; 27                            ;
; 19                                           ; 23                            ;
; 20                                           ; 19                            ;
; 21                                           ; 20                            ;
; 22                                           ; 18                            ;
; 23                                           ; 23                            ;
; 24                                           ; 23                            ;
; 25                                           ; 14                            ;
; 26                                           ; 32                            ;
; 27                                           ; 20                            ;
; 28                                           ; 21                            ;
; 29                                           ; 19                            ;
; 30                                           ; 22                            ;
; 31                                           ; 20                            ;
; 32                                           ; 50                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.34) ; Number of LABs  (Total = 478) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 31                            ;
; 2                                               ; 55                            ;
; 3                                               ; 43                            ;
; 4                                               ; 50                            ;
; 5                                               ; 35                            ;
; 6                                               ; 25                            ;
; 7                                               ; 19                            ;
; 8                                               ; 25                            ;
; 9                                               ; 23                            ;
; 10                                              ; 29                            ;
; 11                                              ; 30                            ;
; 12                                              ; 40                            ;
; 13                                              ; 27                            ;
; 14                                              ; 12                            ;
; 15                                              ; 12                            ;
; 16                                              ; 13                            ;
; 17                                              ; 2                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.84) ; Number of LABs  (Total = 478) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 9                             ;
; 3                                            ; 23                            ;
; 4                                            ; 14                            ;
; 5                                            ; 10                            ;
; 6                                            ; 20                            ;
; 7                                            ; 24                            ;
; 8                                            ; 25                            ;
; 9                                            ; 27                            ;
; 10                                           ; 17                            ;
; 11                                           ; 16                            ;
; 12                                           ; 14                            ;
; 13                                           ; 8                             ;
; 14                                           ; 10                            ;
; 15                                           ; 14                            ;
; 16                                           ; 15                            ;
; 17                                           ; 10                            ;
; 18                                           ; 15                            ;
; 19                                           ; 10                            ;
; 20                                           ; 12                            ;
; 21                                           ; 16                            ;
; 22                                           ; 14                            ;
; 23                                           ; 11                            ;
; 24                                           ; 19                            ;
; 25                                           ; 12                            ;
; 26                                           ; 10                            ;
; 27                                           ; 14                            ;
; 28                                           ; 8                             ;
; 29                                           ; 10                            ;
; 30                                           ; 11                            ;
; 31                                           ; 8                             ;
; 32                                           ; 17                            ;
; 33                                           ; 6                             ;
; 34                                           ; 6                             ;
; 35                                           ; 8                             ;
; 36                                           ; 5                             ;
; 37                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 2            ; 0            ; 2            ; 0            ; 0            ; 22        ; 2            ; 0            ; 22        ; 22        ; 0            ; 16           ; 0            ; 0            ; 2            ; 0            ; 16           ; 2            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 22        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 20           ; 22           ; 20           ; 22           ; 22           ; 0         ; 20           ; 22           ; 0         ; 0         ; 22           ; 6            ; 22           ; 22           ; 20           ; 22           ; 6            ; 20           ; 22           ; 22           ; 22           ; 6            ; 22           ; 22           ; 22           ; 22           ; 22           ; 0         ; 22           ; 22           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; RESULT[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; my_clk          ; my_clk               ; 1.6               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                         ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][98]                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ram_block1a98~porta_datain_reg0   ; 0.226             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][94]                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ram_block1a94~porta_datain_reg0   ; 0.215             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][90]                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ram_block1a90~porta_datain_reg0   ; 0.215             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][36]                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ram_block1a36~porta_datain_reg0   ; 0.215             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][118]                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ram_block1a118~porta_datain_reg0  ; 0.049             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][116]                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ram_block1a116~porta_datain_reg0  ; 0.049             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][111]                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ram_block1a111~porta_datain_reg0  ; 0.049             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][109]                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ram_block1a109~porta_datain_reg0  ; 0.049             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][52]                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ram_block1a52~porta_datain_reg0   ; 0.048             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][112]                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ram_block1a112~porta_datain_reg0  ; 0.039             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][50]                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ram_block1a50~porta_datain_reg0   ; 0.038             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][40]                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ram_block1a40~porta_datain_reg0   ; 0.038             ;
; DATA_REGISTER:ID_RR_7|Dout[15]                                                                                                                                                           ; DATA_REGISTER:RR_EX_8|Dout[15]                                                                                                                                                                                               ; 0.024             ;
; DATA_REGISTER:ID_RR_7|Dout[14]                                                                                                                                                           ; DATA_REGISTER:RR_EX_8|Dout[14]                                                                                                                                                                                               ; 0.024             ;
; DATA_REGISTER:ID_RR_5|Dout[14]                                                                                                                                                           ; DATA_REGISTER:RR_EX_6|Dout[14]                                                                                                                                                                                               ; 0.024             ;
; DATA_REGISTER:ID_RR_7|Dout[13]                                                                                                                                                           ; DATA_REGISTER:RR_EX_8|Dout[13]                                                                                                                                                                                               ; 0.024             ;
; DATA_REGISTER:ID_RR_5|Dout[13]                                                                                                                                                           ; DATA_REGISTER:RR_EX_6|Dout[13]                                                                                                                                                                                               ; 0.024             ;
; DATA_REGISTER:ID_RR_7|Dout[1]                                                                                                                                                            ; DATA_REGISTER:RR_EX_8|Dout[1]                                                                                                                                                                                                ; 0.024             ;
; DATA_REGISTER:ID_RR_7|Dout[2]                                                                                                                                                            ; DATA_REGISTER:RR_EX_8|Dout[2]                                                                                                                                                                                                ; 0.024             ;
; DATA_REGISTER:EX_MA_7|Dout[13]                                                                                                                                                           ; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[89][13]                                                                                                                                                         ; 0.023             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                  ; 0.022             ;
; DATA_REGISTER:EX_MA_7|Dout[15]                                                                                                                                                           ; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[86][15]                                                                                                                                                         ; 0.022             ;
; DATA_REGISTER:EX_MA_7|Dout[14]                                                                                                                                                           ; MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|MEM_16X128[89][14]                                                                                                                                                         ; 0.022             ;
; DATA_REGISTER:ID_RR_5|Dout[15]                                                                                                                                                           ; DATA_REGISTER:RR_EX_6|Dout[15]                                                                                                                                                                                               ; 0.021             ;
; DATA_REGISTER:ID_RR_7|Dout[10]                                                                                                                                                           ; DATA_REGISTER:RR_EX_8|Dout[10]                                                                                                                                                                                               ; 0.021             ;
; DATA_REGISTER:ID_RR_7|Dout[9]                                                                                                                                                            ; DATA_REGISTER:RR_EX_8|Dout[9]                                                                                                                                                                                                ; 0.021             ;
; DATA_REGISTER:ID_RR_7|Dout[11]                                                                                                                                                           ; DATA_REGISTER:RR_EX_8|Dout[11]                                                                                                                                                                                               ; 0.021             ;
; DATA_REGISTER_16:ID_RR_1|Dout[2]                                                                                                                                                         ; DATA_REGISTER_16:RR_EX_1|Dout[2]                                                                                                                                                                                             ; 0.018             ;
; DATA_REGISTER_16:ID_RR_1|Dout[4]                                                                                                                                                         ; DATA_REGISTER_16:RR_EX_1|Dout[4]                                                                                                                                                                                             ; 0.018             ;
; DATA_REGISTER_16:ID_RR_1|Dout[3]                                                                                                                                                         ; DATA_REGISTER_16:RR_EX_1|Dout[3]                                                                                                                                                                                             ; 0.018             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ram_block1a108~porta_address_reg0 ; 0.014             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 31 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "TOP_LEVEL"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 16 pins of 18 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'TOP_LEVEL.out.sdc'
Warning (332060): Node: DATA_REGISTER:EX_MA_2|Dout[5] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MEMORY_ACCESS_STAGE:MA_Stage|DATA_MEMORY:DATA_MEM|Dout[1] is being clocked by DATA_REGISTER:EX_MA_2|Dout[5]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From my_clk (Rise) to my_clk (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):    5.000       my_clk
Info (176353): Automatically promoted node clk~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: C:/Users/abhishek konale/Desktop/IITB_RISC_PIPELINE/TOP_LEVEL.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DATA_REGISTER:EX_MA_2|Dout[5] File: C:/Users/abhishek konale/Desktop/IITB_RISC_PIPELINE/DATA_REGISTER.vhd Line: 26
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DATA_REGISTER:EX_MA_2|Dout[5]  File: C:/Users/abhishek konale/Desktop/IITB_RISC_PIPELINE/DATA_REGISTER.vhd Line: 26
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node REGISTER_READ_STAGE:RR_Stage|M6_Sel~7 File: C:/Users/abhishek konale/Desktop/IITB_RISC_PIPELINE/REGISTER_READ_STAGE.vhd Line: 55
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[48] File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_signaltap.vhd Line: 406
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_data_in_reg[48] File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_signaltap.vhd Line: 406
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 870
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 16 (unused VREF, 2.5V VCCIO, 0 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:13
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:33
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X32_Y11 to location X42_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:37
Info (11888): Total time spent on timing analysis during the Fitter is 12.85 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Info (144001): Generated suppressed messages file C:/Users/abhishek konale/Desktop/IITB_RISC_PIPELINE/output_files/TOP_LEVEL.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 1380 megabytes
    Info: Processing ended: Tue Nov 29 12:09:19 2016
    Info: Elapsed time: 00:01:59
    Info: Total CPU time (on all processors): 00:02:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/abhishek konale/Desktop/IITB_RISC_PIPELINE/output_files/TOP_LEVEL.fit.smsg.


