Fitter report for multicicloMIPSFPGA
Fri Dec 20 20:55:03 2013
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 20 20:55:02 2013           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; multicicloMIPSFPGA                              ;
; Top-level Entity Name              ; multicicloMIPSFPGA                              ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C70F896C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 3,204 / 68,416 ( 5 % )                          ;
;     Total combinational functions  ; 2,765 / 68,416 ( 4 % )                          ;
;     Dedicated logic registers      ; 1,188 / 68,416 ( 2 % )                          ;
; Total registers                    ; 1188                                            ;
; Total pins                         ; 105 / 622 ( 17 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 8,192 / 1,152,000 ( < 1 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To     ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Location ;                ;              ; AUD_ADCLRCK    ; PIN_F19       ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK       ; PIN_E17       ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK    ; PIN_G18       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]     ; PIN_AC1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]    ; PIN_AF2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]    ; PIN_AF3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]    ; PIN_AG2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]    ; PIN_AG3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]    ; PIN_AH1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]    ; PIN_AH2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[16]    ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[17]    ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[18]    ; PIN_U3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[19]    ; PIN_V2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]     ; PIN_AC2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[20]    ; PIN_V3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[21]    ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[22]    ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[23]    ; PIN_W3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[24]    ; PIN_Y1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[25]    ; PIN_Y2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[26]    ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[27]    ; PIN_AA1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[28]    ; PIN_AA2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[29]    ; PIN_AA3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]     ; PIN_AC3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[30]    ; PIN_AB1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[31]    ; PIN_AB2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]     ; PIN_AD1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]     ; PIN_AD2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]     ; PIN_AD3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]     ; PIN_AE1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]     ; PIN_AE2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]     ; PIN_AE3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]     ; PIN_AF1       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[0]      ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[10]     ; PIN_B25       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[11]     ; PIN_A25       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[12]     ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[13]     ; PIN_B24       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[14]     ; PIN_A24       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[15]     ; PIN_B23       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[1]      ; PIN_C22       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[2]      ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[3]      ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[4]      ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[5]      ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[6]      ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[7]      ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[8]      ; PIN_B26       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[9]      ; PIN_A26       ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ15_AM1 ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[0]    ; PIN_AF29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[10]   ; PIN_AD29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[11]   ; PIN_AC28      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[12]   ; PIN_AC30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[13]   ; PIN_AB30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[14]   ; PIN_AA30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[1]    ; PIN_AE28      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[2]    ; PIN_AE30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[3]    ; PIN_AD30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[4]    ; PIN_AC29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[5]    ; PIN_AB29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[6]    ; PIN_AA29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[7]    ; PIN_Y28       ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[8]    ; PIN_AF30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[9]    ; PIN_AE29      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]      ; PIN_C30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]     ; PIN_F29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]     ; PIN_G29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]     ; PIN_F30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]     ; PIN_G30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]     ; PIN_H29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]     ; PIN_H30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]     ; PIN_J29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]     ; PIN_H25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]     ; PIN_J30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]     ; PIN_H24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]      ; PIN_C29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]     ; PIN_J25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]     ; PIN_K24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]     ; PIN_J24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]     ; PIN_K25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]     ; PIN_L22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]     ; PIN_L21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]     ; PIN_M22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]     ; PIN_N22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]     ; PIN_N25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]      ; PIN_E28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]     ; PIN_N21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]     ; PIN_N24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]      ; PIN_D29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]      ; PIN_E27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]      ; PIN_D28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]      ; PIN_E29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]      ; PIN_G25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]      ; PIN_E30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]      ; PIN_G26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]      ; PIN_G27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]     ; PIN_K29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]     ; PIN_M25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]     ; PIN_K30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]     ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]     ; PIN_L29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]     ; PIN_L30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]     ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]     ; PIN_P28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]     ; PIN_P25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]     ; PIN_P27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]      ; PIN_G28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]     ; PIN_M29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]     ; PIN_R26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]     ; PIN_M30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]     ; PIN_R27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]     ; PIN_P24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]     ; PIN_N28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]     ; PIN_P23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]     ; PIN_N29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]     ; PIN_R23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]     ; PIN_P29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]      ; PIN_H27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]     ; PIN_R22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]     ; PIN_P30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]      ; PIN_L24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]      ; PIN_H28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]      ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]      ; PIN_K27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]      ; PIN_L28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]      ; PIN_K28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]      ; PIN_L27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_N0  ; PIN_T25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_N1  ; PIN_AH14      ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_P0  ; PIN_T24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_P1  ; PIN_AG15      ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_N0 ; PIN_H23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_N1 ; PIN_AF27      ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_P0 ; PIN_G24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_P1 ; PIN_AF28      ; QSF Assignment ;
; Location ;                ;              ; I2C_SDAT       ; PIN_H18       ; QSF Assignment ;
; Location ;                ;              ; LCD_D[0]       ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[1]       ; PIN_E3        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[2]       ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[3]       ; PIN_D3        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[4]       ; PIN_C1        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[5]       ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[6]       ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[7]       ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[0]       ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[10]      ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[11]      ; PIN_E7        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[12]      ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[13]      ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[14]      ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[15]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[1]       ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[2]       ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[3]       ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[4]       ; PIN_J12       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[5]       ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[6]       ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[7]       ; PIN_G13       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[8]       ; PIN_D4        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[9]       ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; OTG_FSPEED     ; PIN_F7        ; QSF Assignment ;
; Location ;                ;              ; OTG_LSPEED     ; PIN_F8        ; QSF Assignment ;
; Location ;                ;              ; PS2_KBCLK      ; PIN_F24       ; QSF Assignment ;
; Location ;                ;              ; PS2_KBDAT      ; PIN_E24       ; QSF Assignment ;
; Location ;                ;              ; PS2_MSCLK      ; PIN_D26       ; QSF Assignment ;
; Location ;                ;              ; PS2_MSDAT      ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; SD_CMD         ; PIN_W28       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT         ; PIN_W29       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT3        ; PIN_Y30       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[0]    ; PIN_AK9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[1]    ; PIN_AJ23      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[2]    ; PIN_AK20      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[3]    ; PIN_AJ9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[0]     ; PIN_AH10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[10]    ; PIN_AH17      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[11]    ; PIN_AJ18      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[12]    ; PIN_AH18      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[13]    ; PIN_AK19      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[14]    ; PIN_AJ19      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[15]    ; PIN_AK23      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[16]    ; PIN_AJ20      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[17]    ; PIN_AK21      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[18]    ; PIN_AJ21      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[19]    ; PIN_AK22      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[1]     ; PIN_AJ10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[20]    ; PIN_AJ22      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[21]    ; PIN_AH15      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[22]    ; PIN_AJ15      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[23]    ; PIN_AJ16      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[24]    ; PIN_AK14      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[25]    ; PIN_AJ14      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[26]    ; PIN_AJ13      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[27]    ; PIN_AH13      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[28]    ; PIN_AK12      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[29]    ; PIN_AK7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[2]     ; PIN_AK10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[30]    ; PIN_AJ8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[31]    ; PIN_AK8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[3]     ; PIN_AJ11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[4]     ; PIN_AK11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[5]     ; PIN_AH12      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[6]     ; PIN_AJ12      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[7]     ; PIN_AH16      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[8]     ; PIN_AK17      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[9]     ; PIN_AJ17      ; QSF Assignment ;
; Location ;                ;              ; iAUD_ADCDAT    ; PIN_E19       ; QSF Assignment ;
; Location ;                ;              ; iCLK_50        ; PIN_AD15      ; QSF Assignment ;
; Location ;                ;              ; iCLK_50_2      ; PIN_D16       ; QSF Assignment ;
; Location ;                ;              ; iCLK_50_3      ; PIN_R28       ; QSF Assignment ;
; Location ;                ;              ; iCLK_50_4      ; PIN_R3        ; QSF Assignment ;
; Location ;                ;              ; iENET_INT      ; PIN_C27       ; QSF Assignment ;
; Location ;                ;              ; iEXT_CLOCK     ; PIN_R29       ; QSF Assignment ;
; Location ;                ;              ; iFLASH_RY_N    ; PIN_AH30      ; QSF Assignment ;
; Location ;                ;              ; iIRDA_RXD      ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; iOTG_DREQ0     ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; iOTG_DREQ1     ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; iOTG_INT0      ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; iOTG_INT1      ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; iTD1_CLK27     ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[0]      ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[1]      ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[2]      ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[3]      ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[4]      ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[5]      ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[6]      ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[7]      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; iTD1_HS        ; PIN_E13       ; QSF Assignment ;
; Location ;                ;              ; iTD1_VS        ; PIN_E14       ; QSF Assignment ;
; Location ;                ;              ; iTD2_CLK27     ; PIN_H15       ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[0]      ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[1]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[2]      ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[3]      ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[4]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[5]      ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[6]      ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[7]      ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; iTD2_HS        ; PIN_E15       ; QSF Assignment ;
; Location ;                ;              ; iTD2_VS        ; PIN_D15       ; QSF Assignment ;
; Location ;                ;              ; iUART_RTS      ; PIN_F23       ; QSF Assignment ;
; Location ;                ;              ; iUART_RXD      ; PIN_D21       ; QSF Assignment ;
; Location ;                ;              ; oAUD_DACDAT    ; PIN_F18       ; QSF Assignment ;
; Location ;                ;              ; oAUD_XCK       ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[0]    ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[10]   ; PIN_Y8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[11]   ; PIN_AE4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[12]   ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[1]    ; PIN_AA5       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[2]    ; PIN_AA6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[3]    ; PIN_AB5       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[4]    ; PIN_AB7       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[5]    ; PIN_AC4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[6]    ; PIN_AC5       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[7]    ; PIN_AC6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[8]    ; PIN_AD4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[9]    ; PIN_AC7       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_BA[0]   ; PIN_AA9       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_BA[1]   ; PIN_AA10      ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CAS_N   ; PIN_W10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CKE     ; PIN_AA8       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CLK     ; PIN_AD6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CS_N    ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_LDQM0   ; PIN_V9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_RAS_N   ; PIN_Y9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_UDQM1   ; PIN_AB6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_WE_N    ; PIN_W9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[0]    ; PIN_T5        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[10]   ; PIN_T4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[11]   ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[12]   ; PIN_Y7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[1]    ; PIN_T6        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[2]    ; PIN_U4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[3]    ; PIN_U6        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[4]    ; PIN_U7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[5]    ; PIN_V7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[6]    ; PIN_V8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[7]    ; PIN_W4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[8]    ; PIN_W7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[9]    ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_BA[0]   ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_BA[1]   ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CAS_N   ; PIN_N8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CKE     ; PIN_L10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CLK     ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CS_N    ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_LDQM0   ; PIN_M10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_RAS_N   ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_UDQM1   ; PIN_U8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_WE_N    ; PIN_M9        ; QSF Assignment ;
; Location ;                ;              ; oENET_CLK      ; PIN_D27       ; QSF Assignment ;
; Location ;                ;              ; oENET_CMD      ; PIN_B27       ; QSF Assignment ;
; Location ;                ;              ; oENET_CS_N     ; PIN_C28       ; QSF Assignment ;
; Location ;                ;              ; oENET_IOR_N    ; PIN_A28       ; QSF Assignment ;
; Location ;                ;              ; oENET_IOW_N    ; PIN_B28       ; QSF Assignment ;
; Location ;                ;              ; oENET_RESET_N  ; PIN_B29       ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[0]    ; PIN_AF24      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[10]   ; PIN_AH26      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[11]   ; PIN_AJ26      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[12]   ; PIN_AK26      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[13]   ; PIN_AJ25      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[14]   ; PIN_AK25      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[15]   ; PIN_AH24      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[16]   ; PIN_AG25      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[17]   ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[18]   ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[19]   ; PIN_AK28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[1]    ; PIN_AG24      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[20]   ; PIN_AJ28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[21]   ; PIN_AE20      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[2]    ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[3]    ; PIN_AG23      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[4]    ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[5]    ; PIN_AG22      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[6]    ; PIN_AH22      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[7]    ; PIN_AF22      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[8]    ; PIN_AH27      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[9]    ; PIN_AJ27      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_BYTE_N  ; PIN_Y29       ; QSF Assignment ;
; Location ;                ;              ; oFLASH_CE_N    ; PIN_AG28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_OE_N    ; PIN_AG29      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_RST_N   ; PIN_AH28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_WE_N    ; PIN_AJ29      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_WP_N    ; PIN_AH29      ; QSF Assignment ;
; Location ;                ;              ; oHEX0_DP       ; PIN_AF12      ; QSF Assignment ;
; Location ;                ;              ; oHEX1_DP       ; PIN_AC17      ; QSF Assignment ;
; Location ;                ;              ; oHEX2_DP       ; PIN_AC19      ; QSF Assignment ;
; Location ;                ;              ; oHEX3_DP       ; PIN_M4        ; QSF Assignment ;
; Location ;                ;              ; oHEX4_DP       ; PIN_L6        ; QSF Assignment ;
; Location ;                ;              ; oHEX5_DP       ; PIN_K6        ; QSF Assignment ;
; Location ;                ;              ; oHEX6_DP       ; PIN_K2        ; QSF Assignment ;
; Location ;                ;              ; oHEX7_DP       ; PIN_G2        ; QSF Assignment ;
; Location ;                ;              ; oI2C_SCLK      ; PIN_J18       ; QSF Assignment ;
; Location ;                ;              ; oIRDA_TXD      ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; oLCD_BLON      ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; oLCD_EN        ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; oLCD_ON        ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; oLCD_RS        ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; oLCD_RW        ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; oLEDG[8]       ; PIN_AC14      ; QSF Assignment ;
; Location ;                ;              ; oOTG_A[0]      ; PIN_E9        ; QSF Assignment ;
; Location ;                ;              ; oOTG_A[1]      ; PIN_D8        ; QSF Assignment ;
; Location ;                ;              ; oOTG_CS_N      ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; oOTG_DACK0_N   ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; oOTG_DACK1_N   ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; oOTG_OE_N      ; PIN_D10       ; QSF Assignment ;
; Location ;                ;              ; oOTG_RESET_N   ; PIN_H14       ; QSF Assignment ;
; Location ;                ;              ; oOTG_WE_N      ; PIN_E11       ; QSF Assignment ;
; Location ;                ;              ; oSD_CLK        ; PIN_T26       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_ADSC_N   ; PIN_AG17      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_ADSP_N   ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_ADV_N    ; PIN_AD16      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[0]     ; PIN_AG8       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[10]    ; PIN_AF14      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[11]    ; PIN_AG14      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[12]    ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[13]    ; PIN_AF15      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[14]    ; PIN_AC16      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[15]    ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[16]    ; PIN_AG20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[17]    ; PIN_AE11      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[18]    ; PIN_AF11      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[1]     ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[2]     ; PIN_AH7       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[3]     ; PIN_AG7       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[4]     ; PIN_AG6       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[5]     ; PIN_AG5       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[6]     ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[7]     ; PIN_AG12      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[8]     ; PIN_AD13      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[9]     ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_BE_N[0]  ; PIN_AC21      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_BE_N[1]  ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_BE_N[2]  ; PIN_AD20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_BE_N[3]  ; PIN_AH20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_CE1_N    ; PIN_AH19      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_CE2      ; PIN_AG19      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_CE3_N    ; PIN_AD22      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_CLK      ; PIN_AD7       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_GW_N     ; PIN_AG18      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_OE_N     ; PIN_AD18      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_WE_N     ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; oTD1_RESET_N   ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; oTD2_RESET_N   ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; oUART_CTS      ; PIN_G22       ; QSF Assignment ;
; Location ;                ;              ; oUART_TXD      ; PIN_E21       ; QSF Assignment ;
; Location ;                ;              ; oVGA_BLANK_N   ; PIN_C15       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[0]      ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[1]      ; PIN_C16       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[2]      ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[3]      ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[4]      ; PIN_C18       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[5]      ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[6]      ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[7]      ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[8]      ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[9]      ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; oVGA_CLOCK     ; PIN_D24       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[0]      ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[1]      ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[2]      ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[3]      ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[4]      ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[5]      ; PIN_A12       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[6]      ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[7]      ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[8]      ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[9]      ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; oVGA_HS        ; PIN_J19       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[0]      ; PIN_D23       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[1]      ; PIN_E23       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[2]      ; PIN_E22       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[3]      ; PIN_D22       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[4]      ; PIN_H21       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[5]      ; PIN_G21       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[6]      ; PIN_H20       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[7]      ; PIN_F20       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[8]      ; PIN_E20       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[9]      ; PIN_G20       ; QSF Assignment ;
; Location ;                ;              ; oVGA_SYNC_N    ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; oVGA_VS        ; PIN_H19       ; QSF Assignment ;
+----------+----------------+--------------+----------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4097 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4097 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4095    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/andressa/Programas/altera/13.1/Projetos/multicicloMIPSFPGA/output_files/multicicloMIPSFPGA.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 3,204 / 68,416 ( 5 % )      ;
;     -- Combinational with no register       ; 2016                        ;
;     -- Register only                        ; 439                         ;
;     -- Combinational with a register        ; 749                         ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2275                        ;
;     -- 3 input functions                    ; 421                         ;
;     -- <=2 input functions                  ; 69                          ;
;     -- Register only                        ; 439                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 2702                        ;
;     -- arithmetic mode                      ; 63                          ;
;                                             ;                             ;
; Total registers*                            ; 1,188 / 70,234 ( 2 % )      ;
;     -- Dedicated logic registers            ; 1,188 / 68,416 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 1,818 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 236 / 4,276 ( 6 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 105 / 622 ( 17 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )              ;
;                                             ;                             ;
; Global signals                              ; 4                           ;
; M4Ks                                        ; 2 / 250 ( < 1 % )           ;
; Total block memory bits                     ; 8,192 / 1,152,000 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 1,152,000 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global clocks                               ; 4 / 16 ( 25 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%                ;
; Peak interconnect usage (total/H/V)         ; 30% / 29% / 33%             ;
; Maximum fan-out                             ; 1188                        ;
; Highest non-global fan-out                  ; 1188                        ;
; Total fan-out                               ; 14344                       ;
; Average fan-out                             ; 3.30                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3204 / 68416 ( 5 % ) ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 2016                 ; 0                              ;
;     -- Register only                        ; 439                  ; 0                              ;
;     -- Combinational with a register        ; 749                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2275                 ; 0                              ;
;     -- 3 input functions                    ; 421                  ; 0                              ;
;     -- <=2 input functions                  ; 69                   ; 0                              ;
;     -- Register only                        ; 439                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2702                 ; 0                              ;
;     -- arithmetic mode                      ; 63                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1188                 ; 0                              ;
;     -- Dedicated logic registers            ; 1188 / 68416 ( 2 % ) ; 0 / 68416 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 236 / 4276 ( 6 % )   ; 0 / 4276 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 105                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )      ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 8192                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M4K                                         ; 2 / 250 ( < 1 % )    ; 0 / 250 ( 0 % )                ;
; Clock control block                         ; 4 / 20 ( 20 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 14344                ; 0                              ;
;     -- Registered Connections               ; 5345                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 23                   ; 0                              ;
;     -- Output Ports                         ; 82                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; iCLK_28 ; E16   ; 4        ; 47           ; 51           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[0] ; T29   ; 6        ; 95           ; 24           ; 0           ; 1188                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[1] ; T28   ; 6        ; 95           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[2] ; U30   ; 6        ; 95           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[3] ; U29   ; 6        ; 95           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[0]  ; AA23  ; 6        ; 95           ; 8            ; 1           ; 120                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[10] ; W5    ; 1        ; 0            ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[11] ; V10   ; 1        ; 0            ; 16           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[12] ; U9    ; 1        ; 0            ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[13] ; T9    ; 1        ; 0            ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[14] ; L5    ; 2        ; 0            ; 41           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[15] ; L4    ; 2        ; 0            ; 36           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[16] ; L7    ; 2        ; 0            ; 43           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[17] ; L8    ; 2        ; 0            ; 43           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[1]  ; AB26  ; 6        ; 95           ; 9            ; 2           ; 73                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[2]  ; AB25  ; 6        ; 95           ; 8            ; 0           ; 97                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[3]  ; AC27  ; 6        ; 95           ; 11           ; 1           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[4]  ; AC26  ; 6        ; 95           ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[5]  ; AC24  ; 6        ; 95           ; 3            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[6]  ; AC23  ; 6        ; 95           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[7]  ; AD25  ; 6        ; 95           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[8]  ; AD24  ; 6        ; 95           ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[9]  ; AE27  ; 6        ; 95           ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; oHEX0_D[0] ; AE8   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[1] ; AF9   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[2] ; AH9   ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[3] ; AD10  ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[4] ; AF10  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[5] ; AD11  ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[6] ; AD12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[0] ; AG13  ; 8        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[1] ; AE16  ; 7        ; 51           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[2] ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[3] ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[4] ; AE17  ; 7        ; 58           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[5] ; AF17  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[6] ; AD17  ; 7        ; 60           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[0] ; AE7   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[1] ; AF7   ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[2] ; AH5   ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[3] ; AG4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[4] ; AB18  ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[5] ; AB19  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[6] ; AE19  ; 7        ; 76           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[0] ; P6    ; 2        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[1] ; P4    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[2] ; N10   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[3] ; N7    ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[4] ; M8    ; 2        ; 0            ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[5] ; M7    ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[6] ; M6    ; 2        ; 0            ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[0] ; P1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[1] ; P2    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[2] ; P3    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[3] ; N2    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[4] ; N3    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[5] ; M1    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[6] ; M2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[0] ; M3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[1] ; L1    ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[2] ; L2    ; 2        ; 0            ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[3] ; L3    ; 2        ; 0            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[4] ; K1    ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[5] ; K4    ; 2        ; 0            ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[6] ; K5    ; 2        ; 0            ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[0] ; H6    ; 2        ; 0            ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[1] ; H4    ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[2] ; H7    ; 2        ; 0            ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[3] ; H8    ; 2        ; 0            ; 49           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[4] ; G4    ; 2        ; 0            ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[5] ; F4    ; 2        ; 0            ; 48           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[6] ; E4    ; 2        ; 0            ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[0] ; K3    ; 2        ; 0            ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[1] ; J1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[2] ; J2    ; 2        ; 0            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[3] ; H1    ; 2        ; 0            ; 39           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[4] ; H2    ; 2        ; 0            ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[5] ; H3    ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[6] ; G1    ; 2        ; 0            ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[0]   ; W27   ; 6        ; 95           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[1]   ; W25   ; 6        ; 95           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[2]   ; W23   ; 6        ; 95           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[3]   ; Y27   ; 6        ; 95           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[4]   ; Y24   ; 6        ; 95           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[5]   ; Y23   ; 6        ; 95           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[6]   ; AA27  ; 6        ; 95           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[7]   ; AA24  ; 6        ; 95           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[0]   ; AJ6   ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[10]  ; AC13  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[11]  ; AB13  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[12]  ; AC12  ; 8        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[13]  ; AB12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[14]  ; AC11  ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[15]  ; AD9   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[16]  ; AD8   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[17]  ; AJ7   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[1]   ; AK5   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[2]   ; AJ5   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[3]   ; AJ4   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[4]   ; AK3   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[5]   ; AH4   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[6]   ; AJ3   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[7]   ; AJ2   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[8]   ; AH3   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[9]   ; AD14  ; 8        ; 38           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 85 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 41 / 79 ( 52 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 72 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 74 ( 1 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 85 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 22 / 81 ( 27 % ) ; 3.3V          ; --           ;
; 7        ; 9 / 74 ( 12 % )  ; 3.3V          ; --           ;
; 8        ; 30 / 72 ( 42 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 615        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 612        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 606        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 594        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 592        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 586        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 578        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 540        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 532        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 528        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 518        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ; 514        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A25      ; 510        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 503        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 140        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 141        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA9      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA10     ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; iSW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 339        ; 6        ; oLEDG[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; oLEDG[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA29     ; 376        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA30     ; 377        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 168        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; oLEDR[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 224        ; 8        ; oLEDR[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; oHEX2_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 280        ; 7        ; oHEX2_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; iSW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 342        ; 6        ; iSW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB30     ; 372        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 132        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 133        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 134        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 135        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC7      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; oLEDR[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 201        ; 8        ; oLEDR[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 223        ; 8        ; oLEDR[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 231        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 259        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 272        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 282        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 307        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; iSW[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ; 322        ; 6        ; iSW[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; iSW[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 350        ; 6        ; iSW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC29     ; 365        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 366        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 136        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 137        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 138        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 139        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD6      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD7      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 180        ; 8        ; oLEDR[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ; 195        ; 8        ; oLEDR[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 197        ; 8        ; oHEX0_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 202        ; 8        ; oHEX0_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 210        ; 8        ; oHEX0_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 222        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 229        ; 8        ; oLEDR[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 244        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD16     ; 249        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 258        ; 7        ; oHEX1_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 271        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 306        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; iSW[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 320        ; 6        ; iSW[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD29     ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 147        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 148        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; oHEX2_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 172        ; 8        ; oHEX0_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 209        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 221        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 248        ; 7        ; oHEX1_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 255        ; 7        ; oHEX1_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; oHEX2_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; iSW[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 352        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 353        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF2      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF4      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; oHEX2_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 189        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 192        ; 8        ; oHEX0_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 200        ; 8        ; oHEX0_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 203        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 217        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 234        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 252        ; 7        ; oHEX1_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; oHEX1_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 269        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 289        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 298        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG3      ; 157        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 174        ; 8        ; oHEX2_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG6      ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 191        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 188        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 208        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ; 230        ; 8        ; oHEX1_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ; 232        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ; 251        ; 7        ; oHEX1_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 270        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 268        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ; 275        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 297        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 303        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 304        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG29     ; 330        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 159        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 177        ; 8        ; oLEDR[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 185        ; 8        ; oLEDR[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ; 181        ; 8        ; oHEX2_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; oHEX0_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 211        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ; 237        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 241        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH16     ; 247        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH17     ; 253        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 261        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 267        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ; 283        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH28     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH29     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; oLEDR[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; oLEDR[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; oLEDR[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; oLEDR[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; oLEDR[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; oLEDR[17]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; oLEDR[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; oLEDR[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 205        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK9      ; 213        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK10     ; 215        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK11     ; 219        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK12     ; 227        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK20     ; 265        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK21     ; 273        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK22     ; 277        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK23     ; 285        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK24     ; 287        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK26     ; 299        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 626        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 621        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 618        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 614        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 611        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 605        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 593        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 591        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 585        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 577        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 573        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 568        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 565        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 559        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 548        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 547        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 544        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 539        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 531        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 527        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 517        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 513        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B25      ; 509        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 502        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ; 499        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B28      ; 496        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B29      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 620        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 600        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 572        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 575        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C15      ; 564        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 558        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 554        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C18      ; 546        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 538        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C22      ; 520        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C27      ; 498        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C28      ; 492        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C29      ; 473        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C30      ; 472        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 633        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 632        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 617        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 616        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 608        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 604        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 599        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 588        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 571        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 567        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 553        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 541        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D19      ; 537        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ; 519        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D23      ; 515        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D24      ; 508        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 507        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 494        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D27      ; 495        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 475        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D29      ; 474        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 13         ; 2        ; oHEX6_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 628        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 609        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 607        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 596        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 589        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 579        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 570        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 566        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 560        ; 4        ; iCLK_28                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 550        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E20      ; 530        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ; 525        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E22      ; 506        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ; 505        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E24      ; 490        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 477        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E29      ; 470        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 471        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 7          ; 2        ; oHEX6_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 629        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 590        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 580        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ; 533        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F20      ; 529        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 491        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F29      ; 463        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F30      ; 464        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 41         ; 2        ; oHEX7_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 11         ; 2        ; oHEX6_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 623        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 610        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 597        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 582        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 576        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 555        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 551        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 542        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ; 521        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 511        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 500        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 489        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 468        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 469        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G29      ; 458        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G30      ; 459        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 43         ; 2        ; oHEX7_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 44         ; 2        ; oHEX7_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 20         ; 2        ; oHEX7_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 21         ; 2        ; oHEX6_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 9          ; 2        ; oHEX6_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 2          ; 2        ; oHEX6_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 3          ; 2        ; oHEX6_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 587        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 574        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; H16      ; 557        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 552        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 535        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H19      ; 524        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H20      ; 512        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H21      ; 501        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 485        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 465        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H28      ; 467        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H29      ; 453        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H30      ; 454        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 51         ; 2        ; oHEX7_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 52         ; 2        ; oHEX7_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 581        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ; 523        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 479        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J30      ; 440        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 56         ; 2        ; oHEX5_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 57         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 45         ; 2        ; oHEX7_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 46         ; 2        ; oHEX5_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 32         ; 2        ; oHEX5_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 462        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 452        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 446        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K29      ; 433        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K30      ; 434        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 60         ; 2        ; oHEX5_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 61         ; 2        ; oHEX5_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 54         ; 2        ; oHEX5_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 55         ; 2        ; iSW[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 34         ; 2        ; iSW[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 28         ; 2        ; iSW[16]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 27         ; 2        ; iSW[17]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 450        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 457        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 435        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L29      ; 431        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L30      ; 432        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 64         ; 2        ; oHEX4_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 65         ; 2        ; oHEX4_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 66         ; 2        ; oHEX5_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 67         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 49         ; 2        ; oHEX3_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 50         ; 2        ; oHEX3_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 36         ; 2        ; oHEX3_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 442        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 443        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 447        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 437        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M29      ; 425        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M30      ; 426        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; oHEX4_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 69         ; 2        ; oHEX4_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; oHEX3_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 58         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 63         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ; 47         ; 2        ; oHEX3_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 428        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 423        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N29      ; 422        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; oHEX4_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 76         ; 2        ; oHEX4_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 73         ; 2        ; oHEX4_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 74         ; 2        ; oHEX3_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 72         ; 2        ; oHEX3_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 70         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 62         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 419        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 418        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 417        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 416        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 415        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P29      ; 413        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P30      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 410        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R26      ; 408        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R29      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 96         ; 1        ; iSW[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T25      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T26      ; 400        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; iKEY[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T29      ; 398        ; 6        ; iKEY[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U6       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U9       ; 98         ; 1        ; iSW[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; iKEY[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U30      ; 392        ; 6        ; iKEY[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V10      ; 115        ; 1        ; iSW[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V28      ; 385        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 119        ; 1        ; iSW[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W10      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 363        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 358        ; 6        ; oLEDG[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; oLEDG[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; oLEDG[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 379        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W29      ; 383        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y7       ; 145        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ; 146        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y9       ; 142        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y10      ; 143        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; oLEDG[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 345        ; 6        ; oLEDG[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; oLEDG[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 374        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y29      ; 380        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y30      ; 381        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                       ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |multicicloMIPSFPGA                             ; 3204 (288)  ; 1188 (0)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 105  ; 0            ; 2016 (278)   ; 439 (0)           ; 749 (24)         ; |multicicloMIPSFPGA                                                                                                                                       ; work         ;
;    |multicicloMIPS:multicicloMIPS0|             ; 2870 (0)    ; 1188 (0)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1682 (0)     ; 439 (0)           ; 749 (0)          ; |multicicloMIPSFPGA|multicicloMIPS:multicicloMIPS0                                                                                                        ; work         ;
;       |controleMIPS:controle|                   ; 48 (48)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 15 (15)          ; |multicicloMIPSFPGA|multicicloMIPS:multicicloMIPS0|controleMIPS:controle                                                                                  ; work         ;
;       |operativaMIPS:operativa|                 ; 2833 (344)  ; 1184 (192)                ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1649 (119)   ; 439 (19)          ; 745 (112)        ; |multicicloMIPSFPGA|multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa                                                                                ; work         ;
;          |bregMIPS:breg|                        ; 1846 (1846) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 794 (794)    ; 420 (420)         ; 632 (632)        ; |multicicloMIPSFPGA|multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg                                                                  ; work         ;
;          |memoriaMIPS:mem|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multicicloMIPSFPGA|multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multicicloMIPSFPGA|multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_ufd1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multicicloMIPSFPGA|multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated ; work         ;
;          |ulaMIPS:ula|                          ; 773 (773)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 736 (736)    ; 0 (0)             ; 37 (37)          ; |multicicloMIPSFPGA|multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula                                                                    ; work         ;
;    |seteSegm:seteSegm0|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multicicloMIPSFPGA|seteSegm:seteSegm0                                                                                                                    ; work         ;
;    |seteSegm:seteSegm1|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multicicloMIPSFPGA|seteSegm:seteSegm1                                                                                                                    ; work         ;
;    |seteSegm:seteSegm2|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multicicloMIPSFPGA|seteSegm:seteSegm2                                                                                                                    ; work         ;
;    |seteSegm:seteSegm3|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multicicloMIPSFPGA|seteSegm:seteSegm3                                                                                                                    ; work         ;
;    |seteSegm:seteSegm4|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multicicloMIPSFPGA|seteSegm:seteSegm4                                                                                                                    ; work         ;
;    |seteSegm:seteSegm5|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multicicloMIPSFPGA|seteSegm:seteSegm5                                                                                                                    ; work         ;
;    |seteSegm:seteSegm6|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multicicloMIPSFPGA|seteSegm:seteSegm6                                                                                                                    ; work         ;
;    |seteSegm:seteSegm7|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multicicloMIPSFPGA|seteSegm:seteSegm7                                                                                                                    ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; iKEY[1]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iKEY[2]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iKEY[3]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[4]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[5]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[6]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[7]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[8]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[9]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[10]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[11]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[12]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[13]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[14]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[15]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[16]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[17]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; oLEDR[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; iSW[3]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[1]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[2]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[0]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iKEY[0]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iCLK_28    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                         ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; iKEY[1]                                                                                  ;                   ;         ;
; iKEY[2]                                                                                  ;                   ;         ;
; iKEY[3]                                                                                  ;                   ;         ;
; iSW[4]                                                                                   ;                   ;         ;
; iSW[5]                                                                                   ;                   ;         ;
; iSW[6]                                                                                   ;                   ;         ;
; iSW[7]                                                                                   ;                   ;         ;
; iSW[8]                                                                                   ;                   ;         ;
; iSW[9]                                                                                   ;                   ;         ;
; iSW[10]                                                                                  ;                   ;         ;
; iSW[11]                                                                                  ;                   ;         ;
; iSW[12]                                                                                  ;                   ;         ;
; iSW[13]                                                                                  ;                   ;         ;
; iSW[14]                                                                                  ;                   ;         ;
; iSW[15]                                                                                  ;                   ;         ;
; iSW[16]                                                                                  ;                   ;         ;
; iSW[17]                                                                                  ;                   ;         ;
; iSW[3]                                                                                   ;                   ;         ;
;      - Mux31~0                                                                           ; 1                 ; 6       ;
;      - Mux31~1                                                                           ; 1                 ; 6       ;
;      - Mux31~2                                                                           ; 1                 ; 6       ;
;      - Mux31~3                                                                           ; 1                 ; 6       ;
;      - Mux31~4                                                                           ; 1                 ; 6       ;
;      - Mux31~5                                                                           ; 1                 ; 6       ;
;      - Mux31~7                                                                           ; 1                 ; 6       ;
;      - Mux31~8                                                                           ; 1                 ; 6       ;
;      - Mux30~0                                                                           ; 1                 ; 6       ;
;      - Mux30~5                                                                           ; 1                 ; 6       ;
;      - Mux30~6                                                                           ; 1                 ; 6       ;
;      - Mux30~11                                                                          ; 1                 ; 6       ;
;      - Mux29~8                                                                           ; 1                 ; 6       ;
;      - Mux28~8                                                                           ; 1                 ; 6       ;
;      - Mux27~10                                                                          ; 1                 ; 6       ;
;      - Mux26~12                                                                          ; 1                 ; 6       ;
;      - Mux25~8                                                                           ; 1                 ; 6       ;
;      - Mux24~8                                                                           ; 1                 ; 6       ;
;      - Mux3~0                                                                            ; 1                 ; 6       ;
;      - Mux3~1                                                                            ; 1                 ; 6       ;
;      - Mux3~2                                                                            ; 1                 ; 6       ;
;      - Mux21~5                                                                           ; 1                 ; 6       ;
; iSW[1]                                                                                   ;                   ;         ;
;      - Mux31~0                                                                           ; 0                 ; 6       ;
;      - Mux31~2                                                                           ; 0                 ; 6       ;
;      - Mux31~4                                                                           ; 0                 ; 6       ;
;      - Mux31~7                                                                           ; 0                 ; 6       ;
;      - Mux31~8                                                                           ; 0                 ; 6       ;
;      - Mux30~0                                                                           ; 0                 ; 6       ;
;      - Mux30~1                                                                           ; 0                 ; 6       ;
;      - Mux30~2                                                                           ; 0                 ; 6       ;
;      - Mux30~3                                                                           ; 0                 ; 6       ;
;      - Mux30~4                                                                           ; 0                 ; 6       ;
;      - Mux30~6                                                                           ; 0                 ; 6       ;
;      - Mux30~9                                                                           ; 0                 ; 6       ;
;      - Mux30~10                                                                          ; 0                 ; 6       ;
;      - Mux29~0                                                                           ; 0                 ; 6       ;
;      - Mux29~1                                                                           ; 0                 ; 6       ;
;      - Mux29~2                                                                           ; 0                 ; 6       ;
;      - Mux29~3                                                                           ; 0                 ; 6       ;
;      - Mux29~6                                                                           ; 0                 ; 6       ;
;      - Mux29~7                                                                           ; 0                 ; 6       ;
;      - Mux28~0                                                                           ; 0                 ; 6       ;
;      - Mux28~1                                                                           ; 0                 ; 6       ;
;      - Mux28~2                                                                           ; 0                 ; 6       ;
;      - Mux28~3                                                                           ; 0                 ; 6       ;
;      - Mux28~6                                                                           ; 0                 ; 6       ;
;      - Mux28~7                                                                           ; 0                 ; 6       ;
;      - Mux27~0                                                                           ; 0                 ; 6       ;
;      - Mux27~2                                                                           ; 0                 ; 6       ;
;      - Mux27~7                                                                           ; 0                 ; 6       ;
;      - Mux27~9                                                                           ; 0                 ; 6       ;
;      - Mux26~0                                                                           ; 0                 ; 6       ;
;      - Mux26~3                                                                           ; 0                 ; 6       ;
;      - Mux26~5                                                                           ; 0                 ; 6       ;
;      - Mux26~6                                                                           ; 0                 ; 6       ;
;      - Mux26~7                                                                           ; 0                 ; 6       ;
;      - Mux26~8                                                                           ; 0                 ; 6       ;
;      - Mux26~9                                                                           ; 0                 ; 6       ;
;      - Mux25~2                                                                           ; 0                 ; 6       ;
;      - Mux25~4                                                                           ; 0                 ; 6       ;
;      - Mux25~5                                                                           ; 0                 ; 6       ;
;      - Mux24~2                                                                           ; 0                 ; 6       ;
;      - Mux24~4                                                                           ; 0                 ; 6       ;
;      - Mux24~5                                                                           ; 0                 ; 6       ;
;      - Mux3~0                                                                            ; 0                 ; 6       ;
;      - Mux23~3                                                                           ; 0                 ; 6       ;
;      - Mux3~1                                                                            ; 0                 ; 6       ;
;      - Mux3~2                                                                            ; 0                 ; 6       ;
;      - Mux22~3                                                                           ; 0                 ; 6       ;
;      - Mux21~0                                                                           ; 0                 ; 6       ;
;      - Mux21~1                                                                           ; 0                 ; 6       ;
;      - Mux21~2                                                                           ; 0                 ; 6       ;
;      - Mux21~3                                                                           ; 0                 ; 6       ;
;      - Mux21~4                                                                           ; 0                 ; 6       ;
;      - Mux20~3                                                                           ; 0                 ; 6       ;
;      - Mux19~3                                                                           ; 0                 ; 6       ;
;      - Mux18~3                                                                           ; 0                 ; 6       ;
;      - Mux17~3                                                                           ; 0                 ; 6       ;
;      - Mux16~3                                                                           ; 0                 ; 6       ;
;      - Mux15~3                                                                           ; 0                 ; 6       ;
;      - Mux14~3                                                                           ; 0                 ; 6       ;
;      - Mux13~3                                                                           ; 0                 ; 6       ;
;      - Mux12~3                                                                           ; 0                 ; 6       ;
;      - Mux11~3                                                                           ; 0                 ; 6       ;
;      - Mux10~3                                                                           ; 0                 ; 6       ;
;      - Mux9~3                                                                            ; 0                 ; 6       ;
;      - Mux8~3                                                                            ; 0                 ; 6       ;
;      - Mux7~3                                                                            ; 0                 ; 6       ;
;      - Mux6~3                                                                            ; 0                 ; 6       ;
;      - Mux5~3                                                                            ; 0                 ; 6       ;
;      - Mux4~3                                                                            ; 0                 ; 6       ;
;      - Mux3~6                                                                            ; 0                 ; 6       ;
;      - Mux2~3                                                                            ; 0                 ; 6       ;
;      - Mux1~3                                                                            ; 0                 ; 6       ;
;      - Mux0~3                                                                            ; 0                 ; 6       ;
; iSW[2]                                                                                   ;                   ;         ;
;      - Mux31~6                                                                           ; 1                 ; 6       ;
;      - Mux31~9                                                                           ; 1                 ; 6       ;
;      - Mux30~0                                                                           ; 1                 ; 6       ;
;      - Mux30~5                                                                           ; 1                 ; 6       ;
;      - Mux30~6                                                                           ; 1                 ; 6       ;
;      - Mux30~11                                                                          ; 1                 ; 6       ;
;      - Mux29~8                                                                           ; 1                 ; 6       ;
;      - Mux28~8                                                                           ; 1                 ; 6       ;
;      - Mux27~0                                                                           ; 1                 ; 6       ;
;      - Mux27~3                                                                           ; 1                 ; 6       ;
;      - Mux27~4                                                                           ; 1                 ; 6       ;
;      - Mux27~5                                                                           ; 1                 ; 6       ;
;      - Mux27~6                                                                           ; 1                 ; 6       ;
;      - Mux27~8                                                                           ; 1                 ; 6       ;
;      - Mux26~0                                                                           ; 1                 ; 6       ;
;      - Mux26~3                                                                           ; 1                 ; 6       ;
;      - Mux26~5                                                                           ; 1                 ; 6       ;
;      - Mux26~8                                                                           ; 1                 ; 6       ;
;      - Mux26~9                                                                           ; 1                 ; 6       ;
;      - Mux25~2                                                                           ; 1                 ; 6       ;
;      - Mux24~2                                                                           ; 1                 ; 6       ;
;      - Mux3~0                                                                            ; 1                 ; 6       ;
;      - Mux23~3                                                                           ; 1                 ; 6       ;
;      - Mux23~5                                                                           ; 1                 ; 6       ;
;      - Mux23~6                                                                           ; 1                 ; 6       ;
;      - Mux3~2                                                                            ; 1                 ; 6       ;
;      - Mux22~3                                                                           ; 1                 ; 6       ;
;      - Mux22~5                                                                           ; 1                 ; 6       ;
;      - Mux22~6                                                                           ; 1                 ; 6       ;
;      - Mux21~1                                                                           ; 1                 ; 6       ;
;      - Mux27~11                                                                          ; 1                 ; 6       ;
;      - Mux27~12                                                                          ; 1                 ; 6       ;
;      - Mux27~13                                                                          ; 1                 ; 6       ;
;      - Mux27~14                                                                          ; 1                 ; 6       ;
;      - Mux20~3                                                                           ; 1                 ; 6       ;
;      - Mux20~5                                                                           ; 1                 ; 6       ;
;      - Mux20~6                                                                           ; 1                 ; 6       ;
;      - Mux19~3                                                                           ; 1                 ; 6       ;
;      - Mux19~5                                                                           ; 1                 ; 6       ;
;      - Mux19~6                                                                           ; 1                 ; 6       ;
;      - Mux18~3                                                                           ; 1                 ; 6       ;
;      - Mux18~5                                                                           ; 1                 ; 6       ;
;      - Mux18~6                                                                           ; 1                 ; 6       ;
;      - Mux17~3                                                                           ; 1                 ; 6       ;
;      - Mux17~5                                                                           ; 1                 ; 6       ;
;      - Mux17~6                                                                           ; 1                 ; 6       ;
;      - Mux16~3                                                                           ; 1                 ; 6       ;
;      - Mux16~5                                                                           ; 1                 ; 6       ;
;      - Mux16~6                                                                           ; 1                 ; 6       ;
;      - Mux15~3                                                                           ; 1                 ; 6       ;
;      - Mux15~5                                                                           ; 1                 ; 6       ;
;      - Mux15~6                                                                           ; 1                 ; 6       ;
;      - Mux14~3                                                                           ; 1                 ; 6       ;
;      - Mux14~5                                                                           ; 1                 ; 6       ;
;      - Mux14~6                                                                           ; 1                 ; 6       ;
;      - Mux13~3                                                                           ; 1                 ; 6       ;
;      - Mux13~5                                                                           ; 1                 ; 6       ;
;      - Mux13~6                                                                           ; 1                 ; 6       ;
;      - Mux12~3                                                                           ; 1                 ; 6       ;
;      - Mux12~5                                                                           ; 1                 ; 6       ;
;      - Mux12~6                                                                           ; 1                 ; 6       ;
;      - Mux11~3                                                                           ; 1                 ; 6       ;
;      - Mux11~5                                                                           ; 1                 ; 6       ;
;      - Mux11~6                                                                           ; 1                 ; 6       ;
;      - Mux10~3                                                                           ; 1                 ; 6       ;
;      - Mux10~5                                                                           ; 1                 ; 6       ;
;      - Mux10~6                                                                           ; 1                 ; 6       ;
;      - Mux9~3                                                                            ; 1                 ; 6       ;
;      - Mux9~5                                                                            ; 1                 ; 6       ;
;      - Mux9~6                                                                            ; 1                 ; 6       ;
;      - Mux8~3                                                                            ; 1                 ; 6       ;
;      - Mux8~5                                                                            ; 1                 ; 6       ;
;      - Mux8~6                                                                            ; 1                 ; 6       ;
;      - Mux7~3                                                                            ; 1                 ; 6       ;
;      - Mux7~5                                                                            ; 1                 ; 6       ;
;      - Mux7~6                                                                            ; 1                 ; 6       ;
;      - Mux6~3                                                                            ; 1                 ; 6       ;
;      - Mux6~5                                                                            ; 1                 ; 6       ;
;      - Mux6~6                                                                            ; 1                 ; 6       ;
;      - Mux5~3                                                                            ; 1                 ; 6       ;
;      - Mux5~5                                                                            ; 1                 ; 6       ;
;      - Mux5~6                                                                            ; 1                 ; 6       ;
;      - Mux4~3                                                                            ; 1                 ; 6       ;
;      - Mux4~5                                                                            ; 1                 ; 6       ;
;      - Mux4~6                                                                            ; 1                 ; 6       ;
;      - Mux3~6                                                                            ; 1                 ; 6       ;
;      - Mux3~8                                                                            ; 1                 ; 6       ;
;      - Mux3~9                                                                            ; 1                 ; 6       ;
;      - Mux2~3                                                                            ; 1                 ; 6       ;
;      - Mux2~5                                                                            ; 1                 ; 6       ;
;      - Mux2~6                                                                            ; 1                 ; 6       ;
;      - Mux1~3                                                                            ; 1                 ; 6       ;
;      - Mux1~5                                                                            ; 1                 ; 6       ;
;      - Mux1~6                                                                            ; 1                 ; 6       ;
;      - Mux0~3                                                                            ; 1                 ; 6       ;
;      - Mux0~5                                                                            ; 1                 ; 6       ;
;      - Mux0~6                                                                            ; 1                 ; 6       ;
; iSW[0]                                                                                   ;                   ;         ;
;      - Mux31~6                                                                           ; 0                 ; 6       ;
;      - Mux30~0                                                                           ; 0                 ; 6       ;
;      - Mux30~1                                                                           ; 0                 ; 6       ;
;      - Mux30~3                                                                           ; 0                 ; 6       ;
;      - Mux30~9                                                                           ; 0                 ; 6       ;
;      - Mux29~0                                                                           ; 0                 ; 6       ;
;      - Mux29~2                                                                           ; 0                 ; 6       ;
;      - Mux29~6                                                                           ; 0                 ; 6       ;
;      - Mux28~0                                                                           ; 0                 ; 6       ;
;      - Mux28~2                                                                           ; 0                 ; 6       ;
;      - Mux28~6                                                                           ; 0                 ; 6       ;
;      - Mux27~1                                                                           ; 0                 ; 6       ;
;      - Mux27~7                                                                           ; 0                 ; 6       ;
;      - Mux26~0                                                                           ; 0                 ; 6       ;
;      - Mux26~1                                                                           ; 0                 ; 6       ;
;      - Mux26~2                                                                           ; 0                 ; 6       ;
;      - Mux26~6                                                                           ; 0                 ; 6       ;
;      - Mux26~8                                                                           ; 0                 ; 6       ;
;      - Mux26~9                                                                           ; 0                 ; 6       ;
;      - Mux25~0                                                                           ; 0                 ; 6       ;
;      - Mux25~1                                                                           ; 0                 ; 6       ;
;      - Mux25~4                                                                           ; 0                 ; 6       ;
;      - Mux24~0                                                                           ; 0                 ; 6       ;
;      - Mux24~1                                                                           ; 0                 ; 6       ;
;      - Mux24~4                                                                           ; 0                 ; 6       ;
;      - Mux23~0                                                                           ; 0                 ; 6       ;
;      - Mux3~0                                                                            ; 0                 ; 6       ;
;      - Mux23~1                                                                           ; 0                 ; 6       ;
;      - Mux23~2                                                                           ; 0                 ; 6       ;
;      - Mux23~5                                                                           ; 0                 ; 6       ;
;      - Mux22~0                                                                           ; 0                 ; 6       ;
;      - Mux22~1                                                                           ; 0                 ; 6       ;
;      - Mux22~2                                                                           ; 0                 ; 6       ;
;      - Mux22~5                                                                           ; 0                 ; 6       ;
;      - Mux21~0                                                                           ; 0                 ; 6       ;
;      - Mux21~3                                                                           ; 0                 ; 6       ;
;      - Mux20~0                                                                           ; 0                 ; 6       ;
;      - Mux20~1                                                                           ; 0                 ; 6       ;
;      - Mux20~2                                                                           ; 0                 ; 6       ;
;      - Mux20~5                                                                           ; 0                 ; 6       ;
;      - Mux19~0                                                                           ; 0                 ; 6       ;
;      - Mux19~1                                                                           ; 0                 ; 6       ;
;      - Mux19~2                                                                           ; 0                 ; 6       ;
;      - Mux19~5                                                                           ; 0                 ; 6       ;
;      - Mux18~0                                                                           ; 0                 ; 6       ;
;      - Mux18~1                                                                           ; 0                 ; 6       ;
;      - Mux18~2                                                                           ; 0                 ; 6       ;
;      - Mux18~5                                                                           ; 0                 ; 6       ;
;      - Mux17~0                                                                           ; 0                 ; 6       ;
;      - Mux17~1                                                                           ; 0                 ; 6       ;
;      - Mux17~2                                                                           ; 0                 ; 6       ;
;      - Mux17~5                                                                           ; 0                 ; 6       ;
;      - Mux16~0                                                                           ; 0                 ; 6       ;
;      - Mux16~1                                                                           ; 0                 ; 6       ;
;      - Mux16~2                                                                           ; 0                 ; 6       ;
;      - Mux16~5                                                                           ; 0                 ; 6       ;
;      - Mux15~0                                                                           ; 0                 ; 6       ;
;      - Mux15~1                                                                           ; 0                 ; 6       ;
;      - Mux15~2                                                                           ; 0                 ; 6       ;
;      - Mux15~5                                                                           ; 0                 ; 6       ;
;      - Mux14~0                                                                           ; 0                 ; 6       ;
;      - Mux14~1                                                                           ; 0                 ; 6       ;
;      - Mux14~2                                                                           ; 0                 ; 6       ;
;      - Mux14~5                                                                           ; 0                 ; 6       ;
;      - Mux13~0                                                                           ; 0                 ; 6       ;
;      - Mux13~1                                                                           ; 0                 ; 6       ;
;      - Mux13~2                                                                           ; 0                 ; 6       ;
;      - Mux13~5                                                                           ; 0                 ; 6       ;
;      - Mux12~0                                                                           ; 0                 ; 6       ;
;      - Mux12~1                                                                           ; 0                 ; 6       ;
;      - Mux12~2                                                                           ; 0                 ; 6       ;
;      - Mux12~5                                                                           ; 0                 ; 6       ;
;      - Mux11~0                                                                           ; 0                 ; 6       ;
;      - Mux11~1                                                                           ; 0                 ; 6       ;
;      - Mux11~2                                                                           ; 0                 ; 6       ;
;      - Mux11~5                                                                           ; 0                 ; 6       ;
;      - Mux10~0                                                                           ; 0                 ; 6       ;
;      - Mux10~1                                                                           ; 0                 ; 6       ;
;      - Mux10~2                                                                           ; 0                 ; 6       ;
;      - Mux10~5                                                                           ; 0                 ; 6       ;
;      - Mux9~0                                                                            ; 0                 ; 6       ;
;      - Mux9~1                                                                            ; 0                 ; 6       ;
;      - Mux9~2                                                                            ; 0                 ; 6       ;
;      - Mux9~5                                                                            ; 0                 ; 6       ;
;      - Mux8~0                                                                            ; 0                 ; 6       ;
;      - Mux8~1                                                                            ; 0                 ; 6       ;
;      - Mux8~2                                                                            ; 0                 ; 6       ;
;      - Mux8~5                                                                            ; 0                 ; 6       ;
;      - Mux7~0                                                                            ; 0                 ; 6       ;
;      - Mux7~1                                                                            ; 0                 ; 6       ;
;      - Mux7~2                                                                            ; 0                 ; 6       ;
;      - Mux7~5                                                                            ; 0                 ; 6       ;
;      - Mux6~0                                                                            ; 0                 ; 6       ;
;      - Mux6~1                                                                            ; 0                 ; 6       ;
;      - Mux6~2                                                                            ; 0                 ; 6       ;
;      - Mux6~5                                                                            ; 0                 ; 6       ;
;      - Mux5~0                                                                            ; 0                 ; 6       ;
;      - Mux5~1                                                                            ; 0                 ; 6       ;
;      - Mux5~2                                                                            ; 0                 ; 6       ;
;      - Mux5~5                                                                            ; 0                 ; 6       ;
;      - Mux4~0                                                                            ; 0                 ; 6       ;
;      - Mux4~1                                                                            ; 0                 ; 6       ;
;      - Mux4~2                                                                            ; 0                 ; 6       ;
;      - Mux4~5                                                                            ; 0                 ; 6       ;
;      - Mux3~3                                                                            ; 0                 ; 6       ;
;      - Mux3~4                                                                            ; 0                 ; 6       ;
;      - Mux3~5                                                                            ; 0                 ; 6       ;
;      - Mux3~8                                                                            ; 0                 ; 6       ;
;      - Mux2~0                                                                            ; 0                 ; 6       ;
;      - Mux2~1                                                                            ; 0                 ; 6       ;
;      - Mux2~2                                                                            ; 0                 ; 6       ;
;      - Mux2~5                                                                            ; 0                 ; 6       ;
;      - Mux1~0                                                                            ; 0                 ; 6       ;
;      - Mux1~1                                                                            ; 0                 ; 6       ;
;      - Mux1~2                                                                            ; 0                 ; 6       ;
;      - Mux1~5                                                                            ; 0                 ; 6       ;
;      - Mux0~0                                                                            ; 0                 ; 6       ;
;      - Mux0~1                                                                            ; 0                 ; 6       ;
;      - Mux0~2                                                                            ; 0                 ; 6       ;
;      - Mux0~5                                                                            ; 0                 ; 6       ;
; iKEY[0]                                                                                  ;                   ;         ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[0]                ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[1]                ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[2]                ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[3]                ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[4]                ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[5]                ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[6]                ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[7]                ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]                ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[9]                ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[10]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[11]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[12]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[13]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[14]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[15]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[16]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[17]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[18]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[19]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[20]               ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[21]               ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[22]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[23]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[24]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[25]               ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[26]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[27]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[28]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[29]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[30]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[31]               ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[0]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[1]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[2]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[3]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[4]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[5]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[6]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[7]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[9]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[10]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[11]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[12]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[13]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[14]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[15]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[16]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[17]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[18]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[19]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[20]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[21]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[22]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[23]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[24]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[25]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[26]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[30]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[31]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[0]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[1]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[2]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[3]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[4]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[5]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[6]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[7]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[8]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[9]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[10]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[11]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[12]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[13]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[14]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[15]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[16]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[17]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[18]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[19]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[20]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[21]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[22]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[23]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[24]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[25]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[26]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[27]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[28]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[29]                   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[30]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[31]                   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[0]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[1]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[2]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[3]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[4]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[5]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[6]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[7]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[8]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[9]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[10]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[11]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[12]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[13]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[14]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[15]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[16]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[17]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[18]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[19]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20]                    ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[21]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[22]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[23]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[24]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[25]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[26]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[27]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[28]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[29]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[30]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[31]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]                      ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]                      ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]                      ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[3]                      ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[4]                      ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[5]                      ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]                      ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]                      ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]                      ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[9]                      ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[10]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[11]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[12]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[13]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[14]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[15]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[16]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[17]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[18]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[19]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[20]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[21]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[22]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[23]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[24]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[25]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[26]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[27]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[28]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[29]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[30]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[31]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[0]                      ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]                      ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                      ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                      ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                      ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]                      ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                      ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                      ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                      ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[9]                      ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[10]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[11]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[12]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[13]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[14]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[15]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[16]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[17]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[18]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[19]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[20]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[21]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[22]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[23]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[24]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[25]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[26]                     ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[27]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[28]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[29]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[31]                     ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3]                    ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][0]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][0]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][0]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][0]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][0]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][0]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][0]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][0]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][0]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][0]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][0]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][0]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][0]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][1]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][1]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][1]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][1]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][1]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][1]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][1]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][1]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][1]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][1]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][1]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][1]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][1]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][1]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][1]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][2]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][2]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][2]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][2]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][2]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][2]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][2]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][2]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][2]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][2]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][2]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][2]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][2]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][2]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][3]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][3]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][3]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][3]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][3]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][3]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][3]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][3]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][3]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][3]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][3]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][3]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][3]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][3]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][4]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][4]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][4]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][4]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][4]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][4]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][4]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][4]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][4]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][4]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][4]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][4]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][4]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][4]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][4]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][4]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][4]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][5]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][5]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][5]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][5]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][5]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][5]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][5]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][5]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][5]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][5]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][5]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][6]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][6]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][6]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][6]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][6]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][6]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][6]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][6]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][6]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][6]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][6]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][7]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][7]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][7]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][7]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][7]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][7]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][7]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][7]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][7]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][7]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][7]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][7]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][7]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][7]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][8]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][8]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][8]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][8]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][8]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][8]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][8]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][8]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][8]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][8]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][8]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][8]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][8]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][9]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][9]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][9]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][9]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][9]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][9]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][9]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][9]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][9]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][9]   ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][9]   ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][9]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][10]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][10]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][10]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][10]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][10]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][10]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][10]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][10]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][10]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][10] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][11] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][11] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][11] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][11]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][11]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][11]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][11]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][11]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][11]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][11]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][11]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][11]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][11] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][12] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][12] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][12] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][12] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][12] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][12]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][12]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][12]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][12]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][12]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][12]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][12]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][12]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][12]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][12] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][13] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][13]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][13] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][13]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][13]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][13]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][13]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][13]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][13]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][13]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][13]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][13] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][14] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][14] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][14] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][14]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][14]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][14]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][14]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][14]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][14] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][14]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][14]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][14]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][14]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][14] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][15] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][15] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][15] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][15]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][15]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][15]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][15]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][15]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][15]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][15]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][15]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][15]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][15] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][16] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][16] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][16] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][16] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][16]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][16]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][16]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][16]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][16]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][16] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][16]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][16]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][16]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][16]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][16] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][17] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][17] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][17] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][17] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][17] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][17]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][17] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][17]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][17]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][17]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][17]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][17]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][17]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][17]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][17]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][17] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][18] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][18] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][18] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][18]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][18]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][18]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][18]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][18]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][18] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][18]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][18]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][18]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][18]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][18] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][19] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][19] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][19] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][19] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][19]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][19] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][19]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][19]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][19]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][19]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][19]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][19]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][19]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][19]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][19] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][20] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][20] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][20] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][20]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][20]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][20]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][20]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][20]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][20] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][20]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][20]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][20]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][20]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][20] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][21] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][21] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][21] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][21] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][21]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][21]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][21]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][21]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][21]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][21]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][21]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][21]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][21]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][21] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][22] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][22] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][22] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][22]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][22]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][22]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][22]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][22]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][22]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][22]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][22]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][22]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][22] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][23] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][23] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][23] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][23] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][23] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][23]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][23]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][23]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][23]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][23]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][23]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][23]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][23]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][23]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][23] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][24] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][24] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][24]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][24]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][24]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][24]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][24]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][24]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][24]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][24]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][24]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][24] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][25] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][25] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][25] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][25] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][25] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][25] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][25] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][25] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][25] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][25] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][25] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][25] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][25] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][25] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][25] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][25] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][25]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][25] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][25]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][25] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][25]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][25]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][25]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][25]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][25]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][25]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][25]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][25] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][25] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][25] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][25] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][26] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][26] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][26] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][26]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][26]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][26]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][26]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][26]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][26] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][26]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][26]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][26]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][26]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][26] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][26] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][26] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][27] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][27] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][27] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][27] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][27] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][27] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][27] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][27] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][27] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][27] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][27] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][27] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][27] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][27] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][27] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][27] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][27]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][27] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][27]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][27] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][27]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][27]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][27]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][27]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][27]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][27]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][27]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][27] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][27] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][27] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][27] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][28] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][28] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][28]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][28]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][28]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][28]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][28]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][28] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][28]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][28] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][28]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][28]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][28]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][28] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][28] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][29] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][29]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][29] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][29]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][29] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][29]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][29]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][29]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][29]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][29]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][29]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][29]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][29] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][29] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][30] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][30] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][30]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][30]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][30]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][30]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][30]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][30] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][30]  ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][30] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][30]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][30]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][30]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][30] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][30] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][31] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][31] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][31] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][31] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][31] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][31] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][31] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][31] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][31] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][31] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][31] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][31] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][31] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][31] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][31] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][31] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][31]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][31] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][31]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][31] ; 1                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][31]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][31]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][31]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][31]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][31]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][31]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][31]  ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][31] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][31] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][31] ; 0                 ; 0       ;
;      - multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][31] ; 0                 ; 0       ;
; iCLK_28                                                                                  ;                   ;         ;
+------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                             ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; iCLK_28                                                                          ; PIN_E16            ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; iKEY[0]                                                                          ; PIN_T29            ; 1188    ; Clock        ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mux28~0                     ; LCCOMB_X62_Y20_N26 ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mux31~0                     ; LCCOMB_X62_Y20_N24 ; 13      ; Latch enable ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mux31~0                     ; LCCOMB_X62_Y20_N24 ; 2       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR                   ; LCCOMB_X67_Y22_N4  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem                    ; LCCOMB_X63_Y22_N14 ; 4       ; Write enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux73~0                   ; LCCOMB_X69_Y24_N10 ; 4       ; Latch enable ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC_behavior~0             ; LCCOMB_X67_Y24_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~19 ; LCCOMB_X87_Y24_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~20 ; LCCOMB_X87_Y24_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~21 ; LCCOMB_X87_Y24_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~22 ; LCCOMB_X87_Y24_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~23 ; LCCOMB_X82_Y24_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~24 ; LCCOMB_X82_Y24_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~25 ; LCCOMB_X82_Y25_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~26 ; LCCOMB_X82_Y24_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~27 ; LCCOMB_X87_Y24_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~28 ; LCCOMB_X86_Y24_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~29 ; LCCOMB_X87_Y24_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~30 ; LCCOMB_X86_Y24_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~31 ; LCCOMB_X83_Y22_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~32 ; LCCOMB_X85_Y24_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~33 ; LCCOMB_X89_Y24_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~34 ; LCCOMB_X83_Y24_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~36 ; LCCOMB_X83_Y25_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~37 ; LCCOMB_X81_Y25_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~38 ; LCCOMB_X81_Y22_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~39 ; LCCOMB_X81_Y24_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~40 ; LCCOMB_X83_Y24_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~41 ; LCCOMB_X83_Y24_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~42 ; LCCOMB_X83_Y24_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~43 ; LCCOMB_X83_Y24_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~44 ; LCCOMB_X81_Y24_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~45 ; LCCOMB_X80_Y24_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~46 ; LCCOMB_X81_Y23_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~47 ; LCCOMB_X78_Y24_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~48 ; LCCOMB_X81_Y24_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~49 ; LCCOMB_X78_Y24_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~50 ; LCCOMB_X77_Y24_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                         ;
+----------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                           ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; iCLK_28                                                        ; PIN_E16            ; 2       ; Global Clock         ; GCLK10           ; --                        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mux28~0   ; LCCOMB_X62_Y20_N26 ; 3       ; Global Clock         ; GCLK6            ; --                        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mux31~0   ; LCCOMB_X62_Y20_N24 ; 13      ; Global Clock         ; GCLK4            ; --                        ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux73~0 ; LCCOMB_X69_Y24_N10 ; 4       ; Global Clock         ; GCLK7            ; --                        ;
+----------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                              ;
+------------------------------------------------------------------------------------+---------+
; Name                                                                               ; Fan-Out ;
+------------------------------------------------------------------------------------+---------+
; iKEY[0]                                                                            ; 1188    ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[17]                      ; 261     ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[16]                      ; 261     ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[22]                      ; 258     ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[21]                      ; 258     ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[18]                      ; 245     ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[19]                      ; 244     ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[24]                      ; 242     ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[23]                      ; 242     ;
; iSW[0]                                                                             ; 120     ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]                       ; 114     ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]                       ; 109     ;
; iSW[2]                                                                             ; 97      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0]             ; 95      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]                       ; 86      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgAALU                       ; 80      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]                    ; 76      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[9]                       ; 75      ;
; iSW[1]                                                                             ; 73      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]                      ; 64      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~20   ; 62      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux14~1                     ; 61      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0]                    ; 60      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1]             ; 52      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[10]                      ; 40      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux28~3                     ; 40      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[15]                      ; 39      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux29~9         ; 38      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                      ; 37      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[20]                      ; 37      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg                       ; 35      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux29~13        ; 35      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR                     ; 34      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[25]                      ; 34      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux29~8         ; 33      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~50   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~49   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~48   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~47   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~46   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~45   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~44   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~43   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~42   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~41   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~40   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~39   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~38   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~37   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~36   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~34   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~33   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~32   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~31   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~30   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~29   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~28   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~27   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~26   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~25   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~24   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~23   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~22   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~21   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~20   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~19   ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC_behavior~0               ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector13~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector14~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector15~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector16~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector17~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector18~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector19~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector20~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector21~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector22~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector23~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector24~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector25~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector26~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector27~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector28~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector29~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector30~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector31~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector32~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector33~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector35~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector36~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector37~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector38~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector39~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector40~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector41~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector42~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector43~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector44~0                ; 32      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2]             ; 31      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector34~0                ; 31      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux29~11        ; 31      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux29~10        ; 31      ;
; Mux26~0                                                                            ; 26      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux0~0                      ; 25      ;
; Mux3~2                                                                             ; 23      ;
; Mux3~1                                                                             ; 23      ;
; Mux3~0                                                                             ; 23      ;
; iSW[3]                                                                             ; 22      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3]             ; 21      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector9~0                 ; 21      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector10~0                ; 20      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1]                     ; 20      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0]                     ; 20      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[31]                    ; 19      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux23~1         ; 17      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst                        ; 16      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector11~0                ; 16      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~26   ; 15      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector12~0                ; 15      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3]                     ; 15      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]                     ; 15      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]                       ; 14      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]                       ; 14      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~21   ; 13      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~9   ; 13      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[30]                    ; 13      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                          ; 12      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux23~2         ; 12      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux29~4         ; 12      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27]                    ; 12      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[18]                    ; 12      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux20~3                     ; 11      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux17~3                     ; 11      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux19~3                     ; 11      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux18~3                     ; 11      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux8~0          ; 11      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28]                    ; 11      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[19]                    ; 11      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[5]                       ; 11      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[3]                       ; 11      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux29~1                     ; 11      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]                       ; 11      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0]             ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux15~3                     ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux23~3                     ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux21~3                     ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux28~4                     ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux8~1          ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux29~5         ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux29~0         ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~47  ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29]                    ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[26]                    ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[25]                    ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[20]                    ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux14~0                     ; 10      ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[13]                      ; 10      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1]             ; 9       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux25~3                     ; 9       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux24~3                     ; 9       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux16~3                     ; 9       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[24]                    ; 9       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[23]                    ; 9       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[22]                    ; 9       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[21]                    ; 9       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[4]                       ; 9       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[14]                      ; 9       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[12]                      ; 9       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux31~0                     ; 9       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[11]                      ; 9       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~56   ; 8       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~54   ; 8       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~53   ; 8       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~51   ; 8       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux26~3                     ; 8       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux22~3                     ; 8       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux27~4                     ; 8       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux29~1         ; 8       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~38  ; 8       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux30~0                     ; 8       ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]                      ; 7       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux8~3          ; 7       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux8~2          ; 7       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux30~9         ; 7       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux29~17        ; 7       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~49  ; 7       ;
; Mux0                                                                               ; 7       ;
; Mux1                                                                               ; 7       ;
; Mux2                                                                               ; 7       ;
; Mux3                                                                               ; 7       ;
; Mux4                                                                               ; 7       ;
; Mux5                                                                               ; 7       ;
; Mux6                                                                               ; 7       ;
; Mux7                                                                               ; 7       ;
; Mux8                                                                               ; 7       ;
; Mux9                                                                               ; 7       ;
; Mux10                                                                              ; 7       ;
; Mux11                                                                              ; 7       ;
; Mux12                                                                              ; 7       ;
; Mux13                                                                              ; 7       ;
; Mux14                                                                              ; 7       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[17]                    ; 7       ;
; Mux15                                                                              ; 7       ;
; Mux16                                                                              ; 7       ;
; Mux17                                                                              ; 7       ;
; Mux18                                                                              ; 7       ;
; Mux19                                                                              ; 7       ;
; Mux20                                                                              ; 7       ;
; Mux21~5                                                                            ; 7       ;
; Mux22                                                                              ; 7       ;
; Mux23                                                                              ; 7       ;
; Mux24~8                                                                            ; 7       ;
; Mux25~8                                                                            ; 7       ;
; Mux26~12                                                                           ; 7       ;
; Mux27~10                                                                           ; 7       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector72~0                ; 7       ;
; Mux28~8                                                                            ; 7       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector73~0                ; 7       ;
; Mux29~8                                                                            ; 7       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector74~0                ; 7       ;
; Mux30~11                                                                           ; 7       ;
; Mux31~9                                                                            ; 7       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux7~5          ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux7~4          ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux26~2         ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux26~1         ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~51  ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector71~0                ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector70~0                ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector69~0                ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector50~0                ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector48~0                ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~19  ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[31]                      ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector66~0                ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux24~2                     ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux27~2                     ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector76~0                ; 6       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~35   ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~18   ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux1~16         ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux15~10        ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~92  ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~68  ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux30~8         ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~24   ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux31~17        ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector68~0                ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector67~0                ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector65~0                ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector64~0                ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector63~0                ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector62~0                ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector61~0                ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector54~0                ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector52~0                ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector51~0                ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector49~0                ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector47~0                ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~24  ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~18  ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[31]                      ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30]                      ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux2~0                      ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[27]                      ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[27]                    ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[27]                      ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[25]                    ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[25]                      ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[23]                    ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[23]                      ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[21]                    ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[21]                      ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[20]                    ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[20]                      ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[19]                    ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[19]                      ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[18]                    ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[18]                      ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[17]                    ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[17]                      ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux22~2                     ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux25~2                     ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux26~2                     ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector75~0                ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[1]                     ; 5       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[0]                     ; 5       ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem                      ; 4       ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG                     ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux7~13         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux5~11         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~57   ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~52   ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux0~8          ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux2~13         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux3~12         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux4~11         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux6~10         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux7~8          ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux7~0          ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux8~11         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux9~7          ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux10~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux11~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux12~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux13~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux14~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux16~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux17~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux18~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux19~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux20~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux21~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux22~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux23~9         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux24~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux25~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux26~12        ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux27~7         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux26~4         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux26~3         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux26~0         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux28~8         ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux29~18        ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~52  ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~49  ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~47  ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~44  ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~41  ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector60~0                ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector59~0                ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux13~0                     ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector58~0                ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux12~0                     ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector57~0                ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux11~0                     ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector56~0                ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux10~0                     ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector55~0                ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux8~0                      ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector53~0                ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux6~0                      ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux4~0                      ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector46~0                ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector45~0                ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~27  ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[31]                    ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[30]                    ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[29]                      ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[29]                      ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[28]                      ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[28]                      ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux15~2                     ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[16]                    ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[16]                      ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux16~2                     ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[10]                ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux23~2                     ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                       ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]                 ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                       ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[7]                 ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                       ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[6]                 ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux28~2                     ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]                       ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[5]                 ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux29~0                     ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[4]                 ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[3]                 ; 4       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[2]                 ; 4       ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN                ; 3       ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond                 ; 3       ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~116 ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~129  ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux2~0          ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~117  ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~115  ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~46   ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~44   ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~41   ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~31   ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~30   ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~69  ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux29~2                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~53  ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~51  ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~45  ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~44  ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~43  ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux9~0                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux7~0                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux5~0                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux3~0                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux1~0                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~29  ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~26  ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|Mux31~6         ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[31]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[30]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[29]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[29]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[28]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[28]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[27]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[26]                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[26]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[26]                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[26]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[25]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[24]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[24]                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[24]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[23]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[22]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[22]                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[22]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[21]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[20]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[19]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[18]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[17]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[16]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[16]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[15]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[15]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[15]                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[15]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux17~2                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[14]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[14]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[14]                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[14]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux18~2                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[13]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[13]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[13]                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[13]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux19~2                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[12]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[12]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[12]                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[12]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux20~2                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[11]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[11]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[11]                      ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[11]                ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[10]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux21~2                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[10]                    ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[9]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[9]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[9]                       ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[9]                 ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[8]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[7]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[7]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector1~0                 ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[6]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[6]                     ; 3       ;
; Mux26~9                                                                            ; 3       ;
; Mux26~8                                                                            ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector2~0                 ; 3       ;
; Mux26~5                                                                            ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[5]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[5]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector3~0                 ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[4]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[3]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector4~0                 ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[2]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector5~0                 ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                       ; 3       ;
; Mux30~6                                                                            ; 3       ;
; Mux30~5                                                                            ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[1]                     ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]                       ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector6~0                 ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                       ; 3       ;
; Mux30~0                                                                            ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[1]                 ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Selector7~0                 ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                       ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[0]                 ; 3       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~117 ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|Decoder0~55   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~135  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~133  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~132  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~131  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~98  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~115 ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~130  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~114 ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~97  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight0~96  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~128  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~113 ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~110 ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftLeft0~127  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|ulaMIPS:ula|ShiftRight1~109 ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][31]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][31]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][31]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][31]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][31]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][31]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][31]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][31]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][31]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][31]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][30]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][30]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][30]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][30]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][30]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][30]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][30]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][30]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][30]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][30]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][29]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][29]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][29]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][29]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][29]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][29]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][29]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][29]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][29]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][29]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][28]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][28]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][28]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][28]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][28]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][28]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][28]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][28]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][28]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][28]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][27]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][27]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][27]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][27]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][27]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][27]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][27]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][27]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][27]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][27]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][26]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][26]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][26]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][26]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][26]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][26]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][26]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][26]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][26]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][26]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][25]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][25]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][25]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][25]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][25]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][25]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][25]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][25]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][25]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][25]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][24]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][24]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][24]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][24]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][24]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][24]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][24]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][24]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][24]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][24]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][23]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][23]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][23]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][23]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][23]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][23]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][23]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][23]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][23]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][23]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][22]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][22]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][22]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][22]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][22]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][22]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][22]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][22]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][22]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][22]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][21]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][21]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][21]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][21]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][21]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][21]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][21]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][21]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][21]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][21]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][20]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][20]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][20]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][20]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][20]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][20]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][20]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][20]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][20]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][20]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][19]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][19]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][19]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][19]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][19]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][19]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][19]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][19]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][19]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][19]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][18]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][18]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][18]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][18]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][18]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][18]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][18]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][18]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][18]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][18]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][17]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][17]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][17]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][17]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][17]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][17]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][17]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][17]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][17]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][17]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[15][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[12][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[13][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[14][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[2][16]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[1][16]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[3][16]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[11][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[8][16]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[10][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[9][16]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[7][16]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[4][16]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[5][16]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[6][16]   ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[31][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[19][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[27][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[23][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[28][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[16][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[20][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[24][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[30][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[18][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[22][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[26][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[17][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[25][16]  ; 2       ;
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][16]  ; 2       ;
+------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+--------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                             ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF             ; Location                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+--------------------------+----------------------+-----------------+-----------------+
; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; memoriaMIPS.mif ; M4K_X64_Y23, M4K_X64_Y22 ; Don't care           ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+--------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 6,344 / 197,592 ( 3 % ) ;
; C16 interconnects           ; 139 / 6,270 ( 2 % )     ;
; C4 interconnects            ; 4,256 / 123,120 ( 3 % ) ;
; Direct links                ; 503 / 197,592 ( < 1 % ) ;
; Global clocks               ; 4 / 16 ( 25 % )         ;
; Local interconnects         ; 1,613 / 68,416 ( 2 % )  ;
; R24 interconnects           ; 316 / 5,926 ( 5 % )     ;
; R4 interconnects            ; 5,468 / 167,484 ( 3 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.58) ; Number of LABs  (Total = 236) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 4                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 4                             ;
; 6                                           ; 2                             ;
; 7                                           ; 10                            ;
; 8                                           ; 3                             ;
; 9                                           ; 4                             ;
; 10                                          ; 3                             ;
; 11                                          ; 6                             ;
; 12                                          ; 9                             ;
; 13                                          ; 8                             ;
; 14                                          ; 18                            ;
; 15                                          ; 21                            ;
; 16                                          ; 134                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.35) ; Number of LABs  (Total = 236) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 174                           ;
; 1 Clock enable                     ; 51                            ;
; 2 Clock enables                    ; 93                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.79) ; Number of LABs  (Total = 236) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 8                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 0                             ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 10                            ;
; 8                                            ; 1                             ;
; 9                                            ; 4                             ;
; 10                                           ; 5                             ;
; 11                                           ; 2                             ;
; 12                                           ; 8                             ;
; 13                                           ; 4                             ;
; 14                                           ; 13                            ;
; 15                                           ; 11                            ;
; 16                                           ; 30                            ;
; 17                                           ; 13                            ;
; 18                                           ; 15                            ;
; 19                                           ; 10                            ;
; 20                                           ; 9                             ;
; 21                                           ; 6                             ;
; 22                                           ; 9                             ;
; 23                                           ; 11                            ;
; 24                                           ; 9                             ;
; 25                                           ; 5                             ;
; 26                                           ; 5                             ;
; 27                                           ; 3                             ;
; 28                                           ; 10                            ;
; 29                                           ; 7                             ;
; 30                                           ; 9                             ;
; 31                                           ; 5                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.72) ; Number of LABs  (Total = 236) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 10                            ;
; 2                                                ; 5                             ;
; 3                                                ; 4                             ;
; 4                                                ; 8                             ;
; 5                                                ; 6                             ;
; 6                                                ; 20                            ;
; 7                                                ; 23                            ;
; 8                                                ; 15                            ;
; 9                                                ; 13                            ;
; 10                                               ; 16                            ;
; 11                                               ; 17                            ;
; 12                                               ; 14                            ;
; 13                                               ; 14                            ;
; 14                                               ; 13                            ;
; 15                                               ; 7                             ;
; 16                                               ; 11                            ;
; 17                                               ; 13                            ;
; 18                                               ; 7                             ;
; 19                                               ; 3                             ;
; 20                                               ; 4                             ;
; 21                                               ; 1                             ;
; 22                                               ; 6                             ;
; 23                                               ; 2                             ;
; 24                                               ; 0                             ;
; 25                                               ; 3                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.81) ; Number of LABs  (Total = 236) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 1                             ;
; 4                                            ; 12                            ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 1                             ;
; 14                                           ; 5                             ;
; 15                                           ; 5                             ;
; 16                                           ; 3                             ;
; 17                                           ; 2                             ;
; 18                                           ; 4                             ;
; 19                                           ; 10                            ;
; 20                                           ; 4                             ;
; 21                                           ; 6                             ;
; 22                                           ; 5                             ;
; 23                                           ; 4                             ;
; 24                                           ; 9                             ;
; 25                                           ; 11                            ;
; 26                                           ; 15                            ;
; 27                                           ; 18                            ;
; 28                                           ; 26                            ;
; 29                                           ; 40                            ;
; 30                                           ; 40                            ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
; 33                                           ; 1                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; iKEY[0]              ; 425.5             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; iKEY[0]         ; oHEX7_D[6]           ; 5.183             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C70F896C6 for design "multicicloMIPSFPGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location G7
    Info (169125): Pin ~nCSO~ is reserved at location K9
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 21 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multicicloMIPSFPGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~17|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~14|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~14|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~17|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~12|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~12|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~13|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~13|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~14|datac"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~8|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~5|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~5|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~8|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~2|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~4|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~4|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~5|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux29~18|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux29~18|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux28~8|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux28~8|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux27~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux27~2|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux27~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux27~3|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux27~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux27~7|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux26~12|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux26~7|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux26~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux26~8|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux26~8|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux26~12|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux25~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux25~2|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux25~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux25~3|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux25~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux25~7|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux24~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux24~2|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux24~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux24~3|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux24~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux24~7|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux23~9|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux23~8|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux23~8|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux23~9|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux22~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux22~6|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux22~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux22~7|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux21~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux21~6|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux21~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux21~7|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux20~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux20~6|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux20~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux20~7|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux19~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux19~6|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux19~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux19~7|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux18~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux18~6|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux18~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux18~7|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux17~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux17~6|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux17~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux17~7|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux16~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux16~6|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux16~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux16~7|datab"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~10|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~7|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~10|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~0|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~0|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~6|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~7|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux14~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux14~3|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux14~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux14~7|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux13~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux13~2|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux13~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux13~3|datac"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux13~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux13~7|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux12~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux12~3|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux12~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux12~7|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux11~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux11~2|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux11~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux11~3|datac"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux11~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux11~7|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux10~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux10~3|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux10~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux10~7|dataa"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~2|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~3|datac"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~6|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~7|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux8~11|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux8~7|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux8~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux8~11|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux7~13|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux7~13|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux6~10|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux6~10|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux5~11|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux5~11|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux4~11|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux4~11|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux3~12|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux3~11|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux3~11|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux3~12|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux2~13|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux2~12|datad"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux2~12|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux2~13|datab"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~16|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~2|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~14|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~14|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~16|datac"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~15|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~15|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~16|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux0~8|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux0~5|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux0~5|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux0~8|dataa"
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node iCLK_28 (placed in PIN E16 (CLK8, LVDSCLK4n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info (176353): Automatically promoted node multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mux31~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]
Info (176353): Automatically promoted node multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|Mux73~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mux28~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ15_AM1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKIN_N0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKIN_P0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKOUT_N0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKOUT_P0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DPA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DPA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DPA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DPA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iAUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iCLK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iCLK_50_2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iCLK_50_3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iCLK_50_4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iEXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iFLASH_RY_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iIRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iOTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iOTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iOTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iOTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iUART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iUART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oAUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oAUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_LDQM0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_UDQM1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_LDQM0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_UDQM1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oENET_IOR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oENET_IOW_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oENET_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_BYTE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oHEX0_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oHEX1_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oHEX2_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oHEX3_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oHEX4_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oHEX5_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oHEX6_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oHEX7_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oI2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oIRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oLCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oLCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oLCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oLCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oLCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oLEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_ADSC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_ADSP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_ADV_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_A[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_BE_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_BE_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_BE_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_BE_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_CE1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_CE2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_CE3_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_GW_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oSRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oTD1_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oTD2_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oUART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oUART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_B[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_B[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_G[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_G[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_R[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_R[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oVGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:42
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X60_Y13 to location X71_Y25
Info (170194): Fitter routing operations ending: elapsed time is 00:00:58
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 18.88 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 82 output pins without output pin load capacitance assignment
    Info (306007): Pin "oLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:14
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/andressa/Programas/altera/13.1/Projetos/multicicloMIPSFPGA/output_files/multicicloMIPSFPGA.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 617 warnings
    Info: Peak virtual memory: 587 megabytes
    Info: Processing ended: Fri Dec 20 20:55:05 2013
    Info: Elapsed time: 00:02:33
    Info: Total CPU time (on all processors): 00:02:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/andressa/Programas/altera/13.1/Projetos/multicicloMIPSFPGA/output_files/multicicloMIPSFPGA.fit.smsg.


