Classic Timing Analyzer report for DC32VQM
Thu Jul 03 20:49:19 2008
Quartus II Version 7.2 Build 175 11/20/2007 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk'
  6. Clock Setup: 'clockStepMode'
  7. Clock Setup: 'instructionStepMode'
  8. Clock Hold: 'clk'
  9. Clock Hold: 'clockStepMode'
 10. tsu
 11. tco
 12. tpd
 13. th
 14. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                                                                       ;
+------------------------------------+------------------------------------------+---------------+------------------------------------------------+---------------------------------------------------+-----------------------------------------------+---------------------+---------------------+--------------+
; Type                               ; Slack                                    ; Required Time ; Actual Time                                    ; From                                              ; To                                            ; From Clock          ; To Clock            ; Failed Paths ;
+------------------------------------+------------------------------------------+---------------+------------------------------------------------+---------------------------------------------------+-----------------------------------------------+---------------------+---------------------+--------------+
; Worst-case tsu                     ; N/A                                      ; None          ; 6.916 ns                                       ; keyIn[3]                                          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]  ; --                  ; clk                 ; 0            ;
; Worst-case tco                     ; N/A                                      ; None          ; 27.853 ns                                      ; simplecom_ro1:DC_inst|reg:inst5|ir[4]             ; selected_reg[13]                              ; clk                 ; --                  ; 0            ;
; Worst-case tpd                     ; N/A                                      ; None          ; 13.449 ns                                      ; reset_in                                          ; selected_reg[19]                              ; --                  ; --                  ; 0            ;
; Worst-case th                      ; N/A                                      ; None          ; 6.644 ns                                       ; reset_in                                          ; simplecom_ro1:DC_inst|reg:inst5|i             ; --                  ; clk                 ; 0            ;
; Clock Setup: 'clk'                 ; N/A                                      ; None          ; 30.88 MHz ( period = 32.388 ns )               ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; simplecom_ro1:DC_inst|inpoutp:inst1|output[3] ; clk                 ; clk                 ; 0            ;
; Clock Setup: 'clockStepMode'       ; N/A                                      ; None          ; 43.43 MHz ( period = 23.024 ns )               ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; simplecom_ro1:DC_inst|reg:inst5|ac[14]        ; clockStepMode       ; clockStepMode       ; 0            ;
; Clock Setup: 'instructionStepMode' ; N/A                                      ; None          ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4]   ; instructionStepMode ; instructionStepMode ; 0            ;
; Clock Hold: 'clk'                  ; Not operational: Clock Skew > Data Delay ; None          ; N/A                                            ; simplecom_ro1:DC_inst|addlogic:inst2|e2           ; simplecom_ro1:DC_inst|addlogic:inst2|e        ; clk                 ; clk                 ; 252          ;
; Clock Hold: 'clockStepMode'        ; Not operational: Clock Skew > Data Delay ; None          ; N/A                                            ; simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]   ; clockStepMode       ; clockStepMode       ; 5            ;
; Total number of failed paths       ;                                          ;               ;                                                ;                                                   ;                                               ;                     ;                     ; 257          ;
+------------------------------------+------------------------------------------+---------------+------------------------------------------------+---------------------------------------------------+-----------------------------------------------+---------------------+---------------------+--------------+


+---------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                      ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                         ; Setting            ; From ; To ; Entity Name ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                    ; EP1C4F324C7        ;      ;    ;             ;
; Timing Models                                                  ; Final              ;      ;    ;             ;
; Default hold multicycle                                        ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                      ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                         ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                 ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                               ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                          ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                        ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                               ; Off                ;      ;    ;             ;
; Enable Clock Latency                                           ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node          ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                          ; 10                 ;      ;    ;             ;
; Number of paths to report                                      ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                   ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                         ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                     ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                   ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis ; Off                ;      ;    ;             ;
+----------------------------------------------------------------+--------------------+------+----+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                                 ;
+---------------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name     ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+---------------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk                 ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; clockStepMode       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; instructionStepMode ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; reset_in            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+---------------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------+---------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                        ; To                                                ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------+---------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 30.88 MHz ( period = 32.388 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[2]     ; clk        ; clk      ; None                        ; None                      ; 4.556 ns                ;
; N/A                                     ; 30.88 MHz ( period = 32.388 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[1]     ; clk        ; clk      ; None                        ; None                      ; 4.556 ns                ;
; N/A                                     ; 30.88 MHz ( period = 32.388 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[0]     ; clk        ; clk      ; None                        ; None                      ; 4.556 ns                ;
; N/A                                     ; 30.88 MHz ( period = 32.388 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[3]     ; clk        ; clk      ; None                        ; None                      ; 4.556 ns                ;
; N/A                                     ; 31.05 MHz ( period = 32.202 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|scounter:inst8|delay_sc_clr ; clk        ; clk      ; None                        ; None                      ; 4.466 ns                ;
; N/A                                     ; 31.07 MHz ( period = 32.184 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[5]     ; clk        ; clk      ; None                        ; None                      ; 4.454 ns                ;
; N/A                                     ; 31.07 MHz ( period = 32.184 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[4]     ; clk        ; clk      ; None                        ; None                      ; 4.454 ns                ;
; N/A                                     ; 31.07 MHz ( period = 32.184 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[7]     ; clk        ; clk      ; None                        ; None                      ; 4.454 ns                ;
; N/A                                     ; 31.07 MHz ( period = 32.184 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[6]     ; clk        ; clk      ; None                        ; None                      ; 4.454 ns                ;
; N/A                                     ; 31.22 MHz ( period = 32.028 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[2]     ; clk        ; clk      ; None                        ; None                      ; 4.376 ns                ;
; N/A                                     ; 31.22 MHz ( period = 32.028 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[1]     ; clk        ; clk      ; None                        ; None                      ; 4.376 ns                ;
; N/A                                     ; 31.22 MHz ( period = 32.028 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[0]     ; clk        ; clk      ; None                        ; None                      ; 4.376 ns                ;
; N/A                                     ; 31.22 MHz ( period = 32.028 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[3]     ; clk        ; clk      ; None                        ; None                      ; 4.376 ns                ;
; N/A                                     ; 31.32 MHz ( period = 31.924 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|scounter:inst8|delay_sc_clr ; clk        ; clk      ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 31.41 MHz ( period = 31.842 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[2]     ; clk        ; clk      ; None                        ; None                      ; 4.283 ns                ;
; N/A                                     ; 31.41 MHz ( period = 31.842 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[1]     ; clk        ; clk      ; None                        ; None                      ; 4.283 ns                ;
; N/A                                     ; 31.41 MHz ( period = 31.842 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[0]     ; clk        ; clk      ; None                        ; None                      ; 4.283 ns                ;
; N/A                                     ; 31.41 MHz ( period = 31.842 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[3]     ; clk        ; clk      ; None                        ; None                      ; 4.283 ns                ;
; N/A                                     ; 31.42 MHz ( period = 31.824 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[5]     ; clk        ; clk      ; None                        ; None                      ; 4.274 ns                ;
; N/A                                     ; 31.42 MHz ( period = 31.824 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[4]     ; clk        ; clk      ; None                        ; None                      ; 4.274 ns                ;
; N/A                                     ; 31.42 MHz ( period = 31.824 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[7]     ; clk        ; clk      ; None                        ; None                      ; 4.274 ns                ;
; N/A                                     ; 31.42 MHz ( period = 31.824 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[6]     ; clk        ; clk      ; None                        ; None                      ; 4.274 ns                ;
; N/A                                     ; 31.56 MHz ( period = 31.684 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst8|delay_sc_clr ; clk        ; clk      ; None                        ; None                      ; 4.207 ns                ;
; N/A                                     ; 31.61 MHz ( period = 31.638 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[5]     ; clk        ; clk      ; None                        ; None                      ; 4.181 ns                ;
; N/A                                     ; 31.61 MHz ( period = 31.638 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[4]     ; clk        ; clk      ; None                        ; None                      ; 4.181 ns                ;
; N/A                                     ; 31.61 MHz ( period = 31.638 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[7]     ; clk        ; clk      ; None                        ; None                      ; 4.181 ns                ;
; N/A                                     ; 31.61 MHz ( period = 31.638 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[6]     ; clk        ; clk      ; None                        ; None                      ; 4.181 ns                ;
; N/A                                     ; 31.64 MHz ( period = 31.604 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[2]     ; clk        ; clk      ; None                        ; None                      ; 4.164 ns                ;
; N/A                                     ; 31.64 MHz ( period = 31.604 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[1]     ; clk        ; clk      ; None                        ; None                      ; 4.164 ns                ;
; N/A                                     ; 31.64 MHz ( period = 31.604 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[0]     ; clk        ; clk      ; None                        ; None                      ; 4.164 ns                ;
; N/A                                     ; 31.64 MHz ( period = 31.604 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[3]     ; clk        ; clk      ; None                        ; None                      ; 4.164 ns                ;
; N/A                                     ; 31.85 MHz ( period = 31.400 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[5]     ; clk        ; clk      ; None                        ; None                      ; 4.062 ns                ;
; N/A                                     ; 31.85 MHz ( period = 31.400 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[4]     ; clk        ; clk      ; None                        ; None                      ; 4.062 ns                ;
; N/A                                     ; 31.85 MHz ( period = 31.400 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[7]     ; clk        ; clk      ; None                        ; None                      ; 4.062 ns                ;
; N/A                                     ; 31.85 MHz ( period = 31.400 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|inpoutp:inst1|output[6]     ; clk        ; clk      ; None                        ; None                      ; 4.062 ns                ;
; N/A                                     ; 31.86 MHz ( period = 31.384 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst8|delay_sc_clr ; clk        ; clk      ; None                        ; None                      ; 4.057 ns                ;
; N/A                                     ; 32.71 MHz ( period = 30.574 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo           ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 33.10 MHz ( period = 30.214 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo           ; clk        ; clk      ; None                        ; None                      ; 3.472 ns                ;
; N/A                                     ; 33.30 MHz ( period = 30.028 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo           ; clk        ; clk      ; None                        ; None                      ; 3.379 ns                ;
; N/A                                     ; 33.57 MHz ( period = 29.790 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo           ; clk        ; clk      ; None                        ; None                      ; 3.260 ns                ;
; N/A                                     ; 39.28 MHz ( period = 25.460 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[14]            ; clk        ; clk      ; None                        ; None                      ; 9.584 ns                ;
; N/A                                     ; 39.31 MHz ( period = 25.436 ns )                    ; simplecom_ro1:DC_inst|inpoutp:inst1|r2      ; simplecom_ro1:DC_inst|scounter:inst8|delay_sc_clr ; clk        ; clk      ; None                        ; None                      ; 2.786 ns                ;
; N/A                                     ; 39.59 MHz ( period = 25.256 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[3]             ; clk        ; clk      ; None                        ; None                      ; 9.495 ns                ;
; N/A                                     ; 39.71 MHz ( period = 25.182 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[14]            ; clk        ; clk      ; None                        ; None                      ; 9.445 ns                ;
; N/A                                     ; 39.90 MHz ( period = 25.060 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[3]             ; clk        ; clk      ; None                        ; None                      ; 9.397 ns                ;
; N/A                                     ; 39.94 MHz ( period = 25.036 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[2]             ; clk        ; clk      ; None                        ; None                      ; 9.395 ns                ;
; N/A                                     ; 39.95 MHz ( period = 25.032 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[14]            ; clk        ; clk      ; None                        ; None                      ; 9.370 ns                ;
; N/A                                     ; 40.04 MHz ( period = 24.978 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[3]             ; clk        ; clk      ; None                        ; None                      ; 9.356 ns                ;
; N/A                                     ; 40.35 MHz ( period = 24.782 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[3]             ; clk        ; clk      ; None                        ; None                      ; 9.258 ns                ;
; N/A                                     ; 40.35 MHz ( period = 24.782 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[8]             ; clk        ; clk      ; None                        ; None                      ; 9.258 ns                ;
; N/A                                     ; 40.38 MHz ( period = 24.764 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[3]             ; clk        ; clk      ; None                        ; None                      ; 9.230 ns                ;
; N/A                                     ; 40.40 MHz ( period = 24.754 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[5]             ; clk        ; clk      ; None                        ; None                      ; 9.271 ns                ;
; N/A                                     ; 40.42 MHz ( period = 24.738 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[3]             ; clk        ; clk      ; None                        ; None                      ; 9.236 ns                ;
; N/A                                     ; 40.45 MHz ( period = 24.720 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[13]            ; clk        ; clk      ; None                        ; None                      ; 9.208 ns                ;
; N/A                                     ; 40.50 MHz ( period = 24.690 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; clk        ; clk      ; None                        ; None                      ; 9.239 ns                ;
; N/A                                     ; 40.53 MHz ( period = 24.676 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[2]             ; clk        ; clk      ; None                        ; None                      ; 9.215 ns                ;
; N/A                                     ; 40.55 MHz ( period = 24.660 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[11]      ; simplecom_ro1:DC_inst|reg:inst5|address[11]       ; clk        ; clk      ; None                        ; None                      ; 2.382 ns                ;
; N/A                                     ; 40.58 MHz ( period = 24.642 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[14]            ; clk        ; clk      ; None                        ; None                      ; 9.175 ns                ;
; N/A                                     ; 40.60 MHz ( period = 24.632 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; clk        ; clk      ; None                        ; None                      ; 9.187 ns                ;
; N/A                                     ; 40.72 MHz ( period = 24.560 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[9]             ; clk        ; clk      ; None                        ; None                      ; 9.147 ns                ;
; N/A                                     ; 40.73 MHz ( period = 24.554 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[9]             ; clk        ; clk      ; None                        ; None                      ; 9.125 ns                ;
; N/A                                     ; 40.75 MHz ( period = 24.542 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[3]             ; clk        ; clk      ; None                        ; None                      ; 9.138 ns                ;
; N/A                                     ; 40.77 MHz ( period = 24.526 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clk        ; clk      ; None                        ; None                      ; 9.140 ns                ;
; N/A                                     ; 40.78 MHz ( period = 24.522 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[2]             ; clk        ; clk      ; None                        ; None                      ; 9.132 ns                ;
; N/A                                     ; 40.83 MHz ( period = 24.490 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[2]             ; clk        ; clk      ; None                        ; None                      ; 9.122 ns                ;
; N/A                                     ; 40.84 MHz ( period = 24.484 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[8]             ; clk        ; clk      ; None                        ; None                      ; 9.109 ns                ;
; N/A                                     ; 40.86 MHz ( period = 24.476 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[5]             ; clk        ; clk      ; None                        ; None                      ; 9.132 ns                ;
; N/A                                     ; 40.91 MHz ( period = 24.442 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[13]            ; clk        ; clk      ; None                        ; None                      ; 9.069 ns                ;
; N/A                                     ; 40.92 MHz ( period = 24.438 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[3]             ; clk        ; clk      ; None                        ; None                      ; 9.086 ns                ;
; N/A                                     ; 40.95 MHz ( period = 24.422 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[8]             ; clk        ; clk      ; None                        ; None                      ; 9.078 ns                ;
; N/A                                     ; 40.96 MHz ( period = 24.412 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; clk        ; clk      ; None                        ; None                      ; 9.100 ns                ;
; N/A                                     ; 40.98 MHz ( period = 24.404 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[3]             ; clk        ; clk      ; None                        ; None                      ; 9.050 ns                ;
; N/A                                     ; 41.10 MHz ( period = 24.332 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; clk        ; clk      ; None                        ; None                      ; 9.022 ns                ;
; N/A                                     ; 41.12 MHz ( period = 24.318 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; clk        ; clk      ; None                        ; None                      ; 9.036 ns                ;
; N/A                                     ; 41.17 MHz ( period = 24.290 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[10]            ; clk        ; clk      ; None                        ; None                      ; 9.039 ns                ;
; N/A                                     ; 41.18 MHz ( period = 24.282 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[9]             ; clk        ; clk      ; None                        ; None                      ; 9.008 ns                ;
; N/A                                     ; 41.19 MHz ( period = 24.276 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[9]             ; clk        ; clk      ; None                        ; None                      ; 8.986 ns                ;
; N/A                                     ; 41.20 MHz ( period = 24.272 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; clk        ; clk      ; None                        ; None                      ; 9.007 ns                ;
; N/A                                     ; 41.21 MHz ( period = 24.264 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; clk        ; clk      ; None                        ; None                      ; 8.986 ns                ;
; N/A                                     ; 41.23 MHz ( period = 24.256 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[1]             ; clk        ; clk      ; None                        ; None                      ; 9.022 ns                ;
; N/A                                     ; 41.23 MHz ( period = 24.254 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[7]             ; clk        ; clk      ; None                        ; None                      ; 8.994 ns                ;
; N/A                                     ; 41.23 MHz ( period = 24.252 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[2]             ; clk        ; clk      ; None                        ; None                      ; 9.003 ns                ;
; N/A                                     ; 41.25 MHz ( period = 24.242 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[3]             ; clk        ; clk      ; None                        ; None                      ; 8.988 ns                ;
; N/A                                     ; 41.26 MHz ( period = 24.236 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[5]             ; clk        ; clk      ; None                        ; None                      ; 9.012 ns                ;
; N/A                                     ; 41.29 MHz ( period = 24.218 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[3]             ; clk        ; clk      ; None                        ; None                      ; 8.957 ns                ;
; N/A                                     ; 41.32 MHz ( period = 24.202 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[13]            ; clk        ; clk      ; None                        ; None                      ; 8.949 ns                ;
; N/A                                     ; 41.33 MHz ( period = 24.198 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[11]            ; clk        ; clk      ; None                        ; None                      ; 8.947 ns                ;
; N/A                                     ; 41.33 MHz ( period = 24.196 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[5]             ; clk        ; clk      ; None                        ; None                      ; 8.965 ns                ;
; N/A                                     ; 41.37 MHz ( period = 24.172 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; clk        ; clk      ; None                        ; None                      ; 8.980 ns                ;
; N/A                                     ; 41.38 MHz ( period = 24.166 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[6]             ; clk        ; clk      ; None                        ; None                      ; 8.977 ns                ;
; N/A                                     ; 41.38 MHz ( period = 24.166 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clk        ; clk      ; None                        ; None                      ; 8.960 ns                ;
; N/A                                     ; 41.39 MHz ( period = 24.162 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[2]             ; clk        ; clk      ; None                        ; None                      ; 8.952 ns                ;
; N/A                                     ; 41.45 MHz ( period = 24.128 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[11]            ; clk        ; clk      ; None                        ; None                      ; 8.931 ns                ;
; N/A                                     ; 41.48 MHz ( period = 24.108 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[1]             ; clk        ; clk      ; None                        ; None                      ; 8.921 ns                ;
; N/A                                     ; 41.52 MHz ( period = 24.086 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; clk        ; clk      ; None                        ; None                      ; 8.914 ns                ;
; N/A                                     ; 41.56 MHz ( period = 24.062 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[0]             ; clk        ; clk      ; None                        ; None                      ; 8.902 ns                ;
; N/A                                     ; 41.59 MHz ( period = 24.042 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[9]             ; clk        ; clk      ; None                        ; None                      ; 8.888 ns                ;
; N/A                                     ; 41.60 MHz ( period = 24.036 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[9]             ; clk        ; clk      ; None                        ; None                      ; 8.866 ns                ;
; N/A                                     ; 41.62 MHz ( period = 24.028 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[10]            ; clk        ; clk      ; None                        ; None                      ; 8.908 ns                ;
; N/A                                     ; 41.65 MHz ( period = 24.012 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[10]            ; clk        ; clk      ; None                        ; None                      ; 8.900 ns                ;
; N/A                                     ; 41.66 MHz ( period = 24.004 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[11]            ; clk        ; clk      ; None                        ; None                      ; 8.869 ns                ;
; N/A                                     ; 41.67 MHz ( period = 23.998 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[8]             ; clk        ; clk      ; None                        ; None                      ; 8.866 ns                ;
; N/A                                     ; 41.70 MHz ( period = 23.980 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[9]             ; clk        ; clk      ; None                        ; None                      ; 8.884 ns                ;
; N/A                                     ; 41.70 MHz ( period = 23.980 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[3]             ; clk        ; clk      ; None                        ; None                      ; 8.838 ns                ;
; N/A                                     ; 41.70 MHz ( period = 23.980 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clk        ; clk      ; None                        ; None                      ; 8.867 ns                ;
; N/A                                     ; 41.70 MHz ( period = 23.978 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[1]             ; clk        ; clk      ; None                        ; None                      ; 8.883 ns                ;
; N/A                                     ; 41.71 MHz ( period = 23.976 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[0]             ; clk        ; clk      ; None                        ; None                      ; 8.855 ns                ;
; N/A                                     ; 41.71 MHz ( period = 23.976 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[7]             ; clk        ; clk      ; None                        ; None                      ; 8.855 ns                ;
; N/A                                     ; 41.71 MHz ( period = 23.976 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[2]             ; clk        ; clk      ; None                        ; None                      ; 8.859 ns                ;
; N/A                                     ; 41.72 MHz ( period = 23.972 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[8]             ; clk        ; clk      ; None                        ; None                      ; 8.853 ns                ;
; N/A                                     ; 41.72 MHz ( period = 23.972 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; clk        ; clk      ; None                        ; None                      ; 8.842 ns                ;
; N/A                                     ; 41.72 MHz ( period = 23.968 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; clk        ; clk      ; None                        ; None                      ; 8.855 ns                ;
; N/A                                     ; 41.74 MHz ( period = 23.958 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clk        ; clk      ; None                        ; None                      ; 8.846 ns                ;
; N/A                                     ; 41.74 MHz ( period = 23.958 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; clk        ; clk      ; None                        ; None                      ; 8.856 ns                ;
; N/A                                     ; 41.76 MHz ( period = 23.946 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[6]             ; clk        ; clk      ; None                        ; None                      ; 8.840 ns                ;
; N/A                                     ; 41.78 MHz ( period = 23.936 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[5]             ; clk        ; clk      ; None                        ; None                      ; 8.862 ns                ;
; N/A                                     ; 41.81 MHz ( period = 23.920 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[11]            ; clk        ; clk      ; None                        ; None                      ; 8.808 ns                ;
; N/A                                     ; 41.81 MHz ( period = 23.918 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[5]             ; clk        ; clk      ; None                        ; None                      ; 8.826 ns                ;
; N/A                                     ; 41.83 MHz ( period = 23.904 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; clk        ; clk      ; None                        ; None                      ; 8.806 ns                ;
; N/A                                     ; 41.84 MHz ( period = 23.902 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[13]            ; clk        ; clk      ; None                        ; None                      ; 8.799 ns                ;
; N/A                                     ; 41.86 MHz ( period = 23.888 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[6]             ; clk        ; clk      ; None                        ; None                      ; 8.838 ns                ;
; N/A                                     ; 41.88 MHz ( period = 23.880 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[2]             ; clk        ; clk      ; None                        ; None                      ; 8.807 ns                ;
; N/A                                     ; 41.89 MHz ( period = 23.872 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; clk        ; clk      ; None                        ; None                      ; 8.830 ns                ;
; N/A                                     ; 41.93 MHz ( period = 23.850 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[11]            ; clk        ; clk      ; None                        ; None                      ; 8.792 ns                ;
; N/A                                     ; 41.93 MHz ( period = 23.848 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; clk        ; clk      ; None                        ; None                      ; 8.795 ns                ;
; N/A                                     ; 41.96 MHz ( period = 23.830 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[1]             ; clk        ; clk      ; None                        ; None                      ; 8.782 ns                ;
; N/A                                     ; 42.04 MHz ( period = 23.786 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; clk        ; clk      ; None                        ; None                      ; 8.749 ns                ;
; N/A                                     ; 42.07 MHz ( period = 23.772 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[10]            ; clk        ; clk      ; None                        ; None                      ; 8.780 ns                ;
; N/A                                     ; 42.07 MHz ( period = 23.772 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; clk        ; clk      ; None                        ; None                      ; 8.763 ns                ;
; N/A                                     ; 42.12 MHz ( period = 23.742 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[9]             ; clk        ; clk      ; None                        ; None                      ; 8.738 ns                ;
; N/A                                     ; 42.12 MHz ( period = 23.742 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clk        ; clk      ; None                        ; None                      ; 8.748 ns                ;
; N/A                                     ; 42.13 MHz ( period = 23.738 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[1]             ; clk        ; clk      ; None                        ; None                      ; 8.763 ns                ;
; N/A                                     ; 42.13 MHz ( period = 23.738 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[2]             ; clk        ; clk      ; None                        ; None                      ; 8.740 ns                ;
; N/A                                     ; 42.13 MHz ( period = 23.736 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[7]             ; clk        ; clk      ; None                        ; None                      ; 8.735 ns                ;
; N/A                                     ; 42.13 MHz ( period = 23.736 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[9]             ; clk        ; clk      ; None                        ; None                      ; 8.716 ns                ;
; N/A                                     ; 42.13 MHz ( period = 23.734 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; clk        ; clk      ; None                        ; None                      ; 8.734 ns                ;
; N/A                                     ; 42.16 MHz ( period = 23.718 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; clk        ; clk      ; None                        ; None                      ; 8.713 ns                ;
; N/A                                     ; 42.19 MHz ( period = 23.702 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[0]             ; clk        ; clk      ; None                        ; None                      ; 8.722 ns                ;
; N/A                                     ; 42.21 MHz ( period = 23.692 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[10]            ; clk        ; clk      ; None                        ; None                      ; 8.694 ns                ;
; N/A                                     ; 42.23 MHz ( period = 23.680 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clk        ; clk      ; None                        ; None                      ; 8.707 ns                ;
; N/A                                     ; 42.23 MHz ( period = 23.680 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[11]            ; clk        ; clk      ; None                        ; None                      ; 8.688 ns                ;
; N/A                                     ; 42.23 MHz ( period = 23.678 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[5]             ; clk        ; clk      ; None                        ; None                      ; 8.706 ns                ;
; N/A                                     ; 42.24 MHz ( period = 23.674 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[8]             ; clk        ; clk      ; None                        ; None                      ; 8.704 ns                ;
; N/A                                     ; 42.25 MHz ( period = 23.668 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[6]             ; clk        ; clk      ; None                        ; None                      ; 8.701 ns                ;
; N/A                                     ; 42.25 MHz ( period = 23.668 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[10]            ; clk        ; clk      ; None                        ; None                      ; 8.728 ns                ;
; N/A                                     ; 42.29 MHz ( period = 23.648 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[6]             ; clk        ; clk      ; None                        ; None                      ; 8.718 ns                ;
; N/A                                     ; 42.29 MHz ( period = 23.644 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[4]             ; clk        ; clk      ; None                        ; None                      ; 8.689 ns                ;
; N/A                                     ; 42.29 MHz ( period = 23.644 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[11]            ; clk        ; clk      ; None                        ; None                      ; 8.689 ns                ;
; N/A                                     ; 42.34 MHz ( period = 23.620 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[9]             ; clk        ; clk      ; None                        ; None                      ; 8.704 ns                ;
; N/A                                     ; 42.34 MHz ( period = 23.616 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[0]             ; clk        ; clk      ; None                        ; None                      ; 8.675 ns                ;
; N/A                                     ; 42.35 MHz ( period = 23.612 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[8]             ; clk        ; clk      ; None                        ; None                      ; 8.673 ns                ;
; N/A                                     ; 42.35 MHz ( period = 23.610 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[11]            ; clk        ; clk      ; None                        ; None                      ; 8.672 ns                ;
; N/A                                     ; 42.36 MHz ( period = 23.608 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; clk        ; clk      ; None                        ; None                      ; 8.675 ns                ;
; N/A                                     ; 42.37 MHz ( period = 23.602 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[2]             ; clk        ; clk      ; None                        ; None                      ; 8.668 ns                ;
; N/A                                     ; 42.38 MHz ( period = 23.594 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[1]             ; clk        ; clk      ; None                        ; None                      ; 8.645 ns                ;
; N/A                                     ; 42.39 MHz ( period = 23.590 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[1]             ; clk        ; clk      ; None                        ; None                      ; 8.662 ns                ;
; N/A                                     ; 42.40 MHz ( period = 23.586 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[3]             ; clk        ; clk      ; None                        ; None                      ; 8.647 ns                ;
; N/A                                     ; 42.43 MHz ( period = 23.568 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[0]             ; clk        ; clk      ; None                        ; None                      ; 8.661 ns                ;
; N/A                                     ; 42.47 MHz ( period = 23.548 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; clk        ; clk      ; None                        ; None                      ; 8.630 ns                ;
; N/A                                     ; 42.49 MHz ( period = 23.534 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; clk        ; clk      ; None                        ; None                      ; 8.644 ns                ;
; N/A                                     ; 42.52 MHz ( period = 23.516 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[0]             ; clk        ; clk      ; None                        ; None                      ; 8.629 ns                ;
; N/A                                     ; 42.59 MHz ( period = 23.482 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[10]            ; clk        ; clk      ; None                        ; None                      ; 8.635 ns                ;
; N/A                                     ; 42.59 MHz ( period = 23.480 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; clk        ; clk      ; None                        ; None                      ; 8.594 ns                ;
; N/A                                     ; 42.60 MHz ( period = 23.472 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[10]            ; clk        ; clk      ; None                        ; None                      ; 8.630 ns                ;
; N/A                                     ; 42.61 MHz ( period = 23.466 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[8]             ; clk        ; clk      ; None                        ; None                      ; 8.581 ns                ;
; N/A                                     ; 42.63 MHz ( period = 23.458 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[11]            ; clk        ; clk      ; None                        ; None                      ; 8.596 ns                ;
; N/A                                     ; 42.63 MHz ( period = 23.456 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; clk        ; clk      ; None                        ; None                      ; 8.595 ns                ;
; N/A                                     ; 42.66 MHz ( period = 23.442 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[0]             ; clk        ; clk      ; None                        ; None                      ; 8.588 ns                ;
; N/A                                     ; 42.66 MHz ( period = 23.440 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clk        ; clk      ; None                        ; None                      ; 8.587 ns                ;
; N/A                                     ; 42.67 MHz ( period = 23.438 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[1]             ; clk        ; clk      ; None                        ; None                      ; 8.613 ns                ;
; N/A                                     ; 42.67 MHz ( period = 23.436 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[7]             ; clk        ; clk      ; None                        ; None                      ; 8.585 ns                ;
; N/A                                     ; 42.67 MHz ( period = 23.434 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[9]             ; clk        ; clk      ; None                        ; None                      ; 8.611 ns                ;
; N/A                                     ; 42.68 MHz ( period = 23.428 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[6]             ; clk        ; clk      ; None                        ; None                      ; 8.581 ns                ;
; N/A                                     ; 42.68 MHz ( period = 23.428 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[15]            ; clk        ; clk      ; None                        ; None                      ; 8.568 ns                ;
; N/A                                     ; 42.69 MHz ( period = 23.422 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; clk        ; clk      ; None                        ; None                      ; 8.582 ns                ;
; N/A                                     ; 42.71 MHz ( period = 23.414 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[10]            ; clk        ; clk      ; None                        ; None                      ; 8.555 ns                ;
; N/A                                     ; 42.76 MHz ( period = 23.388 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[6]       ; simplecom_ro1:DC_inst|reg:inst5|address[6]        ; clk        ; clk      ; None                        ; None                      ; 1.743 ns                ;
; N/A                                     ; 42.77 MHz ( period = 23.380 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[11]            ; clk        ; clk      ; None                        ; None                      ; 8.538 ns                ;
; N/A                                     ; 42.78 MHz ( period = 23.378 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[5]             ; clk        ; clk      ; None                        ; None                      ; 8.556 ns                ;
; N/A                                     ; 42.80 MHz ( period = 23.366 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[4]             ; clk        ; clk      ; None                        ; None                      ; 8.550 ns                ;
; N/A                                     ; 42.80 MHz ( period = 23.362 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[2]             ; clk        ; clk      ; None                        ; None                      ; 8.548 ns                ;
; N/A                                     ; 42.82 MHz ( period = 23.354 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[15]            ; clk        ; clk      ; None                        ; None                      ; 8.525 ns                ;
; N/A                                     ; 42.83 MHz ( period = 23.348 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[6]             ; clk        ; clk      ; None                        ; None                      ; 8.568 ns                ;
; N/A                                     ; 42.84 MHz ( period = 23.344 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[12]            ; clk        ; clk      ; None                        ; None                      ; 8.520 ns                ;
; N/A                                     ; 42.87 MHz ( period = 23.328 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; clk        ; clk      ; None                        ; None                      ; 8.518 ns                ;
; N/A                                     ; 42.89 MHz ( period = 23.316 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[1]             ; clk        ; clk      ; None                        ; None                      ; 8.506 ns                ;
; N/A                                     ; 42.90 MHz ( period = 23.310 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[11]            ; clk        ; clk      ; None                        ; None                      ; 8.522 ns                ;
; N/A                                     ; 42.90 MHz ( period = 23.308 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[3]             ; clk        ; clk      ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 42.93 MHz ( period = 23.292 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[12]            ; clk        ; clk      ; None                        ; None                      ; 8.502 ns                ;
; N/A                                     ; 42.94 MHz ( period = 23.290 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[1]             ; clk        ; clk      ; None                        ; None                      ; 8.512 ns                ;
; N/A                                     ; 42.96 MHz ( period = 23.278 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[0]             ; clk        ; clk      ; None                        ; None                      ; 8.510 ns                ;
; N/A                                     ; 43.02 MHz ( period = 23.244 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[10]            ; clk        ; clk      ; None                        ; None                      ; 8.516 ns                ;
; N/A                                     ; 43.03 MHz ( period = 23.242 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; clk        ; clk      ; None                        ; None                      ; 8.498 ns                ;
; N/A                                     ; 43.04 MHz ( period = 23.234 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[7]       ; simplecom_ro1:DC_inst|reg:inst5|address[7]        ; clk        ; clk      ; None                        ; None                      ; 1.686 ns                ;
; N/A                                     ; 43.07 MHz ( period = 23.220 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[11]            ; clk        ; clk      ; None                        ; None                      ; 8.477 ns                ;
; N/A                                     ; 43.07 MHz ( period = 23.216 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; clk        ; clk      ; None                        ; None                      ; 8.475 ns                ;
; N/A                                     ; 43.09 MHz ( period = 23.208 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[1]             ; clk        ; clk      ; None                        ; None                      ; 8.471 ns                ;
; N/A                                     ; 43.09 MHz ( period = 23.208 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[0]             ; clk        ; clk      ; None                        ; None                      ; 8.481 ns                ;
; N/A                                     ; 43.10 MHz ( period = 23.202 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[4]       ; simplecom_ro1:DC_inst|reg:inst5|address[4]        ; clk        ; clk      ; None                        ; None                      ; 1.700 ns                ;
; N/A                                     ; 43.11 MHz ( period = 23.196 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[9]             ; clk        ; clk      ; None                        ; None                      ; 8.492 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                             ;                                                   ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------+---------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clockStepMode'                                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------+----------------------------------------+---------------+---------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                        ; To                                     ; From Clock    ; To Clock      ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------+----------------------------------------+---------------+---------------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 43.43 MHz ( period = 23.024 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[14] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.584 ns                ;
; N/A                                     ; 43.82 MHz ( period = 22.820 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.495 ns                ;
; N/A                                     ; 43.96 MHz ( period = 22.746 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[14] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.445 ns                ;
; N/A                                     ; 44.20 MHz ( period = 22.624 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.397 ns                ;
; N/A                                     ; 44.25 MHz ( period = 22.600 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.395 ns                ;
; N/A                                     ; 44.26 MHz ( period = 22.596 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[14] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.370 ns                ;
; N/A                                     ; 44.36 MHz ( period = 22.542 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.356 ns                ;
; N/A                                     ; 44.75 MHz ( period = 22.346 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.258 ns                ;
; N/A                                     ; 44.75 MHz ( period = 22.346 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[8]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.258 ns                ;
; N/A                                     ; 44.79 MHz ( period = 22.328 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.230 ns                ;
; N/A                                     ; 44.81 MHz ( period = 22.318 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[5]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.271 ns                ;
; N/A                                     ; 44.84 MHz ( period = 22.302 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.236 ns                ;
; N/A                                     ; 44.88 MHz ( period = 22.284 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[13] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.208 ns                ;
; N/A                                     ; 44.94 MHz ( period = 22.254 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.239 ns                ;
; N/A                                     ; 44.96 MHz ( period = 22.240 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.215 ns                ;
; N/A                                     ; 45.03 MHz ( period = 22.206 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[14] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.175 ns                ;
; N/A                                     ; 45.05 MHz ( period = 22.196 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.187 ns                ;
; N/A                                     ; 45.20 MHz ( period = 22.124 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.147 ns                ;
; N/A                                     ; 45.21 MHz ( period = 22.118 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.125 ns                ;
; N/A                                     ; 45.24 MHz ( period = 22.106 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.138 ns                ;
; N/A                                     ; 45.27 MHz ( period = 22.090 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.140 ns                ;
; N/A                                     ; 45.28 MHz ( period = 22.086 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.132 ns                ;
; N/A                                     ; 45.34 MHz ( period = 22.054 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.122 ns                ;
; N/A                                     ; 45.36 MHz ( period = 22.048 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[8]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.109 ns                ;
; N/A                                     ; 45.37 MHz ( period = 22.040 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[5]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.132 ns                ;
; N/A                                     ; 45.44 MHz ( period = 22.006 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[13] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.069 ns                ;
; N/A                                     ; 45.45 MHz ( period = 22.002 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.086 ns                ;
; N/A                                     ; 45.48 MHz ( period = 21.986 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[8]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.078 ns                ;
; N/A                                     ; 45.50 MHz ( period = 21.976 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.100 ns                ;
; N/A                                     ; 45.52 MHz ( period = 21.968 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.050 ns                ;
; N/A                                     ; 45.67 MHz ( period = 21.896 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.022 ns                ;
; N/A                                     ; 45.70 MHz ( period = 21.882 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.036 ns                ;
; N/A                                     ; 45.76 MHz ( period = 21.854 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.039 ns                ;
; N/A                                     ; 45.77 MHz ( period = 21.846 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.008 ns                ;
; N/A                                     ; 45.79 MHz ( period = 21.840 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.986 ns                ;
; N/A                                     ; 45.80 MHz ( period = 21.836 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.007 ns                ;
; N/A                                     ; 45.81 MHz ( period = 21.828 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.986 ns                ;
; N/A                                     ; 45.83 MHz ( period = 21.820 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.022 ns                ;
; N/A                                     ; 45.83 MHz ( period = 21.818 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.994 ns                ;
; N/A                                     ; 45.84 MHz ( period = 21.816 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.003 ns                ;
; N/A                                     ; 45.86 MHz ( period = 21.806 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.988 ns                ;
; N/A                                     ; 45.87 MHz ( period = 21.800 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[5]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 9.012 ns                ;
; N/A                                     ; 45.91 MHz ( period = 21.782 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.957 ns                ;
; N/A                                     ; 45.94 MHz ( period = 21.766 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[13] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.949 ns                ;
; N/A                                     ; 45.95 MHz ( period = 21.762 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.947 ns                ;
; N/A                                     ; 45.96 MHz ( period = 21.760 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[5]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.965 ns                ;
; N/A                                     ; 46.01 MHz ( period = 21.736 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.980 ns                ;
; N/A                                     ; 46.02 MHz ( period = 21.730 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.977 ns                ;
; N/A                                     ; 46.02 MHz ( period = 21.730 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.960 ns                ;
; N/A                                     ; 46.03 MHz ( period = 21.726 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.952 ns                ;
; N/A                                     ; 46.10 MHz ( period = 21.692 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.931 ns                ;
; N/A                                     ; 46.14 MHz ( period = 21.672 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.921 ns                ;
; N/A                                     ; 46.19 MHz ( period = 21.650 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.914 ns                ;
; N/A                                     ; 46.24 MHz ( period = 21.626 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[0]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.902 ns                ;
; N/A                                     ; 46.28 MHz ( period = 21.606 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.888 ns                ;
; N/A                                     ; 46.30 MHz ( period = 21.600 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.866 ns                ;
; N/A                                     ; 46.31 MHz ( period = 21.592 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.908 ns                ;
; N/A                                     ; 46.35 MHz ( period = 21.576 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.900 ns                ;
; N/A                                     ; 46.36 MHz ( period = 21.568 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.869 ns                ;
; N/A                                     ; 46.38 MHz ( period = 21.562 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[8]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.866 ns                ;
; N/A                                     ; 46.42 MHz ( period = 21.544 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.884 ns                ;
; N/A                                     ; 46.42 MHz ( period = 21.544 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.838 ns                ;
; N/A                                     ; 46.42 MHz ( period = 21.544 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.867 ns                ;
; N/A                                     ; 46.42 MHz ( period = 21.542 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.883 ns                ;
; N/A                                     ; 46.43 MHz ( period = 21.540 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[0]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.855 ns                ;
; N/A                                     ; 46.43 MHz ( period = 21.540 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.855 ns                ;
; N/A                                     ; 46.43 MHz ( period = 21.540 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.859 ns                ;
; N/A                                     ; 46.43 MHz ( period = 21.536 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[8]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.853 ns                ;
; N/A                                     ; 46.43 MHz ( period = 21.536 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.842 ns                ;
; N/A                                     ; 46.44 MHz ( period = 21.532 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.855 ns                ;
; N/A                                     ; 46.46 MHz ( period = 21.522 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.846 ns                ;
; N/A                                     ; 46.46 MHz ( period = 21.522 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.856 ns                ;
; N/A                                     ; 46.49 MHz ( period = 21.510 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.840 ns                ;
; N/A                                     ; 46.51 MHz ( period = 21.500 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[5]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.862 ns                ;
; N/A                                     ; 46.55 MHz ( period = 21.484 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.808 ns                ;
; N/A                                     ; 46.55 MHz ( period = 21.482 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[5]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.826 ns                ;
; N/A                                     ; 46.58 MHz ( period = 21.468 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.806 ns                ;
; N/A                                     ; 46.59 MHz ( period = 21.466 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[13] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.799 ns                ;
; N/A                                     ; 46.62 MHz ( period = 21.452 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.838 ns                ;
; N/A                                     ; 46.63 MHz ( period = 21.444 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.807 ns                ;
; N/A                                     ; 46.65 MHz ( period = 21.436 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.830 ns                ;
; N/A                                     ; 46.70 MHz ( period = 21.414 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.792 ns                ;
; N/A                                     ; 46.70 MHz ( period = 21.412 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.795 ns                ;
; N/A                                     ; 46.74 MHz ( period = 21.394 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.782 ns                ;
; N/A                                     ; 46.84 MHz ( period = 21.350 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.749 ns                ;
; N/A                                     ; 46.87 MHz ( period = 21.336 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.780 ns                ;
; N/A                                     ; 46.87 MHz ( period = 21.336 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.763 ns                ;
; N/A                                     ; 46.94 MHz ( period = 21.306 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.738 ns                ;
; N/A                                     ; 46.94 MHz ( period = 21.306 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.748 ns                ;
; N/A                                     ; 46.94 MHz ( period = 21.302 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.763 ns                ;
; N/A                                     ; 46.94 MHz ( period = 21.302 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.740 ns                ;
; N/A                                     ; 46.95 MHz ( period = 21.300 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.735 ns                ;
; N/A                                     ; 46.95 MHz ( period = 21.300 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.716 ns                ;
; N/A                                     ; 46.95 MHz ( period = 21.298 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|pc[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.734 ns                ;
; N/A                                     ; 46.99 MHz ( period = 21.282 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.713 ns                ;
; N/A                                     ; 47.02 MHz ( period = 21.266 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[0]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.722 ns                ;
; N/A                                     ; 47.05 MHz ( period = 21.256 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.694 ns                ;
; N/A                                     ; 47.07 MHz ( period = 21.244 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.707 ns                ;
; N/A                                     ; 47.07 MHz ( period = 21.244 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.688 ns                ;
; N/A                                     ; 47.08 MHz ( period = 21.242 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[5]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.706 ns                ;
; N/A                                     ; 47.09 MHz ( period = 21.238 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[8]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.704 ns                ;
; N/A                                     ; 47.10 MHz ( period = 21.232 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.701 ns                ;
; N/A                                     ; 47.10 MHz ( period = 21.232 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.728 ns                ;
; N/A                                     ; 47.14 MHz ( period = 21.212 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.718 ns                ;
; N/A                                     ; 47.15 MHz ( period = 21.208 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ar[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.689 ns                ;
; N/A                                     ; 47.15 MHz ( period = 21.208 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.689 ns                ;
; N/A                                     ; 47.21 MHz ( period = 21.184 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.704 ns                ;
; N/A                                     ; 47.21 MHz ( period = 21.180 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[0]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.675 ns                ;
; N/A                                     ; 47.22 MHz ( period = 21.176 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[8]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.673 ns                ;
; N/A                                     ; 47.23 MHz ( period = 21.174 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.672 ns                ;
; N/A                                     ; 47.23 MHz ( period = 21.172 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.675 ns                ;
; N/A                                     ; 47.25 MHz ( period = 21.166 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.668 ns                ;
; N/A                                     ; 47.26 MHz ( period = 21.158 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.645 ns                ;
; N/A                                     ; 47.27 MHz ( period = 21.154 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.662 ns                ;
; N/A                                     ; 47.28 MHz ( period = 21.150 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.647 ns                ;
; N/A                                     ; 47.32 MHz ( period = 21.132 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[0]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.661 ns                ;
; N/A                                     ; 47.37 MHz ( period = 21.112 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.630 ns                ;
; N/A                                     ; 47.40 MHz ( period = 21.098 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.644 ns                ;
; N/A                                     ; 47.44 MHz ( period = 21.080 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[0]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.629 ns                ;
; N/A                                     ; 47.51 MHz ( period = 21.046 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.635 ns                ;
; N/A                                     ; 47.52 MHz ( period = 21.044 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.594 ns                ;
; N/A                                     ; 47.54 MHz ( period = 21.036 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.630 ns                ;
; N/A                                     ; 47.55 MHz ( period = 21.030 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[8]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.581 ns                ;
; N/A                                     ; 47.57 MHz ( period = 21.022 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.596 ns                ;
; N/A                                     ; 47.57 MHz ( period = 21.020 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.595 ns                ;
; N/A                                     ; 47.61 MHz ( period = 21.006 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[0]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.588 ns                ;
; N/A                                     ; 47.61 MHz ( period = 21.004 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.587 ns                ;
; N/A                                     ; 47.61 MHz ( period = 21.002 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.613 ns                ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.585 ns                ;
; N/A                                     ; 47.62 MHz ( period = 20.998 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.611 ns                ;
; N/A                                     ; 47.64 MHz ( period = 20.992 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.581 ns                ;
; N/A                                     ; 47.64 MHz ( period = 20.992 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[15] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.568 ns                ;
; N/A                                     ; 47.65 MHz ( period = 20.986 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|pc[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.582 ns                ;
; N/A                                     ; 47.67 MHz ( period = 20.978 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.555 ns                ;
; N/A                                     ; 47.75 MHz ( period = 20.944 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.538 ns                ;
; N/A                                     ; 47.75 MHz ( period = 20.942 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[5]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.556 ns                ;
; N/A                                     ; 47.78 MHz ( period = 20.930 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ar[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.550 ns                ;
; N/A                                     ; 47.79 MHz ( period = 20.926 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.548 ns                ;
; N/A                                     ; 47.81 MHz ( period = 20.918 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[15] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.525 ns                ;
; N/A                                     ; 47.82 MHz ( period = 20.912 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.568 ns                ;
; N/A                                     ; 47.83 MHz ( period = 20.908 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[12] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.520 ns                ;
; N/A                                     ; 47.87 MHz ( period = 20.892 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[5]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.518 ns                ;
; N/A                                     ; 47.89 MHz ( period = 20.880 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.506 ns                ;
; N/A                                     ; 47.91 MHz ( period = 20.874 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.522 ns                ;
; N/A                                     ; 47.91 MHz ( period = 20.872 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 47.95 MHz ( period = 20.856 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[12] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.502 ns                ;
; N/A                                     ; 47.95 MHz ( period = 20.854 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.512 ns                ;
; N/A                                     ; 47.98 MHz ( period = 20.842 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[0]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.510 ns                ;
; N/A                                     ; 48.06 MHz ( period = 20.808 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.516 ns                ;
; N/A                                     ; 48.06 MHz ( period = 20.806 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.498 ns                ;
; N/A                                     ; 48.11 MHz ( period = 20.784 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.477 ns                ;
; N/A                                     ; 48.12 MHz ( period = 20.780 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|pc[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.475 ns                ;
; N/A                                     ; 48.14 MHz ( period = 20.772 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.471 ns                ;
; N/A                                     ; 48.14 MHz ( period = 20.772 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[0]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.481 ns                ;
; N/A                                     ; 48.17 MHz ( period = 20.760 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[9]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.492 ns                ;
; N/A                                     ; 48.18 MHz ( period = 20.756 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[0]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.463 ns                ;
; N/A                                     ; 48.19 MHz ( period = 20.752 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[8]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.461 ns                ;
; N/A                                     ; 48.20 MHz ( period = 20.748 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.463 ns                ;
; N/A                                     ; 48.22 MHz ( period = 20.738 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.435 ns                ;
; N/A                                     ; 48.23 MHz ( period = 20.732 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[8]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.432 ns                ;
; N/A                                     ; 48.28 MHz ( period = 20.714 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[15] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.429 ns                ;
; N/A                                     ; 48.30 MHz ( period = 20.704 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.437 ns                ;
; N/A                                     ; 48.33 MHz ( period = 20.692 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[6]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.431 ns                ;
; N/A                                     ; 48.33 MHz ( period = 20.690 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ar[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.430 ns                ;
; N/A                                     ; 48.38 MHz ( period = 20.670 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[8]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.401 ns                ;
; N/A                                     ; 48.42 MHz ( period = 20.652 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[13] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.398 ns                ;
; N/A                                     ; 48.44 MHz ( period = 20.644 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.394 ns                ;
; N/A                                     ; 48.45 MHz ( period = 20.640 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[15] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.386 ns                ;
; N/A                                     ; 48.45 MHz ( period = 20.640 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.386 ns                ;
; N/A                                     ; 48.47 MHz ( period = 20.632 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.388 ns                ;
; N/A                                     ; 48.47 MHz ( period = 20.630 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[12] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.381 ns                ;
; N/A                                     ; 48.48 MHz ( period = 20.626 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.398 ns                ;
; N/A                                     ; 48.58 MHz ( period = 20.586 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[0]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.388 ns                ;
; N/A                                     ; 48.60 MHz ( period = 20.578 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[12] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.363 ns                ;
; N/A                                     ; 48.70 MHz ( period = 20.534 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[5]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.352 ns                ;
; N/A                                     ; 48.70 MHz ( period = 20.532 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[5]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.338 ns                ;
; N/A                                     ; 48.71 MHz ( period = 20.528 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.359 ns                ;
; N/A                                     ; 48.76 MHz ( period = 20.510 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.340 ns                ;
; N/A                                     ; 48.79 MHz ( period = 20.494 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.332 ns                ;
; N/A                                     ; 48.83 MHz ( period = 20.480 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|pc[7]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.325 ns                ;
; N/A                                     ; 48.84 MHz ( period = 20.474 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[15] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.309 ns                ;
; N/A                                     ; 48.93 MHz ( period = 20.438 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[10] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.285 ns                ;
; N/A                                     ; 49.02 MHz ( period = 20.400 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[15] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.266 ns                ;
; N/A                                     ; 49.04 MHz ( period = 20.390 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ar[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.280 ns                ;
; N/A                                     ; 49.04 MHz ( period = 20.390 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[12] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.261 ns                ;
; N/A                                     ; 49.04 MHz ( period = 20.390 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[12] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.269 ns                ;
; N/A                                     ; 49.05 MHz ( period = 20.388 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[4]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.289 ns                ;
; N/A                                     ; 49.10 MHz ( period = 20.366 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[11] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.255 ns                ;
; N/A                                     ; 49.10 MHz ( period = 20.366 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[13] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.255 ns                ;
; N/A                                     ; 49.14 MHz ( period = 20.348 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[0]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.269 ns                ;
; N/A                                     ; 49.15 MHz ( period = 20.346 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|ac[5]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.245 ns                ;
; N/A                                     ; 49.16 MHz ( period = 20.340 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.236 ns                ;
; N/A                                     ; 49.18 MHz ( period = 20.332 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|ac[3]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.238 ns                ;
; N/A                                     ; 49.28 MHz ( period = 20.292 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|ac[13] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.218 ns                ;
; N/A                                     ; 49.30 MHz ( period = 20.284 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|dr[14] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.208 ns                ;
; N/A                                     ; 49.37 MHz ( period = 20.256 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[5]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.213 ns                ;
; N/A                                     ; 49.37 MHz ( period = 20.254 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|reg:inst5|dr[1]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.212 ns                ;
; N/A                                     ; 49.38 MHz ( period = 20.252 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|reg:inst5|ac[8]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.198 ns                ;
; N/A                                     ; 49.39 MHz ( period = 20.246 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|reg:inst5|dr[8]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.189 ns                ;
; N/A                                     ; 49.43 MHz ( period = 20.232 ns )                    ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|reg:inst5|dr[2]  ; clockStepMode ; clockStepMode ; None                        ; None                      ; 8.201 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                             ;                                        ;               ;               ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------+----------------------------------------+---------------+---------------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'instructionStepMode'                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------+---------------------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                                        ; To                                          ; From Clock          ; To Clock            ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------+---------------------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.820 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.752 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.752 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.749 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.681 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.681 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.678 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.610 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.543 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.539 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.129 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.126 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.002 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.000 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 0.998 ns                ;
+-------+------------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------+---------------------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                                                 ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                                  ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|addlogic:inst2|e2             ; simplecom_ro1:DC_inst|addlogic:inst2|e              ; clk        ; clk      ; None                       ; None                       ; 1.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|addlogic:inst2|e2             ; simplecom_ro1:DC_inst|reg:inst5|ac[15]              ; clk        ; clk      ; None                       ; None                       ; 3.146 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo             ; simplecom_ro1:DC_inst|reg:inst5|pc[8]               ; clk        ; clk      ; None                       ; None                       ; 3.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|addlogic:inst2|e2             ; simplecom_ro1:DC_inst|reg:inst5|ac[0]               ; clk        ; clk      ; None                       ; None                       ; 3.872 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo             ; simplecom_ro1:DC_inst|reg:inst5|pc[3]               ; clk        ; clk      ; None                       ; None                       ; 4.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo             ; simplecom_ro1:DC_inst|reg:inst5|pc[5]               ; clk        ; clk      ; None                       ; None                       ; 4.252 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; clk        ; clk      ; None                       ; None                       ; 0.998 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4]         ; clk        ; clk      ; None                       ; None                       ; 1.000 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; clk        ; clk      ; None                       ; None                       ; 1.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo             ; simplecom_ro1:DC_inst|reg:inst5|pc[6]               ; clk        ; clk      ; None                       ; None                       ; 4.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo             ; simplecom_ro1:DC_inst|reg:inst5|pc[1]               ; clk        ; clk      ; None                       ; None                       ; 4.330 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo             ; simplecom_ro1:DC_inst|reg:inst5|pc[4]               ; clk        ; clk      ; None                       ; None                       ; 4.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; clk        ; clk      ; None                       ; None                       ; 1.126 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; clk        ; clk      ; None                       ; None                       ; 1.129 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo             ; simplecom_ro1:DC_inst|reg:inst5|pc[2]               ; clk        ; clk      ; None                       ; None                       ; 4.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo             ; simplecom_ro1:DC_inst|reg:inst5|pc[7]               ; clk        ; clk      ; None                       ; None                       ; 4.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo             ; simplecom_ro1:DC_inst|reg:inst5|pc[0]               ; clk        ; clk      ; None                       ; None                       ; 4.577 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo             ; simplecom_ro1:DC_inst|reg:inst5|pc[10]              ; clk        ; clk      ; None                       ; None                       ; 4.792 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; clk        ; clk      ; None                       ; None                       ; 1.528 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4]         ; clk        ; clk      ; None                       ; None                       ; 1.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo             ; simplecom_ro1:DC_inst|reg:inst5|pc[9]               ; clk        ; clk      ; None                       ; None                       ; 4.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; clk        ; clk      ; None                       ; None                       ; 1.597 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; clk        ; clk      ; None                       ; None                       ; 1.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; clk        ; clk      ; None                       ; None                       ; 1.666 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; clk        ; clk      ; None                       ; None                       ; 1.668 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; clk        ; clk      ; None                       ; None                       ; 1.734 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4]         ; clk        ; clk      ; None                       ; None                       ; 1.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4]         ; clk        ; clk      ; None                       ; None                       ; 1.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo             ; simplecom_ro1:DC_inst|reg:inst5|pc[11]              ; clk        ; clk      ; None                       ; None                       ; 5.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4]         ; clk        ; clk      ; None                       ; None                       ; 1.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|stepClkGen:inst13|step_node   ; simplecom_ro1:DC_inst|scounter:inst8|state          ; clk        ; clk      ; None                       ; None                       ; 1.390 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay   ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; clk        ; clk      ; None                       ; None                       ; 2.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay   ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; clk        ; clk      ; None                       ; None                       ; 2.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay   ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; clk        ; clk      ; None                       ; None                       ; 2.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay   ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; clk        ; clk      ; None                       ; None                       ; 2.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay   ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4]         ; clk        ; clk      ; None                       ; None                       ; 2.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|stepClkGen:inst13|step_node   ; simplecom_ro1:DC_inst|scounter:inst8|step_clock     ; clk        ; clk      ; None                       ; None                       ; 1.929 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[0]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[7] ; clk        ; clk      ; None                       ; None                       ; 1.054 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[0]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[3] ; clk        ; clk      ; None                       ; None                       ; 1.054 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[0]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[6] ; clk        ; clk      ; None                       ; None                       ; 1.541 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|pc[8]               ; clk        ; clk      ; None                       ; None                       ; 3.194 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|pc[1]               ; clk        ; clk      ; None                       ; None                       ; 3.194 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|ir[11]              ; clk        ; clk      ; None                       ; None                       ; 3.205 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|decoder:inst9|d[7]            ; clk        ; clk      ; None                       ; None                       ; 3.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|decoder:inst9|d[6]            ; clk        ; clk      ; None                       ; None                       ; 3.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|decoder:inst9|d[3]            ; clk        ; clk      ; None                       ; None                       ; 3.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|decoder:inst9|d[0]            ; clk        ; clk      ; None                       ; None                       ; 3.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|decoder:inst9|d[1]            ; clk        ; clk      ; None                       ; None                       ; 3.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|decoder:inst9|d[2]            ; clk        ; clk      ; None                       ; None                       ; 3.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|decoder:inst9|d[5]            ; clk        ; clk      ; None                       ; None                       ; 3.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|decoder:inst9|d[4]            ; clk        ; clk      ; None                       ; None                       ; 3.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|ir[11]              ; clk        ; clk      ; None                       ; None                       ; 3.238 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|addlogic:inst2|e              ; clk        ; clk      ; None                       ; None                       ; 3.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[0]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[4] ; clk        ; clk      ; None                       ; None                       ; 1.948 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|inpoutp:inst1|ien             ; clk        ; clk      ; None                       ; None                       ; 3.252 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|ir[9]               ; clk        ; clk      ; None                       ; None                       ; 3.267 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|ir[8]               ; clk        ; clk      ; None                       ; None                       ; 3.267 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|ir[5]               ; clk        ; clk      ; None                       ; None                       ; 3.267 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|ir[9]               ; clk        ; clk      ; None                       ; None                       ; 3.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|ir[8]               ; clk        ; clk      ; None                       ; None                       ; 3.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|ir[5]               ; clk        ; clk      ; None                       ; None                       ; 3.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|pc[8]               ; clk        ; clk      ; None                       ; None                       ; 3.362 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|pc[1]               ; clk        ; clk      ; None                       ; None                       ; 3.362 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|inpoutp:inst1|ien             ; clk        ; clk      ; None                       ; None                       ; 3.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[1]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[1] ; clk        ; clk      ; None                       ; None                       ; 2.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|addlogic:inst2|e              ; clk        ; clk      ; None                       ; None                       ; 3.389 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|ir[11]              ; clk        ; clk      ; None                       ; None                       ; 3.390 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[2]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[1] ; clk        ; clk      ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]        ; clk        ; clk      ; None                       ; None                       ; 4.876 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]        ; clk        ; clk      ; None                       ; None                       ; 4.876 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]        ; clk        ; clk      ; None                       ; None                       ; 4.876 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|pc[7]               ; clk        ; clk      ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|pc[8]               ; clk        ; clk      ; None                       ; None                       ; 3.469 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|pc[1]               ; clk        ; clk      ; None                       ; None                       ; 3.469 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|ir[9]               ; clk        ; clk      ; None                       ; None                       ; 3.452 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|ir[8]               ; clk        ; clk      ; None                       ; None                       ; 3.452 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|ir[5]               ; clk        ; clk      ; None                       ; None                       ; 3.452 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|inpoutp:inst1|ien             ; clk        ; clk      ; None                       ; None                       ; 3.464 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|pc[5]               ; clk        ; clk      ; None                       ; None                       ; 3.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|ir[11]              ; clk        ; clk      ; None                       ; None                       ; 3.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|addlogic:inst2|e              ; clk        ; clk      ; None                       ; None                       ; 3.509 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|inpoutp:inst1|r               ; clk        ; clk      ; None                       ; None                       ; 3.536 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]        ; clk        ; clk      ; None                       ; None                       ; 4.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]        ; clk        ; clk      ; None                       ; None                       ; 4.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]        ; clk        ; clk      ; None                       ; None                       ; 4.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|ir[9]               ; clk        ; clk      ; None                       ; None                       ; 3.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|ir[8]               ; clk        ; clk      ; None                       ; None                       ; 3.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|ir[5]               ; clk        ; clk      ; None                       ; None                       ; 3.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]        ; clk        ; clk      ; None                       ; None                       ; 4.982 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[2]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[5] ; clk        ; clk      ; None                       ; None                       ; 2.368 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[2]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[3] ; clk        ; clk      ; None                       ; None                       ; 2.345 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[2]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[7] ; clk        ; clk      ; None                       ; None                       ; 2.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|pc[8]               ; clk        ; clk      ; None                       ; None                       ; 3.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|pc[1]               ; clk        ; clk      ; None                       ; None                       ; 3.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|pc[7]               ; clk        ; clk      ; None                       ; None                       ; 3.612 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[1]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[0] ; clk        ; clk      ; None                       ; None                       ; 2.337 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[1]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[2] ; clk        ; clk      ; None                       ; None                       ; 2.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[2]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[0] ; clk        ; clk      ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[2]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[2] ; clk        ; clk      ; None                       ; None                       ; 2.361 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]        ; clk        ; clk      ; None                       ; None                       ; 5.088 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]        ; clk        ; clk      ; None                       ; None                       ; 5.088 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]        ; clk        ; clk      ; None                       ; None                       ; 5.088 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|inpoutp:inst1|ien             ; clk        ; clk      ; None                       ; None                       ; 3.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|pc[5]               ; clk        ; clk      ; None                       ; None                       ; 3.664 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|addlogic:inst2|e              ; clk        ; clk      ; None                       ; None                       ; 3.648 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]        ; clk        ; clk      ; None                       ; None                       ; 5.101 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|decoder:inst9|d[7]            ; clk        ; clk      ; None                       ; None                       ; 3.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|decoder:inst9|d[6]            ; clk        ; clk      ; None                       ; None                       ; 3.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|decoder:inst9|d[3]            ; clk        ; clk      ; None                       ; None                       ; 3.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|decoder:inst9|d[0]            ; clk        ; clk      ; None                       ; None                       ; 3.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|decoder:inst9|d[1]            ; clk        ; clk      ; None                       ; None                       ; 3.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|decoder:inst9|d[2]            ; clk        ; clk      ; None                       ; None                       ; 3.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|decoder:inst9|d[5]            ; clk        ; clk      ; None                       ; None                       ; 3.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|decoder:inst9|d[4]            ; clk        ; clk      ; None                       ; None                       ; 3.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|pc[7]               ; clk        ; clk      ; None                       ; None                       ; 3.719 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|pc[5]               ; clk        ; clk      ; None                       ; None                       ; 3.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]        ; clk        ; clk      ; None                       ; None                       ; 5.194 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]        ; clk        ; clk      ; None                       ; None                       ; 5.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]        ; clk        ; clk      ; None                       ; None                       ; 5.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]        ; clk        ; clk      ; None                       ; None                       ; 5.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reset:inst|reset_node         ; simplecom_ro1:DC_inst|reg:inst5|i                   ; clk        ; clk      ; None                       ; None                       ; 8.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|inpoutp:inst1|r               ; clk        ; clk      ; None                       ; None                       ; 3.828 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[0]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[1] ; clk        ; clk      ; None                       ; None                       ; 2.564 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|pc[7]               ; clk        ; clk      ; None                       ; None                       ; 3.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|pc[5]               ; clk        ; clk      ; None                       ; None                       ; 3.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|decoder:inst9|d[7]            ; clk        ; clk      ; None                       ; None                       ; 3.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|decoder:inst9|d[6]            ; clk        ; clk      ; None                       ; None                       ; 3.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|decoder:inst9|d[3]            ; clk        ; clk      ; None                       ; None                       ; 3.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|decoder:inst9|d[0]            ; clk        ; clk      ; None                       ; None                       ; 3.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|decoder:inst9|d[1]            ; clk        ; clk      ; None                       ; None                       ; 3.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|decoder:inst9|d[2]            ; clk        ; clk      ; None                       ; None                       ; 3.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|decoder:inst9|d[5]            ; clk        ; clk      ; None                       ; None                       ; 3.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|decoder:inst9|d[4]            ; clk        ; clk      ; None                       ; None                       ; 3.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|pc[4]               ; clk        ; clk      ; None                       ; None                       ; 3.924 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|pc[9]               ; clk        ; clk      ; None                       ; None                       ; 3.953 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|pc[11]              ; clk        ; clk      ; None                       ; None                       ; 3.938 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|pc[10]              ; clk        ; clk      ; None                       ; None                       ; 3.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|pc[0]               ; clk        ; clk      ; None                       ; None                       ; 3.971 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]        ; clk        ; clk      ; None                       ; None                       ; 5.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|decoder:inst9|d[7]            ; clk        ; clk      ; None                       ; None                       ; 3.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|inpoutp:inst1|r               ; clk        ; clk      ; None                       ; None                       ; 3.963 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|decoder:inst9|d[6]            ; clk        ; clk      ; None                       ; None                       ; 3.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|decoder:inst9|d[3]            ; clk        ; clk      ; None                       ; None                       ; 3.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|decoder:inst9|d[0]            ; clk        ; clk      ; None                       ; None                       ; 3.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|decoder:inst9|d[1]            ; clk        ; clk      ; None                       ; None                       ; 3.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|decoder:inst9|d[2]            ; clk        ; clk      ; None                       ; None                       ; 3.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|decoder:inst9|d[5]            ; clk        ; clk      ; None                       ; None                       ; 3.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|decoder:inst9|d[4]            ; clk        ; clk      ; None                       ; None                       ; 3.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[1]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[5] ; clk        ; clk      ; None                       ; None                       ; 2.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|pc[2]               ; clk        ; clk      ; None                       ; None                       ; 4.028 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|dr[0]               ; clk        ; clk      ; None                       ; None                       ; 4.034 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[0]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[0] ; clk        ; clk      ; None                       ; None                       ; 2.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[0]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[2] ; clk        ; clk      ; None                       ; None                       ; 2.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|ac[1]               ; clk        ; clk      ; None                       ; None                       ; 4.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|pc[4]               ; clk        ; clk      ; None                       ; None                       ; 4.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|pc[9]               ; clk        ; clk      ; None                       ; None                       ; 4.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[2]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[6] ; clk        ; clk      ; None                       ; None                       ; 2.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|pc[11]              ; clk        ; clk      ; None                       ; None                       ; 4.106 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|pc[10]              ; clk        ; clk      ; None                       ; None                       ; 4.145 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|ar[10]              ; clk        ; clk      ; None                       ; None                       ; 4.155 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[12]              ; simplecom_ro1:DC_inst|reg:inst5|ac2[12]             ; clk        ; clk      ; None                       ; None                       ; 0.580 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[9]               ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]              ; clk        ; clk      ; None                       ; None                       ; 0.585 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[11]              ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]             ; clk        ; clk      ; None                       ; None                       ; 0.587 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|pc[0]               ; clk        ; clk      ; None                       ; None                       ; 4.139 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[4]               ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]              ; clk        ; clk      ; None                       ; None                       ; 0.588 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[14]              ; simplecom_ro1:DC_inst|reg:inst5|ac2[14]             ; clk        ; clk      ; None                       ; None                       ; 0.596 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[1]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[7] ; clk        ; clk      ; None                       ; None                       ; 2.892 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|ac[14]              ; clk        ; clk      ; None                       ; None                       ; 4.138 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[1]   ; simplecom_ro1:DC_inst|regOut:inst11|register_led[3] ; clk        ; clk      ; None                       ; None                       ; 2.893 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|dr[0]               ; clk        ; clk      ; None                       ; None                       ; 4.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|ac[1]               ; clk        ; clk      ; None                       ; None                       ; 4.176 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|pc[4]               ; clk        ; clk      ; None                       ; None                       ; 4.199 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|pc[9]               ; clk        ; clk      ; None                       ; None                       ; 4.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|pc[11]              ; clk        ; clk      ; None                       ; None                       ; 4.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|pc[10]              ; clk        ; clk      ; None                       ; None                       ; 4.252 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|pc[2]               ; clk        ; clk      ; None                       ; None                       ; 4.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|pc[0]               ; clk        ; clk      ; None                       ; None                       ; 4.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|pc[6]               ; clk        ; clk      ; None                       ; None                       ; 4.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|ac[14]              ; clk        ; clk      ; None                       ; None                       ; 4.257 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst1|r               ; simplecom_ro1:DC_inst|inpoutp:inst1|r               ; clk        ; clk      ; None                       ; None                       ; 0.726 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|ar[4]               ; clk        ; clk      ; None                       ; None                       ; 4.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|ir[7]               ; clk        ; clk      ; None                       ; None                       ; 4.262 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|ar[3]               ; clk        ; clk      ; None                       ; None                       ; 4.285 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|ar[2]               ; clk        ; clk      ; None                       ; None                       ; 4.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|ar[8]               ; clk        ; clk      ; None                       ; None                       ; 4.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|ac[1]               ; clk        ; clk      ; None                       ; None                       ; 4.269 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|pc[2]               ; clk        ; clk      ; None                       ; None                       ; 4.306 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]         ; simplecom_ro1:DC_inst|reg:inst5|dr[0]               ; clk        ; clk      ; None                       ; None                       ; 4.304 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|ir[7]               ; clk        ; clk      ; None                       ; None                       ; 4.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|pc[3]               ; clk        ; clk      ; None                       ; None                       ; 4.299 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|pc[4]               ; clk        ; clk      ; None                       ; None                       ; 4.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|ar[10]              ; clk        ; clk      ; None                       ; None                       ; 4.368 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|pc[9]               ; clk        ; clk      ; None                       ; None                       ; 4.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[7]               ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]              ; clk        ; clk      ; None                       ; None                       ; 0.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]         ; simplecom_ro1:DC_inst|reg:inst5|dr[1]               ; clk        ; clk      ; None                       ; None                       ; 4.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|pc[11]              ; clk        ; clk      ; None                       ; None                       ; 4.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[10]              ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]             ; clk        ; clk      ; None                       ; None                       ; 0.809 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]         ; simplecom_ro1:DC_inst|reg:inst5|ac[14]              ; clk        ; clk      ; None                       ; None                       ; 4.350 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|pc[10]              ; clk        ; clk      ; None                       ; None                       ; 4.393 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]         ; simplecom_ro1:DC_inst|reg:inst5|pc[0]               ; clk        ; clk      ; None                       ; None                       ; 4.387 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                                     ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clockStepMode'                                                                                                                                                                                                                                     ;
+------------------------------------------+---------------------------------------------------+---------------------------------------------+---------------+---------------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                              ; To                                          ; From Clock    ; To Clock      ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+---------------------------------------------------+---------------------------------------------+---------------+---------------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 2.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 2.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 2.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 2.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst8|cnt[4] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 2.969 ns                 ;
+------------------------------------------+---------------------------------------------------+---------------------------------------------+---------------+---------------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------------+----------------------------------------------------+---------------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From              ; To                                                 ; To Clock      ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------------+----------------------------------------------------+---------------+
; N/A                                     ; None                                                ; 6.916 ns   ; keyIn[3]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 6.733 ns   ; keyIn[5]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 6.072 ns   ; keyIn[11]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 5.852 ns   ; keyIn[3]          ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 5.669 ns   ; keyIn[5]          ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 5.364 ns   ; keyIn[6]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 5.336 ns   ; keyIn[13]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 5.008 ns   ; keyIn[11]         ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 4.955 ns   ; cb[1]             ; simplecom_ro1:DC_inst|inpoutp:inst1|output[1]      ; clk           ;
; N/A                                     ; None                                                ; 4.917 ns   ; keyIn[0]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 4.862 ns   ; keyIn[4]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 4.750 ns   ; keyIn[3]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 4.748 ns   ; keyIn[3]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 4.747 ns   ; keyIn[3]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 4.697 ns   ; keyIn[7]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 4.682 ns   ; keyIn[2]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 4.567 ns   ; keyIn[5]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 4.565 ns   ; keyIn[5]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 4.564 ns   ; keyIn[5]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 4.494 ns   ; cb[7]             ; simplecom_ro1:DC_inst|inpoutp:inst1|output[7]      ; clk           ;
; N/A                                     ; None                                                ; 4.479 ns   ; keyIn[14]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 4.318 ns   ; cb[6]             ; simplecom_ro1:DC_inst|inpoutp:inst1|output[6]      ; clk           ;
; N/A                                     ; None                                                ; 4.300 ns   ; keyIn[6]          ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 4.272 ns   ; keyIn[13]         ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 4.104 ns   ; keyIn[1]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 4.103 ns   ; keyIn[12]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 3.906 ns   ; keyIn[11]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 3.904 ns   ; keyIn[11]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 3.903 ns   ; keyIn[11]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 3.858 ns   ; cb[4]             ; simplecom_ro1:DC_inst|inpoutp:inst1|output[4]      ; clk           ;
; N/A                                     ; None                                                ; 3.853 ns   ; keyIn[0]          ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 3.798 ns   ; keyIn[4]          ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 3.715 ns   ; keyIn[9]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 3.683 ns   ; keyIn[15]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 3.633 ns   ; keyIn[7]          ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 3.618 ns   ; keyIn[2]          ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 3.551 ns   ; cb[5]             ; simplecom_ro1:DC_inst|inpoutp:inst1|output[5]      ; clk           ;
; N/A                                     ; None                                                ; 3.423 ns   ; cb[0]             ; simplecom_ro1:DC_inst|inpoutp:inst1|output[0]      ; clk           ;
; N/A                                     ; None                                                ; 3.415 ns   ; keyIn[14]         ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 3.388 ns   ; cb[2]             ; simplecom_ro1:DC_inst|inpoutp:inst1|output[2]      ; clk           ;
; N/A                                     ; None                                                ; 3.205 ns   ; cb[3]             ; simplecom_ro1:DC_inst|inpoutp:inst1|output[3]      ; clk           ;
; N/A                                     ; None                                                ; 3.198 ns   ; keyIn[6]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 3.196 ns   ; keyIn[6]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 3.195 ns   ; keyIn[6]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 3.170 ns   ; keyIn[13]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 3.168 ns   ; keyIn[13]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 3.167 ns   ; keyIn[13]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 3.040 ns   ; keyIn[1]          ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 3.039 ns   ; keyIn[12]         ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 3.016 ns   ; keyIn[8]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 2.751 ns   ; keyIn[0]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 2.749 ns   ; keyIn[0]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 2.748 ns   ; keyIn[0]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 2.696 ns   ; keyIn[4]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 2.694 ns   ; keyIn[4]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 2.693 ns   ; keyIn[4]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 2.651 ns   ; keyIn[9]          ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 2.619 ns   ; keyIn[15]         ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 2.531 ns   ; keyIn[7]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 2.529 ns   ; keyIn[7]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 2.528 ns   ; keyIn[7]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 2.516 ns   ; keyIn[2]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 2.514 ns   ; keyIn[2]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 2.513 ns   ; keyIn[2]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 2.362 ns   ; keyIn[10]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3]       ; clk           ;
; N/A                                     ; None                                                ; 2.313 ns   ; keyIn[14]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 2.311 ns   ; keyIn[14]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 2.310 ns   ; keyIn[14]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 1.952 ns   ; keyIn[8]          ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 1.938 ns   ; keyIn[1]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 1.937 ns   ; keyIn[12]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 1.936 ns   ; keyIn[1]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 1.935 ns   ; keyIn[1]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 1.935 ns   ; keyIn[12]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 1.934 ns   ; keyIn[12]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 1.858 ns   ; keyIn[2]          ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[2]  ; clk           ;
; N/A                                     ; None                                                ; 1.549 ns   ; keyIn[9]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 1.547 ns   ; keyIn[9]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 1.546 ns   ; keyIn[9]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 1.517 ns   ; keyIn[15]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 1.515 ns   ; keyIn[15]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 1.514 ns   ; keyIn[15]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 1.298 ns   ; keyIn[10]         ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi            ; clk           ;
; N/A                                     ; None                                                ; 1.192 ns   ; keyIn[11]         ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[11] ; clk           ;
; N/A                                     ; None                                                ; 1.063 ns   ; keyIn[1]          ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[1]  ; clk           ;
; N/A                                     ; None                                                ; 1.038 ns   ; keyIn[0]          ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[0]  ; clk           ;
; N/A                                     ; None                                                ; 0.850 ns   ; keyIn[8]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 0.848 ns   ; keyIn[8]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 0.847 ns   ; keyIn[8]          ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 0.790 ns   ; keyIn[5]          ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[5]  ; clk           ;
; N/A                                     ; None                                                ; 0.566 ns   ; keyIn[3]          ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[3]  ; clk           ;
; N/A                                     ; None                                                ; 0.438 ns   ; keyIn[13]         ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[13] ; clk           ;
; N/A                                     ; None                                                ; 0.198 ns   ; keyIn[7]          ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[7]  ; clk           ;
; N/A                                     ; None                                                ; 0.196 ns   ; keyIn[10]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1]       ; clk           ;
; N/A                                     ; None                                                ; 0.194 ns   ; keyIn[10]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0]       ; clk           ;
; N/A                                     ; None                                                ; 0.193 ns   ; keyIn[10]         ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2]       ; clk           ;
; N/A                                     ; None                                                ; 0.106 ns   ; keyIn[10]         ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[10] ; clk           ;
; N/A                                     ; None                                                ; 0.100 ns   ; registerSelect_sw ; simplecom_ro1:DC_inst|regOut:inst11|select_node    ; clk           ;
; N/A                                     ; None                                                ; -0.001 ns  ; keyIn[8]          ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[8]  ; clk           ;
; N/A                                     ; None                                                ; -0.310 ns  ; keyIn[9]          ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[9]  ; clk           ;
; N/A                                     ; None                                                ; -0.312 ns  ; stepSwitch        ; simplecom_ro1:DC_inst|stepClkGen:inst13|step_node  ; clk           ;
; N/A                                     ; None                                                ; -0.438 ns  ; keyIn[15]         ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[15] ; clk           ;
; N/A                                     ; None                                                ; -0.456 ns  ; keyIn[4]          ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[4]  ; clk           ;
; N/A                                     ; None                                                ; -0.460 ns  ; keyIn[12]         ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[12] ; clk           ;
; N/A                                     ; None                                                ; -0.554 ns  ; keyIn[6]          ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[6]  ; clk           ;
; N/A                                     ; None                                                ; -0.579 ns  ; cb[15]            ; simplecom_ro1:DC_inst|reg:inst5|dr[15]             ; clockStepMode ;
; N/A                                     ; None                                                ; -0.616 ns  ; fgo_sw            ; simplecom_ro1:DC_inst|inpoutp:inst1|fgo_set        ; clk           ;
; N/A                                     ; None                                                ; -0.626 ns  ; keyIn[14]         ; simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[14] ; clk           ;
; N/A                                     ; None                                                ; -0.912 ns  ; cb[15]            ; simplecom_ro1:DC_inst|reg:inst5|dr[15]             ; clk           ;
; N/A                                     ; None                                                ; -0.967 ns  ; cb[4]             ; simplecom_ro1:DC_inst|reg:inst5|dr[4]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.044 ns  ; cb[7]             ; simplecom_ro1:DC_inst|reg:inst5|ar[7]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.124 ns  ; cb[4]             ; simplecom_ro1:DC_inst|reg:inst5|ar[4]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.262 ns  ; cb[7]             ; simplecom_ro1:DC_inst|reg:inst5|dr[7]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.276 ns  ; cb[11]            ; simplecom_ro1:DC_inst|reg:inst5|dr[11]             ; clockStepMode ;
; N/A                                     ; None                                                ; -1.280 ns  ; cb[8]             ; simplecom_ro1:DC_inst|reg:inst5|pc[8]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.300 ns  ; cb[4]             ; simplecom_ro1:DC_inst|reg:inst5|dr[4]              ; clk           ;
; N/A                                     ; None                                                ; -1.311 ns  ; cb[11]            ; simplecom_ro1:DC_inst|reg:inst5|ar[11]             ; clockStepMode ;
; N/A                                     ; None                                                ; -1.343 ns  ; cb[0]             ; simplecom_ro1:DC_inst|reg:inst5|ar[0]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.347 ns  ; cb[5]             ; simplecom_ro1:DC_inst|reg:inst5|ar[5]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.377 ns  ; cb[7]             ; simplecom_ro1:DC_inst|reg:inst5|ar[7]              ; clk           ;
; N/A                                     ; None                                                ; -1.411 ns  ; cb[13]            ; simplecom_ro1:DC_inst|reg:inst5|dr[13]             ; clockStepMode ;
; N/A                                     ; None                                                ; -1.431 ns  ; cb[4]             ; simplecom_ro1:DC_inst|reg:inst5|pc[4]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.441 ns  ; cb[14]            ; simplecom_ro1:DC_inst|reg:inst5|dr[14]             ; clockStepMode ;
; N/A                                     ; None                                                ; -1.457 ns  ; cb[4]             ; simplecom_ro1:DC_inst|reg:inst5|ar[4]              ; clk           ;
; N/A                                     ; None                                                ; -1.522 ns  ; cb[7]             ; simplecom_ro1:DC_inst|reg:inst5|pc[7]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.546 ns  ; cb[2]             ; simplecom_ro1:DC_inst|reg:inst5|ar[2]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.595 ns  ; cb[7]             ; simplecom_ro1:DC_inst|reg:inst5|dr[7]              ; clk           ;
; N/A                                     ; None                                                ; -1.609 ns  ; cb[11]            ; simplecom_ro1:DC_inst|reg:inst5|dr[11]             ; clk           ;
; N/A                                     ; None                                                ; -1.613 ns  ; cb[8]             ; simplecom_ro1:DC_inst|reg:inst5|pc[8]              ; clk           ;
; N/A                                     ; None                                                ; -1.626 ns  ; cb[5]             ; simplecom_ro1:DC_inst|reg:inst5|pc[5]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.632 ns  ; cb[12]            ; simplecom_ro1:DC_inst|reg:inst5|dr[12]             ; clockStepMode ;
; N/A                                     ; None                                                ; -1.644 ns  ; cb[11]            ; simplecom_ro1:DC_inst|reg:inst5|ar[11]             ; clk           ;
; N/A                                     ; None                                                ; -1.676 ns  ; cb[0]             ; simplecom_ro1:DC_inst|reg:inst5|ar[0]              ; clk           ;
; N/A                                     ; None                                                ; -1.680 ns  ; cb[5]             ; simplecom_ro1:DC_inst|reg:inst5|ar[5]              ; clk           ;
; N/A                                     ; None                                                ; -1.685 ns  ; cb[8]             ; simplecom_ro1:DC_inst|reg:inst5|ar[8]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.744 ns  ; cb[13]            ; simplecom_ro1:DC_inst|reg:inst5|dr[13]             ; clk           ;
; N/A                                     ; None                                                ; -1.764 ns  ; cb[4]             ; simplecom_ro1:DC_inst|reg:inst5|pc[4]              ; clk           ;
; N/A                                     ; None                                                ; -1.774 ns  ; cb[14]            ; simplecom_ro1:DC_inst|reg:inst5|dr[14]             ; clk           ;
; N/A                                     ; None                                                ; -1.855 ns  ; cb[7]             ; simplecom_ro1:DC_inst|reg:inst5|pc[7]              ; clk           ;
; N/A                                     ; None                                                ; -1.879 ns  ; cb[2]             ; simplecom_ro1:DC_inst|reg:inst5|ar[2]              ; clk           ;
; N/A                                     ; None                                                ; -1.889 ns  ; cb[11]            ; simplecom_ro1:DC_inst|reg:inst5|pc[11]             ; clockStepMode ;
; N/A                                     ; None                                                ; -1.938 ns  ; cb[8]             ; simplecom_ro1:DC_inst|reg:inst5|dr[8]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.942 ns  ; cb[6]             ; simplecom_ro1:DC_inst|reg:inst5|ar[6]              ; clockStepMode ;
; N/A                                     ; None                                                ; -1.959 ns  ; cb[5]             ; simplecom_ro1:DC_inst|reg:inst5|pc[5]              ; clk           ;
; N/A                                     ; None                                                ; -1.965 ns  ; cb[12]            ; simplecom_ro1:DC_inst|reg:inst5|dr[12]             ; clk           ;
; N/A                                     ; None                                                ; -2.011 ns  ; cb[0]             ; simplecom_ro1:DC_inst|reg:inst5|dr[0]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.013 ns  ; cb[2]             ; simplecom_ro1:DC_inst|reg:inst5|dr[2]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.018 ns  ; cb[8]             ; simplecom_ro1:DC_inst|reg:inst5|ar[8]              ; clk           ;
; N/A                                     ; None                                                ; -2.033 ns  ; cb[1]             ; simplecom_ro1:DC_inst|reg:inst5|ar[1]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.052 ns  ; cb[6]             ; simplecom_ro1:DC_inst|reg:inst5|dr[6]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.107 ns  ; cb[1]             ; simplecom_ro1:DC_inst|reg:inst5|pc[1]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.222 ns  ; cb[11]            ; simplecom_ro1:DC_inst|reg:inst5|pc[11]             ; clk           ;
; N/A                                     ; None                                                ; -2.224 ns  ; cb[3]             ; simplecom_ro1:DC_inst|reg:inst5|ar[3]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.239 ns  ; cb[5]             ; simplecom_ro1:DC_inst|reg:inst5|dr[5]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.271 ns  ; cb[8]             ; simplecom_ro1:DC_inst|reg:inst5|dr[8]              ; clk           ;
; N/A                                     ; None                                                ; -2.275 ns  ; cb[6]             ; simplecom_ro1:DC_inst|reg:inst5|ar[6]              ; clk           ;
; N/A                                     ; None                                                ; -2.301 ns  ; cb[9]             ; simplecom_ro1:DC_inst|reg:inst5|ar[9]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.304 ns  ; cb[9]             ; simplecom_ro1:DC_inst|reg:inst5|dr[9]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.317 ns  ; cb[2]             ; simplecom_ro1:DC_inst|reg:inst5|pc[2]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.322 ns  ; cb[3]             ; simplecom_ro1:DC_inst|reg:inst5|dr[3]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.322 ns  ; cb[0]             ; simplecom_ro1:DC_inst|reg:inst5|pc[0]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.344 ns  ; cb[0]             ; simplecom_ro1:DC_inst|reg:inst5|dr[0]              ; clk           ;
; N/A                                     ; None                                                ; -2.346 ns  ; cb[2]             ; simplecom_ro1:DC_inst|reg:inst5|dr[2]              ; clk           ;
; N/A                                     ; None                                                ; -2.357 ns  ; cb[10]            ; simplecom_ro1:DC_inst|reg:inst5|ar[10]             ; clockStepMode ;
; N/A                                     ; None                                                ; -2.366 ns  ; cb[1]             ; simplecom_ro1:DC_inst|reg:inst5|ar[1]              ; clk           ;
; N/A                                     ; None                                                ; -2.385 ns  ; cb[6]             ; simplecom_ro1:DC_inst|reg:inst5|dr[6]              ; clk           ;
; N/A                                     ; None                                                ; -2.440 ns  ; cb[1]             ; simplecom_ro1:DC_inst|reg:inst5|pc[1]              ; clk           ;
; N/A                                     ; None                                                ; -2.477 ns  ; cb[6]             ; simplecom_ro1:DC_inst|reg:inst5|pc[6]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.557 ns  ; cb[3]             ; simplecom_ro1:DC_inst|reg:inst5|ar[3]              ; clk           ;
; N/A                                     ; None                                                ; -2.557 ns  ; cb[1]             ; simplecom_ro1:DC_inst|reg:inst5|dr[1]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.572 ns  ; cb[5]             ; simplecom_ro1:DC_inst|reg:inst5|dr[5]              ; clk           ;
; N/A                                     ; None                                                ; -2.634 ns  ; cb[9]             ; simplecom_ro1:DC_inst|reg:inst5|ar[9]              ; clk           ;
; N/A                                     ; None                                                ; -2.637 ns  ; cb[9]             ; simplecom_ro1:DC_inst|reg:inst5|dr[9]              ; clk           ;
; N/A                                     ; None                                                ; -2.650 ns  ; cb[2]             ; simplecom_ro1:DC_inst|reg:inst5|pc[2]              ; clk           ;
; N/A                                     ; None                                                ; -2.655 ns  ; cb[3]             ; simplecom_ro1:DC_inst|reg:inst5|dr[3]              ; clk           ;
; N/A                                     ; None                                                ; -2.655 ns  ; cb[0]             ; simplecom_ro1:DC_inst|reg:inst5|pc[0]              ; clk           ;
; N/A                                     ; None                                                ; -2.656 ns  ; cb[10]            ; simplecom_ro1:DC_inst|reg:inst5|dr[10]             ; clockStepMode ;
; N/A                                     ; None                                                ; -2.690 ns  ; cb[10]            ; simplecom_ro1:DC_inst|reg:inst5|ar[10]             ; clk           ;
; N/A                                     ; None                                                ; -2.800 ns  ; cb[9]             ; simplecom_ro1:DC_inst|reg:inst5|pc[9]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.810 ns  ; cb[6]             ; simplecom_ro1:DC_inst|reg:inst5|pc[6]              ; clk           ;
; N/A                                     ; None                                                ; -2.890 ns  ; cb[1]             ; simplecom_ro1:DC_inst|reg:inst5|dr[1]              ; clk           ;
; N/A                                     ; None                                                ; -2.923 ns  ; cb[4]             ; simplecom_ro1:DC_inst|reg:inst5|tr[4]              ; clockStepMode ;
; N/A                                     ; None                                                ; -2.989 ns  ; cb[10]            ; simplecom_ro1:DC_inst|reg:inst5|dr[10]             ; clk           ;
; N/A                                     ; None                                                ; -3.045 ns  ; cb[10]            ; simplecom_ro1:DC_inst|reg:inst5|pc[10]             ; clockStepMode ;
; N/A                                     ; None                                                ; -3.047 ns  ; cb[7]             ; simplecom_ro1:DC_inst|reg:inst5|ir[7]              ; clockStepMode ;
; N/A                                     ; None                                                ; -3.133 ns  ; cb[9]             ; simplecom_ro1:DC_inst|reg:inst5|pc[9]              ; clk           ;
; N/A                                     ; None                                                ; -3.170 ns  ; cb[3]             ; simplecom_ro1:DC_inst|reg:inst5|pc[3]              ; clockStepMode ;
; N/A                                     ; None                                                ; -3.256 ns  ; cb[4]             ; simplecom_ro1:DC_inst|reg:inst5|tr[4]              ; clk           ;
; N/A                                     ; None                                                ; -3.362 ns  ; cb[6]             ; simplecom_ro1:DC_inst|reg:inst5|tr[6]              ; clockStepMode ;
; N/A                                     ; None                                                ; -3.378 ns  ; cb[10]            ; simplecom_ro1:DC_inst|reg:inst5|pc[10]             ; clk           ;
; N/A                                     ; None                                                ; -3.380 ns  ; cb[7]             ; simplecom_ro1:DC_inst|reg:inst5|ir[7]              ; clk           ;
; N/A                                     ; None                                                ; -3.503 ns  ; cb[3]             ; simplecom_ro1:DC_inst|reg:inst5|pc[3]              ; clk           ;
; N/A                                     ; None                                                ; -3.508 ns  ; cb[7]             ; simplecom_ro1:DC_inst|reg:inst5|tr[7]              ; clockStepMode ;
; N/A                                     ; None                                                ; -3.527 ns  ; cb[10]            ; simplecom_ro1:DC_inst|reg:inst5|ir[10]             ; clockStepMode ;
; N/A                                     ; None                                                ; -3.550 ns  ; cb[5]             ; simplecom_ro1:DC_inst|reg:inst5|ir[5]              ; clockStepMode ;
; N/A                                     ; None                                                ; -3.552 ns  ; cb[5]             ; simplecom_ro1:DC_inst|reg:inst5|tr[5]              ; clockStepMode ;
; N/A                                     ; None                                                ; -3.598 ns  ; cb[2]             ; simplecom_ro1:DC_inst|reg:inst5|tr[2]              ; clockStepMode ;
; N/A                                     ; None                                                ; -3.624 ns  ; cb[4]             ; simplecom_ro1:DC_inst|reg:inst5|ir[4]              ; clockStepMode ;
; N/A                                     ; None                                                ; -3.647 ns  ; cb[6]             ; simplecom_ro1:DC_inst|reg:inst5|ir[6]              ; clockStepMode ;
; N/A                                     ; None                                                ; -3.695 ns  ; cb[6]             ; simplecom_ro1:DC_inst|reg:inst5|tr[6]              ; clk           ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                   ;                                                    ;               ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------------+----------------------------------------------------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------------------------+------------------+---------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                              ; To               ; From Clock    ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------------------------+------------------+---------------+
; N/A                                     ; None                                                ; 27.853 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[4]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 27.661 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 27.258 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 27.199 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 27.183 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[6]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 27.137 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[4]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 27.134 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 26.967 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[7]            ; clk           ;
; N/A                                     ; None                                                ; 26.945 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 26.828 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[7]            ; clk           ;
; N/A                                     ; None                                                ; 26.817 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 26.747 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[4]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 26.730 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[4]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 26.708 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[7]            ; clk           ;
; N/A                                     ; None                                                ; 26.558 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[7]            ; clk           ;
; N/A                                     ; None                                                ; 26.555 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 26.544 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 26.540 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 26.538 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 26.513 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[4]            ; clk           ;
; N/A                                     ; None                                                ; 26.495 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[5]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 26.483 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 26.465 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[6]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 26.415 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 26.374 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[4]            ; clk           ;
; N/A                                     ; None                                                ; 26.305 ns  ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[2] ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 26.302 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[4]             ; selected_reg[13] ; clockStepMode ;
; N/A                                     ; None                                                ; 26.254 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[4]            ; clk           ;
; N/A                                     ; None                                                ; 26.179 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[12]           ; clk           ;
; N/A                                     ; None                                                ; 26.146 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 26.132 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[14]           ; clk           ;
; N/A                                     ; None                                                ; 26.128 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 26.110 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; selected_reg[13] ; clockStepMode ;
; N/A                                     ; None                                                ; 26.104 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[4]            ; clk           ;
; N/A                                     ; None                                                ; 26.098 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 26.093 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 26.091 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[4]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 26.076 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 26.071 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[6]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 26.063 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[5]            ; clk           ;
; N/A                                     ; None                                                ; 26.053 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[6]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 26.050 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[0]             ; selected_reg[2]  ; clk           ;
; N/A                                     ; None                                                ; 26.040 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[12]           ; clk           ;
; N/A                                     ; None                                                ; 26.023 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[15]           ; clk           ;
; N/A                                     ; None                                                ; 26.009 ns  ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[1] ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 26.009 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 25.997 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 25.990 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[3]            ; clk           ;
; N/A                                     ; None                                                ; 25.972 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[0]             ; selected_reg[6]  ; clk           ;
; N/A                                     ; None                                                ; 25.952 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[14]           ; clk           ;
; N/A                                     ; None                                                ; 25.948 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[1]            ; clk           ;
; N/A                                     ; None                                                ; 25.939 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[8]            ; clk           ;
; N/A                                     ; None                                                ; 25.924 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[5]            ; clk           ;
; N/A                                     ; None                                                ; 25.920 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[12]           ; clk           ;
; N/A                                     ; None                                                ; 25.899 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 25.887 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[0]             ; selected_reg[7]  ; clk           ;
; N/A                                     ; None                                                ; 25.884 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[15]           ; clk           ;
; N/A                                     ; None                                                ; 25.873 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 25.859 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[14]           ; clk           ;
; N/A                                     ; None                                                ; 25.851 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[3]            ; clk           ;
; N/A                                     ; None                                                ; 25.844 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 25.836 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[14]           ; clk           ;
; N/A                                     ; None                                                ; 25.825 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 25.819 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[4]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 25.815 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[13]           ; clk           ;
; N/A                                     ; None                                                ; 25.809 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[1]            ; clk           ;
; N/A                                     ; None                                                ; 25.804 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[5]            ; clk           ;
; N/A                                     ; None                                                ; 25.800 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[4]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 25.798 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[6]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 25.794 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[6]            ; clk           ;
; N/A                                     ; None                                                ; 25.790 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[8]            ; clk           ;
; N/A                                     ; None                                                ; 25.776 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[5]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 25.770 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[12]           ; clk           ;
; N/A                                     ; None                                                ; 25.764 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[15]           ; clk           ;
; N/A                                     ; None                                                ; 25.759 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[8]            ; clk           ;
; N/A                                     ; None                                                ; 25.731 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[3]            ; clk           ;
; N/A                                     ; None                                                ; 25.710 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 25.707 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[13] ; clockStepMode ;
; N/A                                     ; None                                                ; 25.692 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 25.689 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[1]            ; clk           ;
; N/A                                     ; None                                                ; 25.686 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[0]             ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 25.680 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[2]            ; clk           ;
; N/A                                     ; None                                                ; 25.680 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 25.676 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[13]           ; clk           ;
; N/A                                     ; None                                                ; 25.655 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[6]            ; clk           ;
; N/A                                     ; None                                                ; 25.654 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[5]            ; clk           ;
; N/A                                     ; None                                                ; 25.648 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; selected_reg[13] ; clockStepMode ;
; N/A                                     ; None                                                ; 25.632 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[6]             ; selected_reg[13] ; clockStepMode ;
; N/A                                     ; None                                                ; 25.627 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 25.624 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 25.614 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[15]           ; clk           ;
; N/A                                     ; None                                                ; 25.608 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 25.602 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 25.589 ns  ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[2] ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 25.586 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[4]             ; selected_reg[15] ; clockStepMode ;
; N/A                                     ; None                                                ; 25.583 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[13] ; clockStepMode ;
; N/A                                     ; None                                                ; 25.583 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 25.581 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[3]            ; clk           ;
; N/A                                     ; None                                                ; 25.579 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[10]           ; clk           ;
; N/A                                     ; None                                                ; 25.575 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[0]            ; clk           ;
; N/A                                     ; None                                                ; 25.558 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[0]             ; selected_reg[4]  ; clk           ;
; N/A                                     ; None                                                ; 25.556 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[13]           ; clk           ;
; N/A                                     ; None                                                ; 25.547 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[8]            ; clk           ;
; N/A                                     ; None                                                ; 25.544 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[0]             ; selected_reg[2]  ; clk           ;
; N/A                                     ; None                                                ; 25.541 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[2]            ; clk           ;
; N/A                                     ; None                                                ; 25.539 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[1]            ; clk           ;
; N/A                                     ; None                                                ; 25.535 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[6]            ; clk           ;
; N/A                                     ; None                                                ; 25.527 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[6]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 25.508 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[6]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 25.466 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[0]             ; selected_reg[6]  ; clk           ;
; N/A                                     ; None                                                ; 25.444 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[9]            ; clk           ;
; N/A                                     ; None                                                ; 25.440 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[10]           ; clk           ;
; N/A                                     ; None                                                ; 25.437 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 25.421 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[2]            ; clk           ;
; N/A                                     ; None                                                ; 25.419 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 25.416 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[7]            ; clockStepMode ;
; N/A                                     ; None                                                ; 25.407 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 25.406 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[13]           ; clk           ;
; N/A                                     ; None                                                ; 25.395 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[0]            ; clk           ;
; N/A                                     ; None                                                ; 25.394 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; selected_reg[15] ; clockStepMode ;
; N/A                                     ; None                                                ; 25.385 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[6]            ; clk           ;
; N/A                                     ; None                                                ; 25.381 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[0]             ; selected_reg[7]  ; clk           ;
; N/A                                     ; None                                                ; 25.378 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[5]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 25.363 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[5]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 25.343 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 25.329 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[11]           ; clk           ;
; N/A                                     ; None                                                ; 25.326 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 25.320 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[10]           ; clk           ;
; N/A                                     ; None                                                ; 25.312 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[5]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 25.308 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[0]            ; clk           ;
; N/A                                     ; None                                                ; 25.307 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 25.305 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[9]            ; clk           ;
; N/A                                     ; None                                                ; 25.291 ns  ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[1] ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 25.277 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[7]            ; clockStepMode ;
; N/A                                     ; None                                                ; 25.271 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[2]            ; clk           ;
; N/A                                     ; None                                                ; 25.266 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[13] ; clockStepMode ;
; N/A                                     ; None                                                ; 25.199 ns  ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[2] ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 25.196 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[4]             ; selected_reg[12] ; clockStepMode ;
; N/A                                     ; None                                                ; 25.190 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[11]           ; clk           ;
; N/A                                     ; None                                                ; 25.185 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[9]            ; clk           ;
; N/A                                     ; None                                                ; 25.183 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[0]            ; clk           ;
; N/A                                     ; None                                                ; 25.182 ns  ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[2] ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 25.180 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[0]             ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 25.179 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[4]             ; selected_reg[14] ; clockStepMode ;
; N/A                                     ; None                                                ; 25.170 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[10]           ; clk           ;
; N/A                                     ; None                                                ; 25.170 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[5]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 25.165 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 25.157 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[7]            ; clockStepMode ;
; N/A                                     ; None                                                ; 25.146 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 25.126 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 25.070 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[11]           ; clk           ;
; N/A                                     ; None                                                ; 25.052 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[0]             ; selected_reg[4]  ; clk           ;
; N/A                                     ; None                                                ; 25.035 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[9]            ; clk           ;
; N/A                                     ; None                                                ; 25.034 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 25.026 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 25.009 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 25.007 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[7]            ; clockStepMode ;
; N/A                                     ; None                                                ; 25.004 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; selected_reg[12] ; clockStepMode ;
; N/A                                     ; None                                                ; 24.996 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[0]             ; selected_reg[5]  ; clk           ;
; N/A                                     ; None                                                ; 24.995 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[11]            ; selected_reg[19] ; clk           ;
; N/A                                     ; None                                                ; 24.993 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[13] ; clockStepMode ;
; N/A                                     ; None                                                ; 24.991 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 24.989 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[15] ; clockStepMode ;
; N/A                                     ; None                                                ; 24.987 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; selected_reg[14] ; clockStepMode ;
; N/A                                     ; None                                                ; 24.984 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[0]             ; selected_reg[3]  ; clk           ;
; N/A                                     ; None                                                ; 24.962 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[4]            ; clockStepMode ;
; N/A                                     ; None                                                ; 24.944 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[5]             ; selected_reg[13] ; clockStepMode ;
; N/A                                     ; None                                                ; 24.932 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; selected_reg[15] ; clockStepMode ;
; N/A                                     ; None                                                ; 24.920 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[11]           ; clk           ;
; N/A                                     ; None                                                ; 24.914 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[6]             ; selected_reg[15] ; clockStepMode ;
; N/A                                     ; None                                                ; 24.900 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[5]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 24.897 ns  ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[1] ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 24.884 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[9]             ; selected_reg[19] ; clk           ;
; N/A                                     ; None                                                ; 24.880 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[5]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 24.879 ns  ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[1] ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 24.864 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[15] ; clockStepMode ;
; N/A                                     ; None                                                ; 24.843 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[11]            ; selected_reg[19] ; clk           ;
; N/A                                     ; None                                                ; 24.823 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[2]       ; cb[4]            ; clockStepMode ;
; N/A                                     ; None                                                ; 24.753 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 24.736 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 24.732 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 24.714 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 24.703 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[0]       ; cb[4]            ; clockStepMode ;
; N/A                                     ; None                                                ; 24.666 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[11]            ; selected_reg[23] ; clk           ;
; N/A                                     ; None                                                ; 24.628 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[12]           ; clockStepMode ;
; N/A                                     ; None                                                ; 24.624 ns  ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[1] ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 24.595 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[12] ; clockStepMode ;
; N/A                                     ; None                                                ; 24.593 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[5]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 24.593 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 24.581 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[3]       ; cb[14]           ; clockStepMode ;
; N/A                                     ; None                                                ; 24.581 ns  ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[2] ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 24.578 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 24.577 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[14] ; clockStepMode ;
; N/A                                     ; None                                                ; 24.567 ns  ; simplecom_ro1:DC_inst|regOut:inst11|reg_select[0] ; selected_reg[26] ; clk           ;
; N/A                                     ; None                                                ; 24.556 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[9]             ; selected_reg[23] ; clk           ;
; N/A                                     ; None                                                ; 24.553 ns  ; simplecom_ro1:DC_inst|scounter:inst8|cnt[1]       ; cb[4]            ; clockStepMode ;
; N/A                                     ; None                                                ; 24.547 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[15] ; clockStepMode ;
; N/A                                     ; None                                                ; 24.542 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; selected_reg[12] ; clockStepMode ;
; N/A                                     ; None                                                ; 24.540 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[4]             ; selected_reg[10] ; clockStepMode ;
; N/A                                     ; None                                                ; 24.525 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; selected_reg[14] ; clockStepMode ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                                   ;                  ;               ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------------------------+------------------+---------------+


+---------------------------------------------------------------------------------------+
; tpd                                                                                   ;
+-------+-------------------+-----------------+---------------------+-------------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From                ; To                ;
+-------+-------------------+-----------------+---------------------+-------------------+
; N/A   ; None              ; 13.449 ns       ; reset_in            ; selected_reg[19]  ;
; N/A   ; None              ; 13.434 ns       ; cb[15]              ; cb[15]            ;
; N/A   ; None              ; 13.245 ns       ; cb[7]               ; cb[7]             ;
; N/A   ; None              ; 13.234 ns       ; cb[4]               ; cb[4]             ;
; N/A   ; None              ; 13.175 ns       ; reset_in            ; selected_reg[13]  ;
; N/A   ; None              ; 13.124 ns       ; reset_in            ; selected_reg[23]  ;
; N/A   ; None              ; 12.998 ns       ; cb[14]              ; cb[14]            ;
; N/A   ; None              ; 12.928 ns       ; reset_in            ; selected_reg[18]  ;
; N/A   ; None              ; 12.542 ns       ; cb[12]              ; cb[12]            ;
; N/A   ; None              ; 12.459 ns       ; reset_in            ; selected_reg[15]  ;
; N/A   ; None              ; 12.069 ns       ; reset_in            ; selected_reg[12]  ;
; N/A   ; None              ; 12.052 ns       ; reset_in            ; selected_reg[14]  ;
; N/A   ; None              ; 12.032 ns       ; reset_in            ; selected_reg[21]  ;
; N/A   ; None              ; 12.027 ns       ; reset_in            ; selected_reg[22]  ;
; N/A   ; None              ; 12.006 ns       ; cb[5]               ; cb[5]             ;
; N/A   ; None              ; 11.935 ns       ; cb[8]               ; cb[8]             ;
; N/A   ; None              ; 11.933 ns       ; reset_in            ; selected_reg[2]   ;
; N/A   ; None              ; 11.911 ns       ; cb[0]               ; cb[0]             ;
; N/A   ; None              ; 11.865 ns       ; reset_in            ; selected_reg[6]   ;
; N/A   ; None              ; 11.861 ns       ; cb[2]               ; cb[2]             ;
; N/A   ; None              ; 11.762 ns       ; reset_in            ; selected_reg[7]   ;
; N/A   ; None              ; 11.742 ns       ; reset_in            ; selected_reg[17]  ;
; N/A   ; None              ; 11.736 ns       ; reset_in            ; selected_reg[20]  ;
; N/A   ; None              ; 11.726 ns       ; reset_in            ; selected_reg[26]  ;
; N/A   ; None              ; 11.711 ns       ; cb[13]              ; cb[13]            ;
; N/A   ; None              ; 11.680 ns       ; reset_in            ; selected_reg[10]  ;
; N/A   ; None              ; 11.621 ns       ; cb[11]              ; cb[11]            ;
; N/A   ; None              ; 11.598 ns       ; reset_in            ; selected_reg[31]  ;
; N/A   ; None              ; 11.580 ns       ; reset_in            ; selected_reg[1]   ;
; N/A   ; None              ; 11.454 ns       ; cb[1]               ; cb[1]             ;
; N/A   ; None              ; 11.447 ns       ; reset_in            ; selected_reg[4]   ;
; N/A   ; None              ; 11.436 ns       ; cb[6]               ; cb[6]             ;
; N/A   ; None              ; 11.410 ns       ; reset_in            ; selected_reg[11]  ;
; N/A   ; None              ; 11.390 ns       ; reset_in            ; selected_reg[9]   ;
; N/A   ; None              ; 11.375 ns       ; reset_in            ; selected_reg[29]  ;
; N/A   ; None              ; 10.882 ns       ; reset_in            ; selected_reg[5]   ;
; N/A   ; None              ; 10.878 ns       ; reset_in            ; selected_reg[3]   ;
; N/A   ; None              ; 10.805 ns       ; cb[3]               ; cb[3]             ;
; N/A   ; None              ; 10.746 ns       ; instructionStepMode ; s                 ;
; N/A   ; None              ; 10.744 ns       ; cb[10]              ; cb[10]            ;
; N/A   ; None              ; 10.625 ns       ; reset_in            ; selected_reg[28]  ;
; N/A   ; None              ; 10.530 ns       ; cb[9]               ; cb[9]             ;
; N/A   ; None              ; 10.392 ns       ; reset_in            ; selected_reg[25]  ;
; N/A   ; None              ; 10.390 ns       ; reset_in            ; selected_reg[27]  ;
; N/A   ; None              ; 10.088 ns       ; reset_in            ; selected_reg[30]  ;
; N/A   ; None              ; 9.399 ns        ; instructionStepMode ; state_mode_led[1] ;
; N/A   ; None              ; 8.280 ns        ; runMode             ; state_mode_led[2] ;
; N/A   ; None              ; 8.264 ns        ; clockStepMode       ; state_mode_led[0] ;
; N/A   ; None              ; 4.790 ns        ; clk                 ; M_clk             ;
+-------+-------------------+-----------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                                   ;
+-----------------------------------------+-----------------------------------------------------+-----------+-----------+----------------------------------------------+---------------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From      ; To                                           ; To Clock      ;
+-----------------------------------------+-----------------------------------------------------+-----------+-----------+----------------------------------------------+---------------+
; N/A                                     ; None                                                ; 6.644 ns  ; reset_in  ; simplecom_ro1:DC_inst|reg:inst5|i            ; clk           ;
; N/A                                     ; None                                                ; 6.205 ns  ; cb[1]     ; simplecom_ro1:DC_inst|reg:inst5|tr[1]        ; clk           ;
; N/A                                     ; None                                                ; 6.202 ns  ; cb[8]     ; simplecom_ro1:DC_inst|reg:inst5|ir[8]        ; clk           ;
; N/A                                     ; None                                                ; 6.112 ns  ; cb[14]    ; simplecom_ro1:DC_inst|reg:inst5|ir[14]       ; clk           ;
; N/A                                     ; None                                                ; 6.080 ns  ; cb[12]    ; simplecom_ro1:DC_inst|reg:inst5|ir[12]       ; clk           ;
; N/A                                     ; None                                                ; 6.062 ns  ; cb[14]    ; simplecom_ro1:DC_inst|reg:inst5|tr[14]       ; clk           ;
; N/A                                     ; None                                                ; 5.957 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|tr[10]       ; clk           ;
; N/A                                     ; None                                                ; 5.892 ns  ; cb[0]     ; simplecom_ro1:DC_inst|reg:inst5|ir[0]        ; clk           ;
; N/A                                     ; None                                                ; 5.889 ns  ; cb[0]     ; simplecom_ro1:DC_inst|reg:inst5|tr[0]        ; clk           ;
; N/A                                     ; None                                                ; 5.875 ns  ; cb[13]    ; simplecom_ro1:DC_inst|reg:inst5|tr[13]       ; clk           ;
; N/A                                     ; None                                                ; 5.873 ns  ; cb[13]    ; simplecom_ro1:DC_inst|reg:inst5|ir[13]       ; clk           ;
; N/A                                     ; None                                                ; 5.864 ns  ; cb[3]     ; simplecom_ro1:DC_inst|reg:inst5|ir[3]        ; clk           ;
; N/A                                     ; None                                                ; 5.787 ns  ; cb[11]    ; simplecom_ro1:DC_inst|reg:inst5|ir[11]       ; clk           ;
; N/A                                     ; None                                                ; 5.784 ns  ; cb[12]    ; simplecom_ro1:DC_inst|reg:inst5|tr[12]       ; clk           ;
; N/A                                     ; None                                                ; 5.769 ns  ; cb[1]     ; simplecom_ro1:DC_inst|reg:inst5|ir[1]        ; clk           ;
; N/A                                     ; None                                                ; 5.751 ns  ; cb[9]     ; simplecom_ro1:DC_inst|reg:inst5|ir[9]        ; clk           ;
; N/A                                     ; None                                                ; 5.679 ns  ; keyIn[14] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 5.663 ns  ; keyIn[6]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 5.589 ns  ; cb[11]    ; simplecom_ro1:DC_inst|reg:inst5|tr[11]       ; clk           ;
; N/A                                     ; None                                                ; 5.551 ns  ; cb[9]     ; simplecom_ro1:DC_inst|reg:inst5|tr[9]        ; clk           ;
; N/A                                     ; None                                                ; 5.551 ns  ; cb[2]     ; simplecom_ro1:DC_inst|reg:inst5|ir[2]        ; clk           ;
; N/A                                     ; None                                                ; 5.523 ns  ; cb[8]     ; simplecom_ro1:DC_inst|reg:inst5|tr[8]        ; clk           ;
; N/A                                     ; None                                                ; 5.492 ns  ; cb[3]     ; simplecom_ro1:DC_inst|reg:inst5|tr[3]        ; clk           ;
; N/A                                     ; None                                                ; 5.486 ns  ; keyIn[14] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 5.472 ns  ; cb[15]    ; simplecom_ro1:DC_inst|reg:inst5|ir[15]       ; clk           ;
; N/A                                     ; None                                                ; 5.471 ns  ; cb[15]    ; simplecom_ro1:DC_inst|reg:inst5|tr[15]       ; clk           ;
; N/A                                     ; None                                                ; 5.329 ns  ; keyIn[6]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 5.299 ns  ; keyIn[6]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 5.244 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|ir[6]        ; clk           ;
; N/A                                     ; None                                                ; 5.221 ns  ; cb[4]     ; simplecom_ro1:DC_inst|reg:inst5|ir[4]        ; clk           ;
; N/A                                     ; None                                                ; 5.211 ns  ; keyIn[14] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 5.195 ns  ; cb[2]     ; simplecom_ro1:DC_inst|reg:inst5|tr[2]        ; clk           ;
; N/A                                     ; None                                                ; 5.149 ns  ; cb[5]     ; simplecom_ro1:DC_inst|reg:inst5|tr[5]        ; clk           ;
; N/A                                     ; None                                                ; 5.147 ns  ; cb[5]     ; simplecom_ro1:DC_inst|reg:inst5|ir[5]        ; clk           ;
; N/A                                     ; None                                                ; 5.124 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|ir[10]       ; clk           ;
; N/A                                     ; None                                                ; 5.105 ns  ; cb[7]     ; simplecom_ro1:DC_inst|reg:inst5|tr[7]        ; clk           ;
; N/A                                     ; None                                                ; 5.093 ns  ; reset_in  ; simplecom_ro1:DC_inst|reg:inst5|i            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.959 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|tr[6]        ; clk           ;
; N/A                                     ; None                                                ; 4.877 ns  ; keyIn[15] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 4.857 ns  ; keyIn[13] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 4.767 ns  ; cb[3]     ; simplecom_ro1:DC_inst|reg:inst5|pc[3]        ; clk           ;
; N/A                                     ; None                                                ; 4.741 ns  ; keyIn[15] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 4.709 ns  ; keyIn[9]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 4.698 ns  ; keyIn[15] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 4.664 ns  ; keyIn[13] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 4.654 ns  ; cb[1]     ; simplecom_ro1:DC_inst|reg:inst5|tr[1]        ; clockStepMode ;
; N/A                                     ; None                                                ; 4.651 ns  ; cb[8]     ; simplecom_ro1:DC_inst|reg:inst5|ir[8]        ; clockStepMode ;
; N/A                                     ; None                                                ; 4.644 ns  ; cb[7]     ; simplecom_ro1:DC_inst|reg:inst5|ir[7]        ; clk           ;
; N/A                                     ; None                                                ; 4.642 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|pc[10]       ; clk           ;
; N/A                                     ; None                                                ; 4.641 ns  ; keyIn[4]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 4.639 ns  ; keyIn[9]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 4.621 ns  ; keyIn[13] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 4.587 ns  ; keyIn[10] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 4.563 ns  ; keyIn[12] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 4.562 ns  ; keyIn[12] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 4.561 ns  ; cb[14]    ; simplecom_ro1:DC_inst|reg:inst5|ir[14]       ; clockStepMode ;
; N/A                                     ; None                                                ; 4.529 ns  ; cb[12]    ; simplecom_ro1:DC_inst|reg:inst5|ir[12]       ; clockStepMode ;
; N/A                                     ; None                                                ; 4.520 ns  ; cb[4]     ; simplecom_ro1:DC_inst|reg:inst5|tr[4]        ; clk           ;
; N/A                                     ; None                                                ; 4.511 ns  ; cb[14]    ; simplecom_ro1:DC_inst|reg:inst5|tr[14]       ; clockStepMode ;
; N/A                                     ; None                                                ; 4.477 ns  ; keyIn[9]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 4.477 ns  ; keyIn[7]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 4.460 ns  ; keyIn[12] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 4.406 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|tr[10]       ; clockStepMode ;
; N/A                                     ; None                                                ; 4.397 ns  ; cb[9]     ; simplecom_ro1:DC_inst|reg:inst5|pc[9]        ; clk           ;
; N/A                                     ; None                                                ; 4.365 ns  ; keyIn[0]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 4.365 ns  ; keyIn[2]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 4.364 ns  ; keyIn[0]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 4.362 ns  ; keyIn[0]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 4.341 ns  ; cb[0]     ; simplecom_ro1:DC_inst|reg:inst5|ir[0]        ; clockStepMode ;
; N/A                                     ; None                                                ; 4.338 ns  ; cb[0]     ; simplecom_ro1:DC_inst|reg:inst5|tr[0]        ; clockStepMode ;
; N/A                                     ; None                                                ; 4.324 ns  ; cb[13]    ; simplecom_ro1:DC_inst|reg:inst5|tr[13]       ; clockStepMode ;
; N/A                                     ; None                                                ; 4.322 ns  ; cb[13]    ; simplecom_ro1:DC_inst|reg:inst5|ir[13]       ; clockStepMode ;
; N/A                                     ; None                                                ; 4.319 ns  ; keyIn[4]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 4.318 ns  ; keyIn[4]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 4.313 ns  ; cb[3]     ; simplecom_ro1:DC_inst|reg:inst5|ir[3]        ; clockStepMode ;
; N/A                                     ; None                                                ; 4.290 ns  ; keyIn[5]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 4.253 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|dr[10]       ; clk           ;
; N/A                                     ; None                                                ; 4.247 ns  ; keyIn[10] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 4.246 ns  ; keyIn[10] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 4.236 ns  ; cb[11]    ; simplecom_ro1:DC_inst|reg:inst5|ir[11]       ; clockStepMode ;
; N/A                                     ; None                                                ; 4.233 ns  ; cb[12]    ; simplecom_ro1:DC_inst|reg:inst5|tr[12]       ; clockStepMode ;
; N/A                                     ; None                                                ; 4.218 ns  ; cb[1]     ; simplecom_ro1:DC_inst|reg:inst5|ir[1]        ; clockStepMode ;
; N/A                                     ; None                                                ; 4.200 ns  ; cb[9]     ; simplecom_ro1:DC_inst|reg:inst5|ir[9]        ; clockStepMode ;
; N/A                                     ; None                                                ; 4.155 ns  ; keyIn[7]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 4.154 ns  ; keyIn[7]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 4.154 ns  ; cb[1]     ; simplecom_ro1:DC_inst|reg:inst5|dr[1]        ; clk           ;
; N/A                                     ; None                                                ; 4.119 ns  ; keyIn[2]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 4.118 ns  ; keyIn[2]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 4.101 ns  ; keyIn[3]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 4.074 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|pc[6]        ; clk           ;
; N/A                                     ; None                                                ; 4.050 ns  ; keyIn[14] ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 4.042 ns  ; keyIn[8]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 4.041 ns  ; keyIn[8]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 4.039 ns  ; keyIn[8]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 4.038 ns  ; cb[11]    ; simplecom_ro1:DC_inst|reg:inst5|tr[11]       ; clockStepMode ;
; N/A                                     ; None                                                ; 4.000 ns  ; cb[9]     ; simplecom_ro1:DC_inst|reg:inst5|tr[9]        ; clockStepMode ;
; N/A                                     ; None                                                ; 4.000 ns  ; cb[2]     ; simplecom_ro1:DC_inst|reg:inst5|ir[2]        ; clockStepMode ;
; N/A                                     ; None                                                ; 3.997 ns  ; keyIn[11] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 3.972 ns  ; cb[8]     ; simplecom_ro1:DC_inst|reg:inst5|tr[8]        ; clockStepMode ;
; N/A                                     ; None                                                ; 3.960 ns  ; keyIn[5]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 3.954 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|ar[10]       ; clk           ;
; N/A                                     ; None                                                ; 3.941 ns  ; cb[3]     ; simplecom_ro1:DC_inst|reg:inst5|tr[3]        ; clockStepMode ;
; N/A                                     ; None                                                ; 3.930 ns  ; keyIn[5]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 3.921 ns  ; cb[15]    ; simplecom_ro1:DC_inst|reg:inst5|ir[15]       ; clockStepMode ;
; N/A                                     ; None                                                ; 3.920 ns  ; cb[15]    ; simplecom_ro1:DC_inst|reg:inst5|tr[15]       ; clockStepMode ;
; N/A                                     ; None                                                ; 3.919 ns  ; cb[3]     ; simplecom_ro1:DC_inst|reg:inst5|dr[3]        ; clk           ;
; N/A                                     ; None                                                ; 3.919 ns  ; cb[0]     ; simplecom_ro1:DC_inst|reg:inst5|pc[0]        ; clk           ;
; N/A                                     ; None                                                ; 3.914 ns  ; cb[2]     ; simplecom_ro1:DC_inst|reg:inst5|pc[2]        ; clk           ;
; N/A                                     ; None                                                ; 3.901 ns  ; cb[9]     ; simplecom_ro1:DC_inst|reg:inst5|dr[9]        ; clk           ;
; N/A                                     ; None                                                ; 3.898 ns  ; cb[9]     ; simplecom_ro1:DC_inst|reg:inst5|ar[9]        ; clk           ;
; N/A                                     ; None                                                ; 3.886 ns  ; keyIn[11] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 3.847 ns  ; keyIn[15] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3] ; clk           ;
; N/A                                     ; None                                                ; 3.836 ns  ; cb[5]     ; simplecom_ro1:DC_inst|reg:inst5|dr[5]        ; clk           ;
; N/A                                     ; None                                                ; 3.821 ns  ; cb[3]     ; simplecom_ro1:DC_inst|reg:inst5|ar[3]        ; clk           ;
; N/A                                     ; None                                                ; 3.815 ns  ; keyIn[9]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3] ; clk           ;
; N/A                                     ; None                                                ; 3.804 ns  ; keyIn[11] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 3.777 ns  ; keyIn[3]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 3.755 ns  ; keyIn[3]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 3.704 ns  ; cb[1]     ; simplecom_ro1:DC_inst|reg:inst5|pc[1]        ; clk           ;
; N/A                                     ; None                                                ; 3.693 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|ir[6]        ; clockStepMode ;
; N/A                                     ; None                                                ; 3.688 ns  ; keyIn[6]  ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 3.679 ns  ; keyIn[14] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3] ; clk           ;
; N/A                                     ; None                                                ; 3.670 ns  ; cb[4]     ; simplecom_ro1:DC_inst|reg:inst5|ir[4]        ; clockStepMode ;
; N/A                                     ; None                                                ; 3.649 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|dr[6]        ; clk           ;
; N/A                                     ; None                                                ; 3.644 ns  ; cb[2]     ; simplecom_ro1:DC_inst|reg:inst5|tr[2]        ; clockStepMode ;
; N/A                                     ; None                                                ; 3.630 ns  ; cb[1]     ; simplecom_ro1:DC_inst|reg:inst5|ar[1]        ; clk           ;
; N/A                                     ; None                                                ; 3.610 ns  ; cb[2]     ; simplecom_ro1:DC_inst|reg:inst5|dr[2]        ; clk           ;
; N/A                                     ; None                                                ; 3.608 ns  ; cb[0]     ; simplecom_ro1:DC_inst|reg:inst5|dr[0]        ; clk           ;
; N/A                                     ; None                                                ; 3.598 ns  ; cb[5]     ; simplecom_ro1:DC_inst|reg:inst5|tr[5]        ; clockStepMode ;
; N/A                                     ; None                                                ; 3.596 ns  ; cb[5]     ; simplecom_ro1:DC_inst|reg:inst5|ir[5]        ; clockStepMode ;
; N/A                                     ; None                                                ; 3.585 ns  ; keyIn[10] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3] ; clk           ;
; N/A                                     ; None                                                ; 3.573 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|ir[10]       ; clockStepMode ;
; N/A                                     ; None                                                ; 3.554 ns  ; cb[7]     ; simplecom_ro1:DC_inst|reg:inst5|tr[7]        ; clockStepMode ;
; N/A                                     ; None                                                ; 3.539 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|ar[6]        ; clk           ;
; N/A                                     ; None                                                ; 3.535 ns  ; cb[8]     ; simplecom_ro1:DC_inst|reg:inst5|dr[8]        ; clk           ;
; N/A                                     ; None                                                ; 3.486 ns  ; cb[11]    ; simplecom_ro1:DC_inst|reg:inst5|pc[11]       ; clk           ;
; N/A                                     ; None                                                ; 3.427 ns  ; keyIn[12] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3] ; clk           ;
; N/A                                     ; None                                                ; 3.408 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|tr[6]        ; clockStepMode ;
; N/A                                     ; None                                                ; 3.404 ns  ; keyIn[15] ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 3.380 ns  ; keyIn[8]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3] ; clk           ;
; N/A                                     ; None                                                ; 3.372 ns  ; keyIn[9]  ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 3.282 ns  ; cb[8]     ; simplecom_ro1:DC_inst|reg:inst5|ar[8]        ; clk           ;
; N/A                                     ; None                                                ; 3.260 ns  ; keyIn[0]  ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 3.229 ns  ; cb[12]    ; simplecom_ro1:DC_inst|reg:inst5|dr[12]       ; clk           ;
; N/A                                     ; None                                                ; 3.228 ns  ; keyIn[13] ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 3.223 ns  ; cb[5]     ; simplecom_ro1:DC_inst|reg:inst5|pc[5]        ; clk           ;
; N/A                                     ; None                                                ; 3.216 ns  ; cb[3]     ; simplecom_ro1:DC_inst|reg:inst5|pc[3]        ; clockStepMode ;
; N/A                                     ; None                                                ; 3.143 ns  ; cb[2]     ; simplecom_ro1:DC_inst|reg:inst5|ar[2]        ; clk           ;
; N/A                                     ; None                                                ; 3.142 ns  ; keyIn[10] ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 3.119 ns  ; cb[7]     ; simplecom_ro1:DC_inst|reg:inst5|pc[7]        ; clk           ;
; N/A                                     ; None                                                ; 3.093 ns  ; cb[7]     ; simplecom_ro1:DC_inst|reg:inst5|ir[7]        ; clockStepMode ;
; N/A                                     ; None                                                ; 3.091 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|pc[10]       ; clockStepMode ;
; N/A                                     ; None                                                ; 3.052 ns  ; keyIn[4]  ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 3.038 ns  ; cb[14]    ; simplecom_ro1:DC_inst|reg:inst5|dr[14]       ; clk           ;
; N/A                                     ; None                                                ; 3.028 ns  ; cb[4]     ; simplecom_ro1:DC_inst|reg:inst5|pc[4]        ; clk           ;
; N/A                                     ; None                                                ; 3.014 ns  ; keyIn[2]  ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 3.008 ns  ; cb[13]    ; simplecom_ro1:DC_inst|reg:inst5|dr[13]       ; clk           ;
; N/A                                     ; None                                                ; 2.984 ns  ; keyIn[12] ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 2.969 ns  ; cb[4]     ; simplecom_ro1:DC_inst|reg:inst5|tr[4]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.944 ns  ; cb[5]     ; simplecom_ro1:DC_inst|reg:inst5|ar[5]        ; clk           ;
; N/A                                     ; None                                                ; 2.940 ns  ; cb[0]     ; simplecom_ro1:DC_inst|reg:inst5|ar[0]        ; clk           ;
; N/A                                     ; None                                                ; 2.937 ns  ; keyIn[8]  ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 2.908 ns  ; cb[11]    ; simplecom_ro1:DC_inst|reg:inst5|ar[11]       ; clk           ;
; N/A                                     ; None                                                ; 2.877 ns  ; cb[8]     ; simplecom_ro1:DC_inst|reg:inst5|pc[8]        ; clk           ;
; N/A                                     ; None                                                ; 2.873 ns  ; cb[11]    ; simplecom_ro1:DC_inst|reg:inst5|dr[11]       ; clk           ;
; N/A                                     ; None                                                ; 2.859 ns  ; cb[7]     ; simplecom_ro1:DC_inst|reg:inst5|dr[7]        ; clk           ;
; N/A                                     ; None                                                ; 2.857 ns  ; keyIn[13] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3] ; clk           ;
; N/A                                     ; None                                                ; 2.846 ns  ; cb[9]     ; simplecom_ro1:DC_inst|reg:inst5|pc[9]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.806 ns  ; keyIn[7]  ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 2.735 ns  ; keyIn[1]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[1] ; clk           ;
; N/A                                     ; None                                                ; 2.721 ns  ; cb[4]     ; simplecom_ro1:DC_inst|reg:inst5|ar[4]        ; clk           ;
; N/A                                     ; None                                                ; 2.702 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|dr[10]       ; clockStepMode ;
; N/A                                     ; None                                                ; 2.641 ns  ; cb[7]     ; simplecom_ro1:DC_inst|reg:inst5|ar[7]        ; clk           ;
; N/A                                     ; None                                                ; 2.624 ns  ; keyIn[6]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3] ; clk           ;
; N/A                                     ; None                                                ; 2.603 ns  ; cb[1]     ; simplecom_ro1:DC_inst|reg:inst5|dr[1]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.564 ns  ; cb[4]     ; simplecom_ro1:DC_inst|reg:inst5|dr[4]        ; clk           ;
; N/A                                     ; None                                                ; 2.523 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|pc[6]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.456 ns  ; keyIn[1]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[0] ; clk           ;
; N/A                                     ; None                                                ; 2.403 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|ar[10]       ; clockStepMode ;
; N/A                                     ; None                                                ; 2.396 ns  ; keyIn[1]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[2] ; clk           ;
; N/A                                     ; None                                                ; 2.368 ns  ; keyIn[11] ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 2.368 ns  ; cb[3]     ; simplecom_ro1:DC_inst|reg:inst5|dr[3]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.368 ns  ; cb[0]     ; simplecom_ro1:DC_inst|reg:inst5|pc[0]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.363 ns  ; cb[2]     ; simplecom_ro1:DC_inst|reg:inst5|pc[2]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.350 ns  ; cb[9]     ; simplecom_ro1:DC_inst|reg:inst5|dr[9]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.347 ns  ; cb[9]     ; simplecom_ro1:DC_inst|reg:inst5|ar[9]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.319 ns  ; keyIn[5]  ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 2.285 ns  ; cb[5]     ; simplecom_ro1:DC_inst|reg:inst5|dr[5]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.270 ns  ; cb[3]     ; simplecom_ro1:DC_inst|reg:inst5|ar[3]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.196 ns  ; keyIn[0]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3] ; clk           ;
; N/A                                     ; None                                                ; 2.176 ns  ; cb[15]    ; simplecom_ro1:DC_inst|reg:inst5|dr[15]       ; clk           ;
; N/A                                     ; None                                                ; 2.153 ns  ; cb[1]     ; simplecom_ro1:DC_inst|reg:inst5|pc[1]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.136 ns  ; keyIn[3]  ; simplecom_ro1:DC_inst|inpoutp:inst1|fgi      ; clk           ;
; N/A                                     ; None                                                ; 2.098 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|dr[6]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.079 ns  ; cb[1]     ; simplecom_ro1:DC_inst|reg:inst5|ar[1]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.059 ns  ; cb[2]     ; simplecom_ro1:DC_inst|reg:inst5|dr[2]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.057 ns  ; cb[0]     ; simplecom_ro1:DC_inst|reg:inst5|dr[0]        ; clockStepMode ;
; N/A                                     ; None                                                ; 2.029 ns  ; keyIn[11] ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3] ; clk           ;
; N/A                                     ; None                                                ; 1.988 ns  ; keyIn[4]  ; simplecom_ro1:DC_inst|inpoutp:inst1|input[3] ; clk           ;
; N/A                                     ; None                                                ; 1.988 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|ar[6]        ; clockStepMode ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;           ;                                              ;               ;
+-----------------------------------------+-----------------------------------------------------+-----------+-----------+----------------------------------------------+---------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 7.2 Build 175 11/20/2007 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 03 20:49:14 2008
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off DC32VQM -c DC32VQM --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst11|register_led[0]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst11|register_led[1]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst11|register_led[2]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst11|register_led[3]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst11|register_led[4]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst11|register_led[5]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst11|register_led[6]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst11|register_led[7]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
    Info: Assuming node "clockStepMode" is an undefined clock
    Info: Assuming node "instructionStepMode" is an undefined clock
    Info: Assuming node "reset_in" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin.
Warning: Found 31 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "simplecom_ro1:DC_inst|stepClkGen:inst13|clkOnOff" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[2]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[3]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[1]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[0]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[9]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[8]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[10]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[11]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[5]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[4]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[6]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[7]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[15]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[14]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[13]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[12]" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|inpoutp:inst1|key_clk~122" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|inpoutp:inst1|key_clk~121" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|inpoutp:inst1|key_clk~120" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|inpoutp:inst1|key_clk~123" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|stepClkGen:inst13|stepClkOut" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|scounter:inst8|sc_clk_out" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|scounter:inst8|clk20000" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|regOut:inst11|select_node" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|scounter:inst8|hlt_stop" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|scounter:inst8|inst_stop" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|scounter:inst8|clk" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|reset:inst|reset_node" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|scounter:inst8|clk2" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|reset:inst|reset_out" as buffer
Info: Clock "clk" has Internal fmax of 30.88 MHz between source register "simplecom_ro1:DC_inst|scounter:inst8|cnt[3]" and destination register "simplecom_ro1:DC_inst|inpoutp:inst1|output[2]" (period= 32.388 ns)
    Info: + Longest register to register delay is 4.556 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X13_Y5_N3; Fanout = 16; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|cnt[3]'
        Info: 2: + IC(0.724 ns) + CELL(0.522 ns) = 1.246 ns; Loc. = LC_X12_Y5_N9; Fanout = 12; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|Mux11~16'
        Info: 3: + IC(0.654 ns) + CELL(0.101 ns) = 2.001 ns; Loc. = LC_X11_Y5_N4; Fanout = 6; COMB Node = 'simplecom_ro1:DC_inst|control:inst4|p'
        Info: 4: + IC(0.408 ns) + CELL(0.258 ns) = 2.667 ns; Loc. = LC_X11_Y5_N0; Fanout = 8; COMB Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|process4~0'
        Info: 5: + IC(1.122 ns) + CELL(0.767 ns) = 4.556 ns; Loc. = LC_X12_Y1_N9; Fanout = 8; REG Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|output[2]'
        Info: Total cell delay = 1.648 ns ( 36.17 % )
        Info: Total interconnect delay = 2.908 ns ( 63.83 % )
    Info: - Smallest clock skew is -11.407 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.766 ns
            Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_J4; Fanout = 86; CLK Node = 'clk'
            Info: 2: + IC(0.838 ns) + CELL(0.629 ns) = 2.766 ns; Loc. = LC_X12_Y1_N9; Fanout = 8; REG Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|output[2]'
            Info: Total cell delay = 1.928 ns ( 69.70 % )
            Info: Total interconnect delay = 0.838 ns ( 30.30 % )
        Info: - Longest clock path from clock "clk" to source register is 14.173 ns
            Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_J4; Fanout = 86; CLK Node = 'clk'
            Info: 2: + IC(0.891 ns) + CELL(0.827 ns) = 3.017 ns; Loc. = LC_X22_Y11_N4; Fanout = 2; REG Node = 'simplecom_ro1:DC_inst|stepClkGen:inst13|clkOnOff'
            Info: 3: + IC(0.488 ns) + CELL(0.258 ns) = 3.763 ns; Loc. = LC_X22_Y11_N7; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|stepClkGen:inst13|stepClkOut'
            Info: 4: + IC(0.410 ns) + CELL(0.258 ns) = 4.431 ns; Loc. = LC_X22_Y11_N6; Fanout = 7; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk'
            Info: 5: + IC(3.501 ns) + CELL(0.827 ns) = 8.759 ns; Loc. = LC_X8_Y8_N2; Fanout = 128; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk2'
            Info: 6: + IC(1.044 ns) + CELL(0.390 ns) = 10.193 ns; Loc. = LC_X10_Y8_N3; Fanout = 5; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|sc_clk_out'
            Info: 7: + IC(3.351 ns) + CELL(0.629 ns) = 14.173 ns; Loc. = LC_X13_Y5_N3; Fanout = 16; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|cnt[3]'
            Info: Total cell delay = 4.488 ns ( 31.67 % )
            Info: Total interconnect delay = 9.685 ns ( 68.33 % )
    Info: + Micro clock to output delay of source is 0.198 ns
    Info: + Micro setup delay of destination is 0.033 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "clockStepMode" has Internal fmax of 43.43 MHz between source register "simplecom_ro1:DC_inst|scounter:inst8|cnt[3]" and destination register "simplecom_ro1:DC_inst|reg:inst5|ac[14]" (period= 23.024 ns)
    Info: + Longest register to register delay is 9.584 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X13_Y5_N3; Fanout = 16; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|cnt[3]'
        Info: 2: + IC(0.723 ns) + CELL(0.522 ns) = 1.245 ns; Loc. = LC_X14_Y5_N9; Fanout = 14; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|Mux9~13'
        Info: 3: + IC(2.536 ns) + CELL(0.522 ns) = 4.303 ns; Loc. = LC_X18_Y6_N9; Fanout = 32; COMB Node = 'simplecom_ro1:DC_inst|addlogic:inst2|Mux0~1208'
        Info: 4: + IC(1.155 ns) + CELL(0.390 ns) = 5.848 ns; Loc. = LC_X18_Y4_N4; Fanout = 2; COMB Node = 'simplecom_ro1:DC_inst|addlogic:inst2|Mux15~2306'
        Info: 5: + IC(1.828 ns) + CELL(0.258 ns) = 7.934 ns; Loc. = LC_X11_Y6_N8; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|reg:inst5|ac[14]~5443'
        Info: 6: + IC(1.377 ns) + CELL(0.273 ns) = 9.584 ns; Loc. = LC_X19_Y6_N8; Fanout = 6; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ac[14]'
        Info: Total cell delay = 1.965 ns ( 20.50 % )
        Info: Total interconnect delay = 7.619 ns ( 79.50 % )
    Info: - Smallest clock skew is -1.697 ns
        Info: + Shortest clock path from clock "clockStepMode" to destination register is 10.925 ns
            Info: 1: + IC(0.000 ns) + CELL(1.305 ns) = 1.305 ns; Loc. = PIN_C12; Fanout = 2; CLK Node = 'clockStepMode'
            Info: 2: + IC(1.474 ns) + CELL(0.101 ns) = 2.880 ns; Loc. = LC_X22_Y11_N6; Fanout = 7; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk'
            Info: 3: + IC(3.501 ns) + CELL(0.827 ns) = 7.208 ns; Loc. = LC_X8_Y8_N2; Fanout = 128; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk2'
            Info: 4: + IC(3.088 ns) + CELL(0.629 ns) = 10.925 ns; Loc. = LC_X19_Y6_N8; Fanout = 6; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ac[14]'
            Info: Total cell delay = 2.862 ns ( 26.20 % )
            Info: Total interconnect delay = 8.063 ns ( 73.80 % )
        Info: - Longest clock path from clock "clockStepMode" to source register is 12.622 ns
            Info: 1: + IC(0.000 ns) + CELL(1.305 ns) = 1.305 ns; Loc. = PIN_C12; Fanout = 2; CLK Node = 'clockStepMode'
            Info: 2: + IC(1.474 ns) + CELL(0.101 ns) = 2.880 ns; Loc. = LC_X22_Y11_N6; Fanout = 7; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk'
            Info: 3: + IC(3.501 ns) + CELL(0.827 ns) = 7.208 ns; Loc. = LC_X8_Y8_N2; Fanout = 128; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk2'
            Info: 4: + IC(1.044 ns) + CELL(0.390 ns) = 8.642 ns; Loc. = LC_X10_Y8_N3; Fanout = 5; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|sc_clk_out'
            Info: 5: + IC(3.351 ns) + CELL(0.629 ns) = 12.622 ns; Loc. = LC_X13_Y5_N3; Fanout = 16; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|cnt[3]'
            Info: Total cell delay = 3.252 ns ( 25.76 % )
            Info: Total interconnect delay = 9.370 ns ( 74.24 % )
    Info: + Micro clock to output delay of source is 0.198 ns
    Info: + Micro setup delay of destination is 0.033 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "instructionStepMode" Internal fmax is restricted to 320.1 MHz between source register "simplecom_ro1:DC_inst|scounter:inst8|cnt[1]" and destination register "simplecom_ro1:DC_inst|scounter:inst8|cnt[4]"
    Info: fmax restricted to Clock High delay (1.562 ns) plus Clock Low delay (1.562 ns) : restricted to 3.124 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 1.820 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X13_Y5_N1; Fanout = 20; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|cnt[1]'
            Info: 2: + IC(0.473 ns) + CELL(0.509 ns) = 0.982 ns; Loc. = LC_X13_Y5_N1; Fanout = 2; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|cnt[1]~109COUT1'
            Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 1.053 ns; Loc. = LC_X13_Y5_N2; Fanout = 2; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|cnt[2]~107COUT1'
            Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 1.124 ns; Loc. = LC_X13_Y5_N3; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|cnt[3]~113COUT1'
            Info: 5: + IC(0.000 ns) + CELL(0.696 ns) = 1.820 ns; Loc. = LC_X13_Y5_N4; Fanout = 2; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|cnt[4]'
            Info: Total cell delay = 1.347 ns ( 74.01 % )
            Info: Total interconnect delay = 0.473 ns ( 25.99 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "instructionStepMode" to destination register is 6.953 ns
                Info: 1: + IC(0.000 ns) + CELL(1.305 ns) = 1.305 ns; Loc. = PIN_N9; Fanout = 3; CLK Node = 'instructionStepMode'
                Info: 2: + IC(1.567 ns) + CELL(0.101 ns) = 2.973 ns; Loc. = LC_X10_Y8_N3; Fanout = 5; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|sc_clk_out'
                Info: 3: + IC(3.351 ns) + CELL(0.629 ns) = 6.953 ns; Loc. = LC_X13_Y5_N4; Fanout = 2; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|cnt[4]'
                Info: Total cell delay = 2.035 ns ( 29.27 % )
                Info: Total interconnect delay = 4.918 ns ( 70.73 % )
            Info: - Longest clock path from clock "instructionStepMode" to source register is 6.953 ns
                Info: 1: + IC(0.000 ns) + CELL(1.305 ns) = 1.305 ns; Loc. = PIN_N9; Fanout = 3; CLK Node = 'instructionStepMode'
                Info: 2: + IC(1.567 ns) + CELL(0.101 ns) = 2.973 ns; Loc. = LC_X10_Y8_N3; Fanout = 5; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|sc_clk_out'
                Info: 3: + IC(3.351 ns) + CELL(0.629 ns) = 6.953 ns; Loc. = LC_X13_Y5_N1; Fanout = 20; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|cnt[1]'
                Info: Total cell delay = 2.035 ns ( 29.27 % )
                Info: Total interconnect delay = 4.918 ns ( 70.73 % )
        Info: + Micro clock to output delay of source is 0.198 ns
        Info: + Micro setup delay of destination is 0.033 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "simplecom_ro1:DC_inst|addlogic:inst2|e2" and destination pin or register "simplecom_ro1:DC_inst|addlogic:inst2|e" for clock "clk" (Hold time is 7.592 ns)
    Info: + Largest clock skew is 9.704 ns
        Info: + Longest clock path from clock "clk" to destination register is 12.470 ns
            Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_J4; Fanout = 86; CLK Node = 'clk'
            Info: 2: + IC(0.891 ns) + CELL(0.827 ns) = 3.017 ns; Loc. = LC_X22_Y11_N4; Fanout = 2; REG Node = 'simplecom_ro1:DC_inst|stepClkGen:inst13|clkOnOff'
            Info: 3: + IC(0.488 ns) + CELL(0.258 ns) = 3.763 ns; Loc. = LC_X22_Y11_N7; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|stepClkGen:inst13|stepClkOut'
            Info: 4: + IC(0.410 ns) + CELL(0.258 ns) = 4.431 ns; Loc. = LC_X22_Y11_N6; Fanout = 7; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk'
            Info: 5: + IC(3.501 ns) + CELL(0.827 ns) = 8.759 ns; Loc. = LC_X8_Y8_N2; Fanout = 128; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk2'
            Info: 6: + IC(3.082 ns) + CELL(0.629 ns) = 12.470 ns; Loc. = LC_X14_Y7_N8; Fanout = 5; REG Node = 'simplecom_ro1:DC_inst|addlogic:inst2|e'
            Info: Total cell delay = 4.098 ns ( 32.86 % )
            Info: Total interconnect delay = 8.372 ns ( 67.14 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.766 ns
            Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_J4; Fanout = 86; CLK Node = 'clk'
            Info: 2: + IC(0.838 ns) + CELL(0.629 ns) = 2.766 ns; Loc. = LC_X14_Y7_N2; Fanout = 2; REG Node = 'simplecom_ro1:DC_inst|addlogic:inst2|e2'
            Info: Total cell delay = 1.928 ns ( 69.70 % )
            Info: Total interconnect delay = 0.838 ns ( 30.30 % )
    Info: - Micro clock to output delay of source is 0.198 ns
    Info: - Shortest register to register delay is 1.927 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X14_Y7_N2; Fanout = 2; REG Node = 'simplecom_ro1:DC_inst|addlogic:inst2|e2'
        Info: 2: + IC(0.000 ns) + CELL(0.334 ns) = 0.334 ns; Loc. = LC_X14_Y7_N2; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|addlogic:inst2|Mux0~1205'
        Info: 3: + IC(0.375 ns) + CELL(0.522 ns) = 1.231 ns; Loc. = LC_X14_Y7_N6; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|addlogic:inst2|Mux0~1206'
        Info: 4: + IC(0.161 ns) + CELL(0.101 ns) = 1.493 ns; Loc. = LC_X14_Y7_N7; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|addlogic:inst2|e~783'
        Info: 5: + IC(0.161 ns) + CELL(0.273 ns) = 1.927 ns; Loc. = LC_X14_Y7_N8; Fanout = 5; REG Node = 'simplecom_ro1:DC_inst|addlogic:inst2|e'
        Info: Total cell delay = 1.230 ns ( 63.83 % )
        Info: Total interconnect delay = 0.697 ns ( 36.17 % )
    Info: + Micro hold delay of destination is 0.013 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 5 non-operational path(s) clocked by clock "clockStepMode" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay" and destination pin or register "simplecom_ro1:DC_inst|scounter:inst8|cnt[1]" for clock "clockStepMode" (Hold time is 2.462 ns)
    Info: + Largest clock skew is 5.616 ns
        Info: + Longest clock path from clock "clockStepMode" to destination register is 12.622 ns
            Info: 1: + IC(0.000 ns) + CELL(1.305 ns) = 1.305 ns; Loc. = PIN_C12; Fanout = 2; CLK Node = 'clockStepMode'
            Info: 2: + IC(1.474 ns) + CELL(0.101 ns) = 2.880 ns; Loc. = LC_X22_Y11_N6; Fanout = 7; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk'
            Info: 3: + IC(3.501 ns) + CELL(0.827 ns) = 7.208 ns; Loc. = LC_X8_Y8_N2; Fanout = 128; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk2'
            Info: 4: + IC(1.044 ns) + CELL(0.390 ns) = 8.642 ns; Loc. = LC_X10_Y8_N3; Fanout = 5; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|sc_clk_out'
            Info: 5: + IC(3.351 ns) + CELL(0.629 ns) = 12.622 ns; Loc. = LC_X13_Y5_N1; Fanout = 20; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|cnt[1]'
            Info: Total cell delay = 3.252 ns ( 25.76 % )
            Info: Total interconnect delay = 9.370 ns ( 74.24 % )
        Info: - Shortest clock path from clock "clockStepMode" to source register is 7.006 ns
            Info: 1: + IC(0.000 ns) + CELL(1.305 ns) = 1.305 ns; Loc. = PIN_C12; Fanout = 2; CLK Node = 'clockStepMode'
            Info: 2: + IC(1.474 ns) + CELL(0.101 ns) = 2.880 ns; Loc. = LC_X22_Y11_N6; Fanout = 7; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk'
            Info: 3: + IC(3.497 ns) + CELL(0.629 ns) = 7.006 ns; Loc. = LC_X9_Y10_N2; Fanout = 5; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay'
            Info: Total cell delay = 2.035 ns ( 29.05 % )
            Info: Total interconnect delay = 4.971 ns ( 70.95 % )
    Info: - Micro clock to output delay of source is 0.198 ns
    Info: - Shortest register to register delay is 2.969 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X9_Y10_N2; Fanout = 5; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|sc_clr_delay'
        Info: 2: + IC(1.885 ns) + CELL(1.084 ns) = 2.969 ns; Loc. = LC_X13_Y5_N1; Fanout = 20; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|cnt[1]'
        Info: Total cell delay = 1.084 ns ( 36.51 % )
        Info: Total interconnect delay = 1.885 ns ( 63.49 % )
    Info: + Micro hold delay of destination is 0.013 ns
Info: tsu for register "simplecom_ro1:DC_inst|inpoutp:inst1|input[3]" (data pin = "keyIn[3]", clock pin = "clk") is 6.916 ns
    Info: + Longest pin to register delay is 19.636 ns
        Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_G16; Fanout = 5; PIN Node = 'keyIn[3]'
        Info: 2: + IC(5.711 ns) + CELL(0.522 ns) = 7.532 ns; Loc. = LC_X11_Y14_N9; Fanout = 4; COMB Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|Equal4~70'
        Info: 3: + IC(1.116 ns) + CELL(0.390 ns) = 9.038 ns; Loc. = LC_X10_Y13_N7; Fanout = 4; COMB Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|Equal1~77'
        Info: 4: + IC(1.138 ns) + CELL(0.258 ns) = 10.434 ns; Loc. = LC_X9_Y14_N7; Fanout = 3; COMB Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|Equal10~74'
        Info: 5: + IC(1.130 ns) + CELL(0.522 ns) = 12.086 ns; Loc. = LC_X9_Y13_N4; Fanout = 3; COMB Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|Equal12~77'
        Info: 6: + IC(0.406 ns) + CELL(0.258 ns) = 12.750 ns; Loc. = LC_X9_Y13_N6; Fanout = 3; COMB Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|Equal13~82'
        Info: 7: + IC(1.420 ns) + CELL(0.258 ns) = 14.428 ns; Loc. = LC_X11_Y14_N2; Fanout = 2; COMB Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|Equal13~83'
        Info: 8: + IC(0.385 ns) + CELL(0.258 ns) = 15.071 ns; Loc. = LC_X11_Y14_N1; Fanout = 2; COMB Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|WideNor0~79'
        Info: 9: + IC(1.356 ns) + CELL(0.390 ns) = 16.817 ns; Loc. = LC_X10_Y11_N5; Fanout = 5; COMB Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|WideNor0'
        Info: 10: + IC(2.166 ns) + CELL(0.653 ns) = 19.636 ns; Loc. = LC_X19_Y5_N9; Fanout = 3; REG Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|input[3]'
        Info: Total cell delay = 4.808 ns ( 24.49 % )
        Info: Total interconnect delay = 14.828 ns ( 75.51 % )
    Info: + Micro setup delay of destination is 0.033 ns
    Info: - Shortest clock path from clock "clk" to destination register is 12.753 ns
        Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_J4; Fanout = 86; CLK Node = 'clk'
        Info: 2: + IC(0.868 ns) + CELL(0.827 ns) = 2.994 ns; Loc. = LC_X21_Y8_N9; Fanout = 20; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk20000'
        Info: 3: + IC(3.117 ns) + CELL(0.827 ns) = 6.938 ns; Loc. = LC_X8_Y14_N1; Fanout = 1; REG Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|keyIn_node[15]'
        Info: 4: + IC(0.467 ns) + CELL(0.101 ns) = 7.506 ns; Loc. = LC_X8_Y14_N8; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|key_clk~120'
        Info: 5: + IC(0.360 ns) + CELL(0.390 ns) = 8.256 ns; Loc. = LC_X8_Y14_N0; Fanout = 5; COMB Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|key_clk'
        Info: 6: + IC(3.868 ns) + CELL(0.629 ns) = 12.753 ns; Loc. = LC_X19_Y5_N9; Fanout = 3; REG Node = 'simplecom_ro1:DC_inst|inpoutp:inst1|input[3]'
        Info: Total cell delay = 4.073 ns ( 31.94 % )
        Info: Total interconnect delay = 8.680 ns ( 68.06 % )
Info: tco from clock "clk" to destination pin "selected_reg[13]" through register "simplecom_ro1:DC_inst|reg:inst5|ir[4]" is 27.853 ns
    Info: + Longest clock path from clock "clk" to source register is 12.493 ns
        Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_J4; Fanout = 86; CLK Node = 'clk'
        Info: 2: + IC(0.891 ns) + CELL(0.827 ns) = 3.017 ns; Loc. = LC_X22_Y11_N4; Fanout = 2; REG Node = 'simplecom_ro1:DC_inst|stepClkGen:inst13|clkOnOff'
        Info: 3: + IC(0.488 ns) + CELL(0.258 ns) = 3.763 ns; Loc. = LC_X22_Y11_N7; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|stepClkGen:inst13|stepClkOut'
        Info: 4: + IC(0.410 ns) + CELL(0.258 ns) = 4.431 ns; Loc. = LC_X22_Y11_N6; Fanout = 7; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk'
        Info: 5: + IC(3.501 ns) + CELL(0.827 ns) = 8.759 ns; Loc. = LC_X8_Y8_N2; Fanout = 128; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk2'
        Info: 6: + IC(3.105 ns) + CELL(0.629 ns) = 12.493 ns; Loc. = LC_X9_Y9_N8; Fanout = 3; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ir[4]'
        Info: Total cell delay = 4.098 ns ( 32.80 % )
        Info: Total interconnect delay = 8.395 ns ( 67.20 % )
    Info: + Micro clock to output delay of source is 0.198 ns
    Info: + Longest register to pin delay is 15.162 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X9_Y9_N8; Fanout = 3; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ir[4]'
        Info: 2: + IC(1.416 ns) + CELL(0.522 ns) = 1.938 ns; Loc. = LC_X9_Y8_N1; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst11|reg_node[4]~1917'
        Info: 3: + IC(1.053 ns) + CELL(0.390 ns) = 3.381 ns; Loc. = LC_X8_Y5_N8; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst11|reg_node[4]~1918'
        Info: 4: + IC(2.113 ns) + CELL(0.522 ns) = 6.016 ns; Loc. = LC_X13_Y12_N8; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst11|reg_node[4]~1921'
        Info: 5: + IC(0.619 ns) + CELL(0.522 ns) = 7.157 ns; Loc. = LC_X12_Y12_N2; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst11|reg_node[4]~1922'
        Info: 6: + IC(1.348 ns) + CELL(0.101 ns) = 8.606 ns; Loc. = LC_X8_Y10_N7; Fanout = 7; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst11|reg_node[4]~1956'
        Info: 7: + IC(1.145 ns) + CELL(0.522 ns) = 10.273 ns; Loc. = LC_X7_Y11_N5; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst11|Mux40~29'
        Info: 8: + IC(3.024 ns) + CELL(1.865 ns) = 15.162 ns; Loc. = PIN_T11; Fanout = 0; PIN Node = 'selected_reg[13]'
        Info: Total cell delay = 4.444 ns ( 29.31 % )
        Info: Total interconnect delay = 10.718 ns ( 70.69 % )
Info: Longest tpd from source pin "reset_in" to destination pin "selected_reg[19]" is 13.449 ns
    Info: 1: + IC(0.000 ns) + CELL(1.305 ns) = 1.305 ns; Loc. = PIN_E8; Fanout = 6; CLK Node = 'reset_in'
    Info: 2: + IC(1.533 ns) + CELL(0.101 ns) = 2.939 ns; Loc. = LC_X8_Y10_N3; Fanout = 230; COMB Node = 'simplecom_ro1:DC_inst|reset:inst|reset_out'
    Info: 3: + IC(2.671 ns) + CELL(0.258 ns) = 5.868 ns; Loc. = LC_X14_Y4_N8; Fanout = 7; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst11|reg_node[8]~1904'
    Info: 4: + IC(2.496 ns) + CELL(0.258 ns) = 8.622 ns; Loc. = LC_X17_Y14_N8; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst11|Mux35~25'
    Info: 5: + IC(2.948 ns) + CELL(1.879 ns) = 13.449 ns; Loc. = PIN_M13; Fanout = 0; PIN Node = 'selected_reg[19]'
    Info: Total cell delay = 3.801 ns ( 28.26 % )
    Info: Total interconnect delay = 9.648 ns ( 71.74 % )
Info: th for register "simplecom_ro1:DC_inst|reg:inst5|i" (data pin = "reset_in", clock pin = "clk") is 6.644 ns
    Info: + Longest clock path from clock "clk" to destination register is 12.470 ns
        Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_J4; Fanout = 86; CLK Node = 'clk'
        Info: 2: + IC(0.891 ns) + CELL(0.827 ns) = 3.017 ns; Loc. = LC_X22_Y11_N4; Fanout = 2; REG Node = 'simplecom_ro1:DC_inst|stepClkGen:inst13|clkOnOff'
        Info: 3: + IC(0.488 ns) + CELL(0.258 ns) = 3.763 ns; Loc. = LC_X22_Y11_N7; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|stepClkGen:inst13|stepClkOut'
        Info: 4: + IC(0.410 ns) + CELL(0.258 ns) = 4.431 ns; Loc. = LC_X22_Y11_N6; Fanout = 7; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk'
        Info: 5: + IC(3.501 ns) + CELL(0.827 ns) = 8.759 ns; Loc. = LC_X8_Y8_N2; Fanout = 128; REG Node = 'simplecom_ro1:DC_inst|scounter:inst8|clk2'
        Info: 6: + IC(3.082 ns) + CELL(0.629 ns) = 12.470 ns; Loc. = LC_X11_Y5_N4; Fanout = 13; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|i'
        Info: Total cell delay = 4.098 ns ( 32.86 % )
        Info: Total interconnect delay = 8.372 ns ( 67.14 % )
    Info: + Micro hold delay of destination is 0.013 ns
    Info: - Shortest pin to register delay is 5.839 ns
        Info: 1: + IC(0.000 ns) + CELL(1.305 ns) = 1.305 ns; Loc. = PIN_E8; Fanout = 6; CLK Node = 'reset_in'
        Info: 2: + IC(1.533 ns) + CELL(0.101 ns) = 2.939 ns; Loc. = LC_X8_Y10_N3; Fanout = 230; COMB Node = 'simplecom_ro1:DC_inst|reset:inst|reset_out'
        Info: 3: + IC(2.133 ns) + CELL(0.767 ns) = 5.839 ns; Loc. = LC_X11_Y5_N4; Fanout = 13; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|i'
        Info: Total cell delay = 2.173 ns ( 37.22 % )
        Info: Total interconnect delay = 3.666 ns ( 62.78 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Allocated 115 megabytes of memory during processing
    Info: Processing ended: Thu Jul 03 20:49:20 2008
    Info: Elapsed time: 00:00:06


