<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1544778917">
  <File Type="PA-TCL" Name="PCB16_16.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="PCB16_16_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="PCB16_16_reports.tcl"/>
  <File Type="RDS-RDS" Name="PCB16_16.vds"/>
  <File Type="RDS-UTIL" Name="PCB16_16_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="PCB16_16_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="PCB16_16.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="PCB16_16_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="PCB16_16_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/Counter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab9/lab9_3_1/lab9_3_1.srcs/sources_1/imports/sources_1/imports/new/Counter.v"/>
        <Attr Name="ImportTime" Val="1542963987"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/PCB16_16.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/dataout.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Counter2.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab9/lab9_3_1/lab9_3_1.srcs/sources_1/imports/sources_1/new/Counter2.v"/>
        <Attr Name="ImportTime" Val="1542959303"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/bcdto7segment_dataflow.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab9/lab9_3_1/lab9_3_1.srcs/sources_1/imports/new/bcdto7segment_dataflow.v"/>
        <Attr Name="ImportTime" Val="1542353458"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/lab11/ROM_data.txt">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ROM_data.txt"/>
        <Attr Name="ImportTime" Val="1544778070"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="PCB16_16"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/lab11/Nexys4DDR_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Nexys4DDR_Master.xdc"/>
        <Attr Name="ImportTime" Val="1541682723"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_1"/>
  <BlockFileSet Type="BlockSrcs" Name="c_counter_binary_0"/>
</GenRun>
