---
title: "반도체 공정 및 응용 1강 Introduction"
date: 2020-08-30 10:51:28 -0400
categories: Fabrication
category: [Univ/Semi]
comments: true
toc: true
toc_sticky: true
toc_label: "Table of contents"
use_math: true
---

1주차 강의
==================

## Time table

반도체의 Time table
 - 1950년대 FET 개발
 - 1960년대 MOSFET 개발 by 강대환 박사
 - 1960년 planar integrated circuit 개발
## IC의 발전과정

<a href = "https://youtu.be/WsdVCCJsyfU">Evolution of integrated circuits 유튜브 링크</a>

 - 1940년대 진공관 transistor 사용
 - 1950년대 BJT, MOSFET의 개발로 집적화가 가능해짐
 - BJT > Current controled current device
 - MOSFET > Voltage controled current device
 - 현재에는 wafer 위에 증착과정을 통해 자동으로 IC 공정

## Moore's Law

> ![무어의 법칙](/assets/images/Semi/2.PNG)<br/>
> conference 에서 Moore가 한 말을 인용함<br/>
> transistor 의 집적도 density가 2년에 double 이 된다.<br/>
> 

## 집적도 늘리는 방법 (densisty)

> S-D Source와 Drain사이의 channel length의 공정사이즈를 **nm공정이라고 한다.<br/>
> 2000년대 100nm이하 공정<br/>
> 10nm 이하에서는 전류가 흐르게 돼서 leakage 효과<br/>
> FinFET 을 통해 해결<br/>

## Device miniaturization

> Reduced unit cost per circut function(비트수 증가)<br/>
> switiching time이 줄어듬 > 처리속도가 빨라짐<br/>
> power consumtion이 줄어든다.<br/>

## Wafer size

집적도가 $$ 2^2/2year $$ 이면<br/>
웨이퍼 사이즈가 커질수록 더 많은 IC를 만들 수 있다.<br/>
무어의 법칙이 적용되기 힘듬 집적도를 높이기 쉽지않아서<br/>
Wafer 크기를 키우는데 집중
<br/>
Wafer 크기가 키우면 운용하기 쉽지않음<br/>
기술력이 높아져야 함<br/>

## Power density

power density <--> clock frequency 비례관계 이다.<br/>
density 가 높아질 수록 power density가 높아지며
파워가 높아질수록 IC 내에서 열이 발생 되어 열에 취약한 물질들의 동작이 변경된다.<br/><br/>
$$0.5 \mu m $$ 에서 Hot plate<br/>
$$0.1 \mu m $$ 에서 Numclear React<br/>
$$65 nm $$ 에서 Rocket Nozzle<br/>
동작이 이상해짐<br/>
<br/>
chip overheating 에서 보호하기 위해서 supply voltage를 낮춰야 하며 current는 유지해야한다.<br/>

## ITRS 

>Report

> ![report](/assets/images/Semi/3.PNG)<br/>
> chip size, gate 수 등 여러 항목이 있음<br/>
> gate 수는 트랜지스터의 개수<br/>
> size 는 0.5 > 0.35 > 0.25 > 0.18 등 0.7배씩 줄어듬<br/>
> 1 > 0.7 feature size 가 되면 area 는 feature size 의 제곱이므로<br/> 
> area 1 > 0.49 ~ 0.5 집적도가 2배씩 늘어남<br/>
> interconnect 소자들을 연결해서 동작을 하게함<br/>

## Technology Node

> ![techonolgy node](/assets/images/Semi/4.PNG)<br/>
> 반도체 기술 **nm 공정은 channel length 를 technology node 라고 했다. <br/>
> 2010년대 부터 22nm, 16nm, 14nm 등 공정은 다른 의미의 node 이다.<br/>
> <br/><br/>
> ![techonolgy node](/assets/images/Semi/5.PNG)<br/>
> Channel length 가 10nm 이하가 되면 전류가 흐르면 안되는데 그냥 흘러버림 <br/>
> FinFET 구조를 통해서 해결함<br/>
> <a href = "https://youtu.be/y97m7RQjEBE">FinFET 유튜브 링크</a><br/>
> source와 drain 을 지느러미(fin)구조로 만듬<br/>
> 전류가 흐를 수 있는 면적이 넓힘

## Interconnect

> ![techonolgy node](/assets/images/Semi/6.PNG)<br/>
> 전극과 소자의 D,S,G 를 연결 시켜 주는 것<br/>
> 작은 소자들이 엄청 많아서 잘 연결 시켜줘야함<br/>
> Level of interconnect 가 많은 층이 필요하다<br/>

## 메모리 반도체 vs 시스템 반도체
 
|**메모리 반도체**||**시스템 반도체**|
|------|---|---|
|정보 저장|목적|정보 처리|
|D램,S램,V램,롬 등|제품|CPU, ASIC,MDL 등|
|소품종 대량생산|생산방식|다품종 소량생산|
|미세공정 등 HW 양산능력|기술성|설계 및 SW 기술력|
|선행기술 개발, 자본력, 설비투자|경쟁력|우수 설계인력, 설계기술|

## Foundry, Fabless, and IDM

Foundry > 설계를 주문 받아서 반도체를 공정하는 회사
Fabless > 설계를 주문 하는 회사
IDM > 설계와 공정 모두 하는 회사

