#-----------------------------------------------------------
# Vivado v2022.1 (64-bit)
# SW Build 3526262 on Mon Apr 18 15:47:01 MDT 2022
# IP Build 3524634 on Mon Apr 18 20:55:01 MDT 2022
# Start of session at: Sat Jul 19 11:00:48 2025
# Process ID: 186735
# Current directory: /tools/C/research/pcie/pcie_datalink_layer/tb/vivado_sim/pcie_7x_0_ex
# Command line: vivado -notrace -source /tools/C/research/pcie/KC705_pci_driver/KC705_pci_hardware/pcie_test/pcie_test.gen/sources_1/ip/pcie_7x_0/pcie_7x_0_ex.tcl
# Log file: /tools/C/research/pcie/pcie_datalink_layer/tb/vivado_sim/pcie_7x_0_ex/vivado.log
# Journal file: /tools/C/research/pcie/pcie_datalink_layer/tb/vivado_sim/pcie_7x_0_ex/vivado.jou
# Running On: capc-ub22-is, OS: Linux, CPU Frequency: 2793.437 MHz, CPU Physical cores: 16, Host memory: 33607 MB
#-----------------------------------------------------------
start_gui
source /tools/C/research/pcie/KC705_pci_driver/KC705_pci_hardware/pcie_test/pcie_test.gen/sources_1/ip/pcie_7x_0/pcie_7x_0_ex.tcl -notrace
update_compile_order -fileset sim_1
update_compile_order -fileset sources_1
launch_simulation
source board.tcl
add_files {/tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_decode.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_handler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_mux.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_reg_pkg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_reg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_cfg_wrapper.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_verilog-pcie_1.0.0_0/rtl/pcie_tlp_fifo.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_verilog-pcie_1.0.0_0/rtl/pcie_tlp_fifo_raw.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_verilog-pcie_1.0.0_0/rtl/pcie_tlp_fifo_mux.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/priority_encoder.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_register.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/arbiter.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_arb_mux.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_fifo.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_adapter.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_bram_1.0.0/bram_dp.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_bram_1.0.0/bram_sp.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_crc8.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_lcrc32.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_lcrc16.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_dllp_crc8.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/Crc16Gen.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_datalink_crc.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/retry_transmit.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/retry_management.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/dllp_transmit.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/axis_retry_fifo.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/tlp2dllp.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_core_1.0.0/pcie_datalink_init.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_core_1.0.0/pcie_datalink_layer.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_core_1.0.0/pcie_flow_ctrl_init.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_kc705_1.0.0/example/pcie_top_kc705.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_kc705_1.0.0/example/pcie_cfg_top.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_packages_1.0.0/pcie_datalink_pkg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_packages_1.0.0/pcie_tlp_pkg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_packages_1.0.0/pcie_phy_pkg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/phy_transmit.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/os_generator.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/frame_symbols.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/lane_management.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_ltssm_1.0.0/pcie_ltssm_downstream.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/ordered_set_handler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/pack_data.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/data_handler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/block_alignment.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/phy_receive.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/synchronous_fifo.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/gen3_byte_scramble.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/scrambler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/gen1_scramble.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/gen3_scramble.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/byte_scramble.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_kc705_1.0.0/src/pcie_phy_core/pcie_phy_top.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_converters_1.0.0/pcie_to_axis_converter.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_converters_1.0.0/axis_to_pcie_converter.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/axis_user_demux.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp_handler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp_fc_update.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp_receive.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp2tlp.sv}
update_compile_order -fileset sources_1
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_decode.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_handler.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_mux.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_reg_pkg.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_reg.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_cfg_wrapper.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_verilog-pcie_1.0.0_0/rtl/pcie_tlp_fifo.v] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_verilog-pcie_1.0.0_0/rtl/pcie_tlp_fifo_raw.v] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_verilog-pcie_1.0.0_0/rtl/pcie_tlp_fifo_mux.v] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/priority_encoder.v] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_register.v] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/arbiter.v] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_arb_mux.v] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_fifo.v] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_adapter.v] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_bram_1.0.0/bram_dp.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_bram_1.0.0/bram_sp.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_crc8.v] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_lcrc32.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_lcrc16.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_dllp_crc8.v] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/Crc16Gen.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_datalink_crc.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/retry_transmit.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/retry_management.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/dllp_transmit.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/axis_retry_fifo.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/tlp2dllp.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_core_1.0.0/pcie_datalink_init.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_core_1.0.0/pcie_datalink_layer.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_core_1.0.0/pcie_flow_ctrl_init.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_kc705_1.0.0/example/pcie_top_kc705.v] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_kc705_1.0.0/example/pcie_cfg_top.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_packages_1.0.0/pcie_datalink_pkg.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_packages_1.0.0/pcie_tlp_pkg.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_packages_1.0.0/pcie_phy_pkg.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/phy_transmit.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/os_generator.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/frame_symbols.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/lane_management.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_ltssm_1.0.0/pcie_ltssm_downstream.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/ordered_set_handler.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/pack_data.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/data_handler.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/block_alignment.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/phy_receive.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/synchronous_fifo.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/gen3_byte_scramble.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/scrambler.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/gen1_scramble.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/gen3_scramble.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/byte_scramble.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_kc705_1.0.0/src/pcie_phy_core/pcie_phy_top.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_converters_1.0.0/pcie_to_axis_converter.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_converters_1.0.0/axis_to_pcie_converter.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/axis_user_demux.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp_handler.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp_fc_update.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp_receive.sv] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp2tlp.sv] -no_script -reset -force -quiet
remove_files  {/tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_decode.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_handler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_mux.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_reg_pkg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_reg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_cfg_wrapper.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_verilog-pcie_1.0.0_0/rtl/pcie_tlp_fifo.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_verilog-pcie_1.0.0_0/rtl/pcie_tlp_fifo_raw.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_verilog-pcie_1.0.0_0/rtl/pcie_tlp_fifo_mux.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/priority_encoder.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_register.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/arbiter.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_arb_mux.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_fifo.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_adapter.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_bram_1.0.0/bram_dp.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_bram_1.0.0/bram_sp.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_crc8.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_lcrc32.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_lcrc16.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_dllp_crc8.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/Crc16Gen.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_datalink_crc.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/retry_transmit.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/retry_management.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/dllp_transmit.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/axis_retry_fifo.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/tlp2dllp.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_core_1.0.0/pcie_datalink_init.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_core_1.0.0/pcie_datalink_layer.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_core_1.0.0/pcie_flow_ctrl_init.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_kc705_1.0.0/example/pcie_top_kc705.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_kc705_1.0.0/example/pcie_cfg_top.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_packages_1.0.0/pcie_datalink_pkg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_packages_1.0.0/pcie_tlp_pkg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_packages_1.0.0/pcie_phy_pkg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/phy_transmit.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/os_generator.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/frame_symbols.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/lane_management.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_ltssm_1.0.0/pcie_ltssm_downstream.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/ordered_set_handler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/pack_data.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/data_handler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/block_alignment.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/phy_receive.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_receive_1.0.0/synchronous_fifo.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/gen3_byte_scramble.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/scrambler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/gen1_scramble.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/gen3_scramble.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/byte_scramble.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_pcie_kc705_1.0.0/src/pcie_phy_core/pcie_phy_top.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_converters_1.0.0/pcie_to_axis_converter.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_converters_1.0.0/axis_to_pcie_converter.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/axis_user_demux.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp_handler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp_fc_update.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp_receive.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp2tlp.sv}
add_files {/tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/async_fifo_1.1.0-r1/rtl/async_bidir_fifo.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/async_fifo_1.1.0-r1/rtl/fifomem.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/async_fifo_1.1.0-r1/rtl/sync_w2r.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/async_fifo_1.1.0-r1/rtl/rptr_empty.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/async_fifo_1.1.0-r1/rtl/async_bidir_ramif_fifo.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/async_fifo_1.1.0-r1/rtl/sync_ptr.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/async_fifo_1.1.0-r1/rtl/wptr_full.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/async_fifo_1.1.0-r1/rtl/sync_r2w.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/async_fifo_1.1.0-r1/rtl/async_fifo.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/async_fifo_1.1.0-r1/rtl/fifomem_dp.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_receive_1.0.0/pack_data.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_receive_1.0.0/synchronous_fifo.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_receive_1.0.0/data_handler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_receive_1.0.0/ordered_set_handler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_receive_1.0.0/block_alignment.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_receive_1.0.0/phy_receive.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_verilog-pcie_1.0.0_0/rtl/pcie_tlp_fifo_raw.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_verilog-pcie_1.0.0_0/rtl/pcie_tlp_fifo.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_verilog-pcie_1.0.0_0/rtl/pcie_tlp_fifo_mux.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_ltssm_1.0.0/pcie_ltssm_downstream.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_pipe_wrapper_1.0.0/src/pipe_clock.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_pipe_wrapper_1.0.0/src/pipe_wrapper.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_pipe_wrapper_1.0.0/src/xilinx_pcie_mmcm.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_reg_pkg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_decode.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_handler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_mux.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_cfg_wrapper.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_pcie_config_1.0.0/pcie_config_reg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_crc8.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_dllp_crc8.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_lcrc16.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_datalink_crc.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_crc_1.0.0/pcie_lcrc32.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_crc_1.0.0/Crc16Gen.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_converters_1.0.0/pcie_to_axis_converter.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_converters_1.0.0/axis_to_pcie_converter.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/priority_encoder.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_async_fifo.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_fifo.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/arbiter.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_register.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_adapter.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_axis_1.0.0/rtl/axis_arb_mux.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp_handler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp_receive.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp2tlp.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/dllp_fc_update.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_dllp_receive_1.0.0/axis_user_demux.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/axis_retry_fifo.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/retry_management.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/tlp2dllp.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/retry_transmit.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_dllp_transmit_1.0.0/dllp_transmit.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_bram_1.0.0/bram_sp.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_bram_1.0.0/bram_dp.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_pcie_kc705_1.0.0/example/pcie_cfg_top.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_pcie_kc705_1.0.0/example/pcie_top_kc705.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/scrambler.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/gen3_byte_scramble.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/gen1_scramble.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/byte_scramble.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_scrambler_1.0.0/gen3_scramble.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_dllp_core_1.0.0/pcie_datalink_init.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_dllp_core_1.0.0/pcie_datalink_layer.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_dllp_core_1.0.0/pcie_flow_ctrl_init.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_packages_1.0.0/pcie_phy_pkg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_packages_1.0.0/pcie_datalink_pkg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_packages_1.0.0/pcie_tlp_pkg.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_pcie_kc705_1.0.0/src/pcie_phy_core/pcie_phy_top.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/os_generator.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/synchronous_fifo.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/phy_transmit.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/lfsr.v /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/lane_management.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/frame_symbols.sv /tools/C/research/pcie/pcie_datalink_layer/build/fusesoc_pcie_pcie_kc705_1.0.0/xsim_v-xsim/src/fusesoc_pcie_phy_transmit_1.0.0/synchronous_lifo.sv}
update_compile_order -fileset sources_1
# Disabling source management mode.  This is to allow the top design properties to be set without GUI intervention.
set_property source_mgmt_mode None [current_project]
set_property top pcie_top_kc705 [current_fileset]
# Re-enabling previously disabled source management mode.
set_property source_mgmt_mode All [current_project]
update_compile_order -fileset sources_1
run all
close_sim
launch_simulation
source board.tcl
run all
current_wave_config {Untitled 2}
add_wave {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/clk_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/rst_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/en_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/link_up_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/is_timeout_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/recovery_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/error_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/success_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/error_loopback_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/error_disable_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ts1_valid_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ts2_valid_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/idle_valid_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/phy_rxstatus_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/phy_phystatus_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/phy_phystatus_rst_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/phy_txdetectrx_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/phy_txelecidle_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/phy_txdeemph_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/phy_powerdown_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/phy_txcompliance_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/phy_rxpolarity_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/phy_txmargin_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lanes_ts2_satisfied_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/config_copmlete_ts2_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/from_l0_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/receiver_detected_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/phy_rxelecidle_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/tx_enter_elec_idle_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ltssm_state_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/goto_cfg_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/goto_detect_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ordered_set_tranmitted_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/send_ordered_set_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/active_lanes_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/gen_os_ctrl_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ordered_set_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/preset_coeff_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ordered_set_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/extended_synch_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/directed_speed_change_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lane_status_i}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/curr_data_rate_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/data_rate_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/changed_speed_recovery_o}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/curr_state}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/next_state}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ordered_set_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ordered_set_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/timer_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/timer_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/error_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/error_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/success_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/success_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/goto_detect_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/goto_cfg_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lane_active_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lane_active_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/at_least_one_ts1_ts2}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/equal_req}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/axis_pkt_cnt_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/axis_pkt_cnt_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/try_cnt_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/try_cnt_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/curr_data_rate_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/curr_data_rate_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/last_data_rate_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/last_data_rate_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/successful_speed_negotiation_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/successful_speed_negotiation_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/changed_speed_recovery_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/changed_speed_recovery_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/equalization_done_8gb_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/equalization_done_8gb_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/start_equalization_w_preset_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/start_equalization_w_preset_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/link_width_satisfied}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/speed_change_bit_set}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/link_number_selected}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/link_number_selected_per_lane}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lane_link_number_selected}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/link_lanes_formed}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lane_num_formed}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lane_num_satisfied}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ordered_set_sent_cnt_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ordered_set_sent_cnt_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/link_lanes_nums_match}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/link_lane_reconfig}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ts1_lanenum_wait_satisfied}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/idle_to_rlock_transitioned_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/idle_to_rlock_transitioned_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lane_status_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lane_status_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lanes_detected_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lanes_detected_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/single_idle_received}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/link_idle_satisfied}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lanes_ts1_satisfied}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lanes_ts2_satisfied}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lanes_idle_satisfied}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ts1_cnt_satisfied}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ts2_cnt_satisfied}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/transmit_ordered_set}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ordered_set_tx_in_process_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ordered_set_tx_in_process_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ts2_symbol6}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/rate_id}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/max_rate}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/max_rate_per_lane}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/lane_max_rate_asserted}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/max_supported_rate_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/max_supported_rate_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/equalization_requested}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/gen_os_ctrl_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/gen_os_ctrl_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/preset_coeff_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/preset_coeff_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/equal_status_c}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/equal_status_r}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/\gen_cnt_ts1[0].ts1_cnt }} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/\gen_cnt_ts1[0].ts2_cnt }} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/\gen_cnt_ts1[0].idle_cnt }} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/\gen_cnt_ts1[0].lane_in_save }} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/\gen_cnt_ts1[0].first_ts1 }} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/\gen_cnt_ts1[0].temp_ts6 }} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/\gen_cnt_ts1[0].temp_rate_id }} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/\gen_cnt_ts1[0].lane_speed_change_bit }} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/CLK_RATE}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/MAX_NUM_LANES}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/DATA_WIDTH}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/KEEP_WIDTH}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/USER_WIDTH}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/SIM_FAST_LINK}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/IS_ROOT_PORT}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/LINK_NUM}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/IS_UPSTREAM}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/CROSSLINK_EN}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/UPCONFIG_EN}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/MAX_SUPPORTED_RATE}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/ClockPeriodNs}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/TwentyFourMsTimeOut}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/FourtyEightMsTimeOut}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/TwelveMsTimeOut}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/TwoMsTimeOut}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/OneMsTimeOut}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/SixUsTimeOut}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/EigthHundredNanoSecondTimeOut}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/TwentyNanoSeconds}} {{/board/EP/pcie_phy_top_inst/pcie_ltssm_downstream_inst/MinTS1sPolling}} 
run all
relaunch_sim
run all
relaunch_sim
