ğŸ“Œ  Descriere Proiect de LicenÈ›Äƒ -  Encryption/Decryption System(AES) implemented on FPGA

Proiectul meu de licenÈ›Äƒ constÄƒ Ã®n dezvoltarea unui sistem de criptare È™i decriptare AES (Advanced Encryption Standard) implementat pe o placÄƒ FPGA (Field-Programmable Gate Array), utilizÃ¢nd limbajul hardware 
Verilog HDL pentru partea de design hardware È™i Python pentru interfaÈ›a software cu rolul de a realiza un control cÃ¢t mai intuitiv pentru utilizator. 


ğŸ”¹ Scopul principal a fost crearea unei soluÈ›ii integrate care combinÄƒ hardware-ul FPGA (placa Boolean Board cu Spartan-7) cu o interfaÈ›Äƒ graficÄƒ prietenoasÄƒ, permiÈ›Ã¢nd utilizatorilor sÄƒ trimitÄƒ date, sÄƒ le 
cripteze sau decripteze conform standardului AES-128 È™i sÄƒ vizualizeze Ã®n timp real stadiile intermediare ale procesului. Implementarea Ã®n Verilog include module separate pentru fiecare etapÄƒ a algoritmului AES 
(cum ar fi SubBytes, ShiftRows, MixColumns, AddRoundKey È™i KeyExpansion), optimizate pentru execuÈ›ie eficientÄƒ pe FPGA, cu suport pentru comunicare serialÄƒ prin protocolul UART la 9600 baud. 

ğŸ”¹ Partea software, scrisÄƒ Ã®n Python cu biblioteci precum Tkinter pentru interfaÈ›Äƒ È™i PySerial pentru comunicare, permite configurarea datelor de intrare (cheie È™i plaintext/ciphertext), afiÈ™area rezultatelor 
rundelor È™i mÄƒsurarea timpului de execuÈ›ie. Proiectul a fost validat prin simulÄƒri Ã®n Vivado È™i teste practice pe placÄƒ, demonstrÃ¢nd o funcÈ›ionalitate completÄƒ È™i o securitate Ã®mbunÄƒtÄƒÈ›itÄƒ prin implementarea 
hardware, fiind un exemplu educaÈ›ional È™i aplicabil Ã®n domenii precum securitatea datelor È™i sistemele embedded.

SoluÈ›ia propusÄƒ:
![SoluÈ›ie 1](encryption solution.png)

AES-128 Interface 
 â€¢ Implementarea AES-128 pe FPGA
 â€¢ ComunicaÈ›ia UART bidirecÈ›ionalÄƒ
 â€¢ InterfaÈ›Äƒ Python + Tkinter
 â€¢ Vizualizare completÄƒ a Ã®ntregului proces
 â€¢ Timp de execuÈ›ie
 â€¢ Mod Dark/Light la alegerea utilizatorului
