### AUTOGENERATED ENERGY INTROSPECTOR CONFIG FOR MCPAT ###

-package.name		mcpat
-package.end

-partition.name		core[0]
-partition.package		mcpat
-partition.opt_for_clk		false # optimize the result on clock
-partition.embedded		false # embedded processor?
-partition.feature_size		65e-9 # partition node in meters
-partition.temperature		380 # temperature in Kelvin
-partition.component_type		core # core, uncore, llc(non-private caches)
-partition.clock_frequency		3.400000e+09 # clock frequency in Hz
-partition.longer_channel_device		true
-partition.core_type		OOO
-partition.wire_type		global
-partition.device_type		hp
-partition.interconnect_projection		aggressive
-partition.wiring_type		global
-partition.end

-module.name		core[0].icache
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		256
-module.assoc		8
-module.size		131072
-module.tag_width		43
-module.rw_ports		1
-module.cycle_time		8
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[0].icacheMissBuffer
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		40
-module.output_width		320
-module.assoc		0
-module.size		640
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[0].icacheFillBuffer
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		256
-module.assoc		0
-module.size		512
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[0].icachePrefetchBuffer
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		256
-module.assoc		0
-module.size		512
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[0].InstBuffer
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		24
-module.output_width		192
-module.size		1536
-module.tag_width		57
-module.rw_ports		1
-module.access_mode		normal
-module.TDP_duty_cycle.read		6.000000
-module.TDP_duty_cycle.write		6.000000
-module.end

-module.name		core[0].BranchTargetBuffer
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		4
-module.output_width		32
-module.assoc		2
-module.size		5120
-module.tag_width		70
-module.rw_ports		1
-module.rd_ports		1
-module.wr_ports		1
-module.cycle_time		1
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[0].ID_inst
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		instruction_decoder
-module.x86		true
-module.opcode		16
-module.scaling		4.000000
-module.end

-module.name		core[0].ID_operand
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		instruction_decoder
-module.x86		true
-module.opcode		4
-module.scaling		4.000000
-module.end

-module.name		core[0].ID_misc
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		instruction_decoder
-module.x86		true
-module.opcode		8
-module.scaling		4.000000
-module.end

-module.name		core[0].GlobalPredictor
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		1
-module.output_width		8
-module.size		4096
-module.tag_width		6
-module.rd_ports		1
-module.wr_ports		1
-module.access_mode		fast
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[0].L1LocalPredictor
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		2
-module.output_width		16
-module.size		2048
-module.tag_width		6
-module.rd_ports		1
-module.wr_ports		1
-module.access_mode		fast
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[0].L2LocalPredictor
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		1
-module.output_width		8
-module.size		1024
-module.tag_width		6
-module.rd_ports		1
-module.wr_ports		1
-module.access_mode		fast
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[0].PredictorChooser
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		1
-module.output_width		8
-module.size		4096
-module.tag_width		6
-module.rd_ports		1
-module.wr_ports		1
-module.access_mode		fast
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[0].RAS
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		8
-module.output_width		64
-module.size		512
-module.tag_width		6
-module.rd_ports		1
-module.wr_ports		1
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.000000
-module.scaling		2.000000
-module.end

-module.name		core[0].InstIssueQueue
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		2
-module.output_width		16
-module.assoc		0
-module.size		128
-module.tag_width		8
-module.rd_ports		6
-module.wr_ports		6
-module.search_ports		6
-module.cycle_time		2
-module.access_time		2
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.666667
-module.TDP_duty_cycle.write		0.666667
-module.TDP_duty_cycle.search		0.666667
-module.end

-module.name		core[0].FPIssueQueue
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		5
-module.output_width		40
-module.assoc		0
-module.size		320
-module.tag_width		16
-module.rd_ports		2
-module.wr_ports		2
-module.search_ports		2
-module.access_mode		normal
-module.end

-module.name		core[0].ReorderBuffer
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		10
-module.output_width		80
-module.size		1280
-module.tag_width		16
-module.rd_ports		6
-module.wr_ports		6
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.666667
-module.TDP_duty_cycle.write		0.666667
-module.end

-module.name		core[0].instruction_selection
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		selection_logic
-module.selection_input		64
-module.selection_output		6
-module.TDP_duty_cycle.read		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[0].IntegerRegisterFile
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		8
-module.output_width		64
-module.size		2048
-module.tag_width		64
-module.rw_ports		1
-module.rd_ports		12
-module.wr_ports		6
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.466667
-module.TDP_duty_cycle.write		0.466667
-module.area_scaling		1.100000
-module.scaling		2.000000
-module.end

-module.name		core[0].FloatingPointRegisterFile
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		8
-module.output_width		64
-module.size		2048
-module.tag_width		64
-module.rw_ports		1
-module.rd_ports		8
-module.wr_ports		4
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.157500
-module.TDP_duty_cycle.write		0.157500
-module.area_scaling		1.100000
-module.scaling		2.000000
-module.end

-module.name		core[0].exeu
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		functional_unit
-module.energy_submodel		alu
-module.scaling		6.000000
-module.end

-module.name		core[0].fp_u
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		functional_unit
-module.energy_submodel		fpu
-module.scaling		2.000000
-module.TDP_duty_cycle.read		0.300000
-module.end

-module.name		core[0].mul
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		functional_unit
-module.energy_submodel		mul
-module.scaling		1.000000
-module.TDP_duty_cycle.read		0.300000
-module.end

-module.name		core[0].IntBypassData
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		interconnect
-module.data		64
-module.wire_length		0.006688 # if wire_length is unknown list the connected modules (e.g., -module.connect icache)
-module.area_scaling		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[0].IntBypassTag
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		interconnect
-module.data		8
-module.wire_length		0.008001 # if wire_length is unknown list the connected modules (e.g., -module.connect icache)
-module.area_scaling		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[0].MulBypassData
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		interconnect
-module.data		64
-module.wire_length		0.007295 # if wire_length is unknown list the connected modules (e.g., -module.connect icache)
-module.TDP_duty_cycle.read		0.300000
-module.area_scaling		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[0].MulBypassTag
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		interconnect
-module.data		8
-module.wire_length		0.008608 # if wire_length is unknown list the connected modules (e.g., -module.connect icache)
-module.TDP_duty_cycle.read		0.300000
-module.area_scaling		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[0].FPBypassData
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		interconnect
-module.data		64
-module.wire_length		0.006929 # if wire_length is unknown list the connected modules (e.g., -module.connect icache)
-module.TDP_duty_cycle.read		0.300000
-module.area_scaling		0.333333
-module.scaling		3.000000
-module.end

-module.name		core[0].FPBypassTag
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		interconnect
-module.data		8
-module.wire_length		0.009558 # if wire_length is unknown list the connected modules (e.g., -module.connect icache)
-module.TDP_duty_cycle.read		0.300000
-module.area_scaling		0.333333
-module.scaling		3.000000
-module.end

-module.name		core[0].IntFrontRAT
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		33
-module.output_width		8
-module.size		528
-module.tag_width		64
-module.rw_ports		1
-module.rd_ports		8
-module.wr_ports		4
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[0].FPFrontRAT
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		33
-module.output_width		8
-module.size		1056
-module.tag_width		64
-module.rw_ports		1
-module.rd_ports		4
-module.wr_ports		2
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[0].IntRetireRAT
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		1
-module.output_width		8
-module.size		64
-module.tag_width		64
-module.rd_ports		4
-module.wr_ports		4
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[0].FPRetireRAT
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		1
-module.output_width		8
-module.size		64
-module.tag_width		64
-module.rd_ports		2
-module.wr_ports		2
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[0].IntFreeList
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		1
-module.output_width		8
-module.size		256
-module.tag_width		64
-module.rw_ports		1
-module.rd_ports		4
-module.wr_ports		7
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.285714
-module.scaling		2.000000
-module.end

-module.name		core[0].FPFreeList
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		1
-module.output_width		8
-module.size		256
-module.tag_width		64
-module.rw_ports		1
-module.rd_ports		2
-module.wr_ports		5
-module.access_mode		sequential
-module.TDP_duty_cycle.write		0.400000
-module.scaling		2.000000
-module.end

-module.name		core[0].idcl
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		dependency_check_logic
-module.compare_bits		8 # TODO: check logic.cc:225-228
-module.decode_width		4
-module.scaling		2.000000
-module.end

-module.name		core[0].fdcl
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		dependency_check_logic
-module.compare_bits		8 # TODO: check logic.cc:225-228
-module.decode_width		4
-module.TDP_duty_cycle.read		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[0].dcache
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		16
-module.output_width		128
-module.assoc		4
-module.size		16384
-module.tag_width		45
-module.rw_ports		2
-module.cycle_time		3
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.335000
-module.TDP_duty_cycle.write		0.165000
-module.end

-module.name		core[0].dcacheMissBuffer
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		24
-module.output_width		192
-module.assoc		0
-module.size		384
-module.tag_width		57
-module.rw_ports		2
-module.search_ports		2
-module.cycle_time		3
-module.access_time		3
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[0].dcacheFillBuffer
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		16
-module.output_width		128
-module.assoc		0
-module.size		256
-module.tag_width		57
-module.rw_ports		2
-module.search_ports		2
-module.cycle_time		3
-module.access_time		3
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[0].dcacheprefetchBuffer
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		16
-module.output_width		128
-module.assoc		0
-module.size		256
-module.tag_width		57
-module.rw_ports		2
-module.search_ports		2
-module.cycle_time		3
-module.access_time		3
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[0].dcacheWBB
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		16
-module.output_width		128
-module.assoc		0
-module.size		256
-module.tag_width		57
-module.rw_ports		2
-module.search_ports		2
-module.cycle_time		3
-module.access_time		3
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[0].Load(Store)Queue
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		8
-module.output_width		64
-module.assoc		0
-module.size		1536
-module.tag_width		86
-module.rd_ports		2
-module.wr_ports		2
-module.search_ports		2
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.500000
-module.TDP_duty_cycle.search		0.500000
-module.area_scaling		1.100000
-module.end

-module.name		core[0].LoadQueue
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		8
-module.output_width		64
-module.assoc		0
-module.size		768
-module.tag_width		86
-module.rd_ports		2
-module.wr_ports		2
-module.search_ports		2
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.500000
-module.TDP_duty_cycle.search		0.500000
-module.area_scaling		1.100000
-module.end

-module.name		core[0].ITLB
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		5
-module.output_width		40
-module.assoc		0
-module.size		640
-module.tag_width		58
-module.rd_ports		1
-module.wr_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[0].DTLB
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		5
-module.output_width		40
-module.assoc		0
-module.size		640
-module.tag_width		58
-module.rd_ports		2
-module.wr_ports		2
-module.search_ports		2
-module.cycle_time		3
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.TDP_duty_cycle.write		0.000000
-module.TDP_duty_cycle.search		0.500000
-module.end

-module.name		core[0].undiffCore
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		undifferentiated_core
-module.pipeline_stages		31
-module.hthreads		2
-module.issue_width		4
-module.TDP_duty_cycle.read		0.800000
-module.end

-module.name		core[0].corepipe
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		pipeline
-module.pipeline_stages		31
-module.x86		true
-module.microopcode		8
-module.pc		64
-module.fetch_width		4
-module.decode_width		4
-module.issue_width		4
-module.instruction_length		32
-module.int_data_width		64
-module.hthreads		2
-module.thread_states		8
-module.phy_int_regs		256
-module.virtual_address		64
-module.commit_width		4
-module.end

-module.name		core[0].L2cache
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		128
-module.assoc		8
-module.banks		8
-module.size		1048576
-module.tag_width		40
-module.rw_ports		1
-module.cycle_time		8
-module.access_time		23
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.670000
-module.TDP_duty_cycle.write		0.330000
-module.end

-module.name		core[0].L2MissB
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		13
-module.output_width		52
-module.assoc		0
-module.size		208
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		23
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[0].L2FillB
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		128
-module.assoc		0
-module.size		512
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		23
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[0].L2PrefetchB
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		128
-module.assoc		0
-module.size		512
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		23
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[0].L2WBB
-module.partition		core[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		128
-module.assoc		0
-module.size		512
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		23
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-partition.name		core[1]
-partition.package		mcpat
-partition.opt_for_clk		false # optimize the result on clock
-partition.embedded		false # embedded processor?
-partition.feature_size		65e-9 # partition node in meters
-partition.temperature		380 # temperature in Kelvin
-partition.component_type		core # core, uncore, llc(non-private caches)
-partition.clock_frequency		3.400000e+09 # clock frequency in Hz
-partition.longer_channel_device		true
-partition.core_type		OOO
-partition.wire_type		global
-partition.device_type		hp
-partition.interconnect_projection		aggressive
-partition.wiring_type		global
-partition.end

-module.name		core[1].icache
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		256
-module.assoc		8
-module.size		131072
-module.tag_width		43
-module.rw_ports		1
-module.cycle_time		8
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[1].icacheMissBuffer
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		40
-module.output_width		320
-module.assoc		0
-module.size		640
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[1].icacheFillBuffer
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		256
-module.assoc		0
-module.size		512
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[1].icachePrefetchBuffer
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		256
-module.assoc		0
-module.size		512
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[1].InstBuffer
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		24
-module.output_width		192
-module.size		1536
-module.tag_width		57
-module.rw_ports		1
-module.access_mode		normal
-module.TDP_duty_cycle.read		6.000000
-module.TDP_duty_cycle.write		6.000000
-module.end

-module.name		core[1].BranchTargetBuffer
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		4
-module.output_width		32
-module.assoc		2
-module.size		5120
-module.tag_width		70
-module.rw_ports		1
-module.rd_ports		1
-module.wr_ports		1
-module.cycle_time		1
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[1].ID_inst
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		instruction_decoder
-module.x86		true
-module.opcode		16
-module.scaling		4.000000
-module.end

-module.name		core[1].ID_operand
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		instruction_decoder
-module.x86		true
-module.opcode		4
-module.scaling		4.000000
-module.end

-module.name		core[1].ID_misc
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		instruction_decoder
-module.x86		true
-module.opcode		8
-module.scaling		4.000000
-module.end

-module.name		core[1].GlobalPredictor
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		1
-module.output_width		8
-module.size		4096
-module.tag_width		6
-module.rd_ports		1
-module.wr_ports		1
-module.access_mode		fast
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[1].L1LocalPredictor
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		2
-module.output_width		16
-module.size		2048
-module.tag_width		6
-module.rd_ports		1
-module.wr_ports		1
-module.access_mode		fast
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[1].L2LocalPredictor
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		1
-module.output_width		8
-module.size		1024
-module.tag_width		6
-module.rd_ports		1
-module.wr_ports		1
-module.access_mode		fast
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[1].PredictorChooser
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		1
-module.output_width		8
-module.size		4096
-module.tag_width		6
-module.rd_ports		1
-module.wr_ports		1
-module.access_mode		fast
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[1].RAS
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		8
-module.output_width		64
-module.size		512
-module.tag_width		6
-module.rd_ports		1
-module.wr_ports		1
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.000000
-module.scaling		2.000000
-module.end

-module.name		core[1].InstIssueQueue
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		2
-module.output_width		16
-module.assoc		0
-module.size		128
-module.tag_width		8
-module.rd_ports		6
-module.wr_ports		6
-module.search_ports		6
-module.cycle_time		2
-module.access_time		2
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.666667
-module.TDP_duty_cycle.write		0.666667
-module.TDP_duty_cycle.search		0.666667
-module.end

-module.name		core[1].FPIssueQueue
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		5
-module.output_width		40
-module.assoc		0
-module.size		320
-module.tag_width		16
-module.rd_ports		2
-module.wr_ports		2
-module.search_ports		2
-module.access_mode		normal
-module.end

-module.name		core[1].ReorderBuffer
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		10
-module.output_width		80
-module.size		1280
-module.tag_width		16
-module.rd_ports		6
-module.wr_ports		6
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.666667
-module.TDP_duty_cycle.write		0.666667
-module.end

-module.name		core[1].instruction_selection
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		selection_logic
-module.selection_input		64
-module.selection_output		6
-module.TDP_duty_cycle.read		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[1].IntegerRegisterFile
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		8
-module.output_width		64
-module.size		2048
-module.tag_width		64
-module.rw_ports		1
-module.rd_ports		12
-module.wr_ports		6
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.466667
-module.TDP_duty_cycle.write		0.466667
-module.area_scaling		1.100000
-module.scaling		2.000000
-module.end

-module.name		core[1].FloatingPointRegisterFile
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		8
-module.output_width		64
-module.size		2048
-module.tag_width		64
-module.rw_ports		1
-module.rd_ports		8
-module.wr_ports		4
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.157500
-module.TDP_duty_cycle.write		0.157500
-module.area_scaling		1.100000
-module.scaling		2.000000
-module.end

-module.name		core[1].exeu
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		functional_unit
-module.energy_submodel		alu
-module.scaling		6.000000
-module.end

-module.name		core[1].fp_u
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		functional_unit
-module.energy_submodel		fpu
-module.scaling		2.000000
-module.TDP_duty_cycle.read		0.300000
-module.end

-module.name		core[1].mul
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		functional_unit
-module.energy_submodel		mul
-module.scaling		1.000000
-module.TDP_duty_cycle.read		0.300000
-module.end

-module.name		core[1].IntBypassData
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		interconnect
-module.data		64
-module.wire_length		0.006688 # if wire_length is unknown list the connected modules (e.g., -module.connect icache)
-module.area_scaling		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[1].IntBypassTag
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		interconnect
-module.data		8
-module.wire_length		0.008001 # if wire_length is unknown list the connected modules (e.g., -module.connect icache)
-module.area_scaling		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[1].MulBypassData
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		interconnect
-module.data		64
-module.wire_length		0.007295 # if wire_length is unknown list the connected modules (e.g., -module.connect icache)
-module.TDP_duty_cycle.read		0.300000
-module.area_scaling		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[1].MulBypassTag
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		interconnect
-module.data		8
-module.wire_length		0.008608 # if wire_length is unknown list the connected modules (e.g., -module.connect icache)
-module.TDP_duty_cycle.read		0.300000
-module.area_scaling		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[1].FPBypassData
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		interconnect
-module.data		64
-module.wire_length		0.006929 # if wire_length is unknown list the connected modules (e.g., -module.connect icache)
-module.TDP_duty_cycle.read		0.300000
-module.area_scaling		0.333333
-module.scaling		3.000000
-module.end

-module.name		core[1].FPBypassTag
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		interconnect
-module.data		8
-module.wire_length		0.009558 # if wire_length is unknown list the connected modules (e.g., -module.connect icache)
-module.TDP_duty_cycle.read		0.300000
-module.area_scaling		0.333333
-module.scaling		3.000000
-module.end

-module.name		core[1].IntFrontRAT
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		33
-module.output_width		8
-module.size		528
-module.tag_width		64
-module.rw_ports		1
-module.rd_ports		8
-module.wr_ports		4
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[1].FPFrontRAT
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		33
-module.output_width		8
-module.size		1056
-module.tag_width		64
-module.rw_ports		1
-module.rd_ports		4
-module.wr_ports		2
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[1].IntRetireRAT
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		1
-module.output_width		8
-module.size		64
-module.tag_width		64
-module.rd_ports		4
-module.wr_ports		4
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[1].FPRetireRAT
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		1
-module.output_width		8
-module.size		64
-module.tag_width		64
-module.rd_ports		2
-module.wr_ports		2
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[1].IntFreeList
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		1
-module.output_width		8
-module.size		256
-module.tag_width		64
-module.rw_ports		1
-module.rd_ports		4
-module.wr_ports		7
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.285714
-module.scaling		2.000000
-module.end

-module.name		core[1].FPFreeList
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		ram
-module.line_width		1
-module.output_width		8
-module.size		256
-module.tag_width		64
-module.rw_ports		1
-module.rd_ports		2
-module.wr_ports		5
-module.access_mode		sequential
-module.TDP_duty_cycle.write		0.400000
-module.scaling		2.000000
-module.end

-module.name		core[1].idcl
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		dependency_check_logic
-module.compare_bits		8 # TODO: check logic.cc:225-228
-module.decode_width		4
-module.scaling		2.000000
-module.end

-module.name		core[1].fdcl
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		dependency_check_logic
-module.compare_bits		8 # TODO: check logic.cc:225-228
-module.decode_width		4
-module.TDP_duty_cycle.read		0.500000
-module.scaling		2.000000
-module.end

-module.name		core[1].dcache
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		16
-module.output_width		128
-module.assoc		4
-module.size		16384
-module.tag_width		45
-module.rw_ports		2
-module.cycle_time		3
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.335000
-module.TDP_duty_cycle.write		0.165000
-module.end

-module.name		core[1].dcacheMissBuffer
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		24
-module.output_width		192
-module.assoc		0
-module.size		384
-module.tag_width		57
-module.rw_ports		2
-module.search_ports		2
-module.cycle_time		3
-module.access_time		3
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[1].dcacheFillBuffer
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		16
-module.output_width		128
-module.assoc		0
-module.size		256
-module.tag_width		57
-module.rw_ports		2
-module.search_ports		2
-module.cycle_time		3
-module.access_time		3
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[1].dcacheprefetchBuffer
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		16
-module.output_width		128
-module.assoc		0
-module.size		256
-module.tag_width		57
-module.rw_ports		2
-module.search_ports		2
-module.cycle_time		3
-module.access_time		3
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[1].dcacheWBB
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		16
-module.output_width		128
-module.assoc		0
-module.size		256
-module.tag_width		57
-module.rw_ports		2
-module.search_ports		2
-module.cycle_time		3
-module.access_time		3
-module.access_mode		fast
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[1].Load(Store)Queue
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		8
-module.output_width		64
-module.assoc		0
-module.size		1536
-module.tag_width		86
-module.rd_ports		2
-module.wr_ports		2
-module.search_ports		2
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.500000
-module.TDP_duty_cycle.search		0.500000
-module.area_scaling		1.100000
-module.end

-module.name		core[1].LoadQueue
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		8
-module.output_width		64
-module.assoc		0
-module.size		768
-module.tag_width		86
-module.rd_ports		2
-module.wr_ports		2
-module.search_ports		2
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.500000
-module.TDP_duty_cycle.write		0.500000
-module.TDP_duty_cycle.search		0.500000
-module.area_scaling		1.100000
-module.end

-module.name		core[1].ITLB
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		5
-module.output_width		40
-module.assoc		0
-module.size		640
-module.tag_width		58
-module.rd_ports		1
-module.wr_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.TDP_duty_cycle.write		0.000000
-module.end

-module.name		core[1].DTLB
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		5
-module.output_width		40
-module.assoc		0
-module.size		640
-module.tag_width		58
-module.rd_ports		2
-module.wr_ports		2
-module.search_ports		2
-module.cycle_time		3
-module.access_time		3
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.TDP_duty_cycle.write		0.000000
-module.TDP_duty_cycle.search		0.500000
-module.end

-module.name		core[1].undiffCore
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		undifferentiated_core
-module.pipeline_stages		31
-module.hthreads		2
-module.issue_width		4
-module.TDP_duty_cycle.read		0.800000
-module.end

-module.name		core[1].corepipe
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		pipeline
-module.pipeline_stages		31
-module.x86		true
-module.microopcode		8
-module.pc		64
-module.fetch_width		4
-module.decode_width		4
-module.issue_width		4
-module.instruction_length		32
-module.int_data_width		64
-module.hthreads		2
-module.thread_states		8
-module.phy_int_regs		256
-module.virtual_address		64
-module.commit_width		4
-module.end

-module.name		core[1].L2cache
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		128
-module.assoc		8
-module.banks		8
-module.size		1048576
-module.tag_width		40
-module.rw_ports		1
-module.cycle_time		8
-module.access_time		23
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.670000
-module.TDP_duty_cycle.write		0.330000
-module.end

-module.name		core[1].L2MissB
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		13
-module.output_width		52
-module.assoc		0
-module.size		208
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		23
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[1].L2FillB
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		128
-module.assoc		0
-module.size		512
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		23
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[1].L2PrefetchB
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		128
-module.assoc		0
-module.size		512
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		23
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		core[1].L2WBB
-module.partition		core[1]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		32
-module.output_width		128
-module.assoc		0
-module.size		512
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		8
-module.access_time		23
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-partition.name		L3[0]
-partition.package		mcpat
-partition.opt_for_clk		false # optimize the result on clock
-partition.embedded		false # embedded processor?
-partition.feature_size		65e-9 # partition node in meters
-partition.temperature		380 # temperature in Kelvin
-partition.component_type		llc # core, uncore, llc(non-private caches)
-partition.clock_frequency		8.500000e+08 # clock frequency in Hz
-partition.longer_channel_device		true
-partition.wire_type		global
-partition.device_type		hp
-partition.interconnect_projection		aggressive
-partition.wiring_type		global
-partition.end

-module.name		L3[0].L3cache
-module.partition		L3[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		64
-module.output_width		256
-module.assoc		16
-module.banks		16
-module.size		16777216
-module.tag_width		37
-module.rw_ports		1
-module.cycle_time		16
-module.access_time		100
-module.access_mode		sequential
-module.TDP_duty_cycle.read		0.670000
-module.TDP_duty_cycle.write		0.330000
-module.end

-module.name		L3[0].L3MissB
-module.partition		L3[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		17
-module.output_width		68
-module.assoc		0
-module.size		272
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		16
-module.access_time		100
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		L3[0].L3FillB
-module.partition		L3[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		64
-module.output_width		256
-module.assoc		0
-module.size		1024
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		16
-module.access_time		100
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		L3[0].L3PrefetchB
-module.partition		L3[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		64
-module.output_width		256
-module.assoc		0
-module.size		1024
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		16
-module.access_time		100
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-module.name		L3[0].L3WBB
-module.partition		L3[0]
-module.energy_library		McPAT
-module.energy_model		array
-module.energy_submodel		cache
-module.line_width		64
-module.output_width		256
-module.assoc		0
-module.size		1024
-module.tag_width		57
-module.rw_ports		1
-module.search_ports		1
-module.cycle_time		16
-module.access_time		100
-module.access_mode		normal
-module.TDP_duty_cycle.read		0.000000
-module.end

-partition.name		NoC[0]
-partition.package		mcpat
-partition.opt_for_clk		false # optimize the result on clock
-partition.embedded		false # embedded processor?
-partition.feature_size		65e-9 # partition node in meters
-partition.temperature		380 # temperature in Kelvin
-partition.component_type		uncore # core, uncore, llc(non-private caches)
-partition.clock_frequency		3.400000e+09 # clock frequency in Hz
-partition.longer_channel_device		true
-partition.wire_type		global
-partition.device_type		hp
-partition.interconnect_projection		aggressive
-partition.wiring_type		global
-partition.end

-module.name		NoC[0].node[0]
-module.partition		NoC[0]
-module.energy_library		McPAT
-module.energy_model		network
-module.energy_submodel		bus
-module.link_throughput		1
-module.link_latency		1
-module.chip_coverage		1.000000
-module.route_over_percentage		0.500000
-module.link_length		20362.497877
-module.flit_bits		256
-module.traffic_pattern		1.000000
-module.end

