# Codificação Risc-V

## Slides de Referência

1. [RISC-V Instruction Formats Instructor: Steven Ho](https://inst.eecs.berkeley.edu/~cs61c/resources/su18_lec/Lecture7.pdf)
2. [Slides de Risc-V e codificação: Department	of	Computer	Science	and	Engineering
Yonghong Yan](https://passlab.github.io/CSCE513/notes/lecture04_RISCV_ISA.pdf)


## Simulador
1. [Simulador Venus Risc-V](https://www.kvakil.me/venus/) 

# Codificação 

![](https://devopedia.org/images/article/110/3808.1535301636.png)

* [Pasta com exemplos (desenhos) de 2021](https://github.com/arduinoufv/inf250/tree/master/Assembler_Risc_V/download/formato)


# Implementações em Verilog
1. [Risc-V Monociclo](https://github.com/cacauvicosa/mips/tree/master/michael/riscv)
2. [Disassembler](https://github.com/BrunoLevy/learn-fpga/blob/master/FemtoRV/TUTORIALS/FROM_BLINKER_TO_RISCV/riscv_disassembly.v)


## Material em vídeo de anos anteriores

* [Playlist de Codificação de 2022](https://www.youtube.com/playlist?list=PLcvOyD_LMr6lBkuAXtF-8DH8WHVpnT7Fw)
* [Playlist da Codificação de 2021](https://www.youtube.com/playlist?list=PLcvOyD_LMr6mTtcPhwp5KFARQOusn66EO)

