TimeQuest Timing Analyzer report for SD_FPGA
Wed Jan 07 22:59:30 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_50r'
 13. Slow 1200mV 85C Model Hold: 'clock_50r'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_50r'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock_50r'
 27. Slow 1200mV 0C Model Hold: 'clock_50r'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_50r'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock_50r'
 40. Fast 1200mV 0C Model Hold: 'clock_50r'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_50r'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SD_FPGA                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clock_50r  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50r } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 169.95 MHz ; 169.95 MHz      ; clock_50r  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; clock_50r ; -4.884 ; -4471.881      ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; clock_50r ; 0.343 ; 0.000          ;
+-----------+-------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; clock_50r ; -3.000 ; -1156.000                    ;
+-----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_50r'                                                                   ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.884 ; stateSD[1]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; -0.076     ; 5.803      ;
; -4.881 ; stateSD[1]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; -0.076     ; 5.800      ;
; -4.844 ; stateSD[0]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; -0.076     ; 5.763      ;
; -4.840 ; stateSD[0]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; -0.076     ; 5.759      ;
; -4.777 ; stateSD[23] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 6.064      ;
; -4.776 ; stateSD[25] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 6.063      ;
; -4.774 ; stateSD[23] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 6.061      ;
; -4.773 ; stateSD[25] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 6.060      ;
; -4.750 ; stateSD[14] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 6.038      ;
; -4.749 ; stateSD[13] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 6.037      ;
; -4.747 ; stateSD[14] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 6.035      ;
; -4.746 ; stateSD[13] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 6.034      ;
; -4.734 ; stateSD[8]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 6.022      ;
; -4.734 ; stateSD[9]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 6.022      ;
; -4.731 ; stateSD[8]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 6.019      ;
; -4.731 ; stateSD[9]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 6.019      ;
; -4.687 ; stateSD[0]  ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; -0.076     ; 5.606      ;
; -4.684 ; stateSD[0]  ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; -0.076     ; 5.603      ;
; -4.683 ; stateSD[1]  ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; -0.076     ; 5.602      ;
; -4.681 ; stateSD[1]  ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; -0.076     ; 5.600      ;
; -4.669 ; stateSD[30] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.957      ;
; -4.669 ; stateSD[27] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.957      ;
; -4.666 ; stateSD[30] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.954      ;
; -4.666 ; stateSD[27] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.954      ;
; -4.664 ; stateSD[0]  ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; -0.049     ; 5.610      ;
; -4.663 ; stateSD[0]  ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; -0.049     ; 5.609      ;
; -4.656 ; stateSD[21] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.943      ;
; -4.653 ; stateSD[21] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.940      ;
; -4.644 ; stateSD[1]  ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; -0.076     ; 5.563      ;
; -4.643 ; stateSD[1]  ; stateSD[4]    ; clock_50r    ; clock_50r   ; 1.000        ; -0.427     ; 5.211      ;
; -4.642 ; stateSD[0]  ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; -0.076     ; 5.561      ;
; -4.640 ; stateSD[4]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.290      ; 5.925      ;
; -4.637 ; stateSD[4]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.290      ; 5.922      ;
; -4.608 ; stateSD[26] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.895      ;
; -4.605 ; stateSD[26] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.892      ;
; -4.600 ; stateSD[0]  ; commandFlag   ; clock_50r    ; clock_50r   ; 1.000        ; -0.049     ; 5.546      ;
; -4.583 ; stateSD[11] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.871      ;
; -4.580 ; stateSD[11] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.868      ;
; -4.576 ; stateSD[23] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.863      ;
; -4.575 ; stateSD[25] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.862      ;
; -4.574 ; stateSD[23] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.861      ;
; -4.573 ; stateSD[25] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.860      ;
; -4.568 ; stateSD[10] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.856      ;
; -4.565 ; stateSD[10] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.853      ;
; -4.552 ; stateSD[0]  ; timer[19]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[16]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[17]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[18]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[20]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[23]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[21]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[22]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[24]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[25]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[26]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[27]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[30]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[28]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[29]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.552 ; stateSD[0]  ; timer[31]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.080     ; 5.467      ;
; -4.549 ; stateSD[14] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.837      ;
; -4.548 ; stateSD[13] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.836      ;
; -4.547 ; stateSD[14] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.835      ;
; -4.546 ; stateSD[1]  ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; -0.049     ; 5.492      ;
; -4.546 ; stateSD[13] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.834      ;
; -4.545 ; stateSD[23] ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.319      ; 5.859      ;
; -4.545 ; stateSD[1]  ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; -0.049     ; 5.491      ;
; -4.544 ; stateSD[23] ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.319      ; 5.858      ;
; -4.542 ; stateSD[0]  ; stateSD[4]    ; clock_50r    ; clock_50r   ; 1.000        ; -0.427     ; 5.110      ;
; -4.537 ; stateSD[23] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.824      ;
; -4.537 ; stateSD[25] ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.319      ; 5.851      ;
; -4.536 ; stateSD[25] ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.319      ; 5.850      ;
; -4.536 ; stateSD[25] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.823      ;
; -4.534 ; stateSD[8]  ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.822      ;
; -4.533 ; stateSD[9]  ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.821      ;
; -4.531 ; stateSD[8]  ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.819      ;
; -4.531 ; stateSD[9]  ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.819      ;
; -4.514 ; stateSD[18] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.801      ;
; -4.514 ; stateSD[13] ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.320      ; 5.829      ;
; -4.513 ; stateSD[13] ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.320      ; 5.828      ;
; -4.511 ; stateSD[8]  ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.320      ; 5.826      ;
; -4.510 ; stateSD[18] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.797      ;
; -4.510 ; stateSD[14] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.798      ;
; -4.510 ; stateSD[8]  ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.320      ; 5.825      ;
; -4.509 ; stateSD[14] ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.320      ; 5.824      ;
; -4.509 ; stateSD[13] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.797      ;
; -4.508 ; stateSD[14] ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.320      ; 5.823      ;
; -4.506 ; stateSD[16] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.793      ;
; -4.504 ; stateSD[9]  ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.320      ; 5.819      ;
; -4.503 ; stateSD[24] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.790      ;
; -4.503 ; stateSD[9]  ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.320      ; 5.818      ;
; -4.503 ; stateSD[16] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.790      ;
; -4.502 ; stateSD[28] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.790      ;
; -4.500 ; stateSD[24] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.787      ;
; -4.499 ; stateSD[28] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.787      ;
; -4.498 ; stateSD[22] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.785      ;
; -4.495 ; stateSD[0]  ; stateSD[2]    ; clock_50r    ; clock_50r   ; 1.000        ; -0.427     ; 5.063      ;
; -4.495 ; stateSD[22] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.292      ; 5.782      ;
; -4.494 ; stateSD[8]  ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.782      ;
; -4.494 ; stateSD[9]  ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.293      ; 5.782      ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_50r'                                                                           ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; SD_CS~reg0       ; SD_CS~reg0       ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; commandOut[0][5] ; commandOut[0][5] ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; commandOut[3][5] ; commandOut[3][5] ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; commandFlag      ; commandFlag      ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; runFlag          ; runFlag          ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[14][7]    ; sector[14][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[6][7]     ; sector[6][7]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[70][7]    ; sector[70][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[78][7]    ; sector[78][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[100][6]   ; sector[100][6]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[18][3]    ; sector[18][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[34][3]    ; sector[34][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[14][3]    ; sector[14][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[70][3]    ; sector[70][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[6][3]     ; sector[6][3]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[78][3]    ; sector[78][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[112][2]   ; sector[112][2]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[48][2]    ; sector[48][2]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[16][2]    ; sector[16][2]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[80][2]    ; sector[80][2]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[86][2]    ; sector[86][2]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[34][2]    ; sector[34][2]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[122][2]   ; sector[122][2]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[18][1]    ; sector[18][1]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[26][1]    ; sector[26][1]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[42][1]    ; sector[42][1]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[34][1]    ; sector[34][1]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[16][1]    ; sector[16][1]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[80][1]    ; sector[80][1]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[112][1]   ; sector[112][1]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[48][1]    ; sector[48][1]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[104][6]   ; sector[104][6]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[8][6]     ; sector[8][6]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[72][6]    ; sector[72][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[40][6]    ; sector[40][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[40][5]    ; sector[40][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[104][5]   ; sector[104][5]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[8][5]     ; sector[8][5]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[72][5]    ; sector[72][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[125][5]   ; sector[125][5]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[127][5]   ; sector[127][5]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[121][5]   ; sector[121][5]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[123][5]   ; sector[123][5]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[57][5]    ; sector[57][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[59][5]    ; sector[59][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[93][5]    ; sector[93][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[89][5]    ; sector[89][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[91][5]    ; sector[91][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[27][5]    ; sector[27][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[7][5]     ; sector[7][5]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[3][5]     ; sector[3][5]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[103][5]   ; sector[103][5]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[104][4]   ; sector[104][4]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[40][4]    ; sector[40][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[72][4]    ; sector[72][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[8][4]     ; sector[8][4]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[120][4]   ; sector[120][4]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[56][4]    ; sector[56][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[24][4]    ; sector[24][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[88][4]    ; sector[88][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[63][4]    ; sector[63][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[103][4]   ; sector[103][4]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[99][4]    ; sector[99][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[97][4]    ; sector[97][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[101][4]   ; sector[101][4]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[40][3]    ; sector[40][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[104][3]   ; sector[104][3]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[8][3]     ; sector[8][3]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[72][3]    ; sector[72][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[99][3]    ; sector[99][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[97][3]    ; sector[97][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[101][2]   ; sector[101][2]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[103][2]   ; sector[103][2]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[99][2]    ; sector[99][2]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[97][2]    ; sector[97][2]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sector[59][1]    ; sector[59][1]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; commandOut[1][6] ; commandOut[1][6] ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; commandOut[5][4] ; commandOut[5][4] ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; commandOut[0][4] ; commandOut[0][4] ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; commandOut[0][3] ; commandOut[0][3] ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; commandOut[5][3] ; commandOut[5][3] ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; commandOut[5][1] ; commandOut[5][1] ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; commandOut[3][1] ; commandOut[3][1] ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; commandOut[3][0] ; commandOut[3][0] ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; commandOut[0][0] ; commandOut[0][0] ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; commandOut[0][1] ; commandOut[0][1] ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[71][7]    ; sector[71][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[69][7]    ; sector[69][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[31][5]    ; sector[31][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[39][5]    ; sector[39][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[35][5]    ; sector[35][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[37][5]    ; sector[37][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[33][5]    ; sector[33][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[35][4]    ; sector[35][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[33][4]    ; sector[33][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[25][3]    ; sector[25][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[29][3]    ; sector[29][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[35][3]    ; sector[35][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[37][3]    ; sector[37][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; sector[33][3]    ; sector[33][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.076      ; 0.577      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_50r'                                          ;
+--------+--------------+----------------+------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-----------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_50r ; Rise       ; clock_50r        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; SD_CLK~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; SD_CS~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; SD_OUT~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitPulse[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitPulse[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitPulse[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitPulse[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitWhich[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitWhich[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitWhich[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitWhich[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandFlag      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[1][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[3][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[5][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[5][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[5][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; runFlag          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[103][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[103][1]   ;
+--------+--------------+----------------+------------+-----------+------------+------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SD_IN        ; clock_50r  ; 4.303 ; 4.967 ; Rise       ; clock_50r       ;
; sw9          ; clock_50r  ; 2.388 ; 2.818 ; Rise       ; clock_50r       ;
; switches[*]  ; clock_50r  ; 7.964 ; 8.593 ; Rise       ; clock_50r       ;
;  switches[0] ; clock_50r  ; 2.211 ; 2.726 ; Rise       ; clock_50r       ;
;  switches[1] ; clock_50r  ; 7.964 ; 8.593 ; Rise       ; clock_50r       ;
;  switches[2] ; clock_50r  ; 6.831 ; 7.383 ; Rise       ; clock_50r       ;
;  switches[3] ; clock_50r  ; 6.699 ; 7.265 ; Rise       ; clock_50r       ;
;  switches[4] ; clock_50r  ; 6.938 ; 7.513 ; Rise       ; clock_50r       ;
;  switches[5] ; clock_50r  ; 6.696 ; 7.162 ; Rise       ; clock_50r       ;
;  switches[6] ; clock_50r  ; 7.425 ; 8.027 ; Rise       ; clock_50r       ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SD_IN        ; clock_50r  ; -2.517 ; -3.109 ; Rise       ; clock_50r       ;
; sw9          ; clock_50r  ; -1.383 ; -1.839 ; Rise       ; clock_50r       ;
; switches[*]  ; clock_50r  ; -1.149 ; -1.562 ; Rise       ; clock_50r       ;
;  switches[0] ; clock_50r  ; -1.149 ; -1.562 ; Rise       ; clock_50r       ;
;  switches[1] ; clock_50r  ; -3.517 ; -3.960 ; Rise       ; clock_50r       ;
;  switches[2] ; clock_50r  ; -2.094 ; -2.602 ; Rise       ; clock_50r       ;
;  switches[3] ; clock_50r  ; -1.520 ; -1.956 ; Rise       ; clock_50r       ;
;  switches[4] ; clock_50r  ; -1.905 ; -2.393 ; Rise       ; clock_50r       ;
;  switches[5] ; clock_50r  ; -1.562 ; -1.996 ; Rise       ; clock_50r       ;
;  switches[6] ; clock_50r  ; -2.696 ; -3.180 ; Rise       ; clock_50r       ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0_D[*]  ; clock_50r  ; 7.834 ; 7.829 ; Rise       ; clock_50r       ;
;  HEX0_D[0] ; clock_50r  ; 7.499 ; 7.518 ; Rise       ; clock_50r       ;
;  HEX0_D[1] ; clock_50r  ; 7.477 ; 7.504 ; Rise       ; clock_50r       ;
;  HEX0_D[2] ; clock_50r  ; 7.773 ; 7.769 ; Rise       ; clock_50r       ;
;  HEX0_D[3] ; clock_50r  ; 7.834 ; 7.805 ; Rise       ; clock_50r       ;
;  HEX0_D[4] ; clock_50r  ; 7.809 ; 7.781 ; Rise       ; clock_50r       ;
;  HEX0_D[5] ; clock_50r  ; 7.815 ; 7.805 ; Rise       ; clock_50r       ;
;  HEX0_D[6] ; clock_50r  ; 7.798 ; 7.829 ; Rise       ; clock_50r       ;
; HEX1_D[*]  ; clock_50r  ; 7.698 ; 7.700 ; Rise       ; clock_50r       ;
;  HEX1_D[0] ; clock_50r  ; 7.311 ; 7.283 ; Rise       ; clock_50r       ;
;  HEX1_D[1] ; clock_50r  ; 7.314 ; 7.290 ; Rise       ; clock_50r       ;
;  HEX1_D[2] ; clock_50r  ; 7.520 ; 7.485 ; Rise       ; clock_50r       ;
;  HEX1_D[3] ; clock_50r  ; 7.306 ; 7.294 ; Rise       ; clock_50r       ;
;  HEX1_D[4] ; clock_50r  ; 7.300 ; 7.289 ; Rise       ; clock_50r       ;
;  HEX1_D[5] ; clock_50r  ; 7.698 ; 7.700 ; Rise       ; clock_50r       ;
;  HEX1_D[6] ; clock_50r  ; 7.567 ; 7.607 ; Rise       ; clock_50r       ;
; HEX2_D[*]  ; clock_50r  ; 8.032 ; 8.041 ; Rise       ; clock_50r       ;
;  HEX2_D[0] ; clock_50r  ; 7.853 ; 7.750 ; Rise       ; clock_50r       ;
;  HEX2_D[1] ; clock_50r  ; 7.801 ; 7.738 ; Rise       ; clock_50r       ;
;  HEX2_D[2] ; clock_50r  ; 7.625 ; 7.501 ; Rise       ; clock_50r       ;
;  HEX2_D[3] ; clock_50r  ; 7.746 ; 7.722 ; Rise       ; clock_50r       ;
;  HEX2_D[4] ; clock_50r  ; 7.740 ; 7.696 ; Rise       ; clock_50r       ;
;  HEX2_D[5] ; clock_50r  ; 7.874 ; 7.782 ; Rise       ; clock_50r       ;
;  HEX2_D[6] ; clock_50r  ; 8.032 ; 8.041 ; Rise       ; clock_50r       ;
; HEX3_D[*]  ; clock_50r  ; 8.146 ; 8.133 ; Rise       ; clock_50r       ;
;  HEX3_D[0] ; clock_50r  ; 7.838 ; 7.734 ; Rise       ; clock_50r       ;
;  HEX3_D[1] ; clock_50r  ; 8.146 ; 8.012 ; Rise       ; clock_50r       ;
;  HEX3_D[2] ; clock_50r  ; 7.833 ; 7.734 ; Rise       ; clock_50r       ;
;  HEX3_D[3] ; clock_50r  ; 7.793 ; 7.759 ; Rise       ; clock_50r       ;
;  HEX3_D[4] ; clock_50r  ; 8.026 ; 7.943 ; Rise       ; clock_50r       ;
;  HEX3_D[5] ; clock_50r  ; 8.027 ; 7.912 ; Rise       ; clock_50r       ;
;  HEX3_D[6] ; clock_50r  ; 8.080 ; 8.133 ; Rise       ; clock_50r       ;
; SD_CLK     ; clock_50r  ; 6.938 ; 6.928 ; Rise       ; clock_50r       ;
; SD_CS      ; clock_50r  ; 7.389 ; 7.301 ; Rise       ; clock_50r       ;
; SD_OUT     ; clock_50r  ; 6.437 ; 6.405 ; Rise       ; clock_50r       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0_D[*]  ; clock_50r  ; 6.671 ; 6.654 ; Rise       ; clock_50r       ;
;  HEX0_D[0] ; clock_50r  ; 6.683 ; 6.670 ; Rise       ; clock_50r       ;
;  HEX0_D[1] ; clock_50r  ; 6.671 ; 6.654 ; Rise       ; clock_50r       ;
;  HEX0_D[2] ; clock_50r  ; 6.949 ; 6.966 ; Rise       ; clock_50r       ;
;  HEX0_D[3] ; clock_50r  ; 7.001 ; 6.943 ; Rise       ; clock_50r       ;
;  HEX0_D[4] ; clock_50r  ; 7.045 ; 6.919 ; Rise       ; clock_50r       ;
;  HEX0_D[5] ; clock_50r  ; 6.982 ; 6.942 ; Rise       ; clock_50r       ;
;  HEX0_D[6] ; clock_50r  ; 6.935 ; 6.995 ; Rise       ; clock_50r       ;
; HEX1_D[*]  ; clock_50r  ; 6.680 ; 6.631 ; Rise       ; clock_50r       ;
;  HEX1_D[0] ; clock_50r  ; 6.690 ; 6.631 ; Rise       ; clock_50r       ;
;  HEX1_D[1] ; clock_50r  ; 6.693 ; 6.638 ; Rise       ; clock_50r       ;
;  HEX1_D[2] ; clock_50r  ; 6.887 ; 6.879 ; Rise       ; clock_50r       ;
;  HEX1_D[3] ; clock_50r  ; 6.680 ; 6.637 ; Rise       ; clock_50r       ;
;  HEX1_D[4] ; clock_50r  ; 6.731 ; 6.634 ; Rise       ; clock_50r       ;
;  HEX1_D[5] ; clock_50r  ; 7.078 ; 7.029 ; Rise       ; clock_50r       ;
;  HEX1_D[6] ; clock_50r  ; 6.901 ; 6.956 ; Rise       ; clock_50r       ;
; HEX2_D[*]  ; clock_50r  ; 7.057 ; 6.973 ; Rise       ; clock_50r       ;
;  HEX2_D[0] ; clock_50r  ; 7.254 ; 7.158 ; Rise       ; clock_50r       ;
;  HEX2_D[1] ; clock_50r  ; 7.249 ; 7.241 ; Rise       ; clock_50r       ;
;  HEX2_D[2] ; clock_50r  ; 7.057 ; 6.973 ; Rise       ; clock_50r       ;
;  HEX2_D[3] ; clock_50r  ; 7.155 ; 7.109 ; Rise       ; clock_50r       ;
;  HEX2_D[4] ; clock_50r  ; 7.160 ; 7.090 ; Rise       ; clock_50r       ;
;  HEX2_D[5] ; clock_50r  ; 7.278 ; 7.189 ; Rise       ; clock_50r       ;
;  HEX2_D[6] ; clock_50r  ; 7.434 ; 7.503 ; Rise       ; clock_50r       ;
; HEX3_D[*]  ; clock_50r  ; 6.983 ; 6.908 ; Rise       ; clock_50r       ;
;  HEX3_D[0] ; clock_50r  ; 6.983 ; 6.908 ; Rise       ; clock_50r       ;
;  HEX3_D[1] ; clock_50r  ; 7.293 ; 7.197 ; Rise       ; clock_50r       ;
;  HEX3_D[2] ; clock_50r  ; 7.004 ; 7.005 ; Rise       ; clock_50r       ;
;  HEX3_D[3] ; clock_50r  ; 6.983 ; 6.910 ; Rise       ; clock_50r       ;
;  HEX3_D[4] ; clock_50r  ; 7.262 ; 7.095 ; Rise       ; clock_50r       ;
;  HEX3_D[5] ; clock_50r  ; 7.161 ; 7.077 ; Rise       ; clock_50r       ;
;  HEX3_D[6] ; clock_50r  ; 7.211 ; 7.305 ; Rise       ; clock_50r       ;
; SD_CLK     ; clock_50r  ; 6.775 ; 6.760 ; Rise       ; clock_50r       ;
; SD_CS      ; clock_50r  ; 7.207 ; 7.117 ; Rise       ; clock_50r       ;
; SD_OUT     ; clock_50r  ; 6.293 ; 6.257 ; Rise       ; clock_50r       ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 188.79 MHz ; 188.79 MHz      ; clock_50r  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clock_50r ; -4.297 ; -3873.197     ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clock_50r ; 0.298 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clock_50r ; -3.000 ; -1156.000                   ;
+-----------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_50r'                                                                    ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.297 ; stateSD[0]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; -0.063     ; 5.229      ;
; -4.294 ; stateSD[0]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; -0.063     ; 5.226      ;
; -4.283 ; stateSD[1]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; -0.063     ; 5.215      ;
; -4.279 ; stateSD[1]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; -0.063     ; 5.211      ;
; -4.189 ; stateSD[23] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.455      ;
; -4.186 ; stateSD[23] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.452      ;
; -4.182 ; stateSD[25] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.448      ;
; -4.179 ; stateSD[25] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.445      ;
; -4.155 ; stateSD[13] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.423      ;
; -4.154 ; stateSD[0]  ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; -0.063     ; 5.086      ;
; -4.152 ; stateSD[13] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.420      ;
; -4.152 ; stateSD[8]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.420      ;
; -4.151 ; stateSD[0]  ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; -0.063     ; 5.083      ;
; -4.150 ; stateSD[14] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.418      ;
; -4.149 ; stateSD[8]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.417      ;
; -4.147 ; stateSD[14] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.415      ;
; -4.147 ; stateSD[9]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.415      ;
; -4.144 ; stateSD[9]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.412      ;
; -4.113 ; stateSD[0]  ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; -0.063     ; 5.045      ;
; -4.104 ; stateSD[30] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.372      ;
; -4.101 ; stateSD[30] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.369      ;
; -4.100 ; stateSD[27] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.368      ;
; -4.097 ; stateSD[27] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.365      ;
; -4.096 ; stateSD[1]  ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; -0.063     ; 5.028      ;
; -4.094 ; stateSD[1]  ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; -0.063     ; 5.026      ;
; -4.081 ; stateSD[0]  ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; -0.038     ; 5.038      ;
; -4.081 ; stateSD[4]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.269      ; 5.345      ;
; -4.077 ; stateSD[4]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.269      ; 5.341      ;
; -4.066 ; stateSD[0]  ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; -0.038     ; 5.023      ;
; -4.065 ; stateSD[1]  ; stateSD[4]    ; clock_50r    ; clock_50r   ; 1.000        ; -0.386     ; 4.674      ;
; -4.062 ; stateSD[21] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.328      ;
; -4.061 ; stateSD[1]  ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; -0.063     ; 4.993      ;
; -4.058 ; stateSD[21] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.324      ;
; -4.046 ; stateSD[26] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.312      ;
; -4.046 ; stateSD[23] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.312      ;
; -4.043 ; stateSD[26] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.309      ;
; -4.043 ; stateSD[23] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.309      ;
; -4.039 ; stateSD[25] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.305      ;
; -4.036 ; stateSD[25] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.302      ;
; -4.015 ; stateSD[11] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.283      ;
; -4.013 ; stateSD[0]  ; stateSD[4]    ; clock_50r    ; clock_50r   ; 1.000        ; -0.386     ; 4.622      ;
; -4.012 ; stateSD[11] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.280      ;
; -4.012 ; stateSD[10] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.280      ;
; -4.012 ; stateSD[13] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.280      ;
; -4.011 ; stateSD[0]  ; timer[19]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[16]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[17]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[18]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[20]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[23]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[21]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[22]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[24]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[25]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[26]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[27]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[30]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[28]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[29]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.011 ; stateSD[0]  ; timer[31]     ; clock_50r    ; clock_50r   ; 1.000        ; -0.072     ; 4.934      ;
; -4.009 ; stateSD[10] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.277      ;
; -4.009 ; stateSD[13] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.277      ;
; -4.009 ; stateSD[8]  ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.277      ;
; -4.007 ; stateSD[14] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.275      ;
; -4.006 ; stateSD[8]  ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.274      ;
; -4.005 ; stateSD[23] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.271      ;
; -4.004 ; stateSD[0]  ; commandFlag   ; clock_50r    ; clock_50r   ; 1.000        ; -0.038     ; 4.961      ;
; -4.004 ; stateSD[14] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.272      ;
; -4.004 ; stateSD[9]  ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.272      ;
; -4.001 ; stateSD[9]  ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.269      ;
; -3.998 ; stateSD[23] ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.296      ; 5.289      ;
; -3.998 ; stateSD[25] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.264      ;
; -3.998 ; stateSD[25] ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.296      ; 5.289      ;
; -3.994 ; stateSD[18] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.260      ;
; -3.991 ; stateSD[18] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.257      ;
; -3.989 ; stateSD[23] ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.296      ; 5.280      ;
; -3.989 ; stateSD[25] ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.296      ; 5.280      ;
; -3.987 ; stateSD[16] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.253      ;
; -3.984 ; stateSD[16] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.250      ;
; -3.972 ; stateSD[1]  ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; -0.038     ; 4.929      ;
; -3.971 ; stateSD[13] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.239      ;
; -3.968 ; stateSD[8]  ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.236      ;
; -3.966 ; stateSD[14] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.234      ;
; -3.964 ; stateSD[28] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.232      ;
; -3.963 ; stateSD[9]  ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.231      ;
; -3.962 ; stateSD[0]  ; stateSD[2]    ; clock_50r    ; clock_50r   ; 1.000        ; -0.386     ; 4.571      ;
; -3.961 ; stateSD[28] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.229      ;
; -3.961 ; stateSD[30] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.229      ;
; -3.958 ; stateSD[30] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.226      ;
; -3.957 ; stateSD[1]  ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; -0.038     ; 4.914      ;
; -3.957 ; stateSD[27] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.225      ;
; -3.955 ; stateSD[24] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.221      ;
; -3.955 ; stateSD[14] ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.298      ; 5.248      ;
; -3.954 ; stateSD[27] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.273      ; 5.222      ;
; -3.953 ; stateSD[13] ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.298      ; 5.246      ;
; -3.952 ; stateSD[24] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.271      ; 5.218      ;
; -3.946 ; stateSD[14] ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.298      ; 5.239      ;
; -3.944 ; stateSD[13] ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.298      ; 5.237      ;
; -3.941 ; stateSD[22] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.272      ; 5.208      ;
; -3.940 ; stateSD[9]  ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.298      ; 5.233      ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_50r'                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; sector[6][6]     ; sector[6][6]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[14][6]    ; sector[14][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[94][6]    ; sector[94][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[30][6]    ; sector[30][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[22][6]    ; sector[22][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[86][6]    ; sector[86][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[3][4]     ; sector[3][4]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[7][4]     ; sector[7][4]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[43][3]    ; sector[43][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[3][3]     ; sector[3][3]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[5][3]     ; sector[5][3]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[9][3]     ; sector[9][3]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[13][3]    ; sector[13][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[30][0]    ; sector[30][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[6][0]     ; sector[6][0]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[14][0]    ; sector[14][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[1][3]     ; sector[1][3]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[120][6]   ; sector[120][6]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[88][6]    ; sector[88][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[48][5]    ; sector[48][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[112][5]   ; sector[112][5]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[80][5]    ; sector[80][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[24][5]    ; sector[24][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[48][0]    ; sector[48][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[16][0]    ; sector[16][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[80][0]    ; sector[80][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sector[112][0]   ; sector[112][0]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; SD_CS~reg0       ; SD_CS~reg0       ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; commandOut[1][6] ; commandOut[1][6] ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; commandOut[5][4] ; commandOut[5][4] ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; commandOut[0][4] ; commandOut[0][4] ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; commandOut[0][5] ; commandOut[0][5] ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; commandOut[3][5] ; commandOut[3][5] ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; commandOut[0][3] ; commandOut[0][3] ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; commandOut[5][3] ; commandOut[5][3] ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; commandOut[5][1] ; commandOut[5][1] ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; commandOut[3][1] ; commandOut[3][1] ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; commandOut[3][0] ; commandOut[3][0] ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; commandOut[0][0] ; commandOut[0][0] ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; commandFlag      ; commandFlag      ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; commandOut[0][1] ; commandOut[0][1] ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[71][7]    ; sector[71][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[31][5]    ; sector[31][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[39][5]    ; sector[39][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[35][5]    ; sector[35][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[37][5]    ; sector[37][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[33][5]    ; sector[33][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[35][4]    ; sector[35][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[33][4]    ; sector[33][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[25][3]    ; sector[25][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[29][3]    ; sector[29][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[35][3]    ; sector[35][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[37][3]    ; sector[37][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[33][3]    ; sector[33][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[37][1]    ; sector[37][1]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[33][1]    ; sector[33][1]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[31][0]    ; sector[31][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[25][0]    ; sector[25][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[29][0]    ; sector[29][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[23][0]    ; sector[23][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[39][0]    ; sector[39][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; runFlag          ; runFlag          ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[1][6]     ; sector[1][6]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[1][7]     ; sector[1][7]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[80][7]    ; sector[80][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[84][7]    ; sector[84][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[4][7]     ; sector[4][7]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[50][7]    ; sector[50][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[18][7]    ; sector[18][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[34][7]    ; sector[34][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[58][7]    ; sector[58][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[10][7]    ; sector[10][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[26][7]    ; sector[26][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[42][7]    ; sector[42][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[126][7]   ; sector[126][7]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[54][7]    ; sector[54][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[62][7]    ; sector[62][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[118][7]   ; sector[118][7]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[14][7]    ; sector[14][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[6][7]     ; sector[6][7]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[70][7]    ; sector[70][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[78][7]    ; sector[78][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[109][7]   ; sector[109][7]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[43][7]    ; sector[43][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[57][7]    ; sector[57][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[69][6]    ; sector[69][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[71][6]    ; sector[71][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[92][6]    ; sector[92][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[84][6]    ; sector[84][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[124][6]   ; sector[124][6]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[28][6]    ; sector[28][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[60][6]    ; sector[60][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[20][6]    ; sector[20][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[52][6]    ; sector[52][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[76][6]    ; sector[76][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[108][6]   ; sector[108][6]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[100][6]   ; sector[100][6]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[68][6]    ; sector[68][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[36][6]    ; sector[36][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; sector[4][6]     ; sector[4][6]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.068      ; 0.511      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_50r'                                           ;
+--------+--------------+----------------+------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-----------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_50r ; Rise       ; clock_50r        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; SD_CLK~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; SD_CS~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; SD_OUT~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitPulse[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitPulse[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitPulse[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitPulse[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitWhich[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitWhich[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitWhich[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitWhich[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandFlag      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[1][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[3][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[5][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[5][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[5][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; runFlag          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[103][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[103][1]   ;
+--------+--------------+----------------+------------+-----------+------------+------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SD_IN        ; clock_50r  ; 3.842 ; 4.369 ; Rise       ; clock_50r       ;
; sw9          ; clock_50r  ; 2.084 ; 2.411 ; Rise       ; clock_50r       ;
; switches[*]  ; clock_50r  ; 7.156 ; 7.620 ; Rise       ; clock_50r       ;
;  switches[0] ; clock_50r  ; 1.908 ; 2.308 ; Rise       ; clock_50r       ;
;  switches[1] ; clock_50r  ; 7.156 ; 7.620 ; Rise       ; clock_50r       ;
;  switches[2] ; clock_50r  ; 6.096 ; 6.515 ; Rise       ; clock_50r       ;
;  switches[3] ; clock_50r  ; 5.951 ; 6.400 ; Rise       ; clock_50r       ;
;  switches[4] ; clock_50r  ; 6.163 ; 6.627 ; Rise       ; clock_50r       ;
;  switches[5] ; clock_50r  ; 5.920 ; 6.305 ; Rise       ; clock_50r       ;
;  switches[6] ; clock_50r  ; 6.675 ; 7.117 ; Rise       ; clock_50r       ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SD_IN        ; clock_50r  ; -2.223 ; -2.697 ; Rise       ; clock_50r       ;
; sw9          ; clock_50r  ; -1.164 ; -1.566 ; Rise       ; clock_50r       ;
; switches[*]  ; clock_50r  ; -0.950 ; -1.300 ; Rise       ; clock_50r       ;
;  switches[0] ; clock_50r  ; -0.950 ; -1.300 ; Rise       ; clock_50r       ;
;  switches[1] ; clock_50r  ; -3.129 ; -3.448 ; Rise       ; clock_50r       ;
;  switches[2] ; clock_50r  ; -1.815 ; -2.219 ; Rise       ; clock_50r       ;
;  switches[3] ; clock_50r  ; -1.287 ; -1.643 ; Rise       ; clock_50r       ;
;  switches[4] ; clock_50r  ; -1.635 ; -2.043 ; Rise       ; clock_50r       ;
;  switches[5] ; clock_50r  ; -1.318 ; -1.684 ; Rise       ; clock_50r       ;
;  switches[6] ; clock_50r  ; -2.365 ; -2.743 ; Rise       ; clock_50r       ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0_D[*]  ; clock_50r  ; 7.332 ; 7.329 ; Rise       ; clock_50r       ;
;  HEX0_D[0] ; clock_50r  ; 7.021 ; 7.019 ; Rise       ; clock_50r       ;
;  HEX0_D[1] ; clock_50r  ; 7.000 ; 7.010 ; Rise       ; clock_50r       ;
;  HEX0_D[2] ; clock_50r  ; 7.278 ; 7.236 ; Rise       ; clock_50r       ;
;  HEX0_D[3] ; clock_50r  ; 7.332 ; 7.294 ; Rise       ; clock_50r       ;
;  HEX0_D[4] ; clock_50r  ; 7.309 ; 7.259 ; Rise       ; clock_50r       ;
;  HEX0_D[5] ; clock_50r  ; 7.319 ; 7.270 ; Rise       ; clock_50r       ;
;  HEX0_D[6] ; clock_50r  ; 7.302 ; 7.329 ; Rise       ; clock_50r       ;
; HEX1_D[*]  ; clock_50r  ; 7.218 ; 7.159 ; Rise       ; clock_50r       ;
;  HEX1_D[0] ; clock_50r  ; 6.854 ; 6.819 ; Rise       ; clock_50r       ;
;  HEX1_D[1] ; clock_50r  ; 6.851 ; 6.819 ; Rise       ; clock_50r       ;
;  HEX1_D[2] ; clock_50r  ; 7.038 ; 6.960 ; Rise       ; clock_50r       ;
;  HEX1_D[3] ; clock_50r  ; 6.847 ; 6.805 ; Rise       ; clock_50r       ;
;  HEX1_D[4] ; clock_50r  ; 6.833 ; 6.800 ; Rise       ; clock_50r       ;
;  HEX1_D[5] ; clock_50r  ; 7.218 ; 7.159 ; Rise       ; clock_50r       ;
;  HEX1_D[6] ; clock_50r  ; 7.061 ; 7.114 ; Rise       ; clock_50r       ;
; HEX2_D[*]  ; clock_50r  ; 7.434 ; 7.527 ; Rise       ; clock_50r       ;
;  HEX2_D[0] ; clock_50r  ; 7.326 ; 7.213 ; Rise       ; clock_50r       ;
;  HEX2_D[1] ; clock_50r  ; 7.299 ; 7.187 ; Rise       ; clock_50r       ;
;  HEX2_D[2] ; clock_50r  ; 7.135 ; 6.962 ; Rise       ; clock_50r       ;
;  HEX2_D[3] ; clock_50r  ; 7.243 ; 7.176 ; Rise       ; clock_50r       ;
;  HEX2_D[4] ; clock_50r  ; 7.217 ; 7.153 ; Rise       ; clock_50r       ;
;  HEX2_D[5] ; clock_50r  ; 7.355 ; 7.223 ; Rise       ; clock_50r       ;
;  HEX2_D[6] ; clock_50r  ; 7.434 ; 7.527 ; Rise       ; clock_50r       ;
; HEX3_D[*]  ; clock_50r  ; 7.604 ; 7.594 ; Rise       ; clock_50r       ;
;  HEX3_D[0] ; clock_50r  ; 7.313 ; 7.198 ; Rise       ; clock_50r       ;
;  HEX3_D[1] ; clock_50r  ; 7.604 ; 7.446 ; Rise       ; clock_50r       ;
;  HEX3_D[2] ; clock_50r  ; 7.305 ; 7.204 ; Rise       ; clock_50r       ;
;  HEX3_D[3] ; clock_50r  ; 7.279 ; 7.214 ; Rise       ; clock_50r       ;
;  HEX3_D[4] ; clock_50r  ; 7.498 ; 7.371 ; Rise       ; clock_50r       ;
;  HEX3_D[5] ; clock_50r  ; 7.492 ; 7.353 ; Rise       ; clock_50r       ;
;  HEX3_D[6] ; clock_50r  ; 7.510 ; 7.594 ; Rise       ; clock_50r       ;
; SD_CLK     ; clock_50r  ; 6.579 ; 6.476 ; Rise       ; clock_50r       ;
; SD_CS      ; clock_50r  ; 6.994 ; 6.823 ; Rise       ; clock_50r       ;
; SD_OUT     ; clock_50r  ; 6.113 ; 6.017 ; Rise       ; clock_50r       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0_D[*]  ; clock_50r  ; 6.304 ; 6.269 ; Rise       ; clock_50r       ;
;  HEX0_D[0] ; clock_50r  ; 6.312 ; 6.282 ; Rise       ; clock_50r       ;
;  HEX0_D[1] ; clock_50r  ; 6.304 ; 6.269 ; Rise       ; clock_50r       ;
;  HEX0_D[2] ; clock_50r  ; 6.560 ; 6.504 ; Rise       ; clock_50r       ;
;  HEX0_D[3] ; clock_50r  ; 6.609 ; 6.544 ; Rise       ; clock_50r       ;
;  HEX0_D[4] ; clock_50r  ; 6.611 ; 6.510 ; Rise       ; clock_50r       ;
;  HEX0_D[5] ; clock_50r  ; 6.592 ; 6.518 ; Rise       ; clock_50r       ;
;  HEX0_D[6] ; clock_50r  ; 6.551 ; 6.605 ; Rise       ; clock_50r       ;
; HEX1_D[*]  ; clock_50r  ; 6.320 ; 6.249 ; Rise       ; clock_50r       ;
;  HEX1_D[0] ; clock_50r  ; 6.333 ; 6.271 ; Rise       ; clock_50r       ;
;  HEX1_D[1] ; clock_50r  ; 6.330 ; 6.271 ; Rise       ; clock_50r       ;
;  HEX1_D[2] ; clock_50r  ; 6.507 ; 6.457 ; Rise       ; clock_50r       ;
;  HEX1_D[3] ; clock_50r  ; 6.320 ; 6.252 ; Rise       ; clock_50r       ;
;  HEX1_D[4] ; clock_50r  ; 6.353 ; 6.249 ; Rise       ; clock_50r       ;
;  HEX1_D[5] ; clock_50r  ; 6.689 ; 6.594 ; Rise       ; clock_50r       ;
;  HEX1_D[6] ; clock_50r  ; 6.499 ; 6.579 ; Rise       ; clock_50r       ;
; HEX2_D[*]  ; clock_50r  ; 6.673 ; 6.551 ; Rise       ; clock_50r       ;
;  HEX2_D[0] ; clock_50r  ; 6.855 ; 6.729 ; Rise       ; clock_50r       ;
;  HEX2_D[1] ; clock_50r  ; 6.854 ; 6.743 ; Rise       ; clock_50r       ;
;  HEX2_D[2] ; clock_50r  ; 6.673 ; 6.551 ; Rise       ; clock_50r       ;
;  HEX2_D[3] ; clock_50r  ; 6.759 ; 6.675 ; Rise       ; clock_50r       ;
;  HEX2_D[4] ; clock_50r  ; 6.762 ; 6.660 ; Rise       ; clock_50r       ;
;  HEX2_D[5] ; clock_50r  ; 6.881 ; 6.739 ; Rise       ; clock_50r       ;
;  HEX2_D[6] ; clock_50r  ; 6.961 ; 7.093 ; Rise       ; clock_50r       ;
; HEX3_D[*]  ; clock_50r  ; 6.601 ; 6.504 ; Rise       ; clock_50r       ;
;  HEX3_D[0] ; clock_50r  ; 6.601 ; 6.504 ; Rise       ; clock_50r       ;
;  HEX3_D[1] ; clock_50r  ; 6.891 ; 6.760 ; Rise       ; clock_50r       ;
;  HEX3_D[2] ; clock_50r  ; 6.638 ; 6.528 ; Rise       ; clock_50r       ;
;  HEX3_D[3] ; clock_50r  ; 6.603 ; 6.508 ; Rise       ; clock_50r       ;
;  HEX3_D[4] ; clock_50r  ; 6.789 ; 6.686 ; Rise       ; clock_50r       ;
;  HEX3_D[5] ; clock_50r  ; 6.770 ; 6.651 ; Rise       ; clock_50r       ;
;  HEX3_D[6] ; clock_50r  ; 6.778 ; 6.902 ; Rise       ; clock_50r       ;
; SD_CLK     ; clock_50r  ; 6.431 ; 6.327 ; Rise       ; clock_50r       ;
; SD_CS      ; clock_50r  ; 6.830 ; 6.660 ; Rise       ; clock_50r       ;
; SD_OUT     ; clock_50r  ; 5.983 ; 5.885 ; Rise       ; clock_50r       ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clock_50r ; -2.391 ; -2086.359     ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clock_50r ; 0.179 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clock_50r ; -3.000 ; -1240.055                   ;
+-----------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_50r'                                                                    ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.391 ; stateSD[1]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; -0.040     ; 3.338      ;
; -2.389 ; stateSD[1]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; -0.040     ; 3.336      ;
; -2.318 ; stateSD[23] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.462      ;
; -2.316 ; stateSD[23] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.460      ;
; -2.316 ; stateSD[25] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.460      ;
; -2.314 ; stateSD[25] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.458      ;
; -2.308 ; stateSD[14] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.454      ;
; -2.307 ; stateSD[13] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.453      ;
; -2.306 ; stateSD[14] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.452      ;
; -2.305 ; stateSD[13] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.451      ;
; -2.298 ; stateSD[9]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.444      ;
; -2.297 ; stateSD[8]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.443      ;
; -2.296 ; stateSD[9]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.442      ;
; -2.295 ; stateSD[8]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.441      ;
; -2.289 ; stateSD[1]  ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; -0.040     ; 3.236      ;
; -2.287 ; stateSD[1]  ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; -0.040     ; 3.234      ;
; -2.265 ; stateSD[1]  ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; -0.040     ; 3.212      ;
; -2.265 ; stateSD[0]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; -0.040     ; 3.212      ;
; -2.263 ; stateSD[0]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; -0.040     ; 3.210      ;
; -2.258 ; stateSD[27] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.404      ;
; -2.256 ; stateSD[27] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.402      ;
; -2.256 ; stateSD[30] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.402      ;
; -2.254 ; stateSD[30] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.400      ;
; -2.244 ; stateSD[0]  ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; -0.027     ; 3.204      ;
; -2.230 ; stateSD[0]  ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; -0.027     ; 3.190      ;
; -2.230 ; stateSD[21] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.374      ;
; -2.229 ; stateSD[26] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.373      ;
; -2.228 ; stateSD[21] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.372      ;
; -2.227 ; stateSD[26] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.371      ;
; -2.221 ; stateSD[11] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.367      ;
; -2.219 ; stateSD[11] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.365      ;
; -2.216 ; stateSD[23] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.360      ;
; -2.214 ; stateSD[0]  ; commandFlag   ; clock_50r    ; clock_50r   ; 1.000        ; -0.027     ; 3.174      ;
; -2.214 ; stateSD[23] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.358      ;
; -2.214 ; stateSD[25] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.358      ;
; -2.212 ; stateSD[10] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.358      ;
; -2.212 ; stateSD[25] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.356      ;
; -2.210 ; stateSD[10] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.356      ;
; -2.209 ; stateSD[1]  ; stateSD[4]    ; clock_50r    ; clock_50r   ; 1.000        ; -0.231     ; 2.965      ;
; -2.206 ; stateSD[14] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.352      ;
; -2.205 ; stateSD[13] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.351      ;
; -2.204 ; stateSD[14] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.350      ;
; -2.203 ; stateSD[13] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.349      ;
; -2.196 ; stateSD[9]  ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.342      ;
; -2.195 ; stateSD[8]  ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.341      ;
; -2.194 ; stateSD[9]  ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.340      ;
; -2.193 ; stateSD[8]  ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.339      ;
; -2.192 ; stateSD[23] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.336      ;
; -2.190 ; stateSD[25] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.334      ;
; -2.186 ; stateSD[4]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.156      ; 3.329      ;
; -2.184 ; stateSD[4]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.156      ; 3.327      ;
; -2.183 ; stateSD[1]  ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; -0.027     ; 3.143      ;
; -2.182 ; stateSD[14] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.328      ;
; -2.181 ; stateSD[13] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.327      ;
; -2.174 ; stateSD[24] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.318      ;
; -2.172 ; stateSD[24] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.316      ;
; -2.172 ; stateSD[9]  ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.318      ;
; -2.171 ; stateSD[28] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.317      ;
; -2.171 ; stateSD[8]  ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.317      ;
; -2.169 ; stateSD[18] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.313      ;
; -2.169 ; stateSD[28] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.315      ;
; -2.169 ; stateSD[1]  ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; -0.027     ; 3.129      ;
; -2.169 ; stateSD[16] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.313      ;
; -2.168 ; stateSD[23] ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.170      ; 3.325      ;
; -2.167 ; stateSD[18] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.311      ;
; -2.167 ; stateSD[16] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.311      ;
; -2.166 ; stateSD[3]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.149      ; 3.302      ;
; -2.164 ; stateSD[0]  ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; -0.040     ; 3.111      ;
; -2.164 ; stateSD[3]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.149      ; 3.300      ;
; -2.163 ; stateSD[0]  ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; -0.040     ; 3.110      ;
; -2.160 ; stateSD[12] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.306      ;
; -2.160 ; stateSD[25] ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.170      ; 3.317      ;
; -2.158 ; stateSD[12] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.304      ;
; -2.156 ; stateSD[27] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.302      ;
; -2.154 ; stateSD[23] ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.170      ; 3.311      ;
; -2.154 ; stateSD[27] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.300      ;
; -2.154 ; stateSD[30] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.300      ;
; -2.153 ; stateSD[7]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.299      ;
; -2.153 ; stateSD[22] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.158      ; 3.298      ;
; -2.153 ; stateSD[1]  ; commandFlag   ; clock_50r    ; clock_50r   ; 1.000        ; -0.027     ; 3.113      ;
; -2.152 ; stateSD[30] ; byteTarget[7] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.298      ;
; -2.151 ; stateSD[7]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.297      ;
; -2.151 ; stateSD[22] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.158      ; 3.296      ;
; -2.146 ; stateSD[25] ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.170      ; 3.303      ;
; -2.145 ; stateSD[13] ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.172      ; 3.304      ;
; -2.142 ; stateSD[19] ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.286      ;
; -2.142 ; stateSD[8]  ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.172      ; 3.301      ;
; -2.141 ; stateSD[0]  ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; -0.040     ; 3.088      ;
; -2.141 ; stateSD[5]  ; byteTarget[0] ; clock_50r    ; clock_50r   ; 1.000        ; 0.149      ; 3.277      ;
; -2.141 ; stateSD[14] ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.172      ; 3.300      ;
; -2.140 ; stateSD[19] ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.284      ;
; -2.139 ; stateSD[5]  ; byteTarget[1] ; clock_50r    ; clock_50r   ; 1.000        ; 0.149      ; 3.275      ;
; -2.138 ; stateSD[23] ; commandFlag   ; clock_50r    ; clock_50r   ; 1.000        ; 0.170      ; 3.295      ;
; -2.137 ; stateSD[9]  ; runFlag       ; clock_50r    ; clock_50r   ; 1.000        ; 0.172      ; 3.296      ;
; -2.132 ; stateSD[27] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.278      ;
; -2.131 ; stateSD[13] ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.172      ; 3.290      ;
; -2.130 ; stateSD[25] ; commandFlag   ; clock_50r    ; clock_50r   ; 1.000        ; 0.170      ; 3.287      ;
; -2.130 ; stateSD[30] ; byteTarget[2] ; clock_50r    ; clock_50r   ; 1.000        ; 0.159      ; 3.276      ;
; -2.128 ; stateSD[21] ; byteTarget[3] ; clock_50r    ; clock_50r   ; 1.000        ; 0.157      ; 3.272      ;
; -2.128 ; stateSD[8]  ; SD_CS~reg0    ; clock_50r    ; clock_50r   ; 1.000        ; 0.172      ; 3.287      ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_50r'                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; sector[69][6]    ; sector[69][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[71][6]    ; sector[71][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[82][6]    ; sector[82][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[66][6]    ; sector[66][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[94][4]    ; sector[94][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[30][4]    ; sector[30][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[22][4]    ; sector[22][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[86][4]    ; sector[86][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[3][4]     ; sector[3][4]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[7][4]     ; sector[7][4]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[58][3]    ; sector[58][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[54][3]    ; sector[54][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[62][3]    ; sector[62][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[86][3]    ; sector[86][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[94][3]    ; sector[94][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[30][3]    ; sector[30][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[22][3]    ; sector[22][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[101][3]   ; sector[101][3]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[43][3]    ; sector[43][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[77][3]    ; sector[77][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[71][3]    ; sector[71][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[3][3]     ; sector[3][3]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[5][3]     ; sector[5][3]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[9][3]     ; sector[9][3]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[13][3]    ; sector[13][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[109][2]   ; sector[109][2]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[45][2]    ; sector[45][2]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[43][2]    ; sector[43][2]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[41][2]    ; sector[41][2]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[47][2]    ; sector[47][2]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[41][0]    ; sector[41][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[43][0]    ; sector[43][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[47][0]    ; sector[47][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[45][0]    ; sector[45][0]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[1][3]     ; sector[1][3]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[59][6]    ; sector[59][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[31][6]    ; sector[31][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[27][6]    ; sector[27][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[57][6]    ; sector[57][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[61][6]    ; sector[61][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[25][6]    ; sector[25][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[29][6]    ; sector[29][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[104][6]   ; sector[104][6]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[8][6]     ; sector[8][6]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[72][6]    ; sector[72][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[40][6]    ; sector[40][6]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[40][5]    ; sector[40][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[104][5]   ; sector[104][5]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[8][5]     ; sector[8][5]     ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[72][5]    ; sector[72][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[87][5]    ; sector[87][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[85][5]    ; sector[85][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[83][5]    ; sector[83][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[81][5]    ; sector[81][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[107][5]   ; sector[107][5]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[105][5]   ; sector[105][5]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[109][5]   ; sector[109][5]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[104][4]   ; sector[104][4]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[59][4]    ; sector[59][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[57][4]    ; sector[57][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[61][4]    ; sector[61][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[71][4]    ; sector[71][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[67][4]    ; sector[67][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[87][4]    ; sector[87][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[83][4]    ; sector[83][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[81][4]    ; sector[81][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[85][4]    ; sector[85][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[23][4]    ; sector[23][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[40][3]    ; sector[40][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[104][3]   ; sector[104][3]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[105][0]   ; sector[105][0]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sector[107][0]   ; sector[107][0]   ; clock_50r    ; clock_50r   ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; SD_CS~reg0       ; SD_CS~reg0       ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; commandOut[1][6] ; commandOut[1][6] ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; commandOut[5][4] ; commandOut[5][4] ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; commandOut[0][4] ; commandOut[0][4] ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; commandOut[0][5] ; commandOut[0][5] ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; commandOut[3][5] ; commandOut[3][5] ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; commandOut[0][3] ; commandOut[0][3] ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; commandOut[5][3] ; commandOut[5][3] ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; commandOut[5][1] ; commandOut[5][1] ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; commandOut[3][1] ; commandOut[3][1] ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; commandOut[3][0] ; commandOut[3][0] ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; commandOut[0][0] ; commandOut[0][0] ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; commandFlag      ; commandFlag      ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; commandOut[0][1] ; commandOut[0][1] ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[71][7]    ; sector[71][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[69][7]    ; sector[69][7]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[31][5]    ; sector[31][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[39][5]    ; sector[39][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[35][5]    ; sector[35][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[37][5]    ; sector[37][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[33][5]    ; sector[33][5]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[35][4]    ; sector[35][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[33][4]    ; sector[33][4]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[25][3]    ; sector[25][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[29][3]    ; sector[29][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[35][3]    ; sector[35][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[37][3]    ; sector[37][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sector[33][3]    ; sector[33][3]    ; clock_50r    ; clock_50r   ; 0.000        ; 0.043      ; 0.307      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_50r'                                           ;
+--------+--------------+----------------+------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-----------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_50r ; Rise       ; clock_50r        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; SD_CLK~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; SD_CS~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; SD_OUT~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitPulse[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitPulse[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitPulse[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitPulse[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitWhich[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitWhich[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitWhich[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; bitWhich[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteOut[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteTarget[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; byteWhich[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandFlag      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[0][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[1][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[3][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[5][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[5][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; commandOut[5][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; hexDisplay[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; runFlag          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[0][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[100][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[101][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[102][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[103][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50r ; Rise       ; sector[103][1]   ;
+--------+--------------+----------------+------------+-----------+------------+------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SD_IN        ; clock_50r  ; 2.342 ; 3.314 ; Rise       ; clock_50r       ;
; sw9          ; clock_50r  ; 1.355 ; 1.972 ; Rise       ; clock_50r       ;
; switches[*]  ; clock_50r  ; 4.581 ; 5.408 ; Rise       ; clock_50r       ;
;  switches[0] ; clock_50r  ; 1.250 ; 1.935 ; Rise       ; clock_50r       ;
;  switches[1] ; clock_50r  ; 4.581 ; 5.408 ; Rise       ; clock_50r       ;
;  switches[2] ; clock_50r  ; 3.897 ; 4.626 ; Rise       ; clock_50r       ;
;  switches[3] ; clock_50r  ; 3.912 ; 4.609 ; Rise       ; clock_50r       ;
;  switches[4] ; clock_50r  ; 4.014 ; 4.787 ; Rise       ; clock_50r       ;
;  switches[5] ; clock_50r  ; 3.794 ; 4.494 ; Rise       ; clock_50r       ;
;  switches[6] ; clock_50r  ; 4.254 ; 5.049 ; Rise       ; clock_50r       ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SD_IN        ; clock_50r  ; -1.353 ; -2.225 ; Rise       ; clock_50r       ;
; sw9          ; clock_50r  ; -0.779 ; -1.401 ; Rise       ; clock_50r       ;
; switches[*]  ; clock_50r  ; -0.643 ; -1.234 ; Rise       ; clock_50r       ;
;  switches[0] ; clock_50r  ; -0.643 ; -1.234 ; Rise       ; clock_50r       ;
;  switches[1] ; clock_50r  ; -1.952 ; -2.651 ; Rise       ; clock_50r       ;
;  switches[2] ; clock_50r  ; -1.163 ; -1.797 ; Rise       ; clock_50r       ;
;  switches[3] ; clock_50r  ; -0.857 ; -1.438 ; Rise       ; clock_50r       ;
;  switches[4] ; clock_50r  ; -1.084 ; -1.720 ; Rise       ; clock_50r       ;
;  switches[5] ; clock_50r  ; -0.851 ; -1.463 ; Rise       ; clock_50r       ;
;  switches[6] ; clock_50r  ; -1.492 ; -2.115 ; Rise       ; clock_50r       ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0_D[*]  ; clock_50r  ; 4.736 ; 4.741 ; Rise       ; clock_50r       ;
;  HEX0_D[0] ; clock_50r  ; 4.505 ; 4.577 ; Rise       ; clock_50r       ;
;  HEX0_D[1] ; clock_50r  ; 4.473 ; 4.569 ; Rise       ; clock_50r       ;
;  HEX0_D[2] ; clock_50r  ; 4.649 ; 4.710 ; Rise       ; clock_50r       ;
;  HEX0_D[3] ; clock_50r  ; 4.667 ; 4.741 ; Rise       ; clock_50r       ;
;  HEX0_D[4] ; clock_50r  ; 4.656 ; 4.724 ; Rise       ; clock_50r       ;
;  HEX0_D[5] ; clock_50r  ; 4.662 ; 4.737 ; Rise       ; clock_50r       ;
;  HEX0_D[6] ; clock_50r  ; 4.736 ; 4.664 ; Rise       ; clock_50r       ;
; HEX1_D[*]  ; clock_50r  ; 4.583 ; 4.649 ; Rise       ; clock_50r       ;
;  HEX1_D[0] ; clock_50r  ; 4.375 ; 4.417 ; Rise       ; clock_50r       ;
;  HEX1_D[1] ; clock_50r  ; 4.369 ; 4.417 ; Rise       ; clock_50r       ;
;  HEX1_D[2] ; clock_50r  ; 4.478 ; 4.491 ; Rise       ; clock_50r       ;
;  HEX1_D[3] ; clock_50r  ; 4.369 ; 4.408 ; Rise       ; clock_50r       ;
;  HEX1_D[4] ; clock_50r  ; 4.353 ; 4.404 ; Rise       ; clock_50r       ;
;  HEX1_D[5] ; clock_50r  ; 4.560 ; 4.649 ; Rise       ; clock_50r       ;
;  HEX1_D[6] ; clock_50r  ; 4.583 ; 4.522 ; Rise       ; clock_50r       ;
; HEX2_D[*]  ; clock_50r  ; 4.820 ; 4.727 ; Rise       ; clock_50r       ;
;  HEX2_D[0] ; clock_50r  ; 4.617 ; 4.660 ; Rise       ; clock_50r       ;
;  HEX2_D[1] ; clock_50r  ; 4.597 ; 4.650 ; Rise       ; clock_50r       ;
;  HEX2_D[2] ; clock_50r  ; 4.503 ; 4.507 ; Rise       ; clock_50r       ;
;  HEX2_D[3] ; clock_50r  ; 4.577 ; 4.632 ; Rise       ; clock_50r       ;
;  HEX2_D[4] ; clock_50r  ; 4.568 ; 4.629 ; Rise       ; clock_50r       ;
;  HEX2_D[5] ; clock_50r  ; 4.645 ; 4.684 ; Rise       ; clock_50r       ;
;  HEX2_D[6] ; clock_50r  ; 4.820 ; 4.727 ; Rise       ; clock_50r       ;
; HEX3_D[*]  ; clock_50r  ; 4.847 ; 4.807 ; Rise       ; clock_50r       ;
;  HEX3_D[0] ; clock_50r  ; 4.665 ; 4.652 ; Rise       ; clock_50r       ;
;  HEX3_D[1] ; clock_50r  ; 4.813 ; 4.807 ; Rise       ; clock_50r       ;
;  HEX3_D[2] ; clock_50r  ; 4.666 ; 4.645 ; Rise       ; clock_50r       ;
;  HEX3_D[3] ; clock_50r  ; 4.646 ; 4.671 ; Rise       ; clock_50r       ;
;  HEX3_D[4] ; clock_50r  ; 4.759 ; 4.774 ; Rise       ; clock_50r       ;
;  HEX3_D[5] ; clock_50r  ; 4.757 ; 4.756 ; Rise       ; clock_50r       ;
;  HEX3_D[6] ; clock_50r  ; 4.847 ; 4.807 ; Rise       ; clock_50r       ;
; SD_CLK     ; clock_50r  ; 4.233 ; 4.311 ; Rise       ; clock_50r       ;
; SD_CS      ; clock_50r  ; 4.436 ; 4.488 ; Rise       ; clock_50r       ;
; SD_OUT     ; clock_50r  ; 3.914 ; 3.974 ; Rise       ; clock_50r       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0_D[*]  ; clock_50r  ; 3.925 ; 3.974 ; Rise       ; clock_50r       ;
;  HEX0_D[0] ; clock_50r  ; 3.928 ; 3.983 ; Rise       ; clock_50r       ;
;  HEX0_D[1] ; clock_50r  ; 3.925 ; 3.974 ; Rise       ; clock_50r       ;
;  HEX0_D[2] ; clock_50r  ; 4.072 ; 4.199 ; Rise       ; clock_50r       ;
;  HEX0_D[3] ; clock_50r  ; 4.087 ; 4.143 ; Rise       ; clock_50r       ;
;  HEX0_D[4] ; clock_50r  ; 4.167 ; 4.127 ; Rise       ; clock_50r       ;
;  HEX0_D[5] ; clock_50r  ; 4.080 ; 4.138 ; Rise       ; clock_50r       ;
;  HEX0_D[6] ; clock_50r  ; 4.138 ; 4.083 ; Rise       ; clock_50r       ;
; HEX1_D[*]  ; clock_50r  ; 3.907 ; 3.930 ; Rise       ; clock_50r       ;
;  HEX1_D[0] ; clock_50r  ; 3.916 ; 3.943 ; Rise       ; clock_50r       ;
;  HEX1_D[1] ; clock_50r  ; 3.910 ; 3.942 ; Rise       ; clock_50r       ;
;  HEX1_D[2] ; clock_50r  ; 4.015 ; 4.152 ; Rise       ; clock_50r       ;
;  HEX1_D[3] ; clock_50r  ; 3.907 ; 3.932 ; Rise       ; clock_50r       ;
;  HEX1_D[4] ; clock_50r  ; 4.023 ; 3.930 ; Rise       ; clock_50r       ;
;  HEX1_D[5] ; clock_50r  ; 4.119 ; 4.164 ; Rise       ; clock_50r       ;
;  HEX1_D[6] ; clock_50r  ; 4.099 ; 4.056 ; Rise       ; clock_50r       ;
; HEX2_D[*]  ; clock_50r  ; 4.123 ; 4.156 ; Rise       ; clock_50r       ;
;  HEX2_D[0] ; clock_50r  ; 4.227 ; 4.275 ; Rise       ; clock_50r       ;
;  HEX2_D[1] ; clock_50r  ; 4.224 ; 4.278 ; Rise       ; clock_50r       ;
;  HEX2_D[2] ; clock_50r  ; 4.123 ; 4.156 ; Rise       ; clock_50r       ;
;  HEX2_D[3] ; clock_50r  ; 4.183 ; 4.235 ; Rise       ; clock_50r       ;
;  HEX2_D[4] ; clock_50r  ; 4.183 ; 4.232 ; Rise       ; clock_50r       ;
;  HEX2_D[5] ; clock_50r  ; 4.254 ; 4.301 ; Rise       ; clock_50r       ;
;  HEX2_D[6] ; clock_50r  ; 4.432 ; 4.363 ; Rise       ; clock_50r       ;
; HEX3_D[*]  ; clock_50r  ; 4.093 ; 4.105 ; Rise       ; clock_50r       ;
;  HEX3_D[0] ; clock_50r  ; 4.095 ; 4.106 ; Rise       ; clock_50r       ;
;  HEX3_D[1] ; clock_50r  ; 4.244 ; 4.269 ; Rise       ; clock_50r       ;
;  HEX3_D[2] ; clock_50r  ; 4.104 ; 4.256 ; Rise       ; clock_50r       ;
;  HEX3_D[3] ; clock_50r  ; 4.093 ; 4.105 ; Rise       ; clock_50r       ;
;  HEX3_D[4] ; clock_50r  ; 4.340 ; 4.216 ; Rise       ; clock_50r       ;
;  HEX3_D[5] ; clock_50r  ; 4.183 ; 4.204 ; Rise       ; clock_50r       ;
;  HEX3_D[6] ; clock_50r  ; 4.279 ; 4.257 ; Rise       ; clock_50r       ;
; SD_CLK     ; clock_50r  ; 4.137 ; 4.208 ; Rise       ; clock_50r       ;
; SD_CS      ; clock_50r  ; 4.333 ; 4.379 ; Rise       ; clock_50r       ;
; SD_OUT     ; clock_50r  ; 3.831 ; 3.885 ; Rise       ; clock_50r       ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.884    ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clock_50r       ; -4.884    ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -4471.881 ; 0.0   ; 0.0      ; 0.0     ; -1240.055           ;
;  clock_50r       ; -4471.881 ; 0.000 ; N/A      ; N/A     ; -1240.055           ;
+------------------+-----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SD_IN        ; clock_50r  ; 4.303 ; 4.967 ; Rise       ; clock_50r       ;
; sw9          ; clock_50r  ; 2.388 ; 2.818 ; Rise       ; clock_50r       ;
; switches[*]  ; clock_50r  ; 7.964 ; 8.593 ; Rise       ; clock_50r       ;
;  switches[0] ; clock_50r  ; 2.211 ; 2.726 ; Rise       ; clock_50r       ;
;  switches[1] ; clock_50r  ; 7.964 ; 8.593 ; Rise       ; clock_50r       ;
;  switches[2] ; clock_50r  ; 6.831 ; 7.383 ; Rise       ; clock_50r       ;
;  switches[3] ; clock_50r  ; 6.699 ; 7.265 ; Rise       ; clock_50r       ;
;  switches[4] ; clock_50r  ; 6.938 ; 7.513 ; Rise       ; clock_50r       ;
;  switches[5] ; clock_50r  ; 6.696 ; 7.162 ; Rise       ; clock_50r       ;
;  switches[6] ; clock_50r  ; 7.425 ; 8.027 ; Rise       ; clock_50r       ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SD_IN        ; clock_50r  ; -1.353 ; -2.225 ; Rise       ; clock_50r       ;
; sw9          ; clock_50r  ; -0.779 ; -1.401 ; Rise       ; clock_50r       ;
; switches[*]  ; clock_50r  ; -0.643 ; -1.234 ; Rise       ; clock_50r       ;
;  switches[0] ; clock_50r  ; -0.643 ; -1.234 ; Rise       ; clock_50r       ;
;  switches[1] ; clock_50r  ; -1.952 ; -2.651 ; Rise       ; clock_50r       ;
;  switches[2] ; clock_50r  ; -1.163 ; -1.797 ; Rise       ; clock_50r       ;
;  switches[3] ; clock_50r  ; -0.857 ; -1.438 ; Rise       ; clock_50r       ;
;  switches[4] ; clock_50r  ; -1.084 ; -1.720 ; Rise       ; clock_50r       ;
;  switches[5] ; clock_50r  ; -0.851 ; -1.463 ; Rise       ; clock_50r       ;
;  switches[6] ; clock_50r  ; -1.492 ; -2.115 ; Rise       ; clock_50r       ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0_D[*]  ; clock_50r  ; 7.834 ; 7.829 ; Rise       ; clock_50r       ;
;  HEX0_D[0] ; clock_50r  ; 7.499 ; 7.518 ; Rise       ; clock_50r       ;
;  HEX0_D[1] ; clock_50r  ; 7.477 ; 7.504 ; Rise       ; clock_50r       ;
;  HEX0_D[2] ; clock_50r  ; 7.773 ; 7.769 ; Rise       ; clock_50r       ;
;  HEX0_D[3] ; clock_50r  ; 7.834 ; 7.805 ; Rise       ; clock_50r       ;
;  HEX0_D[4] ; clock_50r  ; 7.809 ; 7.781 ; Rise       ; clock_50r       ;
;  HEX0_D[5] ; clock_50r  ; 7.815 ; 7.805 ; Rise       ; clock_50r       ;
;  HEX0_D[6] ; clock_50r  ; 7.798 ; 7.829 ; Rise       ; clock_50r       ;
; HEX1_D[*]  ; clock_50r  ; 7.698 ; 7.700 ; Rise       ; clock_50r       ;
;  HEX1_D[0] ; clock_50r  ; 7.311 ; 7.283 ; Rise       ; clock_50r       ;
;  HEX1_D[1] ; clock_50r  ; 7.314 ; 7.290 ; Rise       ; clock_50r       ;
;  HEX1_D[2] ; clock_50r  ; 7.520 ; 7.485 ; Rise       ; clock_50r       ;
;  HEX1_D[3] ; clock_50r  ; 7.306 ; 7.294 ; Rise       ; clock_50r       ;
;  HEX1_D[4] ; clock_50r  ; 7.300 ; 7.289 ; Rise       ; clock_50r       ;
;  HEX1_D[5] ; clock_50r  ; 7.698 ; 7.700 ; Rise       ; clock_50r       ;
;  HEX1_D[6] ; clock_50r  ; 7.567 ; 7.607 ; Rise       ; clock_50r       ;
; HEX2_D[*]  ; clock_50r  ; 8.032 ; 8.041 ; Rise       ; clock_50r       ;
;  HEX2_D[0] ; clock_50r  ; 7.853 ; 7.750 ; Rise       ; clock_50r       ;
;  HEX2_D[1] ; clock_50r  ; 7.801 ; 7.738 ; Rise       ; clock_50r       ;
;  HEX2_D[2] ; clock_50r  ; 7.625 ; 7.501 ; Rise       ; clock_50r       ;
;  HEX2_D[3] ; clock_50r  ; 7.746 ; 7.722 ; Rise       ; clock_50r       ;
;  HEX2_D[4] ; clock_50r  ; 7.740 ; 7.696 ; Rise       ; clock_50r       ;
;  HEX2_D[5] ; clock_50r  ; 7.874 ; 7.782 ; Rise       ; clock_50r       ;
;  HEX2_D[6] ; clock_50r  ; 8.032 ; 8.041 ; Rise       ; clock_50r       ;
; HEX3_D[*]  ; clock_50r  ; 8.146 ; 8.133 ; Rise       ; clock_50r       ;
;  HEX3_D[0] ; clock_50r  ; 7.838 ; 7.734 ; Rise       ; clock_50r       ;
;  HEX3_D[1] ; clock_50r  ; 8.146 ; 8.012 ; Rise       ; clock_50r       ;
;  HEX3_D[2] ; clock_50r  ; 7.833 ; 7.734 ; Rise       ; clock_50r       ;
;  HEX3_D[3] ; clock_50r  ; 7.793 ; 7.759 ; Rise       ; clock_50r       ;
;  HEX3_D[4] ; clock_50r  ; 8.026 ; 7.943 ; Rise       ; clock_50r       ;
;  HEX3_D[5] ; clock_50r  ; 8.027 ; 7.912 ; Rise       ; clock_50r       ;
;  HEX3_D[6] ; clock_50r  ; 8.080 ; 8.133 ; Rise       ; clock_50r       ;
; SD_CLK     ; clock_50r  ; 6.938 ; 6.928 ; Rise       ; clock_50r       ;
; SD_CS      ; clock_50r  ; 7.389 ; 7.301 ; Rise       ; clock_50r       ;
; SD_OUT     ; clock_50r  ; 6.437 ; 6.405 ; Rise       ; clock_50r       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0_D[*]  ; clock_50r  ; 3.925 ; 3.974 ; Rise       ; clock_50r       ;
;  HEX0_D[0] ; clock_50r  ; 3.928 ; 3.983 ; Rise       ; clock_50r       ;
;  HEX0_D[1] ; clock_50r  ; 3.925 ; 3.974 ; Rise       ; clock_50r       ;
;  HEX0_D[2] ; clock_50r  ; 4.072 ; 4.199 ; Rise       ; clock_50r       ;
;  HEX0_D[3] ; clock_50r  ; 4.087 ; 4.143 ; Rise       ; clock_50r       ;
;  HEX0_D[4] ; clock_50r  ; 4.167 ; 4.127 ; Rise       ; clock_50r       ;
;  HEX0_D[5] ; clock_50r  ; 4.080 ; 4.138 ; Rise       ; clock_50r       ;
;  HEX0_D[6] ; clock_50r  ; 4.138 ; 4.083 ; Rise       ; clock_50r       ;
; HEX1_D[*]  ; clock_50r  ; 3.907 ; 3.930 ; Rise       ; clock_50r       ;
;  HEX1_D[0] ; clock_50r  ; 3.916 ; 3.943 ; Rise       ; clock_50r       ;
;  HEX1_D[1] ; clock_50r  ; 3.910 ; 3.942 ; Rise       ; clock_50r       ;
;  HEX1_D[2] ; clock_50r  ; 4.015 ; 4.152 ; Rise       ; clock_50r       ;
;  HEX1_D[3] ; clock_50r  ; 3.907 ; 3.932 ; Rise       ; clock_50r       ;
;  HEX1_D[4] ; clock_50r  ; 4.023 ; 3.930 ; Rise       ; clock_50r       ;
;  HEX1_D[5] ; clock_50r  ; 4.119 ; 4.164 ; Rise       ; clock_50r       ;
;  HEX1_D[6] ; clock_50r  ; 4.099 ; 4.056 ; Rise       ; clock_50r       ;
; HEX2_D[*]  ; clock_50r  ; 4.123 ; 4.156 ; Rise       ; clock_50r       ;
;  HEX2_D[0] ; clock_50r  ; 4.227 ; 4.275 ; Rise       ; clock_50r       ;
;  HEX2_D[1] ; clock_50r  ; 4.224 ; 4.278 ; Rise       ; clock_50r       ;
;  HEX2_D[2] ; clock_50r  ; 4.123 ; 4.156 ; Rise       ; clock_50r       ;
;  HEX2_D[3] ; clock_50r  ; 4.183 ; 4.235 ; Rise       ; clock_50r       ;
;  HEX2_D[4] ; clock_50r  ; 4.183 ; 4.232 ; Rise       ; clock_50r       ;
;  HEX2_D[5] ; clock_50r  ; 4.254 ; 4.301 ; Rise       ; clock_50r       ;
;  HEX2_D[6] ; clock_50r  ; 4.432 ; 4.363 ; Rise       ; clock_50r       ;
; HEX3_D[*]  ; clock_50r  ; 4.093 ; 4.105 ; Rise       ; clock_50r       ;
;  HEX3_D[0] ; clock_50r  ; 4.095 ; 4.106 ; Rise       ; clock_50r       ;
;  HEX3_D[1] ; clock_50r  ; 4.244 ; 4.269 ; Rise       ; clock_50r       ;
;  HEX3_D[2] ; clock_50r  ; 4.104 ; 4.256 ; Rise       ; clock_50r       ;
;  HEX3_D[3] ; clock_50r  ; 4.093 ; 4.105 ; Rise       ; clock_50r       ;
;  HEX3_D[4] ; clock_50r  ; 4.340 ; 4.216 ; Rise       ; clock_50r       ;
;  HEX3_D[5] ; clock_50r  ; 4.183 ; 4.204 ; Rise       ; clock_50r       ;
;  HEX3_D[6] ; clock_50r  ; 4.279 ; 4.257 ; Rise       ; clock_50r       ;
; SD_CLK     ; clock_50r  ; 4.137 ; 4.208 ; Rise       ; clock_50r       ;
; SD_CS      ; clock_50r  ; 4.333 ; 4.379 ; Rise       ; clock_50r       ;
; SD_OUT     ; clock_50r  ; 3.831 ; 3.885 ; Rise       ; clock_50r       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SD_OUT        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CLK        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CS         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock_50f               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock_50r               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw9                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SD_IN                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_OUT        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SD_CS         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; HEX0_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_OUT        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SD_CS         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; HEX0_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clock_50r  ; clock_50r ; 151265   ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clock_50r  ; clock_50r ; 151265   ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 1152  ; 1152 ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 115   ; 115  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jan 07 22:59:27 2015
Info: Command: quartus_sta SD_FPGA -c SD_FPGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SD_FPGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_50r clock_50r
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.884
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.884           -4471.881 clock_50r 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clock_50r 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1156.000 clock_50r 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.297           -3873.197 clock_50r 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clock_50r 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1156.000 clock_50r 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.391
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.391           -2086.359 clock_50r 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clock_50r 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1240.055 clock_50r 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 493 megabytes
    Info: Processing ended: Wed Jan 07 22:59:30 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


