set tool_name "ModelSim-Altera (VHDL)"
set corner_file_list {
	{{"Slow Model"} {ProcesadorMulticicleMemoria.vho ProcesadorMulticicleMemoria_vhd.sdo}}
	{{"Fast Model"} {ProcesadorMulticicleMemoria_fast.vho ProcesadorMulticicleMemoria_vhd_fast.sdo}}
}
