$date
	Sun Oct 23 06:27:14 2022
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module testbench $end
$var reg 32 ! rQueryData [31:0] $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 1 " checker_start $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 1 # checker_end $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var reg 1 $ checker_run $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 32 % checker_rtl [31:0] $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var reg 32 & checker_lls [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
bx &
bx %
x$
x#
0"
bx !
$end
#10
b0 &
b0 %
0#
0$
#1007892
b100 !
1"
#1007894
b100 &
b100 %
1$
#1007895
0"
#1007898
b10 &
b10 %
#1007902
b1 &
1#
b1 %
#1007906
b0 &
b0 %
0#
0$
#2043007
b10110 !
1"
#2043010
b10110 &
b10110 %
1$
#2043011
0"
#2043014
b1011 &
b1011 %
#2043018
b100010 &
b100010 %
#2043022
b10001 &
b10001 %
#2043026
b110100 &
b110100 %
#2043030
b11010 &
b11010 %
#2043034
b1101 &
b1101 %
#2043038
b101000 &
b101000 %
#2043042
b10100 &
b10100 %
#2043046
b1010 &
b1010 %
#2043050
b101 &
b101 %
#2043054
b10000 &
b10000 %
#2043058
b1000 &
b1000 %
#2043062
b100 &
b100 %
#2043066
b10 &
b10 %
#2043070
b1 &
1#
b1 %
#2043074
b0 &
b0 %
0#
0$
#3062379
b10001 !
1"
#3062382
b10001 &
b10001 %
1$
#3062383
0"
#3062386
b110100 &
b110100 %
#3062390
b11010 &
b11010 %
#3062394
b1101 &
b1101 %
#3062398
b101000 &
b101000 %
#3062402
b10100 &
b10100 %
#3062406
b1010 &
b1010 %
#3062410
b101 &
b101 %
#3062414
b10000 &
b10000 %
#3062418
b1000 &
b1000 %
#3062422
b100 &
b100 %
#3062426
b10 &
b10 %
#3062430
b1 &
1#
b1 %
#3062434
b0 &
b0 %
0#
0$
#4500012
