# whut_digit_logic

<p align="center">武汉理工大学数字逻辑课程实验</p>
<p align="center">
    <img src="https://img.shields.io/static/v1?label=%E5%BC%80%E5%8F%91%E6%97%B6%E9%97%B4&message=2023-2024&color=007bff"/>
    <img src="https://img.shields.io/static/v1?label=Language&message=Verilog&color=e83e8c"/>
    <img src="https://img.shields.io/static/v1?label=IDE&message=Vivado&color=fd7e14"/>
    <a href="https://github.com/springbear2020/whut-data-mining-system" target="_blank">
        <img src="https://img.shields.io/static/v1?label=%E5%BC%80%E6%BA%90%E9%A1%B9%E7%9B%AE&message=whut-digit-logic&color=20c997"/>
    </a>
</p>

## 项目介绍
- 数字逻辑实验，分为组合电路设计与时序电路设计
- 具体介绍可见[时序电路2023](时序电路2023.pdf)，[组合电路2023](组合电路2023.pdf)

## 运行
配置Vivado环境，打开每个project的project.xpr文件，运行即可