<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:57.2157</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.08.23</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7008377</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>상단측 및 후면측 리소스들을 이용하는 수직 트랜지스터 셀 구조물들</inventionTitle><inventionTitleEng>VERTICAL TRANSISTOR CELL STRUCTURES UTILIZING TOPSIDE AND BACKSIDE RESOURCES</inventionTitleEng><openDate>2025.03.25</openDate><openNumber>10-2025-0041188</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.03.13</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/90</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 89/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 수직 트랜지스터들과 조합하여 상단측 금속 라우팅 및 후면측 금속 라우팅을 구현하는 다양한 구조물들이 개시된다. 다양한 구조물들은 인버터 디바이스들, NAND 디바이스들, 및 MUX(멀티플렉서) 디바이스들을 형성하는 셀들을 포함한다. 개시된 셀들은 인버터 및 NAND 디바이스들에 대한 연결된 게이트 로직 또는 MUX 디바이스들에 대한 연결해제된 게이트 로직 중 어느 하나를 포함하는 트랜지스터들에 대해 이루어진 다양한 연결들을 갖는 2개 또는 4개의 수직 트랜지스터들을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.03.28</internationOpenDate><internationOpenNumber>WO2024063901</internationOpenNumber><internationalApplicationDate>2023.08.23</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/030962</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,집적 회로 셀 구조물의 트랜지스터 구역에 형성된 제1 수직 트랜지스터 - 상기 제1 수직 트랜지스터는 수직 차원에서 적층된 하부 소스/드레인 구역, 제1 게이트, 및 상부 소스/드레인 구역을 가짐 -;상기 트랜지스터 구역에 형성된 제2 수직 트랜지스터 - 상기 제2 수직 트랜지스터는 상기 수직 차원에서 적층된 하부 소스/드레인 구역, 제2 게이트, 및 상부 소스/드레인 구역을 갖고, 상기 제2 수직 트랜지스터는 수평 차원에서 제1 방향을 따라, 상기 수직 트랜지스터들 사이에서 상기 제1 방향으로 적어도 일부 간격을 두고 상기 제1 수직 트랜지스터에 평행함 -;상기 수직 차원에서 상기 트랜지스터 구역 위에 위치된 제1 금속 층 - 상기 제1 금속 층은 상기 제1 방향으로 병렬 신호 라우팅을 포함함 -;상기 제1 금속 층 내의 상기 신호 라우팅과 상기 제1 게이트 및 상기 제2 게이트 중 적어도 하나 사이에 커플링된 적어도 하나의 게이트 비아; 및상기 수직 차원에서 상기 트랜지스터 구역 아래에 위치된 제2 금속 층 - 상기 제2 금속 층은 상기 수평 차원에서 상기 제1 방향에 수직인 제2 방향으로 병렬 전력 라우팅을 포함함 - 을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 수직 트랜지스터 및 상기 제2 수직 트랜지스터는 상보적 트랜지스터 유형들인, 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제1 수직 트랜지스터는 PMOS 트랜지스터이고, 상기 제2 수직 트랜지스터는 NMOS 트랜지스터인, 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 수직 트랜지스터들 사이에서 상기 제1 방향으로 상기 적어도 일부 간격에 걸쳐 연장되는 게이트 브리지를 더 포함하며, 상기 게이트 브리지는 상기 제1 게이트와 상기 제2 게이트 사이에 커플링되는, 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 적어도 하나의 게이트 비아는 상기 제1 금속 층 내의 상기 신호 라우팅과, 상기 수직 트랜지스터들 사이에서 상기 적어도 일부 간격에 있는 상기 게이트 브리지의 일부 사이에 커플링되는, 장치.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 적어도 하나의 게이트 비아는 상기 게이트 브리지와 상기 제1 금속 층 내의 상기 신호 라우팅의 신호 입력 루트 사이에 커플링되는, 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 하부 소스/드레인 구역들 아래에 그리고 상기 제2 금속 층 위에 위치설정된 제3 금속 층을 더 포함하며, 상기 제3 금속 층은 상기 하부 소스/드레인 구역들 중 적어도 하나의 하부 소스/드레인 구역과 접촉하는 적어도 하나의 금속 부분을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 제3 금속 층 내의 상기 적어도 하나의 금속 부분과 상기 제2 금속 층 내의 상기 전력 라우팅 사이에 커플링된 하부 비아를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>9. 제4항에 있어서,상기 상부 소스/드레인 구역들 위에 그리고 상기 제1 금속 층 아래에 위치설정된 제4 금속 층을 더 포함하며, 상기 제4 금속 층은 상기 상부 소스/드레인 구역들 중 적어도 하나의 상부 소스/드레인 구역과 접촉하는 적어도 하나의 금속 부분을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 제4 금속 층은,상기 제1 트랜지스터의 상기 상부 소스/드레인 구역에 커플링된 제1 콘택(contact) - 상기 제1 콘택은 상기 상부 소스/드레인 구역으로부터 상기 제2 방향으로 멀어지게 연장되는 부분을 가짐 -; 및상기 제2 트랜지스터의 상기 상부 소스/드레인 구역에 커플링된 제2 콘택 - 상기 제2 콘택은 상기 상부 소스/드레인 구역으로부터 상기 제2 방향으로 멀어지게 연장되는 부분을 가짐 - 을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 트랜지스터의 상기 상부 소스/드레인 구역으로부터 멀리있는 상기 제1 콘택의 단부와 상기 제1 금속 층 내의 상기 신호 라우팅의 신호 출력 루트 사이에 커플링된 제1 콘택 비아; 및상기 제2 트랜지스터의 상기 상부 소스/드레인 구역으로부터 멀리있는 상기 제2 콘택의 단부와 상기 신호 출력 루트 사이에 커플링된 제2 콘택 비아를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>12. 제9항에 있어서,상기 트랜지스터 구역에 형성된 제3 수직 트랜지스터 - 상기 제3 수직 트랜지스터는 상기 수직 차원에서 적층된 하부 소스/드레인 구역, 제3 게이트, 및 상부 소스/드레인 구역을 갖고, 상기 제3 수직 트랜지스터는 상기 제2 방향을 따라 상기 제1 수직 트랜지스터에 평행함 -;상기 트랜지스터 구역에 형성된 제4 수직 트랜지스터 - 상기 제4 수직 트랜지스터는 상기 수직 차원에서 적층된 하부 소스/드레인 구역, 제4 게이트, 및 상부 소스/드레인 구역을 갖고, 상기 제4 수직 트랜지스터는 상기 수평 차원에서 상기 제1 방향을 따라, 상기 제3 수직 트랜지스터와 상기 제4 수직 트랜지스터 사이에서 상기 제1 방향으로 적어도 일부 간격을 두고 상기 제3 수직 트랜지스터에 평행함 -;상기 제4 금속 층 내의 제1 콘택 - 상기 제1 콘택은 상기 제1 트랜지스터의 상기 상부 소스/드레인 구역과 상기 제3 트랜지스터의 상기 상부 소스/드레인 구역 사이에 커플링되고, 상기 제1 콘택은 상기 제2 방향으로 상기 제3 트랜지스터의 상기 상부 소스/드레인 구역을 넘어 연장되는 부분을 가짐 -; 및상기 제4 금속 층 내의 제2 콘택 - 상기 제2 콘택은 상기 제2 트랜지스터의 상기 상부 소스/드레인 구역과 상기 제4 트랜지스터의 상기 상부 소스/드레인 구역 사이에 커플링됨 - 을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제2 방향으로 상기 제3 트랜지스터의 상기 상부 소스/드레인 구역을 넘어 연장되는 상기 제1 콘택의 상기 부분과 상기 제1 금속 층 내의 상기 신호 라우팅의 신호 출력 루트 사이에 커플링된 제1 콘택 비아;상기 제4 트랜지스터의 상기 하부 소스/드레인 구역의 하단에 커플링된 금속 연장 부분 - 상기 금속 연장 부분은 상기 하부 소스/드레인 구역의 상기 하단으로부터 상기 제2 방향으로 상기 집적 회로 셀의 경계를 향해 연장됨 -; 및상기 금속 연장 부분과 상기 신호 출력 루트 사이에 커플링된 제2 콘택 비아를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>14. 제9항에 있어서, 상기 제4 금속 층은,상기 제1 트랜지스터의 상기 상부 소스/드레인 구역과 상기 제2 트랜지스터의 상기 상부 소스/드레인 구역 사이에 커플링된 제1 콘택을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 트랜지스터 구역에 형성된 제3 수직 트랜지스터 - 상기 제3 수직 트랜지스터는 상기 수직 차원에서 적층된 하부 소스/드레인 구역, 제3 게이트, 및 상부 소스/드레인 구역을 갖고, 상기 제3 수직 트랜지스터는 상기 제2 방향을 따라 상기 제1 수직 트랜지스터에 평행함 -;상기 트랜지스터 구역에 형성된 제4 수직 트랜지스터 - 상기 제4 수직 트랜지스터는 상기 수직 차원에서 적층된 하부 소스/드레인 구역, 제4 게이트, 및 상부 소스/드레인 구역을 갖고, 상기 제4 수직 트랜지스터는 상기 수평 차원에서 상기 제1 방향을 따라, 상기 제3 수직 트랜지스터와 상기 제4 수직 트랜지스터 사이에서 상기 제1 방향으로 적어도 일부 간격을 두고 상기 제3 수직 트랜지스터에 평행함 -; 및상기 제4 금속 층 내의 제2 콘택 - 상기 제2 콘택은 상기 제3 트랜지스터의 상기 상부 소스/드레인 구역과 상기 제4 트랜지스터의 상기 상부 소스/드레인 구역 사이에 커플링됨 - 을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제1 수직 트랜지스터, 상기 제2 수직 트랜지스터, 상기 제3 수직 트랜지스터, 및 상기 제4 수직 트랜지스터의 상기 하부 소스/드레인 구역들 사이에 커플링된 제3 콘택을 더 포함하고, 상기 제1 게이트, 상기 제2 게이트, 상기 제3 게이트, 및 상기 제4 게이트는, 각각, 제1 게이트 연장부, 제2 게이트 연장부, 제3 게이트 연장부, 및 제4 게이트 연장부를 포함하고, 각각의 게이트 연장부는 자신의 개개의 게이트로부터 상기 제2 방향으로 적어도 일부 거리만큼 수평으로 연장되며, 상기 장치는,상기 제1 게이트 연장부와 상기 제1 금속 층 내의 상기 신호 라우팅의 제1 신호 입력 루트 사이에 커플링된 제1 게이트 비아 - 상기 제1 게이트 비아는 상기 적어도 하나의 게이트 비아임 -;상기 제2 게이트 연장부와 상기 제1 금속 층 내의 상기 신호 라우팅의 상기 제1 신호 입력 루트 사이에 커플링된 제2 게이트 비아;상기 제3 게이트 연장부와 상기 제1 금속 층 내의 상기 신호 라우팅의 제2 신호 입력 루트 사이에 커플링된 제3 게이트 비아;상기 제4 게이트 연장부와 상기 제1 금속 층 내의 상기 신호 라우팅의 상기 제2 신호 입력 루트 사이에 커플링된 제4 게이트 비아; 및상기 제3 콘택과 상기 제1 신호 입력 루트 사이에 커플링된 콘택 비아를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>17. 장치로서,집적 회로 셀 구조물의 트랜지스터 구역에 형성된 제1 수직 트랜지스터 - 상기 제1 수직 트랜지스터는 수직 차원에서 적층된 하부 소스/드레인 구역, 제1 게이트, 및 상부 소스/드레인 구역을 가짐 -;상기 트랜지스터 구역에 형성된 제2 수직 트랜지스터 - 상기 제2 수직 트랜지스터는 상기 수직 차원에서 적층된 하부 소스/드레인 구역, 제2 게이트, 및 상부 소스/드레인 구역을 갖고, 상기 제2 수직 트랜지스터는 수평 차원에서 제1 방향을 따라, 상기 제1 수직 트랜지스터와 상기 제2 수직 트랜지스터 사이에서 상기 제1 방향으로 적어도 일부 간격을 두고 상기 제1 수직 트랜지스터에 평행함 -;상기 수직 차원에서 상기 트랜지스터 구역 위에 위치된 제1 금속 층 - 상기 제1 금속 층은 상기 제1 방향으로 병렬 신호 라우팅을 포함함 -;상기 제1 수직 트랜지스터와 상기 제2 수직 트랜지스터 사이에서 상기 제1 방향으로 상기 적어도 일부 간격에 걸쳐 연장되는 제1 게이트 브리지 - 상기 제1 게이트 브리지는 상기 제1 게이트와 상기 제2 게이트 사이에 커플링됨 -;상기 제1 금속 층 내의 상기 신호 라우팅의 제1 신호 입력 루트와 상기 제1 게이트 브리지 사이에 커플링된 제1 게이트 비아;상기 수직 차원에서 상기 트랜지스터 구역 아래에 위치된 제2 금속 층 - 상기 제2 금속 층은 상기 수평 차원에서 상기 제1 방향에 수직인 제2 방향으로 병렬 전력 라우팅을 포함함 -;상기 하부 소스/드레인 구역들 아래에 그리고 상기 제2 금속 층 위에 위치설정된 제3 금속 층 - 상기 제3 금속 층은 상기 하부 소스/드레인 구역들에 커플링된 하부 금속 콘택들을 포함함 -;상기 하부 금속 콘택들과 상기 제2 금속 층 내의 상기 전력 라우팅 사이의 하부 콘택 비아들;상기 상부 소스/드레인 구역들 위에 그리고 상기 제1 금속 층 아래에 위치설정된 제4 금속 층 - 상기 제4 금속 층은 상기 상부 소스/드레인 구역들에 커플링된 상부 금속 콘택들을 포함하고, 상기 상부 금속 콘택들은 상기 상부 소스/드레인 구역들로부터 상기 제2 방향으로 멀어지게 연장되는 부분들을 가짐 -; 및상기 제1 금속 층 내의 상기 신호 라우팅의 제1 신호 출력 루트와 상기 제1 수직 트랜지스터 및 상기 제2 수직 트랜지스터에 커플링된 상기 상부 금속 콘택들 사이에 커플링된 상부 콘택 비아들의 제1 세트를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 하부 콘택 비아들은,상기 제2 금속 층 내의 상기 전력 라우팅의 제1 전력 루트와 상기 제1 수직 트랜지스터에 커플링된 하부 금속 콘택 사이에 커플링된 하부 콘택 비아들의 제1 세트; 및상기 제2 금속 층 내의 상기 전력 라우팅의 제2 전력 루트와 상기 제2 수직 트랜지스터에 커플링된 하부 금속 콘택 사이에 커플링된 하부 콘택 비아들의 제2 세트를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>19. 장치로서,집적 회로 셀 구조물의 트랜지스터 구역에 형성된 제1 수직 트랜지스터 - 상기 제1 수직 트랜지스터는 수직 차원에서 적층된 하부 소스/드레인 구역, 제1 게이트, 및 상부 소스/드레인 구역을 가짐 -;상기 트랜지스터 구역에 형성된 제2 수직 트랜지스터 - 상기 제2 수직 트랜지스터는 상기 수직 차원에서 적층된 하부 소스/드레인 구역, 제2 게이트, 및 상부 소스/드레인 구역을 갖고, 상기 제2 수직 트랜지스터는 수평 차원에서 제1 방향을 따라, 상기 제1 수직 트랜지스터와 상기 제2 수직 트랜지스터 사이에서 상기 제1 방향으로 적어도 일부 간격을 두고 상기 제1 수직 트랜지스터에 평행함 -;상기 트랜지스터 구역에 형성된 제3 수직 트랜지스터 - 상기 제3 수직 트랜지스터는 상기 수직 차원에서 적층된 하부 소스/드레인 구역, 제3 게이트, 및 상부 소스/드레인 구역을 갖고, 상기 제3 수직 트랜지스터는 상기 수평 차원에서 상기 제1 방향에 수직인 제2 방향을 따라, 상기 제1 수직 트랜지스터와 상기 제3 수직 트랜지스터 사이에서 상기 제2 방향으로 적어도 일부 간격을 두고 상기 제1 수직 트랜지스터에 평행함 -;상기 트랜지스터 구역에 형성된 제4 수직 트랜지스터 - 상기 제4 수직 트랜지스터는 상기 수직 차원에서 적층된 하부 소스/드레인 구역, 제4 게이트, 및 상부 소스/드레인 구역을 갖고, 상기 제4 수직 트랜지스터는 상기 제1 방향을 따라, 상기 제3 수직 트랜지스터와 상기 제4 수직 트랜지스터 사이에서 상기 제1 방향으로 적어도 일부 간격을 두고 상기 제3 수직 트랜지스터에 평행하고, 상기 제4 수직 트랜지스터는 상기 제2 방향을 따라, 상기 제2 수직 트랜지스터와 상기 제4 수직 트랜지스터 사이에서 상기 제2 방향으로 적어도 일부 간격을 두고 상기 제2 수직 트랜지스터에 평행함 -; 및상기 수직 차원에서 상기 트랜지스터 구역 위에 위치된 제1 금속 층 - 상기 제1 금속 층은 상기 제1 방향으로 병렬 신호 라우팅을 포함함 -;상기 제1 수직 트랜지스터와 상기 제2 수직 트랜지스터 사이에서 상기 제1 방향으로 상기 적어도 일부 간격에 걸쳐 연장되는 제1 게이트 브리지 - 상기 제1 게이트 브리지는 상기 제1 게이트와 상기 제2 게이트 사이에 커플링됨 -;상기 제3 수직 트랜지스터와 상기 제4 수직 트랜지스터 사이에서 상기 제1 방향으로 상기 적어도 일부 간격에 걸쳐 연장되는 제2 게이트 브리지 - 상기 제2 게이트 브리지는 상기 제3 게이트와 상기 제4 게이트 사이에 커플링됨 -;상기 제1 금속 층 내의 상기 신호 라우팅의 제1 신호 입력 루트와 상기 제1 게이트 브리지 사이에 커플링된 제1 게이트 비아;상기 제1 금속 층 내의 상기 신호 라우팅의 제2 신호 입력 루트와 상기 제2 게이트 브리지 사이에 커플링된 제2 게이트 비아;상기 수직 차원에서 상기 트랜지스터 구역 아래에 위치된 제2 금속 층 - 상기 제2 금속 층은 상기 수평 차원에서 상기 제1 방향에 수직인 제2 방향으로 병렬 전력 라우팅을 포함함 -;상기 하부 소스/드레인 구역들 아래에 그리고 상기 제2 금속 층 위에 위치설정된 제3 금속 층 - 상기 제3 금속 층은, 상기 제1 수직 트랜지스터의 상기 하부 소스/드레인 구역에 커플링된 제1 하부 금속 콘택; 상기 제2 수직 트랜지스터의 상기 하부 소스/드레인 구역에 커플링된 제2 하부 금속 콘택; 상기 제3 수직 트랜지스터의 상기 하부 소스/드레인 구역에 커플링된 제3 하부 금속 콘택; 및 상기 제4 수직 트랜지스터의 상기 하부 소스/드레인 구역에 커플링된 제4 하부 금속 콘택을 포함하고, 상기 제4 하부 금속 콘택은 상기 하부 소스/드레인 구역으로부터 상기 제2 방향으로 상기 집적 회로 셀의 경계를 향해 연장되는 금속 연장 부분을 포함함 -;상기 상부 소스/드레인 구역들 위에 그리고 상기 제1 금속 층 아래에 위치설정된 제4 금속 층 - 상기 제4 금속 층은, 제1 상부 콘택 - 상기 제1 상부 콘택은 상기 제1 트랜지스터의 상기 상부 소스/드레인 구역과 상기 제3 트랜지스터의 상기 상부 소스/드레인 구역 사이에 커플링되고, 상기 제1 상부 콘택은 상기 제2 방향으로 상기 제3 트랜지스터의 상기 상부 소스/드레인 구역을 넘어 연장되는 부분을 가짐 -; 및 상기 제4 금속 층 내의 제2 상부 콘택 - 상기 제2 상부 콘택은 상기 제2 트랜지스터의 상기 상부 소스/드레인 구역과 상기 제4 트랜지스터의 상기 상부 소스/드레인 구역 사이에 커플링됨 - 을 포함함 -;상기 제2 방향으로 상기 제3 트랜지스터의 상기 상부 소스/드레인 구역을 넘어 연장되는 상기 제1 상부 콘택의 상기 부분과 상기 제1 금속 층 내의 상기 신호 라우팅의 신호 출력 루트 사이에 커플링된 제1 콘택 비아; 및상기 제4 하부 금속 콘택의 상기 금속 연장 부분과 상기 신호 출력 루트 사이에 커플링된 제2 콘택 비아를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>20. 장치로서,집적 회로 셀 구조물의 트랜지스터 구역에 형성된 제1 수직 트랜지스터 - 상기 제1 수직 트랜지스터는 수직 차원에서 적층된 하부 소스/드레인 구역, 제1 게이트, 및 상부 소스/드레인 구역을 가짐 -;상기 트랜지스터 구역에 형성된 제2 수직 트랜지스터 - 상기 제2 수직 트랜지스터는 상기 수직 차원에서 적층된 하부 소스/드레인 구역, 제2 게이트, 및 상부 소스/드레인 구역을 갖고, 상기 제2 수직 트랜지스터는 수평 차원에서 제1 방향을 따라, 상기 제1 수직 트랜지스터와 상기 제2 수직 트랜지스터 사이에서 상기 제1 방향으로 적어도 일부 간격을 두고 상기 제1 수직 트랜지스터에 평행함 -;상기 트랜지스터 구역에 형성된 제3 수직 트랜지스터 - 상기 제3 수직 트랜지스터는 상기 수직 차원에서 적층된 하부 소스/드레인 구역, 제3 게이트, 및 상부 소스/드레인 구역을 갖고, 상기 제3 수직 트랜지스터는 상기 수평 차원에서 상기 제1 방향에 수직인 제2 방향을 따라, 상기 제1 수직 트랜지스터와 상기 제3 수직 트랜지스터 사이에서 상기 제2 방향으로 적어도 일부 간격을 두고 상기 제1 수직 트랜지스터에 평행함 -;상기 트랜지스터 구역에 형성된 제4 수직 트랜지스터 - 상기 제4 수직 트랜지스터는 상기 수직 차원에서 적층된 하부 소스/드레인 구역, 제4 게이트, 및 상부 소스/드레인 구역을 갖고, 상기 제4 수직 트랜지스터는 상기 제1 방향을 따라, 상기 제3 수직 트랜지스터와 상기 제4 수직 트랜지스터 사이에서 상기 제1 방향으로 적어도 일부 간격을 두고 상기 제3 수직 트랜지스터에 평행하고, 상기 제4 수직 트랜지스터는 상기 제2 방향을 따라, 상기 제2 수직 트랜지스터와 상기 제4 수직 트랜지스터 사이에서 상기 제2 방향으로 적어도 일부 간격을 두고 상기 제2 수직 트랜지스터에 평행함 -; 및상기 수직 차원에서 상기 트랜지스터 구역 위에 위치된 제1 금속 층 - 상기 제1 금속 층은 상기 제1 방향으로 병렬 신호 라우팅을 포함함 -;상기 수직 차원에서 상기 트랜지스터 구역 아래에 위치된 제2 금속 층 - 상기 제2 금속 층은 상기 수평 차원에서 상기 제1 방향에 수직인 제2 방향으로 병렬 전력 라우팅을 포함함 -;상기 하부 소스/드레인 구역들 아래에 그리고 상기 제2 금속 층 위에 위치설정된 제3 금속 층 - 상기 제3 금속 층은 상기 제1 수직 트랜지스터, 상기 제2 수직 트랜지스터, 상기 제3 수직 트랜지스터, 및 상기 제4 수직 트랜지스터의 상기 하부 소스/드레인 구역들 사이에 커플링된 하부 금속 콘택을 포함함 -;상기 상부 소스/드레인 구역들 위에 그리고 상기 제1 금속 층 아래에 위치설정된 제4 금속 층 - 상기 제4 금속 층은, 상기 제1 트랜지스터의 상기 상부 소스/드레인 구역과 상기 제2 트랜지스터의 상기 상부 소스/드레인 구역 사이에 커플링된 제1 상부 콘택; 및 상기 제3 트랜지스터의 상기 상부 소스/드레인 구역과 상기 제4 트랜지스터의 상기 상부 소스/드레인 구역 사이에 커플링된 제2 상부 콘택을 포함함 -;상기 제1 게이트로부터 상기 제2 방향으로 적어도 일부 거리만큼 수평으로 연장되는 제1 게이트 연장부;상기 제2 게이트로부터 상기 제2 방향으로 적어도 일부 거리만큼 수평으로 연장되는 제2 게이트 연장부;상기 제3 게이트로부터 상기 제2 방향으로 적어도 일부 거리만큼 수평으로 연장되는 제3 게이트 연장부;상기 제4 게이트로부터 상기 제2 방향으로 적어도 일부 거리만큼 수평으로 연장되는 제4 게이트 연장부;상기 제1 게이트 연장부와 상기 제1 금속 층 내의 상기 신호 라우팅의 제1 신호 입력 루트 사이에 커플링된 제1 게이트 비아;상기 제2 게이트 연장부와 상기 제1 금속 층 내의 상기 신호 라우팅의 상기 제1 신호 입력 루트 사이에 커플링된 제2 게이트 비아;상기 제3 게이트 연장부와 상기 제1 금속 층 내의 상기 신호 라우팅의 제2 신호 입력 루트 사이에 커플링된 제3 게이트 비아;상기 제4 게이트 연장부와 상기 제1 금속 층 내의 상기 신호 라우팅의 상기 제2 신호 입력 루트 사이에 커플링된 제4 게이트 비아; 및상기 하부 금속 콘택과 상기 제1 신호 입력 루트 사이에 커플링된 콘택 비아를 포함하는, 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country>중국</country><engName>MIAO, Xin</engName><name>미아오, 씬</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country>벨기에</country><engName>RAGHAVAN, Praveen</engName><name>라가반, 프라빈</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country>프랑스</country><engName>HOFFMANN, Thomas</engName><name>호프만, 토마스</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country>인도</country><engName>SINHA, Saurabh P.</engName><name>신하, 사우라브 피.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 남대문로 **, *층(소공동, 한진빌딩 본관)</address><code>920151000211</code><country>대한민국</country><engName>Lee &amp; Ko IP</engName><name>특허법인광장리앤고</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.23</priorityApplicationDate><priorityApplicationNumber>63/376,802</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.08.11</priorityApplicationDate><priorityApplicationNumber>18/448,746</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.03.13</receiptDate><receiptNumber>1-1-2025-0287087-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.03.13</receiptDate><receiptNumber>1-1-2025-0287141-93</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[우선심사신청]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.13</receiptDate><receiptNumber>1-1-2025-0287203-25</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.03.17</receiptDate><receiptNumber>1-5-2025-0045538-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.06.18</receiptDate><receiptNumber>9-5-2025-0575780-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.08.14</receiptDate><receiptNumber>1-1-2025-0929279-65</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257008377.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9313e77757a350d264505ae94fb08cc4a37dc7d76980fc31e2aefc8148da6439c0467bbfff6155175976b8aa3d4964d77c3caa99435d82b934</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfecdce7ecbcb3ece838985a7d5a5b6d73ea1d949f6d5aba33d4e2cd89ac4f992b266f76d954a177232cf6062dcc395a23b28d26b1aec321d6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>