製造不確実時代における回路のディペンダブル動作を保障する電源配線最適化手法
サブ100 nm 以細のプロセステクノロジでは，トランジスタサイズやしきい値等の製造起因ばらつきが増大しており，回路の高信頼動作を阻害する要因が増大している．さらに，電源電圧の低電圧化が進んでいることも回路の安定動作を難しくしている．回路動作の信頼性を向上させるためには，IR ドロップやエレクトロマイグレーション等の不具合発生リスクを，製造ばらつきが生じた場合も考慮して全体的に下げる必要がある．従来手法のように，個々の制約を単に満足しマージンを確保するだけではバランスのとれた安全な解を得るには不十分である．本文では，トレードオフ関係にある複数の設計指標を設計リスクおよび安全度という共通の概念でまとめることにより，製造ばらつきが生じた場合でも回路全体として信頼性の高い良好な解を得る方法を提案する．また，VLSI の各機能ブロックの動的な消費電流変化を考慮し，過渡動作においても信頼性を確保する．本手法の有効性を示すために，ITRS/65nm テクノロジに基づく複数のLSI の例に対して本手法を適用し，設計制約より十分に安全な状態へ導いたうえで電源総配線面積が約25%から60%程度改善できることを示した．
