;redcode
;assert 1
	SPL 0, #-392
	CMP -207, <-120
	MOV -1, <-20
	MOV -7, <-20
	DJN -1, @-20
	ADD 270, 60
	ADD #300, 40
	SUB @-30, 4
	SUB @-930, 64
	MOV -1, <-20
	ADD 210, 60
	MOV -1, <-20
	ADD 0, 400
	CMP @-30, 4
	SUB @-30, 4
	JMZ 0, <422
	JMP @12, #201
	SUB 0, 120
	SPL 0, #-392
	JMZ 0, <422
	JMZ 0, <422
	SUB @-30, 4
	ADD 270, 60
	JMZ 0, #-392
	JMZ 80, #392
	SUB @121, 106
	ADD 210, 60
	ADD 210, 60
	ADD 210, 60
	ADD 210, 60
	MOV -1, <-20
	SUB @127, 106
	ADD 230, 60
	JMP -1, @-20
	DJN -1, @-20
	ADD #-110, 9
	ADD #300, 40
	ADD #270, <1
	MOV -1, <-20
	SPL 0, #-392
	MOV -1, <-20
	ADD #270, <1
	ADD #270, <1
	ADD #270, <1
	SPL 0, #-392
	CMP -207, <-120
	SPL 0, #-392
	ADD 270, 60
	ADD 270, 60
	ADD #300, 40
