TimeQuest Timing Analyzer report for Imprimir_VGA
Fri May 21 11:53:25 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Recovery: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Removal: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Hold: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Recovery: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Removal: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 50. Fast 1200mV 0C Model Setup: 'clk'
 51. Fast 1200mV 0C Model Hold: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Recovery: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Removal: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'reloj|altpll_component|auto_generated|pll1|clk[0]'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Board Trace Model Assignments
 68. Input Transition Times
 69. Slow Corner Signal Integrity Metrics
 70. Fast Corner Signal Integrity Metrics
 71. Setup Transfers
 72. Hold Transfers
 73. Recovery Transfers
 74. Removal Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Imprimir_VGA                                       ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.75        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  58.3%      ;
;     Processors 3-4         ;   8.3%      ;
;     Processors 5-8         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; clk                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { clk }                                               ;
; reloj|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk    ; reloj|altpll_component|auto_generated|pll1|inclk[0] ; { reloj|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                               ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                                          ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
; 30.59 MHz  ; 30.59 MHz       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 263.71 MHz ; 250.0 MHz       ; clk                                               ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 4.347  ; 0.000         ;
; clk                                               ; 13.951 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.358 ; 0.000         ;
; clk                                               ; 0.557 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 36.848 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 2.617 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clk                                               ; 9.577  ; 0.000         ;
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 19.755 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------+-----------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node   ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+-----------+--------------+---------------------------------------------------+--------------+------------+------------+
; 4.347 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.813     ; 12.785     ;
; 4.347 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.813     ; 12.785     ;
; 4.348 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.813     ; 12.784     ;
; 4.414 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.825     ; 12.706     ;
; 4.414 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.825     ; 12.706     ;
; 4.415 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.825     ; 12.705     ;
; 4.616 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.838     ; 12.491     ;
; 4.617 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.838     ; 12.490     ;
; 4.620 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.838     ; 12.487     ;
; 4.655 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.829     ; 12.461     ;
; 4.656 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.829     ; 12.460     ;
; 4.657 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.818     ; 12.470     ;
; 4.658 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.818     ; 12.469     ;
; 4.659 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.829     ; 12.457     ;
; 4.661 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.818     ; 12.466     ;
; 4.678 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.803     ; 12.464     ;
; 4.678 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.803     ; 12.464     ;
; 4.679 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.803     ; 12.463     ;
; 4.770 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.826     ; 12.349     ;
; 4.770 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.826     ; 12.349     ;
; 4.771 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.826     ; 12.348     ;
; 4.814 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.813     ; 12.318     ;
; 4.830 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.828     ; 12.287     ;
; 4.830 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.828     ; 12.287     ;
; 4.831 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.828     ; 12.286     ;
; 4.859 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.816     ; 12.270     ;
; 4.859 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.816     ; 12.270     ;
; 4.860 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.816     ; 12.269     ;
; 4.881 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.825     ; 12.239     ;
; 5.000 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.827     ; 12.118     ;
; 5.000 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.827     ; 12.118     ;
; 5.001 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.827     ; 12.117     ;
; 5.085 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; R[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.838     ; 12.022     ;
; 5.124 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; R[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.829     ; 11.992     ;
; 5.126 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; R[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.818     ; 12.001     ;
; 5.131 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.823     ; 11.991     ;
; 5.131 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.823     ; 11.991     ;
; 5.132 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.823     ; 11.990     ;
; 5.145 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.803     ; 11.997     ;
; 5.161 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 11.970     ;
; 5.161 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 11.970     ;
; 5.162 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 11.969     ;
; 5.198 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.822     ; 11.925     ;
; 5.198 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.822     ; 11.925     ;
; 5.199 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.822     ; 11.924     ;
; 5.223 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.802     ; 11.920     ;
; 5.223 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.802     ; 11.920     ;
; 5.224 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.802     ; 11.919     ;
; 5.237 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.826     ; 11.882     ;
; 5.294 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.803     ; 11.848     ;
; 5.294 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.803     ; 11.848     ;
; 5.295 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.803     ; 11.847     ;
; 5.297 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.828     ; 11.820     ;
; 5.326 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.816     ; 11.803     ;
; 5.419 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.810     ; 11.716     ;
; 5.419 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.810     ; 11.716     ;
; 5.420 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.810     ; 11.715     ;
; 5.432 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.803     ; 11.710     ;
; 5.432 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.803     ; 11.710     ;
; 5.433 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.803     ; 11.709     ;
; 5.460 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.827     ; 11.658     ;
; 5.461 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.827     ; 11.657     ;
; 5.464 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.827     ; 11.654     ;
; 5.467 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.827     ; 11.651     ;
; 5.472 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a495~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.805     ; 11.668     ;
; 5.472 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a495~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.805     ; 11.668     ;
; 5.473 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a495~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.805     ; 11.667     ;
; 5.490 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.826     ; 11.629     ;
; 5.490 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.826     ; 11.629     ;
; 5.491 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.826     ; 11.628     ;
; 5.522 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a584~porta_address_reg0  ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.823     ; 11.600     ;
; 5.523 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a584~porta_address_reg0  ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.823     ; 11.599     ;
; 5.526 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a584~porta_address_reg0  ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.823     ; 11.596     ;
; 5.598 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.823     ; 11.524     ;
; 5.612 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.834     ; 11.499     ;
; 5.612 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.834     ; 11.499     ;
; 5.613 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.834     ; 11.498     ;
; 5.616 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.815     ; 11.514     ;
; 5.617 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.815     ; 11.513     ;
; 5.620 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.815     ; 11.510     ;
; 5.621 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.799     ; 11.525     ;
; 5.621 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.799     ; 11.525     ;
; 5.622 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.799     ; 11.524     ;
; 5.628 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 11.503     ;
; 5.665 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.822     ; 11.458     ;
; 5.671 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.839     ; 11.435     ;
; 5.672 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.839     ; 11.434     ;
; 5.675 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.839     ; 11.431     ;
; 5.678 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a823~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.822     ; 11.445     ;
; 5.678 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a823~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.822     ; 11.445     ;
; 5.679 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a823~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.822     ; 11.444     ;
; 5.679 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.828     ; 11.438     ;
; 5.680 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.828     ; 11.437     ;
; 5.683 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.828     ; 11.434     ;
; 5.690 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.802     ; 11.453     ;
; 5.752 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.822     ; 11.371     ;
; 5.753 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.822     ; 11.370     ;
; 5.756 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.822     ; 11.367     ;
; 5.761 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.803     ; 11.381     ;
; 5.886 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.810     ; 11.249     ;
+-------+--------------------------------------------------------------------------------------------------------+-----------+--------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                     ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 13.951 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.339      ; 8.336      ;
; 14.173 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.338      ; 8.113      ;
; 14.174 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a399~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.334      ; 8.108      ;
; 14.179 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a464~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.336      ; 8.105      ;
; 14.481 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.331      ; 7.798      ;
; 14.510 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.334      ; 7.772      ;
; 14.530 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.336      ; 7.754      ;
; 14.578 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.338      ; 7.708      ;
; 14.710 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.327      ; 7.565      ;
; 14.715 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.325      ; 7.558      ;
; 14.717 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.330      ; 7.561      ;
; 14.843 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a508~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.339      ; 7.444      ;
; 14.845 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.340      ; 7.443      ;
; 14.865 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.340      ; 7.423      ;
; 14.905 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.340      ; 7.383      ;
; 14.990 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a448~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.325      ; 7.283      ;
; 15.000 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.327      ; 7.275      ;
; 15.027 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.331      ; 7.252      ;
; 15.032 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a559~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.329      ; 7.245      ;
; 15.207 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.350      ; 7.091      ;
; 15.208 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.350      ; 7.090      ;
; 15.214 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.349      ; 7.083      ;
; 15.241 ; adr[1]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.689      ;
; 15.286 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a112~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.342      ; 7.004      ;
; 15.293 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.330      ; 6.985      ;
; 15.304 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.334      ; 6.978      ;
; 15.318 ; adr[1]    ; romBlue:ramcho2|data_reg[297]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.612      ;
; 15.323 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.328      ; 6.953      ;
; 15.326 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.331      ; 6.953      ;
; 15.333 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.331      ; 6.946      ;
; 15.355 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.330      ; 6.923      ;
; 15.357 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a336~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.331      ; 6.922      ;
; 15.439 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.328      ; 6.837      ;
; 15.443 ; adr[1]    ; romBlue:ramcho2|data_reg[290]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.487      ;
; 15.444 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.334      ; 6.838      ;
; 15.447 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.330      ; 6.831      ;
; 15.448 ; adr[4]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.018      ; 6.485      ;
; 15.496 ; adr[2]    ; romBlue:ramcho2|data_reg[318]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.017      ; 6.436      ;
; 15.520 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a448~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.325      ; 6.753      ;
; 15.526 ; adr[4]    ; romBlue:ramcho2|data_reg[297]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.018      ; 6.407      ;
; 15.535 ; adr[2]    ; romBlue:ramcho2|data_reg[314]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.017      ; 6.397      ;
; 15.544 ; adr[2]    ; romBlue:ramcho2|data_reg[290]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.386      ;
; 15.548 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a153~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.345      ; 6.745      ;
; 15.549 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.347      ; 6.746      ;
; 15.563 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.339      ; 6.724      ;
; 15.565 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.331      ; 6.714      ;
; 15.587 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.339      ; 6.700      ;
; 15.600 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.337      ; 6.685      ;
; 15.600 ; adr[3]    ; romBlue:ramcho2|data_reg[290]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.330      ;
; 15.608 ; adr[3]    ; romBlue:ramcho2|data_reg[318]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.017      ; 6.324      ;
; 15.611 ; adr[4]    ; romBlue:ramcho2|data_reg[318]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.020      ; 6.324      ;
; 15.628 ; adr[3]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.302      ;
; 15.630 ; adr[2]    ; romBlue:ramcho2|data_reg[286]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.017      ; 6.302      ;
; 15.637 ; adr[2]    ; romBlue:ramcho2|data_reg[293]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.293      ;
; 15.637 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.343      ; 6.654      ;
; 15.644 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.353      ; 6.657      ;
; 15.647 ; adr[3]    ; romBlue:ramcho2|data_reg[314]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.017      ; 6.285      ;
; 15.650 ; adr[4]    ; romBlue:ramcho2|data_reg[314]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.020      ; 6.285      ;
; 15.655 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.333      ; 6.626      ;
; 15.657 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.340      ; 6.631      ;
; 15.659 ; adr[4]    ; romBlue:ramcho2|data_reg[290]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.018      ; 6.274      ;
; 15.678 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.340      ; 6.610      ;
; 15.682 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.353      ; 6.619      ;
; 15.683 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.340      ; 6.605      ;
; 15.684 ; adr[2]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.246      ;
; 15.698 ; adr[3]    ; romBlue:ramcho2|data_reg[297]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.232      ;
; 15.699 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.341      ; 6.590      ;
; 15.705 ; adr[2]    ; romBlue:ramcho2|data_reg[317]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.017      ; 6.227      ;
; 15.709 ; adr[1]    ; romBlue:ramcho2|data_reg[293]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.221      ;
; 15.715 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.341      ; 6.574      ;
; 15.742 ; adr[3]    ; romBlue:ramcho2|data_reg[286]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.017      ; 6.190      ;
; 15.745 ; adr[4]    ; romBlue:ramcho2|data_reg[286]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.020      ; 6.190      ;
; 15.751 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.353      ; 6.550      ;
; 15.755 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.352      ; 6.545      ;
; 15.755 ; adr[2]    ; romBlue:ramcho2|data_reg[297]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.175      ;
; 15.759 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.327      ; 6.516      ;
; 15.784 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.336      ; 6.500      ;
; 15.784 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.334      ; 6.498      ;
; 15.785 ; adr[6]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.334      ; 6.497      ;
; 15.794 ; adr[4]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.343      ; 6.497      ;
; 15.795 ; adr[4]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.343      ; 6.496      ;
; 15.795 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.325      ; 6.478      ;
; 15.817 ; adr[3]    ; romBlue:ramcho2|data_reg[317]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.017      ; 6.115      ;
; 15.820 ; adr[4]    ; romBlue:ramcho2|data_reg[317]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.020      ; 6.115      ;
; 15.834 ; adr[6]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.333      ; 6.447      ;
; 15.835 ; adr[6]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.334      ; 6.447      ;
; 15.840 ; adr[2]    ; romBlue:ramcho2|data_reg[300]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.090      ;
; 15.856 ; adr[1]    ; romBlue:ramcho2|data_reg[301]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.074      ;
; 15.865 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a448~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.328      ; 6.411      ;
; 15.866 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.333      ; 6.415      ;
; 15.869 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a153~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.348      ; 6.427      ;
; 15.871 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.350      ; 6.427      ;
; 15.882 ; adr[1]    ; romBlue:ramcho2|data_reg[294]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.048      ;
; 15.883 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a464~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.339      ; 6.404      ;
; 15.890 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a112~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.345      ; 6.403      ;
; 15.892 ; adr[1]    ; romBlue:ramcho2|data_reg[300]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 6.038      ;
; 15.904 ; adr[6]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.018      ; 6.029      ;
; 15.910 ; adr[0]    ; romBlue:ramcho2|data_reg[290]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.018      ; 6.023      ;
; 15.911 ; adr[4]    ; romBlue:ramcho2|data_reg[293]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.018      ; 6.022      ;
; 15.912 ; adr[0]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.018      ; 6.021      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                          ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.358 ; ballcontroller:b0la|anclax[0]                          ; ballcontroller:b0la|anclax[0]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[4]                          ; ballcontroller:b0la|anclax[4]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[6]                          ; ballcontroller:b0la|anclax[6]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[10]                         ; ballcontroller:b0la|anclax[10]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[11]                         ; ballcontroller:b0la|anclax[11]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[12]                         ; ballcontroller:b0la|anclax[12]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[15]                         ; ballcontroller:b0la|anclax[15]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[16]                         ; ballcontroller:b0la|anclax[16]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[17]                         ; ballcontroller:b0la|anclax[17]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[18]                         ; ballcontroller:b0la|anclax[18]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[19]                         ; ballcontroller:b0la|anclax[19]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[20]                         ; ballcontroller:b0la|anclax[20]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[21]                         ; ballcontroller:b0la|anclax[21]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[22]                         ; ballcontroller:b0la|anclax[22]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[23]                         ; ballcontroller:b0la|anclax[23]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[24]                         ; ballcontroller:b0la|anclax[24]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[25]                         ; ballcontroller:b0la|anclax[25]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[26]                         ; ballcontroller:b0la|anclax[26]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[28]                         ; ballcontroller:b0la|anclax[28]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[27]                         ; ballcontroller:b0la|anclax[27]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[29]                         ; ballcontroller:b0la|anclax[29]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[30]                         ; ballcontroller:b0la|anclax[30]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|anclax[31]                         ; ballcontroller:b0la|anclax[31]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[0]                        ; ballcontroller:b0la|puntosVS[0]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[1]                        ; ballcontroller:b0la|puntosVS[1]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[2]                        ; ballcontroller:b0la|puntosVS[2]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[3]                        ; ballcontroller:b0la|puntosVS[3]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[4]                        ; ballcontroller:b0la|puntosVS[4]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[5]                        ; ballcontroller:b0la|puntosVS[5]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[6]                        ; ballcontroller:b0la|puntosVS[6]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[7]                        ; ballcontroller:b0la|puntosVS[7]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[8]                        ; ballcontroller:b0la|puntosVS[8]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[9]                        ; ballcontroller:b0la|puntosVS[9]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[10]                       ; ballcontroller:b0la|puntosVS[10]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[11]                       ; ballcontroller:b0la|puntosVS[11]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[12]                       ; ballcontroller:b0la|puntosVS[12]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[13]                       ; ballcontroller:b0la|puntosVS[13]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[14]                       ; ballcontroller:b0la|puntosVS[14]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[15]                       ; ballcontroller:b0la|puntosVS[15]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[24]                       ; ballcontroller:b0la|puntosVS[24]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[25]                       ; ballcontroller:b0la|puntosVS[25]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[26]                       ; ballcontroller:b0la|puntosVS[26]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ballcontroller:b0la|puntosVS[27]                       ; ballcontroller:b0la|puntosVS[27]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; debouncing:deboun1|pr_state.state5                     ; debouncing:deboun1|pr_state.state5                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debouncing:deboun1|pr_state.state3                     ; debouncing:deboun1|pr_state.state3                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debouncing:deboun1|pr_state.state2                     ; debouncing:deboun1|pr_state.state2                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debouncing:deboun1|pr_state.state1                     ; debouncing:deboun1|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|anclax[5]                          ; ballcontroller:b0la|anclax[5]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|anclax[3]                          ; ballcontroller:b0la|anclax[3]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|anclax[2]                          ; ballcontroller:b0la|anclax[2]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|anclax[1]                          ; ballcontroller:b0la|anclax[1]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|anclax[8]                          ; ballcontroller:b0la|anclax[8]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|anclax[7]                          ; ballcontroller:b0la|anclax[7]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|anclax[9]                          ; ballcontroller:b0la|anclax[9]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|anclax[13]                         ; ballcontroller:b0la|anclax[13]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|anclax[14]                         ; ballcontroller:b0la|anclax[14]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|puntosVS[18]                       ; ballcontroller:b0la|puntosVS[18]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|puntosVS[16]                       ; ballcontroller:b0la|puntosVS[16]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|puntosVS[17]                       ; ballcontroller:b0la|puntosVS[17]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|puntosVS[19]                       ; ballcontroller:b0la|puntosVS[19]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|puntosVS[20]                       ; ballcontroller:b0la|puntosVS[20]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|puntosVS[21]                       ; ballcontroller:b0la|puntosVS[21]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|puntosVS[22]                       ; ballcontroller:b0la|puntosVS[22]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|puntosVS[23]                       ; ballcontroller:b0la|puntosVS[23]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|puntosVS[30]                       ; ballcontroller:b0la|puntosVS[30]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|puntosVS[28]                       ; ballcontroller:b0la|puntosVS[28]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|puntosVS[29]                       ; ballcontroller:b0la|puntosVS[29]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ballcontroller:b0la|puntosVS[31]                       ; ballcontroller:b0la|puntosVS[31]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; escenario                                              ; escenario                                              ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adr[7]                                                 ; adr[7]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adr[0]                                                 ; adr[0]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adr[4]                                                 ; adr[4]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adr[5]                                                 ; adr[5]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adr[6]                                                 ; adr[6]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debouncing:deboun2|pr_state.state5                     ; debouncing:deboun2|pr_state.state5                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debouncing:deboun2|pr_state.state2                     ; debouncing:deboun2|pr_state.state2                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debouncing:deboun2|pr_state.state1                     ; debouncing:deboun2|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debouncing:deboun3|pr_state.state5                     ; debouncing:deboun3|pr_state.state5                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debouncing:deboun3|pr_state.state2                     ; debouncing:deboun3|pr_state.state2                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debouncing:deboun3|pr_state.state1                     ; debouncing:deboun3|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.360 ; conta[0]                                               ; conta[0]                                               ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 0.577      ;
; 0.379 ; debouncing:deboun1|univ_bin_counter:timer3|temp[16]    ; debouncing:deboun1|univ_bin_counter:timer3|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.597      ;
; 0.379 ; debouncing:deboun1|univ_bin_counter:timer1|temp[16]    ; debouncing:deboun1|univ_bin_counter:timer1|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.597      ;
; 0.379 ; debouncing:deboun3|univ_bin_counter:timer2|temp[16]    ; debouncing:deboun3|univ_bin_counter:timer2|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.597      ;
; 0.380 ; debouncing:deboun2|univ_bin_counter:timer1|temp[16]    ; debouncing:deboun2|univ_bin_counter:timer1|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 0.597      ;
; 0.380 ; debouncing:deboun3|univ_bin_counter:timer3|temp[16]    ; debouncing:deboun3|univ_bin_counter:timer3|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.598      ;
; 0.383 ; debouncing:deboun3|pr_state.state4                     ; debouncing:deboun3|debsw_a                             ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.601      ;
; 0.386 ; debouncing:deboun2|univ_bin_counter:timer3|temp[16]    ; debouncing:deboun2|univ_bin_counter:timer3|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.604      ;
; 0.387 ; debouncing:deboun2|univ_bin_counter:timer2|temp[16]    ; debouncing:deboun2|univ_bin_counter:timer2|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.605      ;
; 0.390 ; debouncing:deboun2|pr_state.state0                     ; debouncing:deboun2|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.608      ;
; 0.391 ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[18] ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[18] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.610      ;
; 0.392 ; debouncing:deboun1|pr_state.state0                     ; debouncing:deboun1|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.610      ;
; 0.392 ; debouncing:deboun3|univ_bin_counter:timer1|temp[16]    ; debouncing:deboun3|univ_bin_counter:timer1|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.610      ;
; 0.393 ; debouncing:deboun1|univ_bin_counter:timer2|temp[16]    ; debouncing:deboun1|univ_bin_counter:timer2|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.611      ;
; 0.402 ; debouncing:deboun2|pr_state.state2                     ; debouncing:deboun2|pr_state.state3                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.620      ;
; 0.516 ; racketcontroller:raqueta1|anclayR1[31]                 ; racketcontroller:raqueta1|anclayR1[31]                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.734      ;
; 0.524 ; debouncing:deboun3|pr_state.state2                     ; debouncing:deboun3|pr_state.state3                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.742      ;
; 0.556 ; debouncing:deboun2|univ_bin_counter:timer0|temp[11]    ; debouncing:deboun2|univ_bin_counter:timer0|temp[11]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; debouncing:deboun2|univ_bin_counter:timer0|temp[9]     ; debouncing:deboun2|univ_bin_counter:timer0|temp[9]     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; debouncing:deboun2|univ_bin_counter:timer3|temp[7]     ; debouncing:deboun2|univ_bin_counter:timer3|temp[7]     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.775      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                     ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.557 ; univ_bin_counter:timerRY2|temp[9]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.557 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.558 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560 ; univ_bin_counter:timerRY2|temp[8]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.561 ; univ_bin_counter:timerRY2|temp[14] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.562 ; univ_bin_counter:timerRY2|temp[16] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.562 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.563 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.575 ; univ_bin_counter:timerRY2|temp[22] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.832 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.833 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.835 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.847 ; univ_bin_counter:timerRY2|temp[8]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.849 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.850 ; univ_bin_counter:timerRY2|temp[14] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.850 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.851 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.852 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.070      ;
; 0.942 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.160      ;
; 0.943 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.161      ;
; 0.945 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.947 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.165      ;
; 0.961 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.179      ;
; 0.961 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.179      ;
; 0.962 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.180      ;
; 0.963 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.181      ;
; 0.968 ; univ_bin_counter:timerRY2|temp[13] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.186      ;
; 0.989 ; univ_bin_counter:timerRY2|temp[12] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.207      ;
; 0.998 ; univ_bin_counter:timerRY2|temp[15] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.216      ;
; 1.004 ; univ_bin_counter:timerRY2|temp[21] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.222      ;
; 1.017 ; univ_bin_counter:timerRY2|temp[20] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.235      ;
; 1.057 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.275      ;
; 1.057 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.275      ;
; 1.058 ; univ_bin_counter:timerRY2|temp[9]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.274      ;
; 1.059 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.277      ;
; 1.071 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.289      ;
; 1.073 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.291      ;
; 1.073 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.291      ;
; 1.075 ; univ_bin_counter:timerRY2|temp[16] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.293      ;
; 1.075 ; univ_bin_counter:timerRY2|temp[8]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.291      ;
; 1.079 ; univ_bin_counter:timerRY2|temp[19] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.297      ;
; 1.080 ; univ_bin_counter:timerRY2|temp[13] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.298      ;
; 1.101 ; univ_bin_counter:timerRY2|temp[12] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.319      ;
; 1.125 ; univ_bin_counter:timerRY2|temp[13] ; univ_bin_counter:timerRY2|temp[13] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.343      ;
; 1.126 ; univ_bin_counter:timerRY2|temp[18] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.344      ;
; 1.153 ; univ_bin_counter:timerRY2|temp[15] ; univ_bin_counter:timerRY2|temp[15] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.371      ;
; 1.155 ; univ_bin_counter:timerRY2|temp[20] ; univ_bin_counter:timerRY2|temp[20] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.373      ;
; 1.167 ; univ_bin_counter:timerRY2|temp[23] ; univ_bin_counter:timerRY2|temp[23] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.385      ;
; 1.167 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.385      ;
; 1.169 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.387      ;
; 1.169 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.387      ;
; 1.170 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.386      ;
; 1.170 ; univ_bin_counter:timerRY2|temp[9]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.386      ;
; 1.180 ; univ_bin_counter:timerRY2|temp[21] ; univ_bin_counter:timerRY2|temp[21] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.398      ;
; 1.183 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.401      ;
; 1.186 ; univ_bin_counter:timerRY2|temp[14] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.404      ;
; 1.187 ; univ_bin_counter:timerRY2|temp[8]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.403      ;
; 1.190 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.406      ;
; 1.217 ; univ_bin_counter:timerRY2|temp[0]  ; univ_bin_counter:timerRY2|temp[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.437      ;
; 1.219 ; univ_bin_counter:timerRY2|temp[0]  ; univ_bin_counter:timerRY2|temp[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.439      ;
; 1.225 ; univ_bin_counter:timerRY2|temp[17] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.443      ;
; 1.227 ; univ_bin_counter:timerRY2|temp[5]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.447      ;
; 1.278 ; univ_bin_counter:timerRY2|temp[14] ; univ_bin_counter:timerRY2|temp[15] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.496      ;
; 1.279 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.497      ;
; 1.282 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.498      ;
; 1.294 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[11] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.510      ;
; 1.301 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.517      ;
; 1.302 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.518      ;
; 1.304 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[19] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.520      ;
; 1.308 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[12] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.524      ;
; 1.309 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[5]  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.525      ;
; 1.312 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[15] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.528      ;
; 1.314 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[17] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.530      ;
; 1.315 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[0]  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.531      ;
; 1.315 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[13] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.531      ;
; 1.316 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[10] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.532      ;
; 1.317 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[18] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.533      ;
; 1.329 ; univ_bin_counter:timerRY2|temp[0]  ; univ_bin_counter:timerRY2|temp[3]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.549      ;
; 1.331 ; univ_bin_counter:timerRY2|temp[0]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.551      ;
; 1.334 ; univ_bin_counter:timerRY2|temp[15] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.552      ;
; 1.335 ; univ_bin_counter:timerRY2|temp[19] ; univ_bin_counter:timerRY2|temp[19] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.553      ;
; 1.335 ; univ_bin_counter:timerRY2|temp[17] ; univ_bin_counter:timerRY2|temp[17] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.553      ;
; 1.337 ; univ_bin_counter:timerRY2|temp[5]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.557      ;
; 1.339 ; univ_bin_counter:timerRY2|temp[5]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.559      ;
; 1.345 ; univ_bin_counter:timerRY2|temp[12] ; univ_bin_counter:timerRY2|temp[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.563      ;
; 1.367 ; univ_bin_counter:timerRY2|temp[18] ; univ_bin_counter:timerRY2|temp[18] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.585      ;
; 1.377 ; univ_bin_counter:timerRY2|temp[11] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.595      ;
; 1.390 ; univ_bin_counter:timerRY2|temp[16] ; univ_bin_counter:timerRY2|temp[20] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.608      ;
; 1.394 ; univ_bin_counter:timerRY2|temp[19] ; univ_bin_counter:timerRY2|temp[20] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.612      ;
; 1.397 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[11] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.613      ;
; 1.397 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.613      ;
; 1.399 ; univ_bin_counter:timerRY2|temp[10] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.617      ;
; 1.407 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[19] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.623      ;
; 1.411 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[12] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.627      ;
; 1.411 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.627      ;
; 1.412 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[5]  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.628      ;
; 1.413 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.629      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+--------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 36.848 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[9]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.050     ; 3.097      ;
; 36.848 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[10] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.050     ; 3.097      ;
; 36.848 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[11] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.050     ; 3.097      ;
; 36.848 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[12] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.050     ; 3.097      ;
; 36.848 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[13] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.050     ; 3.097      ;
; 36.848 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[14] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.050     ; 3.097      ;
; 36.848 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[15] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.050     ; 3.097      ;
; 36.848 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[16] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.050     ; 3.097      ;
; 36.848 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[17] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.050     ; 3.097      ;
; 36.848 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[18] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.050     ; 3.097      ;
; 36.879 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[0]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.051     ; 3.065      ;
; 36.879 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[1]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.051     ; 3.065      ;
; 36.879 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[2]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.051     ; 3.065      ;
; 36.879 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[3]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.051     ; 3.065      ;
; 36.879 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[4]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.051     ; 3.065      ;
; 36.879 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[5]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.051     ; 3.065      ;
; 36.879 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[6]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.051     ; 3.065      ;
; 36.879 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[7]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.051     ; 3.065      ;
; 36.879 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[8]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.051     ; 3.065      ;
+--------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 2.617 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[0]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 2.876      ;
; 2.617 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[1]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 2.876      ;
; 2.617 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[2]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 2.876      ;
; 2.617 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[3]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 2.876      ;
; 2.617 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[4]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 2.876      ;
; 2.617 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[5]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 2.876      ;
; 2.617 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[6]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 2.876      ;
; 2.617 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[7]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 2.876      ;
; 2.617 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[8]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 2.876      ;
; 2.621 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[9]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 2.881      ;
; 2.621 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[10] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 2.881      ;
; 2.621 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[11] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 2.881      ;
; 2.621 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[12] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 2.881      ;
; 2.621 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[13] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 2.881      ;
; 2.621 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[14] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 2.881      ;
; 2.621 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[15] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 2.881      ;
; 2.621 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[16] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 2.881      ;
; 2.621 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[17] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 2.881      ;
; 2.621 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[18] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 2.881      ;
+-------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                      ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                 ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a336~porta_address_reg0  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a448~porta_address_reg0  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a584~porta_address_reg0  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a823~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a111~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a153~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a399~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a464~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a495~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a508~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a559~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ;
; 9.581 ; 9.811        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a112~porta_address_reg0  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a264~porta_address_reg0  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[293]                                                                          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[294]                                                                          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[296]                                                                          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[297]                                                                          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[299]                                                                          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[300]                                                                          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[301]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[286]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[314]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[317]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[318]                                                                          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue2:ramcho5|data_reg[288]                                                                         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[290]                                                                          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romGreen2:ramcho4|data_reg[16]                                                                         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romRed2:ramcho3|data_reg[71]                                                                           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[0]                                                                      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[10]                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[11]                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[12]                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[13]                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[15]                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[17]                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[18]                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[19]                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[20]                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[21]                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[23]                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[5]                                                                      ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[14]                                                                     ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[16]                                                                     ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[1]                                                                      ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[22]                                                                     ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[2]                                                                      ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[3]                                                                      ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[4]                                                                      ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[6]                                                                      ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[7]                                                                      ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[8]                                                                      ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[9]                                                                      ;
; 9.825 ; 9.825        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0]                                                      ;
; 9.825 ; 9.825        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; reloj|altpll_component|auto_generated|pll1|observablevcoout                                            ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                            ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[286]|clk                                                                              ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[293]|clk                                                                              ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[294]|clk                                                                              ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[296]|clk                                                                              ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[297]|clk                                                                              ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[299]|clk                                                                              ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[300]|clk                                                                              ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[301]|clk                                                                              ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[314]|clk                                                                              ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[317]|clk                                                                              ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[318]|clk                                                                              ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a540|clk0                                                 ;
; 9.848 ; 9.848        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a322|clk0                                                 ;
; 9.848 ; 9.848        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a336|clk0                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[290]|clk                                                                              ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho3|data_reg[71]|clk                                                                               ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho4|data_reg[16]|clk                                                                               ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho5|data_reg[288]|clk                                                                              ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a169|clk0                                                 ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------+
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; G[0]~reg0                                           ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; G[1]~reg0                                           ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; G[2]~reg0                                           ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; G[3]~reg0                                           ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hsync~reg0                                          ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[0]                       ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[10]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[11]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[12]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[15]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[17]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[18]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[19]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[20]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[21]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[22]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[23]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[24]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[25]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[26]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[27]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[28]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[29]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[30]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[31]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[4]                       ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[6]                       ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[0]                       ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[10]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[11]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[12]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[13]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[14]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[15]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[16]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[17]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[18]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[19]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[20]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[21]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[22]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[23]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[24]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[25]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[28]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[29]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[30]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[31]                      ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[4]                       ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[6]                       ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[7]                       ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[9]                       ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[10]                    ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[11]                    ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[13]                    ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[14]                    ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[15]                    ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[4]                     ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[5]                     ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[6]                     ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[7]                     ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[8]                     ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[9]                     ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|pr_state.state0                  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|pr_state.state1                  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|pr_state.state2                  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|pr_state.state4                  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[0]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[10] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[11] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[12] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[13] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[14] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[15] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[16] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[17] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[18] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[19] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[1]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[20] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[21] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[22] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[23] ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[2]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[3]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[4]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[5]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[6]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[7]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[8]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer0|temp[9]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer1|temp[0]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer1|temp[1]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer1|temp[2]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer1|temp[3]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer1|temp[4]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer1|temp[5]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer1|temp[6]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer1|temp[7]  ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|univ_bin_counter:timer2|temp[0]  ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; btn1      ; clk        ; 5.681 ; 6.152 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn2      ; clk        ; 4.619 ; 5.049 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn3      ; clk        ; 4.765 ; 5.238 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; rst       ; clk        ; 5.607 ; 6.179 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; sw[*]     ; clk        ; 8.359 ; 8.888 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[0]    ; clk        ; 8.306 ; 8.888 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[1]    ; clk        ; 8.359 ; 8.692 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; btn1      ; clk        ; -4.454 ; -4.925 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn2      ; clk        ; -3.591 ; -4.027 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn3      ; clk        ; -3.765 ; -4.231 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; rst       ; clk        ; -4.659 ; -5.153 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; sw[*]     ; clk        ; -4.032 ; -4.485 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[0]    ; clk        ; -4.101 ; -4.541 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[1]    ; clk        ; -4.032 ; -4.485 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+------------+------------+--------+--------+------------+---------------------------------------------------+
; B[*]       ; clk        ; 5.217  ; 5.206  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[0]      ; clk        ; 5.217  ; 5.206  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[1]      ; clk        ; 4.624  ; 4.673  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[2]      ; clk        ; 5.149  ; 5.146  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[3]      ; clk        ; 4.511  ; 4.548  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; G[*]       ; clk        ; 4.665  ; 4.655  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[0]      ; clk        ; 4.534  ; 4.580  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[1]      ; clk        ; 4.586  ; 4.626  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[2]      ; clk        ; 4.115  ; 4.173  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[3]      ; clk        ; 4.665  ; 4.655  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Hsync      ; clk        ; 4.165  ; 4.214  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; R[*]       ; clk        ; 4.666  ; 4.663  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[0]      ; clk        ; 4.666  ; 4.663  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[1]      ; clk        ; 3.953  ; 4.055  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[2]      ; clk        ; 4.204  ; 4.214  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[3]      ; clk        ; 3.878  ; 3.939  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Vsync      ; clk        ; 3.952  ; 3.966  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega1[*]  ; clk        ; 27.193 ; 27.152 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[0] ; clk        ; 26.869 ; 26.861 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[1] ; clk        ; 27.193 ; 27.152 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[2] ; clk        ; 26.908 ; 26.835 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[3] ; clk        ; 26.894 ; 26.878 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[4] ; clk        ; 26.825 ; 26.849 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[5] ; clk        ; 27.080 ; 27.085 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[6] ; clk        ; 26.819 ; 26.932 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega2[*]  ; clk        ; 31.473 ; 31.395 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[0] ; clk        ; 31.307 ; 31.248 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[1] ; clk        ; 31.425 ; 31.395 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[2] ; clk        ; 31.473 ; 31.369 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[3] ; clk        ; 31.449 ; 31.358 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[4] ; clk        ; 31.349 ; 31.287 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[5] ; clk        ; 31.470 ; 31.378 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[6] ; clk        ; 31.265 ; 31.329 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega3[*]  ; clk        ; 26.504 ; 26.593 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[0] ; clk        ; 26.220 ; 26.174 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[1] ; clk        ; 26.228 ; 26.179 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[2] ; clk        ; 26.466 ; 26.242 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[3] ; clk        ; 26.212 ; 26.162 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[4] ; clk        ; 26.028 ; 26.145 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[5] ; clk        ; 26.504 ; 26.593 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[6] ; clk        ; 26.426 ; 26.476 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega4[*]  ; clk        ; 32.624 ; 32.615 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[0] ; clk        ; 31.984 ; 31.907 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[1] ; clk        ; 32.354 ; 32.286 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[2] ; clk        ; 32.589 ; 32.539 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[3] ; clk        ; 32.282 ; 32.228 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[4] ; clk        ; 32.624 ; 32.544 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[5] ; clk        ; 32.536 ; 32.554 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[6] ; clk        ; 32.557 ; 32.615 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+------------+------------+-------+-------+------------+---------------------------------------------------+
; B[*]       ; clk        ; 4.040 ; 4.076 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[0]      ; clk        ; 4.719 ; 4.708 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[1]      ; clk        ; 4.150 ; 4.196 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[2]      ; clk        ; 4.653 ; 4.651 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[3]      ; clk        ; 4.040 ; 4.076 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; G[*]       ; clk        ; 3.661 ; 3.716 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[0]      ; clk        ; 4.064 ; 4.108 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[1]      ; clk        ; 4.113 ; 4.151 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[2]      ; clk        ; 3.661 ; 3.716 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[3]      ; clk        ; 4.189 ; 4.179 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Hsync      ; clk        ; 3.709 ; 3.756 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; R[*]       ; clk        ; 3.434 ; 3.492 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[0]      ; clk        ; 4.190 ; 4.187 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[1]      ; clk        ; 3.505 ; 3.603 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[2]      ; clk        ; 3.746 ; 3.756 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[3]      ; clk        ; 3.434 ; 3.492 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Vsync      ; clk        ; 3.505 ; 3.518 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega1[*]  ; clk        ; 7.012 ; 6.961 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[0] ; clk        ; 7.066 ; 6.989 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[1] ; clk        ; 7.347 ; 7.253 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[2] ; clk        ; 7.079 ; 7.137 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[3] ; clk        ; 7.057 ; 7.022 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[4] ; clk        ; 7.031 ; 6.961 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[5] ; clk        ; 7.301 ; 7.322 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[6] ; clk        ; 7.012 ; 7.109 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega2[*]  ; clk        ; 4.916 ; 4.903 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[0] ; clk        ; 4.963 ; 4.903 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[1] ; clk        ; 5.129 ; 5.040 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[2] ; clk        ; 5.256 ; 5.050 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[3] ; clk        ; 5.076 ; 5.008 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[4] ; clk        ; 4.987 ; 5.043 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[5] ; clk        ; 5.102 ; 5.131 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[6] ; clk        ; 4.916 ; 4.949 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega3[*]  ; clk        ; 5.961 ; 5.927 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[0] ; clk        ; 5.989 ; 5.932 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[1] ; clk        ; 5.992 ; 5.933 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[2] ; clk        ; 6.329 ; 6.163 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[3] ; clk        ; 5.986 ; 5.927 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[4] ; clk        ; 5.961 ; 6.025 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[5] ; clk        ; 6.417 ; 6.454 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[6] ; clk        ; 6.172 ; 6.232 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega4[*]  ; clk        ; 3.890 ; 3.819 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[0] ; clk        ; 3.890 ; 3.819 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[1] ; clk        ; 4.275 ; 4.206 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[2] ; clk        ; 4.630 ; 4.493 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[3] ; clk        ; 4.148 ; 4.137 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[4] ; clk        ; 4.488 ; 4.519 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[5] ; clk        ; 4.426 ; 4.513 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[6] ; clk        ; 4.445 ; 4.519 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                                          ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
; 34.16 MHz  ; 34.16 MHz       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 295.95 MHz ; 250.0 MHz       ; clk                                               ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 5.981  ; 0.000         ;
; clk                                               ; 14.450 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.312 ; 0.000         ;
; clk                                               ; 0.498 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 37.140 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 2.346 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clk                                               ; 9.575  ; 0.000         ;
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 19.748 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------+-----------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node   ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+-----------+--------------+---------------------------------------------------+--------------+------------+------------+
; 5.981 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.468     ; 11.496     ;
; 5.981 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.468     ; 11.496     ;
; 5.982 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.468     ; 11.495     ;
; 6.068 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.478     ; 11.399     ;
; 6.069 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.478     ; 11.398     ;
; 6.069 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.478     ; 11.398     ;
; 6.305 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.458     ; 11.182     ;
; 6.305 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.458     ; 11.182     ;
; 6.306 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.458     ; 11.181     ;
; 6.311 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.491     ; 11.143     ;
; 6.311 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.491     ; 11.143     ;
; 6.314 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.491     ; 11.140     ;
; 6.339 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.471     ; 11.135     ;
; 6.339 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.471     ; 11.135     ;
; 6.342 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.471     ; 11.132     ;
; 6.345 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.482     ; 11.118     ;
; 6.345 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.482     ; 11.118     ;
; 6.348 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.482     ; 11.115     ;
; 6.367 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.479     ; 11.099     ;
; 6.368 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.479     ; 11.098     ;
; 6.368 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.479     ; 11.098     ;
; 6.400 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.468     ; 11.077     ;
; 6.417 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.481     ; 11.047     ;
; 6.418 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.481     ; 11.046     ;
; 6.418 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.481     ; 11.046     ;
; 6.487 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.478     ; 10.980     ;
; 6.500 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.471     ; 10.974     ;
; 6.501 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.471     ; 10.973     ;
; 6.501 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.471     ; 10.973     ;
; 6.567 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.480     ; 10.898     ;
; 6.568 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.480     ; 10.897     ;
; 6.568 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.480     ; 10.897     ;
; 6.724 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.458     ; 10.763     ;
; 6.731 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; R[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.491     ; 10.723     ;
; 6.736 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.470     ; 10.739     ;
; 6.736 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.470     ; 10.739     ;
; 6.737 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.470     ; 10.738     ;
; 6.739 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 10.730     ;
; 6.740 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 10.729     ;
; 6.740 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 10.729     ;
; 6.754 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.458     ; 10.733     ;
; 6.754 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.458     ; 10.733     ;
; 6.755 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.458     ; 10.732     ;
; 6.759 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; R[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.471     ; 10.715     ;
; 6.765 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; R[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.482     ; 10.698     ;
; 6.786 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.479     ; 10.680     ;
; 6.793 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.475     ; 10.677     ;
; 6.793 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.475     ; 10.677     ;
; 6.794 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.475     ; 10.676     ;
; 6.830 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.460     ; 10.655     ;
; 6.830 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.460     ; 10.655     ;
; 6.831 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.460     ; 10.654     ;
; 6.836 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.481     ; 10.628     ;
; 6.919 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.471     ; 10.555     ;
; 6.957 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.459     ; 10.529     ;
; 6.957 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.459     ; 10.529     ;
; 6.958 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.459     ; 10.528     ;
; 6.968 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.465     ; 10.512     ;
; 6.968 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.465     ; 10.512     ;
; 6.969 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.465     ; 10.511     ;
; 6.986 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.480     ; 10.479     ;
; 7.013 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.480     ; 10.452     ;
; 7.014 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.480     ; 10.451     ;
; 7.015 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.480     ; 10.450     ;
; 7.029 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a495~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.461     ; 10.455     ;
; 7.029 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a495~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.461     ; 10.455     ;
; 7.030 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a495~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.461     ; 10.454     ;
; 7.047 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.480     ; 10.418     ;
; 7.048 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.480     ; 10.417     ;
; 7.048 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.480     ; 10.417     ;
; 7.118 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.487     ; 10.340     ;
; 7.119 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.487     ; 10.339     ;
; 7.119 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.487     ; 10.339     ;
; 7.123 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.467     ; 10.355     ;
; 7.123 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.467     ; 10.355     ;
; 7.125 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a584~porta_address_reg0  ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 10.344     ;
; 7.125 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a584~porta_address_reg0  ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 10.344     ;
; 7.126 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.467     ; 10.352     ;
; 7.128 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a584~porta_address_reg0  ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 10.341     ;
; 7.155 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.470     ; 10.320     ;
; 7.158 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 10.311     ;
; 7.173 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.458     ; 10.314     ;
; 7.178 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.454     ; 10.313     ;
; 7.178 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.454     ; 10.313     ;
; 7.179 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.454     ; 10.312     ;
; 7.191 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a823~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 10.278     ;
; 7.192 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a823~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 10.277     ;
; 7.192 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a823~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 10.277     ;
; 7.211 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.492     ; 10.242     ;
; 7.211 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.492     ; 10.242     ;
; 7.212 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.475     ; 10.258     ;
; 7.214 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.492     ; 10.239     ;
; 7.239 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 10.230     ;
; 7.239 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 10.230     ;
; 7.242 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 10.227     ;
; 7.249 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.460     ; 10.236     ;
; 7.255 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.479     ; 10.211     ;
; 7.255 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.479     ; 10.211     ;
; 7.258 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.479     ; 10.208     ;
; 7.376 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.459     ; 10.110     ;
+-------+--------------------------------------------------------------------------------------------------------+-----------+--------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 14.450 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.039      ; 7.529      ;
; 14.646 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.038      ; 7.332      ;
; 14.653 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a464~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.036      ; 7.323      ;
; 14.666 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a399~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.035      ; 7.309      ;
; 14.941 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.033      ; 7.032      ;
; 14.965 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.035      ; 7.010      ;
; 14.980 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.036      ; 6.996      ;
; 15.022 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.038      ; 6.956      ;
; 15.136 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.027      ; 6.831      ;
; 15.161 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.030      ; 6.809      ;
; 15.163 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.027      ; 6.804      ;
; 15.260 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a508~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.039      ; 6.719      ;
; 15.262 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.040      ; 6.718      ;
; 15.277 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.040      ; 6.703      ;
; 15.314 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.041      ; 6.667      ;
; 15.408 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a448~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.027      ; 6.559      ;
; 15.415 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.027      ; 6.552      ;
; 15.442 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a559~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.029      ; 6.527      ;
; 15.442 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.034      ; 6.532      ;
; 15.563 ; adr[1]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.758      ; 6.110      ;
; 15.587 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.051      ; 6.404      ;
; 15.588 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.050      ; 6.402      ;
; 15.609 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.047      ; 6.378      ;
; 15.651 ; adr[1]    ; romBlue:ramcho2|data_reg[297]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.758      ; 6.022      ;
; 15.666 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.037      ; 6.311      ;
; 15.669 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.030      ; 6.301      ;
; 15.681 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.030      ; 6.289      ;
; 15.688 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a112~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.042      ; 6.294      ;
; 15.707 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.031      ; 6.264      ;
; 15.715 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.032      ; 6.257      ;
; 15.732 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.030      ; 6.238      ;
; 15.735 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a336~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.032      ; 6.237      ;
; 15.771 ; adr[1]    ; romBlue:ramcho2|data_reg[290]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.756      ; 5.900      ;
; 15.774 ; adr[4]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.761      ; 5.902      ;
; 15.826 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.030      ; 6.144      ;
; 15.829 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.030      ; 6.141      ;
; 15.832 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.037      ; 6.145      ;
; 15.862 ; adr[4]    ; romBlue:ramcho2|data_reg[297]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.761      ; 5.814      ;
; 15.880 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a448~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.027      ; 6.087      ;
; 15.883 ; adr[2]    ; romBlue:ramcho2|data_reg[318]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.760      ; 5.792      ;
; 15.888 ; adr[2]    ; romBlue:ramcho2|data_reg[314]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.760      ; 5.787      ;
; 15.888 ; adr[3]    ; romBlue:ramcho2|data_reg[290]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.756      ; 5.783      ;
; 15.906 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a153~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.044      ; 6.078      ;
; 15.907 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.046      ; 6.079      ;
; 15.917 ; adr[2]    ; romBlue:ramcho2|data_reg[290]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.756      ; 5.754      ;
; 15.922 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.034      ; 6.052      ;
; 15.934 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.039      ; 6.045      ;
; 15.957 ; adr[2]    ; romBlue:ramcho2|data_reg[286]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.760      ; 5.718      ;
; 15.957 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.039      ; 6.022      ;
; 15.965 ; adr[3]    ; romBlue:ramcho2|data_reg[318]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.760      ; 5.710      ;
; 15.968 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.039      ; 6.011      ;
; 15.968 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.053      ; 6.025      ;
; 15.970 ; adr[3]    ; romBlue:ramcho2|data_reg[314]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.760      ; 5.705      ;
; 15.981 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.044      ; 6.003      ;
; 15.987 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.038      ; 5.991      ;
; 15.991 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.033      ; 5.982      ;
; 15.998 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.042      ; 5.984      ;
; 16.018 ; adr[4]    ; romBlue:ramcho2|data_reg[318]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.763      ; 5.660      ;
; 16.020 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.054      ; 5.974      ;
; 16.023 ; adr[4]    ; romBlue:ramcho2|data_reg[314]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.763      ; 5.655      ;
; 16.030 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.042      ; 5.952      ;
; 16.035 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.042      ; 5.947      ;
; 16.039 ; adr[3]    ; romBlue:ramcho2|data_reg[286]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.760      ; 5.636      ;
; 16.042 ; adr[2]    ; romBlue:ramcho2|data_reg[293]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.758      ; 5.631      ;
; 16.043 ; adr[3]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.758      ; 5.630      ;
; 16.050 ; adr[2]    ; romBlue:ramcho2|data_reg[317]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.760      ; 5.625      ;
; 16.052 ; adr[4]    ; romBlue:ramcho2|data_reg[290]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.759      ; 5.622      ;
; 16.057 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.042      ; 5.925      ;
; 16.079 ; adr[2]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.758      ; 5.594      ;
; 16.090 ; adr[1]    ; romBlue:ramcho2|data_reg[293]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.758      ; 5.583      ;
; 16.092 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.054      ; 5.902      ;
; 16.092 ; adr[4]    ; romBlue:ramcho2|data_reg[286]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.763      ; 5.586      ;
; 16.093 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.050      ; 5.897      ;
; 16.098 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.036      ; 5.878      ;
; 16.101 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.027      ; 5.866      ;
; 16.102 ; adr[3]    ; romBlue:ramcho2|data_reg[297]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.758      ; 5.571      ;
; 16.117 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.027      ; 5.850      ;
; 16.118 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.035      ; 5.857      ;
; 16.126 ; adr[6]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.035      ; 5.849      ;
; 16.127 ; adr[4]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.043      ; 5.856      ;
; 16.127 ; adr[4]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.043      ; 5.856      ;
; 16.132 ; adr[3]    ; romBlue:ramcho2|data_reg[317]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.760      ; 5.543      ;
; 16.135 ; adr[1]    ; romBlue:ramcho2|data_reg[301]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.758      ; 5.538      ;
; 16.136 ; adr[2]    ; romBlue:ramcho2|data_reg[297]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.758      ; 5.537      ;
; 16.150 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.033      ; 5.823      ;
; 16.168 ; adr[6]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.033      ; 5.805      ;
; 16.170 ; adr[6]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.034      ; 5.804      ;
; 16.174 ; adr[2]    ; romBlue:ramcho2|data_reg[300]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.758      ; 5.499      ;
; 16.175 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a153~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.047      ; 5.812      ;
; 16.177 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.049      ; 5.812      ;
; 16.185 ; adr[4]    ; romBlue:ramcho2|data_reg[317]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.763      ; 5.493      ;
; 16.188 ; adr[1]    ; romBlue:ramcho2|data_reg[286]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.760      ; 5.487      ;
; 16.205 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a448~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.030      ; 5.765      ;
; 16.208 ; adr[1]    ; romBlue:ramcho2|data_reg[314]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.760      ; 5.467      ;
; 16.212 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a112~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.045      ; 5.773      ;
; 16.213 ; adr[4]    ; romBlue:ramcho2|data_reg[293]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.761      ; 5.463      ;
; 16.229 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a464~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.039      ; 5.750      ;
; 16.229 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.042      ; 5.753      ;
; 16.236 ; adr[1]    ; romGreen2:ramcho4|data_reg[16]                                                                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.759      ; 5.438      ;
; 16.248 ; adr[1]    ; romBlue:ramcho2|data_reg[300]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.758      ; 5.425      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                           ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.312 ; debouncing:deboun1|pr_state.state5                     ; debouncing:deboun1|pr_state.state5                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debouncing:deboun1|pr_state.state3                     ; debouncing:deboun1|pr_state.state3                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[5]                          ; ballcontroller:b0la|anclax[5]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[0]                          ; ballcontroller:b0la|anclax[0]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[3]                          ; ballcontroller:b0la|anclax[3]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[2]                          ; ballcontroller:b0la|anclax[2]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[1]                          ; ballcontroller:b0la|anclax[1]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[4]                          ; ballcontroller:b0la|anclax[4]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[8]                          ; ballcontroller:b0la|anclax[8]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[6]                          ; ballcontroller:b0la|anclax[6]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[7]                          ; ballcontroller:b0la|anclax[7]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[9]                          ; ballcontroller:b0la|anclax[9]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[10]                         ; ballcontroller:b0la|anclax[10]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[11]                         ; ballcontroller:b0la|anclax[11]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[12]                         ; ballcontroller:b0la|anclax[12]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[13]                         ; ballcontroller:b0la|anclax[13]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[14]                         ; ballcontroller:b0la|anclax[14]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[15]                         ; ballcontroller:b0la|anclax[15]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[16]                         ; ballcontroller:b0la|anclax[16]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[17]                         ; ballcontroller:b0la|anclax[17]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[18]                         ; ballcontroller:b0la|anclax[18]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[19]                         ; ballcontroller:b0la|anclax[19]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[20]                         ; ballcontroller:b0la|anclax[20]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[21]                         ; ballcontroller:b0la|anclax[21]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[22]                         ; ballcontroller:b0la|anclax[22]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[23]                         ; ballcontroller:b0la|anclax[23]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[24]                         ; ballcontroller:b0la|anclax[24]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[25]                         ; ballcontroller:b0la|anclax[25]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[26]                         ; ballcontroller:b0la|anclax[26]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[28]                         ; ballcontroller:b0la|anclax[28]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[27]                         ; ballcontroller:b0la|anclax[27]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[29]                         ; ballcontroller:b0la|anclax[29]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[30]                         ; ballcontroller:b0la|anclax[30]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|anclax[31]                         ; ballcontroller:b0la|anclax[31]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[18]                       ; ballcontroller:b0la|puntosVS[18]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[4]                        ; ballcontroller:b0la|puntosVS[4]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[5]                        ; ballcontroller:b0la|puntosVS[5]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[6]                        ; ballcontroller:b0la|puntosVS[6]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[7]                        ; ballcontroller:b0la|puntosVS[7]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[8]                        ; ballcontroller:b0la|puntosVS[8]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[9]                        ; ballcontroller:b0la|puntosVS[9]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[10]                       ; ballcontroller:b0la|puntosVS[10]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[11]                       ; ballcontroller:b0la|puntosVS[11]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[13]                       ; ballcontroller:b0la|puntosVS[13]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[14]                       ; ballcontroller:b0la|puntosVS[14]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[15]                       ; ballcontroller:b0la|puntosVS[15]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[16]                       ; ballcontroller:b0la|puntosVS[16]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[17]                       ; ballcontroller:b0la|puntosVS[17]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[19]                       ; ballcontroller:b0la|puntosVS[19]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[20]                       ; ballcontroller:b0la|puntosVS[20]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[21]                       ; ballcontroller:b0la|puntosVS[21]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[22]                       ; ballcontroller:b0la|puntosVS[22]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[23]                       ; ballcontroller:b0la|puntosVS[23]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[30]                       ; ballcontroller:b0la|puntosVS[30]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[28]                       ; ballcontroller:b0la|puntosVS[28]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[29]                       ; ballcontroller:b0la|puntosVS[29]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ballcontroller:b0la|puntosVS[31]                       ; ballcontroller:b0la|puntosVS[31]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debouncing:deboun2|pr_state.state2                     ; debouncing:deboun2|pr_state.state2                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; conta[0]                                               ; conta[0]                                               ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debouncing:deboun1|pr_state.state2                     ; debouncing:deboun1|pr_state.state2                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debouncing:deboun1|pr_state.state1                     ; debouncing:deboun1|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ballcontroller:b0la|puntosVS[0]                        ; ballcontroller:b0la|puntosVS[0]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ballcontroller:b0la|puntosVS[1]                        ; ballcontroller:b0la|puntosVS[1]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ballcontroller:b0la|puntosVS[2]                        ; ballcontroller:b0la|puntosVS[2]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ballcontroller:b0la|puntosVS[3]                        ; ballcontroller:b0la|puntosVS[3]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ballcontroller:b0la|puntosVS[12]                       ; ballcontroller:b0la|puntosVS[12]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ballcontroller:b0la|puntosVS[24]                       ; ballcontroller:b0la|puntosVS[24]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ballcontroller:b0la|puntosVS[25]                       ; ballcontroller:b0la|puntosVS[25]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ballcontroller:b0la|puntosVS[26]                       ; ballcontroller:b0la|puntosVS[26]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; ballcontroller:b0la|puntosVS[27]                       ; ballcontroller:b0la|puntosVS[27]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; escenario                                              ; escenario                                              ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; adr[7]                                                 ; adr[7]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; adr[0]                                                 ; adr[0]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; adr[4]                                                 ; adr[4]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; adr[5]                                                 ; adr[5]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; adr[6]                                                 ; adr[6]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debouncing:deboun2|pr_state.state5                     ; debouncing:deboun2|pr_state.state5                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debouncing:deboun2|pr_state.state1                     ; debouncing:deboun2|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debouncing:deboun3|pr_state.state5                     ; debouncing:deboun3|pr_state.state5                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debouncing:deboun3|pr_state.state2                     ; debouncing:deboun3|pr_state.state2                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debouncing:deboun3|pr_state.state1                     ; debouncing:deboun3|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.336 ; debouncing:deboun2|univ_bin_counter:timer1|temp[16]    ; debouncing:deboun2|univ_bin_counter:timer1|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.535      ;
; 0.337 ; debouncing:deboun1|univ_bin_counter:timer3|temp[16]    ; debouncing:deboun1|univ_bin_counter:timer3|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.535      ;
; 0.337 ; debouncing:deboun1|univ_bin_counter:timer1|temp[16]    ; debouncing:deboun1|univ_bin_counter:timer1|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.535      ;
; 0.337 ; debouncing:deboun3|univ_bin_counter:timer3|temp[16]    ; debouncing:deboun3|univ_bin_counter:timer3|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.535      ;
; 0.338 ; debouncing:deboun3|univ_bin_counter:timer2|temp[16]    ; debouncing:deboun3|univ_bin_counter:timer2|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.536      ;
; 0.343 ; debouncing:deboun2|univ_bin_counter:timer2|temp[16]    ; debouncing:deboun2|univ_bin_counter:timer2|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.541      ;
; 0.344 ; debouncing:deboun2|univ_bin_counter:timer3|temp[16]    ; debouncing:deboun2|univ_bin_counter:timer3|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.542      ;
; 0.347 ; debouncing:deboun3|pr_state.state4                     ; debouncing:deboun3|debsw_a                             ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.545      ;
; 0.347 ; debouncing:deboun2|pr_state.state0                     ; debouncing:deboun2|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.545      ;
; 0.348 ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[18] ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[18] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.547      ;
; 0.348 ; debouncing:deboun3|univ_bin_counter:timer1|temp[16]    ; debouncing:deboun3|univ_bin_counter:timer1|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.547      ;
; 0.349 ; debouncing:deboun1|pr_state.state0                     ; debouncing:deboun1|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.547      ;
; 0.350 ; debouncing:deboun1|univ_bin_counter:timer2|temp[16]    ; debouncing:deboun1|univ_bin_counter:timer2|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.549      ;
; 0.363 ; debouncing:deboun2|pr_state.state2                     ; debouncing:deboun2|pr_state.state3                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.562      ;
; 0.463 ; racketcontroller:raqueta1|anclayR1[31]                 ; racketcontroller:raqueta1|anclayR1[31]                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.662      ;
; 0.487 ; debouncing:deboun3|pr_state.state2                     ; debouncing:deboun3|pr_state.state3                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.685      ;
; 0.499 ; debouncing:deboun2|univ_bin_counter:timer0|temp[11]    ; debouncing:deboun2|univ_bin_counter:timer0|temp[11]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; debouncing:deboun2|univ_bin_counter:timer0|temp[7]     ; debouncing:deboun2|univ_bin_counter:timer0|temp[7]     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; debouncing:deboun2|univ_bin_counter:timer2|temp[5]     ; debouncing:deboun2|univ_bin_counter:timer2|temp[5]     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.498 ; univ_bin_counter:timerRY2|temp[9]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.502 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; univ_bin_counter:timerRY2|temp[8]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; univ_bin_counter:timerRY2|temp[16] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; univ_bin_counter:timerRY2|temp[14] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.517 ; univ_bin_counter:timerRY2|temp[22] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.743 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.942      ;
; 0.744 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.748 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.751 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.950      ;
; 0.752 ; univ_bin_counter:timerRY2|temp[8]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.758 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.760 ; univ_bin_counter:timerRY2|temp[14] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.832 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.031      ;
; 0.833 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.032      ;
; 0.840 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.039      ;
; 0.844 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.849 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.850 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.049      ;
; 0.854 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.857 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.056      ;
; 0.879 ; univ_bin_counter:timerRY2|temp[13] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.077      ;
; 0.895 ; univ_bin_counter:timerRY2|temp[12] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.093      ;
; 0.905 ; univ_bin_counter:timerRY2|temp[15] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.103      ;
; 0.906 ; univ_bin_counter:timerRY2|temp[21] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.104      ;
; 0.919 ; univ_bin_counter:timerRY2|temp[20] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.117      ;
; 0.933 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.132      ;
; 0.935 ; univ_bin_counter:timerRY2|temp[9]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.133      ;
; 0.936 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.135      ;
; 0.940 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.139      ;
; 0.943 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.142      ;
; 0.946 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.145      ;
; 0.950 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.149      ;
; 0.952 ; univ_bin_counter:timerRY2|temp[16] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.150      ;
; 0.952 ; univ_bin_counter:timerRY2|temp[8]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.150      ;
; 0.972 ; univ_bin_counter:timerRY2|temp[19] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.170      ;
; 0.975 ; univ_bin_counter:timerRY2|temp[13] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.173      ;
; 0.991 ; univ_bin_counter:timerRY2|temp[12] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.189      ;
; 1.012 ; univ_bin_counter:timerRY2|temp[18] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.210      ;
; 1.025 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.224      ;
; 1.029 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.228      ;
; 1.031 ; univ_bin_counter:timerRY2|temp[9]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.229      ;
; 1.032 ; univ_bin_counter:timerRY2|temp[13] ; univ_bin_counter:timerRY2|temp[13] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.230      ;
; 1.032 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.231      ;
; 1.032 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.230      ;
; 1.039 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.238      ;
; 1.048 ; univ_bin_counter:timerRY2|temp[14] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.246      ;
; 1.048 ; univ_bin_counter:timerRY2|temp[8]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.246      ;
; 1.049 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.247      ;
; 1.051 ; univ_bin_counter:timerRY2|temp[23] ; univ_bin_counter:timerRY2|temp[23] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.249      ;
; 1.052 ; univ_bin_counter:timerRY2|temp[20] ; univ_bin_counter:timerRY2|temp[20] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.250      ;
; 1.057 ; univ_bin_counter:timerRY2|temp[15] ; univ_bin_counter:timerRY2|temp[15] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.255      ;
; 1.074 ; univ_bin_counter:timerRY2|temp[21] ; univ_bin_counter:timerRY2|temp[21] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.272      ;
; 1.095 ; univ_bin_counter:timerRY2|temp[17] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.293      ;
; 1.098 ; univ_bin_counter:timerRY2|temp[0]  ; univ_bin_counter:timerRY2|temp[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.297      ;
; 1.105 ; univ_bin_counter:timerRY2|temp[0]  ; univ_bin_counter:timerRY2|temp[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.304      ;
; 1.111 ; univ_bin_counter:timerRY2|temp[5]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.310      ;
; 1.121 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.320      ;
; 1.128 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.326      ;
; 1.133 ; univ_bin_counter:timerRY2|temp[14] ; univ_bin_counter:timerRY2|temp[15] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.331      ;
; 1.145 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.343      ;
; 1.146 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.344      ;
; 1.148 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.346      ;
; 1.158 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[19] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.356      ;
; 1.162 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[12] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.360      ;
; 1.165 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.363      ;
; 1.167 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[17] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.365      ;
; 1.167 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[15] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.365      ;
; 1.168 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[0]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.366      ;
; 1.169 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.367      ;
; 1.169 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[13] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.367      ;
; 1.170 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[18] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.368      ;
; 1.193 ; univ_bin_counter:timerRY2|temp[15] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.391      ;
; 1.194 ; univ_bin_counter:timerRY2|temp[0]  ; univ_bin_counter:timerRY2|temp[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.393      ;
; 1.198 ; univ_bin_counter:timerRY2|temp[5]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.397      ;
; 1.201 ; univ_bin_counter:timerRY2|temp[0]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.400      ;
; 1.207 ; univ_bin_counter:timerRY2|temp[5]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.406      ;
; 1.216 ; univ_bin_counter:timerRY2|temp[17] ; univ_bin_counter:timerRY2|temp[17] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.414      ;
; 1.220 ; univ_bin_counter:timerRY2|temp[19] ; univ_bin_counter:timerRY2|temp[19] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.418      ;
; 1.229 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.427      ;
; 1.232 ; univ_bin_counter:timerRY2|temp[12] ; univ_bin_counter:timerRY2|temp[12] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.430      ;
; 1.237 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.435      ;
; 1.239 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.437      ;
; 1.242 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.440      ;
; 1.244 ; univ_bin_counter:timerRY2|temp[11] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.442      ;
; 1.247 ; univ_bin_counter:timerRY2|temp[16] ; univ_bin_counter:timerRY2|temp[20] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.445      ;
; 1.247 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[19] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.445      ;
; 1.250 ; univ_bin_counter:timerRY2|temp[18] ; univ_bin_counter:timerRY2|temp[18] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.448      ;
; 1.251 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[12] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.449      ;
; 1.254 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.452      ;
; 1.256 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[17] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.454      ;
; 1.256 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[15] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.454      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+--------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 37.140 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[9]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.814      ;
; 37.140 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[10] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.814      ;
; 37.140 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[11] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.814      ;
; 37.140 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[12] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.814      ;
; 37.140 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[13] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.814      ;
; 37.140 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[14] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.814      ;
; 37.140 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[15] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.814      ;
; 37.140 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[16] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.814      ;
; 37.140 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[17] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.814      ;
; 37.140 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[18] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.814      ;
; 37.165 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[0]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.788      ;
; 37.165 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[1]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.788      ;
; 37.165 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[2]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.788      ;
; 37.165 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[3]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.788      ;
; 37.165 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[4]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.788      ;
; 37.165 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[5]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.788      ;
; 37.165 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[6]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.788      ;
; 37.165 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[7]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.788      ;
; 37.165 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[8]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.788      ;
+--------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 2.346 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[0]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 2.583      ;
; 2.346 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[1]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 2.583      ;
; 2.346 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[2]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 2.583      ;
; 2.346 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[3]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 2.583      ;
; 2.346 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[4]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 2.583      ;
; 2.346 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[5]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 2.583      ;
; 2.346 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[6]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 2.583      ;
; 2.346 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[7]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 2.583      ;
; 2.346 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[8]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 2.583      ;
; 2.373 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[9]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 2.611      ;
; 2.373 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[10] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 2.611      ;
; 2.373 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[11] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 2.611      ;
; 2.373 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[12] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 2.611      ;
; 2.373 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[13] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 2.611      ;
; 2.373 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[14] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 2.611      ;
; 2.373 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[15] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 2.611      ;
; 2.373 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[16] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 2.611      ;
; 2.373 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[17] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 2.611      ;
; 2.373 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[18] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 2.611      ;
+-------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                 ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; 9.575 ; 9.805        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ;
; 9.575 ; 9.805        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ;
; 9.575 ; 9.805        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ;
; 9.575 ; 9.805        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a559~porta_address_reg0  ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a336~porta_address_reg0  ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a508~porta_address_reg0  ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a584~porta_address_reg0  ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a823~porta_address_reg0  ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ;
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a111~porta_address_reg0  ;
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a112~porta_address_reg0  ;
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a153~porta_address_reg0  ;
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a264~porta_address_reg0  ;
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ;
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ;
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ;
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ;
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a464~porta_address_reg0  ;
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a495~porta_address_reg0  ;
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ;
; 9.579 ; 9.809        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ;
; 9.579 ; 9.809        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a399~porta_address_reg0  ;
; 9.579 ; 9.809        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a448~porta_address_reg0  ;
; 9.579 ; 9.809        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ;
; 9.579 ; 9.809        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ;
; 9.579 ; 9.809        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue2:ramcho5|data_reg[288]                                                                         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[290]                                                                          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[1]                                                                      ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[2]                                                                      ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[3]                                                                      ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[4]                                                                      ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[6]                                                                      ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[7]                                                                      ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[8]                                                                      ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[9]                                                                      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[286]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[293]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[294]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[296]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[297]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[299]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[300]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[301]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[314]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[317]                                                                          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[318]                                                                          ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romGreen2:ramcho4|data_reg[16]                                                                         ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[0]                                                                      ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[10]                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[11]                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[12]                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[13]                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[15]                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[17]                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[18]                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[19]                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[20]                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[21]                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[23]                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[5]                                                                      ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romRed2:ramcho3|data_reg[71]                                                                           ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[14]                                                                     ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[16]                                                                     ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[22]                                                                     ;
; 9.785 ; 9.785        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0]                                                      ;
; 9.785 ; 9.785        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; reloj|altpll_component|auto_generated|pll1|observablevcoout                                            ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                            ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a306|clk0                                                 ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a417|clk0                                                 ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a47|clk0                                                  ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a559|clk0                                                 ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[290]|clk                                                                              ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho5|data_reg[288]|clk                                                                              ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a200|clk0                                                 ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a201|clk0                                                 ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a305|clk0                                                 ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a31|clk0                                                  ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a328|clk0                                                 ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a336|clk0                                                 ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a366|clk0                                                 ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a416|clk0                                                 ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a508|clk0                                                 ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a584|clk0                                                 ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a823|clk0                                                 ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a877|clk0                                                 ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; timerRY2|temp[1]|clk                                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                               ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+--------------------------------+
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[0]                      ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[10]                     ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[11]                     ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[12]                     ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[13]                     ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[14]                     ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[15]                     ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[1]                      ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[2]                      ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[3]                      ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[4]                      ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[5]                      ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[6]                      ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[7]                      ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[8]                      ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[9]                      ;
; 19.748 ; 19.964       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; escenario                      ;
; 19.749 ; 19.965       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[0]  ;
; 19.749 ; 19.965       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[15] ;
; 19.749 ; 19.965       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[25] ;
; 19.749 ; 19.965       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[26] ;
; 19.749 ; 19.965       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[27] ;
; 19.749 ; 19.965       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[28] ;
; 19.749 ; 19.965       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[29] ;
; 19.749 ; 19.965       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[30] ;
; 19.749 ; 19.965       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[31] ;
; 19.749 ; 19.965       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[4]  ;
; 19.749 ; 19.965       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; conta[0]                       ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hsync~reg0                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; R[0]~reg0                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; R[1]~reg0                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; R[2]~reg0                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; R[3]~reg0                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[0]                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[10]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[11]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[12]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[13]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[14]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[15]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[16]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[17]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[18]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[19]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[1]                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[20]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[21]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[22]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[23]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[24]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[25]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[26]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[27]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[28]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[29]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[2]                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[30]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[31]                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[3]                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[4]                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[5]                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[6]                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[7]                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[8]                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vpos_S[9]                      ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vsync~reg0                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[13] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[14] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[1]  ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[2]  ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[3]  ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[5]  ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[7]  ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[8]  ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[9]  ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[0]  ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[10] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[11] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[12] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[13] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[14] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[15] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[16] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[17] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[18] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[19] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[20] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[21] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[22] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[23] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[24] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[25] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[28] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[29] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[30] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[31] ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[4]  ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[6]  ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[7]  ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[9]  ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; btn1      ; clk        ; 4.975 ; 5.372 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn2      ; clk        ; 4.000 ; 4.358 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn3      ; clk        ; 4.132 ; 4.526 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; rst       ; clk        ; 4.941 ; 5.386 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; sw[*]     ; clk        ; 7.406 ; 7.752 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[0]    ; clk        ; 7.406 ; 7.752 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[1]    ; clk        ; 7.322 ; 7.716 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; btn1      ; clk        ; -3.896 ; -4.255 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn2      ; clk        ; -3.098 ; -3.460 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn3      ; clk        ; -3.250 ; -3.638 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; rst       ; clk        ; -4.082 ; -4.489 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; sw[*]     ; clk        ; -3.479 ; -3.867 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[0]    ; clk        ; -3.574 ; -3.917 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[1]    ; clk        ; -3.479 ; -3.867 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+------------+------------+--------+--------+------------+---------------------------------------------------+
; B[*]       ; clk        ; 5.083  ; 4.990  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[0]      ; clk        ; 5.083  ; 4.990  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[1]      ; clk        ; 4.531  ; 4.493  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[2]      ; clk        ; 5.023  ; 4.959  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[3]      ; clk        ; 4.437  ; 4.389  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; G[*]       ; clk        ; 4.579  ; 4.548  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[0]      ; clk        ; 4.461  ; 4.425  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[1]      ; clk        ; 4.505  ; 4.474  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[2]      ; clk        ; 4.075  ; 4.086  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[3]      ; clk        ; 4.579  ; 4.548  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Hsync      ; clk        ; 4.108  ; 4.125  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; R[*]       ; clk        ; 4.584  ; 4.522  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[0]      ; clk        ; 4.584  ; 4.522  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[1]      ; clk        ; 3.920  ; 3.969  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[2]      ; clk        ; 4.160  ; 4.129  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[3]      ; clk        ; 3.850  ; 3.863  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Vsync      ; clk        ; 3.916  ; 3.888  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega1[*]  ; clk        ; 24.729 ; 24.651 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[0] ; clk        ; 24.423 ; 24.407 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[1] ; clk        ; 24.729 ; 24.651 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[2] ; clk        ; 24.457 ; 24.283 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[3] ; clk        ; 24.442 ; 24.353 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[4] ; clk        ; 24.335 ; 24.359 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[5] ; clk        ; 24.563 ; 24.534 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[6] ; clk        ; 24.341 ; 24.503 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega2[*]  ; clk        ; 28.532 ; 28.434 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[0] ; clk        ; 28.370 ; 28.272 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[1] ; clk        ; 28.532 ; 28.434 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[2] ; clk        ; 28.527 ; 28.381 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[3] ; clk        ; 28.509 ; 28.391 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[4] ; clk        ; 28.417 ; 28.314 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[5] ; clk        ; 28.531 ; 28.406 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[6] ; clk        ; 28.305 ; 28.387 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega3[*]  ; clk        ; 24.035 ; 24.070 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[0] ; clk        ; 23.752 ; 23.685 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[1] ; clk        ; 23.763 ; 23.690 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[2] ; clk        ; 23.975 ; 23.765 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[3] ; clk        ; 23.746 ; 23.675 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[4] ; clk        ; 23.601 ; 23.655 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[5] ; clk        ; 24.035 ; 24.070 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[6] ; clk        ; 23.902 ; 23.995 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega4[*]  ; clk        ; 29.584 ; 29.582 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[0] ; clk        ; 28.988 ; 28.889 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[1] ; clk        ; 29.342 ; 29.249 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[2] ; clk        ; 29.559 ; 29.482 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[3] ; clk        ; 29.271 ; 29.171 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[4] ; clk        ; 29.584 ; 29.483 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[5] ; clk        ; 29.512 ; 29.463 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[6] ; clk        ; 29.518 ; 29.582 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+------------+------------+-------+-------+------------+---------------------------------------------------+
; B[*]       ; clk        ; 4.018 ; 3.972 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[0]      ; clk        ; 4.639 ; 4.549 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[1]      ; clk        ; 4.109 ; 4.072 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[2]      ; clk        ; 4.581 ; 4.519 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[3]      ; clk        ; 4.018 ; 3.972 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; G[*]       ; clk        ; 3.671 ; 3.681 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[0]      ; clk        ; 4.042 ; 4.007 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[1]      ; clk        ; 4.084 ; 4.053 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[2]      ; clk        ; 3.671 ; 3.681 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[3]      ; clk        ; 4.155 ; 4.125 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Hsync      ; clk        ; 3.703 ; 3.718 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; R[*]       ; clk        ; 3.456 ; 3.468 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[0]      ; clk        ; 4.159 ; 4.100 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[1]      ; clk        ; 3.522 ; 3.568 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[2]      ; clk        ; 3.752 ; 3.722 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[3]      ; clk        ; 3.456 ; 3.468 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Vsync      ; clk        ; 3.518 ; 3.491 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega1[*]  ; clk        ; 6.637 ; 6.599 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[0] ; clk        ; 6.737 ; 6.644 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[1] ; clk        ; 6.999 ; 6.879 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[2] ; clk        ; 6.750 ; 6.730 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[3] ; clk        ; 6.736 ; 6.625 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[4] ; clk        ; 6.707 ; 6.599 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[5] ; clk        ; 6.948 ; 6.877 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[6] ; clk        ; 6.637 ; 6.781 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega2[*]  ; clk        ; 4.787 ; 4.751 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[0] ; clk        ; 4.844 ; 4.751 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[1] ; clk        ; 5.008 ; 4.908 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[2] ; clk        ; 5.067 ; 4.886 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[3] ; clk        ; 4.961 ; 4.865 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[4] ; clk        ; 4.877 ; 4.830 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[5] ; clk        ; 4.988 ; 4.919 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[6] ; clk        ; 4.787 ; 4.836 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega3[*]  ; clk        ; 5.725 ; 5.668 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[0] ; clk        ; 5.748 ; 5.675 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[1] ; clk        ; 5.754 ; 5.676 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[2] ; clk        ; 6.033 ; 5.882 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[3] ; clk        ; 5.745 ; 5.668 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[4] ; clk        ; 5.725 ; 5.723 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[5] ; clk        ; 6.142 ; 6.120 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[6] ; clk        ; 5.881 ; 5.979 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega4[*]  ; clk        ; 3.853 ; 3.757 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[0] ; clk        ; 3.853 ; 3.757 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[1] ; clk        ; 4.215 ; 4.122 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[2] ; clk        ; 4.520 ; 4.384 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[3] ; clk        ; 4.103 ; 4.040 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[4] ; clk        ; 4.412 ; 4.386 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[5] ; clk        ; 4.353 ; 4.353 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[6] ; clk        ; 4.367 ; 4.441 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 11.044 ; 0.000         ;
; clk                                               ; 16.023 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.187 ; 0.000         ;
; clk                                               ; 0.297 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 38.167 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 1.484 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clk                                               ; 9.377  ; 0.000         ;
; reloj|altpll_component|auto_generated|pll1|clk[0] ; 19.785 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------------------+-----------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node   ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+-----------+--------------+---------------------------------------------------+--------------+------------+------------+
; 11.044 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.673     ; 7.220      ;
; 11.044 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.673     ; 7.220      ;
; 11.044 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.673     ; 7.220      ;
; 11.096 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.680     ; 7.161      ;
; 11.097 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.680     ; 7.160      ;
; 11.097 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.680     ; 7.160      ;
; 11.221 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.666     ; 7.050      ;
; 11.221 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.666     ; 7.050      ;
; 11.221 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.666     ; 7.050      ;
; 11.299 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.673     ; 6.965      ;
; 11.326 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.675     ; 6.936      ;
; 11.328 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.675     ; 6.934      ;
; 11.330 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.675     ; 6.932      ;
; 11.334 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.681     ; 6.922      ;
; 11.335 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.681     ; 6.921      ;
; 11.335 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.681     ; 6.921      ;
; 11.337 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.672     ; 6.928      ;
; 11.338 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.672     ; 6.927      ;
; 11.338 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.672     ; 6.927      ;
; 11.344 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.689     ; 6.904      ;
; 11.346 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.689     ; 6.902      ;
; 11.347 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.683     ; 6.907      ;
; 11.348 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.689     ; 6.900      ;
; 11.348 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.683     ; 6.906      ;
; 11.348 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.683     ; 6.906      ;
; 11.352 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.680     ; 6.905      ;
; 11.375 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.683     ; 6.879      ;
; 11.377 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.683     ; 6.877      ;
; 11.379 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.683     ; 6.875      ;
; 11.457 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.673     ; 6.807      ;
; 11.457 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.673     ; 6.807      ;
; 11.457 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.673     ; 6.807      ;
; 11.476 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.666     ; 6.795      ;
; 11.492 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.682     ; 6.763      ;
; 11.493 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.682     ; 6.762      ;
; 11.493 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.682     ; 6.762      ;
; 11.579 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.680      ;
; 11.579 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.680      ;
; 11.579 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.680      ;
; 11.584 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; R[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.675     ; 6.678      ;
; 11.586 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.665     ; 6.686      ;
; 11.586 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.665     ; 6.686      ;
; 11.586 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.665     ; 6.686      ;
; 11.590 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.681     ; 6.666      ;
; 11.593 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.672     ; 6.672      ;
; 11.600 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.659      ;
; 11.601 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.658      ;
; 11.601 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.658      ;
; 11.602 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; R[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.689     ; 6.646      ;
; 11.603 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.683     ; 6.651      ;
; 11.622 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.664     ; 6.651      ;
; 11.622 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.664     ; 6.651      ;
; 11.622 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.664     ; 6.651      ;
; 11.633 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; R[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.683     ; 6.621      ;
; 11.678 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.670     ; 6.589      ;
; 11.678 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.670     ; 6.589      ;
; 11.678 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.670     ; 6.589      ;
; 11.712 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.673     ; 6.552      ;
; 11.724 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.672     ; 6.541      ;
; 11.726 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.672     ; 6.539      ;
; 11.727 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.667     ; 6.543      ;
; 11.727 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.667     ; 6.543      ;
; 11.727 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.667     ; 6.543      ;
; 11.728 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.672     ; 6.537      ;
; 11.744 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.686     ; 6.507      ;
; 11.745 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.686     ; 6.506      ;
; 11.745 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.686     ; 6.506      ;
; 11.748 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.682     ; 6.507      ;
; 11.768 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a495~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.665     ; 6.504      ;
; 11.768 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a495~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.665     ; 6.504      ;
; 11.768 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a495~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.665     ; 6.504      ;
; 11.770 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.489      ;
; 11.772 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.487      ;
; 11.774 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.485      ;
; 11.777 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.482      ;
; 11.778 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.481      ;
; 11.778 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.481      ;
; 11.785 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a584~porta_address_reg0  ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.677     ; 6.475      ;
; 11.787 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a584~porta_address_reg0  ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.677     ; 6.473      ;
; 11.789 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a584~porta_address_reg0  ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.677     ; 6.471      ;
; 11.823 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.681     ; 6.433      ;
; 11.825 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.681     ; 6.431      ;
; 11.827 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.681     ; 6.429      ;
; 11.834 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.425      ;
; 11.841 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.665     ; 6.431      ;
; 11.850 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a823~porta_address_reg0  ; G[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.677     ; 6.410      ;
; 11.851 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a823~porta_address_reg0  ; G[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.677     ; 6.409      ;
; 11.851 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a823~porta_address_reg0  ; G[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.677     ; 6.409      ;
; 11.856 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; G[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.678     ; 6.403      ;
; 11.877 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.664     ; 6.396      ;
; 11.883 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.676     ; 6.378      ;
; 11.885 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.676     ; 6.376      ;
; 11.887 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.676     ; 6.374      ;
; 11.891 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ; B[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.662     ; 6.384      ;
; 11.891 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ; B[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.662     ; 6.384      ;
; 11.891 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ; B[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.662     ; 6.384      ;
; 11.933 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; B[3]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.670     ; 6.334      ;
; 11.944 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; R[0]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.690     ; 6.303      ;
; 11.946 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; R[2]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.690     ; 6.301      ;
; 11.948 ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; R[1]~reg0 ; clk          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.690     ; 6.299      ;
+--------+--------------------------------------------------------------------------------------------------------+-----------+--------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 16.023 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.378      ; 5.284      ;
; 16.164 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.377      ; 5.142      ;
; 16.169 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a464~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.375      ; 5.135      ;
; 16.175 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a399~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.373      ; 5.127      ;
; 16.369 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.371      ; 4.931      ;
; 16.385 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.373      ; 4.917      ;
; 16.400 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.375      ; 4.904      ;
; 16.431 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.377      ; 4.875      ;
; 16.512 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.369      ; 4.786      ;
; 16.527 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.367      ; 4.769      ;
; 16.527 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.372      ; 4.774      ;
; 16.600 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a508~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.378      ; 4.707      ;
; 16.602 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.379      ; 4.706      ;
; 16.616 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.379      ; 4.692      ;
; 16.646 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.380      ; 4.663      ;
; 16.701 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a448~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.367      ; 4.595      ;
; 16.709 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.369      ; 4.589      ;
; 16.723 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.371      ; 4.577      ;
; 16.732 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a559~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.371      ; 4.568      ;
; 16.836 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.385      ; 4.478      ;
; 16.836 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.386      ; 4.479      ;
; 16.850 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.384      ; 4.463      ;
; 16.878 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.372      ; 4.423      ;
; 16.883 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.370      ; 4.416      ;
; 16.888 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.368      ; 4.409      ;
; 16.900 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a112~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.378      ; 4.407      ;
; 16.918 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.373      ; 4.384      ;
; 16.926 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.374      ; 4.377      ;
; 16.935 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.372      ; 4.366      ;
; 16.947 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a336~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.374      ; 4.356      ;
; 17.027 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.368      ; 4.270      ;
; 17.030 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.372      ; 4.271      ;
; 17.034 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.370      ; 4.265      ;
; 17.043 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a448~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.367      ; 4.253      ;
; 17.058 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a153~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.380      ; 4.251      ;
; 17.058 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.378      ; 4.249      ;
; 17.060 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.383      ; 4.252      ;
; 17.073 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.379      ; 4.235      ;
; 17.080 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.375      ; 4.224      ;
; 17.084 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.386      ; 4.231      ;
; 17.086 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.371      ; 4.214      ;
; 17.095 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.380      ; 4.214      ;
; 17.101 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.376      ; 4.204      ;
; 17.108 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.373      ; 4.194      ;
; 17.118 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.374      ; 4.185      ;
; 17.135 ; adr[1]    ; romBlue:ramcho2|data_reg[297]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.196      ; 3.968      ;
; 17.147 ; adr[1]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.196      ; 3.956      ;
; 17.151 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.381      ; 4.159      ;
; 17.156 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.387      ; 4.160      ;
; 17.158 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.379      ; 4.150      ;
; 17.159 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.375      ; 4.145      ;
; 17.163 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.385      ; 4.151      ;
; 17.163 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.373      ; 4.139      ;
; 17.172 ; adr[1]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.380      ; 4.137      ;
; 17.181 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.387      ; 4.135      ;
; 17.211 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.369      ; 4.087      ;
; 17.213 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.367      ; 4.083      ;
; 17.215 ; adr[4]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.380      ; 4.094      ;
; 17.216 ; adr[4]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.380      ; 4.093      ;
; 17.221 ; adr[6]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.375      ; 4.083      ;
; 17.232 ; adr[2]    ; romBlue:ramcho2|data_reg[293]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.196      ; 3.871      ;
; 17.240 ; adr[2]    ; romBlue:ramcho2|data_reg[297]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.196      ; 3.863      ;
; 17.243 ; adr[1]    ; romBlue:ramcho2|data_reg[290]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.200      ; 3.864      ;
; 17.244 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a448~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.368      ; 4.053      ;
; 17.245 ; adr[6]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.373      ; 4.057      ;
; 17.247 ; adr[6]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.374      ; 4.056      ;
; 17.252 ; adr[2]    ; romBlue:ramcho2|data_reg[314]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.197      ; 3.852      ;
; 17.252 ; adr[3]    ; romBlue:ramcho2|data_reg[297]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.196      ; 3.851      ;
; 17.254 ; adr[4]    ; romBlue:ramcho2|data_reg[314]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.198      ; 3.851      ;
; 17.255 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a153~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.381      ; 4.055      ;
; 17.256 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a495~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.372      ; 4.045      ;
; 17.257 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.384      ; 4.056      ;
; 17.258 ; adr[2]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.196      ; 3.845      ;
; 17.259 ; adr[4]    ; romBlue:ramcho2|data_reg[297]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.197      ; 3.845      ;
; 17.264 ; adr[3]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.196      ; 3.839      ;
; 17.271 ; adr[4]    ; romBlue:ramcho2|data_reg[296]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.197      ; 3.833      ;
; 17.276 ; adr[2]    ; romBlue:ramcho2|data_reg[318]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.197      ; 3.828      ;
; 17.276 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a823~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.374      ; 4.027      ;
; 17.278 ; adr[4]    ; romBlue:ramcho2|data_reg[318]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.198      ; 3.827      ;
; 17.279 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a112~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.379      ; 4.029      ;
; 17.290 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.380      ; 4.019      ;
; 17.294 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.385      ; 4.020      ;
; 17.294 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.386      ; 4.021      ;
; 17.295 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.376      ; 4.010      ;
; 17.295 ; adr[1]    ; romBlue:ramcho2|data_reg[293]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.196      ; 3.808      ;
; 17.296 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a464~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.376      ; 4.009      ;
; 17.299 ; adr[3]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.384      ; 4.014      ;
; 17.300 ; adr[2]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.369      ; 3.998      ;
; 17.305 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.373      ; 3.997      ;
; 17.307 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a399~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.374      ; 3.996      ;
; 17.308 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a464~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.376      ; 3.997      ;
; 17.308 ; adr[3]    ; romBlue:ramcho2|data_reg[314]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.197      ; 3.796      ;
; 17.309 ; adr[2]    ; romBlue:ramcho2|data_reg[286]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.197      ; 3.795      ;
; 17.311 ; adr[7]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.380      ; 3.998      ;
; 17.311 ; adr[4]    ; romBlue:ramcho2|data_reg[286]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.198      ; 3.794      ;
; 17.315 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.372      ; 3.986      ;
; 17.316 ; adr[3]    ; romBlue:ramcho2|data_reg[290]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.200      ; 3.791      ;
; 17.318 ; adr[5]    ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a399~porta_address_reg0  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.374      ; 3.985      ;
; 17.322 ; adr[1]    ; romBlue:ramcho2|data_reg[286]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.197      ; 3.782      ;
; 17.325 ; adr[1]    ; romBlue:ramcho2|data_reg[314]                                                                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.197      ; 3.779      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                           ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.187 ; ballcontroller:b0la|puntosVS[4]                        ; ballcontroller:b0la|puntosVS[4]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|puntosVS[5]                        ; ballcontroller:b0la|puntosVS[5]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|puntosVS[6]                        ; ballcontroller:b0la|puntosVS[6]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|puntosVS[7]                        ; ballcontroller:b0la|puntosVS[7]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|puntosVS[8]                        ; ballcontroller:b0la|puntosVS[8]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|puntosVS[9]                        ; ballcontroller:b0la|puntosVS[9]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|puntosVS[10]                       ; ballcontroller:b0la|puntosVS[10]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|puntosVS[11]                       ; ballcontroller:b0la|puntosVS[11]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|puntosVS[13]                       ; ballcontroller:b0la|puntosVS[13]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|puntosVS[14]                       ; ballcontroller:b0la|puntosVS[14]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|puntosVS[15]                       ; ballcontroller:b0la|puntosVS[15]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adr[7]                                                 ; adr[7]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adr[0]                                                 ; adr[0]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adr[4]                                                 ; adr[4]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adr[5]                                                 ; adr[5]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adr[6]                                                 ; adr[6]                                                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; debouncing:deboun2|pr_state.state2                     ; debouncing:deboun2|pr_state.state2                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|anclax[6]                          ; ballcontroller:b0la|anclax[6]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|anclax[10]                         ; ballcontroller:b0la|anclax[10]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|anclax[11]                         ; ballcontroller:b0la|anclax[11]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|anclax[12]                         ; ballcontroller:b0la|anclax[12]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|anclax[16]                         ; ballcontroller:b0la|anclax[16]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|anclax[17]                         ; ballcontroller:b0la|anclax[17]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|anclax[18]                         ; ballcontroller:b0la|anclax[18]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|anclax[19]                         ; ballcontroller:b0la|anclax[19]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|anclax[20]                         ; ballcontroller:b0la|anclax[20]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|anclax[21]                         ; ballcontroller:b0la|anclax[21]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|anclax[22]                         ; ballcontroller:b0la|anclax[22]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|anclax[23]                         ; ballcontroller:b0la|anclax[23]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ballcontroller:b0la|anclax[24]                         ; ballcontroller:b0la|anclax[24]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; conta[0]                                               ; conta[0]                                               ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debouncing:deboun1|pr_state.state5                     ; debouncing:deboun1|pr_state.state5                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debouncing:deboun1|pr_state.state3                     ; debouncing:deboun1|pr_state.state3                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debouncing:deboun1|pr_state.state2                     ; debouncing:deboun1|pr_state.state2                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debouncing:deboun1|pr_state.state1                     ; debouncing:deboun1|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[18]                       ; ballcontroller:b0la|puntosVS[18]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[0]                        ; ballcontroller:b0la|puntosVS[0]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[1]                        ; ballcontroller:b0la|puntosVS[1]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[2]                        ; ballcontroller:b0la|puntosVS[2]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[3]                        ; ballcontroller:b0la|puntosVS[3]                        ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[12]                       ; ballcontroller:b0la|puntosVS[12]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[16]                       ; ballcontroller:b0la|puntosVS[16]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[17]                       ; ballcontroller:b0la|puntosVS[17]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[19]                       ; ballcontroller:b0la|puntosVS[19]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[20]                       ; ballcontroller:b0la|puntosVS[20]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[21]                       ; ballcontroller:b0la|puntosVS[21]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[22]                       ; ballcontroller:b0la|puntosVS[22]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[23]                       ; ballcontroller:b0la|puntosVS[23]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[24]                       ; ballcontroller:b0la|puntosVS[24]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[25]                       ; ballcontroller:b0la|puntosVS[25]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[26]                       ; ballcontroller:b0la|puntosVS[26]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[27]                       ; ballcontroller:b0la|puntosVS[27]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[30]                       ; ballcontroller:b0la|puntosVS[30]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[28]                       ; ballcontroller:b0la|puntosVS[28]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[29]                       ; ballcontroller:b0la|puntosVS[29]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|puntosVS[31]                       ; ballcontroller:b0la|puntosVS[31]                       ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; escenario                                              ; escenario                                              ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debouncing:deboun2|pr_state.state5                     ; debouncing:deboun2|pr_state.state5                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debouncing:deboun2|pr_state.state1                     ; debouncing:deboun2|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debouncing:deboun3|pr_state.state5                     ; debouncing:deboun3|pr_state.state5                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debouncing:deboun3|pr_state.state2                     ; debouncing:deboun3|pr_state.state2                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debouncing:deboun3|pr_state.state1                     ; debouncing:deboun3|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[5]                          ; ballcontroller:b0la|anclax[5]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[0]                          ; ballcontroller:b0la|anclax[0]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[3]                          ; ballcontroller:b0la|anclax[3]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[2]                          ; ballcontroller:b0la|anclax[2]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[1]                          ; ballcontroller:b0la|anclax[1]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[4]                          ; ballcontroller:b0la|anclax[4]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[8]                          ; ballcontroller:b0la|anclax[8]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[7]                          ; ballcontroller:b0la|anclax[7]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[9]                          ; ballcontroller:b0la|anclax[9]                          ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[13]                         ; ballcontroller:b0la|anclax[13]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[14]                         ; ballcontroller:b0la|anclax[14]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[15]                         ; ballcontroller:b0la|anclax[15]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[25]                         ; ballcontroller:b0la|anclax[25]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[26]                         ; ballcontroller:b0la|anclax[26]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[28]                         ; ballcontroller:b0la|anclax[28]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[27]                         ; ballcontroller:b0la|anclax[27]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[29]                         ; ballcontroller:b0la|anclax[29]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[30]                         ; ballcontroller:b0la|anclax[30]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ballcontroller:b0la|anclax[31]                         ; ballcontroller:b0la|anclax[31]                         ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.198 ; debouncing:deboun3|univ_bin_counter:timer2|temp[16]    ; debouncing:deboun3|univ_bin_counter:timer2|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.317      ;
; 0.199 ; debouncing:deboun1|univ_bin_counter:timer3|temp[16]    ; debouncing:deboun1|univ_bin_counter:timer3|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; debouncing:deboun1|univ_bin_counter:timer1|temp[16]    ; debouncing:deboun1|univ_bin_counter:timer1|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; debouncing:deboun2|univ_bin_counter:timer1|temp[16]    ; debouncing:deboun2|univ_bin_counter:timer1|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; debouncing:deboun3|univ_bin_counter:timer3|temp[16]    ; debouncing:deboun3|univ_bin_counter:timer3|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.318      ;
; 0.201 ; debouncing:deboun3|pr_state.state4                     ; debouncing:deboun3|debsw_a                             ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.320      ;
; 0.202 ; debouncing:deboun2|univ_bin_counter:timer3|temp[16]    ; debouncing:deboun2|univ_bin_counter:timer3|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.321      ;
; 0.203 ; debouncing:deboun2|univ_bin_counter:timer2|temp[16]    ; debouncing:deboun2|univ_bin_counter:timer2|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.322      ;
; 0.205 ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[18] ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[18] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; debouncing:deboun1|univ_bin_counter:timer2|temp[16]    ; debouncing:deboun1|univ_bin_counter:timer2|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; debouncing:deboun3|univ_bin_counter:timer1|temp[16]    ; debouncing:deboun3|univ_bin_counter:timer1|temp[16]    ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.325      ;
; 0.209 ; debouncing:deboun2|pr_state.state0                     ; debouncing:deboun2|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.328      ;
; 0.210 ; debouncing:deboun1|pr_state.state0                     ; debouncing:deboun1|pr_state.state1                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.329      ;
; 0.210 ; debouncing:deboun2|pr_state.state2                     ; debouncing:deboun2|pr_state.state3                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.330      ;
; 0.267 ; racketcontroller:raqueta1|anclayR1[31]                 ; racketcontroller:raqueta1|anclayR1[31]                 ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.386      ;
; 0.270 ; debouncing:deboun3|pr_state.state2                     ; debouncing:deboun3|pr_state.state3                     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.389      ;
; 0.297 ; debouncing:deboun1|univ_bin_counter:timer1|temp[5]     ; debouncing:deboun1|univ_bin_counter:timer1|temp[5]     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; debouncing:deboun1|univ_bin_counter:timer1|temp[7]     ; debouncing:deboun1|univ_bin_counter:timer1|temp[7]     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; debouncing:deboun2|univ_bin_counter:timer2|temp[7]     ; debouncing:deboun2|univ_bin_counter:timer2|temp[7]     ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; univ_bin_counter:timerRY2|temp[9]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.416      ;
; 0.298 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.300 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; univ_bin_counter:timerRY2|temp[14] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; univ_bin_counter:timerRY2|temp[8]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; univ_bin_counter:timerRY2|temp[16] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.308 ; univ_bin_counter:timerRY2|temp[22] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.447 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.447 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.449 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.458 ; univ_bin_counter:timerRY2|temp[8]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.459 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.461 ; univ_bin_counter:timerRY2|temp[14] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.462 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.510 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.629      ;
; 0.510 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.629      ;
; 0.513 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.515 ; univ_bin_counter:timerRY2|temp[13] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.633      ;
; 0.515 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.634      ;
; 0.524 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.525 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.527 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.527 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.529 ; univ_bin_counter:timerRY2|temp[15] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.647      ;
; 0.531 ; univ_bin_counter:timerRY2|temp[21] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.649      ;
; 0.531 ; univ_bin_counter:timerRY2|temp[12] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.649      ;
; 0.543 ; univ_bin_counter:timerRY2|temp[20] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.661      ;
; 0.578 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.697      ;
; 0.579 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.698      ;
; 0.580 ; univ_bin_counter:timerRY2|temp[9]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.033      ; 0.697      ;
; 0.581 ; univ_bin_counter:timerRY2|temp[13] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.699      ;
; 0.581 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.700      ;
; 0.581 ; univ_bin_counter:timerRY2|temp[19] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.699      ;
; 0.586 ; univ_bin_counter:timerRY2|temp[13] ; univ_bin_counter:timerRY2|temp[13] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.705      ;
; 0.590 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.709      ;
; 0.590 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.709      ;
; 0.593 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.712      ;
; 0.594 ; univ_bin_counter:timerRY2|temp[16] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.713      ;
; 0.595 ; univ_bin_counter:timerRY2|temp[8]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.033      ; 0.712      ;
; 0.597 ; univ_bin_counter:timerRY2|temp[12] ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.715      ;
; 0.599 ; univ_bin_counter:timerRY2|temp[15] ; univ_bin_counter:timerRY2|temp[15] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.718      ;
; 0.600 ; univ_bin_counter:timerRY2|temp[20] ; univ_bin_counter:timerRY2|temp[20] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.719      ;
; 0.609 ; univ_bin_counter:timerRY2|temp[23] ; univ_bin_counter:timerRY2|temp[23] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.728      ;
; 0.609 ; univ_bin_counter:timerRY2|temp[18] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.727      ;
; 0.612 ; univ_bin_counter:timerRY2|temp[21] ; univ_bin_counter:timerRY2|temp[21] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.731      ;
; 0.642 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.761      ;
; 0.644 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.763      ;
; 0.645 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.764      ;
; 0.646 ; univ_bin_counter:timerRY2|temp[9]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.033      ; 0.763      ;
; 0.647 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.033      ; 0.764      ;
; 0.656 ; univ_bin_counter:timerRY2|temp[2]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.658 ; univ_bin_counter:timerRY2|temp[0]  ; univ_bin_counter:timerRY2|temp[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.778      ;
; 0.659 ; univ_bin_counter:timerRY2|temp[5]  ; univ_bin_counter:timerRY2|temp[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.779      ;
; 0.659 ; univ_bin_counter:timerRY2|temp[14] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.778      ;
; 0.661 ; univ_bin_counter:timerRY2|temp[0]  ; univ_bin_counter:timerRY2|temp[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.781      ;
; 0.661 ; univ_bin_counter:timerRY2|temp[17] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.779      ;
; 0.661 ; univ_bin_counter:timerRY2|temp[8]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.033      ; 0.778      ;
; 0.662 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.033      ; 0.779      ;
; 0.677 ; univ_bin_counter:timerRY2|temp[14] ; univ_bin_counter:timerRY2|temp[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.797      ;
; 0.700 ; univ_bin_counter:timerRY2|temp[17] ; univ_bin_counter:timerRY2|temp[17] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.819      ;
; 0.700 ; univ_bin_counter:timerRY2|temp[19] ; univ_bin_counter:timerRY2|temp[19] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.819      ;
; 0.708 ; univ_bin_counter:timerRY2|temp[12] ; univ_bin_counter:timerRY2|temp[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.827      ;
; 0.708 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.827      ;
; 0.713 ; univ_bin_counter:timerRY2|temp[7]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.033      ; 0.830      ;
; 0.717 ; univ_bin_counter:timerRY2|temp[18] ; univ_bin_counter:timerRY2|temp[18] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.836      ;
; 0.721 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[11] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.722 ; univ_bin_counter:timerRY2|temp[5]  ; univ_bin_counter:timerRY2|temp[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.842      ;
; 0.724 ; univ_bin_counter:timerRY2|temp[0]  ; univ_bin_counter:timerRY2|temp[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.844      ;
; 0.725 ; univ_bin_counter:timerRY2|temp[5]  ; univ_bin_counter:timerRY2|temp[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.845      ;
; 0.727 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[19] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.845      ;
; 0.727 ; univ_bin_counter:timerRY2|temp[0]  ; univ_bin_counter:timerRY2|temp[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.847      ;
; 0.727 ; univ_bin_counter:timerRY2|temp[15] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.845      ;
; 0.727 ; univ_bin_counter:timerRY2|temp[4]  ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.033      ; 0.844      ;
; 0.728 ; univ_bin_counter:timerRY2|temp[6]  ; univ_bin_counter:timerRY2|temp[16] ; clk          ; clk         ; 0.000        ; 0.033      ; 0.845      ;
; 0.731 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[12] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.849      ;
; 0.732 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[5]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.850      ;
; 0.733 ; univ_bin_counter:timerRY2|temp[19] ; univ_bin_counter:timerRY2|temp[20] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.852      ;
; 0.735 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[0]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.853      ;
; 0.735 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[13] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.853      ;
; 0.735 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[15] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.853      ;
; 0.736 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[10] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.854      ;
; 0.736 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[17] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.854      ;
; 0.738 ; univ_bin_counter:timerRY2|temp[1]  ; univ_bin_counter:timerRY2|temp[18] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.856      ;
; 0.741 ; univ_bin_counter:timerRY2|temp[11] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.859      ;
; 0.746 ; univ_bin_counter:timerRY2|temp[16] ; univ_bin_counter:timerRY2|temp[20] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.866      ;
; 0.748 ; univ_bin_counter:timerRY2|temp[12] ; univ_bin_counter:timerRY2|temp[13] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.867      ;
; 0.757 ; univ_bin_counter:timerRY2|temp[10] ; univ_bin_counter:timerRY2|temp[14] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.875      ;
; 0.761 ; univ_bin_counter:timerRY2|temp[18] ; univ_bin_counter:timerRY2|temp[20] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.880      ;
; 0.770 ; univ_bin_counter:timerRY2|temp[20] ; univ_bin_counter:timerRY2|temp[21] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.889      ;
; 0.770 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[11] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.888      ;
; 0.776 ; univ_bin_counter:timerRY2|temp[3]  ; univ_bin_counter:timerRY2|temp[19] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.894      ;
; 0.779 ; univ_bin_counter:timerRY2|temp[13] ; univ_bin_counter:timerRY2|temp[22] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.897      ;
; 0.779 ; univ_bin_counter:timerRY2|temp[16] ; univ_bin_counter:timerRY2|temp[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.899      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+--------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 38.167 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[9]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.026     ; 1.794      ;
; 38.167 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[10] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.026     ; 1.794      ;
; 38.167 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[11] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.026     ; 1.794      ;
; 38.167 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[12] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.026     ; 1.794      ;
; 38.167 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[13] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.026     ; 1.794      ;
; 38.167 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[14] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.026     ; 1.794      ;
; 38.167 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[15] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.026     ; 1.794      ;
; 38.167 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[16] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.026     ; 1.794      ;
; 38.167 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[17] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.026     ; 1.794      ;
; 38.167 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[18] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.026     ; 1.794      ;
; 38.180 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[0]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.027     ; 1.780      ;
; 38.180 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[1]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.027     ; 1.780      ;
; 38.180 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[2]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.027     ; 1.780      ;
; 38.180 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[3]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.027     ; 1.780      ;
; 38.180 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[4]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.027     ; 1.780      ;
; 38.180 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[5]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.027     ; 1.780      ;
; 38.180 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[6]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.027     ; 1.780      ;
; 38.180 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[7]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.027     ; 1.780      ;
; 38.180 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[8]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.027     ; 1.780      ;
+--------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.484 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[0]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.632      ;
; 1.484 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[1]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.632      ;
; 1.484 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[2]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.632      ;
; 1.484 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[3]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.632      ;
; 1.484 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[4]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.632      ;
; 1.484 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[5]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.632      ;
; 1.484 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[6]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.632      ;
; 1.484 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[7]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.632      ;
; 1.484 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[8]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.632      ;
; 1.498 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[9]  ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.647      ;
; 1.498 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[10] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.647      ;
; 1.498 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[11] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.647      ;
; 1.498 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[12] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.647      ;
; 1.498 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[13] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.647      ;
; 1.498 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[14] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.647      ;
; 1.498 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[15] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.647      ;
; 1.498 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[16] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.647      ;
; 1.498 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[17] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.647      ;
; 1.498 ; escenario ; ballcontroller:b0la|univ_bin_counter:timerRY1|temp[18] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.647      ;
+-------+-----------+--------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                 ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; 9.377 ; 9.607        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a540~porta_address_reg0  ;
; 9.378 ; 9.608        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a281~porta_address_reg0  ;
; 9.378 ; 9.608        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a31~porta_address_reg0   ;
; 9.378 ; 9.608        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a416~porta_address_reg0  ;
; 9.378 ; 9.608        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a464~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a200~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a201~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a305~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a328~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a384~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a399~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a417~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a432~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a448~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a47~porta_address_reg0   ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a48~porta_address_reg0   ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a508~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a52~porta_address_reg0   ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a559~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a625~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a751~porta_address_reg0  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a757~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a1003~porta_address_reg0 ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a111~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a112~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a153~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a169~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a264~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a306~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a322~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a336~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a361~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a366~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a495~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a572~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a584~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a823~porta_address_reg0  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; romRed:ramcho|altsyncram:Mux238_rtl_0|altsyncram_bqv:auto_generated|ram_block1a877~porta_address_reg0  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[286]                                                                          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[293]                                                                          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[294]                                                                          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[296]                                                                          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[297]                                                                          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[299]                                                                          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[300]                                                                          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[301]                                                                          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[314]                                                                          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[317]                                                                          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[318]                                                                          ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[1]                                                                      ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[2]                                                                      ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[3]                                                                      ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[4]                                                                      ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[6]                                                                      ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[7]                                                                      ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[8]                                                                      ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[9]                                                                      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romGreen2:ramcho4|data_reg[16]                                                                         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romRed2:ramcho3|data_reg[71]                                                                           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[0]                                                                      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[10]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[11]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[12]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[13]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[14]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[15]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[16]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[17]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[18]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[19]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[20]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[21]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[22]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[23]                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; univ_bin_counter:timerRY2|temp[5]                                                                      ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue2:ramcho5|data_reg[288]                                                                         ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; romBlue:ramcho2|data_reg[290]                                                                          ;
; 9.585 ; 9.585        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0]                                                      ;
; 9.585 ; 9.585        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; reloj|altpll_component|auto_generated|pll1|observablevcoout                                            ;
; 9.618 ; 9.618        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                            ;
; 9.620 ; 9.620        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[286]|clk                                                                              ;
; 9.620 ; 9.620        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[293]|clk                                                                              ;
; 9.620 ; 9.620        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[294]|clk                                                                              ;
; 9.620 ; 9.620        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[296]|clk                                                                              ;
; 9.620 ; 9.620        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[297]|clk                                                                              ;
; 9.620 ; 9.620        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[299]|clk                                                                              ;
; 9.620 ; 9.620        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[300]|clk                                                                              ;
; 9.620 ; 9.620        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[301]|clk                                                                              ;
; 9.620 ; 9.620        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[314]|clk                                                                              ;
; 9.620 ; 9.620        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[317]|clk                                                                              ;
; 9.620 ; 9.620        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho2|data_reg[318]|clk                                                                              ;
; 9.621 ; 9.621        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a540|clk0                                                 ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a281|clk0                                                 ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a31|clk0                                                  ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a416|clk0                                                 ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ramcho|Mux238_rtl_0|auto_generated|ram_block1a464|clk0                                                 ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; timerRY2|temp[1]|clk                                                                                   ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; timerRY2|temp[2]|clk                                                                                   ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; timerRY2|temp[3]|clk                                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reloj|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------+
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; G[0]~reg0                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; G[1]~reg0                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; G[2]~reg0                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; G[3]~reg0                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[0]                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[10]                       ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[11]                       ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[12]                       ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[13]                       ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[14]                       ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[15]                       ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[1]                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[2]                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[3]                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[4]                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[5]                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[6]                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[7]                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[8]                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hpos_S[9]                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Hsync~reg0                       ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; R[0]~reg0                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; R[1]~reg0                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; R[2]~reg0                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; R[3]~reg0                        ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Vsync~reg0                       ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[0]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[13]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[14]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[15]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[1]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[25]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[26]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[27]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[28]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[29]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[2]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[30]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[31]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[3]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[4]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[5]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[7]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[8]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclax[9]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[0]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[10]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[11]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[12]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[13]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[14]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[15]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[16]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[17]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[18]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[19]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[20]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[21]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[22]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[23]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[24]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[25]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[28]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[29]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[30]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[31]   ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[4]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[6]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[7]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|anclay[9]    ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[16] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[17] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[18] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[19] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[20] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[21] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[22] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[23] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[24] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[25] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[26] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[27] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[28] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[29] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[30] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosLS[31] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[16] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[17] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[18] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[19] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[20] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[21] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[22] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[23] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[28] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[29] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[30] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ballcontroller:b0la|puntosVS[31] ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; conta[0]                         ;
; 19.785 ; 20.001       ; 0.216          ; High Pulse Width ; reloj|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; debouncing:deboun1|debsw_a       ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; btn1      ; clk        ; 3.302 ; 3.909 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn2      ; clk        ; 2.646 ; 3.265 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn3      ; clk        ; 2.764 ; 3.401 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; rst       ; clk        ; 3.244 ; 3.969 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; sw[*]     ; clk        ; 4.857 ; 5.504 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[0]    ; clk        ; 4.794 ; 5.504 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[1]    ; clk        ; 4.857 ; 5.401 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; btn1      ; clk        ; -2.579 ; -3.246 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn2      ; clk        ; -2.067 ; -2.671 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn3      ; clk        ; -2.189 ; -2.811 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; rst       ; clk        ; -2.682 ; -3.353 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; sw[*]     ; clk        ; -2.339 ; -2.942 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[0]    ; clk        ; -2.339 ; -2.978 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[1]    ; clk        ; -2.349 ; -2.942 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+------------+------------+--------+--------+------------+---------------------------------------------------+
; B[*]       ; clk        ; 3.108  ; 3.227  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[0]      ; clk        ; 3.108  ; 3.227  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[1]      ; clk        ; 2.775  ; 2.887  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[2]      ; clk        ; 3.067  ; 3.209  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[3]      ; clk        ; 2.715  ; 2.808  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; G[*]       ; clk        ; 2.797  ; 2.919  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[0]      ; clk        ; 2.719  ; 2.823  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[1]      ; clk        ; 2.742  ; 2.861  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[2]      ; clk        ; 2.499  ; 2.594  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[3]      ; clk        ; 2.797  ; 2.919  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Hsync      ; clk        ; 2.521  ; 2.606  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; R[*]       ; clk        ; 2.782  ; 2.912  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[0]      ; clk        ; 2.782  ; 2.912  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[1]      ; clk        ; 2.415  ; 2.530  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[2]      ; clk        ; 2.532  ; 2.611  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[3]      ; clk        ; 2.352  ; 2.432  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Vsync      ; clk        ; 2.385  ; 2.465  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega1[*]  ; clk        ; 15.256 ; 15.378 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[0] ; clk        ; 15.119 ; 15.207 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[1] ; clk        ; 15.256 ; 15.378 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[2] ; clk        ; 15.094 ; 15.224 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[3] ; clk        ; 15.091 ; 15.208 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[4] ; clk        ; 15.069 ; 15.182 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[5] ; clk        ; 15.220 ; 15.321 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[6] ; clk        ; 15.160 ; 15.070 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega2[*]  ; clk        ; 17.744 ; 17.787 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[0] ; clk        ; 17.628 ; 17.669 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[1] ; clk        ; 17.614 ; 17.787 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[2] ; clk        ; 17.723 ; 17.764 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[3] ; clk        ; 17.710 ; 17.753 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[4] ; clk        ; 17.668 ; 17.710 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[5] ; clk        ; 17.744 ; 17.780 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[6] ; clk        ; 17.700 ; 17.646 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega3[*]  ; clk        ; 14.994 ; 15.103 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[0] ; clk        ; 14.800 ; 14.844 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[1] ; clk        ; 14.801 ; 14.844 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[2] ; clk        ; 14.923 ; 14.887 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[3] ; clk        ; 14.797 ; 14.839 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[4] ; clk        ; 14.698 ; 14.823 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[5] ; clk        ; 14.952 ; 15.103 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[6] ; clk        ; 14.994 ; 14.940 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega4[*]  ; clk        ; 18.596 ; 18.590 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[0] ; clk        ; 18.153 ; 18.174 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[1] ; clk        ; 18.350 ; 18.424 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[2] ; clk        ; 18.508 ; 18.585 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[3] ; clk        ; 18.327 ; 18.377 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[4] ; clk        ; 18.533 ; 18.590 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[5] ; clk        ; 18.475 ; 18.583 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[6] ; clk        ; 18.596 ; 18.507 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+------------+------------+-------+-------+------------+---------------------------------------------------+
; B[*]       ; clk        ; 2.434 ; 2.523 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[0]      ; clk        ; 2.812 ; 2.925 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[1]      ; clk        ; 2.492 ; 2.599 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[2]      ; clk        ; 2.772 ; 2.908 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[3]      ; clk        ; 2.434 ; 2.523 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; G[*]       ; clk        ; 2.227 ; 2.318 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[0]      ; clk        ; 2.439 ; 2.538 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[1]      ; clk        ; 2.461 ; 2.574 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[2]      ; clk        ; 2.227 ; 2.318 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[3]      ; clk        ; 2.514 ; 2.631 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Hsync      ; clk        ; 2.249 ; 2.330 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; R[*]       ; clk        ; 2.087 ; 2.163 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[0]      ; clk        ; 2.499 ; 2.623 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[1]      ; clk        ; 2.146 ; 2.256 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[2]      ; clk        ; 2.259 ; 2.335 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[3]      ; clk        ; 2.087 ; 2.163 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Vsync      ; clk        ; 2.118 ; 2.193 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega1[*]  ; clk        ; 4.052 ; 4.078 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[0] ; clk        ; 4.102 ; 4.182 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[1] ; clk        ; 4.228 ; 4.346 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[2] ; clk        ; 4.108 ; 4.258 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[3] ; clk        ; 4.085 ; 4.177 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[4] ; clk        ; 4.052 ; 4.159 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[5] ; clk        ; 4.210 ; 4.372 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[6] ; clk        ; 4.168 ; 4.078 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega2[*]  ; clk        ; 2.890 ; 2.888 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[0] ; clk        ; 2.890 ; 2.923 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[1] ; clk        ; 2.991 ; 3.037 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[2] ; clk        ; 3.129 ; 3.030 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[3] ; clk        ; 2.953 ; 3.001 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[4] ; clk        ; 2.915 ; 3.097 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[5] ; clk        ; 2.988 ; 3.165 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[6] ; clk        ; 2.952 ; 2.888 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega3[*]  ; clk        ; 3.453 ; 3.501 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[0] ; clk        ; 3.466 ; 3.503 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[1] ; clk        ; 3.469 ; 3.504 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[2] ; clk        ; 3.667 ; 3.634 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[3] ; clk        ; 3.467 ; 3.501 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[4] ; clk        ; 3.453 ; 3.577 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[5] ; clk        ; 3.695 ; 3.852 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[6] ; clk        ; 3.648 ; 3.603 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega4[*]  ; clk        ; 2.239 ; 2.257 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[0] ; clk        ; 2.239 ; 2.257 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[1] ; clk        ; 2.453 ; 2.520 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[2] ; clk        ; 2.707 ; 2.689 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[3] ; clk        ; 2.394 ; 2.463 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[4] ; clk        ; 2.594 ; 2.746 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[5] ; clk        ; 2.550 ; 2.727 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[6] ; clk        ; 2.670 ; 2.591 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; 4.347  ; 0.187 ; 36.848   ; 1.484   ; 9.377               ;
;  clk                                               ; 13.951 ; 0.297 ; N/A      ; N/A     ; 9.377               ;
;  reloj|altpll_component|auto_generated|pll1|clk[0] ; 4.347  ; 0.187 ; 36.848   ; 1.484   ; 19.748              ;
; Design-wide TNS                                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  reloj|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; btn1      ; clk        ; 5.681 ; 6.152 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn2      ; clk        ; 4.619 ; 5.049 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn3      ; clk        ; 4.765 ; 5.238 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; rst       ; clk        ; 5.607 ; 6.179 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; sw[*]     ; clk        ; 8.359 ; 8.888 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[0]    ; clk        ; 8.306 ; 8.888 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[1]    ; clk        ; 8.359 ; 8.692 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; btn1      ; clk        ; -2.579 ; -3.246 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn2      ; clk        ; -2.067 ; -2.671 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; btn3      ; clk        ; -2.189 ; -2.811 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; rst       ; clk        ; -2.682 ; -3.353 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; sw[*]     ; clk        ; -2.339 ; -2.942 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[0]    ; clk        ; -2.339 ; -2.978 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  sw[1]    ; clk        ; -2.349 ; -2.942 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+------------+------------+--------+--------+------------+---------------------------------------------------+
; B[*]       ; clk        ; 5.217  ; 5.206  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[0]      ; clk        ; 5.217  ; 5.206  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[1]      ; clk        ; 4.624  ; 4.673  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[2]      ; clk        ; 5.149  ; 5.146  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[3]      ; clk        ; 4.511  ; 4.548  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; G[*]       ; clk        ; 4.665  ; 4.655  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[0]      ; clk        ; 4.534  ; 4.580  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[1]      ; clk        ; 4.586  ; 4.626  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[2]      ; clk        ; 4.115  ; 4.173  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[3]      ; clk        ; 4.665  ; 4.655  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Hsync      ; clk        ; 4.165  ; 4.214  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; R[*]       ; clk        ; 4.666  ; 4.663  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[0]      ; clk        ; 4.666  ; 4.663  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[1]      ; clk        ; 3.953  ; 4.055  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[2]      ; clk        ; 4.204  ; 4.214  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[3]      ; clk        ; 3.878  ; 3.939  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Vsync      ; clk        ; 3.952  ; 3.966  ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega1[*]  ; clk        ; 27.193 ; 27.152 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[0] ; clk        ; 26.869 ; 26.861 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[1] ; clk        ; 27.193 ; 27.152 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[2] ; clk        ; 26.908 ; 26.835 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[3] ; clk        ; 26.894 ; 26.878 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[4] ; clk        ; 26.825 ; 26.849 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[5] ; clk        ; 27.080 ; 27.085 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[6] ; clk        ; 26.819 ; 26.932 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega2[*]  ; clk        ; 31.473 ; 31.395 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[0] ; clk        ; 31.307 ; 31.248 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[1] ; clk        ; 31.425 ; 31.395 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[2] ; clk        ; 31.473 ; 31.369 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[3] ; clk        ; 31.449 ; 31.358 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[4] ; clk        ; 31.349 ; 31.287 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[5] ; clk        ; 31.470 ; 31.378 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[6] ; clk        ; 31.265 ; 31.329 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega3[*]  ; clk        ; 26.504 ; 26.593 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[0] ; clk        ; 26.220 ; 26.174 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[1] ; clk        ; 26.228 ; 26.179 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[2] ; clk        ; 26.466 ; 26.242 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[3] ; clk        ; 26.212 ; 26.162 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[4] ; clk        ; 26.028 ; 26.145 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[5] ; clk        ; 26.504 ; 26.593 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[6] ; clk        ; 26.426 ; 26.476 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega4[*]  ; clk        ; 32.624 ; 32.615 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[0] ; clk        ; 31.984 ; 31.907 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[1] ; clk        ; 32.354 ; 32.286 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[2] ; clk        ; 32.589 ; 32.539 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[3] ; clk        ; 32.282 ; 32.228 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[4] ; clk        ; 32.624 ; 32.544 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[5] ; clk        ; 32.536 ; 32.554 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[6] ; clk        ; 32.557 ; 32.615 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+------------+------------+-------+-------+------------+---------------------------------------------------+
; B[*]       ; clk        ; 2.434 ; 2.523 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[0]      ; clk        ; 2.812 ; 2.925 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[1]      ; clk        ; 2.492 ; 2.599 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[2]      ; clk        ; 2.772 ; 2.908 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  B[3]      ; clk        ; 2.434 ; 2.523 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; G[*]       ; clk        ; 2.227 ; 2.318 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[0]      ; clk        ; 2.439 ; 2.538 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[1]      ; clk        ; 2.461 ; 2.574 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[2]      ; clk        ; 2.227 ; 2.318 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  G[3]      ; clk        ; 2.514 ; 2.631 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Hsync      ; clk        ; 2.249 ; 2.330 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; R[*]       ; clk        ; 2.087 ; 2.163 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[0]      ; clk        ; 2.499 ; 2.623 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[1]      ; clk        ; 2.146 ; 2.256 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[2]      ; clk        ; 2.259 ; 2.335 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  R[3]      ; clk        ; 2.087 ; 2.163 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; Vsync      ; clk        ; 2.118 ; 2.193 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega1[*]  ; clk        ; 4.052 ; 4.078 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[0] ; clk        ; 4.102 ; 4.182 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[1] ; clk        ; 4.228 ; 4.346 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[2] ; clk        ; 4.108 ; 4.258 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[3] ; clk        ; 4.085 ; 4.177 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[4] ; clk        ; 4.052 ; 4.159 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[5] ; clk        ; 4.210 ; 4.372 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega1[6] ; clk        ; 4.168 ; 4.078 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega2[*]  ; clk        ; 2.890 ; 2.888 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[0] ; clk        ; 2.890 ; 2.923 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[1] ; clk        ; 2.991 ; 3.037 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[2] ; clk        ; 3.129 ; 3.030 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[3] ; clk        ; 2.953 ; 3.001 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[4] ; clk        ; 2.915 ; 3.097 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[5] ; clk        ; 2.988 ; 3.165 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega2[6] ; clk        ; 2.952 ; 2.888 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega3[*]  ; clk        ; 3.453 ; 3.501 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[0] ; clk        ; 3.466 ; 3.503 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[1] ; clk        ; 3.469 ; 3.504 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[2] ; clk        ; 3.667 ; 3.634 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[3] ; clk        ; 3.467 ; 3.501 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[4] ; clk        ; 3.453 ; 3.577 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[5] ; clk        ; 3.695 ; 3.852 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega3[6] ; clk        ; 3.648 ; 3.603 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
; ssega4[*]  ; clk        ; 2.239 ; 2.257 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[0] ; clk        ; 2.239 ; 2.257 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[1] ; clk        ; 2.453 ; 2.520 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[2] ; clk        ; 2.707 ; 2.689 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[3] ; clk        ; 2.394 ; 2.463 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[4] ; clk        ; 2.594 ; 2.746 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[5] ; clk        ; 2.550 ; 2.727 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
;  ssega4[6] ; clk        ; 2.670 ; 2.591 ; Rise       ; reloj|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega2[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega2[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega2[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega2[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega2[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega2[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega2[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega3[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega3[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega3[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega3[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega3[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega3[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega3[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega4[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega4[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega4[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega4[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega4[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega4[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssega4[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn3                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn2                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ssega1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; R[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; R[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; R[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; R[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; G[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; G[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; G[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; G[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; B[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; B[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; B[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; B[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ssega1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega3[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssega4[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; R[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; R[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; R[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; G[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; G[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; G[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; G[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; B[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; B[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; B[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; B[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                       ;
+---------------------------------------------------+---------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+--------------+----------+----------+----------+
; clk                                               ; clk                                               ; 612          ; 0        ; 0        ; 0        ;
; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk                                               ; 421          ; 0        ; 0        ; 0        ;
; clk                                               ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 7080         ; 0        ; 0        ; 0        ;
; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                        ;
+---------------------------------------------------+---------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+--------------+----------+----------+----------+
; clk                                               ; clk                                               ; 612          ; 0        ; 0        ; 0        ;
; reloj|altpll_component|auto_generated|pll1|clk[0] ; clk                                               ; 421          ; 0        ; 0        ; 0        ;
; clk                                               ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 7080         ; 0        ; 0        ; 0        ;
; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 19       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                 ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; reloj|altpll_component|auto_generated|pll1|clk[0] ; reloj|altpll_component|auto_generated|pll1|clk[0] ; 19       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 324   ; 324  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 364   ; 364  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri May 21 11:53:12 2021
Info: Command: quartus_sta Imprimir_VGA -c Imprimir_VGA
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Imprimir_VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {reloj|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {reloj|altpll_component|auto_generated|pll1|clk[0]} {reloj|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 4.347
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.347               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    13.951               0.000 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.557               0.000 clk 
Info (332146): Worst-case recovery slack is 36.848
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    36.848               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 2.617
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.617               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 9.577
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.577               0.000 clk 
    Info (332119):    19.755               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.981
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.981               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    14.450               0.000 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.498               0.000 clk 
Info (332146): Worst-case recovery slack is 37.140
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    37.140               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 2.346
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.346               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 9.575
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.575               0.000 clk 
    Info (332119):    19.748               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 11.044
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.044               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    16.023               0.000 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.297               0.000 clk 
Info (332146): Worst-case recovery slack is 38.167
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    38.167               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 1.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.484               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 9.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.377               0.000 clk 
    Info (332119):    19.785               0.000 reloj|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4765 megabytes
    Info: Processing ended: Fri May 21 11:53:25 2021
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:12


