Classic Timing Analyzer report for TEST_DE_BARKER
Thu Nov 29 11:29:28 2018
Quartus II Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'CLK'
  6. Clock Hold: 'CLK'
  7. tco
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                       ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------------+-----------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                        ; To                          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------------+-----------------------------+------------+----------+--------------+
; Worst-case tco               ; N/A                                      ; None          ; 15.208 ns                        ; MY_DE_BARKER:inst1|COUNT[2] ; Y                           ; CLK        ; --       ; 0            ;
; Clock Setup: 'CLK'           ; N/A                                      ; None          ; 276.78 MHz ( period = 3.613 ns ) ; MY_DIVIDER:inst2|DATA[0]    ; MY_DIVIDER:inst2|DATA[23]   ; CLK        ; CLK      ; 0            ;
; Clock Hold: 'CLK'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; MY_DIVIDER:inst2|Q          ; MY_DE_BARKER:inst1|COUNT[0] ; CLK        ; CLK      ; 3            ;
; Total number of failed paths ;                                          ;               ;                                  ;                             ;                             ;            ;          ; 3            ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------------+-----------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                      ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 3.410 ns                ;
; N/A                                     ; 278.78 MHz ( period = 3.587 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 3.384 ns                ;
; N/A                                     ; 283.05 MHz ( period = 3.533 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 3.330 ns                ;
; N/A                                     ; 284.41 MHz ( period = 3.516 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 3.313 ns                ;
; N/A                                     ; 285.14 MHz ( period = 3.507 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 3.304 ns                ;
; N/A                                     ; 291.04 MHz ( period = 3.436 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 3.233 ns                ;
; N/A                                     ; 293.26 MHz ( period = 3.410 ns )                    ; MY_DIVIDER:inst2|DATA[3]  ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 296.38 MHz ( period = 3.374 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 298.69 MHz ( period = 3.348 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 3.145 ns                ;
; N/A                                     ; 300.30 MHz ( period = 3.330 ns )                    ; MY_DIVIDER:inst2|DATA[3]  ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 3.127 ns                ;
; N/A                                     ; 304.41 MHz ( period = 3.285 ns )                    ; MY_DIVIDER:inst2|DATA[4]  ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 3.082 ns                ;
; N/A                                     ; 305.16 MHz ( period = 3.277 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 3.074 ns                ;
; N/A                                     ; 305.72 MHz ( period = 3.271 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.068 ns                ;
; N/A                                     ; 308.17 MHz ( period = 3.245 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.042 ns                ;
; N/A                                     ; 310.85 MHz ( period = 3.217 ns )                    ; MY_DIVIDER:inst2|DATA[7]  ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 3.015 ns                ;
; N/A                                     ; 312.01 MHz ( period = 3.205 ns )                    ; MY_DIVIDER:inst2|DATA[4]  ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 3.002 ns                ;
; N/A                                     ; 314.66 MHz ( period = 3.178 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.963 ns                ;
; N/A                                     ; 315.06 MHz ( period = 3.174 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.971 ns                ;
; N/A                                     ; 315.36 MHz ( period = 3.171 ns )                    ; MY_DIVIDER:inst2|DATA[5]  ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 315.36 MHz ( period = 3.171 ns )                    ; MY_DIVIDER:inst2|DATA[3]  ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 317.26 MHz ( period = 3.152 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 318.07 MHz ( period = 3.144 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 318.17 MHz ( period = 3.143 ns )                    ; MY_DIVIDER:inst2|DATA[6]  ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 2.940 ns                ;
; N/A                                     ; 318.78 MHz ( period = 3.137 ns )                    ; MY_DIVIDER:inst2|DATA[7]  ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 2.935 ns                ;
; N/A                                     ; 320.72 MHz ( period = 3.118 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 2.915 ns                ;
; N/A                                     ; 323.52 MHz ( period = 3.091 ns )                    ; MY_DIVIDER:inst2|DATA[5]  ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 2.888 ns                ;
; N/A                                     ; 324.57 MHz ( period = 3.081 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.866 ns                ;
; N/A                                     ; 324.78 MHz ( period = 3.079 ns )                    ; MY_DIVIDER:inst2|DATA[9]  ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 325.41 MHz ( period = 3.073 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 325.95 MHz ( period = 3.068 ns )                    ; MY_DIVIDER:inst2|DATA[3]  ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.865 ns                ;
; N/A                                     ; 326.48 MHz ( period = 3.063 ns )                    ; MY_DIVIDER:inst2|DATA[6]  ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 2.860 ns                ;
; N/A                                     ; 326.80 MHz ( period = 3.060 ns )                    ; MY_DIVIDER:inst2|DATA[13] ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 2.846 ns                ;
; N/A                                     ; 328.08 MHz ( period = 3.048 ns )                    ; MY_DIVIDER:inst2|DATA[14] ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 2.834 ns                ;
; N/A                                     ; 328.19 MHz ( period = 3.047 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 2.844 ns                ;
; N/A                                     ; 328.19 MHz ( period = 3.047 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 2.844 ns                ;
; N/A                                     ; 328.30 MHz ( period = 3.046 ns )                    ; MY_DIVIDER:inst2|DATA[4]  ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.843 ns                ;
; N/A                                     ; 332.67 MHz ( period = 3.006 ns )                    ; MY_DIVIDER:inst2|DATA[8]  ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 2.803 ns                ;
; N/A                                     ; 333.44 MHz ( period = 2.999 ns )                    ; MY_DIVIDER:inst2|DATA[12] ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 2.797 ns                ;
; N/A                                     ; 333.44 MHz ( period = 2.999 ns )                    ; MY_DIVIDER:inst2|DATA[9]  ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 2.797 ns                ;
; N/A                                     ; 334.00 MHz ( period = 2.994 ns )                    ; MY_DIVIDER:inst2|DATA[10] ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 335.80 MHz ( period = 2.978 ns )                    ; MY_DIVIDER:inst2|DATA[7]  ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 336.02 MHz ( period = 2.976 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 2.773 ns                ;
; N/A                                     ; 336.13 MHz ( period = 2.975 ns )                    ; MY_DIVIDER:inst2|DATA[3]  ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 336.70 MHz ( period = 2.970 ns )                    ; MY_DIVIDER:inst2|DATA[11] ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 2.767 ns                ;
; N/A                                     ; 336.81 MHz ( period = 2.969 ns )                    ; MY_DIVIDER:inst2|DATA[9]  ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.755 ns                ;
; N/A                                     ; 337.15 MHz ( period = 2.966 ns )                    ; MY_DIVIDER:inst2|DATA[9]  ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.752 ns                ;
; N/A                                     ; 337.50 MHz ( period = 2.963 ns )                    ; MY_DIVIDER:inst2|DATA[13] ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; 337.72 MHz ( period = 2.961 ns )                    ; MY_DIVIDER:inst2|DATA[9]  ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 337.84 MHz ( period = 2.960 ns )                    ; MY_DIVIDER:inst2|DATA[13] ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.734 ns                ;
; N/A                                     ; 338.07 MHz ( period = 2.958 ns )                    ; MY_DIVIDER:inst2|DATA[9]  ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.756 ns                ;
; N/A                                     ; 338.07 MHz ( period = 2.958 ns )                    ; MY_DIVIDER:inst2|DATA[9]  ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.756 ns                ;
; N/A                                     ; 338.41 MHz ( period = 2.955 ns )                    ; MY_DIVIDER:inst2|DATA[13] ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 338.64 MHz ( period = 2.953 ns )                    ; MY_DIVIDER:inst2|DATA[13] ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 2.739 ns                ;
; N/A                                     ; 338.75 MHz ( period = 2.952 ns )                    ; MY_DIVIDER:inst2|DATA[13] ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.738 ns                ;
; N/A                                     ; 338.75 MHz ( period = 2.952 ns )                    ; MY_DIVIDER:inst2|DATA[13] ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.738 ns                ;
; N/A                                     ; 338.87 MHz ( period = 2.951 ns )                    ; MY_DIVIDER:inst2|DATA[14] ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.725 ns                ;
; N/A                                     ; 339.21 MHz ( period = 2.948 ns )                    ; MY_DIVIDER:inst2|DATA[14] ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.722 ns                ;
; N/A                                     ; 339.67 MHz ( period = 2.944 ns )                    ; MY_DIVIDER:inst2|DATA[15] ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 2.730 ns                ;
; N/A                                     ; 339.79 MHz ( period = 2.943 ns )                    ; MY_DIVIDER:inst2|DATA[14] ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.717 ns                ;
; N/A                                     ; 339.79 MHz ( period = 2.943 ns )                    ; MY_DIVIDER:inst2|DATA[4]  ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.740 ns                ;
; N/A                                     ; 340.02 MHz ( period = 2.941 ns )                    ; MY_DIVIDER:inst2|DATA[3]  ; MY_DIVIDER:inst2|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 2.738 ns                ;
; N/A                                     ; 340.02 MHz ( period = 2.941 ns )                    ; MY_DIVIDER:inst2|DATA[14] ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 2.727 ns                ;
; N/A                                     ; 340.14 MHz ( period = 2.940 ns )                    ; MY_DIVIDER:inst2|DATA[14] ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.726 ns                ;
; N/A                                     ; 340.14 MHz ( period = 2.940 ns )                    ; MY_DIVIDER:inst2|DATA[14] ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.726 ns                ;
; N/A                                     ; 341.06 MHz ( period = 2.932 ns )                    ; MY_DIVIDER:inst2|DATA[5]  ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 341.30 MHz ( period = 2.930 ns )                    ; MY_DIVIDER:inst2|DATA[23] ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.704 ns                ;
; N/A                                     ; 341.76 MHz ( period = 2.926 ns )                    ; MY_DIVIDER:inst2|DATA[8]  ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 2.723 ns                ;
; N/A                                     ; 342.58 MHz ( period = 2.919 ns )                    ; MY_DIVIDER:inst2|DATA[12] ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 2.717 ns                ;
; N/A                                     ; 343.17 MHz ( period = 2.914 ns )                    ; MY_DIVIDER:inst2|DATA[10] ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 2.712 ns                ;
; N/A                                     ; 343.88 MHz ( period = 2.908 ns )                    ; MY_DIVIDER:inst2|DATA[8]  ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.693 ns                ;
; N/A                                     ; 344.23 MHz ( period = 2.905 ns )                    ; MY_DIVIDER:inst2|DATA[8]  ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.690 ns                ;
; N/A                                     ; 344.35 MHz ( period = 2.904 ns )                    ; MY_DIVIDER:inst2|DATA[6]  ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.701 ns                ;
; N/A                                     ; 344.71 MHz ( period = 2.901 ns )                    ; MY_DIVIDER:inst2|DATA[23] ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.675 ns                ;
; N/A                                     ; 344.71 MHz ( period = 2.901 ns )                    ; MY_DIVIDER:inst2|DATA[23] ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.675 ns                ;
; N/A                                     ; 344.83 MHz ( period = 2.900 ns )                    ; MY_DIVIDER:inst2|DATA[8]  ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.685 ns                ;
; N/A                                     ; 345.07 MHz ( period = 2.898 ns )                    ; MY_DIVIDER:inst2|DATA[23] ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.672 ns                ;
; N/A                                     ; 345.18 MHz ( period = 2.897 ns )                    ; MY_DIVIDER:inst2|DATA[8]  ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.694 ns                ;
; N/A                                     ; 345.18 MHz ( period = 2.897 ns )                    ; MY_DIVIDER:inst2|DATA[8]  ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.694 ns                ;
; N/A                                     ; 347.83 MHz ( period = 2.875 ns )                    ; MY_DIVIDER:inst2|DATA[7]  ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.673 ns                ;
; N/A                                     ; 348.07 MHz ( period = 2.873 ns )                    ; MY_DIVIDER:inst2|DATA[11] ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.658 ns                ;
; N/A                                     ; 348.43 MHz ( period = 2.870 ns )                    ; MY_DIVIDER:inst2|DATA[3]  ; MY_DIVIDER:inst2|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 2.667 ns                ;
; N/A                                     ; 348.43 MHz ( period = 2.870 ns )                    ; MY_DIVIDER:inst2|DATA[11] ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.655 ns                ;
; N/A                                     ; 349.04 MHz ( period = 2.865 ns )                    ; MY_DIVIDER:inst2|DATA[11] ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.650 ns                ;
; N/A                                     ; 349.28 MHz ( period = 2.863 ns )                    ; MY_DIVIDER:inst2|DATA[11] ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 2.660 ns                ;
; N/A                                     ; 349.41 MHz ( period = 2.862 ns )                    ; MY_DIVIDER:inst2|DATA[11] ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.659 ns                ;
; N/A                                     ; 349.41 MHz ( period = 2.862 ns )                    ; MY_DIVIDER:inst2|DATA[11] ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.659 ns                ;
; N/A                                     ; 350.88 MHz ( period = 2.850 ns )                    ; MY_DIVIDER:inst2|DATA[4]  ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.635 ns                ;
; N/A                                     ; 351.25 MHz ( period = 2.847 ns )                    ; MY_DIVIDER:inst2|DATA[15] ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.621 ns                ;
; N/A                                     ; 351.62 MHz ( period = 2.844 ns )                    ; MY_DIVIDER:inst2|DATA[15] ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.618 ns                ;
; N/A                                     ; 352.24 MHz ( period = 2.839 ns )                    ; MY_DIVIDER:inst2|DATA[15] ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.613 ns                ;
; N/A                                     ; 352.49 MHz ( period = 2.837 ns )                    ; MY_DIVIDER:inst2|DATA[15] ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 2.623 ns                ;
; N/A                                     ; 352.61 MHz ( period = 2.836 ns )                    ; MY_DIVIDER:inst2|DATA[15] ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.622 ns                ;
; N/A                                     ; 352.61 MHz ( period = 2.836 ns )                    ; MY_DIVIDER:inst2|DATA[15] ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.622 ns                ;
; N/A                                     ; 353.48 MHz ( period = 2.829 ns )                    ; MY_DIVIDER:inst2|DATA[5]  ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.626 ns                ;
; N/A                                     ; 355.11 MHz ( period = 2.816 ns )                    ; MY_DIVIDER:inst2|DATA[4]  ; MY_DIVIDER:inst2|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 2.613 ns                ;
; N/A                                     ; 357.02 MHz ( period = 2.801 ns )                    ; MY_DIVIDER:inst2|DATA[6]  ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.598 ns                ;
; N/A                                     ; 357.14 MHz ( period = 2.800 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.585 ns                ;
; N/A                                     ; 359.45 MHz ( period = 2.782 ns )                    ; MY_DIVIDER:inst2|DATA[7]  ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.568 ns                ;
; N/A                                     ; 360.49 MHz ( period = 2.774 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.559 ns                ;
; N/A                                     ; 360.75 MHz ( period = 2.772 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[18] ; CLK        ; CLK      ; None                        ; None                      ; 2.569 ns                ;
; N/A                                     ; 362.32 MHz ( period = 2.760 ns )                    ; MY_DIVIDER:inst2|DATA[12] ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.558 ns                ;
; N/A                                     ; 362.98 MHz ( period = 2.755 ns )                    ; MY_DIVIDER:inst2|DATA[10] ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.553 ns                ;
; N/A                                     ; 363.90 MHz ( period = 2.748 ns )                    ; MY_DIVIDER:inst2|DATA[7]  ; MY_DIVIDER:inst2|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 2.546 ns                ;
; N/A                                     ; 363.90 MHz ( period = 2.748 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.533 ns                ;
; N/A                                     ; 364.17 MHz ( period = 2.746 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[18] ; CLK        ; CLK      ; None                        ; None                      ; 2.543 ns                ;
; N/A                                     ; 364.30 MHz ( period = 2.745 ns )                    ; MY_DIVIDER:inst2|DATA[4]  ; MY_DIVIDER:inst2|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 2.542 ns                ;
; N/A                                     ; 365.50 MHz ( period = 2.736 ns )                    ; MY_DIVIDER:inst2|DATA[5]  ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.521 ns                ;
; N/A                                     ; 366.57 MHz ( period = 2.728 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.513 ns                ;
; N/A                                     ; 367.38 MHz ( period = 2.722 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.507 ns                ;
; N/A                                     ; 369.00 MHz ( period = 2.710 ns )                    ; MY_DIVIDER:inst2|DATA[20] ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.484 ns                ;
; N/A                                     ; 369.28 MHz ( period = 2.708 ns )                    ; MY_DIVIDER:inst2|DATA[6]  ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.493 ns                ;
; N/A                                     ; 369.96 MHz ( period = 2.703 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 370.10 MHz ( period = 2.702 ns )                    ; MY_DIVIDER:inst2|DATA[5]  ; MY_DIVIDER:inst2|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 2.499 ns                ;
; N/A                                     ; 370.10 MHz ( period = 2.702 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 370.23 MHz ( period = 2.701 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[17] ; CLK        ; CLK      ; None                        ; None                      ; 2.498 ns                ;
; N/A                                     ; 372.02 MHz ( period = 2.688 ns )                    ; MY_DIVIDER:inst2|DATA[9]  ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.474 ns                ;
; N/A                                     ; 372.86 MHz ( period = 2.682 ns )                    ; MY_DIVIDER:inst2|DATA[13] ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.456 ns                ;
; N/A                                     ; 373.00 MHz ( period = 2.681 ns )                    ; MY_DIVIDER:inst2|DATA[20] ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.455 ns                ;
; N/A                                     ; 373.00 MHz ( period = 2.681 ns )                    ; MY_DIVIDER:inst2|DATA[20] ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.455 ns                ;
; N/A                                     ; 373.41 MHz ( period = 2.678 ns )                    ; MY_DIVIDER:inst2|DATA[20] ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.452 ns                ;
; N/A                                     ; 373.55 MHz ( period = 2.677 ns )                    ; MY_DIVIDER:inst2|DATA[7]  ; MY_DIVIDER:inst2|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 2.475 ns                ;
; N/A                                     ; 373.83 MHz ( period = 2.675 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[18] ; CLK        ; CLK      ; None                        ; None                      ; 2.472 ns                ;
; N/A                                     ; 373.83 MHz ( period = 2.675 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[17] ; CLK        ; CLK      ; None                        ; None                      ; 2.472 ns                ;
; N/A                                     ; 373.97 MHz ( period = 2.674 ns )                    ; MY_DIVIDER:inst2|DATA[6]  ; MY_DIVIDER:inst2|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 2.471 ns                ;
; N/A                                     ; 374.53 MHz ( period = 2.670 ns )                    ; MY_DIVIDER:inst2|DATA[14] ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.444 ns                ;
; N/A                                     ; 375.23 MHz ( period = 2.665 ns )                    ; MY_DIVIDER:inst2|DATA[7]  ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.451 ns                ;
; N/A                                     ; 375.94 MHz ( period = 2.660 ns )                    ; MY_DIVIDER:inst2|DATA[7]  ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.446 ns                ;
; N/A                                     ; 376.36 MHz ( period = 2.657 ns )                    ; MY_DIVIDER:inst2|DATA[12] ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.455 ns                ;
; N/A                                     ; 376.51 MHz ( period = 2.656 ns )                    ; MY_DIVIDER:inst2|DATA[23] ; MY_DIVIDER:inst2|DATA[0]  ; CLK        ; CLK      ; None                        ; None                      ; 2.431 ns                ;
; N/A                                     ; 377.07 MHz ( period = 2.652 ns )                    ; MY_DIVIDER:inst2|DATA[10] ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.450 ns                ;
; N/A                                     ; 377.22 MHz ( period = 2.651 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.436 ns                ;
; N/A                                     ; 380.08 MHz ( period = 2.631 ns )                    ; MY_DIVIDER:inst2|DATA[5]  ; MY_DIVIDER:inst2|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 2.428 ns                ;
; N/A                                     ; 380.08 MHz ( period = 2.631 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.416 ns                ;
; N/A                                     ; 380.23 MHz ( period = 2.630 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[16] ; CLK        ; CLK      ; None                        ; None                      ; 2.427 ns                ;
; N/A                                     ; 380.66 MHz ( period = 2.627 ns )                    ; MY_DIVIDER:inst2|DATA[8]  ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.412 ns                ;
; N/A                                     ; 382.41 MHz ( period = 2.615 ns )                    ; MY_DIVIDER:inst2|DATA[10] ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.401 ns                ;
; N/A                                     ; 382.85 MHz ( period = 2.612 ns )                    ; MY_DIVIDER:inst2|DATA[10] ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.398 ns                ;
; N/A                                     ; 383.14 MHz ( period = 2.610 ns )                    ; MY_DIVIDER:inst2|DATA[9]  ; MY_DIVIDER:inst2|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 2.408 ns                ;
; N/A                                     ; 383.58 MHz ( period = 2.607 ns )                    ; MY_DIVIDER:inst2|DATA[10] ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.393 ns                ;
; N/A                                     ; 384.02 MHz ( period = 2.604 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[16] ; CLK        ; CLK      ; None                        ; None                      ; 2.401 ns                ;
; N/A                                     ; 384.02 MHz ( period = 2.604 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[17] ; CLK        ; CLK      ; None                        ; None                      ; 2.401 ns                ;
; N/A                                     ; 384.17 MHz ( period = 2.603 ns )                    ; MY_DIVIDER:inst2|DATA[6]  ; MY_DIVIDER:inst2|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 2.400 ns                ;
; N/A                                     ; 385.06 MHz ( period = 2.597 ns )                    ; MY_DIVIDER:inst2|DATA[3]  ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.382 ns                ;
; N/A                                     ; 385.80 MHz ( period = 2.592 ns )                    ; MY_DIVIDER:inst2|DATA[11] ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.377 ns                ;
; N/A                                     ; 387.45 MHz ( period = 2.581 ns )                    ; MY_DIVIDER:inst2|DATA[22] ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.355 ns                ;
; N/A                                     ; 389.26 MHz ( period = 2.569 ns )                    ; MY_DIVIDER:inst2|DATA[3]  ; MY_DIVIDER:inst2|DATA[18] ; CLK        ; CLK      ; None                        ; None                      ; 2.366 ns                ;
; N/A                                     ; 389.71 MHz ( period = 2.566 ns )                    ; MY_DIVIDER:inst2|DATA[15] ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.340 ns                ;
; N/A                                     ; 391.85 MHz ( period = 2.552 ns )                    ; MY_DIVIDER:inst2|DATA[22] ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.326 ns                ;
; N/A                                     ; 391.85 MHz ( period = 2.552 ns )                    ; MY_DIVIDER:inst2|DATA[22] ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.326 ns                ;
; N/A                                     ; 391.85 MHz ( period = 2.552 ns )                    ; MY_DIVIDER:inst2|DATA[12] ; MY_DIVIDER:inst2|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; 392.31 MHz ( period = 2.549 ns )                    ; MY_DIVIDER:inst2|DATA[22] ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.323 ns                ;
; N/A                                     ; 392.31 MHz ( period = 2.549 ns )                    ; MY_DIVIDER:inst2|DATA[12] ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.335 ns                ;
; N/A                                     ; 392.93 MHz ( period = 2.545 ns )                    ; MY_DIVIDER:inst2|DATA[3]  ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.330 ns                ;
; N/A                                     ; 393.08 MHz ( period = 2.544 ns )                    ; MY_DIVIDER:inst2|DATA[12] ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.330 ns                ;
; N/A                                     ; 393.86 MHz ( period = 2.539 ns )                    ; MY_DIVIDER:inst2|DATA[9]  ; MY_DIVIDER:inst2|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 2.337 ns                ;
; N/A                                     ; 394.17 MHz ( period = 2.537 ns )                    ; MY_DIVIDER:inst2|DATA[8]  ; MY_DIVIDER:inst2|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 2.334 ns                ;
; N/A                                     ; 394.79 MHz ( period = 2.533 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[16] ; CLK        ; CLK      ; None                        ; None                      ; 2.330 ns                ;
; N/A                                     ; 395.26 MHz ( period = 2.530 ns )                    ; MY_DIVIDER:inst2|DATA[12] ; MY_DIVIDER:inst2|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 2.328 ns                ;
; N/A                                     ; 396.04 MHz ( period = 2.525 ns )                    ; MY_DIVIDER:inst2|DATA[10] ; MY_DIVIDER:inst2|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 2.323 ns                ;
; N/A                                     ; 396.04 MHz ( period = 2.525 ns )                    ; MY_DIVIDER:inst2|DATA[3]  ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.310 ns                ;
; N/A                                     ; 400.32 MHz ( period = 2.498 ns )                    ; MY_DIVIDER:inst2|DATA[3]  ; MY_DIVIDER:inst2|DATA[17] ; CLK        ; CLK      ; None                        ; None                      ; 2.295 ns                ;
; N/A                                     ; 401.93 MHz ( period = 2.488 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[14] ; CLK        ; CLK      ; None                        ; None                      ; 2.285 ns                ;
; N/A                                     ; 402.41 MHz ( period = 2.485 ns )                    ; MY_DIVIDER:inst2|DATA[19] ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.259 ns                ;
; N/A                                     ; 402.58 MHz ( period = 2.484 ns )                    ; MY_DIVIDER:inst2|DATA[4]  ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.269 ns                ;
; N/A                                     ; 403.39 MHz ( period = 2.479 ns )                    ; MY_DIVIDER:inst2|DATA[4]  ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.264 ns                ;
; N/A                                     ; 404.53 MHz ( period = 2.472 ns )                    ; MY_DIVIDER:inst2|DATA[9]  ; MY_DIVIDER:inst2|DATA[0]  ; CLK        ; CLK      ; None                        ; None                      ; 2.259 ns                ;
; N/A                                     ; 404.53 MHz ( period = 2.472 ns )                    ; MY_DIVIDER:inst2|DATA[4]  ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.257 ns                ;
; N/A                                     ; 405.52 MHz ( period = 2.466 ns )                    ; MY_DIVIDER:inst2|DATA[13] ; MY_DIVIDER:inst2|DATA[0]  ; CLK        ; CLK      ; None                        ; None                      ; 2.241 ns                ;
; N/A                                     ; 405.52 MHz ( period = 2.466 ns )                    ; MY_DIVIDER:inst2|DATA[8]  ; MY_DIVIDER:inst2|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 2.263 ns                ;
; N/A                                     ; 405.52 MHz ( period = 2.466 ns )                    ; MY_DIVIDER:inst2|DATA[23] ; MY_DIVIDER:inst2|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.252 ns                ;
; N/A                                     ; 405.68 MHz ( period = 2.465 ns )                    ; MY_DIVIDER:inst2|DATA[23] ; MY_DIVIDER:inst2|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 2.251 ns                ;
; N/A                                     ; 405.68 MHz ( period = 2.465 ns )                    ; MY_DIVIDER:inst2|DATA[23] ; MY_DIVIDER:inst2|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 2.251 ns                ;
; N/A                                     ; 406.17 MHz ( period = 2.462 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[14] ; CLK        ; CLK      ; None                        ; None                      ; 2.259 ns                ;
; N/A                                     ; 406.67 MHz ( period = 2.459 ns )                    ; MY_DIVIDER:inst2|DATA[12] ; MY_DIVIDER:inst2|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 2.257 ns                ;
; N/A                                     ; 407.50 MHz ( period = 2.454 ns )                    ; MY_DIVIDER:inst2|DATA[14] ; MY_DIVIDER:inst2|DATA[0]  ; CLK        ; CLK      ; None                        ; None                      ; 2.229 ns                ;
; N/A                                     ; 407.50 MHz ( period = 2.454 ns )                    ; MY_DIVIDER:inst2|DATA[10] ; MY_DIVIDER:inst2|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 2.252 ns                ;
; N/A                                     ; 409.17 MHz ( period = 2.444 ns )                    ; MY_DIVIDER:inst2|DATA[4]  ; MY_DIVIDER:inst2|DATA[18] ; CLK        ; CLK      ; None                        ; None                      ; 2.241 ns                ;
; N/A                                     ; 409.84 MHz ( period = 2.440 ns )                    ; MY_DIVIDER:inst2|DATA[23] ; MY_DIVIDER:inst2|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 2.226 ns                ;
; N/A                                     ; 410.51 MHz ( period = 2.436 ns )                    ; MY_DIVIDER:inst2|DATA[20] ; MY_DIVIDER:inst2|DATA[0]  ; CLK        ; CLK      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; 410.85 MHz ( period = 2.434 ns )                    ; MY_DIVIDER:inst2|DATA[9]  ; MY_DIVIDER:inst2|Q        ; CLK        ; CLK      ; None                        ; None                      ; 3.055 ns                ;
; N/A                                     ; 411.86 MHz ( period = 2.428 ns )                    ; MY_DIVIDER:inst2|DATA[13] ; MY_DIVIDER:inst2|Q        ; CLK        ; CLK      ; None                        ; None                      ; 3.037 ns                ;
; N/A                                     ; 412.03 MHz ( period = 2.427 ns )                    ; MY_DIVIDER:inst2|DATA[3]  ; MY_DIVIDER:inst2|DATA[16] ; CLK        ; CLK      ; None                        ; None                      ; 2.224 ns                ;
; N/A                                     ; 413.74 MHz ( period = 2.417 ns )                    ; MY_DIVIDER:inst2|DATA[0]  ; MY_DIVIDER:inst2|DATA[13] ; CLK        ; CLK      ; None                        ; None                      ; 2.214 ns                ;
; N/A                                     ; 413.91 MHz ( period = 2.416 ns )                    ; MY_DIVIDER:inst2|DATA[19] ; MY_DIVIDER:inst2|DATA[0]  ; CLK        ; CLK      ; None                        ; None                      ; 2.191 ns                ;
; N/A                                     ; 413.91 MHz ( period = 2.416 ns )                    ; MY_DIVIDER:inst2|DATA[14] ; MY_DIVIDER:inst2|Q        ; CLK        ; CLK      ; None                        ; None                      ; 3.025 ns                ;
; N/A                                     ; 414.77 MHz ( period = 2.411 ns )                    ; MY_DIVIDER:inst2|DATA[8]  ; MY_DIVIDER:inst2|DATA[0]  ; CLK        ; CLK      ; None                        ; None                      ; 2.197 ns                ;
; N/A                                     ; 415.97 MHz ( period = 2.404 ns )                    ; MY_DIVIDER:inst2|DATA[17] ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.178 ns                ;
; N/A                                     ; 415.97 MHz ( period = 2.404 ns )                    ; MY_DIVIDER:inst2|DATA[7]  ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.190 ns                ;
; N/A                                     ; 417.19 MHz ( period = 2.397 ns )                    ; MY_DIVIDER:inst2|DATA[16] ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.171 ns                ;
; N/A                                     ; 418.24 MHz ( period = 2.391 ns )                    ; MY_DIVIDER:inst2|DATA[1]  ; MY_DIVIDER:inst2|DATA[13] ; CLK        ; CLK      ; None                        ; None                      ; 2.188 ns                ;
; N/A                                     ; 418.24 MHz ( period = 2.391 ns )                    ; MY_DIVIDER:inst2|DATA[2]  ; MY_DIVIDER:inst2|DATA[14] ; CLK        ; CLK      ; None                        ; None                      ; 2.188 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; MY_DIVIDER:inst2|DATA[11] ; MY_DIVIDER:inst2|DATA[0]  ; CLK        ; CLK      ; None                        ; None                      ; 2.162 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; MY_DIVIDER:inst2|DATA[7]  ; MY_DIVIDER:inst2|DATA[18] ; CLK        ; CLK      ; None                        ; None                      ; 2.174 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; MY_DIVIDER:inst2|DATA[4]  ; MY_DIVIDER:inst2|DATA[17] ; CLK        ; CLK      ; None                        ; None                      ; 2.170 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; MY_DIVIDER:inst2|DATA[8]  ; MY_DIVIDER:inst2|Q        ; CLK        ; CLK      ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; MY_DIVIDER:inst2|DATA[5]  ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.143 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; MY_DIVIDER:inst2|DATA[21] ; MY_DIVIDER:inst2|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 2.125 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; MY_DIVIDER:inst2|DATA[15] ; MY_DIVIDER:inst2|DATA[0]  ; CLK        ; CLK      ; None                        ; None                      ; 2.125 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; MY_DIVIDER:inst2|DATA[6]  ; MY_DIVIDER:inst2|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.134 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; MY_DIVIDER:inst2|DATA[6]  ; MY_DIVIDER:inst2|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.129 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                           ;                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'CLK'                                                                                                                                                                                                 ;
+------------------------------------------+-----------------------------+-----------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                        ; To                          ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------+-----------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; MY_DIVIDER:inst2|Q          ; MY_DE_BARKER:inst1|COUNT[0] ; CLK        ; CLK      ; None                       ; None                       ; 2.524 ns                 ;
; Not operational: Clock Skew > Data Delay ; MY_DE_BARKER:inst1|COUNT[3] ; MY_DE_BARKER:inst1|COUNT[4] ; CLK        ; CLK      ; None                       ; None                       ; 0.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; MY_DE_BARKER:inst1|COUNT[0] ; MY_DE_BARKER:inst1|COUNT[1] ; CLK        ; CLK      ; None                       ; None                       ; 0.541 ns                 ;
+------------------------------------------+-----------------------------+-----------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-------------------------------------------------------------------------------------+
; tco                                                                                 ;
+-------+--------------+------------+-----------------------------+------+------------+
; Slack ; Required tco ; Actual tco ; From                        ; To   ; From Clock ;
+-------+--------------+------------+-----------------------------+------+------------+
; N/A   ; None         ; 15.208 ns  ; MY_DE_BARKER:inst1|COUNT[2] ; Y    ; CLK        ;
; N/A   ; None         ; 14.456 ns  ; MY_DE_BARKER:inst1|COUNT[1] ; Y    ; CLK        ;
; N/A   ; None         ; 14.009 ns  ; MY_DE_BARKER:inst1|COUNT[0] ; Y    ; CLK        ;
; N/A   ; None         ; 13.873 ns  ; MY_DE_BARKER:inst1|COUNT[3] ; Y    ; CLK        ;
; N/A   ; None         ; 13.404 ns  ; MY_DE_BARKER:inst1|COUNT[4] ; Y    ; CLK        ;
; N/A   ; None         ; 13.155 ns  ; MY_DE_BARKER:inst1|COUNT[5] ; Y    ; CLK        ;
; N/A   ; None         ; 13.017 ns  ; MY_DE_BARKER:inst1|COUNT[6] ; Y    ; CLK        ;
; N/A   ; None         ; 12.061 ns  ; MY_BARKER:inst|COUNT[1]     ; BA   ; CLK        ;
; N/A   ; None         ; 11.928 ns  ; MY_BARKER:inst|COUNT[0]     ; BA   ; CLK        ;
; N/A   ; None         ; 11.423 ns  ; MY_BARKER:inst|COUNT[2]     ; BA   ; CLK        ;
; N/A   ; None         ; 8.864 ns   ; MY_DIVIDER:inst2|Q          ; OCLK ; CLK        ;
+-------+--------------+------------+-----------------------------+------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Nov 29 11:29:27 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off TEST_DE_BARKER -c TEST_DE_BARKER --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Warning: Found 7 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "MY_BARKER:inst|COUNT[0]" as buffer
    Info: Detected ripple clock "MY_BARKER:inst|COUNT[1]" as buffer
    Info: Detected ripple clock "MY_DIVIDER:inst2|Q" as buffer
    Info: Detected gated clock "MY_BARKER:inst|Mux0~20" as buffer
    Info: Detected gated clock "MY_BARKER:inst|Mux0~21" as buffer
    Info: Detected ripple clock "MY_BARKER:inst|COUNT[2]" as buffer
    Info: Detected gated clock "MY_BARKER:inst|Mux0" as buffer
Info: Clock "CLK" has Internal fmax of 276.78 MHz between source register "MY_DIVIDER:inst2|DATA[0]" and destination register "MY_DIVIDER:inst2|DATA[23]" (period= 3.613 ns)
    Info: + Longest register to register delay is 3.410 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X35_Y10_N1; Fanout = 3; REG Node = 'MY_DIVIDER:inst2|DATA[0]'
        Info: 2: + IC(0.312 ns) + CELL(0.393 ns) = 0.705 ns; Loc. = LCCOMB_X35_Y10_N8; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~289'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 0.776 ns; Loc. = LCCOMB_X35_Y10_N10; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~291'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 0.847 ns; Loc. = LCCOMB_X35_Y10_N12; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~293'
        Info: 5: + IC(0.000 ns) + CELL(0.159 ns) = 1.006 ns; Loc. = LCCOMB_X35_Y10_N14; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~295'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.077 ns; Loc. = LCCOMB_X35_Y10_N16; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~297'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.148 ns; Loc. = LCCOMB_X35_Y10_N18; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~299'
        Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 1.219 ns; Loc. = LCCOMB_X35_Y10_N20; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~301'
        Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 1.290 ns; Loc. = LCCOMB_X35_Y10_N22; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~303'
        Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 1.361 ns; Loc. = LCCOMB_X35_Y10_N24; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~305'
        Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 1.432 ns; Loc. = LCCOMB_X35_Y10_N26; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~307'
        Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 1.503 ns; Loc. = LCCOMB_X35_Y10_N28; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~309'
        Info: 13: + IC(0.000 ns) + CELL(0.146 ns) = 1.649 ns; Loc. = LCCOMB_X35_Y10_N30; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~311'
        Info: 14: + IC(0.000 ns) + CELL(0.071 ns) = 1.720 ns; Loc. = LCCOMB_X35_Y9_N0; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~313'
        Info: 15: + IC(0.000 ns) + CELL(0.071 ns) = 1.791 ns; Loc. = LCCOMB_X35_Y9_N2; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~315'
        Info: 16: + IC(0.000 ns) + CELL(0.071 ns) = 1.862 ns; Loc. = LCCOMB_X35_Y9_N4; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~317'
        Info: 17: + IC(0.000 ns) + CELL(0.071 ns) = 1.933 ns; Loc. = LCCOMB_X35_Y9_N6; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~319'
        Info: 18: + IC(0.000 ns) + CELL(0.071 ns) = 2.004 ns; Loc. = LCCOMB_X35_Y9_N8; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~321'
        Info: 19: + IC(0.000 ns) + CELL(0.071 ns) = 2.075 ns; Loc. = LCCOMB_X35_Y9_N10; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~323'
        Info: 20: + IC(0.000 ns) + CELL(0.071 ns) = 2.146 ns; Loc. = LCCOMB_X35_Y9_N12; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~325'
        Info: 21: + IC(0.000 ns) + CELL(0.159 ns) = 2.305 ns; Loc. = LCCOMB_X35_Y9_N14; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~327'
        Info: 22: + IC(0.000 ns) + CELL(0.071 ns) = 2.376 ns; Loc. = LCCOMB_X35_Y9_N16; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~329'
        Info: 23: + IC(0.000 ns) + CELL(0.071 ns) = 2.447 ns; Loc. = LCCOMB_X35_Y9_N18; Fanout = 2; COMB Node = 'MY_DIVIDER:inst2|Add0~331'
        Info: 24: + IC(0.000 ns) + CELL(0.071 ns) = 2.518 ns; Loc. = LCCOMB_X35_Y9_N20; Fanout = 1; COMB Node = 'MY_DIVIDER:inst2|Add0~333'
        Info: 25: + IC(0.000 ns) + CELL(0.410 ns) = 2.928 ns; Loc. = LCCOMB_X35_Y9_N22; Fanout = 1; COMB Node = 'MY_DIVIDER:inst2|Add0~334'
        Info: 26: + IC(0.248 ns) + CELL(0.150 ns) = 3.326 ns; Loc. = LCCOMB_X35_Y9_N30; Fanout = 1; COMB Node = 'MY_DIVIDER:inst2|DATA~202'
        Info: 27: + IC(0.000 ns) + CELL(0.084 ns) = 3.410 ns; Loc. = LCFF_X35_Y9_N31; Fanout = 2; REG Node = 'MY_DIVIDER:inst2|DATA[23]'
        Info: Total cell delay = 2.850 ns ( 83.58 % )
        Info: Total interconnect delay = 0.560 ns ( 16.42 % )
    Info: - Smallest clock skew is 0.011 ns
        Info: + Shortest clock path from clock "CLK" to destination register is 2.642 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'CLK'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 24; COMB Node = 'CLK~clkctrl'
            Info: 3: + IC(0.988 ns) + CELL(0.537 ns) = 2.642 ns; Loc. = LCFF_X35_Y9_N31; Fanout = 2; REG Node = 'MY_DIVIDER:inst2|DATA[23]'
            Info: Total cell delay = 1.536 ns ( 58.14 % )
            Info: Total interconnect delay = 1.106 ns ( 41.86 % )
        Info: - Longest clock path from clock "CLK" to source register is 2.631 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'CLK'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 24; COMB Node = 'CLK~clkctrl'
            Info: 3: + IC(0.977 ns) + CELL(0.537 ns) = 2.631 ns; Loc. = LCFF_X35_Y10_N1; Fanout = 3; REG Node = 'MY_DIVIDER:inst2|DATA[0]'
            Info: Total cell delay = 1.536 ns ( 58.38 % )
            Info: Total interconnect delay = 1.095 ns ( 41.62 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Warning: Circuit may not operate. Detected 3 non-operational path(s) clocked by clock "CLK" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "MY_DIVIDER:inst2|Q" and destination pin or register "MY_DE_BARKER:inst1|COUNT[0]" for clock "CLK" (Hold time is 3.114 ns)
    Info: + Largest clock skew is 5.622 ns
        Info: + Longest clock path from clock "CLK" to destination register is 9.087 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'CLK'
            Info: 2: + IC(1.929 ns) + CELL(0.787 ns) = 3.715 ns; Loc. = LCFF_X34_Y9_N25; Fanout = 6; REG Node = 'MY_DIVIDER:inst2|Q'
            Info: 3: + IC(0.290 ns) + CELL(0.787 ns) = 4.792 ns; Loc. = LCFF_X34_Y9_N29; Fanout = 5; REG Node = 'MY_BARKER:inst|COUNT[1]'
            Info: 4: + IC(0.326 ns) + CELL(0.420 ns) = 5.538 ns; Loc. = LCCOMB_X34_Y9_N8; Fanout = 1; COMB Node = 'MY_BARKER:inst|Mux0~21'
            Info: 5: + IC(0.250 ns) + CELL(0.415 ns) = 6.203 ns; Loc. = LCCOMB_X34_Y9_N20; Fanout = 2; COMB Node = 'MY_BARKER:inst|Mux0'
            Info: 6: + IC(1.314 ns) + CELL(0.000 ns) = 7.517 ns; Loc. = CLKCTRL_G15; Fanout = 7; COMB Node = 'MY_BARKER:inst|Mux0~clkctrl'
            Info: 7: + IC(1.033 ns) + CELL(0.537 ns) = 9.087 ns; Loc. = LCFF_X63_Y1_N23; Fanout = 2; REG Node = 'MY_DE_BARKER:inst1|COUNT[0]'
            Info: Total cell delay = 3.945 ns ( 43.41 % )
            Info: Total interconnect delay = 5.142 ns ( 56.59 % )
        Info: - Shortest clock path from clock "CLK" to source register is 3.465 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'CLK'
            Info: 2: + IC(1.929 ns) + CELL(0.537 ns) = 3.465 ns; Loc. = LCFF_X34_Y9_N25; Fanout = 6; REG Node = 'MY_DIVIDER:inst2|Q'
            Info: Total cell delay = 1.536 ns ( 44.33 % )
            Info: Total interconnect delay = 1.929 ns ( 55.67 % )
    Info: - Micro clock to output delay of source is 0.250 ns
    Info: - Shortest register to register delay is 2.524 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X34_Y9_N25; Fanout = 6; REG Node = 'MY_DIVIDER:inst2|Q'
        Info: 2: + IC(2.158 ns) + CELL(0.366 ns) = 2.524 ns; Loc. = LCFF_X63_Y1_N23; Fanout = 2; REG Node = 'MY_DE_BARKER:inst1|COUNT[0]'
        Info: Total cell delay = 0.366 ns ( 14.50 % )
        Info: Total interconnect delay = 2.158 ns ( 85.50 % )
    Info: + Micro hold delay of destination is 0.266 ns
Info: tco from clock "CLK" to destination pin "Y" through register "MY_DE_BARKER:inst1|COUNT[2]" is 15.208 ns
    Info: + Longest clock path from clock "CLK" to source register is 9.087 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'CLK'
        Info: 2: + IC(1.929 ns) + CELL(0.787 ns) = 3.715 ns; Loc. = LCFF_X34_Y9_N25; Fanout = 6; REG Node = 'MY_DIVIDER:inst2|Q'
        Info: 3: + IC(0.290 ns) + CELL(0.787 ns) = 4.792 ns; Loc. = LCFF_X34_Y9_N29; Fanout = 5; REG Node = 'MY_BARKER:inst|COUNT[1]'
        Info: 4: + IC(0.326 ns) + CELL(0.420 ns) = 5.538 ns; Loc. = LCCOMB_X34_Y9_N8; Fanout = 1; COMB Node = 'MY_BARKER:inst|Mux0~21'
        Info: 5: + IC(0.250 ns) + CELL(0.415 ns) = 6.203 ns; Loc. = LCCOMB_X34_Y9_N20; Fanout = 2; COMB Node = 'MY_BARKER:inst|Mux0'
        Info: 6: + IC(1.314 ns) + CELL(0.000 ns) = 7.517 ns; Loc. = CLKCTRL_G15; Fanout = 7; COMB Node = 'MY_BARKER:inst|Mux0~clkctrl'
        Info: 7: + IC(1.033 ns) + CELL(0.537 ns) = 9.087 ns; Loc. = LCFF_X63_Y1_N5; Fanout = 2; REG Node = 'MY_DE_BARKER:inst1|COUNT[2]'
        Info: Total cell delay = 3.945 ns ( 43.41 % )
        Info: Total interconnect delay = 5.142 ns ( 56.59 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.871 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X63_Y1_N5; Fanout = 2; REG Node = 'MY_DE_BARKER:inst1|COUNT[2]'
        Info: 2: + IC(1.260 ns) + CELL(0.398 ns) = 1.658 ns; Loc. = LCCOMB_X63_Y1_N26; Fanout = 1; COMB Node = 'MY_DE_BARKER:inst1|Equal0~57'
        Info: 3: + IC(0.446 ns) + CELL(0.410 ns) = 2.514 ns; Loc. = LCCOMB_X63_Y1_N20; Fanout = 1; COMB Node = 'MY_DE_BARKER:inst1|Equal0~58'
        Info: 4: + IC(0.569 ns) + CELL(2.788 ns) = 5.871 ns; Loc. = PIN_AB21; Fanout = 0; PIN Node = 'Y'
        Info: Total cell delay = 3.596 ns ( 61.25 % )
        Info: Total interconnect delay = 2.275 ns ( 38.75 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 155 megabytes
    Info: Processing ended: Thu Nov 29 11:29:29 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


