Timing Analyzer report for Tagamotchi
Thu Feb 20 10:14:52 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; Tagamotchi                                             ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 187.48 MHz ; 187.48 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.334 ; -155.153           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -76.090                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.334 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.480     ; 4.855      ;
; -4.215 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.480     ; 4.736      ;
; -4.209 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.480     ; 4.730      ;
; -4.209 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.480     ; 4.730      ;
; -4.193 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.105      ;
; -4.193 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.105      ;
; -4.193 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.105      ;
; -4.193 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.105      ;
; -4.193 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.105      ;
; -4.193 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.105      ;
; -4.193 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.105      ;
; -4.177 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.480     ; 4.698      ;
; -4.172 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.480     ; 4.693      ;
; -4.171 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.480     ; 4.692      ;
; -4.147 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.480     ; 4.668      ;
; -4.107 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.019      ;
; -4.107 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.019      ;
; -4.107 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.019      ;
; -4.107 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.019      ;
; -4.107 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.019      ;
; -4.107 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.019      ;
; -4.107 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.019      ;
; -4.074 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.091     ; 4.984      ;
; -4.074 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.091     ; 4.984      ;
; -4.035 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.091     ; 4.945      ;
; -4.035 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.091     ; 4.945      ;
; -3.993 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.905      ;
; -3.993 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.905      ;
; -3.993 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.905      ;
; -3.993 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.905      ;
; -3.993 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.905      ;
; -3.993 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.905      ;
; -3.993 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.905      ;
; -3.967 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.879      ;
; -3.967 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.879      ;
; -3.967 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.879      ;
; -3.967 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.879      ;
; -3.967 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.879      ;
; -3.967 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.879      ;
; -3.967 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.879      ;
; -3.958 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.870      ;
; -3.958 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.870      ;
; -3.958 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.870      ;
; -3.958 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.870      ;
; -3.958 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.870      ;
; -3.958 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.870      ;
; -3.958 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.870      ;
; -3.922 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.834      ;
; -3.922 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.834      ;
; -3.922 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.834      ;
; -3.922 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.834      ;
; -3.922 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.834      ;
; -3.922 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.834      ;
; -3.922 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.834      ;
; -3.902 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.814      ;
; -3.902 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.814      ;
; -3.902 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.814      ;
; -3.902 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.814      ;
; -3.902 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.814      ;
; -3.902 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.814      ;
; -3.902 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.814      ;
; -3.884 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.091     ; 4.794      ;
; -3.884 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.091     ; 4.794      ;
; -3.874 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.091     ; 4.784      ;
; -3.874 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.091     ; 4.784      ;
; -3.872 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.091     ; 4.782      ;
; -3.872 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.091     ; 4.782      ;
; -3.871 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.091     ; 4.781      ;
; -3.871 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.091     ; 4.781      ;
; -3.795 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.707      ;
; -3.795 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.707      ;
; -3.795 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.707      ;
; -3.795 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.707      ;
; -3.795 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.707      ;
; -3.795 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.707      ;
; -3.795 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.707      ;
; -3.791 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.703      ;
; -3.791 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.703      ;
; -3.791 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.703      ;
; -3.791 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.703      ;
; -3.791 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.703      ;
; -3.791 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.703      ;
; -3.791 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.703      ;
; -3.783 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.091     ; 4.693      ;
; -3.783 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.091     ; 4.693      ;
; -3.749 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|bit_count[0] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.659      ;
; -3.745 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.657      ;
; -3.745 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.657      ;
; -3.745 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.657      ;
; -3.745 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.657      ;
; -3.745 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.657      ;
; -3.745 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.657      ;
; -3.745 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.657      ;
; -3.725 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.091     ; 4.635      ;
; -3.725 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.091     ; 4.635      ;
; -3.723 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|bit_count[0] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.633      ;
; -3.713 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|active       ; clk          ; clk         ; 1.000        ; -0.089     ; 4.625      ;
; -3.690 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|bit_count[1] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.600      ;
; -3.689 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|bit_count[3] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.599      ;
; -3.688 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|bit_count[2] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.598      ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                               ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; spi_master:spi|mosi          ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; spi_master:spi|cs            ; spi_master:spi|cs                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|sclk          ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sendByte                     ; sendByte                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_send.00000000010       ; state_send.00000000010                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; start                        ; start                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.491 ; state_send.00000000000       ; state_send.00000000001                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.784      ;
; 0.492 ; state_send.00000000000       ; sendByte                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.785      ;
; 0.501 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.640 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.934      ;
; 0.641 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.935      ;
; 0.642 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.936      ;
; 0.739 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.739 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.740 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.034      ;
; 0.740 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.034      ;
; 0.748 ; state_send.00000000001       ; state_send.00000000010                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.750 ; mem_index[1]                 ; mem_index[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.064      ;
; 0.750 ; mem_index[5]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.044      ;
; 0.751 ; mem_index[7]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.045      ;
; 0.752 ; state_send.00000000001       ; sendByte                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.045      ;
; 0.753 ; mem_index[6]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.047      ;
; 0.753 ; mem_index[4]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.047      ;
; 0.760 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; mem_index[2]                 ; mem_index[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.768 ; mem_index[0]                 ; mem_index[0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.082      ;
; 0.768 ; mem_index[3]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.062      ;
; 0.819 ; spi_master:spi|active        ; spi_master:spi|shift_reg[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.113      ;
; 0.826 ; spi_master:spi|avail         ; state_send.00000000010                                                                             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.095      ;
; 0.846 ; spi_master:spi|active        ; spi_master:spi|shift_reg[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.140      ;
; 0.847 ; spi_master:spi|active        ; spi_master:spi|shift_reg[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.141      ;
; 0.849 ; spi_master:spi|active        ; spi_master:spi|shift_reg[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.143      ;
; 0.859 ; spi_master:spi|active        ; spi_master:spi|shift_reg[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.153      ;
; 0.863 ; spi_master:spi|active        ; spi_master:spi|shift_reg[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.157      ;
; 0.864 ; spi_master:spi|active        ; spi_master:spi|shift_reg[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.158      ;
; 0.943 ; spi_master:spi|bit_count[3]  ; spi_master:spi|cs                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.236      ;
; 0.971 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.264      ;
; 1.024 ; mem_index[0]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.003     ; 1.275      ;
; 1.035 ; mem_index[5]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.474      ; 1.763      ;
; 1.044 ; mem_index[4]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.474      ; 1.772      ;
; 1.046 ; state_send.00000000010       ; state_send.00000000000                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.339      ;
; 1.049 ; mem_index[7]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.474      ; 1.777      ;
; 1.052 ; mem_index[6]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.474      ; 1.780      ;
; 1.078 ; spi_master:spi|active        ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.369      ;
; 1.100 ; spi_master:spi|active        ; spi_master:spi|busy                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.391      ;
; 1.105 ; mem_index[5]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.399      ;
; 1.106 ; mem_index[0]                 ; mem_index[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.420      ;
; 1.114 ; mem_index[4]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.408      ;
; 1.114 ; mem_index[6]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.408      ;
; 1.115 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.117 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.123 ; mem_index[3]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.123 ; mem_index[4]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.124 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.416      ;
; 1.125 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.126 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; mem_index[2]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.420      ;
; 1.133 ; spi_master:spi|bit_count[3]  ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.084      ; 1.429      ;
; 1.133 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.427      ;
; 1.133 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.427      ;
; 1.134 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.428      ;
; 1.135 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.135 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.135 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.135 ; mem_index[2]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.154 ; mem_index[3]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.474      ; 1.882      ;
; 1.156 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.449      ;
; 1.178 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.471      ;
; 1.188 ; sendByte                     ; start                                                                                              ; clk          ; clk         ; -0.500       ; 0.134      ; 1.054      ;
; 1.236 ; mem_index[5]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.530      ;
; 1.246 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.540      ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 204.16 MHz ; 204.16 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.898 ; -141.946          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -76.090                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.898 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.425     ; 4.475      ;
; -3.874 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.796      ;
; -3.874 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.796      ;
; -3.874 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.796      ;
; -3.874 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.796      ;
; -3.874 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.796      ;
; -3.874 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.796      ;
; -3.874 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.796      ;
; -3.792 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.425     ; 4.369      ;
; -3.783 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.425     ; 4.360      ;
; -3.783 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.425     ; 4.360      ;
; -3.778 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.700      ;
; -3.778 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.700      ;
; -3.778 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.700      ;
; -3.778 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.700      ;
; -3.778 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.700      ;
; -3.778 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.700      ;
; -3.778 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.700      ;
; -3.772 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.694      ;
; -3.772 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.694      ;
; -3.772 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.694      ;
; -3.772 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.694      ;
; -3.772 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.694      ;
; -3.772 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.694      ;
; -3.772 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.694      ;
; -3.752 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.425     ; 4.329      ;
; -3.747 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.425     ; 4.324      ;
; -3.746 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.425     ; 4.323      ;
; -3.735 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.656      ;
; -3.735 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.656      ;
; -3.722 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.425     ; 4.299      ;
; -3.692 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.614      ;
; -3.692 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.614      ;
; -3.692 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.614      ;
; -3.692 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.614      ;
; -3.692 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.614      ;
; -3.692 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.614      ;
; -3.692 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.614      ;
; -3.651 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.573      ;
; -3.651 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.573      ;
; -3.651 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.573      ;
; -3.651 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.573      ;
; -3.651 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.573      ;
; -3.651 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.573      ;
; -3.651 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.573      ;
; -3.645 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.567      ;
; -3.645 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.567      ;
; -3.645 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.567      ;
; -3.645 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.567      ;
; -3.645 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.567      ;
; -3.645 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.567      ;
; -3.645 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.567      ;
; -3.639 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.560      ;
; -3.639 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.560      ;
; -3.633 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.554      ;
; -3.633 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.554      ;
; -3.580 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.502      ;
; -3.580 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.502      ;
; -3.580 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.502      ;
; -3.580 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.502      ;
; -3.580 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.502      ;
; -3.580 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.502      ;
; -3.580 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.502      ;
; -3.565 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.486      ;
; -3.565 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.486      ;
; -3.565 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.486      ;
; -3.565 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.486      ;
; -3.565 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.486      ;
; -3.565 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.486      ;
; -3.565 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.486      ;
; -3.553 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.474      ;
; -3.553 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.474      ;
; -3.512 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.433      ;
; -3.512 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.433      ;
; -3.506 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.427      ;
; -3.506 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.427      ;
; -3.487 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.407      ;
; -3.487 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.407      ;
; -3.484 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.406      ;
; -3.484 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.406      ;
; -3.484 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.406      ;
; -3.484 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.406      ;
; -3.484 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.406      ;
; -3.484 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.406      ;
; -3.484 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.406      ;
; -3.441 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.362      ;
; -3.441 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.362      ;
; -3.438 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.438 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.438 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.438 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.438 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.438 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.438 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.426 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|bit_count[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.347      ;
; -3.390 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|bit_count[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.311      ;
; -3.389 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|bit_count[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.310      ;
; -3.388 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|bit_count[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.309      ;
; -3.363 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|active       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.285      ;
; -3.357 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.278      ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; spi_master:spi|cs            ; spi_master:spi|cs                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|mosi          ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|sclk          ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; sendByte                     ; sendByte                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_send.00000000010       ; state_send.00000000010                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.405 ; start                        ; start                                                                                              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.669      ;
; 0.455 ; state_send.00000000000       ; state_send.00000000001                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.722      ;
; 0.456 ; state_send.00000000000       ; sendByte                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.723      ;
; 0.471 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.597 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.865      ;
; 0.598 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.599 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.867      ;
; 0.687 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.690 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.698 ; mem_index[1]                 ; mem_index[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.985      ;
; 0.698 ; state_send.00000000001       ; state_send.00000000010                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; mem_index[5]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.701 ; mem_index[7]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.969      ;
; 0.702 ; state_send.00000000001       ; sendByte                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.969      ;
; 0.703 ; mem_index[6]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.971      ;
; 0.705 ; mem_index[4]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.710 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; mem_index[2]                 ; mem_index[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.714 ; mem_index[3]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.717 ; mem_index[0]                 ; mem_index[0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.004      ;
; 0.768 ; spi_master:spi|active        ; spi_master:spi|shift_reg[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.036      ;
; 0.785 ; spi_master:spi|avail         ; state_send.00000000010                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.030      ;
; 0.798 ; spi_master:spi|active        ; spi_master:spi|shift_reg[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.066      ;
; 0.799 ; spi_master:spi|active        ; spi_master:spi|shift_reg[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.067      ;
; 0.801 ; spi_master:spi|active        ; spi_master:spi|shift_reg[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.069      ;
; 0.801 ; spi_master:spi|active        ; spi_master:spi|shift_reg[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.069      ;
; 0.806 ; spi_master:spi|active        ; spi_master:spi|shift_reg[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.074      ;
; 0.808 ; spi_master:spi|active        ; spi_master:spi|shift_reg[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.076      ;
; 0.866 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.134      ;
; 0.869 ; spi_master:spi|bit_count[3]  ; spi_master:spi|cs                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.137      ;
; 0.959 ; mem_index[0]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.029     ; 1.160      ;
; 0.978 ; state_send.00000000010       ; state_send.00000000000                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.245      ;
; 0.981 ; mem_index[5]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.419      ; 1.630      ;
; 0.981 ; spi_master:spi|active        ; spi_master:spi|busy                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.248      ;
; 0.986 ; mem_index[4]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.419      ; 1.635      ;
; 0.988 ; spi_master:spi|active        ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.255      ;
; 0.993 ; mem_index[6]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.419      ; 1.642      ;
; 0.994 ; mem_index[7]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.419      ; 1.643      ;
; 1.011 ; mem_index[0]                 ; mem_index[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.298      ;
; 1.013 ; spi_master:spi|bit_count[3]  ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.282      ;
; 1.016 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.021 ; mem_index[5]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.289      ;
; 1.022 ; mem_index[6]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.024 ; mem_index[4]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.026 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; mem_index[2]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.036 ; mem_index[3]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.304      ;
; 1.039 ; mem_index[4]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.307      ;
; 1.041 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.044 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; mem_index[2]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.053 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.321      ;
; 1.069 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.337      ;
; 1.086 ; mem_index[3]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.419      ; 1.735      ;
; 1.120 ; mem_index[5]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.388      ;
; 1.120 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.198 ; -39.505           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -54.306                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.198 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.140      ;
; -1.198 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.140      ;
; -1.198 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.140      ;
; -1.198 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.140      ;
; -1.198 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.140      ;
; -1.198 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.140      ;
; -1.198 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.140      ;
; -1.191 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.133      ;
; -1.191 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.133      ;
; -1.191 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.133      ;
; -1.191 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.133      ;
; -1.191 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.133      ;
; -1.191 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.133      ;
; -1.191 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.133      ;
; -1.173 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.115      ;
; -1.173 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.115      ;
; -1.173 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.115      ;
; -1.173 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.115      ;
; -1.173 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.115      ;
; -1.173 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.115      ;
; -1.173 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.115      ;
; -1.168 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.046     ; 2.109      ;
; -1.168 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.046     ; 2.109      ;
; -1.161 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.046     ; 2.102      ;
; -1.161 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.046     ; 2.102      ;
; -1.143 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.046     ; 2.084      ;
; -1.143 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.046     ; 2.084      ;
; -1.126 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.887      ;
; -1.125 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.067      ;
; -1.125 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.067      ;
; -1.125 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.067      ;
; -1.125 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.067      ;
; -1.125 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.067      ;
; -1.125 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.067      ;
; -1.125 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.067      ;
; -1.119 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.061      ;
; -1.119 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.061      ;
; -1.119 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.061      ;
; -1.119 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.061      ;
; -1.119 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.061      ;
; -1.119 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.061      ;
; -1.119 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.061      ;
; -1.117 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.059      ;
; -1.117 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.059      ;
; -1.117 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.059      ;
; -1.117 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.059      ;
; -1.117 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.059      ;
; -1.117 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.059      ;
; -1.117 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.059      ;
; -1.113 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.046     ; 2.054      ;
; -1.113 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.046     ; 2.054      ;
; -1.113 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.046     ; 2.054      ;
; -1.113 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.046     ; 2.054      ;
; -1.113 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.046     ; 2.054      ;
; -1.113 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.046     ; 2.054      ;
; -1.113 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.046     ; 2.054      ;
; -1.095 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.046     ; 2.036      ;
; -1.095 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.046     ; 2.036      ;
; -1.090 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.032      ;
; -1.090 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.032      ;
; -1.090 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.032      ;
; -1.090 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.032      ;
; -1.090 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.032      ;
; -1.090 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.032      ;
; -1.090 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.032      ;
; -1.089 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.046     ; 2.030      ;
; -1.089 ; spi_master:spi|clk_count[9]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.046     ; 2.030      ;
; -1.087 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.046     ; 2.028      ;
; -1.087 ; spi_master:spi|clk_count[11]                                                                       ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.046     ; 2.028      ;
; -1.083 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.047     ; 2.023      ;
; -1.083 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.047     ; 2.023      ;
; -1.070 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.831      ;
; -1.068 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.829      ;
; -1.068 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.829      ;
; -1.060 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.046     ; 2.001      ;
; -1.060 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.046     ; 2.001      ;
; -1.052 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.813      ;
; -1.049 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.810      ;
; -1.049 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.991      ;
; -1.049 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.991      ;
; -1.049 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.991      ;
; -1.049 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.991      ;
; -1.049 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.991      ;
; -1.049 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.991      ;
; -1.049 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.991      ;
; -1.048 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.809      ;
; -1.040 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|bit_count[0] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.981      ;
; -1.033 ; spi_master:spi|clk_count[1]                                                                        ; spi_master:spi|bit_count[0] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.974      ;
; -1.032 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.793      ;
; -1.024 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|bit_count[1] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.965      ;
; -1.023 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|bit_count[3] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.964      ;
; -1.023 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.965      ;
; -1.023 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.965      ;
; -1.023 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.965      ;
; -1.023 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.965      ;
; -1.023 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.965      ;
; -1.023 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.965      ;
; -1.023 ; spi_master:spi|clk_count[8]                                                                        ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.965      ;
; -1.022 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|bit_count[2] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.963      ;
; -1.019 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.046     ; 1.960      ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; start                        ; start                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; spi_master:spi|cs            ; spi_master:spi|cs                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|mosi          ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|sclk          ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sendByte                     ; sendByte                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_send.00000000010       ; state_send.00000000010                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.196 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.201 ; state_send.00000000000       ; state_send.00000000001                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; state_send.00000000000       ; sendByte                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.252 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.294 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.300 ; mem_index[7]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; state_send.00000000001       ; state_send.00000000010                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; mem_index[5]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; mem_index[1]                 ; mem_index[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.431      ;
; 0.302 ; mem_index[6]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; state_send.00000000001       ; sendByte                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; mem_index[4]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; mem_index[2]                 ; mem_index[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.309 ; mem_index[0]                 ; mem_index[0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.438      ;
; 0.309 ; mem_index[3]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.339 ; spi_master:spi|active        ; spi_master:spi|shift_reg[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.341 ; spi_master:spi|avail         ; state_send.00000000010                                                                             ; clk          ; clk         ; 0.000        ; 0.024      ; 0.449      ;
; 0.354 ; spi_master:spi|active        ; spi_master:spi|shift_reg[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.474      ;
; 0.354 ; spi_master:spi|active        ; spi_master:spi|shift_reg[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.474      ;
; 0.356 ; spi_master:spi|active        ; spi_master:spi|shift_reg[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.476      ;
; 0.359 ; spi_master:spi|active        ; spi_master:spi|shift_reg[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.479      ;
; 0.364 ; spi_master:spi|active        ; spi_master:spi|shift_reg[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.484      ;
; 0.365 ; spi_master:spi|active        ; spi_master:spi|shift_reg[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.371 ; spi_master:spi|bit_count[3]  ; spi_master:spi|cs                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.491      ;
; 0.382 ; sendByte                     ; start                                                                                              ; clk          ; clk         ; -0.500       ; 0.435      ; 0.421      ;
; 0.383 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.503      ;
; 0.393 ; mem_index[0]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.026      ; 0.523      ;
; 0.407 ; mem_index[4]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.730      ;
; 0.408 ; mem_index[5]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.731      ;
; 0.412 ; mem_index[6]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.735      ;
; 0.416 ; state_send.00000000010       ; state_send.00000000000                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.536      ;
; 0.417 ; mem_index[7]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.740      ;
; 0.421 ; spi_master:spi|avail         ; start                                                                                              ; clk          ; clk         ; -0.500       ; 0.423      ; 0.448      ;
; 0.428 ; spi_master:spi|active        ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.547      ;
; 0.438 ; spi_master:spi|active        ; spi_master:spi|busy                                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.557      ;
; 0.439 ; spi_master:spi|bit_count[3]  ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.560      ;
; 0.450 ; mem_index[5]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.571      ;
; 0.451 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.570      ;
; 0.453 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; mem_index[3]                 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.778      ;
; 0.456 ; mem_index[0]                 ; mem_index[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.585      ;
; 0.458 ; mem_index[3]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; mem_index[6]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; mem_index[4]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; mem_index[2]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; mem_index[4]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; mem_index[2]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.504 ; spi_master:spi|sclk          ; spi_master:spi|cs                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.624      ;
; 0.505 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.625      ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.334   ; 0.186 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -4.334   ; 0.186 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -155.153 ; 0.0   ; 0.0      ; 0.0     ; -76.09              ;
;  clk             ; -155.153 ; 0.000 ; N/A      ; N/A     ; -76.090             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mosi          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; state[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; state[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 995      ; 29       ; 3        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 995      ; 29       ; 3        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Thu Feb 20 10:14:51 2025
Info: Command: quartus_sta Tagamotchi -c Tagamotchi
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Tagamotchi.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.334
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.334            -155.153 clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -76.090 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.898
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.898            -141.946 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -76.090 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.198
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.198             -39.505 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.306 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4826 megabytes
    Info: Processing ended: Thu Feb 20 10:14:52 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


