module mux3_32bit(d0, d1, d2, s, y); //3input 32bit mux
	input [31:0] d0, d1, d2;	//input
	input [1:0] s;				//select signal
	output [31:0] y;			//output
	reg [31:0] y;				//reg
	
	always @(d0, d1, d2, s)
	begin
		case(s)	//case문
			2'b00		:	y	<=	d0;	//0넣어줌
			2'b10		:	y	<=	d1;	//s0 일때
			2'b01		:	y	<=	d2;	//s1 일때
			default	:	y	<= 32'bx;	//예외처리 unknown값 넣어줌
		endcase
	end
	
endmodule
	