# Problem

## âš ï¸ë¬¸ì œ ìƒí™©: ê³ ì • ì†Œìˆ˜ì  Format ë³€í™˜

- í”„ë¡œì íŠ¸ì˜ ê²½ìš°
  - ëˆ„ì í•© Q8.16 --> Q1.8ë¡œ ë³€í™˜í•´ì•¼í–ˆìŒ
- ê³±ì…ˆê¸°ì—ì„œ ë§¤ë²ˆ Q1.8ë¡œ ë³€í™˜
 - multiplication ëª¨ë“ˆì— Q1.8ë¡œ ë³€í™˜í•˜ëŠ” ê³¼ì •ë„ í¬í•¨

## ğŸ¤”ë¬¸ì œ
- ê³±ì…ˆê¸°ê°€ 33ê°œê°€ ì‚¬ìš©ë¨
- ê·¸ëŸ¼ 33ë²ˆì˜ ë³€í™˜ê³¼ì •ì„ ê±°ì³ì•¼í•¨
- ê·¼ë° ë§ˆì§€ë§‰ ëˆ„ì í•©ì—ì„œ ë˜ ë³€í™˜ê³¼ì •ì„ ê±°ì³ì•¼í•¨
- ê·¸ëŸ¬ë©´ ë³€í™˜ê³¼ì • 34ë²ˆ í•´ì•¼í•¨
  - ë³€í™˜ê³¼ì • --> ì •ë°€ë„ ì €í•˜
  - ì—¬ëŸ¬ë²ˆ ê±°ì¹œë‹¤ --> ì •ë°€ë„ ì €í•˜ë„ â¬†ï¸
- âš ï¸ì½”ë“œ ë° íšŒë¡œë„ ë³µì¡í•´ì§€ê³  ì •ë°€ë„ë„ ì €í•˜ë¨


## ğŸš€í•´ê²°

- ë§ˆì§€ë§‰ ëˆ„ì í•©ì—ì„œë§Œ í¬ë§· ë³€í™˜ ìˆ˜í–‰
  - ë³€í™˜ 1ë²ˆë§Œ ìˆ˜í–‰
  - ì½”ë“œ ë° íšŒë¡œ ë³µì¡ë„ ê°ì†Œ
  - ì •ë°€ë„ ì €í•˜ìœ¨ ê°ì†Œ
    - ë³€í™˜ì„ í•œë²ˆë§Œ ìˆ˜í–‰í•˜ë‹ˆê¹Œ

## ğŸ‘¨â€ğŸ’»í•´ê²°ê³¼ì •

[ì†ŒìŠ¤ì½”ë“œ ì°¸ê³ :rrc_filter.sv](../project1/success/source_code/rrc_filter.sv)

- ì…ë ¥: Q1.8
- í•„í„° ê³„ìˆ˜: Q1.8
- ì¶œë ¥: Q1.8

### 1. ê³±ì…ˆê¸°
```systemverilog
module multiplier_9b #(
	parameter WIDTH = 9
)(
	input logic signed [WIDTH-1:0] mul_in,
	input logic signed [WIDTH-1:0] coefficient,

	output logic signed [2*WIDTH-1:0] mul_out
);
	

	assign mul_out = mul_in * coefficient;

endmodule
```