Fitter report for VGA_tan
Mon Feb 08 14:33:25 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Feb 08 14:33:25 2021       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; VGA_tan                                     ;
; Top-level Entity Name              ; VGA_tan                                     ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 9,800 / 10,320 ( 95 % )                     ;
;     Total combinational functions  ; 9,779 / 10,320 ( 95 % )                     ;
;     Dedicated logic registers      ; 479 / 10,320 ( 5 % )                        ;
; Total registers                    ; 479                                         ;
; Total pins                         ; 25 / 180 ( 14 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.30        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  43.5%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; vga_hs      ; Missing drive strength and slew rate ;
; vga_vs      ; Missing drive strength and slew rate ;
; vga_rgb[0]  ; Missing drive strength and slew rate ;
; vga_rgb[1]  ; Missing drive strength and slew rate ;
; vga_rgb[2]  ; Missing drive strength and slew rate ;
; vga_rgb[3]  ; Missing drive strength and slew rate ;
; vga_rgb[4]  ; Missing drive strength and slew rate ;
; vga_rgb[5]  ; Missing drive strength and slew rate ;
; vga_rgb[6]  ; Missing drive strength and slew rate ;
; vga_rgb[7]  ; Missing drive strength and slew rate ;
; vga_rgb[8]  ; Missing drive strength and slew rate ;
; vga_rgb[9]  ; Missing drive strength and slew rate ;
; vga_rgb[10] ; Missing drive strength and slew rate ;
; vga_rgb[11] ; Missing drive strength and slew rate ;
; vga_rgb[12] ; Missing drive strength and slew rate ;
; vga_rgb[13] ; Missing drive strength and slew rate ;
; vga_rgb[14] ; Missing drive strength and slew rate ;
; vga_rgb[15] ; Missing drive strength and slew rate ;
; led         ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10320 ) ; 0.00 % ( 0 / 10320 )       ; 0.00 % ( 0 / 10320 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10320 ) ; 0.00 % ( 0 / 10320 )       ; 0.00 % ( 0 / 10320 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10308 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/FPGA/VGA_tan/par/output_files/VGA_tan.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 9,800 / 10,320 ( 95 % ) ;
;     -- Combinational with no register       ; 9321                    ;
;     -- Register only                        ; 21                      ;
;     -- Combinational with a register        ; 458                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 7687                    ;
;     -- 3 input functions                    ; 1520                    ;
;     -- <=2 input functions                  ; 572                     ;
;     -- Register only                        ; 21                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 9430                    ;
;     -- arithmetic mode                      ; 349                     ;
;                                             ;                         ;
; Total registers*                            ; 479 / 11,172 ( 4 % )    ;
;     -- Dedicated logic registers            ; 479 / 10,320 ( 5 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 645 / 645 ( 100 % )     ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 25 / 180 ( 14 % )       ;
;     -- Clock pins                           ; 4 / 3 ( 133 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M9Ks                                        ; 0 / 46 ( 0 % )          ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )          ;
; PLLs                                        ; 1 / 2 ( 50 % )          ;
; Global clocks                               ; 3 / 10 ( 30 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 44% / 43% / 47%         ;
; Peak interconnect usage (total/H/V)         ; 51% / 51% / 52%         ;
; Maximum fan-out                             ; 1022                    ;
; Highest non-global fan-out                  ; 1022                    ;
; Total fan-out                               ; 38035                   ;
; Average fan-out                             ; 3.68                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 9800 / 10320 ( 95 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 9321                  ; 0                              ;
;     -- Register only                        ; 21                    ; 0                              ;
;     -- Combinational with a register        ; 458                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 7687                  ; 0                              ;
;     -- 3 input functions                    ; 1520                  ; 0                              ;
;     -- <=2 input functions                  ; 572                   ; 0                              ;
;     -- Register only                        ; 21                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 9430                  ; 0                              ;
;     -- arithmetic mode                      ; 349                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 479                   ; 0                              ;
;     -- Dedicated logic registers            ; 479 / 10320 ( 5 % )   ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 645 / 645 ( 100 % )   ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 25                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )       ; 1 / 12 ( 8 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 481                   ; 2                              ;
;     -- Registered Input Connections         ; 479                   ; 0                              ;
;     -- Output Connections                   ; 2                     ; 481                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 38028                 ; 490                            ;
;     -- Registered Connections               ; 6440                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 483                            ;
;     -- hard_block:auto_generated_inst       ; 483                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 6                     ; 2                              ;
;     -- Output Ports                         ; 19                    ; 2                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; key[0]    ; M16   ; 5        ; 34           ; 12           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[1]    ; M2    ; 2        ; 0            ; 11           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[2]    ; E15   ; 6        ; 34           ; 12           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[3]    ; E16   ; 6        ; 34           ; 12           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_clk   ; E1    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_rst_n ; M1    ; 2        ; 0            ; 11           ; 21           ; 4                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led         ; D11   ; 7        ; 32           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_hs      ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[0]  ; B4    ; 8        ; 5            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[10] ; A5    ; 8        ; 7            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[11] ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[12] ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[13] ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[14] ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[15] ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[1]  ; A4    ; 8        ; 5            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[2]  ; B3    ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[3]  ; A3    ; 8        ; 3            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[4]  ; A2    ; 8        ; 5            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[5]  ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[6]  ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[7]  ; B6    ; 8        ; 9            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[8]  ; A6    ; 8        ; 9            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[9]  ; B5    ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_vs      ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; vga_rgb[5]              ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; vga_rgb[10]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 2 / 19 ( 11 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 6        ; 3 / 14 ( 21 % )  ; 2.5V          ; --           ;
; 7        ; 6 / 26 ( 23 % )  ; 2.5V          ; --           ;
; 8        ; 13 / 26 ( 50 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; vga_rgb[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 200        ; 8        ; vga_rgb[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 196        ; 8        ; vga_rgb[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; vga_rgb[10]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 188        ; 8        ; vga_rgb[8]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; vga_rgb[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; vga_rgb[15]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 7        ; vga_rgb[13]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; vga_rgb[11]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; vga_rgb[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 8        ; vga_rgb[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; vga_rgb[9]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; vga_rgb[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 184        ; 8        ; vga_rgb[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 8        ; vga_rgb[14]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 7        ; vga_rgb[12]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; vga_vs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; vga_hs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; led                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; key[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 127        ; 6        ; key[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; sys_rst_n                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 25         ; 2        ; key[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; key[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                      ;
+-------------------------------+------------------------------------------------------------------+
; Name                          ; PLL:u_pll|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------+
; SDC pin name                  ; u_pll|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                           ;
; Compensate clock              ; clock0                                                           ;
; Compensated input/output pins ; --                                                               ;
; Switchover type               ; --                                                               ;
; Input frequency 0             ; 50.0 MHz                                                         ;
; Input frequency 1             ; --                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                         ;
; Nominal VCO frequency         ; 600.0 MHz                                                        ;
; VCO post scale K counter      ; 2                                                                ;
; VCO frequency control         ; Auto                                                             ;
; VCO phase shift step          ; 208 ps                                                           ;
; VCO multiply                  ; --                                                               ;
; VCO divide                    ; --                                                               ;
; Freq min lock                 ; 25.0 MHz                                                         ;
; Freq max lock                 ; 54.18 MHz                                                        ;
; M VCO Tap                     ; 0                                                                ;
; M Initial                     ; 1                                                                ;
; M value                       ; 12                                                               ;
; N value                       ; 1                                                                ;
; Charge pump current           ; setting 1                                                        ;
; Loop filter resistance        ; setting 27                                                       ;
; Loop filter capacitance       ; setting 0                                                        ;
; Bandwidth                     ; 680 kHz to 980 kHz                                               ;
; Bandwidth type                ; Medium                                                           ;
; Real time reconfigurable      ; Off                                                              ;
; Scan chain MIF file           ; --                                                               ;
; Preserve PLL counter order    ; Off                                                              ;
; PLL location                  ; PLL_1                                                            ;
; Inclk0 signal                 ; sys_clk                                                          ;
; Inclk1 signal                 ; --                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                    ;
; Inclk1 signal type            ; --                                                               ;
+-------------------------------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; PLL:u_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                      ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                  ; Library Name ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------+--------------+
; |VGA_tan                             ; 9800 (1)    ; 479 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 25   ; 0            ; 9321 (1)     ; 21 (0)            ; 458 (1)          ; |VGA_tan                                                             ; work         ;
;    |PLL:u_pll|                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |VGA_tan|PLL:u_pll                                                   ; work         ;
;       |altpll:altpll_component|      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |VGA_tan|PLL:u_pll|altpll:altpll_component                           ; work         ;
;          |PLL_altpll:auto_generated| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |VGA_tan|PLL:u_pll|altpll:altpll_component|PLL_altpll:auto_generated ; work         ;
;    |VGA_display:u_VGA_display|       ; 9725 (9725) ; 458 (458)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9267 (9267)  ; 21 (21)           ; 437 (437)        ; |VGA_tan|VGA_display:u_VGA_display                                   ; work         ;
;    |VGA_drive:u_VGA_drive|           ; 76 (76)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 23 (23)          ; |VGA_tan|VGA_drive:u_VGA_drive                                       ; work         ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; vga_hs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_vs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sys_rst_n   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sys_clk     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key[3]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key[0]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key[1]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key[2]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; sys_rst_n           ;                   ;         ;
; sys_clk             ;                   ;         ;
; key[3]              ;                   ;         ;
; key[0]              ;                   ;         ;
; key[1]              ;                   ;         ;
; key[2]              ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                           ;
+------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; PLL:u_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 478     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL:u_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_locked ; PLL_1              ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|always4~6                                          ; LCCOMB_X16_Y22_N30 ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|always4~9                                          ; LCCOMB_X14_Y23_N2  ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|food_x[9]~0                                        ; LCCOMB_X19_Y15_N30 ; 28      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|random_x[9]~17                                     ; LCCOMB_X19_Y15_N8  ; 18      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[0][9]~327                                  ; LCCOMB_X18_Y14_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[10][9]~763                                 ; LCCOMB_X16_Y13_N22 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[11][9]~988                                 ; LCCOMB_X19_Y12_N14 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[12][5]~915                                 ; LCCOMB_X18_Y10_N0  ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[12][9]~920                                 ; LCCOMB_X18_Y10_N18 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[13][9]~697                                 ; LCCOMB_X19_Y12_N30 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[14][9]~828                                 ; LCCOMB_X18_Y11_N6  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[15][9]~1050                                ; LCCOMB_X19_Y13_N4  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[16][9]~499                                 ; LCCOMB_X21_Y13_N4  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[17][9]~440                                 ; LCCOMB_X19_Y13_N18 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[18][0]~1084                                ; LCCOMB_X17_Y9_N28  ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[18][9]~473                                 ; LCCOMB_X17_Y9_N24  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[19][9]~531                                 ; LCCOMB_X16_Y13_N16 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[1][9]~659                                  ; LCCOMB_X18_Y11_N30 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[20][9]~395                                 ; LCCOMB_X16_Y13_N2  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[2][9]~796                                  ; LCCOMB_X21_Y11_N10 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[3][9]~1017                                 ; LCCOMB_X17_Y12_N2  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[4][9]~863                                  ; LCCOMB_X19_Y9_N26  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[5][7]~1103                                 ; LCCOMB_X11_Y14_N18 ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[5][9]~584                                  ; LCCOMB_X17_Y12_N4  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[6][9]~733                                  ; LCCOMB_X17_Y12_N30 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[7][9]~961                                  ; LCCOMB_X18_Y9_N14  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[8][3]~1148                                 ; LCCOMB_X16_Y13_N14 ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[8][9]~890                                  ; LCCOMB_X16_Y13_N20 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_x[9][9]~627                                  ; LCCOMB_X18_Y9_N20  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[0][9]~135                                  ; LCCOMB_X18_Y14_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[10][9]~348                                 ; LCCOMB_X17_Y13_N8  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[11][9]~361                                 ; LCCOMB_X19_Y12_N6  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[12][9]~374                                 ; LCCOMB_X18_Y10_N28 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[13][9]~388                                 ; LCCOMB_X19_Y12_N16 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[14][9]~402                                 ; LCCOMB_X21_Y14_N0  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[15][9]~415                                 ; LCCOMB_X22_Y11_N10 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[16][9]~195                                 ; LCCOMB_X21_Y13_N22 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[17][9]~209                                 ; LCCOMB_X21_Y13_N8  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[17][9]~478                                 ; LCCOMB_X19_Y10_N24 ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[18][9]~224                                 ; LCCOMB_X21_Y9_N30  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[19][9]~237                                 ; LCCOMB_X21_Y9_N8   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[1][8]~430                                  ; LCCOMB_X32_Y14_N28 ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[1][9]~431                                  ; LCCOMB_X22_Y11_N16 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[20][9]~253                                 ; LCCOMB_X21_Y13_N26 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[2][9]~447                                  ; LCCOMB_X22_Y11_N30 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[3][8]~461                                  ; LCCOMB_X31_Y16_N4  ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[3][9]~462                                  ; LCCOMB_X18_Y12_N8  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[4][9]~267                                  ; LCCOMB_X18_Y12_N12 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[5][9]~280                                  ; LCCOMB_X18_Y12_N26 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[6][4]~491                                  ; LCCOMB_X29_Y8_N14  ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[6][9]~293                                  ; LCCOMB_X18_Y12_N0  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[7][9]~308                                  ; LCCOMB_X18_Y12_N30 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[8][9]~321                                  ; LCCOMB_X17_Y13_N26 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:u_VGA_display|snack_y[9][9]~335                                  ; LCCOMB_X19_Y9_N30  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_drive:u_VGA_drive|Equal0~3                                               ; LCCOMB_X10_Y23_N24 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_drive:u_VGA_drive|LessThan8~0                                            ; LCCOMB_X9_Y23_N0   ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; VGA_drive:u_VGA_drive|LessThan9~1                                            ; LCCOMB_X10_Y22_N4  ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rst_n_w~0                                                                    ; LCCOMB_X19_Y15_N22 ; 100     ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sys_clk                                                                      ; PIN_E1             ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; sys_rst_n                                                                    ; PIN_M1             ; 2       ; Async. clear ; yes    ; Global Clock         ; GCLK0            ; --                        ;
+------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                              ;
+------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; PLL:u_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 478     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; rst_n_w~0                                                                    ; LCCOMB_X19_Y15_N22 ; 100     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; sys_rst_n                                                                    ; PIN_M1             ; 2       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------+
; Non-Global High Fan-Out Signals                         ;
+-----------------------------------------------+---------+
; Name                                          ; Fan-Out ;
+-----------------------------------------------+---------+
; VGA_display:u_VGA_display|snack_l[0]          ; 1022    ;
; VGA_display:u_VGA_display|snack_x[0][0]~330   ; 434     ;
; VGA_display:u_VGA_display|snack_l[1]          ; 367     ;
; VGA_display:u_VGA_display|direct[3]           ; 263     ;
; VGA_display:u_VGA_display|snack_y[0][0]~138   ; 246     ;
; VGA_display:u_VGA_display|snack_l[2]          ; 230     ;
; VGA_display:u_VGA_display|snack_l[4]          ; 147     ;
; VGA_display:u_VGA_display|Add48~0             ; 136     ;
; VGA_display:u_VGA_display|Add36~0             ; 135     ;
; VGA_display:u_VGA_display|snack_l[3]          ; 132     ;
; VGA_display:u_VGA_display|Add45~4             ; 121     ;
; VGA_display:u_VGA_display|Add51~4             ; 119     ;
; VGA_display:u_VGA_display|Add48~2             ; 114     ;
; VGA_drive:u_VGA_drive|data_req~1              ; 112     ;
; VGA_display:u_VGA_display|Add33~4             ; 111     ;
; VGA_display:u_VGA_display|Add39~4             ; 110     ;
; VGA_display:u_VGA_display|Add36~2             ; 109     ;
; VGA_display:u_VGA_display|Add33~2             ; 108     ;
; VGA_display:u_VGA_display|Add51~2             ; 103     ;
; VGA_display:u_VGA_display|Add51~6             ; 101     ;
; VGA_display:u_VGA_display|Add39~2             ; 101     ;
; VGA_display:u_VGA_display|Add45~2             ; 100     ;
; VGA_display:u_VGA_display|Add45~6             ; 97      ;
; VGA_display:u_VGA_display|Add29~4             ; 96      ;
; VGA_display:u_VGA_display|Add39~6             ; 93      ;
; VGA_display:u_VGA_display|Add29~2             ; 86      ;
; VGA_display:u_VGA_display|Add33~6             ; 84      ;
; VGA_display:u_VGA_display|Add29~6             ; 78      ;
; VGA_drive:u_VGA_drive|pixel_xpos[2]~4         ; 72      ;
; VGA_drive:u_VGA_drive|pixel_xpos[3]~5         ; 70      ;
; VGA_drive:u_VGA_drive|pixel_xpos[1]~3         ; 70      ;
; VGA_drive:u_VGA_drive|pixel_xpos[0]~2         ; 70      ;
; VGA_display:u_VGA_display|Add42~4             ; 70      ;
; VGA_display:u_VGA_display|Add42~0             ; 69      ;
; VGA_display:u_VGA_display|Add42~2             ; 65      ;
; VGA_display:u_VGA_display|Add54~2             ; 65      ;
; VGA_display:u_VGA_display|Add48~4             ; 63      ;
; VGA_display:u_VGA_display|snack_x[0][7]~1063  ; 61      ;
; VGA_display:u_VGA_display|Add143~0            ; 61      ;
; VGA_display:u_VGA_display|Add36~4             ; 55      ;
; VGA_drive:u_VGA_drive|pixel_xpos[4]~1         ; 52      ;
; VGA_display:u_VGA_display|snack_l[5]          ; 47      ;
; VGA_display:u_VGA_display|Add51~8             ; 46      ;
; VGA_display:u_VGA_display|Add48~6             ; 46      ;
; VGA_display:u_VGA_display|LessThan48~2        ; 44      ;
; VGA_display:u_VGA_display|Mux122~0            ; 44      ;
; VGA_display:u_VGA_display|Add36~6             ; 43      ;
; VGA_display:u_VGA_display|Add45~8             ; 42      ;
; VGA_display:u_VGA_display|Mux504~1            ; 41      ;
; VGA_display:u_VGA_display|Mux507~1            ; 41      ;
; VGA_display:u_VGA_display|Mux508~1            ; 41      ;
; VGA_display:u_VGA_display|Mux511~1            ; 41      ;
; VGA_display:u_VGA_display|Mux513~1            ; 41      ;
; VGA_display:u_VGA_display|Mux510~1            ; 41      ;
; VGA_display:u_VGA_display|Mux509~1            ; 41      ;
; VGA_display:u_VGA_display|Mux506~1            ; 41      ;
; VGA_display:u_VGA_display|Mux25~3             ; 41      ;
; VGA_display:u_VGA_display|Mux505~1            ; 41      ;
; VGA_display:u_VGA_display|Mux122~1            ; 41      ;
; VGA_display:u_VGA_display|Mux25~2             ; 40      ;
; VGA_display:u_VGA_display|direct[2]           ; 37      ;
; VGA_display:u_VGA_display|Add29~8             ; 37      ;
; VGA_display:u_VGA_display|Add40~0             ; 36      ;
; VGA_display:u_VGA_display|Add46~3             ; 36      ;
; VGA_display:u_VGA_display|Mux159~0            ; 36      ;
; VGA_display:u_VGA_display|Add34~2             ; 36      ;
; VGA_display:u_VGA_display|Decoder16~5         ; 34      ;
; VGA_display:u_VGA_display|direct[1]           ; 33      ;
; VGA_display:u_VGA_display|Add39~8             ; 33      ;
; VGA_display:u_VGA_display|Add33~8             ; 32      ;
; VGA_display:u_VGA_display|Decoder16~8         ; 31      ;
; VGA_display:u_VGA_display|Decoder0~1          ; 31      ;
; VGA_display:u_VGA_display|Add26~4             ; 31      ;
; VGA_display:u_VGA_display|Decoder16~6         ; 30      ;
; VGA_display:u_VGA_display|LessThan24~2        ; 30      ;
; VGA_display:u_VGA_display|Add34~1             ; 30      ;
; VGA_display:u_VGA_display|Add34~0             ; 30      ;
; VGA_display:u_VGA_display|Add26~6             ; 30      ;
; VGA_display:u_VGA_display|snack_x[0][0]~1062  ; 29      ;
; VGA_display:u_VGA_display|Add54~0             ; 29      ;
; VGA_display:u_VGA_display|food_x[9]~0         ; 28      ;
; VGA_display:u_VGA_display|Mux539~0            ; 28      ;
; VGA_display:u_VGA_display|Add46~2             ; 28      ;
; VGA_display:u_VGA_display|Add46~0             ; 28      ;
; VGA_display:u_VGA_display|Add0~0              ; 28      ;
; VGA_display:u_VGA_display|snack_y[0][0]~137   ; 27      ;
; VGA_display:u_VGA_display|Add52~1             ; 27      ;
; VGA_display:u_VGA_display|snack_x[0][7]~322   ; 27      ;
; VGA_display:u_VGA_display|Add20~6             ; 26      ;
; VGA_display:u_VGA_display|snack_x[0][7]~307   ; 23      ;
; VGA_drive:u_VGA_drive|Add0~8                  ; 23      ;
; VGA_display:u_VGA_display|snack_x[0][0]~329   ; 22      ;
; VGA_display:u_VGA_display|Mux34~6             ; 21      ;
; VGA_display:u_VGA_display|Mux74~3             ; 21      ;
; VGA_display:u_VGA_display|Mux94~13            ; 21      ;
; VGA_display:u_VGA_display|Mux174~13           ; 21      ;
; VGA_display:u_VGA_display|Mux154~3            ; 21      ;
; VGA_display:u_VGA_display|Mux134~13           ; 21      ;
; VGA_display:u_VGA_display|Mux114~6            ; 21      ;
; VGA_display:u_VGA_display|Mux234~3            ; 21      ;
; VGA_display:u_VGA_display|Mux294~6            ; 21      ;
; VGA_display:u_VGA_display|Mux314~1            ; 21      ;
; VGA_display:u_VGA_display|Mux14~13            ; 21      ;
; VGA_display:u_VGA_display|Mux254~7            ; 21      ;
; VGA_display:u_VGA_display|Mux194~27           ; 21      ;
; VGA_display:u_VGA_display|Mux214~6            ; 21      ;
; VGA_display:u_VGA_display|Mux37~6             ; 21      ;
; VGA_display:u_VGA_display|Mux97~13            ; 21      ;
; VGA_display:u_VGA_display|Mux177~13           ; 21      ;
; VGA_display:u_VGA_display|Mux157~3            ; 21      ;
; VGA_display:u_VGA_display|Mux117~6            ; 21      ;
; VGA_display:u_VGA_display|Mux137~13           ; 21      ;
; VGA_display:u_VGA_display|Mux77~3             ; 21      ;
; VGA_display:u_VGA_display|Mux237~3            ; 21      ;
; VGA_display:u_VGA_display|Mux297~6            ; 21      ;
; VGA_display:u_VGA_display|Mux337~3            ; 21      ;
; VGA_display:u_VGA_display|Mux17~13            ; 21      ;
; VGA_display:u_VGA_display|Mux277~4            ; 21      ;
; VGA_display:u_VGA_display|Mux217~6            ; 21      ;
; VGA_display:u_VGA_display|Mux197~17           ; 21      ;
; VGA_display:u_VGA_display|Mux38~6             ; 21      ;
; VGA_display:u_VGA_display|Mux78~3             ; 21      ;
; VGA_display:u_VGA_display|Mux98~13            ; 21      ;
; VGA_display:u_VGA_display|Mux178~13           ; 21      ;
; VGA_display:u_VGA_display|Mux158~3            ; 21      ;
; VGA_display:u_VGA_display|Mux138~13           ; 21      ;
; VGA_display:u_VGA_display|Mux118~6            ; 21      ;
; VGA_display:u_VGA_display|Mux238~3            ; 21      ;
; VGA_display:u_VGA_display|Mux298~6            ; 21      ;
; VGA_display:u_VGA_display|Mux318~1            ; 21      ;
; VGA_display:u_VGA_display|Mux18~13            ; 21      ;
; VGA_display:u_VGA_display|Mux258~7            ; 21      ;
; VGA_display:u_VGA_display|Mux198~27           ; 21      ;
; VGA_display:u_VGA_display|Mux218~6            ; 21      ;
; VGA_display:u_VGA_display|Mux41~6             ; 21      ;
; VGA_display:u_VGA_display|Mux101~13           ; 21      ;
; VGA_display:u_VGA_display|Mux181~13           ; 21      ;
; VGA_display:u_VGA_display|Mux161~3            ; 21      ;
; VGA_display:u_VGA_display|Mux121~6            ; 21      ;
; VGA_display:u_VGA_display|Mux141~13           ; 21      ;
; VGA_display:u_VGA_display|Mux81~3             ; 21      ;
; VGA_display:u_VGA_display|Mux241~3            ; 21      ;
; VGA_display:u_VGA_display|Mux301~6            ; 21      ;
; VGA_display:u_VGA_display|Mux341~3            ; 21      ;
; VGA_display:u_VGA_display|Mux21~13            ; 21      ;
; VGA_display:u_VGA_display|Mux281~4            ; 21      ;
; VGA_display:u_VGA_display|Mux221~6            ; 21      ;
; VGA_display:u_VGA_display|Mux201~17           ; 21      ;
; VGA_display:u_VGA_display|snack_x[0][9]~336   ; 21      ;
; VGA_display:u_VGA_display|Mux123~6            ; 21      ;
; VGA_display:u_VGA_display|Mux103~13           ; 21      ;
; VGA_display:u_VGA_display|Mux83~3             ; 21      ;
; VGA_display:u_VGA_display|Mux183~13           ; 21      ;
; VGA_display:u_VGA_display|Mux343~3            ; 21      ;
; VGA_display:u_VGA_display|Mux163~3            ; 21      ;
; VGA_display:u_VGA_display|Mux143~13           ; 21      ;
; VGA_display:u_VGA_display|Mux203~32           ; 21      ;
; VGA_display:u_VGA_display|Mux23~13            ; 21      ;
; VGA_display:u_VGA_display|Mux43~6             ; 21      ;
; VGA_display:u_VGA_display|Mux223~6            ; 21      ;
; VGA_display:u_VGA_display|Mux40~6             ; 21      ;
; VGA_display:u_VGA_display|Mux80~3             ; 21      ;
; VGA_display:u_VGA_display|Mux100~13           ; 21      ;
; VGA_display:u_VGA_display|Mux180~13           ; 21      ;
; VGA_display:u_VGA_display|Mux160~3            ; 21      ;
; VGA_display:u_VGA_display|Mux140~13           ; 21      ;
; VGA_display:u_VGA_display|Mux120~6            ; 21      ;
; VGA_display:u_VGA_display|Mux240~3            ; 21      ;
; VGA_display:u_VGA_display|Mux300~6            ; 21      ;
; VGA_display:u_VGA_display|Mux320~1            ; 21      ;
; VGA_display:u_VGA_display|Mux20~13            ; 21      ;
; VGA_display:u_VGA_display|Mux260~7            ; 21      ;
; VGA_display:u_VGA_display|Mux200~27           ; 21      ;
; VGA_display:u_VGA_display|Mux220~6            ; 21      ;
; VGA_display:u_VGA_display|Mux39~6             ; 21      ;
; VGA_display:u_VGA_display|Mux99~13            ; 21      ;
; VGA_display:u_VGA_display|Mux179~13           ; 21      ;
; VGA_display:u_VGA_display|Mux159~4            ; 21      ;
; VGA_display:u_VGA_display|Mux119~6            ; 21      ;
; VGA_display:u_VGA_display|Mux139~13           ; 21      ;
; VGA_display:u_VGA_display|Mux79~3             ; 21      ;
; VGA_display:u_VGA_display|Mux239~3            ; 21      ;
; VGA_display:u_VGA_display|Mux299~6            ; 21      ;
; VGA_display:u_VGA_display|Mux339~3            ; 21      ;
; VGA_display:u_VGA_display|Mux19~13            ; 21      ;
; VGA_display:u_VGA_display|Mux279~4            ; 21      ;
; VGA_display:u_VGA_display|Mux219~6            ; 21      ;
; VGA_display:u_VGA_display|Mux199~17           ; 21      ;
; VGA_display:u_VGA_display|Mux36~6             ; 21      ;
; VGA_display:u_VGA_display|Mux76~3             ; 21      ;
; VGA_display:u_VGA_display|Mux96~13            ; 21      ;
; VGA_display:u_VGA_display|Mux176~13           ; 21      ;
; VGA_display:u_VGA_display|Mux156~3            ; 21      ;
; VGA_display:u_VGA_display|Mux136~13           ; 21      ;
; VGA_display:u_VGA_display|Mux116~6            ; 21      ;
; VGA_display:u_VGA_display|Mux236~3            ; 21      ;
; VGA_display:u_VGA_display|Mux296~6            ; 21      ;
; VGA_display:u_VGA_display|Mux316~1            ; 21      ;
; VGA_display:u_VGA_display|Mux16~13            ; 21      ;
; VGA_display:u_VGA_display|Mux256~7            ; 21      ;
; VGA_display:u_VGA_display|Mux196~27           ; 21      ;
; VGA_display:u_VGA_display|Mux216~6            ; 21      ;
; VGA_display:u_VGA_display|Mux35~6             ; 21      ;
; VGA_display:u_VGA_display|Mux95~13            ; 21      ;
; VGA_display:u_VGA_display|Mux175~13           ; 21      ;
; VGA_display:u_VGA_display|Mux155~3            ; 21      ;
; VGA_display:u_VGA_display|Mux115~6            ; 21      ;
; VGA_display:u_VGA_display|Mux135~13           ; 21      ;
; VGA_display:u_VGA_display|Mux75~3             ; 21      ;
; VGA_display:u_VGA_display|Mux235~3            ; 21      ;
; VGA_display:u_VGA_display|Mux295~6            ; 21      ;
; VGA_display:u_VGA_display|Mux335~3            ; 21      ;
; VGA_display:u_VGA_display|Mux15~13            ; 21      ;
; VGA_display:u_VGA_display|Mux275~4            ; 21      ;
; VGA_display:u_VGA_display|Mux215~6            ; 21      ;
; VGA_display:u_VGA_display|Mux195~17           ; 21      ;
; VGA_display:u_VGA_display|Mux124~13           ; 21      ;
; VGA_display:u_VGA_display|Mux144~3            ; 21      ;
; VGA_display:u_VGA_display|Mux164~13           ; 21      ;
; VGA_display:u_VGA_display|Mux64~3             ; 21      ;
; VGA_display:u_VGA_display|Mux104~6            ; 21      ;
; VGA_display:u_VGA_display|Mux24~6             ; 21      ;
; VGA_display:u_VGA_display|Mux27~6             ; 21      ;
; VGA_display:u_VGA_display|Mux67~3             ; 21      ;
; VGA_display:u_VGA_display|Mux127~13           ; 21      ;
; VGA_display:u_VGA_display|Mux147~3            ; 21      ;
; VGA_display:u_VGA_display|Mux167~13           ; 21      ;
; VGA_display:u_VGA_display|Mux107~6            ; 21      ;
; VGA_display:u_VGA_display|Mux47~13            ; 21      ;
; VGA_display:u_VGA_display|Mux128~13           ; 21      ;
; VGA_display:u_VGA_display|Mux148~3            ; 21      ;
; VGA_display:u_VGA_display|Mux168~13           ; 21      ;
; VGA_display:u_VGA_display|Mux68~3             ; 21      ;
; VGA_display:u_VGA_display|Mux108~6            ; 21      ;
; VGA_display:u_VGA_display|Mux28~6             ; 21      ;
; VGA_display:u_VGA_display|Mux31~6             ; 21      ;
; VGA_display:u_VGA_display|Mux71~3             ; 21      ;
; VGA_display:u_VGA_display|Mux131~13           ; 21      ;
; VGA_display:u_VGA_display|Mux151~3            ; 21      ;
; VGA_display:u_VGA_display|Mux171~13           ; 21      ;
; VGA_display:u_VGA_display|Mux111~6            ; 21      ;
; VGA_display:u_VGA_display|Mux51~13            ; 21      ;
; VGA_display:u_VGA_display|snack_x[10][9]~333  ; 21      ;
; VGA_display:u_VGA_display|Mux33~6             ; 21      ;
; VGA_display:u_VGA_display|Mux153~3            ; 21      ;
; VGA_display:u_VGA_display|Mux113~6            ; 21      ;
; VGA_display:u_VGA_display|Mux523~5            ; 21      ;
; VGA_display:u_VGA_display|Mux73~3             ; 21      ;
; VGA_display:u_VGA_display|Mux130~13           ; 21      ;
; VGA_display:u_VGA_display|Mux150~3            ; 21      ;
; VGA_display:u_VGA_display|Mux170~13           ; 21      ;
; VGA_display:u_VGA_display|Mux70~3             ; 21      ;
; VGA_display:u_VGA_display|Mux110~6            ; 21      ;
; VGA_display:u_VGA_display|Mux30~6             ; 21      ;
; VGA_display:u_VGA_display|Mux29~6             ; 21      ;
; VGA_display:u_VGA_display|Mux69~3             ; 21      ;
; VGA_display:u_VGA_display|Mux149~3            ; 21      ;
; VGA_display:u_VGA_display|Mux129~13           ; 21      ;
; VGA_display:u_VGA_display|Mux169~13           ; 21      ;
; VGA_display:u_VGA_display|Mux109~6            ; 21      ;
; VGA_display:u_VGA_display|Mux49~13            ; 21      ;
; VGA_display:u_VGA_display|Mux126~13           ; 21      ;
; VGA_display:u_VGA_display|Mux146~3            ; 21      ;
; VGA_display:u_VGA_display|Mux166~13           ; 21      ;
; VGA_display:u_VGA_display|Mux66~3             ; 21      ;
; VGA_display:u_VGA_display|Mux106~6            ; 21      ;
; VGA_display:u_VGA_display|Mux26~6             ; 21      ;
; VGA_display:u_VGA_display|Mux25~8             ; 21      ;
; VGA_display:u_VGA_display|Mux65~3             ; 21      ;
; VGA_display:u_VGA_display|Mux145~3            ; 21      ;
; VGA_display:u_VGA_display|Mux125~13           ; 21      ;
; VGA_display:u_VGA_display|Mux165~13           ; 21      ;
; VGA_display:u_VGA_display|Mux105~6            ; 21      ;
; VGA_display:u_VGA_display|Mux45~13            ; 21      ;
; VGA_display:u_VGA_display|snack_y[1][9]~0     ; 21      ;
; VGA_display:u_VGA_display|snack_y[3][5]~4     ; 21      ;
; VGA_display:u_VGA_display|snack_y[17][0]~8    ; 21      ;
; VGA_display:u_VGA_display|snack_y[3][3]~6     ; 21      ;
; VGA_display:u_VGA_display|snack_y[3][7]~2     ; 21      ;
; VGA_display:u_VGA_display|snack_x[18][9]~0    ; 21      ;
; VGA_display:u_VGA_display|snack_x[12][6]~3    ; 21      ;
; VGA_display:u_VGA_display|snack_x[18][5]~4    ; 21      ;
; VGA_display:u_VGA_display|snack_x[5][2]~7     ; 21      ;
; VGA_display:u_VGA_display|snack_x[8][0]~8     ; 21      ;
; VGA_display:u_VGA_display|snack_x[18][3]~6    ; 21      ;
; VGA_display:u_VGA_display|snack_x[12][4]~5    ; 21      ;
; VGA_display:u_VGA_display|snack_x[18][7]~2    ; 21      ;
; VGA_display:u_VGA_display|snack_x[5][8]~1     ; 21      ;
; VGA_display:u_VGA_display|snack_x[10][9]~1067 ; 20      ;
; VGA_display:u_VGA_display|snack_x[0][7]~1060  ; 20      ;
; VGA_display:u_VGA_display|Mux334~3            ; 20      ;
; VGA_display:u_VGA_display|Mux274~4            ; 20      ;
; VGA_display:u_VGA_display|Mux317~1            ; 20      ;
; VGA_display:u_VGA_display|Mux257~7            ; 20      ;
; VGA_display:u_VGA_display|Mux338~3            ; 20      ;
; VGA_display:u_VGA_display|Mux278~4            ; 20      ;
; VGA_display:u_VGA_display|Mux321~1            ; 20      ;
; VGA_display:u_VGA_display|Mux261~9            ; 20      ;
; VGA_display:u_VGA_display|Mux263~7            ; 20      ;
; VGA_display:u_VGA_display|Mux340~3            ; 20      ;
; VGA_display:u_VGA_display|Mux280~4            ; 20      ;
; VGA_display:u_VGA_display|Mux319~2            ; 20      ;
; VGA_display:u_VGA_display|Mux259~7            ; 20      ;
; VGA_display:u_VGA_display|Mux336~3            ; 20      ;
; VGA_display:u_VGA_display|Mux276~4            ; 20      ;
; VGA_display:u_VGA_display|snack_y[9][9]~194   ; 20      ;
; VGA_display:u_VGA_display|Mux315~1            ; 20      ;
; VGA_display:u_VGA_display|Mux255~7            ; 20      ;
; VGA_display:u_VGA_display|Mux84~13            ; 20      ;
; VGA_display:u_VGA_display|Mux434~4            ; 20      ;
; VGA_display:u_VGA_display|Mux484~2            ; 20      ;
; VGA_display:u_VGA_display|Mux474~4            ; 20      ;
; VGA_display:u_VGA_display|Mux494~4            ; 20      ;
; VGA_display:u_VGA_display|Mux464~2            ; 20      ;
; VGA_display:u_VGA_display|Mux454~4            ; 20      ;
; VGA_display:u_VGA_display|Mux444~1            ; 20      ;
; VGA_display:u_VGA_display|Mux44~13            ; 20      ;
; VGA_display:u_VGA_display|Mux87~13            ; 20      ;
; VGA_display:u_VGA_display|Mux437~4            ; 20      ;
; VGA_display:u_VGA_display|Mux487~2            ; 20      ;
; VGA_display:u_VGA_display|Mux477~4            ; 20      ;
; VGA_display:u_VGA_display|Mux467~2            ; 20      ;
; VGA_display:u_VGA_display|Mux497~4            ; 20      ;
; VGA_display:u_VGA_display|Mux447~1            ; 20      ;
; VGA_display:u_VGA_display|Mux457~4            ; 20      ;
; VGA_display:u_VGA_display|Mux88~13            ; 20      ;
; VGA_display:u_VGA_display|Mux438~4            ; 20      ;
; VGA_display:u_VGA_display|Mux488~2            ; 20      ;
; VGA_display:u_VGA_display|Mux478~4            ; 20      ;
; VGA_display:u_VGA_display|Mux498~4            ; 20      ;
; VGA_display:u_VGA_display|Mux468~2            ; 20      ;
; VGA_display:u_VGA_display|Mux458~4            ; 20      ;
; VGA_display:u_VGA_display|Mux448~1            ; 20      ;
; VGA_display:u_VGA_display|Mux48~13            ; 20      ;
; VGA_display:u_VGA_display|Mux91~13            ; 20      ;
; VGA_display:u_VGA_display|Mux441~4            ; 20      ;
; VGA_display:u_VGA_display|Mux491~2            ; 20      ;
; VGA_display:u_VGA_display|Mux481~4            ; 20      ;
; VGA_display:u_VGA_display|Mux471~2            ; 20      ;
; VGA_display:u_VGA_display|Mux501~4            ; 20      ;
; VGA_display:u_VGA_display|Mux451~1            ; 20      ;
; VGA_display:u_VGA_display|Mux461~4            ; 20      ;
; VGA_display:u_VGA_display|Mux93~13            ; 20      ;
; VGA_display:u_VGA_display|Mux173~13           ; 20      ;
; VGA_display:u_VGA_display|Mux573~2            ; 20      ;
; VGA_display:u_VGA_display|Mux563~5            ; 20      ;
; VGA_display:u_VGA_display|Mux583~4            ; 20      ;
; VGA_display:u_VGA_display|Mux553~2            ; 20      ;
; VGA_display:u_VGA_display|Mux543~3            ; 20      ;
; VGA_display:u_VGA_display|Mux533~1            ; 20      ;
; VGA_display:u_VGA_display|Mux133~13           ; 20      ;
; VGA_display:u_VGA_display|Mux53~13            ; 20      ;
; VGA_display:u_VGA_display|Mux90~13            ; 20      ;
; VGA_display:u_VGA_display|Mux440~4            ; 20      ;
; VGA_display:u_VGA_display|Mux490~2            ; 20      ;
; VGA_display:u_VGA_display|Mux480~4            ; 20      ;
; VGA_display:u_VGA_display|Mux500~4            ; 20      ;
; VGA_display:u_VGA_display|Mux470~2            ; 20      ;
; VGA_display:u_VGA_display|Mux460~4            ; 20      ;
; VGA_display:u_VGA_display|Mux450~1            ; 20      ;
; VGA_display:u_VGA_display|Mux50~13            ; 20      ;
; VGA_display:u_VGA_display|Mux89~13            ; 20      ;
; VGA_display:u_VGA_display|Mux439~4            ; 20      ;
; VGA_display:u_VGA_display|Mux489~2            ; 20      ;
; VGA_display:u_VGA_display|Mux479~4            ; 20      ;
; VGA_display:u_VGA_display|Mux469~2            ; 20      ;
; VGA_display:u_VGA_display|Mux499~6            ; 20      ;
; VGA_display:u_VGA_display|Mux449~1            ; 20      ;
; VGA_display:u_VGA_display|Mux459~4            ; 20      ;
; VGA_display:u_VGA_display|Mux86~13            ; 20      ;
; VGA_display:u_VGA_display|Mux436~4            ; 20      ;
; VGA_display:u_VGA_display|Mux486~2            ; 20      ;
; VGA_display:u_VGA_display|Mux476~4            ; 20      ;
; VGA_display:u_VGA_display|Mux496~4            ; 20      ;
; VGA_display:u_VGA_display|Mux466~2            ; 20      ;
; VGA_display:u_VGA_display|Mux456~4            ; 20      ;
; VGA_display:u_VGA_display|Mux446~1            ; 20      ;
; VGA_display:u_VGA_display|Mux46~13            ; 20      ;
; VGA_display:u_VGA_display|Mux85~13            ; 20      ;
; VGA_display:u_VGA_display|Mux435~4            ; 20      ;
; VGA_display:u_VGA_display|Mux485~2            ; 20      ;
; VGA_display:u_VGA_display|Mux475~4            ; 20      ;
; VGA_display:u_VGA_display|Mux465~2            ; 20      ;
; VGA_display:u_VGA_display|Mux495~4            ; 20      ;
; VGA_display:u_VGA_display|Mux445~1            ; 20      ;
; VGA_display:u_VGA_display|LessThan48~3        ; 20      ;
; VGA_display:u_VGA_display|Mux455~4            ; 20      ;
; VGA_display:u_VGA_display|Decoder16~2         ; 20      ;
; VGA_display:u_VGA_display|Mux243~3            ; 20      ;
; VGA_display:u_VGA_display|Mux303~6            ; 20      ;
; VGA_display:u_VGA_display|Mux323~1            ; 20      ;
; VGA_display:u_VGA_display|Mux283~4            ; 20      ;
; VGA_display:u_VGA_display|snack_y[6][6]~3     ; 20      ;
; VGA_display:u_VGA_display|snack_y[6][2]~7     ; 20      ;
; VGA_display:u_VGA_display|snack_y[6][4]~5     ; 20      ;
; VGA_display:u_VGA_display|snack_y[6][8]~1     ; 20      ;
; VGA_display:u_VGA_display|Add14~6             ; 20      ;
; VGA_display:u_VGA_display|Add14~4             ; 20      ;
; VGA_display:u_VGA_display|Add8~4              ; 20      ;
; VGA_drive:u_VGA_drive|Add0~6                  ; 20      ;
; VGA_display:u_VGA_display|snack_y[9][6]~181   ; 19      ;
; VGA_display:u_VGA_display|snack_x[0][0]~385   ; 19      ;
; VGA_display:u_VGA_display|Mux342~3            ; 18      ;
; VGA_display:u_VGA_display|random_x[9]~17      ; 18      ;
; VGA_display:u_VGA_display|Equal0~7            ; 18      ;
; VGA_display:u_VGA_display|snack_x[10][9]~391  ; 18      ;
; VGA_display:u_VGA_display|Mux499~1            ; 18      ;
; VGA_display:u_VGA_display|Mux319~0            ; 18      ;
; VGA_display:u_VGA_display|Mux261~0            ; 18      ;
; VGA_display:u_VGA_display|Add40~1             ; 18      ;
; VGA_display:u_VGA_display|Mux499~0            ; 18      ;
; VGA_display:u_VGA_display|Mux342~2            ; 18      ;
; VGA_display:u_VGA_display|snack_x[0][7]~321   ; 18      ;
; VGA_display:u_VGA_display|snack_y[0][9]       ; 18      ;
; VGA_display:u_VGA_display|snack_x[0][9]       ; 18      ;
; VGA_display:u_VGA_display|snack_y[0][9]~464   ; 17      ;
; VGA_display:u_VGA_display|snack_x[10][9]~392  ; 17      ;
; VGA_display:u_VGA_display|direct[0]           ; 17      ;
; VGA_display:u_VGA_display|snack_y[0][6]       ; 17      ;
; VGA_display:u_VGA_display|snack_y[0][5]       ; 17      ;
; VGA_display:u_VGA_display|snack_y[0][3]       ; 17      ;
; VGA_display:u_VGA_display|snack_y[0][4]       ; 17      ;
; VGA_display:u_VGA_display|snack_y[0][7]       ; 17      ;
; VGA_display:u_VGA_display|snack_y[0][8]       ; 17      ;
; VGA_display:u_VGA_display|snack_x[0][6]       ; 17      ;
; VGA_display:u_VGA_display|snack_x[0][5]       ; 17      ;
; VGA_display:u_VGA_display|snack_x[0][0]       ; 17      ;
; VGA_display:u_VGA_display|snack_x[0][3]       ; 17      ;
; VGA_display:u_VGA_display|snack_x[0][4]       ; 17      ;
; VGA_display:u_VGA_display|snack_x[0][7]       ; 17      ;
; VGA_display:u_VGA_display|snack_x[0][8]       ; 17      ;
; VGA_display:u_VGA_display|Add20~4             ; 17      ;
; VGA_display:u_VGA_display|Add8~6              ; 17      ;
; VGA_drive:u_VGA_drive|Add0~2                  ; 17      ;
; VGA_display:u_VGA_display|snack_y[0][2]       ; 16      ;
; VGA_display:u_VGA_display|snack_x[0][2]       ; 16      ;
; VGA_display:u_VGA_display|snack_y[15][6]~512  ; 15      ;
; VGA_display:u_VGA_display|snack_y[15][6]~473  ; 15      ;
; VGA_display:u_VGA_display|snack_y[11][5]~471  ; 15      ;
; VGA_display:u_VGA_display|snack_y[12][6]~469  ; 15      ;
; VGA_display:u_VGA_display|snack_y[2][8]~467   ; 15      ;
; VGA_display:u_VGA_display|snack_y[1][8]~466   ; 15      ;
; VGA_display:u_VGA_display|snack_y[19][7]~465  ; 15      ;
; VGA_display:u_VGA_display|snack_x[0][7]~1061  ; 15      ;
; VGA_display:u_VGA_display|snack_y[14][6]~171  ; 15      ;
; VGA_display:u_VGA_display|snack_y[13][4]~165  ; 15      ;
; VGA_display:u_VGA_display|snack_y[13][4]~164  ; 15      ;
; VGA_display:u_VGA_display|snack_y[9][6]~161   ; 15      ;
; VGA_display:u_VGA_display|snack_y[5][9]~160   ; 15      ;
; VGA_display:u_VGA_display|Decoder16~11        ; 15      ;
; VGA_display:u_VGA_display|snack_y[16][5]~156  ; 15      ;
; VGA_display:u_VGA_display|snack_y[18][1]~154  ; 15      ;
; VGA_display:u_VGA_display|snack_y[17][9]~152  ; 15      ;
; VGA_display:u_VGA_display|Decoder25~2         ; 15      ;
; VGA_display:u_VGA_display|snack_y[20][3]~150  ; 15      ;
; VGA_display:u_VGA_display|snack_y[20][9]      ; 15      ;
; VGA_display:u_VGA_display|snack_y[20][6]      ; 15      ;
; VGA_display:u_VGA_display|snack_y[20][5]      ; 15      ;
; VGA_display:u_VGA_display|snack_y[20][2]      ; 15      ;
; VGA_display:u_VGA_display|snack_y[20][0]      ; 15      ;
; VGA_display:u_VGA_display|snack_y[20][3]      ; 15      ;
; VGA_display:u_VGA_display|snack_y[20][4]      ; 15      ;
; VGA_display:u_VGA_display|snack_y[20][7]      ; 15      ;
; VGA_display:u_VGA_display|Add46~1             ; 15      ;
; VGA_display:u_VGA_display|snack_y[0][9]~113   ; 15      ;
; VGA_display:u_VGA_display|snack_y[20][8]      ; 15      ;
; VGA_display:u_VGA_display|snack_x[20][9]      ; 15      ;
; VGA_display:u_VGA_display|snack_x[20][6]      ; 15      ;
; VGA_display:u_VGA_display|snack_x[20][5]      ; 15      ;
; VGA_display:u_VGA_display|snack_x[20][2]      ; 15      ;
; VGA_display:u_VGA_display|snack_x[20][0]      ; 15      ;
; VGA_display:u_VGA_display|snack_x[20][3]      ; 15      ;
; VGA_display:u_VGA_display|snack_x[20][4]      ; 15      ;
; VGA_display:u_VGA_display|snack_x[20][7]      ; 15      ;
; VGA_display:u_VGA_display|snack_x[0][7]~318   ; 15      ;
; VGA_display:u_VGA_display|snack_x[0][7]~306   ; 15      ;
; VGA_display:u_VGA_display|snack_x[20][8]      ; 15      ;
; VGA_display:u_VGA_display|Add8~2              ; 15      ;
; VGA_display:u_VGA_display|snack_y[12][6]~505  ; 14      ;
; VGA_display:u_VGA_display|snack_y[11][5]~502  ; 14      ;
; VGA_display:u_VGA_display|snack_y[19][7]~481  ; 14      ;
; VGA_display:u_VGA_display|snack_y[18][1]~479  ; 14      ;
; VGA_display:u_VGA_display|snack_y[16][5]~475  ; 14      ;
; VGA_display:u_VGA_display|snack_y[3][8]~472   ; 14      ;
; VGA_display:u_VGA_display|snack_y[7][2]~470   ; 14      ;
; VGA_display:u_VGA_display|snack_y[8][2]~468   ; 14      ;
; VGA_display:u_VGA_display|snack_y[3][8]~460   ; 14      ;
; VGA_display:u_VGA_display|snack_y[3][8]~459   ; 14      ;
; VGA_display:u_VGA_display|snack_y[3][8]~458   ; 14      ;
; VGA_display:u_VGA_display|snack_y[3][8]~455   ; 14      ;
; VGA_display:u_VGA_display|snack_y[3][8]~453   ; 14      ;
; VGA_display:u_VGA_display|snack_y[3][8]~451   ; 14      ;
; VGA_display:u_VGA_display|snack_y[3][8]~449   ; 14      ;
; VGA_display:u_VGA_display|snack_y[2][8]~445   ; 14      ;
; VGA_display:u_VGA_display|snack_y[2][8]~444   ; 14      ;
; VGA_display:u_VGA_display|snack_y[2][8]~443   ; 14      ;
; VGA_display:u_VGA_display|snack_y[2][8]~440   ; 14      ;
; VGA_display:u_VGA_display|snack_y[2][8]~438   ; 14      ;
; VGA_display:u_VGA_display|snack_y[2][8]~436   ; 14      ;
; VGA_display:u_VGA_display|snack_y[2][8]~434   ; 14      ;
; VGA_display:u_VGA_display|snack_y[1][8]~429   ; 14      ;
; VGA_display:u_VGA_display|snack_y[1][8]~428   ; 14      ;
; VGA_display:u_VGA_display|snack_y[1][8]~427   ; 14      ;
; VGA_display:u_VGA_display|snack_y[1][8]~424   ; 14      ;
; VGA_display:u_VGA_display|snack_y[1][8]~422   ; 14      ;
; VGA_display:u_VGA_display|snack_y[1][8]~420   ; 14      ;
; VGA_display:u_VGA_display|snack_y[1][8]~418   ; 14      ;
; VGA_display:u_VGA_display|snack_y[15][6]~414  ; 14      ;
; VGA_display:u_VGA_display|snack_y[15][6]~413  ; 14      ;
; VGA_display:u_VGA_display|snack_y[15][6]~412  ; 14      ;
; VGA_display:u_VGA_display|snack_y[15][6]~409  ; 14      ;
; VGA_display:u_VGA_display|snack_y[15][6]~407  ; 14      ;
; VGA_display:u_VGA_display|snack_y[15][6]~405  ; 14      ;
; VGA_display:u_VGA_display|snack_y[14][6]~401  ; 14      ;
; VGA_display:u_VGA_display|snack_y[14][6]~400  ; 14      ;
; VGA_display:u_VGA_display|snack_y[14][6]~399  ; 14      ;
; VGA_display:u_VGA_display|snack_y[14][6]~396  ; 14      ;
; VGA_display:u_VGA_display|snack_y[14][6]~394  ; 14      ;
; VGA_display:u_VGA_display|snack_y[14][6]~392  ; 14      ;
; VGA_display:u_VGA_display|snack_y[14][6]~391  ; 14      ;
; VGA_display:u_VGA_display|snack_y[13][4]~387  ; 14      ;
; VGA_display:u_VGA_display|snack_y[13][4]~386  ; 14      ;
; VGA_display:u_VGA_display|snack_y[13][4]~385  ; 14      ;
; VGA_display:u_VGA_display|snack_y[13][4]~382  ; 14      ;
; VGA_display:u_VGA_display|snack_y[13][4]~380  ; 14      ;
; VGA_display:u_VGA_display|snack_y[13][4]~378  ; 14      ;
; VGA_display:u_VGA_display|snack_y[13][4]~377  ; 14      ;
; VGA_display:u_VGA_display|snack_y[12][6]~373  ; 14      ;
; VGA_display:u_VGA_display|snack_y[12][6]~372  ; 14      ;
; VGA_display:u_VGA_display|snack_y[12][6]~371  ; 14      ;
; VGA_display:u_VGA_display|snack_y[12][6]~368  ; 14      ;
; VGA_display:u_VGA_display|snack_y[12][6]~366  ; 14      ;
; VGA_display:u_VGA_display|snack_y[12][6]~364  ; 14      ;
; VGA_display:u_VGA_display|snack_y[11][5]~360  ; 14      ;
; VGA_display:u_VGA_display|snack_y[11][5]~359  ; 14      ;
; VGA_display:u_VGA_display|snack_y[11][5]~358  ; 14      ;
; VGA_display:u_VGA_display|snack_y[11][5]~355  ; 14      ;
; VGA_display:u_VGA_display|snack_y[11][5]~353  ; 14      ;
; VGA_display:u_VGA_display|snack_y[11][5]~351  ; 14      ;
; VGA_display:u_VGA_display|snack_y[10][5]~347  ; 14      ;
; VGA_display:u_VGA_display|snack_y[10][5]~346  ; 14      ;
; VGA_display:u_VGA_display|snack_y[10][5]~345  ; 14      ;
; VGA_display:u_VGA_display|snack_y[10][5]~342  ; 14      ;
; VGA_display:u_VGA_display|snack_y[10][5]~340  ; 14      ;
; VGA_display:u_VGA_display|snack_y[10][5]~338  ; 14      ;
; VGA_display:u_VGA_display|snack_y[10][5]~337  ; 14      ;
; VGA_display:u_VGA_display|snack_y[9][6]~334   ; 14      ;
; VGA_display:u_VGA_display|snack_y[9][6]~333   ; 14      ;
; VGA_display:u_VGA_display|snack_y[9][6]~332   ; 14      ;
; VGA_display:u_VGA_display|snack_y[9][6]~329   ; 14      ;
; VGA_display:u_VGA_display|snack_y[9][6]~327   ; 14      ;
; VGA_display:u_VGA_display|snack_y[9][6]~325   ; 14      ;
; VGA_display:u_VGA_display|snack_y[9][6]~324   ; 14      ;
; VGA_display:u_VGA_display|snack_y[8][2]~320   ; 14      ;
; VGA_display:u_VGA_display|snack_y[8][2]~319   ; 14      ;
; VGA_display:u_VGA_display|snack_y[8][2]~318   ; 14      ;
; VGA_display:u_VGA_display|snack_y[8][2]~315   ; 14      ;
; VGA_display:u_VGA_display|snack_y[8][2]~313   ; 14      ;
; VGA_display:u_VGA_display|snack_y[8][2]~311   ; 14      ;
; VGA_display:u_VGA_display|snack_y[8][2]~310   ; 14      ;
; VGA_display:u_VGA_display|snack_y[7][2]~306   ; 14      ;
; VGA_display:u_VGA_display|snack_y[7][2]~305   ; 14      ;
; VGA_display:u_VGA_display|snack_y[7][2]~304   ; 14      ;
; VGA_display:u_VGA_display|snack_y[7][2]~301   ; 14      ;
; VGA_display:u_VGA_display|snack_y[7][2]~299   ; 14      ;
; VGA_display:u_VGA_display|snack_y[7][2]~297   ; 14      ;
; VGA_display:u_VGA_display|snack_y[7][2]~295   ; 14      ;
; VGA_display:u_VGA_display|snack_y[6][4]~292   ; 14      ;
; VGA_display:u_VGA_display|snack_y[6][4]~291   ; 14      ;
; VGA_display:u_VGA_display|snack_y[6][4]~290   ; 14      ;
; VGA_display:u_VGA_display|snack_y[6][4]~287   ; 14      ;
; VGA_display:u_VGA_display|snack_y[6][4]~285   ; 14      ;
; VGA_display:u_VGA_display|snack_y[6][4]~283   ; 14      ;
; VGA_display:u_VGA_display|snack_y[6][4]~282   ; 14      ;
; VGA_display:u_VGA_display|snack_y[5][9]~279   ; 14      ;
; VGA_display:u_VGA_display|snack_y[5][9]~278   ; 14      ;
; VGA_display:u_VGA_display|snack_y[5][9]~277   ; 14      ;
; VGA_display:u_VGA_display|snack_y[5][9]~274   ; 14      ;
; VGA_display:u_VGA_display|snack_y[5][9]~272   ; 14      ;
; VGA_display:u_VGA_display|snack_y[5][9]~270   ; 14      ;
; VGA_display:u_VGA_display|snack_y[5][9]~269   ; 14      ;
; VGA_display:u_VGA_display|snack_y[4][4]~266   ; 14      ;
; VGA_display:u_VGA_display|snack_y[4][4]~265   ; 14      ;
; VGA_display:u_VGA_display|snack_y[4][4]~260   ; 14      ;
; VGA_display:u_VGA_display|snack_y[4][4]~258   ; 14      ;
; VGA_display:u_VGA_display|snack_y[4][4]~256   ; 14      ;
; VGA_display:u_VGA_display|snack_y[4][4]~255   ; 14      ;
; VGA_display:u_VGA_display|snack_y[20][3]~251  ; 14      ;
; VGA_display:u_VGA_display|snack_y[20][3]~250  ; 14      ;
; VGA_display:u_VGA_display|snack_y[20][3]~249  ; 14      ;
; VGA_display:u_VGA_display|snack_y[20][3]~246  ; 14      ;
; VGA_display:u_VGA_display|snack_y[20][3]~244  ; 14      ;
; VGA_display:u_VGA_display|snack_y[20][3]~242  ; 14      ;
; VGA_display:u_VGA_display|snack_y[20][3]~240  ; 14      ;
; VGA_display:u_VGA_display|snack_y[19][7]~236  ; 14      ;
; VGA_display:u_VGA_display|snack_y[19][7]~235  ; 14      ;
; VGA_display:u_VGA_display|snack_y[19][7]~234  ; 14      ;
; VGA_display:u_VGA_display|snack_y[19][7]~231  ; 14      ;
; VGA_display:u_VGA_display|snack_y[19][7]~229  ; 14      ;
; VGA_display:u_VGA_display|snack_y[19][7]~227  ; 14      ;
; VGA_display:u_VGA_display|snack_y[18][1]~222  ; 14      ;
; VGA_display:u_VGA_display|snack_y[18][1]~221  ; 14      ;
; VGA_display:u_VGA_display|snack_y[18][1]~218  ; 14      ;
; VGA_display:u_VGA_display|snack_y[18][1]~216  ; 14      ;
; VGA_display:u_VGA_display|snack_y[18][1]~214  ; 14      ;
; VGA_display:u_VGA_display|snack_y[18][1]~212  ; 14      ;
; VGA_display:u_VGA_display|snack_y[17][9]~208  ; 14      ;
; VGA_display:u_VGA_display|snack_y[17][9]~207  ; 14      ;
; VGA_display:u_VGA_display|snack_y[17][9]~206  ; 14      ;
; VGA_display:u_VGA_display|snack_y[17][9]~203  ; 14      ;
; VGA_display:u_VGA_display|snack_y[17][9]~201  ; 14      ;
; VGA_display:u_VGA_display|snack_y[17][9]~199  ; 14      ;
; VGA_display:u_VGA_display|snack_y[17][9]~198  ; 14      ;
; VGA_display:u_VGA_display|snack_y[16][5]~193  ; 14      ;
; VGA_display:u_VGA_display|snack_y[16][5]~192  ; 14      ;
; VGA_display:u_VGA_display|snack_y[16][5]~189  ; 14      ;
; VGA_display:u_VGA_display|snack_y[16][5]~187  ; 14      ;
; VGA_display:u_VGA_display|snack_y[16][5]~185  ; 14      ;
; VGA_display:u_VGA_display|snack_y[16][5]~184  ; 14      ;
; VGA_display:u_VGA_display|snack_x[15][7]~1042 ; 14      ;
; VGA_display:u_VGA_display|snack_y[15][6]~180  ; 14      ;
; VGA_display:u_VGA_display|snack_x[15][7]~1031 ; 14      ;
; VGA_display:u_VGA_display|snack_x[15][7]~1028 ; 14      ;
; VGA_display:u_VGA_display|snack_x[15][7]~1026 ; 14      ;
; VGA_display:u_VGA_display|snack_x[3][2]~1010  ; 14      ;
; VGA_display:u_VGA_display|snack_y[3][8]~179   ; 14      ;
; VGA_display:u_VGA_display|snack_x[3][2]~998   ; 14      ;
; VGA_display:u_VGA_display|snack_x[3][2]~996   ; 14      ;
; VGA_display:u_VGA_display|snack_x[3][2]~995   ; 14      ;
; VGA_display:u_VGA_display|snack_x[11][6]~982  ; 14      ;
; VGA_display:u_VGA_display|snack_y[11][5]~178  ; 14      ;
; VGA_display:u_VGA_display|snack_x[11][6]~971  ; 14      ;
; VGA_display:u_VGA_display|snack_x[11][6]~968  ; 14      ;
; VGA_display:u_VGA_display|snack_x[11][6]~967  ; 14      ;
; VGA_display:u_VGA_display|snack_x[7][1]~952   ; 14      ;
; VGA_display:u_VGA_display|snack_y[7][2]~177   ; 14      ;
; VGA_display:u_VGA_display|snack_x[7][1]~937   ; 14      ;
; VGA_display:u_VGA_display|snack_x[7][1]~935   ; 14      ;
; VGA_display:u_VGA_display|snack_x[7][1]~933   ; 14      ;
; VGA_display:u_VGA_display|snack_x[12][5]~913  ; 14      ;
; VGA_display:u_VGA_display|snack_y[12][6]~176  ; 14      ;
; VGA_display:u_VGA_display|snack_x[12][5]~909  ; 14      ;
; VGA_display:u_VGA_display|snack_x[12][5]~901  ; 14      ;
; VGA_display:u_VGA_display|snack_x[12][5]~898  ; 14      ;
; VGA_display:u_VGA_display|snack_x[12][5]~897  ; 14      ;
; VGA_display:u_VGA_display|snack_x[8][3]~884   ; 14      ;
; VGA_display:u_VGA_display|snack_y[8][2]~175   ; 14      ;
; VGA_display:u_VGA_display|snack_x[8][3]~873   ; 14      ;
; VGA_display:u_VGA_display|snack_x[8][3]~871   ; 14      ;
; VGA_display:u_VGA_display|snack_x[8][3]~870   ; 14      ;
; VGA_display:u_VGA_display|snack_x[4][6]~856   ; 14      ;
; VGA_display:u_VGA_display|snack_y[4][4]~174   ; 14      ;
; VGA_display:u_VGA_display|snack_y[4][4]~173   ; 14      ;
; VGA_display:u_VGA_display|snack_x[4][6]~843   ; 14      ;
; VGA_display:u_VGA_display|snack_x[4][6]~840   ; 14      ;
; VGA_display:u_VGA_display|snack_x[4][6]~839   ; 14      ;
; VGA_display:u_VGA_display|snack_x[14][3]~820  ; 14      ;
; VGA_display:u_VGA_display|snack_y[14][6]~172  ; 14      ;
; VGA_display:u_VGA_display|snack_x[14][3]~808  ; 14      ;
; VGA_display:u_VGA_display|snack_x[14][3]~805  ; 14      ;
; VGA_display:u_VGA_display|snack_x[14][3]~804  ; 14      ;
; VGA_display:u_VGA_display|snack_x[2][3]~789   ; 14      ;
; VGA_display:u_VGA_display|snack_y[2][8]~170   ; 14      ;
; VGA_display:u_VGA_display|snack_x[2][3]~774   ; 14      ;
; VGA_display:u_VGA_display|snack_x[2][3]~772   ; 14      ;
; VGA_display:u_VGA_display|snack_x[2][3]~771   ; 14      ;
; VGA_display:u_VGA_display|snack_x[10][2]~756  ; 14      ;
; VGA_display:u_VGA_display|snack_y[10][5]~169  ; 14      ;
; VGA_display:u_VGA_display|snack_y[10][5]~168  ; 14      ;
; VGA_display:u_VGA_display|snack_x[10][2]~742  ; 14      ;
; VGA_display:u_VGA_display|snack_x[10][2]~740  ; 14      ;
; VGA_display:u_VGA_display|snack_x[10][2]~739  ; 14      ;
; VGA_display:u_VGA_display|snack_x[6][1]~725   ; 14      ;
; VGA_display:u_VGA_display|snack_y[6][4]~167   ; 14      ;
; VGA_display:u_VGA_display|snack_y[6][4]~166   ; 14      ;
; VGA_display:u_VGA_display|snack_x[6][1]~711   ; 14      ;
; VGA_display:u_VGA_display|snack_x[6][1]~709   ; 14      ;
; VGA_display:u_VGA_display|snack_x[6][1]~707   ; 14      ;
; VGA_display:u_VGA_display|snack_x[13][3]~688  ; 14      ;
; VGA_display:u_VGA_display|snack_x[13][3]~672  ; 14      ;
; VGA_display:u_VGA_display|snack_x[13][3]~669  ; 14      ;
; VGA_display:u_VGA_display|snack_x[13][3]~668  ; 14      ;
; VGA_display:u_VGA_display|snack_x[1][1]~650   ; 14      ;
; VGA_display:u_VGA_display|snack_y[1][8]~163   ; 14      ;
; VGA_display:u_VGA_display|snack_x[1][1]~635   ; 14      ;
; VGA_display:u_VGA_display|snack_x[1][1]~633   ; 14      ;
; VGA_display:u_VGA_display|snack_x[1][1]~632   ; 14      ;
; VGA_display:u_VGA_display|snack_x[9][7]~618   ; 14      ;
; VGA_display:u_VGA_display|snack_y[9][6]~162   ; 14      ;
; VGA_display:u_VGA_display|snack_x[9][7]~599   ; 14      ;
; VGA_display:u_VGA_display|snack_x[9][7]~596   ; 14      ;
; VGA_display:u_VGA_display|snack_x[9][7]~594   ; 14      ;
; VGA_display:u_VGA_display|snack_x[5][7]~574   ; 14      ;
; VGA_display:u_VGA_display|snack_y[5][9]~159   ; 14      ;
; VGA_display:u_VGA_display|snack_x[5][7]~550   ; 14      ;
; VGA_display:u_VGA_display|snack_x[5][7]~547   ; 14      ;
; VGA_display:u_VGA_display|snack_x[5][7]~546   ; 14      ;
; VGA_display:u_VGA_display|snack_x[19][1]~523  ; 14      ;
; VGA_display:u_VGA_display|snack_y[19][7]~158  ; 14      ;
; VGA_display:u_VGA_display|snack_x[19][1]~510  ; 14      ;
; VGA_display:u_VGA_display|snack_x[19][1]~507  ; 14      ;
; VGA_display:u_VGA_display|snack_x[19][1]~506  ; 14      ;
; VGA_display:u_VGA_display|snack_x[16][5]~493  ; 14      ;
; VGA_display:u_VGA_display|snack_y[16][5]~157  ; 14      ;
; VGA_display:u_VGA_display|snack_x[16][5]~482  ; 14      ;
; VGA_display:u_VGA_display|snack_x[16][5]~479  ; 14      ;
; VGA_display:u_VGA_display|snack_x[16][5]~478  ; 14      ;
; VGA_display:u_VGA_display|snack_x[18][0]~464  ; 14      ;
; VGA_display:u_VGA_display|snack_y[18][1]~155  ; 14      ;
; VGA_display:u_VGA_display|snack_x[18][0]~453  ; 14      ;
; VGA_display:u_VGA_display|snack_x[18][0]~450  ; 14      ;
; VGA_display:u_VGA_display|snack_x[18][0]~449  ; 14      ;
; VGA_display:u_VGA_display|snack_x[17][5]~430  ; 14      ;
; VGA_display:u_VGA_display|snack_y[17][9]~153  ; 14      ;
; VGA_display:u_VGA_display|snack_x[17][5]~413  ; 14      ;
; VGA_display:u_VGA_display|snack_x[17][5]~408  ; 14      ;
; VGA_display:u_VGA_display|snack_x[17][5]~407  ; 14      ;
; VGA_display:u_VGA_display|Mux560~1            ; 14      ;
; VGA_display:u_VGA_display|snack_x[20][2]~381  ; 14      ;
; VGA_display:u_VGA_display|snack_y[20][3]~151  ; 14      ;
; VGA_display:u_VGA_display|Decoder25~1         ; 14      ;
; VGA_display:u_VGA_display|snack_x[20][2]~364  ; 14      ;
; VGA_display:u_VGA_display|snack_x[20][2]~361  ; 14      ;
; VGA_display:u_VGA_display|snack_x[20][2]~359  ; 14      ;
; VGA_display:u_VGA_display|Mux209~0            ; 14      ;
; VGA_display:u_VGA_display|snack_x[0][7]~312   ; 14      ;
; VGA_display:u_VGA_display|snack_y[0][0]       ; 14      ;
; VGA_drive:u_VGA_drive|pixel_ypos[0]~1         ; 14      ;
; VGA_display:u_VGA_display|Add23~2             ; 14      ;
; VGA_display:u_VGA_display|Add30~20            ; 14      ;
; VGA_display:u_VGA_display|snack_l[9]          ; 14      ;
; VGA_display:u_VGA_display|snack_y[15][6]~511  ; 13      ;
; VGA_display:u_VGA_display|snack_y[14][6]~509  ; 13      ;
; VGA_display:u_VGA_display|snack_y[13][4]~507  ; 13      ;
; VGA_display:u_VGA_display|snack_y[12][6]~504  ; 13      ;
; VGA_display:u_VGA_display|snack_y[11][5]~501  ; 13      ;
; VGA_display:u_VGA_display|snack_y[10][5]~499  ; 13      ;
; VGA_display:u_VGA_display|snack_y[9][6]~496   ; 13      ;
; VGA_display:u_VGA_display|snack_y[8][2]~494   ; 13      ;
; VGA_display:u_VGA_display|snack_y[6][4]~490   ; 13      ;
; VGA_display:u_VGA_display|snack_y[5][9]~487   ; 13      ;
; VGA_display:u_VGA_display|snack_y[4][4]~484   ; 13      ;
; VGA_display:u_VGA_display|snack_y[19][7]~480  ; 13      ;
; VGA_display:u_VGA_display|snack_y[17][9]~477  ; 13      ;
; VGA_display:u_VGA_display|snack_y[16][5]~474  ; 13      ;
; VGA_display:u_VGA_display|snack_x[15][7]~1173 ; 13      ;
; VGA_display:u_VGA_display|snack_x[15][7]~1172 ; 13      ;
; VGA_display:u_VGA_display|snack_x[3][2]~1167  ; 13      ;
; VGA_display:u_VGA_display|snack_x[11][6]~1159 ; 13      ;
; VGA_display:u_VGA_display|snack_x[7][1]~1158  ; 13      ;
; VGA_display:u_VGA_display|snack_x[7][1]~1156  ; 13      ;
; VGA_display:u_VGA_display|snack_x[12][5]~1151 ; 13      ;
; VGA_display:u_VGA_display|snack_x[8][3]~1146  ; 13      ;
; VGA_display:u_VGA_display|snack_x[8][3]~1142  ; 13      ;
; VGA_display:u_VGA_display|snack_x[4][6]~1140  ; 13      ;
; VGA_display:u_VGA_display|snack_x[14][3]~1138 ; 13      ;
; VGA_display:u_VGA_display|snack_x[14][3]~1135 ; 13      ;
; VGA_display:u_VGA_display|snack_x[2][3]~1131  ; 13      ;
; VGA_display:u_VGA_display|snack_x[10][2]~1124 ; 13      ;
; VGA_display:u_VGA_display|snack_x[6][1]~1122  ; 13      ;
; VGA_display:u_VGA_display|snack_x[6][1]~1120  ; 13      ;
; VGA_display:u_VGA_display|snack_x[13][3]~1116 ; 13      ;
; VGA_display:u_VGA_display|snack_x[1][1]~1111  ; 13      ;
; VGA_display:u_VGA_display|snack_x[9][7]~1104  ; 13      ;
; VGA_display:u_VGA_display|snack_x[5][7]~1100  ; 13      ;
; VGA_display:u_VGA_display|snack_x[19][1]~1098 ; 13      ;
; VGA_display:u_VGA_display|snack_x[19][1]~1095 ; 13      ;
; VGA_display:u_VGA_display|snack_x[16][5]~1087 ; 13      ;
; VGA_display:u_VGA_display|snack_x[18][0]~1081 ; 13      ;
; VGA_display:u_VGA_display|snack_x[18][0]~1076 ; 13      ;
; VGA_display:u_VGA_display|snack_x[17][5]~1070 ; 13      ;
; VGA_display:u_VGA_display|snack_y[3][8]~457   ; 13      ;
; VGA_display:u_VGA_display|snack_y[3][8]~454   ; 13      ;
; VGA_display:u_VGA_display|snack_y[3][8]~450   ; 13      ;
; VGA_display:u_VGA_display|snack_y[2][8]~442   ; 13      ;
; VGA_display:u_VGA_display|snack_y[2][8]~439   ; 13      ;
; VGA_display:u_VGA_display|snack_y[2][8]~435   ; 13      ;
; VGA_display:u_VGA_display|snack_y[1][8]~426   ; 13      ;
; VGA_display:u_VGA_display|snack_y[1][8]~423   ; 13      ;
; VGA_display:u_VGA_display|snack_y[1][8]~419   ; 13      ;
; VGA_display:u_VGA_display|snack_y[15][6]~411  ; 13      ;
; VGA_display:u_VGA_display|snack_y[15][6]~408  ; 13      ;
; VGA_display:u_VGA_display|snack_y[14][6]~398  ; 13      ;
; VGA_display:u_VGA_display|snack_y[14][6]~395  ; 13      ;
; VGA_display:u_VGA_display|snack_y[13][4]~384  ; 13      ;
; VGA_display:u_VGA_display|snack_y[13][4]~381  ; 13      ;
; VGA_display:u_VGA_display|snack_y[12][6]~370  ; 13      ;
; VGA_display:u_VGA_display|snack_y[12][6]~367  ; 13      ;
; VGA_display:u_VGA_display|snack_y[11][5]~357  ; 13      ;
; VGA_display:u_VGA_display|snack_y[11][5]~354  ; 13      ;
; VGA_display:u_VGA_display|snack_y[10][5]~344  ; 13      ;
; VGA_display:u_VGA_display|snack_y[10][5]~341  ; 13      ;
; VGA_display:u_VGA_display|snack_y[9][6]~331   ; 13      ;
; VGA_display:u_VGA_display|snack_y[9][6]~328   ; 13      ;
; VGA_display:u_VGA_display|snack_y[8][2]~317   ; 13      ;
; VGA_display:u_VGA_display|snack_y[8][2]~314   ; 13      ;
; VGA_display:u_VGA_display|snack_y[7][2]~303   ; 13      ;
; VGA_display:u_VGA_display|snack_y[7][2]~300   ; 13      ;
; VGA_display:u_VGA_display|snack_y[7][2]~296   ; 13      ;
; VGA_display:u_VGA_display|snack_y[6][4]~289   ; 13      ;
; VGA_display:u_VGA_display|snack_y[6][4]~286   ; 13      ;
; VGA_display:u_VGA_display|snack_y[5][9]~276   ; 13      ;
; VGA_display:u_VGA_display|snack_y[5][9]~273   ; 13      ;
; VGA_display:u_VGA_display|snack_y[4][4]~264   ; 13      ;
; VGA_display:u_VGA_display|snack_y[4][4]~262   ; 13      ;
; VGA_display:u_VGA_display|snack_y[4][4]~259   ; 13      ;
; VGA_display:u_VGA_display|snack_y[20][3]~248  ; 13      ;
; VGA_display:u_VGA_display|snack_y[20][3]~245  ; 13      ;
; VGA_display:u_VGA_display|snack_y[20][3]~241  ; 13      ;
; VGA_display:u_VGA_display|snack_y[19][7]~233  ; 13      ;
; VGA_display:u_VGA_display|snack_y[19][7]~230  ; 13      ;
; VGA_display:u_VGA_display|snack_y[18][1]~220  ; 13      ;
; VGA_display:u_VGA_display|snack_y[18][1]~217  ; 13      ;
; VGA_display:u_VGA_display|snack_y[18][1]~213  ; 13      ;
; VGA_display:u_VGA_display|snack_y[17][9]~205  ; 13      ;
; VGA_display:u_VGA_display|snack_y[17][9]~202  ; 13      ;
; VGA_display:u_VGA_display|snack_y[16][5]~191  ; 13      ;
; VGA_display:u_VGA_display|snack_y[16][5]~188  ; 13      ;
; VGA_display:u_VGA_display|snack_x[15][7]~1041 ; 13      ;
; VGA_display:u_VGA_display|snack_x[15][7]~1040 ; 13      ;
; VGA_display:u_VGA_display|snack_x[3][2]~1009  ; 13      ;
; VGA_display:u_VGA_display|snack_x[3][2]~1006  ; 13      ;
; VGA_display:u_VGA_display|snack_x[3][2]~1005  ; 13      ;
; VGA_display:u_VGA_display|snack_x[11][6]~981  ; 13      ;
; VGA_display:u_VGA_display|snack_x[11][6]~979  ; 13      ;
; VGA_display:u_VGA_display|snack_x[11][6]~978  ; 13      ;
; VGA_display:u_VGA_display|snack_x[7][1]~954   ; 13      ;
; VGA_display:u_VGA_display|snack_x[7][1]~950   ; 13      ;
; VGA_display:u_VGA_display|snack_x[7][1]~947   ; 13      ;
; VGA_display:u_VGA_display|snack_x[12][5]~912  ; 13      ;
; VGA_display:u_VGA_display|snack_x[12][5]~910  ; 13      ;
; VGA_display:u_VGA_display|snack_x[8][3]~882   ; 13      ;
; VGA_display:u_VGA_display|snack_x[8][3]~879   ; 13      ;
; VGA_display:u_VGA_display|snack_x[4][6]~855   ; 13      ;
; VGA_display:u_VGA_display|snack_x[4][6]~851   ; 13      ;
; VGA_display:u_VGA_display|snack_x[4][6]~850   ; 13      ;
; VGA_display:u_VGA_display|snack_x[14][3]~819  ; 13      ;
; VGA_display:u_VGA_display|snack_x[14][3]~816  ; 13      ;
; VGA_display:u_VGA_display|snack_x[2][3]~787   ; 13      ;
; VGA_display:u_VGA_display|snack_x[2][3]~785   ; 13      ;
; VGA_display:u_VGA_display|snack_x[2][3]~784   ; 13      ;
; VGA_display:u_VGA_display|snack_x[10][2]~755  ; 13      ;
; VGA_display:u_VGA_display|snack_x[10][2]~752  ; 13      ;
; VGA_display:u_VGA_display|snack_x[10][2]~751  ; 13      ;
; VGA_display:u_VGA_display|snack_x[6][1]~724   ; 13      ;
; VGA_display:u_VGA_display|snack_x[6][1]~720   ; 13      ;
; VGA_display:u_VGA_display|snack_x[13][3]~687  ; 13      ;
; VGA_display:u_VGA_display|snack_x[13][3]~683  ; 13      ;
; VGA_display:u_VGA_display|snack_x[13][3]~682  ; 13      ;
; VGA_display:u_VGA_display|snack_x[1][1]~649   ; 13      ;
; VGA_display:u_VGA_display|snack_x[1][1]~645   ; 13      ;
; VGA_display:u_VGA_display|snack_x[1][1]~644   ; 13      ;
; VGA_display:u_VGA_display|snack_x[9][7]~617   ; 13      ;
; VGA_display:u_VGA_display|snack_x[9][7]~614   ; 13      ;
; VGA_display:u_VGA_display|snack_x[9][7]~613   ; 13      ;
; VGA_display:u_VGA_display|Decoder16~13        ; 13      ;
; VGA_display:u_VGA_display|snack_x[5][7]~573   ; 13      ;
; VGA_display:u_VGA_display|snack_x[5][7]~568   ; 13      ;
; VGA_display:u_VGA_display|snack_x[5][7]~567   ; 13      ;
; VGA_display:u_VGA_display|snack_x[19][1]~522  ; 13      ;
; VGA_display:u_VGA_display|snack_x[19][1]~520  ; 13      ;
; VGA_display:u_VGA_display|snack_x[16][5]~492  ; 13      ;
; VGA_display:u_VGA_display|snack_x[16][5]~488  ; 13      ;
; VGA_display:u_VGA_display|snack_x[16][5]~487  ; 13      ;
; VGA_display:u_VGA_display|snack_x[18][0]~463  ; 13      ;
; VGA_display:u_VGA_display|snack_x[18][0]~461  ; 13      ;
; VGA_display:u_VGA_display|snack_x[17][5]~429  ; 13      ;
; VGA_display:u_VGA_display|snack_x[17][5]~426  ; 13      ;
; VGA_display:u_VGA_display|snack_x[17][5]~425  ; 13      ;
; VGA_display:u_VGA_display|Mux560~0            ; 13      ;
; VGA_display:u_VGA_display|snack_x[20][2]~380  ; 13      ;
; VGA_display:u_VGA_display|Mux539~1            ; 13      ;
; VGA_display:u_VGA_display|snack_x[20][2]~378  ; 13      ;
; VGA_display:u_VGA_display|snack_x[20][2]~377  ; 13      ;
; VGA_display:u_VGA_display|snack_x[20][2]~357  ; 13      ;
; VGA_display:u_VGA_display|Mux261~1            ; 13      ;
; VGA_display:u_VGA_display|snack_y[0][9]~129   ; 13      ;
; VGA_display:u_VGA_display|Mux209~1            ; 13      ;
; VGA_display:u_VGA_display|snack_x[0][7]~301   ; 13      ;
; VGA_drive:u_VGA_drive|Add0~10                 ; 13      ;
; ~GND                                          ; 12      ;
; VGA_display:u_VGA_display|snack_x[14][3]~622  ; 12      ;
; VGA_display:u_VGA_display|Decoder25~4         ; 12      ;
; VGA_display:u_VGA_display|LessThan24~3        ; 12      ;
; VGA_display:u_VGA_display|snack_y[0][9]~131   ; 12      ;
; VGA_display:u_VGA_display|snack_y[0][9]~126   ; 12      ;
; VGA_display:u_VGA_display|snack_y[0][9]~125   ; 12      ;
; VGA_display:u_VGA_display|snack_y[0][9]~117   ; 12      ;
; VGA_display:u_VGA_display|snack_y[0][9]~116   ; 12      ;
; VGA_display:u_VGA_display|Add23~4             ; 12      ;
; VGA_drive:u_VGA_drive|Add0~4                  ; 12      ;
; VGA_display:u_VGA_display|snack_x[15][7]~1044 ; 11      ;
; VGA_display:u_VGA_display|snack_x[4][6]~858   ; 11      ;
; VGA_display:u_VGA_display|snack_x[14][3]~822  ; 11      ;
; VGA_display:u_VGA_display|snack_x[6][1]~727   ; 11      ;
; VGA_display:u_VGA_display|Decoder16~16        ; 11      ;
; VGA_display:u_VGA_display|snack_x[13][3]~690  ; 11      ;
; VGA_display:u_VGA_display|snack_x[9][7]~619   ; 11      ;
; VGA_display:u_VGA_display|Decoder25~3         ; 11      ;
; VGA_display:u_VGA_display|Decoder0~2          ; 11      ;
; VGA_display:u_VGA_display|snack_x[7][1]~556   ; 11      ;
; VGA_display:u_VGA_display|snack_x[7][1]~551   ; 11      ;
; VGA_display:u_VGA_display|snack_x[0][7]~304   ; 11      ;
; VGA_display:u_VGA_display|Add20~2             ; 11      ;
; VGA_display:u_VGA_display|snack_l[6]          ; 11      ;
; VGA_display:u_VGA_display|snack_l[7]          ; 11      ;
; VGA_display:u_VGA_display|snack_l[8]          ; 11      ;
; VGA_display:u_VGA_display|Add26~2             ; 11      ;
; VGA_drive:u_VGA_drive|Add0~12                 ; 11      ;
; VGA_display:u_VGA_display|snack_x[7][1]~925   ; 10      ;
; VGA_display:u_VGA_display|snack_x[1][1]~557   ; 10      ;
; VGA_display:u_VGA_display|LessThan18~0        ; 10      ;
; VGA_display:u_VGA_display|LessThan33~0        ; 10      ;
; VGA_display:u_VGA_display|snack_x[17][9]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[18][6]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[17][6]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[17][5]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[18][2]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[17][2]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[17][0]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[18][0]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[17][3]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[18][4]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[17][4]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[17][7]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[18][8]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[17][8]      ; 10      ;
; VGA_drive:u_VGA_drive|Equal0~3                ; 10      ;
; VGA_drive:u_VGA_drive|LessThan9~1             ; 10      ;
; VGA_drive:u_VGA_drive|LessThan8~0             ; 10      ;
; VGA_display:u_VGA_display|Add23~6             ; 10      ;
; VGA_display:u_VGA_display|Add30~6             ; 10      ;
; VGA_display:u_VGA_display|snack_x[18][9]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[18][5]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[18][3]      ; 10      ;
; VGA_display:u_VGA_display|snack_x[18][7]      ; 10      ;
; VGA_display:u_VGA_display|Add14~2             ; 10      ;
; VGA_drive:u_VGA_drive|Add1~2                  ; 10      ;
; VGA_drive:u_VGA_drive|Add0~0                  ; 10      ;
; VGA_display:u_VGA_display|snack_y[15][6]~513  ; 9       ;
; VGA_display:u_VGA_display|snack_y[14][6]~510  ; 9       ;
; VGA_display:u_VGA_display|snack_y[13][4]~508  ; 9       ;
; VGA_display:u_VGA_display|snack_y[12][6]~506  ; 9       ;
; VGA_display:u_VGA_display|snack_y[11][5]~503  ; 9       ;
; VGA_display:u_VGA_display|snack_y[10][5]~500  ; 9       ;
; VGA_display:u_VGA_display|snack_y[9][6]~497   ; 9       ;
; VGA_display:u_VGA_display|snack_y[8][2]~495   ; 9       ;
; VGA_display:u_VGA_display|snack_y[6][4]~491   ; 9       ;
; VGA_display:u_VGA_display|snack_y[5][9]~488   ; 9       ;
; VGA_display:u_VGA_display|snack_y[4][4]~485   ; 9       ;
; VGA_display:u_VGA_display|snack_y[19][7]~482  ; 9       ;
; VGA_display:u_VGA_display|snack_y[17][9]~478  ; 9       ;
; VGA_display:u_VGA_display|snack_y[16][5]~476  ; 9       ;
; VGA_display:u_VGA_display|Mux755~15           ; 9       ;
; VGA_display:u_VGA_display|snack_x[11][6]~1163 ; 9       ;
; VGA_display:u_VGA_display|snack_x[7][1]~1154  ; 9       ;
; VGA_display:u_VGA_display|snack_x[8][3]~1148  ; 9       ;
; VGA_display:u_VGA_display|snack_x[2][3]~1133  ; 9       ;
; VGA_display:u_VGA_display|snack_x[10][2]~1128 ; 9       ;
; VGA_display:u_VGA_display|snack_x[5][7]~1103  ; 9       ;
; VGA_display:u_VGA_display|snack_x[18][0]~1084 ; 9       ;
; VGA_display:u_VGA_display|snack_x[20][2]~1066 ; 9       ;
; VGA_display:u_VGA_display|Mux585~15           ; 9       ;
; VGA_display:u_VGA_display|always4~9           ; 9       ;
; VGA_display:u_VGA_display|always4~6           ; 9       ;
; VGA_display:u_VGA_display|snack_y[3][9]~462   ; 9       ;
; VGA_display:u_VGA_display|snack_y[3][8]~461   ; 9       ;
; VGA_display:u_VGA_display|snack_y[2][9]~447   ; 9       ;
; VGA_display:u_VGA_display|snack_y[2][8]~446   ; 9       ;
; VGA_display:u_VGA_display|snack_y[1][9]~431   ; 9       ;
; VGA_display:u_VGA_display|snack_y[1][8]~430   ; 9       ;
; VGA_display:u_VGA_display|snack_y[15][9]~415  ; 9       ;
; VGA_display:u_VGA_display|snack_y[14][9]~402  ; 9       ;
; VGA_display:u_VGA_display|snack_y[13][9]~388  ; 9       ;
; VGA_display:u_VGA_display|snack_y[12][9]~374  ; 9       ;
; VGA_display:u_VGA_display|snack_y[11][9]~361  ; 9       ;
; VGA_display:u_VGA_display|snack_y[10][9]~348  ; 9       ;
; VGA_display:u_VGA_display|snack_y[9][9]~335   ; 9       ;
; VGA_display:u_VGA_display|snack_y[8][9]~321   ; 9       ;
; VGA_display:u_VGA_display|snack_y[7][9]~308   ; 9       ;
; VGA_display:u_VGA_display|snack_y[7][2]~307   ; 9       ;
; VGA_display:u_VGA_display|snack_y[6][9]~293   ; 9       ;
; VGA_display:u_VGA_display|snack_y[5][9]~280   ; 9       ;
; VGA_display:u_VGA_display|snack_y[4][9]~267   ; 9       ;
; VGA_display:u_VGA_display|snack_y[20][9]~253  ; 9       ;
; VGA_display:u_VGA_display|snack_y[20][3]~252  ; 9       ;
; VGA_display:u_VGA_display|snack_y[19][9]~237  ; 9       ;
; VGA_display:u_VGA_display|snack_y[18][9]~224  ; 9       ;
; VGA_display:u_VGA_display|snack_y[18][1]~223  ; 9       ;
; VGA_display:u_VGA_display|snack_y[17][9]~209  ; 9       ;
; VGA_display:u_VGA_display|snack_y[16][9]~195  ; 9       ;
; VGA_display:u_VGA_display|snack_x[15][9]~1050 ; 9       ;
; VGA_display:u_VGA_display|snack_x[15][7]~1019 ; 9       ;
; VGA_display:u_VGA_display|snack_x[3][9]~1017  ; 9       ;
; VGA_display:u_VGA_display|snack_x[3][2]~1011  ; 9       ;
; VGA_display:u_VGA_display|snack_x[11][9]~988  ; 9       ;
; VGA_display:u_VGA_display|snack_x[7][9]~961   ; 9       ;
; VGA_display:u_VGA_display|snack_x[12][9]~920  ; 9       ;
; VGA_display:u_VGA_display|snack_x[12][5]~915  ; 9       ;
; VGA_display:u_VGA_display|snack_x[8][9]~890   ; 9       ;
+-----------------------------------------------+---------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 17,547 / 32,401 ( 54 % ) ;
; C16 interconnects     ; 280 / 1,326 ( 21 % )     ;
; C4 interconnects      ; 9,845 / 21,816 ( 45 % )  ;
; Direct links          ; 1,622 / 32,401 ( 5 % )   ;
; Global clocks         ; 3 / 10 ( 30 % )          ;
; Local interconnects   ; 4,775 / 10,320 ( 46 % )  ;
; R24 interconnects     ; 323 / 1,289 ( 25 % )     ;
; R4 interconnects      ; 11,743 / 28,186 ( 42 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.19) ; Number of LABs  (Total = 645) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 0                             ;
; 2                                           ; 2                             ;
; 3                                           ; 0                             ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 4                             ;
; 9                                           ; 4                             ;
; 10                                          ; 6                             ;
; 11                                          ; 5                             ;
; 12                                          ; 20                            ;
; 13                                          ; 27                            ;
; 14                                          ; 39                            ;
; 15                                          ; 89                            ;
; 16                                          ; 445                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.44) ; Number of LABs  (Total = 645) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 24                            ;
; 1 Clock                            ; 130                           ;
; 1 Clock enable                     ; 86                            ;
; 1 Sync. load                       ; 6                             ;
; 2 Clock enables                    ; 34                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.90) ; Number of LABs  (Total = 645) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 3                             ;
; 10                                           ; 5                             ;
; 11                                           ; 4                             ;
; 12                                           ; 11                            ;
; 13                                           ; 18                            ;
; 14                                           ; 31                            ;
; 15                                           ; 78                            ;
; 16                                           ; 386                           ;
; 17                                           ; 28                            ;
; 18                                           ; 20                            ;
; 19                                           ; 17                            ;
; 20                                           ; 10                            ;
; 21                                           ; 7                             ;
; 22                                           ; 6                             ;
; 23                                           ; 5                             ;
; 24                                           ; 0                             ;
; 25                                           ; 0                             ;
; 26                                           ; 4                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.78) ; Number of LABs  (Total = 645) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 2                             ;
; 2                                               ; 5                             ;
; 3                                               ; 9                             ;
; 4                                               ; 21                            ;
; 5                                               ; 49                            ;
; 6                                               ; 59                            ;
; 7                                               ; 77                            ;
; 8                                               ; 92                            ;
; 9                                               ; 78                            ;
; 10                                              ; 85                            ;
; 11                                              ; 57                            ;
; 12                                              ; 32                            ;
; 13                                              ; 34                            ;
; 14                                              ; 24                            ;
; 15                                              ; 12                            ;
; 16                                              ; 8                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 26.40) ; Number of LABs  (Total = 645) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 4                             ;
; 12                                           ; 2                             ;
; 13                                           ; 5                             ;
; 14                                           ; 13                            ;
; 15                                           ; 9                             ;
; 16                                           ; 5                             ;
; 17                                           ; 4                             ;
; 18                                           ; 14                            ;
; 19                                           ; 18                            ;
; 20                                           ; 22                            ;
; 21                                           ; 24                            ;
; 22                                           ; 15                            ;
; 23                                           ; 34                            ;
; 24                                           ; 27                            ;
; 25                                           ; 34                            ;
; 26                                           ; 35                            ;
; 27                                           ; 33                            ;
; 28                                           ; 52                            ;
; 29                                           ; 35                            ;
; 30                                           ; 41                            ;
; 31                                           ; 55                            ;
; 32                                           ; 114                           ;
; 33                                           ; 40                            ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 25        ; 0            ; 25        ; 0            ; 0            ; 25        ; 25        ; 0            ; 25        ; 25        ; 0            ; 19           ; 0            ; 0            ; 6            ; 0            ; 19           ; 6            ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ; 25        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 25           ; 0         ; 25           ; 25           ; 0         ; 0         ; 25           ; 0         ; 0         ; 25           ; 6            ; 25           ; 25           ; 19           ; 25           ; 6            ; 19           ; 25           ; 25           ; 25           ; 6            ; 25           ; 25           ; 25           ; 25           ; 25           ; 0         ; 25           ; 25           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; vga_hs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_vs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rst_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE10F17C6 for design "VGA_tan"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:u_pll|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for PLL:u_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
    Info (176445): Device EP4CE22F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_tan.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node PLL:u_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node sys_rst_n~input (placed in PIN M1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node rst_n_w~0
        Info (176357): Destination node VGA_display:u_VGA_display|random_x[9]~17
Info (176353): Automatically promoted node rst_n_w~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node VGA_display:u_VGA_display|snack_y[9][9]~194
        Info (176357): Destination node VGA_display:u_VGA_display|snack_x[10][9]~1067
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:16
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 40% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 46% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 6.64 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file C:/FPGA/VGA_tan/par/output_files/VGA_tan.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5490 megabytes
    Info: Processing ended: Mon Feb 08 14:33:27 2021
    Info: Elapsed time: 00:00:49
    Info: Total CPU time (on all processors): 00:01:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/FPGA/VGA_tan/par/output_files/VGA_tan.fit.smsg.


