<!DOCTYPE html>
<html lang="zh">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <base href="./">
    <title>第7章：TPU编译器与映射</title>
    <link rel="stylesheet" href="assets/style.css">
    <link rel="stylesheet" href="assets/highlight.css">
    <script src="assets/script.js" defer></script>
    <script id="MathJax-script" async src="https://cdn.jsdelivr.net/npm/mathjax@3/es5/tex-mml-chtml.js"></script>
    <script>
        window.MathJax = {
            tex: {
                inlineMath: [['$', '$']],
                displayMath: [['$$', '$$']],
                processEscapes: false,
                packages: {'[+]': ['noerrors', 'ams']}
            },
            options: {
                ignoreHtmlClass: 'tex2jax_ignore',
                processHtmlClass: 'tex2jax_process'
            },
            loader: {
                load: ['[tex]/noerrors', '[tex]/ams']
            }
        };
    </script>
</head>
<body>
    <div class="container">
        <nav id="sidebar" class="sidebar">
            <div class="sidebar-header">
                <h3>目录</h3>
                <button id="sidebar-toggle" class="sidebar-toggle">
                    <span></span>
                    <span></span>
                    <span></span>
                </button>
            </div>
            <div class="sidebar-search">
                <input type="text" id="sidebar-search-input" placeholder="搜索..." autocomplete="off">
            </div>
            <div id="tree-container">
                <nav class="tree-nav" role="tree">
                    <div class="tree-item " >
                        <a href="index.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">NPU设计全流程教程：从算法到RTL实现</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter1.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第1章：NPU设计导论</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter2.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第2章：算法与算子分析</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter3.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第3章：量化与稀疏化技术</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter4.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第4章：存储系统与数据流</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter5.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第5章：脉动阵列原理与设计</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter6.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第6章：脉动阵列RTL实现</span>
                        </a>
                    </div>
                
                    <div class="tree-item active" >
                        <a href="chapter7.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第7章：TPU编译器与映射</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter8.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第8章：脉动阵列验证方法</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter9.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第9章：数据流架构原理</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter10.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第10章：TSP微架构设计</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter11.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第11章：数据流RTL实现</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter12.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第12章：TSP编译器技术</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter13.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第13章：多核扩展与互连</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter14.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第14章：软硬件协同设计</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter15.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第15章：性能分析与优化</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="chapter16.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">第16章：工程实践与部署</span>
                        </a>
                    </div>
                
                    <div class="tree-item " >
                        <a href="CLAUDE.html" class="tree-link">
                            <span class="tree-icon">📄</span>
                            <span class="tree-title">Untitled</span>
                        </a>
                    </div>
                </nav>
            </div>
        </nav>
        
        <main class="content">
            <article>
                <h1 id="7tpu">第7章：TPU编译器与映射</h1>
<p>本章深入探讨TPU编译器的核心技术，重点分析XLA（Accelerated Linear Algebra）编译器如何将高层神经网络计算图映射到脉动阵列硬件上。我们将详细剖析编译优化策略、矩阵运算映射方法以及卷积算子的高效实现。通过理解编译器的工作原理，读者将掌握如何充分发挥脉动阵列架构的计算潜力，实现接近理论峰值的性能。</p>
<h2 id="71-xla">7.1 XLA编译流程</h2>
<h3 id="711-hlo">7.1.1 HLO图表示与优化</h3>
<p>XLA（Accelerated Linear Algebra）编译器是Google为TPU开发的领域特定编译器，其设计理念是通过激进的编译时优化来最大化硬件利用率。与传统的深度学习框架运行时不同，XLA采用全程序编译（whole-program compilation）策略，能够跨越算子边界进行全局优化。这种方法特别适合TPU这类具有确定性执行模型的专用硬件。</p>
<p>XLA的架构设计体现了几个重要原则。第一，<strong>确定性执行</strong>：所有的调度和资源分配决策都在编译时完成，运行时没有任何不确定性，这使得性能高度可预测。第二，<strong>激进优化</strong>：由于目标硬件是已知的（TPU），编译器可以采用针对性极强的优化策略，不需要考虑可移植性。第三，<strong>全局视角</strong>：能看到整个计算图，可以进行跨算子的优化，如算子融合、数据布局转换等。第四，<strong>静态内存管理</strong>：所有内存分配在编译时确定，避免了运行时的动态分配开销。</p>
<p>HLO（High-Level Optimizer）作为XLA的核心中间表示，具有几个关键特性。首先，它采用静态形状系统，所有张量的维度在编译时必须已知，这使得编译器可以进行精确的内存规划和优化决策。其次，HLO使用函数式编程范式，每个操作都是纯函数，没有副作用，这极大地简化了优化pass的实现。第三，HLO支持丰富的原语集合，涵盖了深度学习中的常见操作，同时保持了足够的低层控制能力。</p>
<p>HLO的设计借鉴了传统编译器的SSA（Static Single Assignment）形式，每个值只被赋值一次，这简化了数据流分析和优化。同时，HLO的类型系统包含了丰富的形状信息，不仅包括维度大小，还包括数据布局（如行主序、列主序、分块布局等），这对于生成高效的硬件代码至关重要。</p>
<p>HLO图的基本构成包括：</p>
<ul>
<li><strong>计算节点（Computation）</strong>：表示算子操作，如矩阵乘法（Dot）、卷积（Convolution）、激活函数（Activation）等。每个节点都有明确的语义定义和形状推断规则</li>
<li><strong>数据边（Data Edge）</strong>：表示张量数据流，携带完整的形状（Shape）和数据类型（dtype）信息。边的方向表示数据依赖关系</li>
<li><strong>控制边（Control Edge）</strong>：表示执行顺序约束，确保有副作用的操作（如随机数生成）按正确顺序执行</li>
<li><strong>嵌套计算（Nested Computation）</strong>：支持子图嵌套，用于表示控制流（如while循环）和高阶操作（如map、reduce）</li>
</ul>
<div class="codehilite"><pre><span></span><code><span class="w">    </span><span class="k">Input</span><span class="p">(</span><span class="n">X</span><span class="p">)</span><span class="w">        </span><span class="n">Weight</span><span class="p">(</span><span class="n">W</span><span class="p">)</span><span class="w">      </span><span class="n">Bias</span><span class="p">(</span><span class="n">b</span><span class="p">)</span>
<span class="w">    </span><span class="o">[</span><span class="n">B,H,W,C</span><span class="o">]</span><span class="w">      </span><span class="o">[</span><span class="n">C,K</span><span class="o">]</span><span class="w">          </span><span class="o">[</span><span class="n">K</span><span class="o">]</span>
<span class="w">         </span><span class="err">\</span><span class="w">            </span><span class="o">/</span><span class="w">              </span><span class="o">/</span>
<span class="w">          </span><span class="err">\</span><span class="w">          </span><span class="o">/</span><span class="w">              </span><span class="o">/</span>
<span class="w">           </span><span class="n">MatMul</span><span class="p">(</span><span class="n">Y</span><span class="o">=</span><span class="n">XW</span><span class="p">)</span><span class="w">            </span><span class="o">/</span>
<span class="w">           </span><span class="o">[</span><span class="n">B,H,W,K</span><span class="o">]</span><span class="w">              </span><span class="o">/</span>
<span class="w">               </span><span class="o">|</span><span class="w">                 </span><span class="o">/</span>
<span class="w">           </span><span class="n">BiasAdd</span><span class="p">(</span><span class="n">Z</span><span class="o">=</span><span class="n">Y</span><span class="o">+</span><span class="n">b</span><span class="p">)</span><span class="w"> </span><span class="o">------</span>
<span class="w">           </span><span class="o">[</span><span class="n">B,H,W,K</span><span class="o">]</span>
<span class="w">               </span><span class="o">|</span>
<span class="w">            </span><span class="n">ReLU</span><span class="p">(</span><span class="n">A</span><span class="o">=</span><span class="nf">max</span><span class="p">(</span><span class="mi">0</span><span class="p">,</span><span class="n">Z</span><span class="p">))</span>
<span class="w">           </span><span class="o">[</span><span class="n">B,H,W,K</span><span class="o">]</span>
<span class="w">               </span><span class="o">|</span>
<span class="w">            </span><span class="k">Output</span>
</code></pre></div>

<p>HLO的优化pipeline是一个精心设计的多阶段流程，每个阶段针对特定的优化目标。优化passes的执行顺序经过精心编排，确保早期的优化为后续优化创造机会。整个优化流程可以分为三个主要阶段：</p>
<p><strong>前端优化阶段</strong>：主要进行与硬件无关的高层优化，包括代数简化、常量折叠、公共子表达式消除等。这些优化减少了计算图的复杂度，为后续的硬件特定优化奠定基础。</p>
<p><strong>中端优化阶段</strong>：进行算子融合、内存规划、数据布局优化等与硬件相关但不涉及具体指令生成的优化。这是XLA优化的核心阶段，大部分性能提升来自于此。</p>
<p><strong>后端优化阶段</strong>：将HLO lowering到硬件特定的指令，进行指令调度、寄存器分配等低层优化。这个阶段紧密结合TPU的微架构特征。</p>
<p>主要的优化类别包括：</p>
<ol>
<li>
<p><strong>代数简化（Algebraic Simplification）</strong>：利用数学恒等式和代数性质简化表达式
   - 恒等元消除：$A \times 1 = A$，$A + 0 = A$，$A \land \text{True} = A$
   - 零元传播：$A \times 0 = 0$，$A \land \text{False} = \text{False}$
   - 强度削减：将计算密集操作替换为等价的轻量操作，如 $A/B \rightarrow A \times (1/B)$（当B是常量时预计算倒数）
   - 结合律和交换律优化：重排运算顺序以创造更多融合机会，如 $(A+B)+C \rightarrow A+(B+C)$ 当B和C可以预计算时
   - 分配律应用：$A \times (B + C) \rightarrow A \times B + A \times C$ 当能减少计算量时</p>
</li>
<li>
<p><strong>公共子表达式消除（Common Subexpression Elimination, CSE）</strong>：识别并合并计算图中的重复计算
   - 构建表达式的规范化表示（canonical form），处理交换律等价性
   - 使用哈希表维护已计算表达式的映射，支持快速查找
   - 考虑内存局部性，避免过度CSE导致的寄存器压力
   - 处理浮点运算的特殊性，确保数值稳定性不受影响</p>
</li>
<li>
<p><strong>死代码消除（Dead Code Elimination, DCE）</strong>：移除不影响最终输出的计算
   - 从输出节点开始的反向可达性分析，标记所有活跃节点
   - 递归删除无副作用且输出未被使用的节点
   - 保留具有副作用的操作（如随机数生成、日志记录）
   - 与常量传播（constant propagation）配合，扩大消除范围</p>
</li>
<li>
<p><strong>循环优化（Loop Optimization）</strong>：针对HLO中的while循环和map操作的优化
   - 循环不变量外提（Loop-Invariant Code Motion, LICM）：将不依赖循环变量的计算移出循环体
   - 循环展开（Loop Unrolling）：增加指令级并行度，减少循环控制开销
   - 循环融合（Loop Fusion）：合并具有相同迭代空间的循环，提高数据局部性
   - 循环分割（Loop Fission）：将复杂循环分解为多个简单循环，便于向量化
   - 循环交换（Loop Interchange）：优化内存访问模式，提高cache命中率
   - 循环tiling（Loop Tiling）：将大循环分解为多层嵌套的小循环，优化cache使用
   - 循环向量化（Loop Vectorization）：将标量操作转换为向量操作，利用SIMD单元</p>
</li>
<li>
<p><strong>布局优化（Layout Optimization）</strong>：调整数据在内存中的排列方式
   - 布局规范化：将不同来源的数据统一到硬件友好的布局
   - 布局传播：在计算图中传播最优布局，减少转换开销
   - 批处理维度调整：根据硬件特性选择batch维度的位置
   - 填充优化：智能添加padding以满足对齐要求，同时最小化内存浪费</p>
</li>
<li>
<p><strong>并行化优化（Parallelization）</strong>：识别和利用各种并行机会
   - 数据并行：将批处理维度分配到多个核心
   - 模型并行：将模型的不同部分分配到不同核心
   - 流水线并行：将不同的计算阶段重叠执行
   - 空间并行：利用脉动阵列的空间并行性</p>
</li>
</ol>
<h3 id="712">7.1.2 算子融合策略</h3>
<p>算子融合（Operator Fusion）是XLA编译器最重要的优化技术之一，其核心思想是将多个细粒度算子合并为粗粒度的融合算子，从而减少内存访问开销并提高计算密度。在TPU等专用加速器上，内存带宽往往是性能瓶颈，算子融合通过减少中间结果的存储和读取，可以带来显著的性能提升。融合策略的设计需要在多个维度进行权衡：融合范围、资源约束、数值精度和硬件特性。</p>
<p>算子融合的理论基础源于计算强度（Computational Intensity）的概念，定义为算术运算次数与内存访问字节数的比值。通过融合，我们可以提高整体的计算强度，使其更接近硬件的峰值计算强度（由计算吞吐量与内存带宽的比值决定）。根据Roofline模型，当计算强度低于硬件峰值时，程序性能受内存带宽限制；融合通过减少内存访问，将程序推向计算受限区域，从而提高硬件利用率。</p>
<p><strong>垂直融合（Producer-Consumer Fusion）</strong>：
垂直融合是最常见的融合模式，它将数据依赖链上的相邻算子合并。这种融合模式的关键在于消除中间张量的物化（materialization），即避免将中间结果写入内存。在TPU的脉动阵列架构中，垂直融合可以利用累加器（accumulator）直接传递部分结果，显著减少内存带宽需求。</p>
<p>融合决策需要考虑多个约束条件：</p>
<ul>
<li>
<p><strong>内存容量约束</strong>：融合后的工作集（working set）必须适配片上SRAM。工作集大小计算公式为：
  $$W = \sum_{i \in \text{inputs}} S_i + \sum_{t \in \text{temps}} S_t + \sum_{o \in \text{outputs}} S_o$$
其中$S_i$、$S_t$、$S_o$分别表示输入、临时变量和输出的大小</p>
</li>
<li>
<p><strong>寄存器压力</strong>：过度融合可能导致寄存器溢出（spilling），反而降低性能。寄存器压力的估算公式：
$$P_{reg} = \frac{\text{LiveValues}_{\text{peak}}}{\text{NumRegisters}}$$
当$P_{reg} &gt; 1$时，需要寄存器溢出，会产生额外的内存访问</p>
</li>
<li>
<p><strong>计算密度提升</strong>：融合应显著提高算术强度，定义提升率为：
$$\rho = \frac{AI_{\text{fused}}}{AI_{\text{unfused}}} = \frac{\text{Ops}_{\text{total}}}{\text{Mem}_{\text{fused}}} \times \frac{\text{Mem}_{\text{unfused}}}{\text{Ops}_{\text{total}}}$$
一般要求$\rho &gt; 1.5$才值得融合</p>
</li>
<li>
<p><strong>依赖关系保持</strong>：融合不能引入循环依赖或破坏原有的并行性。使用依赖图分析确保融合的合法性</p>
</li>
<li><strong>硬件利用率</strong>：融合后的算子应能充分利用硬件资源，避免资源闲置。利用率计算：
$$U = \frac{\text{ActiveUnits}}{\text{TotalUnits}} \times \frac{\text{ActualThroughput}}{\text{PeakThroughput}}$$
常见的垂直融合模式及其收益分析：</li>
</ul>
<ol>
<li>
<p><strong>线性层融合链（Linear Layer Fusion Chain）</strong>
$$Y = \text{Activation}(\text{Norm}(XW + b))$$
这是深度学习中最常见的模式，包含矩阵乘法、偏置加法、归一化和激活函数。未融合时需要4次内存访问（读X和W，写临时结果3次，写最终结果），融合后只需2次（读输入，写输出）。内存访问减少率：$(4-2)/4 = 50\%$</p>
</li>
<li>
<p><strong>批归一化与激活融合（BatchNorm-Activation Fusion）</strong>
$$Y = \text{ReLU}\left(\gamma \frac{X - \mu}{\sqrt{\sigma^2 + \epsilon}} + \beta\right)$$
批归一化涉及多个统计量和参数，融合可以避免存储归一化后的中间结果。特别是在推理阶段，$\mu$和$\sigma$是固定的，可以预计算$\frac{\gamma}{\sqrt{\sigma^2 + \epsilon}}$和$\beta - \frac{\gamma\mu}{\sqrt{\sigma^2 + \epsilon}}$，将运算简化为线性变换加激活</p>
</li>
<li>
<p><strong>注意力机制融合（Attention Fusion）</strong>
$$\text{Attention}(Q,K,V) = \text{Softmax}\left(\frac{QK^T}{\sqrt{d_k}}\right)V$$
Flash Attention等技术通过分块融合，避免存储完整的注意力矩阵$QK^T$，将内存复杂度从$O(N^2)$降至$O(N)$</p>
</li>
</ol>
<p><strong>水平融合（Horizontal Fusion）</strong>：
水平融合将数据独立的并行算子打包执行，其目标是提高硬件利用率，特别是当单个算子无法充分利用硬件资源时。这种融合模式在处理小批量或小矩阵时特别有效。</p>
<p>水平融合的关键技术包括：</p>
<ul>
<li><strong>批处理合并（Batch Packing）</strong>：将多个小批量请求合并为大批量处理</li>
<li>动态批处理：收集时间窗口内的请求，打包处理</li>
<li>填充策略：使用padding将不同大小的输入对齐</li>
<li>延迟权衡：平衡批处理带来的吞吐量提升与增加的延迟</li>
<li><strong>算子并行调度</strong>：在同一硬件上并行执行多个独立算子</li>
<li>空间分割：将脉动阵列划分为多个子阵列</li>
<li>时间复用：通过快速上下文切换实现并行</li>
<li>资源共享：多个算子共享内存和计算单元</li>
<li><strong>资源分区（Resource Partitioning）</strong>：将硬件资源划分给不同的并行任务</li>
<li>静态分区：编译时确定资源分配</li>
<li>动态分区：运行时根据负载调整</li>
<li>分区粒度：平衡灵活性与管理开销</li>
</ul>
<p>水平融合的收益模型：
$$\text{Speedup} = \frac{\sum_{i} T_i}{\max_j(T_j) + T_{\text{overhead}}}$$
其中$T_i$是各算子的独立执行时间，$T_{\text{overhead}}$是融合带来的额外开销（如同步、资源竞争等）</p>
<p>适用场景与收益分析：</p>
<ul>
<li><strong>多分支网络</strong>：如Inception模块中的并行卷积分支，可以共享输入数据的加载</li>
<li>典型收益：减少50-70%的输入数据读取</li>
<li>挑战：需要协调不同分支的计算时序</li>
<li>优化策略：使用公共输入缓冲区，分支结果独立存储</li>
<li><strong>多头注意力</strong>：将多个注意力头的计算打包，提高矩阵乘法单元利用率</li>
<li>典型配置：8头或16头注意力机制</li>
<li>融合方式：将多头的QKV矩阵合并为大矩阵</li>
<li>性能提升：相比逐头计算，提升3-4倍</li>
<li><strong>集成模型</strong>：多个模型的并行推理，通过批处理提高吞吐量</li>
<li>应用场景：A/B测试、模型集成、多任务学习</li>
<li>资源分配：根据模型复杂度动态分配计算资源</li>
<li>调度策略：优先级队列、公平调度、SLA感知调度</li>
<li><strong>混合精度计算</strong>：不同精度的算子融合执行</li>
<li>INT8和FP16混合：在同一kernel中处理不同精度</li>
<li>动态量化：融合量化和反量化操作</li>
<li>精度转换优化：最小化类型转换开销</li>
</ul>
<h3 id="713">7.1.3 内存规划与分配</h3>
<p>内存管理是NPU编译器的核心挑战之一，特别是在TPU这类片上存储容量受限的架构中。TPU采用了分层的存储体系：每个核心有私有的片上SRAM（如TPUv4i的32MB），多个核心共享HBM（144MB），以及系统级的主存。编译器必须精心编排数据在各级存储间的移动，以最大化数据重用并隐藏访存延迟。XLA采用静态内存管理策略，在编译时完成所有内存分配决策，避免了运行时的动态分配开销。</p>
<p>内存规划的核心问题可以形式化为一个约束优化问题：给定计算图$G=(V,E)$，其中节点$v \in V$表示张量，边$e \in E$表示数据依赖，目标是为每个张量分配内存地址，使得峰值内存使用最小化，同时满足容量约束和对齐要求。这个问题是NP困难的，实际中使用启发式算法求解。</p>
<p><strong>静态内存分配的三阶段框架</strong>：</p>
<p>第一阶段是生命周期分析（Liveness Analysis），确定每个张量的活跃区间。张量的生命周期由三个关键时刻定义：</p>
<ul>
<li><strong>诞生时刻（Birth）</strong>：张量被计算产生的时刻，对应计算图中产生该张量的算子执行时间</li>
<li><strong>使用时刻集合（Uses）</strong>：所有读取该张量的算子的执行时间集合</li>
<li><strong>死亡时刻（Death）</strong>：最后一次使用后的时刻，此后该张量占用的内存可以被回收</li>
</ul>
<p>生命周期分析的算法实现：</p>
<div class="codehilite"><pre><span></span><code>for each tensor T in computation_graph:
    T.birth = execution_time(T.producer)
    T.uses = {execution_time(op) for op in T.consumers}
    T.death = max(T.uses) + epsilon  // epsilon保证在最后使用后释放
    T.live_interval = [T.birth, T.death]
</code></pre></div>

<p>生命周期的精确分析需要考虑算子的执行顺序。XLA使用拓扑排序确定执行顺序，并通过依赖分析优化调度，以减少同时活跃的张量数量。生命周期重叠的张量不能共享内存，这构成了内存分配的基本约束。</p>
<p><strong>生命周期优化技术</strong>：</p>
<ul>
<li><strong>提前释放（Early Release）</strong>：如果一个大张量只有部分数据被后续使用，可以提前释放未使用部分</li>
<li><strong>重计算权衡（Rematerialization）</strong>：对于计算代价小但占用内存大的张量，可以选择重新计算而非存储</li>
<li><strong>延迟计算（Lazy Evaluation）</strong>：将计算延迟到真正需要结果时，减少峰值内存占用</li>
</ul>
<p>第二阶段是冲突图构建与着色（Conflict Graph Coloring）。构建冲突图$G_c=(V_c, E_c)$，其中：</p>
<ul>
<li>节点$v_c \in V_c$对应一个张量</li>
<li>边$(u,v) \in E_c$当且仅当张量$u$和$v$的生命周期重叠</li>
</ul>
<p>内存分配问题转化为图着色问题：为每个节点分配一个"颜色"（内存块），使得相邻节点颜色不同。使用的贪心启发式算法包括：</p>
<ol>
<li><strong>最大度优先（Maximum Degree First）</strong>：优先为度数最大的节点分配内存，减少后续冲突</li>
<li><strong>最大权重优先（Maximum Weight First）</strong>：考虑张量大小，优先处理大张量</li>
<li><strong>寄存器分配启发式（Chaitin's Algorithm）</strong>：迭代简化图，处理高度节点</li>
</ol>
<p>第三阶段是内存池管理（Memory Pool Management）。XLA使用分层的内存池设计：</p>
<ul>
<li><strong>大对象池</strong>：为大于阈值（如1MB）的张量分配独立内存块</li>
<li>使用best-fit或first-fit策略</li>
<li>支持内存块合并以减少碎片</li>
<li>维护空闲块链表加速分配</li>
<li><strong>小对象池</strong>：使用slab分配器管理小张量，减少碎片</li>
<li>预先划分固定大小的slab（8KB, 16KB, 32KB等）</li>
<li>每个slab内部使用位图管理空闲块</li>
<li>O(1)时间复杂度的分配和释放</li>
<li><strong>临时缓冲池</strong>：为短生命周期的临时变量提供快速分配</li>
<li>使用栈式分配（stack allocation）</li>
<li>批量释放机制</li>
<li>避免频繁的malloc/free开销</li>
<li><strong>紧急备用池</strong>：处理内存不足情况</li>
<li>预留5-10%的内存作为紧急备用</li>
<li>支持内存压缩和交换机制</li>
<li>优雅处理OOM（Out of Memory）错误</li>
</ul>
<p>内存分配的优化目标函数：
$$\min \max_{t \in T} \sum_{v \in \text{Live}(t)} \text{Size}(v)$$
其中$T$是时间步集合，$\text{Live}(t)$是时刻$t$活跃的张量集合，$\text{Size}(v)$是张量$v$的大小。</p>
<p><strong>双缓冲与三缓冲技术（Double/Triple Buffering）</strong>：</p>
<p>双缓冲是隐藏内存访问延迟的经典技术，通过重叠计算与数据传输实现流水线并行。在TPU中，双缓冲的实现涉及三个关键组件：</p>
<ol>
<li><strong>缓冲区轮转机制</strong>：</li>
</ol>
<div class="codehilite"><pre><span></span><code>Buffer配置：A区（计算用） | B区（预取用） | C区（可选，三缓冲）

时序安排：
Cycle 0-99:   计算(A[0]) | DMA加载(B[1]) | 空闲
Cycle 100-199: 计算(B[1]) | DMA加载(A[2]) | DMA存储(A[0]结果)
Cycle 200-299: 计算(A[2]) | DMA加载(B[3]) | DMA存储(B[1]结果)
</code></pre></div>

<ol start="2">
<li>
<p><strong>同步原语设计</strong>：
- <strong>生产者-消费者信号量</strong>：确保数据准备就绪后才开始计算
- <strong>DMA完成中断</strong>：通知CPU数据传输完成
- <strong>栅栏指令（Barrier）</strong>：全局同步点，确保所有操作完成</p>
</li>
<li>
<p><strong>性能模型与分析</strong>：
设计算时间为$T_c$，数据传输时间为$T_m$，则：</p>
</li>
</ol>
<ul>
<li>无缓冲：总时间 = $N \times (T_c + T_m)$</li>
<li>双缓冲：总时间 = $T_m + N \times \max(T_c, T_m)$</li>
<li>加速比：$S = \frac{T_c + T_m}{\max(T_c, T_m)}$，理想情况下接近2</li>
</ul>
<p><strong>内存布局优化（Memory Layout Optimization）</strong>：</p>
<p>数据在内存中的布局方式直接影响访问效率。XLA支持多种布局转换：</p>
<ol>
<li>
<p><strong>维度重排（Dimension Reordering）</strong>：
   - NHWC → NCHW：适应不同硬件的偏好
   - 优化准则：内层循环访问的维度应连续存储</p>
</li>
<li>
<p><strong>内存对齐（Memory Alignment）</strong>：
   - 确保数据地址对齐到cache line（通常64字节）
   - 使用padding填充，公式：$\text{AlignedSize} = \lceil \frac{\text{Size}}{\text{Alignment}} \rceil \times \text{Alignment}$</p>
</li>
<li>
<p><strong>Bank冲突避免</strong>：
   - TPU的SRAM通常组织为多个bank，并行访问不同bank可提高带宽
   - 通过地址交织（interleaving）避免冲突：$\text{Bank}(addr) = (addr / \text{ElementSize}) \bmod \text{NumBanks}$</p>
</li>
</ol>
<h3 id="714-tiling">7.1.4 Tiling策略与参数选择</h3>
<p>Tiling（分块）是将大规模张量运算分解为硬件友好的小块计算的核心技术，它在编译器优化中扮演着至关重要的角色。Tiling的本质是在计算的时间局部性和空间局部性之间寻找最优平衡点，使得工作集能够驻留在快速的片上存储中，同时最大化数据重用。在TPU等脉动阵列架构上，正确的tiling策略可以将性能提升数倍甚至数十倍。</p>
<p>Tiling策略的理论基础源于多面体模型（Polyhedral Model），它将嵌套循环的迭代空间表示为整数点的多面体，通过仿射变换实现循环优化。对于深度学习工作负载，tiling不仅要考虑传统的cache优化，还要适配专用硬件的特殊约束，如脉动阵列的固定维度、向量单元的SIMD宽度、以及DMA传输的突发长度要求。</p>
<p><strong>多维Tiling参数空间的形式化定义</strong>：</p>
<p>对于广义的张量运算，我们定义一个n维的tiling参数向量$\vec{T} = (T_1, T_2, ..., T_n)$，其中每个$T_i$表示第i个维度的tile大小。以矩阵乘法$C_{M \times N} = A_{M \times K} \times B_{K \times N}$为例，完整的tiling参数空间包括：</p>
<ol>
<li>
<p><strong>空间维度tiling</strong>：
   - $T_M$：输出矩阵的行维度tile大小
   - $T_N$：输出矩阵的列维度tile大小
   - $T_K$：归约维度（内积维度）的tile大小</p>
</li>
<li>
<p><strong>时间维度tiling</strong>（多级tiling）：
   - $(T_{M1}, T_{M2})$：M维度的两级tiling，外层循环步长$T_{M1}$，内层$T_{M2}$
   - 多级tiling可以更好地适配多级存储层次</p>
</li>
<li>
<p><strong>并行维度tiling</strong>：
   - $T_P$：跨多个处理单元的并行分块大小
   - 需要考虑负载均衡和通信开销</p>
</li>
</ol>
<p>Tiling参数必须满足的约束系统：</p>
<ol>
<li>
<p><strong>硬件资源约束</strong>：
$$T_M \times T_N \leq SA_{rows} \times SA_{cols}$$
其中$SA_{rows}$和$SA_{cols}$是脉动阵列的行列数。这确保单个tile能够映射到硬件上。</p>
</li>
<li>
<p><strong>存储容量约束</strong>：
$$\text{sizeof}(A_{tile}) + \text{sizeof}(B_{tile}) + \text{sizeof}(C_{tile}) \leq SRAM_{capacity}$$
展开为：
$$T_M \times T_K \times s_A + T_K \times T_N \times s_B + T_M \times T_N \times s_C \leq SRAM_{capacity}$$
其中$s_A$、$s_B$、$s_C$是元素大小（如FP16为2字节）</p>
</li>
<li>
<p><strong>数据对齐约束</strong>：
$$T_i \equiv 0 \pmod{A_i}$$
其中$A_i$是第i维度的对齐要求（通常是向量宽度的倍数，如128）</p>
</li>
<li>
<p><strong>DMA传输约束</strong>：
$$T_i \times s \geq DMA_{min_burst}$$
确保每次传输达到DMA的最小突发长度，提高传输效率</p>
</li>
</ol>
<p><strong>性能建模与代价函数</strong>：</p>
<p>准确的性能模型是tiling优化的基础。我们构建一个分析模型来预测不同tiling参数下的执行时间：
$$T_{total} = T_{compute} + T_{memory} - T_{overlap}$$
模型的精确度取决于对硬件特性的准确建模：</p>
<p>其中：</p>
<ul>
<li>$T_{compute} = \frac{M \times N \times K}{T_M \times T_N \times T_K} \times T_{tile_compute}$</li>
<li>$T_{memory} = T_{load_A} + T_{load_B} + T_{store_C}$</li>
<li>$T_{overlap}$：计算与数据传输的重叠时间</li>
</ul>
<p>详细的内存访问时间建模：
$$T_{load_A} = \frac{M \times K}{R_A} \times \frac{1}{BW_{eff}}$$
其中重用因子$R_A$的计算：
$$R_A = \begin{cases}
\frac{N}{T_N} &amp; \text{if A is reused across N dimension} \\
1 &amp; \text{otherwise}
\end{cases}$$
有效带宽$BW_{eff}$考虑了访问模式的影响：
$$BW_{eff} = BW_{peak} \times \eta_{pattern} \times \eta_{conflict}$$
其中$\eta_{pattern}$是访问模式效率（连续访问接近1，随机访问可能低至0.1），$\eta_{conflict}$是bank冲突因子。</p>
<p><strong>访问模式效率的详细分析</strong>：</p>
<ul>
<li><strong>连续访问（Sequential）</strong>：$\eta_{pattern} = 0.95-1.0$，充分利用突发传输</li>
<li><strong>跨步访问（Strided）</strong>：$\eta_{pattern} = \frac{1}{1 + \alpha \cdot stride}$，$\alpha$是惩罚系数</li>
<li><strong>随机访问（Random）</strong>：$\eta_{pattern} = 0.1-0.3$，严重影响性能</li>
<li><strong>块访问（Block）</strong>：$\eta_{pattern} = \frac{block_size}{block_size + gap_size}$</li>
</ul>
<p><strong>Bank冲突分析</strong>：
Bank冲突发生条件：多个并发访问映射到同一bank
$$\eta_{conflict} = \frac{1}{1 + \beta \cdot P_{conflict}}$$
其中$P_{conflict}$是冲突概率，$\beta$是冲突惩罚系数（通常2-4）</p>
<p><strong>自动调优框架（Auto-tuning Framework）</strong>：</p>
<p>现代编译器越来越依赖机器学习技术来搜索最优的tiling参数。XLA集成了多种自动调优方法：</p>
<ol>
<li>
<p><strong>基于搜索的方法</strong>：
   - <strong>穷举搜索</strong>：适用于小参数空间，保证找到最优解
   - <strong>遗传算法</strong>：通过进化策略探索大参数空间
   - <strong>模拟退火</strong>：允许接受次优解以跳出局部最优</p>
</li>
<li>
<p><strong>基于学习的方法</strong>：
   - <strong>代价模型学习</strong>：使用历史数据训练性能预测模型
$$\hat{T} = f_{ML}(\vec{T}, \vec{F})$$
其中$\vec{F}$是问题特征向量（矩阵大小、稀疏度等）</p>
</li>
</ol>
<ul>
<li><strong>迁移学习</strong>：将相似问题的优化经验迁移到新问题</li>
<li><strong>强化学习</strong>：将编译决策序列建模为马尔可夫决策过程</li>
</ul>
<ol start="3">
<li><strong>混合策略</strong>：
   结合分析模型的指导性和机器学习的适应性：</li>
</ol>
<ul>
<li>使用分析模型剪枝搜索空间<ul>
<li>根据硬件约束排除不可行解</li>
<li>使用理论上界指导搜索方向</li>
<li>快速筛选候选参数集</li>
</ul>
</li>
<li>用机器学习微调分析模型的预测<ul>
<li>收集实际执行数据作为训练集</li>
<li>使用梯度提升树（GBDT）或神经网络</li>
<li>特征工程：tile大小、数据重用率、内存访问模式等</li>
</ul>
</li>
<li>在线学习持续改进模型<ul>
<li>增量学习新的工作负载特征</li>
<li>动态调整模型参数</li>
<li>A/B测试验证优化效果</li>
</ul>
</li>
</ul>
<p><strong>Tiling策略的高级优化技术</strong>：</p>
<ol>
<li>
<p><strong>矩形tiling vs 梯形tiling</strong>：
   - 矩形tiling简单但可能有边界浪费</p>
<ul>
<li>适用于维度可整除的情况</li>
<li>控制逻辑简单，硬件实现成本低</li>
<li>可能导致10-20%的计算资源浪费</li>
<li>梯形tiling可以更好地处理非整除情况</li>
<li>根据剩余大小调整最后一个tile</li>
<li>需要额外的边界处理逻辑</li>
<li>提高硬件利用率至95%以上</li>
<li>三角tiling（特殊场景）</li>
<li>适用于三角矩阵运算</li>
<li>减少冗余计算</li>
<li>负载均衡挑战大</li>
</ul>
</li>
<li>
<p><strong>动态tiling</strong>：
   - 根据输入大小动态调整tile参数</p>
<ul>
<li>运行时分析输入特征</li>
<li>选择预编译的最佳kernel</li>
<li>避免重新编译开销</li>
<li>使用查找表存储常见大小的最优参数</li>
<li>离线构建参数表</li>
<li>使用插值处理中间大小</li>
<li>定期更新优化参数</li>
<li>自适应调整机制</li>
<li>监控实际性能指标</li>
<li>在线调整tiling参数</li>
<li>平滑过渡避免抖动</li>
</ul>
</li>
<li>
<p><strong>协同tiling</strong>：
   - 同时优化多个相关算子的tiling</p>
<ul>
<li>分析算子间的数据依赖</li>
<li>协调tile边界对齐</li>
<li>最大化数据重用</li>
<li>考虑算子间的数据传递模式</li>
<li>Producer-Consumer模式</li>
<li>Pipeline模式</li>
<li>Wavefront模式</li>
<li>全局优化目标</li>
<li>最小化总体执行时间</li>
<li>平衡各阶段负载</li>
<li>减少中间数据存储</li>
</ul>
</li>
<li>
<p><strong>多级tiling（Hierarchical Tiling）</strong>：
   - L1/L2/L3级别tiling</p>
<ul>
<li>每级针对不同存储层次优化</li>
<li>嵌套tile结构</li>
<li>复杂度与收益权衡</li>
<li>时空联合tiling</li>
<li>空间维度：数据分块</li>
<li>时间维度：计算顺序</li>
<li>联合优化两个维度</li>
</ul>
</li>
</ol>
<h2 id="72">7.2 矩阵乘法映射</h2>
<h3 id="721">7.2.1 大矩阵分块策略</h3>
<p>将大规模矩阵乘法高效映射到有限大小的脉动阵列是编译器的核心任务。考虑矩阵乘法 $C = A \times B$，其中 $A \in \mathbb{R}^{M \times K}$，$B \in \mathbb{R}^{K \times N}$。</p>
<p><strong>分块算法设计</strong>：</p>
<p>基本分块策略将计算分解为三层嵌套循环：</p>
<div class="codehilite"><pre><span></span><code>for m_tile in range(0, M, T_M):
    for n_tile in range(0, N, T_N):
        for k_tile in range(0, K, T_K):
            # 计算C[m_tile:m_tile+T_M, n_tile:n_tile+T_N]的部分和
            C_tile += A_tile @ B_tile
</code></pre></div>

<p><strong>数据布局优化</strong>：</p>
<ol>
<li>
<p><strong>行主序vs列主序</strong>：
   - A矩阵采用行主序存储，便于按行streaming
   - B矩阵采用列主序存储，便于按列广播
   - 减少数据重排开销</p>
</li>
<li>
<p><strong>Z字形布局（Z-order）</strong>：
   提高空间局部性，适合2D脉动阵列</p>
</li>
</ol>
<div class="codehilite"><pre><span></span><code><span class="err">原始布局</span><span class="o">:</span><span class="w">  </span><span class="mi">0</span><span class="w"> </span><span class="mi">1</span><span class="w"> </span><span class="mi">2</span><span class="w"> </span><span class="mi">3</span><span class="w">     </span><span class="n">Z字形</span><span class="o">:</span><span class="w">  </span><span class="mi">0</span><span class="w"> </span><span class="mi">1</span><span class="w"> </span><span class="mi">4</span><span class="w"> </span><span class="mi">5</span>
<span class="w">           </span><span class="mi">4</span><span class="w"> </span><span class="mi">5</span><span class="w"> </span><span class="mi">6</span><span class="w"> </span><span class="mi">7</span><span class="w">             </span><span class="mi">2</span><span class="w"> </span><span class="mi">3</span><span class="w"> </span><span class="mi">6</span><span class="w"> </span><span class="mi">7</span>
<span class="w">           </span><span class="mi">8</span><span class="w"> </span><span class="mi">9</span><span class="w"> </span><span class="n">A</span><span class="w"> </span><span class="n">B</span><span class="w">             </span><span class="mi">8</span><span class="w"> </span><span class="mi">9</span><span class="w"> </span><span class="n">C</span><span class="w"> </span><span class="n">D</span>
<span class="w">           </span><span class="n">C</span><span class="w"> </span><span class="n">D</span><span class="w"> </span><span class="n">E</span><span class="w"> </span><span class="n">F</span><span class="w">             </span><span class="n">A</span><span class="w"> </span><span class="n">B</span><span class="w"> </span><span class="n">E</span><span class="w"> </span><span class="n">F</span>
</code></pre></div>

<ol start="3">
<li><strong>块内连续存储</strong>：
   将tile内的数据连续存放，提高DMA效率</li>
</ol>
<ul>
<li>减少地址生成开销</li>
<li>提高突发传输（burst）效率</li>
</ul>
<p><strong>边界处理与padding</strong>：</p>
<p>当矩阵维度不能被tile大小整除时，需要特殊处理：</p>
<ol>
<li>
<p><strong>零填充（Zero Padding）</strong>：
$$M' = \lceil \frac{M}{T_M} \rceil \times T_M$$
   $$N' = \lceil \frac{N}{T_N} \rceil \times T_N$$
优点：简化控制逻辑
   缺点：浪费计算资源</p>
</li>
<li>
<p><strong>动态tile大小</strong>：
   最后一个tile使用较小的维度</p>
</li>
</ol>
<ul>
<li>需要硬件支持可变大小配置</li>
<li>控制逻辑更复杂</li>
</ul>
<ol start="3">
<li><strong>预计算掩码（Predication）</strong>：
   使用掩码禁用超出边界的计算</li>
</ol>
<ul>
<li>保持规则的tile大小</li>
<li>通过使能信号控制PE</li>
</ul>
<h3 id="722">7.2.2 性能优化技巧</h3>
<p><strong>工作负载平衡</strong>：
确保所有PE均匀分配计算任务，避免负载不均。</p>
<ol>
<li><strong>静态调度</strong>：
   编译时确定每个PE的计算任务</li>
</ol>
<ul>
<li>优点：无运行时开销</li>
<li>缺点：灵活性差</li>
</ul>
<ol start="2">
<li><strong>工作窃取（Work Stealing）</strong>：
   空闲PE从忙碌PE窃取任务</li>
</ol>
<ul>
<li>需要硬件支持任务队列</li>
<li>增加控制复杂度</li>
</ul>
<p><strong>数据预取优化</strong>：</p>
<p>预取策略设计：</p>
<ol>
<li><strong>软件流水线</strong>：</li>
</ol>
<div class="codehilite"><pre><span></span><code><span class="n">加载A</span><span class="o">[</span><span class="n">i+1</span><span class="o">]</span><span class="w"> </span><span class="o">|</span><span class="w"> </span><span class="n">加载B</span><span class="o">[</span><span class="n">i+1</span><span class="o">]</span><span class="w"> </span><span class="o">|</span><span class="w"> </span><span class="n">计算C</span><span class="o">[</span><span class="n">i</span><span class="o">]</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="n">A</span><span class="o">[</span><span class="n">i</span><span class="o">]</span><span class="w"> </span><span class="err">×</span><span class="w"> </span><span class="n">B</span><span class="o">[</span><span class="n">i</span><span class="o">]</span>
</code></pre></div>

<p>重叠下一轮的数据加载与当前计算</p>
<ol start="2">
<li>
<p><strong>预取距离计算</strong>：
$$D_{prefetch} = \lceil \frac{L_{memory}}{T_{compute}} \rceil$$
其中$L_{memory}$是内存延迟，$T_{compute}$是计算时间</p>
</li>
<li>
<p><strong>自适应预取</strong>：
   根据运行时访问模式动态调整预取策略</p>
</li>
</ol>
<h3 id="723">7.2.3 批处理维度处理</h3>
<p>现代深度学习中，批处理维度（batch dimension）的高效处理至关重要。</p>
<p><strong>批处理GEMM映射</strong>：
对于批处理矩阵乘法 $C[b] = A[b] \times B[b]$，$b \in [0, B)$：</p>
<ol>
<li><strong>串行处理</strong>：
   依次处理每个批次</li>
</ol>
<ul>
<li>简单但效率低</li>
<li>适合batch size较小的场景</li>
</ul>
<ol start="2">
<li>
<p><strong>批次并行</strong>：
   将不同批次映射到不同的PE组
$$\text{PE_group}[i] \leftarrow \text{Batch}[i \bmod G]$$
其中G是PE组数量</p>
</li>
<li>
<p><strong>批次合并</strong>：
   将批次维度展开到M或N维度
$$A_{BM \times K} = \text{reshape}(A_{B \times M \times K})$$
提高大矩阵的硬件利用率</p>
</li>
</ol>
<p><strong>动态批处理优化</strong>：</p>
<p>适应可变batch size的策略：</p>
<ol>
<li>
<p><strong>Padding到2的幂次</strong>：
$$B' = 2^{\lceil \log_2 B \rceil}$$
简化地址计算但可能浪费计算</p>
</li>
<li>
<p><strong>分组处理</strong>：
   将batch分为大小相近的组</p>
</li>
</ol>
<ul>
<li>组内使用相同的tiling参数</li>
<li>减少重配置开销</li>
</ul>
<ol start="3">
<li><strong>在线合并（Online Batching）</strong>：
   动态合并小batch以提高利用率</li>
</ol>
<ul>
<li>需要考虑延迟约束</li>
<li>适合推理服务场景</li>
</ul>
<h2 id="73">7.3 卷积映射优化</h2>
<h3 id="731-im2col">7.3.1 Im2col变换</h3>
<p>Im2col（Image to Column）是将卷积运算转换为矩阵乘法的经典方法。</p>
<p><strong>变换原理</strong>：
对于卷积运算 $Y = X * W$，其中：</p>
<ul>
<li>输入：$X \in \mathbb{R}^{B \times H \times W \times C_{in}}$</li>
<li>卷积核：$W \in \mathbb{R}^{K_h \times K_w \times C_{in} \times C_{out}}$</li>
<li>输出：$Y \in \mathbb{R}^{B \times H_{out} \times W_{out} \times C_{out}}$</li>
</ul>
<p>Im2col变换步骤：</p>
<ol>
<li>将输入展开为矩阵：$X_{col} \in \mathbb{R}^{(B \cdot H_{out} \cdot W_{out}) \times (K_h \cdot K_w \cdot C_{in})}$</li>
<li>将权重reshape：$W_{col} \in \mathbb{R}^{(K_h \cdot K_w \cdot C_{in}) \times C_{out}}$</li>
<li>执行矩阵乘法：$Y_{col} = X_{col} \times W_{col}$</li>
<li>将结果reshape回原始形状</li>
</ol>
<p><strong>内存开销分析</strong>：
Im2col的主要缺点是内存膨胀：
$$\text{膨胀率} = K_h \times K_w$$
对于3×3卷积，数据量增加9倍。优化策略：</p>
<ol>
<li><strong>分块Im2col</strong>：只展开当前处理的tile</li>
<li><strong>隐式Im2col</strong>：通过地址生成实现虚拟展开</li>
<li><strong>重叠优化</strong>：复用相邻窗口的重叠数据</li>
</ol>
<h3 id="732-direct-convolution">7.3.2 Direct Convolution</h3>
<p>直接卷积避免了Im2col的内存开销，直接在脉动阵列上实现卷积运算。</p>
<p><strong>空间映射策略</strong>：</p>
<ol>
<li>
<p><strong>输出静止（Output Stationary）</strong>：
   - 每个PE负责一个输出像素
   - 输入和权重流经PE阵列
   - 适合大卷积核</p>
</li>
<li>
<p><strong>权重静止（Weight Stationary）</strong>：
   - 每个PE存储部分权重
   - 输入数据广播到所有PE
   - 适合深度可分离卷积</p>
</li>
<li>
<p><strong>输入静止（Input Stationary）</strong>：
   - 每个PE缓存部分输入
   - 权重在PE间传递
   - 适合1×1卷积</p>
</li>
</ol>
<p><strong>数据流优化</strong>：</p>
<div class="codehilite"><pre><span></span><code><span class="w">     </span><span class="n">输入特征图</span>
<span class="w">         </span><span class="err">↓</span>
<span class="w">    </span><span class="p">[</span><span class="n">Shift</span><span class="w"> </span><span class="n">Register</span><span class="p">]</span><span class="w">  </span><span class="err">←</span><span class="w"> </span><span class="n">实现滑动窗口</span>
<span class="w">         </span><span class="err">↓</span>
<span class="w">    </span><span class="p">[</span><span class="n">PE</span><span class="w"> </span><span class="n">Array</span><span class="p">]</span><span class="w"> </span><span class="err">×</span><span class="w"> </span><span class="n">权重</span>
<span class="w">         </span><span class="err">↓</span>
<span class="w">     </span><span class="n">输出特征图</span>
</code></pre></div>

<p>使用移位寄存器链实现滑动窗口：</p>
<ul>
<li>减少重复的内存访问</li>
<li>自然支持stride和dilation</li>
</ul>
<h3 id="733-winograd">7.3.3 Winograd变换</h3>
<p>Winograd算法通过数论变换减少乘法次数，特别适合小卷积核。</p>
<p><strong>F(2,3)变换示例</strong>：
将3×3卷积的2×2输出tile计算从16次乘法减少到4次。</p>
<p>变换矩阵：
$$G = \begin{bmatrix} 1 &amp; 0 &amp; 0 \\ 0.5 &amp; 0.5 &amp; 0.5 \\ 0.5 &amp; -0.5 &amp; 0.5 \\ 0 &amp; 0 &amp; 1 \end{bmatrix}$$</p>
<p>$$B^T = \begin{bmatrix} 1 &amp; 0 &amp; -1 &amp; 0 \\ 0 &amp; 1 &amp; 1 &amp; 0 \\ 0 &amp; -1 &amp; 1 &amp; 0 \\ 0 &amp; 1 &amp; 0 &amp; -1 \end{bmatrix}$$</p>
<p>$$A^T = \begin{bmatrix} 1 &amp; 1 &amp; 1 &amp; 0 \\ 0 &amp; 1 &amp; -1 &amp; -1 \end{bmatrix}$$
计算步骤：</p>
<ol>
<li>权重变换：$\tilde{W} = G \cdot W \cdot G^T$（离线计算）</li>
<li>输入变换：$\tilde{X} = B^T \cdot X \cdot B$</li>
<li>逐元素乘法：$\tilde{Y} = \tilde{X} \odot \tilde{W}$</li>
<li>输出变换：$Y = A^T \cdot \tilde{Y} \cdot A$</li>
</ol>
<p><strong>适用性分析</strong>：
Winograd优势条件：</p>
<ul>
<li>小卷积核（3×3, 5×5）</li>
<li>低精度量化（INT8, FP16）</li>
<li>计算密集型层</li>
</ul>
<p>不适用场景：</p>
<ul>
<li>大卷积核（变换开销超过节省）</li>
<li>深度可分离卷积（计算已经很少）</li>
<li>需要高数值精度（变换引入误差）</li>
</ul>
<h3 id="734">7.3.4 特殊卷积优化</h3>
<p><strong>深度可分离卷积（Depthwise Separable）</strong>：
分解为depthwise和pointwise两步：</p>
<ol>
<li>Depthwise：$Y_{dw} = X *_{dw} W_{dw}$，每个通道独立卷积</li>
<li>Pointwise：$Y = Y_{dw} *_{1×1} W_{pw}$，1×1卷积混合通道</li>
</ol>
<p>映射策略：</p>
<ul>
<li>Depthwise：将通道映射到不同PE</li>
<li>Pointwise：退化为标准矩阵乘法</li>
<li>计算量减少率：$\frac{1}{C_{out}} + \frac{1}{K^2}$</li>
</ul>
<p><strong>空洞卷积（Dilated Convolution）</strong>：
通过调整数据访问模式支持dilation：
$$\text{Index}(i,j) = i \times \text{dilation}_h + j \times \text{dilation}_w$$
硬件支持：</p>
<ul>
<li>可配置的地址生成器</li>
<li>支持非连续内存访问</li>
<li>预取缓冲区管理</li>
</ul>
<p><strong>分组卷积（Grouped Convolution）</strong>：
将输入输出通道分组，组间独立计算：
$$Y_g = X_g * W_g, \quad g \in [0, G)$$
优化要点：</p>
<ul>
<li>组间并行执行</li>
<li>组内数据局部性优化</li>
<li>减少跨组数据移动</li>
</ul>
<h2 id="_1">本章小结</h2>
<p>本章详细探讨了TPU编译器的核心技术，从XLA编译流程到具体算子的硬件映射策略。关键要点包括：</p>
<ol>
<li>
<p><strong>编译优化层次</strong>：
   - HLO图级优化：算子融合、内存规划、死代码消除
   - Tiling参数选择：平衡计算效率与内存约束
   - 数据布局优化：提高内存访问效率</p>
</li>
<li>
<p><strong>矩阵乘法映射核心公式</strong>：
   - 脉动阵列利用率：$U = \frac{\min(T_M, SA_M) \times \min(T_N, SA_N)}{SA_M \times SA_N}$
   - 数据重用度：$R = \frac{2MNK}{MK + KN + MN}$
   - 带宽需求：$BW = \frac{\text{Data_Movement}}{\text{Compute_Time}}$</p>
</li>
<li>
<p><strong>卷积优化策略选择</strong>：
   - Im2col：通用但内存开销大，适合标准卷积
   - Direct：内存高效，需要专门硬件支持
   - Winograd：减少计算量，适合小卷积核
   - 特殊优化：针对depthwise、dilated等变体</p>
</li>
<li>
<p><strong>性能优化原则</strong>：
   - 最大化数据重用，最小化内存传输
   - 平衡计算与访存，避免成为瓶颈
   - 充分利用硬件特性，如双缓冲、流水线</p>
</li>
</ol>
<h2 id="_2">练习题</h2>
<h3 id="_3">基础题</h3>
<p><strong>练习7.1</strong>：Tiling参数计算
给定脉动阵列大小128×128，片上SRAM容量8MB，要计算矩阵乘法C[1024×1024] = A[1024×768] × B[768×1024]，数据类型为FP16。计算最优的tiling参数(T_M, T_N, T_K)。</p>
<p><em>提示</em>：考虑内存约束：$2(T_M \times T_K + T_K \times T_N + T_M \times T_N) \leq 8MB$</p>
<details>
<summary>答案</summary>
<p>设每个FP16元素占2字节，内存约束为：
$$2(T_M \times T_K + T_K \times T_N + T_M \times T_N) \times 2 \leq 8 \times 2^{20}$$
硬件约束：$T_M, T_N \leq 128$</p>
<p>为最大化重用，选择$T_M = T_N = 128$，计算$T_K$：
$$2(128 \times T_K + T_K \times 128 + 128 \times 128) \times 2 \leq 8 \times 2^{20}$$
$$512T_K + 32768 \leq 4194304$$
$$T_K \leq 8128$$</p>
<p>考虑K维度总大小768，选择$T_K = 768$可以避免K维度的分块。</p>
<p>验证：$2(128 \times 768 + 768 \times 128 + 128 \times 128) \times 2 = 425,984$字节 &lt; 8MB ✓</p>
<p>最优参数：$(T_M, T_N, T_K) = (128, 128, 768)$</p>
</details>
<p><strong>练习7.2</strong>：算子融合收益分析
考虑融合BatchNorm-ReLU序列，输入张量大小为[64, 224, 224, 128]，数据类型FP16。计算融合前后的内存访问量。</p>
<p><em>提示</em>：BatchNorm需要读写一次中间结果，融合后可以省去这次读写。</p>
<details>
<summary>答案</summary>
<p>张量大小：$64 \times 224 \times 224 \times 128 = 411,041,792$个元素
每个FP16占2字节，总大小：$411,041,792 \times 2 = 822,083,584$字节 ≈ 784MB</p>
<p>未融合：</p>
<ul>
<li>BatchNorm：读输入784MB + 写输出784MB = 1568MB</li>
<li>ReLU：读输入784MB + 写输出784MB = 1568MB</li>
<li>总计：3136MB</li>
</ul>
<p>融合后：</p>
<ul>
<li>读输入784MB + 写输出784MB = 1568MB</li>
<li>节省：1568MB（50%）</li>
</ul>
<p>融合收益：减少50%的内存访问量</p>
</details>
<p><strong>练习7.3</strong>：Im2col内存膨胀计算
对于输入张量[32, 224, 224, 64]，使用3×3卷积，stride=1，padding=1，输出通道128。计算Im2col变换后的内存需求。</p>
<p><em>提示</em>：Im2col后矩阵大小为$(B \times H_{out} \times W_{out}) \times (K_h \times K_w \times C_{in})$</p>
<details>
<summary>答案</summary>
<p>输出尺寸（padding=1, stride=1）：$H_{out} = W_{out} = 224$</p>
<p>Im2col矩阵维度：</p>
<ul>
<li>行数：$32 \times 224 \times 224 = 1,605,632$</li>
<li>列数：$3 \times 3 \times 64 = 576$</li>
</ul>
<p>矩阵元素总数：$1,605,632 \times 576 = 924,844,032$</p>
<p>FP16内存需求：$924,844,032 \times 2 = 1,849,688,064$字节 ≈ 1.72GB</p>
<p>原始输入大小：$32 \times 224 \times 224 \times 64 \times 2 = 205,520,896$字节 ≈ 196MB</p>
<p>内存膨胀率：$\frac{1.72GB}{196MB} \approx 8.78$倍</p>
</details>
<h3 id="_4">挑战题</h3>
<p><strong>练习7.4</strong>：Winograd数值稳定性分析
Winograd F(2,3)变换中，变换矩阵包含0.5和-0.5。如果输入数据范围是[-1, 1]，分析经过变换后的数值范围，并讨论对INT8量化的影响。</p>
<p><em>提示</em>：分析$B^T \cdot X \cdot B$的最大值情况</p>
<details>
<summary>答案</summary>
<p>考虑最坏情况，输入tile $X$所有元素为1或-1。</p>
<p>对于$B^T = \begin{bmatrix} 1 &amp; 0 &amp; -1 &amp; 0 \\ 0 &amp; 1 &amp; 1 &amp; 0 \\ 0 &amp; -1 &amp; 1 &amp; 0 \\ 0 &amp; 1 &amp; 0 &amp; -1 \end{bmatrix}$</p>
<p>第一次变换$B^T \cdot X$：</p>
<ul>
<li>第1行：最大值为$|1-(-1)| = 2$</li>
<li>第2行：最大值为$|1+1| = 2$</li>
<li>第3行：最大值为$|-1+1| = 0$或$|1-1| = 2$</li>
<li>第4行：最大值为$|1-(-1)| = 2$</li>
</ul>
<p>第二次变换$(B^T \cdot X) \cdot B$：
最大可能值约为4（两次变换的累积）</p>
<p>对INT8量化的影响：</p>
<ol>
<li>动态范围扩大4倍，需要2bit额外精度</li>
<li>INT8范围[-128, 127]，变换后有效范围减少到[-32, 31]</li>
<li>量化误差被变换放大，影响最终精度</li>
<li>建议：Winograd更适合FP16或INT16，INT8需要谨慎使用</li>
</ol>
</details>
<p><strong>练习7.5</strong>：多核负载均衡优化
有4个TPU核心，需要处理批大小为100的推理任务。设计一个负载均衡策略，使得：</p>
<ol>
<li>各核心负载尽可能均匀</li>
<li>最小化同步开销</li>
<li>支持动态批大小</li>
</ol>
<p><em>提示</em>：考虑静态分配vs动态调度的权衡</p>
<details>
<summary>答案</summary>
<p>策略设计：</p>
<ol>
<li>
<p><strong>基础静态分配</strong>：
   - 核心0-2：各处理25个样本
   - 核心3：处理25个样本
   - 问题：批大小不是4的倍数时不均衡</p>
</li>
<li>
<p><strong>改进的块循环分配</strong>：</p>
</li>
</ol>
<div class="codehilite"><pre><span></span><code>块大小 = ceil(100/4) = 25
分配方案：[25, 25, 25, 25]
</code></pre></div>

<p>当批大小变化时，动态调整块大小</p>
<ol start="3">
<li>
<p><strong>两级调度策略</strong>（推荐）：
   - 第一级：粗粒度分配</p>
<ul>
<li>将100个样本分为10个块，每块10个样本</li>
<li>初始分配：核心0-3各分配2-3个块</li>
<li>第二级：工作窃取</li>
<li>完成快的核心从慢核心窃取剩余块</li>
<li>使用原子操作管理块队列</li>
</ul>
</li>
<li>
<p><strong>实现细节</strong>：</p>
</li>
</ol>
<div class="codehilite"><pre><span></span><code>全局块队列：[Block_0, Block_1, ..., Block_9]
每个核心：
  while (block = atomic_fetch_block()):
    process(block)
</code></pre></div>

<ol start="5">
<li><strong>动态批支持</strong>：
   - 维护块大小查找表：{100: 10, 64: 8, 32: 8, ...}
   - 根据批大小选择合适的块大小
   - 平衡并行度与同步开销</li>
</ol>
<p>优势：</p>
<ul>
<li>自动负载均衡</li>
<li>最小同步（仅在获取块时）</li>
<li>灵活适应不同批大小</li>
</ul>
</details>
<p><strong>练习7.6</strong>：编译器优化决策树
设计一个决策树，根据网络层的特征（输入大小、卷积核大小、通道数等）自动选择最优的卷积实现策略（Im2col、Direct、Winograd）。</p>
<p><em>提示</em>：考虑计算密度、内存带宽、数值精度等因素</p>
<details>
<summary>答案</summary>
<p>决策树设计：</p>
<div class="codehilite"><pre><span></span><code>输入层参数：H×W×C_in, 卷积核K×K, 输出通道C_out

1. 卷积核大小检查
   ├─ K &gt; 5：使用Im2col（Winograd变换开销过大）
   └─ K ≤ 5：继续判断

2. 特殊卷积检查
   ├─ K = 1：Direct实现（1×1卷积）
   ├─ Depthwise：Direct实现（通道独立）
   └─ 标准卷积：继续判断

3. 精度要求检查
   ├─ FP32/FP64：避免Winograd（数值误差）
   └─ INT8/FP16：继续判断

4. 内存约束检查
   ├─ Im2col内存需求 &gt; 可用SRAM：
   │  └─ 使用Direct或分块Im2col
   └─ Im2col内存需求 ≤ 可用SRAM：继续判断

5. 计算密度分析
   ├─ 计算密度 = (2×K²×C_in×C_out×H×W) / 内存访问量
   ├─ 高密度（&gt;10）：Winograd（K=3）或Im2col
   └─ 低密度（≤10）：Direct（减少内存压力）

6. 批大小考虑
   ├─ Batch ≥ 8：Im2col（批处理效率高）
   └─ Batch &lt; 8：Direct或Winograd

决策函数伪代码：
```python
def select_conv_strategy(H, W, C_in, C_out, K, batch, precision):
    if K == 1:
        return &quot;Direct_1x1&quot;
    if is_depthwise:
        return &quot;Direct_Depthwise&quot;
    if K &gt; 5:
        return &quot;Im2col&quot;
    if precision in [&quot;FP32&quot;, &quot;FP64&quot;]:
        return &quot;Im2col&quot; if memory_sufficient else &quot;Direct&quot;
    if K == 3 and precision in [&quot;INT8&quot;, &quot;FP16&quot;]:
        compute_density = calculate_density(...)
        if compute_density &gt; 10 and batch &gt;= 4:
            return &quot;Winograd_F(2,3)&quot;
    if im2col_memory_fit():
        return &quot;Im2col&quot;
    return &quot;Direct&quot;
</code></pre></div>

<p>性能预测模型：</p>
<ul>
<li>Im2col：稳定高性能，内存开销大</li>
<li>Winograd：计算量减少~2.25×，但有变换开销</li>
<li>Direct：内存高效，但可能计算效率较低</li>
</ul>
</details>
<p><strong>练习7.7</strong>：流水线优化分析
分析一个3级流水线：加载权重→计算→存储结果。如果三个阶段分别需要100、200、50个周期，如何优化流水线以提高吞吐量？</p>
<p><em>提示</em>：找出瓶颈阶段，考虑并行化或分割策略</p>
<details>
<summary>答案</summary>
<p>流水线分析：</p>
<ol>
<li>
<p><strong>瓶颈识别</strong>：
   - 加载：100周期
   - 计算：200周期（瓶颈）
   - 存储：50周期
   - 流水线周期 = max(100, 200, 50) = 200周期</p>
</li>
<li>
<p><strong>优化策略</strong>：</p>
</li>
</ol>
<p><strong>方案1：计算阶段并行化</strong></p>
<ul>
<li>将计算分为2个并行单元，每个100周期</li>
<li>新流水线：100 | 100 | 50</li>
<li>瓶颈变为加载阶段（100周期）</li>
<li>吞吐量提升：200/100 = 2×</li>
</ul>
<p><strong>方案2：细粒度流水线</strong></p>
<ul>
<li>将计算分为2个子阶段：计算A(120) + 计算B(80)</li>
<li>5级流水线：加载(100) | 计算A(120) | 计算B(80) | 存储(50)</li>
<li>瓶颈：计算A(120周期)</li>
<li>吞吐量提升：200/120 = 1.67×</li>
</ul>
<p><strong>方案3：双缓冲优化</strong></p>
<div class="codehilite"><pre><span></span><code>时刻0-200：加载W0(100) | 计算null    | 存储null
时刻200-400：加载W1(100) | 计算W0(200) | 存储null
时刻400-600：加载W2(100) | 计算W1(200) | 存储R0(50)
</code></pre></div>

<p>稳态吞吐量：每200周期处理一个任务</p>
<ol start="3">
<li>
<p><strong>综合优化方案</strong>：
   - 2个计算单元（各100周期）
   - 2个加载单元交替工作（隐藏延迟）
   - 流水线：[加载A|加载B] | [计算A|计算B] | 存储
   - 实现50周期/任务的吞吐量（4×提升）</p>
</li>
<li>
<p><strong>资源代价分析</strong>：
   - 方案1：2×计算资源
   - 方案2：额外寄存器和控制逻辑
   - 方案3：2×加载单元 + 2×计算单元
   - 选择依据：面积预算vs性能需求</p>
</li>
</ol>
</details>
<h2 id="_5">常见陷阱与错误</h2>
<h3 id="1-tiling">1. Tiling参数选择错误</h3>
<ul>
<li><strong>问题</strong>：选择的tile大小不是硬件向量宽度的倍数</li>
<li><strong>后果</strong>：硬件利用率低，产生大量padding开销</li>
<li><strong>解决</strong>：确保tile维度对齐到硬件参数（如128的倍数）</li>
</ul>
<h3 id="2">2. 忽视内存带宽限制</h3>
<ul>
<li><strong>问题</strong>：只优化计算，忽略数据传输瓶颈</li>
<li><strong>后果</strong>：计算单元空闲等待数据</li>
<li><strong>解决</strong>：使用roofline模型分析，平衡计算与访存</li>
</ul>
<h3 id="3">3. 过度的算子融合</h3>
<ul>
<li><strong>问题</strong>：融合过多算子导致寄存器溢出</li>
<li><strong>后果</strong>：频繁的spill/reload，性能下降</li>
<li><strong>解决</strong>：基于硬件资源约束制定融合策略</li>
</ul>
<h3 id="4-winograd">4. Winograd误用</h3>
<ul>
<li><strong>问题</strong>：对所有卷积都使用Winograd</li>
<li><strong>后果</strong>：大卷积核变换开销超过收益，数值精度问题</li>
<li><strong>解决</strong>：仅对3×3、5×5卷积，且精度要求不高时使用</li>
</ul>
<h3 id="5">5. 静态调度过于僵化</h3>
<ul>
<li><strong>问题</strong>：编译时固定所有参数，无法适应运行时变化</li>
<li><strong>后果</strong>：动态batch size时效率低</li>
<li><strong>解决</strong>：支持多版本kernel，运行时选择</li>
</ul>
<h3 id="6">6. 边界处理遗漏</h3>
<ul>
<li><strong>问题</strong>：未正确处理非整除的矩阵维度</li>
<li><strong>后果</strong>：计算结果错误或访存越界</li>
<li><strong>解决</strong>：实现完善的padding和masking机制</li>
</ul>
<h2 id="_6">最佳实践检查清单</h2>
<h3 id="_7">编译优化检查</h3>
<ul>
<li>[ ] HLO图是否进行了充分的算子融合？</li>
<li>[ ] 内存分配是否最小化了峰值使用？</li>
<li>[ ] 是否识别并优化了所有可并行的计算？</li>
<li>[ ] 常量折叠和死代码消除是否完成？</li>
</ul>
<h3 id="tiling">Tiling策略检查</h3>
<ul>
<li>[ ] Tile大小是否对齐硬件约束？</li>
<li>[ ] 是否最大化了数据重用？</li>
<li>[ ] 内存需求是否在SRAM容量内？</li>
<li>[ ] 是否考虑了不同层的特征选择不同参数？</li>
</ul>
<h3 id="_8">映射效率检查</h3>
<ul>
<li>[ ] 脉动阵列利用率是否超过80%？</li>
<li>[ ] 是否实现了计算与数据传输的重叠？</li>
<li>[ ] 关键路径是否已识别并优化？</li>
<li>[ ] 是否有不必要的同步点？</li>
</ul>
<h3 id="_9">数值精度检查</h3>
<ul>
<li>[ ] 量化方案是否保证了精度要求？</li>
<li>[ ] Winograd变换是否引入了不可接受的误差？</li>
<li>[ ] 是否实现了必要的饱和处理？</li>
<li>[ ] 累加器位宽是否足够避免溢出？</li>
</ul>
<h3 id="_10">性能验证检查</h3>
<ul>
<li>[ ] 是否达到了理论峰值的70%以上？</li>
<li>[ ] 内存带宽利用率是否合理？</li>
<li>[ ] 是否存在明显的性能瓶颈？</li>
<li>[ ] 不同batch size下性能是否稳定？</li>
</ul>
<h3 id="_11">可扩展性检查</h3>
<ul>
<li>[ ] 是否支持动态shape？</li>
<li>[ ] 多核扩展时负载是否均衡？</li>
<li>[ ] 是否预留了新算子的支持接口？</li>
<li>[ ] 编译时间是否在可接受范围内？</li>
</ul>
            </article>
            
            <nav class="page-nav"><a href="chapter6.html" class="nav-link prev">← 第6章：脉动阵列RTL实现</a><a href="chapter8.html" class="nav-link next">第8章：脉动阵列验证方法 →</a></nav>
        </main>
    </div>
</body>
</html>