TimeQuest Timing Analyzer report for pratica1
Fri Sep 02 08:51:44 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SW[17]'
 12. Slow Model Hold: 'SW[17]'
 13. Slow Model Minimum Pulse Width: 'SW[17]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'SW[17]'
 26. Fast Model Hold: 'SW[17]'
 27. Fast Model Minimum Pulse Width: 'SW[17]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pratica1                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; SW[17]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[17] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 343.17 MHz ; 200.0 MHz       ; SW[17]     ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -1.914 ; -15.312       ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; SW[17] ; 2.645 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[17] ; -2.000 ; -89.222              ;
+--------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[17]'                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[17]'                                                                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[17]'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; SW[17]|combout                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; SW[17]|combout                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; ram|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; ram|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; SW[17]     ; 4.498  ; 4.498  ; Rise       ; SW[17]          ;
;  KEY[0]   ; SW[17]     ; 4.498  ; 4.498  ; Rise       ; SW[17]          ;
; SW[*]     ; SW[17]     ; 1.080  ; 1.080  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; -0.122 ; -0.122 ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; -0.093 ; -0.093 ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; 0.673  ; 0.673  ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; -0.012 ; -0.012 ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; -0.313 ; -0.313 ; Rise       ; SW[17]          ;
;  SW[5]    ; SW[17]     ; 0.072  ; 0.072  ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; -0.230 ; -0.230 ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.112  ; 0.112  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 1.080  ; 1.080  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.043  ; 0.043  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -0.245 ; -0.245 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; -0.231 ; -0.231 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.199 ; -0.199 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; SW[17]     ; -4.229 ; -4.229 ; Rise       ; SW[17]          ;
;  KEY[0]   ; SW[17]     ; -4.229 ; -4.229 ; Rise       ; SW[17]          ;
; SW[*]     ; SW[17]     ; 0.582  ; 0.582  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 0.391  ; 0.391  ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 0.362  ; 0.362  ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; -0.404 ; -0.404 ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; 0.281  ; 0.281  ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; 0.582  ; 0.582  ; Rise       ; SW[17]          ;
;  SW[5]    ; SW[17]     ; 0.197  ; 0.197  ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; 0.499  ; 0.499  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.157  ; 0.157  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; -0.811 ; -0.811 ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.226  ; 0.226  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 0.514  ; 0.514  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.500  ; 0.500  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 0.468  ; 0.468  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 11.897 ; 11.897 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 11.897 ; 11.897 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 11.870 ; 11.870 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 11.869 ; 11.869 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 11.649 ; 11.649 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 11.644 ; 11.644 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 11.636 ; 11.636 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 11.636 ; 11.636 ; Rise       ; SW[17]          ;
; HEX1[*]   ; SW[17]     ; 13.719 ; 13.719 ; Rise       ; SW[17]          ;
;  HEX1[0]  ; SW[17]     ; 13.618 ; 13.618 ; Rise       ; SW[17]          ;
;  HEX1[1]  ; SW[17]     ; 13.719 ; 13.719 ; Rise       ; SW[17]          ;
;  HEX1[2]  ; SW[17]     ; 13.304 ; 13.304 ; Rise       ; SW[17]          ;
;  HEX1[3]  ; SW[17]     ; 13.269 ; 13.269 ; Rise       ; SW[17]          ;
;  HEX1[4]  ; SW[17]     ; 13.332 ; 13.332 ; Rise       ; SW[17]          ;
;  HEX1[5]  ; SW[17]     ; 13.549 ; 13.549 ; Rise       ; SW[17]          ;
;  HEX1[6]  ; SW[17]     ; 13.581 ; 13.581 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 11.327 ; 11.327 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 11.597 ; 11.597 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 11.569 ; 11.569 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 11.569 ; 11.569 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 11.339 ; 11.339 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 11.335 ; 11.335 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 11.336 ; 11.336 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 11.327 ; 11.327 ; Rise       ; SW[17]          ;
; HEX1[*]   ; SW[17]     ; 12.443 ; 12.443 ; Rise       ; SW[17]          ;
;  HEX1[0]  ; SW[17]     ; 12.777 ; 12.777 ; Rise       ; SW[17]          ;
;  HEX1[1]  ; SW[17]     ; 12.880 ; 12.880 ; Rise       ; SW[17]          ;
;  HEX1[2]  ; SW[17]     ; 12.486 ; 12.486 ; Rise       ; SW[17]          ;
;  HEX1[3]  ; SW[17]     ; 12.443 ; 12.443 ; Rise       ; SW[17]          ;
;  HEX1[4]  ; SW[17]     ; 12.505 ; 12.505 ; Rise       ; SW[17]          ;
;  HEX1[5]  ; SW[17]     ; 12.730 ; 12.730 ; Rise       ; SW[17]          ;
;  HEX1[6]  ; SW[17]     ; 12.744 ; 12.744 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ; 11.301 ;        ;        ; 11.301 ;
; KEY[1]     ; LEDG[0]     ;        ; 10.918 ; 10.918 ;        ;
; KEY[2]     ; LEDG[0]     ;        ; 10.571 ; 10.571 ;        ;
; KEY[3]     ; LEDG[0]     ;        ; 11.114 ; 11.114 ;        ;
; SW[0]      ; HEX4[0]     ;        ; 7.569  ; 7.569  ;        ;
; SW[0]      ; HEX4[1]     ;        ; 7.694  ; 7.694  ;        ;
; SW[0]      ; HEX4[2]     ;        ; 7.703  ; 7.703  ;        ;
; SW[0]      ; HEX4[3]     ; 7.405  ; 7.405  ; 7.405  ; 7.405  ;
; SW[0]      ; HEX4[4]     ; 7.413  ;        ;        ; 7.413  ;
; SW[0]      ; HEX4[5]     ; 7.423  ; 7.423  ; 7.423  ; 7.423  ;
; SW[0]      ; HEX4[6]     ; 7.583  ; 7.583  ; 7.583  ; 7.583  ;
; SW[1]      ; HEX4[0]     ; 7.509  ; 7.509  ; 7.509  ; 7.509  ;
; SW[1]      ; HEX4[1]     ;        ; 7.633  ; 7.633  ;        ;
; SW[1]      ; HEX4[2]     ; 7.640  ; 7.640  ; 7.640  ; 7.640  ;
; SW[1]      ; HEX4[3]     ; 7.337  ; 7.337  ; 7.337  ; 7.337  ;
; SW[1]      ; HEX4[4]     ;        ; 7.343  ; 7.343  ;        ;
; SW[1]      ; HEX4[5]     ; 7.359  ; 7.359  ; 7.359  ; 7.359  ;
; SW[1]      ; HEX4[6]     ; 7.509  ; 7.509  ; 7.509  ; 7.509  ;
; SW[2]      ; HEX4[0]     ; 7.267  ; 7.267  ; 7.267  ; 7.267  ;
; SW[2]      ; HEX4[1]     ; 7.391  ; 7.391  ; 7.391  ; 7.391  ;
; SW[2]      ; HEX4[2]     ;        ; 7.398  ; 7.398  ;        ;
; SW[2]      ; HEX4[3]     ; 7.095  ; 7.095  ; 7.095  ; 7.095  ;
; SW[2]      ; HEX4[4]     ; 7.101  ; 7.101  ; 7.101  ; 7.101  ;
; SW[2]      ; HEX4[5]     ;        ; 7.117  ; 7.117  ;        ;
; SW[2]      ; HEX4[6]     ; 7.261  ; 7.261  ; 7.261  ; 7.261  ;
; SW[3]      ; HEX4[0]     ; 6.804  ; 6.804  ; 6.804  ; 6.804  ;
; SW[3]      ; HEX4[1]     ; 6.924  ; 6.924  ; 6.924  ; 6.924  ;
; SW[3]      ; HEX4[2]     ;        ; 6.932  ; 6.932  ;        ;
; SW[3]      ; HEX4[3]     ; 6.629  ; 6.629  ; 6.629  ; 6.629  ;
; SW[3]      ; HEX4[4]     ;        ; 6.636  ; 6.636  ;        ;
; SW[3]      ; HEX4[5]     ;        ; 6.652  ; 6.652  ;        ;
; SW[3]      ; HEX4[6]     ; 6.795  ; 6.795  ; 6.795  ; 6.795  ;
; SW[4]      ; HEX5[0]     ;        ; 6.498  ; 6.498  ;        ;
; SW[4]      ; HEX5[1]     ;        ; 6.476  ; 6.476  ;        ;
; SW[4]      ; HEX5[2]     ;        ; 6.434  ; 6.434  ;        ;
; SW[4]      ; HEX5[3]     ; 6.790  ; 6.790  ; 6.790  ; 6.790  ;
; SW[4]      ; HEX5[4]     ; 6.634  ;        ;        ; 6.634  ;
; SW[4]      ; HEX5[5]     ; 6.758  ; 6.758  ; 6.758  ; 6.758  ;
; SW[4]      ; HEX5[6]     ; 6.784  ; 6.784  ; 6.784  ; 6.784  ;
; SW[5]      ; HEX5[0]     ; 6.829  ; 6.829  ; 6.829  ; 6.829  ;
; SW[5]      ; HEX5[1]     ;        ; 6.817  ; 6.817  ;        ;
; SW[5]      ; HEX5[2]     ; 6.804  ; 6.804  ; 6.804  ; 6.804  ;
; SW[5]      ; HEX5[3]     ; 7.127  ; 7.127  ; 7.127  ; 7.127  ;
; SW[5]      ; HEX5[4]     ;        ; 6.987  ; 6.987  ;        ;
; SW[5]      ; HEX5[5]     ; 7.111  ; 7.111  ; 7.111  ; 7.111  ;
; SW[5]      ; HEX5[6]     ; 7.130  ; 7.130  ; 7.130  ; 7.130  ;
; SW[6]      ; HEX5[0]     ; 6.239  ; 6.239  ; 6.239  ; 6.239  ;
; SW[6]      ; HEX5[1]     ; 6.215  ; 6.215  ; 6.215  ; 6.215  ;
; SW[6]      ; HEX5[2]     ;        ; 6.203  ; 6.203  ;        ;
; SW[6]      ; HEX5[3]     ; 6.532  ; 6.532  ; 6.532  ; 6.532  ;
; SW[6]      ; HEX5[4]     ; 6.380  ; 6.380  ; 6.380  ; 6.380  ;
; SW[6]      ; HEX5[5]     ;        ; 6.503  ; 6.503  ;        ;
; SW[6]      ; HEX5[6]     ; 6.526  ; 6.526  ; 6.526  ; 6.526  ;
; SW[7]      ; HEX5[0]     ; 6.934  ; 6.934  ; 6.934  ; 6.934  ;
; SW[7]      ; HEX5[1]     ; 6.915  ; 6.915  ; 6.915  ; 6.915  ;
; SW[7]      ; HEX5[2]     ;        ; 6.903  ; 6.903  ;        ;
; SW[7]      ; HEX5[3]     ; 7.225  ; 7.225  ; 7.225  ; 7.225  ;
; SW[7]      ; HEX5[4]     ;        ; 7.085  ; 7.085  ;        ;
; SW[7]      ; HEX5[5]     ;        ; 7.208  ; 7.208  ;        ;
; SW[7]      ; HEX5[6]     ; 7.227  ; 7.227  ; 7.227  ; 7.227  ;
; SW[8]      ; HEX6[0]     ;        ; 6.835  ; 6.835  ;        ;
; SW[8]      ; HEX6[1]     ;        ; 6.846  ; 6.846  ;        ;
; SW[8]      ; HEX6[2]     ;        ; 6.838  ; 6.838  ;        ;
; SW[8]      ; HEX6[3]     ; 7.374  ; 7.374  ; 7.374  ; 7.374  ;
; SW[8]      ; HEX6[4]     ; 7.377  ;        ;        ; 7.377  ;
; SW[8]      ; HEX6[5]     ; 7.356  ; 7.356  ; 7.356  ; 7.356  ;
; SW[8]      ; HEX6[6]     ; 7.378  ; 7.378  ; 7.378  ; 7.378  ;
; SW[9]      ; HEX6[0]     ; 6.714  ; 6.714  ; 6.714  ; 6.714  ;
; SW[9]      ; HEX6[1]     ;        ; 6.726  ; 6.726  ;        ;
; SW[9]      ; HEX6[2]     ; 6.718  ; 6.718  ; 6.718  ; 6.718  ;
; SW[9]      ; HEX6[3]     ; 7.254  ; 7.254  ; 7.254  ; 7.254  ;
; SW[9]      ; HEX6[4]     ;        ; 7.257  ; 7.257  ;        ;
; SW[9]      ; HEX6[5]     ; 7.236  ; 7.236  ; 7.236  ; 7.236  ;
; SW[9]      ; HEX6[6]     ; 7.258  ; 7.258  ; 7.258  ; 7.258  ;
; SW[10]     ; HEX6[0]     ; 4.937  ; 4.937  ; 4.937  ; 4.937  ;
; SW[10]     ; HEX6[1]     ; 4.948  ; 4.948  ; 4.948  ; 4.948  ;
; SW[10]     ; HEX6[2]     ;        ; 4.936  ; 4.936  ;        ;
; SW[10]     ; HEX6[3]     ; 5.486  ; 5.486  ; 5.486  ; 5.486  ;
; SW[10]     ; HEX6[4]     ; 5.489  ; 5.489  ; 5.489  ; 5.489  ;
; SW[10]     ; HEX6[5]     ;        ; 5.461  ; 5.461  ;        ;
; SW[10]     ; HEX6[6]     ; 5.475  ; 5.475  ; 5.475  ; 5.475  ;
; SW[11]     ; HEX6[0]     ; 5.209  ; 5.209  ; 5.209  ; 5.209  ;
; SW[11]     ; HEX6[1]     ; 5.221  ; 5.221  ; 5.221  ; 5.221  ;
; SW[11]     ; HEX6[2]     ;        ; 5.208  ; 5.208  ;        ;
; SW[11]     ; HEX6[3]     ; 5.756  ; 5.756  ; 5.756  ; 5.756  ;
; SW[11]     ; HEX6[4]     ;        ; 5.759  ; 5.759  ;        ;
; SW[11]     ; HEX6[5]     ;        ; 5.734  ; 5.734  ;        ;
; SW[11]     ; HEX6[6]     ; 5.748  ; 5.748  ; 5.748  ; 5.748  ;
; SW[12]     ; HEX7[1]     ;        ; 4.659  ; 4.659  ;        ;
; SW[12]     ; HEX7[2]     ;        ; 4.629  ; 4.629  ;        ;
; SW[12]     ; HEX7[3]     ;        ; 4.629  ; 4.629  ;        ;
; SW[12]     ; HEX7[6]     ;        ; 4.667  ; 4.667  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ; 11.301 ;        ;        ; 11.301 ;
; KEY[1]     ; LEDG[0]     ;        ; 10.918 ; 10.918 ;        ;
; KEY[2]     ; LEDG[0]     ;        ; 10.571 ; 10.571 ;        ;
; KEY[3]     ; LEDG[0]     ;        ; 11.114 ; 11.114 ;        ;
; SW[0]      ; HEX4[0]     ;        ; 7.569  ; 7.569  ;        ;
; SW[0]      ; HEX4[1]     ;        ; 7.694  ; 7.694  ;        ;
; SW[0]      ; HEX4[2]     ;        ; 7.703  ; 7.703  ;        ;
; SW[0]      ; HEX4[3]     ; 7.405  ; 7.405  ; 7.405  ; 7.405  ;
; SW[0]      ; HEX4[4]     ; 7.413  ;        ;        ; 7.413  ;
; SW[0]      ; HEX4[5]     ; 7.423  ; 7.423  ; 7.423  ; 7.423  ;
; SW[0]      ; HEX4[6]     ; 7.583  ; 7.583  ; 7.583  ; 7.583  ;
; SW[1]      ; HEX4[0]     ; 7.509  ; 7.509  ; 7.509  ; 7.509  ;
; SW[1]      ; HEX4[1]     ;        ; 7.633  ; 7.633  ;        ;
; SW[1]      ; HEX4[2]     ; 7.640  ; 7.640  ; 7.640  ; 7.640  ;
; SW[1]      ; HEX4[3]     ; 7.337  ; 7.337  ; 7.337  ; 7.337  ;
; SW[1]      ; HEX4[4]     ;        ; 7.343  ; 7.343  ;        ;
; SW[1]      ; HEX4[5]     ; 7.359  ; 7.359  ; 7.359  ; 7.359  ;
; SW[1]      ; HEX4[6]     ; 7.509  ; 7.509  ; 7.509  ; 7.509  ;
; SW[2]      ; HEX4[0]     ; 7.267  ; 7.267  ; 7.267  ; 7.267  ;
; SW[2]      ; HEX4[1]     ; 7.391  ; 7.391  ; 7.391  ; 7.391  ;
; SW[2]      ; HEX4[2]     ;        ; 7.398  ; 7.398  ;        ;
; SW[2]      ; HEX4[3]     ; 7.095  ; 7.095  ; 7.095  ; 7.095  ;
; SW[2]      ; HEX4[4]     ; 7.101  ; 7.101  ; 7.101  ; 7.101  ;
; SW[2]      ; HEX4[5]     ;        ; 7.117  ; 7.117  ;        ;
; SW[2]      ; HEX4[6]     ; 7.261  ; 7.261  ; 7.261  ; 7.261  ;
; SW[3]      ; HEX4[0]     ; 6.804  ; 6.804  ; 6.804  ; 6.804  ;
; SW[3]      ; HEX4[1]     ; 6.924  ; 6.924  ; 6.924  ; 6.924  ;
; SW[3]      ; HEX4[2]     ;        ; 6.932  ; 6.932  ;        ;
; SW[3]      ; HEX4[3]     ; 6.629  ; 6.629  ; 6.629  ; 6.629  ;
; SW[3]      ; HEX4[4]     ;        ; 6.636  ; 6.636  ;        ;
; SW[3]      ; HEX4[5]     ;        ; 6.652  ; 6.652  ;        ;
; SW[3]      ; HEX4[6]     ; 6.795  ; 6.795  ; 6.795  ; 6.795  ;
; SW[4]      ; HEX5[0]     ;        ; 6.498  ; 6.498  ;        ;
; SW[4]      ; HEX5[1]     ;        ; 6.476  ; 6.476  ;        ;
; SW[4]      ; HEX5[2]     ;        ; 6.434  ; 6.434  ;        ;
; SW[4]      ; HEX5[3]     ; 6.790  ; 6.790  ; 6.790  ; 6.790  ;
; SW[4]      ; HEX5[4]     ; 6.634  ;        ;        ; 6.634  ;
; SW[4]      ; HEX5[5]     ; 6.758  ; 6.758  ; 6.758  ; 6.758  ;
; SW[4]      ; HEX5[6]     ; 6.784  ; 6.784  ; 6.784  ; 6.784  ;
; SW[5]      ; HEX5[0]     ; 6.829  ; 6.829  ; 6.829  ; 6.829  ;
; SW[5]      ; HEX5[1]     ;        ; 6.817  ; 6.817  ;        ;
; SW[5]      ; HEX5[2]     ; 6.804  ; 6.804  ; 6.804  ; 6.804  ;
; SW[5]      ; HEX5[3]     ; 7.127  ; 7.127  ; 7.127  ; 7.127  ;
; SW[5]      ; HEX5[4]     ;        ; 6.987  ; 6.987  ;        ;
; SW[5]      ; HEX5[5]     ; 7.111  ; 7.111  ; 7.111  ; 7.111  ;
; SW[5]      ; HEX5[6]     ; 7.130  ; 7.130  ; 7.130  ; 7.130  ;
; SW[6]      ; HEX5[0]     ; 6.239  ; 6.239  ; 6.239  ; 6.239  ;
; SW[6]      ; HEX5[1]     ; 6.215  ; 6.215  ; 6.215  ; 6.215  ;
; SW[6]      ; HEX5[2]     ;        ; 6.203  ; 6.203  ;        ;
; SW[6]      ; HEX5[3]     ; 6.532  ; 6.532  ; 6.532  ; 6.532  ;
; SW[6]      ; HEX5[4]     ; 6.380  ; 6.380  ; 6.380  ; 6.380  ;
; SW[6]      ; HEX5[5]     ;        ; 6.503  ; 6.503  ;        ;
; SW[6]      ; HEX5[6]     ; 6.526  ; 6.526  ; 6.526  ; 6.526  ;
; SW[7]      ; HEX5[0]     ; 6.934  ; 6.934  ; 6.934  ; 6.934  ;
; SW[7]      ; HEX5[1]     ; 6.915  ; 6.915  ; 6.915  ; 6.915  ;
; SW[7]      ; HEX5[2]     ;        ; 6.903  ; 6.903  ;        ;
; SW[7]      ; HEX5[3]     ; 7.225  ; 7.225  ; 7.225  ; 7.225  ;
; SW[7]      ; HEX5[4]     ;        ; 7.085  ; 7.085  ;        ;
; SW[7]      ; HEX5[5]     ;        ; 7.208  ; 7.208  ;        ;
; SW[7]      ; HEX5[6]     ; 7.227  ; 7.227  ; 7.227  ; 7.227  ;
; SW[8]      ; HEX6[0]     ;        ; 6.835  ; 6.835  ;        ;
; SW[8]      ; HEX6[1]     ;        ; 6.846  ; 6.846  ;        ;
; SW[8]      ; HEX6[2]     ;        ; 6.838  ; 6.838  ;        ;
; SW[8]      ; HEX6[3]     ; 7.374  ; 7.374  ; 7.374  ; 7.374  ;
; SW[8]      ; HEX6[4]     ; 7.377  ;        ;        ; 7.377  ;
; SW[8]      ; HEX6[5]     ; 7.356  ; 7.356  ; 7.356  ; 7.356  ;
; SW[8]      ; HEX6[6]     ; 7.378  ; 7.378  ; 7.378  ; 7.378  ;
; SW[9]      ; HEX6[0]     ; 6.714  ; 6.714  ; 6.714  ; 6.714  ;
; SW[9]      ; HEX6[1]     ;        ; 6.726  ; 6.726  ;        ;
; SW[9]      ; HEX6[2]     ; 6.718  ; 6.718  ; 6.718  ; 6.718  ;
; SW[9]      ; HEX6[3]     ; 7.254  ; 7.254  ; 7.254  ; 7.254  ;
; SW[9]      ; HEX6[4]     ;        ; 7.257  ; 7.257  ;        ;
; SW[9]      ; HEX6[5]     ; 7.236  ; 7.236  ; 7.236  ; 7.236  ;
; SW[9]      ; HEX6[6]     ; 7.258  ; 7.258  ; 7.258  ; 7.258  ;
; SW[10]     ; HEX6[0]     ; 4.937  ; 4.937  ; 4.937  ; 4.937  ;
; SW[10]     ; HEX6[1]     ; 4.948  ; 4.948  ; 4.948  ; 4.948  ;
; SW[10]     ; HEX6[2]     ;        ; 4.936  ; 4.936  ;        ;
; SW[10]     ; HEX6[3]     ; 5.486  ; 5.486  ; 5.486  ; 5.486  ;
; SW[10]     ; HEX6[4]     ; 5.489  ; 5.489  ; 5.489  ; 5.489  ;
; SW[10]     ; HEX6[5]     ;        ; 5.461  ; 5.461  ;        ;
; SW[10]     ; HEX6[6]     ; 5.475  ; 5.475  ; 5.475  ; 5.475  ;
; SW[11]     ; HEX6[0]     ; 5.209  ; 5.209  ; 5.209  ; 5.209  ;
; SW[11]     ; HEX6[1]     ; 5.221  ; 5.221  ; 5.221  ; 5.221  ;
; SW[11]     ; HEX6[2]     ;        ; 5.208  ; 5.208  ;        ;
; SW[11]     ; HEX6[3]     ; 5.756  ; 5.756  ; 5.756  ; 5.756  ;
; SW[11]     ; HEX6[4]     ;        ; 5.759  ; 5.759  ;        ;
; SW[11]     ; HEX6[5]     ;        ; 5.734  ; 5.734  ;        ;
; SW[11]     ; HEX6[6]     ; 5.748  ; 5.748  ; 5.748  ; 5.748  ;
; SW[12]     ; HEX7[1]     ;        ; 4.659  ; 4.659  ;        ;
; SW[12]     ; HEX7[2]     ;        ; 4.629  ; 4.629  ;        ;
; SW[12]     ; HEX7[3]     ;        ; 4.629  ; 4.629  ;        ;
; SW[12]     ; HEX7[6]     ;        ; 4.667  ; 4.667  ;        ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -1.460 ; -11.680       ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; SW[17] ; 2.321 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[17] ; -2.000 ; -89.222              ;
+--------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[17]'                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[17]'                                                                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[17]'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; SW[17]|combout                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; SW[17]|combout                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; ram|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; ram|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; SW[17]     ; 2.663  ; 2.663  ; Rise       ; SW[17]          ;
;  KEY[0]   ; SW[17]     ; 2.663  ; 2.663  ; Rise       ; SW[17]          ;
; SW[*]     ; SW[17]     ; 0.497  ; 0.497  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; -0.139 ; -0.139 ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; -0.118 ; -0.118 ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; 0.259  ; 0.259  ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; -0.079 ; -0.079 ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; -0.212 ; -0.212 ; Rise       ; SW[17]          ;
;  SW[5]    ; SW[17]     ; -0.002 ; -0.002 ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; -0.218 ; -0.218 ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.023  ; 0.023  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 0.497  ; 0.497  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; -0.023 ; -0.023 ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -0.209 ; -0.209 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; -0.196 ; -0.196 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.190 ; -0.190 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; SW[17]     ; -2.524 ; -2.524 ; Rise       ; SW[17]          ;
;  KEY[0]   ; SW[17]     ; -2.524 ; -2.524 ; Rise       ; SW[17]          ;
; SW[*]     ; SW[17]     ; 0.357  ; 0.357  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 0.278  ; 0.278  ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 0.257  ; 0.257  ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; -0.120 ; -0.120 ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; 0.218  ; 0.218  ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; 0.351  ; 0.351  ; Rise       ; SW[17]          ;
;  SW[5]    ; SW[17]     ; 0.141  ; 0.141  ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; 0.357  ; 0.357  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.116  ; 0.116  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; -0.358 ; -0.358 ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.162  ; 0.162  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 0.348  ; 0.348  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.335  ; 0.335  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 0.329  ; 0.329  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 6.559 ; 6.559 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 6.559 ; 6.559 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 6.529 ; 6.529 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 6.534 ; 6.534 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 6.439 ; 6.439 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 6.438 ; 6.438 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 6.431 ; 6.431 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 6.431 ; 6.431 ; Rise       ; SW[17]          ;
; HEX1[*]   ; SW[17]     ; 7.354 ; 7.354 ; Rise       ; SW[17]          ;
;  HEX1[0]  ; SW[17]     ; 7.303 ; 7.303 ; Rise       ; SW[17]          ;
;  HEX1[1]  ; SW[17]     ; 7.354 ; 7.354 ; Rise       ; SW[17]          ;
;  HEX1[2]  ; SW[17]     ; 7.114 ; 7.114 ; Rise       ; SW[17]          ;
;  HEX1[3]  ; SW[17]     ; 7.098 ; 7.098 ; Rise       ; SW[17]          ;
;  HEX1[4]  ; SW[17]     ; 7.138 ; 7.138 ; Rise       ; SW[17]          ;
;  HEX1[5]  ; SW[17]     ; 7.222 ; 7.222 ; Rise       ; SW[17]          ;
;  HEX1[6]  ; SW[17]     ; 7.255 ; 7.255 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 6.301 ; 6.301 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 6.434 ; 6.434 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 6.405 ; 6.405 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 6.408 ; 6.408 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 6.309 ; 6.309 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 6.307 ; 6.307 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 6.304 ; 6.304 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 6.301 ; 6.301 ; Rise       ; SW[17]          ;
; HEX1[*]   ; SW[17]     ; 6.777 ; 6.777 ; Rise       ; SW[17]          ;
;  HEX1[0]  ; SW[17]     ; 6.974 ; 6.974 ; Rise       ; SW[17]          ;
;  HEX1[1]  ; SW[17]     ; 7.027 ; 7.027 ; Rise       ; SW[17]          ;
;  HEX1[2]  ; SW[17]     ; 6.804 ; 6.804 ; Rise       ; SW[17]          ;
;  HEX1[3]  ; SW[17]     ; 6.777 ; 6.777 ; Rise       ; SW[17]          ;
;  HEX1[4]  ; SW[17]     ; 6.822 ; 6.822 ; Rise       ; SW[17]          ;
;  HEX1[5]  ; SW[17]     ; 6.913 ; 6.913 ; Rise       ; SW[17]          ;
;  HEX1[6]  ; SW[17]     ; 6.934 ; 6.934 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 6.237 ;       ;       ; 6.237 ;
; KEY[1]     ; LEDG[0]     ;       ; 6.038 ; 6.038 ;       ;
; KEY[2]     ; LEDG[0]     ;       ; 5.882 ; 5.882 ;       ;
; KEY[3]     ; LEDG[0]     ;       ; 6.136 ; 6.136 ;       ;
; SW[0]      ; HEX4[0]     ;       ; 3.912 ; 3.912 ;       ;
; SW[0]      ; HEX4[1]     ;       ; 3.972 ; 3.972 ;       ;
; SW[0]      ; HEX4[2]     ;       ; 3.978 ; 3.978 ;       ;
; SW[0]      ; HEX4[3]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[0]      ; HEX4[4]     ; 3.851 ;       ;       ; 3.851 ;
; SW[0]      ; HEX4[5]     ; 3.853 ; 3.853 ; 3.853 ; 3.853 ;
; SW[0]      ; HEX4[6]     ; 3.926 ; 3.926 ; 3.926 ; 3.926 ;
; SW[1]      ; HEX4[0]     ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; SW[1]      ; HEX4[1]     ;       ; 3.940 ; 3.940 ;       ;
; SW[1]      ; HEX4[2]     ; 3.942 ; 3.942 ; 3.942 ; 3.942 ;
; SW[1]      ; HEX4[3]     ; 3.795 ; 3.795 ; 3.795 ; 3.795 ;
; SW[1]      ; HEX4[4]     ;       ; 3.811 ; 3.811 ;       ;
; SW[1]      ; HEX4[5]     ; 3.816 ; 3.816 ; 3.816 ; 3.816 ;
; SW[1]      ; HEX4[6]     ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; SW[2]      ; HEX4[0]     ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; SW[2]      ; HEX4[1]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[2]      ; HEX4[2]     ;       ; 3.837 ; 3.837 ;       ;
; SW[2]      ; HEX4[3]     ; 3.687 ; 3.687 ; 3.687 ; 3.687 ;
; SW[2]      ; HEX4[4]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[2]      ; HEX4[5]     ;       ; 3.710 ; 3.710 ;       ;
; SW[2]      ; HEX4[6]     ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; SW[3]      ; HEX4[0]     ; 3.550 ; 3.550 ; 3.550 ; 3.550 ;
; SW[3]      ; HEX4[1]     ; 3.610 ; 3.610 ; 3.610 ; 3.610 ;
; SW[3]      ; HEX4[2]     ;       ; 3.613 ; 3.613 ;       ;
; SW[3]      ; HEX4[3]     ; 3.465 ; 3.465 ; 3.465 ; 3.465 ;
; SW[3]      ; HEX4[4]     ;       ; 3.483 ; 3.483 ;       ;
; SW[3]      ; HEX4[5]     ;       ; 3.487 ; 3.487 ;       ;
; SW[3]      ; HEX4[6]     ; 3.547 ; 3.547 ; 3.547 ; 3.547 ;
; SW[4]      ; HEX5[0]     ;       ; 3.422 ; 3.422 ;       ;
; SW[4]      ; HEX5[1]     ;       ; 3.392 ; 3.392 ;       ;
; SW[4]      ; HEX5[2]     ;       ; 3.389 ; 3.389 ;       ;
; SW[4]      ; HEX5[3]     ; 3.548 ; 3.548 ; 3.548 ; 3.548 ;
; SW[4]      ; HEX5[4]     ; 3.462 ;       ;       ; 3.462 ;
; SW[4]      ; HEX5[5]     ; 3.516 ; 3.516 ; 3.516 ; 3.516 ;
; SW[4]      ; HEX5[6]     ; 3.544 ; 3.544 ; 3.544 ; 3.544 ;
; SW[5]      ; HEX5[0]     ; 3.578 ; 3.578 ; 3.578 ; 3.578 ;
; SW[5]      ; HEX5[1]     ;       ; 3.560 ; 3.560 ;       ;
; SW[5]      ; HEX5[2]     ; 3.552 ; 3.552 ; 3.552 ; 3.552 ;
; SW[5]      ; HEX5[3]     ; 3.709 ; 3.709 ; 3.709 ; 3.709 ;
; SW[5]      ; HEX5[4]     ;       ; 3.644 ; 3.644 ;       ;
; SW[5]      ; HEX5[5]     ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; SW[5]      ; HEX5[6]     ; 3.714 ; 3.714 ; 3.714 ; 3.714 ;
; SW[6]      ; HEX5[0]     ; 3.267 ; 3.267 ; 3.267 ; 3.267 ;
; SW[6]      ; HEX5[1]     ; 3.238 ; 3.238 ; 3.238 ; 3.238 ;
; SW[6]      ; HEX5[2]     ;       ; 3.235 ; 3.235 ;       ;
; SW[6]      ; HEX5[3]     ; 3.394 ; 3.394 ; 3.394 ; 3.394 ;
; SW[6]      ; HEX5[4]     ; 3.316 ; 3.316 ; 3.316 ; 3.316 ;
; SW[6]      ; HEX5[5]     ;       ; 3.369 ; 3.369 ;       ;
; SW[6]      ; HEX5[6]     ; 3.392 ; 3.392 ; 3.392 ; 3.392 ;
; SW[7]      ; HEX5[0]     ; 3.634 ; 3.634 ; 3.634 ; 3.634 ;
; SW[7]      ; HEX5[1]     ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; SW[7]      ; HEX5[2]     ;       ; 3.605 ; 3.605 ;       ;
; SW[7]      ; HEX5[3]     ; 3.762 ; 3.762 ; 3.762 ; 3.762 ;
; SW[7]      ; HEX5[4]     ;       ; 3.701 ; 3.701 ;       ;
; SW[7]      ; HEX5[5]     ;       ; 3.746 ; 3.746 ;       ;
; SW[7]      ; HEX5[6]     ; 3.767 ; 3.767 ; 3.767 ; 3.767 ;
; SW[8]      ; HEX6[0]     ;       ; 3.559 ; 3.559 ;       ;
; SW[8]      ; HEX6[1]     ;       ; 3.566 ; 3.566 ;       ;
; SW[8]      ; HEX6[2]     ;       ; 3.562 ; 3.562 ;       ;
; SW[8]      ; HEX6[3]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[8]      ; HEX6[4]     ; 3.838 ;       ;       ; 3.838 ;
; SW[8]      ; HEX6[5]     ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; SW[8]      ; HEX6[6]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[9]      ; HEX6[0]     ; 3.499 ; 3.499 ; 3.499 ; 3.499 ;
; SW[9]      ; HEX6[1]     ;       ; 3.503 ; 3.503 ;       ;
; SW[9]      ; HEX6[2]     ; 3.501 ; 3.501 ; 3.501 ; 3.501 ;
; SW[9]      ; HEX6[3]     ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; SW[9]      ; HEX6[4]     ;       ; 3.775 ; 3.775 ;       ;
; SW[9]      ; HEX6[5]     ; 3.756 ; 3.756 ; 3.756 ; 3.756 ;
; SW[9]      ; HEX6[6]     ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; SW[10]     ; HEX6[0]     ; 2.578 ; 2.578 ; 2.578 ; 2.578 ;
; SW[10]     ; HEX6[1]     ; 2.581 ; 2.581 ; 2.581 ; 2.581 ;
; SW[10]     ; HEX6[2]     ;       ; 2.577 ; 2.577 ;       ;
; SW[10]     ; HEX6[3]     ; 2.860 ; 2.860 ; 2.860 ; 2.860 ;
; SW[10]     ; HEX6[4]     ; 2.860 ; 2.860 ; 2.860 ; 2.860 ;
; SW[10]     ; HEX6[5]     ;       ; 2.839 ; 2.839 ;       ;
; SW[10]     ; HEX6[6]     ; 2.845 ; 2.845 ; 2.845 ; 2.845 ;
; SW[11]     ; HEX6[0]     ; 2.696 ; 2.696 ; 2.696 ; 2.696 ;
; SW[11]     ; HEX6[1]     ; 2.700 ; 2.700 ; 2.700 ; 2.700 ;
; SW[11]     ; HEX6[2]     ;       ; 2.695 ; 2.695 ;       ;
; SW[11]     ; HEX6[3]     ; 2.978 ; 2.978 ; 2.978 ; 2.978 ;
; SW[11]     ; HEX6[4]     ;       ; 2.986 ; 2.986 ;       ;
; SW[11]     ; HEX6[5]     ;       ; 2.957 ; 2.957 ;       ;
; SW[11]     ; HEX6[6]     ; 2.967 ; 2.967 ; 2.967 ; 2.967 ;
; SW[12]     ; HEX7[1]     ;       ; 2.515 ; 2.515 ;       ;
; SW[12]     ; HEX7[2]     ;       ; 2.485 ; 2.485 ;       ;
; SW[12]     ; HEX7[3]     ;       ; 2.485 ; 2.485 ;       ;
; SW[12]     ; HEX7[6]     ;       ; 2.521 ; 2.521 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 6.237 ;       ;       ; 6.237 ;
; KEY[1]     ; LEDG[0]     ;       ; 6.038 ; 6.038 ;       ;
; KEY[2]     ; LEDG[0]     ;       ; 5.882 ; 5.882 ;       ;
; KEY[3]     ; LEDG[0]     ;       ; 6.136 ; 6.136 ;       ;
; SW[0]      ; HEX4[0]     ;       ; 3.912 ; 3.912 ;       ;
; SW[0]      ; HEX4[1]     ;       ; 3.972 ; 3.972 ;       ;
; SW[0]      ; HEX4[2]     ;       ; 3.978 ; 3.978 ;       ;
; SW[0]      ; HEX4[3]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[0]      ; HEX4[4]     ; 3.851 ;       ;       ; 3.851 ;
; SW[0]      ; HEX4[5]     ; 3.853 ; 3.853 ; 3.853 ; 3.853 ;
; SW[0]      ; HEX4[6]     ; 3.926 ; 3.926 ; 3.926 ; 3.926 ;
; SW[1]      ; HEX4[0]     ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; SW[1]      ; HEX4[1]     ;       ; 3.940 ; 3.940 ;       ;
; SW[1]      ; HEX4[2]     ; 3.942 ; 3.942 ; 3.942 ; 3.942 ;
; SW[1]      ; HEX4[3]     ; 3.795 ; 3.795 ; 3.795 ; 3.795 ;
; SW[1]      ; HEX4[4]     ;       ; 3.811 ; 3.811 ;       ;
; SW[1]      ; HEX4[5]     ; 3.816 ; 3.816 ; 3.816 ; 3.816 ;
; SW[1]      ; HEX4[6]     ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; SW[2]      ; HEX4[0]     ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; SW[2]      ; HEX4[1]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[2]      ; HEX4[2]     ;       ; 3.837 ; 3.837 ;       ;
; SW[2]      ; HEX4[3]     ; 3.687 ; 3.687 ; 3.687 ; 3.687 ;
; SW[2]      ; HEX4[4]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[2]      ; HEX4[5]     ;       ; 3.710 ; 3.710 ;       ;
; SW[2]      ; HEX4[6]     ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; SW[3]      ; HEX4[0]     ; 3.550 ; 3.550 ; 3.550 ; 3.550 ;
; SW[3]      ; HEX4[1]     ; 3.610 ; 3.610 ; 3.610 ; 3.610 ;
; SW[3]      ; HEX4[2]     ;       ; 3.613 ; 3.613 ;       ;
; SW[3]      ; HEX4[3]     ; 3.465 ; 3.465 ; 3.465 ; 3.465 ;
; SW[3]      ; HEX4[4]     ;       ; 3.483 ; 3.483 ;       ;
; SW[3]      ; HEX4[5]     ;       ; 3.487 ; 3.487 ;       ;
; SW[3]      ; HEX4[6]     ; 3.547 ; 3.547 ; 3.547 ; 3.547 ;
; SW[4]      ; HEX5[0]     ;       ; 3.422 ; 3.422 ;       ;
; SW[4]      ; HEX5[1]     ;       ; 3.392 ; 3.392 ;       ;
; SW[4]      ; HEX5[2]     ;       ; 3.389 ; 3.389 ;       ;
; SW[4]      ; HEX5[3]     ; 3.548 ; 3.548 ; 3.548 ; 3.548 ;
; SW[4]      ; HEX5[4]     ; 3.462 ;       ;       ; 3.462 ;
; SW[4]      ; HEX5[5]     ; 3.516 ; 3.516 ; 3.516 ; 3.516 ;
; SW[4]      ; HEX5[6]     ; 3.544 ; 3.544 ; 3.544 ; 3.544 ;
; SW[5]      ; HEX5[0]     ; 3.578 ; 3.578 ; 3.578 ; 3.578 ;
; SW[5]      ; HEX5[1]     ;       ; 3.560 ; 3.560 ;       ;
; SW[5]      ; HEX5[2]     ; 3.552 ; 3.552 ; 3.552 ; 3.552 ;
; SW[5]      ; HEX5[3]     ; 3.709 ; 3.709 ; 3.709 ; 3.709 ;
; SW[5]      ; HEX5[4]     ;       ; 3.644 ; 3.644 ;       ;
; SW[5]      ; HEX5[5]     ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; SW[5]      ; HEX5[6]     ; 3.714 ; 3.714 ; 3.714 ; 3.714 ;
; SW[6]      ; HEX5[0]     ; 3.267 ; 3.267 ; 3.267 ; 3.267 ;
; SW[6]      ; HEX5[1]     ; 3.238 ; 3.238 ; 3.238 ; 3.238 ;
; SW[6]      ; HEX5[2]     ;       ; 3.235 ; 3.235 ;       ;
; SW[6]      ; HEX5[3]     ; 3.394 ; 3.394 ; 3.394 ; 3.394 ;
; SW[6]      ; HEX5[4]     ; 3.316 ; 3.316 ; 3.316 ; 3.316 ;
; SW[6]      ; HEX5[5]     ;       ; 3.369 ; 3.369 ;       ;
; SW[6]      ; HEX5[6]     ; 3.392 ; 3.392 ; 3.392 ; 3.392 ;
; SW[7]      ; HEX5[0]     ; 3.634 ; 3.634 ; 3.634 ; 3.634 ;
; SW[7]      ; HEX5[1]     ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; SW[7]      ; HEX5[2]     ;       ; 3.605 ; 3.605 ;       ;
; SW[7]      ; HEX5[3]     ; 3.762 ; 3.762 ; 3.762 ; 3.762 ;
; SW[7]      ; HEX5[4]     ;       ; 3.701 ; 3.701 ;       ;
; SW[7]      ; HEX5[5]     ;       ; 3.746 ; 3.746 ;       ;
; SW[7]      ; HEX5[6]     ; 3.767 ; 3.767 ; 3.767 ; 3.767 ;
; SW[8]      ; HEX6[0]     ;       ; 3.559 ; 3.559 ;       ;
; SW[8]      ; HEX6[1]     ;       ; 3.566 ; 3.566 ;       ;
; SW[8]      ; HEX6[2]     ;       ; 3.562 ; 3.562 ;       ;
; SW[8]      ; HEX6[3]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[8]      ; HEX6[4]     ; 3.838 ;       ;       ; 3.838 ;
; SW[8]      ; HEX6[5]     ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; SW[8]      ; HEX6[6]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[9]      ; HEX6[0]     ; 3.499 ; 3.499 ; 3.499 ; 3.499 ;
; SW[9]      ; HEX6[1]     ;       ; 3.503 ; 3.503 ;       ;
; SW[9]      ; HEX6[2]     ; 3.501 ; 3.501 ; 3.501 ; 3.501 ;
; SW[9]      ; HEX6[3]     ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; SW[9]      ; HEX6[4]     ;       ; 3.775 ; 3.775 ;       ;
; SW[9]      ; HEX6[5]     ; 3.756 ; 3.756 ; 3.756 ; 3.756 ;
; SW[9]      ; HEX6[6]     ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; SW[10]     ; HEX6[0]     ; 2.578 ; 2.578 ; 2.578 ; 2.578 ;
; SW[10]     ; HEX6[1]     ; 2.581 ; 2.581 ; 2.581 ; 2.581 ;
; SW[10]     ; HEX6[2]     ;       ; 2.577 ; 2.577 ;       ;
; SW[10]     ; HEX6[3]     ; 2.860 ; 2.860 ; 2.860 ; 2.860 ;
; SW[10]     ; HEX6[4]     ; 2.860 ; 2.860 ; 2.860 ; 2.860 ;
; SW[10]     ; HEX6[5]     ;       ; 2.839 ; 2.839 ;       ;
; SW[10]     ; HEX6[6]     ; 2.845 ; 2.845 ; 2.845 ; 2.845 ;
; SW[11]     ; HEX6[0]     ; 2.696 ; 2.696 ; 2.696 ; 2.696 ;
; SW[11]     ; HEX6[1]     ; 2.700 ; 2.700 ; 2.700 ; 2.700 ;
; SW[11]     ; HEX6[2]     ;       ; 2.695 ; 2.695 ;       ;
; SW[11]     ; HEX6[3]     ; 2.978 ; 2.978 ; 2.978 ; 2.978 ;
; SW[11]     ; HEX6[4]     ;       ; 2.986 ; 2.986 ;       ;
; SW[11]     ; HEX6[5]     ;       ; 2.957 ; 2.957 ;       ;
; SW[11]     ; HEX6[6]     ; 2.967 ; 2.967 ; 2.967 ; 2.967 ;
; SW[12]     ; HEX7[1]     ;       ; 2.515 ; 2.515 ;       ;
; SW[12]     ; HEX7[2]     ;       ; 2.485 ; 2.485 ;       ;
; SW[12]     ; HEX7[3]     ;       ; 2.485 ; 2.485 ;       ;
; SW[12]     ; HEX7[6]     ;       ; 2.521 ; 2.521 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.914  ; 2.321 ; N/A      ; N/A     ; -2.000              ;
;  SW[17]          ; -1.914  ; 2.321 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -15.312 ; 0.0   ; 0.0      ; 0.0     ; -89.222             ;
;  SW[17]          ; -15.312 ; 0.000 ; N/A      ; N/A     ; -89.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; SW[17]     ; 4.498  ; 4.498  ; Rise       ; SW[17]          ;
;  KEY[0]   ; SW[17]     ; 4.498  ; 4.498  ; Rise       ; SW[17]          ;
; SW[*]     ; SW[17]     ; 1.080  ; 1.080  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; -0.122 ; -0.122 ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; -0.093 ; -0.093 ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; 0.673  ; 0.673  ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; -0.012 ; -0.012 ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; -0.212 ; -0.212 ; Rise       ; SW[17]          ;
;  SW[5]    ; SW[17]     ; 0.072  ; 0.072  ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; -0.218 ; -0.218 ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.112  ; 0.112  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 1.080  ; 1.080  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.043  ; 0.043  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -0.209 ; -0.209 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; -0.196 ; -0.196 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.190 ; -0.190 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; SW[17]     ; -2.524 ; -2.524 ; Rise       ; SW[17]          ;
;  KEY[0]   ; SW[17]     ; -2.524 ; -2.524 ; Rise       ; SW[17]          ;
; SW[*]     ; SW[17]     ; 0.582  ; 0.582  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 0.391  ; 0.391  ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 0.362  ; 0.362  ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; -0.120 ; -0.120 ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; 0.281  ; 0.281  ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; 0.582  ; 0.582  ; Rise       ; SW[17]          ;
;  SW[5]    ; SW[17]     ; 0.197  ; 0.197  ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; 0.499  ; 0.499  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.157  ; 0.157  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; -0.358 ; -0.358 ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.226  ; 0.226  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 0.514  ; 0.514  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.500  ; 0.500  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 0.468  ; 0.468  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 11.897 ; 11.897 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 11.897 ; 11.897 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 11.870 ; 11.870 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 11.869 ; 11.869 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 11.649 ; 11.649 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 11.644 ; 11.644 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 11.636 ; 11.636 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 11.636 ; 11.636 ; Rise       ; SW[17]          ;
; HEX1[*]   ; SW[17]     ; 13.719 ; 13.719 ; Rise       ; SW[17]          ;
;  HEX1[0]  ; SW[17]     ; 13.618 ; 13.618 ; Rise       ; SW[17]          ;
;  HEX1[1]  ; SW[17]     ; 13.719 ; 13.719 ; Rise       ; SW[17]          ;
;  HEX1[2]  ; SW[17]     ; 13.304 ; 13.304 ; Rise       ; SW[17]          ;
;  HEX1[3]  ; SW[17]     ; 13.269 ; 13.269 ; Rise       ; SW[17]          ;
;  HEX1[4]  ; SW[17]     ; 13.332 ; 13.332 ; Rise       ; SW[17]          ;
;  HEX1[5]  ; SW[17]     ; 13.549 ; 13.549 ; Rise       ; SW[17]          ;
;  HEX1[6]  ; SW[17]     ; 13.581 ; 13.581 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 6.301 ; 6.301 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 6.434 ; 6.434 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 6.405 ; 6.405 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 6.408 ; 6.408 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 6.309 ; 6.309 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 6.307 ; 6.307 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 6.304 ; 6.304 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 6.301 ; 6.301 ; Rise       ; SW[17]          ;
; HEX1[*]   ; SW[17]     ; 6.777 ; 6.777 ; Rise       ; SW[17]          ;
;  HEX1[0]  ; SW[17]     ; 6.974 ; 6.974 ; Rise       ; SW[17]          ;
;  HEX1[1]  ; SW[17]     ; 7.027 ; 7.027 ; Rise       ; SW[17]          ;
;  HEX1[2]  ; SW[17]     ; 6.804 ; 6.804 ; Rise       ; SW[17]          ;
;  HEX1[3]  ; SW[17]     ; 6.777 ; 6.777 ; Rise       ; SW[17]          ;
;  HEX1[4]  ; SW[17]     ; 6.822 ; 6.822 ; Rise       ; SW[17]          ;
;  HEX1[5]  ; SW[17]     ; 6.913 ; 6.913 ; Rise       ; SW[17]          ;
;  HEX1[6]  ; SW[17]     ; 6.934 ; 6.934 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ; 11.301 ;        ;        ; 11.301 ;
; KEY[1]     ; LEDG[0]     ;        ; 10.918 ; 10.918 ;        ;
; KEY[2]     ; LEDG[0]     ;        ; 10.571 ; 10.571 ;        ;
; KEY[3]     ; LEDG[0]     ;        ; 11.114 ; 11.114 ;        ;
; SW[0]      ; HEX4[0]     ;        ; 7.569  ; 7.569  ;        ;
; SW[0]      ; HEX4[1]     ;        ; 7.694  ; 7.694  ;        ;
; SW[0]      ; HEX4[2]     ;        ; 7.703  ; 7.703  ;        ;
; SW[0]      ; HEX4[3]     ; 7.405  ; 7.405  ; 7.405  ; 7.405  ;
; SW[0]      ; HEX4[4]     ; 7.413  ;        ;        ; 7.413  ;
; SW[0]      ; HEX4[5]     ; 7.423  ; 7.423  ; 7.423  ; 7.423  ;
; SW[0]      ; HEX4[6]     ; 7.583  ; 7.583  ; 7.583  ; 7.583  ;
; SW[1]      ; HEX4[0]     ; 7.509  ; 7.509  ; 7.509  ; 7.509  ;
; SW[1]      ; HEX4[1]     ;        ; 7.633  ; 7.633  ;        ;
; SW[1]      ; HEX4[2]     ; 7.640  ; 7.640  ; 7.640  ; 7.640  ;
; SW[1]      ; HEX4[3]     ; 7.337  ; 7.337  ; 7.337  ; 7.337  ;
; SW[1]      ; HEX4[4]     ;        ; 7.343  ; 7.343  ;        ;
; SW[1]      ; HEX4[5]     ; 7.359  ; 7.359  ; 7.359  ; 7.359  ;
; SW[1]      ; HEX4[6]     ; 7.509  ; 7.509  ; 7.509  ; 7.509  ;
; SW[2]      ; HEX4[0]     ; 7.267  ; 7.267  ; 7.267  ; 7.267  ;
; SW[2]      ; HEX4[1]     ; 7.391  ; 7.391  ; 7.391  ; 7.391  ;
; SW[2]      ; HEX4[2]     ;        ; 7.398  ; 7.398  ;        ;
; SW[2]      ; HEX4[3]     ; 7.095  ; 7.095  ; 7.095  ; 7.095  ;
; SW[2]      ; HEX4[4]     ; 7.101  ; 7.101  ; 7.101  ; 7.101  ;
; SW[2]      ; HEX4[5]     ;        ; 7.117  ; 7.117  ;        ;
; SW[2]      ; HEX4[6]     ; 7.261  ; 7.261  ; 7.261  ; 7.261  ;
; SW[3]      ; HEX4[0]     ; 6.804  ; 6.804  ; 6.804  ; 6.804  ;
; SW[3]      ; HEX4[1]     ; 6.924  ; 6.924  ; 6.924  ; 6.924  ;
; SW[3]      ; HEX4[2]     ;        ; 6.932  ; 6.932  ;        ;
; SW[3]      ; HEX4[3]     ; 6.629  ; 6.629  ; 6.629  ; 6.629  ;
; SW[3]      ; HEX4[4]     ;        ; 6.636  ; 6.636  ;        ;
; SW[3]      ; HEX4[5]     ;        ; 6.652  ; 6.652  ;        ;
; SW[3]      ; HEX4[6]     ; 6.795  ; 6.795  ; 6.795  ; 6.795  ;
; SW[4]      ; HEX5[0]     ;        ; 6.498  ; 6.498  ;        ;
; SW[4]      ; HEX5[1]     ;        ; 6.476  ; 6.476  ;        ;
; SW[4]      ; HEX5[2]     ;        ; 6.434  ; 6.434  ;        ;
; SW[4]      ; HEX5[3]     ; 6.790  ; 6.790  ; 6.790  ; 6.790  ;
; SW[4]      ; HEX5[4]     ; 6.634  ;        ;        ; 6.634  ;
; SW[4]      ; HEX5[5]     ; 6.758  ; 6.758  ; 6.758  ; 6.758  ;
; SW[4]      ; HEX5[6]     ; 6.784  ; 6.784  ; 6.784  ; 6.784  ;
; SW[5]      ; HEX5[0]     ; 6.829  ; 6.829  ; 6.829  ; 6.829  ;
; SW[5]      ; HEX5[1]     ;        ; 6.817  ; 6.817  ;        ;
; SW[5]      ; HEX5[2]     ; 6.804  ; 6.804  ; 6.804  ; 6.804  ;
; SW[5]      ; HEX5[3]     ; 7.127  ; 7.127  ; 7.127  ; 7.127  ;
; SW[5]      ; HEX5[4]     ;        ; 6.987  ; 6.987  ;        ;
; SW[5]      ; HEX5[5]     ; 7.111  ; 7.111  ; 7.111  ; 7.111  ;
; SW[5]      ; HEX5[6]     ; 7.130  ; 7.130  ; 7.130  ; 7.130  ;
; SW[6]      ; HEX5[0]     ; 6.239  ; 6.239  ; 6.239  ; 6.239  ;
; SW[6]      ; HEX5[1]     ; 6.215  ; 6.215  ; 6.215  ; 6.215  ;
; SW[6]      ; HEX5[2]     ;        ; 6.203  ; 6.203  ;        ;
; SW[6]      ; HEX5[3]     ; 6.532  ; 6.532  ; 6.532  ; 6.532  ;
; SW[6]      ; HEX5[4]     ; 6.380  ; 6.380  ; 6.380  ; 6.380  ;
; SW[6]      ; HEX5[5]     ;        ; 6.503  ; 6.503  ;        ;
; SW[6]      ; HEX5[6]     ; 6.526  ; 6.526  ; 6.526  ; 6.526  ;
; SW[7]      ; HEX5[0]     ; 6.934  ; 6.934  ; 6.934  ; 6.934  ;
; SW[7]      ; HEX5[1]     ; 6.915  ; 6.915  ; 6.915  ; 6.915  ;
; SW[7]      ; HEX5[2]     ;        ; 6.903  ; 6.903  ;        ;
; SW[7]      ; HEX5[3]     ; 7.225  ; 7.225  ; 7.225  ; 7.225  ;
; SW[7]      ; HEX5[4]     ;        ; 7.085  ; 7.085  ;        ;
; SW[7]      ; HEX5[5]     ;        ; 7.208  ; 7.208  ;        ;
; SW[7]      ; HEX5[6]     ; 7.227  ; 7.227  ; 7.227  ; 7.227  ;
; SW[8]      ; HEX6[0]     ;        ; 6.835  ; 6.835  ;        ;
; SW[8]      ; HEX6[1]     ;        ; 6.846  ; 6.846  ;        ;
; SW[8]      ; HEX6[2]     ;        ; 6.838  ; 6.838  ;        ;
; SW[8]      ; HEX6[3]     ; 7.374  ; 7.374  ; 7.374  ; 7.374  ;
; SW[8]      ; HEX6[4]     ; 7.377  ;        ;        ; 7.377  ;
; SW[8]      ; HEX6[5]     ; 7.356  ; 7.356  ; 7.356  ; 7.356  ;
; SW[8]      ; HEX6[6]     ; 7.378  ; 7.378  ; 7.378  ; 7.378  ;
; SW[9]      ; HEX6[0]     ; 6.714  ; 6.714  ; 6.714  ; 6.714  ;
; SW[9]      ; HEX6[1]     ;        ; 6.726  ; 6.726  ;        ;
; SW[9]      ; HEX6[2]     ; 6.718  ; 6.718  ; 6.718  ; 6.718  ;
; SW[9]      ; HEX6[3]     ; 7.254  ; 7.254  ; 7.254  ; 7.254  ;
; SW[9]      ; HEX6[4]     ;        ; 7.257  ; 7.257  ;        ;
; SW[9]      ; HEX6[5]     ; 7.236  ; 7.236  ; 7.236  ; 7.236  ;
; SW[9]      ; HEX6[6]     ; 7.258  ; 7.258  ; 7.258  ; 7.258  ;
; SW[10]     ; HEX6[0]     ; 4.937  ; 4.937  ; 4.937  ; 4.937  ;
; SW[10]     ; HEX6[1]     ; 4.948  ; 4.948  ; 4.948  ; 4.948  ;
; SW[10]     ; HEX6[2]     ;        ; 4.936  ; 4.936  ;        ;
; SW[10]     ; HEX6[3]     ; 5.486  ; 5.486  ; 5.486  ; 5.486  ;
; SW[10]     ; HEX6[4]     ; 5.489  ; 5.489  ; 5.489  ; 5.489  ;
; SW[10]     ; HEX6[5]     ;        ; 5.461  ; 5.461  ;        ;
; SW[10]     ; HEX6[6]     ; 5.475  ; 5.475  ; 5.475  ; 5.475  ;
; SW[11]     ; HEX6[0]     ; 5.209  ; 5.209  ; 5.209  ; 5.209  ;
; SW[11]     ; HEX6[1]     ; 5.221  ; 5.221  ; 5.221  ; 5.221  ;
; SW[11]     ; HEX6[2]     ;        ; 5.208  ; 5.208  ;        ;
; SW[11]     ; HEX6[3]     ; 5.756  ; 5.756  ; 5.756  ; 5.756  ;
; SW[11]     ; HEX6[4]     ;        ; 5.759  ; 5.759  ;        ;
; SW[11]     ; HEX6[5]     ;        ; 5.734  ; 5.734  ;        ;
; SW[11]     ; HEX6[6]     ; 5.748  ; 5.748  ; 5.748  ; 5.748  ;
; SW[12]     ; HEX7[1]     ;        ; 4.659  ; 4.659  ;        ;
; SW[12]     ; HEX7[2]     ;        ; 4.629  ; 4.629  ;        ;
; SW[12]     ; HEX7[3]     ;        ; 4.629  ; 4.629  ;        ;
; SW[12]     ; HEX7[6]     ;        ; 4.667  ; 4.667  ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 6.237 ;       ;       ; 6.237 ;
; KEY[1]     ; LEDG[0]     ;       ; 6.038 ; 6.038 ;       ;
; KEY[2]     ; LEDG[0]     ;       ; 5.882 ; 5.882 ;       ;
; KEY[3]     ; LEDG[0]     ;       ; 6.136 ; 6.136 ;       ;
; SW[0]      ; HEX4[0]     ;       ; 3.912 ; 3.912 ;       ;
; SW[0]      ; HEX4[1]     ;       ; 3.972 ; 3.972 ;       ;
; SW[0]      ; HEX4[2]     ;       ; 3.978 ; 3.978 ;       ;
; SW[0]      ; HEX4[3]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[0]      ; HEX4[4]     ; 3.851 ;       ;       ; 3.851 ;
; SW[0]      ; HEX4[5]     ; 3.853 ; 3.853 ; 3.853 ; 3.853 ;
; SW[0]      ; HEX4[6]     ; 3.926 ; 3.926 ; 3.926 ; 3.926 ;
; SW[1]      ; HEX4[0]     ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; SW[1]      ; HEX4[1]     ;       ; 3.940 ; 3.940 ;       ;
; SW[1]      ; HEX4[2]     ; 3.942 ; 3.942 ; 3.942 ; 3.942 ;
; SW[1]      ; HEX4[3]     ; 3.795 ; 3.795 ; 3.795 ; 3.795 ;
; SW[1]      ; HEX4[4]     ;       ; 3.811 ; 3.811 ;       ;
; SW[1]      ; HEX4[5]     ; 3.816 ; 3.816 ; 3.816 ; 3.816 ;
; SW[1]      ; HEX4[6]     ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; SW[2]      ; HEX4[0]     ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; SW[2]      ; HEX4[1]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[2]      ; HEX4[2]     ;       ; 3.837 ; 3.837 ;       ;
; SW[2]      ; HEX4[3]     ; 3.687 ; 3.687 ; 3.687 ; 3.687 ;
; SW[2]      ; HEX4[4]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[2]      ; HEX4[5]     ;       ; 3.710 ; 3.710 ;       ;
; SW[2]      ; HEX4[6]     ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; SW[3]      ; HEX4[0]     ; 3.550 ; 3.550 ; 3.550 ; 3.550 ;
; SW[3]      ; HEX4[1]     ; 3.610 ; 3.610 ; 3.610 ; 3.610 ;
; SW[3]      ; HEX4[2]     ;       ; 3.613 ; 3.613 ;       ;
; SW[3]      ; HEX4[3]     ; 3.465 ; 3.465 ; 3.465 ; 3.465 ;
; SW[3]      ; HEX4[4]     ;       ; 3.483 ; 3.483 ;       ;
; SW[3]      ; HEX4[5]     ;       ; 3.487 ; 3.487 ;       ;
; SW[3]      ; HEX4[6]     ; 3.547 ; 3.547 ; 3.547 ; 3.547 ;
; SW[4]      ; HEX5[0]     ;       ; 3.422 ; 3.422 ;       ;
; SW[4]      ; HEX5[1]     ;       ; 3.392 ; 3.392 ;       ;
; SW[4]      ; HEX5[2]     ;       ; 3.389 ; 3.389 ;       ;
; SW[4]      ; HEX5[3]     ; 3.548 ; 3.548 ; 3.548 ; 3.548 ;
; SW[4]      ; HEX5[4]     ; 3.462 ;       ;       ; 3.462 ;
; SW[4]      ; HEX5[5]     ; 3.516 ; 3.516 ; 3.516 ; 3.516 ;
; SW[4]      ; HEX5[6]     ; 3.544 ; 3.544 ; 3.544 ; 3.544 ;
; SW[5]      ; HEX5[0]     ; 3.578 ; 3.578 ; 3.578 ; 3.578 ;
; SW[5]      ; HEX5[1]     ;       ; 3.560 ; 3.560 ;       ;
; SW[5]      ; HEX5[2]     ; 3.552 ; 3.552 ; 3.552 ; 3.552 ;
; SW[5]      ; HEX5[3]     ; 3.709 ; 3.709 ; 3.709 ; 3.709 ;
; SW[5]      ; HEX5[4]     ;       ; 3.644 ; 3.644 ;       ;
; SW[5]      ; HEX5[5]     ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; SW[5]      ; HEX5[6]     ; 3.714 ; 3.714 ; 3.714 ; 3.714 ;
; SW[6]      ; HEX5[0]     ; 3.267 ; 3.267 ; 3.267 ; 3.267 ;
; SW[6]      ; HEX5[1]     ; 3.238 ; 3.238 ; 3.238 ; 3.238 ;
; SW[6]      ; HEX5[2]     ;       ; 3.235 ; 3.235 ;       ;
; SW[6]      ; HEX5[3]     ; 3.394 ; 3.394 ; 3.394 ; 3.394 ;
; SW[6]      ; HEX5[4]     ; 3.316 ; 3.316 ; 3.316 ; 3.316 ;
; SW[6]      ; HEX5[5]     ;       ; 3.369 ; 3.369 ;       ;
; SW[6]      ; HEX5[6]     ; 3.392 ; 3.392 ; 3.392 ; 3.392 ;
; SW[7]      ; HEX5[0]     ; 3.634 ; 3.634 ; 3.634 ; 3.634 ;
; SW[7]      ; HEX5[1]     ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; SW[7]      ; HEX5[2]     ;       ; 3.605 ; 3.605 ;       ;
; SW[7]      ; HEX5[3]     ; 3.762 ; 3.762 ; 3.762 ; 3.762 ;
; SW[7]      ; HEX5[4]     ;       ; 3.701 ; 3.701 ;       ;
; SW[7]      ; HEX5[5]     ;       ; 3.746 ; 3.746 ;       ;
; SW[7]      ; HEX5[6]     ; 3.767 ; 3.767 ; 3.767 ; 3.767 ;
; SW[8]      ; HEX6[0]     ;       ; 3.559 ; 3.559 ;       ;
; SW[8]      ; HEX6[1]     ;       ; 3.566 ; 3.566 ;       ;
; SW[8]      ; HEX6[2]     ;       ; 3.562 ; 3.562 ;       ;
; SW[8]      ; HEX6[3]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[8]      ; HEX6[4]     ; 3.838 ;       ;       ; 3.838 ;
; SW[8]      ; HEX6[5]     ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; SW[8]      ; HEX6[6]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[9]      ; HEX6[0]     ; 3.499 ; 3.499 ; 3.499 ; 3.499 ;
; SW[9]      ; HEX6[1]     ;       ; 3.503 ; 3.503 ;       ;
; SW[9]      ; HEX6[2]     ; 3.501 ; 3.501 ; 3.501 ; 3.501 ;
; SW[9]      ; HEX6[3]     ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; SW[9]      ; HEX6[4]     ;       ; 3.775 ; 3.775 ;       ;
; SW[9]      ; HEX6[5]     ; 3.756 ; 3.756 ; 3.756 ; 3.756 ;
; SW[9]      ; HEX6[6]     ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; SW[10]     ; HEX6[0]     ; 2.578 ; 2.578 ; 2.578 ; 2.578 ;
; SW[10]     ; HEX6[1]     ; 2.581 ; 2.581 ; 2.581 ; 2.581 ;
; SW[10]     ; HEX6[2]     ;       ; 2.577 ; 2.577 ;       ;
; SW[10]     ; HEX6[3]     ; 2.860 ; 2.860 ; 2.860 ; 2.860 ;
; SW[10]     ; HEX6[4]     ; 2.860 ; 2.860 ; 2.860 ; 2.860 ;
; SW[10]     ; HEX6[5]     ;       ; 2.839 ; 2.839 ;       ;
; SW[10]     ; HEX6[6]     ; 2.845 ; 2.845 ; 2.845 ; 2.845 ;
; SW[11]     ; HEX6[0]     ; 2.696 ; 2.696 ; 2.696 ; 2.696 ;
; SW[11]     ; HEX6[1]     ; 2.700 ; 2.700 ; 2.700 ; 2.700 ;
; SW[11]     ; HEX6[2]     ;       ; 2.695 ; 2.695 ;       ;
; SW[11]     ; HEX6[3]     ; 2.978 ; 2.978 ; 2.978 ; 2.978 ;
; SW[11]     ; HEX6[4]     ;       ; 2.986 ; 2.986 ;       ;
; SW[11]     ; HEX6[5]     ;       ; 2.957 ; 2.957 ;       ;
; SW[11]     ; HEX6[6]     ; 2.967 ; 2.967 ; 2.967 ; 2.967 ;
; SW[12]     ; HEX7[1]     ;       ; 2.515 ; 2.515 ;       ;
; SW[12]     ; HEX7[2]     ;       ; 2.485 ; 2.485 ;       ;
; SW[12]     ; HEX7[3]     ;       ; 2.485 ; 2.485 ;       ;
; SW[12]     ; HEX7[6]     ;       ; 2.521 ; 2.521 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[17]     ; SW[17]   ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[17]     ; SW[17]   ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 40    ; 40   ;
; Unconstrained Output Port Paths ; 176   ; 176  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Sep 02 08:51:40 2022
Info: Command: quartus_sta pratica1 -c pratica1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[17] SW[17]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.914       -15.312 SW[17] 
Info (332146): Worst-case hold slack is 2.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.645         0.000 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000       -89.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -11.680 SW[17] 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000       -89.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4539 megabytes
    Info: Processing ended: Fri Sep 02 08:51:43 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


