[
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"generated/chisel_book"
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~SearchVec|SearchVec>io_out_v",
    "sources":[
      "~SearchVec|SearchVec>io_vec_0",
      "~SearchVec|SearchVec>io_vec_1",
      "~SearchVec|SearchVec>io_vec_2",
      "~SearchVec|SearchVec>io_vec_3",
      "~SearchVec|SearchVec>io_vec_4",
      "~SearchVec|SearchVec>io_vec_5",
      "~SearchVec|SearchVec>io_vec_6",
      "~SearchVec|SearchVec>io_vec_7",
      "~SearchVec|SearchVec>io_vec_8",
      "~SearchVec|SearchVec>io_vec_9"
    ]
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~SearchVec|SearchVec>io_out_idx",
    "sources":[
      "~SearchVec|SearchVec>io_vec_0",
      "~SearchVec|SearchVec>io_vec_1",
      "~SearchVec|SearchVec>io_vec_2",
      "~SearchVec|SearchVec>io_vec_3",
      "~SearchVec|SearchVec>io_vec_4",
      "~SearchVec|SearchVec>io_vec_5",
      "~SearchVec|SearchVec>io_vec_6",
      "~SearchVec|SearchVec>io_vec_7",
      "~SearchVec|SearchVec>io_vec_8",
      "~SearchVec|SearchVec>io_vec_9"
    ]
  }
]