这是利用verilog课程中的要求，用D触发器写一个8*8的双口ram，然后实现fifo。