<!DOCTYPE html>
<html lang="ja">
  <head>

<meta charset="utf-8">
<meta name="viewport" content="width=device-width,initial-scale=1">
  <meta name="robots" content="noindex">
<title>Intel Architecture Day 2020 個人的まとめ　―― XeHP は 1-Tile 512EU、XeLPアーキテクチャ詳細 | Coelacanth&#39;s Dream</title>

<link rel="canonical" href="https://www.coelacanth-dream.com/posts/2020/08/14/intel-architecture-day-2020/">

<link rel="icon" type="image/png" sizes="128x128" href="https://www.coelacanth-dream.com/icon.png">

<link rel="alternate" type="application/rss+xml" href="https://www.coelacanth-dream.com/posts/index.xml">
<link rel="alternate" type="application/rss+xml" href="https://www.coelacanth-dream.com/lastmod/index.xml">

<meta property="og:site_name" content="Coelacanth&#39;s Dream">
<meta property="og:type" content="article">
<meta property="og:title" content="Intel Architecture Day 2020 個人的まとめ　―― XeHP は 1-Tile 512EU、XeLPアーキテクチャ詳細 | Coelacanth&#39;s Dream">
<meta name="twitter:card" content="summary">
<meta name="description" content="Intel は 2020/08/13 にバーチャルイベント「Architecture Day 2020」開催、次世代 CPU/GPU のアーキテクチャ詳細、次々世代 CPU/GPU の概要を発表した。 記事タイトルにある通り個人的なま">
  <meta property="og:description" content="Intel は 2020/08/13 にバーチャルイベント「Architecture Day 2020」開催、次世代 CPU/GPU のアーキテクチャ詳細、次々世代 CPU/GPU の概要を発表した。 記事タイトルにある通り個人的なま"><meta property="og:image" content="https://www.coelacanth-dream.com/icon.png"><meta property="og:locale" content="ja_JP">
<meta name="author" content="Umio Yasuno">
<meta name="copyright" content="&copy; 2019 - 2022 Umio-Yasuno">
<meta name="keywords" content="Coelacanth&#39;s Dream, , SG1, DG1, Alder_Lake, Tiger_Lake, Gen12, Xe-HP">
    <link rel="preload" href="https://www.coelacanth-dream.com/css/ds.min.css" as="style"><link rel="preload" href="https://www.coelacanth-dream.com/css/page.min.css" as="style"><style>
  html{background:#034759 fixed no-repeat;font-size:.95rem}body{display:grid;grid-template:var(--body-grid,repeat(4,auto) 2rem/auto .5rem .25rem);gap:1rem 0;scrollbar-width:thin;scrollbar-color:rgba(5,110,138,.9)#0000}.site-title{grid-row:1/2;grid-column:1/-3;margin:.5rem 0 0;font:2rem/1 monospace;word-spacing:100vw;text-align:right;isolation:isolate;text-shadow:.1em -.1em .8em #f1f4f3}.site-title-link{color:#b7c8c4;text-decoration:none;padding:0}.site-title-link:hover{color:#dae3e0}.lain-e{display:inline-block;font:700 .7em/.7 monospace;transform:rotate(-32deg);padding:0 .3ch .3ex;margin:0 -.1em 0 0;background-color:#0005;border-radius:50%}.text{display:grid;grid-row:var(--text-row,2/3);grid-column:var(--text-column,1/-2);color:#fffefe;line-height:1.6;grid-template:auto/.5% .5% auto 1%;gap:.8rem 0;overflow:hidden;overflow-wrap:anywhere;word-break:break-word}footer{display:var(--f-disp,grid);grid-row:3/4;grid-column:1/-1;contain:content}.side,.slide{position:fixed;contain:content}.side{display:var(--side-disp,none)}.slide{display:grid;visibility:var(--slide-vis,hidden)}a{color:#b7ffff;text-decoration:none;margin:0;padding:0 .2rem}hr{background-color:#17736b;padding:0;border-width:0;width:99%;height:1px}::-webkit-scrollbar{width:.2rem;height:.2rem;background-color:#0000}::-webkit-scrollbar-thumb{background-color:rgba(5,110,138,.9)}::-webkit-scrollbar-corner,::-webkit-scrollbar-resizer{display:none}.crt{background:radial-gradient(#eee1 4%,#0000 95%,#111 98%)50%/contain fixed no-repeat,linear-gradient(to bottom,#0000 55%,#0003 55%)50%/100% .5rem fixed repeat-y,linear-gradient(to right,#f002 33.4%,#0802 33.4%,#0802 66.8%,#00f2 66.8%)50%/.25rem 100% fixed repeat-x;opacity:.3;width:100%;height:100%;position:fixed;inset:0;z-index:2;pointer-events:none;isolation:isolate;contain:strict}.sb{display:inline-block;font:.8rem/1.2 sans-serif;margin:auto 0;padding:.12rem .5rem .24rem;max-width:max-content;text-align:center;cursor:pointer;color:#eff;border:1px solid var(--sb-brdr,#046a85);text-decoration:none;background-image:linear-gradient(to bottom,#04576d 0%,#034f63 100%);contain:content}.sb:active{--sb-brdr:#04576d}.sb::before{content:attr(data-btn-txt)}.rss::before{content:"RSS: " attr(data-rss-name)}.rss-block{display:flex;gap:.2rem}.share-block{display:flex;flex-flow:row wrap;gap:.2rem .25rem;justify-content:flex-end}@media(min-width:840px){body{--body-grid:repeat(5, auto) 6vh / calc(160px + 1rem) 0.2rem 0.6rem auto 0 0.5rem}.text{--text-row:auto;--text-column:2/-2}.side{--side-disp:block;height:98vh;width:160px;inset:1vh 0 0;padding:0 .5rem;color:#28c8bb;border-right:1px solid #17736b;font-size:1rem;overflow:scroll}.slide{display:none}footer{grid-column:2/-1}}
  .page-title{grid-column:2/-2;font:1.1rem sans-serif;color:#e5ebea;margin:0;padding:0}.sect-title{font-size:1rem;margin:0}.delay-ds{visibility:var(--ds,hidden)}.home,.posts,.cat-tag,.tag-comple{grid-column:2/-1}datalist{display:none}.page-main{font-size:.95rem;grid-column:2/-1;overflow:hidden;contain:content;display:flex;flex-flow:column nowrap;gap:.8rem 0}.page-main>p{margin:0}.page-main>p::before{content:'';padding:0 .25rem}.delay-page{visibility:var(--dp,hidden)}.page-title{color:#f7ab39;font:1rem/1.4 sans-serif;grid-column:2/-2;margin:0;overflow-wrap:break-word;word-break:break-word}figure{width:98%;height:54vh}.article-time{grid-column:3/-1;display:flex;text-align:end;margin:0;flex-flow:column nowrap;gap:.1rem 0;color:#28c8bb;font:.9rem/1.1 monospace}
</style>
    <link rel="preload" href="https://www.coelacanth-dream.com/js/main.min.js" as="script">
    <script type="application/ld+json">{"@context":"https://schema.org/","@type":"Article","dateCreated":"2020-08-14","dateModified":"2021-08-24","datePublished":"2020-08-14","headline":"Intel Architecture Day 2020 個人的まとめ　―― XeHP は 1-Tile 512EU、XeLPアーキテクチャ詳細","image":"https://www.coelacanth-dream.com/icon.png","name":"Intel Architecture Day 2020 個人的まとめ　―― XeHP は 1-Tile 512EU、XeLPアーキテクチャ詳細"}</script>
  </head>
  <body><header class="site-title">
  <a href="https://www.coelacanth-dream.com/" class="site-title-link" title="Coelacanth&#39;s Dream">Coelacanth's Dream</a>
</header>
<link rel="stylesheet" href="https://www.coelacanth-dream.com/css/page.min.css">

    <main class="text">
      <h1 class="page-title">Intel Architecture Day 2020 個人的まとめ　―― XeHP は 1-Tile 512EU、XeLPアーキテクチャ詳細</h1>

  <article class="page-main delay-page"><aside class="article-time">
    <time datetime="2020-08-14T04:24:22+09:00">Post: 2020-08-14 04:24:22</time>
    <aside class="update">Update: 2021-08-24 05:58:02</aside>
  </aside><p>Intel は 2020/08/13 にバーチャルイベント「Architecture Day 2020」開催、次世代 CPU/GPU のアーキテクチャ詳細、次々世代 CPU/GPU の概要を発表した。</p>
<p>記事タイトルにある通り個人的なまとめであり、あえて取り上げていない内容もある。これまでの情報と結びつけるメモ書きに近い。<br>
内容の網羅、特に <em>Tiger Lake</em> の詳細情報を望む方は以下を確認していただきたく思う。</p>
<ul>
<li><a href="https://newsroom.intel.com/editorials/advances-across-6-pillars-technology/" rel="noopener noreferrer" target="_blank" title="https://newsroom.intel.com/editorials/advances-across-6-pillars-technology/">Intel Delivers Advances Across 6 Pillars of Technology, Powering Our Leadership Product Roadmap | Intel Newsroom</a></li>
<li><a href="https://newsroom.intel.com/wp-content/uploads/sites/11/2020/08/intel-2020-architecture-day-fact-sheet.pdf" rel="noopener noreferrer" target="_blank" title="https://newsroom.intel.com/wp-content/uploads/sites/11/2020/08/intel-2020-architecture-day-fact-sheet.pdf">Fact Sheet: - intel-2020-architecture-day-fact-sheet.pdf</a></li>
<li><a href="https://vimeo.com/intelpr/review/447304765/179933d14f" rel="noopener noreferrer" target="_blank" title="https://vimeo.com/intelpr/review/447304765/179933d14f">VimeoArchitecture Day 2020 (Event Replay)</a></li>
</ul>
<section class="page-index"><h2 id="page-index">Index<a href="#page-index" class="head-cur-link" aria-hidden></a>
</h2>
<ul>
<li><a href="#cpu" title="#cpu">CPU</a>
<ul>
<li><a href="#adl" title="#adl">Alder Lake は Golden Cove と Gracemont のハイブリッド構成</a></li>
</ul>
</li>
<li><a href="#gpu" title="#gpu">GPU</a>
<ul>
<li><a href="#xe-hp-1t-512eu" title="#xe-hp-1t-512eu">Xe-HP は 1-Tile 512EU</a></li>
<li><a href="#xe-hpg" title="#xe-hpg">ゲーミング向け Intel GPU Xe-HPG</a></li>
<li><a href="#xe-lp-detail" title="#xe-lp-detail">Xe-LP アーキテクチャ詳細</a></li>
<li><a href="#sg1" title="#sg1">Xe-LPベースのサーバー向けGPU SG1</a></li>
</ul>
</li>
</ul>
</section>

<h2 id="cpu">CPU<a href="#cpu" class="head-cur-link" aria-hidden></a>
</h2>
<h3 id="adl">Alder Lake は Golden Cove と Gracemont のハイブリッド構成<a href="#adl" class="head-cur-link" aria-hidden></a>
</h3>
<p>ハイブリッドコア構成を採用する <a href="https://www.coelacanth-dream.com/tags/alder_lake" rel="noopener noreferrer" target="_blank" title="/tags/alder_lake">Alder Lake</a> が、次々世代<code>Core</code>アーキテクチャ <em>Golden Cove</em> 、次世代<code>Atom</code>アーキテクチャ <em>Gracemont</em> を組み合わせたものであることが明かされた。<br>
性能ではクライアント向けをカバーしつつ、優れた電力比性能を発揮するとしている。</p>
<h2 id="gpu">GPU<a href="#gpu" class="head-cur-link" aria-hidden></a>
</h2>
<h3 id="xe-hp-1t-512eu"><span class="xe-gpu-arch">X<sup>e</sup>-HP</span> は 1-Tile 512EU<a href="#xe-hp-1t-512eu" class="head-cur-link" aria-hidden></a>
</h3>
<p><span class="xe-gpu-arch">X<sup>e</sup>-HP</span> GPU はコアとなる Tile から構成され、Tile数は 1-Tile から 2-Tile、または 4-Tile となる。複数のタイルはマルチコアGPU であるように動作し、高いスケーリング性能を持つ。<br>
複数の Tile は 1つのパッケージに収められ、Tile 間は EMIB 技術で接続される。<br>
また、製造プロセスは <em>Intel 10nm Enhanced SuperFin</em> とされており、<em>Tiger Lake</em> や <em>DG1</em> の製造プロセスから次世代のものとされる。</p>
<p>そして、下記画像は、動画内で <span class="xe-gpu-arch">X<sup>e</sup>-HP</span> のスケーリング性能を示すデモを行なった時のスクリーンショットだが、ログの部分に <code>Compute units: 512</code> と表示されている。</p>
<figure>
  <a href="https://www.coelacanth-dream.com/image/2020/08/14/xe-hp-scaling.webp" target="_blank"  >
  <img src="https://www.coelacanth-dream.com/image/2020/08/14/xe-hp-scaling.webp"
      alt="画像出典: VimeoArchitecture Day 2020 (Event Replay)"/>
</a><figcaption>
      <p>画像出典: <a href="https://vimeo.com/intelpr/review/447304765/179933d14f" rel="noopener noreferrer" target="_blank" title="https://vimeo.com/intelpr/review/447304765/179933d14f">VimeoArchitecture Day 2020 (Event Replay)</a></p>
  </figcaption>
</figure>

<p>ログの内容から、実行しているソフトウェアは <a href="https://github.com/krrishnarraj/clpeak" rel="noopener noreferrer" target="_blank" title="https://github.com/krrishnarraj/clpeak">clpeak</a> は思われる。<a href="https://www.coelacanth-dream.com/posts/2020/08/06/polaris11-cu-scaling-test/" title="/posts/2020/08/06/polaris11-cu-scaling-test/">先日、自分が RX 560 で CU数のスケーリング性能を調査した時</a>にも使ったもので、ログのフォーマットが一致する。</p>
<blockquote>
<pre><code>  Platform: AMD Accelerated Parallel Processing
    Device: gfx803
      Driver version  : 3137.0 (HSA1.1,LC) (Linux x64)
      Compute units   : 16
      Clock frequency : 1196 MHz
  
      Single-precision compute (GFLOPS)
        float   : 2356.53
        float2  : 2314.70
        float4  : 2265.87
        float8  : 2248.82
        float16 : 2207.62
</code></pre>
</blockquote>
<p>この時 <code>Compute units</code> の行に表示されるのは、シェーダープロセッサ数ではなくそれを多数内包する <em>CU (AMDGPU)、EU (Intel GPU)</em> の数だ。<br>
よって、<span class="xe-gpu-arch">X<sup>e</sup>-HP</span> は 1-Tile 512EU と考えられる。</p>
<p>ただ、<strong>RX 560</strong> を使った調査の時にも書いたが、<code>clpeak</code> はメモリ性能が影響しないベンチマークソフトウェアであり、それもあって性能が単純にスケーリングしやすくなっている。<br>
マルチGPU構成であっても性能がスケーリングすることを示す目的があるのかもしれないが、もっと大規模な、メモリが重要となるソフトウェアの場合、どこまでスケーリングするかはデモから測ることができない。</p>
<h3 id="xe-hpg">ゲーミング向け Intel GPU <span class="xe-gpu-arch">X<sup>e</sup>-HPG</span><a href="#xe-hpg" class="head-cur-link" aria-hidden></a>
</h3>
<p>ゲーミング向けに最適化された <span class="xe-gpu-arch">X<sup>e</sup></span>系アーキテクチャ、<span class="xe-gpu-arch">X<sup>e</sup>-HPG</span> の存在が明らかにされた。<br>
<span class="xe-gpu-arch">X<sup>e</sup>-LP</span>の優れた電力比グラフィック性能、<span class="xe-gpu-arch">X<sup>e</sup>-HP</span>のスケーリング性能、<span class="xe-gpu-arch">X<sup>e</sup>-HPC</span>の最適化された周波数を組み合わせたアーキテクチャとしている。<br>
メモリには帯域と帯域あたりの消費電力に優れる HBM系ではなく、コスト比に優れる GDDR6 を採用するとしている。<br>
ハードウェアレイトレーシングもサポートし、その他グラフィック向けの機能も多くサポートする。</p>
<p>外部ファウンダリによって製造され、2021年に出荷予定。</p>
<h3 id="xe-lp-detail"><span class="xe-gpu-arch">X<sup>e</sup>-LP</span> アーキテクチャ詳細<a href="#xe-lp-detail" class="head-cur-link" aria-hidden></a>
</h3>
<p>これまでにもちょくちょく OSS から判明した <a href="https://www.coelacanth-dream.com/tags/gen12" rel="noopener noreferrer" target="_blank" title="/tags/gen12"><span class="xe-gpu-arch">X<sup>e</sup>-LP</span> /Gen12アーキテクチャ</a> の構成を記事にしてきたが、今回公式により詳細が語られた。</p>
<p>EU部は前世代の <em>Gen11アーキテクチャ</em> が以下のように、Thread Control を EUごとに持ち、演算部が <em>4-wide FP/INT ALU</em> と <em>4-wide FP/Extend Math ALU</em> となり、浮動小数点演算では SIMD8 を構成していたのに対し、</p>
<figure>
  <a href="https://www.coelacanth-dream.com/image/2020/08/14/gen11-eu.webp" target="_blank"  >
  <img src="https://www.coelacanth-dream.com/image/2020/08/14/gen11-eu.webp"
      alt="画像出典: VimeoArchitecture Day 2020 (Event Replay)"/>
</a><figcaption>
      <p>画像出典: <a href="https://vimeo.com/intelpr/review/447304765/179933d14f" rel="noopener noreferrer" target="_blank" title="https://vimeo.com/intelpr/review/447304765/179933d14f">VimeoArchitecture Day 2020 (Event Replay)</a></p>
  </figcaption>
</figure>

<p><em>Gen12アーキテクチャ</em> では、Thread Control が 2つ EU をペアとし、またがるものとなった。<br>
演算部は、<em>8-wide FP/INT ALU</em> で SIMD8 を構成するものとなり、データ精度 INT16 を INT32時の 2倍、INT8 は 4倍のスループットで処理可能となった。複雑な計算を処理する <em>Extend Math ALU</em> は EU ごとに 2-wide となり、そこは <em>Gen11アーキテクチャ</em> より減っている。</p>
<figure>
  <a href="https://www.coelacanth-dream.com/image/2020/08/14/gen12-eu.webp" target="_blank"  >
  <img src="https://www.coelacanth-dream.com/image/2020/08/14/gen12-eu.webp"
      alt="画像出典: VimeoArchitecture Day 2020 (Event Replay)"/>
</a><figcaption>
      <p>画像出典: <a href="https://vimeo.com/intelpr/review/447304765/179933d14f" rel="noopener noreferrer" target="_blank" title="https://vimeo.com/intelpr/review/447304765/179933d14f">VimeoArchitecture Day 2020 (Event Replay)</a></p>
  </figcaption>
</figure>

<p>キャッシュ構成としては、Sub-Slice 内に L1 Data Cache(L1/Tex$) が新設され、L3 Cache は最大 16MBを取ることが可能となっている。<a href="https://www.coelacanth-dream.com/tags/dg1" rel="noopener noreferrer" target="_blank" title="/tags/dg1">DG1</a>は以前より L3 Cache 16MB であることが判明していたが、それが <span class="xe-gpu-arch">X<sup>e</sup>-LP</span>アーキテクチャとして最大の容量であるようだ。<sup id="fnref:1"><a href="#fn:1" class="footnote-ref" role="doc-noteref">1</a></sup></p>
<figure>
  <a href="https://www.coelacanth-dream.com/image/2020/08/14/xe-lp-cache.webp" target="_blank"  >
  <img src="https://www.coelacanth-dream.com/image/2020/08/14/xe-lp-cache.webp"
      alt="画像出典: VimeoArchitecture Day 2020 (Event Replay)"/>
</a><figcaption>
      <p>画像出典: <a href="https://vimeo.com/intelpr/review/447304765/179933d14f" rel="noopener noreferrer" target="_blank" title="https://vimeo.com/intelpr/review/447304765/179933d14f">VimeoArchitecture Day 2020 (Event Replay)</a></p>
  </figcaption>
</figure>

<p>この L1 Data Cache だが、ブロック内には L1/Tex$ とあり、これまで Sampler部に含まれていた Tex$(Texture Cache) を汎用的に使えるよう移動させたと考えていいのだろうか。</p>
<p><em>EU、Texture Sampler、Pixel Backend</em> 等のコア/エンジン部は前世代から 1.5倍の規模となった。<br>
ただ <em>Pixel Backend</em> に関しては、<em>DG1</em> と <em>TGL GT2</em> は <a href="https://github.com/intel/compute-runtime" rel="noopener noreferrer" target="_blank" title="https://github.com/intel/compute-runtime">intel/compute-runtime</a> から前世代と変わらない <code>16 pixels/clock</code> であるように読めるが<sup id="fnref:2"><a href="#fn:2" class="footnote-ref" role="doc-noteref">2</a></sup>、果たして単なる自分の読み違いか、それとも <code>24 pixels/clock</code> の <span class="xe-gpu-arch">X<sup>e</sup>-LP</span>アーキテクチャベースの GPU が別に存在するのか。</p>
<figure>
  <a href="https://www.coelacanth-dream.com/image/2020/08/14/xe-lp-engine.webp" target="_blank"  >
  <img src="https://www.coelacanth-dream.com/image/2020/08/14/xe-lp-engine.webp"
      alt="画像出典: VimeoArchitecture Day 2020 (Event Replay)"/>
</a><figcaption>
      <p>画像出典: <a href="https://vimeo.com/intelpr/review/447304765/179933d14f" rel="noopener noreferrer" target="_blank" title="https://vimeo.com/intelpr/review/447304765/179933d14f">VimeoArchitecture Day 2020 (Event Replay)</a></p>
  </figcaption>
</figure>

<p>また、OSS 等では <em><span class="xe-gpu-arch">X<sup>e</sup>-LP</span> /Gen12アーキテクチャ</em> より、Sub-Slice ではなく Dual Sub-Slice と記述されるようになったが、その真意は明らかにはならなかった。<br>
Texture Sampler は 12 Sub-Slices (6 Dual Sub-Slices) 相当であるため、グラフィック部を減らし、Sub-Slice 内の EU を増やすことでコンピュート性能重視とする策とも違うだろう。<br>
新設された L1 Data Cache を共有する単位としての Dual Sub-Slice なのだろうか？</p>
<h3 id="sg1"><span class="xe-gpu-arch">X<sup>e</sup>-LP</span>ベースのサーバー向けGPU SG1<a href="#sg1" class="head-cur-link" aria-hidden></a>
</h3>
<p><em>Tiger Lake GPU</em> 、<em>DG1</em> 同様に <em><span class="xe-gpu-arch">X<sup>e</sup>-LP</span>アーキテクチャ</em> をベースとする、サーバー向けのディスクリートGPU <strong>SG1 (Server GPU)</strong> の存在が明らかにされた。<br>
小型フォームファクタで構築するデータセンターや低レイテンシで高密度な Android 向けクラウドゲーミング、映像ストリーミングサービスをターゲットとしている。</p>
<p>今年後半に出荷される予定であり、まもなく生産を開始するとしている。</p>
<ins >
  <span class="insbegin">（追記）</span>
  <section class="ins-content">
    <p><a href="https://www.anandtech.com" rel="noopener noreferrer" target="_blank" title="https://www.anandtech.com">AnandTech</a> によると、<strong>SG1</strong> は <strong>DG1</strong> と同じシリコンダイ 4個を 1つのボードに搭載する形で製品化されるとのこと。<br>
<span class="thread-link"><a href="https://www.anandtech.com/show/16017/intels-sg1-discrete-xe-lp-graphics-for-server-video-acceleration-and-streaming" rel="noopener noreferrer" target="_blank" title="https://www.anandtech.com/show/16017/intels-sg1-discrete-xe-lp-graphics-for-server-video-acceleration-and-streaming">Intel’s SG1 is 4x DG1: Xe-LP Graphics for Server Video Acceleration and Streaming</a></span></p>
<p><span class="hide">てっきりメディア部を異常に強化させた<span class="xe-gpu-arch">X<sup>e</sup>-LP</span>ベース GPU かと思っていた。</span></p>

  </section>
  <span class="insend">（追記終了）</span>
</ins>

<div class="footnotes" role="doc-endnotes">
<hr>
<ol>
<li id="fn:1">
<p><a href="https://www.coelacanth-dream.com/posts/2020/06/20/intel-dg1-support-opencl-levelzero/" title="/posts/2020/06/20/intel-dg1-support-opencl-levelzero/">Intel、DG1 において OpenCL と oneAPI Level Zero をサポート　―― 巨大なキャッシュを持つ DG1 | Coelacanth&rsquo;s Dream</a><br><a href="https://www.coelacanth-dream.com/posts/2020/06/25/intel-media-driver-dg1/" title="/posts/2020/06/25/intel-media-driver-dg1/">Intel、media-driver に DG1 へ向けたパッチを投稿　―― GPGPUに傾いた DG1 のキャッシュ設定 | Coelacanth&rsquo;s Dream</a>&#160;<a href="#fnref:1" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:2">
<p><a href="https://github.com/intel/compute-runtime/blob/68294a0d68adfdf11236c18050c926e488d1a057/opencl/source/gen12lp/hw_info_dg1.inl#L138" rel="noopener noreferrer" target="_blank" title="https://github.com/intel/compute-runtime/blob/68294a0d68adfdf11236c18050c926e488d1a057/opencl/source/gen12lp/hw_info_dg1.inl#L138">https://github.com/intel/compute-runtime/blob/68294a0d68adfdf11236c18050c926e488d1a057/opencl/source/gen12lp/hw_info_dg1.inl#L138</a> <br><a href="https://github.com/intel/compute-runtime/blob/68294a0d68adfdf11236c18050c926e488d1a057/opencl/source/gen12lp/hw_info_tgllp.inl#L136" rel="noopener noreferrer" target="_blank" title="https://github.com/intel/compute-runtime/blob/68294a0d68adfdf11236c18050c926e488d1a057/opencl/source/gen12lp/hw_info_tgllp.inl#L136">https://github.com/intel/compute-runtime/blob/68294a0d68adfdf11236c18050c926e488d1a057/opencl/source/gen12lp/hw_info_tgllp.inl#L136</a>&#160;<a href="#fnref:2" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
</ol>
</div>
</article><nav class="article-bottom-tags delay-page"><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/sg1/" title="SG1">#SG1</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/dg1/" title="DG1">#DG1</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/alder_lake/" title="Alder_Lake">#Alder Lake</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/tiger_lake/" title="Tiger_Lake">#Tiger Lake</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/gen12/" title="Gen12">#Gen12</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/xe-hp/" title="Xe-HP">#Xe-HP</a></nav><aside class="article-bottom-misc delay-page">
  <a href="https://github.com/Umio-Yasuno/coelacanth-dream/commits/master/content/posts/2020/08/14/intel-architecture-day-2020.md" class="changelog sb" rel="noopener noreferrer" target="_blank">Changelog</a>
</aside>
    </main><link rel="stylesheet" href="https://www.coelacanth-dream.com/css/ds.min.css"><footer class="delay-ds"><hr>
  <nav class="foot-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>
<a href="#" class="pagetop sb">Page Top</a>
  </nav><nav class="rss-block"><a aria-label="RSS: Home" class="rss sb" data-rss-name="Home" href="https://www.coelacanth-dream.com/posts/index.xml" role="button" tabindex="0" target="_blank"></a><a aria-label="RSS: Updated" class="rss sb" data-rss-name="Updated" href="https://www.coelacanth-dream.com/lastmod/index.xml" role="button" tabindex="0" target="_blank"></a></nav>
<aside class="site-desc"><aside class="hosted">Hosted by <a href="https://github.com/Umio-Yasuno/umio-yasuno.github.io" rel="noopener noreferrer" target="_blank">Github Pages</a>
</aside><aside class="hosted powered">Powered by <a href="https://github.com/gohugoio/hugo" rel="noopener noreferrer" target="_blank">Hugo 0.119.0</a>
</aside></aside><aside class="copyright">&copy; 2019 - 2022 Umio-Yasuno</aside>
</footer>
<aside class="side">
  <aside class="side-block delay-ds" id="side-menu"><nav class="menu-links">

  <a href="https://www.coelacanth-dream.com/posts/">Posts</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>

  <a href="https://www.coelacanth-dream.com/gh-search/">Search</a></nav>
<nav class="menu-cat-tag"><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category</a><a href="https://www.coelacanth-dream.com/categories/cpu/" class="menu-cat-tag-lower">CPU</a><a href="https://www.coelacanth-dream.com/categories/gpu/" class="menu-cat-tag-lower">GPU</a><a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a><a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-tag-lower">Intel</a>
  </nav><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag</a><a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="menu-cat-tag-lower">Alder Lake</a><a href="https://www.coelacanth-dream.com/tags/dg1/" class="menu-cat-tag-lower">DG1</a><a href="https://www.coelacanth-dream.com/tags/gen12/" class="menu-cat-tag-lower">Gen12</a><a href="https://www.coelacanth-dream.com/tags/sg1/" class="menu-cat-tag-lower">SG1</a><a href="https://www.coelacanth-dream.com/tags/tiger_lake/" class="menu-cat-tag-lower">Tiger Lake</a><a href="https://www.coelacanth-dream.com/tags/xe-hp/" class="menu-cat-tag-lower">Xe-HP</a>
  </nav></nav>

  
    <nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>
</nav>
  </aside>
</aside>
<aside class="slide"><input checked id="menu-open" type="checkbox">
  <label class="menu-label" for="menu-open"></label>

  <nav class="slide-menu-block"><nav class="menu-links">

  <a href="https://www.coelacanth-dream.com/posts/">Posts</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>

  <a href="https://www.coelacanth-dream.com/gh-search/">Search</a></nav>
<nav class="menu-cat-tag"><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category</a><a href="https://www.coelacanth-dream.com/categories/cpu/" class="menu-cat-tag-lower">CPU</a><a href="https://www.coelacanth-dream.com/categories/gpu/" class="menu-cat-tag-lower">GPU</a><a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a><a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-tag-lower">Intel</a>
  </nav><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag</a><a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="menu-cat-tag-lower">Alder Lake</a><a href="https://www.coelacanth-dream.com/tags/dg1/" class="menu-cat-tag-lower">DG1</a><a href="https://www.coelacanth-dream.com/tags/gen12/" class="menu-cat-tag-lower">Gen12</a><a href="https://www.coelacanth-dream.com/tags/sg1/" class="menu-cat-tag-lower">SG1</a><a href="https://www.coelacanth-dream.com/tags/tiger_lake/" class="menu-cat-tag-lower">Tiger Lake</a><a href="https://www.coelacanth-dream.com/tags/xe-hp/" class="menu-cat-tag-lower">Xe-HP</a>
  </nav></nav>
  
    <nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>

    </nav>
  </nav>
</aside>
<div class="crt"></div>
    <script defer src="https://www.coelacanth-dream.com/js/main.min.js"></script>

    <template id="msg_tmp">
      <div id="toast_msg" class="toast_msg"></div>
    </template>
  </body>
</html>