标题title
防止器件高压击穿的晶圆结构、其制作方法与应用
摘要abst
本发明公开了一种防止器件高压击穿的晶圆结构、其制作方法与应用。所述晶圆结构包括间隔设置的多个晶粒，所述晶粒包括半导体器件结构，以及设置于所述多个晶粒之间的切割道，还包括：耐击穿层，设置于相邻晶粒之间，并覆盖在相应的切割道上，缓冲层，设置于耐击穿层和与耐击穿层相邻的任一个晶粒之间，用于将相邻的耐击穿层和晶粒彼此分隔，且所述缓冲层与耐击穿层紧密结合。本发明通过设置耐击穿层，提高了晶粒电极与切割道之间的耐击穿能力，同时配合设置缓冲层，一方面能够继续提升上述耐击穿能力，另一方面还能够增强切割时切割道上耐击穿层的稳定性，更好的释放切割时产生的应力，避免边缘破损。
权利要求书clms
1.一种防止器件高压击穿的晶圆结构，包括间隔设置的多个晶粒，所述晶粒包括半导体器件结构，以及设置于所述多个晶粒之间的切割道；其特征在于，所述晶圆结构还包括：耐击穿层，设置于相邻晶粒之间，并覆盖在相应的切割道上，缓冲层，设置于耐击穿层和与耐击穿层相邻的任一个晶粒之间，用于将相邻的耐击穿层和晶粒彼此分隔，且所述缓冲层与耐击穿层紧密结合。2.根据权利要求1所述的晶圆结构，其特征在于，所述缓冲层的厚度在所述耐击穿层的厚度以上；所述耐击穿层的击穿场强大于10MV/cm，且所述缓冲层的硬度小于等于所述耐击穿层；所述缓冲层的厚度大于等于所述耐击穿层厚度。3.根据权利要求1或2所述的晶圆结构，其特征在于，所述缓冲层由多个亚层沿所述晶圆结构的宽度方向层叠形成。4.根据权利要求1或2所述的晶圆结构，其特征在于，所述耐击穿层的厚度为0.35-1um；和/或，所述切割道的宽度为30-80μm，所述缓冲层的宽度为5-20μm。5.根据权利要求1所述的晶圆结构，其特征在于，所述耐击穿层的材质包括SiO2、SiN中的任意一种或两种的组合；和/或，所述缓冲层的材质包括聚酰亚胺、SiO2、SiN中的任意一种或两种以上的组合。6.一种防止器件高压击穿的晶圆结构的制作方法，其特征在于，包括：提供晶圆的基础结构，所述晶圆的基础结构包括间隔设置的多个晶粒，所述晶粒包括半导体器件结构，且相邻晶粒之间设置有切割道；在相邻晶粒之间设置耐击穿层，并使耐击穿层覆盖相应的切割道；在耐击穿层和与之相邻的任一个晶粒之间设置缓冲层，以将相邻的耐击穿层和晶粒彼此分隔，且使缓冲层与耐击穿层紧密结合。7.根据权利要求6所述的制作方法，其特征在于，生长所述耐击穿层的步骤具体包括：在所述基础晶圆结构表面覆设光刻胶层，然后进行光刻，在所述光刻胶层的对应位置形成开口结构，所述开口结构在所述切割道上的投影位于所述切割道的中部，且与多个所述晶粒均不相接；采用气相沉积的方法在至少所述开口结构中生长耐击穿层；去除光刻胶层。8.根据权利要求7所述的制作方法，其特征在于，形成所述缓冲层的步骤具体包括：在生长所述耐击穿层后的所述基础晶圆结构表面涂覆形成缓冲前体层；对所述缓冲前体层进行干法刻蚀，去除所述晶粒以及耐击穿层上方的全部缓冲前体层，以及所述间隔区域上方的部分缓冲前体层，形成所述缓冲层。9.根据权利要求8所述的制作方法，其特征在于，所述干法刻蚀具体包括：采用图案化光刻方法，对所述晶粒和耐击穿层的对应区域进行第一干法刻蚀，去除所述晶粒和耐击穿层表面的全部缓冲层前体；采用图案化光刻方法，对所述缓冲层的对应区域进行第二干法刻蚀，去除所述缓冲层的对应区域内的部分缓冲层前体，形成所述缓冲层。10.一种晶圆结构的高压测试方法，其特征在于，包括：提供权利要求1-5中任意一项所述的防止器件高压击穿的晶圆结构，或提供基础晶圆结构，并采用权利要求6-9中任意一项所述的制作方法所形成的防止器件高压击穿的晶圆结构；对所述晶圆结构中的晶粒进行探针测试。
说明书desc
技术领域本发明涉及半导体制造技术领域，特别是半导体器件的晶圆测试领域，尤其涉及一种防止器件高压击穿的晶圆结构、其制作方法与应用。背景技术晶圆测试是对晶片上的每个晶粒进行针测，在检测头装上以金线制成细如毛发之探针，与晶粒上的接点接触，测试其电气特性，不合格的晶粒会被标上记号，而后当晶片依晶粒为单位切割成独立的晶粒时，标有记号的不合格晶粒会被淘汰，不再进行下一个制程，以免徒增制造成本。而随着功率器件的发展与应用，例如在电动汽车以及输配电等领域的广泛应用，对于高压器件的需求日益增长，进而带来了非常大的高压器件测试需求。然而，高压器件，尤其是高压SiC器件，在晶圆测试中，由于在较大电压下产生较大的电场，导致在切割道和晶粒的电极处产生放电击穿现象，具体表现为，高压SiC器件的测试过程中，由于切割道和金属电极之间巨大的电场场强，导致在测试过程中切割道位置和金属电极击穿空气，产生高压打火的问题，不但影响测试安全，对器件本身也造成了一定的损坏。现有技术主要通过涂油或者在较高的大气压力下增加击穿电场，但这种方式在测试过程中依然存在放电击穿而引起的打火问题。发明内容针对现有技术的不足，本发明的目的在于提供一种防止器件高压击穿的晶圆结构、其制作方法与应用。为实现前述发明目的，本发明采用的技术方案包括：第一方面，本发明提供一种防止器件高压击穿的晶圆结构，包括间隔设置的多个晶粒，所述晶粒包括半导体器件结构，以及设置于所述多个晶粒之间的切割道；所述晶圆结构还包括：耐击穿层，设置于相邻晶粒之间，并覆盖在相应的切割道上，缓冲层，设置于耐击穿层和与耐击穿层相邻的任一个晶粒之间，用于将相邻的耐击穿层和晶粒彼此分隔，且所述缓冲层与耐击穿层紧密结合。第二方面，本发明还提供一种防止器件高压击穿的晶圆结构的制作方法，包括：提供晶圆的基础结构，所述晶圆的基础结构包括间隔设置的多个晶粒，所述晶粒包括半导体器件结构，且相邻晶粒之间设置有切割道；在相邻晶粒之间设置耐击穿层，并使耐击穿层覆盖相应的切割道；在耐击穿层和与之相邻的任一个晶粒之间设置缓冲层，以将相邻的耐击穿层和晶粒彼此分隔，且使缓冲层与耐击穿层紧密结合。第三方面，本发明提供一种晶圆结构的高压测试方法，包括：提供上述防止器件高压击穿的晶圆结构，或提供基础晶圆结构，并采用上述制作方法形成防止器件高压击穿的晶圆结构；对所述晶圆结构中的晶粒进行探针测试。上述技术方案中，通过设置耐击穿层，提高了晶粒电极与切割道之间的耐击穿能力，同时配合设置缓冲层，一方面能够继续提升上述耐击穿能力，另一方面还能够增强切割时切割道上耐击穿层的稳定性，更好的释放切割时产生的应力，避免边缘破损，缓冲层的作用是多方面的。基于上述技术方案，与现有技术相比，本发明的有益效果至少包括：本发明所提供的晶圆结构通过耐击穿层与缓冲层的配合设置，避免了在进行高压测试时的击穿现象，同时还避免了切割时耐击穿层的损坏导致的晶粒边缘破损现象。上述说明仅是本发明技术方案的概述，为了能够使本领域技术人员能够更清楚地了解本申请的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合详细附图说明如后。附图说明图1是本发明一典型实施案例提供的防止器件高压击穿的晶圆结构的俯视结构示意图；图2a是本发明一典型实施案例提供的晶圆结构的制备过程第一制程示意图；图2b是本发明一典型实施案例提供的晶圆结构的制备过程第二制程示意图；图2c是本发明一典型实施案例提供的晶圆结构的制备过程第三制程示意图；图2d是本发明一典型实施案例提供的晶圆结构的制备过程第四制程示意图；图2e是本发明一典型实施案例提供的晶圆结构的制备过程第五制程示意图；图2f是本发明一典型实施案例提供的晶圆结构的制备过程第六制程示意图；图2g是本发明一典型实施案例提供的晶圆结构的制备过程第七制程示意图。附图标记说明：1、晶粒；2、缓冲层；3、耐击穿层；4、基底；5、光刻胶层；6、开口结构；7、间隔区域；8、缓冲前体层。具体实施方式鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。参见图1，本发明实施例的一个方面提供的一种防止器件高压击穿的晶圆结构，包括间隔设置的多个晶粒1，所述晶粒1包括半导体器件结构，以及设置于所述多个晶粒之间的切割道；所述晶圆结构还包括：耐击穿层3，设置于相邻晶粒1之间，并覆盖在相应的切割道上，缓冲层2，设置于耐击穿层3和与耐击穿层3相邻的任一个晶粒1之间，用于将相邻的耐击穿层3和晶粒1彼此分隔，且所述缓冲层2与耐击穿层3紧密结合。其中，所述耐击穿层3的击穿场强大于10MV/cm，且所述缓冲层2的硬度小于等于所述耐击穿层3。其中，高压器件是指运行电压能够达到1200V的电子器件，例如1200V的SIC MOS器件等等，而通常在器件制作过程中，必然会涉及到过程中以及成品的高压运行测试或高压耐压测试等高压测试制程；所述切割道又称划片道，是用于在晶圆制作完成后，根据切割道将一个个晶粒1切割为独立的个体的通道区域，通常为网格状，网格的空格内是所述晶粒1。基于上述技术方案，本发明的具体实施例提出采用在切割道上生长一层较强击穿场强的耐击穿层3，另外在耐击穿层3的两侧再生长一层缓冲层2的结构，进一步增加击穿电场的强度，从而达到几乎杜绝高压测试时击穿打火的问题的效果。且本发明中，所述上方、以上，均是指以晶圆的基底4作为底部，晶圆的晶粒1设置于基底4的上方，即以晶圆的基底4向晶粒1的方向作为上方，而不受所述晶圆具体摆放位置的影响。例如，即使将晶圆倒扣过来或呈角度摆放，晶粒1依然在基底4的“上方”。在一些实施方案中，所述缓冲层2的厚度可以小于所述晶粒1的厚度。在一些实施方案中，所述缓冲层2可以由多个亚层层叠形成；优选为由多个亚层沿所述晶圆结构的宽度方向层叠形成；多个亚层层叠能够带来更佳的应力分散效果，从而显著避免在切割过程中，由较为脆性的材料形成的耐击穿层3的碎裂，一些情况下该碎裂通常可能延伸至基底4上，进而带来切割后的晶粒1边缘的损伤，对于获得高质量的晶粒1不利。在一些实施方案中，所述晶粒1可以为SiC基高压器件结构。在一些实施方案中，所述耐击穿层3的厚度可以为0.35-1um。在一些实施方案中，所述切割道的宽度可以为30-80μm，所述缓冲层2的宽度可以为5-20μm。上述技术方案中，缓冲层2的宽度是较为重要的结构参数，其决定了耐击穿层3与晶粒1之间的间距，该间距会显著影响耐击穿间隙和应力释放效果，因而，在实际应用中，应当注意设置适当的缓冲层2的宽度。在一些实施方案中，所述耐击穿层3的材质可以包括SiO2、SiN中的任意一种或两种的组合。当采用SiO2、SiN中的两种的组合时，SiO2形成的膜层位于下方接近晶圆结构的基底的位置，形成一个亚层，SiN在其上形成第二个亚层，这样设置在提升抗击穿性能的同时，还能够带来抵抗水汽侵蚀的作用。在一些实施方案中，所述缓冲层2的材质可以包括聚酰亚胺、SiO2、SiN中的任意一种或两种以上的组合。作为上述技术方案的一些典型的应用实例，一种具体的晶圆结构可以如下所示：如图1所示，该晶圆结构的切割道宽度设计为30-80um，上面生长SiO2层作为耐击穿层3，厚度可以为0.35-1um，边缘的缓冲层2宽度可以为5-20um，高度大于等于SiO2层的高度，缓冲层2可以是单层或者多层，优选为多层，可以更好地释放应力，防止切割时SiO2层破裂。参见图2a-图2g，本发明实施例的另一方面提供的一种防止器件高压击穿的晶圆结构的制作方法，包括的步骤：提供基础晶圆结构，所述基础晶圆结构包括多个晶粒1以及设置于所述多个晶粒1之间的切割道，所述晶粒1为器件结构。在所述切割道的中部生长耐击穿层3，且所述耐击穿层3与多个所述晶粒1之间具有间隔区域7。在所述间隔区域7中形成缓冲层2，所述缓冲层2的厚度在所述耐击穿层3的厚度以上，获得防止器件高压击穿的晶圆结构。其中，所述耐击穿层3的击穿场强大于10MV/cm，且所述缓冲层2的硬度小于等于所述耐击穿层3。在一些实施方案中，生长所述耐击穿层3的步骤具体可以包括如下的子步骤：在所述基础晶圆结构表面覆设光刻胶层5，然后进行光刻，在所述光刻胶层5的对应位置形成开口结构6，所述开口结构6在所述切割道上的投影位于所述切割道的中部，且与多个所述晶粒1均不相接。采用气相沉积的方法在至少所述开口结构6中生长耐击穿层3。去除光刻胶层5。在一些实施方案中，形成所述缓冲层2的步骤具体可以包括如下的子步骤：在生长所述耐击穿层3后的所述基础晶圆结构表面涂覆形成缓冲前体层8。对所述缓冲前体层8进行干法刻蚀，去除所述晶粒1以及耐击穿层3上方的全部缓冲前体层8，以及所述间隔区域7上方的部分缓冲前体层8，形成所述缓冲层2。在一些实施方案中，所述干法刻蚀具体可以包括如下的步骤：采用图案化光刻方法，对所述晶粒和耐击穿层3的对应区域进行第一干法刻蚀，去除所述晶粒1和耐击穿层3上方表面的全部缓冲层前体8；采用图案化光刻方法，对所述缓冲层2的对应区域进行第二干法刻蚀，去除所述缓冲层2的对应区域上方的部分缓冲层前体8，形成所述缓冲层2。作为具体的实施示例，上述示例方案中的聚酰亚胺层可以通过光刻的形式去除不需要位置的聚酰亚胺，剩余的地方再通过第二次光刻刻蚀的方式得到需要的厚度，进而形成特定厚度的缓冲层2。在一些实施方案中，所述光刻胶层5的厚度可以为2μm以上。在一些实施方案中，所述耐击穿层3的生长方法可以选自PECVD。当然，其他物理气相或化学气相沉积法制得的耐击穿层3依然可以具有同样的技术效果。基于上述晶圆结构和/或制作方法，本发明实施例的另一方面还提供的一种晶圆结构的高压测试方法，包括如下的步骤：提供上述任一实施方式所提供的防止器件高压击穿的晶圆结构，或提供基础晶圆结构，并采用上述任一实施方式所提供的制作方法形成防止器件高压击穿的晶圆结构；对所述晶圆结构中的晶粒1进行探针测试。以下通过若干实施例并结合附图进一步详细说明本发明的技术方案。然而，所选的实施例仅用于说明本发明，而不限制本发明的范围。实施例1本实施例示例一防止器件高压击穿的晶圆结构的制备过程，具体如下所示：1、取如图2a所示的SiC晶圆，其切割道宽度为80μm，清洗后放到涂胶机上，形成一层平铺整个晶圆的光刻胶薄层，光刻胶厚度为2um，涂胶后的状态如图2b所示。2、如图2c，所示通过光刻胶曝光，在切割道上形成需要生成SiO2层的位置，宽度为40um。3、如图2d所示，通过PECVD的工艺，在步骤2中的光刻胶开孔位置生成SiO2膜层，作为耐击穿层3，厚度为0.5um。4、如图2e所示，SiO2生长结束后，通过干法刻蚀的方式，去除多余的光刻胶。5、如图2-f所示，利用涂胶显影机在整个晶圆表面形成一层聚酰亚胺层作为缓冲前体层8，厚度2um。6、如图2g所示，通过干法刻蚀机，刻蚀掉多余的聚酰亚胺层，只在切割道边缘留下聚酰亚胺层作为缓冲层2，厚度为0.8um。基于高压测试机台对本实施例制作的晶圆结构中的晶粒1进行了电特性测试，最高电压施加至1500V，未发生击穿打火现象。实施例2本实施例示例一防止器件高压击穿的晶圆结构的制备过程，与实施例1大体相同，区别主要在于：切割道宽度为30μm，缓冲层2宽度为5μm，厚度为0.5μm，设置于切割道中央的SiO2层宽度为20μm，厚度为0.35μm。基于高压测试机台对本实施例制作的晶圆结构中的晶粒1进行了电特性测试，最高电压施加至1200V，未发生击穿打火现象。实施例3本实施例示例一防止器件高压击穿的晶圆结构的制备过程，与实施例1大体相同，区别主要在于：切割道宽度为80μm，缓冲层2宽度为20μm，厚度为1μm，设置于切割道中央的SiO2层宽度为40μm，厚度为1μm。基于高压测试机台对本实施例制作的晶圆结构中的晶粒1进行了电特性测试，最高电压施加至1560V，未发生击穿打火现象。实施例4本实施例示例一防止器件高压击穿的晶圆结构的制备过程，与实施例1大体相同，区别主要在于：耐击穿层3的材质替换为SiN，缓冲层2的材质替换为SiN。需说明的是，虽然上述耐击穿层3和缓冲层2的材质相同，但由于是在不同步骤中分别形成的，两者之间依然具有明显的分界，仍然属于两个不同的功能层，而非在分子级或晶粒级合为一体的单一膜层。基于高压测试机台对本实施例制作的晶圆结构中的晶粒1进行了电特性测试，最高电压施加至1400V，未发生击穿打火现象。实施例5本实施例示例一防止器件高压击穿的晶圆结构的制备过程，与实施例1大体相同，区别主要在于：耐击穿层3的材质替换为叠层的SIO2和SiN，SIO2位于SiN的下面。缓冲层2的材质替换为SIO2和polymide的双层结构。基于高压测试机台对本实施例制作的晶圆结构中的晶粒1进行了电特性测试，最高电压施加至1500V，未发生击穿打火现象。且SIO2和SiN都具有较强的抗击穿特性，此外，本实施例采用两者的结合，还可以提高防水汽的性能。空白例1本对比例示例直接以实施例1相同的基础晶圆结构直接进行高压测试的过程：采用实施例1步骤1中的基础晶圆，以同样的方法和设备进行高压测试，在电压施加到800V时，即时常发生打火放电现象。对比例1本对比例示例一晶圆结构的制备及高压测试过程，与实施例1大体相同，区别主要在于：步骤2中曝光时，开口的宽度等于切割道宽度，且省略步骤5-6，所制得的晶圆结构中，作为耐击穿层3的SiO2层直接与晶粒1相接，而未间隔缓冲层2。以同样的方法和设备对本对比例提供的晶圆结构进行高压测试，在电压施加到1040V时，即时常发生打火放电现象，且对本对比例提供的晶圆结构进行分切切割时，与实施例1不同，边缘常见崩角剥落现象。对比例2本对比例示例一晶圆结构的制备及高压测试过程，与实施例1大体相同，区别主要在于：步骤2中曝光时，开口的宽度增加，使得缓冲层2的宽度小于5μm，为3μm。以同样的方法和设备对本对比例提供的晶圆结构进行高压测试，在电压施加到990V时，即时常发生打火放电现象，且对本对比例提供的晶圆结构进行分切切割时，与实施例1不同，边缘也会常见崩角剥落现象，但该现象的严重程度低于对比例2。基于上述实施例以及对比例，可以明确，本发明实施例通过设置耐击穿层3，提高了晶粒1电极与切割道之间的耐击穿能力，同时配合设置缓冲层2，一方面能够继续提升上述耐击穿能力，另一方面还能够增强切割时切割道上耐击穿层3的稳定性，更好的释放切割时产生的应力，避免边缘破损。由此，本发明实施例所提供的晶圆结构通过耐击穿层3与缓冲层2的配合设置，避免了在进行高压测试时的击穿现象，同时还避免了切割时耐击穿层3的损坏导致的晶粒1边缘破损现象。应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
