csl_multi_dim_bitrange br_bitrange(3);
br_bitrange.set_dim_width(0,2);   
br_bitrange.set_dim_width(1,3); 
br_bitrange.set_dim_width(2,4);      
csl_unit u_unit1{
  
        csl_signal      sgn_sgn1,
                        sgn_sgn2(wire, 4),     
                        sgn_sgn3(reg, 0,3),  //lower & upper
                        sgn_sgn4,
                        sgn_sgn5,
                        sgn_sgn6;


        u_unit1(){
              
                sgn_sgn4.set_number_of_dimensions(3);
                sgn_sgn4.set_dim_bitrange(0,br_bitrange);
                sgn_sgn4.set_dim_bitrange(1,br_bitrange);
                 sgn_sgn4.set_dim_range(2,5,1);  
        }
};
