module verify(clock, net1 , net2, verifyWire);
input clock;
input [7:0]net1[2:0];
input [7:0]net2[2:0]; //operando fonte, 0= já disponível
output [2:0]verifyWire;

integer i;

	always@(posedge clock)
	begin
		for(i=7; i>=0; i=i-1) begin
		
		if(net1[i]== 3'b000 && net2[i]== 3'b000) begin
			verifyWire = i;
			break;
		end

		end

	end

endmodule