of computation (from processors) and communications 
(from network-on- chip). 2) High cost of TSV. 3) Lack 
of TSV-based 3D IC testing methods and yield 
improving approaches. 4) difficulties in 
heterogeneous integration. 
 This project aims at advanced 3D IC platform 
technology. To solve the problems in future advanced 
platform, 5 projects are presented: 1) Design and 
analysis of memory architecture for 3D chip 
multiprocessor. 2) Thermal-aware 3D Network-on-Chip 
algorithm and architecture design. 3) High-speed 
interface circuit design for 3D ICs. 4) Advanced 
testing and diagnosis techniques for 3D IC. 5) Sensor 
and peripheral circuit design for 3D heterogeneous 
integrated system. 
英文關鍵詞： TSV, 3D IC, Platform Technology, CMP Memory 
Architecture, Thermal-aware, NoC, SERDES, Testing, 
Diagnosis, Heterogeneous Integration, Sensor and 
Peripheral Circuit. 
 
 1 
 
總計畫：前瞻三維積體電路之平台技術研究與發展(2/2) 
研究成果報告 
 
一、前言  
(I) 晶片系統發展背景陳述 
半導體產業一直跟隨製程進步發展，隨著電晶體元件的縮小，單位面積內可裝進的邏輯數量不斷增加，而建構的積體電路也愈趨複雜。
單一晶片的功能由基本功能的邏輯閘，進步為功能導向之特殊應用積體電路(Application-Specific IC, ASIC)，更進一步演變為系統層級之系統
晶片(System-on-Chip, SoC)。應用積體電路創造產值的微電子業，除了過去在意的成本與效能，對於系統尺寸與附加功能開始更加重視。圖一
為半導體之創新週期示意圖，過去透過製程的進步，達成了晶片成本的降低與效能的提升。 
 
 
圖一 半導體的創新週期示意[1] 
 
過去在二維積體電路上，透過平台式設計(Platform-based design)技術，降低了整合一個系統各部份元件的困難度；然而隨著對於微電子系
統的需求愈趨複雜，系統整合已從過去的元件層級，進入到要整合越來越多子系統的層級。在同時考量成本、效能、尺寸，以及附加功能的
條件下，目前仍有許多挑戰待解決。主要的困難點包括： 
(1) 成本難以降低：單一晶粒(die)電晶體增加使面積變大，良率下降，測試成本大幅升高。 
(2) 效能受限於電晶體密度以及連線或封裝上的頻寬限制：高速度之電路有的熱密度(Thermal Density)問題限制了單位面積下可達到的效能；
銅導線線寬縮小所造成的阻抗增加，使得訊號延遲效應更明顯。 
(3) 尺寸下界(Form factor)難以更進一步的縮小：目前使用的wire-bounding方式，線與線之間的距離已達到機台的極限。 
(4) 整合異質製程的困難：除邏輯、記憶體、RF電路以外，整合微機電系統(Micro Electro Mechanical Systems，MEMS)、各種感測器(Sensor)，
以及光學元件等的製造成本很高，且介面電路的設計相當困難。 
  在共同考量成本與尺寸下，系統封裝(System-in-Package, SiP)的技術發展十分成熟[3]-[9]，如圖二所示，透過二維連接不同晶粒，降
低成本；或將記憶體以Wire Bounding方式連結堆疊起來的三維封裝方式，降低了印刷電路板的面積，達到縮小尺寸的目標。然SiP可視為階段
性的解決方案，近年來基於穿矽通孔(Through Silicon Via, TSV)的三維積體電路(Three Dimensional Integrate Circuits, 3D ICs)已被視為可以解決
上述挑戰的主要方法[10]-[15]。 
 3 
 
 
圖三 三維積體電路之溫度問題 
   
以先進平台而言，造成溫度問題的功耗來源主要可區分為兩者： 
 平台處理器的運算功耗：以目前單晶片多處理器平台(Chip-Multiprocessor, CMP)而言，由於較有應用彈性(Flexibility)，其計算單元、
暫存器、晶片上快取記憶體、控制電路等均為通用架構非針對應用特殊化，故操作頻率通常較特殊應用積體電路(ASIC)高，功率密
度也高。在三維方向重疊將使功率密度大幅增加，將問題嚴重化。 
 平台處理器間資訊交換的功耗：為了使計算單元能被充分運用，有效且快速地將資料搬運到指定的區域是晶片內通訊的主要目標。
晶片內網路系統在許多先進平台中取代了匯流排架構[31][32]，被視為未來應用在彈性且複雜之平台的主流交換架構。然而研究[33]
指出，這樣需求資料交換率，將造成晶片內網路的功耗達到與計算功耗相近的水平，因此針對晶片內網路設計有利於降低溫度的機
制是必要的研究。 
 TSV成本問題 [23]-[25]：與目前深次微米製程之 Via 或水平方向的金屬連線相比，TSV 的尺寸非常大，目前可量產的技術水平在數十微
米長寬的等級。因此不同層晶粒，要交換等流量之資訊所使用的連線成本遠大於同層內的連線成本，如圖四所示。 
 
 
圖四 跨晶粒間資料傳遞成本問題 
 
 測試問題 [26]-[29]：由於需要額外的 TSV 形成與導入製程、晶圓薄化製程、晶片的堆疊與結合製程等，過程中可能出錯的機會提升，
因此額外的測試方法是必須的；為了確保每顆積體電路最終為無瑕疵晶粒(Known Good Die, KGD)，測試成本勢必提升許多；而良率(Yield)
的控制問題以及改善方法目前更是完全缺乏，將造成如圖五所示之問題。 
 
 
圖五 TSV 增加造成晶片良率下降[30] 
 5 
 
2D CMP
off-chip interconnect
processor core + cache processor core cache DRAM
Data/addr busses between DRAM & memory controller
(a)  Baseline 3D memory 
architecture
(b) Enhanced 3D memory architecture 
with lower temperature and higher 
memory bandwidth
 
圖七 二維與三維單晶片多處理器之比較 
 
(II) 子計畫二： 熱感知三維晶片內網路之演算法與架構設計(Thermal-Aware 3D NoC Algorithm and Architecture Design) 
 本計劃將研究三維晶片內網路中的溫度議題。隨著製程演進，晶片內網路成為多核心平台晶片內通訊的常用架構。而結合三維積體電
路技術後，三維晶片內網路更具有高整合密度、提升網路頻寬、降低連線延遲與功耗等好處。但當晶片內網路建置在三維積體電路環境時，
溫度問題將會比二維晶片內網路更加嚴重。三維積體電路在相同面積下將堆疊數倍的晶粒，因此將造成功率密度急遽增加與各層散熱能力
不同等問題。此外，在三維積體電路系統中，網路所造成的溫度跟處理器所造成的溫度皆是造成晶片溫度上升的主要來源。因此晶片內網
路所造成的溫度是不可忽視的。在本計畫中，我們希望可以利用溫度感知的設計概念來解決上述的問題。透過溫度感知的技術，可確保晶
片操作在安全溫度範圍內不會燒燬，也將有效的把系統效能做均勻分配，使得原本高溫部份的工作量由低溫部分承擔，達到整體溫度統計
變異數更小的目的，讓設計上對於溫度極限有更大的空間並擁有更好的效能。根據以上的想法，我們將從架構和演算法上探討。透過建立
精確的架構層級晶片內網路模擬器與功率/溫度模型，並針對 1)動態溫度管理機制、2)三維晶片內網路之映射擺置分析、3)三維晶片內網路
之繞線演算法與交通控制、4)低功率與低溫度之資料編碼等部分開發對應的技術。運用上述之技術，可以使系統能在溫度過高時執行控管，
避免溫度超過極限，以減少三維晶片內網路系統之效能損失。 
 
 
圖八 具溫度感知三維晶片內網路之重點研究主題 
 
(III)  子計畫三： 適用於三維積體電路之高速介面電路設計 (High-Speed Interface Circuit Design for 3D ICs) 
 3D ICs 的不同晶粒間藉由 TSV 來傳遞訊號，但是 TSV 的成本很高，我們希望能將 TSV 的數量減至愈少愈好。假如原本要將一組 N-bit
平行訊號傳到其他層的晶粒，為了節省成本，我們無法使用 N 個 TSV。最理想的情況是只使用一個 TSV，這意味著我們要先將 N 位元平
行訊號透過多路轉換器轉為一位元串列訊號，再經由 TSV 傳遞出去，此時的訊號是一高速訊號，頻率為原來的 N 倍。而接收端為了將這
串列訊號轉為原本的平行訊號，會需要一個時脈資料回復電路將串列訊號中的時脈取出來，再利用這時脈把資料解出，最後再通過一個多
路分解器將串列訊號轉為平行訊號。這整個架構稱作 SERDES(Serializer to Deserializer)。不同晶粒間訊號的傳遞示意圖如圖九。訊號藉由
TSV傳輸，透過 SERDER和接收端晶片作聯繫。圖中之 SERDES 為我們子計畫所要設計之高速介面。 
在高速介面電路的設計上有許多考量：1.為了因應高速輸入訊號，要能夠操作在高速。2.3D ICs就是希望將積體電路做的更加緊密，
 7 
 
四、主要創新技術 
(I) 子計畫一：三維晶片多處理器記憶體架構之設計與分析 (Design and Analysis of Memory Architecture for 3D Chip 
Multiprocessor) 
隨著三維積體電路(3D IC)的發展，對於其所帶來的熱問題越來越嚴重，微通道液冷技術可被預見是能有效解決此問題的方法。然而，因
為對於微通道液體的熱模擬是非常複雜的，尤其是其熱醒效應(thermal-wake)中，透過熱流傳輸本地的熱源會造成位於熱流下游的部分產生熱
醒效應，所以對於該項技術的模擬中非常具挑戰性。在這計畫中，我們提出一個同時具備模擬平行熱傳輸，及垂直方向的熱傳輸的方向的方
法。並將此項功能整合硬體網路的熱阻中(如圖十一)。透過此技術，可讓熱傳與熱導的同步模擬不需要再憑藉著耗時的遞迴方法來完成。透過
與商業數值運算的軟體的驗證結果顯示本計畫所提出的模型在考慮熱醒效應的預測下，誤差小於2.7%。而不考慮熱醒效應的預測則產生了9.8%
的誤差。為了達成更進一步的加速，我們提出了通道合併(Channel-merging)的技術來取代單一虛擬通道替代多通道(multiple channel with a 
virtual single channel)技術，使我們可以使用非常少的節點來模擬等效的熱傳導特性。結果顯示我們的方法與把四個微通道合併成一個虛擬通
道的作法比較起來，我們的方法的模擬誤差小於5%，並且得到了3,300倍的加速。 
利用我們提出的模型，可以描繪出微通道液冷三維積體電路(3D ICs)的熱行為特性並跟傳統的氣冷三維積體電路(3D ICs)比較。我們發現
在擁有微通道液冷技術的情況下，層與層之間的平行冷卻路徑讓它的熱表現能夠擴展到不同的層數。此外，結合我們所提出的熱模型的放置
器(Placer)可以降低六層的微通道液冷三維積體電路(3D ICs)的溫度峰值20.8度，遠大於其他兩種類型的放置器，一種是只考慮熱傳導的熱模
型，另一種是在每一層中將流向中的能量大小利用簡單降階排列來重新配置熱源。 
  
 
圖十一 引入熱醒效應參數(α)至傳統的熱組網路中 
(T, P, 和 R 分別代表溫度、功耗以及熱組；下標Si 和 F代表矽材料以及液態流) 
 
(II) 子計畫二：熱感知三維晶片內網路之演算法與架構設計(Thermal-Aware 3D NoC Algorithm and Architecture Design) 
A. 效能與熱感知三維晶片內網路開發平台 
本計畫透過熱流與資料流的耦合現象，拓展既有的二維晶片內網路模擬平台(Noxim)以及熱模擬平台(Hotspot)，開發出一套高精準度的效
能與熱感知的三維晶片內網路開發平台。圖十二為此平台運作之示意圖，我們將Noxim在單位時間內所產生之資料流變化透過Intel 所開發的
80核晶片內網路(TeraFlop)中的功率模型(Power Model)轉換成單位時間內的功率消耗，最後在透過Hotspot將此功率消耗資訊轉換成單位時間內
的溫度變化值。透過此溫度資訊，我們可驗證本子計畫所開發的熱感知相關之演算法的正確性。實驗結果顯示，本模擬平台與商業熱模擬軟
體(CFD-RC)的結果誤差在±5°K內。透過此平台的開發，未來也可開放給欲從事三維積體電路研發的工業界與學術界使用。 
 9 
 
(III) 子計畫三：適用於三維積體電路之高速介面電路設計 (High-Speed Interface Circuit Design for 3D ICs) 
A. 雙模震盪器設計 
對於系統高速時脈之產生，傳統的環形振盪器無法達到低功率以及高速的震盪頻率，而共振腔振盪器需要大面積的被動電路，違背高度
積體化的目標；我們開發出一種雙延遲路徑技術實現環形震盪器，經過嚴謹的分析並建立出模型，可輕易的藉由控制初始條件，達到兩種不
同的震盪頻率：共模震盪與差模震盪。此振盪器可運用於高速，小面積的系統設計，如圖十五所示。 
A I
in1+
in2+
in1-
in2-
in1+
in2+
in1-
in2-
in1+
in2+
in1-
in2-
in1+
in2+
in1-
in2-A `I
B I
B `I
A Q
A `Q
B Q
B `Q
V in1+
V in1-
V in2+
V in2-
V out-
V out+
gm1
gm1
gm7
gm7
gm5
gm5
A I
in1+
in2+
in1+
in2+
in1+
in2+
in1+
in2+
B I A Q B Q
V in1
V in2
V out+
gm1
gm7
A I
in1+
in2+
in1+
in2+
in1+
in2+
in1+
in2+
B I
A Q B Q
gm5
=
Differential Mode Oscillation
Common-Mode Oscillation
 
圖十五 雙模震盪器 
 
B. 低功率寬鎖定範圍技術的延遲鎖相迴路設計 
為了解決時脈以及資料訊號在各層晶片中傳輸可能發生的失真和偏移問題，提出低功率寬鎖定範圍技術的延遲鎖相迴路。並且克服了傳
統延遲鎖相迴路為同步長時間的延遲，而會面臨到的震鈴效應(ringing effect)，提出的延遲鎖相迴路如圖十六所示，擁有非常穩定，抗雜訊，
低抖動，無震鈴效應等幾項優點，如圖十七所示。 
Phase
Selector
VCDL , Δt
Charge
 Pump
Dummy
    ΔT
PFD
Mux
Mux
Replica VCDL , Δt
Fin
Fdummy
Fout
FVCDL
Phase
Phase
Low-Pass
Filter
Vctrl
     
Settling Time
Conventional DLL
Proposed DLL
1.80
1.76
1.72C
o
n
tr
o
l 
V
o
lt
a
g
e
 (
V
o
l)
0 50 100 150
Time (cycle)
 
           圖十六 任意寬域延遲之低抖動去偏斜時脈產生器                                 圖十七 克服震鈴效應的暫態響應 
 
(IV) 子計畫四：三維積體電路之前瞻測試與診斷技術 (Advanced Test and Diagnosis Techniques for Three Dimensional 
Integrated Circuits) 
三維積體電路(3D IC)和傳統積體電路(2D IC)相比有較多的優點，雖然如此，它仍有許多困難需要被克服，其中，3D IC的測試被視為一
個極大的挑戰之一，3D IC的高功率密度容易造成溫度的升高，導致測試良率下或者是測試時間增長。在這個計畫中我們提出了一種適用於三
維積體電路的溫度感知測試排程最佳化的方法，我們可以用簡單的熱電阻模型快速的估計整體測試排程的溫度，不須透過模擬的方式，我們
提出的方法能產生一個低於最高溫度限制的測試排程。 
圖十八為所提出最佳化方法的整體流程圖，這個工具所要求的輸入為3D IC每個 core的可測試設計的資訊、功率資訊和floorplan的資訊，
可測試設計的資訊包括測試腳位的個數、每個掃描鏈的個數和長度，功率資訊則為每個core測試時的功率，而floorplan資訊則為每個核心的3D
位置 (XYZ)。圖十九是一個經過我們的程式最佳化過後的3D IC測試排程，可以看到在每個測試區塊中TAM的使用量在我們所設定的最大頻
寬以下，溫度也被限制在最高溫度限制以下。 
 11 
 
參考文獻 
[1] W. Radermacher et al., presentation slide of “Test of TSV-based 3D IC” in CTO forum in Semicon Taiwan 2008, http://www.semicontaiwan.org/SCTAIWAN-CT/index.htm 
[2] EEric Beyne, presentation slide of “TSV Technology Overview” in CTO forum in Semicon Taiwan 2008, http://www.semicontaiwan.org/SCTAIWAN-CT/index.htm 
[3] W. Topol et al., “Three-dimensional integrated circuits,” IBM J. Res. Develop., vol. 50, no. 4/5, pp. 491–506, 2006. 
[4] B. Black et al., “Die stacking (3D) microarchitecture,” in Proceedings of International Symposium on Microarchitecture, pp. 469–479, Dec. 2006. 
[5] Samsung. [Online]. Available: http://www.samsung.com/ 
[6] Tezzaron. [Online]. Available: http://www.tezzaron.com/technology/FaStack.htm 
[7] W. Rhett Davis, et al.,  “Demystifying 3D ICs-- the pros and cons of going vertical,” IEEE Design & Test of Computers, pp.498-510, 2005. 
[8] R.M. Lea, et al., “A 3-D Stacked Chip Packaging Solution for Miniaturized Massively Parallel Processing,” IEEE Trans. Advanced Packaging, vol. 22, no. 3, pp. 424-432, Aug. 
1999. 
[9] R. J. Gutmann et al., “Three-dimensional (3D) ICs: A technology platform for integrated systems and opportunities for new polymeric adhesives,” International IEEE 
Conference on Polymers and Adhesives in Microelectronics and Photonics, pp. 173–180, 2001. 
[10] S. Spiesshoefer, et al.“Z-Axis Interconnects Using Fine Pitch, Nanoscale Through-Silicon Vias: Process Developmeint,” in Proceedings of 54th Electronic Components and 
Technology Conference, pp. 466-471 , 2004.  
[11] K. Takahashi and M. Sekiguchi , “Through Silicon Via and 3-D Wafer/Chip Stacking Technology,” in Symposium on VLSI Circuits, pp. 89-92, 2006. 
[12] S. Spiesshoefer, and L. Schaper, “IC stacking technology using fine pitch, nanoscale through silicon vias”, in Proceedings of 53rd Electronic Components and Technology 
Conference, pp. 631-633, 2003. 
[13] R. Hon and S.W.R. Lee, “Design, Process Development and Prototyping of 3D Packaging with Multi-Stacked Flip Chips and Peripheral Through Silicon Via Interconnection,”  
31st International Conference on Electronics Manufacturing and Technology, pp. 80-85, 2007. 
[14] R. Nagarajan, Liao Ebin, Lee Dayong, Soh Chee Seng, K. Prasad, and N. Balasubramanian, "Development of a novel deep silicon tapered via etch process for through-silicon 
interconnection in 3-D integrated systems," in Proceedings of 56th Electronic Components and Technology Conference, pp. 383-387, 2006. 
[15] P. Ramm, M.J. Wolf, A. Klumpp, R. Wieland, B. Wunderle, B. Michel, and H. Reichl, "Through silicon via technology — processes and reliability for wafer-level 3D system 
integration," Electronic Components and Technology Conference, pp.841-846, 27-30 May 2008. 
[16] Y. Li et al., “Performance, energy, and thermal considerations for SMT and CMP architectures,” in Proceedings of International Symposium on Computer Architecture, pp. 
71–82, Feb. 2005. 
[17] J. Donald and M. Martonosi, “Techniques for Multicore Thermal Management: Classification and New Exploration”, International Symposium on Computer Architecture, 
pp.78-88, 2006. 
[18] D. Brooks and M. Martonosi, “Dynamic thermal management for high-performance microprocessors,” in Proceedings of International Symposium on High-Performance 
Computer Architecture, pp. 171–182, Jan. 2001. 
[19] T.-Y. Chiang, K. Banerjee, and K.C. Saraswat, “Analytical thermal model for multilevel VLSI interconnects incorporating via effect,” IEEE Electron Device Letters, pp. 31-33, 
2002. 
[20] K. Banerjee, A. Mehrotra, A. Sangiovanni-Vincentelli, and C. Hu, “On thermal effects in deep sub-micron VLSI interconnects,” in Proceedings of the 36th ACM/IEEE Conference 
on Design Automation, pp. 885-891, 1999. 
[21] S. Im, and K. Banerjee, “Full chip thermal analysis of planar (2-D) and vertically integrated (3-D) high performance ICs,” International Electron Devices Meeting, pp. 727-730, 
2000.  
[22] K.-Y. Chao, and D. F. Wong, “Thermal placement for high-performance multichip modules,” ICCD '95 Computer Design: VLSI in Computers and Processors, pp. 218-223, 1995. 
[23] K. Crofton, presentation slide of “TSV Formation Equipment & Integration Challenges” in CTO forum in Semicon Taiwan 2008, 
http://www.semicontaiwan.org/SCTAIWAN-CT/index.htm 
[24] A. Jain, presentation slide of "Three-dimensional (3D) Technology: An Overview of Challenges and Opportunities" in 3D IC Design and Architecture Workshop, 
http://nthucad.cs.nthu.edu.tw/Taiwan-3dworkshop/slides/3-Freescale-Jain.pdf 
[25] P. Marchal, presentation slide of "PathFinding – Determining the technology/design sweetspot" in 3D IC Design and Architecture Workshop, 
http://nthucad.cs.nthu.edu.tw/Taiwan-3dworkshop/slides/4-Marchal-IMEC.pdf 
[26] S. F. Al-Sarawi, D. Abbott, P. D. Franzon, "A review of 3-D packaging technology," Components, Packaging, and Manufacturing Technology, Part B: Advanced Packaging, 
IEEE Transactions on , vol.21, no.1, pp.2-14, Feb 1998 
[27] A. W. Topol, et al., “Three-dimensional integrated circuits,” IBM journal of research and development, pp.491-506, 2006. 
[28] R. S. Patti, "Three-Dimensional Integrated Circuits and the Future of System-on-Chip Designs," Proceedings of the IEEE , vol.94, no.6, pp.1214-1224, June 2006 
[29] C. Ferri, S. Reda, R. I. Bahar, “Parametric yield management for 3D ICs: Models and strategies for improvement” ACM Journal on Emerging Technologies in Computing 
Systems (JETC) Volume 4, Issue 4, Article No.19, 2008. 
[30] I. Loi, et al., "A low-overhead fault tolerance scheme for TSV-based 3D network on chip links," Computer-Aided Design, 2008. ICCAD 2008. IEEE/ACM International 
Conference on , vol., no., pp.598-602, 10-13 Nov. 2008 
[31] S. Vangal et al., “An 80-tile 1.28 TFLOPS networks-on-chip in 65 nm CMOS,” in Proceedings of International Solid-State Circuits Conference, pp. 98–100, Feb. 2007. 
[32] D. Wentzlaff, et al., "On-Chip Interconnection Architecture of the Tile Processor," IEEE Micro, Vol. 27,  Issue 5,   pp.15-31, Sept.-Oct. 2007. 
[33] L. Shang, L. Peh, A. Kumar, and N.K. Jha, “Thermal Modeling, Characterization and Management of On-Chip Networks,” in Proceedings of the 37th Annual IEEE/ACM 
international Symposium on Microarchitecture, International Symposium on Microarchitecture, pp. 67-78, 2004. 
[34] J. A. Hutchby, G. I. Bourianoff, V. V. Zhirnov, J. E. Brewer, "Extend the road beyond CMOS," IEEE Circuits and Devices Magazine, Vol 8, Issue 2, pp.28-41, March 2002. 
[35] A. S. Brown, el al., "Heterogeneous integration: from substrate technology to active packaging," Electron Devices Meeting, 2001. IEDM Technical Digest. pp.9.3.1-9.3.4, Dec. 
2001. 
出國報告（出國類別：國際合作） 
 
 
 
 
參訪亞利桑納州立大學 
 
 
 
 
 
 
 
 
服務機關：台大電子所 
姓名職稱：吳安宇 教授 
派赴國家：美國 
出國期間：2011/06/30-2011/8/11 
參訪日期：2011/07/26 
 
 
  
 圖一、本人和 Chaitali Chakrabarti教授進行學術交流與討論 
 
圖二、與亞利桑納州立大學 Chaitali Chakrabarti教授合影 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：吳安宇 計畫編號：99-2220-E-002-020- 
計畫名稱：前瞻三維積體電路之平台技術研究與發展--總計畫(2/2) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際
已達成數)
本計畫
實際貢
獻百分
比 
單位 
備註（質化說明：如
數 個 計 畫 共 同 成
果、成果列為該期刊
之封面故事...等）
期刊論文 0 0 0%  
研究報告/技術報告 0 0 0%  
研討會論文 0 0 0% 
篇 
 
論文著作 
專書 0 0 0%   
申請中件數 0 0 0%  專利 已獲得件數 0 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 1 1 100%  
博士生 1 1 100%  
博士後研究員 0 0 0%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 0% 
人次 
 
期刊論文 1 1 100% 
[1]Lin, C.-T. and 
Huang, 
C.-W., ’Low-Power 
and High-Sensitivity
Humidity Sensor Using 
Fe-Al-Polyaniline 
Blends,’ IEEE 
Sensors Journal, 10, 
6, pp1142-1146, 2010.
研究報告/技術報告 0 0 0%  
研討會論文 1 2 50% 
篇 [1]C.-T. Lin, C.-W. 
Huang, J.-C. 
Wang, ’Poly-Silicon 
Nanowire FET Chemical 
Sensor,’ 
Proceedings of ASME 
2010 First Global 
Congress on 
NanoEngineering for 
Medicine and Biology, 
Houston, Texas, Feb. 
2010. 
論文著作 
專書 0 0 0% 章/本  
國外 
專利 申請中件數 0 0 0% 件  
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 ■申請中 □無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
(一)學術： 
1.在溫度感知技術中，提出了效能與溫度協同設計的相關演算法，並已發表於本年度的
VLSI-DAT、SOCC、VLSI-CAD 等國內外知名研討會中。 
2.在三維積體電路可靠度設計方面，提出了以環為主的自我測試與修復技術，並已發表於
Design Automation on Embedded System 中。 
3.對於三維積體電路高速介面電路設計，已提出了雙模組與雙路徑之環狀震盪器來提升傳
輸效能，並已發表在本年度的 IEEE TCAS-I 與 IEEE TCAS-II 中。 
4.對於三維記憶體架構設計中，提出了考量系統應用程式需求之分散式記憶體介面電路合
成演算法。 
5.在熱感知的自我測試技術中，已提出了簡化的 3D IC 熱電阻模型以加速熱感知測試排程
的最佳化速度。 
 
(二)社會： 
三維積體電路是前瞻的先進技術，可以大幅縮短晶片上的通訊時間，增進系統晶片效能，
是目前積體電路發展的主流方向。本計畫對於社會面上的正向助益如下： 
1.三維系統晶片之分散式記憶體介面電路合成演算法的提出，有助於晶片製造成本的降
低。 
2.台灣產業在積體電路的製造與封裝技術上領先全球，本計畫在進行過程中，也培育了解
