`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: sihao.tsang@gmail.com 
// 
// Create Date: 2023/07/08 23:53:19
// Design Name: 
// Module Name: uart_recv
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module uart_recv(
    // Input 
    input               sys_clk,    // 系y差分入r
    input               sys_rst_n,  // 系y臀唬低平有效
    input               uart_rxd,

    // Output       
    output              uart_txd,
    output reg          uart_done,  // 接收一完成酥
    output reg [7:0]    uart_data   // 接收的
);

	// parameter define
	parameter  CLK_FREQ = 50000000;     // 系yrl率
	parameter  UART_BPS = 115200;       // 串口波特率，波特率即每秒鬏多少位
	localparam BPS_CNT = CLK_FREQ / UART_BPS;   // 前波特率下，串口鬏一位所需要的系yr周期
	// 1 frame data: start bit + bit0 + bit1 + bit2 + bit3 + bit4 + bit5 + bit6 + bit7 + stop bit

	// reg define
	reg        uart_rxd_buffer_1;
	reg        uart_rxd_buffer_2;
	reg [15:0] clk_cnt;                // 系yr灯
	reg [ 3:0] rx_cnt;                 // 系y灯
	reg        rx_flag;                // 接收^程酥拘盘
	reg [ 7:0] rx_data;                // 接收寄存器

	// wire define
	wire       start_flag;

	//*****************************************************
	//** main code
	//*****************************************************

	// 捕@接收端口下降沿（起始位），得到一r周期的}n信
	assign start_flag = uart_rxd_buffer_2 & (~uart_rxd_buffer_1);

	//  UART 接收端口的延tr周期
	always @(posedge sys_clk or negedge sys_rst_n) begin
		if (!sys_rst_n) begin
			uart_rxd_buffer_1 <= 1'b0;
			uart_rxd_buffer_2 <= 1'b0;
		end
		else begin
			uart_rxd_buffer_1 <= uart_rxd;
			uart_rxd_buffer_2 <= uart_rxd_buffer_1;
		end
	end

	// }n信 start_flag 到_r，M入接收^程
	always @(posedge sys_clk or negedge sys_rst_n) begin
		if (!sys_rst_n)
			rx_flag <= 1'b0;
		else begin
			// zy到起始位
			if (start_flag)         
				rx_flag <= 1'b1;    // M入接收^程，酥疚 rx_flag 拉高
			// 档酵Ｖ刮r（且系yr灯饔档位中g），停止接收^程
			else if((rx_cnt == 4'd9) && (clk_cnt == BPS_CNT/2)) 
				rx_flag <= 1'b0;    // 接收^程Y束，酥疚 rx_flag 拉低
			else
				rx_flag <= rx_flag;
		end
	end

	// M入接收^程后，酉到yr灯
	always @(posedge sys_clk or negedge sys_rst_n) begin
		if (!sys_rst_n)
			clk_cnt <= 16'd0;
		else if (rx_flag) begin     // 如果於接收^程中
			if (clk_cnt < BPS_CNT - 1)  // 系yr颠_到一波特率周期
				clk_cnt <= clk_cnt + 1'b1;
			else
				clk_cnt <= 16'd0;   // 系yr灯饔狄波特率周期后清零
		end
		else
			clk_cnt <= 16'd0;       // 接收^程Y束，灯髑辶
	end

	// M入接收^程后，咏邮灯
	always @(posedge sys_clk or negedge sys_rst_n) begin
		if (!sys_rst_n)
			rx_cnt <= 4'd0;
		else if (rx_flag) begin     // 如果於接收^程中
			if (clk_cnt < BPS_CNT - 1)  // 系yr颠_到一波特率周期
				rx_cnt <= rx_cnt + 1'b1;    
			else
				rx_cnt <= rx_cnt;
		end
		else
			rx_cnt <= 4'd0;       // 接收^程Y束，灯髑辶
	end

	// 根接收灯砑拇 uart 接收端口
	always @(posedge sys_clk or negedge sys_rst_n) begin
		if (!sys_rst_n)
			rx_data <= 8'd0;
		else if (rx_flag)         // 系y於接收^程
			// 判嘞到yr灯饔凳欠竦位中g（档位中gr是最定的）
			if (clk_cnt == BPS_CNT / 2) begin
				case (rx_cnt)
					4'd1: rx_data[0] <= uart_rxd_buffer_2;
					4'd2: rx_data[1] <= uart_rxd_buffer_2;
					4'd3: rx_data[2] <= uart_rxd_buffer_2;
					4'd4: rx_data[3] <= uart_rxd_buffer_2;
					4'd5: rx_data[4] <= uart_rxd_buffer_2;
					4'd6: rx_data[5] <= uart_rxd_buffer_2;
					4'd7: rx_data[6] <= uart_rxd_buffer_2;
					4'd8: rx_data[7] <= uart_rxd_buffer_2;
					default: ;
				endcase
			end
			else
				rx_data <= rx_data;
		else
			rx_data <= 8'd0;
	end

	// 接收完后o出酥拘盘K寄存出接收到的
	always @(posedge sys_clk or negedge sys_rst_n) begin
		if (!sys_rst_n) begin
			uart_data <= 8'd0;
			uart_done <= 1'b0;
		end
		// 判嘟邮灯饔档酵Ｖ刮r
		else if (rx_cnt == 4'd9) begin
			uart_data <= rx_data;	// 寄存出接收到的
			uart_done <= 1'b1;		// ⒔邮胀瓿酥疚焕高
		end
		else begin
			uart_data <= 8'd0;
			uart_done <= 1'b0;
		end
	end

endmodule
