SystemVerilog通过允许用户定义新的线网和变量类型，对Verilog语言进行了重要的扩展。用户定义的类型允许在更抽象的层次上建模复杂的设计，这仍然是准确和可综合的。使用SystemVerilog的用户定义类型，可以用更少的代码行来建模更多的设计功能，并增加了使代码更自文档化和易于阅读的优点。

本章介绍的改进包括：
* 使用`typedef`创建自定义类型
* 使用`enum`创建枚举类型
* 枚举类型的使用

# 4.1 自定义类型
Verilog语言没有为用户提供扩展线网和变量类型的机制。虽然现有的Verilog类型对于RTL和门级建模很有用，但它们不提供类似C的变量类型，可以在更高的抽象级别上使用。SystemVerilog添加了许多新类型，用于在系统和体系结构级别进行建模。此外，SystemVerilog还增加了用户定义新的线网和变量类型的能力。

> 用户自定义类型
SystemVerilog用户定义的类型是使用`typedef`关键字创建的，在C中，用户定义的类型允许从现有类型创建新的类型定义。一旦定义了新类型，就可以声明新类型的变量。例如：
```verilog
typedef int unsigned uint;
...
uint a, b; // two variables of type uint
```
## 4.1.1 局部自定义类型
用户定义的类型可以在本地、包内、外部、编译单元范围内定义。当用户定义的类型将仅在设计的特定部分中使用时，便可以在表示设计的该部分的模块或接口中进行tyHuif定义。接口将在第10章中介绍。在下面的代码片段中，声明了一个名为nibble的用户定义类型，用于在名为alu的模块中进行变量声明。由于nible类型是本地定义的，所以只有alu模块可以看到定义。构成总体设计的其他模块或接口不受本地定义的影响，并且可以将相同的nible标识符用于其他目的，而不受模块alu中的本地tyduif定义的影响。