目    錄 
一.中文摘要 ........................................................................................................................3 
二.計畫緣由與目的 ............................................................................................................4 
三.研究方法和成果 ............................................................................................................5 
子計畫二： ......................................................................................................................9 
子計畫三： ....................................................................................................................14 
子計畫四： ....................................................................................................................20 
子計畫五： ....................................................................................................................24 
四.結論 ..............................................................................................................................32 
五.參考文獻 ......................................................................................................................32 
六、計畫成果 ...................................................................................................................35 
 
analysis and recognition, intelligent speech processing and 
recognition, low-power and low-complexity MIMO 
baseband module, low-power MIMO radio frequency 
module, and system-on-chip design.  
Subproject1: In this year, a low-power and power-aware 
H.264/AVC encoder system is proposed based on proposed 
different low power algorithms from system level to 
architecture. For system level, we propose a hybrid 
scheduling 3-stage MB pipeline scheme to shorten the 
latency of the intra frame coding engine. For algorithm 
level, three fast algorithms for inter prediction are proposed. 
Subproject 2: In this year, we develop an intelligent baby-
watch-and-care video system that recognizes baby’s 
expressions and detects external objects. The system will 
alert watchers when it detects something around mouth and 
nose, and a vomit condition.  In addition, we figure out 
whether babies are within the safe condition by baby facial 
expressions. Thus, we can replace the manpower security 
with the intelligent video system and reduce the watcher’s 
burden.  
Subproject3: In this year, we focus on the compression of 
the baby physiology signals in order to preserve more 
symptoms for doctor to diagnose. Because the physiology 
signals of the same baby is similar, we structure the 
compression system based on processing of signals with the 
same pronunciation. 
Subproject4: In this year, the project is focus on the design 
and implementation of a low-power, variable block size and 
irregular LDPC decoding. Our proposed LDPC decoder 
uses 90 nanometer technology running the well-known 
TDMP and SMSA decoding algorithm. We further 
improved the design with pipeline structure, parallel 
computation and without any memory unit. Therefore, we 
can utilize only one routing network to route three different 
block-size data. Because this VLSI technology has multi-
Vth layers, we can make the design more effective. 
Compared to recent state-of-the-art architectures, the 
proposed variable block-size LDPC decoder has 450 MHz 
clock frequency, 349.48 K gate counts, 168 mW power 
dissipation, and 1.215 Gbps throughput.  
Subproject5: In this year, we continued developing other 
blocks required for a complete transceiver RF front- end. 
One chip of RF receiver front-end (LNA+Mixer), low 
power VCOs, one single- side band (SSB) mixer,  up 
conversion modulator, and power amplifiers were 
successfully tape-out and measured. Basically, we have 
finished the design of all the sub-blocks required in a 
transceiver front end and the functions of each circuit were 
also verified. 
Keywords: Baby care, External object detection, Facial 
expression recognition, Facial image processing, linear 
prediction, regularized least squares method, very low bit 
rate coding, pitch synchronous overlap-and-add,Digital 
Baseband Circuit, Multi-Input Multi-Output (MIMO), 
LDPC, Dual-band wireless local area network, MIMO RF 
system, RF front-end circuit, System on chip. 
二. 計畫緣由與目的 
中國人向來有著多子多孫多福氣的觀念，但近年來出
生率年年下降，使得台灣人口結構日趨少子化及高齡
化，因此嬰幼兒及老人照護的課題日漸受重視。若能發
展一套嬰幼兒的即時視訊監護系統，便能隨時監測嬰幼
兒的表情與臉部異物偵測，倘若有任何的不適，可以馬
上通知母親或護士，讓嬰幼兒能得到最安全的照顧。在
此嬰幼兒監護系統中，H.264/AVC 此新興的視訊標準
是目前具有最好的 R-D 表現曲線的視訊標準。根據圖
一中 H.264 編碼器之即時運算量分析，在 CIF 的視訊規
格之下，H.264/AVC 編碼已需 205 GIPS 之運算量以及
400 GB/sec 之記憶體存取次數。若於 HDTV 視訊規格
下，根據文獻之研究，H.264/AVC 編碼需要高達 3600 
GIPS 之運算量以及 5570 GB/sec 之記憶體存取次數。因
此低功率高效能之 H.264/AVC 編碼硬體架構成了即時
視訊系統最大的挑戰。我們之前提出了自動咳嗽聲監測
系統，藉以全天候的記錄咳嗽的發生次數以及好發的時
段。為了讓醫生能有更完整的病徵資訊，以及減少整體
系統傳輸所需要的頻寬，我們設計出一個基於同音訊號
的壓縮技術來儲存我們所需要的資訊嬰幼兒生理資訊。
其中的低功率低複雜度多輸入多輸出無線基頻模組，是
希望透過無線傳輸技術來進行嬰幼兒端與監護人員端之
間的影音及訊息之傳輸。所以本整合型計畫中試圖對照
顧對象之即時影音做影像及語音之辨識分析，同時傳送
給為於家中其他位置正在處理家務的家長，因此有高速
傳送大量即時影音資訊的需求。 
 
在視訊處理系統方面為了解決傳統二級 MB 管線式
架構無法有效率的解決 H.264/AVC 於上述所遭遇之各
種視訊編碼設計挑戰。Chen 等人提出了四級 MB 管線
式架構有效率的將 IME、FME、IP、EC＆DB 等五個主
要核心電路透過資料排程利用四級 MB 管線完成視訊編
碼過程。此四級 MB 管線之概念不但應用於全球第一顆
HDTV 720p 編碼器上，同時也廣泛的被其他重要的編
碼器架構所採用。 
此外，根據 H.264/AVC 編碼器的功率分佈，Chen 
等人顯示幀間預測包含整數點移動估計運算以及小數點
精準度移動估計運算佔據了整體編碼器的功率消耗超過
70%。除了利用快速的 IME 以及 FME 演算法降低運算
量之外，許多快速幀間模式決策技術也被提出來用以降
低運算量如文獻。這些演算法利用移動向量間的相關性
或是物件的單調與靜止特性成功的預測幀間模式決策；
然而這些演算法卻不容易於 H.264/AVC 編碼器中實
作。因此，一些以硬體為導向之快速幀間模式決策技術
於文獻被提出來降低 FME 引擎之運算量。根據這些演
算法的決策策略，部分的幀間模式將會於 IME 後被選
擇再送至 FME 決定最佳的幀間模式，達到節省
43%73%的 FME 引擎的運算時鐘數。 
幀間運算提早中止機制是另一個具有顯著降低整體
幀間預測運算的技術。針對真實影像而言，視訊影像中
總是存在著許多單調或是不會移動的背景區域，這些區
域通常屬於同個物件或是具有相似的移動向量甚至是靜
止不動的。這些區塊大部分都會以 SKIP 模式編碼，而
且其移動向量基本上都是於搜尋區域中心或是 MVP 附
近。而且 SKIP 模式在視訊編碼應用中佔有極高的比
例，尤其是在 QP 參數值越高的時候。因此許多幀間運
算提早中止技術就是利用快速 SKIP 模式偵測技術實
現，如文獻。然而，這些快速 SKIP 模式偵測技術要不
是其門檻值為一常數如文獻，就是其門檻值是透過大量
的實驗取其經驗值如文獻。透過利用快速 SKIP 模式偵
測技術的機制，Chen 等人設計了一可重組化三級 MB
管線架構滿足其利用快速 SKIP 模式偵測概念以及進階
幀間模式預決策機制達到低功率與功率感知的需求。 
                                                                                     
本計畫為了實現一低功率且功率感知之 H.264/AVC 編
碼器，因此分別於系統層、演算法層、架構層、以及電
路層等四個層次，如圖 1-2 所示，著手實現低功率與功
率感知之 H.264/AVC 編碼器。於系統層低功率設計方
面，我們提出一混合型三級 MB 區塊管線資料排程改善
傳統四級 MB 區塊管線資料排程之缺點。首先為了縮短
整個 IP 級其冗餘影像值編碼程序路徑太長的問題，我
們將整個 IP 電路跨越兩個 MB 區塊管線，將冗餘影像
值編碼程序提早至得到亮度的動態補償重建畫面後即可
立即執行動態補償後之冗餘像素編碼程序。如此，將會
先執行此 MB 之冗餘像素編碼程序，完畢之後在執行下
個 MB 之幀內畫面預測以及區塊模式決策程序，整個
IP 引擎就成了一個混合型的資料排程。 
於演算法層次，為了達到低功率與功率感知，首先
我們提出了幀間預測提早中止機制。利用數學統計模型
計算出中止條件之門檻值取代傳統利用大量模擬實驗取
得之經驗門檻值。此外，我們也提出了幀間模式預先決
策技術。本計劃提出之幀間模式預先決策技術不同於文
獻提出之進階幀間模式預決策機制。本計畫提出之幀間
模式預先決策技術是於 IME 引擎計算完各種區塊模式
之成本函數值後，決定畫面切割型態並決定最佳移動向
量於哪一張參考畫面，大幅降低 FME 所需之記憶體存
取頻寬以及運算量。不管是利用傳統四級 MB 管線架構
 
圖 1-2. Block diagram of proposed low power and power aware H.264/AVC encoder. 
S = 4、16M = 12 ~ 20、2 ~ 6
p = 1、2
Level = 3、4 
   
圖 1-6. Flow chart of the proposed coarse-to-fine fast algorithm  
 
         (a)                       (b)  
圖  1-3. (a) Proposed fast inter prediction algorithm with early 
termination scheme and inter mode pre-decision. (b) The detail 
decision flow of proposed early termination scheme.  
 
         (a)                           (b) 
圖 1-4. (a) Region Definition for Moving Object Detection. (b) Region 
Definition for Unmoving Object Detection. 
 
 
圖 1-5. Flow chart of the proposed build-in object tracking algorithm 
區域判斷為 moving block。而前面為 moving block，後
面為 current block 代表該 block 後面的 motion vector 為
零靜止，判斷為 unmoving block。 
其中所謂的每一張畫面的 motion vector，是指該畫
面為 motion vector 終點。因此需要 motion vector 為起
點的部分，就是下一張畫面的 motion vector。所以圖中
的起點的部分，產生會比終點的部分晚一張畫面的順
序。因此終點部分產生的 Bc 必須被保存到下一張畫面
motion vector 進入時，在 Br 得以被產生後，同時決定
Bm 的產生。這也就是為什麼 Bm 順序放在 Bc 前面的
關鍵原因。而不是直觀的 Bc、Br、Bm 順序。同樣的
Bu 產生條件為上一張為 Bm，下一張為 Bc 圖五流程圖
的順序剛好滿足這項需求，於是在 Bc 決定的同時可以
決定 Bu 的所在位置。最後利用 Bm、Bu 的結果進行
Object Tracking。這麼一來就可以把物件順利的追蹤出
來。上述的運算利用 motion estimation 的結果 motion 
vector 去處理，就可以得到我們想要的結果。圖 1-7 為
利用此演算法之物件追蹤結果。 
圖 1-6 為我們提出之二階段漸進式快速演算法流程
圖。第一階段要考慮的參數有三個，分別為 MSEA 中
的 level 值（level 為 3 或 4）、區塊取樣率（四個候選
者區塊選一，或十六個候選者區塊選一）與留下的最小
候選者區塊數。考慮小範圍的全域搜尋的範圍，因此四
個候選者區塊選一的情況可以留下較多的最小候選者區
塊數，而十六個候選者區塊選一的情況僅能留下少數幾
個；第二階段的參數只要考慮小範圍全域搜尋區域大
小，決定其值依區塊取樣率參數所決定。根據運算量與
R-D 表現分析，我們選擇以 level 為 3、四個候選者區塊
選一之區塊取樣率、保留十六個具有最小 MSEA 值之
候選者區塊，小範圍全域搜尋區域大小為[0,1]，這組參
數，做為硬體設計架構的演算法。 
表一為我們提出的演算法與 JM12.2 程式的 R-D 效
能比較。在這個實驗中，我們採用了 AKIYO 以及
STEFAN 兩個常見的測試視訊串流作為模擬與效能比較
對象。此外，我們提出的幀間模式預先決策技術的分
析，圖 1-8 顯示整體的 R-D 表現於高畫質（HQ）模式
下，我們所提出的幀間模式預先決策技術是造成表現下
降的主因，而幀間預測提早中止機制不但不會造成 R-D
表現下降，甚至可以進一步補償幀間模式預先決策技術
所造成的效能損失。而我們所提出的幀間模式預先決策
技術其 PSNR 最多下降不超過 0.15 dB，而位元流增加
約 5%。而開啟幀間預測提早中止機制後的 PSNR、位
元流以及 S%數值。其中 S%代表透過幀間預測提早中
止機制有多少比例的 MB 區塊被提早終止幀間預測運
算，因此 S%可作為功率消耗節省的指標。當 S%越
大，代表越多的 MB 區塊不需要執行一般的幀間預測程
序，因此可以節省越多的功率消耗。我們提出四種功率
感知模式滿足不同的低功率層次需求。當我們選擇高畫
質（HQ）模式，良好的 R-D 表現將會被完全保留，而
且約有 10%的區塊將會被提早終止。隨著選擇的模式
越偏向低功率需求，被選擇終止的 MB 區塊比例也隨之
提高，當於低能量環境時選擇超低功率（UltraLP）模
式，超過 20%的 MB 區塊會被提早終止 ME 運算。而
以上的數據都是使用 STEFAN 這個具有高度移動的視訊
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
Prob. Model AZC Prob. Model AZC Prob. Model AZC Prob. Model AZC
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
High Quality Mode Low Power Mode
LP L1 (n=2)HQ (n=3) LP L2 (n=1.5) UltraLP (n=1)
36 36
圖 1-8. Proposed hybrid model based on generalized 
Gaussian distribution  
 
圖 1-9. Overall block diagram of the proposed H.264/AVC IME 
architecture based on our coarse-to-fine fast algorithm. 
 
 
圖  1-10. Overall block diagram of the proposed build-in object 
tracking architecture.  
 
 
 
TABLE II 
CHIP SPECIFICATION OF THE PROPOSED H.264/AVC IME 
ARCHITECTURE 
Technology TSMC 0.18m 1P6M CMOS 
Chip Size 3.773.46 mm2 
Core Size 2.992.68 mm2 
PAD/Core Voltage 3.3/1.8 V 
Transistor Count 1.2 M CMOS elements 
Logic Gate Count 97431 NAND2 gate-count 
On-chip Memory Size 40 k-bits 
Max. Operating Frequency 64 MHz 
Power Consumption 194-mW @ 60-MHz 
Algorithms Coarse-to-fine fast algorithm 
Block Size 1616、168、816、88、84、48
44 
Search Range 6432 [H: 32; V: 16] 
Support Format HDTV720p @ 30fps 
 
TABLE III 
CHIP SPECIFICATION OF THE PROPOSED BUILD-IN OBJECT TRACKING 
Technology UMC 90nm low-κ RVT Process 
Chip Size 2.0032.003 mm2 
Power Consumption 132 mW@ 100-MHz 
Max. Operating Frequency 100 MHz 
On-chip Memory Size 68.06 kbits 
Support Format CIF@120fps 
 2.1.2 降取樣(Downscale) 
降取樣(Downscale)的影像大小分為四種，分別為
原圖的四分之一，九分之一、十六分之一、二十五分之
一的大小。如圖2-3 為四種降取樣的大小結果。 
 
 
 (a) 1/4            (b) 1/9     (c) 1/16  (d) 1/25 
圖 2-3 四種降取樣大小的影像 
2.1.3 眼睛濾波器(Eye filter) 
眼睛濾波器主要的目的在於灰階影像經過此濾波
器後，只留下眼睛的部份，其他非眼睛部份則去除掉，
因此藉由眼睛濾波器能快速偵測出眼睛的特徵點。如圖
2-4 為眼睛濾波器的工作原理示意圖。 
 
 
 
 
 
(a)               (b) 
 
圖 2-4 眼睛濾波器的工作原理 
圖2-4(a)為眼睛濾波器的樣板，圖2-4(b) 為假設灰
階影像中人的眼睛附近區域，在灰階影像中，眼睛的上
方區域與下方區域的顏色會比眼睛淺，且眼睛上方區域
的顏色與眼睛下方區域的顏色會很接近，所以我們利用
此特性來設計出眼睛濾波器，如式(2.1)所示，為眼睛濾
波器的數學式。 
 
332211 bababaEs     (2.1) 
)()()()()()( 232221232221 cbcbcbcacacaEd   
 
 
 
 
 
圖 2-5 通過眼睛濾波器的示意圖 
 
圖 2-6 通過眼睛濾波器的結果 
 
如圖 2-6 為 4 種大小的降取樣影像經過眼睛濾波器所得
到的結果。 
 
2.1.4 辨別眼睛 
灰階影像經過眼睛濾波器的結果還會殘留一些非眼
睛部份的雜訊，所以利用十字節判斷條件來辨別眼睛部
份，把雜訊部份去除，最後判斷出可能是眼睛的區域。
辨別步驟如下： 
(1) 設計十字節判斷區域 
        十字節的區域是由 5 個相同大小的長方形所組成，
長方形的大小是依照眼睛濾波器的大小所設計，如圖
2-7 為十字節區域，圖 2-8 為長方形大小。 
 
      圖 2-7 十字節判斷區域       圖 2-8 長方形區域大小 
2.1.5 取出眼睛的區域 
接下來將 4 種被辨別出眼睛的區域，整合出為眼
睛的區域，作為眼睛特徵點偵測區域。首先將 4 種判斷
為眼睛的結果，做聯集的動作，如圖 2-9 所示： 
 
 
 
 
 
 
 
 
 
                             圖 2-9 聯集結果 
2.1.6 偵測出眼睛特徵點 
由上一節已經找出眼睛落在影像中大概位置，接
下來將此區域做水平投影與垂直投影，由各別的投影量
分佈，可取得眼睛特徵點的座標，即可準確偵測出眼睛
特徵點。經過以上步驟可偵測出眼睛特徵點，如圖 2-
25 為偵測出眼睛特徵點結果。 
 
圖 2-10 眼睛特徵點偵測結果 
2.2 人臉擷取 
眼睛特徵點已偵測出來，人臉擷取的部份，只要利
用眼睛特徵點的相對位置，即可擷取出人臉的區域。利
用二個眼睛外側的特徵點距離(S)，當成人臉的寬度與
長度，即可框出人臉的區域，如圖 2-11 所示，圖 2-12
為人臉擷取的結果。 
 
 
 
 
 
 
 
 
 
    圖 2-11 人臉擷取區域             圖 2-12 人臉擷取結果 
 
a2 
a3 
c1 
c2 
c3 
b1 
b2 
b3 
a1 
3.4 辨識結果 
由這些訓練樣本經過類神經網路的訓練，得到訓練
後調整好的權重值，往後只要利用此權重值，將未知表
情影像的正規化特徵距離當成類神經網路的輸入資料，
經過類神經網路運算，即可得到辨識結果。 
 
表 3-2  40 張測試影像的人臉表情辨識結果 
 
          
表 3-3  40 張測試影像的人臉表情辨識正確率 
 
 
4. 異物偵測 
    在異物偵測部分主要是針對嬰幼兒發生嘔吐、口鼻被
棉被或其他異物遮蓋之偵測，所以我們可以經由判斷嘴
巴附近的色彩變化，來偵測目前是否有異物的入侵；但
我們無法只從單一張影像來得知是否有異物的出現，所
以我們利用動態影像前張與後張的嘴巴附近區域做色彩
相減，以此差值來判斷是否有異物的入侵，若發現有異
物入侵則在螢幕上顯示警告標誌。圖 4-1 為異物偵測流
程圖。 
 
圖 4-1 異物偵測流程圖 
 
       這邊為了減少系統的運算時間，所以我們每四張
Frame 做一次異物偵測，且當找到眼睛特徵點後，下次
去找眼睛特徵點時就只在上次所找到的眼睛特徵點附近
區域做搜尋，藉由縮小搜尋範圍來提高系統運算速度。
圖 4-2 為搜尋範圍示意圖。 
 
圖 4-2 搜尋範圍示意圖 
 
4.1 計算嘴巴附近區域的 RGB 平均值 
    圖 4-3 為計算嘴巴附近區域 RGB 平均值的流程圖，
當影像輸入後，把嘴巴的大概位置取出來，接著再去找
出用來判斷異物的區域，也就是此範圍內的左下及右下
角的藍色框框區域，最後將此藍色框框區域內的 RGB
平均值記錄下來。 
 
圖 4-3 計算嘴巴附近區域 RGB 平均值的流程圖 
 
4.2 比較前後張平均值的差異 
        得到每張 Frame 的平均值後，我們就可以用前張的
平均值做為參考與當下這張的平均值做相減後取絕對值
來得到一個差值，此差值是表示前後張嘴巴附近區域的
色彩變化量，當此差值大於某一臨界值時，我們就認為
可能有異物入侵或是嘔吐的情形發生，便發出警告的訊
號；若此差值小於某一臨界值時，表示目前處於安全狀
態，所以將當下這張的平均值取代為新的參考值，接著
偵測嘴巴、眉毛特徵點後做表情的辨識；如此一來我們
就能夠藉由彈性的去調整參考值來達到異物偵測的目
的。異物偵測的演算法如右式(4.1)。 
 
 
 
 
 
                                                                                               (4.1)
 
 
 
 
 
 
     其 中 diff 是 前 後 張 平 均 值 相 減 的 差 值 ；
object_detection 為計算 RGB 平均值的函式；當差值大
於臨界值 39 時發出警告訊號（warning），表示目前可
能有危險情況發生；差值小於或等於臨界值 25 就更新
參考值並找到嘴巴及眉毛特徵點後做表情辨識；但若差
值大於臨界值 25 則不去更新參考值。 
 
4.3 異物偵測結果 
這邊我們使用幾個有異物入侵的影片來做測試，首
先是吐奶的影片，如圖 4-4。一開始還沒有出現異物，
所以在找出人臉特徵點後直接做表情的辨識，並將辨識
結果顯示在圖上右下角的地方。直到第 156 張 Frame 時
發現有吐奶的情形發生，因此馬上發出一警告標誌在圖
右上角的地方。 
 
圖 4-4 吐奶影片 
 
表 5-1 系統效能比較 
 
 
子計畫三：  
基於語音轉換處理之語音壓縮系統 
在此章節，我們會描述如何將原本應用於語音合成
的語音轉換處理法，與語音壓縮的概念作結合。 
    在相同發音訊號的壓縮處理上，令 source 與 target 為
兩同音之訊號，我們採用如圖 3-1 的架構，將 target 的
韻律特性由其線性預測誤差來取代，於是 source 訊號
的線性預測誤差經過 PSOLA 韻律轉換後，產生具有
target 之韻律特性的預測誤差訊號，最後再經過 target
訊號之聲道濾波器還原後，即可得到近似原始 target 訊
號的結果。有別於傳統的語音壓縮演算法，其主要的儲
存需求來自於線性預測誤差，但在我們的語音壓縮架構
中，所有的同音訊號，只需要儲存 target 與 source 之預
測誤差週期的對應關係，即可利用 PSOLA 演算法，產
生其他同音訊號的預測誤差，再藉由儲存的 target 訊號
之線性預測係數，即可完成解壓還原訊號的動作。除此
之外，和原始的 PSOLA 相比，主要的差異在於聲道濾
波器係數的不同。傳統的 PSOLA 僅有包含 target 的韻
律特性之額外資訊，於是在合成濾波器的部分只能使用
原始 source 訊號的線性預測係數。但在我們的架構
裡，由於 target 也經過線性預測分析，為了使得還原後
的訊號能更接近原始 target 訊號，因此在訊號合成時我
們就必需根據 target 訊號的聲道濾波器係數來還原。
 
 
圖 3-1 具有兩輸入之 LP-PSOLA 
 
但是在此種語音壓縮的架構中，我們發現了兩個主
要的問題： 
(1)在連續發音的語句中，此系統無法針對各字詞 
的不同發音速度變化來做調整，所以導致合成後的語
音訊號每個字詞的發音速度會跟目標訊號不同，造成
語氣傳達上的失真。 
(2)在韻律調整上，此系統並沒有考慮調整後的預測 
誤差訊號跟目標預測誤差訊號是否有相位上的偏位以
及波形上是否相似，導致合成後的語音訊號跟原始目
標訊號之間仍有很大的差異。 
 
 
語音轉換壓縮系統之改進 
在圖 3-2 與 3-3 的同音壓縮系統中，我們藉由同音
訊號線性預測誤差之間的關係，以單一基頻週期為處理
單位，針對 target 訊號的每個基頻週期，從 source 訊號
中找出最適當的對應週期，並記錄此對應關係，做為
target 訊號的壓縮參數。而在解碼端則由此對應關係，
以 source 之預測誤差，來產生近似的 target 預測誤差訊
號，進而將其經過還原濾波器處理後，得到解壓縮後的
還原 target 訊號。因此，還原 target 訊號的品質，決定
於從 source 所產生的 target 預測誤差之品質：如果上述
的 source-target 對應關係無法產生和原始 target 線性預
測誤差相近的結果，將使得最終輸出還原訊號和實際
target訊號有明顯的差距。 
在本研究計畫中，針對改進 source-target 對應關
係的處理，我們將比較基於比對 source 與 target 之線性
預測誤差來決定 source-target 對應關係的直接搜尋法，
與基於比對還原訊號與 target 訊號的間接搜尋法。此外
針對圖 2.1 架構中之線性預測分析處理，我們可以發現
其預測係數的決定，並未考量由 source 所產生近似
target 預測誤差，與實際值之間的差異，因此，只要預
測誤差偏離實際值，就會造成輸出之還原訊號也會偏離
實際 target 訊號，因此我門將提出基於 weighted 
regularized LS 法則之線性預測分析方法，來提升還原
訊號的品質。  
A. source-target 對應關係之改進 
首先，為了解決由於錯誤的 source-target 對應關
係使得解碼後語音品質下降的問題，我們提出了閉迴路
搜尋演算法，針對各個 source 與 target 單一週期的預測
誤差，找出誤差最小的對應結果。 
如圖 3.3，此閉迴路搜尋演算法主要有三個步驟：
(1)音高標記(pitch marker)：利用語音訊號具有 
 
 
週期性的特點，來區隔出各個單一週期的訊號。(2)前處
理：因 source 與 target 在音調以及音量上不同，(3)對應
關係的決定：根據最小平方誤差準則，我們將可以從來
源基頻週期裡找出跟目標基頻週期所對應的波形。而在
Step 2 裡我們為什麼要做前處理呢?主要是因為 target 訊
號與 source 訊號之間雖然有相同的發音，但是兩訊號之
間有可能在音調以及音量上的不同，導致在閉迴路搜尋
後的預測誤差訊號，與 target 預測誤差有很大的差異，
因此我們在比對過程中將面臨兩個問題：(1)彼此基頻週
期長度不同。(2)彼此基頻週期的平均能量大小不同。 
    因為上述兩種問題，將會造成搜尋後的結果將造成預
測誤差上的失真，所以在搜尋過程之前必須事先處理這
兩種問題，來減少搜尋後的失真程度，所以在 Step2 中
的基頻週期調整，我們依照目標基頻週期的長短以及平
均能量的大小來調整來源的所有基頻週期，而在此調整
過程中，我們分成兩個步驟：  
(1)時間軸的調整：以線性內插法來調整基頻週期的長
短。 
(2)能量的調整：以正規化來調整基頻週期的平均能量大
小。 
以下我們將詳細介紹在進入比對之前的處理的過程。 
1.前處理 
a. 時間軸調整 
 由於我們根據語音訊號具有規律的週期特性，來找尋音
高標記的位置，進而定義基頻週期的大小，但是 source
訊號與 target 訊號之間可能發生兩訊號在音調上的不
同，導致兩者基頻週期之間的長度會有所不同，因此我
們採用如圖 3.2 之調整方法，根據目標基頻週期中取樣
點的數目，使用一階線性內插法來調整 source 基頻週期
中取樣點的數目，使其兩者基頻週期能保有相同的長
度。  
圖 3.8 時間軸調整 
b. 能量調整  
    由於相同發音的語音訊號可能因為說話的音量大小的
不同，使得 source 訊號與 target 訊號之間的平均能量大
小也會有所不同，進而影響到兩者基頻週期的平均能量
大小，因此在每一次目標基頻週期搜尋之前，我們將根
據目標基頻週期的能量大小，依照 3-1 式，來調整
source 訊號中所有基頻週期的能量大小，使得調整後的
每一個來源基頻週期能與目標基頻週期有相同的能量
值。             
i' k
j j
jk
m a x ( T ( k ) )
S ( k ) = S ( k ) ( )
m a x ( S ( k ) )
       (3-1) 
其中 jS (k)為 source 的第 j 個基頻週期內的訊號， iT (k)
為 target 第 i 個基頻週期， 'jS (k)為調整後之結果。 
以下圖 3.9 為例，藍色實線表示目標基頻週期，綠
色實線表示搜尋後之結果。根據圖 3.9(A)，因為 source
基頻週期與 target 基頻週期之間的能量大小不同，使得
我們希望利用閉迴路搜尋演算法，經由 source 預測誤差
來搜尋出近似 target 預測誤差的結果，在波形相似度上
與 target 預測誤差有極大的不同，並且將會直接影響訊
號合成後的結果，如圖 3.9(B)，我們可以看到，因為預
測誤差波形上的差異，使得合成訊號與實際 target 訊號
之間將有很大的不同，然而由圖 3.9(C)上的觀察，在預
測誤差波形上，經由 3-1 式能量調整後，因為 source 的
每一個基頻週期能量都與目前 target 基頻週期的能量相
同，所搜尋的結果比較能與目標預測誤差波形較為相
似，並且由圖 3.9(D)可以看到其合成結果與實際 target
之間的差異將很明顯的減少。經由比較中，將可以知道
能量調整的重要性。  
  
(A)調整前之預測誤差 
 
(B)調整前之合成波形 
以圖3.13所顯示的記號為例，假設3.13(A)圖中的紅色
箭頭位置為利用傳統音高標記方法所產生的結果(選擇訊
號之最低點的位置)，為了提升source與target基頻週期內
訊號之關係，我們將進行下列之合併修正處理：將音高標
記位置統一往後調整至最接近過零點之波谷處，也就是
說，圖3.13(B)中的紫色箭頭將是定義source與target訊號之
音高標記的位置。 
 
圖 3.13 音高標記修正 
以圖3.14為音高標記修正後之結果比較，藍色實線表示
target訊號，紫色虛線表示搜尋後的訊號，在音高標記未
修正前，由圖3.14(A)紅色框中可以看到搜尋後之預測誤差
仍然跟目標預測誤差之間有著明顯的差異，進而影響到圖
3.14(B)紅色框中的還原訊號，使得此訊號跟target訊號產
生很大的誤差。而在相同target波形下，將其使用前述之
音高修正方法，由圖3.14(C)音高修正之結果可以看到搜尋
後的預測誤差跟target預測誤差之間較無明顯之差異，因
而使圖3.14(D)還原後的訊號品質變好。 
 
(A)修正前之預測誤差波形 
 
(B)修正前之還原波形 
   
(C)修正後之預測誤差波形 
 
(D)修正後之還原波形 
圖3.14 音高標記修正之比較 
e. 間接搜尋法：以還原誤差之最小平方和為尋準則 
    利用同音訊號在預測誤差中基頻週期的高相關性，將
source 訊號之預測誤差轉換成近似 target 訊號之預測誤
差，使得我們無需對實際的 target 預測誤差訊號，進行
傳統的壓縮編碼處理，因而減少了輸出位元數，達成提
高壓縮倍率的目標。 
 如圖 3.15 所顯示，我們以預測誤差之最小平方
誤差為搜尋準則，產生出最近似 target 預測誤差
ae (n) ，然而要將 ae (n) 轉換成語音訊號時，其過程必
需由合成濾波器來產生近似 target 訊號的合成語音
s(n) 。此合成濾波器定義如 3-3 式，也就是說，每一個
合成訊號之振幅值必需藉由過去前 P 的合成訊號之振幅
值的線性組合來產生，所以當某一個合成訊號之振幅值
s(m) 與 target 訊號 s(m)之間有誤差產生時，則會影響下
一個合成訊號之振幅值 s(m 1) ，因而造成合成誤差累
積的問題，所以 ae (n) 可能會有嚴重的合成誤差累積問
題，使得經由合成濾波器所產生的合成訊號 s(n) ，並非
與 target 訊號最為近似。 
 
(A)預測誤差 
 
(B)合成波形 
圖 3.19 考慮誤差累積之結果 
 
3.6 最佳合成濾波器 
在我們所提出的同音訊號壓縮系統中，如圖 3.20，
由 source 預測誤差所轉換產生的 target 預測誤差 'te (n)
與其實際值 te (n) ，當存在明顯的差異時，會使得經過
target 聲道濾波器所合成的結果 't (n)與實際的 target 訊
號也存在著明顯的差異。 
te ' (n)
se (n)
te (n)
't (n)
 
圖 3.20 同音訊號壓縮系統 
 
在圖 3.21 中，由於聲道合成濾波器係數由線
性預測係數所決定，而預測係數又是以最小預測誤
差平方和準則所產生(3-4 式)，也就是說，聲道濾波
器係數的決定並沒有考慮到上述 target 預測誤差
'
te (n)產生的問題。 

ka t(n k)  
圖 3.21 預測係數求取之架構圖 
 
預測係數求取方法：
P
2
k{ } n k 1ak
min (t(n) a t(n k))

            (3–4) 
其中 ka 為預測係數，t(n)為 target 訊號， P 為預測
階數。 
 由圖 3.22 所示，當我們經由來源預測誤差轉換
產生近似目標預測誤差 te ' (n)時，為了避免 te ' (n)與目
標預測誤差 te (n)之間的差異，進而影響合成的結果，
因此我們將考慮 te ' (n)對合成結果的影響，如 3-5 式，
重新求取預測係數，使其降低預測誤差失真所造成的影
響。 
 
te ' (n)  
圖 3.22 最佳預測係數求取之架構圖 
 
最佳預測係數求取方法： 
P
2
k t{ } n k 1ak
min [t(n) ( a t(n k) e ' (n))]

       (3–5) 
其中 ka 為預測係數，t(n)為 target 訊號， te ' (n)為近似
目標預測誤差訊號，P 為預測階數。 
 
 
子計畫四： 
A. Introduction 
NCREASING demand of high data rate and reliability in 
modern communication systems is pushing next-generation 
standards toward error correction schemes allowing high 
throughput decoding with near Shannon limit performance. 
B. The LDPC Decoding Algorithm 
The LDPC can be decoded by Gallager’s iterative two 
phase message passing algorithm (TPMP), which involves 4 
steps: initalization, check node process step, variable node 
process step, and syndrome check, Figure 4-2 illustrates the 
iterative decoding flowchart of LDPC codes. The authors in 
introduced the concept of turbo decoding message passing 
(TDMP, so-called layered decoding) using BCJR (named 
after its discoverers Bahl, Cocke, Jelinik, and Raviv) for 
their archiecture-aware LDPC (AA-LDPC) codes. 
TDMP towards iterative decoding is based on decoding in 
layers. The parity-check matrix can be viewed as horizontal 
layers and each layer can represent a component code. The 
intersection of all these layers (codes) forms the full code.As 
each next layer starts decoding, its inputs are combined from 
the channel values and the extrinsic probability that is 
computed from the decoding on the last layer processed, or 
another prior layer if necessary. This overall process is 
repeated as many times as desired. Iterations within a layer 
via the decoder can be called sub-iterations and the overall 
process repetitions are labeled as iterations. 
 
 
The layered approach to the scaling min-sum algorithm is 
given below. This is presented in a form easily implemented 
using time-overlapped column summation. In this approach, 
we divide the rows of H into G non-overlapping groups. The 
word non-overlapping indicates that each column of each 
group has weight of one at most. Denote the LLR of 
message passing form ith check node to jth variable node at 
the lth iteration as ( )
j i
l
c v ijL e , and the opposite message as 
( )
j i
l
v c ijL e . 
( )( )post l G giL x
   is denoted as the a posteriori 
LLR of LLR of jth vairable at the gth sub-iteration of lth 
iteration. M(i) is the set of check nodes connected to variable 
node vi and L(j) is the set of variable nodes that associated 
with check node cj, and c(g) is the set of check nodes of 
group g. At the lth iteration, the input of check node 
operation are the output of the last layer, with the most 
recently updated extrinsic message ( )
j i
l
v c ijL e  of variable 
nodes. After check node operation of this group, variable 
node update is calculated immediately. Since there is only 
one entry of each column at most, only one or none degree 
of each variable node has new input ( )
j i
l
c v ijL e . The 
1 ( )
j i
l
c v ijL e

  of the last iteration will become a subtrahend 
and this new input will become an addend of the a posteriori 
value of the variable nodes. It can be organized as Algorithm 
1 and Algorithm 2. 
 
C. Proposed Decoder Architecture 
1) Overall Decoder Architecture 
In order to achieve the variable block-size design, we pro- 
pose the reconfigure architecture. There are 5 components, 
that is, data route unit (DRU), variable node process unit 
(VNPU), check node process unit (CNPU), LLR calculation 
unit (LLR CU), and FIFO array. By using the pipeline 
technique, we separate 5 components into 4 stages. The 
pipeline technique can improve throughput but it needs lots 
of delay flip-flops (DFF). To reduce the hardware cost, we 
use the retiming technique to eliminate some pipeline’s DFF. 
Figure4-3 is the improved architecture. 
 
 
Figure 4-3. The improved architecture of our proposed 
design 
 
Low leakage devices are offered for non-critical path. On 
the other hand, a high-speed option is available for critical 
path when the performance is needed. Thus, we use multi- 
threshold voltage to enhance our design performance. At the 
critical path we use high-speed cells to make sure the time 
slack is meet. At the non-critical path we use low leakage 
cells to lower the power consumption. It results the design to 
have lower power consumption at same area cost and same 
clock frequency. 
 
D. Hardware Implementation Results 
Table I gives the synthesis result of our proposed LDPC 
decoder. This table contains before optimization design and 
after optimization design where we can get better power 
con- sumption after optimization. The nanometer VLSI 
technology used is 90nm low-k multi-threshold voltage 
CMOS process. 
Table II gives the hardware implementation results com- 
pared with some other decoders reported in recent papers. 
This throughput achieved is Gb/s at a maximum iteration of 
10. The throughput value can meet the requirement of IEEE 
802.11n standard. 
Note that the area values given in Table II are after syn- 
thesis excluding the layout utilization factors. Compared 
with existing designs, our proposed LDPC decoder can get 
similar hardware efficiency plus some flexibility in coding 
rate. 
 
TABLE I SYNTHESIS RESULS 
Module Gate count Numbers Power 
w/o opt. 
Power 
 w opt. 
DRU 3.76 K 27 2.56 mW 2.56 mW 
VNPU 2.56 K 8 1.37 mW 1.26 mW 
CNPU 3.31 K 27 2.33 mW 2.33 mW 
LLR CU 2.70 K 8 1.42 mW 1.30 mW 
TOP 
(Whole 
decoder) 
349.48 K - 177.51 mW 168.76 mW
 
TABLE II COMPARISONS WITH OTHER DECODER 
ARCHITECTURES 
 
 [10] [11] [12] This 
project
Code length 648-1944 648-1944 960 648-
1944 
Code rate 1I2-5I6 1I2-5I6 1I2 1I2 
Quantization 
 (bits) 
5 6 - 6 
Algorithm TDMP TPMP TPMP TDMP
Technology 65 65 90 90 
Frequency 
 (M H z) 
240 400 100 450 
Iterations 11-14 25-50 - 10 
Throughput 
(M bps) 
178-140 53-281 - 1215 
Area (mm2 ) 0.74 1.024 3.4 1.11 
Gate count 
(K ) 
355 (est.) 491 (est.) 825 349.48
Power 
dissipation 
(mW ) 
235 - 199.6 168.76
 
 
 
子計畫五：  
在各類射頻前端架構中，從整合性及成本的考量來
說，圖 5-1 的直接升降頻式(Direct-Conversion, Zero-IF, 
Homodyne)架構是最適合的。由架構圖來看，我們只需
產生一組本地振盪訊號(LO)，其頻率和射頻訊號的載波
頻率相同；另外，電路的頻率多在射頻會用到電感等被
動元件，相對在比較高頻所以元件尺寸較小。總體架構
所需的電路單元也較簡單，總體的功耗是較低的，因此
目前相當多的無線收發機都傾向使用直接升降頻式的電
路架構。由於我們朝雙頻多輸出多輸入的目標做設計，
第一年我們主要在接收端及本地振盪信號源上做一些電
路的新設計嘗試。第二年我們則完成收發機中的其餘電
路，例如：升頻調變器(up conversion modulator)、功率
放大器(PA)等。 
 
圖 5-1、直接升降頻式收發機架構圖。 
 
LO 
LO 
 
圖 5-6、S 參數量測圖。 
 
B. 混波器設計 
主動式混波器根據其架構特性，可分成單平衡式混
波器或雙平衡式混波器。其中單平衡式混波器，雖然具
有較低功率損耗，但 LO_IF Leakage 問題嚴重；因此影
響總體效能。雙平衡式混波器(又稱為吉伯特單元，
Gilbert cell)因為採用雙對稱的架構，有較佳的反向阻
隔，圖七即為常見的雙平衡式混波器設計。 
 
 
圖 5-7、雙平衡式混波器(Gilbert cell)。 
 
由於切換級(圖 5-7 中的 M3~M6 電晶體所構成)會引
入來自 LO 的雜訊，利用電流注入以降低所需切換之 RF
電流之一常見之手法，此法稱為 current bleeding(如圖 5-
8 所示) 。我們所擬採取的電路架構，即是參考此手法，
完 成 的 電 路 架 構 如 圖 5-9 所 示 。 此 電 路 利 用
TSMC0.35μm BiCMOS SiGe 製程設計，面積總大小為
1.3x0.9 mm2。圖 5-10 為此電路之晶片攝影圖。 
i i
i i
 
圖 5-8、current bleeding 混波器。 
i i
2i
 
圖 5-9、低雜訊高線性度混波器。 
 
圖 5-10、雙頻帶 mixer 之晶片攝影圖。 
  此電路在 3V 電壓供應下消耗 5.4mW 功率，在
2.4/5.2GHz 兩頻段之量測轉換增益分別為 5.54dB 及
4.78dB，雜訊指數則分別為 19.82dB 及 19.98dB，P1dB
則為-5.5dBm 及-6dBm。 
 
 
 
(b) 
圖 5-14、QVCO 輸出頻譜圖。 
 
3.3
3.4
3.5
3.6
3.7
3.8
3.9
4
4.1
1.6 1.8 2 2.2 2.4 2.6 2.8 3
Vcontrol(V)
Fr
eq
ue
nc
y(
GH
z)
 
圖 5-15、QVCO 輸出 tuning range 圖。 
 
 
圖 5-16、QVCO 輸出相位雜訊圖。 
 
D. 本地振盪訊號源產生方式 
在本計畫中擬設計雙頻帶應用(2.4/5 GHz)，最直接
的做法是設計兩個 VCO 分別振盪在各自的頻率，但是
這樣需要包含兩套完整的 PLL，成本太高。另一個做法
是設計一 5GHz 的 VCO，再以除頻器產生所需之 2.4～
2.5GHz 本地振盪訊號。不過這仍有一個問題：因為
VCO 振盪的頻率和發射機的發射訊號頻率相近，很容易
發生 VCO pulling 造成振盪出來的頻率有所偏移。 
本計畫擬以如圖 5-17 之頻率合成方式來產生所須
的本地振盪訊號：VCO 的振盪頻率設計在 fVCO = 3.6～
3.9GHz(這也提供一個可以作為 802.11y 的本地振盪訊號
之可能)；後方接一除三電路，產生 1.2～1.3GHz 之訊
號。後方再接一個可切換頻帶之混波器，如此可產生頻
率分別為 2fVCO/3 及 4fVCO/3 之本地振盪訊號：即 2.4～
2.6GHz 及 4.8～5.2GHz 雙頻段。 
圖 5-17 的架構中所需之各主要電路，我們也都已
經完成所需之晶片設計，其中的 VCO 所需的頻率範圍
在 3.6～3.9GHz，前一項成果說明中的 QVCO 所量得之
tuning range 達 3.43GHz~ 4.04 GHz，故符合所需。接著
我們再說明其中之除三電路及混波器設計。圖 5-18 即為
此注入鎖定式除三電路。 
 
圖 5-17、產生本地振盪訊號之電路架構與頻率規劃圖。 
 
 
圖 5-18、新型除三電路圖。 
 
圖 5-18 的電路由一對 QVCO 及一單旁帶混波器所
構成，此外尚使用了背閘極耦合及電流再利用等技巧以
降低功耗及提升效能。此電路是改進自我們計畫第一年
所設計之另一除三電路，在相同的功耗下，可以顯著改
善可操作之頻率範圍，以符合本計畫所需。此電路實現
於 台 積 電 0.18 m RFCMOS 製 程 上 ， 大 小 為
0.993 1.116  mm2，圖 5-19 則為所得之晶片顯微攝影
圖。 
tuneV1L 2L
1vC 2vC 3vC 4vCoutIPV outINV outQPV outQNV
1M 2M 3M 4M
outQNV outQPV
5M
6M 7M
8M
outIPV
outINV
9M
10M
inIPV
inINV
1R 2R 3R 4R
11M
12M
outQPV
inQNV
outIPV outINV
outQPV
outQNV13
M 14M 15M 16M
1C 2C 3C 4C
RF_0 RF_180
LO_0
LO_180 RF_90 RF_270
LO_90
LO_270
LO_0 LO_90
IF+
IF-
LO_180 LO_270
IF+
IF-
Switch
LO_0 LO_0 LO_90 LO_90
A
A
B
B
C
C
D
D
 
圖 5-24、可切換式單旁帶混波器圖。 
 
圖 5-25、混波器電路佈局圖。 
此混波器電路當分別注入 1.2GHz~1.3 GHz 及
3.6~3.9GHz 的訊號作為輸入時，可藉由切換開關而得到
2.4GHz~2.6GHz 及 4.8~5.2GHz 之輸出訊號。圖 5-
26(a)、(b)即分別此混波器之高/低頻段輸出頻譜圖。由
結果可見確實可達到我們的所需，故圖 5-17 中所有子電
路均已被完成，但受限於 CIC 對下線晶片大小限制，我
們尚未對總體架構下單一之晶片作為驗證。 
 
(a) 
 
(b) 
圖 5-26、混波器輸出(a)低頻段(b)高頻段頻譜圖。 
 
E. 升頻調變器 
在此之前的內容主要在接收機及本地振盪訊號源之
設計；在發射機側若採較為簡單之直接調變升頻方式，
則要設計一升頻調變器及一功率放大器(PA)。本小節主
要說明我們所設計之調變器設計，此調變器最主要之功
能雖然也是頻率轉換，但是設計的主要考量和降頻混波
器有所不同。圖 5-27 為應本計畫所需之升頻調變器電路
設計圖，此電路實現於台積電 0.18 m RFCMOS 製程
上，大小為1.074 0.946  mm2，圖 5-28 則為所得之晶
片顯微攝影圖。此電路的操作電壓為 1.8V，核心電路的
耗電流為 6.7mA，相當於 12.06mW 的直流功耗。此電路
量測所得之轉換增益為 4.8dB，而 P1dB 則為-9dBm；此
兩者之實測圖分別如圖 5-29、5-30 所示。 
圖
5-27、升頻調變器電路圖。 
四. 結論 
1. 低功率與具功率感知之 H.264/AVC 編碼系統和
一 built-in object tracking 的演算法和架構。從
系統層次開始的資料排程研究，至演算法層次
之各種快速演算法之提出，再至電路架構層次
對於各子電路做最佳化處理，透過上述技術實
現低功率與具功率感知之 H.264/AVC 編碼器。
此外使用 built-in object tracking 的方法，讓
object tracking 的 運 算 ， 內 建 至 motion 
estimation 內部，當 MV 計算出來時，能同時
做 object tracking，如此一來便可應用於嬰幼兒
監護視訊處理系統。 
2. 智慧型嬰幼兒監護系統，可廣泛應用於醫院、
幼稚園…等小朋友活動的場所，並透過即時的
分析臉部表情狀態及異物偵測來提高嬰幼兒所
處環境之安全性，以減輕照護者負擔。本系統
可在複雜背景、光線亮度較低及不同色溫環境
下正常的運作，且眼睛特徵點偵測的正確率約
可達到 88%，在 PC 上每一張影像的平均運算
時間為 45 毫秒，適合使用於即時系統上；至
於表情辨識結果的正確率則為 80%。最後在
Socle CDK 開發平台上實現我們所提出的嬰幼
兒監護系統，實作上採用嵌入式軟硬體共設計
之概念，將運算複雜度高的 Cross Filter 模組做
硬體加速；整體系統工作頻率為 50MHz，
CPU 時脈為 266MHz 時其純 ARM 程式碼版本
的影格率（Frame rate）大約可達每秒 3.03
張，而軟硬體共設計版本的影格率也可到每秒
1.86 張。 
3. 為了達到保留完整的嬰幼兒各種生理上的聲音
訊號，例如咳嗽聲、心音，甚至於肺音的部
分，並同時達到降低傳輸所需頻寬的目的，我
們提出了同音訊號壓縮系統。不僅解決了 LP-
PSOLA 應用在音訊壓縮中，每一個單音之音
長無法與 target 訊號匹配之問題，也針對原始
閉迴路直接搜尋演算法可能遭遇到之問題，以
不增加位元率的前提下，提出間接搜尋演算法
以及基於 weighted regularized LS 預測係數修
正之方法，來解決誤差累積以及延續的問題，
使得在解碼端所還原的聲音訊號其 MSE 值能
較 LP-PSOLA 語音轉換法減少 13~14 dB。 
4.   We have presented a variable block-size LDPC 
decoder design for IEEE 802.11n codes. The 
decoder implements the TDMP decoding 
algorithm. By introducing a high parallel, pipeline 
and retime decoding schedule and multi- threshold 
voltage VLSI technology, the decoder can reach 
1.215Gps throughput and support three different 
code lengths as well. The implementation result 
shows that our proposed design can be a 
competitive candidate among recent state-of- the-
art designs. 
     5.   成功下線直接升降頻式收發機架構中所示的大
部份電路，並針對每一子電路加以量測及檢討
改進。所有的電路中包括計畫第一年有兩顆低
雜訊放大器(LNA)電路、一顆差動輸出壓控振
盪器(VCO)、一顆正交四相位輸出壓控振盪
器、兩顆除頻器(frequency divider)。以及本年
度有數顆的 LNA、降頻混波器、壓控振盪器、
除頻器、單旁帶混波器、升頻調變器、功率放
大器等，大致上我們符合各年度預計完成的各
別子電路設計工作。個別子電路的實測結果也
顯示大致符合計畫原先規畫之效能，惟原先計
畫於第三年度進行的系統整合受限於計畫年
度、經費、國家系統晶片中心對申請晶片之大
小限制等因素，無法完成一個完整的收發機射
頻前端電路。計畫執行中並有五名研究生完成
其碩士論文，其論文中並有一篇投稿於國際期
刊、兩篇投稿於國際會議期刊、一篇投稿於國
內之積體電路研討會(VLSI/CAD 2010)均獲接
受發表。參與本計劃之學生確實於積體電路的
佈局、元件設計、量測與分析以及模擬軟體的
熟悉、射頻電路模組、射頻電路設計、元件資
料庫建立等，均能獲有既廣且深的紮實基礎。 
 
五. 參考文獻 
 
[1] T.-C. Chen, S.-Y. Chien, Y.-W. Huang, C.-H. Tsai, C.-Y. 
Chen, T.-W. Chen, and L.-G. Chen, “Analysis and 
architecture design of an HDTV720p 30 frames/s H.264/AVC 
encoder,” IEEE Trans. Circuits Syst. Video Technol., vol. 16, 
no. 6, pp. 673-688, June 2006. 
[2] T.-C. Chen, Y.-W. Huang, and L.-G. Chen, “Analysis and 
design of macroblock pipelining for H.264/AVC VLSI 
architecture,” in Proc. IEEE Int. Symp. Circuits Syst., pp. II-
273 - II-276, May 2004. 
[3] T.-C. Chen, S.-Y. Chien, Y.-W. Huang, C.-H. Tsai, C.-Y. 
Chen, T.-W. Chen, and L.-G. Chen, “Analysis and 
architecture design of and HDTV720p 30 frames/s 
H.264/AVC encoder,” IEEE Trans. Circuits Syst. Video 
Technol., vol. 16, no. 6, pp. 673-688, June 2006. 
[4] Y.-W. Huang, T.-C. Chen, C.-H. Tsai, C.-Y. Chen, T.-W. 
Chen, C.-S Chen, C.-F. Shen, S.-Y. Ma, T.-C. Wang, B.-Y. 
Hsieh, H.-C. Fang, and L.-G. Chen, “A 1.3TOPS H.264/AVC 
single chip encoder for HDTV applications,” in ISSCC Dig. 
Tech. Papers, Feb. 2005. 
[5] H.-C. Chang, J.-W. Chen, C.-L. Su, Y.-C. Yang, Y. Li, C.-H. 
Chang, Z.-M. Chen, W.-S. Yang, C.-C. Lin, C.-W. Chen, J.-S. 
Wang, and J.-I. Quo, “A 7mW-to-183mW dynamic quality-
scalable H.264 video encoder chip,” ISSCC Dig. Tech. Papers, 
Feb. 2007. 
[6] Y.-H. Chen, T.-C. Chen, and L.-G. Chen, “Power-scalable 
algorithm and reconfigurable macro-block pipeline 
architecture of H.264 encoder for mobile application,” in Proc. 
IEEE Int. Conf. Multimedia and Expo, pp. 281-284, July 2006. 
[7] Z. Zhou, M.-T. Sun, and Y.-F. Hsu, “Fast variable block-size 
Speech and Language Processing, vol. 14, pp. 972-980, May 
2006. 
[41] WAI C. Chu,“ Speech Coding Algorithms Foundation And 
Evolution Of Standardized Coders”, Wiley-Interscience, 2003. 
[42] V. Ramasubramanian and D. Harish,“ An Optimal Unit-
Selection Algorithm For Ultra Low Bit-Rate Speech Coding”, 
Speech and Signal Processing, PP.541-544, 2007. 
[43] K.S.Lee ,R. Cox,“ A Very Low Bit Rate Speech Coder Based 
On a Recognition/Synthesis Paradigm,” IEEE trans. SAP, 
Vol.9, No5, PP.482-491, July 2001. 
[44] G.Baudoin, F.El Chami,“ Corpus Based Very Low Bit Rate 
Speech Coding” Proc. ICASSP-03, PP.792-795, 2003. 
[45] Heng-Chou Chen, Chin-Yung Chen, Kui-Ming Tsou, Oscul 
T.-C. Chen,“ A 0.75 kbps Speech Codec Using Recognition 
and Synthesis Schemes”, Speech Coding For 
Telecommunications Proceeding, PP.27-28, 1997. 
[46] 王小川,“ 語音訊號處理”, 全華 2005. 
[47] 王建文,“ Very Low Speech Compression Using Closed-Loop 
Speech Transformation Merhods” 中興大學碩士論文, 2008. 
[48] A. J. Paulraj, D. A. Gore, R. U. Nabar, and H. Bolcskei, “An 
overview of MIMO communications - a key to gigabit 
wireless,” Proc. IEEE, vol. 92, pp. 198–218, Feb. 2004. 
[49] Q. Ling and T. Li, “Blind-Channel Estimation for MIMO 
Systems With Structured Transmit Delay Scheme,” IEEE 
Trans. Circuits Syst. I, Reg. Papers, vol. 55, pp. 2344–2355, 
Sept. 2008. 
[50] S. P. Alex and L. M. A. Jalloul, “Performance Evaluation of 
MIMO in IEEE802.16e/ WiMAX,” IEEE J. Sel. Topics Signal 
Process., vol. 2, PP. 181–190, Apr. 2008. 
[51] J.-H. Lee, M.-S. Baek, and H.-K. Song, “Efficient MIMO 
Receiving Technique in IEEE 802.11n System for Enhanced 
Services,” IEEE Trans. Consum. Electron., vol. 53, pp. 344–
349, May 2007. 
[52] J.-L. Yu and Y.-C. Lin, “Space–Time-Coded MIMO ZP-
OFDM Systems: Semiblind Channel Estimation and 
Equalization,” IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 
56, pp. 1360–1372, July 2009. 
[53] Jr. L. Cimini, “Analysis and Simulation of a Digital Mobile 
Channel Using Orthogonal Frequency Division Multiplexing,” 
IEEE Trans. Commun., vol. 33, pp. 665–675, July 1985. 
[54] A. Troya, K. Maharatna, M. Krstic, E. Grass, U. Jagdhold, and 
R. Kraemer, “Low-Power VLSI Implementation of the Inner 
Receiver for OFDM-Based WLAN Systems,” IEEE Trans. 
Circuits Syst. I, Reg. Papers, vol. 55, pp. 672–686, March 
2008. 
[55] J. Armstrong, “OFDM for Optical Communications,” J. 
Lightw. Technol., vol. 27, pp. 189–204, Feb. 2009. 
[56] G. L. Stuber, J. R. Barry, S. W. McLaughlin, Ye Li, M. A. 
Ingram, and T. G. Pratt, “Broadband MIMO-OFDM wireless 
communications,” Proc. IEEE, vol. 92, pp. 271–294, Feb. 
2004. 
[57] H. Kim, J. Kim, S. Yang, M. Hong, and Y. Shin, “An 
Effective MIMO–OFDM System for IEEE 802.22 WRAN 
Channels,” IEEE Trans. Circuits Syst. II, Exp. Briefs, vol 55, 
pp. 821–825, Aug. 2008. 
[58] Y. Jung, J. Kim, S. Lee, H. Yoon, and J. Kim, “Design and 
Implementation of MIMO-OFDM Baseband Processor for 
High-Speed Wireless LANs,” IEEE Trans. Circuits Syst. II, 
Exp. Briefs, vol 54, pp. 631–635, July 2007. 
[59] L. Boher, R. Rabineau, and M. Helard, “FPGA 
Implementation of an Iterative Receiver for MIMO-OFDM 
Systems,” IEEE J. Sel. Areas Commun., vol. 26, pp. 857–866, 
Aug. 2008. 
[60] M.-S. Baek, Y.-H. You, and H.-K. Song, “Combined QRD-M 
and DFE detection technique for simple and efficient signal 
detection in MIMO-OFDM systems,” IEEE Trans. Wireless 
Commun., vol. 8, pp. 1632–1638, Apr. 2009. 
[61] C.-H. Yang and D. Markovic, “A Flexible DSP Architecture 
for MIMO Sphere Decoding,” IEEE Trans. Circuits Syst. I, 
Reg. Papers, vol. 56, pp. 2301–2314, Oct. 2009. 
[62] C. S. Park, K. K. Parhi, and S.-C. Park, “Probabilistic 
Spherical Detection and VLSI Implementation for Multiple-
Antenna Systems,” IEEE Trans. Circuits Syst. I, Reg. Papers, 
vol. 56, pp. 685–698, Mar. 2009. 
[63] Z. Guo and P. Nilsson, “Algorithm and implementation of the 
K-best sphere decoding for MIMO detection,” IEEE J. Sel. 
Areas Commun., vol. 24, pp. 491–503, Mar. 2006. 
[64] S. Chen, T. Zhang, and Y. Xin, “Relaxed K-Best MIMO 
Signal Detector Design and VLSI Implementation,” IEEE 
Trans. Very Large Scale Integr. (VLSI) Syst., vol. 15, pp. 
328–337, Mar. 2007. 
[65] J. Liu, Y. V. Zakharov, and B. Weaver, “Architecture and 
FPGA Design of Dichotomous Coordinate Descent 
Algorithms,” IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 
56, pp. 2425–2438, Nov. 2009. 
[66] C.-J. Ahn, “Parallel Detection Algorithm Using Multiple QR 
Decompositions With Permuted Channel Matrix for 
SDM/OFDM,” IEEE Trans. Veh. Technol., vol. 57, pp. 2578–
2582, July 2008. 
[67] T. H. Im, I. Park, J. Kim, J. Yi, J. Kim, S. Yu, and Y. S. Cho, 
“A New Signal Detection Method for Spatially Multiplexed 
MIMO Systems and Its VLSI Implementation,” IEEE Trans. 
Circuits Syst. II, Exp. Briefs, vol. 56, pp. 399–403, May 2009. 
[68] A. Maltsev, V. Pestretsov, R. Maslennikov, and A. Khoryaev, 
“Triangular systolic array with reduced latency for QR-
decomposition of complex matrices,” in Proc. IEEE Int. Symp. 
Circuits Syst., pp. 385–388, May 2006. 
[69] Z. Liu, K. Dickson, and J. V. McCanny, “Application-specific 
instruction set processor for SoC implementation of modern 
signal processing algorithms,” IEEE Trans. Circuits Syst. I, 
Reg. Papers, vol. 52, pp. 755–765, Apr. 2005. 
[70] C. K. Singh, S. H. Prasad, and P. T. Balsara, “VLSI 
architecture for matrix inversion using modified Gram-
Schmidt based QR decomposition,” in Proc. Int. Conf. VLSI 
Design, pp. 836–841, Jan. 2007. 
[71] C. K. Singh, S. H. Prasad, and P. T. Balsara, “A fixed-point 
imple-mentation for QR decomposition,” in Proc. IEEE Dallas 
Workshop Design Applicat. Integration Software, pp. 75–78, 
Oct. 2006. 
[72] S. Wang and Jr. E. E., Swartzlander, “The critically damped 
CORDIC algorithm for QR decomposition,” in Proc. IEEE 
Asilomar Conf. Signals Syst. Comput., pp. 908–911, Nov. 
1996. 
[73] H. Sakai, “Recursive least-squares algorithms of modified 
Gram-Schmidt type for parallel weight extraction,” IEEE 
Trans. Signal Procss., vol. 42, pp. 429–433, Feb. 1994. 
[74] S.-F. Hsiao and J.-M. Delosme, “Householder CORDIC 
algorithms,” IEEE Trans. Comput., vol. 44, pp. 990–1001, 
Aug. 1995. 
[75] WLAN Medium Access Control (MAC) and Physical Layer 
(PHY) Specifications, ANSI/IEEE 802.11, 1997. 
[76] WLAN Medium Access Control (MAC) and Physical Layer 
(PHY) Specifications, ANSI/IEEE 802.11, 1999. 
[77] Higher Speed Physical Layer Extension in the 2.4 GHz band, 
ANSI/IEEE 802. 11b-1999. 
[78] Further Higher Data Rate Extension in the 2.4 GHz Band, 
ANSI/IEEE 802.11g, 2003. 
[79] B. Razavi, “RF Microelectronics,” Prentice Hall, 1998. 
[21] Y.-C. Chiang and Y.-H. Chang, “A Back-Gate Coupling 
QVCO with Kvco Linearization Technique,” in IEEE 
International Symposium on Radio-Frequency Integration 
Technology, Singapore, Dec. 9–11, 2009. (EI) 
[22] Po-Cheng Ke and Y.-C. Chiang, “A 3.26-to-4.38 GHz Divide-
by-3 Injection-Locked Frequency Divider,” accepted for 
presentation in Asia-Pacific Microwave Conference 2010. 
[23] Yih-Chen Chen and Y.-C. Chiang, “A Noise Reduction Low-
Noise Amplifier for the Dual-Band System,” in 2010 VLSI 
Design/CAD Symposium, Kaohsiung, 2010. 
 
AWARD  
 ICME2008 Best Student Paper Award 
L.-F. Chen, K.-H. Li, C.-Y. Huang, and Y.-K. Lai, “Analysis and 
architecture design of multi-transform architecture for H.264/AVC 
intra frame coder,” in Proc. IEEE Int. Conf. Multimedia and Expo, 
pp. 145-148, June 2008. 
97年度專題研究計畫研究成果彙整表 
計畫主持人：張振豪 計畫編號：97-2221-E-005-089-MY2 
計畫名稱：智慧型嬰幼兒監護與安撫晶片系統--總計畫 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 3 3 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 1 1 100% 
人次 
 
期刊論文 7 7 100%  
研究報告/技術報告 0 0 100%  
研討會論文 13 13 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
