<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:52:35.5235</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.01.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7027331</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>결함 감소를 위한 격리 구조들을 채용하는 상보적 셀 회로들 및 관련 제조 방법들</inventionTitle><inventionTitleEng>COMPLEMENTARY CELL CIRCUITS EMPLOYING ISOLATION STRUCTURES FOR DEFECT REDUCTION AND RELATED METHODS OF FABRICATION</inventionTitleEng><openDate>2022.10.28</openDate><openNumber>10-2022-0145335</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.12.29</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.08.08</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 상보적 셀 회로의 트랜지스터들의 소스/드레인들 사이의 단락 결함을 방지하기 위해, 격리 영역의 개별의 측면들 상에 P-타입 에피택셜 층 및 N-타입 에피택셜 층을 성장시키기 전에 트랜지스터들의 소스/드레인들 사이의 격리 영역에 격리 벽들 (414A) 이 형성된다. 격리 벽들은 다른 경우에 P-타입 (412P) 및 N-타입 (412N) 에피택셜 층들 사이에 형성될 수 있는 단락 결함의 형성을 방지하기 위한 물리적 배리어를 제공한다. 따라서, 격리 벽들은 상보적 셀 회로들에서 트랜지스터들의 소스/드레인 영역들 사이의 전기적 단락으로부터 발생하는 회로 고장을 방지한다. 회로 셀 레이아웃에서 P-타입 트랜지스터와 N-타입 트랜지스터 사이의 격리 영역의 폭이 감소될 수 있어서, 제품 수율을 감소시키지 않으면서 상보적 셀 회로의 총 레이아웃 면적이 감소될 수 있다. 격리 벽들을 형성하는 공정으로 더미 게이트에 게이트 컷이 형성될 수도 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.09.02</internationOpenDate><internationOpenNumber>WO2021173243</internationOpenNumber><internationalApplicationDate>2021.01.13</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/013168</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 상보적 셀 회로로서,반도체 기판으로서, P-타입 영역; N-타입 영역; 및 상기 P-타입 영역과 상기 N-타입 영역 사이의 격리 영역으로서, 상기 격리 영역은 제 1 축의 방향으로 연장되는 폭을 갖는, 상기 격리 영역을 포함하는, 상기 반도체 기판;상기 제 1 축의 방향으로 길이방향으로 연장되고, 상기 P-타입 영역, 상기 격리 영역, 및 상기 N-타입 영역의 각각의 부분들을 가로질러 연장되는 게이트;상기 게이트의 제 1 측면 상의 상기 P-타입 영역 상에 형성되고, 상기 제 1 축의 제 1 방향으로 상기 격리 영역 위로 연장되는 제 1 P-타입 에피택셜 (epi) 소스/드레인 (S/D) (epi-S/D);상기 게이트의 상기 제 1 측면 상의 상기 N-타입 영역 상에 형성되고, 상기 제 1 축의 제 2 방향으로 상기 격리 영역 위로 연장되는 제 1 N-타입 epi-S/D;상기 격리 영역으로부터 상기 제 1 축에 직교하는 제 3 방향으로 연장되는 상기 게이트의 상기 제 1 측면 상의 제 1 격리 벽으로서, 상기 제 1 격리 벽은 상기 제 1 P-타입 epi-S/D 를 상기 제 1 N-타입 epi-S/D 로부터 격리시키는, 상기 제 1 격리 벽;상기 게이트의 제 2 측면 상의 상기 제 P-타입 영역 상에 형성되고, 상기 제 1 축의 상기 제 1 방향으로 상기 격리 영역 위로 연장되는 제 2 P-타입 epi-S/D;상기 게이트의 상기 제 2 측면 상의 상기 N-타입 영역 상에 형성되고, 상기 제 1 축의 상기 제 2 방향으로 상기 격리 영역 위로 연장되는 제 2 N-타입 epi-S/D; 및상기 격리 영역으로부터 상기 제 1 축에 직교하는 상기 제 3 방향으로 연장되는 상기 게이트의 상기 제 2 측면 상의 제 2 격리 벽으로서, 상기 제 2 격리 벽은 상기 제 2 P-타입 epi-S/D 를 상기 제 2 N-타입 epi-S/D 로부터 격리시키는, 상기 제 2 격리 벽을 포함하는, 상보적 셀 회로.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 게이트의 단부에 배치되고, 상기 제 1 격리 벽 및 상기 제 2 격리 벽이 형성되는 재료를 포함하는 게이트 컷을 더 포함하는, 상보적 셀 회로.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 1 격리 벽의 하단부 및 상기 제 2 격리 벽의 하단부는 상기 격리 영역의 상부 표면 아래에 있는, 상보적 셀 회로.</claim></claimInfo><claimInfo><claim>4. 제 2 항에 있어서,상기 게이트 컷, 상기 제 1 격리 벽, 및 상기 제 2 격리 벽의 재료는 실리콘 나이트라이드 (SiN), 실리콘 옥시-나이트라이드 (SiON), 실리콘 카바이드 (SiC), 및 알루미늄 옥사이드 (AlO) 중 적어도 하나를 포함하는, 상보적 셀 회로.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 제 1 격리 벽 및 상기 제 2 격리 벽은 각각 상기 게이트에 직교하는 제 4 방향으로 길이방향으로 연장되는, 상보적 셀 회로.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 N-타입 영역은 상기 반도체 기판으로부터 상기 제 3 방향으로 연장되는 N-타입 핀을 포함하고;상기 제 1 N-타입 epi-S/D 및 상기 제 2 N-타입 epi-S/D 는 상기 N-타입 핀 상에 형성되고;상기 P-타입 영역은 상기 반도체 기판으로부터 상기 제 3 방향으로 연장되는 P-타입 핀을 포함하고; 그리고상기 제 1 P-타입 epi-S/D 및 상기 제 2 P-타입 epi-S/D 는 상기 P-타입 핀 상에 형성되는, 상보적 셀 회로.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 제 1 및 제 2 N-타입 epi-S/D들은 상기 제 1 방향 및 상기 제 3 방향에 직교하는 제 4 방향으로 길이방향으로 연장되는 적어도 하나의 N-타입 GAA (gate-all-around) 구조 상에 형성되고;상기 제 1 및 제 2 P-타입 epi-S/D들은 상기 제 4 방향으로 길이방향으로 연장되는 적어도 하나의 P-타입 GAA 구조 상에 형성되고; 그리고상기 N-타입 GAA 구조 및 상기 P-타입 GAA 구조는 각각 나노시트, 나노슬래브, 또는 나노와이어를 포함하는, 상보적 셀 회로.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,평면 N-타입 트랜지스터는 상기 제 1 N-타입 epi-S/D 및 상기 제 2 N-타입 epi-S/D 를 포함하고; 그리고평면 P-타입 트랜지스터는 상기 제 1 P-타입 epi-S/D 및 상기 제 2 P-타입 epi-S/D 를 포함하는, 상보적 셀 회로.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,집적 회로 (IC) 에 통합되는, 상보적 셀 회로.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,셋탑 박스; 엔터테인먼트 유닛; 네비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 이동 위치 데이터 유닛; 글로벌 포지셔닝 시스템 (GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; 세션 개시 프로토콜 (SIP) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크탑 컴퓨터; 개인용 디지털 보조기 (PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크 (DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공전자 시스템들; 드론; 및 멀티콥터로 이루어진 그룹으로부터 선택된 디바이스에 통합되는, 상보적 셀 회로.</claim></claimInfo><claimInfo><claim>11. 격리 구조들을 포함하는 상보적 셀 회로를 형성하는 방법으로서,반도체 기판 상의 제 1 방향으로 길이방향으로 연장되는 격리 영역의 제 1 측면 상에 P-타입 영역을 형성하는 단계;상기 반도체 기판 상의 상기 격리 영역의 제 2 측면 상에 N-타입 영역을 형성하는 단계;상기 제 1 방향에 직교하는 제 2 방향으로 길이방향으로 연장되고, 상기 P-타입 영역, 상기 격리 영역, 및 상기 N-타입 영역의 부분들을 가로질러 연장되는 더미 게이트를 형성하는 단계;상기 더미 게이트의 제 1 측면 및 제 2 측면 상의 상기 P-타입 영역, 상기 격리 영역, 및 상기 N-타입 영역 상에 유전체 층을 디포짓하는 단계;상기 더미 게이트의 상기 제 1 측면 상의 유전체 층을 통해 제 1 트렌치를, 그리고 상기 더미 게이트의 상기 제 2 측면 상의 유전체 층을 통해 제 2 트렌치를 에칭하는 단계;격리 구조들을 형성하는 단계로서, 제 1 격리 벽을 형성하기 위해 상기 제 1 트렌치를 격리 재료로 충진하는 단계; 및 제 2 격리 벽을 형성하기 위해 상기 제 2 트렌치를 상기 격리 재료로 충진하는 단계를 포함하는, 상기 격리 구조들을 형성하는 단계;상기 더미 게이트의 상기 제 1 측면 상의 상기 N-타입 영역 상에 제 1 N-타입 에피택셜 (epi) 소스/드레인 (S/D) (epi-S/D) 을 형성하는 단계로서, 상기 제 1 N-타입 epi-S/D 는 상기 제 1 격리 벽의 제 1 측면 상의 상기 격리 영역 위로 연장되는, 상기 제 1 N-타입 epi-S/D 를 형성하는 단계;상기 더미 게이트의 상기 제 2 측면 상의 상기 N-타입 영역 상에 제 2 N-타입 epi-S/D 를 형성하는 단계로서, 상기 제 2 N-타입 epi-S/D 는 상기 제 2 격리 벽의 제 1 측면 상의 상기 격리 영역 위로 연장되는, 상기 제 2 N-타입 epi-S/D 를 형성하는 단계;상기 더미 게이트의 상기 제 1 측면 상의 상기 P-타입 영역 상에 제 1 P-타입 epi-S/D 를 형성하는 단계로서, 상기 제 1 P-타입 epi-S/D 는 상기 제 1 격리 벽의 제 2 측면 상의 상기 격리 영역 위로 연장되고 상기 제 1 격리 벽에 의해 상기 제 1 N-타입 epi-S/D 로부터 격리되는, 상기 제 1 P-타입 epi-S/D 를 형성하는 단계; 및상기 더미 게이트의 상기 제 2 측면 상의 상기 P-타입 영역 상에 제 2 P-타입 epi-S/D 를 형성하는 단계로서, 상기 제 2 P-타입 epi-S/D 는 상기 제 2 격리 벽의 제 2 측면 상의 상기 격리 영역 위로 연장되고 상기 제 2 격리 벽에 의해 상기 제 2 N-타입 epi-S/D 로부터 격리되는, 상기 제 2 P-타입 epi-S/D 를 형성하는 단계를 포함하는, 격리 구조들을 포함하는 상보적 셀 회로를 형성하는 방법.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 유전체 층 상에 트렌치 마스크를 형성하는 단계를 더 포함하고, 트렌치 마스크 층을 디포짓하는 단계; 및 상기 유전체 층에 트렌치들을 형성하기 위한 개구들을 생성하기 위해 상기 트렌치 마스크 층을 패터닝하는 단계를 포함하는, 격리 구조들을 포함하는 상보적 셀 회로를 형성하는 방법.</claim></claimInfo><claimInfo><claim>13. 제 11 항에 있어서,상기 유전체 층을 통해 제 1 트렌치를 에칭하는 단계는 상기 더미 게이트의 상기 제 1 측면 상의 상기 격리 영역의 표면 내로 상기 제 1 트렌치를 에칭하는 단계를 더 포함하고; 그리고상기 유전체 층을 통해 제 2 트렌치를 에칭하는 단계는 상기 더미 게이트의 상기 제 2 측면 상의 상기 격리 영역의 상기 표면 내로 상기 제 2 트렌치를 에칭하는 단계를 더 포함하는, 격리 구조들을 포함하는 상보적 셀 회로를 형성하는 방법.</claim></claimInfo><claimInfo><claim>14. 제 11 항에 있어서,상기 제 1 트렌치 및 상기 제 2 트렌치를 상기 격리 재료로 충진하는 단계는 상기 제 1 트렌치 및 상기 제 2 트렌치를 상기 격리 재료로 상기 더미 게이트의 높이까지 충진하는 단계를 더 포함하는, 격리 구조들을 포함하는 상보적 셀 회로를 형성하는 방법.</claim></claimInfo><claimInfo><claim>15. 제 11 항에 있어서,게이트 컷 마스크를 형성하는 단계를 더 포함하고, 게이트 컷 마스크 층을 디포짓하는 단계; 및 상기 더미 게이트에 트렌치를 형성하기 위해 상기 더미 게이트 위에 개구를 생성하도록 상기 게이트 컷 마스크 층을 패터닝하는 단계를 포함하는, 격리 구조들을 포함하는 상보적 셀 회로를 형성하는 방법.</claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서,상기 더미 게이트를 통해 게이트 컷 트렌치를 에칭하는 단계를 더 포함하고;상기 격리 구조들을 형성하는 단계는 게이트 컷을 형성하기 위해 상기 게이트 컷 트렌치를 상기 격리 재료로 충진하는 단계를 더 포함하는, 격리 구조들을 포함하는 상보적 셀 회로를 형성하는 방법.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서,상기 게이트 컷 트렌치를 상기 격리 재료로 충진하는 단계는 상기 게이트 컷 트렌치를 상기 격리 재료로 상기 더미 게이트의 높이까지 충진하는 단계를 더 포함하는, 격리 구조들을 포함하는 상보적 셀 회로를 형성하는 방법.</claim></claimInfo><claimInfo><claim>18. 제 11 항에 있어서,상기 P-타입 영역을 형성하는 단계는 상기 반도체 기판 상에 P-타입 평면 영역을 형성하는 단계를 더 포함하고; 그리고상기 N-타입 영역을 형성하는 단계는 상기 반도체 기판 상에 N-타입 평면 영역을 형성하는 단계를 더 포함하는, 격리 구조들을 포함하는 상보적 셀 회로를 형성하는 방법.</claim></claimInfo><claimInfo><claim>19. 제 11 항에 있어서,상기 P-타입 영역을 형성하는 단계는 상기 반도체 기판에 직교하여 연장되는 적어도 하나의 P-타입 핀을 형성하는 단계를 더 포함하고; 그리고상기 N-타입 영역을 형성하는 단계는 상기 반도체 기판에 직교하여 연장되는 적어도 하나의 N-타입 핀을 형성하는 단계를 더 포함하는, 격리 구조들을 포함하는 상보적 셀 회로를 형성하는 방법.</claim></claimInfo><claimInfo><claim>20. 제 11 항에 있어서,상기 P-타입 영역을 형성하는 단계는 상기 반도체 기판에 실질적으로 평행한 방향으로 길이방향으로 연장되는 적어도 하나의 P-타입 GAA (gate-all-around) 구조를 형성하는 단계를 더 포함하고; 그리고상기 N-타입 영역을 형성하는 단계는 상기 반도체 기판에 실질적으로 평행한 방향으로 길이방향으로 연장되는 적어도 하나의 N-타입 GAA 구조를 형성하는 단계를 더 포함하고;GAA 구조는 나노시트, 나노슬래브, 또는 나노와이어를 포함하는, 격리 구조들을 포함하는 상보적 셀 회로를 형성하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country> </country><engName>YANG, HAINING</engName><name>양 하이닝</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country> </country><engName>BAO, JUNJING</engName><name>바오 쥔징</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.02.24</priorityApplicationDate><priorityApplicationNumber>16/798,947</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.08.08</receiptDate><receiptNumber>1-1-2022-0825353-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.09.28</receiptDate><receiptNumber>1-5-2022-0144503-32</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.12.29</receiptDate><receiptNumber>1-1-2023-1478189-52</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.12.29</receiptDate><receiptNumber>1-1-2023-1478190-09</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2023.12.29</receiptDate><receiptNumber>1-1-2023-1478191-44</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227027331.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c935b588a98b3235565f3feef5a54be0cc86626264db77738cfac05e34d97d168edc06c22c33824e3fd4464bbeb690a475ab990c110da0704fb</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff027794f42ad8443a885877564cc04092686378e8ec0d6c30d375321111ddfddb0626e1966198aafb2c1036b89849b15af8d1b8adc6834d6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>