## verilog程序文件夹：

comment：确实漂亮，可以借鉴

/doc        存放设计文档
/fpga       存放与FPGA实现相关的代码
/src        存放RTL代码
/sw         存放软件设计项目
/syn        存放综合相关的脚本
/sim        仿真
    /scripts        存放仿真相关的脚本
    /simlib         存放仿真要用到的库
    /testbench      存放仿真要用到的testbench
    /testcase       存放仿真要用到的testcase
    /work           仿真使用的工作路径，本地仿真脚本
readme.md


## 另外一个版本(通用语言)：

/bin        
/demo       
/doc
/include
/lib

## 另另一个版本（verilog）：
/prj            存放工程文件，时序约束文件，define文件等
/src            存放源码
/sim            存放测试文件
    /common     存放通用的接口，存储器等源码
    /ipcore
    /wrapper    便于移植到其他平台

