TimeQuest Timing Analyzer report for fifo
Tue Jun 13 10:28:09 2017
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'div'
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Hold: 'div'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'div'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'div'
 29. Slow 1200mV 0C Model Setup: 'clock'
 30. Slow 1200mV 0C Model Hold: 'clock'
 31. Slow 1200mV 0C Model Hold: 'div'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'div'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'div'
 45. Fast 1200mV 0C Model Setup: 'clock'
 46. Fast 1200mV 0C Model Hold: 'clock'
 47. Fast 1200mV 0C Model Hold: 'div'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'div'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; fifo                                              ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6E22C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
; div        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 118.16 MHz ; 118.16 MHz      ; div        ;      ;
; 240.15 MHz ; 240.15 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; div   ; -7.463 ; -262.879           ;
; clock ; -3.164 ; -54.488            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.058 ; 0.000              ;
; div   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; div   ; -3.201 ; -93.102                          ;
; clock ; -3.000 ; -40.175                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'div'                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.463 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.401     ; 8.063      ;
; -7.052 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.395     ; 7.658      ;
; -6.861 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[2]~reg0                                                                ; div          ; div         ; 1.000        ; -0.395     ; 7.467      ;
; -6.848 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[4]~reg0                                                                ; div          ; div         ; 1.000        ; -0.395     ; 7.454      ;
; -6.847 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[1]~reg0                                                                ; div          ; div         ; 1.000        ; -0.395     ; 7.453      ;
; -6.823 ; write_ptr[0]                                                                        ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.079     ; 7.745      ;
; -6.783 ; counter[2]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.701      ;
; -6.739 ; counter[0]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.657      ;
; -6.728 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.081     ; 7.648      ;
; -6.492 ; counter[3]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.410      ;
; -6.446 ; write_ptr[0]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.244      ; 7.738      ;
; -6.418 ; write_ptr[1]                                                                        ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.079     ; 7.340      ;
; -6.411 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[5]~reg0                                                                ; div          ; div         ; 1.000        ; -0.401     ; 7.011      ;
; -6.407 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[3]~reg0                                                                ; div          ; div         ; 1.000        ; -0.401     ; 7.007      ;
; -6.378 ; counter[2]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.296      ;
; -6.346 ; counter[1]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.264      ;
; -6.334 ; counter[0]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.252      ;
; -6.323 ; write_ptr[1]                                                                        ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.081     ; 7.243      ;
; -6.263 ; counter[6]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.181      ;
; -6.261 ; counter[6]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.179      ;
; -6.224 ; counter[4]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.142      ;
; -6.200 ; counter[2]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.118      ;
; -6.195 ; counter[2]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.085     ; 7.111      ;
; -6.186 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[4]                                                                 ; div          ; div         ; 1.000        ; -0.081     ; 7.106      ;
; -6.176 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.081     ; 7.096      ;
; -6.172 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; -0.081     ; 7.092      ;
; -6.161 ; write_ptr[1]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.244      ; 7.453      ;
; -6.159 ; write_ptr[3]                                                                        ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.081     ; 7.079      ;
; -6.156 ; counter[0]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.074      ;
; -6.151 ; counter[0]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.085     ; 7.067      ;
; -6.119 ; counter[2]                                                                          ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 7.039      ;
; -6.110 ; counter[5]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.028      ;
; -6.103 ; write_ptr[1]                                                                        ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.081     ; 7.023      ;
; -6.099 ; write_ptr[0]                                                                        ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.081     ; 7.019      ;
; -6.091 ; counter[5]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.009      ;
; -6.089 ; write_ptr[2]                                                                        ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.081     ; 7.009      ;
; -6.087 ; counter[3]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 7.005      ;
; -6.075 ; counter[0]                                                                          ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 6.995      ;
; -6.073 ; read_ptr[4]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.991      ;
; -6.071 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.081     ; 6.991      ;
; -6.053 ; ram_rtl_0_bypass[10]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.079     ; 6.975      ;
; -6.041 ; read_ptr[5]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.959      ;
; -6.013 ; write_ptr[3]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.244      ; 7.305      ;
; -5.975 ; counter[2]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.085     ; 6.891      ;
; -5.973 ; counter[2]                                                                          ; read_ptr[0]                                                                         ; div          ; div         ; 1.000        ; -0.085     ; 6.889      ;
; -5.953 ; counter[4]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.871      ;
; -5.943 ; write_ptr[2]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.244      ; 7.235      ;
; -5.942 ; counter[3]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.860      ;
; -5.941 ; counter[1]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.859      ;
; -5.940 ; read_ptr[6]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.081     ; 6.860      ;
; -5.932 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.083     ; 6.850      ;
; -5.932 ; counter[0]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.085     ; 6.848      ;
; -5.930 ; counter[0]                                                                          ; read_ptr[0]                                                                         ; div          ; div         ; 1.000        ; -0.085     ; 6.846      ;
; -5.922 ; write_ptr[2]                                                                        ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.079     ; 6.844      ;
; -5.904 ; counter[3]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.085     ; 6.820      ;
; -5.891 ; write_ptr[1]                                                                        ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.081     ; 6.811      ;
; -5.887 ; write_ptr[1]                                                                        ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; -0.081     ; 6.807      ;
; -5.881 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.799      ;
; -5.871 ; write_ptr[5]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.244      ; 7.163      ;
; -5.871 ; ram_rtl_0_bypass[12]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.082     ; 6.790      ;
; -5.858 ; counter[6]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.776      ;
; -5.830 ; counter[2]                                                                          ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; -0.082     ; 6.749      ;
; -5.828 ; counter[3]                                                                          ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 6.748      ;
; -5.820 ; counter[2]                                                                          ; ram_rtl_0_bypass[3]                                                                 ; div          ; div         ; 1.000        ; -0.082     ; 6.739      ;
; -5.819 ; counter[4]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.737      ;
; -5.816 ; write_ptr[3]                                                                        ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.079     ; 6.738      ;
; -5.803 ; counter[1]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.721      ;
; -5.799 ; counter[2]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.242      ; 7.089      ;
; -5.793 ; counter[2]                                                                          ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 6.713      ;
; -5.787 ; counter[0]                                                                          ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; -0.082     ; 6.706      ;
; -5.781 ; counter[6]                                                                          ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.077     ; 6.705      ;
; -5.781 ; write_ptr[1]                                                                        ; ram_rtl_0_bypass[4]                                                                 ; div          ; div         ; 1.000        ; -0.081     ; 6.701      ;
; -5.776 ; counter[0]                                                                          ; ram_rtl_0_bypass[3]                                                                 ; div          ; div         ; 1.000        ; -0.082     ; 6.695      ;
; -5.772 ; write_ptr[4]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.244      ; 7.064      ;
; -5.766 ; read_ptr[2]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.684      ;
; -5.764 ; counter[1]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.085     ; 6.680      ;
; -5.755 ; ram_rtl_0_bypass[9]                                                                 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.673      ;
; -5.755 ; counter[0]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.242      ; 7.045      ;
; -5.750 ; counter[2]                                                                          ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.077     ; 6.674      ;
; -5.749 ; ram_rtl_0_bypass[5]                                                                 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.667      ;
; -5.749 ; counter[0]                                                                          ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 6.669      ;
; -5.743 ; write_ptr[3]                                                                        ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.081     ; 6.663      ;
; -5.743 ; write_ptr[3]                                                                        ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.081     ; 6.663      ;
; -5.739 ; write_ptr[3]                                                                        ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; -0.081     ; 6.659      ;
; -5.738 ; write_ptr[0]                                                                        ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.079     ; 6.660      ;
; -5.723 ; counter[3]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.085     ; 6.639      ;
; -5.721 ; counter[3]                                                                          ; read_ptr[0]                                                                         ; div          ; div         ; 1.000        ; -0.085     ; 6.637      ;
; -5.706 ; counter[0]                                                                          ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.077     ; 6.630      ;
; -5.686 ; counter[5]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.604      ;
; -5.682 ; counter[1]                                                                          ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 6.602      ;
; -5.675 ; counter[6]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.085     ; 6.591      ;
; -5.673 ; write_ptr[2]                                                                        ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.081     ; 6.593      ;
; -5.672 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; -0.080     ; 6.593      ;
; -5.669 ; write_ptr[2]                                                                        ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; -0.081     ; 6.589      ;
; -5.668 ; read_ptr[4]                                                                         ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.083     ; 6.586      ;
; -5.666 ; write_ptr[1]                                                                        ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.081     ; 6.586      ;
; -5.657 ; write_ptr[6]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.246      ; 6.951      ;
; -5.656 ; ram_rtl_0_bypass[14]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.082     ; 6.575      ;
; -5.653 ; write_ptr[1]                                                                        ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.075     ; 6.579      ;
; -5.649 ; write_ptr[0]                                                                        ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.075     ; 6.575      ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                             ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -3.164 ; clock_count[12] ; div             ; clock        ; clock       ; 1.000        ; -0.082     ; 4.083      ;
; -3.151 ; clock_count[13] ; div             ; clock        ; clock       ; 1.000        ; -0.082     ; 4.070      ;
; -3.046 ; clock_count[17] ; div             ; clock        ; clock       ; 1.000        ; -0.082     ; 3.965      ;
; -3.040 ; clock_count[15] ; div             ; clock        ; clock       ; 1.000        ; -0.082     ; 3.959      ;
; -2.896 ; clock_count[21] ; div             ; clock        ; clock       ; 1.000        ; -0.082     ; 3.815      ;
; -2.885 ; clock_count[14] ; div             ; clock        ; clock       ; 1.000        ; -0.082     ; 3.804      ;
; -2.869 ; clock_count[18] ; div             ; clock        ; clock       ; 1.000        ; -0.082     ; 3.788      ;
; -2.848 ; clock_count[0]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.768      ;
; -2.821 ; clock_count[20] ; div             ; clock        ; clock       ; 1.000        ; -0.082     ; 3.740      ;
; -2.811 ; clock_count[8]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.731      ;
; -2.802 ; clock_count[22] ; div             ; clock        ; clock       ; 1.000        ; -0.082     ; 3.721      ;
; -2.799 ; clock_count[16] ; div             ; clock        ; clock       ; 1.000        ; -0.082     ; 3.718      ;
; -2.765 ; clock_count[23] ; div             ; clock        ; clock       ; 1.000        ; -0.082     ; 3.684      ;
; -2.753 ; clock_count[1]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.673      ;
; -2.744 ; clock_count[2]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.664      ;
; -2.711 ; clock_count[9]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.631      ;
; -2.702 ; clock_count[0]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.622      ;
; -2.672 ; clock_count[0]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.592      ;
; -2.669 ; clock_count[2]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.589      ;
; -2.607 ; clock_count[1]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.527      ;
; -2.584 ; clock_count[5]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.504      ;
; -2.577 ; clock_count[1]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.497      ;
; -2.576 ; clock_count[4]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.496      ;
; -2.558 ; clock_count[11] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.478      ;
; -2.556 ; clock_count[0]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.476      ;
; -2.543 ; clock_count[0]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.463      ;
; -2.527 ; clock_count[4]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.447      ;
; -2.526 ; clock_count[0]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.446      ;
; -2.523 ; clock_count[2]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.443      ;
; -2.512 ; clock_count[3]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.432      ;
; -2.499 ; clock_count[19] ; div             ; clock        ; clock       ; 1.000        ; -0.082     ; 3.418      ;
; -2.493 ; clock_count[2]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.413      ;
; -2.482 ; clock_count[3]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.402      ;
; -2.461 ; clock_count[1]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.381      ;
; -2.453 ; clock_count[7]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.373      ;
; -2.437 ; clock_count[6]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.357      ;
; -2.431 ; clock_count[1]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.351      ;
; -2.412 ; clock_count[6]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.332      ;
; -2.411 ; clock_count[3]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.331      ;
; -2.410 ; clock_count[0]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.330      ;
; -2.381 ; clock_count[4]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.301      ;
; -2.380 ; clock_count[0]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.300      ;
; -2.377 ; clock_count[2]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.297      ;
; -2.366 ; clock_count[3]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.286      ;
; -2.351 ; clock_count[4]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.271      ;
; -2.347 ; clock_count[2]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.267      ;
; -2.336 ; clock_count[3]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.256      ;
; -2.329 ; clock_count[10] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.249      ;
; -2.315 ; clock_count[1]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.235      ;
; -2.313 ; clock_count[5]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.233      ;
; -2.290 ; clock_count[5]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.210      ;
; -2.285 ; clock_count[1]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.205      ;
; -2.266 ; clock_count[6]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.186      ;
; -2.264 ; clock_count[0]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.184      ;
; -2.236 ; clock_count[6]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.156      ;
; -2.235 ; clock_count[4]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.155      ;
; -2.234 ; clock_count[0]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.154      ;
; -2.231 ; clock_count[2]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.151      ;
; -2.220 ; clock_count[3]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.140      ;
; -2.205 ; clock_count[4]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.125      ;
; -2.201 ; clock_count[2]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.121      ;
; -2.190 ; clock_count[3]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.110      ;
; -2.169 ; clock_count[1]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.089      ;
; -2.167 ; clock_count[5]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.087      ;
; -2.144 ; clock_count[5]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.064      ;
; -2.143 ; clock_count[0]  ; clock_count[5]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.063      ;
; -2.139 ; clock_count[1]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.059      ;
; -2.120 ; clock_count[6]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.040      ;
; -2.118 ; clock_count[0]  ; clock_count[13] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.038      ;
; -2.108 ; clock_count[0]  ; clock_count[6]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.028      ;
; -2.090 ; clock_count[0]  ; clock_count[4]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.010      ;
; -2.090 ; clock_count[6]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.010      ;
; -2.089 ; clock_count[4]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.009      ;
; -2.088 ; clock_count[0]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.008      ;
; -2.085 ; clock_count[2]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.005      ;
; -2.081 ; clock_count[1]  ; clock_count[6]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.001      ;
; -2.074 ; clock_count[3]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.994      ;
; -2.066 ; clock_count[7]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.986      ;
; -2.063 ; clock_count[1]  ; clock_count[4]  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.983      ;
; -2.059 ; clock_count[4]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.979      ;
; -2.055 ; clock_count[2]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.975      ;
; -2.044 ; clock_count[3]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.964      ;
; -2.036 ; clock_count[7]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.956      ;
; -2.023 ; clock_count[1]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.943      ;
; -2.021 ; clock_count[5]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.941      ;
; -1.998 ; clock_count[5]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.918      ;
; -1.996 ; clock_count[0]  ; clock_count[3]  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.916      ;
; -1.993 ; clock_count[1]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.913      ;
; -1.986 ; clock_count[3]  ; clock_count[6]  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.906      ;
; -1.974 ; clock_count[6]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.894      ;
; -1.972 ; clock_count[0]  ; clock_count[11] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.892      ;
; -1.968 ; clock_count[3]  ; clock_count[4]  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.888      ;
; -1.964 ; clock_count[2]  ; clock_count[5]  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.884      ;
; -1.955 ; clock_count[8]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.875      ;
; -1.944 ; clock_count[6]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.864      ;
; -1.943 ; clock_count[4]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.863      ;
; -1.942 ; clock_count[0]  ; clock_count[12] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.862      ;
; -1.939 ; clock_count[2]  ; clock_count[13] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.859      ;
; -1.928 ; clock_count[3]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.848      ;
; -1.920 ; clock_count[9]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.840      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                             ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.058 ; div             ; div             ; div          ; clock       ; 0.000        ; 2.616      ; 3.177      ;
; 0.451 ; div             ; div             ; div          ; clock       ; -0.500       ; 2.616      ; 3.070      ;
; 0.760 ; clock_count[11] ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; clock_count[17] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clock_count[13] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clock_count[15] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clock_count[7]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clock_count[9]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.054      ;
; 0.763 ; clock_count[21] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clock_count[18] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clock_count[19] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clock_count[12] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; clock_count[23] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; clock_count[16] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; clock_count[14] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; clock_count[10] ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; clock_count[20] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; clock_count[22] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; clock_count[8]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.058      ;
; 1.114 ; clock_count[11] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.408      ;
; 1.115 ; clock_count[13] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; clock_count[17] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; clock_count[15] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; clock_count[9]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; clock_count[7]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; clock_count[19] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; clock_count[21] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.411      ;
; 1.124 ; clock_count[12] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; clock_count[18] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; clock_count[10] ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; clock_count[16] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; clock_count[14] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.419      ;
; 1.126 ; clock_count[8]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; clock_count[22] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; clock_count[20] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.420      ;
; 1.133 ; clock_count[10] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.427      ;
; 1.133 ; clock_count[12] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.427      ;
; 1.133 ; clock_count[18] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.427      ;
; 1.134 ; clock_count[16] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.428      ;
; 1.134 ; clock_count[14] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.428      ;
; 1.135 ; clock_count[8]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; clock_count[20] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.429      ;
; 1.245 ; clock_count[11] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.539      ;
; 1.246 ; clock_count[13] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.540      ;
; 1.247 ; clock_count[17] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.541      ;
; 1.247 ; clock_count[9]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; clock_count[15] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.541      ;
; 1.247 ; clock_count[7]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; clock_count[21] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.542      ;
; 1.248 ; clock_count[19] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.542      ;
; 1.254 ; clock_count[11] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.548      ;
; 1.255 ; clock_count[9]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.549      ;
; 1.255 ; clock_count[13] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.549      ;
; 1.256 ; clock_count[17] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.550      ;
; 1.256 ; clock_count[15] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.550      ;
; 1.256 ; clock_count[7]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; clock_count[19] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.551      ;
; 1.264 ; clock_count[10] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.558      ;
; 1.264 ; clock_count[12] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.558      ;
; 1.264 ; clock_count[18] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.558      ;
; 1.265 ; clock_count[16] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.559      ;
; 1.265 ; clock_count[14] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.559      ;
; 1.266 ; clock_count[8]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.559      ;
; 1.266 ; clock_count[20] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.560      ;
; 1.273 ; clock_count[10] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.567      ;
; 1.273 ; clock_count[12] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.567      ;
; 1.273 ; clock_count[18] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.567      ;
; 1.274 ; clock_count[8]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.568      ;
; 1.274 ; clock_count[16] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.568      ;
; 1.274 ; clock_count[14] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.568      ;
; 1.340 ; clock_count[5]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.633      ;
; 1.371 ; clock_count[6]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.664      ;
; 1.385 ; clock_count[11] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.679      ;
; 1.386 ; clock_count[9]  ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.680      ;
; 1.386 ; clock_count[13] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.680      ;
; 1.387 ; clock_count[17] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.681      ;
; 1.387 ; clock_count[15] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.681      ;
; 1.387 ; clock_count[7]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.680      ;
; 1.388 ; clock_count[19] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.682      ;
; 1.394 ; clock_count[11] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.688      ;
; 1.395 ; clock_count[9]  ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.689      ;
; 1.395 ; clock_count[7]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.689      ;
; 1.395 ; clock_count[13] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.689      ;
; 1.396 ; clock_count[17] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.690      ;
; 1.396 ; clock_count[15] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.690      ;
; 1.404 ; clock_count[10] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.698      ;
; 1.404 ; clock_count[12] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.698      ;
; 1.404 ; clock_count[18] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.698      ;
; 1.405 ; clock_count[8]  ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.699      ;
; 1.405 ; clock_count[16] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.699      ;
; 1.405 ; clock_count[14] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.699      ;
; 1.413 ; clock_count[10] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.707      ;
; 1.413 ; clock_count[12] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.707      ;
; 1.414 ; clock_count[8]  ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.708      ;
; 1.414 ; clock_count[16] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.708      ;
; 1.414 ; clock_count[14] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.708      ;
; 1.443 ; clock_count[6]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.736      ;
; 1.458 ; clock_count[5]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.751      ;
; 1.462 ; clock_count[4]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.755      ;
; 1.480 ; clock_count[5]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.773      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'div'                                                                                                                                                        ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; read_ptr[3]          ; read_ptr[3]                                                                         ; div          ; div         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; read_ptr[6]          ; read_ptr[6]                                                                         ; div          ; div         ; 0.000        ; 0.081      ; 0.746      ;
; 0.509 ; counter[6]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 0.802      ;
; 0.535 ; write_ptr[2]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.479      ; 1.268      ;
; 0.545 ; write_ptr[0]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.479      ; 1.278      ;
; 0.546 ; write_ptr[4]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.479      ; 1.279      ;
; 0.550 ; write_ptr[5]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.479      ; 1.283      ;
; 0.703 ; write_ptr[3]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.479      ; 1.436      ;
; 0.763 ; counter[2]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; counter[4]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; counter[1]           ; counter[1]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.058      ;
; 0.782 ; counter[0]           ; counter[0]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.075      ;
; 0.954 ; counter[5]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.247      ;
; 0.954 ; counter[3]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.247      ;
; 1.084 ; read_ptr[3]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.399      ; 1.737      ;
; 1.086 ; write_ptr[2]         ; ram_rtl_0_bypass[12]                                                                ; div          ; div         ; 0.000        ; 0.082      ; 1.380      ;
; 1.100 ; read_ptr[6]          ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 0.000        ; 0.081      ; 1.393      ;
; 1.104 ; read_ptr[6]          ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 0.000        ; 0.081      ; 1.397      ;
; 1.117 ; counter[1]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.410      ;
; 1.122 ; write_ptr[6]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.481      ; 1.857      ;
; 1.125 ; counter[0]           ; counter[1]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; counter[2]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; counter[4]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.420      ;
; 1.128 ; write_ptr[4]         ; ram_rtl_0_bypass[16]                                                                ; div          ; div         ; 0.000        ; 0.081      ; 1.421      ;
; 1.134 ; counter[0]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; counter[2]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; counter[4]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.429      ;
; 1.149 ; write_ptr[1]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.479      ; 1.882      ;
; 1.168 ; write_ptr[3]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 1.461      ;
; 1.187 ; write_ptr[5]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 1.480      ;
; 1.194 ; read_ptr[5]          ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 0.000        ; 0.081      ; 1.487      ;
; 1.211 ; write_ptr[0]         ; write_ptr[0]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 1.504      ;
; 1.220 ; read_ptr[1]          ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 0.000        ; 0.081      ; 1.513      ;
; 1.223 ; read_ptr[3]          ; ram_rtl_0_bypass[3]                                                                 ; div          ; div         ; 0.000        ; 0.080      ; 1.515      ;
; 1.248 ; counter[1]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.541      ;
; 1.250 ; read_ptr[6]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.401      ; 1.905      ;
; 1.257 ; counter[1]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.550      ;
; 1.265 ; counter[0]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; counter[2]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.559      ;
; 1.274 ; counter[0]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.567      ;
; 1.275 ; counter[2]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.568      ;
; 1.286 ; write_ptr[5]         ; ram_rtl_0_bypass[18]                                                                ; div          ; div         ; 0.000        ; 0.081      ; 1.579      ;
; 1.306 ; counter[3]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.599      ;
; 1.306 ; counter[5]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.599      ;
; 1.310 ; write_ptr[3]         ; ram_rtl_0_bypass[14]                                                                ; div          ; div         ; 0.000        ; 0.082      ; 1.604      ;
; 1.386 ; write_ptr[1]         ; ram_rtl_0_bypass[10]                                                                ; div          ; div         ; 0.000        ; 0.079      ; 1.677      ;
; 1.388 ; counter[1]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.681      ;
; 1.391 ; counter[3]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.684      ;
; 1.397 ; counter[1]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.690      ;
; 1.405 ; counter[0]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.698      ;
; 1.414 ; counter[0]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.707      ;
; 1.424 ; write_ptr[1]         ; write_ptr[1]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 1.717      ;
; 1.427 ; write_ptr[4]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 1.720      ;
; 1.429 ; read_ptr[2]          ; ram_rtl_0_bypass[13]                                                                ; div          ; div         ; 0.000        ; 0.081      ; 1.722      ;
; 1.446 ; counter[3]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.739      ;
; 1.482 ; read_ptr[0]          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 0.000        ; 0.085      ; 1.779      ;
; 1.500 ; read_ptr[4]          ; ram_rtl_0_bypass[17]                                                                ; div          ; div         ; 0.000        ; 0.079      ; 1.791      ;
; 1.529 ; write_ptr[4]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 1.822      ;
; 1.540 ; write_ptr[2]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 1.833      ;
; 1.561 ; write_ptr[6]         ; ram_rtl_0_bypass[20]                                                                ; div          ; div         ; 0.000        ; 0.083      ; 1.856      ;
; 1.591 ; write_ptr[2]         ; write_ptr[2]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 1.884      ;
; 1.638 ; write_ptr[1]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 1.931      ;
; 1.651 ; write_ptr[3]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 1.944      ;
; 1.680 ; write_ptr[0]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 1.973      ;
; 1.685 ; write_ptr[0]         ; ram_rtl_0_bypass[8]                                                                 ; div          ; div         ; 0.000        ; 0.081      ; 1.978      ;
; 1.693 ; write_ptr[2]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 1.986      ;
; 1.770 ; read_ptr[3]          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 0.000        ; 0.079      ; 2.061      ;
; 1.779 ; write_ptr[3]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.072      ;
; 1.783 ; ram_rtl_0_bypass[22] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.081      ; 2.076      ;
; 1.784 ; ram_rtl_0_bypass[22] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.081      ; 2.077      ;
; 1.791 ; write_ptr[1]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.084      ;
; 1.812 ; write_ptr[0]         ; write_ptr[1]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.105      ;
; 1.816 ; read_ptr[2]          ; read_ptr[3]                                                                         ; div          ; div         ; 0.000        ; 0.081      ; 2.109      ;
; 1.821 ; write_ptr[2]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.114      ;
; 1.833 ; write_ptr[0]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.126      ;
; 1.918 ; write_ptr[1]         ; write_ptr[2]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.211      ;
; 1.919 ; write_ptr[1]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.212      ;
; 1.920 ; read_ptr[1]          ; read_ptr[3]                                                                         ; div          ; div         ; 0.000        ; 0.081      ; 2.213      ;
; 1.922 ; read_ptr[5]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.399      ; 2.575      ;
; 1.944 ; read_ptr[1]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.399      ; 2.597      ;
; 1.956 ; read_ptr[4]          ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 0.000        ; 0.081      ; 2.249      ;
; 1.960 ; write_ptr[0]         ; write_ptr[2]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.253      ;
; 1.961 ; write_ptr[0]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.254      ;
; 1.962 ; ram_rtl_0_bypass[24] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.081      ; 2.255      ;
; 1.965 ; read_ptr[5]          ; read_ptr[5]                                                                         ; div          ; div         ; 0.000        ; 0.081      ; 2.258      ;
; 1.966 ; ram_rtl_0_bypass[24] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.081      ; 2.259      ;
; 2.001 ; read_ptr[1]          ; ram_rtl_0_bypass[13]                                                                ; div          ; div         ; 0.000        ; 0.081      ; 2.294      ;
; 2.002 ; counter[5]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.079      ; 2.293      ;
; 2.033 ; read_ptr[1]          ; read_ptr[1]                                                                         ; div          ; div         ; 0.000        ; 0.081      ; 2.326      ;
; 2.062 ; read_ptr[2]          ; read_ptr[2]                                                                         ; div          ; div         ; 0.000        ; 0.081      ; 2.355      ;
; 2.096 ; read_ptr[2]          ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 0.000        ; 0.081      ; 2.389      ;
; 2.106 ; ram_rtl_0_bypass[25] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.081      ; 2.399      ;
; 2.107 ; read_ptr[2]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.399      ; 2.760      ;
; 2.123 ; counter[4]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.079      ; 2.414      ;
; 2.127 ; ram_rtl_0_bypass[25] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.081      ; 2.420      ;
; 2.142 ; counter[5]           ; ram_rtl_0_bypass[7]                                                                 ; div          ; div         ; 0.000        ; 0.079      ; 2.433      ;
; 2.143 ; counter[5]           ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.079      ; 2.434      ;
; 2.144 ; counter[6]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.079      ; 2.435      ;
; 2.180 ; read_ptr[0]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.403      ; 2.837      ;
; 2.185 ; read_ptr[4]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.399      ; 2.838      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'div'                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[4]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[5]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[6]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[0]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[1]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[2]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[3]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[4]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[5]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[6]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[0]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[10]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[11]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[12]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[13]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[14]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[15]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[16]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[17]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[18]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[19]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[1]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[20]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[21]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[22]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[23]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[24]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[25]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[2]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[3]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[4]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[5]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[6]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[7]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[8]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[9]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[0]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[1]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[2]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[3]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[4]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[5]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[6]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[0]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[1]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[2]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[3]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[4]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[5]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[6]                                                                        ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[1]~reg0                                                                ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[2]~reg0                                                                ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[4]~reg0                                                                ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[6]~reg0                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[3]~reg0                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[5]~reg0                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[0]                                                                 ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[10]                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[15]                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[16]                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[17]                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[18]                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[19]                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[1]                                                                 ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[20]                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[21]                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[22]                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[23]                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[24]                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[25]                                                                ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[4]                                                                 ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[6]                                                                 ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[7]                                                                 ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[8]                                                                 ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; read_ptr[0]                                                                         ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; read_ptr[6]                                                                         ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; div   ; Rise       ; write_ptr[6]                                                                        ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[0]                                                                          ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[1]                                                                          ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[2]                                                                          ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[3]                                                                          ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[4]                                                                          ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[5]                                                                          ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[6]                                                                          ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[0]~reg0                                                                ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[11]                                                                ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[12]                                                                ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[13]                                                                ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[14]                                                                ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[2]                                                                 ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[3]                                                                 ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[5]                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; div                 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[12]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[13]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[14]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[15]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[16]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[17]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[18]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[19]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[20]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[21]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[22]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[23]     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[0]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[10]     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[11]     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[1]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[2]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[3]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[4]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[5]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[6]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[7]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[8]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[9]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; div                 ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[0]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[10]     ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[11]     ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[1]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[2]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[3]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[4]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[5]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[6]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[7]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[8]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[9]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; div                 ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[12]     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[13]     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[14]     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[15]     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[16]     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[17]     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[18]     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[19]     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[20]     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[21]     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[22]     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[23]     ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[0]|clk  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[10]|clk ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[11]|clk ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[1]|clk  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[2]|clk  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[3]|clk  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[4]|clk  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[5]|clk  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[6]|clk  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[7]|clk  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[8]|clk  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[9]|clk  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; div|clk             ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[12]|clk ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[13]|clk ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[14]|clk ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[15]|clk ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[16]|clk ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[17]|clk ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[18]|clk ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[19]|clk ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[20]|clk ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[21]|clk ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[22]|clk ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; fifo_in[*]  ; div        ; 6.346 ; 6.550 ; Rise       ; div             ;
;  fifo_in[0] ; div        ; 6.346 ; 6.550 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; 5.924 ; 6.203 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 2.390 ; 2.542 ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 2.531 ; 2.670 ; Rise       ; div             ;
; read        ; div        ; 7.114 ; 7.325 ; Rise       ; div             ;
; reset       ; div        ; 3.720 ; 3.985 ; Rise       ; div             ;
; write       ; div        ; 5.791 ; 6.006 ; Rise       ; div             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; fifo_in[*]  ; div        ; 1.575  ; 1.370  ; Rise       ; div             ;
;  fifo_in[0] ; div        ; -1.585 ; -1.801 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; -2.041 ; -2.218 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 1.575  ; 1.370  ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 1.568  ; 1.363  ; Rise       ; div             ;
; read        ; div        ; -2.089 ; -2.344 ; Rise       ; div             ;
; reset       ; div        ; 1.088  ; 0.991  ; Rise       ; div             ;
; write       ; div        ; 0.541  ; 0.441  ; Rise       ; div             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; digitron_out[*]  ; div        ; 7.969  ; 7.860  ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 7.815  ; 7.690  ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 7.820  ; 7.685  ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 7.969  ; 7.860  ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 7.597  ; 7.494  ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 7.818  ; 7.691  ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 7.558  ; 7.455  ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 7.466  ; 7.362  ; Rise       ; div             ;
; fifo_empty       ; div        ; 13.006 ; 12.780 ; Rise       ; div             ;
; fifo_full        ; div        ; 13.604 ; 13.434 ; Rise       ; div             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; digitron_out[*]  ; div        ; 7.172  ; 7.071  ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 7.510  ; 7.389  ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 7.516  ; 7.385  ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 7.659  ; 7.553  ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 7.303  ; 7.202  ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 7.509  ; 7.386  ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 7.265  ; 7.165  ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 7.172  ; 7.071  ; Rise       ; div             ;
; fifo_empty       ; div        ; 11.854 ; 11.613 ; Rise       ; div             ;
; fifo_full        ; div        ; 11.309 ; 11.215 ; Rise       ; div             ;
+------------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 126.92 MHz ; 126.92 MHz      ; div        ;                                                               ;
; 251.38 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; div   ; -6.879 ; -243.436          ;
; clock ; -2.978 ; -46.654           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.093 ; 0.000             ;
; div   ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; div   ; -3.201 ; -93.102                         ;
; clock ; -3.000 ; -40.175                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'div'                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.879 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.350     ; 7.531      ;
; -6.487 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.347     ; 7.142      ;
; -6.390 ; write_ptr[0]                                                                        ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.071     ; 7.321      ;
; -6.372 ; counter[2]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 7.298      ;
; -6.327 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[4]~reg0                                                                ; div          ; div         ; 1.000        ; -0.347     ; 6.982      ;
; -6.325 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[1]~reg0                                                                ; div          ; div         ; 1.000        ; -0.347     ; 6.980      ;
; -6.319 ; counter[0]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 7.245      ;
; -6.313 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[2]~reg0                                                                ; div          ; div         ; 1.000        ; -0.347     ; 6.968      ;
; -6.263 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.074     ; 7.191      ;
; -6.091 ; counter[3]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 7.017      ;
; -6.077 ; write_ptr[0]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.212      ; 7.328      ;
; -5.979 ; counter[2]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 6.905      ;
; -5.964 ; write_ptr[1]                                                                        ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.071     ; 6.895      ;
; -5.951 ; counter[1]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 6.877      ;
; -5.926 ; counter[0]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 6.852      ;
; -5.903 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[5]~reg0                                                                ; div          ; div         ; 1.000        ; -0.351     ; 6.554      ;
; -5.892 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[3]~reg0                                                                ; div          ; div         ; 1.000        ; -0.351     ; 6.543      ;
; -5.885 ; counter[6]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 6.811      ;
; -5.849 ; counter[4]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 6.775      ;
; -5.837 ; write_ptr[1]                                                                        ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.074     ; 6.765      ;
; -5.830 ; write_ptr[1]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.212      ; 7.081      ;
; -5.819 ; counter[2]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.077     ; 6.744      ;
; -5.778 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[4]                                                                 ; div          ; div         ; 1.000        ; -0.074     ; 6.706      ;
; -5.768 ; counter[6]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.075     ; 6.695      ;
; -5.766 ; counter[2]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.075     ; 6.693      ;
; -5.766 ; counter[0]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.077     ; 6.691      ;
; -5.759 ; write_ptr[1]                                                                        ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.073     ; 6.688      ;
; -5.744 ; write_ptr[0]                                                                        ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.073     ; 6.673      ;
; -5.738 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.074     ; 6.666      ;
; -5.735 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; -0.074     ; 6.663      ;
; -5.732 ; counter[2]                                                                          ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.073     ; 6.661      ;
; -5.729 ; counter[5]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 6.655      ;
; -5.713 ; counter[0]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.075     ; 6.640      ;
; -5.701 ; write_ptr[3]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.212      ; 6.952      ;
; -5.698 ; counter[3]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 6.624      ;
; -5.691 ; write_ptr[3]                                                                        ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.074     ; 6.619      ;
; -5.679 ; counter[0]                                                                          ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.073     ; 6.608      ;
; -5.648 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.074     ; 6.576      ;
; -5.639 ; ram_rtl_0_bypass[10]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.070     ; 6.571      ;
; -5.638 ; write_ptr[2]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.212      ; 6.889      ;
; -5.632 ; counter[5]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.075     ; 6.559      ;
; -5.628 ; write_ptr[2]                                                                        ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.074     ; 6.556      ;
; -5.579 ; write_ptr[5]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.212      ; 6.830      ;
; -5.569 ; read_ptr[4]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.075     ; 6.496      ;
; -5.568 ; counter[2]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.077     ; 6.493      ;
; -5.566 ; counter[2]                                                                          ; read_ptr[0]                                                                         ; div          ; div         ; 1.000        ; -0.077     ; 6.491      ;
; -5.558 ; counter[1]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 6.484      ;
; -5.548 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.075     ; 6.475      ;
; -5.538 ; counter[3]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.077     ; 6.463      ;
; -5.537 ; read_ptr[5]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.075     ; 6.464      ;
; -5.535 ; counter[0]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.077     ; 6.460      ;
; -5.533 ; counter[0]                                                                          ; read_ptr[0]                                                                         ; div          ; div         ; 1.000        ; -0.077     ; 6.458      ;
; -5.492 ; counter[6]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 6.418      ;
; -5.491 ; write_ptr[1]                                                                        ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.074     ; 6.419      ;
; -5.489 ; write_ptr[4]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.212      ; 6.740      ;
; -5.488 ; write_ptr[1]                                                                        ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; -0.074     ; 6.416      ;
; -5.485 ; counter[3]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.075     ; 6.412      ;
; -5.481 ; counter[4]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.075     ; 6.408      ;
; -5.479 ; write_ptr[6]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.215      ; 6.733      ;
; -5.476 ; counter[2]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.210      ; 6.725      ;
; -5.461 ; counter[2]                                                                          ; ram_rtl_0_bypass[3]                                                                 ; div          ; div         ; 1.000        ; -0.074     ; 6.389      ;
; -5.456 ; counter[4]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 6.382      ;
; -5.455 ; ram_rtl_0_bypass[12]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.074     ; 6.383      ;
; -5.451 ; counter[3]                                                                          ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.073     ; 6.380      ;
; -5.445 ; read_ptr[6]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.072     ; 6.375      ;
; -5.432 ; write_ptr[3]                                                                        ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.071     ; 6.363      ;
; -5.423 ; counter[0]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.210      ; 6.672      ;
; -5.413 ; write_ptr[2]                                                                        ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.071     ; 6.344      ;
; -5.408 ; counter[2]                                                                          ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.073     ; 6.337      ;
; -5.408 ; counter[0]                                                                          ; ram_rtl_0_bypass[3]                                                                 ; div          ; div         ; 1.000        ; -0.074     ; 6.336      ;
; -5.401 ; write_ptr[3]                                                                        ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.073     ; 6.330      ;
; -5.400 ; counter[2]                                                                          ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; -0.074     ; 6.328      ;
; -5.399 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.075     ; 6.326      ;
; -5.398 ; counter[1]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.077     ; 6.323      ;
; -5.367 ; counter[0]                                                                          ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; -0.074     ; 6.295      ;
; -5.362 ; write_ptr[3]                                                                        ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.074     ; 6.290      ;
; -5.359 ; write_ptr[3]                                                                        ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; -0.074     ; 6.287      ;
; -5.356 ; counter[3]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.077     ; 6.281      ;
; -5.355 ; ram_rtl_0_bypass[9]                                                                 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.074     ; 6.283      ;
; -5.355 ; counter[0]                                                                          ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.073     ; 6.284      ;
; -5.354 ; counter[3]                                                                          ; read_ptr[0]                                                                         ; div          ; div         ; 1.000        ; -0.077     ; 6.279      ;
; -5.352 ; write_ptr[1]                                                                        ; ram_rtl_0_bypass[4]                                                                 ; div          ; div         ; 1.000        ; -0.074     ; 6.280      ;
; -5.345 ; counter[1]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.075     ; 6.272      ;
; -5.336 ; counter[5]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 6.262      ;
; -5.334 ; counter[2]                                                                          ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.072     ; 6.264      ;
; -5.332 ; counter[6]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.077     ; 6.257      ;
; -5.331 ; counter[6]                                                                          ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.072     ; 6.261      ;
; -5.327 ; write_ptr[1]                                                                        ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.070     ; 6.259      ;
; -5.312 ; write_ptr[0]                                                                        ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.070     ; 6.244      ;
; -5.311 ; counter[1]                                                                          ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.073     ; 6.240      ;
; -5.302 ; read_ptr[2]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.075     ; 6.229      ;
; -5.301 ; ram_rtl_0_bypass[5]                                                                 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.074     ; 6.229      ;
; -5.299 ; write_ptr[2]                                                                        ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.074     ; 6.227      ;
; -5.299 ; write_ptr[0]                                                                        ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.071     ; 6.230      ;
; -5.296 ; counter[4]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.077     ; 6.221      ;
; -5.296 ; write_ptr[2]                                                                        ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; -0.074     ; 6.224      ;
; -5.293 ; ram_rtl_0_bypass[14]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.074     ; 6.221      ;
; -5.281 ; counter[0]                                                                          ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.072     ; 6.211      ;
; -5.279 ; ram_rtl_0_bypass[13]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.074     ; 6.207      ;
; -5.267 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; -0.072     ; 6.197      ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                              ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.978 ; clock_count[12] ; div             ; clock        ; clock       ; 1.000        ; -0.073     ; 3.907      ;
; -2.907 ; clock_count[13] ; div             ; clock        ; clock       ; 1.000        ; -0.073     ; 3.836      ;
; -2.875 ; clock_count[17] ; div             ; clock        ; clock       ; 1.000        ; -0.073     ; 3.804      ;
; -2.823 ; clock_count[15] ; div             ; clock        ; clock       ; 1.000        ; -0.073     ; 3.752      ;
; -2.724 ; clock_count[21] ; div             ; clock        ; clock       ; 1.000        ; -0.073     ; 3.653      ;
; -2.713 ; clock_count[14] ; div             ; clock        ; clock       ; 1.000        ; -0.073     ; 3.642      ;
; -2.681 ; clock_count[18] ; div             ; clock        ; clock       ; 1.000        ; -0.073     ; 3.610      ;
; -2.639 ; clock_count[8]  ; div             ; clock        ; clock       ; 1.000        ; -0.074     ; 3.567      ;
; -2.600 ; clock_count[23] ; div             ; clock        ; clock       ; 1.000        ; -0.073     ; 3.529      ;
; -2.589 ; clock_count[20] ; div             ; clock        ; clock       ; 1.000        ; -0.073     ; 3.518      ;
; -2.584 ; clock_count[22] ; div             ; clock        ; clock       ; 1.000        ; -0.073     ; 3.513      ;
; -2.569 ; clock_count[16] ; div             ; clock        ; clock       ; 1.000        ; -0.073     ; 3.498      ;
; -2.551 ; clock_count[9]  ; div             ; clock        ; clock       ; 1.000        ; -0.074     ; 3.479      ;
; -2.525 ; clock_count[1]  ; div             ; clock        ; clock       ; 1.000        ; -0.074     ; 3.453      ;
; -2.519 ; clock_count[2]  ; div             ; clock        ; clock       ; 1.000        ; -0.074     ; 3.447      ;
; -2.398 ; clock_count[0]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.326      ;
; -2.384 ; clock_count[11] ; div             ; clock        ; clock       ; 1.000        ; -0.074     ; 3.312      ;
; -2.370 ; clock_count[5]  ; div             ; clock        ; clock       ; 1.000        ; -0.074     ; 3.298      ;
; -2.365 ; clock_count[4]  ; div             ; clock        ; clock       ; 1.000        ; -0.074     ; 3.293      ;
; -2.349 ; clock_count[0]  ; div             ; clock        ; clock       ; 1.000        ; -0.074     ; 3.277      ;
; -2.328 ; clock_count[19] ; div             ; clock        ; clock       ; 1.000        ; -0.073     ; 3.257      ;
; -2.290 ; clock_count[7]  ; div             ; clock        ; clock       ; 1.000        ; -0.074     ; 3.218      ;
; -2.272 ; clock_count[0]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.200      ;
; -2.269 ; clock_count[0]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.197      ;
; -2.250 ; clock_count[6]  ; div             ; clock        ; clock       ; 1.000        ; -0.074     ; 3.178      ;
; -2.245 ; clock_count[2]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.173      ;
; -2.238 ; clock_count[1]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.166      ;
; -2.225 ; clock_count[3]  ; div             ; clock        ; clock       ; 1.000        ; -0.074     ; 3.153      ;
; -2.199 ; clock_count[1]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.127      ;
; -2.190 ; clock_count[10] ; div             ; clock        ; clock       ; 1.000        ; -0.074     ; 3.118      ;
; -2.166 ; clock_count[3]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.094      ;
; -2.146 ; clock_count[0]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.074      ;
; -2.143 ; clock_count[0]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.071      ;
; -2.127 ; clock_count[3]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.055      ;
; -2.121 ; clock_count[4]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.049      ;
; -2.119 ; clock_count[2]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.047      ;
; -2.112 ; clock_count[1]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.040      ;
; -2.081 ; clock_count[2]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.009      ;
; -2.073 ; clock_count[1]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.001      ;
; -2.040 ; clock_count[3]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.968      ;
; -2.021 ; clock_count[6]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.949      ;
; -2.020 ; clock_count[0]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.948      ;
; -2.017 ; clock_count[0]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.945      ;
; -2.001 ; clock_count[3]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.929      ;
; -1.995 ; clock_count[4]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.923      ;
; -1.993 ; clock_count[2]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.921      ;
; -1.986 ; clock_count[1]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.914      ;
; -1.983 ; clock_count[5]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.911      ;
; -1.956 ; clock_count[4]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.884      ;
; -1.955 ; clock_count[2]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.883      ;
; -1.947 ; clock_count[1]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.875      ;
; -1.944 ; clock_count[5]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.872      ;
; -1.914 ; clock_count[3]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.842      ;
; -1.895 ; clock_count[6]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.823      ;
; -1.894 ; clock_count[0]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.822      ;
; -1.891 ; clock_count[0]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.819      ;
; -1.885 ; clock_count[6]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.813      ;
; -1.882 ; clock_count[0]  ; clock_count[6]  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.810      ;
; -1.875 ; clock_count[3]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.803      ;
; -1.869 ; clock_count[4]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.797      ;
; -1.868 ; clock_count[0]  ; clock_count[4]  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.796      ;
; -1.867 ; clock_count[2]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.795      ;
; -1.860 ; clock_count[1]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.788      ;
; -1.857 ; clock_count[5]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.785      ;
; -1.851 ; clock_count[1]  ; clock_count[6]  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.779      ;
; -1.850 ; clock_count[0]  ; clock_count[5]  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.778      ;
; -1.837 ; clock_count[1]  ; clock_count[4]  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.765      ;
; -1.830 ; clock_count[4]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.758      ;
; -1.829 ; clock_count[2]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.757      ;
; -1.821 ; clock_count[1]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.749      ;
; -1.818 ; clock_count[5]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.746      ;
; -1.788 ; clock_count[3]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.716      ;
; -1.779 ; clock_count[3]  ; clock_count[6]  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.707      ;
; -1.769 ; clock_count[6]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.697      ;
; -1.768 ; clock_count[0]  ; clock_count[13] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.696      ;
; -1.765 ; clock_count[0]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.693      ;
; -1.765 ; clock_count[3]  ; clock_count[4]  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.693      ;
; -1.759 ; clock_count[6]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.687      ;
; -1.749 ; clock_count[3]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.677      ;
; -1.743 ; clock_count[4]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.671      ;
; -1.741 ; clock_count[2]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.669      ;
; -1.734 ; clock_count[1]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.662      ;
; -1.731 ; clock_count[5]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.659      ;
; -1.723 ; clock_count[0]  ; clock_count[3]  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.651      ;
; -1.720 ; clock_count[7]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.648      ;
; -1.704 ; clock_count[4]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.632      ;
; -1.703 ; clock_count[2]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.631      ;
; -1.697 ; clock_count[2]  ; clock_count[5]  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.625      ;
; -1.695 ; clock_count[1]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.623      ;
; -1.694 ; clock_count[2]  ; clock_count[6]  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.622      ;
; -1.692 ; clock_count[5]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.620      ;
; -1.681 ; clock_count[7]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.609      ;
; -1.680 ; clock_count[2]  ; clock_count[4]  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.608      ;
; -1.662 ; clock_count[3]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.590      ;
; -1.645 ; clock_count[8]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.573      ;
; -1.643 ; clock_count[6]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.571      ;
; -1.641 ; clock_count[0]  ; clock_count[11] ; clock        ; clock       ; 1.000        ; -0.073     ; 2.570      ;
; -1.639 ; clock_count[0]  ; clock_count[12] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.567      ;
; -1.633 ; clock_count[6]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.561      ;
; -1.632 ; clock_count[0]  ; clock_count[1]  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.560      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                              ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.093 ; div             ; div             ; div          ; clock       ; 0.000        ; 2.406      ; 2.964      ;
; 0.372 ; div             ; div             ; div          ; clock       ; -0.500       ; 2.406      ; 2.743      ;
; 0.704 ; clock_count[11] ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clock_count[9]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; clock_count[15] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clock_count[7]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; clock_count[17] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; clock_count[13] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; clock_count[23] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; clock_count[18] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; clock_count[21] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; clock_count[19] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; clock_count[12] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; clock_count[14] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; clock_count[8]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; clock_count[10] ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; clock_count[16] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; clock_count[20] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; clock_count[22] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.073      ; 0.980      ;
; 1.026 ; clock_count[9]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; clock_count[10] ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clock_count[12] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clock_count[11] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; clock_count[7]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clock_count[15] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clock_count[18] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; clock_count[8]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; clock_count[14] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; clock_count[17] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; clock_count[16] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; clock_count[22] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; clock_count[20] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; clock_count[13] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.299      ;
; 1.033 ; clock_count[19] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.301      ;
; 1.033 ; clock_count[21] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.301      ;
; 1.042 ; clock_count[18] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.310      ;
; 1.043 ; clock_count[12] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.311      ;
; 1.044 ; clock_count[8]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.312      ;
; 1.044 ; clock_count[14] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; clock_count[10] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; clock_count[16] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; clock_count[20] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.314      ;
; 1.120 ; clock_count[9]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.388      ;
; 1.120 ; clock_count[11] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.387      ;
; 1.120 ; clock_count[7]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; clock_count[15] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; clock_count[17] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.389      ;
; 1.125 ; clock_count[13] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.393      ;
; 1.128 ; clock_count[21] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; clock_count[19] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.396      ;
; 1.149 ; clock_count[11] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; clock_count[7]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; clock_count[9]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; clock_count[15] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; clock_count[12] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; clock_count[18] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; clock_count[17] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; clock_count[8]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; clock_count[10] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; clock_count[14] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; clock_count[16] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.419      ;
; 1.152 ; clock_count[20] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.420      ;
; 1.153 ; clock_count[13] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.421      ;
; 1.155 ; clock_count[19] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.423      ;
; 1.164 ; clock_count[18] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.432      ;
; 1.165 ; clock_count[12] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.433      ;
; 1.166 ; clock_count[14] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.434      ;
; 1.167 ; clock_count[10] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.434      ;
; 1.167 ; clock_count[8]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.434      ;
; 1.167 ; clock_count[16] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.435      ;
; 1.242 ; clock_count[11] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.509      ;
; 1.242 ; clock_count[7]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.510      ;
; 1.243 ; clock_count[9]  ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.510      ;
; 1.243 ; clock_count[15] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.511      ;
; 1.243 ; clock_count[17] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.511      ;
; 1.247 ; clock_count[13] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.515      ;
; 1.248 ; clock_count[5]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.074      ; 1.517      ;
; 1.250 ; clock_count[19] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.518      ;
; 1.271 ; clock_count[11] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.538      ;
; 1.271 ; clock_count[9]  ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.538      ;
; 1.271 ; clock_count[15] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.539      ;
; 1.271 ; clock_count[12] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.539      ;
; 1.271 ; clock_count[18] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.539      ;
; 1.272 ; clock_count[17] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.540      ;
; 1.272 ; clock_count[7]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.539      ;
; 1.272 ; clock_count[10] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.539      ;
; 1.272 ; clock_count[14] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.540      ;
; 1.273 ; clock_count[8]  ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; clock_count[16] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.541      ;
; 1.275 ; clock_count[6]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.074      ; 1.544      ;
; 1.275 ; clock_count[13] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.543      ;
; 1.287 ; clock_count[12] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.555      ;
; 1.288 ; clock_count[14] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.556      ;
; 1.289 ; clock_count[10] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.556      ;
; 1.289 ; clock_count[8]  ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.556      ;
; 1.289 ; clock_count[16] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.557      ;
; 1.290 ; clock_count[6]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.074      ; 1.559      ;
; 1.304 ; clock_count[5]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.074      ; 1.573      ;
; 1.355 ; clock_count[4]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.074      ; 1.624      ;
; 1.364 ; clock_count[11] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.631      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'div'                                                                                                                                                         ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; read_ptr[3]          ; read_ptr[3]                                                                         ; div          ; div         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; read_ptr[6]          ; read_ptr[6]                                                                         ; div          ; div         ; 0.000        ; 0.072      ; 0.669      ;
; 0.469 ; counter[6]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 0.737      ;
; 0.507 ; write_ptr[2]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.421      ; 1.158      ;
; 0.515 ; write_ptr[4]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.421      ; 1.166      ;
; 0.516 ; write_ptr[0]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.421      ; 1.167      ;
; 0.519 ; write_ptr[5]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.421      ; 1.170      ;
; 0.653 ; write_ptr[3]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.421      ; 1.304      ;
; 0.708 ; counter[2]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; counter[4]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; counter[1]           ; counter[1]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 0.978      ;
; 0.729 ; counter[0]           ; counter[0]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 0.997      ;
; 0.857 ; counter[3]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.125      ;
; 0.860 ; counter[5]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.128      ;
; 0.968 ; write_ptr[2]         ; ram_rtl_0_bypass[12]                                                                ; div          ; div         ; 0.000        ; 0.074      ; 1.237      ;
; 0.986 ; read_ptr[3]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.348      ; 1.564      ;
; 1.001 ; read_ptr[6]          ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 0.000        ; 0.072      ; 1.268      ;
; 1.005 ; read_ptr[6]          ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 0.000        ; 0.072      ; 1.272      ;
; 1.011 ; write_ptr[4]         ; ram_rtl_0_bypass[16]                                                                ; div          ; div         ; 0.000        ; 0.071      ; 1.277      ;
; 1.028 ; counter[0]           ; counter[1]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; counter[2]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; counter[4]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.297      ;
; 1.031 ; counter[1]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; write_ptr[6]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.423      ; 1.685      ;
; 1.044 ; counter[0]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; counter[2]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; counter[4]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.314      ;
; 1.055 ; write_ptr[1]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.421      ; 1.706      ;
; 1.060 ; read_ptr[5]          ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 0.000        ; 0.072      ; 1.327      ;
; 1.080 ; write_ptr[3]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.348      ;
; 1.082 ; read_ptr[3]          ; ram_rtl_0_bypass[3]                                                                 ; div          ; div         ; 0.000        ; 0.072      ; 1.349      ;
; 1.084 ; read_ptr[1]          ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 0.000        ; 0.072      ; 1.351      ;
; 1.099 ; write_ptr[5]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.367      ;
; 1.116 ; write_ptr[0]         ; write_ptr[0]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.384      ;
; 1.126 ; counter[1]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.394      ;
; 1.143 ; read_ptr[6]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.351      ; 1.724      ;
; 1.145 ; write_ptr[5]         ; ram_rtl_0_bypass[18]                                                                ; div          ; div         ; 0.000        ; 0.071      ; 1.411      ;
; 1.150 ; counter[0]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; counter[2]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.419      ;
; 1.153 ; counter[1]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.421      ;
; 1.166 ; counter[0]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.434      ;
; 1.167 ; counter[2]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.435      ;
; 1.188 ; write_ptr[3]         ; ram_rtl_0_bypass[14]                                                                ; div          ; div         ; 0.000        ; 0.074      ; 1.457      ;
; 1.226 ; counter[3]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.494      ;
; 1.226 ; counter[5]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.494      ;
; 1.236 ; write_ptr[1]         ; ram_rtl_0_bypass[10]                                                                ; div          ; div         ; 0.000        ; 0.070      ; 1.501      ;
; 1.244 ; counter[3]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.512      ;
; 1.248 ; counter[1]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.516      ;
; 1.269 ; read_ptr[2]          ; ram_rtl_0_bypass[13]                                                                ; div          ; div         ; 0.000        ; 0.072      ; 1.536      ;
; 1.272 ; counter[0]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.540      ;
; 1.275 ; counter[1]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.543      ;
; 1.288 ; counter[0]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.556      ;
; 1.320 ; read_ptr[0]          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 0.000        ; 0.076      ; 1.591      ;
; 1.324 ; write_ptr[1]         ; write_ptr[1]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.592      ;
; 1.328 ; write_ptr[4]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.596      ;
; 1.337 ; read_ptr[4]          ; ram_rtl_0_bypass[17]                                                                ; div          ; div         ; 0.000        ; 0.069      ; 1.601      ;
; 1.348 ; counter[3]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.616      ;
; 1.393 ; write_ptr[4]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.661      ;
; 1.397 ; write_ptr[6]         ; ram_rtl_0_bypass[20]                                                                ; div          ; div         ; 0.000        ; 0.073      ; 1.665      ;
; 1.404 ; write_ptr[2]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.672      ;
; 1.443 ; write_ptr[2]         ; write_ptr[2]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.711      ;
; 1.489 ; write_ptr[1]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.757      ;
; 1.498 ; write_ptr[3]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.766      ;
; 1.523 ; write_ptr[0]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.791      ;
; 1.527 ; write_ptr[0]         ; ram_rtl_0_bypass[8]                                                                 ; div          ; div         ; 0.000        ; 0.071      ; 1.793      ;
; 1.538 ; write_ptr[2]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.806      ;
; 1.588 ; ram_rtl_0_bypass[22] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.072      ; 1.855      ;
; 1.588 ; ram_rtl_0_bypass[22] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.072      ; 1.855      ;
; 1.589 ; read_ptr[3]          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 0.000        ; 0.069      ; 1.853      ;
; 1.623 ; write_ptr[1]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.891      ;
; 1.628 ; read_ptr[2]          ; read_ptr[3]                                                                         ; div          ; div         ; 0.000        ; 0.072      ; 1.895      ;
; 1.639 ; write_ptr[3]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.907      ;
; 1.644 ; write_ptr[0]         ; write_ptr[1]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.912      ;
; 1.657 ; write_ptr[0]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.925      ;
; 1.679 ; write_ptr[2]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 1.947      ;
; 1.722 ; read_ptr[1]          ; read_ptr[3]                                                                         ; div          ; div         ; 0.000        ; 0.072      ; 1.989      ;
; 1.735 ; write_ptr[1]         ; write_ptr[2]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 2.003      ;
; 1.737 ; read_ptr[5]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.348      ; 2.315      ;
; 1.754 ; read_ptr[1]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.348      ; 2.332      ;
; 1.757 ; ram_rtl_0_bypass[24] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.072      ; 2.024      ;
; 1.758 ; ram_rtl_0_bypass[24] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.072      ; 2.025      ;
; 1.764 ; write_ptr[1]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 2.032      ;
; 1.765 ; read_ptr[5]          ; read_ptr[5]                                                                         ; div          ; div         ; 0.000        ; 0.072      ; 2.032      ;
; 1.769 ; write_ptr[0]         ; write_ptr[2]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 2.037      ;
; 1.778 ; read_ptr[4]          ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 0.000        ; 0.072      ; 2.045      ;
; 1.798 ; write_ptr[0]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.073      ; 2.066      ;
; 1.820 ; counter[5]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.069      ; 2.084      ;
; 1.822 ; read_ptr[1]          ; read_ptr[1]                                                                         ; div          ; div         ; 0.000        ; 0.072      ; 2.089      ;
; 1.851 ; read_ptr[1]          ; ram_rtl_0_bypass[13]                                                                ; div          ; div         ; 0.000        ; 0.072      ; 2.118      ;
; 1.856 ; read_ptr[2]          ; read_ptr[2]                                                                         ; div          ; div         ; 0.000        ; 0.072      ; 2.123      ;
; 1.872 ; ram_rtl_0_bypass[25] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.072      ; 2.139      ;
; 1.900 ; read_ptr[2]          ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 0.000        ; 0.072      ; 2.167      ;
; 1.901 ; read_ptr[2]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.348      ; 2.479      ;
; 1.914 ; ram_rtl_0_bypass[25] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.072      ; 2.181      ;
; 1.917 ; counter[4]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.069      ; 2.181      ;
; 1.936 ; counter[6]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.069      ; 2.200      ;
; 1.954 ; counter[5]           ; ram_rtl_0_bypass[7]                                                                 ; div          ; div         ; 0.000        ; 0.069      ; 2.218      ;
; 1.955 ; counter[5]           ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.069      ; 2.219      ;
; 1.967 ; read_ptr[0]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.352      ; 2.549      ;
; 1.969 ; read_ptr[4]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.348      ; 2.547      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'div'                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[4]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[5]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[6]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[0]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[1]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[2]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[3]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[4]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[5]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[6]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[0]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[10]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[11]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[12]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[13]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[14]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[15]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[16]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[17]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[18]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[19]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[1]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[20]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[21]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[22]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[23]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[24]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[25]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[2]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[3]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[4]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[5]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[6]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[7]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[8]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[9]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[0]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[1]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[2]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[3]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[4]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[5]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[6]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[0]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[1]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[2]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[3]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[4]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[5]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[6]                                                                        ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[0]                                                                          ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[1]                                                                          ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[2]                                                                          ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[3]                                                                          ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[4]                                                                          ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[5]                                                                          ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[6]                                                                          ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[0]~reg0                                                                ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[0]                                                                 ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[10]                                                                ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[12]                                                                ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[14]                                                                ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[1]                                                                 ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[2]                                                                 ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[3]                                                                 ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; read_ptr[0]                                                                         ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; write_ptr[0]                                                                        ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; write_ptr[1]                                                                        ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; write_ptr[2]                                                                        ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; write_ptr[3]                                                                        ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; write_ptr[4]                                                                        ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; write_ptr[5]                                                                        ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; div   ; Rise       ; write_ptr[6]                                                                        ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[1]~reg0                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[2]~reg0                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[3]~reg0                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[4]~reg0                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[5]~reg0                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[6]~reg0                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[11]                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[13]                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[15]                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[16]                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[17]                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[18]                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[19]                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[20]                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[21]                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[22]                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[23]                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[24]                                                                ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[25]                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; div                 ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[0]      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[10]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[11]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[12]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[13]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[14]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[15]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[16]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[17]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[18]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[19]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[1]      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[20]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[21]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[22]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[23]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[2]      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[3]      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[4]      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[5]      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[6]      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[7]      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[8]      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[9]      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; div                 ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[0]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[1]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[2]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[3]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[4]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[5]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[6]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; div                 ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[10]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[11]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[12]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[13]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[14]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[15]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[16]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[17]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[18]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[19]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[20]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[21]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[22]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[23]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[7]      ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[8]      ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[9]      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[0]|clk  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[10]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[11]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[12]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[13]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[14]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[15]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[16]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[17]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[18]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[19]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[1]|clk  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[20]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[21]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[22]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[23]|clk ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[2]|clk  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[3]|clk  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[4]|clk  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[5]|clk  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[6]|clk  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[7]|clk  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[8]|clk  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[9]|clk  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; fifo_in[*]  ; div        ; 5.789 ; 5.771 ; Rise       ; div             ;
;  fifo_in[0] ; div        ; 5.789 ; 5.771 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; 5.399 ; 5.476 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 2.179 ; 2.411 ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 2.323 ; 2.534 ; Rise       ; div             ;
; read        ; div        ; 6.474 ; 6.561 ; Rise       ; div             ;
; reset       ; div        ; 3.468 ; 3.737 ; Rise       ; div             ;
; write       ; div        ; 5.412 ; 5.768 ; Rise       ; div             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; fifo_in[*]  ; div        ; 1.447  ; 1.159  ; Rise       ; div             ;
;  fifo_in[0] ; div        ; -1.411 ; -1.450 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; -1.849 ; -1.831 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 1.447  ; 1.159  ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 1.442  ; 1.153  ; Rise       ; div             ;
; read        ; div        ; -1.843 ; -1.903 ; Rise       ; div             ;
; reset       ; div        ; 1.004  ; 0.860  ; Rise       ; div             ;
; write       ; div        ; 0.527  ; 0.340  ; Rise       ; div             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; digitron_out[*]  ; div        ; 7.346  ; 7.123  ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 7.206  ; 6.972  ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 7.217  ; 6.965  ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 7.346  ; 7.123  ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 6.972  ; 6.812  ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 7.180  ; 6.981  ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 6.934  ; 6.777  ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 6.843  ; 6.688  ; Rise       ; div             ;
; fifo_empty       ; div        ; 12.086 ; 11.669 ; Rise       ; div             ;
; fifo_full        ; div        ; 12.667 ; 12.033 ; Rise       ; div             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; digitron_out[*]  ; div        ; 6.554  ; 6.405  ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 6.906  ; 6.680  ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 6.918  ; 6.674  ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 7.042  ; 6.826  ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 6.681  ; 6.527  ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 6.878  ; 6.686  ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 6.645  ; 6.493  ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 6.554  ; 6.405  ; Rise       ; div             ;
; fifo_empty       ; div        ; 11.007 ; 10.571 ; Rise       ; div             ;
; fifo_full        ; div        ; 10.452 ; 10.033 ; Rise       ; div             ;
+------------------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; div   ; -2.427 ; -84.441           ;
; clock ; -0.812 ; -10.209           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clock ; -0.144 ; -0.144           ;
; div   ; 0.186  ; 0.000            ;
+-------+--------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -29.605                         ;
; div   ; -1.000 ; -58.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'div'                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.427 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.180     ; 3.234      ;
; -2.421 ; write_ptr[0]                                                                        ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.034     ; 3.374      ;
; -2.357 ; counter[2]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 3.304      ;
; -2.336 ; counter[0]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 3.283      ;
; -2.325 ; write_ptr[0]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.108      ; 3.442      ;
; -2.286 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.038     ; 3.235      ;
; -2.242 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.178     ; 3.051      ;
; -2.235 ; counter[3]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 3.182      ;
; -2.198 ; counter[2]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 3.145      ;
; -2.178 ; counter[1]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 3.125      ;
; -2.177 ; counter[0]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 3.124      ;
; -2.176 ; write_ptr[0]                                                                        ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.036     ; 3.127      ;
; -2.170 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[4]~reg0                                                                ; div          ; div         ; 1.000        ; -0.178     ; 2.979      ;
; -2.168 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[1]~reg0                                                                ; div          ; div         ; 1.000        ; -0.178     ; 2.977      ;
; -2.164 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[2]~reg0                                                                ; div          ; div         ; 1.000        ; -0.178     ; 2.973      ;
; -2.162 ; write_ptr[1]                                                                        ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.036     ; 3.113      ;
; -2.159 ; write_ptr[1]                                                                        ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.034     ; 3.112      ;
; -2.156 ; counter[2]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.038     ; 3.105      ;
; -2.155 ; counter[2]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 3.102      ;
; -2.152 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.038     ; 3.101      ;
; -2.150 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; -0.038     ; 3.099      ;
; -2.148 ; counter[6]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 3.095      ;
; -2.144 ; write_ptr[1]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.108      ; 3.261      ;
; -2.142 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[4]                                                                 ; div          ; div         ; 1.000        ; -0.038     ; 3.091      ;
; -2.140 ; counter[0]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 3.087      ;
; -2.136 ; counter[4]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 3.083      ;
; -2.135 ; counter[0]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.038     ; 3.084      ;
; -2.130 ; counter[6]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.038     ; 3.079      ;
; -2.095 ; ram_rtl_0_bypass[10]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.034     ; 3.048      ;
; -2.091 ; counter[2]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 3.038      ;
; -2.089 ; counter[2]                                                                          ; read_ptr[0]                                                                         ; div          ; div         ; 1.000        ; -0.040     ; 3.036      ;
; -2.083 ; counter[2]                                                                          ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 3.034      ;
; -2.077 ; counter[5]                                                                          ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 3.024      ;
; -2.076 ; counter[3]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 3.023      ;
; -2.076 ; counter[0]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 3.023      ;
; -2.074 ; write_ptr[3]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.108      ; 3.191      ;
; -2.074 ; counter[0]                                                                          ; read_ptr[0]                                                                         ; div          ; div         ; 1.000        ; -0.040     ; 3.021      ;
; -2.067 ; counter[5]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.038     ; 3.016      ;
; -2.062 ; counter[0]                                                                          ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 3.013      ;
; -2.059 ; read_ptr[4]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 3.006      ;
; -2.048 ; read_ptr[5]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 2.995      ;
; -2.045 ; counter[3]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.992      ;
; -2.041 ; write_ptr[2]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.108      ; 3.158      ;
; -2.034 ; counter[3]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.983      ;
; -2.030 ; write_ptr[1]                                                                        ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.979      ;
; -2.024 ; write_ptr[3]                                                                        ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.036     ; 2.975      ;
; -2.019 ; counter[1]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 2.966      ;
; -2.018 ; read_ptr[6]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.037     ; 2.968      ;
; -2.010 ; write_ptr[5]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.108      ; 3.127      ;
; -2.000 ; counter[2]                                                                          ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; -0.037     ; 2.950      ;
; -2.000 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.949      ;
; -2.000 ; ram_rtl_0_bypass[12]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.949      ;
; -1.991 ; counter[2]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.106      ; 3.106      ;
; -1.989 ; counter[6]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 2.936      ;
; -1.988 ; counter[1]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.935      ;
; -1.985 ; counter[0]                                                                          ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; -0.037     ; 2.935      ;
; -1.981 ; counter[3]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.928      ;
; -1.980 ; counter[4]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.929      ;
; -1.979 ; counter[3]                                                                          ; read_ptr[0]                                                                         ; div          ; div         ; 1.000        ; -0.040     ; 2.926      ;
; -1.977 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[3]~reg0                                                                ; div          ; div         ; 1.000        ; -0.181     ; 2.783      ;
; -1.977 ; counter[4]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 2.924      ;
; -1.977 ; counter[1]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.926      ;
; -1.971 ; write_ptr[1]                                                                        ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.920      ;
; -1.970 ; counter[0]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.106      ; 3.085      ;
; -1.969 ; write_ptr[1]                                                                        ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; -0.038     ; 2.918      ;
; -1.967 ; write_ptr[2]                                                                        ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.034     ; 2.920      ;
; -1.962 ; write_ptr[4]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.108      ; 3.079      ;
; -1.961 ; counter[3]                                                                          ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 2.912      ;
; -1.960 ; write_ptr[6]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.110      ; 3.079      ;
; -1.960 ; write_ptr[3]                                                                        ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.909      ;
; -1.959 ; ram_rtl_0_bypass[5]                                                                 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.908      ;
; -1.958 ; write_ptr[0]                                                                        ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.034     ; 2.911      ;
; -1.957 ; counter[2]                                                                          ; ram_rtl_0_bypass[3]                                                                 ; div          ; div         ; 1.000        ; -0.037     ; 2.907      ;
; -1.957 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 2.904      ;
; -1.954 ; ram_rtl_0_bypass[9]                                                                 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.903      ;
; -1.953 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[5]~reg0                                                                ; div          ; div         ; 1.000        ; -0.181     ; 2.759      ;
; -1.944 ; write_ptr[1]                                                                        ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.034     ; 2.897      ;
; -1.938 ; counter[2]                                                                          ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.036     ; 2.889      ;
; -1.937 ; counter[6]                                                                          ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.036     ; 2.888      ;
; -1.937 ; counter[6]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.884      ;
; -1.936 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.038     ; 2.885      ;
; -1.936 ; counter[0]                                                                          ; ram_rtl_0_bypass[3]                                                                 ; div          ; div         ; 1.000        ; -0.037     ; 2.886      ;
; -1.927 ; counter[4]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.874      ;
; -1.927 ; write_ptr[2]                                                                        ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.876      ;
; -1.924 ; counter[1]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.871      ;
; -1.922 ; counter[1]                                                                          ; read_ptr[0]                                                                         ; div          ; div         ; 1.000        ; -0.040     ; 2.869      ;
; -1.921 ; counter[2]                                                                          ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 2.872      ;
; -1.920 ; write_ptr[3]                                                                        ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.034     ; 2.873      ;
; -1.918 ; counter[5]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 2.865      ;
; -1.917 ; counter[0]                                                                          ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.036     ; 2.868      ;
; -1.913 ; ram_rtl_0_bypass[14]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.862      ;
; -1.912 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; -0.035     ; 2.864      ;
; -1.907 ; ram_rtl_0_bypass[13]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.856      ;
; -1.905 ; read_ptr[4]                                                                         ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 2.852      ;
; -1.904 ; counter[1]                                                                          ; read_ptr[4]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 2.855      ;
; -1.903 ; read_ptr[2]                                                                         ; ram_rtl_0_bypass[19]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 2.850      ;
; -1.901 ; ram_rtl_0_bypass[10]                                                                ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; -0.032     ; 2.856      ;
; -1.901 ; write_ptr[3]                                                                        ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.038     ; 2.850      ;
; -1.900 ; counter[0]                                                                          ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 2.851      ;
; -1.899 ; write_ptr[3]                                                                        ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; -0.038     ; 2.848      ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                              ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.812 ; clock_count[12] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.762      ;
; -0.811 ; clock_count[13] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.761      ;
; -0.777 ; clock_count[17] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.727      ;
; -0.754 ; clock_count[15] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.704      ;
; -0.725 ; clock_count[0]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.675      ;
; -0.697 ; clock_count[21] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.647      ;
; -0.692 ; clock_count[18] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.642      ;
; -0.691 ; clock_count[14] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.641      ;
; -0.671 ; clock_count[20] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.621      ;
; -0.666 ; clock_count[22] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.616      ;
; -0.661 ; clock_count[0]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.611      ;
; -0.661 ; clock_count[16] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.611      ;
; -0.657 ; clock_count[0]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.607      ;
; -0.643 ; clock_count[2]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.593      ;
; -0.643 ; clock_count[23] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.593      ;
; -0.641 ; clock_count[8]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.591      ;
; -0.598 ; clock_count[1]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.548      ;
; -0.593 ; clock_count[0]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.543      ;
; -0.589 ; clock_count[0]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.539      ;
; -0.583 ; clock_count[9]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.533      ;
; -0.579 ; clock_count[2]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.529      ;
; -0.577 ; clock_count[4]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.527      ;
; -0.576 ; clock_count[2]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.526      ;
; -0.575 ; clock_count[2]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.525      ;
; -0.575 ; clock_count[1]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.525      ;
; -0.559 ; clock_count[1]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.509      ;
; -0.544 ; clock_count[3]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.494      ;
; -0.535 ; clock_count[11] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.485      ;
; -0.530 ; clock_count[1]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.480      ;
; -0.528 ; clock_count[19] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.478      ;
; -0.525 ; clock_count[0]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.475      ;
; -0.524 ; clock_count[6]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.474      ;
; -0.521 ; clock_count[0]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.471      ;
; -0.513 ; clock_count[4]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.463      ;
; -0.511 ; clock_count[2]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.461      ;
; -0.509 ; clock_count[4]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.459      ;
; -0.507 ; clock_count[2]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.457      ;
; -0.506 ; clock_count[3]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.456      ;
; -0.498 ; clock_count[5]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.448      ;
; -0.492 ; clock_count[4]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.442      ;
; -0.491 ; clock_count[1]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.441      ;
; -0.489 ; clock_count[0]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.439      ;
; -0.476 ; clock_count[3]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.426      ;
; -0.476 ; clock_count[7]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.426      ;
; -0.463 ; clock_count[5]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.413      ;
; -0.462 ; clock_count[1]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.412      ;
; -0.460 ; clock_count[6]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.410      ;
; -0.457 ; clock_count[0]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.407      ;
; -0.456 ; clock_count[6]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.406      ;
; -0.453 ; clock_count[0]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.403      ;
; -0.445 ; clock_count[4]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.395      ;
; -0.443 ; clock_count[2]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.393      ;
; -0.441 ; clock_count[4]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.391      ;
; -0.439 ; clock_count[2]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.389      ;
; -0.438 ; clock_count[3]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.388      ;
; -0.433 ; clock_count[3]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.383      ;
; -0.428 ; clock_count[6]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.378      ;
; -0.424 ; clock_count[5]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.374      ;
; -0.423 ; clock_count[1]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.373      ;
; -0.415 ; clock_count[10] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.365      ;
; -0.408 ; clock_count[3]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.358      ;
; -0.395 ; clock_count[5]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.345      ;
; -0.394 ; clock_count[1]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.344      ;
; -0.392 ; clock_count[6]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.342      ;
; -0.389 ; clock_count[0]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.339      ;
; -0.388 ; clock_count[6]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.338      ;
; -0.385 ; clock_count[0]  ; clock_count[13] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.335      ;
; -0.377 ; clock_count[4]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.327      ;
; -0.375 ; clock_count[2]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.325      ;
; -0.374 ; clock_count[0]  ; clock_count[6]  ; clock        ; clock       ; 1.000        ; -0.037     ; 1.324      ;
; -0.373 ; clock_count[4]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.323      ;
; -0.371 ; clock_count[2]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.321      ;
; -0.370 ; clock_count[3]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.320      ;
; -0.361 ; clock_count[7]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.311      ;
; -0.358 ; clock_count[0]  ; clock_count[5]  ; clock        ; clock       ; 1.000        ; -0.037     ; 1.308      ;
; -0.357 ; clock_count[7]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.307      ;
; -0.356 ; clock_count[5]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.306      ;
; -0.355 ; clock_count[1]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.305      ;
; -0.345 ; clock_count[0]  ; clock_count[4]  ; clock        ; clock       ; 1.000        ; -0.037     ; 1.295      ;
; -0.340 ; clock_count[3]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.290      ;
; -0.327 ; clock_count[5]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.277      ;
; -0.326 ; clock_count[1]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.276      ;
; -0.324 ; clock_count[6]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.274      ;
; -0.321 ; clock_count[0]  ; clock_count[12] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.271      ;
; -0.320 ; clock_count[6]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.270      ;
; -0.317 ; clock_count[0]  ; clock_count[11] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.267      ;
; -0.309 ; clock_count[4]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.259      ;
; -0.307 ; clock_count[2]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.257      ;
; -0.305 ; clock_count[4]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.255      ;
; -0.303 ; clock_count[2]  ; clock_count[13] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.253      ;
; -0.302 ; clock_count[3]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.252      ;
; -0.294 ; clock_count[9]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.244      ;
; -0.293 ; clock_count[7]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.243      ;
; -0.292 ; clock_count[2]  ; clock_count[6]  ; clock        ; clock       ; 1.000        ; -0.037     ; 1.242      ;
; -0.290 ; clock_count[9]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.240      ;
; -0.289 ; clock_count[0]  ; clock_count[3]  ; clock        ; clock       ; 1.000        ; -0.037     ; 1.239      ;
; -0.289 ; clock_count[7]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.239      ;
; -0.288 ; clock_count[5]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.238      ;
; -0.287 ; clock_count[1]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.237      ;
; -0.284 ; clock_count[8]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.234      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                               ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.144 ; div             ; div             ; div          ; clock       ; 0.000        ; 1.190      ; 1.265      ;
; 0.303  ; clock_count[11] ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; clock_count[9]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; clock_count[23] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clock_count[17] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clock_count[13] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clock_count[15] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clock_count[7]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; clock_count[18] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clock_count[19] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clock_count[12] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clock_count[10] ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; clock_count[20] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clock_count[21] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clock_count[16] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clock_count[14] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clock_count[8]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; clock_count[22] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.428      ;
; 0.422  ; div             ; div             ; div          ; clock       ; -0.500       ; 1.190      ; 1.331      ;
; 0.452  ; clock_count[11] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; clock_count[9]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; clock_count[17] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; clock_count[15] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; clock_count[13] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; clock_count[7]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; clock_count[19] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.575      ;
; 0.455  ; clock_count[21] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.576      ;
; 0.463  ; clock_count[10] ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; clock_count[12] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; clock_count[18] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.584      ;
; 0.464  ; clock_count[8]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; clock_count[16] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; clock_count[14] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; clock_count[20] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.585      ;
; 0.465  ; clock_count[22] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.586      ;
; 0.466  ; clock_count[10] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; clock_count[12] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; clock_count[18] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.587      ;
; 0.467  ; clock_count[8]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.588      ;
; 0.467  ; clock_count[16] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.588      ;
; 0.467  ; clock_count[14] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.588      ;
; 0.467  ; clock_count[20] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.588      ;
; 0.515  ; clock_count[9]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.636      ;
; 0.515  ; clock_count[11] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.636      ;
; 0.516  ; clock_count[17] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.637      ;
; 0.516  ; clock_count[7]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.637      ;
; 0.516  ; clock_count[15] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.637      ;
; 0.516  ; clock_count[13] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.637      ;
; 0.517  ; clock_count[19] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.638      ;
; 0.518  ; clock_count[21] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.639      ;
; 0.518  ; clock_count[9]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.639      ;
; 0.518  ; clock_count[11] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.639      ;
; 0.519  ; clock_count[17] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; clock_count[7]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; clock_count[15] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; clock_count[13] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.640      ;
; 0.520  ; clock_count[19] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.641      ;
; 0.529  ; clock_count[10] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.650      ;
; 0.529  ; clock_count[12] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.650      ;
; 0.529  ; clock_count[18] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.650      ;
; 0.530  ; clock_count[8]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.651      ;
; 0.530  ; clock_count[16] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.651      ;
; 0.530  ; clock_count[14] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.651      ;
; 0.530  ; clock_count[20] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.651      ;
; 0.532  ; clock_count[10] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.653      ;
; 0.532  ; clock_count[12] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.653      ;
; 0.532  ; clock_count[18] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.653      ;
; 0.533  ; clock_count[8]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.654      ;
; 0.533  ; clock_count[16] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.654      ;
; 0.533  ; clock_count[14] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.654      ;
; 0.535  ; clock_count[5]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.656      ;
; 0.536  ; clock_count[6]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.657      ;
; 0.581  ; clock_count[9]  ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.702      ;
; 0.581  ; clock_count[11] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.702      ;
; 0.582  ; clock_count[17] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.703      ;
; 0.582  ; clock_count[7]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.703      ;
; 0.582  ; clock_count[15] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.703      ;
; 0.582  ; clock_count[13] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.703      ;
; 0.583  ; clock_count[19] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.704      ;
; 0.584  ; clock_count[9]  ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.705      ;
; 0.584  ; clock_count[11] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.705      ;
; 0.585  ; clock_count[17] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.706      ;
; 0.585  ; clock_count[7]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.706      ;
; 0.585  ; clock_count[15] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.706      ;
; 0.585  ; clock_count[13] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.706      ;
; 0.589  ; clock_count[4]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.710      ;
; 0.595  ; clock_count[10] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.716      ;
; 0.595  ; clock_count[12] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.716      ;
; 0.595  ; clock_count[18] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.716      ;
; 0.596  ; clock_count[5]  ; clock_count[5]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.717      ;
; 0.596  ; clock_count[8]  ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.717      ;
; 0.596  ; clock_count[16] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.717      ;
; 0.596  ; clock_count[14] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.717      ;
; 0.598  ; clock_count[5]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.719      ;
; 0.598  ; clock_count[10] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.719      ;
; 0.598  ; clock_count[12] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.719      ;
; 0.599  ; clock_count[8]  ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.720      ;
; 0.599  ; clock_count[16] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.720      ;
; 0.599  ; clock_count[14] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.720      ;
; 0.599  ; clock_count[6]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.720      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'div'                                                                                                                                                         ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; read_ptr[6]          ; read_ptr[6]                                                                         ; div          ; div         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; read_ptr[3]          ; read_ptr[3]                                                                         ; div          ; div         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; write_ptr[2]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.221      ; 0.519      ;
; 0.196 ; write_ptr[5]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.221      ; 0.521      ;
; 0.197 ; write_ptr[0]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.221      ; 0.522      ;
; 0.197 ; write_ptr[4]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.221      ; 0.522      ;
; 0.205 ; counter[6]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.325      ;
; 0.270 ; write_ptr[3]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.221      ; 0.595      ;
; 0.306 ; counter[2]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; counter[4]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; counter[1]           ; counter[1]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.427      ;
; 0.311 ; counter[0]           ; counter[0]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.431      ;
; 0.369 ; counter[5]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.489      ;
; 0.369 ; counter[3]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.489      ;
; 0.429 ; read_ptr[6]          ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 0.000        ; 0.037      ; 0.550      ;
; 0.431 ; read_ptr[6]          ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 0.000        ; 0.037      ; 0.552      ;
; 0.434 ; write_ptr[2]         ; ram_rtl_0_bypass[12]                                                                ; div          ; div         ; 0.000        ; 0.038      ; 0.556      ;
; 0.443 ; write_ptr[4]         ; ram_rtl_0_bypass[16]                                                                ; div          ; div         ; 0.000        ; 0.035      ; 0.562      ;
; 0.455 ; counter[1]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; read_ptr[3]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.178      ; 0.738      ;
; 0.461 ; write_ptr[3]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; counter[0]           ; counter[1]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; counter[2]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; counter[4]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; read_ptr[5]          ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; counter[0]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; read_ptr[1]          ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; counter[2]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; counter[4]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; write_ptr[6]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.223      ; 0.797      ;
; 0.471 ; write_ptr[5]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.591      ;
; 0.478 ; write_ptr[1]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.221      ; 0.803      ;
; 0.505 ; write_ptr[0]         ; write_ptr[0]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.625      ;
; 0.508 ; write_ptr[3]         ; ram_rtl_0_bypass[14]                                                                ; div          ; div         ; 0.000        ; 0.038      ; 0.630      ;
; 0.510 ; read_ptr[3]          ; ram_rtl_0_bypass[3]                                                                 ; div          ; div         ; 0.000        ; 0.036      ; 0.630      ;
; 0.517 ; counter[3]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; counter[5]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; counter[1]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.638      ;
; 0.521 ; counter[1]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.641      ;
; 0.528 ; write_ptr[5]         ; ram_rtl_0_bypass[18]                                                                ; div          ; div         ; 0.000        ; 0.035      ; 0.647      ;
; 0.530 ; counter[0]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; read_ptr[6]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.182      ; 0.817      ;
; 0.531 ; counter[2]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.651      ;
; 0.533 ; counter[0]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; counter[2]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.654      ;
; 0.560 ; read_ptr[2]          ; ram_rtl_0_bypass[13]                                                                ; div          ; div         ; 0.000        ; 0.036      ; 0.680      ;
; 0.570 ; write_ptr[1]         ; write_ptr[1]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.690      ;
; 0.573 ; write_ptr[4]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.693      ;
; 0.575 ; write_ptr[1]         ; ram_rtl_0_bypass[10]                                                                ; div          ; div         ; 0.000        ; 0.034      ; 0.693      ;
; 0.580 ; counter[3]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.700      ;
; 0.583 ; counter[3]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.703      ;
; 0.584 ; counter[1]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.704      ;
; 0.587 ; counter[1]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.707      ;
; 0.596 ; counter[0]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.716      ;
; 0.599 ; read_ptr[0]          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 0.000        ; 0.040      ; 0.723      ;
; 0.599 ; counter[0]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.719      ;
; 0.604 ; read_ptr[4]          ; ram_rtl_0_bypass[17]                                                                ; div          ; div         ; 0.000        ; 0.033      ; 0.721      ;
; 0.630 ; write_ptr[4]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.750      ;
; 0.633 ; write_ptr[2]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.753      ;
; 0.643 ; write_ptr[6]         ; ram_rtl_0_bypass[20]                                                                ; div          ; div         ; 0.000        ; 0.037      ; 0.764      ;
; 0.646 ; write_ptr[2]         ; write_ptr[2]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.766      ;
; 0.674 ; write_ptr[1]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.794      ;
; 0.681 ; write_ptr[3]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.801      ;
; 0.688 ; write_ptr[0]         ; ram_rtl_0_bypass[8]                                                                 ; div          ; div         ; 0.000        ; 0.035      ; 0.807      ;
; 0.699 ; write_ptr[0]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.819      ;
; 0.707 ; write_ptr[2]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.827      ;
; 0.719 ; write_ptr[3]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.839      ;
; 0.726 ; ram_rtl_0_bypass[22] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.037      ; 0.847      ;
; 0.727 ; ram_rtl_0_bypass[22] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.037      ; 0.848      ;
; 0.735 ; read_ptr[3]          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 0.000        ; 0.033      ; 0.852      ;
; 0.741 ; write_ptr[0]         ; write_ptr[1]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.861      ;
; 0.745 ; write_ptr[2]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.865      ;
; 0.748 ; write_ptr[1]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.868      ;
; 0.752 ; read_ptr[2]          ; read_ptr[3]                                                                         ; div          ; div         ; 0.000        ; 0.036      ; 0.872      ;
; 0.766 ; read_ptr[5]          ; read_ptr[5]                                                                         ; div          ; div         ; 0.000        ; 0.036      ; 0.886      ;
; 0.773 ; write_ptr[0]         ; write_ptr[5]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.893      ;
; 0.774 ; read_ptr[1]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.178      ; 1.056      ;
; 0.779 ; read_ptr[5]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.178      ; 1.061      ;
; 0.781 ; read_ptr[1]          ; read_ptr[1]                                                                         ; div          ; div         ; 0.000        ; 0.036      ; 0.901      ;
; 0.782 ; write_ptr[1]         ; write_ptr[2]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.902      ;
; 0.786 ; write_ptr[1]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.906      ;
; 0.787 ; ram_rtl_0_bypass[24] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.037      ; 0.908      ;
; 0.787 ; ram_rtl_0_bypass[24] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.037      ; 0.908      ;
; 0.797 ; read_ptr[2]          ; read_ptr[2]                                                                         ; div          ; div         ; 0.000        ; 0.036      ; 0.917      ;
; 0.801 ; read_ptr[1]          ; ram_rtl_0_bypass[13]                                                                ; div          ; div         ; 0.000        ; 0.036      ; 0.921      ;
; 0.804 ; read_ptr[1]          ; read_ptr[3]                                                                         ; div          ; div         ; 0.000        ; 0.036      ; 0.924      ;
; 0.807 ; write_ptr[0]         ; write_ptr[2]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.927      ;
; 0.811 ; read_ptr[4]          ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 0.000        ; 0.036      ; 0.931      ;
; 0.811 ; write_ptr[0]         ; write_ptr[4]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.931      ;
; 0.827 ; counter[5]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.033      ; 0.944      ;
; 0.841 ; ram_rtl_0_bypass[25] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.037      ; 0.962      ;
; 0.853 ; read_ptr[2]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.178      ; 1.135      ;
; 0.866 ; ram_rtl_0_bypass[25] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.037      ; 0.987      ;
; 0.878 ; read_ptr[2]          ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 0.000        ; 0.036      ; 0.998      ;
; 0.880 ; counter[4]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.033      ; 0.997      ;
; 0.889 ; counter[6]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.033      ; 1.006      ;
; 0.890 ; read_ptr[4]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.178      ; 1.172      ;
; 0.894 ; counter[5]           ; ram_rtl_0_bypass[7]                                                                 ; div          ; div         ; 0.000        ; 0.033      ; 1.011      ;
; 0.894 ; counter[5]           ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.033      ; 1.011      ;
; 0.897 ; read_ptr[0]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.182      ; 1.183      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[17]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[18]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[19]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[20]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[21]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[22]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[23]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; div                         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[10]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[11]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[7]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[8]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[9]              ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[0]              ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[12]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[13]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[14]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[15]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[16]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[17]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[18]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[19]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[1]              ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[20]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[21]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[22]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[23]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[2]              ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[3]              ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[4]              ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[5]              ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[6]              ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; div                         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[10]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[11]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[7]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[8]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[9]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[0]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[12]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[13]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[14]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[15]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[16]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[17]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[18]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[19]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[1]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[20]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[21]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[22]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[23]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[2]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[3]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[4]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[5]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[6]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; div|clk                     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[12]             ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[13]             ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[14]             ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[15]             ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[16]             ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[17]             ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[18]             ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[19]             ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[20]             ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[21]             ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[22]             ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[23]             ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[0]              ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[10]             ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[11]             ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[1]              ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[2]              ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[3]              ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[4]              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'div'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[0]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[1]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[2]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[3]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[4]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[5]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[6]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[0]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[1]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[2]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[3]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[4]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[5]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[6]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[4]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[5]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[6]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[6]                                                                        ;
; 0.181  ; 0.411        ; 0.230          ; Low Pulse Width ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.181  ; 0.411        ; 0.230          ; Low Pulse Width ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.181  ; 0.411        ; 0.230          ; Low Pulse Width ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.182  ; 0.412        ; 0.230          ; Low Pulse Width ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[1]~reg0                                                                ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[2]~reg0                                                                ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[4]~reg0                                                                ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[6]~reg0                                                                ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[0]                                                                          ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[1]                                                                          ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[2]                                                                          ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[3]                                                                          ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[4]                                                                          ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[5]                                                                          ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[6]                                                                          ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[11]                                                                ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[13]                                                                ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[5]                                                                 ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[9]                                                                 ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; read_ptr[1]                                                                         ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; read_ptr[2]                                                                         ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; read_ptr[3]                                                                         ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; read_ptr[4]                                                                         ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; read_ptr[5]                                                                         ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[0]~reg0                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[3]~reg0                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[5]~reg0                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[0]                                                                 ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[10]                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[12]                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[14]                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[15]                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[16]                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[17]                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[18]                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[19]                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[1]                                                                 ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[20]                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[21]                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[22]                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[23]                                                                ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[24]                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; fifo_in[*]  ; div        ; 2.852 ; 3.564 ; Rise       ; div             ;
;  fifo_in[0] ; div        ; 2.852 ; 3.564 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; 2.690 ; 3.352 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 1.075 ; 1.416 ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 1.149 ; 1.442 ; Rise       ; div             ;
; read        ; div        ; 3.216 ; 3.794 ; Rise       ; div             ;
; reset       ; div        ; 1.655 ; 2.038 ; Rise       ; div             ;
; write       ; div        ; 2.706 ; 2.886 ; Rise       ; div             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; fifo_in[*]  ; div        ; 0.617  ; 0.278  ; Rise       ; div             ;
;  fifo_in[0] ; div        ; -0.827 ; -1.475 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; -1.014 ; -1.702 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 0.617  ; 0.278  ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 0.612  ; 0.276  ; Rise       ; div             ;
; read        ; div        ; -1.032 ; -1.685 ; Rise       ; div             ;
; reset       ; div        ; 0.460  ; 0.091  ; Rise       ; div             ;
; write       ; div        ; 0.115  ; -0.147 ; Rise       ; div             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; digitron_out[*]  ; div        ; 3.646 ; 3.765 ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 3.560 ; 3.665 ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 3.562 ; 3.661 ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 3.646 ; 3.765 ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 3.489 ; 3.563 ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 3.562 ; 3.651 ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 3.472 ; 3.543 ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 3.414 ; 3.486 ; Rise       ; div             ;
; fifo_empty       ; div        ; 5.859 ; 6.041 ; Rise       ; div             ;
; fifo_full        ; div        ; 6.240 ; 6.654 ; Rise       ; div             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; digitron_out[*]  ; div        ; 3.292 ; 3.362 ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 3.435 ; 3.536 ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 3.437 ; 3.532 ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 3.517 ; 3.632 ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 3.363 ; 3.434 ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 3.434 ; 3.520 ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 3.347 ; 3.415 ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 3.292 ; 3.362 ; Rise       ; div             ;
; fifo_empty       ; div        ; 5.368 ; 5.542 ; Rise       ; div             ;
; fifo_full        ; div        ; 5.328 ; 5.597 ; Rise       ; div             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -7.463   ; -0.144 ; N/A      ; N/A     ; -3.201              ;
;  clock           ; -3.164   ; -0.144 ; N/A      ; N/A     ; -3.000              ;
;  div             ; -7.463   ; 0.186  ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -317.367 ; -0.144 ; 0.0      ; 0.0     ; -133.277            ;
;  clock           ; -54.488  ; -0.144 ; N/A      ; N/A     ; -40.175             ;
;  div             ; -262.879 ; 0.000  ; N/A      ; N/A     ; -93.102             ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; fifo_in[*]  ; div        ; 6.346 ; 6.550 ; Rise       ; div             ;
;  fifo_in[0] ; div        ; 6.346 ; 6.550 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; 5.924 ; 6.203 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 2.390 ; 2.542 ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 2.531 ; 2.670 ; Rise       ; div             ;
; read        ; div        ; 7.114 ; 7.325 ; Rise       ; div             ;
; reset       ; div        ; 3.720 ; 3.985 ; Rise       ; div             ;
; write       ; div        ; 5.791 ; 6.006 ; Rise       ; div             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; fifo_in[*]  ; div        ; 1.575  ; 1.370  ; Rise       ; div             ;
;  fifo_in[0] ; div        ; -0.827 ; -1.450 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; -1.014 ; -1.702 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 1.575  ; 1.370  ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 1.568  ; 1.363  ; Rise       ; div             ;
; read        ; div        ; -1.032 ; -1.685 ; Rise       ; div             ;
; reset       ; div        ; 1.088  ; 0.991  ; Rise       ; div             ;
; write       ; div        ; 0.541  ; 0.441  ; Rise       ; div             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; digitron_out[*]  ; div        ; 7.969  ; 7.860  ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 7.815  ; 7.690  ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 7.820  ; 7.685  ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 7.969  ; 7.860  ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 7.597  ; 7.494  ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 7.818  ; 7.691  ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 7.558  ; 7.455  ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 7.466  ; 7.362  ; Rise       ; div             ;
; fifo_empty       ; div        ; 13.006 ; 12.780 ; Rise       ; div             ;
; fifo_full        ; div        ; 13.604 ; 13.434 ; Rise       ; div             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; digitron_out[*]  ; div        ; 3.292 ; 3.362 ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 3.435 ; 3.536 ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 3.437 ; 3.532 ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 3.517 ; 3.632 ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 3.363 ; 3.434 ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 3.434 ; 3.520 ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 3.347 ; 3.415 ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 3.292 ; 3.362 ; Rise       ; div             ;
; fifo_empty       ; div        ; 5.368 ; 5.542 ; Rise       ; div             ;
; fifo_full        ; div        ; 5.328 ; 5.597 ; Rise       ; div             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; digitron_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitron_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitron_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitron_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitron_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitron_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitron_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitron_select ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_empty      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_full       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; write                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fifo_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fifo_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fifo_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fifo_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digitron_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; digitron_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; digitron_select ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; fifo_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; fifo_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digitron_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; digitron_select ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; fifo_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; fifo_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00259 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00259 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digitron_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; digitron_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; digitron_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; digitron_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; digitron_select ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; fifo_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; fifo_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 324      ; 0        ; 0        ; 0        ;
; div        ; clock    ; 1        ; 1        ; 0        ; 0        ;
; div        ; div      ; 2766     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 324      ; 0        ; 0        ; 0        ;
; div        ; clock    ; 1        ; 1        ; 0        ; 0        ;
; div        ; div      ; 2766     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 177   ; 177  ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Tue Jun 13 10:28:07 2017
Info: Command: quartus_sta fifo -c fifo
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'fifo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name div div
    Info: create_clock -period 1.000 -name clock clock
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -rise_to [get_clocks {div}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -fall_to [get_clocks {div}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -rise_to [get_clocks {div}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -fall_to [get_clocks {div}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -rise_to [get_clocks {div}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -fall_to [get_clocks {div}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -rise_to [get_clocks {div}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -fall_to [get_clocks {div}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -rise_to [get_clocks {clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -fall_to [get_clocks {clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -rise_to [get_clocks {clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -fall_to [get_clocks {clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -rise_to [get_clocks {clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -fall_to [get_clocks {clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -rise_to [get_clocks {clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -fall_to [get_clocks {clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {div}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {div}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {div}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {div}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {div}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {div}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {div}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {div}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -7.463
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -7.463      -262.879 div 
    Info:    -3.164       -54.488 clock 
Info: Worst-case hold slack is 0.058
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.058         0.000 clock 
    Info:     0.453         0.000 div 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201       -93.102 div 
    Info:    -3.000       -40.175 clock 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -rise_to [get_clocks {div}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -fall_to [get_clocks {div}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -rise_to [get_clocks {div}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -fall_to [get_clocks {div}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -rise_to [get_clocks {div}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -fall_to [get_clocks {div}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -rise_to [get_clocks {div}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -fall_to [get_clocks {div}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -rise_to [get_clocks {clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -fall_to [get_clocks {clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -rise_to [get_clocks {clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -fall_to [get_clocks {clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -rise_to [get_clocks {clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -fall_to [get_clocks {clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -rise_to [get_clocks {clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -fall_to [get_clocks {clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {div}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {div}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {div}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {div}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {div}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {div}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {div}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {div}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -6.879
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.879      -243.436 div 
    Info:    -2.978       -46.654 clock 
Info: Worst-case hold slack is 0.093
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.093         0.000 clock 
    Info:     0.402         0.000 div 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201       -93.102 div 
    Info:    -3.000       -40.175 clock 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -rise_to [get_clocks {div}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -fall_to [get_clocks {div}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -rise_to [get_clocks {div}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -fall_to [get_clocks {div}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -rise_to [get_clocks {div}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -fall_to [get_clocks {div}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -rise_to [get_clocks {div}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -fall_to [get_clocks {div}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -rise_to [get_clocks {clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -fall_to [get_clocks {clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -rise_to [get_clocks {clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -fall_to [get_clocks {clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -rise_to [get_clocks {clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {div}] -fall_to [get_clocks {clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -rise_to [get_clocks {clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {div}] -fall_to [get_clocks {clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {div}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {div}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {div}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {div}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {div}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {div}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {div}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {div}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.427
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.427       -84.441 div 
    Info:    -0.812       -10.209 clock 
Info: Worst-case hold slack is -0.144
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.144        -0.144 clock 
    Info:     0.186         0.000 div 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -29.605 clock 
    Info:    -1.000       -58.000 div 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 278 megabytes
    Info: Processing ended: Tue Jun 13 10:28:09 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


