

================================================================
== Vitis HLS Report for 'filter'
================================================================
* Date:           Tue Dec  7 22:45:03 2021

* Version:        2020.1 (Build 2902540 on Wed May 27 20:16:15 MDT 2020)
* Project:        hls
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  | 10.00 ns | 7.299 ns |   2.70 ns  |
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      188|      188| 1.880 us | 1.880 us |  188|  188|   none  |
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                      |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |       Loop Name      |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- DOWNSAMPLER_FILTER  |      184|      184|        16|          1|          1|   170|    yes   |
        +----------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|   2597|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|   92|    4848|   2040|    -|
|Memory           |        -|    -|       -|      -|    -|
|Multiplexer      |        -|    -|       -|    105|    -|
|Register         |        -|    -|    4186|    192|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|   92|    9034|   4934|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|   41|       8|      9|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------+--------------------------+---------+----+-----+----+-----+
    |           Instance          |          Module          | BRAM_18K| DSP|  FF | LUT| URAM|
    +-----------------------------+--------------------------+---------+----+-----+----+-----+
    |fpext_32ns_64_2_no_dsp_1_U1  |fpext_32ns_64_2_no_dsp_1  |        0|   0|    0|   0|    0|
    |mul_25ns_36s_60_2_1_U4       |mul_25ns_36s_60_2_1       |        0|   2|  202|  85|    0|
    |mul_25ns_36s_60_2_1_U25      |mul_25ns_36s_60_2_1       |        0|   2|  202|  85|    0|
    |mul_27ns_36s_62_2_1_U5       |mul_27ns_36s_62_2_1       |        0|   4|  202|  85|    0|
    |mul_27ns_36s_62_2_1_U6       |mul_27ns_36s_62_2_1       |        0|   4|  202|  85|    0|
    |mul_27ns_36s_62_2_1_U21      |mul_27ns_36s_62_2_1       |        0|   4|  202|  85|    0|
    |mul_27ns_36s_62_2_1_U24      |mul_27ns_36s_62_2_1       |        0|   4|  202|  85|    0|
    |mul_27s_36s_62_2_1_U7        |mul_27s_36s_62_2_1        |        0|   4|  202|  85|    0|
    |mul_27s_36s_62_2_1_U20       |mul_27s_36s_62_2_1        |        0|   4|  202|  85|    0|
    |mul_28s_36s_63_2_1_U2        |mul_28s_36s_63_2_1        |        0|   4|  202|  85|    0|
    |mul_28s_36s_63_2_1_U3        |mul_28s_36s_63_2_1        |        0|   4|  202|  85|    0|
    |mul_28s_36s_63_2_1_U22       |mul_28s_36s_63_2_1        |        0|   4|  202|  85|    0|
    |mul_28s_36s_63_2_1_U23       |mul_28s_36s_63_2_1        |        0|   4|  202|  85|    0|
    |mul_29ns_36s_64_2_1_U8       |mul_29ns_36s_64_2_1       |        0|   4|  202|  85|    0|
    |mul_29ns_36s_64_2_1_U19      |mul_29ns_36s_64_2_1       |        0|   4|  202|  85|    0|
    |mul_30ns_36s_65_2_1_U9       |mul_30ns_36s_65_2_1       |        0|   4|  202|  85|    0|
    |mul_30ns_36s_65_2_1_U18      |mul_30ns_36s_65_2_1       |        0|   4|  202|  85|    0|
    |mul_31s_36s_66_2_1_U10       |mul_31s_36s_66_2_1        |        0|   4|  202|  85|    0|
    |mul_31s_36s_66_2_1_U11       |mul_31s_36s_66_2_1        |        0|   4|  202|  85|    0|
    |mul_31s_36s_66_2_1_U16       |mul_31s_36s_66_2_1        |        0|   4|  202|  85|    0|
    |mul_31s_36s_66_2_1_U17       |mul_31s_36s_66_2_1        |        0|   4|  202|  85|    0|
    |mul_32ns_36s_67_2_1_U12      |mul_32ns_36s_67_2_1       |        0|   4|  202|  85|    0|
    |mul_32ns_36s_67_2_1_U15      |mul_32ns_36s_67_2_1       |        0|   4|  202|  85|    0|
    |mul_33ns_36s_68_2_1_U13      |mul_33ns_36s_68_2_1       |        0|   4|  202|  85|    0|
    |mul_33ns_36s_68_2_1_U14      |mul_33ns_36s_68_2_1       |        0|   4|  202|  85|    0|
    +-----------------------------+--------------------------+---------+----+-----+----+-----+
    |Total                        |                          |        0|  92| 4848|2040|    0|
    +-----------------------------+--------------------------+---------+----+-----+----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+----+---+-----+------------+------------+
    |       Variable Name      | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+----+---+-----+------------+------------+
    |add_ln1192_10_fu_1022_p2  |     +    |   0|  0|   69|          69|          69|
    |add_ln1192_11_fu_1092_p2  |     +    |   0|  0|   69|          69|          69|
    |add_ln1192_12_fu_1105_p2  |     +    |   0|  0|   69|          69|          69|
    |add_ln1192_13_fu_1161_p2  |     +    |   0|  0|   74|          67|          67|
    |add_ln1192_14_fu_1178_p2  |     +    |   0|  0|   76|          69|          69|
    |add_ln1192_15_fu_1232_p2  |     +    |   0|  0|   73|          66|          66|
    |add_ln1192_16_fu_1249_p2  |     +    |   0|  0|   76|          69|          69|
    |add_ln1192_17_fu_1309_p2  |     +    |   0|  0|   70|          63|          63|
    |add_ln1192_18_fu_1326_p2  |     +    |   0|  0|   76|          69|          69|
    |add_ln1192_19_fu_1348_p2  |     +    |   0|  0|   71|          64|          64|
    |add_ln1192_1_fu_748_p2    |     +    |   0|  0|   69|          64|          64|
    |add_ln1192_20_fu_1365_p2  |     +    |   0|  0|   76|          69|          69|
    |add_ln1192_21_fu_1374_p2  |     +    |   0|  0|   69|          62|          62|
    |add_ln1192_22_fu_1404_p2  |     +    |   0|  0|   76|          69|          69|
    |add_ln1192_2_fu_765_p2    |     +    |   0|  0|   69|          64|          64|
    |add_ln1192_3_fu_777_p2    |     +    |   0|  0|   70|          63|          63|
    |add_ln1192_4_fu_856_p2    |     +    |   0|  0|   76|          69|          69|
    |add_ln1192_5_fu_868_p2    |     +    |   0|  0|   73|          66|          66|
    |add_ln1192_6_fu_896_p2    |     +    |   0|  0|   76|          69|          69|
    |add_ln1192_7_fu_952_p2    |     +    |   0|  0|   74|          67|          67|
    |add_ln1192_8_fu_969_p2    |     +    |   0|  0|   76|          69|          69|
    |add_ln1192_9_fu_1009_p2   |     +    |   0|  0|   69|          69|          69|
    |add_ln1192_fu_700_p2      |     +    |   0|  0|   69|          62|          62|
    |add_ln48_fu_301_p2        |     +    |   0|  0|   15|           8|           1|
    |add_ln581_fu_363_p2       |     +    |   0|  0|   12|           7|          12|
    |F2_fu_348_p2              |     -    |   0|  0|   12|          11|          12|
    |man_V_1_fu_335_p2         |     -    |   0|  0|   61|           1|          54|
    |sub_ln581_fu_368_p2       |     -    |   0|  0|   12|           6|          12|
    |and_ln581_1_fu_565_p2     |    and   |   0|  0|    2|           1|           1|
    |and_ln581_fu_466_p2       |    and   |   0|  0|    2|           1|           1|
    |and_ln582_1_fu_542_p2     |    and   |   0|  0|    2|           1|           1|
    |and_ln582_fu_445_p2       |    and   |   0|  0|    2|           1|           1|
    |and_ln585_1_fu_519_p2     |    and   |   0|  0|    2|           1|           1|
    |and_ln585_2_fu_570_p2     |    and   |   0|  0|    2|           1|           1|
    |and_ln585_3_fu_606_p2     |    and   |   0|  0|    2|           1|           1|
    |and_ln585_fu_471_p2       |    and   |   0|  0|    2|           1|           1|
    |and_ln603_1_fu_593_p2     |    and   |   0|  0|    2|           1|           1|
    |and_ln603_fu_494_p2       |    and   |   0|  0|    2|           1|           1|
    |ashr_ln586_fu_406_p2      |   ashr   |   0|  0|  162|          54|          54|
    |icmp_ln48_fu_295_p2       |   icmp   |   0|  0|   11|           8|           8|
    |icmp_ln571_fu_277_p2      |   icmp   |   0|  0|   29|          63|           1|
    |icmp_ln581_fu_358_p2      |   icmp   |   0|  0|   13|          12|           6|
    |icmp_ln582_fu_381_p2      |   icmp   |   0|  0|   13|          12|           6|
    |icmp_ln585_fu_386_p2      |   icmp   |   0|  0|   13|          12|           6|
    |icmp_ln603_fu_392_p2      |   icmp   |   0|  0|   13|          12|           6|
    |icmp_ln61_fu_415_p2       |   icmp   |   0|  0|   11|           8|           1|
    |or_ln581_1_fu_582_p2      |    or    |   0|  0|    2|           1|           1|
    |or_ln581_fu_483_p2        |    or    |   0|  0|    2|           1|           1|
    |or_ln582_1_fu_554_p2      |    or    |   0|  0|    2|           1|           1|
    |or_ln582_fu_456_p2        |    or    |   0|  0|    2|           1|           1|
    |or_ln61_fu_532_p2         |    or    |   0|  0|    2|           1|           1|
    |select_ln570_fu_341_p3    |  select  |   0|  0|   54|           1|          54|
    |select_ln571_fu_507_p3    |  select  |   0|  0|   36|           1|           1|
    |select_ln582_1_fu_547_p3  |  select  |   0|  0|   36|           1|          36|
    |select_ln582_fu_449_p3    |  select  |   0|  0|   36|           1|          36|
    |select_ln585_1_fu_525_p3  |  select  |   0|  0|   36|           1|          36|
    |select_ln585_2_fu_575_p3  |  select  |   0|  0|   36|           1|          36|
    |select_ln585_3_fu_612_p3  |  select  |   0|  0|   36|           1|          36|
    |select_ln585_fu_476_p3    |  select  |   0|  0|   36|           1|          36|
    |select_ln588_fu_283_p3    |  select  |   0|  0|    2|           1|           2|
    |select_ln603_1_fu_598_p3  |  select  |   0|  0|   36|           1|          36|
    |select_ln603_fu_499_p3    |  select  |   0|  0|   36|           1|          36|
    |sh_amt_fu_373_p3          |  select  |   0|  0|   12|           1|          12|
    |shl_ln604_fu_440_p2       |    shl   |   0|  0|  117|          36|          36|
    |ap_enable_pp0             |    xor   |   0|  0|    2|           1|           2|
    |xor_ln571_fu_290_p2       |    xor   |   0|  0|    2|           1|           2|
    |xor_ln581_1_fu_587_p2     |    xor   |   0|  0|    2|           1|           2|
    |xor_ln581_fu_488_p2       |    xor   |   0|  0|    2|           1|           2|
    |xor_ln582_1_fu_559_p2     |    xor   |   0|  0|    2|           1|           2|
    |xor_ln582_fu_460_p2       |    xor   |   0|  0|    2|           1|           2|
    |xor_ln585_fu_514_p2       |    xor   |   0|  0|    2|           1|           2|
    |xor_ln61_fu_536_p2        |    xor   |   0|  0|    2|           1|           2|
    +--------------------------+----------+----+---+-----+------------+------------+
    |Total                     |          |   0|  0| 2597|        1821|        2139|
    +--------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +-----------------------------------+----+-----------+-----+-----------+
    |                Name               | LUT| Input Size| Bits| Total Bits|
    +-----------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                          |  33|          6|    1|          6|
    |ap_enable_reg_pp0_iter13           |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter15           |   9|          2|    1|          2|
    |ap_phi_mux_empty_54_phi_fu_227_p4  |   9|          2|   36|         72|
    |ap_phi_mux_empty_55_phi_fu_238_p4  |   9|          2|   36|         72|
    |ap_phi_mux_i_phi_fu_215_p4         |   9|          2|    8|         16|
    |empty_54_reg_223                   |   9|          2|   36|         72|
    |empty_55_reg_234                   |   9|          2|   36|         72|
    |i_reg_211                          |   9|          2|    8|         16|
    +-----------------------------------+----+-----------+-----+-----------+
    |Total                              | 105|         22|  163|        330|
    +-----------------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------------+----+----+-----+-----------+
    |                Name                | FF | LUT| Bits| Const Bits|
    +------------------------------------+----+----+-----+-----------+
    |F2_reg_1595                         |  12|   0|   12|          0|
    |add_ln1192_21_reg_2033              |  62|   0|   62|          0|
    |add_ln1192_3_reg_1770               |  63|   0|   63|          0|
    |add_ln48_reg_1585                   |   8|   0|    8|          0|
    |ap_CS_fsm                           |   5|   0|    5|          0|
    |ap_enable_reg_pp0_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9             |   1|   0|    1|          0|
    |empty_35_fu_116                     |  36|   0|   36|          0|
    |empty_36_fu_120                     |  36|   0|   36|          0|
    |empty_37_fu_124                     |  36|   0|   36|          0|
    |empty_38_fu_128                     |  36|   0|   36|          0|
    |empty_39_fu_132                     |  36|   0|   36|          0|
    |empty_40_fu_136                     |  36|   0|   36|          0|
    |empty_41_fu_140                     |  36|   0|   36|          0|
    |empty_42_fu_144                     |  36|   0|   36|          0|
    |empty_43_fu_148                     |  36|   0|   36|          0|
    |empty_44_fu_152                     |  36|   0|   36|          0|
    |empty_45_fu_156                     |  36|   0|   36|          0|
    |empty_46_fu_160                     |  36|   0|   36|          0|
    |empty_47_fu_164                     |  36|   0|   36|          0|
    |empty_48_fu_168                     |  36|   0|   36|          0|
    |empty_49_fu_172                     |  36|   0|   36|          0|
    |empty_50_fu_176                     |  36|   0|   36|          0|
    |empty_51_fu_180                     |  36|   0|   36|          0|
    |empty_52_fu_184                     |  36|   0|   36|          0|
    |empty_53_fu_188                     |  36|   0|   36|          0|
    |empty_54_reg_223                    |  36|   0|   36|          0|
    |empty_55_reg_234                    |  36|   0|   36|          0|
    |empty_fu_112                        |  36|   0|   36|          0|
    |i_reg_211                           |   8|   0|    8|          0|
    |icmp_ln48_reg_1581                  |   1|   0|    1|          0|
    |icmp_ln571_reg_1562                 |   1|   0|    1|          0|
    |icmp_ln581_reg_1610                 |   1|   0|    1|          0|
    |icmp_ln582_reg_1618                 |   1|   0|    1|          0|
    |icmp_ln585_reg_1626                 |   1|   0|    1|          0|
    |icmp_ln603_reg_1633                 |   1|   0|    1|          0|
    |icmp_ln61_reg_1650                  |   1|   0|    1|          0|
    |ireg_reg_1551                       |  64|   0|   64|          0|
    |mul_ln1118_10_reg_1849              |  67|   0|   67|          0|
    |mul_ln1118_11_reg_1854              |  68|   0|   68|          0|
    |mul_ln1118_12_reg_1874              |  68|   0|   68|          0|
    |mul_ln1118_13_reg_1879              |  67|   0|   67|          0|
    |mul_ln1118_14_reg_1911              |  66|   0|   66|          0|
    |mul_ln1118_15_reg_1916              |  66|   0|   66|          0|
    |mul_ln1118_16_reg_1948              |  65|   0|   65|          0|
    |mul_ln1118_17_reg_1953              |  64|   0|   64|          0|
    |mul_ln1118_18_reg_1973              |  62|   0|   62|          0|
    |mul_ln1118_19_reg_1978              |  62|   0|   62|          0|
    |mul_ln1118_1_reg_1714               |  62|   0|   62|          0|
    |mul_ln1118_20_reg_2008              |  63|   0|   63|          0|
    |mul_ln1118_21_reg_2013              |  63|   0|   63|          0|
    |mul_ln1118_22_reg_2023              |  62|   0|   62|          0|
    |mul_ln1118_23_reg_2028              |  60|   0|   60|          0|
    |mul_ln1118_2_reg_1699               |  63|   0|   63|          0|
    |mul_ln1118_3_reg_1704               |  63|   0|   63|          0|
    |mul_ln1118_4_reg_1745               |  62|   0|   62|          0|
    |mul_ln1118_5_reg_1750               |  62|   0|   62|          0|
    |mul_ln1118_6_reg_1780               |  64|   0|   64|          0|
    |mul_ln1118_7_reg_1785               |  65|   0|   65|          0|
    |mul_ln1118_8_reg_1812               |  66|   0|   66|          0|
    |mul_ln1118_9_reg_1817               |  66|   0|   66|          0|
    |mul_ln1118_reg_1709                 |  60|   0|   60|          0|
    |p_Result_s_reg_1557                 |   1|   0|    1|          0|
    |p_load10_reg_1765                   |  36|   0|   36|          0|
    |p_load11_reg_1729                   |  36|   0|   36|          0|
    |p_load11_reg_1729_pp0_iter6_reg     |  36|   0|   36|          0|
    |p_load14_reg_1806                   |  36|   0|   36|          0|
    |p_load15_reg_1800                   |  36|   0|   36|          0|
    |p_load16_reg_1843                   |  36|   0|   36|          0|
    |p_load16_reg_1843_pp0_iter9_reg     |  36|   0|   36|          0|
    |p_load17_reg_1837                   |  36|   0|   36|          0|
    |p_load17_reg_1837_pp0_iter9_reg     |  36|   0|   36|          0|
    |p_load20_reg_1905                   |  36|   0|   36|          0|
    |p_load21_reg_1899                   |  36|   0|   36|          0|
    |p_load22_reg_1942                   |  36|   0|   36|          0|
    |p_load23_reg_1936                   |  36|   0|   36|          0|
    |p_load7_reg_1655                    |  36|   0|   36|          0|
    |p_load8_reg_1735                    |  36|   0|   36|          0|
    |p_load_reg_1661                     |  36|   0|   36|          0|
    |select_ln570_reg_1590               |  54|   0|   54|          0|
    |select_ln585_1_reg_1667             |  36|   0|   36|          0|
    |select_ln585_3_reg_1673             |  36|   0|   36|          0|
    |select_ln588_reg_1570               |  36|   0|   36|          0|
    |sext_ln586_reg_1639                 |  32|   0|   32|          0|
    |tmp_11_reg_1546                     |   1|   0|    1|          0|
    |tmp_12_reg_1775                     |  31|   0|   31|          0|
    |tmp_3_reg_1822                      |  36|   0|   36|          0|
    |tmp_4_reg_1859                      |  36|   0|   36|          0|
    |tmp_5_reg_1884                      |  36|   0|   36|          0|
    |tmp_6_reg_1921                      |  36|   0|   36|          0|
    |tmp_7_reg_1958                      |  36|   0|   36|          0|
    |tmp_8_reg_1983                      |  36|   0|   36|          0|
    |tmp_9_reg_2018                      |  36|   0|   36|          0|
    |tmp_s_reg_2038                      |  36|   0|   36|          0|
    |trunc_ln4_reg_1740                  |  29|   0|   29|          0|
    |trunc_ln583_reg_1603                |  36|   0|   36|          0|
    |trunc_ln583_reg_1603_pp0_iter1_reg  |  36|   0|   36|          0|
    |trunc_ln586_reg_1644                |  36|   0|   36|          0|
    |xor_ln571_reg_1576                  |   1|   0|    1|          0|
    |i_reg_211                           |  64|  32|    8|          0|
    |icmp_ln48_reg_1581                  |  64|  32|    1|          0|
    |mul_ln1118_2_reg_1699               |  64|  32|   63|          0|
    |mul_ln1118_3_reg_1704               |  64|  32|   63|          0|
    |p_load7_reg_1655                    |  64|  32|   36|          0|
    |p_load_reg_1661                     |  64|  32|   36|          0|
    +------------------------------------+----+----+-----+-----------+
    |Total                               |4186| 192| 4009|          0|
    +------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------------+-----+-----+------------+-----------------+--------------+
|         RTL Ports        | Dir | Bits|  Protocol  |  Source Object  |    C Type    |
+--------------------------+-----+-----+------------+-----------------+--------------+
|ap_clk                    |  in |    1| ap_ctrl_hs |      filter     | return value |
|ap_rst                    |  in |    1| ap_ctrl_hs |      filter     | return value |
|ap_start                  |  in |    1| ap_ctrl_hs |      filter     | return value |
|ap_done                   | out |    1| ap_ctrl_hs |      filter     | return value |
|ap_idle                   | out |    1| ap_ctrl_hs |      filter     | return value |
|ap_ready                  | out |    1| ap_ctrl_hs |      filter     | return value |
|input_read                |  in |   32|   ap_none  |    input_read   |    scalar    |
|output_signal_V_address0  | out |    8|  ap_memory | output_signal_V |     array    |
|output_signal_V_ce0       | out |    1|  ap_memory | output_signal_V |     array    |
|output_signal_V_we0       | out |    1|  ap_memory | output_signal_V |     array    |
|output_signal_V_d0        | out |   36|  ap_memory | output_signal_V |     array    |
+--------------------------+-----+-----+------------+-----------------+--------------+

