Partition Merge report for gsensor
Mon Mar 14 13:17:49 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Mon Mar 14 13:17:49 2022       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; gsensor                                     ;
; Top-level Entity Name              ; DE10_LITE_GSensor                           ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 911                                         ;
;     Total combinational functions  ; 674                                         ;
;     Dedicated logic registers      ; 645                                         ;
; Total registers                    ; 645                                         ;
; Total pins                         ; 126                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,408                                       ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 1                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                              ;
+----------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+
; Name                       ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                   ; Details                                                                                  ;
+----------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+
; GSENSOR_INT[1]~input       ; post-fitting ; connected ; Top                            ; post-synthesis    ; GSENSOR_INT[1]                      ; N/A                                                                                      ;
; GSENSOR_INT[1]~input       ; post-fitting ; connected ; Top                            ; post-synthesis    ; GSENSOR_INT[1]                      ; N/A                                                                                      ;
; GSENSOR_SDI                ; post-fitting ; connected ; Top                            ; post-synthesis    ; GSENSOR_SDI                         ; N/A                                                                                      ;
; GSENSOR_SDI                ; post-fitting ; connected ; Top                            ; post-synthesis    ; GSENSOR_SDI                         ; N/A                                                                                      ;
; GSENSOR_SDI~input          ; post-fitting ; connected ; Top                            ; post-synthesis    ; GSENSOR_SDI                         ; N/A                                                                                      ;
; GSENSOR_SDI~input          ; post-fitting ; connected ; Top                            ; post-synthesis    ; GSENSOR_SDI                         ; N/A                                                                                      ;
; KEY[0]~input               ; post-fitting ; connected ; Top                            ; post-synthesis    ; KEY[0]                              ; N/A                                                                                      ;
; KEY[0]~input               ; post-fitting ; connected ; Top                            ; post-synthesis    ; KEY[0]                              ; N/A                                                                                      ;
; KEY[1]~input               ; post-fitting ; connected ; Top                            ; post-synthesis    ; KEY[1]                              ; N/A                                                                                      ;
; KEY[1]~input               ; post-fitting ; connected ; Top                            ; post-synthesis    ; KEY[1]                              ; N/A                                                                                      ;
; MAX10_CLK1_50              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MAX10_CLK1_50                       ; N/A                                                                                      ;
; MAX10_CLK1_50              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MAX10_CLK1_50                       ; N/A                                                                                      ;
; MAX10_CLK1_50~input        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MAX10_CLK1_50                       ; N/A                                                                                      ;
; MAX10_CLK1_50~input        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MAX10_CLK1_50                       ; N/A                                                                                      ;
; MAX10_CLK1_50~inputclkctrl ; post-fitting ; connected ; Top                            ; post-synthesis    ; MAX10_CLK1_50                       ; N/A                                                                                      ;
; MAX10_CLK1_50~inputclkctrl ; post-fitting ; connected ; Top                            ; post-synthesis    ; MAX10_CLK1_50                       ; N/A                                                                                      ;
; SW[2]~input                ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[2]                               ; N/A                                                                                      ;
; SW[2]~input                ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[2]                               ; N/A                                                                                      ;
; SW[3]~input                ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[3]                               ; N/A                                                                                      ;
; SW[3]~input                ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[3]                               ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|vcc       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; ~QUARTUS_CREATED_GND~I     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~QUARTUS_CREATED_GND~I     ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; auto_stp_external_clock_0  ; dynamic pin  ; connected ; Top                            ; post-synthesis    ; auto_stp_external_clock_0           ; N/A                                                                                      ;
+----------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                    ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top  ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 233  ; 154              ; 525                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Total combinational functions               ; 221  ; 127              ; 326                            ; 0                              ;
; Logic element usage by number of LUT inputs ;      ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 74   ; 54               ; 139                            ; 0                              ;
;     -- 3 input functions                    ; 25   ; 37               ; 94                             ; 0                              ;
;     -- <=2 input functions                  ; 122  ; 36               ; 93                             ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Logic elements by mode                      ;      ;                  ;                                ;                                ;
;     -- normal mode                          ; 123  ; 119              ; 261                            ; 0                              ;
;     -- arithmetic mode                      ; 98   ; 8                ; 65                             ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Total registers                             ; 151  ; 91               ; 403                            ; 0                              ;
;     -- Dedicated logic registers            ; 151  ; 91               ; 403                            ; 0                              ;
;     -- I/O registers                        ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Virtual pins                                ; 0    ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 126  ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0    ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 0    ; 0                ; 1408                           ; 0                              ;
; Total RAM block bits                        ; 0    ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1    ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0    ; 0                ; 0                              ; 1                              ;
;                                             ;      ;                  ;                                ;                                ;
; Connections                                 ;      ;                  ;                                ;                                ;
;     -- Input Connections                    ; 90   ; 134              ; 630                            ; 2                              ;
;     -- Registered Input Connections         ; 53   ; 102              ; 449                            ; 0                              ;
;     -- Output Connections                   ; 612  ; 156              ; 34                             ; 54                             ;
;     -- Registered Output Connections        ; 1    ; 156              ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Internal Connections                        ;      ;                  ;                                ;                                ;
;     -- Total Connections                    ; 1844 ; 848              ; 2545                           ; 57                             ;
;     -- Registered Connections               ; 564  ; 618              ; 1479                           ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; External Connections                        ;      ;                  ;                                ;                                ;
;     -- Top                                  ; 70   ; 123              ; 453                            ; 56                             ;
;     -- sld_hub:auto_hub                     ; 123  ; 20               ; 147                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 453  ; 147              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 56   ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Partition Interface                         ;      ;                  ;                                ;                                ;
;     -- Input Ports                          ; 21   ; 45               ; 102                            ; 2                              ;
;     -- Output Ports                         ; 74   ; 62               ; 37                             ; 2                              ;
;     -- Bidir Ports                          ; 35   ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Registered Ports                            ;      ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0    ; 4                ; 28                             ; 0                              ;
;     -- Registered Output Ports              ; 0    ; 29               ; 23                             ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Port Connectivity                           ;      ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0    ; 0                ; 23                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0    ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0    ; 0                ; 11                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0    ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0    ; 25               ; 15                             ; 0                              ;
;     -- Output Ports with no Source          ; 0    ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0    ; 30               ; 29                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0    ; 29               ; 25                             ; 0                              ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                               ;
+-----------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+
; Name                                          ; Partition                      ; Type          ; Location ; Status                                     ;
+-----------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+
; ADC_CLK_10                                    ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- ADC_CLK_10                             ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADC_CLK_10~input                       ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[0]                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[0]                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[0]~output                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[10]                                ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[10]                         ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[10]~output                  ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[11]                                ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[11]                         ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[11]~output                  ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[12]                                ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[12]                         ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[12]~output                  ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[13]                                ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[13]                         ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[13]~output                  ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[14]                                ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[14]                         ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[14]~output                  ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[15]                                ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[15]                         ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[15]~output                  ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[1]                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[1]                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[1]~output                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[2]                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[2]                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[2]~output                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[3]                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[3]                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[3]~output                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[4]                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[4]                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[4]~output                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[5]                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[5]                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[5]~output                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[6]                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[6]                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[6]~output                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[7]                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[7]                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[7]~output                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[8]                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[8]                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[8]~output                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_IO[9]                                 ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[9]                          ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[9]~output                   ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; ARDUINO_RESET_N                               ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_RESET_N                        ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_RESET_N~output                 ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_ADDR[0]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_ADDR[10]                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_ADDR[11]                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_ADDR[12]                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_ADDR[1]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_ADDR[2]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_ADDR[3]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_ADDR[4]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_ADDR[5]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_ADDR[6]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_ADDR[7]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_ADDR[8]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_ADDR[9]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_BA[0]                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_BA[1]                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_CAS_N                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_CKE                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_CLK                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_CS_N                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[0]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[10]                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[11]                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[12]                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[13]                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[14]                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[15]                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[1]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[2]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[3]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[4]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[5]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[6]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[7]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[8]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_DQ[9]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_LDQM                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_RAS_N                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_UDQM                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DRAM_WE_N                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; GSENSOR_CS_N                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- GSENSOR_CS_N                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GSENSOR_CS_N~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; GSENSOR_INT[1]                                ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- GSENSOR_INT[1]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GSENSOR_INT[1]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; GSENSOR_INT[2]                                ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- GSENSOR_INT[2]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GSENSOR_INT[2]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; GSENSOR_SCLK                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- GSENSOR_SCLK                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GSENSOR_SCLK~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; GSENSOR_SDI                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GSENSOR_SDI                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GSENSOR_SDI~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GSENSOR_SDO                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GSENSOR_SDO                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GSENSOR_SDO~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[7]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[7]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[7]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[7]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[7]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[7]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[7]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[7]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[7]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; KEY[0]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; KEY[1]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[7]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[8]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[9]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; MAX10_CLK1_50                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- MAX10_CLK1_50                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MAX10_CLK1_50~input                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; MAX10_CLK2_50                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- MAX10_CLK2_50                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MAX10_CLK2_50~input                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[0]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[1]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[2]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[3]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[4]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[5]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[6]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[7]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[8]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[9]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_B[0]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_B[1]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_B[2]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_B[3]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_G[0]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_G[1]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_G[2]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_G[3]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_HS                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_R[0]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_R[1]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_R[2]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_R[3]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_VS                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; altera_reserved_tck                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; altera_reserved_tdi                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; altera_reserved_tdo                           ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output             ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; altera_reserved_tms                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; auto_stp_external_clock_0                     ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- auto_stp_external_clock_0              ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- auto_stp_external_clock_0~input        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;     -- sld_signaltap:auto_signaltap_0|acq_clk ; sld_signaltap:auto_signaltap_0 ; Input Port    ; n/a      ;                                            ;
;                                               ;                                ;               ;          ;                                            ;
+-----------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+


+------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                 ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Estimated Total logic elements              ; 911                      ;
;                                             ;                          ;
; Total combinational functions               ; 674                      ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 267                      ;
;     -- 3 input functions                    ; 156                      ;
;     -- <=2 input functions                  ; 251                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 503                      ;
;     -- arithmetic mode                      ; 171                      ;
;                                             ;                          ;
; Total registers                             ; 645                      ;
;     -- Dedicated logic registers            ; 645                      ;
;     -- I/O registers                        ; 0                        ;
;                                             ;                          ;
; I/O pins                                    ; 126                      ;
; Total memory bits                           ; 1408                     ;
;                                             ;                          ;
; Embedded Multiplier 9-bit elements          ; 0                        ;
;                                             ;                          ;
; Total PLLs                                  ; 1                        ;
;     -- PLLs                                 ; 1                        ;
;                                             ;                          ;
; Maximum fan-out node                        ; altera_internal_jtag~TDO ;
; Maximum fan-out                             ; 341                      ;
; Total fan-out                               ; 4481                     ;
; Average fan-out                             ; 2.75                     ;
+---------------------------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gf14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 11           ; 128          ; 11           ; 1408 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon Mar 14 13:17:46 2022
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off gsensor -c gsensor --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 53 of its 55 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 2 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 11 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "ADC_CLK_10" File: C:/Users/Abiel/Downloads/Evidencia/040322/DE10_LITE_GSensor.v Line: 37
    Warning (15610): No output dependent on input pin "MAX10_CLK2_50" File: C:/Users/Abiel/Downloads/Evidencia/040322/DE10_LITE_GSensor.v Line: 39
    Warning (15610): No output dependent on input pin "SW[0]" File: C:/Users/Abiel/Downloads/Evidencia/040322/DE10_LITE_GSensor.v Line: 65
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/Users/Abiel/Downloads/Evidencia/040322/DE10_LITE_GSensor.v Line: 65
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/Users/Abiel/Downloads/Evidencia/040322/DE10_LITE_GSensor.v Line: 65
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/Users/Abiel/Downloads/Evidencia/040322/DE10_LITE_GSensor.v Line: 65
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/Users/Abiel/Downloads/Evidencia/040322/DE10_LITE_GSensor.v Line: 65
    Warning (15610): No output dependent on input pin "SW[7]" File: C:/Users/Abiel/Downloads/Evidencia/040322/DE10_LITE_GSensor.v Line: 65
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/Users/Abiel/Downloads/Evidencia/040322/DE10_LITE_GSensor.v Line: 65
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/Users/Abiel/Downloads/Evidencia/040322/DE10_LITE_GSensor.v Line: 65
    Warning (15610): No output dependent on input pin "GSENSOR_INT[2]" File: C:/Users/Abiel/Downloads/Evidencia/040322/DE10_LITE_GSensor.v Line: 76
Info (21057): Implemented 1082 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 21 input pins
    Info (21059): Implemented 74 output pins
    Info (21060): Implemented 35 bidirectional pins
    Info (21061): Implemented 939 logic cells
    Info (21064): Implemented 11 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 4690 megabytes
    Info: Processing ended: Mon Mar 14 13:17:49 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


