**Мультиплексирование адреса** - адрес выдается по частям: сначала старшая часть (строка), затем младшая часть (столбец). 

**Время доступа** - момент с времени запроса данных до состояния, когда данные уже доступны. 

**Пропускная способность** - через какое время можно повторить следующее обращение к ОП (RAM). 

![[ОЭВМ2-1.jpg | 500x350]]

![[ОЭВМ2.2.jpg | 500]]

По спаду RAS в регистре адреса строки фиксируется адрес строки и элементы строки фиксируются в защелке строки.  

Опрос элементов строки разрушает их содержимое, поэтому микросхема восстанавливает элементы строки из защелки одновременно с выдачей информации в систему. Это время называется временем перезарядки строки. Следующее обращение к памяти может начаться только после перезарядки строки. Цикл памяти завершается когда сигнал RAS становится пассивным.

![[ОЭВМ2-3.jpg | 500x350]]

![[ОЭВМ2-8.jpg | 500 x250]]


Обращение (первоначально): 5-5-5-5

---
**Fast page Mode (Быстрый страничный режим)** - происходит выборка целой строки, затем поочередное обращение к каждому из ее столбцов. Первоначальная задержка не изменится, но последующие обращения другим столбцам этой строки будут выполнены гораздо быстрее (экономим на выборке строки).  

При этом время доступа в пределах страницы: 30-40 нс.

**EDO DRAM** - для реализации работы с памятью используются одновременно быстрый страничный режим и конвейер. 

![[ОЭВМ2-4.jpg]]

![[ОЭВМ2-5.jpg]]

---
**BEDO DRAM** - дополнительно содержит счетчик адресов; адрес строки и столбца формируется внутренне, а все последующие - при помощи счетчика, что опять же ускоряет обращение. Первое обращение остается таким же, а может и даже замедлиться, но последующие обращения дополнительно ускоряются.

![[ОЭВМ2-6.jpg]]

---
**MDRAM** (мультибанковые ОЗУ) - использует технологию чередования адресов (интерливинг), при которой обращение за каждым условным словом из памяти происходит к разным банкам (приходим к почти одновременной выборке), 

![[ОЭВМ2-7.jpg]]

#### **SDRAM** (Synchronous DRAM) - синхронная DRAM&

Появление микропроцессоров с шинами на 100 МГц привело к созданию SDRAM.  
Первые модули SDRAM появились в 1993 году. А уже к 2000 году эта память полностью вытеснила стандартные DRAM.  

В SDRAM синхро-сигналы памяти тесно связаны с тактовой частотой процессора.  
  
В них используется:  
* ﻿﻿Конвейеризация тракта продвижения информации  
- Многобанковая структура  
* ﻿﻿Буферизация (защёлкивание) адресов и данных  
  
В SDRAM внешние управляющие сигналы фиксируются фронтами тактовых импульсов и их комбинации используются для генерации команд.  
  
Команды АСТ (active) - связана с выбором строки по соответствующему адресу.  
Команда RED (read) - определяет адрес первого столбца для чтения данных.  
Команда WRT (write) - определяет адрес первого столбца для записи данных.  
Команда PRE (pre-charge) - связана с этапом предзаряда шин.  
Команда REFR (auto-refresh) - авторегенерация.  
Команда MRS (mode register set) - программирование параметров.

![[ОЭВМ2-9.jpg]]

Входные сигналы SDRAM  
*CLK* - синхросигнал.  
*СКЕ* - (clock enable) - разрешение синхронизации, отсутствие СКЕ переводит в специальные режимы.  
*CS* - сигнал разрешения декодирования команды.  
*RAS*, *CAS*, *WE* - определяют выполняемую операцию (код команды).  
*BSO*, *BS1* - сигналы, выбирающие банк, к которому относится команда.  
*А12* - *А0* - мультиплексируемая шина адреса, в цикле активации банка задаёт адрес строки, в цикле чтения/записи адрес столбца.  
*DQM* - сигнал маскирующий входы данных.  
*DOX* - двунаправленные шины данных.

---
#### **DDR SDRAM** (double data rate)  
Разработка стандарта DDR (Double Data Rate) началась в 1996 году. Презентация состоялась в 2000 году.
- Вдвое увеличена шина внутри микросхемы ЗУ.  
- Передача данных выполняется по обоим фронтам тактовых импульсов.  

Применительно к DDR используется понятие «реальная» частота и «эффективная».  
Так, маркировка DDR-200 означает «реальную» частоту 100 МГЦ, а эффективную 200  
МГц. Иногда указывается пропускная способность.  
Так, DDR PC1600 означает пропускную способность 1600 Мбайт/сек. 100МГц, 2 передачи за такт, 8 байт за передачу.

![[ОЭВМ2-10.jpg]]

![[ОЭВМ2-11.jpg]]

---

Semen: [[О ЭВМ - Семинар 2]]
Next door: [[О ЭВМ - Лекция 3]]