|task1_2
clk => clk_div[0]~reg0.CLK
clk => clk_div[1]~reg0.CLK
clk => clk_div[2]~reg0.CLK
clk => div_reg3[0].CLK
clk => div_reg3[1].CLK
clk => div_reg3[2].CLK
clk => div_reg3[3].CLK
clk => div_reg3[4].CLK
clk => div_reg3[5].CLK
clk => div_reg3[6].CLK
clk => div_reg3[7].CLK
clk => div_reg3[8].CLK
clk => div_reg3[9].CLK
clk => div_reg3[10].CLK
clk => div_reg3[11].CLK
clk => div_reg3[12].CLK
clk => div_reg3[13].CLK
clk => div_reg3[14].CLK
clk => div_reg3[15].CLK
clk => div_reg3[16].CLK
clk => div_reg3[17].CLK
clk => div_reg3[18].CLK
clk => div_reg3[19].CLK
clk => div_reg3[20].CLK
clk => div_reg3[21].CLK
clk => div_reg3[22].CLK
clk => div_reg3[23].CLK
clk => div_reg3[24].CLK
clk => div_reg3[25].CLK
clk => div_reg3[26].CLK
clk => div_reg3[27].CLK
clk => div_reg3[28].CLK
clk => div_reg3[29].CLK
clk => div_reg3[30].CLK
clk => div_reg3[31].CLK
clk => div_reg2[0].CLK
clk => div_reg2[1].CLK
clk => div_reg2[2].CLK
clk => div_reg2[3].CLK
clk => div_reg2[4].CLK
clk => div_reg2[5].CLK
clk => div_reg2[6].CLK
clk => div_reg2[7].CLK
clk => div_reg2[8].CLK
clk => div_reg2[9].CLK
clk => div_reg2[10].CLK
clk => div_reg2[11].CLK
clk => div_reg2[12].CLK
clk => div_reg2[13].CLK
clk => div_reg2[14].CLK
clk => div_reg2[15].CLK
clk => div_reg2[16].CLK
clk => div_reg2[17].CLK
clk => div_reg2[18].CLK
clk => div_reg2[19].CLK
clk => div_reg2[20].CLK
clk => div_reg2[21].CLK
clk => div_reg2[22].CLK
clk => div_reg2[23].CLK
clk => div_reg2[24].CLK
clk => div_reg2[25].CLK
clk => div_reg2[26].CLK
clk => div_reg2[27].CLK
clk => div_reg2[28].CLK
clk => div_reg2[29].CLK
clk => div_reg2[30].CLK
clk => div_reg2[31].CLK
clk => div_reg1[0].CLK
clk => div_reg1[1].CLK
clk => div_reg1[2].CLK
clk => div_reg1[3].CLK
clk => div_reg1[4].CLK
clk => div_reg1[5].CLK
clk => div_reg1[6].CLK
clk => div_reg1[7].CLK
clk => div_reg1[8].CLK
clk => div_reg1[9].CLK
clk => div_reg1[10].CLK
clk => div_reg1[11].CLK
clk => div_reg1[12].CLK
clk => div_reg1[13].CLK
clk => div_reg1[14].CLK
clk => div_reg1[15].CLK
clk => div_reg1[16].CLK
clk => div_reg1[17].CLK
clk => div_reg1[18].CLK
clk => div_reg1[19].CLK
clk => div_reg1[20].CLK
clk => div_reg1[21].CLK
clk => div_reg1[22].CLK
clk => div_reg1[23].CLK
clk => div_reg1[24].CLK
clk => div_reg1[25].CLK
clk => div_reg1[26].CLK
clk => div_reg1[27].CLK
clk => div_reg1[28].CLK
clk => div_reg1[29].CLK
clk => div_reg1[30].CLK
clk => div_reg1[31].CLK
reset => clk_div[0]~reg0.ACLR
reset => clk_div[1]~reg0.ACLR
reset => clk_div[2]~reg0.ACLR
reset => div_reg3[0].ACLR
reset => div_reg3[1].ACLR
reset => div_reg3[2].ACLR
reset => div_reg3[3].ACLR
reset => div_reg3[4].ACLR
reset => div_reg3[5].ACLR
reset => div_reg3[6].ACLR
reset => div_reg3[7].ACLR
reset => div_reg3[8].ACLR
reset => div_reg3[9].ACLR
reset => div_reg3[10].ACLR
reset => div_reg3[11].ACLR
reset => div_reg3[12].ACLR
reset => div_reg3[13].ACLR
reset => div_reg3[14].ACLR
reset => div_reg3[15].ACLR
reset => div_reg3[16].ACLR
reset => div_reg3[17].ACLR
reset => div_reg3[18].ACLR
reset => div_reg3[19].ACLR
reset => div_reg3[20].ACLR
reset => div_reg3[21].ACLR
reset => div_reg3[22].ACLR
reset => div_reg3[23].ACLR
reset => div_reg3[24].ACLR
reset => div_reg3[25].ACLR
reset => div_reg3[26].ACLR
reset => div_reg3[27].ACLR
reset => div_reg3[28].ACLR
reset => div_reg3[29].ACLR
reset => div_reg3[30].ACLR
reset => div_reg3[31].ACLR
reset => div_reg2[0].ACLR
reset => div_reg2[1].ACLR
reset => div_reg2[2].ACLR
reset => div_reg2[3].ACLR
reset => div_reg2[4].ACLR
reset => div_reg2[5].ACLR
reset => div_reg2[6].ACLR
reset => div_reg2[7].ACLR
reset => div_reg2[8].ACLR
reset => div_reg2[9].ACLR
reset => div_reg2[10].ACLR
reset => div_reg2[11].ACLR
reset => div_reg2[12].ACLR
reset => div_reg2[13].ACLR
reset => div_reg2[14].ACLR
reset => div_reg2[15].ACLR
reset => div_reg2[16].ACLR
reset => div_reg2[17].ACLR
reset => div_reg2[18].ACLR
reset => div_reg2[19].ACLR
reset => div_reg2[20].ACLR
reset => div_reg2[21].ACLR
reset => div_reg2[22].ACLR
reset => div_reg2[23].ACLR
reset => div_reg2[24].ACLR
reset => div_reg2[25].ACLR
reset => div_reg2[26].ACLR
reset => div_reg2[27].ACLR
reset => div_reg2[28].ACLR
reset => div_reg2[29].ACLR
reset => div_reg2[30].ACLR
reset => div_reg2[31].ACLR
reset => div_reg1[0].ACLR
reset => div_reg1[1].ACLR
reset => div_reg1[2].ACLR
reset => div_reg1[3].ACLR
reset => div_reg1[4].ACLR
reset => div_reg1[5].ACLR
reset => div_reg1[6].ACLR
reset => div_reg1[7].ACLR
reset => div_reg1[8].ACLR
reset => div_reg1[9].ACLR
reset => div_reg1[10].ACLR
reset => div_reg1[11].ACLR
reset => div_reg1[12].ACLR
reset => div_reg1[13].ACLR
reset => div_reg1[14].ACLR
reset => div_reg1[15].ACLR
reset => div_reg1[16].ACLR
reset => div_reg1[17].ACLR
reset => div_reg1[18].ACLR
reset => div_reg1[19].ACLR
reset => div_reg1[20].ACLR
reset => div_reg1[21].ACLR
reset => div_reg1[22].ACLR
reset => div_reg1[23].ACLR
reset => div_reg1[24].ACLR
reset => div_reg1[25].ACLR
reset => div_reg1[26].ACLR
reset => div_reg1[27].ACLR
reset => div_reg1[28].ACLR
reset => div_reg1[29].ACLR
reset => div_reg1[30].ACLR
reset => div_reg1[31].ACLR
led[0] << led[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[1] << led[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[2] << led[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
clk_div[0] << clk_div[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
clk_div[1] << clk_div[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
clk_div[2] << clk_div[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE


