TimeQuest Timing Analyzer report for iir
Fri Oct 09 19:46:14 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Hold: 'sys_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'sys_clk'
 29. Slow 1200mV 0C Model Hold: 'sys_clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'sys_clk'
 44. Fast 1200mV 0C Model Hold: 'sys_clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; iir                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 82.8 MHz ; 82.8 MHz        ; sys_clk    ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+---------+-----------------+
; Clock   ; Slack   ; End Point TNS   ;
+---------+---------+-----------------+
; sys_clk ; -11.077 ; -263.391        ;
+---------+---------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.724 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sys_clk ; -4.000 ; -133.742                       ;
+---------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                               ;
+---------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.077 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; 0.229      ; 12.058     ;
; -10.863 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; 0.229      ; 11.844     ;
; -10.861 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; 0.228      ; 11.841     ;
; -10.744 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.229      ; 11.725     ;
; -10.741 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.229      ; 11.722     ;
; -10.740 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; 0.228      ; 11.720     ;
; -10.707 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.229      ; 11.688     ;
; -10.627 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.228      ; 11.607     ;
; -10.606 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][5]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.229      ; 11.587     ;
; -10.585 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.228      ; 11.565     ;
; -10.497 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][7]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.229      ; 11.478     ;
; -10.491 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.228      ; 11.471     ;
; -10.449 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.110     ;
; -10.449 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.110     ;
; -10.449 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.110     ;
; -10.449 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.110     ;
; -10.449 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.110     ;
; -10.449 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.110     ;
; -10.449 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.110     ;
; -10.449 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.110     ;
; -10.449 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.110     ;
; -10.449 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.110     ;
; -10.449 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.110     ;
; -10.449 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.110     ;
; -10.434 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.229      ; 11.415     ;
; -10.390 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][5]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.228      ; 11.370     ;
; -10.371 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.032     ;
; -10.371 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.032     ;
; -10.371 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.032     ;
; -10.371 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.032     ;
; -10.371 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.032     ;
; -10.371 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.032     ;
; -10.371 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.032     ;
; -10.371 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.032     ;
; -10.371 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.032     ;
; -10.371 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.032     ;
; -10.371 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.032     ;
; -10.371 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.032     ;
; -10.361 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.022     ;
; -10.361 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.022     ;
; -10.361 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.022     ;
; -10.361 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.022     ;
; -10.361 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.022     ;
; -10.361 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.022     ;
; -10.361 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.022     ;
; -10.361 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.022     ;
; -10.361 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.022     ;
; -10.361 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.022     ;
; -10.361 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.022     ;
; -10.361 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.022     ;
; -10.336 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.997     ;
; -10.336 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.997     ;
; -10.336 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.997     ;
; -10.336 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.997     ;
; -10.336 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.997     ;
; -10.336 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.997     ;
; -10.336 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.997     ;
; -10.336 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.997     ;
; -10.336 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.997     ;
; -10.336 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.997     ;
; -10.336 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.997     ;
; -10.336 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.997     ;
; -10.322 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][6]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.229      ; 11.303     ;
; -10.317 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.228      ; 11.297     ;
; -10.281 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][7]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.228      ; 11.261     ;
; -10.247 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][2]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.229      ; 11.228     ;
; -10.205 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][6]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.228      ; 11.185     ;
; -10.180 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][3]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.229      ; 11.161     ;
; -10.130 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][2]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.228      ; 11.110     ;
; -10.116 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 1.000        ; 0.060      ; 11.177     ;
; -10.056 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.717     ;
; -10.056 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.717     ;
; -10.056 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.717     ;
; -10.056 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.717     ;
; -10.056 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.717     ;
; -10.056 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.717     ;
; -10.056 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.717     ;
; -10.056 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.717     ;
; -10.056 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.717     ;
; -10.056 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.717     ;
; -10.056 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.717     ;
; -10.056 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.717     ;
; -10.023 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][1]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.229      ; 11.004     ;
; -10.000 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.661     ;
; -10.000 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.661     ;
; -10.000 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.661     ;
; -10.000 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.661     ;
; -10.000 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.661     ;
; -10.000 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.661     ;
; -10.000 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.661     ;
; -10.000 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.661     ;
; -10.000 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.661     ;
; -10.000 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.661     ;
; -10.000 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.661     ;
; -10.000 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.661     ;
; -9.970  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 1.000        ; 0.060      ; 11.031     ;
; -9.964  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][3]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.228      ; 10.944     ;
; -9.940  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 1.000        ; 0.060      ; 11.001     ;
; -9.934  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][5]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.595     ;
; -9.934  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][5]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.595     ;
+---------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                           ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.724 ; trans:u_trans|data_q[1]~_Duplicate_1    ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.016      ;
; 0.728 ; trans:u_trans|data_mult[1]              ; trans:u_trans|data_q[1]~_Duplicate_1    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.020      ;
; 1.254 ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ; zero:u_zero|Xin_reg[1][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.048     ; 0.985      ;
; 1.552 ; trans:u_trans|data_q[1]~_Duplicate_1    ; zero:u_zero|Xin_reg[0][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.047     ; 1.284      ;
; 1.814 ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][2]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.062     ; 1.531      ;
; 1.846 ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][0]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.049     ; 1.576      ;
; 1.847 ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][3]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.062     ; 1.564      ;
; 1.868 ; trans:u_trans|data_mult[1]              ; trans:u_trans|data_q[1]                 ; sys_clk      ; sys_clk     ; 0.000        ; -0.046     ; 1.601      ;
; 1.871 ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][9]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.062     ; 1.588      ;
; 1.895 ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.062     ; 1.612      ;
; 2.088 ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][5]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.062     ; 1.805      ;
; 2.094 ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][8]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.062     ; 1.811      ;
; 2.095 ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][7]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.062     ; 1.812      ;
; 2.114 ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][4]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.062     ; 1.831      ;
; 2.132 ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][6]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.062     ; 1.849      ;
; 2.586 ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; pole:u_pole|Yin_reg[1][10]              ; sys_clk      ; sys_clk     ; 0.000        ; -0.062     ; 2.303      ;
; 2.704 ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; pole:u_pole|Yin_reg[1][11]              ; sys_clk      ; sys_clk     ; 0.000        ; -0.062     ; 2.421      ;
; 3.091 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.261      ; 3.564      ;
; 3.184 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.261      ; 3.657      ;
; 3.231 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.708      ;
; 3.231 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.708      ;
; 3.231 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.708      ;
; 3.231 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.708      ;
; 3.231 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.708      ;
; 3.231 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.708      ;
; 3.231 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.708      ;
; 3.231 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.708      ;
; 3.231 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.708      ;
; 3.231 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.708      ;
; 3.231 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.708      ;
; 3.231 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.708      ;
; 3.308 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.785      ;
; 3.308 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.785      ;
; 3.308 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.785      ;
; 3.308 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.785      ;
; 3.308 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.785      ;
; 3.308 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.785      ;
; 3.308 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.785      ;
; 3.308 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.785      ;
; 3.308 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.785      ;
; 3.308 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.785      ;
; 3.308 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.785      ;
; 3.308 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.785      ;
; 3.318 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.795      ;
; 3.318 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.795      ;
; 3.318 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.795      ;
; 3.318 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.795      ;
; 3.318 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.795      ;
; 3.318 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.795      ;
; 3.318 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.795      ;
; 3.318 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.795      ;
; 3.318 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.795      ;
; 3.318 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.795      ;
; 3.318 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.795      ;
; 3.318 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 3.795      ;
; 3.376 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.261      ; 3.849      ;
; 3.391 ; pole:u_pole|Yin_reg[0][0]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.088     ; 3.515      ;
; 3.391 ; pole:u_pole|Yin_reg[0][1]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.088     ; 3.515      ;
; 3.391 ; pole:u_pole|Yin_reg[0][2]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.088     ; 3.515      ;
; 3.391 ; pole:u_pole|Yin_reg[0][3]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.088     ; 3.515      ;
; 3.391 ; pole:u_pole|Yin_reg[0][4]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.088     ; 3.515      ;
; 3.391 ; pole:u_pole|Yin_reg[0][5]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.088     ; 3.515      ;
; 3.391 ; pole:u_pole|Yin_reg[0][6]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.088     ; 3.515      ;
; 3.391 ; pole:u_pole|Yin_reg[0][7]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.088     ; 3.515      ;
; 3.391 ; pole:u_pole|Yin_reg[0][8]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.088     ; 3.515      ;
; 3.391 ; pole:u_pole|Yin_reg[0][9]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.088     ; 3.515      ;
; 3.391 ; pole:u_pole|Yin_reg[0][10]              ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.088     ; 3.515      ;
; 3.391 ; pole:u_pole|Yin_reg[0][11]              ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.088     ; 3.515      ;
; 3.419 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.261      ; 3.892      ;
; 3.420 ; zero:u_zero|Xin_reg[0][1]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.262      ; 3.894      ;
; 3.423 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.261      ; 3.896      ;
; 3.444 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.261      ; 3.917      ;
; 3.456 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.261      ; 3.929      ;
; 3.461 ; zero:u_zero|Xin_reg[1][1]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.264      ; 3.937      ;
; 3.481 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.261      ; 3.954      ;
; 3.482 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.261      ; 3.955      ;
; 3.501 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.261      ; 3.974      ;
; 3.532 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.009      ;
; 3.532 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.009      ;
; 3.532 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.009      ;
; 3.532 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.009      ;
; 3.532 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.009      ;
; 3.532 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.009      ;
; 3.532 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.009      ;
; 3.532 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.009      ;
; 3.532 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.009      ;
; 3.532 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.009      ;
; 3.532 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.009      ;
; 3.532 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.009      ;
; 3.549 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.026      ;
; 3.549 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.026      ;
; 3.549 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.026      ;
; 3.549 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.026      ;
; 3.549 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.026      ;
; 3.549 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.026      ;
; 3.549 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.026      ;
; 3.549 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.026      ;
; 3.549 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.026      ;
; 3.549 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.026      ;
; 3.549 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.265      ; 4.026      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]               ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; trans:u_trans|data_mult[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; trans:u_trans|data_q[1]~_Duplicate_1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ;
; -0.030 ; 0.371        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                 ;
; -0.030 ; 0.371        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]               ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]               ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]              ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]              ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]               ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]               ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]               ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]               ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]               ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]               ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]               ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]               ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]               ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]               ;
; 0.019  ; 0.420        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]               ;
; 0.019  ; 0.420        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]              ;
; 0.019  ; 0.420        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]              ;
; 0.019  ; 0.420        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]               ;
; 0.019  ; 0.420        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]               ;
; 0.019  ; 0.420        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]               ;
; 0.019  ; 0.420        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]               ;
; 0.019  ; 0.420        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]               ;
; 0.019  ; 0.420        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]               ;
; 0.019  ; 0.420        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]               ;
; 0.019  ; 0.420        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]               ;
; 0.019  ; 0.420        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]               ;
; 0.159  ; 0.560        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]               ;
; 0.159  ; 0.560        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]              ;
; 0.159  ; 0.560        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]              ;
; 0.159  ; 0.560        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]               ;
; 0.159  ; 0.560        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]               ;
; 0.159  ; 0.560        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]               ;
; 0.159  ; 0.560        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]               ;
; 0.159  ; 0.560        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]               ;
; 0.159  ; 0.560        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]               ;
; 0.159  ; 0.560        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]               ;
; 0.159  ; 0.560        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]               ;
; 0.159  ; 0.560        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]               ;
; 0.209  ; 0.610        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]               ;
; 0.210  ; 0.611        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]               ;
; 0.210  ; 0.611        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]              ;
; 0.210  ; 0.611        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]              ;
; 0.210  ; 0.611        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]               ;
; 0.210  ; 0.611        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]               ;
; 0.210  ; 0.611        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]               ;
; 0.210  ; 0.611        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]               ;
; 0.210  ; 0.611        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]               ;
; 0.210  ; 0.611        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]               ;
; 0.210  ; 0.611        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]               ;
; 0.210  ; 0.611        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]               ;
; 0.210  ; 0.611        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]               ;
; 0.211  ; 0.612        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                 ;
; 0.211  ; 0.612        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]               ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_mult[1]              ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_q[1]~_Duplicate_1    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 0.939 ; 1.178 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 0.383 ; 0.241 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data_out  ; sys_clk    ; 16.997 ; 16.912 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data_out  ; sys_clk    ; 10.277 ; 10.142 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 6.158 ; 6.439 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 5.963 ; 6.237 ;    ;
+------------+-------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 90.68 MHz ; 90.68 MHz       ; sys_clk    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+---------+----------------+
; Clock   ; Slack   ; End Point TNS  ;
+---------+---------+----------------+
; sys_clk ; -10.028 ; -237.739       ;
+---------+---------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.667 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -4.000 ; -133.324                      ;
+---------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                                ;
+---------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.028 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; 0.216      ; 11.013     ;
; -9.840  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; 0.216      ; 10.825     ;
; -9.839  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 10.823     ;
; -9.778  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.216      ; 10.763     ;
; -9.708  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.216      ; 10.693     ;
; -9.684  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.216      ; 10.669     ;
; -9.651  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 10.635     ;
; -9.613  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][5]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.216      ; 10.598     ;
; -9.589  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 10.573     ;
; -9.519  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 10.503     ;
; -9.518  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.206     ;
; -9.518  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.206     ;
; -9.518  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.206     ;
; -9.518  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.206     ;
; -9.518  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.206     ;
; -9.518  ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.206     ;
; -9.518  ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.206     ;
; -9.518  ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.206     ;
; -9.518  ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.206     ;
; -9.518  ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.206     ;
; -9.518  ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.206     ;
; -9.518  ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][10]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.206     ;
; -9.505  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.193     ;
; -9.505  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.193     ;
; -9.505  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.193     ;
; -9.505  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.193     ;
; -9.505  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.193     ;
; -9.505  ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.193     ;
; -9.505  ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.193     ;
; -9.505  ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.193     ;
; -9.505  ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.193     ;
; -9.505  ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.193     ;
; -9.505  ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.193     ;
; -9.505  ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][0]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.193     ;
; -9.495  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 10.479     ;
; -9.491  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][7]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.216      ; 10.476     ;
; -9.461  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.216      ; 10.446     ;
; -9.434  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.122     ;
; -9.434  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.122     ;
; -9.434  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.122     ;
; -9.434  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.122     ;
; -9.434  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.122     ;
; -9.434  ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.122     ;
; -9.434  ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.122     ;
; -9.434  ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.122     ;
; -9.434  ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.122     ;
; -9.434  ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.122     ;
; -9.434  ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.122     ;
; -9.434  ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][11]              ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.122     ;
; -9.425  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.113     ;
; -9.425  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.113     ;
; -9.425  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.113     ;
; -9.425  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.113     ;
; -9.425  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.113     ;
; -9.425  ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.113     ;
; -9.425  ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.113     ;
; -9.425  ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.113     ;
; -9.425  ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.113     ;
; -9.425  ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.113     ;
; -9.425  ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.113     ;
; -9.425  ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][8]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.113     ;
; -9.424  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][5]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 10.408     ;
; -9.312  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][6]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.216      ; 10.297     ;
; -9.302  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][7]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 10.286     ;
; -9.290  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][2]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.216      ; 10.275     ;
; -9.272  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 10.256     ;
; -9.214  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][3]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.216      ; 10.199     ;
; -9.188  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.876      ;
; -9.188  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.876      ;
; -9.188  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.876      ;
; -9.188  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.876      ;
; -9.188  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.876      ;
; -9.188  ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.876      ;
; -9.188  ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.876      ;
; -9.188  ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.876      ;
; -9.188  ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.876      ;
; -9.188  ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.876      ;
; -9.188  ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.876      ;
; -9.188  ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][4]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.876      ;
; -9.123  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][6]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 10.107     ;
; -9.101  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][2]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 10.085     ;
; -9.090  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.778      ;
; -9.090  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.778      ;
; -9.090  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.778      ;
; -9.090  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.778      ;
; -9.090  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.778      ;
; -9.090  ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.778      ;
; -9.090  ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.778      ;
; -9.090  ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.778      ;
; -9.090  ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.778      ;
; -9.090  ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.778      ;
; -9.090  ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.778      ;
; -9.090  ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][9]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.778      ;
; -9.089  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 1.000        ; 0.073      ; 10.164     ;
; -9.077  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][1]               ; sys_clk      ; sys_clk     ; 1.000        ; 0.216      ; 10.062     ;
; -9.068  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][5]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.756      ;
; -9.068  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][5]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.756      ;
; -9.068  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][5]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.756      ;
; -9.068  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][5]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.756      ;
; -9.068  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][5]               ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.756      ;
+---------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.667 ; trans:u_trans|data_q[1]~_Duplicate_1    ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.934      ;
; 0.670 ; trans:u_trans|data_mult[1]              ; trans:u_trans|data_q[1]~_Duplicate_1    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.937      ;
; 1.170 ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ; zero:u_zero|Xin_reg[1][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.062     ; 0.907      ;
; 1.416 ; trans:u_trans|data_q[1]~_Duplicate_1    ; zero:u_zero|Xin_reg[0][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.061     ; 1.154      ;
; 1.651 ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][2]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.074     ; 1.376      ;
; 1.683 ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][0]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.060     ; 1.422      ;
; 1.683 ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][3]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.074     ; 1.408      ;
; 1.698 ; trans:u_trans|data_mult[1]              ; trans:u_trans|data_q[1]                 ; sys_clk      ; sys_clk     ; 0.000        ; -0.059     ; 1.438      ;
; 1.709 ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][9]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.074     ; 1.434      ;
; 1.727 ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.074     ; 1.452      ;
; 1.900 ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][5]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.074     ; 1.625      ;
; 1.903 ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][8]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.074     ; 1.628      ;
; 1.906 ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][7]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.074     ; 1.631      ;
; 1.921 ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][4]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.074     ; 1.646      ;
; 1.936 ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][6]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.074     ; 1.661      ;
; 2.361 ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; pole:u_pole|Yin_reg[1][10]              ; sys_clk      ; sys_clk     ; 0.000        ; -0.074     ; 2.086      ;
; 2.464 ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; pole:u_pole|Yin_reg[1][11]              ; sys_clk      ; sys_clk     ; 0.000        ; -0.074     ; 2.189      ;
; 2.730 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.251      ; 3.176      ;
; 2.814 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.251      ; 3.260      ;
; 2.864 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.314      ;
; 2.864 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.314      ;
; 2.864 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.314      ;
; 2.864 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.314      ;
; 2.864 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.314      ;
; 2.864 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.314      ;
; 2.864 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.314      ;
; 2.864 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.314      ;
; 2.864 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.314      ;
; 2.864 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.314      ;
; 2.864 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.314      ;
; 2.864 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.314      ;
; 2.931 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.381      ;
; 2.931 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.381      ;
; 2.931 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.381      ;
; 2.931 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.381      ;
; 2.931 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.381      ;
; 2.931 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.381      ;
; 2.931 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.381      ;
; 2.931 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.381      ;
; 2.931 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.381      ;
; 2.931 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.381      ;
; 2.931 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.381      ;
; 2.931 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.381      ;
; 2.934 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.384      ;
; 2.934 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.384      ;
; 2.934 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.384      ;
; 2.934 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.384      ;
; 2.934 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.384      ;
; 2.934 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.384      ;
; 2.934 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.384      ;
; 2.934 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.384      ;
; 2.934 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.384      ;
; 2.934 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.384      ;
; 2.934 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.384      ;
; 2.934 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.384      ;
; 2.990 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.251      ; 3.436      ;
; 3.013 ; pole:u_pole|Yin_reg[0][0]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.071     ; 3.137      ;
; 3.013 ; pole:u_pole|Yin_reg[0][1]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.071     ; 3.137      ;
; 3.013 ; pole:u_pole|Yin_reg[0][2]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.071     ; 3.137      ;
; 3.013 ; pole:u_pole|Yin_reg[0][3]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.071     ; 3.137      ;
; 3.013 ; pole:u_pole|Yin_reg[0][4]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.071     ; 3.137      ;
; 3.013 ; pole:u_pole|Yin_reg[0][5]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.071     ; 3.137      ;
; 3.013 ; pole:u_pole|Yin_reg[0][6]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.071     ; 3.137      ;
; 3.013 ; pole:u_pole|Yin_reg[0][7]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.071     ; 3.137      ;
; 3.013 ; pole:u_pole|Yin_reg[0][8]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.071     ; 3.137      ;
; 3.013 ; pole:u_pole|Yin_reg[0][9]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.071     ; 3.137      ;
; 3.013 ; pole:u_pole|Yin_reg[0][10]              ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.071     ; 3.137      ;
; 3.013 ; pole:u_pole|Yin_reg[0][11]              ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.071     ; 3.137      ;
; 3.013 ; zero:u_zero|Xin_reg[0][1]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.253      ; 3.461      ;
; 3.021 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.251      ; 3.467      ;
; 3.021 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.251      ; 3.467      ;
; 3.049 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.251      ; 3.495      ;
; 3.053 ; zero:u_zero|Xin_reg[1][1]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.254      ; 3.502      ;
; 3.055 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.251      ; 3.501      ;
; 3.081 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.251      ; 3.527      ;
; 3.081 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.251      ; 3.527      ;
; 3.095 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.251      ; 3.541      ;
; 3.121 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.571      ;
; 3.121 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.571      ;
; 3.121 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.571      ;
; 3.121 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.571      ;
; 3.121 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.571      ;
; 3.121 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.571      ;
; 3.121 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.571      ;
; 3.121 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.571      ;
; 3.121 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.571      ;
; 3.121 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.571      ;
; 3.121 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.571      ;
; 3.121 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.571      ;
; 3.138 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.588      ;
; 3.138 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.588      ;
; 3.138 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.588      ;
; 3.138 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.588      ;
; 3.138 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.588      ;
; 3.138 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.588      ;
; 3.138 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.588      ;
; 3.138 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.588      ;
; 3.138 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.588      ;
; 3.138 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.588      ;
; 3.138 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.255      ; 3.588      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]               ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; trans:u_trans|data_mult[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; trans:u_trans|data_q[1]~_Duplicate_1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ;
; -0.003 ; 0.379        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                 ;
; -0.002 ; 0.380        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]               ;
; -0.002 ; 0.380        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]               ;
; -0.001 ; 0.381        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]               ;
; -0.001 ; 0.381        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]              ;
; -0.001 ; 0.381        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]              ;
; -0.001 ; 0.381        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]               ;
; -0.001 ; 0.381        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]               ;
; -0.001 ; 0.381        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]               ;
; -0.001 ; 0.381        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]               ;
; -0.001 ; 0.381        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]               ;
; -0.001 ; 0.381        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]               ;
; -0.001 ; 0.381        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]               ;
; -0.001 ; 0.381        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]               ;
; -0.001 ; 0.381        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]               ;
; 0.056  ; 0.438        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]               ;
; 0.056  ; 0.438        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]              ;
; 0.056  ; 0.438        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]              ;
; 0.056  ; 0.438        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]               ;
; 0.056  ; 0.438        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]               ;
; 0.056  ; 0.438        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]               ;
; 0.056  ; 0.438        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]               ;
; 0.056  ; 0.438        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]               ;
; 0.056  ; 0.438        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]               ;
; 0.056  ; 0.438        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]               ;
; 0.056  ; 0.438        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]               ;
; 0.056  ; 0.438        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]               ;
; 0.169  ; 0.551        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]               ;
; 0.169  ; 0.551        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]              ;
; 0.169  ; 0.551        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]              ;
; 0.169  ; 0.551        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]               ;
; 0.169  ; 0.551        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]               ;
; 0.169  ; 0.551        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]               ;
; 0.169  ; 0.551        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]               ;
; 0.169  ; 0.551        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]               ;
; 0.169  ; 0.551        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]               ;
; 0.169  ; 0.551        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]               ;
; 0.169  ; 0.551        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]               ;
; 0.169  ; 0.551        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]               ;
; 0.228  ; 0.610        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]               ;
; 0.228  ; 0.610        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]              ;
; 0.228  ; 0.610        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]              ;
; 0.228  ; 0.610        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]               ;
; 0.228  ; 0.610        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]               ;
; 0.228  ; 0.610        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]               ;
; 0.228  ; 0.610        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]               ;
; 0.228  ; 0.610        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]               ;
; 0.228  ; 0.610        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]               ;
; 0.228  ; 0.610        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]               ;
; 0.228  ; 0.610        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]               ;
; 0.228  ; 0.610        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]               ;
; 0.228  ; 0.610        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]               ;
; 0.229  ; 0.611        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]               ;
; 0.230  ; 0.612        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                 ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_mult[1]              ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_q[1]~_Duplicate_1    ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 0.860 ; 1.238 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 0.352 ; 0.127 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data_out  ; sys_clk    ; 15.491 ; 15.336 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data_out  ; sys_clk    ; 9.273 ; 9.083 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 5.552 ; 5.958 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 5.356 ; 5.748 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -4.111 ; -91.198         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.279 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -48.268                       ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                  ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -4.111 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; 0.100      ; 5.083      ;
; -4.110 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; 0.099      ; 5.081      ;
; -4.105 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; 0.100      ; 5.077      ;
; -4.104 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; 0.099      ; 5.075      ;
; -4.059 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.890      ;
; -4.059 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.890      ;
; -4.059 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.890      ;
; -4.059 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.890      ;
; -4.059 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.890      ;
; -4.059 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.890      ;
; -4.059 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.890      ;
; -4.059 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.890      ;
; -4.059 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.890      ;
; -4.059 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.890      ;
; -4.059 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.890      ;
; -4.059 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.890      ;
; -4.042 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.100      ; 5.014      ;
; -4.041 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.099      ; 5.012      ;
; -4.021 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.100      ; 4.993      ;
; -4.020 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.099      ; 4.991      ;
; -4.005 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.836      ;
; -4.005 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.836      ;
; -4.005 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.836      ;
; -4.005 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.836      ;
; -4.005 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.836      ;
; -4.005 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.836      ;
; -4.005 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.836      ;
; -4.005 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.836      ;
; -4.005 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.836      ;
; -4.005 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.836      ;
; -4.005 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.836      ;
; -4.005 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.836      ;
; -3.952 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.100      ; 4.924      ;
; -3.951 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.099      ; 4.922      ;
; -3.936 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.767      ;
; -3.936 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.767      ;
; -3.936 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.767      ;
; -3.936 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.767      ;
; -3.936 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.767      ;
; -3.936 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.767      ;
; -3.936 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.767      ;
; -3.936 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.767      ;
; -3.936 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.767      ;
; -3.936 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.767      ;
; -3.936 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.767      ;
; -3.936 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.767      ;
; -3.909 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.100      ; 4.881      ;
; -3.908 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.099      ; 4.879      ;
; -3.906 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.737      ;
; -3.906 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.737      ;
; -3.906 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.737      ;
; -3.906 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.737      ;
; -3.906 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.737      ;
; -3.906 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.737      ;
; -3.906 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.737      ;
; -3.906 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.737      ;
; -3.906 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.737      ;
; -3.906 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.737      ;
; -3.906 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.737      ;
; -3.906 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.737      ;
; -3.888 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.100      ; 4.860      ;
; -3.887 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.099      ; 4.858      ;
; -3.874 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.100      ; 4.846      ;
; -3.873 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.099      ; 4.844      ;
; -3.871 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.100      ; 4.843      ;
; -3.870 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.099      ; 4.841      ;
; -3.855 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.686      ;
; -3.855 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.686      ;
; -3.855 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.686      ;
; -3.855 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.686      ;
; -3.855 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.686      ;
; -3.855 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.686      ;
; -3.855 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.686      ;
; -3.855 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.686      ;
; -3.855 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.686      ;
; -3.855 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.686      ;
; -3.855 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.686      ;
; -3.855 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.686      ;
; -3.848 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.828 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.100      ; 4.800      ;
; -3.827 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.099      ; 4.798      ;
; -3.825 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.656      ;
; -3.825 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.656      ;
; -3.825 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.656      ;
; -3.825 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.656      ;
; -3.825 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.656      ;
; -3.825 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.656      ;
; -3.825 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.656      ;
; -3.825 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.656      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.279 ; trans:u_trans|data_q[1]~_Duplicate_1    ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.399      ;
; 0.281 ; trans:u_trans|data_mult[1]              ; trans:u_trans|data_q[1]~_Duplicate_1    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.401      ;
; 0.521 ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ; zero:u_zero|Xin_reg[1][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.005     ; 0.393      ;
; 0.645 ; trans:u_trans|data_q[1]~_Duplicate_1    ; zero:u_zero|Xin_reg[0][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.004     ; 0.518      ;
; 0.770 ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][2]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.011     ; 0.636      ;
; 0.782 ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][0]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.004     ; 0.655      ;
; 0.790 ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][3]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.011     ; 0.656      ;
; 0.794 ; trans:u_trans|data_mult[1]              ; trans:u_trans|data_q[1]                 ; sys_clk      ; sys_clk     ; 0.000        ; -0.002     ; 0.669      ;
; 0.797 ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][9]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.011     ; 0.663      ;
; 0.803 ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.011     ; 0.669      ;
; 0.900 ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][5]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.011     ; 0.766      ;
; 0.903 ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][8]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.011     ; 0.769      ;
; 0.904 ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][4]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.011     ; 0.770      ;
; 0.908 ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][7]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.011     ; 0.774      ;
; 0.914 ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][6]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.011     ; 0.780      ;
; 1.159 ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; pole:u_pole|Yin_reg[1][10]              ; sys_clk      ; sys_clk     ; 0.000        ; -0.011     ; 1.025      ;
; 1.182 ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; pole:u_pole|Yin_reg[1][11]              ; sys_clk      ; sys_clk     ; 0.000        ; -0.011     ; 1.048      ;
; 1.314 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 1.497      ;
; 1.373 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.560      ;
; 1.373 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.560      ;
; 1.373 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.560      ;
; 1.373 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.560      ;
; 1.373 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.560      ;
; 1.373 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.560      ;
; 1.373 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.560      ;
; 1.373 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.560      ;
; 1.373 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.560      ;
; 1.373 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.560      ;
; 1.373 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.560      ;
; 1.373 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.560      ;
; 1.374 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 1.557      ;
; 1.405 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.592      ;
; 1.405 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.592      ;
; 1.405 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.592      ;
; 1.405 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.592      ;
; 1.405 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.592      ;
; 1.405 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.592      ;
; 1.405 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.592      ;
; 1.405 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.592      ;
; 1.405 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.592      ;
; 1.405 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.592      ;
; 1.405 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.592      ;
; 1.405 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.592      ;
; 1.406 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.593      ;
; 1.406 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.593      ;
; 1.406 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.593      ;
; 1.406 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.593      ;
; 1.406 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.593      ;
; 1.406 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.593      ;
; 1.406 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.593      ;
; 1.406 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.593      ;
; 1.406 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.593      ;
; 1.406 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.593      ;
; 1.406 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.593      ;
; 1.406 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.593      ;
; 1.448 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 1.631      ;
; 1.450 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 1.633      ;
; 1.451 ; pole:u_pole|Yin_reg[0][0]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.053     ; 1.482      ;
; 1.451 ; pole:u_pole|Yin_reg[0][1]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.053     ; 1.482      ;
; 1.451 ; pole:u_pole|Yin_reg[0][2]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.053     ; 1.482      ;
; 1.451 ; pole:u_pole|Yin_reg[0][3]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.053     ; 1.482      ;
; 1.451 ; pole:u_pole|Yin_reg[0][4]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.053     ; 1.482      ;
; 1.451 ; pole:u_pole|Yin_reg[0][5]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.053     ; 1.482      ;
; 1.451 ; pole:u_pole|Yin_reg[0][6]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.053     ; 1.482      ;
; 1.451 ; pole:u_pole|Yin_reg[0][7]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.053     ; 1.482      ;
; 1.451 ; pole:u_pole|Yin_reg[0][8]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.053     ; 1.482      ;
; 1.451 ; pole:u_pole|Yin_reg[0][9]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.053     ; 1.482      ;
; 1.451 ; pole:u_pole|Yin_reg[0][10]              ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.053     ; 1.482      ;
; 1.451 ; pole:u_pole|Yin_reg[0][11]              ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; -0.053     ; 1.482      ;
; 1.459 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 1.642      ;
; 1.463 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 1.646      ;
; 1.467 ; zero:u_zero|Xin_reg[0][1]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 1.652      ;
; 1.473 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 1.656      ;
; 1.485 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 1.668      ;
; 1.487 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 1.670      ;
; 1.493 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 1.676      ;
; 1.498 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.685      ;
; 1.498 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.685      ;
; 1.498 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.685      ;
; 1.498 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.685      ;
; 1.498 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.685      ;
; 1.498 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.685      ;
; 1.498 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.685      ;
; 1.498 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.685      ;
; 1.498 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.685      ;
; 1.498 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.685      ;
; 1.498 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.685      ;
; 1.498 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.685      ;
; 1.505 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.692      ;
; 1.505 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.692      ;
; 1.505 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.692      ;
; 1.505 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.692      ;
; 1.505 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.692      ;
; 1.505 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.692      ;
; 1.505 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.692      ;
; 1.505 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.692      ;
; 1.505 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.692      ;
; 1.505 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.692      ;
; 1.505 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.692      ;
; 1.505 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.103      ; 1.692      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                               ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; sys_clk ; Rise       ; sys_clk                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; trans:u_trans|data_mult[1]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; trans:u_trans|data_q[1]~_Duplicate_1                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]                                       ;
; -0.089 ; 0.090        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]                                       ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]                                       ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]                                      ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]                                      ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]                                       ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]                                       ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]                                       ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]                                       ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]                                       ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]                                       ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]                                       ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]                                       ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]                                       ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]                                       ;
; -0.087 ; 0.092        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                                         ;
; -0.080 ; 0.099        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]                                       ;
; -0.080 ; 0.099        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]                                      ;
; -0.080 ; 0.099        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]                                      ;
; -0.080 ; 0.099        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]                                       ;
; -0.080 ; 0.099        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]                                       ;
; -0.080 ; 0.099        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]                                       ;
; -0.080 ; 0.099        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]                                       ;
; -0.080 ; 0.099        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]                                       ;
; -0.080 ; 0.099        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]                                       ;
; -0.080 ; 0.099        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]                                       ;
; -0.080 ; 0.099        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]                                       ;
; -0.080 ; 0.099        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]                                       ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1                         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1                         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1                          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1                          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1                          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1                          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1                          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1                          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1                          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1                          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1                          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_mult[1]                                      ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_q[1]~_Duplicate_1                            ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1                          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1                          ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][10]~_Duplicate_1|clk                          ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][11]~_Duplicate_1|clk                          ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][1]~_Duplicate_1|clk                           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][2]~_Duplicate_1|clk                           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][3]~_Duplicate_1|clk                           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][4]~_Duplicate_1|clk                           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][5]~_Duplicate_1|clk                           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][6]~_Duplicate_1|clk                           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][7]~_Duplicate_1|clk                           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][8]~_Duplicate_1|clk                           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][9]~_Duplicate_1|clk                           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_trans|data_mult[1]|clk                                        ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_trans|data_q[1]~_Duplicate_1|clk                              ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_zero|Xin_reg[0][1]~_Duplicate_1|clk                           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_zero|u_multX1|lpm_mult_component|auto_generated|mac_mult1|clk ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 0.470 ; 0.751 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 0.115 ; -0.193 ; Rise       ; sys_clk         ;
+-----------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data_out  ; sys_clk    ; 7.535 ; 7.588 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data_out  ; sys_clk    ; 4.637 ; 4.703 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 3.049 ; 3.324 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 2.959 ; 3.237 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -11.077  ; 0.279 ; N/A      ; N/A     ; -4.000              ;
;  sys_clk         ; -11.077  ; 0.279 ; N/A      ; N/A     ; -4.000              ;
; Design-wide TNS  ; -263.391 ; 0.0   ; 0.0      ; 0.0     ; -133.742            ;
;  sys_clk         ; -263.391 ; 0.000 ; N/A      ; N/A     ; -133.742            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 0.939 ; 1.238 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 0.383 ; 0.241 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data_out  ; sys_clk    ; 16.997 ; 16.912 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data_out  ; sys_clk    ; 4.637 ; 4.703 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 6.158 ; 6.439 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 2.959 ; 3.237 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 137957   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 137957   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Fri Oct 09 19:46:12 2020
Info: Command: quartus_sta iir -c iir
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'iir.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.077
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.077            -263.391 sys_clk 
Info (332146): Worst-case hold slack is 0.724
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.724               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -133.742 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.028
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.028            -237.739 sys_clk 
Info (332146): Worst-case hold slack is 0.667
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.667               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -133.324 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.111
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.111             -91.198 sys_clk 
Info (332146): Worst-case hold slack is 0.279
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.279               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.268 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4676 megabytes
    Info: Processing ended: Fri Oct 09 19:46:14 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


