2 
上鏡像電荷位障降低 (Image Force Barrier 
Lowering, IFBL)解釋，但是因為蕭基位障較
高，TFE模型可以得到不錯的結果，如果採用
一些降低蕭基位障高度的製程技術，造成接面
附近的晶體缺陷增加，缺陷所造成的激發/復合
(generation/ recombination)現象，以及透過缺陷
的穿隧電流，可能也需要納入考慮。如何準確
決定高缺陷密度的 0.5eV 以下的蕭基位障高
度，仍是亟待研究的課題。 
低接觸電阻係數的擷取更為困難。十字橋
接凱爾文電阻 (Cross-Bridge Kelvin Resistor, 
CBKR)是目前最被廣泛使用，也是誤差最小的
測試結構，但是因為製程因素，仍然會有寄生
效應，使得測量到的接觸電阻會比真正的接觸
電阻高。標準 L型 CBKR結構以及理論推導的
誤 差 如 圖 4 所 示 [5] 。 假 設 lx=100nm, 
ly=100nm，=50nm，Rs=100 /□，寄生接觸
電阻係數約為 8x10-8 -cm2，嚴重影響低接觸
電阻係數的測量。D型 CBKR的寄生接觸電阻
雖然較低，但也相去不遠[6]。 
根據上述說明，極低蕭基位障高度以及接
觸電阻係數的測量技術尚無良好對策，無法準
確知道不同材料與製程的接觸電阻，這對於技
術研發造成嚴重困擾。 
 
二、 研究目的與文獻探討 
近幾年，已經有一些文獻探討降低蕭基位
障高度的理論與實務，一類是提高介面摻雜濃
度，使得電流傳導機制從 TE 轉變為 FE 或是
TFE，或是藉由介面的電偶極(dipole)影響等效
蕭基位障[7-16]。此類作法得到的是等效蕭基位
障高度降低，而非真實的蕭基位障降低。另一
類作法是摻雜低蕭基位障的金屬，形成低蕭基
位障介面層[17-19]。 
近年有文獻認為當接觸面積減小，接觸電
阻變大，寄生效應可以忽略[20]，但是我們重
新以三維數值模擬分析 100nm 以下的 CBKR
結構，確認先前所發現的現象，在 50nm 依然
存在，且無減緩趨勢。近年還有一些文獻報導
達到極低的接觸電阻係數，甚至低於 1x10-8 
-cm2 [20]，但是檢視其測試結構，所測量到
的電阻值是末端電阻(end resistance)，常低於真
正的接觸電阻。 
本計畫將針對上述問題，開發低蕭基位
障、低接觸電阻係數的製程技術，並發展電性
測量分析的技術。 
 
三、研究方法 
 
A. 極低蕭基位障擷取技術 
一般蕭基位障高度是從順向偏壓的 I-V 特
性擷取，前提是電流傳導是由 TE 機制主導。
當位障高度低於 0.5eV 之後，溫度在
300K-200K 之間的順向偏壓電流雖然仍以 TE
為主，但是因為蕭基位障阻抗已經很小，極易
受串聯電阻影響，不易從單純的順向偏壓 I-V
特性擷取正確的位障高度。本計畫擬先採取 E. 
Dubois及 G. Larrieu於 2004年發表的方法[4]，
以兩個蕭基位障接面背對背串聯，測量不同溫
度及偏壓下的電流，以 TFE模型加上 IFBL效
應來擷取蕭基位障高度及摻雜濃度。蕭基位障
高度擷取程序建立之後，將以 TCAD模擬各種
位障高度以及基板濃度的蕭基接面的 I-V 特
性，將模擬特性輸入擷取程序，比對得到的參
數是否與預設參數一致，來驗證擷取程序是否
正確。 
 
B. 極低接觸電阻係數擷取技術 
根據以發表的文獻資料，接觸電阻的擷取準
確度，和測試結構設計息息相關。本年將先以
三維數值模擬完成 CBKR結構完整評估，確認
其測量極限以及製程敏感度。 
在新式測試結構方面，初步構想是利用傳輸
線模型(Transmission Line Model, TLM)擷取前
端電阻(Front resistance, Rf)。前端電阻的定義如
圖 5所示，是實際元件會感受到的電阻，包括
接觸電阻和接觸面下方的擴散區電阻。由傳輸
線理論可以推導出前端電阻和接觸電阻的關係 
[21]： 
 





C
S
C
C
CS
f
RL
W
R
R


tanh
1  
其中 RS是擴散區的片電阻、C是接觸電阻係
數、WC是接觸區寬度、LC是接觸區長度。tanh(x)
函數的 x 很大時，函數值逼近 1，因此當
S
C
C R
L  3 ，第二項逼近 1，故我們可以設計
一系列 LC相同但 WC不同的 Rf測試結構，從
4 
子從 Ge 基板穿隧，兩種試片的電流大小差異
不大。 
 由於A部分的蕭基位障高度擷取程序
尚未納入介面層模型，故我們利用以下公式，
以正偏壓 0.1V 時電流-溫度關係，擷取蕭基位
障高度，請見圖 12 和 13 中的插圖。Al2O3試
片的蕭基位障高度為 0.268eV，TiO2試片的蕭
基位障高度為 0.238eV，都可以有效解除費米
能階限定問題。TiO2試片有較對稱的特性，固
為較佳選擇。 
 
五、成果自評 
本年度的計畫進度進行順利，已經完成蕭
基位障高度低於 0.3 eV、接觸電阻係數接近
1x10-9 -cm2 的參數擷取技術的測試結構設
計、模擬分析、擷取程序。也發展出利用超薄
介電層改善 n型鍺表面費米能階限定的問題，
將蕭基位障高度降低到 0.238 eV。 
本年度已經完成第一批 GAA 複晶矽奈米
線電晶體製作，通道長度僅 15nm 的全包覆式
薄膜電晶體，通道厚度只有 8-9nm。短通道效
應已經被有效控制，但是因為源極/汲極製程尚
未最佳化，導通電流還有改善空間。上述成果
已投稿一篇論文至國際研討會，其餘成果將陸
續發表於國際研討會論文及 SCI期刊。 
本計畫原規劃為三年期計畫，雖未獲預
核，但仍依規劃進度執行，不料 100年度續提
計畫，且列為第一順位，竟然未獲通過。且因
為通過了原列為第二順位的計畫，至今無法得
知第一順位計畫的評審意見。執行 30%的計畫
被迫中斷，非常遺憾。 
 
六、參考文獻 
[1]. International Technology Roadmap for 
Semiconductors, Semiconductor Industry 
Association, 2010 update. 
[2]. S. M. Sze, Semiconductor Devices Physics 
and Technology, Wiley, New York, 1985. 
[3]. K. K. NG and R. Liu, “On the Calculation of 
Specific Contact Resistivity on ( 100 ) Si,” 
IEEE Trans. Elec. Dev., vol.37, No.6, 
pp.1535-1537, 1990. 
[4]. E. Dubois and G. Larrieu, “Measurement of 
low Schottky barrier heights applied to 
metallic source/drain metal–oxide– 
semiconductor field effect transistors,” J. 
Appl. Phys., vol.96, No.1, pp.729-737, 2004. 
[5]. T. A. Schreyer and K. C. Saraswat, “A 
Two-Dimensional Analytical Model of the 
Cross-Bridge Kelvin Resistor,” IEEE 
Electron Dev. Lett., vol.7, No.12, 1-663, 
1986. 
[6]. W. M. Loh, K. Saraswat, and R. W. Dutton, 
“Analysis and scaling of Kelvin resistors for 
extraction of specific contact resistivity,” 
IEEE Elec. Dev. Lett., vol.6, No.3, 
pp.105-108, 1985. 
[7]. T. Yamauchi, Y. Nishi, Y. Tsuchiya, A. 
Kinoshita, J. Koga, and K. Kato, “Novel 
doping technology for a 1nm NiSi/Si 
junction with dipoles comforting Schottky 
(DCS) barrier,” in Tech. Dig. of IEDM, 
pp.963-966, 2007. 
[8]. T. Marukame, T. Yamauchi, Y. Nishi, T. 
Sasaki, A. Kinoshita, J. Koga, and K. Kato, 
“Impact of platinum incorporation on 
thermal stability and interface resistance in 
NiSi/Si junctions based on first-principles 
calculation, “ in Tech. Dig. of IEDM, 
pp.547-550, 2008. 
[9]. Q. T. Zhao, U. Breuer, E. Rije, St. Lenk, and 
S. Mantl, “Tuning of NiSi/Si Schottky 
barrier heights by sulfur segregation during 
Ni silicidation,” Appl.Phys. Lett., vol.86, 
062108, 2005. 
[10]. H. S. Wong, L. Chan, G. Samudra, and Y. C. 
Yeo, “Effective Schottky Barrier Height 
Reduction Using Sulfur or Selenium at the 
NiSi/n-Si (100) Interface for Low Resistance 
Contacts,” IEEE Elec. Dev. Lett., vol.28, 
No.12, pp.1102-1104, 2007. 
[11]. R. T. P. Lee, T. Y. Liow, K. M. Tan, A. E. J. 
Lim, C. S. Ho, K. M. Hoe, M.Y. Lai, T. 
Osipowicz, G. Q. Lo, G. Samudra, D. Z. Chi, 
and Y. C. Yeo, “Novel Epitaxial Nickel 
Aluminide-Silicide with Low 
Schottky-Barrier and Series Resistance for 
Enhanced Performance of Dopant- 
Segregated Source/Drain N-channel 
MuGFETs,” in Proc. of Symp. on VLSI, 
pp.108-109, 2007. 
[12]. W. Y. Loh, H. Etienne, B. Coss, I. Ok, D. 
Turnbaugh, Y. Spiegel, F. Torregrosa, J. 
Banti, L. Roux, P. Y. Hung; J. Oh; B. 
Sassman, K. Radar, P. Majhi, H. H. Tseng; 
R. Jammy, “Effective Modulation of Ni 
6 
 
圖 3. 單純 NiSi/n-Si蕭基位障接面在不同溫度
下的逆向偏壓電流測量值和 TFE+IFBL模型計
算值的比較。 
 
 


 

xyx
S
xy
C
K WWW
R
ll
R
2
1
3
4 2
 
圖 4.標準 L型 Cross Bridge Kelvin Resistor 
(CBKR)平面示意圖，以及理論推導的寄生效應
[24]。 
 
 
 
 
圖 5. 前端電阻的定義以及和接觸電阻、末端電
阻的關係。[29]。 
 
 
圖 6. 包含完整電流傳導機制之極低蕭基位障
高度擷取程序可以正確擷取 0.3eV的蕭基位
障。 
 
 
圖 7. 標準的 D-型 CBKR結構示意圖。 
 
 
 
Current spreading
 
 
圖 8. 完全對準的CBKR結構的三維電流分佈。 
 
 1
國科會補助專題研究計畫項下出席國際學術會議心得報告 
 日期： 100 年 10 月 24 日 
一、參加會議經過 
學生吳育昇此次赴日參加 2011 Silicon Nanoelectronics Workshop (SNW) & 2011 
Symposium on VLSI Technology (VLSI)，主要希望能夠瞭解到目前固態電子領域的發展
與未來趨勢，以助於往後的研究方向定位與設定，研討會行程如下表格所示： 
行程日期 行程安排 
2011/06/11 搭機赴日 
2011/06/12~2011/06/13 參加 2011 Silicon Nanoelectronics Workshop 
2011/06/14~2009/06/16 參加 2011 Symposium on VLSI Technology (VLSI) 
2011/06/17 搭機返國 
 
計畫編號 NSC 99-2221-E-009-173 
計畫名稱 極低蕭基位障與接觸電阻技術之研究(I) 
出國人員
姓名 吳育昇 
服務機構
及職稱 
國立交通大學電子工程學系暨電
子研究所 博士班研究生 
會議時間 
100年 06月 11日
至 
100年 06月 17日 
會議地點 美國 夏威夷 
會議名稱 
(中文)2011 年矽奈米電子研討會以及 2011 年超大型積體電路技術研
討會 
(英文) 2011 Silicon Nanoelectronics Workshop & 2011 Symposium on 
VLSI Technology 
發表論文
題目 
(中文)以薛丁格方程式之解析解深入研究具高介電常數介電質之鍺金
氧半場效應電晶體之暗區及靜電特性 
(英文)  Detailed Study of “Dark Space” and Electrostatic Integrity for 
Ge MOSFETs with High-k Dielectric Using Analytical Solution of 
Schroedinger Equation 
 3
整個 SNW 的研討會除了讓我對 Silicon 元件有更多的瞭解外，更讓自己有著更多研
究領域的方向與思考，拓展了眼界也豐富了知識，更加深了我對於當前 Silicon 元件的發
展與未來趨勢，可說受益相當多。 
 
乙、Symposium on VLSI Technology (VLSI) 
今年 VLSI 包含了許多前瞻性的議題，通常是兩組會議同時在不同房間進行，很遺
憾只能擇一參加，以下列舉我選擇的議題以及摘要內容。 
首先是 RRAM 的部份，近年來 RRAM 的研究進展相當神速，今年 VLSI 特別用了
兩個議程時段讓世界各地的研究機構發表成果，足以可見 RRAM 的重要性。雖然相關
的研究很多，但RRAM一直難以進入量產階段，其中一個很大的限制因素就是是 Forming
步驟的必要性，也就是通常製程結束後必須先加一個大電壓讓中間的介電層呈現半崩潰
的現象，然而 Forming 路徑的隨機性往往是導致 RRAM 變異性大的主要原因之一。今年
Stanford University 就發表一種不需要 Forming 的新結構；香港大學則是嘗試用直徑極細
的奈米碳管當作電極，增加崩潰電場的集中性；而 Samsong 則是提出堆疊多重介電層，
讓氧空缺的來源與傳導絲(conduction filament)分離，可以得到變異性極低的 RRAM 陣
列，甚至將耐久度(endurance)拉高到 10 的 12 次方。業界如 Hynix, Renesas, Samsong 都
在會中提出 64Gb RRAM 記憶體陣列已經可以量產了，兩場會議充滿令人非常振奮的消
息，相信下個世代的非揮發性記憶體，RRAM 將會是主角之一。 
緊接著是 NAND 的會議，雖然 NAND 的技術已經成熟一段時間，但在 Moore’s law
的微縮壓力及製程成本壓力下，以及在新式非揮發性記憶體(如 RRAM 和 MRAM)技術
成熟之前，NAND 結構仍必須想辦法發揮到極限。單純的閘極長度微縮已經不實際，因
為漏電將會增大，影響資料儲存的時間，因此開始近年開始有人想到往高處發展，也就
是 3D 的堆疊概念。旺宏公司發表了垂直 4 層堆疊的 NAND 結構，在 SSL 處加入一個
PN 二極體，不僅解決了微縮上的壓力，也不會有寫入/抹除上的擾動，64Gb 已經不是夢。
另外元件之間的寄生電容也是影響資料流失、寫入效率下降的主要因素之一，Hynix 公
司發表用空氣填充介電層的製程可能性，雖然有所隱瞞，但確實是相當不錯的解決方
法。為了降低 NAND 的操作電壓，旺宏公司發表一種新的寫入方式：利用鄰近的元件閘
 5
四、建議 
希望相關政府單位能夠在這領域投入更多的資源，才能夠讓國內學術界研發能量迎
頭趕上其他國家。 
 
五、攜回資料名稱及內容 
論文集兩本。 
 
六、其他 
無。 
Detailed Study of “Dark Space” and Electrostatic Integrity for Ge MOSFETs 
with High-k Dielectric Using Analytical Solution of Schrödinger Equation 
Yu-Sheng Wu and Pin Su 
Department of Electronics Engineering & Institute of Electronics, National Chiao Tung University, Taiwan. 
E-mail: pinsu@faculty.nctu.edu.tw 
I. Introduction 
As the high-k/metal-gate stack is introduced to 
continue the scaling of equivalent oxide thickness (EOT), 
high mobility channel materials such as Ge have been 
proposed to compensate for the mobility loss due to the 
high-k gate stack [1]. However, larger “dark space” is one 
major concern for Ge devices [2]. “Dark space” can be 
viewed as the distance from the interface to the centroid of 
the carrier layer (normalized with the permittivity ratio) 
[2]. This dark space is critical because it may significantly 
increase the overall electrical EOT (EOTe) in the 
subthreshold region, and degrade the device electrostatic 
integrity. In this work, using derived analytical solution of 
the Schrödinger equation, we provide a detailed study of 
the dark space for Ge MOSFETs with high-k dielectric. 
II. Analytical Solution of Schrödinger Equation 
To give a quantitative model of the dark space, we 
have analytically derived the eigen-energies and 
eigen-functions of the carriers in the subthreshold region, 
under which a triangular well V(x) = q·FS·x [3] with FS the 
surface electric field can be used. For high-k dielectric, 
the barrier height (φb) is relatively small and the 
eigen-functions are not zero at the dielectric/channel 
interface (x=0). Using the boundary conditions that the 
eigen-function as well as its first derivative divided by the 
carrier effective mass are continuous across the interface, 
Eqn. (1) can be derived with Ai(x) and Bi(x) representing 
Airy functions of the first and second kind, respectively. 
The eigen-energy Ej can be determined from (1). It can 
also be expressed as Ej ≈ Ej(φb = ∞)－∆Ej with Ej(φb = ∞) 
derived by Stern [3] and ∆Ej (Eqn. (2)) the eigen-energy 
reduction due to the wavefunction penetration (WP) into 
high-k dielectric. 
Fig. 1 shows that the ground-state eigen-energies (E0) 
increase with FS. In addition, the discrepancy between our 
model and Stern’s one (without WP) also increases with 
FS, as indicated by (2). For a given FS near the onset of 
threshold, Fig. 2 shows that the discrepancy between the 
two models increases as the dielectric barrier height 
decreases, and our model agrees well with the TCAD 
simulation that numerically solves coupled Poisson and 
Schrödinger equations [4]. Note that a steep-retrograde 
doping profile is used in the comparison. Fig. 3 further 
compares the profiles of the lowest two subband 
wavefunctions between models and exact solution. Fig. 4 
infers that the size of the dark space can be reduced by the 
wavefunction-penetration effect. 
III. Subthreshold Swing & Dark Space Modeling 
The dark space degrades the subthreshold swing (SS): 
SS≅(kT/q)⋅ln(10)⋅{1−dFS/dVG⋅[(εch/εdi)Tdi+d(E0/q)/dFS]}-1  
Fig. 5(a) shows that for long-channel Ge NFETs, the SS of 
(100)-surface is larger than the (110) and (111) 
counterparts. Moreover, the impact of WP on the SS of 
(100)-surface is larger than the (110) and (111) 
counterparts due to the more significant quantum- 
confinement effect. Moreover, the reduction of SS for Si 
NFETs with (100) and (110) surfaces due to the WP effect 
is not as significant as the Ge counterparts. Fig. 5(b) 
shows that the the impact of wavefunction penetration on 
the SS increases for short-channel devices. 
The reduced SS in Fig. 5 due to WP can be explained 
by the carrier centroid X0 =∫ x⋅Ψ02(x)dx / ∫Ψ02(x)dx with Ψ0(x) being the ground-state wavefunction. The X0 is 
equal to 2E0/(3qFS) if the wavefunction vanishes at the 
interface [3]. However, as the WP effect is considered, Fig. 
6 shows that the X0 calculated by d(E0/q)/dFS, which is a 
more accurate and general expression for X0, becomes 
significantly smaller than that calculated by 2E0/(3qFS). 
With the accurate modeling of X0 considering 
wavefunction penetration, Fig. 7 shows that the dark space 
(=X0/(εch /εox)) can be used to explain the surface- 
orientation dependence of SS in Fig. 5. 
IV. Detailed Study of Dark Space 
In addition to surface orientation, the dark space also 
depends on the material of high-k dielectric because of the 
different degree of wavefunction penetration. Fig. 8 shows 
that among the three gate dielectrics, HfO2 possesses the 
smallest dark space. Since the substrate bias (Vsub) can 
modulate the surface field FS (Fig. 6), the dark space 
decreases with reverse Vsub as shown in Fig. 9. Moreover, 
the relative importance of dark space in the overall EOTe 
is increasing with the scaling of the EOT. Fig. 10 shows 
that for Ge NFET with EOT down scaled to 0.4nm, the 
dark space is ~60% of the overall EOTe for (100) surface, 
and decreases to ~40% for (111) surface. For Ge-PFET, 
the relative importance of dark space in the overall EOTe 
is between (100) and (111) surfaces for Ge-NFET. 
V. Summary 
We have conducted a detailed study of dark space and 
electrostatic integrity for high-k-dielectric Ge MOSFETs 
using derived analytical solution of the Schrödinger 
equation. Our study indicates that the dark space depends 
on surface orientation, and for Ge NFET, the dark space 
for (111) surface is smaller than the (100) and (110) 
counterparts. Because of the wavefunction-penetration 
effect, the Ge NFET with HfO2 as gate dielectric 
possesses smaller dark space than the Si3N4 and Al2O3 
counterparts. In addition, due to different quantization 
effective mass, the wavefunction-penetration effect has to 
be considered when one-to-one comparisons between Ge 
and Si devices regarding the dark space are made. The 
modulation of dark space by applying substrate bias is 
also discussed. 
( ) ( ) ( )( ) ( ) ( )[ ] ( )( ) 0=+−⋅−′⋅−−−′⋅− dididichchdididichchdididichch TxkAixkiAxkBikkmmxkiBxkAi
,2
31
2 ⎟⎠
⎞⎜⎝
⎛=
h
Sch
ch
qFmk ,
S
j
ch qF
E
x = ( ) ,2 312 ⎟⎠
⎞⎜⎝
⎛=
h
Sdichdi
di
Fqmk εε ( ) Sdich
bj
di qF
qE
x εε
φ−= (1)
( )( ) ( )
,...2 ,1 ,0 ,
2
21
21
21
2
=
⎥⎥⎦
⎤
⎢⎢⎣
⎡
⎟⎟⎠
⎞
⎜⎜⎝
⎛ ⋅⋅−∞=−⋅⎟⎟⎠
⎞
⎜⎜⎝
⎛+∞=−⋅⎟⎟⎠
⎞
⎜⎜⎝
⎛ −⎟⎠
⎞⎜⎝
⎛
=∆ j
qFTEqEq
m
mm
qFE
Sdi
di
ch
bjb
ch
di
bjb
ch
di
di
chdi
S
j
ε
εφφε
εφφε
ε
h
(2)
mch and mdi are effective mass in the channel and dielectric, respectively. εch and εdi are permittivity of the channel and dielectric, respectively. 
Tdi is the dielectric thickness. 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/21
國科會補助計畫
計畫名稱: 極低蕭基位障與接觸電阻技術之研究(I)
計畫主持人: 崔秉鉞
計畫編號: 99-2221-E-009-173- 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無。 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
