Smerovi razvoja u računarstvu teže ka povećanju performansi računarskih sistema kako bi se zadovoljile potrebe za obradom velikih količina podataka. Fokus je na unapređenju procesora, ključne komponente u procesu obrade podataka. Međutim, trendovi unapređenja performansi procesora predviđeni Murovim zakonom usporavaju se zbog fizičkih ograničenja poluprovodničke tehnologije, čineći poboljšanje performansi sve težim. Ovaj problem se pokušava rešiti različitim tehnikama koje ciljaju na poboljšanje performansi bez povećanja broja tranzistora i potrošnje energije.

U ovoj disertaciji analizirani su asimetrični višejezgarni procesori sa podrškom za transakcionu memoriju. Predstavljene su dve nove tehnike za poboljšanje performansi ovih procesora. Jedna tehnika se koristi za smanjenje zagušenja transakcija putem migracije transakcija na brže jezgro. Transakcije koje najviše doprinose zagušenju se sele za migraciju. Njihovo izvršavanje na bržem jezgru smanjuje verovatnoću konflikta sa drugim transakcijama, čime se povećava mogućnost izbegavanja zagušenja. Druga tehnika prilagođava podsistem keš memorije kako bi se smanjilo vreme pristupa keš memoriji i smanjila verovatnoća lažnih konflikata, uz smanjenje broja tranzistora potrebnih za implementaciju keš memorije. Ovo se može postići upotrebom malih i jednostavnih keš memorija.

Za obe tehnike su predloženi detaljni planovi implementacije. Izrađeni su prototipovi ovih tehnika u simulatoru Gem5, koji precizno modeluje procesorski sistem. Prototipovi su korišćeni za evaluaciju predloženih tehnika simuliranjem velikog broja aplikacija iz standardnog seta aplikacija za testiranje transakcione memorije. Na osnovu analize rezultata simulacije, preporučeno je kako i kada koristiti predložene tehnike.