Timing Analyzer report for ZigVHDL
Mon May 09 21:26:40 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clock'
 13. Slow 1200mV 85C Model Hold: 'i_clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_clock'
 22. Slow 1200mV 0C Model Hold: 'i_clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_clock'
 30. Fast 1200mV 0C Model Hold: 'i_clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ZigVHDL                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  17.6%      ;
;     Processor 3            ;   7.3%      ;
;     Processors 4-8         ;   0.7%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; i_clock    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 48.74 MHz ; 48.74 MHz       ; i_clock    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+---------+-----------------+
; Clock   ; Slack   ; End Point TNS   ;
+---------+---------+-----------------+
; i_clock ; -19.518 ; -743.517        ;
+---------+---------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; i_clock ; 0.345 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; i_clock ; -3.000 ; -350.311                       ;
+---------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clock'                                                                                                                                                             ;
+---------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -19.518 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 20.500     ;
; -19.508 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 20.490     ;
; -19.386 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 20.368     ;
; -19.376 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 20.358     ;
; -19.254 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 20.236     ;
; -19.244 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 20.226     ;
; -18.977 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 19.959     ;
; -18.850 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 19.832     ;
; -18.845 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 19.827     ;
; -18.716 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[6]   ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 19.698     ;
; -18.604 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[5]   ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 19.586     ;
; -18.504 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[4]   ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 19.486     ;
; -18.372 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[2]   ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 19.354     ;
; -18.353 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[3]   ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 19.335     ;
; -18.114 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[1]   ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 19.096     ;
; -17.525 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[0]   ; i_clock      ; i_clock     ; 1.000        ; -0.016     ; 18.507     ;
; -14.978 ; U0_1[0]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[1]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[2]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[3]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[4]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[5]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[6]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[7]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[8]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[9]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[10]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[11]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[12]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[13]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[14]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.978 ; U0_1[15]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.416     ;
; -14.968 ; U0_1[0]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[1]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[2]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[3]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[4]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[5]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[6]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[7]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[8]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[9]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[10]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[11]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[12]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[13]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[14]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.968 ; U0_1[15]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.406     ;
; -14.846 ; U0_1[0]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[1]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[2]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[3]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[4]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[5]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[6]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[7]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[8]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[9]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[10]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[11]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[12]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[13]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[14]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.846 ; U0_1[15]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.284     ;
; -14.836 ; U0_1[0]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[1]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[2]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[3]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[4]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[5]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[6]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[7]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[8]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[9]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[10]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[11]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[12]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[13]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[14]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.836 ; U0_1[15]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.274     ;
; -14.714 ; U0_1[0]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[1]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[2]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[3]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[4]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[5]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[6]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[7]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[8]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[9]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[10]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[11]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[12]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[13]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[14]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.714 ; U0_1[15]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.152     ;
; -14.704 ; U0_1[0]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.142     ;
; -14.704 ; U0_1[1]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.142     ;
; -14.704 ; U0_1[2]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.142     ;
; -14.704 ; U0_1[3]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.440      ; 16.142     ;
+---------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clock'                                                                                                                                                                                  ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.345 ; iplus[4]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.436      ; 1.003      ;
; 0.348 ; iplus[7]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.436      ; 1.006      ;
; 0.351 ; iplus[6]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.436      ; 1.009      ;
; 0.372 ; iplus[0]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.436      ; 1.030      ;
; 0.372 ; iplus[1]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.436      ; 1.030      ;
; 0.375 ; U1[0]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.435      ; 1.032      ;
; 0.376 ; iplus[5]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.436      ; 1.034      ;
; 0.380 ; U1[6]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.447      ; 1.049      ;
; 0.384 ; iplus[3]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.436      ; 1.042      ;
; 0.390 ; U1[5]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.433      ; 1.045      ;
; 0.398 ; U1[4]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.470      ; 1.090      ;
; 0.429 ; U1[9]                         ; U1_1[9]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.694      ;
; 0.430 ; U1[12]                        ; U1_1[12]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; LFSR_33:c1|shift_register[28] ; LFSR_33:c1|shift_register[8]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.696      ;
; 0.431 ; U1_1[14]                      ; U1_2[14]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.696      ;
; 0.432 ; U1_1[11]                      ; U1_2[11]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.078      ; 0.696      ;
; 0.433 ; U1_1[13]                      ; U1_2[13]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.698      ;
; 0.433 ; U1[11]                        ; U1_1[11]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.078      ; 0.697      ;
; 0.433 ; U1_1[7]                       ; U1_2[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.698      ;
; 0.433 ; U1[2]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.435      ; 1.090      ;
; 0.437 ; LFSR_33:c1|shift_register[24] ; U1[8]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.702      ;
; 0.437 ; LFSR_33:c1|shift_register[31] ; U1[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.702      ;
; 0.438 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.704      ;
; 0.439 ; LFSR_33:c1|shift_register[28] ; U1[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.705      ;
; 0.440 ; LFSR_33:c1|shift_register[30] ; U1[14]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.705      ;
; 0.442 ; LFSR_33:c1|shift_register[25] ; U1[9]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.707      ;
; 0.443 ; LFSR_33:c1|shift_register[8]  ; U0[8]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.709      ;
; 0.444 ; LFSR_33:c1|shift_register[27] ; LFSR_33:c1|shift_register[7]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.709      ;
; 0.444 ; LFSR_33:c1|shift_register[15] ; U0[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.710      ;
; 0.445 ; LFSR_33:c1|shift_register[20] ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.710      ;
; 0.445 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[28]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.711      ;
; 0.448 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[21]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.714      ;
; 0.451 ; xu[8]                         ; xu_1[8]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.716      ;
; 0.451 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[11]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.716      ;
; 0.452 ; xu[3]                         ; xu_1[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.717      ;
; 0.452 ; U1[7]                         ; U1_1[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.717      ;
; 0.452 ; LFSR_33:c1|shift_register[11] ; LFSR_33:c1|shift_register[4]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.717      ;
; 0.453 ; xu[13]                        ; xu_1[13]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; xu[5]                         ; xu_1[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; LFSR_33:c1|shift_register[5]  ; U0[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; LFSR_33:c1|shift_register[23] ; LFSR_33:c1|shift_register[3]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.718      ;
; 0.454 ; xu[2]                         ; xu_1[2]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.719      ;
; 0.454 ; U1[0]                         ; U1_1[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.720      ;
; 0.454 ; U1[2]                         ; U1_1[2]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.720      ;
; 0.455 ; U1[3]                         ; U1_1[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.720      ;
; 0.458 ; LFSR_33:c1|shift_register[17] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.723      ;
; 0.460 ; LFSR_33:c1|shift_register[11] ; LFSR_33:c1|shift_register[24]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.725      ;
; 0.461 ; LFSR_33:c1|shift_register[19] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.726      ;
; 0.461 ; LFSR_33:c1|shift_register[23] ; U1[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.726      ;
; 0.463 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[31]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.728      ;
; 0.466 ; LFSR_33:c1|shift_register[19] ; U1[3]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.731      ;
; 0.467 ; LFSR_33:c1|shift_register[19] ; LFSR_33:c1|shift_register[32]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.732      ;
; 0.468 ; LFSR_33:c1|shift_register[17] ; U1[1]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.733      ;
; 0.468 ; LFSR_33:c1|shift_register[17] ; LFSR_33:c1|shift_register[30]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.733      ;
; 0.546 ; LFSR_33:c1|shift_register[32] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.811      ;
; 0.553 ; LFSR_33:c1|shift_register[26] ; LFSR_33:c1|shift_register[6]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.818      ;
; 0.559 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.824      ;
; 0.571 ; LFSR_33:c1|shift_register[21] ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.837      ;
; 0.574 ; iplus[2]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.436      ; 1.232      ;
; 0.592 ; LFSR_33:c1|shift_register[16] ; iplus[0]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.858      ;
; 0.601 ; U1_1[10]                      ; U1_2[10]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.866      ;
; 0.601 ; U1_1[9]                       ; U1_2[9]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.866      ;
; 0.603 ; U1_1[15]                      ; U1_2[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.078      ; 0.867      ;
; 0.603 ; U1[14]                        ; U1_1[14]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.868      ;
; 0.603 ; U1_1[8]                       ; U1_2[8]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.868      ;
; 0.607 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[2]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.874      ;
; 0.608 ; LFSR_33:c1|shift_register[0]  ; U0[0]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.873      ;
; 0.608 ; LFSR_33:c1|shift_register[2]  ; LFSR_33:c1|shift_register[15]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.874      ;
; 0.609 ; LFSR_33:c1|shift_register[26] ; U1[10]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.874      ;
; 0.609 ; LFSR_33:c1|shift_register[2]  ; U0[2]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.875      ;
; 0.610 ; LFSR_33:c1|shift_register[10] ; LFSR_33:c1|shift_register[23]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.875      ;
; 0.613 ; LFSR_33:c1|shift_register[0]  ; LFSR_33:c1|shift_register[13]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.878      ;
; 0.615 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[25]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.880      ;
; 0.616 ; LFSR_33:c1|shift_register[9]  ; U0[9]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.883      ;
; 0.616 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[22]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.883      ;
; 0.617 ; LFSR_33:c1|shift_register[12] ; U0[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.882      ;
; 0.622 ; U1[5]                         ; U1_1[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.888      ;
; 0.622 ; LFSR_33:c1|shift_register[4]  ; LFSR_33:c1|shift_register[17]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.078      ; 0.886      ;
; 0.623 ; xu[15]                        ; xu_1[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.888      ;
; 0.623 ; U1[4]                         ; U1_1[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.888      ;
; 0.623 ; LFSR_33:c1|shift_register[6]  ; LFSR_33:c1|shift_register[19]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.078      ; 0.887      ;
; 0.624 ; LFSR_33:c1|shift_register[11] ; U0[11]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.890      ;
; 0.625 ; xu[11]                        ; xu_1[11]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.890      ;
; 0.625 ; xu[4]                         ; xu_1[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.890      ;
; 0.625 ; U1[1]                         ; U1_1[1]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.890      ;
; 0.625 ; LFSR_33:c1|shift_register[4]  ; U0[4]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.890      ;
; 0.625 ; LFSR_33:c1|shift_register[29] ; U1[13]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.891      ;
; 0.626 ; U1[8]                         ; U1_1[8]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.892      ;
; 0.626 ; U1[6]                         ; U1_1[6]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.892      ;
; 0.627 ; xu[10]                        ; xu_1[10]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.892      ;
; 0.630 ; LFSR_33:c1|shift_register[10] ; U0[10]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.896      ;
; 0.632 ; LFSR_33:c1|shift_register[21] ; U1[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.898      ;
; 0.642 ; U1[7]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.458      ; 1.322      ;
; 0.642 ; LFSR_33:c1|shift_register[5]  ; LFSR_33:c1|shift_register[18]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.078      ; 0.906      ;
; 0.643 ; LFSR_33:c1|shift_register[16] ; U1[0]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.909      ;
; 0.647 ; LFSR_33:c1|shift_register[30] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.912      ;
; 0.649 ; LFSR_33:c1|shift_register[16] ; LFSR_33:c1|shift_register[29]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.915      ;
; 0.649 ; LFSR_33:c1|shift_register[31] ; LFSR_33:c1|shift_register[11]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.914      ;
; 0.649 ; LFSR_33:c1|shift_register[24] ; LFSR_33:c1|shift_register[4]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.914      ;
; 0.650 ; LFSR_33:c1|shift_register[25] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.915      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 53.84 MHz ; 53.84 MHz       ; i_clock    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+---------+----------------+
; Clock   ; Slack   ; End Point TNS  ;
+---------+---------+----------------+
; i_clock ; -17.575 ; -660.143       ;
+---------+---------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; i_clock ; 0.349 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; i_clock ; -3.000 ; -349.415                      ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clock'                                                                                                                                                              ;
+---------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -17.575 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 18.572     ;
; -17.522 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 18.519     ;
; -17.459 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 18.456     ;
; -17.406 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 18.403     ;
; -17.343 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 18.340     ;
; -17.290 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 18.287     ;
; -17.089 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 18.086     ;
; -16.973 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 17.970     ;
; -16.944 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 17.941     ;
; -16.815 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[6]   ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 17.812     ;
; -16.756 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[5]   ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 17.753     ;
; -16.627 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[4]   ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 17.624     ;
; -16.541 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[3]   ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 17.538     ;
; -16.511 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[2]   ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 17.508     ;
; -16.312 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[1]   ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 17.309     ;
; -15.792 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[0]   ; i_clock      ; i_clock     ; 1.000        ; -0.002     ; 16.789     ;
; -13.405 ; U0_1[0]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[1]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[2]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[3]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[4]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[5]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[6]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[7]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[8]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[9]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[10]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[11]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[12]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[13]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[14]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.405 ; U0_1[15]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.823     ;
; -13.352 ; U0_1[0]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[1]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[2]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[3]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[4]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[5]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[6]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[7]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[8]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[9]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[10]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[11]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[12]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[13]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[14]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.352 ; U0_1[15]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.770     ;
; -13.289 ; U0_1[0]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[1]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[2]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[3]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[4]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[5]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[6]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[7]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[8]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[9]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[10]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[11]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[12]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[13]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[14]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.289 ; U0_1[15]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.707     ;
; -13.236 ; U0_1[0]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[1]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[2]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[3]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[4]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[5]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[6]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[7]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[8]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[9]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[10]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[11]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[12]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[13]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[14]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.236 ; U0_1[15]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.654     ;
; -13.173 ; U0_1[0]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[1]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[2]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[3]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[4]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[5]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[6]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[7]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[8]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[9]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[10]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[11]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[12]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[13]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[14]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.173 ; U0_1[15]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.591     ;
; -13.120 ; U0_1[0]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.538     ;
; -13.120 ; U0_1[1]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.538     ;
; -13.120 ; U0_1[2]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.538     ;
; -13.120 ; U0_1[3]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.419      ; 14.538     ;
+---------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clock'                                                                                                                                                                                   ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.349 ; iplus[4]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.388      ; 0.938      ;
; 0.351 ; iplus[6]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.388      ; 0.940      ;
; 0.351 ; iplus[7]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.388      ; 0.940      ;
; 0.370 ; iplus[0]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.388      ; 0.959      ;
; 0.372 ; U1[0]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.388      ; 0.961      ;
; 0.375 ; iplus[1]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.388      ; 0.964      ;
; 0.377 ; iplus[5]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.388      ; 0.966      ;
; 0.385 ; U1[5]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.386      ; 0.972      ;
; 0.385 ; U1[6]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.401      ; 0.987      ;
; 0.389 ; iplus[3]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.388      ; 0.978      ;
; 0.390 ; LFSR_33:c1|shift_register[28] ; LFSR_33:c1|shift_register[8]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.632      ;
; 0.393 ; U1[4]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.425      ; 1.019      ;
; 0.396 ; U1[9]                         ; U1_1[9]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.638      ;
; 0.397 ; U1_1[14]                      ; U1_2[14]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; U1[12]                        ; U1_1[12]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.639      ;
; 0.399 ; U1_1[13]                      ; U1_2[13]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.641      ;
; 0.399 ; U1_1[11]                      ; U1_2[11]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.640      ;
; 0.400 ; U1[11]                        ; U1_1[11]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.641      ;
; 0.400 ; U1_1[7]                       ; U1_2[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.642      ;
; 0.402 ; LFSR_33:c1|shift_register[24] ; U1[8]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.644      ;
; 0.402 ; LFSR_33:c1|shift_register[31] ; U1[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.644      ;
; 0.403 ; LFSR_33:c1|shift_register[27] ; LFSR_33:c1|shift_register[7]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.644      ;
; 0.404 ; LFSR_33:c1|shift_register[20] ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.645      ;
; 0.406 ; LFSR_33:c1|shift_register[28] ; U1[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.648      ;
; 0.407 ; LFSR_33:c1|shift_register[25] ; U1[9]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.649      ;
; 0.407 ; LFSR_33:c1|shift_register[30] ; U1[14]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.649      ;
; 0.408 ; LFSR_33:c1|shift_register[11] ; LFSR_33:c1|shift_register[4]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.650      ;
; 0.408 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[11]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.650      ;
; 0.409 ; LFSR_33:c1|shift_register[8]  ; U0[8]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.651      ;
; 0.409 ; LFSR_33:c1|shift_register[23] ; LFSR_33:c1|shift_register[3]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.651      ;
; 0.410 ; LFSR_33:c1|shift_register[15] ; U0[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.652      ;
; 0.411 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[28]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.653      ;
; 0.414 ; LFSR_33:c1|shift_register[17] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.656      ;
; 0.414 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[21]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.656      ;
; 0.417 ; xu[8]                         ; xu_1[8]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.658      ;
; 0.417 ; U1[7]                         ; U1_1[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; LFSR_33:c1|shift_register[19] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.659      ;
; 0.418 ; xu[13]                        ; xu_1[13]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; xu[5]                         ; xu_1[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; xu[3]                         ; xu_1[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; LFSR_33:c1|shift_register[5]  ; U0[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.660      ;
; 0.420 ; xu[2]                         ; xu_1[2]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.661      ;
; 0.420 ; U1[0]                         ; U1_1[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.662      ;
; 0.420 ; U1[2]                         ; U1_1[2]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.662      ;
; 0.420 ; U1[3]                         ; U1_1[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.662      ;
; 0.424 ; LFSR_33:c1|shift_register[11] ; LFSR_33:c1|shift_register[24]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.666      ;
; 0.425 ; LFSR_33:c1|shift_register[23] ; U1[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.667      ;
; 0.426 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[31]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.668      ;
; 0.429 ; LFSR_33:c1|shift_register[19] ; U1[3]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.671      ;
; 0.430 ; LFSR_33:c1|shift_register[19] ; LFSR_33:c1|shift_register[32]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.672      ;
; 0.431 ; LFSR_33:c1|shift_register[17] ; U1[1]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.673      ;
; 0.431 ; LFSR_33:c1|shift_register[17] ; LFSR_33:c1|shift_register[30]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.673      ;
; 0.432 ; U1[2]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.388      ; 1.021      ;
; 0.494 ; LFSR_33:c1|shift_register[32] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.736      ;
; 0.502 ; LFSR_33:c1|shift_register[26] ; LFSR_33:c1|shift_register[6]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.743      ;
; 0.506 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.748      ;
; 0.518 ; LFSR_33:c1|shift_register[21] ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.760      ;
; 0.536 ; iplus[2]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.388      ; 1.125      ;
; 0.538 ; LFSR_33:c1|shift_register[16] ; iplus[0]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.780      ;
; 0.549 ; U1_1[9]                       ; U1_2[9]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.791      ;
; 0.550 ; U1_1[10]                      ; U1_2[10]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.791      ;
; 0.550 ; U1_1[8]                       ; U1_2[8]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.792      ;
; 0.551 ; U1[14]                        ; U1_1[14]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.793      ;
; 0.552 ; U1_1[15]                      ; U1_2[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.069      ; 0.792      ;
; 0.556 ; LFSR_33:c1|shift_register[0]  ; U0[0]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.797      ;
; 0.556 ; LFSR_33:c1|shift_register[2]  ; LFSR_33:c1|shift_register[15]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.798      ;
; 0.557 ; LFSR_33:c1|shift_register[26] ; U1[10]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.798      ;
; 0.557 ; LFSR_33:c1|shift_register[2]  ; U0[2]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.799      ;
; 0.561 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[25]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.803      ;
; 0.561 ; LFSR_33:c1|shift_register[0]  ; LFSR_33:c1|shift_register[13]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.802      ;
; 0.563 ; LFSR_33:c1|shift_register[12] ; U0[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.805      ;
; 0.563 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[2]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.806      ;
; 0.568 ; LFSR_33:c1|shift_register[4]  ; LFSR_33:c1|shift_register[17]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.809      ;
; 0.568 ; LFSR_33:c1|shift_register[10] ; LFSR_33:c1|shift_register[23]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.810      ;
; 0.569 ; U1[5]                         ; U1_1[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.811      ;
; 0.570 ; xu[15]                        ; xu_1[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.811      ;
; 0.570 ; U1[4]                         ; U1_1[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.811      ;
; 0.571 ; xu[11]                        ; xu_1[11]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.813      ;
; 0.571 ; xu[4]                         ; xu_1[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.812      ;
; 0.571 ; U1[1]                         ; U1_1[1]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.813      ;
; 0.571 ; LFSR_33:c1|shift_register[4]  ; U0[4]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.813      ;
; 0.572 ; LFSR_33:c1|shift_register[29] ; U1[13]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.814      ;
; 0.573 ; U1[6]                         ; U1_1[6]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.815      ;
; 0.573 ; LFSR_33:c1|shift_register[6]  ; LFSR_33:c1|shift_register[19]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.814      ;
; 0.574 ; xu[10]                        ; xu_1[10]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.815      ;
; 0.574 ; LFSR_33:c1|shift_register[9]  ; U0[9]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.817      ;
; 0.574 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[22]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.817      ;
; 0.577 ; U1[8]                         ; U1_1[8]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.820      ;
; 0.578 ; LFSR_33:c1|shift_register[11] ; U0[11]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.821      ;
; 0.578 ; LFSR_33:c1|shift_register[21] ; U1[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.820      ;
; 0.583 ; LFSR_33:c1|shift_register[10] ; U0[10]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.826      ;
; 0.588 ; LFSR_33:c1|shift_register[16] ; U1[0]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.830      ;
; 0.589 ; LFSR_33:c1|shift_register[5]  ; LFSR_33:c1|shift_register[18]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.830      ;
; 0.591 ; LFSR_33:c1|shift_register[30] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.833      ;
; 0.593 ; LFSR_33:c1|shift_register[25] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.835      ;
; 0.594 ; LFSR_33:c1|shift_register[16] ; LFSR_33:c1|shift_register[29]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.836      ;
; 0.594 ; LFSR_33:c1|shift_register[24] ; LFSR_33:c1|shift_register[4]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.836      ;
; 0.594 ; LFSR_33:c1|shift_register[31] ; LFSR_33:c1|shift_register[11]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.836      ;
; 0.601 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[8]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.843      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; i_clock ; -8.981 ; -295.453        ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; i_clock ; 0.144 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; i_clock ; -3.000 ; -245.998                      ;
+---------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clock'                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -8.981 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.944      ;
; -8.977 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.940      ;
; -8.913 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.876      ;
; -8.909 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.872      ;
; -8.845 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.808      ;
; -8.841 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.804      ;
; -8.634 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.597      ;
; -8.630 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.593      ;
; -8.566 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.529      ;
; -8.562 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[6]   ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.525      ;
; -8.446 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[5]   ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.409      ;
; -8.442 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[4]   ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.405      ;
; -8.378 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[3]   ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.341      ;
; -8.374 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[2]   ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.337      ;
; -8.130 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[1]   ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 9.093      ;
; -7.906 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[0]   ; i_clock      ; i_clock     ; 1.000        ; -0.024     ; 8.869      ;
; -6.959 ; U0_1[0]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[1]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[2]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[3]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[4]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[5]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[6]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[7]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[8]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[9]                                                                                                  ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[10]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[11]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[12]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[13]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[14]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.959 ; U0_1[15]                                                                                                 ; fx[15]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.135      ;
; -6.955 ; U0_1[0]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[1]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[2]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[3]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[4]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[5]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[6]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[7]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[8]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[9]                                                                                                  ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[10]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[11]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[12]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[13]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[14]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.955 ; U0_1[15]                                                                                                 ; fx[14]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.131      ;
; -6.891 ; U0_1[0]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[1]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[2]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[3]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[4]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[5]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[6]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[7]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[8]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[9]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[10]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[11]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[12]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[13]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[14]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.891 ; U0_1[15]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.067      ;
; -6.887 ; U0_1[0]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[1]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[2]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[3]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[4]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[5]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[6]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[7]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[8]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[9]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[10]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[11]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[12]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[13]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[14]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.887 ; U0_1[15]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 8.063      ;
; -6.823 ; U0_1[0]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[1]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[2]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[3]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[4]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[5]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[6]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[7]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[8]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[9]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[10]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[11]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[12]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[13]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[14]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.823 ; U0_1[15]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.999      ;
; -6.819 ; U0_1[0]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.995      ;
; -6.819 ; U0_1[1]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.995      ;
; -6.819 ; U0_1[2]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.995      ;
; -6.819 ; U0_1[3]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.189      ; 7.995      ;
+--------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clock'                                                                                                                                                                                   ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.144 ; iplus[4]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.225      ; 0.473      ;
; 0.146 ; iplus[6]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.225      ; 0.475      ;
; 0.146 ; iplus[7]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.225      ; 0.475      ;
; 0.151 ; U1[6]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.235      ; 0.490      ;
; 0.151 ; iplus[1]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.225      ; 0.480      ;
; 0.152 ; iplus[0]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.225      ; 0.481      ;
; 0.153 ; U1[4]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.256      ; 0.513      ;
; 0.153 ; iplus[5]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.225      ; 0.482      ;
; 0.156 ; U1[0]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.223      ; 0.483      ;
; 0.160 ; iplus[3]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.225      ; 0.489      ;
; 0.169 ; U1[5]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.220      ; 0.493      ;
; 0.183 ; U1[2]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.223      ; 0.510      ;
; 0.190 ; U1_1[14]                      ; U1_2[14]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; U1[12]                        ; U1_1[12]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.315      ;
; 0.190 ; U1[9]                         ; U1_1[9]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.313      ;
; 0.191 ; U1_1[11]                      ; U1_2[11]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.315      ;
; 0.192 ; U1_1[13]                      ; U1_2[13]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.316      ;
; 0.192 ; U1[11]                        ; U1_1[11]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.316      ;
; 0.193 ; U1_1[7]                       ; U1_2[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; LFSR_33:c1|shift_register[24] ; U1[8]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; LFSR_33:c1|shift_register[31] ; U1[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.317      ;
; 0.194 ; LFSR_33:c1|shift_register[28] ; U1[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.319      ;
; 0.195 ; LFSR_33:c1|shift_register[28] ; LFSR_33:c1|shift_register[8]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.320      ;
; 0.196 ; LFSR_33:c1|shift_register[8]  ; U0[8]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.321      ;
; 0.196 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[28]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.321      ;
; 0.197 ; LFSR_33:c1|shift_register[15] ; U0[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.322      ;
; 0.197 ; LFSR_33:c1|shift_register[30] ; U1[14]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.321      ;
; 0.198 ; LFSR_33:c1|shift_register[25] ; U1[9]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.321      ;
; 0.200 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[21]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.325      ;
; 0.201 ; xu[8]                         ; xu_1[8]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.324      ;
; 0.201 ; U1[7]                         ; U1_1[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.325      ;
; 0.202 ; xu[13]                        ; xu_1[13]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.325      ;
; 0.202 ; xu[3]                         ; xu_1[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.325      ;
; 0.202 ; LFSR_33:c1|shift_register[27] ; LFSR_33:c1|shift_register[7]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.326      ;
; 0.203 ; xu[5]                         ; xu_1[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.326      ;
; 0.203 ; U1[0]                         ; U1_1[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.328      ;
; 0.203 ; U1[2]                         ; U1_1[2]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.328      ;
; 0.203 ; LFSR_33:c1|shift_register[5]  ; U0[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.326      ;
; 0.203 ; LFSR_33:c1|shift_register[20] ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.327      ;
; 0.204 ; xu[2]                         ; xu_1[2]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.327      ;
; 0.205 ; U1[3]                         ; U1_1[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.328      ;
; 0.205 ; LFSR_33:c1|shift_register[11] ; LFSR_33:c1|shift_register[4]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; LFSR_33:c1|shift_register[11] ; LFSR_33:c1|shift_register[24]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[11]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.329      ;
; 0.206 ; LFSR_33:c1|shift_register[23] ; U1[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.330      ;
; 0.206 ; LFSR_33:c1|shift_register[23] ; LFSR_33:c1|shift_register[3]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.330      ;
; 0.208 ; LFSR_33:c1|shift_register[17] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.332      ;
; 0.208 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[31]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.332      ;
; 0.209 ; LFSR_33:c1|shift_register[17] ; LFSR_33:c1|shift_register[30]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.333      ;
; 0.209 ; LFSR_33:c1|shift_register[19] ; U1[3]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.332      ;
; 0.210 ; LFSR_33:c1|shift_register[17] ; U1[1]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.334      ;
; 0.210 ; LFSR_33:c1|shift_register[19] ; LFSR_33:c1|shift_register[32]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.333      ;
; 0.213 ; LFSR_33:c1|shift_register[19] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.336      ;
; 0.241 ; iplus[2]                      ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.225      ; 0.570      ;
; 0.250 ; LFSR_33:c1|shift_register[32] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.373      ;
; 0.253 ; LFSR_33:c1|shift_register[26] ; LFSR_33:c1|shift_register[6]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.377      ;
; 0.258 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.381      ;
; 0.262 ; LFSR_33:c1|shift_register[21] ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.387      ;
; 0.263 ; U1_1[10]                      ; U1_2[10]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.387      ;
; 0.264 ; U1_1[9]                       ; U1_2[9]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.387      ;
; 0.265 ; U1_1[15]                      ; U1_2[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.388      ;
; 0.265 ; U1[14]                        ; U1_1[14]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.389      ;
; 0.265 ; U1_1[8]                       ; U1_2[8]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.388      ;
; 0.267 ; LFSR_33:c1|shift_register[26] ; U1[10]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.391      ;
; 0.267 ; LFSR_33:c1|shift_register[2]  ; U0[2]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.392      ;
; 0.267 ; LFSR_33:c1|shift_register[2]  ; LFSR_33:c1|shift_register[15]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.392      ;
; 0.267 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[2]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.043      ; 0.394      ;
; 0.267 ; LFSR_33:c1|shift_register[9]  ; U0[9]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.043      ; 0.394      ;
; 0.267 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[22]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.043      ; 0.394      ;
; 0.268 ; LFSR_33:c1|shift_register[0]  ; U0[0]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.392      ;
; 0.268 ; LFSR_33:c1|shift_register[10] ; LFSR_33:c1|shift_register[23]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.392      ;
; 0.270 ; U1[8]                         ; U1_1[8]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.395      ;
; 0.271 ; LFSR_33:c1|shift_register[0]  ; LFSR_33:c1|shift_register[13]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.395      ;
; 0.272 ; LFSR_33:c1|shift_register[4]  ; LFSR_33:c1|shift_register[17]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.395      ;
; 0.272 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[25]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.395      ;
; 0.272 ; LFSR_33:c1|shift_register[6]  ; LFSR_33:c1|shift_register[19]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.038      ; 0.394      ;
; 0.272 ; LFSR_33:c1|shift_register[10] ; U0[10]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.397      ;
; 0.273 ; U1[5]                         ; U1_1[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.398      ;
; 0.273 ; LFSR_33:c1|shift_register[11] ; U0[11]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.398      ;
; 0.274 ; LFSR_33:c1|shift_register[12] ; U0[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.397      ;
; 0.276 ; xu[15]                        ; xu_1[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.399      ;
; 0.276 ; xu[11]                        ; xu_1[11]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.400      ;
; 0.276 ; U1[1]                         ; U1_1[1]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.400      ;
; 0.276 ; U1[4]                         ; U1_1[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.399      ;
; 0.276 ; LFSR_33:c1|shift_register[4]  ; U0[4]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.400      ;
; 0.276 ; LFSR_33:c1|shift_register[29] ; U1[13]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.401      ;
; 0.276 ; LFSR_33:c1|shift_register[16] ; iplus[0]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.401      ;
; 0.277 ; xu[4]                         ; xu_1[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.400      ;
; 0.278 ; U1[6]                         ; U1_1[6]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.402      ;
; 0.279 ; xu[10]                        ; xu_1[10]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.402      ;
; 0.280 ; LFSR_33:c1|shift_register[21] ; U1[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.405      ;
; 0.281 ; LFSR_33:c1|shift_register[5]  ; LFSR_33:c1|shift_register[18]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.038      ; 0.403      ;
; 0.285 ; LFSR_33:c1|shift_register[16] ; U1[0]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.410      ;
; 0.287 ; U1[7]                         ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.244      ; 0.635      ;
; 0.291 ; LFSR_33:c1|shift_register[16] ; LFSR_33:c1|shift_register[29]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.416      ;
; 0.295 ; LFSR_33:c1|shift_register[30] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.419      ;
; 0.297 ; LFSR_33:c1|shift_register[24] ; LFSR_33:c1|shift_register[4]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.421      ;
; 0.297 ; LFSR_33:c1|shift_register[25] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.420      ;
; 0.298 ; LFSR_33:c1|shift_register[31] ; LFSR_33:c1|shift_register[11]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.422      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -19.518  ; 0.144 ; N/A      ; N/A     ; -3.000              ;
;  i_clock         ; -19.518  ; 0.144 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -743.517 ; 0.0   ; 0.0      ; 0.0     ; -350.311            ;
;  i_clock         ; -743.517 ; 0.000 ; N/A      ; N/A     ; -350.311            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; zigout[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; isVal         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clock                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zigout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; isVal         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zigout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; isVal         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zigout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; isVal         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; i_clock    ; i_clock  ; 205426662 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; i_clock    ; i_clock  ; 205426662 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 190   ; 190  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; i_clock ; i_clock ; Base ; Constrained ;
+---------+---------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; isVal       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; isVal       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon May 09 21:26:34 2022
Info: Command: quartus_sta ZigVHDL -c ZigVHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ZigVHDL.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clock i_clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -19.518
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -19.518            -743.517 i_clock 
Info (332146): Worst-case hold slack is 0.345
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.345               0.000 i_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -350.311 i_clock 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -17.575
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.575            -660.143 i_clock 
Info (332146): Worst-case hold slack is 0.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.349               0.000 i_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -349.415 i_clock 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.981
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.981            -295.453 i_clock 
Info (332146): Worst-case hold slack is 0.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.144               0.000 i_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -245.998 i_clock 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4893 megabytes
    Info: Processing ended: Mon May 09 21:26:40 2022
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


