/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|* Assembly Writer Source Fragment                                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|* From: RISCV.td                                                             *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/

/// getMnemonic - This method is automatically generated by tablegen
/// from the instruction set description.
std::pair<const char *, uint64_t> RISCVInstPrinter::getMnemonic(const MCInst *MI) {

#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrs[] = {
  /* 0 */ "mop.r.0\t\0"
  /* 9 */ "mop.rr.0\t\0"
  /* 19 */ "mop.r.10\t\0"
  /* 29 */ "mop.r.20\t\0"
  /* 39 */ "mop.r.30\t\0"
  /* 49 */ "th.ff0\t\0"
  /* 57 */ "sha512sig0\t\0"
  /* 69 */ "sha256sig0\t\0"
  /* 81 */ "sha512sum0\t\0"
  /* 93 */ "sha256sum0\t\0"
  /* 105 */ "sm3p0\t\0"
  /* 112 */ "mop.r.1\t\0"
  /* 121 */ "mop.rr.1\t\0"
  /* 131 */ "cm.mvsa01\t\0"
  /* 142 */ "mop.r.11\t\0"
  /* 152 */ "mop.r.21\t\0"
  /* 162 */ "mop.r.31\t\0"
  /* 172 */ "th.ff1\t\0"
  /* 180 */ "cv.ff1\t\0"
  /* 188 */ "sha512sig1\t\0"
  /* 200 */ "sha256sig1\t\0"
  /* 212 */ "sf.cdiscard.d.l1\t\0"
  /* 230 */ "sf.cflush.d.l1\t\0"
  /* 246 */ "th.dcache.cpal1\t\0"
  /* 263 */ "th.dcache.cval1\t\0"
  /* 280 */ "cv.fl1\t\0"
  /* 288 */ "sha512sum1\t\0"
  /* 300 */ "sha256sum1\t\0"
  /* 312 */ "sm3p1\t\0"
  /* 319 */ "mop.r.2\t\0"
  /* 328 */ "mop.rr.2\t\0"
  /* 338 */ "mop.r.12\t\0"
  /* 348 */ "mop.r.22\t\0"
  /* 358 */ "vsext.vf2\t\0"
  /* 369 */ "vzext.vf2\t\0"
  /* 380 */ "aes64ks2\t\0"
  /* 390 */ "cv.sub.div2\t\0"
  /* 403 */ "cv.add.div2\t\0"
  /* 416 */ "cv.cplxmul.i.div2\t\0"
  /* 435 */ "cv.subrotmj.div2\t\0"
  /* 453 */ "cv.cplxmul.r.div2\t\0"
  /* 472 */ "sf.vqmacc.2x8x2\t\0"
  /* 489 */ "sf.vqmaccus.2x8x2\t\0"
  /* 508 */ "sf.vqmaccu.2x8x2\t\0"
  /* 526 */ "sf.vqmaccsu.2x8x2\t\0"
  /* 545 */ "mop.r.3\t\0"
  /* 554 */ "mop.rr.3\t\0"
  /* 564 */ "mop.r.13\t\0"
  /* 574 */ "mop.r.23\t\0"
  /* 584 */ "mop.r.4\t\0"
  /* 593 */ "mop.rr.4\t\0"
  /* 603 */ "mop.r.14\t\0"
  /* 613 */ "mop.r.24\t\0"
  /* 623 */ "c.srai64\t\0"
  /* 633 */ "c.slli64\t\0"
  /* 643 */ "c.srli64\t\0"
  /* 653 */ "vsext.vf4\t\0"
  /* 664 */ "vzext.vf4\t\0"
  /* 675 */ "xperm4\t\0"
  /* 683 */ "cv.sub.div4\t\0"
  /* 696 */ "cv.add.div4\t\0"
  /* 709 */ "cv.cplxmul.i.div4\t\0"
  /* 728 */ "cv.subrotmj.div4\t\0"
  /* 746 */ "cv.cplxmul.r.div4\t\0"
  /* 765 */ "sf.vfwmacc.4x4x4\t\0"
  /* 783 */ "sf.vqmacc.4x8x4\t\0"
  /* 800 */ "sf.vqmaccus.4x8x4\t\0"
  /* 819 */ "sf.vqmaccu.4x8x4\t\0"
  /* 837 */ "sf.vqmaccsu.4x8x4\t\0"
  /* 856 */ "mop.r.5\t\0"
  /* 865 */ "mop.rr.5\t\0"
  /* 875 */ "mop.r.15\t\0"
  /* 885 */ "mop.r.25\t\0"
  /* 895 */ "mop.r.6\t\0"
  /* 904 */ "mop.rr.6\t\0"
  /* 914 */ "mop.r.16\t\0"
  /* 924 */ "fcvt.s.bf16\t\0"
  /* 937 */ "mop.r.26\t\0"
  /* 947 */ "mop.r.7\t\0"
  /* 956 */ "mop.rr.7\t\0"
  /* 966 */ "mop.r.17\t\0"
  /* 976 */ "mop.r.27\t\0"
  /* 986 */ "mop.r.8\t\0"
  /* 995 */ "mop.r.18\t\0"
  /* 1005 */ "mop.r.28\t\0"
  /* 1015 */ "vsext.vf8\t\0"
  /* 1026 */ "vzext.vf8\t\0"
  /* 1037 */ "xperm8\t\0"
  /* 1045 */ "brev8\t\0"
  /* 1052 */ "cv.sub.div8\t\0"
  /* 1065 */ "cv.add.div8\t\0"
  /* 1078 */ "cv.cplxmul.i.div8\t\0"
  /* 1097 */ "cv.subrotmj.div8\t\0"
  /* 1115 */ "cv.cplxmul.r.div8\t\0"
  /* 1134 */ "mop.r.9\t\0"
  /* 1143 */ "mop.r.19\t\0"
  /* 1153 */ "mop.r.29\t\0"
  /* 1163 */ "lga\t\0"
  /* 1168 */ "th.lbia\t\0"
  /* 1177 */ "th.sbia\t\0"
  /* 1186 */ "th.ldia\t\0"
  /* 1195 */ "th.sdia\t\0"
  /* 1204 */ "th.lhia\t\0"
  /* 1213 */ "th.shia\t\0"
  /* 1222 */ "th.lbuia\t\0"
  /* 1232 */ "th.lhuia\t\0"
  /* 1242 */ "th.lwuia\t\0"
  /* 1252 */ "th.lwia\t\0"
  /* 1261 */ "th.swia\t\0"
  /* 1270 */ "lla\t\0"
  /* 1275 */ "th.mula\t\0"
  /* 1284 */ "sfence.vma\t\0"
  /* 1296 */ "sinval.vma\t\0"
  /* 1308 */ "hfence.gvma\t\0"
  /* 1321 */ "hinval.gvma\t\0"
  /* 1334 */ "hfence.vvma\t\0"
  /* 1347 */ "hinval.vvma\t\0"
  /* 1360 */ "th.dcache.cpa\t\0"
  /* 1375 */ "th.dcache.ipa\t\0"
  /* 1390 */ "th.icache.ipa\t\0"
  /* 1405 */ "th.dcache.cipa\t\0"
  /* 1421 */ "sra\t\0"
  /* 1426 */ "th.dcache.cva\t\0"
  /* 1441 */ "th.dcache.iva\t\0"
  /* 1456 */ "th.icache.iva\t\0"
  /* 1471 */ "th.dcache.civa\t\0"
  /* 1487 */ "cv.shuffle2.b\t\0"
  /* 1502 */ "cv.sra.b\t\0"
  /* 1512 */ "cv.sub.b\t\0"
  /* 1522 */ "orc.b\t\0"
  /* 1529 */ "cv.sra.sc.b\t\0"
  /* 1542 */ "cv.sub.sc.b\t\0"
  /* 1555 */ "cv.add.sc.b\t\0"
  /* 1568 */ "cv.and.sc.b\t\0"
  /* 1581 */ "cv.cmpge.sc.b\t\0"
  /* 1596 */ "cv.cmple.sc.b\t\0"
  /* 1611 */ "cv.cmpne.sc.b\t\0"
  /* 1626 */ "cv.avg.sc.b\t\0"
  /* 1639 */ "cv.sll.sc.b\t\0"
  /* 1652 */ "cv.srl.sc.b\t\0"
  /* 1665 */ "cv.min.sc.b\t\0"
  /* 1678 */ "cv.dotsp.sc.b\t\0"
  /* 1693 */ "cv.sdotsp.sc.b\t\0"
  /* 1709 */ "cv.dotusp.sc.b\t\0"
  /* 1725 */ "cv.sdotusp.sc.b\t\0"
  /* 1742 */ "cv.dotup.sc.b\t\0"
  /* 1757 */ "cv.sdotup.sc.b\t\0"
  /* 1773 */ "cv.cmpeq.sc.b\t\0"
  /* 1788 */ "cv.or.sc.b\t\0"
  /* 1800 */ "cv.xor.sc.b\t\0"
  /* 1813 */ "cv.cmpgt.sc.b\t\0"
  /* 1828 */ "cv.cmplt.sc.b\t\0"
  /* 1843 */ "cv.cmpgeu.sc.b\t\0"
  /* 1859 */ "cv.cmpleu.sc.b\t\0"
  /* 1875 */ "cv.avgu.sc.b\t\0"
  /* 1889 */ "cv.minu.sc.b\t\0"
  /* 1903 */ "cv.cmpgtu.sc.b\t\0"
  /* 1919 */ "cv.cmpltu.sc.b\t\0"
  /* 1935 */ "cv.maxu.sc.b\t\0"
  /* 1949 */ "cv.max.sc.b\t\0"
  /* 1962 */ "cv.add.b\t\0"
  /* 1972 */ "amoadd.b\t\0"
  /* 1982 */ "cv.and.b\t\0"
  /* 1992 */ "amoand.b\t\0"
  /* 2002 */ "cv.cmpge.b\t\0"
  /* 2014 */ "cv.shuffle.b\t\0"
  /* 2028 */ "cv.cmple.b\t\0"
  /* 2040 */ "cv.cmpne.b\t\0"
  /* 2052 */ "cv.avg.b\t\0"
  /* 2062 */ "cv.shufflei0.sci.b\t\0"
  /* 2082 */ "cv.shufflei1.sci.b\t\0"
  /* 2102 */ "cv.shufflei2.sci.b\t\0"
  /* 2122 */ "cv.shufflei3.sci.b\t\0"
  /* 2142 */ "cv.sra.sci.b\t\0"
  /* 2156 */ "cv.sub.sci.b\t\0"
  /* 2170 */ "cv.add.sci.b\t\0"
  /* 2184 */ "cv.and.sci.b\t\0"
  /* 2198 */ "cv.cmpge.sci.b\t\0"
  /* 2214 */ "cv.cmple.sci.b\t\0"
  /* 2230 */ "cv.cmpne.sci.b\t\0"
  /* 2246 */ "cv.avg.sci.b\t\0"
  /* 2260 */ "cv.sll.sci.b\t\0"
  /* 2274 */ "cv.srl.sci.b\t\0"
  /* 2288 */ "cv.min.sci.b\t\0"
  /* 2302 */ "cv.dotsp.sci.b\t\0"
  /* 2318 */ "cv.sdotsp.sci.b\t\0"
  /* 2335 */ "cv.dotusp.sci.b\t\0"
  /* 2352 */ "cv.sdotusp.sci.b\t\0"
  /* 2370 */ "cv.dotup.sci.b\t\0"
  /* 2386 */ "cv.sdotup.sci.b\t\0"
  /* 2403 */ "cv.cmpeq.sci.b\t\0"
  /* 2419 */ "cv.or.sci.b\t\0"
  /* 2432 */ "cv.xor.sci.b\t\0"
  /* 2446 */ "cv.cmpgt.sci.b\t\0"
  /* 2462 */ "cv.cmplt.sci.b\t\0"
  /* 2478 */ "cv.cmpgeu.sci.b\t\0"
  /* 2495 */ "cv.cmpleu.sci.b\t\0"
  /* 2512 */ "cv.avgu.sci.b\t\0"
  /* 2527 */ "cv.minu.sci.b\t\0"
  /* 2542 */ "cv.cmpgtu.sci.b\t\0"
  /* 2559 */ "cv.cmpltu.sci.b\t\0"
  /* 2576 */ "cv.maxu.sci.b\t\0"
  /* 2591 */ "cv.max.sci.b\t\0"
  /* 2605 */ "cv.packhi.b\t\0"
  /* 2618 */ "cv.sll.b\t\0"
  /* 2628 */ "cv.srl.b\t\0"
  /* 2638 */ "cv.min.b\t\0"
  /* 2648 */ "amomin.b\t\0"
  /* 2658 */ "cv.packlo.b\t\0"
  /* 2671 */ "amoswap.b\t\0"
  /* 2682 */ "cv.dotsp.b\t\0"
  /* 2694 */ "cv.sdotsp.b\t\0"
  /* 2707 */ "cv.dotusp.b\t\0"
  /* 2720 */ "cv.sdotusp.b\t\0"
  /* 2734 */ "cv.dotup.b\t\0"
  /* 2746 */ "cv.sdotup.b\t\0"
  /* 2759 */ "cv.cmpeq.b\t\0"
  /* 2771 */ "cv.or.b\t\0"
  /* 2780 */ "amoor.b\t\0"
  /* 2789 */ "cv.xor.b\t\0"
  /* 2799 */ "amoxor.b\t\0"
  /* 2809 */ "amocas.b\t\0"
  /* 2819 */ "cv.abs.b\t\0"
  /* 2829 */ "cv.extract.b\t\0"
  /* 2843 */ "cv.cmpgt.b\t\0"
  /* 2855 */ "cv.cmplt.b\t\0"
  /* 2867 */ "cv.insert.b\t\0"
  /* 2880 */ "c.sext.b\t\0"
  /* 2890 */ "c.zext.b\t\0"
  /* 2900 */ "cv.cmpgeu.b\t\0"
  /* 2913 */ "cv.cmpleu.b\t\0"
  /* 2926 */ "cv.avgu.b\t\0"
  /* 2937 */ "cv.minu.b\t\0"
  /* 2948 */ "amominu.b\t\0"
  /* 2959 */ "cv.extractu.b\t\0"
  /* 2974 */ "cv.cmpgtu.b\t\0"
  /* 2987 */ "cv.cmpltu.b\t\0"
  /* 3000 */ "cv.maxu.b\t\0"
  /* 3011 */ "amomaxu.b\t\0"
  /* 3022 */ "hlv.b\t\0"
  /* 3029 */ "hsv.b\t\0"
  /* 3036 */ "cv.max.b\t\0"
  /* 3046 */ "amomax.b\t\0"
  /* 3056 */ "th.lbib\t\0"
  /* 3065 */ "th.sbib\t\0"
  /* 3074 */ "th.ldib\t\0"
  /* 3083 */ "th.sdib\t\0"
  /* 3092 */ "th.lhib\t\0"
  /* 3101 */ "th.shib\t\0"
  /* 3110 */ "th.lbuib\t\0"
  /* 3120 */ "th.lhuib\t\0"
  /* 3130 */ "th.lwuib\t\0"
  /* 3140 */ "th.lwib\t\0"
  /* 3149 */ "th.swib\t\0"
  /* 3158 */ "cv.lb\t\0"
  /* 3165 */ "cv.clb\t\0"
  /* 3173 */ "th.lrb\t\0"
  /* 3181 */ "th.srb\t\0"
  /* 3189 */ "th.lurb\t\0"
  /* 3198 */ "th.surb\t\0"
  /* 3207 */ "qk.c.sb\t\0"
  /* 3216 */ "cv.sb\t\0"
  /* 3223 */ "c.sub\t\0"
  /* 3230 */ "cv.mac\t\0"
  /* 3238 */ "vt.maskc\t\0"
  /* 3248 */ "auipc\t\0"
  /* 3255 */ "csrrc\t\0"
  /* 3262 */ "la.tlsdesc\t\0"
  /* 3274 */ "fsub.d\t\0"
  /* 3282 */ "fmsub.d\t\0"
  /* 3291 */ "fnmsub.d\t\0"
  /* 3301 */ "sc.d\t\0"
  /* 3307 */ "fadd.d\t\0"
  /* 3315 */ "fmadd.d\t\0"
  /* 3324 */ "fnmadd.d\t\0"
  /* 3334 */ "amoadd.d\t\0"
  /* 3344 */ "amoand.d\t\0"
  /* 3354 */ "fround.d\t\0"
  /* 3364 */ "fle.d\t\0"
  /* 3371 */ "fcvt.h.d\t\0"
  /* 3381 */ "fli.d\t\0"
  /* 3388 */ "fsgnj.d\t\0"
  /* 3397 */ "fcvt.l.d\t\0"
  /* 3407 */ "fmul.d\t\0"
  /* 3415 */ "fminm.d\t\0"
  /* 3424 */ "fmaxm.d\t\0"
  /* 3433 */ "fmin.d\t\0"
  /* 3441 */ "amomin.d\t\0"
  /* 3451 */ "fsgnjn.d\t\0"
  /* 3461 */ "ssamoswap.d\t\0"
  /* 3474 */ "feq.d\t\0"
  /* 3481 */ "fleq.d\t\0"
  /* 3489 */ "fltq.d\t\0"
  /* 3497 */ "lr.d\t\0"
  /* 3503 */ "amoor.d\t\0"
  /* 3512 */ "amoxor.d\t\0"
  /* 3522 */ "fcvt.s.d\t\0"
  /* 3532 */ "amocas.d\t\0"
  /* 3542 */ "fclass.d\t\0"
  /* 3552 */ "flt.d\t\0"
  /* 3559 */ "fsqrt.d\t\0"
  /* 3568 */ "fcvt.lu.d\t\0"
  /* 3579 */ "amominu.d\t\0"
  /* 3590 */ "fcvt.wu.d\t\0"
  /* 3601 */ "amomaxu.d\t\0"
  /* 3612 */ "fdiv.d\t\0"
  /* 3620 */ "hlv.d\t\0"
  /* 3627 */ "hsv.d\t\0"
  /* 3634 */ "fcvtmod.w.d\t\0"
  /* 3647 */ "fcvt.w.d\t\0"
  /* 3657 */ "fmvh.x.d\t\0"
  /* 3667 */ "fmv.x.d\t\0"
  /* 3676 */ "fmax.d\t\0"
  /* 3684 */ "amomax.d\t\0"
  /* 3694 */ "fsgnjx.d\t\0"
  /* 3704 */ "froundnx.d\t\0"
  /* 3716 */ "c.add\t\0"
  /* 3723 */ "sh1add\t\0"
  /* 3731 */ "sh2add\t\0"
  /* 3739 */ "sh3add\t\0"
  /* 3747 */ "th.ldd\t\0"
  /* 3755 */ "th.sdd\t\0"
  /* 3763 */ "sm4ed\t\0"
  /* 3770 */ "la.tls.gd\t\0"
  /* 3781 */ "c.ld\t\0"
  /* 3787 */ "c.fld\t\0"
  /* 3794 */ "c.and\t\0"
  /* 3801 */ "th.lrd\t\0"
  /* 3809 */ "th.flrd\t\0"
  /* 3818 */ "th.srd\t\0"
  /* 3826 */ "th.fsrd\t\0"
  /* 3835 */ "th.lurd\t\0"
  /* 3844 */ "th.flurd\t\0"
  /* 3854 */ "th.surd\t\0"
  /* 3863 */ "th.fsurd\t\0"
  /* 3873 */ "c.sd\t\0"
  /* 3879 */ "c.fsd\t\0"
  /* 3886 */ "th.lwud\t\0"
  /* 3895 */ "th.lwd\t\0"
  /* 3903 */ "th.swd\t\0"
  /* 3911 */ "fence\t\0"
  /* 3918 */ "bge\t\0"
  /* 3923 */ "la.tls.ie\t\0"
  /* 3934 */ "bne\t\0"
  /* 3939 */ "vfmv.s.f\t\0"
  /* 3949 */ "vfmv.v.f\t\0"
  /* 3959 */ "sf.vfnrclip.xu.f.qf\t\0"
  /* 3980 */ "sf.vfnrclip.x.f.qf\t\0"
  /* 4000 */ "vfwmaccbf16.vf\t\0"
  /* 4016 */ "vfsub.vf\t\0"
  /* 4026 */ "vfmsub.vf\t\0"
  /* 4037 */ "vfnmsub.vf\t\0"
  /* 4049 */ "vfrsub.vf\t\0"
  /* 4060 */ "vfwsub.vf\t\0"
  /* 4071 */ "vfmsac.vf\t\0"
  /* 4082 */ "vfnmsac.vf\t\0"
  /* 4094 */ "vfwnmsac.vf\t\0"
  /* 4107 */ "vfwmsac.vf\t\0"
  /* 4119 */ "vfmacc.vf\t\0"
  /* 4130 */ "vfnmacc.vf\t\0"
  /* 4142 */ "vfwnmacc.vf\t\0"
  /* 4155 */ "vfwmacc.vf\t\0"
  /* 4167 */ "vfadd.vf\t\0"
  /* 4177 */ "vfmadd.vf\t\0"
  /* 4188 */ "vfnmadd.vf\t\0"
  /* 4200 */ "vfwadd.vf\t\0"
  /* 4211 */ "vmfge.vf\t\0"
  /* 4221 */ "vmfle.vf\t\0"
  /* 4231 */ "vmfne.vf\t\0"
  /* 4241 */ "vfsgnj.vf\t\0"
  /* 4252 */ "vfmul.vf\t\0"
  /* 4262 */ "vfwmul.vf\t\0"
  /* 4273 */ "vfmin.vf\t\0"
  /* 4283 */ "vfsgnjn.vf\t\0"
  /* 4295 */ "vfslide1down.vf\t\0"
  /* 4312 */ "vfslide1up.vf\t\0"
  /* 4327 */ "vmfeq.vf\t\0"
  /* 4337 */ "vmfgt.vf\t\0"
  /* 4347 */ "vmflt.vf\t\0"
  /* 4357 */ "vfdiv.vf\t\0"
  /* 4367 */ "vfrdiv.vf\t\0"
  /* 4378 */ "vfmax.vf\t\0"
  /* 4388 */ "vfsgnjx.vf\t\0"
  /* 4400 */ "vfwsub.wf\t\0"
  /* 4411 */ "vfwadd.wf\t\0"
  /* 4422 */ "cv.shuffle2.h\t\0"
  /* 4437 */ "cv.sra.h\t\0"
  /* 4447 */ "cv.sub.h\t\0"
  /* 4457 */ "fsub.h\t\0"
  /* 4465 */ "fmsub.h\t\0"
  /* 4474 */ "fnmsub.h\t\0"
  /* 4484 */ "cv.sra.sc.h\t\0"
  /* 4497 */ "cv.sub.sc.h\t\0"
  /* 4510 */ "cv.add.sc.h\t\0"
  /* 4523 */ "cv.and.sc.h\t\0"
  /* 4536 */ "cv.cmpge.sc.h\t\0"
  /* 4551 */ "cv.cmple.sc.h\t\0"
  /* 4566 */ "cv.cmpne.sc.h\t\0"
  /* 4581 */ "cv.avg.sc.h\t\0"
  /* 4594 */ "cv.sll.sc.h\t\0"
  /* 4607 */ "cv.srl.sc.h\t\0"
  /* 4620 */ "cv.min.sc.h\t\0"
  /* 4633 */ "cv.dotsp.sc.h\t\0"
  /* 4648 */ "cv.sdotsp.sc.h\t\0"
  /* 4664 */ "cv.dotusp.sc.h\t\0"
  /* 4680 */ "cv.sdotusp.sc.h\t\0"
  /* 4697 */ "cv.dotup.sc.h\t\0"
  /* 4712 */ "cv.sdotup.sc.h\t\0"
  /* 4728 */ "cv.cmpeq.sc.h\t\0"
  /* 4743 */ "cv.or.sc.h\t\0"
  /* 4755 */ "cv.xor.sc.h\t\0"
  /* 4768 */ "cv.cmpgt.sc.h\t\0"
  /* 4783 */ "cv.cmplt.sc.h\t\0"
  /* 4798 */ "cv.cmpgeu.sc.h\t\0"
  /* 4814 */ "cv.cmpleu.sc.h\t\0"
  /* 4830 */ "cv.avgu.sc.h\t\0"
  /* 4844 */ "cv.minu.sc.h\t\0"
  /* 4858 */ "cv.cmpgtu.sc.h\t\0"
  /* 4874 */ "cv.cmpltu.sc.h\t\0"
  /* 4890 */ "cv.maxu.sc.h\t\0"
  /* 4904 */ "cv.max.sc.h\t\0"
  /* 4917 */ "fcvt.d.h\t\0"
  /* 4927 */ "cv.add.h\t\0"
  /* 4937 */ "fadd.h\t\0"
  /* 4945 */ "fmadd.h\t\0"
  /* 4954 */ "fnmadd.h\t\0"
  /* 4964 */ "amoadd.h\t\0"
  /* 4974 */ "cv.and.h\t\0"
  /* 4984 */ "amoand.h\t\0"
  /* 4994 */ "fround.h\t\0"
  /* 5004 */ "cv.cmpge.h\t\0"
  /* 5016 */ "cv.shuffle.h\t\0"
  /* 5030 */ "cv.cmple.h\t\0"
  /* 5042 */ "cv.cmpne.h\t\0"
  /* 5054 */ "cv.avg.h\t\0"
  /* 5064 */ "cv.sra.sci.h\t\0"
  /* 5078 */ "cv.sub.sci.h\t\0"
  /* 5092 */ "cv.add.sci.h\t\0"
  /* 5106 */ "cv.and.sci.h\t\0"
  /* 5120 */ "cv.cmpge.sci.h\t\0"
  /* 5136 */ "cv.shuffle.sci.h\t\0"
  /* 5154 */ "cv.cmple.sci.h\t\0"
  /* 5170 */ "cv.cmpne.sci.h\t\0"
  /* 5186 */ "cv.avg.sci.h\t\0"
  /* 5200 */ "cv.sll.sci.h\t\0"
  /* 5214 */ "cv.srl.sci.h\t\0"
  /* 5228 */ "cv.min.sci.h\t\0"
  /* 5242 */ "cv.dotsp.sci.h\t\0"
  /* 5258 */ "cv.sdotsp.sci.h\t\0"
  /* 5275 */ "cv.dotusp.sci.h\t\0"
  /* 5292 */ "cv.sdotusp.sci.h\t\0"
  /* 5310 */ "cv.dotup.sci.h\t\0"
  /* 5326 */ "cv.sdotup.sci.h\t\0"
  /* 5343 */ "cv.cmpeq.sci.h\t\0"
  /* 5359 */ "cv.or.sci.h\t\0"
  /* 5372 */ "cv.xor.sci.h\t\0"
  /* 5386 */ "cv.cmpgt.sci.h\t\0"
  /* 5402 */ "cv.cmplt.sci.h\t\0"
  /* 5418 */ "cv.cmpgeu.sci.h\t\0"
  /* 5435 */ "cv.cmpleu.sci.h\t\0"
  /* 5452 */ "cv.avgu.sci.h\t\0"
  /* 5467 */ "cv.minu.sci.h\t\0"
  /* 5482 */ "cv.cmpgtu.sci.h\t\0"
  /* 5499 */ "cv.cmpltu.sci.h\t\0"
  /* 5516 */ "cv.maxu.sci.h\t\0"
  /* 5531 */ "cv.max.sci.h\t\0"
  /* 5545 */ "fli.h\t\0"
  /* 5552 */ "fsgnj.h\t\0"
  /* 5561 */ "cv.pack.h\t\0"
  /* 5572 */ "fcvt.l.h\t\0"
  /* 5582 */ "cv.sll.h\t\0"
  /* 5592 */ "cv.srl.h\t\0"
  /* 5602 */ "fmul.h\t\0"
  /* 5610 */ "fminm.h\t\0"
  /* 5619 */ "fmaxm.h\t\0"
  /* 5628 */ "cv.min.h\t\0"
  /* 5638 */ "fmin.h\t\0"
  /* 5646 */ "amomin.h\t\0"
  /* 5656 */ "fsgnjn.h\t\0"
  /* 5666 */ "amoswap.h\t\0"
  /* 5677 */ "cv.dotsp.h\t\0"
  /* 5689 */ "cv.sdotsp.h\t\0"
  /* 5702 */ "cv.dotusp.h\t\0"
  /* 5715 */ "cv.sdotusp.h\t\0"
  /* 5729 */ "cv.dotup.h\t\0"
  /* 5741 */ "cv.sdotup.h\t\0"
  /* 5754 */ "feq.h\t\0"
  /* 5761 */ "fleq.h\t\0"
  /* 5769 */ "cv.cmpeq.h\t\0"
  /* 5781 */ "fltq.h\t\0"
  /* 5789 */ "cv.or.h\t\0"
  /* 5798 */ "amoor.h\t\0"
  /* 5807 */ "cv.xor.h\t\0"
  /* 5817 */ "amoxor.h\t\0"
  /* 5827 */ "fcvt.s.h\t\0"
  /* 5837 */ "amocas.h\t\0"
  /* 5847 */ "cv.abs.h\t\0"
  /* 5857 */ "fclass.h\t\0"
  /* 5867 */ "cv.extract.h\t\0"
  /* 5881 */ "cv.cmpgt.h\t\0"
  /* 5893 */ "flt.h\t\0"
  /* 5900 */ "cv.cmplt.h\t\0"
  /* 5912 */ "cv.insert.h\t\0"
  /* 5925 */ "fsqrt.h\t\0"
  /* 5934 */ "c.sext.h\t\0"
  /* 5944 */ "c.zext.h\t\0"
  /* 5954 */ "cv.cmpgeu.h\t\0"
  /* 5967 */ "cv.cmpleu.h\t\0"
  /* 5980 */ "cv.avgu.h\t\0"
  /* 5991 */ "fcvt.lu.h\t\0"
  /* 6002 */ "cv.minu.h\t\0"
  /* 6013 */ "amominu.h\t\0"
  /* 6024 */ "cv.extractu.h\t\0"
  /* 6039 */ "cv.cmpgtu.h\t\0"
  /* 6052 */ "cv.cmpltu.h\t\0"
  /* 6065 */ "fcvt.wu.h\t\0"
  /* 6076 */ "cv.maxu.h\t\0"
  /* 6087 */ "amomaxu.h\t\0"
  /* 6098 */ "fdiv.h\t\0"
  /* 6106 */ "hlv.h\t\0"
  /* 6113 */ "hsv.h\t\0"
  /* 6120 */ "fcvt.w.h\t\0"
  /* 6130 */ "fmv.x.h\t\0"
  /* 6139 */ "cv.max.h\t\0"
  /* 6149 */ "fmax.h\t\0"
  /* 6157 */ "amomax.h\t\0"
  /* 6167 */ "fsgnjx.h\t\0"
  /* 6177 */ "froundnx.h\t\0"
  /* 6189 */ "sha512sig0h\t\0"
  /* 6202 */ "sha512sig1h\t\0"
  /* 6215 */ "th.mulah\t\0"
  /* 6225 */ "packh\t\0"
  /* 6232 */ "c.lh\t\0"
  /* 6238 */ "cv.lh\t\0"
  /* 6245 */ "flh\t\0"
  /* 6250 */ "clmulh\t\0"
  /* 6258 */ "th.lrh\t\0"
  /* 6266 */ "th.srh\t\0"
  /* 6274 */ "th.lurh\t\0"
  /* 6283 */ "th.surh\t\0"
  /* 6292 */ "qk.c.sh\t\0"
  /* 6301 */ "cv.sh\t\0"
  /* 6308 */ "fsh\t\0"
  /* 6313 */ "th.mulsh\t\0"
  /* 6323 */ "cbo.flush\t\0"
  /* 6334 */ "cm.push\t\0"
  /* 6343 */ "c.sspush\t\0"
  /* 6353 */ "sf.vc.i\t\0"
  /* 6362 */ "prefetch.i\t\0"
  /* 6374 */ "cv.cplxmul.i\t\0"
  /* 6388 */ "sf.vc.v.i\t\0"
  /* 6399 */ "vmv.v.i\t\0"
  /* 6408 */ "aes64ks1i\t\0"
  /* 6419 */ "c.srai\t\0"
  /* 6427 */ "csrrci\t\0"
  /* 6435 */ "c.addi\t\0"
  /* 6443 */ "c.andi\t\0"
  /* 6451 */ "c.li\t\0"
  /* 6457 */ "c.slli\t\0"
  /* 6465 */ "c.srli\t\0"
  /* 6473 */ "vsetivli\t\0"
  /* 6483 */ "vsetvli\t\0"
  /* 6492 */ "aes32dsmi\t\0"
  /* 6503 */ "aes32esmi\t\0"
  /* 6514 */ "bclri\t\0"
  /* 6521 */ "rori\t\0"
  /* 6527 */ "xori\t\0"
  /* 6533 */ "th.srri\t\0"
  /* 6542 */ "aes32dsi\t\0"
  /* 6552 */ "aes32esi\t\0"
  /* 6562 */ "csrrsi\t\0"
  /* 6570 */ "bseti\t\0"
  /* 6577 */ "slti\t\0"
  /* 6583 */ "bexti\t\0"
  /* 6590 */ "c.lui\t\0"
  /* 6597 */ "vaeskf1.vi\t\0"
  /* 6609 */ "vaeskf2.vi\t\0"
  /* 6621 */ "vssra.vi\t\0"
  /* 6631 */ "vsra.vi\t\0"
  /* 6640 */ "vrsub.vi\t\0"
  /* 6650 */ "vsm3c.vi\t\0"
  /* 6660 */ "vmadc.vi\t\0"
  /* 6670 */ "vsadd.vi\t\0"
  /* 6680 */ "vadd.vi\t\0"
  /* 6689 */ "vand.vi\t\0"
  /* 6698 */ "vmsge.vi\t\0"
  /* 6708 */ "vmsle.vi\t\0"
  /* 6718 */ "vmsne.vi\t\0"
  /* 6728 */ "vsm4k.vi\t\0"
  /* 6738 */ "vsll.vi\t\0"
  /* 6747 */ "vwsll.vi\t\0"
  /* 6757 */ "vssrl.vi\t\0"
  /* 6767 */ "vsrl.vi\t\0"
  /* 6776 */ "vslidedown.vi\t\0"
  /* 6791 */ "vslideup.vi\t\0"
  /* 6804 */ "vmseq.vi\t\0"
  /* 6814 */ "vrgather.vi\t\0"
  /* 6827 */ "vror.vi\t\0"
  /* 6836 */ "vor.vi\t\0"
  /* 6844 */ "vxor.vi\t\0"
  /* 6853 */ "vmsgt.vi\t\0"
  /* 6863 */ "vmslt.vi\t\0"
  /* 6873 */ "vsaddu.vi\t\0"
  /* 6884 */ "vmsgeu.vi\t\0"
  /* 6895 */ "vmsleu.vi\t\0"
  /* 6906 */ "vmsgtu.vi\t\0"
  /* 6917 */ "vmsltu.vi\t\0"
  /* 6928 */ "binvi\t\0"
  /* 6935 */ "vnsra.wi\t\0"
  /* 6945 */ "vnsrl.wi\t\0"
  /* 6955 */ "vnclip.wi\t\0"
  /* 6966 */ "vnclipu.wi\t\0"
  /* 6978 */ "csrrwi\t\0"
  /* 6986 */ "c.j\t\0"
  /* 6991 */ "cv.subrotmj\t\0"
  /* 7004 */ "cv.cplxconj\t\0"
  /* 7017 */ "cv.pack\t\0"
  /* 7026 */ "c.sspopchk\t\0"
  /* 7038 */ "fcvt.d.l\t\0"
  /* 7048 */ "fcvt.h.l\t\0"
  /* 7058 */ "fcvt.s.l\t\0"
  /* 7068 */ "sha512sig0l\t\0"
  /* 7081 */ "sha512sig1l\t\0"
  /* 7094 */ "c.jal\t\0"
  /* 7101 */ "cbo.inval\t\0"
  /* 7112 */ "tail\t\0"
  /* 7118 */ "call\t\0"
  /* 7124 */ "sll\t\0"
  /* 7129 */ "rol\t\0"
  /* 7134 */ "amoadd.b.rl\t\0"
  /* 7147 */ "amoand.b.rl\t\0"
  /* 7160 */ "amomin.b.rl\t\0"
  /* 7173 */ "amoswap.b.rl\t\0"
  /* 7187 */ "amoor.b.rl\t\0"
  /* 7199 */ "amoxor.b.rl\t\0"
  /* 7212 */ "amocas.b.rl\t\0"
  /* 7225 */ "amominu.b.rl\t\0"
  /* 7239 */ "amomaxu.b.rl\t\0"
  /* 7253 */ "amomax.b.rl\t\0"
  /* 7266 */ "sb.rl\t\0"
  /* 7273 */ "sc.d.rl\t\0"
  /* 7282 */ "amoadd.d.rl\t\0"
  /* 7295 */ "amoand.d.rl\t\0"
  /* 7308 */ "amomin.d.rl\t\0"
  /* 7321 */ "ssamoswap.d.rl\t\0"
  /* 7337 */ "lr.d.rl\t\0"
  /* 7346 */ "amoor.d.rl\t\0"
  /* 7358 */ "amoxor.d.rl\t\0"
  /* 7371 */ "amocas.d.rl\t\0"
  /* 7384 */ "amominu.d.rl\t\0"
  /* 7398 */ "amomaxu.d.rl\t\0"
  /* 7412 */ "amomax.d.rl\t\0"
  /* 7425 */ "sd.rl\t\0"
  /* 7432 */ "amoadd.h.rl\t\0"
  /* 7445 */ "amoand.h.rl\t\0"
  /* 7458 */ "amomin.h.rl\t\0"
  /* 7471 */ "amoswap.h.rl\t\0"
  /* 7485 */ "amoor.h.rl\t\0"
  /* 7497 */ "amoxor.h.rl\t\0"
  /* 7510 */ "amocas.h.rl\t\0"
  /* 7523 */ "amominu.h.rl\t\0"
  /* 7537 */ "amomaxu.h.rl\t\0"
  /* 7551 */ "amomax.h.rl\t\0"
  /* 7564 */ "sh.rl\t\0"
  /* 7571 */ "amocas.q.rl\t\0"
  /* 7584 */ "sc.w.rl\t\0"
  /* 7593 */ "amoadd.w.rl\t\0"
  /* 7606 */ "amoand.w.rl\t\0"
  /* 7619 */ "amomin.w.rl\t\0"
  /* 7632 */ "ssamoswap.w.rl\t\0"
  /* 7648 */ "lr.w.rl\t\0"
  /* 7657 */ "amoor.w.rl\t\0"
  /* 7669 */ "amoxor.w.rl\t\0"
  /* 7682 */ "amocas.w.rl\t\0"
  /* 7695 */ "amominu.w.rl\t\0"
  /* 7709 */ "amomaxu.w.rl\t\0"
  /* 7723 */ "amomax.w.rl\t\0"
  /* 7736 */ "sw.rl\t\0"
  /* 7743 */ "amoadd.b.aqrl\t\0"
  /* 7758 */ "amoand.b.aqrl\t\0"
  /* 7773 */ "amomin.b.aqrl\t\0"
  /* 7788 */ "amoswap.b.aqrl\t\0"
  /* 7804 */ "amoor.b.aqrl\t\0"
  /* 7818 */ "amoxor.b.aqrl\t\0"
  /* 7833 */ "amocas.b.aqrl\t\0"
  /* 7848 */ "amominu.b.aqrl\t\0"
  /* 7864 */ "amomaxu.b.aqrl\t\0"
  /* 7880 */ "amomax.b.aqrl\t\0"
  /* 7895 */ "lb.aqrl\t\0"
  /* 7904 */ "sb.aqrl\t\0"
  /* 7913 */ "sc.d.aqrl\t\0"
  /* 7924 */ "amoadd.d.aqrl\t\0"
  /* 7939 */ "amoand.d.aqrl\t\0"
  /* 7954 */ "amomin.d.aqrl\t\0"
  /* 7969 */ "ssamoswap.d.aqrl\t\0"
  /* 7987 */ "lr.d.aqrl\t\0"
  /* 7998 */ "amoor.d.aqrl\t\0"
  /* 8012 */ "amoxor.d.aqrl\t\0"
  /* 8027 */ "amocas.d.aqrl\t\0"
  /* 8042 */ "amominu.d.aqrl\t\0"
  /* 8058 */ "amomaxu.d.aqrl\t\0"
  /* 8074 */ "amomax.d.aqrl\t\0"
  /* 8089 */ "ld.aqrl\t\0"
  /* 8098 */ "sd.aqrl\t\0"
  /* 8107 */ "amoadd.h.aqrl\t\0"
  /* 8122 */ "amoand.h.aqrl\t\0"
  /* 8137 */ "amomin.h.aqrl\t\0"
  /* 8152 */ "amoswap.h.aqrl\t\0"
  /* 8168 */ "amoor.h.aqrl\t\0"
  /* 8182 */ "amoxor.h.aqrl\t\0"
  /* 8197 */ "amocas.h.aqrl\t\0"
  /* 8212 */ "amominu.h.aqrl\t\0"
  /* 8228 */ "amomaxu.h.aqrl\t\0"
  /* 8244 */ "amomax.h.aqrl\t\0"
  /* 8259 */ "lh.aqrl\t\0"
  /* 8268 */ "sh.aqrl\t\0"
  /* 8277 */ "amocas.q.aqrl\t\0"
  /* 8292 */ "sc.w.aqrl\t\0"
  /* 8303 */ "amoadd.w.aqrl\t\0"
  /* 8318 */ "amoand.w.aqrl\t\0"
  /* 8333 */ "amomin.w.aqrl\t\0"
  /* 8348 */ "ssamoswap.w.aqrl\t\0"
  /* 8366 */ "lr.w.aqrl\t\0"
  /* 8377 */ "amoor.w.aqrl\t\0"
  /* 8391 */ "amoxor.w.aqrl\t\0"
  /* 8406 */ "amocas.w.aqrl\t\0"
  /* 8421 */ "amominu.w.aqrl\t\0"
  /* 8437 */ "amomaxu.w.aqrl\t\0"
  /* 8453 */ "amomax.w.aqrl\t\0"
  /* 8468 */ "lw.aqrl\t\0"
  /* 8477 */ "sw.aqrl\t\0"
  /* 8486 */ "srl\t\0"
  /* 8491 */ "th.addsl\t\0"
  /* 8501 */ "c.mul\t\0"
  /* 8508 */ "clmul\t\0"
  /* 8515 */ "vsetvl\t\0"
  /* 8523 */ "viota.m\t\0"
  /* 8532 */ "vmsbf.m\t\0"
  /* 8541 */ "vmsif.m\t\0"
  /* 8550 */ "vmsof.m\t\0"
  /* 8559 */ "vcpop.m\t\0"
  /* 8568 */ "vfirst.m\t\0"
  /* 8578 */ "rem\t\0"
  /* 8583 */ "vfmerge.vfm\t\0"
  /* 8596 */ "aes64im\t\0"
  /* 8605 */ "vmadc.vim\t\0"
  /* 8616 */ "vadc.vim\t\0"
  /* 8626 */ "vmerge.vim\t\0"
  /* 8638 */ "vmand.mm\t\0"
  /* 8648 */ "vmnand.mm\t\0"
  /* 8659 */ "vmandn.mm\t\0"
  /* 8670 */ "vmorn.mm\t\0"
  /* 8680 */ "vmor.mm\t\0"
  /* 8689 */ "vmnor.mm\t\0"
  /* 8699 */ "vmxnor.mm\t\0"
  /* 8710 */ "vmxor.mm\t\0"
  /* 8720 */ "cv.bneimm\t\0"
  /* 8731 */ "cv.beqimm\t\0"
  /* 8742 */ "aes64dsm\t\0"
  /* 8752 */ "aes64esm\t\0"
  /* 8762 */ "vcompress.vm\t\0"
  /* 8776 */ "vmsbc.vvm\t\0"
  /* 8787 */ "vsbc.vvm\t\0"
  /* 8797 */ "vmadc.vvm\t\0"
  /* 8808 */ "vadc.vvm\t\0"
  /* 8818 */ "vmerge.vvm\t\0"
  /* 8830 */ "vmsbc.vxm\t\0"
  /* 8841 */ "vsbc.vxm\t\0"
  /* 8851 */ "vmadc.vxm\t\0"
  /* 8862 */ "vadc.vxm\t\0"
  /* 8872 */ "vmerge.vxm\t\0"
  /* 8884 */ "cbo.clean\t\0"
  /* 8895 */ "cv.subn\t\0"
  /* 8904 */ "vt.maskcn\t\0"
  /* 8915 */ "cv.addn\t\0"
  /* 8924 */ "andn\t\0"
  /* 8930 */ "cv.min\t\0"
  /* 8938 */ "c.addi4spn\t\0"
  /* 8950 */ "cv.subrn\t\0"
  /* 8960 */ "cv.addrn\t\0"
  /* 8970 */ "orn\t\0"
  /* 8975 */ "cv.macsrn\t\0"
  /* 8986 */ "cv.machhsrn\t\0"
  /* 8999 */ "cv.mulhhsrn\t\0"
  /* 9012 */ "cv.mulsrn\t\0"
  /* 9023 */ "cv.suburn\t\0"
  /* 9034 */ "cv.macurn\t\0"
  /* 9045 */ "cv.addurn\t\0"
  /* 9056 */ "cv.machhurn\t\0"
  /* 9069 */ "cv.mulhhurn\t\0"
  /* 9082 */ "cv.mulurn\t\0"
  /* 9093 */ "cv.macsn\t\0"
  /* 9103 */ "cv.machhsn\t\0"
  /* 9115 */ "cv.mulhhsn\t\0"
  /* 9127 */ "cv.mulsn\t\0"
  /* 9137 */ "cv.subun\t\0"
  /* 9147 */ "cv.macun\t\0"
  /* 9157 */ "cv.addun\t\0"
  /* 9167 */ "cv.machhun\t\0"
  /* 9179 */ "cv.mulhhun\t\0"
  /* 9191 */ "cv.mulun\t\0"
  /* 9201 */ "cbo.zero\t\0"
  /* 9211 */ "ssrdp\t\0"
  /* 9218 */ "cv.clip\t\0"
  /* 9227 */ "unzip\t\0"
  /* 9234 */ "jump\t\0"
  /* 9240 */ "c.nop\t\0"
  /* 9247 */ "cm.pop\t\0"
  /* 9255 */ "cpop\t\0"
  /* 9261 */ "c.addi16sp\t\0"
  /* 9273 */ "qk.c.sbsp\t\0"
  /* 9284 */ "c.ldsp\t\0"
  /* 9292 */ "c.fldsp\t\0"
  /* 9301 */ "c.sdsp\t\0"
  /* 9309 */ "c.fsdsp\t\0"
  /* 9318 */ "qk.c.shsp\t\0"
  /* 9329 */ "qk.c.lbusp\t\0"
  /* 9341 */ "qk.c.lhusp\t\0"
  /* 9353 */ "c.lwsp\t\0"
  /* 9361 */ "c.flwsp\t\0"
  /* 9370 */ "c.swsp\t\0"
  /* 9378 */ "c.fswsp\t\0"
  /* 9387 */ "amocas.q\t\0"
  /* 9397 */ "amoadd.b.aq\t\0"
  /* 9410 */ "amoand.b.aq\t\0"
  /* 9423 */ "amomin.b.aq\t\0"
  /* 9436 */ "amoswap.b.aq\t\0"
  /* 9450 */ "amoor.b.aq\t\0"
  /* 9462 */ "amoxor.b.aq\t\0"
  /* 9475 */ "amocas.b.aq\t\0"
  /* 9488 */ "amominu.b.aq\t\0"
  /* 9502 */ "amomaxu.b.aq\t\0"
  /* 9516 */ "amomax.b.aq\t\0"
  /* 9529 */ "lb.aq\t\0"
  /* 9536 */ "sc.d.aq\t\0"
  /* 9545 */ "amoadd.d.aq\t\0"
  /* 9558 */ "amoand.d.aq\t\0"
  /* 9571 */ "amomin.d.aq\t\0"
  /* 9584 */ "ssamoswap.d.aq\t\0"
  /* 9600 */ "lr.d.aq\t\0"
  /* 9609 */ "amoor.d.aq\t\0"
  /* 9621 */ "amoxor.d.aq\t\0"
  /* 9634 */ "amocas.d.aq\t\0"
  /* 9647 */ "amominu.d.aq\t\0"
  /* 9661 */ "amomaxu.d.aq\t\0"
  /* 9675 */ "amomax.d.aq\t\0"
  /* 9688 */ "ld.aq\t\0"
  /* 9695 */ "amoadd.h.aq\t\0"
  /* 9708 */ "amoand.h.aq\t\0"
  /* 9721 */ "amomin.h.aq\t\0"
  /* 9734 */ "amoswap.h.aq\t\0"
  /* 9748 */ "amoor.h.aq\t\0"
  /* 9760 */ "amoxor.h.aq\t\0"
  /* 9773 */ "amocas.h.aq\t\0"
  /* 9786 */ "amominu.h.aq\t\0"
  /* 9800 */ "amomaxu.h.aq\t\0"
  /* 9814 */ "amomax.h.aq\t\0"
  /* 9827 */ "lh.aq\t\0"
  /* 9834 */ "amocas.q.aq\t\0"
  /* 9847 */ "sc.w.aq\t\0"
  /* 9856 */ "amoadd.w.aq\t\0"
  /* 9869 */ "amoand.w.aq\t\0"
  /* 9882 */ "amomin.w.aq\t\0"
  /* 9895 */ "ssamoswap.w.aq\t\0"
  /* 9911 */ "lr.w.aq\t\0"
  /* 9920 */ "amoor.w.aq\t\0"
  /* 9932 */ "amoxor.w.aq\t\0"
  /* 9945 */ "amocas.w.aq\t\0"
  /* 9958 */ "amominu.w.aq\t\0"
  /* 9972 */ "amomaxu.w.aq\t\0"
  /* 9986 */ "amomax.w.aq\t\0"
  /* 9999 */ "lw.aq\t\0"
  /* 10006 */ "beq\t\0"
  /* 10011 */ "prefetch.r\t\0"
  /* 10023 */ "cv.cplxmul.r\t\0"
  /* 10037 */ "sha512sum0r\t\0"
  /* 10050 */ "sha512sum1r\t\0"
  /* 10063 */ "c.jr\t\0"
  /* 10069 */ "c.jalr\t\0"
  /* 10077 */ "cv.bclr\t\0"
  /* 10086 */ "clmulr\t\0"
  /* 10094 */ "cv.subnr\t\0"
  /* 10104 */ "cv.addnr\t\0"
  /* 10114 */ "cv.subrnr\t\0"
  /* 10125 */ "cv.addrnr\t\0"
  /* 10136 */ "cv.suburnr\t\0"
  /* 10148 */ "cv.addurnr\t\0"
  /* 10160 */ "cv.subunr\t\0"
  /* 10171 */ "cv.addunr\t\0"
  /* 10182 */ "c.or\t\0"
  /* 10188 */ "xnor\t\0"
  /* 10194 */ "cv.ror\t\0"
  /* 10202 */ "c.xor\t\0"
  /* 10209 */ "cv.clipr\t\0"
  /* 10219 */ "cv.bclrr\t\0"
  /* 10229 */ "cv.extractr\t\0"
  /* 10242 */ "cv.bsetr\t\0"
  /* 10252 */ "cv.insertr\t\0"
  /* 10264 */ "cv.clipur\t\0"
  /* 10275 */ "cv.extractur\t\0"
  /* 10289 */ "fcvt.bf16.s\t\0"
  /* 10302 */ "fsub.s\t\0"
  /* 10310 */ "fmsub.s\t\0"
  /* 10319 */ "fnmsub.s\t\0"
  /* 10329 */ "fcvt.d.s\t\0"
  /* 10339 */ "fadd.s\t\0"
  /* 10347 */ "fmadd.s\t\0"
  /* 10356 */ "fnmadd.s\t\0"
  /* 10366 */ "fround.s\t\0"
  /* 10376 */ "fle.s\t\0"
  /* 10383 */ "vfmv.f.s\t\0"
  /* 10393 */ "fcvt.h.s\t\0"
  /* 10403 */ "fli.s\t\0"
  /* 10410 */ "fsgnj.s\t\0"
  /* 10419 */ "fcvt.l.s\t\0"
  /* 10429 */ "fmul.s\t\0"
  /* 10437 */ "fminm.s\t\0"
  /* 10446 */ "fmaxm.s\t\0"
  /* 10455 */ "fmin.s\t\0"
  /* 10463 */ "fsgnjn.s\t\0"
  /* 10473 */ "feq.s\t\0"
  /* 10480 */ "fleq.s\t\0"
  /* 10488 */ "fltq.s\t\0"
  /* 10496 */ "fclass.s\t\0"
  /* 10506 */ "flt.s\t\0"
  /* 10513 */ "fsqrt.s\t\0"
  /* 10522 */ "fcvt.lu.s\t\0"
  /* 10533 */ "fcvt.wu.s\t\0"
  /* 10544 */ "fdiv.s\t\0"
  /* 10552 */ "fcvt.w.s\t\0"
  /* 10562 */ "vmv.x.s\t\0"
  /* 10571 */ "fmax.s\t\0"
  /* 10579 */ "fsgnjx.s\t\0"
  /* 10589 */ "froundnx.s\t\0"
  /* 10601 */ "cm.mva01s\t\0"
  /* 10612 */ "th.sfence.vmas\t\0"
  /* 10628 */ "cv.abs\t\0"
  /* 10636 */ "cv.extbs\t\0"
  /* 10646 */ "aes64ds\t\0"
  /* 10655 */ "aes64es\t\0"
  /* 10664 */ "cv.exths\t\0"
  /* 10674 */ "sm4ks\t\0"
  /* 10681 */ "th.muls\t\0"
  /* 10690 */ "csrrs\t\0"
  /* 10697 */ "vredand.vs\t\0"
  /* 10709 */ "vaesdf.vs\t\0"
  /* 10720 */ "vaesef.vs\t\0"
  /* 10731 */ "vaesdm.vs\t\0"
  /* 10742 */ "vaesem.vs\t\0"
  /* 10753 */ "vredsum.vs\t\0"
  /* 10765 */ "vwredsum.vs\t\0"
  /* 10778 */ "vfredosum.vs\t\0"
  /* 10792 */ "vfwredosum.vs\t\0"
  /* 10807 */ "vfredusum.vs\t\0"
  /* 10821 */ "vfwredusum.vs\t\0"
  /* 10836 */ "vfredmin.vs\t\0"
  /* 10849 */ "vredmin.vs\t\0"
  /* 10861 */ "vsm4r.vs\t\0"
  /* 10871 */ "vredor.vs\t\0"
  /* 10882 */ "vredxor.vs\t\0"
  /* 10894 */ "vwredsumu.vs\t\0"
  /* 10908 */ "vredminu.vs\t\0"
  /* 10921 */ "vredmaxu.vs\t\0"
  /* 10934 */ "vfredmax.vs\t\0"
  /* 10947 */ "vredmax.vs\t\0"
  /* 10959 */ "vaesz.vs\t\0"
  /* 10969 */ "cv.extract\t\0"
  /* 10981 */ "cv.slet\t\0"
  /* 10990 */ "cm.popret\t\0"
  /* 11001 */ "cv.bset\t\0"
  /* 11010 */ "cm.jt\t\0"
  /* 11017 */ "cm.jalt\t\0"
  /* 11026 */ "blt\t\0"
  /* 11031 */ "slt\t\0"
  /* 11036 */ "cv.cnt\t\0"
  /* 11044 */ "c.not\t\0"
  /* 11051 */ "cv.insert\t\0"
  /* 11062 */ "th.tst\t\0"
  /* 11070 */ "th.ext\t\0"
  /* 11078 */ "bext\t\0"
  /* 11084 */ "hlv.bu\t\0"
  /* 11092 */ "qk.c.lbu\t\0"
  /* 11102 */ "cv.lbu\t\0"
  /* 11110 */ "th.lrbu\t\0"
  /* 11119 */ "th.lurbu\t\0"
  /* 11129 */ "bgeu\t\0"
  /* 11135 */ "hlv.hu\t\0"
  /* 11143 */ "hlvx.hu\t\0"
  /* 11152 */ "qk.c.lhu\t\0"
  /* 11162 */ "cv.lhu\t\0"
  /* 11170 */ "mulhu\t\0"
  /* 11177 */ "th.lrhu\t\0"
  /* 11186 */ "th.lurhu\t\0"
  /* 11196 */ "sltiu\t\0"
  /* 11203 */ "fcvt.d.lu\t\0"
  /* 11214 */ "fcvt.h.lu\t\0"
  /* 11225 */ "fcvt.s.lu\t\0"
  /* 11236 */ "remu\t\0"
  /* 11242 */ "cv.minu\t\0"
  /* 11251 */ "cv.clipu\t\0"
  /* 11261 */ "mulhsu\t\0"
  /* 11269 */ "cv.msu\t\0"
  /* 11277 */ "cv.extractu\t\0"
  /* 11290 */ "cv.sletu\t\0"
  /* 11300 */ "bltu\t\0"
  /* 11306 */ "sltu\t\0"
  /* 11312 */ "th.extu\t\0"
  /* 11321 */ "divu\t\0"
  /* 11327 */ "fcvt.d.wu\t\0"
  /* 11338 */ "fcvt.h.wu\t\0"
  /* 11349 */ "fcvt.s.wu\t\0"
  /* 11360 */ "hlv.wu\t\0"
  /* 11368 */ "hlvx.wu\t\0"
  /* 11377 */ "lwu\t\0"
  /* 11382 */ "th.lrwu\t\0"
  /* 11391 */ "th.lurwu\t\0"
  /* 11401 */ "cv.maxu\t\0"
  /* 11410 */ "vlseg2e32.v\t\0"
  /* 11423 */ "vlsseg2e32.v\t\0"
  /* 11437 */ "vssseg2e32.v\t\0"
  /* 11451 */ "vsseg2e32.v\t\0"
  /* 11464 */ "vlseg3e32.v\t\0"
  /* 11477 */ "vlsseg3e32.v\t\0"
  /* 11491 */ "vssseg3e32.v\t\0"
  /* 11505 */ "vsseg3e32.v\t\0"
  /* 11518 */ "vlseg4e32.v\t\0"
  /* 11531 */ "vlsseg4e32.v\t\0"
  /* 11545 */ "vssseg4e32.v\t\0"
  /* 11559 */ "vsseg4e32.v\t\0"
  /* 11572 */ "vlseg5e32.v\t\0"
  /* 11585 */ "vlsseg5e32.v\t\0"
  /* 11599 */ "vssseg5e32.v\t\0"
  /* 11613 */ "vsseg5e32.v\t\0"
  /* 11626 */ "vlseg6e32.v\t\0"
  /* 11639 */ "vlsseg6e32.v\t\0"
  /* 11653 */ "vssseg6e32.v\t\0"
  /* 11667 */ "vsseg6e32.v\t\0"
  /* 11680 */ "vlseg7e32.v\t\0"
  /* 11693 */ "vlsseg7e32.v\t\0"
  /* 11707 */ "vssseg7e32.v\t\0"
  /* 11721 */ "vsseg7e32.v\t\0"
  /* 11734 */ "vlseg8e32.v\t\0"
  /* 11747 */ "vlsseg8e32.v\t\0"
  /* 11761 */ "vssseg8e32.v\t\0"
  /* 11775 */ "vsseg8e32.v\t\0"
  /* 11788 */ "vle32.v\t\0"
  /* 11797 */ "vl1re32.v\t\0"
  /* 11808 */ "vl2re32.v\t\0"
  /* 11819 */ "vl4re32.v\t\0"
  /* 11830 */ "vl8re32.v\t\0"
  /* 11841 */ "vlse32.v\t\0"
  /* 11851 */ "vsse32.v\t\0"
  /* 11861 */ "vse32.v\t\0"
  /* 11870 */ "vloxseg2ei32.v\t\0"
  /* 11886 */ "vsoxseg2ei32.v\t\0"
  /* 11902 */ "vluxseg2ei32.v\t\0"
  /* 11918 */ "vsuxseg2ei32.v\t\0"
  /* 11934 */ "vloxseg3ei32.v\t\0"
  /* 11950 */ "vsoxseg3ei32.v\t\0"
  /* 11966 */ "vluxseg3ei32.v\t\0"
  /* 11982 */ "vsuxseg3ei32.v\t\0"
  /* 11998 */ "vloxseg4ei32.v\t\0"
  /* 12014 */ "vsoxseg4ei32.v\t\0"
  /* 12030 */ "vluxseg4ei32.v\t\0"
  /* 12046 */ "vsuxseg4ei32.v\t\0"
  /* 12062 */ "vloxseg5ei32.v\t\0"
  /* 12078 */ "vsoxseg5ei32.v\t\0"
  /* 12094 */ "vluxseg5ei32.v\t\0"
  /* 12110 */ "vsuxseg5ei32.v\t\0"
  /* 12126 */ "vloxseg6ei32.v\t\0"
  /* 12142 */ "vsoxseg6ei32.v\t\0"
  /* 12158 */ "vluxseg6ei32.v\t\0"
  /* 12174 */ "vsuxseg6ei32.v\t\0"
  /* 12190 */ "vloxseg7ei32.v\t\0"
  /* 12206 */ "vsoxseg7ei32.v\t\0"
  /* 12222 */ "vluxseg7ei32.v\t\0"
  /* 12238 */ "vsuxseg7ei32.v\t\0"
  /* 12254 */ "vloxseg8ei32.v\t\0"
  /* 12270 */ "vsoxseg8ei32.v\t\0"
  /* 12286 */ "vluxseg8ei32.v\t\0"
  /* 12302 */ "vsuxseg8ei32.v\t\0"
  /* 12318 */ "vloxei32.v\t\0"
  /* 12330 */ "vsoxei32.v\t\0"
  /* 12342 */ "vluxei32.v\t\0"
  /* 12354 */ "vsuxei32.v\t\0"
  /* 12366 */ "vlseg2e64.v\t\0"
  /* 12379 */ "vlsseg2e64.v\t\0"
  /* 12393 */ "vssseg2e64.v\t\0"
  /* 12407 */ "vsseg2e64.v\t\0"
  /* 12420 */ "vlseg3e64.v\t\0"
  /* 12433 */ "vlsseg3e64.v\t\0"
  /* 12447 */ "vssseg3e64.v\t\0"
  /* 12461 */ "vsseg3e64.v\t\0"
  /* 12474 */ "vlseg4e64.v\t\0"
  /* 12487 */ "vlsseg4e64.v\t\0"
  /* 12501 */ "vssseg4e64.v\t\0"
  /* 12515 */ "vsseg4e64.v\t\0"
  /* 12528 */ "vlseg5e64.v\t\0"
  /* 12541 */ "vlsseg5e64.v\t\0"
  /* 12555 */ "vssseg5e64.v\t\0"
  /* 12569 */ "vsseg5e64.v\t\0"
  /* 12582 */ "vlseg6e64.v\t\0"
  /* 12595 */ "vlsseg6e64.v\t\0"
  /* 12609 */ "vssseg6e64.v\t\0"
  /* 12623 */ "vsseg6e64.v\t\0"
  /* 12636 */ "vlseg7e64.v\t\0"
  /* 12649 */ "vlsseg7e64.v\t\0"
  /* 12663 */ "vssseg7e64.v\t\0"
  /* 12677 */ "vsseg7e64.v\t\0"
  /* 12690 */ "vlseg8e64.v\t\0"
  /* 12703 */ "vlsseg8e64.v\t\0"
  /* 12717 */ "vssseg8e64.v\t\0"
  /* 12731 */ "vsseg8e64.v\t\0"
  /* 12744 */ "vle64.v\t\0"
  /* 12753 */ "vl1re64.v\t\0"
  /* 12764 */ "vl2re64.v\t\0"
  /* 12775 */ "vl4re64.v\t\0"
  /* 12786 */ "vl8re64.v\t\0"
  /* 12797 */ "vlse64.v\t\0"
  /* 12807 */ "vsse64.v\t\0"
  /* 12817 */ "vse64.v\t\0"
  /* 12826 */ "vloxseg2ei64.v\t\0"
  /* 12842 */ "vsoxseg2ei64.v\t\0"
  /* 12858 */ "vluxseg2ei64.v\t\0"
  /* 12874 */ "vsuxseg2ei64.v\t\0"
  /* 12890 */ "vloxseg3ei64.v\t\0"
  /* 12906 */ "vsoxseg3ei64.v\t\0"
  /* 12922 */ "vluxseg3ei64.v\t\0"
  /* 12938 */ "vsuxseg3ei64.v\t\0"
  /* 12954 */ "vloxseg4ei64.v\t\0"
  /* 12970 */ "vsoxseg4ei64.v\t\0"
  /* 12986 */ "vluxseg4ei64.v\t\0"
  /* 13002 */ "vsuxseg4ei64.v\t\0"
  /* 13018 */ "vloxseg5ei64.v\t\0"
  /* 13034 */ "vsoxseg5ei64.v\t\0"
  /* 13050 */ "vluxseg5ei64.v\t\0"
  /* 13066 */ "vsuxseg5ei64.v\t\0"
  /* 13082 */ "vloxseg6ei64.v\t\0"
  /* 13098 */ "vsoxseg6ei64.v\t\0"
  /* 13114 */ "vluxseg6ei64.v\t\0"
  /* 13130 */ "vsuxseg6ei64.v\t\0"
  /* 13146 */ "vloxseg7ei64.v\t\0"
  /* 13162 */ "vsoxseg7ei64.v\t\0"
  /* 13178 */ "vluxseg7ei64.v\t\0"
  /* 13194 */ "vsuxseg7ei64.v\t\0"
  /* 13210 */ "vloxseg8ei64.v\t\0"
  /* 13226 */ "vsoxseg8ei64.v\t\0"
  /* 13242 */ "vluxseg8ei64.v\t\0"
  /* 13258 */ "vsuxseg8ei64.v\t\0"
  /* 13274 */ "vloxei64.v\t\0"
  /* 13286 */ "vsoxei64.v\t\0"
  /* 13298 */ "vluxei64.v\t\0"
  /* 13310 */ "vsuxei64.v\t\0"
  /* 13322 */ "vlseg2e16.v\t\0"
  /* 13335 */ "vlsseg2e16.v\t\0"
  /* 13349 */ "vssseg2e16.v\t\0"
  /* 13363 */ "vsseg2e16.v\t\0"
  /* 13376 */ "vlseg3e16.v\t\0"
  /* 13389 */ "vlsseg3e16.v\t\0"
  /* 13403 */ "vssseg3e16.v\t\0"
  /* 13417 */ "vsseg3e16.v\t\0"
  /* 13430 */ "vlseg4e16.v\t\0"
  /* 13443 */ "vlsseg4e16.v\t\0"
  /* 13457 */ "vssseg4e16.v\t\0"
  /* 13471 */ "vsseg4e16.v\t\0"
  /* 13484 */ "vlseg5e16.v\t\0"
  /* 13497 */ "vlsseg5e16.v\t\0"
  /* 13511 */ "vssseg5e16.v\t\0"
  /* 13525 */ "vsseg5e16.v\t\0"
  /* 13538 */ "vlseg6e16.v\t\0"
  /* 13551 */ "vlsseg6e16.v\t\0"
  /* 13565 */ "vssseg6e16.v\t\0"
  /* 13579 */ "vsseg6e16.v\t\0"
  /* 13592 */ "vlseg7e16.v\t\0"
  /* 13605 */ "vlsseg7e16.v\t\0"
  /* 13619 */ "vssseg7e16.v\t\0"
  /* 13633 */ "vsseg7e16.v\t\0"
  /* 13646 */ "vlseg8e16.v\t\0"
  /* 13659 */ "vlsseg8e16.v\t\0"
  /* 13673 */ "vssseg8e16.v\t\0"
  /* 13687 */ "vsseg8e16.v\t\0"
  /* 13700 */ "vle16.v\t\0"
  /* 13709 */ "vl1re16.v\t\0"
  /* 13720 */ "vl2re16.v\t\0"
  /* 13731 */ "vl4re16.v\t\0"
  /* 13742 */ "vl8re16.v\t\0"
  /* 13753 */ "vlse16.v\t\0"
  /* 13763 */ "vsse16.v\t\0"
  /* 13773 */ "vse16.v\t\0"
  /* 13782 */ "vloxseg2ei16.v\t\0"
  /* 13798 */ "vsoxseg2ei16.v\t\0"
  /* 13814 */ "vluxseg2ei16.v\t\0"
  /* 13830 */ "vsuxseg2ei16.v\t\0"
  /* 13846 */ "vloxseg3ei16.v\t\0"
  /* 13862 */ "vsoxseg3ei16.v\t\0"
  /* 13878 */ "vluxseg3ei16.v\t\0"
  /* 13894 */ "vsuxseg3ei16.v\t\0"
  /* 13910 */ "vloxseg4ei16.v\t\0"
  /* 13926 */ "vsoxseg4ei16.v\t\0"
  /* 13942 */ "vluxseg4ei16.v\t\0"
  /* 13958 */ "vsuxseg4ei16.v\t\0"
  /* 13974 */ "vloxseg5ei16.v\t\0"
  /* 13990 */ "vsoxseg5ei16.v\t\0"
  /* 14006 */ "vluxseg5ei16.v\t\0"
  /* 14022 */ "vsuxseg5ei16.v\t\0"
  /* 14038 */ "vloxseg6ei16.v\t\0"
  /* 14054 */ "vsoxseg6ei16.v\t\0"
  /* 14070 */ "vluxseg6ei16.v\t\0"
  /* 14086 */ "vsuxseg6ei16.v\t\0"
  /* 14102 */ "vloxseg7ei16.v\t\0"
  /* 14118 */ "vsoxseg7ei16.v\t\0"
  /* 14134 */ "vluxseg7ei16.v\t\0"
  /* 14150 */ "vsuxseg7ei16.v\t\0"
  /* 14166 */ "vloxseg8ei16.v\t\0"
  /* 14182 */ "vsoxseg8ei16.v\t\0"
  /* 14198 */ "vluxseg8ei16.v\t\0"
  /* 14214 */ "vsuxseg8ei16.v\t\0"
  /* 14230 */ "vloxei16.v\t\0"
  /* 14242 */ "vsoxei16.v\t\0"
  /* 14254 */ "vluxei16.v\t\0"
  /* 14266 */ "vsuxei16.v\t\0"
  /* 14278 */ "vfrec7.v\t\0"
  /* 14288 */ "vfrsqrt7.v\t\0"
  /* 14300 */ "vlseg2e8.v\t\0"
  /* 14312 */ "vlsseg2e8.v\t\0"
  /* 14325 */ "vssseg2e8.v\t\0"
  /* 14338 */ "vsseg2e8.v\t\0"
  /* 14350 */ "vlseg3e8.v\t\0"
  /* 14362 */ "vlsseg3e8.v\t\0"
  /* 14375 */ "vssseg3e8.v\t\0"
  /* 14388 */ "vsseg3e8.v\t\0"
  /* 14400 */ "vlseg4e8.v\t\0"
  /* 14412 */ "vlsseg4e8.v\t\0"
  /* 14425 */ "vssseg4e8.v\t\0"
  /* 14438 */ "vsseg4e8.v\t\0"
  /* 14450 */ "vlseg5e8.v\t\0"
  /* 14462 */ "vlsseg5e8.v\t\0"
  /* 14475 */ "vssseg5e8.v\t\0"
  /* 14488 */ "vsseg5e8.v\t\0"
  /* 14500 */ "vlseg6e8.v\t\0"
  /* 14512 */ "vlsseg6e8.v\t\0"
  /* 14525 */ "vssseg6e8.v\t\0"
  /* 14538 */ "vsseg6e8.v\t\0"
  /* 14550 */ "vlseg7e8.v\t\0"
  /* 14562 */ "vlsseg7e8.v\t\0"
  /* 14575 */ "vssseg7e8.v\t\0"
  /* 14588 */ "vsseg7e8.v\t\0"
  /* 14600 */ "vlseg8e8.v\t\0"
  /* 14612 */ "vlsseg8e8.v\t\0"
  /* 14625 */ "vssseg8e8.v\t\0"
  /* 14638 */ "vsseg8e8.v\t\0"
  /* 14650 */ "vle8.v\t\0"
  /* 14658 */ "vl1re8.v\t\0"
  /* 14668 */ "vl2re8.v\t\0"
  /* 14678 */ "vl4re8.v\t\0"
  /* 14688 */ "vl8re8.v\t\0"
  /* 14698 */ "vlse8.v\t\0"
  /* 14707 */ "vsse8.v\t\0"
  /* 14716 */ "vse8.v\t\0"
  /* 14724 */ "vloxseg2ei8.v\t\0"
  /* 14739 */ "vsoxseg2ei8.v\t\0"
  /* 14754 */ "vluxseg2ei8.v\t\0"
  /* 14769 */ "vsuxseg2ei8.v\t\0"
  /* 14784 */ "vloxseg3ei8.v\t\0"
  /* 14799 */ "vsoxseg3ei8.v\t\0"
  /* 14814 */ "vluxseg3ei8.v\t\0"
  /* 14829 */ "vsuxseg3ei8.v\t\0"
  /* 14844 */ "vloxseg4ei8.v\t\0"
  /* 14859 */ "vsoxseg4ei8.v\t\0"
  /* 14874 */ "vluxseg4ei8.v\t\0"
  /* 14889 */ "vsuxseg4ei8.v\t\0"
  /* 14904 */ "vloxseg5ei8.v\t\0"
  /* 14919 */ "vsoxseg5ei8.v\t\0"
  /* 14934 */ "vluxseg5ei8.v\t\0"
  /* 14949 */ "vsuxseg5ei8.v\t\0"
  /* 14964 */ "vloxseg6ei8.v\t\0"
  /* 14979 */ "vsoxseg6ei8.v\t\0"
  /* 14994 */ "vluxseg6ei8.v\t\0"
  /* 15009 */ "vsuxseg6ei8.v\t\0"
  /* 15024 */ "vloxseg7ei8.v\t\0"
  /* 15039 */ "vsoxseg7ei8.v\t\0"
  /* 15054 */ "vluxseg7ei8.v\t\0"
  /* 15069 */ "vsuxseg7ei8.v\t\0"
  /* 15084 */ "vloxseg8ei8.v\t\0"
  /* 15099 */ "vsoxseg8ei8.v\t\0"
  /* 15114 */ "vluxseg8ei8.v\t\0"
  /* 15129 */ "vsuxseg8ei8.v\t\0"
  /* 15144 */ "vloxei8.v\t\0"
  /* 15155 */ "vsoxei8.v\t\0"
  /* 15166 */ "vluxei8.v\t\0"
  /* 15177 */ "vsuxei8.v\t\0"
  /* 15188 */ "vbrev8.v\t\0"
  /* 15198 */ "vrev8.v\t\0"
  /* 15207 */ "vid.v\t\0"
  /* 15214 */ "vfwcvtbf16.f.f.v\t\0"
  /* 15232 */ "vfwcvt.f.f.v\t\0"
  /* 15246 */ "vfcvt.xu.f.v\t\0"
  /* 15260 */ "vfwcvt.xu.f.v\t\0"
  /* 15275 */ "vfcvt.rtz.xu.f.v\t\0"
  /* 15293 */ "vfwcvt.rtz.xu.f.v\t\0"
  /* 15312 */ "vfcvt.x.f.v\t\0"
  /* 15325 */ "vfwcvt.x.f.v\t\0"
  /* 15339 */ "vfcvt.rtz.x.f.v\t\0"
  /* 15356 */ "vfwcvt.rtz.x.f.v\t\0"
  /* 15374 */ "vlseg2e32ff.v\t\0"
  /* 15389 */ "vlseg3e32ff.v\t\0"
  /* 15404 */ "vlseg4e32ff.v\t\0"
  /* 15419 */ "vlseg5e32ff.v\t\0"
  /* 15434 */ "vlseg6e32ff.v\t\0"
  /* 15449 */ "vlseg7e32ff.v\t\0"
  /* 15464 */ "vlseg8e32ff.v\t\0"
  /* 15479 */ "vle32ff.v\t\0"
  /* 15490 */ "vlseg2e64ff.v\t\0"
  /* 15505 */ "vlseg3e64ff.v\t\0"
  /* 15520 */ "vlseg4e64ff.v\t\0"
  /* 15535 */ "vlseg5e64ff.v\t\0"
  /* 15550 */ "vlseg6e64ff.v\t\0"
  /* 15565 */ "vlseg7e64ff.v\t\0"
  /* 15580 */ "vlseg8e64ff.v\t\0"
  /* 15595 */ "vle64ff.v\t\0"
  /* 15606 */ "vlseg2e16ff.v\t\0"
  /* 15621 */ "vlseg3e16ff.v\t\0"
  /* 15636 */ "vlseg4e16ff.v\t\0"
  /* 15651 */ "vlseg5e16ff.v\t\0"
  /* 15666 */ "vlseg6e16ff.v\t\0"
  /* 15681 */ "vlseg7e16ff.v\t\0"
  /* 15696 */ "vlseg8e16ff.v\t\0"
  /* 15711 */ "vle16ff.v\t\0"
  /* 15722 */ "vlseg2e8ff.v\t\0"
  /* 15736 */ "vlseg3e8ff.v\t\0"
  /* 15750 */ "vlseg4e8ff.v\t\0"
  /* 15764 */ "vlseg5e8ff.v\t\0"
  /* 15778 */ "vlseg6e8ff.v\t\0"
  /* 15792 */ "vlseg7e8ff.v\t\0"
  /* 15806 */ "vlseg8e8ff.v\t\0"
  /* 15820 */ "vle8ff.v\t\0"
  /* 15830 */ "vlm.v\t\0"
  /* 15837 */ "vsm.v\t\0"
  /* 15844 */ "vcpop.v\t\0"
  /* 15853 */ "vs1r.v\t\0"
  /* 15861 */ "vmv1r.v\t\0"
  /* 15870 */ "vs2r.v\t\0"
  /* 15878 */ "vmv2r.v\t\0"
  /* 15887 */ "vs4r.v\t\0"
  /* 15895 */ "vmv4r.v\t\0"
  /* 15904 */ "vs8r.v\t\0"
  /* 15912 */ "vmv8r.v\t\0"
  /* 15921 */ "vfclass.v\t\0"
  /* 15932 */ "vfsqrt.v\t\0"
  /* 15942 */ "vfcvt.f.xu.v\t\0"
  /* 15956 */ "vfwcvt.f.xu.v\t\0"
  /* 15971 */ "vmv.v.v\t\0"
  /* 15980 */ "vbrev.v\t\0"
  /* 15989 */ "vfcvt.f.x.v\t\0"
  /* 16002 */ "vfwcvt.f.x.v\t\0"
  /* 16016 */ "vclz.v\t\0"
  /* 16024 */ "vctz.v\t\0"
  /* 16032 */ "th.rev\t\0"
  /* 16040 */ "cv.bitrev\t\0"
  /* 16051 */ "sf.vc.fv\t\0"
  /* 16061 */ "sf.vc.v.fv\t\0"
  /* 16073 */ "sf.vc.iv\t\0"
  /* 16083 */ "sf.vc.v.iv\t\0"
  /* 16095 */ "div\t\0"
  /* 16100 */ "c.mv\t\0"
  /* 16106 */ "binv\t\0"
  /* 16112 */ "vfwmaccbf16.vv\t\0"
  /* 16128 */ "vrgatherei16.vv\t\0"
  /* 16145 */ "th.vmaqa.vv\t\0"
  /* 16158 */ "vssra.vv\t\0"
  /* 16168 */ "vsra.vv\t\0"
  /* 16177 */ "vasub.vv\t\0"
  /* 16187 */ "vfsub.vv\t\0"
  /* 16197 */ "vfmsub.vv\t\0"
  /* 16208 */ "vfnmsub.vv\t\0"
  /* 16220 */ "vnmsub.vv\t\0"
  /* 16231 */ "vssub.vv\t\0"
  /* 16241 */ "vsub.vv\t\0"
  /* 16250 */ "vfwsub.vv\t\0"
  /* 16261 */ "vwsub.vv\t\0"
  /* 16271 */ "vfmsac.vv\t\0"
  /* 16282 */ "vfnmsac.vv\t\0"
  /* 16294 */ "vnmsac.vv\t\0"
  /* 16305 */ "vfwnmsac.vv\t\0"
  /* 16318 */ "vfwmsac.vv\t\0"
  /* 16330 */ "vmsbc.vv\t\0"
  /* 16340 */ "vfmacc.vv\t\0"
  /* 16351 */ "vfnmacc.vv\t\0"
  /* 16363 */ "vfwnmacc.vv\t\0"
  /* 16376 */ "vmacc.vv\t\0"
  /* 16386 */ "vfwmacc.vv\t\0"
  /* 16398 */ "vwmacc.vv\t\0"
  /* 16409 */ "vmadc.vv\t\0"
  /* 16419 */ "sf.vc.vv\t\0"
  /* 16429 */ "vaadd.vv\t\0"
  /* 16439 */ "vfadd.vv\t\0"
  /* 16449 */ "vfmadd.vv\t\0"
  /* 16460 */ "vfnmadd.vv\t\0"
  /* 16472 */ "vmadd.vv\t\0"
  /* 16482 */ "vsadd.vv\t\0"
  /* 16492 */ "vadd.vv\t\0"
  /* 16501 */ "vfwadd.vv\t\0"
  /* 16512 */ "vwadd.vv\t\0"
  /* 16522 */ "vand.vv\t\0"
  /* 16531 */ "vmfle.vv\t\0"
  /* 16541 */ "vmsle.vv\t\0"
  /* 16551 */ "vsm3me.vv\t\0"
  /* 16562 */ "vmfne.vv\t\0"
  /* 16572 */ "vmsne.vv\t\0"
  /* 16582 */ "vaesdf.vv\t\0"
  /* 16593 */ "vaesef.vv\t\0"
  /* 16604 */ "vsha2ch.vv\t\0"
  /* 16616 */ "vclmulh.vv\t\0"
  /* 16628 */ "vmulh.vv\t\0"
  /* 16638 */ "vghsh.vv\t\0"
  /* 16648 */ "vfsgnj.vv\t\0"
  /* 16659 */ "vsha2cl.vv\t\0"
  /* 16671 */ "vsll.vv\t\0"
  /* 16680 */ "vwsll.vv\t\0"
  /* 16690 */ "vrol.vv\t\0"
  /* 16699 */ "vssrl.vv\t\0"
  /* 16709 */ "vsrl.vv\t\0"
  /* 16718 */ "vfmul.vv\t\0"
  /* 16728 */ "vgmul.vv\t\0"
  /* 16738 */ "vclmul.vv\t\0"
  /* 16749 */ "vsmul.vv\t\0"
  /* 16759 */ "vmul.vv\t\0"
  /* 16768 */ "vfwmul.vv\t\0"
  /* 16779 */ "vwmul.vv\t\0"
  /* 16789 */ "vaesdm.vv\t\0"
  /* 16800 */ "vrem.vv\t\0"
  /* 16809 */ "vaesem.vv\t\0"
  /* 16820 */ "vandn.vv\t\0"
  /* 16830 */ "vfmin.vv\t\0"
  /* 16840 */ "vmin.vv\t\0"
  /* 16849 */ "vfsgnjn.vv\t\0"
  /* 16861 */ "vmfeq.vv\t\0"
  /* 16871 */ "vmseq.vv\t\0"
  /* 16881 */ "vsm4r.vv\t\0"
  /* 16891 */ "vrgather.vv\t\0"
  /* 16904 */ "vror.vv\t\0"
  /* 16913 */ "vor.vv\t\0"
  /* 16921 */ "vxor.vv\t\0"
  /* 16930 */ "vsha2ms.vv\t\0"
  /* 16942 */ "vmflt.vv\t\0"
  /* 16952 */ "vmslt.vv\t\0"
  /* 16962 */ "th.vmaqau.vv\t\0"
  /* 16976 */ "vasubu.vv\t\0"
  /* 16987 */ "vssubu.vv\t\0"
  /* 16998 */ "vwsubu.vv\t\0"
  /* 17009 */ "vwmaccu.vv\t\0"
  /* 17021 */ "vaaddu.vv\t\0"
  /* 17032 */ "vsaddu.vv\t\0"
  /* 17043 */ "vwaddu.vv\t\0"
  /* 17054 */ "vmsleu.vv\t\0"
  /* 17065 */ "vmulhu.vv\t\0"
  /* 17076 */ "vwmulu.vv\t\0"
  /* 17087 */ "vremu.vv\t\0"
  /* 17097 */ "vminu.vv\t\0"
  /* 17107 */ "th.vmaqasu.vv\t\0"
  /* 17122 */ "vwmaccsu.vv\t\0"
  /* 17135 */ "vmulhsu.vv\t\0"
  /* 17147 */ "vwmulsu.vv\t\0"
  /* 17159 */ "vmsltu.vv\t\0"
  /* 17170 */ "vdivu.vv\t\0"
  /* 17180 */ "vmaxu.vv\t\0"
  /* 17190 */ "sf.vc.v.vv\t\0"
  /* 17202 */ "vfdiv.vv\t\0"
  /* 17212 */ "vdiv.vv\t\0"
  /* 17221 */ "vfmax.vv\t\0"
  /* 17231 */ "vmax.vv\t\0"
  /* 17240 */ "vfsgnjx.vv\t\0"
  /* 17252 */ "sf.vc.fvv\t\0"
  /* 17263 */ "sf.vc.v.fvv\t\0"
  /* 17276 */ "sf.vc.ivv\t\0"
  /* 17287 */ "sf.vc.v.ivv\t\0"
  /* 17300 */ "sf.vc.vvv\t\0"
  /* 17311 */ "sf.vc.v.vvv\t\0"
  /* 17324 */ "sf.vc.xvv\t\0"
  /* 17335 */ "sf.vc.v.xvv\t\0"
  /* 17348 */ "vnsra.wv\t\0"
  /* 17358 */ "vfwsub.wv\t\0"
  /* 17369 */ "vwsub.wv\t\0"
  /* 17379 */ "vfwadd.wv\t\0"
  /* 17390 */ "vwadd.wv\t\0"
  /* 17400 */ "vnsrl.wv\t\0"
  /* 17410 */ "vnclip.wv\t\0"
  /* 17421 */ "vwsubu.wv\t\0"
  /* 17432 */ "vwaddu.wv\t\0"
  /* 17443 */ "vnclipu.wv\t\0"
  /* 17455 */ "sf.vc.xv\t\0"
  /* 17465 */ "sf.vc.v.xv\t\0"
  /* 17477 */ "sc.w\t\0"
  /* 17483 */ "fcvt.d.w\t\0"
  /* 17493 */ "amoadd.w\t\0"
  /* 17503 */ "amoand.w\t\0"
  /* 17513 */ "vfncvtbf16.f.f.w\t\0"
  /* 17531 */ "vfncvt.rod.f.f.w\t\0"
  /* 17549 */ "vfncvt.f.f.w\t\0"
  /* 17563 */ "vfncvt.xu.f.w\t\0"
  /* 17578 */ "vfncvt.rtz.xu.f.w\t\0"
  /* 17597 */ "vfncvt.x.f.w\t\0"
  /* 17611 */ "vfncvt.rtz.x.f.w\t\0"
  /* 17629 */ "fcvt.h.w\t\0"
  /* 17639 */ "prefetch.w\t\0"
  /* 17651 */ "amomin.w\t\0"
  /* 17661 */ "ssamoswap.w\t\0"
  /* 17674 */ "lr.w\t\0"
  /* 17680 */ "amoor.w\t\0"
  /* 17689 */ "amoxor.w\t\0"
  /* 17699 */ "fcvt.s.w\t\0"
  /* 17709 */ "amocas.w\t\0"
  /* 17719 */ "c.zext.w\t\0"
  /* 17729 */ "amominu.w\t\0"
  /* 17740 */ "vfncvt.f.xu.w\t\0"
  /* 17755 */ "amomaxu.w\t\0"
  /* 17766 */ "hlv.w\t\0"
  /* 17773 */ "hsv.w\t\0"
  /* 17780 */ "vfncvt.f.x.w\t\0"
  /* 17794 */ "fmv.x.w\t\0"
  /* 17803 */ "amomax.w\t\0"
  /* 17813 */ "th.mulaw\t\0"
  /* 17823 */ "sraw\t\0"
  /* 17829 */ "c.subw\t\0"
  /* 17837 */ "c.addw\t\0"
  /* 17845 */ "sraiw\t\0"
  /* 17852 */ "c.addiw\t\0"
  /* 17861 */ "slliw\t\0"
  /* 17868 */ "srliw\t\0"
  /* 17875 */ "roriw\t\0"
  /* 17882 */ "th.srriw\t\0"
  /* 17892 */ "packw\t\0"
  /* 17899 */ "c.lw\t\0"
  /* 17905 */ "cv.lw\t\0"
  /* 17912 */ "cv.elw\t\0"
  /* 17920 */ "c.flw\t\0"
  /* 17927 */ "sllw\t\0"
  /* 17933 */ "rolw\t\0"
  /* 17939 */ "srlw\t\0"
  /* 17945 */ "mulw\t\0"
  /* 17951 */ "remw\t\0"
  /* 17957 */ "cpopw\t\0"
  /* 17964 */ "th.lrw\t\0"
  /* 17972 */ "th.flrw\t\0"
  /* 17981 */ "rorw\t\0"
  /* 17987 */ "csrrw\t\0"
  /* 17994 */ "th.srw\t\0"
  /* 18002 */ "th.fsrw\t\0"
  /* 18011 */ "th.lurw\t\0"
  /* 18020 */ "th.flurw\t\0"
  /* 18030 */ "th.surw\t\0"
  /* 18039 */ "th.fsurw\t\0"
  /* 18049 */ "c.sw\t\0"
  /* 18055 */ "cv.sw\t\0"
  /* 18062 */ "th.dcache.csw\t\0"
  /* 18077 */ "c.fsw\t\0"
  /* 18084 */ "th.dcache.isw\t\0"
  /* 18099 */ "th.dcache.cisw\t\0"
  /* 18115 */ "th.mulsw\t\0"
  /* 18125 */ "sh1add.uw\t\0"
  /* 18136 */ "sh2add.uw\t\0"
  /* 18147 */ "sh3add.uw\t\0"
  /* 18158 */ "slli.uw\t\0"
  /* 18167 */ "remuw\t\0"
  /* 18174 */ "divuw\t\0"
  /* 18181 */ "th.revw\t\0"
  /* 18190 */ "sf.vc.fvw\t\0"
  /* 18201 */ "sf.vc.v.fvw\t\0"
  /* 18214 */ "sf.vc.ivw\t\0"
  /* 18225 */ "sf.vc.v.ivw\t\0"
  /* 18238 */ "divw\t\0"
  /* 18244 */ "sf.vc.vvw\t\0"
  /* 18255 */ "sf.vc.v.vvw\t\0"
  /* 18268 */ "sf.vc.xvw\t\0"
  /* 18279 */ "sf.vc.v.xvw\t\0"
  /* 18292 */ "clzw\t\0"
  /* 18298 */ "ctzw\t\0"
  /* 18304 */ "sf.vc.x\t\0"
  /* 18313 */ "fmvp.d.x\t\0"
  /* 18323 */ "fmv.d.x\t\0"
  /* 18332 */ "fmv.h.x\t\0"
  /* 18341 */ "vmv.s.x\t\0"
  /* 18350 */ "sf.vc.v.x\t\0"
  /* 18361 */ "vmv.v.x\t\0"
  /* 18370 */ "fmv.w.x\t\0"
  /* 18379 */ "cv.max\t\0"
  /* 18387 */ "th.vmaqa.vx\t\0"
  /* 18400 */ "vssra.vx\t\0"
  /* 18410 */ "vsra.vx\t\0"
  /* 18419 */ "vasub.vx\t\0"
  /* 18429 */ "vnmsub.vx\t\0"
  /* 18440 */ "vrsub.vx\t\0"
  /* 18450 */ "vssub.vx\t\0"
  /* 18460 */ "vsub.vx\t\0"
  /* 18469 */ "vwsub.vx\t\0"
  /* 18479 */ "vnmsac.vx\t\0"
  /* 18490 */ "vmsbc.vx\t\0"
  /* 18500 */ "vmacc.vx\t\0"
  /* 18510 */ "vwmacc.vx\t\0"
  /* 18521 */ "vmadc.vx\t\0"
  /* 18531 */ "vaadd.vx\t\0"
  /* 18541 */ "vmadd.vx\t\0"
  /* 18551 */ "vsadd.vx\t\0"
  /* 18561 */ "vadd.vx\t\0"
  /* 18570 */ "vwadd.vx\t\0"
  /* 18580 */ "vand.vx\t\0"
  /* 18589 */ "vmsge.vx\t\0"
  /* 18599 */ "vmsle.vx\t\0"
  /* 18609 */ "vmsne.vx\t\0"
  /* 18619 */ "vclmulh.vx\t\0"
  /* 18631 */ "vmulh.vx\t\0"
  /* 18641 */ "vsll.vx\t\0"
  /* 18650 */ "vwsll.vx\t\0"
  /* 18660 */ "vrol.vx\t\0"
  /* 18669 */ "vssrl.vx\t\0"
  /* 18679 */ "vsrl.vx\t\0"
  /* 18688 */ "vclmul.vx\t\0"
  /* 18699 */ "vsmul.vx\t\0"
  /* 18709 */ "vmul.vx\t\0"
  /* 18718 */ "vwmul.vx\t\0"
  /* 18728 */ "vrem.vx\t\0"
  /* 18737 */ "vandn.vx\t\0"
  /* 18747 */ "vmin.vx\t\0"
  /* 18756 */ "vslide1down.vx\t\0"
  /* 18772 */ "vslidedown.vx\t\0"
  /* 18787 */ "vslide1up.vx\t\0"
  /* 18801 */ "vslideup.vx\t\0"
  /* 18814 */ "vmseq.vx\t\0"
  /* 18824 */ "vrgather.vx\t\0"
  /* 18837 */ "vror.vx\t\0"
  /* 18846 */ "vor.vx\t\0"
  /* 18854 */ "vxor.vx\t\0"
  /* 18863 */ "th.vmaqaus.vx\t\0"
  /* 18878 */ "vwmaccus.vx\t\0"
  /* 18891 */ "vmsgt.vx\t\0"
  /* 18901 */ "vmslt.vx\t\0"
  /* 18911 */ "th.vmaqau.vx\t\0"
  /* 18925 */ "vasubu.vx\t\0"
  /* 18936 */ "vssubu.vx\t\0"
  /* 18947 */ "vwsubu.vx\t\0"
  /* 18958 */ "vwmaccu.vx\t\0"
  /* 18970 */ "vaaddu.vx\t\0"
  /* 18981 */ "vsaddu.vx\t\0"
  /* 18992 */ "vwaddu.vx\t\0"
  /* 19003 */ "vmsgeu.vx\t\0"
  /* 19014 */ "vmsleu.vx\t\0"
  /* 19025 */ "vmulhu.vx\t\0"
  /* 19036 */ "vwmulu.vx\t\0"
  /* 19047 */ "vremu.vx\t\0"
  /* 19057 */ "vminu.vx\t\0"
  /* 19067 */ "th.vmaqasu.vx\t\0"
  /* 19082 */ "vwmaccsu.vx\t\0"
  /* 19095 */ "vmulhsu.vx\t\0"
  /* 19107 */ "vwmulsu.vx\t\0"
  /* 19119 */ "vmsgtu.vx\t\0"
  /* 19130 */ "vmsltu.vx\t\0"
  /* 19141 */ "vdivu.vx\t\0"
  /* 19151 */ "vmaxu.vx\t\0"
  /* 19161 */ "vdiv.vx\t\0"
  /* 19170 */ "vmax.vx\t\0"
  /* 19179 */ "vnsra.wx\t\0"
  /* 19189 */ "vwsub.wx\t\0"
  /* 19199 */ "vwadd.wx\t\0"
  /* 19209 */ "vnsrl.wx\t\0"
  /* 19219 */ "vnclip.wx\t\0"
  /* 19230 */ "vwsubu.wx\t\0"
  /* 19241 */ "vwaddu.wx\t\0"
  /* 19252 */ "vnclipu.wx\t\0"
  /* 19264 */ "th.tstnbz\t\0"
  /* 19275 */ "cv.extbz\t\0"
  /* 19285 */ "czero.nez\t\0"
  /* 19296 */ "c.bnez\t\0"
  /* 19304 */ "th.mvnez\t\0"
  /* 19314 */ "cv.exthz\t\0"
  /* 19324 */ "clz\t\0"
  /* 19329 */ "czero.eqz\t\0"
  /* 19340 */ "c.beqz\t\0"
  /* 19348 */ "th.mveqz\t\0"
  /* 19358 */ "ctz\t\0"
  /* 19363 */ "cm.popretz\t\0"
  /* 19375 */ ".insn 0x2, \0"
  /* 19387 */ ".insn 0x4, \0"
  /* 19399 */ ".insn r4 \0"
  /* 19409 */ ".insn ca \0"
  /* 19419 */ ".insn b \0"
  /* 19428 */ ".insn cb \0"
  /* 19438 */ ".insn i \0"
  /* 19447 */ ".insn ci \0"
  /* 19457 */ ".insn j \0"
  /* 19466 */ ".insn cj \0"
  /* 19476 */ ".insn cl \0"
  /* 19486 */ ".insn r \0"
  /* 19495 */ ".insn cr \0"
  /* 19505 */ ".insn s \0"
  /* 19514 */ ".insn cs \0"
  /* 19524 */ ".insn css \0"
  /* 19535 */ ".insn u \0"
  /* 19544 */ ".insn ciw \0"
  /* 19555 */ "# XRay Function Patchable RET.\0"
  /* 19586 */ "# XRay Typed Event Log.\0"
  /* 19610 */ "# XRay Custom Event Log.\0"
  /* 19635 */ "# XRay Function Enter.\0"
  /* 19658 */ "# XRay Tail Call Exit.\0"
  /* 19681 */ "# XRay Function Exit.\0"
  /* 19703 */ "c.mop.1\0"
  /* 19711 */ "c.mop.11\0"
  /* 19720 */ "c.mop.3\0"
  /* 19728 */ "c.mop.13\0"
  /* 19737 */ "c.mop.5\0"
  /* 19745 */ "c.mop.15\0"
  /* 19754 */ "c.mop.7\0"
  /* 19762 */ "c.mop.9\0"
  /* 19770 */ "LIFETIME_END\0"
  /* 19783 */ "PSEUDO_PROBE\0"
  /* 19796 */ "BUNDLE\0"
  /* 19803 */ "DBG_VALUE\0"
  /* 19813 */ "DBG_INSTR_REF\0"
  /* 19827 */ "DBG_PHI\0"
  /* 19835 */ "DBG_LABEL\0"
  /* 19845 */ "LIFETIME_START\0"
  /* 19860 */ "DBG_VALUE_LIST\0"
  /* 19875 */ "th.sync\0"
  /* 19883 */ "sf.cease\0"
  /* 19892 */ "th.sync.i\0"
  /* 19902 */ "fence.i\0"
  /* 19910 */ "wfi\0"
  /* 19914 */ "c.ebreak\0"
  /* 19923 */ "sfence.w.inval\0"
  /* 19938 */ "# FEntry call\0"
  /* 19952 */ "th.l2cache.call\0"
  /* 19968 */ "th.dcache.call\0"
  /* 19983 */ "ecall\0"
  /* 19989 */ "th.l2cache.iall\0"
  /* 20005 */ "th.dcache.iall\0"
  /* 20020 */ "th.icache.iall\0"
  /* 20035 */ "th.l2cache.ciall\0"
  /* 20052 */ "th.dcache.ciall\0"
  /* 20068 */ "fence.tso\0"
  /* 20078 */ "wrs.nto\0"
  /* 20086 */ "wrs.sto\0"
  /* 20094 */ "c.unimp\0"
  /* 20102 */ "c.nop\0"
  /* 20108 */ "sfence.inval.ir\0"
  /* 20124 */ "th.sync.s\0"
  /* 20134 */ "th.sync.is\0"
  /* 20145 */ "th.icache.ialls\0"
  /* 20161 */ "dret\0"
  /* 20166 */ "mret\0"
  /* 20171 */ "sret\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint32_t OpInfo0[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    19804U,	// DBG_VALUE
    19861U,	// DBG_VALUE_LIST
    19814U,	// DBG_INSTR_REF
    19828U,	// DBG_PHI
    19836U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    19797U,	// BUNDLE
    19846U,	// LIFETIME_START
    19771U,	// LIFETIME_END
    19784U,	// PSEUDO_PROBE
    0U,	// ARITH_FENCE
    0U,	// STACKMAP
    19939U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    19636U,	// PATCHABLE_FUNCTION_ENTER
    19556U,	// PATCHABLE_RET
    19682U,	// PATCHABLE_FUNCTION_EXIT
    19659U,	// PATCHABLE_TAIL_CALL
    19611U,	// PATCHABLE_EVENT_CALL
    19587U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// MEMBARRIER
    0U,	// JUMP_TABLE_DEBUG_INFO
    0U,	// CONVERGENCECTRL_ENTRY
    0U,	// CONVERGENCECTRL_ANCHOR
    0U,	// CONVERGENCECTRL_LOOP
    0U,	// CONVERGENCECTRL_GLUE
    0U,	// G_ASSERT_SEXT
    0U,	// G_ASSERT_ZEXT
    0U,	// G_ASSERT_ALIGN
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_SDIVREM
    0U,	// G_UDIVREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_PTRAUTH_GLOBAL_VALUE
    0U,	// G_CONSTANT_POOL
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_CONSTANT_FOLD_BARRIER
    0U,	// G_INTRINSIC_FPTRUNC_ROUND
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_LLRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_READSTEADYCOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_ATOMICRMW_FMAX
    0U,	// G_ATOMICRMW_FMIN
    0U,	// G_ATOMICRMW_UINC_WRAP
    0U,	// G_ATOMICRMW_UDEC_WRAP
    0U,	// G_FENCE
    0U,	// G_PREFETCH
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INVOKE_REGION_START
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_INTRINSIC_CONVERGENT
    0U,	// G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ROTR
    0U,	// G_ROTL
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SCMP
    0U,	// G_UCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FEXP10
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FLDEXP
    0U,	// G_FFREXP
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_IS_FPCLASS
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_GET_FPENV
    0U,	// G_SET_FPENV
    0U,	// G_RESET_FPENV
    0U,	// G_GET_FPMODE
    0U,	// G_SET_FPMODE
    0U,	// G_RESET_FPMODE
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_LROUND
    0U,	// G_LLROUND
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_VSCALE
    0U,	// G_INSERT_SUBVECTOR
    0U,	// G_EXTRACT_SUBVECTOR
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_SPLAT_VECTOR
    0U,	// G_VECTOR_COMPRESS
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FTAN
    0U,	// G_FACOS
    0U,	// G_FASIN
    0U,	// G_FATAN
    0U,	// G_FCOSH
    0U,	// G_FSINH
    0U,	// G_FTANH
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STACKSAVE
    0U,	// G_STACKRESTORE
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_STRICT_FLDEXP
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMCPY_INLINE
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_BZERO
    0U,	// G_TRAP
    0U,	// G_DEBUGTRAP
    0U,	// G_UBSANTRAP
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_FMAXIMUM
    0U,	// G_VECREDUCE_FMINIMUM
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    0U,	// G_SBFX
    0U,	// G_UBFX
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    0U,	// BuildPairF64Pseudo
    0U,	// G_FCLASS
    0U,	// G_READ_VLENB
    0U,	// G_SPLAT_VECTOR_SPLIT_I64_VL
    0U,	// G_VMCLR_VL
    0U,	// G_VMSET_VL
    0U,	// HWASAN_CHECK_MEMACCESS_SHORTGRANULES
    0U,	// KCFI_CHECK
    36487U,	// PseudoAddTPRel
    0U,	// PseudoAtomicLoadNand32
    0U,	// PseudoAtomicLoadNand64
    0U,	// PseudoBR
    0U,	// PseudoBRIND
    0U,	// PseudoBRINDNonX7
    0U,	// PseudoBRINDX7
    302031U,	// PseudoCALL
    0U,	// PseudoCALLIndirect
    0U,	// PseudoCALLIndirectNonX7
    33594319U,	// PseudoCALLReg
    0U,	// PseudoCCADD
    0U,	// PseudoCCADDI
    0U,	// PseudoCCADDIW
    0U,	// PseudoCCADDW
    0U,	// PseudoCCAND
    0U,	// PseudoCCANDI
    0U,	// PseudoCCANDN
    0U,	// PseudoCCMOVGPR
    0U,	// PseudoCCMOVGPRNoX0
    0U,	// PseudoCCOR
    0U,	// PseudoCCORI
    0U,	// PseudoCCORN
    0U,	// PseudoCCSLL
    0U,	// PseudoCCSLLI
    0U,	// PseudoCCSLLIW
    0U,	// PseudoCCSLLW
    0U,	// PseudoCCSRA
    0U,	// PseudoCCSRAI
    0U,	// PseudoCCSRAIW
    0U,	// PseudoCCSRAW
    0U,	// PseudoCCSRL
    0U,	// PseudoCCSRLI
    0U,	// PseudoCCSRLIW
    0U,	// PseudoCCSRLW
    0U,	// PseudoCCSUB
    0U,	// PseudoCCSUBW
    0U,	// PseudoCCXNOR
    0U,	// PseudoCCXOR
    0U,	// PseudoCCXORI
    0U,	// PseudoCmpXchg32
    0U,	// PseudoCmpXchg64
    2418085582U,	// PseudoFLD
    2418088038U,	// PseudoFLH
    2418099715U,	// PseudoFLW
    0U,	// PseudoFROUND_D
    0U,	// PseudoFROUND_D_IN32X
    0U,	// PseudoFROUND_D_INX
    0U,	// PseudoFROUND_H
    0U,	// PseudoFROUND_H_INX
    0U,	// PseudoFROUND_S
    0U,	// PseudoFROUND_S_INX
    2418085674U,	// PseudoFSD
    2418088101U,	// PseudoFSH
    2418099872U,	// PseudoFSW
    37823507U,	// PseudoJump
    33588472U,	// PseudoLA
    33588472U,	// PseudoLAImm
    33590463U,	// PseudoLA_TLSDESC
    33590971U,	// PseudoLA_TLS_GD
    33591124U,	// PseudoLA_TLS_IE
    33590362U,	// PseudoLB
    33598298U,	// PseudoLBU
    33590984U,	// PseudoLD
    33588364U,	// PseudoLGA
    33593435U,	// PseudoLH
    33598358U,	// PseudoLHU
    33593654U,	// PseudoLI
    33588471U,	// PseudoLLA
    33588471U,	// PseudoLLAImm
    33605102U,	// PseudoLW
    33598578U,	// PseudoLWU
    0U,	// PseudoLongBEQ
    0U,	// PseudoLongBGE
    0U,	// PseudoLongBGEU
    0U,	// PseudoLongBLT
    0U,	// PseudoLongBLTU
    0U,	// PseudoLongBNE
    0U,	// PseudoMaskedAtomicLoadAdd32
    0U,	// PseudoMaskedAtomicLoadMax32
    0U,	// PseudoMaskedAtomicLoadMin32
    0U,	// PseudoMaskedAtomicLoadNand32
    0U,	// PseudoMaskedAtomicLoadSub32
    0U,	// PseudoMaskedAtomicLoadUMax32
    0U,	// PseudoMaskedAtomicLoadUMin32
    0U,	// PseudoMaskedAtomicSwap32
    0U,	// PseudoMaskedCmpXchg32
    0U,	// PseudoMovAddr
    0U,	// PseudoMovImm
    0U,	// PseudoQuietFLE_D
    0U,	// PseudoQuietFLE_D_IN32X
    0U,	// PseudoQuietFLE_D_INX
    0U,	// PseudoQuietFLE_H
    0U,	// PseudoQuietFLE_H_INX
    0U,	// PseudoQuietFLE_S
    0U,	// PseudoQuietFLE_S_INX
    0U,	// PseudoQuietFLT_D
    0U,	// PseudoQuietFLT_D_IN32X
    0U,	// PseudoQuietFLT_D_INX
    0U,	// PseudoQuietFLT_H
    0U,	// PseudoQuietFLT_H_INX
    0U,	// PseudoQuietFLT_S
    0U,	// PseudoQuietFLT_S_INX
    0U,	// PseudoRET
    0U,	// PseudoRV32ZdinxLD
    0U,	// PseudoRV32ZdinxSD
    0U,	// PseudoRVVInitUndefM1
    0U,	// PseudoRVVInitUndefM2
    0U,	// PseudoRVVInitUndefM4
    0U,	// PseudoRVVInitUndefM8
    0U,	// PseudoReadVL
    0U,	// PseudoReadVLENB
    2418085005U,	// PseudoSB
    2418085668U,	// PseudoSD
    33590083U,	// PseudoSEXT_B
    33593137U,	// PseudoSEXT_H
    2418088090U,	// PseudoSH
    2418099844U,	// PseudoSW
    302025U,	// PseudoTAIL
    0U,	// PseudoTAILIndirect
    0U,	// PseudoTAILIndirectNonX7
    0U,	// PseudoTHVdotVMAQASU_VV_M1
    0U,	// PseudoTHVdotVMAQASU_VV_M1_MASK
    0U,	// PseudoTHVdotVMAQASU_VV_M2
    0U,	// PseudoTHVdotVMAQASU_VV_M2_MASK
    0U,	// PseudoTHVdotVMAQASU_VV_M4
    0U,	// PseudoTHVdotVMAQASU_VV_M4_MASK
    0U,	// PseudoTHVdotVMAQASU_VV_M8
    0U,	// PseudoTHVdotVMAQASU_VV_M8_MASK
    0U,	// PseudoTHVdotVMAQASU_VV_MF2
    0U,	// PseudoTHVdotVMAQASU_VV_MF2_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_M1
    0U,	// PseudoTHVdotVMAQASU_VX_M1_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_M2
    0U,	// PseudoTHVdotVMAQASU_VX_M2_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_M4
    0U,	// PseudoTHVdotVMAQASU_VX_M4_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_M8
    0U,	// PseudoTHVdotVMAQASU_VX_M8_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_MF2
    0U,	// PseudoTHVdotVMAQASU_VX_MF2_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_M1
    0U,	// PseudoTHVdotVMAQAUS_VX_M1_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_M2
    0U,	// PseudoTHVdotVMAQAUS_VX_M2_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_M4
    0U,	// PseudoTHVdotVMAQAUS_VX_M4_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_M8
    0U,	// PseudoTHVdotVMAQAUS_VX_M8_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_MF2
    0U,	// PseudoTHVdotVMAQAUS_VX_MF2_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_M1
    0U,	// PseudoTHVdotVMAQAU_VV_M1_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_M2
    0U,	// PseudoTHVdotVMAQAU_VV_M2_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_M4
    0U,	// PseudoTHVdotVMAQAU_VV_M4_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_M8
    0U,	// PseudoTHVdotVMAQAU_VV_M8_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_MF2
    0U,	// PseudoTHVdotVMAQAU_VV_MF2_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_M1
    0U,	// PseudoTHVdotVMAQAU_VX_M1_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_M2
    0U,	// PseudoTHVdotVMAQAU_VX_M2_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_M4
    0U,	// PseudoTHVdotVMAQAU_VX_M4_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_M8
    0U,	// PseudoTHVdotVMAQAU_VX_M8_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_MF2
    0U,	// PseudoTHVdotVMAQAU_VX_MF2_MASK
    0U,	// PseudoTHVdotVMAQA_VV_M1
    0U,	// PseudoTHVdotVMAQA_VV_M1_MASK
    0U,	// PseudoTHVdotVMAQA_VV_M2
    0U,	// PseudoTHVdotVMAQA_VV_M2_MASK
    0U,	// PseudoTHVdotVMAQA_VV_M4
    0U,	// PseudoTHVdotVMAQA_VV_M4_MASK
    0U,	// PseudoTHVdotVMAQA_VV_M8
    0U,	// PseudoTHVdotVMAQA_VV_M8_MASK
    0U,	// PseudoTHVdotVMAQA_VV_MF2
    0U,	// PseudoTHVdotVMAQA_VV_MF2_MASK
    0U,	// PseudoTHVdotVMAQA_VX_M1
    0U,	// PseudoTHVdotVMAQA_VX_M1_MASK
    0U,	// PseudoTHVdotVMAQA_VX_M2
    0U,	// PseudoTHVdotVMAQA_VX_M2_MASK
    0U,	// PseudoTHVdotVMAQA_VX_M4
    0U,	// PseudoTHVdotVMAQA_VX_M4_MASK
    0U,	// PseudoTHVdotVMAQA_VX_M8
    0U,	// PseudoTHVdotVMAQA_VX_M8_MASK
    0U,	// PseudoTHVdotVMAQA_VX_MF2
    0U,	// PseudoTHVdotVMAQA_VX_MF2_MASK
    606119768U,	// PseudoTLSDESCCall
    0U,	// PseudoVAADDU_VV_M1
    0U,	// PseudoVAADDU_VV_M1_MASK
    0U,	// PseudoVAADDU_VV_M2
    0U,	// PseudoVAADDU_VV_M2_MASK
    0U,	// PseudoVAADDU_VV_M4
    0U,	// PseudoVAADDU_VV_M4_MASK
    0U,	// PseudoVAADDU_VV_M8
    0U,	// PseudoVAADDU_VV_M8_MASK
    0U,	// PseudoVAADDU_VV_MF2
    0U,	// PseudoVAADDU_VV_MF2_MASK
    0U,	// PseudoVAADDU_VV_MF4
    0U,	// PseudoVAADDU_VV_MF4_MASK
    0U,	// PseudoVAADDU_VV_MF8
    0U,	// PseudoVAADDU_VV_MF8_MASK
    0U,	// PseudoVAADDU_VX_M1
    0U,	// PseudoVAADDU_VX_M1_MASK
    0U,	// PseudoVAADDU_VX_M2
    0U,	// PseudoVAADDU_VX_M2_MASK
    0U,	// PseudoVAADDU_VX_M4
    0U,	// PseudoVAADDU_VX_M4_MASK
    0U,	// PseudoVAADDU_VX_M8
    0U,	// PseudoVAADDU_VX_M8_MASK
    0U,	// PseudoVAADDU_VX_MF2
    0U,	// PseudoVAADDU_VX_MF2_MASK
    0U,	// PseudoVAADDU_VX_MF4
    0U,	// PseudoVAADDU_VX_MF4_MASK
    0U,	// PseudoVAADDU_VX_MF8
    0U,	// PseudoVAADDU_VX_MF8_MASK
    0U,	// PseudoVAADD_VV_M1
    0U,	// PseudoVAADD_VV_M1_MASK
    0U,	// PseudoVAADD_VV_M2
    0U,	// PseudoVAADD_VV_M2_MASK
    0U,	// PseudoVAADD_VV_M4
    0U,	// PseudoVAADD_VV_M4_MASK
    0U,	// PseudoVAADD_VV_M8
    0U,	// PseudoVAADD_VV_M8_MASK
    0U,	// PseudoVAADD_VV_MF2
    0U,	// PseudoVAADD_VV_MF2_MASK
    0U,	// PseudoVAADD_VV_MF4
    0U,	// PseudoVAADD_VV_MF4_MASK
    0U,	// PseudoVAADD_VV_MF8
    0U,	// PseudoVAADD_VV_MF8_MASK
    0U,	// PseudoVAADD_VX_M1
    0U,	// PseudoVAADD_VX_M1_MASK
    0U,	// PseudoVAADD_VX_M2
    0U,	// PseudoVAADD_VX_M2_MASK
    0U,	// PseudoVAADD_VX_M4
    0U,	// PseudoVAADD_VX_M4_MASK
    0U,	// PseudoVAADD_VX_M8
    0U,	// PseudoVAADD_VX_M8_MASK
    0U,	// PseudoVAADD_VX_MF2
    0U,	// PseudoVAADD_VX_MF2_MASK
    0U,	// PseudoVAADD_VX_MF4
    0U,	// PseudoVAADD_VX_MF4_MASK
    0U,	// PseudoVAADD_VX_MF8
    0U,	// PseudoVAADD_VX_MF8_MASK
    0U,	// PseudoVADC_VIM_M1
    0U,	// PseudoVADC_VIM_M2
    0U,	// PseudoVADC_VIM_M4
    0U,	// PseudoVADC_VIM_M8
    0U,	// PseudoVADC_VIM_MF2
    0U,	// PseudoVADC_VIM_MF4
    0U,	// PseudoVADC_VIM_MF8
    0U,	// PseudoVADC_VVM_M1
    0U,	// PseudoVADC_VVM_M2
    0U,	// PseudoVADC_VVM_M4
    0U,	// PseudoVADC_VVM_M8
    0U,	// PseudoVADC_VVM_MF2
    0U,	// PseudoVADC_VVM_MF4
    0U,	// PseudoVADC_VVM_MF8
    0U,	// PseudoVADC_VXM_M1
    0U,	// PseudoVADC_VXM_M2
    0U,	// PseudoVADC_VXM_M4
    0U,	// PseudoVADC_VXM_M8
    0U,	// PseudoVADC_VXM_MF2
    0U,	// PseudoVADC_VXM_MF4
    0U,	// PseudoVADC_VXM_MF8
    0U,	// PseudoVADD_VI_M1
    0U,	// PseudoVADD_VI_M1_MASK
    0U,	// PseudoVADD_VI_M2
    0U,	// PseudoVADD_VI_M2_MASK
    0U,	// PseudoVADD_VI_M4
    0U,	// PseudoVADD_VI_M4_MASK
    0U,	// PseudoVADD_VI_M8
    0U,	// PseudoVADD_VI_M8_MASK
    0U,	// PseudoVADD_VI_MF2
    0U,	// PseudoVADD_VI_MF2_MASK
    0U,	// PseudoVADD_VI_MF4
    0U,	// PseudoVADD_VI_MF4_MASK
    0U,	// PseudoVADD_VI_MF8
    0U,	// PseudoVADD_VI_MF8_MASK
    0U,	// PseudoVADD_VV_M1
    0U,	// PseudoVADD_VV_M1_MASK
    0U,	// PseudoVADD_VV_M2
    0U,	// PseudoVADD_VV_M2_MASK
    0U,	// PseudoVADD_VV_M4
    0U,	// PseudoVADD_VV_M4_MASK
    0U,	// PseudoVADD_VV_M8
    0U,	// PseudoVADD_VV_M8_MASK
    0U,	// PseudoVADD_VV_MF2
    0U,	// PseudoVADD_VV_MF2_MASK
    0U,	// PseudoVADD_VV_MF4
    0U,	// PseudoVADD_VV_MF4_MASK
    0U,	// PseudoVADD_VV_MF8
    0U,	// PseudoVADD_VV_MF8_MASK
    0U,	// PseudoVADD_VX_M1
    0U,	// PseudoVADD_VX_M1_MASK
    0U,	// PseudoVADD_VX_M2
    0U,	// PseudoVADD_VX_M2_MASK
    0U,	// PseudoVADD_VX_M4
    0U,	// PseudoVADD_VX_M4_MASK
    0U,	// PseudoVADD_VX_M8
    0U,	// PseudoVADD_VX_M8_MASK
    0U,	// PseudoVADD_VX_MF2
    0U,	// PseudoVADD_VX_MF2_MASK
    0U,	// PseudoVADD_VX_MF4
    0U,	// PseudoVADD_VX_MF4_MASK
    0U,	// PseudoVADD_VX_MF8
    0U,	// PseudoVADD_VX_MF8_MASK
    0U,	// PseudoVAESDF_VS_M1_M1
    0U,	// PseudoVAESDF_VS_M1_MF2
    0U,	// PseudoVAESDF_VS_M1_MF4
    0U,	// PseudoVAESDF_VS_M1_MF8
    0U,	// PseudoVAESDF_VS_M2_M1
    0U,	// PseudoVAESDF_VS_M2_M2
    0U,	// PseudoVAESDF_VS_M2_MF2
    0U,	// PseudoVAESDF_VS_M2_MF4
    0U,	// PseudoVAESDF_VS_M2_MF8
    0U,	// PseudoVAESDF_VS_M4_M1
    0U,	// PseudoVAESDF_VS_M4_M2
    0U,	// PseudoVAESDF_VS_M4_M4
    0U,	// PseudoVAESDF_VS_M4_MF2
    0U,	// PseudoVAESDF_VS_M4_MF4
    0U,	// PseudoVAESDF_VS_M4_MF8
    0U,	// PseudoVAESDF_VS_M8_M1
    0U,	// PseudoVAESDF_VS_M8_M2
    0U,	// PseudoVAESDF_VS_M8_M4
    0U,	// PseudoVAESDF_VS_M8_MF2
    0U,	// PseudoVAESDF_VS_M8_MF4
    0U,	// PseudoVAESDF_VS_M8_MF8
    0U,	// PseudoVAESDF_VS_MF2_MF2
    0U,	// PseudoVAESDF_VS_MF2_MF4
    0U,	// PseudoVAESDF_VS_MF2_MF8
    0U,	// PseudoVAESDF_VV_M1
    0U,	// PseudoVAESDF_VV_M2
    0U,	// PseudoVAESDF_VV_M4
    0U,	// PseudoVAESDF_VV_M8
    0U,	// PseudoVAESDF_VV_MF2
    0U,	// PseudoVAESDM_VS_M1_M1
    0U,	// PseudoVAESDM_VS_M1_MF2
    0U,	// PseudoVAESDM_VS_M1_MF4
    0U,	// PseudoVAESDM_VS_M1_MF8
    0U,	// PseudoVAESDM_VS_M2_M1
    0U,	// PseudoVAESDM_VS_M2_M2
    0U,	// PseudoVAESDM_VS_M2_MF2
    0U,	// PseudoVAESDM_VS_M2_MF4
    0U,	// PseudoVAESDM_VS_M2_MF8
    0U,	// PseudoVAESDM_VS_M4_M1
    0U,	// PseudoVAESDM_VS_M4_M2
    0U,	// PseudoVAESDM_VS_M4_M4
    0U,	// PseudoVAESDM_VS_M4_MF2
    0U,	// PseudoVAESDM_VS_M4_MF4
    0U,	// PseudoVAESDM_VS_M4_MF8
    0U,	// PseudoVAESDM_VS_M8_M1
    0U,	// PseudoVAESDM_VS_M8_M2
    0U,	// PseudoVAESDM_VS_M8_M4
    0U,	// PseudoVAESDM_VS_M8_MF2
    0U,	// PseudoVAESDM_VS_M8_MF4
    0U,	// PseudoVAESDM_VS_M8_MF8
    0U,	// PseudoVAESDM_VS_MF2_MF2
    0U,	// PseudoVAESDM_VS_MF2_MF4
    0U,	// PseudoVAESDM_VS_MF2_MF8
    0U,	// PseudoVAESDM_VV_M1
    0U,	// PseudoVAESDM_VV_M2
    0U,	// PseudoVAESDM_VV_M4
    0U,	// PseudoVAESDM_VV_M8
    0U,	// PseudoVAESDM_VV_MF2
    0U,	// PseudoVAESEF_VS_M1_M1
    0U,	// PseudoVAESEF_VS_M1_MF2
    0U,	// PseudoVAESEF_VS_M1_MF4
    0U,	// PseudoVAESEF_VS_M1_MF8
    0U,	// PseudoVAESEF_VS_M2_M1
    0U,	// PseudoVAESEF_VS_M2_M2
    0U,	// PseudoVAESEF_VS_M2_MF2
    0U,	// PseudoVAESEF_VS_M2_MF4
    0U,	// PseudoVAESEF_VS_M2_MF8
    0U,	// PseudoVAESEF_VS_M4_M1
    0U,	// PseudoVAESEF_VS_M4_M2
    0U,	// PseudoVAESEF_VS_M4_M4
    0U,	// PseudoVAESEF_VS_M4_MF2
    0U,	// PseudoVAESEF_VS_M4_MF4
    0U,	// PseudoVAESEF_VS_M4_MF8
    0U,	// PseudoVAESEF_VS_M8_M1
    0U,	// PseudoVAESEF_VS_M8_M2
    0U,	// PseudoVAESEF_VS_M8_M4
    0U,	// PseudoVAESEF_VS_M8_MF2
    0U,	// PseudoVAESEF_VS_M8_MF4
    0U,	// PseudoVAESEF_VS_M8_MF8
    0U,	// PseudoVAESEF_VS_MF2_MF2
    0U,	// PseudoVAESEF_VS_MF2_MF4
    0U,	// PseudoVAESEF_VS_MF2_MF8
    0U,	// PseudoVAESEF_VV_M1
    0U,	// PseudoVAESEF_VV_M2
    0U,	// PseudoVAESEF_VV_M4
    0U,	// PseudoVAESEF_VV_M8
    0U,	// PseudoVAESEF_VV_MF2
    0U,	// PseudoVAESEM_VS_M1_M1
    0U,	// PseudoVAESEM_VS_M1_MF2
    0U,	// PseudoVAESEM_VS_M1_MF4
    0U,	// PseudoVAESEM_VS_M1_MF8
    0U,	// PseudoVAESEM_VS_M2_M1
    0U,	// PseudoVAESEM_VS_M2_M2
    0U,	// PseudoVAESEM_VS_M2_MF2
    0U,	// PseudoVAESEM_VS_M2_MF4
    0U,	// PseudoVAESEM_VS_M2_MF8
    0U,	// PseudoVAESEM_VS_M4_M1
    0U,	// PseudoVAESEM_VS_M4_M2
    0U,	// PseudoVAESEM_VS_M4_M4
    0U,	// PseudoVAESEM_VS_M4_MF2
    0U,	// PseudoVAESEM_VS_M4_MF4
    0U,	// PseudoVAESEM_VS_M4_MF8
    0U,	// PseudoVAESEM_VS_M8_M1
    0U,	// PseudoVAESEM_VS_M8_M2
    0U,	// PseudoVAESEM_VS_M8_M4
    0U,	// PseudoVAESEM_VS_M8_MF2
    0U,	// PseudoVAESEM_VS_M8_MF4
    0U,	// PseudoVAESEM_VS_M8_MF8
    0U,	// PseudoVAESEM_VS_MF2_MF2
    0U,	// PseudoVAESEM_VS_MF2_MF4
    0U,	// PseudoVAESEM_VS_MF2_MF8
    0U,	// PseudoVAESEM_VV_M1
    0U,	// PseudoVAESEM_VV_M2
    0U,	// PseudoVAESEM_VV_M4
    0U,	// PseudoVAESEM_VV_M8
    0U,	// PseudoVAESEM_VV_MF2
    0U,	// PseudoVAESKF1_VI_M1
    0U,	// PseudoVAESKF1_VI_M2
    0U,	// PseudoVAESKF1_VI_M4
    0U,	// PseudoVAESKF1_VI_M8
    0U,	// PseudoVAESKF1_VI_MF2
    0U,	// PseudoVAESKF2_VI_M1
    0U,	// PseudoVAESKF2_VI_M2
    0U,	// PseudoVAESKF2_VI_M4
    0U,	// PseudoVAESKF2_VI_M8
    0U,	// PseudoVAESKF2_VI_MF2
    0U,	// PseudoVAESZ_VS_M1_M1
    0U,	// PseudoVAESZ_VS_M1_MF2
    0U,	// PseudoVAESZ_VS_M1_MF4
    0U,	// PseudoVAESZ_VS_M1_MF8
    0U,	// PseudoVAESZ_VS_M2_M1
    0U,	// PseudoVAESZ_VS_M2_M2
    0U,	// PseudoVAESZ_VS_M2_MF2
    0U,	// PseudoVAESZ_VS_M2_MF4
    0U,	// PseudoVAESZ_VS_M2_MF8
    0U,	// PseudoVAESZ_VS_M4_M1
    0U,	// PseudoVAESZ_VS_M4_M2
    0U,	// PseudoVAESZ_VS_M4_M4
    0U,	// PseudoVAESZ_VS_M4_MF2
    0U,	// PseudoVAESZ_VS_M4_MF4
    0U,	// PseudoVAESZ_VS_M4_MF8
    0U,	// PseudoVAESZ_VS_M8_M1
    0U,	// PseudoVAESZ_VS_M8_M2
    0U,	// PseudoVAESZ_VS_M8_M4
    0U,	// PseudoVAESZ_VS_M8_MF2
    0U,	// PseudoVAESZ_VS_M8_MF4
    0U,	// PseudoVAESZ_VS_M8_MF8
    0U,	// PseudoVAESZ_VS_MF2_MF2
    0U,	// PseudoVAESZ_VS_MF2_MF4
    0U,	// PseudoVAESZ_VS_MF2_MF8
    0U,	// PseudoVANDN_VV_M1
    0U,	// PseudoVANDN_VV_M1_MASK
    0U,	// PseudoVANDN_VV_M2
    0U,	// PseudoVANDN_VV_M2_MASK
    0U,	// PseudoVANDN_VV_M4
    0U,	// PseudoVANDN_VV_M4_MASK
    0U,	// PseudoVANDN_VV_M8
    0U,	// PseudoVANDN_VV_M8_MASK
    0U,	// PseudoVANDN_VV_MF2
    0U,	// PseudoVANDN_VV_MF2_MASK
    0U,	// PseudoVANDN_VV_MF4
    0U,	// PseudoVANDN_VV_MF4_MASK
    0U,	// PseudoVANDN_VV_MF8
    0U,	// PseudoVANDN_VV_MF8_MASK
    0U,	// PseudoVANDN_VX_M1
    0U,	// PseudoVANDN_VX_M1_MASK
    0U,	// PseudoVANDN_VX_M2
    0U,	// PseudoVANDN_VX_M2_MASK
    0U,	// PseudoVANDN_VX_M4
    0U,	// PseudoVANDN_VX_M4_MASK
    0U,	// PseudoVANDN_VX_M8
    0U,	// PseudoVANDN_VX_M8_MASK
    0U,	// PseudoVANDN_VX_MF2
    0U,	// PseudoVANDN_VX_MF2_MASK
    0U,	// PseudoVANDN_VX_MF4
    0U,	// PseudoVANDN_VX_MF4_MASK
    0U,	// PseudoVANDN_VX_MF8
    0U,	// PseudoVANDN_VX_MF8_MASK
    0U,	// PseudoVAND_VI_M1
    0U,	// PseudoVAND_VI_M1_MASK
    0U,	// PseudoVAND_VI_M2
    0U,	// PseudoVAND_VI_M2_MASK
    0U,	// PseudoVAND_VI_M4
    0U,	// PseudoVAND_VI_M4_MASK
    0U,	// PseudoVAND_VI_M8
    0U,	// PseudoVAND_VI_M8_MASK
    0U,	// PseudoVAND_VI_MF2
    0U,	// PseudoVAND_VI_MF2_MASK
    0U,	// PseudoVAND_VI_MF4
    0U,	// PseudoVAND_VI_MF4_MASK
    0U,	// PseudoVAND_VI_MF8
    0U,	// PseudoVAND_VI_MF8_MASK
    0U,	// PseudoVAND_VV_M1
    0U,	// PseudoVAND_VV_M1_MASK
    0U,	// PseudoVAND_VV_M2
    0U,	// PseudoVAND_VV_M2_MASK
    0U,	// PseudoVAND_VV_M4
    0U,	// PseudoVAND_VV_M4_MASK
    0U,	// PseudoVAND_VV_M8
    0U,	// PseudoVAND_VV_M8_MASK
    0U,	// PseudoVAND_VV_MF2
    0U,	// PseudoVAND_VV_MF2_MASK
    0U,	// PseudoVAND_VV_MF4
    0U,	// PseudoVAND_VV_MF4_MASK
    0U,	// PseudoVAND_VV_MF8
    0U,	// PseudoVAND_VV_MF8_MASK
    0U,	// PseudoVAND_VX_M1
    0U,	// PseudoVAND_VX_M1_MASK
    0U,	// PseudoVAND_VX_M2
    0U,	// PseudoVAND_VX_M2_MASK
    0U,	// PseudoVAND_VX_M4
    0U,	// PseudoVAND_VX_M4_MASK
    0U,	// PseudoVAND_VX_M8
    0U,	// PseudoVAND_VX_M8_MASK
    0U,	// PseudoVAND_VX_MF2
    0U,	// PseudoVAND_VX_MF2_MASK
    0U,	// PseudoVAND_VX_MF4
    0U,	// PseudoVAND_VX_MF4_MASK
    0U,	// PseudoVAND_VX_MF8
    0U,	// PseudoVAND_VX_MF8_MASK
    0U,	// PseudoVASUBU_VV_M1
    0U,	// PseudoVASUBU_VV_M1_MASK
    0U,	// PseudoVASUBU_VV_M2
    0U,	// PseudoVASUBU_VV_M2_MASK
    0U,	// PseudoVASUBU_VV_M4
    0U,	// PseudoVASUBU_VV_M4_MASK
    0U,	// PseudoVASUBU_VV_M8
    0U,	// PseudoVASUBU_VV_M8_MASK
    0U,	// PseudoVASUBU_VV_MF2
    0U,	// PseudoVASUBU_VV_MF2_MASK
    0U,	// PseudoVASUBU_VV_MF4
    0U,	// PseudoVASUBU_VV_MF4_MASK
    0U,	// PseudoVASUBU_VV_MF8
    0U,	// PseudoVASUBU_VV_MF8_MASK
    0U,	// PseudoVASUBU_VX_M1
    0U,	// PseudoVASUBU_VX_M1_MASK
    0U,	// PseudoVASUBU_VX_M2
    0U,	// PseudoVASUBU_VX_M2_MASK
    0U,	// PseudoVASUBU_VX_M4
    0U,	// PseudoVASUBU_VX_M4_MASK
    0U,	// PseudoVASUBU_VX_M8
    0U,	// PseudoVASUBU_VX_M8_MASK
    0U,	// PseudoVASUBU_VX_MF2
    0U,	// PseudoVASUBU_VX_MF2_MASK
    0U,	// PseudoVASUBU_VX_MF4
    0U,	// PseudoVASUBU_VX_MF4_MASK
    0U,	// PseudoVASUBU_VX_MF8
    0U,	// PseudoVASUBU_VX_MF8_MASK
    0U,	// PseudoVASUB_VV_M1
    0U,	// PseudoVASUB_VV_M1_MASK
    0U,	// PseudoVASUB_VV_M2
    0U,	// PseudoVASUB_VV_M2_MASK
    0U,	// PseudoVASUB_VV_M4
    0U,	// PseudoVASUB_VV_M4_MASK
    0U,	// PseudoVASUB_VV_M8
    0U,	// PseudoVASUB_VV_M8_MASK
    0U,	// PseudoVASUB_VV_MF2
    0U,	// PseudoVASUB_VV_MF2_MASK
    0U,	// PseudoVASUB_VV_MF4
    0U,	// PseudoVASUB_VV_MF4_MASK
    0U,	// PseudoVASUB_VV_MF8
    0U,	// PseudoVASUB_VV_MF8_MASK
    0U,	// PseudoVASUB_VX_M1
    0U,	// PseudoVASUB_VX_M1_MASK
    0U,	// PseudoVASUB_VX_M2
    0U,	// PseudoVASUB_VX_M2_MASK
    0U,	// PseudoVASUB_VX_M4
    0U,	// PseudoVASUB_VX_M4_MASK
    0U,	// PseudoVASUB_VX_M8
    0U,	// PseudoVASUB_VX_M8_MASK
    0U,	// PseudoVASUB_VX_MF2
    0U,	// PseudoVASUB_VX_MF2_MASK
    0U,	// PseudoVASUB_VX_MF4
    0U,	// PseudoVASUB_VX_MF4_MASK
    0U,	// PseudoVASUB_VX_MF8
    0U,	// PseudoVASUB_VX_MF8_MASK
    0U,	// PseudoVBREV8_V_M1
    0U,	// PseudoVBREV8_V_M1_MASK
    0U,	// PseudoVBREV8_V_M2
    0U,	// PseudoVBREV8_V_M2_MASK
    0U,	// PseudoVBREV8_V_M4
    0U,	// PseudoVBREV8_V_M4_MASK
    0U,	// PseudoVBREV8_V_M8
    0U,	// PseudoVBREV8_V_M8_MASK
    0U,	// PseudoVBREV8_V_MF2
    0U,	// PseudoVBREV8_V_MF2_MASK
    0U,	// PseudoVBREV8_V_MF4
    0U,	// PseudoVBREV8_V_MF4_MASK
    0U,	// PseudoVBREV8_V_MF8
    0U,	// PseudoVBREV8_V_MF8_MASK
    0U,	// PseudoVBREV_V_M1
    0U,	// PseudoVBREV_V_M1_MASK
    0U,	// PseudoVBREV_V_M2
    0U,	// PseudoVBREV_V_M2_MASK
    0U,	// PseudoVBREV_V_M4
    0U,	// PseudoVBREV_V_M4_MASK
    0U,	// PseudoVBREV_V_M8
    0U,	// PseudoVBREV_V_M8_MASK
    0U,	// PseudoVBREV_V_MF2
    0U,	// PseudoVBREV_V_MF2_MASK
    0U,	// PseudoVBREV_V_MF4
    0U,	// PseudoVBREV_V_MF4_MASK
    0U,	// PseudoVBREV_V_MF8
    0U,	// PseudoVBREV_V_MF8_MASK
    0U,	// PseudoVCLMULH_VV_M1
    0U,	// PseudoVCLMULH_VV_M1_MASK
    0U,	// PseudoVCLMULH_VV_M2
    0U,	// PseudoVCLMULH_VV_M2_MASK
    0U,	// PseudoVCLMULH_VV_M4
    0U,	// PseudoVCLMULH_VV_M4_MASK
    0U,	// PseudoVCLMULH_VV_M8
    0U,	// PseudoVCLMULH_VV_M8_MASK
    0U,	// PseudoVCLMULH_VV_MF2
    0U,	// PseudoVCLMULH_VV_MF2_MASK
    0U,	// PseudoVCLMULH_VV_MF4
    0U,	// PseudoVCLMULH_VV_MF4_MASK
    0U,	// PseudoVCLMULH_VV_MF8
    0U,	// PseudoVCLMULH_VV_MF8_MASK
    0U,	// PseudoVCLMULH_VX_M1
    0U,	// PseudoVCLMULH_VX_M1_MASK
    0U,	// PseudoVCLMULH_VX_M2
    0U,	// PseudoVCLMULH_VX_M2_MASK
    0U,	// PseudoVCLMULH_VX_M4
    0U,	// PseudoVCLMULH_VX_M4_MASK
    0U,	// PseudoVCLMULH_VX_M8
    0U,	// PseudoVCLMULH_VX_M8_MASK
    0U,	// PseudoVCLMULH_VX_MF2
    0U,	// PseudoVCLMULH_VX_MF2_MASK
    0U,	// PseudoVCLMULH_VX_MF4
    0U,	// PseudoVCLMULH_VX_MF4_MASK
    0U,	// PseudoVCLMULH_VX_MF8
    0U,	// PseudoVCLMULH_VX_MF8_MASK
    0U,	// PseudoVCLMUL_VV_M1
    0U,	// PseudoVCLMUL_VV_M1_MASK
    0U,	// PseudoVCLMUL_VV_M2
    0U,	// PseudoVCLMUL_VV_M2_MASK
    0U,	// PseudoVCLMUL_VV_M4
    0U,	// PseudoVCLMUL_VV_M4_MASK
    0U,	// PseudoVCLMUL_VV_M8
    0U,	// PseudoVCLMUL_VV_M8_MASK
    0U,	// PseudoVCLMUL_VV_MF2
    0U,	// PseudoVCLMUL_VV_MF2_MASK
    0U,	// PseudoVCLMUL_VV_MF4
    0U,	// PseudoVCLMUL_VV_MF4_MASK
    0U,	// PseudoVCLMUL_VV_MF8
    0U,	// PseudoVCLMUL_VV_MF8_MASK
    0U,	// PseudoVCLMUL_VX_M1
    0U,	// PseudoVCLMUL_VX_M1_MASK
    0U,	// PseudoVCLMUL_VX_M2
    0U,	// PseudoVCLMUL_VX_M2_MASK
    0U,	// PseudoVCLMUL_VX_M4
    0U,	// PseudoVCLMUL_VX_M4_MASK
    0U,	// PseudoVCLMUL_VX_M8
    0U,	// PseudoVCLMUL_VX_M8_MASK
    0U,	// PseudoVCLMUL_VX_MF2
    0U,	// PseudoVCLMUL_VX_MF2_MASK
    0U,	// PseudoVCLMUL_VX_MF4
    0U,	// PseudoVCLMUL_VX_MF4_MASK
    0U,	// PseudoVCLMUL_VX_MF8
    0U,	// PseudoVCLMUL_VX_MF8_MASK
    0U,	// PseudoVCLZ_V_M1
    0U,	// PseudoVCLZ_V_M1_MASK
    0U,	// PseudoVCLZ_V_M2
    0U,	// PseudoVCLZ_V_M2_MASK
    0U,	// PseudoVCLZ_V_M4
    0U,	// PseudoVCLZ_V_M4_MASK
    0U,	// PseudoVCLZ_V_M8
    0U,	// PseudoVCLZ_V_M8_MASK
    0U,	// PseudoVCLZ_V_MF2
    0U,	// PseudoVCLZ_V_MF2_MASK
    0U,	// PseudoVCLZ_V_MF4
    0U,	// PseudoVCLZ_V_MF4_MASK
    0U,	// PseudoVCLZ_V_MF8
    0U,	// PseudoVCLZ_V_MF8_MASK
    0U,	// PseudoVCOMPRESS_VM_M1_E16
    0U,	// PseudoVCOMPRESS_VM_M1_E32
    0U,	// PseudoVCOMPRESS_VM_M1_E64
    0U,	// PseudoVCOMPRESS_VM_M1_E8
    0U,	// PseudoVCOMPRESS_VM_M2_E16
    0U,	// PseudoVCOMPRESS_VM_M2_E32
    0U,	// PseudoVCOMPRESS_VM_M2_E64
    0U,	// PseudoVCOMPRESS_VM_M2_E8
    0U,	// PseudoVCOMPRESS_VM_M4_E16
    0U,	// PseudoVCOMPRESS_VM_M4_E32
    0U,	// PseudoVCOMPRESS_VM_M4_E64
    0U,	// PseudoVCOMPRESS_VM_M4_E8
    0U,	// PseudoVCOMPRESS_VM_M8_E16
    0U,	// PseudoVCOMPRESS_VM_M8_E32
    0U,	// PseudoVCOMPRESS_VM_M8_E64
    0U,	// PseudoVCOMPRESS_VM_M8_E8
    0U,	// PseudoVCOMPRESS_VM_MF2_E16
    0U,	// PseudoVCOMPRESS_VM_MF2_E32
    0U,	// PseudoVCOMPRESS_VM_MF2_E8
    0U,	// PseudoVCOMPRESS_VM_MF4_E16
    0U,	// PseudoVCOMPRESS_VM_MF4_E8
    0U,	// PseudoVCOMPRESS_VM_MF8_E8
    0U,	// PseudoVCPOP_M_B1
    0U,	// PseudoVCPOP_M_B16
    0U,	// PseudoVCPOP_M_B16_MASK
    0U,	// PseudoVCPOP_M_B1_MASK
    0U,	// PseudoVCPOP_M_B2
    0U,	// PseudoVCPOP_M_B2_MASK
    0U,	// PseudoVCPOP_M_B32
    0U,	// PseudoVCPOP_M_B32_MASK
    0U,	// PseudoVCPOP_M_B4
    0U,	// PseudoVCPOP_M_B4_MASK
    0U,	// PseudoVCPOP_M_B64
    0U,	// PseudoVCPOP_M_B64_MASK
    0U,	// PseudoVCPOP_M_B8
    0U,	// PseudoVCPOP_M_B8_MASK
    0U,	// PseudoVCPOP_V_M1
    0U,	// PseudoVCPOP_V_M1_MASK
    0U,	// PseudoVCPOP_V_M2
    0U,	// PseudoVCPOP_V_M2_MASK
    0U,	// PseudoVCPOP_V_M4
    0U,	// PseudoVCPOP_V_M4_MASK
    0U,	// PseudoVCPOP_V_M8
    0U,	// PseudoVCPOP_V_M8_MASK
    0U,	// PseudoVCPOP_V_MF2
    0U,	// PseudoVCPOP_V_MF2_MASK
    0U,	// PseudoVCPOP_V_MF4
    0U,	// PseudoVCPOP_V_MF4_MASK
    0U,	// PseudoVCPOP_V_MF8
    0U,	// PseudoVCPOP_V_MF8_MASK
    0U,	// PseudoVCTZ_V_M1
    0U,	// PseudoVCTZ_V_M1_MASK
    0U,	// PseudoVCTZ_V_M2
    0U,	// PseudoVCTZ_V_M2_MASK
    0U,	// PseudoVCTZ_V_M4
    0U,	// PseudoVCTZ_V_M4_MASK
    0U,	// PseudoVCTZ_V_M8
    0U,	// PseudoVCTZ_V_M8_MASK
    0U,	// PseudoVCTZ_V_MF2
    0U,	// PseudoVCTZ_V_MF2_MASK
    0U,	// PseudoVCTZ_V_MF4
    0U,	// PseudoVCTZ_V_MF4_MASK
    0U,	// PseudoVCTZ_V_MF8
    0U,	// PseudoVCTZ_V_MF8_MASK
    0U,	// PseudoVC_FPR16VV_SE_M1
    0U,	// PseudoVC_FPR16VV_SE_M2
    0U,	// PseudoVC_FPR16VV_SE_M4
    0U,	// PseudoVC_FPR16VV_SE_M8
    0U,	// PseudoVC_FPR16VV_SE_MF2
    0U,	// PseudoVC_FPR16VV_SE_MF4
    0U,	// PseudoVC_FPR16VW_SE_M1
    0U,	// PseudoVC_FPR16VW_SE_M2
    0U,	// PseudoVC_FPR16VW_SE_M4
    0U,	// PseudoVC_FPR16VW_SE_M8
    0U,	// PseudoVC_FPR16VW_SE_MF2
    0U,	// PseudoVC_FPR16VW_SE_MF4
    0U,	// PseudoVC_FPR16V_SE_M1
    0U,	// PseudoVC_FPR16V_SE_M2
    0U,	// PseudoVC_FPR16V_SE_M4
    0U,	// PseudoVC_FPR16V_SE_M8
    0U,	// PseudoVC_FPR16V_SE_MF2
    0U,	// PseudoVC_FPR16V_SE_MF4
    0U,	// PseudoVC_FPR32VV_SE_M1
    0U,	// PseudoVC_FPR32VV_SE_M2
    0U,	// PseudoVC_FPR32VV_SE_M4
    0U,	// PseudoVC_FPR32VV_SE_M8
    0U,	// PseudoVC_FPR32VV_SE_MF2
    0U,	// PseudoVC_FPR32VW_SE_M1
    0U,	// PseudoVC_FPR32VW_SE_M2
    0U,	// PseudoVC_FPR32VW_SE_M4
    0U,	// PseudoVC_FPR32VW_SE_M8
    0U,	// PseudoVC_FPR32VW_SE_MF2
    0U,	// PseudoVC_FPR32V_SE_M1
    0U,	// PseudoVC_FPR32V_SE_M2
    0U,	// PseudoVC_FPR32V_SE_M4
    0U,	// PseudoVC_FPR32V_SE_M8
    0U,	// PseudoVC_FPR32V_SE_MF2
    0U,	// PseudoVC_FPR64VV_SE_M1
    0U,	// PseudoVC_FPR64VV_SE_M2
    0U,	// PseudoVC_FPR64VV_SE_M4
    0U,	// PseudoVC_FPR64VV_SE_M8
    0U,	// PseudoVC_FPR64V_SE_M1
    0U,	// PseudoVC_FPR64V_SE_M2
    0U,	// PseudoVC_FPR64V_SE_M4
    0U,	// PseudoVC_FPR64V_SE_M8
    0U,	// PseudoVC_IVV_SE_M1
    0U,	// PseudoVC_IVV_SE_M2
    0U,	// PseudoVC_IVV_SE_M4
    0U,	// PseudoVC_IVV_SE_M8
    0U,	// PseudoVC_IVV_SE_MF2
    0U,	// PseudoVC_IVV_SE_MF4
    0U,	// PseudoVC_IVV_SE_MF8
    0U,	// PseudoVC_IVW_SE_M1
    0U,	// PseudoVC_IVW_SE_M2
    0U,	// PseudoVC_IVW_SE_M4
    0U,	// PseudoVC_IVW_SE_MF2
    0U,	// PseudoVC_IVW_SE_MF4
    0U,	// PseudoVC_IVW_SE_MF8
    0U,	// PseudoVC_IV_SE_M1
    0U,	// PseudoVC_IV_SE_M2
    0U,	// PseudoVC_IV_SE_M4
    0U,	// PseudoVC_IV_SE_M8
    0U,	// PseudoVC_IV_SE_MF2
    0U,	// PseudoVC_IV_SE_MF4
    0U,	// PseudoVC_IV_SE_MF8
    0U,	// PseudoVC_I_SE_M1
    0U,	// PseudoVC_I_SE_M2
    0U,	// PseudoVC_I_SE_M4
    0U,	// PseudoVC_I_SE_M8
    0U,	// PseudoVC_I_SE_MF2
    0U,	// PseudoVC_I_SE_MF4
    0U,	// PseudoVC_I_SE_MF8
    0U,	// PseudoVC_VVV_SE_M1
    0U,	// PseudoVC_VVV_SE_M2
    0U,	// PseudoVC_VVV_SE_M4
    0U,	// PseudoVC_VVV_SE_M8
    0U,	// PseudoVC_VVV_SE_MF2
    0U,	// PseudoVC_VVV_SE_MF4
    0U,	// PseudoVC_VVV_SE_MF8
    0U,	// PseudoVC_VVW_SE_M1
    0U,	// PseudoVC_VVW_SE_M2
    0U,	// PseudoVC_VVW_SE_M4
    0U,	// PseudoVC_VVW_SE_MF2
    0U,	// PseudoVC_VVW_SE_MF4
    0U,	// PseudoVC_VVW_SE_MF8
    0U,	// PseudoVC_VV_SE_M1
    0U,	// PseudoVC_VV_SE_M2
    0U,	// PseudoVC_VV_SE_M4
    0U,	// PseudoVC_VV_SE_M8
    0U,	// PseudoVC_VV_SE_MF2
    0U,	// PseudoVC_VV_SE_MF4
    0U,	// PseudoVC_VV_SE_MF8
    0U,	// PseudoVC_V_FPR16VV_M1
    0U,	// PseudoVC_V_FPR16VV_M2
    0U,	// PseudoVC_V_FPR16VV_M4
    0U,	// PseudoVC_V_FPR16VV_M8
    0U,	// PseudoVC_V_FPR16VV_MF2
    0U,	// PseudoVC_V_FPR16VV_MF4
    0U,	// PseudoVC_V_FPR16VV_SE_M1
    0U,	// PseudoVC_V_FPR16VV_SE_M2
    0U,	// PseudoVC_V_FPR16VV_SE_M4
    0U,	// PseudoVC_V_FPR16VV_SE_M8
    0U,	// PseudoVC_V_FPR16VV_SE_MF2
    0U,	// PseudoVC_V_FPR16VV_SE_MF4
    0U,	// PseudoVC_V_FPR16VW_M1
    0U,	// PseudoVC_V_FPR16VW_M2
    0U,	// PseudoVC_V_FPR16VW_M4
    0U,	// PseudoVC_V_FPR16VW_M8
    0U,	// PseudoVC_V_FPR16VW_MF2
    0U,	// PseudoVC_V_FPR16VW_MF4
    0U,	// PseudoVC_V_FPR16VW_SE_M1
    0U,	// PseudoVC_V_FPR16VW_SE_M2
    0U,	// PseudoVC_V_FPR16VW_SE_M4
    0U,	// PseudoVC_V_FPR16VW_SE_M8
    0U,	// PseudoVC_V_FPR16VW_SE_MF2
    0U,	// PseudoVC_V_FPR16VW_SE_MF4
    0U,	// PseudoVC_V_FPR16V_M1
    0U,	// PseudoVC_V_FPR16V_M2
    0U,	// PseudoVC_V_FPR16V_M4
    0U,	// PseudoVC_V_FPR16V_M8
    0U,	// PseudoVC_V_FPR16V_MF2
    0U,	// PseudoVC_V_FPR16V_MF4
    0U,	// PseudoVC_V_FPR16V_SE_M1
    0U,	// PseudoVC_V_FPR16V_SE_M2
    0U,	// PseudoVC_V_FPR16V_SE_M4
    0U,	// PseudoVC_V_FPR16V_SE_M8
    0U,	// PseudoVC_V_FPR16V_SE_MF2
    0U,	// PseudoVC_V_FPR16V_SE_MF4
    0U,	// PseudoVC_V_FPR32VV_M1
    0U,	// PseudoVC_V_FPR32VV_M2
    0U,	// PseudoVC_V_FPR32VV_M4
    0U,	// PseudoVC_V_FPR32VV_M8
    0U,	// PseudoVC_V_FPR32VV_MF2
    0U,	// PseudoVC_V_FPR32VV_SE_M1
    0U,	// PseudoVC_V_FPR32VV_SE_M2
    0U,	// PseudoVC_V_FPR32VV_SE_M4
    0U,	// PseudoVC_V_FPR32VV_SE_M8
    0U,	// PseudoVC_V_FPR32VV_SE_MF2
    0U,	// PseudoVC_V_FPR32VW_M1
    0U,	// PseudoVC_V_FPR32VW_M2
    0U,	// PseudoVC_V_FPR32VW_M4
    0U,	// PseudoVC_V_FPR32VW_M8
    0U,	// PseudoVC_V_FPR32VW_MF2
    0U,	// PseudoVC_V_FPR32VW_SE_M1
    0U,	// PseudoVC_V_FPR32VW_SE_M2
    0U,	// PseudoVC_V_FPR32VW_SE_M4
    0U,	// PseudoVC_V_FPR32VW_SE_M8
    0U,	// PseudoVC_V_FPR32VW_SE_MF2
    0U,	// PseudoVC_V_FPR32V_M1
    0U,	// PseudoVC_V_FPR32V_M2
    0U,	// PseudoVC_V_FPR32V_M4
    0U,	// PseudoVC_V_FPR32V_M8
    0U,	// PseudoVC_V_FPR32V_MF2
    0U,	// PseudoVC_V_FPR32V_SE_M1
    0U,	// PseudoVC_V_FPR32V_SE_M2
    0U,	// PseudoVC_V_FPR32V_SE_M4
    0U,	// PseudoVC_V_FPR32V_SE_M8
    0U,	// PseudoVC_V_FPR32V_SE_MF2
    0U,	// PseudoVC_V_FPR64VV_M1
    0U,	// PseudoVC_V_FPR64VV_M2
    0U,	// PseudoVC_V_FPR64VV_M4
    0U,	// PseudoVC_V_FPR64VV_M8
    0U,	// PseudoVC_V_FPR64VV_SE_M1
    0U,	// PseudoVC_V_FPR64VV_SE_M2
    0U,	// PseudoVC_V_FPR64VV_SE_M4
    0U,	// PseudoVC_V_FPR64VV_SE_M8
    0U,	// PseudoVC_V_FPR64V_M1
    0U,	// PseudoVC_V_FPR64V_M2
    0U,	// PseudoVC_V_FPR64V_M4
    0U,	// PseudoVC_V_FPR64V_M8
    0U,	// PseudoVC_V_FPR64V_SE_M1
    0U,	// PseudoVC_V_FPR64V_SE_M2
    0U,	// PseudoVC_V_FPR64V_SE_M4
    0U,	// PseudoVC_V_FPR64V_SE_M8
    0U,	// PseudoVC_V_IVV_M1
    0U,	// PseudoVC_V_IVV_M2
    0U,	// PseudoVC_V_IVV_M4
    0U,	// PseudoVC_V_IVV_M8
    0U,	// PseudoVC_V_IVV_MF2
    0U,	// PseudoVC_V_IVV_MF4
    0U,	// PseudoVC_V_IVV_MF8
    0U,	// PseudoVC_V_IVV_SE_M1
    0U,	// PseudoVC_V_IVV_SE_M2
    0U,	// PseudoVC_V_IVV_SE_M4
    0U,	// PseudoVC_V_IVV_SE_M8
    0U,	// PseudoVC_V_IVV_SE_MF2
    0U,	// PseudoVC_V_IVV_SE_MF4
    0U,	// PseudoVC_V_IVV_SE_MF8
    0U,	// PseudoVC_V_IVW_M1
    0U,	// PseudoVC_V_IVW_M2
    0U,	// PseudoVC_V_IVW_M4
    0U,	// PseudoVC_V_IVW_MF2
    0U,	// PseudoVC_V_IVW_MF4
    0U,	// PseudoVC_V_IVW_MF8
    0U,	// PseudoVC_V_IVW_SE_M1
    0U,	// PseudoVC_V_IVW_SE_M2
    0U,	// PseudoVC_V_IVW_SE_M4
    0U,	// PseudoVC_V_IVW_SE_MF2
    0U,	// PseudoVC_V_IVW_SE_MF4
    0U,	// PseudoVC_V_IVW_SE_MF8
    0U,	// PseudoVC_V_IV_M1
    0U,	// PseudoVC_V_IV_M2
    0U,	// PseudoVC_V_IV_M4
    0U,	// PseudoVC_V_IV_M8
    0U,	// PseudoVC_V_IV_MF2
    0U,	// PseudoVC_V_IV_MF4
    0U,	// PseudoVC_V_IV_MF8
    0U,	// PseudoVC_V_IV_SE_M1
    0U,	// PseudoVC_V_IV_SE_M2
    0U,	// PseudoVC_V_IV_SE_M4
    0U,	// PseudoVC_V_IV_SE_M8
    0U,	// PseudoVC_V_IV_SE_MF2
    0U,	// PseudoVC_V_IV_SE_MF4
    0U,	// PseudoVC_V_IV_SE_MF8
    0U,	// PseudoVC_V_I_M1
    0U,	// PseudoVC_V_I_M2
    0U,	// PseudoVC_V_I_M4
    0U,	// PseudoVC_V_I_M8
    0U,	// PseudoVC_V_I_MF2
    0U,	// PseudoVC_V_I_MF4
    0U,	// PseudoVC_V_I_MF8
    0U,	// PseudoVC_V_I_SE_M1
    0U,	// PseudoVC_V_I_SE_M2
    0U,	// PseudoVC_V_I_SE_M4
    0U,	// PseudoVC_V_I_SE_M8
    0U,	// PseudoVC_V_I_SE_MF2
    0U,	// PseudoVC_V_I_SE_MF4
    0U,	// PseudoVC_V_I_SE_MF8
    0U,	// PseudoVC_V_VVV_M1
    0U,	// PseudoVC_V_VVV_M2
    0U,	// PseudoVC_V_VVV_M4
    0U,	// PseudoVC_V_VVV_M8
    0U,	// PseudoVC_V_VVV_MF2
    0U,	// PseudoVC_V_VVV_MF4
    0U,	// PseudoVC_V_VVV_MF8
    0U,	// PseudoVC_V_VVV_SE_M1
    0U,	// PseudoVC_V_VVV_SE_M2
    0U,	// PseudoVC_V_VVV_SE_M4
    0U,	// PseudoVC_V_VVV_SE_M8
    0U,	// PseudoVC_V_VVV_SE_MF2
    0U,	// PseudoVC_V_VVV_SE_MF4
    0U,	// PseudoVC_V_VVV_SE_MF8
    0U,	// PseudoVC_V_VVW_M1
    0U,	// PseudoVC_V_VVW_M2
    0U,	// PseudoVC_V_VVW_M4
    0U,	// PseudoVC_V_VVW_MF2
    0U,	// PseudoVC_V_VVW_MF4
    0U,	// PseudoVC_V_VVW_MF8
    0U,	// PseudoVC_V_VVW_SE_M1
    0U,	// PseudoVC_V_VVW_SE_M2
    0U,	// PseudoVC_V_VVW_SE_M4
    0U,	// PseudoVC_V_VVW_SE_MF2
    0U,	// PseudoVC_V_VVW_SE_MF4
    0U,	// PseudoVC_V_VVW_SE_MF8
    0U,	// PseudoVC_V_VV_M1
    0U,	// PseudoVC_V_VV_M2
    0U,	// PseudoVC_V_VV_M4
    0U,	// PseudoVC_V_VV_M8
    0U,	// PseudoVC_V_VV_MF2
    0U,	// PseudoVC_V_VV_MF4
    0U,	// PseudoVC_V_VV_MF8
    0U,	// PseudoVC_V_VV_SE_M1
    0U,	// PseudoVC_V_VV_SE_M2
    0U,	// PseudoVC_V_VV_SE_M4
    0U,	// PseudoVC_V_VV_SE_M8
    0U,	// PseudoVC_V_VV_SE_MF2
    0U,	// PseudoVC_V_VV_SE_MF4
    0U,	// PseudoVC_V_VV_SE_MF8
    0U,	// PseudoVC_V_XVV_M1
    0U,	// PseudoVC_V_XVV_M2
    0U,	// PseudoVC_V_XVV_M4
    0U,	// PseudoVC_V_XVV_M8
    0U,	// PseudoVC_V_XVV_MF2
    0U,	// PseudoVC_V_XVV_MF4
    0U,	// PseudoVC_V_XVV_MF8
    0U,	// PseudoVC_V_XVV_SE_M1
    0U,	// PseudoVC_V_XVV_SE_M2
    0U,	// PseudoVC_V_XVV_SE_M4
    0U,	// PseudoVC_V_XVV_SE_M8
    0U,	// PseudoVC_V_XVV_SE_MF2
    0U,	// PseudoVC_V_XVV_SE_MF4
    0U,	// PseudoVC_V_XVV_SE_MF8
    0U,	// PseudoVC_V_XVW_M1
    0U,	// PseudoVC_V_XVW_M2
    0U,	// PseudoVC_V_XVW_M4
    0U,	// PseudoVC_V_XVW_MF2
    0U,	// PseudoVC_V_XVW_MF4
    0U,	// PseudoVC_V_XVW_MF8
    0U,	// PseudoVC_V_XVW_SE_M1
    0U,	// PseudoVC_V_XVW_SE_M2
    0U,	// PseudoVC_V_XVW_SE_M4
    0U,	// PseudoVC_V_XVW_SE_MF2
    0U,	// PseudoVC_V_XVW_SE_MF4
    0U,	// PseudoVC_V_XVW_SE_MF8
    0U,	// PseudoVC_V_XV_M1
    0U,	// PseudoVC_V_XV_M2
    0U,	// PseudoVC_V_XV_M4
    0U,	// PseudoVC_V_XV_M8
    0U,	// PseudoVC_V_XV_MF2
    0U,	// PseudoVC_V_XV_MF4
    0U,	// PseudoVC_V_XV_MF8
    0U,	// PseudoVC_V_XV_SE_M1
    0U,	// PseudoVC_V_XV_SE_M2
    0U,	// PseudoVC_V_XV_SE_M4
    0U,	// PseudoVC_V_XV_SE_M8
    0U,	// PseudoVC_V_XV_SE_MF2
    0U,	// PseudoVC_V_XV_SE_MF4
    0U,	// PseudoVC_V_XV_SE_MF8
    0U,	// PseudoVC_V_X_M1
    0U,	// PseudoVC_V_X_M2
    0U,	// PseudoVC_V_X_M4
    0U,	// PseudoVC_V_X_M8
    0U,	// PseudoVC_V_X_MF2
    0U,	// PseudoVC_V_X_MF4
    0U,	// PseudoVC_V_X_MF8
    0U,	// PseudoVC_V_X_SE_M1
    0U,	// PseudoVC_V_X_SE_M2
    0U,	// PseudoVC_V_X_SE_M4
    0U,	// PseudoVC_V_X_SE_M8
    0U,	// PseudoVC_V_X_SE_MF2
    0U,	// PseudoVC_V_X_SE_MF4
    0U,	// PseudoVC_V_X_SE_MF8
    0U,	// PseudoVC_XVV_SE_M1
    0U,	// PseudoVC_XVV_SE_M2
    0U,	// PseudoVC_XVV_SE_M4
    0U,	// PseudoVC_XVV_SE_M8
    0U,	// PseudoVC_XVV_SE_MF2
    0U,	// PseudoVC_XVV_SE_MF4
    0U,	// PseudoVC_XVV_SE_MF8
    0U,	// PseudoVC_XVW_SE_M1
    0U,	// PseudoVC_XVW_SE_M2
    0U,	// PseudoVC_XVW_SE_M4
    0U,	// PseudoVC_XVW_SE_MF2
    0U,	// PseudoVC_XVW_SE_MF4
    0U,	// PseudoVC_XVW_SE_MF8
    0U,	// PseudoVC_XV_SE_M1
    0U,	// PseudoVC_XV_SE_M2
    0U,	// PseudoVC_XV_SE_M4
    0U,	// PseudoVC_XV_SE_M8
    0U,	// PseudoVC_XV_SE_MF2
    0U,	// PseudoVC_XV_SE_MF4
    0U,	// PseudoVC_XV_SE_MF8
    0U,	// PseudoVC_X_SE_M1
    0U,	// PseudoVC_X_SE_M2
    0U,	// PseudoVC_X_SE_M4
    0U,	// PseudoVC_X_SE_M8
    0U,	// PseudoVC_X_SE_MF2
    0U,	// PseudoVC_X_SE_MF4
    0U,	// PseudoVC_X_SE_MF8
    0U,	// PseudoVDIVU_VV_M1_E16
    0U,	// PseudoVDIVU_VV_M1_E16_MASK
    0U,	// PseudoVDIVU_VV_M1_E32
    0U,	// PseudoVDIVU_VV_M1_E32_MASK
    0U,	// PseudoVDIVU_VV_M1_E64
    0U,	// PseudoVDIVU_VV_M1_E64_MASK
    0U,	// PseudoVDIVU_VV_M1_E8
    0U,	// PseudoVDIVU_VV_M1_E8_MASK
    0U,	// PseudoVDIVU_VV_M2_E16
    0U,	// PseudoVDIVU_VV_M2_E16_MASK
    0U,	// PseudoVDIVU_VV_M2_E32
    0U,	// PseudoVDIVU_VV_M2_E32_MASK
    0U,	// PseudoVDIVU_VV_M2_E64
    0U,	// PseudoVDIVU_VV_M2_E64_MASK
    0U,	// PseudoVDIVU_VV_M2_E8
    0U,	// PseudoVDIVU_VV_M2_E8_MASK
    0U,	// PseudoVDIVU_VV_M4_E16
    0U,	// PseudoVDIVU_VV_M4_E16_MASK
    0U,	// PseudoVDIVU_VV_M4_E32
    0U,	// PseudoVDIVU_VV_M4_E32_MASK
    0U,	// PseudoVDIVU_VV_M4_E64
    0U,	// PseudoVDIVU_VV_M4_E64_MASK
    0U,	// PseudoVDIVU_VV_M4_E8
    0U,	// PseudoVDIVU_VV_M4_E8_MASK
    0U,	// PseudoVDIVU_VV_M8_E16
    0U,	// PseudoVDIVU_VV_M8_E16_MASK
    0U,	// PseudoVDIVU_VV_M8_E32
    0U,	// PseudoVDIVU_VV_M8_E32_MASK
    0U,	// PseudoVDIVU_VV_M8_E64
    0U,	// PseudoVDIVU_VV_M8_E64_MASK
    0U,	// PseudoVDIVU_VV_M8_E8
    0U,	// PseudoVDIVU_VV_M8_E8_MASK
    0U,	// PseudoVDIVU_VV_MF2_E16
    0U,	// PseudoVDIVU_VV_MF2_E16_MASK
    0U,	// PseudoVDIVU_VV_MF2_E32
    0U,	// PseudoVDIVU_VV_MF2_E32_MASK
    0U,	// PseudoVDIVU_VV_MF2_E8
    0U,	// PseudoVDIVU_VV_MF2_E8_MASK
    0U,	// PseudoVDIVU_VV_MF4_E16
    0U,	// PseudoVDIVU_VV_MF4_E16_MASK
    0U,	// PseudoVDIVU_VV_MF4_E8
    0U,	// PseudoVDIVU_VV_MF4_E8_MASK
    0U,	// PseudoVDIVU_VV_MF8_E8
    0U,	// PseudoVDIVU_VV_MF8_E8_MASK
    0U,	// PseudoVDIVU_VX_M1_E16
    0U,	// PseudoVDIVU_VX_M1_E16_MASK
    0U,	// PseudoVDIVU_VX_M1_E32
    0U,	// PseudoVDIVU_VX_M1_E32_MASK
    0U,	// PseudoVDIVU_VX_M1_E64
    0U,	// PseudoVDIVU_VX_M1_E64_MASK
    0U,	// PseudoVDIVU_VX_M1_E8
    0U,	// PseudoVDIVU_VX_M1_E8_MASK
    0U,	// PseudoVDIVU_VX_M2_E16
    0U,	// PseudoVDIVU_VX_M2_E16_MASK
    0U,	// PseudoVDIVU_VX_M2_E32
    0U,	// PseudoVDIVU_VX_M2_E32_MASK
    0U,	// PseudoVDIVU_VX_M2_E64
    0U,	// PseudoVDIVU_VX_M2_E64_MASK
    0U,	// PseudoVDIVU_VX_M2_E8
    0U,	// PseudoVDIVU_VX_M2_E8_MASK
    0U,	// PseudoVDIVU_VX_M4_E16
    0U,	// PseudoVDIVU_VX_M4_E16_MASK
    0U,	// PseudoVDIVU_VX_M4_E32
    0U,	// PseudoVDIVU_VX_M4_E32_MASK
    0U,	// PseudoVDIVU_VX_M4_E64
    0U,	// PseudoVDIVU_VX_M4_E64_MASK
    0U,	// PseudoVDIVU_VX_M4_E8
    0U,	// PseudoVDIVU_VX_M4_E8_MASK
    0U,	// PseudoVDIVU_VX_M8_E16
    0U,	// PseudoVDIVU_VX_M8_E16_MASK
    0U,	// PseudoVDIVU_VX_M8_E32
    0U,	// PseudoVDIVU_VX_M8_E32_MASK
    0U,	// PseudoVDIVU_VX_M8_E64
    0U,	// PseudoVDIVU_VX_M8_E64_MASK
    0U,	// PseudoVDIVU_VX_M8_E8
    0U,	// PseudoVDIVU_VX_M8_E8_MASK
    0U,	// PseudoVDIVU_VX_MF2_E16
    0U,	// PseudoVDIVU_VX_MF2_E16_MASK
    0U,	// PseudoVDIVU_VX_MF2_E32
    0U,	// PseudoVDIVU_VX_MF2_E32_MASK
    0U,	// PseudoVDIVU_VX_MF2_E8
    0U,	// PseudoVDIVU_VX_MF2_E8_MASK
    0U,	// PseudoVDIVU_VX_MF4_E16
    0U,	// PseudoVDIVU_VX_MF4_E16_MASK
    0U,	// PseudoVDIVU_VX_MF4_E8
    0U,	// PseudoVDIVU_VX_MF4_E8_MASK
    0U,	// PseudoVDIVU_VX_MF8_E8
    0U,	// PseudoVDIVU_VX_MF8_E8_MASK
    0U,	// PseudoVDIV_VV_M1_E16
    0U,	// PseudoVDIV_VV_M1_E16_MASK
    0U,	// PseudoVDIV_VV_M1_E32
    0U,	// PseudoVDIV_VV_M1_E32_MASK
    0U,	// PseudoVDIV_VV_M1_E64
    0U,	// PseudoVDIV_VV_M1_E64_MASK
    0U,	// PseudoVDIV_VV_M1_E8
    0U,	// PseudoVDIV_VV_M1_E8_MASK
    0U,	// PseudoVDIV_VV_M2_E16
    0U,	// PseudoVDIV_VV_M2_E16_MASK
    0U,	// PseudoVDIV_VV_M2_E32
    0U,	// PseudoVDIV_VV_M2_E32_MASK
    0U,	// PseudoVDIV_VV_M2_E64
    0U,	// PseudoVDIV_VV_M2_E64_MASK
    0U,	// PseudoVDIV_VV_M2_E8
    0U,	// PseudoVDIV_VV_M2_E8_MASK
    0U,	// PseudoVDIV_VV_M4_E16
    0U,	// PseudoVDIV_VV_M4_E16_MASK
    0U,	// PseudoVDIV_VV_M4_E32
    0U,	// PseudoVDIV_VV_M4_E32_MASK
    0U,	// PseudoVDIV_VV_M4_E64
    0U,	// PseudoVDIV_VV_M4_E64_MASK
    0U,	// PseudoVDIV_VV_M4_E8
    0U,	// PseudoVDIV_VV_M4_E8_MASK
    0U,	// PseudoVDIV_VV_M8_E16
    0U,	// PseudoVDIV_VV_M8_E16_MASK
    0U,	// PseudoVDIV_VV_M8_E32
    0U,	// PseudoVDIV_VV_M8_E32_MASK
    0U,	// PseudoVDIV_VV_M8_E64
    0U,	// PseudoVDIV_VV_M8_E64_MASK
    0U,	// PseudoVDIV_VV_M8_E8
    0U,	// PseudoVDIV_VV_M8_E8_MASK
    0U,	// PseudoVDIV_VV_MF2_E16
    0U,	// PseudoVDIV_VV_MF2_E16_MASK
    0U,	// PseudoVDIV_VV_MF2_E32
    0U,	// PseudoVDIV_VV_MF2_E32_MASK
    0U,	// PseudoVDIV_VV_MF2_E8
    0U,	// PseudoVDIV_VV_MF2_E8_MASK
    0U,	// PseudoVDIV_VV_MF4_E16
    0U,	// PseudoVDIV_VV_MF4_E16_MASK
    0U,	// PseudoVDIV_VV_MF4_E8
    0U,	// PseudoVDIV_VV_MF4_E8_MASK
    0U,	// PseudoVDIV_VV_MF8_E8
    0U,	// PseudoVDIV_VV_MF8_E8_MASK
    0U,	// PseudoVDIV_VX_M1_E16
    0U,	// PseudoVDIV_VX_M1_E16_MASK
    0U,	// PseudoVDIV_VX_M1_E32
    0U,	// PseudoVDIV_VX_M1_E32_MASK
    0U,	// PseudoVDIV_VX_M1_E64
    0U,	// PseudoVDIV_VX_M1_E64_MASK
    0U,	// PseudoVDIV_VX_M1_E8
    0U,	// PseudoVDIV_VX_M1_E8_MASK
    0U,	// PseudoVDIV_VX_M2_E16
    0U,	// PseudoVDIV_VX_M2_E16_MASK
    0U,	// PseudoVDIV_VX_M2_E32
    0U,	// PseudoVDIV_VX_M2_E32_MASK
    0U,	// PseudoVDIV_VX_M2_E64
    0U,	// PseudoVDIV_VX_M2_E64_MASK
    0U,	// PseudoVDIV_VX_M2_E8
    0U,	// PseudoVDIV_VX_M2_E8_MASK
    0U,	// PseudoVDIV_VX_M4_E16
    0U,	// PseudoVDIV_VX_M4_E16_MASK
    0U,	// PseudoVDIV_VX_M4_E32
    0U,	// PseudoVDIV_VX_M4_E32_MASK
    0U,	// PseudoVDIV_VX_M4_E64
    0U,	// PseudoVDIV_VX_M4_E64_MASK
    0U,	// PseudoVDIV_VX_M4_E8
    0U,	// PseudoVDIV_VX_M4_E8_MASK
    0U,	// PseudoVDIV_VX_M8_E16
    0U,	// PseudoVDIV_VX_M8_E16_MASK
    0U,	// PseudoVDIV_VX_M8_E32
    0U,	// PseudoVDIV_VX_M8_E32_MASK
    0U,	// PseudoVDIV_VX_M8_E64
    0U,	// PseudoVDIV_VX_M8_E64_MASK
    0U,	// PseudoVDIV_VX_M8_E8
    0U,	// PseudoVDIV_VX_M8_E8_MASK
    0U,	// PseudoVDIV_VX_MF2_E16
    0U,	// PseudoVDIV_VX_MF2_E16_MASK
    0U,	// PseudoVDIV_VX_MF2_E32
    0U,	// PseudoVDIV_VX_MF2_E32_MASK
    0U,	// PseudoVDIV_VX_MF2_E8
    0U,	// PseudoVDIV_VX_MF2_E8_MASK
    0U,	// PseudoVDIV_VX_MF4_E16
    0U,	// PseudoVDIV_VX_MF4_E16_MASK
    0U,	// PseudoVDIV_VX_MF4_E8
    0U,	// PseudoVDIV_VX_MF4_E8_MASK
    0U,	// PseudoVDIV_VX_MF8_E8
    0U,	// PseudoVDIV_VX_MF8_E8_MASK
    0U,	// PseudoVFADD_VFPR16_M1_E16
    0U,	// PseudoVFADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M2_E16
    0U,	// PseudoVFADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M4_E16
    0U,	// PseudoVFADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M8_E16
    0U,	// PseudoVFADD_VFPR16_M8_E16_MASK
    0U,	// PseudoVFADD_VFPR16_MF2_E16
    0U,	// PseudoVFADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFADD_VFPR16_MF4_E16
    0U,	// PseudoVFADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFADD_VFPR32_M1_E32
    0U,	// PseudoVFADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFADD_VFPR32_M2_E32
    0U,	// PseudoVFADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFADD_VFPR32_M4_E32
    0U,	// PseudoVFADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFADD_VFPR32_M8_E32
    0U,	// PseudoVFADD_VFPR32_M8_E32_MASK
    0U,	// PseudoVFADD_VFPR32_MF2_E32
    0U,	// PseudoVFADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFADD_VFPR64_M1_E64
    0U,	// PseudoVFADD_VFPR64_M1_E64_MASK
    0U,	// PseudoVFADD_VFPR64_M2_E64
    0U,	// PseudoVFADD_VFPR64_M2_E64_MASK
    0U,	// PseudoVFADD_VFPR64_M4_E64
    0U,	// PseudoVFADD_VFPR64_M4_E64_MASK
    0U,	// PseudoVFADD_VFPR64_M8_E64
    0U,	// PseudoVFADD_VFPR64_M8_E64_MASK
    0U,	// PseudoVFADD_VV_M1_E16
    0U,	// PseudoVFADD_VV_M1_E16_MASK
    0U,	// PseudoVFADD_VV_M1_E32
    0U,	// PseudoVFADD_VV_M1_E32_MASK
    0U,	// PseudoVFADD_VV_M1_E64
    0U,	// PseudoVFADD_VV_M1_E64_MASK
    0U,	// PseudoVFADD_VV_M2_E16
    0U,	// PseudoVFADD_VV_M2_E16_MASK
    0U,	// PseudoVFADD_VV_M2_E32
    0U,	// PseudoVFADD_VV_M2_E32_MASK
    0U,	// PseudoVFADD_VV_M2_E64
    0U,	// PseudoVFADD_VV_M2_E64_MASK
    0U,	// PseudoVFADD_VV_M4_E16
    0U,	// PseudoVFADD_VV_M4_E16_MASK
    0U,	// PseudoVFADD_VV_M4_E32
    0U,	// PseudoVFADD_VV_M4_E32_MASK
    0U,	// PseudoVFADD_VV_M4_E64
    0U,	// PseudoVFADD_VV_M4_E64_MASK
    0U,	// PseudoVFADD_VV_M8_E16
    0U,	// PseudoVFADD_VV_M8_E16_MASK
    0U,	// PseudoVFADD_VV_M8_E32
    0U,	// PseudoVFADD_VV_M8_E32_MASK
    0U,	// PseudoVFADD_VV_M8_E64
    0U,	// PseudoVFADD_VV_M8_E64_MASK
    0U,	// PseudoVFADD_VV_MF2_E16
    0U,	// PseudoVFADD_VV_MF2_E16_MASK
    0U,	// PseudoVFADD_VV_MF2_E32
    0U,	// PseudoVFADD_VV_MF2_E32_MASK
    0U,	// PseudoVFADD_VV_MF4_E16
    0U,	// PseudoVFADD_VV_MF4_E16_MASK
    0U,	// PseudoVFCLASS_V_M1
    0U,	// PseudoVFCLASS_V_M1_MASK
    0U,	// PseudoVFCLASS_V_M2
    0U,	// PseudoVFCLASS_V_M2_MASK
    0U,	// PseudoVFCLASS_V_M4
    0U,	// PseudoVFCLASS_V_M4_MASK
    0U,	// PseudoVFCLASS_V_M8
    0U,	// PseudoVFCLASS_V_M8_MASK
    0U,	// PseudoVFCLASS_V_MF2
    0U,	// PseudoVFCLASS_V_MF2_MASK
    0U,	// PseudoVFCLASS_V_MF4
    0U,	// PseudoVFCLASS_V_MF4_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1_E16
    0U,	// PseudoVFCVT_F_XU_V_M1_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1_E32
    0U,	// PseudoVFCVT_F_XU_V_M1_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1_E64
    0U,	// PseudoVFCVT_F_XU_V_M1_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2_E16
    0U,	// PseudoVFCVT_F_XU_V_M2_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2_E32
    0U,	// PseudoVFCVT_F_XU_V_M2_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2_E64
    0U,	// PseudoVFCVT_F_XU_V_M2_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4_E16
    0U,	// PseudoVFCVT_F_XU_V_M4_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4_E32
    0U,	// PseudoVFCVT_F_XU_V_M4_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4_E64
    0U,	// PseudoVFCVT_F_XU_V_M4_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8_E16
    0U,	// PseudoVFCVT_F_XU_V_M8_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8_E32
    0U,	// PseudoVFCVT_F_XU_V_M8_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8_E64
    0U,	// PseudoVFCVT_F_XU_V_M8_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF2_E16
    0U,	// PseudoVFCVT_F_XU_V_MF2_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF2_E32
    0U,	// PseudoVFCVT_F_XU_V_MF2_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF4_E16
    0U,	// PseudoVFCVT_F_XU_V_MF4_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M1_E16
    0U,	// PseudoVFCVT_F_X_V_M1_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M1_E32
    0U,	// PseudoVFCVT_F_X_V_M1_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M1_E64
    0U,	// PseudoVFCVT_F_X_V_M1_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_M2_E16
    0U,	// PseudoVFCVT_F_X_V_M2_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M2_E32
    0U,	// PseudoVFCVT_F_X_V_M2_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M2_E64
    0U,	// PseudoVFCVT_F_X_V_M2_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_M4_E16
    0U,	// PseudoVFCVT_F_X_V_M4_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M4_E32
    0U,	// PseudoVFCVT_F_X_V_M4_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M4_E64
    0U,	// PseudoVFCVT_F_X_V_M4_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_M8_E16
    0U,	// PseudoVFCVT_F_X_V_M8_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M8_E32
    0U,	// PseudoVFCVT_F_X_V_M8_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M8_E64
    0U,	// PseudoVFCVT_F_X_V_M8_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_MF2_E16
    0U,	// PseudoVFCVT_F_X_V_MF2_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_MF2_E32
    0U,	// PseudoVFCVT_F_X_V_MF2_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_MF4_E16
    0U,	// PseudoVFCVT_F_X_V_MF4_E16_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M1_E16
    0U,	// PseudoVFCVT_RM_F_XU_V_M1_E16_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M1_E32
    0U,	// PseudoVFCVT_RM_F_XU_V_M1_E32_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M1_E64
    0U,	// PseudoVFCVT_RM_F_XU_V_M1_E64_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M2_E16
    0U,	// PseudoVFCVT_RM_F_XU_V_M2_E16_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M2_E32
    0U,	// PseudoVFCVT_RM_F_XU_V_M2_E32_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M2_E64
    0U,	// PseudoVFCVT_RM_F_XU_V_M2_E64_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M4_E16
    0U,	// PseudoVFCVT_RM_F_XU_V_M4_E16_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M4_E32
    0U,	// PseudoVFCVT_RM_F_XU_V_M4_E32_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M4_E64
    0U,	// PseudoVFCVT_RM_F_XU_V_M4_E64_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M8_E16
    0U,	// PseudoVFCVT_RM_F_XU_V_M8_E16_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M8_E32
    0U,	// PseudoVFCVT_RM_F_XU_V_M8_E32_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M8_E64
    0U,	// PseudoVFCVT_RM_F_XU_V_M8_E64_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_MF2_E16
    0U,	// PseudoVFCVT_RM_F_XU_V_MF2_E16_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_MF2_E32
    0U,	// PseudoVFCVT_RM_F_XU_V_MF2_E32_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_MF4_E16
    0U,	// PseudoVFCVT_RM_F_XU_V_MF4_E16_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M1_E16
    0U,	// PseudoVFCVT_RM_F_X_V_M1_E16_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M1_E32
    0U,	// PseudoVFCVT_RM_F_X_V_M1_E32_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M1_E64
    0U,	// PseudoVFCVT_RM_F_X_V_M1_E64_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M2_E16
    0U,	// PseudoVFCVT_RM_F_X_V_M2_E16_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M2_E32
    0U,	// PseudoVFCVT_RM_F_X_V_M2_E32_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M2_E64
    0U,	// PseudoVFCVT_RM_F_X_V_M2_E64_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M4_E16
    0U,	// PseudoVFCVT_RM_F_X_V_M4_E16_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M4_E32
    0U,	// PseudoVFCVT_RM_F_X_V_M4_E32_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M4_E64
    0U,	// PseudoVFCVT_RM_F_X_V_M4_E64_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M8_E16
    0U,	// PseudoVFCVT_RM_F_X_V_M8_E16_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M8_E32
    0U,	// PseudoVFCVT_RM_F_X_V_M8_E32_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M8_E64
    0U,	// PseudoVFCVT_RM_F_X_V_M8_E64_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_MF2_E16
    0U,	// PseudoVFCVT_RM_F_X_V_MF2_E16_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_MF2_E32
    0U,	// PseudoVFCVT_RM_F_X_V_MF2_E32_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_MF4_E16
    0U,	// PseudoVFCVT_RM_F_X_V_MF4_E16_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_M1
    0U,	// PseudoVFCVT_RM_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_M2
    0U,	// PseudoVFCVT_RM_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_M4
    0U,	// PseudoVFCVT_RM_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_M8
    0U,	// PseudoVFCVT_RM_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_MF2
    0U,	// PseudoVFCVT_RM_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_MF4
    0U,	// PseudoVFCVT_RM_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_M1
    0U,	// PseudoVFCVT_RM_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_M2
    0U,	// PseudoVFCVT_RM_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_M4
    0U,	// PseudoVFCVT_RM_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_M8
    0U,	// PseudoVFCVT_RM_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_MF2
    0U,	// PseudoVFCVT_RM_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_MF4
    0U,	// PseudoVFCVT_RM_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_XU_F_V_M1
    0U,	// PseudoVFCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_XU_F_V_M2
    0U,	// PseudoVFCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_XU_F_V_M4
    0U,	// PseudoVFCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_XU_F_V_M8
    0U,	// PseudoVFCVT_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF2
    0U,	// PseudoVFCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF4
    0U,	// PseudoVFCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_X_F_V_M1
    0U,	// PseudoVFCVT_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_X_F_V_M2
    0U,	// PseudoVFCVT_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_X_F_V_M4
    0U,	// PseudoVFCVT_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_X_F_V_M8
    0U,	// PseudoVFCVT_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_X_F_V_MF2
    0U,	// PseudoVFCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_X_F_V_MF4
    0U,	// PseudoVFCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFDIV_VFPR16_M1_E16
    0U,	// PseudoVFDIV_VFPR16_M1_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_M2_E16
    0U,	// PseudoVFDIV_VFPR16_M2_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_M4_E16
    0U,	// PseudoVFDIV_VFPR16_M4_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_M8_E16
    0U,	// PseudoVFDIV_VFPR16_M8_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_MF2_E16
    0U,	// PseudoVFDIV_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_MF4_E16
    0U,	// PseudoVFDIV_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFDIV_VFPR32_M1_E32
    0U,	// PseudoVFDIV_VFPR32_M1_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_M2_E32
    0U,	// PseudoVFDIV_VFPR32_M2_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_M4_E32
    0U,	// PseudoVFDIV_VFPR32_M4_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_M8_E32
    0U,	// PseudoVFDIV_VFPR32_M8_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_MF2_E32
    0U,	// PseudoVFDIV_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFDIV_VFPR64_M1_E64
    0U,	// PseudoVFDIV_VFPR64_M1_E64_MASK
    0U,	// PseudoVFDIV_VFPR64_M2_E64
    0U,	// PseudoVFDIV_VFPR64_M2_E64_MASK
    0U,	// PseudoVFDIV_VFPR64_M4_E64
    0U,	// PseudoVFDIV_VFPR64_M4_E64_MASK
    0U,	// PseudoVFDIV_VFPR64_M8_E64
    0U,	// PseudoVFDIV_VFPR64_M8_E64_MASK
    0U,	// PseudoVFDIV_VV_M1_E16
    0U,	// PseudoVFDIV_VV_M1_E16_MASK
    0U,	// PseudoVFDIV_VV_M1_E32
    0U,	// PseudoVFDIV_VV_M1_E32_MASK
    0U,	// PseudoVFDIV_VV_M1_E64
    0U,	// PseudoVFDIV_VV_M1_E64_MASK
    0U,	// PseudoVFDIV_VV_M2_E16
    0U,	// PseudoVFDIV_VV_M2_E16_MASK
    0U,	// PseudoVFDIV_VV_M2_E32
    0U,	// PseudoVFDIV_VV_M2_E32_MASK
    0U,	// PseudoVFDIV_VV_M2_E64
    0U,	// PseudoVFDIV_VV_M2_E64_MASK
    0U,	// PseudoVFDIV_VV_M4_E16
    0U,	// PseudoVFDIV_VV_M4_E16_MASK
    0U,	// PseudoVFDIV_VV_M4_E32
    0U,	// PseudoVFDIV_VV_M4_E32_MASK
    0U,	// PseudoVFDIV_VV_M4_E64
    0U,	// PseudoVFDIV_VV_M4_E64_MASK
    0U,	// PseudoVFDIV_VV_M8_E16
    0U,	// PseudoVFDIV_VV_M8_E16_MASK
    0U,	// PseudoVFDIV_VV_M8_E32
    0U,	// PseudoVFDIV_VV_M8_E32_MASK
    0U,	// PseudoVFDIV_VV_M8_E64
    0U,	// PseudoVFDIV_VV_M8_E64_MASK
    0U,	// PseudoVFDIV_VV_MF2_E16
    0U,	// PseudoVFDIV_VV_MF2_E16_MASK
    0U,	// PseudoVFDIV_VV_MF2_E32
    0U,	// PseudoVFDIV_VV_MF2_E32_MASK
    0U,	// PseudoVFDIV_VV_MF4_E16
    0U,	// PseudoVFDIV_VV_MF4_E16_MASK
    0U,	// PseudoVFIRST_M_B1
    0U,	// PseudoVFIRST_M_B16
    0U,	// PseudoVFIRST_M_B16_MASK
    0U,	// PseudoVFIRST_M_B1_MASK
    0U,	// PseudoVFIRST_M_B2
    0U,	// PseudoVFIRST_M_B2_MASK
    0U,	// PseudoVFIRST_M_B32
    0U,	// PseudoVFIRST_M_B32_MASK
    0U,	// PseudoVFIRST_M_B4
    0U,	// PseudoVFIRST_M_B4_MASK
    0U,	// PseudoVFIRST_M_B64
    0U,	// PseudoVFIRST_M_B64_MASK
    0U,	// PseudoVFIRST_M_B8
    0U,	// PseudoVFIRST_M_B8_MASK
    0U,	// PseudoVFMACC_VFPR16_M1_E16
    0U,	// PseudoVFMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M2_E16
    0U,	// PseudoVFMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M4_E16
    0U,	// PseudoVFMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M8_E16
    0U,	// PseudoVFMACC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_MF2_E16
    0U,	// PseudoVFMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_MF4_E16
    0U,	// PseudoVFMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMACC_VFPR32_M1_E32
    0U,	// PseudoVFMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_M2_E32
    0U,	// PseudoVFMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_M4_E32
    0U,	// PseudoVFMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_M8_E32
    0U,	// PseudoVFMACC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_MF2_E32
    0U,	// PseudoVFMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMACC_VFPR64_M1_E64
    0U,	// PseudoVFMACC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMACC_VFPR64_M2_E64
    0U,	// PseudoVFMACC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMACC_VFPR64_M4_E64
    0U,	// PseudoVFMACC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMACC_VFPR64_M8_E64
    0U,	// PseudoVFMACC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMACC_VV_M1_E16
    0U,	// PseudoVFMACC_VV_M1_E16_MASK
    0U,	// PseudoVFMACC_VV_M1_E32
    0U,	// PseudoVFMACC_VV_M1_E32_MASK
    0U,	// PseudoVFMACC_VV_M1_E64
    0U,	// PseudoVFMACC_VV_M1_E64_MASK
    0U,	// PseudoVFMACC_VV_M2_E16
    0U,	// PseudoVFMACC_VV_M2_E16_MASK
    0U,	// PseudoVFMACC_VV_M2_E32
    0U,	// PseudoVFMACC_VV_M2_E32_MASK
    0U,	// PseudoVFMACC_VV_M2_E64
    0U,	// PseudoVFMACC_VV_M2_E64_MASK
    0U,	// PseudoVFMACC_VV_M4_E16
    0U,	// PseudoVFMACC_VV_M4_E16_MASK
    0U,	// PseudoVFMACC_VV_M4_E32
    0U,	// PseudoVFMACC_VV_M4_E32_MASK
    0U,	// PseudoVFMACC_VV_M4_E64
    0U,	// PseudoVFMACC_VV_M4_E64_MASK
    0U,	// PseudoVFMACC_VV_M8_E16
    0U,	// PseudoVFMACC_VV_M8_E16_MASK
    0U,	// PseudoVFMACC_VV_M8_E32
    0U,	// PseudoVFMACC_VV_M8_E32_MASK
    0U,	// PseudoVFMACC_VV_M8_E64
    0U,	// PseudoVFMACC_VV_M8_E64_MASK
    0U,	// PseudoVFMACC_VV_MF2_E16
    0U,	// PseudoVFMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFMACC_VV_MF2_E32
    0U,	// PseudoVFMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFMACC_VV_MF4_E16
    0U,	// PseudoVFMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M1_E16
    0U,	// PseudoVFMADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M2_E16
    0U,	// PseudoVFMADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M4_E16
    0U,	// PseudoVFMADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M8_E16
    0U,	// PseudoVFMADD_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_MF2_E16
    0U,	// PseudoVFMADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_MF4_E16
    0U,	// PseudoVFMADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMADD_VFPR32_M1_E32
    0U,	// PseudoVFMADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_M2_E32
    0U,	// PseudoVFMADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_M4_E32
    0U,	// PseudoVFMADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_M8_E32
    0U,	// PseudoVFMADD_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_MF2_E32
    0U,	// PseudoVFMADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMADD_VFPR64_M1_E64
    0U,	// PseudoVFMADD_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMADD_VFPR64_M2_E64
    0U,	// PseudoVFMADD_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMADD_VFPR64_M4_E64
    0U,	// PseudoVFMADD_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMADD_VFPR64_M8_E64
    0U,	// PseudoVFMADD_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMADD_VV_M1_E16
    0U,	// PseudoVFMADD_VV_M1_E16_MASK
    0U,	// PseudoVFMADD_VV_M1_E32
    0U,	// PseudoVFMADD_VV_M1_E32_MASK
    0U,	// PseudoVFMADD_VV_M1_E64
    0U,	// PseudoVFMADD_VV_M1_E64_MASK
    0U,	// PseudoVFMADD_VV_M2_E16
    0U,	// PseudoVFMADD_VV_M2_E16_MASK
    0U,	// PseudoVFMADD_VV_M2_E32
    0U,	// PseudoVFMADD_VV_M2_E32_MASK
    0U,	// PseudoVFMADD_VV_M2_E64
    0U,	// PseudoVFMADD_VV_M2_E64_MASK
    0U,	// PseudoVFMADD_VV_M4_E16
    0U,	// PseudoVFMADD_VV_M4_E16_MASK
    0U,	// PseudoVFMADD_VV_M4_E32
    0U,	// PseudoVFMADD_VV_M4_E32_MASK
    0U,	// PseudoVFMADD_VV_M4_E64
    0U,	// PseudoVFMADD_VV_M4_E64_MASK
    0U,	// PseudoVFMADD_VV_M8_E16
    0U,	// PseudoVFMADD_VV_M8_E16_MASK
    0U,	// PseudoVFMADD_VV_M8_E32
    0U,	// PseudoVFMADD_VV_M8_E32_MASK
    0U,	// PseudoVFMADD_VV_M8_E64
    0U,	// PseudoVFMADD_VV_M8_E64_MASK
    0U,	// PseudoVFMADD_VV_MF2_E16
    0U,	// PseudoVFMADD_VV_MF2_E16_MASK
    0U,	// PseudoVFMADD_VV_MF2_E32
    0U,	// PseudoVFMADD_VV_MF2_E32_MASK
    0U,	// PseudoVFMADD_VV_MF4_E16
    0U,	// PseudoVFMADD_VV_MF4_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M1_E16
    0U,	// PseudoVFMAX_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M2_E16
    0U,	// PseudoVFMAX_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M4_E16
    0U,	// PseudoVFMAX_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M8_E16
    0U,	// PseudoVFMAX_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_MF2_E16
    0U,	// PseudoVFMAX_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_MF4_E16
    0U,	// PseudoVFMAX_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMAX_VFPR32_M1_E32
    0U,	// PseudoVFMAX_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_M2_E32
    0U,	// PseudoVFMAX_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_M4_E32
    0U,	// PseudoVFMAX_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_M8_E32
    0U,	// PseudoVFMAX_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_MF2_E32
    0U,	// PseudoVFMAX_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMAX_VFPR64_M1_E64
    0U,	// PseudoVFMAX_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMAX_VFPR64_M2_E64
    0U,	// PseudoVFMAX_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMAX_VFPR64_M4_E64
    0U,	// PseudoVFMAX_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMAX_VFPR64_M8_E64
    0U,	// PseudoVFMAX_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMAX_VV_M1_E16
    0U,	// PseudoVFMAX_VV_M1_E16_MASK
    0U,	// PseudoVFMAX_VV_M1_E32
    0U,	// PseudoVFMAX_VV_M1_E32_MASK
    0U,	// PseudoVFMAX_VV_M1_E64
    0U,	// PseudoVFMAX_VV_M1_E64_MASK
    0U,	// PseudoVFMAX_VV_M2_E16
    0U,	// PseudoVFMAX_VV_M2_E16_MASK
    0U,	// PseudoVFMAX_VV_M2_E32
    0U,	// PseudoVFMAX_VV_M2_E32_MASK
    0U,	// PseudoVFMAX_VV_M2_E64
    0U,	// PseudoVFMAX_VV_M2_E64_MASK
    0U,	// PseudoVFMAX_VV_M4_E16
    0U,	// PseudoVFMAX_VV_M4_E16_MASK
    0U,	// PseudoVFMAX_VV_M4_E32
    0U,	// PseudoVFMAX_VV_M4_E32_MASK
    0U,	// PseudoVFMAX_VV_M4_E64
    0U,	// PseudoVFMAX_VV_M4_E64_MASK
    0U,	// PseudoVFMAX_VV_M8_E16
    0U,	// PseudoVFMAX_VV_M8_E16_MASK
    0U,	// PseudoVFMAX_VV_M8_E32
    0U,	// PseudoVFMAX_VV_M8_E32_MASK
    0U,	// PseudoVFMAX_VV_M8_E64
    0U,	// PseudoVFMAX_VV_M8_E64_MASK
    0U,	// PseudoVFMAX_VV_MF2_E16
    0U,	// PseudoVFMAX_VV_MF2_E16_MASK
    0U,	// PseudoVFMAX_VV_MF2_E32
    0U,	// PseudoVFMAX_VV_MF2_E32_MASK
    0U,	// PseudoVFMAX_VV_MF4_E16
    0U,	// PseudoVFMAX_VV_MF4_E16_MASK
    0U,	// PseudoVFMERGE_VFPR16M_M1
    0U,	// PseudoVFMERGE_VFPR16M_M2
    0U,	// PseudoVFMERGE_VFPR16M_M4
    0U,	// PseudoVFMERGE_VFPR16M_M8
    0U,	// PseudoVFMERGE_VFPR16M_MF2
    0U,	// PseudoVFMERGE_VFPR16M_MF4
    0U,	// PseudoVFMERGE_VFPR32M_M1
    0U,	// PseudoVFMERGE_VFPR32M_M2
    0U,	// PseudoVFMERGE_VFPR32M_M4
    0U,	// PseudoVFMERGE_VFPR32M_M8
    0U,	// PseudoVFMERGE_VFPR32M_MF2
    0U,	// PseudoVFMERGE_VFPR64M_M1
    0U,	// PseudoVFMERGE_VFPR64M_M2
    0U,	// PseudoVFMERGE_VFPR64M_M4
    0U,	// PseudoVFMERGE_VFPR64M_M8
    0U,	// PseudoVFMIN_VFPR16_M1_E16
    0U,	// PseudoVFMIN_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M2_E16
    0U,	// PseudoVFMIN_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M4_E16
    0U,	// PseudoVFMIN_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M8_E16
    0U,	// PseudoVFMIN_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_MF2_E16
    0U,	// PseudoVFMIN_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_MF4_E16
    0U,	// PseudoVFMIN_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMIN_VFPR32_M1_E32
    0U,	// PseudoVFMIN_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_M2_E32
    0U,	// PseudoVFMIN_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_M4_E32
    0U,	// PseudoVFMIN_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_M8_E32
    0U,	// PseudoVFMIN_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_MF2_E32
    0U,	// PseudoVFMIN_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMIN_VFPR64_M1_E64
    0U,	// PseudoVFMIN_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMIN_VFPR64_M2_E64
    0U,	// PseudoVFMIN_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMIN_VFPR64_M4_E64
    0U,	// PseudoVFMIN_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMIN_VFPR64_M8_E64
    0U,	// PseudoVFMIN_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMIN_VV_M1_E16
    0U,	// PseudoVFMIN_VV_M1_E16_MASK
    0U,	// PseudoVFMIN_VV_M1_E32
    0U,	// PseudoVFMIN_VV_M1_E32_MASK
    0U,	// PseudoVFMIN_VV_M1_E64
    0U,	// PseudoVFMIN_VV_M1_E64_MASK
    0U,	// PseudoVFMIN_VV_M2_E16
    0U,	// PseudoVFMIN_VV_M2_E16_MASK
    0U,	// PseudoVFMIN_VV_M2_E32
    0U,	// PseudoVFMIN_VV_M2_E32_MASK
    0U,	// PseudoVFMIN_VV_M2_E64
    0U,	// PseudoVFMIN_VV_M2_E64_MASK
    0U,	// PseudoVFMIN_VV_M4_E16
    0U,	// PseudoVFMIN_VV_M4_E16_MASK
    0U,	// PseudoVFMIN_VV_M4_E32
    0U,	// PseudoVFMIN_VV_M4_E32_MASK
    0U,	// PseudoVFMIN_VV_M4_E64
    0U,	// PseudoVFMIN_VV_M4_E64_MASK
    0U,	// PseudoVFMIN_VV_M8_E16
    0U,	// PseudoVFMIN_VV_M8_E16_MASK
    0U,	// PseudoVFMIN_VV_M8_E32
    0U,	// PseudoVFMIN_VV_M8_E32_MASK
    0U,	// PseudoVFMIN_VV_M8_E64
    0U,	// PseudoVFMIN_VV_M8_E64_MASK
    0U,	// PseudoVFMIN_VV_MF2_E16
    0U,	// PseudoVFMIN_VV_MF2_E16_MASK
    0U,	// PseudoVFMIN_VV_MF2_E32
    0U,	// PseudoVFMIN_VV_MF2_E32_MASK
    0U,	// PseudoVFMIN_VV_MF4_E16
    0U,	// PseudoVFMIN_VV_MF4_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M1_E16
    0U,	// PseudoVFMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M2_E16
    0U,	// PseudoVFMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M4_E16
    0U,	// PseudoVFMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M8_E16
    0U,	// PseudoVFMSAC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMSAC_VFPR32_M1_E32
    0U,	// PseudoVFMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_M2_E32
    0U,	// PseudoVFMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_M4_E32
    0U,	// PseudoVFMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_M8_E32
    0U,	// PseudoVFMSAC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMSAC_VFPR64_M1_E64
    0U,	// PseudoVFMSAC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMSAC_VFPR64_M2_E64
    0U,	// PseudoVFMSAC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMSAC_VFPR64_M4_E64
    0U,	// PseudoVFMSAC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMSAC_VFPR64_M8_E64
    0U,	// PseudoVFMSAC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMSAC_VV_M1_E16
    0U,	// PseudoVFMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFMSAC_VV_M1_E32
    0U,	// PseudoVFMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFMSAC_VV_M1_E64
    0U,	// PseudoVFMSAC_VV_M1_E64_MASK
    0U,	// PseudoVFMSAC_VV_M2_E16
    0U,	// PseudoVFMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFMSAC_VV_M2_E32
    0U,	// PseudoVFMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFMSAC_VV_M2_E64
    0U,	// PseudoVFMSAC_VV_M2_E64_MASK
    0U,	// PseudoVFMSAC_VV_M4_E16
    0U,	// PseudoVFMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFMSAC_VV_M4_E32
    0U,	// PseudoVFMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFMSAC_VV_M4_E64
    0U,	// PseudoVFMSAC_VV_M4_E64_MASK
    0U,	// PseudoVFMSAC_VV_M8_E16
    0U,	// PseudoVFMSAC_VV_M8_E16_MASK
    0U,	// PseudoVFMSAC_VV_M8_E32
    0U,	// PseudoVFMSAC_VV_M8_E32_MASK
    0U,	// PseudoVFMSAC_VV_M8_E64
    0U,	// PseudoVFMSAC_VV_M8_E64_MASK
    0U,	// PseudoVFMSAC_VV_MF2_E16
    0U,	// PseudoVFMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFMSAC_VV_MF2_E32
    0U,	// PseudoVFMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFMSAC_VV_MF4_E16
    0U,	// PseudoVFMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M1_E16
    0U,	// PseudoVFMSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M2_E16
    0U,	// PseudoVFMSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M4_E16
    0U,	// PseudoVFMSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M8_E16
    0U,	// PseudoVFMSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_MF2_E16
    0U,	// PseudoVFMSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_MF4_E16
    0U,	// PseudoVFMSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMSUB_VFPR32_M1_E32
    0U,	// PseudoVFMSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_M2_E32
    0U,	// PseudoVFMSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_M4_E32
    0U,	// PseudoVFMSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_M8_E32
    0U,	// PseudoVFMSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_MF2_E32
    0U,	// PseudoVFMSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMSUB_VFPR64_M1_E64
    0U,	// PseudoVFMSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMSUB_VFPR64_M2_E64
    0U,	// PseudoVFMSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMSUB_VFPR64_M4_E64
    0U,	// PseudoVFMSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMSUB_VFPR64_M8_E64
    0U,	// PseudoVFMSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMSUB_VV_M1_E16
    0U,	// PseudoVFMSUB_VV_M1_E16_MASK
    0U,	// PseudoVFMSUB_VV_M1_E32
    0U,	// PseudoVFMSUB_VV_M1_E32_MASK
    0U,	// PseudoVFMSUB_VV_M1_E64
    0U,	// PseudoVFMSUB_VV_M1_E64_MASK
    0U,	// PseudoVFMSUB_VV_M2_E16
    0U,	// PseudoVFMSUB_VV_M2_E16_MASK
    0U,	// PseudoVFMSUB_VV_M2_E32
    0U,	// PseudoVFMSUB_VV_M2_E32_MASK
    0U,	// PseudoVFMSUB_VV_M2_E64
    0U,	// PseudoVFMSUB_VV_M2_E64_MASK
    0U,	// PseudoVFMSUB_VV_M4_E16
    0U,	// PseudoVFMSUB_VV_M4_E16_MASK
    0U,	// PseudoVFMSUB_VV_M4_E32
    0U,	// PseudoVFMSUB_VV_M4_E32_MASK
    0U,	// PseudoVFMSUB_VV_M4_E64
    0U,	// PseudoVFMSUB_VV_M4_E64_MASK
    0U,	// PseudoVFMSUB_VV_M8_E16
    0U,	// PseudoVFMSUB_VV_M8_E16_MASK
    0U,	// PseudoVFMSUB_VV_M8_E32
    0U,	// PseudoVFMSUB_VV_M8_E32_MASK
    0U,	// PseudoVFMSUB_VV_M8_E64
    0U,	// PseudoVFMSUB_VV_M8_E64_MASK
    0U,	// PseudoVFMSUB_VV_MF2_E16
    0U,	// PseudoVFMSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFMSUB_VV_MF2_E32
    0U,	// PseudoVFMSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFMSUB_VV_MF4_E16
    0U,	// PseudoVFMSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M1_E16
    0U,	// PseudoVFMUL_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M2_E16
    0U,	// PseudoVFMUL_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M4_E16
    0U,	// PseudoVFMUL_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M8_E16
    0U,	// PseudoVFMUL_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_MF2_E16
    0U,	// PseudoVFMUL_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_MF4_E16
    0U,	// PseudoVFMUL_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMUL_VFPR32_M1_E32
    0U,	// PseudoVFMUL_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_M2_E32
    0U,	// PseudoVFMUL_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_M4_E32
    0U,	// PseudoVFMUL_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_M8_E32
    0U,	// PseudoVFMUL_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_MF2_E32
    0U,	// PseudoVFMUL_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMUL_VFPR64_M1_E64
    0U,	// PseudoVFMUL_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMUL_VFPR64_M2_E64
    0U,	// PseudoVFMUL_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMUL_VFPR64_M4_E64
    0U,	// PseudoVFMUL_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMUL_VFPR64_M8_E64
    0U,	// PseudoVFMUL_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMUL_VV_M1_E16
    0U,	// PseudoVFMUL_VV_M1_E16_MASK
    0U,	// PseudoVFMUL_VV_M1_E32
    0U,	// PseudoVFMUL_VV_M1_E32_MASK
    0U,	// PseudoVFMUL_VV_M1_E64
    0U,	// PseudoVFMUL_VV_M1_E64_MASK
    0U,	// PseudoVFMUL_VV_M2_E16
    0U,	// PseudoVFMUL_VV_M2_E16_MASK
    0U,	// PseudoVFMUL_VV_M2_E32
    0U,	// PseudoVFMUL_VV_M2_E32_MASK
    0U,	// PseudoVFMUL_VV_M2_E64
    0U,	// PseudoVFMUL_VV_M2_E64_MASK
    0U,	// PseudoVFMUL_VV_M4_E16
    0U,	// PseudoVFMUL_VV_M4_E16_MASK
    0U,	// PseudoVFMUL_VV_M4_E32
    0U,	// PseudoVFMUL_VV_M4_E32_MASK
    0U,	// PseudoVFMUL_VV_M4_E64
    0U,	// PseudoVFMUL_VV_M4_E64_MASK
    0U,	// PseudoVFMUL_VV_M8_E16
    0U,	// PseudoVFMUL_VV_M8_E16_MASK
    0U,	// PseudoVFMUL_VV_M8_E32
    0U,	// PseudoVFMUL_VV_M8_E32_MASK
    0U,	// PseudoVFMUL_VV_M8_E64
    0U,	// PseudoVFMUL_VV_M8_E64_MASK
    0U,	// PseudoVFMUL_VV_MF2_E16
    0U,	// PseudoVFMUL_VV_MF2_E16_MASK
    0U,	// PseudoVFMUL_VV_MF2_E32
    0U,	// PseudoVFMUL_VV_MF2_E32_MASK
    0U,	// PseudoVFMUL_VV_MF4_E16
    0U,	// PseudoVFMUL_VV_MF4_E16_MASK
    0U,	// PseudoVFMV_FPR16_S_M1
    0U,	// PseudoVFMV_FPR16_S_M2
    0U,	// PseudoVFMV_FPR16_S_M4
    0U,	// PseudoVFMV_FPR16_S_M8
    0U,	// PseudoVFMV_FPR16_S_MF2
    0U,	// PseudoVFMV_FPR16_S_MF4
    0U,	// PseudoVFMV_FPR32_S_M1
    0U,	// PseudoVFMV_FPR32_S_M2
    0U,	// PseudoVFMV_FPR32_S_M4
    0U,	// PseudoVFMV_FPR32_S_M8
    0U,	// PseudoVFMV_FPR32_S_MF2
    0U,	// PseudoVFMV_FPR64_S_M1
    0U,	// PseudoVFMV_FPR64_S_M2
    0U,	// PseudoVFMV_FPR64_S_M4
    0U,	// PseudoVFMV_FPR64_S_M8
    0U,	// PseudoVFMV_S_FPR16_M1
    0U,	// PseudoVFMV_S_FPR16_M2
    0U,	// PseudoVFMV_S_FPR16_M4
    0U,	// PseudoVFMV_S_FPR16_M8
    0U,	// PseudoVFMV_S_FPR16_MF2
    0U,	// PseudoVFMV_S_FPR16_MF4
    0U,	// PseudoVFMV_S_FPR32_M1
    0U,	// PseudoVFMV_S_FPR32_M2
    0U,	// PseudoVFMV_S_FPR32_M4
    0U,	// PseudoVFMV_S_FPR32_M8
    0U,	// PseudoVFMV_S_FPR32_MF2
    0U,	// PseudoVFMV_S_FPR64_M1
    0U,	// PseudoVFMV_S_FPR64_M2
    0U,	// PseudoVFMV_S_FPR64_M4
    0U,	// PseudoVFMV_S_FPR64_M8
    0U,	// PseudoVFMV_V_FPR16_M1
    0U,	// PseudoVFMV_V_FPR16_M2
    0U,	// PseudoVFMV_V_FPR16_M4
    0U,	// PseudoVFMV_V_FPR16_M8
    0U,	// PseudoVFMV_V_FPR16_MF2
    0U,	// PseudoVFMV_V_FPR16_MF4
    0U,	// PseudoVFMV_V_FPR32_M1
    0U,	// PseudoVFMV_V_FPR32_M2
    0U,	// PseudoVFMV_V_FPR32_M4
    0U,	// PseudoVFMV_V_FPR32_M8
    0U,	// PseudoVFMV_V_FPR32_MF2
    0U,	// PseudoVFMV_V_FPR64_M1
    0U,	// PseudoVFMV_V_FPR64_M2
    0U,	// PseudoVFMV_V_FPR64_M4
    0U,	// PseudoVFMV_V_FPR64_M8
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF4_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M1_E16
    0U,	// PseudoVFNCVT_F_F_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M1_E32
    0U,	// PseudoVFNCVT_F_F_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_M2_E16
    0U,	// PseudoVFNCVT_F_F_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M2_E32
    0U,	// PseudoVFNCVT_F_F_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_M4_E16
    0U,	// PseudoVFNCVT_F_F_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M4_E32
    0U,	// PseudoVFNCVT_F_F_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF2_E16
    0U,	// PseudoVFNCVT_F_F_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF2_E32
    0U,	// PseudoVFNCVT_F_F_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF4_E16
    0U,	// PseudoVFNCVT_F_F_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M1_E16
    0U,	// PseudoVFNCVT_F_XU_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M1_E32
    0U,	// PseudoVFNCVT_F_XU_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M2_E16
    0U,	// PseudoVFNCVT_F_XU_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M2_E32
    0U,	// PseudoVFNCVT_F_XU_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M4_E16
    0U,	// PseudoVFNCVT_F_XU_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M4_E32
    0U,	// PseudoVFNCVT_F_XU_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E16
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E32
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF4_E16
    0U,	// PseudoVFNCVT_F_XU_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M1_E16
    0U,	// PseudoVFNCVT_F_X_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M1_E32
    0U,	// PseudoVFNCVT_F_X_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_M2_E16
    0U,	// PseudoVFNCVT_F_X_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M2_E32
    0U,	// PseudoVFNCVT_F_X_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_M4_E16
    0U,	// PseudoVFNCVT_F_X_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M4_E32
    0U,	// PseudoVFNCVT_F_X_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF2_E16
    0U,	// PseudoVFNCVT_F_X_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF2_E32
    0U,	// PseudoVFNCVT_F_X_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF4_E16
    0U,	// PseudoVFNCVT_F_X_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M1_E16
    0U,	// PseudoVFNCVT_RM_F_XU_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M1_E32
    0U,	// PseudoVFNCVT_RM_F_XU_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M2_E16
    0U,	// PseudoVFNCVT_RM_F_XU_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M2_E32
    0U,	// PseudoVFNCVT_RM_F_XU_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M4_E16
    0U,	// PseudoVFNCVT_RM_F_XU_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M4_E32
    0U,	// PseudoVFNCVT_RM_F_XU_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF2_E16
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF2_E32
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF4_E16
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M1_E16
    0U,	// PseudoVFNCVT_RM_F_X_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M1_E32
    0U,	// PseudoVFNCVT_RM_F_X_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M2_E16
    0U,	// PseudoVFNCVT_RM_F_X_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M2_E32
    0U,	// PseudoVFNCVT_RM_F_X_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M4_E16
    0U,	// PseudoVFNCVT_RM_F_X_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M4_E32
    0U,	// PseudoVFNCVT_RM_F_X_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_MF2_E16
    0U,	// PseudoVFNCVT_RM_F_X_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_MF2_E32
    0U,	// PseudoVFNCVT_RM_F_X_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_MF4_E16
    0U,	// PseudoVFNCVT_RM_F_X_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_M1
    0U,	// PseudoVFNCVT_RM_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_M2
    0U,	// PseudoVFNCVT_RM_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_M4
    0U,	// PseudoVFNCVT_RM_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF2
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF4
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF8
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_M1
    0U,	// PseudoVFNCVT_RM_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_M2
    0U,	// PseudoVFNCVT_RM_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_M4
    0U,	// PseudoVFNCVT_RM_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_MF2
    0U,	// PseudoVFNCVT_RM_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_MF4
    0U,	// PseudoVFNCVT_RM_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_MF8
    0U,	// PseudoVFNCVT_RM_X_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M1
    0U,	// PseudoVFNCVT_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M2
    0U,	// PseudoVFNCVT_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M4
    0U,	// PseudoVFNCVT_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF2
    0U,	// PseudoVFNCVT_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF4
    0U,	// PseudoVFNCVT_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF8
    0U,	// PseudoVFNCVT_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_X_F_W_M1
    0U,	// PseudoVFNCVT_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_X_F_W_M2
    0U,	// PseudoVFNCVT_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_X_F_W_M4
    0U,	// PseudoVFNCVT_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF2
    0U,	// PseudoVFNCVT_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF4
    0U,	// PseudoVFNCVT_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF8
    0U,	// PseudoVFNCVT_X_F_W_MF8_MASK
    0U,	// PseudoVFNMACC_VFPR16_M1_E16
    0U,	// PseudoVFNMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M2_E16
    0U,	// PseudoVFNMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M4_E16
    0U,	// PseudoVFNMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M8_E16
    0U,	// PseudoVFNMACC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_MF2_E16
    0U,	// PseudoVFNMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_MF4_E16
    0U,	// PseudoVFNMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMACC_VFPR32_M1_E32
    0U,	// PseudoVFNMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_M2_E32
    0U,	// PseudoVFNMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_M4_E32
    0U,	// PseudoVFNMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_M8_E32
    0U,	// PseudoVFNMACC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_MF2_E32
    0U,	// PseudoVFNMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMACC_VFPR64_M1_E64
    0U,	// PseudoVFNMACC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMACC_VFPR64_M2_E64
    0U,	// PseudoVFNMACC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMACC_VFPR64_M4_E64
    0U,	// PseudoVFNMACC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMACC_VFPR64_M8_E64
    0U,	// PseudoVFNMACC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMACC_VV_M1_E16
    0U,	// PseudoVFNMACC_VV_M1_E16_MASK
    0U,	// PseudoVFNMACC_VV_M1_E32
    0U,	// PseudoVFNMACC_VV_M1_E32_MASK
    0U,	// PseudoVFNMACC_VV_M1_E64
    0U,	// PseudoVFNMACC_VV_M1_E64_MASK
    0U,	// PseudoVFNMACC_VV_M2_E16
    0U,	// PseudoVFNMACC_VV_M2_E16_MASK
    0U,	// PseudoVFNMACC_VV_M2_E32
    0U,	// PseudoVFNMACC_VV_M2_E32_MASK
    0U,	// PseudoVFNMACC_VV_M2_E64
    0U,	// PseudoVFNMACC_VV_M2_E64_MASK
    0U,	// PseudoVFNMACC_VV_M4_E16
    0U,	// PseudoVFNMACC_VV_M4_E16_MASK
    0U,	// PseudoVFNMACC_VV_M4_E32
    0U,	// PseudoVFNMACC_VV_M4_E32_MASK
    0U,	// PseudoVFNMACC_VV_M4_E64
    0U,	// PseudoVFNMACC_VV_M4_E64_MASK
    0U,	// PseudoVFNMACC_VV_M8_E16
    0U,	// PseudoVFNMACC_VV_M8_E16_MASK
    0U,	// PseudoVFNMACC_VV_M8_E32
    0U,	// PseudoVFNMACC_VV_M8_E32_MASK
    0U,	// PseudoVFNMACC_VV_M8_E64
    0U,	// PseudoVFNMACC_VV_M8_E64_MASK
    0U,	// PseudoVFNMACC_VV_MF2_E16
    0U,	// PseudoVFNMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFNMACC_VV_MF2_E32
    0U,	// PseudoVFNMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFNMACC_VV_MF4_E16
    0U,	// PseudoVFNMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M1_E16
    0U,	// PseudoVFNMADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M2_E16
    0U,	// PseudoVFNMADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M4_E16
    0U,	// PseudoVFNMADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M8_E16
    0U,	// PseudoVFNMADD_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_MF2_E16
    0U,	// PseudoVFNMADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_MF4_E16
    0U,	// PseudoVFNMADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMADD_VFPR32_M1_E32
    0U,	// PseudoVFNMADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_M2_E32
    0U,	// PseudoVFNMADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_M4_E32
    0U,	// PseudoVFNMADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_M8_E32
    0U,	// PseudoVFNMADD_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_MF2_E32
    0U,	// PseudoVFNMADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMADD_VFPR64_M1_E64
    0U,	// PseudoVFNMADD_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMADD_VFPR64_M2_E64
    0U,	// PseudoVFNMADD_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMADD_VFPR64_M4_E64
    0U,	// PseudoVFNMADD_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMADD_VFPR64_M8_E64
    0U,	// PseudoVFNMADD_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMADD_VV_M1_E16
    0U,	// PseudoVFNMADD_VV_M1_E16_MASK
    0U,	// PseudoVFNMADD_VV_M1_E32
    0U,	// PseudoVFNMADD_VV_M1_E32_MASK
    0U,	// PseudoVFNMADD_VV_M1_E64
    0U,	// PseudoVFNMADD_VV_M1_E64_MASK
    0U,	// PseudoVFNMADD_VV_M2_E16
    0U,	// PseudoVFNMADD_VV_M2_E16_MASK
    0U,	// PseudoVFNMADD_VV_M2_E32
    0U,	// PseudoVFNMADD_VV_M2_E32_MASK
    0U,	// PseudoVFNMADD_VV_M2_E64
    0U,	// PseudoVFNMADD_VV_M2_E64_MASK
    0U,	// PseudoVFNMADD_VV_M4_E16
    0U,	// PseudoVFNMADD_VV_M4_E16_MASK
    0U,	// PseudoVFNMADD_VV_M4_E32
    0U,	// PseudoVFNMADD_VV_M4_E32_MASK
    0U,	// PseudoVFNMADD_VV_M4_E64
    0U,	// PseudoVFNMADD_VV_M4_E64_MASK
    0U,	// PseudoVFNMADD_VV_M8_E16
    0U,	// PseudoVFNMADD_VV_M8_E16_MASK
    0U,	// PseudoVFNMADD_VV_M8_E32
    0U,	// PseudoVFNMADD_VV_M8_E32_MASK
    0U,	// PseudoVFNMADD_VV_M8_E64
    0U,	// PseudoVFNMADD_VV_M8_E64_MASK
    0U,	// PseudoVFNMADD_VV_MF2_E16
    0U,	// PseudoVFNMADD_VV_MF2_E16_MASK
    0U,	// PseudoVFNMADD_VV_MF2_E32
    0U,	// PseudoVFNMADD_VV_MF2_E32_MASK
    0U,	// PseudoVFNMADD_VV_MF4_E16
    0U,	// PseudoVFNMADD_VV_MF4_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M1_E16
    0U,	// PseudoVFNMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M2_E16
    0U,	// PseudoVFNMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M4_E16
    0U,	// PseudoVFNMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M8_E16
    0U,	// PseudoVFNMSAC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFNMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFNMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M1_E32
    0U,	// PseudoVFNMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M2_E32
    0U,	// PseudoVFNMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M4_E32
    0U,	// PseudoVFNMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M8_E32
    0U,	// PseudoVFNMSAC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFNMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M1_E64
    0U,	// PseudoVFNMSAC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M2_E64
    0U,	// PseudoVFNMSAC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M4_E64
    0U,	// PseudoVFNMSAC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M8_E64
    0U,	// PseudoVFNMSAC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M1_E16
    0U,	// PseudoVFNMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M1_E32
    0U,	// PseudoVFNMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M1_E64
    0U,	// PseudoVFNMSAC_VV_M1_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M2_E16
    0U,	// PseudoVFNMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M2_E32
    0U,	// PseudoVFNMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M2_E64
    0U,	// PseudoVFNMSAC_VV_M2_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M4_E16
    0U,	// PseudoVFNMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M4_E32
    0U,	// PseudoVFNMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M4_E64
    0U,	// PseudoVFNMSAC_VV_M4_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M8_E16
    0U,	// PseudoVFNMSAC_VV_M8_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M8_E32
    0U,	// PseudoVFNMSAC_VV_M8_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M8_E64
    0U,	// PseudoVFNMSAC_VV_M8_E64_MASK
    0U,	// PseudoVFNMSAC_VV_MF2_E16
    0U,	// PseudoVFNMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFNMSAC_VV_MF2_E32
    0U,	// PseudoVFNMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFNMSAC_VV_MF4_E16
    0U,	// PseudoVFNMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M1_E16
    0U,	// PseudoVFNMSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M2_E16
    0U,	// PseudoVFNMSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M4_E16
    0U,	// PseudoVFNMSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M8_E16
    0U,	// PseudoVFNMSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_MF2_E16
    0U,	// PseudoVFNMSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_MF4_E16
    0U,	// PseudoVFNMSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M1_E32
    0U,	// PseudoVFNMSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M2_E32
    0U,	// PseudoVFNMSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M4_E32
    0U,	// PseudoVFNMSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M8_E32
    0U,	// PseudoVFNMSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_MF2_E32
    0U,	// PseudoVFNMSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M1_E64
    0U,	// PseudoVFNMSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M2_E64
    0U,	// PseudoVFNMSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M4_E64
    0U,	// PseudoVFNMSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M8_E64
    0U,	// PseudoVFNMSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M1_E16
    0U,	// PseudoVFNMSUB_VV_M1_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M1_E32
    0U,	// PseudoVFNMSUB_VV_M1_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M1_E64
    0U,	// PseudoVFNMSUB_VV_M1_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M2_E16
    0U,	// PseudoVFNMSUB_VV_M2_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M2_E32
    0U,	// PseudoVFNMSUB_VV_M2_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M2_E64
    0U,	// PseudoVFNMSUB_VV_M2_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M4_E16
    0U,	// PseudoVFNMSUB_VV_M4_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M4_E32
    0U,	// PseudoVFNMSUB_VV_M4_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M4_E64
    0U,	// PseudoVFNMSUB_VV_M4_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M8_E16
    0U,	// PseudoVFNMSUB_VV_M8_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M8_E32
    0U,	// PseudoVFNMSUB_VV_M8_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M8_E64
    0U,	// PseudoVFNMSUB_VV_M8_E64_MASK
    0U,	// PseudoVFNMSUB_VV_MF2_E16
    0U,	// PseudoVFNMSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFNMSUB_VV_MF2_E32
    0U,	// PseudoVFNMSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFNMSUB_VV_MF4_E16
    0U,	// PseudoVFNMSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFNRCLIP_XU_F_QF_M1
    0U,	// PseudoVFNRCLIP_XU_F_QF_M1_MASK
    0U,	// PseudoVFNRCLIP_XU_F_QF_M2
    0U,	// PseudoVFNRCLIP_XU_F_QF_M2_MASK
    0U,	// PseudoVFNRCLIP_XU_F_QF_MF2
    0U,	// PseudoVFNRCLIP_XU_F_QF_MF2_MASK
    0U,	// PseudoVFNRCLIP_XU_F_QF_MF4
    0U,	// PseudoVFNRCLIP_XU_F_QF_MF4_MASK
    0U,	// PseudoVFNRCLIP_XU_F_QF_MF8
    0U,	// PseudoVFNRCLIP_XU_F_QF_MF8_MASK
    0U,	// PseudoVFNRCLIP_X_F_QF_M1
    0U,	// PseudoVFNRCLIP_X_F_QF_M1_MASK
    0U,	// PseudoVFNRCLIP_X_F_QF_M2
    0U,	// PseudoVFNRCLIP_X_F_QF_M2_MASK
    0U,	// PseudoVFNRCLIP_X_F_QF_MF2
    0U,	// PseudoVFNRCLIP_X_F_QF_MF2_MASK
    0U,	// PseudoVFNRCLIP_X_F_QF_MF4
    0U,	// PseudoVFNRCLIP_X_F_QF_MF4_MASK
    0U,	// PseudoVFNRCLIP_X_F_QF_MF8
    0U,	// PseudoVFNRCLIP_X_F_QF_MF8_MASK
    0U,	// PseudoVFRDIV_VFPR16_M1_E16
    0U,	// PseudoVFRDIV_VFPR16_M1_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M2_E16
    0U,	// PseudoVFRDIV_VFPR16_M2_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M4_E16
    0U,	// PseudoVFRDIV_VFPR16_M4_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M8_E16
    0U,	// PseudoVFRDIV_VFPR16_M8_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_MF2_E16
    0U,	// PseudoVFRDIV_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_MF4_E16
    0U,	// PseudoVFRDIV_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFRDIV_VFPR32_M1_E32
    0U,	// PseudoVFRDIV_VFPR32_M1_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_M2_E32
    0U,	// PseudoVFRDIV_VFPR32_M2_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_M4_E32
    0U,	// PseudoVFRDIV_VFPR32_M4_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_M8_E32
    0U,	// PseudoVFRDIV_VFPR32_M8_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_MF2_E32
    0U,	// PseudoVFRDIV_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFRDIV_VFPR64_M1_E64
    0U,	// PseudoVFRDIV_VFPR64_M1_E64_MASK
    0U,	// PseudoVFRDIV_VFPR64_M2_E64
    0U,	// PseudoVFRDIV_VFPR64_M2_E64_MASK
    0U,	// PseudoVFRDIV_VFPR64_M4_E64
    0U,	// PseudoVFRDIV_VFPR64_M4_E64_MASK
    0U,	// PseudoVFRDIV_VFPR64_M8_E64
    0U,	// PseudoVFRDIV_VFPR64_M8_E64_MASK
    0U,	// PseudoVFREC7_V_M1_E16
    0U,	// PseudoVFREC7_V_M1_E16_MASK
    0U,	// PseudoVFREC7_V_M1_E32
    0U,	// PseudoVFREC7_V_M1_E32_MASK
    0U,	// PseudoVFREC7_V_M1_E64
    0U,	// PseudoVFREC7_V_M1_E64_MASK
    0U,	// PseudoVFREC7_V_M2_E16
    0U,	// PseudoVFREC7_V_M2_E16_MASK
    0U,	// PseudoVFREC7_V_M2_E32
    0U,	// PseudoVFREC7_V_M2_E32_MASK
    0U,	// PseudoVFREC7_V_M2_E64
    0U,	// PseudoVFREC7_V_M2_E64_MASK
    0U,	// PseudoVFREC7_V_M4_E16
    0U,	// PseudoVFREC7_V_M4_E16_MASK
    0U,	// PseudoVFREC7_V_M4_E32
    0U,	// PseudoVFREC7_V_M4_E32_MASK
    0U,	// PseudoVFREC7_V_M4_E64
    0U,	// PseudoVFREC7_V_M4_E64_MASK
    0U,	// PseudoVFREC7_V_M8_E16
    0U,	// PseudoVFREC7_V_M8_E16_MASK
    0U,	// PseudoVFREC7_V_M8_E32
    0U,	// PseudoVFREC7_V_M8_E32_MASK
    0U,	// PseudoVFREC7_V_M8_E64
    0U,	// PseudoVFREC7_V_M8_E64_MASK
    0U,	// PseudoVFREC7_V_MF2_E16
    0U,	// PseudoVFREC7_V_MF2_E16_MASK
    0U,	// PseudoVFREC7_V_MF2_E32
    0U,	// PseudoVFREC7_V_MF2_E32_MASK
    0U,	// PseudoVFREC7_V_MF4_E16
    0U,	// PseudoVFREC7_V_MF4_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M1_E16
    0U,	// PseudoVFREDMAX_VS_M1_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M1_E32
    0U,	// PseudoVFREDMAX_VS_M1_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M1_E64
    0U,	// PseudoVFREDMAX_VS_M1_E64_MASK
    0U,	// PseudoVFREDMAX_VS_M2_E16
    0U,	// PseudoVFREDMAX_VS_M2_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M2_E32
    0U,	// PseudoVFREDMAX_VS_M2_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M2_E64
    0U,	// PseudoVFREDMAX_VS_M2_E64_MASK
    0U,	// PseudoVFREDMAX_VS_M4_E16
    0U,	// PseudoVFREDMAX_VS_M4_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M4_E32
    0U,	// PseudoVFREDMAX_VS_M4_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M4_E64
    0U,	// PseudoVFREDMAX_VS_M4_E64_MASK
    0U,	// PseudoVFREDMAX_VS_M8_E16
    0U,	// PseudoVFREDMAX_VS_M8_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M8_E32
    0U,	// PseudoVFREDMAX_VS_M8_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M8_E64
    0U,	// PseudoVFREDMAX_VS_M8_E64_MASK
    0U,	// PseudoVFREDMAX_VS_MF2_E16
    0U,	// PseudoVFREDMAX_VS_MF2_E16_MASK
    0U,	// PseudoVFREDMAX_VS_MF2_E32
    0U,	// PseudoVFREDMAX_VS_MF2_E32_MASK
    0U,	// PseudoVFREDMAX_VS_MF4_E16
    0U,	// PseudoVFREDMAX_VS_MF4_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M1_E16
    0U,	// PseudoVFREDMIN_VS_M1_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M1_E32
    0U,	// PseudoVFREDMIN_VS_M1_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M1_E64
    0U,	// PseudoVFREDMIN_VS_M1_E64_MASK
    0U,	// PseudoVFREDMIN_VS_M2_E16
    0U,	// PseudoVFREDMIN_VS_M2_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M2_E32
    0U,	// PseudoVFREDMIN_VS_M2_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M2_E64
    0U,	// PseudoVFREDMIN_VS_M2_E64_MASK
    0U,	// PseudoVFREDMIN_VS_M4_E16
    0U,	// PseudoVFREDMIN_VS_M4_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M4_E32
    0U,	// PseudoVFREDMIN_VS_M4_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M4_E64
    0U,	// PseudoVFREDMIN_VS_M4_E64_MASK
    0U,	// PseudoVFREDMIN_VS_M8_E16
    0U,	// PseudoVFREDMIN_VS_M8_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M8_E32
    0U,	// PseudoVFREDMIN_VS_M8_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M8_E64
    0U,	// PseudoVFREDMIN_VS_M8_E64_MASK
    0U,	// PseudoVFREDMIN_VS_MF2_E16
    0U,	// PseudoVFREDMIN_VS_MF2_E16_MASK
    0U,	// PseudoVFREDMIN_VS_MF2_E32
    0U,	// PseudoVFREDMIN_VS_MF2_E32_MASK
    0U,	// PseudoVFREDMIN_VS_MF4_E16
    0U,	// PseudoVFREDMIN_VS_MF4_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M1_E16
    0U,	// PseudoVFREDOSUM_VS_M1_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M1_E32
    0U,	// PseudoVFREDOSUM_VS_M1_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M1_E64
    0U,	// PseudoVFREDOSUM_VS_M1_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_M2_E16
    0U,	// PseudoVFREDOSUM_VS_M2_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M2_E32
    0U,	// PseudoVFREDOSUM_VS_M2_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M2_E64
    0U,	// PseudoVFREDOSUM_VS_M2_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_M4_E16
    0U,	// PseudoVFREDOSUM_VS_M4_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M4_E32
    0U,	// PseudoVFREDOSUM_VS_M4_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M4_E64
    0U,	// PseudoVFREDOSUM_VS_M4_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_M8_E16
    0U,	// PseudoVFREDOSUM_VS_M8_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M8_E32
    0U,	// PseudoVFREDOSUM_VS_M8_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M8_E64
    0U,	// PseudoVFREDOSUM_VS_M8_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_MF2_E16
    0U,	// PseudoVFREDOSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_MF2_E32
    0U,	// PseudoVFREDOSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_MF4_E16
    0U,	// PseudoVFREDOSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M1_E16
    0U,	// PseudoVFREDUSUM_VS_M1_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M1_E32
    0U,	// PseudoVFREDUSUM_VS_M1_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M1_E64
    0U,	// PseudoVFREDUSUM_VS_M1_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_M2_E16
    0U,	// PseudoVFREDUSUM_VS_M2_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M2_E32
    0U,	// PseudoVFREDUSUM_VS_M2_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M2_E64
    0U,	// PseudoVFREDUSUM_VS_M2_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_M4_E16
    0U,	// PseudoVFREDUSUM_VS_M4_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M4_E32
    0U,	// PseudoVFREDUSUM_VS_M4_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M4_E64
    0U,	// PseudoVFREDUSUM_VS_M4_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_M8_E16
    0U,	// PseudoVFREDUSUM_VS_M8_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M8_E32
    0U,	// PseudoVFREDUSUM_VS_M8_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M8_E64
    0U,	// PseudoVFREDUSUM_VS_M8_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_MF2_E16
    0U,	// PseudoVFREDUSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_MF2_E32
    0U,	// PseudoVFREDUSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_MF4_E16
    0U,	// PseudoVFREDUSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M1_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M2_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M4_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M8_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_MF2_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_MF4_MASK
    0U,	// PseudoVFRSQRT7_V_M1_E16
    0U,	// PseudoVFRSQRT7_V_M1_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M1_E32
    0U,	// PseudoVFRSQRT7_V_M1_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M1_E64
    0U,	// PseudoVFRSQRT7_V_M1_E64_MASK
    0U,	// PseudoVFRSQRT7_V_M2_E16
    0U,	// PseudoVFRSQRT7_V_M2_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M2_E32
    0U,	// PseudoVFRSQRT7_V_M2_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M2_E64
    0U,	// PseudoVFRSQRT7_V_M2_E64_MASK
    0U,	// PseudoVFRSQRT7_V_M4_E16
    0U,	// PseudoVFRSQRT7_V_M4_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M4_E32
    0U,	// PseudoVFRSQRT7_V_M4_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M4_E64
    0U,	// PseudoVFRSQRT7_V_M4_E64_MASK
    0U,	// PseudoVFRSQRT7_V_M8_E16
    0U,	// PseudoVFRSQRT7_V_M8_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M8_E32
    0U,	// PseudoVFRSQRT7_V_M8_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M8_E64
    0U,	// PseudoVFRSQRT7_V_M8_E64_MASK
    0U,	// PseudoVFRSQRT7_V_MF2_E16
    0U,	// PseudoVFRSQRT7_V_MF2_E16_MASK
    0U,	// PseudoVFRSQRT7_V_MF2_E32
    0U,	// PseudoVFRSQRT7_V_MF2_E32_MASK
    0U,	// PseudoVFRSQRT7_V_MF4_E16
    0U,	// PseudoVFRSQRT7_V_MF4_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M1_E16
    0U,	// PseudoVFRSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M2_E16
    0U,	// PseudoVFRSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M4_E16
    0U,	// PseudoVFRSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M8_E16
    0U,	// PseudoVFRSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_MF2_E16
    0U,	// PseudoVFRSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_MF4_E16
    0U,	// PseudoVFRSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFRSUB_VFPR32_M1_E32
    0U,	// PseudoVFRSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_M2_E32
    0U,	// PseudoVFRSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_M4_E32
    0U,	// PseudoVFRSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_M8_E32
    0U,	// PseudoVFRSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_MF2_E32
    0U,	// PseudoVFRSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFRSUB_VFPR64_M1_E64
    0U,	// PseudoVFRSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFRSUB_VFPR64_M2_E64
    0U,	// PseudoVFRSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFRSUB_VFPR64_M4_E64
    0U,	// PseudoVFRSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFRSUB_VFPR64_M8_E64
    0U,	// PseudoVFRSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M1_E16
    0U,	// PseudoVFSGNJN_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M2_E16
    0U,	// PseudoVFSGNJN_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M4_E16
    0U,	// PseudoVFSGNJN_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M8_E16
    0U,	// PseudoVFSGNJN_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJN_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJN_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M1_E32
    0U,	// PseudoVFSGNJN_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M2_E32
    0U,	// PseudoVFSGNJN_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M4_E32
    0U,	// PseudoVFSGNJN_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M8_E32
    0U,	// PseudoVFSGNJN_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_MF2_E32
    0U,	// PseudoVFSGNJN_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M1_E64
    0U,	// PseudoVFSGNJN_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M2_E64
    0U,	// PseudoVFSGNJN_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M4_E64
    0U,	// PseudoVFSGNJN_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M8_E64
    0U,	// PseudoVFSGNJN_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M1_E16
    0U,	// PseudoVFSGNJN_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M1_E32
    0U,	// PseudoVFSGNJN_VV_M1_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M1_E64
    0U,	// PseudoVFSGNJN_VV_M1_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M2_E16
    0U,	// PseudoVFSGNJN_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M2_E32
    0U,	// PseudoVFSGNJN_VV_M2_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M2_E64
    0U,	// PseudoVFSGNJN_VV_M2_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M4_E16
    0U,	// PseudoVFSGNJN_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M4_E32
    0U,	// PseudoVFSGNJN_VV_M4_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M4_E64
    0U,	// PseudoVFSGNJN_VV_M4_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M8_E16
    0U,	// PseudoVFSGNJN_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M8_E32
    0U,	// PseudoVFSGNJN_VV_M8_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M8_E64
    0U,	// PseudoVFSGNJN_VV_M8_E64_MASK
    0U,	// PseudoVFSGNJN_VV_MF2_E16
    0U,	// PseudoVFSGNJN_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJN_VV_MF2_E32
    0U,	// PseudoVFSGNJN_VV_MF2_E32_MASK
    0U,	// PseudoVFSGNJN_VV_MF4_E16
    0U,	// PseudoVFSGNJN_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M1_E16
    0U,	// PseudoVFSGNJX_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M2_E16
    0U,	// PseudoVFSGNJX_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M4_E16
    0U,	// PseudoVFSGNJX_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M8_E16
    0U,	// PseudoVFSGNJX_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJX_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJX_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M1_E32
    0U,	// PseudoVFSGNJX_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M2_E32
    0U,	// PseudoVFSGNJX_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M4_E32
    0U,	// PseudoVFSGNJX_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M8_E32
    0U,	// PseudoVFSGNJX_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_MF2_E32
    0U,	// PseudoVFSGNJX_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M1_E64
    0U,	// PseudoVFSGNJX_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M2_E64
    0U,	// PseudoVFSGNJX_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M4_E64
    0U,	// PseudoVFSGNJX_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M8_E64
    0U,	// PseudoVFSGNJX_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M1_E16
    0U,	// PseudoVFSGNJX_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M1_E32
    0U,	// PseudoVFSGNJX_VV_M1_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M1_E64
    0U,	// PseudoVFSGNJX_VV_M1_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M2_E16
    0U,	// PseudoVFSGNJX_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M2_E32
    0U,	// PseudoVFSGNJX_VV_M2_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M2_E64
    0U,	// PseudoVFSGNJX_VV_M2_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M4_E16
    0U,	// PseudoVFSGNJX_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M4_E32
    0U,	// PseudoVFSGNJX_VV_M4_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M4_E64
    0U,	// PseudoVFSGNJX_VV_M4_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M8_E16
    0U,	// PseudoVFSGNJX_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M8_E32
    0U,	// PseudoVFSGNJX_VV_M8_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M8_E64
    0U,	// PseudoVFSGNJX_VV_M8_E64_MASK
    0U,	// PseudoVFSGNJX_VV_MF2_E16
    0U,	// PseudoVFSGNJX_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJX_VV_MF2_E32
    0U,	// PseudoVFSGNJX_VV_MF2_E32_MASK
    0U,	// PseudoVFSGNJX_VV_MF4_E16
    0U,	// PseudoVFSGNJX_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M1_E16
    0U,	// PseudoVFSGNJ_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M2_E16
    0U,	// PseudoVFSGNJ_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M4_E16
    0U,	// PseudoVFSGNJ_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M8_E16
    0U,	// PseudoVFSGNJ_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJ_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJ_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M1_E32
    0U,	// PseudoVFSGNJ_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M2_E32
    0U,	// PseudoVFSGNJ_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M4_E32
    0U,	// PseudoVFSGNJ_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M8_E32
    0U,	// PseudoVFSGNJ_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_MF2_E32
    0U,	// PseudoVFSGNJ_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M1_E64
    0U,	// PseudoVFSGNJ_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M2_E64
    0U,	// PseudoVFSGNJ_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M4_E64
    0U,	// PseudoVFSGNJ_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M8_E64
    0U,	// PseudoVFSGNJ_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M1_E16
    0U,	// PseudoVFSGNJ_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M1_E32
    0U,	// PseudoVFSGNJ_VV_M1_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M1_E64
    0U,	// PseudoVFSGNJ_VV_M1_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M2_E16
    0U,	// PseudoVFSGNJ_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M2_E32
    0U,	// PseudoVFSGNJ_VV_M2_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M2_E64
    0U,	// PseudoVFSGNJ_VV_M2_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M4_E16
    0U,	// PseudoVFSGNJ_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M4_E32
    0U,	// PseudoVFSGNJ_VV_M4_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M4_E64
    0U,	// PseudoVFSGNJ_VV_M4_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M8_E16
    0U,	// PseudoVFSGNJ_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M8_E32
    0U,	// PseudoVFSGNJ_VV_M8_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M8_E64
    0U,	// PseudoVFSGNJ_VV_M8_E64_MASK
    0U,	// PseudoVFSGNJ_VV_MF2_E16
    0U,	// PseudoVFSGNJ_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJ_VV_MF2_E32
    0U,	// PseudoVFSGNJ_VV_MF2_E32_MASK
    0U,	// PseudoVFSGNJ_VV_MF4_E16
    0U,	// PseudoVFSGNJ_VV_MF4_E16_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M1
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M2
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M4
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M8
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF2
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF4
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M1
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M2
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M4
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M8
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_MF2
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M1
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M2
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M4
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M8
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M1
    0U,	// PseudoVFSLIDE1UP_VFPR16_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M2
    0U,	// PseudoVFSLIDE1UP_VFPR16_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M4
    0U,	// PseudoVFSLIDE1UP_VFPR16_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M8
    0U,	// PseudoVFSLIDE1UP_VFPR16_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF2
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF4
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M1
    0U,	// PseudoVFSLIDE1UP_VFPR32_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M2
    0U,	// PseudoVFSLIDE1UP_VFPR32_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M4
    0U,	// PseudoVFSLIDE1UP_VFPR32_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M8
    0U,	// PseudoVFSLIDE1UP_VFPR32_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_MF2
    0U,	// PseudoVFSLIDE1UP_VFPR32_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M1
    0U,	// PseudoVFSLIDE1UP_VFPR64_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M2
    0U,	// PseudoVFSLIDE1UP_VFPR64_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M4
    0U,	// PseudoVFSLIDE1UP_VFPR64_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M8
    0U,	// PseudoVFSLIDE1UP_VFPR64_M8_MASK
    0U,	// PseudoVFSQRT_V_M1_E16
    0U,	// PseudoVFSQRT_V_M1_E16_MASK
    0U,	// PseudoVFSQRT_V_M1_E32
    0U,	// PseudoVFSQRT_V_M1_E32_MASK
    0U,	// PseudoVFSQRT_V_M1_E64
    0U,	// PseudoVFSQRT_V_M1_E64_MASK
    0U,	// PseudoVFSQRT_V_M2_E16
    0U,	// PseudoVFSQRT_V_M2_E16_MASK
    0U,	// PseudoVFSQRT_V_M2_E32
    0U,	// PseudoVFSQRT_V_M2_E32_MASK
    0U,	// PseudoVFSQRT_V_M2_E64
    0U,	// PseudoVFSQRT_V_M2_E64_MASK
    0U,	// PseudoVFSQRT_V_M4_E16
    0U,	// PseudoVFSQRT_V_M4_E16_MASK
    0U,	// PseudoVFSQRT_V_M4_E32
    0U,	// PseudoVFSQRT_V_M4_E32_MASK
    0U,	// PseudoVFSQRT_V_M4_E64
    0U,	// PseudoVFSQRT_V_M4_E64_MASK
    0U,	// PseudoVFSQRT_V_M8_E16
    0U,	// PseudoVFSQRT_V_M8_E16_MASK
    0U,	// PseudoVFSQRT_V_M8_E32
    0U,	// PseudoVFSQRT_V_M8_E32_MASK
    0U,	// PseudoVFSQRT_V_M8_E64
    0U,	// PseudoVFSQRT_V_M8_E64_MASK
    0U,	// PseudoVFSQRT_V_MF2_E16
    0U,	// PseudoVFSQRT_V_MF2_E16_MASK
    0U,	// PseudoVFSQRT_V_MF2_E32
    0U,	// PseudoVFSQRT_V_MF2_E32_MASK
    0U,	// PseudoVFSQRT_V_MF4_E16
    0U,	// PseudoVFSQRT_V_MF4_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M1_E16
    0U,	// PseudoVFSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M2_E16
    0U,	// PseudoVFSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M4_E16
    0U,	// PseudoVFSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M8_E16
    0U,	// PseudoVFSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_MF2_E16
    0U,	// PseudoVFSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_MF4_E16
    0U,	// PseudoVFSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSUB_VFPR32_M1_E32
    0U,	// PseudoVFSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_M2_E32
    0U,	// PseudoVFSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_M4_E32
    0U,	// PseudoVFSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_M8_E32
    0U,	// PseudoVFSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_MF2_E32
    0U,	// PseudoVFSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSUB_VFPR64_M1_E64
    0U,	// PseudoVFSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSUB_VFPR64_M2_E64
    0U,	// PseudoVFSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSUB_VFPR64_M4_E64
    0U,	// PseudoVFSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSUB_VFPR64_M8_E64
    0U,	// PseudoVFSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSUB_VV_M1_E16
    0U,	// PseudoVFSUB_VV_M1_E16_MASK
    0U,	// PseudoVFSUB_VV_M1_E32
    0U,	// PseudoVFSUB_VV_M1_E32_MASK
    0U,	// PseudoVFSUB_VV_M1_E64
    0U,	// PseudoVFSUB_VV_M1_E64_MASK
    0U,	// PseudoVFSUB_VV_M2_E16
    0U,	// PseudoVFSUB_VV_M2_E16_MASK
    0U,	// PseudoVFSUB_VV_M2_E32
    0U,	// PseudoVFSUB_VV_M2_E32_MASK
    0U,	// PseudoVFSUB_VV_M2_E64
    0U,	// PseudoVFSUB_VV_M2_E64_MASK
    0U,	// PseudoVFSUB_VV_M4_E16
    0U,	// PseudoVFSUB_VV_M4_E16_MASK
    0U,	// PseudoVFSUB_VV_M4_E32
    0U,	// PseudoVFSUB_VV_M4_E32_MASK
    0U,	// PseudoVFSUB_VV_M4_E64
    0U,	// PseudoVFSUB_VV_M4_E64_MASK
    0U,	// PseudoVFSUB_VV_M8_E16
    0U,	// PseudoVFSUB_VV_M8_E16_MASK
    0U,	// PseudoVFSUB_VV_M8_E32
    0U,	// PseudoVFSUB_VV_M8_E32_MASK
    0U,	// PseudoVFSUB_VV_M8_E64
    0U,	// PseudoVFSUB_VV_M8_E64_MASK
    0U,	// PseudoVFSUB_VV_MF2_E16
    0U,	// PseudoVFSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFSUB_VV_MF2_E32
    0U,	// PseudoVFSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFSUB_VV_MF4_E16
    0U,	// PseudoVFSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_M1_E16
    0U,	// PseudoVFWADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_M2_E16
    0U,	// PseudoVFWADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_M4_E16
    0U,	// PseudoVFWADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_MF2_E16
    0U,	// PseudoVFWADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_MF4_E16
    0U,	// PseudoVFWADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWADD_VFPR32_M1_E32
    0U,	// PseudoVFWADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWADD_VFPR32_M2_E32
    0U,	// PseudoVFWADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWADD_VFPR32_M4_E32
    0U,	// PseudoVFWADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWADD_VFPR32_MF2_E32
    0U,	// PseudoVFWADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWADD_VV_M1_E16
    0U,	// PseudoVFWADD_VV_M1_E16_MASK
    0U,	// PseudoVFWADD_VV_M1_E32
    0U,	// PseudoVFWADD_VV_M1_E32_MASK
    0U,	// PseudoVFWADD_VV_M2_E16
    0U,	// PseudoVFWADD_VV_M2_E16_MASK
    0U,	// PseudoVFWADD_VV_M2_E32
    0U,	// PseudoVFWADD_VV_M2_E32_MASK
    0U,	// PseudoVFWADD_VV_M4_E16
    0U,	// PseudoVFWADD_VV_M4_E16_MASK
    0U,	// PseudoVFWADD_VV_M4_E32
    0U,	// PseudoVFWADD_VV_M4_E32_MASK
    0U,	// PseudoVFWADD_VV_MF2_E16
    0U,	// PseudoVFWADD_VV_MF2_E16_MASK
    0U,	// PseudoVFWADD_VV_MF2_E32
    0U,	// PseudoVFWADD_VV_MF2_E32_MASK
    0U,	// PseudoVFWADD_VV_MF4_E16
    0U,	// PseudoVFWADD_VV_MF4_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_M1_E16
    0U,	// PseudoVFWADD_WFPR16_M1_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_M2_E16
    0U,	// PseudoVFWADD_WFPR16_M2_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_M4_E16
    0U,	// PseudoVFWADD_WFPR16_M4_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_MF2_E16
    0U,	// PseudoVFWADD_WFPR16_MF2_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_MF4_E16
    0U,	// PseudoVFWADD_WFPR16_MF4_E16_MASK
    0U,	// PseudoVFWADD_WFPR32_M1_E32
    0U,	// PseudoVFWADD_WFPR32_M1_E32_MASK
    0U,	// PseudoVFWADD_WFPR32_M2_E32
    0U,	// PseudoVFWADD_WFPR32_M2_E32_MASK
    0U,	// PseudoVFWADD_WFPR32_M4_E32
    0U,	// PseudoVFWADD_WFPR32_M4_E32_MASK
    0U,	// PseudoVFWADD_WFPR32_MF2_E32
    0U,	// PseudoVFWADD_WFPR32_MF2_E32_MASK
    0U,	// PseudoVFWADD_WV_M1_E16
    0U,	// PseudoVFWADD_WV_M1_E16_MASK
    0U,	// PseudoVFWADD_WV_M1_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_M1_E16_TIED
    0U,	// PseudoVFWADD_WV_M1_E32
    0U,	// PseudoVFWADD_WV_M1_E32_MASK
    0U,	// PseudoVFWADD_WV_M1_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_M1_E32_TIED
    0U,	// PseudoVFWADD_WV_M2_E16
    0U,	// PseudoVFWADD_WV_M2_E16_MASK
    0U,	// PseudoVFWADD_WV_M2_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_M2_E16_TIED
    0U,	// PseudoVFWADD_WV_M2_E32
    0U,	// PseudoVFWADD_WV_M2_E32_MASK
    0U,	// PseudoVFWADD_WV_M2_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_M2_E32_TIED
    0U,	// PseudoVFWADD_WV_M4_E16
    0U,	// PseudoVFWADD_WV_M4_E16_MASK
    0U,	// PseudoVFWADD_WV_M4_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_M4_E16_TIED
    0U,	// PseudoVFWADD_WV_M4_E32
    0U,	// PseudoVFWADD_WV_M4_E32_MASK
    0U,	// PseudoVFWADD_WV_M4_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_M4_E32_TIED
    0U,	// PseudoVFWADD_WV_MF2_E16
    0U,	// PseudoVFWADD_WV_MF2_E16_MASK
    0U,	// PseudoVFWADD_WV_MF2_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF2_E16_TIED
    0U,	// PseudoVFWADD_WV_MF2_E32
    0U,	// PseudoVFWADD_WV_MF2_E32_MASK
    0U,	// PseudoVFWADD_WV_MF2_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF2_E32_TIED
    0U,	// PseudoVFWADD_WV_MF4_E16
    0U,	// PseudoVFWADD_WV_MF4_E16_MASK
    0U,	// PseudoVFWADD_WV_MF4_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF4_E16_TIED
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF4_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M1_E16
    0U,	// PseudoVFWCVT_F_F_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M1_E32
    0U,	// PseudoVFWCVT_F_F_V_M1_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_M2_E16
    0U,	// PseudoVFWCVT_F_F_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M2_E32
    0U,	// PseudoVFWCVT_F_F_V_M2_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_M4_E16
    0U,	// PseudoVFWCVT_F_F_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M4_E32
    0U,	// PseudoVFWCVT_F_F_V_M4_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF2_E16
    0U,	// PseudoVFWCVT_F_F_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF2_E32
    0U,	// PseudoVFWCVT_F_F_V_MF2_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF4_E16
    0U,	// PseudoVFWCVT_F_F_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1_E16
    0U,	// PseudoVFWCVT_F_XU_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1_E32
    0U,	// PseudoVFWCVT_F_XU_V_M1_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1_E8
    0U,	// PseudoVFWCVT_F_XU_V_M1_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2_E16
    0U,	// PseudoVFWCVT_F_XU_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2_E32
    0U,	// PseudoVFWCVT_F_XU_V_M2_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2_E8
    0U,	// PseudoVFWCVT_F_XU_V_M2_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4_E16
    0U,	// PseudoVFWCVT_F_XU_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4_E32
    0U,	// PseudoVFWCVT_F_XU_V_M4_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4_E8
    0U,	// PseudoVFWCVT_F_XU_V_M4_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E16
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E32
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E8
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E16
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E8
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF8_E8
    0U,	// PseudoVFWCVT_F_XU_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1_E16
    0U,	// PseudoVFWCVT_F_X_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1_E32
    0U,	// PseudoVFWCVT_F_X_V_M1_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1_E8
    0U,	// PseudoVFWCVT_F_X_V_M1_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2_E16
    0U,	// PseudoVFWCVT_F_X_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2_E32
    0U,	// PseudoVFWCVT_F_X_V_M2_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2_E8
    0U,	// PseudoVFWCVT_F_X_V_M2_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4_E16
    0U,	// PseudoVFWCVT_F_X_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4_E32
    0U,	// PseudoVFWCVT_F_X_V_M4_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4_E8
    0U,	// PseudoVFWCVT_F_X_V_M4_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2_E16
    0U,	// PseudoVFWCVT_F_X_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2_E32
    0U,	// PseudoVFWCVT_F_X_V_MF2_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2_E8
    0U,	// PseudoVFWCVT_F_X_V_MF2_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF4_E16
    0U,	// PseudoVFWCVT_F_X_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF4_E8
    0U,	// PseudoVFWCVT_F_X_V_MF4_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF8_E8
    0U,	// PseudoVFWCVT_F_X_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_M1
    0U,	// PseudoVFWCVT_RM_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_M2
    0U,	// PseudoVFWCVT_RM_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_M4
    0U,	// PseudoVFWCVT_RM_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_MF2
    0U,	// PseudoVFWCVT_RM_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_MF4
    0U,	// PseudoVFWCVT_RM_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_M1
    0U,	// PseudoVFWCVT_RM_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_M2
    0U,	// PseudoVFWCVT_RM_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_M4
    0U,	// PseudoVFWCVT_RM_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_MF2
    0U,	// PseudoVFWCVT_RM_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_MF4
    0U,	// PseudoVFWCVT_RM_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M1
    0U,	// PseudoVFWCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M2
    0U,	// PseudoVFWCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M4
    0U,	// PseudoVFWCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF2
    0U,	// PseudoVFWCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF4
    0U,	// PseudoVFWCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_X_F_V_M1
    0U,	// PseudoVFWCVT_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_X_F_V_M2
    0U,	// PseudoVFWCVT_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_X_F_V_M4
    0U,	// PseudoVFWCVT_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF2
    0U,	// PseudoVFWCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF4
    0U,	// PseudoVFWCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_M1_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_M2_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_M4_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_MF2_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_MF4_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M1_E16
    0U,	// PseudoVFWMACCBF16_VV_M1_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M1_E32
    0U,	// PseudoVFWMACCBF16_VV_M1_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_M2_E16
    0U,	// PseudoVFWMACCBF16_VV_M2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M2_E32
    0U,	// PseudoVFWMACCBF16_VV_M2_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_M4_E16
    0U,	// PseudoVFWMACCBF16_VV_M4_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M4_E32
    0U,	// PseudoVFWMACCBF16_VV_M4_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_MF2_E16
    0U,	// PseudoVFWMACCBF16_VV_MF2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_MF2_E32
    0U,	// PseudoVFWMACCBF16_VV_MF2_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_MF4_E16
    0U,	// PseudoVFWMACCBF16_VV_MF4_E16_MASK
    0U,	// PseudoVFWMACC_4x4x4_M1
    0U,	// PseudoVFWMACC_4x4x4_M2
    0U,	// PseudoVFWMACC_4x4x4_M4
    0U,	// PseudoVFWMACC_4x4x4_M8
    0U,	// PseudoVFWMACC_4x4x4_MF2
    0U,	// PseudoVFWMACC_4x4x4_MF4
    0U,	// PseudoVFWMACC_VFPR16_M1_E16
    0U,	// PseudoVFWMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_M2_E16
    0U,	// PseudoVFWMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_M4_E16
    0U,	// PseudoVFWMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_MF2_E16
    0U,	// PseudoVFWMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_MF4_E16
    0U,	// PseudoVFWMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMACC_VFPR32_M1_E32
    0U,	// PseudoVFWMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWMACC_VFPR32_M2_E32
    0U,	// PseudoVFWMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWMACC_VFPR32_M4_E32
    0U,	// PseudoVFWMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWMACC_VFPR32_MF2_E32
    0U,	// PseudoVFWMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWMACC_VV_M1_E16
    0U,	// PseudoVFWMACC_VV_M1_E16_MASK
    0U,	// PseudoVFWMACC_VV_M1_E32
    0U,	// PseudoVFWMACC_VV_M1_E32_MASK
    0U,	// PseudoVFWMACC_VV_M2_E16
    0U,	// PseudoVFWMACC_VV_M2_E16_MASK
    0U,	// PseudoVFWMACC_VV_M2_E32
    0U,	// PseudoVFWMACC_VV_M2_E32_MASK
    0U,	// PseudoVFWMACC_VV_M4_E16
    0U,	// PseudoVFWMACC_VV_M4_E16_MASK
    0U,	// PseudoVFWMACC_VV_M4_E32
    0U,	// PseudoVFWMACC_VV_M4_E32_MASK
    0U,	// PseudoVFWMACC_VV_MF2_E16
    0U,	// PseudoVFWMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFWMACC_VV_MF2_E32
    0U,	// PseudoVFWMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFWMACC_VV_MF4_E16
    0U,	// PseudoVFWMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_M1_E16
    0U,	// PseudoVFWMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_M2_E16
    0U,	// PseudoVFWMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_M4_E16
    0U,	// PseudoVFWMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFWMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFWMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR32_M1_E32
    0U,	// PseudoVFWMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWMSAC_VFPR32_M2_E32
    0U,	// PseudoVFWMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWMSAC_VFPR32_M4_E32
    0U,	// PseudoVFWMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFWMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWMSAC_VV_M1_E16
    0U,	// PseudoVFWMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFWMSAC_VV_M1_E32
    0U,	// PseudoVFWMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFWMSAC_VV_M2_E16
    0U,	// PseudoVFWMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFWMSAC_VV_M2_E32
    0U,	// PseudoVFWMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFWMSAC_VV_M4_E16
    0U,	// PseudoVFWMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFWMSAC_VV_M4_E32
    0U,	// PseudoVFWMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFWMSAC_VV_MF2_E16
    0U,	// PseudoVFWMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFWMSAC_VV_MF2_E32
    0U,	// PseudoVFWMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFWMSAC_VV_MF4_E16
    0U,	// PseudoVFWMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_M1_E16
    0U,	// PseudoVFWMUL_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_M2_E16
    0U,	// PseudoVFWMUL_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_M4_E16
    0U,	// PseudoVFWMUL_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_MF2_E16
    0U,	// PseudoVFWMUL_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_MF4_E16
    0U,	// PseudoVFWMUL_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMUL_VFPR32_M1_E32
    0U,	// PseudoVFWMUL_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWMUL_VFPR32_M2_E32
    0U,	// PseudoVFWMUL_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWMUL_VFPR32_M4_E32
    0U,	// PseudoVFWMUL_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWMUL_VFPR32_MF2_E32
    0U,	// PseudoVFWMUL_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWMUL_VV_M1_E16
    0U,	// PseudoVFWMUL_VV_M1_E16_MASK
    0U,	// PseudoVFWMUL_VV_M1_E32
    0U,	// PseudoVFWMUL_VV_M1_E32_MASK
    0U,	// PseudoVFWMUL_VV_M2_E16
    0U,	// PseudoVFWMUL_VV_M2_E16_MASK
    0U,	// PseudoVFWMUL_VV_M2_E32
    0U,	// PseudoVFWMUL_VV_M2_E32_MASK
    0U,	// PseudoVFWMUL_VV_M4_E16
    0U,	// PseudoVFWMUL_VV_M4_E16_MASK
    0U,	// PseudoVFWMUL_VV_M4_E32
    0U,	// PseudoVFWMUL_VV_M4_E32_MASK
    0U,	// PseudoVFWMUL_VV_MF2_E16
    0U,	// PseudoVFWMUL_VV_MF2_E16_MASK
    0U,	// PseudoVFWMUL_VV_MF2_E32
    0U,	// PseudoVFWMUL_VV_MF2_E32_MASK
    0U,	// PseudoVFWMUL_VV_MF4_E16
    0U,	// PseudoVFWMUL_VV_MF4_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_M1_E16
    0U,	// PseudoVFWNMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_M2_E16
    0U,	// PseudoVFWNMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_M4_E16
    0U,	// PseudoVFWNMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_MF2_E16
    0U,	// PseudoVFWNMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_MF4_E16
    0U,	// PseudoVFWNMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR32_M1_E32
    0U,	// PseudoVFWNMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWNMACC_VFPR32_M2_E32
    0U,	// PseudoVFWNMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWNMACC_VFPR32_M4_E32
    0U,	// PseudoVFWNMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWNMACC_VFPR32_MF2_E32
    0U,	// PseudoVFWNMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWNMACC_VV_M1_E16
    0U,	// PseudoVFWNMACC_VV_M1_E16_MASK
    0U,	// PseudoVFWNMACC_VV_M1_E32
    0U,	// PseudoVFWNMACC_VV_M1_E32_MASK
    0U,	// PseudoVFWNMACC_VV_M2_E16
    0U,	// PseudoVFWNMACC_VV_M2_E16_MASK
    0U,	// PseudoVFWNMACC_VV_M2_E32
    0U,	// PseudoVFWNMACC_VV_M2_E32_MASK
    0U,	// PseudoVFWNMACC_VV_M4_E16
    0U,	// PseudoVFWNMACC_VV_M4_E16_MASK
    0U,	// PseudoVFWNMACC_VV_M4_E32
    0U,	// PseudoVFWNMACC_VV_M4_E32_MASK
    0U,	// PseudoVFWNMACC_VV_MF2_E16
    0U,	// PseudoVFWNMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFWNMACC_VV_MF2_E32
    0U,	// PseudoVFWNMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFWNMACC_VV_MF4_E16
    0U,	// PseudoVFWNMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_M1_E16
    0U,	// PseudoVFWNMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_M2_E16
    0U,	// PseudoVFWNMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_M4_E16
    0U,	// PseudoVFWNMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFWNMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFWNMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_M1_E32
    0U,	// PseudoVFWNMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_M2_E32
    0U,	// PseudoVFWNMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_M4_E32
    0U,	// PseudoVFWNMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFWNMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_M1_E16
    0U,	// PseudoVFWNMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_M1_E32
    0U,	// PseudoVFWNMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_M2_E16
    0U,	// PseudoVFWNMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_M2_E32
    0U,	// PseudoVFWNMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_M4_E16
    0U,	// PseudoVFWNMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_M4_E32
    0U,	// PseudoVFWNMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_MF2_E16
    0U,	// PseudoVFWNMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_MF2_E32
    0U,	// PseudoVFWNMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_MF4_E16
    0U,	// PseudoVFWNMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M1_E16
    0U,	// PseudoVFWREDOSUM_VS_M1_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M1_E32
    0U,	// PseudoVFWREDOSUM_VS_M1_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_M2_E16
    0U,	// PseudoVFWREDOSUM_VS_M2_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M2_E32
    0U,	// PseudoVFWREDOSUM_VS_M2_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_M4_E16
    0U,	// PseudoVFWREDOSUM_VS_M4_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M4_E32
    0U,	// PseudoVFWREDOSUM_VS_M4_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_M8_E16
    0U,	// PseudoVFWREDOSUM_VS_M8_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M8_E32
    0U,	// PseudoVFWREDOSUM_VS_M8_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF2_E16
    0U,	// PseudoVFWREDOSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF2_E32
    0U,	// PseudoVFWREDOSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF4_E16
    0U,	// PseudoVFWREDOSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M1_E16
    0U,	// PseudoVFWREDUSUM_VS_M1_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M1_E32
    0U,	// PseudoVFWREDUSUM_VS_M1_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_M2_E16
    0U,	// PseudoVFWREDUSUM_VS_M2_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M2_E32
    0U,	// PseudoVFWREDUSUM_VS_M2_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_M4_E16
    0U,	// PseudoVFWREDUSUM_VS_M4_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M4_E32
    0U,	// PseudoVFWREDUSUM_VS_M4_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_M8_E16
    0U,	// PseudoVFWREDUSUM_VS_M8_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M8_E32
    0U,	// PseudoVFWREDUSUM_VS_M8_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF2_E16
    0U,	// PseudoVFWREDUSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF2_E32
    0U,	// PseudoVFWREDUSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF4_E16
    0U,	// PseudoVFWREDUSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_M1_E16
    0U,	// PseudoVFWSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_M2_E16
    0U,	// PseudoVFWSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_M4_E16
    0U,	// PseudoVFWSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_MF2_E16
    0U,	// PseudoVFWSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_MF4_E16
    0U,	// PseudoVFWSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWSUB_VFPR32_M1_E32
    0U,	// PseudoVFWSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWSUB_VFPR32_M2_E32
    0U,	// PseudoVFWSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWSUB_VFPR32_M4_E32
    0U,	// PseudoVFWSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWSUB_VFPR32_MF2_E32
    0U,	// PseudoVFWSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWSUB_VV_M1_E16
    0U,	// PseudoVFWSUB_VV_M1_E16_MASK
    0U,	// PseudoVFWSUB_VV_M1_E32
    0U,	// PseudoVFWSUB_VV_M1_E32_MASK
    0U,	// PseudoVFWSUB_VV_M2_E16
    0U,	// PseudoVFWSUB_VV_M2_E16_MASK
    0U,	// PseudoVFWSUB_VV_M2_E32
    0U,	// PseudoVFWSUB_VV_M2_E32_MASK
    0U,	// PseudoVFWSUB_VV_M4_E16
    0U,	// PseudoVFWSUB_VV_M4_E16_MASK
    0U,	// PseudoVFWSUB_VV_M4_E32
    0U,	// PseudoVFWSUB_VV_M4_E32_MASK
    0U,	// PseudoVFWSUB_VV_MF2_E16
    0U,	// PseudoVFWSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFWSUB_VV_MF2_E32
    0U,	// PseudoVFWSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFWSUB_VV_MF4_E16
    0U,	// PseudoVFWSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_M1_E16
    0U,	// PseudoVFWSUB_WFPR16_M1_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_M2_E16
    0U,	// PseudoVFWSUB_WFPR16_M2_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_M4_E16
    0U,	// PseudoVFWSUB_WFPR16_M4_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_MF2_E16
    0U,	// PseudoVFWSUB_WFPR16_MF2_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_MF4_E16
    0U,	// PseudoVFWSUB_WFPR16_MF4_E16_MASK
    0U,	// PseudoVFWSUB_WFPR32_M1_E32
    0U,	// PseudoVFWSUB_WFPR32_M1_E32_MASK
    0U,	// PseudoVFWSUB_WFPR32_M2_E32
    0U,	// PseudoVFWSUB_WFPR32_M2_E32_MASK
    0U,	// PseudoVFWSUB_WFPR32_M4_E32
    0U,	// PseudoVFWSUB_WFPR32_M4_E32_MASK
    0U,	// PseudoVFWSUB_WFPR32_MF2_E32
    0U,	// PseudoVFWSUB_WFPR32_MF2_E32_MASK
    0U,	// PseudoVFWSUB_WV_M1_E16
    0U,	// PseudoVFWSUB_WV_M1_E16_MASK
    0U,	// PseudoVFWSUB_WV_M1_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M1_E16_TIED
    0U,	// PseudoVFWSUB_WV_M1_E32
    0U,	// PseudoVFWSUB_WV_M1_E32_MASK
    0U,	// PseudoVFWSUB_WV_M1_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M1_E32_TIED
    0U,	// PseudoVFWSUB_WV_M2_E16
    0U,	// PseudoVFWSUB_WV_M2_E16_MASK
    0U,	// PseudoVFWSUB_WV_M2_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M2_E16_TIED
    0U,	// PseudoVFWSUB_WV_M2_E32
    0U,	// PseudoVFWSUB_WV_M2_E32_MASK
    0U,	// PseudoVFWSUB_WV_M2_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M2_E32_TIED
    0U,	// PseudoVFWSUB_WV_M4_E16
    0U,	// PseudoVFWSUB_WV_M4_E16_MASK
    0U,	// PseudoVFWSUB_WV_M4_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M4_E16_TIED
    0U,	// PseudoVFWSUB_WV_M4_E32
    0U,	// PseudoVFWSUB_WV_M4_E32_MASK
    0U,	// PseudoVFWSUB_WV_M4_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M4_E32_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E16
    0U,	// PseudoVFWSUB_WV_MF2_E16_MASK
    0U,	// PseudoVFWSUB_WV_MF2_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E16_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E32
    0U,	// PseudoVFWSUB_WV_MF2_E32_MASK
    0U,	// PseudoVFWSUB_WV_MF2_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E32_TIED
    0U,	// PseudoVFWSUB_WV_MF4_E16
    0U,	// PseudoVFWSUB_WV_MF4_E16_MASK
    0U,	// PseudoVFWSUB_WV_MF4_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF4_E16_TIED
    0U,	// PseudoVGHSH_VV_M1
    0U,	// PseudoVGHSH_VV_M2
    0U,	// PseudoVGHSH_VV_M4
    0U,	// PseudoVGHSH_VV_M8
    0U,	// PseudoVGHSH_VV_MF2
    0U,	// PseudoVGMUL_VV_M1
    0U,	// PseudoVGMUL_VV_M2
    0U,	// PseudoVGMUL_VV_M4
    0U,	// PseudoVGMUL_VV_M8
    0U,	// PseudoVGMUL_VV_MF2
    0U,	// PseudoVID_V_M1
    0U,	// PseudoVID_V_M1_MASK
    0U,	// PseudoVID_V_M2
    0U,	// PseudoVID_V_M2_MASK
    0U,	// PseudoVID_V_M4
    0U,	// PseudoVID_V_M4_MASK
    0U,	// PseudoVID_V_M8
    0U,	// PseudoVID_V_M8_MASK
    0U,	// PseudoVID_V_MF2
    0U,	// PseudoVID_V_MF2_MASK
    0U,	// PseudoVID_V_MF4
    0U,	// PseudoVID_V_MF4_MASK
    0U,	// PseudoVID_V_MF8
    0U,	// PseudoVID_V_MF8_MASK
    0U,	// PseudoVIOTA_M_M1
    0U,	// PseudoVIOTA_M_M1_MASK
    0U,	// PseudoVIOTA_M_M2
    0U,	// PseudoVIOTA_M_M2_MASK
    0U,	// PseudoVIOTA_M_M4
    0U,	// PseudoVIOTA_M_M4_MASK
    0U,	// PseudoVIOTA_M_M8
    0U,	// PseudoVIOTA_M_M8_MASK
    0U,	// PseudoVIOTA_M_MF2
    0U,	// PseudoVIOTA_M_MF2_MASK
    0U,	// PseudoVIOTA_M_MF4
    0U,	// PseudoVIOTA_M_MF4_MASK
    0U,	// PseudoVIOTA_M_MF8
    0U,	// PseudoVIOTA_M_MF8_MASK
    0U,	// PseudoVLE16FF_V_M1
    0U,	// PseudoVLE16FF_V_M1_MASK
    0U,	// PseudoVLE16FF_V_M2
    0U,	// PseudoVLE16FF_V_M2_MASK
    0U,	// PseudoVLE16FF_V_M4
    0U,	// PseudoVLE16FF_V_M4_MASK
    0U,	// PseudoVLE16FF_V_M8
    0U,	// PseudoVLE16FF_V_M8_MASK
    0U,	// PseudoVLE16FF_V_MF2
    0U,	// PseudoVLE16FF_V_MF2_MASK
    0U,	// PseudoVLE16FF_V_MF4
    0U,	// PseudoVLE16FF_V_MF4_MASK
    0U,	// PseudoVLE16_V_M1
    0U,	// PseudoVLE16_V_M1_MASK
    0U,	// PseudoVLE16_V_M2
    0U,	// PseudoVLE16_V_M2_MASK
    0U,	// PseudoVLE16_V_M4
    0U,	// PseudoVLE16_V_M4_MASK
    0U,	// PseudoVLE16_V_M8
    0U,	// PseudoVLE16_V_M8_MASK
    0U,	// PseudoVLE16_V_MF2
    0U,	// PseudoVLE16_V_MF2_MASK
    0U,	// PseudoVLE16_V_MF4
    0U,	// PseudoVLE16_V_MF4_MASK
    0U,	// PseudoVLE32FF_V_M1
    0U,	// PseudoVLE32FF_V_M1_MASK
    0U,	// PseudoVLE32FF_V_M2
    0U,	// PseudoVLE32FF_V_M2_MASK
    0U,	// PseudoVLE32FF_V_M4
    0U,	// PseudoVLE32FF_V_M4_MASK
    0U,	// PseudoVLE32FF_V_M8
    0U,	// PseudoVLE32FF_V_M8_MASK
    0U,	// PseudoVLE32FF_V_MF2
    0U,	// PseudoVLE32FF_V_MF2_MASK
    0U,	// PseudoVLE32_V_M1
    0U,	// PseudoVLE32_V_M1_MASK
    0U,	// PseudoVLE32_V_M2
    0U,	// PseudoVLE32_V_M2_MASK
    0U,	// PseudoVLE32_V_M4
    0U,	// PseudoVLE32_V_M4_MASK
    0U,	// PseudoVLE32_V_M8
    0U,	// PseudoVLE32_V_M8_MASK
    0U,	// PseudoVLE32_V_MF2
    0U,	// PseudoVLE32_V_MF2_MASK
    0U,	// PseudoVLE64FF_V_M1
    0U,	// PseudoVLE64FF_V_M1_MASK
    0U,	// PseudoVLE64FF_V_M2
    0U,	// PseudoVLE64FF_V_M2_MASK
    0U,	// PseudoVLE64FF_V_M4
    0U,	// PseudoVLE64FF_V_M4_MASK
    0U,	// PseudoVLE64FF_V_M8
    0U,	// PseudoVLE64FF_V_M8_MASK
    0U,	// PseudoVLE64_V_M1
    0U,	// PseudoVLE64_V_M1_MASK
    0U,	// PseudoVLE64_V_M2
    0U,	// PseudoVLE64_V_M2_MASK
    0U,	// PseudoVLE64_V_M4
    0U,	// PseudoVLE64_V_M4_MASK
    0U,	// PseudoVLE64_V_M8
    0U,	// PseudoVLE64_V_M8_MASK
    0U,	// PseudoVLE8FF_V_M1
    0U,	// PseudoVLE8FF_V_M1_MASK
    0U,	// PseudoVLE8FF_V_M2
    0U,	// PseudoVLE8FF_V_M2_MASK
    0U,	// PseudoVLE8FF_V_M4
    0U,	// PseudoVLE8FF_V_M4_MASK
    0U,	// PseudoVLE8FF_V_M8
    0U,	// PseudoVLE8FF_V_M8_MASK
    0U,	// PseudoVLE8FF_V_MF2
    0U,	// PseudoVLE8FF_V_MF2_MASK
    0U,	// PseudoVLE8FF_V_MF4
    0U,	// PseudoVLE8FF_V_MF4_MASK
    0U,	// PseudoVLE8FF_V_MF8
    0U,	// PseudoVLE8FF_V_MF8_MASK
    0U,	// PseudoVLE8_V_M1
    0U,	// PseudoVLE8_V_M1_MASK
    0U,	// PseudoVLE8_V_M2
    0U,	// PseudoVLE8_V_M2_MASK
    0U,	// PseudoVLE8_V_M4
    0U,	// PseudoVLE8_V_M4_MASK
    0U,	// PseudoVLE8_V_M8
    0U,	// PseudoVLE8_V_M8_MASK
    0U,	// PseudoVLE8_V_MF2
    0U,	// PseudoVLE8_V_MF2_MASK
    0U,	// PseudoVLE8_V_MF4
    0U,	// PseudoVLE8_V_MF4_MASK
    0U,	// PseudoVLE8_V_MF8
    0U,	// PseudoVLE8_V_MF8_MASK
    0U,	// PseudoVLM_V_B1
    0U,	// PseudoVLM_V_B16
    0U,	// PseudoVLM_V_B2
    0U,	// PseudoVLM_V_B32
    0U,	// PseudoVLM_V_B4
    0U,	// PseudoVLM_V_B64
    0U,	// PseudoVLM_V_B8
    0U,	// PseudoVLOXEI16_V_M1_M1
    0U,	// PseudoVLOXEI16_V_M1_M1_MASK
    0U,	// PseudoVLOXEI16_V_M1_M2
    0U,	// PseudoVLOXEI16_V_M1_M2_MASK
    0U,	// PseudoVLOXEI16_V_M1_M4
    0U,	// PseudoVLOXEI16_V_M1_M4_MASK
    0U,	// PseudoVLOXEI16_V_M1_MF2
    0U,	// PseudoVLOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M2_M1
    0U,	// PseudoVLOXEI16_V_M2_M1_MASK
    0U,	// PseudoVLOXEI16_V_M2_M2
    0U,	// PseudoVLOXEI16_V_M2_M2_MASK
    0U,	// PseudoVLOXEI16_V_M2_M4
    0U,	// PseudoVLOXEI16_V_M2_M4_MASK
    0U,	// PseudoVLOXEI16_V_M2_M8
    0U,	// PseudoVLOXEI16_V_M2_M8_MASK
    0U,	// PseudoVLOXEI16_V_M4_M2
    0U,	// PseudoVLOXEI16_V_M4_M2_MASK
    0U,	// PseudoVLOXEI16_V_M4_M4
    0U,	// PseudoVLOXEI16_V_M4_M4_MASK
    0U,	// PseudoVLOXEI16_V_M4_M8
    0U,	// PseudoVLOXEI16_V_M4_M8_MASK
    0U,	// PseudoVLOXEI16_V_M8_M4
    0U,	// PseudoVLOXEI16_V_M8_M4_MASK
    0U,	// PseudoVLOXEI16_V_M8_M8
    0U,	// PseudoVLOXEI16_V_M8_M8_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M1
    0U,	// PseudoVLOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M2
    0U,	// PseudoVLOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF2
    0U,	// PseudoVLOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF4
    0U,	// PseudoVLOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M1
    0U,	// PseudoVLOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF2
    0U,	// PseudoVLOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF4
    0U,	// PseudoVLOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF8
    0U,	// PseudoVLOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXEI32_V_M1_M1
    0U,	// PseudoVLOXEI32_V_M1_M1_MASK
    0U,	// PseudoVLOXEI32_V_M1_M2
    0U,	// PseudoVLOXEI32_V_M1_M2_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF2
    0U,	// PseudoVLOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF4
    0U,	// PseudoVLOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M2_M1
    0U,	// PseudoVLOXEI32_V_M2_M1_MASK
    0U,	// PseudoVLOXEI32_V_M2_M2
    0U,	// PseudoVLOXEI32_V_M2_M2_MASK
    0U,	// PseudoVLOXEI32_V_M2_M4
    0U,	// PseudoVLOXEI32_V_M2_M4_MASK
    0U,	// PseudoVLOXEI32_V_M2_MF2
    0U,	// PseudoVLOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M4_M1
    0U,	// PseudoVLOXEI32_V_M4_M1_MASK
    0U,	// PseudoVLOXEI32_V_M4_M2
    0U,	// PseudoVLOXEI32_V_M4_M2_MASK
    0U,	// PseudoVLOXEI32_V_M4_M4
    0U,	// PseudoVLOXEI32_V_M4_M4_MASK
    0U,	// PseudoVLOXEI32_V_M4_M8
    0U,	// PseudoVLOXEI32_V_M4_M8_MASK
    0U,	// PseudoVLOXEI32_V_M8_M2
    0U,	// PseudoVLOXEI32_V_M8_M2_MASK
    0U,	// PseudoVLOXEI32_V_M8_M4
    0U,	// PseudoVLOXEI32_V_M8_M4_MASK
    0U,	// PseudoVLOXEI32_V_M8_M8
    0U,	// PseudoVLOXEI32_V_M8_M8_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M1
    0U,	// PseudoVLOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF2
    0U,	// PseudoVLOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF4
    0U,	// PseudoVLOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF8
    0U,	// PseudoVLOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M1_M1
    0U,	// PseudoVLOXEI64_V_M1_M1_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF2
    0U,	// PseudoVLOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF4
    0U,	// PseudoVLOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF8
    0U,	// PseudoVLOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M2_M1
    0U,	// PseudoVLOXEI64_V_M2_M1_MASK
    0U,	// PseudoVLOXEI64_V_M2_M2
    0U,	// PseudoVLOXEI64_V_M2_M2_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF2
    0U,	// PseudoVLOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF4
    0U,	// PseudoVLOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M4_M1
    0U,	// PseudoVLOXEI64_V_M4_M1_MASK
    0U,	// PseudoVLOXEI64_V_M4_M2
    0U,	// PseudoVLOXEI64_V_M4_M2_MASK
    0U,	// PseudoVLOXEI64_V_M4_M4
    0U,	// PseudoVLOXEI64_V_M4_M4_MASK
    0U,	// PseudoVLOXEI64_V_M4_MF2
    0U,	// PseudoVLOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M8_M1
    0U,	// PseudoVLOXEI64_V_M8_M1_MASK
    0U,	// PseudoVLOXEI64_V_M8_M2
    0U,	// PseudoVLOXEI64_V_M8_M2_MASK
    0U,	// PseudoVLOXEI64_V_M8_M4
    0U,	// PseudoVLOXEI64_V_M8_M4_MASK
    0U,	// PseudoVLOXEI64_V_M8_M8
    0U,	// PseudoVLOXEI64_V_M8_M8_MASK
    0U,	// PseudoVLOXEI8_V_M1_M1
    0U,	// PseudoVLOXEI8_V_M1_M1_MASK
    0U,	// PseudoVLOXEI8_V_M1_M2
    0U,	// PseudoVLOXEI8_V_M1_M2_MASK
    0U,	// PseudoVLOXEI8_V_M1_M4
    0U,	// PseudoVLOXEI8_V_M1_M4_MASK
    0U,	// PseudoVLOXEI8_V_M1_M8
    0U,	// PseudoVLOXEI8_V_M1_M8_MASK
    0U,	// PseudoVLOXEI8_V_M2_M2
    0U,	// PseudoVLOXEI8_V_M2_M2_MASK
    0U,	// PseudoVLOXEI8_V_M2_M4
    0U,	// PseudoVLOXEI8_V_M2_M4_MASK
    0U,	// PseudoVLOXEI8_V_M2_M8
    0U,	// PseudoVLOXEI8_V_M2_M8_MASK
    0U,	// PseudoVLOXEI8_V_M4_M4
    0U,	// PseudoVLOXEI8_V_M4_M4_MASK
    0U,	// PseudoVLOXEI8_V_M4_M8
    0U,	// PseudoVLOXEI8_V_M4_M8_MASK
    0U,	// PseudoVLOXEI8_V_M8_M8
    0U,	// PseudoVLOXEI8_V_M8_M8_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M1
    0U,	// PseudoVLOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M2
    0U,	// PseudoVLOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M4
    0U,	// PseudoVLOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXEI8_V_MF2_MF2
    0U,	// PseudoVLOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M1
    0U,	// PseudoVLOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M2
    0U,	// PseudoVLOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF2
    0U,	// PseudoVLOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF4
    0U,	// PseudoVLOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M1
    0U,	// PseudoVLOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF2
    0U,	// PseudoVLOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF4
    0U,	// PseudoVLOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF8
    0U,	// PseudoVLOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLSE16_V_M1
    0U,	// PseudoVLSE16_V_M1_MASK
    0U,	// PseudoVLSE16_V_M2
    0U,	// PseudoVLSE16_V_M2_MASK
    0U,	// PseudoVLSE16_V_M4
    0U,	// PseudoVLSE16_V_M4_MASK
    0U,	// PseudoVLSE16_V_M8
    0U,	// PseudoVLSE16_V_M8_MASK
    0U,	// PseudoVLSE16_V_MF2
    0U,	// PseudoVLSE16_V_MF2_MASK
    0U,	// PseudoVLSE16_V_MF4
    0U,	// PseudoVLSE16_V_MF4_MASK
    0U,	// PseudoVLSE32_V_M1
    0U,	// PseudoVLSE32_V_M1_MASK
    0U,	// PseudoVLSE32_V_M2
    0U,	// PseudoVLSE32_V_M2_MASK
    0U,	// PseudoVLSE32_V_M4
    0U,	// PseudoVLSE32_V_M4_MASK
    0U,	// PseudoVLSE32_V_M8
    0U,	// PseudoVLSE32_V_M8_MASK
    0U,	// PseudoVLSE32_V_MF2
    0U,	// PseudoVLSE32_V_MF2_MASK
    0U,	// PseudoVLSE64_V_M1
    0U,	// PseudoVLSE64_V_M1_MASK
    0U,	// PseudoVLSE64_V_M2
    0U,	// PseudoVLSE64_V_M2_MASK
    0U,	// PseudoVLSE64_V_M4
    0U,	// PseudoVLSE64_V_M4_MASK
    0U,	// PseudoVLSE64_V_M8
    0U,	// PseudoVLSE64_V_M8_MASK
    0U,	// PseudoVLSE8_V_M1
    0U,	// PseudoVLSE8_V_M1_MASK
    0U,	// PseudoVLSE8_V_M2
    0U,	// PseudoVLSE8_V_M2_MASK
    0U,	// PseudoVLSE8_V_M4
    0U,	// PseudoVLSE8_V_M4_MASK
    0U,	// PseudoVLSE8_V_M8
    0U,	// PseudoVLSE8_V_M8_MASK
    0U,	// PseudoVLSE8_V_MF2
    0U,	// PseudoVLSE8_V_MF2_MASK
    0U,	// PseudoVLSE8_V_MF4
    0U,	// PseudoVLSE8_V_MF4_MASK
    0U,	// PseudoVLSE8_V_MF8
    0U,	// PseudoVLSE8_V_MF8_MASK
    0U,	// PseudoVLSEG2E16FF_V_M1
    0U,	// PseudoVLSEG2E16FF_V_M1_MASK
    0U,	// PseudoVLSEG2E16FF_V_M2
    0U,	// PseudoVLSEG2E16FF_V_M2_MASK
    0U,	// PseudoVLSEG2E16FF_V_M4
    0U,	// PseudoVLSEG2E16FF_V_M4_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF2
    0U,	// PseudoVLSEG2E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF4
    0U,	// PseudoVLSEG2E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E16_V_M1
    0U,	// PseudoVLSEG2E16_V_M1_MASK
    0U,	// PseudoVLSEG2E16_V_M2
    0U,	// PseudoVLSEG2E16_V_M2_MASK
    0U,	// PseudoVLSEG2E16_V_M4
    0U,	// PseudoVLSEG2E16_V_M4_MASK
    0U,	// PseudoVLSEG2E16_V_MF2
    0U,	// PseudoVLSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSEG2E16_V_MF4
    0U,	// PseudoVLSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSEG2E32FF_V_M1
    0U,	// PseudoVLSEG2E32FF_V_M1_MASK
    0U,	// PseudoVLSEG2E32FF_V_M2
    0U,	// PseudoVLSEG2E32FF_V_M2_MASK
    0U,	// PseudoVLSEG2E32FF_V_M4
    0U,	// PseudoVLSEG2E32FF_V_M4_MASK
    0U,	// PseudoVLSEG2E32FF_V_MF2
    0U,	// PseudoVLSEG2E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E32_V_M1
    0U,	// PseudoVLSEG2E32_V_M1_MASK
    0U,	// PseudoVLSEG2E32_V_M2
    0U,	// PseudoVLSEG2E32_V_M2_MASK
    0U,	// PseudoVLSEG2E32_V_M4
    0U,	// PseudoVLSEG2E32_V_M4_MASK
    0U,	// PseudoVLSEG2E32_V_MF2
    0U,	// PseudoVLSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M1
    0U,	// PseudoVLSEG2E64FF_V_M1_MASK
    0U,	// PseudoVLSEG2E64FF_V_M2
    0U,	// PseudoVLSEG2E64FF_V_M2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M4
    0U,	// PseudoVLSEG2E64FF_V_M4_MASK
    0U,	// PseudoVLSEG2E64_V_M1
    0U,	// PseudoVLSEG2E64_V_M1_MASK
    0U,	// PseudoVLSEG2E64_V_M2
    0U,	// PseudoVLSEG2E64_V_M2_MASK
    0U,	// PseudoVLSEG2E64_V_M4
    0U,	// PseudoVLSEG2E64_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_M1
    0U,	// PseudoVLSEG2E8FF_V_M1_MASK
    0U,	// PseudoVLSEG2E8FF_V_M2
    0U,	// PseudoVLSEG2E8FF_V_M2_MASK
    0U,	// PseudoVLSEG2E8FF_V_M4
    0U,	// PseudoVLSEG2E8FF_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF2
    0U,	// PseudoVLSEG2E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF4
    0U,	// PseudoVLSEG2E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF8
    0U,	// PseudoVLSEG2E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG2E8_V_M1
    0U,	// PseudoVLSEG2E8_V_M1_MASK
    0U,	// PseudoVLSEG2E8_V_M2
    0U,	// PseudoVLSEG2E8_V_M2_MASK
    0U,	// PseudoVLSEG2E8_V_M4
    0U,	// PseudoVLSEG2E8_V_M4_MASK
    0U,	// PseudoVLSEG2E8_V_MF2
    0U,	// PseudoVLSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSEG2E8_V_MF4
    0U,	// PseudoVLSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSEG2E8_V_MF8
    0U,	// PseudoVLSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSEG3E16FF_V_M1
    0U,	// PseudoVLSEG3E16FF_V_M1_MASK
    0U,	// PseudoVLSEG3E16FF_V_M2
    0U,	// PseudoVLSEG3E16FF_V_M2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF2
    0U,	// PseudoVLSEG3E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF4
    0U,	// PseudoVLSEG3E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E16_V_M1
    0U,	// PseudoVLSEG3E16_V_M1_MASK
    0U,	// PseudoVLSEG3E16_V_M2
    0U,	// PseudoVLSEG3E16_V_M2_MASK
    0U,	// PseudoVLSEG3E16_V_MF2
    0U,	// PseudoVLSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSEG3E16_V_MF4
    0U,	// PseudoVLSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSEG3E32FF_V_M1
    0U,	// PseudoVLSEG3E32FF_V_M1_MASK
    0U,	// PseudoVLSEG3E32FF_V_M2
    0U,	// PseudoVLSEG3E32FF_V_M2_MASK
    0U,	// PseudoVLSEG3E32FF_V_MF2
    0U,	// PseudoVLSEG3E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E32_V_M1
    0U,	// PseudoVLSEG3E32_V_M1_MASK
    0U,	// PseudoVLSEG3E32_V_M2
    0U,	// PseudoVLSEG3E32_V_M2_MASK
    0U,	// PseudoVLSEG3E32_V_MF2
    0U,	// PseudoVLSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSEG3E64FF_V_M1
    0U,	// PseudoVLSEG3E64FF_V_M1_MASK
    0U,	// PseudoVLSEG3E64FF_V_M2
    0U,	// PseudoVLSEG3E64FF_V_M2_MASK
    0U,	// PseudoVLSEG3E64_V_M1
    0U,	// PseudoVLSEG3E64_V_M1_MASK
    0U,	// PseudoVLSEG3E64_V_M2
    0U,	// PseudoVLSEG3E64_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_M1
    0U,	// PseudoVLSEG3E8FF_V_M1_MASK
    0U,	// PseudoVLSEG3E8FF_V_M2
    0U,	// PseudoVLSEG3E8FF_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF2
    0U,	// PseudoVLSEG3E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF4
    0U,	// PseudoVLSEG3E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF8
    0U,	// PseudoVLSEG3E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG3E8_V_M1
    0U,	// PseudoVLSEG3E8_V_M1_MASK
    0U,	// PseudoVLSEG3E8_V_M2
    0U,	// PseudoVLSEG3E8_V_M2_MASK
    0U,	// PseudoVLSEG3E8_V_MF2
    0U,	// PseudoVLSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSEG3E8_V_MF4
    0U,	// PseudoVLSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSEG3E8_V_MF8
    0U,	// PseudoVLSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSEG4E16FF_V_M1
    0U,	// PseudoVLSEG4E16FF_V_M1_MASK
    0U,	// PseudoVLSEG4E16FF_V_M2
    0U,	// PseudoVLSEG4E16FF_V_M2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF2
    0U,	// PseudoVLSEG4E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF4
    0U,	// PseudoVLSEG4E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E16_V_M1
    0U,	// PseudoVLSEG4E16_V_M1_MASK
    0U,	// PseudoVLSEG4E16_V_M2
    0U,	// PseudoVLSEG4E16_V_M2_MASK
    0U,	// PseudoVLSEG4E16_V_MF2
    0U,	// PseudoVLSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSEG4E16_V_MF4
    0U,	// PseudoVLSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSEG4E32FF_V_M1
    0U,	// PseudoVLSEG4E32FF_V_M1_MASK
    0U,	// PseudoVLSEG4E32FF_V_M2
    0U,	// PseudoVLSEG4E32FF_V_M2_MASK
    0U,	// PseudoVLSEG4E32FF_V_MF2
    0U,	// PseudoVLSEG4E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E32_V_M1
    0U,	// PseudoVLSEG4E32_V_M1_MASK
    0U,	// PseudoVLSEG4E32_V_M2
    0U,	// PseudoVLSEG4E32_V_M2_MASK
    0U,	// PseudoVLSEG4E32_V_MF2
    0U,	// PseudoVLSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSEG4E64FF_V_M1
    0U,	// PseudoVLSEG4E64FF_V_M1_MASK
    0U,	// PseudoVLSEG4E64FF_V_M2
    0U,	// PseudoVLSEG4E64FF_V_M2_MASK
    0U,	// PseudoVLSEG4E64_V_M1
    0U,	// PseudoVLSEG4E64_V_M1_MASK
    0U,	// PseudoVLSEG4E64_V_M2
    0U,	// PseudoVLSEG4E64_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_M1
    0U,	// PseudoVLSEG4E8FF_V_M1_MASK
    0U,	// PseudoVLSEG4E8FF_V_M2
    0U,	// PseudoVLSEG4E8FF_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF2
    0U,	// PseudoVLSEG4E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF4
    0U,	// PseudoVLSEG4E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF8
    0U,	// PseudoVLSEG4E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG4E8_V_M1
    0U,	// PseudoVLSEG4E8_V_M1_MASK
    0U,	// PseudoVLSEG4E8_V_M2
    0U,	// PseudoVLSEG4E8_V_M2_MASK
    0U,	// PseudoVLSEG4E8_V_MF2
    0U,	// PseudoVLSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSEG4E8_V_MF4
    0U,	// PseudoVLSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSEG4E8_V_MF8
    0U,	// PseudoVLSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSEG5E16FF_V_M1
    0U,	// PseudoVLSEG5E16FF_V_M1_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF2
    0U,	// PseudoVLSEG5E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF4
    0U,	// PseudoVLSEG5E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E16_V_M1
    0U,	// PseudoVLSEG5E16_V_M1_MASK
    0U,	// PseudoVLSEG5E16_V_MF2
    0U,	// PseudoVLSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSEG5E16_V_MF4
    0U,	// PseudoVLSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSEG5E32FF_V_M1
    0U,	// PseudoVLSEG5E32FF_V_M1_MASK
    0U,	// PseudoVLSEG5E32FF_V_MF2
    0U,	// PseudoVLSEG5E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E32_V_M1
    0U,	// PseudoVLSEG5E32_V_M1_MASK
    0U,	// PseudoVLSEG5E32_V_MF2
    0U,	// PseudoVLSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSEG5E64FF_V_M1
    0U,	// PseudoVLSEG5E64FF_V_M1_MASK
    0U,	// PseudoVLSEG5E64_V_M1
    0U,	// PseudoVLSEG5E64_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_M1
    0U,	// PseudoVLSEG5E8FF_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF2
    0U,	// PseudoVLSEG5E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF4
    0U,	// PseudoVLSEG5E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF8
    0U,	// PseudoVLSEG5E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG5E8_V_M1
    0U,	// PseudoVLSEG5E8_V_M1_MASK
    0U,	// PseudoVLSEG5E8_V_MF2
    0U,	// PseudoVLSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSEG5E8_V_MF4
    0U,	// PseudoVLSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSEG5E8_V_MF8
    0U,	// PseudoVLSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSEG6E16FF_V_M1
    0U,	// PseudoVLSEG6E16FF_V_M1_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF2
    0U,	// PseudoVLSEG6E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF4
    0U,	// PseudoVLSEG6E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E16_V_M1
    0U,	// PseudoVLSEG6E16_V_M1_MASK
    0U,	// PseudoVLSEG6E16_V_MF2
    0U,	// PseudoVLSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSEG6E16_V_MF4
    0U,	// PseudoVLSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSEG6E32FF_V_M1
    0U,	// PseudoVLSEG6E32FF_V_M1_MASK
    0U,	// PseudoVLSEG6E32FF_V_MF2
    0U,	// PseudoVLSEG6E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E32_V_M1
    0U,	// PseudoVLSEG6E32_V_M1_MASK
    0U,	// PseudoVLSEG6E32_V_MF2
    0U,	// PseudoVLSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSEG6E64FF_V_M1
    0U,	// PseudoVLSEG6E64FF_V_M1_MASK
    0U,	// PseudoVLSEG6E64_V_M1
    0U,	// PseudoVLSEG6E64_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_M1
    0U,	// PseudoVLSEG6E8FF_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF2
    0U,	// PseudoVLSEG6E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF4
    0U,	// PseudoVLSEG6E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF8
    0U,	// PseudoVLSEG6E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG6E8_V_M1
    0U,	// PseudoVLSEG6E8_V_M1_MASK
    0U,	// PseudoVLSEG6E8_V_MF2
    0U,	// PseudoVLSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSEG6E8_V_MF4
    0U,	// PseudoVLSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSEG6E8_V_MF8
    0U,	// PseudoVLSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSEG7E16FF_V_M1
    0U,	// PseudoVLSEG7E16FF_V_M1_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF2
    0U,	// PseudoVLSEG7E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF4
    0U,	// PseudoVLSEG7E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E16_V_M1
    0U,	// PseudoVLSEG7E16_V_M1_MASK
    0U,	// PseudoVLSEG7E16_V_MF2
    0U,	// PseudoVLSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSEG7E16_V_MF4
    0U,	// PseudoVLSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSEG7E32FF_V_M1
    0U,	// PseudoVLSEG7E32FF_V_M1_MASK
    0U,	// PseudoVLSEG7E32FF_V_MF2
    0U,	// PseudoVLSEG7E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E32_V_M1
    0U,	// PseudoVLSEG7E32_V_M1_MASK
    0U,	// PseudoVLSEG7E32_V_MF2
    0U,	// PseudoVLSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSEG7E64FF_V_M1
    0U,	// PseudoVLSEG7E64FF_V_M1_MASK
    0U,	// PseudoVLSEG7E64_V_M1
    0U,	// PseudoVLSEG7E64_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_M1
    0U,	// PseudoVLSEG7E8FF_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF2
    0U,	// PseudoVLSEG7E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF4
    0U,	// PseudoVLSEG7E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF8
    0U,	// PseudoVLSEG7E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG7E8_V_M1
    0U,	// PseudoVLSEG7E8_V_M1_MASK
    0U,	// PseudoVLSEG7E8_V_MF2
    0U,	// PseudoVLSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSEG7E8_V_MF4
    0U,	// PseudoVLSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSEG7E8_V_MF8
    0U,	// PseudoVLSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSEG8E16FF_V_M1
    0U,	// PseudoVLSEG8E16FF_V_M1_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF2
    0U,	// PseudoVLSEG8E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF4
    0U,	// PseudoVLSEG8E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E16_V_M1
    0U,	// PseudoVLSEG8E16_V_M1_MASK
    0U,	// PseudoVLSEG8E16_V_MF2
    0U,	// PseudoVLSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSEG8E16_V_MF4
    0U,	// PseudoVLSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSEG8E32FF_V_M1
    0U,	// PseudoVLSEG8E32FF_V_M1_MASK
    0U,	// PseudoVLSEG8E32FF_V_MF2
    0U,	// PseudoVLSEG8E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E32_V_M1
    0U,	// PseudoVLSEG8E32_V_M1_MASK
    0U,	// PseudoVLSEG8E32_V_MF2
    0U,	// PseudoVLSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSEG8E64FF_V_M1
    0U,	// PseudoVLSEG8E64FF_V_M1_MASK
    0U,	// PseudoVLSEG8E64_V_M1
    0U,	// PseudoVLSEG8E64_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_M1
    0U,	// PseudoVLSEG8E8FF_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF2
    0U,	// PseudoVLSEG8E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF4
    0U,	// PseudoVLSEG8E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF8
    0U,	// PseudoVLSEG8E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG8E8_V_M1
    0U,	// PseudoVLSEG8E8_V_M1_MASK
    0U,	// PseudoVLSEG8E8_V_MF2
    0U,	// PseudoVLSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSEG8E8_V_MF4
    0U,	// PseudoVLSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSEG8E8_V_MF8
    0U,	// PseudoVLSEG8E8_V_MF8_MASK
    0U,	// PseudoVLSSEG2E16_V_M1
    0U,	// PseudoVLSSEG2E16_V_M1_MASK
    0U,	// PseudoVLSSEG2E16_V_M2
    0U,	// PseudoVLSSEG2E16_V_M2_MASK
    0U,	// PseudoVLSSEG2E16_V_M4
    0U,	// PseudoVLSSEG2E16_V_M4_MASK
    0U,	// PseudoVLSSEG2E16_V_MF2
    0U,	// PseudoVLSSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSSEG2E16_V_MF4
    0U,	// PseudoVLSSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSSEG2E32_V_M1
    0U,	// PseudoVLSSEG2E32_V_M1_MASK
    0U,	// PseudoVLSSEG2E32_V_M2
    0U,	// PseudoVLSSEG2E32_V_M2_MASK
    0U,	// PseudoVLSSEG2E32_V_M4
    0U,	// PseudoVLSSEG2E32_V_M4_MASK
    0U,	// PseudoVLSSEG2E32_V_MF2
    0U,	// PseudoVLSSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSSEG2E64_V_M1
    0U,	// PseudoVLSSEG2E64_V_M1_MASK
    0U,	// PseudoVLSSEG2E64_V_M2
    0U,	// PseudoVLSSEG2E64_V_M2_MASK
    0U,	// PseudoVLSSEG2E64_V_M4
    0U,	// PseudoVLSSEG2E64_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_M1
    0U,	// PseudoVLSSEG2E8_V_M1_MASK
    0U,	// PseudoVLSSEG2E8_V_M2
    0U,	// PseudoVLSSEG2E8_V_M2_MASK
    0U,	// PseudoVLSSEG2E8_V_M4
    0U,	// PseudoVLSSEG2E8_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF2
    0U,	// PseudoVLSSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSSEG2E8_V_MF4
    0U,	// PseudoVLSSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF8
    0U,	// PseudoVLSSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSSEG3E16_V_M1
    0U,	// PseudoVLSSEG3E16_V_M1_MASK
    0U,	// PseudoVLSSEG3E16_V_M2
    0U,	// PseudoVLSSEG3E16_V_M2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF2
    0U,	// PseudoVLSSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF4
    0U,	// PseudoVLSSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSSEG3E32_V_M1
    0U,	// PseudoVLSSEG3E32_V_M1_MASK
    0U,	// PseudoVLSSEG3E32_V_M2
    0U,	// PseudoVLSSEG3E32_V_M2_MASK
    0U,	// PseudoVLSSEG3E32_V_MF2
    0U,	// PseudoVLSSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSSEG3E64_V_M1
    0U,	// PseudoVLSSEG3E64_V_M1_MASK
    0U,	// PseudoVLSSEG3E64_V_M2
    0U,	// PseudoVLSSEG3E64_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_M1
    0U,	// PseudoVLSSEG3E8_V_M1_MASK
    0U,	// PseudoVLSSEG3E8_V_M2
    0U,	// PseudoVLSSEG3E8_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF2
    0U,	// PseudoVLSSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF4
    0U,	// PseudoVLSSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSSEG3E8_V_MF8
    0U,	// PseudoVLSSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSSEG4E16_V_M1
    0U,	// PseudoVLSSEG4E16_V_M1_MASK
    0U,	// PseudoVLSSEG4E16_V_M2
    0U,	// PseudoVLSSEG4E16_V_M2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF2
    0U,	// PseudoVLSSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF4
    0U,	// PseudoVLSSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSSEG4E32_V_M1
    0U,	// PseudoVLSSEG4E32_V_M1_MASK
    0U,	// PseudoVLSSEG4E32_V_M2
    0U,	// PseudoVLSSEG4E32_V_M2_MASK
    0U,	// PseudoVLSSEG4E32_V_MF2
    0U,	// PseudoVLSSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSSEG4E64_V_M1
    0U,	// PseudoVLSSEG4E64_V_M1_MASK
    0U,	// PseudoVLSSEG4E64_V_M2
    0U,	// PseudoVLSSEG4E64_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_M1
    0U,	// PseudoVLSSEG4E8_V_M1_MASK
    0U,	// PseudoVLSSEG4E8_V_M2
    0U,	// PseudoVLSSEG4E8_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF2
    0U,	// PseudoVLSSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF4
    0U,	// PseudoVLSSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSSEG4E8_V_MF8
    0U,	// PseudoVLSSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSSEG5E16_V_M1
    0U,	// PseudoVLSSEG5E16_V_M1_MASK
    0U,	// PseudoVLSSEG5E16_V_MF2
    0U,	// PseudoVLSSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSSEG5E16_V_MF4
    0U,	// PseudoVLSSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSSEG5E32_V_M1
    0U,	// PseudoVLSSEG5E32_V_M1_MASK
    0U,	// PseudoVLSSEG5E32_V_MF2
    0U,	// PseudoVLSSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSSEG5E64_V_M1
    0U,	// PseudoVLSSEG5E64_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_M1
    0U,	// PseudoVLSSEG5E8_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_MF2
    0U,	// PseudoVLSSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSSEG5E8_V_MF4
    0U,	// PseudoVLSSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSSEG5E8_V_MF8
    0U,	// PseudoVLSSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSSEG6E16_V_M1
    0U,	// PseudoVLSSEG6E16_V_M1_MASK
    0U,	// PseudoVLSSEG6E16_V_MF2
    0U,	// PseudoVLSSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSSEG6E16_V_MF4
    0U,	// PseudoVLSSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSSEG6E32_V_M1
    0U,	// PseudoVLSSEG6E32_V_M1_MASK
    0U,	// PseudoVLSSEG6E32_V_MF2
    0U,	// PseudoVLSSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSSEG6E64_V_M1
    0U,	// PseudoVLSSEG6E64_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_M1
    0U,	// PseudoVLSSEG6E8_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_MF2
    0U,	// PseudoVLSSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSSEG6E8_V_MF4
    0U,	// PseudoVLSSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSSEG6E8_V_MF8
    0U,	// PseudoVLSSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSSEG7E16_V_M1
    0U,	// PseudoVLSSEG7E16_V_M1_MASK
    0U,	// PseudoVLSSEG7E16_V_MF2
    0U,	// PseudoVLSSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSSEG7E16_V_MF4
    0U,	// PseudoVLSSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSSEG7E32_V_M1
    0U,	// PseudoVLSSEG7E32_V_M1_MASK
    0U,	// PseudoVLSSEG7E32_V_MF2
    0U,	// PseudoVLSSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSSEG7E64_V_M1
    0U,	// PseudoVLSSEG7E64_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_M1
    0U,	// PseudoVLSSEG7E8_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_MF2
    0U,	// PseudoVLSSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSSEG7E8_V_MF4
    0U,	// PseudoVLSSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSSEG7E8_V_MF8
    0U,	// PseudoVLSSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSSEG8E16_V_M1
    0U,	// PseudoVLSSEG8E16_V_M1_MASK
    0U,	// PseudoVLSSEG8E16_V_MF2
    0U,	// PseudoVLSSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSSEG8E16_V_MF4
    0U,	// PseudoVLSSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSSEG8E32_V_M1
    0U,	// PseudoVLSSEG8E32_V_M1_MASK
    0U,	// PseudoVLSSEG8E32_V_MF2
    0U,	// PseudoVLSSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSSEG8E64_V_M1
    0U,	// PseudoVLSSEG8E64_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_M1
    0U,	// PseudoVLSSEG8E8_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_MF2
    0U,	// PseudoVLSSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSSEG8E8_V_MF4
    0U,	// PseudoVLSSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSSEG8E8_V_MF8
    0U,	// PseudoVLSSEG8E8_V_MF8_MASK
    0U,	// PseudoVLUXEI16_V_M1_M1
    0U,	// PseudoVLUXEI16_V_M1_M1_MASK
    0U,	// PseudoVLUXEI16_V_M1_M2
    0U,	// PseudoVLUXEI16_V_M1_M2_MASK
    0U,	// PseudoVLUXEI16_V_M1_M4
    0U,	// PseudoVLUXEI16_V_M1_M4_MASK
    0U,	// PseudoVLUXEI16_V_M1_MF2
    0U,	// PseudoVLUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M2_M1
    0U,	// PseudoVLUXEI16_V_M2_M1_MASK
    0U,	// PseudoVLUXEI16_V_M2_M2
    0U,	// PseudoVLUXEI16_V_M2_M2_MASK
    0U,	// PseudoVLUXEI16_V_M2_M4
    0U,	// PseudoVLUXEI16_V_M2_M4_MASK
    0U,	// PseudoVLUXEI16_V_M2_M8
    0U,	// PseudoVLUXEI16_V_M2_M8_MASK
    0U,	// PseudoVLUXEI16_V_M4_M2
    0U,	// PseudoVLUXEI16_V_M4_M2_MASK
    0U,	// PseudoVLUXEI16_V_M4_M4
    0U,	// PseudoVLUXEI16_V_M4_M4_MASK
    0U,	// PseudoVLUXEI16_V_M4_M8
    0U,	// PseudoVLUXEI16_V_M4_M8_MASK
    0U,	// PseudoVLUXEI16_V_M8_M4
    0U,	// PseudoVLUXEI16_V_M8_M4_MASK
    0U,	// PseudoVLUXEI16_V_M8_M8
    0U,	// PseudoVLUXEI16_V_M8_M8_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M1
    0U,	// PseudoVLUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M2
    0U,	// PseudoVLUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF2
    0U,	// PseudoVLUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF4
    0U,	// PseudoVLUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M1
    0U,	// PseudoVLUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF2
    0U,	// PseudoVLUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF4
    0U,	// PseudoVLUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF8
    0U,	// PseudoVLUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXEI32_V_M1_M1
    0U,	// PseudoVLUXEI32_V_M1_M1_MASK
    0U,	// PseudoVLUXEI32_V_M1_M2
    0U,	// PseudoVLUXEI32_V_M1_M2_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF2
    0U,	// PseudoVLUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF4
    0U,	// PseudoVLUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M2_M1
    0U,	// PseudoVLUXEI32_V_M2_M1_MASK
    0U,	// PseudoVLUXEI32_V_M2_M2
    0U,	// PseudoVLUXEI32_V_M2_M2_MASK
    0U,	// PseudoVLUXEI32_V_M2_M4
    0U,	// PseudoVLUXEI32_V_M2_M4_MASK
    0U,	// PseudoVLUXEI32_V_M2_MF2
    0U,	// PseudoVLUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M4_M1
    0U,	// PseudoVLUXEI32_V_M4_M1_MASK
    0U,	// PseudoVLUXEI32_V_M4_M2
    0U,	// PseudoVLUXEI32_V_M4_M2_MASK
    0U,	// PseudoVLUXEI32_V_M4_M4
    0U,	// PseudoVLUXEI32_V_M4_M4_MASK
    0U,	// PseudoVLUXEI32_V_M4_M8
    0U,	// PseudoVLUXEI32_V_M4_M8_MASK
    0U,	// PseudoVLUXEI32_V_M8_M2
    0U,	// PseudoVLUXEI32_V_M8_M2_MASK
    0U,	// PseudoVLUXEI32_V_M8_M4
    0U,	// PseudoVLUXEI32_V_M8_M4_MASK
    0U,	// PseudoVLUXEI32_V_M8_M8
    0U,	// PseudoVLUXEI32_V_M8_M8_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M1
    0U,	// PseudoVLUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF2
    0U,	// PseudoVLUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF4
    0U,	// PseudoVLUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF8
    0U,	// PseudoVLUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M1_M1
    0U,	// PseudoVLUXEI64_V_M1_M1_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF2
    0U,	// PseudoVLUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF4
    0U,	// PseudoVLUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF8
    0U,	// PseudoVLUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M2_M1
    0U,	// PseudoVLUXEI64_V_M2_M1_MASK
    0U,	// PseudoVLUXEI64_V_M2_M2
    0U,	// PseudoVLUXEI64_V_M2_M2_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF2
    0U,	// PseudoVLUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF4
    0U,	// PseudoVLUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M4_M1
    0U,	// PseudoVLUXEI64_V_M4_M1_MASK
    0U,	// PseudoVLUXEI64_V_M4_M2
    0U,	// PseudoVLUXEI64_V_M4_M2_MASK
    0U,	// PseudoVLUXEI64_V_M4_M4
    0U,	// PseudoVLUXEI64_V_M4_M4_MASK
    0U,	// PseudoVLUXEI64_V_M4_MF2
    0U,	// PseudoVLUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M8_M1
    0U,	// PseudoVLUXEI64_V_M8_M1_MASK
    0U,	// PseudoVLUXEI64_V_M8_M2
    0U,	// PseudoVLUXEI64_V_M8_M2_MASK
    0U,	// PseudoVLUXEI64_V_M8_M4
    0U,	// PseudoVLUXEI64_V_M8_M4_MASK
    0U,	// PseudoVLUXEI64_V_M8_M8
    0U,	// PseudoVLUXEI64_V_M8_M8_MASK
    0U,	// PseudoVLUXEI8_V_M1_M1
    0U,	// PseudoVLUXEI8_V_M1_M1_MASK
    0U,	// PseudoVLUXEI8_V_M1_M2
    0U,	// PseudoVLUXEI8_V_M1_M2_MASK
    0U,	// PseudoVLUXEI8_V_M1_M4
    0U,	// PseudoVLUXEI8_V_M1_M4_MASK
    0U,	// PseudoVLUXEI8_V_M1_M8
    0U,	// PseudoVLUXEI8_V_M1_M8_MASK
    0U,	// PseudoVLUXEI8_V_M2_M2
    0U,	// PseudoVLUXEI8_V_M2_M2_MASK
    0U,	// PseudoVLUXEI8_V_M2_M4
    0U,	// PseudoVLUXEI8_V_M2_M4_MASK
    0U,	// PseudoVLUXEI8_V_M2_M8
    0U,	// PseudoVLUXEI8_V_M2_M8_MASK
    0U,	// PseudoVLUXEI8_V_M4_M4
    0U,	// PseudoVLUXEI8_V_M4_M4_MASK
    0U,	// PseudoVLUXEI8_V_M4_M8
    0U,	// PseudoVLUXEI8_V_M4_M8_MASK
    0U,	// PseudoVLUXEI8_V_M8_M8
    0U,	// PseudoVLUXEI8_V_M8_M8_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M1
    0U,	// PseudoVLUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M2
    0U,	// PseudoVLUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M4
    0U,	// PseudoVLUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXEI8_V_MF2_MF2
    0U,	// PseudoVLUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M1
    0U,	// PseudoVLUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M2
    0U,	// PseudoVLUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF2
    0U,	// PseudoVLUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF4
    0U,	// PseudoVLUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M1
    0U,	// PseudoVLUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF2
    0U,	// PseudoVLUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF4
    0U,	// PseudoVLUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF8
    0U,	// PseudoVLUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVMACC_VV_M1
    0U,	// PseudoVMACC_VV_M1_MASK
    0U,	// PseudoVMACC_VV_M2
    0U,	// PseudoVMACC_VV_M2_MASK
    0U,	// PseudoVMACC_VV_M4
    0U,	// PseudoVMACC_VV_M4_MASK
    0U,	// PseudoVMACC_VV_M8
    0U,	// PseudoVMACC_VV_M8_MASK
    0U,	// PseudoVMACC_VV_MF2
    0U,	// PseudoVMACC_VV_MF2_MASK
    0U,	// PseudoVMACC_VV_MF4
    0U,	// PseudoVMACC_VV_MF4_MASK
    0U,	// PseudoVMACC_VV_MF8
    0U,	// PseudoVMACC_VV_MF8_MASK
    0U,	// PseudoVMACC_VX_M1
    0U,	// PseudoVMACC_VX_M1_MASK
    0U,	// PseudoVMACC_VX_M2
    0U,	// PseudoVMACC_VX_M2_MASK
    0U,	// PseudoVMACC_VX_M4
    0U,	// PseudoVMACC_VX_M4_MASK
    0U,	// PseudoVMACC_VX_M8
    0U,	// PseudoVMACC_VX_M8_MASK
    0U,	// PseudoVMACC_VX_MF2
    0U,	// PseudoVMACC_VX_MF2_MASK
    0U,	// PseudoVMACC_VX_MF4
    0U,	// PseudoVMACC_VX_MF4_MASK
    0U,	// PseudoVMACC_VX_MF8
    0U,	// PseudoVMACC_VX_MF8_MASK
    0U,	// PseudoVMADC_VIM_M1
    0U,	// PseudoVMADC_VIM_M2
    0U,	// PseudoVMADC_VIM_M4
    0U,	// PseudoVMADC_VIM_M8
    0U,	// PseudoVMADC_VIM_MF2
    0U,	// PseudoVMADC_VIM_MF4
    0U,	// PseudoVMADC_VIM_MF8
    0U,	// PseudoVMADC_VI_M1
    0U,	// PseudoVMADC_VI_M2
    0U,	// PseudoVMADC_VI_M4
    0U,	// PseudoVMADC_VI_M8
    0U,	// PseudoVMADC_VI_MF2
    0U,	// PseudoVMADC_VI_MF4
    0U,	// PseudoVMADC_VI_MF8
    0U,	// PseudoVMADC_VVM_M1
    0U,	// PseudoVMADC_VVM_M2
    0U,	// PseudoVMADC_VVM_M4
    0U,	// PseudoVMADC_VVM_M8
    0U,	// PseudoVMADC_VVM_MF2
    0U,	// PseudoVMADC_VVM_MF4
    0U,	// PseudoVMADC_VVM_MF8
    0U,	// PseudoVMADC_VV_M1
    0U,	// PseudoVMADC_VV_M2
    0U,	// PseudoVMADC_VV_M4
    0U,	// PseudoVMADC_VV_M8
    0U,	// PseudoVMADC_VV_MF2
    0U,	// PseudoVMADC_VV_MF4
    0U,	// PseudoVMADC_VV_MF8
    0U,	// PseudoVMADC_VXM_M1
    0U,	// PseudoVMADC_VXM_M2
    0U,	// PseudoVMADC_VXM_M4
    0U,	// PseudoVMADC_VXM_M8
    0U,	// PseudoVMADC_VXM_MF2
    0U,	// PseudoVMADC_VXM_MF4
    0U,	// PseudoVMADC_VXM_MF8
    0U,	// PseudoVMADC_VX_M1
    0U,	// PseudoVMADC_VX_M2
    0U,	// PseudoVMADC_VX_M4
    0U,	// PseudoVMADC_VX_M8
    0U,	// PseudoVMADC_VX_MF2
    0U,	// PseudoVMADC_VX_MF4
    0U,	// PseudoVMADC_VX_MF8
    0U,	// PseudoVMADD_VV_M1
    0U,	// PseudoVMADD_VV_M1_MASK
    0U,	// PseudoVMADD_VV_M2
    0U,	// PseudoVMADD_VV_M2_MASK
    0U,	// PseudoVMADD_VV_M4
    0U,	// PseudoVMADD_VV_M4_MASK
    0U,	// PseudoVMADD_VV_M8
    0U,	// PseudoVMADD_VV_M8_MASK
    0U,	// PseudoVMADD_VV_MF2
    0U,	// PseudoVMADD_VV_MF2_MASK
    0U,	// PseudoVMADD_VV_MF4
    0U,	// PseudoVMADD_VV_MF4_MASK
    0U,	// PseudoVMADD_VV_MF8
    0U,	// PseudoVMADD_VV_MF8_MASK
    0U,	// PseudoVMADD_VX_M1
    0U,	// PseudoVMADD_VX_M1_MASK
    0U,	// PseudoVMADD_VX_M2
    0U,	// PseudoVMADD_VX_M2_MASK
    0U,	// PseudoVMADD_VX_M4
    0U,	// PseudoVMADD_VX_M4_MASK
    0U,	// PseudoVMADD_VX_M8
    0U,	// PseudoVMADD_VX_M8_MASK
    0U,	// PseudoVMADD_VX_MF2
    0U,	// PseudoVMADD_VX_MF2_MASK
    0U,	// PseudoVMADD_VX_MF4
    0U,	// PseudoVMADD_VX_MF4_MASK
    0U,	// PseudoVMADD_VX_MF8
    0U,	// PseudoVMADD_VX_MF8_MASK
    0U,	// PseudoVMANDN_MM_M1
    0U,	// PseudoVMANDN_MM_M2
    0U,	// PseudoVMANDN_MM_M4
    0U,	// PseudoVMANDN_MM_M8
    0U,	// PseudoVMANDN_MM_MF2
    0U,	// PseudoVMANDN_MM_MF4
    0U,	// PseudoVMANDN_MM_MF8
    0U,	// PseudoVMAND_MM_M1
    0U,	// PseudoVMAND_MM_M2
    0U,	// PseudoVMAND_MM_M4
    0U,	// PseudoVMAND_MM_M8
    0U,	// PseudoVMAND_MM_MF2
    0U,	// PseudoVMAND_MM_MF4
    0U,	// PseudoVMAND_MM_MF8
    0U,	// PseudoVMAXU_VV_M1
    0U,	// PseudoVMAXU_VV_M1_MASK
    0U,	// PseudoVMAXU_VV_M2
    0U,	// PseudoVMAXU_VV_M2_MASK
    0U,	// PseudoVMAXU_VV_M4
    0U,	// PseudoVMAXU_VV_M4_MASK
    0U,	// PseudoVMAXU_VV_M8
    0U,	// PseudoVMAXU_VV_M8_MASK
    0U,	// PseudoVMAXU_VV_MF2
    0U,	// PseudoVMAXU_VV_MF2_MASK
    0U,	// PseudoVMAXU_VV_MF4
    0U,	// PseudoVMAXU_VV_MF4_MASK
    0U,	// PseudoVMAXU_VV_MF8
    0U,	// PseudoVMAXU_VV_MF8_MASK
    0U,	// PseudoVMAXU_VX_M1
    0U,	// PseudoVMAXU_VX_M1_MASK
    0U,	// PseudoVMAXU_VX_M2
    0U,	// PseudoVMAXU_VX_M2_MASK
    0U,	// PseudoVMAXU_VX_M4
    0U,	// PseudoVMAXU_VX_M4_MASK
    0U,	// PseudoVMAXU_VX_M8
    0U,	// PseudoVMAXU_VX_M8_MASK
    0U,	// PseudoVMAXU_VX_MF2
    0U,	// PseudoVMAXU_VX_MF2_MASK
    0U,	// PseudoVMAXU_VX_MF4
    0U,	// PseudoVMAXU_VX_MF4_MASK
    0U,	// PseudoVMAXU_VX_MF8
    0U,	// PseudoVMAXU_VX_MF8_MASK
    0U,	// PseudoVMAX_VV_M1
    0U,	// PseudoVMAX_VV_M1_MASK
    0U,	// PseudoVMAX_VV_M2
    0U,	// PseudoVMAX_VV_M2_MASK
    0U,	// PseudoVMAX_VV_M4
    0U,	// PseudoVMAX_VV_M4_MASK
    0U,	// PseudoVMAX_VV_M8
    0U,	// PseudoVMAX_VV_M8_MASK
    0U,	// PseudoVMAX_VV_MF2
    0U,	// PseudoVMAX_VV_MF2_MASK
    0U,	// PseudoVMAX_VV_MF4
    0U,	// PseudoVMAX_VV_MF4_MASK
    0U,	// PseudoVMAX_VV_MF8
    0U,	// PseudoVMAX_VV_MF8_MASK
    0U,	// PseudoVMAX_VX_M1
    0U,	// PseudoVMAX_VX_M1_MASK
    0U,	// PseudoVMAX_VX_M2
    0U,	// PseudoVMAX_VX_M2_MASK
    0U,	// PseudoVMAX_VX_M4
    0U,	// PseudoVMAX_VX_M4_MASK
    0U,	// PseudoVMAX_VX_M8
    0U,	// PseudoVMAX_VX_M8_MASK
    0U,	// PseudoVMAX_VX_MF2
    0U,	// PseudoVMAX_VX_MF2_MASK
    0U,	// PseudoVMAX_VX_MF4
    0U,	// PseudoVMAX_VX_MF4_MASK
    0U,	// PseudoVMAX_VX_MF8
    0U,	// PseudoVMAX_VX_MF8_MASK
    0U,	// PseudoVMCLR_M_B1
    0U,	// PseudoVMCLR_M_B16
    0U,	// PseudoVMCLR_M_B2
    0U,	// PseudoVMCLR_M_B32
    0U,	// PseudoVMCLR_M_B4
    0U,	// PseudoVMCLR_M_B64
    0U,	// PseudoVMCLR_M_B8
    0U,	// PseudoVMERGE_VIM_M1
    0U,	// PseudoVMERGE_VIM_M2
    0U,	// PseudoVMERGE_VIM_M4
    0U,	// PseudoVMERGE_VIM_M8
    0U,	// PseudoVMERGE_VIM_MF2
    0U,	// PseudoVMERGE_VIM_MF4
    0U,	// PseudoVMERGE_VIM_MF8
    0U,	// PseudoVMERGE_VVM_M1
    0U,	// PseudoVMERGE_VVM_M2
    0U,	// PseudoVMERGE_VVM_M4
    0U,	// PseudoVMERGE_VVM_M8
    0U,	// PseudoVMERGE_VVM_MF2
    0U,	// PseudoVMERGE_VVM_MF4
    0U,	// PseudoVMERGE_VVM_MF8
    0U,	// PseudoVMERGE_VXM_M1
    0U,	// PseudoVMERGE_VXM_M2
    0U,	// PseudoVMERGE_VXM_M4
    0U,	// PseudoVMERGE_VXM_M8
    0U,	// PseudoVMERGE_VXM_MF2
    0U,	// PseudoVMERGE_VXM_MF4
    0U,	// PseudoVMERGE_VXM_MF8
    0U,	// PseudoVMFEQ_VFPR16_M1
    0U,	// PseudoVMFEQ_VFPR16_M1_MASK
    0U,	// PseudoVMFEQ_VFPR16_M2
    0U,	// PseudoVMFEQ_VFPR16_M2_MASK
    0U,	// PseudoVMFEQ_VFPR16_M4
    0U,	// PseudoVMFEQ_VFPR16_M4_MASK
    0U,	// PseudoVMFEQ_VFPR16_M8
    0U,	// PseudoVMFEQ_VFPR16_M8_MASK
    0U,	// PseudoVMFEQ_VFPR16_MF2
    0U,	// PseudoVMFEQ_VFPR16_MF2_MASK
    0U,	// PseudoVMFEQ_VFPR16_MF4
    0U,	// PseudoVMFEQ_VFPR16_MF4_MASK
    0U,	// PseudoVMFEQ_VFPR32_M1
    0U,	// PseudoVMFEQ_VFPR32_M1_MASK
    0U,	// PseudoVMFEQ_VFPR32_M2
    0U,	// PseudoVMFEQ_VFPR32_M2_MASK
    0U,	// PseudoVMFEQ_VFPR32_M4
    0U,	// PseudoVMFEQ_VFPR32_M4_MASK
    0U,	// PseudoVMFEQ_VFPR32_M8
    0U,	// PseudoVMFEQ_VFPR32_M8_MASK
    0U,	// PseudoVMFEQ_VFPR32_MF2
    0U,	// PseudoVMFEQ_VFPR32_MF2_MASK
    0U,	// PseudoVMFEQ_VFPR64_M1
    0U,	// PseudoVMFEQ_VFPR64_M1_MASK
    0U,	// PseudoVMFEQ_VFPR64_M2
    0U,	// PseudoVMFEQ_VFPR64_M2_MASK
    0U,	// PseudoVMFEQ_VFPR64_M4
    0U,	// PseudoVMFEQ_VFPR64_M4_MASK
    0U,	// PseudoVMFEQ_VFPR64_M8
    0U,	// PseudoVMFEQ_VFPR64_M8_MASK
    0U,	// PseudoVMFEQ_VV_M1
    0U,	// PseudoVMFEQ_VV_M1_MASK
    0U,	// PseudoVMFEQ_VV_M2
    0U,	// PseudoVMFEQ_VV_M2_MASK
    0U,	// PseudoVMFEQ_VV_M4
    0U,	// PseudoVMFEQ_VV_M4_MASK
    0U,	// PseudoVMFEQ_VV_M8
    0U,	// PseudoVMFEQ_VV_M8_MASK
    0U,	// PseudoVMFEQ_VV_MF2
    0U,	// PseudoVMFEQ_VV_MF2_MASK
    0U,	// PseudoVMFEQ_VV_MF4
    0U,	// PseudoVMFEQ_VV_MF4_MASK
    0U,	// PseudoVMFGE_VFPR16_M1
    0U,	// PseudoVMFGE_VFPR16_M1_MASK
    0U,	// PseudoVMFGE_VFPR16_M2
    0U,	// PseudoVMFGE_VFPR16_M2_MASK
    0U,	// PseudoVMFGE_VFPR16_M4
    0U,	// PseudoVMFGE_VFPR16_M4_MASK
    0U,	// PseudoVMFGE_VFPR16_M8
    0U,	// PseudoVMFGE_VFPR16_M8_MASK
    0U,	// PseudoVMFGE_VFPR16_MF2
    0U,	// PseudoVMFGE_VFPR16_MF2_MASK
    0U,	// PseudoVMFGE_VFPR16_MF4
    0U,	// PseudoVMFGE_VFPR16_MF4_MASK
    0U,	// PseudoVMFGE_VFPR32_M1
    0U,	// PseudoVMFGE_VFPR32_M1_MASK
    0U,	// PseudoVMFGE_VFPR32_M2
    0U,	// PseudoVMFGE_VFPR32_M2_MASK
    0U,	// PseudoVMFGE_VFPR32_M4
    0U,	// PseudoVMFGE_VFPR32_M4_MASK
    0U,	// PseudoVMFGE_VFPR32_M8
    0U,	// PseudoVMFGE_VFPR32_M8_MASK
    0U,	// PseudoVMFGE_VFPR32_MF2
    0U,	// PseudoVMFGE_VFPR32_MF2_MASK
    0U,	// PseudoVMFGE_VFPR64_M1
    0U,	// PseudoVMFGE_VFPR64_M1_MASK
    0U,	// PseudoVMFGE_VFPR64_M2
    0U,	// PseudoVMFGE_VFPR64_M2_MASK
    0U,	// PseudoVMFGE_VFPR64_M4
    0U,	// PseudoVMFGE_VFPR64_M4_MASK
    0U,	// PseudoVMFGE_VFPR64_M8
    0U,	// PseudoVMFGE_VFPR64_M8_MASK
    0U,	// PseudoVMFGT_VFPR16_M1
    0U,	// PseudoVMFGT_VFPR16_M1_MASK
    0U,	// PseudoVMFGT_VFPR16_M2
    0U,	// PseudoVMFGT_VFPR16_M2_MASK
    0U,	// PseudoVMFGT_VFPR16_M4
    0U,	// PseudoVMFGT_VFPR16_M4_MASK
    0U,	// PseudoVMFGT_VFPR16_M8
    0U,	// PseudoVMFGT_VFPR16_M8_MASK
    0U,	// PseudoVMFGT_VFPR16_MF2
    0U,	// PseudoVMFGT_VFPR16_MF2_MASK
    0U,	// PseudoVMFGT_VFPR16_MF4
    0U,	// PseudoVMFGT_VFPR16_MF4_MASK
    0U,	// PseudoVMFGT_VFPR32_M1
    0U,	// PseudoVMFGT_VFPR32_M1_MASK
    0U,	// PseudoVMFGT_VFPR32_M2
    0U,	// PseudoVMFGT_VFPR32_M2_MASK
    0U,	// PseudoVMFGT_VFPR32_M4
    0U,	// PseudoVMFGT_VFPR32_M4_MASK
    0U,	// PseudoVMFGT_VFPR32_M8
    0U,	// PseudoVMFGT_VFPR32_M8_MASK
    0U,	// PseudoVMFGT_VFPR32_MF2
    0U,	// PseudoVMFGT_VFPR32_MF2_MASK
    0U,	// PseudoVMFGT_VFPR64_M1
    0U,	// PseudoVMFGT_VFPR64_M1_MASK
    0U,	// PseudoVMFGT_VFPR64_M2
    0U,	// PseudoVMFGT_VFPR64_M2_MASK
    0U,	// PseudoVMFGT_VFPR64_M4
    0U,	// PseudoVMFGT_VFPR64_M4_MASK
    0U,	// PseudoVMFGT_VFPR64_M8
    0U,	// PseudoVMFGT_VFPR64_M8_MASK
    0U,	// PseudoVMFLE_VFPR16_M1
    0U,	// PseudoVMFLE_VFPR16_M1_MASK
    0U,	// PseudoVMFLE_VFPR16_M2
    0U,	// PseudoVMFLE_VFPR16_M2_MASK
    0U,	// PseudoVMFLE_VFPR16_M4
    0U,	// PseudoVMFLE_VFPR16_M4_MASK
    0U,	// PseudoVMFLE_VFPR16_M8
    0U,	// PseudoVMFLE_VFPR16_M8_MASK
    0U,	// PseudoVMFLE_VFPR16_MF2
    0U,	// PseudoVMFLE_VFPR16_MF2_MASK
    0U,	// PseudoVMFLE_VFPR16_MF4
    0U,	// PseudoVMFLE_VFPR16_MF4_MASK
    0U,	// PseudoVMFLE_VFPR32_M1
    0U,	// PseudoVMFLE_VFPR32_M1_MASK
    0U,	// PseudoVMFLE_VFPR32_M2
    0U,	// PseudoVMFLE_VFPR32_M2_MASK
    0U,	// PseudoVMFLE_VFPR32_M4
    0U,	// PseudoVMFLE_VFPR32_M4_MASK
    0U,	// PseudoVMFLE_VFPR32_M8
    0U,	// PseudoVMFLE_VFPR32_M8_MASK
    0U,	// PseudoVMFLE_VFPR32_MF2
    0U,	// PseudoVMFLE_VFPR32_MF2_MASK
    0U,	// PseudoVMFLE_VFPR64_M1
    0U,	// PseudoVMFLE_VFPR64_M1_MASK
    0U,	// PseudoVMFLE_VFPR64_M2
    0U,	// PseudoVMFLE_VFPR64_M2_MASK
    0U,	// PseudoVMFLE_VFPR64_M4
    0U,	// PseudoVMFLE_VFPR64_M4_MASK
    0U,	// PseudoVMFLE_VFPR64_M8
    0U,	// PseudoVMFLE_VFPR64_M8_MASK
    0U,	// PseudoVMFLE_VV_M1
    0U,	// PseudoVMFLE_VV_M1_MASK
    0U,	// PseudoVMFLE_VV_M2
    0U,	// PseudoVMFLE_VV_M2_MASK
    0U,	// PseudoVMFLE_VV_M4
    0U,	// PseudoVMFLE_VV_M4_MASK
    0U,	// PseudoVMFLE_VV_M8
    0U,	// PseudoVMFLE_VV_M8_MASK
    0U,	// PseudoVMFLE_VV_MF2
    0U,	// PseudoVMFLE_VV_MF2_MASK
    0U,	// PseudoVMFLE_VV_MF4
    0U,	// PseudoVMFLE_VV_MF4_MASK
    0U,	// PseudoVMFLT_VFPR16_M1
    0U,	// PseudoVMFLT_VFPR16_M1_MASK
    0U,	// PseudoVMFLT_VFPR16_M2
    0U,	// PseudoVMFLT_VFPR16_M2_MASK
    0U,	// PseudoVMFLT_VFPR16_M4
    0U,	// PseudoVMFLT_VFPR16_M4_MASK
    0U,	// PseudoVMFLT_VFPR16_M8
    0U,	// PseudoVMFLT_VFPR16_M8_MASK
    0U,	// PseudoVMFLT_VFPR16_MF2
    0U,	// PseudoVMFLT_VFPR16_MF2_MASK
    0U,	// PseudoVMFLT_VFPR16_MF4
    0U,	// PseudoVMFLT_VFPR16_MF4_MASK
    0U,	// PseudoVMFLT_VFPR32_M1
    0U,	// PseudoVMFLT_VFPR32_M1_MASK
    0U,	// PseudoVMFLT_VFPR32_M2
    0U,	// PseudoVMFLT_VFPR32_M2_MASK
    0U,	// PseudoVMFLT_VFPR32_M4
    0U,	// PseudoVMFLT_VFPR32_M4_MASK
    0U,	// PseudoVMFLT_VFPR32_M8
    0U,	// PseudoVMFLT_VFPR32_M8_MASK
    0U,	// PseudoVMFLT_VFPR32_MF2
    0U,	// PseudoVMFLT_VFPR32_MF2_MASK
    0U,	// PseudoVMFLT_VFPR64_M1
    0U,	// PseudoVMFLT_VFPR64_M1_MASK
    0U,	// PseudoVMFLT_VFPR64_M2
    0U,	// PseudoVMFLT_VFPR64_M2_MASK
    0U,	// PseudoVMFLT_VFPR64_M4
    0U,	// PseudoVMFLT_VFPR64_M4_MASK
    0U,	// PseudoVMFLT_VFPR64_M8
    0U,	// PseudoVMFLT_VFPR64_M8_MASK
    0U,	// PseudoVMFLT_VV_M1
    0U,	// PseudoVMFLT_VV_M1_MASK
    0U,	// PseudoVMFLT_VV_M2
    0U,	// PseudoVMFLT_VV_M2_MASK
    0U,	// PseudoVMFLT_VV_M4
    0U,	// PseudoVMFLT_VV_M4_MASK
    0U,	// PseudoVMFLT_VV_M8
    0U,	// PseudoVMFLT_VV_M8_MASK
    0U,	// PseudoVMFLT_VV_MF2
    0U,	// PseudoVMFLT_VV_MF2_MASK
    0U,	// PseudoVMFLT_VV_MF4
    0U,	// PseudoVMFLT_VV_MF4_MASK
    0U,	// PseudoVMFNE_VFPR16_M1
    0U,	// PseudoVMFNE_VFPR16_M1_MASK
    0U,	// PseudoVMFNE_VFPR16_M2
    0U,	// PseudoVMFNE_VFPR16_M2_MASK
    0U,	// PseudoVMFNE_VFPR16_M4
    0U,	// PseudoVMFNE_VFPR16_M4_MASK
    0U,	// PseudoVMFNE_VFPR16_M8
    0U,	// PseudoVMFNE_VFPR16_M8_MASK
    0U,	// PseudoVMFNE_VFPR16_MF2
    0U,	// PseudoVMFNE_VFPR16_MF2_MASK
    0U,	// PseudoVMFNE_VFPR16_MF4
    0U,	// PseudoVMFNE_VFPR16_MF4_MASK
    0U,	// PseudoVMFNE_VFPR32_M1
    0U,	// PseudoVMFNE_VFPR32_M1_MASK
    0U,	// PseudoVMFNE_VFPR32_M2
    0U,	// PseudoVMFNE_VFPR32_M2_MASK
    0U,	// PseudoVMFNE_VFPR32_M4
    0U,	// PseudoVMFNE_VFPR32_M4_MASK
    0U,	// PseudoVMFNE_VFPR32_M8
    0U,	// PseudoVMFNE_VFPR32_M8_MASK
    0U,	// PseudoVMFNE_VFPR32_MF2
    0U,	// PseudoVMFNE_VFPR32_MF2_MASK
    0U,	// PseudoVMFNE_VFPR64_M1
    0U,	// PseudoVMFNE_VFPR64_M1_MASK
    0U,	// PseudoVMFNE_VFPR64_M2
    0U,	// PseudoVMFNE_VFPR64_M2_MASK
    0U,	// PseudoVMFNE_VFPR64_M4
    0U,	// PseudoVMFNE_VFPR64_M4_MASK
    0U,	// PseudoVMFNE_VFPR64_M8
    0U,	// PseudoVMFNE_VFPR64_M8_MASK
    0U,	// PseudoVMFNE_VV_M1
    0U,	// PseudoVMFNE_VV_M1_MASK
    0U,	// PseudoVMFNE_VV_M2
    0U,	// PseudoVMFNE_VV_M2_MASK
    0U,	// PseudoVMFNE_VV_M4
    0U,	// PseudoVMFNE_VV_M4_MASK
    0U,	// PseudoVMFNE_VV_M8
    0U,	// PseudoVMFNE_VV_M8_MASK
    0U,	// PseudoVMFNE_VV_MF2
    0U,	// PseudoVMFNE_VV_MF2_MASK
    0U,	// PseudoVMFNE_VV_MF4
    0U,	// PseudoVMFNE_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_M1
    0U,	// PseudoVMINU_VV_M1_MASK
    0U,	// PseudoVMINU_VV_M2
    0U,	// PseudoVMINU_VV_M2_MASK
    0U,	// PseudoVMINU_VV_M4
    0U,	// PseudoVMINU_VV_M4_MASK
    0U,	// PseudoVMINU_VV_M8
    0U,	// PseudoVMINU_VV_M8_MASK
    0U,	// PseudoVMINU_VV_MF2
    0U,	// PseudoVMINU_VV_MF2_MASK
    0U,	// PseudoVMINU_VV_MF4
    0U,	// PseudoVMINU_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_MF8
    0U,	// PseudoVMINU_VV_MF8_MASK
    0U,	// PseudoVMINU_VX_M1
    0U,	// PseudoVMINU_VX_M1_MASK
    0U,	// PseudoVMINU_VX_M2
    0U,	// PseudoVMINU_VX_M2_MASK
    0U,	// PseudoVMINU_VX_M4
    0U,	// PseudoVMINU_VX_M4_MASK
    0U,	// PseudoVMINU_VX_M8
    0U,	// PseudoVMINU_VX_M8_MASK
    0U,	// PseudoVMINU_VX_MF2
    0U,	// PseudoVMINU_VX_MF2_MASK
    0U,	// PseudoVMINU_VX_MF4
    0U,	// PseudoVMINU_VX_MF4_MASK
    0U,	// PseudoVMINU_VX_MF8
    0U,	// PseudoVMINU_VX_MF8_MASK
    0U,	// PseudoVMIN_VV_M1
    0U,	// PseudoVMIN_VV_M1_MASK
    0U,	// PseudoVMIN_VV_M2
    0U,	// PseudoVMIN_VV_M2_MASK
    0U,	// PseudoVMIN_VV_M4
    0U,	// PseudoVMIN_VV_M4_MASK
    0U,	// PseudoVMIN_VV_M8
    0U,	// PseudoVMIN_VV_M8_MASK
    0U,	// PseudoVMIN_VV_MF2
    0U,	// PseudoVMIN_VV_MF2_MASK
    0U,	// PseudoVMIN_VV_MF4
    0U,	// PseudoVMIN_VV_MF4_MASK
    0U,	// PseudoVMIN_VV_MF8
    0U,	// PseudoVMIN_VV_MF8_MASK
    0U,	// PseudoVMIN_VX_M1
    0U,	// PseudoVMIN_VX_M1_MASK
    0U,	// PseudoVMIN_VX_M2
    0U,	// PseudoVMIN_VX_M2_MASK
    0U,	// PseudoVMIN_VX_M4
    0U,	// PseudoVMIN_VX_M4_MASK
    0U,	// PseudoVMIN_VX_M8
    0U,	// PseudoVMIN_VX_M8_MASK
    0U,	// PseudoVMIN_VX_MF2
    0U,	// PseudoVMIN_VX_MF2_MASK
    0U,	// PseudoVMIN_VX_MF4
    0U,	// PseudoVMIN_VX_MF4_MASK
    0U,	// PseudoVMIN_VX_MF8
    0U,	// PseudoVMIN_VX_MF8_MASK
    0U,	// PseudoVMNAND_MM_M1
    0U,	// PseudoVMNAND_MM_M2
    0U,	// PseudoVMNAND_MM_M4
    0U,	// PseudoVMNAND_MM_M8
    0U,	// PseudoVMNAND_MM_MF2
    0U,	// PseudoVMNAND_MM_MF4
    0U,	// PseudoVMNAND_MM_MF8
    0U,	// PseudoVMNOR_MM_M1
    0U,	// PseudoVMNOR_MM_M2
    0U,	// PseudoVMNOR_MM_M4
    0U,	// PseudoVMNOR_MM_M8
    0U,	// PseudoVMNOR_MM_MF2
    0U,	// PseudoVMNOR_MM_MF4
    0U,	// PseudoVMNOR_MM_MF8
    0U,	// PseudoVMORN_MM_M1
    0U,	// PseudoVMORN_MM_M2
    0U,	// PseudoVMORN_MM_M4
    0U,	// PseudoVMORN_MM_M8
    0U,	// PseudoVMORN_MM_MF2
    0U,	// PseudoVMORN_MM_MF4
    0U,	// PseudoVMORN_MM_MF8
    0U,	// PseudoVMOR_MM_M1
    0U,	// PseudoVMOR_MM_M2
    0U,	// PseudoVMOR_MM_M4
    0U,	// PseudoVMOR_MM_M8
    0U,	// PseudoVMOR_MM_MF2
    0U,	// PseudoVMOR_MM_MF4
    0U,	// PseudoVMOR_MM_MF8
    0U,	// PseudoVMSBC_VVM_M1
    0U,	// PseudoVMSBC_VVM_M2
    0U,	// PseudoVMSBC_VVM_M4
    0U,	// PseudoVMSBC_VVM_M8
    0U,	// PseudoVMSBC_VVM_MF2
    0U,	// PseudoVMSBC_VVM_MF4
    0U,	// PseudoVMSBC_VVM_MF8
    0U,	// PseudoVMSBC_VV_M1
    0U,	// PseudoVMSBC_VV_M2
    0U,	// PseudoVMSBC_VV_M4
    0U,	// PseudoVMSBC_VV_M8
    0U,	// PseudoVMSBC_VV_MF2
    0U,	// PseudoVMSBC_VV_MF4
    0U,	// PseudoVMSBC_VV_MF8
    0U,	// PseudoVMSBC_VXM_M1
    0U,	// PseudoVMSBC_VXM_M2
    0U,	// PseudoVMSBC_VXM_M4
    0U,	// PseudoVMSBC_VXM_M8
    0U,	// PseudoVMSBC_VXM_MF2
    0U,	// PseudoVMSBC_VXM_MF4
    0U,	// PseudoVMSBC_VXM_MF8
    0U,	// PseudoVMSBC_VX_M1
    0U,	// PseudoVMSBC_VX_M2
    0U,	// PseudoVMSBC_VX_M4
    0U,	// PseudoVMSBC_VX_M8
    0U,	// PseudoVMSBC_VX_MF2
    0U,	// PseudoVMSBC_VX_MF4
    0U,	// PseudoVMSBC_VX_MF8
    0U,	// PseudoVMSBF_M_B1
    0U,	// PseudoVMSBF_M_B16
    0U,	// PseudoVMSBF_M_B16_MASK
    0U,	// PseudoVMSBF_M_B1_MASK
    0U,	// PseudoVMSBF_M_B2
    0U,	// PseudoVMSBF_M_B2_MASK
    0U,	// PseudoVMSBF_M_B32
    0U,	// PseudoVMSBF_M_B32_MASK
    0U,	// PseudoVMSBF_M_B4
    0U,	// PseudoVMSBF_M_B4_MASK
    0U,	// PseudoVMSBF_M_B64
    0U,	// PseudoVMSBF_M_B64_MASK
    0U,	// PseudoVMSBF_M_B8
    0U,	// PseudoVMSBF_M_B8_MASK
    0U,	// PseudoVMSEQ_VI_M1
    0U,	// PseudoVMSEQ_VI_M1_MASK
    0U,	// PseudoVMSEQ_VI_M2
    0U,	// PseudoVMSEQ_VI_M2_MASK
    0U,	// PseudoVMSEQ_VI_M4
    0U,	// PseudoVMSEQ_VI_M4_MASK
    0U,	// PseudoVMSEQ_VI_M8
    0U,	// PseudoVMSEQ_VI_M8_MASK
    0U,	// PseudoVMSEQ_VI_MF2
    0U,	// PseudoVMSEQ_VI_MF2_MASK
    0U,	// PseudoVMSEQ_VI_MF4
    0U,	// PseudoVMSEQ_VI_MF4_MASK
    0U,	// PseudoVMSEQ_VI_MF8
    0U,	// PseudoVMSEQ_VI_MF8_MASK
    0U,	// PseudoVMSEQ_VV_M1
    0U,	// PseudoVMSEQ_VV_M1_MASK
    0U,	// PseudoVMSEQ_VV_M2
    0U,	// PseudoVMSEQ_VV_M2_MASK
    0U,	// PseudoVMSEQ_VV_M4
    0U,	// PseudoVMSEQ_VV_M4_MASK
    0U,	// PseudoVMSEQ_VV_M8
    0U,	// PseudoVMSEQ_VV_M8_MASK
    0U,	// PseudoVMSEQ_VV_MF2
    0U,	// PseudoVMSEQ_VV_MF2_MASK
    0U,	// PseudoVMSEQ_VV_MF4
    0U,	// PseudoVMSEQ_VV_MF4_MASK
    0U,	// PseudoVMSEQ_VV_MF8
    0U,	// PseudoVMSEQ_VV_MF8_MASK
    0U,	// PseudoVMSEQ_VX_M1
    0U,	// PseudoVMSEQ_VX_M1_MASK
    0U,	// PseudoVMSEQ_VX_M2
    0U,	// PseudoVMSEQ_VX_M2_MASK
    0U,	// PseudoVMSEQ_VX_M4
    0U,	// PseudoVMSEQ_VX_M4_MASK
    0U,	// PseudoVMSEQ_VX_M8
    0U,	// PseudoVMSEQ_VX_M8_MASK
    0U,	// PseudoVMSEQ_VX_MF2
    0U,	// PseudoVMSEQ_VX_MF2_MASK
    0U,	// PseudoVMSEQ_VX_MF4
    0U,	// PseudoVMSEQ_VX_MF4_MASK
    0U,	// PseudoVMSEQ_VX_MF8
    0U,	// PseudoVMSEQ_VX_MF8_MASK
    0U,	// PseudoVMSET_M_B1
    0U,	// PseudoVMSET_M_B16
    0U,	// PseudoVMSET_M_B2
    0U,	// PseudoVMSET_M_B32
    0U,	// PseudoVMSET_M_B4
    0U,	// PseudoVMSET_M_B64
    0U,	// PseudoVMSET_M_B8
    39653U,	// PseudoVMSGEU_VI
    2147535420U,	// PseudoVMSGEU_VX
    51772U,	// PseudoVMSGEU_VX_M
    2954938940U,	// PseudoVMSGEU_VX_M_T
    39467U,	// PseudoVMSGE_VI
    2147535006U,	// PseudoVMSGE_VX
    51358U,	// PseudoVMSGE_VX_M
    2954938526U,	// PseudoVMSGE_VX_M_T
    0U,	// PseudoVMSGTU_VI_M1
    0U,	// PseudoVMSGTU_VI_M1_MASK
    0U,	// PseudoVMSGTU_VI_M2
    0U,	// PseudoVMSGTU_VI_M2_MASK
    0U,	// PseudoVMSGTU_VI_M4
    0U,	// PseudoVMSGTU_VI_M4_MASK
    0U,	// PseudoVMSGTU_VI_M8
    0U,	// PseudoVMSGTU_VI_M8_MASK
    0U,	// PseudoVMSGTU_VI_MF2
    0U,	// PseudoVMSGTU_VI_MF2_MASK
    0U,	// PseudoVMSGTU_VI_MF4
    0U,	// PseudoVMSGTU_VI_MF4_MASK
    0U,	// PseudoVMSGTU_VI_MF8
    0U,	// PseudoVMSGTU_VI_MF8_MASK
    0U,	// PseudoVMSGTU_VX_M1
    0U,	// PseudoVMSGTU_VX_M1_MASK
    0U,	// PseudoVMSGTU_VX_M2
    0U,	// PseudoVMSGTU_VX_M2_MASK
    0U,	// PseudoVMSGTU_VX_M4
    0U,	// PseudoVMSGTU_VX_M4_MASK
    0U,	// PseudoVMSGTU_VX_M8
    0U,	// PseudoVMSGTU_VX_M8_MASK
    0U,	// PseudoVMSGTU_VX_MF2
    0U,	// PseudoVMSGTU_VX_MF2_MASK
    0U,	// PseudoVMSGTU_VX_MF4
    0U,	// PseudoVMSGTU_VX_MF4_MASK
    0U,	// PseudoVMSGTU_VX_MF8
    0U,	// PseudoVMSGTU_VX_MF8_MASK
    0U,	// PseudoVMSGT_VI_M1
    0U,	// PseudoVMSGT_VI_M1_MASK
    0U,	// PseudoVMSGT_VI_M2
    0U,	// PseudoVMSGT_VI_M2_MASK
    0U,	// PseudoVMSGT_VI_M4
    0U,	// PseudoVMSGT_VI_M4_MASK
    0U,	// PseudoVMSGT_VI_M8
    0U,	// PseudoVMSGT_VI_M8_MASK
    0U,	// PseudoVMSGT_VI_MF2
    0U,	// PseudoVMSGT_VI_MF2_MASK
    0U,	// PseudoVMSGT_VI_MF4
    0U,	// PseudoVMSGT_VI_MF4_MASK
    0U,	// PseudoVMSGT_VI_MF8
    0U,	// PseudoVMSGT_VI_MF8_MASK
    0U,	// PseudoVMSGT_VX_M1
    0U,	// PseudoVMSGT_VX_M1_MASK
    0U,	// PseudoVMSGT_VX_M2
    0U,	// PseudoVMSGT_VX_M2_MASK
    0U,	// PseudoVMSGT_VX_M4
    0U,	// PseudoVMSGT_VX_M4_MASK
    0U,	// PseudoVMSGT_VX_M8
    0U,	// PseudoVMSGT_VX_M8_MASK
    0U,	// PseudoVMSGT_VX_MF2
    0U,	// PseudoVMSGT_VX_MF2_MASK
    0U,	// PseudoVMSGT_VX_MF4
    0U,	// PseudoVMSGT_VX_MF4_MASK
    0U,	// PseudoVMSGT_VX_MF8
    0U,	// PseudoVMSGT_VX_MF8_MASK
    0U,	// PseudoVMSIF_M_B1
    0U,	// PseudoVMSIF_M_B16
    0U,	// PseudoVMSIF_M_B16_MASK
    0U,	// PseudoVMSIF_M_B1_MASK
    0U,	// PseudoVMSIF_M_B2
    0U,	// PseudoVMSIF_M_B2_MASK
    0U,	// PseudoVMSIF_M_B32
    0U,	// PseudoVMSIF_M_B32_MASK
    0U,	// PseudoVMSIF_M_B4
    0U,	// PseudoVMSIF_M_B4_MASK
    0U,	// PseudoVMSIF_M_B64
    0U,	// PseudoVMSIF_M_B64_MASK
    0U,	// PseudoVMSIF_M_B8
    0U,	// PseudoVMSIF_M_B8_MASK
    0U,	// PseudoVMSLEU_VI_M1
    0U,	// PseudoVMSLEU_VI_M1_MASK
    0U,	// PseudoVMSLEU_VI_M2
    0U,	// PseudoVMSLEU_VI_M2_MASK
    0U,	// PseudoVMSLEU_VI_M4
    0U,	// PseudoVMSLEU_VI_M4_MASK
    0U,	// PseudoVMSLEU_VI_M8
    0U,	// PseudoVMSLEU_VI_M8_MASK
    0U,	// PseudoVMSLEU_VI_MF2
    0U,	// PseudoVMSLEU_VI_MF2_MASK
    0U,	// PseudoVMSLEU_VI_MF4
    0U,	// PseudoVMSLEU_VI_MF4_MASK
    0U,	// PseudoVMSLEU_VI_MF8
    0U,	// PseudoVMSLEU_VI_MF8_MASK
    0U,	// PseudoVMSLEU_VV_M1
    0U,	// PseudoVMSLEU_VV_M1_MASK
    0U,	// PseudoVMSLEU_VV_M2
    0U,	// PseudoVMSLEU_VV_M2_MASK
    0U,	// PseudoVMSLEU_VV_M4
    0U,	// PseudoVMSLEU_VV_M4_MASK
    0U,	// PseudoVMSLEU_VV_M8
    0U,	// PseudoVMSLEU_VV_M8_MASK
    0U,	// PseudoVMSLEU_VV_MF2
    0U,	// PseudoVMSLEU_VV_MF2_MASK
    0U,	// PseudoVMSLEU_VV_MF4
    0U,	// PseudoVMSLEU_VV_MF4_MASK
    0U,	// PseudoVMSLEU_VV_MF8
    0U,	// PseudoVMSLEU_VV_MF8_MASK
    0U,	// PseudoVMSLEU_VX_M1
    0U,	// PseudoVMSLEU_VX_M1_MASK
    0U,	// PseudoVMSLEU_VX_M2
    0U,	// PseudoVMSLEU_VX_M2_MASK
    0U,	// PseudoVMSLEU_VX_M4
    0U,	// PseudoVMSLEU_VX_M4_MASK
    0U,	// PseudoVMSLEU_VX_M8
    0U,	// PseudoVMSLEU_VX_M8_MASK
    0U,	// PseudoVMSLEU_VX_MF2
    0U,	// PseudoVMSLEU_VX_MF2_MASK
    0U,	// PseudoVMSLEU_VX_MF4
    0U,	// PseudoVMSLEU_VX_MF4_MASK
    0U,	// PseudoVMSLEU_VX_MF8
    0U,	// PseudoVMSLEU_VX_MF8_MASK
    0U,	// PseudoVMSLE_VI_M1
    0U,	// PseudoVMSLE_VI_M1_MASK
    0U,	// PseudoVMSLE_VI_M2
    0U,	// PseudoVMSLE_VI_M2_MASK
    0U,	// PseudoVMSLE_VI_M4
    0U,	// PseudoVMSLE_VI_M4_MASK
    0U,	// PseudoVMSLE_VI_M8
    0U,	// PseudoVMSLE_VI_M8_MASK
    0U,	// PseudoVMSLE_VI_MF2
    0U,	// PseudoVMSLE_VI_MF2_MASK
    0U,	// PseudoVMSLE_VI_MF4
    0U,	// PseudoVMSLE_VI_MF4_MASK
    0U,	// PseudoVMSLE_VI_MF8
    0U,	// PseudoVMSLE_VI_MF8_MASK
    0U,	// PseudoVMSLE_VV_M1
    0U,	// PseudoVMSLE_VV_M1_MASK
    0U,	// PseudoVMSLE_VV_M2
    0U,	// PseudoVMSLE_VV_M2_MASK
    0U,	// PseudoVMSLE_VV_M4
    0U,	// PseudoVMSLE_VV_M4_MASK
    0U,	// PseudoVMSLE_VV_M8
    0U,	// PseudoVMSLE_VV_M8_MASK
    0U,	// PseudoVMSLE_VV_MF2
    0U,	// PseudoVMSLE_VV_MF2_MASK
    0U,	// PseudoVMSLE_VV_MF4
    0U,	// PseudoVMSLE_VV_MF4_MASK
    0U,	// PseudoVMSLE_VV_MF8
    0U,	// PseudoVMSLE_VV_MF8_MASK
    0U,	// PseudoVMSLE_VX_M1
    0U,	// PseudoVMSLE_VX_M1_MASK
    0U,	// PseudoVMSLE_VX_M2
    0U,	// PseudoVMSLE_VX_M2_MASK
    0U,	// PseudoVMSLE_VX_M4
    0U,	// PseudoVMSLE_VX_M4_MASK
    0U,	// PseudoVMSLE_VX_M8
    0U,	// PseudoVMSLE_VX_M8_MASK
    0U,	// PseudoVMSLE_VX_MF2
    0U,	// PseudoVMSLE_VX_MF2_MASK
    0U,	// PseudoVMSLE_VX_MF4
    0U,	// PseudoVMSLE_VX_MF4_MASK
    0U,	// PseudoVMSLE_VX_MF8
    0U,	// PseudoVMSLE_VX_MF8_MASK
    39686U,	// PseudoVMSLTU_VI
    0U,	// PseudoVMSLTU_VV_M1
    0U,	// PseudoVMSLTU_VV_M1_MASK
    0U,	// PseudoVMSLTU_VV_M2
    0U,	// PseudoVMSLTU_VV_M2_MASK
    0U,	// PseudoVMSLTU_VV_M4
    0U,	// PseudoVMSLTU_VV_M4_MASK
    0U,	// PseudoVMSLTU_VV_M8
    0U,	// PseudoVMSLTU_VV_M8_MASK
    0U,	// PseudoVMSLTU_VV_MF2
    0U,	// PseudoVMSLTU_VV_MF2_MASK
    0U,	// PseudoVMSLTU_VV_MF4
    0U,	// PseudoVMSLTU_VV_MF4_MASK
    0U,	// PseudoVMSLTU_VV_MF8
    0U,	// PseudoVMSLTU_VV_MF8_MASK
    0U,	// PseudoVMSLTU_VX_M1
    0U,	// PseudoVMSLTU_VX_M1_MASK
    0U,	// PseudoVMSLTU_VX_M2
    0U,	// PseudoVMSLTU_VX_M2_MASK
    0U,	// PseudoVMSLTU_VX_M4
    0U,	// PseudoVMSLTU_VX_M4_MASK
    0U,	// PseudoVMSLTU_VX_M8
    0U,	// PseudoVMSLTU_VX_M8_MASK
    0U,	// PseudoVMSLTU_VX_MF2
    0U,	// PseudoVMSLTU_VX_MF2_MASK
    0U,	// PseudoVMSLTU_VX_MF4
    0U,	// PseudoVMSLTU_VX_MF4_MASK
    0U,	// PseudoVMSLTU_VX_MF8
    0U,	// PseudoVMSLTU_VX_MF8_MASK
    39632U,	// PseudoVMSLT_VI
    0U,	// PseudoVMSLT_VV_M1
    0U,	// PseudoVMSLT_VV_M1_MASK
    0U,	// PseudoVMSLT_VV_M2
    0U,	// PseudoVMSLT_VV_M2_MASK
    0U,	// PseudoVMSLT_VV_M4
    0U,	// PseudoVMSLT_VV_M4_MASK
    0U,	// PseudoVMSLT_VV_M8
    0U,	// PseudoVMSLT_VV_M8_MASK
    0U,	// PseudoVMSLT_VV_MF2
    0U,	// PseudoVMSLT_VV_MF2_MASK
    0U,	// PseudoVMSLT_VV_MF4
    0U,	// PseudoVMSLT_VV_MF4_MASK
    0U,	// PseudoVMSLT_VV_MF8
    0U,	// PseudoVMSLT_VV_MF8_MASK
    0U,	// PseudoVMSLT_VX_M1
    0U,	// PseudoVMSLT_VX_M1_MASK
    0U,	// PseudoVMSLT_VX_M2
    0U,	// PseudoVMSLT_VX_M2_MASK
    0U,	// PseudoVMSLT_VX_M4
    0U,	// PseudoVMSLT_VX_M4_MASK
    0U,	// PseudoVMSLT_VX_M8
    0U,	// PseudoVMSLT_VX_M8_MASK
    0U,	// PseudoVMSLT_VX_MF2
    0U,	// PseudoVMSLT_VX_MF2_MASK
    0U,	// PseudoVMSLT_VX_MF4
    0U,	// PseudoVMSLT_VX_MF4_MASK
    0U,	// PseudoVMSLT_VX_MF8
    0U,	// PseudoVMSLT_VX_MF8_MASK
    0U,	// PseudoVMSNE_VI_M1
    0U,	// PseudoVMSNE_VI_M1_MASK
    0U,	// PseudoVMSNE_VI_M2
    0U,	// PseudoVMSNE_VI_M2_MASK
    0U,	// PseudoVMSNE_VI_M4
    0U,	// PseudoVMSNE_VI_M4_MASK
    0U,	// PseudoVMSNE_VI_M8
    0U,	// PseudoVMSNE_VI_M8_MASK
    0U,	// PseudoVMSNE_VI_MF2
    0U,	// PseudoVMSNE_VI_MF2_MASK
    0U,	// PseudoVMSNE_VI_MF4
    0U,	// PseudoVMSNE_VI_MF4_MASK
    0U,	// PseudoVMSNE_VI_MF8
    0U,	// PseudoVMSNE_VI_MF8_MASK
    0U,	// PseudoVMSNE_VV_M1
    0U,	// PseudoVMSNE_VV_M1_MASK
    0U,	// PseudoVMSNE_VV_M2
    0U,	// PseudoVMSNE_VV_M2_MASK
    0U,	// PseudoVMSNE_VV_M4
    0U,	// PseudoVMSNE_VV_M4_MASK
    0U,	// PseudoVMSNE_VV_M8
    0U,	// PseudoVMSNE_VV_M8_MASK
    0U,	// PseudoVMSNE_VV_MF2
    0U,	// PseudoVMSNE_VV_MF2_MASK
    0U,	// PseudoVMSNE_VV_MF4
    0U,	// PseudoVMSNE_VV_MF4_MASK
    0U,	// PseudoVMSNE_VV_MF8
    0U,	// PseudoVMSNE_VV_MF8_MASK
    0U,	// PseudoVMSNE_VX_M1
    0U,	// PseudoVMSNE_VX_M1_MASK
    0U,	// PseudoVMSNE_VX_M2
    0U,	// PseudoVMSNE_VX_M2_MASK
    0U,	// PseudoVMSNE_VX_M4
    0U,	// PseudoVMSNE_VX_M4_MASK
    0U,	// PseudoVMSNE_VX_M8
    0U,	// PseudoVMSNE_VX_M8_MASK
    0U,	// PseudoVMSNE_VX_MF2
    0U,	// PseudoVMSNE_VX_MF2_MASK
    0U,	// PseudoVMSNE_VX_MF4
    0U,	// PseudoVMSNE_VX_MF4_MASK
    0U,	// PseudoVMSNE_VX_MF8
    0U,	// PseudoVMSNE_VX_MF8_MASK
    0U,	// PseudoVMSOF_M_B1
    0U,	// PseudoVMSOF_M_B16
    0U,	// PseudoVMSOF_M_B16_MASK
    0U,	// PseudoVMSOF_M_B1_MASK
    0U,	// PseudoVMSOF_M_B2
    0U,	// PseudoVMSOF_M_B2_MASK
    0U,	// PseudoVMSOF_M_B32
    0U,	// PseudoVMSOF_M_B32_MASK
    0U,	// PseudoVMSOF_M_B4
    0U,	// PseudoVMSOF_M_B4_MASK
    0U,	// PseudoVMSOF_M_B64
    0U,	// PseudoVMSOF_M_B64_MASK
    0U,	// PseudoVMSOF_M_B8
    0U,	// PseudoVMSOF_M_B8_MASK
    0U,	// PseudoVMULHSU_VV_M1
    0U,	// PseudoVMULHSU_VV_M1_MASK
    0U,	// PseudoVMULHSU_VV_M2
    0U,	// PseudoVMULHSU_VV_M2_MASK
    0U,	// PseudoVMULHSU_VV_M4
    0U,	// PseudoVMULHSU_VV_M4_MASK
    0U,	// PseudoVMULHSU_VV_M8
    0U,	// PseudoVMULHSU_VV_M8_MASK
    0U,	// PseudoVMULHSU_VV_MF2
    0U,	// PseudoVMULHSU_VV_MF2_MASK
    0U,	// PseudoVMULHSU_VV_MF4
    0U,	// PseudoVMULHSU_VV_MF4_MASK
    0U,	// PseudoVMULHSU_VV_MF8
    0U,	// PseudoVMULHSU_VV_MF8_MASK
    0U,	// PseudoVMULHSU_VX_M1
    0U,	// PseudoVMULHSU_VX_M1_MASK
    0U,	// PseudoVMULHSU_VX_M2
    0U,	// PseudoVMULHSU_VX_M2_MASK
    0U,	// PseudoVMULHSU_VX_M4
    0U,	// PseudoVMULHSU_VX_M4_MASK
    0U,	// PseudoVMULHSU_VX_M8
    0U,	// PseudoVMULHSU_VX_M8_MASK
    0U,	// PseudoVMULHSU_VX_MF2
    0U,	// PseudoVMULHSU_VX_MF2_MASK
    0U,	// PseudoVMULHSU_VX_MF4
    0U,	// PseudoVMULHSU_VX_MF4_MASK
    0U,	// PseudoVMULHSU_VX_MF8
    0U,	// PseudoVMULHSU_VX_MF8_MASK
    0U,	// PseudoVMULHU_VV_M1
    0U,	// PseudoVMULHU_VV_M1_MASK
    0U,	// PseudoVMULHU_VV_M2
    0U,	// PseudoVMULHU_VV_M2_MASK
    0U,	// PseudoVMULHU_VV_M4
    0U,	// PseudoVMULHU_VV_M4_MASK
    0U,	// PseudoVMULHU_VV_M8
    0U,	// PseudoVMULHU_VV_M8_MASK
    0U,	// PseudoVMULHU_VV_MF2
    0U,	// PseudoVMULHU_VV_MF2_MASK
    0U,	// PseudoVMULHU_VV_MF4
    0U,	// PseudoVMULHU_VV_MF4_MASK
    0U,	// PseudoVMULHU_VV_MF8
    0U,	// PseudoVMULHU_VV_MF8_MASK
    0U,	// PseudoVMULHU_VX_M1
    0U,	// PseudoVMULHU_VX_M1_MASK
    0U,	// PseudoVMULHU_VX_M2
    0U,	// PseudoVMULHU_VX_M2_MASK
    0U,	// PseudoVMULHU_VX_M4
    0U,	// PseudoVMULHU_VX_M4_MASK
    0U,	// PseudoVMULHU_VX_M8
    0U,	// PseudoVMULHU_VX_M8_MASK
    0U,	// PseudoVMULHU_VX_MF2
    0U,	// PseudoVMULHU_VX_MF2_MASK
    0U,	// PseudoVMULHU_VX_MF4
    0U,	// PseudoVMULHU_VX_MF4_MASK
    0U,	// PseudoVMULHU_VX_MF8
    0U,	// PseudoVMULHU_VX_MF8_MASK
    0U,	// PseudoVMULH_VV_M1
    0U,	// PseudoVMULH_VV_M1_MASK
    0U,	// PseudoVMULH_VV_M2
    0U,	// PseudoVMULH_VV_M2_MASK
    0U,	// PseudoVMULH_VV_M4
    0U,	// PseudoVMULH_VV_M4_MASK
    0U,	// PseudoVMULH_VV_M8
    0U,	// PseudoVMULH_VV_M8_MASK
    0U,	// PseudoVMULH_VV_MF2
    0U,	// PseudoVMULH_VV_MF2_MASK
    0U,	// PseudoVMULH_VV_MF4
    0U,	// PseudoVMULH_VV_MF4_MASK
    0U,	// PseudoVMULH_VV_MF8
    0U,	// PseudoVMULH_VV_MF8_MASK
    0U,	// PseudoVMULH_VX_M1
    0U,	// PseudoVMULH_VX_M1_MASK
    0U,	// PseudoVMULH_VX_M2
    0U,	// PseudoVMULH_VX_M2_MASK
    0U,	// PseudoVMULH_VX_M4
    0U,	// PseudoVMULH_VX_M4_MASK
    0U,	// PseudoVMULH_VX_M8
    0U,	// PseudoVMULH_VX_M8_MASK
    0U,	// PseudoVMULH_VX_MF2
    0U,	// PseudoVMULH_VX_MF2_MASK
    0U,	// PseudoVMULH_VX_MF4
    0U,	// PseudoVMULH_VX_MF4_MASK
    0U,	// PseudoVMULH_VX_MF8
    0U,	// PseudoVMULH_VX_MF8_MASK
    0U,	// PseudoVMUL_VV_M1
    0U,	// PseudoVMUL_VV_M1_MASK
    0U,	// PseudoVMUL_VV_M2
    0U,	// PseudoVMUL_VV_M2_MASK
    0U,	// PseudoVMUL_VV_M4
    0U,	// PseudoVMUL_VV_M4_MASK
    0U,	// PseudoVMUL_VV_M8
    0U,	// PseudoVMUL_VV_M8_MASK
    0U,	// PseudoVMUL_VV_MF2
    0U,	// PseudoVMUL_VV_MF2_MASK
    0U,	// PseudoVMUL_VV_MF4
    0U,	// PseudoVMUL_VV_MF4_MASK
    0U,	// PseudoVMUL_VV_MF8
    0U,	// PseudoVMUL_VV_MF8_MASK
    0U,	// PseudoVMUL_VX_M1
    0U,	// PseudoVMUL_VX_M1_MASK
    0U,	// PseudoVMUL_VX_M2
    0U,	// PseudoVMUL_VX_M2_MASK
    0U,	// PseudoVMUL_VX_M4
    0U,	// PseudoVMUL_VX_M4_MASK
    0U,	// PseudoVMUL_VX_M8
    0U,	// PseudoVMUL_VX_M8_MASK
    0U,	// PseudoVMUL_VX_MF2
    0U,	// PseudoVMUL_VX_MF2_MASK
    0U,	// PseudoVMUL_VX_MF4
    0U,	// PseudoVMUL_VX_MF4_MASK
    0U,	// PseudoVMUL_VX_MF8
    0U,	// PseudoVMUL_VX_MF8_MASK
    0U,	// PseudoVMV_S_X
    0U,	// PseudoVMV_V_I_M1
    0U,	// PseudoVMV_V_I_M2
    0U,	// PseudoVMV_V_I_M4
    0U,	// PseudoVMV_V_I_M8
    0U,	// PseudoVMV_V_I_MF2
    0U,	// PseudoVMV_V_I_MF4
    0U,	// PseudoVMV_V_I_MF8
    0U,	// PseudoVMV_V_V_M1
    0U,	// PseudoVMV_V_V_M2
    0U,	// PseudoVMV_V_V_M4
    0U,	// PseudoVMV_V_V_M8
    0U,	// PseudoVMV_V_V_MF2
    0U,	// PseudoVMV_V_V_MF4
    0U,	// PseudoVMV_V_V_MF8
    0U,	// PseudoVMV_V_X_M1
    0U,	// PseudoVMV_V_X_M2
    0U,	// PseudoVMV_V_X_M4
    0U,	// PseudoVMV_V_X_M8
    0U,	// PseudoVMV_V_X_MF2
    0U,	// PseudoVMV_V_X_MF4
    0U,	// PseudoVMV_V_X_MF8
    0U,	// PseudoVMV_X_S
    0U,	// PseudoVMXNOR_MM_M1
    0U,	// PseudoVMXNOR_MM_M2
    0U,	// PseudoVMXNOR_MM_M4
    0U,	// PseudoVMXNOR_MM_M8
    0U,	// PseudoVMXNOR_MM_MF2
    0U,	// PseudoVMXNOR_MM_MF4
    0U,	// PseudoVMXNOR_MM_MF8
    0U,	// PseudoVMXOR_MM_M1
    0U,	// PseudoVMXOR_MM_M2
    0U,	// PseudoVMXOR_MM_M4
    0U,	// PseudoVMXOR_MM_M8
    0U,	// PseudoVMXOR_MM_MF2
    0U,	// PseudoVMXOR_MM_MF4
    0U,	// PseudoVMXOR_MM_MF8
    0U,	// PseudoVNCLIPU_WI_M1
    0U,	// PseudoVNCLIPU_WI_M1_MASK
    0U,	// PseudoVNCLIPU_WI_M2
    0U,	// PseudoVNCLIPU_WI_M2_MASK
    0U,	// PseudoVNCLIPU_WI_M4
    0U,	// PseudoVNCLIPU_WI_M4_MASK
    0U,	// PseudoVNCLIPU_WI_MF2
    0U,	// PseudoVNCLIPU_WI_MF2_MASK
    0U,	// PseudoVNCLIPU_WI_MF4
    0U,	// PseudoVNCLIPU_WI_MF4_MASK
    0U,	// PseudoVNCLIPU_WI_MF8
    0U,	// PseudoVNCLIPU_WI_MF8_MASK
    0U,	// PseudoVNCLIPU_WV_M1
    0U,	// PseudoVNCLIPU_WV_M1_MASK
    0U,	// PseudoVNCLIPU_WV_M2
    0U,	// PseudoVNCLIPU_WV_M2_MASK
    0U,	// PseudoVNCLIPU_WV_M4
    0U,	// PseudoVNCLIPU_WV_M4_MASK
    0U,	// PseudoVNCLIPU_WV_MF2
    0U,	// PseudoVNCLIPU_WV_MF2_MASK
    0U,	// PseudoVNCLIPU_WV_MF4
    0U,	// PseudoVNCLIPU_WV_MF4_MASK
    0U,	// PseudoVNCLIPU_WV_MF8
    0U,	// PseudoVNCLIPU_WV_MF8_MASK
    0U,	// PseudoVNCLIPU_WX_M1
    0U,	// PseudoVNCLIPU_WX_M1_MASK
    0U,	// PseudoVNCLIPU_WX_M2
    0U,	// PseudoVNCLIPU_WX_M2_MASK
    0U,	// PseudoVNCLIPU_WX_M4
    0U,	// PseudoVNCLIPU_WX_M4_MASK
    0U,	// PseudoVNCLIPU_WX_MF2
    0U,	// PseudoVNCLIPU_WX_MF2_MASK
    0U,	// PseudoVNCLIPU_WX_MF4
    0U,	// PseudoVNCLIPU_WX_MF4_MASK
    0U,	// PseudoVNCLIPU_WX_MF8
    0U,	// PseudoVNCLIPU_WX_MF8_MASK
    0U,	// PseudoVNCLIP_WI_M1
    0U,	// PseudoVNCLIP_WI_M1_MASK
    0U,	// PseudoVNCLIP_WI_M2
    0U,	// PseudoVNCLIP_WI_M2_MASK
    0U,	// PseudoVNCLIP_WI_M4
    0U,	// PseudoVNCLIP_WI_M4_MASK
    0U,	// PseudoVNCLIP_WI_MF2
    0U,	// PseudoVNCLIP_WI_MF2_MASK
    0U,	// PseudoVNCLIP_WI_MF4
    0U,	// PseudoVNCLIP_WI_MF4_MASK
    0U,	// PseudoVNCLIP_WI_MF8
    0U,	// PseudoVNCLIP_WI_MF8_MASK
    0U,	// PseudoVNCLIP_WV_M1
    0U,	// PseudoVNCLIP_WV_M1_MASK
    0U,	// PseudoVNCLIP_WV_M2
    0U,	// PseudoVNCLIP_WV_M2_MASK
    0U,	// PseudoVNCLIP_WV_M4
    0U,	// PseudoVNCLIP_WV_M4_MASK
    0U,	// PseudoVNCLIP_WV_MF2
    0U,	// PseudoVNCLIP_WV_MF2_MASK
    0U,	// PseudoVNCLIP_WV_MF4
    0U,	// PseudoVNCLIP_WV_MF4_MASK
    0U,	// PseudoVNCLIP_WV_MF8
    0U,	// PseudoVNCLIP_WV_MF8_MASK
    0U,	// PseudoVNCLIP_WX_M1
    0U,	// PseudoVNCLIP_WX_M1_MASK
    0U,	// PseudoVNCLIP_WX_M2
    0U,	// PseudoVNCLIP_WX_M2_MASK
    0U,	// PseudoVNCLIP_WX_M4
    0U,	// PseudoVNCLIP_WX_M4_MASK
    0U,	// PseudoVNCLIP_WX_MF2
    0U,	// PseudoVNCLIP_WX_MF2_MASK
    0U,	// PseudoVNCLIP_WX_MF4
    0U,	// PseudoVNCLIP_WX_MF4_MASK
    0U,	// PseudoVNCLIP_WX_MF8
    0U,	// PseudoVNCLIP_WX_MF8_MASK
    0U,	// PseudoVNMSAC_VV_M1
    0U,	// PseudoVNMSAC_VV_M1_MASK
    0U,	// PseudoVNMSAC_VV_M2
    0U,	// PseudoVNMSAC_VV_M2_MASK
    0U,	// PseudoVNMSAC_VV_M4
    0U,	// PseudoVNMSAC_VV_M4_MASK
    0U,	// PseudoVNMSAC_VV_M8
    0U,	// PseudoVNMSAC_VV_M8_MASK
    0U,	// PseudoVNMSAC_VV_MF2
    0U,	// PseudoVNMSAC_VV_MF2_MASK
    0U,	// PseudoVNMSAC_VV_MF4
    0U,	// PseudoVNMSAC_VV_MF4_MASK
    0U,	// PseudoVNMSAC_VV_MF8
    0U,	// PseudoVNMSAC_VV_MF8_MASK
    0U,	// PseudoVNMSAC_VX_M1
    0U,	// PseudoVNMSAC_VX_M1_MASK
    0U,	// PseudoVNMSAC_VX_M2
    0U,	// PseudoVNMSAC_VX_M2_MASK
    0U,	// PseudoVNMSAC_VX_M4
    0U,	// PseudoVNMSAC_VX_M4_MASK
    0U,	// PseudoVNMSAC_VX_M8
    0U,	// PseudoVNMSAC_VX_M8_MASK
    0U,	// PseudoVNMSAC_VX_MF2
    0U,	// PseudoVNMSAC_VX_MF2_MASK
    0U,	// PseudoVNMSAC_VX_MF4
    0U,	// PseudoVNMSAC_VX_MF4_MASK
    0U,	// PseudoVNMSAC_VX_MF8
    0U,	// PseudoVNMSAC_VX_MF8_MASK
    0U,	// PseudoVNMSUB_VV_M1
    0U,	// PseudoVNMSUB_VV_M1_MASK
    0U,	// PseudoVNMSUB_VV_M2
    0U,	// PseudoVNMSUB_VV_M2_MASK
    0U,	// PseudoVNMSUB_VV_M4
    0U,	// PseudoVNMSUB_VV_M4_MASK
    0U,	// PseudoVNMSUB_VV_M8
    0U,	// PseudoVNMSUB_VV_M8_MASK
    0U,	// PseudoVNMSUB_VV_MF2
    0U,	// PseudoVNMSUB_VV_MF2_MASK
    0U,	// PseudoVNMSUB_VV_MF4
    0U,	// PseudoVNMSUB_VV_MF4_MASK
    0U,	// PseudoVNMSUB_VV_MF8
    0U,	// PseudoVNMSUB_VV_MF8_MASK
    0U,	// PseudoVNMSUB_VX_M1
    0U,	// PseudoVNMSUB_VX_M1_MASK
    0U,	// PseudoVNMSUB_VX_M2
    0U,	// PseudoVNMSUB_VX_M2_MASK
    0U,	// PseudoVNMSUB_VX_M4
    0U,	// PseudoVNMSUB_VX_M4_MASK
    0U,	// PseudoVNMSUB_VX_M8
    0U,	// PseudoVNMSUB_VX_M8_MASK
    0U,	// PseudoVNMSUB_VX_MF2
    0U,	// PseudoVNMSUB_VX_MF2_MASK
    0U,	// PseudoVNMSUB_VX_MF4
    0U,	// PseudoVNMSUB_VX_MF4_MASK
    0U,	// PseudoVNMSUB_VX_MF8
    0U,	// PseudoVNMSUB_VX_MF8_MASK
    0U,	// PseudoVNSRA_WI_M1
    0U,	// PseudoVNSRA_WI_M1_MASK
    0U,	// PseudoVNSRA_WI_M2
    0U,	// PseudoVNSRA_WI_M2_MASK
    0U,	// PseudoVNSRA_WI_M4
    0U,	// PseudoVNSRA_WI_M4_MASK
    0U,	// PseudoVNSRA_WI_MF2
    0U,	// PseudoVNSRA_WI_MF2_MASK
    0U,	// PseudoVNSRA_WI_MF4
    0U,	// PseudoVNSRA_WI_MF4_MASK
    0U,	// PseudoVNSRA_WI_MF8
    0U,	// PseudoVNSRA_WI_MF8_MASK
    0U,	// PseudoVNSRA_WV_M1
    0U,	// PseudoVNSRA_WV_M1_MASK
    0U,	// PseudoVNSRA_WV_M2
    0U,	// PseudoVNSRA_WV_M2_MASK
    0U,	// PseudoVNSRA_WV_M4
    0U,	// PseudoVNSRA_WV_M4_MASK
    0U,	// PseudoVNSRA_WV_MF2
    0U,	// PseudoVNSRA_WV_MF2_MASK
    0U,	// PseudoVNSRA_WV_MF4
    0U,	// PseudoVNSRA_WV_MF4_MASK
    0U,	// PseudoVNSRA_WV_MF8
    0U,	// PseudoVNSRA_WV_MF8_MASK
    0U,	// PseudoVNSRA_WX_M1
    0U,	// PseudoVNSRA_WX_M1_MASK
    0U,	// PseudoVNSRA_WX_M2
    0U,	// PseudoVNSRA_WX_M2_MASK
    0U,	// PseudoVNSRA_WX_M4
    0U,	// PseudoVNSRA_WX_M4_MASK
    0U,	// PseudoVNSRA_WX_MF2
    0U,	// PseudoVNSRA_WX_MF2_MASK
    0U,	// PseudoVNSRA_WX_MF4
    0U,	// PseudoVNSRA_WX_MF4_MASK
    0U,	// PseudoVNSRA_WX_MF8
    0U,	// PseudoVNSRA_WX_MF8_MASK
    0U,	// PseudoVNSRL_WI_M1
    0U,	// PseudoVNSRL_WI_M1_MASK
    0U,	// PseudoVNSRL_WI_M2
    0U,	// PseudoVNSRL_WI_M2_MASK
    0U,	// PseudoVNSRL_WI_M4
    0U,	// PseudoVNSRL_WI_M4_MASK
    0U,	// PseudoVNSRL_WI_MF2
    0U,	// PseudoVNSRL_WI_MF2_MASK
    0U,	// PseudoVNSRL_WI_MF4
    0U,	// PseudoVNSRL_WI_MF4_MASK
    0U,	// PseudoVNSRL_WI_MF8
    0U,	// PseudoVNSRL_WI_MF8_MASK
    0U,	// PseudoVNSRL_WV_M1
    0U,	// PseudoVNSRL_WV_M1_MASK
    0U,	// PseudoVNSRL_WV_M2
    0U,	// PseudoVNSRL_WV_M2_MASK
    0U,	// PseudoVNSRL_WV_M4
    0U,	// PseudoVNSRL_WV_M4_MASK
    0U,	// PseudoVNSRL_WV_MF2
    0U,	// PseudoVNSRL_WV_MF2_MASK
    0U,	// PseudoVNSRL_WV_MF4
    0U,	// PseudoVNSRL_WV_MF4_MASK
    0U,	// PseudoVNSRL_WV_MF8
    0U,	// PseudoVNSRL_WV_MF8_MASK
    0U,	// PseudoVNSRL_WX_M1
    0U,	// PseudoVNSRL_WX_M1_MASK
    0U,	// PseudoVNSRL_WX_M2
    0U,	// PseudoVNSRL_WX_M2_MASK
    0U,	// PseudoVNSRL_WX_M4
    0U,	// PseudoVNSRL_WX_M4_MASK
    0U,	// PseudoVNSRL_WX_MF2
    0U,	// PseudoVNSRL_WX_MF2_MASK
    0U,	// PseudoVNSRL_WX_MF4
    0U,	// PseudoVNSRL_WX_MF4_MASK
    0U,	// PseudoVNSRL_WX_MF8
    0U,	// PseudoVNSRL_WX_MF8_MASK
    0U,	// PseudoVOR_VI_M1
    0U,	// PseudoVOR_VI_M1_MASK
    0U,	// PseudoVOR_VI_M2
    0U,	// PseudoVOR_VI_M2_MASK
    0U,	// PseudoVOR_VI_M4
    0U,	// PseudoVOR_VI_M4_MASK
    0U,	// PseudoVOR_VI_M8
    0U,	// PseudoVOR_VI_M8_MASK
    0U,	// PseudoVOR_VI_MF2
    0U,	// PseudoVOR_VI_MF2_MASK
    0U,	// PseudoVOR_VI_MF4
    0U,	// PseudoVOR_VI_MF4_MASK
    0U,	// PseudoVOR_VI_MF8
    0U,	// PseudoVOR_VI_MF8_MASK
    0U,	// PseudoVOR_VV_M1
    0U,	// PseudoVOR_VV_M1_MASK
    0U,	// PseudoVOR_VV_M2
    0U,	// PseudoVOR_VV_M2_MASK
    0U,	// PseudoVOR_VV_M4
    0U,	// PseudoVOR_VV_M4_MASK
    0U,	// PseudoVOR_VV_M8
    0U,	// PseudoVOR_VV_M8_MASK
    0U,	// PseudoVOR_VV_MF2
    0U,	// PseudoVOR_VV_MF2_MASK
    0U,	// PseudoVOR_VV_MF4
    0U,	// PseudoVOR_VV_MF4_MASK
    0U,	// PseudoVOR_VV_MF8
    0U,	// PseudoVOR_VV_MF8_MASK
    0U,	// PseudoVOR_VX_M1
    0U,	// PseudoVOR_VX_M1_MASK
    0U,	// PseudoVOR_VX_M2
    0U,	// PseudoVOR_VX_M2_MASK
    0U,	// PseudoVOR_VX_M4
    0U,	// PseudoVOR_VX_M4_MASK
    0U,	// PseudoVOR_VX_M8
    0U,	// PseudoVOR_VX_M8_MASK
    0U,	// PseudoVOR_VX_MF2
    0U,	// PseudoVOR_VX_MF2_MASK
    0U,	// PseudoVOR_VX_MF4
    0U,	// PseudoVOR_VX_MF4_MASK
    0U,	// PseudoVOR_VX_MF8
    0U,	// PseudoVOR_VX_MF8_MASK
    0U,	// PseudoVQMACCSU_2x8x2_M1
    0U,	// PseudoVQMACCSU_2x8x2_M2
    0U,	// PseudoVQMACCSU_2x8x2_M4
    0U,	// PseudoVQMACCSU_2x8x2_M8
    0U,	// PseudoVQMACCSU_4x8x4_M1
    0U,	// PseudoVQMACCSU_4x8x4_M2
    0U,	// PseudoVQMACCSU_4x8x4_M4
    0U,	// PseudoVQMACCSU_4x8x4_MF2
    0U,	// PseudoVQMACCUS_2x8x2_M1
    0U,	// PseudoVQMACCUS_2x8x2_M2
    0U,	// PseudoVQMACCUS_2x8x2_M4
    0U,	// PseudoVQMACCUS_2x8x2_M8
    0U,	// PseudoVQMACCUS_4x8x4_M1
    0U,	// PseudoVQMACCUS_4x8x4_M2
    0U,	// PseudoVQMACCUS_4x8x4_M4
    0U,	// PseudoVQMACCUS_4x8x4_MF2
    0U,	// PseudoVQMACCU_2x8x2_M1
    0U,	// PseudoVQMACCU_2x8x2_M2
    0U,	// PseudoVQMACCU_2x8x2_M4
    0U,	// PseudoVQMACCU_2x8x2_M8
    0U,	// PseudoVQMACCU_4x8x4_M1
    0U,	// PseudoVQMACCU_4x8x4_M2
    0U,	// PseudoVQMACCU_4x8x4_M4
    0U,	// PseudoVQMACCU_4x8x4_MF2
    0U,	// PseudoVQMACC_2x8x2_M1
    0U,	// PseudoVQMACC_2x8x2_M2
    0U,	// PseudoVQMACC_2x8x2_M4
    0U,	// PseudoVQMACC_2x8x2_M8
    0U,	// PseudoVQMACC_4x8x4_M1
    0U,	// PseudoVQMACC_4x8x4_M2
    0U,	// PseudoVQMACC_4x8x4_M4
    0U,	// PseudoVQMACC_4x8x4_MF2
    0U,	// PseudoVREDAND_VS_M1_E16
    0U,	// PseudoVREDAND_VS_M1_E16_MASK
    0U,	// PseudoVREDAND_VS_M1_E32
    0U,	// PseudoVREDAND_VS_M1_E32_MASK
    0U,	// PseudoVREDAND_VS_M1_E64
    0U,	// PseudoVREDAND_VS_M1_E64_MASK
    0U,	// PseudoVREDAND_VS_M1_E8
    0U,	// PseudoVREDAND_VS_M1_E8_MASK
    0U,	// PseudoVREDAND_VS_M2_E16
    0U,	// PseudoVREDAND_VS_M2_E16_MASK
    0U,	// PseudoVREDAND_VS_M2_E32
    0U,	// PseudoVREDAND_VS_M2_E32_MASK
    0U,	// PseudoVREDAND_VS_M2_E64
    0U,	// PseudoVREDAND_VS_M2_E64_MASK
    0U,	// PseudoVREDAND_VS_M2_E8
    0U,	// PseudoVREDAND_VS_M2_E8_MASK
    0U,	// PseudoVREDAND_VS_M4_E16
    0U,	// PseudoVREDAND_VS_M4_E16_MASK
    0U,	// PseudoVREDAND_VS_M4_E32
    0U,	// PseudoVREDAND_VS_M4_E32_MASK
    0U,	// PseudoVREDAND_VS_M4_E64
    0U,	// PseudoVREDAND_VS_M4_E64_MASK
    0U,	// PseudoVREDAND_VS_M4_E8
    0U,	// PseudoVREDAND_VS_M4_E8_MASK
    0U,	// PseudoVREDAND_VS_M8_E16
    0U,	// PseudoVREDAND_VS_M8_E16_MASK
    0U,	// PseudoVREDAND_VS_M8_E32
    0U,	// PseudoVREDAND_VS_M8_E32_MASK
    0U,	// PseudoVREDAND_VS_M8_E64
    0U,	// PseudoVREDAND_VS_M8_E64_MASK
    0U,	// PseudoVREDAND_VS_M8_E8
    0U,	// PseudoVREDAND_VS_M8_E8_MASK
    0U,	// PseudoVREDAND_VS_MF2_E16
    0U,	// PseudoVREDAND_VS_MF2_E16_MASK
    0U,	// PseudoVREDAND_VS_MF2_E32
    0U,	// PseudoVREDAND_VS_MF2_E32_MASK
    0U,	// PseudoVREDAND_VS_MF2_E8
    0U,	// PseudoVREDAND_VS_MF2_E8_MASK
    0U,	// PseudoVREDAND_VS_MF4_E16
    0U,	// PseudoVREDAND_VS_MF4_E16_MASK
    0U,	// PseudoVREDAND_VS_MF4_E8
    0U,	// PseudoVREDAND_VS_MF4_E8_MASK
    0U,	// PseudoVREDAND_VS_MF8_E8
    0U,	// PseudoVREDAND_VS_MF8_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E16
    0U,	// PseudoVREDMAXU_VS_M1_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E32
    0U,	// PseudoVREDMAXU_VS_M1_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E64
    0U,	// PseudoVREDMAXU_VS_M1_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E8
    0U,	// PseudoVREDMAXU_VS_M1_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E16
    0U,	// PseudoVREDMAXU_VS_M2_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E32
    0U,	// PseudoVREDMAXU_VS_M2_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E64
    0U,	// PseudoVREDMAXU_VS_M2_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E8
    0U,	// PseudoVREDMAXU_VS_M2_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E16
    0U,	// PseudoVREDMAXU_VS_M4_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E32
    0U,	// PseudoVREDMAXU_VS_M4_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E64
    0U,	// PseudoVREDMAXU_VS_M4_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E8
    0U,	// PseudoVREDMAXU_VS_M4_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E16
    0U,	// PseudoVREDMAXU_VS_M8_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E32
    0U,	// PseudoVREDMAXU_VS_M8_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E64
    0U,	// PseudoVREDMAXU_VS_M8_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E8
    0U,	// PseudoVREDMAXU_VS_M8_E8_MASK
    0U,	// PseudoVREDMAXU_VS_MF2_E16
    0U,	// PseudoVREDMAXU_VS_MF2_E16_MASK
    0U,	// PseudoVREDMAXU_VS_MF2_E32
    0U,	// PseudoVREDMAXU_VS_MF2_E32_MASK
    0U,	// PseudoVREDMAXU_VS_MF2_E8
    0U,	// PseudoVREDMAXU_VS_MF2_E8_MASK
    0U,	// PseudoVREDMAXU_VS_MF4_E16
    0U,	// PseudoVREDMAXU_VS_MF4_E16_MASK
    0U,	// PseudoVREDMAXU_VS_MF4_E8
    0U,	// PseudoVREDMAXU_VS_MF4_E8_MASK
    0U,	// PseudoVREDMAXU_VS_MF8_E8
    0U,	// PseudoVREDMAXU_VS_MF8_E8_MASK
    0U,	// PseudoVREDMAX_VS_M1_E16
    0U,	// PseudoVREDMAX_VS_M1_E16_MASK
    0U,	// PseudoVREDMAX_VS_M1_E32
    0U,	// PseudoVREDMAX_VS_M1_E32_MASK
    0U,	// PseudoVREDMAX_VS_M1_E64
    0U,	// PseudoVREDMAX_VS_M1_E64_MASK
    0U,	// PseudoVREDMAX_VS_M1_E8
    0U,	// PseudoVREDMAX_VS_M1_E8_MASK
    0U,	// PseudoVREDMAX_VS_M2_E16
    0U,	// PseudoVREDMAX_VS_M2_E16_MASK
    0U,	// PseudoVREDMAX_VS_M2_E32
    0U,	// PseudoVREDMAX_VS_M2_E32_MASK
    0U,	// PseudoVREDMAX_VS_M2_E64
    0U,	// PseudoVREDMAX_VS_M2_E64_MASK
    0U,	// PseudoVREDMAX_VS_M2_E8
    0U,	// PseudoVREDMAX_VS_M2_E8_MASK
    0U,	// PseudoVREDMAX_VS_M4_E16
    0U,	// PseudoVREDMAX_VS_M4_E16_MASK
    0U,	// PseudoVREDMAX_VS_M4_E32
    0U,	// PseudoVREDMAX_VS_M4_E32_MASK
    0U,	// PseudoVREDMAX_VS_M4_E64
    0U,	// PseudoVREDMAX_VS_M4_E64_MASK
    0U,	// PseudoVREDMAX_VS_M4_E8
    0U,	// PseudoVREDMAX_VS_M4_E8_MASK
    0U,	// PseudoVREDMAX_VS_M8_E16
    0U,	// PseudoVREDMAX_VS_M8_E16_MASK
    0U,	// PseudoVREDMAX_VS_M8_E32
    0U,	// PseudoVREDMAX_VS_M8_E32_MASK
    0U,	// PseudoVREDMAX_VS_M8_E64
    0U,	// PseudoVREDMAX_VS_M8_E64_MASK
    0U,	// PseudoVREDMAX_VS_M8_E8
    0U,	// PseudoVREDMAX_VS_M8_E8_MASK
    0U,	// PseudoVREDMAX_VS_MF2_E16
    0U,	// PseudoVREDMAX_VS_MF2_E16_MASK
    0U,	// PseudoVREDMAX_VS_MF2_E32
    0U,	// PseudoVREDMAX_VS_MF2_E32_MASK
    0U,	// PseudoVREDMAX_VS_MF2_E8
    0U,	// PseudoVREDMAX_VS_MF2_E8_MASK
    0U,	// PseudoVREDMAX_VS_MF4_E16
    0U,	// PseudoVREDMAX_VS_MF4_E16_MASK
    0U,	// PseudoVREDMAX_VS_MF4_E8
    0U,	// PseudoVREDMAX_VS_MF4_E8_MASK
    0U,	// PseudoVREDMAX_VS_MF8_E8
    0U,	// PseudoVREDMAX_VS_MF8_E8_MASK
    0U,	// PseudoVREDMINU_VS_M1_E16
    0U,	// PseudoVREDMINU_VS_M1_E16_MASK
    0U,	// PseudoVREDMINU_VS_M1_E32
    0U,	// PseudoVREDMINU_VS_M1_E32_MASK
    0U,	// PseudoVREDMINU_VS_M1_E64
    0U,	// PseudoVREDMINU_VS_M1_E64_MASK
    0U,	// PseudoVREDMINU_VS_M1_E8
    0U,	// PseudoVREDMINU_VS_M1_E8_MASK
    0U,	// PseudoVREDMINU_VS_M2_E16
    0U,	// PseudoVREDMINU_VS_M2_E16_MASK
    0U,	// PseudoVREDMINU_VS_M2_E32
    0U,	// PseudoVREDMINU_VS_M2_E32_MASK
    0U,	// PseudoVREDMINU_VS_M2_E64
    0U,	// PseudoVREDMINU_VS_M2_E64_MASK
    0U,	// PseudoVREDMINU_VS_M2_E8
    0U,	// PseudoVREDMINU_VS_M2_E8_MASK
    0U,	// PseudoVREDMINU_VS_M4_E16
    0U,	// PseudoVREDMINU_VS_M4_E16_MASK
    0U,	// PseudoVREDMINU_VS_M4_E32
    0U,	// PseudoVREDMINU_VS_M4_E32_MASK
    0U,	// PseudoVREDMINU_VS_M4_E64
    0U,	// PseudoVREDMINU_VS_M4_E64_MASK
    0U,	// PseudoVREDMINU_VS_M4_E8
    0U,	// PseudoVREDMINU_VS_M4_E8_MASK
    0U,	// PseudoVREDMINU_VS_M8_E16
    0U,	// PseudoVREDMINU_VS_M8_E16_MASK
    0U,	// PseudoVREDMINU_VS_M8_E32
    0U,	// PseudoVREDMINU_VS_M8_E32_MASK
    0U,	// PseudoVREDMINU_VS_M8_E64
    0U,	// PseudoVREDMINU_VS_M8_E64_MASK
    0U,	// PseudoVREDMINU_VS_M8_E8
    0U,	// PseudoVREDMINU_VS_M8_E8_MASK
    0U,	// PseudoVREDMINU_VS_MF2_E16
    0U,	// PseudoVREDMINU_VS_MF2_E16_MASK
    0U,	// PseudoVREDMINU_VS_MF2_E32
    0U,	// PseudoVREDMINU_VS_MF2_E32_MASK
    0U,	// PseudoVREDMINU_VS_MF2_E8
    0U,	// PseudoVREDMINU_VS_MF2_E8_MASK
    0U,	// PseudoVREDMINU_VS_MF4_E16
    0U,	// PseudoVREDMINU_VS_MF4_E16_MASK
    0U,	// PseudoVREDMINU_VS_MF4_E8
    0U,	// PseudoVREDMINU_VS_MF4_E8_MASK
    0U,	// PseudoVREDMINU_VS_MF8_E8
    0U,	// PseudoVREDMINU_VS_MF8_E8_MASK
    0U,	// PseudoVREDMIN_VS_M1_E16
    0U,	// PseudoVREDMIN_VS_M1_E16_MASK
    0U,	// PseudoVREDMIN_VS_M1_E32
    0U,	// PseudoVREDMIN_VS_M1_E32_MASK
    0U,	// PseudoVREDMIN_VS_M1_E64
    0U,	// PseudoVREDMIN_VS_M1_E64_MASK
    0U,	// PseudoVREDMIN_VS_M1_E8
    0U,	// PseudoVREDMIN_VS_M1_E8_MASK
    0U,	// PseudoVREDMIN_VS_M2_E16
    0U,	// PseudoVREDMIN_VS_M2_E16_MASK
    0U,	// PseudoVREDMIN_VS_M2_E32
    0U,	// PseudoVREDMIN_VS_M2_E32_MASK
    0U,	// PseudoVREDMIN_VS_M2_E64
    0U,	// PseudoVREDMIN_VS_M2_E64_MASK
    0U,	// PseudoVREDMIN_VS_M2_E8
    0U,	// PseudoVREDMIN_VS_M2_E8_MASK
    0U,	// PseudoVREDMIN_VS_M4_E16
    0U,	// PseudoVREDMIN_VS_M4_E16_MASK
    0U,	// PseudoVREDMIN_VS_M4_E32
    0U,	// PseudoVREDMIN_VS_M4_E32_MASK
    0U,	// PseudoVREDMIN_VS_M4_E64
    0U,	// PseudoVREDMIN_VS_M4_E64_MASK
    0U,	// PseudoVREDMIN_VS_M4_E8
    0U,	// PseudoVREDMIN_VS_M4_E8_MASK
    0U,	// PseudoVREDMIN_VS_M8_E16
    0U,	// PseudoVREDMIN_VS_M8_E16_MASK
    0U,	// PseudoVREDMIN_VS_M8_E32
    0U,	// PseudoVREDMIN_VS_M8_E32_MASK
    0U,	// PseudoVREDMIN_VS_M8_E64
    0U,	// PseudoVREDMIN_VS_M8_E64_MASK
    0U,	// PseudoVREDMIN_VS_M8_E8
    0U,	// PseudoVREDMIN_VS_M8_E8_MASK
    0U,	// PseudoVREDMIN_VS_MF2_E16
    0U,	// PseudoVREDMIN_VS_MF2_E16_MASK
    0U,	// PseudoVREDMIN_VS_MF2_E32
    0U,	// PseudoVREDMIN_VS_MF2_E32_MASK
    0U,	// PseudoVREDMIN_VS_MF2_E8
    0U,	// PseudoVREDMIN_VS_MF2_E8_MASK
    0U,	// PseudoVREDMIN_VS_MF4_E16
    0U,	// PseudoVREDMIN_VS_MF4_E16_MASK
    0U,	// PseudoVREDMIN_VS_MF4_E8
    0U,	// PseudoVREDMIN_VS_MF4_E8_MASK
    0U,	// PseudoVREDMIN_VS_MF8_E8
    0U,	// PseudoVREDMIN_VS_MF8_E8_MASK
    0U,	// PseudoVREDOR_VS_M1_E16
    0U,	// PseudoVREDOR_VS_M1_E16_MASK
    0U,	// PseudoVREDOR_VS_M1_E32
    0U,	// PseudoVREDOR_VS_M1_E32_MASK
    0U,	// PseudoVREDOR_VS_M1_E64
    0U,	// PseudoVREDOR_VS_M1_E64_MASK
    0U,	// PseudoVREDOR_VS_M1_E8
    0U,	// PseudoVREDOR_VS_M1_E8_MASK
    0U,	// PseudoVREDOR_VS_M2_E16
    0U,	// PseudoVREDOR_VS_M2_E16_MASK
    0U,	// PseudoVREDOR_VS_M2_E32
    0U,	// PseudoVREDOR_VS_M2_E32_MASK
    0U,	// PseudoVREDOR_VS_M2_E64
    0U,	// PseudoVREDOR_VS_M2_E64_MASK
    0U,	// PseudoVREDOR_VS_M2_E8
    0U,	// PseudoVREDOR_VS_M2_E8_MASK
    0U,	// PseudoVREDOR_VS_M4_E16
    0U,	// PseudoVREDOR_VS_M4_E16_MASK
    0U,	// PseudoVREDOR_VS_M4_E32
    0U,	// PseudoVREDOR_VS_M4_E32_MASK
    0U,	// PseudoVREDOR_VS_M4_E64
    0U,	// PseudoVREDOR_VS_M4_E64_MASK
    0U,	// PseudoVREDOR_VS_M4_E8
    0U,	// PseudoVREDOR_VS_M4_E8_MASK
    0U,	// PseudoVREDOR_VS_M8_E16
    0U,	// PseudoVREDOR_VS_M8_E16_MASK
    0U,	// PseudoVREDOR_VS_M8_E32
    0U,	// PseudoVREDOR_VS_M8_E32_MASK
    0U,	// PseudoVREDOR_VS_M8_E64
    0U,	// PseudoVREDOR_VS_M8_E64_MASK
    0U,	// PseudoVREDOR_VS_M8_E8
    0U,	// PseudoVREDOR_VS_M8_E8_MASK
    0U,	// PseudoVREDOR_VS_MF2_E16
    0U,	// PseudoVREDOR_VS_MF2_E16_MASK
    0U,	// PseudoVREDOR_VS_MF2_E32
    0U,	// PseudoVREDOR_VS_MF2_E32_MASK
    0U,	// PseudoVREDOR_VS_MF2_E8
    0U,	// PseudoVREDOR_VS_MF2_E8_MASK
    0U,	// PseudoVREDOR_VS_MF4_E16
    0U,	// PseudoVREDOR_VS_MF4_E16_MASK
    0U,	// PseudoVREDOR_VS_MF4_E8
    0U,	// PseudoVREDOR_VS_MF4_E8_MASK
    0U,	// PseudoVREDOR_VS_MF8_E8
    0U,	// PseudoVREDOR_VS_MF8_E8_MASK
    0U,	// PseudoVREDSUM_VS_M1_E16
    0U,	// PseudoVREDSUM_VS_M1_E16_MASK
    0U,	// PseudoVREDSUM_VS_M1_E32
    0U,	// PseudoVREDSUM_VS_M1_E32_MASK
    0U,	// PseudoVREDSUM_VS_M1_E64
    0U,	// PseudoVREDSUM_VS_M1_E64_MASK
    0U,	// PseudoVREDSUM_VS_M1_E8
    0U,	// PseudoVREDSUM_VS_M1_E8_MASK
    0U,	// PseudoVREDSUM_VS_M2_E16
    0U,	// PseudoVREDSUM_VS_M2_E16_MASK
    0U,	// PseudoVREDSUM_VS_M2_E32
    0U,	// PseudoVREDSUM_VS_M2_E32_MASK
    0U,	// PseudoVREDSUM_VS_M2_E64
    0U,	// PseudoVREDSUM_VS_M2_E64_MASK
    0U,	// PseudoVREDSUM_VS_M2_E8
    0U,	// PseudoVREDSUM_VS_M2_E8_MASK
    0U,	// PseudoVREDSUM_VS_M4_E16
    0U,	// PseudoVREDSUM_VS_M4_E16_MASK
    0U,	// PseudoVREDSUM_VS_M4_E32
    0U,	// PseudoVREDSUM_VS_M4_E32_MASK
    0U,	// PseudoVREDSUM_VS_M4_E64
    0U,	// PseudoVREDSUM_VS_M4_E64_MASK
    0U,	// PseudoVREDSUM_VS_M4_E8
    0U,	// PseudoVREDSUM_VS_M4_E8_MASK
    0U,	// PseudoVREDSUM_VS_M8_E16
    0U,	// PseudoVREDSUM_VS_M8_E16_MASK
    0U,	// PseudoVREDSUM_VS_M8_E32
    0U,	// PseudoVREDSUM_VS_M8_E32_MASK
    0U,	// PseudoVREDSUM_VS_M8_E64
    0U,	// PseudoVREDSUM_VS_M8_E64_MASK
    0U,	// PseudoVREDSUM_VS_M8_E8
    0U,	// PseudoVREDSUM_VS_M8_E8_MASK
    0U,	// PseudoVREDSUM_VS_MF2_E16
    0U,	// PseudoVREDSUM_VS_MF2_E16_MASK
    0U,	// PseudoVREDSUM_VS_MF2_E32
    0U,	// PseudoVREDSUM_VS_MF2_E32_MASK
    0U,	// PseudoVREDSUM_VS_MF2_E8
    0U,	// PseudoVREDSUM_VS_MF2_E8_MASK
    0U,	// PseudoVREDSUM_VS_MF4_E16
    0U,	// PseudoVREDSUM_VS_MF4_E16_MASK
    0U,	// PseudoVREDSUM_VS_MF4_E8
    0U,	// PseudoVREDSUM_VS_MF4_E8_MASK
    0U,	// PseudoVREDSUM_VS_MF8_E8
    0U,	// PseudoVREDSUM_VS_MF8_E8_MASK
    0U,	// PseudoVREDXOR_VS_M1_E16
    0U,	// PseudoVREDXOR_VS_M1_E16_MASK
    0U,	// PseudoVREDXOR_VS_M1_E32
    0U,	// PseudoVREDXOR_VS_M1_E32_MASK
    0U,	// PseudoVREDXOR_VS_M1_E64
    0U,	// PseudoVREDXOR_VS_M1_E64_MASK
    0U,	// PseudoVREDXOR_VS_M1_E8
    0U,	// PseudoVREDXOR_VS_M1_E8_MASK
    0U,	// PseudoVREDXOR_VS_M2_E16
    0U,	// PseudoVREDXOR_VS_M2_E16_MASK
    0U,	// PseudoVREDXOR_VS_M2_E32
    0U,	// PseudoVREDXOR_VS_M2_E32_MASK
    0U,	// PseudoVREDXOR_VS_M2_E64
    0U,	// PseudoVREDXOR_VS_M2_E64_MASK
    0U,	// PseudoVREDXOR_VS_M2_E8
    0U,	// PseudoVREDXOR_VS_M2_E8_MASK
    0U,	// PseudoVREDXOR_VS_M4_E16
    0U,	// PseudoVREDXOR_VS_M4_E16_MASK
    0U,	// PseudoVREDXOR_VS_M4_E32
    0U,	// PseudoVREDXOR_VS_M4_E32_MASK
    0U,	// PseudoVREDXOR_VS_M4_E64
    0U,	// PseudoVREDXOR_VS_M4_E64_MASK
    0U,	// PseudoVREDXOR_VS_M4_E8
    0U,	// PseudoVREDXOR_VS_M4_E8_MASK
    0U,	// PseudoVREDXOR_VS_M8_E16
    0U,	// PseudoVREDXOR_VS_M8_E16_MASK
    0U,	// PseudoVREDXOR_VS_M8_E32
    0U,	// PseudoVREDXOR_VS_M8_E32_MASK
    0U,	// PseudoVREDXOR_VS_M8_E64
    0U,	// PseudoVREDXOR_VS_M8_E64_MASK
    0U,	// PseudoVREDXOR_VS_M8_E8
    0U,	// PseudoVREDXOR_VS_M8_E8_MASK
    0U,	// PseudoVREDXOR_VS_MF2_E16
    0U,	// PseudoVREDXOR_VS_MF2_E16_MASK
    0U,	// PseudoVREDXOR_VS_MF2_E32
    0U,	// PseudoVREDXOR_VS_MF2_E32_MASK
    0U,	// PseudoVREDXOR_VS_MF2_E8
    0U,	// PseudoVREDXOR_VS_MF2_E8_MASK
    0U,	// PseudoVREDXOR_VS_MF4_E16
    0U,	// PseudoVREDXOR_VS_MF4_E16_MASK
    0U,	// PseudoVREDXOR_VS_MF4_E8
    0U,	// PseudoVREDXOR_VS_MF4_E8_MASK
    0U,	// PseudoVREDXOR_VS_MF8_E8
    0U,	// PseudoVREDXOR_VS_MF8_E8_MASK
    0U,	// PseudoVRELOAD2_M1
    0U,	// PseudoVRELOAD2_M2
    0U,	// PseudoVRELOAD2_M4
    0U,	// PseudoVRELOAD2_MF2
    0U,	// PseudoVRELOAD2_MF4
    0U,	// PseudoVRELOAD2_MF8
    0U,	// PseudoVRELOAD3_M1
    0U,	// PseudoVRELOAD3_M2
    0U,	// PseudoVRELOAD3_MF2
    0U,	// PseudoVRELOAD3_MF4
    0U,	// PseudoVRELOAD3_MF8
    0U,	// PseudoVRELOAD4_M1
    0U,	// PseudoVRELOAD4_M2
    0U,	// PseudoVRELOAD4_MF2
    0U,	// PseudoVRELOAD4_MF4
    0U,	// PseudoVRELOAD4_MF8
    0U,	// PseudoVRELOAD5_M1
    0U,	// PseudoVRELOAD5_MF2
    0U,	// PseudoVRELOAD5_MF4
    0U,	// PseudoVRELOAD5_MF8
    0U,	// PseudoVRELOAD6_M1
    0U,	// PseudoVRELOAD6_MF2
    0U,	// PseudoVRELOAD6_MF4
    0U,	// PseudoVRELOAD6_MF8
    0U,	// PseudoVRELOAD7_M1
    0U,	// PseudoVRELOAD7_MF2
    0U,	// PseudoVRELOAD7_MF4
    0U,	// PseudoVRELOAD7_MF8
    0U,	// PseudoVRELOAD8_M1
    0U,	// PseudoVRELOAD8_MF2
    0U,	// PseudoVRELOAD8_MF4
    0U,	// PseudoVRELOAD8_MF8
    0U,	// PseudoVREMU_VV_M1_E16
    0U,	// PseudoVREMU_VV_M1_E16_MASK
    0U,	// PseudoVREMU_VV_M1_E32
    0U,	// PseudoVREMU_VV_M1_E32_MASK
    0U,	// PseudoVREMU_VV_M1_E64
    0U,	// PseudoVREMU_VV_M1_E64_MASK
    0U,	// PseudoVREMU_VV_M1_E8
    0U,	// PseudoVREMU_VV_M1_E8_MASK
    0U,	// PseudoVREMU_VV_M2_E16
    0U,	// PseudoVREMU_VV_M2_E16_MASK
    0U,	// PseudoVREMU_VV_M2_E32
    0U,	// PseudoVREMU_VV_M2_E32_MASK
    0U,	// PseudoVREMU_VV_M2_E64
    0U,	// PseudoVREMU_VV_M2_E64_MASK
    0U,	// PseudoVREMU_VV_M2_E8
    0U,	// PseudoVREMU_VV_M2_E8_MASK
    0U,	// PseudoVREMU_VV_M4_E16
    0U,	// PseudoVREMU_VV_M4_E16_MASK
    0U,	// PseudoVREMU_VV_M4_E32
    0U,	// PseudoVREMU_VV_M4_E32_MASK
    0U,	// PseudoVREMU_VV_M4_E64
    0U,	// PseudoVREMU_VV_M4_E64_MASK
    0U,	// PseudoVREMU_VV_M4_E8
    0U,	// PseudoVREMU_VV_M4_E8_MASK
    0U,	// PseudoVREMU_VV_M8_E16
    0U,	// PseudoVREMU_VV_M8_E16_MASK
    0U,	// PseudoVREMU_VV_M8_E32
    0U,	// PseudoVREMU_VV_M8_E32_MASK
    0U,	// PseudoVREMU_VV_M8_E64
    0U,	// PseudoVREMU_VV_M8_E64_MASK
    0U,	// PseudoVREMU_VV_M8_E8
    0U,	// PseudoVREMU_VV_M8_E8_MASK
    0U,	// PseudoVREMU_VV_MF2_E16
    0U,	// PseudoVREMU_VV_MF2_E16_MASK
    0U,	// PseudoVREMU_VV_MF2_E32
    0U,	// PseudoVREMU_VV_MF2_E32_MASK
    0U,	// PseudoVREMU_VV_MF2_E8
    0U,	// PseudoVREMU_VV_MF2_E8_MASK
    0U,	// PseudoVREMU_VV_MF4_E16
    0U,	// PseudoVREMU_VV_MF4_E16_MASK
    0U,	// PseudoVREMU_VV_MF4_E8
    0U,	// PseudoVREMU_VV_MF4_E8_MASK
    0U,	// PseudoVREMU_VV_MF8_E8
    0U,	// PseudoVREMU_VV_MF8_E8_MASK
    0U,	// PseudoVREMU_VX_M1_E16
    0U,	// PseudoVREMU_VX_M1_E16_MASK
    0U,	// PseudoVREMU_VX_M1_E32
    0U,	// PseudoVREMU_VX_M1_E32_MASK
    0U,	// PseudoVREMU_VX_M1_E64
    0U,	// PseudoVREMU_VX_M1_E64_MASK
    0U,	// PseudoVREMU_VX_M1_E8
    0U,	// PseudoVREMU_VX_M1_E8_MASK
    0U,	// PseudoVREMU_VX_M2_E16
    0U,	// PseudoVREMU_VX_M2_E16_MASK
    0U,	// PseudoVREMU_VX_M2_E32
    0U,	// PseudoVREMU_VX_M2_E32_MASK
    0U,	// PseudoVREMU_VX_M2_E64
    0U,	// PseudoVREMU_VX_M2_E64_MASK
    0U,	// PseudoVREMU_VX_M2_E8
    0U,	// PseudoVREMU_VX_M2_E8_MASK
    0U,	// PseudoVREMU_VX_M4_E16
    0U,	// PseudoVREMU_VX_M4_E16_MASK
    0U,	// PseudoVREMU_VX_M4_E32
    0U,	// PseudoVREMU_VX_M4_E32_MASK
    0U,	// PseudoVREMU_VX_M4_E64
    0U,	// PseudoVREMU_VX_M4_E64_MASK
    0U,	// PseudoVREMU_VX_M4_E8
    0U,	// PseudoVREMU_VX_M4_E8_MASK
    0U,	// PseudoVREMU_VX_M8_E16
    0U,	// PseudoVREMU_VX_M8_E16_MASK
    0U,	// PseudoVREMU_VX_M8_E32
    0U,	// PseudoVREMU_VX_M8_E32_MASK
    0U,	// PseudoVREMU_VX_M8_E64
    0U,	// PseudoVREMU_VX_M8_E64_MASK
    0U,	// PseudoVREMU_VX_M8_E8
    0U,	// PseudoVREMU_VX_M8_E8_MASK
    0U,	// PseudoVREMU_VX_MF2_E16
    0U,	// PseudoVREMU_VX_MF2_E16_MASK
    0U,	// PseudoVREMU_VX_MF2_E32
    0U,	// PseudoVREMU_VX_MF2_E32_MASK
    0U,	// PseudoVREMU_VX_MF2_E8
    0U,	// PseudoVREMU_VX_MF2_E8_MASK
    0U,	// PseudoVREMU_VX_MF4_E16
    0U,	// PseudoVREMU_VX_MF4_E16_MASK
    0U,	// PseudoVREMU_VX_MF4_E8
    0U,	// PseudoVREMU_VX_MF4_E8_MASK
    0U,	// PseudoVREMU_VX_MF8_E8
    0U,	// PseudoVREMU_VX_MF8_E8_MASK
    0U,	// PseudoVREM_VV_M1_E16
    0U,	// PseudoVREM_VV_M1_E16_MASK
    0U,	// PseudoVREM_VV_M1_E32
    0U,	// PseudoVREM_VV_M1_E32_MASK
    0U,	// PseudoVREM_VV_M1_E64
    0U,	// PseudoVREM_VV_M1_E64_MASK
    0U,	// PseudoVREM_VV_M1_E8
    0U,	// PseudoVREM_VV_M1_E8_MASK
    0U,	// PseudoVREM_VV_M2_E16
    0U,	// PseudoVREM_VV_M2_E16_MASK
    0U,	// PseudoVREM_VV_M2_E32
    0U,	// PseudoVREM_VV_M2_E32_MASK
    0U,	// PseudoVREM_VV_M2_E64
    0U,	// PseudoVREM_VV_M2_E64_MASK
    0U,	// PseudoVREM_VV_M2_E8
    0U,	// PseudoVREM_VV_M2_E8_MASK
    0U,	// PseudoVREM_VV_M4_E16
    0U,	// PseudoVREM_VV_M4_E16_MASK
    0U,	// PseudoVREM_VV_M4_E32
    0U,	// PseudoVREM_VV_M4_E32_MASK
    0U,	// PseudoVREM_VV_M4_E64
    0U,	// PseudoVREM_VV_M4_E64_MASK
    0U,	// PseudoVREM_VV_M4_E8
    0U,	// PseudoVREM_VV_M4_E8_MASK
    0U,	// PseudoVREM_VV_M8_E16
    0U,	// PseudoVREM_VV_M8_E16_MASK
    0U,	// PseudoVREM_VV_M8_E32
    0U,	// PseudoVREM_VV_M8_E32_MASK
    0U,	// PseudoVREM_VV_M8_E64
    0U,	// PseudoVREM_VV_M8_E64_MASK
    0U,	// PseudoVREM_VV_M8_E8
    0U,	// PseudoVREM_VV_M8_E8_MASK
    0U,	// PseudoVREM_VV_MF2_E16
    0U,	// PseudoVREM_VV_MF2_E16_MASK
    0U,	// PseudoVREM_VV_MF2_E32
    0U,	// PseudoVREM_VV_MF2_E32_MASK
    0U,	// PseudoVREM_VV_MF2_E8
    0U,	// PseudoVREM_VV_MF2_E8_MASK
    0U,	// PseudoVREM_VV_MF4_E16
    0U,	// PseudoVREM_VV_MF4_E16_MASK
    0U,	// PseudoVREM_VV_MF4_E8
    0U,	// PseudoVREM_VV_MF4_E8_MASK
    0U,	// PseudoVREM_VV_MF8_E8
    0U,	// PseudoVREM_VV_MF8_E8_MASK
    0U,	// PseudoVREM_VX_M1_E16
    0U,	// PseudoVREM_VX_M1_E16_MASK
    0U,	// PseudoVREM_VX_M1_E32
    0U,	// PseudoVREM_VX_M1_E32_MASK
    0U,	// PseudoVREM_VX_M1_E64
    0U,	// PseudoVREM_VX_M1_E64_MASK
    0U,	// PseudoVREM_VX_M1_E8
    0U,	// PseudoVREM_VX_M1_E8_MASK
    0U,	// PseudoVREM_VX_M2_E16
    0U,	// PseudoVREM_VX_M2_E16_MASK
    0U,	// PseudoVREM_VX_M2_E32
    0U,	// PseudoVREM_VX_M2_E32_MASK
    0U,	// PseudoVREM_VX_M2_E64
    0U,	// PseudoVREM_VX_M2_E64_MASK
    0U,	// PseudoVREM_VX_M2_E8
    0U,	// PseudoVREM_VX_M2_E8_MASK
    0U,	// PseudoVREM_VX_M4_E16
    0U,	// PseudoVREM_VX_M4_E16_MASK
    0U,	// PseudoVREM_VX_M4_E32
    0U,	// PseudoVREM_VX_M4_E32_MASK
    0U,	// PseudoVREM_VX_M4_E64
    0U,	// PseudoVREM_VX_M4_E64_MASK
    0U,	// PseudoVREM_VX_M4_E8
    0U,	// PseudoVREM_VX_M4_E8_MASK
    0U,	// PseudoVREM_VX_M8_E16
    0U,	// PseudoVREM_VX_M8_E16_MASK
    0U,	// PseudoVREM_VX_M8_E32
    0U,	// PseudoVREM_VX_M8_E32_MASK
    0U,	// PseudoVREM_VX_M8_E64
    0U,	// PseudoVREM_VX_M8_E64_MASK
    0U,	// PseudoVREM_VX_M8_E8
    0U,	// PseudoVREM_VX_M8_E8_MASK
    0U,	// PseudoVREM_VX_MF2_E16
    0U,	// PseudoVREM_VX_MF2_E16_MASK
    0U,	// PseudoVREM_VX_MF2_E32
    0U,	// PseudoVREM_VX_MF2_E32_MASK
    0U,	// PseudoVREM_VX_MF2_E8
    0U,	// PseudoVREM_VX_MF2_E8_MASK
    0U,	// PseudoVREM_VX_MF4_E16
    0U,	// PseudoVREM_VX_MF4_E16_MASK
    0U,	// PseudoVREM_VX_MF4_E8
    0U,	// PseudoVREM_VX_MF4_E8_MASK
    0U,	// PseudoVREM_VX_MF8_E8
    0U,	// PseudoVREM_VX_MF8_E8_MASK
    0U,	// PseudoVREV8_V_M1
    0U,	// PseudoVREV8_V_M1_MASK
    0U,	// PseudoVREV8_V_M2
    0U,	// PseudoVREV8_V_M2_MASK
    0U,	// PseudoVREV8_V_M4
    0U,	// PseudoVREV8_V_M4_MASK
    0U,	// PseudoVREV8_V_M8
    0U,	// PseudoVREV8_V_M8_MASK
    0U,	// PseudoVREV8_V_MF2
    0U,	// PseudoVREV8_V_MF2_MASK
    0U,	// PseudoVREV8_V_MF4
    0U,	// PseudoVREV8_V_MF4_MASK
    0U,	// PseudoVREV8_V_MF8
    0U,	// PseudoVREV8_V_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF8_MASK
    0U,	// PseudoVRGATHER_VI_M1
    0U,	// PseudoVRGATHER_VI_M1_MASK
    0U,	// PseudoVRGATHER_VI_M2
    0U,	// PseudoVRGATHER_VI_M2_MASK
    0U,	// PseudoVRGATHER_VI_M4
    0U,	// PseudoVRGATHER_VI_M4_MASK
    0U,	// PseudoVRGATHER_VI_M8
    0U,	// PseudoVRGATHER_VI_M8_MASK
    0U,	// PseudoVRGATHER_VI_MF2
    0U,	// PseudoVRGATHER_VI_MF2_MASK
    0U,	// PseudoVRGATHER_VI_MF4
    0U,	// PseudoVRGATHER_VI_MF4_MASK
    0U,	// PseudoVRGATHER_VI_MF8
    0U,	// PseudoVRGATHER_VI_MF8_MASK
    0U,	// PseudoVRGATHER_VV_M1_E16
    0U,	// PseudoVRGATHER_VV_M1_E16_MASK
    0U,	// PseudoVRGATHER_VV_M1_E32
    0U,	// PseudoVRGATHER_VV_M1_E32_MASK
    0U,	// PseudoVRGATHER_VV_M1_E64
    0U,	// PseudoVRGATHER_VV_M1_E64_MASK
    0U,	// PseudoVRGATHER_VV_M1_E8
    0U,	// PseudoVRGATHER_VV_M1_E8_MASK
    0U,	// PseudoVRGATHER_VV_M2_E16
    0U,	// PseudoVRGATHER_VV_M2_E16_MASK
    0U,	// PseudoVRGATHER_VV_M2_E32
    0U,	// PseudoVRGATHER_VV_M2_E32_MASK
    0U,	// PseudoVRGATHER_VV_M2_E64
    0U,	// PseudoVRGATHER_VV_M2_E64_MASK
    0U,	// PseudoVRGATHER_VV_M2_E8
    0U,	// PseudoVRGATHER_VV_M2_E8_MASK
    0U,	// PseudoVRGATHER_VV_M4_E16
    0U,	// PseudoVRGATHER_VV_M4_E16_MASK
    0U,	// PseudoVRGATHER_VV_M4_E32
    0U,	// PseudoVRGATHER_VV_M4_E32_MASK
    0U,	// PseudoVRGATHER_VV_M4_E64
    0U,	// PseudoVRGATHER_VV_M4_E64_MASK
    0U,	// PseudoVRGATHER_VV_M4_E8
    0U,	// PseudoVRGATHER_VV_M4_E8_MASK
    0U,	// PseudoVRGATHER_VV_M8_E16
    0U,	// PseudoVRGATHER_VV_M8_E16_MASK
    0U,	// PseudoVRGATHER_VV_M8_E32
    0U,	// PseudoVRGATHER_VV_M8_E32_MASK
    0U,	// PseudoVRGATHER_VV_M8_E64
    0U,	// PseudoVRGATHER_VV_M8_E64_MASK
    0U,	// PseudoVRGATHER_VV_M8_E8
    0U,	// PseudoVRGATHER_VV_M8_E8_MASK
    0U,	// PseudoVRGATHER_VV_MF2_E16
    0U,	// PseudoVRGATHER_VV_MF2_E16_MASK
    0U,	// PseudoVRGATHER_VV_MF2_E32
    0U,	// PseudoVRGATHER_VV_MF2_E32_MASK
    0U,	// PseudoVRGATHER_VV_MF2_E8
    0U,	// PseudoVRGATHER_VV_MF2_E8_MASK
    0U,	// PseudoVRGATHER_VV_MF4_E16
    0U,	// PseudoVRGATHER_VV_MF4_E16_MASK
    0U,	// PseudoVRGATHER_VV_MF4_E8
    0U,	// PseudoVRGATHER_VV_MF4_E8_MASK
    0U,	// PseudoVRGATHER_VV_MF8_E8
    0U,	// PseudoVRGATHER_VV_MF8_E8_MASK
    0U,	// PseudoVRGATHER_VX_M1
    0U,	// PseudoVRGATHER_VX_M1_MASK
    0U,	// PseudoVRGATHER_VX_M2
    0U,	// PseudoVRGATHER_VX_M2_MASK
    0U,	// PseudoVRGATHER_VX_M4
    0U,	// PseudoVRGATHER_VX_M4_MASK
    0U,	// PseudoVRGATHER_VX_M8
    0U,	// PseudoVRGATHER_VX_M8_MASK
    0U,	// PseudoVRGATHER_VX_MF2
    0U,	// PseudoVRGATHER_VX_MF2_MASK
    0U,	// PseudoVRGATHER_VX_MF4
    0U,	// PseudoVRGATHER_VX_MF4_MASK
    0U,	// PseudoVRGATHER_VX_MF8
    0U,	// PseudoVRGATHER_VX_MF8_MASK
    0U,	// PseudoVROL_VV_M1
    0U,	// PseudoVROL_VV_M1_MASK
    0U,	// PseudoVROL_VV_M2
    0U,	// PseudoVROL_VV_M2_MASK
    0U,	// PseudoVROL_VV_M4
    0U,	// PseudoVROL_VV_M4_MASK
    0U,	// PseudoVROL_VV_M8
    0U,	// PseudoVROL_VV_M8_MASK
    0U,	// PseudoVROL_VV_MF2
    0U,	// PseudoVROL_VV_MF2_MASK
    0U,	// PseudoVROL_VV_MF4
    0U,	// PseudoVROL_VV_MF4_MASK
    0U,	// PseudoVROL_VV_MF8
    0U,	// PseudoVROL_VV_MF8_MASK
    0U,	// PseudoVROL_VX_M1
    0U,	// PseudoVROL_VX_M1_MASK
    0U,	// PseudoVROL_VX_M2
    0U,	// PseudoVROL_VX_M2_MASK
    0U,	// PseudoVROL_VX_M4
    0U,	// PseudoVROL_VX_M4_MASK
    0U,	// PseudoVROL_VX_M8
    0U,	// PseudoVROL_VX_M8_MASK
    0U,	// PseudoVROL_VX_MF2
    0U,	// PseudoVROL_VX_MF2_MASK
    0U,	// PseudoVROL_VX_MF4
    0U,	// PseudoVROL_VX_MF4_MASK
    0U,	// PseudoVROL_VX_MF8
    0U,	// PseudoVROL_VX_MF8_MASK
    0U,	// PseudoVROR_VI_M1
    0U,	// PseudoVROR_VI_M1_MASK
    0U,	// PseudoVROR_VI_M2
    0U,	// PseudoVROR_VI_M2_MASK
    0U,	// PseudoVROR_VI_M4
    0U,	// PseudoVROR_VI_M4_MASK
    0U,	// PseudoVROR_VI_M8
    0U,	// PseudoVROR_VI_M8_MASK
    0U,	// PseudoVROR_VI_MF2
    0U,	// PseudoVROR_VI_MF2_MASK
    0U,	// PseudoVROR_VI_MF4
    0U,	// PseudoVROR_VI_MF4_MASK
    0U,	// PseudoVROR_VI_MF8
    0U,	// PseudoVROR_VI_MF8_MASK
    0U,	// PseudoVROR_VV_M1
    0U,	// PseudoVROR_VV_M1_MASK
    0U,	// PseudoVROR_VV_M2
    0U,	// PseudoVROR_VV_M2_MASK
    0U,	// PseudoVROR_VV_M4
    0U,	// PseudoVROR_VV_M4_MASK
    0U,	// PseudoVROR_VV_M8
    0U,	// PseudoVROR_VV_M8_MASK
    0U,	// PseudoVROR_VV_MF2
    0U,	// PseudoVROR_VV_MF2_MASK
    0U,	// PseudoVROR_VV_MF4
    0U,	// PseudoVROR_VV_MF4_MASK
    0U,	// PseudoVROR_VV_MF8
    0U,	// PseudoVROR_VV_MF8_MASK
    0U,	// PseudoVROR_VX_M1
    0U,	// PseudoVROR_VX_M1_MASK
    0U,	// PseudoVROR_VX_M2
    0U,	// PseudoVROR_VX_M2_MASK
    0U,	// PseudoVROR_VX_M4
    0U,	// PseudoVROR_VX_M4_MASK
    0U,	// PseudoVROR_VX_M8
    0U,	// PseudoVROR_VX_M8_MASK
    0U,	// PseudoVROR_VX_MF2
    0U,	// PseudoVROR_VX_MF2_MASK
    0U,	// PseudoVROR_VX_MF4
    0U,	// PseudoVROR_VX_MF4_MASK
    0U,	// PseudoVROR_VX_MF8
    0U,	// PseudoVROR_VX_MF8_MASK
    0U,	// PseudoVRSUB_VI_M1
    0U,	// PseudoVRSUB_VI_M1_MASK
    0U,	// PseudoVRSUB_VI_M2
    0U,	// PseudoVRSUB_VI_M2_MASK
    0U,	// PseudoVRSUB_VI_M4
    0U,	// PseudoVRSUB_VI_M4_MASK
    0U,	// PseudoVRSUB_VI_M8
    0U,	// PseudoVRSUB_VI_M8_MASK
    0U,	// PseudoVRSUB_VI_MF2
    0U,	// PseudoVRSUB_VI_MF2_MASK
    0U,	// PseudoVRSUB_VI_MF4
    0U,	// PseudoVRSUB_VI_MF4_MASK
    0U,	// PseudoVRSUB_VI_MF8
    0U,	// PseudoVRSUB_VI_MF8_MASK
    0U,	// PseudoVRSUB_VX_M1
    0U,	// PseudoVRSUB_VX_M1_MASK
    0U,	// PseudoVRSUB_VX_M2
    0U,	// PseudoVRSUB_VX_M2_MASK
    0U,	// PseudoVRSUB_VX_M4
    0U,	// PseudoVRSUB_VX_M4_MASK
    0U,	// PseudoVRSUB_VX_M8
    0U,	// PseudoVRSUB_VX_M8_MASK
    0U,	// PseudoVRSUB_VX_MF2
    0U,	// PseudoVRSUB_VX_MF2_MASK
    0U,	// PseudoVRSUB_VX_MF4
    0U,	// PseudoVRSUB_VX_MF4_MASK
    0U,	// PseudoVRSUB_VX_MF8
    0U,	// PseudoVRSUB_VX_MF8_MASK
    0U,	// PseudoVSADDU_VI_M1
    0U,	// PseudoVSADDU_VI_M1_MASK
    0U,	// PseudoVSADDU_VI_M2
    0U,	// PseudoVSADDU_VI_M2_MASK
    0U,	// PseudoVSADDU_VI_M4
    0U,	// PseudoVSADDU_VI_M4_MASK
    0U,	// PseudoVSADDU_VI_M8
    0U,	// PseudoVSADDU_VI_M8_MASK
    0U,	// PseudoVSADDU_VI_MF2
    0U,	// PseudoVSADDU_VI_MF2_MASK
    0U,	// PseudoVSADDU_VI_MF4
    0U,	// PseudoVSADDU_VI_MF4_MASK
    0U,	// PseudoVSADDU_VI_MF8
    0U,	// PseudoVSADDU_VI_MF8_MASK
    0U,	// PseudoVSADDU_VV_M1
    0U,	// PseudoVSADDU_VV_M1_MASK
    0U,	// PseudoVSADDU_VV_M2
    0U,	// PseudoVSADDU_VV_M2_MASK
    0U,	// PseudoVSADDU_VV_M4
    0U,	// PseudoVSADDU_VV_M4_MASK
    0U,	// PseudoVSADDU_VV_M8
    0U,	// PseudoVSADDU_VV_M8_MASK
    0U,	// PseudoVSADDU_VV_MF2
    0U,	// PseudoVSADDU_VV_MF2_MASK
    0U,	// PseudoVSADDU_VV_MF4
    0U,	// PseudoVSADDU_VV_MF4_MASK
    0U,	// PseudoVSADDU_VV_MF8
    0U,	// PseudoVSADDU_VV_MF8_MASK
    0U,	// PseudoVSADDU_VX_M1
    0U,	// PseudoVSADDU_VX_M1_MASK
    0U,	// PseudoVSADDU_VX_M2
    0U,	// PseudoVSADDU_VX_M2_MASK
    0U,	// PseudoVSADDU_VX_M4
    0U,	// PseudoVSADDU_VX_M4_MASK
    0U,	// PseudoVSADDU_VX_M8
    0U,	// PseudoVSADDU_VX_M8_MASK
    0U,	// PseudoVSADDU_VX_MF2
    0U,	// PseudoVSADDU_VX_MF2_MASK
    0U,	// PseudoVSADDU_VX_MF4
    0U,	// PseudoVSADDU_VX_MF4_MASK
    0U,	// PseudoVSADDU_VX_MF8
    0U,	// PseudoVSADDU_VX_MF8_MASK
    0U,	// PseudoVSADD_VI_M1
    0U,	// PseudoVSADD_VI_M1_MASK
    0U,	// PseudoVSADD_VI_M2
    0U,	// PseudoVSADD_VI_M2_MASK
    0U,	// PseudoVSADD_VI_M4
    0U,	// PseudoVSADD_VI_M4_MASK
    0U,	// PseudoVSADD_VI_M8
    0U,	// PseudoVSADD_VI_M8_MASK
    0U,	// PseudoVSADD_VI_MF2
    0U,	// PseudoVSADD_VI_MF2_MASK
    0U,	// PseudoVSADD_VI_MF4
    0U,	// PseudoVSADD_VI_MF4_MASK
    0U,	// PseudoVSADD_VI_MF8
    0U,	// PseudoVSADD_VI_MF8_MASK
    0U,	// PseudoVSADD_VV_M1
    0U,	// PseudoVSADD_VV_M1_MASK
    0U,	// PseudoVSADD_VV_M2
    0U,	// PseudoVSADD_VV_M2_MASK
    0U,	// PseudoVSADD_VV_M4
    0U,	// PseudoVSADD_VV_M4_MASK
    0U,	// PseudoVSADD_VV_M8
    0U,	// PseudoVSADD_VV_M8_MASK
    0U,	// PseudoVSADD_VV_MF2
    0U,	// PseudoVSADD_VV_MF2_MASK
    0U,	// PseudoVSADD_VV_MF4
    0U,	// PseudoVSADD_VV_MF4_MASK
    0U,	// PseudoVSADD_VV_MF8
    0U,	// PseudoVSADD_VV_MF8_MASK
    0U,	// PseudoVSADD_VX_M1
    0U,	// PseudoVSADD_VX_M1_MASK
    0U,	// PseudoVSADD_VX_M2
    0U,	// PseudoVSADD_VX_M2_MASK
    0U,	// PseudoVSADD_VX_M4
    0U,	// PseudoVSADD_VX_M4_MASK
    0U,	// PseudoVSADD_VX_M8
    0U,	// PseudoVSADD_VX_M8_MASK
    0U,	// PseudoVSADD_VX_MF2
    0U,	// PseudoVSADD_VX_MF2_MASK
    0U,	// PseudoVSADD_VX_MF4
    0U,	// PseudoVSADD_VX_MF4_MASK
    0U,	// PseudoVSADD_VX_MF8
    0U,	// PseudoVSADD_VX_MF8_MASK
    0U,	// PseudoVSBC_VVM_M1
    0U,	// PseudoVSBC_VVM_M2
    0U,	// PseudoVSBC_VVM_M4
    0U,	// PseudoVSBC_VVM_M8
    0U,	// PseudoVSBC_VVM_MF2
    0U,	// PseudoVSBC_VVM_MF4
    0U,	// PseudoVSBC_VVM_MF8
    0U,	// PseudoVSBC_VXM_M1
    0U,	// PseudoVSBC_VXM_M2
    0U,	// PseudoVSBC_VXM_M4
    0U,	// PseudoVSBC_VXM_M8
    0U,	// PseudoVSBC_VXM_MF2
    0U,	// PseudoVSBC_VXM_MF4
    0U,	// PseudoVSBC_VXM_MF8
    0U,	// PseudoVSE16_V_M1
    0U,	// PseudoVSE16_V_M1_MASK
    0U,	// PseudoVSE16_V_M2
    0U,	// PseudoVSE16_V_M2_MASK
    0U,	// PseudoVSE16_V_M4
    0U,	// PseudoVSE16_V_M4_MASK
    0U,	// PseudoVSE16_V_M8
    0U,	// PseudoVSE16_V_M8_MASK
    0U,	// PseudoVSE16_V_MF2
    0U,	// PseudoVSE16_V_MF2_MASK
    0U,	// PseudoVSE16_V_MF4
    0U,	// PseudoVSE16_V_MF4_MASK
    0U,	// PseudoVSE32_V_M1
    0U,	// PseudoVSE32_V_M1_MASK
    0U,	// PseudoVSE32_V_M2
    0U,	// PseudoVSE32_V_M2_MASK
    0U,	// PseudoVSE32_V_M4
    0U,	// PseudoVSE32_V_M4_MASK
    0U,	// PseudoVSE32_V_M8
    0U,	// PseudoVSE32_V_M8_MASK
    0U,	// PseudoVSE32_V_MF2
    0U,	// PseudoVSE32_V_MF2_MASK
    0U,	// PseudoVSE64_V_M1
    0U,	// PseudoVSE64_V_M1_MASK
    0U,	// PseudoVSE64_V_M2
    0U,	// PseudoVSE64_V_M2_MASK
    0U,	// PseudoVSE64_V_M4
    0U,	// PseudoVSE64_V_M4_MASK
    0U,	// PseudoVSE64_V_M8
    0U,	// PseudoVSE64_V_M8_MASK
    0U,	// PseudoVSE8_V_M1
    0U,	// PseudoVSE8_V_M1_MASK
    0U,	// PseudoVSE8_V_M2
    0U,	// PseudoVSE8_V_M2_MASK
    0U,	// PseudoVSE8_V_M4
    0U,	// PseudoVSE8_V_M4_MASK
    0U,	// PseudoVSE8_V_M8
    0U,	// PseudoVSE8_V_M8_MASK
    0U,	// PseudoVSE8_V_MF2
    0U,	// PseudoVSE8_V_MF2_MASK
    0U,	// PseudoVSE8_V_MF4
    0U,	// PseudoVSE8_V_MF4_MASK
    0U,	// PseudoVSE8_V_MF8
    0U,	// PseudoVSE8_V_MF8_MASK
    0U,	// PseudoVSETIVLI
    0U,	// PseudoVSETVLI
    0U,	// PseudoVSETVLIX0
    0U,	// PseudoVSEXT_VF2_M1
    0U,	// PseudoVSEXT_VF2_M1_MASK
    0U,	// PseudoVSEXT_VF2_M2
    0U,	// PseudoVSEXT_VF2_M2_MASK
    0U,	// PseudoVSEXT_VF2_M4
    0U,	// PseudoVSEXT_VF2_M4_MASK
    0U,	// PseudoVSEXT_VF2_M8
    0U,	// PseudoVSEXT_VF2_M8_MASK
    0U,	// PseudoVSEXT_VF2_MF2
    0U,	// PseudoVSEXT_VF2_MF2_MASK
    0U,	// PseudoVSEXT_VF2_MF4
    0U,	// PseudoVSEXT_VF2_MF4_MASK
    0U,	// PseudoVSEXT_VF4_M1
    0U,	// PseudoVSEXT_VF4_M1_MASK
    0U,	// PseudoVSEXT_VF4_M2
    0U,	// PseudoVSEXT_VF4_M2_MASK
    0U,	// PseudoVSEXT_VF4_M4
    0U,	// PseudoVSEXT_VF4_M4_MASK
    0U,	// PseudoVSEXT_VF4_M8
    0U,	// PseudoVSEXT_VF4_M8_MASK
    0U,	// PseudoVSEXT_VF4_MF2
    0U,	// PseudoVSEXT_VF4_MF2_MASK
    0U,	// PseudoVSEXT_VF8_M1
    0U,	// PseudoVSEXT_VF8_M1_MASK
    0U,	// PseudoVSEXT_VF8_M2
    0U,	// PseudoVSEXT_VF8_M2_MASK
    0U,	// PseudoVSEXT_VF8_M4
    0U,	// PseudoVSEXT_VF8_M4_MASK
    0U,	// PseudoVSEXT_VF8_M8
    0U,	// PseudoVSEXT_VF8_M8_MASK
    0U,	// PseudoVSHA2CH_VV_M1
    0U,	// PseudoVSHA2CH_VV_M2
    0U,	// PseudoVSHA2CH_VV_M4
    0U,	// PseudoVSHA2CH_VV_M8
    0U,	// PseudoVSHA2CH_VV_MF2
    0U,	// PseudoVSHA2CL_VV_M1
    0U,	// PseudoVSHA2CL_VV_M2
    0U,	// PseudoVSHA2CL_VV_M4
    0U,	// PseudoVSHA2CL_VV_M8
    0U,	// PseudoVSHA2CL_VV_MF2
    0U,	// PseudoVSHA2MS_VV_M1
    0U,	// PseudoVSHA2MS_VV_M2
    0U,	// PseudoVSHA2MS_VV_M4
    0U,	// PseudoVSHA2MS_VV_M8
    0U,	// PseudoVSHA2MS_VV_MF2
    0U,	// PseudoVSLIDE1DOWN_VX_M1
    0U,	// PseudoVSLIDE1DOWN_VX_M1_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M2
    0U,	// PseudoVSLIDE1DOWN_VX_M2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M4
    0U,	// PseudoVSLIDE1DOWN_VX_M4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M8
    0U,	// PseudoVSLIDE1DOWN_VX_M8_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF2
    0U,	// PseudoVSLIDE1DOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF4
    0U,	// PseudoVSLIDE1DOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF8
    0U,	// PseudoVSLIDE1DOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDE1UP_VX_M1
    0U,	// PseudoVSLIDE1UP_VX_M1_MASK
    0U,	// PseudoVSLIDE1UP_VX_M2
    0U,	// PseudoVSLIDE1UP_VX_M2_MASK
    0U,	// PseudoVSLIDE1UP_VX_M4
    0U,	// PseudoVSLIDE1UP_VX_M4_MASK
    0U,	// PseudoVSLIDE1UP_VX_M8
    0U,	// PseudoVSLIDE1UP_VX_M8_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF2
    0U,	// PseudoVSLIDE1UP_VX_MF2_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF4
    0U,	// PseudoVSLIDE1UP_VX_MF4_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF8
    0U,	// PseudoVSLIDE1UP_VX_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M1
    0U,	// PseudoVSLIDEDOWN_VI_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M2
    0U,	// PseudoVSLIDEDOWN_VI_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M4
    0U,	// PseudoVSLIDEDOWN_VI_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M8
    0U,	// PseudoVSLIDEDOWN_VI_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF2
    0U,	// PseudoVSLIDEDOWN_VI_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF4
    0U,	// PseudoVSLIDEDOWN_VI_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF8
    0U,	// PseudoVSLIDEDOWN_VI_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M1
    0U,	// PseudoVSLIDEDOWN_VX_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M2
    0U,	// PseudoVSLIDEDOWN_VX_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M4
    0U,	// PseudoVSLIDEDOWN_VX_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M8
    0U,	// PseudoVSLIDEDOWN_VX_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF2
    0U,	// PseudoVSLIDEDOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF4
    0U,	// PseudoVSLIDEDOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF8
    0U,	// PseudoVSLIDEDOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDEUP_VI_M1
    0U,	// PseudoVSLIDEUP_VI_M1_MASK
    0U,	// PseudoVSLIDEUP_VI_M2
    0U,	// PseudoVSLIDEUP_VI_M2_MASK
    0U,	// PseudoVSLIDEUP_VI_M4
    0U,	// PseudoVSLIDEUP_VI_M4_MASK
    0U,	// PseudoVSLIDEUP_VI_M8
    0U,	// PseudoVSLIDEUP_VI_M8_MASK
    0U,	// PseudoVSLIDEUP_VI_MF2
    0U,	// PseudoVSLIDEUP_VI_MF2_MASK
    0U,	// PseudoVSLIDEUP_VI_MF4
    0U,	// PseudoVSLIDEUP_VI_MF4_MASK
    0U,	// PseudoVSLIDEUP_VI_MF8
    0U,	// PseudoVSLIDEUP_VI_MF8_MASK
    0U,	// PseudoVSLIDEUP_VX_M1
    0U,	// PseudoVSLIDEUP_VX_M1_MASK
    0U,	// PseudoVSLIDEUP_VX_M2
    0U,	// PseudoVSLIDEUP_VX_M2_MASK
    0U,	// PseudoVSLIDEUP_VX_M4
    0U,	// PseudoVSLIDEUP_VX_M4_MASK
    0U,	// PseudoVSLIDEUP_VX_M8
    0U,	// PseudoVSLIDEUP_VX_M8_MASK
    0U,	// PseudoVSLIDEUP_VX_MF2
    0U,	// PseudoVSLIDEUP_VX_MF2_MASK
    0U,	// PseudoVSLIDEUP_VX_MF4
    0U,	// PseudoVSLIDEUP_VX_MF4_MASK
    0U,	// PseudoVSLIDEUP_VX_MF8
    0U,	// PseudoVSLIDEUP_VX_MF8_MASK
    0U,	// PseudoVSLL_VI_M1
    0U,	// PseudoVSLL_VI_M1_MASK
    0U,	// PseudoVSLL_VI_M2
    0U,	// PseudoVSLL_VI_M2_MASK
    0U,	// PseudoVSLL_VI_M4
    0U,	// PseudoVSLL_VI_M4_MASK
    0U,	// PseudoVSLL_VI_M8
    0U,	// PseudoVSLL_VI_M8_MASK
    0U,	// PseudoVSLL_VI_MF2
    0U,	// PseudoVSLL_VI_MF2_MASK
    0U,	// PseudoVSLL_VI_MF4
    0U,	// PseudoVSLL_VI_MF4_MASK
    0U,	// PseudoVSLL_VI_MF8
    0U,	// PseudoVSLL_VI_MF8_MASK
    0U,	// PseudoVSLL_VV_M1
    0U,	// PseudoVSLL_VV_M1_MASK
    0U,	// PseudoVSLL_VV_M2
    0U,	// PseudoVSLL_VV_M2_MASK
    0U,	// PseudoVSLL_VV_M4
    0U,	// PseudoVSLL_VV_M4_MASK
    0U,	// PseudoVSLL_VV_M8
    0U,	// PseudoVSLL_VV_M8_MASK
    0U,	// PseudoVSLL_VV_MF2
    0U,	// PseudoVSLL_VV_MF2_MASK
    0U,	// PseudoVSLL_VV_MF4
    0U,	// PseudoVSLL_VV_MF4_MASK
    0U,	// PseudoVSLL_VV_MF8
    0U,	// PseudoVSLL_VV_MF8_MASK
    0U,	// PseudoVSLL_VX_M1
    0U,	// PseudoVSLL_VX_M1_MASK
    0U,	// PseudoVSLL_VX_M2
    0U,	// PseudoVSLL_VX_M2_MASK
    0U,	// PseudoVSLL_VX_M4
    0U,	// PseudoVSLL_VX_M4_MASK
    0U,	// PseudoVSLL_VX_M8
    0U,	// PseudoVSLL_VX_M8_MASK
    0U,	// PseudoVSLL_VX_MF2
    0U,	// PseudoVSLL_VX_MF2_MASK
    0U,	// PseudoVSLL_VX_MF4
    0U,	// PseudoVSLL_VX_MF4_MASK
    0U,	// PseudoVSLL_VX_MF8
    0U,	// PseudoVSLL_VX_MF8_MASK
    0U,	// PseudoVSM3C_VI_M1
    0U,	// PseudoVSM3C_VI_M2
    0U,	// PseudoVSM3C_VI_M4
    0U,	// PseudoVSM3C_VI_M8
    0U,	// PseudoVSM3C_VI_MF2
    0U,	// PseudoVSM3ME_VV_M1
    0U,	// PseudoVSM3ME_VV_M2
    0U,	// PseudoVSM3ME_VV_M4
    0U,	// PseudoVSM3ME_VV_M8
    0U,	// PseudoVSM3ME_VV_MF2
    0U,	// PseudoVSM4K_VI_M1
    0U,	// PseudoVSM4K_VI_M2
    0U,	// PseudoVSM4K_VI_M4
    0U,	// PseudoVSM4K_VI_M8
    0U,	// PseudoVSM4K_VI_MF2
    0U,	// PseudoVSM4R_VS_M1_M1
    0U,	// PseudoVSM4R_VS_M1_MF2
    0U,	// PseudoVSM4R_VS_M1_MF4
    0U,	// PseudoVSM4R_VS_M1_MF8
    0U,	// PseudoVSM4R_VS_M2_M1
    0U,	// PseudoVSM4R_VS_M2_M2
    0U,	// PseudoVSM4R_VS_M2_MF2
    0U,	// PseudoVSM4R_VS_M2_MF4
    0U,	// PseudoVSM4R_VS_M2_MF8
    0U,	// PseudoVSM4R_VS_M4_M1
    0U,	// PseudoVSM4R_VS_M4_M2
    0U,	// PseudoVSM4R_VS_M4_M4
    0U,	// PseudoVSM4R_VS_M4_MF2
    0U,	// PseudoVSM4R_VS_M4_MF4
    0U,	// PseudoVSM4R_VS_M4_MF8
    0U,	// PseudoVSM4R_VS_M8_M1
    0U,	// PseudoVSM4R_VS_M8_M2
    0U,	// PseudoVSM4R_VS_M8_M4
    0U,	// PseudoVSM4R_VS_M8_MF2
    0U,	// PseudoVSM4R_VS_M8_MF4
    0U,	// PseudoVSM4R_VS_M8_MF8
    0U,	// PseudoVSM4R_VS_MF2_MF2
    0U,	// PseudoVSM4R_VS_MF2_MF4
    0U,	// PseudoVSM4R_VS_MF2_MF8
    0U,	// PseudoVSM4R_VV_M1
    0U,	// PseudoVSM4R_VV_M2
    0U,	// PseudoVSM4R_VV_M4
    0U,	// PseudoVSM4R_VV_M8
    0U,	// PseudoVSM4R_VV_MF2
    0U,	// PseudoVSMUL_VV_M1
    0U,	// PseudoVSMUL_VV_M1_MASK
    0U,	// PseudoVSMUL_VV_M2
    0U,	// PseudoVSMUL_VV_M2_MASK
    0U,	// PseudoVSMUL_VV_M4
    0U,	// PseudoVSMUL_VV_M4_MASK
    0U,	// PseudoVSMUL_VV_M8
    0U,	// PseudoVSMUL_VV_M8_MASK
    0U,	// PseudoVSMUL_VV_MF2
    0U,	// PseudoVSMUL_VV_MF2_MASK
    0U,	// PseudoVSMUL_VV_MF4
    0U,	// PseudoVSMUL_VV_MF4_MASK
    0U,	// PseudoVSMUL_VV_MF8
    0U,	// PseudoVSMUL_VV_MF8_MASK
    0U,	// PseudoVSMUL_VX_M1
    0U,	// PseudoVSMUL_VX_M1_MASK
    0U,	// PseudoVSMUL_VX_M2
    0U,	// PseudoVSMUL_VX_M2_MASK
    0U,	// PseudoVSMUL_VX_M4
    0U,	// PseudoVSMUL_VX_M4_MASK
    0U,	// PseudoVSMUL_VX_M8
    0U,	// PseudoVSMUL_VX_M8_MASK
    0U,	// PseudoVSMUL_VX_MF2
    0U,	// PseudoVSMUL_VX_MF2_MASK
    0U,	// PseudoVSMUL_VX_MF4
    0U,	// PseudoVSMUL_VX_MF4_MASK
    0U,	// PseudoVSMUL_VX_MF8
    0U,	// PseudoVSMUL_VX_MF8_MASK
    0U,	// PseudoVSM_V_B1
    0U,	// PseudoVSM_V_B16
    0U,	// PseudoVSM_V_B2
    0U,	// PseudoVSM_V_B32
    0U,	// PseudoVSM_V_B4
    0U,	// PseudoVSM_V_B64
    0U,	// PseudoVSM_V_B8
    0U,	// PseudoVSOXEI16_V_M1_M1
    0U,	// PseudoVSOXEI16_V_M1_M1_MASK
    0U,	// PseudoVSOXEI16_V_M1_M2
    0U,	// PseudoVSOXEI16_V_M1_M2_MASK
    0U,	// PseudoVSOXEI16_V_M1_M4
    0U,	// PseudoVSOXEI16_V_M1_M4_MASK
    0U,	// PseudoVSOXEI16_V_M1_MF2
    0U,	// PseudoVSOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M1
    0U,	// PseudoVSOXEI16_V_M2_M1_MASK
    0U,	// PseudoVSOXEI16_V_M2_M2
    0U,	// PseudoVSOXEI16_V_M2_M2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M4
    0U,	// PseudoVSOXEI16_V_M2_M4_MASK
    0U,	// PseudoVSOXEI16_V_M2_M8
    0U,	// PseudoVSOXEI16_V_M2_M8_MASK
    0U,	// PseudoVSOXEI16_V_M4_M2
    0U,	// PseudoVSOXEI16_V_M4_M2_MASK
    0U,	// PseudoVSOXEI16_V_M4_M4
    0U,	// PseudoVSOXEI16_V_M4_M4_MASK
    0U,	// PseudoVSOXEI16_V_M4_M8
    0U,	// PseudoVSOXEI16_V_M4_M8_MASK
    0U,	// PseudoVSOXEI16_V_M8_M4
    0U,	// PseudoVSOXEI16_V_M8_M4_MASK
    0U,	// PseudoVSOXEI16_V_M8_M8
    0U,	// PseudoVSOXEI16_V_M8_M8_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M1
    0U,	// PseudoVSOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M2
    0U,	// PseudoVSOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF2
    0U,	// PseudoVSOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF4
    0U,	// PseudoVSOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M1
    0U,	// PseudoVSOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF2
    0U,	// PseudoVSOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF4
    0U,	// PseudoVSOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF8
    0U,	// PseudoVSOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M1_M1
    0U,	// PseudoVSOXEI32_V_M1_M1_MASK
    0U,	// PseudoVSOXEI32_V_M1_M2
    0U,	// PseudoVSOXEI32_V_M1_M2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF2
    0U,	// PseudoVSOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF4
    0U,	// PseudoVSOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M2_M1
    0U,	// PseudoVSOXEI32_V_M2_M1_MASK
    0U,	// PseudoVSOXEI32_V_M2_M2
    0U,	// PseudoVSOXEI32_V_M2_M2_MASK
    0U,	// PseudoVSOXEI32_V_M2_M4
    0U,	// PseudoVSOXEI32_V_M2_M4_MASK
    0U,	// PseudoVSOXEI32_V_M2_MF2
    0U,	// PseudoVSOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M1
    0U,	// PseudoVSOXEI32_V_M4_M1_MASK
    0U,	// PseudoVSOXEI32_V_M4_M2
    0U,	// PseudoVSOXEI32_V_M4_M2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M4
    0U,	// PseudoVSOXEI32_V_M4_M4_MASK
    0U,	// PseudoVSOXEI32_V_M4_M8
    0U,	// PseudoVSOXEI32_V_M4_M8_MASK
    0U,	// PseudoVSOXEI32_V_M8_M2
    0U,	// PseudoVSOXEI32_V_M8_M2_MASK
    0U,	// PseudoVSOXEI32_V_M8_M4
    0U,	// PseudoVSOXEI32_V_M8_M4_MASK
    0U,	// PseudoVSOXEI32_V_M8_M8
    0U,	// PseudoVSOXEI32_V_M8_M8_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M1
    0U,	// PseudoVSOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF2
    0U,	// PseudoVSOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF4
    0U,	// PseudoVSOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF8
    0U,	// PseudoVSOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M1_M1
    0U,	// PseudoVSOXEI64_V_M1_M1_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF2
    0U,	// PseudoVSOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF4
    0U,	// PseudoVSOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF8
    0U,	// PseudoVSOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M2_M1
    0U,	// PseudoVSOXEI64_V_M2_M1_MASK
    0U,	// PseudoVSOXEI64_V_M2_M2
    0U,	// PseudoVSOXEI64_V_M2_M2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF2
    0U,	// PseudoVSOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF4
    0U,	// PseudoVSOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M4_M1
    0U,	// PseudoVSOXEI64_V_M4_M1_MASK
    0U,	// PseudoVSOXEI64_V_M4_M2
    0U,	// PseudoVSOXEI64_V_M4_M2_MASK
    0U,	// PseudoVSOXEI64_V_M4_M4
    0U,	// PseudoVSOXEI64_V_M4_M4_MASK
    0U,	// PseudoVSOXEI64_V_M4_MF2
    0U,	// PseudoVSOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M1
    0U,	// PseudoVSOXEI64_V_M8_M1_MASK
    0U,	// PseudoVSOXEI64_V_M8_M2
    0U,	// PseudoVSOXEI64_V_M8_M2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M4
    0U,	// PseudoVSOXEI64_V_M8_M4_MASK
    0U,	// PseudoVSOXEI64_V_M8_M8
    0U,	// PseudoVSOXEI64_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_M1_M1
    0U,	// PseudoVSOXEI8_V_M1_M1_MASK
    0U,	// PseudoVSOXEI8_V_M1_M2
    0U,	// PseudoVSOXEI8_V_M1_M2_MASK
    0U,	// PseudoVSOXEI8_V_M1_M4
    0U,	// PseudoVSOXEI8_V_M1_M4_MASK
    0U,	// PseudoVSOXEI8_V_M1_M8
    0U,	// PseudoVSOXEI8_V_M1_M8_MASK
    0U,	// PseudoVSOXEI8_V_M2_M2
    0U,	// PseudoVSOXEI8_V_M2_M2_MASK
    0U,	// PseudoVSOXEI8_V_M2_M4
    0U,	// PseudoVSOXEI8_V_M2_M4_MASK
    0U,	// PseudoVSOXEI8_V_M2_M8
    0U,	// PseudoVSOXEI8_V_M2_M8_MASK
    0U,	// PseudoVSOXEI8_V_M4_M4
    0U,	// PseudoVSOXEI8_V_M4_M4_MASK
    0U,	// PseudoVSOXEI8_V_M4_M8
    0U,	// PseudoVSOXEI8_V_M4_M8_MASK
    0U,	// PseudoVSOXEI8_V_M8_M8
    0U,	// PseudoVSOXEI8_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M1
    0U,	// PseudoVSOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M2
    0U,	// PseudoVSOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M4
    0U,	// PseudoVSOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXEI8_V_MF2_MF2
    0U,	// PseudoVSOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M1
    0U,	// PseudoVSOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M2
    0U,	// PseudoVSOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF2
    0U,	// PseudoVSOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF4
    0U,	// PseudoVSOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M1
    0U,	// PseudoVSOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF2
    0U,	// PseudoVSOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF4
    0U,	// PseudoVSOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF8
    0U,	// PseudoVSOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSPILL2_M1
    0U,	// PseudoVSPILL2_M2
    0U,	// PseudoVSPILL2_M4
    0U,	// PseudoVSPILL2_MF2
    0U,	// PseudoVSPILL2_MF4
    0U,	// PseudoVSPILL2_MF8
    0U,	// PseudoVSPILL3_M1
    0U,	// PseudoVSPILL3_M2
    0U,	// PseudoVSPILL3_MF2
    0U,	// PseudoVSPILL3_MF4
    0U,	// PseudoVSPILL3_MF8
    0U,	// PseudoVSPILL4_M1
    0U,	// PseudoVSPILL4_M2
    0U,	// PseudoVSPILL4_MF2
    0U,	// PseudoVSPILL4_MF4
    0U,	// PseudoVSPILL4_MF8
    0U,	// PseudoVSPILL5_M1
    0U,	// PseudoVSPILL5_MF2
    0U,	// PseudoVSPILL5_MF4
    0U,	// PseudoVSPILL5_MF8
    0U,	// PseudoVSPILL6_M1
    0U,	// PseudoVSPILL6_MF2
    0U,	// PseudoVSPILL6_MF4
    0U,	// PseudoVSPILL6_MF8
    0U,	// PseudoVSPILL7_M1
    0U,	// PseudoVSPILL7_MF2
    0U,	// PseudoVSPILL7_MF4
    0U,	// PseudoVSPILL7_MF8
    0U,	// PseudoVSPILL8_M1
    0U,	// PseudoVSPILL8_MF2
    0U,	// PseudoVSPILL8_MF4
    0U,	// PseudoVSPILL8_MF8
    0U,	// PseudoVSRA_VI_M1
    0U,	// PseudoVSRA_VI_M1_MASK
    0U,	// PseudoVSRA_VI_M2
    0U,	// PseudoVSRA_VI_M2_MASK
    0U,	// PseudoVSRA_VI_M4
    0U,	// PseudoVSRA_VI_M4_MASK
    0U,	// PseudoVSRA_VI_M8
    0U,	// PseudoVSRA_VI_M8_MASK
    0U,	// PseudoVSRA_VI_MF2
    0U,	// PseudoVSRA_VI_MF2_MASK
    0U,	// PseudoVSRA_VI_MF4
    0U,	// PseudoVSRA_VI_MF4_MASK
    0U,	// PseudoVSRA_VI_MF8
    0U,	// PseudoVSRA_VI_MF8_MASK
    0U,	// PseudoVSRA_VV_M1
    0U,	// PseudoVSRA_VV_M1_MASK
    0U,	// PseudoVSRA_VV_M2
    0U,	// PseudoVSRA_VV_M2_MASK
    0U,	// PseudoVSRA_VV_M4
    0U,	// PseudoVSRA_VV_M4_MASK
    0U,	// PseudoVSRA_VV_M8
    0U,	// PseudoVSRA_VV_M8_MASK
    0U,	// PseudoVSRA_VV_MF2
    0U,	// PseudoVSRA_VV_MF2_MASK
    0U,	// PseudoVSRA_VV_MF4
    0U,	// PseudoVSRA_VV_MF4_MASK
    0U,	// PseudoVSRA_VV_MF8
    0U,	// PseudoVSRA_VV_MF8_MASK
    0U,	// PseudoVSRA_VX_M1
    0U,	// PseudoVSRA_VX_M1_MASK
    0U,	// PseudoVSRA_VX_M2
    0U,	// PseudoVSRA_VX_M2_MASK
    0U,	// PseudoVSRA_VX_M4
    0U,	// PseudoVSRA_VX_M4_MASK
    0U,	// PseudoVSRA_VX_M8
    0U,	// PseudoVSRA_VX_M8_MASK
    0U,	// PseudoVSRA_VX_MF2
    0U,	// PseudoVSRA_VX_MF2_MASK
    0U,	// PseudoVSRA_VX_MF4
    0U,	// PseudoVSRA_VX_MF4_MASK
    0U,	// PseudoVSRA_VX_MF8
    0U,	// PseudoVSRA_VX_MF8_MASK
    0U,	// PseudoVSRL_VI_M1
    0U,	// PseudoVSRL_VI_M1_MASK
    0U,	// PseudoVSRL_VI_M2
    0U,	// PseudoVSRL_VI_M2_MASK
    0U,	// PseudoVSRL_VI_M4
    0U,	// PseudoVSRL_VI_M4_MASK
    0U,	// PseudoVSRL_VI_M8
    0U,	// PseudoVSRL_VI_M8_MASK
    0U,	// PseudoVSRL_VI_MF2
    0U,	// PseudoVSRL_VI_MF2_MASK
    0U,	// PseudoVSRL_VI_MF4
    0U,	// PseudoVSRL_VI_MF4_MASK
    0U,	// PseudoVSRL_VI_MF8
    0U,	// PseudoVSRL_VI_MF8_MASK
    0U,	// PseudoVSRL_VV_M1
    0U,	// PseudoVSRL_VV_M1_MASK
    0U,	// PseudoVSRL_VV_M2
    0U,	// PseudoVSRL_VV_M2_MASK
    0U,	// PseudoVSRL_VV_M4
    0U,	// PseudoVSRL_VV_M4_MASK
    0U,	// PseudoVSRL_VV_M8
    0U,	// PseudoVSRL_VV_M8_MASK
    0U,	// PseudoVSRL_VV_MF2
    0U,	// PseudoVSRL_VV_MF2_MASK
    0U,	// PseudoVSRL_VV_MF4
    0U,	// PseudoVSRL_VV_MF4_MASK
    0U,	// PseudoVSRL_VV_MF8
    0U,	// PseudoVSRL_VV_MF8_MASK
    0U,	// PseudoVSRL_VX_M1
    0U,	// PseudoVSRL_VX_M1_MASK
    0U,	// PseudoVSRL_VX_M2
    0U,	// PseudoVSRL_VX_M2_MASK
    0U,	// PseudoVSRL_VX_M4
    0U,	// PseudoVSRL_VX_M4_MASK
    0U,	// PseudoVSRL_VX_M8
    0U,	// PseudoVSRL_VX_M8_MASK
    0U,	// PseudoVSRL_VX_MF2
    0U,	// PseudoVSRL_VX_MF2_MASK
    0U,	// PseudoVSRL_VX_MF4
    0U,	// PseudoVSRL_VX_MF4_MASK
    0U,	// PseudoVSRL_VX_MF8
    0U,	// PseudoVSRL_VX_MF8_MASK
    0U,	// PseudoVSSE16_V_M1
    0U,	// PseudoVSSE16_V_M1_MASK
    0U,	// PseudoVSSE16_V_M2
    0U,	// PseudoVSSE16_V_M2_MASK
    0U,	// PseudoVSSE16_V_M4
    0U,	// PseudoVSSE16_V_M4_MASK
    0U,	// PseudoVSSE16_V_M8
    0U,	// PseudoVSSE16_V_M8_MASK
    0U,	// PseudoVSSE16_V_MF2
    0U,	// PseudoVSSE16_V_MF2_MASK
    0U,	// PseudoVSSE16_V_MF4
    0U,	// PseudoVSSE16_V_MF4_MASK
    0U,	// PseudoVSSE32_V_M1
    0U,	// PseudoVSSE32_V_M1_MASK
    0U,	// PseudoVSSE32_V_M2
    0U,	// PseudoVSSE32_V_M2_MASK
    0U,	// PseudoVSSE32_V_M4
    0U,	// PseudoVSSE32_V_M4_MASK
    0U,	// PseudoVSSE32_V_M8
    0U,	// PseudoVSSE32_V_M8_MASK
    0U,	// PseudoVSSE32_V_MF2
    0U,	// PseudoVSSE32_V_MF2_MASK
    0U,	// PseudoVSSE64_V_M1
    0U,	// PseudoVSSE64_V_M1_MASK
    0U,	// PseudoVSSE64_V_M2
    0U,	// PseudoVSSE64_V_M2_MASK
    0U,	// PseudoVSSE64_V_M4
    0U,	// PseudoVSSE64_V_M4_MASK
    0U,	// PseudoVSSE64_V_M8
    0U,	// PseudoVSSE64_V_M8_MASK
    0U,	// PseudoVSSE8_V_M1
    0U,	// PseudoVSSE8_V_M1_MASK
    0U,	// PseudoVSSE8_V_M2
    0U,	// PseudoVSSE8_V_M2_MASK
    0U,	// PseudoVSSE8_V_M4
    0U,	// PseudoVSSE8_V_M4_MASK
    0U,	// PseudoVSSE8_V_M8
    0U,	// PseudoVSSE8_V_M8_MASK
    0U,	// PseudoVSSE8_V_MF2
    0U,	// PseudoVSSE8_V_MF2_MASK
    0U,	// PseudoVSSE8_V_MF4
    0U,	// PseudoVSSE8_V_MF4_MASK
    0U,	// PseudoVSSE8_V_MF8
    0U,	// PseudoVSSE8_V_MF8_MASK
    0U,	// PseudoVSSEG2E16_V_M1
    0U,	// PseudoVSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSEG2E16_V_M2
    0U,	// PseudoVSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSEG2E16_V_M4
    0U,	// PseudoVSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSEG2E16_V_MF2
    0U,	// PseudoVSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSEG2E16_V_MF4
    0U,	// PseudoVSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSEG2E32_V_M1
    0U,	// PseudoVSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSEG2E32_V_M2
    0U,	// PseudoVSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSEG2E32_V_M4
    0U,	// PseudoVSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSEG2E32_V_MF2
    0U,	// PseudoVSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSEG2E64_V_M1
    0U,	// PseudoVSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSEG2E64_V_M2
    0U,	// PseudoVSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSEG2E64_V_M4
    0U,	// PseudoVSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_M1
    0U,	// PseudoVSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSEG2E8_V_M2
    0U,	// PseudoVSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSEG2E8_V_M4
    0U,	// PseudoVSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_MF2
    0U,	// PseudoVSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSEG2E8_V_MF4
    0U,	// PseudoVSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSEG2E8_V_MF8
    0U,	// PseudoVSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSEG3E16_V_M1
    0U,	// PseudoVSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSEG3E16_V_M2
    0U,	// PseudoVSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSEG3E16_V_MF2
    0U,	// PseudoVSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSEG3E16_V_MF4
    0U,	// PseudoVSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSEG3E32_V_M1
    0U,	// PseudoVSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSEG3E32_V_M2
    0U,	// PseudoVSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSEG3E32_V_MF2
    0U,	// PseudoVSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSEG3E64_V_M1
    0U,	// PseudoVSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSEG3E64_V_M2
    0U,	// PseudoVSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_M1
    0U,	// PseudoVSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSEG3E8_V_M2
    0U,	// PseudoVSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_MF2
    0U,	// PseudoVSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSEG3E8_V_MF4
    0U,	// PseudoVSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSEG3E8_V_MF8
    0U,	// PseudoVSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSEG4E16_V_M1
    0U,	// PseudoVSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSEG4E16_V_M2
    0U,	// PseudoVSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSEG4E16_V_MF2
    0U,	// PseudoVSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSEG4E16_V_MF4
    0U,	// PseudoVSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSEG4E32_V_M1
    0U,	// PseudoVSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSEG4E32_V_M2
    0U,	// PseudoVSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSEG4E32_V_MF2
    0U,	// PseudoVSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSEG4E64_V_M1
    0U,	// PseudoVSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSEG4E64_V_M2
    0U,	// PseudoVSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_M1
    0U,	// PseudoVSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSEG4E8_V_M2
    0U,	// PseudoVSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_MF2
    0U,	// PseudoVSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSEG4E8_V_MF4
    0U,	// PseudoVSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSEG4E8_V_MF8
    0U,	// PseudoVSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSEG5E16_V_M1
    0U,	// PseudoVSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSEG5E16_V_MF2
    0U,	// PseudoVSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSEG5E16_V_MF4
    0U,	// PseudoVSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSEG5E32_V_M1
    0U,	// PseudoVSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSEG5E32_V_MF2
    0U,	// PseudoVSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSEG5E64_V_M1
    0U,	// PseudoVSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_M1
    0U,	// PseudoVSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_MF2
    0U,	// PseudoVSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSEG5E8_V_MF4
    0U,	// PseudoVSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSEG5E8_V_MF8
    0U,	// PseudoVSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSEG6E16_V_M1
    0U,	// PseudoVSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSEG6E16_V_MF2
    0U,	// PseudoVSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSEG6E16_V_MF4
    0U,	// PseudoVSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSEG6E32_V_M1
    0U,	// PseudoVSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSEG6E32_V_MF2
    0U,	// PseudoVSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSEG6E64_V_M1
    0U,	// PseudoVSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_M1
    0U,	// PseudoVSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_MF2
    0U,	// PseudoVSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSEG6E8_V_MF4
    0U,	// PseudoVSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSEG6E8_V_MF8
    0U,	// PseudoVSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSEG7E16_V_M1
    0U,	// PseudoVSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSEG7E16_V_MF2
    0U,	// PseudoVSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSEG7E16_V_MF4
    0U,	// PseudoVSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSEG7E32_V_M1
    0U,	// PseudoVSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSEG7E32_V_MF2
    0U,	// PseudoVSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSEG7E64_V_M1
    0U,	// PseudoVSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_M1
    0U,	// PseudoVSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_MF2
    0U,	// PseudoVSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSEG7E8_V_MF4
    0U,	// PseudoVSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSEG7E8_V_MF8
    0U,	// PseudoVSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSEG8E16_V_M1
    0U,	// PseudoVSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSEG8E16_V_MF2
    0U,	// PseudoVSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSEG8E16_V_MF4
    0U,	// PseudoVSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSEG8E32_V_M1
    0U,	// PseudoVSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSEG8E32_V_MF2
    0U,	// PseudoVSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSEG8E64_V_M1
    0U,	// PseudoVSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_M1
    0U,	// PseudoVSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_MF2
    0U,	// PseudoVSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSEG8E8_V_MF4
    0U,	// PseudoVSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSEG8E8_V_MF8
    0U,	// PseudoVSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSRA_VI_M1
    0U,	// PseudoVSSRA_VI_M1_MASK
    0U,	// PseudoVSSRA_VI_M2
    0U,	// PseudoVSSRA_VI_M2_MASK
    0U,	// PseudoVSSRA_VI_M4
    0U,	// PseudoVSSRA_VI_M4_MASK
    0U,	// PseudoVSSRA_VI_M8
    0U,	// PseudoVSSRA_VI_M8_MASK
    0U,	// PseudoVSSRA_VI_MF2
    0U,	// PseudoVSSRA_VI_MF2_MASK
    0U,	// PseudoVSSRA_VI_MF4
    0U,	// PseudoVSSRA_VI_MF4_MASK
    0U,	// PseudoVSSRA_VI_MF8
    0U,	// PseudoVSSRA_VI_MF8_MASK
    0U,	// PseudoVSSRA_VV_M1
    0U,	// PseudoVSSRA_VV_M1_MASK
    0U,	// PseudoVSSRA_VV_M2
    0U,	// PseudoVSSRA_VV_M2_MASK
    0U,	// PseudoVSSRA_VV_M4
    0U,	// PseudoVSSRA_VV_M4_MASK
    0U,	// PseudoVSSRA_VV_M8
    0U,	// PseudoVSSRA_VV_M8_MASK
    0U,	// PseudoVSSRA_VV_MF2
    0U,	// PseudoVSSRA_VV_MF2_MASK
    0U,	// PseudoVSSRA_VV_MF4
    0U,	// PseudoVSSRA_VV_MF4_MASK
    0U,	// PseudoVSSRA_VV_MF8
    0U,	// PseudoVSSRA_VV_MF8_MASK
    0U,	// PseudoVSSRA_VX_M1
    0U,	// PseudoVSSRA_VX_M1_MASK
    0U,	// PseudoVSSRA_VX_M2
    0U,	// PseudoVSSRA_VX_M2_MASK
    0U,	// PseudoVSSRA_VX_M4
    0U,	// PseudoVSSRA_VX_M4_MASK
    0U,	// PseudoVSSRA_VX_M8
    0U,	// PseudoVSSRA_VX_M8_MASK
    0U,	// PseudoVSSRA_VX_MF2
    0U,	// PseudoVSSRA_VX_MF2_MASK
    0U,	// PseudoVSSRA_VX_MF4
    0U,	// PseudoVSSRA_VX_MF4_MASK
    0U,	// PseudoVSSRA_VX_MF8
    0U,	// PseudoVSSRA_VX_MF8_MASK
    0U,	// PseudoVSSRL_VI_M1
    0U,	// PseudoVSSRL_VI_M1_MASK
    0U,	// PseudoVSSRL_VI_M2
    0U,	// PseudoVSSRL_VI_M2_MASK
    0U,	// PseudoVSSRL_VI_M4
    0U,	// PseudoVSSRL_VI_M4_MASK
    0U,	// PseudoVSSRL_VI_M8
    0U,	// PseudoVSSRL_VI_M8_MASK
    0U,	// PseudoVSSRL_VI_MF2
    0U,	// PseudoVSSRL_VI_MF2_MASK
    0U,	// PseudoVSSRL_VI_MF4
    0U,	// PseudoVSSRL_VI_MF4_MASK
    0U,	// PseudoVSSRL_VI_MF8
    0U,	// PseudoVSSRL_VI_MF8_MASK
    0U,	// PseudoVSSRL_VV_M1
    0U,	// PseudoVSSRL_VV_M1_MASK
    0U,	// PseudoVSSRL_VV_M2
    0U,	// PseudoVSSRL_VV_M2_MASK
    0U,	// PseudoVSSRL_VV_M4
    0U,	// PseudoVSSRL_VV_M4_MASK
    0U,	// PseudoVSSRL_VV_M8
    0U,	// PseudoVSSRL_VV_M8_MASK
    0U,	// PseudoVSSRL_VV_MF2
    0U,	// PseudoVSSRL_VV_MF2_MASK
    0U,	// PseudoVSSRL_VV_MF4
    0U,	// PseudoVSSRL_VV_MF4_MASK
    0U,	// PseudoVSSRL_VV_MF8
    0U,	// PseudoVSSRL_VV_MF8_MASK
    0U,	// PseudoVSSRL_VX_M1
    0U,	// PseudoVSSRL_VX_M1_MASK
    0U,	// PseudoVSSRL_VX_M2
    0U,	// PseudoVSSRL_VX_M2_MASK
    0U,	// PseudoVSSRL_VX_M4
    0U,	// PseudoVSSRL_VX_M4_MASK
    0U,	// PseudoVSSRL_VX_M8
    0U,	// PseudoVSSRL_VX_M8_MASK
    0U,	// PseudoVSSRL_VX_MF2
    0U,	// PseudoVSSRL_VX_MF2_MASK
    0U,	// PseudoVSSRL_VX_MF4
    0U,	// PseudoVSSRL_VX_MF4_MASK
    0U,	// PseudoVSSRL_VX_MF8
    0U,	// PseudoVSSRL_VX_MF8_MASK
    0U,	// PseudoVSSSEG2E16_V_M1
    0U,	// PseudoVSSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSSEG2E16_V_M2
    0U,	// PseudoVSSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSSEG2E16_V_M4
    0U,	// PseudoVSSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSSEG2E16_V_MF2
    0U,	// PseudoVSSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSSEG2E16_V_MF4
    0U,	// PseudoVSSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSSEG2E32_V_M1
    0U,	// PseudoVSSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSSEG2E32_V_M2
    0U,	// PseudoVSSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSSEG2E32_V_M4
    0U,	// PseudoVSSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSSEG2E32_V_MF2
    0U,	// PseudoVSSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSSEG2E64_V_M1
    0U,	// PseudoVSSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSSEG2E64_V_M2
    0U,	// PseudoVSSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSSEG2E64_V_M4
    0U,	// PseudoVSSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_M1
    0U,	// PseudoVSSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSSEG2E8_V_M2
    0U,	// PseudoVSSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSSEG2E8_V_M4
    0U,	// PseudoVSSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF2
    0U,	// PseudoVSSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSSEG2E8_V_MF4
    0U,	// PseudoVSSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF8
    0U,	// PseudoVSSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSSEG3E16_V_M1
    0U,	// PseudoVSSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSSEG3E16_V_M2
    0U,	// PseudoVSSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF2
    0U,	// PseudoVSSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF4
    0U,	// PseudoVSSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSSEG3E32_V_M1
    0U,	// PseudoVSSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSSEG3E32_V_M2
    0U,	// PseudoVSSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSSEG3E32_V_MF2
    0U,	// PseudoVSSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSSEG3E64_V_M1
    0U,	// PseudoVSSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSSEG3E64_V_M2
    0U,	// PseudoVSSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_M1
    0U,	// PseudoVSSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSSEG3E8_V_M2
    0U,	// PseudoVSSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF2
    0U,	// PseudoVSSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF4
    0U,	// PseudoVSSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSSEG3E8_V_MF8
    0U,	// PseudoVSSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSSEG4E16_V_M1
    0U,	// PseudoVSSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSSEG4E16_V_M2
    0U,	// PseudoVSSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF2
    0U,	// PseudoVSSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF4
    0U,	// PseudoVSSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSSEG4E32_V_M1
    0U,	// PseudoVSSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSSEG4E32_V_M2
    0U,	// PseudoVSSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSSEG4E32_V_MF2
    0U,	// PseudoVSSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSSEG4E64_V_M1
    0U,	// PseudoVSSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSSEG4E64_V_M2
    0U,	// PseudoVSSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_M1
    0U,	// PseudoVSSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSSEG4E8_V_M2
    0U,	// PseudoVSSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF2
    0U,	// PseudoVSSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF4
    0U,	// PseudoVSSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSSEG4E8_V_MF8
    0U,	// PseudoVSSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSSEG5E16_V_M1
    0U,	// PseudoVSSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSSEG5E16_V_MF2
    0U,	// PseudoVSSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSSEG5E16_V_MF4
    0U,	// PseudoVSSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSSEG5E32_V_M1
    0U,	// PseudoVSSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSSEG5E32_V_MF2
    0U,	// PseudoVSSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSSEG5E64_V_M1
    0U,	// PseudoVSSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_M1
    0U,	// PseudoVSSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_MF2
    0U,	// PseudoVSSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSSEG5E8_V_MF4
    0U,	// PseudoVSSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSSEG5E8_V_MF8
    0U,	// PseudoVSSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSSEG6E16_V_M1
    0U,	// PseudoVSSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSSEG6E16_V_MF2
    0U,	// PseudoVSSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSSEG6E16_V_MF4
    0U,	// PseudoVSSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSSEG6E32_V_M1
    0U,	// PseudoVSSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSSEG6E32_V_MF2
    0U,	// PseudoVSSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSSEG6E64_V_M1
    0U,	// PseudoVSSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_M1
    0U,	// PseudoVSSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_MF2
    0U,	// PseudoVSSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSSEG6E8_V_MF4
    0U,	// PseudoVSSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSSEG6E8_V_MF8
    0U,	// PseudoVSSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSSEG7E16_V_M1
    0U,	// PseudoVSSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSSEG7E16_V_MF2
    0U,	// PseudoVSSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSSEG7E16_V_MF4
    0U,	// PseudoVSSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSSEG7E32_V_M1
    0U,	// PseudoVSSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSSEG7E32_V_MF2
    0U,	// PseudoVSSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSSEG7E64_V_M1
    0U,	// PseudoVSSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_M1
    0U,	// PseudoVSSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_MF2
    0U,	// PseudoVSSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSSEG7E8_V_MF4
    0U,	// PseudoVSSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSSEG7E8_V_MF8
    0U,	// PseudoVSSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSSEG8E16_V_M1
    0U,	// PseudoVSSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSSEG8E16_V_MF2
    0U,	// PseudoVSSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSSEG8E16_V_MF4
    0U,	// PseudoVSSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSSEG8E32_V_M1
    0U,	// PseudoVSSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSSEG8E32_V_MF2
    0U,	// PseudoVSSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSSEG8E64_V_M1
    0U,	// PseudoVSSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_M1
    0U,	// PseudoVSSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_MF2
    0U,	// PseudoVSSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSSEG8E8_V_MF4
    0U,	// PseudoVSSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSSEG8E8_V_MF8
    0U,	// PseudoVSSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSUBU_VV_M1
    0U,	// PseudoVSSUBU_VV_M1_MASK
    0U,	// PseudoVSSUBU_VV_M2
    0U,	// PseudoVSSUBU_VV_M2_MASK
    0U,	// PseudoVSSUBU_VV_M4
    0U,	// PseudoVSSUBU_VV_M4_MASK
    0U,	// PseudoVSSUBU_VV_M8
    0U,	// PseudoVSSUBU_VV_M8_MASK
    0U,	// PseudoVSSUBU_VV_MF2
    0U,	// PseudoVSSUBU_VV_MF2_MASK
    0U,	// PseudoVSSUBU_VV_MF4
    0U,	// PseudoVSSUBU_VV_MF4_MASK
    0U,	// PseudoVSSUBU_VV_MF8
    0U,	// PseudoVSSUBU_VV_MF8_MASK
    0U,	// PseudoVSSUBU_VX_M1
    0U,	// PseudoVSSUBU_VX_M1_MASK
    0U,	// PseudoVSSUBU_VX_M2
    0U,	// PseudoVSSUBU_VX_M2_MASK
    0U,	// PseudoVSSUBU_VX_M4
    0U,	// PseudoVSSUBU_VX_M4_MASK
    0U,	// PseudoVSSUBU_VX_M8
    0U,	// PseudoVSSUBU_VX_M8_MASK
    0U,	// PseudoVSSUBU_VX_MF2
    0U,	// PseudoVSSUBU_VX_MF2_MASK
    0U,	// PseudoVSSUBU_VX_MF4
    0U,	// PseudoVSSUBU_VX_MF4_MASK
    0U,	// PseudoVSSUBU_VX_MF8
    0U,	// PseudoVSSUBU_VX_MF8_MASK
    0U,	// PseudoVSSUB_VV_M1
    0U,	// PseudoVSSUB_VV_M1_MASK
    0U,	// PseudoVSSUB_VV_M2
    0U,	// PseudoVSSUB_VV_M2_MASK
    0U,	// PseudoVSSUB_VV_M4
    0U,	// PseudoVSSUB_VV_M4_MASK
    0U,	// PseudoVSSUB_VV_M8
    0U,	// PseudoVSSUB_VV_M8_MASK
    0U,	// PseudoVSSUB_VV_MF2
    0U,	// PseudoVSSUB_VV_MF2_MASK
    0U,	// PseudoVSSUB_VV_MF4
    0U,	// PseudoVSSUB_VV_MF4_MASK
    0U,	// PseudoVSSUB_VV_MF8
    0U,	// PseudoVSSUB_VV_MF8_MASK
    0U,	// PseudoVSSUB_VX_M1
    0U,	// PseudoVSSUB_VX_M1_MASK
    0U,	// PseudoVSSUB_VX_M2
    0U,	// PseudoVSSUB_VX_M2_MASK
    0U,	// PseudoVSSUB_VX_M4
    0U,	// PseudoVSSUB_VX_M4_MASK
    0U,	// PseudoVSSUB_VX_M8
    0U,	// PseudoVSSUB_VX_M8_MASK
    0U,	// PseudoVSSUB_VX_MF2
    0U,	// PseudoVSSUB_VX_MF2_MASK
    0U,	// PseudoVSSUB_VX_MF4
    0U,	// PseudoVSSUB_VX_MF4_MASK
    0U,	// PseudoVSSUB_VX_MF8
    0U,	// PseudoVSSUB_VX_MF8_MASK
    0U,	// PseudoVSUB_VV_M1
    0U,	// PseudoVSUB_VV_M1_MASK
    0U,	// PseudoVSUB_VV_M2
    0U,	// PseudoVSUB_VV_M2_MASK
    0U,	// PseudoVSUB_VV_M4
    0U,	// PseudoVSUB_VV_M4_MASK
    0U,	// PseudoVSUB_VV_M8
    0U,	// PseudoVSUB_VV_M8_MASK
    0U,	// PseudoVSUB_VV_MF2
    0U,	// PseudoVSUB_VV_MF2_MASK
    0U,	// PseudoVSUB_VV_MF4
    0U,	// PseudoVSUB_VV_MF4_MASK
    0U,	// PseudoVSUB_VV_MF8
    0U,	// PseudoVSUB_VV_MF8_MASK
    0U,	// PseudoVSUB_VX_M1
    0U,	// PseudoVSUB_VX_M1_MASK
    0U,	// PseudoVSUB_VX_M2
    0U,	// PseudoVSUB_VX_M2_MASK
    0U,	// PseudoVSUB_VX_M4
    0U,	// PseudoVSUB_VX_M4_MASK
    0U,	// PseudoVSUB_VX_M8
    0U,	// PseudoVSUB_VX_M8_MASK
    0U,	// PseudoVSUB_VX_MF2
    0U,	// PseudoVSUB_VX_MF2_MASK
    0U,	// PseudoVSUB_VX_MF4
    0U,	// PseudoVSUB_VX_MF4_MASK
    0U,	// PseudoVSUB_VX_MF8
    0U,	// PseudoVSUB_VX_MF8_MASK
    0U,	// PseudoVSUXEI16_V_M1_M1
    0U,	// PseudoVSUXEI16_V_M1_M1_MASK
    0U,	// PseudoVSUXEI16_V_M1_M2
    0U,	// PseudoVSUXEI16_V_M1_M2_MASK
    0U,	// PseudoVSUXEI16_V_M1_M4
    0U,	// PseudoVSUXEI16_V_M1_M4_MASK
    0U,	// PseudoVSUXEI16_V_M1_MF2
    0U,	// PseudoVSUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M1
    0U,	// PseudoVSUXEI16_V_M2_M1_MASK
    0U,	// PseudoVSUXEI16_V_M2_M2
    0U,	// PseudoVSUXEI16_V_M2_M2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M4
    0U,	// PseudoVSUXEI16_V_M2_M4_MASK
    0U,	// PseudoVSUXEI16_V_M2_M8
    0U,	// PseudoVSUXEI16_V_M2_M8_MASK
    0U,	// PseudoVSUXEI16_V_M4_M2
    0U,	// PseudoVSUXEI16_V_M4_M2_MASK
    0U,	// PseudoVSUXEI16_V_M4_M4
    0U,	// PseudoVSUXEI16_V_M4_M4_MASK
    0U,	// PseudoVSUXEI16_V_M4_M8
    0U,	// PseudoVSUXEI16_V_M4_M8_MASK
    0U,	// PseudoVSUXEI16_V_M8_M4
    0U,	// PseudoVSUXEI16_V_M8_M4_MASK
    0U,	// PseudoVSUXEI16_V_M8_M8
    0U,	// PseudoVSUXEI16_V_M8_M8_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M1
    0U,	// PseudoVSUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M2
    0U,	// PseudoVSUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF2
    0U,	// PseudoVSUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF4
    0U,	// PseudoVSUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M1
    0U,	// PseudoVSUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF2
    0U,	// PseudoVSUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF4
    0U,	// PseudoVSUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF8
    0U,	// PseudoVSUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M1_M1
    0U,	// PseudoVSUXEI32_V_M1_M1_MASK
    0U,	// PseudoVSUXEI32_V_M1_M2
    0U,	// PseudoVSUXEI32_V_M1_M2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF2
    0U,	// PseudoVSUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF4
    0U,	// PseudoVSUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M2_M1
    0U,	// PseudoVSUXEI32_V_M2_M1_MASK
    0U,	// PseudoVSUXEI32_V_M2_M2
    0U,	// PseudoVSUXEI32_V_M2_M2_MASK
    0U,	// PseudoVSUXEI32_V_M2_M4
    0U,	// PseudoVSUXEI32_V_M2_M4_MASK
    0U,	// PseudoVSUXEI32_V_M2_MF2
    0U,	// PseudoVSUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M1
    0U,	// PseudoVSUXEI32_V_M4_M1_MASK
    0U,	// PseudoVSUXEI32_V_M4_M2
    0U,	// PseudoVSUXEI32_V_M4_M2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M4
    0U,	// PseudoVSUXEI32_V_M4_M4_MASK
    0U,	// PseudoVSUXEI32_V_M4_M8
    0U,	// PseudoVSUXEI32_V_M4_M8_MASK
    0U,	// PseudoVSUXEI32_V_M8_M2
    0U,	// PseudoVSUXEI32_V_M8_M2_MASK
    0U,	// PseudoVSUXEI32_V_M8_M4
    0U,	// PseudoVSUXEI32_V_M8_M4_MASK
    0U,	// PseudoVSUXEI32_V_M8_M8
    0U,	// PseudoVSUXEI32_V_M8_M8_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M1
    0U,	// PseudoVSUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF2
    0U,	// PseudoVSUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF4
    0U,	// PseudoVSUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF8
    0U,	// PseudoVSUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M1_M1
    0U,	// PseudoVSUXEI64_V_M1_M1_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF2
    0U,	// PseudoVSUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF4
    0U,	// PseudoVSUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF8
    0U,	// PseudoVSUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M2_M1
    0U,	// PseudoVSUXEI64_V_M2_M1_MASK
    0U,	// PseudoVSUXEI64_V_M2_M2
    0U,	// PseudoVSUXEI64_V_M2_M2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF2
    0U,	// PseudoVSUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF4
    0U,	// PseudoVSUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M4_M1
    0U,	// PseudoVSUXEI64_V_M4_M1_MASK
    0U,	// PseudoVSUXEI64_V_M4_M2
    0U,	// PseudoVSUXEI64_V_M4_M2_MASK
    0U,	// PseudoVSUXEI64_V_M4_M4
    0U,	// PseudoVSUXEI64_V_M4_M4_MASK
    0U,	// PseudoVSUXEI64_V_M4_MF2
    0U,	// PseudoVSUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M1
    0U,	// PseudoVSUXEI64_V_M8_M1_MASK
    0U,	// PseudoVSUXEI64_V_M8_M2
    0U,	// PseudoVSUXEI64_V_M8_M2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M4
    0U,	// PseudoVSUXEI64_V_M8_M4_MASK
    0U,	// PseudoVSUXEI64_V_M8_M8
    0U,	// PseudoVSUXEI64_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_M1_M1
    0U,	// PseudoVSUXEI8_V_M1_M1_MASK
    0U,	// PseudoVSUXEI8_V_M1_M2
    0U,	// PseudoVSUXEI8_V_M1_M2_MASK
    0U,	// PseudoVSUXEI8_V_M1_M4
    0U,	// PseudoVSUXEI8_V_M1_M4_MASK
    0U,	// PseudoVSUXEI8_V_M1_M8
    0U,	// PseudoVSUXEI8_V_M1_M8_MASK
    0U,	// PseudoVSUXEI8_V_M2_M2
    0U,	// PseudoVSUXEI8_V_M2_M2_MASK
    0U,	// PseudoVSUXEI8_V_M2_M4
    0U,	// PseudoVSUXEI8_V_M2_M4_MASK
    0U,	// PseudoVSUXEI8_V_M2_M8
    0U,	// PseudoVSUXEI8_V_M2_M8_MASK
    0U,	// PseudoVSUXEI8_V_M4_M4
    0U,	// PseudoVSUXEI8_V_M4_M4_MASK
    0U,	// PseudoVSUXEI8_V_M4_M8
    0U,	// PseudoVSUXEI8_V_M4_M8_MASK
    0U,	// PseudoVSUXEI8_V_M8_M8
    0U,	// PseudoVSUXEI8_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M1
    0U,	// PseudoVSUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M2
    0U,	// PseudoVSUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M4
    0U,	// PseudoVSUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXEI8_V_MF2_MF2
    0U,	// PseudoVSUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M1
    0U,	// PseudoVSUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M2
    0U,	// PseudoVSUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF2
    0U,	// PseudoVSUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF4
    0U,	// PseudoVSUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M1
    0U,	// PseudoVSUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF2
    0U,	// PseudoVSUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF4
    0U,	// PseudoVSUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF8
    0U,	// PseudoVSUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVWADDU_VV_M1
    0U,	// PseudoVWADDU_VV_M1_MASK
    0U,	// PseudoVWADDU_VV_M2
    0U,	// PseudoVWADDU_VV_M2_MASK
    0U,	// PseudoVWADDU_VV_M4
    0U,	// PseudoVWADDU_VV_M4_MASK
    0U,	// PseudoVWADDU_VV_MF2
    0U,	// PseudoVWADDU_VV_MF2_MASK
    0U,	// PseudoVWADDU_VV_MF4
    0U,	// PseudoVWADDU_VV_MF4_MASK
    0U,	// PseudoVWADDU_VV_MF8
    0U,	// PseudoVWADDU_VV_MF8_MASK
    0U,	// PseudoVWADDU_VX_M1
    0U,	// PseudoVWADDU_VX_M1_MASK
    0U,	// PseudoVWADDU_VX_M2
    0U,	// PseudoVWADDU_VX_M2_MASK
    0U,	// PseudoVWADDU_VX_M4
    0U,	// PseudoVWADDU_VX_M4_MASK
    0U,	// PseudoVWADDU_VX_MF2
    0U,	// PseudoVWADDU_VX_MF2_MASK
    0U,	// PseudoVWADDU_VX_MF4
    0U,	// PseudoVWADDU_VX_MF4_MASK
    0U,	// PseudoVWADDU_VX_MF8
    0U,	// PseudoVWADDU_VX_MF8_MASK
    0U,	// PseudoVWADDU_WV_M1
    0U,	// PseudoVWADDU_WV_M1_MASK
    0U,	// PseudoVWADDU_WV_M1_MASK_TIED
    0U,	// PseudoVWADDU_WV_M1_TIED
    0U,	// PseudoVWADDU_WV_M2
    0U,	// PseudoVWADDU_WV_M2_MASK
    0U,	// PseudoVWADDU_WV_M2_MASK_TIED
    0U,	// PseudoVWADDU_WV_M2_TIED
    0U,	// PseudoVWADDU_WV_M4
    0U,	// PseudoVWADDU_WV_M4_MASK
    0U,	// PseudoVWADDU_WV_M4_MASK_TIED
    0U,	// PseudoVWADDU_WV_M4_TIED
    0U,	// PseudoVWADDU_WV_MF2
    0U,	// PseudoVWADDU_WV_MF2_MASK
    0U,	// PseudoVWADDU_WV_MF2_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF2_TIED
    0U,	// PseudoVWADDU_WV_MF4
    0U,	// PseudoVWADDU_WV_MF4_MASK
    0U,	// PseudoVWADDU_WV_MF4_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF4_TIED
    0U,	// PseudoVWADDU_WV_MF8
    0U,	// PseudoVWADDU_WV_MF8_MASK
    0U,	// PseudoVWADDU_WV_MF8_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF8_TIED
    0U,	// PseudoVWADDU_WX_M1
    0U,	// PseudoVWADDU_WX_M1_MASK
    0U,	// PseudoVWADDU_WX_M2
    0U,	// PseudoVWADDU_WX_M2_MASK
    0U,	// PseudoVWADDU_WX_M4
    0U,	// PseudoVWADDU_WX_M4_MASK
    0U,	// PseudoVWADDU_WX_MF2
    0U,	// PseudoVWADDU_WX_MF2_MASK
    0U,	// PseudoVWADDU_WX_MF4
    0U,	// PseudoVWADDU_WX_MF4_MASK
    0U,	// PseudoVWADDU_WX_MF8
    0U,	// PseudoVWADDU_WX_MF8_MASK
    0U,	// PseudoVWADD_VV_M1
    0U,	// PseudoVWADD_VV_M1_MASK
    0U,	// PseudoVWADD_VV_M2
    0U,	// PseudoVWADD_VV_M2_MASK
    0U,	// PseudoVWADD_VV_M4
    0U,	// PseudoVWADD_VV_M4_MASK
    0U,	// PseudoVWADD_VV_MF2
    0U,	// PseudoVWADD_VV_MF2_MASK
    0U,	// PseudoVWADD_VV_MF4
    0U,	// PseudoVWADD_VV_MF4_MASK
    0U,	// PseudoVWADD_VV_MF8
    0U,	// PseudoVWADD_VV_MF8_MASK
    0U,	// PseudoVWADD_VX_M1
    0U,	// PseudoVWADD_VX_M1_MASK
    0U,	// PseudoVWADD_VX_M2
    0U,	// PseudoVWADD_VX_M2_MASK
    0U,	// PseudoVWADD_VX_M4
    0U,	// PseudoVWADD_VX_M4_MASK
    0U,	// PseudoVWADD_VX_MF2
    0U,	// PseudoVWADD_VX_MF2_MASK
    0U,	// PseudoVWADD_VX_MF4
    0U,	// PseudoVWADD_VX_MF4_MASK
    0U,	// PseudoVWADD_VX_MF8
    0U,	// PseudoVWADD_VX_MF8_MASK
    0U,	// PseudoVWADD_WV_M1
    0U,	// PseudoVWADD_WV_M1_MASK
    0U,	// PseudoVWADD_WV_M1_MASK_TIED
    0U,	// PseudoVWADD_WV_M1_TIED
    0U,	// PseudoVWADD_WV_M2
    0U,	// PseudoVWADD_WV_M2_MASK
    0U,	// PseudoVWADD_WV_M2_MASK_TIED
    0U,	// PseudoVWADD_WV_M2_TIED
    0U,	// PseudoVWADD_WV_M4
    0U,	// PseudoVWADD_WV_M4_MASK
    0U,	// PseudoVWADD_WV_M4_MASK_TIED
    0U,	// PseudoVWADD_WV_M4_TIED
    0U,	// PseudoVWADD_WV_MF2
    0U,	// PseudoVWADD_WV_MF2_MASK
    0U,	// PseudoVWADD_WV_MF2_MASK_TIED
    0U,	// PseudoVWADD_WV_MF2_TIED
    0U,	// PseudoVWADD_WV_MF4
    0U,	// PseudoVWADD_WV_MF4_MASK
    0U,	// PseudoVWADD_WV_MF4_MASK_TIED
    0U,	// PseudoVWADD_WV_MF4_TIED
    0U,	// PseudoVWADD_WV_MF8
    0U,	// PseudoVWADD_WV_MF8_MASK
    0U,	// PseudoVWADD_WV_MF8_MASK_TIED
    0U,	// PseudoVWADD_WV_MF8_TIED
    0U,	// PseudoVWADD_WX_M1
    0U,	// PseudoVWADD_WX_M1_MASK
    0U,	// PseudoVWADD_WX_M2
    0U,	// PseudoVWADD_WX_M2_MASK
    0U,	// PseudoVWADD_WX_M4
    0U,	// PseudoVWADD_WX_M4_MASK
    0U,	// PseudoVWADD_WX_MF2
    0U,	// PseudoVWADD_WX_MF2_MASK
    0U,	// PseudoVWADD_WX_MF4
    0U,	// PseudoVWADD_WX_MF4_MASK
    0U,	// PseudoVWADD_WX_MF8
    0U,	// PseudoVWADD_WX_MF8_MASK
    0U,	// PseudoVWMACCSU_VV_M1
    0U,	// PseudoVWMACCSU_VV_M1_MASK
    0U,	// PseudoVWMACCSU_VV_M2
    0U,	// PseudoVWMACCSU_VV_M2_MASK
    0U,	// PseudoVWMACCSU_VV_M4
    0U,	// PseudoVWMACCSU_VV_M4_MASK
    0U,	// PseudoVWMACCSU_VV_MF2
    0U,	// PseudoVWMACCSU_VV_MF2_MASK
    0U,	// PseudoVWMACCSU_VV_MF4
    0U,	// PseudoVWMACCSU_VV_MF4_MASK
    0U,	// PseudoVWMACCSU_VV_MF8
    0U,	// PseudoVWMACCSU_VV_MF8_MASK
    0U,	// PseudoVWMACCSU_VX_M1
    0U,	// PseudoVWMACCSU_VX_M1_MASK
    0U,	// PseudoVWMACCSU_VX_M2
    0U,	// PseudoVWMACCSU_VX_M2_MASK
    0U,	// PseudoVWMACCSU_VX_M4
    0U,	// PseudoVWMACCSU_VX_M4_MASK
    0U,	// PseudoVWMACCSU_VX_MF2
    0U,	// PseudoVWMACCSU_VX_MF2_MASK
    0U,	// PseudoVWMACCSU_VX_MF4
    0U,	// PseudoVWMACCSU_VX_MF4_MASK
    0U,	// PseudoVWMACCSU_VX_MF8
    0U,	// PseudoVWMACCSU_VX_MF8_MASK
    0U,	// PseudoVWMACCUS_VX_M1
    0U,	// PseudoVWMACCUS_VX_M1_MASK
    0U,	// PseudoVWMACCUS_VX_M2
    0U,	// PseudoVWMACCUS_VX_M2_MASK
    0U,	// PseudoVWMACCUS_VX_M4
    0U,	// PseudoVWMACCUS_VX_M4_MASK
    0U,	// PseudoVWMACCUS_VX_MF2
    0U,	// PseudoVWMACCUS_VX_MF2_MASK
    0U,	// PseudoVWMACCUS_VX_MF4
    0U,	// PseudoVWMACCUS_VX_MF4_MASK
    0U,	// PseudoVWMACCUS_VX_MF8
    0U,	// PseudoVWMACCUS_VX_MF8_MASK
    0U,	// PseudoVWMACCU_VV_M1
    0U,	// PseudoVWMACCU_VV_M1_MASK
    0U,	// PseudoVWMACCU_VV_M2
    0U,	// PseudoVWMACCU_VV_M2_MASK
    0U,	// PseudoVWMACCU_VV_M4
    0U,	// PseudoVWMACCU_VV_M4_MASK
    0U,	// PseudoVWMACCU_VV_MF2
    0U,	// PseudoVWMACCU_VV_MF2_MASK
    0U,	// PseudoVWMACCU_VV_MF4
    0U,	// PseudoVWMACCU_VV_MF4_MASK
    0U,	// PseudoVWMACCU_VV_MF8
    0U,	// PseudoVWMACCU_VV_MF8_MASK
    0U,	// PseudoVWMACCU_VX_M1
    0U,	// PseudoVWMACCU_VX_M1_MASK
    0U,	// PseudoVWMACCU_VX_M2
    0U,	// PseudoVWMACCU_VX_M2_MASK
    0U,	// PseudoVWMACCU_VX_M4
    0U,	// PseudoVWMACCU_VX_M4_MASK
    0U,	// PseudoVWMACCU_VX_MF2
    0U,	// PseudoVWMACCU_VX_MF2_MASK
    0U,	// PseudoVWMACCU_VX_MF4
    0U,	// PseudoVWMACCU_VX_MF4_MASK
    0U,	// PseudoVWMACCU_VX_MF8
    0U,	// PseudoVWMACCU_VX_MF8_MASK
    0U,	// PseudoVWMACC_VV_M1
    0U,	// PseudoVWMACC_VV_M1_MASK
    0U,	// PseudoVWMACC_VV_M2
    0U,	// PseudoVWMACC_VV_M2_MASK
    0U,	// PseudoVWMACC_VV_M4
    0U,	// PseudoVWMACC_VV_M4_MASK
    0U,	// PseudoVWMACC_VV_MF2
    0U,	// PseudoVWMACC_VV_MF2_MASK
    0U,	// PseudoVWMACC_VV_MF4
    0U,	// PseudoVWMACC_VV_MF4_MASK
    0U,	// PseudoVWMACC_VV_MF8
    0U,	// PseudoVWMACC_VV_MF8_MASK
    0U,	// PseudoVWMACC_VX_M1
    0U,	// PseudoVWMACC_VX_M1_MASK
    0U,	// PseudoVWMACC_VX_M2
    0U,	// PseudoVWMACC_VX_M2_MASK
    0U,	// PseudoVWMACC_VX_M4
    0U,	// PseudoVWMACC_VX_M4_MASK
    0U,	// PseudoVWMACC_VX_MF2
    0U,	// PseudoVWMACC_VX_MF2_MASK
    0U,	// PseudoVWMACC_VX_MF4
    0U,	// PseudoVWMACC_VX_MF4_MASK
    0U,	// PseudoVWMACC_VX_MF8
    0U,	// PseudoVWMACC_VX_MF8_MASK
    0U,	// PseudoVWMULSU_VV_M1
    0U,	// PseudoVWMULSU_VV_M1_MASK
    0U,	// PseudoVWMULSU_VV_M2
    0U,	// PseudoVWMULSU_VV_M2_MASK
    0U,	// PseudoVWMULSU_VV_M4
    0U,	// PseudoVWMULSU_VV_M4_MASK
    0U,	// PseudoVWMULSU_VV_MF2
    0U,	// PseudoVWMULSU_VV_MF2_MASK
    0U,	// PseudoVWMULSU_VV_MF4
    0U,	// PseudoVWMULSU_VV_MF4_MASK
    0U,	// PseudoVWMULSU_VV_MF8
    0U,	// PseudoVWMULSU_VV_MF8_MASK
    0U,	// PseudoVWMULSU_VX_M1
    0U,	// PseudoVWMULSU_VX_M1_MASK
    0U,	// PseudoVWMULSU_VX_M2
    0U,	// PseudoVWMULSU_VX_M2_MASK
    0U,	// PseudoVWMULSU_VX_M4
    0U,	// PseudoVWMULSU_VX_M4_MASK
    0U,	// PseudoVWMULSU_VX_MF2
    0U,	// PseudoVWMULSU_VX_MF2_MASK
    0U,	// PseudoVWMULSU_VX_MF4
    0U,	// PseudoVWMULSU_VX_MF4_MASK
    0U,	// PseudoVWMULSU_VX_MF8
    0U,	// PseudoVWMULSU_VX_MF8_MASK
    0U,	// PseudoVWMULU_VV_M1
    0U,	// PseudoVWMULU_VV_M1_MASK
    0U,	// PseudoVWMULU_VV_M2
    0U,	// PseudoVWMULU_VV_M2_MASK
    0U,	// PseudoVWMULU_VV_M4
    0U,	// PseudoVWMULU_VV_M4_MASK
    0U,	// PseudoVWMULU_VV_MF2
    0U,	// PseudoVWMULU_VV_MF2_MASK
    0U,	// PseudoVWMULU_VV_MF4
    0U,	// PseudoVWMULU_VV_MF4_MASK
    0U,	// PseudoVWMULU_VV_MF8
    0U,	// PseudoVWMULU_VV_MF8_MASK
    0U,	// PseudoVWMULU_VX_M1
    0U,	// PseudoVWMULU_VX_M1_MASK
    0U,	// PseudoVWMULU_VX_M2
    0U,	// PseudoVWMULU_VX_M2_MASK
    0U,	// PseudoVWMULU_VX_M4
    0U,	// PseudoVWMULU_VX_M4_MASK
    0U,	// PseudoVWMULU_VX_MF2
    0U,	// PseudoVWMULU_VX_MF2_MASK
    0U,	// PseudoVWMULU_VX_MF4
    0U,	// PseudoVWMULU_VX_MF4_MASK
    0U,	// PseudoVWMULU_VX_MF8
    0U,	// PseudoVWMULU_VX_MF8_MASK
    0U,	// PseudoVWMUL_VV_M1
    0U,	// PseudoVWMUL_VV_M1_MASK
    0U,	// PseudoVWMUL_VV_M2
    0U,	// PseudoVWMUL_VV_M2_MASK
    0U,	// PseudoVWMUL_VV_M4
    0U,	// PseudoVWMUL_VV_M4_MASK
    0U,	// PseudoVWMUL_VV_MF2
    0U,	// PseudoVWMUL_VV_MF2_MASK
    0U,	// PseudoVWMUL_VV_MF4
    0U,	// PseudoVWMUL_VV_MF4_MASK
    0U,	// PseudoVWMUL_VV_MF8
    0U,	// PseudoVWMUL_VV_MF8_MASK
    0U,	// PseudoVWMUL_VX_M1
    0U,	// PseudoVWMUL_VX_M1_MASK
    0U,	// PseudoVWMUL_VX_M2
    0U,	// PseudoVWMUL_VX_M2_MASK
    0U,	// PseudoVWMUL_VX_M4
    0U,	// PseudoVWMUL_VX_M4_MASK
    0U,	// PseudoVWMUL_VX_MF2
    0U,	// PseudoVWMUL_VX_MF2_MASK
    0U,	// PseudoVWMUL_VX_MF4
    0U,	// PseudoVWMUL_VX_MF4_MASK
    0U,	// PseudoVWMUL_VX_MF8
    0U,	// PseudoVWMUL_VX_MF8_MASK
    0U,	// PseudoVWREDSUMU_VS_M1_E16
    0U,	// PseudoVWREDSUMU_VS_M1_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M1_E32
    0U,	// PseudoVWREDSUMU_VS_M1_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M1_E8
    0U,	// PseudoVWREDSUMU_VS_M1_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_M2_E16
    0U,	// PseudoVWREDSUMU_VS_M2_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M2_E32
    0U,	// PseudoVWREDSUMU_VS_M2_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M2_E8
    0U,	// PseudoVWREDSUMU_VS_M2_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_M4_E16
    0U,	// PseudoVWREDSUMU_VS_M4_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M4_E32
    0U,	// PseudoVWREDSUMU_VS_M4_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M4_E8
    0U,	// PseudoVWREDSUMU_VS_M4_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_M8_E16
    0U,	// PseudoVWREDSUMU_VS_M8_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M8_E32
    0U,	// PseudoVWREDSUMU_VS_M8_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M8_E8
    0U,	// PseudoVWREDSUMU_VS_M8_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2_E16
    0U,	// PseudoVWREDSUMU_VS_MF2_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2_E32
    0U,	// PseudoVWREDSUMU_VS_MF2_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2_E8
    0U,	// PseudoVWREDSUMU_VS_MF2_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF4_E16
    0U,	// PseudoVWREDSUMU_VS_MF4_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_MF4_E8
    0U,	// PseudoVWREDSUMU_VS_MF4_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF8_E8
    0U,	// PseudoVWREDSUMU_VS_MF8_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M1_E16
    0U,	// PseudoVWREDSUM_VS_M1_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M1_E32
    0U,	// PseudoVWREDSUM_VS_M1_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M1_E8
    0U,	// PseudoVWREDSUM_VS_M1_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M2_E16
    0U,	// PseudoVWREDSUM_VS_M2_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M2_E32
    0U,	// PseudoVWREDSUM_VS_M2_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M2_E8
    0U,	// PseudoVWREDSUM_VS_M2_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M4_E16
    0U,	// PseudoVWREDSUM_VS_M4_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M4_E32
    0U,	// PseudoVWREDSUM_VS_M4_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M4_E8
    0U,	// PseudoVWREDSUM_VS_M4_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M8_E16
    0U,	// PseudoVWREDSUM_VS_M8_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M8_E32
    0U,	// PseudoVWREDSUM_VS_M8_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M8_E8
    0U,	// PseudoVWREDSUM_VS_M8_E8_MASK
    0U,	// PseudoVWREDSUM_VS_MF2_E16
    0U,	// PseudoVWREDSUM_VS_MF2_E16_MASK
    0U,	// PseudoVWREDSUM_VS_MF2_E32
    0U,	// PseudoVWREDSUM_VS_MF2_E32_MASK
    0U,	// PseudoVWREDSUM_VS_MF2_E8
    0U,	// PseudoVWREDSUM_VS_MF2_E8_MASK
    0U,	// PseudoVWREDSUM_VS_MF4_E16
    0U,	// PseudoVWREDSUM_VS_MF4_E16_MASK
    0U,	// PseudoVWREDSUM_VS_MF4_E8
    0U,	// PseudoVWREDSUM_VS_MF4_E8_MASK
    0U,	// PseudoVWREDSUM_VS_MF8_E8
    0U,	// PseudoVWREDSUM_VS_MF8_E8_MASK
    0U,	// PseudoVWSLL_VI_M1
    0U,	// PseudoVWSLL_VI_M1_MASK
    0U,	// PseudoVWSLL_VI_M2
    0U,	// PseudoVWSLL_VI_M2_MASK
    0U,	// PseudoVWSLL_VI_M4
    0U,	// PseudoVWSLL_VI_M4_MASK
    0U,	// PseudoVWSLL_VI_MF2
    0U,	// PseudoVWSLL_VI_MF2_MASK
    0U,	// PseudoVWSLL_VI_MF4
    0U,	// PseudoVWSLL_VI_MF4_MASK
    0U,	// PseudoVWSLL_VI_MF8
    0U,	// PseudoVWSLL_VI_MF8_MASK
    0U,	// PseudoVWSLL_VV_M1
    0U,	// PseudoVWSLL_VV_M1_MASK
    0U,	// PseudoVWSLL_VV_M2
    0U,	// PseudoVWSLL_VV_M2_MASK
    0U,	// PseudoVWSLL_VV_M4
    0U,	// PseudoVWSLL_VV_M4_MASK
    0U,	// PseudoVWSLL_VV_MF2
    0U,	// PseudoVWSLL_VV_MF2_MASK
    0U,	// PseudoVWSLL_VV_MF4
    0U,	// PseudoVWSLL_VV_MF4_MASK
    0U,	// PseudoVWSLL_VV_MF8
    0U,	// PseudoVWSLL_VV_MF8_MASK
    0U,	// PseudoVWSLL_VX_M1
    0U,	// PseudoVWSLL_VX_M1_MASK
    0U,	// PseudoVWSLL_VX_M2
    0U,	// PseudoVWSLL_VX_M2_MASK
    0U,	// PseudoVWSLL_VX_M4
    0U,	// PseudoVWSLL_VX_M4_MASK
    0U,	// PseudoVWSLL_VX_MF2
    0U,	// PseudoVWSLL_VX_MF2_MASK
    0U,	// PseudoVWSLL_VX_MF4
    0U,	// PseudoVWSLL_VX_MF4_MASK
    0U,	// PseudoVWSLL_VX_MF8
    0U,	// PseudoVWSLL_VX_MF8_MASK
    0U,	// PseudoVWSUBU_VV_M1
    0U,	// PseudoVWSUBU_VV_M1_MASK
    0U,	// PseudoVWSUBU_VV_M2
    0U,	// PseudoVWSUBU_VV_M2_MASK
    0U,	// PseudoVWSUBU_VV_M4
    0U,	// PseudoVWSUBU_VV_M4_MASK
    0U,	// PseudoVWSUBU_VV_MF2
    0U,	// PseudoVWSUBU_VV_MF2_MASK
    0U,	// PseudoVWSUBU_VV_MF4
    0U,	// PseudoVWSUBU_VV_MF4_MASK
    0U,	// PseudoVWSUBU_VV_MF8
    0U,	// PseudoVWSUBU_VV_MF8_MASK
    0U,	// PseudoVWSUBU_VX_M1
    0U,	// PseudoVWSUBU_VX_M1_MASK
    0U,	// PseudoVWSUBU_VX_M2
    0U,	// PseudoVWSUBU_VX_M2_MASK
    0U,	// PseudoVWSUBU_VX_M4
    0U,	// PseudoVWSUBU_VX_M4_MASK
    0U,	// PseudoVWSUBU_VX_MF2
    0U,	// PseudoVWSUBU_VX_MF2_MASK
    0U,	// PseudoVWSUBU_VX_MF4
    0U,	// PseudoVWSUBU_VX_MF4_MASK
    0U,	// PseudoVWSUBU_VX_MF8
    0U,	// PseudoVWSUBU_VX_MF8_MASK
    0U,	// PseudoVWSUBU_WV_M1
    0U,	// PseudoVWSUBU_WV_M1_MASK
    0U,	// PseudoVWSUBU_WV_M1_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M1_TIED
    0U,	// PseudoVWSUBU_WV_M2
    0U,	// PseudoVWSUBU_WV_M2_MASK
    0U,	// PseudoVWSUBU_WV_M2_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M2_TIED
    0U,	// PseudoVWSUBU_WV_M4
    0U,	// PseudoVWSUBU_WV_M4_MASK
    0U,	// PseudoVWSUBU_WV_M4_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M4_TIED
    0U,	// PseudoVWSUBU_WV_MF2
    0U,	// PseudoVWSUBU_WV_MF2_MASK
    0U,	// PseudoVWSUBU_WV_MF2_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF2_TIED
    0U,	// PseudoVWSUBU_WV_MF4
    0U,	// PseudoVWSUBU_WV_MF4_MASK
    0U,	// PseudoVWSUBU_WV_MF4_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF4_TIED
    0U,	// PseudoVWSUBU_WV_MF8
    0U,	// PseudoVWSUBU_WV_MF8_MASK
    0U,	// PseudoVWSUBU_WV_MF8_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF8_TIED
    0U,	// PseudoVWSUBU_WX_M1
    0U,	// PseudoVWSUBU_WX_M1_MASK
    0U,	// PseudoVWSUBU_WX_M2
    0U,	// PseudoVWSUBU_WX_M2_MASK
    0U,	// PseudoVWSUBU_WX_M4
    0U,	// PseudoVWSUBU_WX_M4_MASK
    0U,	// PseudoVWSUBU_WX_MF2
    0U,	// PseudoVWSUBU_WX_MF2_MASK
    0U,	// PseudoVWSUBU_WX_MF4
    0U,	// PseudoVWSUBU_WX_MF4_MASK
    0U,	// PseudoVWSUBU_WX_MF8
    0U,	// PseudoVWSUBU_WX_MF8_MASK
    0U,	// PseudoVWSUB_VV_M1
    0U,	// PseudoVWSUB_VV_M1_MASK
    0U,	// PseudoVWSUB_VV_M2
    0U,	// PseudoVWSUB_VV_M2_MASK
    0U,	// PseudoVWSUB_VV_M4
    0U,	// PseudoVWSUB_VV_M4_MASK
    0U,	// PseudoVWSUB_VV_MF2
    0U,	// PseudoVWSUB_VV_MF2_MASK
    0U,	// PseudoVWSUB_VV_MF4
    0U,	// PseudoVWSUB_VV_MF4_MASK
    0U,	// PseudoVWSUB_VV_MF8
    0U,	// PseudoVWSUB_VV_MF8_MASK
    0U,	// PseudoVWSUB_VX_M1
    0U,	// PseudoVWSUB_VX_M1_MASK
    0U,	// PseudoVWSUB_VX_M2
    0U,	// PseudoVWSUB_VX_M2_MASK
    0U,	// PseudoVWSUB_VX_M4
    0U,	// PseudoVWSUB_VX_M4_MASK
    0U,	// PseudoVWSUB_VX_MF2
    0U,	// PseudoVWSUB_VX_MF2_MASK
    0U,	// PseudoVWSUB_VX_MF4
    0U,	// PseudoVWSUB_VX_MF4_MASK
    0U,	// PseudoVWSUB_VX_MF8
    0U,	// PseudoVWSUB_VX_MF8_MASK
    0U,	// PseudoVWSUB_WV_M1
    0U,	// PseudoVWSUB_WV_M1_MASK
    0U,	// PseudoVWSUB_WV_M1_MASK_TIED
    0U,	// PseudoVWSUB_WV_M1_TIED
    0U,	// PseudoVWSUB_WV_M2
    0U,	// PseudoVWSUB_WV_M2_MASK
    0U,	// PseudoVWSUB_WV_M2_MASK_TIED
    0U,	// PseudoVWSUB_WV_M2_TIED
    0U,	// PseudoVWSUB_WV_M4
    0U,	// PseudoVWSUB_WV_M4_MASK
    0U,	// PseudoVWSUB_WV_M4_MASK_TIED
    0U,	// PseudoVWSUB_WV_M4_TIED
    0U,	// PseudoVWSUB_WV_MF2
    0U,	// PseudoVWSUB_WV_MF2_MASK
    0U,	// PseudoVWSUB_WV_MF2_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF2_TIED
    0U,	// PseudoVWSUB_WV_MF4
    0U,	// PseudoVWSUB_WV_MF4_MASK
    0U,	// PseudoVWSUB_WV_MF4_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF4_TIED
    0U,	// PseudoVWSUB_WV_MF8
    0U,	// PseudoVWSUB_WV_MF8_MASK
    0U,	// PseudoVWSUB_WV_MF8_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF8_TIED
    0U,	// PseudoVWSUB_WX_M1
    0U,	// PseudoVWSUB_WX_M1_MASK
    0U,	// PseudoVWSUB_WX_M2
    0U,	// PseudoVWSUB_WX_M2_MASK
    0U,	// PseudoVWSUB_WX_M4
    0U,	// PseudoVWSUB_WX_M4_MASK
    0U,	// PseudoVWSUB_WX_MF2
    0U,	// PseudoVWSUB_WX_MF2_MASK
    0U,	// PseudoVWSUB_WX_MF4
    0U,	// PseudoVWSUB_WX_MF4_MASK
    0U,	// PseudoVWSUB_WX_MF8
    0U,	// PseudoVWSUB_WX_MF8_MASK
    0U,	// PseudoVXOR_VI_M1
    0U,	// PseudoVXOR_VI_M1_MASK
    0U,	// PseudoVXOR_VI_M2
    0U,	// PseudoVXOR_VI_M2_MASK
    0U,	// PseudoVXOR_VI_M4
    0U,	// PseudoVXOR_VI_M4_MASK
    0U,	// PseudoVXOR_VI_M8
    0U,	// PseudoVXOR_VI_M8_MASK
    0U,	// PseudoVXOR_VI_MF2
    0U,	// PseudoVXOR_VI_MF2_MASK
    0U,	// PseudoVXOR_VI_MF4
    0U,	// PseudoVXOR_VI_MF4_MASK
    0U,	// PseudoVXOR_VI_MF8
    0U,	// PseudoVXOR_VI_MF8_MASK
    0U,	// PseudoVXOR_VV_M1
    0U,	// PseudoVXOR_VV_M1_MASK
    0U,	// PseudoVXOR_VV_M2
    0U,	// PseudoVXOR_VV_M2_MASK
    0U,	// PseudoVXOR_VV_M4
    0U,	// PseudoVXOR_VV_M4_MASK
    0U,	// PseudoVXOR_VV_M8
    0U,	// PseudoVXOR_VV_M8_MASK
    0U,	// PseudoVXOR_VV_MF2
    0U,	// PseudoVXOR_VV_MF2_MASK
    0U,	// PseudoVXOR_VV_MF4
    0U,	// PseudoVXOR_VV_MF4_MASK
    0U,	// PseudoVXOR_VV_MF8
    0U,	// PseudoVXOR_VV_MF8_MASK
    0U,	// PseudoVXOR_VX_M1
    0U,	// PseudoVXOR_VX_M1_MASK
    0U,	// PseudoVXOR_VX_M2
    0U,	// PseudoVXOR_VX_M2_MASK
    0U,	// PseudoVXOR_VX_M4
    0U,	// PseudoVXOR_VX_M4_MASK
    0U,	// PseudoVXOR_VX_M8
    0U,	// PseudoVXOR_VX_M8_MASK
    0U,	// PseudoVXOR_VX_MF2
    0U,	// PseudoVXOR_VX_MF2_MASK
    0U,	// PseudoVXOR_VX_MF4
    0U,	// PseudoVXOR_VX_MF4_MASK
    0U,	// PseudoVXOR_VX_MF8
    0U,	// PseudoVXOR_VX_MF8_MASK
    0U,	// PseudoVZEXT_VF2_M1
    0U,	// PseudoVZEXT_VF2_M1_MASK
    0U,	// PseudoVZEXT_VF2_M2
    0U,	// PseudoVZEXT_VF2_M2_MASK
    0U,	// PseudoVZEXT_VF2_M4
    0U,	// PseudoVZEXT_VF2_M4_MASK
    0U,	// PseudoVZEXT_VF2_M8
    0U,	// PseudoVZEXT_VF2_M8_MASK
    0U,	// PseudoVZEXT_VF2_MF2
    0U,	// PseudoVZEXT_VF2_MF2_MASK
    0U,	// PseudoVZEXT_VF2_MF4
    0U,	// PseudoVZEXT_VF2_MF4_MASK
    0U,	// PseudoVZEXT_VF4_M1
    0U,	// PseudoVZEXT_VF4_M1_MASK
    0U,	// PseudoVZEXT_VF4_M2
    0U,	// PseudoVZEXT_VF4_M2_MASK
    0U,	// PseudoVZEXT_VF4_M4
    0U,	// PseudoVZEXT_VF4_M4_MASK
    0U,	// PseudoVZEXT_VF4_M8
    0U,	// PseudoVZEXT_VF4_M8_MASK
    0U,	// PseudoVZEXT_VF4_MF2
    0U,	// PseudoVZEXT_VF4_MF2_MASK
    0U,	// PseudoVZEXT_VF8_M1
    0U,	// PseudoVZEXT_VF8_M1_MASK
    0U,	// PseudoVZEXT_VF8_M2
    0U,	// PseudoVZEXT_VF8_M2_MASK
    0U,	// PseudoVZEXT_VF8_M4
    0U,	// PseudoVZEXT_VF8_M4_MASK
    0U,	// PseudoVZEXT_VF8_M8
    0U,	// PseudoVZEXT_VF8_M8_MASK
    33593147U,	// PseudoZEXT_H
    33604922U,	// PseudoZEXT_W
    0U,	// ReadCounterWide
    0U,	// ReadFFLAGS
    0U,	// ReadFRM
    0U,	// Select_FPR16INX_Using_CC_GPR
    0U,	// Select_FPR16_Using_CC_GPR
    0U,	// Select_FPR32INX_Using_CC_GPR
    0U,	// Select_FPR32_Using_CC_GPR
    0U,	// Select_FPR64IN32X_Using_CC_GPR
    0U,	// Select_FPR64INX_Using_CC_GPR
    0U,	// Select_FPR64_Using_CC_GPR
    0U,	// Select_GPR_Using_CC_GPR
    0U,	// Select_GPR_Using_CC_Imm
    0U,	// SplitF64Pseudo
    0U,	// SwapFRMImm
    0U,	// WriteFFLAGS
    0U,	// WriteFRM
    0U,	// WriteFRMImm
    0U,	// WriteVXRMImm
    2147520135U,	// ADD
    2147522854U,	// ADDI
    2147534271U,	// ADDIW
    2147534256U,	// ADDW
    2147534545U,	// ADD_UW
    39311U,	// AES32DSI
    39261U,	// AES32DSMI
    39321U,	// AES32ESI
    39272U,	// AES32ESMI
    2147527063U,	// AES64DS
    2147525159U,	// AES64DSM
    2147527072U,	// AES64ES
    2147525169U,	// AES64ESM
    33595797U,	// AES64IM
    2147522825U,	// AES64KS1I
    2147516797U,	// AES64KS2
    1075873717U,	// AMOADD_B
    1075881142U,	// AMOADD_B_AQ
    1075879488U,	// AMOADD_B_AQ_RL
    1075878879U,	// AMOADD_B_RL
    1075875079U,	// AMOADD_D
    1075881290U,	// AMOADD_D_AQ
    1075879669U,	// AMOADD_D_AQ_RL
    1075879027U,	// AMOADD_D_RL
    1075876709U,	// AMOADD_H
    1075881440U,	// AMOADD_H_AQ
    1075879852U,	// AMOADD_H_AQ_RL
    1075879177U,	// AMOADD_H_RL
    1075889238U,	// AMOADD_W
    1075881601U,	// AMOADD_W_AQ
    1075880048U,	// AMOADD_W_AQ_RL
    1075879338U,	// AMOADD_W_RL
    1075873737U,	// AMOAND_B
    1075881155U,	// AMOAND_B_AQ
    1075879503U,	// AMOAND_B_AQ_RL
    1075878892U,	// AMOAND_B_RL
    1075875089U,	// AMOAND_D
    1075881303U,	// AMOAND_D_AQ
    1075879684U,	// AMOAND_D_AQ_RL
    1075879040U,	// AMOAND_D_RL
    1075876729U,	// AMOAND_H
    1075881453U,	// AMOAND_H_AQ
    1075879867U,	// AMOAND_H_AQ_RL
    1075879190U,	// AMOAND_H_RL
    1075889248U,	// AMOAND_W
    1075881614U,	// AMOAND_W_AQ
    1075880063U,	// AMOAND_W_AQ_RL
    1075879351U,	// AMOAND_W_RL
    6359802U,	// AMOCAS_B
    6366468U,	// AMOCAS_B_AQ
    6364826U,	// AMOCAS_B_AQ_RL
    6364205U,	// AMOCAS_B_RL
    6360525U,	// AMOCAS_D_RV32
    6366627U,	// AMOCAS_D_RV32_AQ
    6365020U,	// AMOCAS_D_RV32_AQ_RL
    6364364U,	// AMOCAS_D_RV32_RL
    6360525U,	// AMOCAS_D_RV64
    6366627U,	// AMOCAS_D_RV64_AQ
    6365020U,	// AMOCAS_D_RV64_AQ_RL
    6364364U,	// AMOCAS_D_RV64_RL
    6362830U,	// AMOCAS_H
    6366766U,	// AMOCAS_H_AQ
    6365190U,	// AMOCAS_H_AQ_RL
    6364503U,	// AMOCAS_H_RL
    6366380U,	// AMOCAS_Q
    6366827U,	// AMOCAS_Q_AQ
    6365270U,	// AMOCAS_Q_AQ_RL
    6364564U,	// AMOCAS_Q_RL
    6374702U,	// AMOCAS_W
    6366938U,	// AMOCAS_W_AQ
    6365399U,	// AMOCAS_W_AQ_RL
    6364675U,	// AMOCAS_W_RL
    1075874756U,	// AMOMAXU_B
    1075881247U,	// AMOMAXU_B_AQ
    1075879609U,	// AMOMAXU_B_AQ_RL
    1075878984U,	// AMOMAXU_B_RL
    1075875346U,	// AMOMAXU_D
    1075881406U,	// AMOMAXU_D_AQ
    1075879803U,	// AMOMAXU_D_AQ_RL
    1075879143U,	// AMOMAXU_D_RL
    1075877832U,	// AMOMAXU_H
    1075881545U,	// AMOMAXU_H_AQ
    1075879973U,	// AMOMAXU_H_AQ_RL
    1075879282U,	// AMOMAXU_H_RL
    1075889500U,	// AMOMAXU_W
    1075881717U,	// AMOMAXU_W_AQ
    1075880182U,	// AMOMAXU_W_AQ_RL
    1075879454U,	// AMOMAXU_W_RL
    1075874791U,	// AMOMAX_B
    1075881261U,	// AMOMAX_B_AQ
    1075879625U,	// AMOMAX_B_AQ_RL
    1075878998U,	// AMOMAX_B_RL
    1075875429U,	// AMOMAX_D
    1075881420U,	// AMOMAX_D_AQ
    1075879819U,	// AMOMAX_D_AQ_RL
    1075879157U,	// AMOMAX_D_RL
    1075877902U,	// AMOMAX_H
    1075881559U,	// AMOMAX_H_AQ
    1075879989U,	// AMOMAX_H_AQ_RL
    1075879296U,	// AMOMAX_H_RL
    1075889548U,	// AMOMAX_W
    1075881731U,	// AMOMAX_W_AQ
    1075880198U,	// AMOMAX_W_AQ_RL
    1075879468U,	// AMOMAX_W_RL
    1075874693U,	// AMOMINU_B
    1075881233U,	// AMOMINU_B_AQ
    1075879593U,	// AMOMINU_B_AQ_RL
    1075878970U,	// AMOMINU_B_RL
    1075875324U,	// AMOMINU_D
    1075881392U,	// AMOMINU_D_AQ
    1075879787U,	// AMOMINU_D_AQ_RL
    1075879129U,	// AMOMINU_D_RL
    1075877758U,	// AMOMINU_H
    1075881531U,	// AMOMINU_H_AQ
    1075879957U,	// AMOMINU_H_AQ_RL
    1075879268U,	// AMOMINU_H_RL
    1075889474U,	// AMOMINU_W
    1075881703U,	// AMOMINU_W_AQ
    1075880166U,	// AMOMINU_W_AQ_RL
    1075879440U,	// AMOMINU_W_RL
    1075874393U,	// AMOMIN_B
    1075881168U,	// AMOMIN_B_AQ
    1075879518U,	// AMOMIN_B_AQ_RL
    1075878905U,	// AMOMIN_B_RL
    1075875186U,	// AMOMIN_D
    1075881316U,	// AMOMIN_D_AQ
    1075879699U,	// AMOMIN_D_AQ_RL
    1075879053U,	// AMOMIN_D_RL
    1075877391U,	// AMOMIN_H
    1075881466U,	// AMOMIN_H_AQ
    1075879882U,	// AMOMIN_H_AQ_RL
    1075879203U,	// AMOMIN_H_RL
    1075889396U,	// AMOMIN_W
    1075881627U,	// AMOMIN_W_AQ
    1075880078U,	// AMOMIN_W_AQ_RL
    1075879364U,	// AMOMIN_W_RL
    1075874525U,	// AMOOR_B
    1075881195U,	// AMOOR_B_AQ
    1075879549U,	// AMOOR_B_AQ_RL
    1075878932U,	// AMOOR_B_RL
    1075875248U,	// AMOOR_D
    1075881354U,	// AMOOR_D_AQ
    1075879743U,	// AMOOR_D_AQ_RL
    1075879091U,	// AMOOR_D_RL
    1075877543U,	// AMOOR_H
    1075881493U,	// AMOOR_H_AQ
    1075879913U,	// AMOOR_H_AQ_RL
    1075879230U,	// AMOOR_H_RL
    1075889425U,	// AMOOR_W
    1075881665U,	// AMOOR_W_AQ
    1075880122U,	// AMOOR_W_AQ_RL
    1075879402U,	// AMOOR_W_RL
    1075874416U,	// AMOSWAP_B
    1075881181U,	// AMOSWAP_B_AQ
    1075879533U,	// AMOSWAP_B_AQ_RL
    1075878918U,	// AMOSWAP_B_RL
    1075875208U,	// AMOSWAP_D
    1075881331U,	// AMOSWAP_D_AQ
    1075879716U,	// AMOSWAP_D_AQ_RL
    1075879068U,	// AMOSWAP_D_RL
    1075877411U,	// AMOSWAP_H
    1075881479U,	// AMOSWAP_H_AQ
    1075879897U,	// AMOSWAP_H_AQ_RL
    1075879216U,	// AMOSWAP_H_RL
    1075889408U,	// AMOSWAP_W
    1075881642U,	// AMOSWAP_W_AQ
    1075880095U,	// AMOSWAP_W_AQ_RL
    1075879379U,	// AMOSWAP_W_RL
    1075874544U,	// AMOXOR_B
    1075881207U,	// AMOXOR_B_AQ
    1075879563U,	// AMOXOR_B_AQ_RL
    1075878944U,	// AMOXOR_B_RL
    1075875257U,	// AMOXOR_D
    1075881366U,	// AMOXOR_D_AQ
    1075879757U,	// AMOXOR_D_AQ_RL
    1075879103U,	// AMOXOR_D_RL
    1075877562U,	// AMOXOR_H
    1075881505U,	// AMOXOR_H_AQ
    1075879927U,	// AMOXOR_H_AQ_RL
    1075879242U,	// AMOXOR_H_RL
    1075889434U,	// AMOXOR_W
    1075881677U,	// AMOXOR_W_AQ
    1075880136U,	// AMOXOR_W_AQ_RL
    1075879414U,	// AMOXOR_W_RL
    2147520213U,	// AND
    2147522862U,	// ANDI
    2147525341U,	// ANDN
    33590449U,	// AUIPC
    2147526497U,	// BCLR
    2147522931U,	// BCLRI
    1342220055U,	// BEQ
    2147527495U,	// BEXT
    2147523000U,	// BEXTI
    1342213967U,	// BGE
    1342221178U,	// BGEU
    2147532523U,	// BINV
    2147523345U,	// BINVI
    1342221075U,	// BLT
    1342221349U,	// BLTU
    1342213983U,	// BNE
    33588246U,	// BREV8
    2147527421U,	// BSET
    2147522987U,	// BSETI
    107189U,	// CBO_CLEAN
    104628U,	// CBO_FLUSH
    105406U,	// CBO_INVAL
    107506U,	// CBO_ZERO
    2147524925U,	// CLMUL
    2147522667U,	// CLMULH
    2147526503U,	// CLMULR
    33606525U,	// CLZ
    33605493U,	// CLZW
    305930U,	// CM_JALT
    305923U,	// CM_JT
    33597802U,	// CM_MVA01S
    33587332U,	// CM_MVSA01
    664608U,	// CM_POP
    666351U,	// CM_POPRET
    674724U,	// CM_POPRETZ
    923839U,	// CM_PUSH
    33596456U,	// CPOP
    33605158U,	// CPOPW
    8424632U,	// CSRRC
    8427804U,	// CSRRCI
    8432067U,	// CSRRS
    8427939U,	// CSRRSI
    8439364U,	// CSRRW
    8428355U,	// CSRRWI
    33606559U,	// CTZ
    33605499U,	// CTZW
    33597829U,	// CV_ABS
    33590020U,	// CV_ABS_B
    33593048U,	// CV_ABS_H
    41684U,	// CV_ADDN
    2954962809U,	// CV_ADDNR
    41729U,	// CV_ADDRN
    2954962830U,	// CV_ADDRNR
    41926U,	// CV_ADDUN
    2954962876U,	// CV_ADDUNR
    41814U,	// CV_ADDURN
    2954962853U,	// CV_ADDURNR
    2147518379U,	// CV_ADD_B
    2147516820U,	// CV_ADD_DIV2
    2147517113U,	// CV_ADD_DIV4
    2147517482U,	// CV_ADD_DIV8
    2147521344U,	// CV_ADD_H
    2147518587U,	// CV_ADD_SCI_B
    2147521509U,	// CV_ADD_SCI_H
    2147517972U,	// CV_ADD_SC_B
    2147520927U,	// CV_ADD_SC_H
    2147518399U,	// CV_AND_B
    2147521391U,	// CV_AND_H
    2147518601U,	// CV_AND_SCI_B
    2147521523U,	// CV_AND_SCI_H
    2147517985U,	// CV_AND_SC_B
    2147520940U,	// CV_AND_SC_H
    2147519343U,	// CV_AVGU_B
    2147522397U,	// CV_AVGU_H
    2147518929U,	// CV_AVGU_SCI_B
    2147521869U,	// CV_AVGU_SCI_H
    2147518292U,	// CV_AVGU_SC_B
    2147521247U,	// CV_AVGU_SC_H
    2147518469U,	// CV_AVG_B
    2147521471U,	// CV_AVG_H
    2147518663U,	// CV_AVG_SCI_B
    2147521603U,	// CV_AVG_SCI_H
    2147518043U,	// CV_AVG_SC_B
    2147520998U,	// CV_AVG_SC_H
    42846U,	// CV_BCLR
    2147526636U,	// CV_BCLRR
    1342218780U,	// CV_BEQIMM
    48809U,	// CV_BITREV
    1342218769U,	// CV_BNEIMM
    43770U,	// CV_BSET
    2147526659U,	// CV_BSETR
    33590366U,	// CV_CLB
    2147525635U,	// CV_CLIP
    2147526626U,	// CV_CLIPR
    2147527668U,	// CV_CLIPU
    2147526681U,	// CV_CLIPUR
    2147519176U,	// CV_CMPEQ_B
    2147522186U,	// CV_CMPEQ_H
    2147518820U,	// CV_CMPEQ_SCI_B
    2147521760U,	// CV_CMPEQ_SCI_H
    2147518190U,	// CV_CMPEQ_SC_B
    2147521145U,	// CV_CMPEQ_SC_H
    2147519317U,	// CV_CMPGEU_B
    2147522371U,	// CV_CMPGEU_H
    2147518895U,	// CV_CMPGEU_SCI_B
    2147521835U,	// CV_CMPGEU_SCI_H
    2147518260U,	// CV_CMPGEU_SC_B
    2147521215U,	// CV_CMPGEU_SC_H
    2147518419U,	// CV_CMPGE_B
    2147521421U,	// CV_CMPGE_H
    2147518615U,	// CV_CMPGE_SCI_B
    2147521537U,	// CV_CMPGE_SCI_H
    2147517998U,	// CV_CMPGE_SC_B
    2147520953U,	// CV_CMPGE_SC_H
    2147519391U,	// CV_CMPGTU_B
    2147522456U,	// CV_CMPGTU_H
    2147518959U,	// CV_CMPGTU_SCI_B
    2147521899U,	// CV_CMPGTU_SCI_H
    2147518320U,	// CV_CMPGTU_SC_B
    2147521275U,	// CV_CMPGTU_SC_H
    2147519260U,	// CV_CMPGT_B
    2147522298U,	// CV_CMPGT_H
    2147518863U,	// CV_CMPGT_SCI_B
    2147521803U,	// CV_CMPGT_SCI_H
    2147518230U,	// CV_CMPGT_SC_B
    2147521185U,	// CV_CMPGT_SC_H
    2147519330U,	// CV_CMPLEU_B
    2147522384U,	// CV_CMPLEU_H
    2147518912U,	// CV_CMPLEU_SCI_B
    2147521852U,	// CV_CMPLEU_SCI_H
    2147518276U,	// CV_CMPLEU_SC_B
    2147521231U,	// CV_CMPLEU_SC_H
    2147518445U,	// CV_CMPLE_B
    2147521447U,	// CV_CMPLE_H
    2147518631U,	// CV_CMPLE_SCI_B
    2147521571U,	// CV_CMPLE_SCI_H
    2147518013U,	// CV_CMPLE_SC_B
    2147520968U,	// CV_CMPLE_SC_H
    2147519404U,	// CV_CMPLTU_B
    2147522469U,	// CV_CMPLTU_H
    2147518976U,	// CV_CMPLTU_SCI_B
    2147521916U,	// CV_CMPLTU_SCI_H
    2147518336U,	// CV_CMPLTU_SC_B
    2147521291U,	// CV_CMPLTU_SC_H
    2147519272U,	// CV_CMPLT_B
    2147522317U,	// CV_CMPLT_H
    2147518879U,	// CV_CMPLT_SCI_B
    2147521819U,	// CV_CMPLT_SCI_H
    2147518245U,	// CV_CMPLT_SC_B
    2147521200U,	// CV_CMPLT_SC_H
    2147518457U,	// CV_CMPNE_B
    2147521459U,	// CV_CMPNE_H
    2147518647U,	// CV_CMPNE_SCI_B
    2147521587U,	// CV_CMPNE_SCI_H
    2147518028U,	// CV_CMPNE_SC_B
    2147520983U,	// CV_CMPNE_SC_H
    33598237U,	// CV_CNT
    33594205U,	// CV_CPLXCONJ
    2954959079U,	// CV_CPLXMUL_I
    2954953121U,	// CV_CPLXMUL_I_DIV2
    2954953414U,	// CV_CPLXMUL_I_DIV4
    2954953783U,	// CV_CPLXMUL_I_DIV8
    2954962728U,	// CV_CPLXMUL_R
    2954953158U,	// CV_CPLXMUL_R_DIV2
    2954953451U,	// CV_CPLXMUL_R_DIV4
    2954953820U,	// CV_CPLXMUL_R_DIV8
    2147519099U,	// CV_DOTSP_B
    2147522094U,	// CV_DOTSP_H
    2147518719U,	// CV_DOTSP_SCI_B
    2147521659U,	// CV_DOTSP_SCI_H
    2147518095U,	// CV_DOTSP_SC_B
    2147521050U,	// CV_DOTSP_SC_H
    2147519151U,	// CV_DOTUP_B
    2147522146U,	// CV_DOTUP_H
    2147518787U,	// CV_DOTUP_SCI_B
    2147521727U,	// CV_DOTUP_SCI_H
    2147518159U,	// CV_DOTUP_SC_B
    2147521114U,	// CV_DOTUP_SC_H
    2147519124U,	// CV_DOTUSP_B
    2147522119U,	// CV_DOTUSP_H
    2147518752U,	// CV_DOTUSP_SCI_B
    2147521692U,	// CV_DOTUSP_SCI_H
    2147518126U,	// CV_DOTUSP_SC_B
    2147521081U,	// CV_DOTUSP_SC_H
    1679869433U,	// CV_ELW
    33597837U,	// CV_EXTBS
    33606476U,	// CV_EXTBZ
    33597865U,	// CV_EXTHS
    33606515U,	// CV_EXTHZ
    43738U,	// CV_EXTRACT
    2147526646U,	// CV_EXTRACTR
    44046U,	// CV_EXTRACTU
    2147526692U,	// CV_EXTRACTUR
    2147519376U,	// CV_EXTRACTU_B
    2147522441U,	// CV_EXTRACTU_H
    2147519246U,	// CV_EXTRACT_B
    2147522284U,	// CV_EXTRACT_H
    33587381U,	// CV_FF1
    33587481U,	// CV_FL1
    807480108U,	// CV_INSERT
    2954962957U,	// CV_INSERTR
    2954955572U,	// CV_INSERT_B
    2954958617U,	// CV_INSERT_H
    11578207U,	// CV_LBU_ri_inc
    12626783U,	// CV_LBU_rr
    11578207U,	// CV_LBU_rr_inc
    11570263U,	// CV_LB_ri_inc
    12618839U,	// CV_LB_rr
    11570263U,	// CV_LB_rr_inc
    11578267U,	// CV_LHU_ri_inc
    12626843U,	// CV_LHU_rr
    11578267U,	// CV_LHU_rr_inc
    11573343U,	// CV_LH_ri_inc
    12621919U,	// CV_LH_rr
    11573343U,	// CV_LH_rr_inc
    11585010U,	// CV_LW_ri_inc
    12633586U,	// CV_LW_rr
    11585010U,	// CV_LW_rr_inc
    2954955935U,	// CV_MAC
    807478160U,	// CV_MACHHSN
    807478043U,	// CV_MACHHSRN
    807478224U,	// CV_MACHHUN
    807478113U,	// CV_MACHHURN
    807478150U,	// CV_MACSN
    807478032U,	// CV_MACSRN
    807478204U,	// CV_MACUN
    807478091U,	// CV_MACURN
    2147534796U,	// CV_MAX
    2147527818U,	// CV_MAXU
    2147519417U,	// CV_MAXU_B
    2147522493U,	// CV_MAXU_H
    2147518993U,	// CV_MAXU_SCI_B
    2147521933U,	// CV_MAXU_SCI_H
    2147518352U,	// CV_MAXU_SC_B
    2147521307U,	// CV_MAXU_SC_H
    2147519453U,	// CV_MAX_B
    2147522556U,	// CV_MAX_H
    2147519008U,	// CV_MAX_SCI_B
    2147521948U,	// CV_MAX_SCI_H
    2147518366U,	// CV_MAX_SC_B
    2147521321U,	// CV_MAX_SC_H
    2147525347U,	// CV_MIN
    2147527659U,	// CV_MINU
    2147519354U,	// CV_MINU_B
    2147522419U,	// CV_MINU_H
    2147518944U,	// CV_MINU_SCI_B
    2147521884U,	// CV_MINU_SCI_H
    2147518306U,	// CV_MINU_SC_B
    2147521261U,	// CV_MINU_SC_H
    2147519055U,	// CV_MIN_B
    2147522045U,	// CV_MIN_H
    2147518705U,	// CV_MIN_SCI_B
    2147521645U,	// CV_MIN_SCI_H
    2147518082U,	// CV_MIN_SC_B
    2147521037U,	// CV_MIN_SC_H
    2954963974U,	// CV_MSU
    41884U,	// CV_MULHHSN
    41768U,	// CV_MULHHSRN
    41948U,	// CV_MULHHUN
    41838U,	// CV_MULHHURN
    41896U,	// CV_MULSN
    41781U,	// CV_MULSRN
    41960U,	// CV_MULUN
    41851U,	// CV_MULURN
    2147519188U,	// CV_OR_B
    2147522206U,	// CV_OR_H
    2147518836U,	// CV_OR_SCI_B
    2147521776U,	// CV_OR_SCI_H
    2147518205U,	// CV_OR_SC_B
    2147521160U,	// CV_OR_SC_H
    2147523434U,	// CV_PACK
    2954955310U,	// CV_PACKHI_B
    2954955363U,	// CV_PACKLO_B
    2147521978U,	// CV_PACK_H
    2147526611U,	// CV_ROR
    11603089U,	// CV_SB_ri_inc
    12618897U,	// CV_SB_rr
    11603089U,	// CV_SB_rr_inc
    2954955399U,	// CV_SDOTSP_B
    2954958394U,	// CV_SDOTSP_H
    2954955023U,	// CV_SDOTSP_SCI_B
    2954957963U,	// CV_SDOTSP_SCI_H
    2954954398U,	// CV_SDOTSP_SC_B
    2954957353U,	// CV_SDOTSP_SC_H
    2954955451U,	// CV_SDOTUP_B
    2954958446U,	// CV_SDOTUP_H
    2954955091U,	// CV_SDOTUP_SCI_B
    2954958031U,	// CV_SDOTUP_SCI_H
    2954954462U,	// CV_SDOTUP_SC_B
    2954957417U,	// CV_SDOTUP_SC_H
    2954955425U,	// CV_SDOTUSP_B
    2954958420U,	// CV_SDOTUSP_H
    2954955057U,	// CV_SDOTUSP_SCI_B
    2954957997U,	// CV_SDOTUSP_SCI_H
    2954954430U,	// CV_SDOTUSP_SC_B
    2954957385U,	// CV_SDOTUSP_SC_H
    2954954192U,	// CV_SHUFFLE2_B
    2954957127U,	// CV_SHUFFLE2_H
    2147518479U,	// CV_SHUFFLEI0_SCI_B
    2147518499U,	// CV_SHUFFLEI1_SCI_B
    2147518519U,	// CV_SHUFFLEI2_SCI_B
    2147518539U,	// CV_SHUFFLEI3_SCI_B
    2147518431U,	// CV_SHUFFLE_B
    2147521433U,	// CV_SHUFFLE_H
    2147521553U,	// CV_SHUFFLE_SCI_H
    11606174U,	// CV_SH_ri_inc
    12621982U,	// CV_SH_rr
    11606174U,	// CV_SH_rr_inc
    2147527398U,	// CV_SLET
    2147527707U,	// CV_SLETU
    2147519035U,	// CV_SLL_B
    2147521999U,	// CV_SLL_H
    2147518677U,	// CV_SLL_SCI_B
    2147521617U,	// CV_SLL_SCI_H
    2147518056U,	// CV_SLL_SC_B
    2147521011U,	// CV_SLL_SC_H
    2147517919U,	// CV_SRA_B
    2147520854U,	// CV_SRA_H
    2147518559U,	// CV_SRA_SCI_B
    2147521481U,	// CV_SRA_SCI_H
    2147517946U,	// CV_SRA_SC_B
    2147520901U,	// CV_SRA_SC_H
    2147519045U,	// CV_SRL_B
    2147522009U,	// CV_SRL_H
    2147518691U,	// CV_SRL_SCI_B
    2147521631U,	// CV_SRL_SCI_H
    2147518069U,	// CV_SRL_SC_B
    2147521024U,	// CV_SRL_SC_H
    41664U,	// CV_SUBN
    2954962799U,	// CV_SUBNR
    41719U,	// CV_SUBRN
    2954962819U,	// CV_SUBRNR
    2147523408U,	// CV_SUBROTMJ
    2147516852U,	// CV_SUBROTMJ_DIV2
    2147517145U,	// CV_SUBROTMJ_DIV4
    2147517514U,	// CV_SUBROTMJ_DIV8
    41906U,	// CV_SUBUN
    2954962865U,	// CV_SUBUNR
    41792U,	// CV_SUBURN
    2954962841U,	// CV_SUBURNR
    2147517929U,	// CV_SUB_B
    2147516807U,	// CV_SUB_DIV2
    2147517100U,	// CV_SUB_DIV4
    2147517469U,	// CV_SUB_DIV8
    2147520864U,	// CV_SUB_H
    2147518573U,	// CV_SUB_SCI_B
    2147521495U,	// CV_SUB_SCI_H
    2147517959U,	// CV_SUB_SC_B
    2147520914U,	// CV_SUB_SC_H
    11617928U,	// CV_SW_ri_inc
    12633736U,	// CV_SW_rr
    11617928U,	// CV_SW_rr_inc
    2147519206U,	// CV_XOR_B
    2147522224U,	// CV_XOR_H
    2147518849U,	// CV_XOR_SCI_B
    2147521789U,	// CV_XOR_SCI_H
    2147518217U,	// CV_XOR_SC_B
    2147521172U,	// CV_XOR_SC_H
    2147535746U,	// CZERO_EQZ
    2147535702U,	// CZERO_NEZ
    35720837U,	// C_ADD
    35723556U,	// C_ADDI
    35726382U,	// C_ADDI16SP
    2147525355U,	// C_ADDI4SPN
    35734973U,	// C_ADDIW
    35723556U,	// C_ADDI_HINT_IMM_ZERO
    35723556U,	// C_ADDI_NOP
    35734958U,	// C_ADDW
    35720837U,	// C_ADD_HINT
    35720915U,	// C_AND
    35723564U,	// C_ANDI
    14732173U,	// C_BEQZ
    14732129U,	// C_BNEZ
    19915U,	// C_EBREAK
    1679855308U,	// C_FLD
    1679860813U,	// C_FLDSP
    1679869441U,	// C_FLW
    1679860882U,	// C_FLWSP
    1679855400U,	// C_FSD
    1679860830U,	// C_FSDSP
    1679869598U,	// C_FSW
    1679860899U,	// C_FSWSP
    170827U,	// C_J
    170935U,	// C_JAL
    304982U,	// C_JALR
    304976U,	// C_JR
    1679862616U,	// C_LBU
    1679855302U,	// C_LD
    1679860805U,	// C_LDSP
    1679857753U,	// C_LH
    1679862676U,	// C_LHU
    33593652U,	// C_LI
    33593652U,	// C_LI_HINT
    33593791U,	// C_LUI
    33593791U,	// C_LUI_HINT
    1679869420U,	// C_LW
    1679860874U,	// C_LWSP
    19704U,	// C_MOP1
    19712U,	// C_MOP11
    19729U,	// C_MOP13
    19746U,	// C_MOP15
    19721U,	// C_MOP3
    19738U,	// C_MOP5
    19755U,	// C_MOP7
    19763U,	// C_MOP9
    35725622U,	// C_MUL
    33603301U,	// C_MV
    33603301U,	// C_MV_HINT
    20103U,	// C_NOP
    304153U,	// C_NOP_HINT
    338725U,	// C_NOT
    35727303U,	// C_OR
    1679854731U,	// C_SB
    1679855394U,	// C_SD
    1679860822U,	// C_SDSP
    330561U,	// C_SEXT_B
    333615U,	// C_SEXT_H
    1679857816U,	// C_SH
    35723578U,	// C_SLLI
    328314U,	// C_SLLI64_HINT
    35723578U,	// C_SLLI_HINT
    35723540U,	// C_SRAI
    328304U,	// C_SRAI64_HINT
    35723586U,	// C_SRLI
    328324U,	// C_SRLI64_HINT
    301939U,	// C_SSPOPCHK
    301256U,	// C_SSPUSH
    35720344U,	// C_SUB
    35734950U,	// C_SUBW
    1679869570U,	// C_SW
    1679860891U,	// C_SWSP
    20095U,	// C_UNIMP
    35727323U,	// C_XOR
    330571U,	// C_ZEXT_B
    333625U,	// C_ZEXT_H
    345400U,	// C_ZEXT_W
    2147532512U,	// DIV
    2147527738U,	// DIVU
    2147534591U,	// DIVUW
    2147534655U,	// DIVW
    20162U,	// DRET
    19917U,	// EBREAK
    19984U,	// ECALL
    36076U,	// FADD_D
    36076U,	// FADD_D_IN32X
    36076U,	// FADD_D_INX
    37706U,	// FADD_H
    37706U,	// FADD_H_INX
    43108U,	// FADD_S
    43108U,	// FADD_S_INX
    33590743U,	// FCLASS_D
    33590743U,	// FCLASS_D_IN32X
    33590743U,	// FCLASS_D_INX
    33593058U,	// FCLASS_H
    33593058U,	// FCLASS_H_INX
    33597697U,	// FCLASS_S
    33597697U,	// FCLASS_S_INX
    100699699U,	// FCVTMOD_W_D
    100706354U,	// FCVT_BF16_S
    134255414U,	// FCVT_D_H
    134255414U,	// FCVT_D_H_IN32X
    134255414U,	// FCVT_D_H_INX
    100703103U,	// FCVT_D_L
    100707268U,	// FCVT_D_LU
    100707268U,	// FCVT_D_LU_INX
    100703103U,	// FCVT_D_L_INX
    134260826U,	// FCVT_D_S
    134260826U,	// FCVT_D_S_IN32X
    134260826U,	// FCVT_D_S_INX
    134267980U,	// FCVT_D_W
    134261824U,	// FCVT_D_WU
    134261824U,	// FCVT_D_WU_IN32X
    134261824U,	// FCVT_D_WU_INX
    134267980U,	// FCVT_D_W_IN32X
    134267980U,	// FCVT_D_W_INX
    100699436U,	// FCVT_H_D
    100699436U,	// FCVT_H_D_IN32X
    100699436U,	// FCVT_H_D_INX
    100703113U,	// FCVT_H_L
    100707279U,	// FCVT_H_LU
    100707279U,	// FCVT_H_LU_INX
    100703113U,	// FCVT_H_L_INX
    100706458U,	// FCVT_H_S
    100706458U,	// FCVT_H_S_INX
    100713694U,	// FCVT_H_W
    100707403U,	// FCVT_H_WU
    100707403U,	// FCVT_H_WU_INX
    100713694U,	// FCVT_H_W_INX
    100699633U,	// FCVT_LU_D
    100699633U,	// FCVT_LU_D_INX
    100702056U,	// FCVT_LU_H
    100702056U,	// FCVT_LU_H_INX
    100706587U,	// FCVT_LU_S
    100706587U,	// FCVT_LU_S_INX
    100699462U,	// FCVT_L_D
    100699462U,	// FCVT_L_D_INX
    100701637U,	// FCVT_L_H
    100701637U,	// FCVT_L_H_INX
    100706484U,	// FCVT_L_S
    100706484U,	// FCVT_L_S_INX
    100696989U,	// FCVT_S_BF16
    100699587U,	// FCVT_S_D
    100699587U,	// FCVT_S_D_IN32X
    100699587U,	// FCVT_S_D_INX
    134256324U,	// FCVT_S_H
    134256324U,	// FCVT_S_H_INX
    100703123U,	// FCVT_S_L
    100707290U,	// FCVT_S_LU
    100707290U,	// FCVT_S_LU_INX
    100703123U,	// FCVT_S_L_INX
    100713764U,	// FCVT_S_W
    100707414U,	// FCVT_S_WU
    100707414U,	// FCVT_S_WU_INX
    100713764U,	// FCVT_S_W_INX
    100699655U,	// FCVT_WU_D
    100699655U,	// FCVT_WU_D_IN32X
    100699655U,	// FCVT_WU_D_INX
    100702130U,	// FCVT_WU_H
    100702130U,	// FCVT_WU_H_INX
    100706598U,	// FCVT_WU_S
    100706598U,	// FCVT_WU_S_INX
    100699712U,	// FCVT_W_D
    100699712U,	// FCVT_W_D_IN32X
    100699712U,	// FCVT_W_D_INX
    100702185U,	// FCVT_W_H
    100702185U,	// FCVT_W_H_INX
    100706617U,	// FCVT_W_S
    100706617U,	// FCVT_W_S_INX
    36381U,	// FDIV_D
    36381U,	// FDIV_D_IN32X
    36381U,	// FDIV_D_INX
    38867U,	// FDIV_H
    38867U,	// FDIV_H_INX
    43313U,	// FDIV_S
    43313U,	// FDIV_S_INX
    200520U,	// FENCE
    19903U,	// FENCE_I
    20069U,	// FENCE_TSO
    2147519891U,	// FEQ_D
    2147519891U,	// FEQ_D_IN32X
    2147519891U,	// FEQ_D_INX
    2147522171U,	// FEQ_H
    2147522171U,	// FEQ_H_INX
    2147526890U,	// FEQ_S
    2147526890U,	// FEQ_S_INX
    1679855310U,	// FLD
    2147519898U,	// FLEQ_D
    2147522178U,	// FLEQ_H
    2147526897U,	// FLEQ_S
    2147519781U,	// FLE_D
    2147519781U,	// FLE_D_IN32X
    2147519781U,	// FLE_D_INX
    2147521440U,	// FLE_H
    2147521440U,	// FLE_H_INX
    2147526793U,	// FLE_S
    2147526793U,	// FLE_S_INX
    1679857766U,	// FLH
    16813366U,	// FLI_D
    16815530U,	// FLI_H
    16820388U,	// FLI_S
    2147519906U,	// FLTQ_D
    2147522198U,	// FLTQ_H
    2147526905U,	// FLTQ_S
    2147519969U,	// FLT_D
    2147519969U,	// FLT_D_IN32X
    2147519969U,	// FLT_D_INX
    2147522310U,	// FLT_H
    2147522310U,	// FLT_H_INX
    2147526923U,	// FLT_S
    2147526923U,	// FLT_S_INX
    1679869443U,	// FLW
    36084U,	// FMADD_D
    36084U,	// FMADD_D_IN32X
    36084U,	// FMADD_D_INX
    37714U,	// FMADD_H
    37714U,	// FMADD_H_INX
    43116U,	// FMADD_S
    43116U,	// FMADD_S_INX
    2147519841U,	// FMAXM_D
    2147522036U,	// FMAXM_H
    2147526863U,	// FMAXM_S
    2147520093U,	// FMAX_D
    2147520093U,	// FMAX_D_IN32X
    2147520093U,	// FMAX_D_INX
    2147522566U,	// FMAX_H
    2147522566U,	// FMAX_H_INX
    2147526988U,	// FMAX_S
    2147526988U,	// FMAX_S_INX
    2147519832U,	// FMINM_D
    2147522027U,	// FMINM_H
    2147526854U,	// FMINM_S
    2147519850U,	// FMIN_D
    2147519850U,	// FMIN_D_IN32X
    2147519850U,	// FMIN_D_INX
    2147522055U,	// FMIN_H
    2147522055U,	// FMIN_H_INX
    2147526872U,	// FMIN_S
    2147526872U,	// FMIN_S_INX
    36051U,	// FMSUB_D
    36051U,	// FMSUB_D_IN32X
    36051U,	// FMSUB_D_INX
    37234U,	// FMSUB_H
    37234U,	// FMSUB_H_INX
    43079U,	// FMSUB_S
    43079U,	// FMSUB_S_INX
    36176U,	// FMUL_D
    36176U,	// FMUL_D_IN32X
    36176U,	// FMUL_D_INX
    38371U,	// FMUL_H
    38371U,	// FMUL_H_INX
    43198U,	// FMUL_S
    43198U,	// FMUL_S_INX
    33590858U,	// FMVH_X_D
    2147534730U,	// FMVP_D_X
    33605524U,	// FMV_D_X
    33605533U,	// FMV_H_X
    33605571U,	// FMV_W_X
    33590868U,	// FMV_X_D
    33593331U,	// FMV_X_H
    33604995U,	// FMV_X_W
    33604995U,	// FMV_X_W_FPR64
    36093U,	// FNMADD_D
    36093U,	// FNMADD_D_IN32X
    36093U,	// FNMADD_D_INX
    37723U,	// FNMADD_H
    37723U,	// FNMADD_H_INX
    43125U,	// FNMADD_S
    43125U,	// FNMADD_S_INX
    36060U,	// FNMSUB_D
    36060U,	// FNMSUB_D_IN32X
    36060U,	// FNMSUB_D_INX
    37243U,	// FNMSUB_H
    37243U,	// FNMSUB_H_INX
    43088U,	// FNMSUB_S
    43088U,	// FNMSUB_S_INX
    100699769U,	// FROUNDNX_D
    100702242U,	// FROUNDNX_H
    100706654U,	// FROUNDNX_S
    100699419U,	// FROUND_D
    100701059U,	// FROUND_H
    100706431U,	// FROUND_S
    1679855402U,	// FSD
    2147519868U,	// FSGNJN_D
    2147519868U,	// FSGNJN_D_IN32X
    2147519868U,	// FSGNJN_D_INX
    2147522073U,	// FSGNJN_H
    2147522073U,	// FSGNJN_H_INX
    2147526880U,	// FSGNJN_S
    2147526880U,	// FSGNJN_S_INX
    2147520111U,	// FSGNJX_D
    2147520111U,	// FSGNJX_D_IN32X
    2147520111U,	// FSGNJX_D_INX
    2147522584U,	// FSGNJX_H
    2147522584U,	// FSGNJX_H_INX
    2147526996U,	// FSGNJX_S
    2147526996U,	// FSGNJX_S_INX
    2147519805U,	// FSGNJ_D
    2147519805U,	// FSGNJ_D_IN32X
    2147519805U,	// FSGNJ_D_INX
    2147521969U,	// FSGNJ_H
    2147521969U,	// FSGNJ_H_INX
    2147526827U,	// FSGNJ_S
    2147526827U,	// FSGNJ_S_INX
    1679857829U,	// FSH
    100699624U,	// FSQRT_D
    100699624U,	// FSQRT_D_IN32X
    100699624U,	// FSQRT_D_INX
    100701990U,	// FSQRT_H
    100701990U,	// FSQRT_H_INX
    100706578U,	// FSQRT_S
    100706578U,	// FSQRT_S_INX
    36043U,	// FSUB_D
    36043U,	// FSUB_D_IN32X
    36043U,	// FSUB_D_INX
    37226U,	// FSUB_H
    37226U,	// FSUB_H_INX
    43071U,	// FSUB_S
    43071U,	// FSUB_S_INX
    1679869600U,	// FSW
    33588509U,	// HFENCE_GVMA
    33588535U,	// HFENCE_VVMA
    33588522U,	// HINVAL_GVMA
    33588548U,	// HINVAL_VVMA
    52472712U,	// HLVX_HU
    52472937U,	// HLVX_WU
    52464591U,	// HLV_B
    52472653U,	// HLV_BU
    52465189U,	// HLV_D
    52467675U,	// HLV_H
    52472704U,	// HLV_HU
    52479335U,	// HLV_W
    52472929U,	// HLV_WU
    52464598U,	// HSV_B
    52465196U,	// HSV_D
    52467682U,	// HSV_H
    52479342U,	// HSV_W
    314288U,	// Insn16
    314300U,	// Insn32
    52188U,	// InsnB
    807488466U,	// InsnCA
    52197U,	// InsnCB
    270617592U,	// InsnCI
    270617689U,	// InsnCIW
    1342229515U,	// InsnCJ
    270617621U,	// InsnCL
    270617640U,	// InsnCR
    52283U,	// InsnCS
    52293U,	// InsnCSS
    270617583U,	// InsnI
    270617583U,	// InsnI_Mem
    1346456578U,	// InsnJ
    807488543U,	// InsnR
    807488456U,	// InsnR4
    52274U,	// InsnS
    2151763024U,	// InsnU
    14719929U,	// JAL
    1679861592U,	// JALR
    1679854682U,	// LB
    1679862618U,	// LBU
    52471098U,	// LB_AQ
    52469464U,	// LB_AQ_RL
    1679855304U,	// LD
    52471257U,	// LD_AQ
    52469658U,	// LD_AQ_RL
    1679857755U,	// LH
    1679862678U,	// LHU
    52471396U,	// LH_AQ
    52469828U,	// LH_AQ_RL
    52465066U,	// LR_D
    52471169U,	// LR_D_AQ
    52469556U,	// LR_D_AQ_RL
    52468906U,	// LR_D_RL
    52479243U,	// LR_W
    52471480U,	// LR_W_AQ
    52469935U,	// LR_W_AQ_RL
    52469217U,	// LR_W_RL
    33593793U,	// LUI
    1679869422U,	// LW
    1679862898U,	// LWU
    52471568U,	// LW_AQ
    52470037U,	// LW_AQ_RL
    2147534799U,	// MAX
    2147527821U,	// MAXU
    2147525350U,	// MIN
    2147527662U,	// MINU
    33587201U,	// MOPR0
    33587313U,	// MOPR1
    33587220U,	// MOPR10
    33587343U,	// MOPR11
    33587539U,	// MOPR12
    33587765U,	// MOPR13
    33587804U,	// MOPR14
    33588076U,	// MOPR15
    33588115U,	// MOPR16
    33588167U,	// MOPR17
    33588196U,	// MOPR18
    33588344U,	// MOPR19
    33587520U,	// MOPR2
    33587230U,	// MOPR20
    33587353U,	// MOPR21
    33587549U,	// MOPR22
    33587775U,	// MOPR23
    33587814U,	// MOPR24
    33588086U,	// MOPR25
    33588138U,	// MOPR26
    33588177U,	// MOPR27
    33588206U,	// MOPR28
    33588354U,	// MOPR29
    33587746U,	// MOPR3
    33587240U,	// MOPR30
    33587363U,	// MOPR31
    33587785U,	// MOPR4
    33588057U,	// MOPR5
    33588096U,	// MOPR6
    33588148U,	// MOPR7
    33588187U,	// MOPR8
    33588335U,	// MOPR9
    2147516426U,	// MOPRR0
    2147516538U,	// MOPRR1
    2147516745U,	// MOPRR2
    2147516971U,	// MOPRR3
    2147517010U,	// MOPRR4
    2147517282U,	// MOPRR5
    2147517321U,	// MOPRR6
    2147517373U,	// MOPRR7
    20167U,	// MRET
    2147524920U,	// MUL
    2147522669U,	// MULH
    2147527678U,	// MULHSU
    2147527587U,	// MULHU
    2147534362U,	// MULW
    2147526601U,	// OR
    33588723U,	// ORC_B
    2147522939U,	// ORI
    2147525387U,	// ORN
    2147523437U,	// PACK
    2147522642U,	// PACKH
    2147534309U,	// PACKW
    1382619U,	// PREFETCH_I
    1386268U,	// PREFETCH_R
    1393896U,	// PREFETCH_W
    1679862613U,	// QK_C_LBU
    1679860850U,	// QK_C_LBUSP
    1679862673U,	// QK_C_LHU
    1679860862U,	// QK_C_LHUSP
    1679854728U,	// QK_C_SB
    1679860794U,	// QK_C_SBSP
    1679857813U,	// QK_C_SH
    1679860839U,	// QK_C_SHSP
    2147524995U,	// REM
    2147527653U,	// REMU
    2147534584U,	// REMUW
    2147534368U,	// REMW
    33588247U,	// REV8_RV32
    33588247U,	// REV8_RV64
    2147523546U,	// ROL
    2147534350U,	// ROLW
    2147526614U,	// ROR
    2147522938U,	// RORI
    2147534292U,	// RORIW
    2147534398U,	// RORW
    1679854733U,	// SB
    21044961U,	// SB_AQ_RL
    21044323U,	// SB_RL
    1075875046U,	// SC_D
    1075881281U,	// SC_D_AQ
    1075879658U,	// SC_D_AQ_RL
    1075879018U,	// SC_D_RL
    1075889222U,	// SC_W
    1075881592U,	// SC_W_AQ
    1075880037U,	// SC_W_AQ_RL
    1075879329U,	// SC_W_RL
    1679855396U,	// SD
    21045155U,	// SD_AQ_RL
    21044482U,	// SD_RL
    33590083U,	// SEXT_B
    33593137U,	// SEXT_H
    20109U,	// SFENCE_INVAL_IR
    33588485U,	// SFENCE_VMA
    19924U,	// SFENCE_W_INVAL
    295125U,	// SF_CDISCARD_D_L1
    19884U,	// SF_CEASE
    295143U,	// SF_CFLUSH_D_L1
    1679857818U,	// SH
    2147520140U,	// SH1ADD
    2147534542U,	// SH1ADD_UW
    2147520148U,	// SH2ADD
    2147534553U,	// SH2ADD_UW
    2147520156U,	// SH3ADD
    2147534564U,	// SH3ADD_UW
    33587270U,	// SHA256SIG0
    33587401U,	// SHA256SIG1
    33587294U,	// SHA256SUM0
    33587501U,	// SHA256SUM1
    33587258U,	// SHA512SIG0
    2147522606U,	// SHA512SIG0H
    2147523485U,	// SHA512SIG0L
    33587389U,	// SHA512SIG1
    2147522619U,	// SHA512SIG1H
    2147523498U,	// SHA512SIG1L
    33587282U,	// SHA512SUM0
    2147526454U,	// SHA512SUM0R
    33587489U,	// SHA512SUM1
    2147526467U,	// SHA512SUM1R
    21045325U,	// SH_AQ_RL
    21044621U,	// SH_RL
    33588497U,	// SINVAL_VMA
    2147523541U,	// SLL
    2147522876U,	// SLLI
    2147534278U,	// SLLIW
    2147534575U,	// SLLI_UW
    2147534344U,	// SLLW
    2147527448U,	// SLT
    2147522994U,	// SLTI
    2147527613U,	// SLTIU
    2147527723U,	// SLTU
    33587306U,	// SM3P0
    33587513U,	// SM3P1
    36532U,	// SM4ED
    43443U,	// SM4KS
    2147517838U,	// SRA
    2147522838U,	// SRAI
    2147534262U,	// SRAIW
    2147534240U,	// SRAW
    20172U,	// SRET
    2147524903U,	// SRL
    2147522884U,	// SRLI
    2147534285U,	// SRLIW
    2147534356U,	// SRLW
    1075875206U,	// SSAMOSWAP_D
    1075881329U,	// SSAMOSWAP_D_AQ
    1075879714U,	// SSAMOSWAP_D_AQ_RL
    1075879066U,	// SSAMOSWAP_D_RL
    1075889406U,	// SSAMOSWAP_W
    1075881640U,	// SSAMOSWAP_W_AQ
    1075880093U,	// SSAMOSWAP_W_AQ_RL
    1075879377U,	// SSAMOSWAP_W_RL
    301941U,	// SSPOPCHK
    301258U,	// SSPUSH
    304124U,	// SSRDP
    2147519642U,	// SUB
    2147534248U,	// SUBW
    1679869572U,	// SW
    21045534U,	// SW_AQ_RL
    21044793U,	// SW_RL
    2954969812U,	// THVdotVMAQASU_VV
    2954971772U,	// THVdotVMAQASU_VX
    2954971568U,	// THVdotVMAQAUS_VX
    2954969667U,	// THVdotVMAQAU_VV
    2954971616U,	// THVdotVMAQAU_VX
    2954968850U,	// THVdotVMAQA_VV
    2954971092U,	// THVdotVMAQA_VX
    41260U,	// TH_ADDSL
    19969U,	// TH_DCACHE_CALL
    20053U,	// TH_DCACHE_CIALL
    296318U,	// TH_DCACHE_CIPA
    313012U,	// TH_DCACHE_CISW
    296384U,	// TH_DCACHE_CIVA
    296273U,	// TH_DCACHE_CPA
    295159U,	// TH_DCACHE_CPAL1
    312975U,	// TH_DCACHE_CSW
    296339U,	// TH_DCACHE_CVA
    295176U,	// TH_DCACHE_CVAL1
    20006U,	// TH_DCACHE_IALL
    296288U,	// TH_DCACHE_IPA
    312997U,	// TH_DCACHE_ISW
    296354U,	// TH_DCACHE_IVA
    43839U,	// TH_EXT
    44081U,	// TH_EXTU
    33587250U,	// TH_FF0
    33587373U,	// TH_FF1
    36578U,	// TH_FLRD
    50741U,	// TH_FLRW
    36613U,	// TH_FLURD
    50789U,	// TH_FLURW
    36595U,	// TH_FSRD
    50771U,	// TH_FSRW
    36632U,	// TH_FSURD
    50808U,	// TH_FSURW
    20021U,	// TH_ICACHE_IALL
    20146U,	// TH_ICACHE_IALLS
    296303U,	// TH_ICACHE_IPA
    296369U,	// TH_ICACHE_IVA
    19953U,	// TH_L2CACHE_CALL
    20036U,	// TH_L2CACHE_CIALL
    19990U,	// TH_L2CACHE_IALL
    24151185U,	// TH_LBIA
    24153073U,	// TH_LBIB
    24151239U,	// TH_LBUIA
    24153127U,	// TH_LBUIB
    167808676U,	// TH_LDD
    24151203U,	// TH_LDIA
    24153091U,	// TH_LDIB
    24151221U,	// TH_LHIA
    24153109U,	// TH_LHIB
    24151249U,	// TH_LHUIA
    24153137U,	// TH_LHUIB
    35942U,	// TH_LRB
    43879U,	// TH_LRBU
    36570U,	// TH_LRD
    39027U,	// TH_LRH
    43946U,	// TH_LRHU
    50733U,	// TH_LRW
    44151U,	// TH_LRWU
    35958U,	// TH_LURB
    43888U,	// TH_LURBU
    36604U,	// TH_LURD
    39043U,	// TH_LURH
    43955U,	// TH_LURHU
    50780U,	// TH_LURW
    44160U,	// TH_LURWU
    167808824U,	// TH_LWD
    24151269U,	// TH_LWIA
    24153157U,	// TH_LWIB
    167808815U,	// TH_LWUD
    24151259U,	// TH_LWUIA
    24153147U,	// TH_LWUIB
    2954953980U,	// TH_MULA
    2954958920U,	// TH_MULAH
    2954970518U,	// TH_MULAW
    2954963386U,	// TH_MULS
    2954959018U,	// TH_MULSH
    2954970820U,	// TH_MULSW
    2954972053U,	// TH_MVEQZ
    2954972009U,	// TH_MVNEZ
    33603233U,	// TH_REV
    33605382U,	// TH_REVW
    24183962U,	// TH_SBIA
    24185850U,	// TH_SBIB
    167808684U,	// TH_SDD
    24183980U,	// TH_SDIA
    24185868U,	// TH_SDIB
    33597813U,	// TH_SFENCE_VMAS
    24183998U,	// TH_SHIA
    24185886U,	// TH_SHIB
    35950U,	// TH_SRB
    36587U,	// TH_SRD
    39035U,	// TH_SRH
    2147522950U,	// TH_SRRI
    2147534299U,	// TH_SRRIW
    50763U,	// TH_SRW
    35967U,	// TH_SURB
    36623U,	// TH_SURD
    39052U,	// TH_SURH
    50799U,	// TH_SURW
    167808832U,	// TH_SWD
    24184046U,	// TH_SWIA
    24185934U,	// TH_SWIB
    19876U,	// TH_SYNC
    19893U,	// TH_SYNC_I
    20135U,	// TH_SYNC_IS
    20125U,	// TH_SYNC_S
    2147527479U,	// TH_TST
    33606465U,	// TH_TSTNBZ
    20097U,	// UNIMP
    33596428U,	// UNZIP_RV32
    49790U,	// VAADDU_VV
    51739U,	// VAADDU_VX
    49198U,	// VAADD_VV
    51300U,	// VAADD_VX
    2147525033U,	// VADC_VIM
    2147525225U,	// VADC_VVM
    2147525279U,	// VADC_VXM
    39449U,	// VADD_VI
    49261U,	// VADD_VV
    51330U,	// VADD_VX
    35727830U,	// VAESDF_VS
    35733703U,	// VAESDF_VV
    35727852U,	// VAESDM_VS
    35733910U,	// VAESDM_VV
    35727841U,	// VAESEF_VS
    35733714U,	// VAESEF_VV
    35727863U,	// VAESEM_VS
    35733930U,	// VAESEM_VV
    2147523014U,	// VAESKF1_VI
    2954959314U,	// VAESKF2_VI
    35728080U,	// VAESZ_VS
    49589U,	// VANDN_VV
    51506U,	// VANDN_VX
    39458U,	// VAND_VI
    49291U,	// VAND_VV
    51349U,	// VAND_VX
    49745U,	// VASUBU_VV
    51694U,	// VASUBU_VX
    48946U,	// VASUB_VV
    51188U,	// VASUB_VX
    201374549U,	// VBREV8_V
    201375341U,	// VBREV_V
    49385U,	// VCLMULH_VV
    51388U,	// VCLMULH_VX
    49507U,	// VCLMUL_VV
    51457U,	// VCLMUL_VX
    201375377U,	// VCLZ_V
    2147525179U,	// VCOMPRESS_VM
    201367920U,	// VCPOP_M
    201375205U,	// VCPOP_V
    201375385U,	// VCTZ_V
    48820U,	// VC_FV
    50021U,	// VC_FVV
    50959U,	// VC_FVW
    39122U,	// VC_I
    48842U,	// VC_IV
    50045U,	// VC_IVV
    50983U,	// VC_IVW
    49188U,	// VC_VV
    50069U,	// VC_VVV
    51013U,	// VC_VVW
    4275902U,	// VC_V_FV
    807486320U,	// VC_V_FVV
    807487258U,	// VC_V_FVW
    270604533U,	// VC_V_I
    4275924U,	// VC_V_IV
    807486344U,	// VC_V_IVV
    807487282U,	// VC_V_IVW
    4277031U,	// VC_V_VV
    807486368U,	// VC_V_VVV
    807487312U,	// VC_V_VVW
    270616495U,	// VC_V_X
    4277306U,	// VC_V_XV
    807486392U,	// VC_V_XVV
    807487336U,	// VC_V_XVW
    51073U,	// VC_X
    50224U,	// VC_XV
    50093U,	// VC_XVV
    51037U,	// VC_XVW
    49939U,	// VDIVU_VV
    51910U,	// VDIVU_VX
    49981U,	// VDIV_VV
    51930U,	// VDIV_VX
    36936U,	// VFADD_VF
    49208U,	// VFADD_VV
    201375282U,	// VFCLASS_V
    201375303U,	// VFCVT_F_XU_V
    201375350U,	// VFCVT_F_X_V
    201374636U,	// VFCVT_RTZ_XU_F_V
    201374700U,	// VFCVT_RTZ_X_F_V
    201374607U,	// VFCVT_XU_F_V
    201374673U,	// VFCVT_X_F_V
    37126U,	// VFDIV_VF
    49971U,	// VFDIV_VV
    201367929U,	// VFIRST_M
    2954956824U,	// VFMACC_VF
    2954969045U,	// VFMACC_VV
    2954956882U,	// VFMADD_VF
    2954969154U,	// VFMADD_VV
    37147U,	// VFMAX_VF
    49990U,	// VFMAX_VV
    2147525000U,	// VFMERGE_VFM
    37042U,	// VFMIN_VF
    49599U,	// VFMIN_VV
    2954956776U,	// VFMSAC_VF
    2954968976U,	// VFMSAC_VV
    2954956731U,	// VFMSUB_VF
    2954968902U,	// VFMSUB_VV
    37021U,	// VFMUL_VF
    49487U,	// VFMUL_VV
    33597584U,	// VFMV_F_S
    35721060U,	// VFMV_S_F
    33591150U,	// VFMV_V_F
    201376874U,	// VFNCVTBF16_F_F_W
    201376910U,	// VFNCVT_F_F_W
    201377101U,	// VFNCVT_F_XU_W
    201377141U,	// VFNCVT_F_X_W
    201376892U,	// VFNCVT_ROD_F_F_W
    201376939U,	// VFNCVT_RTZ_XU_F_W
    201376972U,	// VFNCVT_RTZ_X_F_W
    201376924U,	// VFNCVT_XU_F_W
    201376958U,	// VFNCVT_X_F_W
    2954956835U,	// VFNMACC_VF
    2954969056U,	// VFNMACC_VV
    2954956893U,	// VFNMADD_VF
    2954969165U,	// VFNMADD_VV
    2954956787U,	// VFNMSAC_VF
    2954968987U,	// VFNMSAC_VV
    2954956742U,	// VFNMSUB_VF
    2954968913U,	// VFNMSUB_VV
    36728U,	// VFNRCLIP_XU_F_QF
    36749U,	// VFNRCLIP_X_F_QF
    37136U,	// VFRDIV_VF
    201373639U,	// VFREC7_V
    43703U,	// VFREDMAX_VS
    43605U,	// VFREDMIN_VS
    43547U,	// VFREDOSUM_VS
    43576U,	// VFREDUSUM_VS
    201373649U,	// VFRSQRT7_V
    36818U,	// VFRSUB_VF
    37052U,	// VFSGNJN_VF
    49618U,	// VFSGNJN_VV
    37157U,	// VFSGNJX_VF
    50009U,	// VFSGNJX_VV
    37010U,	// VFSGNJ_VF
    49417U,	// VFSGNJ_VV
    37064U,	// VFSLIDE1DOWN_VF
    37081U,	// VFSLIDE1UP_VF
    201375293U,	// VFSQRT_V
    36785U,	// VFSUB_VF
    48956U,	// VFSUB_VV
    36969U,	// VFWADD_VF
    49270U,	// VFWADD_VV
    37180U,	// VFWADD_WF
    50148U,	// VFWADD_WV
    201374575U,	// VFWCVTBF16_F_F_V
    201374593U,	// VFWCVT_F_F_V
    201375317U,	// VFWCVT_F_XU_V
    201375363U,	// VFWCVT_F_X_V
    201374654U,	// VFWCVT_RTZ_XU_F_V
    201374717U,	// VFWCVT_RTZ_X_F_V
    201374621U,	// VFWCVT_XU_F_V
    201374686U,	// VFWCVT_X_F_V
    2954956705U,	// VFWMACCBF16_VF
    2954968817U,	// VFWMACCBF16_VV
    2147517182U,	// VFWMACC_4x4x4
    2954956860U,	// VFWMACC_VF
    2954969091U,	// VFWMACC_VV
    2954956812U,	// VFWMSAC_VF
    2954969023U,	// VFWMSAC_VV
    37031U,	// VFWMUL_VF
    49537U,	// VFWMUL_VV
    2954956847U,	// VFWNMACC_VF
    2954969068U,	// VFWNMACC_VV
    2954956799U,	// VFWNMSAC_VF
    2954969010U,	// VFWNMSAC_VV
    43561U,	// VFWREDOSUM_VS
    43590U,	// VFWREDUSUM_VS
    36829U,	// VFWSUB_VF
    49019U,	// VFWSUB_VV
    37169U,	// VFWSUB_WF
    50127U,	// VFWSUB_WV
    2954969343U,	// VGHSH_VV
    35733849U,	// VGMUL_VV
    1620840U,	// VID_V
    201367884U,	// VIOTA_M
    52475278U,	// VL1RE16_V
    52473366U,	// VL1RE32_V
    52474322U,	// VL1RE64_V
    52476227U,	// VL1RE8_V
    52475289U,	// VL2RE16_V
    52473377U,	// VL2RE32_V
    52474333U,	// VL2RE64_V
    52476237U,	// VL2RE8_V
    52475300U,	// VL4RE16_V
    52473388U,	// VL4RE32_V
    52474344U,	// VL4RE64_V
    52476247U,	// VL4RE8_V
    52475311U,	// VL8RE16_V
    52473399U,	// VL8RE32_V
    52474355U,	// VL8RE64_V
    52476257U,	// VL8RE8_V
    220249440U,	// VLE16FF_V
    220247429U,	// VLE16_V
    220249208U,	// VLE32FF_V
    220245517U,	// VLE32_V
    220249324U,	// VLE64FF_V
    220246473U,	// VLE64_V
    220249549U,	// VLE8FF_V
    220248379U,	// VLE8_V
    52477399U,	// VLM_V
    18921367U,	// VLOXEI16_V
    18919455U,	// VLOXEI32_V
    18920411U,	// VLOXEI64_V
    18922281U,	// VLOXEI8_V
    18920919U,	// VLOXSEG2EI16_V
    18919007U,	// VLOXSEG2EI32_V
    18919963U,	// VLOXSEG2EI64_V
    18921861U,	// VLOXSEG2EI8_V
    18920983U,	// VLOXSEG3EI16_V
    18919071U,	// VLOXSEG3EI32_V
    18920027U,	// VLOXSEG3EI64_V
    18921921U,	// VLOXSEG3EI8_V
    18921047U,	// VLOXSEG4EI16_V
    18919135U,	// VLOXSEG4EI32_V
    18920091U,	// VLOXSEG4EI64_V
    18921981U,	// VLOXSEG4EI8_V
    18921111U,	// VLOXSEG5EI16_V
    18919199U,	// VLOXSEG5EI32_V
    18920155U,	// VLOXSEG5EI64_V
    18922041U,	// VLOXSEG5EI8_V
    18921175U,	// VLOXSEG6EI16_V
    18919263U,	// VLOXSEG6EI32_V
    18920219U,	// VLOXSEG6EI64_V
    18922101U,	// VLOXSEG6EI8_V
    18921239U,	// VLOXSEG7EI16_V
    18919327U,	// VLOXSEG7EI32_V
    18920283U,	// VLOXSEG7EI64_V
    18922161U,	// VLOXSEG7EI8_V
    18921303U,	// VLOXSEG8EI16_V
    18919391U,	// VLOXSEG8EI32_V
    18920347U,	// VLOXSEG8EI64_V
    18922221U,	// VLOXSEG8EI8_V
    18920890U,	// VLSE16_V
    18918978U,	// VLSE32_V
    18919934U,	// VLSE64_V
    18921835U,	// VLSE8_V
    220249335U,	// VLSEG2E16FF_V
    220247051U,	// VLSEG2E16_V
    220249103U,	// VLSEG2E32FF_V
    220245139U,	// VLSEG2E32_V
    220249219U,	// VLSEG2E64FF_V
    220246095U,	// VLSEG2E64_V
    220249451U,	// VLSEG2E8FF_V
    220248029U,	// VLSEG2E8_V
    220249350U,	// VLSEG3E16FF_V
    220247105U,	// VLSEG3E16_V
    220249118U,	// VLSEG3E32FF_V
    220245193U,	// VLSEG3E32_V
    220249234U,	// VLSEG3E64FF_V
    220246149U,	// VLSEG3E64_V
    220249465U,	// VLSEG3E8FF_V
    220248079U,	// VLSEG3E8_V
    220249365U,	// VLSEG4E16FF_V
    220247159U,	// VLSEG4E16_V
    220249133U,	// VLSEG4E32FF_V
    220245247U,	// VLSEG4E32_V
    220249249U,	// VLSEG4E64FF_V
    220246203U,	// VLSEG4E64_V
    220249479U,	// VLSEG4E8FF_V
    220248129U,	// VLSEG4E8_V
    220249380U,	// VLSEG5E16FF_V
    220247213U,	// VLSEG5E16_V
    220249148U,	// VLSEG5E32FF_V
    220245301U,	// VLSEG5E32_V
    220249264U,	// VLSEG5E64FF_V
    220246257U,	// VLSEG5E64_V
    220249493U,	// VLSEG5E8FF_V
    220248179U,	// VLSEG5E8_V
    220249395U,	// VLSEG6E16FF_V
    220247267U,	// VLSEG6E16_V
    220249163U,	// VLSEG6E32FF_V
    220245355U,	// VLSEG6E32_V
    220249279U,	// VLSEG6E64FF_V
    220246311U,	// VLSEG6E64_V
    220249507U,	// VLSEG6E8FF_V
    220248229U,	// VLSEG6E8_V
    220249410U,	// VLSEG7E16FF_V
    220247321U,	// VLSEG7E16_V
    220249178U,	// VLSEG7E32FF_V
    220245409U,	// VLSEG7E32_V
    220249294U,	// VLSEG7E64FF_V
    220246365U,	// VLSEG7E64_V
    220249521U,	// VLSEG7E8FF_V
    220248279U,	// VLSEG7E8_V
    220249425U,	// VLSEG8E16FF_V
    220247375U,	// VLSEG8E16_V
    220249193U,	// VLSEG8E32FF_V
    220245463U,	// VLSEG8E32_V
    220249309U,	// VLSEG8E64FF_V
    220246419U,	// VLSEG8E64_V
    220249535U,	// VLSEG8E8FF_V
    220248329U,	// VLSEG8E8_V
    18920472U,	// VLSSEG2E16_V
    18918560U,	// VLSSEG2E32_V
    18919516U,	// VLSSEG2E64_V
    18921449U,	// VLSSEG2E8_V
    18920526U,	// VLSSEG3E16_V
    18918614U,	// VLSSEG3E32_V
    18919570U,	// VLSSEG3E64_V
    18921499U,	// VLSSEG3E8_V
    18920580U,	// VLSSEG4E16_V
    18918668U,	// VLSSEG4E32_V
    18919624U,	// VLSSEG4E64_V
    18921549U,	// VLSSEG4E8_V
    18920634U,	// VLSSEG5E16_V
    18918722U,	// VLSSEG5E32_V
    18919678U,	// VLSSEG5E64_V
    18921599U,	// VLSSEG5E8_V
    18920688U,	// VLSSEG6E16_V
    18918776U,	// VLSSEG6E32_V
    18919732U,	// VLSSEG6E64_V
    18921649U,	// VLSSEG6E8_V
    18920742U,	// VLSSEG7E16_V
    18918830U,	// VLSSEG7E32_V
    18919786U,	// VLSSEG7E64_V
    18921699U,	// VLSSEG7E8_V
    18920796U,	// VLSSEG8E16_V
    18918884U,	// VLSSEG8E32_V
    18919840U,	// VLSSEG8E64_V
    18921749U,	// VLSSEG8E8_V
    18921391U,	// VLUXEI16_V
    18919479U,	// VLUXEI32_V
    18920435U,	// VLUXEI64_V
    18922303U,	// VLUXEI8_V
    18920951U,	// VLUXSEG2EI16_V
    18919039U,	// VLUXSEG2EI32_V
    18919995U,	// VLUXSEG2EI64_V
    18921891U,	// VLUXSEG2EI8_V
    18921015U,	// VLUXSEG3EI16_V
    18919103U,	// VLUXSEG3EI32_V
    18920059U,	// VLUXSEG3EI64_V
    18921951U,	// VLUXSEG3EI8_V
    18921079U,	// VLUXSEG4EI16_V
    18919167U,	// VLUXSEG4EI32_V
    18920123U,	// VLUXSEG4EI64_V
    18922011U,	// VLUXSEG4EI8_V
    18921143U,	// VLUXSEG5EI16_V
    18919231U,	// VLUXSEG5EI32_V
    18920187U,	// VLUXSEG5EI64_V
    18922071U,	// VLUXSEG5EI8_V
    18921207U,	// VLUXSEG6EI16_V
    18919295U,	// VLUXSEG6EI32_V
    18920251U,	// VLUXSEG6EI64_V
    18922131U,	// VLUXSEG6EI8_V
    18921271U,	// VLUXSEG7EI16_V
    18919359U,	// VLUXSEG7EI32_V
    18920315U,	// VLUXSEG7EI64_V
    18922191U,	// VLUXSEG7EI8_V
    18921335U,	// VLUXSEG8EI16_V
    18919423U,	// VLUXSEG8EI32_V
    18920379U,	// VLUXSEG8EI64_V
    18922251U,	// VLUXSEG8EI8_V
    2954969081U,	// VMACC_VV
    2954971205U,	// VMACC_VX
    2147523077U,	// VMADC_VI
    2147525022U,	// VMADC_VIM
    2147532826U,	// VMADC_VV
    2147525214U,	// VMADC_VVM
    2147534938U,	// VMADC_VX
    2147525268U,	// VMADC_VXM
    2954969177U,	// VMADD_VV
    2954971246U,	// VMADD_VX
    2147525076U,	// VMANDN_MM
    2147525055U,	// VMAND_MM
    49949U,	// VMAXU_VV
    51920U,	// VMAXU_VX
    50000U,	// VMAX_VV
    51939U,	// VMAX_VX
    2147525043U,	// VMERGE_VIM
    2147525235U,	// VMERGE_VVM
    2147525289U,	// VMERGE_VXM
    37096U,	// VMFEQ_VF
    49630U,	// VMFEQ_VV
    36980U,	// VMFGE_VF
    37106U,	// VMFGT_VF
    36990U,	// VMFLE_VF
    49300U,	// VMFLE_VV
    37116U,	// VMFLT_VF
    49711U,	// VMFLT_VV
    37000U,	// VMFNE_VF
    49331U,	// VMFNE_VV
    49866U,	// VMINU_VV
    51826U,	// VMINU_VX
    49609U,	// VMIN_VV
    51516U,	// VMIN_VX
    2147525065U,	// VMNAND_MM
    2147525106U,	// VMNOR_MM
    2147525087U,	// VMORN_MM
    2147525097U,	// VMOR_MM
    2147532747U,	// VMSBC_VV
    2147525193U,	// VMSBC_VVM
    2147534907U,	// VMSBC_VX
    2147525247U,	// VMSBC_VXM
    201367893U,	// VMSBF_M
    39573U,	// VMSEQ_VI
    49640U,	// VMSEQ_VV
    51583U,	// VMSEQ_VX
    39675U,	// VMSGTU_VI
    51888U,	// VMSGTU_VX
    39622U,	// VMSGT_VI
    51660U,	// VMSGT_VX
    201367902U,	// VMSIF_M
    39664U,	// VMSLEU_VI
    49823U,	// VMSLEU_VV
    51783U,	// VMSLEU_VX
    39477U,	// VMSLE_VI
    49310U,	// VMSLE_VV
    51368U,	// VMSLE_VX
    49928U,	// VMSLTU_VV
    51899U,	// VMSLTU_VX
    49721U,	// VMSLT_VV
    51670U,	// VMSLT_VX
    39487U,	// VMSNE_VI
    49341U,	// VMSNE_VV
    51378U,	// VMSNE_VX
    201367911U,	// VMSOF_M
    49904U,	// VMULHSU_VV
    51864U,	// VMULHSU_VX
    49834U,	// VMULHU_VV
    51794U,	// VMULHU_VX
    49397U,	// VMULH_VV
    51400U,	// VMULH_VX
    49528U,	// VMUL_VV
    51478U,	// VMUL_VX
    33603062U,	// VMV1R_V
    33603079U,	// VMV2R_V
    33603096U,	// VMV4R_V
    33603113U,	// VMV8R_V
    35735462U,	// VMV_S_X
    33593600U,	// VMV_V_I
    33603172U,	// VMV_V_V
    33605562U,	// VMV_V_X
    33597763U,	// VMV_X_S
    2147525116U,	// VMXNOR_MM
    2147525127U,	// VMXOR_MM
    39735U,	// VNCLIPU_WI
    50212U,	// VNCLIPU_WV
    52021U,	// VNCLIPU_WX
    39724U,	// VNCLIP_WI
    50179U,	// VNCLIP_WV
    51988U,	// VNCLIP_WX
    2954968999U,	// VNMSAC_VV
    2954971184U,	// VNMSAC_VX
    2954968925U,	// VNMSUB_VV
    2954971134U,	// VNMSUB_VX
    39704U,	// VNSRA_WI
    50117U,	// VNSRA_WV
    51948U,	// VNSRA_WX
    39714U,	// VNSRL_WI
    50169U,	// VNSRL_WV
    51978U,	// VNSRL_WX
    39605U,	// VOR_VI
    49682U,	// VOR_VV
    51615U,	// VOR_VX
    2147516943U,	// VQMACCSU_2x8x2
    2147517254U,	// VQMACCSU_4x8x4
    2147516906U,	// VQMACCUS_2x8x2
    2147517217U,	// VQMACCUS_4x8x4
    2147516925U,	// VQMACCU_2x8x2
    2147517236U,	// VQMACCU_4x8x4
    2147516889U,	// VQMACC_2x8x2
    2147517200U,	// VQMACC_4x8x4
    43466U,	// VREDAND_VS
    43690U,	// VREDMAXU_VS
    43716U,	// VREDMAX_VS
    43677U,	// VREDMINU_VS
    43618U,	// VREDMIN_VS
    43640U,	// VREDOR_VS
    43522U,	// VREDSUM_VS
    43651U,	// VREDXOR_VS
    49856U,	// VREMU_VV
    51816U,	// VREMU_VX
    49569U,	// VREM_VV
    51497U,	// VREM_VX
    201374559U,	// VREV8_V
    48897U,	// VRGATHEREI16_VV
    39583U,	// VRGATHER_VI
    49660U,	// VRGATHER_VV
    51593U,	// VRGATHER_VX
    49459U,	// VROL_VV
    51429U,	// VROL_VX
    39596U,	// VROR_VI
    49673U,	// VROR_VV
    51606U,	// VROR_VX
    39409U,	// VRSUB_VI
    51209U,	// VRSUB_VX
    52477422U,	// VS1R_V
    52477439U,	// VS2R_V
    52477456U,	// VS4R_V
    52477473U,	// VS8R_V
    39642U,	// VSADDU_VI
    49801U,	// VSADDU_VV
    51750U,	// VSADDU_VX
    39439U,	// VSADD_VI
    49251U,	// VSADD_VV
    51320U,	// VSADD_VX
    2147525204U,	// VSBC_VVM
    2147525258U,	// VSBC_VXM
    220247502U,	// VSE16_V
    220245590U,	// VSE32_V
    220246546U,	// VSE64_V
    220248445U,	// VSE8_V
    1879087434U,	// VSETIVLI
    2147524932U,	// VSETVL
    1879087444U,	// VSETVLI
    201359719U,	// VSEXT_VF2
    201360014U,	// VSEXT_VF4
    201360376U,	// VSEXT_VF8
    2954969309U,	// VSHA2CH_VV
    2954969364U,	// VSHA2CL_VV
    2954969635U,	// VSHA2MS_VV
    51525U,	// VSLIDE1DOWN_VX
    51556U,	// VSLIDE1UP_VX
    39545U,	// VSLIDEDOWN_VI
    51541U,	// VSLIDEDOWN_VX
    39560U,	// VSLIDEUP_VI
    51570U,	// VSLIDEUP_VX
    39507U,	// VSLL_VI
    49440U,	// VSLL_VV
    51410U,	// VSLL_VX
    2954959355U,	// VSM3C_VI
    2147532968U,	// VSM3ME_VV
    2147523145U,	// VSM4K_VI
    35727982U,	// VSM4R_VS
    35734002U,	// VSM4R_VV
    49518U,	// VSMUL_VV
    51468U,	// VSMUL_VX
    52477406U,	// VSM_V
    18921379U,	// VSOXEI16_V
    18919467U,	// VSOXEI32_V
    18920423U,	// VSOXEI64_V
    18922292U,	// VSOXEI8_V
    18920935U,	// VSOXSEG2EI16_V
    18919023U,	// VSOXSEG2EI32_V
    18919979U,	// VSOXSEG2EI64_V
    18921876U,	// VSOXSEG2EI8_V
    18920999U,	// VSOXSEG3EI16_V
    18919087U,	// VSOXSEG3EI32_V
    18920043U,	// VSOXSEG3EI64_V
    18921936U,	// VSOXSEG3EI8_V
    18921063U,	// VSOXSEG4EI16_V
    18919151U,	// VSOXSEG4EI32_V
    18920107U,	// VSOXSEG4EI64_V
    18921996U,	// VSOXSEG4EI8_V
    18921127U,	// VSOXSEG5EI16_V
    18919215U,	// VSOXSEG5EI32_V
    18920171U,	// VSOXSEG5EI64_V
    18922056U,	// VSOXSEG5EI8_V
    18921191U,	// VSOXSEG6EI16_V
    18919279U,	// VSOXSEG6EI32_V
    18920235U,	// VSOXSEG6EI64_V
    18922116U,	// VSOXSEG6EI8_V
    18921255U,	// VSOXSEG7EI16_V
    18919343U,	// VSOXSEG7EI32_V
    18920299U,	// VSOXSEG7EI64_V
    18922176U,	// VSOXSEG7EI8_V
    18921319U,	// VSOXSEG8EI16_V
    18919407U,	// VSOXSEG8EI32_V
    18920363U,	// VSOXSEG8EI64_V
    18922236U,	// VSOXSEG8EI8_V
    39400U,	// VSRA_VI
    48937U,	// VSRA_VV
    51179U,	// VSRA_VX
    39536U,	// VSRL_VI
    49478U,	// VSRL_VV
    51448U,	// VSRL_VX
    18920900U,	// VSSE16_V
    18918988U,	// VSSE32_V
    18919944U,	// VSSE64_V
    18921844U,	// VSSE8_V
    220247092U,	// VSSEG2E16_V
    220245180U,	// VSSEG2E32_V
    220246136U,	// VSSEG2E64_V
    220248067U,	// VSSEG2E8_V
    220247146U,	// VSSEG3E16_V
    220245234U,	// VSSEG3E32_V
    220246190U,	// VSSEG3E64_V
    220248117U,	// VSSEG3E8_V
    220247200U,	// VSSEG4E16_V
    220245288U,	// VSSEG4E32_V
    220246244U,	// VSSEG4E64_V
    220248167U,	// VSSEG4E8_V
    220247254U,	// VSSEG5E16_V
    220245342U,	// VSSEG5E32_V
    220246298U,	// VSSEG5E64_V
    220248217U,	// VSSEG5E8_V
    220247308U,	// VSSEG6E16_V
    220245396U,	// VSSEG6E32_V
    220246352U,	// VSSEG6E64_V
    220248267U,	// VSSEG6E8_V
    220247362U,	// VSSEG7E16_V
    220245450U,	// VSSEG7E32_V
    220246406U,	// VSSEG7E64_V
    220248317U,	// VSSEG7E8_V
    220247416U,	// VSSEG8E16_V
    220245504U,	// VSSEG8E32_V
    220246460U,	// VSSEG8E64_V
    220248367U,	// VSSEG8E8_V
    39390U,	// VSSRA_VI
    48927U,	// VSSRA_VV
    51169U,	// VSSRA_VX
    39526U,	// VSSRL_VI
    49468U,	// VSSRL_VV
    51438U,	// VSSRL_VX
    18920486U,	// VSSSEG2E16_V
    18918574U,	// VSSSEG2E32_V
    18919530U,	// VSSSEG2E64_V
    18921462U,	// VSSSEG2E8_V
    18920540U,	// VSSSEG3E16_V
    18918628U,	// VSSSEG3E32_V
    18919584U,	// VSSSEG3E64_V
    18921512U,	// VSSSEG3E8_V
    18920594U,	// VSSSEG4E16_V
    18918682U,	// VSSSEG4E32_V
    18919638U,	// VSSSEG4E64_V
    18921562U,	// VSSSEG4E8_V
    18920648U,	// VSSSEG5E16_V
    18918736U,	// VSSSEG5E32_V
    18919692U,	// VSSSEG5E64_V
    18921612U,	// VSSSEG5E8_V
    18920702U,	// VSSSEG6E16_V
    18918790U,	// VSSSEG6E32_V
    18919746U,	// VSSSEG6E64_V
    18921662U,	// VSSSEG6E8_V
    18920756U,	// VSSSEG7E16_V
    18918844U,	// VSSSEG7E32_V
    18919800U,	// VSSSEG7E64_V
    18921712U,	// VSSSEG7E8_V
    18920810U,	// VSSSEG8E16_V
    18918898U,	// VSSSEG8E32_V
    18919854U,	// VSSSEG8E64_V
    18921762U,	// VSSSEG8E8_V
    49756U,	// VSSUBU_VV
    51705U,	// VSSUBU_VX
    49000U,	// VSSUB_VV
    51219U,	// VSSUB_VX
    49010U,	// VSUB_VV
    51229U,	// VSUB_VX
    18921403U,	// VSUXEI16_V
    18919491U,	// VSUXEI32_V
    18920447U,	// VSUXEI64_V
    18922314U,	// VSUXEI8_V
    18920967U,	// VSUXSEG2EI16_V
    18919055U,	// VSUXSEG2EI32_V
    18920011U,	// VSUXSEG2EI64_V
    18921906U,	// VSUXSEG2EI8_V
    18921031U,	// VSUXSEG3EI16_V
    18919119U,	// VSUXSEG3EI32_V
    18920075U,	// VSUXSEG3EI64_V
    18921966U,	// VSUXSEG3EI8_V
    18921095U,	// VSUXSEG4EI16_V
    18919183U,	// VSUXSEG4EI32_V
    18920139U,	// VSUXSEG4EI64_V
    18922026U,	// VSUXSEG4EI8_V
    18921159U,	// VSUXSEG5EI16_V
    18919247U,	// VSUXSEG5EI32_V
    18920203U,	// VSUXSEG5EI64_V
    18922086U,	// VSUXSEG5EI8_V
    18921223U,	// VSUXSEG6EI16_V
    18919311U,	// VSUXSEG6EI32_V
    18920267U,	// VSUXSEG6EI64_V
    18922146U,	// VSUXSEG6EI8_V
    18921287U,	// VSUXSEG7EI16_V
    18919375U,	// VSUXSEG7EI32_V
    18920331U,	// VSUXSEG7EI64_V
    18922206U,	// VSUXSEG7EI8_V
    18921351U,	// VSUXSEG8EI16_V
    18919439U,	// VSUXSEG8EI32_V
    18920395U,	// VSUXSEG8EI64_V
    18922266U,	// VSUXSEG8EI8_V
    2147519655U,	// VT_MASKC
    2147525321U,	// VT_MASKCN
    49812U,	// VWADDU_VV
    51761U,	// VWADDU_VX
    50201U,	// VWADDU_WV
    52010U,	// VWADDU_WX
    49281U,	// VWADD_VV
    51339U,	// VWADD_VX
    50159U,	// VWADD_WV
    51968U,	// VWADD_WX
    2954969827U,	// VWMACCSU_VV
    2954971787U,	// VWMACCSU_VX
    2954971583U,	// VWMACCUS_VX
    2954969714U,	// VWMACCU_VV
    2954971663U,	// VWMACCU_VX
    2954969103U,	// VWMACC_VV
    2954971215U,	// VWMACC_VX
    49916U,	// VWMULSU_VV
    51876U,	// VWMULSU_VX
    49845U,	// VWMULU_VV
    51805U,	// VWMULU_VX
    49548U,	// VWMUL_VV
    51487U,	// VWMUL_VX
    43663U,	// VWREDSUMU_VS
    43534U,	// VWREDSUM_VS
    39516U,	// VWSLL_VI
    49449U,	// VWSLL_VV
    51419U,	// VWSLL_VX
    49767U,	// VWSUBU_VV
    51716U,	// VWSUBU_VX
    50190U,	// VWSUBU_WV
    51999U,	// VWSUBU_WX
    49030U,	// VWSUB_VV
    51238U,	// VWSUB_VX
    50138U,	// VWSUB_WV
    51958U,	// VWSUB_WX
    39613U,	// VXOR_VI
    49690U,	// VXOR_VV
    51623U,	// VXOR_VX
    201359730U,	// VZEXT_VF2
    201360025U,	// VZEXT_VF4
    201360387U,	// VZEXT_VF8
    19911U,	// WFI
    20079U,	// WRS_NTO
    20087U,	// WRS_STO
    2147526605U,	// XNOR
    2147526621U,	// XOR
    2147522944U,	// XORI
    2147517092U,	// XPERM4
    2147517454U,	// XPERM8
    33593147U,	// ZEXT_H_RV32
    33593147U,	// ZEXT_H_RV64
    33596430U,	// ZIP_RV32
  };

  static const uint16_t OpInfo1[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    0U,	// DBG_VALUE
    0U,	// DBG_VALUE_LIST
    0U,	// DBG_INSTR_REF
    0U,	// DBG_PHI
    0U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// BUNDLE
    0U,	// LIFETIME_START
    0U,	// LIFETIME_END
    0U,	// PSEUDO_PROBE
    0U,	// ARITH_FENCE
    0U,	// STACKMAP
    0U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    0U,	// PATCHABLE_FUNCTION_ENTER
    0U,	// PATCHABLE_RET
    0U,	// PATCHABLE_FUNCTION_EXIT
    0U,	// PATCHABLE_TAIL_CALL
    0U,	// PATCHABLE_EVENT_CALL
    0U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// MEMBARRIER
    0U,	// JUMP_TABLE_DEBUG_INFO
    0U,	// CONVERGENCECTRL_ENTRY
    0U,	// CONVERGENCECTRL_ANCHOR
    0U,	// CONVERGENCECTRL_LOOP
    0U,	// CONVERGENCECTRL_GLUE
    0U,	// G_ASSERT_SEXT
    0U,	// G_ASSERT_ZEXT
    0U,	// G_ASSERT_ALIGN
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_SDIVREM
    0U,	// G_UDIVREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_PTRAUTH_GLOBAL_VALUE
    0U,	// G_CONSTANT_POOL
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_CONSTANT_FOLD_BARRIER
    0U,	// G_INTRINSIC_FPTRUNC_ROUND
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_LLRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_READSTEADYCOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_ATOMICRMW_FMAX
    0U,	// G_ATOMICRMW_FMIN
    0U,	// G_ATOMICRMW_UINC_WRAP
    0U,	// G_ATOMICRMW_UDEC_WRAP
    0U,	// G_FENCE
    0U,	// G_PREFETCH
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INVOKE_REGION_START
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_INTRINSIC_CONVERGENT
    0U,	// G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ROTR
    0U,	// G_ROTL
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SCMP
    0U,	// G_UCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FEXP10
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FLDEXP
    0U,	// G_FFREXP
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_IS_FPCLASS
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_GET_FPENV
    0U,	// G_SET_FPENV
    0U,	// G_RESET_FPENV
    0U,	// G_GET_FPMODE
    0U,	// G_SET_FPMODE
    0U,	// G_RESET_FPMODE
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_LROUND
    0U,	// G_LLROUND
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_VSCALE
    0U,	// G_INSERT_SUBVECTOR
    0U,	// G_EXTRACT_SUBVECTOR
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_SPLAT_VECTOR
    0U,	// G_VECTOR_COMPRESS
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FTAN
    0U,	// G_FACOS
    0U,	// G_FASIN
    0U,	// G_FATAN
    0U,	// G_FCOSH
    0U,	// G_FSINH
    0U,	// G_FTANH
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STACKSAVE
    0U,	// G_STACKRESTORE
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_STRICT_FLDEXP
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMCPY_INLINE
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_BZERO
    0U,	// G_TRAP
    0U,	// G_DEBUGTRAP
    0U,	// G_UBSANTRAP
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_FMAXIMUM
    0U,	// G_VECREDUCE_FMINIMUM
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    0U,	// G_SBFX
    0U,	// G_UBFX
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    0U,	// BuildPairF64Pseudo
    0U,	// G_FCLASS
    0U,	// G_READ_VLENB
    0U,	// G_SPLAT_VECTOR_SPLIT_I64_VL
    0U,	// G_VMCLR_VL
    0U,	// G_VMSET_VL
    0U,	// HWASAN_CHECK_MEMACCESS_SHORTGRANULES
    0U,	// KCFI_CHECK
    0U,	// PseudoAddTPRel
    0U,	// PseudoAtomicLoadNand32
    0U,	// PseudoAtomicLoadNand64
    0U,	// PseudoBR
    0U,	// PseudoBRIND
    0U,	// PseudoBRINDNonX7
    0U,	// PseudoBRINDX7
    0U,	// PseudoCALL
    0U,	// PseudoCALLIndirect
    0U,	// PseudoCALLIndirectNonX7
    0U,	// PseudoCALLReg
    0U,	// PseudoCCADD
    0U,	// PseudoCCADDI
    0U,	// PseudoCCADDIW
    0U,	// PseudoCCADDW
    0U,	// PseudoCCAND
    0U,	// PseudoCCANDI
    0U,	// PseudoCCANDN
    0U,	// PseudoCCMOVGPR
    0U,	// PseudoCCMOVGPRNoX0
    0U,	// PseudoCCOR
    0U,	// PseudoCCORI
    0U,	// PseudoCCORN
    0U,	// PseudoCCSLL
    0U,	// PseudoCCSLLI
    0U,	// PseudoCCSLLIW
    0U,	// PseudoCCSLLW
    0U,	// PseudoCCSRA
    0U,	// PseudoCCSRAI
    0U,	// PseudoCCSRAIW
    0U,	// PseudoCCSRAW
    0U,	// PseudoCCSRL
    0U,	// PseudoCCSRLI
    0U,	// PseudoCCSRLIW
    0U,	// PseudoCCSRLW
    0U,	// PseudoCCSUB
    0U,	// PseudoCCSUBW
    0U,	// PseudoCCXNOR
    0U,	// PseudoCCXOR
    0U,	// PseudoCCXORI
    0U,	// PseudoCmpXchg32
    0U,	// PseudoCmpXchg64
    0U,	// PseudoFLD
    0U,	// PseudoFLH
    0U,	// PseudoFLW
    0U,	// PseudoFROUND_D
    0U,	// PseudoFROUND_D_IN32X
    0U,	// PseudoFROUND_D_INX
    0U,	// PseudoFROUND_H
    0U,	// PseudoFROUND_H_INX
    0U,	// PseudoFROUND_S
    0U,	// PseudoFROUND_S_INX
    0U,	// PseudoFSD
    0U,	// PseudoFSH
    0U,	// PseudoFSW
    0U,	// PseudoJump
    0U,	// PseudoLA
    0U,	// PseudoLAImm
    0U,	// PseudoLA_TLSDESC
    0U,	// PseudoLA_TLS_GD
    0U,	// PseudoLA_TLS_IE
    0U,	// PseudoLB
    0U,	// PseudoLBU
    0U,	// PseudoLD
    0U,	// PseudoLGA
    0U,	// PseudoLH
    0U,	// PseudoLHU
    0U,	// PseudoLI
    0U,	// PseudoLLA
    0U,	// PseudoLLAImm
    0U,	// PseudoLW
    0U,	// PseudoLWU
    0U,	// PseudoLongBEQ
    0U,	// PseudoLongBGE
    0U,	// PseudoLongBGEU
    0U,	// PseudoLongBLT
    0U,	// PseudoLongBLTU
    0U,	// PseudoLongBNE
    0U,	// PseudoMaskedAtomicLoadAdd32
    0U,	// PseudoMaskedAtomicLoadMax32
    0U,	// PseudoMaskedAtomicLoadMin32
    0U,	// PseudoMaskedAtomicLoadNand32
    0U,	// PseudoMaskedAtomicLoadSub32
    0U,	// PseudoMaskedAtomicLoadUMax32
    0U,	// PseudoMaskedAtomicLoadUMin32
    0U,	// PseudoMaskedAtomicSwap32
    0U,	// PseudoMaskedCmpXchg32
    0U,	// PseudoMovAddr
    0U,	// PseudoMovImm
    0U,	// PseudoQuietFLE_D
    0U,	// PseudoQuietFLE_D_IN32X
    0U,	// PseudoQuietFLE_D_INX
    0U,	// PseudoQuietFLE_H
    0U,	// PseudoQuietFLE_H_INX
    0U,	// PseudoQuietFLE_S
    0U,	// PseudoQuietFLE_S_INX
    0U,	// PseudoQuietFLT_D
    0U,	// PseudoQuietFLT_D_IN32X
    0U,	// PseudoQuietFLT_D_INX
    0U,	// PseudoQuietFLT_H
    0U,	// PseudoQuietFLT_H_INX
    0U,	// PseudoQuietFLT_S
    0U,	// PseudoQuietFLT_S_INX
    0U,	// PseudoRET
    0U,	// PseudoRV32ZdinxLD
    0U,	// PseudoRV32ZdinxSD
    0U,	// PseudoRVVInitUndefM1
    0U,	// PseudoRVVInitUndefM2
    0U,	// PseudoRVVInitUndefM4
    0U,	// PseudoRVVInitUndefM8
    0U,	// PseudoReadVL
    0U,	// PseudoReadVLENB
    0U,	// PseudoSB
    0U,	// PseudoSD
    0U,	// PseudoSEXT_B
    0U,	// PseudoSEXT_H
    0U,	// PseudoSH
    0U,	// PseudoSW
    0U,	// PseudoTAIL
    0U,	// PseudoTAILIndirect
    0U,	// PseudoTAILIndirectNonX7
    0U,	// PseudoTHVdotVMAQASU_VV_M1
    0U,	// PseudoTHVdotVMAQASU_VV_M1_MASK
    0U,	// PseudoTHVdotVMAQASU_VV_M2
    0U,	// PseudoTHVdotVMAQASU_VV_M2_MASK
    0U,	// PseudoTHVdotVMAQASU_VV_M4
    0U,	// PseudoTHVdotVMAQASU_VV_M4_MASK
    0U,	// PseudoTHVdotVMAQASU_VV_M8
    0U,	// PseudoTHVdotVMAQASU_VV_M8_MASK
    0U,	// PseudoTHVdotVMAQASU_VV_MF2
    0U,	// PseudoTHVdotVMAQASU_VV_MF2_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_M1
    0U,	// PseudoTHVdotVMAQASU_VX_M1_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_M2
    0U,	// PseudoTHVdotVMAQASU_VX_M2_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_M4
    0U,	// PseudoTHVdotVMAQASU_VX_M4_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_M8
    0U,	// PseudoTHVdotVMAQASU_VX_M8_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_MF2
    0U,	// PseudoTHVdotVMAQASU_VX_MF2_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_M1
    0U,	// PseudoTHVdotVMAQAUS_VX_M1_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_M2
    0U,	// PseudoTHVdotVMAQAUS_VX_M2_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_M4
    0U,	// PseudoTHVdotVMAQAUS_VX_M4_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_M8
    0U,	// PseudoTHVdotVMAQAUS_VX_M8_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_MF2
    0U,	// PseudoTHVdotVMAQAUS_VX_MF2_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_M1
    0U,	// PseudoTHVdotVMAQAU_VV_M1_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_M2
    0U,	// PseudoTHVdotVMAQAU_VV_M2_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_M4
    0U,	// PseudoTHVdotVMAQAU_VV_M4_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_M8
    0U,	// PseudoTHVdotVMAQAU_VV_M8_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_MF2
    0U,	// PseudoTHVdotVMAQAU_VV_MF2_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_M1
    0U,	// PseudoTHVdotVMAQAU_VX_M1_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_M2
    0U,	// PseudoTHVdotVMAQAU_VX_M2_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_M4
    0U,	// PseudoTHVdotVMAQAU_VX_M4_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_M8
    0U,	// PseudoTHVdotVMAQAU_VX_M8_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_MF2
    0U,	// PseudoTHVdotVMAQAU_VX_MF2_MASK
    0U,	// PseudoTHVdotVMAQA_VV_M1
    0U,	// PseudoTHVdotVMAQA_VV_M1_MASK
    0U,	// PseudoTHVdotVMAQA_VV_M2
    0U,	// PseudoTHVdotVMAQA_VV_M2_MASK
    0U,	// PseudoTHVdotVMAQA_VV_M4
    0U,	// PseudoTHVdotVMAQA_VV_M4_MASK
    0U,	// PseudoTHVdotVMAQA_VV_M8
    0U,	// PseudoTHVdotVMAQA_VV_M8_MASK
    0U,	// PseudoTHVdotVMAQA_VV_MF2
    0U,	// PseudoTHVdotVMAQA_VV_MF2_MASK
    0U,	// PseudoTHVdotVMAQA_VX_M1
    0U,	// PseudoTHVdotVMAQA_VX_M1_MASK
    0U,	// PseudoTHVdotVMAQA_VX_M2
    0U,	// PseudoTHVdotVMAQA_VX_M2_MASK
    0U,	// PseudoTHVdotVMAQA_VX_M4
    0U,	// PseudoTHVdotVMAQA_VX_M4_MASK
    0U,	// PseudoTHVdotVMAQA_VX_M8
    0U,	// PseudoTHVdotVMAQA_VX_M8_MASK
    0U,	// PseudoTHVdotVMAQA_VX_MF2
    0U,	// PseudoTHVdotVMAQA_VX_MF2_MASK
    0U,	// PseudoTLSDESCCall
    0U,	// PseudoVAADDU_VV_M1
    0U,	// PseudoVAADDU_VV_M1_MASK
    0U,	// PseudoVAADDU_VV_M2
    0U,	// PseudoVAADDU_VV_M2_MASK
    0U,	// PseudoVAADDU_VV_M4
    0U,	// PseudoVAADDU_VV_M4_MASK
    0U,	// PseudoVAADDU_VV_M8
    0U,	// PseudoVAADDU_VV_M8_MASK
    0U,	// PseudoVAADDU_VV_MF2
    0U,	// PseudoVAADDU_VV_MF2_MASK
    0U,	// PseudoVAADDU_VV_MF4
    0U,	// PseudoVAADDU_VV_MF4_MASK
    0U,	// PseudoVAADDU_VV_MF8
    0U,	// PseudoVAADDU_VV_MF8_MASK
    0U,	// PseudoVAADDU_VX_M1
    0U,	// PseudoVAADDU_VX_M1_MASK
    0U,	// PseudoVAADDU_VX_M2
    0U,	// PseudoVAADDU_VX_M2_MASK
    0U,	// PseudoVAADDU_VX_M4
    0U,	// PseudoVAADDU_VX_M4_MASK
    0U,	// PseudoVAADDU_VX_M8
    0U,	// PseudoVAADDU_VX_M8_MASK
    0U,	// PseudoVAADDU_VX_MF2
    0U,	// PseudoVAADDU_VX_MF2_MASK
    0U,	// PseudoVAADDU_VX_MF4
    0U,	// PseudoVAADDU_VX_MF4_MASK
    0U,	// PseudoVAADDU_VX_MF8
    0U,	// PseudoVAADDU_VX_MF8_MASK
    0U,	// PseudoVAADD_VV_M1
    0U,	// PseudoVAADD_VV_M1_MASK
    0U,	// PseudoVAADD_VV_M2
    0U,	// PseudoVAADD_VV_M2_MASK
    0U,	// PseudoVAADD_VV_M4
    0U,	// PseudoVAADD_VV_M4_MASK
    0U,	// PseudoVAADD_VV_M8
    0U,	// PseudoVAADD_VV_M8_MASK
    0U,	// PseudoVAADD_VV_MF2
    0U,	// PseudoVAADD_VV_MF2_MASK
    0U,	// PseudoVAADD_VV_MF4
    0U,	// PseudoVAADD_VV_MF4_MASK
    0U,	// PseudoVAADD_VV_MF8
    0U,	// PseudoVAADD_VV_MF8_MASK
    0U,	// PseudoVAADD_VX_M1
    0U,	// PseudoVAADD_VX_M1_MASK
    0U,	// PseudoVAADD_VX_M2
    0U,	// PseudoVAADD_VX_M2_MASK
    0U,	// PseudoVAADD_VX_M4
    0U,	// PseudoVAADD_VX_M4_MASK
    0U,	// PseudoVAADD_VX_M8
    0U,	// PseudoVAADD_VX_M8_MASK
    0U,	// PseudoVAADD_VX_MF2
    0U,	// PseudoVAADD_VX_MF2_MASK
    0U,	// PseudoVAADD_VX_MF4
    0U,	// PseudoVAADD_VX_MF4_MASK
    0U,	// PseudoVAADD_VX_MF8
    0U,	// PseudoVAADD_VX_MF8_MASK
    0U,	// PseudoVADC_VIM_M1
    0U,	// PseudoVADC_VIM_M2
    0U,	// PseudoVADC_VIM_M4
    0U,	// PseudoVADC_VIM_M8
    0U,	// PseudoVADC_VIM_MF2
    0U,	// PseudoVADC_VIM_MF4
    0U,	// PseudoVADC_VIM_MF8
    0U,	// PseudoVADC_VVM_M1
    0U,	// PseudoVADC_VVM_M2
    0U,	// PseudoVADC_VVM_M4
    0U,	// PseudoVADC_VVM_M8
    0U,	// PseudoVADC_VVM_MF2
    0U,	// PseudoVADC_VVM_MF4
    0U,	// PseudoVADC_VVM_MF8
    0U,	// PseudoVADC_VXM_M1
    0U,	// PseudoVADC_VXM_M2
    0U,	// PseudoVADC_VXM_M4
    0U,	// PseudoVADC_VXM_M8
    0U,	// PseudoVADC_VXM_MF2
    0U,	// PseudoVADC_VXM_MF4
    0U,	// PseudoVADC_VXM_MF8
    0U,	// PseudoVADD_VI_M1
    0U,	// PseudoVADD_VI_M1_MASK
    0U,	// PseudoVADD_VI_M2
    0U,	// PseudoVADD_VI_M2_MASK
    0U,	// PseudoVADD_VI_M4
    0U,	// PseudoVADD_VI_M4_MASK
    0U,	// PseudoVADD_VI_M8
    0U,	// PseudoVADD_VI_M8_MASK
    0U,	// PseudoVADD_VI_MF2
    0U,	// PseudoVADD_VI_MF2_MASK
    0U,	// PseudoVADD_VI_MF4
    0U,	// PseudoVADD_VI_MF4_MASK
    0U,	// PseudoVADD_VI_MF8
    0U,	// PseudoVADD_VI_MF8_MASK
    0U,	// PseudoVADD_VV_M1
    0U,	// PseudoVADD_VV_M1_MASK
    0U,	// PseudoVADD_VV_M2
    0U,	// PseudoVADD_VV_M2_MASK
    0U,	// PseudoVADD_VV_M4
    0U,	// PseudoVADD_VV_M4_MASK
    0U,	// PseudoVADD_VV_M8
    0U,	// PseudoVADD_VV_M8_MASK
    0U,	// PseudoVADD_VV_MF2
    0U,	// PseudoVADD_VV_MF2_MASK
    0U,	// PseudoVADD_VV_MF4
    0U,	// PseudoVADD_VV_MF4_MASK
    0U,	// PseudoVADD_VV_MF8
    0U,	// PseudoVADD_VV_MF8_MASK
    0U,	// PseudoVADD_VX_M1
    0U,	// PseudoVADD_VX_M1_MASK
    0U,	// PseudoVADD_VX_M2
    0U,	// PseudoVADD_VX_M2_MASK
    0U,	// PseudoVADD_VX_M4
    0U,	// PseudoVADD_VX_M4_MASK
    0U,	// PseudoVADD_VX_M8
    0U,	// PseudoVADD_VX_M8_MASK
    0U,	// PseudoVADD_VX_MF2
    0U,	// PseudoVADD_VX_MF2_MASK
    0U,	// PseudoVADD_VX_MF4
    0U,	// PseudoVADD_VX_MF4_MASK
    0U,	// PseudoVADD_VX_MF8
    0U,	// PseudoVADD_VX_MF8_MASK
    0U,	// PseudoVAESDF_VS_M1_M1
    0U,	// PseudoVAESDF_VS_M1_MF2
    0U,	// PseudoVAESDF_VS_M1_MF4
    0U,	// PseudoVAESDF_VS_M1_MF8
    0U,	// PseudoVAESDF_VS_M2_M1
    0U,	// PseudoVAESDF_VS_M2_M2
    0U,	// PseudoVAESDF_VS_M2_MF2
    0U,	// PseudoVAESDF_VS_M2_MF4
    0U,	// PseudoVAESDF_VS_M2_MF8
    0U,	// PseudoVAESDF_VS_M4_M1
    0U,	// PseudoVAESDF_VS_M4_M2
    0U,	// PseudoVAESDF_VS_M4_M4
    0U,	// PseudoVAESDF_VS_M4_MF2
    0U,	// PseudoVAESDF_VS_M4_MF4
    0U,	// PseudoVAESDF_VS_M4_MF8
    0U,	// PseudoVAESDF_VS_M8_M1
    0U,	// PseudoVAESDF_VS_M8_M2
    0U,	// PseudoVAESDF_VS_M8_M4
    0U,	// PseudoVAESDF_VS_M8_MF2
    0U,	// PseudoVAESDF_VS_M8_MF4
    0U,	// PseudoVAESDF_VS_M8_MF8
    0U,	// PseudoVAESDF_VS_MF2_MF2
    0U,	// PseudoVAESDF_VS_MF2_MF4
    0U,	// PseudoVAESDF_VS_MF2_MF8
    0U,	// PseudoVAESDF_VV_M1
    0U,	// PseudoVAESDF_VV_M2
    0U,	// PseudoVAESDF_VV_M4
    0U,	// PseudoVAESDF_VV_M8
    0U,	// PseudoVAESDF_VV_MF2
    0U,	// PseudoVAESDM_VS_M1_M1
    0U,	// PseudoVAESDM_VS_M1_MF2
    0U,	// PseudoVAESDM_VS_M1_MF4
    0U,	// PseudoVAESDM_VS_M1_MF8
    0U,	// PseudoVAESDM_VS_M2_M1
    0U,	// PseudoVAESDM_VS_M2_M2
    0U,	// PseudoVAESDM_VS_M2_MF2
    0U,	// PseudoVAESDM_VS_M2_MF4
    0U,	// PseudoVAESDM_VS_M2_MF8
    0U,	// PseudoVAESDM_VS_M4_M1
    0U,	// PseudoVAESDM_VS_M4_M2
    0U,	// PseudoVAESDM_VS_M4_M4
    0U,	// PseudoVAESDM_VS_M4_MF2
    0U,	// PseudoVAESDM_VS_M4_MF4
    0U,	// PseudoVAESDM_VS_M4_MF8
    0U,	// PseudoVAESDM_VS_M8_M1
    0U,	// PseudoVAESDM_VS_M8_M2
    0U,	// PseudoVAESDM_VS_M8_M4
    0U,	// PseudoVAESDM_VS_M8_MF2
    0U,	// PseudoVAESDM_VS_M8_MF4
    0U,	// PseudoVAESDM_VS_M8_MF8
    0U,	// PseudoVAESDM_VS_MF2_MF2
    0U,	// PseudoVAESDM_VS_MF2_MF4
    0U,	// PseudoVAESDM_VS_MF2_MF8
    0U,	// PseudoVAESDM_VV_M1
    0U,	// PseudoVAESDM_VV_M2
    0U,	// PseudoVAESDM_VV_M4
    0U,	// PseudoVAESDM_VV_M8
    0U,	// PseudoVAESDM_VV_MF2
    0U,	// PseudoVAESEF_VS_M1_M1
    0U,	// PseudoVAESEF_VS_M1_MF2
    0U,	// PseudoVAESEF_VS_M1_MF4
    0U,	// PseudoVAESEF_VS_M1_MF8
    0U,	// PseudoVAESEF_VS_M2_M1
    0U,	// PseudoVAESEF_VS_M2_M2
    0U,	// PseudoVAESEF_VS_M2_MF2
    0U,	// PseudoVAESEF_VS_M2_MF4
    0U,	// PseudoVAESEF_VS_M2_MF8
    0U,	// PseudoVAESEF_VS_M4_M1
    0U,	// PseudoVAESEF_VS_M4_M2
    0U,	// PseudoVAESEF_VS_M4_M4
    0U,	// PseudoVAESEF_VS_M4_MF2
    0U,	// PseudoVAESEF_VS_M4_MF4
    0U,	// PseudoVAESEF_VS_M4_MF8
    0U,	// PseudoVAESEF_VS_M8_M1
    0U,	// PseudoVAESEF_VS_M8_M2
    0U,	// PseudoVAESEF_VS_M8_M4
    0U,	// PseudoVAESEF_VS_M8_MF2
    0U,	// PseudoVAESEF_VS_M8_MF4
    0U,	// PseudoVAESEF_VS_M8_MF8
    0U,	// PseudoVAESEF_VS_MF2_MF2
    0U,	// PseudoVAESEF_VS_MF2_MF4
    0U,	// PseudoVAESEF_VS_MF2_MF8
    0U,	// PseudoVAESEF_VV_M1
    0U,	// PseudoVAESEF_VV_M2
    0U,	// PseudoVAESEF_VV_M4
    0U,	// PseudoVAESEF_VV_M8
    0U,	// PseudoVAESEF_VV_MF2
    0U,	// PseudoVAESEM_VS_M1_M1
    0U,	// PseudoVAESEM_VS_M1_MF2
    0U,	// PseudoVAESEM_VS_M1_MF4
    0U,	// PseudoVAESEM_VS_M1_MF8
    0U,	// PseudoVAESEM_VS_M2_M1
    0U,	// PseudoVAESEM_VS_M2_M2
    0U,	// PseudoVAESEM_VS_M2_MF2
    0U,	// PseudoVAESEM_VS_M2_MF4
    0U,	// PseudoVAESEM_VS_M2_MF8
    0U,	// PseudoVAESEM_VS_M4_M1
    0U,	// PseudoVAESEM_VS_M4_M2
    0U,	// PseudoVAESEM_VS_M4_M4
    0U,	// PseudoVAESEM_VS_M4_MF2
    0U,	// PseudoVAESEM_VS_M4_MF4
    0U,	// PseudoVAESEM_VS_M4_MF8
    0U,	// PseudoVAESEM_VS_M8_M1
    0U,	// PseudoVAESEM_VS_M8_M2
    0U,	// PseudoVAESEM_VS_M8_M4
    0U,	// PseudoVAESEM_VS_M8_MF2
    0U,	// PseudoVAESEM_VS_M8_MF4
    0U,	// PseudoVAESEM_VS_M8_MF8
    0U,	// PseudoVAESEM_VS_MF2_MF2
    0U,	// PseudoVAESEM_VS_MF2_MF4
    0U,	// PseudoVAESEM_VS_MF2_MF8
    0U,	// PseudoVAESEM_VV_M1
    0U,	// PseudoVAESEM_VV_M2
    0U,	// PseudoVAESEM_VV_M4
    0U,	// PseudoVAESEM_VV_M8
    0U,	// PseudoVAESEM_VV_MF2
    0U,	// PseudoVAESKF1_VI_M1
    0U,	// PseudoVAESKF1_VI_M2
    0U,	// PseudoVAESKF1_VI_M4
    0U,	// PseudoVAESKF1_VI_M8
    0U,	// PseudoVAESKF1_VI_MF2
    0U,	// PseudoVAESKF2_VI_M1
    0U,	// PseudoVAESKF2_VI_M2
    0U,	// PseudoVAESKF2_VI_M4
    0U,	// PseudoVAESKF2_VI_M8
    0U,	// PseudoVAESKF2_VI_MF2
    0U,	// PseudoVAESZ_VS_M1_M1
    0U,	// PseudoVAESZ_VS_M1_MF2
    0U,	// PseudoVAESZ_VS_M1_MF4
    0U,	// PseudoVAESZ_VS_M1_MF8
    0U,	// PseudoVAESZ_VS_M2_M1
    0U,	// PseudoVAESZ_VS_M2_M2
    0U,	// PseudoVAESZ_VS_M2_MF2
    0U,	// PseudoVAESZ_VS_M2_MF4
    0U,	// PseudoVAESZ_VS_M2_MF8
    0U,	// PseudoVAESZ_VS_M4_M1
    0U,	// PseudoVAESZ_VS_M4_M2
    0U,	// PseudoVAESZ_VS_M4_M4
    0U,	// PseudoVAESZ_VS_M4_MF2
    0U,	// PseudoVAESZ_VS_M4_MF4
    0U,	// PseudoVAESZ_VS_M4_MF8
    0U,	// PseudoVAESZ_VS_M8_M1
    0U,	// PseudoVAESZ_VS_M8_M2
    0U,	// PseudoVAESZ_VS_M8_M4
    0U,	// PseudoVAESZ_VS_M8_MF2
    0U,	// PseudoVAESZ_VS_M8_MF4
    0U,	// PseudoVAESZ_VS_M8_MF8
    0U,	// PseudoVAESZ_VS_MF2_MF2
    0U,	// PseudoVAESZ_VS_MF2_MF4
    0U,	// PseudoVAESZ_VS_MF2_MF8
    0U,	// PseudoVANDN_VV_M1
    0U,	// PseudoVANDN_VV_M1_MASK
    0U,	// PseudoVANDN_VV_M2
    0U,	// PseudoVANDN_VV_M2_MASK
    0U,	// PseudoVANDN_VV_M4
    0U,	// PseudoVANDN_VV_M4_MASK
    0U,	// PseudoVANDN_VV_M8
    0U,	// PseudoVANDN_VV_M8_MASK
    0U,	// PseudoVANDN_VV_MF2
    0U,	// PseudoVANDN_VV_MF2_MASK
    0U,	// PseudoVANDN_VV_MF4
    0U,	// PseudoVANDN_VV_MF4_MASK
    0U,	// PseudoVANDN_VV_MF8
    0U,	// PseudoVANDN_VV_MF8_MASK
    0U,	// PseudoVANDN_VX_M1
    0U,	// PseudoVANDN_VX_M1_MASK
    0U,	// PseudoVANDN_VX_M2
    0U,	// PseudoVANDN_VX_M2_MASK
    0U,	// PseudoVANDN_VX_M4
    0U,	// PseudoVANDN_VX_M4_MASK
    0U,	// PseudoVANDN_VX_M8
    0U,	// PseudoVANDN_VX_M8_MASK
    0U,	// PseudoVANDN_VX_MF2
    0U,	// PseudoVANDN_VX_MF2_MASK
    0U,	// PseudoVANDN_VX_MF4
    0U,	// PseudoVANDN_VX_MF4_MASK
    0U,	// PseudoVANDN_VX_MF8
    0U,	// PseudoVANDN_VX_MF8_MASK
    0U,	// PseudoVAND_VI_M1
    0U,	// PseudoVAND_VI_M1_MASK
    0U,	// PseudoVAND_VI_M2
    0U,	// PseudoVAND_VI_M2_MASK
    0U,	// PseudoVAND_VI_M4
    0U,	// PseudoVAND_VI_M4_MASK
    0U,	// PseudoVAND_VI_M8
    0U,	// PseudoVAND_VI_M8_MASK
    0U,	// PseudoVAND_VI_MF2
    0U,	// PseudoVAND_VI_MF2_MASK
    0U,	// PseudoVAND_VI_MF4
    0U,	// PseudoVAND_VI_MF4_MASK
    0U,	// PseudoVAND_VI_MF8
    0U,	// PseudoVAND_VI_MF8_MASK
    0U,	// PseudoVAND_VV_M1
    0U,	// PseudoVAND_VV_M1_MASK
    0U,	// PseudoVAND_VV_M2
    0U,	// PseudoVAND_VV_M2_MASK
    0U,	// PseudoVAND_VV_M4
    0U,	// PseudoVAND_VV_M4_MASK
    0U,	// PseudoVAND_VV_M8
    0U,	// PseudoVAND_VV_M8_MASK
    0U,	// PseudoVAND_VV_MF2
    0U,	// PseudoVAND_VV_MF2_MASK
    0U,	// PseudoVAND_VV_MF4
    0U,	// PseudoVAND_VV_MF4_MASK
    0U,	// PseudoVAND_VV_MF8
    0U,	// PseudoVAND_VV_MF8_MASK
    0U,	// PseudoVAND_VX_M1
    0U,	// PseudoVAND_VX_M1_MASK
    0U,	// PseudoVAND_VX_M2
    0U,	// PseudoVAND_VX_M2_MASK
    0U,	// PseudoVAND_VX_M4
    0U,	// PseudoVAND_VX_M4_MASK
    0U,	// PseudoVAND_VX_M8
    0U,	// PseudoVAND_VX_M8_MASK
    0U,	// PseudoVAND_VX_MF2
    0U,	// PseudoVAND_VX_MF2_MASK
    0U,	// PseudoVAND_VX_MF4
    0U,	// PseudoVAND_VX_MF4_MASK
    0U,	// PseudoVAND_VX_MF8
    0U,	// PseudoVAND_VX_MF8_MASK
    0U,	// PseudoVASUBU_VV_M1
    0U,	// PseudoVASUBU_VV_M1_MASK
    0U,	// PseudoVASUBU_VV_M2
    0U,	// PseudoVASUBU_VV_M2_MASK
    0U,	// PseudoVASUBU_VV_M4
    0U,	// PseudoVASUBU_VV_M4_MASK
    0U,	// PseudoVASUBU_VV_M8
    0U,	// PseudoVASUBU_VV_M8_MASK
    0U,	// PseudoVASUBU_VV_MF2
    0U,	// PseudoVASUBU_VV_MF2_MASK
    0U,	// PseudoVASUBU_VV_MF4
    0U,	// PseudoVASUBU_VV_MF4_MASK
    0U,	// PseudoVASUBU_VV_MF8
    0U,	// PseudoVASUBU_VV_MF8_MASK
    0U,	// PseudoVASUBU_VX_M1
    0U,	// PseudoVASUBU_VX_M1_MASK
    0U,	// PseudoVASUBU_VX_M2
    0U,	// PseudoVASUBU_VX_M2_MASK
    0U,	// PseudoVASUBU_VX_M4
    0U,	// PseudoVASUBU_VX_M4_MASK
    0U,	// PseudoVASUBU_VX_M8
    0U,	// PseudoVASUBU_VX_M8_MASK
    0U,	// PseudoVASUBU_VX_MF2
    0U,	// PseudoVASUBU_VX_MF2_MASK
    0U,	// PseudoVASUBU_VX_MF4
    0U,	// PseudoVASUBU_VX_MF4_MASK
    0U,	// PseudoVASUBU_VX_MF8
    0U,	// PseudoVASUBU_VX_MF8_MASK
    0U,	// PseudoVASUB_VV_M1
    0U,	// PseudoVASUB_VV_M1_MASK
    0U,	// PseudoVASUB_VV_M2
    0U,	// PseudoVASUB_VV_M2_MASK
    0U,	// PseudoVASUB_VV_M4
    0U,	// PseudoVASUB_VV_M4_MASK
    0U,	// PseudoVASUB_VV_M8
    0U,	// PseudoVASUB_VV_M8_MASK
    0U,	// PseudoVASUB_VV_MF2
    0U,	// PseudoVASUB_VV_MF2_MASK
    0U,	// PseudoVASUB_VV_MF4
    0U,	// PseudoVASUB_VV_MF4_MASK
    0U,	// PseudoVASUB_VV_MF8
    0U,	// PseudoVASUB_VV_MF8_MASK
    0U,	// PseudoVASUB_VX_M1
    0U,	// PseudoVASUB_VX_M1_MASK
    0U,	// PseudoVASUB_VX_M2
    0U,	// PseudoVASUB_VX_M2_MASK
    0U,	// PseudoVASUB_VX_M4
    0U,	// PseudoVASUB_VX_M4_MASK
    0U,	// PseudoVASUB_VX_M8
    0U,	// PseudoVASUB_VX_M8_MASK
    0U,	// PseudoVASUB_VX_MF2
    0U,	// PseudoVASUB_VX_MF2_MASK
    0U,	// PseudoVASUB_VX_MF4
    0U,	// PseudoVASUB_VX_MF4_MASK
    0U,	// PseudoVASUB_VX_MF8
    0U,	// PseudoVASUB_VX_MF8_MASK
    0U,	// PseudoVBREV8_V_M1
    0U,	// PseudoVBREV8_V_M1_MASK
    0U,	// PseudoVBREV8_V_M2
    0U,	// PseudoVBREV8_V_M2_MASK
    0U,	// PseudoVBREV8_V_M4
    0U,	// PseudoVBREV8_V_M4_MASK
    0U,	// PseudoVBREV8_V_M8
    0U,	// PseudoVBREV8_V_M8_MASK
    0U,	// PseudoVBREV8_V_MF2
    0U,	// PseudoVBREV8_V_MF2_MASK
    0U,	// PseudoVBREV8_V_MF4
    0U,	// PseudoVBREV8_V_MF4_MASK
    0U,	// PseudoVBREV8_V_MF8
    0U,	// PseudoVBREV8_V_MF8_MASK
    0U,	// PseudoVBREV_V_M1
    0U,	// PseudoVBREV_V_M1_MASK
    0U,	// PseudoVBREV_V_M2
    0U,	// PseudoVBREV_V_M2_MASK
    0U,	// PseudoVBREV_V_M4
    0U,	// PseudoVBREV_V_M4_MASK
    0U,	// PseudoVBREV_V_M8
    0U,	// PseudoVBREV_V_M8_MASK
    0U,	// PseudoVBREV_V_MF2
    0U,	// PseudoVBREV_V_MF2_MASK
    0U,	// PseudoVBREV_V_MF4
    0U,	// PseudoVBREV_V_MF4_MASK
    0U,	// PseudoVBREV_V_MF8
    0U,	// PseudoVBREV_V_MF8_MASK
    0U,	// PseudoVCLMULH_VV_M1
    0U,	// PseudoVCLMULH_VV_M1_MASK
    0U,	// PseudoVCLMULH_VV_M2
    0U,	// PseudoVCLMULH_VV_M2_MASK
    0U,	// PseudoVCLMULH_VV_M4
    0U,	// PseudoVCLMULH_VV_M4_MASK
    0U,	// PseudoVCLMULH_VV_M8
    0U,	// PseudoVCLMULH_VV_M8_MASK
    0U,	// PseudoVCLMULH_VV_MF2
    0U,	// PseudoVCLMULH_VV_MF2_MASK
    0U,	// PseudoVCLMULH_VV_MF4
    0U,	// PseudoVCLMULH_VV_MF4_MASK
    0U,	// PseudoVCLMULH_VV_MF8
    0U,	// PseudoVCLMULH_VV_MF8_MASK
    0U,	// PseudoVCLMULH_VX_M1
    0U,	// PseudoVCLMULH_VX_M1_MASK
    0U,	// PseudoVCLMULH_VX_M2
    0U,	// PseudoVCLMULH_VX_M2_MASK
    0U,	// PseudoVCLMULH_VX_M4
    0U,	// PseudoVCLMULH_VX_M4_MASK
    0U,	// PseudoVCLMULH_VX_M8
    0U,	// PseudoVCLMULH_VX_M8_MASK
    0U,	// PseudoVCLMULH_VX_MF2
    0U,	// PseudoVCLMULH_VX_MF2_MASK
    0U,	// PseudoVCLMULH_VX_MF4
    0U,	// PseudoVCLMULH_VX_MF4_MASK
    0U,	// PseudoVCLMULH_VX_MF8
    0U,	// PseudoVCLMULH_VX_MF8_MASK
    0U,	// PseudoVCLMUL_VV_M1
    0U,	// PseudoVCLMUL_VV_M1_MASK
    0U,	// PseudoVCLMUL_VV_M2
    0U,	// PseudoVCLMUL_VV_M2_MASK
    0U,	// PseudoVCLMUL_VV_M4
    0U,	// PseudoVCLMUL_VV_M4_MASK
    0U,	// PseudoVCLMUL_VV_M8
    0U,	// PseudoVCLMUL_VV_M8_MASK
    0U,	// PseudoVCLMUL_VV_MF2
    0U,	// PseudoVCLMUL_VV_MF2_MASK
    0U,	// PseudoVCLMUL_VV_MF4
    0U,	// PseudoVCLMUL_VV_MF4_MASK
    0U,	// PseudoVCLMUL_VV_MF8
    0U,	// PseudoVCLMUL_VV_MF8_MASK
    0U,	// PseudoVCLMUL_VX_M1
    0U,	// PseudoVCLMUL_VX_M1_MASK
    0U,	// PseudoVCLMUL_VX_M2
    0U,	// PseudoVCLMUL_VX_M2_MASK
    0U,	// PseudoVCLMUL_VX_M4
    0U,	// PseudoVCLMUL_VX_M4_MASK
    0U,	// PseudoVCLMUL_VX_M8
    0U,	// PseudoVCLMUL_VX_M8_MASK
    0U,	// PseudoVCLMUL_VX_MF2
    0U,	// PseudoVCLMUL_VX_MF2_MASK
    0U,	// PseudoVCLMUL_VX_MF4
    0U,	// PseudoVCLMUL_VX_MF4_MASK
    0U,	// PseudoVCLMUL_VX_MF8
    0U,	// PseudoVCLMUL_VX_MF8_MASK
    0U,	// PseudoVCLZ_V_M1
    0U,	// PseudoVCLZ_V_M1_MASK
    0U,	// PseudoVCLZ_V_M2
    0U,	// PseudoVCLZ_V_M2_MASK
    0U,	// PseudoVCLZ_V_M4
    0U,	// PseudoVCLZ_V_M4_MASK
    0U,	// PseudoVCLZ_V_M8
    0U,	// PseudoVCLZ_V_M8_MASK
    0U,	// PseudoVCLZ_V_MF2
    0U,	// PseudoVCLZ_V_MF2_MASK
    0U,	// PseudoVCLZ_V_MF4
    0U,	// PseudoVCLZ_V_MF4_MASK
    0U,	// PseudoVCLZ_V_MF8
    0U,	// PseudoVCLZ_V_MF8_MASK
    0U,	// PseudoVCOMPRESS_VM_M1_E16
    0U,	// PseudoVCOMPRESS_VM_M1_E32
    0U,	// PseudoVCOMPRESS_VM_M1_E64
    0U,	// PseudoVCOMPRESS_VM_M1_E8
    0U,	// PseudoVCOMPRESS_VM_M2_E16
    0U,	// PseudoVCOMPRESS_VM_M2_E32
    0U,	// PseudoVCOMPRESS_VM_M2_E64
    0U,	// PseudoVCOMPRESS_VM_M2_E8
    0U,	// PseudoVCOMPRESS_VM_M4_E16
    0U,	// PseudoVCOMPRESS_VM_M4_E32
    0U,	// PseudoVCOMPRESS_VM_M4_E64
    0U,	// PseudoVCOMPRESS_VM_M4_E8
    0U,	// PseudoVCOMPRESS_VM_M8_E16
    0U,	// PseudoVCOMPRESS_VM_M8_E32
    0U,	// PseudoVCOMPRESS_VM_M8_E64
    0U,	// PseudoVCOMPRESS_VM_M8_E8
    0U,	// PseudoVCOMPRESS_VM_MF2_E16
    0U,	// PseudoVCOMPRESS_VM_MF2_E32
    0U,	// PseudoVCOMPRESS_VM_MF2_E8
    0U,	// PseudoVCOMPRESS_VM_MF4_E16
    0U,	// PseudoVCOMPRESS_VM_MF4_E8
    0U,	// PseudoVCOMPRESS_VM_MF8_E8
    0U,	// PseudoVCPOP_M_B1
    0U,	// PseudoVCPOP_M_B16
    0U,	// PseudoVCPOP_M_B16_MASK
    0U,	// PseudoVCPOP_M_B1_MASK
    0U,	// PseudoVCPOP_M_B2
    0U,	// PseudoVCPOP_M_B2_MASK
    0U,	// PseudoVCPOP_M_B32
    0U,	// PseudoVCPOP_M_B32_MASK
    0U,	// PseudoVCPOP_M_B4
    0U,	// PseudoVCPOP_M_B4_MASK
    0U,	// PseudoVCPOP_M_B64
    0U,	// PseudoVCPOP_M_B64_MASK
    0U,	// PseudoVCPOP_M_B8
    0U,	// PseudoVCPOP_M_B8_MASK
    0U,	// PseudoVCPOP_V_M1
    0U,	// PseudoVCPOP_V_M1_MASK
    0U,	// PseudoVCPOP_V_M2
    0U,	// PseudoVCPOP_V_M2_MASK
    0U,	// PseudoVCPOP_V_M4
    0U,	// PseudoVCPOP_V_M4_MASK
    0U,	// PseudoVCPOP_V_M8
    0U,	// PseudoVCPOP_V_M8_MASK
    0U,	// PseudoVCPOP_V_MF2
    0U,	// PseudoVCPOP_V_MF2_MASK
    0U,	// PseudoVCPOP_V_MF4
    0U,	// PseudoVCPOP_V_MF4_MASK
    0U,	// PseudoVCPOP_V_MF8
    0U,	// PseudoVCPOP_V_MF8_MASK
    0U,	// PseudoVCTZ_V_M1
    0U,	// PseudoVCTZ_V_M1_MASK
    0U,	// PseudoVCTZ_V_M2
    0U,	// PseudoVCTZ_V_M2_MASK
    0U,	// PseudoVCTZ_V_M4
    0U,	// PseudoVCTZ_V_M4_MASK
    0U,	// PseudoVCTZ_V_M8
    0U,	// PseudoVCTZ_V_M8_MASK
    0U,	// PseudoVCTZ_V_MF2
    0U,	// PseudoVCTZ_V_MF2_MASK
    0U,	// PseudoVCTZ_V_MF4
    0U,	// PseudoVCTZ_V_MF4_MASK
    0U,	// PseudoVCTZ_V_MF8
    0U,	// PseudoVCTZ_V_MF8_MASK
    0U,	// PseudoVC_FPR16VV_SE_M1
    0U,	// PseudoVC_FPR16VV_SE_M2
    0U,	// PseudoVC_FPR16VV_SE_M4
    0U,	// PseudoVC_FPR16VV_SE_M8
    0U,	// PseudoVC_FPR16VV_SE_MF2
    0U,	// PseudoVC_FPR16VV_SE_MF4
    0U,	// PseudoVC_FPR16VW_SE_M1
    0U,	// PseudoVC_FPR16VW_SE_M2
    0U,	// PseudoVC_FPR16VW_SE_M4
    0U,	// PseudoVC_FPR16VW_SE_M8
    0U,	// PseudoVC_FPR16VW_SE_MF2
    0U,	// PseudoVC_FPR16VW_SE_MF4
    0U,	// PseudoVC_FPR16V_SE_M1
    0U,	// PseudoVC_FPR16V_SE_M2
    0U,	// PseudoVC_FPR16V_SE_M4
    0U,	// PseudoVC_FPR16V_SE_M8
    0U,	// PseudoVC_FPR16V_SE_MF2
    0U,	// PseudoVC_FPR16V_SE_MF4
    0U,	// PseudoVC_FPR32VV_SE_M1
    0U,	// PseudoVC_FPR32VV_SE_M2
    0U,	// PseudoVC_FPR32VV_SE_M4
    0U,	// PseudoVC_FPR32VV_SE_M8
    0U,	// PseudoVC_FPR32VV_SE_MF2
    0U,	// PseudoVC_FPR32VW_SE_M1
    0U,	// PseudoVC_FPR32VW_SE_M2
    0U,	// PseudoVC_FPR32VW_SE_M4
    0U,	// PseudoVC_FPR32VW_SE_M8
    0U,	// PseudoVC_FPR32VW_SE_MF2
    0U,	// PseudoVC_FPR32V_SE_M1
    0U,	// PseudoVC_FPR32V_SE_M2
    0U,	// PseudoVC_FPR32V_SE_M4
    0U,	// PseudoVC_FPR32V_SE_M8
    0U,	// PseudoVC_FPR32V_SE_MF2
    0U,	// PseudoVC_FPR64VV_SE_M1
    0U,	// PseudoVC_FPR64VV_SE_M2
    0U,	// PseudoVC_FPR64VV_SE_M4
    0U,	// PseudoVC_FPR64VV_SE_M8
    0U,	// PseudoVC_FPR64V_SE_M1
    0U,	// PseudoVC_FPR64V_SE_M2
    0U,	// PseudoVC_FPR64V_SE_M4
    0U,	// PseudoVC_FPR64V_SE_M8
    0U,	// PseudoVC_IVV_SE_M1
    0U,	// PseudoVC_IVV_SE_M2
    0U,	// PseudoVC_IVV_SE_M4
    0U,	// PseudoVC_IVV_SE_M8
    0U,	// PseudoVC_IVV_SE_MF2
    0U,	// PseudoVC_IVV_SE_MF4
    0U,	// PseudoVC_IVV_SE_MF8
    0U,	// PseudoVC_IVW_SE_M1
    0U,	// PseudoVC_IVW_SE_M2
    0U,	// PseudoVC_IVW_SE_M4
    0U,	// PseudoVC_IVW_SE_MF2
    0U,	// PseudoVC_IVW_SE_MF4
    0U,	// PseudoVC_IVW_SE_MF8
    0U,	// PseudoVC_IV_SE_M1
    0U,	// PseudoVC_IV_SE_M2
    0U,	// PseudoVC_IV_SE_M4
    0U,	// PseudoVC_IV_SE_M8
    0U,	// PseudoVC_IV_SE_MF2
    0U,	// PseudoVC_IV_SE_MF4
    0U,	// PseudoVC_IV_SE_MF8
    0U,	// PseudoVC_I_SE_M1
    0U,	// PseudoVC_I_SE_M2
    0U,	// PseudoVC_I_SE_M4
    0U,	// PseudoVC_I_SE_M8
    0U,	// PseudoVC_I_SE_MF2
    0U,	// PseudoVC_I_SE_MF4
    0U,	// PseudoVC_I_SE_MF8
    0U,	// PseudoVC_VVV_SE_M1
    0U,	// PseudoVC_VVV_SE_M2
    0U,	// PseudoVC_VVV_SE_M4
    0U,	// PseudoVC_VVV_SE_M8
    0U,	// PseudoVC_VVV_SE_MF2
    0U,	// PseudoVC_VVV_SE_MF4
    0U,	// PseudoVC_VVV_SE_MF8
    0U,	// PseudoVC_VVW_SE_M1
    0U,	// PseudoVC_VVW_SE_M2
    0U,	// PseudoVC_VVW_SE_M4
    0U,	// PseudoVC_VVW_SE_MF2
    0U,	// PseudoVC_VVW_SE_MF4
    0U,	// PseudoVC_VVW_SE_MF8
    0U,	// PseudoVC_VV_SE_M1
    0U,	// PseudoVC_VV_SE_M2
    0U,	// PseudoVC_VV_SE_M4
    0U,	// PseudoVC_VV_SE_M8
    0U,	// PseudoVC_VV_SE_MF2
    0U,	// PseudoVC_VV_SE_MF4
    0U,	// PseudoVC_VV_SE_MF8
    0U,	// PseudoVC_V_FPR16VV_M1
    0U,	// PseudoVC_V_FPR16VV_M2
    0U,	// PseudoVC_V_FPR16VV_M4
    0U,	// PseudoVC_V_FPR16VV_M8
    0U,	// PseudoVC_V_FPR16VV_MF2
    0U,	// PseudoVC_V_FPR16VV_MF4
    0U,	// PseudoVC_V_FPR16VV_SE_M1
    0U,	// PseudoVC_V_FPR16VV_SE_M2
    0U,	// PseudoVC_V_FPR16VV_SE_M4
    0U,	// PseudoVC_V_FPR16VV_SE_M8
    0U,	// PseudoVC_V_FPR16VV_SE_MF2
    0U,	// PseudoVC_V_FPR16VV_SE_MF4
    0U,	// PseudoVC_V_FPR16VW_M1
    0U,	// PseudoVC_V_FPR16VW_M2
    0U,	// PseudoVC_V_FPR16VW_M4
    0U,	// PseudoVC_V_FPR16VW_M8
    0U,	// PseudoVC_V_FPR16VW_MF2
    0U,	// PseudoVC_V_FPR16VW_MF4
    0U,	// PseudoVC_V_FPR16VW_SE_M1
    0U,	// PseudoVC_V_FPR16VW_SE_M2
    0U,	// PseudoVC_V_FPR16VW_SE_M4
    0U,	// PseudoVC_V_FPR16VW_SE_M8
    0U,	// PseudoVC_V_FPR16VW_SE_MF2
    0U,	// PseudoVC_V_FPR16VW_SE_MF4
    0U,	// PseudoVC_V_FPR16V_M1
    0U,	// PseudoVC_V_FPR16V_M2
    0U,	// PseudoVC_V_FPR16V_M4
    0U,	// PseudoVC_V_FPR16V_M8
    0U,	// PseudoVC_V_FPR16V_MF2
    0U,	// PseudoVC_V_FPR16V_MF4
    0U,	// PseudoVC_V_FPR16V_SE_M1
    0U,	// PseudoVC_V_FPR16V_SE_M2
    0U,	// PseudoVC_V_FPR16V_SE_M4
    0U,	// PseudoVC_V_FPR16V_SE_M8
    0U,	// PseudoVC_V_FPR16V_SE_MF2
    0U,	// PseudoVC_V_FPR16V_SE_MF4
    0U,	// PseudoVC_V_FPR32VV_M1
    0U,	// PseudoVC_V_FPR32VV_M2
    0U,	// PseudoVC_V_FPR32VV_M4
    0U,	// PseudoVC_V_FPR32VV_M8
    0U,	// PseudoVC_V_FPR32VV_MF2
    0U,	// PseudoVC_V_FPR32VV_SE_M1
    0U,	// PseudoVC_V_FPR32VV_SE_M2
    0U,	// PseudoVC_V_FPR32VV_SE_M4
    0U,	// PseudoVC_V_FPR32VV_SE_M8
    0U,	// PseudoVC_V_FPR32VV_SE_MF2
    0U,	// PseudoVC_V_FPR32VW_M1
    0U,	// PseudoVC_V_FPR32VW_M2
    0U,	// PseudoVC_V_FPR32VW_M4
    0U,	// PseudoVC_V_FPR32VW_M8
    0U,	// PseudoVC_V_FPR32VW_MF2
    0U,	// PseudoVC_V_FPR32VW_SE_M1
    0U,	// PseudoVC_V_FPR32VW_SE_M2
    0U,	// PseudoVC_V_FPR32VW_SE_M4
    0U,	// PseudoVC_V_FPR32VW_SE_M8
    0U,	// PseudoVC_V_FPR32VW_SE_MF2
    0U,	// PseudoVC_V_FPR32V_M1
    0U,	// PseudoVC_V_FPR32V_M2
    0U,	// PseudoVC_V_FPR32V_M4
    0U,	// PseudoVC_V_FPR32V_M8
    0U,	// PseudoVC_V_FPR32V_MF2
    0U,	// PseudoVC_V_FPR32V_SE_M1
    0U,	// PseudoVC_V_FPR32V_SE_M2
    0U,	// PseudoVC_V_FPR32V_SE_M4
    0U,	// PseudoVC_V_FPR32V_SE_M8
    0U,	// PseudoVC_V_FPR32V_SE_MF2
    0U,	// PseudoVC_V_FPR64VV_M1
    0U,	// PseudoVC_V_FPR64VV_M2
    0U,	// PseudoVC_V_FPR64VV_M4
    0U,	// PseudoVC_V_FPR64VV_M8
    0U,	// PseudoVC_V_FPR64VV_SE_M1
    0U,	// PseudoVC_V_FPR64VV_SE_M2
    0U,	// PseudoVC_V_FPR64VV_SE_M4
    0U,	// PseudoVC_V_FPR64VV_SE_M8
    0U,	// PseudoVC_V_FPR64V_M1
    0U,	// PseudoVC_V_FPR64V_M2
    0U,	// PseudoVC_V_FPR64V_M4
    0U,	// PseudoVC_V_FPR64V_M8
    0U,	// PseudoVC_V_FPR64V_SE_M1
    0U,	// PseudoVC_V_FPR64V_SE_M2
    0U,	// PseudoVC_V_FPR64V_SE_M4
    0U,	// PseudoVC_V_FPR64V_SE_M8
    0U,	// PseudoVC_V_IVV_M1
    0U,	// PseudoVC_V_IVV_M2
    0U,	// PseudoVC_V_IVV_M4
    0U,	// PseudoVC_V_IVV_M8
    0U,	// PseudoVC_V_IVV_MF2
    0U,	// PseudoVC_V_IVV_MF4
    0U,	// PseudoVC_V_IVV_MF8
    0U,	// PseudoVC_V_IVV_SE_M1
    0U,	// PseudoVC_V_IVV_SE_M2
    0U,	// PseudoVC_V_IVV_SE_M4
    0U,	// PseudoVC_V_IVV_SE_M8
    0U,	// PseudoVC_V_IVV_SE_MF2
    0U,	// PseudoVC_V_IVV_SE_MF4
    0U,	// PseudoVC_V_IVV_SE_MF8
    0U,	// PseudoVC_V_IVW_M1
    0U,	// PseudoVC_V_IVW_M2
    0U,	// PseudoVC_V_IVW_M4
    0U,	// PseudoVC_V_IVW_MF2
    0U,	// PseudoVC_V_IVW_MF4
    0U,	// PseudoVC_V_IVW_MF8
    0U,	// PseudoVC_V_IVW_SE_M1
    0U,	// PseudoVC_V_IVW_SE_M2
    0U,	// PseudoVC_V_IVW_SE_M4
    0U,	// PseudoVC_V_IVW_SE_MF2
    0U,	// PseudoVC_V_IVW_SE_MF4
    0U,	// PseudoVC_V_IVW_SE_MF8
    0U,	// PseudoVC_V_IV_M1
    0U,	// PseudoVC_V_IV_M2
    0U,	// PseudoVC_V_IV_M4
    0U,	// PseudoVC_V_IV_M8
    0U,	// PseudoVC_V_IV_MF2
    0U,	// PseudoVC_V_IV_MF4
    0U,	// PseudoVC_V_IV_MF8
    0U,	// PseudoVC_V_IV_SE_M1
    0U,	// PseudoVC_V_IV_SE_M2
    0U,	// PseudoVC_V_IV_SE_M4
    0U,	// PseudoVC_V_IV_SE_M8
    0U,	// PseudoVC_V_IV_SE_MF2
    0U,	// PseudoVC_V_IV_SE_MF4
    0U,	// PseudoVC_V_IV_SE_MF8
    0U,	// PseudoVC_V_I_M1
    0U,	// PseudoVC_V_I_M2
    0U,	// PseudoVC_V_I_M4
    0U,	// PseudoVC_V_I_M8
    0U,	// PseudoVC_V_I_MF2
    0U,	// PseudoVC_V_I_MF4
    0U,	// PseudoVC_V_I_MF8
    0U,	// PseudoVC_V_I_SE_M1
    0U,	// PseudoVC_V_I_SE_M2
    0U,	// PseudoVC_V_I_SE_M4
    0U,	// PseudoVC_V_I_SE_M8
    0U,	// PseudoVC_V_I_SE_MF2
    0U,	// PseudoVC_V_I_SE_MF4
    0U,	// PseudoVC_V_I_SE_MF8
    0U,	// PseudoVC_V_VVV_M1
    0U,	// PseudoVC_V_VVV_M2
    0U,	// PseudoVC_V_VVV_M4
    0U,	// PseudoVC_V_VVV_M8
    0U,	// PseudoVC_V_VVV_MF2
    0U,	// PseudoVC_V_VVV_MF4
    0U,	// PseudoVC_V_VVV_MF8
    0U,	// PseudoVC_V_VVV_SE_M1
    0U,	// PseudoVC_V_VVV_SE_M2
    0U,	// PseudoVC_V_VVV_SE_M4
    0U,	// PseudoVC_V_VVV_SE_M8
    0U,	// PseudoVC_V_VVV_SE_MF2
    0U,	// PseudoVC_V_VVV_SE_MF4
    0U,	// PseudoVC_V_VVV_SE_MF8
    0U,	// PseudoVC_V_VVW_M1
    0U,	// PseudoVC_V_VVW_M2
    0U,	// PseudoVC_V_VVW_M4
    0U,	// PseudoVC_V_VVW_MF2
    0U,	// PseudoVC_V_VVW_MF4
    0U,	// PseudoVC_V_VVW_MF8
    0U,	// PseudoVC_V_VVW_SE_M1
    0U,	// PseudoVC_V_VVW_SE_M2
    0U,	// PseudoVC_V_VVW_SE_M4
    0U,	// PseudoVC_V_VVW_SE_MF2
    0U,	// PseudoVC_V_VVW_SE_MF4
    0U,	// PseudoVC_V_VVW_SE_MF8
    0U,	// PseudoVC_V_VV_M1
    0U,	// PseudoVC_V_VV_M2
    0U,	// PseudoVC_V_VV_M4
    0U,	// PseudoVC_V_VV_M8
    0U,	// PseudoVC_V_VV_MF2
    0U,	// PseudoVC_V_VV_MF4
    0U,	// PseudoVC_V_VV_MF8
    0U,	// PseudoVC_V_VV_SE_M1
    0U,	// PseudoVC_V_VV_SE_M2
    0U,	// PseudoVC_V_VV_SE_M4
    0U,	// PseudoVC_V_VV_SE_M8
    0U,	// PseudoVC_V_VV_SE_MF2
    0U,	// PseudoVC_V_VV_SE_MF4
    0U,	// PseudoVC_V_VV_SE_MF8
    0U,	// PseudoVC_V_XVV_M1
    0U,	// PseudoVC_V_XVV_M2
    0U,	// PseudoVC_V_XVV_M4
    0U,	// PseudoVC_V_XVV_M8
    0U,	// PseudoVC_V_XVV_MF2
    0U,	// PseudoVC_V_XVV_MF4
    0U,	// PseudoVC_V_XVV_MF8
    0U,	// PseudoVC_V_XVV_SE_M1
    0U,	// PseudoVC_V_XVV_SE_M2
    0U,	// PseudoVC_V_XVV_SE_M4
    0U,	// PseudoVC_V_XVV_SE_M8
    0U,	// PseudoVC_V_XVV_SE_MF2
    0U,	// PseudoVC_V_XVV_SE_MF4
    0U,	// PseudoVC_V_XVV_SE_MF8
    0U,	// PseudoVC_V_XVW_M1
    0U,	// PseudoVC_V_XVW_M2
    0U,	// PseudoVC_V_XVW_M4
    0U,	// PseudoVC_V_XVW_MF2
    0U,	// PseudoVC_V_XVW_MF4
    0U,	// PseudoVC_V_XVW_MF8
    0U,	// PseudoVC_V_XVW_SE_M1
    0U,	// PseudoVC_V_XVW_SE_M2
    0U,	// PseudoVC_V_XVW_SE_M4
    0U,	// PseudoVC_V_XVW_SE_MF2
    0U,	// PseudoVC_V_XVW_SE_MF4
    0U,	// PseudoVC_V_XVW_SE_MF8
    0U,	// PseudoVC_V_XV_M1
    0U,	// PseudoVC_V_XV_M2
    0U,	// PseudoVC_V_XV_M4
    0U,	// PseudoVC_V_XV_M8
    0U,	// PseudoVC_V_XV_MF2
    0U,	// PseudoVC_V_XV_MF4
    0U,	// PseudoVC_V_XV_MF8
    0U,	// PseudoVC_V_XV_SE_M1
    0U,	// PseudoVC_V_XV_SE_M2
    0U,	// PseudoVC_V_XV_SE_M4
    0U,	// PseudoVC_V_XV_SE_M8
    0U,	// PseudoVC_V_XV_SE_MF2
    0U,	// PseudoVC_V_XV_SE_MF4
    0U,	// PseudoVC_V_XV_SE_MF8
    0U,	// PseudoVC_V_X_M1
    0U,	// PseudoVC_V_X_M2
    0U,	// PseudoVC_V_X_M4
    0U,	// PseudoVC_V_X_M8
    0U,	// PseudoVC_V_X_MF2
    0U,	// PseudoVC_V_X_MF4
    0U,	// PseudoVC_V_X_MF8
    0U,	// PseudoVC_V_X_SE_M1
    0U,	// PseudoVC_V_X_SE_M2
    0U,	// PseudoVC_V_X_SE_M4
    0U,	// PseudoVC_V_X_SE_M8
    0U,	// PseudoVC_V_X_SE_MF2
    0U,	// PseudoVC_V_X_SE_MF4
    0U,	// PseudoVC_V_X_SE_MF8
    0U,	// PseudoVC_XVV_SE_M1
    0U,	// PseudoVC_XVV_SE_M2
    0U,	// PseudoVC_XVV_SE_M4
    0U,	// PseudoVC_XVV_SE_M8
    0U,	// PseudoVC_XVV_SE_MF2
    0U,	// PseudoVC_XVV_SE_MF4
    0U,	// PseudoVC_XVV_SE_MF8
    0U,	// PseudoVC_XVW_SE_M1
    0U,	// PseudoVC_XVW_SE_M2
    0U,	// PseudoVC_XVW_SE_M4
    0U,	// PseudoVC_XVW_SE_MF2
    0U,	// PseudoVC_XVW_SE_MF4
    0U,	// PseudoVC_XVW_SE_MF8
    0U,	// PseudoVC_XV_SE_M1
    0U,	// PseudoVC_XV_SE_M2
    0U,	// PseudoVC_XV_SE_M4
    0U,	// PseudoVC_XV_SE_M8
    0U,	// PseudoVC_XV_SE_MF2
    0U,	// PseudoVC_XV_SE_MF4
    0U,	// PseudoVC_XV_SE_MF8
    0U,	// PseudoVC_X_SE_M1
    0U,	// PseudoVC_X_SE_M2
    0U,	// PseudoVC_X_SE_M4
    0U,	// PseudoVC_X_SE_M8
    0U,	// PseudoVC_X_SE_MF2
    0U,	// PseudoVC_X_SE_MF4
    0U,	// PseudoVC_X_SE_MF8
    0U,	// PseudoVDIVU_VV_M1_E16
    0U,	// PseudoVDIVU_VV_M1_E16_MASK
    0U,	// PseudoVDIVU_VV_M1_E32
    0U,	// PseudoVDIVU_VV_M1_E32_MASK
    0U,	// PseudoVDIVU_VV_M1_E64
    0U,	// PseudoVDIVU_VV_M1_E64_MASK
    0U,	// PseudoVDIVU_VV_M1_E8
    0U,	// PseudoVDIVU_VV_M1_E8_MASK
    0U,	// PseudoVDIVU_VV_M2_E16
    0U,	// PseudoVDIVU_VV_M2_E16_MASK
    0U,	// PseudoVDIVU_VV_M2_E32
    0U,	// PseudoVDIVU_VV_M2_E32_MASK
    0U,	// PseudoVDIVU_VV_M2_E64
    0U,	// PseudoVDIVU_VV_M2_E64_MASK
    0U,	// PseudoVDIVU_VV_M2_E8
    0U,	// PseudoVDIVU_VV_M2_E8_MASK
    0U,	// PseudoVDIVU_VV_M4_E16
    0U,	// PseudoVDIVU_VV_M4_E16_MASK
    0U,	// PseudoVDIVU_VV_M4_E32
    0U,	// PseudoVDIVU_VV_M4_E32_MASK
    0U,	// PseudoVDIVU_VV_M4_E64
    0U,	// PseudoVDIVU_VV_M4_E64_MASK
    0U,	// PseudoVDIVU_VV_M4_E8
    0U,	// PseudoVDIVU_VV_M4_E8_MASK
    0U,	// PseudoVDIVU_VV_M8_E16
    0U,	// PseudoVDIVU_VV_M8_E16_MASK
    0U,	// PseudoVDIVU_VV_M8_E32
    0U,	// PseudoVDIVU_VV_M8_E32_MASK
    0U,	// PseudoVDIVU_VV_M8_E64
    0U,	// PseudoVDIVU_VV_M8_E64_MASK
    0U,	// PseudoVDIVU_VV_M8_E8
    0U,	// PseudoVDIVU_VV_M8_E8_MASK
    0U,	// PseudoVDIVU_VV_MF2_E16
    0U,	// PseudoVDIVU_VV_MF2_E16_MASK
    0U,	// PseudoVDIVU_VV_MF2_E32
    0U,	// PseudoVDIVU_VV_MF2_E32_MASK
    0U,	// PseudoVDIVU_VV_MF2_E8
    0U,	// PseudoVDIVU_VV_MF2_E8_MASK
    0U,	// PseudoVDIVU_VV_MF4_E16
    0U,	// PseudoVDIVU_VV_MF4_E16_MASK
    0U,	// PseudoVDIVU_VV_MF4_E8
    0U,	// PseudoVDIVU_VV_MF4_E8_MASK
    0U,	// PseudoVDIVU_VV_MF8_E8
    0U,	// PseudoVDIVU_VV_MF8_E8_MASK
    0U,	// PseudoVDIVU_VX_M1_E16
    0U,	// PseudoVDIVU_VX_M1_E16_MASK
    0U,	// PseudoVDIVU_VX_M1_E32
    0U,	// PseudoVDIVU_VX_M1_E32_MASK
    0U,	// PseudoVDIVU_VX_M1_E64
    0U,	// PseudoVDIVU_VX_M1_E64_MASK
    0U,	// PseudoVDIVU_VX_M1_E8
    0U,	// PseudoVDIVU_VX_M1_E8_MASK
    0U,	// PseudoVDIVU_VX_M2_E16
    0U,	// PseudoVDIVU_VX_M2_E16_MASK
    0U,	// PseudoVDIVU_VX_M2_E32
    0U,	// PseudoVDIVU_VX_M2_E32_MASK
    0U,	// PseudoVDIVU_VX_M2_E64
    0U,	// PseudoVDIVU_VX_M2_E64_MASK
    0U,	// PseudoVDIVU_VX_M2_E8
    0U,	// PseudoVDIVU_VX_M2_E8_MASK
    0U,	// PseudoVDIVU_VX_M4_E16
    0U,	// PseudoVDIVU_VX_M4_E16_MASK
    0U,	// PseudoVDIVU_VX_M4_E32
    0U,	// PseudoVDIVU_VX_M4_E32_MASK
    0U,	// PseudoVDIVU_VX_M4_E64
    0U,	// PseudoVDIVU_VX_M4_E64_MASK
    0U,	// PseudoVDIVU_VX_M4_E8
    0U,	// PseudoVDIVU_VX_M4_E8_MASK
    0U,	// PseudoVDIVU_VX_M8_E16
    0U,	// PseudoVDIVU_VX_M8_E16_MASK
    0U,	// PseudoVDIVU_VX_M8_E32
    0U,	// PseudoVDIVU_VX_M8_E32_MASK
    0U,	// PseudoVDIVU_VX_M8_E64
    0U,	// PseudoVDIVU_VX_M8_E64_MASK
    0U,	// PseudoVDIVU_VX_M8_E8
    0U,	// PseudoVDIVU_VX_M8_E8_MASK
    0U,	// PseudoVDIVU_VX_MF2_E16
    0U,	// PseudoVDIVU_VX_MF2_E16_MASK
    0U,	// PseudoVDIVU_VX_MF2_E32
    0U,	// PseudoVDIVU_VX_MF2_E32_MASK
    0U,	// PseudoVDIVU_VX_MF2_E8
    0U,	// PseudoVDIVU_VX_MF2_E8_MASK
    0U,	// PseudoVDIVU_VX_MF4_E16
    0U,	// PseudoVDIVU_VX_MF4_E16_MASK
    0U,	// PseudoVDIVU_VX_MF4_E8
    0U,	// PseudoVDIVU_VX_MF4_E8_MASK
    0U,	// PseudoVDIVU_VX_MF8_E8
    0U,	// PseudoVDIVU_VX_MF8_E8_MASK
    0U,	// PseudoVDIV_VV_M1_E16
    0U,	// PseudoVDIV_VV_M1_E16_MASK
    0U,	// PseudoVDIV_VV_M1_E32
    0U,	// PseudoVDIV_VV_M1_E32_MASK
    0U,	// PseudoVDIV_VV_M1_E64
    0U,	// PseudoVDIV_VV_M1_E64_MASK
    0U,	// PseudoVDIV_VV_M1_E8
    0U,	// PseudoVDIV_VV_M1_E8_MASK
    0U,	// PseudoVDIV_VV_M2_E16
    0U,	// PseudoVDIV_VV_M2_E16_MASK
    0U,	// PseudoVDIV_VV_M2_E32
    0U,	// PseudoVDIV_VV_M2_E32_MASK
    0U,	// PseudoVDIV_VV_M2_E64
    0U,	// PseudoVDIV_VV_M2_E64_MASK
    0U,	// PseudoVDIV_VV_M2_E8
    0U,	// PseudoVDIV_VV_M2_E8_MASK
    0U,	// PseudoVDIV_VV_M4_E16
    0U,	// PseudoVDIV_VV_M4_E16_MASK
    0U,	// PseudoVDIV_VV_M4_E32
    0U,	// PseudoVDIV_VV_M4_E32_MASK
    0U,	// PseudoVDIV_VV_M4_E64
    0U,	// PseudoVDIV_VV_M4_E64_MASK
    0U,	// PseudoVDIV_VV_M4_E8
    0U,	// PseudoVDIV_VV_M4_E8_MASK
    0U,	// PseudoVDIV_VV_M8_E16
    0U,	// PseudoVDIV_VV_M8_E16_MASK
    0U,	// PseudoVDIV_VV_M8_E32
    0U,	// PseudoVDIV_VV_M8_E32_MASK
    0U,	// PseudoVDIV_VV_M8_E64
    0U,	// PseudoVDIV_VV_M8_E64_MASK
    0U,	// PseudoVDIV_VV_M8_E8
    0U,	// PseudoVDIV_VV_M8_E8_MASK
    0U,	// PseudoVDIV_VV_MF2_E16
    0U,	// PseudoVDIV_VV_MF2_E16_MASK
    0U,	// PseudoVDIV_VV_MF2_E32
    0U,	// PseudoVDIV_VV_MF2_E32_MASK
    0U,	// PseudoVDIV_VV_MF2_E8
    0U,	// PseudoVDIV_VV_MF2_E8_MASK
    0U,	// PseudoVDIV_VV_MF4_E16
    0U,	// PseudoVDIV_VV_MF4_E16_MASK
    0U,	// PseudoVDIV_VV_MF4_E8
    0U,	// PseudoVDIV_VV_MF4_E8_MASK
    0U,	// PseudoVDIV_VV_MF8_E8
    0U,	// PseudoVDIV_VV_MF8_E8_MASK
    0U,	// PseudoVDIV_VX_M1_E16
    0U,	// PseudoVDIV_VX_M1_E16_MASK
    0U,	// PseudoVDIV_VX_M1_E32
    0U,	// PseudoVDIV_VX_M1_E32_MASK
    0U,	// PseudoVDIV_VX_M1_E64
    0U,	// PseudoVDIV_VX_M1_E64_MASK
    0U,	// PseudoVDIV_VX_M1_E8
    0U,	// PseudoVDIV_VX_M1_E8_MASK
    0U,	// PseudoVDIV_VX_M2_E16
    0U,	// PseudoVDIV_VX_M2_E16_MASK
    0U,	// PseudoVDIV_VX_M2_E32
    0U,	// PseudoVDIV_VX_M2_E32_MASK
    0U,	// PseudoVDIV_VX_M2_E64
    0U,	// PseudoVDIV_VX_M2_E64_MASK
    0U,	// PseudoVDIV_VX_M2_E8
    0U,	// PseudoVDIV_VX_M2_E8_MASK
    0U,	// PseudoVDIV_VX_M4_E16
    0U,	// PseudoVDIV_VX_M4_E16_MASK
    0U,	// PseudoVDIV_VX_M4_E32
    0U,	// PseudoVDIV_VX_M4_E32_MASK
    0U,	// PseudoVDIV_VX_M4_E64
    0U,	// PseudoVDIV_VX_M4_E64_MASK
    0U,	// PseudoVDIV_VX_M4_E8
    0U,	// PseudoVDIV_VX_M4_E8_MASK
    0U,	// PseudoVDIV_VX_M8_E16
    0U,	// PseudoVDIV_VX_M8_E16_MASK
    0U,	// PseudoVDIV_VX_M8_E32
    0U,	// PseudoVDIV_VX_M8_E32_MASK
    0U,	// PseudoVDIV_VX_M8_E64
    0U,	// PseudoVDIV_VX_M8_E64_MASK
    0U,	// PseudoVDIV_VX_M8_E8
    0U,	// PseudoVDIV_VX_M8_E8_MASK
    0U,	// PseudoVDIV_VX_MF2_E16
    0U,	// PseudoVDIV_VX_MF2_E16_MASK
    0U,	// PseudoVDIV_VX_MF2_E32
    0U,	// PseudoVDIV_VX_MF2_E32_MASK
    0U,	// PseudoVDIV_VX_MF2_E8
    0U,	// PseudoVDIV_VX_MF2_E8_MASK
    0U,	// PseudoVDIV_VX_MF4_E16
    0U,	// PseudoVDIV_VX_MF4_E16_MASK
    0U,	// PseudoVDIV_VX_MF4_E8
    0U,	// PseudoVDIV_VX_MF4_E8_MASK
    0U,	// PseudoVDIV_VX_MF8_E8
    0U,	// PseudoVDIV_VX_MF8_E8_MASK
    0U,	// PseudoVFADD_VFPR16_M1_E16
    0U,	// PseudoVFADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M2_E16
    0U,	// PseudoVFADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M4_E16
    0U,	// PseudoVFADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M8_E16
    0U,	// PseudoVFADD_VFPR16_M8_E16_MASK
    0U,	// PseudoVFADD_VFPR16_MF2_E16
    0U,	// PseudoVFADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFADD_VFPR16_MF4_E16
    0U,	// PseudoVFADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFADD_VFPR32_M1_E32
    0U,	// PseudoVFADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFADD_VFPR32_M2_E32
    0U,	// PseudoVFADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFADD_VFPR32_M4_E32
    0U,	// PseudoVFADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFADD_VFPR32_M8_E32
    0U,	// PseudoVFADD_VFPR32_M8_E32_MASK
    0U,	// PseudoVFADD_VFPR32_MF2_E32
    0U,	// PseudoVFADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFADD_VFPR64_M1_E64
    0U,	// PseudoVFADD_VFPR64_M1_E64_MASK
    0U,	// PseudoVFADD_VFPR64_M2_E64
    0U,	// PseudoVFADD_VFPR64_M2_E64_MASK
    0U,	// PseudoVFADD_VFPR64_M4_E64
    0U,	// PseudoVFADD_VFPR64_M4_E64_MASK
    0U,	// PseudoVFADD_VFPR64_M8_E64
    0U,	// PseudoVFADD_VFPR64_M8_E64_MASK
    0U,	// PseudoVFADD_VV_M1_E16
    0U,	// PseudoVFADD_VV_M1_E16_MASK
    0U,	// PseudoVFADD_VV_M1_E32
    0U,	// PseudoVFADD_VV_M1_E32_MASK
    0U,	// PseudoVFADD_VV_M1_E64
    0U,	// PseudoVFADD_VV_M1_E64_MASK
    0U,	// PseudoVFADD_VV_M2_E16
    0U,	// PseudoVFADD_VV_M2_E16_MASK
    0U,	// PseudoVFADD_VV_M2_E32
    0U,	// PseudoVFADD_VV_M2_E32_MASK
    0U,	// PseudoVFADD_VV_M2_E64
    0U,	// PseudoVFADD_VV_M2_E64_MASK
    0U,	// PseudoVFADD_VV_M4_E16
    0U,	// PseudoVFADD_VV_M4_E16_MASK
    0U,	// PseudoVFADD_VV_M4_E32
    0U,	// PseudoVFADD_VV_M4_E32_MASK
    0U,	// PseudoVFADD_VV_M4_E64
    0U,	// PseudoVFADD_VV_M4_E64_MASK
    0U,	// PseudoVFADD_VV_M8_E16
    0U,	// PseudoVFADD_VV_M8_E16_MASK
    0U,	// PseudoVFADD_VV_M8_E32
    0U,	// PseudoVFADD_VV_M8_E32_MASK
    0U,	// PseudoVFADD_VV_M8_E64
    0U,	// PseudoVFADD_VV_M8_E64_MASK
    0U,	// PseudoVFADD_VV_MF2_E16
    0U,	// PseudoVFADD_VV_MF2_E16_MASK
    0U,	// PseudoVFADD_VV_MF2_E32
    0U,	// PseudoVFADD_VV_MF2_E32_MASK
    0U,	// PseudoVFADD_VV_MF4_E16
    0U,	// PseudoVFADD_VV_MF4_E16_MASK
    0U,	// PseudoVFCLASS_V_M1
    0U,	// PseudoVFCLASS_V_M1_MASK
    0U,	// PseudoVFCLASS_V_M2
    0U,	// PseudoVFCLASS_V_M2_MASK
    0U,	// PseudoVFCLASS_V_M4
    0U,	// PseudoVFCLASS_V_M4_MASK
    0U,	// PseudoVFCLASS_V_M8
    0U,	// PseudoVFCLASS_V_M8_MASK
    0U,	// PseudoVFCLASS_V_MF2
    0U,	// PseudoVFCLASS_V_MF2_MASK
    0U,	// PseudoVFCLASS_V_MF4
    0U,	// PseudoVFCLASS_V_MF4_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1_E16
    0U,	// PseudoVFCVT_F_XU_V_M1_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1_E32
    0U,	// PseudoVFCVT_F_XU_V_M1_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1_E64
    0U,	// PseudoVFCVT_F_XU_V_M1_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2_E16
    0U,	// PseudoVFCVT_F_XU_V_M2_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2_E32
    0U,	// PseudoVFCVT_F_XU_V_M2_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2_E64
    0U,	// PseudoVFCVT_F_XU_V_M2_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4_E16
    0U,	// PseudoVFCVT_F_XU_V_M4_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4_E32
    0U,	// PseudoVFCVT_F_XU_V_M4_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4_E64
    0U,	// PseudoVFCVT_F_XU_V_M4_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8_E16
    0U,	// PseudoVFCVT_F_XU_V_M8_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8_E32
    0U,	// PseudoVFCVT_F_XU_V_M8_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8_E64
    0U,	// PseudoVFCVT_F_XU_V_M8_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF2_E16
    0U,	// PseudoVFCVT_F_XU_V_MF2_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF2_E32
    0U,	// PseudoVFCVT_F_XU_V_MF2_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF4_E16
    0U,	// PseudoVFCVT_F_XU_V_MF4_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M1_E16
    0U,	// PseudoVFCVT_F_X_V_M1_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M1_E32
    0U,	// PseudoVFCVT_F_X_V_M1_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M1_E64
    0U,	// PseudoVFCVT_F_X_V_M1_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_M2_E16
    0U,	// PseudoVFCVT_F_X_V_M2_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M2_E32
    0U,	// PseudoVFCVT_F_X_V_M2_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M2_E64
    0U,	// PseudoVFCVT_F_X_V_M2_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_M4_E16
    0U,	// PseudoVFCVT_F_X_V_M4_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M4_E32
    0U,	// PseudoVFCVT_F_X_V_M4_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M4_E64
    0U,	// PseudoVFCVT_F_X_V_M4_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_M8_E16
    0U,	// PseudoVFCVT_F_X_V_M8_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M8_E32
    0U,	// PseudoVFCVT_F_X_V_M8_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M8_E64
    0U,	// PseudoVFCVT_F_X_V_M8_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_MF2_E16
    0U,	// PseudoVFCVT_F_X_V_MF2_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_MF2_E32
    0U,	// PseudoVFCVT_F_X_V_MF2_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_MF4_E16
    0U,	// PseudoVFCVT_F_X_V_MF4_E16_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M1_E16
    0U,	// PseudoVFCVT_RM_F_XU_V_M1_E16_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M1_E32
    0U,	// PseudoVFCVT_RM_F_XU_V_M1_E32_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M1_E64
    0U,	// PseudoVFCVT_RM_F_XU_V_M1_E64_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M2_E16
    0U,	// PseudoVFCVT_RM_F_XU_V_M2_E16_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M2_E32
    0U,	// PseudoVFCVT_RM_F_XU_V_M2_E32_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M2_E64
    0U,	// PseudoVFCVT_RM_F_XU_V_M2_E64_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M4_E16
    0U,	// PseudoVFCVT_RM_F_XU_V_M4_E16_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M4_E32
    0U,	// PseudoVFCVT_RM_F_XU_V_M4_E32_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M4_E64
    0U,	// PseudoVFCVT_RM_F_XU_V_M4_E64_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M8_E16
    0U,	// PseudoVFCVT_RM_F_XU_V_M8_E16_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M8_E32
    0U,	// PseudoVFCVT_RM_F_XU_V_M8_E32_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M8_E64
    0U,	// PseudoVFCVT_RM_F_XU_V_M8_E64_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_MF2_E16
    0U,	// PseudoVFCVT_RM_F_XU_V_MF2_E16_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_MF2_E32
    0U,	// PseudoVFCVT_RM_F_XU_V_MF2_E32_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_MF4_E16
    0U,	// PseudoVFCVT_RM_F_XU_V_MF4_E16_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M1_E16
    0U,	// PseudoVFCVT_RM_F_X_V_M1_E16_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M1_E32
    0U,	// PseudoVFCVT_RM_F_X_V_M1_E32_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M1_E64
    0U,	// PseudoVFCVT_RM_F_X_V_M1_E64_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M2_E16
    0U,	// PseudoVFCVT_RM_F_X_V_M2_E16_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M2_E32
    0U,	// PseudoVFCVT_RM_F_X_V_M2_E32_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M2_E64
    0U,	// PseudoVFCVT_RM_F_X_V_M2_E64_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M4_E16
    0U,	// PseudoVFCVT_RM_F_X_V_M4_E16_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M4_E32
    0U,	// PseudoVFCVT_RM_F_X_V_M4_E32_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M4_E64
    0U,	// PseudoVFCVT_RM_F_X_V_M4_E64_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M8_E16
    0U,	// PseudoVFCVT_RM_F_X_V_M8_E16_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M8_E32
    0U,	// PseudoVFCVT_RM_F_X_V_M8_E32_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M8_E64
    0U,	// PseudoVFCVT_RM_F_X_V_M8_E64_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_MF2_E16
    0U,	// PseudoVFCVT_RM_F_X_V_MF2_E16_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_MF2_E32
    0U,	// PseudoVFCVT_RM_F_X_V_MF2_E32_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_MF4_E16
    0U,	// PseudoVFCVT_RM_F_X_V_MF4_E16_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_M1
    0U,	// PseudoVFCVT_RM_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_M2
    0U,	// PseudoVFCVT_RM_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_M4
    0U,	// PseudoVFCVT_RM_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_M8
    0U,	// PseudoVFCVT_RM_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_MF2
    0U,	// PseudoVFCVT_RM_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_MF4
    0U,	// PseudoVFCVT_RM_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_M1
    0U,	// PseudoVFCVT_RM_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_M2
    0U,	// PseudoVFCVT_RM_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_M4
    0U,	// PseudoVFCVT_RM_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_M8
    0U,	// PseudoVFCVT_RM_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_MF2
    0U,	// PseudoVFCVT_RM_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_MF4
    0U,	// PseudoVFCVT_RM_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_XU_F_V_M1
    0U,	// PseudoVFCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_XU_F_V_M2
    0U,	// PseudoVFCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_XU_F_V_M4
    0U,	// PseudoVFCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_XU_F_V_M8
    0U,	// PseudoVFCVT_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF2
    0U,	// PseudoVFCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF4
    0U,	// PseudoVFCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_X_F_V_M1
    0U,	// PseudoVFCVT_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_X_F_V_M2
    0U,	// PseudoVFCVT_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_X_F_V_M4
    0U,	// PseudoVFCVT_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_X_F_V_M8
    0U,	// PseudoVFCVT_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_X_F_V_MF2
    0U,	// PseudoVFCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_X_F_V_MF4
    0U,	// PseudoVFCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFDIV_VFPR16_M1_E16
    0U,	// PseudoVFDIV_VFPR16_M1_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_M2_E16
    0U,	// PseudoVFDIV_VFPR16_M2_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_M4_E16
    0U,	// PseudoVFDIV_VFPR16_M4_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_M8_E16
    0U,	// PseudoVFDIV_VFPR16_M8_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_MF2_E16
    0U,	// PseudoVFDIV_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_MF4_E16
    0U,	// PseudoVFDIV_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFDIV_VFPR32_M1_E32
    0U,	// PseudoVFDIV_VFPR32_M1_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_M2_E32
    0U,	// PseudoVFDIV_VFPR32_M2_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_M4_E32
    0U,	// PseudoVFDIV_VFPR32_M4_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_M8_E32
    0U,	// PseudoVFDIV_VFPR32_M8_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_MF2_E32
    0U,	// PseudoVFDIV_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFDIV_VFPR64_M1_E64
    0U,	// PseudoVFDIV_VFPR64_M1_E64_MASK
    0U,	// PseudoVFDIV_VFPR64_M2_E64
    0U,	// PseudoVFDIV_VFPR64_M2_E64_MASK
    0U,	// PseudoVFDIV_VFPR64_M4_E64
    0U,	// PseudoVFDIV_VFPR64_M4_E64_MASK
    0U,	// PseudoVFDIV_VFPR64_M8_E64
    0U,	// PseudoVFDIV_VFPR64_M8_E64_MASK
    0U,	// PseudoVFDIV_VV_M1_E16
    0U,	// PseudoVFDIV_VV_M1_E16_MASK
    0U,	// PseudoVFDIV_VV_M1_E32
    0U,	// PseudoVFDIV_VV_M1_E32_MASK
    0U,	// PseudoVFDIV_VV_M1_E64
    0U,	// PseudoVFDIV_VV_M1_E64_MASK
    0U,	// PseudoVFDIV_VV_M2_E16
    0U,	// PseudoVFDIV_VV_M2_E16_MASK
    0U,	// PseudoVFDIV_VV_M2_E32
    0U,	// PseudoVFDIV_VV_M2_E32_MASK
    0U,	// PseudoVFDIV_VV_M2_E64
    0U,	// PseudoVFDIV_VV_M2_E64_MASK
    0U,	// PseudoVFDIV_VV_M4_E16
    0U,	// PseudoVFDIV_VV_M4_E16_MASK
    0U,	// PseudoVFDIV_VV_M4_E32
    0U,	// PseudoVFDIV_VV_M4_E32_MASK
    0U,	// PseudoVFDIV_VV_M4_E64
    0U,	// PseudoVFDIV_VV_M4_E64_MASK
    0U,	// PseudoVFDIV_VV_M8_E16
    0U,	// PseudoVFDIV_VV_M8_E16_MASK
    0U,	// PseudoVFDIV_VV_M8_E32
    0U,	// PseudoVFDIV_VV_M8_E32_MASK
    0U,	// PseudoVFDIV_VV_M8_E64
    0U,	// PseudoVFDIV_VV_M8_E64_MASK
    0U,	// PseudoVFDIV_VV_MF2_E16
    0U,	// PseudoVFDIV_VV_MF2_E16_MASK
    0U,	// PseudoVFDIV_VV_MF2_E32
    0U,	// PseudoVFDIV_VV_MF2_E32_MASK
    0U,	// PseudoVFDIV_VV_MF4_E16
    0U,	// PseudoVFDIV_VV_MF4_E16_MASK
    0U,	// PseudoVFIRST_M_B1
    0U,	// PseudoVFIRST_M_B16
    0U,	// PseudoVFIRST_M_B16_MASK
    0U,	// PseudoVFIRST_M_B1_MASK
    0U,	// PseudoVFIRST_M_B2
    0U,	// PseudoVFIRST_M_B2_MASK
    0U,	// PseudoVFIRST_M_B32
    0U,	// PseudoVFIRST_M_B32_MASK
    0U,	// PseudoVFIRST_M_B4
    0U,	// PseudoVFIRST_M_B4_MASK
    0U,	// PseudoVFIRST_M_B64
    0U,	// PseudoVFIRST_M_B64_MASK
    0U,	// PseudoVFIRST_M_B8
    0U,	// PseudoVFIRST_M_B8_MASK
    0U,	// PseudoVFMACC_VFPR16_M1_E16
    0U,	// PseudoVFMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M2_E16
    0U,	// PseudoVFMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M4_E16
    0U,	// PseudoVFMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M8_E16
    0U,	// PseudoVFMACC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_MF2_E16
    0U,	// PseudoVFMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_MF4_E16
    0U,	// PseudoVFMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMACC_VFPR32_M1_E32
    0U,	// PseudoVFMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_M2_E32
    0U,	// PseudoVFMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_M4_E32
    0U,	// PseudoVFMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_M8_E32
    0U,	// PseudoVFMACC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_MF2_E32
    0U,	// PseudoVFMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMACC_VFPR64_M1_E64
    0U,	// PseudoVFMACC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMACC_VFPR64_M2_E64
    0U,	// PseudoVFMACC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMACC_VFPR64_M4_E64
    0U,	// PseudoVFMACC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMACC_VFPR64_M8_E64
    0U,	// PseudoVFMACC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMACC_VV_M1_E16
    0U,	// PseudoVFMACC_VV_M1_E16_MASK
    0U,	// PseudoVFMACC_VV_M1_E32
    0U,	// PseudoVFMACC_VV_M1_E32_MASK
    0U,	// PseudoVFMACC_VV_M1_E64
    0U,	// PseudoVFMACC_VV_M1_E64_MASK
    0U,	// PseudoVFMACC_VV_M2_E16
    0U,	// PseudoVFMACC_VV_M2_E16_MASK
    0U,	// PseudoVFMACC_VV_M2_E32
    0U,	// PseudoVFMACC_VV_M2_E32_MASK
    0U,	// PseudoVFMACC_VV_M2_E64
    0U,	// PseudoVFMACC_VV_M2_E64_MASK
    0U,	// PseudoVFMACC_VV_M4_E16
    0U,	// PseudoVFMACC_VV_M4_E16_MASK
    0U,	// PseudoVFMACC_VV_M4_E32
    0U,	// PseudoVFMACC_VV_M4_E32_MASK
    0U,	// PseudoVFMACC_VV_M4_E64
    0U,	// PseudoVFMACC_VV_M4_E64_MASK
    0U,	// PseudoVFMACC_VV_M8_E16
    0U,	// PseudoVFMACC_VV_M8_E16_MASK
    0U,	// PseudoVFMACC_VV_M8_E32
    0U,	// PseudoVFMACC_VV_M8_E32_MASK
    0U,	// PseudoVFMACC_VV_M8_E64
    0U,	// PseudoVFMACC_VV_M8_E64_MASK
    0U,	// PseudoVFMACC_VV_MF2_E16
    0U,	// PseudoVFMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFMACC_VV_MF2_E32
    0U,	// PseudoVFMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFMACC_VV_MF4_E16
    0U,	// PseudoVFMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M1_E16
    0U,	// PseudoVFMADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M2_E16
    0U,	// PseudoVFMADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M4_E16
    0U,	// PseudoVFMADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M8_E16
    0U,	// PseudoVFMADD_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_MF2_E16
    0U,	// PseudoVFMADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_MF4_E16
    0U,	// PseudoVFMADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMADD_VFPR32_M1_E32
    0U,	// PseudoVFMADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_M2_E32
    0U,	// PseudoVFMADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_M4_E32
    0U,	// PseudoVFMADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_M8_E32
    0U,	// PseudoVFMADD_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_MF2_E32
    0U,	// PseudoVFMADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMADD_VFPR64_M1_E64
    0U,	// PseudoVFMADD_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMADD_VFPR64_M2_E64
    0U,	// PseudoVFMADD_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMADD_VFPR64_M4_E64
    0U,	// PseudoVFMADD_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMADD_VFPR64_M8_E64
    0U,	// PseudoVFMADD_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMADD_VV_M1_E16
    0U,	// PseudoVFMADD_VV_M1_E16_MASK
    0U,	// PseudoVFMADD_VV_M1_E32
    0U,	// PseudoVFMADD_VV_M1_E32_MASK
    0U,	// PseudoVFMADD_VV_M1_E64
    0U,	// PseudoVFMADD_VV_M1_E64_MASK
    0U,	// PseudoVFMADD_VV_M2_E16
    0U,	// PseudoVFMADD_VV_M2_E16_MASK
    0U,	// PseudoVFMADD_VV_M2_E32
    0U,	// PseudoVFMADD_VV_M2_E32_MASK
    0U,	// PseudoVFMADD_VV_M2_E64
    0U,	// PseudoVFMADD_VV_M2_E64_MASK
    0U,	// PseudoVFMADD_VV_M4_E16
    0U,	// PseudoVFMADD_VV_M4_E16_MASK
    0U,	// PseudoVFMADD_VV_M4_E32
    0U,	// PseudoVFMADD_VV_M4_E32_MASK
    0U,	// PseudoVFMADD_VV_M4_E64
    0U,	// PseudoVFMADD_VV_M4_E64_MASK
    0U,	// PseudoVFMADD_VV_M8_E16
    0U,	// PseudoVFMADD_VV_M8_E16_MASK
    0U,	// PseudoVFMADD_VV_M8_E32
    0U,	// PseudoVFMADD_VV_M8_E32_MASK
    0U,	// PseudoVFMADD_VV_M8_E64
    0U,	// PseudoVFMADD_VV_M8_E64_MASK
    0U,	// PseudoVFMADD_VV_MF2_E16
    0U,	// PseudoVFMADD_VV_MF2_E16_MASK
    0U,	// PseudoVFMADD_VV_MF2_E32
    0U,	// PseudoVFMADD_VV_MF2_E32_MASK
    0U,	// PseudoVFMADD_VV_MF4_E16
    0U,	// PseudoVFMADD_VV_MF4_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M1_E16
    0U,	// PseudoVFMAX_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M2_E16
    0U,	// PseudoVFMAX_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M4_E16
    0U,	// PseudoVFMAX_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M8_E16
    0U,	// PseudoVFMAX_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_MF2_E16
    0U,	// PseudoVFMAX_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_MF4_E16
    0U,	// PseudoVFMAX_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMAX_VFPR32_M1_E32
    0U,	// PseudoVFMAX_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_M2_E32
    0U,	// PseudoVFMAX_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_M4_E32
    0U,	// PseudoVFMAX_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_M8_E32
    0U,	// PseudoVFMAX_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_MF2_E32
    0U,	// PseudoVFMAX_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMAX_VFPR64_M1_E64
    0U,	// PseudoVFMAX_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMAX_VFPR64_M2_E64
    0U,	// PseudoVFMAX_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMAX_VFPR64_M4_E64
    0U,	// PseudoVFMAX_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMAX_VFPR64_M8_E64
    0U,	// PseudoVFMAX_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMAX_VV_M1_E16
    0U,	// PseudoVFMAX_VV_M1_E16_MASK
    0U,	// PseudoVFMAX_VV_M1_E32
    0U,	// PseudoVFMAX_VV_M1_E32_MASK
    0U,	// PseudoVFMAX_VV_M1_E64
    0U,	// PseudoVFMAX_VV_M1_E64_MASK
    0U,	// PseudoVFMAX_VV_M2_E16
    0U,	// PseudoVFMAX_VV_M2_E16_MASK
    0U,	// PseudoVFMAX_VV_M2_E32
    0U,	// PseudoVFMAX_VV_M2_E32_MASK
    0U,	// PseudoVFMAX_VV_M2_E64
    0U,	// PseudoVFMAX_VV_M2_E64_MASK
    0U,	// PseudoVFMAX_VV_M4_E16
    0U,	// PseudoVFMAX_VV_M4_E16_MASK
    0U,	// PseudoVFMAX_VV_M4_E32
    0U,	// PseudoVFMAX_VV_M4_E32_MASK
    0U,	// PseudoVFMAX_VV_M4_E64
    0U,	// PseudoVFMAX_VV_M4_E64_MASK
    0U,	// PseudoVFMAX_VV_M8_E16
    0U,	// PseudoVFMAX_VV_M8_E16_MASK
    0U,	// PseudoVFMAX_VV_M8_E32
    0U,	// PseudoVFMAX_VV_M8_E32_MASK
    0U,	// PseudoVFMAX_VV_M8_E64
    0U,	// PseudoVFMAX_VV_M8_E64_MASK
    0U,	// PseudoVFMAX_VV_MF2_E16
    0U,	// PseudoVFMAX_VV_MF2_E16_MASK
    0U,	// PseudoVFMAX_VV_MF2_E32
    0U,	// PseudoVFMAX_VV_MF2_E32_MASK
    0U,	// PseudoVFMAX_VV_MF4_E16
    0U,	// PseudoVFMAX_VV_MF4_E16_MASK
    0U,	// PseudoVFMERGE_VFPR16M_M1
    0U,	// PseudoVFMERGE_VFPR16M_M2
    0U,	// PseudoVFMERGE_VFPR16M_M4
    0U,	// PseudoVFMERGE_VFPR16M_M8
    0U,	// PseudoVFMERGE_VFPR16M_MF2
    0U,	// PseudoVFMERGE_VFPR16M_MF4
    0U,	// PseudoVFMERGE_VFPR32M_M1
    0U,	// PseudoVFMERGE_VFPR32M_M2
    0U,	// PseudoVFMERGE_VFPR32M_M4
    0U,	// PseudoVFMERGE_VFPR32M_M8
    0U,	// PseudoVFMERGE_VFPR32M_MF2
    0U,	// PseudoVFMERGE_VFPR64M_M1
    0U,	// PseudoVFMERGE_VFPR64M_M2
    0U,	// PseudoVFMERGE_VFPR64M_M4
    0U,	// PseudoVFMERGE_VFPR64M_M8
    0U,	// PseudoVFMIN_VFPR16_M1_E16
    0U,	// PseudoVFMIN_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M2_E16
    0U,	// PseudoVFMIN_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M4_E16
    0U,	// PseudoVFMIN_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M8_E16
    0U,	// PseudoVFMIN_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_MF2_E16
    0U,	// PseudoVFMIN_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_MF4_E16
    0U,	// PseudoVFMIN_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMIN_VFPR32_M1_E32
    0U,	// PseudoVFMIN_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_M2_E32
    0U,	// PseudoVFMIN_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_M4_E32
    0U,	// PseudoVFMIN_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_M8_E32
    0U,	// PseudoVFMIN_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_MF2_E32
    0U,	// PseudoVFMIN_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMIN_VFPR64_M1_E64
    0U,	// PseudoVFMIN_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMIN_VFPR64_M2_E64
    0U,	// PseudoVFMIN_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMIN_VFPR64_M4_E64
    0U,	// PseudoVFMIN_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMIN_VFPR64_M8_E64
    0U,	// PseudoVFMIN_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMIN_VV_M1_E16
    0U,	// PseudoVFMIN_VV_M1_E16_MASK
    0U,	// PseudoVFMIN_VV_M1_E32
    0U,	// PseudoVFMIN_VV_M1_E32_MASK
    0U,	// PseudoVFMIN_VV_M1_E64
    0U,	// PseudoVFMIN_VV_M1_E64_MASK
    0U,	// PseudoVFMIN_VV_M2_E16
    0U,	// PseudoVFMIN_VV_M2_E16_MASK
    0U,	// PseudoVFMIN_VV_M2_E32
    0U,	// PseudoVFMIN_VV_M2_E32_MASK
    0U,	// PseudoVFMIN_VV_M2_E64
    0U,	// PseudoVFMIN_VV_M2_E64_MASK
    0U,	// PseudoVFMIN_VV_M4_E16
    0U,	// PseudoVFMIN_VV_M4_E16_MASK
    0U,	// PseudoVFMIN_VV_M4_E32
    0U,	// PseudoVFMIN_VV_M4_E32_MASK
    0U,	// PseudoVFMIN_VV_M4_E64
    0U,	// PseudoVFMIN_VV_M4_E64_MASK
    0U,	// PseudoVFMIN_VV_M8_E16
    0U,	// PseudoVFMIN_VV_M8_E16_MASK
    0U,	// PseudoVFMIN_VV_M8_E32
    0U,	// PseudoVFMIN_VV_M8_E32_MASK
    0U,	// PseudoVFMIN_VV_M8_E64
    0U,	// PseudoVFMIN_VV_M8_E64_MASK
    0U,	// PseudoVFMIN_VV_MF2_E16
    0U,	// PseudoVFMIN_VV_MF2_E16_MASK
    0U,	// PseudoVFMIN_VV_MF2_E32
    0U,	// PseudoVFMIN_VV_MF2_E32_MASK
    0U,	// PseudoVFMIN_VV_MF4_E16
    0U,	// PseudoVFMIN_VV_MF4_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M1_E16
    0U,	// PseudoVFMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M2_E16
    0U,	// PseudoVFMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M4_E16
    0U,	// PseudoVFMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M8_E16
    0U,	// PseudoVFMSAC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMSAC_VFPR32_M1_E32
    0U,	// PseudoVFMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_M2_E32
    0U,	// PseudoVFMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_M4_E32
    0U,	// PseudoVFMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_M8_E32
    0U,	// PseudoVFMSAC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMSAC_VFPR64_M1_E64
    0U,	// PseudoVFMSAC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMSAC_VFPR64_M2_E64
    0U,	// PseudoVFMSAC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMSAC_VFPR64_M4_E64
    0U,	// PseudoVFMSAC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMSAC_VFPR64_M8_E64
    0U,	// PseudoVFMSAC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMSAC_VV_M1_E16
    0U,	// PseudoVFMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFMSAC_VV_M1_E32
    0U,	// PseudoVFMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFMSAC_VV_M1_E64
    0U,	// PseudoVFMSAC_VV_M1_E64_MASK
    0U,	// PseudoVFMSAC_VV_M2_E16
    0U,	// PseudoVFMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFMSAC_VV_M2_E32
    0U,	// PseudoVFMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFMSAC_VV_M2_E64
    0U,	// PseudoVFMSAC_VV_M2_E64_MASK
    0U,	// PseudoVFMSAC_VV_M4_E16
    0U,	// PseudoVFMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFMSAC_VV_M4_E32
    0U,	// PseudoVFMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFMSAC_VV_M4_E64
    0U,	// PseudoVFMSAC_VV_M4_E64_MASK
    0U,	// PseudoVFMSAC_VV_M8_E16
    0U,	// PseudoVFMSAC_VV_M8_E16_MASK
    0U,	// PseudoVFMSAC_VV_M8_E32
    0U,	// PseudoVFMSAC_VV_M8_E32_MASK
    0U,	// PseudoVFMSAC_VV_M8_E64
    0U,	// PseudoVFMSAC_VV_M8_E64_MASK
    0U,	// PseudoVFMSAC_VV_MF2_E16
    0U,	// PseudoVFMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFMSAC_VV_MF2_E32
    0U,	// PseudoVFMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFMSAC_VV_MF4_E16
    0U,	// PseudoVFMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M1_E16
    0U,	// PseudoVFMSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M2_E16
    0U,	// PseudoVFMSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M4_E16
    0U,	// PseudoVFMSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M8_E16
    0U,	// PseudoVFMSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_MF2_E16
    0U,	// PseudoVFMSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_MF4_E16
    0U,	// PseudoVFMSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMSUB_VFPR32_M1_E32
    0U,	// PseudoVFMSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_M2_E32
    0U,	// PseudoVFMSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_M4_E32
    0U,	// PseudoVFMSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_M8_E32
    0U,	// PseudoVFMSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_MF2_E32
    0U,	// PseudoVFMSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMSUB_VFPR64_M1_E64
    0U,	// PseudoVFMSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMSUB_VFPR64_M2_E64
    0U,	// PseudoVFMSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMSUB_VFPR64_M4_E64
    0U,	// PseudoVFMSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMSUB_VFPR64_M8_E64
    0U,	// PseudoVFMSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMSUB_VV_M1_E16
    0U,	// PseudoVFMSUB_VV_M1_E16_MASK
    0U,	// PseudoVFMSUB_VV_M1_E32
    0U,	// PseudoVFMSUB_VV_M1_E32_MASK
    0U,	// PseudoVFMSUB_VV_M1_E64
    0U,	// PseudoVFMSUB_VV_M1_E64_MASK
    0U,	// PseudoVFMSUB_VV_M2_E16
    0U,	// PseudoVFMSUB_VV_M2_E16_MASK
    0U,	// PseudoVFMSUB_VV_M2_E32
    0U,	// PseudoVFMSUB_VV_M2_E32_MASK
    0U,	// PseudoVFMSUB_VV_M2_E64
    0U,	// PseudoVFMSUB_VV_M2_E64_MASK
    0U,	// PseudoVFMSUB_VV_M4_E16
    0U,	// PseudoVFMSUB_VV_M4_E16_MASK
    0U,	// PseudoVFMSUB_VV_M4_E32
    0U,	// PseudoVFMSUB_VV_M4_E32_MASK
    0U,	// PseudoVFMSUB_VV_M4_E64
    0U,	// PseudoVFMSUB_VV_M4_E64_MASK
    0U,	// PseudoVFMSUB_VV_M8_E16
    0U,	// PseudoVFMSUB_VV_M8_E16_MASK
    0U,	// PseudoVFMSUB_VV_M8_E32
    0U,	// PseudoVFMSUB_VV_M8_E32_MASK
    0U,	// PseudoVFMSUB_VV_M8_E64
    0U,	// PseudoVFMSUB_VV_M8_E64_MASK
    0U,	// PseudoVFMSUB_VV_MF2_E16
    0U,	// PseudoVFMSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFMSUB_VV_MF2_E32
    0U,	// PseudoVFMSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFMSUB_VV_MF4_E16
    0U,	// PseudoVFMSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M1_E16
    0U,	// PseudoVFMUL_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M2_E16
    0U,	// PseudoVFMUL_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M4_E16
    0U,	// PseudoVFMUL_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M8_E16
    0U,	// PseudoVFMUL_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_MF2_E16
    0U,	// PseudoVFMUL_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_MF4_E16
    0U,	// PseudoVFMUL_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMUL_VFPR32_M1_E32
    0U,	// PseudoVFMUL_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_M2_E32
    0U,	// PseudoVFMUL_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_M4_E32
    0U,	// PseudoVFMUL_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_M8_E32
    0U,	// PseudoVFMUL_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_MF2_E32
    0U,	// PseudoVFMUL_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMUL_VFPR64_M1_E64
    0U,	// PseudoVFMUL_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMUL_VFPR64_M2_E64
    0U,	// PseudoVFMUL_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMUL_VFPR64_M4_E64
    0U,	// PseudoVFMUL_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMUL_VFPR64_M8_E64
    0U,	// PseudoVFMUL_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMUL_VV_M1_E16
    0U,	// PseudoVFMUL_VV_M1_E16_MASK
    0U,	// PseudoVFMUL_VV_M1_E32
    0U,	// PseudoVFMUL_VV_M1_E32_MASK
    0U,	// PseudoVFMUL_VV_M1_E64
    0U,	// PseudoVFMUL_VV_M1_E64_MASK
    0U,	// PseudoVFMUL_VV_M2_E16
    0U,	// PseudoVFMUL_VV_M2_E16_MASK
    0U,	// PseudoVFMUL_VV_M2_E32
    0U,	// PseudoVFMUL_VV_M2_E32_MASK
    0U,	// PseudoVFMUL_VV_M2_E64
    0U,	// PseudoVFMUL_VV_M2_E64_MASK
    0U,	// PseudoVFMUL_VV_M4_E16
    0U,	// PseudoVFMUL_VV_M4_E16_MASK
    0U,	// PseudoVFMUL_VV_M4_E32
    0U,	// PseudoVFMUL_VV_M4_E32_MASK
    0U,	// PseudoVFMUL_VV_M4_E64
    0U,	// PseudoVFMUL_VV_M4_E64_MASK
    0U,	// PseudoVFMUL_VV_M8_E16
    0U,	// PseudoVFMUL_VV_M8_E16_MASK
    0U,	// PseudoVFMUL_VV_M8_E32
    0U,	// PseudoVFMUL_VV_M8_E32_MASK
    0U,	// PseudoVFMUL_VV_M8_E64
    0U,	// PseudoVFMUL_VV_M8_E64_MASK
    0U,	// PseudoVFMUL_VV_MF2_E16
    0U,	// PseudoVFMUL_VV_MF2_E16_MASK
    0U,	// PseudoVFMUL_VV_MF2_E32
    0U,	// PseudoVFMUL_VV_MF2_E32_MASK
    0U,	// PseudoVFMUL_VV_MF4_E16
    0U,	// PseudoVFMUL_VV_MF4_E16_MASK
    0U,	// PseudoVFMV_FPR16_S_M1
    0U,	// PseudoVFMV_FPR16_S_M2
    0U,	// PseudoVFMV_FPR16_S_M4
    0U,	// PseudoVFMV_FPR16_S_M8
    0U,	// PseudoVFMV_FPR16_S_MF2
    0U,	// PseudoVFMV_FPR16_S_MF4
    0U,	// PseudoVFMV_FPR32_S_M1
    0U,	// PseudoVFMV_FPR32_S_M2
    0U,	// PseudoVFMV_FPR32_S_M4
    0U,	// PseudoVFMV_FPR32_S_M8
    0U,	// PseudoVFMV_FPR32_S_MF2
    0U,	// PseudoVFMV_FPR64_S_M1
    0U,	// PseudoVFMV_FPR64_S_M2
    0U,	// PseudoVFMV_FPR64_S_M4
    0U,	// PseudoVFMV_FPR64_S_M8
    0U,	// PseudoVFMV_S_FPR16_M1
    0U,	// PseudoVFMV_S_FPR16_M2
    0U,	// PseudoVFMV_S_FPR16_M4
    0U,	// PseudoVFMV_S_FPR16_M8
    0U,	// PseudoVFMV_S_FPR16_MF2
    0U,	// PseudoVFMV_S_FPR16_MF4
    0U,	// PseudoVFMV_S_FPR32_M1
    0U,	// PseudoVFMV_S_FPR32_M2
    0U,	// PseudoVFMV_S_FPR32_M4
    0U,	// PseudoVFMV_S_FPR32_M8
    0U,	// PseudoVFMV_S_FPR32_MF2
    0U,	// PseudoVFMV_S_FPR64_M1
    0U,	// PseudoVFMV_S_FPR64_M2
    0U,	// PseudoVFMV_S_FPR64_M4
    0U,	// PseudoVFMV_S_FPR64_M8
    0U,	// PseudoVFMV_V_FPR16_M1
    0U,	// PseudoVFMV_V_FPR16_M2
    0U,	// PseudoVFMV_V_FPR16_M4
    0U,	// PseudoVFMV_V_FPR16_M8
    0U,	// PseudoVFMV_V_FPR16_MF2
    0U,	// PseudoVFMV_V_FPR16_MF4
    0U,	// PseudoVFMV_V_FPR32_M1
    0U,	// PseudoVFMV_V_FPR32_M2
    0U,	// PseudoVFMV_V_FPR32_M4
    0U,	// PseudoVFMV_V_FPR32_M8
    0U,	// PseudoVFMV_V_FPR32_MF2
    0U,	// PseudoVFMV_V_FPR64_M1
    0U,	// PseudoVFMV_V_FPR64_M2
    0U,	// PseudoVFMV_V_FPR64_M4
    0U,	// PseudoVFMV_V_FPR64_M8
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF4_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M1_E16
    0U,	// PseudoVFNCVT_F_F_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M1_E32
    0U,	// PseudoVFNCVT_F_F_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_M2_E16
    0U,	// PseudoVFNCVT_F_F_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M2_E32
    0U,	// PseudoVFNCVT_F_F_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_M4_E16
    0U,	// PseudoVFNCVT_F_F_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M4_E32
    0U,	// PseudoVFNCVT_F_F_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF2_E16
    0U,	// PseudoVFNCVT_F_F_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF2_E32
    0U,	// PseudoVFNCVT_F_F_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF4_E16
    0U,	// PseudoVFNCVT_F_F_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M1_E16
    0U,	// PseudoVFNCVT_F_XU_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M1_E32
    0U,	// PseudoVFNCVT_F_XU_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M2_E16
    0U,	// PseudoVFNCVT_F_XU_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M2_E32
    0U,	// PseudoVFNCVT_F_XU_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M4_E16
    0U,	// PseudoVFNCVT_F_XU_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M4_E32
    0U,	// PseudoVFNCVT_F_XU_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E16
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E32
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF4_E16
    0U,	// PseudoVFNCVT_F_XU_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M1_E16
    0U,	// PseudoVFNCVT_F_X_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M1_E32
    0U,	// PseudoVFNCVT_F_X_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_M2_E16
    0U,	// PseudoVFNCVT_F_X_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M2_E32
    0U,	// PseudoVFNCVT_F_X_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_M4_E16
    0U,	// PseudoVFNCVT_F_X_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M4_E32
    0U,	// PseudoVFNCVT_F_X_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF2_E16
    0U,	// PseudoVFNCVT_F_X_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF2_E32
    0U,	// PseudoVFNCVT_F_X_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF4_E16
    0U,	// PseudoVFNCVT_F_X_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M1_E16
    0U,	// PseudoVFNCVT_RM_F_XU_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M1_E32
    0U,	// PseudoVFNCVT_RM_F_XU_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M2_E16
    0U,	// PseudoVFNCVT_RM_F_XU_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M2_E32
    0U,	// PseudoVFNCVT_RM_F_XU_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M4_E16
    0U,	// PseudoVFNCVT_RM_F_XU_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M4_E32
    0U,	// PseudoVFNCVT_RM_F_XU_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF2_E16
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF2_E32
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF4_E16
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M1_E16
    0U,	// PseudoVFNCVT_RM_F_X_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M1_E32
    0U,	// PseudoVFNCVT_RM_F_X_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M2_E16
    0U,	// PseudoVFNCVT_RM_F_X_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M2_E32
    0U,	// PseudoVFNCVT_RM_F_X_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M4_E16
    0U,	// PseudoVFNCVT_RM_F_X_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M4_E32
    0U,	// PseudoVFNCVT_RM_F_X_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_MF2_E16
    0U,	// PseudoVFNCVT_RM_F_X_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_MF2_E32
    0U,	// PseudoVFNCVT_RM_F_X_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_MF4_E16
    0U,	// PseudoVFNCVT_RM_F_X_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_M1
    0U,	// PseudoVFNCVT_RM_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_M2
    0U,	// PseudoVFNCVT_RM_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_M4
    0U,	// PseudoVFNCVT_RM_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF2
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF4
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF8
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_M1
    0U,	// PseudoVFNCVT_RM_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_M2
    0U,	// PseudoVFNCVT_RM_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_M4
    0U,	// PseudoVFNCVT_RM_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_MF2
    0U,	// PseudoVFNCVT_RM_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_MF4
    0U,	// PseudoVFNCVT_RM_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_MF8
    0U,	// PseudoVFNCVT_RM_X_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M1
    0U,	// PseudoVFNCVT_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M2
    0U,	// PseudoVFNCVT_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M4
    0U,	// PseudoVFNCVT_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF2
    0U,	// PseudoVFNCVT_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF4
    0U,	// PseudoVFNCVT_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF8
    0U,	// PseudoVFNCVT_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_X_F_W_M1
    0U,	// PseudoVFNCVT_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_X_F_W_M2
    0U,	// PseudoVFNCVT_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_X_F_W_M4
    0U,	// PseudoVFNCVT_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF2
    0U,	// PseudoVFNCVT_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF4
    0U,	// PseudoVFNCVT_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF8
    0U,	// PseudoVFNCVT_X_F_W_MF8_MASK
    0U,	// PseudoVFNMACC_VFPR16_M1_E16
    0U,	// PseudoVFNMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M2_E16
    0U,	// PseudoVFNMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M4_E16
    0U,	// PseudoVFNMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M8_E16
    0U,	// PseudoVFNMACC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_MF2_E16
    0U,	// PseudoVFNMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_MF4_E16
    0U,	// PseudoVFNMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMACC_VFPR32_M1_E32
    0U,	// PseudoVFNMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_M2_E32
    0U,	// PseudoVFNMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_M4_E32
    0U,	// PseudoVFNMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_M8_E32
    0U,	// PseudoVFNMACC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_MF2_E32
    0U,	// PseudoVFNMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMACC_VFPR64_M1_E64
    0U,	// PseudoVFNMACC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMACC_VFPR64_M2_E64
    0U,	// PseudoVFNMACC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMACC_VFPR64_M4_E64
    0U,	// PseudoVFNMACC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMACC_VFPR64_M8_E64
    0U,	// PseudoVFNMACC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMACC_VV_M1_E16
    0U,	// PseudoVFNMACC_VV_M1_E16_MASK
    0U,	// PseudoVFNMACC_VV_M1_E32
    0U,	// PseudoVFNMACC_VV_M1_E32_MASK
    0U,	// PseudoVFNMACC_VV_M1_E64
    0U,	// PseudoVFNMACC_VV_M1_E64_MASK
    0U,	// PseudoVFNMACC_VV_M2_E16
    0U,	// PseudoVFNMACC_VV_M2_E16_MASK
    0U,	// PseudoVFNMACC_VV_M2_E32
    0U,	// PseudoVFNMACC_VV_M2_E32_MASK
    0U,	// PseudoVFNMACC_VV_M2_E64
    0U,	// PseudoVFNMACC_VV_M2_E64_MASK
    0U,	// PseudoVFNMACC_VV_M4_E16
    0U,	// PseudoVFNMACC_VV_M4_E16_MASK
    0U,	// PseudoVFNMACC_VV_M4_E32
    0U,	// PseudoVFNMACC_VV_M4_E32_MASK
    0U,	// PseudoVFNMACC_VV_M4_E64
    0U,	// PseudoVFNMACC_VV_M4_E64_MASK
    0U,	// PseudoVFNMACC_VV_M8_E16
    0U,	// PseudoVFNMACC_VV_M8_E16_MASK
    0U,	// PseudoVFNMACC_VV_M8_E32
    0U,	// PseudoVFNMACC_VV_M8_E32_MASK
    0U,	// PseudoVFNMACC_VV_M8_E64
    0U,	// PseudoVFNMACC_VV_M8_E64_MASK
    0U,	// PseudoVFNMACC_VV_MF2_E16
    0U,	// PseudoVFNMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFNMACC_VV_MF2_E32
    0U,	// PseudoVFNMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFNMACC_VV_MF4_E16
    0U,	// PseudoVFNMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M1_E16
    0U,	// PseudoVFNMADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M2_E16
    0U,	// PseudoVFNMADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M4_E16
    0U,	// PseudoVFNMADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M8_E16
    0U,	// PseudoVFNMADD_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_MF2_E16
    0U,	// PseudoVFNMADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_MF4_E16
    0U,	// PseudoVFNMADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMADD_VFPR32_M1_E32
    0U,	// PseudoVFNMADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_M2_E32
    0U,	// PseudoVFNMADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_M4_E32
    0U,	// PseudoVFNMADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_M8_E32
    0U,	// PseudoVFNMADD_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_MF2_E32
    0U,	// PseudoVFNMADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMADD_VFPR64_M1_E64
    0U,	// PseudoVFNMADD_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMADD_VFPR64_M2_E64
    0U,	// PseudoVFNMADD_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMADD_VFPR64_M4_E64
    0U,	// PseudoVFNMADD_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMADD_VFPR64_M8_E64
    0U,	// PseudoVFNMADD_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMADD_VV_M1_E16
    0U,	// PseudoVFNMADD_VV_M1_E16_MASK
    0U,	// PseudoVFNMADD_VV_M1_E32
    0U,	// PseudoVFNMADD_VV_M1_E32_MASK
    0U,	// PseudoVFNMADD_VV_M1_E64
    0U,	// PseudoVFNMADD_VV_M1_E64_MASK
    0U,	// PseudoVFNMADD_VV_M2_E16
    0U,	// PseudoVFNMADD_VV_M2_E16_MASK
    0U,	// PseudoVFNMADD_VV_M2_E32
    0U,	// PseudoVFNMADD_VV_M2_E32_MASK
    0U,	// PseudoVFNMADD_VV_M2_E64
    0U,	// PseudoVFNMADD_VV_M2_E64_MASK
    0U,	// PseudoVFNMADD_VV_M4_E16
    0U,	// PseudoVFNMADD_VV_M4_E16_MASK
    0U,	// PseudoVFNMADD_VV_M4_E32
    0U,	// PseudoVFNMADD_VV_M4_E32_MASK
    0U,	// PseudoVFNMADD_VV_M4_E64
    0U,	// PseudoVFNMADD_VV_M4_E64_MASK
    0U,	// PseudoVFNMADD_VV_M8_E16
    0U,	// PseudoVFNMADD_VV_M8_E16_MASK
    0U,	// PseudoVFNMADD_VV_M8_E32
    0U,	// PseudoVFNMADD_VV_M8_E32_MASK
    0U,	// PseudoVFNMADD_VV_M8_E64
    0U,	// PseudoVFNMADD_VV_M8_E64_MASK
    0U,	// PseudoVFNMADD_VV_MF2_E16
    0U,	// PseudoVFNMADD_VV_MF2_E16_MASK
    0U,	// PseudoVFNMADD_VV_MF2_E32
    0U,	// PseudoVFNMADD_VV_MF2_E32_MASK
    0U,	// PseudoVFNMADD_VV_MF4_E16
    0U,	// PseudoVFNMADD_VV_MF4_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M1_E16
    0U,	// PseudoVFNMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M2_E16
    0U,	// PseudoVFNMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M4_E16
    0U,	// PseudoVFNMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M8_E16
    0U,	// PseudoVFNMSAC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFNMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFNMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M1_E32
    0U,	// PseudoVFNMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M2_E32
    0U,	// PseudoVFNMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M4_E32
    0U,	// PseudoVFNMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M8_E32
    0U,	// PseudoVFNMSAC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFNMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M1_E64
    0U,	// PseudoVFNMSAC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M2_E64
    0U,	// PseudoVFNMSAC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M4_E64
    0U,	// PseudoVFNMSAC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M8_E64
    0U,	// PseudoVFNMSAC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M1_E16
    0U,	// PseudoVFNMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M1_E32
    0U,	// PseudoVFNMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M1_E64
    0U,	// PseudoVFNMSAC_VV_M1_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M2_E16
    0U,	// PseudoVFNMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M2_E32
    0U,	// PseudoVFNMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M2_E64
    0U,	// PseudoVFNMSAC_VV_M2_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M4_E16
    0U,	// PseudoVFNMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M4_E32
    0U,	// PseudoVFNMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M4_E64
    0U,	// PseudoVFNMSAC_VV_M4_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M8_E16
    0U,	// PseudoVFNMSAC_VV_M8_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M8_E32
    0U,	// PseudoVFNMSAC_VV_M8_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M8_E64
    0U,	// PseudoVFNMSAC_VV_M8_E64_MASK
    0U,	// PseudoVFNMSAC_VV_MF2_E16
    0U,	// PseudoVFNMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFNMSAC_VV_MF2_E32
    0U,	// PseudoVFNMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFNMSAC_VV_MF4_E16
    0U,	// PseudoVFNMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M1_E16
    0U,	// PseudoVFNMSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M2_E16
    0U,	// PseudoVFNMSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M4_E16
    0U,	// PseudoVFNMSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M8_E16
    0U,	// PseudoVFNMSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_MF2_E16
    0U,	// PseudoVFNMSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_MF4_E16
    0U,	// PseudoVFNMSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M1_E32
    0U,	// PseudoVFNMSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M2_E32
    0U,	// PseudoVFNMSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M4_E32
    0U,	// PseudoVFNMSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M8_E32
    0U,	// PseudoVFNMSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_MF2_E32
    0U,	// PseudoVFNMSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M1_E64
    0U,	// PseudoVFNMSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M2_E64
    0U,	// PseudoVFNMSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M4_E64
    0U,	// PseudoVFNMSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M8_E64
    0U,	// PseudoVFNMSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M1_E16
    0U,	// PseudoVFNMSUB_VV_M1_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M1_E32
    0U,	// PseudoVFNMSUB_VV_M1_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M1_E64
    0U,	// PseudoVFNMSUB_VV_M1_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M2_E16
    0U,	// PseudoVFNMSUB_VV_M2_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M2_E32
    0U,	// PseudoVFNMSUB_VV_M2_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M2_E64
    0U,	// PseudoVFNMSUB_VV_M2_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M4_E16
    0U,	// PseudoVFNMSUB_VV_M4_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M4_E32
    0U,	// PseudoVFNMSUB_VV_M4_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M4_E64
    0U,	// PseudoVFNMSUB_VV_M4_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M8_E16
    0U,	// PseudoVFNMSUB_VV_M8_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M8_E32
    0U,	// PseudoVFNMSUB_VV_M8_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M8_E64
    0U,	// PseudoVFNMSUB_VV_M8_E64_MASK
    0U,	// PseudoVFNMSUB_VV_MF2_E16
    0U,	// PseudoVFNMSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFNMSUB_VV_MF2_E32
    0U,	// PseudoVFNMSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFNMSUB_VV_MF4_E16
    0U,	// PseudoVFNMSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFNRCLIP_XU_F_QF_M1
    0U,	// PseudoVFNRCLIP_XU_F_QF_M1_MASK
    0U,	// PseudoVFNRCLIP_XU_F_QF_M2
    0U,	// PseudoVFNRCLIP_XU_F_QF_M2_MASK
    0U,	// PseudoVFNRCLIP_XU_F_QF_MF2
    0U,	// PseudoVFNRCLIP_XU_F_QF_MF2_MASK
    0U,	// PseudoVFNRCLIP_XU_F_QF_MF4
    0U,	// PseudoVFNRCLIP_XU_F_QF_MF4_MASK
    0U,	// PseudoVFNRCLIP_XU_F_QF_MF8
    0U,	// PseudoVFNRCLIP_XU_F_QF_MF8_MASK
    0U,	// PseudoVFNRCLIP_X_F_QF_M1
    0U,	// PseudoVFNRCLIP_X_F_QF_M1_MASK
    0U,	// PseudoVFNRCLIP_X_F_QF_M2
    0U,	// PseudoVFNRCLIP_X_F_QF_M2_MASK
    0U,	// PseudoVFNRCLIP_X_F_QF_MF2
    0U,	// PseudoVFNRCLIP_X_F_QF_MF2_MASK
    0U,	// PseudoVFNRCLIP_X_F_QF_MF4
    0U,	// PseudoVFNRCLIP_X_F_QF_MF4_MASK
    0U,	// PseudoVFNRCLIP_X_F_QF_MF8
    0U,	// PseudoVFNRCLIP_X_F_QF_MF8_MASK
    0U,	// PseudoVFRDIV_VFPR16_M1_E16
    0U,	// PseudoVFRDIV_VFPR16_M1_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M2_E16
    0U,	// PseudoVFRDIV_VFPR16_M2_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M4_E16
    0U,	// PseudoVFRDIV_VFPR16_M4_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M8_E16
    0U,	// PseudoVFRDIV_VFPR16_M8_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_MF2_E16
    0U,	// PseudoVFRDIV_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_MF4_E16
    0U,	// PseudoVFRDIV_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFRDIV_VFPR32_M1_E32
    0U,	// PseudoVFRDIV_VFPR32_M1_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_M2_E32
    0U,	// PseudoVFRDIV_VFPR32_M2_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_M4_E32
    0U,	// PseudoVFRDIV_VFPR32_M4_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_M8_E32
    0U,	// PseudoVFRDIV_VFPR32_M8_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_MF2_E32
    0U,	// PseudoVFRDIV_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFRDIV_VFPR64_M1_E64
    0U,	// PseudoVFRDIV_VFPR64_M1_E64_MASK
    0U,	// PseudoVFRDIV_VFPR64_M2_E64
    0U,	// PseudoVFRDIV_VFPR64_M2_E64_MASK
    0U,	// PseudoVFRDIV_VFPR64_M4_E64
    0U,	// PseudoVFRDIV_VFPR64_M4_E64_MASK
    0U,	// PseudoVFRDIV_VFPR64_M8_E64
    0U,	// PseudoVFRDIV_VFPR64_M8_E64_MASK
    0U,	// PseudoVFREC7_V_M1_E16
    0U,	// PseudoVFREC7_V_M1_E16_MASK
    0U,	// PseudoVFREC7_V_M1_E32
    0U,	// PseudoVFREC7_V_M1_E32_MASK
    0U,	// PseudoVFREC7_V_M1_E64
    0U,	// PseudoVFREC7_V_M1_E64_MASK
    0U,	// PseudoVFREC7_V_M2_E16
    0U,	// PseudoVFREC7_V_M2_E16_MASK
    0U,	// PseudoVFREC7_V_M2_E32
    0U,	// PseudoVFREC7_V_M2_E32_MASK
    0U,	// PseudoVFREC7_V_M2_E64
    0U,	// PseudoVFREC7_V_M2_E64_MASK
    0U,	// PseudoVFREC7_V_M4_E16
    0U,	// PseudoVFREC7_V_M4_E16_MASK
    0U,	// PseudoVFREC7_V_M4_E32
    0U,	// PseudoVFREC7_V_M4_E32_MASK
    0U,	// PseudoVFREC7_V_M4_E64
    0U,	// PseudoVFREC7_V_M4_E64_MASK
    0U,	// PseudoVFREC7_V_M8_E16
    0U,	// PseudoVFREC7_V_M8_E16_MASK
    0U,	// PseudoVFREC7_V_M8_E32
    0U,	// PseudoVFREC7_V_M8_E32_MASK
    0U,	// PseudoVFREC7_V_M8_E64
    0U,	// PseudoVFREC7_V_M8_E64_MASK
    0U,	// PseudoVFREC7_V_MF2_E16
    0U,	// PseudoVFREC7_V_MF2_E16_MASK
    0U,	// PseudoVFREC7_V_MF2_E32
    0U,	// PseudoVFREC7_V_MF2_E32_MASK
    0U,	// PseudoVFREC7_V_MF4_E16
    0U,	// PseudoVFREC7_V_MF4_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M1_E16
    0U,	// PseudoVFREDMAX_VS_M1_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M1_E32
    0U,	// PseudoVFREDMAX_VS_M1_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M1_E64
    0U,	// PseudoVFREDMAX_VS_M1_E64_MASK
    0U,	// PseudoVFREDMAX_VS_M2_E16
    0U,	// PseudoVFREDMAX_VS_M2_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M2_E32
    0U,	// PseudoVFREDMAX_VS_M2_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M2_E64
    0U,	// PseudoVFREDMAX_VS_M2_E64_MASK
    0U,	// PseudoVFREDMAX_VS_M4_E16
    0U,	// PseudoVFREDMAX_VS_M4_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M4_E32
    0U,	// PseudoVFREDMAX_VS_M4_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M4_E64
    0U,	// PseudoVFREDMAX_VS_M4_E64_MASK
    0U,	// PseudoVFREDMAX_VS_M8_E16
    0U,	// PseudoVFREDMAX_VS_M8_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M8_E32
    0U,	// PseudoVFREDMAX_VS_M8_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M8_E64
    0U,	// PseudoVFREDMAX_VS_M8_E64_MASK
    0U,	// PseudoVFREDMAX_VS_MF2_E16
    0U,	// PseudoVFREDMAX_VS_MF2_E16_MASK
    0U,	// PseudoVFREDMAX_VS_MF2_E32
    0U,	// PseudoVFREDMAX_VS_MF2_E32_MASK
    0U,	// PseudoVFREDMAX_VS_MF4_E16
    0U,	// PseudoVFREDMAX_VS_MF4_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M1_E16
    0U,	// PseudoVFREDMIN_VS_M1_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M1_E32
    0U,	// PseudoVFREDMIN_VS_M1_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M1_E64
    0U,	// PseudoVFREDMIN_VS_M1_E64_MASK
    0U,	// PseudoVFREDMIN_VS_M2_E16
    0U,	// PseudoVFREDMIN_VS_M2_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M2_E32
    0U,	// PseudoVFREDMIN_VS_M2_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M2_E64
    0U,	// PseudoVFREDMIN_VS_M2_E64_MASK
    0U,	// PseudoVFREDMIN_VS_M4_E16
    0U,	// PseudoVFREDMIN_VS_M4_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M4_E32
    0U,	// PseudoVFREDMIN_VS_M4_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M4_E64
    0U,	// PseudoVFREDMIN_VS_M4_E64_MASK
    0U,	// PseudoVFREDMIN_VS_M8_E16
    0U,	// PseudoVFREDMIN_VS_M8_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M8_E32
    0U,	// PseudoVFREDMIN_VS_M8_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M8_E64
    0U,	// PseudoVFREDMIN_VS_M8_E64_MASK
    0U,	// PseudoVFREDMIN_VS_MF2_E16
    0U,	// PseudoVFREDMIN_VS_MF2_E16_MASK
    0U,	// PseudoVFREDMIN_VS_MF2_E32
    0U,	// PseudoVFREDMIN_VS_MF2_E32_MASK
    0U,	// PseudoVFREDMIN_VS_MF4_E16
    0U,	// PseudoVFREDMIN_VS_MF4_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M1_E16
    0U,	// PseudoVFREDOSUM_VS_M1_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M1_E32
    0U,	// PseudoVFREDOSUM_VS_M1_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M1_E64
    0U,	// PseudoVFREDOSUM_VS_M1_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_M2_E16
    0U,	// PseudoVFREDOSUM_VS_M2_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M2_E32
    0U,	// PseudoVFREDOSUM_VS_M2_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M2_E64
    0U,	// PseudoVFREDOSUM_VS_M2_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_M4_E16
    0U,	// PseudoVFREDOSUM_VS_M4_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M4_E32
    0U,	// PseudoVFREDOSUM_VS_M4_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M4_E64
    0U,	// PseudoVFREDOSUM_VS_M4_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_M8_E16
    0U,	// PseudoVFREDOSUM_VS_M8_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M8_E32
    0U,	// PseudoVFREDOSUM_VS_M8_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M8_E64
    0U,	// PseudoVFREDOSUM_VS_M8_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_MF2_E16
    0U,	// PseudoVFREDOSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_MF2_E32
    0U,	// PseudoVFREDOSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_MF4_E16
    0U,	// PseudoVFREDOSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M1_E16
    0U,	// PseudoVFREDUSUM_VS_M1_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M1_E32
    0U,	// PseudoVFREDUSUM_VS_M1_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M1_E64
    0U,	// PseudoVFREDUSUM_VS_M1_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_M2_E16
    0U,	// PseudoVFREDUSUM_VS_M2_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M2_E32
    0U,	// PseudoVFREDUSUM_VS_M2_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M2_E64
    0U,	// PseudoVFREDUSUM_VS_M2_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_M4_E16
    0U,	// PseudoVFREDUSUM_VS_M4_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M4_E32
    0U,	// PseudoVFREDUSUM_VS_M4_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M4_E64
    0U,	// PseudoVFREDUSUM_VS_M4_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_M8_E16
    0U,	// PseudoVFREDUSUM_VS_M8_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M8_E32
    0U,	// PseudoVFREDUSUM_VS_M8_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M8_E64
    0U,	// PseudoVFREDUSUM_VS_M8_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_MF2_E16
    0U,	// PseudoVFREDUSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_MF2_E32
    0U,	// PseudoVFREDUSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_MF4_E16
    0U,	// PseudoVFREDUSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M1_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M2_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M4_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M8_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_MF2_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_MF4_MASK
    0U,	// PseudoVFRSQRT7_V_M1_E16
    0U,	// PseudoVFRSQRT7_V_M1_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M1_E32
    0U,	// PseudoVFRSQRT7_V_M1_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M1_E64
    0U,	// PseudoVFRSQRT7_V_M1_E64_MASK
    0U,	// PseudoVFRSQRT7_V_M2_E16
    0U,	// PseudoVFRSQRT7_V_M2_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M2_E32
    0U,	// PseudoVFRSQRT7_V_M2_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M2_E64
    0U,	// PseudoVFRSQRT7_V_M2_E64_MASK
    0U,	// PseudoVFRSQRT7_V_M4_E16
    0U,	// PseudoVFRSQRT7_V_M4_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M4_E32
    0U,	// PseudoVFRSQRT7_V_M4_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M4_E64
    0U,	// PseudoVFRSQRT7_V_M4_E64_MASK
    0U,	// PseudoVFRSQRT7_V_M8_E16
    0U,	// PseudoVFRSQRT7_V_M8_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M8_E32
    0U,	// PseudoVFRSQRT7_V_M8_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M8_E64
    0U,	// PseudoVFRSQRT7_V_M8_E64_MASK
    0U,	// PseudoVFRSQRT7_V_MF2_E16
    0U,	// PseudoVFRSQRT7_V_MF2_E16_MASK
    0U,	// PseudoVFRSQRT7_V_MF2_E32
    0U,	// PseudoVFRSQRT7_V_MF2_E32_MASK
    0U,	// PseudoVFRSQRT7_V_MF4_E16
    0U,	// PseudoVFRSQRT7_V_MF4_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M1_E16
    0U,	// PseudoVFRSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M2_E16
    0U,	// PseudoVFRSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M4_E16
    0U,	// PseudoVFRSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M8_E16
    0U,	// PseudoVFRSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_MF2_E16
    0U,	// PseudoVFRSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_MF4_E16
    0U,	// PseudoVFRSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFRSUB_VFPR32_M1_E32
    0U,	// PseudoVFRSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_M2_E32
    0U,	// PseudoVFRSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_M4_E32
    0U,	// PseudoVFRSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_M8_E32
    0U,	// PseudoVFRSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_MF2_E32
    0U,	// PseudoVFRSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFRSUB_VFPR64_M1_E64
    0U,	// PseudoVFRSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFRSUB_VFPR64_M2_E64
    0U,	// PseudoVFRSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFRSUB_VFPR64_M4_E64
    0U,	// PseudoVFRSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFRSUB_VFPR64_M8_E64
    0U,	// PseudoVFRSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M1_E16
    0U,	// PseudoVFSGNJN_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M2_E16
    0U,	// PseudoVFSGNJN_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M4_E16
    0U,	// PseudoVFSGNJN_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M8_E16
    0U,	// PseudoVFSGNJN_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJN_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJN_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M1_E32
    0U,	// PseudoVFSGNJN_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M2_E32
    0U,	// PseudoVFSGNJN_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M4_E32
    0U,	// PseudoVFSGNJN_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M8_E32
    0U,	// PseudoVFSGNJN_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_MF2_E32
    0U,	// PseudoVFSGNJN_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M1_E64
    0U,	// PseudoVFSGNJN_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M2_E64
    0U,	// PseudoVFSGNJN_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M4_E64
    0U,	// PseudoVFSGNJN_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M8_E64
    0U,	// PseudoVFSGNJN_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M1_E16
    0U,	// PseudoVFSGNJN_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M1_E32
    0U,	// PseudoVFSGNJN_VV_M1_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M1_E64
    0U,	// PseudoVFSGNJN_VV_M1_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M2_E16
    0U,	// PseudoVFSGNJN_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M2_E32
    0U,	// PseudoVFSGNJN_VV_M2_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M2_E64
    0U,	// PseudoVFSGNJN_VV_M2_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M4_E16
    0U,	// PseudoVFSGNJN_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M4_E32
    0U,	// PseudoVFSGNJN_VV_M4_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M4_E64
    0U,	// PseudoVFSGNJN_VV_M4_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M8_E16
    0U,	// PseudoVFSGNJN_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M8_E32
    0U,	// PseudoVFSGNJN_VV_M8_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M8_E64
    0U,	// PseudoVFSGNJN_VV_M8_E64_MASK
    0U,	// PseudoVFSGNJN_VV_MF2_E16
    0U,	// PseudoVFSGNJN_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJN_VV_MF2_E32
    0U,	// PseudoVFSGNJN_VV_MF2_E32_MASK
    0U,	// PseudoVFSGNJN_VV_MF4_E16
    0U,	// PseudoVFSGNJN_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M1_E16
    0U,	// PseudoVFSGNJX_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M2_E16
    0U,	// PseudoVFSGNJX_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M4_E16
    0U,	// PseudoVFSGNJX_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M8_E16
    0U,	// PseudoVFSGNJX_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJX_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJX_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M1_E32
    0U,	// PseudoVFSGNJX_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M2_E32
    0U,	// PseudoVFSGNJX_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M4_E32
    0U,	// PseudoVFSGNJX_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M8_E32
    0U,	// PseudoVFSGNJX_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_MF2_E32
    0U,	// PseudoVFSGNJX_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M1_E64
    0U,	// PseudoVFSGNJX_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M2_E64
    0U,	// PseudoVFSGNJX_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M4_E64
    0U,	// PseudoVFSGNJX_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M8_E64
    0U,	// PseudoVFSGNJX_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M1_E16
    0U,	// PseudoVFSGNJX_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M1_E32
    0U,	// PseudoVFSGNJX_VV_M1_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M1_E64
    0U,	// PseudoVFSGNJX_VV_M1_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M2_E16
    0U,	// PseudoVFSGNJX_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M2_E32
    0U,	// PseudoVFSGNJX_VV_M2_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M2_E64
    0U,	// PseudoVFSGNJX_VV_M2_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M4_E16
    0U,	// PseudoVFSGNJX_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M4_E32
    0U,	// PseudoVFSGNJX_VV_M4_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M4_E64
    0U,	// PseudoVFSGNJX_VV_M4_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M8_E16
    0U,	// PseudoVFSGNJX_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M8_E32
    0U,	// PseudoVFSGNJX_VV_M8_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M8_E64
    0U,	// PseudoVFSGNJX_VV_M8_E64_MASK
    0U,	// PseudoVFSGNJX_VV_MF2_E16
    0U,	// PseudoVFSGNJX_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJX_VV_MF2_E32
    0U,	// PseudoVFSGNJX_VV_MF2_E32_MASK
    0U,	// PseudoVFSGNJX_VV_MF4_E16
    0U,	// PseudoVFSGNJX_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M1_E16
    0U,	// PseudoVFSGNJ_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M2_E16
    0U,	// PseudoVFSGNJ_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M4_E16
    0U,	// PseudoVFSGNJ_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M8_E16
    0U,	// PseudoVFSGNJ_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJ_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJ_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M1_E32
    0U,	// PseudoVFSGNJ_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M2_E32
    0U,	// PseudoVFSGNJ_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M4_E32
    0U,	// PseudoVFSGNJ_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M8_E32
    0U,	// PseudoVFSGNJ_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_MF2_E32
    0U,	// PseudoVFSGNJ_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M1_E64
    0U,	// PseudoVFSGNJ_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M2_E64
    0U,	// PseudoVFSGNJ_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M4_E64
    0U,	// PseudoVFSGNJ_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M8_E64
    0U,	// PseudoVFSGNJ_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M1_E16
    0U,	// PseudoVFSGNJ_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M1_E32
    0U,	// PseudoVFSGNJ_VV_M1_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M1_E64
    0U,	// PseudoVFSGNJ_VV_M1_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M2_E16
    0U,	// PseudoVFSGNJ_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M2_E32
    0U,	// PseudoVFSGNJ_VV_M2_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M2_E64
    0U,	// PseudoVFSGNJ_VV_M2_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M4_E16
    0U,	// PseudoVFSGNJ_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M4_E32
    0U,	// PseudoVFSGNJ_VV_M4_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M4_E64
    0U,	// PseudoVFSGNJ_VV_M4_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M8_E16
    0U,	// PseudoVFSGNJ_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M8_E32
    0U,	// PseudoVFSGNJ_VV_M8_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M8_E64
    0U,	// PseudoVFSGNJ_VV_M8_E64_MASK
    0U,	// PseudoVFSGNJ_VV_MF2_E16
    0U,	// PseudoVFSGNJ_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJ_VV_MF2_E32
    0U,	// PseudoVFSGNJ_VV_MF2_E32_MASK
    0U,	// PseudoVFSGNJ_VV_MF4_E16
    0U,	// PseudoVFSGNJ_VV_MF4_E16_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M1
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M2
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M4
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M8
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF2
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF4
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M1
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M2
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M4
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M8
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_MF2
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M1
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M2
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M4
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M8
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M1
    0U,	// PseudoVFSLIDE1UP_VFPR16_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M2
    0U,	// PseudoVFSLIDE1UP_VFPR16_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M4
    0U,	// PseudoVFSLIDE1UP_VFPR16_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M8
    0U,	// PseudoVFSLIDE1UP_VFPR16_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF2
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF4
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M1
    0U,	// PseudoVFSLIDE1UP_VFPR32_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M2
    0U,	// PseudoVFSLIDE1UP_VFPR32_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M4
    0U,	// PseudoVFSLIDE1UP_VFPR32_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M8
    0U,	// PseudoVFSLIDE1UP_VFPR32_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_MF2
    0U,	// PseudoVFSLIDE1UP_VFPR32_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M1
    0U,	// PseudoVFSLIDE1UP_VFPR64_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M2
    0U,	// PseudoVFSLIDE1UP_VFPR64_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M4
    0U,	// PseudoVFSLIDE1UP_VFPR64_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M8
    0U,	// PseudoVFSLIDE1UP_VFPR64_M8_MASK
    0U,	// PseudoVFSQRT_V_M1_E16
    0U,	// PseudoVFSQRT_V_M1_E16_MASK
    0U,	// PseudoVFSQRT_V_M1_E32
    0U,	// PseudoVFSQRT_V_M1_E32_MASK
    0U,	// PseudoVFSQRT_V_M1_E64
    0U,	// PseudoVFSQRT_V_M1_E64_MASK
    0U,	// PseudoVFSQRT_V_M2_E16
    0U,	// PseudoVFSQRT_V_M2_E16_MASK
    0U,	// PseudoVFSQRT_V_M2_E32
    0U,	// PseudoVFSQRT_V_M2_E32_MASK
    0U,	// PseudoVFSQRT_V_M2_E64
    0U,	// PseudoVFSQRT_V_M2_E64_MASK
    0U,	// PseudoVFSQRT_V_M4_E16
    0U,	// PseudoVFSQRT_V_M4_E16_MASK
    0U,	// PseudoVFSQRT_V_M4_E32
    0U,	// PseudoVFSQRT_V_M4_E32_MASK
    0U,	// PseudoVFSQRT_V_M4_E64
    0U,	// PseudoVFSQRT_V_M4_E64_MASK
    0U,	// PseudoVFSQRT_V_M8_E16
    0U,	// PseudoVFSQRT_V_M8_E16_MASK
    0U,	// PseudoVFSQRT_V_M8_E32
    0U,	// PseudoVFSQRT_V_M8_E32_MASK
    0U,	// PseudoVFSQRT_V_M8_E64
    0U,	// PseudoVFSQRT_V_M8_E64_MASK
    0U,	// PseudoVFSQRT_V_MF2_E16
    0U,	// PseudoVFSQRT_V_MF2_E16_MASK
    0U,	// PseudoVFSQRT_V_MF2_E32
    0U,	// PseudoVFSQRT_V_MF2_E32_MASK
    0U,	// PseudoVFSQRT_V_MF4_E16
    0U,	// PseudoVFSQRT_V_MF4_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M1_E16
    0U,	// PseudoVFSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M2_E16
    0U,	// PseudoVFSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M4_E16
    0U,	// PseudoVFSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M8_E16
    0U,	// PseudoVFSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_MF2_E16
    0U,	// PseudoVFSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_MF4_E16
    0U,	// PseudoVFSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSUB_VFPR32_M1_E32
    0U,	// PseudoVFSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_M2_E32
    0U,	// PseudoVFSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_M4_E32
    0U,	// PseudoVFSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_M8_E32
    0U,	// PseudoVFSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_MF2_E32
    0U,	// PseudoVFSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSUB_VFPR64_M1_E64
    0U,	// PseudoVFSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSUB_VFPR64_M2_E64
    0U,	// PseudoVFSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSUB_VFPR64_M4_E64
    0U,	// PseudoVFSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSUB_VFPR64_M8_E64
    0U,	// PseudoVFSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSUB_VV_M1_E16
    0U,	// PseudoVFSUB_VV_M1_E16_MASK
    0U,	// PseudoVFSUB_VV_M1_E32
    0U,	// PseudoVFSUB_VV_M1_E32_MASK
    0U,	// PseudoVFSUB_VV_M1_E64
    0U,	// PseudoVFSUB_VV_M1_E64_MASK
    0U,	// PseudoVFSUB_VV_M2_E16
    0U,	// PseudoVFSUB_VV_M2_E16_MASK
    0U,	// PseudoVFSUB_VV_M2_E32
    0U,	// PseudoVFSUB_VV_M2_E32_MASK
    0U,	// PseudoVFSUB_VV_M2_E64
    0U,	// PseudoVFSUB_VV_M2_E64_MASK
    0U,	// PseudoVFSUB_VV_M4_E16
    0U,	// PseudoVFSUB_VV_M4_E16_MASK
    0U,	// PseudoVFSUB_VV_M4_E32
    0U,	// PseudoVFSUB_VV_M4_E32_MASK
    0U,	// PseudoVFSUB_VV_M4_E64
    0U,	// PseudoVFSUB_VV_M4_E64_MASK
    0U,	// PseudoVFSUB_VV_M8_E16
    0U,	// PseudoVFSUB_VV_M8_E16_MASK
    0U,	// PseudoVFSUB_VV_M8_E32
    0U,	// PseudoVFSUB_VV_M8_E32_MASK
    0U,	// PseudoVFSUB_VV_M8_E64
    0U,	// PseudoVFSUB_VV_M8_E64_MASK
    0U,	// PseudoVFSUB_VV_MF2_E16
    0U,	// PseudoVFSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFSUB_VV_MF2_E32
    0U,	// PseudoVFSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFSUB_VV_MF4_E16
    0U,	// PseudoVFSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_M1_E16
    0U,	// PseudoVFWADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_M2_E16
    0U,	// PseudoVFWADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_M4_E16
    0U,	// PseudoVFWADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_MF2_E16
    0U,	// PseudoVFWADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_MF4_E16
    0U,	// PseudoVFWADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWADD_VFPR32_M1_E32
    0U,	// PseudoVFWADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWADD_VFPR32_M2_E32
    0U,	// PseudoVFWADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWADD_VFPR32_M4_E32
    0U,	// PseudoVFWADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWADD_VFPR32_MF2_E32
    0U,	// PseudoVFWADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWADD_VV_M1_E16
    0U,	// PseudoVFWADD_VV_M1_E16_MASK
    0U,	// PseudoVFWADD_VV_M1_E32
    0U,	// PseudoVFWADD_VV_M1_E32_MASK
    0U,	// PseudoVFWADD_VV_M2_E16
    0U,	// PseudoVFWADD_VV_M2_E16_MASK
    0U,	// PseudoVFWADD_VV_M2_E32
    0U,	// PseudoVFWADD_VV_M2_E32_MASK
    0U,	// PseudoVFWADD_VV_M4_E16
    0U,	// PseudoVFWADD_VV_M4_E16_MASK
    0U,	// PseudoVFWADD_VV_M4_E32
    0U,	// PseudoVFWADD_VV_M4_E32_MASK
    0U,	// PseudoVFWADD_VV_MF2_E16
    0U,	// PseudoVFWADD_VV_MF2_E16_MASK
    0U,	// PseudoVFWADD_VV_MF2_E32
    0U,	// PseudoVFWADD_VV_MF2_E32_MASK
    0U,	// PseudoVFWADD_VV_MF4_E16
    0U,	// PseudoVFWADD_VV_MF4_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_M1_E16
    0U,	// PseudoVFWADD_WFPR16_M1_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_M2_E16
    0U,	// PseudoVFWADD_WFPR16_M2_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_M4_E16
    0U,	// PseudoVFWADD_WFPR16_M4_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_MF2_E16
    0U,	// PseudoVFWADD_WFPR16_MF2_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_MF4_E16
    0U,	// PseudoVFWADD_WFPR16_MF4_E16_MASK
    0U,	// PseudoVFWADD_WFPR32_M1_E32
    0U,	// PseudoVFWADD_WFPR32_M1_E32_MASK
    0U,	// PseudoVFWADD_WFPR32_M2_E32
    0U,	// PseudoVFWADD_WFPR32_M2_E32_MASK
    0U,	// PseudoVFWADD_WFPR32_M4_E32
    0U,	// PseudoVFWADD_WFPR32_M4_E32_MASK
    0U,	// PseudoVFWADD_WFPR32_MF2_E32
    0U,	// PseudoVFWADD_WFPR32_MF2_E32_MASK
    0U,	// PseudoVFWADD_WV_M1_E16
    0U,	// PseudoVFWADD_WV_M1_E16_MASK
    0U,	// PseudoVFWADD_WV_M1_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_M1_E16_TIED
    0U,	// PseudoVFWADD_WV_M1_E32
    0U,	// PseudoVFWADD_WV_M1_E32_MASK
    0U,	// PseudoVFWADD_WV_M1_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_M1_E32_TIED
    0U,	// PseudoVFWADD_WV_M2_E16
    0U,	// PseudoVFWADD_WV_M2_E16_MASK
    0U,	// PseudoVFWADD_WV_M2_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_M2_E16_TIED
    0U,	// PseudoVFWADD_WV_M2_E32
    0U,	// PseudoVFWADD_WV_M2_E32_MASK
    0U,	// PseudoVFWADD_WV_M2_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_M2_E32_TIED
    0U,	// PseudoVFWADD_WV_M4_E16
    0U,	// PseudoVFWADD_WV_M4_E16_MASK
    0U,	// PseudoVFWADD_WV_M4_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_M4_E16_TIED
    0U,	// PseudoVFWADD_WV_M4_E32
    0U,	// PseudoVFWADD_WV_M4_E32_MASK
    0U,	// PseudoVFWADD_WV_M4_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_M4_E32_TIED
    0U,	// PseudoVFWADD_WV_MF2_E16
    0U,	// PseudoVFWADD_WV_MF2_E16_MASK
    0U,	// PseudoVFWADD_WV_MF2_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF2_E16_TIED
    0U,	// PseudoVFWADD_WV_MF2_E32
    0U,	// PseudoVFWADD_WV_MF2_E32_MASK
    0U,	// PseudoVFWADD_WV_MF2_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF2_E32_TIED
    0U,	// PseudoVFWADD_WV_MF4_E16
    0U,	// PseudoVFWADD_WV_MF4_E16_MASK
    0U,	// PseudoVFWADD_WV_MF4_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF4_E16_TIED
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF4_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M1_E16
    0U,	// PseudoVFWCVT_F_F_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M1_E32
    0U,	// PseudoVFWCVT_F_F_V_M1_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_M2_E16
    0U,	// PseudoVFWCVT_F_F_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M2_E32
    0U,	// PseudoVFWCVT_F_F_V_M2_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_M4_E16
    0U,	// PseudoVFWCVT_F_F_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M4_E32
    0U,	// PseudoVFWCVT_F_F_V_M4_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF2_E16
    0U,	// PseudoVFWCVT_F_F_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF2_E32
    0U,	// PseudoVFWCVT_F_F_V_MF2_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF4_E16
    0U,	// PseudoVFWCVT_F_F_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1_E16
    0U,	// PseudoVFWCVT_F_XU_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1_E32
    0U,	// PseudoVFWCVT_F_XU_V_M1_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1_E8
    0U,	// PseudoVFWCVT_F_XU_V_M1_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2_E16
    0U,	// PseudoVFWCVT_F_XU_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2_E32
    0U,	// PseudoVFWCVT_F_XU_V_M2_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2_E8
    0U,	// PseudoVFWCVT_F_XU_V_M2_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4_E16
    0U,	// PseudoVFWCVT_F_XU_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4_E32
    0U,	// PseudoVFWCVT_F_XU_V_M4_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4_E8
    0U,	// PseudoVFWCVT_F_XU_V_M4_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E16
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E32
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E8
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E16
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E8
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF8_E8
    0U,	// PseudoVFWCVT_F_XU_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1_E16
    0U,	// PseudoVFWCVT_F_X_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1_E32
    0U,	// PseudoVFWCVT_F_X_V_M1_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1_E8
    0U,	// PseudoVFWCVT_F_X_V_M1_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2_E16
    0U,	// PseudoVFWCVT_F_X_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2_E32
    0U,	// PseudoVFWCVT_F_X_V_M2_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2_E8
    0U,	// PseudoVFWCVT_F_X_V_M2_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4_E16
    0U,	// PseudoVFWCVT_F_X_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4_E32
    0U,	// PseudoVFWCVT_F_X_V_M4_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4_E8
    0U,	// PseudoVFWCVT_F_X_V_M4_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2_E16
    0U,	// PseudoVFWCVT_F_X_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2_E32
    0U,	// PseudoVFWCVT_F_X_V_MF2_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2_E8
    0U,	// PseudoVFWCVT_F_X_V_MF2_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF4_E16
    0U,	// PseudoVFWCVT_F_X_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF4_E8
    0U,	// PseudoVFWCVT_F_X_V_MF4_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF8_E8
    0U,	// PseudoVFWCVT_F_X_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_M1
    0U,	// PseudoVFWCVT_RM_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_M2
    0U,	// PseudoVFWCVT_RM_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_M4
    0U,	// PseudoVFWCVT_RM_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_MF2
    0U,	// PseudoVFWCVT_RM_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_MF4
    0U,	// PseudoVFWCVT_RM_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_M1
    0U,	// PseudoVFWCVT_RM_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_M2
    0U,	// PseudoVFWCVT_RM_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_M4
    0U,	// PseudoVFWCVT_RM_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_MF2
    0U,	// PseudoVFWCVT_RM_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_MF4
    0U,	// PseudoVFWCVT_RM_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M1
    0U,	// PseudoVFWCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M2
    0U,	// PseudoVFWCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M4
    0U,	// PseudoVFWCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF2
    0U,	// PseudoVFWCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF4
    0U,	// PseudoVFWCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_X_F_V_M1
    0U,	// PseudoVFWCVT_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_X_F_V_M2
    0U,	// PseudoVFWCVT_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_X_F_V_M4
    0U,	// PseudoVFWCVT_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF2
    0U,	// PseudoVFWCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF4
    0U,	// PseudoVFWCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_M1_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_M2_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_M4_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_MF2_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_MF4_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M1_E16
    0U,	// PseudoVFWMACCBF16_VV_M1_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M1_E32
    0U,	// PseudoVFWMACCBF16_VV_M1_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_M2_E16
    0U,	// PseudoVFWMACCBF16_VV_M2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M2_E32
    0U,	// PseudoVFWMACCBF16_VV_M2_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_M4_E16
    0U,	// PseudoVFWMACCBF16_VV_M4_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M4_E32
    0U,	// PseudoVFWMACCBF16_VV_M4_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_MF2_E16
    0U,	// PseudoVFWMACCBF16_VV_MF2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_MF2_E32
    0U,	// PseudoVFWMACCBF16_VV_MF2_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_MF4_E16
    0U,	// PseudoVFWMACCBF16_VV_MF4_E16_MASK
    0U,	// PseudoVFWMACC_4x4x4_M1
    0U,	// PseudoVFWMACC_4x4x4_M2
    0U,	// PseudoVFWMACC_4x4x4_M4
    0U,	// PseudoVFWMACC_4x4x4_M8
    0U,	// PseudoVFWMACC_4x4x4_MF2
    0U,	// PseudoVFWMACC_4x4x4_MF4
    0U,	// PseudoVFWMACC_VFPR16_M1_E16
    0U,	// PseudoVFWMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_M2_E16
    0U,	// PseudoVFWMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_M4_E16
    0U,	// PseudoVFWMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_MF2_E16
    0U,	// PseudoVFWMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_MF4_E16
    0U,	// PseudoVFWMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMACC_VFPR32_M1_E32
    0U,	// PseudoVFWMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWMACC_VFPR32_M2_E32
    0U,	// PseudoVFWMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWMACC_VFPR32_M4_E32
    0U,	// PseudoVFWMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWMACC_VFPR32_MF2_E32
    0U,	// PseudoVFWMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWMACC_VV_M1_E16
    0U,	// PseudoVFWMACC_VV_M1_E16_MASK
    0U,	// PseudoVFWMACC_VV_M1_E32
    0U,	// PseudoVFWMACC_VV_M1_E32_MASK
    0U,	// PseudoVFWMACC_VV_M2_E16
    0U,	// PseudoVFWMACC_VV_M2_E16_MASK
    0U,	// PseudoVFWMACC_VV_M2_E32
    0U,	// PseudoVFWMACC_VV_M2_E32_MASK
    0U,	// PseudoVFWMACC_VV_M4_E16
    0U,	// PseudoVFWMACC_VV_M4_E16_MASK
    0U,	// PseudoVFWMACC_VV_M4_E32
    0U,	// PseudoVFWMACC_VV_M4_E32_MASK
    0U,	// PseudoVFWMACC_VV_MF2_E16
    0U,	// PseudoVFWMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFWMACC_VV_MF2_E32
    0U,	// PseudoVFWMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFWMACC_VV_MF4_E16
    0U,	// PseudoVFWMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_M1_E16
    0U,	// PseudoVFWMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_M2_E16
    0U,	// PseudoVFWMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_M4_E16
    0U,	// PseudoVFWMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFWMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFWMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR32_M1_E32
    0U,	// PseudoVFWMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWMSAC_VFPR32_M2_E32
    0U,	// PseudoVFWMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWMSAC_VFPR32_M4_E32
    0U,	// PseudoVFWMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFWMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWMSAC_VV_M1_E16
    0U,	// PseudoVFWMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFWMSAC_VV_M1_E32
    0U,	// PseudoVFWMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFWMSAC_VV_M2_E16
    0U,	// PseudoVFWMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFWMSAC_VV_M2_E32
    0U,	// PseudoVFWMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFWMSAC_VV_M4_E16
    0U,	// PseudoVFWMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFWMSAC_VV_M4_E32
    0U,	// PseudoVFWMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFWMSAC_VV_MF2_E16
    0U,	// PseudoVFWMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFWMSAC_VV_MF2_E32
    0U,	// PseudoVFWMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFWMSAC_VV_MF4_E16
    0U,	// PseudoVFWMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_M1_E16
    0U,	// PseudoVFWMUL_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_M2_E16
    0U,	// PseudoVFWMUL_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_M4_E16
    0U,	// PseudoVFWMUL_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_MF2_E16
    0U,	// PseudoVFWMUL_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_MF4_E16
    0U,	// PseudoVFWMUL_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMUL_VFPR32_M1_E32
    0U,	// PseudoVFWMUL_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWMUL_VFPR32_M2_E32
    0U,	// PseudoVFWMUL_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWMUL_VFPR32_M4_E32
    0U,	// PseudoVFWMUL_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWMUL_VFPR32_MF2_E32
    0U,	// PseudoVFWMUL_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWMUL_VV_M1_E16
    0U,	// PseudoVFWMUL_VV_M1_E16_MASK
    0U,	// PseudoVFWMUL_VV_M1_E32
    0U,	// PseudoVFWMUL_VV_M1_E32_MASK
    0U,	// PseudoVFWMUL_VV_M2_E16
    0U,	// PseudoVFWMUL_VV_M2_E16_MASK
    0U,	// PseudoVFWMUL_VV_M2_E32
    0U,	// PseudoVFWMUL_VV_M2_E32_MASK
    0U,	// PseudoVFWMUL_VV_M4_E16
    0U,	// PseudoVFWMUL_VV_M4_E16_MASK
    0U,	// PseudoVFWMUL_VV_M4_E32
    0U,	// PseudoVFWMUL_VV_M4_E32_MASK
    0U,	// PseudoVFWMUL_VV_MF2_E16
    0U,	// PseudoVFWMUL_VV_MF2_E16_MASK
    0U,	// PseudoVFWMUL_VV_MF2_E32
    0U,	// PseudoVFWMUL_VV_MF2_E32_MASK
    0U,	// PseudoVFWMUL_VV_MF4_E16
    0U,	// PseudoVFWMUL_VV_MF4_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_M1_E16
    0U,	// PseudoVFWNMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_M2_E16
    0U,	// PseudoVFWNMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_M4_E16
    0U,	// PseudoVFWNMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_MF2_E16
    0U,	// PseudoVFWNMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_MF4_E16
    0U,	// PseudoVFWNMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR32_M1_E32
    0U,	// PseudoVFWNMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWNMACC_VFPR32_M2_E32
    0U,	// PseudoVFWNMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWNMACC_VFPR32_M4_E32
    0U,	// PseudoVFWNMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWNMACC_VFPR32_MF2_E32
    0U,	// PseudoVFWNMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWNMACC_VV_M1_E16
    0U,	// PseudoVFWNMACC_VV_M1_E16_MASK
    0U,	// PseudoVFWNMACC_VV_M1_E32
    0U,	// PseudoVFWNMACC_VV_M1_E32_MASK
    0U,	// PseudoVFWNMACC_VV_M2_E16
    0U,	// PseudoVFWNMACC_VV_M2_E16_MASK
    0U,	// PseudoVFWNMACC_VV_M2_E32
    0U,	// PseudoVFWNMACC_VV_M2_E32_MASK
    0U,	// PseudoVFWNMACC_VV_M4_E16
    0U,	// PseudoVFWNMACC_VV_M4_E16_MASK
    0U,	// PseudoVFWNMACC_VV_M4_E32
    0U,	// PseudoVFWNMACC_VV_M4_E32_MASK
    0U,	// PseudoVFWNMACC_VV_MF2_E16
    0U,	// PseudoVFWNMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFWNMACC_VV_MF2_E32
    0U,	// PseudoVFWNMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFWNMACC_VV_MF4_E16
    0U,	// PseudoVFWNMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_M1_E16
    0U,	// PseudoVFWNMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_M2_E16
    0U,	// PseudoVFWNMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_M4_E16
    0U,	// PseudoVFWNMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFWNMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFWNMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_M1_E32
    0U,	// PseudoVFWNMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_M2_E32
    0U,	// PseudoVFWNMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_M4_E32
    0U,	// PseudoVFWNMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFWNMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_M1_E16
    0U,	// PseudoVFWNMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_M1_E32
    0U,	// PseudoVFWNMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_M2_E16
    0U,	// PseudoVFWNMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_M2_E32
    0U,	// PseudoVFWNMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_M4_E16
    0U,	// PseudoVFWNMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_M4_E32
    0U,	// PseudoVFWNMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_MF2_E16
    0U,	// PseudoVFWNMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_MF2_E32
    0U,	// PseudoVFWNMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_MF4_E16
    0U,	// PseudoVFWNMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M1_E16
    0U,	// PseudoVFWREDOSUM_VS_M1_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M1_E32
    0U,	// PseudoVFWREDOSUM_VS_M1_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_M2_E16
    0U,	// PseudoVFWREDOSUM_VS_M2_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M2_E32
    0U,	// PseudoVFWREDOSUM_VS_M2_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_M4_E16
    0U,	// PseudoVFWREDOSUM_VS_M4_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M4_E32
    0U,	// PseudoVFWREDOSUM_VS_M4_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_M8_E16
    0U,	// PseudoVFWREDOSUM_VS_M8_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M8_E32
    0U,	// PseudoVFWREDOSUM_VS_M8_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF2_E16
    0U,	// PseudoVFWREDOSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF2_E32
    0U,	// PseudoVFWREDOSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF4_E16
    0U,	// PseudoVFWREDOSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M1_E16
    0U,	// PseudoVFWREDUSUM_VS_M1_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M1_E32
    0U,	// PseudoVFWREDUSUM_VS_M1_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_M2_E16
    0U,	// PseudoVFWREDUSUM_VS_M2_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M2_E32
    0U,	// PseudoVFWREDUSUM_VS_M2_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_M4_E16
    0U,	// PseudoVFWREDUSUM_VS_M4_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M4_E32
    0U,	// PseudoVFWREDUSUM_VS_M4_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_M8_E16
    0U,	// PseudoVFWREDUSUM_VS_M8_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M8_E32
    0U,	// PseudoVFWREDUSUM_VS_M8_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF2_E16
    0U,	// PseudoVFWREDUSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF2_E32
    0U,	// PseudoVFWREDUSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF4_E16
    0U,	// PseudoVFWREDUSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_M1_E16
    0U,	// PseudoVFWSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_M2_E16
    0U,	// PseudoVFWSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_M4_E16
    0U,	// PseudoVFWSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_MF2_E16
    0U,	// PseudoVFWSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_MF4_E16
    0U,	// PseudoVFWSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWSUB_VFPR32_M1_E32
    0U,	// PseudoVFWSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWSUB_VFPR32_M2_E32
    0U,	// PseudoVFWSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWSUB_VFPR32_M4_E32
    0U,	// PseudoVFWSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWSUB_VFPR32_MF2_E32
    0U,	// PseudoVFWSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWSUB_VV_M1_E16
    0U,	// PseudoVFWSUB_VV_M1_E16_MASK
    0U,	// PseudoVFWSUB_VV_M1_E32
    0U,	// PseudoVFWSUB_VV_M1_E32_MASK
    0U,	// PseudoVFWSUB_VV_M2_E16
    0U,	// PseudoVFWSUB_VV_M2_E16_MASK
    0U,	// PseudoVFWSUB_VV_M2_E32
    0U,	// PseudoVFWSUB_VV_M2_E32_MASK
    0U,	// PseudoVFWSUB_VV_M4_E16
    0U,	// PseudoVFWSUB_VV_M4_E16_MASK
    0U,	// PseudoVFWSUB_VV_M4_E32
    0U,	// PseudoVFWSUB_VV_M4_E32_MASK
    0U,	// PseudoVFWSUB_VV_MF2_E16
    0U,	// PseudoVFWSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFWSUB_VV_MF2_E32
    0U,	// PseudoVFWSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFWSUB_VV_MF4_E16
    0U,	// PseudoVFWSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_M1_E16
    0U,	// PseudoVFWSUB_WFPR16_M1_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_M2_E16
    0U,	// PseudoVFWSUB_WFPR16_M2_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_M4_E16
    0U,	// PseudoVFWSUB_WFPR16_M4_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_MF2_E16
    0U,	// PseudoVFWSUB_WFPR16_MF2_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_MF4_E16
    0U,	// PseudoVFWSUB_WFPR16_MF4_E16_MASK
    0U,	// PseudoVFWSUB_WFPR32_M1_E32
    0U,	// PseudoVFWSUB_WFPR32_M1_E32_MASK
    0U,	// PseudoVFWSUB_WFPR32_M2_E32
    0U,	// PseudoVFWSUB_WFPR32_M2_E32_MASK
    0U,	// PseudoVFWSUB_WFPR32_M4_E32
    0U,	// PseudoVFWSUB_WFPR32_M4_E32_MASK
    0U,	// PseudoVFWSUB_WFPR32_MF2_E32
    0U,	// PseudoVFWSUB_WFPR32_MF2_E32_MASK
    0U,	// PseudoVFWSUB_WV_M1_E16
    0U,	// PseudoVFWSUB_WV_M1_E16_MASK
    0U,	// PseudoVFWSUB_WV_M1_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M1_E16_TIED
    0U,	// PseudoVFWSUB_WV_M1_E32
    0U,	// PseudoVFWSUB_WV_M1_E32_MASK
    0U,	// PseudoVFWSUB_WV_M1_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M1_E32_TIED
    0U,	// PseudoVFWSUB_WV_M2_E16
    0U,	// PseudoVFWSUB_WV_M2_E16_MASK
    0U,	// PseudoVFWSUB_WV_M2_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M2_E16_TIED
    0U,	// PseudoVFWSUB_WV_M2_E32
    0U,	// PseudoVFWSUB_WV_M2_E32_MASK
    0U,	// PseudoVFWSUB_WV_M2_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M2_E32_TIED
    0U,	// PseudoVFWSUB_WV_M4_E16
    0U,	// PseudoVFWSUB_WV_M4_E16_MASK
    0U,	// PseudoVFWSUB_WV_M4_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M4_E16_TIED
    0U,	// PseudoVFWSUB_WV_M4_E32
    0U,	// PseudoVFWSUB_WV_M4_E32_MASK
    0U,	// PseudoVFWSUB_WV_M4_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M4_E32_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E16
    0U,	// PseudoVFWSUB_WV_MF2_E16_MASK
    0U,	// PseudoVFWSUB_WV_MF2_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E16_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E32
    0U,	// PseudoVFWSUB_WV_MF2_E32_MASK
    0U,	// PseudoVFWSUB_WV_MF2_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E32_TIED
    0U,	// PseudoVFWSUB_WV_MF4_E16
    0U,	// PseudoVFWSUB_WV_MF4_E16_MASK
    0U,	// PseudoVFWSUB_WV_MF4_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF4_E16_TIED
    0U,	// PseudoVGHSH_VV_M1
    0U,	// PseudoVGHSH_VV_M2
    0U,	// PseudoVGHSH_VV_M4
    0U,	// PseudoVGHSH_VV_M8
    0U,	// PseudoVGHSH_VV_MF2
    0U,	// PseudoVGMUL_VV_M1
    0U,	// PseudoVGMUL_VV_M2
    0U,	// PseudoVGMUL_VV_M4
    0U,	// PseudoVGMUL_VV_M8
    0U,	// PseudoVGMUL_VV_MF2
    0U,	// PseudoVID_V_M1
    0U,	// PseudoVID_V_M1_MASK
    0U,	// PseudoVID_V_M2
    0U,	// PseudoVID_V_M2_MASK
    0U,	// PseudoVID_V_M4
    0U,	// PseudoVID_V_M4_MASK
    0U,	// PseudoVID_V_M8
    0U,	// PseudoVID_V_M8_MASK
    0U,	// PseudoVID_V_MF2
    0U,	// PseudoVID_V_MF2_MASK
    0U,	// PseudoVID_V_MF4
    0U,	// PseudoVID_V_MF4_MASK
    0U,	// PseudoVID_V_MF8
    0U,	// PseudoVID_V_MF8_MASK
    0U,	// PseudoVIOTA_M_M1
    0U,	// PseudoVIOTA_M_M1_MASK
    0U,	// PseudoVIOTA_M_M2
    0U,	// PseudoVIOTA_M_M2_MASK
    0U,	// PseudoVIOTA_M_M4
    0U,	// PseudoVIOTA_M_M4_MASK
    0U,	// PseudoVIOTA_M_M8
    0U,	// PseudoVIOTA_M_M8_MASK
    0U,	// PseudoVIOTA_M_MF2
    0U,	// PseudoVIOTA_M_MF2_MASK
    0U,	// PseudoVIOTA_M_MF4
    0U,	// PseudoVIOTA_M_MF4_MASK
    0U,	// PseudoVIOTA_M_MF8
    0U,	// PseudoVIOTA_M_MF8_MASK
    0U,	// PseudoVLE16FF_V_M1
    0U,	// PseudoVLE16FF_V_M1_MASK
    0U,	// PseudoVLE16FF_V_M2
    0U,	// PseudoVLE16FF_V_M2_MASK
    0U,	// PseudoVLE16FF_V_M4
    0U,	// PseudoVLE16FF_V_M4_MASK
    0U,	// PseudoVLE16FF_V_M8
    0U,	// PseudoVLE16FF_V_M8_MASK
    0U,	// PseudoVLE16FF_V_MF2
    0U,	// PseudoVLE16FF_V_MF2_MASK
    0U,	// PseudoVLE16FF_V_MF4
    0U,	// PseudoVLE16FF_V_MF4_MASK
    0U,	// PseudoVLE16_V_M1
    0U,	// PseudoVLE16_V_M1_MASK
    0U,	// PseudoVLE16_V_M2
    0U,	// PseudoVLE16_V_M2_MASK
    0U,	// PseudoVLE16_V_M4
    0U,	// PseudoVLE16_V_M4_MASK
    0U,	// PseudoVLE16_V_M8
    0U,	// PseudoVLE16_V_M8_MASK
    0U,	// PseudoVLE16_V_MF2
    0U,	// PseudoVLE16_V_MF2_MASK
    0U,	// PseudoVLE16_V_MF4
    0U,	// PseudoVLE16_V_MF4_MASK
    0U,	// PseudoVLE32FF_V_M1
    0U,	// PseudoVLE32FF_V_M1_MASK
    0U,	// PseudoVLE32FF_V_M2
    0U,	// PseudoVLE32FF_V_M2_MASK
    0U,	// PseudoVLE32FF_V_M4
    0U,	// PseudoVLE32FF_V_M4_MASK
    0U,	// PseudoVLE32FF_V_M8
    0U,	// PseudoVLE32FF_V_M8_MASK
    0U,	// PseudoVLE32FF_V_MF2
    0U,	// PseudoVLE32FF_V_MF2_MASK
    0U,	// PseudoVLE32_V_M1
    0U,	// PseudoVLE32_V_M1_MASK
    0U,	// PseudoVLE32_V_M2
    0U,	// PseudoVLE32_V_M2_MASK
    0U,	// PseudoVLE32_V_M4
    0U,	// PseudoVLE32_V_M4_MASK
    0U,	// PseudoVLE32_V_M8
    0U,	// PseudoVLE32_V_M8_MASK
    0U,	// PseudoVLE32_V_MF2
    0U,	// PseudoVLE32_V_MF2_MASK
    0U,	// PseudoVLE64FF_V_M1
    0U,	// PseudoVLE64FF_V_M1_MASK
    0U,	// PseudoVLE64FF_V_M2
    0U,	// PseudoVLE64FF_V_M2_MASK
    0U,	// PseudoVLE64FF_V_M4
    0U,	// PseudoVLE64FF_V_M4_MASK
    0U,	// PseudoVLE64FF_V_M8
    0U,	// PseudoVLE64FF_V_M8_MASK
    0U,	// PseudoVLE64_V_M1
    0U,	// PseudoVLE64_V_M1_MASK
    0U,	// PseudoVLE64_V_M2
    0U,	// PseudoVLE64_V_M2_MASK
    0U,	// PseudoVLE64_V_M4
    0U,	// PseudoVLE64_V_M4_MASK
    0U,	// PseudoVLE64_V_M8
    0U,	// PseudoVLE64_V_M8_MASK
    0U,	// PseudoVLE8FF_V_M1
    0U,	// PseudoVLE8FF_V_M1_MASK
    0U,	// PseudoVLE8FF_V_M2
    0U,	// PseudoVLE8FF_V_M2_MASK
    0U,	// PseudoVLE8FF_V_M4
    0U,	// PseudoVLE8FF_V_M4_MASK
    0U,	// PseudoVLE8FF_V_M8
    0U,	// PseudoVLE8FF_V_M8_MASK
    0U,	// PseudoVLE8FF_V_MF2
    0U,	// PseudoVLE8FF_V_MF2_MASK
    0U,	// PseudoVLE8FF_V_MF4
    0U,	// PseudoVLE8FF_V_MF4_MASK
    0U,	// PseudoVLE8FF_V_MF8
    0U,	// PseudoVLE8FF_V_MF8_MASK
    0U,	// PseudoVLE8_V_M1
    0U,	// PseudoVLE8_V_M1_MASK
    0U,	// PseudoVLE8_V_M2
    0U,	// PseudoVLE8_V_M2_MASK
    0U,	// PseudoVLE8_V_M4
    0U,	// PseudoVLE8_V_M4_MASK
    0U,	// PseudoVLE8_V_M8
    0U,	// PseudoVLE8_V_M8_MASK
    0U,	// PseudoVLE8_V_MF2
    0U,	// PseudoVLE8_V_MF2_MASK
    0U,	// PseudoVLE8_V_MF4
    0U,	// PseudoVLE8_V_MF4_MASK
    0U,	// PseudoVLE8_V_MF8
    0U,	// PseudoVLE8_V_MF8_MASK
    0U,	// PseudoVLM_V_B1
    0U,	// PseudoVLM_V_B16
    0U,	// PseudoVLM_V_B2
    0U,	// PseudoVLM_V_B32
    0U,	// PseudoVLM_V_B4
    0U,	// PseudoVLM_V_B64
    0U,	// PseudoVLM_V_B8
    0U,	// PseudoVLOXEI16_V_M1_M1
    0U,	// PseudoVLOXEI16_V_M1_M1_MASK
    0U,	// PseudoVLOXEI16_V_M1_M2
    0U,	// PseudoVLOXEI16_V_M1_M2_MASK
    0U,	// PseudoVLOXEI16_V_M1_M4
    0U,	// PseudoVLOXEI16_V_M1_M4_MASK
    0U,	// PseudoVLOXEI16_V_M1_MF2
    0U,	// PseudoVLOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M2_M1
    0U,	// PseudoVLOXEI16_V_M2_M1_MASK
    0U,	// PseudoVLOXEI16_V_M2_M2
    0U,	// PseudoVLOXEI16_V_M2_M2_MASK
    0U,	// PseudoVLOXEI16_V_M2_M4
    0U,	// PseudoVLOXEI16_V_M2_M4_MASK
    0U,	// PseudoVLOXEI16_V_M2_M8
    0U,	// PseudoVLOXEI16_V_M2_M8_MASK
    0U,	// PseudoVLOXEI16_V_M4_M2
    0U,	// PseudoVLOXEI16_V_M4_M2_MASK
    0U,	// PseudoVLOXEI16_V_M4_M4
    0U,	// PseudoVLOXEI16_V_M4_M4_MASK
    0U,	// PseudoVLOXEI16_V_M4_M8
    0U,	// PseudoVLOXEI16_V_M4_M8_MASK
    0U,	// PseudoVLOXEI16_V_M8_M4
    0U,	// PseudoVLOXEI16_V_M8_M4_MASK
    0U,	// PseudoVLOXEI16_V_M8_M8
    0U,	// PseudoVLOXEI16_V_M8_M8_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M1
    0U,	// PseudoVLOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M2
    0U,	// PseudoVLOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF2
    0U,	// PseudoVLOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF4
    0U,	// PseudoVLOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M1
    0U,	// PseudoVLOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF2
    0U,	// PseudoVLOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF4
    0U,	// PseudoVLOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF8
    0U,	// PseudoVLOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXEI32_V_M1_M1
    0U,	// PseudoVLOXEI32_V_M1_M1_MASK
    0U,	// PseudoVLOXEI32_V_M1_M2
    0U,	// PseudoVLOXEI32_V_M1_M2_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF2
    0U,	// PseudoVLOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF4
    0U,	// PseudoVLOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M2_M1
    0U,	// PseudoVLOXEI32_V_M2_M1_MASK
    0U,	// PseudoVLOXEI32_V_M2_M2
    0U,	// PseudoVLOXEI32_V_M2_M2_MASK
    0U,	// PseudoVLOXEI32_V_M2_M4
    0U,	// PseudoVLOXEI32_V_M2_M4_MASK
    0U,	// PseudoVLOXEI32_V_M2_MF2
    0U,	// PseudoVLOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M4_M1
    0U,	// PseudoVLOXEI32_V_M4_M1_MASK
    0U,	// PseudoVLOXEI32_V_M4_M2
    0U,	// PseudoVLOXEI32_V_M4_M2_MASK
    0U,	// PseudoVLOXEI32_V_M4_M4
    0U,	// PseudoVLOXEI32_V_M4_M4_MASK
    0U,	// PseudoVLOXEI32_V_M4_M8
    0U,	// PseudoVLOXEI32_V_M4_M8_MASK
    0U,	// PseudoVLOXEI32_V_M8_M2
    0U,	// PseudoVLOXEI32_V_M8_M2_MASK
    0U,	// PseudoVLOXEI32_V_M8_M4
    0U,	// PseudoVLOXEI32_V_M8_M4_MASK
    0U,	// PseudoVLOXEI32_V_M8_M8
    0U,	// PseudoVLOXEI32_V_M8_M8_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M1
    0U,	// PseudoVLOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF2
    0U,	// PseudoVLOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF4
    0U,	// PseudoVLOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF8
    0U,	// PseudoVLOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M1_M1
    0U,	// PseudoVLOXEI64_V_M1_M1_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF2
    0U,	// PseudoVLOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF4
    0U,	// PseudoVLOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF8
    0U,	// PseudoVLOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M2_M1
    0U,	// PseudoVLOXEI64_V_M2_M1_MASK
    0U,	// PseudoVLOXEI64_V_M2_M2
    0U,	// PseudoVLOXEI64_V_M2_M2_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF2
    0U,	// PseudoVLOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF4
    0U,	// PseudoVLOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M4_M1
    0U,	// PseudoVLOXEI64_V_M4_M1_MASK
    0U,	// PseudoVLOXEI64_V_M4_M2
    0U,	// PseudoVLOXEI64_V_M4_M2_MASK
    0U,	// PseudoVLOXEI64_V_M4_M4
    0U,	// PseudoVLOXEI64_V_M4_M4_MASK
    0U,	// PseudoVLOXEI64_V_M4_MF2
    0U,	// PseudoVLOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M8_M1
    0U,	// PseudoVLOXEI64_V_M8_M1_MASK
    0U,	// PseudoVLOXEI64_V_M8_M2
    0U,	// PseudoVLOXEI64_V_M8_M2_MASK
    0U,	// PseudoVLOXEI64_V_M8_M4
    0U,	// PseudoVLOXEI64_V_M8_M4_MASK
    0U,	// PseudoVLOXEI64_V_M8_M8
    0U,	// PseudoVLOXEI64_V_M8_M8_MASK
    0U,	// PseudoVLOXEI8_V_M1_M1
    0U,	// PseudoVLOXEI8_V_M1_M1_MASK
    0U,	// PseudoVLOXEI8_V_M1_M2
    0U,	// PseudoVLOXEI8_V_M1_M2_MASK
    0U,	// PseudoVLOXEI8_V_M1_M4
    0U,	// PseudoVLOXEI8_V_M1_M4_MASK
    0U,	// PseudoVLOXEI8_V_M1_M8
    0U,	// PseudoVLOXEI8_V_M1_M8_MASK
    0U,	// PseudoVLOXEI8_V_M2_M2
    0U,	// PseudoVLOXEI8_V_M2_M2_MASK
    0U,	// PseudoVLOXEI8_V_M2_M4
    0U,	// PseudoVLOXEI8_V_M2_M4_MASK
    0U,	// PseudoVLOXEI8_V_M2_M8
    0U,	// PseudoVLOXEI8_V_M2_M8_MASK
    0U,	// PseudoVLOXEI8_V_M4_M4
    0U,	// PseudoVLOXEI8_V_M4_M4_MASK
    0U,	// PseudoVLOXEI8_V_M4_M8
    0U,	// PseudoVLOXEI8_V_M4_M8_MASK
    0U,	// PseudoVLOXEI8_V_M8_M8
    0U,	// PseudoVLOXEI8_V_M8_M8_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M1
    0U,	// PseudoVLOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M2
    0U,	// PseudoVLOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M4
    0U,	// PseudoVLOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXEI8_V_MF2_MF2
    0U,	// PseudoVLOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M1
    0U,	// PseudoVLOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M2
    0U,	// PseudoVLOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF2
    0U,	// PseudoVLOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF4
    0U,	// PseudoVLOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M1
    0U,	// PseudoVLOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF2
    0U,	// PseudoVLOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF4
    0U,	// PseudoVLOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF8
    0U,	// PseudoVLOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLSE16_V_M1
    0U,	// PseudoVLSE16_V_M1_MASK
    0U,	// PseudoVLSE16_V_M2
    0U,	// PseudoVLSE16_V_M2_MASK
    0U,	// PseudoVLSE16_V_M4
    0U,	// PseudoVLSE16_V_M4_MASK
    0U,	// PseudoVLSE16_V_M8
    0U,	// PseudoVLSE16_V_M8_MASK
    0U,	// PseudoVLSE16_V_MF2
    0U,	// PseudoVLSE16_V_MF2_MASK
    0U,	// PseudoVLSE16_V_MF4
    0U,	// PseudoVLSE16_V_MF4_MASK
    0U,	// PseudoVLSE32_V_M1
    0U,	// PseudoVLSE32_V_M1_MASK
    0U,	// PseudoVLSE32_V_M2
    0U,	// PseudoVLSE32_V_M2_MASK
    0U,	// PseudoVLSE32_V_M4
    0U,	// PseudoVLSE32_V_M4_MASK
    0U,	// PseudoVLSE32_V_M8
    0U,	// PseudoVLSE32_V_M8_MASK
    0U,	// PseudoVLSE32_V_MF2
    0U,	// PseudoVLSE32_V_MF2_MASK
    0U,	// PseudoVLSE64_V_M1
    0U,	// PseudoVLSE64_V_M1_MASK
    0U,	// PseudoVLSE64_V_M2
    0U,	// PseudoVLSE64_V_M2_MASK
    0U,	// PseudoVLSE64_V_M4
    0U,	// PseudoVLSE64_V_M4_MASK
    0U,	// PseudoVLSE64_V_M8
    0U,	// PseudoVLSE64_V_M8_MASK
    0U,	// PseudoVLSE8_V_M1
    0U,	// PseudoVLSE8_V_M1_MASK
    0U,	// PseudoVLSE8_V_M2
    0U,	// PseudoVLSE8_V_M2_MASK
    0U,	// PseudoVLSE8_V_M4
    0U,	// PseudoVLSE8_V_M4_MASK
    0U,	// PseudoVLSE8_V_M8
    0U,	// PseudoVLSE8_V_M8_MASK
    0U,	// PseudoVLSE8_V_MF2
    0U,	// PseudoVLSE8_V_MF2_MASK
    0U,	// PseudoVLSE8_V_MF4
    0U,	// PseudoVLSE8_V_MF4_MASK
    0U,	// PseudoVLSE8_V_MF8
    0U,	// PseudoVLSE8_V_MF8_MASK
    0U,	// PseudoVLSEG2E16FF_V_M1
    0U,	// PseudoVLSEG2E16FF_V_M1_MASK
    0U,	// PseudoVLSEG2E16FF_V_M2
    0U,	// PseudoVLSEG2E16FF_V_M2_MASK
    0U,	// PseudoVLSEG2E16FF_V_M4
    0U,	// PseudoVLSEG2E16FF_V_M4_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF2
    0U,	// PseudoVLSEG2E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF4
    0U,	// PseudoVLSEG2E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E16_V_M1
    0U,	// PseudoVLSEG2E16_V_M1_MASK
    0U,	// PseudoVLSEG2E16_V_M2
    0U,	// PseudoVLSEG2E16_V_M2_MASK
    0U,	// PseudoVLSEG2E16_V_M4
    0U,	// PseudoVLSEG2E16_V_M4_MASK
    0U,	// PseudoVLSEG2E16_V_MF2
    0U,	// PseudoVLSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSEG2E16_V_MF4
    0U,	// PseudoVLSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSEG2E32FF_V_M1
    0U,	// PseudoVLSEG2E32FF_V_M1_MASK
    0U,	// PseudoVLSEG2E32FF_V_M2
    0U,	// PseudoVLSEG2E32FF_V_M2_MASK
    0U,	// PseudoVLSEG2E32FF_V_M4
    0U,	// PseudoVLSEG2E32FF_V_M4_MASK
    0U,	// PseudoVLSEG2E32FF_V_MF2
    0U,	// PseudoVLSEG2E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E32_V_M1
    0U,	// PseudoVLSEG2E32_V_M1_MASK
    0U,	// PseudoVLSEG2E32_V_M2
    0U,	// PseudoVLSEG2E32_V_M2_MASK
    0U,	// PseudoVLSEG2E32_V_M4
    0U,	// PseudoVLSEG2E32_V_M4_MASK
    0U,	// PseudoVLSEG2E32_V_MF2
    0U,	// PseudoVLSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M1
    0U,	// PseudoVLSEG2E64FF_V_M1_MASK
    0U,	// PseudoVLSEG2E64FF_V_M2
    0U,	// PseudoVLSEG2E64FF_V_M2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M4
    0U,	// PseudoVLSEG2E64FF_V_M4_MASK
    0U,	// PseudoVLSEG2E64_V_M1
    0U,	// PseudoVLSEG2E64_V_M1_MASK
    0U,	// PseudoVLSEG2E64_V_M2
    0U,	// PseudoVLSEG2E64_V_M2_MASK
    0U,	// PseudoVLSEG2E64_V_M4
    0U,	// PseudoVLSEG2E64_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_M1
    0U,	// PseudoVLSEG2E8FF_V_M1_MASK
    0U,	// PseudoVLSEG2E8FF_V_M2
    0U,	// PseudoVLSEG2E8FF_V_M2_MASK
    0U,	// PseudoVLSEG2E8FF_V_M4
    0U,	// PseudoVLSEG2E8FF_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF2
    0U,	// PseudoVLSEG2E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF4
    0U,	// PseudoVLSEG2E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF8
    0U,	// PseudoVLSEG2E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG2E8_V_M1
    0U,	// PseudoVLSEG2E8_V_M1_MASK
    0U,	// PseudoVLSEG2E8_V_M2
    0U,	// PseudoVLSEG2E8_V_M2_MASK
    0U,	// PseudoVLSEG2E8_V_M4
    0U,	// PseudoVLSEG2E8_V_M4_MASK
    0U,	// PseudoVLSEG2E8_V_MF2
    0U,	// PseudoVLSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSEG2E8_V_MF4
    0U,	// PseudoVLSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSEG2E8_V_MF8
    0U,	// PseudoVLSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSEG3E16FF_V_M1
    0U,	// PseudoVLSEG3E16FF_V_M1_MASK
    0U,	// PseudoVLSEG3E16FF_V_M2
    0U,	// PseudoVLSEG3E16FF_V_M2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF2
    0U,	// PseudoVLSEG3E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF4
    0U,	// PseudoVLSEG3E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E16_V_M1
    0U,	// PseudoVLSEG3E16_V_M1_MASK
    0U,	// PseudoVLSEG3E16_V_M2
    0U,	// PseudoVLSEG3E16_V_M2_MASK
    0U,	// PseudoVLSEG3E16_V_MF2
    0U,	// PseudoVLSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSEG3E16_V_MF4
    0U,	// PseudoVLSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSEG3E32FF_V_M1
    0U,	// PseudoVLSEG3E32FF_V_M1_MASK
    0U,	// PseudoVLSEG3E32FF_V_M2
    0U,	// PseudoVLSEG3E32FF_V_M2_MASK
    0U,	// PseudoVLSEG3E32FF_V_MF2
    0U,	// PseudoVLSEG3E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E32_V_M1
    0U,	// PseudoVLSEG3E32_V_M1_MASK
    0U,	// PseudoVLSEG3E32_V_M2
    0U,	// PseudoVLSEG3E32_V_M2_MASK
    0U,	// PseudoVLSEG3E32_V_MF2
    0U,	// PseudoVLSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSEG3E64FF_V_M1
    0U,	// PseudoVLSEG3E64FF_V_M1_MASK
    0U,	// PseudoVLSEG3E64FF_V_M2
    0U,	// PseudoVLSEG3E64FF_V_M2_MASK
    0U,	// PseudoVLSEG3E64_V_M1
    0U,	// PseudoVLSEG3E64_V_M1_MASK
    0U,	// PseudoVLSEG3E64_V_M2
    0U,	// PseudoVLSEG3E64_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_M1
    0U,	// PseudoVLSEG3E8FF_V_M1_MASK
    0U,	// PseudoVLSEG3E8FF_V_M2
    0U,	// PseudoVLSEG3E8FF_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF2
    0U,	// PseudoVLSEG3E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF4
    0U,	// PseudoVLSEG3E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF8
    0U,	// PseudoVLSEG3E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG3E8_V_M1
    0U,	// PseudoVLSEG3E8_V_M1_MASK
    0U,	// PseudoVLSEG3E8_V_M2
    0U,	// PseudoVLSEG3E8_V_M2_MASK
    0U,	// PseudoVLSEG3E8_V_MF2
    0U,	// PseudoVLSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSEG3E8_V_MF4
    0U,	// PseudoVLSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSEG3E8_V_MF8
    0U,	// PseudoVLSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSEG4E16FF_V_M1
    0U,	// PseudoVLSEG4E16FF_V_M1_MASK
    0U,	// PseudoVLSEG4E16FF_V_M2
    0U,	// PseudoVLSEG4E16FF_V_M2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF2
    0U,	// PseudoVLSEG4E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF4
    0U,	// PseudoVLSEG4E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E16_V_M1
    0U,	// PseudoVLSEG4E16_V_M1_MASK
    0U,	// PseudoVLSEG4E16_V_M2
    0U,	// PseudoVLSEG4E16_V_M2_MASK
    0U,	// PseudoVLSEG4E16_V_MF2
    0U,	// PseudoVLSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSEG4E16_V_MF4
    0U,	// PseudoVLSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSEG4E32FF_V_M1
    0U,	// PseudoVLSEG4E32FF_V_M1_MASK
    0U,	// PseudoVLSEG4E32FF_V_M2
    0U,	// PseudoVLSEG4E32FF_V_M2_MASK
    0U,	// PseudoVLSEG4E32FF_V_MF2
    0U,	// PseudoVLSEG4E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E32_V_M1
    0U,	// PseudoVLSEG4E32_V_M1_MASK
    0U,	// PseudoVLSEG4E32_V_M2
    0U,	// PseudoVLSEG4E32_V_M2_MASK
    0U,	// PseudoVLSEG4E32_V_MF2
    0U,	// PseudoVLSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSEG4E64FF_V_M1
    0U,	// PseudoVLSEG4E64FF_V_M1_MASK
    0U,	// PseudoVLSEG4E64FF_V_M2
    0U,	// PseudoVLSEG4E64FF_V_M2_MASK
    0U,	// PseudoVLSEG4E64_V_M1
    0U,	// PseudoVLSEG4E64_V_M1_MASK
    0U,	// PseudoVLSEG4E64_V_M2
    0U,	// PseudoVLSEG4E64_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_M1
    0U,	// PseudoVLSEG4E8FF_V_M1_MASK
    0U,	// PseudoVLSEG4E8FF_V_M2
    0U,	// PseudoVLSEG4E8FF_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF2
    0U,	// PseudoVLSEG4E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF4
    0U,	// PseudoVLSEG4E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF8
    0U,	// PseudoVLSEG4E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG4E8_V_M1
    0U,	// PseudoVLSEG4E8_V_M1_MASK
    0U,	// PseudoVLSEG4E8_V_M2
    0U,	// PseudoVLSEG4E8_V_M2_MASK
    0U,	// PseudoVLSEG4E8_V_MF2
    0U,	// PseudoVLSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSEG4E8_V_MF4
    0U,	// PseudoVLSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSEG4E8_V_MF8
    0U,	// PseudoVLSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSEG5E16FF_V_M1
    0U,	// PseudoVLSEG5E16FF_V_M1_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF2
    0U,	// PseudoVLSEG5E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF4
    0U,	// PseudoVLSEG5E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E16_V_M1
    0U,	// PseudoVLSEG5E16_V_M1_MASK
    0U,	// PseudoVLSEG5E16_V_MF2
    0U,	// PseudoVLSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSEG5E16_V_MF4
    0U,	// PseudoVLSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSEG5E32FF_V_M1
    0U,	// PseudoVLSEG5E32FF_V_M1_MASK
    0U,	// PseudoVLSEG5E32FF_V_MF2
    0U,	// PseudoVLSEG5E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E32_V_M1
    0U,	// PseudoVLSEG5E32_V_M1_MASK
    0U,	// PseudoVLSEG5E32_V_MF2
    0U,	// PseudoVLSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSEG5E64FF_V_M1
    0U,	// PseudoVLSEG5E64FF_V_M1_MASK
    0U,	// PseudoVLSEG5E64_V_M1
    0U,	// PseudoVLSEG5E64_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_M1
    0U,	// PseudoVLSEG5E8FF_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF2
    0U,	// PseudoVLSEG5E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF4
    0U,	// PseudoVLSEG5E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF8
    0U,	// PseudoVLSEG5E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG5E8_V_M1
    0U,	// PseudoVLSEG5E8_V_M1_MASK
    0U,	// PseudoVLSEG5E8_V_MF2
    0U,	// PseudoVLSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSEG5E8_V_MF4
    0U,	// PseudoVLSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSEG5E8_V_MF8
    0U,	// PseudoVLSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSEG6E16FF_V_M1
    0U,	// PseudoVLSEG6E16FF_V_M1_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF2
    0U,	// PseudoVLSEG6E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF4
    0U,	// PseudoVLSEG6E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E16_V_M1
    0U,	// PseudoVLSEG6E16_V_M1_MASK
    0U,	// PseudoVLSEG6E16_V_MF2
    0U,	// PseudoVLSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSEG6E16_V_MF4
    0U,	// PseudoVLSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSEG6E32FF_V_M1
    0U,	// PseudoVLSEG6E32FF_V_M1_MASK
    0U,	// PseudoVLSEG6E32FF_V_MF2
    0U,	// PseudoVLSEG6E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E32_V_M1
    0U,	// PseudoVLSEG6E32_V_M1_MASK
    0U,	// PseudoVLSEG6E32_V_MF2
    0U,	// PseudoVLSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSEG6E64FF_V_M1
    0U,	// PseudoVLSEG6E64FF_V_M1_MASK
    0U,	// PseudoVLSEG6E64_V_M1
    0U,	// PseudoVLSEG6E64_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_M1
    0U,	// PseudoVLSEG6E8FF_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF2
    0U,	// PseudoVLSEG6E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF4
    0U,	// PseudoVLSEG6E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF8
    0U,	// PseudoVLSEG6E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG6E8_V_M1
    0U,	// PseudoVLSEG6E8_V_M1_MASK
    0U,	// PseudoVLSEG6E8_V_MF2
    0U,	// PseudoVLSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSEG6E8_V_MF4
    0U,	// PseudoVLSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSEG6E8_V_MF8
    0U,	// PseudoVLSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSEG7E16FF_V_M1
    0U,	// PseudoVLSEG7E16FF_V_M1_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF2
    0U,	// PseudoVLSEG7E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF4
    0U,	// PseudoVLSEG7E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E16_V_M1
    0U,	// PseudoVLSEG7E16_V_M1_MASK
    0U,	// PseudoVLSEG7E16_V_MF2
    0U,	// PseudoVLSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSEG7E16_V_MF4
    0U,	// PseudoVLSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSEG7E32FF_V_M1
    0U,	// PseudoVLSEG7E32FF_V_M1_MASK
    0U,	// PseudoVLSEG7E32FF_V_MF2
    0U,	// PseudoVLSEG7E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E32_V_M1
    0U,	// PseudoVLSEG7E32_V_M1_MASK
    0U,	// PseudoVLSEG7E32_V_MF2
    0U,	// PseudoVLSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSEG7E64FF_V_M1
    0U,	// PseudoVLSEG7E64FF_V_M1_MASK
    0U,	// PseudoVLSEG7E64_V_M1
    0U,	// PseudoVLSEG7E64_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_M1
    0U,	// PseudoVLSEG7E8FF_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF2
    0U,	// PseudoVLSEG7E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF4
    0U,	// PseudoVLSEG7E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF8
    0U,	// PseudoVLSEG7E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG7E8_V_M1
    0U,	// PseudoVLSEG7E8_V_M1_MASK
    0U,	// PseudoVLSEG7E8_V_MF2
    0U,	// PseudoVLSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSEG7E8_V_MF4
    0U,	// PseudoVLSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSEG7E8_V_MF8
    0U,	// PseudoVLSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSEG8E16FF_V_M1
    0U,	// PseudoVLSEG8E16FF_V_M1_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF2
    0U,	// PseudoVLSEG8E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF4
    0U,	// PseudoVLSEG8E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E16_V_M1
    0U,	// PseudoVLSEG8E16_V_M1_MASK
    0U,	// PseudoVLSEG8E16_V_MF2
    0U,	// PseudoVLSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSEG8E16_V_MF4
    0U,	// PseudoVLSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSEG8E32FF_V_M1
    0U,	// PseudoVLSEG8E32FF_V_M1_MASK
    0U,	// PseudoVLSEG8E32FF_V_MF2
    0U,	// PseudoVLSEG8E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E32_V_M1
    0U,	// PseudoVLSEG8E32_V_M1_MASK
    0U,	// PseudoVLSEG8E32_V_MF2
    0U,	// PseudoVLSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSEG8E64FF_V_M1
    0U,	// PseudoVLSEG8E64FF_V_M1_MASK
    0U,	// PseudoVLSEG8E64_V_M1
    0U,	// PseudoVLSEG8E64_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_M1
    0U,	// PseudoVLSEG8E8FF_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF2
    0U,	// PseudoVLSEG8E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF4
    0U,	// PseudoVLSEG8E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF8
    0U,	// PseudoVLSEG8E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG8E8_V_M1
    0U,	// PseudoVLSEG8E8_V_M1_MASK
    0U,	// PseudoVLSEG8E8_V_MF2
    0U,	// PseudoVLSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSEG8E8_V_MF4
    0U,	// PseudoVLSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSEG8E8_V_MF8
    0U,	// PseudoVLSEG8E8_V_MF8_MASK
    0U,	// PseudoVLSSEG2E16_V_M1
    0U,	// PseudoVLSSEG2E16_V_M1_MASK
    0U,	// PseudoVLSSEG2E16_V_M2
    0U,	// PseudoVLSSEG2E16_V_M2_MASK
    0U,	// PseudoVLSSEG2E16_V_M4
    0U,	// PseudoVLSSEG2E16_V_M4_MASK
    0U,	// PseudoVLSSEG2E16_V_MF2
    0U,	// PseudoVLSSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSSEG2E16_V_MF4
    0U,	// PseudoVLSSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSSEG2E32_V_M1
    0U,	// PseudoVLSSEG2E32_V_M1_MASK
    0U,	// PseudoVLSSEG2E32_V_M2
    0U,	// PseudoVLSSEG2E32_V_M2_MASK
    0U,	// PseudoVLSSEG2E32_V_M4
    0U,	// PseudoVLSSEG2E32_V_M4_MASK
    0U,	// PseudoVLSSEG2E32_V_MF2
    0U,	// PseudoVLSSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSSEG2E64_V_M1
    0U,	// PseudoVLSSEG2E64_V_M1_MASK
    0U,	// PseudoVLSSEG2E64_V_M2
    0U,	// PseudoVLSSEG2E64_V_M2_MASK
    0U,	// PseudoVLSSEG2E64_V_M4
    0U,	// PseudoVLSSEG2E64_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_M1
    0U,	// PseudoVLSSEG2E8_V_M1_MASK
    0U,	// PseudoVLSSEG2E8_V_M2
    0U,	// PseudoVLSSEG2E8_V_M2_MASK
    0U,	// PseudoVLSSEG2E8_V_M4
    0U,	// PseudoVLSSEG2E8_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF2
    0U,	// PseudoVLSSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSSEG2E8_V_MF4
    0U,	// PseudoVLSSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF8
    0U,	// PseudoVLSSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSSEG3E16_V_M1
    0U,	// PseudoVLSSEG3E16_V_M1_MASK
    0U,	// PseudoVLSSEG3E16_V_M2
    0U,	// PseudoVLSSEG3E16_V_M2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF2
    0U,	// PseudoVLSSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF4
    0U,	// PseudoVLSSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSSEG3E32_V_M1
    0U,	// PseudoVLSSEG3E32_V_M1_MASK
    0U,	// PseudoVLSSEG3E32_V_M2
    0U,	// PseudoVLSSEG3E32_V_M2_MASK
    0U,	// PseudoVLSSEG3E32_V_MF2
    0U,	// PseudoVLSSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSSEG3E64_V_M1
    0U,	// PseudoVLSSEG3E64_V_M1_MASK
    0U,	// PseudoVLSSEG3E64_V_M2
    0U,	// PseudoVLSSEG3E64_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_M1
    0U,	// PseudoVLSSEG3E8_V_M1_MASK
    0U,	// PseudoVLSSEG3E8_V_M2
    0U,	// PseudoVLSSEG3E8_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF2
    0U,	// PseudoVLSSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF4
    0U,	// PseudoVLSSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSSEG3E8_V_MF8
    0U,	// PseudoVLSSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSSEG4E16_V_M1
    0U,	// PseudoVLSSEG4E16_V_M1_MASK
    0U,	// PseudoVLSSEG4E16_V_M2
    0U,	// PseudoVLSSEG4E16_V_M2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF2
    0U,	// PseudoVLSSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF4
    0U,	// PseudoVLSSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSSEG4E32_V_M1
    0U,	// PseudoVLSSEG4E32_V_M1_MASK
    0U,	// PseudoVLSSEG4E32_V_M2
    0U,	// PseudoVLSSEG4E32_V_M2_MASK
    0U,	// PseudoVLSSEG4E32_V_MF2
    0U,	// PseudoVLSSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSSEG4E64_V_M1
    0U,	// PseudoVLSSEG4E64_V_M1_MASK
    0U,	// PseudoVLSSEG4E64_V_M2
    0U,	// PseudoVLSSEG4E64_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_M1
    0U,	// PseudoVLSSEG4E8_V_M1_MASK
    0U,	// PseudoVLSSEG4E8_V_M2
    0U,	// PseudoVLSSEG4E8_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF2
    0U,	// PseudoVLSSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF4
    0U,	// PseudoVLSSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSSEG4E8_V_MF8
    0U,	// PseudoVLSSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSSEG5E16_V_M1
    0U,	// PseudoVLSSEG5E16_V_M1_MASK
    0U,	// PseudoVLSSEG5E16_V_MF2
    0U,	// PseudoVLSSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSSEG5E16_V_MF4
    0U,	// PseudoVLSSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSSEG5E32_V_M1
    0U,	// PseudoVLSSEG5E32_V_M1_MASK
    0U,	// PseudoVLSSEG5E32_V_MF2
    0U,	// PseudoVLSSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSSEG5E64_V_M1
    0U,	// PseudoVLSSEG5E64_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_M1
    0U,	// PseudoVLSSEG5E8_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_MF2
    0U,	// PseudoVLSSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSSEG5E8_V_MF4
    0U,	// PseudoVLSSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSSEG5E8_V_MF8
    0U,	// PseudoVLSSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSSEG6E16_V_M1
    0U,	// PseudoVLSSEG6E16_V_M1_MASK
    0U,	// PseudoVLSSEG6E16_V_MF2
    0U,	// PseudoVLSSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSSEG6E16_V_MF4
    0U,	// PseudoVLSSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSSEG6E32_V_M1
    0U,	// PseudoVLSSEG6E32_V_M1_MASK
    0U,	// PseudoVLSSEG6E32_V_MF2
    0U,	// PseudoVLSSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSSEG6E64_V_M1
    0U,	// PseudoVLSSEG6E64_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_M1
    0U,	// PseudoVLSSEG6E8_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_MF2
    0U,	// PseudoVLSSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSSEG6E8_V_MF4
    0U,	// PseudoVLSSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSSEG6E8_V_MF8
    0U,	// PseudoVLSSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSSEG7E16_V_M1
    0U,	// PseudoVLSSEG7E16_V_M1_MASK
    0U,	// PseudoVLSSEG7E16_V_MF2
    0U,	// PseudoVLSSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSSEG7E16_V_MF4
    0U,	// PseudoVLSSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSSEG7E32_V_M1
    0U,	// PseudoVLSSEG7E32_V_M1_MASK
    0U,	// PseudoVLSSEG7E32_V_MF2
    0U,	// PseudoVLSSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSSEG7E64_V_M1
    0U,	// PseudoVLSSEG7E64_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_M1
    0U,	// PseudoVLSSEG7E8_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_MF2
    0U,	// PseudoVLSSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSSEG7E8_V_MF4
    0U,	// PseudoVLSSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSSEG7E8_V_MF8
    0U,	// PseudoVLSSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSSEG8E16_V_M1
    0U,	// PseudoVLSSEG8E16_V_M1_MASK
    0U,	// PseudoVLSSEG8E16_V_MF2
    0U,	// PseudoVLSSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSSEG8E16_V_MF4
    0U,	// PseudoVLSSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSSEG8E32_V_M1
    0U,	// PseudoVLSSEG8E32_V_M1_MASK
    0U,	// PseudoVLSSEG8E32_V_MF2
    0U,	// PseudoVLSSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSSEG8E64_V_M1
    0U,	// PseudoVLSSEG8E64_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_M1
    0U,	// PseudoVLSSEG8E8_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_MF2
    0U,	// PseudoVLSSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSSEG8E8_V_MF4
    0U,	// PseudoVLSSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSSEG8E8_V_MF8
    0U,	// PseudoVLSSEG8E8_V_MF8_MASK
    0U,	// PseudoVLUXEI16_V_M1_M1
    0U,	// PseudoVLUXEI16_V_M1_M1_MASK
    0U,	// PseudoVLUXEI16_V_M1_M2
    0U,	// PseudoVLUXEI16_V_M1_M2_MASK
    0U,	// PseudoVLUXEI16_V_M1_M4
    0U,	// PseudoVLUXEI16_V_M1_M4_MASK
    0U,	// PseudoVLUXEI16_V_M1_MF2
    0U,	// PseudoVLUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M2_M1
    0U,	// PseudoVLUXEI16_V_M2_M1_MASK
    0U,	// PseudoVLUXEI16_V_M2_M2
    0U,	// PseudoVLUXEI16_V_M2_M2_MASK
    0U,	// PseudoVLUXEI16_V_M2_M4
    0U,	// PseudoVLUXEI16_V_M2_M4_MASK
    0U,	// PseudoVLUXEI16_V_M2_M8
    0U,	// PseudoVLUXEI16_V_M2_M8_MASK
    0U,	// PseudoVLUXEI16_V_M4_M2
    0U,	// PseudoVLUXEI16_V_M4_M2_MASK
    0U,	// PseudoVLUXEI16_V_M4_M4
    0U,	// PseudoVLUXEI16_V_M4_M4_MASK
    0U,	// PseudoVLUXEI16_V_M4_M8
    0U,	// PseudoVLUXEI16_V_M4_M8_MASK
    0U,	// PseudoVLUXEI16_V_M8_M4
    0U,	// PseudoVLUXEI16_V_M8_M4_MASK
    0U,	// PseudoVLUXEI16_V_M8_M8
    0U,	// PseudoVLUXEI16_V_M8_M8_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M1
    0U,	// PseudoVLUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M2
    0U,	// PseudoVLUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF2
    0U,	// PseudoVLUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF4
    0U,	// PseudoVLUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M1
    0U,	// PseudoVLUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF2
    0U,	// PseudoVLUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF4
    0U,	// PseudoVLUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF8
    0U,	// PseudoVLUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXEI32_V_M1_M1
    0U,	// PseudoVLUXEI32_V_M1_M1_MASK
    0U,	// PseudoVLUXEI32_V_M1_M2
    0U,	// PseudoVLUXEI32_V_M1_M2_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF2
    0U,	// PseudoVLUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF4
    0U,	// PseudoVLUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M2_M1
    0U,	// PseudoVLUXEI32_V_M2_M1_MASK
    0U,	// PseudoVLUXEI32_V_M2_M2
    0U,	// PseudoVLUXEI32_V_M2_M2_MASK
    0U,	// PseudoVLUXEI32_V_M2_M4
    0U,	// PseudoVLUXEI32_V_M2_M4_MASK
    0U,	// PseudoVLUXEI32_V_M2_MF2
    0U,	// PseudoVLUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M4_M1
    0U,	// PseudoVLUXEI32_V_M4_M1_MASK
    0U,	// PseudoVLUXEI32_V_M4_M2
    0U,	// PseudoVLUXEI32_V_M4_M2_MASK
    0U,	// PseudoVLUXEI32_V_M4_M4
    0U,	// PseudoVLUXEI32_V_M4_M4_MASK
    0U,	// PseudoVLUXEI32_V_M4_M8
    0U,	// PseudoVLUXEI32_V_M4_M8_MASK
    0U,	// PseudoVLUXEI32_V_M8_M2
    0U,	// PseudoVLUXEI32_V_M8_M2_MASK
    0U,	// PseudoVLUXEI32_V_M8_M4
    0U,	// PseudoVLUXEI32_V_M8_M4_MASK
    0U,	// PseudoVLUXEI32_V_M8_M8
    0U,	// PseudoVLUXEI32_V_M8_M8_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M1
    0U,	// PseudoVLUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF2
    0U,	// PseudoVLUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF4
    0U,	// PseudoVLUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF8
    0U,	// PseudoVLUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M1_M1
    0U,	// PseudoVLUXEI64_V_M1_M1_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF2
    0U,	// PseudoVLUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF4
    0U,	// PseudoVLUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF8
    0U,	// PseudoVLUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M2_M1
    0U,	// PseudoVLUXEI64_V_M2_M1_MASK
    0U,	// PseudoVLUXEI64_V_M2_M2
    0U,	// PseudoVLUXEI64_V_M2_M2_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF2
    0U,	// PseudoVLUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF4
    0U,	// PseudoVLUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M4_M1
    0U,	// PseudoVLUXEI64_V_M4_M1_MASK
    0U,	// PseudoVLUXEI64_V_M4_M2
    0U,	// PseudoVLUXEI64_V_M4_M2_MASK
    0U,	// PseudoVLUXEI64_V_M4_M4
    0U,	// PseudoVLUXEI64_V_M4_M4_MASK
    0U,	// PseudoVLUXEI64_V_M4_MF2
    0U,	// PseudoVLUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M8_M1
    0U,	// PseudoVLUXEI64_V_M8_M1_MASK
    0U,	// PseudoVLUXEI64_V_M8_M2
    0U,	// PseudoVLUXEI64_V_M8_M2_MASK
    0U,	// PseudoVLUXEI64_V_M8_M4
    0U,	// PseudoVLUXEI64_V_M8_M4_MASK
    0U,	// PseudoVLUXEI64_V_M8_M8
    0U,	// PseudoVLUXEI64_V_M8_M8_MASK
    0U,	// PseudoVLUXEI8_V_M1_M1
    0U,	// PseudoVLUXEI8_V_M1_M1_MASK
    0U,	// PseudoVLUXEI8_V_M1_M2
    0U,	// PseudoVLUXEI8_V_M1_M2_MASK
    0U,	// PseudoVLUXEI8_V_M1_M4
    0U,	// PseudoVLUXEI8_V_M1_M4_MASK
    0U,	// PseudoVLUXEI8_V_M1_M8
    0U,	// PseudoVLUXEI8_V_M1_M8_MASK
    0U,	// PseudoVLUXEI8_V_M2_M2
    0U,	// PseudoVLUXEI8_V_M2_M2_MASK
    0U,	// PseudoVLUXEI8_V_M2_M4
    0U,	// PseudoVLUXEI8_V_M2_M4_MASK
    0U,	// PseudoVLUXEI8_V_M2_M8
    0U,	// PseudoVLUXEI8_V_M2_M8_MASK
    0U,	// PseudoVLUXEI8_V_M4_M4
    0U,	// PseudoVLUXEI8_V_M4_M4_MASK
    0U,	// PseudoVLUXEI8_V_M4_M8
    0U,	// PseudoVLUXEI8_V_M4_M8_MASK
    0U,	// PseudoVLUXEI8_V_M8_M8
    0U,	// PseudoVLUXEI8_V_M8_M8_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M1
    0U,	// PseudoVLUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M2
    0U,	// PseudoVLUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M4
    0U,	// PseudoVLUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXEI8_V_MF2_MF2
    0U,	// PseudoVLUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M1
    0U,	// PseudoVLUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M2
    0U,	// PseudoVLUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF2
    0U,	// PseudoVLUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF4
    0U,	// PseudoVLUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M1
    0U,	// PseudoVLUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF2
    0U,	// PseudoVLUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF4
    0U,	// PseudoVLUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF8
    0U,	// PseudoVLUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVMACC_VV_M1
    0U,	// PseudoVMACC_VV_M1_MASK
    0U,	// PseudoVMACC_VV_M2
    0U,	// PseudoVMACC_VV_M2_MASK
    0U,	// PseudoVMACC_VV_M4
    0U,	// PseudoVMACC_VV_M4_MASK
    0U,	// PseudoVMACC_VV_M8
    0U,	// PseudoVMACC_VV_M8_MASK
    0U,	// PseudoVMACC_VV_MF2
    0U,	// PseudoVMACC_VV_MF2_MASK
    0U,	// PseudoVMACC_VV_MF4
    0U,	// PseudoVMACC_VV_MF4_MASK
    0U,	// PseudoVMACC_VV_MF8
    0U,	// PseudoVMACC_VV_MF8_MASK
    0U,	// PseudoVMACC_VX_M1
    0U,	// PseudoVMACC_VX_M1_MASK
    0U,	// PseudoVMACC_VX_M2
    0U,	// PseudoVMACC_VX_M2_MASK
    0U,	// PseudoVMACC_VX_M4
    0U,	// PseudoVMACC_VX_M4_MASK
    0U,	// PseudoVMACC_VX_M8
    0U,	// PseudoVMACC_VX_M8_MASK
    0U,	// PseudoVMACC_VX_MF2
    0U,	// PseudoVMACC_VX_MF2_MASK
    0U,	// PseudoVMACC_VX_MF4
    0U,	// PseudoVMACC_VX_MF4_MASK
    0U,	// PseudoVMACC_VX_MF8
    0U,	// PseudoVMACC_VX_MF8_MASK
    0U,	// PseudoVMADC_VIM_M1
    0U,	// PseudoVMADC_VIM_M2
    0U,	// PseudoVMADC_VIM_M4
    0U,	// PseudoVMADC_VIM_M8
    0U,	// PseudoVMADC_VIM_MF2
    0U,	// PseudoVMADC_VIM_MF4
    0U,	// PseudoVMADC_VIM_MF8
    0U,	// PseudoVMADC_VI_M1
    0U,	// PseudoVMADC_VI_M2
    0U,	// PseudoVMADC_VI_M4
    0U,	// PseudoVMADC_VI_M8
    0U,	// PseudoVMADC_VI_MF2
    0U,	// PseudoVMADC_VI_MF4
    0U,	// PseudoVMADC_VI_MF8
    0U,	// PseudoVMADC_VVM_M1
    0U,	// PseudoVMADC_VVM_M2
    0U,	// PseudoVMADC_VVM_M4
    0U,	// PseudoVMADC_VVM_M8
    0U,	// PseudoVMADC_VVM_MF2
    0U,	// PseudoVMADC_VVM_MF4
    0U,	// PseudoVMADC_VVM_MF8
    0U,	// PseudoVMADC_VV_M1
    0U,	// PseudoVMADC_VV_M2
    0U,	// PseudoVMADC_VV_M4
    0U,	// PseudoVMADC_VV_M8
    0U,	// PseudoVMADC_VV_MF2
    0U,	// PseudoVMADC_VV_MF4
    0U,	// PseudoVMADC_VV_MF8
    0U,	// PseudoVMADC_VXM_M1
    0U,	// PseudoVMADC_VXM_M2
    0U,	// PseudoVMADC_VXM_M4
    0U,	// PseudoVMADC_VXM_M8
    0U,	// PseudoVMADC_VXM_MF2
    0U,	// PseudoVMADC_VXM_MF4
    0U,	// PseudoVMADC_VXM_MF8
    0U,	// PseudoVMADC_VX_M1
    0U,	// PseudoVMADC_VX_M2
    0U,	// PseudoVMADC_VX_M4
    0U,	// PseudoVMADC_VX_M8
    0U,	// PseudoVMADC_VX_MF2
    0U,	// PseudoVMADC_VX_MF4
    0U,	// PseudoVMADC_VX_MF8
    0U,	// PseudoVMADD_VV_M1
    0U,	// PseudoVMADD_VV_M1_MASK
    0U,	// PseudoVMADD_VV_M2
    0U,	// PseudoVMADD_VV_M2_MASK
    0U,	// PseudoVMADD_VV_M4
    0U,	// PseudoVMADD_VV_M4_MASK
    0U,	// PseudoVMADD_VV_M8
    0U,	// PseudoVMADD_VV_M8_MASK
    0U,	// PseudoVMADD_VV_MF2
    0U,	// PseudoVMADD_VV_MF2_MASK
    0U,	// PseudoVMADD_VV_MF4
    0U,	// PseudoVMADD_VV_MF4_MASK
    0U,	// PseudoVMADD_VV_MF8
    0U,	// PseudoVMADD_VV_MF8_MASK
    0U,	// PseudoVMADD_VX_M1
    0U,	// PseudoVMADD_VX_M1_MASK
    0U,	// PseudoVMADD_VX_M2
    0U,	// PseudoVMADD_VX_M2_MASK
    0U,	// PseudoVMADD_VX_M4
    0U,	// PseudoVMADD_VX_M4_MASK
    0U,	// PseudoVMADD_VX_M8
    0U,	// PseudoVMADD_VX_M8_MASK
    0U,	// PseudoVMADD_VX_MF2
    0U,	// PseudoVMADD_VX_MF2_MASK
    0U,	// PseudoVMADD_VX_MF4
    0U,	// PseudoVMADD_VX_MF4_MASK
    0U,	// PseudoVMADD_VX_MF8
    0U,	// PseudoVMADD_VX_MF8_MASK
    0U,	// PseudoVMANDN_MM_M1
    0U,	// PseudoVMANDN_MM_M2
    0U,	// PseudoVMANDN_MM_M4
    0U,	// PseudoVMANDN_MM_M8
    0U,	// PseudoVMANDN_MM_MF2
    0U,	// PseudoVMANDN_MM_MF4
    0U,	// PseudoVMANDN_MM_MF8
    0U,	// PseudoVMAND_MM_M1
    0U,	// PseudoVMAND_MM_M2
    0U,	// PseudoVMAND_MM_M4
    0U,	// PseudoVMAND_MM_M8
    0U,	// PseudoVMAND_MM_MF2
    0U,	// PseudoVMAND_MM_MF4
    0U,	// PseudoVMAND_MM_MF8
    0U,	// PseudoVMAXU_VV_M1
    0U,	// PseudoVMAXU_VV_M1_MASK
    0U,	// PseudoVMAXU_VV_M2
    0U,	// PseudoVMAXU_VV_M2_MASK
    0U,	// PseudoVMAXU_VV_M4
    0U,	// PseudoVMAXU_VV_M4_MASK
    0U,	// PseudoVMAXU_VV_M8
    0U,	// PseudoVMAXU_VV_M8_MASK
    0U,	// PseudoVMAXU_VV_MF2
    0U,	// PseudoVMAXU_VV_MF2_MASK
    0U,	// PseudoVMAXU_VV_MF4
    0U,	// PseudoVMAXU_VV_MF4_MASK
    0U,	// PseudoVMAXU_VV_MF8
    0U,	// PseudoVMAXU_VV_MF8_MASK
    0U,	// PseudoVMAXU_VX_M1
    0U,	// PseudoVMAXU_VX_M1_MASK
    0U,	// PseudoVMAXU_VX_M2
    0U,	// PseudoVMAXU_VX_M2_MASK
    0U,	// PseudoVMAXU_VX_M4
    0U,	// PseudoVMAXU_VX_M4_MASK
    0U,	// PseudoVMAXU_VX_M8
    0U,	// PseudoVMAXU_VX_M8_MASK
    0U,	// PseudoVMAXU_VX_MF2
    0U,	// PseudoVMAXU_VX_MF2_MASK
    0U,	// PseudoVMAXU_VX_MF4
    0U,	// PseudoVMAXU_VX_MF4_MASK
    0U,	// PseudoVMAXU_VX_MF8
    0U,	// PseudoVMAXU_VX_MF8_MASK
    0U,	// PseudoVMAX_VV_M1
    0U,	// PseudoVMAX_VV_M1_MASK
    0U,	// PseudoVMAX_VV_M2
    0U,	// PseudoVMAX_VV_M2_MASK
    0U,	// PseudoVMAX_VV_M4
    0U,	// PseudoVMAX_VV_M4_MASK
    0U,	// PseudoVMAX_VV_M8
    0U,	// PseudoVMAX_VV_M8_MASK
    0U,	// PseudoVMAX_VV_MF2
    0U,	// PseudoVMAX_VV_MF2_MASK
    0U,	// PseudoVMAX_VV_MF4
    0U,	// PseudoVMAX_VV_MF4_MASK
    0U,	// PseudoVMAX_VV_MF8
    0U,	// PseudoVMAX_VV_MF8_MASK
    0U,	// PseudoVMAX_VX_M1
    0U,	// PseudoVMAX_VX_M1_MASK
    0U,	// PseudoVMAX_VX_M2
    0U,	// PseudoVMAX_VX_M2_MASK
    0U,	// PseudoVMAX_VX_M4
    0U,	// PseudoVMAX_VX_M4_MASK
    0U,	// PseudoVMAX_VX_M8
    0U,	// PseudoVMAX_VX_M8_MASK
    0U,	// PseudoVMAX_VX_MF2
    0U,	// PseudoVMAX_VX_MF2_MASK
    0U,	// PseudoVMAX_VX_MF4
    0U,	// PseudoVMAX_VX_MF4_MASK
    0U,	// PseudoVMAX_VX_MF8
    0U,	// PseudoVMAX_VX_MF8_MASK
    0U,	// PseudoVMCLR_M_B1
    0U,	// PseudoVMCLR_M_B16
    0U,	// PseudoVMCLR_M_B2
    0U,	// PseudoVMCLR_M_B32
    0U,	// PseudoVMCLR_M_B4
    0U,	// PseudoVMCLR_M_B64
    0U,	// PseudoVMCLR_M_B8
    0U,	// PseudoVMERGE_VIM_M1
    0U,	// PseudoVMERGE_VIM_M2
    0U,	// PseudoVMERGE_VIM_M4
    0U,	// PseudoVMERGE_VIM_M8
    0U,	// PseudoVMERGE_VIM_MF2
    0U,	// PseudoVMERGE_VIM_MF4
    0U,	// PseudoVMERGE_VIM_MF8
    0U,	// PseudoVMERGE_VVM_M1
    0U,	// PseudoVMERGE_VVM_M2
    0U,	// PseudoVMERGE_VVM_M4
    0U,	// PseudoVMERGE_VVM_M8
    0U,	// PseudoVMERGE_VVM_MF2
    0U,	// PseudoVMERGE_VVM_MF4
    0U,	// PseudoVMERGE_VVM_MF8
    0U,	// PseudoVMERGE_VXM_M1
    0U,	// PseudoVMERGE_VXM_M2
    0U,	// PseudoVMERGE_VXM_M4
    0U,	// PseudoVMERGE_VXM_M8
    0U,	// PseudoVMERGE_VXM_MF2
    0U,	// PseudoVMERGE_VXM_MF4
    0U,	// PseudoVMERGE_VXM_MF8
    0U,	// PseudoVMFEQ_VFPR16_M1
    0U,	// PseudoVMFEQ_VFPR16_M1_MASK
    0U,	// PseudoVMFEQ_VFPR16_M2
    0U,	// PseudoVMFEQ_VFPR16_M2_MASK
    0U,	// PseudoVMFEQ_VFPR16_M4
    0U,	// PseudoVMFEQ_VFPR16_M4_MASK
    0U,	// PseudoVMFEQ_VFPR16_M8
    0U,	// PseudoVMFEQ_VFPR16_M8_MASK
    0U,	// PseudoVMFEQ_VFPR16_MF2
    0U,	// PseudoVMFEQ_VFPR16_MF2_MASK
    0U,	// PseudoVMFEQ_VFPR16_MF4
    0U,	// PseudoVMFEQ_VFPR16_MF4_MASK
    0U,	// PseudoVMFEQ_VFPR32_M1
    0U,	// PseudoVMFEQ_VFPR32_M1_MASK
    0U,	// PseudoVMFEQ_VFPR32_M2
    0U,	// PseudoVMFEQ_VFPR32_M2_MASK
    0U,	// PseudoVMFEQ_VFPR32_M4
    0U,	// PseudoVMFEQ_VFPR32_M4_MASK
    0U,	// PseudoVMFEQ_VFPR32_M8
    0U,	// PseudoVMFEQ_VFPR32_M8_MASK
    0U,	// PseudoVMFEQ_VFPR32_MF2
    0U,	// PseudoVMFEQ_VFPR32_MF2_MASK
    0U,	// PseudoVMFEQ_VFPR64_M1
    0U,	// PseudoVMFEQ_VFPR64_M1_MASK
    0U,	// PseudoVMFEQ_VFPR64_M2
    0U,	// PseudoVMFEQ_VFPR64_M2_MASK
    0U,	// PseudoVMFEQ_VFPR64_M4
    0U,	// PseudoVMFEQ_VFPR64_M4_MASK
    0U,	// PseudoVMFEQ_VFPR64_M8
    0U,	// PseudoVMFEQ_VFPR64_M8_MASK
    0U,	// PseudoVMFEQ_VV_M1
    0U,	// PseudoVMFEQ_VV_M1_MASK
    0U,	// PseudoVMFEQ_VV_M2
    0U,	// PseudoVMFEQ_VV_M2_MASK
    0U,	// PseudoVMFEQ_VV_M4
    0U,	// PseudoVMFEQ_VV_M4_MASK
    0U,	// PseudoVMFEQ_VV_M8
    0U,	// PseudoVMFEQ_VV_M8_MASK
    0U,	// PseudoVMFEQ_VV_MF2
    0U,	// PseudoVMFEQ_VV_MF2_MASK
    0U,	// PseudoVMFEQ_VV_MF4
    0U,	// PseudoVMFEQ_VV_MF4_MASK
    0U,	// PseudoVMFGE_VFPR16_M1
    0U,	// PseudoVMFGE_VFPR16_M1_MASK
    0U,	// PseudoVMFGE_VFPR16_M2
    0U,	// PseudoVMFGE_VFPR16_M2_MASK
    0U,	// PseudoVMFGE_VFPR16_M4
    0U,	// PseudoVMFGE_VFPR16_M4_MASK
    0U,	// PseudoVMFGE_VFPR16_M8
    0U,	// PseudoVMFGE_VFPR16_M8_MASK
    0U,	// PseudoVMFGE_VFPR16_MF2
    0U,	// PseudoVMFGE_VFPR16_MF2_MASK
    0U,	// PseudoVMFGE_VFPR16_MF4
    0U,	// PseudoVMFGE_VFPR16_MF4_MASK
    0U,	// PseudoVMFGE_VFPR32_M1
    0U,	// PseudoVMFGE_VFPR32_M1_MASK
    0U,	// PseudoVMFGE_VFPR32_M2
    0U,	// PseudoVMFGE_VFPR32_M2_MASK
    0U,	// PseudoVMFGE_VFPR32_M4
    0U,	// PseudoVMFGE_VFPR32_M4_MASK
    0U,	// PseudoVMFGE_VFPR32_M8
    0U,	// PseudoVMFGE_VFPR32_M8_MASK
    0U,	// PseudoVMFGE_VFPR32_MF2
    0U,	// PseudoVMFGE_VFPR32_MF2_MASK
    0U,	// PseudoVMFGE_VFPR64_M1
    0U,	// PseudoVMFGE_VFPR64_M1_MASK
    0U,	// PseudoVMFGE_VFPR64_M2
    0U,	// PseudoVMFGE_VFPR64_M2_MASK
    0U,	// PseudoVMFGE_VFPR64_M4
    0U,	// PseudoVMFGE_VFPR64_M4_MASK
    0U,	// PseudoVMFGE_VFPR64_M8
    0U,	// PseudoVMFGE_VFPR64_M8_MASK
    0U,	// PseudoVMFGT_VFPR16_M1
    0U,	// PseudoVMFGT_VFPR16_M1_MASK
    0U,	// PseudoVMFGT_VFPR16_M2
    0U,	// PseudoVMFGT_VFPR16_M2_MASK
    0U,	// PseudoVMFGT_VFPR16_M4
    0U,	// PseudoVMFGT_VFPR16_M4_MASK
    0U,	// PseudoVMFGT_VFPR16_M8
    0U,	// PseudoVMFGT_VFPR16_M8_MASK
    0U,	// PseudoVMFGT_VFPR16_MF2
    0U,	// PseudoVMFGT_VFPR16_MF2_MASK
    0U,	// PseudoVMFGT_VFPR16_MF4
    0U,	// PseudoVMFGT_VFPR16_MF4_MASK
    0U,	// PseudoVMFGT_VFPR32_M1
    0U,	// PseudoVMFGT_VFPR32_M1_MASK
    0U,	// PseudoVMFGT_VFPR32_M2
    0U,	// PseudoVMFGT_VFPR32_M2_MASK
    0U,	// PseudoVMFGT_VFPR32_M4
    0U,	// PseudoVMFGT_VFPR32_M4_MASK
    0U,	// PseudoVMFGT_VFPR32_M8
    0U,	// PseudoVMFGT_VFPR32_M8_MASK
    0U,	// PseudoVMFGT_VFPR32_MF2
    0U,	// PseudoVMFGT_VFPR32_MF2_MASK
    0U,	// PseudoVMFGT_VFPR64_M1
    0U,	// PseudoVMFGT_VFPR64_M1_MASK
    0U,	// PseudoVMFGT_VFPR64_M2
    0U,	// PseudoVMFGT_VFPR64_M2_MASK
    0U,	// PseudoVMFGT_VFPR64_M4
    0U,	// PseudoVMFGT_VFPR64_M4_MASK
    0U,	// PseudoVMFGT_VFPR64_M8
    0U,	// PseudoVMFGT_VFPR64_M8_MASK
    0U,	// PseudoVMFLE_VFPR16_M1
    0U,	// PseudoVMFLE_VFPR16_M1_MASK
    0U,	// PseudoVMFLE_VFPR16_M2
    0U,	// PseudoVMFLE_VFPR16_M2_MASK
    0U,	// PseudoVMFLE_VFPR16_M4
    0U,	// PseudoVMFLE_VFPR16_M4_MASK
    0U,	// PseudoVMFLE_VFPR16_M8
    0U,	// PseudoVMFLE_VFPR16_M8_MASK
    0U,	// PseudoVMFLE_VFPR16_MF2
    0U,	// PseudoVMFLE_VFPR16_MF2_MASK
    0U,	// PseudoVMFLE_VFPR16_MF4
    0U,	// PseudoVMFLE_VFPR16_MF4_MASK
    0U,	// PseudoVMFLE_VFPR32_M1
    0U,	// PseudoVMFLE_VFPR32_M1_MASK
    0U,	// PseudoVMFLE_VFPR32_M2
    0U,	// PseudoVMFLE_VFPR32_M2_MASK
    0U,	// PseudoVMFLE_VFPR32_M4
    0U,	// PseudoVMFLE_VFPR32_M4_MASK
    0U,	// PseudoVMFLE_VFPR32_M8
    0U,	// PseudoVMFLE_VFPR32_M8_MASK
    0U,	// PseudoVMFLE_VFPR32_MF2
    0U,	// PseudoVMFLE_VFPR32_MF2_MASK
    0U,	// PseudoVMFLE_VFPR64_M1
    0U,	// PseudoVMFLE_VFPR64_M1_MASK
    0U,	// PseudoVMFLE_VFPR64_M2
    0U,	// PseudoVMFLE_VFPR64_M2_MASK
    0U,	// PseudoVMFLE_VFPR64_M4
    0U,	// PseudoVMFLE_VFPR64_M4_MASK
    0U,	// PseudoVMFLE_VFPR64_M8
    0U,	// PseudoVMFLE_VFPR64_M8_MASK
    0U,	// PseudoVMFLE_VV_M1
    0U,	// PseudoVMFLE_VV_M1_MASK
    0U,	// PseudoVMFLE_VV_M2
    0U,	// PseudoVMFLE_VV_M2_MASK
    0U,	// PseudoVMFLE_VV_M4
    0U,	// PseudoVMFLE_VV_M4_MASK
    0U,	// PseudoVMFLE_VV_M8
    0U,	// PseudoVMFLE_VV_M8_MASK
    0U,	// PseudoVMFLE_VV_MF2
    0U,	// PseudoVMFLE_VV_MF2_MASK
    0U,	// PseudoVMFLE_VV_MF4
    0U,	// PseudoVMFLE_VV_MF4_MASK
    0U,	// PseudoVMFLT_VFPR16_M1
    0U,	// PseudoVMFLT_VFPR16_M1_MASK
    0U,	// PseudoVMFLT_VFPR16_M2
    0U,	// PseudoVMFLT_VFPR16_M2_MASK
    0U,	// PseudoVMFLT_VFPR16_M4
    0U,	// PseudoVMFLT_VFPR16_M4_MASK
    0U,	// PseudoVMFLT_VFPR16_M8
    0U,	// PseudoVMFLT_VFPR16_M8_MASK
    0U,	// PseudoVMFLT_VFPR16_MF2
    0U,	// PseudoVMFLT_VFPR16_MF2_MASK
    0U,	// PseudoVMFLT_VFPR16_MF4
    0U,	// PseudoVMFLT_VFPR16_MF4_MASK
    0U,	// PseudoVMFLT_VFPR32_M1
    0U,	// PseudoVMFLT_VFPR32_M1_MASK
    0U,	// PseudoVMFLT_VFPR32_M2
    0U,	// PseudoVMFLT_VFPR32_M2_MASK
    0U,	// PseudoVMFLT_VFPR32_M4
    0U,	// PseudoVMFLT_VFPR32_M4_MASK
    0U,	// PseudoVMFLT_VFPR32_M8
    0U,	// PseudoVMFLT_VFPR32_M8_MASK
    0U,	// PseudoVMFLT_VFPR32_MF2
    0U,	// PseudoVMFLT_VFPR32_MF2_MASK
    0U,	// PseudoVMFLT_VFPR64_M1
    0U,	// PseudoVMFLT_VFPR64_M1_MASK
    0U,	// PseudoVMFLT_VFPR64_M2
    0U,	// PseudoVMFLT_VFPR64_M2_MASK
    0U,	// PseudoVMFLT_VFPR64_M4
    0U,	// PseudoVMFLT_VFPR64_M4_MASK
    0U,	// PseudoVMFLT_VFPR64_M8
    0U,	// PseudoVMFLT_VFPR64_M8_MASK
    0U,	// PseudoVMFLT_VV_M1
    0U,	// PseudoVMFLT_VV_M1_MASK
    0U,	// PseudoVMFLT_VV_M2
    0U,	// PseudoVMFLT_VV_M2_MASK
    0U,	// PseudoVMFLT_VV_M4
    0U,	// PseudoVMFLT_VV_M4_MASK
    0U,	// PseudoVMFLT_VV_M8
    0U,	// PseudoVMFLT_VV_M8_MASK
    0U,	// PseudoVMFLT_VV_MF2
    0U,	// PseudoVMFLT_VV_MF2_MASK
    0U,	// PseudoVMFLT_VV_MF4
    0U,	// PseudoVMFLT_VV_MF4_MASK
    0U,	// PseudoVMFNE_VFPR16_M1
    0U,	// PseudoVMFNE_VFPR16_M1_MASK
    0U,	// PseudoVMFNE_VFPR16_M2
    0U,	// PseudoVMFNE_VFPR16_M2_MASK
    0U,	// PseudoVMFNE_VFPR16_M4
    0U,	// PseudoVMFNE_VFPR16_M4_MASK
    0U,	// PseudoVMFNE_VFPR16_M8
    0U,	// PseudoVMFNE_VFPR16_M8_MASK
    0U,	// PseudoVMFNE_VFPR16_MF2
    0U,	// PseudoVMFNE_VFPR16_MF2_MASK
    0U,	// PseudoVMFNE_VFPR16_MF4
    0U,	// PseudoVMFNE_VFPR16_MF4_MASK
    0U,	// PseudoVMFNE_VFPR32_M1
    0U,	// PseudoVMFNE_VFPR32_M1_MASK
    0U,	// PseudoVMFNE_VFPR32_M2
    0U,	// PseudoVMFNE_VFPR32_M2_MASK
    0U,	// PseudoVMFNE_VFPR32_M4
    0U,	// PseudoVMFNE_VFPR32_M4_MASK
    0U,	// PseudoVMFNE_VFPR32_M8
    0U,	// PseudoVMFNE_VFPR32_M8_MASK
    0U,	// PseudoVMFNE_VFPR32_MF2
    0U,	// PseudoVMFNE_VFPR32_MF2_MASK
    0U,	// PseudoVMFNE_VFPR64_M1
    0U,	// PseudoVMFNE_VFPR64_M1_MASK
    0U,	// PseudoVMFNE_VFPR64_M2
    0U,	// PseudoVMFNE_VFPR64_M2_MASK
    0U,	// PseudoVMFNE_VFPR64_M4
    0U,	// PseudoVMFNE_VFPR64_M4_MASK
    0U,	// PseudoVMFNE_VFPR64_M8
    0U,	// PseudoVMFNE_VFPR64_M8_MASK
    0U,	// PseudoVMFNE_VV_M1
    0U,	// PseudoVMFNE_VV_M1_MASK
    0U,	// PseudoVMFNE_VV_M2
    0U,	// PseudoVMFNE_VV_M2_MASK
    0U,	// PseudoVMFNE_VV_M4
    0U,	// PseudoVMFNE_VV_M4_MASK
    0U,	// PseudoVMFNE_VV_M8
    0U,	// PseudoVMFNE_VV_M8_MASK
    0U,	// PseudoVMFNE_VV_MF2
    0U,	// PseudoVMFNE_VV_MF2_MASK
    0U,	// PseudoVMFNE_VV_MF4
    0U,	// PseudoVMFNE_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_M1
    0U,	// PseudoVMINU_VV_M1_MASK
    0U,	// PseudoVMINU_VV_M2
    0U,	// PseudoVMINU_VV_M2_MASK
    0U,	// PseudoVMINU_VV_M4
    0U,	// PseudoVMINU_VV_M4_MASK
    0U,	// PseudoVMINU_VV_M8
    0U,	// PseudoVMINU_VV_M8_MASK
    0U,	// PseudoVMINU_VV_MF2
    0U,	// PseudoVMINU_VV_MF2_MASK
    0U,	// PseudoVMINU_VV_MF4
    0U,	// PseudoVMINU_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_MF8
    0U,	// PseudoVMINU_VV_MF8_MASK
    0U,	// PseudoVMINU_VX_M1
    0U,	// PseudoVMINU_VX_M1_MASK
    0U,	// PseudoVMINU_VX_M2
    0U,	// PseudoVMINU_VX_M2_MASK
    0U,	// PseudoVMINU_VX_M4
    0U,	// PseudoVMINU_VX_M4_MASK
    0U,	// PseudoVMINU_VX_M8
    0U,	// PseudoVMINU_VX_M8_MASK
    0U,	// PseudoVMINU_VX_MF2
    0U,	// PseudoVMINU_VX_MF2_MASK
    0U,	// PseudoVMINU_VX_MF4
    0U,	// PseudoVMINU_VX_MF4_MASK
    0U,	// PseudoVMINU_VX_MF8
    0U,	// PseudoVMINU_VX_MF8_MASK
    0U,	// PseudoVMIN_VV_M1
    0U,	// PseudoVMIN_VV_M1_MASK
    0U,	// PseudoVMIN_VV_M2
    0U,	// PseudoVMIN_VV_M2_MASK
    0U,	// PseudoVMIN_VV_M4
    0U,	// PseudoVMIN_VV_M4_MASK
    0U,	// PseudoVMIN_VV_M8
    0U,	// PseudoVMIN_VV_M8_MASK
    0U,	// PseudoVMIN_VV_MF2
    0U,	// PseudoVMIN_VV_MF2_MASK
    0U,	// PseudoVMIN_VV_MF4
    0U,	// PseudoVMIN_VV_MF4_MASK
    0U,	// PseudoVMIN_VV_MF8
    0U,	// PseudoVMIN_VV_MF8_MASK
    0U,	// PseudoVMIN_VX_M1
    0U,	// PseudoVMIN_VX_M1_MASK
    0U,	// PseudoVMIN_VX_M2
    0U,	// PseudoVMIN_VX_M2_MASK
    0U,	// PseudoVMIN_VX_M4
    0U,	// PseudoVMIN_VX_M4_MASK
    0U,	// PseudoVMIN_VX_M8
    0U,	// PseudoVMIN_VX_M8_MASK
    0U,	// PseudoVMIN_VX_MF2
    0U,	// PseudoVMIN_VX_MF2_MASK
    0U,	// PseudoVMIN_VX_MF4
    0U,	// PseudoVMIN_VX_MF4_MASK
    0U,	// PseudoVMIN_VX_MF8
    0U,	// PseudoVMIN_VX_MF8_MASK
    0U,	// PseudoVMNAND_MM_M1
    0U,	// PseudoVMNAND_MM_M2
    0U,	// PseudoVMNAND_MM_M4
    0U,	// PseudoVMNAND_MM_M8
    0U,	// PseudoVMNAND_MM_MF2
    0U,	// PseudoVMNAND_MM_MF4
    0U,	// PseudoVMNAND_MM_MF8
    0U,	// PseudoVMNOR_MM_M1
    0U,	// PseudoVMNOR_MM_M2
    0U,	// PseudoVMNOR_MM_M4
    0U,	// PseudoVMNOR_MM_M8
    0U,	// PseudoVMNOR_MM_MF2
    0U,	// PseudoVMNOR_MM_MF4
    0U,	// PseudoVMNOR_MM_MF8
    0U,	// PseudoVMORN_MM_M1
    0U,	// PseudoVMORN_MM_M2
    0U,	// PseudoVMORN_MM_M4
    0U,	// PseudoVMORN_MM_M8
    0U,	// PseudoVMORN_MM_MF2
    0U,	// PseudoVMORN_MM_MF4
    0U,	// PseudoVMORN_MM_MF8
    0U,	// PseudoVMOR_MM_M1
    0U,	// PseudoVMOR_MM_M2
    0U,	// PseudoVMOR_MM_M4
    0U,	// PseudoVMOR_MM_M8
    0U,	// PseudoVMOR_MM_MF2
    0U,	// PseudoVMOR_MM_MF4
    0U,	// PseudoVMOR_MM_MF8
    0U,	// PseudoVMSBC_VVM_M1
    0U,	// PseudoVMSBC_VVM_M2
    0U,	// PseudoVMSBC_VVM_M4
    0U,	// PseudoVMSBC_VVM_M8
    0U,	// PseudoVMSBC_VVM_MF2
    0U,	// PseudoVMSBC_VVM_MF4
    0U,	// PseudoVMSBC_VVM_MF8
    0U,	// PseudoVMSBC_VV_M1
    0U,	// PseudoVMSBC_VV_M2
    0U,	// PseudoVMSBC_VV_M4
    0U,	// PseudoVMSBC_VV_M8
    0U,	// PseudoVMSBC_VV_MF2
    0U,	// PseudoVMSBC_VV_MF4
    0U,	// PseudoVMSBC_VV_MF8
    0U,	// PseudoVMSBC_VXM_M1
    0U,	// PseudoVMSBC_VXM_M2
    0U,	// PseudoVMSBC_VXM_M4
    0U,	// PseudoVMSBC_VXM_M8
    0U,	// PseudoVMSBC_VXM_MF2
    0U,	// PseudoVMSBC_VXM_MF4
    0U,	// PseudoVMSBC_VXM_MF8
    0U,	// PseudoVMSBC_VX_M1
    0U,	// PseudoVMSBC_VX_M2
    0U,	// PseudoVMSBC_VX_M4
    0U,	// PseudoVMSBC_VX_M8
    0U,	// PseudoVMSBC_VX_MF2
    0U,	// PseudoVMSBC_VX_MF4
    0U,	// PseudoVMSBC_VX_MF8
    0U,	// PseudoVMSBF_M_B1
    0U,	// PseudoVMSBF_M_B16
    0U,	// PseudoVMSBF_M_B16_MASK
    0U,	// PseudoVMSBF_M_B1_MASK
    0U,	// PseudoVMSBF_M_B2
    0U,	// PseudoVMSBF_M_B2_MASK
    0U,	// PseudoVMSBF_M_B32
    0U,	// PseudoVMSBF_M_B32_MASK
    0U,	// PseudoVMSBF_M_B4
    0U,	// PseudoVMSBF_M_B4_MASK
    0U,	// PseudoVMSBF_M_B64
    0U,	// PseudoVMSBF_M_B64_MASK
    0U,	// PseudoVMSBF_M_B8
    0U,	// PseudoVMSBF_M_B8_MASK
    0U,	// PseudoVMSEQ_VI_M1
    0U,	// PseudoVMSEQ_VI_M1_MASK
    0U,	// PseudoVMSEQ_VI_M2
    0U,	// PseudoVMSEQ_VI_M2_MASK
    0U,	// PseudoVMSEQ_VI_M4
    0U,	// PseudoVMSEQ_VI_M4_MASK
    0U,	// PseudoVMSEQ_VI_M8
    0U,	// PseudoVMSEQ_VI_M8_MASK
    0U,	// PseudoVMSEQ_VI_MF2
    0U,	// PseudoVMSEQ_VI_MF2_MASK
    0U,	// PseudoVMSEQ_VI_MF4
    0U,	// PseudoVMSEQ_VI_MF4_MASK
    0U,	// PseudoVMSEQ_VI_MF8
    0U,	// PseudoVMSEQ_VI_MF8_MASK
    0U,	// PseudoVMSEQ_VV_M1
    0U,	// PseudoVMSEQ_VV_M1_MASK
    0U,	// PseudoVMSEQ_VV_M2
    0U,	// PseudoVMSEQ_VV_M2_MASK
    0U,	// PseudoVMSEQ_VV_M4
    0U,	// PseudoVMSEQ_VV_M4_MASK
    0U,	// PseudoVMSEQ_VV_M8
    0U,	// PseudoVMSEQ_VV_M8_MASK
    0U,	// PseudoVMSEQ_VV_MF2
    0U,	// PseudoVMSEQ_VV_MF2_MASK
    0U,	// PseudoVMSEQ_VV_MF4
    0U,	// PseudoVMSEQ_VV_MF4_MASK
    0U,	// PseudoVMSEQ_VV_MF8
    0U,	// PseudoVMSEQ_VV_MF8_MASK
    0U,	// PseudoVMSEQ_VX_M1
    0U,	// PseudoVMSEQ_VX_M1_MASK
    0U,	// PseudoVMSEQ_VX_M2
    0U,	// PseudoVMSEQ_VX_M2_MASK
    0U,	// PseudoVMSEQ_VX_M4
    0U,	// PseudoVMSEQ_VX_M4_MASK
    0U,	// PseudoVMSEQ_VX_M8
    0U,	// PseudoVMSEQ_VX_M8_MASK
    0U,	// PseudoVMSEQ_VX_MF2
    0U,	// PseudoVMSEQ_VX_MF2_MASK
    0U,	// PseudoVMSEQ_VX_MF4
    0U,	// PseudoVMSEQ_VX_MF4_MASK
    0U,	// PseudoVMSEQ_VX_MF8
    0U,	// PseudoVMSEQ_VX_MF8_MASK
    0U,	// PseudoVMSET_M_B1
    0U,	// PseudoVMSET_M_B16
    0U,	// PseudoVMSET_M_B2
    0U,	// PseudoVMSET_M_B32
    0U,	// PseudoVMSET_M_B4
    0U,	// PseudoVMSET_M_B64
    0U,	// PseudoVMSET_M_B8
    1U,	// PseudoVMSGEU_VI
    0U,	// PseudoVMSGEU_VX
    1U,	// PseudoVMSGEU_VX_M
    5U,	// PseudoVMSGEU_VX_M_T
    1U,	// PseudoVMSGE_VI
    0U,	// PseudoVMSGE_VX
    1U,	// PseudoVMSGE_VX_M
    5U,	// PseudoVMSGE_VX_M_T
    0U,	// PseudoVMSGTU_VI_M1
    0U,	// PseudoVMSGTU_VI_M1_MASK
    0U,	// PseudoVMSGTU_VI_M2
    0U,	// PseudoVMSGTU_VI_M2_MASK
    0U,	// PseudoVMSGTU_VI_M4
    0U,	// PseudoVMSGTU_VI_M4_MASK
    0U,	// PseudoVMSGTU_VI_M8
    0U,	// PseudoVMSGTU_VI_M8_MASK
    0U,	// PseudoVMSGTU_VI_MF2
    0U,	// PseudoVMSGTU_VI_MF2_MASK
    0U,	// PseudoVMSGTU_VI_MF4
    0U,	// PseudoVMSGTU_VI_MF4_MASK
    0U,	// PseudoVMSGTU_VI_MF8
    0U,	// PseudoVMSGTU_VI_MF8_MASK
    0U,	// PseudoVMSGTU_VX_M1
    0U,	// PseudoVMSGTU_VX_M1_MASK
    0U,	// PseudoVMSGTU_VX_M2
    0U,	// PseudoVMSGTU_VX_M2_MASK
    0U,	// PseudoVMSGTU_VX_M4
    0U,	// PseudoVMSGTU_VX_M4_MASK
    0U,	// PseudoVMSGTU_VX_M8
    0U,	// PseudoVMSGTU_VX_M8_MASK
    0U,	// PseudoVMSGTU_VX_MF2
    0U,	// PseudoVMSGTU_VX_MF2_MASK
    0U,	// PseudoVMSGTU_VX_MF4
    0U,	// PseudoVMSGTU_VX_MF4_MASK
    0U,	// PseudoVMSGTU_VX_MF8
    0U,	// PseudoVMSGTU_VX_MF8_MASK
    0U,	// PseudoVMSGT_VI_M1
    0U,	// PseudoVMSGT_VI_M1_MASK
    0U,	// PseudoVMSGT_VI_M2
    0U,	// PseudoVMSGT_VI_M2_MASK
    0U,	// PseudoVMSGT_VI_M4
    0U,	// PseudoVMSGT_VI_M4_MASK
    0U,	// PseudoVMSGT_VI_M8
    0U,	// PseudoVMSGT_VI_M8_MASK
    0U,	// PseudoVMSGT_VI_MF2
    0U,	// PseudoVMSGT_VI_MF2_MASK
    0U,	// PseudoVMSGT_VI_MF4
    0U,	// PseudoVMSGT_VI_MF4_MASK
    0U,	// PseudoVMSGT_VI_MF8
    0U,	// PseudoVMSGT_VI_MF8_MASK
    0U,	// PseudoVMSGT_VX_M1
    0U,	// PseudoVMSGT_VX_M1_MASK
    0U,	// PseudoVMSGT_VX_M2
    0U,	// PseudoVMSGT_VX_M2_MASK
    0U,	// PseudoVMSGT_VX_M4
    0U,	// PseudoVMSGT_VX_M4_MASK
    0U,	// PseudoVMSGT_VX_M8
    0U,	// PseudoVMSGT_VX_M8_MASK
    0U,	// PseudoVMSGT_VX_MF2
    0U,	// PseudoVMSGT_VX_MF2_MASK
    0U,	// PseudoVMSGT_VX_MF4
    0U,	// PseudoVMSGT_VX_MF4_MASK
    0U,	// PseudoVMSGT_VX_MF8
    0U,	// PseudoVMSGT_VX_MF8_MASK
    0U,	// PseudoVMSIF_M_B1
    0U,	// PseudoVMSIF_M_B16
    0U,	// PseudoVMSIF_M_B16_MASK
    0U,	// PseudoVMSIF_M_B1_MASK
    0U,	// PseudoVMSIF_M_B2
    0U,	// PseudoVMSIF_M_B2_MASK
    0U,	// PseudoVMSIF_M_B32
    0U,	// PseudoVMSIF_M_B32_MASK
    0U,	// PseudoVMSIF_M_B4
    0U,	// PseudoVMSIF_M_B4_MASK
    0U,	// PseudoVMSIF_M_B64
    0U,	// PseudoVMSIF_M_B64_MASK
    0U,	// PseudoVMSIF_M_B8
    0U,	// PseudoVMSIF_M_B8_MASK
    0U,	// PseudoVMSLEU_VI_M1
    0U,	// PseudoVMSLEU_VI_M1_MASK
    0U,	// PseudoVMSLEU_VI_M2
    0U,	// PseudoVMSLEU_VI_M2_MASK
    0U,	// PseudoVMSLEU_VI_M4
    0U,	// PseudoVMSLEU_VI_M4_MASK
    0U,	// PseudoVMSLEU_VI_M8
    0U,	// PseudoVMSLEU_VI_M8_MASK
    0U,	// PseudoVMSLEU_VI_MF2
    0U,	// PseudoVMSLEU_VI_MF2_MASK
    0U,	// PseudoVMSLEU_VI_MF4
    0U,	// PseudoVMSLEU_VI_MF4_MASK
    0U,	// PseudoVMSLEU_VI_MF8
    0U,	// PseudoVMSLEU_VI_MF8_MASK
    0U,	// PseudoVMSLEU_VV_M1
    0U,	// PseudoVMSLEU_VV_M1_MASK
    0U,	// PseudoVMSLEU_VV_M2
    0U,	// PseudoVMSLEU_VV_M2_MASK
    0U,	// PseudoVMSLEU_VV_M4
    0U,	// PseudoVMSLEU_VV_M4_MASK
    0U,	// PseudoVMSLEU_VV_M8
    0U,	// PseudoVMSLEU_VV_M8_MASK
    0U,	// PseudoVMSLEU_VV_MF2
    0U,	// PseudoVMSLEU_VV_MF2_MASK
    0U,	// PseudoVMSLEU_VV_MF4
    0U,	// PseudoVMSLEU_VV_MF4_MASK
    0U,	// PseudoVMSLEU_VV_MF8
    0U,	// PseudoVMSLEU_VV_MF8_MASK
    0U,	// PseudoVMSLEU_VX_M1
    0U,	// PseudoVMSLEU_VX_M1_MASK
    0U,	// PseudoVMSLEU_VX_M2
    0U,	// PseudoVMSLEU_VX_M2_MASK
    0U,	// PseudoVMSLEU_VX_M4
    0U,	// PseudoVMSLEU_VX_M4_MASK
    0U,	// PseudoVMSLEU_VX_M8
    0U,	// PseudoVMSLEU_VX_M8_MASK
    0U,	// PseudoVMSLEU_VX_MF2
    0U,	// PseudoVMSLEU_VX_MF2_MASK
    0U,	// PseudoVMSLEU_VX_MF4
    0U,	// PseudoVMSLEU_VX_MF4_MASK
    0U,	// PseudoVMSLEU_VX_MF8
    0U,	// PseudoVMSLEU_VX_MF8_MASK
    0U,	// PseudoVMSLE_VI_M1
    0U,	// PseudoVMSLE_VI_M1_MASK
    0U,	// PseudoVMSLE_VI_M2
    0U,	// PseudoVMSLE_VI_M2_MASK
    0U,	// PseudoVMSLE_VI_M4
    0U,	// PseudoVMSLE_VI_M4_MASK
    0U,	// PseudoVMSLE_VI_M8
    0U,	// PseudoVMSLE_VI_M8_MASK
    0U,	// PseudoVMSLE_VI_MF2
    0U,	// PseudoVMSLE_VI_MF2_MASK
    0U,	// PseudoVMSLE_VI_MF4
    0U,	// PseudoVMSLE_VI_MF4_MASK
    0U,	// PseudoVMSLE_VI_MF8
    0U,	// PseudoVMSLE_VI_MF8_MASK
    0U,	// PseudoVMSLE_VV_M1
    0U,	// PseudoVMSLE_VV_M1_MASK
    0U,	// PseudoVMSLE_VV_M2
    0U,	// PseudoVMSLE_VV_M2_MASK
    0U,	// PseudoVMSLE_VV_M4
    0U,	// PseudoVMSLE_VV_M4_MASK
    0U,	// PseudoVMSLE_VV_M8
    0U,	// PseudoVMSLE_VV_M8_MASK
    0U,	// PseudoVMSLE_VV_MF2
    0U,	// PseudoVMSLE_VV_MF2_MASK
    0U,	// PseudoVMSLE_VV_MF4
    0U,	// PseudoVMSLE_VV_MF4_MASK
    0U,	// PseudoVMSLE_VV_MF8
    0U,	// PseudoVMSLE_VV_MF8_MASK
    0U,	// PseudoVMSLE_VX_M1
    0U,	// PseudoVMSLE_VX_M1_MASK
    0U,	// PseudoVMSLE_VX_M2
    0U,	// PseudoVMSLE_VX_M2_MASK
    0U,	// PseudoVMSLE_VX_M4
    0U,	// PseudoVMSLE_VX_M4_MASK
    0U,	// PseudoVMSLE_VX_M8
    0U,	// PseudoVMSLE_VX_M8_MASK
    0U,	// PseudoVMSLE_VX_MF2
    0U,	// PseudoVMSLE_VX_MF2_MASK
    0U,	// PseudoVMSLE_VX_MF4
    0U,	// PseudoVMSLE_VX_MF4_MASK
    0U,	// PseudoVMSLE_VX_MF8
    0U,	// PseudoVMSLE_VX_MF8_MASK
    1U,	// PseudoVMSLTU_VI
    0U,	// PseudoVMSLTU_VV_M1
    0U,	// PseudoVMSLTU_VV_M1_MASK
    0U,	// PseudoVMSLTU_VV_M2
    0U,	// PseudoVMSLTU_VV_M2_MASK
    0U,	// PseudoVMSLTU_VV_M4
    0U,	// PseudoVMSLTU_VV_M4_MASK
    0U,	// PseudoVMSLTU_VV_M8
    0U,	// PseudoVMSLTU_VV_M8_MASK
    0U,	// PseudoVMSLTU_VV_MF2
    0U,	// PseudoVMSLTU_VV_MF2_MASK
    0U,	// PseudoVMSLTU_VV_MF4
    0U,	// PseudoVMSLTU_VV_MF4_MASK
    0U,	// PseudoVMSLTU_VV_MF8
    0U,	// PseudoVMSLTU_VV_MF8_MASK
    0U,	// PseudoVMSLTU_VX_M1
    0U,	// PseudoVMSLTU_VX_M1_MASK
    0U,	// PseudoVMSLTU_VX_M2
    0U,	// PseudoVMSLTU_VX_M2_MASK
    0U,	// PseudoVMSLTU_VX_M4
    0U,	// PseudoVMSLTU_VX_M4_MASK
    0U,	// PseudoVMSLTU_VX_M8
    0U,	// PseudoVMSLTU_VX_M8_MASK
    0U,	// PseudoVMSLTU_VX_MF2
    0U,	// PseudoVMSLTU_VX_MF2_MASK
    0U,	// PseudoVMSLTU_VX_MF4
    0U,	// PseudoVMSLTU_VX_MF4_MASK
    0U,	// PseudoVMSLTU_VX_MF8
    0U,	// PseudoVMSLTU_VX_MF8_MASK
    1U,	// PseudoVMSLT_VI
    0U,	// PseudoVMSLT_VV_M1
    0U,	// PseudoVMSLT_VV_M1_MASK
    0U,	// PseudoVMSLT_VV_M2
    0U,	// PseudoVMSLT_VV_M2_MASK
    0U,	// PseudoVMSLT_VV_M4
    0U,	// PseudoVMSLT_VV_M4_MASK
    0U,	// PseudoVMSLT_VV_M8
    0U,	// PseudoVMSLT_VV_M8_MASK
    0U,	// PseudoVMSLT_VV_MF2
    0U,	// PseudoVMSLT_VV_MF2_MASK
    0U,	// PseudoVMSLT_VV_MF4
    0U,	// PseudoVMSLT_VV_MF4_MASK
    0U,	// PseudoVMSLT_VV_MF8
    0U,	// PseudoVMSLT_VV_MF8_MASK
    0U,	// PseudoVMSLT_VX_M1
    0U,	// PseudoVMSLT_VX_M1_MASK
    0U,	// PseudoVMSLT_VX_M2
    0U,	// PseudoVMSLT_VX_M2_MASK
    0U,	// PseudoVMSLT_VX_M4
    0U,	// PseudoVMSLT_VX_M4_MASK
    0U,	// PseudoVMSLT_VX_M8
    0U,	// PseudoVMSLT_VX_M8_MASK
    0U,	// PseudoVMSLT_VX_MF2
    0U,	// PseudoVMSLT_VX_MF2_MASK
    0U,	// PseudoVMSLT_VX_MF4
    0U,	// PseudoVMSLT_VX_MF4_MASK
    0U,	// PseudoVMSLT_VX_MF8
    0U,	// PseudoVMSLT_VX_MF8_MASK
    0U,	// PseudoVMSNE_VI_M1
    0U,	// PseudoVMSNE_VI_M1_MASK
    0U,	// PseudoVMSNE_VI_M2
    0U,	// PseudoVMSNE_VI_M2_MASK
    0U,	// PseudoVMSNE_VI_M4
    0U,	// PseudoVMSNE_VI_M4_MASK
    0U,	// PseudoVMSNE_VI_M8
    0U,	// PseudoVMSNE_VI_M8_MASK
    0U,	// PseudoVMSNE_VI_MF2
    0U,	// PseudoVMSNE_VI_MF2_MASK
    0U,	// PseudoVMSNE_VI_MF4
    0U,	// PseudoVMSNE_VI_MF4_MASK
    0U,	// PseudoVMSNE_VI_MF8
    0U,	// PseudoVMSNE_VI_MF8_MASK
    0U,	// PseudoVMSNE_VV_M1
    0U,	// PseudoVMSNE_VV_M1_MASK
    0U,	// PseudoVMSNE_VV_M2
    0U,	// PseudoVMSNE_VV_M2_MASK
    0U,	// PseudoVMSNE_VV_M4
    0U,	// PseudoVMSNE_VV_M4_MASK
    0U,	// PseudoVMSNE_VV_M8
    0U,	// PseudoVMSNE_VV_M8_MASK
    0U,	// PseudoVMSNE_VV_MF2
    0U,	// PseudoVMSNE_VV_MF2_MASK
    0U,	// PseudoVMSNE_VV_MF4
    0U,	// PseudoVMSNE_VV_MF4_MASK
    0U,	// PseudoVMSNE_VV_MF8
    0U,	// PseudoVMSNE_VV_MF8_MASK
    0U,	// PseudoVMSNE_VX_M1
    0U,	// PseudoVMSNE_VX_M1_MASK
    0U,	// PseudoVMSNE_VX_M2
    0U,	// PseudoVMSNE_VX_M2_MASK
    0U,	// PseudoVMSNE_VX_M4
    0U,	// PseudoVMSNE_VX_M4_MASK
    0U,	// PseudoVMSNE_VX_M8
    0U,	// PseudoVMSNE_VX_M8_MASK
    0U,	// PseudoVMSNE_VX_MF2
    0U,	// PseudoVMSNE_VX_MF2_MASK
    0U,	// PseudoVMSNE_VX_MF4
    0U,	// PseudoVMSNE_VX_MF4_MASK
    0U,	// PseudoVMSNE_VX_MF8
    0U,	// PseudoVMSNE_VX_MF8_MASK
    0U,	// PseudoVMSOF_M_B1
    0U,	// PseudoVMSOF_M_B16
    0U,	// PseudoVMSOF_M_B16_MASK
    0U,	// PseudoVMSOF_M_B1_MASK
    0U,	// PseudoVMSOF_M_B2
    0U,	// PseudoVMSOF_M_B2_MASK
    0U,	// PseudoVMSOF_M_B32
    0U,	// PseudoVMSOF_M_B32_MASK
    0U,	// PseudoVMSOF_M_B4
    0U,	// PseudoVMSOF_M_B4_MASK
    0U,	// PseudoVMSOF_M_B64
    0U,	// PseudoVMSOF_M_B64_MASK
    0U,	// PseudoVMSOF_M_B8
    0U,	// PseudoVMSOF_M_B8_MASK
    0U,	// PseudoVMULHSU_VV_M1
    0U,	// PseudoVMULHSU_VV_M1_MASK
    0U,	// PseudoVMULHSU_VV_M2
    0U,	// PseudoVMULHSU_VV_M2_MASK
    0U,	// PseudoVMULHSU_VV_M4
    0U,	// PseudoVMULHSU_VV_M4_MASK
    0U,	// PseudoVMULHSU_VV_M8
    0U,	// PseudoVMULHSU_VV_M8_MASK
    0U,	// PseudoVMULHSU_VV_MF2
    0U,	// PseudoVMULHSU_VV_MF2_MASK
    0U,	// PseudoVMULHSU_VV_MF4
    0U,	// PseudoVMULHSU_VV_MF4_MASK
    0U,	// PseudoVMULHSU_VV_MF8
    0U,	// PseudoVMULHSU_VV_MF8_MASK
    0U,	// PseudoVMULHSU_VX_M1
    0U,	// PseudoVMULHSU_VX_M1_MASK
    0U,	// PseudoVMULHSU_VX_M2
    0U,	// PseudoVMULHSU_VX_M2_MASK
    0U,	// PseudoVMULHSU_VX_M4
    0U,	// PseudoVMULHSU_VX_M4_MASK
    0U,	// PseudoVMULHSU_VX_M8
    0U,	// PseudoVMULHSU_VX_M8_MASK
    0U,	// PseudoVMULHSU_VX_MF2
    0U,	// PseudoVMULHSU_VX_MF2_MASK
    0U,	// PseudoVMULHSU_VX_MF4
    0U,	// PseudoVMULHSU_VX_MF4_MASK
    0U,	// PseudoVMULHSU_VX_MF8
    0U,	// PseudoVMULHSU_VX_MF8_MASK
    0U,	// PseudoVMULHU_VV_M1
    0U,	// PseudoVMULHU_VV_M1_MASK
    0U,	// PseudoVMULHU_VV_M2
    0U,	// PseudoVMULHU_VV_M2_MASK
    0U,	// PseudoVMULHU_VV_M4
    0U,	// PseudoVMULHU_VV_M4_MASK
    0U,	// PseudoVMULHU_VV_M8
    0U,	// PseudoVMULHU_VV_M8_MASK
    0U,	// PseudoVMULHU_VV_MF2
    0U,	// PseudoVMULHU_VV_MF2_MASK
    0U,	// PseudoVMULHU_VV_MF4
    0U,	// PseudoVMULHU_VV_MF4_MASK
    0U,	// PseudoVMULHU_VV_MF8
    0U,	// PseudoVMULHU_VV_MF8_MASK
    0U,	// PseudoVMULHU_VX_M1
    0U,	// PseudoVMULHU_VX_M1_MASK
    0U,	// PseudoVMULHU_VX_M2
    0U,	// PseudoVMULHU_VX_M2_MASK
    0U,	// PseudoVMULHU_VX_M4
    0U,	// PseudoVMULHU_VX_M4_MASK
    0U,	// PseudoVMULHU_VX_M8
    0U,	// PseudoVMULHU_VX_M8_MASK
    0U,	// PseudoVMULHU_VX_MF2
    0U,	// PseudoVMULHU_VX_MF2_MASK
    0U,	// PseudoVMULHU_VX_MF4
    0U,	// PseudoVMULHU_VX_MF4_MASK
    0U,	// PseudoVMULHU_VX_MF8
    0U,	// PseudoVMULHU_VX_MF8_MASK
    0U,	// PseudoVMULH_VV_M1
    0U,	// PseudoVMULH_VV_M1_MASK
    0U,	// PseudoVMULH_VV_M2
    0U,	// PseudoVMULH_VV_M2_MASK
    0U,	// PseudoVMULH_VV_M4
    0U,	// PseudoVMULH_VV_M4_MASK
    0U,	// PseudoVMULH_VV_M8
    0U,	// PseudoVMULH_VV_M8_MASK
    0U,	// PseudoVMULH_VV_MF2
    0U,	// PseudoVMULH_VV_MF2_MASK
    0U,	// PseudoVMULH_VV_MF4
    0U,	// PseudoVMULH_VV_MF4_MASK
    0U,	// PseudoVMULH_VV_MF8
    0U,	// PseudoVMULH_VV_MF8_MASK
    0U,	// PseudoVMULH_VX_M1
    0U,	// PseudoVMULH_VX_M1_MASK
    0U,	// PseudoVMULH_VX_M2
    0U,	// PseudoVMULH_VX_M2_MASK
    0U,	// PseudoVMULH_VX_M4
    0U,	// PseudoVMULH_VX_M4_MASK
    0U,	// PseudoVMULH_VX_M8
    0U,	// PseudoVMULH_VX_M8_MASK
    0U,	// PseudoVMULH_VX_MF2
    0U,	// PseudoVMULH_VX_MF2_MASK
    0U,	// PseudoVMULH_VX_MF4
    0U,	// PseudoVMULH_VX_MF4_MASK
    0U,	// PseudoVMULH_VX_MF8
    0U,	// PseudoVMULH_VX_MF8_MASK
    0U,	// PseudoVMUL_VV_M1
    0U,	// PseudoVMUL_VV_M1_MASK
    0U,	// PseudoVMUL_VV_M2
    0U,	// PseudoVMUL_VV_M2_MASK
    0U,	// PseudoVMUL_VV_M4
    0U,	// PseudoVMUL_VV_M4_MASK
    0U,	// PseudoVMUL_VV_M8
    0U,	// PseudoVMUL_VV_M8_MASK
    0U,	// PseudoVMUL_VV_MF2
    0U,	// PseudoVMUL_VV_MF2_MASK
    0U,	// PseudoVMUL_VV_MF4
    0U,	// PseudoVMUL_VV_MF4_MASK
    0U,	// PseudoVMUL_VV_MF8
    0U,	// PseudoVMUL_VV_MF8_MASK
    0U,	// PseudoVMUL_VX_M1
    0U,	// PseudoVMUL_VX_M1_MASK
    0U,	// PseudoVMUL_VX_M2
    0U,	// PseudoVMUL_VX_M2_MASK
    0U,	// PseudoVMUL_VX_M4
    0U,	// PseudoVMUL_VX_M4_MASK
    0U,	// PseudoVMUL_VX_M8
    0U,	// PseudoVMUL_VX_M8_MASK
    0U,	// PseudoVMUL_VX_MF2
    0U,	// PseudoVMUL_VX_MF2_MASK
    0U,	// PseudoVMUL_VX_MF4
    0U,	// PseudoVMUL_VX_MF4_MASK
    0U,	// PseudoVMUL_VX_MF8
    0U,	// PseudoVMUL_VX_MF8_MASK
    0U,	// PseudoVMV_S_X
    0U,	// PseudoVMV_V_I_M1
    0U,	// PseudoVMV_V_I_M2
    0U,	// PseudoVMV_V_I_M4
    0U,	// PseudoVMV_V_I_M8
    0U,	// PseudoVMV_V_I_MF2
    0U,	// PseudoVMV_V_I_MF4
    0U,	// PseudoVMV_V_I_MF8
    0U,	// PseudoVMV_V_V_M1
    0U,	// PseudoVMV_V_V_M2
    0U,	// PseudoVMV_V_V_M4
    0U,	// PseudoVMV_V_V_M8
    0U,	// PseudoVMV_V_V_MF2
    0U,	// PseudoVMV_V_V_MF4
    0U,	// PseudoVMV_V_V_MF8
    0U,	// PseudoVMV_V_X_M1
    0U,	// PseudoVMV_V_X_M2
    0U,	// PseudoVMV_V_X_M4
    0U,	// PseudoVMV_V_X_M8
    0U,	// PseudoVMV_V_X_MF2
    0U,	// PseudoVMV_V_X_MF4
    0U,	// PseudoVMV_V_X_MF8
    0U,	// PseudoVMV_X_S
    0U,	// PseudoVMXNOR_MM_M1
    0U,	// PseudoVMXNOR_MM_M2
    0U,	// PseudoVMXNOR_MM_M4
    0U,	// PseudoVMXNOR_MM_M8
    0U,	// PseudoVMXNOR_MM_MF2
    0U,	// PseudoVMXNOR_MM_MF4
    0U,	// PseudoVMXNOR_MM_MF8
    0U,	// PseudoVMXOR_MM_M1
    0U,	// PseudoVMXOR_MM_M2
    0U,	// PseudoVMXOR_MM_M4
    0U,	// PseudoVMXOR_MM_M8
    0U,	// PseudoVMXOR_MM_MF2
    0U,	// PseudoVMXOR_MM_MF4
    0U,	// PseudoVMXOR_MM_MF8
    0U,	// PseudoVNCLIPU_WI_M1
    0U,	// PseudoVNCLIPU_WI_M1_MASK
    0U,	// PseudoVNCLIPU_WI_M2
    0U,	// PseudoVNCLIPU_WI_M2_MASK
    0U,	// PseudoVNCLIPU_WI_M4
    0U,	// PseudoVNCLIPU_WI_M4_MASK
    0U,	// PseudoVNCLIPU_WI_MF2
    0U,	// PseudoVNCLIPU_WI_MF2_MASK
    0U,	// PseudoVNCLIPU_WI_MF4
    0U,	// PseudoVNCLIPU_WI_MF4_MASK
    0U,	// PseudoVNCLIPU_WI_MF8
    0U,	// PseudoVNCLIPU_WI_MF8_MASK
    0U,	// PseudoVNCLIPU_WV_M1
    0U,	// PseudoVNCLIPU_WV_M1_MASK
    0U,	// PseudoVNCLIPU_WV_M2
    0U,	// PseudoVNCLIPU_WV_M2_MASK
    0U,	// PseudoVNCLIPU_WV_M4
    0U,	// PseudoVNCLIPU_WV_M4_MASK
    0U,	// PseudoVNCLIPU_WV_MF2
    0U,	// PseudoVNCLIPU_WV_MF2_MASK
    0U,	// PseudoVNCLIPU_WV_MF4
    0U,	// PseudoVNCLIPU_WV_MF4_MASK
    0U,	// PseudoVNCLIPU_WV_MF8
    0U,	// PseudoVNCLIPU_WV_MF8_MASK
    0U,	// PseudoVNCLIPU_WX_M1
    0U,	// PseudoVNCLIPU_WX_M1_MASK
    0U,	// PseudoVNCLIPU_WX_M2
    0U,	// PseudoVNCLIPU_WX_M2_MASK
    0U,	// PseudoVNCLIPU_WX_M4
    0U,	// PseudoVNCLIPU_WX_M4_MASK
    0U,	// PseudoVNCLIPU_WX_MF2
    0U,	// PseudoVNCLIPU_WX_MF2_MASK
    0U,	// PseudoVNCLIPU_WX_MF4
    0U,	// PseudoVNCLIPU_WX_MF4_MASK
    0U,	// PseudoVNCLIPU_WX_MF8
    0U,	// PseudoVNCLIPU_WX_MF8_MASK
    0U,	// PseudoVNCLIP_WI_M1
    0U,	// PseudoVNCLIP_WI_M1_MASK
    0U,	// PseudoVNCLIP_WI_M2
    0U,	// PseudoVNCLIP_WI_M2_MASK
    0U,	// PseudoVNCLIP_WI_M4
    0U,	// PseudoVNCLIP_WI_M4_MASK
    0U,	// PseudoVNCLIP_WI_MF2
    0U,	// PseudoVNCLIP_WI_MF2_MASK
    0U,	// PseudoVNCLIP_WI_MF4
    0U,	// PseudoVNCLIP_WI_MF4_MASK
    0U,	// PseudoVNCLIP_WI_MF8
    0U,	// PseudoVNCLIP_WI_MF8_MASK
    0U,	// PseudoVNCLIP_WV_M1
    0U,	// PseudoVNCLIP_WV_M1_MASK
    0U,	// PseudoVNCLIP_WV_M2
    0U,	// PseudoVNCLIP_WV_M2_MASK
    0U,	// PseudoVNCLIP_WV_M4
    0U,	// PseudoVNCLIP_WV_M4_MASK
    0U,	// PseudoVNCLIP_WV_MF2
    0U,	// PseudoVNCLIP_WV_MF2_MASK
    0U,	// PseudoVNCLIP_WV_MF4
    0U,	// PseudoVNCLIP_WV_MF4_MASK
    0U,	// PseudoVNCLIP_WV_MF8
    0U,	// PseudoVNCLIP_WV_MF8_MASK
    0U,	// PseudoVNCLIP_WX_M1
    0U,	// PseudoVNCLIP_WX_M1_MASK
    0U,	// PseudoVNCLIP_WX_M2
    0U,	// PseudoVNCLIP_WX_M2_MASK
    0U,	// PseudoVNCLIP_WX_M4
    0U,	// PseudoVNCLIP_WX_M4_MASK
    0U,	// PseudoVNCLIP_WX_MF2
    0U,	// PseudoVNCLIP_WX_MF2_MASK
    0U,	// PseudoVNCLIP_WX_MF4
    0U,	// PseudoVNCLIP_WX_MF4_MASK
    0U,	// PseudoVNCLIP_WX_MF8
    0U,	// PseudoVNCLIP_WX_MF8_MASK
    0U,	// PseudoVNMSAC_VV_M1
    0U,	// PseudoVNMSAC_VV_M1_MASK
    0U,	// PseudoVNMSAC_VV_M2
    0U,	// PseudoVNMSAC_VV_M2_MASK
    0U,	// PseudoVNMSAC_VV_M4
    0U,	// PseudoVNMSAC_VV_M4_MASK
    0U,	// PseudoVNMSAC_VV_M8
    0U,	// PseudoVNMSAC_VV_M8_MASK
    0U,	// PseudoVNMSAC_VV_MF2
    0U,	// PseudoVNMSAC_VV_MF2_MASK
    0U,	// PseudoVNMSAC_VV_MF4
    0U,	// PseudoVNMSAC_VV_MF4_MASK
    0U,	// PseudoVNMSAC_VV_MF8
    0U,	// PseudoVNMSAC_VV_MF8_MASK
    0U,	// PseudoVNMSAC_VX_M1
    0U,	// PseudoVNMSAC_VX_M1_MASK
    0U,	// PseudoVNMSAC_VX_M2
    0U,	// PseudoVNMSAC_VX_M2_MASK
    0U,	// PseudoVNMSAC_VX_M4
    0U,	// PseudoVNMSAC_VX_M4_MASK
    0U,	// PseudoVNMSAC_VX_M8
    0U,	// PseudoVNMSAC_VX_M8_MASK
    0U,	// PseudoVNMSAC_VX_MF2
    0U,	// PseudoVNMSAC_VX_MF2_MASK
    0U,	// PseudoVNMSAC_VX_MF4
    0U,	// PseudoVNMSAC_VX_MF4_MASK
    0U,	// PseudoVNMSAC_VX_MF8
    0U,	// PseudoVNMSAC_VX_MF8_MASK
    0U,	// PseudoVNMSUB_VV_M1
    0U,	// PseudoVNMSUB_VV_M1_MASK
    0U,	// PseudoVNMSUB_VV_M2
    0U,	// PseudoVNMSUB_VV_M2_MASK
    0U,	// PseudoVNMSUB_VV_M4
    0U,	// PseudoVNMSUB_VV_M4_MASK
    0U,	// PseudoVNMSUB_VV_M8
    0U,	// PseudoVNMSUB_VV_M8_MASK
    0U,	// PseudoVNMSUB_VV_MF2
    0U,	// PseudoVNMSUB_VV_MF2_MASK
    0U,	// PseudoVNMSUB_VV_MF4
    0U,	// PseudoVNMSUB_VV_MF4_MASK
    0U,	// PseudoVNMSUB_VV_MF8
    0U,	// PseudoVNMSUB_VV_MF8_MASK
    0U,	// PseudoVNMSUB_VX_M1
    0U,	// PseudoVNMSUB_VX_M1_MASK
    0U,	// PseudoVNMSUB_VX_M2
    0U,	// PseudoVNMSUB_VX_M2_MASK
    0U,	// PseudoVNMSUB_VX_M4
    0U,	// PseudoVNMSUB_VX_M4_MASK
    0U,	// PseudoVNMSUB_VX_M8
    0U,	// PseudoVNMSUB_VX_M8_MASK
    0U,	// PseudoVNMSUB_VX_MF2
    0U,	// PseudoVNMSUB_VX_MF2_MASK
    0U,	// PseudoVNMSUB_VX_MF4
    0U,	// PseudoVNMSUB_VX_MF4_MASK
    0U,	// PseudoVNMSUB_VX_MF8
    0U,	// PseudoVNMSUB_VX_MF8_MASK
    0U,	// PseudoVNSRA_WI_M1
    0U,	// PseudoVNSRA_WI_M1_MASK
    0U,	// PseudoVNSRA_WI_M2
    0U,	// PseudoVNSRA_WI_M2_MASK
    0U,	// PseudoVNSRA_WI_M4
    0U,	// PseudoVNSRA_WI_M4_MASK
    0U,	// PseudoVNSRA_WI_MF2
    0U,	// PseudoVNSRA_WI_MF2_MASK
    0U,	// PseudoVNSRA_WI_MF4
    0U,	// PseudoVNSRA_WI_MF4_MASK
    0U,	// PseudoVNSRA_WI_MF8
    0U,	// PseudoVNSRA_WI_MF8_MASK
    0U,	// PseudoVNSRA_WV_M1
    0U,	// PseudoVNSRA_WV_M1_MASK
    0U,	// PseudoVNSRA_WV_M2
    0U,	// PseudoVNSRA_WV_M2_MASK
    0U,	// PseudoVNSRA_WV_M4
    0U,	// PseudoVNSRA_WV_M4_MASK
    0U,	// PseudoVNSRA_WV_MF2
    0U,	// PseudoVNSRA_WV_MF2_MASK
    0U,	// PseudoVNSRA_WV_MF4
    0U,	// PseudoVNSRA_WV_MF4_MASK
    0U,	// PseudoVNSRA_WV_MF8
    0U,	// PseudoVNSRA_WV_MF8_MASK
    0U,	// PseudoVNSRA_WX_M1
    0U,	// PseudoVNSRA_WX_M1_MASK
    0U,	// PseudoVNSRA_WX_M2
    0U,	// PseudoVNSRA_WX_M2_MASK
    0U,	// PseudoVNSRA_WX_M4
    0U,	// PseudoVNSRA_WX_M4_MASK
    0U,	// PseudoVNSRA_WX_MF2
    0U,	// PseudoVNSRA_WX_MF2_MASK
    0U,	// PseudoVNSRA_WX_MF4
    0U,	// PseudoVNSRA_WX_MF4_MASK
    0U,	// PseudoVNSRA_WX_MF8
    0U,	// PseudoVNSRA_WX_MF8_MASK
    0U,	// PseudoVNSRL_WI_M1
    0U,	// PseudoVNSRL_WI_M1_MASK
    0U,	// PseudoVNSRL_WI_M2
    0U,	// PseudoVNSRL_WI_M2_MASK
    0U,	// PseudoVNSRL_WI_M4
    0U,	// PseudoVNSRL_WI_M4_MASK
    0U,	// PseudoVNSRL_WI_MF2
    0U,	// PseudoVNSRL_WI_MF2_MASK
    0U,	// PseudoVNSRL_WI_MF4
    0U,	// PseudoVNSRL_WI_MF4_MASK
    0U,	// PseudoVNSRL_WI_MF8
    0U,	// PseudoVNSRL_WI_MF8_MASK
    0U,	// PseudoVNSRL_WV_M1
    0U,	// PseudoVNSRL_WV_M1_MASK
    0U,	// PseudoVNSRL_WV_M2
    0U,	// PseudoVNSRL_WV_M2_MASK
    0U,	// PseudoVNSRL_WV_M4
    0U,	// PseudoVNSRL_WV_M4_MASK
    0U,	// PseudoVNSRL_WV_MF2
    0U,	// PseudoVNSRL_WV_MF2_MASK
    0U,	// PseudoVNSRL_WV_MF4
    0U,	// PseudoVNSRL_WV_MF4_MASK
    0U,	// PseudoVNSRL_WV_MF8
    0U,	// PseudoVNSRL_WV_MF8_MASK
    0U,	// PseudoVNSRL_WX_M1
    0U,	// PseudoVNSRL_WX_M1_MASK
    0U,	// PseudoVNSRL_WX_M2
    0U,	// PseudoVNSRL_WX_M2_MASK
    0U,	// PseudoVNSRL_WX_M4
    0U,	// PseudoVNSRL_WX_M4_MASK
    0U,	// PseudoVNSRL_WX_MF2
    0U,	// PseudoVNSRL_WX_MF2_MASK
    0U,	// PseudoVNSRL_WX_MF4
    0U,	// PseudoVNSRL_WX_MF4_MASK
    0U,	// PseudoVNSRL_WX_MF8
    0U,	// PseudoVNSRL_WX_MF8_MASK
    0U,	// PseudoVOR_VI_M1
    0U,	// PseudoVOR_VI_M1_MASK
    0U,	// PseudoVOR_VI_M2
    0U,	// PseudoVOR_VI_M2_MASK
    0U,	// PseudoVOR_VI_M4
    0U,	// PseudoVOR_VI_M4_MASK
    0U,	// PseudoVOR_VI_M8
    0U,	// PseudoVOR_VI_M8_MASK
    0U,	// PseudoVOR_VI_MF2
    0U,	// PseudoVOR_VI_MF2_MASK
    0U,	// PseudoVOR_VI_MF4
    0U,	// PseudoVOR_VI_MF4_MASK
    0U,	// PseudoVOR_VI_MF8
    0U,	// PseudoVOR_VI_MF8_MASK
    0U,	// PseudoVOR_VV_M1
    0U,	// PseudoVOR_VV_M1_MASK
    0U,	// PseudoVOR_VV_M2
    0U,	// PseudoVOR_VV_M2_MASK
    0U,	// PseudoVOR_VV_M4
    0U,	// PseudoVOR_VV_M4_MASK
    0U,	// PseudoVOR_VV_M8
    0U,	// PseudoVOR_VV_M8_MASK
    0U,	// PseudoVOR_VV_MF2
    0U,	// PseudoVOR_VV_MF2_MASK
    0U,	// PseudoVOR_VV_MF4
    0U,	// PseudoVOR_VV_MF4_MASK
    0U,	// PseudoVOR_VV_MF8
    0U,	// PseudoVOR_VV_MF8_MASK
    0U,	// PseudoVOR_VX_M1
    0U,	// PseudoVOR_VX_M1_MASK
    0U,	// PseudoVOR_VX_M2
    0U,	// PseudoVOR_VX_M2_MASK
    0U,	// PseudoVOR_VX_M4
    0U,	// PseudoVOR_VX_M4_MASK
    0U,	// PseudoVOR_VX_M8
    0U,	// PseudoVOR_VX_M8_MASK
    0U,	// PseudoVOR_VX_MF2
    0U,	// PseudoVOR_VX_MF2_MASK
    0U,	// PseudoVOR_VX_MF4
    0U,	// PseudoVOR_VX_MF4_MASK
    0U,	// PseudoVOR_VX_MF8
    0U,	// PseudoVOR_VX_MF8_MASK
    0U,	// PseudoVQMACCSU_2x8x2_M1
    0U,	// PseudoVQMACCSU_2x8x2_M2
    0U,	// PseudoVQMACCSU_2x8x2_M4
    0U,	// PseudoVQMACCSU_2x8x2_M8
    0U,	// PseudoVQMACCSU_4x8x4_M1
    0U,	// PseudoVQMACCSU_4x8x4_M2
    0U,	// PseudoVQMACCSU_4x8x4_M4
    0U,	// PseudoVQMACCSU_4x8x4_MF2
    0U,	// PseudoVQMACCUS_2x8x2_M1
    0U,	// PseudoVQMACCUS_2x8x2_M2
    0U,	// PseudoVQMACCUS_2x8x2_M4
    0U,	// PseudoVQMACCUS_2x8x2_M8
    0U,	// PseudoVQMACCUS_4x8x4_M1
    0U,	// PseudoVQMACCUS_4x8x4_M2
    0U,	// PseudoVQMACCUS_4x8x4_M4
    0U,	// PseudoVQMACCUS_4x8x4_MF2
    0U,	// PseudoVQMACCU_2x8x2_M1
    0U,	// PseudoVQMACCU_2x8x2_M2
    0U,	// PseudoVQMACCU_2x8x2_M4
    0U,	// PseudoVQMACCU_2x8x2_M8
    0U,	// PseudoVQMACCU_4x8x4_M1
    0U,	// PseudoVQMACCU_4x8x4_M2
    0U,	// PseudoVQMACCU_4x8x4_M4
    0U,	// PseudoVQMACCU_4x8x4_MF2
    0U,	// PseudoVQMACC_2x8x2_M1
    0U,	// PseudoVQMACC_2x8x2_M2
    0U,	// PseudoVQMACC_2x8x2_M4
    0U,	// PseudoVQMACC_2x8x2_M8
    0U,	// PseudoVQMACC_4x8x4_M1
    0U,	// PseudoVQMACC_4x8x4_M2
    0U,	// PseudoVQMACC_4x8x4_M4
    0U,	// PseudoVQMACC_4x8x4_MF2
    0U,	// PseudoVREDAND_VS_M1_E16
    0U,	// PseudoVREDAND_VS_M1_E16_MASK
    0U,	// PseudoVREDAND_VS_M1_E32
    0U,	// PseudoVREDAND_VS_M1_E32_MASK
    0U,	// PseudoVREDAND_VS_M1_E64
    0U,	// PseudoVREDAND_VS_M1_E64_MASK
    0U,	// PseudoVREDAND_VS_M1_E8
    0U,	// PseudoVREDAND_VS_M1_E8_MASK
    0U,	// PseudoVREDAND_VS_M2_E16
    0U,	// PseudoVREDAND_VS_M2_E16_MASK
    0U,	// PseudoVREDAND_VS_M2_E32
    0U,	// PseudoVREDAND_VS_M2_E32_MASK
    0U,	// PseudoVREDAND_VS_M2_E64
    0U,	// PseudoVREDAND_VS_M2_E64_MASK
    0U,	// PseudoVREDAND_VS_M2_E8
    0U,	// PseudoVREDAND_VS_M2_E8_MASK
    0U,	// PseudoVREDAND_VS_M4_E16
    0U,	// PseudoVREDAND_VS_M4_E16_MASK
    0U,	// PseudoVREDAND_VS_M4_E32
    0U,	// PseudoVREDAND_VS_M4_E32_MASK
    0U,	// PseudoVREDAND_VS_M4_E64
    0U,	// PseudoVREDAND_VS_M4_E64_MASK
    0U,	// PseudoVREDAND_VS_M4_E8
    0U,	// PseudoVREDAND_VS_M4_E8_MASK
    0U,	// PseudoVREDAND_VS_M8_E16
    0U,	// PseudoVREDAND_VS_M8_E16_MASK
    0U,	// PseudoVREDAND_VS_M8_E32
    0U,	// PseudoVREDAND_VS_M8_E32_MASK
    0U,	// PseudoVREDAND_VS_M8_E64
    0U,	// PseudoVREDAND_VS_M8_E64_MASK
    0U,	// PseudoVREDAND_VS_M8_E8
    0U,	// PseudoVREDAND_VS_M8_E8_MASK
    0U,	// PseudoVREDAND_VS_MF2_E16
    0U,	// PseudoVREDAND_VS_MF2_E16_MASK
    0U,	// PseudoVREDAND_VS_MF2_E32
    0U,	// PseudoVREDAND_VS_MF2_E32_MASK
    0U,	// PseudoVREDAND_VS_MF2_E8
    0U,	// PseudoVREDAND_VS_MF2_E8_MASK
    0U,	// PseudoVREDAND_VS_MF4_E16
    0U,	// PseudoVREDAND_VS_MF4_E16_MASK
    0U,	// PseudoVREDAND_VS_MF4_E8
    0U,	// PseudoVREDAND_VS_MF4_E8_MASK
    0U,	// PseudoVREDAND_VS_MF8_E8
    0U,	// PseudoVREDAND_VS_MF8_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E16
    0U,	// PseudoVREDMAXU_VS_M1_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E32
    0U,	// PseudoVREDMAXU_VS_M1_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E64
    0U,	// PseudoVREDMAXU_VS_M1_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E8
    0U,	// PseudoVREDMAXU_VS_M1_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E16
    0U,	// PseudoVREDMAXU_VS_M2_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E32
    0U,	// PseudoVREDMAXU_VS_M2_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E64
    0U,	// PseudoVREDMAXU_VS_M2_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E8
    0U,	// PseudoVREDMAXU_VS_M2_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E16
    0U,	// PseudoVREDMAXU_VS_M4_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E32
    0U,	// PseudoVREDMAXU_VS_M4_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E64
    0U,	// PseudoVREDMAXU_VS_M4_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E8
    0U,	// PseudoVREDMAXU_VS_M4_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E16
    0U,	// PseudoVREDMAXU_VS_M8_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E32
    0U,	// PseudoVREDMAXU_VS_M8_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E64
    0U,	// PseudoVREDMAXU_VS_M8_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E8
    0U,	// PseudoVREDMAXU_VS_M8_E8_MASK
    0U,	// PseudoVREDMAXU_VS_MF2_E16
    0U,	// PseudoVREDMAXU_VS_MF2_E16_MASK
    0U,	// PseudoVREDMAXU_VS_MF2_E32
    0U,	// PseudoVREDMAXU_VS_MF2_E32_MASK
    0U,	// PseudoVREDMAXU_VS_MF2_E8
    0U,	// PseudoVREDMAXU_VS_MF2_E8_MASK
    0U,	// PseudoVREDMAXU_VS_MF4_E16
    0U,	// PseudoVREDMAXU_VS_MF4_E16_MASK
    0U,	// PseudoVREDMAXU_VS_MF4_E8
    0U,	// PseudoVREDMAXU_VS_MF4_E8_MASK
    0U,	// PseudoVREDMAXU_VS_MF8_E8
    0U,	// PseudoVREDMAXU_VS_MF8_E8_MASK
    0U,	// PseudoVREDMAX_VS_M1_E16
    0U,	// PseudoVREDMAX_VS_M1_E16_MASK
    0U,	// PseudoVREDMAX_VS_M1_E32
    0U,	// PseudoVREDMAX_VS_M1_E32_MASK
    0U,	// PseudoVREDMAX_VS_M1_E64
    0U,	// PseudoVREDMAX_VS_M1_E64_MASK
    0U,	// PseudoVREDMAX_VS_M1_E8
    0U,	// PseudoVREDMAX_VS_M1_E8_MASK
    0U,	// PseudoVREDMAX_VS_M2_E16
    0U,	// PseudoVREDMAX_VS_M2_E16_MASK
    0U,	// PseudoVREDMAX_VS_M2_E32
    0U,	// PseudoVREDMAX_VS_M2_E32_MASK
    0U,	// PseudoVREDMAX_VS_M2_E64
    0U,	// PseudoVREDMAX_VS_M2_E64_MASK
    0U,	// PseudoVREDMAX_VS_M2_E8
    0U,	// PseudoVREDMAX_VS_M2_E8_MASK
    0U,	// PseudoVREDMAX_VS_M4_E16
    0U,	// PseudoVREDMAX_VS_M4_E16_MASK
    0U,	// PseudoVREDMAX_VS_M4_E32
    0U,	// PseudoVREDMAX_VS_M4_E32_MASK
    0U,	// PseudoVREDMAX_VS_M4_E64
    0U,	// PseudoVREDMAX_VS_M4_E64_MASK
    0U,	// PseudoVREDMAX_VS_M4_E8
    0U,	// PseudoVREDMAX_VS_M4_E8_MASK
    0U,	// PseudoVREDMAX_VS_M8_E16
    0U,	// PseudoVREDMAX_VS_M8_E16_MASK
    0U,	// PseudoVREDMAX_VS_M8_E32
    0U,	// PseudoVREDMAX_VS_M8_E32_MASK
    0U,	// PseudoVREDMAX_VS_M8_E64
    0U,	// PseudoVREDMAX_VS_M8_E64_MASK
    0U,	// PseudoVREDMAX_VS_M8_E8
    0U,	// PseudoVREDMAX_VS_M8_E8_MASK
    0U,	// PseudoVREDMAX_VS_MF2_E16
    0U,	// PseudoVREDMAX_VS_MF2_E16_MASK
    0U,	// PseudoVREDMAX_VS_MF2_E32
    0U,	// PseudoVREDMAX_VS_MF2_E32_MASK
    0U,	// PseudoVREDMAX_VS_MF2_E8
    0U,	// PseudoVREDMAX_VS_MF2_E8_MASK
    0U,	// PseudoVREDMAX_VS_MF4_E16
    0U,	// PseudoVREDMAX_VS_MF4_E16_MASK
    0U,	// PseudoVREDMAX_VS_MF4_E8
    0U,	// PseudoVREDMAX_VS_MF4_E8_MASK
    0U,	// PseudoVREDMAX_VS_MF8_E8
    0U,	// PseudoVREDMAX_VS_MF8_E8_MASK
    0U,	// PseudoVREDMINU_VS_M1_E16
    0U,	// PseudoVREDMINU_VS_M1_E16_MASK
    0U,	// PseudoVREDMINU_VS_M1_E32
    0U,	// PseudoVREDMINU_VS_M1_E32_MASK
    0U,	// PseudoVREDMINU_VS_M1_E64
    0U,	// PseudoVREDMINU_VS_M1_E64_MASK
    0U,	// PseudoVREDMINU_VS_M1_E8
    0U,	// PseudoVREDMINU_VS_M1_E8_MASK
    0U,	// PseudoVREDMINU_VS_M2_E16
    0U,	// PseudoVREDMINU_VS_M2_E16_MASK
    0U,	// PseudoVREDMINU_VS_M2_E32
    0U,	// PseudoVREDMINU_VS_M2_E32_MASK
    0U,	// PseudoVREDMINU_VS_M2_E64
    0U,	// PseudoVREDMINU_VS_M2_E64_MASK
    0U,	// PseudoVREDMINU_VS_M2_E8
    0U,	// PseudoVREDMINU_VS_M2_E8_MASK
    0U,	// PseudoVREDMINU_VS_M4_E16
    0U,	// PseudoVREDMINU_VS_M4_E16_MASK
    0U,	// PseudoVREDMINU_VS_M4_E32
    0U,	// PseudoVREDMINU_VS_M4_E32_MASK
    0U,	// PseudoVREDMINU_VS_M4_E64
    0U,	// PseudoVREDMINU_VS_M4_E64_MASK
    0U,	// PseudoVREDMINU_VS_M4_E8
    0U,	// PseudoVREDMINU_VS_M4_E8_MASK
    0U,	// PseudoVREDMINU_VS_M8_E16
    0U,	// PseudoVREDMINU_VS_M8_E16_MASK
    0U,	// PseudoVREDMINU_VS_M8_E32
    0U,	// PseudoVREDMINU_VS_M8_E32_MASK
    0U,	// PseudoVREDMINU_VS_M8_E64
    0U,	// PseudoVREDMINU_VS_M8_E64_MASK
    0U,	// PseudoVREDMINU_VS_M8_E8
    0U,	// PseudoVREDMINU_VS_M8_E8_MASK
    0U,	// PseudoVREDMINU_VS_MF2_E16
    0U,	// PseudoVREDMINU_VS_MF2_E16_MASK
    0U,	// PseudoVREDMINU_VS_MF2_E32
    0U,	// PseudoVREDMINU_VS_MF2_E32_MASK
    0U,	// PseudoVREDMINU_VS_MF2_E8
    0U,	// PseudoVREDMINU_VS_MF2_E8_MASK
    0U,	// PseudoVREDMINU_VS_MF4_E16
    0U,	// PseudoVREDMINU_VS_MF4_E16_MASK
    0U,	// PseudoVREDMINU_VS_MF4_E8
    0U,	// PseudoVREDMINU_VS_MF4_E8_MASK
    0U,	// PseudoVREDMINU_VS_MF8_E8
    0U,	// PseudoVREDMINU_VS_MF8_E8_MASK
    0U,	// PseudoVREDMIN_VS_M1_E16
    0U,	// PseudoVREDMIN_VS_M1_E16_MASK
    0U,	// PseudoVREDMIN_VS_M1_E32
    0U,	// PseudoVREDMIN_VS_M1_E32_MASK
    0U,	// PseudoVREDMIN_VS_M1_E64
    0U,	// PseudoVREDMIN_VS_M1_E64_MASK
    0U,	// PseudoVREDMIN_VS_M1_E8
    0U,	// PseudoVREDMIN_VS_M1_E8_MASK
    0U,	// PseudoVREDMIN_VS_M2_E16
    0U,	// PseudoVREDMIN_VS_M2_E16_MASK
    0U,	// PseudoVREDMIN_VS_M2_E32
    0U,	// PseudoVREDMIN_VS_M2_E32_MASK
    0U,	// PseudoVREDMIN_VS_M2_E64
    0U,	// PseudoVREDMIN_VS_M2_E64_MASK
    0U,	// PseudoVREDMIN_VS_M2_E8
    0U,	// PseudoVREDMIN_VS_M2_E8_MASK
    0U,	// PseudoVREDMIN_VS_M4_E16
    0U,	// PseudoVREDMIN_VS_M4_E16_MASK
    0U,	// PseudoVREDMIN_VS_M4_E32
    0U,	// PseudoVREDMIN_VS_M4_E32_MASK
    0U,	// PseudoVREDMIN_VS_M4_E64
    0U,	// PseudoVREDMIN_VS_M4_E64_MASK
    0U,	// PseudoVREDMIN_VS_M4_E8
    0U,	// PseudoVREDMIN_VS_M4_E8_MASK
    0U,	// PseudoVREDMIN_VS_M8_E16
    0U,	// PseudoVREDMIN_VS_M8_E16_MASK
    0U,	// PseudoVREDMIN_VS_M8_E32
    0U,	// PseudoVREDMIN_VS_M8_E32_MASK
    0U,	// PseudoVREDMIN_VS_M8_E64
    0U,	// PseudoVREDMIN_VS_M8_E64_MASK
    0U,	// PseudoVREDMIN_VS_M8_E8
    0U,	// PseudoVREDMIN_VS_M8_E8_MASK
    0U,	// PseudoVREDMIN_VS_MF2_E16
    0U,	// PseudoVREDMIN_VS_MF2_E16_MASK
    0U,	// PseudoVREDMIN_VS_MF2_E32
    0U,	// PseudoVREDMIN_VS_MF2_E32_MASK
    0U,	// PseudoVREDMIN_VS_MF2_E8
    0U,	// PseudoVREDMIN_VS_MF2_E8_MASK
    0U,	// PseudoVREDMIN_VS_MF4_E16
    0U,	// PseudoVREDMIN_VS_MF4_E16_MASK
    0U,	// PseudoVREDMIN_VS_MF4_E8
    0U,	// PseudoVREDMIN_VS_MF4_E8_MASK
    0U,	// PseudoVREDMIN_VS_MF8_E8
    0U,	// PseudoVREDMIN_VS_MF8_E8_MASK
    0U,	// PseudoVREDOR_VS_M1_E16
    0U,	// PseudoVREDOR_VS_M1_E16_MASK
    0U,	// PseudoVREDOR_VS_M1_E32
    0U,	// PseudoVREDOR_VS_M1_E32_MASK
    0U,	// PseudoVREDOR_VS_M1_E64
    0U,	// PseudoVREDOR_VS_M1_E64_MASK
    0U,	// PseudoVREDOR_VS_M1_E8
    0U,	// PseudoVREDOR_VS_M1_E8_MASK
    0U,	// PseudoVREDOR_VS_M2_E16
    0U,	// PseudoVREDOR_VS_M2_E16_MASK
    0U,	// PseudoVREDOR_VS_M2_E32
    0U,	// PseudoVREDOR_VS_M2_E32_MASK
    0U,	// PseudoVREDOR_VS_M2_E64
    0U,	// PseudoVREDOR_VS_M2_E64_MASK
    0U,	// PseudoVREDOR_VS_M2_E8
    0U,	// PseudoVREDOR_VS_M2_E8_MASK
    0U,	// PseudoVREDOR_VS_M4_E16
    0U,	// PseudoVREDOR_VS_M4_E16_MASK
    0U,	// PseudoVREDOR_VS_M4_E32
    0U,	// PseudoVREDOR_VS_M4_E32_MASK
    0U,	// PseudoVREDOR_VS_M4_E64
    0U,	// PseudoVREDOR_VS_M4_E64_MASK
    0U,	// PseudoVREDOR_VS_M4_E8
    0U,	// PseudoVREDOR_VS_M4_E8_MASK
    0U,	// PseudoVREDOR_VS_M8_E16
    0U,	// PseudoVREDOR_VS_M8_E16_MASK
    0U,	// PseudoVREDOR_VS_M8_E32
    0U,	// PseudoVREDOR_VS_M8_E32_MASK
    0U,	// PseudoVREDOR_VS_M8_E64
    0U,	// PseudoVREDOR_VS_M8_E64_MASK
    0U,	// PseudoVREDOR_VS_M8_E8
    0U,	// PseudoVREDOR_VS_M8_E8_MASK
    0U,	// PseudoVREDOR_VS_MF2_E16
    0U,	// PseudoVREDOR_VS_MF2_E16_MASK
    0U,	// PseudoVREDOR_VS_MF2_E32
    0U,	// PseudoVREDOR_VS_MF2_E32_MASK
    0U,	// PseudoVREDOR_VS_MF2_E8
    0U,	// PseudoVREDOR_VS_MF2_E8_MASK
    0U,	// PseudoVREDOR_VS_MF4_E16
    0U,	// PseudoVREDOR_VS_MF4_E16_MASK
    0U,	// PseudoVREDOR_VS_MF4_E8
    0U,	// PseudoVREDOR_VS_MF4_E8_MASK
    0U,	// PseudoVREDOR_VS_MF8_E8
    0U,	// PseudoVREDOR_VS_MF8_E8_MASK
    0U,	// PseudoVREDSUM_VS_M1_E16
    0U,	// PseudoVREDSUM_VS_M1_E16_MASK
    0U,	// PseudoVREDSUM_VS_M1_E32
    0U,	// PseudoVREDSUM_VS_M1_E32_MASK
    0U,	// PseudoVREDSUM_VS_M1_E64
    0U,	// PseudoVREDSUM_VS_M1_E64_MASK
    0U,	// PseudoVREDSUM_VS_M1_E8
    0U,	// PseudoVREDSUM_VS_M1_E8_MASK
    0U,	// PseudoVREDSUM_VS_M2_E16
    0U,	// PseudoVREDSUM_VS_M2_E16_MASK
    0U,	// PseudoVREDSUM_VS_M2_E32
    0U,	// PseudoVREDSUM_VS_M2_E32_MASK
    0U,	// PseudoVREDSUM_VS_M2_E64
    0U,	// PseudoVREDSUM_VS_M2_E64_MASK
    0U,	// PseudoVREDSUM_VS_M2_E8
    0U,	// PseudoVREDSUM_VS_M2_E8_MASK
    0U,	// PseudoVREDSUM_VS_M4_E16
    0U,	// PseudoVREDSUM_VS_M4_E16_MASK
    0U,	// PseudoVREDSUM_VS_M4_E32
    0U,	// PseudoVREDSUM_VS_M4_E32_MASK
    0U,	// PseudoVREDSUM_VS_M4_E64
    0U,	// PseudoVREDSUM_VS_M4_E64_MASK
    0U,	// PseudoVREDSUM_VS_M4_E8
    0U,	// PseudoVREDSUM_VS_M4_E8_MASK
    0U,	// PseudoVREDSUM_VS_M8_E16
    0U,	// PseudoVREDSUM_VS_M8_E16_MASK
    0U,	// PseudoVREDSUM_VS_M8_E32
    0U,	// PseudoVREDSUM_VS_M8_E32_MASK
    0U,	// PseudoVREDSUM_VS_M8_E64
    0U,	// PseudoVREDSUM_VS_M8_E64_MASK
    0U,	// PseudoVREDSUM_VS_M8_E8
    0U,	// PseudoVREDSUM_VS_M8_E8_MASK
    0U,	// PseudoVREDSUM_VS_MF2_E16
    0U,	// PseudoVREDSUM_VS_MF2_E16_MASK
    0U,	// PseudoVREDSUM_VS_MF2_E32
    0U,	// PseudoVREDSUM_VS_MF2_E32_MASK
    0U,	// PseudoVREDSUM_VS_MF2_E8
    0U,	// PseudoVREDSUM_VS_MF2_E8_MASK
    0U,	// PseudoVREDSUM_VS_MF4_E16
    0U,	// PseudoVREDSUM_VS_MF4_E16_MASK
    0U,	// PseudoVREDSUM_VS_MF4_E8
    0U,	// PseudoVREDSUM_VS_MF4_E8_MASK
    0U,	// PseudoVREDSUM_VS_MF8_E8
    0U,	// PseudoVREDSUM_VS_MF8_E8_MASK
    0U,	// PseudoVREDXOR_VS_M1_E16
    0U,	// PseudoVREDXOR_VS_M1_E16_MASK
    0U,	// PseudoVREDXOR_VS_M1_E32
    0U,	// PseudoVREDXOR_VS_M1_E32_MASK
    0U,	// PseudoVREDXOR_VS_M1_E64
    0U,	// PseudoVREDXOR_VS_M1_E64_MASK
    0U,	// PseudoVREDXOR_VS_M1_E8
    0U,	// PseudoVREDXOR_VS_M1_E8_MASK
    0U,	// PseudoVREDXOR_VS_M2_E16
    0U,	// PseudoVREDXOR_VS_M2_E16_MASK
    0U,	// PseudoVREDXOR_VS_M2_E32
    0U,	// PseudoVREDXOR_VS_M2_E32_MASK
    0U,	// PseudoVREDXOR_VS_M2_E64
    0U,	// PseudoVREDXOR_VS_M2_E64_MASK
    0U,	// PseudoVREDXOR_VS_M2_E8
    0U,	// PseudoVREDXOR_VS_M2_E8_MASK
    0U,	// PseudoVREDXOR_VS_M4_E16
    0U,	// PseudoVREDXOR_VS_M4_E16_MASK
    0U,	// PseudoVREDXOR_VS_M4_E32
    0U,	// PseudoVREDXOR_VS_M4_E32_MASK
    0U,	// PseudoVREDXOR_VS_M4_E64
    0U,	// PseudoVREDXOR_VS_M4_E64_MASK
    0U,	// PseudoVREDXOR_VS_M4_E8
    0U,	// PseudoVREDXOR_VS_M4_E8_MASK
    0U,	// PseudoVREDXOR_VS_M8_E16
    0U,	// PseudoVREDXOR_VS_M8_E16_MASK
    0U,	// PseudoVREDXOR_VS_M8_E32
    0U,	// PseudoVREDXOR_VS_M8_E32_MASK
    0U,	// PseudoVREDXOR_VS_M8_E64
    0U,	// PseudoVREDXOR_VS_M8_E64_MASK
    0U,	// PseudoVREDXOR_VS_M8_E8
    0U,	// PseudoVREDXOR_VS_M8_E8_MASK
    0U,	// PseudoVREDXOR_VS_MF2_E16
    0U,	// PseudoVREDXOR_VS_MF2_E16_MASK
    0U,	// PseudoVREDXOR_VS_MF2_E32
    0U,	// PseudoVREDXOR_VS_MF2_E32_MASK
    0U,	// PseudoVREDXOR_VS_MF2_E8
    0U,	// PseudoVREDXOR_VS_MF2_E8_MASK
    0U,	// PseudoVREDXOR_VS_MF4_E16
    0U,	// PseudoVREDXOR_VS_MF4_E16_MASK
    0U,	// PseudoVREDXOR_VS_MF4_E8
    0U,	// PseudoVREDXOR_VS_MF4_E8_MASK
    0U,	// PseudoVREDXOR_VS_MF8_E8
    0U,	// PseudoVREDXOR_VS_MF8_E8_MASK
    0U,	// PseudoVRELOAD2_M1
    0U,	// PseudoVRELOAD2_M2
    0U,	// PseudoVRELOAD2_M4
    0U,	// PseudoVRELOAD2_MF2
    0U,	// PseudoVRELOAD2_MF4
    0U,	// PseudoVRELOAD2_MF8
    0U,	// PseudoVRELOAD3_M1
    0U,	// PseudoVRELOAD3_M2
    0U,	// PseudoVRELOAD3_MF2
    0U,	// PseudoVRELOAD3_MF4
    0U,	// PseudoVRELOAD3_MF8
    0U,	// PseudoVRELOAD4_M1
    0U,	// PseudoVRELOAD4_M2
    0U,	// PseudoVRELOAD4_MF2
    0U,	// PseudoVRELOAD4_MF4
    0U,	// PseudoVRELOAD4_MF8
    0U,	// PseudoVRELOAD5_M1
    0U,	// PseudoVRELOAD5_MF2
    0U,	// PseudoVRELOAD5_MF4
    0U,	// PseudoVRELOAD5_MF8
    0U,	// PseudoVRELOAD6_M1
    0U,	// PseudoVRELOAD6_MF2
    0U,	// PseudoVRELOAD6_MF4
    0U,	// PseudoVRELOAD6_MF8
    0U,	// PseudoVRELOAD7_M1
    0U,	// PseudoVRELOAD7_MF2
    0U,	// PseudoVRELOAD7_MF4
    0U,	// PseudoVRELOAD7_MF8
    0U,	// PseudoVRELOAD8_M1
    0U,	// PseudoVRELOAD8_MF2
    0U,	// PseudoVRELOAD8_MF4
    0U,	// PseudoVRELOAD8_MF8
    0U,	// PseudoVREMU_VV_M1_E16
    0U,	// PseudoVREMU_VV_M1_E16_MASK
    0U,	// PseudoVREMU_VV_M1_E32
    0U,	// PseudoVREMU_VV_M1_E32_MASK
    0U,	// PseudoVREMU_VV_M1_E64
    0U,	// PseudoVREMU_VV_M1_E64_MASK
    0U,	// PseudoVREMU_VV_M1_E8
    0U,	// PseudoVREMU_VV_M1_E8_MASK
    0U,	// PseudoVREMU_VV_M2_E16
    0U,	// PseudoVREMU_VV_M2_E16_MASK
    0U,	// PseudoVREMU_VV_M2_E32
    0U,	// PseudoVREMU_VV_M2_E32_MASK
    0U,	// PseudoVREMU_VV_M2_E64
    0U,	// PseudoVREMU_VV_M2_E64_MASK
    0U,	// PseudoVREMU_VV_M2_E8
    0U,	// PseudoVREMU_VV_M2_E8_MASK
    0U,	// PseudoVREMU_VV_M4_E16
    0U,	// PseudoVREMU_VV_M4_E16_MASK
    0U,	// PseudoVREMU_VV_M4_E32
    0U,	// PseudoVREMU_VV_M4_E32_MASK
    0U,	// PseudoVREMU_VV_M4_E64
    0U,	// PseudoVREMU_VV_M4_E64_MASK
    0U,	// PseudoVREMU_VV_M4_E8
    0U,	// PseudoVREMU_VV_M4_E8_MASK
    0U,	// PseudoVREMU_VV_M8_E16
    0U,	// PseudoVREMU_VV_M8_E16_MASK
    0U,	// PseudoVREMU_VV_M8_E32
    0U,	// PseudoVREMU_VV_M8_E32_MASK
    0U,	// PseudoVREMU_VV_M8_E64
    0U,	// PseudoVREMU_VV_M8_E64_MASK
    0U,	// PseudoVREMU_VV_M8_E8
    0U,	// PseudoVREMU_VV_M8_E8_MASK
    0U,	// PseudoVREMU_VV_MF2_E16
    0U,	// PseudoVREMU_VV_MF2_E16_MASK
    0U,	// PseudoVREMU_VV_MF2_E32
    0U,	// PseudoVREMU_VV_MF2_E32_MASK
    0U,	// PseudoVREMU_VV_MF2_E8
    0U,	// PseudoVREMU_VV_MF2_E8_MASK
    0U,	// PseudoVREMU_VV_MF4_E16
    0U,	// PseudoVREMU_VV_MF4_E16_MASK
    0U,	// PseudoVREMU_VV_MF4_E8
    0U,	// PseudoVREMU_VV_MF4_E8_MASK
    0U,	// PseudoVREMU_VV_MF8_E8
    0U,	// PseudoVREMU_VV_MF8_E8_MASK
    0U,	// PseudoVREMU_VX_M1_E16
    0U,	// PseudoVREMU_VX_M1_E16_MASK
    0U,	// PseudoVREMU_VX_M1_E32
    0U,	// PseudoVREMU_VX_M1_E32_MASK
    0U,	// PseudoVREMU_VX_M1_E64
    0U,	// PseudoVREMU_VX_M1_E64_MASK
    0U,	// PseudoVREMU_VX_M1_E8
    0U,	// PseudoVREMU_VX_M1_E8_MASK
    0U,	// PseudoVREMU_VX_M2_E16
    0U,	// PseudoVREMU_VX_M2_E16_MASK
    0U,	// PseudoVREMU_VX_M2_E32
    0U,	// PseudoVREMU_VX_M2_E32_MASK
    0U,	// PseudoVREMU_VX_M2_E64
    0U,	// PseudoVREMU_VX_M2_E64_MASK
    0U,	// PseudoVREMU_VX_M2_E8
    0U,	// PseudoVREMU_VX_M2_E8_MASK
    0U,	// PseudoVREMU_VX_M4_E16
    0U,	// PseudoVREMU_VX_M4_E16_MASK
    0U,	// PseudoVREMU_VX_M4_E32
    0U,	// PseudoVREMU_VX_M4_E32_MASK
    0U,	// PseudoVREMU_VX_M4_E64
    0U,	// PseudoVREMU_VX_M4_E64_MASK
    0U,	// PseudoVREMU_VX_M4_E8
    0U,	// PseudoVREMU_VX_M4_E8_MASK
    0U,	// PseudoVREMU_VX_M8_E16
    0U,	// PseudoVREMU_VX_M8_E16_MASK
    0U,	// PseudoVREMU_VX_M8_E32
    0U,	// PseudoVREMU_VX_M8_E32_MASK
    0U,	// PseudoVREMU_VX_M8_E64
    0U,	// PseudoVREMU_VX_M8_E64_MASK
    0U,	// PseudoVREMU_VX_M8_E8
    0U,	// PseudoVREMU_VX_M8_E8_MASK
    0U,	// PseudoVREMU_VX_MF2_E16
    0U,	// PseudoVREMU_VX_MF2_E16_MASK
    0U,	// PseudoVREMU_VX_MF2_E32
    0U,	// PseudoVREMU_VX_MF2_E32_MASK
    0U,	// PseudoVREMU_VX_MF2_E8
    0U,	// PseudoVREMU_VX_MF2_E8_MASK
    0U,	// PseudoVREMU_VX_MF4_E16
    0U,	// PseudoVREMU_VX_MF4_E16_MASK
    0U,	// PseudoVREMU_VX_MF4_E8
    0U,	// PseudoVREMU_VX_MF4_E8_MASK
    0U,	// PseudoVREMU_VX_MF8_E8
    0U,	// PseudoVREMU_VX_MF8_E8_MASK
    0U,	// PseudoVREM_VV_M1_E16
    0U,	// PseudoVREM_VV_M1_E16_MASK
    0U,	// PseudoVREM_VV_M1_E32
    0U,	// PseudoVREM_VV_M1_E32_MASK
    0U,	// PseudoVREM_VV_M1_E64
    0U,	// PseudoVREM_VV_M1_E64_MASK
    0U,	// PseudoVREM_VV_M1_E8
    0U,	// PseudoVREM_VV_M1_E8_MASK
    0U,	// PseudoVREM_VV_M2_E16
    0U,	// PseudoVREM_VV_M2_E16_MASK
    0U,	// PseudoVREM_VV_M2_E32
    0U,	// PseudoVREM_VV_M2_E32_MASK
    0U,	// PseudoVREM_VV_M2_E64
    0U,	// PseudoVREM_VV_M2_E64_MASK
    0U,	// PseudoVREM_VV_M2_E8
    0U,	// PseudoVREM_VV_M2_E8_MASK
    0U,	// PseudoVREM_VV_M4_E16
    0U,	// PseudoVREM_VV_M4_E16_MASK
    0U,	// PseudoVREM_VV_M4_E32
    0U,	// PseudoVREM_VV_M4_E32_MASK
    0U,	// PseudoVREM_VV_M4_E64
    0U,	// PseudoVREM_VV_M4_E64_MASK
    0U,	// PseudoVREM_VV_M4_E8
    0U,	// PseudoVREM_VV_M4_E8_MASK
    0U,	// PseudoVREM_VV_M8_E16
    0U,	// PseudoVREM_VV_M8_E16_MASK
    0U,	// PseudoVREM_VV_M8_E32
    0U,	// PseudoVREM_VV_M8_E32_MASK
    0U,	// PseudoVREM_VV_M8_E64
    0U,	// PseudoVREM_VV_M8_E64_MASK
    0U,	// PseudoVREM_VV_M8_E8
    0U,	// PseudoVREM_VV_M8_E8_MASK
    0U,	// PseudoVREM_VV_MF2_E16
    0U,	// PseudoVREM_VV_MF2_E16_MASK
    0U,	// PseudoVREM_VV_MF2_E32
    0U,	// PseudoVREM_VV_MF2_E32_MASK
    0U,	// PseudoVREM_VV_MF2_E8
    0U,	// PseudoVREM_VV_MF2_E8_MASK
    0U,	// PseudoVREM_VV_MF4_E16
    0U,	// PseudoVREM_VV_MF4_E16_MASK
    0U,	// PseudoVREM_VV_MF4_E8
    0U,	// PseudoVREM_VV_MF4_E8_MASK
    0U,	// PseudoVREM_VV_MF8_E8
    0U,	// PseudoVREM_VV_MF8_E8_MASK
    0U,	// PseudoVREM_VX_M1_E16
    0U,	// PseudoVREM_VX_M1_E16_MASK
    0U,	// PseudoVREM_VX_M1_E32
    0U,	// PseudoVREM_VX_M1_E32_MASK
    0U,	// PseudoVREM_VX_M1_E64
    0U,	// PseudoVREM_VX_M1_E64_MASK
    0U,	// PseudoVREM_VX_M1_E8
    0U,	// PseudoVREM_VX_M1_E8_MASK
    0U,	// PseudoVREM_VX_M2_E16
    0U,	// PseudoVREM_VX_M2_E16_MASK
    0U,	// PseudoVREM_VX_M2_E32
    0U,	// PseudoVREM_VX_M2_E32_MASK
    0U,	// PseudoVREM_VX_M2_E64
    0U,	// PseudoVREM_VX_M2_E64_MASK
    0U,	// PseudoVREM_VX_M2_E8
    0U,	// PseudoVREM_VX_M2_E8_MASK
    0U,	// PseudoVREM_VX_M4_E16
    0U,	// PseudoVREM_VX_M4_E16_MASK
    0U,	// PseudoVREM_VX_M4_E32
    0U,	// PseudoVREM_VX_M4_E32_MASK
    0U,	// PseudoVREM_VX_M4_E64
    0U,	// PseudoVREM_VX_M4_E64_MASK
    0U,	// PseudoVREM_VX_M4_E8
    0U,	// PseudoVREM_VX_M4_E8_MASK
    0U,	// PseudoVREM_VX_M8_E16
    0U,	// PseudoVREM_VX_M8_E16_MASK
    0U,	// PseudoVREM_VX_M8_E32
    0U,	// PseudoVREM_VX_M8_E32_MASK
    0U,	// PseudoVREM_VX_M8_E64
    0U,	// PseudoVREM_VX_M8_E64_MASK
    0U,	// PseudoVREM_VX_M8_E8
    0U,	// PseudoVREM_VX_M8_E8_MASK
    0U,	// PseudoVREM_VX_MF2_E16
    0U,	// PseudoVREM_VX_MF2_E16_MASK
    0U,	// PseudoVREM_VX_MF2_E32
    0U,	// PseudoVREM_VX_MF2_E32_MASK
    0U,	// PseudoVREM_VX_MF2_E8
    0U,	// PseudoVREM_VX_MF2_E8_MASK
    0U,	// PseudoVREM_VX_MF4_E16
    0U,	// PseudoVREM_VX_MF4_E16_MASK
    0U,	// PseudoVREM_VX_MF4_E8
    0U,	// PseudoVREM_VX_MF4_E8_MASK
    0U,	// PseudoVREM_VX_MF8_E8
    0U,	// PseudoVREM_VX_MF8_E8_MASK
    0U,	// PseudoVREV8_V_M1
    0U,	// PseudoVREV8_V_M1_MASK
    0U,	// PseudoVREV8_V_M2
    0U,	// PseudoVREV8_V_M2_MASK
    0U,	// PseudoVREV8_V_M4
    0U,	// PseudoVREV8_V_M4_MASK
    0U,	// PseudoVREV8_V_M8
    0U,	// PseudoVREV8_V_M8_MASK
    0U,	// PseudoVREV8_V_MF2
    0U,	// PseudoVREV8_V_MF2_MASK
    0U,	// PseudoVREV8_V_MF4
    0U,	// PseudoVREV8_V_MF4_MASK
    0U,	// PseudoVREV8_V_MF8
    0U,	// PseudoVREV8_V_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF8_MASK
    0U,	// PseudoVRGATHER_VI_M1
    0U,	// PseudoVRGATHER_VI_M1_MASK
    0U,	// PseudoVRGATHER_VI_M2
    0U,	// PseudoVRGATHER_VI_M2_MASK
    0U,	// PseudoVRGATHER_VI_M4
    0U,	// PseudoVRGATHER_VI_M4_MASK
    0U,	// PseudoVRGATHER_VI_M8
    0U,	// PseudoVRGATHER_VI_M8_MASK
    0U,	// PseudoVRGATHER_VI_MF2
    0U,	// PseudoVRGATHER_VI_MF2_MASK
    0U,	// PseudoVRGATHER_VI_MF4
    0U,	// PseudoVRGATHER_VI_MF4_MASK
    0U,	// PseudoVRGATHER_VI_MF8
    0U,	// PseudoVRGATHER_VI_MF8_MASK
    0U,	// PseudoVRGATHER_VV_M1_E16
    0U,	// PseudoVRGATHER_VV_M1_E16_MASK
    0U,	// PseudoVRGATHER_VV_M1_E32
    0U,	// PseudoVRGATHER_VV_M1_E32_MASK
    0U,	// PseudoVRGATHER_VV_M1_E64
    0U,	// PseudoVRGATHER_VV_M1_E64_MASK
    0U,	// PseudoVRGATHER_VV_M1_E8
    0U,	// PseudoVRGATHER_VV_M1_E8_MASK
    0U,	// PseudoVRGATHER_VV_M2_E16
    0U,	// PseudoVRGATHER_VV_M2_E16_MASK
    0U,	// PseudoVRGATHER_VV_M2_E32
    0U,	// PseudoVRGATHER_VV_M2_E32_MASK
    0U,	// PseudoVRGATHER_VV_M2_E64
    0U,	// PseudoVRGATHER_VV_M2_E64_MASK
    0U,	// PseudoVRGATHER_VV_M2_E8
    0U,	// PseudoVRGATHER_VV_M2_E8_MASK
    0U,	// PseudoVRGATHER_VV_M4_E16
    0U,	// PseudoVRGATHER_VV_M4_E16_MASK
    0U,	// PseudoVRGATHER_VV_M4_E32
    0U,	// PseudoVRGATHER_VV_M4_E32_MASK
    0U,	// PseudoVRGATHER_VV_M4_E64
    0U,	// PseudoVRGATHER_VV_M4_E64_MASK
    0U,	// PseudoVRGATHER_VV_M4_E8
    0U,	// PseudoVRGATHER_VV_M4_E8_MASK
    0U,	// PseudoVRGATHER_VV_M8_E16
    0U,	// PseudoVRGATHER_VV_M8_E16_MASK
    0U,	// PseudoVRGATHER_VV_M8_E32
    0U,	// PseudoVRGATHER_VV_M8_E32_MASK
    0U,	// PseudoVRGATHER_VV_M8_E64
    0U,	// PseudoVRGATHER_VV_M8_E64_MASK
    0U,	// PseudoVRGATHER_VV_M8_E8
    0U,	// PseudoVRGATHER_VV_M8_E8_MASK
    0U,	// PseudoVRGATHER_VV_MF2_E16
    0U,	// PseudoVRGATHER_VV_MF2_E16_MASK
    0U,	// PseudoVRGATHER_VV_MF2_E32
    0U,	// PseudoVRGATHER_VV_MF2_E32_MASK
    0U,	// PseudoVRGATHER_VV_MF2_E8
    0U,	// PseudoVRGATHER_VV_MF2_E8_MASK
    0U,	// PseudoVRGATHER_VV_MF4_E16
    0U,	// PseudoVRGATHER_VV_MF4_E16_MASK
    0U,	// PseudoVRGATHER_VV_MF4_E8
    0U,	// PseudoVRGATHER_VV_MF4_E8_MASK
    0U,	// PseudoVRGATHER_VV_MF8_E8
    0U,	// PseudoVRGATHER_VV_MF8_E8_MASK
    0U,	// PseudoVRGATHER_VX_M1
    0U,	// PseudoVRGATHER_VX_M1_MASK
    0U,	// PseudoVRGATHER_VX_M2
    0U,	// PseudoVRGATHER_VX_M2_MASK
    0U,	// PseudoVRGATHER_VX_M4
    0U,	// PseudoVRGATHER_VX_M4_MASK
    0U,	// PseudoVRGATHER_VX_M8
    0U,	// PseudoVRGATHER_VX_M8_MASK
    0U,	// PseudoVRGATHER_VX_MF2
    0U,	// PseudoVRGATHER_VX_MF2_MASK
    0U,	// PseudoVRGATHER_VX_MF4
    0U,	// PseudoVRGATHER_VX_MF4_MASK
    0U,	// PseudoVRGATHER_VX_MF8
    0U,	// PseudoVRGATHER_VX_MF8_MASK
    0U,	// PseudoVROL_VV_M1
    0U,	// PseudoVROL_VV_M1_MASK
    0U,	// PseudoVROL_VV_M2
    0U,	// PseudoVROL_VV_M2_MASK
    0U,	// PseudoVROL_VV_M4
    0U,	// PseudoVROL_VV_M4_MASK
    0U,	// PseudoVROL_VV_M8
    0U,	// PseudoVROL_VV_M8_MASK
    0U,	// PseudoVROL_VV_MF2
    0U,	// PseudoVROL_VV_MF2_MASK
    0U,	// PseudoVROL_VV_MF4
    0U,	// PseudoVROL_VV_MF4_MASK
    0U,	// PseudoVROL_VV_MF8
    0U,	// PseudoVROL_VV_MF8_MASK
    0U,	// PseudoVROL_VX_M1
    0U,	// PseudoVROL_VX_M1_MASK
    0U,	// PseudoVROL_VX_M2
    0U,	// PseudoVROL_VX_M2_MASK
    0U,	// PseudoVROL_VX_M4
    0U,	// PseudoVROL_VX_M4_MASK
    0U,	// PseudoVROL_VX_M8
    0U,	// PseudoVROL_VX_M8_MASK
    0U,	// PseudoVROL_VX_MF2
    0U,	// PseudoVROL_VX_MF2_MASK
    0U,	// PseudoVROL_VX_MF4
    0U,	// PseudoVROL_VX_MF4_MASK
    0U,	// PseudoVROL_VX_MF8
    0U,	// PseudoVROL_VX_MF8_MASK
    0U,	// PseudoVROR_VI_M1
    0U,	// PseudoVROR_VI_M1_MASK
    0U,	// PseudoVROR_VI_M2
    0U,	// PseudoVROR_VI_M2_MASK
    0U,	// PseudoVROR_VI_M4
    0U,	// PseudoVROR_VI_M4_MASK
    0U,	// PseudoVROR_VI_M8
    0U,	// PseudoVROR_VI_M8_MASK
    0U,	// PseudoVROR_VI_MF2
    0U,	// PseudoVROR_VI_MF2_MASK
    0U,	// PseudoVROR_VI_MF4
    0U,	// PseudoVROR_VI_MF4_MASK
    0U,	// PseudoVROR_VI_MF8
    0U,	// PseudoVROR_VI_MF8_MASK
    0U,	// PseudoVROR_VV_M1
    0U,	// PseudoVROR_VV_M1_MASK
    0U,	// PseudoVROR_VV_M2
    0U,	// PseudoVROR_VV_M2_MASK
    0U,	// PseudoVROR_VV_M4
    0U,	// PseudoVROR_VV_M4_MASK
    0U,	// PseudoVROR_VV_M8
    0U,	// PseudoVROR_VV_M8_MASK
    0U,	// PseudoVROR_VV_MF2
    0U,	// PseudoVROR_VV_MF2_MASK
    0U,	// PseudoVROR_VV_MF4
    0U,	// PseudoVROR_VV_MF4_MASK
    0U,	// PseudoVROR_VV_MF8
    0U,	// PseudoVROR_VV_MF8_MASK
    0U,	// PseudoVROR_VX_M1
    0U,	// PseudoVROR_VX_M1_MASK
    0U,	// PseudoVROR_VX_M2
    0U,	// PseudoVROR_VX_M2_MASK
    0U,	// PseudoVROR_VX_M4
    0U,	// PseudoVROR_VX_M4_MASK
    0U,	// PseudoVROR_VX_M8
    0U,	// PseudoVROR_VX_M8_MASK
    0U,	// PseudoVROR_VX_MF2
    0U,	// PseudoVROR_VX_MF2_MASK
    0U,	// PseudoVROR_VX_MF4
    0U,	// PseudoVROR_VX_MF4_MASK
    0U,	// PseudoVROR_VX_MF8
    0U,	// PseudoVROR_VX_MF8_MASK
    0U,	// PseudoVRSUB_VI_M1
    0U,	// PseudoVRSUB_VI_M1_MASK
    0U,	// PseudoVRSUB_VI_M2
    0U,	// PseudoVRSUB_VI_M2_MASK
    0U,	// PseudoVRSUB_VI_M4
    0U,	// PseudoVRSUB_VI_M4_MASK
    0U,	// PseudoVRSUB_VI_M8
    0U,	// PseudoVRSUB_VI_M8_MASK
    0U,	// PseudoVRSUB_VI_MF2
    0U,	// PseudoVRSUB_VI_MF2_MASK
    0U,	// PseudoVRSUB_VI_MF4
    0U,	// PseudoVRSUB_VI_MF4_MASK
    0U,	// PseudoVRSUB_VI_MF8
    0U,	// PseudoVRSUB_VI_MF8_MASK
    0U,	// PseudoVRSUB_VX_M1
    0U,	// PseudoVRSUB_VX_M1_MASK
    0U,	// PseudoVRSUB_VX_M2
    0U,	// PseudoVRSUB_VX_M2_MASK
    0U,	// PseudoVRSUB_VX_M4
    0U,	// PseudoVRSUB_VX_M4_MASK
    0U,	// PseudoVRSUB_VX_M8
    0U,	// PseudoVRSUB_VX_M8_MASK
    0U,	// PseudoVRSUB_VX_MF2
    0U,	// PseudoVRSUB_VX_MF2_MASK
    0U,	// PseudoVRSUB_VX_MF4
    0U,	// PseudoVRSUB_VX_MF4_MASK
    0U,	// PseudoVRSUB_VX_MF8
    0U,	// PseudoVRSUB_VX_MF8_MASK
    0U,	// PseudoVSADDU_VI_M1
    0U,	// PseudoVSADDU_VI_M1_MASK
    0U,	// PseudoVSADDU_VI_M2
    0U,	// PseudoVSADDU_VI_M2_MASK
    0U,	// PseudoVSADDU_VI_M4
    0U,	// PseudoVSADDU_VI_M4_MASK
    0U,	// PseudoVSADDU_VI_M8
    0U,	// PseudoVSADDU_VI_M8_MASK
    0U,	// PseudoVSADDU_VI_MF2
    0U,	// PseudoVSADDU_VI_MF2_MASK
    0U,	// PseudoVSADDU_VI_MF4
    0U,	// PseudoVSADDU_VI_MF4_MASK
    0U,	// PseudoVSADDU_VI_MF8
    0U,	// PseudoVSADDU_VI_MF8_MASK
    0U,	// PseudoVSADDU_VV_M1
    0U,	// PseudoVSADDU_VV_M1_MASK
    0U,	// PseudoVSADDU_VV_M2
    0U,	// PseudoVSADDU_VV_M2_MASK
    0U,	// PseudoVSADDU_VV_M4
    0U,	// PseudoVSADDU_VV_M4_MASK
    0U,	// PseudoVSADDU_VV_M8
    0U,	// PseudoVSADDU_VV_M8_MASK
    0U,	// PseudoVSADDU_VV_MF2
    0U,	// PseudoVSADDU_VV_MF2_MASK
    0U,	// PseudoVSADDU_VV_MF4
    0U,	// PseudoVSADDU_VV_MF4_MASK
    0U,	// PseudoVSADDU_VV_MF8
    0U,	// PseudoVSADDU_VV_MF8_MASK
    0U,	// PseudoVSADDU_VX_M1
    0U,	// PseudoVSADDU_VX_M1_MASK
    0U,	// PseudoVSADDU_VX_M2
    0U,	// PseudoVSADDU_VX_M2_MASK
    0U,	// PseudoVSADDU_VX_M4
    0U,	// PseudoVSADDU_VX_M4_MASK
    0U,	// PseudoVSADDU_VX_M8
    0U,	// PseudoVSADDU_VX_M8_MASK
    0U,	// PseudoVSADDU_VX_MF2
    0U,	// PseudoVSADDU_VX_MF2_MASK
    0U,	// PseudoVSADDU_VX_MF4
    0U,	// PseudoVSADDU_VX_MF4_MASK
    0U,	// PseudoVSADDU_VX_MF8
    0U,	// PseudoVSADDU_VX_MF8_MASK
    0U,	// PseudoVSADD_VI_M1
    0U,	// PseudoVSADD_VI_M1_MASK
    0U,	// PseudoVSADD_VI_M2
    0U,	// PseudoVSADD_VI_M2_MASK
    0U,	// PseudoVSADD_VI_M4
    0U,	// PseudoVSADD_VI_M4_MASK
    0U,	// PseudoVSADD_VI_M8
    0U,	// PseudoVSADD_VI_M8_MASK
    0U,	// PseudoVSADD_VI_MF2
    0U,	// PseudoVSADD_VI_MF2_MASK
    0U,	// PseudoVSADD_VI_MF4
    0U,	// PseudoVSADD_VI_MF4_MASK
    0U,	// PseudoVSADD_VI_MF8
    0U,	// PseudoVSADD_VI_MF8_MASK
    0U,	// PseudoVSADD_VV_M1
    0U,	// PseudoVSADD_VV_M1_MASK
    0U,	// PseudoVSADD_VV_M2
    0U,	// PseudoVSADD_VV_M2_MASK
    0U,	// PseudoVSADD_VV_M4
    0U,	// PseudoVSADD_VV_M4_MASK
    0U,	// PseudoVSADD_VV_M8
    0U,	// PseudoVSADD_VV_M8_MASK
    0U,	// PseudoVSADD_VV_MF2
    0U,	// PseudoVSADD_VV_MF2_MASK
    0U,	// PseudoVSADD_VV_MF4
    0U,	// PseudoVSADD_VV_MF4_MASK
    0U,	// PseudoVSADD_VV_MF8
    0U,	// PseudoVSADD_VV_MF8_MASK
    0U,	// PseudoVSADD_VX_M1
    0U,	// PseudoVSADD_VX_M1_MASK
    0U,	// PseudoVSADD_VX_M2
    0U,	// PseudoVSADD_VX_M2_MASK
    0U,	// PseudoVSADD_VX_M4
    0U,	// PseudoVSADD_VX_M4_MASK
    0U,	// PseudoVSADD_VX_M8
    0U,	// PseudoVSADD_VX_M8_MASK
    0U,	// PseudoVSADD_VX_MF2
    0U,	// PseudoVSADD_VX_MF2_MASK
    0U,	// PseudoVSADD_VX_MF4
    0U,	// PseudoVSADD_VX_MF4_MASK
    0U,	// PseudoVSADD_VX_MF8
    0U,	// PseudoVSADD_VX_MF8_MASK
    0U,	// PseudoVSBC_VVM_M1
    0U,	// PseudoVSBC_VVM_M2
    0U,	// PseudoVSBC_VVM_M4
    0U,	// PseudoVSBC_VVM_M8
    0U,	// PseudoVSBC_VVM_MF2
    0U,	// PseudoVSBC_VVM_MF4
    0U,	// PseudoVSBC_VVM_MF8
    0U,	// PseudoVSBC_VXM_M1
    0U,	// PseudoVSBC_VXM_M2
    0U,	// PseudoVSBC_VXM_M4
    0U,	// PseudoVSBC_VXM_M8
    0U,	// PseudoVSBC_VXM_MF2
    0U,	// PseudoVSBC_VXM_MF4
    0U,	// PseudoVSBC_VXM_MF8
    0U,	// PseudoVSE16_V_M1
    0U,	// PseudoVSE16_V_M1_MASK
    0U,	// PseudoVSE16_V_M2
    0U,	// PseudoVSE16_V_M2_MASK
    0U,	// PseudoVSE16_V_M4
    0U,	// PseudoVSE16_V_M4_MASK
    0U,	// PseudoVSE16_V_M8
    0U,	// PseudoVSE16_V_M8_MASK
    0U,	// PseudoVSE16_V_MF2
    0U,	// PseudoVSE16_V_MF2_MASK
    0U,	// PseudoVSE16_V_MF4
    0U,	// PseudoVSE16_V_MF4_MASK
    0U,	// PseudoVSE32_V_M1
    0U,	// PseudoVSE32_V_M1_MASK
    0U,	// PseudoVSE32_V_M2
    0U,	// PseudoVSE32_V_M2_MASK
    0U,	// PseudoVSE32_V_M4
    0U,	// PseudoVSE32_V_M4_MASK
    0U,	// PseudoVSE32_V_M8
    0U,	// PseudoVSE32_V_M8_MASK
    0U,	// PseudoVSE32_V_MF2
    0U,	// PseudoVSE32_V_MF2_MASK
    0U,	// PseudoVSE64_V_M1
    0U,	// PseudoVSE64_V_M1_MASK
    0U,	// PseudoVSE64_V_M2
    0U,	// PseudoVSE64_V_M2_MASK
    0U,	// PseudoVSE64_V_M4
    0U,	// PseudoVSE64_V_M4_MASK
    0U,	// PseudoVSE64_V_M8
    0U,	// PseudoVSE64_V_M8_MASK
    0U,	// PseudoVSE8_V_M1
    0U,	// PseudoVSE8_V_M1_MASK
    0U,	// PseudoVSE8_V_M2
    0U,	// PseudoVSE8_V_M2_MASK
    0U,	// PseudoVSE8_V_M4
    0U,	// PseudoVSE8_V_M4_MASK
    0U,	// PseudoVSE8_V_M8
    0U,	// PseudoVSE8_V_M8_MASK
    0U,	// PseudoVSE8_V_MF2
    0U,	// PseudoVSE8_V_MF2_MASK
    0U,	// PseudoVSE8_V_MF4
    0U,	// PseudoVSE8_V_MF4_MASK
    0U,	// PseudoVSE8_V_MF8
    0U,	// PseudoVSE8_V_MF8_MASK
    0U,	// PseudoVSETIVLI
    0U,	// PseudoVSETVLI
    0U,	// PseudoVSETVLIX0
    0U,	// PseudoVSEXT_VF2_M1
    0U,	// PseudoVSEXT_VF2_M1_MASK
    0U,	// PseudoVSEXT_VF2_M2
    0U,	// PseudoVSEXT_VF2_M2_MASK
    0U,	// PseudoVSEXT_VF2_M4
    0U,	// PseudoVSEXT_VF2_M4_MASK
    0U,	// PseudoVSEXT_VF2_M8
    0U,	// PseudoVSEXT_VF2_M8_MASK
    0U,	// PseudoVSEXT_VF2_MF2
    0U,	// PseudoVSEXT_VF2_MF2_MASK
    0U,	// PseudoVSEXT_VF2_MF4
    0U,	// PseudoVSEXT_VF2_MF4_MASK
    0U,	// PseudoVSEXT_VF4_M1
    0U,	// PseudoVSEXT_VF4_M1_MASK
    0U,	// PseudoVSEXT_VF4_M2
    0U,	// PseudoVSEXT_VF4_M2_MASK
    0U,	// PseudoVSEXT_VF4_M4
    0U,	// PseudoVSEXT_VF4_M4_MASK
    0U,	// PseudoVSEXT_VF4_M8
    0U,	// PseudoVSEXT_VF4_M8_MASK
    0U,	// PseudoVSEXT_VF4_MF2
    0U,	// PseudoVSEXT_VF4_MF2_MASK
    0U,	// PseudoVSEXT_VF8_M1
    0U,	// PseudoVSEXT_VF8_M1_MASK
    0U,	// PseudoVSEXT_VF8_M2
    0U,	// PseudoVSEXT_VF8_M2_MASK
    0U,	// PseudoVSEXT_VF8_M4
    0U,	// PseudoVSEXT_VF8_M4_MASK
    0U,	// PseudoVSEXT_VF8_M8
    0U,	// PseudoVSEXT_VF8_M8_MASK
    0U,	// PseudoVSHA2CH_VV_M1
    0U,	// PseudoVSHA2CH_VV_M2
    0U,	// PseudoVSHA2CH_VV_M4
    0U,	// PseudoVSHA2CH_VV_M8
    0U,	// PseudoVSHA2CH_VV_MF2
    0U,	// PseudoVSHA2CL_VV_M1
    0U,	// PseudoVSHA2CL_VV_M2
    0U,	// PseudoVSHA2CL_VV_M4
    0U,	// PseudoVSHA2CL_VV_M8
    0U,	// PseudoVSHA2CL_VV_MF2
    0U,	// PseudoVSHA2MS_VV_M1
    0U,	// PseudoVSHA2MS_VV_M2
    0U,	// PseudoVSHA2MS_VV_M4
    0U,	// PseudoVSHA2MS_VV_M8
    0U,	// PseudoVSHA2MS_VV_MF2
    0U,	// PseudoVSLIDE1DOWN_VX_M1
    0U,	// PseudoVSLIDE1DOWN_VX_M1_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M2
    0U,	// PseudoVSLIDE1DOWN_VX_M2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M4
    0U,	// PseudoVSLIDE1DOWN_VX_M4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M8
    0U,	// PseudoVSLIDE1DOWN_VX_M8_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF2
    0U,	// PseudoVSLIDE1DOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF4
    0U,	// PseudoVSLIDE1DOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF8
    0U,	// PseudoVSLIDE1DOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDE1UP_VX_M1
    0U,	// PseudoVSLIDE1UP_VX_M1_MASK
    0U,	// PseudoVSLIDE1UP_VX_M2
    0U,	// PseudoVSLIDE1UP_VX_M2_MASK
    0U,	// PseudoVSLIDE1UP_VX_M4
    0U,	// PseudoVSLIDE1UP_VX_M4_MASK
    0U,	// PseudoVSLIDE1UP_VX_M8
    0U,	// PseudoVSLIDE1UP_VX_M8_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF2
    0U,	// PseudoVSLIDE1UP_VX_MF2_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF4
    0U,	// PseudoVSLIDE1UP_VX_MF4_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF8
    0U,	// PseudoVSLIDE1UP_VX_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M1
    0U,	// PseudoVSLIDEDOWN_VI_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M2
    0U,	// PseudoVSLIDEDOWN_VI_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M4
    0U,	// PseudoVSLIDEDOWN_VI_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M8
    0U,	// PseudoVSLIDEDOWN_VI_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF2
    0U,	// PseudoVSLIDEDOWN_VI_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF4
    0U,	// PseudoVSLIDEDOWN_VI_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF8
    0U,	// PseudoVSLIDEDOWN_VI_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M1
    0U,	// PseudoVSLIDEDOWN_VX_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M2
    0U,	// PseudoVSLIDEDOWN_VX_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M4
    0U,	// PseudoVSLIDEDOWN_VX_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M8
    0U,	// PseudoVSLIDEDOWN_VX_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF2
    0U,	// PseudoVSLIDEDOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF4
    0U,	// PseudoVSLIDEDOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF8
    0U,	// PseudoVSLIDEDOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDEUP_VI_M1
    0U,	// PseudoVSLIDEUP_VI_M1_MASK
    0U,	// PseudoVSLIDEUP_VI_M2
    0U,	// PseudoVSLIDEUP_VI_M2_MASK
    0U,	// PseudoVSLIDEUP_VI_M4
    0U,	// PseudoVSLIDEUP_VI_M4_MASK
    0U,	// PseudoVSLIDEUP_VI_M8
    0U,	// PseudoVSLIDEUP_VI_M8_MASK
    0U,	// PseudoVSLIDEUP_VI_MF2
    0U,	// PseudoVSLIDEUP_VI_MF2_MASK
    0U,	// PseudoVSLIDEUP_VI_MF4
    0U,	// PseudoVSLIDEUP_VI_MF4_MASK
    0U,	// PseudoVSLIDEUP_VI_MF8
    0U,	// PseudoVSLIDEUP_VI_MF8_MASK
    0U,	// PseudoVSLIDEUP_VX_M1
    0U,	// PseudoVSLIDEUP_VX_M1_MASK
    0U,	// PseudoVSLIDEUP_VX_M2
    0U,	// PseudoVSLIDEUP_VX_M2_MASK
    0U,	// PseudoVSLIDEUP_VX_M4
    0U,	// PseudoVSLIDEUP_VX_M4_MASK
    0U,	// PseudoVSLIDEUP_VX_M8
    0U,	// PseudoVSLIDEUP_VX_M8_MASK
    0U,	// PseudoVSLIDEUP_VX_MF2
    0U,	// PseudoVSLIDEUP_VX_MF2_MASK
    0U,	// PseudoVSLIDEUP_VX_MF4
    0U,	// PseudoVSLIDEUP_VX_MF4_MASK
    0U,	// PseudoVSLIDEUP_VX_MF8
    0U,	// PseudoVSLIDEUP_VX_MF8_MASK
    0U,	// PseudoVSLL_VI_M1
    0U,	// PseudoVSLL_VI_M1_MASK
    0U,	// PseudoVSLL_VI_M2
    0U,	// PseudoVSLL_VI_M2_MASK
    0U,	// PseudoVSLL_VI_M4
    0U,	// PseudoVSLL_VI_M4_MASK
    0U,	// PseudoVSLL_VI_M8
    0U,	// PseudoVSLL_VI_M8_MASK
    0U,	// PseudoVSLL_VI_MF2
    0U,	// PseudoVSLL_VI_MF2_MASK
    0U,	// PseudoVSLL_VI_MF4
    0U,	// PseudoVSLL_VI_MF4_MASK
    0U,	// PseudoVSLL_VI_MF8
    0U,	// PseudoVSLL_VI_MF8_MASK
    0U,	// PseudoVSLL_VV_M1
    0U,	// PseudoVSLL_VV_M1_MASK
    0U,	// PseudoVSLL_VV_M2
    0U,	// PseudoVSLL_VV_M2_MASK
    0U,	// PseudoVSLL_VV_M4
    0U,	// PseudoVSLL_VV_M4_MASK
    0U,	// PseudoVSLL_VV_M8
    0U,	// PseudoVSLL_VV_M8_MASK
    0U,	// PseudoVSLL_VV_MF2
    0U,	// PseudoVSLL_VV_MF2_MASK
    0U,	// PseudoVSLL_VV_MF4
    0U,	// PseudoVSLL_VV_MF4_MASK
    0U,	// PseudoVSLL_VV_MF8
    0U,	// PseudoVSLL_VV_MF8_MASK
    0U,	// PseudoVSLL_VX_M1
    0U,	// PseudoVSLL_VX_M1_MASK
    0U,	// PseudoVSLL_VX_M2
    0U,	// PseudoVSLL_VX_M2_MASK
    0U,	// PseudoVSLL_VX_M4
    0U,	// PseudoVSLL_VX_M4_MASK
    0U,	// PseudoVSLL_VX_M8
    0U,	// PseudoVSLL_VX_M8_MASK
    0U,	// PseudoVSLL_VX_MF2
    0U,	// PseudoVSLL_VX_MF2_MASK
    0U,	// PseudoVSLL_VX_MF4
    0U,	// PseudoVSLL_VX_MF4_MASK
    0U,	// PseudoVSLL_VX_MF8
    0U,	// PseudoVSLL_VX_MF8_MASK
    0U,	// PseudoVSM3C_VI_M1
    0U,	// PseudoVSM3C_VI_M2
    0U,	// PseudoVSM3C_VI_M4
    0U,	// PseudoVSM3C_VI_M8
    0U,	// PseudoVSM3C_VI_MF2
    0U,	// PseudoVSM3ME_VV_M1
    0U,	// PseudoVSM3ME_VV_M2
    0U,	// PseudoVSM3ME_VV_M4
    0U,	// PseudoVSM3ME_VV_M8
    0U,	// PseudoVSM3ME_VV_MF2
    0U,	// PseudoVSM4K_VI_M1
    0U,	// PseudoVSM4K_VI_M2
    0U,	// PseudoVSM4K_VI_M4
    0U,	// PseudoVSM4K_VI_M8
    0U,	// PseudoVSM4K_VI_MF2
    0U,	// PseudoVSM4R_VS_M1_M1
    0U,	// PseudoVSM4R_VS_M1_MF2
    0U,	// PseudoVSM4R_VS_M1_MF4
    0U,	// PseudoVSM4R_VS_M1_MF8
    0U,	// PseudoVSM4R_VS_M2_M1
    0U,	// PseudoVSM4R_VS_M2_M2
    0U,	// PseudoVSM4R_VS_M2_MF2
    0U,	// PseudoVSM4R_VS_M2_MF4
    0U,	// PseudoVSM4R_VS_M2_MF8
    0U,	// PseudoVSM4R_VS_M4_M1
    0U,	// PseudoVSM4R_VS_M4_M2
    0U,	// PseudoVSM4R_VS_M4_M4
    0U,	// PseudoVSM4R_VS_M4_MF2
    0U,	// PseudoVSM4R_VS_M4_MF4
    0U,	// PseudoVSM4R_VS_M4_MF8
    0U,	// PseudoVSM4R_VS_M8_M1
    0U,	// PseudoVSM4R_VS_M8_M2
    0U,	// PseudoVSM4R_VS_M8_M4
    0U,	// PseudoVSM4R_VS_M8_MF2
    0U,	// PseudoVSM4R_VS_M8_MF4
    0U,	// PseudoVSM4R_VS_M8_MF8
    0U,	// PseudoVSM4R_VS_MF2_MF2
    0U,	// PseudoVSM4R_VS_MF2_MF4
    0U,	// PseudoVSM4R_VS_MF2_MF8
    0U,	// PseudoVSM4R_VV_M1
    0U,	// PseudoVSM4R_VV_M2
    0U,	// PseudoVSM4R_VV_M4
    0U,	// PseudoVSM4R_VV_M8
    0U,	// PseudoVSM4R_VV_MF2
    0U,	// PseudoVSMUL_VV_M1
    0U,	// PseudoVSMUL_VV_M1_MASK
    0U,	// PseudoVSMUL_VV_M2
    0U,	// PseudoVSMUL_VV_M2_MASK
    0U,	// PseudoVSMUL_VV_M4
    0U,	// PseudoVSMUL_VV_M4_MASK
    0U,	// PseudoVSMUL_VV_M8
    0U,	// PseudoVSMUL_VV_M8_MASK
    0U,	// PseudoVSMUL_VV_MF2
    0U,	// PseudoVSMUL_VV_MF2_MASK
    0U,	// PseudoVSMUL_VV_MF4
    0U,	// PseudoVSMUL_VV_MF4_MASK
    0U,	// PseudoVSMUL_VV_MF8
    0U,	// PseudoVSMUL_VV_MF8_MASK
    0U,	// PseudoVSMUL_VX_M1
    0U,	// PseudoVSMUL_VX_M1_MASK
    0U,	// PseudoVSMUL_VX_M2
    0U,	// PseudoVSMUL_VX_M2_MASK
    0U,	// PseudoVSMUL_VX_M4
    0U,	// PseudoVSMUL_VX_M4_MASK
    0U,	// PseudoVSMUL_VX_M8
    0U,	// PseudoVSMUL_VX_M8_MASK
    0U,	// PseudoVSMUL_VX_MF2
    0U,	// PseudoVSMUL_VX_MF2_MASK
    0U,	// PseudoVSMUL_VX_MF4
    0U,	// PseudoVSMUL_VX_MF4_MASK
    0U,	// PseudoVSMUL_VX_MF8
    0U,	// PseudoVSMUL_VX_MF8_MASK
    0U,	// PseudoVSM_V_B1
    0U,	// PseudoVSM_V_B16
    0U,	// PseudoVSM_V_B2
    0U,	// PseudoVSM_V_B32
    0U,	// PseudoVSM_V_B4
    0U,	// PseudoVSM_V_B64
    0U,	// PseudoVSM_V_B8
    0U,	// PseudoVSOXEI16_V_M1_M1
    0U,	// PseudoVSOXEI16_V_M1_M1_MASK
    0U,	// PseudoVSOXEI16_V_M1_M2
    0U,	// PseudoVSOXEI16_V_M1_M2_MASK
    0U,	// PseudoVSOXEI16_V_M1_M4
    0U,	// PseudoVSOXEI16_V_M1_M4_MASK
    0U,	// PseudoVSOXEI16_V_M1_MF2
    0U,	// PseudoVSOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M1
    0U,	// PseudoVSOXEI16_V_M2_M1_MASK
    0U,	// PseudoVSOXEI16_V_M2_M2
    0U,	// PseudoVSOXEI16_V_M2_M2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M4
    0U,	// PseudoVSOXEI16_V_M2_M4_MASK
    0U,	// PseudoVSOXEI16_V_M2_M8
    0U,	// PseudoVSOXEI16_V_M2_M8_MASK
    0U,	// PseudoVSOXEI16_V_M4_M2
    0U,	// PseudoVSOXEI16_V_M4_M2_MASK
    0U,	// PseudoVSOXEI16_V_M4_M4
    0U,	// PseudoVSOXEI16_V_M4_M4_MASK
    0U,	// PseudoVSOXEI16_V_M4_M8
    0U,	// PseudoVSOXEI16_V_M4_M8_MASK
    0U,	// PseudoVSOXEI16_V_M8_M4
    0U,	// PseudoVSOXEI16_V_M8_M4_MASK
    0U,	// PseudoVSOXEI16_V_M8_M8
    0U,	// PseudoVSOXEI16_V_M8_M8_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M1
    0U,	// PseudoVSOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M2
    0U,	// PseudoVSOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF2
    0U,	// PseudoVSOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF4
    0U,	// PseudoVSOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M1
    0U,	// PseudoVSOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF2
    0U,	// PseudoVSOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF4
    0U,	// PseudoVSOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF8
    0U,	// PseudoVSOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M1_M1
    0U,	// PseudoVSOXEI32_V_M1_M1_MASK
    0U,	// PseudoVSOXEI32_V_M1_M2
    0U,	// PseudoVSOXEI32_V_M1_M2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF2
    0U,	// PseudoVSOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF4
    0U,	// PseudoVSOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M2_M1
    0U,	// PseudoVSOXEI32_V_M2_M1_MASK
    0U,	// PseudoVSOXEI32_V_M2_M2
    0U,	// PseudoVSOXEI32_V_M2_M2_MASK
    0U,	// PseudoVSOXEI32_V_M2_M4
    0U,	// PseudoVSOXEI32_V_M2_M4_MASK
    0U,	// PseudoVSOXEI32_V_M2_MF2
    0U,	// PseudoVSOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M1
    0U,	// PseudoVSOXEI32_V_M4_M1_MASK
    0U,	// PseudoVSOXEI32_V_M4_M2
    0U,	// PseudoVSOXEI32_V_M4_M2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M4
    0U,	// PseudoVSOXEI32_V_M4_M4_MASK
    0U,	// PseudoVSOXEI32_V_M4_M8
    0U,	// PseudoVSOXEI32_V_M4_M8_MASK
    0U,	// PseudoVSOXEI32_V_M8_M2
    0U,	// PseudoVSOXEI32_V_M8_M2_MASK
    0U,	// PseudoVSOXEI32_V_M8_M4
    0U,	// PseudoVSOXEI32_V_M8_M4_MASK
    0U,	// PseudoVSOXEI32_V_M8_M8
    0U,	// PseudoVSOXEI32_V_M8_M8_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M1
    0U,	// PseudoVSOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF2
    0U,	// PseudoVSOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF4
    0U,	// PseudoVSOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF8
    0U,	// PseudoVSOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M1_M1
    0U,	// PseudoVSOXEI64_V_M1_M1_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF2
    0U,	// PseudoVSOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF4
    0U,	// PseudoVSOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF8
    0U,	// PseudoVSOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M2_M1
    0U,	// PseudoVSOXEI64_V_M2_M1_MASK
    0U,	// PseudoVSOXEI64_V_M2_M2
    0U,	// PseudoVSOXEI64_V_M2_M2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF2
    0U,	// PseudoVSOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF4
    0U,	// PseudoVSOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M4_M1
    0U,	// PseudoVSOXEI64_V_M4_M1_MASK
    0U,	// PseudoVSOXEI64_V_M4_M2
    0U,	// PseudoVSOXEI64_V_M4_M2_MASK
    0U,	// PseudoVSOXEI64_V_M4_M4
    0U,	// PseudoVSOXEI64_V_M4_M4_MASK
    0U,	// PseudoVSOXEI64_V_M4_MF2
    0U,	// PseudoVSOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M1
    0U,	// PseudoVSOXEI64_V_M8_M1_MASK
    0U,	// PseudoVSOXEI64_V_M8_M2
    0U,	// PseudoVSOXEI64_V_M8_M2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M4
    0U,	// PseudoVSOXEI64_V_M8_M4_MASK
    0U,	// PseudoVSOXEI64_V_M8_M8
    0U,	// PseudoVSOXEI64_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_M1_M1
    0U,	// PseudoVSOXEI8_V_M1_M1_MASK
    0U,	// PseudoVSOXEI8_V_M1_M2
    0U,	// PseudoVSOXEI8_V_M1_M2_MASK
    0U,	// PseudoVSOXEI8_V_M1_M4
    0U,	// PseudoVSOXEI8_V_M1_M4_MASK
    0U,	// PseudoVSOXEI8_V_M1_M8
    0U,	// PseudoVSOXEI8_V_M1_M8_MASK
    0U,	// PseudoVSOXEI8_V_M2_M2
    0U,	// PseudoVSOXEI8_V_M2_M2_MASK
    0U,	// PseudoVSOXEI8_V_M2_M4
    0U,	// PseudoVSOXEI8_V_M2_M4_MASK
    0U,	// PseudoVSOXEI8_V_M2_M8
    0U,	// PseudoVSOXEI8_V_M2_M8_MASK
    0U,	// PseudoVSOXEI8_V_M4_M4
    0U,	// PseudoVSOXEI8_V_M4_M4_MASK
    0U,	// PseudoVSOXEI8_V_M4_M8
    0U,	// PseudoVSOXEI8_V_M4_M8_MASK
    0U,	// PseudoVSOXEI8_V_M8_M8
    0U,	// PseudoVSOXEI8_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M1
    0U,	// PseudoVSOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M2
    0U,	// PseudoVSOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M4
    0U,	// PseudoVSOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXEI8_V_MF2_MF2
    0U,	// PseudoVSOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M1
    0U,	// PseudoVSOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M2
    0U,	// PseudoVSOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF2
    0U,	// PseudoVSOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF4
    0U,	// PseudoVSOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M1
    0U,	// PseudoVSOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF2
    0U,	// PseudoVSOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF4
    0U,	// PseudoVSOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF8
    0U,	// PseudoVSOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSPILL2_M1
    0U,	// PseudoVSPILL2_M2
    0U,	// PseudoVSPILL2_M4
    0U,	// PseudoVSPILL2_MF2
    0U,	// PseudoVSPILL2_MF4
    0U,	// PseudoVSPILL2_MF8
    0U,	// PseudoVSPILL3_M1
    0U,	// PseudoVSPILL3_M2
    0U,	// PseudoVSPILL3_MF2
    0U,	// PseudoVSPILL3_MF4
    0U,	// PseudoVSPILL3_MF8
    0U,	// PseudoVSPILL4_M1
    0U,	// PseudoVSPILL4_M2
    0U,	// PseudoVSPILL4_MF2
    0U,	// PseudoVSPILL4_MF4
    0U,	// PseudoVSPILL4_MF8
    0U,	// PseudoVSPILL5_M1
    0U,	// PseudoVSPILL5_MF2
    0U,	// PseudoVSPILL5_MF4
    0U,	// PseudoVSPILL5_MF8
    0U,	// PseudoVSPILL6_M1
    0U,	// PseudoVSPILL6_MF2
    0U,	// PseudoVSPILL6_MF4
    0U,	// PseudoVSPILL6_MF8
    0U,	// PseudoVSPILL7_M1
    0U,	// PseudoVSPILL7_MF2
    0U,	// PseudoVSPILL7_MF4
    0U,	// PseudoVSPILL7_MF8
    0U,	// PseudoVSPILL8_M1
    0U,	// PseudoVSPILL8_MF2
    0U,	// PseudoVSPILL8_MF4
    0U,	// PseudoVSPILL8_MF8
    0U,	// PseudoVSRA_VI_M1
    0U,	// PseudoVSRA_VI_M1_MASK
    0U,	// PseudoVSRA_VI_M2
    0U,	// PseudoVSRA_VI_M2_MASK
    0U,	// PseudoVSRA_VI_M4
    0U,	// PseudoVSRA_VI_M4_MASK
    0U,	// PseudoVSRA_VI_M8
    0U,	// PseudoVSRA_VI_M8_MASK
    0U,	// PseudoVSRA_VI_MF2
    0U,	// PseudoVSRA_VI_MF2_MASK
    0U,	// PseudoVSRA_VI_MF4
    0U,	// PseudoVSRA_VI_MF4_MASK
    0U,	// PseudoVSRA_VI_MF8
    0U,	// PseudoVSRA_VI_MF8_MASK
    0U,	// PseudoVSRA_VV_M1
    0U,	// PseudoVSRA_VV_M1_MASK
    0U,	// PseudoVSRA_VV_M2
    0U,	// PseudoVSRA_VV_M2_MASK
    0U,	// PseudoVSRA_VV_M4
    0U,	// PseudoVSRA_VV_M4_MASK
    0U,	// PseudoVSRA_VV_M8
    0U,	// PseudoVSRA_VV_M8_MASK
    0U,	// PseudoVSRA_VV_MF2
    0U,	// PseudoVSRA_VV_MF2_MASK
    0U,	// PseudoVSRA_VV_MF4
    0U,	// PseudoVSRA_VV_MF4_MASK
    0U,	// PseudoVSRA_VV_MF8
    0U,	// PseudoVSRA_VV_MF8_MASK
    0U,	// PseudoVSRA_VX_M1
    0U,	// PseudoVSRA_VX_M1_MASK
    0U,	// PseudoVSRA_VX_M2
    0U,	// PseudoVSRA_VX_M2_MASK
    0U,	// PseudoVSRA_VX_M4
    0U,	// PseudoVSRA_VX_M4_MASK
    0U,	// PseudoVSRA_VX_M8
    0U,	// PseudoVSRA_VX_M8_MASK
    0U,	// PseudoVSRA_VX_MF2
    0U,	// PseudoVSRA_VX_MF2_MASK
    0U,	// PseudoVSRA_VX_MF4
    0U,	// PseudoVSRA_VX_MF4_MASK
    0U,	// PseudoVSRA_VX_MF8
    0U,	// PseudoVSRA_VX_MF8_MASK
    0U,	// PseudoVSRL_VI_M1
    0U,	// PseudoVSRL_VI_M1_MASK
    0U,	// PseudoVSRL_VI_M2
    0U,	// PseudoVSRL_VI_M2_MASK
    0U,	// PseudoVSRL_VI_M4
    0U,	// PseudoVSRL_VI_M4_MASK
    0U,	// PseudoVSRL_VI_M8
    0U,	// PseudoVSRL_VI_M8_MASK
    0U,	// PseudoVSRL_VI_MF2
    0U,	// PseudoVSRL_VI_MF2_MASK
    0U,	// PseudoVSRL_VI_MF4
    0U,	// PseudoVSRL_VI_MF4_MASK
    0U,	// PseudoVSRL_VI_MF8
    0U,	// PseudoVSRL_VI_MF8_MASK
    0U,	// PseudoVSRL_VV_M1
    0U,	// PseudoVSRL_VV_M1_MASK
    0U,	// PseudoVSRL_VV_M2
    0U,	// PseudoVSRL_VV_M2_MASK
    0U,	// PseudoVSRL_VV_M4
    0U,	// PseudoVSRL_VV_M4_MASK
    0U,	// PseudoVSRL_VV_M8
    0U,	// PseudoVSRL_VV_M8_MASK
    0U,	// PseudoVSRL_VV_MF2
    0U,	// PseudoVSRL_VV_MF2_MASK
    0U,	// PseudoVSRL_VV_MF4
    0U,	// PseudoVSRL_VV_MF4_MASK
    0U,	// PseudoVSRL_VV_MF8
    0U,	// PseudoVSRL_VV_MF8_MASK
    0U,	// PseudoVSRL_VX_M1
    0U,	// PseudoVSRL_VX_M1_MASK
    0U,	// PseudoVSRL_VX_M2
    0U,	// PseudoVSRL_VX_M2_MASK
    0U,	// PseudoVSRL_VX_M4
    0U,	// PseudoVSRL_VX_M4_MASK
    0U,	// PseudoVSRL_VX_M8
    0U,	// PseudoVSRL_VX_M8_MASK
    0U,	// PseudoVSRL_VX_MF2
    0U,	// PseudoVSRL_VX_MF2_MASK
    0U,	// PseudoVSRL_VX_MF4
    0U,	// PseudoVSRL_VX_MF4_MASK
    0U,	// PseudoVSRL_VX_MF8
    0U,	// PseudoVSRL_VX_MF8_MASK
    0U,	// PseudoVSSE16_V_M1
    0U,	// PseudoVSSE16_V_M1_MASK
    0U,	// PseudoVSSE16_V_M2
    0U,	// PseudoVSSE16_V_M2_MASK
    0U,	// PseudoVSSE16_V_M4
    0U,	// PseudoVSSE16_V_M4_MASK
    0U,	// PseudoVSSE16_V_M8
    0U,	// PseudoVSSE16_V_M8_MASK
    0U,	// PseudoVSSE16_V_MF2
    0U,	// PseudoVSSE16_V_MF2_MASK
    0U,	// PseudoVSSE16_V_MF4
    0U,	// PseudoVSSE16_V_MF4_MASK
    0U,	// PseudoVSSE32_V_M1
    0U,	// PseudoVSSE32_V_M1_MASK
    0U,	// PseudoVSSE32_V_M2
    0U,	// PseudoVSSE32_V_M2_MASK
    0U,	// PseudoVSSE32_V_M4
    0U,	// PseudoVSSE32_V_M4_MASK
    0U,	// PseudoVSSE32_V_M8
    0U,	// PseudoVSSE32_V_M8_MASK
    0U,	// PseudoVSSE32_V_MF2
    0U,	// PseudoVSSE32_V_MF2_MASK
    0U,	// PseudoVSSE64_V_M1
    0U,	// PseudoVSSE64_V_M1_MASK
    0U,	// PseudoVSSE64_V_M2
    0U,	// PseudoVSSE64_V_M2_MASK
    0U,	// PseudoVSSE64_V_M4
    0U,	// PseudoVSSE64_V_M4_MASK
    0U,	// PseudoVSSE64_V_M8
    0U,	// PseudoVSSE64_V_M8_MASK
    0U,	// PseudoVSSE8_V_M1
    0U,	// PseudoVSSE8_V_M1_MASK
    0U,	// PseudoVSSE8_V_M2
    0U,	// PseudoVSSE8_V_M2_MASK
    0U,	// PseudoVSSE8_V_M4
    0U,	// PseudoVSSE8_V_M4_MASK
    0U,	// PseudoVSSE8_V_M8
    0U,	// PseudoVSSE8_V_M8_MASK
    0U,	// PseudoVSSE8_V_MF2
    0U,	// PseudoVSSE8_V_MF2_MASK
    0U,	// PseudoVSSE8_V_MF4
    0U,	// PseudoVSSE8_V_MF4_MASK
    0U,	// PseudoVSSE8_V_MF8
    0U,	// PseudoVSSE8_V_MF8_MASK
    0U,	// PseudoVSSEG2E16_V_M1
    0U,	// PseudoVSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSEG2E16_V_M2
    0U,	// PseudoVSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSEG2E16_V_M4
    0U,	// PseudoVSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSEG2E16_V_MF2
    0U,	// PseudoVSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSEG2E16_V_MF4
    0U,	// PseudoVSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSEG2E32_V_M1
    0U,	// PseudoVSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSEG2E32_V_M2
    0U,	// PseudoVSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSEG2E32_V_M4
    0U,	// PseudoVSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSEG2E32_V_MF2
    0U,	// PseudoVSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSEG2E64_V_M1
    0U,	// PseudoVSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSEG2E64_V_M2
    0U,	// PseudoVSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSEG2E64_V_M4
    0U,	// PseudoVSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_M1
    0U,	// PseudoVSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSEG2E8_V_M2
    0U,	// PseudoVSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSEG2E8_V_M4
    0U,	// PseudoVSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_MF2
    0U,	// PseudoVSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSEG2E8_V_MF4
    0U,	// PseudoVSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSEG2E8_V_MF8
    0U,	// PseudoVSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSEG3E16_V_M1
    0U,	// PseudoVSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSEG3E16_V_M2
    0U,	// PseudoVSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSEG3E16_V_MF2
    0U,	// PseudoVSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSEG3E16_V_MF4
    0U,	// PseudoVSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSEG3E32_V_M1
    0U,	// PseudoVSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSEG3E32_V_M2
    0U,	// PseudoVSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSEG3E32_V_MF2
    0U,	// PseudoVSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSEG3E64_V_M1
    0U,	// PseudoVSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSEG3E64_V_M2
    0U,	// PseudoVSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_M1
    0U,	// PseudoVSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSEG3E8_V_M2
    0U,	// PseudoVSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_MF2
    0U,	// PseudoVSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSEG3E8_V_MF4
    0U,	// PseudoVSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSEG3E8_V_MF8
    0U,	// PseudoVSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSEG4E16_V_M1
    0U,	// PseudoVSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSEG4E16_V_M2
    0U,	// PseudoVSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSEG4E16_V_MF2
    0U,	// PseudoVSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSEG4E16_V_MF4
    0U,	// PseudoVSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSEG4E32_V_M1
    0U,	// PseudoVSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSEG4E32_V_M2
    0U,	// PseudoVSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSEG4E32_V_MF2
    0U,	// PseudoVSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSEG4E64_V_M1
    0U,	// PseudoVSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSEG4E64_V_M2
    0U,	// PseudoVSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_M1
    0U,	// PseudoVSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSEG4E8_V_M2
    0U,	// PseudoVSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_MF2
    0U,	// PseudoVSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSEG4E8_V_MF4
    0U,	// PseudoVSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSEG4E8_V_MF8
    0U,	// PseudoVSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSEG5E16_V_M1
    0U,	// PseudoVSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSEG5E16_V_MF2
    0U,	// PseudoVSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSEG5E16_V_MF4
    0U,	// PseudoVSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSEG5E32_V_M1
    0U,	// PseudoVSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSEG5E32_V_MF2
    0U,	// PseudoVSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSEG5E64_V_M1
    0U,	// PseudoVSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_M1
    0U,	// PseudoVSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_MF2
    0U,	// PseudoVSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSEG5E8_V_MF4
    0U,	// PseudoVSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSEG5E8_V_MF8
    0U,	// PseudoVSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSEG6E16_V_M1
    0U,	// PseudoVSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSEG6E16_V_MF2
    0U,	// PseudoVSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSEG6E16_V_MF4
    0U,	// PseudoVSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSEG6E32_V_M1
    0U,	// PseudoVSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSEG6E32_V_MF2
    0U,	// PseudoVSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSEG6E64_V_M1
    0U,	// PseudoVSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_M1
    0U,	// PseudoVSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_MF2
    0U,	// PseudoVSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSEG6E8_V_MF4
    0U,	// PseudoVSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSEG6E8_V_MF8
    0U,	// PseudoVSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSEG7E16_V_M1
    0U,	// PseudoVSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSEG7E16_V_MF2
    0U,	// PseudoVSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSEG7E16_V_MF4
    0U,	// PseudoVSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSEG7E32_V_M1
    0U,	// PseudoVSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSEG7E32_V_MF2
    0U,	// PseudoVSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSEG7E64_V_M1
    0U,	// PseudoVSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_M1
    0U,	// PseudoVSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_MF2
    0U,	// PseudoVSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSEG7E8_V_MF4
    0U,	// PseudoVSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSEG7E8_V_MF8
    0U,	// PseudoVSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSEG8E16_V_M1
    0U,	// PseudoVSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSEG8E16_V_MF2
    0U,	// PseudoVSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSEG8E16_V_MF4
    0U,	// PseudoVSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSEG8E32_V_M1
    0U,	// PseudoVSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSEG8E32_V_MF2
    0U,	// PseudoVSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSEG8E64_V_M1
    0U,	// PseudoVSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_M1
    0U,	// PseudoVSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_MF2
    0U,	// PseudoVSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSEG8E8_V_MF4
    0U,	// PseudoVSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSEG8E8_V_MF8
    0U,	// PseudoVSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSRA_VI_M1
    0U,	// PseudoVSSRA_VI_M1_MASK
    0U,	// PseudoVSSRA_VI_M2
    0U,	// PseudoVSSRA_VI_M2_MASK
    0U,	// PseudoVSSRA_VI_M4
    0U,	// PseudoVSSRA_VI_M4_MASK
    0U,	// PseudoVSSRA_VI_M8
    0U,	// PseudoVSSRA_VI_M8_MASK
    0U,	// PseudoVSSRA_VI_MF2
    0U,	// PseudoVSSRA_VI_MF2_MASK
    0U,	// PseudoVSSRA_VI_MF4
    0U,	// PseudoVSSRA_VI_MF4_MASK
    0U,	// PseudoVSSRA_VI_MF8
    0U,	// PseudoVSSRA_VI_MF8_MASK
    0U,	// PseudoVSSRA_VV_M1
    0U,	// PseudoVSSRA_VV_M1_MASK
    0U,	// PseudoVSSRA_VV_M2
    0U,	// PseudoVSSRA_VV_M2_MASK
    0U,	// PseudoVSSRA_VV_M4
    0U,	// PseudoVSSRA_VV_M4_MASK
    0U,	// PseudoVSSRA_VV_M8
    0U,	// PseudoVSSRA_VV_M8_MASK
    0U,	// PseudoVSSRA_VV_MF2
    0U,	// PseudoVSSRA_VV_MF2_MASK
    0U,	// PseudoVSSRA_VV_MF4
    0U,	// PseudoVSSRA_VV_MF4_MASK
    0U,	// PseudoVSSRA_VV_MF8
    0U,	// PseudoVSSRA_VV_MF8_MASK
    0U,	// PseudoVSSRA_VX_M1
    0U,	// PseudoVSSRA_VX_M1_MASK
    0U,	// PseudoVSSRA_VX_M2
    0U,	// PseudoVSSRA_VX_M2_MASK
    0U,	// PseudoVSSRA_VX_M4
    0U,	// PseudoVSSRA_VX_M4_MASK
    0U,	// PseudoVSSRA_VX_M8
    0U,	// PseudoVSSRA_VX_M8_MASK
    0U,	// PseudoVSSRA_VX_MF2
    0U,	// PseudoVSSRA_VX_MF2_MASK
    0U,	// PseudoVSSRA_VX_MF4
    0U,	// PseudoVSSRA_VX_MF4_MASK
    0U,	// PseudoVSSRA_VX_MF8
    0U,	// PseudoVSSRA_VX_MF8_MASK
    0U,	// PseudoVSSRL_VI_M1
    0U,	// PseudoVSSRL_VI_M1_MASK
    0U,	// PseudoVSSRL_VI_M2
    0U,	// PseudoVSSRL_VI_M2_MASK
    0U,	// PseudoVSSRL_VI_M4
    0U,	// PseudoVSSRL_VI_M4_MASK
    0U,	// PseudoVSSRL_VI_M8
    0U,	// PseudoVSSRL_VI_M8_MASK
    0U,	// PseudoVSSRL_VI_MF2
    0U,	// PseudoVSSRL_VI_MF2_MASK
    0U,	// PseudoVSSRL_VI_MF4
    0U,	// PseudoVSSRL_VI_MF4_MASK
    0U,	// PseudoVSSRL_VI_MF8
    0U,	// PseudoVSSRL_VI_MF8_MASK
    0U,	// PseudoVSSRL_VV_M1
    0U,	// PseudoVSSRL_VV_M1_MASK
    0U,	// PseudoVSSRL_VV_M2
    0U,	// PseudoVSSRL_VV_M2_MASK
    0U,	// PseudoVSSRL_VV_M4
    0U,	// PseudoVSSRL_VV_M4_MASK
    0U,	// PseudoVSSRL_VV_M8
    0U,	// PseudoVSSRL_VV_M8_MASK
    0U,	// PseudoVSSRL_VV_MF2
    0U,	// PseudoVSSRL_VV_MF2_MASK
    0U,	// PseudoVSSRL_VV_MF4
    0U,	// PseudoVSSRL_VV_MF4_MASK
    0U,	// PseudoVSSRL_VV_MF8
    0U,	// PseudoVSSRL_VV_MF8_MASK
    0U,	// PseudoVSSRL_VX_M1
    0U,	// PseudoVSSRL_VX_M1_MASK
    0U,	// PseudoVSSRL_VX_M2
    0U,	// PseudoVSSRL_VX_M2_MASK
    0U,	// PseudoVSSRL_VX_M4
    0U,	// PseudoVSSRL_VX_M4_MASK
    0U,	// PseudoVSSRL_VX_M8
    0U,	// PseudoVSSRL_VX_M8_MASK
    0U,	// PseudoVSSRL_VX_MF2
    0U,	// PseudoVSSRL_VX_MF2_MASK
    0U,	// PseudoVSSRL_VX_MF4
    0U,	// PseudoVSSRL_VX_MF4_MASK
    0U,	// PseudoVSSRL_VX_MF8
    0U,	// PseudoVSSRL_VX_MF8_MASK
    0U,	// PseudoVSSSEG2E16_V_M1
    0U,	// PseudoVSSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSSEG2E16_V_M2
    0U,	// PseudoVSSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSSEG2E16_V_M4
    0U,	// PseudoVSSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSSEG2E16_V_MF2
    0U,	// PseudoVSSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSSEG2E16_V_MF4
    0U,	// PseudoVSSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSSEG2E32_V_M1
    0U,	// PseudoVSSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSSEG2E32_V_M2
    0U,	// PseudoVSSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSSEG2E32_V_M4
    0U,	// PseudoVSSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSSEG2E32_V_MF2
    0U,	// PseudoVSSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSSEG2E64_V_M1
    0U,	// PseudoVSSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSSEG2E64_V_M2
    0U,	// PseudoVSSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSSEG2E64_V_M4
    0U,	// PseudoVSSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_M1
    0U,	// PseudoVSSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSSEG2E8_V_M2
    0U,	// PseudoVSSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSSEG2E8_V_M4
    0U,	// PseudoVSSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF2
    0U,	// PseudoVSSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSSEG2E8_V_MF4
    0U,	// PseudoVSSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF8
    0U,	// PseudoVSSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSSEG3E16_V_M1
    0U,	// PseudoVSSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSSEG3E16_V_M2
    0U,	// PseudoVSSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF2
    0U,	// PseudoVSSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF4
    0U,	// PseudoVSSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSSEG3E32_V_M1
    0U,	// PseudoVSSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSSEG3E32_V_M2
    0U,	// PseudoVSSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSSEG3E32_V_MF2
    0U,	// PseudoVSSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSSEG3E64_V_M1
    0U,	// PseudoVSSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSSEG3E64_V_M2
    0U,	// PseudoVSSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_M1
    0U,	// PseudoVSSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSSEG3E8_V_M2
    0U,	// PseudoVSSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF2
    0U,	// PseudoVSSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF4
    0U,	// PseudoVSSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSSEG3E8_V_MF8
    0U,	// PseudoVSSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSSEG4E16_V_M1
    0U,	// PseudoVSSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSSEG4E16_V_M2
    0U,	// PseudoVSSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF2
    0U,	// PseudoVSSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF4
    0U,	// PseudoVSSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSSEG4E32_V_M1
    0U,	// PseudoVSSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSSEG4E32_V_M2
    0U,	// PseudoVSSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSSEG4E32_V_MF2
    0U,	// PseudoVSSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSSEG4E64_V_M1
    0U,	// PseudoVSSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSSEG4E64_V_M2
    0U,	// PseudoVSSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_M1
    0U,	// PseudoVSSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSSEG4E8_V_M2
    0U,	// PseudoVSSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF2
    0U,	// PseudoVSSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF4
    0U,	// PseudoVSSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSSEG4E8_V_MF8
    0U,	// PseudoVSSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSSEG5E16_V_M1
    0U,	// PseudoVSSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSSEG5E16_V_MF2
    0U,	// PseudoVSSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSSEG5E16_V_MF4
    0U,	// PseudoVSSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSSEG5E32_V_M1
    0U,	// PseudoVSSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSSEG5E32_V_MF2
    0U,	// PseudoVSSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSSEG5E64_V_M1
    0U,	// PseudoVSSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_M1
    0U,	// PseudoVSSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_MF2
    0U,	// PseudoVSSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSSEG5E8_V_MF4
    0U,	// PseudoVSSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSSEG5E8_V_MF8
    0U,	// PseudoVSSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSSEG6E16_V_M1
    0U,	// PseudoVSSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSSEG6E16_V_MF2
    0U,	// PseudoVSSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSSEG6E16_V_MF4
    0U,	// PseudoVSSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSSEG6E32_V_M1
    0U,	// PseudoVSSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSSEG6E32_V_MF2
    0U,	// PseudoVSSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSSEG6E64_V_M1
    0U,	// PseudoVSSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_M1
    0U,	// PseudoVSSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_MF2
    0U,	// PseudoVSSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSSEG6E8_V_MF4
    0U,	// PseudoVSSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSSEG6E8_V_MF8
    0U,	// PseudoVSSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSSEG7E16_V_M1
    0U,	// PseudoVSSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSSEG7E16_V_MF2
    0U,	// PseudoVSSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSSEG7E16_V_MF4
    0U,	// PseudoVSSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSSEG7E32_V_M1
    0U,	// PseudoVSSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSSEG7E32_V_MF2
    0U,	// PseudoVSSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSSEG7E64_V_M1
    0U,	// PseudoVSSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_M1
    0U,	// PseudoVSSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_MF2
    0U,	// PseudoVSSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSSEG7E8_V_MF4
    0U,	// PseudoVSSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSSEG7E8_V_MF8
    0U,	// PseudoVSSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSSEG8E16_V_M1
    0U,	// PseudoVSSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSSEG8E16_V_MF2
    0U,	// PseudoVSSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSSEG8E16_V_MF4
    0U,	// PseudoVSSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSSEG8E32_V_M1
    0U,	// PseudoVSSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSSEG8E32_V_MF2
    0U,	// PseudoVSSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSSEG8E64_V_M1
    0U,	// PseudoVSSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_M1
    0U,	// PseudoVSSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_MF2
    0U,	// PseudoVSSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSSEG8E8_V_MF4
    0U,	// PseudoVSSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSSEG8E8_V_MF8
    0U,	// PseudoVSSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSUBU_VV_M1
    0U,	// PseudoVSSUBU_VV_M1_MASK
    0U,	// PseudoVSSUBU_VV_M2
    0U,	// PseudoVSSUBU_VV_M2_MASK
    0U,	// PseudoVSSUBU_VV_M4
    0U,	// PseudoVSSUBU_VV_M4_MASK
    0U,	// PseudoVSSUBU_VV_M8
    0U,	// PseudoVSSUBU_VV_M8_MASK
    0U,	// PseudoVSSUBU_VV_MF2
    0U,	// PseudoVSSUBU_VV_MF2_MASK
    0U,	// PseudoVSSUBU_VV_MF4
    0U,	// PseudoVSSUBU_VV_MF4_MASK
    0U,	// PseudoVSSUBU_VV_MF8
    0U,	// PseudoVSSUBU_VV_MF8_MASK
    0U,	// PseudoVSSUBU_VX_M1
    0U,	// PseudoVSSUBU_VX_M1_MASK
    0U,	// PseudoVSSUBU_VX_M2
    0U,	// PseudoVSSUBU_VX_M2_MASK
    0U,	// PseudoVSSUBU_VX_M4
    0U,	// PseudoVSSUBU_VX_M4_MASK
    0U,	// PseudoVSSUBU_VX_M8
    0U,	// PseudoVSSUBU_VX_M8_MASK
    0U,	// PseudoVSSUBU_VX_MF2
    0U,	// PseudoVSSUBU_VX_MF2_MASK
    0U,	// PseudoVSSUBU_VX_MF4
    0U,	// PseudoVSSUBU_VX_MF4_MASK
    0U,	// PseudoVSSUBU_VX_MF8
    0U,	// PseudoVSSUBU_VX_MF8_MASK
    0U,	// PseudoVSSUB_VV_M1
    0U,	// PseudoVSSUB_VV_M1_MASK
    0U,	// PseudoVSSUB_VV_M2
    0U,	// PseudoVSSUB_VV_M2_MASK
    0U,	// PseudoVSSUB_VV_M4
    0U,	// PseudoVSSUB_VV_M4_MASK
    0U,	// PseudoVSSUB_VV_M8
    0U,	// PseudoVSSUB_VV_M8_MASK
    0U,	// PseudoVSSUB_VV_MF2
    0U,	// PseudoVSSUB_VV_MF2_MASK
    0U,	// PseudoVSSUB_VV_MF4
    0U,	// PseudoVSSUB_VV_MF4_MASK
    0U,	// PseudoVSSUB_VV_MF8
    0U,	// PseudoVSSUB_VV_MF8_MASK
    0U,	// PseudoVSSUB_VX_M1
    0U,	// PseudoVSSUB_VX_M1_MASK
    0U,	// PseudoVSSUB_VX_M2
    0U,	// PseudoVSSUB_VX_M2_MASK
    0U,	// PseudoVSSUB_VX_M4
    0U,	// PseudoVSSUB_VX_M4_MASK
    0U,	// PseudoVSSUB_VX_M8
    0U,	// PseudoVSSUB_VX_M8_MASK
    0U,	// PseudoVSSUB_VX_MF2
    0U,	// PseudoVSSUB_VX_MF2_MASK
    0U,	// PseudoVSSUB_VX_MF4
    0U,	// PseudoVSSUB_VX_MF4_MASK
    0U,	// PseudoVSSUB_VX_MF8
    0U,	// PseudoVSSUB_VX_MF8_MASK
    0U,	// PseudoVSUB_VV_M1
    0U,	// PseudoVSUB_VV_M1_MASK
    0U,	// PseudoVSUB_VV_M2
    0U,	// PseudoVSUB_VV_M2_MASK
    0U,	// PseudoVSUB_VV_M4
    0U,	// PseudoVSUB_VV_M4_MASK
    0U,	// PseudoVSUB_VV_M8
    0U,	// PseudoVSUB_VV_M8_MASK
    0U,	// PseudoVSUB_VV_MF2
    0U,	// PseudoVSUB_VV_MF2_MASK
    0U,	// PseudoVSUB_VV_MF4
    0U,	// PseudoVSUB_VV_MF4_MASK
    0U,	// PseudoVSUB_VV_MF8
    0U,	// PseudoVSUB_VV_MF8_MASK
    0U,	// PseudoVSUB_VX_M1
    0U,	// PseudoVSUB_VX_M1_MASK
    0U,	// PseudoVSUB_VX_M2
    0U,	// PseudoVSUB_VX_M2_MASK
    0U,	// PseudoVSUB_VX_M4
    0U,	// PseudoVSUB_VX_M4_MASK
    0U,	// PseudoVSUB_VX_M8
    0U,	// PseudoVSUB_VX_M8_MASK
    0U,	// PseudoVSUB_VX_MF2
    0U,	// PseudoVSUB_VX_MF2_MASK
    0U,	// PseudoVSUB_VX_MF4
    0U,	// PseudoVSUB_VX_MF4_MASK
    0U,	// PseudoVSUB_VX_MF8
    0U,	// PseudoVSUB_VX_MF8_MASK
    0U,	// PseudoVSUXEI16_V_M1_M1
    0U,	// PseudoVSUXEI16_V_M1_M1_MASK
    0U,	// PseudoVSUXEI16_V_M1_M2
    0U,	// PseudoVSUXEI16_V_M1_M2_MASK
    0U,	// PseudoVSUXEI16_V_M1_M4
    0U,	// PseudoVSUXEI16_V_M1_M4_MASK
    0U,	// PseudoVSUXEI16_V_M1_MF2
    0U,	// PseudoVSUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M1
    0U,	// PseudoVSUXEI16_V_M2_M1_MASK
    0U,	// PseudoVSUXEI16_V_M2_M2
    0U,	// PseudoVSUXEI16_V_M2_M2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M4
    0U,	// PseudoVSUXEI16_V_M2_M4_MASK
    0U,	// PseudoVSUXEI16_V_M2_M8
    0U,	// PseudoVSUXEI16_V_M2_M8_MASK
    0U,	// PseudoVSUXEI16_V_M4_M2
    0U,	// PseudoVSUXEI16_V_M4_M2_MASK
    0U,	// PseudoVSUXEI16_V_M4_M4
    0U,	// PseudoVSUXEI16_V_M4_M4_MASK
    0U,	// PseudoVSUXEI16_V_M4_M8
    0U,	// PseudoVSUXEI16_V_M4_M8_MASK
    0U,	// PseudoVSUXEI16_V_M8_M4
    0U,	// PseudoVSUXEI16_V_M8_M4_MASK
    0U,	// PseudoVSUXEI16_V_M8_M8
    0U,	// PseudoVSUXEI16_V_M8_M8_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M1
    0U,	// PseudoVSUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M2
    0U,	// PseudoVSUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF2
    0U,	// PseudoVSUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF4
    0U,	// PseudoVSUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M1
    0U,	// PseudoVSUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF2
    0U,	// PseudoVSUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF4
    0U,	// PseudoVSUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF8
    0U,	// PseudoVSUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M1_M1
    0U,	// PseudoVSUXEI32_V_M1_M1_MASK
    0U,	// PseudoVSUXEI32_V_M1_M2
    0U,	// PseudoVSUXEI32_V_M1_M2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF2
    0U,	// PseudoVSUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF4
    0U,	// PseudoVSUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M2_M1
    0U,	// PseudoVSUXEI32_V_M2_M1_MASK
    0U,	// PseudoVSUXEI32_V_M2_M2
    0U,	// PseudoVSUXEI32_V_M2_M2_MASK
    0U,	// PseudoVSUXEI32_V_M2_M4
    0U,	// PseudoVSUXEI32_V_M2_M4_MASK
    0U,	// PseudoVSUXEI32_V_M2_MF2
    0U,	// PseudoVSUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M1
    0U,	// PseudoVSUXEI32_V_M4_M1_MASK
    0U,	// PseudoVSUXEI32_V_M4_M2
    0U,	// PseudoVSUXEI32_V_M4_M2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M4
    0U,	// PseudoVSUXEI32_V_M4_M4_MASK
    0U,	// PseudoVSUXEI32_V_M4_M8
    0U,	// PseudoVSUXEI32_V_M4_M8_MASK
    0U,	// PseudoVSUXEI32_V_M8_M2
    0U,	// PseudoVSUXEI32_V_M8_M2_MASK
    0U,	// PseudoVSUXEI32_V_M8_M4
    0U,	// PseudoVSUXEI32_V_M8_M4_MASK
    0U,	// PseudoVSUXEI32_V_M8_M8
    0U,	// PseudoVSUXEI32_V_M8_M8_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M1
    0U,	// PseudoVSUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF2
    0U,	// PseudoVSUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF4
    0U,	// PseudoVSUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF8
    0U,	// PseudoVSUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M1_M1
    0U,	// PseudoVSUXEI64_V_M1_M1_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF2
    0U,	// PseudoVSUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF4
    0U,	// PseudoVSUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF8
    0U,	// PseudoVSUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M2_M1
    0U,	// PseudoVSUXEI64_V_M2_M1_MASK
    0U,	// PseudoVSUXEI64_V_M2_M2
    0U,	// PseudoVSUXEI64_V_M2_M2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF2
    0U,	// PseudoVSUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF4
    0U,	// PseudoVSUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M4_M1
    0U,	// PseudoVSUXEI64_V_M4_M1_MASK
    0U,	// PseudoVSUXEI64_V_M4_M2
    0U,	// PseudoVSUXEI64_V_M4_M2_MASK
    0U,	// PseudoVSUXEI64_V_M4_M4
    0U,	// PseudoVSUXEI64_V_M4_M4_MASK
    0U,	// PseudoVSUXEI64_V_M4_MF2
    0U,	// PseudoVSUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M1
    0U,	// PseudoVSUXEI64_V_M8_M1_MASK
    0U,	// PseudoVSUXEI64_V_M8_M2
    0U,	// PseudoVSUXEI64_V_M8_M2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M4
    0U,	// PseudoVSUXEI64_V_M8_M4_MASK
    0U,	// PseudoVSUXEI64_V_M8_M8
    0U,	// PseudoVSUXEI64_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_M1_M1
    0U,	// PseudoVSUXEI8_V_M1_M1_MASK
    0U,	// PseudoVSUXEI8_V_M1_M2
    0U,	// PseudoVSUXEI8_V_M1_M2_MASK
    0U,	// PseudoVSUXEI8_V_M1_M4
    0U,	// PseudoVSUXEI8_V_M1_M4_MASK
    0U,	// PseudoVSUXEI8_V_M1_M8
    0U,	// PseudoVSUXEI8_V_M1_M8_MASK
    0U,	// PseudoVSUXEI8_V_M2_M2
    0U,	// PseudoVSUXEI8_V_M2_M2_MASK
    0U,	// PseudoVSUXEI8_V_M2_M4
    0U,	// PseudoVSUXEI8_V_M2_M4_MASK
    0U,	// PseudoVSUXEI8_V_M2_M8
    0U,	// PseudoVSUXEI8_V_M2_M8_MASK
    0U,	// PseudoVSUXEI8_V_M4_M4
    0U,	// PseudoVSUXEI8_V_M4_M4_MASK
    0U,	// PseudoVSUXEI8_V_M4_M8
    0U,	// PseudoVSUXEI8_V_M4_M8_MASK
    0U,	// PseudoVSUXEI8_V_M8_M8
    0U,	// PseudoVSUXEI8_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M1
    0U,	// PseudoVSUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M2
    0U,	// PseudoVSUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M4
    0U,	// PseudoVSUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXEI8_V_MF2_MF2
    0U,	// PseudoVSUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M1
    0U,	// PseudoVSUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M2
    0U,	// PseudoVSUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF2
    0U,	// PseudoVSUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF4
    0U,	// PseudoVSUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M1
    0U,	// PseudoVSUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF2
    0U,	// PseudoVSUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF4
    0U,	// PseudoVSUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF8
    0U,	// PseudoVSUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVWADDU_VV_M1
    0U,	// PseudoVWADDU_VV_M1_MASK
    0U,	// PseudoVWADDU_VV_M2
    0U,	// PseudoVWADDU_VV_M2_MASK
    0U,	// PseudoVWADDU_VV_M4
    0U,	// PseudoVWADDU_VV_M4_MASK
    0U,	// PseudoVWADDU_VV_MF2
    0U,	// PseudoVWADDU_VV_MF2_MASK
    0U,	// PseudoVWADDU_VV_MF4
    0U,	// PseudoVWADDU_VV_MF4_MASK
    0U,	// PseudoVWADDU_VV_MF8
    0U,	// PseudoVWADDU_VV_MF8_MASK
    0U,	// PseudoVWADDU_VX_M1
    0U,	// PseudoVWADDU_VX_M1_MASK
    0U,	// PseudoVWADDU_VX_M2
    0U,	// PseudoVWADDU_VX_M2_MASK
    0U,	// PseudoVWADDU_VX_M4
    0U,	// PseudoVWADDU_VX_M4_MASK
    0U,	// PseudoVWADDU_VX_MF2
    0U,	// PseudoVWADDU_VX_MF2_MASK
    0U,	// PseudoVWADDU_VX_MF4
    0U,	// PseudoVWADDU_VX_MF4_MASK
    0U,	// PseudoVWADDU_VX_MF8
    0U,	// PseudoVWADDU_VX_MF8_MASK
    0U,	// PseudoVWADDU_WV_M1
    0U,	// PseudoVWADDU_WV_M1_MASK
    0U,	// PseudoVWADDU_WV_M1_MASK_TIED
    0U,	// PseudoVWADDU_WV_M1_TIED
    0U,	// PseudoVWADDU_WV_M2
    0U,	// PseudoVWADDU_WV_M2_MASK
    0U,	// PseudoVWADDU_WV_M2_MASK_TIED
    0U,	// PseudoVWADDU_WV_M2_TIED
    0U,	// PseudoVWADDU_WV_M4
    0U,	// PseudoVWADDU_WV_M4_MASK
    0U,	// PseudoVWADDU_WV_M4_MASK_TIED
    0U,	// PseudoVWADDU_WV_M4_TIED
    0U,	// PseudoVWADDU_WV_MF2
    0U,	// PseudoVWADDU_WV_MF2_MASK
    0U,	// PseudoVWADDU_WV_MF2_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF2_TIED
    0U,	// PseudoVWADDU_WV_MF4
    0U,	// PseudoVWADDU_WV_MF4_MASK
    0U,	// PseudoVWADDU_WV_MF4_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF4_TIED
    0U,	// PseudoVWADDU_WV_MF8
    0U,	// PseudoVWADDU_WV_MF8_MASK
    0U,	// PseudoVWADDU_WV_MF8_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF8_TIED
    0U,	// PseudoVWADDU_WX_M1
    0U,	// PseudoVWADDU_WX_M1_MASK
    0U,	// PseudoVWADDU_WX_M2
    0U,	// PseudoVWADDU_WX_M2_MASK
    0U,	// PseudoVWADDU_WX_M4
    0U,	// PseudoVWADDU_WX_M4_MASK
    0U,	// PseudoVWADDU_WX_MF2
    0U,	// PseudoVWADDU_WX_MF2_MASK
    0U,	// PseudoVWADDU_WX_MF4
    0U,	// PseudoVWADDU_WX_MF4_MASK
    0U,	// PseudoVWADDU_WX_MF8
    0U,	// PseudoVWADDU_WX_MF8_MASK
    0U,	// PseudoVWADD_VV_M1
    0U,	// PseudoVWADD_VV_M1_MASK
    0U,	// PseudoVWADD_VV_M2
    0U,	// PseudoVWADD_VV_M2_MASK
    0U,	// PseudoVWADD_VV_M4
    0U,	// PseudoVWADD_VV_M4_MASK
    0U,	// PseudoVWADD_VV_MF2
    0U,	// PseudoVWADD_VV_MF2_MASK
    0U,	// PseudoVWADD_VV_MF4
    0U,	// PseudoVWADD_VV_MF4_MASK
    0U,	// PseudoVWADD_VV_MF8
    0U,	// PseudoVWADD_VV_MF8_MASK
    0U,	// PseudoVWADD_VX_M1
    0U,	// PseudoVWADD_VX_M1_MASK
    0U,	// PseudoVWADD_VX_M2
    0U,	// PseudoVWADD_VX_M2_MASK
    0U,	// PseudoVWADD_VX_M4
    0U,	// PseudoVWADD_VX_M4_MASK
    0U,	// PseudoVWADD_VX_MF2
    0U,	// PseudoVWADD_VX_MF2_MASK
    0U,	// PseudoVWADD_VX_MF4
    0U,	// PseudoVWADD_VX_MF4_MASK
    0U,	// PseudoVWADD_VX_MF8
    0U,	// PseudoVWADD_VX_MF8_MASK
    0U,	// PseudoVWADD_WV_M1
    0U,	// PseudoVWADD_WV_M1_MASK
    0U,	// PseudoVWADD_WV_M1_MASK_TIED
    0U,	// PseudoVWADD_WV_M1_TIED
    0U,	// PseudoVWADD_WV_M2
    0U,	// PseudoVWADD_WV_M2_MASK
    0U,	// PseudoVWADD_WV_M2_MASK_TIED
    0U,	// PseudoVWADD_WV_M2_TIED
    0U,	// PseudoVWADD_WV_M4
    0U,	// PseudoVWADD_WV_M4_MASK
    0U,	// PseudoVWADD_WV_M4_MASK_TIED
    0U,	// PseudoVWADD_WV_M4_TIED
    0U,	// PseudoVWADD_WV_MF2
    0U,	// PseudoVWADD_WV_MF2_MASK
    0U,	// PseudoVWADD_WV_MF2_MASK_TIED
    0U,	// PseudoVWADD_WV_MF2_TIED
    0U,	// PseudoVWADD_WV_MF4
    0U,	// PseudoVWADD_WV_MF4_MASK
    0U,	// PseudoVWADD_WV_MF4_MASK_TIED
    0U,	// PseudoVWADD_WV_MF4_TIED
    0U,	// PseudoVWADD_WV_MF8
    0U,	// PseudoVWADD_WV_MF8_MASK
    0U,	// PseudoVWADD_WV_MF8_MASK_TIED
    0U,	// PseudoVWADD_WV_MF8_TIED
    0U,	// PseudoVWADD_WX_M1
    0U,	// PseudoVWADD_WX_M1_MASK
    0U,	// PseudoVWADD_WX_M2
    0U,	// PseudoVWADD_WX_M2_MASK
    0U,	// PseudoVWADD_WX_M4
    0U,	// PseudoVWADD_WX_M4_MASK
    0U,	// PseudoVWADD_WX_MF2
    0U,	// PseudoVWADD_WX_MF2_MASK
    0U,	// PseudoVWADD_WX_MF4
    0U,	// PseudoVWADD_WX_MF4_MASK
    0U,	// PseudoVWADD_WX_MF8
    0U,	// PseudoVWADD_WX_MF8_MASK
    0U,	// PseudoVWMACCSU_VV_M1
    0U,	// PseudoVWMACCSU_VV_M1_MASK
    0U,	// PseudoVWMACCSU_VV_M2
    0U,	// PseudoVWMACCSU_VV_M2_MASK
    0U,	// PseudoVWMACCSU_VV_M4
    0U,	// PseudoVWMACCSU_VV_M4_MASK
    0U,	// PseudoVWMACCSU_VV_MF2
    0U,	// PseudoVWMACCSU_VV_MF2_MASK
    0U,	// PseudoVWMACCSU_VV_MF4
    0U,	// PseudoVWMACCSU_VV_MF4_MASK
    0U,	// PseudoVWMACCSU_VV_MF8
    0U,	// PseudoVWMACCSU_VV_MF8_MASK
    0U,	// PseudoVWMACCSU_VX_M1
    0U,	// PseudoVWMACCSU_VX_M1_MASK
    0U,	// PseudoVWMACCSU_VX_M2
    0U,	// PseudoVWMACCSU_VX_M2_MASK
    0U,	// PseudoVWMACCSU_VX_M4
    0U,	// PseudoVWMACCSU_VX_M4_MASK
    0U,	// PseudoVWMACCSU_VX_MF2
    0U,	// PseudoVWMACCSU_VX_MF2_MASK
    0U,	// PseudoVWMACCSU_VX_MF4
    0U,	// PseudoVWMACCSU_VX_MF4_MASK
    0U,	// PseudoVWMACCSU_VX_MF8
    0U,	// PseudoVWMACCSU_VX_MF8_MASK
    0U,	// PseudoVWMACCUS_VX_M1
    0U,	// PseudoVWMACCUS_VX_M1_MASK
    0U,	// PseudoVWMACCUS_VX_M2
    0U,	// PseudoVWMACCUS_VX_M2_MASK
    0U,	// PseudoVWMACCUS_VX_M4
    0U,	// PseudoVWMACCUS_VX_M4_MASK
    0U,	// PseudoVWMACCUS_VX_MF2
    0U,	// PseudoVWMACCUS_VX_MF2_MASK
    0U,	// PseudoVWMACCUS_VX_MF4
    0U,	// PseudoVWMACCUS_VX_MF4_MASK
    0U,	// PseudoVWMACCUS_VX_MF8
    0U,	// PseudoVWMACCUS_VX_MF8_MASK
    0U,	// PseudoVWMACCU_VV_M1
    0U,	// PseudoVWMACCU_VV_M1_MASK
    0U,	// PseudoVWMACCU_VV_M2
    0U,	// PseudoVWMACCU_VV_M2_MASK
    0U,	// PseudoVWMACCU_VV_M4
    0U,	// PseudoVWMACCU_VV_M4_MASK
    0U,	// PseudoVWMACCU_VV_MF2
    0U,	// PseudoVWMACCU_VV_MF2_MASK
    0U,	// PseudoVWMACCU_VV_MF4
    0U,	// PseudoVWMACCU_VV_MF4_MASK
    0U,	// PseudoVWMACCU_VV_MF8
    0U,	// PseudoVWMACCU_VV_MF8_MASK
    0U,	// PseudoVWMACCU_VX_M1
    0U,	// PseudoVWMACCU_VX_M1_MASK
    0U,	// PseudoVWMACCU_VX_M2
    0U,	// PseudoVWMACCU_VX_M2_MASK
    0U,	// PseudoVWMACCU_VX_M4
    0U,	// PseudoVWMACCU_VX_M4_MASK
    0U,	// PseudoVWMACCU_VX_MF2
    0U,	// PseudoVWMACCU_VX_MF2_MASK
    0U,	// PseudoVWMACCU_VX_MF4
    0U,	// PseudoVWMACCU_VX_MF4_MASK
    0U,	// PseudoVWMACCU_VX_MF8
    0U,	// PseudoVWMACCU_VX_MF8_MASK
    0U,	// PseudoVWMACC_VV_M1
    0U,	// PseudoVWMACC_VV_M1_MASK
    0U,	// PseudoVWMACC_VV_M2
    0U,	// PseudoVWMACC_VV_M2_MASK
    0U,	// PseudoVWMACC_VV_M4
    0U,	// PseudoVWMACC_VV_M4_MASK
    0U,	// PseudoVWMACC_VV_MF2
    0U,	// PseudoVWMACC_VV_MF2_MASK
    0U,	// PseudoVWMACC_VV_MF4
    0U,	// PseudoVWMACC_VV_MF4_MASK
    0U,	// PseudoVWMACC_VV_MF8
    0U,	// PseudoVWMACC_VV_MF8_MASK
    0U,	// PseudoVWMACC_VX_M1
    0U,	// PseudoVWMACC_VX_M1_MASK
    0U,	// PseudoVWMACC_VX_M2
    0U,	// PseudoVWMACC_VX_M2_MASK
    0U,	// PseudoVWMACC_VX_M4
    0U,	// PseudoVWMACC_VX_M4_MASK
    0U,	// PseudoVWMACC_VX_MF2
    0U,	// PseudoVWMACC_VX_MF2_MASK
    0U,	// PseudoVWMACC_VX_MF4
    0U,	// PseudoVWMACC_VX_MF4_MASK
    0U,	// PseudoVWMACC_VX_MF8
    0U,	// PseudoVWMACC_VX_MF8_MASK
    0U,	// PseudoVWMULSU_VV_M1
    0U,	// PseudoVWMULSU_VV_M1_MASK
    0U,	// PseudoVWMULSU_VV_M2
    0U,	// PseudoVWMULSU_VV_M2_MASK
    0U,	// PseudoVWMULSU_VV_M4
    0U,	// PseudoVWMULSU_VV_M4_MASK
    0U,	// PseudoVWMULSU_VV_MF2
    0U,	// PseudoVWMULSU_VV_MF2_MASK
    0U,	// PseudoVWMULSU_VV_MF4
    0U,	// PseudoVWMULSU_VV_MF4_MASK
    0U,	// PseudoVWMULSU_VV_MF8
    0U,	// PseudoVWMULSU_VV_MF8_MASK
    0U,	// PseudoVWMULSU_VX_M1
    0U,	// PseudoVWMULSU_VX_M1_MASK
    0U,	// PseudoVWMULSU_VX_M2
    0U,	// PseudoVWMULSU_VX_M2_MASK
    0U,	// PseudoVWMULSU_VX_M4
    0U,	// PseudoVWMULSU_VX_M4_MASK
    0U,	// PseudoVWMULSU_VX_MF2
    0U,	// PseudoVWMULSU_VX_MF2_MASK
    0U,	// PseudoVWMULSU_VX_MF4
    0U,	// PseudoVWMULSU_VX_MF4_MASK
    0U,	// PseudoVWMULSU_VX_MF8
    0U,	// PseudoVWMULSU_VX_MF8_MASK
    0U,	// PseudoVWMULU_VV_M1
    0U,	// PseudoVWMULU_VV_M1_MASK
    0U,	// PseudoVWMULU_VV_M2
    0U,	// PseudoVWMULU_VV_M2_MASK
    0U,	// PseudoVWMULU_VV_M4
    0U,	// PseudoVWMULU_VV_M4_MASK
    0U,	// PseudoVWMULU_VV_MF2
    0U,	// PseudoVWMULU_VV_MF2_MASK
    0U,	// PseudoVWMULU_VV_MF4
    0U,	// PseudoVWMULU_VV_MF4_MASK
    0U,	// PseudoVWMULU_VV_MF8
    0U,	// PseudoVWMULU_VV_MF8_MASK
    0U,	// PseudoVWMULU_VX_M1
    0U,	// PseudoVWMULU_VX_M1_MASK
    0U,	// PseudoVWMULU_VX_M2
    0U,	// PseudoVWMULU_VX_M2_MASK
    0U,	// PseudoVWMULU_VX_M4
    0U,	// PseudoVWMULU_VX_M4_MASK
    0U,	// PseudoVWMULU_VX_MF2
    0U,	// PseudoVWMULU_VX_MF2_MASK
    0U,	// PseudoVWMULU_VX_MF4
    0U,	// PseudoVWMULU_VX_MF4_MASK
    0U,	// PseudoVWMULU_VX_MF8
    0U,	// PseudoVWMULU_VX_MF8_MASK
    0U,	// PseudoVWMUL_VV_M1
    0U,	// PseudoVWMUL_VV_M1_MASK
    0U,	// PseudoVWMUL_VV_M2
    0U,	// PseudoVWMUL_VV_M2_MASK
    0U,	// PseudoVWMUL_VV_M4
    0U,	// PseudoVWMUL_VV_M4_MASK
    0U,	// PseudoVWMUL_VV_MF2
    0U,	// PseudoVWMUL_VV_MF2_MASK
    0U,	// PseudoVWMUL_VV_MF4
    0U,	// PseudoVWMUL_VV_MF4_MASK
    0U,	// PseudoVWMUL_VV_MF8
    0U,	// PseudoVWMUL_VV_MF8_MASK
    0U,	// PseudoVWMUL_VX_M1
    0U,	// PseudoVWMUL_VX_M1_MASK
    0U,	// PseudoVWMUL_VX_M2
    0U,	// PseudoVWMUL_VX_M2_MASK
    0U,	// PseudoVWMUL_VX_M4
    0U,	// PseudoVWMUL_VX_M4_MASK
    0U,	// PseudoVWMUL_VX_MF2
    0U,	// PseudoVWMUL_VX_MF2_MASK
    0U,	// PseudoVWMUL_VX_MF4
    0U,	// PseudoVWMUL_VX_MF4_MASK
    0U,	// PseudoVWMUL_VX_MF8
    0U,	// PseudoVWMUL_VX_MF8_MASK
    0U,	// PseudoVWREDSUMU_VS_M1_E16
    0U,	// PseudoVWREDSUMU_VS_M1_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M1_E32
    0U,	// PseudoVWREDSUMU_VS_M1_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M1_E8
    0U,	// PseudoVWREDSUMU_VS_M1_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_M2_E16
    0U,	// PseudoVWREDSUMU_VS_M2_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M2_E32
    0U,	// PseudoVWREDSUMU_VS_M2_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M2_E8
    0U,	// PseudoVWREDSUMU_VS_M2_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_M4_E16
    0U,	// PseudoVWREDSUMU_VS_M4_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M4_E32
    0U,	// PseudoVWREDSUMU_VS_M4_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M4_E8
    0U,	// PseudoVWREDSUMU_VS_M4_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_M8_E16
    0U,	// PseudoVWREDSUMU_VS_M8_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M8_E32
    0U,	// PseudoVWREDSUMU_VS_M8_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M8_E8
    0U,	// PseudoVWREDSUMU_VS_M8_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2_E16
    0U,	// PseudoVWREDSUMU_VS_MF2_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2_E32
    0U,	// PseudoVWREDSUMU_VS_MF2_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2_E8
    0U,	// PseudoVWREDSUMU_VS_MF2_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF4_E16
    0U,	// PseudoVWREDSUMU_VS_MF4_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_MF4_E8
    0U,	// PseudoVWREDSUMU_VS_MF4_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF8_E8
    0U,	// PseudoVWREDSUMU_VS_MF8_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M1_E16
    0U,	// PseudoVWREDSUM_VS_M1_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M1_E32
    0U,	// PseudoVWREDSUM_VS_M1_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M1_E8
    0U,	// PseudoVWREDSUM_VS_M1_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M2_E16
    0U,	// PseudoVWREDSUM_VS_M2_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M2_E32
    0U,	// PseudoVWREDSUM_VS_M2_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M2_E8
    0U,	// PseudoVWREDSUM_VS_M2_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M4_E16
    0U,	// PseudoVWREDSUM_VS_M4_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M4_E32
    0U,	// PseudoVWREDSUM_VS_M4_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M4_E8
    0U,	// PseudoVWREDSUM_VS_M4_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M8_E16
    0U,	// PseudoVWREDSUM_VS_M8_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M8_E32
    0U,	// PseudoVWREDSUM_VS_M8_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M8_E8
    0U,	// PseudoVWREDSUM_VS_M8_E8_MASK
    0U,	// PseudoVWREDSUM_VS_MF2_E16
    0U,	// PseudoVWREDSUM_VS_MF2_E16_MASK
    0U,	// PseudoVWREDSUM_VS_MF2_E32
    0U,	// PseudoVWREDSUM_VS_MF2_E32_MASK
    0U,	// PseudoVWREDSUM_VS_MF2_E8
    0U,	// PseudoVWREDSUM_VS_MF2_E8_MASK
    0U,	// PseudoVWREDSUM_VS_MF4_E16
    0U,	// PseudoVWREDSUM_VS_MF4_E16_MASK
    0U,	// PseudoVWREDSUM_VS_MF4_E8
    0U,	// PseudoVWREDSUM_VS_MF4_E8_MASK
    0U,	// PseudoVWREDSUM_VS_MF8_E8
    0U,	// PseudoVWREDSUM_VS_MF8_E8_MASK
    0U,	// PseudoVWSLL_VI_M1
    0U,	// PseudoVWSLL_VI_M1_MASK
    0U,	// PseudoVWSLL_VI_M2
    0U,	// PseudoVWSLL_VI_M2_MASK
    0U,	// PseudoVWSLL_VI_M4
    0U,	// PseudoVWSLL_VI_M4_MASK
    0U,	// PseudoVWSLL_VI_MF2
    0U,	// PseudoVWSLL_VI_MF2_MASK
    0U,	// PseudoVWSLL_VI_MF4
    0U,	// PseudoVWSLL_VI_MF4_MASK
    0U,	// PseudoVWSLL_VI_MF8
    0U,	// PseudoVWSLL_VI_MF8_MASK
    0U,	// PseudoVWSLL_VV_M1
    0U,	// PseudoVWSLL_VV_M1_MASK
    0U,	// PseudoVWSLL_VV_M2
    0U,	// PseudoVWSLL_VV_M2_MASK
    0U,	// PseudoVWSLL_VV_M4
    0U,	// PseudoVWSLL_VV_M4_MASK
    0U,	// PseudoVWSLL_VV_MF2
    0U,	// PseudoVWSLL_VV_MF2_MASK
    0U,	// PseudoVWSLL_VV_MF4
    0U,	// PseudoVWSLL_VV_MF4_MASK
    0U,	// PseudoVWSLL_VV_MF8
    0U,	// PseudoVWSLL_VV_MF8_MASK
    0U,	// PseudoVWSLL_VX_M1
    0U,	// PseudoVWSLL_VX_M1_MASK
    0U,	// PseudoVWSLL_VX_M2
    0U,	// PseudoVWSLL_VX_M2_MASK
    0U,	// PseudoVWSLL_VX_M4
    0U,	// PseudoVWSLL_VX_M4_MASK
    0U,	// PseudoVWSLL_VX_MF2
    0U,	// PseudoVWSLL_VX_MF2_MASK
    0U,	// PseudoVWSLL_VX_MF4
    0U,	// PseudoVWSLL_VX_MF4_MASK
    0U,	// PseudoVWSLL_VX_MF8
    0U,	// PseudoVWSLL_VX_MF8_MASK
    0U,	// PseudoVWSUBU_VV_M1
    0U,	// PseudoVWSUBU_VV_M1_MASK
    0U,	// PseudoVWSUBU_VV_M2
    0U,	// PseudoVWSUBU_VV_M2_MASK
    0U,	// PseudoVWSUBU_VV_M4
    0U,	// PseudoVWSUBU_VV_M4_MASK
    0U,	// PseudoVWSUBU_VV_MF2
    0U,	// PseudoVWSUBU_VV_MF2_MASK
    0U,	// PseudoVWSUBU_VV_MF4
    0U,	// PseudoVWSUBU_VV_MF4_MASK
    0U,	// PseudoVWSUBU_VV_MF8
    0U,	// PseudoVWSUBU_VV_MF8_MASK
    0U,	// PseudoVWSUBU_VX_M1
    0U,	// PseudoVWSUBU_VX_M1_MASK
    0U,	// PseudoVWSUBU_VX_M2
    0U,	// PseudoVWSUBU_VX_M2_MASK
    0U,	// PseudoVWSUBU_VX_M4
    0U,	// PseudoVWSUBU_VX_M4_MASK
    0U,	// PseudoVWSUBU_VX_MF2
    0U,	// PseudoVWSUBU_VX_MF2_MASK
    0U,	// PseudoVWSUBU_VX_MF4
    0U,	// PseudoVWSUBU_VX_MF4_MASK
    0U,	// PseudoVWSUBU_VX_MF8
    0U,	// PseudoVWSUBU_VX_MF8_MASK
    0U,	// PseudoVWSUBU_WV_M1
    0U,	// PseudoVWSUBU_WV_M1_MASK
    0U,	// PseudoVWSUBU_WV_M1_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M1_TIED
    0U,	// PseudoVWSUBU_WV_M2
    0U,	// PseudoVWSUBU_WV_M2_MASK
    0U,	// PseudoVWSUBU_WV_M2_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M2_TIED
    0U,	// PseudoVWSUBU_WV_M4
    0U,	// PseudoVWSUBU_WV_M4_MASK
    0U,	// PseudoVWSUBU_WV_M4_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M4_TIED
    0U,	// PseudoVWSUBU_WV_MF2
    0U,	// PseudoVWSUBU_WV_MF2_MASK
    0U,	// PseudoVWSUBU_WV_MF2_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF2_TIED
    0U,	// PseudoVWSUBU_WV_MF4
    0U,	// PseudoVWSUBU_WV_MF4_MASK
    0U,	// PseudoVWSUBU_WV_MF4_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF4_TIED
    0U,	// PseudoVWSUBU_WV_MF8
    0U,	// PseudoVWSUBU_WV_MF8_MASK
    0U,	// PseudoVWSUBU_WV_MF8_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF8_TIED
    0U,	// PseudoVWSUBU_WX_M1
    0U,	// PseudoVWSUBU_WX_M1_MASK
    0U,	// PseudoVWSUBU_WX_M2
    0U,	// PseudoVWSUBU_WX_M2_MASK
    0U,	// PseudoVWSUBU_WX_M4
    0U,	// PseudoVWSUBU_WX_M4_MASK
    0U,	// PseudoVWSUBU_WX_MF2
    0U,	// PseudoVWSUBU_WX_MF2_MASK
    0U,	// PseudoVWSUBU_WX_MF4
    0U,	// PseudoVWSUBU_WX_MF4_MASK
    0U,	// PseudoVWSUBU_WX_MF8
    0U,	// PseudoVWSUBU_WX_MF8_MASK
    0U,	// PseudoVWSUB_VV_M1
    0U,	// PseudoVWSUB_VV_M1_MASK
    0U,	// PseudoVWSUB_VV_M2
    0U,	// PseudoVWSUB_VV_M2_MASK
    0U,	// PseudoVWSUB_VV_M4
    0U,	// PseudoVWSUB_VV_M4_MASK
    0U,	// PseudoVWSUB_VV_MF2
    0U,	// PseudoVWSUB_VV_MF2_MASK
    0U,	// PseudoVWSUB_VV_MF4
    0U,	// PseudoVWSUB_VV_MF4_MASK
    0U,	// PseudoVWSUB_VV_MF8
    0U,	// PseudoVWSUB_VV_MF8_MASK
    0U,	// PseudoVWSUB_VX_M1
    0U,	// PseudoVWSUB_VX_M1_MASK
    0U,	// PseudoVWSUB_VX_M2
    0U,	// PseudoVWSUB_VX_M2_MASK
    0U,	// PseudoVWSUB_VX_M4
    0U,	// PseudoVWSUB_VX_M4_MASK
    0U,	// PseudoVWSUB_VX_MF2
    0U,	// PseudoVWSUB_VX_MF2_MASK
    0U,	// PseudoVWSUB_VX_MF4
    0U,	// PseudoVWSUB_VX_MF4_MASK
    0U,	// PseudoVWSUB_VX_MF8
    0U,	// PseudoVWSUB_VX_MF8_MASK
    0U,	// PseudoVWSUB_WV_M1
    0U,	// PseudoVWSUB_WV_M1_MASK
    0U,	// PseudoVWSUB_WV_M1_MASK_TIED
    0U,	// PseudoVWSUB_WV_M1_TIED
    0U,	// PseudoVWSUB_WV_M2
    0U,	// PseudoVWSUB_WV_M2_MASK
    0U,	// PseudoVWSUB_WV_M2_MASK_TIED
    0U,	// PseudoVWSUB_WV_M2_TIED
    0U,	// PseudoVWSUB_WV_M4
    0U,	// PseudoVWSUB_WV_M4_MASK
    0U,	// PseudoVWSUB_WV_M4_MASK_TIED
    0U,	// PseudoVWSUB_WV_M4_TIED
    0U,	// PseudoVWSUB_WV_MF2
    0U,	// PseudoVWSUB_WV_MF2_MASK
    0U,	// PseudoVWSUB_WV_MF2_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF2_TIED
    0U,	// PseudoVWSUB_WV_MF4
    0U,	// PseudoVWSUB_WV_MF4_MASK
    0U,	// PseudoVWSUB_WV_MF4_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF4_TIED
    0U,	// PseudoVWSUB_WV_MF8
    0U,	// PseudoVWSUB_WV_MF8_MASK
    0U,	// PseudoVWSUB_WV_MF8_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF8_TIED
    0U,	// PseudoVWSUB_WX_M1
    0U,	// PseudoVWSUB_WX_M1_MASK
    0U,	// PseudoVWSUB_WX_M2
    0U,	// PseudoVWSUB_WX_M2_MASK
    0U,	// PseudoVWSUB_WX_M4
    0U,	// PseudoVWSUB_WX_M4_MASK
    0U,	// PseudoVWSUB_WX_MF2
    0U,	// PseudoVWSUB_WX_MF2_MASK
    0U,	// PseudoVWSUB_WX_MF4
    0U,	// PseudoVWSUB_WX_MF4_MASK
    0U,	// PseudoVWSUB_WX_MF8
    0U,	// PseudoVWSUB_WX_MF8_MASK
    0U,	// PseudoVXOR_VI_M1
    0U,	// PseudoVXOR_VI_M1_MASK
    0U,	// PseudoVXOR_VI_M2
    0U,	// PseudoVXOR_VI_M2_MASK
    0U,	// PseudoVXOR_VI_M4
    0U,	// PseudoVXOR_VI_M4_MASK
    0U,	// PseudoVXOR_VI_M8
    0U,	// PseudoVXOR_VI_M8_MASK
    0U,	// PseudoVXOR_VI_MF2
    0U,	// PseudoVXOR_VI_MF2_MASK
    0U,	// PseudoVXOR_VI_MF4
    0U,	// PseudoVXOR_VI_MF4_MASK
    0U,	// PseudoVXOR_VI_MF8
    0U,	// PseudoVXOR_VI_MF8_MASK
    0U,	// PseudoVXOR_VV_M1
    0U,	// PseudoVXOR_VV_M1_MASK
    0U,	// PseudoVXOR_VV_M2
    0U,	// PseudoVXOR_VV_M2_MASK
    0U,	// PseudoVXOR_VV_M4
    0U,	// PseudoVXOR_VV_M4_MASK
    0U,	// PseudoVXOR_VV_M8
    0U,	// PseudoVXOR_VV_M8_MASK
    0U,	// PseudoVXOR_VV_MF2
    0U,	// PseudoVXOR_VV_MF2_MASK
    0U,	// PseudoVXOR_VV_MF4
    0U,	// PseudoVXOR_VV_MF4_MASK
    0U,	// PseudoVXOR_VV_MF8
    0U,	// PseudoVXOR_VV_MF8_MASK
    0U,	// PseudoVXOR_VX_M1
    0U,	// PseudoVXOR_VX_M1_MASK
    0U,	// PseudoVXOR_VX_M2
    0U,	// PseudoVXOR_VX_M2_MASK
    0U,	// PseudoVXOR_VX_M4
    0U,	// PseudoVXOR_VX_M4_MASK
    0U,	// PseudoVXOR_VX_M8
    0U,	// PseudoVXOR_VX_M8_MASK
    0U,	// PseudoVXOR_VX_MF2
    0U,	// PseudoVXOR_VX_MF2_MASK
    0U,	// PseudoVXOR_VX_MF4
    0U,	// PseudoVXOR_VX_MF4_MASK
    0U,	// PseudoVXOR_VX_MF8
    0U,	// PseudoVXOR_VX_MF8_MASK
    0U,	// PseudoVZEXT_VF2_M1
    0U,	// PseudoVZEXT_VF2_M1_MASK
    0U,	// PseudoVZEXT_VF2_M2
    0U,	// PseudoVZEXT_VF2_M2_MASK
    0U,	// PseudoVZEXT_VF2_M4
    0U,	// PseudoVZEXT_VF2_M4_MASK
    0U,	// PseudoVZEXT_VF2_M8
    0U,	// PseudoVZEXT_VF2_M8_MASK
    0U,	// PseudoVZEXT_VF2_MF2
    0U,	// PseudoVZEXT_VF2_MF2_MASK
    0U,	// PseudoVZEXT_VF2_MF4
    0U,	// PseudoVZEXT_VF2_MF4_MASK
    0U,	// PseudoVZEXT_VF4_M1
    0U,	// PseudoVZEXT_VF4_M1_MASK
    0U,	// PseudoVZEXT_VF4_M2
    0U,	// PseudoVZEXT_VF4_M2_MASK
    0U,	// PseudoVZEXT_VF4_M4
    0U,	// PseudoVZEXT_VF4_M4_MASK
    0U,	// PseudoVZEXT_VF4_M8
    0U,	// PseudoVZEXT_VF4_M8_MASK
    0U,	// PseudoVZEXT_VF4_MF2
    0U,	// PseudoVZEXT_VF4_MF2_MASK
    0U,	// PseudoVZEXT_VF8_M1
    0U,	// PseudoVZEXT_VF8_M1_MASK
    0U,	// PseudoVZEXT_VF8_M2
    0U,	// PseudoVZEXT_VF8_M2_MASK
    0U,	// PseudoVZEXT_VF8_M4
    0U,	// PseudoVZEXT_VF8_M4_MASK
    0U,	// PseudoVZEXT_VF8_M8
    0U,	// PseudoVZEXT_VF8_M8_MASK
    0U,	// PseudoZEXT_H
    0U,	// PseudoZEXT_W
    0U,	// ReadCounterWide
    0U,	// ReadFFLAGS
    0U,	// ReadFRM
    0U,	// Select_FPR16INX_Using_CC_GPR
    0U,	// Select_FPR16_Using_CC_GPR
    0U,	// Select_FPR32INX_Using_CC_GPR
    0U,	// Select_FPR32_Using_CC_GPR
    0U,	// Select_FPR64IN32X_Using_CC_GPR
    0U,	// Select_FPR64INX_Using_CC_GPR
    0U,	// Select_FPR64_Using_CC_GPR
    0U,	// Select_GPR_Using_CC_GPR
    0U,	// Select_GPR_Using_CC_Imm
    0U,	// SplitF64Pseudo
    0U,	// SwapFRMImm
    0U,	// WriteFFLAGS
    0U,	// WriteFRM
    0U,	// WriteFRMImm
    0U,	// WriteVXRMImm
    0U,	// ADD
    0U,	// ADDI
    0U,	// ADDIW
    0U,	// ADDW
    0U,	// ADD_UW
    0U,	// AES32DSI
    0U,	// AES32DSMI
    0U,	// AES32ESI
    0U,	// AES32ESMI
    0U,	// AES64DS
    0U,	// AES64DSM
    0U,	// AES64ES
    0U,	// AES64ESM
    0U,	// AES64IM
    0U,	// AES64KS1I
    0U,	// AES64KS2
    0U,	// AMOADD_B
    0U,	// AMOADD_B_AQ
    0U,	// AMOADD_B_AQ_RL
    0U,	// AMOADD_B_RL
    0U,	// AMOADD_D
    0U,	// AMOADD_D_AQ
    0U,	// AMOADD_D_AQ_RL
    0U,	// AMOADD_D_RL
    0U,	// AMOADD_H
    0U,	// AMOADD_H_AQ
    0U,	// AMOADD_H_AQ_RL
    0U,	// AMOADD_H_RL
    0U,	// AMOADD_W
    0U,	// AMOADD_W_AQ
    0U,	// AMOADD_W_AQ_RL
    0U,	// AMOADD_W_RL
    0U,	// AMOAND_B
    0U,	// AMOAND_B_AQ
    0U,	// AMOAND_B_AQ_RL
    0U,	// AMOAND_B_RL
    0U,	// AMOAND_D
    0U,	// AMOAND_D_AQ
    0U,	// AMOAND_D_AQ_RL
    0U,	// AMOAND_D_RL
    0U,	// AMOAND_H
    0U,	// AMOAND_H_AQ
    0U,	// AMOAND_H_AQ_RL
    0U,	// AMOAND_H_RL
    0U,	// AMOAND_W
    0U,	// AMOAND_W_AQ
    0U,	// AMOAND_W_AQ_RL
    0U,	// AMOAND_W_RL
    0U,	// AMOCAS_B
    0U,	// AMOCAS_B_AQ
    0U,	// AMOCAS_B_AQ_RL
    0U,	// AMOCAS_B_RL
    0U,	// AMOCAS_D_RV32
    0U,	// AMOCAS_D_RV32_AQ
    0U,	// AMOCAS_D_RV32_AQ_RL
    0U,	// AMOCAS_D_RV32_RL
    0U,	// AMOCAS_D_RV64
    0U,	// AMOCAS_D_RV64_AQ
    0U,	// AMOCAS_D_RV64_AQ_RL
    0U,	// AMOCAS_D_RV64_RL
    0U,	// AMOCAS_H
    0U,	// AMOCAS_H_AQ
    0U,	// AMOCAS_H_AQ_RL
    0U,	// AMOCAS_H_RL
    0U,	// AMOCAS_Q
    0U,	// AMOCAS_Q_AQ
    0U,	// AMOCAS_Q_AQ_RL
    0U,	// AMOCAS_Q_RL
    0U,	// AMOCAS_W
    0U,	// AMOCAS_W_AQ
    0U,	// AMOCAS_W_AQ_RL
    0U,	// AMOCAS_W_RL
    0U,	// AMOMAXU_B
    0U,	// AMOMAXU_B_AQ
    0U,	// AMOMAXU_B_AQ_RL
    0U,	// AMOMAXU_B_RL
    0U,	// AMOMAXU_D
    0U,	// AMOMAXU_D_AQ
    0U,	// AMOMAXU_D_AQ_RL
    0U,	// AMOMAXU_D_RL
    0U,	// AMOMAXU_H
    0U,	// AMOMAXU_H_AQ
    0U,	// AMOMAXU_H_AQ_RL
    0U,	// AMOMAXU_H_RL
    0U,	// AMOMAXU_W
    0U,	// AMOMAXU_W_AQ
    0U,	// AMOMAXU_W_AQ_RL
    0U,	// AMOMAXU_W_RL
    0U,	// AMOMAX_B
    0U,	// AMOMAX_B_AQ
    0U,	// AMOMAX_B_AQ_RL
    0U,	// AMOMAX_B_RL
    0U,	// AMOMAX_D
    0U,	// AMOMAX_D_AQ
    0U,	// AMOMAX_D_AQ_RL
    0U,	// AMOMAX_D_RL
    0U,	// AMOMAX_H
    0U,	// AMOMAX_H_AQ
    0U,	// AMOMAX_H_AQ_RL
    0U,	// AMOMAX_H_RL
    0U,	// AMOMAX_W
    0U,	// AMOMAX_W_AQ
    0U,	// AMOMAX_W_AQ_RL
    0U,	// AMOMAX_W_RL
    0U,	// AMOMINU_B
    0U,	// AMOMINU_B_AQ
    0U,	// AMOMINU_B_AQ_RL
    0U,	// AMOMINU_B_RL
    0U,	// AMOMINU_D
    0U,	// AMOMINU_D_AQ
    0U,	// AMOMINU_D_AQ_RL
    0U,	// AMOMINU_D_RL
    0U,	// AMOMINU_H
    0U,	// AMOMINU_H_AQ
    0U,	// AMOMINU_H_AQ_RL
    0U,	// AMOMINU_H_RL
    0U,	// AMOMINU_W
    0U,	// AMOMINU_W_AQ
    0U,	// AMOMINU_W_AQ_RL
    0U,	// AMOMINU_W_RL
    0U,	// AMOMIN_B
    0U,	// AMOMIN_B_AQ
    0U,	// AMOMIN_B_AQ_RL
    0U,	// AMOMIN_B_RL
    0U,	// AMOMIN_D
    0U,	// AMOMIN_D_AQ
    0U,	// AMOMIN_D_AQ_RL
    0U,	// AMOMIN_D_RL
    0U,	// AMOMIN_H
    0U,	// AMOMIN_H_AQ
    0U,	// AMOMIN_H_AQ_RL
    0U,	// AMOMIN_H_RL
    0U,	// AMOMIN_W
    0U,	// AMOMIN_W_AQ
    0U,	// AMOMIN_W_AQ_RL
    0U,	// AMOMIN_W_RL
    0U,	// AMOOR_B
    0U,	// AMOOR_B_AQ
    0U,	// AMOOR_B_AQ_RL
    0U,	// AMOOR_B_RL
    0U,	// AMOOR_D
    0U,	// AMOOR_D_AQ
    0U,	// AMOOR_D_AQ_RL
    0U,	// AMOOR_D_RL
    0U,	// AMOOR_H
    0U,	// AMOOR_H_AQ
    0U,	// AMOOR_H_AQ_RL
    0U,	// AMOOR_H_RL
    0U,	// AMOOR_W
    0U,	// AMOOR_W_AQ
    0U,	// AMOOR_W_AQ_RL
    0U,	// AMOOR_W_RL
    0U,	// AMOSWAP_B
    0U,	// AMOSWAP_B_AQ
    0U,	// AMOSWAP_B_AQ_RL
    0U,	// AMOSWAP_B_RL
    0U,	// AMOSWAP_D
    0U,	// AMOSWAP_D_AQ
    0U,	// AMOSWAP_D_AQ_RL
    0U,	// AMOSWAP_D_RL
    0U,	// AMOSWAP_H
    0U,	// AMOSWAP_H_AQ
    0U,	// AMOSWAP_H_AQ_RL
    0U,	// AMOSWAP_H_RL
    0U,	// AMOSWAP_W
    0U,	// AMOSWAP_W_AQ
    0U,	// AMOSWAP_W_AQ_RL
    0U,	// AMOSWAP_W_RL
    0U,	// AMOXOR_B
    0U,	// AMOXOR_B_AQ
    0U,	// AMOXOR_B_AQ_RL
    0U,	// AMOXOR_B_RL
    0U,	// AMOXOR_D
    0U,	// AMOXOR_D_AQ
    0U,	// AMOXOR_D_AQ_RL
    0U,	// AMOXOR_D_RL
    0U,	// AMOXOR_H
    0U,	// AMOXOR_H_AQ
    0U,	// AMOXOR_H_AQ_RL
    0U,	// AMOXOR_H_RL
    0U,	// AMOXOR_W
    0U,	// AMOXOR_W_AQ
    0U,	// AMOXOR_W_AQ_RL
    0U,	// AMOXOR_W_RL
    0U,	// AND
    0U,	// ANDI
    0U,	// ANDN
    0U,	// AUIPC
    0U,	// BCLR
    0U,	// BCLRI
    0U,	// BEQ
    0U,	// BEXT
    0U,	// BEXTI
    0U,	// BGE
    0U,	// BGEU
    0U,	// BINV
    0U,	// BINVI
    0U,	// BLT
    0U,	// BLTU
    0U,	// BNE
    0U,	// BREV8
    0U,	// BSET
    0U,	// BSETI
    0U,	// CBO_CLEAN
    0U,	// CBO_FLUSH
    0U,	// CBO_INVAL
    0U,	// CBO_ZERO
    0U,	// CLMUL
    0U,	// CLMULH
    0U,	// CLMULR
    0U,	// CLZ
    0U,	// CLZW
    0U,	// CM_JALT
    0U,	// CM_JT
    0U,	// CM_MVA01S
    0U,	// CM_MVSA01
    0U,	// CM_POP
    0U,	// CM_POPRET
    0U,	// CM_POPRETZ
    0U,	// CM_PUSH
    0U,	// CPOP
    0U,	// CPOPW
    0U,	// CSRRC
    0U,	// CSRRCI
    0U,	// CSRRS
    0U,	// CSRRSI
    0U,	// CSRRW
    0U,	// CSRRWI
    0U,	// CTZ
    0U,	// CTZW
    0U,	// CV_ABS
    0U,	// CV_ABS_B
    0U,	// CV_ABS_H
    0U,	// CV_ADDN
    0U,	// CV_ADDNR
    0U,	// CV_ADDRN
    0U,	// CV_ADDRNR
    0U,	// CV_ADDUN
    0U,	// CV_ADDUNR
    0U,	// CV_ADDURN
    0U,	// CV_ADDURNR
    0U,	// CV_ADD_B
    0U,	// CV_ADD_DIV2
    0U,	// CV_ADD_DIV4
    0U,	// CV_ADD_DIV8
    0U,	// CV_ADD_H
    0U,	// CV_ADD_SCI_B
    0U,	// CV_ADD_SCI_H
    0U,	// CV_ADD_SC_B
    0U,	// CV_ADD_SC_H
    0U,	// CV_AND_B
    0U,	// CV_AND_H
    0U,	// CV_AND_SCI_B
    0U,	// CV_AND_SCI_H
    0U,	// CV_AND_SC_B
    0U,	// CV_AND_SC_H
    0U,	// CV_AVGU_B
    0U,	// CV_AVGU_H
    0U,	// CV_AVGU_SCI_B
    0U,	// CV_AVGU_SCI_H
    0U,	// CV_AVGU_SC_B
    0U,	// CV_AVGU_SC_H
    0U,	// CV_AVG_B
    0U,	// CV_AVG_H
    0U,	// CV_AVG_SCI_B
    0U,	// CV_AVG_SCI_H
    0U,	// CV_AVG_SC_B
    0U,	// CV_AVG_SC_H
    0U,	// CV_BCLR
    0U,	// CV_BCLRR
    0U,	// CV_BEQIMM
    0U,	// CV_BITREV
    0U,	// CV_BNEIMM
    0U,	// CV_BSET
    0U,	// CV_BSETR
    0U,	// CV_CLB
    0U,	// CV_CLIP
    0U,	// CV_CLIPR
    0U,	// CV_CLIPU
    0U,	// CV_CLIPUR
    0U,	// CV_CMPEQ_B
    0U,	// CV_CMPEQ_H
    0U,	// CV_CMPEQ_SCI_B
    0U,	// CV_CMPEQ_SCI_H
    0U,	// CV_CMPEQ_SC_B
    0U,	// CV_CMPEQ_SC_H
    0U,	// CV_CMPGEU_B
    0U,	// CV_CMPGEU_H
    0U,	// CV_CMPGEU_SCI_B
    0U,	// CV_CMPGEU_SCI_H
    0U,	// CV_CMPGEU_SC_B
    0U,	// CV_CMPGEU_SC_H
    0U,	// CV_CMPGE_B
    0U,	// CV_CMPGE_H
    0U,	// CV_CMPGE_SCI_B
    0U,	// CV_CMPGE_SCI_H
    0U,	// CV_CMPGE_SC_B
    0U,	// CV_CMPGE_SC_H
    0U,	// CV_CMPGTU_B
    0U,	// CV_CMPGTU_H
    0U,	// CV_CMPGTU_SCI_B
    0U,	// CV_CMPGTU_SCI_H
    0U,	// CV_CMPGTU_SC_B
    0U,	// CV_CMPGTU_SC_H
    0U,	// CV_CMPGT_B
    0U,	// CV_CMPGT_H
    0U,	// CV_CMPGT_SCI_B
    0U,	// CV_CMPGT_SCI_H
    0U,	// CV_CMPGT_SC_B
    0U,	// CV_CMPGT_SC_H
    0U,	// CV_CMPLEU_B
    0U,	// CV_CMPLEU_H
    0U,	// CV_CMPLEU_SCI_B
    0U,	// CV_CMPLEU_SCI_H
    0U,	// CV_CMPLEU_SC_B
    0U,	// CV_CMPLEU_SC_H
    0U,	// CV_CMPLE_B
    0U,	// CV_CMPLE_H
    0U,	// CV_CMPLE_SCI_B
    0U,	// CV_CMPLE_SCI_H
    0U,	// CV_CMPLE_SC_B
    0U,	// CV_CMPLE_SC_H
    0U,	// CV_CMPLTU_B
    0U,	// CV_CMPLTU_H
    0U,	// CV_CMPLTU_SCI_B
    0U,	// CV_CMPLTU_SCI_H
    0U,	// CV_CMPLTU_SC_B
    0U,	// CV_CMPLTU_SC_H
    0U,	// CV_CMPLT_B
    0U,	// CV_CMPLT_H
    0U,	// CV_CMPLT_SCI_B
    0U,	// CV_CMPLT_SCI_H
    0U,	// CV_CMPLT_SC_B
    0U,	// CV_CMPLT_SC_H
    0U,	// CV_CMPNE_B
    0U,	// CV_CMPNE_H
    0U,	// CV_CMPNE_SCI_B
    0U,	// CV_CMPNE_SCI_H
    0U,	// CV_CMPNE_SC_B
    0U,	// CV_CMPNE_SC_H
    0U,	// CV_CNT
    0U,	// CV_CPLXCONJ
    0U,	// CV_CPLXMUL_I
    0U,	// CV_CPLXMUL_I_DIV2
    0U,	// CV_CPLXMUL_I_DIV4
    0U,	// CV_CPLXMUL_I_DIV8
    0U,	// CV_CPLXMUL_R
    0U,	// CV_CPLXMUL_R_DIV2
    0U,	// CV_CPLXMUL_R_DIV4
    0U,	// CV_CPLXMUL_R_DIV8
    0U,	// CV_DOTSP_B
    0U,	// CV_DOTSP_H
    0U,	// CV_DOTSP_SCI_B
    0U,	// CV_DOTSP_SCI_H
    0U,	// CV_DOTSP_SC_B
    0U,	// CV_DOTSP_SC_H
    0U,	// CV_DOTUP_B
    0U,	// CV_DOTUP_H
    0U,	// CV_DOTUP_SCI_B
    0U,	// CV_DOTUP_SCI_H
    0U,	// CV_DOTUP_SC_B
    0U,	// CV_DOTUP_SC_H
    0U,	// CV_DOTUSP_B
    0U,	// CV_DOTUSP_H
    0U,	// CV_DOTUSP_SCI_B
    0U,	// CV_DOTUSP_SCI_H
    0U,	// CV_DOTUSP_SC_B
    0U,	// CV_DOTUSP_SC_H
    0U,	// CV_ELW
    0U,	// CV_EXTBS
    0U,	// CV_EXTBZ
    0U,	// CV_EXTHS
    0U,	// CV_EXTHZ
    0U,	// CV_EXTRACT
    0U,	// CV_EXTRACTR
    0U,	// CV_EXTRACTU
    0U,	// CV_EXTRACTUR
    0U,	// CV_EXTRACTU_B
    0U,	// CV_EXTRACTU_H
    0U,	// CV_EXTRACT_B
    0U,	// CV_EXTRACT_H
    0U,	// CV_FF1
    0U,	// CV_FL1
    8U,	// CV_INSERT
    0U,	// CV_INSERTR
    0U,	// CV_INSERT_B
    0U,	// CV_INSERT_H
    0U,	// CV_LBU_ri_inc
    0U,	// CV_LBU_rr
    0U,	// CV_LBU_rr_inc
    0U,	// CV_LB_ri_inc
    0U,	// CV_LB_rr
    0U,	// CV_LB_rr_inc
    0U,	// CV_LHU_ri_inc
    0U,	// CV_LHU_rr
    0U,	// CV_LHU_rr_inc
    0U,	// CV_LH_ri_inc
    0U,	// CV_LH_rr
    0U,	// CV_LH_rr_inc
    0U,	// CV_LW_ri_inc
    0U,	// CV_LW_rr
    0U,	// CV_LW_rr_inc
    0U,	// CV_MAC
    8U,	// CV_MACHHSN
    8U,	// CV_MACHHSRN
    8U,	// CV_MACHHUN
    8U,	// CV_MACHHURN
    8U,	// CV_MACSN
    8U,	// CV_MACSRN
    8U,	// CV_MACUN
    8U,	// CV_MACURN
    0U,	// CV_MAX
    0U,	// CV_MAXU
    0U,	// CV_MAXU_B
    0U,	// CV_MAXU_H
    0U,	// CV_MAXU_SCI_B
    0U,	// CV_MAXU_SCI_H
    0U,	// CV_MAXU_SC_B
    0U,	// CV_MAXU_SC_H
    0U,	// CV_MAX_B
    0U,	// CV_MAX_H
    0U,	// CV_MAX_SCI_B
    0U,	// CV_MAX_SCI_H
    0U,	// CV_MAX_SC_B
    0U,	// CV_MAX_SC_H
    0U,	// CV_MIN
    0U,	// CV_MINU
    0U,	// CV_MINU_B
    0U,	// CV_MINU_H
    0U,	// CV_MINU_SCI_B
    0U,	// CV_MINU_SCI_H
    0U,	// CV_MINU_SC_B
    0U,	// CV_MINU_SC_H
    0U,	// CV_MIN_B
    0U,	// CV_MIN_H
    0U,	// CV_MIN_SCI_B
    0U,	// CV_MIN_SCI_H
    0U,	// CV_MIN_SC_B
    0U,	// CV_MIN_SC_H
    0U,	// CV_MSU
    0U,	// CV_MULHHSN
    0U,	// CV_MULHHSRN
    0U,	// CV_MULHHUN
    0U,	// CV_MULHHURN
    0U,	// CV_MULSN
    0U,	// CV_MULSRN
    0U,	// CV_MULUN
    0U,	// CV_MULURN
    0U,	// CV_OR_B
    0U,	// CV_OR_H
    0U,	// CV_OR_SCI_B
    0U,	// CV_OR_SCI_H
    0U,	// CV_OR_SC_B
    0U,	// CV_OR_SC_H
    0U,	// CV_PACK
    0U,	// CV_PACKHI_B
    0U,	// CV_PACKLO_B
    0U,	// CV_PACK_H
    0U,	// CV_ROR
    0U,	// CV_SB_ri_inc
    0U,	// CV_SB_rr
    0U,	// CV_SB_rr_inc
    0U,	// CV_SDOTSP_B
    0U,	// CV_SDOTSP_H
    0U,	// CV_SDOTSP_SCI_B
    0U,	// CV_SDOTSP_SCI_H
    0U,	// CV_SDOTSP_SC_B
    0U,	// CV_SDOTSP_SC_H
    0U,	// CV_SDOTUP_B
    0U,	// CV_SDOTUP_H
    0U,	// CV_SDOTUP_SCI_B
    0U,	// CV_SDOTUP_SCI_H
    0U,	// CV_SDOTUP_SC_B
    0U,	// CV_SDOTUP_SC_H
    0U,	// CV_SDOTUSP_B
    0U,	// CV_SDOTUSP_H
    0U,	// CV_SDOTUSP_SCI_B
    0U,	// CV_SDOTUSP_SCI_H
    0U,	// CV_SDOTUSP_SC_B
    0U,	// CV_SDOTUSP_SC_H
    0U,	// CV_SHUFFLE2_B
    0U,	// CV_SHUFFLE2_H
    0U,	// CV_SHUFFLEI0_SCI_B
    0U,	// CV_SHUFFLEI1_SCI_B
    0U,	// CV_SHUFFLEI2_SCI_B
    0U,	// CV_SHUFFLEI3_SCI_B
    0U,	// CV_SHUFFLE_B
    0U,	// CV_SHUFFLE_H
    0U,	// CV_SHUFFLE_SCI_H
    0U,	// CV_SH_ri_inc
    0U,	// CV_SH_rr
    0U,	// CV_SH_rr_inc
    0U,	// CV_SLET
    0U,	// CV_SLETU
    0U,	// CV_SLL_B
    0U,	// CV_SLL_H
    0U,	// CV_SLL_SCI_B
    0U,	// CV_SLL_SCI_H
    0U,	// CV_SLL_SC_B
    0U,	// CV_SLL_SC_H
    0U,	// CV_SRA_B
    0U,	// CV_SRA_H
    0U,	// CV_SRA_SCI_B
    0U,	// CV_SRA_SCI_H
    0U,	// CV_SRA_SC_B
    0U,	// CV_SRA_SC_H
    0U,	// CV_SRL_B
    0U,	// CV_SRL_H
    0U,	// CV_SRL_SCI_B
    0U,	// CV_SRL_SCI_H
    0U,	// CV_SRL_SC_B
    0U,	// CV_SRL_SC_H
    0U,	// CV_SUBN
    0U,	// CV_SUBNR
    0U,	// CV_SUBRN
    0U,	// CV_SUBRNR
    0U,	// CV_SUBROTMJ
    0U,	// CV_SUBROTMJ_DIV2
    0U,	// CV_SUBROTMJ_DIV4
    0U,	// CV_SUBROTMJ_DIV8
    0U,	// CV_SUBUN
    0U,	// CV_SUBUNR
    0U,	// CV_SUBURN
    0U,	// CV_SUBURNR
    0U,	// CV_SUB_B
    0U,	// CV_SUB_DIV2
    0U,	// CV_SUB_DIV4
    0U,	// CV_SUB_DIV8
    0U,	// CV_SUB_H
    0U,	// CV_SUB_SCI_B
    0U,	// CV_SUB_SCI_H
    0U,	// CV_SUB_SC_B
    0U,	// CV_SUB_SC_H
    0U,	// CV_SW_ri_inc
    0U,	// CV_SW_rr
    0U,	// CV_SW_rr_inc
    0U,	// CV_XOR_B
    0U,	// CV_XOR_H
    0U,	// CV_XOR_SCI_B
    0U,	// CV_XOR_SCI_H
    0U,	// CV_XOR_SC_B
    0U,	// CV_XOR_SC_H
    0U,	// CZERO_EQZ
    0U,	// CZERO_NEZ
    0U,	// C_ADD
    0U,	// C_ADDI
    0U,	// C_ADDI16SP
    0U,	// C_ADDI4SPN
    0U,	// C_ADDIW
    0U,	// C_ADDI_HINT_IMM_ZERO
    0U,	// C_ADDI_NOP
    0U,	// C_ADDW
    0U,	// C_ADD_HINT
    0U,	// C_AND
    0U,	// C_ANDI
    0U,	// C_BEQZ
    0U,	// C_BNEZ
    0U,	// C_EBREAK
    0U,	// C_FLD
    0U,	// C_FLDSP
    0U,	// C_FLW
    0U,	// C_FLWSP
    0U,	// C_FSD
    0U,	// C_FSDSP
    0U,	// C_FSW
    0U,	// C_FSWSP
    0U,	// C_J
    0U,	// C_JAL
    0U,	// C_JALR
    0U,	// C_JR
    0U,	// C_LBU
    0U,	// C_LD
    0U,	// C_LDSP
    0U,	// C_LH
    0U,	// C_LHU
    0U,	// C_LI
    0U,	// C_LI_HINT
    0U,	// C_LUI
    0U,	// C_LUI_HINT
    0U,	// C_LW
    0U,	// C_LWSP
    0U,	// C_MOP1
    0U,	// C_MOP11
    0U,	// C_MOP13
    0U,	// C_MOP15
    0U,	// C_MOP3
    0U,	// C_MOP5
    0U,	// C_MOP7
    0U,	// C_MOP9
    0U,	// C_MUL
    0U,	// C_MV
    0U,	// C_MV_HINT
    0U,	// C_NOP
    0U,	// C_NOP_HINT
    0U,	// C_NOT
    0U,	// C_OR
    0U,	// C_SB
    0U,	// C_SD
    0U,	// C_SDSP
    0U,	// C_SEXT_B
    0U,	// C_SEXT_H
    0U,	// C_SH
    0U,	// C_SLLI
    0U,	// C_SLLI64_HINT
    0U,	// C_SLLI_HINT
    0U,	// C_SRAI
    0U,	// C_SRAI64_HINT
    0U,	// C_SRLI
    0U,	// C_SRLI64_HINT
    0U,	// C_SSPOPCHK
    0U,	// C_SSPUSH
    0U,	// C_SUB
    0U,	// C_SUBW
    0U,	// C_SW
    0U,	// C_SWSP
    0U,	// C_UNIMP
    0U,	// C_XOR
    0U,	// C_ZEXT_B
    0U,	// C_ZEXT_H
    0U,	// C_ZEXT_W
    0U,	// DIV
    0U,	// DIVU
    0U,	// DIVUW
    0U,	// DIVW
    0U,	// DRET
    0U,	// EBREAK
    0U,	// ECALL
    2U,	// FADD_D
    2U,	// FADD_D_IN32X
    2U,	// FADD_D_INX
    2U,	// FADD_H
    2U,	// FADD_H_INX
    2U,	// FADD_S
    2U,	// FADD_S_INX
    0U,	// FCLASS_D
    0U,	// FCLASS_D_IN32X
    0U,	// FCLASS_D_INX
    0U,	// FCLASS_H
    0U,	// FCLASS_H_INX
    0U,	// FCLASS_S
    0U,	// FCLASS_S_INX
    0U,	// FCVTMOD_W_D
    0U,	// FCVT_BF16_S
    0U,	// FCVT_D_H
    0U,	// FCVT_D_H_IN32X
    0U,	// FCVT_D_H_INX
    0U,	// FCVT_D_L
    0U,	// FCVT_D_LU
    0U,	// FCVT_D_LU_INX
    0U,	// FCVT_D_L_INX
    0U,	// FCVT_D_S
    0U,	// FCVT_D_S_IN32X
    0U,	// FCVT_D_S_INX
    0U,	// FCVT_D_W
    0U,	// FCVT_D_WU
    0U,	// FCVT_D_WU_IN32X
    0U,	// FCVT_D_WU_INX
    0U,	// FCVT_D_W_IN32X
    0U,	// FCVT_D_W_INX
    0U,	// FCVT_H_D
    0U,	// FCVT_H_D_IN32X
    0U,	// FCVT_H_D_INX
    0U,	// FCVT_H_L
    0U,	// FCVT_H_LU
    0U,	// FCVT_H_LU_INX
    0U,	// FCVT_H_L_INX
    0U,	// FCVT_H_S
    0U,	// FCVT_H_S_INX
    0U,	// FCVT_H_W
    0U,	// FCVT_H_WU
    0U,	// FCVT_H_WU_INX
    0U,	// FCVT_H_W_INX
    0U,	// FCVT_LU_D
    0U,	// FCVT_LU_D_INX
    0U,	// FCVT_LU_H
    0U,	// FCVT_LU_H_INX
    0U,	// FCVT_LU_S
    0U,	// FCVT_LU_S_INX
    0U,	// FCVT_L_D
    0U,	// FCVT_L_D_INX
    0U,	// FCVT_L_H
    0U,	// FCVT_L_H_INX
    0U,	// FCVT_L_S
    0U,	// FCVT_L_S_INX
    0U,	// FCVT_S_BF16
    0U,	// FCVT_S_D
    0U,	// FCVT_S_D_IN32X
    0U,	// FCVT_S_D_INX
    0U,	// FCVT_S_H
    0U,	// FCVT_S_H_INX
    0U,	// FCVT_S_L
    0U,	// FCVT_S_LU
    0U,	// FCVT_S_LU_INX
    0U,	// FCVT_S_L_INX
    0U,	// FCVT_S_W
    0U,	// FCVT_S_WU
    0U,	// FCVT_S_WU_INX
    0U,	// FCVT_S_W_INX
    0U,	// FCVT_WU_D
    0U,	// FCVT_WU_D_IN32X
    0U,	// FCVT_WU_D_INX
    0U,	// FCVT_WU_H
    0U,	// FCVT_WU_H_INX
    0U,	// FCVT_WU_S
    0U,	// FCVT_WU_S_INX
    0U,	// FCVT_W_D
    0U,	// FCVT_W_D_IN32X
    0U,	// FCVT_W_D_INX
    0U,	// FCVT_W_H
    0U,	// FCVT_W_H_INX
    0U,	// FCVT_W_S
    0U,	// FCVT_W_S_INX
    2U,	// FDIV_D
    2U,	// FDIV_D_IN32X
    2U,	// FDIV_D_INX
    2U,	// FDIV_H
    2U,	// FDIV_H_INX
    2U,	// FDIV_S
    2U,	// FDIV_S_INX
    0U,	// FENCE
    0U,	// FENCE_I
    0U,	// FENCE_TSO
    0U,	// FEQ_D
    0U,	// FEQ_D_IN32X
    0U,	// FEQ_D_INX
    0U,	// FEQ_H
    0U,	// FEQ_H_INX
    0U,	// FEQ_S
    0U,	// FEQ_S_INX
    0U,	// FLD
    0U,	// FLEQ_D
    0U,	// FLEQ_H
    0U,	// FLEQ_S
    0U,	// FLE_D
    0U,	// FLE_D_IN32X
    0U,	// FLE_D_INX
    0U,	// FLE_H
    0U,	// FLE_H_INX
    0U,	// FLE_S
    0U,	// FLE_S_INX
    0U,	// FLH
    0U,	// FLI_D
    0U,	// FLI_H
    0U,	// FLI_S
    0U,	// FLTQ_D
    0U,	// FLTQ_H
    0U,	// FLTQ_S
    0U,	// FLT_D
    0U,	// FLT_D_IN32X
    0U,	// FLT_D_INX
    0U,	// FLT_H
    0U,	// FLT_H_INX
    0U,	// FLT_S
    0U,	// FLT_S_INX
    0U,	// FLW
    32U,	// FMADD_D
    32U,	// FMADD_D_IN32X
    32U,	// FMADD_D_INX
    32U,	// FMADD_H
    32U,	// FMADD_H_INX
    32U,	// FMADD_S
    32U,	// FMADD_S_INX
    0U,	// FMAXM_D
    0U,	// FMAXM_H
    0U,	// FMAXM_S
    0U,	// FMAX_D
    0U,	// FMAX_D_IN32X
    0U,	// FMAX_D_INX
    0U,	// FMAX_H
    0U,	// FMAX_H_INX
    0U,	// FMAX_S
    0U,	// FMAX_S_INX
    0U,	// FMINM_D
    0U,	// FMINM_H
    0U,	// FMINM_S
    0U,	// FMIN_D
    0U,	// FMIN_D_IN32X
    0U,	// FMIN_D_INX
    0U,	// FMIN_H
    0U,	// FMIN_H_INX
    0U,	// FMIN_S
    0U,	// FMIN_S_INX
    32U,	// FMSUB_D
    32U,	// FMSUB_D_IN32X
    32U,	// FMSUB_D_INX
    32U,	// FMSUB_H
    32U,	// FMSUB_H_INX
    32U,	// FMSUB_S
    32U,	// FMSUB_S_INX
    2U,	// FMUL_D
    2U,	// FMUL_D_IN32X
    2U,	// FMUL_D_INX
    2U,	// FMUL_H
    2U,	// FMUL_H_INX
    2U,	// FMUL_S
    2U,	// FMUL_S_INX
    0U,	// FMVH_X_D
    0U,	// FMVP_D_X
    0U,	// FMV_D_X
    0U,	// FMV_H_X
    0U,	// FMV_W_X
    0U,	// FMV_X_D
    0U,	// FMV_X_H
    0U,	// FMV_X_W
    0U,	// FMV_X_W_FPR64
    32U,	// FNMADD_D
    32U,	// FNMADD_D_IN32X
    32U,	// FNMADD_D_INX
    32U,	// FNMADD_H
    32U,	// FNMADD_H_INX
    32U,	// FNMADD_S
    32U,	// FNMADD_S_INX
    32U,	// FNMSUB_D
    32U,	// FNMSUB_D_IN32X
    32U,	// FNMSUB_D_INX
    32U,	// FNMSUB_H
    32U,	// FNMSUB_H_INX
    32U,	// FNMSUB_S
    32U,	// FNMSUB_S_INX
    0U,	// FROUNDNX_D
    0U,	// FROUNDNX_H
    0U,	// FROUNDNX_S
    0U,	// FROUND_D
    0U,	// FROUND_H
    0U,	// FROUND_S
    0U,	// FSD
    0U,	// FSGNJN_D
    0U,	// FSGNJN_D_IN32X
    0U,	// FSGNJN_D_INX
    0U,	// FSGNJN_H
    0U,	// FSGNJN_H_INX
    0U,	// FSGNJN_S
    0U,	// FSGNJN_S_INX
    0U,	// FSGNJX_D
    0U,	// FSGNJX_D_IN32X
    0U,	// FSGNJX_D_INX
    0U,	// FSGNJX_H
    0U,	// FSGNJX_H_INX
    0U,	// FSGNJX_S
    0U,	// FSGNJX_S_INX
    0U,	// FSGNJ_D
    0U,	// FSGNJ_D_IN32X
    0U,	// FSGNJ_D_INX
    0U,	// FSGNJ_H
    0U,	// FSGNJ_H_INX
    0U,	// FSGNJ_S
    0U,	// FSGNJ_S_INX
    0U,	// FSH
    0U,	// FSQRT_D
    0U,	// FSQRT_D_IN32X
    0U,	// FSQRT_D_INX
    0U,	// FSQRT_H
    0U,	// FSQRT_H_INX
    0U,	// FSQRT_S
    0U,	// FSQRT_S_INX
    2U,	// FSUB_D
    2U,	// FSUB_D_IN32X
    2U,	// FSUB_D_INX
    2U,	// FSUB_H
    2U,	// FSUB_H_INX
    2U,	// FSUB_S
    2U,	// FSUB_S_INX
    0U,	// FSW
    0U,	// HFENCE_GVMA
    0U,	// HFENCE_VVMA
    0U,	// HINVAL_GVMA
    0U,	// HINVAL_VVMA
    0U,	// HLVX_HU
    0U,	// HLVX_WU
    0U,	// HLV_B
    0U,	// HLV_BU
    0U,	// HLV_D
    0U,	// HLV_H
    0U,	// HLV_HU
    0U,	// HLV_W
    0U,	// HLV_WU
    0U,	// HSV_B
    0U,	// HSV_D
    0U,	// HSV_H
    0U,	// HSV_W
    0U,	// Insn16
    0U,	// Insn32
    64U,	// InsnB
    12U,	// InsnCA
    16U,	// InsnCB
    0U,	// InsnCI
    0U,	// InsnCIW
    0U,	// InsnCJ
    104U,	// InsnCL
    0U,	// InsnCR
    104U,	// InsnCS
    0U,	// InsnCSS
    192U,	// InsnI
    104U,	// InsnI_Mem
    0U,	// InsnJ
    332U,	// InsnR
    844U,	// InsnR4
    104U,	// InsnS
    0U,	// InsnU
    0U,	// JAL
    0U,	// JALR
    0U,	// LB
    0U,	// LBU
    0U,	// LB_AQ
    0U,	// LB_AQ_RL
    0U,	// LD
    0U,	// LD_AQ
    0U,	// LD_AQ_RL
    0U,	// LH
    0U,	// LHU
    0U,	// LH_AQ
    0U,	// LH_AQ_RL
    0U,	// LR_D
    0U,	// LR_D_AQ
    0U,	// LR_D_AQ_RL
    0U,	// LR_D_RL
    0U,	// LR_W
    0U,	// LR_W_AQ
    0U,	// LR_W_AQ_RL
    0U,	// LR_W_RL
    0U,	// LUI
    0U,	// LW
    0U,	// LWU
    0U,	// LW_AQ
    0U,	// LW_AQ_RL
    0U,	// MAX
    0U,	// MAXU
    0U,	// MIN
    0U,	// MINU
    0U,	// MOPR0
    0U,	// MOPR1
    0U,	// MOPR10
    0U,	// MOPR11
    0U,	// MOPR12
    0U,	// MOPR13
    0U,	// MOPR14
    0U,	// MOPR15
    0U,	// MOPR16
    0U,	// MOPR17
    0U,	// MOPR18
    0U,	// MOPR19
    0U,	// MOPR2
    0U,	// MOPR20
    0U,	// MOPR21
    0U,	// MOPR22
    0U,	// MOPR23
    0U,	// MOPR24
    0U,	// MOPR25
    0U,	// MOPR26
    0U,	// MOPR27
    0U,	// MOPR28
    0U,	// MOPR29
    0U,	// MOPR3
    0U,	// MOPR30
    0U,	// MOPR31
    0U,	// MOPR4
    0U,	// MOPR5
    0U,	// MOPR6
    0U,	// MOPR7
    0U,	// MOPR8
    0U,	// MOPR9
    0U,	// MOPRR0
    0U,	// MOPRR1
    0U,	// MOPRR2
    0U,	// MOPRR3
    0U,	// MOPRR4
    0U,	// MOPRR5
    0U,	// MOPRR6
    0U,	// MOPRR7
    0U,	// MRET
    0U,	// MUL
    0U,	// MULH
    0U,	// MULHSU
    0U,	// MULHU
    0U,	// MULW
    0U,	// OR
    0U,	// ORC_B
    0U,	// ORI
    0U,	// ORN
    0U,	// PACK
    0U,	// PACKH
    0U,	// PACKW
    0U,	// PREFETCH_I
    0U,	// PREFETCH_R
    0U,	// PREFETCH_W
    0U,	// QK_C_LBU
    0U,	// QK_C_LBUSP
    0U,	// QK_C_LHU
    0U,	// QK_C_LHUSP
    0U,	// QK_C_SB
    0U,	// QK_C_SBSP
    0U,	// QK_C_SH
    0U,	// QK_C_SHSP
    0U,	// REM
    0U,	// REMU
    0U,	// REMUW
    0U,	// REMW
    0U,	// REV8_RV32
    0U,	// REV8_RV64
    0U,	// ROL
    0U,	// ROLW
    0U,	// ROR
    0U,	// RORI
    0U,	// RORIW
    0U,	// RORW
    0U,	// SB
    0U,	// SB_AQ_RL
    0U,	// SB_RL
    0U,	// SC_D
    0U,	// SC_D_AQ
    0U,	// SC_D_AQ_RL
    0U,	// SC_D_RL
    0U,	// SC_W
    0U,	// SC_W_AQ
    0U,	// SC_W_AQ_RL
    0U,	// SC_W_RL
    0U,	// SD
    0U,	// SD_AQ_RL
    0U,	// SD_RL
    0U,	// SEXT_B
    0U,	// SEXT_H
    0U,	// SFENCE_INVAL_IR
    0U,	// SFENCE_VMA
    0U,	// SFENCE_W_INVAL
    0U,	// SF_CDISCARD_D_L1
    0U,	// SF_CEASE
    0U,	// SF_CFLUSH_D_L1
    0U,	// SH
    0U,	// SH1ADD
    0U,	// SH1ADD_UW
    0U,	// SH2ADD
    0U,	// SH2ADD_UW
    0U,	// SH3ADD
    0U,	// SH3ADD_UW
    0U,	// SHA256SIG0
    0U,	// SHA256SIG1
    0U,	// SHA256SUM0
    0U,	// SHA256SUM1
    0U,	// SHA512SIG0
    0U,	// SHA512SIG0H
    0U,	// SHA512SIG0L
    0U,	// SHA512SIG1
    0U,	// SHA512SIG1H
    0U,	// SHA512SIG1L
    0U,	// SHA512SUM0
    0U,	// SHA512SUM0R
    0U,	// SHA512SUM1
    0U,	// SHA512SUM1R
    0U,	// SH_AQ_RL
    0U,	// SH_RL
    0U,	// SINVAL_VMA
    0U,	// SLL
    0U,	// SLLI
    0U,	// SLLIW
    0U,	// SLLI_UW
    0U,	// SLLW
    0U,	// SLT
    0U,	// SLTI
    0U,	// SLTIU
    0U,	// SLTU
    0U,	// SM3P0
    0U,	// SM3P1
    0U,	// SM4ED
    0U,	// SM4KS
    0U,	// SRA
    0U,	// SRAI
    0U,	// SRAIW
    0U,	// SRAW
    0U,	// SRET
    0U,	// SRL
    0U,	// SRLI
    0U,	// SRLIW
    0U,	// SRLW
    0U,	// SSAMOSWAP_D
    0U,	// SSAMOSWAP_D_AQ
    0U,	// SSAMOSWAP_D_AQ_RL
    0U,	// SSAMOSWAP_D_RL
    0U,	// SSAMOSWAP_W
    0U,	// SSAMOSWAP_W_AQ
    0U,	// SSAMOSWAP_W_AQ_RL
    0U,	// SSAMOSWAP_W_RL
    0U,	// SSPOPCHK
    0U,	// SSPUSH
    0U,	// SSRDP
    0U,	// SUB
    0U,	// SUBW
    0U,	// SW
    0U,	// SW_AQ_RL
    0U,	// SW_RL
    21U,	// THVdotVMAQASU_VV
    21U,	// THVdotVMAQASU_VX
    21U,	// THVdotVMAQAUS_VX
    21U,	// THVdotVMAQAU_VV
    21U,	// THVdotVMAQAU_VX
    21U,	// THVdotVMAQA_VV
    21U,	// THVdotVMAQA_VX
    0U,	// TH_ADDSL
    0U,	// TH_DCACHE_CALL
    0U,	// TH_DCACHE_CIALL
    0U,	// TH_DCACHE_CIPA
    0U,	// TH_DCACHE_CISW
    0U,	// TH_DCACHE_CIVA
    0U,	// TH_DCACHE_CPA
    0U,	// TH_DCACHE_CPAL1
    0U,	// TH_DCACHE_CSW
    0U,	// TH_DCACHE_CVA
    0U,	// TH_DCACHE_CVAL1
    0U,	// TH_DCACHE_IALL
    0U,	// TH_DCACHE_IPA
    0U,	// TH_DCACHE_ISW
    0U,	// TH_DCACHE_IVA
    0U,	// TH_EXT
    0U,	// TH_EXTU
    0U,	// TH_FF0
    0U,	// TH_FF1
    0U,	// TH_FLRD
    0U,	// TH_FLRW
    0U,	// TH_FLURD
    0U,	// TH_FLURW
    0U,	// TH_FSRD
    0U,	// TH_FSRW
    0U,	// TH_FSURD
    0U,	// TH_FSURW
    0U,	// TH_ICACHE_IALL
    0U,	// TH_ICACHE_IALLS
    0U,	// TH_ICACHE_IPA
    0U,	// TH_ICACHE_IVA
    0U,	// TH_L2CACHE_CALL
    0U,	// TH_L2CACHE_CIALL
    0U,	// TH_L2CACHE_IALL
    0U,	// TH_LBIA
    0U,	// TH_LBIB
    0U,	// TH_LBUIA
    0U,	// TH_LBUIB
    0U,	// TH_LDD
    0U,	// TH_LDIA
    0U,	// TH_LDIB
    0U,	// TH_LHIA
    0U,	// TH_LHIB
    0U,	// TH_LHUIA
    0U,	// TH_LHUIB
    0U,	// TH_LRB
    0U,	// TH_LRBU
    0U,	// TH_LRD
    0U,	// TH_LRH
    0U,	// TH_LRHU
    0U,	// TH_LRW
    0U,	// TH_LRWU
    0U,	// TH_LURB
    0U,	// TH_LURBU
    0U,	// TH_LURD
    0U,	// TH_LURH
    0U,	// TH_LURHU
    0U,	// TH_LURW
    0U,	// TH_LURWU
    0U,	// TH_LWD
    0U,	// TH_LWIA
    0U,	// TH_LWIB
    0U,	// TH_LWUD
    0U,	// TH_LWUIA
    0U,	// TH_LWUIB
    0U,	// TH_MULA
    0U,	// TH_MULAH
    0U,	// TH_MULAW
    0U,	// TH_MULS
    0U,	// TH_MULSH
    0U,	// TH_MULSW
    0U,	// TH_MVEQZ
    0U,	// TH_MVNEZ
    0U,	// TH_REV
    0U,	// TH_REVW
    0U,	// TH_SBIA
    0U,	// TH_SBIB
    0U,	// TH_SDD
    0U,	// TH_SDIA
    0U,	// TH_SDIB
    0U,	// TH_SFENCE_VMAS
    0U,	// TH_SHIA
    0U,	// TH_SHIB
    0U,	// TH_SRB
    0U,	// TH_SRD
    0U,	// TH_SRH
    0U,	// TH_SRRI
    0U,	// TH_SRRIW
    0U,	// TH_SRW
    0U,	// TH_SURB
    0U,	// TH_SURD
    0U,	// TH_SURH
    0U,	// TH_SURW
    0U,	// TH_SWD
    0U,	// TH_SWIA
    0U,	// TH_SWIB
    0U,	// TH_SYNC
    0U,	// TH_SYNC_I
    0U,	// TH_SYNC_IS
    0U,	// TH_SYNC_S
    0U,	// TH_TST
    0U,	// TH_TSTNBZ
    0U,	// UNIMP
    0U,	// UNZIP_RV32
    1U,	// VAADDU_VV
    1U,	// VAADDU_VX
    1U,	// VAADD_VV
    1U,	// VAADD_VX
    2U,	// VADC_VIM
    2U,	// VADC_VVM
    2U,	// VADC_VXM
    1U,	// VADD_VI
    1U,	// VADD_VV
    1U,	// VADD_VX
    0U,	// VAESDF_VS
    0U,	// VAESDF_VV
    0U,	// VAESDM_VS
    0U,	// VAESDM_VV
    0U,	// VAESEF_VS
    0U,	// VAESEF_VV
    0U,	// VAESEM_VS
    0U,	// VAESEM_VV
    0U,	// VAESKF1_VI
    0U,	// VAESKF2_VI
    0U,	// VAESZ_VS
    1U,	// VANDN_VV
    1U,	// VANDN_VX
    1U,	// VAND_VI
    1U,	// VAND_VV
    1U,	// VAND_VX
    1U,	// VASUBU_VV
    1U,	// VASUBU_VX
    1U,	// VASUB_VV
    1U,	// VASUB_VX
    0U,	// VBREV8_V
    0U,	// VBREV_V
    1U,	// VCLMULH_VV
    1U,	// VCLMULH_VX
    1U,	// VCLMUL_VV
    1U,	// VCLMUL_VX
    0U,	// VCLZ_V
    0U,	// VCOMPRESS_VM
    0U,	// VCPOP_M
    0U,	// VCPOP_V
    0U,	// VCTZ_V
    0U,	// VC_FV
    0U,	// VC_FVV
    0U,	// VC_FVW
    0U,	// VC_I
    0U,	// VC_IV
    0U,	// VC_IVV
    0U,	// VC_IVW
    0U,	// VC_VV
    0U,	// VC_VVV
    0U,	// VC_VVW
    0U,	// VC_V_FV
    8U,	// VC_V_FVV
    8U,	// VC_V_FVW
    0U,	// VC_V_I
    0U,	// VC_V_IV
    8U,	// VC_V_IVV
    8U,	// VC_V_IVW
    0U,	// VC_V_VV
    8U,	// VC_V_VVV
    8U,	// VC_V_VVW
    0U,	// VC_V_X
    0U,	// VC_V_XV
    8U,	// VC_V_XVV
    8U,	// VC_V_XVW
    0U,	// VC_X
    0U,	// VC_XV
    0U,	// VC_XVV
    0U,	// VC_XVW
    1U,	// VDIVU_VV
    1U,	// VDIVU_VX
    1U,	// VDIV_VV
    1U,	// VDIV_VX
    1U,	// VFADD_VF
    1U,	// VFADD_VV
    0U,	// VFCLASS_V
    0U,	// VFCVT_F_XU_V
    0U,	// VFCVT_F_X_V
    0U,	// VFCVT_RTZ_XU_F_V
    0U,	// VFCVT_RTZ_X_F_V
    0U,	// VFCVT_XU_F_V
    0U,	// VFCVT_X_F_V
    1U,	// VFDIV_VF
    1U,	// VFDIV_VV
    0U,	// VFIRST_M
    21U,	// VFMACC_VF
    21U,	// VFMACC_VV
    21U,	// VFMADD_VF
    21U,	// VFMADD_VV
    1U,	// VFMAX_VF
    1U,	// VFMAX_VV
    2U,	// VFMERGE_VFM
    1U,	// VFMIN_VF
    1U,	// VFMIN_VV
    21U,	// VFMSAC_VF
    21U,	// VFMSAC_VV
    21U,	// VFMSUB_VF
    21U,	// VFMSUB_VV
    1U,	// VFMUL_VF
    1U,	// VFMUL_VV
    0U,	// VFMV_F_S
    0U,	// VFMV_S_F
    0U,	// VFMV_V_F
    0U,	// VFNCVTBF16_F_F_W
    0U,	// VFNCVT_F_F_W
    0U,	// VFNCVT_F_XU_W
    0U,	// VFNCVT_F_X_W
    0U,	// VFNCVT_ROD_F_F_W
    0U,	// VFNCVT_RTZ_XU_F_W
    0U,	// VFNCVT_RTZ_X_F_W
    0U,	// VFNCVT_XU_F_W
    0U,	// VFNCVT_X_F_W
    21U,	// VFNMACC_VF
    21U,	// VFNMACC_VV
    21U,	// VFNMADD_VF
    21U,	// VFNMADD_VV
    21U,	// VFNMSAC_VF
    21U,	// VFNMSAC_VV
    21U,	// VFNMSUB_VF
    21U,	// VFNMSUB_VV
    1U,	// VFNRCLIP_XU_F_QF
    1U,	// VFNRCLIP_X_F_QF
    1U,	// VFRDIV_VF
    0U,	// VFREC7_V
    1U,	// VFREDMAX_VS
    1U,	// VFREDMIN_VS
    1U,	// VFREDOSUM_VS
    1U,	// VFREDUSUM_VS
    0U,	// VFRSQRT7_V
    1U,	// VFRSUB_VF
    1U,	// VFSGNJN_VF
    1U,	// VFSGNJN_VV
    1U,	// VFSGNJX_VF
    1U,	// VFSGNJX_VV
    1U,	// VFSGNJ_VF
    1U,	// VFSGNJ_VV
    1U,	// VFSLIDE1DOWN_VF
    1U,	// VFSLIDE1UP_VF
    0U,	// VFSQRT_V
    1U,	// VFSUB_VF
    1U,	// VFSUB_VV
    1U,	// VFWADD_VF
    1U,	// VFWADD_VV
    1U,	// VFWADD_WF
    1U,	// VFWADD_WV
    0U,	// VFWCVTBF16_F_F_V
    0U,	// VFWCVT_F_F_V
    0U,	// VFWCVT_F_XU_V
    0U,	// VFWCVT_F_X_V
    0U,	// VFWCVT_RTZ_XU_F_V
    0U,	// VFWCVT_RTZ_X_F_V
    0U,	// VFWCVT_XU_F_V
    0U,	// VFWCVT_X_F_V
    21U,	// VFWMACCBF16_VF
    21U,	// VFWMACCBF16_VV
    0U,	// VFWMACC_4x4x4
    21U,	// VFWMACC_VF
    21U,	// VFWMACC_VV
    21U,	// VFWMSAC_VF
    21U,	// VFWMSAC_VV
    1U,	// VFWMUL_VF
    1U,	// VFWMUL_VV
    21U,	// VFWNMACC_VF
    21U,	// VFWNMACC_VV
    21U,	// VFWNMSAC_VF
    21U,	// VFWNMSAC_VV
    1U,	// VFWREDOSUM_VS
    1U,	// VFWREDUSUM_VS
    1U,	// VFWSUB_VF
    1U,	// VFWSUB_VV
    1U,	// VFWSUB_WF
    1U,	// VFWSUB_WV
    0U,	// VGHSH_VV
    0U,	// VGMUL_VV
    0U,	// VID_V
    0U,	// VIOTA_M
    0U,	// VL1RE16_V
    0U,	// VL1RE32_V
    0U,	// VL1RE64_V
    0U,	// VL1RE8_V
    0U,	// VL2RE16_V
    0U,	// VL2RE32_V
    0U,	// VL2RE64_V
    0U,	// VL2RE8_V
    0U,	// VL4RE16_V
    0U,	// VL4RE32_V
    0U,	// VL4RE64_V
    0U,	// VL4RE8_V
    0U,	// VL8RE16_V
    0U,	// VL8RE32_V
    0U,	// VL8RE64_V
    0U,	// VL8RE8_V
    0U,	// VLE16FF_V
    0U,	// VLE16_V
    0U,	// VLE32FF_V
    0U,	// VLE32_V
    0U,	// VLE64FF_V
    0U,	// VLE64_V
    0U,	// VLE8FF_V
    0U,	// VLE8_V
    0U,	// VLM_V
    1U,	// VLOXEI16_V
    1U,	// VLOXEI32_V
    1U,	// VLOXEI64_V
    1U,	// VLOXEI8_V
    1U,	// VLOXSEG2EI16_V
    1U,	// VLOXSEG2EI32_V
    1U,	// VLOXSEG2EI64_V
    1U,	// VLOXSEG2EI8_V
    1U,	// VLOXSEG3EI16_V
    1U,	// VLOXSEG3EI32_V
    1U,	// VLOXSEG3EI64_V
    1U,	// VLOXSEG3EI8_V
    1U,	// VLOXSEG4EI16_V
    1U,	// VLOXSEG4EI32_V
    1U,	// VLOXSEG4EI64_V
    1U,	// VLOXSEG4EI8_V
    1U,	// VLOXSEG5EI16_V
    1U,	// VLOXSEG5EI32_V
    1U,	// VLOXSEG5EI64_V
    1U,	// VLOXSEG5EI8_V
    1U,	// VLOXSEG6EI16_V
    1U,	// VLOXSEG6EI32_V
    1U,	// VLOXSEG6EI64_V
    1U,	// VLOXSEG6EI8_V
    1U,	// VLOXSEG7EI16_V
    1U,	// VLOXSEG7EI32_V
    1U,	// VLOXSEG7EI64_V
    1U,	// VLOXSEG7EI8_V
    1U,	// VLOXSEG8EI16_V
    1U,	// VLOXSEG8EI32_V
    1U,	// VLOXSEG8EI64_V
    1U,	// VLOXSEG8EI8_V
    1U,	// VLSE16_V
    1U,	// VLSE32_V
    1U,	// VLSE64_V
    1U,	// VLSE8_V
    0U,	// VLSEG2E16FF_V
    0U,	// VLSEG2E16_V
    0U,	// VLSEG2E32FF_V
    0U,	// VLSEG2E32_V
    0U,	// VLSEG2E64FF_V
    0U,	// VLSEG2E64_V
    0U,	// VLSEG2E8FF_V
    0U,	// VLSEG2E8_V
    0U,	// VLSEG3E16FF_V
    0U,	// VLSEG3E16_V
    0U,	// VLSEG3E32FF_V
    0U,	// VLSEG3E32_V
    0U,	// VLSEG3E64FF_V
    0U,	// VLSEG3E64_V
    0U,	// VLSEG3E8FF_V
    0U,	// VLSEG3E8_V
    0U,	// VLSEG4E16FF_V
    0U,	// VLSEG4E16_V
    0U,	// VLSEG4E32FF_V
    0U,	// VLSEG4E32_V
    0U,	// VLSEG4E64FF_V
    0U,	// VLSEG4E64_V
    0U,	// VLSEG4E8FF_V
    0U,	// VLSEG4E8_V
    0U,	// VLSEG5E16FF_V
    0U,	// VLSEG5E16_V
    0U,	// VLSEG5E32FF_V
    0U,	// VLSEG5E32_V
    0U,	// VLSEG5E64FF_V
    0U,	// VLSEG5E64_V
    0U,	// VLSEG5E8FF_V
    0U,	// VLSEG5E8_V
    0U,	// VLSEG6E16FF_V
    0U,	// VLSEG6E16_V
    0U,	// VLSEG6E32FF_V
    0U,	// VLSEG6E32_V
    0U,	// VLSEG6E64FF_V
    0U,	// VLSEG6E64_V
    0U,	// VLSEG6E8FF_V
    0U,	// VLSEG6E8_V
    0U,	// VLSEG7E16FF_V
    0U,	// VLSEG7E16_V
    0U,	// VLSEG7E32FF_V
    0U,	// VLSEG7E32_V
    0U,	// VLSEG7E64FF_V
    0U,	// VLSEG7E64_V
    0U,	// VLSEG7E8FF_V
    0U,	// VLSEG7E8_V
    0U,	// VLSEG8E16FF_V
    0U,	// VLSEG8E16_V
    0U,	// VLSEG8E32FF_V
    0U,	// VLSEG8E32_V
    0U,	// VLSEG8E64FF_V
    0U,	// VLSEG8E64_V
    0U,	// VLSEG8E8FF_V
    0U,	// VLSEG8E8_V
    1U,	// VLSSEG2E16_V
    1U,	// VLSSEG2E32_V
    1U,	// VLSSEG2E64_V
    1U,	// VLSSEG2E8_V
    1U,	// VLSSEG3E16_V
    1U,	// VLSSEG3E32_V
    1U,	// VLSSEG3E64_V
    1U,	// VLSSEG3E8_V
    1U,	// VLSSEG4E16_V
    1U,	// VLSSEG4E32_V
    1U,	// VLSSEG4E64_V
    1U,	// VLSSEG4E8_V
    1U,	// VLSSEG5E16_V
    1U,	// VLSSEG5E32_V
    1U,	// VLSSEG5E64_V
    1U,	// VLSSEG5E8_V
    1U,	// VLSSEG6E16_V
    1U,	// VLSSEG6E32_V
    1U,	// VLSSEG6E64_V
    1U,	// VLSSEG6E8_V
    1U,	// VLSSEG7E16_V
    1U,	// VLSSEG7E32_V
    1U,	// VLSSEG7E64_V
    1U,	// VLSSEG7E8_V
    1U,	// VLSSEG8E16_V
    1U,	// VLSSEG8E32_V
    1U,	// VLSSEG8E64_V
    1U,	// VLSSEG8E8_V
    1U,	// VLUXEI16_V
    1U,	// VLUXEI32_V
    1U,	// VLUXEI64_V
    1U,	// VLUXEI8_V
    1U,	// VLUXSEG2EI16_V
    1U,	// VLUXSEG2EI32_V
    1U,	// VLUXSEG2EI64_V
    1U,	// VLUXSEG2EI8_V
    1U,	// VLUXSEG3EI16_V
    1U,	// VLUXSEG3EI32_V
    1U,	// VLUXSEG3EI64_V
    1U,	// VLUXSEG3EI8_V
    1U,	// VLUXSEG4EI16_V
    1U,	// VLUXSEG4EI32_V
    1U,	// VLUXSEG4EI64_V
    1U,	// VLUXSEG4EI8_V
    1U,	// VLUXSEG5EI16_V
    1U,	// VLUXSEG5EI32_V
    1U,	// VLUXSEG5EI64_V
    1U,	// VLUXSEG5EI8_V
    1U,	// VLUXSEG6EI16_V
    1U,	// VLUXSEG6EI32_V
    1U,	// VLUXSEG6EI64_V
    1U,	// VLUXSEG6EI8_V
    1U,	// VLUXSEG7EI16_V
    1U,	// VLUXSEG7EI32_V
    1U,	// VLUXSEG7EI64_V
    1U,	// VLUXSEG7EI8_V
    1U,	// VLUXSEG8EI16_V
    1U,	// VLUXSEG8EI32_V
    1U,	// VLUXSEG8EI64_V
    1U,	// VLUXSEG8EI8_V
    21U,	// VMACC_VV
    21U,	// VMACC_VX
    0U,	// VMADC_VI
    2U,	// VMADC_VIM
    0U,	// VMADC_VV
    2U,	// VMADC_VVM
    0U,	// VMADC_VX
    2U,	// VMADC_VXM
    21U,	// VMADD_VV
    21U,	// VMADD_VX
    0U,	// VMANDN_MM
    0U,	// VMAND_MM
    1U,	// VMAXU_VV
    1U,	// VMAXU_VX
    1U,	// VMAX_VV
    1U,	// VMAX_VX
    2U,	// VMERGE_VIM
    2U,	// VMERGE_VVM
    2U,	// VMERGE_VXM
    1U,	// VMFEQ_VF
    1U,	// VMFEQ_VV
    1U,	// VMFGE_VF
    1U,	// VMFGT_VF
    1U,	// VMFLE_VF
    1U,	// VMFLE_VV
    1U,	// VMFLT_VF
    1U,	// VMFLT_VV
    1U,	// VMFNE_VF
    1U,	// VMFNE_VV
    1U,	// VMINU_VV
    1U,	// VMINU_VX
    1U,	// VMIN_VV
    1U,	// VMIN_VX
    0U,	// VMNAND_MM
    0U,	// VMNOR_MM
    0U,	// VMORN_MM
    0U,	// VMOR_MM
    0U,	// VMSBC_VV
    2U,	// VMSBC_VVM
    0U,	// VMSBC_VX
    2U,	// VMSBC_VXM
    0U,	// VMSBF_M
    1U,	// VMSEQ_VI
    1U,	// VMSEQ_VV
    1U,	// VMSEQ_VX
    1U,	// VMSGTU_VI
    1U,	// VMSGTU_VX
    1U,	// VMSGT_VI
    1U,	// VMSGT_VX
    0U,	// VMSIF_M
    1U,	// VMSLEU_VI
    1U,	// VMSLEU_VV
    1U,	// VMSLEU_VX
    1U,	// VMSLE_VI
    1U,	// VMSLE_VV
    1U,	// VMSLE_VX
    1U,	// VMSLTU_VV
    1U,	// VMSLTU_VX
    1U,	// VMSLT_VV
    1U,	// VMSLT_VX
    1U,	// VMSNE_VI
    1U,	// VMSNE_VV
    1U,	// VMSNE_VX
    0U,	// VMSOF_M
    1U,	// VMULHSU_VV
    1U,	// VMULHSU_VX
    1U,	// VMULHU_VV
    1U,	// VMULHU_VX
    1U,	// VMULH_VV
    1U,	// VMULH_VX
    1U,	// VMUL_VV
    1U,	// VMUL_VX
    0U,	// VMV1R_V
    0U,	// VMV2R_V
    0U,	// VMV4R_V
    0U,	// VMV8R_V
    0U,	// VMV_S_X
    0U,	// VMV_V_I
    0U,	// VMV_V_V
    0U,	// VMV_V_X
    0U,	// VMV_X_S
    0U,	// VMXNOR_MM
    0U,	// VMXOR_MM
    1U,	// VNCLIPU_WI
    1U,	// VNCLIPU_WV
    1U,	// VNCLIPU_WX
    1U,	// VNCLIP_WI
    1U,	// VNCLIP_WV
    1U,	// VNCLIP_WX
    21U,	// VNMSAC_VV
    21U,	// VNMSAC_VX
    21U,	// VNMSUB_VV
    21U,	// VNMSUB_VX
    1U,	// VNSRA_WI
    1U,	// VNSRA_WV
    1U,	// VNSRA_WX
    1U,	// VNSRL_WI
    1U,	// VNSRL_WV
    1U,	// VNSRL_WX
    1U,	// VOR_VI
    1U,	// VOR_VV
    1U,	// VOR_VX
    0U,	// VQMACCSU_2x8x2
    0U,	// VQMACCSU_4x8x4
    0U,	// VQMACCUS_2x8x2
    0U,	// VQMACCUS_4x8x4
    0U,	// VQMACCU_2x8x2
    0U,	// VQMACCU_4x8x4
    0U,	// VQMACC_2x8x2
    0U,	// VQMACC_4x8x4
    1U,	// VREDAND_VS
    1U,	// VREDMAXU_VS
    1U,	// VREDMAX_VS
    1U,	// VREDMINU_VS
    1U,	// VREDMIN_VS
    1U,	// VREDOR_VS
    1U,	// VREDSUM_VS
    1U,	// VREDXOR_VS
    1U,	// VREMU_VV
    1U,	// VREMU_VX
    1U,	// VREM_VV
    1U,	// VREM_VX
    0U,	// VREV8_V
    1U,	// VRGATHEREI16_VV
    1U,	// VRGATHER_VI
    1U,	// VRGATHER_VV
    1U,	// VRGATHER_VX
    1U,	// VROL_VV
    1U,	// VROL_VX
    1U,	// VROR_VI
    1U,	// VROR_VV
    1U,	// VROR_VX
    1U,	// VRSUB_VI
    1U,	// VRSUB_VX
    0U,	// VS1R_V
    0U,	// VS2R_V
    0U,	// VS4R_V
    0U,	// VS8R_V
    1U,	// VSADDU_VI
    1U,	// VSADDU_VV
    1U,	// VSADDU_VX
    1U,	// VSADD_VI
    1U,	// VSADD_VV
    1U,	// VSADD_VX
    2U,	// VSBC_VVM
    2U,	// VSBC_VXM
    0U,	// VSE16_V
    0U,	// VSE32_V
    0U,	// VSE64_V
    0U,	// VSE8_V
    0U,	// VSETIVLI
    0U,	// VSETVL
    0U,	// VSETVLI
    0U,	// VSEXT_VF2
    0U,	// VSEXT_VF4
    0U,	// VSEXT_VF8
    0U,	// VSHA2CH_VV
    0U,	// VSHA2CL_VV
    0U,	// VSHA2MS_VV
    1U,	// VSLIDE1DOWN_VX
    1U,	// VSLIDE1UP_VX
    1U,	// VSLIDEDOWN_VI
    1U,	// VSLIDEDOWN_VX
    1U,	// VSLIDEUP_VI
    1U,	// VSLIDEUP_VX
    1U,	// VSLL_VI
    1U,	// VSLL_VV
    1U,	// VSLL_VX
    0U,	// VSM3C_VI
    0U,	// VSM3ME_VV
    0U,	// VSM4K_VI
    0U,	// VSM4R_VS
    0U,	// VSM4R_VV
    1U,	// VSMUL_VV
    1U,	// VSMUL_VX
    0U,	// VSM_V
    1U,	// VSOXEI16_V
    1U,	// VSOXEI32_V
    1U,	// VSOXEI64_V
    1U,	// VSOXEI8_V
    1U,	// VSOXSEG2EI16_V
    1U,	// VSOXSEG2EI32_V
    1U,	// VSOXSEG2EI64_V
    1U,	// VSOXSEG2EI8_V
    1U,	// VSOXSEG3EI16_V
    1U,	// VSOXSEG3EI32_V
    1U,	// VSOXSEG3EI64_V
    1U,	// VSOXSEG3EI8_V
    1U,	// VSOXSEG4EI16_V
    1U,	// VSOXSEG4EI32_V
    1U,	// VSOXSEG4EI64_V
    1U,	// VSOXSEG4EI8_V
    1U,	// VSOXSEG5EI16_V
    1U,	// VSOXSEG5EI32_V
    1U,	// VSOXSEG5EI64_V
    1U,	// VSOXSEG5EI8_V
    1U,	// VSOXSEG6EI16_V
    1U,	// VSOXSEG6EI32_V
    1U,	// VSOXSEG6EI64_V
    1U,	// VSOXSEG6EI8_V
    1U,	// VSOXSEG7EI16_V
    1U,	// VSOXSEG7EI32_V
    1U,	// VSOXSEG7EI64_V
    1U,	// VSOXSEG7EI8_V
    1U,	// VSOXSEG8EI16_V
    1U,	// VSOXSEG8EI32_V
    1U,	// VSOXSEG8EI64_V
    1U,	// VSOXSEG8EI8_V
    1U,	// VSRA_VI
    1U,	// VSRA_VV
    1U,	// VSRA_VX
    1U,	// VSRL_VI
    1U,	// VSRL_VV
    1U,	// VSRL_VX
    1U,	// VSSE16_V
    1U,	// VSSE32_V
    1U,	// VSSE64_V
    1U,	// VSSE8_V
    0U,	// VSSEG2E16_V
    0U,	// VSSEG2E32_V
    0U,	// VSSEG2E64_V
    0U,	// VSSEG2E8_V
    0U,	// VSSEG3E16_V
    0U,	// VSSEG3E32_V
    0U,	// VSSEG3E64_V
    0U,	// VSSEG3E8_V
    0U,	// VSSEG4E16_V
    0U,	// VSSEG4E32_V
    0U,	// VSSEG4E64_V
    0U,	// VSSEG4E8_V
    0U,	// VSSEG5E16_V
    0U,	// VSSEG5E32_V
    0U,	// VSSEG5E64_V
    0U,	// VSSEG5E8_V
    0U,	// VSSEG6E16_V
    0U,	// VSSEG6E32_V
    0U,	// VSSEG6E64_V
    0U,	// VSSEG6E8_V
    0U,	// VSSEG7E16_V
    0U,	// VSSEG7E32_V
    0U,	// VSSEG7E64_V
    0U,	// VSSEG7E8_V
    0U,	// VSSEG8E16_V
    0U,	// VSSEG8E32_V
    0U,	// VSSEG8E64_V
    0U,	// VSSEG8E8_V
    1U,	// VSSRA_VI
    1U,	// VSSRA_VV
    1U,	// VSSRA_VX
    1U,	// VSSRL_VI
    1U,	// VSSRL_VV
    1U,	// VSSRL_VX
    1U,	// VSSSEG2E16_V
    1U,	// VSSSEG2E32_V
    1U,	// VSSSEG2E64_V
    1U,	// VSSSEG2E8_V
    1U,	// VSSSEG3E16_V
    1U,	// VSSSEG3E32_V
    1U,	// VSSSEG3E64_V
    1U,	// VSSSEG3E8_V
    1U,	// VSSSEG4E16_V
    1U,	// VSSSEG4E32_V
    1U,	// VSSSEG4E64_V
    1U,	// VSSSEG4E8_V
    1U,	// VSSSEG5E16_V
    1U,	// VSSSEG5E32_V
    1U,	// VSSSEG5E64_V
    1U,	// VSSSEG5E8_V
    1U,	// VSSSEG6E16_V
    1U,	// VSSSEG6E32_V
    1U,	// VSSSEG6E64_V
    1U,	// VSSSEG6E8_V
    1U,	// VSSSEG7E16_V
    1U,	// VSSSEG7E32_V
    1U,	// VSSSEG7E64_V
    1U,	// VSSSEG7E8_V
    1U,	// VSSSEG8E16_V
    1U,	// VSSSEG8E32_V
    1U,	// VSSSEG8E64_V
    1U,	// VSSSEG8E8_V
    1U,	// VSSUBU_VV
    1U,	// VSSUBU_VX
    1U,	// VSSUB_VV
    1U,	// VSSUB_VX
    1U,	// VSUB_VV
    1U,	// VSUB_VX
    1U,	// VSUXEI16_V
    1U,	// VSUXEI32_V
    1U,	// VSUXEI64_V
    1U,	// VSUXEI8_V
    1U,	// VSUXSEG2EI16_V
    1U,	// VSUXSEG2EI32_V
    1U,	// VSUXSEG2EI64_V
    1U,	// VSUXSEG2EI8_V
    1U,	// VSUXSEG3EI16_V
    1U,	// VSUXSEG3EI32_V
    1U,	// VSUXSEG3EI64_V
    1U,	// VSUXSEG3EI8_V
    1U,	// VSUXSEG4EI16_V
    1U,	// VSUXSEG4EI32_V
    1U,	// VSUXSEG4EI64_V
    1U,	// VSUXSEG4EI8_V
    1U,	// VSUXSEG5EI16_V
    1U,	// VSUXSEG5EI32_V
    1U,	// VSUXSEG5EI64_V
    1U,	// VSUXSEG5EI8_V
    1U,	// VSUXSEG6EI16_V
    1U,	// VSUXSEG6EI32_V
    1U,	// VSUXSEG6EI64_V
    1U,	// VSUXSEG6EI8_V
    1U,	// VSUXSEG7EI16_V
    1U,	// VSUXSEG7EI32_V
    1U,	// VSUXSEG7EI64_V
    1U,	// VSUXSEG7EI8_V
    1U,	// VSUXSEG8EI16_V
    1U,	// VSUXSEG8EI32_V
    1U,	// VSUXSEG8EI64_V
    1U,	// VSUXSEG8EI8_V
    0U,	// VT_MASKC
    0U,	// VT_MASKCN
    1U,	// VWADDU_VV
    1U,	// VWADDU_VX
    1U,	// VWADDU_WV
    1U,	// VWADDU_WX
    1U,	// VWADD_VV
    1U,	// VWADD_VX
    1U,	// VWADD_WV
    1U,	// VWADD_WX
    21U,	// VWMACCSU_VV
    21U,	// VWMACCSU_VX
    21U,	// VWMACCUS_VX
    21U,	// VWMACCU_VV
    21U,	// VWMACCU_VX
    21U,	// VWMACC_VV
    21U,	// VWMACC_VX
    1U,	// VWMULSU_VV
    1U,	// VWMULSU_VX
    1U,	// VWMULU_VV
    1U,	// VWMULU_VX
    1U,	// VWMUL_VV
    1U,	// VWMUL_VX
    1U,	// VWREDSUMU_VS
    1U,	// VWREDSUM_VS
    1U,	// VWSLL_VI
    1U,	// VWSLL_VV
    1U,	// VWSLL_VX
    1U,	// VWSUBU_VV
    1U,	// VWSUBU_VX
    1U,	// VWSUBU_WV
    1U,	// VWSUBU_WX
    1U,	// VWSUB_VV
    1U,	// VWSUB_VX
    1U,	// VWSUB_WV
    1U,	// VWSUB_WX
    1U,	// VXOR_VI
    1U,	// VXOR_VV
    1U,	// VXOR_VX
    0U,	// VZEXT_VF2
    0U,	// VZEXT_VF4
    0U,	// VZEXT_VF8
    0U,	// WFI
    0U,	// WRS_NTO
    0U,	// WRS_STO
    0U,	// XNOR
    0U,	// XOR
    0U,	// XORI
    0U,	// XPERM4
    0U,	// XPERM8
    0U,	// ZEXT_H_RV32
    0U,	// ZEXT_H_RV64
    0U,	// ZIP_RV32
  };

  // Emit the opcode for the instruction.
  uint64_t Bits = 0;
  Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
  Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
  if (Bits == 0)
    return {nullptr, Bits};
  return {AsmStrs+(Bits & 32767)-1, Bits};

}
/// printInstruction - This method is automatically generated by tablegen
/// from the instruction set description.
LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
void RISCVInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
  O << "\t";

  auto MnemonicInfo = getMnemonic(MI);

  O << MnemonicInfo.first;

  uint64_t Bits = MnemonicInfo.second;
  assert(Bits != 0 && "Cannot print this instruction.");

  // Fragment 0 encoded into 3 bits for 7 unique commands.
  switch ((Bits >> 15) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
    return;
    break;
  case 1:
    // PseudoAddTPRel, PseudoCALL, PseudoCALLReg, PseudoLA, PseudoLAImm, Pseu...
    printOperand(MI, 0, STI, O);
    break;
  case 2:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    printOperand(MI, 1, STI, O);
    break;
  case 3:
    // CBO_CLEAN, CBO_FLUSH, CBO_INVAL, CBO_ZERO
    printZeroOffsetMemOp(MI, 0, STI, O);
    return;
    break;
  case 4:
    // CM_POP, CM_POPRET, CM_POPRETZ, CM_PUSH
    printRlist(MI, 0, STI, O);
    O << ", ";
    break;
  case 5:
    // C_J, C_JAL
    printBranchOperand(MI, Address, 0, STI, O);
    return;
    break;
  case 6:
    // FENCE
    printFenceArg(MI, 0, STI, O);
    O << ", ";
    printFenceArg(MI, 1, STI, O);
    return;
    break;
  }


  // Fragment 1 encoded into 3 bits for 7 unique commands.
  switch ((Bits >> 18) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoCALLReg, PseudoFLD, PseudoFLH, PseudoFLW, Pseudo...
    O << ", ";
    break;
  case 1:
    // PseudoCALL, PseudoTAIL, CM_JALT, CM_JT, C_JALR, C_JR, C_NOP_HINT, C_NO...
    return;
    break;
  case 2:
    // CM_POP, CM_POPRET, CM_POPRETZ
    printStackAdj(MI, 1, STI, O);
    return;
    break;
  case 3:
    // CM_PUSH
    printNegStackAdj(MI, 1, STI, O);
    return;
    break;
  case 4:
    // CV_LBU_ri_inc, CV_LBU_rr_inc, CV_LB_ri_inc, CV_LB_rr_inc, CV_LHU_ri_in...
    O << ", (";
    printOperand(MI, 2, STI, O);
    O << "), ";
    printOperand(MI, 3, STI, O);
    break;
  case 5:
    // PREFETCH_I, PREFETCH_R, PREFETCH_W
    O << '(';
    printOperand(MI, 0, STI, O);
    O << ')';
    return;
    break;
  case 6:
    // VID_V
    printVMaskReg(MI, 1, STI, O);
    return;
    break;
  }


  // Fragment 2 encoded into 4 bits for 12 unique commands.
  switch ((Bits >> 21) & 15) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoCALLReg, PseudoLA, PseudoLAImm, PseudoLA_TLSDESC...
    printOperand(MI, 1, STI, O);
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    printOperand(MI, 2, STI, O);
    break;
  case 2:
    // PseudoJump, InsnJ, InsnU, VC_V_FV, VC_V_IV, VC_V_VV, VC_V_XV
    printOperand(MI, 0, STI, O);
    break;
  case 3:
    // AMOCAS_B, AMOCAS_B_AQ, AMOCAS_B_AQ_RL, AMOCAS_B_RL, AMOCAS_D_RV32, AMO...
    printOperand(MI, 3, STI, O);
    O << ", ";
    printZeroOffsetMemOp(MI, 2, STI, O);
    return;
    break;
  case 4:
    // CSRRC, CSRRCI, CSRRS, CSRRSI, CSRRW, CSRRWI
    printCSRSystemRegister(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 5:
    // CV_LBU_ri_inc, CV_LBU_rr_inc, CV_LB_ri_inc, CV_LB_rr_inc, CV_LHU_ri_in...
    return;
    break;
  case 6:
    // CV_LBU_rr, CV_LB_rr, CV_LHU_rr, CV_LH_rr, CV_LW_rr, CV_SB_rr, CV_SH_rr...
    printRegReg(MI, 1, STI, O);
    return;
    break;
  case 7:
    // C_BEQZ, C_BNEZ, JAL
    printBranchOperand(MI, Address, 1, STI, O);
    return;
    break;
  case 8:
    // FLI_D, FLI_H, FLI_S
    printFPImmOperand(MI, 1, STI, O);
    return;
    break;
  case 9:
    // HLVX_HU, HLVX_WU, HLV_B, HLV_BU, HLV_D, HLV_H, HLV_HU, HLV_W, HLV_WU, ...
    printZeroOffsetMemOp(MI, 1, STI, O);
    break;
  case 10:
    // SB_AQ_RL, SB_RL, SD_AQ_RL, SD_RL, SH_AQ_RL, SH_RL, SW_AQ_RL, SW_RL
    printZeroOffsetMemOp(MI, 0, STI, O);
    return;
    break;
  case 11:
    // TH_LBIA, TH_LBIB, TH_LBUIA, TH_LBUIB, TH_LDIA, TH_LDIB, TH_LHIA, TH_LH...
    O << ", ";
    printOperand(MI, 4, STI, O);
    return;
    break;
  }


  // Fragment 3 encoded into 3 bits for 7 unique commands.
  switch ((Bits >> 25) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH,...
    O << ", ";
    break;
  case 1:
    // PseudoCALLReg, PseudoJump, PseudoLA, PseudoLAImm, PseudoLA_TLSDESC, Ps...
    return;
    break;
  case 2:
    // PseudoTLSDESCCall, CV_ELW, C_FLD, C_FLDSP, C_FLW, C_FLWSP, C_FSD, C_FS...
    O << '(';
    printOperand(MI, 1, STI, O);
    break;
  case 3:
    // FCVTMOD_W_D, FCVT_BF16_S, FCVT_D_L, FCVT_D_LU, FCVT_D_LU_INX, FCVT_D_L...
    printFRMArg(MI, 2, STI, O);
    return;
    break;
  case 4:
    // FCVT_D_H, FCVT_D_H_IN32X, FCVT_D_H_INX, FCVT_D_S, FCVT_D_S_IN32X, FCVT...
    printFRMArgLegacy(MI, 2, STI, O);
    return;
    break;
  case 5:
    // TH_LDD, TH_LWD, TH_LWUD, TH_SDD, TH_SWD
    O << ", (";
    printOperand(MI, 2, STI, O);
    O << "), ";
    printOperand(MI, 3, STI, O);
    O << ", ";
    printOperand(MI, 4, STI, O);
    return;
    break;
  case 6:
    // VBREV8_V, VBREV_V, VCLZ_V, VCPOP_M, VCPOP_V, VCTZ_V, VFCLASS_V, VFCVT_...
    printVMaskReg(MI, 2, STI, O);
    return;
    break;
  }


  // Fragment 4 encoded into 3 bits for 8 unique commands.
  switch ((Bits >> 28) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoVMSGEU_VI, PseudoVMSGEU_VX, PseudoVMSGEU_VX_M, P...
    printOperand(MI, 2, STI, O);
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    printOperand(MI, 0, STI, O);
    break;
  case 2:
    // PseudoTLSDESCCall
    O << "), ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 3:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, CV_ADDNR, CV_ADDRNR, CV_ADDUN...
    printOperand(MI, 3, STI, O);
    break;
  case 4:
    // AMOADD_B, AMOADD_B_AQ, AMOADD_B_AQ_RL, AMOADD_B_RL, AMOADD_D, AMOADD_D...
    printZeroOffsetMemOp(MI, 1, STI, O);
    return;
    break;
  case 5:
    // BEQ, BGE, BGEU, BLT, BLTU, BNE, CV_BEQIMM, CV_BNEIMM, InsnCJ, InsnJ
    printBranchOperand(MI, Address, 2, STI, O);
    return;
    break;
  case 6:
    // CV_ELW, C_FLD, C_FLDSP, C_FLW, C_FLWSP, C_FSD, C_FSDSP, C_FSW, C_FSWSP...
    O << ')';
    return;
    break;
  case 7:
    // VSETIVLI, VSETVLI
    printVTypeI(MI, 2, STI, O);
    return;
    break;
  }


  // Fragment 5 encoded into 3 bits for 6 unique commands.
  switch ((Bits >> 31) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, CV_ADDN, CV_...
    O << ", ";
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    return;
    break;
  case 2:
    // PseudoVMSGEU_VI, PseudoVMSGEU_VX_M, PseudoVMSGE_VI, PseudoVMSGE_VX_M, ...
    printVMaskReg(MI, 3, STI, O);
    return;
    break;
  case 3:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, THVdotVMAQASU_VV, THVdotVMAQA...
    printVMaskReg(MI, 4, STI, O);
    break;
  case 4:
    // FADD_D, FADD_D_IN32X, FADD_D_INX, FADD_H, FADD_H_INX, FADD_S, FADD_S_I...
    printFRMArg(MI, 3, STI, O);
    return;
    break;
  case 5:
    // VADC_VIM, VADC_VVM, VADC_VXM, VFMERGE_VFM, VMADC_VIM, VMADC_VVM, VMADC...
    O << ", v0";
    return;
    break;
  }


  // Fragment 6 encoded into 3 bits for 6 unique commands.
  switch ((Bits >> 34) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, CV_ADDN, CV_...
    printOperand(MI, 3, STI, O);
    break;
  case 1:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T
    O << ", ";
    printOperand(MI, 1, STI, O);
    return;
    break;
  case 2:
    // CV_INSERT, CV_MACHHSN, CV_MACHHSRN, CV_MACHHUN, CV_MACHHURN, CV_MACSN,...
    printOperand(MI, 4, STI, O);
    break;
  case 3:
    // InsnCA, InsnR, InsnR4
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 4, STI, O);
    break;
  case 4:
    // InsnCB
    printBranchOperand(MI, Address, 3, STI, O);
    return;
    break;
  case 5:
    // THVdotVMAQASU_VV, THVdotVMAQASU_VX, THVdotVMAQAUS_VX, THVdotVMAQAU_VV,...
    return;
    break;
  }


  // Fragment 7 encoded into 2 bits for 4 unique commands.
  switch ((Bits >> 37) & 3) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, CV_ADDN, CV_...
    return;
    break;
  case 1:
    // FMADD_D, FMADD_D_IN32X, FMADD_D_INX, FMADD_H, FMADD_H_INX, FMADD_S, FM...
    printFRMArg(MI, 4, STI, O);
    return;
    break;
  case 2:
    // InsnB, InsnI, InsnR, InsnR4
    O << ", ";
    break;
  case 3:
    // InsnCL, InsnCS, InsnI_Mem, InsnS
    O << '(';
    printOperand(MI, 3, STI, O);
    O << ')';
    return;
    break;
  }


  // Fragment 8 encoded into 2 bits for 3 unique commands.
  switch ((Bits >> 39) & 3) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // InsnB
    printBranchOperand(MI, Address, 4, STI, O);
    return;
    break;
  case 1:
    // InsnI
    printOperand(MI, 4, STI, O);
    return;
    break;
  case 2:
    // InsnR, InsnR4
    printOperand(MI, 5, STI, O);
    break;
  }


  // Fragment 9 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 41) & 1) {
    // InsnR4
    O << ", ";
    printOperand(MI, 6, STI, O);
    return;
  } else {
    // InsnR
    return;
  }

}


/// getRegisterName - This method is automatically generated by tblgen
/// from the register set description.  This returns the assembler name
/// for the specified register.
const char *RISCVInstPrinter::
getRegisterName(MCRegister Reg, unsigned AltIdx) {
  unsigned RegNo = Reg.id();
  assert(RegNo && RegNo < 460 && "Invalid register number!");


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsABIRegAltName[] = {
  /* 0 */ "fs10\0"
  /* 5 */ "ft10\0"
  /* 10 */ "fa0\0"
  /* 14 */ "fs0\0"
  /* 18 */ "ft0\0"
  /* 22 */ "fs11\0"
  /* 27 */ "ft11\0"
  /* 32 */ "fa1\0"
  /* 36 */ "fs1\0"
  /* 40 */ "ft1\0"
  /* 44 */ "fa2\0"
  /* 48 */ "fs2\0"
  /* 52 */ "ft2\0"
  /* 56 */ "fa3\0"
  /* 60 */ "fs3\0"
  /* 64 */ "ft3\0"
  /* 68 */ "fa4\0"
  /* 72 */ "fs4\0"
  /* 76 */ "ft4\0"
  /* 80 */ "fa5\0"
  /* 84 */ "fs5\0"
  /* 88 */ "ft5\0"
  /* 92 */ "fa6\0"
  /* 96 */ "fs6\0"
  /* 100 */ "ft6\0"
  /* 104 */ "fa7\0"
  /* 108 */ "fs7\0"
  /* 112 */ "ft7\0"
  /* 116 */ "fs8\0"
  /* 120 */ "ft8\0"
  /* 124 */ "fs9\0"
  /* 128 */ "ft9\0"
  /* 132 */ "ra\0"
  /* 135 */ "zero\0"
  /* 140 */ "gp\0"
  /* 143 */ "sp\0"
  /* 146 */ "tp\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint8_t RegAsmOffsetABIRegAltName[] = {
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    135, 132, 143, 140, 146, 19, 41, 53, 15, 37, 11, 33, 45, 57, 
    69, 81, 93, 105, 49, 61, 73, 85, 97, 109, 117, 125, 1, 23, 
    65, 77, 89, 101, 18, 40, 52, 64, 76, 88, 100, 112, 14, 36, 
    10, 32, 44, 56, 68, 80, 92, 104, 48, 60, 72, 84, 96, 108, 
    116, 124, 0, 22, 120, 128, 5, 27, 18, 40, 52, 64, 76, 88, 
    100, 112, 14, 36, 10, 32, 44, 56, 68, 80, 92, 104, 48, 60, 
    72, 84, 96, 108, 116, 124, 0, 22, 120, 128, 5, 27, 18, 40, 
    52, 64, 76, 88, 100, 112, 14, 36, 10, 32, 44, 56, 68, 80, 
    92, 104, 48, 60, 72, 84, 96, 108, 116, 124, 0, 22, 120, 128, 
    5, 27, 135, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 143, 146, 41, 15, 11, 45, 69, 93, 49, 73, 97, 
    117, 1, 65, 89, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
  };


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsNoRegAltName[] = {
  /* 0 */ "V3_V4_V5_V6_V7_V8_V9_V10\0"
  /* 25 */ "f10\0"
  /* 29 */ "v10\0"
  /* 33 */ "x10\0"
  /* 37 */ "V13_V14_V15_V16_V17_V18_V19_V20\0"
  /* 69 */ "f20\0"
  /* 73 */ "v20\0"
  /* 77 */ "x20\0"
  /* 81 */ "V23_V24_V25_V26_V27_V28_V29_V30\0"
  /* 113 */ "f30\0"
  /* 117 */ "v30\0"
  /* 121 */ "x30\0"
  /* 125 */ "f0\0"
  /* 128 */ "v0\0"
  /* 131 */ "x0\0"
  /* 134 */ "V4_V5_V6_V7_V8_V9_V10_V11\0"
  /* 160 */ "f11\0"
  /* 164 */ "v11\0"
  /* 168 */ "x11\0"
  /* 172 */ "V14_V15_V16_V17_V18_V19_V20_V21\0"
  /* 204 */ "f21\0"
  /* 208 */ "v21\0"
  /* 212 */ "x21\0"
  /* 216 */ "V24_V25_V26_V27_V28_V29_V30_V31\0"
  /* 248 */ "f31\0"
  /* 252 */ "v31\0"
  /* 256 */ "x31\0"
  /* 260 */ "V0_V1\0"
  /* 266 */ "f1\0"
  /* 269 */ "v1\0"
  /* 272 */ "x1\0"
  /* 275 */ "V5_V6_V7_V8_V9_V10_V11_V12\0"
  /* 302 */ "f12\0"
  /* 306 */ "v12\0"
  /* 310 */ "x12\0"
  /* 314 */ "V15_V16_V17_V18_V19_V20_V21_V22\0"
  /* 346 */ "f22\0"
  /* 350 */ "v22\0"
  /* 354 */ "x22\0"
  /* 358 */ "V4M2_V6M2_V8M2_V10M2\0"
  /* 379 */ "V14M2_V16M2_V18M2_V20M2\0"
  /* 403 */ "V24M2_V26M2_V28M2_V30M2\0"
  /* 427 */ "V6M2_V8M2_V10M2_V12M2\0"
  /* 449 */ "V16M2_V18M2_V20M2_V22M2\0"
  /* 473 */ "V0M2_V2M2\0"
  /* 483 */ "V8M2_V10M2_V12M2_V14M2\0"
  /* 506 */ "V18M2_V20M2_V22M2_V24M2\0"
  /* 530 */ "V0M2_V2M2_V4M2\0"
  /* 545 */ "V10M2_V12M2_V14M2_V16M2\0"
  /* 569 */ "V20M2_V22M2_V24M2_V26M2\0"
  /* 593 */ "V0M2_V2M2_V4M2_V6M2\0"
  /* 613 */ "V12M2_V14M2_V16M2_V18M2\0"
  /* 637 */ "V22M2_V24M2_V26M2_V28M2\0"
  /* 661 */ "V2M2_V4M2_V6M2_V8M2\0"
  /* 681 */ "V0_V1_V2\0"
  /* 690 */ "f2\0"
  /* 693 */ "v2\0"
  /* 696 */ "x2\0"
  /* 699 */ "V6_V7_V8_V9_V10_V11_V12_V13\0"
  /* 727 */ "f13\0"
  /* 731 */ "v13\0"
  /* 735 */ "x13\0"
  /* 739 */ "V16_V17_V18_V19_V20_V21_V22_V23\0"
  /* 771 */ "f23\0"
  /* 775 */ "v23\0"
  /* 779 */ "x23\0"
  /* 783 */ "V0_V1_V2_V3\0"
  /* 795 */ "f3\0"
  /* 798 */ "v3\0"
  /* 801 */ "x3\0"
  /* 804 */ "V7_V8_V9_V10_V11_V12_V13_V14\0"
  /* 833 */ "f14\0"
  /* 837 */ "v14\0"
  /* 841 */ "x14\0"
  /* 845 */ "V17_V18_V19_V20_V21_V22_V23_V24\0"
  /* 877 */ "f24\0"
  /* 881 */ "v24\0"
  /* 885 */ "x24\0"
  /* 889 */ "V16M4_V20M4\0"
  /* 901 */ "V8M4_V12M4\0"
  /* 912 */ "V20M4_V24M4\0"
  /* 924 */ "V0M4_V4M4\0"
  /* 934 */ "V12M4_V16M4\0"
  /* 946 */ "V24M4_V28M4\0"
  /* 958 */ "V4M4_V8M4\0"
  /* 968 */ "V0_V1_V2_V3_V4\0"
  /* 983 */ "f4\0"
  /* 986 */ "v4\0"
  /* 989 */ "x4\0"
  /* 992 */ "V8_V9_V10_V11_V12_V13_V14_V15\0"
  /* 1022 */ "f15\0"
  /* 1026 */ "v15\0"
  /* 1030 */ "x15\0"
  /* 1034 */ "V18_V19_V20_V21_V22_V23_V24_V25\0"
  /* 1066 */ "f25\0"
  /* 1070 */ "v25\0"
  /* 1074 */ "x25\0"
  /* 1078 */ "V0_V1_V2_V3_V4_V5\0"
  /* 1096 */ "f5\0"
  /* 1099 */ "v5\0"
  /* 1102 */ "x5\0"
  /* 1105 */ "V9_V10_V11_V12_V13_V14_V15_V16\0"
  /* 1136 */ "f16\0"
  /* 1140 */ "v16\0"
  /* 1144 */ "x16\0"
  /* 1148 */ "V19_V20_V21_V22_V23_V24_V25_V26\0"
  /* 1180 */ "f26\0"
  /* 1184 */ "v26\0"
  /* 1188 */ "x26\0"
  /* 1192 */ "V0_V1_V2_V3_V4_V5_V6\0"
  /* 1213 */ "f6\0"
  /* 1216 */ "v6\0"
  /* 1219 */ "x6\0"
  /* 1222 */ "V10_V11_V12_V13_V14_V15_V16_V17\0"
  /* 1254 */ "f17\0"
  /* 1258 */ "v17\0"
  /* 1262 */ "x17\0"
  /* 1266 */ "V20_V21_V22_V23_V24_V25_V26_V27\0"
  /* 1298 */ "f27\0"
  /* 1302 */ "v27\0"
  /* 1306 */ "x27\0"
  /* 1310 */ "V0_V1_V2_V3_V4_V5_V6_V7\0"
  /* 1334 */ "f7\0"
  /* 1337 */ "v7\0"
  /* 1340 */ "x7\0"
  /* 1343 */ "V11_V12_V13_V14_V15_V16_V17_V18\0"
  /* 1375 */ "f18\0"
  /* 1379 */ "v18\0"
  /* 1383 */ "x18\0"
  /* 1387 */ "V21_V22_V23_V24_V25_V26_V27_V28\0"
  /* 1419 */ "f28\0"
  /* 1423 */ "v28\0"
  /* 1427 */ "x28\0"
  /* 1431 */ "V1_V2_V3_V4_V5_V6_V7_V8\0"
  /* 1455 */ "f8\0"
  /* 1458 */ "v8\0"
  /* 1461 */ "x8\0"
  /* 1464 */ "V12_V13_V14_V15_V16_V17_V18_V19\0"
  /* 1496 */ "f19\0"
  /* 1500 */ "v19\0"
  /* 1504 */ "x19\0"
  /* 1508 */ "V22_V23_V24_V25_V26_V27_V28_V29\0"
  /* 1540 */ "f29\0"
  /* 1544 */ "v29\0"
  /* 1548 */ "x29\0"
  /* 1552 */ "V2_V3_V4_V5_V6_V7_V8_V9\0"
  /* 1576 */ "f9\0"
  /* 1579 */ "v9\0"
  /* 1582 */ "x9\0"
  /* 1585 */ "vlenb\0"
  /* 1591 */ "vtype\0"
  /* 1597 */ "vcix_state\0"
  /* 1608 */ "vl\0"
  /* 1611 */ "frm\0"
  /* 1615 */ "vxrm\0"
  /* 1620 */ "ssp\0"
  /* 1624 */ "fflags\0"
  /* 1631 */ "vxsat\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint16_t RegAsmOffsetNoRegAltName[] = {
    1624, 1611, 1620, 1597, 1608, 1585, 1591, 1615, 1631, 23, 128, 269, 693, 798, 
    986, 1099, 1216, 1337, 1458, 1579, 29, 164, 306, 731, 837, 1026, 1140, 1258, 
    1379, 1500, 73, 208, 350, 775, 881, 1070, 1184, 1302, 1423, 1544, 117, 252, 
    131, 272, 696, 801, 989, 1102, 1219, 1340, 1461, 1582, 33, 168, 310, 735, 
    841, 1030, 1144, 1262, 1383, 1504, 77, 212, 354, 779, 885, 1074, 1188, 1306, 
    1427, 1548, 121, 256, 125, 266, 690, 795, 983, 1096, 1213, 1334, 1455, 1576, 
    25, 160, 302, 727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 346, 771, 
    877, 1066, 1180, 1298, 1419, 1540, 113, 248, 125, 266, 690, 795, 983, 1096, 
    1213, 1334, 1455, 1576, 25, 160, 302, 727, 833, 1022, 1136, 1254, 1375, 1496, 
    69, 204, 346, 771, 877, 1066, 1180, 1298, 1419, 1540, 113, 248, 125, 266, 
    690, 795, 983, 1096, 1213, 1334, 1455, 1576, 25, 160, 302, 727, 833, 1022, 
    1136, 1254, 1375, 1496, 69, 204, 346, 771, 877, 1066, 1180, 1298, 1419, 1540, 
    113, 248, 131, 128, 128, 128, 693, 986, 986, 1216, 1458, 1458, 1458, 29, 
    306, 306, 837, 1140, 1140, 1140, 1379, 73, 73, 350, 881, 881, 881, 1184, 
    1423, 1423, 117, 696, 989, 1219, 1461, 33, 310, 841, 1144, 1383, 77, 354, 
    885, 1188, 1427, 121, 684, 789, 977, 1090, 1207, 1328, 1449, 1570, 18, 152, 
    294, 719, 825, 1014, 1128, 1246, 1367, 1488, 61, 196, 338, 763, 869, 1058, 
    1172, 1290, 1411, 1532, 105, 240, 260, 535, 603, 671, 368, 437, 494, 557, 
    625, 391, 461, 518, 581, 649, 415, 473, 958, 901, 934, 889, 912, 946, 
    924, 786, 974, 1087, 1204, 1325, 1446, 1567, 15, 149, 290, 715, 821, 1010, 
    1124, 1242, 1363, 1484, 57, 192, 334, 759, 865, 1054, 1168, 1286, 1407, 1528, 
    101, 236, 681, 598, 666, 363, 432, 488, 551, 619, 385, 455, 512, 575, 
    643, 409, 530, 971, 1084, 1201, 1322, 1443, 1564, 12, 146, 287, 711, 817, 
    1006, 1120, 1238, 1359, 1480, 53, 188, 330, 755, 861, 1050, 1164, 1282, 1403, 
    1524, 97, 232, 783, 661, 358, 427, 483, 545, 613, 379, 449, 506, 569, 
    637, 403, 593, 1081, 1198, 1319, 1440, 1561, 9, 143, 284, 708, 813, 1002, 
    1116, 1234, 1355, 1476, 49, 184, 326, 751, 857, 1046, 1160, 1278, 1399, 1520, 
    93, 228, 968, 1195, 1316, 1437, 1558, 6, 140, 281, 705, 810, 998, 1112, 
    1230, 1351, 1472, 45, 180, 322, 747, 853, 1042, 1156, 1274, 1395, 1516, 89, 
    224, 1078, 1313, 1434, 1555, 3, 137, 278, 702, 807, 995, 1108, 1226, 1347, 
    1468, 41, 176, 318, 743, 849, 1038, 1152, 1270, 1391, 1512, 85, 220, 1192, 
    1431, 1552, 0, 134, 275, 699, 804, 992, 1105, 1222, 1343, 1464, 37, 172, 
    314, 739, 845, 1034, 1148, 1266, 1387, 1508, 81, 216, 1310, 
  };

  switch(AltIdx) {
  default: llvm_unreachable("Invalid register alt name index!");
  case RISCV::ABIRegAltName:
    if (!*(AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1]))
      return getRegisterName(RegNo, RISCV::NoRegAltName);
    return AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1];
  case RISCV::NoRegAltName:
    assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
           "Invalid alt name index for register!");
    return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
  }
}

#ifdef PRINT_ALIAS_INSTR
#undef PRINT_ALIAS_INSTR

static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp,
                  const MCSubtargetInfo &STI,
                  unsigned PredicateIndex);
bool RISCVInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
  static const PatternsForOpcode OpToPatterns[] = {
    {RISCV::ADD, 0, 4 },
    {RISCV::ADDI, 4, 3 },
    {RISCV::ADDIW, 7, 1 },
    {RISCV::ADD_UW, 8, 1 },
    {RISCV::AUIPC, 9, 1 },
    {RISCV::BEQ, 10, 1 },
    {RISCV::BGE, 11, 2 },
    {RISCV::BLT, 13, 2 },
    {RISCV::BNE, 15, 1 },
    {RISCV::CSRRC, 16, 1 },
    {RISCV::CSRRCI, 17, 1 },
    {RISCV::CSRRS, 18, 11 },
    {RISCV::CSRRSI, 29, 1 },
    {RISCV::CSRRW, 30, 7 },
    {RISCV::CSRRWI, 37, 5 },
    {RISCV::CV_MULHHSN, 42, 1 },
    {RISCV::CV_MULHHUN, 43, 1 },
    {RISCV::CV_MULSN, 44, 1 },
    {RISCV::CV_MULUN, 45, 1 },
    {RISCV::C_ADD_HINT, 46, 4 },
    {RISCV::FENCE, 50, 2 },
    {RISCV::FSGNJN_D, 52, 1 },
    {RISCV::FSGNJN_D_IN32X, 53, 1 },
    {RISCV::FSGNJN_D_INX, 54, 1 },
    {RISCV::FSGNJN_H, 55, 1 },
    {RISCV::FSGNJN_H_INX, 56, 1 },
    {RISCV::FSGNJN_S, 57, 1 },
    {RISCV::FSGNJN_S_INX, 58, 1 },
    {RISCV::FSGNJX_D, 59, 1 },
    {RISCV::FSGNJX_D_IN32X, 60, 1 },
    {RISCV::FSGNJX_D_INX, 61, 1 },
    {RISCV::FSGNJX_H, 62, 1 },
    {RISCV::FSGNJX_H_INX, 63, 1 },
    {RISCV::FSGNJX_S, 64, 1 },
    {RISCV::FSGNJX_S_INX, 65, 1 },
    {RISCV::FSGNJ_D, 66, 1 },
    {RISCV::FSGNJ_H, 67, 1 },
    {RISCV::FSGNJ_H_INX, 68, 1 },
    {RISCV::FSGNJ_S, 69, 1 },
    {RISCV::HFENCE_GVMA, 70, 2 },
    {RISCV::HFENCE_VVMA, 72, 2 },
    {RISCV::JAL, 74, 2 },
    {RISCV::JALR, 76, 6 },
    {RISCV::PACK, 82, 1 },
    {RISCV::PACKW, 83, 1 },
    {RISCV::SFENCE_VMA, 84, 2 },
    {RISCV::SF_CDISCARD_D_L1, 86, 1 },
    {RISCV::SF_CFLUSH_D_L1, 87, 1 },
    {RISCV::SLT, 88, 2 },
    {RISCV::SLTIU, 90, 1 },
    {RISCV::SLTU, 91, 1 },
    {RISCV::SUB, 92, 1 },
    {RISCV::SUBW, 93, 1 },
    {RISCV::VFSGNJN_VV, 94, 2 },
    {RISCV::VFSGNJX_VV, 96, 2 },
    {RISCV::VL1RE8_V, 98, 1 },
    {RISCV::VL2RE8_V, 99, 1 },
    {RISCV::VL4RE8_V, 100, 1 },
    {RISCV::VL8RE8_V, 101, 1 },
    {RISCV::VMAND_MM, 102, 1 },
    {RISCV::VMNAND_MM, 103, 1 },
    {RISCV::VMXNOR_MM, 104, 1 },
    {RISCV::VMXOR_MM, 105, 1 },
    {RISCV::VNSRL_WX, 106, 2 },
    {RISCV::VRSUB_VX, 108, 2 },
    {RISCV::VWADDU_VX, 110, 2 },
    {RISCV::VWADD_VX, 112, 2 },
    {RISCV::VXOR_VI, 114, 2 },
    {RISCV::XORI, 116, 1 },
  };

  static const AliasPattern Patterns[] = {
    // RISCV::ADD - 0
    {0, 0, 3, 4 },
    {7, 4, 3, 4 },
    {16, 8, 3, 4 },
    {23, 12, 3, 4 },
    // RISCV::ADDI - 4
    {31, 16, 3, 3 },
    {35, 19, 3, 3 },
    {45, 22, 3, 3 },
    // RISCV::ADDIW - 7
    {55, 25, 3, 4 },
    // RISCV::ADD_UW - 8
    {69, 29, 3, 5 },
    // RISCV::AUIPC - 9
    {83, 34, 2, 3 },
    // RISCV::BEQ - 10
    {91, 37, 3, 3 },
    // RISCV::BGE - 11
    {105, 40, 3, 3 },
    {119, 43, 3, 3 },
    // RISCV::BLT - 13
    {133, 46, 3, 3 },
    {147, 49, 3, 3 },
    // RISCV::BNE - 15
    {161, 52, 3, 3 },
    // RISCV::CSRRC - 16
    {175, 55, 3, 3 },
    // RISCV::CSRRCI - 17
    {189, 58, 3, 2 },
    // RISCV::CSRRS - 18
    {204, 60, 3, 4 },
    {213, 64, 3, 4 },
    {221, 68, 3, 4 },
    {232, 72, 3, 3 },
    {245, 75, 3, 3 },
    {256, 78, 3, 3 },
    {266, 81, 3, 4 },
    {280, 85, 3, 4 },
    {292, 89, 3, 4 },
    {303, 93, 3, 3 },
    {317, 96, 3, 3 },
    // RISCV::CSRRSI - 29
    {331, 99, 3, 2 },
    // RISCV::CSRRW - 30
    {346, 101, 3, 4 },
    {355, 105, 3, 4 },
    {363, 109, 3, 4 },
    {374, 113, 3, 3 },
    {388, 116, 3, 4 },
    {401, 120, 3, 4 },
    {413, 124, 3, 4 },
    // RISCV::CSRRWI - 37
    {428, 128, 3, 3 },
    {437, 131, 3, 3 },
    {449, 134, 3, 2 },
    {464, 136, 3, 3 },
    {477, 139, 3, 3 },
    // RISCV::CV_MULHHSN - 42
    {493, 142, 4, 6 },
    // RISCV::CV_MULHHUN - 43
    {514, 148, 4, 6 },
    // RISCV::CV_MULSN - 44
    {535, 154, 4, 6 },
    // RISCV::CV_MULUN - 45
    {554, 160, 4, 6 },
    // RISCV::C_ADD_HINT - 46
    {573, 166, 3, 6 },
    {582, 172, 3, 6 },
    {593, 178, 3, 6 },
    {602, 184, 3, 6 },
    // RISCV::FENCE - 50
    {612, 190, 2, 2 },
    {618, 192, 2, 3 },
    // RISCV::FSGNJN_D - 52
    {624, 195, 3, 4 },
    // RISCV::FSGNJN_D_IN32X - 53
    {624, 199, 3, 5 },
    // RISCV::FSGNJN_D_INX - 54
    {624, 204, 3, 5 },
    // RISCV::FSGNJN_H - 55
    {638, 209, 3, 4 },
    // RISCV::FSGNJN_H_INX - 56
    {638, 213, 3, 4 },
    // RISCV::FSGNJN_S - 57
    {652, 217, 3, 4 },
    // RISCV::FSGNJN_S_INX - 58
    {652, 221, 3, 4 },
    // RISCV::FSGNJX_D - 59
    {666, 225, 3, 4 },
    // RISCV::FSGNJX_D_IN32X - 60
    {666, 229, 3, 5 },
    // RISCV::FSGNJX_D_INX - 61
    {666, 234, 3, 5 },
    // RISCV::FSGNJX_H - 62
    {680, 239, 3, 4 },
    // RISCV::FSGNJX_H_INX - 63
    {680, 243, 3, 4 },
    // RISCV::FSGNJX_S - 64
    {694, 247, 3, 4 },
    // RISCV::FSGNJX_S_INX - 65
    {694, 251, 3, 4 },
    // RISCV::FSGNJ_D - 66
    {708, 255, 3, 4 },
    // RISCV::FSGNJ_H - 67
    {721, 259, 3, 4 },
    // RISCV::FSGNJ_H_INX - 68
    {721, 263, 3, 4 },
    // RISCV::FSGNJ_S - 69
    {734, 267, 3, 4 },
    // RISCV::HFENCE_GVMA - 70
    {747, 271, 2, 2 },
    {759, 273, 2, 2 },
    // RISCV::HFENCE_VVMA - 72
    {774, 275, 2, 2 },
    {786, 277, 2, 2 },
    // RISCV::JAL - 74
    {801, 279, 2, 2 },
    {808, 281, 2, 2 },
    // RISCV::JALR - 76
    {817, 283, 3, 3 },
    {821, 286, 3, 3 },
    {827, 289, 3, 3 },
    {835, 292, 3, 3 },
    {847, 295, 3, 3 },
    {857, 298, 3, 3 },
    // RISCV::PACK - 82
    {869, 301, 3, 6 },
    // RISCV::PACKW - 83
    {869, 307, 3, 6 },
    // RISCV::SFENCE_VMA - 84
    {883, 313, 2, 2 },
    {894, 315, 2, 2 },
    // RISCV::SF_CDISCARD_D_L1 - 86
    {908, 317, 1, 2 },
    // RISCV::SF_CFLUSH_D_L1 - 87
    {925, 319, 1, 2 },
    // RISCV::SLT - 88
    {940, 321, 3, 3 },
    {952, 324, 3, 3 },
    // RISCV::SLTIU - 90
    {964, 327, 3, 3 },
    // RISCV::SLTU - 91
    {976, 330, 3, 3 },
    // RISCV::SUB - 92
    {988, 333, 3, 3 },
    // RISCV::SUBW - 93
    {999, 336, 3, 4 },
    // RISCV::VFSGNJN_VV - 94
    {1011, 340, 4, 6 },
    {1030, 346, 4, 6 },
    // RISCV::VFSGNJX_VV - 96
    {1045, 352, 4, 6 },
    {1064, 358, 4, 6 },
    // RISCV::VL1RE8_V - 98
    {1079, 364, 2, 4 },
    // RISCV::VL2RE8_V - 99
    {1095, 368, 2, 4 },
    // RISCV::VL4RE8_V - 100
    {1111, 372, 2, 4 },
    // RISCV::VL8RE8_V - 101
    {1127, 376, 2, 4 },
    // RISCV::VMAND_MM - 102
    {1143, 380, 3, 5 },
    // RISCV::VMNAND_MM - 103
    {1157, 385, 3, 5 },
    // RISCV::VMXNOR_MM - 104
    {1172, 390, 3, 5 },
    // RISCV::VMXOR_MM - 105
    {1183, 395, 3, 5 },
    // RISCV::VNSRL_WX - 106
    {1194, 400, 4, 6 },
    {1217, 406, 4, 6 },
    // RISCV::VRSUB_VX - 108
    {1236, 412, 4, 6 },
    {1254, 418, 4, 6 },
    // RISCV::VWADDU_VX - 110
    {1268, 424, 4, 6 },
    {1292, 430, 4, 6 },
    // RISCV::VWADD_VX - 112
    {1312, 436, 4, 6 },
    {1335, 442, 4, 6 },
    // RISCV::VXOR_VI - 114
    {1354, 448, 4, 6 },
    {1372, 454, 4, 6 },
    // RISCV::XORI - 116
    {1386, 460, 3, 3 },
  };

  static const AliasPatternCond Conds[] = {
    // (ADD X0, X0, X2) - 0
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X2},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (ADD X0, X0, X3) - 4
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X3},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (ADD X0, X0, X4) - 8
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X4},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (ADD X0, X0, X5) - 12
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X5},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (ADDI X0, X0, 0) - 16
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (ADDI GPR:$rd, X0, simm12:$imm) - 19
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 1},
    // (ADDI GPR:$rd, GPR:$rs, 0) - 22
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (ADDIW GPR:$rd, GPR:$rs, 0) - 25
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (ADD_UW GPR:$rd, GPR:$rs, X0) - 29
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZba},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (AUIPC X0, uimm20:$imm20) - 34
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 2},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZicfilp},
    // (BEQ GPR:$rs, X0, simm13_lsb0:$offset) - 37
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 3},
    // (BGE X0, GPR:$rs, simm13_lsb0:$offset) - 40
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 3},
    // (BGE GPR:$rs, X0, simm13_lsb0:$offset) - 43
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 3},
    // (BLT GPR:$rs, X0, simm13_lsb0:$offset) - 46
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 3},
    // (BLT X0, GPR:$rs, simm13_lsb0:$offset) - 49
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 3},
    // (BNE GPR:$rs, X0, simm13_lsb0:$offset) - 52
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 3},
    // (CSRRC X0, csr_sysreg:$csr, GPR:$rs) - 55
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRCI X0, csr_sysreg:$csr, uimm5:$imm) - 58
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, X0) - 60
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 64
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 68
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 72
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3074)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 }, X0) - 75
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3072)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 78
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3073)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0 }, X0) - 81
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3202)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0 }, X0) - 85
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3200)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 1 }, X0) - 89
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3201)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, csr_sysreg:$csr, X0) - 93
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS X0, csr_sysreg:$csr, GPR:$rs) - 96
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRSI X0, csr_sysreg:$csr, uimm5:$imm) - 99
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 101
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 105
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 109
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, csr_sysreg:$csr, GPR:$rs) - 113
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 116
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 120
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 124
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 128
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 131
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, csr_sysreg:$csr, uimm5:$imm) - 134
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 136
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 139
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CV_MULHHSN GPR:$rd1, GPR:$rs1, GPR:$rs2, 0) - 142
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXCVmac},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CV_MULHHUN GPR:$rd1, GPR:$rs1, GPR:$rs2, 0) - 148
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXCVmac},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CV_MULSN GPR:$rd1, GPR:$rs1, GPR:$rs2, 0) - 154
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXCVmac},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CV_MULUN GPR:$rd1, GPR:$rs1, GPR:$rs2, 0) - 160
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXCVmac},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (C_ADD_HINT X0, X2) - 166
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X2},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC},
    {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (C_ADD_HINT X0, X3) - 172
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X3},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC},
    {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (C_ADD_HINT X0, X4) - 178
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X4},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC},
    {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (C_ADD_HINT X0, X5) - 184
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X5},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC},
    {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (FENCE 15, 15) - 190
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    // (FENCE 1, 0) - 192
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintpause},
    // (FSGNJN_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 195
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJN_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 199
    {AliasPatternCond::K_RegClass, RISCV::GPRPairRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPairRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FSGNJN_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 204
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FSGNJN_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 209
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSGNJN_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 213
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSGNJN_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 217
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJN_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 221
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FSGNJX_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 225
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJX_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 229
    {AliasPatternCond::K_RegClass, RISCV::GPRPairRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPairRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FSGNJX_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 234
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FSGNJX_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 239
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSGNJX_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 243
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSGNJX_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 247
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJX_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 251
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FSGNJ_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 255
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJ_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 259
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSGNJ_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 263
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSGNJ_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 267
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (HFENCE_GVMA X0, X0) - 271
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (HFENCE_GVMA GPR:$rs, X0) - 273
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (HFENCE_VVMA X0, X0) - 275
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (HFENCE_VVMA GPR:$rs, X0) - 277
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (JAL X0, simm21_lsb0_jal:$offset) - 279
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 4},
    // (JAL X1, simm21_lsb0_jal:$offset) - 281
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_Custom, 4},
    // (JALR X0, X1, 0) - 283
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X0, GPR:$rs, 0) - 286
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X1, GPR:$rs, 0) - 289
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR GPR:$rd, GPR:$rs, 0) - 292
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X0, GPR:$rs, simm12:$offset) - 295
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 1},
    // (JALR X1, GPR:$rs, simm12:$offset) - 298
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 1},
    // (PACK GPR:$rd, GPR:$rs, X0) - 301
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbkb},
    {AliasPatternCond::K_NegFeature, RISCV::FeatureStdExtZbb},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (PACKW GPR:$rd, GPR:$rs, X0) - 307
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbkb},
    {AliasPatternCond::K_NegFeature, RISCV::FeatureStdExtZbb},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SFENCE_VMA X0, X0) - 313
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SFENCE_VMA GPR:$rs, X0) - 315
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SF_CDISCARD_D_L1 X0) - 317
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXSiFivecdiscarddlone},
    // (SF_CFLUSH_D_L1 X0) - 319
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXSiFivecflushdlone},
    // (SLT GPR:$rd, GPR:$rs, X0) - 321
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SLT GPR:$rd, X0, GPR:$rs) - 324
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SLTIU GPR:$rd, GPR:$rs, 1) - 327
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    // (SLTU GPR:$rd, X0, GPR:$rs) - 330
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SUB GPR:$rd, X0, GPR:$rs) - 333
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SUBW GPR:$rd, X0, GPR:$rs) - 336
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 340
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, zero_reg) - 346
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VFSGNJX_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 352
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VFSGNJX_VV VR:$vd, VR:$vs, VR:$vs, zero_reg) - 358
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL1RE8_V VR:$vd, GPR:$rs1) - 364
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL2RE8_V VRM2:$vd, GPR:$rs1) - 368
    {AliasPatternCond::K_RegClass, RISCV::VRM2RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL4RE8_V VRM4:$vd, GPR:$rs1) - 372
    {AliasPatternCond::K_RegClass, RISCV::VRM4RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL8RE8_V VRM8:$vd, GPR:$rs1) - 376
    {AliasPatternCond::K_RegClass, RISCV::VRM8RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMAND_MM VR:$vd, VR:$vs, VR:$vs) - 380
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMNAND_MM VR:$vd, VR:$vs, VR:$vs) - 385
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMXNOR_MM VR:$vd, VR:$vd, VR:$vd) - 390
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMXOR_MM VR:$vd, VR:$vd, VR:$vd) - 395
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VNSRL_WX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 400
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VNSRL_WX VR:$vd, VR:$vs, X0, zero_reg) - 406
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VRSUB_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 412
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VRSUB_VX VR:$vd, VR:$vs, X0, zero_reg) - 418
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VWADDU_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 424
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VWADDU_VX VR:$vd, VR:$vs, X0, zero_reg) - 430
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VWADD_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 436
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VWADD_VX VR:$vd, VR:$vs, X0, zero_reg) - 442
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VXOR_VI VR:$vd, VR:$vs, -1, VMaskOp:$vm) - 448
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VXOR_VI VR:$vd, VR:$vs, -1, zero_reg) - 454
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (XORI GPR:$rd, GPR:$rs, -1) - 460
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
  };

  static const char AsmStrings[] =
    /* 0 */ "ntl.p1\0"
    /* 7 */ "ntl.pall\0"
    /* 16 */ "ntl.s1\0"
    /* 23 */ "ntl.all\0"
    /* 31 */ "nop\0"
    /* 35 */ "li $\x01, $\x03\0"
    /* 45 */ "mv $\x01, $\x02\0"
    /* 55 */ "sext.w $\x01, $\x02\0"
    /* 69 */ "zext.w $\x01, $\x02\0"
    /* 83 */ "lpad $\x02\0"
    /* 91 */ "beqz $\x01, $\xFF\x03\x01\0"
    /* 105 */ "blez $\x02, $\xFF\x03\x01\0"
    /* 119 */ "bgez $\x01, $\xFF\x03\x01\0"
    /* 133 */ "bltz $\x01, $\xFF\x03\x01\0"
    /* 147 */ "bgtz $\x02, $\xFF\x03\x01\0"
    /* 161 */ "bnez $\x01, $\xFF\x03\x01\0"
    /* 175 */ "csrc $\xFF\x02\x02, $\x03\0"
    /* 189 */ "csrci $\xFF\x02\x02, $\x03\0"
    /* 204 */ "frcsr $\x01\0"
    /* 213 */ "frrm $\x01\0"
    /* 221 */ "frflags $\x01\0"
    /* 232 */ "rdinstret $\x01\0"
    /* 245 */ "rdcycle $\x01\0"
    /* 256 */ "rdtime $\x01\0"
    /* 266 */ "rdinstreth $\x01\0"
    /* 280 */ "rdcycleh $\x01\0"
    /* 292 */ "rdtimeh $\x01\0"
    /* 303 */ "csrr $\x01, $\xFF\x02\x02\0"
    /* 317 */ "csrs $\xFF\x02\x02, $\x03\0"
    /* 331 */ "csrsi $\xFF\x02\x02, $\x03\0"
    /* 346 */ "fscsr $\x03\0"
    /* 355 */ "fsrm $\x03\0"
    /* 363 */ "fsflags $\x03\0"
    /* 374 */ "csrw $\xFF\x02\x02, $\x03\0"
    /* 388 */ "fscsr $\x01, $\x03\0"
    /* 401 */ "fsrm $\x01, $\x03\0"
    /* 413 */ "fsflags $\x01, $\x03\0"
    /* 428 */ "fsrmi $\x03\0"
    /* 437 */ "fsflagsi $\x03\0"
    /* 449 */ "csrwi $\xFF\x02\x02, $\x03\0"
    /* 464 */ "fsrmi $\x01, $\x03\0"
    /* 477 */ "fsflagsi $\x01, $\x03\0"
    /* 493 */ "cv.mulhhs $\x01, $\x02, $\x03\0"
    /* 514 */ "cv.mulhhu $\x01, $\x02, $\x03\0"
    /* 535 */ "cv.muls $\x01, $\x02, $\x03\0"
    /* 554 */ "cv.mulu $\x01, $\x02, $\x03\0"
    /* 573 */ "c.ntl.p1\0"
    /* 582 */ "c.ntl.pall\0"
    /* 593 */ "c.ntl.s1\0"
    /* 602 */ "c.ntl.all\0"
    /* 612 */ "fence\0"
    /* 618 */ "pause\0"
    /* 624 */ "fneg.d $\x01, $\x02\0"
    /* 638 */ "fneg.h $\x01, $\x02\0"
    /* 652 */ "fneg.s $\x01, $\x02\0"
    /* 666 */ "fabs.d $\x01, $\x02\0"
    /* 680 */ "fabs.h $\x01, $\x02\0"
    /* 694 */ "fabs.s $\x01, $\x02\0"
    /* 708 */ "fmv.d $\x01, $\x02\0"
    /* 721 */ "fmv.h $\x01, $\x02\0"
    /* 734 */ "fmv.s $\x01, $\x02\0"
    /* 747 */ "hfence.gvma\0"
    /* 759 */ "hfence.gvma $\x01\0"
    /* 774 */ "hfence.vvma\0"
    /* 786 */ "hfence.vvma $\x01\0"
    /* 801 */ "j $\xFF\x02\x01\0"
    /* 808 */ "jal $\xFF\x02\x01\0"
    /* 817 */ "ret\0"
    /* 821 */ "jr $\x02\0"
    /* 827 */ "jalr $\x02\0"
    /* 835 */ "jalr $\x01, $\x02\0"
    /* 847 */ "jr $\x03($\x02)\0"
    /* 857 */ "jalr $\x03($\x02)\0"
    /* 869 */ "zext.h $\x01, $\x02\0"
    /* 883 */ "sfence.vma\0"
    /* 894 */ "sfence.vma $\x01\0"
    /* 908 */ "sf.cdiscard.d.l1\0"
    /* 925 */ "sf.cflush.d.l1\0"
    /* 940 */ "sltz $\x01, $\x02\0"
    /* 952 */ "sgtz $\x01, $\x03\0"
    /* 964 */ "seqz $\x01, $\x02\0"
    /* 976 */ "snez $\x01, $\x03\0"
    /* 988 */ "neg $\x01, $\x03\0"
    /* 999 */ "negw $\x01, $\x03\0"
    /* 1011 */ "vfneg.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1030 */ "vfneg.v $\x01, $\x02\0"
    /* 1045 */ "vfabs.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1064 */ "vfabs.v $\x01, $\x02\0"
    /* 1079 */ "vl1r.v $\x01, ($\x02)\0"
    /* 1095 */ "vl2r.v $\x01, ($\x02)\0"
    /* 1111 */ "vl4r.v $\x01, ($\x02)\0"
    /* 1127 */ "vl8r.v $\x01, ($\x02)\0"
    /* 1143 */ "vmmv.m $\x01, $\x02\0"
    /* 1157 */ "vmnot.m $\x01, $\x02\0"
    /* 1172 */ "vmset.m $\x01\0"
    /* 1183 */ "vmclr.m $\x01\0"
    /* 1194 */ "vncvt.x.x.w $\x01, $\x02$\xFF\x04\x03\0"
    /* 1217 */ "vncvt.x.x.w $\x01, $\x02\0"
    /* 1236 */ "vneg.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1254 */ "vneg.v $\x01, $\x02\0"
    /* 1268 */ "vwcvtu.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1292 */ "vwcvtu.x.x.v $\x01, $\x02\0"
    /* 1312 */ "vwcvt.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1335 */ "vwcvt.x.x.v $\x01, $\x02\0"
    /* 1354 */ "vnot.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1372 */ "vnot.v $\x01, $\x02\0"
    /* 1386 */ "not $\x01, $\x02\0"
  ;

#ifndef NDEBUG
  static struct SortCheck {
    SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
      assert(std::is_sorted(
                 OpToPatterns.begin(), OpToPatterns.end(),
                 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
                   return L.Opcode < R.Opcode;
                 }) &&
             "tablegen failed to sort opcode patterns");
    }
  } sortCheckVar(OpToPatterns);
#endif

  AliasMatchingData M {
    ArrayRef(OpToPatterns),
    ArrayRef(Patterns),
    ArrayRef(Conds),
    StringRef(AsmStrings, std::size(AsmStrings)),
    &RISCVInstPrinterValidateMCOperand,
  };
  const char *AsmString = matchAliasPatterns(MI, &STI, M);
  if (!AsmString) return false;

  unsigned I = 0;
  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
         AsmString[I] != '$' && AsmString[I] != '\0')
    ++I;
  OS << '\t' << StringRef(AsmString, I);
  if (AsmString[I] != '\0') {
    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
      OS << '\t';
      ++I;
    }
    do {
      if (AsmString[I] == '$') {
        ++I;
        if (AsmString[I] == (char)0xff) {
          ++I;
          int OpIdx = AsmString[I++] - 1;
          int PrintMethodIdx = AsmString[I++] - 1;
          printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, OS);
        } else
          printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS);
      } else {
        OS << AsmString[I++];
      }
    } while (AsmString[I] != '\0');
  }

  return true;
}

void RISCVInstPrinter::printCustomAliasOperand(
         const MCInst *MI, uint64_t Address, unsigned OpIdx,
         unsigned PrintMethodIdx,
         const MCSubtargetInfo &STI,
         raw_ostream &OS) {
  switch (PrintMethodIdx) {
  default:
    llvm_unreachable("Unknown PrintMethod kind");
    break;
  case 0:
    printBranchOperand(MI, Address, OpIdx, STI, OS);
    break;
  case 1:
    printCSRSystemRegister(MI, OpIdx, STI, OS);
    break;
  case 2:
    printVMaskReg(MI, OpIdx, STI, OS);
    break;
  }
}

static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp,
                  const MCSubtargetInfo &STI,
                  unsigned PredicateIndex) {
  switch (PredicateIndex) {
  default:
    llvm_unreachable("Unknown MCOperandPredicate kind");
    break;
  case 1: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isInt<12>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  case 2: {

    int64_t Imm;
    if (!MCOp.evaluateAsConstantImm(Imm))
      return false;
    return isUInt<20>(Imm);
  
    }
  case 3: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isShiftedInt<12, 1>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  case 4: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isShiftedInt<20, 1>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  }
}

#endif // PRINT_ALIAS_INSTR
