### Lab07實驗概述
1. 處理 CDC 問題，設計 Handshake Sync 以及 AFIFO Sync 處理跨時域傳輸。
2. 會涉及慢時域到快時域傳輸以及快時域到慢時域傳輸。
3. 使用 Cadence JasperGold (Formal Verification Platform) 進行驗證。

### 實驗評論
1. 需要理解大量知識後才能直著手設計，這是一道非常非常經典的題目，學得非常扎實。



### Tips

1. 找到2023賴助教的上課錄影，先看個兩遍再開始做電路。
2. JG 無法通過可以參考歷屆 Sync 設計，因為是用 Formal 的方式驗證，可能會遇上01可以通過但是 JG 失敗的情況。
3. JG 有提供波形以及 assertion ，可以嘗試閱讀看看，對於解 bug 很有幫助。
4. AFIFO 要特別考慮 SRAM 全滿和全空的情況，如果控制線有延遲，就在快滿、快空狀態通知外部。


### 其他叮囑
1. 熬過一半了，加油
