# 10. 流水线

将连续的数据处理流程拆解为多个独立阶段的技术实现，逐个阶段去做，通过并行操作提升系统吞吐量

以八个十六位数的加法为例，**未引入流水线**的代码：

```verilog
add_data <= data_0 + data_1 + data_2 + data_3 + data4 + data5 + data6 + data7;
```

虽然能在一个周期内得到运算结果，但会导致组合逻辑过长，关键路径的延迟增加，由于时钟周期必须大于最大路径延迟，导致整个设计的最大时钟频率下降

这样的代码单独测试时功能可能正确，但是当其加到大项目当中时，不仅可能运行失败，甚至会影响其它模块，且这种错误很难被找出

**引入流水线**后的代码：

```verilog
module pipeline(
	input 				clk,
	input 				rst,
	input 				data_de,
	
	input [15:0]		data0,
	input [15:0]		data1,
	input [15:0]		data2,
	input [15:0]		data3,
	input [15:0]		data4,
	input [15:0]		data5,
	input [15:0]		data6,
	input [15:0]		data7,
	
	output reg [31:0]	add_data
);
	reg [16:0]	add_data0;
	reg [16:0]	add_data1;
	reg [16:0]	add_data2;
	reg [16:0]	add_data3;
	
	reg [17:0]	add_data0_1;
	reg [17:0]	add_data2_3;
	
	// 第一个周期
	always @(posedge clk) begin
		if(rst)
			add_data0 <= 17'd0;
		else if(data_de == 1'b1)
			add_data0 <= data0 + data1;
		else
			add_data0 <= 17'd0;
	end
	always @(posedge clk) begin
		if(rst)
			add_data1 <= 17'd0;
		else if(data_de == 1'b1)
			add_data1 <= data2 + data3;
		else
			add_data1 <= 17'd0;
	end
	always @(posedge clk) begin
		if(rst)
			add_data2 <= 17'd0;
		else if(data_de == 1'b1)
			add_data2 <= data4 + data5;
		else
			add_data2 <= 17'd0;
	end
	always @(posedge clk) begin
		if(rst)
			add_data3 <= 17'd0;
		else if(data_de == 1'b1)
			add_data3 <= data6 + data7;
		else
			add_data3 <= 17'd0;
	end
	
	// 第二个周期
	always @(posedge clk) begin
		if(rst)
			add_data0_1 <= 18'd0;
		else
			add_data0_1 <= add_data0 + add_data1;
	end
	always @(posedge clk) begin
		if(rst)
			add_data2_3 <= 18'd0;
		else
			add_data2_3 <= add_data2 + add_data3;
	end
	
	// 第三个周期
	always @(posedge clk) begin
		if(rst)
			add_data <= 32'd0;
		else
			add_data <= add_data0_1 + add_data2_3;
	end		
endmodule
```

