

================================================================
== Vivado HLS Report for 'sc_FIFO_DCT_DCT'
================================================================
* Date:           Tue Jan 17 02:08:09 2017

* Version:        2016.3 (Build 1682563 on Mon Oct 10 19:41:59 MDT 2016)
* Project:        DCT_base
* Solution:       DCT
* Product family: artix7
* Target device:  xc7a35ticpg236-1l


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      8.62|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |  491|  491|  491|  491|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------+-----+-----+----------+-----------+-----------+------+----------+
        |             |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |  Loop Name  | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------+-----+-----+----------+-----------+-----------+------+----------+
        |- Loop 1     |  489|  489|       489|          -|          -|  inf |    no    |
        | + DCT_loop  |  484|  484|       121|          -|          -|     4|    no    |
        |  ++ TA      |   37|   37|        10|          4|          1|     8|    yes   |
        |  ++ AT      |   14|   14|         8|          1|          1|     8|    yes   |
        |  ++ TA      |   37|   37|        10|          4|          1|     8|    yes   |
        |  ++ AT      |   14|   14|         8|          1|          1|     8|    yes   |
        +-------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+-------+-------+
|       Name      | BRAM_18K| DSP48E|   FF  |  LUT  |
+-----------------+---------+-------+-------+-------+
|DSP              |        -|      -|      -|      -|
|Expression       |        -|      -|      0|   1137|
|FIFO             |        -|      -|      -|      -|
|Instance         |        -|     64|      0|      0|
|Memory           |        2|      -|    128|     16|
|Multiplexer      |        -|      -|      -|    476|
|Register         |        -|      -|   2612|     28|
+-----------------+---------+-------+-------+-------+
|Total            |        2|     64|   2740|   1657|
+-----------------+---------+-------+-------+-------+
|Available        |      100|     90|  41600|  20800|
+-----------------+---------+-------+-------+-------+
|Utilization (%)  |        2|     71|      6|      7|
+-----------------+---------+-------+-------+-------+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+---+----+
    |         Instance         |        Module        | BRAM_18K| DSP48E| FF| LUT|
    +--------------------------+----------------------+---------+-------+---+----+
    |sc_FIFO_DCT_mul_3cud_U16  |sc_FIFO_DCT_mul_3cud  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_3cud_U17  |sc_FIFO_DCT_mul_3cud  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_3cud_U18  |sc_FIFO_DCT_mul_3cud  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_3cud_U19  |sc_FIFO_DCT_mul_3cud  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_3cud_U20  |sc_FIFO_DCT_mul_3cud  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_3cud_U21  |sc_FIFO_DCT_mul_3cud  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_3cud_U22  |sc_FIFO_DCT_mul_3cud  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_3cud_U23  |sc_FIFO_DCT_mul_3cud  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U0   |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U1   |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U2   |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U3   |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U4   |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U5   |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U6   |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U7   |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U8   |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U9   |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U10  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U11  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U12  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U13  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U14  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U15  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U24  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U25  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U26  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U27  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U28  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U29  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U30  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    |sc_FIFO_DCT_mul_8bkb_U31  |sc_FIFO_DCT_mul_8bkb  |        0|      2|  0|   0|
    +--------------------------+----------------------+---------+-------+---+----+
    |Total                     |                      |        0|     64|  0|   0|
    +--------------------------+----------------------+---------+-------+---+----+

    * DSP48: 
    N/A

    * Memory: 
    +-------+---------------------+---------+----+----+------+-----+------+-------------+
    | Memory|        Module       | BRAM_18K| FF | LUT| Words| Bits| Banks| W*Bits*Banks|
    +-------+---------------------+---------+----+----+------+-----+------+-------------+
    |a_U    |sc_FIFO_DCT_DCT_a    |        2|   0|   0|    64|   32|     1|         2048|
    |b_U    |sc_FIFO_DCT_DCT_b    |        0|  64|   8|    64|    8|     1|          512|
    |b_a_U  |sc_FIFO_DCT_DCT_b_a  |        0|  64|   8|    64|    8|     1|          512|
    +-------+---------------------+---------+----+----+------+-----+------+-------------+
    |Total  |                     |        2| 128|  16|   192|   48|     3|         3072|
    +-------+---------------------+---------+----+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------+----------+-------+---+----+------------+------------+
    |      Variable Name     | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------+----------+-------+---+----+------------+------------+
    |a_d0                    |     +    |      0|  0|  16|          32|          32|
    |a_d1                    |     +    |      0|  0|  16|          32|          32|
    |i0_1_1_fu_2257_p2       |     +    |      0|  0|   4|           4|           2|
    |i1_2_1_fu_1761_p2       |     +    |      0|  0|   4|           4|           1|
    |i1_2_fu_1140_p2         |     +    |      0|  0|   4|           4|           1|
    |i1_3_1_fu_1951_p2       |     +    |      0|  0|   4|           4|           1|
    |i1_3_fu_1320_p2         |     +    |      0|  0|   4|           4|           1|
    |sc_FIFO_DCT_exec_cnt_o  |     +    |      0|  0|  32|          32|           1|
    |tmp10_fu_1536_p2        |     +    |      0|  0|  16|          32|          32|
    |tmp11_fu_1540_p2        |     +    |      0|  0|  32|          32|          32|
    |tmp12_fu_1544_p2        |     +    |      0|  0|  16|          32|          32|
    |tmp16_fu_1895_p2        |     +    |      0|  0|  32|          32|          32|
    |tmp17_fu_1899_p2        |     +    |      0|  0|  32|          32|          32|
    |tmp18_fu_1907_p2        |     +    |      0|  0|  16|          32|          32|
    |tmp19_fu_1911_p2        |     +    |      0|  0|  16|          32|          32|
    |tmp1_fu_1294_p2         |     +    |      0|  0|  16|          32|          32|
    |tmp20_fu_1903_p2        |     +    |      0|  0|  32|          32|          32|
    |tmp21_fu_1915_p2        |     +    |      0|  0|  16|          32|          32|
    |tmp24_fu_2140_p2        |     +    |      0|  0|  32|          32|          32|
    |tmp25_fu_2144_p2        |     +    |      0|  0|  32|          32|          32|
    |tmp26_fu_2148_p2        |     +    |      0|  0|  16|          32|          32|
    |tmp27_fu_2154_p2        |     +    |      0|  0|  16|          32|          32|
    |tmp28_fu_2158_p2        |     +    |      0|  0|  32|          32|          32|
    |tmp29_fu_2162_p2        |     +    |      0|  0|  16|          32|          32|
    |tmp2_fu_1274_p2         |     +    |      0|  0|  32|          32|          32|
    |tmp3_fu_1290_p2         |     +    |      0|  0|  16|          32|          32|
    |tmp4_fu_1299_p2         |     +    |      0|  0|  16|          32|          32|
    |tmp5_fu_1278_p2         |     +    |      0|  0|  32|          32|          32|
    |tmp6_fu_1286_p2         |     +    |      0|  0|  32|          32|          32|
    |tmp7_fu_1522_p2         |     +    |      0|  0|  32|          32|          32|
    |tmp8_fu_1526_p2         |     +    |      0|  0|  32|          32|          32|
    |tmp9_fu_1530_p2         |     +    |      0|  0|  16|          32|          32|
    |tmp_12_fu_1438_p2       |     +    |      0|  0|   6|           6|           6|
    |tmp_14_fu_1617_p2       |     +    |      0|  0|  15|           7|          15|
    |tmp_17_1_fu_2242_p2     |     +    |      0|  0|  15|           7|          15|
    |tmp_18_1_fu_2055_p2     |     +    |      0|  0|   6|           6|           6|
    |tmp_19_0_6_fu_1550_p2   |     +    |      0|  0|  16|          32|          32|
    |tmp_19_1_6_fu_2168_p2   |     +    |      0|  0|  16|          32|          32|
    |tmp_6_0_5_fu_1054_p2    |     +    |      0|  0|   6|           6|           6|
    |tmp_6_1_1_fu_1642_p2    |     +    |      0|  0|   5|           5|           4|
    |tmp_6_1_3_fu_1671_p2    |     +    |      0|  0|   6|           6|           5|
    |tmp_6_1_5_fu_1694_p2    |     +    |      0|  0|   6|           6|           6|
    |tmp_6_1_7_fu_1713_p2    |     +    |      0|  0|   7|           7|           6|
    |tmp_9_fu_1282_p2        |     +    |      0|  0|   6|           6|           6|
    |p_neg_1_fu_2174_p2      |     -    |      0|  0|  32|           1|          32|
    |p_neg_fu_1556_p2        |     -    |      0|  0|  32|           1|          32|
    |p_neg_t_1_fu_2211_p2    |     -    |      0|  0|  14|           1|          14|
    |p_neg_t_fu_1586_p2      |     -    |      0|  0|  14|           1|          14|
    |exitcond1_fu_993_p2     |   icmp   |      0|  0|   2|           4|           5|
    |exitcond2_1_fu_1755_p2  |   icmp   |      0|  0|   2|           4|           5|
    |exitcond2_fu_1134_p2    |   icmp   |      0|  0|   2|           4|           5|
    |exitcond3_1_fu_1945_p2  |   icmp   |      0|  0|   2|           4|           5|
    |exitcond3_fu_1314_p2    |   icmp   |      0|  0|   2|           4|           5|
    |i0_1_s_fu_1632_p2       |    or    |      0|  0|   3|           3|           1|
    |tmp_11_0_1_fu_1354_p2   |    or    |      0|  0|   8|           6|           2|
    |tmp_11_0_2_fu_1365_p2   |    or    |      0|  0|   8|           6|           2|
    |tmp_11_0_3_fu_1376_p2   |    or    |      0|  0|   8|           6|           3|
    |tmp_11_0_4_fu_1387_p2   |    or    |      0|  0|   8|           6|           3|
    |tmp_11_0_5_fu_1398_p2   |    or    |      0|  0|   8|           6|           3|
    |tmp_11_0_6_fu_1409_p2   |    or    |      0|  0|   8|           6|           3|
    |tmp_11_0_s_fu_1343_p2   |    or    |      0|  0|   8|           6|           1|
    |tmp_11_1_1_fu_1989_p2   |    or    |      0|  0|   8|           6|           2|
    |tmp_11_1_2_fu_2000_p2   |    or    |      0|  0|   8|           6|           2|
    |tmp_11_1_3_fu_2011_p2   |    or    |      0|  0|   8|           6|           3|
    |tmp_11_1_4_fu_2022_p2   |    or    |      0|  0|   8|           6|           3|
    |tmp_11_1_5_fu_2033_p2   |    or    |      0|  0|   8|           6|           3|
    |tmp_11_1_6_fu_2044_p2   |    or    |      0|  0|   8|           6|           3|
    |tmp_11_1_s_fu_1978_p2   |    or    |      0|  0|   8|           6|           1|
    |tmp_5_fu_1652_p2        |    or    |      0|  0|   4|           4|           1|
    |tmp_7_0_1_fu_1224_p2    |    or    |      0|  0|   8|           6|           2|
    |tmp_7_0_2_fu_1234_p2    |    or    |      0|  0|   8|           6|           2|
    |tmp_7_0_3_fu_1174_p2    |    or    |      0|  0|   8|           6|           3|
    |tmp_7_0_4_fu_1184_p2    |    or    |      0|  0|   8|           6|           3|
    |tmp_7_0_5_fu_1204_p2    |    or    |      0|  0|   8|           6|           3|
    |tmp_7_0_6_fu_1214_p2    |    or    |      0|  0|   8|           6|           3|
    |tmp_7_0_s_fu_1163_p2    |    or    |      0|  0|   8|           6|           1|
    |tmp_7_1_1_fu_1795_p2    |    or    |      0|  0|   8|           6|           2|
    |tmp_7_1_2_fu_1805_p2    |    or    |      0|  0|   8|           6|           2|
    |tmp_7_1_3_fu_1855_p2    |    or    |      0|  0|   8|           6|           3|
    |tmp_7_1_4_fu_1865_p2    |    or    |      0|  0|   8|           6|           3|
    |tmp_7_1_5_fu_1825_p2    |    or    |      0|  0|   8|           6|           3|
    |tmp_7_1_6_fu_1835_p2    |    or    |      0|  0|   8|           6|           3|
    |tmp_7_1_s_fu_1784_p2    |    or    |      0|  0|   8|           6|           1|
    |tmp_13_fu_1605_p3       |  select  |      0|  0|  14|           1|          14|
    |tmp_16_1_fu_2230_p3     |  select  |      0|  0|  14|           1|          14|
    |tmp_6_0_1_fu_1008_p2    |    xor   |      0|  0|   6|           4|           5|
    +------------------------+----------+-------+---+----+------------+------------+
    |Total                   |          |      0|  0|1137|        1215|        1198|
    +------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |a_address0               |  12|         10|    6|         60|
    |a_address1               |  12|         10|    6|         60|
    |ap_NS_fsm                |  30|         32|    1|         32|
    |ap_enable_reg_pp0_iter2  |   1|          2|    1|          2|
    |ap_enable_reg_pp1_iter7  |   1|          2|    1|          2|
    |ap_enable_reg_pp2_iter2  |   1|          2|    1|          2|
    |ap_enable_reg_pp3_iter7  |   1|          2|    1|          2|
    |b_a_address0             |   6|          3|    6|         18|
    |b_a_address1             |   6|          3|    6|         18|
    |b_a_address2             |   6|          3|    6|         18|
    |b_a_address3             |   6|          3|    6|         18|
    |b_a_address4             |   6|          3|    6|         18|
    |b_a_address5             |   6|          3|    6|         18|
    |b_a_address6             |   6|          3|    6|         18|
    |b_a_address7             |   6|          3|    6|         18|
    |b_address0               |   6|          3|    6|         18|
    |b_address1               |   6|          3|    6|         18|
    |b_address2               |   6|          3|    6|         18|
    |b_address3               |   6|          3|    6|         18|
    |b_address4               |   6|          3|    6|         18|
    |b_address5               |   6|          3|    6|         18|
    |b_address6               |   6|          3|    6|         18|
    |b_address7               |   6|          3|    6|         18|
    |i0_reg_829               |   4|          2|    4|          8|
    |i1_1_1_reg_874           |   4|          2|    4|          8|
    |i1_1_reg_852             |   4|          2|    4|          8|
    |i1_phi_fu_845_p4         |   4|          2|    4|          8|
    |i1_reg_841               |   4|          2|    4|          8|
    |i1_s_phi_fu_867_p4       |   4|          2|    4|          8|
    |i1_s_reg_863             |   4|          2|    4|          8|
    |reg_925                  |  32|          2|   32|         64|
    |reg_930                  |  32|          2|   32|         64|
    |reg_935                  |  32|          2|   32|         64|
    |reg_940                  |  32|          2|   32|         64|
    |reg_945                  |  32|          2|   32|         64|
    |reg_950                  |  32|          2|   32|         64|
    |s_DCT                    |   1|          3|    1|          3|
    |s_working                |   1|          3|    1|          3|
    |sc_FIFO_DCT_mA_address0  |  12|          9|    6|         54|
    |sc_FIFO_DCT_mA_address1  |  12|          9|    6|         54|
    |sc_FIFO_DCT_mB_address0  |   6|          3|    6|         18|
    |sc_FIFO_DCT_mB_d0        |  32|          3|   32|         96|
    |sc_FIFO_DCT_mC_address0  |   6|          3|    6|         18|
    |sc_FIFO_DCT_mC_d0        |  32|          3|   32|         96|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    | 476|        170|  423|       1230|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------------------+----+----+-----+-----------+
    |                   Name                   | FF | LUT| Bits| Const Bits|
    +------------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                                 |  31|   0|   31|          0|
    |ap_enable_reg_pp0_iter0                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter4                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter5                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter6                   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter7                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter3                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter4                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter5                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter6                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter7                   |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter1_tmp_2_reg_2424  |   3|   0|    6|          3|
    |b_a_load_10_cast_reg_2828                 |  32|   0|   32|          0|
    |b_a_load_11_cast_reg_2833                 |  32|   0|   32|          0|
    |b_a_load_12_cast_reg_2838                 |  32|   0|   32|          0|
    |b_a_load_13_cast_reg_2843                 |  32|   0|   32|          0|
    |b_a_load_14_cast_reg_2848                 |  32|   0|   32|          0|
    |b_a_load_15_cast_reg_2853                 |  32|   0|   32|          0|
    |b_a_load_1_cast_reg_2380                  |  32|   0|   32|          0|
    |b_a_load_2_cast_reg_2385                  |  32|   0|   32|          0|
    |b_a_load_3_cast_reg_2390                  |  32|   0|   32|          0|
    |b_a_load_4_cast_reg_2395                  |  32|   0|   32|          0|
    |b_a_load_5_cast_reg_2400                  |  32|   0|   32|          0|
    |b_a_load_6_cast_reg_2405                  |  32|   0|   32|          0|
    |b_a_load_7_cast_reg_2410                  |  32|   0|   32|          0|
    |b_a_load_8_cast_reg_2818                  |  32|   0|   32|          0|
    |b_a_load_9_cast_reg_2823                  |  32|   0|   32|          0|
    |b_a_load_cast_reg_2375                    |  32|   0|   32|          0|
    |exitcond2_1_reg_2858                      |   1|   0|    1|          0|
    |exitcond2_reg_2415                        |   1|   0|    1|          0|
    |exitcond3_1_reg_3022                      |   1|   0|    1|          0|
    |exitcond3_reg_2575                        |   1|   0|    1|          0|
    |i0_1_cast_reg_2738                        |   2|   0|   32|         30|
    |i0_1_s_reg_2731                           |   2|   0|    3|          1|
    |i0_cast1_reg_2360                         |   4|   0|    7|          3|
    |i0_cast3_reg_2272                         |   4|   0|   32|         28|
    |i0_cast40_cast_reg_2370                   |   4|   0|    5|          1|
    |i0_cast4_reg_2277                         |   4|   0|    6|          2|
    |i0_reg_829                                |   4|   0|    4|          0|
    |i1_1_1_reg_874                            |   4|   0|    4|          0|
    |i1_1_reg_852                              |   4|   0|    4|          0|
    |i1_2_1_reg_2862                           |   4|   0|    4|          0|
    |i1_2_reg_2419                             |   4|   0|    4|          0|
    |i1_reg_841                                |   4|   0|    4|          0|
    |i1_s_reg_863                              |   4|   0|    4|          0|
    |reg_885                                   |  32|   0|   32|          0|
    |reg_889                                   |  32|   0|   32|          0|
    |reg_893                                   |  32|   0|   32|          0|
    |reg_897                                   |  32|   0|   32|          0|
    |reg_901                                   |  32|   0|   32|          0|
    |reg_905                                   |  32|   0|   32|          0|
    |reg_909                                   |  32|   0|   32|          0|
    |reg_913                                   |  32|   0|   32|          0|
    |reg_917                                   |  32|   0|   32|          0|
    |reg_921                                   |  32|   0|   32|          0|
    |reg_925                                   |  32|   0|   32|          0|
    |reg_930                                   |  32|   0|   32|          0|
    |reg_935                                   |  32|   0|   32|          0|
    |reg_940                                   |  32|   0|   32|          0|
    |reg_945                                   |  32|   0|   32|          0|
    |reg_950                                   |  32|   0|   32|          0|
    |reg_955                                   |   8|   0|    8|          0|
    |reg_959                                   |   8|   0|    8|          0|
    |reg_963                                   |   8|   0|    8|          0|
    |reg_967                                   |   8|   0|    8|          0|
    |reg_971                                   |   8|   0|    8|          0|
    |reg_975                                   |   8|   0|    8|          0|
    |reg_979                                   |   8|   0|    8|          0|
    |reg_983                                   |   8|   0|    8|          0|
    |tmp16_reg_2942                            |  32|   0|   32|          0|
    |tmp17_reg_2957                            |  32|   0|   32|          0|
    |tmp20_reg_2972                            |  32|   0|   32|          0|
    |tmp2_reg_2495                             |  32|   0|   32|          0|
    |tmp5_reg_2510                             |  32|   0|   32|          0|
    |tmp6_reg_2530                             |  32|   0|   32|          0|
    |tmp_11_reg_2679                           |  32|   0|   32|          0|
    |tmp_12_0_1_reg_2684                       |  32|   0|   32|          0|
    |tmp_12_0_2_reg_2689                       |  32|   0|   32|          0|
    |tmp_12_0_3_reg_2694                       |  32|   0|   32|          0|
    |tmp_12_0_4_reg_2699                       |  32|   0|   32|          0|
    |tmp_12_0_5_reg_2704                       |  32|   0|   32|          0|
    |tmp_12_0_6_reg_2709                       |  32|   0|   32|          0|
    |tmp_12_0_7_reg_2714                       |  32|   0|   32|          0|
    |tmp_12_1_1_reg_3126                       |  32|   0|   32|          0|
    |tmp_12_1_2_reg_3131                       |  32|   0|   32|          0|
    |tmp_12_1_3_reg_3136                       |  32|   0|   32|          0|
    |tmp_12_1_4_reg_3141                       |  32|   0|   32|          0|
    |tmp_12_1_5_reg_3146                       |  32|   0|   32|          0|
    |tmp_12_1_6_reg_3151                       |  32|   0|   32|          0|
    |tmp_12_1_7_reg_3156                       |  32|   0|   32|          0|
    |tmp_12_1_reg_3121                         |  32|   0|   32|          0|
    |tmp_12_reg_2634                           |   6|   0|    6|          0|
    |tmp_16_reg_2629                           |   6|   0|    6|          0|
    |tmp_18_1_reg_3076                         |   6|   0|    6|          0|
    |tmp_19_0_6_reg_2719                       |  32|   0|   32|          0|
    |tmp_19_1_6_reg_3161                       |  32|   0|   32|          0|
    |tmp_1_1_reg_3017                          |   2|   0|    6|          4|
    |tmp_20_reg_2726                           |  13|   0|   13|          0|
    |tmp_21_reg_2365                           |   3|   0|    3|          0|
    |tmp_25_reg_3168                           |  13|   0|   13|          0|
    |tmp_27_reg_2867                           |   3|   0|    3|          0|
    |tmp_28_reg_3031                           |   3|   0|    3|          0|
    |tmp_2_1_reg_2872                          |   3|   0|    6|          3|
    |tmp_2_reg_2424                            |   3|   0|    6|          3|
    |tmp_4_reg_2584                            |   3|   0|    6|          3|
    |tmp_6_0_1_cast_reg_2290                   |   4|   0|   32|         28|
    |tmp_6_0_2_cast_reg_2300                   |   4|   0|   32|         28|
    |tmp_6_0_3_cast_reg_2310                   |   5|   0|   32|         27|
    |tmp_6_0_4_cast_reg_2320                   |   4|   0|   32|         28|
    |tmp_6_0_5_cast_reg_2330                   |   6|   0|   32|         26|
    |tmp_6_0_6_cast_reg_2340                   |   4|   0|   32|         28|
    |tmp_6_0_7_cast_reg_2350                   |   6|   0|   32|         26|
    |tmp_6_1_1_cast_reg_2748                   |   5|   0|   32|         27|
    |tmp_6_1_2_cast_reg_2758                   |   3|   0|   32|         29|
    |tmp_6_1_3_cast_reg_2768                   |   6|   0|   32|         26|
    |tmp_6_1_4_cast_reg_2778                   |   3|   0|   32|         29|
    |tmp_6_1_5_cast_reg_2788                   |   6|   0|   32|         26|
    |tmp_6_1_6_cast_reg_2798                   |   3|   0|   32|         29|
    |tmp_6_1_7_cast_reg_2808                   |   7|   0|   32|         25|
    |tmp_8_0_1_reg_2480                        |  32|   0|   32|          0|
    |tmp_8_0_2_reg_2520                        |  32|   0|   32|          0|
    |tmp_8_0_3_reg_2525                        |  32|   0|   32|          0|
    |tmp_8_0_4_reg_2485                        |  32|   0|   32|          0|
    |tmp_8_0_5_reg_2490                        |  32|   0|   32|          0|
    |tmp_8_0_6_reg_2500                        |  32|   0|   32|          0|
    |tmp_8_0_7_reg_2505                        |  32|   0|   32|          0|
    |tmp_8_1_1_reg_2927                        |  32|   0|   32|          0|
    |tmp_8_1_2_reg_2932                        |  32|   0|   32|          0|
    |tmp_8_1_3_reg_2937                        |  32|   0|   32|          0|
    |tmp_8_1_4_reg_2962                        |  32|   0|   32|          0|
    |tmp_8_1_5_reg_2967                        |  32|   0|   32|          0|
    |tmp_8_1_6_reg_2947                        |  32|   0|   32|          0|
    |tmp_8_1_7_reg_2952                        |  32|   0|   32|          0|
    |tmp_8_1_reg_2922                          |  32|   0|   32|          0|
    |tmp_8_reg_2475                            |  32|   0|   32|          0|
    |tmp_9_reg_2515                            |   6|   0|    6|          0|
    |exitcond2_1_reg_2858                      |   0|   1|    1|          0|
    |exitcond2_reg_2415                        |   0|   1|    1|          0|
    |exitcond3_1_reg_3022                      |   0|   1|    1|          0|
    |exitcond3_reg_2575                        |   0|   1|    1|          0|
    |tmp_12_reg_2634                           |   0|   6|    6|          0|
    |tmp_16_reg_2629                           |   0|   6|    6|          0|
    |tmp_18_1_reg_3076                         |   0|   6|    6|          0|
    |tmp_27_reg_2867                           |   0|   3|    3|          0|
    |tmp_28_reg_3031                           |   0|   3|    3|          0|
    +------------------------------------------+----+----+-----+-----------+
    |Total                                     |2612|  28| 3103|        463|
    +------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------------+-----+-----+------------+----------------------+--------------+
|           RTL Ports           | Dir | Bits|  Protocol  |     Source Object    |    C Type    |
+-------------------------------+-----+-----+------------+----------------------+--------------+
|ap_clk                         |  in |    1| ap_ctrl_hs |   sc_FIFO_DCT::DCT   | return value |
|ap_rst                         |  in |    1| ap_ctrl_hs |   sc_FIFO_DCT::DCT   | return value |
|sc_FIFO_DCT_mA_address0        | out |    6|  ap_memory |    sc_FIFO_DCT_mA    |     array    |
|sc_FIFO_DCT_mA_ce0             | out |    1|  ap_memory |    sc_FIFO_DCT_mA    |     array    |
|sc_FIFO_DCT_mA_q0              |  in |   32|  ap_memory |    sc_FIFO_DCT_mA    |     array    |
|sc_FIFO_DCT_mA_address1        | out |    6|  ap_memory |    sc_FIFO_DCT_mA    |     array    |
|sc_FIFO_DCT_mA_ce1             | out |    1|  ap_memory |    sc_FIFO_DCT_mA    |     array    |
|sc_FIFO_DCT_mA_q1              |  in |   32|  ap_memory |    sc_FIFO_DCT_mA    |     array    |
|sc_FIFO_DCT_mB_address0        | out |    6|  ap_memory |    sc_FIFO_DCT_mB    |     array    |
|sc_FIFO_DCT_mB_ce0             | out |    1|  ap_memory |    sc_FIFO_DCT_mB    |     array    |
|sc_FIFO_DCT_mB_we0             | out |    1|  ap_memory |    sc_FIFO_DCT_mB    |     array    |
|sc_FIFO_DCT_mB_d0              | out |   32|  ap_memory |    sc_FIFO_DCT_mB    |     array    |
|sc_FIFO_DCT_mC_address0        | out |    6|  ap_memory |    sc_FIFO_DCT_mC    |     array    |
|sc_FIFO_DCT_mC_ce0             | out |    1|  ap_memory |    sc_FIFO_DCT_mC    |     array    |
|sc_FIFO_DCT_mC_we0             | out |    1|  ap_memory |    sc_FIFO_DCT_mC    |     array    |
|sc_FIFO_DCT_mC_d0              | out |   32|  ap_memory |    sc_FIFO_DCT_mC    |     array    |
|sc_FIFO_DCT_exec_cnt_i         |  in |   32|   ap_ovld  | sc_FIFO_DCT_exec_cnt |    pointer   |
|sc_FIFO_DCT_exec_cnt_o         | out |   32|   ap_ovld  | sc_FIFO_DCT_exec_cnt |    pointer   |
|sc_FIFO_DCT_exec_cnt_o_ap_vld  | out |    1|   ap_ovld  | sc_FIFO_DCT_exec_cnt |    pointer   |
|s_buffered                     |  in |    1|   ap_none  |      s_buffered      |    pointer   |
|s_working                      | out |    1|   ap_vld   |       s_working      |    pointer   |
|s_working_ap_vld               | out |    1|   ap_vld   |       s_working      |    pointer   |
|s_DCT                          | out |    1|   ap_vld   |         s_DCT        |    pointer   |
|s_DCT_ap_vld                   | out |    1|   ap_vld   |         s_DCT        |    pointer   |
|s_done                         |  in |    1|   ap_none  |        s_done        |    pointer   |
+-------------------------------+-----+-----+------------+----------------------+--------------+

