# Reading pref.tcl
# do Proyecto_cpu_run_msim_rtl_systemverilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/20.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/VGA/text-module {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/text-module/Pixels.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:13 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/text-module" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/text-module/Pixels.sv 
# -- Compiling module Pixels
# ** Warning: C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/text-module/Pixels.sv(1): (vlog-13314) Defaulting port 'text' kind to 'var' rather than 'wire' due to default compile option setting of -svinputport=relaxed.
# 
# Top level modules:
# 	Pixels
# End time: 21:57:13 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/VGA {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/VGA.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:13 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/VGA.sv 
# -- Compiling module VGA
# ** Warning: C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/VGA.sv(2): (vlog-13314) Defaulting port 'text' kind to 'var' rather than 'wire' due to default compile option setting of -svinputport=relaxed.
# 
# Top level modules:
# 	VGA
# End time: 21:57:13 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/VGA {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/sincronizadorV.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:13 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/sincronizadorV.sv 
# -- Compiling module sincronizadorV
# 
# Top level modules:
# 	sincronizadorV
# End time: 21:57:13 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/VGA {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/sincronizadorH.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:14 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/sincronizadorH.sv 
# -- Compiling module sincronizadorH
# 
# Top level modules:
# 	sincronizadorH
# End time: 21:57:14 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/VGA {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/controlador_color.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:14 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/controlador_color.sv 
# -- Compiling module controlador_color
# 
# Top level modules:
# 	controlador_color
# End time: 21:57:14 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/VGA {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/clk_mitad_MHz.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:14 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/clk_mitad_MHz.sv 
# -- Compiling module clk_mitad_MHz
# 
# Top level modules:
# 	clk_mitad_MHz
# End time: 21:57:14 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Decoder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:14 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Decoder.sv 
# -- Compiling module Decoder
# 
# Top level modules:
# 	Decoder
# End time: 21:57:14 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Register_File.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:14 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Register_File.sv 
# -- Compiling module Register_File
# 
# Top level modules:
# 	Register_File
# End time: 21:57:14 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Control_Unit.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:14 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Control_Unit.sv 
# -- Compiling module Control_Unit
# 
# Top level modules:
# 	Control_Unit
# End time: 21:57:14 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Condition_Logic.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:14 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Condition_Logic.sv 
# -- Compiling module Condition_Logic
# 
# Top level modules:
# 	Condition_Logic
# End time: 21:57:14 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/sumador_nb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:14 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/sumador_nb.sv 
# -- Compiling module sumador_nb
# 
# Top level modules:
# 	sumador_nb
# End time: 21:57:14 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/sumador_1b.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:14 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/sumador_1b.sv 
# -- Compiling module sumador_1b
# 
# Top level modules:
# 	sumador_1b
# End time: 21:57:14 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/shiftR.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:14 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/shiftR.sv 
# -- Compiling module shiftR
# 
# Top level modules:
# 	shiftR
# End time: 21:57:14 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/shiftL.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:14 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/shiftL.sv 
# -- Compiling module shiftL
# 
# Top level modules:
# 	shiftL
# End time: 21:57:14 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/restador_nb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:14 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/restador_nb.sv 
# -- Compiling module restador_nb
# 
# Top level modules:
# 	restador_nb
# End time: 21:57:14 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/negador_nb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:14 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/negador_nb.sv 
# -- Compiling module negador_nb
# 
# Top level modules:
# 	negador_nb
# End time: 21:57:15 on Jun 15,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/negador_1b.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:15 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/negador_1b.sv 
# -- Compiling module negador_1b
# 
# Top level modules:
# 	negador_1b
# End time: 21:57:15 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/Mux.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:15 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/Mux.sv 
# -- Compiling module Mux
# 
# Top level modules:
# 	Mux
# End time: 21:57:15 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/multiplicador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:15 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/multiplicador.sv 
# -- Compiling module multiplicador
# 
# Top level modules:
# 	multiplicador
# End time: 21:57:15 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/modulo_nb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:15 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/modulo_nb.sv 
# -- Compiling module modulo_nb
# 
# Top level modules:
# 	modulo_nb
# End time: 21:57:15 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/flag_overflow.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:15 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/flag_overflow.sv 
# -- Compiling module flag_overflow
# 
# Top level modules:
# 	flag_overflow
# End time: 21:57:15 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/flag_negativo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:15 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/flag_negativo.sv 
# -- Compiling module flag_negativo
# 
# Top level modules:
# 	flag_negativo
# End time: 21:57:15 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/flag_cero.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:15 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/flag_cero.sv 
# -- Compiling module flag_cero
# 
# Top level modules:
# 	flag_cero
# End time: 21:57:15 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/flag_carry.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:15 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/flag_carry.sv 
# -- Compiling module flag_carry
# 
# Top level modules:
# 	flag_carry
# End time: 21:57:15 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/divisor_nb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:15 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/divisor_nb.sv 
# -- Compiling module divisor_nb
# 
# Top level modules:
# 	divisor_nb
# End time: 21:57:15 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/c_xor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:15 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/c_xor.sv 
# -- Compiling module c_xor
# 
# Top level modules:
# 	c_xor
# End time: 21:57:15 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/c_or.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:15 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/c_or.sv 
# -- Compiling module c_or
# 
# Top level modules:
# 	c_or
# End time: 21:57:15 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/c_and.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:15 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/c_and.sv 
# -- Compiling module c_and
# 
# Top level modules:
# 	c_and
# End time: 21:57:15 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog/ALU {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/ALU.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:16 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ALU/ALU.sv 
# -- Compiling module ALU
# 
# Top level modules:
# 	ALU
# End time: 21:57:16 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Memory_Management.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:16 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Memory_Management.sv 
# -- Compiling module Memory_Management
# 
# Top level modules:
# 	Memory_Management
# End time: 21:57:16 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/RAM.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:16 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/RAM.sv 
# -- Compiling module RAM
# 
# Top level modules:
# 	RAM
# End time: 21:57:16 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Mux2_1.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:16 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Mux2_1.sv 
# -- Compiling module Mux2_1
# 
# Top level modules:
# 	Mux2_1
# End time: 21:57:16 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/PC.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:16 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/PC.sv 
# -- Compiling module PC
# 
# Top level modules:
# 	PC
# End time: 21:57:16 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Extender.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:17 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Extender.sv 
# -- Compiling module Extender
# 
# Top level modules:
# 	Extender
# End time: 21:57:17 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ff_enable.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:17 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ff_enable.sv 
# -- Compiling module ff_enable
# 
# Top level modules:
# 	ff_enable
# End time: 21:57:17 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/CPU.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:17 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/CPU.sv 
# -- Compiling module CPU
# 
# Top level modules:
# 	CPU
# End time: 21:57:17 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/condition_check.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:17 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/condition_check.sv 
# -- Compiling module condition_check
# 
# Top level modules:
# 	condition_check
# End time: 21:57:17 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/CPU_VGA.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:17 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/CPU_VGA.sv 
# -- Compiling module CPU_VGA
# 
# Top level modules:
# 	CPU_VGA
# End time: 21:57:17 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/MuxMOV.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:17 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/MuxMOV.sv 
# -- Compiling module MuxMOV
# 
# Top level modules:
# 	MuxMOV
# End time: 21:57:17 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Imm_Rotation.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:17 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Imm_Rotation.sv 
# -- Compiling module Imm_Rotation
# 
# Top level modules:
# 	Imm_Rotation
# End time: 21:57:17 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Character_manager.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:17 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Character_manager.sv 
# -- Compiling module Character_manager
# ** Warning: C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Character_manager.sv(2): (vlog-13314) Defaulting port 'char_data' kind to 'var' rather than 'wire' due to default compile option setting of -svinputport=relaxed.
# ** Warning: C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Character_manager.sv(3): (vlog-13314) Defaulting port 'char_data_coded' kind to 'var' rather than 'wire' due to default compile option setting of -svinputport=relaxed.
# 
# Top level modules:
# 	Character_manager
# End time: 21:57:17 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 2
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/final_test.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:17 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/final_test.sv 
# -- Compiling module final_test
# 
# Top level modules:
# 	final_test
# End time: 21:57:17 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Instruction_Memory.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:18 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/Instruction_Memory.sv 
# -- Compiling module Instruction_Memory
# 
# Top level modules:
# 	Instruction_Memory
# End time: 21:57:18 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/taller\ de\ diseno/proyecto/Git_proyecto/CPU/verilog {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ROM.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:18 on Jun 15,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog" C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/ROM.sv 
# -- Compiling module ROM
# 
# Top level modules:
# 	ROM
# End time: 21:57:18 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vcom -93 -work work {C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/text-module/Font_Rom.vhd}
# Model Technology ModelSim - Intel FPGA Edition vcom 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 21:57:18 on Jun 15,2021
# vcom -reportprogress 300 -93 -work work C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/text-module/Font_Rom.vhd 
# -- Loading package STANDARD
# -- Loading package TEXTIO
# -- Loading package std_logic_1164
# -- Loading package NUMERIC_STD
# -- Compiling entity Font_Rom
# -- Compiling architecture Behavioral of Font_Rom
# End time: 21:57:18 on Jun 15,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
vsim work.final_test
# vsim work.final_test 
# Start time: 21:57:24 on Jun 15,2021
# Loading sv_std.std
# Loading work.final_test
# Loading work.CPU_VGA
# Loading work.clk_mitad_MHz
# Loading work.CPU
# Loading work.Control_Unit
# Loading work.Decoder
# Loading work.Condition_Logic
# Loading work.ff_enable
# Loading work.condition_check
# Loading work.Mux2_1
# Loading work.PC
# Loading work.sumador_nb
# Loading work.Register_File
# Loading work.MuxMOV
# Loading work.Extender
# Loading work.Imm_Rotation
# Loading work.ALU
# Loading work.restador_nb
# Loading work.negador_nb
# Loading work.negador_1b
# Loading work.multiplicador
# Loading work.divisor_nb
# Loading work.modulo_nb
# Loading work.c_and
# Loading work.c_or
# Loading work.c_xor
# Loading work.shiftL
# Loading work.shiftR
# Loading work.Mux
# Loading work.flag_negativo
# Loading work.flag_carry
# Loading work.flag_cero
# Loading work.flag_overflow
# Loading work.Instruction_Memory
# Loading work.Memory_Management
# Loading work.RAM
# Loading work.ROM
# Loading work.Character_manager
# Loading work.VGA
# Loading work.sincronizadorV
# Loading work.sincronizadorH
# Loading work.Pixels
# Loading work.controlador_color
# Loading work.sumador_1b
# Loading std.standard
# Loading std.textio(body)
# Loading ieee.std_logic_1164(body)
# Loading ieee.numeric_std(body)
# Loading work.font_rom(behavioral)
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (10) for port 'horzCoord'. The port definition is at: C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/text-module/Pixels.sv(5).
#    Time: 0 ps  Iteration: 0  Instance: /final_test/uut/vga/p File: C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/VGA.sv Line: 15
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (10) for port 'vertCoord'. The port definition is at: C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/text-module/Pixels.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /final_test/uut/vga/p File: C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/VGA/VGA.sv Line: 15
run -all
# ** Note: $finish    : C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/final_test.sv(37)
#    Time: 36013700 ps  Iteration: 2  Instance: /final_test
# End time: 21:58:01 on Jun 15,2021, Elapsed time: 0:00:37
# Errors: 0, Warnings: 2
