 行政院國家科學委員會專題研究計畫成果報告 
 
計畫名稱：應用於奈米級金氧半電晶體暨記憶體元件介電層薄膜之研究 
 
計畫編號：NSC 96-2221-E-130-023 
執行期間：96 年 08 月 01 日 至 97 年 07 月 31 日 
計畫主持人：邱福千  銘傳大學電子工程學系 
Email address: fcchiu@mail.mcu.edu.tw 
 
 
一、中文摘要： 
 
我們以二氧化鈰(CeO2)做為矽基板上
閘極氧化層的電性研究。對 Al/CeO2/p-Si 結
構而言，當電場介於為 0.5 與 1.6  MV/cm
之間且溫度在 350-500 K 下其電流的傳導機
制 (conduction mechanism) 為 蕭 基 發 射
(Schottky emission)所主導；而在高電場
(≳2.36 MV/cm)且溫度 450-500 K 下時其傳
導機制以普爾 -法蘭克發射 (Poole-Frenkel 
emission) 所主導。由此我們得到 Al/CeO2
之能障高(barrier height)為 0.76± 0.02 eV 以
及陷阱的能階(trap energy level) 為 1.13± 
0.01 eV；另外，我們也得到電子在二氧化鈰
傳導的遷移率(mobility)為 2.7-26 cm2/V-s。 
 
關鍵詞：二氧化鈰(CeO2)，能障高，陷阱能
階，電子飄移率。 
 
Abstract 
Electrical characterizations of CeO2 gate 
dielectric on silicon substrates were studied. 
The dominant conduction mechanisms of the 
Al/CeO2/p-Si structure are the Schottky 
emission in a medium electric field (~ 0.5-1.6 
MV/cm) from 350 to 500 K and the 
Poole-Frenkel emission in a high electric field 
(≳ 2.36 MV/cm) from 450 to 500 K. The 
barrier height at Al/CeO2 interface and the trap 
energy level were determined to be about 
0.76± 0.02 eV and 1.13± 0.01 eV, respectively. 
The electronic drift mobility in CeO2 is in the 
range of 2.7-26 cm2/V-s.  
 
Key words: cerium oxide, barrier height, trap 
energy level, electronic drift mobility. 
 
二、緣由與目的 
 
隨著製程技術的提升，金氧半場效電晶
體(MOSFET)的閘極長度與閘極氧化層厚度
持續縮小以求得元件較高的效能與集積
度，然而其將使下列問題惡化，如過高的閘
極漏電流(gate leakage current) 1-3 與待機的
功率消耗(standby power consumption) 1-3，以
及閘極氧化層可靠度(gate oxide reliability) 4
問題的日益嚴重，因此利用二氧化矽(SiO2)
做為閘極氧化層之應用已達其物理極限；在
奈米世代欲解決這些問題高介電常數材料
的應用將是極為關鍵的發展。但是使用高介
電材料做為金氧半場效電晶體的閘極氧化
層時在電性上會面臨許多的挑戰，如：在高
介電常數介電質與矽基板間維持低的界面
陷阱密度(interface-trapped density, Dit)、在介
電 材 料 上 有 過 多 的 陷 阱 電 荷 (trapped 
charge)、在高介電常數閘極疊層中缺陷的產
生等，其常因高介電氧化物含高密度的內在
缺陷所造成。此外，高介電材料的影響還造
成 通 道 遷 移 率 明 顯 的 減 少 (mobility 
degradation) 、 介 電 層 崩 潰 (dielectric 
breakdown)不穩定、元件壽命(device lifetime)
縮短與偏壓溫度不穩定性(bias temperature 
instability, BTI)。因此，除了薄膜的漏電流
傳導機制外，電晶體的電性量測對於高介電
材料特性的瞭解亦是十分重要的。 
最近許多研究顯示二氧化鈰(CeO2)是
有可能取代二氧化矽(SiO2)做為閘極氧化
層，因為二氧化鈰(CeO2)擁有許多很好的特
 所限制(bulk property)。 
在中等電場下，因為 Al/CeO2 的能障高
度小於陷阱能階，故在此傳導機制以蕭基發
射所主導，然而在高電場下傳導機制以普爾
-法蘭克發射(Poole-Frenkel emission)為主，
這是因為能帶彎曲(band-bending)、穿隧效應
(tunneling effect)以及界面層陷阱的影響。在
此實驗得到的陷阱其來源未知，雖然我們相
信在沉積技術，熱處理及材料的結構可能會
影響陷阱的能階 12,20。文獻中曾報導普爾-
法蘭克發射(Poole-Frenkel emission)之陷阱
能階為 0.32-0.68 eV 12,20，其決定於熱處理與
製造過程；而利用傅勒 - 諾德翰穿隧
(Fowler-Nordheim Tunneling)的分析方法得
到 CeO2/Si 界面的能障高為 0.75 eV 20。另
外，利用 X-ray photoelectron spectroscopy 
(XPS) 方法分析得到傳導帶補償(conduction 
band offset, ΔEC)及價電帶補償(valence band 
offset, ΔEV)分別為 0.1 與 2.2 eV 13。本實驗
中由蕭基發射中得到 Al/CeO2 的能障高為
0.76 eV，並且由普爾-法蘭克發射中得到在
鈰矽酸鹽(Ce-silicate)界面層裡的陷阱能階
為 1.13 eV。 
 
四、結論： 
  
 本實驗我們研究金屬 /二氧化鈰 /矽
MOS 結構的電流傳導，有效介電質強度於
300 K 下為 24 MV/cm，在 CeO2 中的陷阱能
階及電子遷移率與 Al/CeO2 界面的能障高皆
被決定出，其分別為1.13 eV 、2.7-26 cm2/V-s
與 0.76eV。 
 
五、成果自評:  
本次計畫之執行，使在CeO2薄膜電性
上有更深入的了解與發現，整體而言計
畫執行預期的成果皆達到。我們將已經
發表的相關學術與會議期刊列於下: 
 
1. H. W. Chen, S. Y. Chen, K. C. Chen, H. S. 
Haung, C. H. Liu, F. C. Chiu, K. W. Liu, K. 
C. Lin, L. W. Cheng, C. T. Lin, G. H. Ma, 
and S. W. Sun, “Electrical Characterization 
and Carrier Transportation in Hf-silicate 
Dielectric Using ALD Gate Stacks for 90 
nm Node MOSFETs”, Applied Surface 
Science, 254, p. 6127, 2008.  
2. H. W. Chen, F. C. Chiu, C. H. Liu, S. Y. 
Chen, H. S. Haung, P. C. Juan and H. L. 
Hwang, “Interface Characterization and 
Current Conduction in HfO2-Gated MOS 
Capacitors”, Applied Surface Science, 254, 
p. 6112, 2008.  
3. F. C. Chiu, “Current Conduction 
Mechanisms in CeO2 Thin Films”, 
Electrochemical and Solid-State Letters, 
11 (6), p. H135, 2008.  
4. C. H. Chen, I. Y. K. Chang, J. Y. M. Lee, 
and F. C. Chiu, “Electrical characterization 
of CeO2 interface properties of 
metal-oxide-semiconductor field-effect 
transistors with CeO2 gate dielectric”, 
Applied Physics Letters, 92 (20), p. 
043507, 2008.  
5. I. Y. K. Chang, C. H. Chen, F. C. Chiu, 
and J. Y. M. Lee, “The electrical and 
interfacial properties of metal-high-k 
oxide-semiconductor field effect 
transistors with CeO2/HfO2 laminated gate 
dielectrics”, Applied Physics Letters, 91 
(20), p. 203517, 2007.  
6. C. H. Chen, I. Y.K. Chang, J. Y. M. Lee, F. 
C. Chiu, Y. K. Chiou and T. B. Wu, 
“Reliability properties of 
metal-oxide-semiconductor capacitors 
using HfO2 high-k dielectric”, Applied 
Physics Letters, 91 (12), p. 123507, 2007.  
7. F. C. Chiu, “Electrical characterization and 
current transportation in metal/Dy2O3/Si 
structure”, Journal of Applied Physics, 102 
(4), p. 044116, 2007.  
8. H. W. Chen, K. C. Chen, S. Y. Chen, H. S. 
Haung, C. H. Liu, F. C. Chiu, L. W. Cheng, 
C. T. Lin, and G. H. Ma. "Electrical 
Characterization and Carrier 
Transportation in Hf-silicate Dielectric 
Using ALD Gate Stacks for 90 nm Node 
MOSFETs", 5th ISCSI (International 
Symposium on Control of Semiconductor 
Interfaces), pp. 169-170, Nov. 12-14, 
Japan, 2007. 
9. H. W. Chen, S. Y. Chen, H. S. Haung, F. C. 
Chiu, C. H. Liu, L. W. Cheng, C. T. Lin, G. 
H. Ma, P. C. Juan, and H. L. Hwang, " 
 七、圖表: 
 
 
圖 1、為 CeO2 薄膜 MOS 電容器於累積模式
下溫度由 300 到 500K 的 J-E 特性曲線，插
圖為薄膜於剛沉積(as-deposited)及 400 oC 退
火後的 XRD 分析圖。 
 
 
圖 2、為 Al/CeO2/p-Si 電容器之 C-V 曲線圖，
插圖為在 400 oC 退火後的 TEM 分析圖。 
 
 
圖 3-a、為 Al/CeO2/p-Si 結構在溫度 300-500 
K 的蕭基發射做圖。 
 
圖 3-b、利用蕭基發射特性於不同電場下的
Arrhenius 做圖。 
 
 
圖 4-a、為 Al/CeO2/p-Si 結構在溫度 300-500 
K 的普爾-法蘭克發射做圖。 
 
 
圖 4-b、利用普爾-法蘭克發射特性於不同電
場下的 Arrhenius 做圖。
參加 2008 年第 20 屆整合鐵電之國際研討會 
(20th International Symposium on Integrated Ferroelectrics, ISIF 2008) 
銘傳大學 電子工程學系 
邱福千助理教授 
2008 年 6 月 20 日 
20th International Symposium on Integrated Ferroelectrics (ISIF)今年
(2008)在新加坡舉行，此研討會著重於鐵電材料應用整合的研究。目
前除了 ISIF 以外，另外還有一個較知名的國際研討會  IEEE 
International Symposium on Applications of Ferroelectrics (ISAF) 亦著
重於鐵電材料領域的研究。ISIF 每年舉行一次，今年共有來至 33 個
國家地區超過 400 篇文章的投稿，也邀請一些國際知名學者專家如 J. F. 
Scott (Cambridge University) 與 M. Ishiwara (Tokyo Institute of 
Technology)等發表演說。 
於此次會議中我們認為有幾個值得參考的地方：[1.] BiFeO3 (BFO)
薄膜自從 2003 年在 Science 期刊被 J. Wang 指出俱有鐵電與鐵磁的雙
重性質後，及受到廣泛的注視。由於 BFO 俱有極高的殘餘極化向量(~ 
100 μC/cm2)、低成相溫度(~ 550 oC)與高居禮溫度(~ 830 oC)等特性，
因此非常適合於未來鐵電記憶體的應用；但是 BFO 製作的 MFM(金屬
/鐵電層/金屬)電容器其漏電流大，故在學術界與業界中均大量地研究
如何降低其漏電流。 [2.] 鐵電電晶體(Ferroelectric field effect transistor, 
FeFET)的記憶儲存時間可大幅提昇至超過 37 天，日本的研究團隊已
