/** @file
  GpioSiLib implementation for TGL platform

  Copyright (c) 2021, Intel Corporation. All rights reserved.<BR>
  SPDX-License-Identifier: BSD-2-Clause-Patent

**/

#include <Base.h>
#include <Library/BaseLib.h>
#include <Library/IoLib.h>
#include <Library/DebugLib.h>
#include <Library/BaseMemoryLib.h>
#include <Library/PciLib.h>
#include <Library/GpioSiLib.h>
#include <Library/BootloaderCommonLib.h>
#include <Library/BootloaderCoreLib.h>
#include <Library/PchPcrLib.h>
#include <Library/PchSbiAccessLib.h>
#include <Library/PchInfoLib.h>
#include <Register/PchRegsPmc.h>
#include <Register/PchRegsPmcCnl.h>
#include <Register/PchRegsPcr.h>
#include <Register/GpioRegsVer2.h>
#include <Register/GpioRegs.h>
#include <Pins/GpioPinsVer2Lp.h>
#include <Pins/GpioPinsVer2H.h>
#include <PmcRegsVer2.h>
#include <GpioPinsVer2K.h>
//#include <ConfigDataStruct.h>
#include <Library/ConfigDataLib.h>

#define GPIO_PAD_DEF(Group,Pad)                (UINT32)(((Group) << 16) + (Pad))
#define GPIO_GROUP_DEF(GroupIndex,ChipsetId)   ((GroupIndex) | ((ChipsetId) << 8))
#define GPIO_GET_GROUP_INDEX(Group)            ((Group) & 0x1F)
#define GPIO_GET_GROUP_FROM_PAD(GpioPad)       (((GpioPad) & 0x0F1F0000) >> 16)
#define GPIO_GET_GROUP_INDEX_FROM_PAD(GpioPad) GPIO_GET_GROUP_INDEX (GPIO_GET_GROUP_FROM_PAD(GpioPad))
#define GPIO_GET_PAD_NUMBER(GpioPad)           ((GpioPad) & 0x1FF)
#define GPIO_GET_CHIPSET_ID(GpioPad)           (((GpioPad) >> 24) & 0xF)

GLOBAL_REMOVE_IF_UNREFERENCED GPIO_GROUP_INFO mPchLpGpioGroupInfo[] = {
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_GPI_GPE_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_SMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_SMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_NMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_NMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_B_PAD_MAX}, //TGL PCH-LP GPP_B
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_T_PAD_MAX}, //TGL PCH-LP GPP_T
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_A_PAD_MAX}, //TGL PCH-LP GPP_A
  {PID_GPIOCOM5, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_R_PAD_MAX}, //TGL PCH-LP GPP_R
  {PID_GPIOCOM5, R_GPIO_VER2_PCH_LP_GPIO_PCR_SPI_PAD_OWN,    R_GPIO_VER2_PCH_LP_GPIO_PCR_SPI_HOSTSW_OWN,    NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,                NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_SPI_PADCFGLOCK,    R_GPIO_VER2_PCH_LP_GPIO_PCR_SPI_PADCFGLOCKTX,     R_GPIO_VER2_PCH_LP_GPIO_PCR_SPI_PADCFG_OFFSET,    GPIO_VER2_PCH_LP_GPIO_SPI_PAD_MAX},   //TGL PCH-LP SPI
  {PID_GPIOCOM2, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_PAD_OWN,    R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_HOSTSW_OWN,    R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_GPI_IS,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_GPI_IE,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_GPI_GPE_STS,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_GPI_GPE_EN,   NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_PADCFGLOCK,    R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_PADCFGLOCKTX,     R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_PADCFG_OFFSET,    GPIO_VER2_PCH_LP_GPIO_GPD_PAD_MAX},   //TGL PCH-LP GPD
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_S_PAD_MAX}, //TGL PCH-LP GPP_S
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,            R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_PADCFGLOCK, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_H_PAD_MAX}, //TGL PCH-LP GPP_H
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_GPI_GPE_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_SMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_SMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_NMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_NMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_D_PAD_MAX}, //TGL PCH-LP GPP_D
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_U_PAD_MAX}, //TGL PCH-LP GPP_U
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_VGPIO_PAD_MAX}, //TGL PCH-LP vGPIO
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_GPI_GPE_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_SMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_SMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_NMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_NMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_C_PAD_MAX}, //TGL PCH-LP GPP_C
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_F_PAD_MAX}, //TGL PCH-LP GPP_F
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_LP_GPIO_PCR_HVCMOS_PAD_OWN, R_GPIO_VER2_PCH_LP_GPIO_PCR_HVCMOS_HOSTSW_OWN, NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,                NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_HVCMOS_PADCFGLOCK, R_GPIO_VER2_PCH_LP_GPIO_PCR_HVCMOS_PADCFGLOCKTX,  R_GPIO_VER2_PCH_LP_GPIO_PCR_HVCMOS_PADCFG_OFFSET, GPIO_VER2_PCH_LP_GPIO_HVCMOS_PAD_MAX},//TGL PCH-LP HVCMOS
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_GPI_GPE_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_SMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_SMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_NMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_NMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_E_PAD_MAX}, //TGL PCH-LP GPP_E
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_LP_GPIO_PCR_JTAG_PAD_OWN,   R_GPIO_VER2_PCH_LP_GPIO_PCR_JTAG_HOSTSW_OWN,   NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,                NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_JTAG_PADCFGLOCK,   R_GPIO_VER2_PCH_LP_GPIO_PCR_JTAG_PADCFGLOCKTX,    R_GPIO_VER2_PCH_LP_GPIO_PCR_JTAG_PADCFG_OFFSET,   GPIO_VER2_PCH_LP_GPIO_JTAG_PAD_MAX},  //TGL PCH-LP JTAG
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_LP_GPIO_PCR_CPU_PAD_OWN,    R_GPIO_VER2_PCH_LP_GPIO_PCR_CPU_HOSTSW_OWN,    NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,                NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_CPU_PADCFGLOCK,    R_GPIO_VER2_PCH_LP_GPIO_PCR_CPU_PADCFGLOCKTX,     R_GPIO_VER2_PCH_LP_GPIO_PCR_CPU_PADCFG_OFFSET,    GPIO_VER2_PCH_LP_GPIO_CPU_PAD_MAX},   //TGL PCH-LP CPU
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_3_PAD_OWN,R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_3_HOSTSW_OWN,NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,                NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_3_PADCFGLOCK,R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_3_PADCFGLOCKTX, R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_3_PADCFG_OFFSET,GPIO_VER2_PCH_LP_GPIO_VGPIO_3_PAD_MAX}//TGL PCH-LP VGPIO_3
};

GLOBAL_REMOVE_IF_UNREFERENCED GPIO_GROUP_INFO mPchHGpioGroupInfo[] = {
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_A_PAD_MAX},   //TGL PCH-H GPP_A
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_R_PAD_MAX},   //TGL PCH-H GPP_R
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_B_PAD_MAX},   //TGL PCH-H GPP_B
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_PAD_OWN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_HOSTSW_OWN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_GPI_IS,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_GPI_IE,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_GPI_GPE_STS, R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_GPI_GPE_EN,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_SMI_STS,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_SMI_EN,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_NMI_STS,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_NMI_EN,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_PADCFGLOCK,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_PADCFGLOCKTX,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_PADCFG_OFFSET,  GPIO_VER2_PCH_H_GPIO_VGPIO_0_PAD_MAX}, //TGL PCH-H VGPIO_0
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_D_PAD_MAX},   //TGL PCH-H GPP_D
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_C_PAD_MAX},   //TGL PCH-H GPP_C
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_S_PAD_MAX},   //TGL PCH-H GPP_S
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_G_PAD_MAX},   //TGL PCH-H GPP_G
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_VGPIO_PAD_MAX},   //TGL PCH-H vGPIO
  {PID_GPIOCOM2, R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_PAD_OWN,      R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_HOSTSW_OWN,      R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_GPI_IS,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_GPI_IE,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_GPI_GPE_STS,     R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_GPI_GPE_EN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_SMI_STS,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_SMI_EN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_NMI_STS,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_NMI_EN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_PADCFGLOCK,      R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_PADCFGLOCKTX,      R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_PADCFG_OFFSET,      GPIO_VER2_PCH_H_GPIO_GPD_PAD_MAX},     //TGL PCH-H GPD
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_E_PAD_MAX},   //TGL PCH-H GPP_E
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_F_PAD_MAX},   //TGL PCH-H GPP_F
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_PAD_OWN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_HOSTSW_OWN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_GPI_IS,R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_GPI_GPE_STS, R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_GPI_GPE_EN,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_SMI_STS,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_SMI_EN,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_NMI_STS,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_NMI_EN,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_PADCFGLOCK,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_PADCFGLOCKTX,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_PADCFG_OFFSET,  GPIO_VER2_PCH_H_GPIO_VGPIO_3_PAD_MAX}, //TGL PCH-H VGPIO_3
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_H_PAD_MAX},   //TGL PCH-H GPP_H
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_J_PAD_MAX},   //TGL PCH-H GPP_J
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_K_PAD_MAX},   //TGL PCH-H GPP_K
  {PID_GPIOCOM5, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_I_PAD_MAX},   //TGL PCH-H GPP_I
  {PID_GPIOCOM5, R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_PAD_OWN,     R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_HOSTSW_OWN,     R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_GPI_IS,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_GPI_IE,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_GPI_GPE_STS,    R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_GPI_GPE_EN,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_SMI_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_SMI_EN,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_NMI_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_NMI_EN,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_PADCFGLOCK,     R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_PADCFGLOCKTX,     R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_PADCFG_OFFSET,     GPIO_VER2_PCH_H_GPIO_JTAG_PAD_MAX},    //TGL PCH-H JTAG
  {PID_GPIOCOM5, R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_PAD_OWN,      R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_HOSTSW_OWN,      R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_GPI_IS,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_GPI_IE,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_GPI_GPE_STS,     R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_GPI_GPE_EN,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_SMI_STS,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_SMI_EN,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_NMI_STS,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_NMI_EN,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_PADCFGLOCK,      R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_PADCFGLOCKTX,      R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_PADCFG_OFFSET,      GPIO_VER2_PCH_H_GPIO_CPU_PAD_MAX}      //TGL PCH-H CPU
};

GLOBAL_REMOVE_IF_UNREFERENCED GPIO_GROUP_INFO mPchKGpioGroupInfo[] = {
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_PAD_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_HOSTSW_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_GPI_IS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_GPI_IE, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_GPI_GPE_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_PADCFGLOCK,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_PADCFGLOCKTX,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_PADCFG_OFFSET,  GPIO_VER2_PCH_K_GPIO_GPP_A_PAD_MAX},   //TGL PCH-K GPP_A
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_PAD_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_HOSTSW_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_GPI_IS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_GPI_IE, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_GPI_GPE_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_GPI_GPE_EN, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_SMI_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_SMI_EN, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_NMI_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_NMI_EN, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_PADCFGLOCK,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_PADCFGLOCKTX,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_PADCFG_OFFSET,  GPIO_VER2_PCH_K_GPIO_GPP_B_PAD_MAX},   //TGL PCH-K GPP_B
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_PAD_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_HOSTSW_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_GPI_IS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_GPI_IE, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_GPI_GPE_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_PADCFGLOCK,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_PADCFGLOCKTX,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_PADCFG_OFFSET,  GPIO_VER2_PCH_K_GPIO_GPP_C_PAD_MAX},   //TGL PCH-K GPP_C
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_PAD_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_HOSTSW_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_GPI_IS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_GPI_IE, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_GPI_GPE_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_GPI_GPE_EN, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_SMI_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_SMI_EN, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_NMI_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_NMI_EN, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_PADCFGLOCK,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_PADCFGLOCKTX,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_PADCFG_OFFSET,  GPIO_VER2_PCH_K_GPIO_GPP_D_PAD_MAX},   //TGL PCH-K GPP_D
  {PID_GPIOCOM2, R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_PAD_OWN,    R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_HOSTSW_OWN,    R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_GPI_IS,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_GPI_IE,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_GPI_GPE_STS,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_GPI_GPE_EN,   NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_PADCFGLOCK,    R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_PADCFGLOCKTX,     R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_PADCFG_OFFSET,    GPIO_VER2_PCH_K_GPIO_GPD_PAD_MAX},     //TGL PCH-K GPD
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_K_GPIO_PCR_JTAG_PAD_OWN,   R_GPIO_VER2_PCH_K_GPIO_PCR_JTAG_HOSTSW_OWN,   NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,              NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          R_GPIO_VER2_PCH_K_GPIO_PCR_JTAG_PADCFGLOCK,   R_GPIO_VER2_PCH_K_GPIO_PCR_JTAG_PADCFGLOCKTX,    R_GPIO_VER2_PCH_K_GPIO_PCR_JTAG_PADCFG_OFFSET,   GPIO_VER2_PCH_K_GPIO_JTAG_PAD_MAX},    //TGL PCH-K JTAG
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_K_GPIO_PCR_CPU_PAD_OWN,    R_GPIO_VER2_PCH_K_GPIO_PCR_CPU_HOSTSW_OWN,    NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,              NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          R_GPIO_VER2_PCH_K_GPIO_PCR_CPU_PADCFGLOCK,    R_GPIO_VER2_PCH_K_GPIO_PCR_CPU_PADCFGLOCKTX,     R_GPIO_VER2_PCH_K_GPIO_PCR_CPU_PADCFG_OFFSET,    GPIO_VER2_PCH_K_GPIO_CPU_PAD_MAX},     //TGL PCH-K CPU
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_K_GPIO_PCR_VGPIO_3_PAD_OWN,R_GPIO_VER2_PCH_K_GPIO_PCR_VGPIO_3_HOSTSW_OWN,NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,              NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          R_GPIO_VER2_PCH_K_GPIO_PCR_VGPIO_3_PADCFGLOCK,R_GPIO_VER2_PCH_K_GPIO_PCR_VGPIO_3_PADCFGLOCKTX, R_GPIO_VER2_PCH_K_GPIO_PCR_VGPIO_3_PADCFG_OFFSET,GPIO_VER2_PCH_K_GPIO_VGPIO_3_PAD_MAX}, //TGL PCH-K VGPIO_3
};

GLOBAL_REMOVE_IF_UNREFERENCED PCH_SBI_PID mGpioComSbiIds[] =
{
  PID_GPIOCOM0, PID_GPIOCOM1, PID_GPIOCOM2, PID_GPIOCOM3, PID_GPIOCOM4, PID_GPIOCOM5
};

GLOBAL_REMOVE_IF_UNREFERENCED GPIO_GROUP_TO_GPE_MAPPING mPchLpGpioGroupToGpeMapping[] = {
    {GPIO_VER2_LP_GROUP_GPP_B,   0, V_TGL_PCH_LP_PMC_PWRM_GPIO_CFG_GPP_B,  V_GPIO_VER2_PCH_LP_GPIO_PCR_MISCCFG_GPE0_GPP_B},
    {GPIO_VER2_LP_GROUP_GPP_T,   0, V_TGL_PCH_LP_PMC_PWRM_GPIO_CFG_GPP_T,  V_GPIO_VER2_PCH_LP_GPIO_PCR_MISCCFG_GPE0_GPP_T},
    {GPIO_VER2_LP_GROUP_GPP_A,   0, V_TGL_PCH_LP_PMC_PWRM_GPIO_CFG_GPP_A,  V_GPIO_VER2_PCH_LP_GPIO_PCR_MISCCFG_GPE0_GPP_A},
    {GPIO_VER2_LP_GROUP_GPP_R,   0, V_TGL_PCH_LP_PMC_PWRM_GPIO_CFG_GPP_R,  V_GPIO_VER2_PCH_LP_GPIO_PCR_MISCCFG_GPE0_GPP_R},
    {GPIO_VER2_LP_GROUP_GPD,     0, V_TGL_PCH_LP_PMC_PWRM_GPIO_CFG_GPD,    V_GPIO_VER2_PCH_LP_GPIO_PCR_MISCCFG_GPE0_GPD},
    {GPIO_VER2_LP_GROUP_GPP_S,   0, V_TGL_PCH_LP_PMC_PWRM_GPIO_CFG_GPP_S,  V_GPIO_VER2_PCH_LP_GPIO_PCR_MISCCFG_GPE0_GPP_S},
    {GPIO_VER2_LP_GROUP_GPP_H,   0, V_TGL_PCH_LP_PMC_PWRM_GPIO_CFG_GPP_H,  V_GPIO_VER2_PCH_LP_GPIO_PCR_MISCCFG_GPE0_GPP_H},
    {GPIO_VER2_LP_GROUP_GPP_D,   0, V_TGL_PCH_LP_PMC_PWRM_GPIO_CFG_GPP_D,  V_GPIO_VER2_PCH_LP_GPIO_PCR_MISCCFG_GPE0_GPP_D},
    {GPIO_VER2_LP_GROUP_GPP_U,   0, V_TGL_PCH_LP_PMC_PWRM_GPIO_CFG_GPP_U,  V_GPIO_VER2_PCH_LP_GPIO_PCR_MISCCFG_GPE0_GPP_U},
    {GPIO_VER2_LP_GROUP_VGPIO,   0, V_TGL_PCH_LP_PMC_PWRM_GPIO_CFG_VGPIO,  V_GPIO_VER2_PCH_LP_GPIO_PCR_MISCCFG_GPE0_VGPIO},
    {GPIO_VER2_LP_GROUP_GPP_C,   0, V_TGL_PCH_LP_PMC_PWRM_GPIO_CFG_GPP_C,  V_GPIO_VER2_PCH_LP_GPIO_PCR_MISCCFG_GPE0_GPP_C},
    {GPIO_VER2_LP_GROUP_GPP_F,   0, V_TGL_PCH_LP_PMC_PWRM_GPIO_CFG_GPP_F,  V_GPIO_VER2_PCH_LP_GPIO_PCR_MISCCFG_GPE0_GPP_F},
    {GPIO_VER2_LP_GROUP_GPP_E,   0, V_TGL_PCH_LP_PMC_PWRM_GPIO_CFG_GPP_E,  V_GPIO_VER2_PCH_LP_GPIO_PCR_MISCCFG_GPE0_GPP_E}
};

GLOBAL_REMOVE_IF_UNREFERENCED GPIO_GROUP_TO_GPE_MAPPING mPchHGpioGroupToGpeMapping[] = {
  {GPIO_VER2_H_GROUP_GPD,   0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPD,   V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPD},
  {GPIO_VER2_H_GROUP_GPP_A, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPP_A, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPP_A},
  {GPIO_VER2_H_GROUP_GPP_R, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPP_R, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPP_R},
  {GPIO_VER2_H_GROUP_GPP_B, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPP_B, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPP_B},
  {GPIO_VER2_H_GROUP_GPP_D, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPP_D, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPP_D},
  {GPIO_VER2_H_GROUP_GPP_C, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPP_C, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPP_C},
  {GPIO_VER2_H_GROUP_GPP_S, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPP_S, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPP_S},
  {GPIO_VER2_H_GROUP_GPP_G, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPP_G, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPP_G},
  {GPIO_VER2_H_GROUP_VGPIO, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_VGPIO, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_VGPIO},
  {GPIO_VER2_H_GROUP_GPP_E, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPP_E, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPP_E},
  {GPIO_VER2_H_GROUP_GPP_F, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPP_F, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPP_F},
  {GPIO_VER2_H_GROUP_GPP_H, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPP_H, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPP_H},
  {GPIO_VER2_H_GROUP_GPP_K, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPP_K, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPP_K},
  {GPIO_VER2_H_GROUP_GPP_J, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPP_J, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPP_J},
  {GPIO_VER2_H_GROUP_GPP_I, 0, V_TGL_PCH_H_PMC_PWRM_GPIO_CFG_GPP_I, V_GPIO_VER2_PCH_H_GPIO_PCR_MISCCFG_GPE0_GPP_I}
};

GLOBAL_REMOVE_IF_UNREFERENCED GPIO_PAD mPchLpTypeCSbuGpioPad[] =
{
  GPIO_VER2_LP_GPP_E18, // BSSB_LS0_RX
  GPIO_VER2_LP_GPP_E19, // BSSB_LS0_TX
  GPIO_VER2_LP_GPP_E20, // BSSB_LS1_RX
  GPIO_VER2_LP_GPP_E21, // BSSB_LS1_TX
  GPIO_VER2_LP_GPP_D9,  // BSSB_LS2_RX
  GPIO_VER2_LP_GPP_D10, // BSSB_LS2_TX
  GPIO_VER2_LP_GPP_D11, // BSSB_LS3_RX
  GPIO_VER2_LP_GPP_D12  // BSSB_LS3_TX
};

//
// GPIO_PAD Fileds
//
typedef union {
  struct {
    UINT32    PadNum      :16;
    UINT32    GrpIdx      :8;
    UINT32    ChipsetId   :4;
    UINT32    Rsvd        :4;
  } PadField;
  UINT32      Pad;
} PAD_INFO;

//
// GPIO_CFG_DATA DW1 fields
//
typedef struct {
  UINT32    Rsvd1       :16;
  UINT32    PadNum      :8;
  UINT32    GrpIdx      :5;
  UINT32    Rsvd2       :3;
} GPIO_CFG_DATA_DW1;


// GPIO group table to convert from alphabet group index to pad group ID
CONST UINT8 mPchGpioGroup[2][26] = {
  { // PCH-LP
    /*A     B     C     D     E     F     G     H     I     J     K     L     M      */
    0x02, 0x00, 0x0B, 0x08, 0x0E, 0x0C, 0xFF, 0x07, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF,
    /*N     O     P     Q     R     S     T     U     V     W     X     Y     Z(GPD) */
    0xFF, 0xFF, 0xFF, 0xFF, 0x03, 0x06, 0x01, 0x09, 0xFF, 0xFF, 0xFF, 0xFF, 0x05
  },
  { // PCH-H
    /*A     B     C     D     E     F     G     H     I     J     K     L     M      */
    0x00, 0x02, 0x05, 0x04, 0x0A, 0x0B, 0x07, 0x0D, 0x10, 0x0E, 0x0F, 0xFF, 0xFF,
    /*N     O     P     Q     R     S     T     U     V     W     X     Y     Z(GPD) */
    0xFF, 0xFF, 0xFF, 0xFF, 0x01, 0x06, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0x09,
  }
};

/**
  This function gets Group to GPE0 configuration

  @param[out] GpeDw0Value       GPIO Group to GPE_DW0 assignment
  @param[out] GpeDw1Value       GPIO Group to GPE_DW1 assignment
  @param[out] GpeDw2Value       GPIO Group to GPE_DW2 assignment
**/
VOID
EFIAPI
PmcGetGpioGpe (
  OUT UINT32    *GpeDw0Value,
  OUT UINT32    *GpeDw1Value,
  OUT UINT32    *GpeDw2Value
  )
{
  UINT32 Data32;

  Data32 = MmioRead32 ((UINTN) (PCH_PWRM_BASE_ADDRESS + R_CNL_PCH_PWRM_GPIO_CFG));

  *GpeDw0Value = ((Data32 & B_PCH_PWRM_GPIO_CFG_GPE0_DW0) >> N_PCH_PWRM_GPIO_CFG_GPE0_DW0);
  *GpeDw1Value = ((Data32 & B_PCH_PWRM_GPIO_CFG_GPE0_DW1) >> N_PCH_PWRM_GPIO_CFG_GPE0_DW1);
  *GpeDw2Value = ((Data32 & B_PCH_PWRM_GPIO_CFG_GPE0_DW2) >> N_PCH_PWRM_GPIO_CFG_GPE0_DW2);

}


/**
  Return opcode supported for writing to GPIO lock unlock register

  @retval UINT8   Lock Opcode
**/
UINT8
EFIAPI
GpioGetLockOpcode (
  VOID
  )
{
  return GpioLockUnlock;
}


/**
  This internal procedure will check if group is within DeepSleepWell.

  @param[in]  Group               GPIO Group

  @retval GroupWell               TRUE:  This is DSW Group
                                  FALSE: This is not DSW Group
**/
BOOLEAN
EFIAPI
GpioIsDswGroup (
  IN  GPIO_GROUP         Group
  )
{
  if ((Group == GPIO_VER2_LP_GROUP_GPD) ||
      (Group == GPIO_VER2_H_GROUP_GPD)) {
    return TRUE;
  } else {
    return FALSE;
  }
}


/**
  This procedure will retrieve address and length of GPIO info table

  @param[out]  GpioGroupInfoTableLength   Length of GPIO group table

  @retval Pointer to GPIO group table

**/
CONST GPIO_GROUP_INFO*
EFIAPI
GpioGetGroupInfoTable (
  OUT UINT32              *GpioGroupInfoTableLength
  )
{
  if (IsPchLp ()) {
    *GpioGroupInfoTableLength = ARRAY_SIZE (mPchLpGpioGroupInfo);
    return mPchLpGpioGroupInfo;
  } else if (IsPchH ()) {
    *GpioGroupInfoTableLength = ARRAY_SIZE (mPchHGpioGroupInfo);
    return mPchHGpioGroupInfo;
  } else {
    *GpioGroupInfoTableLength = ARRAY_SIZE (mPchKGpioGroupInfo);
    return mPchKGpioGroupInfo;
  }
}


/**
  Get GPIO Chipset ID specific to PCH generation and series

  @retval PCH Chipset ID
**/
UINT32
EFIAPI
GpioGetThisChipsetId (
  VOID
  )
{
  if (IsPchLp ()) {
    return GPIO_VER2_LP_CHIPSET_ID;
  } else if (IsPchH ()) {
    return GPIO_VER2_H_CHIPSET_ID;
  } else {
    return GPIO_VER2_K_CHIPSET_ID;
  }
}


/**
  Get information for GPIO Group required to program GPIO and PMC for desired 1-Tier GPE mapping

  @param[out] GpioGroupToGpeMapping        Table with GPIO Group to GPE mapping
  @param[out] GpioGroupToGpeMappingLength  GPIO Group to GPE mapping table length
**/
VOID
EFIAPI
GpioGetGroupToGpeMapping (
  OUT GPIO_GROUP_TO_GPE_MAPPING  **GpioGroupToGpeMapping,
  OUT UINT32                     *GpioGroupToGpeMappingLength
  )
{
  if (IsPchLp ()) {
    *GpioGroupToGpeMapping = mPchLpGpioGroupToGpeMapping;
    *GpioGroupToGpeMappingLength = ARRAY_SIZE (mPchLpGpioGroupToGpeMapping);
  } else {
    *GpioGroupToGpeMapping = mPchHGpioGroupToGpeMapping;
    *GpioGroupToGpeMappingLength = ARRAY_SIZE (mPchHGpioGroupToGpeMapping);
  }
}


/**
  This function provides GPIO Community PortIDs

  @param[out] NativePinsTable                Table with GPIO COMMx SBI PortIDs

  @retval     Number of communities
**/
UINT32
EFIAPI
GpioGetComSbiPortIds (
  OUT GPIO_PCH_SBI_PID    **GpioComSbiIds
  )
{
  *GpioComSbiIds = mGpioComSbiIds;
  return ARRAY_SIZE (mGpioComSbiIds);
}


/**
  Get PCH PCR Address for this Register

  @param[in] Pid                        Port ID of the SBI message
  @param[in] Offset                     Offset of the Cfg Regsiter

  @retval UINT32                        Pch Pcr Address to access this register
**/
UINT32
EFIAPI
GetPchPcrAddress (
  IN     GPIO_PCH_SBI_PID               Pid,
  IN     UINT32                         Offset
  )
{
  return PCH_PCR_ADDRESS (Pid, Offset);
}


/**
**/
GPIO_PAD*
EFIAPI
GpioGetTypeCSbuGpioPad (
  IN OUT   UINT32      *TableLength
)
{
 if (IsPchLp()) {
   *TableLength = ARRAY_SIZE(mPchLpTypeCSbuGpioPad);
   return mPchLpTypeCSbuGpioPad;
 } else {
   return NULL;
 }
}

/**
  Get GPIO PCR Pad Cfg Offset

  @retval PAD CFG Offset
**/
UINT8
EFIAPI
GpioGetPcrPadCfgOffset(
  VOID
  )
{
  return S_GPIO_PCR_PADCFG;
}


/**
  This procedure will return GpioPad from Group and PadNumber

  @param[in] Group              GPIO group
  @param[in] PadNumber          GPIO PadNumber

  @retval GpioPad               GpioPad
**/
GPIO_PAD
EFIAPI
GpioGetGpioPadFromGroupAndPadNumber (
  IN GPIO_GROUP      Group,
  IN UINT32          PadNumber
  )
{
  return GPIO_PAD_DEF (Group,PadNumber);
}


/**
  This procedure will return GpioPad from GroupIndex and PadNumber

  @param[in] GroupIndex         GPIO GroupIndex
  @param[in] PadNumber          GPIO PadNumber

  @retval GpioPad               GpioPad
**/
GPIO_PAD
EFIAPI
GpioGetGpioPadFromGroupIndexAndPadNumber (
  IN UINT32          GroupIndex,
  IN UINT32          PadNumber
  )
{
  GPIO_GROUP Group;

  Group = GPIO_GROUP_DEF (GroupIndex, GpioGetThisChipsetId ());
  return GPIO_PAD_DEF (Group, PadNumber);
}


/**
  This procedure will get group from group index (0 based)

  @param[in] GroupIndex        Group Index

  @retval GpioGroup            Gpio Group
**/
GPIO_GROUP
EFIAPI
GpioGetGroupFromGroupIndex (
  IN UINT32        GroupIndex
  )
{
  return GPIO_GROUP_DEF (GroupIndex, GpioGetThisChipsetId ());
}


/**
  This procedure will get group index (0 based) from group

  @param[in] GpioGroup        Gpio Group

  @retval Value               Group Index
**/
UINT32
EFIAPI
GpioGetGroupIndexFromGroup (
  IN GPIO_GROUP        GpioGroup
  )
{
  return (UINT32) GPIO_GET_GROUP_INDEX (GpioGroup);
}



/**
  This procedure will get group number

  @param[in] GpioPad          Gpio Pad

  @retval Value               Group number
**/
GPIO_GROUP
EFIAPI
GpioGetGroupFromGpioPad (
  IN GPIO_PAD         GpioPad
  )
{
  return GPIO_GET_GROUP_FROM_PAD (GpioPad);
}


/**
  This procedure will get group index (0 based)

  @param[in] GpioPad          Gpio Pad

  @retval Value               Group Index
**/
UINT32
EFIAPI
GpioGetGroupIndexFromGpioPad (
  IN GPIO_PAD        GpioPad
  )
{
  return (UINT32) GPIO_GET_GROUP_INDEX_FROM_PAD (GpioPad);
}


/**
  This procedure will get pad number (0 based) from Gpio Pad

  @param[in] GpioPad          Gpio Pad

  @retval Value               Pad Number
**/
UINT32
EFIAPI
GpioGetPadNumberFromGpioPad (
  IN GPIO_PAD        GpioPad
  )
{
  return (UINT32) GPIO_GET_PAD_NUMBER (GpioPad);
}

/**
  This procedure will get Chipset ID from Gpio Pad

  @param[in] GpioPad          Gpio Pad

  @retval Value               PCH Chipset ID
**/
UINT32
EFIAPI
GpioGetChipsetIdFromGpioPad (
  IN GPIO_PAD        GpioPad
  )
{
  return (UINT32) GPIO_GET_CHIPSET_ID (GpioPad);
}

/**
  Convert GPIO group and pin number into GPIO pad.

  @param[in]  Group         Alphabet based GPIO group index.
  @param[in]  Pin           GPIO pin number.

  @retval                   GPIO pad, 0 indicates invalid pad.
**/
UINT32
GpioGroupPinToPad (
  IN UINT32     Group,
  IN UINT32     Pin
  )
{
  UINT8    GroupId;
  UINT32   GpioPad;
  UINT32   Index;
  UINT8    PchSku;

  if ((Group >= sizeof(mPchGpioGroup[0])) || (Pin >= 24)) {
    return 0;
  }

  PchSku = GetSocSku () & 0xFF;
  if (PchSku == PCH_LP) {
    Index   = 0;
    GpioPad = GPIO_VER2_LP_GPP_B0;
  } else if (PchSku == PCH_H) {
    Index   = 1;
    if (Group == 0) {
      GpioPad = GPIO_VER2_H_GPP_A0;
    } else {
      GpioPad = GPIO_VER2_H_SPI0_IO_2;
    }
  } else {
    return 0;
  }

  GroupId  = mPchGpioGroup[Index][Group];
  if (GroupId == 0xFF) {
    return 0;
  }

  GpioPad += ((GroupId << 16) + Pin);
  return GpioPad;
}

/**
  This procedure will get Gpio Pad from Cfg Dword

  @param[in]  GpioItem         Pointer to the Gpio Cfg Data Item
  @param[out] GpioPad          Gpio Pad
**/
VOID
EFIAPI
GpioGetGpioPadFromCfgDw (
  IN  UINT32        *GpioItem,
  OUT GPIO_PAD      *GpioPad
  )
{
  GPIO_CFG_DATA_DW1    *Dw1;
  PAD_INFO              PadInfo;
  UINT8                 GrpIdx;
  UINT8                 NewGrpIdx;
  UINT8                 PchSku;
  UINT8                 PadOffset;

  Dw1 = (GPIO_CFG_DATA_DW1 *) (&GpioItem[1]);

  PadOffset = 0;
  NewGrpIdx = 0xFF;
  PchSku = GetSocSku () & 0xFF;
  GrpIdx = (UINT8) Dw1->GrpIdx;
  if (GrpIdx < sizeof(mPchGpioGroup[0])) {
    if (PchSku == PCH_LP) {
      NewGrpIdx = mPchGpioGroup[0][GrpIdx];
    } else if (PchSku == PCH_H) {
      NewGrpIdx = mPchGpioGroup[1][GrpIdx];
      if (GrpIdx == 0) {
        PadOffset = 8;
      }
    }
  }
  if (NewGrpIdx == 0xFF) {
    DEBUG ((DEBUG_INFO, "Invalid GPIO GrpIdx for SOC SKU %02X !", GrpIdx, PchSku));
  }

  PadInfo.Pad = 0;
  PadInfo.PadField.GrpIdx    = NewGrpIdx;
  PadInfo.PadField.PadNum    = (UINT16) Dw1->PadNum + PadOffset;
  PadInfo.PadField.ChipsetId = GpioGetThisChipsetId ();
  *GpioPad = PadInfo.Pad;

  //
  // Remove PadInfo data from DW1
  //
  Dw1->PadNum = 0;
  Dw1->GrpIdx = 0;
}
