# Clock_up_down_counter

ğŸ“Œ DescripciÃ³n

Este proyecto implementa un sistema en Verilog para un reloj digital con control de conteo hacia adelante o hacia atrÃ¡s, utilizando switches de la FPGA. El reloj muestra segundos, minutos y horas en displays de 7 segmentos. AdemÃ¡s, cuenta con un switch de reset y un switch de pausa (enable).

âš™ï¸ Requisitos
1.- Quartus Prime (Intel FPGA) 2.- FPGA compatible 3.- Cable USB Blaster para programaciÃ³n 4.- Programa

ğŸ“‚ Estructura del Proyecto

â”‚â”€â”€ top_level_counter.v  
â”‚â”€â”€ up_down_counter.v  
â”‚â”€â”€ clk_divider.v   
â”‚â”€â”€ Decodificador_BCD.v  
â”‚â”€â”€ Decoder.v 
â”‚â”€â”€ debouncer.v 
â”‚â”€â”€ counter_debouncer.v  
â”‚â”€â”€ README.md 
