#FIG 3.2  Produced by xfig version 3.2.5c
Landscape
Center
Metric
A4      
100.00
Single
-2
1200 2
6 450 450 1530 1260
6 450 450 990 720
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 450 450 990 450 990 720 450 720 450 450
4 1 0 50 -1 16 6 0.0000 4 75 540 720 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 360 720 675 logique\001
-6
6 990 450 1530 720
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 990 450 1530 450 1530 720 990 720 990 450
4 1 0 50 -1 16 6 0.0000 4 75 540 1260 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 360 1260 675 logique\001
-6
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 450 720 1530 720 1530 990 450 990 450 720
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 450 990 1530 990 1530 1260 450 1260 450 990
4 1 0 50 -1 16 6 0.0000 4 75 600 990 900 cache L1/L2\001
4 1 0 50 -1 16 6 0.0000 4 75 915 990 1170 moteur d'ex\351cution\001
-6
6 1530 450 2610 1260
6 1530 450 2070 720
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 1530 450 2070 450 2070 720 1530 720 1530 450
4 1 0 50 -1 16 6 0.0000 4 75 540 1800 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 360 1800 675 logique\001
-6
6 2070 450 2610 720
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 2070 450 2610 450 2610 720 2070 720 2070 450
4 1 0 50 -1 16 6 0.0000 4 75 540 2340 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 360 2340 675 logique\001
-6
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 1530 720 2610 720 2610 990 1530 990 1530 720
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 1530 990 2610 990 2610 1260 1530 1260 1530 990
4 1 0 50 -1 16 6 0.0000 4 75 600 2070 900 cache L1/L2\001
4 1 0 50 -1 16 6 0.0000 4 75 915 2070 1170 moteur d'ex\351cution\001
-6
6 2610 450 3690 1260
6 2610 450 3150 720
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 2610 450 3150 450 3150 720 2610 720 2610 450
4 1 0 50 -1 16 6 0.0000 4 75 540 2880 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 360 2880 675 logique\001
-6
6 3150 450 3690 720
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 3150 450 3690 450 3690 720 3150 720 3150 450
4 1 0 50 -1 16 6 0.0000 4 75 540 3420 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 360 3420 675 logique\001
-6
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 2610 720 3690 720 3690 990 2610 990 2610 720
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 2610 990 3690 990 3690 1260 2610 1260 2610 990
4 1 0 50 -1 16 6 0.0000 4 75 600 3150 900 cache L1/L2\001
4 1 0 50 -1 16 6 0.0000 4 75 915 3150 1170 moteur d'ex\351cution\001
-6
6 3690 450 4770 1260
6 3690 450 4230 720
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 3690 450 4230 450 4230 720 3690 720 3690 450
4 1 0 50 -1 16 6 0.0000 4 75 540 3960 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 360 3960 675 logique\001
-6
6 4230 450 4770 720
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 4230 450 4770 450 4770 720 4230 720 4230 450
4 1 0 50 -1 16 6 0.0000 4 75 540 4500 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 360 4500 675 logique\001
-6
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 3690 720 4770 720 4770 990 3690 990 3690 720
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 3690 990 4770 990 4770 1260 3690 1260 3690 990
4 1 0 50 -1 16 6 0.0000 4 75 600 4230 900 cache L1/L2\001
4 1 0 50 -1 16 6 0.0000 4 75 915 4230 1170 moteur d'ex\351cution\001
-6
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 450 1260 4770 1260 4770 1530 450 1530 450 1260
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 450 1530 4770 1530 4770 1800 450 1800 450 1530
4 1 0 50 -1 16 6 0.0000 4 75 450 2610 1440 cache L3\001
4 1 0 50 -1 16 6 0.0000 4 75 2250 2610 1710 interface vers les bus et le contr\364leur m\351moire\001
