TimeQuest Timing Analyzer report for fifo
Tue Jun 13 10:51:50 2017
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'div'
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Hold: 'div'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'div'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'div'
 30. Slow 1200mV 0C Model Setup: 'clock'
 31. Slow 1200mV 0C Model Hold: 'clock'
 32. Slow 1200mV 0C Model Hold: 'div'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'div'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'div'
 46. Fast 1200mV 0C Model Setup: 'clock'
 47. Fast 1200mV 0C Model Hold: 'clock'
 48. Fast 1200mV 0C Model Hold: 'div'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'div'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; fifo                                                ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
; div        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 142.92 MHz ; 142.92 MHz      ; div        ;      ;
; 234.52 MHz ; 234.52 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; div   ; -5.997 ; -214.868           ;
; clock ; -3.264 ; -43.614            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.467 ; 0.000              ;
; div   ; 0.680 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; div   ; -3.201 ; -93.102                          ;
; clock ; -3.000 ; -40.175                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'div'                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.997 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.072      ; 7.070      ;
; -5.644 ; read_ptr[3]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.271      ; 6.963      ;
; -5.626 ; counter[3]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.265      ; 6.939      ;
; -5.625 ; counter[6]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.265      ; 6.938      ;
; -5.565 ; read_ptr[0]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.272      ; 6.885      ;
; -5.506 ; read_ptr[6]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.271      ; 6.825      ;
; -5.502 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[1]~reg0                                                                ; div          ; div         ; 1.000        ; 0.071      ; 6.574      ;
; -5.498 ; read_ptr[5]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.247      ; 6.793      ;
; -5.487 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; 0.071      ; 6.559      ;
; -5.481 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[4]~reg0                                                                ; div          ; div         ; 1.000        ; 0.083      ; 6.565      ;
; -5.463 ; read_ptr[1]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.271      ; 6.782      ;
; -5.456 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[5]~reg0                                                                ; div          ; div         ; 1.000        ; 0.071      ; 6.528      ;
; -5.440 ; read_ptr[2]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.271      ; 6.759      ;
; -5.436 ; read_ptr[3]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 6.356      ;
; -5.429 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[3]~reg0                                                                ; div          ; div         ; 1.000        ; 0.083      ; 6.513      ;
; -5.418 ; counter[3]                                                                          ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.087     ; 6.332      ;
; -5.417 ; counter[6]                                                                          ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.087     ; 6.331      ;
; -5.398 ; counter[4]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.265      ; 6.711      ;
; -5.357 ; read_ptr[0]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.080     ; 6.278      ;
; -5.298 ; read_ptr[6]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 6.218      ;
; -5.290 ; read_ptr[5]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.105     ; 6.186      ;
; -5.277 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[2]~reg0                                                                ; div          ; div         ; 1.000        ; 0.083      ; 6.361      ;
; -5.277 ; read_ptr[3]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 6.197      ;
; -5.262 ; counter[3]                                                                          ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.087     ; 6.176      ;
; -5.259 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.080     ; 6.180      ;
; -5.258 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.080     ; 6.179      ;
; -5.258 ; counter[6]                                                                          ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.087     ; 6.172      ;
; -5.255 ; read_ptr[1]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 6.175      ;
; -5.252 ; counter[5]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.265      ; 6.565      ;
; -5.244 ; ram_rtl_0_bypass[19]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.395      ; 6.640      ;
; -5.241 ; counter[3]                                                                          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.086     ; 6.156      ;
; -5.240 ; counter[3]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.086     ; 6.155      ;
; -5.240 ; counter[6]                                                                          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.086     ; 6.155      ;
; -5.239 ; counter[6]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.086     ; 6.154      ;
; -5.232 ; read_ptr[2]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 6.152      ;
; -5.198 ; read_ptr[0]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.080     ; 6.119      ;
; -5.190 ; counter[4]                                                                          ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.087     ; 6.104      ;
; -5.180 ; read_ptr[0]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.079     ; 6.102      ;
; -5.179 ; read_ptr[0]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.079     ; 6.101      ;
; -5.139 ; read_ptr[6]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 6.059      ;
; -5.131 ; read_ptr[5]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.105     ; 6.027      ;
; -5.130 ; write_ptr[1]                                                                        ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.420      ; 6.551      ;
; -5.121 ; read_ptr[6]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.080     ; 6.042      ;
; -5.120 ; read_ptr[6]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.080     ; 6.041      ;
; -5.113 ; read_ptr[5]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.104     ; 6.010      ;
; -5.112 ; read_ptr[5]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.104     ; 6.009      ;
; -5.109 ; write_ptr[1]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.272      ; 6.429      ;
; -5.096 ; read_ptr[1]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 6.016      ;
; -5.078 ; read_ptr[1]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.080     ; 5.999      ;
; -5.077 ; read_ptr[1]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.080     ; 5.998      ;
; -5.073 ; read_ptr[2]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.081     ; 5.993      ;
; -5.055 ; read_ptr[2]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.080     ; 5.976      ;
; -5.054 ; read_ptr[2]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.080     ; 5.975      ;
; -5.051 ; counter[4]                                                                          ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.087     ; 5.965      ;
; -5.046 ; counter[3]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.413      ; 6.460      ;
; -5.044 ; counter[5]                                                                          ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.087     ; 5.958      ;
; -5.033 ; counter[6]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.413      ; 6.447      ;
; -5.013 ; counter[4]                                                                          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.086     ; 5.928      ;
; -5.012 ; counter[4]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.086     ; 5.927      ;
; -5.011 ; write_ptr[0]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.272      ; 6.331      ;
; -5.003 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.395      ; 6.399      ;
; -4.985 ; counter[3]                                                                          ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.389      ; 6.375      ;
; -4.984 ; counter[6]                                                                          ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.389      ; 6.374      ;
; -4.964 ; write_ptr[3]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.272      ; 6.284      ;
; -4.956 ; read_ptr[3]                                                                         ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.057     ; 5.900      ;
; -4.938 ; counter[3]                                                                          ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.063     ; 5.876      ;
; -4.937 ; counter[6]                                                                          ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.063     ; 5.875      ;
; -4.924 ; read_ptr[0]                                                                         ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.396      ; 6.321      ;
; -4.922 ; counter[3]                                                                          ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 1.000        ; -0.086     ; 5.837      ;
; -4.919 ; counter[5]                                                                          ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.087     ; 5.833      ;
; -4.916 ; ram_rtl_0_bypass[10]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.419      ; 6.336      ;
; -4.909 ; counter[6]                                                                          ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 1.000        ; -0.086     ; 5.824      ;
; -4.905 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 1.000        ; -0.080     ; 5.826      ;
; -4.900 ; ram_rtl_0_bypass[8]                                                                 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.419      ; 6.320      ;
; -4.899 ; write_ptr[1]                                                                        ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.056     ; 5.844      ;
; -4.893 ; counter[3]                                                                          ; read_ptr[1]                                                                         ; div          ; div         ; 1.000        ; -0.086     ; 5.808      ;
; -4.893 ; counter[3]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.086     ; 5.808      ;
; -4.880 ; counter[0]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.265      ; 6.193      ;
; -4.880 ; counter[6]                                                                          ; read_ptr[1]                                                                         ; div          ; div         ; 1.000        ; -0.086     ; 5.795      ;
; -4.880 ; counter[6]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.086     ; 5.795      ;
; -4.877 ; read_ptr[0]                                                                         ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.056     ; 5.822      ;
; -4.867 ; counter[5]                                                                          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.086     ; 5.782      ;
; -4.866 ; counter[5]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.086     ; 5.781      ;
; -4.865 ; read_ptr[6]                                                                         ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.395      ; 6.261      ;
; -4.864 ; write_ptr[2]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.272      ; 6.184      ;
; -4.862 ; read_ptr[3]                                                                         ; read_ptr[1]                                                                         ; div          ; div         ; 1.000        ; -0.080     ; 5.783      ;
; -4.862 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.080     ; 5.783      ;
; -4.862 ; counter[3]                                                                          ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; 0.389      ; 6.252      ;
; -4.859 ; counter[3]                                                                          ; ram_rtl_0_bypass[13]                                                                ; div          ; div         ; 1.000        ; 0.389      ; 6.249      ;
; -4.857 ; read_ptr[5]                                                                         ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.371      ; 6.229      ;
; -4.849 ; counter[6]                                                                          ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; 0.389      ; 6.239      ;
; -4.846 ; counter[6]                                                                          ; ram_rtl_0_bypass[13]                                                                ; div          ; div         ; 1.000        ; 0.389      ; 6.236      ;
; -4.842 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; 0.395      ; 6.238      ;
; -4.840 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.081     ; 5.760      ;
; -4.839 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[13]                                                                ; div          ; div         ; 1.000        ; 0.395      ; 6.235      ;
; -4.835 ; counter[4]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.413      ; 6.249      ;
; -4.832 ; counter[5]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.413      ; 6.246      ;
; -4.826 ; read_ptr[0]                                                                         ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 1.000        ; -0.079     ; 5.748      ;
; -4.822 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 1.000        ; 0.395      ; 6.218      ;
; -4.822 ; read_ptr[1]                                                                         ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.395      ; 6.218      ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                             ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -3.264 ; clock_count[8]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 4.184      ;
; -3.262 ; clock_count[9]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 4.182      ;
; -3.215 ; clock_count[4]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 4.135      ;
; -3.159 ; clock_count[11] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 4.079      ;
; -3.148 ; clock_count[7]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 4.068      ;
; -3.134 ; clock_count[5]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 4.054      ;
; -3.013 ; clock_count[10] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.933      ;
; -2.843 ; clock_count[1]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.763      ;
; -2.841 ; clock_count[6]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.761      ;
; -2.833 ; clock_count[0]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.753      ;
; -2.814 ; clock_count[15] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.734      ;
; -2.800 ; clock_count[12] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.720      ;
; -2.727 ; clock_count[3]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.647      ;
; -2.688 ; clock_count[14] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.608      ;
; -2.582 ; clock_count[2]  ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.502      ;
; -2.521 ; clock_count[0]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.441      ;
; -2.505 ; clock_count[13] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.425      ;
; -2.492 ; clock_count[1]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.412      ;
; -2.463 ; clock_count[22] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.383      ;
; -2.462 ; clock_count[1]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.382      ;
; -2.433 ; clock_count[17] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.353      ;
; -2.432 ; clock_count[23] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.352      ;
; -2.418 ; clock_count[16] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.338      ;
; -2.417 ; clock_count[21] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.337      ;
; -2.397 ; clock_count[0]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.317      ;
; -2.375 ; clock_count[0]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.295      ;
; -2.372 ; clock_count[2]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.292      ;
; -2.348 ; clock_count[3]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.268      ;
; -2.346 ; clock_count[1]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.266      ;
; -2.318 ; clock_count[3]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.238      ;
; -2.316 ; clock_count[1]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.236      ;
; -2.307 ; clock_count[19] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.227      ;
; -2.256 ; clock_count[2]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.176      ;
; -2.251 ; clock_count[0]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.171      ;
; -2.247 ; clock_count[4]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.167      ;
; -2.229 ; clock_count[0]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.149      ;
; -2.226 ; clock_count[2]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.146      ;
; -2.203 ; clock_count[5]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.123      ;
; -2.202 ; clock_count[3]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.122      ;
; -2.200 ; clock_count[1]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.120      ;
; -2.173 ; clock_count[5]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.093      ;
; -2.172 ; clock_count[3]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.092      ;
; -2.170 ; clock_count[1]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.090      ;
; -2.124 ; clock_count[18] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.044      ;
; -2.123 ; clock_count[20] ; div             ; clock        ; clock       ; 1.000        ; -0.081     ; 3.043      ;
; -2.118 ; clock_count[4]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.038      ;
; -2.110 ; clock_count[2]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.030      ;
; -2.105 ; clock_count[0]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.025      ;
; -2.101 ; clock_count[4]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.021      ;
; -2.083 ; clock_count[0]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.003      ;
; -2.083 ; clock_count[6]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.003      ;
; -2.080 ; clock_count[2]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.000      ;
; -2.057 ; clock_count[5]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.977      ;
; -2.056 ; clock_count[3]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.976      ;
; -2.054 ; clock_count[1]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.974      ;
; -2.053 ; clock_count[7]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.973      ;
; -2.027 ; clock_count[5]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.947      ;
; -2.026 ; clock_count[3]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.946      ;
; -2.024 ; clock_count[1]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.944      ;
; -2.023 ; clock_count[7]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.943      ;
; -1.972 ; clock_count[4]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.892      ;
; -1.964 ; clock_count[2]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.884      ;
; -1.959 ; clock_count[0]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.879      ;
; -1.956 ; clock_count[6]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.876      ;
; -1.955 ; clock_count[4]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.875      ;
; -1.937 ; clock_count[0]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.857      ;
; -1.937 ; clock_count[6]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.857      ;
; -1.936 ; clock_count[8]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.856      ;
; -1.934 ; clock_count[2]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.854      ;
; -1.911 ; clock_count[5]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.831      ;
; -1.910 ; clock_count[3]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.830      ;
; -1.908 ; clock_count[1]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.828      ;
; -1.907 ; clock_count[9]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.827      ;
; -1.907 ; clock_count[7]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.827      ;
; -1.881 ; clock_count[5]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.801      ;
; -1.880 ; clock_count[3]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.800      ;
; -1.878 ; clock_count[1]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.798      ;
; -1.877 ; clock_count[9]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.797      ;
; -1.877 ; clock_count[7]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.797      ;
; -1.826 ; clock_count[4]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.746      ;
; -1.818 ; clock_count[2]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.738      ;
; -1.813 ; clock_count[0]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.733      ;
; -1.812 ; clock_count[8]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.732      ;
; -1.810 ; clock_count[6]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.730      ;
; -1.809 ; clock_count[4]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.729      ;
; -1.791 ; clock_count[0]  ; clock_count[13] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.711      ;
; -1.791 ; clock_count[6]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.711      ;
; -1.790 ; clock_count[10] ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.710      ;
; -1.790 ; clock_count[8]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.710      ;
; -1.788 ; clock_count[2]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.708      ;
; -1.765 ; clock_count[5]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.685      ;
; -1.764 ; clock_count[3]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.684      ;
; -1.762 ; clock_count[1]  ; clock_count[12] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.682      ;
; -1.761 ; clock_count[9]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.681      ;
; -1.761 ; clock_count[7]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.681      ;
; -1.758 ; clock_count[11] ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.678      ;
; -1.735 ; clock_count[5]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.655      ;
; -1.734 ; clock_count[3]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.654      ;
; -1.732 ; clock_count[1]  ; clock_count[13] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.652      ;
; -1.731 ; clock_count[9]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.081     ; 2.651      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                             ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.467 ; div             ; div             ; div          ; clock       ; 0.000        ; 2.603      ; 3.573      ;
; 0.742 ; clock_count[11] ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; clock_count[15] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; clock_count[9]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; clock_count[7]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; clock_count[17] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; clock_count[13] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; clock_count[1]  ; clock_count[1]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; clock_count[12] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; clock_count[5]  ; clock_count[5]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; clock_count[14] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; clock_count[10] ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; clock_count[8]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; clock_count[3]  ; clock_count[3]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; clock_count[2]  ; clock_count[2]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; clock_count[23] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; clock_count[21] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; clock_count[19] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; clock_count[18] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; clock_count[16] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; clock_count[6]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.749 ; clock_count[20] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.042      ;
; 0.765 ; clock_count[4]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.058      ;
; 0.770 ; clock_count[0]  ; clock_count[0]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.063      ;
; 0.859 ; div             ; div             ; div          ; clock       ; -0.500       ; 2.603      ; 3.465      ;
; 0.951 ; clock_count[22] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.244      ;
; 1.097 ; clock_count[11] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.390      ;
; 1.098 ; clock_count[13] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; clock_count[9]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; clock_count[7]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; clock_count[15] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; clock_count[1]  ; clock_count[2]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; clock_count[17] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; clock_count[5]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; clock_count[3]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; clock_count[19] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; clock_count[21] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.394      ;
; 1.106 ; clock_count[12] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.399      ;
; 1.107 ; clock_count[10] ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; clock_count[14] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; clock_count[8]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; clock_count[2]  ; clock_count[3]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; clock_count[6]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; clock_count[16] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; clock_count[0]  ; clock_count[1]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; clock_count[18] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.401      ;
; 1.110 ; clock_count[20] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.403      ;
; 1.115 ; clock_count[12] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; clock_count[10] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; clock_count[8]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; clock_count[14] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; clock_count[2]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; clock_count[6]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clock_count[0]  ; clock_count[2]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clock_count[16] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clock_count[18] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.410      ;
; 1.119 ; clock_count[20] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.412      ;
; 1.126 ; clock_count[4]  ; clock_count[5]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.419      ;
; 1.135 ; clock_count[4]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.428      ;
; 1.228 ; clock_count[11] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.521      ;
; 1.229 ; clock_count[9]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.522      ;
; 1.229 ; clock_count[13] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.522      ;
; 1.229 ; clock_count[7]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.522      ;
; 1.229 ; clock_count[15] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.522      ;
; 1.230 ; clock_count[1]  ; clock_count[3]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.523      ;
; 1.230 ; clock_count[5]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.523      ;
; 1.230 ; clock_count[17] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.523      ;
; 1.231 ; clock_count[3]  ; clock_count[5]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; clock_count[21] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.525      ;
; 1.232 ; clock_count[19] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.525      ;
; 1.237 ; clock_count[11] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.530      ;
; 1.238 ; clock_count[9]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.531      ;
; 1.238 ; clock_count[7]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.531      ;
; 1.238 ; clock_count[13] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.531      ;
; 1.238 ; clock_count[15] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.531      ;
; 1.239 ; clock_count[1]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.532      ;
; 1.239 ; clock_count[5]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.532      ;
; 1.239 ; clock_count[17] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; clock_count[3]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; clock_count[19] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.534      ;
; 1.246 ; clock_count[12] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; clock_count[10] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; clock_count[8]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; clock_count[14] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; clock_count[2]  ; clock_count[5]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; clock_count[6]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; clock_count[0]  ; clock_count[3]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; clock_count[16] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; clock_count[18] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.541      ;
; 1.250 ; clock_count[20] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.543      ;
; 1.255 ; clock_count[12] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; clock_count[10] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; clock_count[8]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; clock_count[14] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; clock_count[2]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; clock_count[6]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; clock_count[0]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; clock_count[16] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; clock_count[18] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.550      ;
; 1.266 ; clock_count[4]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.559      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'div'                                                                                                                                                        ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.680 ; write_ptr[6]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.505      ; 1.439      ;
; 0.719 ; write_ptr[6]         ; ram_rtl_0_bypass[20]                                                                ; div          ; div         ; 0.000        ; 0.081      ; 1.012      ;
; 0.753 ; counter[2]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.046      ;
; 0.755 ; counter[4]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.048      ;
; 0.755 ; counter[3]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.048      ;
; 0.756 ; counter[1]           ; counter[1]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.049      ;
; 0.757 ; counter[6]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.050      ;
; 0.757 ; counter[5]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.050      ;
; 0.771 ; counter[0]           ; counter[0]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.064      ;
; 0.822 ; write_ptr[3]         ; ram_rtl_0_bypass[14]                                                                ; div          ; div         ; 0.000        ; 0.081      ; 1.115      ;
; 0.833 ; write_ptr[5]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.506      ; 1.593      ;
; 0.875 ; write_ptr[0]         ; ram_rtl_0_bypass[8]                                                                 ; div          ; div         ; 0.000        ; 0.081      ; 1.168      ;
; 0.884 ; write_ptr[0]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.506      ; 1.644      ;
; 1.108 ; write_ptr[2]         ; ram_rtl_0_bypass[12]                                                                ; div          ; div         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; counter[1]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; counter[3]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; counter[5]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.402      ;
; 1.115 ; counter[0]           ; counter[1]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; counter[2]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.409      ;
; 1.118 ; counter[4]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; counter[0]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; counter[2]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.418      ;
; 1.127 ; counter[4]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.420      ;
; 1.144 ; write_ptr[2]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.506      ; 1.904      ;
; 1.152 ; read_ptr[4]          ; read_ptr[4]                                                                         ; div          ; div         ; 0.000        ; 0.082      ; 1.446      ;
; 1.163 ; write_ptr[1]         ; ram_rtl_0_bypass[10]                                                                ; div          ; div         ; 0.000        ; 0.081      ; 1.456      ;
; 1.239 ; counter[1]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.532      ;
; 1.239 ; counter[3]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.532      ;
; 1.248 ; counter[1]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; counter[3]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.541      ;
; 1.255 ; write_ptr[5]         ; ram_rtl_0_bypass[18]                                                                ; div          ; div         ; 0.000        ; 0.081      ; 1.548      ;
; 1.255 ; counter[0]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; counter[2]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.549      ;
; 1.264 ; counter[0]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; counter[2]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.558      ;
; 1.284 ; digitron_out[0]~reg0 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.101      ; 1.597      ;
; 1.313 ; counter[2]           ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.595      ; 2.120      ;
; 1.316 ; write_ptr[3]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.080      ; 1.608      ;
; 1.336 ; write_ptr[3]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.506      ; 2.096      ;
; 1.377 ; write_ptr[4]         ; ram_rtl_0_bypass[16]                                                                ; div          ; div         ; 0.000        ; 0.081      ; 1.670      ;
; 1.379 ; counter[1]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.672      ;
; 1.388 ; counter[1]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.681      ;
; 1.395 ; counter[0]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.688      ;
; 1.402 ; counter[2]           ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.607      ; 2.221      ;
; 1.404 ; counter[0]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.081      ; 1.697      ;
; 1.452 ; counter[1]           ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.595      ; 2.259      ;
; 1.541 ; counter[2]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.607      ; 2.360      ;
; 1.541 ; counter[1]           ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.607      ; 2.360      ;
; 1.546 ; counter[2]           ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.594      ; 2.352      ;
; 1.573 ; counter[2]           ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.594      ; 2.379      ;
; 1.573 ; counter[2]           ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.594      ; 2.379      ;
; 1.575 ; counter[2]           ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.607      ; 2.394      ;
; 1.607 ; write_ptr[6]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.080      ; 1.899      ;
; 1.627 ; ram_rtl_0_bypass[23] ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.142      ; 1.981      ;
; 1.656 ; write_ptr[4]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.506      ; 2.416      ;
; 1.676 ; counter[0]           ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.595      ; 2.483      ;
; 1.680 ; counter[1]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.607      ; 2.499      ;
; 1.685 ; counter[1]           ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.594      ; 2.491      ;
; 1.688 ; write_ptr[2]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.080      ; 1.980      ;
; 1.712 ; counter[1]           ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.594      ; 2.518      ;
; 1.712 ; counter[1]           ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.594      ; 2.518      ;
; 1.714 ; counter[1]           ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.607      ; 2.533      ;
; 1.730 ; write_ptr[5]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.023      ;
; 1.765 ; counter[0]           ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.607      ; 2.584      ;
; 1.767 ; ram_rtl_0_bypass[23] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.129      ; 2.108      ;
; 1.781 ; ram_rtl_0_bypass[23] ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.142      ; 2.135      ;
; 1.788 ; ram_rtl_0_bypass[23] ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.129      ; 2.129      ;
; 1.792 ; ram_rtl_0_bypass[23] ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.129      ; 2.133      ;
; 1.798 ; ram_rtl_0_bypass[23] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.142      ; 2.152      ;
; 1.806 ; write_ptr[1]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.080      ; 2.098      ;
; 1.829 ; write_ptr[0]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.080      ; 2.121      ;
; 1.870 ; write_ptr[3]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.163      ;
; 1.875 ; ram_rtl_0_bypass[25] ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.142      ; 2.229      ;
; 1.882 ; read_ptr[1]          ; read_ptr[1]                                                                         ; div          ; div         ; 0.000        ; 0.080      ; 2.174      ;
; 1.882 ; read_ptr[1]          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 0.000        ; 0.080      ; 2.174      ;
; 1.886 ; write_ptr[2]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.179      ;
; 1.895 ; ram_rtl_0_bypass[22] ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.142      ; 2.249      ;
; 1.904 ; counter[0]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.607      ; 2.723      ;
; 1.909 ; counter[0]           ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.594      ; 2.715      ;
; 1.936 ; counter[0]           ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.594      ; 2.742      ;
; 1.936 ; counter[0]           ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.594      ; 2.742      ;
; 1.937 ; ram_rtl_0_bypass[24] ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.142      ; 2.291      ;
; 1.938 ; counter[0]           ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.607      ; 2.757      ;
; 1.943 ; read_ptr[1]          ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 0.000        ; 0.080      ; 2.235      ;
; 1.949 ; ram_rtl_0_bypass[22] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.129      ; 2.290      ;
; 1.991 ; write_ptr[1]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.506      ; 2.751      ;
; 2.009 ; write_ptr[1]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.302      ;
; 2.014 ; ram_rtl_0_bypass[24] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.129      ; 2.355      ;
; 2.025 ; write_ptr[4]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.318      ;
; 2.027 ; write_ptr[0]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.081      ; 2.320      ;
; 2.033 ; counter[5]           ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.595      ; 2.840      ;
; 2.035 ; read_ptr[0]          ; read_ptr[0]                                                                         ; div          ; div         ; 0.000        ; 0.080      ; 2.327      ;
; 2.043 ; ram_rtl_0_bypass[25] ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.129      ; 2.384      ;
; 2.043 ; ram_rtl_0_bypass[25] ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.129      ; 2.384      ;
; 2.054 ; ram_rtl_0_bypass[25] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.142      ; 2.408      ;
; 2.058 ; ram_rtl_0_bypass[25] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.129      ; 2.399      ;
; 2.061 ; read_ptr[1]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.427      ; 2.742      ;
; 2.061 ; ram_rtl_0_bypass[22] ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.129      ; 2.402      ;
; 2.066 ; ram_rtl_0_bypass[22] ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.129      ; 2.407      ;
; 2.067 ; ram_rtl_0_bypass[25] ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.142      ; 2.421      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'div'                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[4]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[5]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[6]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[0]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[1]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[2]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[3]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[4]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[5]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[6]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[0]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[10]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[11]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[12]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[13]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[14]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[15]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[16]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[17]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[18]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[19]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[1]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[20]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[21]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[22]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[23]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[24]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[25]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[2]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[3]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[4]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[5]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[6]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[7]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[8]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[9]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[0]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[1]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[2]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[3]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[4]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[5]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[6]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[0]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[1]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[2]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[3]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[4]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[5]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[6]                                                                        ;
; 0.157  ; 0.392        ; 0.235          ; Low Pulse Width  ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.157  ; 0.392        ; 0.235          ; Low Pulse Width  ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.159  ; 0.394        ; 0.235          ; Low Pulse Width  ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.175  ; 0.410        ; 0.235          ; Low Pulse Width  ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[22]                                                                ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[23]                                                                ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[24]                                                                ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[25]                                                                ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[0]~reg0                                                                ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[2]~reg0                                                                ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[3]~reg0                                                                ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[4]~reg0                                                                ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[1]~reg0                                                                ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[5]~reg0                                                                ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; div   ; Rise       ; digitron_out[6]~reg0                                                                ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[13]                                                                ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[15]                                                                ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[17]                                                                ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[2]                                                                 ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[4]                                                                 ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[5]                                                                 ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[6]                                                                 ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[19]                                                                ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; div   ; Rise       ; read_ptr[5]                                                                         ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; div   ; Rise       ; read_ptr[4]                                                                         ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[0]                                                                          ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[1]                                                                          ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[2]                                                                          ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[3]                                                                          ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[4]                                                                          ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[5]                                                                          ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; div   ; Rise       ; counter[6]                                                                          ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[0]                                                                 ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[10]                                                                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[11]                                                                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[1]                                                                 ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[8]                                                                 ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[9]                                                                 ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; div   ; Rise       ; read_ptr[0]                                                                         ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; div   ; Rise       ; read_ptr[1]                                                                         ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; div   ; Rise       ; write_ptr[0]                                                                        ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; div   ; Rise       ; write_ptr[1]                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; div                 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[0]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[10]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[11]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[12]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[13]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[14]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[15]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[16]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[17]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[18]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[19]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[1]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[20]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[21]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[22]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[23]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[2]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[3]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[4]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[5]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[6]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[7]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[8]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_count[9]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; div                 ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[0]      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[10]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[11]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[12]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[13]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[14]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[15]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[16]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[17]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[18]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[19]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[1]      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[20]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[21]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[22]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[23]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[2]      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[3]      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[4]      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[5]      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[6]      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[7]      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[8]      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_count[9]      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; div                 ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[0]|clk  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[10]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[11]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[12]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[13]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[14]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[15]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[16]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[17]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[18]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[19]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[1]|clk  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[20]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[21]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[22]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[23]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[2]|clk  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[3]|clk  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[4]|clk  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[5]|clk  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[6]|clk  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[7]|clk  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[8]|clk  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[9]|clk  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; fifo_in[*]  ; div        ; 5.005 ; 5.149 ; Rise       ; div             ;
;  fifo_in[0] ; div        ; 4.495 ; 4.702 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; 5.005 ; 5.149 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 2.670 ; 2.823 ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 2.360 ; 2.489 ; Rise       ; div             ;
; read        ; div        ; 7.338 ; 7.599 ; Rise       ; div             ;
; reset       ; div        ; 4.221 ; 4.434 ; Rise       ; div             ;
; write       ; div        ; 5.037 ; 5.102 ; Rise       ; div             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; fifo_in[*]  ; div        ; 0.684  ; 0.512  ; Rise       ; div             ;
;  fifo_in[0] ; div        ; -1.420 ; -1.653 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; -2.182 ; -2.416 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 0.684  ; 0.512  ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 0.627  ; 0.506  ; Rise       ; div             ;
; read        ; div        ; -2.832 ; -3.046 ; Rise       ; div             ;
; reset       ; div        ; 0.126  ; -0.018 ; Rise       ; div             ;
; write       ; div        ; 0.710  ; 0.592  ; Rise       ; div             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; digitron_out[*]  ; div        ; 9.598  ; 9.818  ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 9.303  ; 9.057  ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 9.248  ; 9.264  ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 9.147  ; 9.360  ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 9.516  ; 9.818  ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 8.978  ; 9.244  ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 9.216  ; 9.463  ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 9.598  ; 9.754  ; Rise       ; div             ;
; fifo_empty       ; div        ; 9.850  ; 9.524  ; Rise       ; div             ;
; fifo_full        ; div        ; 10.598 ; 10.558 ; Rise       ; div             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; digitron_out[*]  ; div        ; 8.622 ; 8.702 ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 8.939 ; 8.702 ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 8.885 ; 8.901 ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 8.787 ; 8.993 ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 9.143 ; 9.435 ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 8.622 ; 8.879 ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 8.855 ; 9.094 ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 9.217 ; 9.369 ; Rise       ; div             ;
; fifo_empty       ; div        ; 8.420 ; 8.071 ; Rise       ; div             ;
; fifo_full        ; div        ; 9.457 ; 9.350 ; Rise       ; div             ;
+------------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 154.23 MHz ; 154.23 MHz      ; div        ;      ;
; 245.34 MHz ; 245.34 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; div   ; -5.484 ; -195.427          ;
; clock ; -3.076 ; -36.601           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.482 ; 0.000             ;
; div   ; 0.632 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; div   ; -3.201 ; -93.102                         ;
; clock ; -3.000 ; -40.175                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'div'                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.484 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.091      ; 6.577      ;
; -5.232 ; counter[3]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.234      ; 6.505      ;
; -5.229 ; counter[6]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.234      ; 6.502      ;
; -5.221 ; read_ptr[3]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.239      ; 6.499      ;
; -5.134 ; read_ptr[0]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.240      ; 6.413      ;
; -5.097 ; read_ptr[5]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.217      ; 6.353      ;
; -5.093 ; read_ptr[6]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.239      ; 6.371      ;
; -5.044 ; read_ptr[1]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.238      ; 6.321      ;
; -5.028 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[1]~reg0                                                                ; div          ; div         ; 1.000        ; 0.091      ; 6.121      ;
; -5.027 ; read_ptr[2]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.239      ; 6.305      ;
; -5.017 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; 0.091      ; 6.110      ;
; -5.014 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[4]~reg0                                                                ; div          ; div         ; 1.000        ; 0.101      ; 6.117      ;
; -5.014 ; counter[4]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.234      ; 6.287      ;
; -5.003 ; counter[3]                                                                          ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.077     ; 5.928      ;
; -5.000 ; counter[6]                                                                          ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.077     ; 5.925      ;
; -4.992 ; read_ptr[3]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.072     ; 5.922      ;
; -4.977 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[5]~reg0                                                                ; div          ; div         ; 1.000        ; 0.091      ; 6.070      ;
; -4.939 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[3]~reg0                                                                ; div          ; div         ; 1.000        ; 0.101      ; 6.042      ;
; -4.921 ; ram_rtl_0_bypass[19]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.373      ; 6.296      ;
; -4.905 ; read_ptr[0]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.071     ; 5.836      ;
; -4.880 ; counter[5]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.234      ; 6.153      ;
; -4.868 ; read_ptr[5]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.094     ; 5.776      ;
; -4.864 ; read_ptr[6]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.072     ; 5.794      ;
; -4.829 ; counter[3]                                                                          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.076     ; 5.755      ;
; -4.829 ; counter[3]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.076     ; 5.755      ;
; -4.827 ; counter[3]                                                                          ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.077     ; 5.752      ;
; -4.826 ; counter[6]                                                                          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.076     ; 5.752      ;
; -4.826 ; counter[6]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.076     ; 5.752      ;
; -4.824 ; counter[6]                                                                          ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.077     ; 5.749      ;
; -4.818 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.071     ; 5.749      ;
; -4.818 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.071     ; 5.749      ;
; -4.816 ; read_ptr[3]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.072     ; 5.746      ;
; -4.815 ; read_ptr[1]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.073     ; 5.744      ;
; -4.804 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[2]~reg0                                                                ; div          ; div         ; 1.000        ; 0.101      ; 5.907      ;
; -4.798 ; read_ptr[2]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.072     ; 5.728      ;
; -4.785 ; counter[4]                                                                          ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.077     ; 5.710      ;
; -4.778 ; write_ptr[1]                                                                        ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.396      ; 6.176      ;
; -4.731 ; read_ptr[0]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.070     ; 5.663      ;
; -4.731 ; read_ptr[0]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.070     ; 5.663      ;
; -4.729 ; read_ptr[0]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.071     ; 5.660      ;
; -4.694 ; read_ptr[5]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.093     ; 5.603      ;
; -4.694 ; read_ptr[5]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.093     ; 5.603      ;
; -4.692 ; read_ptr[5]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.094     ; 5.600      ;
; -4.690 ; read_ptr[6]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.071     ; 5.621      ;
; -4.690 ; read_ptr[6]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.071     ; 5.621      ;
; -4.688 ; read_ptr[6]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.072     ; 5.618      ;
; -4.679 ; write_ptr[1]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.240      ; 5.958      ;
; -4.651 ; counter[5]                                                                          ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.077     ; 5.576      ;
; -4.650 ; counter[3]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.390      ; 6.042      ;
; -4.641 ; read_ptr[1]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.072     ; 5.571      ;
; -4.641 ; read_ptr[1]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.072     ; 5.571      ;
; -4.639 ; read_ptr[1]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.073     ; 5.568      ;
; -4.637 ; counter[6]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.390      ; 6.029      ;
; -4.624 ; read_ptr[2]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.071     ; 5.555      ;
; -4.624 ; read_ptr[2]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.071     ; 5.555      ;
; -4.622 ; read_ptr[2]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.072     ; 5.552      ;
; -4.614 ; ram_rtl_0_bypass[10]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.394      ; 6.010      ;
; -4.611 ; counter[4]                                                                          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.076     ; 5.537      ;
; -4.611 ; counter[4]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.076     ; 5.537      ;
; -4.609 ; counter[4]                                                                          ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.077     ; 5.534      ;
; -4.596 ; ram_rtl_0_bypass[8]                                                                 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.394      ; 5.992      ;
; -4.589 ; counter[3]                                                                          ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.370      ; 5.961      ;
; -4.589 ; write_ptr[0]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.240      ; 5.868      ;
; -4.586 ; counter[6]                                                                          ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.370      ; 5.958      ;
; -4.578 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.375      ; 5.955      ;
; -4.555 ; write_ptr[3]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.240      ; 5.834      ;
; -4.550 ; counter[0]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.234      ; 5.823      ;
; -4.537 ; counter[3]                                                                          ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.055     ; 5.484      ;
; -4.534 ; counter[6]                                                                          ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.055     ; 5.481      ;
; -4.526 ; read_ptr[3]                                                                         ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.050     ; 5.478      ;
; -4.493 ; ram_rtl_0_bypass[15]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.070     ; 5.425      ;
; -4.491 ; read_ptr[0]                                                                         ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.376      ; 5.869      ;
; -4.481 ; ram_rtl_0_bypass[17]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.070     ; 5.413      ;
; -4.477 ; counter[5]                                                                          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.076     ; 5.403      ;
; -4.477 ; counter[5]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.076     ; 5.403      ;
; -4.475 ; counter[5]                                                                          ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.077     ; 5.400      ;
; -4.472 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 1.000        ; -0.071     ; 5.403      ;
; -4.470 ; counter[4]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.390      ; 5.862      ;
; -4.462 ; write_ptr[2]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.240      ; 5.741      ;
; -4.461 ; counter[3]                                                                          ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 5.387      ;
; -4.458 ; counter[6]                                                                          ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 1.000        ; -0.076     ; 5.384      ;
; -4.454 ; read_ptr[5]                                                                         ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.353      ; 5.809      ;
; -4.450 ; read_ptr[6]                                                                         ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.375      ; 5.827      ;
; -4.449 ; counter[5]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.390      ; 5.841      ;
; -4.444 ; counter[3]                                                                          ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.077     ; 5.369      ;
; -4.441 ; counter[6]                                                                          ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.077     ; 5.366      ;
; -4.439 ; read_ptr[0]                                                                         ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.049     ; 5.392      ;
; -4.433 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[21]                                                                ; div          ; div         ; 1.000        ; -0.072     ; 5.363      ;
; -4.432 ; read_ptr[3]                                                                         ; read_ptr[1]                                                                         ; div          ; div         ; 1.000        ; -0.071     ; 5.363      ;
; -4.432 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.071     ; 5.363      ;
; -4.428 ; counter[3]                                                                          ; read_ptr[1]                                                                         ; div          ; div         ; 1.000        ; -0.076     ; 5.354      ;
; -4.428 ; write_ptr[1]                                                                        ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.049     ; 5.381      ;
; -4.427 ; counter[3]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.076     ; 5.353      ;
; -4.427 ; ram_rtl_0_bypass[13]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; -0.070     ; 5.359      ;
; -4.425 ; counter[6]                                                                          ; read_ptr[1]                                                                         ; div          ; div         ; 1.000        ; -0.076     ; 5.351      ;
; -4.424 ; counter[3]                                                                          ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 1.000        ; 0.370      ; 5.796      ;
; -4.424 ; counter[6]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.076     ; 5.350      ;
; -4.421 ; counter[6]                                                                          ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 1.000        ; 0.370      ; 5.793      ;
; -4.413 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 1.000        ; 0.375      ; 5.790      ;
; -4.410 ; counter[3]                                                                          ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; 0.370      ; 5.782      ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                              ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -3.076 ; clock_count[8]  ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 4.006      ;
; -3.074 ; clock_count[9]  ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 4.004      ;
; -3.021 ; clock_count[4]  ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.951      ;
; -2.979 ; clock_count[11] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.909      ;
; -2.893 ; clock_count[5]  ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.823      ;
; -2.890 ; clock_count[7]  ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.820      ;
; -2.845 ; clock_count[10] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.775      ;
; -2.662 ; clock_count[6]  ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.592      ;
; -2.649 ; clock_count[0]  ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.579      ;
; -2.647 ; clock_count[1]  ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.577      ;
; -2.565 ; clock_count[12] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.495      ;
; -2.561 ; clock_count[15] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.491      ;
; -2.551 ; clock_count[3]  ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.481      ;
; -2.465 ; clock_count[14] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.395      ;
; -2.419 ; clock_count[2]  ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.349      ;
; -2.333 ; clock_count[13] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.263      ;
; -2.284 ; clock_count[22] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.214      ;
; -2.172 ; clock_count[16] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.102      ;
; -2.169 ; clock_count[17] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.099      ;
; -2.166 ; clock_count[21] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.096      ;
; -2.163 ; clock_count[23] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.093      ;
; -2.133 ; clock_count[0]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.063      ;
; -2.087 ; clock_count[1]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.017      ;
; -2.073 ; clock_count[19] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 3.003      ;
; -2.048 ; clock_count[1]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.978      ;
; -2.007 ; clock_count[0]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.937      ;
; -2.002 ; clock_count[2]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.932      ;
; -1.998 ; clock_count[0]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.928      ;
; -1.963 ; clock_count[3]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.893      ;
; -1.961 ; clock_count[1]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.891      ;
; -1.941 ; clock_count[18] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 2.871      ;
; -1.935 ; clock_count[20] ; div             ; clock        ; clock       ; 1.000        ; -0.072     ; 2.865      ;
; -1.924 ; clock_count[3]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.854      ;
; -1.922 ; clock_count[1]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.852      ;
; -1.895 ; clock_count[4]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.825      ;
; -1.881 ; clock_count[0]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.811      ;
; -1.878 ; clock_count[2]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.808      ;
; -1.876 ; clock_count[2]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.806      ;
; -1.872 ; clock_count[0]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.802      ;
; -1.837 ; clock_count[5]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.767      ;
; -1.837 ; clock_count[3]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.767      ;
; -1.835 ; clock_count[1]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.765      ;
; -1.798 ; clock_count[5]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.728      ;
; -1.798 ; clock_count[3]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.728      ;
; -1.796 ; clock_count[1]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.726      ;
; -1.769 ; clock_count[4]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.699      ;
; -1.759 ; clock_count[4]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.689      ;
; -1.755 ; clock_count[0]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.685      ;
; -1.754 ; clock_count[6]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.684      ;
; -1.752 ; clock_count[2]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.682      ;
; -1.750 ; clock_count[2]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.680      ;
; -1.746 ; clock_count[0]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.676      ;
; -1.711 ; clock_count[5]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.641      ;
; -1.711 ; clock_count[3]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.641      ;
; -1.709 ; clock_count[1]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.639      ;
; -1.707 ; clock_count[7]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.637      ;
; -1.672 ; clock_count[5]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.602      ;
; -1.672 ; clock_count[3]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.602      ;
; -1.670 ; clock_count[1]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.600      ;
; -1.668 ; clock_count[7]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.598      ;
; -1.643 ; clock_count[4]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.573      ;
; -1.633 ; clock_count[4]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.563      ;
; -1.629 ; clock_count[0]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.559      ;
; -1.628 ; clock_count[8]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.558      ;
; -1.628 ; clock_count[6]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.558      ;
; -1.626 ; clock_count[2]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.556      ;
; -1.624 ; clock_count[2]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.554      ;
; -1.620 ; clock_count[0]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.550      ;
; -1.619 ; clock_count[6]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.549      ;
; -1.585 ; clock_count[5]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.515      ;
; -1.585 ; clock_count[3]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.515      ;
; -1.583 ; clock_count[1]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.513      ;
; -1.581 ; clock_count[9]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.511      ;
; -1.581 ; clock_count[7]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.511      ;
; -1.546 ; clock_count[5]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.476      ;
; -1.546 ; clock_count[3]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.476      ;
; -1.544 ; clock_count[1]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.474      ;
; -1.542 ; clock_count[9]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.472      ;
; -1.542 ; clock_count[7]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.472      ;
; -1.517 ; clock_count[4]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.447      ;
; -1.507 ; clock_count[4]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.437      ;
; -1.503 ; clock_count[0]  ; clock_count[13] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.433      ;
; -1.502 ; clock_count[8]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.432      ;
; -1.502 ; clock_count[6]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.432      ;
; -1.500 ; clock_count[10] ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.430      ;
; -1.500 ; clock_count[2]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.430      ;
; -1.498 ; clock_count[2]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.428      ;
; -1.494 ; clock_count[0]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.424      ;
; -1.493 ; clock_count[8]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.423      ;
; -1.493 ; clock_count[6]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.423      ;
; -1.459 ; clock_count[5]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.389      ;
; -1.459 ; clock_count[3]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.389      ;
; -1.457 ; clock_count[1]  ; clock_count[12] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.387      ;
; -1.455 ; clock_count[9]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.385      ;
; -1.455 ; clock_count[7]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.385      ;
; -1.452 ; clock_count[11] ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.382      ;
; -1.420 ; clock_count[5]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.350      ;
; -1.420 ; clock_count[3]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.350      ;
; -1.418 ; clock_count[1]  ; clock_count[13] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.348      ;
; -1.416 ; clock_count[9]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.072     ; 2.346      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                              ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.482 ; div             ; div             ; div          ; clock       ; 0.000        ; 2.391      ; 3.338      ;
; 0.690 ; clock_count[11] ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.957      ;
; 0.692 ; clock_count[15] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; clock_count[9]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; clock_count[7]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; clock_count[13] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; clock_count[18] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; clock_count[17] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; clock_count[2]  ; clock_count[2]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; clock_count[1]  ; clock_count[1]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; clock_count[10] ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; clock_count[5]  ; clock_count[5]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; clock_count[3]  ; clock_count[3]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; clock_count[19] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; clock_count[12] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; clock_count[23] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; clock_count[21] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; clock_count[14] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; clock_count[8]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; clock_count[6]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; clock_count[16] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; clock_count[20] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.966      ;
; 0.712 ; clock_count[4]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.979      ;
; 0.722 ; clock_count[0]  ; clock_count[0]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.989      ;
; 0.741 ; div             ; div             ; div          ; clock       ; -0.500       ; 2.391      ; 3.097      ;
; 0.859 ; clock_count[22] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.126      ;
; 1.012 ; clock_count[11] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.279      ;
; 1.013 ; clock_count[2]  ; clock_count[3]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.280      ;
; 1.013 ; clock_count[18] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.280      ;
; 1.014 ; clock_count[9]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.281      ;
; 1.014 ; clock_count[7]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.281      ;
; 1.014 ; clock_count[15] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.281      ;
; 1.014 ; clock_count[10] ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; clock_count[12] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; clock_count[14] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; clock_count[6]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; clock_count[17] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; clock_count[1]  ; clock_count[2]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; clock_count[8]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; clock_count[13] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.284      ;
; 1.017 ; clock_count[16] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.284      ;
; 1.017 ; clock_count[0]  ; clock_count[1]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; clock_count[20] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; clock_count[5]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; clock_count[3]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; clock_count[19] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.287      ;
; 1.021 ; clock_count[21] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.288      ;
; 1.028 ; clock_count[2]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clock_count[18] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; clock_count[10] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; clock_count[4]  ; clock_count[5]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; clock_count[12] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; clock_count[8]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; clock_count[6]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; clock_count[14] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; clock_count[16] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; clock_count[0]  ; clock_count[2]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; clock_count[20] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.300      ;
; 1.046 ; clock_count[4]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.313      ;
; 1.107 ; clock_count[11] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.374      ;
; 1.110 ; clock_count[9]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.377      ;
; 1.111 ; clock_count[7]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; clock_count[15] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.378      ;
; 1.112 ; clock_count[1]  ; clock_count[3]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.379      ;
; 1.112 ; clock_count[17] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.379      ;
; 1.113 ; clock_count[13] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.380      ;
; 1.116 ; clock_count[5]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.383      ;
; 1.116 ; clock_count[3]  ; clock_count[5]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.383      ;
; 1.117 ; clock_count[19] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.384      ;
; 1.118 ; clock_count[21] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.385      ;
; 1.134 ; clock_count[11] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.401      ;
; 1.135 ; clock_count[2]  ; clock_count[5]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.402      ;
; 1.135 ; clock_count[18] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.402      ;
; 1.136 ; clock_count[9]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.403      ;
; 1.136 ; clock_count[7]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.403      ;
; 1.136 ; clock_count[15] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.403      ;
; 1.136 ; clock_count[10] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.403      ;
; 1.137 ; clock_count[12] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.404      ;
; 1.138 ; clock_count[1]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.405      ;
; 1.138 ; clock_count[17] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.405      ;
; 1.138 ; clock_count[6]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.405      ;
; 1.138 ; clock_count[14] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.405      ;
; 1.138 ; clock_count[8]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.405      ;
; 1.139 ; clock_count[13] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.406      ;
; 1.139 ; clock_count[0]  ; clock_count[3]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.406      ;
; 1.139 ; clock_count[16] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.406      ;
; 1.140 ; clock_count[20] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.407      ;
; 1.141 ; clock_count[5]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.408      ;
; 1.141 ; clock_count[3]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.408      ;
; 1.142 ; clock_count[19] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.409      ;
; 1.150 ; clock_count[2]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; clock_count[18] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; clock_count[10] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.418      ;
; 1.152 ; clock_count[4]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; clock_count[12] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.419      ;
; 1.153 ; clock_count[8]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; clock_count[6]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; clock_count[14] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.420      ;
; 1.154 ; clock_count[0]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.421      ;
; 1.154 ; clock_count[16] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.421      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'div'                                                                                                                                                         ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.632 ; write_ptr[6]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.446      ; 1.308      ;
; 0.639 ; write_ptr[6]         ; ram_rtl_0_bypass[20]                                                                ; div          ; div         ; 0.000        ; 0.074      ; 0.908      ;
; 0.700 ; counter[2]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 0.968      ;
; 0.704 ; counter[6]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; counter[4]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; counter[3]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 0.972      ;
; 0.706 ; counter[1]           ; counter[1]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; counter[5]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 0.974      ;
; 0.722 ; counter[0]           ; counter[0]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 0.990      ;
; 0.759 ; write_ptr[3]         ; ram_rtl_0_bypass[14]                                                                ; div          ; div         ; 0.000        ; 0.073      ; 1.027      ;
; 0.768 ; write_ptr[5]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.448      ; 1.446      ;
; 0.812 ; write_ptr[0]         ; ram_rtl_0_bypass[8]                                                                 ; div          ; div         ; 0.000        ; 0.074      ; 1.081      ;
; 0.815 ; write_ptr[0]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.448      ; 1.493      ;
; 0.982 ; write_ptr[2]         ; ram_rtl_0_bypass[12]                                                                ; div          ; div         ; 0.000        ; 0.073      ; 1.250      ;
; 1.020 ; counter[0]           ; counter[1]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.288      ;
; 1.021 ; counter[2]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.289      ;
; 1.024 ; counter[3]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.292      ;
; 1.026 ; counter[4]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; counter[1]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; counter[5]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.295      ;
; 1.035 ; counter[0]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.303      ;
; 1.036 ; counter[2]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.304      ;
; 1.041 ; write_ptr[1]         ; ram_rtl_0_bypass[10]                                                                ; div          ; div         ; 0.000        ; 0.074      ; 1.310      ;
; 1.041 ; counter[4]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.309      ;
; 1.047 ; write_ptr[2]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.448      ; 1.725      ;
; 1.084 ; read_ptr[4]          ; read_ptr[4]                                                                         ; div          ; div         ; 0.000        ; 0.072      ; 1.351      ;
; 1.122 ; write_ptr[5]         ; ram_rtl_0_bypass[18]                                                                ; div          ; div         ; 0.000        ; 0.073      ; 1.390      ;
; 1.125 ; counter[3]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.393      ;
; 1.126 ; counter[1]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.394      ;
; 1.142 ; counter[0]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.410      ;
; 1.143 ; counter[2]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.411      ;
; 1.146 ; counter[3]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.414      ;
; 1.149 ; counter[1]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.417      ;
; 1.157 ; counter[0]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.425      ;
; 1.158 ; counter[2]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.426      ;
; 1.169 ; counter[2]           ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.555      ; 1.919      ;
; 1.196 ; digitron_out[0]~reg0 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.092      ; 1.483      ;
; 1.217 ; write_ptr[4]         ; ram_rtl_0_bypass[16]                                                                ; div          ; div         ; 0.000        ; 0.073      ; 1.485      ;
; 1.229 ; write_ptr[3]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.072      ; 1.496      ;
; 1.248 ; counter[1]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.516      ;
; 1.258 ; counter[2]           ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.565      ; 2.018      ;
; 1.264 ; counter[0]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.532      ;
; 1.271 ; counter[1]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.539      ;
; 1.274 ; write_ptr[3]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.448      ; 1.952      ;
; 1.279 ; counter[0]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.073      ; 1.547      ;
; 1.298 ; counter[1]           ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.555      ; 2.048      ;
; 1.372 ; counter[2]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.565      ; 2.132      ;
; 1.379 ; counter[2]           ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.555      ; 2.129      ;
; 1.387 ; counter[1]           ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.565      ; 2.147      ;
; 1.401 ; counter[2]           ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.565      ; 2.161      ;
; 1.402 ; counter[2]           ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.555      ; 2.152      ;
; 1.402 ; counter[2]           ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.555      ; 2.152      ;
; 1.427 ; write_ptr[6]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.072      ; 1.694      ;
; 1.452 ; ram_rtl_0_bypass[23] ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.133      ; 1.780      ;
; 1.501 ; counter[1]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.565      ; 2.261      ;
; 1.503 ; counter[0]           ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.555      ; 2.253      ;
; 1.508 ; counter[1]           ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.555      ; 2.258      ;
; 1.523 ; write_ptr[4]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.448      ; 2.201      ;
; 1.530 ; counter[1]           ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.565      ; 2.290      ;
; 1.531 ; counter[1]           ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.555      ; 2.281      ;
; 1.531 ; counter[1]           ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.555      ; 2.281      ;
; 1.548 ; write_ptr[2]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.072      ; 1.815      ;
; 1.561 ; write_ptr[5]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.074      ; 1.830      ;
; 1.569 ; ram_rtl_0_bypass[23] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.123      ; 1.887      ;
; 1.583 ; ram_rtl_0_bypass[23] ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.133      ; 1.911      ;
; 1.586 ; ram_rtl_0_bypass[23] ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.123      ; 1.904      ;
; 1.589 ; ram_rtl_0_bypass[23] ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.123      ; 1.907      ;
; 1.592 ; counter[0]           ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.565      ; 2.352      ;
; 1.609 ; ram_rtl_0_bypass[23] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.133      ; 1.937      ;
; 1.647 ; write_ptr[1]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.072      ; 1.914      ;
; 1.671 ; write_ptr[0]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.072      ; 1.938      ;
; 1.673 ; ram_rtl_0_bypass[25] ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.133      ; 2.001      ;
; 1.685 ; ram_rtl_0_bypass[22] ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.133      ; 2.013      ;
; 1.688 ; write_ptr[3]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.074      ; 1.957      ;
; 1.699 ; write_ptr[2]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.074      ; 1.968      ;
; 1.706 ; counter[0]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.565      ; 2.466      ;
; 1.713 ; counter[0]           ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.555      ; 2.463      ;
; 1.729 ; ram_rtl_0_bypass[24] ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.133      ; 2.057      ;
; 1.735 ; counter[0]           ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.565      ; 2.495      ;
; 1.736 ; counter[0]           ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.555      ; 2.486      ;
; 1.736 ; counter[0]           ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.555      ; 2.486      ;
; 1.738 ; ram_rtl_0_bypass[22] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.123      ; 2.056      ;
; 1.760 ; read_ptr[1]          ; read_ptr[1]                                                                         ; div          ; div         ; 0.000        ; 0.072      ; 2.027      ;
; 1.760 ; read_ptr[1]          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 0.000        ; 0.072      ; 2.027      ;
; 1.786 ; ram_rtl_0_bypass[24] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.123      ; 2.104      ;
; 1.809 ; read_ptr[0]          ; read_ptr[0]                                                                         ; div          ; div         ; 0.000        ; 0.072      ; 2.076      ;
; 1.809 ; write_ptr[1]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.074      ; 2.078      ;
; 1.811 ; read_ptr[1]          ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 0.000        ; 0.072      ; 2.078      ;
; 1.814 ; ram_rtl_0_bypass[25] ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.123      ; 2.132      ;
; 1.814 ; ram_rtl_0_bypass[25] ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.123      ; 2.132      ;
; 1.819 ; counter[5]           ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.555      ; 2.569      ;
; 1.822 ; write_ptr[0]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.074      ; 2.091      ;
; 1.825 ; ram_rtl_0_bypass[22] ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.123      ; 2.143      ;
; 1.827 ; ram_rtl_0_bypass[25] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.123      ; 2.145      ;
; 1.828 ; write_ptr[1]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.448      ; 2.506      ;
; 1.830 ; ram_rtl_0_bypass[22] ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.123      ; 2.148      ;
; 1.838 ; ram_rtl_0_bypass[25] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.133      ; 2.166      ;
; 1.840 ; ram_rtl_0_bypass[25] ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.133      ; 2.168      ;
; 1.841 ; ram_rtl_0_bypass[22] ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.133      ; 2.169      ;
; 1.847 ; ram_rtl_0_bypass[22] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.133      ; 2.175      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'div'                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[4]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[5]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; counter[6]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[0]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[1]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[2]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[3]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[4]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[5]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; digitron_out[6]~reg0                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[0]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[10]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[11]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[12]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[13]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[14]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[15]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[16]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[17]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[18]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[19]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[1]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[20]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[21]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[22]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[23]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[24]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[25]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[2]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[3]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[4]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[5]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[6]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[7]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[8]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; ram_rtl_0_bypass[9]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[0]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[1]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[2]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[3]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[4]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[5]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; read_ptr[6]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[0]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[1]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[2]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[3]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[4]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[5]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; div   ; Rise       ; write_ptr[6]                                                                        ;
; 0.168  ; 0.398        ; 0.230          ; Low Pulse Width  ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.168  ; 0.398        ; 0.230          ; Low Pulse Width  ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.170  ; 0.400        ; 0.230          ; Low Pulse Width  ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.186  ; 0.416        ; 0.230          ; Low Pulse Width  ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[0]~reg0                                                                ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[1]~reg0                                                                ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[5]~reg0                                                                ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[6]~reg0                                                                ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[13]                                                                ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[15]                                                                ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[17]                                                                ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[2]                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[4]                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[5]                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[6]                                                                 ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[22]                                                                ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[23]                                                                ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[24]                                                                ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[25]                                                                ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[2]~reg0                                                                ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[3]~reg0                                                                ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; div   ; Rise       ; digitron_out[4]~reg0                                                                ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[19]                                                                ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; div   ; Rise       ; read_ptr[4]                                                                         ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; div   ; Rise       ; read_ptr[5]                                                                         ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[20]                                                                ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[7]                                                                 ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[0]                                                                          ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[1]                                                                          ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[2]                                                                          ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[3]                                                                          ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[4]                                                                          ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[5]                                                                          ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; div   ; Rise       ; counter[6]                                                                          ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[0]                                                                 ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[10]                                                                ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[11]                                                                ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[12]                                                                ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[14]                                                                ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[16]                                                                ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[18]                                                                ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[1]                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; clock_count[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; div                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[0]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[10]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[11]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[12]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[13]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[14]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[15]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[16]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[17]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[18]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[19]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[1]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[20]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[21]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[22]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[23]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[2]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[3]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[4]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[5]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[6]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[7]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[8]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[9]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clock ; Rise       ; div                 ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[0]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[10]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[11]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[12]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[13]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[14]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[15]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[16]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[17]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[18]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[19]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[1]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[20]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[21]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[22]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[23]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[2]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[3]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[4]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[5]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[6]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[7]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[8]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[9]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; div                 ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[0]|clk  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[10]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[11]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[12]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[13]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[14]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[15]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[16]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[17]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[18]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[19]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[1]|clk  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[20]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[21]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[22]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[23]|clk ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[2]|clk  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[3]|clk  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[4]|clk  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[5]|clk  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[6]|clk  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[7]|clk  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[8]|clk  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[9]|clk  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; fifo_in[*]  ; div        ; 4.614 ; 4.545 ; Rise       ; div             ;
;  fifo_in[0] ; div        ; 4.107 ; 4.124 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; 4.614 ; 4.545 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 2.538 ; 2.753 ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 2.260 ; 2.455 ; Rise       ; div             ;
; read        ; div        ; 6.894 ; 6.973 ; Rise       ; div             ;
; reset       ; div        ; 3.892 ; 4.349 ; Rise       ; div             ;
; write       ; div        ; 4.787 ; 4.825 ; Rise       ; div             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; fifo_in[*]  ; div        ; 0.562  ; 0.326  ; Rise       ; div             ;
;  fifo_in[0] ; div        ; -1.287 ; -1.389 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; -1.988 ; -2.092 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 0.562  ; 0.326  ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 0.515  ; 0.315  ; Rise       ; div             ;
; read        ; div        ; -2.600 ; -2.612 ; Rise       ; div             ;
; reset       ; div        ; 0.103  ; -0.134 ; Rise       ; div             ;
; write       ; div        ; 0.626  ; 0.452  ; Rise       ; div             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; digitron_out[*]  ; div        ; 8.680 ; 9.057 ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 8.582 ; 8.147 ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 8.343 ; 8.516 ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 8.229 ; 8.628 ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 8.573 ; 9.057 ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 8.081 ; 8.502 ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 8.308 ; 8.721 ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 8.680 ; 8.945 ; Rise       ; div             ;
; fifo_empty       ; div        ; 9.067 ; 8.591 ; Rise       ; div             ;
; fifo_full        ; div        ; 9.704 ; 9.414 ; Rise       ; div             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; digitron_out[*]  ; div        ; 7.741 ; 7.807 ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 8.226 ; 7.807 ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 7.996 ; 8.163 ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 7.887 ; 8.271 ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 8.216 ; 8.682 ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 7.741 ; 8.146 ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 7.961 ; 8.359 ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 8.316 ; 8.571 ; Rise       ; div             ;
; fifo_empty       ; div        ; 7.729 ; 7.243 ; Rise       ; div             ;
; fifo_full        ; div        ; 8.625 ; 8.304 ; Rise       ; div             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; div   ; -1.975 ; -63.088           ;
; clock ; -0.879 ; -6.045            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.036 ; 0.000             ;
; div   ; 0.249 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -29.625                         ;
; div   ; -1.000 ; -58.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'div'                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.975 ; counter[3]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.122      ; 3.106      ;
; -1.965 ; counter[6]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.122      ; 3.096      ;
; -1.934 ; read_ptr[3]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.127      ; 3.070      ;
; -1.878 ; read_ptr[6]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.127      ; 3.014      ;
; -1.875 ; read_ptr[5]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.114      ; 2.998      ;
; -1.870 ; counter[4]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.122      ; 3.001      ;
; -1.861 ; read_ptr[0]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.127      ; 2.997      ;
; -1.827 ; read_ptr[1]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.126      ; 2.962      ;
; -1.819 ; read_ptr[2]                                                                         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.127      ; 2.955      ;
; -1.818 ; counter[5]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.122      ; 2.949      ;
; -1.817 ; counter[3]                                                                          ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.041     ; 2.763      ;
; -1.808 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.006      ; 2.801      ;
; -1.807 ; counter[6]                                                                          ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.041     ; 2.753      ;
; -1.805 ; write_ptr[1]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.127      ; 2.941      ;
; -1.793 ; counter[3]                                                                          ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.041     ; 2.739      ;
; -1.783 ; counter[6]                                                                          ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.041     ; 2.729      ;
; -1.776 ; read_ptr[3]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 2.727      ;
; -1.766 ; read_ptr[3]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 2.717      ;
; -1.761 ; ram_rtl_0_bypass[19]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.156      ; 2.904      ;
; -1.760 ; write_ptr[1]                                                                        ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.169      ; 2.916      ;
; -1.757 ; write_ptr[0]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.127      ; 2.893      ;
; -1.739 ; write_ptr[3]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.127      ; 2.875      ;
; -1.720 ; read_ptr[6]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 2.671      ;
; -1.717 ; read_ptr[5]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.049     ; 2.655      ;
; -1.716 ; counter[3]                                                                          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.663      ;
; -1.715 ; counter[3]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.662      ;
; -1.712 ; counter[4]                                                                          ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.041     ; 2.658      ;
; -1.710 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.035     ; 2.662      ;
; -1.710 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.035     ; 2.662      ;
; -1.709 ; read_ptr[5]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.049     ; 2.647      ;
; -1.707 ; read_ptr[6]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 2.658      ;
; -1.706 ; counter[6]                                                                          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.653      ;
; -1.705 ; counter[6]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.652      ;
; -1.703 ; read_ptr[0]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 2.654      ;
; -1.691 ; counter[0]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.122      ; 2.822      ;
; -1.688 ; counter[4]                                                                          ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.041     ; 2.634      ;
; -1.687 ; write_ptr[2]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.127      ; 2.823      ;
; -1.679 ; read_ptr[0]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 2.630      ;
; -1.669 ; read_ptr[1]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.037     ; 2.619      ;
; -1.661 ; read_ptr[2]                                                                         ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 2.612      ;
; -1.660 ; counter[5]                                                                          ; read_ptr[3]                                                                         ; div          ; div         ; 1.000        ; -0.041     ; 2.606      ;
; -1.653 ; read_ptr[5]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.048     ; 2.592      ;
; -1.653 ; read_ptr[5]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.048     ; 2.592      ;
; -1.651 ; read_ptr[6]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.035     ; 2.603      ;
; -1.651 ; read_ptr[6]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.035     ; 2.603      ;
; -1.645 ; read_ptr[1]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.037     ; 2.595      ;
; -1.637 ; read_ptr[2]                                                                         ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.036     ; 2.588      ;
; -1.636 ; counter[5]                                                                          ; read_ptr[6]                                                                         ; div          ; div         ; 1.000        ; -0.041     ; 2.582      ;
; -1.626 ; counter[3]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; 0.150      ; 2.763      ;
; -1.626 ; write_ptr[1]                                                                        ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.024     ; 2.589      ;
; -1.616 ; counter[6]                                                                          ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; 0.150      ; 2.753      ;
; -1.613 ; counter[3]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.164      ; 2.764      ;
; -1.611 ; counter[4]                                                                          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.558      ;
; -1.610 ; counter[4]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.557      ;
; -1.610 ; read_ptr[0]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.035     ; 2.562      ;
; -1.610 ; read_ptr[0]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.035     ; 2.562      ;
; -1.604 ; write_ptr[1]                                                                        ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 1.000        ; 0.155      ; 2.746      ;
; -1.603 ; counter[6]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.164      ; 2.754      ;
; -1.597 ; counter[3]                                                                          ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.150      ; 2.734      ;
; -1.587 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.155      ; 2.729      ;
; -1.587 ; counter[6]                                                                          ; ram_rtl_0_bypass[6]                                                                 ; div          ; div         ; 1.000        ; 0.150      ; 2.724      ;
; -1.585 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[15]                                                                ; div          ; div         ; 1.000        ; 0.155      ; 2.727      ;
; -1.583 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[1]~reg0                                                                ; div          ; div         ; 1.000        ; 0.006      ; 2.576      ;
; -1.580 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[6]~reg0                                                                ; div          ; div         ; 1.000        ; 0.006      ; 2.573      ;
; -1.579 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[4]~reg0                                                                ; div          ; div         ; 1.000        ; 0.012      ; 2.578      ;
; -1.579 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[5]~reg0                                                                ; div          ; div         ; 1.000        ; 0.006      ; 2.572      ;
; -1.579 ; counter[3]                                                                          ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.029     ; 2.537      ;
; -1.578 ; write_ptr[4]                                                                        ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.127      ; 2.714      ;
; -1.578 ; write_ptr[0]                                                                        ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.024     ; 2.541      ;
; -1.577 ; ram_rtl_0_bypass[10]                                                                ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.168      ; 2.732      ;
; -1.575 ; ram_rtl_0_bypass[8]                                                                 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.168      ; 2.730      ;
; -1.573 ; counter[1]                                                                          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 1.000        ; 0.122      ; 2.704      ;
; -1.572 ; read_ptr[3]                                                                         ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.024     ; 2.535      ;
; -1.570 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 1.000        ; -0.035     ; 2.522      ;
; -1.569 ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; digitron_out[3]~reg0                                                                ; div          ; div         ; 1.000        ; 0.012      ; 2.568      ;
; -1.569 ; counter[6]                                                                          ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.029     ; 2.527      ;
; -1.568 ; read_ptr[1]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.036     ; 2.519      ;
; -1.567 ; read_ptr[1]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.036     ; 2.518      ;
; -1.561 ; counter[5]                                                                          ; digitron_out[0]~reg0                                                                ; div          ; div         ; 1.000        ; 0.164      ; 2.712      ;
; -1.560 ; read_ptr[2]                                                                         ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.035     ; 2.512      ;
; -1.560 ; write_ptr[3]                                                                        ; read_ptr[5]                                                                         ; div          ; div         ; 1.000        ; -0.024     ; 2.523      ;
; -1.559 ; counter[5]                                                                          ; ram_rtl_0_bypass[9]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.506      ;
; -1.559 ; read_ptr[2]                                                                         ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.035     ; 2.511      ;
; -1.558 ; read_ptr[3]                                                                         ; read_ptr[1]                                                                         ; div          ; div         ; 1.000        ; -0.035     ; 2.510      ;
; -1.558 ; counter[5]                                                                          ; ram_rtl_0_bypass[0]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.505      ;
; -1.557 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.035     ; 2.509      ;
; -1.557 ; counter[3]                                                                          ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 1.000        ; 0.150      ; 2.694      ;
; -1.556 ; write_ptr[0]                                                                        ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 1.000        ; 0.155      ; 2.698      ;
; -1.553 ; counter[3]                                                                          ; ram_rtl_0_bypass[3]                                                                 ; div          ; div         ; 1.000        ; -0.041     ; 2.499      ;
; -1.548 ; counter[3]                                                                          ; read_ptr[1]                                                                         ; div          ; div         ; 1.000        ; -0.040     ; 2.495      ;
; -1.548 ; counter[3]                                                                          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 1.000        ; -0.040     ; 2.495      ;
; -1.547 ; counter[6]                                                                          ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 1.000        ; 0.150      ; 2.684      ;
; -1.546 ; counter[3]                                                                          ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; 0.150      ; 2.683      ;
; -1.544 ; counter[3]                                                                          ; ram_rtl_0_bypass[13]                                                                ; div          ; div         ; 1.000        ; 0.150      ; 2.681      ;
; -1.543 ; counter[3]                                                                          ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 1.000        ; -0.040     ; 2.490      ;
; -1.543 ; counter[6]                                                                          ; ram_rtl_0_bypass[3]                                                                 ; div          ; div         ; 1.000        ; -0.041     ; 2.489      ;
; -1.540 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[2]                                                                 ; div          ; div         ; 1.000        ; 0.155      ; 2.682      ;
; -1.538 ; read_ptr[3]                                                                         ; ram_rtl_0_bypass[13]                                                                ; div          ; div         ; 1.000        ; 0.155      ; 2.680      ;
; -1.538 ; write_ptr[3]                                                                        ; ram_rtl_0_bypass[5]                                                                 ; div          ; div         ; 1.000        ; 0.155      ; 2.680      ;
; -1.538 ; counter[6]                                                                          ; read_ptr[1]                                                                         ; div          ; div         ; 1.000        ; -0.040     ; 2.485      ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                              ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.879 ; clock_count[9]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.829      ;
; -0.875 ; clock_count[8]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.825      ;
; -0.847 ; clock_count[4]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.797      ;
; -0.835 ; clock_count[7]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.785      ;
; -0.831 ; clock_count[5]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.781      ;
; -0.815 ; clock_count[11] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.765      ;
; -0.741 ; clock_count[10] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.691      ;
; -0.699 ; clock_count[1]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.649      ;
; -0.696 ; clock_count[6]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.646      ;
; -0.695 ; clock_count[0]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.645      ;
; -0.666 ; clock_count[15] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.616      ;
; -0.664 ; clock_count[12] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.614      ;
; -0.634 ; clock_count[3]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.584      ;
; -0.601 ; clock_count[14] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.551      ;
; -0.561 ; clock_count[1]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.511      ;
; -0.561 ; clock_count[2]  ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.511      ;
; -0.557 ; clock_count[1]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.507      ;
; -0.549 ; clock_count[0]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.499      ;
; -0.528 ; clock_count[13] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.478      ;
; -0.512 ; clock_count[0]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.462      ;
; -0.508 ; clock_count[22] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.458      ;
; -0.500 ; clock_count[17] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.450      ;
; -0.497 ; clock_count[16] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.447      ;
; -0.496 ; clock_count[3]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.446      ;
; -0.496 ; clock_count[23] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.446      ;
; -0.493 ; clock_count[1]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.443      ;
; -0.493 ; clock_count[21] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.443      ;
; -0.492 ; clock_count[3]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.442      ;
; -0.489 ; clock_count[1]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.439      ;
; -0.481 ; clock_count[0]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.431      ;
; -0.480 ; clock_count[2]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.430      ;
; -0.444 ; clock_count[0]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.394      ;
; -0.442 ; clock_count[2]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.392      ;
; -0.434 ; clock_count[19] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.384      ;
; -0.428 ; clock_count[5]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.378      ;
; -0.428 ; clock_count[3]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.378      ;
; -0.425 ; clock_count[1]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.375      ;
; -0.424 ; clock_count[5]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.374      ;
; -0.424 ; clock_count[3]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.374      ;
; -0.421 ; clock_count[1]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.371      ;
; -0.419 ; clock_count[4]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.369      ;
; -0.413 ; clock_count[0]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.363      ;
; -0.412 ; clock_count[2]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.362      ;
; -0.381 ; clock_count[4]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.331      ;
; -0.376 ; clock_count[0]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.326      ;
; -0.374 ; clock_count[2]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.324      ;
; -0.362 ; clock_count[18] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.312      ;
; -0.360 ; clock_count[5]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.310      ;
; -0.360 ; clock_count[3]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.310      ;
; -0.358 ; clock_count[20] ; div             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.308      ;
; -0.357 ; clock_count[1]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.307      ;
; -0.356 ; clock_count[7]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.306      ;
; -0.356 ; clock_count[5]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.306      ;
; -0.356 ; clock_count[3]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.306      ;
; -0.353 ; clock_count[1]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.303      ;
; -0.352 ; clock_count[7]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.302      ;
; -0.351 ; clock_count[4]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.301      ;
; -0.345 ; clock_count[0]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.295      ;
; -0.344 ; clock_count[6]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.294      ;
; -0.344 ; clock_count[2]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.294      ;
; -0.313 ; clock_count[4]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.263      ;
; -0.308 ; clock_count[0]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.258      ;
; -0.306 ; clock_count[6]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.256      ;
; -0.306 ; clock_count[2]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.256      ;
; -0.292 ; clock_count[5]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.242      ;
; -0.292 ; clock_count[3]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.242      ;
; -0.289 ; clock_count[1]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.239      ;
; -0.289 ; clock_count[9]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.239      ;
; -0.288 ; clock_count[7]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.238      ;
; -0.288 ; clock_count[5]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.238      ;
; -0.288 ; clock_count[3]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.238      ;
; -0.285 ; clock_count[1]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.235      ;
; -0.285 ; clock_count[9]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.235      ;
; -0.284 ; clock_count[7]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.234      ;
; -0.283 ; clock_count[4]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.233      ;
; -0.277 ; clock_count[0]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.227      ;
; -0.276 ; clock_count[8]  ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.226      ;
; -0.276 ; clock_count[6]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.226      ;
; -0.276 ; clock_count[2]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.226      ;
; -0.245 ; clock_count[4]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.195      ;
; -0.240 ; clock_count[8]  ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; clock_count[0]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.190      ;
; -0.238 ; clock_count[6]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.188      ;
; -0.238 ; clock_count[2]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.188      ;
; -0.224 ; clock_count[5]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.174      ;
; -0.224 ; clock_count[3]  ; clock_count[15] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.174      ;
; -0.221 ; clock_count[1]  ; clock_count[13] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.171      ;
; -0.221 ; clock_count[9]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.171      ;
; -0.220 ; clock_count[7]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.170      ;
; -0.220 ; clock_count[5]  ; clock_count[16] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.170      ;
; -0.220 ; clock_count[3]  ; clock_count[14] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.170      ;
; -0.219 ; clock_count[11] ; clock_count[23] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.169      ;
; -0.217 ; clock_count[1]  ; clock_count[12] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.167      ;
; -0.217 ; clock_count[9]  ; clock_count[20] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.167      ;
; -0.216 ; clock_count[7]  ; clock_count[18] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.166      ;
; -0.215 ; clock_count[11] ; clock_count[22] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.165      ;
; -0.215 ; clock_count[4]  ; clock_count[17] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.165      ;
; -0.209 ; clock_count[0]  ; clock_count[13] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.159      ;
; -0.208 ; clock_count[8]  ; clock_count[21] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.158      ;
; -0.208 ; clock_count[6]  ; clock_count[19] ; clock        ; clock       ; 1.000        ; -0.037     ; 1.158      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                              ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.036 ; div             ; div             ; div          ; clock       ; 0.000        ; 1.181      ; 1.436      ;
; 0.295 ; clock_count[11] ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; clock_count[13] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; clock_count[9]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; clock_count[15] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; clock_count[12] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; clock_count[10] ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; clock_count[7]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; clock_count[2]  ; clock_count[2]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; clock_count[23] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clock_count[19] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clock_count[18] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clock_count[17] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clock_count[14] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clock_count[6]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clock_count[5]  ; clock_count[5]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clock_count[3]  ; clock_count[3]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clock_count[1]  ; clock_count[1]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; clock_count[21] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; clock_count[20] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; clock_count[16] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; clock_count[8]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.420      ;
; 0.306 ; clock_count[4]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.427      ;
; 0.310 ; clock_count[0]  ; clock_count[0]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.431      ;
; 0.367 ; clock_count[22] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.488      ;
; 0.444 ; clock_count[11] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.565      ;
; 0.445 ; clock_count[9]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.566      ;
; 0.445 ; clock_count[13] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; clock_count[15] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; clock_count[7]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; clock_count[1]  ; clock_count[2]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; clock_count[17] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; clock_count[5]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; clock_count[19] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; clock_count[3]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; clock_count[21] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.569      ;
; 0.455 ; clock_count[10] ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; clock_count[12] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; clock_count[2]  ; clock_count[3]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; clock_count[14] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; clock_count[6]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; clock_count[18] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; clock_count[8]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; clock_count[16] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; clock_count[0]  ; clock_count[1]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; clock_count[20] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; clock_count[10] ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; clock_count[12] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; clock_count[2]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; clock_count[14] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; clock_count[6]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; clock_count[18] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; clock_count[8]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; clock_count[0]  ; clock_count[2]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; clock_count[16] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; clock_count[20] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.581      ;
; 0.464 ; clock_count[4]  ; clock_count[5]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.585      ;
; 0.467 ; clock_count[4]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.588      ;
; 0.507 ; clock_count[11] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.628      ;
; 0.508 ; clock_count[9]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; clock_count[13] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; clock_count[7]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; clock_count[15] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; clock_count[1]  ; clock_count[3]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; clock_count[5]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; clock_count[17] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; clock_count[19] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; clock_count[11] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; clock_count[3]  ; clock_count[5]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; clock_count[21] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.632      ;
; 0.511 ; clock_count[9]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.632      ;
; 0.511 ; clock_count[13] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; clock_count[7]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; clock_count[15] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; clock_count[1]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; clock_count[5]  ; clock_count[8]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; clock_count[17] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; clock_count[19] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; clock_count[3]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.634      ;
; 0.521 ; clock_count[10] ; clock_count[13] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; clock_count[12] ; clock_count[15] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; clock_count[2]  ; clock_count[5]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; clock_count[6]  ; clock_count[9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; clock_count[14] ; clock_count[17] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; clock_count[18] ; clock_count[21] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; clock_count[8]  ; clock_count[11] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; clock_count[0]  ; clock_count[3]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; clock_count[16] ; clock_count[19] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; clock_count[20] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; clock_count[10] ; clock_count[14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.645      ;
; 0.524 ; clock_count[12] ; clock_count[16] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.645      ;
; 0.524 ; clock_count[2]  ; clock_count[6]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; clock_count[22] ; clock_count[23] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; clock_count[6]  ; clock_count[10] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; clock_count[14] ; clock_count[18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; clock_count[18] ; clock_count[22] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; clock_count[8]  ; clock_count[12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.647      ;
; 0.526 ; clock_count[0]  ; clock_count[4]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.647      ;
; 0.526 ; clock_count[16] ; clock_count[20] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.647      ;
; 0.530 ; clock_count[4]  ; clock_count[7]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.651      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'div'                                                                                                                                                         ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.249 ; write_ptr[6]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.239      ; 0.592      ;
; 0.271 ; write_ptr[6]         ; ram_rtl_0_bypass[20]                                                                ; div          ; div         ; 0.000        ; 0.037      ; 0.392      ;
; 0.303 ; counter[2]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; counter[6]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; counter[4]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; counter[5]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; counter[3]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; counter[1]           ; counter[1]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.426      ;
; 0.313 ; counter[0]           ; counter[0]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.433      ;
; 0.324 ; write_ptr[5]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.240      ; 0.668      ;
; 0.334 ; write_ptr[3]         ; ram_rtl_0_bypass[14]                                                                ; div          ; div         ; 0.000        ; 0.036      ; 0.454      ;
; 0.339 ; write_ptr[0]         ; ram_rtl_0_bypass[8]                                                                 ; div          ; div         ; 0.000        ; 0.037      ; 0.460      ;
; 0.349 ; write_ptr[0]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.240      ; 0.693      ;
; 0.441 ; write_ptr[2]         ; ram_rtl_0_bypass[12]                                                                ; div          ; div         ; 0.000        ; 0.036      ; 0.561      ;
; 0.452 ; counter[5]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; counter[3]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; counter[1]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.574      ;
; 0.459 ; read_ptr[4]          ; read_ptr[4]                                                                         ; div          ; div         ; 0.000        ; 0.036      ; 0.579      ;
; 0.462 ; counter[2]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; counter[0]           ; counter[1]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; counter[4]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.583      ;
; 0.465 ; counter[2]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; counter[0]           ; counter[2]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; counter[4]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; write_ptr[2]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.240      ; 0.813      ;
; 0.488 ; write_ptr[1]         ; ram_rtl_0_bypass[10]                                                                ; div          ; div         ; 0.000        ; 0.037      ; 0.609      ;
; 0.490 ; write_ptr[5]         ; ram_rtl_0_bypass[18]                                                                ; div          ; div         ; 0.000        ; 0.036      ; 0.610      ;
; 0.508 ; digitron_out[0]~reg0 ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.045      ; 0.637      ;
; 0.516 ; counter[3]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; counter[1]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.637      ;
; 0.519 ; counter[3]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; counter[1]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.640      ;
; 0.526 ; write_ptr[3]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.646      ;
; 0.528 ; counter[2]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; counter[0]           ; counter[3]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.648      ;
; 0.531 ; counter[2]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; counter[0]           ; counter[4]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.651      ;
; 0.552 ; write_ptr[4]         ; ram_rtl_0_bypass[16]                                                                ; div          ; div         ; 0.000        ; 0.036      ; 0.672      ;
; 0.583 ; counter[1]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.703      ;
; 0.586 ; counter[1]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.706      ;
; 0.591 ; write_ptr[3]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.240      ; 0.935      ;
; 0.592 ; counter[2]           ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.245      ; 0.921      ;
; 0.594 ; counter[0]           ; counter[5]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.714      ;
; 0.597 ; counter[0]           ; counter[6]                                                                          ; div          ; div         ; 0.000        ; 0.036      ; 0.717      ;
; 0.635 ; write_ptr[6]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.755      ;
; 0.639 ; counter[1]           ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.245      ; 0.968      ;
; 0.655 ; counter[2]           ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.251      ; 0.990      ;
; 0.663 ; ram_rtl_0_bypass[23] ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.060      ; 0.807      ;
; 0.683 ; write_ptr[2]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.803      ;
; 0.696 ; write_ptr[5]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.037      ; 0.817      ;
; 0.701 ; counter[2]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.251      ; 1.036      ;
; 0.702 ; counter[1]           ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.251      ; 1.037      ;
; 0.711 ; counter[2]           ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.245      ; 1.040      ;
; 0.718 ; ram_rtl_0_bypass[23] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.060      ; 0.862      ;
; 0.722 ; counter[2]           ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.251      ; 1.057      ;
; 0.722 ; counter[2]           ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.245      ; 1.051      ;
; 0.722 ; counter[2]           ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.245      ; 1.051      ;
; 0.722 ; write_ptr[4]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.240      ; 1.066      ;
; 0.724 ; ram_rtl_0_bypass[23] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.054      ; 0.862      ;
; 0.729 ; ram_rtl_0_bypass[23] ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.060      ; 0.873      ;
; 0.731 ; ram_rtl_0_bypass[23] ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.054      ; 0.869      ;
; 0.737 ; write_ptr[1]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.857      ;
; 0.737 ; ram_rtl_0_bypass[23] ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.054      ; 0.875      ;
; 0.748 ; counter[1]           ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.251      ; 1.083      ;
; 0.750 ; read_ptr[1]          ; read_ptr[1]                                                                         ; div          ; div         ; 0.000        ; 0.036      ; 0.870      ;
; 0.750 ; read_ptr[1]          ; ram_rtl_0_bypass[1]                                                                 ; div          ; div         ; 0.000        ; 0.036      ; 0.870      ;
; 0.750 ; write_ptr[0]         ; write_ptr[3]                                                                        ; div          ; div         ; 0.000        ; 0.036      ; 0.870      ;
; 0.752 ; counter[0]           ; digitron_out[0]~reg0                                                                ; div          ; div         ; 0.000        ; 0.245      ; 1.081      ;
; 0.758 ; ram_rtl_0_bypass[25] ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.060      ; 0.902      ;
; 0.758 ; counter[1]           ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.245      ; 1.087      ;
; 0.763 ; write_ptr[3]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.037      ; 0.884      ;
; 0.766 ; read_ptr[1]          ; ram_rtl_0_bypass[11]                                                                ; div          ; div         ; 0.000        ; 0.036      ; 0.886      ;
; 0.769 ; counter[1]           ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.251      ; 1.104      ;
; 0.769 ; counter[1]           ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.245      ; 1.098      ;
; 0.769 ; counter[1]           ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.245      ; 1.098      ;
; 0.771 ; ram_rtl_0_bypass[22] ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.060      ; 0.915      ;
; 0.774 ; write_ptr[2]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.037      ; 0.895      ;
; 0.782 ; ram_rtl_0_bypass[24] ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.060      ; 0.926      ;
; 0.788 ; ram_rtl_0_bypass[22] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.054      ; 0.926      ;
; 0.809 ; read_ptr[1]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.198      ; 1.111      ;
; 0.815 ; counter[0]           ; digitron_out[2]~reg0                                                                ; div          ; div         ; 0.000        ; 0.251      ; 1.150      ;
; 0.818 ; ram_rtl_0_bypass[25] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.060      ; 0.962      ;
; 0.824 ; ram_rtl_0_bypass[24] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.054      ; 0.962      ;
; 0.825 ; ram_rtl_0_bypass[25] ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.060      ; 0.969      ;
; 0.828 ; ram_rtl_0_bypass[22] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.060      ; 0.972      ;
; 0.828 ; ram_rtl_0_bypass[25] ; digitron_out[5]~reg0                                                                ; div          ; div         ; 0.000        ; 0.054      ; 0.966      ;
; 0.828 ; write_ptr[4]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.037      ; 0.949      ;
; 0.828 ; write_ptr[1]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.037      ; 0.949      ;
; 0.832 ; ram_rtl_0_bypass[25] ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.054      ; 0.970      ;
; 0.834 ; ram_rtl_0_bypass[22] ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.054      ; 0.972      ;
; 0.834 ; ram_rtl_0_bypass[25] ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.054      ; 0.972      ;
; 0.835 ; ram_rtl_0_bypass[22] ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.060      ; 0.979      ;
; 0.839 ; read_ptr[0]          ; read_ptr[0]                                                                         ; div          ; div         ; 0.000        ; 0.036      ; 0.959      ;
; 0.839 ; ram_rtl_0_bypass[24] ; digitron_out[3]~reg0                                                                ; div          ; div         ; 0.000        ; 0.060      ; 0.983      ;
; 0.841 ; write_ptr[0]         ; write_ptr[6]                                                                        ; div          ; div         ; 0.000        ; 0.037      ; 0.962      ;
; 0.844 ; read_ptr[4]          ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ; div          ; div         ; 0.000        ; 0.187      ; 1.135      ;
; 0.845 ; ram_rtl_0_bypass[22] ; digitron_out[1]~reg0                                                                ; div          ; div         ; 0.000        ; 0.054      ; 0.983      ;
; 0.847 ; write_ptr[1]         ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ; div          ; div         ; 0.000        ; 0.240      ; 1.191      ;
; 0.851 ; ram_rtl_0_bypass[24] ; digitron_out[4]~reg0                                                                ; div          ; div         ; 0.000        ; 0.060      ; 0.995      ;
; 0.852 ; ram_rtl_0_bypass[24] ; digitron_out[6]~reg0                                                                ; div          ; div         ; 0.000        ; 0.054      ; 0.990      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[17]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[18]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[19]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[20]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[21]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[22]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[23]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_count[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; div                         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[0]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[10]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[11]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[12]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[13]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[14]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[15]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[16]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[17]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[18]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[19]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[1]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[20]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[21]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[22]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[23]             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[2]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[3]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[4]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[5]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[6]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[7]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[8]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_count[9]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; div                         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[0]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[10]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[11]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[12]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[13]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[14]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[15]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[16]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[17]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[18]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[19]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[1]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[20]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[21]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[22]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[23]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[2]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[3]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[4]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[5]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[6]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[7]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[8]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock_count[9]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; div|clk                     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[0]              ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[10]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[11]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[12]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[13]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[14]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[15]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[16]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[17]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[18]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[19]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[1]              ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[20]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[21]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[22]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[23]             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[2]              ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[3]              ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_count[4]              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'div'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[0]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[1]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[2]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[3]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[4]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[5]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; counter[6]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[0]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[1]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[2]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[3]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[4]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[5]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; digitron_out[6]~reg0                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; ram_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[4]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[5]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; read_ptr[6]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; div   ; Rise       ; write_ptr[6]                                                                        ;
; 0.202  ; 0.432        ; 0.230          ; Low Pulse Width ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.202  ; 0.432        ; 0.230          ; Low Pulse Width ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.203  ; 0.433        ; 0.230          ; Low Pulse Width ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width ; div   ; Rise       ; altsyncram:ram_rtl_0|altsyncram_4dc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[2]~reg0                                                                ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[3]~reg0                                                                ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[4]~reg0                                                                ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[13]                                                                ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[15]                                                                ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[17]                                                                ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[2]                                                                 ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[4]                                                                 ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[5]                                                                 ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[6]                                                                 ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[0]~reg0                                                                ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[1]~reg0                                                                ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[5]~reg0                                                                ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; digitron_out[6]~reg0                                                                ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[22]                                                                ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[23]                                                                ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[24]                                                                ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[25]                                                                ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[12]                                                                ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[14]                                                                ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[16]                                                                ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[18]                                                                ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[21]                                                                ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[3]                                                                 ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; read_ptr[2]                                                                         ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; read_ptr[3]                                                                         ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; read_ptr[4]                                                                         ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; read_ptr[6]                                                                         ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[0]                                                                          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[1]                                                                          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[2]                                                                          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[3]                                                                          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[4]                                                                          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[5]                                                                          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; counter[6]                                                                          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[0]                                                                 ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[10]                                                                ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; div   ; Rise       ; ram_rtl_0_bypass[11]                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; fifo_in[*]  ; div        ; 2.261 ; 2.983 ; Rise       ; div             ;
;  fifo_in[0] ; div        ; 2.031 ; 2.670 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; 2.261 ; 2.983 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 1.327 ; 1.583 ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 1.159 ; 1.429 ; Rise       ; div             ;
; read        ; div        ; 3.397 ; 4.083 ; Rise       ; div             ;
; reset       ; div        ; 2.050 ; 2.130 ; Rise       ; div             ;
; write       ; div        ; 2.192 ; 2.570 ; Rise       ; div             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; fifo_in[*]  ; div        ; 0.228  ; -0.084 ; Rise       ; div             ;
;  fifo_in[0] ; div        ; -0.705 ; -1.299 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; -1.095 ; -1.759 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 0.228  ; -0.084 ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 0.205  ; -0.099 ; Rise       ; div             ;
; read        ; div        ; -1.329 ; -1.982 ; Rise       ; div             ;
; reset       ; div        ; 0.016  ; -0.272 ; Rise       ; div             ;
; write       ; div        ; 0.250  ; -0.063 ; Rise       ; div             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; digitron_out[*]  ; div        ; 4.803 ; 4.556 ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 4.232 ; 4.415 ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 4.577 ; 4.330 ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 4.466 ; 4.272 ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 4.664 ; 4.452 ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 4.352 ; 4.191 ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 4.507 ; 4.311 ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 4.803 ; 4.556 ; Rise       ; div             ;
; fifo_empty       ; div        ; 4.465 ; 4.547 ; Rise       ; div             ;
; fifo_full        ; div        ; 5.037 ; 5.286 ; Rise       ; div             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; digitron_out[*]  ; div        ; 4.079 ; 4.037 ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 4.079 ; 4.255 ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 4.411 ; 4.173 ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 4.305 ; 4.118 ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 4.490 ; 4.287 ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 4.193 ; 4.037 ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 4.340 ; 4.151 ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 4.625 ; 4.387 ; Rise       ; div             ;
; fifo_empty       ; div        ; 3.867 ; 3.931 ; Rise       ; div             ;
; fifo_full        ; div        ; 4.576 ; 4.765 ; Rise       ; div             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.997   ; 0.036 ; N/A      ; N/A     ; -3.201              ;
;  clock           ; -3.264   ; 0.036 ; N/A      ; N/A     ; -3.000              ;
;  div             ; -5.997   ; 0.249 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -258.482 ; 0.0   ; 0.0      ; 0.0     ; -133.277            ;
;  clock           ; -43.614  ; 0.000 ; N/A      ; N/A     ; -40.175             ;
;  div             ; -214.868 ; 0.000 ; N/A      ; N/A     ; -93.102             ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; fifo_in[*]  ; div        ; 5.005 ; 5.149 ; Rise       ; div             ;
;  fifo_in[0] ; div        ; 4.495 ; 4.702 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; 5.005 ; 5.149 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 2.670 ; 2.823 ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 2.360 ; 2.489 ; Rise       ; div             ;
; read        ; div        ; 7.338 ; 7.599 ; Rise       ; div             ;
; reset       ; div        ; 4.221 ; 4.434 ; Rise       ; div             ;
; write       ; div        ; 5.037 ; 5.102 ; Rise       ; div             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; fifo_in[*]  ; div        ; 0.684  ; 0.512  ; Rise       ; div             ;
;  fifo_in[0] ; div        ; -0.705 ; -1.299 ; Rise       ; div             ;
;  fifo_in[1] ; div        ; -1.095 ; -1.759 ; Rise       ; div             ;
;  fifo_in[2] ; div        ; 0.684  ; 0.512  ; Rise       ; div             ;
;  fifo_in[3] ; div        ; 0.627  ; 0.506  ; Rise       ; div             ;
; read        ; div        ; -1.329 ; -1.982 ; Rise       ; div             ;
; reset       ; div        ; 0.126  ; -0.018 ; Rise       ; div             ;
; write       ; div        ; 0.710  ; 0.592  ; Rise       ; div             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; digitron_out[*]  ; div        ; 9.598  ; 9.818  ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 9.303  ; 9.057  ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 9.248  ; 9.264  ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 9.147  ; 9.360  ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 9.516  ; 9.818  ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 8.978  ; 9.244  ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 9.216  ; 9.463  ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 9.598  ; 9.754  ; Rise       ; div             ;
; fifo_empty       ; div        ; 9.850  ; 9.524  ; Rise       ; div             ;
; fifo_full        ; div        ; 10.598 ; 10.558 ; Rise       ; div             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; digitron_out[*]  ; div        ; 4.079 ; 4.037 ; Rise       ; div             ;
;  digitron_out[0] ; div        ; 4.079 ; 4.255 ; Rise       ; div             ;
;  digitron_out[1] ; div        ; 4.411 ; 4.173 ; Rise       ; div             ;
;  digitron_out[2] ; div        ; 4.305 ; 4.118 ; Rise       ; div             ;
;  digitron_out[3] ; div        ; 4.490 ; 4.287 ; Rise       ; div             ;
;  digitron_out[4] ; div        ; 4.193 ; 4.037 ; Rise       ; div             ;
;  digitron_out[5] ; div        ; 4.340 ; 4.151 ; Rise       ; div             ;
;  digitron_out[6] ; div        ; 4.625 ; 4.387 ; Rise       ; div             ;
; fifo_empty       ; div        ; 3.867 ; 3.931 ; Rise       ; div             ;
; fifo_full        ; div        ; 4.576 ; 4.765 ; Rise       ; div             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; digitron_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitron_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitron_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitron_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitron_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitron_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitron_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_empty      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fifo_full       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; write                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fifo_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fifo_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fifo_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fifo_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digitron_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; digitron_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; fifo_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; fifo_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digitron_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; fifo_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; fifo_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digitron_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; digitron_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; digitron_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; digitron_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitron_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; fifo_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; fifo_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 324      ; 0        ; 0        ; 0        ;
; div        ; clock    ; 1        ; 1        ; 0        ; 0        ;
; div        ; div      ; 3158     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 324      ; 0        ; 0        ; 0        ;
; div        ; clock    ; 1        ; 1        ; 0        ; 0        ;
; div        ; div      ; 3158     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 177   ; 177  ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Tue Jun 13 10:51:47 2017
Info: Command: quartus_sta fifo -c fifo
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fifo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name div div
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.997
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.997            -214.868 div 
    Info (332119):    -3.264             -43.614 clock 
Info (332146): Worst-case hold slack is 0.467
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.467               0.000 clock 
    Info (332119):     0.680               0.000 div 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -93.102 div 
    Info (332119):    -3.000             -40.175 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.484            -195.427 div 
    Info (332119):    -3.076             -36.601 clock 
Info (332146): Worst-case hold slack is 0.482
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.482               0.000 clock 
    Info (332119):     0.632               0.000 div 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -93.102 div 
    Info (332119):    -3.000             -40.175 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.975
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.975             -63.088 div 
    Info (332119):    -0.879              -6.045 clock 
Info (332146): Worst-case hold slack is 0.036
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.036               0.000 clock 
    Info (332119):     0.249               0.000 div 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.625 clock 
    Info (332119):    -1.000             -58.000 div 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 718 megabytes
    Info: Processing ended: Tue Jun 13 10:51:50 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


