

================================================================
== Vivado HLS Report for 'compute'
================================================================
* Date:           Sat Apr 15 12:33:33 2017

* Version:        2016.3 (Build 1721985 on Tue Nov 29 18:45:36 MST 2016)
* Project:        edge_kernel
* Solution:       solution_OCL_REGION_0
* Product family: virtex7
* Target device:  xc7vx690tffg1157-2


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|      3.60|        1.35|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    1|  570|    1|  570|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+-----+-----+----------+-----------+-----------+------+----------+
        |          |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name| min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+-----+-----+----------+-----------+-----------+------+----------+
        |- Loop 1  |  532|  532|         5|          1|          1|   529|    yes   |
        +----------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  |
+-----------------+---------+-------+--------+--------+
|DSP              |        -|      -|       -|       -|
|Expression       |        -|      -|       0|    1779|
|FIFO             |        -|      -|       -|       -|
|Instance         |        -|      -|     576|     640|
|Memory           |        -|      -|       -|       -|
|Multiplexer      |        -|      -|       -|      85|
|Register         |        -|      -|    2000|      29|
+-----------------+---------+-------+--------+--------+
|Total            |        0|      0|    2576|    2533|
+-----------------+---------+-------+--------+--------+
|Available        |     2940|   3600|  866400|  433200|
+-----------------+---------+-------+--------+--------+
|Utilization (%)  |        0|      0|   ~0   |   ~0   |
+-----------------+---------+-------+--------+--------+

+ Detail: 
    * Instance: 
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+
    |                 Instance                 |                Module                | BRAM_18K| DSP48E|  FF | LUT |
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+
    |edge_kernel_sdiv_32ns_32ns_32_36_seq_U14  |edge_kernel_sdiv_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    |edge_kernel_srem_32ns_32ns_32_36_seq_U13  |edge_kernel_srem_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+
    |Total                                     |                                      |        0|      0|  576|  640|
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------+----------+-------+---+----+------------+------------+
    |          Variable Name         | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |input_index_1_fu_983_p2         |     +    |      0|  0|  10|          10|           1|
    |output_index_1_cp_fu_3596_p2    |     +    |      0|  0|  13|           9|          13|
    |output_index_1_fu_1129_p2       |     +    |      0|  0|  13|          13|           9|
    |output_index_4_fu_1295_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_5_fu_1353_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_6_fu_1411_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_7_fu_1469_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_cp_fu_3572_p2      |     +    |      0|  0|  13|           9|          13|
    |p_1_fu_2813_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_2_fu_1234_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_3_fu_1280_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_4_fu_1338_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_5_fu_1396_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_6_fu_1454_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_7_fu_1512_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_fu_2709_p2                    |     +    |      0|  0|  32|          32|          32|
    |q_1_fu_2808_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_2_fu_1229_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_3_fu_1275_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_4_fu_1333_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_5_fu_1391_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_6_fu_1449_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_7_fu_1507_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_fu_2704_p2                    |     +    |      0|  0|  32|          32|          32|
    |sum2_1_fu_3324_p2               |     +    |      0|  0|   4|           8|           8|
    |sum2_2_fu_2882_p2               |     +    |      0|  0|   4|           8|           8|
    |sum2_3_fu_2948_p2               |     +    |      0|  0|   4|           8|           8|
    |sum2_4_fu_3014_p2               |     +    |      0|  0|   4|           8|           8|
    |sum2_5_fu_3080_p2               |     +    |      0|  0|   4|           8|           8|
    |sum2_6_fu_3146_p2               |     +    |      0|  0|   4|           8|           8|
    |sum2_7_fu_3212_p2               |     +    |      0|  0|   4|           8|           8|
    |sum2_fu_3263_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp11_fu_2870_p2                |     +    |      0|  0|   8|           8|           8|
    |tmp12_fu_2876_p2                |     +    |      0|  0|   8|           8|           8|
    |tmp15_fu_2936_p2                |     +    |      0|  0|   8|           8|           8|
    |tmp16_fu_2942_p2                |     +    |      0|  0|   8|           8|           8|
    |tmp19_fu_3002_p2                |     +    |      0|  0|   8|           8|           8|
    |tmp20_fu_3008_p2                |     +    |      0|  0|   8|           8|           8|
    |tmp23_fu_3068_p2                |     +    |      0|  0|   8|           8|           8|
    |tmp24_fu_3074_p2                |     +    |      0|  0|   8|           8|           8|
    |tmp27_fu_3134_p2                |     +    |      0|  0|   8|           8|           8|
    |tmp28_fu_3140_p2                |     +    |      0|  0|   8|           8|           8|
    |tmp31_fu_3200_p2                |     +    |      0|  0|   8|           8|           8|
    |tmp32_fu_3206_p2                |     +    |      0|  0|   8|           8|           8|
    |tmp3_fu_3255_p2                 |     +    |      0|  0|   8|           8|           8|
    |tmp4_fu_3259_p2                 |     +    |      0|  0|   8|           8|           8|
    |tmp7_fu_3316_p2                 |     +    |      0|  0|   8|           8|           8|
    |tmp8_fu_3320_p2                 |     +    |      0|  0|   8|           8|           8|
    |tmp_1_fu_1041_p2                |     +    |      0|  0|  13|          13|           9|
    |tmp_3_fu_1059_p2                |     +    |      0|  0|  13|          13|           9|
    |tmp_40_1_fu_1135_p2             |     +    |      0|  0|  13|          13|           8|
    |tmp_6_fu_969_p2                 |     +    |      0|  0|  32|          32|          32|
    |tmp_7_fu_973_p2                 |     +    |      0|  0|  32|          32|          32|
    |p_neg1_fu_1081_p2               |     -    |      0|  0|  13|           8|          13|
    |p_neg_1_fu_1187_p2              |     -    |      0|  0|  15|           1|          15|
    |p_neg_t2_fu_1099_p2             |     -    |      0|  0|  13|           1|          13|
    |p_neg_t8_fu_1175_p2             |     -    |      0|  0|  13|           1|          13|
    |p_neg_t_1_fu_2773_p2            |     -    |      0|  0|  10|           1|          10|
    |p_neg_t_fu_1123_p2              |     -    |      0|  0|  10|           1|          10|
    |tmp_26_fu_3269_p2               |     -    |      0|  0|   4|           8|           8|
    |tmp_27_fu_3450_p2               |     -    |      0|  0|   4|           8|           8|
    |tmp_28_fu_3454_p2               |     -    |      0|  0|   4|           8|           8|
    |tmp_29_fu_3459_p2               |     -    |      0|  0|   4|           8|           8|
    |tmp_32_fu_3464_p2               |     -    |      0|  0|   4|           8|           8|
    |tmp_49_fu_1161_p2               |     -    |      0|  0|   6|           1|           6|
    |tmp_66_1_fu_3330_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_66_2_fu_2888_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_66_3_fu_2954_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_66_4_fu_3020_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_66_5_fu_3086_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_66_6_fu_3152_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_66_7_fu_3218_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_67_1_fu_3469_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_67_2_fu_3336_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_67_3_fu_3355_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_67_4_fu_3374_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_67_5_fu_3393_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_67_6_fu_3412_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_67_7_fu_3431_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_68_1_fu_3473_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_68_2_fu_3340_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_68_3_fu_3359_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_68_4_fu_3378_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_68_5_fu_3397_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_68_6_fu_3416_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_68_7_fu_3435_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_69_1_fu_3478_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_69_2_fu_3345_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_69_3_fu_3364_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_69_4_fu_3383_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_69_5_fu_3402_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_69_6_fu_3421_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_69_7_fu_3440_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_70_1_fu_3483_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_70_2_fu_3350_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_70_3_fu_3369_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_70_4_fu_3388_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_70_5_fu_3407_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_70_6_fu_3426_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_70_7_fu_3445_p2             |     -    |      0|  0|   4|           8|           8|
    |tmp_fu_947_p2                   |     -    |      0|  0|  32|          32|          32|
    |tmp_s_fu_963_p2                 |     -    |      0|  0|  32|          32|          32|
    |or_cond7_1_fu_3305_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_2_fu_2858_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_3_fu_2924_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_4_fu_2990_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_5_fu_3056_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_6_fu_3122_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_7_fu_3188_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_fu_3244_p2             |    and   |      0|  0|   1|           1|           1|
    |tmp10_fu_2853_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp13_fu_2913_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp14_fu_2919_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp17_fu_2979_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp18_fu_2985_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp1_fu_3234_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp21_fu_3045_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp22_fu_3051_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp25_fu_3111_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp26_fu_3117_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp29_fu_3177_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp2_fu_3240_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp30_fu_3183_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp5_fu_3294_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp6_fu_3300_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp9_fu_2847_p2                 |    and   |      0|  0|   1|           1|           1|
    |exitcond3_fu_977_p2             |   icmp   |      0|  0|   4|          10|          10|
    |icmp1_fu_1075_p2                |   icmp   |      0|  0|   5|          12|           1|
    |icmp_fu_1035_p2                 |   icmp   |      0|  0|   3|           6|           1|
    |slt10_fu_1401_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt11_fu_3031_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt12_fu_1459_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt13_fu_3097_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt14_fu_1517_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt15_fu_3163_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt1_fu_2719_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt2_fu_2818_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt3_fu_3280_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt4_fu_1239_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt5_fu_2833_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt6_fu_1285_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt7_fu_2899_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt8_fu_1343_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt9_fu_2965_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt_fu_2714_p2                  |   icmp   |      0|  0|  11|          32|          32|
    |tmp_21_fu_2724_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_22_fu_2729_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_41_1_fu_1147_p2             |   icmp   |      0|  0|   5|          13|           1|
    |tmp_63_1_fu_2823_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_63_2_fu_1244_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_63_3_fu_1290_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_63_4_fu_1348_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_63_5_fu_1406_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_63_6_fu_1464_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_63_7_fu_1522_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_64_1_fu_3290_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_64_2_fu_2843_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_64_3_fu_2909_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_64_4_fu_2975_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_64_5_fu_3041_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_64_6_fu_3107_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_64_7_fu_3173_p2             |   icmp   |      0|  0|  11|          32|          32|
    |ap_enable_pp0                   |    or    |      0|  0|   1|           1|           1|
    |output_index_4_cast_fu_1301_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_5_cast_fu_1359_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_6_cast_fu_1417_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_7_cast_fu_1475_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_tr_s_fu_1181_p2    |    or    |      0|  0|  23|          15|           1|
    |tmp_40_1_cast_fu_1141_p2        |    or    |      0|  0|   8|           6|           1|
    |i_1_fu_2752_p3                  |  select  |      0|  0|  13|           1|          13|
    |i_fu_2665_p3                    |  select  |      0|  0|  13|           1|          13|
    |stencil_buf_0_17_2_fu_2593_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_1_17_2_fu_2600_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_2_16_2_fu_2551_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_3_16_2_fu_2558_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_4_16_2_fu_2565_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_5_16_2_fu_2572_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_6_16_2_fu_2579_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_7_16_2_fu_2586_p3   |  select  |      0|  0|   8|           1|           8|
    |tmp_19_fu_2693_p3               |  select  |      0|  0|  10|           1|          10|
    |tmp_23_fu_2796_p3               |  select  |      0|  0|  10|           1|          10|
    |rev10_fu_3026_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev11_fu_3035_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev12_fu_3092_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev13_fu_3101_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev14_fu_3158_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev15_fu_3167_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev1_fu_3229_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev2_fu_3275_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev3_fu_3284_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev4_fu_2828_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev5_fu_2837_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev6_fu_2894_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev7_fu_2903_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev8_fu_2960_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev9_fu_2969_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev_fu_3224_p2                  |    xor   |      0|  0|   2|           1|           2|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |Total                           |          |      0|  0|1779|        2461|        2542|
    +--------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                |  72|         40|    1|         40|
    |ap_enable_reg_pp0_iter1  |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter2  |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter4  |   1|          2|    1|          2|
    |input_index_reg_914      |  10|          2|   10|         20|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    |  85|         48|   14|         66|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------------------------------+----+----+-----+-----------+
    |                           Name                           | FF | LUT| Bits| Const Bits|
    +----------------------------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                                                 |  39|   0|   39|          0|
    |ap_enable_reg_pp0_iter0                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4                                   |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_2_reg_4938             |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_3_reg_4947             |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_4_reg_4956             |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_5_reg_4965             |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_6_reg_4974             |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_7_reg_4983             |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_stencil_buf_0_15_load_reg_4838  |   8|   0|    8|          0|
    |ap_pipeline_reg_pp0_iter2_stencil_buf_1_15_load_reg_4843  |   8|   0|    8|          0|
    |ap_pipeline_reg_pp0_iter2_stencil_buf_2_16_2_reg_4849     |   8|   0|    8|          0|
    |ap_pipeline_reg_pp0_iter2_stencil_buf_2_7_load_reg_4802   |   8|   0|    8|          0|
    |ap_pipeline_reg_pp0_iter2_stencil_buf_3_16_2_reg_4856     |   8|   0|    8|          0|
    |ap_pipeline_reg_pp0_iter2_stencil_buf_3_7_load_reg_4813   |   8|   0|    8|          0|
    |ap_pipeline_reg_pp0_iter3_or_cond7_1_reg_5001             |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter3_or_cond7_reg_4992               |   1|   0|    1|          0|
    |exitcond3_reg_4520                                        |   1|   0|    1|          0|
    |icmp1_reg_4610                                            |   1|   0|    1|          0|
    |icmp_reg_4587                                             |   1|   0|    1|          0|
    |input_index_reg_914                                       |  10|   0|   10|          0|
    |or_cond7_1_reg_5001                                       |   1|   0|    1|          0|
    |or_cond7_2_reg_4938                                       |   1|   0|    1|          0|
    |or_cond7_3_reg_4947                                       |   1|   0|    1|          0|
    |or_cond7_4_reg_4956                                       |   1|   0|    1|          0|
    |or_cond7_5_reg_4965                                       |   1|   0|    1|          0|
    |or_cond7_6_reg_4974                                       |   1|   0|    1|          0|
    |or_cond7_7_reg_4983                                       |   1|   0|    1|          0|
    |or_cond7_reg_4992                                         |   1|   0|    1|          0|
    |output_index_1_reg_4624                                   |  10|   0|   13|          3|
    |p_neg_t2_reg_4614                                         |  10|   0|   13|          3|
    |p_neg_t8_reg_4634                                         |  10|   0|   13|          3|
    |p_neg_t_reg_4619                                          |  10|   0|   10|          0|
    |q_1_reg_4922                                              |  32|   0|   32|          0|
    |q_2_reg_4648                                              |  32|   0|   32|          0|
    |q_3_reg_4668                                              |  32|   0|   32|          0|
    |q_4_reg_4688                                              |  32|   0|   32|          0|
    |q_5_reg_4708                                              |  32|   0|   32|          0|
    |q_6_reg_4728                                              |  32|   0|   32|          0|
    |q_7_reg_4748                                              |  32|   0|   32|          0|
    |slt10_reg_4714                                            |   1|   0|    1|          0|
    |slt12_reg_4734                                            |   1|   0|    1|          0|
    |slt14_reg_4754                                            |   1|   0|    1|          0|
    |slt1_reg_4907                                             |   1|   0|    1|          0|
    |slt2_reg_4928                                             |   1|   0|    1|          0|
    |slt4_reg_4654                                             |   1|   0|    1|          0|
    |slt6_reg_4674                                             |   1|   0|    1|          0|
    |slt8_reg_4694                                             |   1|   0|    1|          0|
    |slt_reg_4902                                              |   1|   0|    1|          0|
    |stencil_buf_0_0_fu_164                                    |   8|   0|    8|          0|
    |stencil_buf_0_0_load_reg_4764                             |   8|   0|    8|          0|
    |stencil_buf_0_0_s_fu_160                                  |   8|   0|    8|          0|
    |stencil_buf_0_10_fu_204                                   |   8|   0|    8|          0|
    |stencil_buf_0_11_fu_208                                   |   8|   0|    8|          0|
    |stencil_buf_0_12_fu_212                                   |   8|   0|    8|          0|
    |stencil_buf_0_13_fu_216                                   |   8|   0|    8|          0|
    |stencil_buf_0_14_fu_220                                   |   8|   0|    8|          0|
    |stencil_buf_0_15_fu_224                                   |   8|   0|    8|          0|
    |stencil_buf_0_15_load_reg_4838                            |   8|   0|    8|          0|
    |stencil_buf_0_17_2_reg_4891                               |   8|   0|    8|          0|
    |stencil_buf_0_1_fu_168                                    |   8|   0|    8|          0|
    |stencil_buf_0_2_fu_172                                    |   8|   0|    8|          0|
    |stencil_buf_0_3_fu_176                                    |   8|   0|    8|          0|
    |stencil_buf_0_4_fu_180                                    |   8|   0|    8|          0|
    |stencil_buf_0_5_fu_184                                    |   8|   0|    8|          0|
    |stencil_buf_0_6_fu_188                                    |   8|   0|    8|          0|
    |stencil_buf_0_7_fu_192                                    |   8|   0|    8|          0|
    |stencil_buf_0_7_load_reg_4769                             |   8|   0|    8|          0|
    |stencil_buf_0_8_fu_196                                    |   8|   0|    8|          0|
    |stencil_buf_0_8_load_reg_4774                             |   8|   0|    8|          0|
    |stencil_buf_0_9_fu_200                                    |   8|   0|    8|          0|
    |stencil_buf_1_0_fu_232                                    |   8|   0|    8|          0|
    |stencil_buf_1_0_load_reg_4779                             |   8|   0|    8|          0|
    |stencil_buf_1_0_s_fu_228                                  |   8|   0|    8|          0|
    |stencil_buf_1_10_fu_272                                   |   8|   0|    8|          0|
    |stencil_buf_1_11_fu_276                                   |   8|   0|    8|          0|
    |stencil_buf_1_12_fu_280                                   |   8|   0|    8|          0|
    |stencil_buf_1_13_fu_284                                   |   8|   0|    8|          0|
    |stencil_buf_1_14_fu_288                                   |   8|   0|    8|          0|
    |stencil_buf_1_15_fu_292                                   |   8|   0|    8|          0|
    |stencil_buf_1_15_load_reg_4843                            |   8|   0|    8|          0|
    |stencil_buf_1_17_2_reg_4897                               |   8|   0|    8|          0|
    |stencil_buf_1_1_fu_236                                    |   8|   0|    8|          0|
    |stencil_buf_1_2_fu_240                                    |   8|   0|    8|          0|
    |stencil_buf_1_3_fu_244                                    |   8|   0|    8|          0|
    |stencil_buf_1_4_fu_248                                    |   8|   0|    8|          0|
    |stencil_buf_1_5_fu_252                                    |   8|   0|    8|          0|
    |stencil_buf_1_6_fu_256                                    |   8|   0|    8|          0|
    |stencil_buf_1_7_fu_260                                    |   8|   0|    8|          0|
    |stencil_buf_1_7_load_reg_4785                             |   8|   0|    8|          0|
    |stencil_buf_1_8_fu_264                                    |   8|   0|    8|          0|
    |stencil_buf_1_8_load_reg_4791                             |   8|   0|    8|          0|
    |stencil_buf_1_9_fu_268                                    |   8|   0|    8|          0|
    |stencil_buf_2_0_fu_300                                    |   8|   0|    8|          0|
    |stencil_buf_2_0_load_reg_4796                             |   8|   0|    8|          0|
    |stencil_buf_2_0_s_fu_296                                  |   8|   0|    8|          0|
    |stencil_buf_2_10_fu_340                                   |   8|   0|    8|          0|
    |stencil_buf_2_11_fu_344                                   |   8|   0|    8|          0|
    |stencil_buf_2_12_fu_348                                   |   8|   0|    8|          0|
    |stencil_buf_2_13_fu_352                                   |   8|   0|    8|          0|
    |stencil_buf_2_14_fu_356                                   |   8|   0|    8|          0|
    |stencil_buf_2_16_2_reg_4849                               |   8|   0|    8|          0|
    |stencil_buf_2_1_fu_304                                    |   8|   0|    8|          0|
    |stencil_buf_2_2_fu_308                                    |   8|   0|    8|          0|
    |stencil_buf_2_3_fu_312                                    |   8|   0|    8|          0|
    |stencil_buf_2_4_fu_316                                    |   8|   0|    8|          0|
    |stencil_buf_2_5_fu_320                                    |   8|   0|    8|          0|
    |stencil_buf_2_6_fu_324                                    |   8|   0|    8|          0|
    |stencil_buf_2_7_fu_328                                    |   8|   0|    8|          0|
    |stencil_buf_2_7_load_reg_4802                             |   8|   0|    8|          0|
    |stencil_buf_2_8_fu_332                                    |   8|   0|    8|          0|
    |stencil_buf_2_9_fu_336                                    |   8|   0|    8|          0|
    |stencil_buf_3_0_fu_364                                    |   8|   0|    8|          0|
    |stencil_buf_3_0_load_reg_4808                             |   8|   0|    8|          0|
    |stencil_buf_3_0_s_fu_360                                  |   8|   0|    8|          0|
    |stencil_buf_3_10_fu_404                                   |   8|   0|    8|          0|
    |stencil_buf_3_11_fu_408                                   |   8|   0|    8|          0|
    |stencil_buf_3_12_fu_412                                   |   8|   0|    8|          0|
    |stencil_buf_3_13_fu_416                                   |   8|   0|    8|          0|
    |stencil_buf_3_14_fu_420                                   |   8|   0|    8|          0|
    |stencil_buf_3_16_2_reg_4856                               |   8|   0|    8|          0|
    |stencil_buf_3_1_fu_368                                    |   8|   0|    8|          0|
    |stencil_buf_3_2_fu_372                                    |   8|   0|    8|          0|
    |stencil_buf_3_3_fu_376                                    |   8|   0|    8|          0|
    |stencil_buf_3_4_fu_380                                    |   8|   0|    8|          0|
    |stencil_buf_3_5_fu_384                                    |   8|   0|    8|          0|
    |stencil_buf_3_6_fu_388                                    |   8|   0|    8|          0|
    |stencil_buf_3_7_fu_392                                    |   8|   0|    8|          0|
    |stencil_buf_3_7_load_reg_4813                             |   8|   0|    8|          0|
    |stencil_buf_3_8_fu_396                                    |   8|   0|    8|          0|
    |stencil_buf_3_9_fu_400                                    |   8|   0|    8|          0|
    |stencil_buf_4_0_fu_428                                    |   8|   0|    8|          0|
    |stencil_buf_4_0_s_fu_424                                  |   8|   0|    8|          0|
    |stencil_buf_4_10_fu_468                                   |   8|   0|    8|          0|
    |stencil_buf_4_11_fu_472                                   |   8|   0|    8|          0|
    |stencil_buf_4_12_fu_476                                   |   8|   0|    8|          0|
    |stencil_buf_4_13_fu_480                                   |   8|   0|    8|          0|
    |stencil_buf_4_14_fu_484                                   |   8|   0|    8|          0|
    |stencil_buf_4_16_2_reg_4863                               |   8|   0|    8|          0|
    |stencil_buf_4_1_fu_432                                    |   8|   0|    8|          0|
    |stencil_buf_4_2_fu_436                                    |   8|   0|    8|          0|
    |stencil_buf_4_3_fu_440                                    |   8|   0|    8|          0|
    |stencil_buf_4_4_fu_444                                    |   8|   0|    8|          0|
    |stencil_buf_4_5_fu_448                                    |   8|   0|    8|          0|
    |stencil_buf_4_6_fu_452                                    |   8|   0|    8|          0|
    |stencil_buf_4_7_fu_456                                    |   8|   0|    8|          0|
    |stencil_buf_4_7_load_reg_4818                             |   8|   0|    8|          0|
    |stencil_buf_4_8_fu_460                                    |   8|   0|    8|          0|
    |stencil_buf_4_9_fu_464                                    |   8|   0|    8|          0|
    |stencil_buf_5_0_fu_492                                    |   8|   0|    8|          0|
    |stencil_buf_5_0_s_fu_488                                  |   8|   0|    8|          0|
    |stencil_buf_5_10_fu_532                                   |   8|   0|    8|          0|
    |stencil_buf_5_11_fu_536                                   |   8|   0|    8|          0|
    |stencil_buf_5_12_fu_540                                   |   8|   0|    8|          0|
    |stencil_buf_5_13_fu_544                                   |   8|   0|    8|          0|
    |stencil_buf_5_14_fu_548                                   |   8|   0|    8|          0|
    |stencil_buf_5_16_2_reg_4870                               |   8|   0|    8|          0|
    |stencil_buf_5_1_fu_496                                    |   8|   0|    8|          0|
    |stencil_buf_5_2_fu_500                                    |   8|   0|    8|          0|
    |stencil_buf_5_3_fu_504                                    |   8|   0|    8|          0|
    |stencil_buf_5_4_fu_508                                    |   8|   0|    8|          0|
    |stencil_buf_5_5_fu_512                                    |   8|   0|    8|          0|
    |stencil_buf_5_6_fu_516                                    |   8|   0|    8|          0|
    |stencil_buf_5_7_fu_520                                    |   8|   0|    8|          0|
    |stencil_buf_5_7_load_reg_4823                             |   8|   0|    8|          0|
    |stencil_buf_5_8_fu_524                                    |   8|   0|    8|          0|
    |stencil_buf_5_9_fu_528                                    |   8|   0|    8|          0|
    |stencil_buf_6_0_fu_556                                    |   8|   0|    8|          0|
    |stencil_buf_6_0_s_fu_552                                  |   8|   0|    8|          0|
    |stencil_buf_6_10_fu_596                                   |   8|   0|    8|          0|
    |stencil_buf_6_11_fu_600                                   |   8|   0|    8|          0|
    |stencil_buf_6_12_fu_604                                   |   8|   0|    8|          0|
    |stencil_buf_6_13_fu_608                                   |   8|   0|    8|          0|
    |stencil_buf_6_14_fu_612                                   |   8|   0|    8|          0|
    |stencil_buf_6_16_2_reg_4877                               |   8|   0|    8|          0|
    |stencil_buf_6_1_fu_560                                    |   8|   0|    8|          0|
    |stencil_buf_6_2_fu_564                                    |   8|   0|    8|          0|
    |stencil_buf_6_3_fu_568                                    |   8|   0|    8|          0|
    |stencil_buf_6_4_fu_572                                    |   8|   0|    8|          0|
    |stencil_buf_6_5_fu_576                                    |   8|   0|    8|          0|
    |stencil_buf_6_6_fu_580                                    |   8|   0|    8|          0|
    |stencil_buf_6_7_fu_584                                    |   8|   0|    8|          0|
    |stencil_buf_6_7_load_reg_4828                             |   8|   0|    8|          0|
    |stencil_buf_6_8_fu_588                                    |   8|   0|    8|          0|
    |stencil_buf_6_9_fu_592                                    |   8|   0|    8|          0|
    |stencil_buf_7_0_fu_620                                    |   8|   0|    8|          0|
    |stencil_buf_7_0_s_fu_616                                  |   8|   0|    8|          0|
    |stencil_buf_7_10_fu_660                                   |   8|   0|    8|          0|
    |stencil_buf_7_11_fu_664                                   |   8|   0|    8|          0|
    |stencil_buf_7_12_fu_668                                   |   8|   0|    8|          0|
    |stencil_buf_7_13_fu_672                                   |   8|   0|    8|          0|
    |stencil_buf_7_14_fu_676                                   |   8|   0|    8|          0|
    |stencil_buf_7_16_2_reg_4884                               |   8|   0|    8|          0|
    |stencil_buf_7_1_fu_624                                    |   8|   0|    8|          0|
    |stencil_buf_7_2_fu_628                                    |   8|   0|    8|          0|
    |stencil_buf_7_3_fu_632                                    |   8|   0|    8|          0|
    |stencil_buf_7_4_fu_636                                    |   8|   0|    8|          0|
    |stencil_buf_7_5_fu_640                                    |   8|   0|    8|          0|
    |stencil_buf_7_6_fu_644                                    |   8|   0|    8|          0|
    |stencil_buf_7_7_fu_648                                    |   8|   0|    8|          0|
    |stencil_buf_7_7_load_reg_4833                             |   8|   0|    8|          0|
    |stencil_buf_7_8_fu_652                                    |   8|   0|    8|          0|
    |stencil_buf_7_9_fu_656                                    |   8|   0|    8|          0|
    |tile_index_dim0_reg_4460                                  |  32|   0|   32|          0|
    |tile_index_dim1_reg_4466                                  |  32|   0|   32|          0|
    |tmp_1_reg_4591                                            |  10|   0|   13|          3|
    |tmp_20_reg_4535                                           |   1|   0|    1|          0|
    |tmp_21_reg_4912                                           |   1|   0|    1|          0|
    |tmp_22_reg_4917                                           |   1|   0|    1|          0|
    |tmp_26_reg_4996                                           |   8|   0|    8|          0|
    |tmp_32_reg_5040                                           |   8|   0|    8|          0|
    |tmp_35_reg_4639                                           |   9|   0|    9|          0|
    |tmp_3_reg_4600                                            |  10|   0|   13|          3|
    |tmp_41_1_reg_4630                                         |   1|   0|    1|          0|
    |tmp_52_reg_4644                                           |   1|   0|    1|          0|
    |tmp_54_reg_4664                                           |   1|   0|    1|          0|
    |tmp_56_reg_4684                                           |   1|   0|    1|          0|
    |tmp_58_reg_4704                                           |   1|   0|    1|          0|
    |tmp_60_reg_4724                                           |   1|   0|    1|          0|
    |tmp_62_reg_4744                                           |   1|   0|    1|          0|
    |tmp_63_1_reg_4933                                         |   1|   0|    1|          0|
    |tmp_63_2_reg_4659                                         |   1|   0|    1|          0|
    |tmp_63_3_reg_4679                                         |   1|   0|    1|          0|
    |tmp_63_4_reg_4699                                         |   1|   0|    1|          0|
    |tmp_63_5_reg_4719                                         |   1|   0|    1|          0|
    |tmp_63_6_reg_4739                                         |   1|   0|    1|          0|
    |tmp_63_7_reg_4759                                         |   1|   0|    1|          0|
    |tmp_66_1_reg_5005                                         |   8|   0|    8|          0|
    |tmp_66_2_reg_4942                                         |   8|   0|    8|          0|
    |tmp_66_3_reg_4951                                         |   8|   0|    8|          0|
    |tmp_66_4_reg_4960                                         |   8|   0|    8|          0|
    |tmp_66_5_reg_4969                                         |   8|   0|    8|          0|
    |tmp_66_6_reg_4978                                         |   8|   0|    8|          0|
    |tmp_66_7_reg_4987                                         |   8|   0|    8|          0|
    |tmp_6_reg_4496                                            |  32|   0|   32|          0|
    |tmp_70_1_reg_5045                                         |   8|   0|    8|          0|
    |tmp_70_2_reg_5010                                         |   8|   0|    8|          0|
    |tmp_70_3_reg_5015                                         |   8|   0|    8|          0|
    |tmp_70_4_reg_5020                                         |   8|   0|    8|          0|
    |tmp_70_5_reg_5025                                         |   8|   0|    8|          0|
    |tmp_70_6_reg_5030                                         |   8|   0|    8|          0|
    |tmp_70_7_reg_5035                                         |   8|   0|    8|          0|
    |tmp_7_reg_4508                                            |  32|   0|   32|          0|
    |tmp_9_reg_4529                                            |  10|   0|   13|          3|
    |tmp_reg_4472                                              |  31|   0|   32|          1|
    |tmp_s_reg_4484                                            |  31|   0|   32|          1|
    |icmp1_reg_4610                                            |   0|   1|    1|          0|
    |icmp_reg_4587                                             |   0|   1|    1|          0|
    |tmp_3_reg_4600                                            |   0|  10|   13|          3|
    |tmp_41_1_reg_4630                                         |   0|   1|    1|          0|
    |tmp_52_reg_4644                                           |   0|   1|    1|          0|
    |tmp_54_reg_4664                                           |   0|   1|    1|          0|
    |tmp_56_reg_4684                                           |   0|   1|    1|          0|
    |tmp_58_reg_4704                                           |   0|   1|    1|          0|
    |tmp_60_reg_4724                                           |   0|   1|    1|          0|
    |tmp_62_reg_4744                                           |   0|   1|    1|          0|
    |tmp_9_reg_4529                                            |   0|  10|   13|          3|
    +----------------------------------------------------------+----+----+-----+-----------+
    |Total                                                     |2000|  29| 2055|         26|
    +----------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+---------------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  |    Source Object    |    C Type    |
+---------------------+-----+-----+------------+---------------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs |       compute       | return value |
|ap_rst               |  in |    1| ap_ctrl_hs |       compute       | return value |
|ap_start             |  in |    1| ap_ctrl_hs |       compute       | return value |
|ap_done              | out |    1| ap_ctrl_hs |       compute       | return value |
|ap_idle              | out |    1| ap_ctrl_hs |       compute       | return value |
|ap_ready             | out |    1| ap_ctrl_hs |       compute       | return value |
|compute_flag         |  in |    1|   ap_none  |     compute_flag    |    scalar    |
|output_0_address0    | out |    9|  ap_memory |       output_0      |     array    |
|output_0_ce0         | out |    1|  ap_memory |       output_0      |     array    |
|output_0_we0         | out |    1|  ap_memory |       output_0      |     array    |
|output_0_d0          | out |    8|  ap_memory |       output_0      |     array    |
|output_1_address0    | out |    9|  ap_memory |       output_1      |     array    |
|output_1_ce0         | out |    1|  ap_memory |       output_1      |     array    |
|output_1_we0         | out |    1|  ap_memory |       output_1      |     array    |
|output_1_d0          | out |    8|  ap_memory |       output_1      |     array    |
|output_2_address0    | out |    9|  ap_memory |       output_2      |     array    |
|output_2_ce0         | out |    1|  ap_memory |       output_2      |     array    |
|output_2_we0         | out |    1|  ap_memory |       output_2      |     array    |
|output_2_d0          | out |    8|  ap_memory |       output_2      |     array    |
|output_3_address0    | out |    9|  ap_memory |       output_3      |     array    |
|output_3_ce0         | out |    1|  ap_memory |       output_3      |     array    |
|output_3_we0         | out |    1|  ap_memory |       output_3      |     array    |
|output_3_d0          | out |    8|  ap_memory |       output_3      |     array    |
|output_4_address0    | out |    9|  ap_memory |       output_4      |     array    |
|output_4_ce0         | out |    1|  ap_memory |       output_4      |     array    |
|output_4_we0         | out |    1|  ap_memory |       output_4      |     array    |
|output_4_d0          | out |    8|  ap_memory |       output_4      |     array    |
|output_5_address0    | out |    9|  ap_memory |       output_5      |     array    |
|output_5_ce0         | out |    1|  ap_memory |       output_5      |     array    |
|output_5_we0         | out |    1|  ap_memory |       output_5      |     array    |
|output_5_d0          | out |    8|  ap_memory |       output_5      |     array    |
|output_6_address0    | out |    9|  ap_memory |       output_6      |     array    |
|output_6_ce0         | out |    1|  ap_memory |       output_6      |     array    |
|output_6_we0         | out |    1|  ap_memory |       output_6      |     array    |
|output_6_d0          | out |    8|  ap_memory |       output_6      |     array    |
|output_7_address0    | out |    9|  ap_memory |       output_7      |     array    |
|output_7_ce0         | out |    1|  ap_memory |       output_7      |     array    |
|output_7_we0         | out |    1|  ap_memory |       output_7      |     array    |
|output_7_d0          | out |    8|  ap_memory |       output_7      |     array    |
|input_0_address0     | out |    9|  ap_memory |       input_0       |     array    |
|input_0_ce0          | out |    1|  ap_memory |       input_0       |     array    |
|input_0_q0           |  in |    8|  ap_memory |       input_0       |     array    |
|input_1_address0     | out |    9|  ap_memory |       input_1       |     array    |
|input_1_ce0          | out |    1|  ap_memory |       input_1       |     array    |
|input_1_q0           |  in |    8|  ap_memory |       input_1       |     array    |
|input_2_address0     | out |    9|  ap_memory |       input_2       |     array    |
|input_2_ce0          | out |    1|  ap_memory |       input_2       |     array    |
|input_2_q0           |  in |    8|  ap_memory |       input_2       |     array    |
|input_3_address0     | out |    9|  ap_memory |       input_3       |     array    |
|input_3_ce0          | out |    1|  ap_memory |       input_3       |     array    |
|input_3_q0           |  in |    8|  ap_memory |       input_3       |     array    |
|input_4_address0     | out |    9|  ap_memory |       input_4       |     array    |
|input_4_ce0          | out |    1|  ap_memory |       input_4       |     array    |
|input_4_q0           |  in |    8|  ap_memory |       input_4       |     array    |
|input_5_address0     | out |    9|  ap_memory |       input_5       |     array    |
|input_5_ce0          | out |    1|  ap_memory |       input_5       |     array    |
|input_5_q0           |  in |    8|  ap_memory |       input_5       |     array    |
|input_6_address0     | out |    9|  ap_memory |       input_6       |     array    |
|input_6_ce0          | out |    1|  ap_memory |       input_6       |     array    |
|input_6_q0           |  in |    8|  ap_memory |       input_6       |     array    |
|input_7_address0     | out |    9|  ap_memory |       input_7       |     array    |
|input_7_ce0          | out |    1|  ap_memory |       input_7       |     array    |
|input_7_q0           |  in |    8|  ap_memory |       input_7       |     array    |
|tile_index           |  in |   32|   ap_none  |      tile_index     |    scalar    |
|tile_num_dim0        |  in |   32|   ap_none  |    tile_num_dim0    |    scalar    |
|var_edge_y_extent_0  |  in |   32|   ap_none  | var_edge_y_extent_0 |    scalar    |
|var_edge_y_extent_1  |  in |   32|   ap_none  | var_edge_y_extent_1 |    scalar    |
|var_edge_y_min_0     |  in |   32|   ap_none  |   var_edge_y_min_0  |    scalar    |
|var_edge_y_min_1     |  in |   32|   ap_none  |   var_edge_y_min_1  |    scalar    |
+---------------------+-----+-----+------------+---------------------+--------------+

